


การออกแบบวงจรกรองสัญญาณทางดิจิทัลแบบ FIR โดยใช้วิธี IP Block
Digital Filter Designed by FIR IP Block Method



ปริญญานิพนธ์นี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรปริญญาวิศวกรรมศาสตรบัณฑิต
ภาควิชาวิศวกรรมโทรคมนาคม
คณะวิศวกรรมศาสตร์
สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง
ปีการศึกษา 2559

การออกแบบวงจรกรองสัญญาณทางดิจิทัลแบบ FIR โดยใช้วิธี IP Block

Digital Filter Designed by FIR IP Block Method



ปริญญานิพนธ์นี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรปริญญาวิศวกรรมศาสตรบัณฑิต

ภาควิชาวิศวกรรมโทรคมนาคม

คณะวิศวกรรมศาสตร์

สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

ปีการศึกษา 2559

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การออกแบบวงจรกรองสัญญาณทางดิจิทัลแบบ FIR โดยใช้วิธี IP Block

Digital Filter Designed by FIR IP Block Method

โดย

นางสาววรนิษฐา นานาศรีรัตน์ 56011056
นายวริทธิ์ เสรีอรุณ 56011083

อาจารย์ที่ปรึกษา

ผศ.ดร.สิรภพ ตูंपระกาย

ปริญญานิพนธ์นี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรปริญญาวิศวกรรมศาสตรบัณฑิต

ภาควิชาวิศวกรรมโทรคมนาคม

คณะวิศวกรรมศาสตร์

สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

ผ่านการตรวจรูปเล่มแล้ว

ปีการศึกษา 2559

ผ่านการตรวจชิ้นงานแล้ว

ข้าพเจ้าขอรับรองว่านิพนธ์นี้เป็นของนักศึกษาที่ศึกษาเพื่อการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้ใช้ประโยชน์อื่นใด

อาจารย์ที่ปรึกษา

กรรมการผู้ตรวจชิ้นงาน

ไม่ว่ากรณีใดๆ ที่สืบเนื่องมาจากนี้ให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

วิศวกรรมโทรคมนาคม
Telecommunications Engineering

วิศวกรรมโทรคมนาคม
Telecommunications Engineering

ปริญญาานิพนธ์ปีการศึกษา 2559

สาขาวิชาวิศวกรรมโทรคมนาคม

คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

เรื่อง การออกแบบวงจรกรองสัญญาณทางดิจิทัลแบบ FIR โดยใช้วิธี IP Block

Digital Filter Designed by FIR IP Block Method

ผู้จัดทำ

1. นางสาวรนิษฐา นานาศรีรัตน์ รหัสนักศึกษา 56011056
2. นายวริทธิ์ เสรีอรุณ รหัสนักศึกษา 56011083


..... อาจารย์ที่ปรึกษา
(ผศ.ดร.สิรภาพ ตู่ประกาย)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

กิตติกรรมประกาศ

โครงการฉบับนี้สำเร็จได้ด้วยความกรุณาจากอาจารย์ที่ปรึกษา ผศ.ดร.สิริภพ ตู
 ประกาย ที่ได้สละเวลามาให้คำแนะนำ ให้คำปรึกษาและความรู้ต่างๆ อีกทั้งยังช่วยตรวจทาน
 แก้ไขจุดบกพร่องต่างๆ ตลอดจนอุปกรณ์ เครื่องมือ และสถานที่ที่ใช้ในการทำโครงการนี้ นอกจากนี้
 ยังมีคุณพ่อและคุณแม่ที่คอยรับฟังปัญหาและช่วยเป็นที่ปรึกษาในเรื่องต่างๆ รวมไปถึงรุ่นพี่ เพื่อนๆ
 และรุ่นน้องทุกคนที่ช่วยให้คำแนะนำ แบ่งปันอุปกรณ์ที่จำเป็น และให้กำลังใจเสมอมา ทางคณะ
 ผู้จัดทำจึงขอกราบขอบพระคุณมา ณ โอกาสนี้ และหากมีข้อผิดพลาดประการใด ทางคณะผู้จัดทำ
 ขออภัยมา ณ ที่นี้

วรนิษฐา นานาศรีรัตน์
 วริทธิ์ เสรีอรุณ
 ผู้จัดทำ



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การออกแบบวงจรกรองสัญญาณทางดิจิทัลแบบ FIR โดยใช้วิธี IP BLOCK
DIGITAL FILTER DESIGNED BY FIR IP BLOCK METHOD

โดย นางสาวรนิษฐา นานาศรีรัตน์ 56011056
นายวริทธิ์ เสรีอรุณ 56011083

อาจารย์ที่ปรึกษา ผศ.ดร.สิรภพ ตู้ประกาย

บทคัดย่อ

โครงการนี้นำเสนอการออกแบบวงจรกรองสัญญาณทางดิจิทัลในรูปแบบต่างๆ เช่น ตัวกรองสัญญาณความถี่ต่ำ ตัวกรองสัญญาณความถี่สูง ตัวกรองสัญญาณช่วงความถี่ผ่าน และตัวกรองสัญญาณช่วงความถี่หยุด โดยใช้วิธีการจำลองและการสร้างผ่านทางบอร์ด Altera DE2 board โดยใช้โปรแกรม Altera DSP Builder ในการออกแบบ Block Diagram ร่วมกับ Simulink และแปลงข้อมูลให้เป็นภาษา HDL จากนั้นนำไฟล์ที่ได้จากการแปลงเป็นภาษา HDL ไปสังเคราะห์ลงบอร์ด เพื่อสร้างวงจรกรองสัญญาณทางดิจิทัลที่สามารถใช้งานได้

ABSTRACT

The purposes of this project are design and build digital filter in 4 type; Low pass filter, High pass filter, Band pass filter and Band stop filter by using Altera DE2 board (FPGA). It uses Altera DSP Builder program to design block diagram in matlab simulink and transform it into HDL code. Then bring the file that already in HDL code to design filter circuit and synthesize to the board.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญ

	หน้า	
กิตติกรรมประกาศ	I	
บทคัดย่อ	II	
สารบัญ	III	
สารบัญรูป	V	
สารบัญตาราง	XIII	
บทที่ 1	บทนำ	1
	1.1 ความเป็นมาและความสำคัญของปัญหา	1
	1.2 วัตถุประสงค์	1
	1.3 ขอบเขตของโครงการ	1
บทที่ 2	ทฤษฎีและหลักการที่เกี่ยวข้อง	2
	2.1 การประมวลผลสัญญาณดิจิทัล (DIGITAL SIGNAL PROCESSING)	2
	2.2 ข้อดีและข้อเสียของการประมวลผลดิจิทัล	2
	2.3 วงจรกรองสัญญาณดิจิทัล	3
	2.4 วงจรกรองสัญญาณดิจิทัลผลตอบสนองอิมพัลส์จำกัด	5
	2.5 โปรแกรม MATLAB	12
	2.6 QUARTUS II	16
	2.7 ALTERA DE2 DEVELOPMENT AND EDUCATION BOARD (FPGA)	16
	2.8 VHIC HARDWARE DESCRIPTION LANGUAGE	22
บทที่ 3	การออกแบบและการจัดทำปริญญาานิพนธ์	23
	3.1 การออกแบบ	23
	3.2 เครื่องมือที่ใช้ในการทดลอง	35
	3.3 การจัดเก็บผลการทดลอง	39

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญ (ต่อ)

	หน้า
บทที่ 4 ผลการทดลอง	40
4.1 ผลการทดลองของตัวกรองสัญญาณความถี่ต่ำ LOW PASS FILTER	40
4.2 ผลการทดลองของตัวกรองสัญญาณความถี่สูง HIGH PASS FILTER	51
4.3 ผลการทดลองของตัวกรองสัญญาณช่วงความถี่ผ่าน BAND PASS FILTER	62
4.4 ผลการทดลองของตัวกรองสัญญาณช่วงความถี่หยุด BAND STOP FILTER (BSF)	73
บทที่ 5 สรุปผลและข้อเสนอแนะ	84
5.1 สรุปผล	84
5.2 ข้อเสนอแนะ	84
บรรณานุกรม	85
ภาคผนวก ก โค้ดการทำงานใน MATLAB	87
ภาคผนวก ข การออกแบบ SIMULINK และ SCHEMATIC DIAGRAM	94

สารบัญรูป

รูปที่	หน้า
2.1 วงจรกรองเฟสเชิงเส้น 4 ชนิด	6
2.2 TOLERANCE SCHEME สำหรับ วงจรกรองสัญญาณความถี่ต่ำ	7
2.3 แนวคิดของการออกแบบด้วยวิธีสัมพันธ์อย่างความถี่	10
2.4 โครงสร้าง แบบ TRANSVERSAL FILTER	11
2.5 โครงสร้าง LATTICE	11
2.6 บล็อกไดอะแกรมภาษาระดับสูงสำหรับการเขียนโปรแกรม	13
2.7 แสดงส่วนประกอบภายในของ MATLAB	14
2.8 ALTERA DE2 DEVELOPMENT AND EDUCATION BOARD	17
2.9 แผ่นผังของบอร์ด DE2	17
3.1 แผ่นผังการทำงาน	23
3.2 BLOCK DIAGRAM การสร้าง INPUT STIMULUS	24
3.3 แสดงสัญญาณ 2 สัญญาณที่กำหนดไว้ในรูปแบบสเปกตรัม	24
3.4 แสดงสัญญาณ 2 สัญญาณและสัญญาณผสมในสโคป	25
3.5 ส่วนประกอบของ FIR FILTER	25
3.6 SHIFT REGISTERS ของ FIR 32 TAPS	26
3.7 PIPELINED ADDERS ของ FIR 32 TAPS	27
3.8 MULTIPLY-AND-ADD ของ FIR 32 TAPS	27
3.9 32-TAP FIR FILTER	28
3.10 ตัวจำลองการออกแบบวงจรถูกกรองสัญญาณด้วยเทคนิค FIR 32 TAPS	28
3.11 33-TAP FIR FILTER	29
3.12 ตัวจำลองการออกแบบวงจรถูกกรองสัญญาณด้วยเทคนิค FIR 33 TAPS	30
3.13 การแปลงไฟล์เป็นภาษา HDL	31
3.14 การเชื่อมต่อผ่าน AUDIO CODEC (WM8731)	31
3.15 โครงสร้างของ AUDIO CODEC (WM8731)	32
3.16 AUDIO CODEC (WM8731)	32
3.17 SCHEMATIC DIAGRAM ของวงจรถูกกรองความถี่	33
3.18 FLOW CHART การ SIMULATION ในโปรแกรม QUARTUS II	34

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญรูป(ต่อ)

รูปที่	หน้า
3.19 ผลการโปรแกรมของ QUARTUS II	34
3.20 PROGRAMMER ของโปรแกรม QUARTUS II	35
3.21 ALTERA CYCLONE II (2C35) FPGA	35
3.22 คอมพิวเตอร์ ASPIRE E1-571	36
3.23 โปรแกรม ALTERA QUARTUS II	36
3.24 THE MATHWORK MATLAB R2008A	37
3.25 ALTERA DSP BUILDER	37
3.26 DIGITAL OSCILLOSCOPE รุ่น DSO-X 2002A	38
3.27 FUNCTION GENERATOR รุ่น 33522A	38
3.28 สาย AUDIO JACK	38
3.29 การจัดเก็บผลการทดลองโดยใช้ FUNCTION GENERATOR และ DIGITAL OSCILLOSCOPE	39
4.1 ผลการจำลองวงจรกรองสัญญาณความถี่ต่ำโดยใช้วิธี RECTANGULAR WINDOW ในรูปผลการตอบสนองเชิงความถี่	40
4.2 ผล SPECTRUM ANALYZER ในโปรแกรม SIMULINK โดยสัญญาณไซน์ 10 ความถี่ โดยเปรียบเทียบก่อนและหลังผ่านวงจรกรองสัญญาณความถี่ต่ำโดยใช้วิธี Rectangular window	41
4.3 ผลการจำลองวงจรกรองสัญญาณความถี่ต่ำโดยใช้วิธี RECTANGULAR WINDOW ในรูปผลการตอบสนองเชิงอิมพัลส์	41
4.4 ผลการจำลองวงจรกรองสัญญาณความถี่ต่ำโดยใช้วิธี KAISER WINDOW ในรูปผลการตอบสนองเชิงความถี่	42
4.5 ผล SPECTRUM ANALYZER ในโปรแกรม SIMULINK โดยสัญญาณ ไชน์ 10 ความถี่ โดยเปรียบเทียบก่อนและหลังผ่านวงจรกรองสัญญาณความถี่ต่ำโดยใช้วิธี KAISER WINDOW	42
4.6 ผลการจำลองวงจรกรองสัญญาณความถี่ต่ำโดยใช้วิธี KAISER WINDOW ในรูปผลการตอบสนองเชิงอิมพัลส์	43

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญรูป(ต่อ)

รูปที่	หน้า
4.7 ผลการจำลองวงจรกรองสัญญาณความถี่ต่ำโดยใช้วิธี BLACKMAN WINDOW ในรูปผลการตอบสนองเชิงความถี่	43
4.8 ผล SPECTRUM ANALYZER ในโปรแกรม SIMULINK โดยสัญญาณ ไชน์ 10 ความถี่ โดยเปรียบเทียบก่อนและหลังผ่านวงจรกรองสัญญาณความถี่ต่ำโดยใช้วิธี BLACKMAN WINDOW	44
4.9 ผลการจำลองวงจรกรองสัญญาณความถี่ต่ำโดยใช้วิธี BLACKMAN WINDOW ในรูปผลการตอบสนองเชิงอิมพัลส์	44
4.10 ผลการจำลองวงจรกรองสัญญาณความถี่ต่ำโดยใช้วิธี FREQUENCY SAMPLING ในรูปผลการตอบสนองเชิงความถี่	45
4.11 ผล SPECTRUM ANALYZER ในโปรแกรม SIMULINK โดยสัญญาณ ไชน์ 10 ความถี่ โดยเปรียบเทียบก่อนและหลังผ่านวงจรกรองสัญญาณความถี่ต่ำโดยใช้วิธี FREQUENCY SAMPLING	45
4.12 ผลการจำลองวงจรกรองสัญญาณความถี่ต่ำโดยใช้วิธี FREQUENCY SAMPLING ในรูปผลการตอบสนองเชิงอิมพัลส์	46
4.13 ผลการจำลองวงจรกรองสัญญาณความถี่ต่ำโดยใช้วิธี PARKS-MCCLELLAN OPTIMAL ในรูปผลการตอบสนองเชิงความถี่	46
4.14 ผล SPECTRUM ANALYZER ในโปรแกรม SIMULINK โดยสัญญาณ ไชน์ 10 ความถี่ โดยเปรียบเทียบก่อนและหลังผ่านวงจรกรองสัญญาณความถี่ต่ำโดยใช้วิธี PARKS-MCCLELLAN OPTIMAL	47
4.15 ผลการจำลองวงจรกรองสัญญาณความถี่ต่ำโดยใช้วิธี PARKS-MCCLELLAN OPTIMAL ในรูปผลการตอบสนองเชิงอิมพัลส์	47
4.16 แสดงสัญญาณความถี่ ไชน์ 32 ความถี่แต่ละความถี่ห่างกัน 750 KHZ	48
4.17 แสดงสัญญาณความถี่ ไชน์ 32 ความถี่ที่ถูกกรองโดย RECTANGULAR LPF	48
4.18 แสดงสัญญาณความถี่ ไชน์ 32 ความถี่ที่ถูกกรองโดย HAMMING LPF	49
4.19 แสดงสัญญาณความถี่ ไชน์ 32 ความถี่ที่ถูกกรองโดย BLACKMAN LPF	49
4.20 แสดงสัญญาณความถี่ ไชน์ 32 ความถี่ที่ถูกกรองโดย FREQUENCY SAMPLING LPF	50

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดลอกเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญรูป(ต่อ)

รูปที่	หน้า
4.21 แสดงสัญญาณความถี่ 32 ความถี่ที่ถูกกรองโดย PARKS-MCCLELLAN LPF	50
4.22 ผลการจำลองวงจรกรองสัญญาณความถี่สูงต่ำโดยใช้วิธี RECTANGULAR WINDOW ในรูปผลการตอบสนองเชิงความถี่	51
4.23 ผล SPECTRUM ANALYZER ในโปรแกรม SIMULINK โดยสัญญาณ ไซน์ 10 ความถี่ โดยเปรียบเทียบก่อนและหลังผ่านวงจรกรองสัญญาณความถี่สูงโดยใช้วิธี RECTANGULAR WINDOW	52
4.24 ผลการจำลองวงจรกรองสัญญาณความถี่สูงโดยใช้วิธี RECTANGULAR WINDOW ในรูปผลการตอบสนองเชิงอิมพัลส์	52
4.25 ผลการจำลองวงจรกรองสัญญาณความถี่สูงโดยใช้วิธี KAISER WINDOW ในรูปผลการตอบสนองเชิงความถี่	53
4.26 ผล SPECTRUM ANALYZER ในโปรแกรม SIMULINK โดยสัญญาณ ไซน์ 10 ความถี่ โดยเปรียบเทียบก่อนและหลังผ่านวงจรกรองสัญญาณความถี่สูงโดยใช้วิธี KAISER WINDOW	53
4.27 ผลการจำลองวงจรกรองสัญญาณความถี่สูงโดยใช้วิธี KAISER WINDOW ในรูปผลการตอบสนองเชิงอิมพัลส์	54
4.28 ผลการจำลองวงจรกรองสัญญาณความถี่สูงโดยใช้วิธี BLACKMAN WINDOW ในรูปผลการตอบสนองเชิงความถี่	54
4.29 ผล SPECTRUM ANALYZER ในโปรแกรม SIMULINK โดยสัญญาณ ไซน์ 10 ความถี่ โดยเปรียบเทียบก่อนและหลังผ่านวงจรกรองสัญญาณความถี่สูงโดยใช้วิธี BLACKMAN WINDOW	55
4.30 ผลการจำลองวงจรกรองสัญญาณความถี่สูงโดยใช้วิธี BLACKMAN WINDOW ในรูปผลการตอบสนองเชิงอิมพัลส์	55
4.31 ผลการจำลองวงจรกรองสัญญาณความถี่สูงโดยใช้วิธี FREQUENCY SAMPLING ในรูปผลการตอบสนองเชิงความถี่	56
4.32 ผล SPECTRUM ANALYZER ในโปรแกรม SIMULINK โดยสัญญาณ ไซน์ 10 ความถี่ โดยเปรียบเทียบก่อนและหลังผ่านวงจรกรองสัญญาณความถี่สูงโดยใช้วิธี FREQUENCY SAMPLING	56

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญรูป(ต่อ)

รูปที่	หน้า
4.33 ผลการจำลองวงจรกรองสัญญาณความถี่สูงโดยใช้วิธี FREQUENCY SAMPLING ในรูปผลการตอบสนองเชิงอิมพัลส์	57
4.34 ผลการจำลองวงจรกรองสัญญาณความถี่สูงโดยใช้วิธี PARKS-MCCLELLAN OPTIMAL ในรูปผลการตอบสนองเชิงความถี่	57
4.35 ผล SPECTRUM ANALYZER ในโปรแกรม SIMULINK โดยสัญญาณ ไชน์ 10 ความถี่ โดยเปรียบเทียบก่อนและหลังผ่านวงจรกรองสัญญาณความถี่สูงโดยใช้วิธี PARKS-MCCLELLAN OPTIMAL	58
4.36 ผลการจำลองวงจรกรองสัญญาณความถี่สูงโดยใช้วิธี PARKS-MCCLELLAN OPTIMAL ในรูปผลการตอบสนองเชิงอิมพัลส์	58
4.37 แสดงสัญญาณความถี่ ไชน์ 32 ความถี่แต่ละความถี่ห่างกัน 750 KHZ	59
4.38 แสดงสัญญาณความถี่ ไชน์ 32 ความถี่ที่ถูกกรองโดย RECTANGULAR HPF	59
4.39 แสดงสัญญาณความถี่ ไชน์ 32 ความถี่ที่ถูกกรองโดย HAMMING HPF	60
4.40 แสดงสัญญาณความถี่ ไชน์ 32 ความถี่ที่ถูกกรองโดย BLACKMAN HPF	60
4.41 แสดงสัญญาณความถี่ ไชน์ 32 ความถี่ที่ถูกกรองโดย FREQUENCY SAMPLING HPF	61
4.42 แสดงสัญญาณความถี่ ไชน์ 32 ความถี่ที่ถูกกรองโดย PARKS-MCCLELLAN HPF	61
4.43 ผลการจำลองวงจรกรองสัญญาณแถบความถี่โดยใช้วิธี RECTANGULAR WINDOW ในรูปผลการตอบสนองเชิงความถี่	62
4.44 ผล SPECTRUM ANALYZER ในโปรแกรม SIMULINK โดยสัญญาณ ไชน์ 10 ความถี่ โดยเปรียบเทียบก่อนและหลังผ่านวงจรกรองสัญญาณแถบความถี่ผ่านโดยใช้วิธี RECTANGULAR WINDOW	63
4.45 ผลการจำลองวงจรกรองสัญญาณแถบความถี่โดยใช้วิธี RECTANGULAR WINDOW ในรูปผลการตอบสนองเชิงอิมพัลส์	63
4.46 ผลการจำลองวงจรกรองสัญญาณแถบความถี่โดยใช้วิธี KAISER WINDOW ในรูปผลการตอบสนองเชิงความถี่	64

สารบัญรูป(ต่อ)

รูปที่	หน้า
4.48 ผลการจำลองวงจรกรองสัญญาณแถบความถี่โดยใช้วิธี KAISER WINDOW ในรูปผลการตอบสนองเชิงอิมพัลส์	65
4.49 ผลการจำลองวงจรกรองสัญญาณแถบความถี่โดยใช้วิธี BLACKMAN WINDOW ในรูปผลการตอบสนองเชิงความถี่	65
4.50 ผล SPECTRUM ANALYZER ในโปรแกรม SIMULINK โดยสัญญาณ ไชน์ 10 ความถี่ โดยเปรียบเทียบก่อนและหลังผ่านวงจรกรองสัญญาณแถบความถี่ผ่านโดยใช้วิธี BLACKMAN WINDOW	66
4.51 ผลการจำลองวงจรกรองสัญญาณแถบความถี่โดยใช้วิธี BLACKMAN WINDOW ในรูปผลการตอบสนองเชิงอิมพัลส์	66
4.52 ผลการจำลองวงจรกรองสัญญาณแถบความถี่โดยใช้วิธี FREQUENCY SAMPLING ในรูปผลการตอบสนองเชิงความถี่	67
4.53 53 ผล SPECTRUM ANALYZER ในโปรแกรม SIMULINK โดยสัญญาณ ไชน์ 10 ความถี่ โดยเปรียบเทียบก่อนและหลังผ่านวงจรกรองสัญญาณแถบความถี่ผ่านโดยใช้วิธี FREQUENCY SAMPLING	67
4.54 ผลการจำลองวงจรกรองสัญญาณแถบความถี่โดยใช้วิธี FREQUENCY SAMPLING ในรูปผลการตอบสนองเชิงอิมพัลส์	68
4.55 ผลการจำลองวงจรกรองสัญญาณแถบความถี่โดยใช้วิธี PARKS-MCCLELLAN OPTIMAL ในรูปผลการตอบสนองเชิงความถี่	68
4.56 SPECTRUM ANALYZER ในโปรแกรม SIMULINK โดยสัญญาณ ไชน์ 10 ความถี่ โดยเปรียบเทียบก่อนและหลังผ่านวงจรกรองสัญญาณแถบความถี่ผ่านโดยใช้วิธี PARKS-MCCLELLAN OPTIMAL	69
4.57 ผลการจำลองวงจรกรองสัญญาณแถบความถี่โดยใช้วิธี PARKS-MCCLELLAN OPTIMAL ในรูปผลการตอบสนองเชิงอิมพัลส์	69
4.58 แสดงสัญญาณความถี่ไชน์ 32 ความถี่แต่ละความถี่ห่างกัน 750 KHZ	70
4.59 แสดงสัญญาณความถี่ ไชน์ 32 ความถี่ที่ถูกกรองโดย RECTANGULAR BPF	70
4.60 แสดงสัญญาณความถี่ ไชน์ 32 ความถี่ที่ถูกกรองโดย HAMMING BPF	71
4.61 แสดงสัญญาณความถี่ ไชน์ 32 ความถี่ที่ถูกกรองโดย BLACKMAN BPF	71

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญรูป(ต่อ)

รูปที่	หน้า
4.62 แสดงสัญญาณความถี่ 32 ความถี่ที่ถูกกรองโดย FREQUENCY SAMPLING BPF	72
4.63 แสดงสัญญาณความถี่ 32 ความถี่ที่ถูกกรองโดย PARKS-MCCLELLAN BPF	72
4.64 ผลการจำลองวงจรกรองสัญญาณความถี่สูงต่ำโดยใช้วิธี RECTANGULAR WINDOW ในรูปผลการตอบสนองเชิงความถี่	73
4.65 ผล SPECTRUM ANALYZER ในโปรแกรม SIMULINK โดยสัญญาณ ไซน์ 10 ความถี่ โดยเปรียบเทียบก่อนและหลังผ่านวงจรกรองสัญญาณแถบความถี่หยุดโดยใช้วิธี RECTANGULAR WINDOW	74
4.66 ผลการจำลองวงจรกรองสัญญาณแถบความถี่หยุดโดยใช้วิธี RECTANGULAR WINDOW ในรูปผลการตอบสนองเชิงอิมพัลส์	74
4.67 ผลการจำลองวงจรกรองสัญญาณแถบความถี่หยุดโดยใช้วิธี KAISER WINDOW ในรูปผลการตอบสนองเชิงความถี่	75
4.68 ผล SPECTRUM ANALYZER ในโปรแกรม SIMULINK โดยสัญญาณ ไซน์ 10 ความถี่ โดยเปรียบเทียบก่อนและหลังผ่านวงจรกรองสัญญาณแถบความถี่หยุดโดยใช้วิธี KAISER WINDOW	75
4.69 ผลการจำลองวงจรกรองสัญญาณแถบความถี่หยุดโดยใช้วิธี KAISER WINDOW ในรูปผลการตอบสนองเชิงอิมพัลส์	76
4.70 ผลการจำลองวงจรกรองสัญญาณแถบความถี่หยุดโดยใช้วิธี BLACKMAN WINDOW ในรูปผลการตอบสนองเชิงความถี่	76
4.71 ผล SPECTRUM ANALYZER ในโปรแกรม SIMULINK โดยสัญญาณ ไซน์ 10 ความถี่ โดยเปรียบเทียบก่อนและหลังผ่านวงจรกรองสัญญาณแถบความถี่หยุดโดยใช้วิธี BLACKMAN WINDOW	77
4.72 ผลการจำลองวงจรกรองสัญญาณแถบความถี่หยุดโดยใช้วิธี BLACKMAN WINDOW ในรูปผลการตอบสนองเชิงอิมพัลส์	77
4.73 ผลการจำลองวงจรกรองสัญญาณแถบความถี่หยุดโดยใช้วิธี FREQUENCY SAMPLING ในรูปผลการตอบสนองเชิงความถี่	78

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญรูป(ต่อ)

รูปที่	หน้า
4.74 ผล SPECTRUM ANALYZER ในโปรแกรม SIMULINK โดยสัญญาณ ไชน์ 10 ความถี่ โดยเปรียบเทียบก่อนและหลังผ่านวงจรกรองสัญญาณแถบความถี่หยุดโดยใช้วิธี FREQUENCY SAMPLING	78
4.75 ผลการจำลองวงจรกรองสัญญาณแถบความถี่หยุดโดยใช้วิธี FREQUENCY SAMPLING ในรูปผลการตอบสนองเชิงอิมพัลส์	79
4.76 ผลการจำลองวงจรกรองสัญญาณความถี่สูงโดยใช้วิธี PARKS-MCCLELLAN OPTIMAL ในรูปผลการตอบสนองเชิงความถี่	79
4.77 ผล SPECTRUM ANALYZER ในโปรแกรม SIMULINK โดยสัญญาณ ไชน์ 10 ความถี่ โดยเปรียบเทียบก่อนและหลังผ่านวงจรกรองสัญญาณแถบความถี่หยุดโดยใช้วิธี PARKS-MCCLELLAN OPTIMAL	80
4.78 ผลการจำลองวงจรกรองสัญญาณความถี่สูงโดยใช้วิธี PARKS-MCCLELLAN OPTIMAL ในรูปผลการตอบสนองเชิงอิมพัลส์	80
4.79 แสดงสัญญาณความถี่ ไชน์ 32 ความถี่แต่ละความถี่ห่างกัน 750 KHZ	81
4.80 แสดงสัญญาณความถี่ ไชน์ 32 ความถี่ที่ถูกกรองโดย RECTANGULAR BSF	81
4.81 แสดงสัญญาณความถี่ ไชน์ 32 ความถี่ที่ถูกกรองโดย HAMMING BSF	82
4.82 แสดงสัญญาณความถี่ ไชน์ 32 ความถี่ที่ถูกกรองโดย BLACKMAN BSF	82

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญตาราง

ตารางที่		หน้า
2.1	ผลการตอบสนองอิมพัลส์ ของวงจรรองสัญญาณรูปแบบต่างๆ	8
2.2	คุณลักษณะของ WINDOW FUNCTION	9



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 1

บทนำ

1.1 ความเป็นมาและความสำคัญ

ในปัจจุบันการใช้งานทางด้านการประมวลผลสัญญาณทางดิจิทัล หรือ Digital Signal Processing นั้นมีความแพร่หลายมากขึ้นและเข้าถึงได้ง่าย อีกทั้งยังมีความหลากหลายในการใช้งาน และเป็นที่ต้องการอย่างมากในวงกว้าง และในหลากหลายสาขาอาชีพ โดยเฉพาะความรู้ทางด้านวงจรกรองสัญญาณทางดิจิทัล (Digital Filter) ซึ่งสามารถนำไปประยุกต์ใช้กับศาสตร์ต่างๆ ไม่ว่าจะเป็นทางด้านการสื่อสารโดยตรง หรือการประยุกต์กับการใช้งานอื่นๆที่เกี่ยวข้อง โครงการนี้จึงมีความต้องการที่จะศึกษาและออกแบบวงจรกรองสัญญาณดิจิทัลด้วยเทคนิค Finite Impulse Response (FIR) โดยใช้วิธี IP Block ผ่านทางบอร์ด FPGA (Altera DE2 Development and Education Board) ในการศึกษาและการสร้างสัญญาณเพื่อความเข้าใจพื้นฐาน และสามารถนำไปต่อยอดได้ในอนาคต

1.2 วัตถุประสงค์

- 1) เพื่อศึกษาการใช้งานโปรแกรม Matlab ร่วมกับโปรแกรม Altera Cyclone II เพื่อประยุกต์ใช้ในการออกแบบวงจรกรองสัญญาณทางดิจิทัล
- 2) เพื่อนำความรู้อาประยุกต์ในการออกแบบวงจรกรองสัญญาณทางดิจิทัลด้วยเทคนิค Finite Impulse Response (FIR)
- 3) เพื่อสร้างวงจรกรองสัญญาณทางดิจิทัล ทั้ง 4 แบบ ได้แก่ วงจรกรองสัญญาณความถี่ต่ำผ่าน วงจรกรองสัญญาณความถี่สูงผ่าน วงจรกรองสัญญาณแถบความถี่ผ่าน และวงจรกรองสัญญาณหยุดแถบความถี่ผ่านอย่างมีประสิทธิภาพ

1.3 ขอบเขตของปริญญานิพนธ์

โครงการนี้เป็นการจำลองวงจรกรองสัญญาณทางดิจิทัล โดยออกแบบการสร้างวงจรกรองสัญญาณ ด้วยเทคนิค FIR ผ่านทางบอร์ด Altera DE2 board (FPGA) โดยใช้โปรแกรม Altera DSP Builder ในการออกแบบ Block Diagram ร่วมกับ Simulink และแปลงข้อมูลให้เป็นภาษา HDL จากนั้นนำไฟล์ที่ได้จากการแปลง เป็นภาษา HDL ไปสร้างวงจรกรองสัญญาณในรูปแบบต่างๆตามต้องการ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดลอกเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 2

ทฤษฎีและหลักการ

2.1 การประมวลผลสัญญาณดิจิทัล (digital signal processing)

กระบวนการวิเคราะห์และปรับเปลี่ยนสัญญาณ ที่จะเพิ่มหรือปรับปรุงประสิทธิภาพ โดยการใช้งานของสามารถแบ่งได้เป็น 2 รูปแบบ

2.1.1 การกรองเชิงดิจิทัล (Digital filtering) คือวงจรกรองที่ทำงานโดยการดำเนินการเชิงคณิตศาสตร์ในรูปสื่อของสัญญาณสามารถแสดงเป็นฟังก์ชันทางคณิตศาสตร์ หรือขั้นตอนวิธีทางคณิตศาสตร์

2.1.2 การแปลงเชิงดิจิทัล (Digital transform) คือการแปลงสัญญาณให้อยู่ในรูปที่สามารถนำไปวิเคราะห์ต่อไปได้ เช่น การแปลงฟูริเยอร์ ที่นิยมนำมาใช้คือ การแปลง ฟาสต์ฟูริเยอร์ (Fast Fourier Transform)

ในการประยุกต์ใช้งานของการประมวลผลสัญญาณดิจิทัล สามารถเห็นได้ทั่วไปในปัจจุบัน เช่น การสร้างตัวกรองดิจิทัล (Digital Filter) การมอดูเลตของสัญญาณ หรือ การประมวลผลภาพ (Image processing) การประมวลผลสัญญาณดิจิทัล สามารถประมวลผลสัญญาณที่ไม่ได้อยู่ในรูปสัญญาณดิจิทัลได้ โดยทำการแปลงสัญญาณให้อยู่ในรูปดิจิทัลก่อนจึงเข้าไปประมวลผลสัญญาณต่อไป

2.2 ข้อดีและข้อเสียของการประมวลผลดิจิทัล

การประมวลผลสัญญาณดิจิทัลนั้น มีข้อดีเป็นในเรื่อง ความแม่นยำในการประมวลผลสัญญาณ และสามารถทนได้ต่อสัญญาณรบกวนได้มากกว่าการประมวลผลสัญญาณอนาล็อก โดยเทคโนโลยีในปัจจุบันทำให้การใช้งานการประมวลผลสัญญาณดิจิทัลมีอุปกรณ์, การใช้งานที่สะดวกรวดเร็ว, ใช้งานได้ง่ายกว่าในอดีต และการใช้งานอย่างแพร่หลายของอุปกรณ์ที่ใช้กันการประมวลผลสัญญาณ เช่น คอมพิวเตอร์ ไมโครโพรเซสเซอร์ เป็นต้น ในกรณีที่ต้องการประมวลผลสัญญาณอนาล็อก จะต้องมีการแปลงรูปสัญญาณจากสัญญาณอนาล็อกให้เป็นสัญญาณดิจิทัลใช้ อุปกรณ์ที่เรียกว่า ตัวแปลงสัญญาณอนาล็อกเป็นดิจิทัล (Digital to Analog Converter หรือ A/D) และเมื่อได้สัญญาณในรูปแบบที่ใช้งานได้แล้วจึงนำไปประมวลผลสัญญาณ เมื่อต้องการให้ผลลัพธ์ที่ต้องการกลับไปอยู่ในรูปสัญญาณอนาล็อกจะต้องมีอุปกรณ์ที่แปลงสัญญาณในรูปดิจิทัลให้อยู่ในรูปสัญญาณอนาล็อกซึ่งก็คือ ตัวแปลงสัญญาณอนาล็อกเป็นดิจิทัล (Analog to Digital

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดลอกเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Converter หรือ D/A) ในการใช้งานตัวแปลงสัญญาณทั้งสองแบบนี้เป็นข้อจำกัดในการใช้งานของการประมวลผลดิจิทัล โดยจะขึ้นกับความถี่ในการสุ่มตัวอย่าง (sampling frequency) ตามทฤษฎีการสุ่มตัวอย่างของไนควิสต์ (Nyquist theorem) โดยค่าสองเท่าของความถี่ที่ใช้งานมีค่ามากกว่าของความถี่สุ่มตัวอย่างจะทำให้สัญญาณเกิดความผิดเพี้ยนสูง

การประมวลผลสัญญาณดิจิทัลเมื่อเทียบกับการประมวลผลสัญญาณอนาล็อก มีประสิทธิภาพกว่าเนื่องจากวิธีในการคำนวณคือการนำสัญญาณเข้าสู่ระบบประมวลผลที่ภายในประกอบด้วยระบบปฏิบัติการทางคณิตศาสตร์ เช่น การบวก การคูณ การหาร การถอดรอกที่สอง หรือการอินทิเกรต เป็นต้น ในการประมวลผลนั้นยังสามารถแบ่งลำดับเวลา (time-shared system) ดังนั้นจึงสามารถประมวลผลพร้อมกันหลายๆ ช่องสัญญาณได้ และยังสามารถปรับเปลี่ยนการทำงานได้หลายรูปแบบอีกด้วย

ข้อดีของการประมวลผลสัญญาณดิจิทัลมีอยู่หลายประการ อย่างแรกคือระบบประมวลผลสัญญาณดิจิทัลจำเป็นต้องมีสัญญาณสำหรับการซิงโครไนซ์ (synchronize) การจับเวลา (timing) และ การกำหนดกรอบ (framing) เพื่อการเชื่อมต่อข้อมูลในการทำงานของตัวระบบการประมวลผลแบบดิจิทัล หากสัญญาณพวกนี้สูญหายหรือผิดพลาดไป การทำงานของระบบจะผิดพลาดไปด้วย และที่กล่าวไปข้างต้นในการ การเชื่อมต่อ (Interface) กับระบบการประมวลผลสัญญาณอนาล็อก ทำให้ตัววงจรมีความซับซ้อนมากขึ้นเพราะจำเป็นต้องใช้ตัวแปลงสัญญาณทั้งสองแบบที่กล่าวไปข้างต้นและตัวแปลงสัญญาณนี้จะเป็นตัวจำกัดช่วงการทำงานของสัญญาณอนาล็อกในการประมวลผลสัญญาณดิจิทัลกล่าวคือถ้าตัวแปลงสัญญาณมีความสามารถในการแปลงสัญญาณได้เท่าไรตัวระบบประมวลผลสัญญาณก็จะสามารถใช้งานในช่วงการแปลงความถี่ได้เท่านั้น ทางด้านการบำรุงรักษา ซ่อมแซม จะค่อนข้างซับซ้อนตามความยากในการออกแบบระบบ

2.3 วงจรกรองสัญญาณดิจิทัล

ในการรับ-ส่งสัญญาณในธรรมชาติของการส่งสัญญาณจะมีสัญญาณอื่นๆ ซึ่งอยู่ทั่วไปพร้อมกับสัญญาณที่เราต้องการ สัญญาณนั้นจะเรียกว่า สัญญาณรบกวน (noise) แต่ความต้องการของทางภาครับนั้นจะไม่ต้องการสัญญาณรบกวนดังกล่าวเพราะทำให้การแยกสัญญาณข้อมูลที่ต้องการถูกส่งมาได้ยาก และตัวสัญญาณรบกวนอาจทำให้สัญญาณข้อมูลเปลี่ยนไป ดังนั้นจึงต้องนำสัญญาณที่ได้มาผ่านระบบอย่างหนึ่งที่เรียกว่า ตัวกรองสัญญาณ (Filter) ซึ่งทำหน้าที่ในการกรองสัญญาณรบกวนออกได้สัญญาณที่มีสัญญาณรบกวนลดลงหรือไม่มีสัญญาณรบกวน ในการใช้งานการกรอง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สัญญาณนั้นจะต้องรู้จักคุณลักษณะเฉพาะตัวของสัญญาณที่ต้องการ และสัญญาณรบกวนที่เกิดขึ้น เพื่อนำมาออกแบบวงจรกรองสัญญาณที่มีคุณลักษณะที่ต้องการ โดยระบบนี้ใช้กระบวนการดิจิทัลจะเรียกว่า วงจรกรองสัญญาณดิจิทัล (digital filter)

วงจรกรองสัญญาณดิจิทัลนั้นเป็นส่วนสำคัญสำหรับระบบประมวลผลสัญญาณดิจิทัล (Digital signal Processing) เนื่องจากวงจรกรองสัญญาณดิจิทัลสามารถประยุกต์ใช้ได้หลากหลาย โดยข้อเด่นของวงจรกรองสัญญาณดิจิทัล คือสามารถกำหนดคุณลักษณะ (characteristics) ที่ออกแบบให้มีลักษณะที่ต้องการ และ สามารถปรับแก้ได้ง่ายกว่า โดยวงจรกรองสัญญาณดิจิทัลสามารถแบ่งได้กว้างๆ เป็น 2 ชนิดดังนี้ คือ วงจรกรองผลตอบสนองอนิรมิตไม่จำกัด (Infinite impulse response : IIR) และ วงจรกรองสัญญาณผลตอบสนองอนิรมิตจำกัด (finite impulse response : FIR) โดย สัญญาณขาเข้า และ สัญญาณขาออก ของวงจรกรองสัญญาณจะมีความสัมพันธ์กับสมการที่ (2.1) และ (2.2) ดังนี้

$$y(n) = \sum_{k=0}^{\infty} h(k)x(n-k) \quad (2.1)$$

$$y(n) = \sum_{k=0}^{N-1} h(k)x(n-k) \quad (2.2)$$

โดยที่ $h(k)$ คือ ผลตอบสนองอนิรมิต
 k คือ จำนวนนับ $0,1,2,\dots,N$
 $X(n)$ คือ สัญญาณขาเข้า
 $Y(n)$ คือ สัญญาณขาออก

สมการที่ (2.1) เป็นสมการของวงจรกรองผลตอบสนองอนิรมิตไม่จำกัด สมการที่ (2.2) เป็นสมการของวงจรกรองผลตอบสนองอนิรมิตจำกัดซึ่ง เห็นจากสมการวัดสัญญาณขาเข้า($x(n)$) ทำการคอนโวลูชัน(convolution) กับผลตอบสนองอนิรมิต(impulse response)หรือผลการทำงานของตัววงจรที่ใช้สัญญาณอนิรมิตเป็นสัญญาณขาเข้า จะทำให้ได้สัญญาณขาออก เมื่อเปรียบเทียบคุณสมบัติของ วงจรกรองทั้งสองรูปแบบ จะเห็นได้ว่า วงจรกรอง FIR สามารถกำหนดผลการตอบสนองเชิงเส้นได้อย่างชัดเจนในทางด้านควบคุมผลลัพธ์ได้มากกว่า แต่จำเป็นต้องใช้จำนวนสัมประสิทธิ์ ที่มากกว่าวงจรกรอง IIR เมื่อคุณภาพวงจรกรองทั้ง 2 แบบใกล้เคียงกัน ซึ่งในโพรแกรมนี้จะถึงจะเน้นที่วงจรกรองสัญญาณผลตอบสนองอนิรมิตจำกัด (FIR)

ฟังก์ชันถ่ายโอน (Transfer function) คือการแสดงผลการทำงานของตัวระบบหรือวงจร โดยใช้โมเดลทางคณิตศาสตร์มาอธิบาย ฟังก์ชันถ่ายโอน FIR ของวงจรกรองสัญญาณ จะอยู่ในรูปสมการที่ (2.3) สมการข้างต้นจะเป็นประโยชน์สำหรับการแสดงผลตอบสนองความถี่ (frequency responses)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$H(z) = \sum_{k=0}^{N-1} h(k)z^{-k} \quad (2.3)$$

การวิเคราะห์สมการข้างต้นจะต้องมีความเข้าใจ การแปลงซี (Z-Transform) การแปลงซีเป็นหนึ่งในรูปแบบการแปลงค่าจำเป็นในการคำนวณการสร้างตัวกรองสัญญาณโดยเป็นการแปลงลำดับตัวเลขที่เขียนเรียงกันให้เป็นฟังก์ชันตัวแปรเชิงซ้อน โดยการเอาลำดับไปสร้างฟังก์ชัน ตามกฎทางคณิตศาสตร์ที่กำหนดไว้คุณสมบัติต่างๆ ที่มีอยู่ในลำดับจะเข้าไปอยู่ในฟังก์ชัน โดยใช้อักษร Z เป็นสัญลักษณ์ของตัวแปรที่สร้างขึ้น

2.4 วงจรกรองสัญญาณดิจิทัลตอบสนองอิมพัลส์จำกัด (Finite Impulse Responses Filter)

คุณสมบัติพิเศษของวงจรกรองสัญญาณดิจิทัลตอบสนองอิมพัลส์จำกัดคือการมีผลตอบสนองเฟสแบบเป็นเชิงเส้น โดยค่าความหน่วงเฟส (phase delay) และ ค่าความหน่วงกลุ่ม (group delay) ของวงจรกรองสัญญาณจะเป็นปริมาณที่ทำการวัดเพื่อดูว่าวงจรมีคุณลักษณะทางเฟสของสัญญาณเป็นอย่างไร

ความหน่วงเฟส (phase delay) คือ ปริมาณของ เวลาที่หน่วงไป ของแต่ละองค์ประกอบของความถี่ที่ทั้งหมดที่ผ่านวงจรกรองสัญญาณ

ความหน่วงกลุ่ม (group delay) คือผลรวมเฉลี่ยของเวลาที่หน่วงไป ในแต่ละองค์ประกอบทางความถี่ของ

ในทางคณิตศาสตร์ ความหน่วงเฟส เป็นค่าที่ติดลบของมุมเฟสที่หารด้วยความถี่เชิงมุมโดยในขณะ ที่ ความหน่วงกลุ่ม คือค่าติดลบของอนุพันธ์ของเฟสเทียบกับความถี่ดังสมการดังนี้

$$T_p = -\frac{\theta(\omega)}{\omega} \quad (2.4)$$

$$T_g = -\frac{d\theta(\omega)}{d\omega} \quad (2.5)$$

สิ่งที่จะเกิดขึ้นจากวงจรกรองสัญญาณที่มีผลตอบสนองไม่เป็นเชิงเส้นจะเกิดการผิดเพี้ยนทางด้านเฟส (phase distortion) ซึ่งอาจส่งผลทำให้รูปแบบสัญญาณที่ผ่านวงจรกรองสัญญาณเกิดผิดเพี้ยนไป โดยในวงจรกรองสัญญาณมีผลตอบสนองเป็นเชิงเส้นผลตอบสนองเฟสดังนี้


$$\theta(\omega) = -\alpha\omega \quad (2.6)$$

$$\theta(\omega) = \beta - \alpha\theta \quad (2.7)$$

สมการผลตอบสนองเฟสเชิงเส้นตามสมการที่ (2.6) สำหรับผลการตอบสนองอิมพัลส์ที่สมมาตรทางด้านบวก และ สมการที่ (2.7) สำหรับผลการตอบสนองอิมพัลส์ ที่สมมาตรทางด้านลบ โดย ถ้าวงจรกรองสัญญาณมีเงื่อนไขตามสมการที่ (2.6) วงจรจะมีลักษณะเป็น ค่าการหน่วงเฟส

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดลอกเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

คงที่ และค่าการหน่วงกลุ่มคงที่ โดยจะสอดคล้องกับผลการตอบสนองอิมพัลส์ สมมาตรทางด้านบวก (positive symmetry impulse response) ถ้าวงจรรองสัญญาณสอดคล้องกับเงื่อนไขในสมการที่ (2.7) วงจรนั้นจะมี ค่าการหน่วงกลุ่มคงที่ เพียงอย่างเดียว ในกรณีนี้จะมีผลการตอบสนองอิมพัลส์ สมมาตรทางด้านลบ (negative symmetry impulse response) ด้วยเหตุนี้เราสามารถจำแนกชนิดของ วงจรรองเฟสเชิงเส้น ออกได้เป็น 4 ชนิดขึ้นอยู่กับจำนวน ผลตอบสนองอิมพัลส์ เป็นจำนวนคู่หรือว่าเป็นจำนวนคี่ และค่าของ ผลการตอบสนองนั้น มีค่าสมมาตรทางด้านบวก หรือ สมมาตรทางด้านลบ




รูปที่ 2.1 วงจรรองเฟสเชิงเส้น 4 ชนิด [1]

ผลการตอบสนองความถี่ของ type 2 จะมีค่าเป็นศูนย์เสมอที่ความถี่ครึ่งหนึ่งของความถี่ซีกตัวอย่าง ดังนั้นจึงไม่เหมาะสมกับการออกแบบ วงจรรองความถี่สูงผ่าน ส่วนของ type 3 และ type 4 ทำให้เกิดการขยับเฟส 90° ที่ผลการตอบสนองความถี่ที่ 0° จึงไม่เหมาะสมกับการออกแบบ วงจรความถี่ต่ำผ่าน ใน type 3 ยังมีผลการตอบสนองความถี่เป็นศูนย์เสมอที่ความถี่ครึ่งหนึ่งของความถี่ซีกตัวอย่าง จึงไม่เหมาะกับการทำวงจรรองความถี่สูง ฉะนั้นวงจรนี้จะถูกใช้ในวงจรผลต่าง และ วงจรแปลงของ Hilbert เพราะมีความสามารถในการขยับเฟส 90° type 1 นั้นสามารถใช้ได้มากที่สุดจึงนิยมใช้ในการออกแบบวงจรรองสัญญาณมากที่สุด โดยวิธีการคำนวณเพื่อสร้างวงจรรองสัญญาณแบบผลตอบสนองอิมพัลส์จำกัดมีดังนี้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.4.1 การกำหนดความต้องการหรือคุณลักษณะของวงจรที่ออกแบบ

การกำหนดความต้องการของวงจรกรองสัญญาณในการออกแบบอยู่ในโดเมนความถี่ (frequency domain) ได้โดยการคำนวณสนใจไปที่ย่านสัญญาณผ่าน (pass band), ย่านสัญญาณที่ไม่ต้องการให้สัญญาณผ่าน (stop band) และ ย่านเปลี่ยนสัญญาณ (transition band) โดยการออกแบบความต้องการของวงจรกรองสัญญาณ ส่วนมากจะถูกกำหนดโดย โดเมนความถี่ โดยคุณลักษณะของวงจรกรองสัญญาณ จะถูกกำหนดที่อยู่ในรูปที่เรียกว่า tolerance scheme ซึ่งแสดงดังรูปที่ 2.2



รูปที่ 2.2 tolerance scheme สำหรับ วงจรกรองสัญญาณความถี่ต่ำ [2]

โดยส่วนแรกจะเป็นตัวชี้ tolerance limits ในย่านสัญญาณผ่าน (pass band) จะมีผลการตอบสนองทางขนาด (magnitude response) มีค่าเบี่ยงเบนของค่าสูงสุด คือ δ_p และในย่านหยุดสัญญาณ (stop band) จะมีค่าเบี่ยงเบนค่ามากที่สุด เป็น δ_s ความกว้างของย่านเปลี่ยนสัญญาณ (transition band) จะเป็นตัวกำหนดของความคมของวงจรกรองสัญญาณ โดยพารามิเตอร์ต่อไปนี้ เป็นหลักสำคัญในการออกแบบวงจรกรองสัญญาณ คือ δ_p ส่วนเบี่ยงเบนช่วงความถี่ผ่าน (passband deviation) , δ_s ส่วนเบี่ยงเบนช่วงความถี่หยุด (stopband deviation) , f_p ขอบช่วงความถี่ผ่าน (passband edge frequency) , f_s ขอบช่วงความถี่ผ่าน (stopband edge frequency) , A_s ค่าการลดทอนช่วงความถี่หยุด (stopband attenuation) และ A_p ค่าการลดทอนช่วงความถี่ผ่าน (passband attenuation)

$$A_p = 20 \log(1 + \delta_p) \quad (2.8)$$

$$A_s = -20 \log \delta_s \quad (2.9)$$

ค่าดังกล่าวจะอยู่ในรูปเศษส่วนโดยการ normalized ให้อยู่ในรูปความถี่ปกติโดยใช้ ความถี่ การชักตัวอย่างในการหาร และค่าการลดทอนจะอยู่ในหน่วยเดซิเบล

2.4.2 การคำนวณค่าสัมประสิทธิ์ของวงจรที่สอดคล้องกับความต้องการของวงจร

ขั้นตอนการคำนวณสำหรับวงจรกรองสัญญาณผลตอบสนองอิมพัลส์จำกัดมีวิธีการออกแบบ หลักๆอยู่ 3 วิธีด้วยกัน คือ

2.4.2.1 วิธีหน้าต่าง (window method) เป็นวิธีการออกแบบวงจรกรองสัญญาณ วิธีนี้จะ เป็นการตัดช่วง ผลตอบสนองอิมพัลส์ของวงจรกรองในอุดมคติ โดยข้อดีคือ มีขั้นตอนและความ ซับซ้อนในการคำนวณต่ำ แต่ความยืดหยุ่นการออกแบบต่ำ เพราะถูกสร้างมาจากการตัดจึงอาจทำ ให้ ช่วงความถี่ผ่าน และ ช่องความถี่หยุด ไม่แม่นยำตามที่กำหนด

Filter Type	Ideal impulse response $h_D(n)$	
	$h_D(n), n \neq 0$	$h_D(0)$
Low pass	$2f_c \frac{\sin(n\omega_c)}{n\omega_c}$	$2f_c$
High pass	$-2f_c \frac{\sin(n\omega_c)}{n\omega_c}$	$1 - 2f_c$
Band pass	$2f_2 \frac{\sin(n\omega_2)}{n\omega_2} - 2f_1 \frac{\sin(n\omega_1)}{n\omega_1}$	$2(f_2 - f_1)$
Band stop	$2f_1 \frac{\sin(n\omega_1)}{n\omega_1} - 2f_2 \frac{\sin(n\omega_2)}{n\omega_2}$	$1 - 2(f_2 - f_1)$

ตารางที่ 2.1 ผลการตอบสนองอิมพัลส์ ของวงจรกรองสัญญาณรูปแบบต่างๆ [3]

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Name of window function	Transition width (Hz) (normalized)	Passband ripple (dB)	Main lobe relative to side lobe (dB)	Stopband attenuation (dB) (maximum)	Window function $w(n), n \leq (N-1)/2$
Rectangular	$0.9/N$	0.7416	13	21	1
Hanning	$3.1/N$	0.0546	31	44	$0.5 + 0.5 \cos\left(\frac{2\pi n}{N}\right)$
Hamming	$3.3/N$	0.0194	41	53	$0.54 + 0.46 \cos\left(\frac{2\pi n}{N}\right)$
Blackman	$5.5/N$	0.0017	57	75	$0.42 + 0.5 \cos\left(\frac{2\pi n}{N-1}\right) + 0.08 \cos\left(\frac{4\pi n}{N-1}\right)$
	$2.93/N (\beta = 4.54)$	0.0274		50	$\frac{I_0(\beta[1 - 2n/(N-1)]^2)^{1/2}}{I_0(\beta)}$
Kaiser	$4.32/N (\beta = 6.76)$	0.00275		70	
	$5.71/N (\beta = 8.96)$	0.000275		90	


ตารางที่ 2.2 คุณลักษณะของ window function [4]

ขั้นตอนการคำนวณสัมประสิทธิ์วงจรรองสัญญาณโดยใช้วิธีหน้าต่างคือ การกำหนดผลการตอบสนองอิมพัลส์ของวงจรรองความถี่ในรูปแบบที่ต้องการและทำการเลือก window function ที่สอดคล้องกับเงื่อนไขที่ตั้งไว้ในตอนแรก จากนั้นทำการหาจำนวนสัมประสิทธิ์ของวงจรรองสัญญาณ โดยใช้ความสัมพันธ์ระหว่าง ความยาวของวงจรรองและค่า transition width

2.4.2.2 สุ่มตัวอย่างความถี่ (frequency sampling method) เป็นการจัดโครงสร้างการคำนวณของวงจรรอง FIR ให้อยู่ในรูปที่มีการ บ้อนกลับ ซึ่งจะสามารถคำนวณให้สัญญาณมีประสิทธิภาพได้ โดยจะทำการ สุ่มตัวอย่างจาก วงจรรองแบบอุดมคติ โดยจะสามารถเขียนเป็นสมการได้ดังสมการที่ (2.10)

$$h(n) = \frac{1}{N} \sum_{k=0}^{N-1} H(k) e^{j(2\pi/N)nk} \quad (2.10)$$

โดย $H(k)$ คือ สมการวงจรรองแบบอุดมคติ วิธีการคำนวณจะใช้วิธีการแปลงกลับของ การแปลงฟูรีเยร์แบบไม่ต่อเนื่องทางเวลา



รูปที่ 2.3 แนวคิดของการออกแบบด้วยวิธีสุ่มตัวอย่างความถี่ [5]


- (a) คือการตอบสนองความถี่ของวงจรรองความถี่ต่ำในอุดมคติ
 (b) คือการสุ่มตัวอย่างของวงจรรองความถี่ต่ำในอุดมคติ
 (c) คือการตอบสนองความถี่ของวงจรรองความถี่ต่ำที่ได้จากวิธีการ สุ่มตัวอย่างความถี่
 ในการที่จะให้ผลการตอบสนองความถี่ที่ดีจะต้องทำการสุ่มตัวอย่างให้มากเพียงพอ

2.4.2.3 วิธีการ optimal design เป็นวิธีที่มีประสิทธิภาพมากที่สุดในด้านการให้ผลตอบสนองทางความถี่ของวงจรรอง โดยในการออกแบบจะมีวัตถุประสงค์ในการคำนวณหาสัมประสิทธิ์ ของวงจรรองที่ทำให้ค่าความผิดพลาดที่เกิดขึ้นในช่วง ความถี่ผ่านและช่วงความถี่หยุด ซึ่งเป็นการปรับปรุงคุณภาพวงจรรองทั้งสองแบบข้างต้น


2.4.3 ทำการแทนวงจรถูกที่ได้จากการออกแบบด้วยโครงสร้างที่เหมาะสม

การเปลี่ยนสมการของวงจรรองสัญญาณให้อยู่ในรูปแบบโครงสร้างซึ่งเกี่ยวข้องกับ การแปลงจากฟังก์ชันถ่ายโอน (transfer function) ให้อยู่ในโครงสร้างวงจรรองสัญญาณที่ โดยในขั้นตอนนี้จะมีการออกแบบแผนภาพการไหล (flow diagram) โดยใช้ในการแสดงโครงสร้างของวงจรรองสัญญาณ แสดงขั้นตอนการคำนวณสำหรับการสร้างวงจรรองสัญญาณดิจิทัล มีโครงสร้างแบบตรง (direct form) และขนาน (parallel form) โครงสร้างสำหรับวงจรรอง FIR จะใช้ แบบตรง

หรืออีกชื่อหนึ่งเรียกว่า transversal filter โดยจะสามารถปรับรูปแบบโครงสร้าง lattice ซึ่งมีสัญญาณขาเข้าเพียงทางเดียวแต่มีหลายทางของสัญญาณขาออก



รูปที่ 2.4 โครงสร้าง แบบ transversal filter [6]



รูปที่ 2.5 โครงสร้าง lattice [6]

2.4.4 ทำการวิเคราะห์ผลกระทบที่เกิดขึ้น

ในการสร้างวงจรกรองสัญญาณดิจิทัล บ่อยครั้งความจำเป็นที่จะต้องแทนด้วยค่าสัมประสิทธิ์ของวงจรกรองสัญญาณ จึงอาจมีการลัดทอนหรือความผิดพลาดเกิดขึ้นจึงต้องมีการวิเคราะห์ผลที่เกิดขึ้น

2.4.5 สร้างวงจรกรองสัญญาณตามโครงสร้างที่ออกแบบต่อไป

การสร้างวงจรกรองสัญญาณในลักษณะ software หรือ hardware โดยเห็นได้ว่าการคำนวณเพื่อให้สามารถกรองสัญญาณ โดยมันจะเกี่ยวข้องกับการดำเนินงานทางคณิตศาสตร์ เพียงการบวก ลบ การคูณ และการหวนวงข้อมูล

2.5 โปรแกรม MATLAB

Matlab เป็นซอฟต์แวร์ในการคำนวณและการเขียนโปรแกรม ที่มีความสามารถครอบคลุม ตั้งแต่ การพัฒนาอัลกอริธึม การสร้างแบบจำลองทางคณิตศาสตร์ และการทำซิมูเลชัน ของระบบ การสร้างระบบควบคุม โดยเฉพาะเรื่อง image processing และ wavelet

ชื่อโปรแกรม MATLAB นั้นย่อมาจาก Matrix Laboratory Matlabได้เริ่มต้น ขึ้นเพื่อต้องการให้เราสามารถแก้ปัญหาตัวแปรที่มีลักษณะเป็นเมทริกซ์ได้ง่ายขึ้น ผลิตโดยบริษัทแมทเวอิกส์ โปรแกรม แมทแล็บเป็นภาษาคอมพิวเตอร์ระดับสูงที่ใช้สำหรับคำนวณเชิงตัวเลข แสดงผลกราฟ พิก และเขียนแอฟพลิเคชั่น ทำให้เราสามารถคำนวณผลลัพธ์ พัฒนาอัลกอริทึม สร้างแบบจำลอง และแอฟพลิเคชั่นได้ง่ายและรวดเร็วมาก ภายใน Matlab ประกอบด้วยภาษาคอมพิวเตอร์ ทูลบ็อกซ์ (Toolbox: กลุ่มฟังก์ชันสำเร็จรูปในแต่ละสาขาวิชา) และฟังก์ชันพื้นฐานจำนวนมาก ทำให้การวิเคราะห์ทำได้หลากหลายวิธี พร้อมกับคำตอบที่รวดเร็วกว่าโปรแกรมตารางคำนวณ (Spreadsheet) หรือภาษาคอมพิวเตอร์สมัยก่อน เช่น C, C++, Fortran, Java และ อื่นๆ

2.5.1 ชนิดของซอฟต์แวร์คำนวณคณิตศาสตร์ด้วยคอมพิวเตอร์

การคำนวณคณิตศาสตร์ด้วยคอมพิวเตอร์สามารถทำได้หลายทาง เช่น การเขียนโปรแกรมด้วยภาษาคอมพิวเตอร์ทั่วไป เช่น ภาษา C, Fortran หรืออื่นๆ สำหรับคำนวณสมการ หรือใช้โปรแกรมเฉพาะทาง มีทั้งที่ทำการค้า เช่น Matlab, Mathcad, Mathematica, Maple เป็นต้น โดยแบ่งออกตามลักษณะการใช้งานได้ 2 วิธี คือ

1) Numerical Computing (Technical Computing) เป็นการคำนวณคณิตศาสตร์เชิงตัวเลข แทนค่าตัวแปรด้วยตัวเลขแล้วให้โปรแกรมคำนวณคำตอบเป็นตัวเลข ซอฟต์แวร์ที่คนนิยมใช้กันมาก คือ Matlab และ Scilab

2) Symbolic Computing เป็นการคำนวณคณิตศาสตร์เชิงตัวแปร ป้อนสมการที่ติดค่าตัวแปรไว้แล้วให้โปรแกรมคำนวณหาคำตอบที่อยู่ในรูปสมการตัวแปร โปรแกรมสำคัญ ที่คนนิยมใช้กันคือ Mathematica, Maple, Mathcad

2.5.2 การสร้างแอฟพลิเคชั่นหรือฟังก์ชันเฉพาะงาน โดยเขียนโปรแกรม m-file

การเขียนฟังก์ชันเพิ่มเติมให้กับ Matlab จะต้องเขียนด้วยภาษา Matlab เพราะรองรับการเขียนไฟล์นามสกุล m-file แอฟพลิเคชั่นหรือฟังก์ชันบน Matlab แบ่งออกได้ 2 แบบ

1) ฟังก์ชัน เป็น m-file ที่ต้องป้อนตัวแปรอินพุต รับค่าจากเอาต์พุตในการทำงาน ฟังก์ชันใน Matlab จะเรียกเพื่อการคำนวณเท่านั้น เช่น det() เป็นฟังก์ชันสำเร็จรูปใน Matlab สำหรับ


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

คำนวณค่าดีเทอร์มิแนนต์ (Determinant) ของเมทริกซ์ เมื่อเรียกใช้ต้องใส่ค่าตัวแปรเมทริกซ์ที่ต้องการคำนวณไว้ในวงเล็บ ส่วนคำตอบจะกำหนดตัวแปรเพื่อรับค่าหรือไม่ก็ได้ เพราะ Matlab กำหนดตัวแปร ans เพื่อรับคำตอบบน Command Windows โดยอัตโนมัติ

2) สคริปต์ เป็น m-file รวมคำสั่งหรือฟังก์ชันต่างๆ เข้าไว้ด้วยกัน เพื่อทำงานอย่างใดอย่างหนึ่งโดยเฉพาะ สะดวกในการทำซ้ำ เพียงเรียกชื่อสคริปต์บน Command Windows คำสั่งในสคริปต์ก็จะทำงาน ส่วนใหญ่เป็นแอปพลิเคชันไว้ใช้งานส่วนตัวเช่น สคริปต์พล็อตรูป Sine

3) ภาษาคอมพิวเตอร์ระดับสูงและส่วนประกอบต่างๆ Matlab

ภาพรวมภาษา Matlab ส่วนประกอบหลักของโปรแกรม และการใช้ Matlab เพื่อการคำนวณเชิงเทคนิคในงานวิจัยและการสร้างนวัตกรรม รูปที่ (2.6) แสดงบล็อกไดอะแกรมของภาษาระดับสูง



รูปที่ 2.6 บล็อกไดอะแกรมภาษาระดับสูงสำหรับการเขียนโปรแกรม [7]

ภาษาคอมพิวเตอร์ระดับสูง เป็น ภาษาทางการโปรแกรม เช่น ซี ฟอแทรน หรือ ปาสคาล ทำให้โปรแกรมเมอร์เขียนโปรแกรมสะดวกและไม่เป็นอิสระจากฮาร์ดแวร์ของคอมพิวเตอร์ นั่นคือ ภาษาคอมพิวเตอร์เป็นการพิจารณาเป็นระดับสูง เนื่องจากเข้าสู่ภาษามนุษย์มากกว่าภาษาเวอริวอล แตกต่างจากภาษาแอสเซมบลีที่เป็นภาษาระดับล่าง (Low-Level) เนื่องจากสิ่งเหล่านี้ใกล้เคียงกับภาษาเครื่องประโยชน์หลักของภาษาระดับสูงมากกว่าภาษาระดับล่างคืออ่านง่ายกว่าและน่าเชื่อถือ สุดท้ายโปรแกรมที่ถูกเขียนขึ้นจากภาษาระดับสูงจะถูกแปลเป็นภาษาเครื่องโดยตัว

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

คอมไพเลอร์หรืออินเทอร์พรีเตอร์ภาษาระดับสูงได้ออกแบบในยุค 1950 ปัจจุบันภาษาระดับสูงมีมากมาย และแตกต่างกันออกไป ประกอบด้วย Ada Algol Basic Cobol c c++ fortran lisp pascal และ Prolog

ภาษาระดับสูงที่ออกพัฒนาออกมา จะเพิ่มการโต้ตอบด้วยรูปภาพ การขับเคลื่อนด้วยเหตุการณ์ (Event-Drive) เพื่อให้เขียนโปรแกรมที่ตอบสนองผู้ใช้ได้อย่างสวยงาม มีประสิทธิภาพและรวดเร็ว Matlab เป็นภาษาใกล้เคียงภาษามนุษย์ ดังนั้น คำสั่งต่างๆ ก็ใกล้เคียงกับภาษาอื่นมาก เช่น ภาษาซี ทำให้คุณสามารถศึกษาการเขียนโปรแกรมได้ง่าย ชื่อฟังก์ชันสื่อความหมายชัดเจน ยังมีพื้นฐานการเขียนโปรแกรมแล้วมาเขียนแอปพลิเคชันบน Matlab ยิ่งง่ายไปอีก

2.5.4 ส่วนประกอบสำคัญของ MATLAB

Matlab ได้ออกแบบมาเพื่อสนับสนุนการทำงานของผู้อยู่ 5 ส่วน เพื่อช่วยในการวิเคราะห์ข้อมูล แสดงผลข้อมูล เชื่อมต่อกับสิ่งต่างๆ ภายนอกได้อย่างรวดเร็วและมีประสิทธิภาพสูงสุดดังรูปที่ (2.7)



รูปที่ 2.7 แสดงส่วนประกอบภายในของ Matlab [7]

1) หน้าต่างหลักและหน้าต่างรองของ Matlab หรือที่เรียกกันว่า Matlab Desktop Environment ช่วยให้ผู้ใช้ทำงานได้ง่ายและรวดเร็วมากยิ่งขึ้น ส่วนนี้ประกอบด้วยชุดเครื่องมือที่ช่วยให้เราสามารถใช้ฟังก์ชันและไฟล์ต่างๆ ด้วยเครื่องมือแบบรูปภาพ (GUI) ประกอบด้วยหน้าต่างย่อย Current Folder, Command Windows, Command History และ Workspace

2) ภาษา Matlab ใช้สำหรับเขียนแอปพลิเคชันหรือฟังก์ชัน ไว้ใช้งานโดยเฉพาะ Matlab เวอร์ชัน 2013a มีแอปพลิเคชันให้ดาวโหลดเพิ่มเติมได้ฟรีบนเว็บไซต์ www.mathworks.com โดยใช้ Matlab Editor เขียนในรูปแบบฟังก์ชัน m-file พร้อมเครื่องมือตรวจสอบบั๊กในโปรแกรม

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3) ไลบรารีฟังก์ชันและบล็อกไดอะแกรมจำนวนมากและครอบคลุมหลายสาขาวิชา ส่วนนี้จะรวบรวมฟังก์ชัน m-file หรือ mdl ของ Simulink เป็นไฟล์ย่อยๆ ไว้ โดยแต่ละไฟล์จะเป็นไฟล์ที่สร้างขึ้นมาเพื่อใช้กำหนดลักษณะในการคำนวณ เราเรียกว่า อัลกอริทึม(Algorithms) แบบต่างๆ เริ่มจากฟังก์ชันง่ายๆ เช่นการบวก ฟังก์ชันตรีโกณมิติพื้นฐาน เช่น sine, cos, tan ไปจนถึงฟังก์ชันที่มีความซับซ้อนมีขั้นตอนในการคำนวณมากๆ เช่นการหาอินเวิร์สของเมตริกซ์ การหาค่าสมการเชิงซ้อน หรือการหาทรูโกลค์ส เป็นต้น ส่วนนี้ประกอบด้วยฟังก์ชันพื้นฐาน เช่น บวกลบ คูณหาร sine, cost, log, x^2 และฟังก์ชันเฉพาะสาขาวิชา ซึ่งเราเรียกว่าทูลบ็อกซ์ (Toolbox) เช่น Control System, Bioinformatic ,Signal Processing, Fuzzy Logic, Aerospace, Image Processing, Econometrics และอื่นๆ

4) Handle Graphics เป็นไลบรารีฟังก์ชันใน Matlab สำหรับแสดงผลข้อมูล เป็นกราฟฟิก รูปภาพ เสียง วิดีโอ พร้อมด้วย ไลบรารี Guide เป็นเครื่องมือสำหรับสร้างแอปพลิเคชันแบบ GUI (Graphic User Interface) โดยเลียนแบบการเขียนโปรแกรมจาก Visual Basic ดังนั้นทำให้คุณสามารถนำอัลกอไปพัฒนาแอปพลิเคชันบน Matlab เพื่อใช้งานเองหรือแจกจ่ายได้อย่างรวดเร็ว

5) Matlab API (Application Program Interface) เป็นส่วนติดต่อกับภาษาคอมพิวเตอร์อื่นๆ โปรแกรมภายนอก นามสกุลไฟล์ต่างๆ และสามารถพัฒนาให้เชื่อมต่อกับฮาร์ดแวร์ได้ง่าย

2.5.5 Simulink

Simulink เป็นซอฟต์แวร์ที่ทำงานอยู่บน Matlab ใช้ในการจำลองแบบทางคณิตศาสตร์ด้วยรูปภาพ สนับสนุนเครื่องมือสร้างแบบจำลอง การเลียนแบบ และเครื่องมือสำหรับวิเคราะห์ข้อมูล คุณสามารถทำแบบจำลองด้วยรูปภาพได้อย่างรวดเร็วเพื่อแสดงถึงการออกแบบแนวความคิดของระบบด้วยความพยายามเพียงเล็กน้อย นั่นคือ Simulink ติดต่อกับผู้ใช้ผ่านทางรูปภาพ หรือ GUI (Graphic User Interface) ในการสร้างไดอะแกรมของแบบจำลอง นอกจากนั้น Simulink ยังประกอบด้วยไลบรารีบล็อกพื้นฐานและขั้นสูงเฉพาะสาขาวิชา ทั้งระบบเชิงเส้น (Linear System) ระบบไม่เชิงเส้น (Nonlinear System) ระบบเวลาต่อเนื่อง(Continuous-time) ระบบที่เวลาแบบแซมเปิ้ล (Sample time) ระบบไฮบริด (Hybrid) Simulink สนับสนุนการเปลี่ยนแปลงค่าพารามิเตอร์ได้ขณะที่เรากำลังเลียนแบบระบบอยู่ ทำให้เราเห็นการเปลี่ยนแปลงที่เกิดขึ้นได้ทันทีว่าอะไร ที่ไหน อย่างไร กับแบบจำลองระบบของเรา สุดท้าย Simulink สามารถเชื่อมต่อข้อมูลกับ Matlab ได้โดยตรง ทำให้เราสามารถเชื่อมต่อกับซอฟต์แวร์และฮาร์ดแวร์ภายนอกได้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นิยมนำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดลอกเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.6 Quartus II

โปรแกรม Quartus II เป็นโปรแกรมของบริษัท Altera ซึ่งเป็นโปรแกรมที่ใช้ในการออกแบบวงจรเพื่อใช้งานกับอุปกรณ์เอฟพีจีเอ (FPGA) หรือ ซีพีแอลดี (CPLD) ในการออกแบบวงจรในโปรแกรมนี้สามารถออกแบบได้หลายวิธี เช่น ใช้ภาษา VHDL ภาษา Verilog หรือสร้างแบบโครงสร้างวงจร (Schematics) ในเอกสารนี้แนะนำวิธีการใช้โปรแกรม Quartus II ที่ใช้ภาษาVHDL ในการออกแบบเป็นหลัก โดยวิธีการใช้งานโปรแกรมจะประกอบไปด้วยหัวข้อดังนี้


- 1) การสร้างโปรเจกงาน เป็นขั้นตอนแรกสำหรับการออกแบบวงจรโดยใช้โปรแกรม Quartus II โปรเจกเป็นทีสำหรับรวมงานทั้งหมดในการทำงาน ถ้าไม่มีการสร้างโปรเจกจะไม่สามารถใช้เครื่องมือในการคอมไพล์ หรือเครื่องมืออื่นๆได้
- 2) การสร้างไฟล์เพื่อเขียนภาษา VHDL
- 3) การใช้เครื่องมือในการคอมไพล์ (Compiler tool) เครื่องมือในการคอมไพล์ใช้ในการวิเคราะห์และสังเคราะห์โปรแกรมภาษา VHDL เพื่อตรวจสอบความถูกต้องและสร้างให้เป็นวงจร รวมถึงการทำ place & route การสร้างไฟล์ที่ใช้ในการโปรแกรมลงในอุปกรณ์ที่ต้องการ (configuration files) การวิเคราะห์ทางด้านเวลา (Timing analysis) และสร้างไฟล์ Netlist

2.7 Altera DE2 Development and Education Board (FPGA)

FPGA คือ อุปกรณ์สารกึ่งตัวนำชนิดโปรแกรมได้ที่มีโครงข่ายการเชื่อมต่อภายในแบบเมตริกซ์ โครงสร้างภายในของ FPGA นั้นสามารถโปรแกรมให้มีหน้าที่การทำงานเหมือนลอจิกเกตพื้นฐาน เช่น AND, OR, XOR, NOT หรือรวมกันหลายๆ ชนิด (combinational logic) เพื่อให้ทำหน้าที่ที่มีความซับซ้อนเพิ่มขึ้น เช่น decoders หรือฟังก์ชันทางคณิตศาสตร์ ใน FPGAs ทั่วไป นอกจากจะประกอบด้วยส่วนของวงจรลอจิกแบบโปรแกรมได้แล้ว จะยังมีบล็อกของหน่วยความจำ ซึ่งอาจจะสร้างด้วยฟลิปฟล็อปอย่างง่าย หรือใช้พื้นที่ของสารกึ่งตัวนำสร้างเป็นหน่วยความจำจริงๆ อยู่ภายในก็ได้

บอร์ด DE2รุ่นCyclone® II 2C35 FPGA มี 672 ขาและมีส่วนประกอบสำคัญที่มีการเชื่อมต่อกับขาของชิปนี้ช่วยให้ผู้ใช้สามารถควบคุมการทำงานของบอร์ดได้ทุกการใช้งาน


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.8 Altera DE2 Development and Education Board

2.7.1 แผนผังของ DE2 Board

เพื่อให้มีความยืดหยุ่นสูงสุดสำหรับผู้ใช้งานเชื่อมต่อทั้งหมดจะทำผ่านอุปกรณ์ Cyclone II FPGA ดังนั้นผู้ใช้งานสามารถกำหนดค่าFPGAเพื่อที่จะออกแบบระบบใดๆได้ ดังรูปที่ (2.9)



รูปที่ 2.9 แผนผังของบอร์ด DE2

1) Cyclone II 2C35 FPGA

- 33,216 LEs
- RAM 105 M4K
- RAM ทั้งหมด 483,840 bit

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

- 35 embedded multipliers
 - เฟสล็อกกลุ่ม 4 ตัว
 - 475 user I/O pins
 - Fine Line BGA 672-pin package
- 2) Serial Configuration device และ USB Blaster circuit
- Altera's EPCS16 Serial Configuration device
 - ในบอร์ด USB Blaster ใช้สำหรับโปรแกรมและuser APIใช้ในการควบคุม
 - รองรับJTAG และ AS programming modes
- 3) SRAM
- 512-Kbyte Static RAM memory chip
 - จัดการด้วย 256K x 16 bits
 - เข้าถึงเมมโมรี่ของ Nios II processor ได้และทำได้ด้วย DE2 Control Panel
- 4) SDRAM
- 8-Mbyte Single Data Rate Synchronous Dynamic RAM memory chip
 - จัดการด้วย 1M x 16 bits x 4 banks
 - เข้าถึงเมมโมรี่ของ Nios II processor ได้และทำได้ด้วย DE2 Control Panel
 - 4-Mbyte NOR Flash memory (1 Mbyte on some boards)
 - 8-bit data bus
 - เข้าถึงเมมโมรี่ของ Nios II processor ได้และทำได้ด้วย DE2 Control Panel
- 5) SD card socket
- จัดการโหมด SPI สำหรับการเข้าถึง SD Card
 - เข้าถึงเมมโมรี่ของ Nios II processor ได้และทำได้ด้วย DE2 Control Panel
- 6) Pushbutton switches
- มี 4 ปุ่มกด
 - Debounced ด้วยวงจร Schmitt trigger
 - Normally high; สร้าง active-low pulse 1 ลูกเมื่อกดสวิตช์
- 7) Toggle switches
- มี18 toggle switches สำหรับอินพุต

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

- สวิตช์จะมีลอจิกเป็น “0” เมื่อ มันถูกกดลง (อยู่ใกล้กับของของบอร์ด DE2) และสวิตช์จะมีลอจิกเป็น “1” เมื่อ มันถูกกดขึ้น

8) Clock inputs

- 50-MHz oscillator
- 27-MHz oscillator
- SMA external clock input

9) Audio CODEC

- Wolfson WM8731 24-bit sigma-delta audio CODEC
- Line-level input, line-level output, และ ไมโครโฟน อินพุตแบบ jack
- ความถี่การsampling: 8 to 96 kHz
- สามารถใช้กับเครื่องเล่นMP3, PDAs, สมาร์ทโฟน, เครื่องบันทึกเสียง และอื่นๆ

10) VGA output

- ใช้ADV7123 240-MHz triple 10-bit high-speed video DAC
- มีหัวเชื่อมต่อ15-pin high-density D-sub
- รองรับ refresh rate สูงถึง 1600 x 1200 at 100-Hz refresh rate
- สามารถใช้ร่วมกับ Cyclone II FPGA ได้เพื่อให้TV Encoderที่มีประสิทธิภาพสูง

11) NTSC/PAL TV decoder circuit

- ใช้ ADV7181B Multi-format SDTV Video De-coder
- รองรับ NTSC-(M,J,4.43), PAL-(B/D/G/H/I/M/N), SECAM
- Integrates three 54-MHz 9-bit ADCs
- Clocked มาจาก single 27-MHz oscillator input
- รองรับ Composite Video (CVBS) RCA jack input.
- รองรับ digital output formats (8-bit/16-bit): ITU-R BT.656 YCrCb 4:2:2 output +

HS, VS และ FIELD

- แอปพลิเคชัน: เครื่องบันทึกDVD , LCD TV, Set-top boxes, ดิจิตอลTV, อุปกรณ์VDO

แบบพกพา

12) 10/100 Ethernet controller

- Integrated MAC และ PHY ด้วย general processor interface
- รองรับ 100Base-T และ 10Base-T applications

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

- รองรับ full-duplex operation at 10 Mb/s และ 100 Mb/s ด้วย auto-MDIX
 - สอดคล้องกับ IEEE 802.3u
 - รองรับ IP/TCP/UDP checksum generation และ checking USB Host/Slave controller
 - คอมพิวเตอร์ที่ด้วย Universal Serial Bus Specification Rev. 2.0
 - รองรับการส่งข้อมูลที่มีความเร็วสูงสุดและความเร็วต่ำ
 - รองรับ USB เจ้าของเครื่องและอุปกรณ์
 - มีUSB2พอร์ต (ชนิดA สำหรับเครื่องเจ้าของและชนิดBสำหรับอุปกรณ์)
 - ให้ความเร็วสูงแก่อินเตอร์เฟสแบบขนานกับการประมวลผล; รองรับ Nios II ด้วย Terasic driver
 - รองรับ Programmed I/O (PIO) และ Direct Memory Access (DMA)
- 13) Serial ports
- มี RS-232 port
 - มี PS/2 port
 - DB-9 serial connector สำหรับพอร์ต RS-232
 - PS/2 connector สำหรับเชื่อมต่อเมาส์ PS2 หรือคีย์บอร์ดเพื่อเชื่อมต่อบอร์ดDE2
- 14) IrDA transceiver
- ประกอบด้วย 115.2-kb/s infrared transceiver
 - 32 mA LED drive current
 - Integrated EMI shield
 - IEC825-1 Class 1 eye safe
 - มีการป้องกันขอบของอินพุต
- 15) Two 40-pin expansion headers
- 72 Cyclone II I/O pins มี 8 power และ ground lines และมีเอาต์พุต 40pin expansion connector 2 อัน
 - 40-pin header ถูกออกแบบเพื่อให้เหมือนกับ standard 40-pin ribbon cable ใช้สำหรับ IDE hard drives
 - มีการป้องกันไดโอดและตัวต้านทาน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.8 VHDL Hardware Description Language (VHDL)

VHDL เป็นคำย่อของ VHSIC Hardware Description Language โดย VHSIC ย่อมาจาก Very High Speed Integrated Circuits ภาษา VHDL เป็นภาษาที่ใช้สำหรับอธิบายพฤติกรรมของวงจรรดิจิตอล การออกแบบวงจรรดิจิตอลด้วยระบบอัตโนมัติ ใช้กับอุปกรณ์ที่โปรแกรมได้เช่น FPGA (Field-Programmable Gate Arrays) หรือ ASIC (Application specific integrated circuits)

VHDL ถูกพัฒนาขึ้นตั้งแต่ปี ค.ศ. 1981 โดยกระทรวงกลาโหมสหรัฐอเมริกา (Department of Defense DOD) ได้ตั้งโครงการเพื่อศึกษาวิธีการที่จะช่วยพัฒนาระบบดิจิตอลที่สามารถนำไปผลิตได้อย่างรวดเร็ว จนถึงปี ค.ศ. 1987 IEEE (Institute of Electrical and Electronics Engineers) ได้กำหนดเป็นมาตรฐานของภาษาระดับแรกเรียกว่า IEEE 1076-1987 หรือ VHDL '87 มาตรฐานนี้ได้รับการปรับปรุงเรื่อยมาจนถึงปี 1993 จึงมีมาตรฐานใหม่ได้ชื่อว่า IEEE 1993 หรือ VHDL '93 จนถึงปัจจุบันนี้ ก็มี VHDL ออกมาหลายรุ่นแล้วเช่น VHDL 2006 และมาตรฐาน IEEE 1076-2008 ถูกตีพิมพ์ในเดือนมกราคม 2009

2.8.1 ภาษา Hardware Description Languages

HDL เป็นภาษาที่มีวัตถุประสงค์เพื่อใช้สำหรับการพัฒนาระบบอิเล็กทรอนิกส์ ซึ่งในปัจจุบันยังครอบคลุมเฉพาะระบบที่เป็นดิจิตอล ยังไม่ครอบคลุมระบบอนาล็อก มาตรฐานของภาษาต้องมีความสามารถดังต่อไปนี้

- 1) เขียนขึ้นเพื่อใช้ออกแบบระบบดิจิตอลได้
- 2) ใช้จำลองการทำงานของวงจรได้ (Simulation)
- 3) สามารถใช้สังเคราะห์วงจรได้ (Synthesis)
- 4) สามารถทดสอบการทำงานได้ (Testing)
- 5) ใช้เป็นเอกสารประกอบโครงการได้ (Documentation)

HDL เป็นภาษาที่ใช้ในการออกแบบทางด้านฮาร์ดแวร์ไม่ใช่ภาษาสำหรับการโปรแกรม (Program language) อย่างเช่นภาษา ซี เบสิก ADA หรือ ปาสคาล มีการพัฒนา HDL ขึ้นมาหลายภาษาที่สำคัญๆ ได้แก่ VHDL และ Verilog สำหรับ VHDL มีพื้นฐานมาจากภาษา ADA ส่วน Verilog มีพื้นฐานมาจาก ภาษาซี ทั้งสองภาษานี้มีผู้ใช้อย่างกว้างขวางดังนั้นผู้ที่พัฒนาเครื่องมือสำหรับการออกแบบระบบดิจิตอลจึงทำให้เครื่องมือเหล่านั้นรองรับการทำงานได้ทั้งสองภาษา

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.8.2 ข้อกำหนดของภาษา VHDL

เครื่องมือเพื่อการออกแบบระบบอิเล็กทรอนิกส์แบบอัตโนมัติ หรือ EDA (Electronic Design Automation) ส่วนใหญ่รองรับการทำงานของ VHDL ได้ซึ่งสามารถนำไปประยุกต์ใช้กับการพัฒนาฮาร์ดแวร์ ระบบดิจิทัลได้หลายระดับตั้งแต่ใช้พัฒนาเป็นระบบ (System) ระดับบอร์ด (Boards) หรือการออกแบบให้อยู่ในรูปของไอซี ซึ่งก็ทำได้หลายๆชนิดเช่นกัน คือ ไอซีชนิด ASIC หรือไอซีประเภทโปรแกรมได้ (Programmable Logic Device PLD) ได้แก่ CPLD และ FPGA เป็นต้น ดังนั้น ภาษา VHDL จึงมีความสามารถดังต่อไปนี้


- 1) สามารถออกแบบได้หลายระดับจากระดับพฤติกรรมจนถึงระดับเกต (Behavioral to Gate Level)
 - 2) สนับสนุนการออกแบบแบบลำดับชั้น (Hierarchy Design)
 - 3) สนับสนุนระบบไลบรารี (Library Support)
 - 4) สามารถควบคุมเวลาได้
 - 5) สามารถทำงานได้ทั้งแบบขนานและแบบลำดับ (Concurrent และ Sequential)
 - 6) สามารถกำหนดชนิด (Type) ของสัญญาณหรือข้อมูลได้
- ภาษา VHDL มีความสามารถของ HDL ทุกประการเพียงแต่ความสามารถในการสังเคราะห์เป็นวงจรถจริง (Synthesis) ยังได้ไม่เท่ากับความสามารถในการจำลองการทำงานของวงจรถ (Simulation)

บทที่ 3

การออกแบบและการจัดทำโครงการงาน

3.1 การออกแบบ

การจะท้าวางจรกรองสัญญาณทางดิจิทัลได้นั้น สามารถทำได้โดยการใช้โปรแกรม Matlab ในการเขียนโค้ดต่างๆ และใช้ Altera DSP Builder ร่วมกับ Simulink ในการสร้าง Block Diagram ในการออกแบบแบบจำลองของสัญญาณที่ต้องการสร้าง เมื่อได้แบบจำลองของสัญญาณที่ต้องการแล้ว จึงทำการแปลงไฟล์ให้เป็นภาษา HDL เพราะเนื่องจาก Altera DE2 Development and Education Board ที่ใช้นั้นถูกควบคุมและสั่งงานด้วยภาษา HDL ซึ่งจะทำการแปลงไฟล์ด้วยโปรแกรม Altera Quartus II software โดยมีแผนผังการทำงานที่แสดงถึงการวางแผนการทำงานอย่างเป็นขั้นเป็นตอนดังรูปที่ 3.1




รูปที่ 3.1 แผนผังการทำงาน

3.1.1 การสร้าง Input Stimulus ใน Simulink ของ Matlab


ก่อนที่จะเริ่มทำการออกแบบวงจรกรองสัญญาณนั้น จำเป็นที่จะต้องทำสร้างสร้างสิ่งที่ต้องการจะกรอง ซึ่งสามารถเป็นได้ทั้งสัญญาณรูปต่างๆ สัญญาณรบกวน ภาพ และเสียง ซึ่งในที่นี้ผู้จัดทำได้เลือกใช้งานจรกรองสัญญาณไซน์ 2 ความถี่ที่ผสมกันอยู่

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

1) ทำการออกแบบ Model Simulink ตามรูปเพื่อเป็นการจำลองการผสมสัญญาณ 2 ความถี่ ดังรูปที่ 3.2 และจะสามารถได้ผลหลังการ Simulate ออกมาเป็นสัญญาณ 2 ความถี่ ดังรูป 3.3 ที่แสดงสเปกตรัมของสัญญาณ และรูปที่ 3.4 แสดงสัญญาณจาก scope




รูปที่ 3.2 Block diagram การสร้าง Input Stimulus



รูปที่ 3.3 แสดงสัญญาณ 2 สัญญาณที่กำหนดไว้ในรูปแบบสเปกตรัม


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3.4 แสดงสัญญาณ 2 สัญญาณและสัญญาณผสมในสโคป

3.1.2 ออกแบบวงจรกรองสัญญาณทางดิจิทัลด้วยเทคนิค 32 taps FIR


ในการออกแบบวงจรกรองสัญญาณทางดิจิทัลด้วยเทคนิค 32 taps FIR นั้น จะมีส่วนประกอบของ 3 ส่วนหลักๆ นั่นคือส่วนของ Shift Registers, Input Reordering และ Multiply-and-Add ตามรูปที่ 3.5 โดยเทคนิคนี้ ใช้ได้กับวงจรกรองสัญญาณความถี่ต่ำผ่าน และวงจรกรองสัญญาณความถี่แถบผ่านเท่านั้น เพราะวงจร 2 แบบนี้ จำเป็นต้องมีจำนวนของสัมประสิทธิ์เป็นเลขคู่นั่นเอง



รูปที่ 3.5 ส่วนประกอบของ FIR Filter

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


- 1) ทำการออกแบบส่วนของ Shift Registers 32 taps ดังรูปที่ 3.6



รูปที่ 3.6 Shift Registers ของ FIR 32 taps


- 2) ทำการออกแบบ Pipelined Adders ซึ่งเป็น Subsystem ของ Input Reorsring ตามรูปที่ 3.7

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3.7 Pipelined Adders ของ FIR 32 taps


3) ออกแบบ Multiply-and-Add ใน Simulink ตามรูปที่ 3.8



รูปที่ 3.8 Multiply-and-Add ของ FIR 32 taps


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4) นำส่วนของ Shift Registers, Input Reordering และ Multiply-and-Add มาประกอบกันเป็น 32-tap FIR Filter ตามรูปที่ 3.9 โดยภายในของ Input Reordering คือส่วนของ Pipelined Adders ที่เคยสร้างไว้ข้างต้นนั่นเอง



รูปที่ 3.9 32-tap FIR Filter

5) จากนั้นทำการออกแบบ Simulink ทั้งหมดเข้าด้วยกันดังรูปที่ 3.10 โดยภายใน Subsystem ที่ชื่อว่า 32 tap FIR นั้น จะประกอบไปด้วยส่วนประกอบข้างต้น 3 ส่วนได้แก่ Shift Registers, Input Reordering และ Multiply-and-Add




รูปที่ 3.10 ตัวอย่างการออกแบบวงจรกรองสัญญาณด้วยเทคนิค FIR 32 taps

3.1.3 ออกแบบวงจรกรองสัญญาณทางดิจิทัลด้วยเทคนิค 33 taps FIR

ในการออกแบบวงจรกรองสัญญาณทางดิจิทัลด้วยเทคนิค 33 taps FIR นั้น จะมีส่วนประกอบของ 3 ส่วนหลักๆเช่นเดียวกับเทคนิคของ 32 taps FIR นั้นคือมีส่วนประกอบของ Shift Registers, เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นิยามให้มาเป็ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Input Reordering และ Multiply-and-Add ตามรูปที่ 3.5 ด้านบน โดยเทคนิคนี้ ใช้ได้กับวงจรกรองสัญญาณความถี่สูงผ่าน และวงจรกรองสัญญาณความถี่แถบหยุดผ่านเท่านั้น เพราะวงจร 2 แบบนี้ จำเป็นต้องมีจำนวนของสัมประสิทธิ์เป็นเลขคี่นั่นเอง


1) สร้างส่วนประกอบต่างๆตามโครงสร้างของวงจรกรองสัญญาณทางดิจิทัล แล้วนำมาประกอบกันเป็น 33-tap FIR Filter โดยโครงสร้างนั้นคล้ายคลึงกับแบบเทคนิค 32-tap FIR Filter ตามรูปที่ 3.11



รูปที่ 3.11 33-tap FIR Filter

2) จากนั้นทำการออกแบบตัวจำลองใน Simulink ดังรูปที่ 3.12 โดยภายใน Subsystem ที่ชื่อว่า FIR33tap นั้น จะประกอบไปด้วยส่วนประกอบของ FIR 33 taps

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 3.12 ตัวจำลองการออกแบบวงจรกรองสัญญาณด้วยเทคนิค FIR 33 taps

3.1.4 การแปลงเป็น VHDL โดยใช้ Signal Compiler

ในการโปรแกรมผลงบอร์ดนั้น หากออกแบบวงจรด้วย Schematic Diagram จำเป็นต้องใช้ประกอบกับการเขียนภาษาอธิบายลักษณะพฤติกรรม หรือภาษา HDL (Hardware Description Language) จากนั้นทำการสังเคราะห์และโปรแกรมลงบนชิพ FPGA ด้วยโปรแกรม Quartus II ซึ่งผู้ใช้จะสามารถออกแบบและแก้ไขวงจรได้ง่าย ส่วนภาษา VHDL ย่อมาจาก VHSIC Hardware Description Language (VHSIC : Very High Speed Integrated Circuit) เป็นภาษาโปรแกรมระดับสูง (High Level Language) ที่ใช้สำหรับการออกแบบฮาร์ดแวร์ในระบบดิจิทัล ตัวของภาษาสามารถบรรยายพฤติกรรมการทำงานในรูปของลำดับชั้น (Hierarchy) และสามารถเขียนได้หลายรูปแบบ ภาษา VHDL เป็นมาตรฐาน IEEE ซึ่งหมายความว่า เป็นภาษามาตรฐานที่สามารถใช้กับผู้ผลิตชิพ CPLD/FPGA ได้ทุกราย


1) ทำการแปลงไฟล์เพื่อให้เป็นภาษา HDL โดยใช้ Signal compiler ซึ่งเป็น Library ของ Altera DSP Builder เพื่อนำไปใช้ใน Quartus II ต่อไป ดังรูปที่ 3.13 โดยทำการ Compile ผลการออกแบบก่อน จากนั้นจึงทำการ Export HDL code



รูปที่ 3.13 การแปลงไฟล์เป็นภาษา HDL

3.1.5 ออกแบบ Schematic Diagram ในโปรแกรม Quartus II


ในการออกแบบ Schematic Diagram ในโปรแกรม Quartus II นั้น จะใช้ตัวช่วยจาก Audio Codec (WM8731) ซึ่งง่ายในการนำสัญญาณเข้าและออก โดยผ่านช่อง LINE-IN และ LINE-OUT ของตัวบอร์ดได้เลย อีกทั้งยังมีวงจรแปลงสัญญาณอนาล็อกเป็นดิจิทัล (Analog to Digital Converter) และวงจรแปลงสัญญาณดิจิทัลเป็นอนาล็อก (Digital to Analog Converter) อยู่ภายใน ซึ่งจำเป็นสำหรับการโปรแกรมลงบอร์ด FPGA อย่างยิ่ง




รูปที่ 3.14 การเชื่อมต่อผ่าน Audio Codec (WM8731)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

1) ทำการสร้าง Project ในโปรแกรม Quartus II จากนั้นนำตัว Audio Codec (WM8731) มาใส่ไว้ในแบบจำลองเพื่อนำไปต่อกับตัวกรองสัญญาณในภายหลัง เพราะภายในโครงสร้างของ Audio Codec (WM8731) นั้นจะมีวงจรกรองสัญญาณอยู่ภายใน ซึ่งสามารถปรับได้งายนั่นเอง




รูปที่ 3.15 โครงสร้างของ Audio Codec (WM8731)



รูปที่ 3.16 Audio Codec (WM8731)

2) เปิดไฟล์ที่ทำการแปลงเป็นภาษา HDL ด้วย Quartus II และออกแบบ Schematic Diagram โดยใช้ Block ที่ได้จาก Matlab มาช่วยออกแบบ ดังรูปที่ 3.17

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 3.17 Schematic Diagram ของวงจรกรองความถี่

3.1.6 ทำการโปรแกรมลงบอร์ด FPGA

ในการโปรแกรมผลลงบอร์ด Altera DE2 Development and Education Board (FPGA) นั้น จำเป็นต้องใช้โปรแกรม Programming โดยหลังจากการ Compile วงจรที่ออกแบบเสร็จสิ้นโดยไม่มี Error แล้ว ตัวโปรแกรมจะทำการสร้างไฟล์ .sof และ .pof ขึ้นมาอัตโนมัติ เพื่อการนำไฟล์นี้ไปใช้ในการโปรแกรมลงบอร์ด FPGA ต่อไป

1) ทำ compile โปรแกรมก่อน ซึ่งการ compile นั้นจะพิจารณาตาม Flow Chart ตามรูปที่ 3.18 โดยให้ผลลัพธ์การ simulation วงจรที่ออกแบบดังรูปที่ 3.19

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 3.18 Flow Chart การ simulation ในโปรแกรม Quartus II

Table of Contents	Flow Summary
<ul style="list-style-type: none"> Flow Summary Flow Settings Flow Non-Default Global Settings Flow Elapsed Time Flow OS Summary Flow Log Analysis & Synthesis Fitter Assembler TimeQuest Timing Analyzer EDA Netlist Writer 	<p>Flow Status: Successful - Thu Nov 03 21:31:21 2016</p> <p>Quartus II 64-Bit Version: 10.1 Build 197 01/19/2011 SP 1 SJ Full Version</p> <p>Revision Name: fir32tap</p> <p>Top-level Entity Name: FIR_32tap</p> <p>Family: Cyclone IV E</p> <p>Device: EP4CE115F29C7</p> <p>Timing Models: Final</p> <ul style="list-style-type: none"> Total logic elements: 835 / 114,480 (< 1 %) Total combinational functions: 639 / 114,480 (< 1 %) Dedicated logic registers: 502 / 114,480 (< 1 %) <p>Total registers: 502</p> <p>Total pins: 54 / 529 (10 %)</p> <p>Total virtual pins: 0</p> <p>Total memory bits: 116 / 3,981,312 (< 1 %)</p> <p>Embedded Multiplier 9-bit elements: 32 / 532 (6 %)</p> <p>Total PLLs: 0 / 4 (0 %)</p>

รูปที่ 3.19 ผลการโปรแกรมของ Quartus II

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น เมื่อนำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


2) ใช้เครื่องมือ Programmer เพื่อนำไฟล์ .sof ที่ได้จากการ compile วงจรที่ออกแบบ ไปลงในบอร์ด FPGA ที่เตรียมไว้ ในที่นี้ผู้จัดทำใช้บอร์ดของ Altera Cyclone II (2C35) FPGA เพื่อทำการผลลัพธ์ผ่านทาง Oscilloscope ต่อไป โดยจำเป็นต้องเชื่อมต่อ JTAG หรือ USB-Blaster เพื่อทำการส่งข้อมูลจากคอมพิวเตอร์ที่ใช้ออกแบบเข้ากับบอร์ดด้วย ดังรูปที่ 3.20



รูปที่ 3.20 Programmer ของโปรแกรม Quartus II

3.2 เครื่องมือที่ใช้ในการทดลอง

3.2.1 Altera DE2 Development and Education Board



รูปที่ 3.21 Altera Cyclone II (2C35) FPGA

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บอร์ดประกอบไปด้วย Altera Altera Cyclone II FPGA, USB Blaster, SRAM ขนาด 2 MB, SDRAM ขนาด 64 MB, 8 MB Flash memory, SD card, LED 27 ดวง , Eight 7-segment Displays, สวิตช์กด 4 ปุ่ม, สวิตช์ toggle 18 สวิตช์ , Audio CODEC, VGA 8-bit DACs, USB Host/Slave Controller ด้วย USB type A และ type B connectors, RS-232 transceiver และ 9-pin connector, PS/2 mouse/keyboard connector, 2 SMA connectors สำหรับ input/output, IR Receiver

3.2.2 คอมพิวเตอร์ที่มีแรมขั้นต่ำ 512 MB และ USB Port

ในโครงการนี้เลือกใช้คอมพิวเตอร์ ASPIRE E1-571 ที่มี System Information ดังนี้

- 1) Operating System : Windows[®] 7 Home Premium
- 2) System Manufacturer : Intel
- 3) Processor Model : Core i3-3110M (2.4 GHz, 3MB L3 cache)
- 4) Standard Memory : 4 GB DDR3 Memory
- 5) Hard Drive Capacity : 500 GB HDD



รูปที่ 3.22 คอมพิวเตอร์ ASPIRE E1-571

3.2.3 โปรแกรมที่ใช้ในการสร้างแบบจำลองการออกแบบ DSP

- 1) Altera Quartus II software โปรแกรมนี้มีหลายเวอร์ชัน เนื่องจากโครงการนี้ใช้คอมพิวเตอร์ที่ติดตั้ง Microsoft Windows 7 จึงต้องใช้ Altera Quartus II software เวอร์ชัน 10.1 (64 bits) เพราะเป็นเวอร์ชันที่รองรับ Microsoft windows 7 และมีตัวติดตั้ง USB Blaster ที่เป็น driver บอร์ดในตัว


ALTERA



รูปที่ 3.23 โปรแกรม Altera Quartus II


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น เมื่อนำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2) The Mathwork Matlab R2008a (64 bits) Altera Quartus II software รองรับ Matlab เวอร์ชัน R2008 ขึ้นไป ดังนั้นจึงเลือกใช้ Matlab R2008a



รูปที่ 3.24 The Mathwork Matlab R2008a

3) Altera DSP Builder เป็นเครื่องมือที่ใช้ในการออกแบบระบบการจำลองกับ VHDL รวมไปถึง Altera Quartus II software สามารถรวมฟังก์ชันใน Matlab และ Simulink Block กับ Altera DSP Builder ได้ และเลือกใช้ Altera DSP Builder เวอร์ชัน 10.1




รูปที่ 3.25 Altera DSP Builder

4) Digital Oscilloscope รุ่น DSO-X 2002A

มีฟังก์ชันการทำงานดังนี้

- ปรับได้ 70 Hz
- มี 2 Analog Channel
- ใช้หน้าจอ WVGA กว้าง 8.5 นิ้ว เพื่อให้ง่ายต่อการมองสัญญาณ
- สามารถเก็บข้อมูลได้ด้วยหน่วยความจำมากถึง 1 Mpts
- 50,000 wfms/update rate


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3.26 Digital Oscilloscope รุ่น DSO-X 2002A

5) Function Generator รุ่น 33522A

- 30MHz Dual channel mode, sine, square, pulse bandwidth และอีกหลากหลายฟังก์ชัน
- จิตเตอร์น้อยกว่า 40 ps และการลดทอนของสัญญาณ (THD) น้อยกว่า 0.04% ทำให้เห็นสัญญาณที่ชัดเจนมากยิ่งขึ้น
- 250 MSa/s, 16 บิต Sampling rate สำหรับผลจากสัญญาณ Arbitrary ดิจิตอล



รูปที่ 3.27 Function Generator รุ่น 33522A

6) สาย Audio Jack 2 หัว (1/4 Inch Audio Jack)




รูปที่ 3.28 สาย Audio Jack

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.3 การจับเก็บผลการทดลอง

ทำการป้อนสัญญาณขาเข้าโดยใช้ Function Generator ในการป้อนสัญญาณรูปต่างๆ ในที่นี้ จะใช้สัญญาณไซน์ 32 ความถี่ แต่ละความถี่ห่างกัน 750 kHz ผ่านสาย Audio Jack โดยเข้า line in ของบอร์ด FPGA และ จะวัดสัญญาณขาออกโดยการป้อนสัญญาณกลับจาก line out ของบอร์ด FPGA และทำการวัดผ่านสาย Audio Jack โดยใช้ Digital Oscilloscope ดังรูปที่ 3.29



รูปที่ 3.29 การจับเก็บผลการทดลองโดยใช้ Function Generator และ Digital Oscilloscope

บทที่ 4

ผลการทดลอง

ในหัวข้อนี้จะกล่าวถึงประสิทธิภาพของวงจรรองสัญญาณที่ออกแบบเมื่อเปรียบเทียบระหว่างผลของการจำลองในโปรแกรม Matlab และ ผลการทดลองโดยการผ่านบอร์ด FPGA โดยวงจรรองที่ออกแบบมานั้นมีวิธีการคำนวณค่าสัมประสิทธิ์ของวงจรรอง คือ Rectangular window, Kaiser window, Blackman window, Frequency sampling และ Parks-McClellan optimal โดยใช้วงจร FIR-33 tap ในการออกแบบ Low pass filter, High pass filter, Band pass filter และ Band stop filter


4.1 ผลการทดลองวงจรรองสัญญาณความถี่ต่ำผ่าน หรือ Low pass filter (LPF)

ในการทดลองวงจรรองสัญญาณความถี่ต่ำผ่านได้กำหนดค่าความถี่ตัด (cutoff frequency) อยู่ที่ 0.5 ในรูปความถี่ปกติ หรือที่ 12 kHz

4.1.1 ผลการจำลองในโปรแกรม Matlab และ Simulink ของวงจรรองสัญญาณความถี่ต่ำผ่าน

ในส่วนนี้จะเป็นการจำลองในรูปผลการตอบสนองเชิงความถี่, ผลการจำลองการกรองสัญญาณ โดยใช้ spectrum analyzer ในโปรแกรม Simulink โดยสัญญาณขาเข้าคือสัญญาณไซน์ ที่ความถี่ 500Hz, 2.5kHz, 5kHz, 7.5kHz, 10kHz, 12.5kHz, 15kHz, 17.5kHz, 20kHz และ 22.5kHz โดยเปรียบเทียบกับหลังผ่านวงจรรองสัญญาณและผลการตอบสนองเชิงอิมพัลส์ของวงจรรองสัญญาณความถี่ต่ำผ่านในรูปแบบการคำนวณค่าสัมประสิทธิ์วงจรรองดังนี้ Rectangular window, Kaiser window, Blackman window, Frequency sampling และ Parks-McClellan optimal


1) ผลการจำลองวงจรรองสัญญาณความถี่ต่ำโดยใช้วิธี Rectangular window




รูปที่ 4.1 ผลการจำลองวงจรรองสัญญาณความถี่ต่ำโดยใช้วิธี Rectangular window ในรูปผลการ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ตอบสนองเชิงความถี่

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.2 ผล spectrum analyzer ในโปรแกรม Simulink โดยสัญญาณไซน์ 10 ความถี่ โดยเปรียบเทียบก่อนและหลังผ่านวงจรกรองสัญญาณความถี่ต่ำโดยใช้วิธี Rectangular window




รูปที่ 4.3 ผลการจำลองวงจรกรองสัญญาณความถี่ต่ำโดยใช้วิธี Rectangular window ในรูปผลการตอบสนองเชิงอิมพัลส์


ค่าของสัมประสิทธิ์วงจรกรองสัญญาณความถี่ต่ำโดยใช้วิธี Rectangular window 33 tap คือ 0, -38, 0, 45, 0, -55, 0, 69, 0, -90, 0, 128, 0, -216, 0, 651, 1024, 651, 0, -216, 0, 128, 0, -90, 0, 69, 0, -55, 0, 45, 0, -38, 0 ตามลำดับ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2) ผลการจำลองวงจรกรองสัญญาณความถี่ต่ำโดยใช้วิธี Kaiser window




รูปที่ 4.4 ผลการจำลองวงจรกรองสัญญาณความถี่ต่ำโดยใช้วิธี Kaiser window ในรูปผลการตอบสนองเชิงความถี่



รูปที่ 4.5 ผล spectrum analyzer ในโปรแกรม Simulink โดยสัญญาณ ไซน์ 10 ความถี่ โดยเปรียบเทียบก่อนและหลังผ่านวงจรกรองสัญญาณความถี่ต่ำโดยใช้วิธี Kaiser window


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.6 ผลการจำลองวงจรกรองสัญญาณความถี่ต่ำโดยใช้วิธี Kaiser window ในรูปผลการตอบสนองเชิงอิมพัลส์


ค่าของสัมประสิทธิ์วงจรกรองสัญญาณความถี่ต่ำโดยใช้วิธี Kaiser window 33 tap คือ 0, -36, 0, 43, 0, -53, 0, 67, 0, -89, 0, 128, 0, -216, 0, 651, 1024, 651, 0, -216, 0, 128, 0, -89, 0, 67, 0, -53, 0, 43, 0, -36, 0 ตามลำดับ

3) ผลการจำลองวงจรกรองสัญญาณความถี่ต่ำโดยใช้วิธี Blackman window




รูปที่ 4.7 ผลการจำลองวงจรกรองสัญญาณความถี่ต่ำโดยใช้วิธี Blackman window ในรูปผลการ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อสอนในห้องเรียนเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.8 ผล spectrum analyzer ในโปรแกรม Simulink โดยสัญญาณ ไซน์ 10 ความถี่ โดยเปรียบเทียบก่อนและหลังผ่านวงจรกรองสัญญาณความถี่ต่ำโดยใช้วิธี Blackman window




รูปที่ 4.9 ผลการจำลองวงจรกรองสัญญาณความถี่ต่ำโดยใช้วิธี Blackman window ในรูปผลการตอบสนองเชิงอิมพัลส์


ค่าของสัมประสิทธิ์วงจรกรองสัญญาณความถี่ต่ำโดยใช้วิธี Blackman window 33 tap คือ 0, 0, 0, 2, 0, -6, 0, 17, 0, -40, 0, 86, 0, -187, 0, 641, 1023, 641, 0, -187, 0, 86, 0, -40, 0, 17, 0, -6, 0, 2, 0, 0, 0 ตามลำดับ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4) ผลการจำลองวงจรกรองสัญญาณความถี่ต่ำโดยใช้วิธี Frequency sampling




รูปที่ 4.10 ผลการจำลองวงจรกรองสัญญาณความถี่ต่ำโดยใช้วิธี Frequency sampling ในรูปผลการตอบสนองเชิงความถี่



รูปที่ 4.11 ผล spectrum analyzer ในโปรแกรม Simulink โดยสัญญาณ ไซน์ 10 ความถี่ โดยเปรียบเทียบก่อนและหลังผ่านวงจรกรองสัญญาณความถี่ต่ำโดยใช้วิธี Frequency sampling


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.12 ผลการจำลองวงจรกรองสัญญาณความถี่ต่ำโดยใช้วิธี Frequency sampling ในรูปผล
การตอบสนองเชิงอิมพัลส์


ค่าของสัมประสิทธิ์วงจรกรองสัญญาณความถี่ต่ำโดยใช้วิธี Frequency sampling 33tap คือ 0, -3, 0, 7, 0, -16, 0, 31, 0, -57, 0, 102, 0, -199, 0, 645, 1024, 645, 0, -199, 0, 102, 0, -57, 0, 31, 0, -16, 0, 7, 0, -3, 0 ตามลำดับ

5) ผลการจำลองวงจรกรองสัญญาณความถี่ต่ำโดยใช้วิธี Parks-McClellan optimal




รูปที่ 4.13 ผลการจำลองวงจรกรองสัญญาณความถี่ต่ำโดยใช้วิธี Parks-McClellan optimal ในรูป

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้ผลการตอบสนองเชิงอิมพัลส์ของอนุญาติให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.14 ผล spectrum analyzer ในโปรแกรม Simulink โดยสัญญาณ ไซน์ 10 ความถี่ โดยเปรียบเทียบกับก่อนและหลังผ่านวงจรกรองสัญญาณความถี่ต่ำโดยใช้วิธี Parks-McClellan optimal



รูปที่ 4.15 ผลการจำลองวงจรกรองสัญญาณความถี่ต่ำโดยใช้วิธี Parks-McClellan optimal ในรูปผลการตอบสนองเชิงอิมพลัส


ค่าของสัมประสิทธิ์วงจรกรองสัญญาณความถี่ต่ำโดยใช้วิธี Parks-McClellan optimal 33tap คือ 0, -4, 0, 10, 0, -19, 0, 35, 0, -61, 0, 105, 0, -201, 0, 646, 1023, 646, 0, -201, 0, 105, 0, -61, 0, 35, 0, -19, 0, 10, 0, -4, 0 ตามลำดับ

4.1.2 ผลการทดลองโดยการผ่านบอร์ด FPGA ของวงจรกรองสัญญาณความถี่ต่ำ

ในส่วนนี้เป็นการเก็บผลโดยการป้อนสัญญาณ ไซน์ 32 ความถี่แต่ละความถี่ห่างกัน 750 kHz โดยความถี่สูงสุดจะอยู่ที่ 24 kHz ซึ่งเป็นความถี่สูงสุดที่วงจรกรองผ่านได้ และ ผ่านวงจรกรองบน board FPGA ผ่าน Oscilloscope โดยสัญญาณด้านบนเป็นสัญญาณในโดเมนเวลาและสัญญาณด้านล่างคือโดเมนความถี่โดยจะใช้ขอบความถี่ที่ 20 kHz

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


1) ผลที่แสดงบน Oscilloscope ที่ไม่ผ่านวงจรกรองสัญญาณของความถี่ 32 ความถี่



รูปที่ 4.16 แสดงสัญญาณความถี่ 32 ความถี่แต่ละความถี่ห่างกัน 750 kHz

2) ผลที่แสดงบน Oscilloscope หลังผ่านวงจรกรองสัญญาณแบบ Rectangular LPF

DSO-X 2002A, MY51136419: Thu May 04 18:49:35 2017




รูปที่ 4.17 แสดงสัญญาณความถี่ 32 ความถี่ที่ถูกกรองโดย Rectangular LPF

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3) ผลที่แสดงบน Oscilloscope หลังผ่านวงจรกรองสัญญาณแบบ Hamming LPF


DSO-X 2002A, MY51136419: Thu May 04 15:38:55 2017



รูปที่ 4.18 แสดงสัญญาณความถี่ 32 ความถี่ที่ถูกกรองโดย Hamming LPF

4) ผลที่แสดงบน Oscilloscope หลังผ่านวงจรกรองสัญญาณแบบ Blackman LPF

DSO-X 2002A, MY51136419: Thu May 04 17:05:55 2017




รูปที่ 4.19 แสดงสัญญาณความถี่ 32 ความถี่ที่ถูกกรองโดย Blackman LPF

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

5) ผลที่แสดงบน Oscilloscope หลังผ่านวงจรกรองสัญญาณแบบ Frequency sampling LPF


DSO-X 2002A, MY51136419, Thu May 04 17:05:55 2017



รูปที่ 4.20 แสดงสัญญาณความถี่ 32 ความถี่ที่ถูกกรองโดย Frequency sampling LPF

6) ผลที่แสดงบน Oscilloscope หลังผ่านวงจรกรองสัญญาณแบบ Parks-McClellan LPF

DSO-X 2002A, MY51136419, Thu May 04 17:05:55 2017



รูปที่ 4.21 แสดงสัญญาณความถี่ 32 ความถี่ที่ถูกกรองโดย Parks-McClellan LPF

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


4.2 ผลการทดลองวงจรกรองสัญญาณความถี่สูงผ่าน หรือ High pass filter (HPF)

ในการทดลองวงจรกรองสัญญาณความถี่สูงผ่านได้กำหนดค่าความถี่ตัด (cutoff frequency) อยู่ที่ 0.5 ในรูปความถี่ปกติ หรือที่ 12 kHz

4.2.1 ผลการจำลองในโปรแกรม Matlab และ Simulink ของวงจรกรองสัญญาณความถี่สูงผ่าน


ในส่วนนี้จะเป็นการจำลองในรูปผลการตอบสนองเชิงความถี่ ผลการจำลองการกรองสัญญาณ โดยใช้ spectrum analyzer ในโปรแกรม Simulink โดยสัญญาณขาเข้าคือ ไชน่ ที่ความถี่ 500Hz, 2.5kHz, 5kHz, 7,5kHz, 10kHz, 12.5kHz, 15kHz, 17.5kHz, 20kHz และ 22.5kHz โดยเปรียบเทียบกับหลังผ่านวงจรกรองสัญญาณ และผลการตอบสนองเชิงอิมพัลส์ของวงจรกรองสัญญาณความถี่สูงผ่านในรูปแบบการคำนวณค่าสัมประสิทธิ์วงจรถอดนี้ Rectangular window, Kaiser window, Blackman window, Frequency sampling และ Parks-McClellan optimal

1) ผลการจำลองวงจรกรองสัญญาณความถี่สูงโดยใช้วิธี Rectangular window




รูปที่ 4.22 ผลการจำลองวงจรกรองสัญญาณความถี่สูงต่ำโดยใช้วิธี Rectangular window ในรูปผลการตอบสนองเชิงความถี่

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.23 ผล spectrum analyzer ในโปรแกรม Simulink โดยสัญญาณ ไชน์ 10 ความถี่ โดยเปรียบเทียบก่อนและหลังผ่านวงจรกรองสัญญาณความถี่สูงโดยใช้วิธี Rectangular window




รูปที่ 4.24 ผลการจำลองวงจรกรองสัญญาณความถี่สูงโดยใช้วิธี Rectangular window ในรูปผลการตอบสนองเชิงอิมพัลส์


ค่าของสัมประสิทธิ์วงจรกรองสัญญาณความถี่สูงโดยใช้วิธี Rectangular window 33tap คือ 0, 38, 0, -45, 0, 55, 0, -69, 0, 90, 0, -128, 0, 216, 0, -651, 1024, -651, 0, 216, 0, -128, 0, 90, 0, -69, 0, 55, 0, -45, 0, 38, 0 ตามลำดับ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2) ผลการจำลองวงจรกรองสัญญาณความถี่ต่ำโดยใช้วิธี Kaiser window




รูปที่ 4.25 ผลการจำลองวงจรกรองสัญญาณความถี่สูงโดยใช้วิธี Kaiser window ในรูปผลการตอบสนองเชิงความถี่



รูปที่ 4.26 ผล spectrum analyzer ในโปรแกรม Simulink โดยสัญญาณ ไซน์ 10 ความถี่ โดยเปรียบเทียบก่อนและหลังผ่านวงจรกรองสัญญาณความถี่สูงโดยใช้วิธี Kaiser window


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 4.27 ผลการจำลองวงจรกรองสัญญาณความถี่สูงโดยใช้วิธี Kaiser window ในรูปผลการตอบสนองเชิงอิมพัลส์

ค่าของสัมประสิทธิ์วงจรกรองสัญญาณความถี่สูงโดยใช้วิธี Kaiser window 33tap คือ 0, 36, 0, -43, 0, 53, 0, -67, 0, 89, 0, -128, 0, 216, 0, -651, 1024, -651, 0, 216, 0, -128, 0, 89, 0, -67, 0, 53, 0, -43, 0, 36, 0 ตามลำดับ


3) ผลการจำลองวงจรกรองสัญญาณความถี่ต่ำโดยใช้วิธี Blackman window



รูปที่ 4.28 ผลการจำลองวงจรกรองสัญญาณความถี่สูงโดยใช้วิธี Blackman window ในรูปผลการเอกสสารนี้เป็นเอกสสารที่สว่นไว้สำหรับการใช้งานต่อับสนอิ่งเชิงความถี่ ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.29 ผล spectrum analyzer ในโปรแกรม Simulink โดยสัญญาณ ไซน์ 10 ความถี่ โดยเปรียบเทียบก่อนและหลังผ่านวงจรกรองสัญญาณความถี่สูงโดยใช้วิธี Blackman window




รูปที่ 4.30 ผลการจำลองวงจรกรองสัญญาณความถี่สูงโดยใช้วิธี Blackman window ในรูปผลการตอบสนองเชิงอิมพัลส์


ค่าของสัมประสิทธิ์วงจรกรองสัญญาณความถี่สูงโดยใช้วิธี Blackman window 33tap คือ 0, 0, 0, -2, 0, 6, 0, -17, 0, 40, 0, -86, 0, 187, 0, -641, 1023, -641, 0, 187, 0, -86, 0, 40, 0, -17, 0, 6, 0, -2, 0, 0, 0 ตามลำดับ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4) ผลการจำลองวงจรกรองสัญญาณความถี่ต่ำโดยใช้วิธี Frequency sampling




รูปที่ 4.31 ผลการจำลองวงจรกรองสัญญาณความถี่สูงโดยใช้วิธี Frequency sampling ในรูปผลการตอบสนองเชิงความถี่



รูปที่ 4.32 ผล spectrum analyzer ในโปรแกรม Simulink โดยสัญญาณ ไซน์ 10 ความถี่ โดยเปรียบเทียบก่อนและหลังผ่านวงจรกรองสัญญาณความถี่สูงโดยใช้วิธี Frequency sampling


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.33 ผลการจำลองวงจรกรองสัญญาณความถี่สูงโดยใช้วิธี Frequency sampling ในรูปผลการตอบสนองเชิงอิมพัลส์

ค่าของสัมประสิทธิ์วงจรกรองสัญญาณความถี่สูงโดยใช้วิธี Frequency sampling 33tap คือ 0, 4, 0, -10, 0, 19, 0, -35, 0, 61, 0, -105, 0, 201, 0, -646, 1024, -646, 0, 201, 0, -105, 0, 61, 0, -35, 0, 19, 0, -10, 0, 4, 0 ตามลำดับ


5) ผลการจำลองวงจรกรองสัญญาณความถี่ต่ำโดยใช้วิธี Parks-McClellan optimal




รูปที่ 4.34 ผลการจำลองวงจรกรองสัญญาณความถี่ต่ำโดยใช้วิธี Parks-McClellan optimal ในรูป

ผลการตอบสนองเชิงความถี่

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาค้นคว้าเท่านั้น เมื่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.35 ผล spectrum analyzer ในโปรแกรม Simulink โดยสัญญาณ ไซน์ 10 ความถี่ โดยเปรียบเทียบก่อนและหลังผ่านวงจรกรองสัญญาณความถี่สูงโดยใช้วิธี Parks-McClellan optimal



รูปที่ 4.36 ผลการจำลองวงจรกรองสัญญาณความถี่สูงโดยใช้วิธี Parks-McClellan optimal ในรูป ผลการตอบสนองเชิงอิมพลัส


ค่าของสัมประสิทธิ์วงจรกรองสัญญาณความถี่สูงโดยใช้วิธี Parks-McClellan optimal 33tap คือ 0, 3, 0, -7, 0, 16, 0, -31, 0, 57, 0, -102, 0, 199, 0, -645, 1024, -645, 0, 199, 0, -102, 0, 57, 0, -31, 0, 16, 0, -7, 0, 3, 0 ตามลำดับ

4.2.2 ผลการทดลองโดยการผ่านบอร์ด FPGA ของวงจรกรองสัญญาณความถี่สูง

ในส่วนนี้เป็นการเก็บผลโดยการป้อนสัญญาณ ไซน์ 32 ความถี่แต่ละความถี่ห่างกัน 750 kHz โดยความถี่สูงสุดจะอยู่ที่ 24 kHz ซึ่งเป็นความถี่สูงสุดที่วงจรกรองผ่านได้ และ ผ่านวงจรกรองบน board FPGA ผ่าน Oscilloscope โดยสัญญาณด้านบนเป็นสัญญาณในโดเมนเวลาและสัญญาณด้านล่างคือโดเมนความถี่โดยจะใช้ขอบความถี่ที่ 20 kHz

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


1) ผลที่แสดงบน Oscilloscope ที่ไม่ผ่านวงจรกรองสัญญาณของความถี่ 32 ความถี่



รูปที่ 4.37 แสดงสัญญาณความถี่ 32 ความถี่แต่ละความถี่ห่างกัน 750 kHz

2) ผลที่แสดงบน Oscilloscope หลังผ่านวงจรกรองสัญญาณแบบ Rectangular HPF

DSO-X 2002A, MY51136419: Thu May 04 18:30:27 2017




รูปที่ 4.38 แสดงสัญญาณความถี่ 32 ความถี่ที่ถูกกรองโดย Rectangular HPF

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3) ผลที่แสดงบน Oscilloscope หลังผ่านวงจรกรองสัญญาณแบบ Hamming HPF


DSO-X 2002A, MY51136419, Thu May 04 15:46:04 2017



รูปที่ 4.39 แสดงสัญญาณความถี่ 32 ความถี่ที่ถูกกรองโดย Hamming HPF

4) ผลที่แสดงบน Oscilloscope หลังผ่านวงจรกรองสัญญาณแบบ Blackman HPF

DSO-X 2002A, MY51136419, Thu May 04 17:00:21 2017




รูปที่ 4.40 แสดงสัญญาณความถี่ 32 ความถี่ที่ถูกกรองโดย Blackman HPF

5) ผลที่แสดงบน Oscilloscope หลังผ่านวงจรกรองสัญญาณแบบ Frequency sampling HPF

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


DSO-X 2002A, MY51136419: Thu May 04 17:20:31 2017



รูปที่ 4.41 แสดงสัญญาณความถี่ 32 ความถี่ที่ถูกกรองโดย Frequency sampling HPF

6) ผลที่แสดงบน Oscilloscope หลังผ่านวงจรกรองสัญญาณแบบ Parks-McClellan HPF

DSO-X 2002A, MY51136419: Thu May 04 19:24:51 2017



รูปที่ 4.42 แสดงสัญญาณความถี่ 32 ความถี่ที่ถูกกรองโดย Parks-McClellan HPF

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


4.3 ผลการทดลองวงจรกรองสัญญาณแถบความถี่ผ่าน หรือ Band pass filter (BPF)

ในการทดลองวงจรกรองสัญญาณแถบความถี่ผ่านได้กำหนดค่าความถี่ตัด (cutoff frequency) อยู่ที่ 0.4 และ 0.6 ในรูปความถี่ปกติ หรือที่ 9.6 kHz และ 14.4 kHz

4.3.1 ผลการจำลองในโปรแกรม Matlab และ Simulink ของวงจรกรองสัญญาณแถบความถี่ผ่าน


ในส่วนนี้จะเป็นการจำลองในรูปผลการตอบสนองเชิงความถี่ ผลการจำลองการกรองสัญญาณโดยใช้ spectrum analyzer ในโปรแกรม Simulink โดยสัญญาณขาเข้าคือ ไชน่ ที่ความถี่ 500Hz, 2.5kHz, 5kHz, 7.5kHz, 10kHz, 12.5kHz, 15kHz, 17.5kHz, 20kHz และ 22.5kHz โดยเปรียบเทียบกับหลังผ่านวงจรกรองสัญญาณ และผลการตอบสนองเชิงอิมพัลส์ของวงจรกรองสัญญาณแถบความถี่ผ่านในรูปแบบการคำนวณค่าสัมประสิทธิ์จริงวงจรกรองดังนี้ Rectangular window, Kaiser window, Blackman window, Frequency sampling และ Parks-McClellan optimal

1) ผลการจำลองวงจรกรองสัญญาณความถี่สูงโดยใช้วิธี Rectangular window




รูปที่ 4.43 ผลการจำลองวงจรกรองสัญญาณแถบความถี่ต่ำโดยใช้วิธี Rectangular window ในรูปผลการตอบสนองเชิงความถี่

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.44 ผล spectrum analyzer ในโปรแกรม Simulink โดยสัญญาณ ไซน์ 10 ความถี่ โดยเปรียบเทียบก่อนและหลังผ่านวงจรกรองสัญญาณแถบความถี่ผ่านโดยใช้วิธี Rectangular window




รูปที่ 4.45 ผลการจำลองวงจรกรองสัญญาณแถบความถี่โดยใช้วิธี Rectangular window ในรูปผลการตอบสนองเชิงอิมพัลส์


ค่าของสัมประสิทธิ์วงจรกรองสัญญาณแถบความถี่ผ่านโดยใช้วิธี Rectangular window 33tap คือ $-66, 0, 78, 0, -57, 0, -2, 0, 93, 0, -202, 0, 306, 0, -381, 0, 408, 0, -381, 0, 306, 0, -202, 0, 93, 0, -2, 0, -57, 0, 78, 0, -66$ ตามลำดับ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2) ผลการจำลองวงจรกรองสัญญาณความถี่ต่ำโดยใช้วิธี Kaiser window




รูปที่ 4.46 ผลการจำลองวงจรกรองสัญญาณแถบความถี่ต่ำโดยใช้วิธี Kaiser window ในรูปผลการตอบสนองเชิงความถี่



รูปที่ 4.47 ผล spectrum analyzer ในโปรแกรม Simulink โดยสัญญาณ ไชน่ 10 ความถี่ โดยเปรียบเทียบก่อนและหลังผ่านวงจรกรองสัญญาณแถบความถี่ผ่านโดยใช้วิธี Kaiser window


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.48 ผลการจำลองวงจรรองสัญญาณแถบความถี่โดยใช้วิธี Kaiser window ในรูปผลการตอบสนองเชิงอิมพัลส์


ค่าของสัมประสิทธิ์วงจรรองสัญญาณแถบความถี่ผ่านโดยใช้วิธี Kaiser window 33tap คือ -62, 0, 74, 0, -55, 0, -1, 0, 92, 0, -201, 0, 305, 0, -380, 0, 408, 0, -380, 0, 305, 0, -201, 0, 92, 0, -1, 0, -55, 0, 74, 0, -62 ตามลำดับ

3) ผลการจำลองวงจรรองสัญญาณความถี่ต่ำโดยใช้วิธี Blackman window




รูปที่ 4.49 ผลการจำลองวงจรรองสัญญาณแถบความถี่โดยใช้วิธี Blackman window ในรูปผล

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานภายในเท่านั้น การตอบสนองเชิงความถี่ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.50 ผล spectrum analyzer ในโปรแกรม Simulink โดยสัญญาณ ไซน์ 10 ความถี่ โดยเปรียบเทียบก่อนและหลังผ่านวงจรกรองสัญญาณแถบความถี่ผ่านโดยใช้วิธี Blackman window




รูปที่ 4.51 ผลการจำลองวงจรกรองสัญญาณแถบความถี่โดยใช้วิธี Blackman window ในรูปผลการตอบสนองเชิงอิมพัลส์


ค่าของสัมประสิทธิ์วงจรกรองสัญญาณแถบความถี่ผ่านโดยใช้วิธี Blackman window 33tap คือ 0, 0, 1, 0, -4, 0, 0, 0, 32, 0, -112, 0, 237, 0, -357, 0, 408, 0, -357, 0, 237, 0, -112, 0, 32, 0, 0, 0, -4, 0, 1, 0, 0 ตามลำดับ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4) ผลการจำลองวงจรกรองสัญญาณความถี่ต่ำโดยใช้วิธี Frequency sampling




รูปที่ 4.52 ผลการจำลองวงจรกรองสัญญาณแถบความถี่โดยใช้วิธี Frequency sampling ในรูปผลการตอบสนองเชิงความถี่



รูปที่ 4.53 ผล spectrum analyzer ในโปรแกรม Simulink โดยสัญญาณ ไซน์ 10 ความถี่ โดยเปรียบเทียบก่อนและหลังผ่านวงจรกรองสัญญาณแถบความถี่ผ่านโดยใช้วิธี Frequency sampling


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.54 ผลการจำลองวงจรกรองสัญญาณแถบความถี่โดยใช้วิธี Frequency sampling ในรูปผลการตอบสนองเชิงอิมพัลส์


ค่าของสัมประสิทธิ์วงจรกรองสัญญาณแถบความถี่ผ่านโดยใช้วิธี Frequency sampling 33tap คือ -5, 0, 9, 0, -12, 0, -1, 0, 50, 0, -145, 0, 265, 0, -367, 0, 408, 0, -367, 0, 265, 0, -145, 0, 50, 0, -1, 0, -12, 0, 9, 0, -5 ตามลำดับ

5) ผลการจำลองวงจรกรองสัญญาณความถี่ต่ำโดยใช้วิธี Parks-McClellan optimal




รูปที่ 4.55 ผลการจำลองวงจรกรองสัญญาณแถบความถี่โดยใช้วิธี Parks-McClellan optimal ในรูปผลการตอบสนองเชิงความถี่

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.56 ผล spectrum analyzer ในโปรแกรม Simulink โดยสัญญาณ ไซน์ 10 ความถี่ โดยเปรียบเทียบก่อนและหลังผ่านวงจรกรองสัญญาณแถบความถี่ผ่านโดยใช้วิธี Parks-McClellan optimal



รูปที่ 4.57 ผลการจำลองวงจรกรองสัญญาณแถบความถี่โดยใช้วิธี Parks-McClellan optimal ในรูปผลการตอบสนองเชิงอิมพัลส์

ค่าของสัมประสิทธิ์วงจรกรองสัญญาณแถบความถี่ผ่านโดยใช้วิธี Parks-McClellan optimal 33tap คือ $-4, 0, -7, 0, 28, 0, -3, 0, -88, 0, 98, 0, 164, 0, -601, 0, 824, 0, -601, 0, 164, 0, 98, 0, -88, 0, -3, 0, 28, 0, -7, 0, -4$ ตามลำดับ


4.3.2 ผลการทดลองโดยการผ่านบอร์ด FPGA ของวงจรกรองสัญญาณแถบความถี่ผ่าน

ในส่วนนี้เป็นการเก็บผลโดยการป้อนสัญญาณ ไซน์ 32 ความถี่แต่ละความถี่ห่างกัน 750 kHz โดยความถี่สูงสุดจะอยู่ที่ 24 kHz ซึ่งเป็นความถี่สูงสุดที่วงจรกรองผ่านได้ และ ผ่านวงจรกรองบนเอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

board FPGA ผ่าน Oscilloscope โดยสัญญาณด้านบนเป็นสัญญาณในโดเมนเวลาและสัญญาณด้านล่างคือโดเมนความถี่โดยจะใช้ขอบความถี่ที่ 20 kHz

1) ผลที่แสดงบน Oscilloscope ที่ไม่ผ่านวงจรกรองสัญญาณขอสัญญาณไซน์ 32 ความถี่


DSO-X 2002A, MY51136419, Fri May 05 00:26:39 2017



รูปที่ 4.58 แสดงสัญญาณความถี่ไซน์ 32 ความถี่แต่ละความถี่ห่างกัน 750 kHz

2) ผลที่แสดงบน Oscilloscope หลังผ่านวงจรกรองสัญญาณแบบ Rectangular BPF

DSO-X 2002A, MY51136419, Thu May 04 18:16:28 2017




รูปที่ 4.59 แสดงสัญญาณความถี่ไซน์ 32 ความถี่ที่ถูกกรองโดย Rectangular BPF

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3) ผลที่แสดงบน Oscilloscope หลังผ่านวงจรกรองสัญญาณแบบ Hamming BPF


DSO-X 2002A, MY51136419, Thu May 04 15:51:51 2017



รูปที่ 4.60 แสดงสัญญาณความถี่ 32 ความถี่ที่ถูกกรองโดย Hamming BPF

4) ผลที่แสดงบน Oscilloscope หลังผ่านวงจรกรองสัญญาณแบบ Blackman BPF


DSO-X 2002A, MY51136419, Thu May 04 16:19:48 2017



รูปที่ 4.61 แสดงสัญญาณความถี่ 32 ความถี่ที่ถูกกรองโดย Blackman BPF


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

5) ผลที่แสดงบน Oscilloscope หลังผ่านวงจรกรองสัญญาณแบบ Frequency sampling BPF



รูปที่ 4.62 แสดงสัญญาณความถี่ 32 ความถี่ที่ถูกกรองโดย Frequency sampling BPF

6) ผลที่แสดงบน Oscilloscope หลังผ่านวงจรกรองสัญญาณแบบ Parks-McClellan BPF



รูปที่ 4.63 แสดงสัญญาณความถี่ 32 ความถี่ที่ถูกกรองโดย Parks-McClellan BPF

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4.4 ผลการทดลองวงจรกรองสัญญาณแถบความถี่หยุด หรือ Band stop filter (BSF)

ในการทดลองวงจรกรองสัญญาณแถบความถี่หยุดได้กำหนดค่าความถี่ตัด (cutoff frequency) อยู่ที่ 0.3 และ 0.7 ในรูปความถี่ปกติ หรือที่ 7.2 kHz และ 16.8 kHz


4.4.1 ผลการจำลองในโปรแกรม Matlab และ Simulink ของวงจรกรองสัญญาณแถบความถี่หยุด

ในส่วนนี้จะเป็นการจำลองในรูปผลการตอบสนองเชิงความถี่ ผลการจำลองการกรองสัญญาณโดยใช้ spectrum analyzer ในโปรแกรม Simulink โดยสัญญาณขาเข้าคือ ไชน่ ที่ความถี่ 500Hz, 2.5kHz, 5kHz, 7.5kHz, 10kHz, 12.5kHz, 15kHz, 17.5kHz, 20kHz และ 22.5kHz โดยเปรียบเทียบกับหลังผ่านวงจรกรองสัญญาณ และผลการตอบสนองเชิงอิมพัลส์ของวงจรกรองสัญญาณ แถบความถี่หยุดในรูปแบบการคำนวณค่าสัมประสิทธิ์วงจรกรองดังนี้ Rectangular window, Kaiser window, Blackman window, Frequency sampling และ Parks-McClellan optimal


1) ผลการจำลองวงจรกรองสัญญาณความถี่สูงโดยใช้วิธี Rectangular window



รูปที่ 4.64 ผลการจำลองวงจรกรองสัญญาณความถี่สูงต่ำโดยใช้วิธี Rectangular window ในรูปผลการตอบสนองเชิงความถี่



รูปที่ 4.65 ผล spectrum analyzer ในโปรแกรม Simulink โดยสัญญาณ ไซน์ 10 ความถี่ โดยเปรียบเทียบก่อนและหลังผ่านวงจรกรองสัญญาณแถบความถี่หยุดโดยใช้วิธี Rectangular window




รูปที่ 4.66 ผลการจำลองวงจรกรองสัญญาณแถบความถี่หยุดโดยใช้วิธี Rectangular window ในรูปผลการตอบสนองเชิงอิมพัลส์


ค่าของสัมประสิทธิ์วงจรกรองสัญญาณแถบความถี่หยุดโดยใช้วิธี Rectangular window 33tap คือ 44, 0, 45, 0, -96, 0, 5, 0, 147, 0, -129, 0, -186, 0, 620, 0, 1223, 0, 620, 0, -186, 0, -129, 0, 147, 0, 5, 0, -96, 0, 45, 0, 44 ตามลำดับ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2) ผลการจำลองวงจรกรองสัญญาณความถี่ต่ำโดยใช้วิธี Kaiser window




รูปที่ 4.67 ผลการจำลองวงจรกรองสัญญาณแถบความถี่หยุดโดยใช้วิธี Kaiser window ในรูปผลการตอบสนองเชิงความถี่



รูปที่ 4.68 ผล spectrum analyzer ในโปรแกรม Simulink โดยสัญญาณ ไซน์ 10 ความถี่ โดยเปรียบเทียบก่อนและหลังผ่านวงจรกรองสัญญาณแถบความถี่หยุดโดยใช้วิธี Kaiser window


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.69 ผลการจำลองวงจรกรองสัญญาณแถบความถี่หยุดโดยใช้วิธี Kaiser window ในรูปผลการตอบสนองเชิงอิมพัลส์


ค่าของสัมประสิทธิ์วงจรกรองสัญญาณแถบความถี่หยุดโดยใช้วิธี Kaiser window 33tap คือ 41, 0, 43, 0, -92, 0, 4, 0, 145, 0, -127, 0, -185, 0, 619, 0, 1223, 0, 619, 0, -185, 0, -127, 0, 145, 0, 4, 0, -92, 0, 43, 0, 41 ตามลำดับ

3) ผลการจำลองวงจรกรองสัญญาณความถี่ต่ำโดยใช้วิธี Blackman window




รูปที่ 4.70 ผลการจำลองวงจรกรองสัญญาณแถบความถี่หยุดโดยใช้วิธี Blackman window ในรูปผลการตอบสนองเชิงความถี่

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น เมื่ออนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.71 ผล spectrum analyzer ในโปรแกรม Simulink โดยสัญญาณ ไซน์ 10 ความถี่ โดยเปรียบเทียบก่อนและหลังผ่านวงจรกรองสัญญาณแถบความถี่หยุดโดยใช้วิธี Blackman window




รูปที่ 4.72 ผลการจำลองวงจรกรองสัญญาณแถบความถี่หยุดโดยใช้วิธี Blackman window ในรูป ผลการตอบสนองเชิงอิมพัลส์


ค่าของสัมประสิทธิ์วงจรกรองสัญญาณแถบความถี่หยุดโดยใช้วิธี Blackman window 33tap คือ 0, 0, 1, 0, -6, 0, 1, 0, 50, 0, -71, 0, -144, 0, 582, 0, 1223, 0, 582, 0, -144, 0, -71, 0, 50, 0, 1, 0, -6, 0, 1, 0, 0 ตามลำดับ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4) ผลการจำลองวงจรกรองสัญญาณความถี่ต่ำโดยใช้วิธี Frequency sampling




รูปที่ 4.73 ผลการจำลองวงจรกรองสัญญาณแถบความถี่หยุดโดยใช้วิธี Frequency sampling ในรูปผลการตอบสนองเชิงความถี่



รูปที่ 4.74 ผล spectrum analyzer ในโปรแกรม Simulink โดยสัญญาณ ไซน์ 10 ความถี่ โดยเปรียบเทียบก่อนและหลังผ่านวงจรกรองสัญญาณแถบความถี่หยุดโดยใช้วิธี Frequency sampling


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 4.75 ผลการจำลองวงจรกรองสัญญาณแถบความถี่หยุดโดยใช้วิธี Frequency sampling ในรูปผลการตอบสนองเชิงอิมพัลส์

ค่าของสัมประสิทธิ์วงจรกรองสัญญาณแถบความถี่หยุดโดยใช้วิธี Frequency sampling 33tap คือ 4, 0, 5, 0, -21, 0, 2, 0, 80, 0, -92, 0, -161, 0, 598, 0, 1223, 0, 598, 0, -161, 0, -92, 0, 80, 0, 2, 0, -21, 0, 5, 0, 4 ตามลำดับ


5) ผลการจำลองวงจรกรองสัญญาณความถี่ต่ำโดยใช้วิธี Parks-McClellan optimal



รูปที่ 4.76 ผลการจำลองวงจรกรองสัญญาณความถี่สูงโดยใช้วิธี Parks-McClellan optimal ในรูปเอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้ผลการตอบสนองเชิงความถี่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.77 ผล spectrum analyzer ในโปรแกรม Simulink โดยสัญญาณ ไซน์ 10 ความถี่ โดยเปรียบเทียบก่อนและหลังผ่านวงจรกรองสัญญาณแถบความถี่หยุดโดยใช้วิธี Parks-McClellan optimal



รูปที่ 4.78 ผลการจำลองวงจรกรองสัญญาณความถี่สูงโดยใช้วิธี Parks-McClellan optimal ในรูปผลการตอบสนองเชิงอิมพัลส์

ค่าของสัมประสิทธิ์วงจรถกรองสัญญาณแถบความถี่หยุดโดยใช้วิธี Frequency sampling 33tap คือ 4, 0, 7, 0, -28, 0, 3, 0, 88, 0, -98, 0, -164, 0, 601, 0, 1223, 0, 601, 0, -164, 0, -98, 0, 88, 0, 3, 0, -28, 0, 7, 0, 4 ตามลำดับ


4.4.2 ผลการทดลองโดยการผ่านบอร์ด FPGA ของวงจรถกรองสัญญาณแถบความถี่หยุด

ในส่วนนี้เป็นการเก็บผลโดยการป้อนสัญญาณ ไซน์ 32 ความถี่แต่ละความถี่ห่างกัน 750 kHz โดยความถี่สูงสุดจะอยู่ที่ 24 kHz ซึ่งเป็นความถี่สูงสุดที่วงจรถกรองผ่านได้ และ ผ่านวงจรถองบนเอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

board FPGA ผ่าน Oscilloscope โดยสัญญาณด้านบนเป็นสัญญาณในโดเมนเวลาและสัญญาณด้านล่างคือโดเมนความถี่โดยจะใช้ขอบความถี่ที่ 20 kHz

1) ผลที่แสดงบน Oscilloscope ที่ไม่ผ่านวงจรกรองสัญญาณของความถี่ 32 ความถี่


DSO-X 2002A, MY51136419, Fri May 05 00:26:39 2017



รูปที่ 4.79 แสดงสัญญาณความถี่ 32 ความถี่แต่ละความถี่ห่างกัน 750 kHz

2) ผลที่แสดงบน Oscilloscope หลังผ่านวงจรกรองสัญญาณแบบ Rectangular BSF

DSO-X 2002A, MY51136419, Thu May 04 18:05:25 2017




รูปที่ 4.80 แสดงสัญญาณความถี่ 32 ความถี่ที่ถูกกรองโดย Rectangular BSF

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3) ผลที่แสดงบน Oscilloscope หลังผ่านวงจรกรองสัญญาณแบบ Hamming BSF


DSO-X 2002A, MY51136419, Thu May 04 15:57:31 2017



รูปที่ 4.81 แสดงสัญญาณความถี่ 32 ความถี่ที่ถูกกรองโดย Hamming BSF

4) ผลที่แสดงบน Oscilloscope หลังผ่านวงจรกรองสัญญาณแบบ Blackman BSF

DSO-X 2002A, MY51136419, Thu May 04 16:09:36 2017




รูปที่ 4.82 แสดงสัญญาณความถี่ 32 ความถี่ที่ถูกกรองโดย Blackman BSF

5) ผลที่แสดงบน Oscilloscope หลังผ่านวงจรกรองสัญญาณแบบ Frequency sampling BSF


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

DSO-X 2002A, MY51136419: Thu May 04 17:36:31 2017



รูปที่ 4.83 แสดงสัญญาณความถี่ 32 ความถี่ที่ถูกกรองโดย Frequency sampling BSF
6) ผลที่แสดงบน Oscilloscope หลังผ่านวงจรกรองสัญญาณแบบ Parks-McClellan BSF

DSO-X 2002A, MY51136419: Thu May 04 19:40:15 2017



รูปที่ 4.84 แสดงสัญญาณความถี่ 32 ความถี่ที่ถูกกรองโดย Parks-McClellan BSF

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 5

สรุปผลและข้อเสนอแนะ

โครงการนี้เป็น การสร้างวงจรกรองสัญญาณทางดิจิทัล ด้วยเทคนิค FIR ผ่านทางบอร์ด Altera DE2 (FPGA) โดยใช้โปรแกรม Altera DSP Builder ในการออกแบบ Block Diagram ร่วมกับ Simulink และใช้โปรแกรม Altera Quartus II เพื่อจำลองการทำงานว่าสามารถทำงานได้ตามความต้องการ จากนั้นทำการสังเคราะห์วงจรโดยการแปลง Block Diagram ใน Simulink ให้เป็นภาษา HDL เพื่อให้สามารถทำงานร่วมกับบอร์ด FPGA ได้และโปรแกรม HDL code ที่ได้ลงบอร์ด เพื่อให้บอร์ด FPGA ทำงานเป็นวงจรกรองสัญญาณทางดิจิทัลตามที่ผู้ใช้งานต้องการ

5.1 สรุปผล

จากโครงการที่ได้กล่าวมา ผลจากการทดลองทำโครงการนี้สรุปได้ว่า ผู้ทดลองสามารถใช้งานบอร์ด FPGA (Altera DE2 board) ให้ทำงานเป็นวงจรกรองสัญญาณทางดิจิทัลได้ตามต้องการ โดยสามารถทำให้บอร์ดสร้างวงจรกรองสัญญาณได้หลากหลายรูปแบบ โดยที่การเก็บผลนั้นจะแบ่งเป็น 4 กรณี นั่นก็คือ วงจรกรองสัญญาณความถี่ต่ำผ่าน (Low pass filter), วงจรกรองสัญญาณความถี่สูงผ่าน (High pass filter), วงจรกรองสัญญาณแถบความถี่ผ่าน (Band pass filter) และวงจรกรองสัญญาณแถบความถี่หยุดผ่าน (Band stop filter) โดยค่าความคมชัดของวงจรกรองสัญญาณนั้น ขึ้นอยู่กับค่าสัมประสิทธิ์และวิธีการที่ใช้ เพื่อให้ได้วงจรกรองสัญญาณที่ดีที่สุดนั่นเอง

5.2 ข้อเสนอแนะ

ในโครงการนี้ มีข้อจำกัดในการเลือกใช้งานรุ่นของโปรแกรม เพราะโปรแกรมของ Altera Quartus II นั้นจำเป็นต้องใช้คู่กับโปรแกรม Matlab เฉพาะรุ่นที่กำหนดเท่านั้น ในที่นี้ ผู้จัดทำใช้โปรแกรม Quartus II เวอร์ชัน 10.1 ซึ่งต้องใช้คู่กับโปรแกรม Matlab 2008a มิฉะนั้นจะไม่สามารถใช้งานได้ อีกทั้งยังการลง License นั้นมีข้อจำกัดสูงมากในการใช้งาน เพราะหากใช้เครื่องมือที่ซับซ้อน จำเป็นต้องใช้ License แบบ Full version ในการใช้งาน ซึ่งทางผู้จัดทำมีเพียง License แบบ Full version 30 วัน ทำให้ต้องอัปเดตและลง License ใหม่เรื่อยๆ และยังมีข้อเสียตรงที่ใช้เวลานานในการซิมูเลชันผลของแบบจำลองวงจรกรองสัญญาณทางดิจิทัล เนื่องจากต้องใช้งานผ่านหลายโปรแกรม ดังนั้นหากมีวิธีการที่กระชับและรวดเร็วกว่าในการใช้งาน จะทำให้ประหยัดเวลาในการโปรแกรมวงจรกรองสัญญาณที่ออกแบบลงบอร์ด FPGA ได้อย่างมาก

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดลอกเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บรรณานุกรม

- [1] <https://cnx.org/contents/MuhmqM-3@3/Four-Types-of-Linear-Phase-FIR>
- [2] http://zone.ni.com/reference/en-XX/help/371988F-01/vdfdtconcepts/design_fl_multirate/
- [3] <http://dsp.stackexchange.com/questions/13327/fir-filter-design-by-the-fourier-transform-method>
- [4] <https://www.slideshare.net/taha25/dsp-u-lec08-fir-filter-design>
- [5] <https://archive.cnx.org/contents/6edbea7a-9589-4280-a3f9-f8e6ac9a3656@1/fir-filter-design-the-frequency-sampling-method>
- [6] https://en.wikipedia.org/wiki/Digital_filter
- [7] <http://matabthai.blogspot.com/2013/04/matlab.html>
- [8] <http://whatsimulink.blogspot.com/2013/05/simulink.html>
- [9] <http://www.onvhd.com/main/index.php/73-quartus-ii>
- [10] <http://narong.ece.engr.tu.ac.th/vhdl/document/01-ch1.pdf>
- [11] <https://www.altera.com/support/literature/megafunctions/lit-ipdsp.html>
- [12] <https://www.altera.com/products/intellectual-property/ip/dsp/m-alt-fir-compiler.html#Technical-Support>
- [13] [https://documentation.altera.com/#/00021157-AA\\$NT00065294](https://documentation.altera.com/#/00021157-AA$NT00065294)
- [14] Altera Corporation. 1995-2015. Available from : <https://www.altera.com/>

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

- [15] DreamCatcher Group of Companies. 2004-2015. *ME2300 Digital Signal Processing*: Available from : <http://dreamcatcher.asia/cw/cwdetail.php?id=ME2300>
- [16] https://www.altera.com/en_US/pdfs/literature/hb/dspb/hb_dspb_std.pdf#page=70
- [17] https://www.altera.com/content/dam/altera-www/global/en_US/pdfs/literature/ug/fircompiler_ug.pdf
- [18] https://www.youtube.com/watch?v=_xl106dC1NE
- [19] https://www.altera.com/content/dam/altera-www/global/en_US/pdfs/literature/hb/dspb/hb_dspb_adv.pdf#page=86
- [20] https://www.altera.com/content/dam/altera-www/global/en_US/pdfs/literature/an/an320.pdf
- [21.] https://www.altera.com/ja_JP/pdfs/literature/ug/ug_sl.pdf
- [22] https://www.altera.com/content/dam/altera-www/global/en_US/pdfs/literature/br/br-intellectual-property-brochure.pdf

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

1.) Rectangular Low pass filter

```

clock_freq = 48e3;
sample_time = 1/clock_freq;
clock_period = 1/(clock_freq*1e-9);
a = [1 1 0 0]
f = [0 0.5 0.5 1]
b = fir2(32,f,a, rectwin (33));
fir_coeff = round(b.*(2^11-1));

```

2.) Kaiser Low pass filter

```

clock_freq = 48e3;
sample_time = 1/clock_freq;
clock_period = 1/(clock_freq*1e-9);
a = [1 1 0 0]
f = [0 0.5 0.5 1]
b = fir2(32,f,a,Kaiser(33));
fir_coeff = round(b.*(2^11-1));

```

3.) Blackman Low pass filter

```

clock_freq = 48e3;
sample_time = 1/clock_freq;
clock_period = 1/(clock_freq*1e-9);
a = [1 1 0 0]
f = [0 0.5 0.5 1]
b = fir2(32,f,a, Blackman (33,3));
fir_coeff = round(b.*(2^11-1));

```

4.) Frequency sampling Low pass filter

```

clock_freq = 48e3;
sample_time = 1/clock_freq;
clock_period = 1/(clock_freq*1e-9);
a = [1 1 0 0]
f = [0 0.5 0.5 1]
b = fir2(32,f,a);
fir_coeff = round(b.*(2^11-1));

```

5.) Parks-McClellan optimal Low pass filter

```

clock_freq = 48e3;

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

sample_time = 1/clock_freq;
clock_period = 1/(clock_freq*1e-9);
a = [1 1 0 0]
f = [0 0.4 0.6 1]
b = firpm(32,f,a);
fir_coeff = round(b.*(2^11-1));

```

6.) Rectangular High pass filter

```

clock_freq = 48e3;
sample_time = 1/clock_freq;
clock_period = 1/(clock_freq*1e-9);
a = [0 0 1 1]
f = [0 0.5 0.5 1]
b = fir2(32,f,a,rectwin(33));
fir_coeff = round(b.*(2^11-1));

```

7.) Kaiser High pass filter

```

clock_freq = 48e3;
sample_time = 1/clock_freq;
clock_period = 1/(clock_freq*1e-9);
a = [0 0 1 1]
f = [0 0.5 0.5 1]
b = fir2(32,f,a,Kaiser(33));
fir_coeff = round(b.*(2^11-1));

```

8.) Blackman High pass filter

```

clock_freq = 48e3;
sample_time = 1/clock_freq;
clock_period = 1/(clock_freq*1e-9);
a = [0 0 1 1]
f = [0 0.5 0.5 1]
b = fir2(32,f,a,Blackman(33,3));
fir_coeff = round(b.*(2^11-1));

```

9.) Frequency sampling High pass filter

```

clock_freq = 48e3;
sample_time = 1/clock_freq;
clock_period = 1/(clock_freq*1e-9);

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

a = [0 0 1 1]
f = [0 0.5 0.5 1]
b = fir2(32,f,a);
fir_coeff = round(b.*(2^11-1));

```

10.) Parks-McClellan optimal High pass filter

```

clock_freq = 48e3;
sample_time = 1/clock_freq;
clock_period = 1/(clock_freq*1e-9);
a = [0 0 1 1]
f = [0 0.4 0.6 1]
b = firpm(32,f,a);
fir_coeff = round(b.*(2^11-1));

```

11.) Rectangular Band pass filter

```

clock_freq = 48e3;
sample_time = 1/clock_freq;
clock_period = 1/(clock_freq*1e-9);
a = [0 0 1 1 0 0]
f = [0 0.4 0.4 0.6 0.6 1]
b = fir2(32,f,a,rectwin(33));
fir_coeff = round(b.*(2^11-1));

```

12.) Kaiser Band pass filter

```

clock_freq = 48e3;
sample_time = 1/clock_freq;
clock_period = 1/(clock_freq*1e-9);
a = [0 0 1 1 0 0]
f = [0 0.4 0.4 0.6 0.6 1]
b = fir2(32,f,a,Kaiser(33));
fir_coeff = round(b.*(2^11-1));

```

13.) Blackman Band pass filter

```

clock_freq = 48e3;
sample_time = 1/clock_freq;
clock_period = 1/(clock_freq*1e-9);
a = [0 0 1 1 0 0]
f = [0 0.4 0.4 0.6 0.6 1]

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```
b = fir2(32,f,a, Blackman (33,3));
fir_coeff = round(b.*(2^11-1));
```

14.) Frequency sampling Band pass filter

```
clock_freq = 48e3;
sample_time = 1/clock_freq;
clock_period = 1/(clock_freq*1e-9);
a = [0 0 1 1 0 0]
f = [0 0.4 0.4 0.6 0.6 1]
b = fir2(32,f,a);
fir_coeff = round(b.*(2^11-1));
```

15.) Parks-McClellan optimal Band pass filter

```
clock_freq = 48e3;
sample_time = 1/clock_freq;
clock_period = 1/(clock_freq*1e-9);
a = [0 0 1 1 0 0]
f = [0 0.2 0.4 0.6 0.8 1]
b = firpm(32,f,a);
fir_coeff = round(b.*(2^11-1));
```

16.) Rectangular Band stop filter

```
clock_freq = 48e3;
sample_time = 1/clock_freq;
clock_period = 1/(clock_freq*1e-9);
a = [1 1 0 0 1 1]
f = [0 0.3 0.3 0.7 0.7 1]
b = fir2(32,f,a, rectwin (33));
fir_coeff = round(b.*(2^11-1));
```

17.) Kaiser Band stop filter

```
clock_freq = 48e3;
sample_time = 1/clock_freq;
clock_period = 1/(clock_freq*1e-9);
a = [1 1 0 0 1 1]
f = [0 0.3 0.3 0.7 0.7 1]
b = fir2(32,f,a,Kaiser(33));
fir_coeff = round(b.*(2^11-1));
```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

18.) Blackman Band stop filter

```

clock_freq = 48e3;
sample_time = 1/clock_freq;
clock_period = 1/(clock_freq*1e-9);
a = [1 1 0 0 1 1 ]
f = [0 0.3 0.3 0.7 0.7 1]
b = fir2(32,f,a, Blackman (33,3));
fir_coeff = round(b.*(2^11-1));

```

19.) Frequency sampling Band pass filter

```

clock_freq = 48e3;
sample_time = 1/clock_freq;
clock_period = 1/(clock_freq*1e-9);
a = [1 1 0 0 1 1 ]
f = [0 0.3 0.3 0.7 0.7 1]
b = fir2(32,f,a);
fir_coeff = round(b.*(2^11-1));

```

20.) Parks-McClellan optimal Band pass filter

```


clock_freq = 48e3;
sample_time = 1/clock_freq;
clock_period = 1/(clock_freq*1e-9);
a = [1 1 0 0 1 1 ]
f = [0 0.2 0.4 0.6 0.8 1]
b = firpm(32,f,a);
fir_coeff = round(b.*(2^11-1));

```




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

1.) FIR 32 tap Block Diagram ใน Simulink




2.) ส่วนประกอบภายในของ FIR32tap




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.) โครงสร้างภายใน Input Reordering




4.) FIR 33 tap Block Diagram ใน Simulink




5.) ส่วนประกอบภายในของ FIR33tap

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



6.) แสดง DSPfir32tap/FIR_32tap_GN ที่ใช้สัญญาณจาก audio_core ใน Quartus II

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้