

การพัฒนาชุดปฏิบัติการวงจรคอมไบเนชันและซีเควนเชียลโดยใช้ CPLD

DEVELOPMENT OF COMBINATION AND SEQUENTIAL TRAINING SET  
USING COMPLEX PROGRAMMABLE LOGIC DEVICE



วิทยานิพนธ์นี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรปริญญาครุศาสตร์อุตสาหกรรมมหาบัณฑิต

สาขาวิชาวิศวกรรมไฟฟ้าสื่อสาร

บัณฑิตวิทยาลัย

สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

พ.ศ. 2548

ISBN 974-15-1895-8

สำนักหอสมุดกลาง พระจอมเกล้าลาดกระบัง

การพัฒนาชุดปฏิบัติการวงจรคอมไบเนชันและซีควเอนเชียลโดยใช้ CPLD

DEVELOPMENT OF COMBINATION AND SEQUENTIAL TRAINING SET  
USING COMPLEX PROGRAMMABLE LOGIC DEVICE



อนันศักดิ์ พงษ์เสถียรศักดิ์  
ANANSAK PONGSTHIANSAK

เลขหมู่.....  
เลขทะเบียน..... 60953  
วัน,เดือน,ปี..... - 7 ก.ค. 2549

วิทยานิพนธ์นี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรปริญญาครุศาสตร์อุตสาหกรรมมหาบัณฑิต  
สาขาวิชาวิศวกรรมไฟฟ้าสื่อสาร  
บัณฑิตวิทยาลัย  
สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง  
พ.ศ. 2548

ISBN 974-15-1835-8

11533584

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปเผยแพร่โดยไม่ได้รับอนุญาตจากสำนักหอสมุดกลาง  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้.....

**DEVELOPMENT OF COMBINATION AND SEQUENTIAL TRAINING SET  
USING COMPLEX PROGRAMMABLE LOGIC DEVICE**



**A THESIS SUBMITTED IN PARTIAL FULFILLMENT  
OF THE REQUIREMENT FOR THE DEGREE OF  
MASTER OF SCIENCE IN INDUSTRIAL EDUCATION  
IN ELECTRICAL COMMUNICATIONS ENGINEERING  
SCHOOL OF GRADUATE STUDIES  
KING MONGKUT'S INSTITUTE OF TECHNOLOGY LADKRABANG**

**2005**

**ISBN 974-15-1835-8**

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



**COPYRIGHT 2005**

**SCHOOL OF GRADUATE STUDIES**

**KING MONGKUT'S INSTITUTE OF TECHNOLOGY LADKRABANG**

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

หัวข้อวิทยานิพนธ์

การพัฒนาชุดปฏิบัติการวงจรคอมไบเนชันและ  
ซีเควนเซียลโดยใช้ CPLD

ชื่อนักศึกษา

นายอนันศักดิ์ พงษ์เสถียรศักดิ์

รหัสประจำตัว

43064601

ปริญญา

ครุศาสตร์อุตสาหกรรมมหาบัณฑิต

สาขาวิชา

วิศวกรรมไฟฟ้าสื่อสาร

พ.ศ.

2548

อาจารย์ผู้ควบคุมวิทยานิพนธ์

ผู้ช่วยศาสตราจารย์ วิสุทธิ์ อธิพรธรรม

อาจารย์ผู้ควบคุมวิทยานิพนธ์ร่วม

ผู้ช่วยศาสตราจารย์ กิตติพงศ์ มะโน

### บทคัดย่อ

การวิจัยครั้งนี้มีวัตถุประสงค์ เพื่อสร้างและหาคุณภาพของชุดปฏิบัติการวงจรคอมไบเนชันและซีเควนเซียลโดยใช้ CPLD จากผู้เชี่ยวชาญซึ่งเป็นผู้ปฏิบัติการสอนหรือเป็นผู้ฝึกอบรมเกี่ยวกับวิชาดิจิทัล ระดับอุดมศึกษา จำนวน 10 ท่าน โดยวิธีการสุ่มอย่างง่าย ซึ่งใช้เครื่องมือในการวิจัยประกอบด้วย 1) ชุดปฏิบัติการวงจรคอมไบเนชันและซีเควนเซียลโดยใช้ CPLD 2) ใบงานการทดลอง จำนวน 12 ใบงาน 3) แบบประเมินคุณภาพของชุดปฏิบัติการและใบงานการทดลอง

การสร้างชุดปฏิบัติการวงจรคอมไบเนชันและซีเควนเซียลโดยใช้ CPLD มี 2 ส่วนประกอบคือ ชุดปฏิบัติการและใบงานการทดลอง ได้ดำเนินการเป็นขั้นตอนดังนี้ 1. ศึกษาคำอธิบายรายวิชาดิจิทัลเทคนิค ทฤษฎีที่เกี่ยวข้องกับการสร้าง 2. ออกแบบและสร้าง พร้อมไปกันกับแบบประเมินคุณภาพ 3. เสนอให้อาจารย์ผู้ควบคุมวิทยานิพนธ์ อาจารย์ผู้ควบคุมวิทยานิพนธ์ร่วม และผู้ทรงคุณวุฒิ ตรวจสอบหาข้อบกพร่องเพื่อแก้ไขปรับปรุงให้เรียบร้อย 4. นำเสนอต่อผู้เชี่ยวชาญเพื่อประเมินคุณภาพ

ผลการวิจัยพบว่าชุดปฏิบัติการวงจรคอมไบเนชันและซีเควนเซียลโดยใช้ CPLD ที่สร้างขึ้นมีคุณภาพของชุดปฏิบัติการอยู่ในเกณฑ์ระดับดีซึ่งมีค่าเฉลี่ยเท่ากับ 4.47 ส่วนเบี่ยงเบนมาตรฐานมีค่าเท่ากับ 0.57 และคุณภาพของใบงานการทดลองอยู่ในเกณฑ์ระดับดีซึ่งมีค่าเฉลี่ยเท่ากับ 4.42 ส่วนเบี่ยงเบนมาตรฐานมีค่าเท่ากับ 0.62 ดังนั้น ชุดปฏิบัติการวงจรคอมไบเนชันและซีเควนเซียลโดยใช้ CPLD ที่สร้างขึ้นมีคุณภาพตามสมมติฐานการวิจัย

<b>Thesis Title</b>	Development of Combination and Sequential Training Set Using Complex Programmable Logic Device
<b>Student</b>	Mr. Anansak Pongsthiansak
<b>Student ID</b>	43064601
<b>Degree</b>	Master of Science in Industrial Education
<b>Programme</b>	Electrical Communications Engineering
<b>Year</b>	2005
<b>Thesis Advisor</b>	Assistant Professor Wisuit Atipornturn
<b>Thesis Co-Advisor</b>	Assistant Professor Kitipong Ma-no

### ABSTRACT

The proposes of this research were to construction and evaluation of quality of Combination and Sequential Training Set Using Complex Programmable Logic Device. The samples were 10 experts. The research tools consisted of 1) the Combination and Sequential Training Set Using Complex Programmable Logic Device 2) the 12 laboratory sheets and 3) the achievement test.

The construction of Combination and Sequential Training Set Using Complex Programmable Logic Device has two component in. Training set and laboratory sheets. Using step by 1) learning description Digital Technique Subject and Construction theory 2) Design and Construction with quality achievement 3) Present to Advisor, Co-Advisor and educator to find the problem for repair and 4) Present to experts for evaluate quality.

The results of shown that the quality of the Combination and Sequential Training Set Using Complex Programmable Logic Device reviewed by the experts was at the average mean 4.47, standard deviation at 0.57, which was in the very good level. The quality of laboratory sheet was at the average mean 4.42, standard deviation at 0.62, which was in the good level. Thus, the Combination and Sequential Training Set Using Complex Programmable Logic Device could be used effectively for teaching and learning.

## กิตติกรรมประกาศ

วิทยานิพนธ์นี้สำเร็จลุล่วงได้ด้วยความช่วยเหลือจาก ผศ.วิสุทธิ์ อธิพรธรรม อาจารย์ผู้ควบคุมวิทยานิพนธ์และ ผศ.กิติพงศ์ มะโน อาจารย์ผู้ควบคุมวิทยานิพนธ์ร่วม ที่ได้กรุณาให้คำแนะนำ ความช่วยเหลือ กำลังใจและช่วยตรวจสอบแก้ไขวิทยานิพนธ์ จนวิทยานิพนธ์นี้สำเร็จได้อย่างสมบูรณ์ ผู้วิจัยรู้สึกซาบซึ้งในความกรุณาและขอขอบพระคุณเป็นอย่างสูง

ขอขอบพระคุณอาจารย์ทุกท่านที่ได้ประสิทธิ์ประสาทความรู้ ตลอดจนให้ข้อคิดต่างๆ อันก่อให้เกิดประโยชน์ในการศึกษาค้นคว้าและเป็นแนวทางในการจัดทำวิทยานิพนธ์จนประสบความสำเร็จตามจุดมุ่งหมายที่ได้กำหนดไว้

ขอขอบพระคุณผู้ทรงคุณวุฒิและผู้เชี่ยวชาญทุกท่านที่ได้เสียสละเวลาอันมีค่าเพื่อประเมินคุณภาพเครื่องมือและให้คำปรึกษาพร้อมชี้แนะแนวทางแก้ไขเป็นประโยชน์และมีค่าอย่างยิ่ง

ขอขอบพระคุณ คุณพ่อและคุณแม่ ผู้เป็นที่เคารพรักยิ่ง ที่ได้ให้กำลังใจและให้การสนับสนุนในการศึกษาตลอดมา

ขอขอบพระคุณผู้อำนวยการ รองผู้อำนวยการ อาจารย์และเพื่อนร่วมงานทุกท่าน ในวิทยาลัยการอาชีพบัวใหญ่ ที่ช่วยสนับสนุน เสียสละเวลาและให้กำลังใจในการทำวิทยานิพนธ์จนสำเร็จลุล่วงไปได้ด้วยดี

ขอบคุณภรรยา ลูกสาว พี่น้อง ที่ช่วยสร้างกำลังใจอย่างเสมอมา

คุณค่าและประโยชน์ใดๆ ที่เป็นผลจากวิทยานิพนธ์นี้ ผู้วิจัยขอมอบแต่ คุณพ่อ คุณแม่ ครูอาจารย์ ผู้ให้การสนับสนุนและกำลังใจทุกท่านทั้งที่ได้และไม่ได้เอ่ยนาม ด้วยความเคารพยิ่ง

อนันต์ศักดิ์ พงษ์เสถียรศักดิ์

# สารบัญ

	หน้า
บทคัดย่อภาษาไทย.....	I
บทคัดย่อภาษาอังกฤษ.....	II
กิตติกรรมประกาศ.....	III
สารบัญ.....	IV
สารบัญตาราง.....	VI
สารบัญรูป.....	VII
บทที่ 1 บทนำ.....	1
1.1 ความเป็นมาและความสำคัญของปัญหา.....	1
1.2 วัตถุประสงค์ของการวิจัย.....	5
1.3 สมมติฐานการวิจัย.....	5
1.4 กรอบแนวคิดที่ใช้ในการวิจัย.....	5
1.5 ขอบเขตของการวิจัย.....	6
1.6 ข้อตกลงเบื้องต้น.....	7
1.7 นิยามศัพท์เฉพาะที่ใช้ในการวิจัย.....	7
บทที่ 2 เอกสารและงานวิจัยที่เกี่ยวข้อง.....	9
2.1 การศึกษาเนื้อหาวิชาจิตคิดลเทคนิค.....	9
2.2 การสอนทักษะปฏิบัติ.....	10
2.3 การออกแบบและสร้างชุดทดลอง.....	13
2.4 การประเมินสื่อการสอน.....	17
2.5 ลักษณะรายละเอียดไอซีตระกูล CPLDs.....	23
2.6 งานวิจัยที่เกี่ยวข้อง.....	42
บทที่ 3 วิธีดำเนินการวิจัย.....	44
3.1 การเตรียมการวิจัย.....	44
3.2 ประชากรและกลุ่มตัวอย่าง.....	45
3.3 เครื่องมือที่ใช้ในงานวิจัย.....	45
3.4 การเก็บรวบรวมข้อมูล.....	54
3.5 สถิติที่ใช้ในการวิเคราะห์ข้อมูล.....	55

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

# สารบัญ (ต่อ)

	หน้า
<b>บทที่ 4 ผลการวิเคราะห์ข้อมูล</b> .....	57
4.1 ผลการประเมินคุณภาพของชุดปฏิบัติการ.....	57
4.2 ผลการประเมินคุณภาพของใบงานการทดลอง.....	58
<b>บทที่ 5 สรุปผลการวิจัย อภิปรายผลและข้อเสนอแนะ</b> .....	60
5.1 วัตถุประสงค์ของการวิจัย.....	60
5.2 สมมติฐานการวิจัย.....	60
5.3 ประชากรและกลุ่มตัวอย่าง.....	60
5.4 เครื่องมือที่ใช้ในการวิจัย.....	60
5.5 การเก็บรวบรวมข้อมูล.....	61
5.6 การวิเคราะห์ข้อมูล.....	61
5.7 สรุปผลการวิจัย.....	61
5.8 อภิปรายผลการวิจัย.....	62
5.9 ข้อเสนอแนะจากการวิจัย.....	64
5.10 ข้อเสนอแนะเพื่อการวิจัยครั้งต่อไป.....	64
<b>บรรณานุกรม</b> .....	65
<b>ภาคผนวก ก</b> หนังสือราชการ.....	67
<b>ภาคผนวก ข</b> รายละเอียดของชุดปฏิบัติการ.....	89
<b>ภาคผนวก ค</b> คู่มือการใช้งาน.....	94
<b>ภาคผนวก ง</b> ใบงานการทดลอง.....	108
<b>ภาคผนวก จ</b> แบบสอบถามความคิดเห็นผู้ทรงคุณวุฒิ.....	164
<b>ภาคผนวก ฉ</b> แบบประเมินคุณภาพของชุดปฏิบัติการ.....	171
<b>ภาคผนวก ช</b> การวิเคราะห์ข้อมูล.....	177
<b>ประวัติผู้เขียน</b> .....	193

# สารบัญตาราง

ตารางที่	หน้า
2.1 อุปกรณ์ตระกูล XC9500.....	25
2.2 ขาอุปกรณ์ที่เป็นอินพุตและเอาต์พุตในการบรรจุที่เหมาะสม (ไม่รวมขา JTAG ซึ่งทำหน้าที่พิเศษโดยเฉพาะ).....	25
2.3 การเลือกความปลอดภัยของข้อมูล.....	38
2.4 ตัวแปรแบบจำลองการจับเวลา.....	39
2.5 คุณลักษณะอุปกรณ์ XC9500.....	41
2.6 ประวัติการปรับปรุงแก้ไข.....	42
4.1 ผลการประเมินคุณภาพของชุดปฏิบัติการวงจรคอมไบเนชันและซีเควนเชิล โดยใช้ CPLD โดยผู้เชี่ยวชาญ จำนวน 10 ท่าน.....	57
4.2 ผลการประเมินคุณภาพจากใบงานการทดลอง โดยผู้เชี่ยวชาญ จำนวน 10 ท่าน.....	58



# สารบัญรูป

รูปที่	หน้า
2.1 การออกแบบโครงสร้างภายในของ XC9500	26
2.2 พื้นที่ทำงานของ XC9500	27
2.3 แมคโครเซลล์ XC9500 ภายในพื้นที่ทำงาน	28
2.4 ความสามารถในการตั้งค่าและเริ่มค่าใหม่ และสัญญาณนาฬิกาของแมคโครเซลล์	29
2.5 การใช้ลอคจิกในแมคโครเซลล์ได้โดยตรงจากภาคผลคูณ	29
2.6 การจัดสรร 15 ภาคผลคูณ	30
2.7 การจัดสรรภาคผลคูณที่มีแมคโครเซลล์มากกว่าสองขึ้นไป	31
2.8 ตัวจัดสรรลอคจิกภาคผลคูณ	32
2.9 สวิตช์เมทริกแบบเชื่อมต่อเร็ว	33
2.10 พื้นที่อินพุตและเอาต์พุต และการทำให้เป็นเอาต์พุต	34
2.11 การควบคุมอัตราการทำงานของเอาต์พุต	35
2.12 อุปกรณ์ XC9500	35
2.13 การทำงานขณะโปรแกรมระบบภายใน	36
2.14 แบบจำลองการจับเวลาอย่างง่าย ๆ	39
2.15 แบบจำลองการจับเวลาโดยละเอียด	40
2.16 การกระทำของตัวอุปกรณ์ระหว่างการเพิ่มพลังงาน	41
3.1 ขั้นตอนการสร้างชุดปฏิบัติการวงจรรวม ไบนารีและซีควีนเชียล โดยใช้ CPLD	48
3.2 ขั้นตอนการสร้างโปรแกรมการทดลองวิชาดิจิตอลเทคนิค	51
3.3 ขั้นตอนการสร้างแบบประเมินคุณภาพของชุดปฏิบัติการ	54

# บทที่ 1

## บทนำ

### 1.1 ความเป็นมาและความสำคัญของปัญหา

วิศวกรได้แบ่งวงจรดิจิทัลอิเล็กทรอนิกส์ไว้ 2 กลุ่ม คือ กลุ่มวงจรลอจิกเชิงจัดหมู่ (Combination Logic) อันประกอบไปด้วยเกต (Gate) ชนิดต่างๆ ประกอบกันขึ้นเป็นวงจรลอจิกทำงานได้ตามฟังก์ชัน (Function) ที่กำหนด โดยพิสูจน์ผลการทำงานได้จากตารางความจริง (Truth Table) และใช้ทฤษฎีพีชคณิตบูลีน (Boolean Algebra) ช่วยในการลดรูปวงจรลอจิก (Logic Circuit) และกลุ่มวงจรลอจิกเชิงลำดับ (Sequential Logic) ซึ่งประกอบไปด้วยวงจรลอจิกที่มีเกต และฟลิปฟลอป (Flip Flop) รวมกันเป็นวงจร และสามารถทำงานได้โดยใช้สัญญาณนาฬิกา (Clock Signal) เป็นตัวควบคุมการทำงานของวงจรจะใช้กันมากในวงจรดิจิทัลอิเล็กทรอนิกส์ที่เกี่ยวข้องกับวงจรมับ (Counter) วงจรเลื่อนข้อมูล (Shift Register) และวงจรหน่วยความจำ (Memory) เป็นต้น (นภัทร วจนเทพินทร์. 2541 : 6)

โลกแห่งดิจิทัลมีตัวเลข 1 และ 0 เป็นพื้นฐานสำคัญที่ใช้ระดับสัญญาณของไฟฟ้า คือ ระดับแรงดันต่ำ 0-0.8 โวลต์ เป็นลอจิก 0 (Logic Low) และระดับแรงดันสูง 2-5 โวลต์ เป็นลอจิก 1 (Logic High) เพื่อนำไปควบคุมการทำงานของวงจรรีเลอิเล็กทรอนิกส์ให้สามารถทำงานได้ตามคำสั่ง โดยจากขั้นตอนการทำงานหรือโปรแกรม ซึ่งการดำรงชีวิตในปัจจุบันนี้เราต้องประสบพบเห็นและหลีกเลี่ยงได้ยากจากสิ่งของอุปกรณ์ต่างๆ ที่เป็นเครื่องใช้ไฟฟ้าโดยเข้ามาเกี่ยวข้องและจัดการอย่างมากมายกับชีวิตประจำวัน เช่น เครื่องคำนวณ เครื่องบันทึกเงินสด เครื่องเบิกจ่ายเงินอัตโนมัติ โทรศัพท์เคลื่อนที่ หรือคอมพิวเตอร์ เป็นต้น

วิชาดิจิทัลเป็นศาสตร์แขนงหนึ่งในหลายแขนงของวิชาคณิตศาสตร์ โดยการทำงานหรือใช้งานจะอาศัยสัญญาณไฟฟ้าเพียง 2 ระดับเท่านั้น คือ ระดับลอจิก 0 (แรงดัน 0-0.8 โวลต์) และระดับลอจิก 1 (แรงดัน 2-5 โวลต์) หรืออาจกล่าวได้ว่าดิจิทัลเป็นคณิตศาสตร์อีกแขนงหนึ่งว่าด้วยเหตุและผล ในการศึกษาระบบดิจิทัลหรือแม้แต่ดิจิทัลคอมพิวเตอร์ ผู้เรียนจำเป็นต้องต้องเรียนรู้หลักการและทฤษฎีพื้นฐานทางดิจิทัล ดังนั้น การศึกษาวิชาทฤษฎีวงจรรีเลจึงมีความสำคัญ และจำเป็นอย่างยิ่งที่จะทำให้ผู้เรียนเป็นผู้มีความพร้อมทั้งความรู้ความสามารถ รองรับการพัฒนาการทางวิชาการต่อไป ครอบคลุมชีวิตศึกษา ได้ตระหนักถึงความสำคัญของวิชาดิจิทัล จึงบรรจุและจัดให้มีการเรียนการสอนวิชาดิจิทัล ในหลักสูตรประกาศนียบัตรวิชาชีพ (ปวช.) และประกาศนียบัตรวิชาชีพชั้นสูง (ปวส.) แต่ยังมีปัญหาในการจัดการเรียนการสอน ซึ่งเป็นที่ทราบดีว่าจากการจัดการศึกษาที่ผ่านมาผู้เรียนจำนวนมากไม่ชอบวิชาคณิตศาสตร์ อาจเนื่องมาจาก

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

คณิตศาสตร์ และดิจิทัลเป็นรายวิชาต้องใช้ทักษะในการคิดคำนวณ เนื้อหาส่วนใหญ่ของรายวิชาดิจิทัลที่เป็นเนื้อหาเชิงทักษะ และมีลักษณะเป็นนามธรรมยากต่อการอธิบาย และยกตัวอย่างประกอบให้เห็นอย่างชัดเจน ทำให้การสอนบางครั้งไม่บรรลุวัตถุประสงค์และส่งผลกระทบต่อผู้เรียน โดยทั่วไปผู้สอนจะเป็นผู้กำหนดเนื้อหา หรือทำการปรับเนื้อหาให้เหมาะสมกับผู้เรียนหรือกลุ่มของผู้เรียน ซึ่งมีจุดมุ่งหมายให้เกิดความรู้อันสมควรแก่ระดับการศึกษา และเป็นเครื่องประดับสติปัญญา (กุล อักษรนุ. 2543 : 1)

ปัญหาที่กรมอาชีวศึกษาได้ตระหนักมาดังกล่าว ไม่เพียงแต่วิชาทางทฤษฎีเท่านั้น ที่ผ่านมา วิชาปฏิบัติวงจรดิจิทัล ในหลักสูตรประกาศนียบัตรวิชาชีพ (ปวช.) และประกาศนียบัตรวิชาชีพชั้นสูง (ปวส.) สาขาวิชาช่างอิเล็กทรอนิกส์ กรมอาชีวศึกษา มีการจัดการเรียนการสอนวิชาปฏิบัติแบบทดลองตามใบงาน ซึ่งต้องจัดซื้อครุภัณฑ์เป็นชุดทดลอง โดยนำเข้าจากต่างประเทศ หรือที่ผลิตในประเทศ หรือไม่เช่นนั้นต้องสร้างใช้งานกันเองตามแต่ผู้สอนจะออกแบบให้ตรงกับจุดประสงค์รายวิชา และใช้ไอซีตระกูลทีทีแอล (Transistor Transistor Logic Integrated Circuit : TTL IC) วัสดุฝึกสำคัญที่นำมาใช้งานร่วมกับแผงทดลอง (Breadboard) สำหรับการต่อวงจรเพื่อทำการทดลอง จะพบว่าวัสดุฝึกนั้นเสียหายเป็นประจำ โดยมีสาเหตุมาจาก ผู้เรียนขาดความระมัดระวังในการใช้งานร่วมกันระหว่างตัวไอซีทีทีแอลกับแผงทดลอง สาเหตุความเสียหายต่างๆ มีดังนี้ (สุธีร์ กิจฉวี. 2543 : 3-6)

### 1. เกิดขึ้นในขณะที่ผู้เรียนติดตั้งตัวไอซีทีทีแอลลงบนแผงทดลอง

สาเหตุนี้ ส่วนใหญ่มีมาจากการที่ผู้เรียนขาดความระมัดระวัง ในการติดตั้งตัวไอซีทีทีแอลลงบนแผงทดลอง ทำให้ขาของไอซีทีทีแอลที่มีขนาดเล็กมากนั้นหักได้ง่าย ถ้าการติดตั้งวางตัวไอซีทีทีแอลลงบนแผงทดลองนั้นไม่ตรงกับตำแหน่งของรูบนแผงทดลอง จะทำให้ขาของไอซีทีทีแอลเกิดการพับหรือหักงอได้ เมื่อเกิดเหตุการณ์นี้ขึ้นการทดลองก็จะไม่สำเร็จ ผู้เรียนต้องหาสาเหตุและเมื่อพบว่าสาเหตุนั้นมาจากการพับหรือหักงอของขาไอซีทีทีแอลผู้เรียนจึงต้องถอดตัวไอซีทีทีแอลออกจากแผงทดลองมาทำการดัดขาให้ตรง บางครั้งการดัดขานั้นอาจทำให้ขาหักได้และไม่สามารถนำไอซีทีทีแอลตัวนั้นไปใช้งานได้อีก

### 2. เกิดขึ้นในขณะที่ผู้เรียนถอดตัวไอซีทีทีแอลออกจากแผงทดลอง

สาเหตุนี้ส่วนใหญ่เกิดจากผู้เรียนขาดความระมัดระวังในการถอดตัวไอซีทีทีแอลออกจากแผงทดลองโดยไม่ถูกวิธี หรือเป็นเพราะไม่มีเครื่องมือที่ใช้ในการถอด ผู้เรียนต้องใช้วิธีการถอดไอซีทีทีแอลที่ถูกต้องคือใช้นิ้วควงปลายแบนเล็กๆ มาจับตัวไอซีทีทีแอลออกจากแผงทดลองเป็นแบบลักษณะจับขึ้นข้างละเล็กน้อยสลับกันไปมา จนไอซีทีทีแอลหลุดออกมาเองจากแผงทดลอง ทำให้ขาของไอซีทีทีแอลนั้นไม่หักหรืองอได้ ถ้าผู้เรียนขาดความระมัดระวังในการถอดตัวไอซีทีทีแอลสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

แอลออกจากแผงทดลองอย่างถูกต้องทำให้ขาที่มีขนาดเล็กมากนั้นหักได้ง่าย หรือในบางครั้งขาอาจหักคาอยู่ในรูของแผงทดลอง ถ้าเป็นเช่นนี้ทำให้แผงทดลองนั้นเสียหายได้

**3. เกิดจากการที่ผู้เรียนติดตั้งตัวไอซีทีที่แอลลงบนแผงทดลอง ที่มีลักษณะขากลบสลับด้าน**  
 การที่ผู้เรียนติดตั้งตัว ไอซีทีที่แอลลงบนแผงทดลอง ที่มีลักษณะขากลบสลับด้านกัน หรือกลับหัวกลับหางของตัว ไอซีทีที่แอลนั่นเอง ทำให้ตำแหน่งขาของ ไอซีทีที่แอลนั้นผิดไป สายต่อวงจรที่ผู้เรียนได้ต่อตามที่ได้ออกแบบไว้นั้นจะผิดไปด้วย ทำให้การทดลองไม่สำเร็จผู้เรียนต้องหาสาเหตุ และพบว่าเกิดจากการติดตั้งตัว ไอซีทีที่แอลที่ลงบนแผงทดลองนั้นขาสลับด้านกัน จึงต้องถอดตัว ไอซีทีที่แอลออกจากแผงทดลอง และติดตั้งลงไปใหม่ ถ้าการถอดตัว ไอซีทีที่แอลออกจากแผงทดลองนั้น ขาดความระมัดระวัง หรือลืมที่จะต้องปิดสวิทซ์ไฟฟ้าของแผงทดลองก่อนทุกครั้งที่จะทำการถอดตัว ไอซีทีที่แอล มีผลทำให้ ไอซีทีที่แอลตัวนั้นเสียหายได้ อีกทั้งถ้าขาดความระมัดระวังในการถอด ไอซีทีที่แอลออกจากแผงทดลองอีก จะทำให้ ไอซีทีที่แอลยิ่งบอบช้ำ และมีอายุการใช้งานสั้นลง

**4. เกิดจากความผิดพลาดในการเดินสายไฟต่อวงจรในการทดลองบนแผงทดลอง**  
 จากการศึกษาที่ผู้เรียนเดินสายไฟต่อวงจรในการทดลองบนแผงทดลองผิดพลาดไม่ถูกต้องตรงตามวงจรที่ได้ออกแบบไว้จะเกิดขึ้นได้เสมอ คือ มีความสับสนเกิดขึ้นตรงระหว่างจุดขาตำแหน่งของอุปกรณ์ต่างๆ ในวงจร ทำให้การต่อสายไฟสลับจุดตำแหน่งของขาอุปกรณ์เกิดขึ้นได้ จึงไม่เป็นไปตามวงจรที่ได้ออกแบบไว้ ถ้าวางจรที่ออกแบบมีอุปกรณ์จำนวนมากทำให้ต้องใช้สายไฟในการต่อวงจรจำนวนมากเช่นกัน สร้างความสับสนยิ่งขึ้นในการค้นหาจุดตำแหน่งที่ต่อสายไฟผิดพลาดเกิดความยุ่งยากใช้เวลามากในการค้นหาจุดผิดพลาด และตรวจปรับแก้ไข อีกทั้งยังใช้พื้นที่ของแผงทดลองเป็นบริเวณกว้างมากในกรณีที่วงจรมีขนาดใหญ่ การต่อสายไฟที่ผิดพลาดระหว่างขาตัวอุปกรณ์บนแผงทดลอง ทำให้วงจรไม่สามารถทำงานได้ตรงตามที่ได้ออกแบบไว้จึงทำให้การทดลองไม่สำเร็จ ผู้เรียนต้องหาสาเหตุ และพบว่าสาเหตุนั้นมาจากการที่ผู้เรียนเดินสายไฟต่อวงจรในการทดลองบนแผงทดลองไม่ถูกต้องตรงตามวงจรที่ได้ออกแบบไว้ ถ้าสายไฟเส้นนั้นไม่ใช่สายไฟที่เป็นสายไฟจ่ายพลังงาน (Power Supply) สามารถแก้ไขให้วงจรทำงานได้ แต่ถ้าสายไฟเส้นนั้นเป็นสายไฟจ่ายพลังงานอาจทำให้เกิดความเสียหายกับอุปกรณ์ต่างๆ ที่ติดตั้งบนแผงทดลองได้ โดยเฉพาะ ไอซีทีที่แอลมักเสียหายได้ง่ายจากการต่อพลังงานเข้าผิดขา

จากสาเหตุต่างๆ ดังกล่าวนั้น สามารถทำความเข้าใจเกี่ยวกับตัว ไอซีทีที่แอล และแผงทดลองได้เป็นเหตุให้ต้องซ่อมแซมแผงทดลอง และต้องจัดซื้อวัสดุฝึก ไอซีทีที่แอลเพื่อสำรองไว้ใช้ในการทดลอง จึงจำเป็นอย่างยิ่งที่ต้องหาแนวทางในการแก้ไขปัญหาสาเหตุดังที่กล่าวมา

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การแก้ไขปัญหานั้นส่วนหนึ่งของวัสดุฝึกนั้นผู้วิจัยได้เห็นข้อดีของชิพ (Chip) ตระกูลซีพีแอลดี (Complex Programmable Logic Device : CPLD) ซึ่งมีความสามารถในการแก้ไขปัญหาที่กล่าวมาไว้ได้โดยสามารถแจกแจงประสิทธิภาพได้ดังนี้

1. การออกแบบวงจรดิจิทัลสามารถออกแบบได้หลายๆ วงจร หรือวงจรที่มีขนาดใหญ่ด้วยเครื่องคอมพิวเตอร์โดยใช้งานร่วมกันกับชิพได้
2. ชิพซีพีแอลดี มีความสามารถที่จะเก็บลอจิกเกตได้จำนวนหลายร้อยตัว และฟลิปฟล็อปหลายสิบตัว เอาไว้ได้ภายในชิพเพียงตัวเดียว
3. โปรแกรมที่ใช้งานร่วมกันกับชิพ สามารถจำลองการทำงานของวงจรที่ออกแบบมานั้นว่าวงจรทำงานได้ถูกต้องหรือไม่
4. วงจรที่ออกแบบมาได้นั้น หลังจากการจำลองการทำงานที่ถูกต้องตรงตามความต้องการของผู้ออกแบบแล้ว ในขั้นตอนสุดท้ายจะทำการดึงข้อมูล (Down Load) ของวงจรที่ออกแบบได้ถูกต้อง และนำมาเก็บไว้ในชิพซีพีแอลดีเพียงตัวเดียวเท่านั้น
5. ชิพซีพีแอลดีมีเบอร์ให้เลือกใช้งานได้ตามความต้องการของจำนวนแมโครเซลล์ (Macro Cell) ที่อยู่ภายในชิพ ถ้าจำนวนแมโครเซลล์ภายในชิพมีจำนวนมากจะสามารถออกแบบวงจรที่มีจำนวนลอจิกเกต และฟลิปฟล็อปภายในได้มากขึ้นเช่นกัน
6. การดึงข้อมูลวงจรลงในชิพ สามารถทำการดึงข้อมูลวงจรผ่านทางพอร์ตขนาน (Parallel Port) ของเครื่องคอมพิวเตอร์เป็นในลักษณะ ไอเอสพี (In System Programming : ISP) ตรงตามมาตรฐาน IEEE 1149.1 Boundary Scan (JTAG)
7. การดึงข้อมูลวงจรลงในชิพ สามารถทำได้โดยไม่ต้องถอดชิพออกจากวงจร
8. การดึงข้อมูลวงจร หรือกระบวนการอ่านหรือเขียนวงจรลงในชิพ สามารถทำได้ประมาณ 10,000 ครั้ง

การออกแบบระบบดิจิทัลสมัยใหม่ในปัจจุบันซึ่งรวมไปถึงการออกแบบระบบดิจิทัลที่ไม่ซับซ้อนในระดับต่ำจนถึงระบบดิจิทัลที่ซับซ้อนในระดับสูง และเหมาะสมสำหรับการศึกษาและนำไปใช้งานจริงในระบบดิจิทัลต่างๆ ไปมีอยู่ด้วยกันหลายรูปแบบ มีรูปแบบหนึ่งกำลังเป็นที่สนใจสำหรับการออกแบบระบบดิจิทัล คือการออกแบบวงจรดิจิทัลลงบนชิพประเภท Field Programmable เช่น PLD, CPLD, FPLD และ FPGA ซึ่งเป็นชิพที่ผู้ออกแบบสามารถโปรแกรมวงจรที่ออกแบบไว้ด้วยตนเองลงไปบนชิพได้เองโดยไม่ต้องไปโรงงานเพื่อผลิตต้นแบบ และสามารถทำได้นับครั้งไม่ถ้วน โดยไม่มีความเสี่ยงหรือค่าใช้จ่ายเพิ่มเติมใดๆ ทั้งสิ้น การออกแบบทำได้ง่ายโดยใช้ภาษา HDL (Hardware Description Language) ใช้อธิบายลักษณะการทำงานของวงจรแทนโดยผู้ออกแบบไม่จำเป็นต้องมีความรู้ด้านโครงสร้างของฮาร์ดแวร์เลยก็ได้ และในปัจจุบันหลายๆ บริษัทมีการ์ดวงจรที่มีชิพประเภทนี้อยู่ เพื่อใช้งานในด้านควบคุมการทำงานของเครื่องจักรที่ใช้ในการผลิตเพื่อรองรับการเปลี่ยนแปลงของเทคโนโลยีในอนาคต โดยเพียงแค่โปรแกรมเอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ฮาร์ดแวร์ หรือวงจรดิจิทัลที่เราออกแบบลงไปแทนที่ฮาร์ดแวร์หรือวงจรดิจิทัลในการ์ดตัวเดิมเท่านั้น รวมถึงวงจรระบบการทำงานของอุปกรณ์อิเล็กทรอนิกส์หลายๆ ตัวที่มี ชิพประเภท Field Programmable เป็นส่วนประกอบ (มหาวิทยาลัยเทคโนโลยีมหานคร. 2547 : 1)

เห็นได้ว่าเทคโนโลยีทางด้านไอซีที่เกี่ยวข้องกับดิจิทัลมีการพัฒนาที่ดีขึ้น สามารถนำมาใช้ประโยชน์ในการเรียนการสอนได้ ซึ่งการใช้องค์ประกอบอย่างใดอย่างหนึ่งของกลวิธีการจัดการเรียนการสอนเพื่อเพิ่มพูนประสิทธิภาพ ก็คือการใช้เทคโนโลยีมาช่วย เพื่อให้นำมาปรับใช้ให้เหมาะสมกับการเรียนการสอนในชั้นเรียน บุปผชาติ ทัททิกรณ์ (อ้างใน สุธีร์ กิจฉวี. 2543 : 6)

สรุปได้ว่าผู้วิจัยจะนำชิพซีพีแอลดี ซึ่งมีเทคโนโลยีที่ดีกว่าไอซีทีทีแอล มาพัฒนาสร้างเป็นชุดปฏิบัติการวงจรคอมไบเนชันและซีเควนเซียลโดยใช้ CPLD เพื่อให้ผู้เรียนได้ฝึกปฏิบัติตามใบงานภาคปฏิบัติของวิชาดิจิทัลเทคนิค รหัสวิชา 3105-1004 หลักสูตรประกาศนียบัตรวิชาชีพชั้นสูง (ปวส.) สาขาวิชาช่างอิเล็กทรอนิกส์ พ.ศ. 2546 สำนักงานคณะกรรมการการอาชีวศึกษา

## 1.2 วัตถุประสงค์ของการวิจัย

เพื่อสร้าง และหาคุณภาพของชุดปฏิบัติการวงจรคอมไบเนชันและซีเควนเซียลโดยใช้ CPLD ในวิชาดิจิทัลเทคนิค รหัสวิชา 3105-1004 หลักสูตรประกาศนียบัตรวิชาชีพชั้นสูง (ปวส.) สาขาวิชาช่างอิเล็กทรอนิกส์ พ.ศ. 2546 สำนักงานคณะกรรมการการอาชีวศึกษา

## 1.3 สมมติฐานการวิจัย

ชุดปฏิบัติการวงจรคอมไบเนชันและซีเควนเซียล โดยใช้ CPLD ที่สร้างขึ้นจะมีคุณภาพจากการประเมินของผู้เชี่ยวชาญในแต่ละรายการประเด็นอยู่ในระดับดี คือ มีคะแนนค่าเฉลี่ย 3.5 ขึ้นไป

## 1.4 กรอบแนวคิดที่ใช้ในการวิจัย

การพัฒนาชุดปฏิบัติการวงจรคอมไบเนชันและซีเควนเซียล โดยใช้ CPLD มีแนวทางการออกแบบ และสร้างชุดทดลอง เป็นขั้นตอนดังนี้ (วัลลภ จันทรตระกูล. 2543 : 111-114)

1. กำหนดจุดประสงค์ในการนำอุปกรณ์ทดลองหรือสาริตไปใช้ในการสอน
2. กำหนดหน้าที่ของอุปกรณ์
3. ศึกษาพิจารณาปัจจัยที่จะทำให้อุปกรณ์ทำงานได้ตามรายการหน้าที่
4. วิเคราะห์ และตัดสินใจเลือกชิ้นส่วนประกอบของอุปกรณ์
5. สร้างต้นแบบ และตรวจสอบ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

6. เขียนแบบงาน
7. การเตรียมเอกสารประกอบ

## 1.5 ขอบเขตของการวิจัย

ชุดปฏิบัติการวงจรรวมไบเนชันและซีควนเชียลโดยใช้ CPLD ที่สร้างขึ้นใช้สำหรับการเรียนการสอนวิชาดิจิทัลเทคนิค รหัสวิชา 3105-1004 ตามหลักสูตรประกาศนียบัตรวิชาชีพชั้นสูง (ปวส.) สาขาวิชาช่างอิเล็กทรอนิกส์ พ.ศ. 2546 สำนักงานคณะกรรมการการอาชีวศึกษา ซึ่งกำหนดไว้ทั้งสิ้น 12 เรื่อง ดังนี้

1. วงจรรวมไบเนชันและวงจรถอดจิก
2. การลดรูปสมการ
3. วงจรคำนวณทางคณิตศาสตร์
4. วงจรมัลติเพล็กซ์และดีมัลติเพล็กซ์
5. วงจรเข้ารหัสและวงจรถอดรหัส
6. คอมพารเตอร์และบัพเฟอร์
7. โมโนสเตเบิลและสัญญาณนาฬิกา
8. ฟลิปฟลอป
9. วงจรนับแบบอะซิงโครนัสและแบบซิงโครนัส
10. วงจรเลื่อนข้อมูล
11. โครงสร้างและการใช้งานหน่วยความจำแบบต่าง ๆ
12. วงจรเปลี่ยนสัญญาณดิจิทัลกับแอนะล็อก

### 1.5.1 ประชากรและกลุ่มตัวอย่าง

การวิจัยครั้งนี้ครอบคลุมประชากร และกลุ่มตัวอย่าง ดังนี้

1. ประชากร คือ ผู้เชี่ยวชาญที่ประเมินคุณภาพชุดปฏิบัติการวงจรรวมไบเนชันและซีควนเชียลโดยใช้ CPLD ซึ่งเป็นผู้ปฏิบัติการสอน หรือเป็นผู้ฝึกอบรมเกี่ยวกับวิชาดิจิทัลหรือวิชาที่มีเนื้อหาคล้ายคลึงกัน สัมพันธ์กัน หรือเป็นผู้วิจัยที่เกี่ยวข้องกับงานด้านดิจิทัลอิเล็กทรอนิกส์ ระดับอุดมศึกษา หรือหน่วยงานวิจัยที่เกี่ยวข้องกับงานด้านดิจิทัลอิเล็กทรอนิกส์
2. กลุ่มตัวอย่าง คือ ผู้เชี่ยวชาญที่ประเมินคุณภาพชุดปฏิบัติการวงจรรวมไบเนชันและซีควนเชียลโดยใช้ CPLD จำนวน 10 ท่าน โดยเลือกจากการสุ่มอย่างง่าย

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## 1.5.2 ตัวแปรที่ศึกษา

ตัวแปรที่ศึกษา คือ คุณภาพของชุดปฏิบัติการวงจรคอมพิวเตอร์ไบเนชันและซีเควนเซียลโดยใช้ CPLD

## 1.6 ข้อตกลงเบื้องต้น

1. ชุดปฏิบัติการวงจรคอมพิวเตอร์ไบเนชันและซีเควนเซียลโดยใช้ CPLD ที่สร้างขึ้นจะใช้ไอซีตระกูล XC9500 รูปแบบตัวถัง PC44 ขา เป็นตัวประกอบหลักพร้อม โปรแกรมประกอบ คือ Xilinx Foundation Series F2.1i (Student Edition) ซึ่งเป็นเทคโนโลยีของ บริษัท Xilinx
2. เครื่องไมโครคอมพิวเตอร์ ที่ใช้โปรแกรมประกอบ คือ Xilinx Foundation Series F2.1i (Student Edition) จะทำงานภายใต้ระบบปฏิบัติการไมโครซอฟท์วินโดวส์ 98
3. การประเมินของผู้เชี่ยวชาญถือว่าได้กระทำไปด้วยความสุจริตใจ และความจริงใจ ซึ่งแสดงถึงความรู้สึกอันแท้จริง

## 1.7 นิยามศัพท์เฉพาะที่ใช้ในการวิจัย

เพื่อความเข้าใจที่ถูกต้องตามวัตถุประสงค์ของการวิจัย จึงกำหนดความหมายของคำต่างๆ ที่ใช้ในการวิจัย ดังนี้ คือ

1. ผู้เชี่ยวชาญประเมินคุณภาพ หมายถึง เป็นผู้ปฏิบัติการสอน หรือเป็นผู้ฝึกอบรมเกี่ยวกับ วิชาดิจิทัล หรือวิชาที่มีเนื้อหาคล้ายคลึงกัน สัมพันธ์กัน หรือเป็นผู้วิจัยที่เกี่ยวข้องกับงานด้าน ดิจิตอลอิเล็กทรอนิกส์ ระดับอุดมศึกษา หรือหน่วยงานวิจัยที่เกี่ยวข้องกับงานด้านดิจิทัล อิเล็กทรอนิกส์
2. ชุดปฏิบัติการ หมายถึง ชุดปฏิบัติการวงจรคอมพิวเตอร์ไบเนชันและซีเควนเซียลโดยใช้ CPLD พร้อมโปรแกรมประกอบ คือ Xilinx Foundation Series F2.1i (Student Edition) ใบบางการทดลอง และคู่มือการใช้งาน วิชาดิจิทัลเทคนิค รหัสวิชา 3105-1004 ตามหลักสูตรประกาศนียบัตรวิชาชีพ ชั้นสูง (ปวส.) สาขาวิชาช่างอิเล็กทรอนิกส์ พ.ศ. 2546 สำนักงานคณะกรรมการการอาชีวศึกษา
3. เนื้อหา หมายถึง ทฤษฎีประกอบใบบางการทดลองที่ให้ในส่วนของความรู้ ความจำ เกี่ยวกับ เครื่องมือ และอุปกรณ์ซึ่งใช้ในการทดลอง รวมทั้งความรู้ที่เป็นทฤษฎีประกอบการทดลองวิชา ดิจิตอลเทคนิค รหัสวิชา 3105-1004 ตามหลักสูตรประกาศนียบัตรวิชาชีพชั้นสูง (ปวส.) สาขาวิชา ช่างอิเล็กทรอนิกส์ พ.ศ. 2546 สำนักงานคณะกรรมการการอาชีวศึกษา
4. ใบบางการทดลอง หมายถึง เอกสารการเรียนรู้ภาคปฏิบัติของวิชาดิจิทัลเทคนิค รหัส วิชา 3105-1004 ตามหลักสูตรประกาศนียบัตรวิชาชีพชั้นสูง (ปวส.) สาขาวิชาช่างอิเล็กทรอนิกส์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

พ.ศ. 2546 สำนักงานคณะกรรมการการอาชีวศึกษา ที่เป็นไปตามลำดับอย่างเป็น ขั้นตอน รวมทั้ง บันทึกลงผลของการปฏิบัติลงในตารางที่กำหนด เช่น ตัวเลขที่วัดได้จากการทดลอง กราฟ หรืออื่น ๆ ลงในตารางที่กำหนดให้ เป็นต้น

5. คุณภาพของชุดปฏิบัติการ หมายถึง การประเมินรายการประเด็นต่างๆ ของชุดปฏิบัติการและใบงานการทดลองที่วัดได้จากแบบประเมินคุณภาพ โดยผู้เชี่ยวชาญ ซึ่งมีค่าคะแนนเฉลี่ยไม่ต่ำกว่า 3.50

6. แบบประเมินคุณภาพ หมายถึง เครื่องมือที่เป็นเอกสารแบบประเมินคุณภาพของชุดปฏิบัติการและใบงานการทดลอง โดยผู้วิจัยสร้างขึ้นเป็นรูปแบบการให้คะแนนในแต่ละรายการ ประเด็นมีค่าระดับคุณภาพตั้งแต่ 1 ถึง 5 สามารถบันทึก และแสดงข้อมูลที่ได้รับการประเมินของ ผู้เชี่ยวชาญ



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## บทที่ 2

### เอกสารและงานวิจัยที่เกี่ยวข้อง

การวิจัยการพัฒนาชุดปฏิบัติการวงจรคอมพิวเตอร์แบบขนานและซีเคาน์เช็ลโดยใช้ CPLD ตามหลักสูตรประกาศนียบัตรวิชาชีพชั้นสูง (ปวส.) สาขาวิชาช่างอิเล็กทรอนิกส์ สำนักงานคณะกรรมการการอาชีวศึกษา ผู้วิจัยได้ศึกษาเอกสาร และงานวิจัยที่เกี่ยวข้องกับการสร้างชุดปฏิบัติการเพื่อให้ผู้เรียนในระดับประกาศนียบัตรวิชาชีพชั้นสูง (ปวส.) ใช้ในภาคปฏิบัติ ซึ่งมีรายละเอียดตามลำดับดังนี้

- 2.1 ศึกษาเนื้อหาวิชาดิจิตอลเทคนิค
- 2.2 การสอนทักษะปฏิบัติ
- 2.3 การออกแบบและสร้างชุดทดลอง
- 2.4 การประเมินสื่อการสอน
- 2.5 ลักษณะรายละเอียดไอซีตระกูล CPLD
- 2.6 งานวิจัยที่เกี่ยวข้อง

#### 2.1 การศึกษาเนื้อหาวิชาดิจิตอลเทคนิค

วิชาดิจิตอลเทคนิค รหัสวิชา 3105-1004 ตามหลักสูตรประกาศนียบัตรวิชาชีพชั้นสูง (ปวส.) สาขาวิชาช่างอิเล็กทรอนิกส์ พ.ศ. 2546 สำนักงานคณะกรรมการการอาชีวศึกษา มีรายละเอียดดังนี้ (สำนักงานคณะกรรมการการอาชีวศึกษา. 2546 : 14-15)

##### 2.1.1 จุดประสงค์รายวิชา

1. เพื่อให้มีความเข้าใจหลักการการทำงานของอุปกรณ์และวงจรดิจิตอล
2. เพื่อให้สามารถปฏิบัติการออกแบบวงจรดิจิตอลแบบคอมพิวเตอร์แบบขนานและซีเคาน์เช็ล
3. เพื่อให้สามารถวัด ทดสอบอุปกรณ์และวงจรดิจิตอล
4. เพื่อให้มีทัศนคติในการทำงานด้วยความประณีต รอบคอบ ปลอดภัย ตระหนักถึง

คุณภาพของงานและมีจริยธรรมในงานอาชีพ

##### 2.1.2 มาตรฐานรายวิชา

1. วิเคราะห์หลักการการทำงานของอุปกรณ์และวงจรดิจิตอล
2. ออกแบบวงจรดิจิตอลแบบคอมพิวเตอร์แบบขนานและซีเคาน์เช็ล
3. วัด ทดสอบอุปกรณ์และวงจรดิจิตอล

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

#### 4. ประยุกต์ใช้งานอุปกรณ์และวงจรดิจิทัลในงานอุตสาหกรรม จุดประสงค์ มาตรฐานและคำอธิบายรายวิชา สาขาวิชาอิเล็กทรอนิกส์

##### 2.1.3 คำอธิบายรายวิชา

ศึกษาและปฏิบัติ การวิเคราะห์และออกแบบ วงจรคอมไบเนชัน การลดรูปสมการ วงจร ลอจิกเกต วงจรมัลติเพล็กซ์ วงจรดีมัลติเพล็กซ์ วงจรดีโคเดอร์ วงจรเอ็นโคเดอร์ วงจรคอมพารเตอร์ วงจรโมโนสเตเบิล วงจรสร้างสัญญาณคล็อก ฟลิปฟลอป วงจรเคาน์เตอร์ วงจรซีพรีดีสเตอร์ บัฟเฟอร์ วงจรคำนวณทางคณิตศาสตร์ โครงสร้างและการใช้งานหน่วยความจำแบบต่างๆ วงจรเปลี่ยนสัญญาณระหว่างแอนะล็อกกับดิจิทัลและการประยุกต์ใช้งานในทางอุตสาหกรรม

จากหลักสูตรวิชาดิจิทัลเทคนิคนี้ สามารถจำแนกเรื่องการเรียนรู้การสอน เพื่อให้ผู้เรียนสามารถปฏิบัติงานในภาคปฏิบัติได้ดังนี้

1. วงจรคอมไบเนชันและวงจรถลอจิก
2. การลดรูปสมการ
3. วงจรคำนวณทางคณิตศาสตร์
4. วงจรมัลติเพล็กซ์และดีมัลติเพล็กซ์
5. วงจรเข้ารหัสและวงจรถอดรหัส
6. คอมพารเตอร์และบัฟเฟอร์
7. วงจรโมโนสเตเบิลและสัญญาณนาฬิกา
8. ฟลิปฟลอป
9. วงจรนับแบบอะซิงโครนัสและแบบซิงโครนัส
10. วงจรเลื่อนข้อมูล
11. โครงสร้างและการใช้งานหน่วยความจำแบบต่างๆ
12. วงจรเปลี่ยนสัญญาณดิจิทัลกับแอนะล็อก

## 2.2 การสอนทักษะปฏิบัติ

การสอนทักษะปฏิบัติจะเน้นในเรื่องการฝึกทักษะ หรือ Psychomotor Domain ให้ผู้เรียนฝึกฝนเพื่อผลแห่งการปฏิบัติได้ ทำได้แล้วยังช่วยเสริมจุดมุ่งหมายด้านความรู้และเปลี่ยนแปลงทัศนคติได้ด้วย การสอนแบบฝึกปฏิบัตินี้ จะรวมถึงการเรียนรู้ในห้องทดลอง (Laboratory) การสอนแบบทดลอง (Experimentation) และการฝึกฝน (Practicals) ต่างๆ เป็นต้น (สุชาติ ศิริสุข ไพบุลย์. 2526 :30-33)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### 2.2.1 จุดมุ่งหมายของการสอนทักษะปฏิบัติ

หัวใจของการสอนทักษะปฏิบัติ คือ การให้ผู้เรียนได้ลงมือปฏิบัติในสิ่งที่เรียนนั้น แล้วผู้เรียนจะรู้ได้ในทันทีว่า สิ่งที่เขาทำนั้นเป็นอย่างไร การเรียนรู้จะเกิดขึ้นจากการลงมือทำนั่นเอง เหมือนกับคำสุภาษิตไทยที่ว่า สิบปากว่าไม่เท่าตาเห็น สิบตาเห็นไม่เท่ามือคลำ สิบมือคลำไม่เท่าลงมือทำเอง หรือภาษาอังกฤษใช้ว่า Practicals involve learning by doing นอกจากนี้จุดมุ่งหมายดังกล่าว การสอนแบบปฏิบัติยังมีจุดมุ่งหมายในรายละเอียด ซึ่งอาจนำมาพิจารณาได้อีกหลายประการ เช่น

1. ให้ผู้เรียนรู้จักและคุ้นเคยกับเครื่องมือและอุปกรณ์ที่สำคัญ
2. ให้ผู้เรียนคุ้นเคยกับการวางแผนเตรียมการและทดลองใช้เครื่องมือปฏิบัติการและการฝึกปฏิบัติต่างๆ
3. เพื่อฝึกฝนและพัฒนาความสามารถในการสังเกต รวบรวมและตีความข้อมูลต่างๆ ที่ได้จากห้องปฏิบัติการ หรือฝึกปฏิบัติต่างๆ
4. เพื่อฝึกฝนและพัฒนาความสามารถในการเสนอรายงานผลการฝึกปฏิบัติที่ดีและมีความเหมาะสม
5. เพื่อพัฒนาความสามารถของผู้เรียนในการที่จะรวบรวมและสัมพันธ์แนวคิด หลักการ และความรู้ต่างๆ เข้าด้วยกัน เพื่อมองเห็นภาพรวมของวิชานั้นๆ
6. เพื่อประยุกต์หลักการทั่วไปเข้ากับสถานการณ์จริงในห้องทดลอง หรือในการปฏิบัติภาคสนามอื่นๆ
7. เพื่อให้เห็นปัญหาและพิจารณาถึงทางเลือกในการดำเนินงานปฏิบัติสิ่งต่างๆ
8. เพื่อให้รู้จักวิเคราะห์ผลของการฝึกต่อสมมุติฐานที่ตั้งไว้และวิเคราะห์ผลที่เกิดขึ้นกับการปฏิบัติจริงในชีวิตประจำวัน
9. เพื่อส่งเสริม พัฒนาทัศนคติที่ดีและก่อให้เกิดความภาคภูมิใจในงานอาชีพด้านต่างๆ

### 2.2.2 องค์ประกอบของการสอนทักษะปฏิบัติ

#### 2.2.2.1 สถานที่ฝึกปฏิบัติ

มีองค์ประกอบที่สำคัญโดยทั่วไป คือ

1. สถานที่นั้น จะต้องเหมาะกับจุดมุ่งหมายและวิธีการ
2. เป็นสถานที่ที่มีความพร้อม
3. เป็นสถานที่ยินดีและเต็มใจ
4. เป็นสถานที่มีความยืดหยุ่นตามสมควร
5. เป็นสถานที่ควรเป็นแบบฉบับได้

### 2.2.2.2 อุปกรณ์และเครื่องมือ

1. เครื่องมือ และอุปกรณ์ต้องมีพอเพียงกับจำนวนผู้เรียน
2. เครื่องมือและอุปกรณ์ควรจะอยู่ในสภาวะที่พร้อมจะใช้งานได้
3. เครื่องมือและอุปกรณ์ควรใช้ได้อย่างไม่จำกัดเวลา หรือเปิดเวลาให้กว้างและยืดหยุ่นได้

หยุ่นได้

4. เครื่องมือเครื่องใช้ควรเป็นของที่ทำขึ้นเอง หาซื้อและหรือปรับปรุงขึ้นได้ใน

ประเทศที่มีอยู่ของเราเอง

### 2.2.2.3 เอกสารการฝึกปฏิบัติ

1. คู่มือฝึกปฏิบัติ ควรประกอบด้วย

- 1.1 บทนำ ความหมาย ความสำคัญ
- 1.2 วัตถุประสงค์ของการฝึกปฏิบัติ
- 1.3 การเตรียมตัวของผู้เรียน
- 1.4 แนะนำเครื่องมือ เครื่องใช้ อุปกรณ์
- 1.5 ลำดับขั้นของการฝึก การลงมือทำ (วิธีทดลอง)
- 1.6 การบันทึก การสังเกต การสรุปสิ่งที่ฝึก
- 1.7 แบบบันทึก หรือตารางเพื่อใช้บันทึกข้อสังเกต
- 1.8 ปัญหาและอุปสรรคที่อาจเกิดขึ้น
- 1.9 คำศัพท์ หรือทฤษฎีพื้นฐานที่ควรทราบ
- 2.0 คำถาม หรือการประเมินผลต่อการฝึกปฏิบัติ
- 2.1 บทสรุป คำลงท้าย หรือข้อคิดทั่วไป
- 2.2 หนังสือ หรือเอกสารอ้างอิง

2. เอกสารประกอบ หมายถึง เอกสารที่เป็นเนื้อหา หรือทฤษฎีที่เกี่ยวข้องกับงาน

ปฏิบัติ หรือทดลอง

3. เอกสารคำแนะนำอื่นๆ เอกสารอื่นๆ ที่นอกเหนือจากที่กล่าวมาแล้ว แต่มีความสำคัญ จำเป็นในการอ้างอิงและประกอบการฝึกปฏิบัติในรูปแบบต่างๆ

### 2.2.3 รูปแบบและการดำเนินการของการสอนทักษะปฏิบัติ

การฝึกปฏิบัติในแวนนี้ มุ่งส่งเสริมจุดประสงค์ของการศึกษาในส่วนที่เกี่ยวกับการเข้าใจ และเห็นจริงตามทฤษฎีและหลักการที่มีอยู่แล้ว นอกจากนี้ยังเน้นที่การฝึกฝนเพื่อให้สามารถ ปฏิบัติได้ โดยยังไม่เน้นข้อค้นพบใหม่ๆ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### 2.2.3.1 การทดลอง (Laboratory)

การทดลอง (Laboratory) ในห้องทดลอง เป็นการฝึกปฏิบัติอีกอย่างหนึ่งที่มุ่งให้ผู้เรียน ได้เรียนรู้หลักการและข้อเท็จจริงจากการที่คนอื่นๆ ได้ค้นพบไว้แล้ว เป็นการทวนและย้ำว่าผลที่ได้ เป็นไปตามที่ได้มีผู้ศึกษาไว้อย่างไรบ้าง เป็นการพิสูจน์ทฤษฎีที่ได้ศึกษามาแล้วในชั้นเรียนและส่วนมากจะฝึกปฏิบัติในสิ่งที่คนอื่นได้ฝึกและได้ผลมาแล้ว

นอกจากจะเป็นการพิสูจน์ทฤษฎีดังกล่าวแล้ว การทดลองในแนวนี้อีกมุ่งที่จะให้ผู้เรียน ได้คุ้นเคยกับเครื่องมือเครื่องมือและอุปกรณ์ต่างๆ รู้จักที่จะใช้เครื่องมือและอุปกรณ์ต่างๆ อย่างถูกต้องเหมาะสม เป็นการเริ่มต้นของการประดิษฐ์คิดค้นสิ่งใหม่ต่อไป

การฝึกปฏิบัติในแนวนี้นี้ ผู้สอนพร้อมด้วยผู้คุมห้องทดลอง จะต้องเตรียมการในเรื่อง เครื่องมือ อุปกรณ์ต่างๆ ไว้พร้อมมูล พร้อมทั้งคู่มือในการฝึกหรือทดลองแต่ละขั้นตอนที่ได้ กำหนดไว้เรียบร้อยโดยชัดเจน จนกระทั่งผู้เรียนอาจจะทำได้ด้วยตนเอง โดยเหตุนี้จึงมีผู้เรียกการฝึกปฏิบัติแบบนี้ว่าเป็นการทดลองที่มีแบบแผนชัดเจนแล้ว (Structured Laboratory)

การดำเนินการโดยทั่วไปของการทดลองประกอบไปด้วย

1. ผู้สอนกำหนดการทดลองเพื่อให้สอดคล้องกับเนื้อหาและหลักการที่บรรยายในชั้นเรียน โดยแบ่งเนื้อหาเป็นตอนๆ หรือเป็นเรื่องๆ แล้วแต่เนื้อหา
2. จัดทำคู่มือ (Laboratory Manual) ให้กับผู้เรียน ประกอบด้วย จุดมุ่งหมาย เครื่องมือและอุปกรณ์ แนวทางปฏิบัติ รวมทั้งคำถาม ปัญหา หรือสิ่งอื่นๆ ที่จำเป็นในการทดลอง แล้วมอบให้ผู้เรียนได้อ่านล่วงหน้า
3. ผู้สอนและผู้คุมห้องทดลองต้องจัดเตรียมอุปกรณ์เครื่องมืออย่างเป็นระเบียบเป็นขั้นตอนและมีมากพอกับจำนวนผู้เรียน
4. ผู้เรียนดำเนินการทดลองตามคำแนะนำของผู้สอน หรือผู้คุมการทดลองตามลำดับขั้นที่วางไว้โดยชัดเจนแล้วเป็นกลุ่ม หรือเป็นรายบุคคลแล้วแต่ความเหมาะสม
5. ผู้เรียนเขียนรายงานและให้ข้อคิดเห็นตามแนวทางผู้สอนแนะนำ หรือบ่งไว้ในรายงาน
6. อภิปรายร่วมกันถึงผลการทดลองและวิธีการทดลองที่ได้ทำเสร็จสิ้นไปรวมทั้งข้อคิด ความเห็นที่สัมพันธ์กับการทดลองที่ผ่านมาแล้วและเตรียมการเพื่อการทดลองครั้งใหม่

## 2.3 การออกแบบและสร้างชุดทดลอง

วัลลภ จันทรตระกูล (2543 : 110) ได้อธิบายถึงแนวทางขั้นตอนในการออกแบบ การสร้างชุดทดลองว่า โดยทั่วไปแนวทางในการออกแบบสร้างจะมี 2 แบบ คือ การออกแบบสร้างตามแบบนิยม (Conventional Design) และแบบระเบียบวิธี (Methodical Design) ความแตกต่างของสองแนวทางนี้ คือ แนวทางแรกเป็นการออกแบบในลักษณะที่ปฏิบัติต่อๆ กันมาไม่มีรูปแบบหรือเอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ขั้นตอนการดำเนินงานที่เป็นแบบแผนแน่นอน แต่จะออกแบบกันตามความรู้ความเชี่ยวชาญแห่งตนจึงต่างจากแนวทางแบบที่สอง ซึ่งใช้วิชาการทางด้านวิทยาศาสตร์มาประยุกต์ คือ มีขั้นตอนงานที่เด่นชัดแน่นอน เป็นตรรกะและสามารถประยุกต์ให้เหมาะสมกับงานออกแบบสร้างในสาขาต่างๆ ได้

ดังนั้น การออกแบบสร้างสื่อการเรียนการสอนประเภทอุปกรณ์ทดลองหรือสาธิตก็ได้ นำหลักวิชาการทางการออกแบบสร้าง มาประยุกต์เป็นหลักการที่มีขั้นตอนในการออกแบบสร้างเป็นขั้นตอนดังนี้ (วัลลภ จันทระตระกูล. 2543 : 111-114)

### 2.3.1 ขั้นตอนที่ 1 กำหนดจุดประสงค์ในการนำอุปกรณ์ทดลองหรือสาธิตไปใช้ในการสอน

เป็นขั้นตอนที่ต้องศึกษาข้อมูลต่างๆ เพื่อให้การออกแบบสร้างอุปกรณ์ทดลอง หรือสาธิตนั้นเกิดความเป็จริง สำเร็จผลตามเป้าหมาย ควรจะต้องศึกษาถึงสภาพการณ์ ในการเรียนการสอน ศึกษาข้อมูลทางด้านวิชาการในเรื่องนั้น ในบางครั้ง ถ้าหากเรื่องนั้นได้มีการพัฒนาอุปกรณ์มาแล้ว โดยผู้อื่น เช่น บริษัทในต่างประเทศก็ควรจะต้องศึกษารายละเอียดต่างๆ ด้วย เป็นต้น

เมื่อศึกษาข้อมูลต่างๆ แล้ว จึงนำมาใช้เขียนจุดประสงค์ของอุปกรณ์ในลักษณะคำบรรยาย แต่จะไม่ระบุรูปร่างลักษณะทางด้านเทคนิคอย่างเฉพาะเจาะจง ข้อมูลต่างๆ อาจกล่าวได้ว่าเป็นขอบเขตคุณลักษณะของอุปกรณ์ที่จะออกแบบสร้างก็ได้ บางครั้งอาจจะกำหนดเป็นข้อๆ ก็ได้และสุดท้ายจะต้องตรวจสอบความสอดคล้องกับวัตถุประสงค์ของบทเรียนอีกครั้ง จนกระทั่งได้ผลว่าเกิดความสอดคล้องครอบคลุมตามเป้าหมาย

### 2.3.2 ขั้นตอนที่ 2 กำหนดหน้าที่ (Function) ของอุปกรณ์

จากคำบรรยายคุณลักษณะของอุปกรณ์ที่กำหนดขึ้นในข้อ 1 จะนำมาดำเนินการวิเคราะห์คำบรรยายดังกล่าว เพื่อค้นหาคำพื้นฐาน (Basic Term) ซึ่งทำให้ทราบรายการหน้าที่ (Function Element) ของอุปกรณ์และได้กำหนดตัวรายการหน้าที่เป็นกลางทั่วๆ ไป ไม่ระบุเฉพาะเจาะจงว่าต้องใช้ชิ้นส่วนประกอบของอุปกรณ์แบบใด รูปร่างอย่างไร อย่างไรก็ตาม เฉพาะคำพื้นฐานก็อาจจะไม่ได้รายการหน้าที่ที่ครอบคลุมลักษณะของอุปกรณ์ ดังนั้น จึงต้องวิเคราะห์คำประกอบสัมพันธ์ (Relation Term) ด้วย

### 2.3.3 ขั้นตอนที่ 3 ศึกษาพิจารณาปัจจัยที่จะทำให้อุปกรณ์ทำงานได้ตามรายการหน้าที่ (Function Element)

เป็นการคิดค้น สิ่งที่จะทำให้อุปกรณ์สามารถทำงานได้ตามรายการหน้าที่ที่กำหนด (Function Carrier) ซึ่งโดยทั่วไปจะอยู่ในรูปของ วัสดุ (Materials) พลังงาน (Energy) และ สัญญาณ (Signal) วิชาการที่สำคัญซึ่งเกี่ยวข้องในขั้นตอนนี้ คือ วิชาฟิสิกส์ ได้แก่ ทางด้านกลไก (Mechanic) เคมี ไฟฟ้า แสง เสียง ความร้อน เป็นต้น

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สิ่งที่จะต้องกำหนดอาจเป็นคำเขียนสั้นๆ หรือภาพสเก็ตซ์ง่าย ๆ เพื่อจะใช้เป็นชิ้นส่วนประกอบของอุปกรณ์ (Construction Element) จะต้องพยายามเขียนกำหนดให้มากที่สุดเท่าที่จะมากได้สำหรับเป็นทางเลือกต่างๆ ที่จะทำการตัดสินใจเลือกในลำดับต่อไป แนวทางที่จะได้ทางเลือกต่างๆ คือ การศึกษาพิจารณาในเรื่องลักษณะรูปทรงแบบต่างๆ และลักษณะของการเคลื่อนไหวของส่วนประกอบนั้นๆ อาจจะต้องมีการระดมสมอง (Brain Storming) ร่วมกัน ต้องศึกษาค้นคว้าข้อมูลต่างๆ ที่มีอยู่ แม้กระทั่งผลงานของผู้อื่น (บริษัทคู่แข่ง)

ชิ้นส่วนอุปกรณ์ที่คิดค้นขึ้นควรจะต้องพิจารณาเงื่อนไขบางประการ เช่น การใช้ชิ้นส่วนสำเร็จ ความยากง่ายในการผลิตและค่าใช้จ่าย เป็นต้น นอกจากนั้น ควรจะให้ชิ้นส่วนประกอบบางชิ้น ทำหน้าที่ได้หลายๆ หน้าที่ด้วย สิ่งสำคัญยิ่งในจุดนี้ คือ การพยายามใช้ ชิ้นส่วน หรืออุปกรณ์ บางอย่าง ซึ่งมีอยู่หรือได้พัฒนามาแล้ว

#### 2.3.4 ขั้นตอนที่ 4 วิเคราะห์และตัดสินใจเลือกชิ้นส่วนประกอบของอุปกรณ์

เป็นขั้นตอนที่ต้องการหาผลลัพธ์ที่ดีที่สุดจากทางเลือกต่างๆ โดยการวิเคราะห์และตัดสินใจเลือก ซึ่งมีวิธีการที่แตกต่างออกไป การตัดสินใจเลือกมีสิ่งสำคัญ คือ แนวทางหรือมาตรการในการตัดสินใจเลือกเกณฑ์ โดยทั่วไปเกณฑ์ที่กำหนด ได้แก่ เรื่องประสิทธิภาพในการทำงาน ขนาดรูปร่าง การบำรุงรักษา ความคงทน ราคา เป็นต้น ส่วนน้ำหนักของเกณฑ์แต่ละเกณฑ์ ก็แตกต่างกันไปตามแต่ความสำคัญ หรือจะเน้นหนักในเรื่องใด เช่น จะเน้นทางด้านเทคนิคหรือด้านเศรษฐศาสตร์ การตัดสินใจเลือกจะต้องมีความเที่ยงตรงและน่าเชื่อถือในการตัดสินใจเลือก จึงควรประกอบด้วยบุคคลต่างๆ ที่เกี่ยวข้อง เช่น ฝ่ายออกแบบ ฝ่ายผลิต ฝ่ายจัดการ เป็นต้น

การพัฒนาอุปกรณ์ซึ่งมีลักษณะประกอบต่างๆ จำนวนมาก อาจต้องทำการตัดสินใจเลือกถึงสองขั้นตอน กล่าวคือ ขั้นแรก ตัดสินใจเลือกชิ้นส่วนประกอบแต่ละชิ้น ขั้นที่สอง จะต้องวิเคราะห์ความเข้ากันได้ หรือประกอบกันได้ของชิ้นส่วนประกอบต่างๆ ที่ได้เลือกมาแล้วจึงทำการตัดสินใจเลือกชุดประกอบย่อยๆ แต่ละชุด

#### 2.3.5 ขั้นตอนที่ 5 สร้างต้นแบบและตรวจสอบ

จากผลลัพธ์การตัดสินใจเลือกชิ้นส่วนประกอบในข้อ 4 จะต้องนำมาร่างเป็นภาพประกอบต้นแบบโดยคร่าวๆ หรือเป็นแบบงานง่ายๆ ก่อน จากนั้นจึงทำการสร้างเป็นต้นแบบ ในบางครั้งขั้นตอนนี้ อาจจะต้องมีการประลองหรือทดลองกลไกหน้าที่ของอุปกรณ์บางอย่าง เพื่อให้การสร้างต้นแบบประสบความสำเร็จ อุปกรณ์สามารถทำงานได้ตามต้องการและจะทำให้ได้ข้อมูลด้านขนาดระยะ รูปร่างของอุปกรณ์นี้ด้วย

อุปกรณ์ต้นแบบจะต้องทำการตรวจสอบทางด้านเทคนิคค้นหาข้อมูล (Data) บางอย่าง เพื่อให้แน่ใจว่าอุปกรณ์นั้นมีคุณลักษณะตรงตามต้องการ นอกจากนั้นก็ศึกษาพิจารณาเรื่อง

แนวทางการผลิตต่อไป รวมทั้งกฎความปลอดภัยต่างๆ ด้วย ข้อมูลต่างๆ ที่ได้จากการตรวจสอบจะนำไปใช้ประกอบในการเขียนเอกสารประกอบของอุปกรณ์นั้น

### 2.3.6 ขั้นตอนที่ 6 เขียนแบบงาน

ในกรณีที่พัฒนาออกแบบสร้างอุปกรณ์เพียงชิ้นเดียวงานเขียนแบบอาจไม่จำเป็นแต่ถ้าหากจะทำการผลิต หรือต้องการเก็บข้อมูลต่างๆ เพื่อประโยชน์ในการดำเนินงานต่อไปงานเขียนแบบนี้ว่ามีความสำคัญเป็นอย่างมาก

แบบงานจะเป็นข้อมูลสำหรับการดำเนินการผลิต ดังนั้น แบบงานอุปกรณ์จะต้องมีแบบแยกชิ้นจนเป็นชิ้นเดียวที่มีข้อมูลอย่างครบถ้วน สำหรับช่างที่จะทำการผลิตได้ เช่น ขนาด พิกัด ความเผื่อ วัสดุ เป็นต้น นอกจากนั้นก็ต้องมีข้อมูล หมายเลขชิ้นส่วนทั้งที่จะต้องสร้างขึ้นใหม่และชิ้นส่วนมาตรฐาน ดังนั้น งานเขียนแบบจึงต้องมีการกำหนดระบบ เลขหมายแบบ ซึ่งอาจจะแบ่งออกเป็น 4 กลุ่ม คือ แบบรวม แบบประกอบกลุ่มหลัก แบบประกอบกลุ่มย่อยและแบบชิ้นเดียว ระบบในงานเขียนแบบมีความสำคัญต่อการคำนวณราคา การวางแผนการผลิตและการเก็บข้อมูลทางด้านชิ้นส่วนและวัสดุของหน่วยงาน

### 2.3.7 ขั้นตอนที่ 7 การเตรียมเอกสารประกอบ

อุปกรณ์ที่ออกแบบสร้างโดยทั่วไป ควรจะต้องจัดเตรียมเอกสารประกอบและคู่มือการใช้งาน เพื่อผู้ใช้จะได้ใช้อุปกรณ์ได้อย่างถูกต้อง ปลอดภัยและสอดคล้องตามจุดประสงค์ ในการออกแบบสร้างอุปกรณ์นั้น โดยเฉพาะอย่างยิ่งอุปกรณ์ที่ออกแบบเพื่อใช้ในการเรียนการสอน ก็จะต้องเตรียมเอกสารประกอบสำหรับใช้ในงานสอนด้วย

ในขั้นตอนงานที่ 5 คือ การสร้างต้นแบบและตรวจสอบจะได้รับข้อมูลส่วนหนึ่งที่จะนำมาใช้ในการจัดเตรียมเอกสารประกอบและในภายหลังเมื่อได้ผลิตออกมาเป็นอุปกรณ์จริงๆ แล้วก็จะต้องนำมาหาข้อมูลต่างๆ ต่อไปอีก

เอกสารประกอบที่จะต้องจัดเตรียม อาจกำหนดให้มีในลักษณะต่างๆ กัน ตามแต่ความมุ่งหมายของงาน โดยอาจจำแนกออกเป็น 4 ประเภท คือ คู่มือแนะนำการใช้งาน (Instruction Sheet) เอกสารประกอบในการศึกษาทดลอง (ตำรา ใบงาน แบบฝึกหัด แบบทดสอบ ใบเฉลยของผู้สอนและผู้เรียน เป็นต้น) เอกสารรายการสินค้า (Catalog) และใบเอกสารเสนอลูกค้า (Prospect)

ผู้ออกแบบสร้างอาจจะต้องทำหน้าที่เป็นผู้จัดเตรียมเอกสาร แต่ในบางกรณีก็อาจจะต้องตั้งเป็นทีมงาน หรือให้ผู้เชี่ยวชาญภายนอกเป็นฝ่ายพัฒนาขึ้นมา

ผลงานที่ได้ดำเนินงานในขั้นตอนงานที่ 7 สามารถจะดำเนินการผลิตอุปกรณ์ในลักษณะการผลิตจำนวนมาก (Mass Production) ได้เลย โดยที่การเตรียมเอกสารประกอบก็ดำเนินการควบคู่กันไป

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## 2.4 การประเมินสื่อการสอน

วัลลภ จันทรตระกูล (2543 : 131) ได้เกริ่นนำเรื่องการประเมินสื่อการสอนว่า การออกแบบสร้างสื่อการสอนให้มีความเหมาะสมในด้านต่างๆ ที่มีคุณลักษณะเหมาะสมทั้งทางด้านเทคนิค (Technical Points of View) ด้านการเรียนการสอน (Pedagogical Points of View) และด้านการพาณิชย์หรือการค้า (Economical Points of View) จะทำได้อย่างไร เราสามารถทราบคุณลักษณะด้านต่างๆ โดยการประเมินสื่อการสอนนั้น ซึ่งอาจกระทำควบคู่ในระหว่างกระบวนการออกแบบหรือเมื่อสิ้นสุดการออกแบบสำเร็จเป็นงานต้นแบบก่อนดำเนินการผลิตออกมาในเชิงพาณิชย์

### 2.4.1 วัตถุประสงค์ในการประเมินสื่อการสอน

การประเมินสื่อการสอนมีวัตถุประสงค์ดังนี้ (วัลลภ จันทรตระกูล. 2543 : 131)

1. เพื่อรวบรวมข้อมูลเกี่ยวกับข้อดี ข้อเสีย ในด้านต่างๆ ของสื่อการสอน
2. นำข้อมูลที่ได้จากการประเมินไปแก้ไขพัฒนาปรับปรุงสื่อการสอนนั้น
3. วางแผนในการพัฒนาสื่อการสอนเพิ่มเติมให้เกิดความสมบูรณ์ ในการเรียนการสอนตามหัวข้อ หรือสาขาวิชานั้น

### 2.4.2 ประเด็นในการประเมิน

ประเด็นในการประเมินอาจแบ่งออกเป็น 3 ด้าน คือ ด้านเทคนิค ด้านการเรียนการสอน และด้านการพาณิชย์ ในแต่ละประเด็นสามารถแตกออกเป็นประเด็นย่อย การคิดค้นประเด็นต่างๆ อาจใช้แผนภูมิปะการังเป็นเครื่องมือ ร่วมประชุม ระดมความคิด หรืออาจค้นคว้าประเด็นได้จากงานวิจัยต่างๆ ด้านการประเมินสื่อการสอน ประเด็นที่น่าเสนอนี้ เป็นประเด็นหลักๆ รวมๆ สามารถเลือกไปใช้กับสื่อประเภทต่างๆ ได้และจะเขียนในลักษณะด้านบวกหรืออุดมคติ (วัลลภ จันทรตระกูล. 2543 : 131-134)

#### 2.4.2.1 ประเด็นด้านเทคนิค

มีประเด็นด้านต่างๆ ดังนี้

##### (1) ขนาดสื่อ

ไม่ใหญ่ ไม่เล็ก มีขนาดเหมาะสม สอดคล้องกับมาตรฐาน สะดวกต่อการเก็บรักษา ไม่ใช่เนื้อที่มากเกินไป

##### (2) น้ำหนัก

มีน้ำหนักเหมาะสม ขนย้าย นำไปใช้สอนได้สะดวก ไม่ต้องใช้อุปกรณ์ขนย้าย ผู้สอนนำไปได้ด้วยตนเอง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### (3) ชิ้นส่วนประกอบ

ทำหน้าที่ได้ถูกต้องแม่นยำ นอกจากทำหน้าที่หลัก สามารถทำหน้าที่รอง มีรูปร่างง่ายต่อการผลิต เป็นมาตรฐาน หาอะไหล่ง่าย มีจำนวนชิ้นไม่มาก การเคลื่อนที่ของชิ้นส่วน มั่นคง รูปร่างมีความแข็งแรงคงทน มีอายุการใช้งานเหมาะสม มีความเรียบร้อยสวยงาม

### (4) ชนิดของวัสดุ

มีคุณสมบัติเหมาะสมกับประเภทสื่อ เป็นวัสดุหาง่าย คุณสมบัติวัสดุมีความแข็งแรงคงทน ราคาไม่แพง ทนต่อความร้อน ฝุ่น ความชื้น

### (5) การดูแลรักษา

ง่ายต่อการดูแลรักษาและซ่อมบำรุง มีระบบการจัดเก็บ การจัดจำแนก มีถุง ซอง กล่อง ในการจัดเก็บ มีระบบการเบคอัพ ที่มีประสิทธิภาพ ไม่สิ้นเปลืองค่าใช้จ่ายในการดูแลรักษา

### (6) กระบวนการผลิต

ผลิตง่าย ใช้เครื่องมือง่ายๆ มีระบบแบบงาน ระบบมาตรฐานวัสดุ (หมายเลขวัสดุ) ผลิตออกมาเรียบร้อยสวยงาม สอดคล้องตามหลักการสอน สามารถใช้สอนกับวิธีการต่างๆ นำความก้าวหน้าทางวิทยาศาสตร์และเทคโนโลยีมาใช้ ชิ้นงานออกมามีขนาด คุณภาพผิวงาน มีความละเอียดสูง

### (7) มาตรฐาน

สอดคล้องกับมาตรฐานในหน่วยงาน มีความเป็นสากล มีรูปแบบ (Format)

### (8) ความปลอดภัย

มีความปลอดภัยต่อผู้ใช้และต่อสื่อ

#### 2.4.2.2 ประเด็นทางการเรียนการสอน

จะเกี่ยวข้องกับผู้สอน ผู้เรียนและตัวสื่อเอง ดังนี้

##### (1) ต่อผู้สอน

ใช้ง่าย ใช้เวลาในการสอนน้อย ไม่มีความจำเป็นต้องฝึกรวมด้านการใช้ สอดคล้องตามรายการวัตถุประสงค์ และเนื้อหาวิชา มีคู่มือการสอน สำหรับครู

##### (2) ต่อผู้เรียน

เข้าใจง่าย สอดคล้องกับพื้นฐานความรู้ และประสบการณ์ ผู้เรียนเกิดความเข้าใจ น่าสนใจ อยากเรียน กระตุ้นให้ค้นคว้าเพิ่มเติม เกิดความคิดสร้างสรรค์ สามารถนำไปประยุกต์แก้ปัญหา ช่วยส่งเสริมกิจกรรมการเรียนรู้ มีคู่มือผู้เรียน  
เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### (3) ต่อบริการสอน

มีสื่อการสอนที่มีความสำคัญต่อเนื้อหาต่างๆ และควรมีอย่างยิง มีความสำคัญต่อการเรียนรู้ มีเนื้อหาสาระที่ทันสมัยตามวิทยาศาสตร์และเทคโนโลยี สามารถนำไปใช้สอนในหัวเรื่องอื่นได้ด้วย ให้เนื้อหาสาระชัดเจนในตัว ไม่ต้องอธิบายเพิ่มเติมมาก ใช้เวลาในการประกอบน้อย ไม่ต้องใช้อุปกรณ์อื่นประกอบช่วย มีคู่มือคำแนะนำในการใช้ การดูแลรักษา ต้องมีซอฟต์แวร์ (Software) ประกอบ ตัวอักษร สี สัน รูปแบบ ชัดเจน

#### 2.4.2.3 ประเด็นทางด้านพาณิชย์

เป็นการศึกษาข้อมูลก่อนดำเนินการผลิต ได้ค่าตัวเลขที่ถูกต้องแม่นยำ มีความน่าเชื่อถือ ประกอบการตัดสินใจ ก่อนเริ่มงานออกแบบ ไม่ใช่ใช้การประเมินด้วยความรู้สึก มีประเด็นต่างๆ ดังนี้

1. เป็นสื่อที่ตลาดมีความต้องการสูง
2. ความเหมาะสมในการผลิตเชิงพาณิชย์
3. ค่าใช้จ่ายต่างๆ เช่น ค่าออกแบบ ค่าดำเนินการ ค่าวัสดุ เป็นต้น
4. ค่าเครื่องมือ
5. ความคุ้มค่าในการผลิต
6. ราคาสื่อเหมาะสม สามารถเทียบกับคู่แข่ง
7. ปริมาณด้านการตลาด การจำหน่ายในระดับท้องถิ่น ภูมิภาค
8. เอกสารในการประชาสัมพันธ์

#### 2.4.3 เกณฑ์ในการประเมินสื่อการเรียนการสอน

เมื่อกำหนดประเด็นต่างๆ ที่จะประเมินสื่อแล้วก็ต้องมากำหนดเกณฑ์ในการประเมิน ซึ่งมีสิ่งที่ควรพิจารณา ดังนี้ (วัลลภ จันทรตระกูล. 2543 : 135)

1. เกณฑ์ที่กำหนดจะเน้นคุณลักษณะไปด้านใด เช่น ด้านเทคนิค ด้านการเรียนการสอนหรือด้านพาณิชย์ หรือจะให้น้ำหนักเท่ากันทั้ง 3 ด้าน เป็นต้น
2. ในแต่ละประเด็นอาจประเมินโดยทำเป็นรายการตรวจสอบ (Check list) ว่า ใช่หรือไม่ใช่ มีหรือไม่มี มีคำตอบให้เลือกสองทางเลือก อีกลักษณะหนึ่งเป็นการให้ความคิดว่าคุณลักษณะด้านนั้นๆ ดีมาก ดี พอใช้ ใช้ไม่ได้ เป็นต้น
3. จากผลการประเมิน ในข้อ 2 นำมาประมวลผล โดยใช้หลักทางสถิติเป็นร้อยละ หรือเปอร์เซ็นต์ ในแต่ละประเด็น หรือลักษณะภาพรวม

การประเมินจะขึ้นอยู่กับวัตถุประสงค์ที่ตั้งไว้ นอกจากนั้นค่าที่ได้ควรมีความเชื่อมั่นเที่ยงตรง มีเป้าหมาย มีความชัดเจน น่าเชื่อถือ สามารถคำนวณ และปฏิบัติได้ หน่วยงาน คือ ทีมทำงานจะต้องกำหนดเกณฑ์เพื่อจะประเมินสื่อการเรียนการสอนได้ผลสำเร็จตามเป้าหมาย เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น เมื่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

#### 2.4.4 องค์ประกอบในการประเมินสื่อ

นอกจากการกำหนดเกณฑ์แล้ว ก็ควรคำนึงถึงองค์ประกอบในการประเมินสื่อซึ่งมีหลายประการได้แก่ (วัลลภ จันทรตระกูล. 2543 : 135-136)

1. เครื่องมือ เป็นเอกสารหรืออุปกรณ์ที่สามารถบันทึกแสดงข้อมูลที่จะได้จากการประเมินสื่อว่าอยู่ในระดับใด ควรมีการทดลองใช้ วิเคราะห์ค่าความเชื่อมั่น ค่าความเที่ยงตรง มีการพัฒนาปรับปรุงเครื่องมือให้เหมาะสม

2. วิธีการการประเมิน ทำได้โดยกำหนดประเด็นต่างๆ แล้วให้คะแนนในประเด็นนั้นๆ วิธีการประเมินโดยใช้ความรู้สึกอาจขาดความเชื่อถือ มีคำแนะนำ ขั้นตอนในการประเมิน

3. เกณฑ์กำหนดระดับค่าคะแนน ว่าระดับใดที่จะยอมรับได้ ขึ้นกับเป้าหมายที่ต้องการเน้นด้านใด หน่วยงานเอกชนอาจมุ่งทางการค้า หน่วยงานการศึกษาอาจมุ่งด้านการเรียนการสอน

4. ผู้ประเมินทำหน้าที่ใช้เครื่องมือ อาจเป็นบุคคลภายในและภายนอกหน่วยงาน เป็นผู้เชี่ยวชาญมีประสบการณ์ และมีจำนวนเหมาะสม มาจากหลายๆ ฝ่าย เช่น ฝ่ายตลาด ฝ่ายผลิต เป็นต้น มีความเข้าใจในวิธีการประเมิน

5. ผู้สอน ผู้ทำหน้าที่สอนโดยใช้สื่อการสอนนั้นก็เป็นตัวแปร ที่เกี่ยวข้องกับประเด็นการประเมิน ที่ผู้ประเมินมีข้อมูลเกี่ยวกับผู้สอนอย่างไร

6. ผู้เรียน ผู้ประเมิน หรือแบบประเมิน มีประเด็นที่เกี่ยวข้องกับผู้เรียนอย่างไร คาดการณ์ว่าผู้เรียนจะพื้นฐาน มีความรู้เรียน ประสบการณ์เพียงใด และต้องการคาดหวังต่อผู้เรียนอย่างไร

7. เนื้อหาวิชา เป็นสาขาวิชาใด มีรายการ วัตถุประสงค์ของบทเรียนอย่างไร

8. ประเภทของสื่อ สื่อมีความแตกต่างกันหลายประเภท เช่น เอกสารสิ่งพิมพ์ แผ่นใส แผ่นภาพอุปกรณ์ทดลองสาธิต แผ่นดิสก์ ซีดี เป็นต้น ประเด็นการประเมินก็จะแตกต่างกัน

ตัวอย่างการประเมินสื่อการสอนราคาถูกลง

รายการประเมินสื่อการสอนต่อไปนี้เป็นแนวทางเบื้องต้น ของ Mr. TOMWYANT เขียนเมื่อ 8 มีนาคม 2522 เพื่อใช้ประเมินสื่อการสอนที่ออกแบบสร้างเอง เป็นสื่อการสอนราคาถูกลง สร้างขึ้นจากวัสดุที่หาได้ง่ายในท้องถิ่น ทำขึ้นโดยใช้เครื่องมือไม่ยุ่งยาก แต่สามารถใช้งานได้ตามเป้าหมาย โดยแบ่งประเด็นการประเมินเป็น 5 ด้าน คือ

1. คุณสมบัติทางด้านเทคนิค (Physical Properties)
2. ด้านการดูแลรักษา (Care and Control)
3. อุปกรณ์หรือคู่มือการใช้งาน (Software)
4. การนำไปใช้งาน (Use)
5. การจะนำไปสร้างต่อ (Production)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากประเด็นหลักแต่ละด้าน สามารถจะกำหนดประเด็นย่อยๆ อีก และกำหนดค่าน้ำหนักไว้ท้ายข้อความสำหรับประเมินว่าประเด็นต่างๆ ของสื่อ อยู่ในระดับใด มีรายละเอียดดังนี้

- | 1. ขนาดและน้ำหนัก(คุณสมบัติทางด้านเทคนิค)   | น้ำหนัก (Value) |
|---|-----------------|
| หนัก โด อาจเป็นอันตราย.....                 | 1               |
| หนัก โด แต่เป็นประโยชน์.....                | 2               |
| โต แต่จำเป็น.....                           | 3               |
| ขนาด และน้ำหนักเหมาะสม.....                 | 4               |
| เบา กะทัดรัด และเคลื่อนย้ายง่าย.....        | 5               |
| <b>2. ราคา (คุณสมบัติทางด้านเทคนิค ต่อ)</b> |                 |
| แพง ละเอียดหายาก.....                       | 1               |
| แพง แต่หาละเอียดได้.....                    | 2               |
| ราคาเหมาะสม ละเอียดหายาก.....               | 3               |
| ราคาและละเอียดเหมาะสม.....                  | 4               |
| ราคาประหยัด ละเอียดทำเองได้.....            | 5               |
| <b>3. การจัดเก็บ และขนย้าย</b>              |                 |
| เคลื่อนย้ายและเก็บรักษายาก.....             | 1               |
| เคลื่อนย้ายสะดวก แต่เก็บรักษายาก.....       | 2               |
| เก็บรักษาได้ แต่ไม่ได้มาตรฐาน.....          | 3               |
| เคลื่อนย้าย และเก็บรักษาสะดวกพอควร.....     | 4               |
| เคลื่อนย้าย และ เก็บรักษาง่าย.....          | 5               |
| <b>4. การดูแลรักษา</b>                      |                 |
| ดูแลรักษายาก.....                           | 1               |
| ดูแลรักษาได้ แต่ค่าใช้จ่ายสูง.....          | 2               |
| ค่าดูแลรักษาไม่แพง.....                     | 3               |
| สามารถดูแลรักษาได้เอง (By Staff).....       | 4               |
| ไม่ต้องการการดูแลรักษา.....                 | 5               |
| <b>5. Software</b>                          |                 |
| ไม่มี Software หรือคู่มือการใช้งาน.....     | 1               |
| หา Software ได้ยาก.....                     | 2               |
| มี Software แต่ราคาแพง.....                 | 3               |
| มี Software และราคาไม่แพง.....              | 4               |
| ไม่มีค่าใช้จ่ายสำหรับ Software.....         | 5               |

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

6. ข้อมูลใน Software	
ใช้ภาษาต่างประเทศ.....	1
ยากต่อการอ่าน และทำความเข้าใจ.....	2
พออ่านเข้าใจได้.....	3
ง่ายต่อการอ่าน และเข้าใจ.....	4
มีความหมายในตัวเอง.....	5
7. การใช้งาน	
ใช้งานได้ยาก และสิ้นเปลือง.....	1
ใช้งานยาก และติดตั้งยุ่งยาก.....	2
ต้องใช้เวลาในการติดตั้ง และการใช้งาน.....	3
สะดวกต่อการใช้งาน และติดตั้ง.....	4
การใช้งานง่ายสะดวก และไม่จำเป็นต้องติดตั้ง.....	5
8. การใช้สอน	
ไม่สอดคล้องกับทฤษฎี.....	1
เกี่ยวข้องกับทฤษฎี เพียงบางส่วน.....	2
เกี่ยวข้องกับทฤษฎี.....	3
อธิบายเกี่ยวกับทฤษฎี และแนะนำแนวทาง.....	4
บอกข้อมูลเกี่ยวกับทฤษฎีในตัว.....	5
9. การผลิต	
การผลิตยากมาก.....	1
ยากต่อการผลิต.....	2
ใช้เวลาผลิตมาก แต่ไม่ค่อยยาก.....	3
ใช้เวลาผลิตน้อย และผลิตง่าย.....	4
ใช้เวลาผลิตน้อยมาก และทำได้ง่ายมาก.....	5
10. ข้อมูลเพื่อการผลิต	
ไม่มีคู่มือ หรือข้อมูลในการผลิต.....	1
มีคู่มือ แต่ราคาแพง.....	2
คู่มือหาได้ แต่ขาดคุณภาพ.....	3
มีคู่มือ และข้อมูลด้านการผลิต.....	4
มีคู่มือสมบูรณ์แบบ และข้อมูลเพื่อการผลิตที่ครบถ้วน.....	5

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เมื่อทำการประเมินในแต่ละประเด็น ตามคะแนนที่ได้ ไม่ว่าจะได้คะแนนเป็น 1 2 3 4 5 รวมคะแนนทั้ง 10 ข้อ แล้ว คูณ 2 ผลลัพธ์ที่ได้อาจกำหนดให้ออกมาเป็นเปอร์เซ็นต์ ถ้าหากได้ต่ำกว่า 75 % ต้องทบทวนรายการประเมินต่างๆ ว่ามีข้อใดที่จะต้องปรับปรุงเพิ่มเติม

ทำให้สรุปได้ว่า การประเมินสื่อการสอนมีประเด็นสำคัญ 3 ด้าน คือ ด้านเทคนิค ด้านการเรียนการสอน และด้านพาณิชย์ การคิดค้นประเด็นต่างๆ ทำได้โดยการระดมสมอง ศึกษา ค้นคว้าจากเอกสาร งานวิจัยต่างๆ การประเมินสื่อทำเพื่อรวบรวมข้อดี ข้อเสีย นำไปใช้ในกระบวนการพัฒนา ออกแบบสื่อการสอน นอกจากการกำหนดประเด็นก็มีการกำหนดเกณฑ์ เพื่อให้ให้นักในประเด็นต่างๆ ใช้หลักทางสถิติ ประเมินออกมาเป็นค่าร้อยละหรือเปอร์เซ็นต์ และต้องคำนึงถึงองค์ประกอบต่างๆ เช่น เครื่องมือ วิธีการ เกณฑ์ ผู้ประเมิน ผู้สอน ผู้เรียน เนื้อหาวิชา และประเภทสื่อ เป็นต้น หน่วยงาน หรือผู้พัฒนาออกแบบสื่อ ควรพัฒนาแบบฟอร์มเพื่อใช้ในการประเมินสื่อการสอนตามเป้าหมายของตนเอง

## 2.5 ลักษณะรายละเอียด ไอซีตระกูล CPLDs (Complex Programmable logic Device Integrated Circuit : XC9500)

ลักษณะรายละเอียดของไอซีตระกูล CPLDs สามารถสืบค้นได้จาก XILINX On-Line Technical support (2002) [Online] <http://support.xilinx.com/support/support.htm>

### 2.5.1 คุณลักษณะเฉพาะ (Features)

1. สมรรถนะสูง
  - 1.1 การหน่วงเวลาขาลอจิก (Logic) ทั้งหมดจากขาถึงขาใช้เวลา 5 นาโนวินาที (nS)
  - 1.2 วงจรนับ (Counters) มีความถี่ขะทำงานถึง 125 เมกกะเฮิร์ต (MHz) ที่ 16 บิต (Bit)
2. มีพื้นที่กว้าง และหนาแน่นมาก
  - 2.1 มีเกต (Gate) ให้ใช้งานได้ 800-6,400 เกต และแมคโครเซล (Macrocells) มี 36-288 แมคโครเซล
3. การโปรแกรมระบบภายในใช้แรงดันไฟฟ้า 5 โวลต์
  - 3.1 ทนต่อการเขียนและลบโปรแกรมได้ 10,000 ครั้ง
  - 3.2 การเขียนและลบโปรแกรมมากเกินไปที่กำหนดจะทำให้เกิดแรงดันไฟฟ้าและความร้อนสูงเกินไป
4. การออกแบบโครงสร้างในการกำหนดขาทำได้ดีขึ้น

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

5. มีพื้นที่ทำงานถึง 18 ส่วน และใช้แรงดันไฟฟ้าเปลี่ยนแปลงได้ถึง 36 โวลต์ (V)
  - 5.1 มี 90 ภาคผลคูณที่ทำงานขับเคลื่อนทุกอย่างหรือทั้งหมดของ 18 แมคโครเซล ซึ่งอยู่ภายในพื้นที่ทำงาน
  - 5.2 ครอบคลุมไปถึงสัญญาณนาฬิกาภาคผลคูณ ส่วนที่เลือกทำให้เป็นเอาต์พุต (Output Enable) สัญญาณการตั้งค่าและรีเซ็ตค่าใหม่ (Set and Reset Signals)
6. สนับสนุนการใช้งานที่แพร่หลาย คือ IEEE Std 1149.1 boundary-scan (JTAG)
7. ขณะโปรแกรมจะมีรูปแบบการลดพลังงานในแต่ละแมคโครเซล
8. ควบคุมอัตราการดับที่เอาต์พุตโดยเฉพาะตัวได้
9. ผู้ใช้สามารถโปรแกรมขาให้เป็นกราวด์ (Ground) ได้
10. รูปแบบภายนอกถูกออกแบบให้มีลักษณะเฉพาะเพื่อป้องกันให้ปลอดภัย
11. เอาต์พุตขับกระแสได้ถึง 24 มิลลิแอมป์ (mA)
12. อินพุต (Input) และเอาต์พุต (Output) สามารถใช้แรงดันไฟฟ้า 3.3 โวลต์ หรือ 5 โวลต์ ได้
13. ใช้เทคโนโลยีที่ก้าวหน้า คือ CMOS 5V FastFLASH
14. ขณะโปรแกรมจะสนับสนุนการเชื่อมต่อแบบขนานเข้ากับอุปกรณ์ XC9500

### 2.5.2 ภาพโดยรวมของตระกูล (Family Overview)

ตระกูล CPLD XC9500 ได้จัดเตรียมความสามารถในการทดสอบ และขณะโปรแกรมระบบภายในให้ดีขึ้นสำหรับสมรรถนะที่สูงขึ้น วัตถุประสงค์เพื่อรวมลอจิกพื้นฐานไว้เข้าด้วยกัน อุปกรณ์ทุกตัวที่มีการโปรแกรมระบบภายในจะทำการโปรแกรมและลบโปรแกรมได้อย่างน้อย 10,000 ครั้ง ทุกสมาชิกในตระกูลมีการสนับสนุนให้ครอบคลุมเพิ่ม คือ IEEE 1149.1 (JTAG) boundary-scan ตารางที่ 2.1 แสดงถึงความหนาแน่นของลอจิกเกตในอุปกรณ์ XC9500 ที่มีเกตใช้งาน ตั้งแต่ 800-6,400 เกต และตัวรีจิสเตอร์ (Registers) 36-288 ตัว ตารางที่ 2.2 แสดงความสัมพันธ์ระหว่างการบรรจุอินพุตและเอาต์พุตซึ่งจะมีความจุที่สัมพันธ์กันกับหมายเลขของไอซี (Integrated Circuit : IC) ตระกูล XC9500 ขาทั้งหมดนี้ใช้งานแทนกันได้ ง่ายต่อการออกแบบ โดยที่เลือกเคลื่อนย้ายไปในพื้นที่ใดก็ได้ในพื้นที่ๆ บรรจุให้มา

ลักษณะเฉพาะการออกแบบโครงสร้าง XC9500 คือ สามารถโปรแกรมระบบภายในให้อยู่ที่ใดก็ได้ตามต้องการ มีความสามารถในการกำหนดขาได้ดีขึ้นเพื่อหลีกเลี่ยงการเริ่มทำงานใหม่ของแผงวงจร (Board) ซึ่งจะเป็นผลที่ทำให้ราคาแพงขึ้น ชุดคำสั่งส่วนขยาย JTAG ขอมจัดให้เป็นชุดควบคุมของรูปแบบขณะโปรแกรม และขณะแก้ไขในระบบ ขณะโปรแกรมในระบบอุปกรณ์ทั้งหมดจะทำงาน การโปรแกรมและลบโปรแกรมสามารถทำได้อย่างน้อย 10,000 ครั้ง หลังจากนั้นต้องเปลี่ยนตัวอุปกรณ์ใหม่

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ลักษณะเฉพาะของระบบที่ก้าวหน้าขึ้นประกอบไปด้วยการควบคุมอัตราการ์ดของเอาต์พุต และผู้ใช้โปรแกรมจากราวด์ได้ช่วยให้สัญญาณรบกวนระบบลดลง องค์กรประกอบอินพุตและเอาต์พุตอาจจะใช้แรงดันไฟฟ้า 3.3 โวลต์ หรือ 5 โวลต์ ในการทำงานซึ่งการขับกระแสทุกๆเอาต์พุตมีค่า 24 มิลลิแอมป์

ตารางที่ 2.1 อุปกรณ์ตระกูล XC9500

	XC9536	XC9572	XC95108	XC95144	XC95216	XC95288
Macrocells	36	72	108	144	216	288
Usable Gates	800	1,600	2,400	3,200	4,800	6,400
Registers	36	72	108	144	216	288
T <sub>PD</sub> (ns)	5	7.5	7.5	7.5	10	15
T <sub>SU</sub> (ns)	3.5	4.5	4.5	4.5	6.0	8.0
T <sub>CO</sub> (ns)	4.0	4.5	4.5	4.5	6.0	8.0
F <sub>CNT</sub> (MHz)	100	125	125	125	111.1	92.2
F <sub>SYSTEM</sub> (MHz)	100	83.3	83.3	83.3	66.7	56.6

หมายเหตุ f<sub>CNT</sub> คือ ความถี่การทำงานสำหรับตัวนับ (Counters) 16 บิต (Bit)

f<sub>SYSTEM</sub> คือ ความถี่การทำงานภายในสำหรับการออกแบบช่วงห่างระยะเวลาของหลายๆพื้นที่ทำงาน (FBs) ในระบบตามวัตถุประสงค์ทั่วไป

ตารางที่ 2.2 ขาของอุปกรณ์ที่เป็นอินพุตและเอาต์พุตในการบรรจุที่เหมาะสม (ไม่รวมขา JTAG ซึ่งทำหน้าที่พิเศษโดยเฉพาะ)


	XC9536	XC9572	XC95108	XC95144	XC95216	XC95288
44-Pin VQFP	34					
44-Pin PLCC	34	34				
48-Pin CSP	34					
84-Pin PLCC		69	69			
100-Pin TQFP		72	81	81		
100-Pin PQFP		72	81	81		
160-Pin PQFP			108	133	133	
208-Pin HQFP					166	168
352-Pin BGA					166	192

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปเผยแพร่บนสื่อออนไลน์ การนำเอกสารนี้ไปใช้โดยไม่ได้รับอนุญาตถือว่าผิดกฎหมาย และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### 2.5.3 รูปร่างลักษณะการออกแบบโครงสร้าง (Architecture Description)

อุปกรณ์ XC9500 แต่ละตัวประกอบไปด้วยระบบย่อยๆ ของพื้นที่ทำงาน (Function blocks : FBs) หลายๆ พื้นที่ ในพื้นที่อินพุตและเอาต์พุตซึ่งติดต่อกันอย่างเต็มที่ด้วยสวิตช์เมทริกแบบเชื่อมต่อเร็ว (FastCONNECT Switch Matrix) พื้นที่อินพุตและเอาต์พุต (I/O Blocks : IOB) จัดเป็นกันชนสำหรับอุปกรณ์อินพุตและเอาต์พุต พื้นที่ทำงานแต่ละส่วนสามารถจัดให้มีการโปรแกรมเป็นลอจิกได้ด้วยกัน คือ 36 อินพุต และ 18 เอาต์พุต

สวิตช์เมทริกแบบเชื่อมต่อเร็วจะติดต่อกันทุกๆ สัญญาณอินพุตและเอาต์พุตของพื้นที่ทำงานให้ไปถึงอินพุตพื้นที่ทำงานสำหรับแต่ละพื้นที่ทำงานมี 12 ถึง 18 เอาต์พุต (ขึ้นอยู่กับ การบรรจุจำนวนขา) และสัมพันธ์กันกับสัญญาณที่เลือกทำให้เป็นเอาต์พุต ซึ่งขับต่อโดยตรงไปยังพื้นที่อินพุตและเอาต์พุต ดังรูปที่ 2.1



หมายเหตุ เอาต์พุตพื้นที่ทำงาน (แสดงด้วยเส้นหนา) จะขับ โดยตรง ไปยังพื้นที่อินพุตและเอาต์พุต


รูปที่ 2.1 การออกแบบโครงสร้างภายในของ XC9500

### 2.5.4 พื้นที่ทำงาน (Function Block)

แต่ละพื้นที่ทำงานแสดงในรูปที่ 2.2 ประกอบไปด้วย 18 แมคโครเซลที่เป็นอิสระ มีความสามารถแต่ละอย่าง คือ มีวิธีการสร้างให้รวมกันได้ หรือ ทำหน้าที่บันทึกเช่นเดียวกัน พื้นที่ทำงานจะรับสัญญาณครอบคลุมทั้งหมด คือ สัญญาณการเลือกทำให้เป็นเอาต์พุต สัญญาณตั้งค่าและ เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เริ่มค่าใหม่ พื้นที่ทำงานก่อนให้เกิด 18 เอาดต์พุดนั้น คือ ให้ไปจับสวิตช์เมทริกแบบเชื่อมต่อเร็วโดย 18 เอาดต์พุดนี้ และสัญญาณการเลือกทำให้เป็นเอาดต์พุดคั้งที่กล่าวมาจะทำหน้าที่ไปจับพื้นที่ อินพุต และเอาดต์พุด

ภายในพื้นที่ทำงานที่เป็นลอจิกจะใช้วิธีการสร้างแทนด้วยผลบวกของผลคูณ ซึ่ง 36 อินพุต จัดเตรียมให้เป็น 72 ได้จริงและสัญญาณที่สมบูรณ์จะเข้าไปในส่วนการ โปรแกรมที่มีแอนด์เกต (programmable AND-array) วางเรียงซ้อนกันอยู่โดยมาจากภาคผลคูณที่มีถึง 90 ตัว จำนวนทั้งหมดของภาคผลคูณทำให้เหมาะสมได้ถึง 90 ตัวและจัดสรรไปให้แมคโครเซลแต่ละตัวด้วยตัวจัดสรร ภาคผลคูณ



รูปที่ 2.2 พื้นที่ทำงานของ XC9500


แต่ละพื้นที่ทำงาน (ไม่รวมถึง XC9536) สนับสนุนส่วนป้อนกลับเฉพาะที่ ซึ่งยอมให้ทุกๆ จำนวนของเอาดต์พุดพื้นที่ทำงานจับเข้าไปในส่วนการ โปรแกรมที่มีแอนด์เกตวางเรียงซ้อนกันอยู่ด้วยตัวมันเองปราศจากการรบกวนพื้นที่ทำงานจากภายนอก ส่วนที่กล่าวมานี้ใช้สำหรับการสร้างตัวนับแบบเร็วมาก และสภาวะการทำงานทุกสภาวะที่เป็นการบันทึกจะไปเหมือนกันกับภายในของพื้นที่ทำงาน

### 2.5.5 แมคโครเซล (Macrocell)

แต่ละแมคโครเซลของ XC9500 อาจจะเป็นองค์ประกอบโดยเฉพาะสำหรับหน้าที่การรวมหรือการบันทึก แมคโครเซลและพื้นที่ทำงานที่มีส่วนร่วมเป็นลอจิกจะแสดงคั้งรูปที่ 2.3

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ภาคผลคูณ โดยตรง 5 ภาคมาจากแอนด์เกต (And Gate) ที่ต่อขนานกันมาอย่างเหมาะสม สำหรับการใช้งานข้อมูลด้านแรกของอินพุต (ไปจนถึงออร์และเอ็กคูลซีพอร์ เกต : OR and XOR Gates) ไปทำหน้าที่สร้างการรวมกันหรือควบคุมอินพุต ซึ่งประกอบไปด้วยสัญญาณนาฬิกา สัญญาณตั้งค่า และเริ่มค่าใหม่ และสัญญาณการเลือกทำให้เป็นเอาต์พุต ตัวจัดสรรภาคผลคูณ สัมพันธ์กันกับการเลือกแต่ละแมคโครเซลล์อย่างไรก็ได้ในการใช้งานทั้ง 5 ภาคโดยตรง




รูปที่ 2.3 แมคโครเซลล์ XC9500 ภายในพื้นที่ทำงาน

แมคโครเซลล์ที่เป็นตัวบันทึกมีองค์ประกอบเป็นชนิดดี หรือทีฟลิปฟลอป (D-Type or T-Type Flip-Flop) หรือมันอาจจะเลยไปทำงานรวมกัน โดยตรงได้เลย ตัวบันทึกแต่ละตัวสนับสนุนการทำงานได้ทั้ง 2 อย่าง คือ การตั้งค่าและเริ่มค่าใหม่ได้ในเวลาที่ไม่พร้อมกัน ระหว่างการเพิ่มพลังงานผู้ใช้ทุกๆ ตัวบันทึกต้องเริ่มสภาวะการตั้งข้อมูลใหม่ (ทำให้เป็น 0 ไม่ได้ถ้าไม่มีอยู่ในคุณสมบัติ)

สัญญาณควบคุมที่ครอบคลุมทั้งหมด คือ เหมาะสมในการใช้แต่ละแมคโครเซลล์โดยเฉพาะ ประกอบด้วยสัญญาณนาฬิกา สัญญาณตั้งค่าและเริ่มค่าใหม่ สัญญาณการเลือกทำให้เป็นเอาต์พุต

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


แสดงในรูปที่ 2.4 สัญญาณนาฬิกาเดิมของตัวบันทึกในแมคโครเซลมาจากสัญญาณนาฬิกา ครอบคลุมทั้ง 3 นี้ หรือมาจากสัญญาณนาฬิกาภาคผลคูณ ความจริงสัญญาณทั้งสอง และขั้วที่เป็นองค์ประกอบของขา GCK สามารถใช้ในอุปกรณ์ได้ อินพุต GSR เช่นกันยอมให้ผู้ใช้ทำเป็นตัวบันทึกที่นำไปตั้งค่าให้ผู้ใช้กำหนดเองได้



รูปที่ 2.4 ความสามารถในการตั้งค่าและเริ่มค่าใหม่ และสัญญาณนาฬิกาของแมคโครเซล

2.5.6 ตัวจัดสรรภาคผลคูณ (Product Term Allocator)


ตัวจัดสรรภาคผลคูณสามารถควบคุมภาคผลคูณโดยตรงทั้ง 5 ได้อย่างไร นั่นคือจะกำหนดไปยังแมคโครเซลแต่ละตัว สำหรับตัวอย่างทุกตัวของภาค โดยตรงทั้ง 5 สามารถขับให้ทำหน้าที่เป็นออร์เกต (OR Gate) แสดงในรูปที่ 2.5



รูปที่ 2.5 การใช้ลอจิกในแมคโครเซลได้โดยตรงจากภาคผลคูณ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น เมื่อนุญาตให้เข้าไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


ตัวจัดสรรภาคผลคูณสามารถแก้สิ่งที่กำหนดภายในภาคผลคูณของพื้นที่ทำงานอื่นๆ ได้ ซึ่งทำให้เพิ่มความจุลอจิกของแมคโครเซลล์ให้มากออกไปกว่า 5 ภาคโดยตรง ทุกๆ แมคโครเซลล์ต้องการเพิ่มภาคผลคูณเพื่อให้สามารถเข้าไปยังภาคผลคูณที่ไม่ได้รับมอบหมายในแมคโครเซลล์อื่นๆ ที่อยู่ภายในพื้นที่ทำงาน ภาคผลคูณสามารถเพิ่มขึ้นได้ถึง 15 ภาค และเหมาะสมที่จะไปเป็นแมคโครเซลล์เดียวกับการเพิ่มค่าเพียงเล็กน้อยอย่างเดียวของการหน่วงเวลา  $t_{PTA}$  แสดงดังรูปที่ 2.6



หมายเหตุ นั่นคือผลกระทบของการหน่วงเวลาที่เพิ่มขึ้นของภาคผลคูณในแมคโครเซลล์อื่นๆ เพียงอย่างเดียว เวลาของภาคผลคูณ โดยตรงนั้นจะไม่เปลี่ยนแปลง

รูปที่ 2.6 การจัดสรร 15 ภาคผลคูณ


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.7 การจัดสรรภาคผลคูณที่มีแมคโครเซลมากกว่าสองขึ้นไป

ตัวจัดสรรภาคผลคูณสามารถแก้สิ่งที่กำหนดในภาคผลคูณจากแมคโครเซลทุกตัวภายในพื้นที่ทำงานได้โดยรวมผลบวกบางส่วนของผลคูณที่เกิดขึ้นจากหลายๆ แมคโครเซลแสดงในรูปที่ 2.7 ในตัวอย่างนี้มีการหน่วงเวลาเพิ่มขึ้นมาเพียงอย่างเดียว คือ  $2 \cdot t_{PTA}$  ภาคผลคูณทั้งหมด 90 ตัวนั้นเหมาะสมไปทุกแมคโครเซลกับมีค่าหน่วงเวลาเพิ่มขึ้นมากที่สุด คือ  $8 \cdot t_{PTA}$  เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## ลอจิกภายในของตัวจัดสรรภาคผลคูณ แสดงในรูปที่ 2.8



รูปที่ 2.8 ตัวจัดสรรลอจิกภาคผลคูณ


### 2.5.7 สวิตช์แมทริกแบบเชื่อมต่อเร็ว (FastCONNET Switch Matrix)

สวิตช์แมทริกแบบเชื่อมต่อเร็วใช้สัญญาณติดต่อไปยังอินพุตพื้นที่ทำงาน แสดงในรูปที่ 2.9 เอาต์พุตพื้นที่อินพุตและเอาต์พุตทั้งหมด (จะตรงกันกับผู้ใช้ที่เลือกเป็นขาอินพุต) และเอาต์พุตพื้นที่ทำงานทุกตัวจะไปขับสวิตช์แมทริกแบบเชื่อมต่อเร็ว ที่กล่าวมาทั้งหมดนี้ (เพิ่มส่วนขยายด้านอินพุตของพื้นที่ทำงานได้ถึง 36 ตัว) อาจจะถูกเลือกผ่านผู้ใช้ที่ขณะ โปรแกรมเข้าไปขับแต่ละพื้นที่ทำงานกับรูปแบบการหน่วงเวลา

สวิตช์แมทริกแบบเชื่อมต่อเร็วสามารถรวมการติดต่อภายในได้หลายจุด และเข้าไปในเอาต์พุตที่เป็นแอนด์เกตได้ด้วยสายเพียงเส้นเดียวก่อนจะไปขับพื้นที่ทำงานซึ่งเป็นจุดหมายปลายทาง ที่กล่าวมานี้จัดเป็นความสามารถในการเพิ่มลอจิกและเพิ่มส่วนขยายลอจิกด้านอินพุตตรงพื้นที่ทำงาน ซึ่งเป็นจุดหมายปลายทางได้อย่างเป็นผลปราศจากการเพิ่มทุกอย่างที่เป็นการหน่วงเวลา ความสามารถที่กล่าวมานี้เหมาะสมสำหรับจุดเริ่มต้นการติดต่อภายในจากเอาต์พุต

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

พื้นที่ทำงานเพียงอย่างเดียว มันทำให้เกิดได้เป็นอัตโนมัติด้วยโปรแกรมที่พัฒนาขึ้นมาอย่างเหมาะสม



รูปที่ 2.9 สวิตช์แมทริกแบบเชื่อมต่อเร็ว


### 2.5.8 พื้นที่อินพุตและเอาต์พุต (I/O Block)

พื้นที่อินพุตและเอาต์พุต (IOB) จะติดต่อกับระหว่างลอจิกภายในกับผู้ใช้ชาตวอุปกรณ์ที่เป็นอินพุตและเอาต์พุต แต่ละพื้นที่อินพุตและเอาต์พุตประกอบไปด้วยกั้นชนของอินพุต ส่วนจับเอาต์พุต ชุดตัวเลือกร่วมที่ทำให้เป็นเอาต์พุต และผู้ใช้โปรแกรมควบคุมให้เป็นกราวด์ มีในรายละเอียดรูปที่ 2.10

กั้นชนอินพุตใช้ได้กับทุกมาตรฐาน คือ CMOS 5 โวลต์ TTL 5 โวลต์ และระดับสัญญาณ 3.3 โวลต์ กั้นชนอินพุตใช้แหล่งจ่ายแรงดันไฟฟ้าภายใน ( $V_{CCINT}$ ) 5 โวลต์ สนับสนุนจุดเริ่มต้นอินพุตซึ่งเป็นค่าคงที่ และจะไม่ไปเปลี่ยนแปลงกับแหล่งจ่ายแรงดันไฟฟ้า  $V_{CCIO}$

การเลือกทำให้เป็นเอาต์พุตอาจจะสร้างมาจาก 1 ใน 4 ทางเลือก ดังนี้ (1) สัญญาณภาคผลคูณจากแมคโครเซลล์ (2) ทุกๆ สัญญาณครอบคลุม OE (3) ให้เป็นลอจิก 1 ตลอด (4) ให้เป็นเอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ลอจิก 0 ตลอด การเลือกทำให้เป็นเอาต์พุตครอบคลุมถึง 2 อย่างจากที่กล่าวมาจะทำให้อุปกรณ์มีแมกโครเซลเพิ่มขึ้นถึง 144 แมกโครเซล และการเลือกทำให้เป็นเอาต์พุตครอบคลุมถึง 4 อย่าง จะทำให้อุปกรณ์มีแมกโครเซลเพิ่มขึ้นถึง 180 แมกโครเซลหรือมากกว่านั้น ขั้วทั้ง 2 ของทุกๆ ขาที่ควบคุมทั้ง 3 สภาวะ (GTS) อาจจะใช้ภายในอุปกรณ์ได้




รูปที่ 2.10 พื้นที่อินพุตและเอาต์พุต และการทำให้เป็นเอาต์พุต

แต่ละเอาต์พุตไม่ขึ้นอยู่กับความเร็วการควบคุมอัตราคาบ อัตราขอบเอาต์พุตอาจจะต่ำลงมาอย่างช้าๆ จนสัญญาณรบกวนระบบลดน้อยลง (แต่จะเพิ่มการหน่วงเวลาเข้าไปของ  $t_{SLEW}$ ) ในขณะโปรแกรม แสดงดังรูปที่ 2.11

แต่ละพื้นที่อินพุตและเอาต์พุตถูกจัดให้ผู้ใช้สามารถโปรแกรมขาให้เป็นกราวด์ได้ นั่นคือยอมให้อุปกรณ์มีขาอินพุตและเอาต์พุตซึ่งในไม่ช้าจะมีการเพิ่มขากราวด์เป็นองค์ประกอบโดยผู้กกลยุทธ์การโปรแกรมเพื่อหาที่ตั้งให้เป็นขากราวด์ ซึ่งจะไปทำการติดต่อกกราวด์ที่ภายนอก

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


การกำเนิดสัญญาณรบกวนระบบจากจำนวนที่มากของเอาต์พุตในการสับเปลี่ยนพร้อมกัน อาจลดน้อยลง



รูปที่ 2.11 การควบคุมอัตราความเร็วของเอาต์พุตสำหรับ (ก) ขาขึ้น และ (จ) ขาลง ของเอาต์พุต

การควบคุมตัวความต้านทานการดึงกระแส (ชนิด 10 กิโลโอห์ม :  $10\text{ k}\Omega$ ) เป็นการป้องกันการปะทะถึงขาอุปกรณ์อินพุตและเอาต์พุตต่างๆ จากการเคลื่อนย้ายออกจากที่เดิมเมื่อผู้ใช้นำอุปกรณ์มาทำงานในแบบไม่ปกติ ตัวความต้านทานนี้ทำงานระหว่างวิธичะโปรแกรมอุปกรณ์และเพิ่มพลังงานให้ระบบ มันจะทำงานเช่นเดียวกันสำหรับการลบอุปกรณ์ และตัวความต้านทานจะไม่ทำงานในระหว่างการทำงานปกติ

การขับกระแสออกที่เอาต์พุตมีถึง 24 มิลลิแอมป์ การขับกระแสเอาต์พุตทุกตัวในอุปกรณ์อาจจะประกอบไปด้วยอย่างใดอย่างหนึ่ง คือ ระดับ TTL 5 โวลต์ หรือระดับ 3.3 โวลต์ โดยขณะเชื่อมต่อเอาต์พุตอุปกรณ์มีแหล่งจ่ายแรงดันไฟฟ้า ( $V_{CCIO}$ ) ถึง 5 โวลต์ หรือ 3.3 โวลต์ รูปที่ 2.12 แสดงถึงอุปกรณ์ XC9500 ว่าสามารถใช้งานที่แรงดันไฟฟ้า 5 โวลต์ เพียงอย่างเดียว และใช้งานผสมกันระหว่าง 3.3 โวลต์ กับ 5 โวลต์ ในระบบได้อย่างไร



รูปที่ 2.12 อุปกรณ์ XC9500 ใน (ก) ระบบ 5 โวลต์ (จ) ระบบผสม 3.3 โวลต์ และ 5 โวลต์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น เมื่อนำไปใช้เผยแพร่โดยไม่ได้รับอนุญาตให้ณาไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### 2.5.9 ความสามารถในการกำหนดขา (Pin-Locking Capability)


ผู้ใช้สามารถที่จะไปกำหนดขาได้ระหว่างการออกแบบเปลี่ยนแปลงโดยไม่ขึ้นกับความสามารถของการออกแบบ โครงสร้างที่จะไปดัดแปลงถึงการเปลี่ยนแปลงที่ไม่คาดหมาย อุปกรณ์ XC9500 มีการออกแบบโครงสร้างเป็นลักษณะเฉพาะให้มีความสามารถสูงขึ้นเพื่อรองรับการออกแบบที่เปลี่ยนไปในช่วงเวลาเฉพาะขณะกำลังรักษาจุดขาออกให้เหมือนกัน

การออกแบบโครงสร้าง XC9500 จัดกำหนดเส้นทางภายในของสวิตช์แมททริกแบบเชื่อมต่อเร็วให้มากที่สุด และรวมเข้าด้วยกันกับพื้นที่ทำงานที่เปลี่ยนแปลงได้ ซึ่งยอมจัดสรรเป็นพื้นที่กว้างอย่างเหมาะสมให้กับภาคผลคูณ นี่เป็นการจัดให้มีเชื่อมั่นอยู่ในระดับสูง ขณะรักษาขาทั้ง 2 ที่ได้กำหนดไว้ คือ อินพุตและเอาต์พุต สำหรับการเปลี่ยนแปลงในการออกแบบโดยไม่คาดหวัง

สำหรับความต้องการเปลี่ยนแปลงการออกแบบความจุลอจิกให้กว้างมากไปกว่าการเลือกอุปกรณ์ในครั้งแรกที่เลือกมาอย่างเหมาะสมแล้ว โดยในการออกแบบใหม่อาจจะสามารถทำให้พอดีไปกับขาอุปกรณ์จำนวนมากที่ใช้กันได้ ซึ่งจะกำหนดให้ใช้ขาเหมือนกันได้ แผงวงจรที่เหมือนกันอาจจะใช้กับอุปกรณ์หนาแน่นสูงมากทำให้ปราศจากค่าใช้จ่ายในการเปลี่ยนแผงวงจรใหม่

### 2.5.10 การโปรแกรมระบบภายใน (In-System Programming)

อุปกรณ์ XC9500 จะ โปรแกรมระบบภายในด้วยรูปแบบข้อมูล JTAG ผ่านทางขามาตรฐาน 4 ขา แสดงในรูปที่ 2.13 ขณะ โปรแกรมระบบภายในจะเสนอได้เร็ว และการออกแบบซ้ำมีประสิทธิภาพ และไม่ต้องสัมผัสตัวกล่องบรรจุ Xilinx พัฒนาระบบการ โปรแกรมข้อมูลให้ต่อเนื่องด้วยการใช้สายดึงข้อมูล (Download Cable) ซึ่งการพัฒนาระบบ JTAG นี้เป็นคณะที่ 3 แผงวงจรที่เป็นตัวทดสอบนั้นเข้ากันได้กับระบบ JTAG หรือเชื่อมต่อกับ ไมโครโปรเซสเซอร์ (Microprocessor) ที่ไม่ซับซ้อนนั่นคือพยายามเลียนแบบลำดับคำสั่งของระบบ JTAG



รูปที่ 2.13 การทำงานขณะโปรแกรมระบบภายใน (ก) การบัดกรีเชื่อมอุปกรณ์ลงบนแผงวงจร

(ข) การ โปรแกรม โดยใช้สายดึงข้อมูล

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ทุกอินพุตและเอาต์พุตมี 3 สภาวะและดึงให้สูงด้วยตัวความต้านทานพื้นที่อินพุตและเอาต์พุตระหว่างขณะโปรแกรมระบบภายใน ถ้าสัญญาณ โดยเฉพาะต้องค้างอยู่จำนวนน้อยในระหว่างเวลานี้ เมื่อตัวความต้านทานดึงลงอาจจะเพิ่มไปที่ขา

### 2.5.11 ขณะโปรแกรมภายนอก (External Programming)

อุปกรณ์ XC9500 สามารถโปรแกรมได้ด้วยอุปกรณ์ของ Xilinx รุ่น HW130 ซึ่งผู้โปรแกรมคนที่ 3 เป็นผู้โปรแกรมที่ดี ดังนั้น จัดว่าเป็นการเปลี่ยนที่เพิ่มขึ้นของการเริ่ม โปรแกรมอุปกรณ์ระหว่างการผลิตกับเลือกโปรแกรมระบบภายในสำหรับอนาคตที่ดีขึ้น

### 2.5.12 ความคงทน (Endurance)

ทุก CPLDs XC9500 ให้ระดับความคงทนต่ำสุดของการ โปรแกรมและลบโปรแกรมระบบภายในได้ถึง 10,000 ครั้ง อุปกรณ์แต่ละตัวจะพบทุกหน้าที่ทำงาน สมรรถนะ และคุณสมบัติการรักษาข้อมูลไว้ภายในนี้มีความคงทนที่จำกัด

### 2.5.13 IEEE 1149.1 Boundary-Scan (JTAG)

อุปกรณ์ XC9500 สนับสนุน IEEE 1149.1 Boundary-Scan (JTAG) เต็มที่ซึ่งคำสั่งนี้ EXTEST SAMPLE/PRELOAD BYPASS USERCODE INTEST IDCODE AND HIGHZ IS สนับสนุนอุปกรณ์ในแต่ละตัว สำหรับการทำงาน ISP มีการเพิ่มคำสั่งเข้าไป 5 คำสั่ง คือ ISPEN FERASE FPGM FVIFY และ ISPEX คำสั่งนี้ยินยอมขยายออกอย่างเต็มที่ของชุดคำสั่ง 1149.1

ขา TMS และ TCK มีตัวความต้านทานดึงกระแสไฟฟ้า ซึ่งเป็นหน้าที่พิเศษ โดยเฉพาะและมีคุณสมบัติตามมาตรฐาน IEEE 1149.1

เพิ่มเก็บเอกสารภาษาที่อธิบายลักษณะการกวาดเส้นแบ่งเขต (Boundary Scan Description Language : BSDL) สำหรับ XC9500 คือ ประกอบไปในระบบการพัฒนาและเป็นการเหมาะสมที่ไปอยู่บนส่วน FTP ของ Xilinx

### 2.5.14 การออกแบบความปลอดภัย (Design Security)

อุปกรณ์ XC9500 จะรวมลักษณะเฉพาะความปลอดภัยของข้อมูลเข้าด้วยกันให้ก้าวหน้าขึ้น ซึ่งมีการป้องกันอย่างเต็มที่ ในขณะที่การ โปรแกรมข้อมูลจะต่อต้านไม่ให้มีการอ่านเกิดขึ้น หรือ อุปกรณ์ที่ไม่ได้ตั้งใจจะลบออกและ โปรแกรมเข้าไปใหม่ ตารางที่ 2.3 แสดงความแตกต่างในการจัดความปลอดภัยอย่างเหมาะสมซึ่งแบ่งออกเป็น 4 แบบ

การอ่านข้อมูลที่ปลอดภัยสามารถจัดทำได้ด้วยผู้ใช้ไปขัดขวางรูปแบบขณะการ โปรแกรม อยู่ภายในจากนั้นเป็นการอ่านหรือคัดลอก เมื่อจัดการขัดขวางทั้งหมดแล้วต่อไปเป็นการ โปรแกรม แต่ยอมให้อุปกรณ์ลบ ได้ อุปกรณ์ทั้งหมดต้องลบออกเป็นเพียงทางเดียวที่จะไปเริ่มค่าใหม่ของการอ่านข้อมูลที่ปลอดภัยได้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### ตารางที่ 2.3 การเลือกความปลอดภัยของข้อมูล

		Read Security	
		Default	Set
Write Security	Default	Read Allowed	Read Inhibited
		Program/Erase Allowed	Program Inhibited/Erase Allowed
	Set	Read Allowed	Read Inhibited
		Program/Erase Inhibited	Program/Erase Allowed

การเขียนข้อมูลที่ปลอดภัยจะเตรียมการจัดการป้องกันเพิ่มขึ้นมาซึ่งขวางอุบัติเหตุการลบอุปกรณ์ออกหรือขณะเขียน โปรแกรมใหม่เมื่อขา JTAG มีเรื่องสัญญาณรบกวน เช่น การเพิ่มพลังงานในระบบ เป็นต้น การจัดหน้่งครั้งในการป้องกันการเขียนอาจจะไม่ทำงานเมื่อในไม่ช้าอุปกรณ์ต้องการ โปรแกรมใหม่กับรูปแบบที่มีเหตุผล

#### 2.5.15 รูปแบบพลังงานต่ำ (Low Power Mode)


อุปกรณ์ XC9500 ทั้งหมดเสนอให้เป็นรูปแบบพลังงานต่ำสำหรับแมคโครเซลล์เดี่ยวหรือประสานกันทุกแมคโครเซลล์ ลักษณะเฉพาะนี้ยอมให้พลังงานอุปกรณ์ซึ่งในไม่ช้าความสำคัญนี้จะลดน้อยลง

แมคโครเซลล์เดี่ยวแต่ละตัวอาจจะ โปรแกรมในรูปแบบพลังงานต่ำได้ โดยผู้ใช้ส่วนเกี่ยวกับจุดเปลี่ยนแปลงสมรรถนะของการใช้ประโยชน์ให้สามารถคงรูปแบบพลังงานมาตรฐาน ซึ่งส่วนอื่นๆ ของการใช้ประโยชน์อาจจะ โปรแกรมสำหรับให้ทำงานที่พลังงานต่ำ และให้ไปลดพลังงานทั้งหมดเพื่อทำให้สลายตัวไป การโปรแกรมแมคโครเซลล์สำหรับรูปแบบพลังงานต่ำก่อให้เกิดการเพิ่มการหน้่งเวลา ( $t_{LP}$ ) รวมไปถึงในการหน้่งเวลาขาถึงขาเช่นเดียวกับการจัดตั้งเวลาการบันทึกสัญญาณนาฬิกาภาคผลคูณที่ไปเอาต์พุตและการหน้่งเวลาภาคผลคูณที่ทำให้เป็นเอาต์พุตจะไม่มีผลกระทบต่อแมคโครเซลล์ในขณะจัดพลังงาน

#### 2.5.16 แบบจำลองการจับเวลา (Timing Model)

รูปแบบของการออกแบบโครงสร้าง XC9500 ยอมให้ทำแบบจำลองการจับเวลาได้ง่ายขึ้นสำหรับอุปกรณ์ทั้งหมด แบบจำลองการจับเวลาอย่างง่าย ๆ แสดงดังรูปที่ 2.14 มันมีเหตุผลสำหรับหน้าที่ทำงานของแมคโครเซลล์นั่นคือใช้ภาคผลคูณ โดยตรงเพียงอย่างเดียวกับในขณะจัดเป็นพลังงานแบบมาตรฐานและในขณะจัดเป็นอัตราการดับแบบมาตรฐาน ตารางที่ 2.4 แสดงค่าตัวแปรการจับเวลาที่สำคัญในแต่ละตัวว่าเป็นอย่างไรซึ่งเป็นผลกระทบต่อตัวจัดสรรภาคผลคูณ (ถ้าต้องการ) ในขณะจัดเป็นพลังงานต่ำ และในขณะจัดเป็นชนิดจำกัดในการดับ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.14 แบบจำลองการจับเวลาอย่างง่าย ๆ


ตารางที่ 2.4 ตัวแปรแบบจำลองการจับเวลา

Description	Parameter	Product Term Allocator	Macrocell Low-Power Setting	Output Slew-Limited Setting
Propagation Delay	$T_{PD}$	$+ t_{PTA} * S$	$+ t_{LP}$	$+ t_{SLEW}$
Global Clock Setup Time	$T_{SU}$	$+ t_{PTA} * S$	$+ t_{LP}$	-
Global Clock-to-output	$T_{CO}$	-	-	$+ t_{SLEW}$
Product Term Clock Setup Time	$T_{PSU}$	$+ t_{PTA} * S$	$+ t_{LP}$	-
Product Term Clock-to-output	$T_{PCO}$	-	-	$+ t_{SLEW}$
Internal System Cycle Period	$T_{SYSTEM}$	$+ t_{PTA} * S$	$+ t_{LP}$	-

หมายเหตุ 1. S คือ ช่วงระยะเวลาการทำงานระหว่างลอจิกต่อลอจิก ซึ่งได้กำหนดไว้ในคู่มือเอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การจัดสรรเวลาภาคผลคูณขึ้นอยู่กับช่วงระยะเวลาลอจิกบนการทำงานในแมคโครเซลล์ ซึ่งการกำหนดค่าให้น้อยกว่าจำนวนมากที่สุดของตัวจัดสรรในแนวทางภาคผลคูณ ถ้าใช้ภาคผลคูณโดยตรงเพียงอย่างเดียวในช่วงระยะเวลาลอจิกจะเป็นศูนย์ ตัวอย่างในรูปที่ 2.6 นั่นคือ เพิ่มภาคผลคูณได้ถึง 15 ภาคเป็นความเหมาะสมกับช่วงระยะเวลาที่ 1 ในกรณีของรูปที่ 2.7 การทำงานภาคผลคูณ 18 ภาคมีช่วงระยะเวลาที่ 2

การอธิบายรายละเอียดในการจับเวลาอาจได้มาจากแบบจำลองในการจับเวลาเต็มรูปแบบแสดงในรูปที่ 2.15 ค่า และความหมายสำหรับตัวแปรจะให้ไว้ในเอกสารข้อมูลของอุปกรณ์โดยเฉพาะ



รูปที่ 2.15 แบบจำลองการจับเวลาโดยละเอียด

### 2.5.17 คุณลักษณะการเพิ่มพลังงาน (Power-Up Characteristics)

อุปกรณ์ XC9500 สามารถปฏิบัติตัวให้ดีได้ภายใต้ทุกสภาพการทำงานระหว่างการเพิ่มพลังงานแต่ละอุปกรณ์ XC9500 โดยใช้วงจรภายในซึ่งต้องรักษาอุปกรณ์ให้อยู่ในสถานะสงบจนกระทั่งแหล่งจ่ายแรงดันไฟฟ้า  $V_{CCINT}$  อยู่ในระดับปลอดภัย (ประมาณ 3.8 โวลต์) ระหว่างเวลานี้ทุกขาอุปกรณ์และขา JTAG จะไม่ทำงานและอุปกรณ์ทุกเอาต์พุตจะไม่ทำงานเช่นกัน ส่วนตัวความต้านทานดึงกระแสที่อินพุตและเอาต์พุต (ค่าประมาณ 10 กิโลโอห์ม) นั้นทำงานแสดงในตารางที่ 2.5 เมื่อแหล่งจ่ายแรงดันไฟฟ้ามาถึงระดับปลอดภัย ผู้ใช้ทุกตัวเก็บบันทึกลายเป็น การเริ่มต้นใหม่ (ตัวอย่างเช่น ภายใน 100 ไมโครวินาที ( $\mu\text{s}$ ) สำหรับ XC9536-XC95144 200 ไมโครวินาที ( $\mu\text{s}$ ) สำหรับ XC95216 และ 300 ไมโครวินาที ( $\mu\text{s}$ ) สำหรับ XC95288) และอุปกรณ์เป็นความเหมาะสมทันทีสำหรับการทำงานแสดงในรูปที่ 2.16


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ตารางที่ 2.5 คุณสมบัติของอุปกรณ์ XC9500

Device Circuitry	Quiescent State	Erased Device Operation	Valid User Operation
IOB Pull-up Resistors	Enabled	Enabled	Disabled
Device Outputs	Disabled	Disabled	As Configured
Device Input and Clock	Disabled	Disabled	As Configured
Function Block	Disabled	Disabled	As Configured
JTAG Controller	Disabled	Enabled	Enabled

ถ้าอุปกรณ์อยู่ในสภาวะการหลับ (ก่อนทุกรูปแบบที่ผู้ใช้จะโปรแกรม) อุปกรณ์เอาต์พุตจะคงสถานะไม่ทำงานแต่กับตัวความต้านทานดึงกระแสที่อินพุตและเอาต์พุตนั้นทำงานเมื่ออุปกรณ์ยอมให้ขา JTAG ทำงานต่อไปเป็นการโปรแกรมได้ตลอดเวลา

ถ้าอุปกรณ์มีการโปรแกรม อุปกรณ์อินพุตและเอาต์พุตขององค์ประกอบเหล่านั้น จะรับหน้าที่เป็นสภาวะการทำงานแบบปกติ อุปกรณ์จะยอมให้ขา JTAG ทำงานเป็นการลบออก หรือการทดสอบกวาดหาเส้นแบ่งเขตในตลอดเวลา



รูปที่ 2.16 การกระทำของตัวอุปกรณ์ระหว่างการเพิ่มพลังงาน

### 2.5.18 สนับสนุนการพัฒนาระบบ (Development System Support)

ตระกูล CPLD XC9500 จะได้รับการสนับสนุนอย่างเต็มที่ด้วยการพัฒนาระบบอย่างเหมาะสมจาก Xilinx และ ผู้ขาย โปรแกรมที่เป็นพันธมิตรกับ Xilinx

ผู้ออกแบบสามารถสร้างสรรค์การออกแบบได้ด้วยการใช้ ภาษา ABEL การเขียนผังวงจรสมการทางลอจิก ภาษา VHDL หรือ เครื่องมือหลากหลายที่อยู่ในโปรแกรม การพัฒนาระบบเอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นิยามให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สามารถใช้วิธีการออกแบบสร้างและกำหนดแผนที่ข้อมูล JEDEC ซึ่งสามารถใช้ไปโปรแกรมอุปกรณ์ XC9500 ได้ ในการพัฒนาระบบจะประกอบไปด้วยโปรแกรมดึงข้อมูล JTAG นั่นคือสามารถใช้ไปโปรแกรมอุปกรณ์ผ่านทางเครื่องต่อมาตรฐาน JTAG และสายดึงข้อมูล

### 2.5.19 เทคโนโลยี FastFLASH (FastFLASH Technology)

กระบวนการแสง COMS ที่ก้าวหน้าขึ้นนั้นได้นำไปใช้คิดค้นสร้างอุปกรณ์ XC9500 ทุกตัว รายละเอียดคุณสมบัติการพัฒนาสำหรับการโปรแกรมระบบภายใน CPLDs ของ Xilinx คือกระบวนการ FastFLASH จัดเป็นความสามารถของลอจิกที่มีสมรรถนะสูง มีเวลาขณะทำการโปรแกรมเร็ว และทนต่อการโปรแกรมและลบโปรแกรมได้ถึง 10,000 ครั้ง

### 2.5.20 ประวัติการปรับปรุงแก้ไข (Revision History)

ตารางที่ 2.6 ประวัติการปรับปรุงแก้ไข

Version	Date	Revision
3.0	12/14/98	Revised datasheet to reflect new AC characteristics and internal Timing Parameters
4.0	2/10/99	Corrected Figure 3

## 2.6 งานวิจัยที่เกี่ยวข้อง

ผู้วิจัยได้ศึกษางานวิจัยต่างๆ ที่เกี่ยวข้องเพื่อใช้เป็นแนวทางในการวิจัย โดยมีรายละเอียดดังต่อไปนี้

สุภาวดี นาคสีทอง (2546 : บทคัดย่อ) วิจัยเรื่องการพัฒนาพจนานุกรมอิเล็กทรอนิกส์ศัพท์ด้านวิศวกรรมโยธา โดยรวบรวมคำศัพท์ด้านวิศวกรรมโยธาจำนวน 1,000 คำ และใช้โปรแกรม Delphi 6.0 ซึ่งทำงานภายใต้ระบบปฏิบัติการไมโครซอฟท์วินโดวส์ ในการพัฒนาพจนานุกรมอิเล็กทรอนิกส์ศัพท์ด้านวิศวกรรมโยธา ซึ่งกลุ่มตัวอย่าง คือ นักศึกษาหลักสูตรวิศวกรรมศาสตรบัณฑิต สาขาวิศวกรรมโยธา ชั้นปีที่ 4 ภาควิชาวิศวกรรมโยธา คณะวิศวกรรมศาสตร์ มหาวิทยาลัยเทคโนโลยีมหานคร จำนวน 25 คน ผลการวิจัยพบว่าพจนานุกรมอิเล็กทรอนิกส์ศัพท์ด้านวิศวกรรมโยธาที่พัฒนาขึ้นมีคุณภาพจากการประเมินของผู้ทรงคุณวุฒิอยู่ในระดับดี และจากการศึกษาความคิดเห็นของนักศึกษากลุ่มตัวอย่างอยู่ในระดับดีมาก โดยมีค่าเฉลี่ยทั้งฉบับเท่ากับ 4.48 และ 4.51 และมีค่าส่วนเบี่ยงเบนมาตรฐานทั้งฉบับเท่ากับ 0.55 และ 0.51 ตามลำดับ

สุรพงษ์ สิริพงษ์คีติ (2546 : บทคัดย่อ) วิจัยเรื่องการออกแบบวงจรและสร้างโมดูลบอร์ดชุดปฏิบัติการไมโครคอนโทรลเลอร์ PIC 16F876 โดยหาคุณภาพจากกลุ่มตัวอย่างที่เป็นผู้ทรงคุณวุฒิทางการศึกษา จำนวน 5 คน และผู้ทรงคุณวุฒิทางด้านวิศวกรรม จำนวน 5 คน ผลการวิจัยพบว่าเอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

วงจรและโมดูลบอร์ดชุดปฏิบัติการไมโครคอนโทรลเลอร์ PIC 16F876 ที่สร้างขึ้นมีคุณภาพทางด้านการศึกษาในเกณฑ์ดี โดยมีค่าเฉลี่ยเท่ากับ 4.49 และค่าความแปรปรวนเท่ากับ 0.60 และมีคุณภาพทางด้านวิศวกรรมในเกณฑ์ดีมาก โดยมีค่าเฉลี่ยเท่ากับ 4.52 และค่าความแปรปรวนเท่ากับ 0.58 ซึ่งคุณภาพของชุดปฏิบัติการไมโครคอนโทรลเลอร์ PIC 16F876 ที่ได้นี้เป็นไปตามสมมติฐานการวิจัย

ชัชฎาภรณ์ ดันตะราวงศา (2545 : บทคัดย่อ) วิจัยเรื่องบทเรียนผ่านระบบอินเทอร์เน็ตวิชา ระบบการจัดการฐานข้อมูล โดยบทเรียนที่สร้างขึ้นมีคุณภาพตามความคิดเห็นของผู้ทรงคุณวุฒิด้าน เนื้อหามีค่าเฉลี่ยที่ 4.27 อยู่ในระดับดี และด้านเทคนิคการผลิตสื่อมีค่าเฉลี่ยที่ 4.51 อยู่ในระดับดีมาก และใช้แบบทดสอบวัดผลสัมฤทธิ์ทางการเรียนด้วยบทเรียนผ่านระบบอินเทอร์เน็ตมีค่าความเชื่อมั่นที่ 0.87 วิเคราะห์ข้อมูลโดยใช้ t-test แบบ dependent และผลสัมฤทธิ์ทางการเรียนหลังเรียนสูงกว่า ก่อนเรียนอย่างมีนัยสำคัญทางสถิติที่ 0.1 เป็นไปตามสมมติฐานการวิจัยที่ตั้งไว้

มันคง มณีรัตนรุ่งโรจน์ (2546 : บทคัดย่อ) วิจัยเรื่องการพัฒนาชุดฝึกทดลองการออกแบบ หน่วยประมวลผลกลางขนาด 8 บิต 16 คำสั่ง โดยใช้ FPGA ซึ่งกลุ่มตัวอย่างที่มีความรู้ทางด้าน ดิจิตอล ด้านสถาปัตยกรรมคอมพิวเตอร์ ด้านดิจิทัลและสถาปัตยกรรมคอมพิวเตอร์ ได้ทดลองใช้ งานชุดทดลอง และใบงานการทดลอง ปรากฏว่าชุดทดลองที่สร้างขึ้นมีการทำงานที่ถูกต้อง มีความ พึงพอใจเป็นค่าเฉลี่ยเท่ากับ 4.13, 4.03 และ 3.90 ตามลำดับ โดยอยู่ในระดับมาก

อมรชัย ชัยชนะ (2547 : บทคัดย่อ) วิจัยเรื่องการหาประสิทธิภาพและความคงทนทาง การเรียนของชุดปฏิบัติการระบุพิกัดตำแหน่ง โดยผู้ทรงคุณวุฒิประเมินคุณภาพชุดปฏิบัติการ ได้ค่า เฉลี่ยเท่ากับ 4.67 ส่วนเบี่ยงเบนมาตรฐานมีค่าเท่ากับ 0.33 แสดงว่าชุดปฏิบัติการมีคุณภาพอยู่ใน ระดับดีมาก ส่วนใบงานการทดลองมีค่าเฉลี่ยเท่ากับ 4.37 ส่วนเบี่ยงเบนมาตรฐานมีค่าเท่ากับ 0.45 มี คุณภาพอยู่ในระดับดี ผลสัมฤทธิ์ทางการเรียนของผู้เรียนมีคะแนนจากการทำแบบทดสอบหลังเรียน สูงกว่าก่อนเรียน อย่างมีนัยสำคัญทางสถิติที่ระดับ 0.01 แสดงว่าชุดปฏิบัติการที่สร้างขึ้นมีประสิทธิภาพ และผลการวิจัยความคงทนทางการเรียนของชุดปฏิบัติการหลังจากทำแบบทดสอบหลังเรียน แล้ว 14 วัน พบว่าจะคะแนนสอบหลังเรียนกับคะแนนสอบวัดความคงทนทางการเรียนไม่แตกต่างกัน ที่นัยสำคัญทางสถิติระดับ 0.01 ดังนั้นชุดปฏิบัติการระบุพิกัดตำแหน่งที่สร้างขึ้นสามารถนำไปใช้ ในการเรียนการสอนได้

## บทที่ 3

### วิธีดำเนินการวิจัย

การวิจัยครั้งนี้เป็นการวิจัย เพื่อหาคุณภาพของชุดปฏิบัติการวงจรรวมไบเนชันและซีแควนเชียลโดยใช้ CPLD โดยผู้วิจัยได้ดำเนินการวิจัยตามขั้นตอนดังนี้

- 3.1 การเตรียมการวิจัย
- 3.2 ประชากรและกลุ่มตัวอย่าง
- 3.3 เครื่องมือที่ใช้ในงานวิจัย
- 3.4 การเก็บรวบรวมข้อมูล
- 3.5 สถิติที่ใช้ในการวิเคราะห์ข้อมูล

#### 3.1 การเตรียมการวิจัย

ศึกษารายละเอียด ตามหัวข้อต่อไปนี้

3.1.1 กำหนดจุดประสงค์ในการนำชุดปฏิบัติการไปใช้ในการสอน โดยสำรวจและศึกษาปัญหาที่เกิดขึ้นจากการเรียนการสอนในรายวิชาดิจิทัลเทคนิค รหัสวิชา 3105-1004 ในภาคปฏิบัติ โดยทำการรวบรวมข้อมูลปัญหาที่เกิดขึ้นจากผู้สอนต่างๆ ด้วยการเก็บข้อมูลจากการสอบถามและทำการค้นคว้าจากเอกสารทางวิชาการ เพื่อกำหนดคุณลักษณะหรือขอบเขตของชุดปฏิบัติการที่ต้องการ ซึ่งจะต้องสอดคล้องกับหัวข้อการทดลองและวัตถุประสงค์เชิงพฤติกรรม

3.1.2 กำหนดหน้าที่ของชุดปฏิบัติการ โดยผู้วิจัยศึกษารายละเอียดรายวิชาดิจิทัลเทคนิค รหัสวิชา 3105-1004 หลักสูตรประกาศนียบัตรวิชาชีพชั้นสูง (ปวส.) สาขาวิชาช่างอิเล็กทรอนิกส์ พ.ศ. 2546 สำนักงานคณะกรรมการการอาชีวศึกษา (สำนักงานคณะกรรมการการอาชีวศึกษา. 2546 : 14-15) ทำการวิเคราะห์จากลักษณะรายวิชา เพื่อกำหนดหัวข้อการทดลองและวัตถุประสงค์เชิงพฤติกรรม โดยปรึกษากับอาจารย์ผู้สอนที่มีประสบการณ์ในรายวิชานี้ เพื่อกำหนดหน้าที่ของอุปกรณ์ทดลองซึ่งเป็นเครื่องมือที่ใช้ในการวิจัย ให้สอดคล้องกับหัวข้อการทดลองและวัตถุประสงค์เชิงพฤติกรรมที่ได้กำหนดไว้

3.1.3 ศึกษาพิจารณาปัจจัยที่จะทำให้ชุดปฏิบัติการทำงานได้ตามรายการหน้าที่ นั่นคือ การศึกษาออกแบบลักษณะการทดลองและลักษณะของชุดปฏิบัติการ ซึ่งเป็นปัจจัยสำคัญที่จะนำวัสดุอุปกรณ์มาสร้างเป็นชุดปฏิบัติการวงจรรวมไบเนชันและซีแควนเชียลโดยใช้ CPLD ให้ทำงานได้ตามรายการหน้าที่และสอดคล้องกับหัวข้อการทดลองและวัตถุประสงค์เชิงพฤติกรรมที่ได้กำหนด

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ไว้ว่าต้องใช้อุปกรณ์หรือส่วนประกอบอื่นๆ ที่เป็นปัจจัยต่างๆ เพื่อให้สะดวกต่อการใช้ทดลอง ตลอดจนคุณสมบัติของวัสดุอุปกรณ์ที่จะนำมาใช้สร้างชุดปฏิบัติการ

3.1.4 วิเคราะห์และตัดสินใจเลือกชิ้นส่วนประกอบของชุดปฏิบัติการ เมื่อศึกษาวิเคราะห์วัสดุ อุปกรณ์ที่จะนำมาสร้างชุดปฏิบัติการ ตามการศึกษาออกแบบลักษณะการทดลองและลักษณะของชุดปฏิบัติการที่ได้กำหนดไว้แล้วจึงพิจารณาตัดสินใจเลือกวัสดุอุปกรณ์ที่จะนำมาสร้างชุดปฏิบัติการ

3.1.5 สร้างต้นแบบและตรวจสอบ จากการตัดสินใจเลือกวัสดุอุปกรณ์แล้วจึงนำมาสร้างชุดปฏิบัติการตามต้นแบบที่ได้ออกแบบไว้และตรวจสอบการทำงานว่าสอดคล้องกับหัวข้อการทดลองและวัตถุประสงค์เชิงพฤติกรรมที่ได้กำหนดไว้ครบถ้วนหรือไม่

3.1.6 เขียนแบบงาน จากต้นแบบที่สร้างขึ้นและผ่านการตรวจสอบจนสมบูรณ์จึงเก็บแบบงานวัสดุอุปกรณ์ที่มีข้อมูลครบถ้วนสำหรับการผลิต เช่นขนาด พิกัด ความเผื่อ วัสดุ เป็นต้น เพื่อให้สามารถผลิตจำนวนมาก

3.17 การเตรียมเอกสารประกอบ หลังจากสร้างชุดปฏิบัติการที่เป็นต้นแบบและตรวจสอบการทำงานว่ามีความสอดคล้องกับหัวข้อการทดลองและวัตถุประสงค์เชิงพฤติกรรมจนสมบูรณ์แล้วจึงจัดเตรียมเอกสารใบงานการทดลอง คู่มือใช้งาน

3.1.8 ศึกษาขั้นตอนและวิธีดำเนินการหาคุณภาพของชุดปฏิบัติการที่สร้างขึ้นมา

## 3.2 ประชากรและกลุ่มตัวอย่าง

การวิจัยครั้งนี้ครอบคลุมประชากร และกลุ่มตัวอย่าง ดังนี้

1. ประชากร คือ ผู้เชี่ยวชาญที่ประเมินคุณภาพชุดปฏิบัติการวงจรคอมพิวเตอร์ไบเนชันและซีแควนเชียลโดยใช้ CPLD ซึ่งเป็นผู้ปฏิบัติการสอน หรือเป็นผู้ฝึกอบรมเกี่ยวกับวิชาดิจิทัล หรือวิชาที่มีเนื้อหาคล้ายคลึงกัน สัมพันธ์กัน หรือเป็นผู้วิจัยที่เกี่ยวข้องกับงานด้านดิจิทัลอิเล็กทรอนิกส์ระดับอุดมศึกษา หรือหน่วยงานวิจัยที่เกี่ยวข้องกับงานด้านดิจิทัลอิเล็กทรอนิกส์

2. กลุ่มตัวอย่าง คือ ผู้เชี่ยวชาญที่ประเมินคุณภาพชุดปฏิบัติการวงจรคอมพิวเตอร์ไบเนชันและซีแควนเชียลโดยใช้ CPLD จำนวน 10 ท่านโดยเลือกจากการสุ่มอย่างง่าย

## 3.3 เครื่องมือที่ใช้ในการวิจัย

การสร้างเครื่องมือที่ใช้ในการวิจัยประกอบด้วย

3.3.1 ชุดปฏิบัติการวงจรคอมพิวเตอร์ไบเนชันและซีแควนเชียล โดยใช้ CPLD และใบงานการทดลอง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### 3.3.2 แบบประเมินคุณภาพของชุดปฏิบัติการ

#### 3.3.1 การสร้างชุดปฏิบัติการวงจรรอบไบเนชันและซีเควนเซียลโดยใช้ CPLD

มีขั้นตอนการสร้างชุดปฏิบัติการวงจรรอบไบเนชันและซีเควนเซียลโดยใช้ CPLD ดังต่อไปนี้

1. ศึกษา คำอธิบายรายวิชาในหลักสูตร ทฤษฎีที่เกี่ยวข้องจากตำรา และเอกสารต่างๆ เพื่อนำข้อมูลมาออกแบบ และสร้างวงจรต่างๆ ที่จะประกอบเป็นชุดปฏิบัติการวงจรรอบไบเนชันและซีเควนเซียลโดยใช้ CPLD

2. ออกแบบชุดปฏิบัติการวงจรรอบไบเนชันและซีเควนเซียลโดยใช้ CPLD ซึ่งตรวจสอบโดยอาจารย์ผู้ควบคุมวิทยานิพนธ์ และอาจารย์ผู้ควบคุมวิทยานิพนธ์ร่วม หากมีข้อบกพร่อง ต้องทำการแก้ไขปรับปรุงต่อไป

3. เมื่อผ่านการตรวจสอบ จากอาจารย์ผู้ควบคุมวิทยานิพนธ์ และอาจารย์ผู้ควบคุมวิทยานิพนธ์ร่วม จึงทำการสร้างชุดปฏิบัติการวงจรรอบไบเนชันและซีเควนเซียลโดยใช้ CPLD

4. จากนั้นนำชุดปฏิบัติการวงจรรอบไบเนชันและซีเควนเซียลโดยใช้ CPLD ที่สร้างขึ้น เสนอให้ผู้ทรงคุณวุฒิระดับอาชีวศึกษา จำนวน 5 ท่าน ดังนี้

1. อ.สุธีร์ กิจฉวี อาจารย์ประจำแผนกวิชาอิเล็กทรอนิกส์ วิทยาลัยเทคนิคมีนบุรี
2. อ.กรรทอง เมตตา อาจารย์ประจำแผนกวิชาอิเล็กทรอนิกส์ วิทยาลัยเทคนิค

ปราจีนบุรี

3. อ.ยุพดี สายประสิทธิ์โชค อาจารย์ประจำแผนกวิชาอิเล็กทรอนิกส์ วิทยาลัยเทคนิคสมุทรปราการ

4. อ.ไชยบูรณ์ ประเดิมนันท์ อาจารย์ประจำแผนกวิชาอิเล็กทรอนิกส์ วิทยาลัยเทคนิคสมุทรปราการ

5. อ.เพ็ญจิรา ลือขจร อาจารย์ประจำแผนกวิชาอิเล็กทรอนิกส์ วิทยาลัยเทคนิคกาญจนาภิเษกสมุทรปราการ

ทำการประเมินคุณภาพชุดปฏิบัติการวงจรรอบไบเนชันและซีเควนเซียลโดยใช้ CPLD โดยใช้แบบประเมินคุณภาพชุดปฏิบัติการ ซึ่งเป็นข้อมูลชนิดเลือกตอบ และกำหนดระดับคุณภาพเป็นค่าให้น้ำหนักคะแนนระดับคุณภาพ 5 ระดับ คือ (วัลลภ จันทร์ตระกูล. 2543 : 140)

ระดับ 5	หมายถึง	ระดับคุณภาพดีมาก
ระดับ 4	หมายถึง	ระดับคุณภาพดี
ระดับ 3	หมายถึง	ระดับคุณภาพปานกลาง
ระดับ 2	หมายถึง	ระดับคุณภาพพอใช้
ระดับ 1	หมายถึง	ระดับคุณภาพควรปรับปรุง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เกณฑ์การประเมินคุณภาพชุดปฏิบัติการ จัดระดับค่าเฉลี่ย 5 ระดับ ดังนี้

4.50 – 5.00 หมายถึง มีคุณภาพอยู่ในระดับดีมาก

3.50 – 4.49 หมายถึง มีคุณภาพอยู่ในระดับดี

2.50 – 3.49 หมายถึง มีคุณภาพอยู่ในระดับปานกลาง

1.50 – 2.49 หมายถึง มีคุณภาพอยู่ในระดับพอใช้


1.00 – 1.49 หมายถึง มีคุณภาพอยู่ในระดับควรปรับปรุง

โดยเกณฑ์การประเมินคุณภาพชุดปฏิบัติการ กำหนดเกณฑ์การประเมินต้องอยู่ในระดับค่าเฉลี่ยไม่ต่ำกว่า 3.50 จึงถือว่าสื่อการเรียนการสอนนั้นมีคุณภาพ (บุญเลี้ยง ออบแสงทอง. 2544 : 46)

ถ้าในรายการประเมินใด ไม่ผ่านเกณฑ์ประเมิน ต้องนำมาปรับปรุงแก้ไข จนผ่านเกณฑ์ประเมิน

ผลคุณภาพชุดปฏิบัติการวงจรรวม ไบเนชันและซีเควนเซียล โดยใช้ CPLD ของผู้ทรงคุณวุฒิระดับอาชีวศึกษาจากรายการประเมิน 18 รายการ เป็นดังนี้ ค่าเฉลี่ยมีค่าเท่ากับ 4.76 และส่วนเบี่ยงเบนมาตรฐานมีค่าเท่ากับ 0.39 แสดงว่าชุดปฏิบัติการวงจรรวม ไบเนชันและซีเควนเซียล โดยใช้ CPLD มีคุณภาพอยู่ในระดับดีมาก (รายละเอียดแสดงในภาคผนวก ข)

5. ได้ชุดปฏิบัติการวงจรรวม ไบเนชันและซีเควนเซียล โดยใช้ CPLD พร้อมนำไปปรับการประเมินคุณภาพจากผู้เชี่ยวชาญ ซึ่งลำดับขั้นตอนการสร้างชุดปฏิบัติการแสดงเป็นผังงานดังรูปที่ 3.1



รูปที่ 3.1 ขั้นตอนการสร้างชุดปฏิบัติการวงจรคอมไบเนชันและซีควีนเชียลโดยใช้ CPLD

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้拿去ใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### 3.3.2 การสร้างใบงานการทดลอง

มีขั้นตอนการสร้างใบงานการทดลองวิชาดิจิทัลเทคนิค ดังนี้

1. ศึกษาวิชาดิจิทัลเทคนิค และทฤษฎีที่เกี่ยวข้องกับวิธีการสร้างใบงาน โดยการสร้างใบงานการทดลองวิชาดิจิทัลเทคนิคนี้จะควบคู่กับการสร้างชุดปฏิบัติการวงจรคอมพิวเตอร์ไบเนชันและซีแควนเชียลโดยใช้ CPLD เพราะจะมีความสัมพันธ์กัน ซึ่งใบงานการทดลองดังกล่าวที่สร้างขึ้นประกอบด้วย

1. เรื่องที่จะทำการทดลอง
2. วัตถุประสงค์การทดลอง
3. ทฤษฎี และหลักการเบื้องต้น
4. เครื่องมือและอุปกรณ์การทดลอง
5. วงจรการทดลอง และลำดับขั้นตอนการทดลอง
6. บันทึกผลการทดลอง
7. สรุปผลการทดลอง

2. ออกแบบรูปแบบใบงานการทดลองวิชาดิจิทัลเทคนิค โดยผู้ตรวจสอบ คือ อาจารย์ผู้ควบคุมวิทยานิพนธ์และอาจารย์ผู้ควบคุมวิทยานิพนธ์ร่วม หากมีข้อบกพร่องต้องทำการแก้ไขปรับปรุงต่อไป

3. เมื่อผ่านการตรวจสอบจากอาจารย์ผู้ควบคุมวิทยานิพนธ์ และอาจารย์ผู้ควบคุมวิทยานิพนธ์ร่วม จึงทำการสร้างใบงานการทดลองวิชาดิจิทัลเทคนิค

4. หลังจากนั้นนำใบงานการทดลองวิชาดิจิทัลเทคนิคที่สร้างขึ้นเสนอให้ผู้ทรงคุณวุฒิระดับอาชีวศึกษา (คณะเดียวกันกับที่ประเมินคุณภาพชุดปฏิบัติการวงจรคอมพิวเตอร์ไบเนชันและซีแควนเชียลโดยใช้ CPLD) ทำการประเมินคุณภาพ โดยใช้แบบประเมินคุณภาพใบงานการทดลอง ซึ่งเป็นข้อมูลชนิดเลือกตอบ และกำหนดระดับคุณภาพเป็นค่าให้น้ำหนักคะแนนระดับคุณภาพ 5 ระดับ คือ (วัลลภ จันทร์ตระกูล. 2543 : 140)

- |         |         |                        |
|---------|---------|------------------------|
| ระดับ 5 | หมายถึง | ระดับคุณภาพดีมาก       |
| ระดับ 4 | หมายถึง | ระดับคุณภาพดี          |
| ระดับ 3 | หมายถึง | ระดับคุณภาพปานกลาง     |
| ระดับ 2 | หมายถึง | ระดับคุณภาพพอใช้       |
| ระดับ 1 | หมายถึง | ระดับคุณภาพควรปรับปรุง |

เกณฑ์การประเมินคุณภาพใบงานการทดลอง จัดระดับค่าเฉลี่ย 5 ระดับ ดังนี้

4.50 – 5.00 หมายถึง มีคุณภาพอยู่ในระดับดีมาก

3.50 – 4.49 หมายถึง มีคุณภาพอยู่ในระดับดี

2.50 – 3.49 หมายถึง มีคุณภาพอยู่ในระดับปานกลาง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

1.50 – 2.49 หมายถึง มีคุณภาพอยู่ในระดับพอใช้

1.00 – 1.49 หมายถึง มีคุณภาพอยู่ในระดับควรปรับปรุง

โดยเกณฑ์การประเมินคุณภาพใบงานการทดลอง กำหนดเกณฑ์การประเมินต้องอยู่ในระดับค่าเฉลี่ยไม่ต่ำกว่า 3.50 จึงถือว่าสื่อการเรียนการสอนนั้นมีคุณภาพ (บุญเลียง ออบแสงทอง. 2544 : 46)


ถ้าในรายการประเด็นใด ไม่ผ่านเกณฑ์ประเมิน ต้องนำมาปรับปรุงแก้ไข จนผ่านเกณฑ์ประเมิน

ผลการประเมินคุณภาพใบงานการทดลองของผู้ทรงคุณวุฒิระดับอาชีวศึกษาจากรายการประเมิน 12 รายการ เป็นดังนี้ ค่าเฉลี่ยมีค่าเท่ากับ 4.72 และส่วนเบี่ยงเบนมาตรฐานมีค่าเท่ากับ 0.38 แสดงว่าใบงานการทดลองมีคุณภาพอยู่ในระดับดีมาก (รายละเอียดแสดงในภาคผนวก ข)

5. ได้ใบงานการทดลองวิชาคิจิตอลเทคนิค พร้อมนำไปปรับการประเมินคุณภาพจากผู้เชี่ยวชาญ ซึ่งลำดับขั้นตอนการสร้างใบงานการทดลองดังกล่าว แสดงเป็นผังงาน ดังรูปที่ 3.2



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3.2 ขั้นตอนการสร้างใบงานการทดลองวิชาดิจิทัลเทคนิค

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### 3.3.3 การสร้างแบบประเมินคุณภาพของชุดปฏิบัติการและใบงานการทดลอง

มีขั้นตอนการดำเนินงาน ดังนี้

1. จัดทำร่างแบบสอบถามความคิดเห็นของผู้ทรงคุณวุฒิเพื่อตรวจสอบความสอดคล้องระหว่างรายการในแบบประเมินคุณภาพของชุดปฏิบัติการและใบงานการทดลองกับการประเมินคุณภาพของสื่อการสอน

2. จากนั้นต้องตรวจสอบร่างแบบสอบถามความคิดเห็นของผู้ทรงคุณวุฒิ โดยอาจารย์ผู้ควบคุมวิทยานิพนธ์ และอาจารย์ผู้ควบคุมวิทยานิพนธ์ร่วม หากมีข้อบกพร่องต้องทำการแก้ไขต่อไป

3. จัดทำแบบสอบถามความคิดเห็นของผู้ทรงคุณวุฒิตามคำแนะนำให้แก้ไขปรับปรุงจากอาจารย์ผู้ควบคุมวิทยานิพนธ์ และอาจารย์ผู้ควบคุมวิทยานิพนธ์ร่วม

4. นำแบบสอบถามความคิดเห็นเสนอให้ผู้ทรงคุณวุฒิ จำนวน 3 ท่าน ดังนี้

1. ดร. ศิริรัตน์ เพ็ชรแสงสี อาจารย์ประจำภาควิชาครุศาสตร์อุตสาหกรรม คณะครุศาสตร์อุตสาหกรรม สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

2. อ. ไพฑูรย์ พิมพ์ อาจารย์ประจำภาควิชาครุศาสตร์อุตสาหกรรม คณะครุศาสตร์อุตสาหกรรม สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

3. ผศ. อรรถพร ฤทธิเกิด อาจารย์ประจำภาควิชาครุศาสตร์อุตสาหกรรม คณะครุศาสตร์อุตสาหกรรม สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

ทำการตรวจสอบความสอดคล้องระหว่างรายการในแบบประเมินคุณภาพของชุดปฏิบัติการและใบงานการทดลองกับการประเมินคุณภาพของสื่อการสอน โดยใช้หลักเกณฑ์การให้คะแนน ดังนี้

คะแนน +1 สำหรับแบบประเมินคุณภาพของชุดปฏิบัติการและใบงานการทดลองที่มีความสอดคล้องกับการประเมินคุณภาพของสื่อการสอน

คะแนน 0 สำหรับแบบประเมินคุณภาพของชุดปฏิบัติการและใบงานการทดลองที่ไม่แน่ใจว่ามีความสอดคล้องกับการประเมินคุณภาพของสื่อการสอน

คะแนน -1 สำหรับแบบประเมินคุณภาพของชุดปฏิบัติการและใบงานการทดลองที่แน่ใจว่าไม่มีความสอดคล้องกับการประเมินคุณภาพของสื่อการสอน

นำผลการพิจารณาแต่ละรายการของผู้ทรงคุณวุฒิ ไปหาดัชนีความสอดคล้องระหว่างแบบประเมินคุณภาพของชุดปฏิบัติการและใบงานการทดลองกับการประเมินคุณภาพของสื่อการสอน โดยใช้สูตรหาค่า *IOC* (พวงรัตน์ มณีรัตน์. 2540 : 117)

$$IOC = \frac{\sum R}{N}$$

เมื่อ  $\sum R$  แทน คะแนนรวมในแต่ละรายการจากผู้ทรงคุณวุฒิทุกท่าน  
 $N$  แทน จำนวนของผู้ทรงคุณวุฒิ

ค่าดัชนี  $IOC$  มีความหมาย ดังนี้

$IOC > 0.5$  หมายถึง มีความสอดคล้อง

$IOC \leq 0.5$  หมายถึง ไม่มีความสอดคล้อง

ค่าความสอดคล้องที่ได้จากการตรวจแบบสอบถามความคิดเห็นของผู้ทรงคุณวุฒิที่ตรวจความสอดคล้องระหว่างรายการในแบบประเมินคุณภาพของชุดปฏิบัติการและใบงานการทดลองกับการประเมินคุณภาพของสื่อการสอน ในแต่ละรายการจะต้องมากกว่า 0.5

กรณีค่าความสอดคล้องที่หาได้จากแบบสอบถามความคิดเห็น มีค่าน้อยกว่าหรือเท่ากับ 0.5 ในรายการใดรายการหนึ่ง จะต้องทำการปรับแก้ไขในรายการนั้นๆ ให้มีความสอดคล้องกันเพิ่มขึ้น


ผลความคิดเห็นของผู้ทรงคุณวุฒิในแบบประเมินคุณภาพชุดปฏิบัติการและใบงานการทดลอง เป็นดังนี้

แบบประเมินคุณภาพชุดปฏิบัติการวงจรคอมพิวเตอร์และซีเคาน์เซลโดยใช้ CPLD มีค่าสอดคล้องในแต่ละรายการมากกว่า 0.5 ทั้งหมด 18 รายการ (รายละเอียดแสดงในภาคผนวก ช)

แบบประเมินคุณภาพใบงานการทดลอง มีค่าสอดคล้องในแต่ละรายการมากกว่า 0.5 ทั้งหมด 13 รายการ (รายละเอียดแสดงในภาคผนวก ช)

5. หลังจากที่ได้รับผลการหาค่าความสอดคล้องจากผู้ทรงคุณวุฒิ โดยมีความเห็นในแต่ละรายการมากกว่า 0.5 จึงนำแบบสอบถามความคิดเห็นผู้ทรงคุณวุฒิ นำมาจัดทำเป็นแบบประเมินคุณภาพชุดปฏิบัติการและแบบประเมินคุณภาพใบงานการทดลอง เพื่อใช้ในการเก็บรวบรวมข้อมูลต่อไป

ลำดับขั้นตอนการสร้างแบบประเมินคุณภาพของชุดปฏิบัติการ ดังรูปที่ 3.3



รูปที่ 3.3 ขั้นตอนการสร้างแบบประเมินคุณภาพของชุดปฏิบัติการ

### การเก็บรวบรวมข้อมูล

ในการเก็บรวบรวมข้อมูล เพื่อศึกษาหาคุณภาพของชุดปฏิบัติการวงจรคอม ไบนารีและซีแควนเชียล โดยใช้ CPLD มีขั้นตอนการเก็บรวบรวมข้อมูลดังนี้

1. ขอนหนังสือจากงานบัณฑิตศึกษา คณะครุศาสตร์อุตสาหกรรม สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง ถึงผู้เชี่ยวชาญ 10 ท่าน เพื่อขอความร่วมมือในการวิจัย และเอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เข้าชี้แจงรายละเอียดต่างๆ กับผู้เชี่ยวชาญด้วยตนเอง เพื่อขอความสมัครใจในการประเมินคุณภาพของชุดปฏิบัติการวงจรคอมพิวเตอร์และซีเคาน์เช็ทโดยใช้ CPLD โดยให้ศึกษาและทดลองใช้งานเป็นเวลา 7 วัน พร้อมแนบบแบบประเมินคุณภาพของชุดปฏิบัติการและใบงานการทดลอง มีรายชื่อผู้เชี่ยวชาญจำนวน 10 ท่าน ดังนี้

1. ผศ.วิศรุต ศรีรัตนะ ผู้ช่วยศาสตราจารย์ ภาควิชาวิศวกรรมการวัดคุม คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง
2. ผศ.ไสว พงศ์สวัสดิ์ ผู้ช่วยศาสตราจารย์ ภาควิชาวิศวกรรมการวัดคุม คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง
3. อ.สุชิน อางหาญ อาจารย์ ภาควิชาครุศาสตร์วิศวกรรม คณะครุศาสตร์อุตสาหกรรม สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง
4. อ.พิชญ์สินี มะโน อาจารย์ ภาควิชาครุศาสตร์วิศวกรรม คณะครุศาสตร์อุตสาหกรรม สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง
5. อ.อำพล ทองระอา อาจารย์ ภาควิชาครุศาสตร์วิศวกรรม คณะครุศาสตร์อุตสาหกรรม สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง
6. อ.ธันยวัต พึ่งแสงโชติช่วง อาจารย์ ภาควิชาคอมพิวเตอร์ คณะวิศวกรรมศาสตร์ มหาวิทยาลัยเทคโนโลยีมหานคร
7. อ.อนุชา ไชยชาญ อาจารย์ ภาควิชาอิเล็กทรอนิกส์ มหาวิทยาลัยเทคโนโลยีราชมงคลพระนคร วิทยาเขตเทเวศร์
8. อ.ศุภวัฒน์ ลาวัฒน์วิสุทธิ อาจารย์ คณะเทคโนโลยีอุตสาหกรรม มหาวิทยาลัยราชภัฏเทพสตรี
9. อ.มนตรี พรหมเพชร อาจารย์ กลุ่มอุตสาหกรรม สำนักมาตรฐานการอาชีวศึกษาและวิชาชีพ สำนักงานคณะกรรมการการอาชีวศึกษา
10. อ.อิทธิภูมิ บุญพิคำ อาจารย์ ภาควิชาวิศวกรรมอิเล็กทรอนิกส์ คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

2. หลังจาก 7 วัน จึงไปพบกับผู้เชี่ยวชาญอีกครั้ง และเก็บรวบรวมแบบประเมินคุณภาพชุดปฏิบัติการและใบงานการทดลอง เพื่อนำมาวิเคราะห์ข้อมูลด้วยวิธีทางสถิติ ได้ผลลัพธ์ออกมา จึงนำไปแปลผลและเขียนรายงานการวิจัยต่อไป

### 3.5 สถิติที่ใช้ในการวิเคราะห์ข้อมูล

ข้อมูลที่ได้จากแบบสอบถามเป็นข้อมูลชนิดเลือกตอบ จากแบบประเมินคุณภาพของชุดปฏิบัติการและใบงานการทดลอง วิเคราะห์ข้อมูลด้วยวิธีทางสถิติ ใช้การแจกแจงความถี่ ค่าเฉลี่ย

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

และส่วนเบี่ยงเบนมาตรฐาน เพื่อสรุปผลการศึกษาคูณภาพของชุดปฏิบัติการวงจรคอมพิวเตอร์เนชันและซีเควนเซี่ยลโดยใช้ CPLD จากผู้เชี่ยวชาญ ดังสถิติต่อไปนี้

1. มัชฌิมเลขคณิตหรือค่าเฉลี่ย (Arithmetic Mean หรือ Mean หรือ Average) กรณีข้อมูลแจกแจงความถี่ (พรรรณี ลีกิจวัฒน์. 2544 : 8)

$$\bar{X} = \frac{\sum fx}{n} \quad (3.1)$$

เมื่อ	$\bar{X}$	แทน	ค่าเฉลี่ยของผู้เชี่ยวชาญ
	$X$	แทน	ในกรณีข้อมูลแจกแจงความถี่แบบไม่จัดกลุ่ม หมายถึง คะแนนแต่ละค่า
	$f$	แทน	ความถี่ของคะแนนแต่ละชั้น
	$n$	แทน	จำนวนสมาชิกในผู้เชี่ยวชาญ

2. ส่วนเบี่ยงเบนมาตรฐาน (Standard Deviation : S.D.) เป็นการวัดการกระจายของคะแนนรอบ ๆ ค่าเฉลี่ย ถ้าส่วนเบี่ยงเบนมาตรฐาน มีค่ามาก แสดงว่ามีการกระจายมาก ถ้าส่วนเบี่ยงเบนมาตรฐาน มีค่าน้อย แสดงว่ามีการกระจายน้อย (พรรรณี ลีกิจวัฒน์. 2544 : 10)

$$S.D. = \sqrt{\frac{n \sum fX^2 - (\sum fX)^2}{n(n-1)}} \quad (3.2)$$

เมื่อ	$S.D.$	แทน	ค่าส่วนเบี่ยงเบนมาตรฐาน จากข้อมูลแจกแจงความถี่ โดยใช้คะแนนดิบ สำหรับข้อมูลจากผู้เชี่ยวชาญ ขนาดเล็ก ( $n < 30$ )
	$f$	แทน	ค่าความถี่ของคะแนนแต่ละชั้น กรณีแจกแจงความถี่แบบไม่จัดกลุ่ม
	$X$	แทน	คะแนนแต่ละค่า กรณีแจกแจงความถี่แบบไม่จัดกลุ่ม
	$n$	แทน	จำนวนสมาชิกในผู้เชี่ยวชาญ ( $n < 30$ )

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## บทที่ 4

### ผลการวิเคราะห์ข้อมูล

การศึกษาวิจัยครั้งนี้ มีจุดประสงค์เพื่อหาคุณภาพของชุดปฏิบัติการวงจรรวมไบเนชันและซีเควนเซียลโดยใช้ CPLD ซึ่งจำแนกผลการวิจัยได้ดังนี้

4.1 ผลการประเมินคุณภาพของชุดปฏิบัติการ

4.2 ผลการประเมินคุณภาพของใบงานการทดลอง

#### 4.1 ผลการประเมินคุณภาพของชุดปฏิบัติการ

ชุดปฏิบัติการวงจรรวมไบเนชันและซีเควนเซียลโดยใช้ CPLD รับการประเมินคุณภาพของชุดปฏิบัติการ โดยผู้เชี่ยวชาญ จำนวน 10 ท่าน ผลการประเมินของผู้เชี่ยวชาญ แสดงตารางที่ 4.1

ตารางที่ 4.1 ผลการประเมินคุณภาพของชุดปฏิบัติการวงจรรวมไบเนชันและซีเควนเซียลโดยใช้ CPLD โดยผู้เชี่ยวชาญ จำนวน 10 ท่าน

รายการที่ประเมิน	$\bar{X}$	S.D.	ระดับคุณภาพ
1. รูปร่างและขนาดภายนอกของชุดปฏิบัติการมีความเหมาะสม	4.60	0.70	ดีมาก
2. การจัดวางตำแหน่งของอุปกรณ์มีความเหมาะสม	4.30	0.48	ดี
3. สะดวกต่อการจัดเตรียมสาย และวัสดุอุปกรณ์ที่เกี่ยวข้อง	4.10	0.57	ดี
4. สะดวกในการต่อสายและอุปกรณ์ที่เกี่ยวข้อง	4.20	0.42	ดี
5. การจัดเก็บสายและวัสดุอุปกรณ์ ได้สะดวกเหมาะสม	4.20	0.63	ดี
6. ความเหมาะสม ถูกต้องของวัสดุที่นำมาใช้สร้างชุดปฏิบัติการ	4.40	0.70	ดี
7. ความแข็งแรงทนทานของชุดปฏิบัติการ	4.50	0.71	ดีมาก
8. สะดวกในการขนย้ายชุดปฏิบัติการ	4.90	0.32	ดี
9. สะดวกต่อการบำรุงรักษา	4.30	0.67	ดี
10. มีความปลอดภัยในขณะที่ทำการทดลอง	4.60	0.70	ดีมาก
11. ภาพโดยรวมของชุดปฏิบัติการ มีความเหมาะสม เรียบร้อย และน่าใช้งาน	4.60	0.52	ดีมาก
12. รูปแบบของชุดปฏิบัติการกระตุ้นและจูงใจผู้ทดลอง	4.50	0.53	ดีมาก
13. มีความเหมาะสมกับระดับความรู้ของผู้ทดลอง	4.60	0.52	ดีมาก

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ตารางที่ 4.1 (ต่อ)

รายการที่ประเมิน	$\bar{X}$	S.D.	ระดับคุณภาพ
14. สามารถทำให้ผู้ทดลองบรรลุตามวัตถุประสงค์ที่กำหนดไว้	4.30	0.48	ดี
15. ชุดปฏิบัติการใช้งานได้สะดวกและสอดคล้องตามขั้นตอน	4.50	0.85	ดีมาก
16. มีลำดับขั้นตอนการทดลองสัมพันธ์กับใบงานการทดลอง	4.50	0.53	ดีมาก
17. สร้างเสริมประสบการณ์ในการฝึกทักษะความรู้ใหม่ๆ	4.70	0.48	ดีมาก
18. ผู้ทดลองสามารถเกิดการเรียนรู้หลังจากใช้ชุดปฏิบัติการ	4.60	0.52	ดีมาก
เฉลี่ยรวม	4.47	0.57	ดี

พิจารณาระดับการประเมินคุณภาพชุดปฏิบัติการวงจรคอมไบเนชันและซีเวนเซียมโดยใช้ CPLD ของผู้เชี่ยวชาญ จำนวน 10 ท่าน มีค่าเฉลี่ยเท่ากับ 4.47 และส่วนเบี่ยงเบนมาตรฐาน มีค่าเท่ากับ 0.57 แสดงว่าชุดปฏิบัติการมีคุณภาพอยู่ในระดับดี (รายละเอียดแสดงในภาคผนวก ข)

#### 4.2 ผลการประเมินคุณภาพของใบงานการทดลอง

ใบงานการทดลองรับการประเมินคุณภาพของใบงานการทดลองโดยผู้เชี่ยวชาญ จำนวน 10 ท่าน ผลการประเมินของผู้เชี่ยวชาญ แสดงตารางที่ 4.2

ตารางที่ 4.2 ผลการประเมินคุณภาพจากใบงานการทดลองโดยผู้เชี่ยวชาญ จำนวน 10 ท่าน

การทดลองที่	$\bar{X}$	S.D.	ระดับคุณภาพ
1. วงจรคอมไบเนชันและวงจรลอจิก	4.42	0.56	ดี
2. การลดรูปสมการ	4.38	0.60	ดี
3. วงจรคำนวณทางคณิตศาสตร์	4.42	0.64	ดี
4. วงจรมัลติเพล็กซ์และดีมัลติเพล็กซ์วงจร	4.44	0.61	ดี
5. วงจรเข้ารหัสและวงจรถอดรหัส	4.43	0.61	ดี
6. คอมพารเตอ์และบัฟเฟอร์	4.41	0.64	ดี
7. โมโนสเตเบิลและสัญญาณนาฬิกา	4.45	0.62	ดี
8. ฟลิปฟลอป	4.39	0.64	ดี
9. วงจรนับแบบอะซิงโครนัสและแบบซิงโครนัส	4.40	0.64	ดี
10. วงจรเลื่อนข้อมูล	4.35	0.67	ดี
11. โครงสร้างและการใช้งานหน่วยความจำแบบต่าง ๆ	4.40	0.63	ดี

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## ตารางที่ 4.2 (ต่อ)

การทดลองที่	$\bar{X}$	S.D.	ระดับคุณภาพ
12. วงจรเปลี่ยนสัญญาณดิจิทัลกับแอนะล็อก	4.49	0.62	ดี
เฉลี่ยรวม	4.42	0.62	ดี

พิจารณาระดับการประเมินคุณภาพจากใบงานการทดลองของผู้เชี่ยวชาญ จำนวน 10 ท่าน มีค่าเฉลี่ยเท่ากับ 4.42 และส่วนเบี่ยงเบนมาตรฐานมีค่าเท่ากับ 0.62 แสดงว่าใบงานการทดลองมีคุณภาพอยู่ในระดับดี (รายละเอียดแสดงในภาคผนวก ช)

สำหรับข้อเสนอแนะจากคำถามแบบปลายเปิดของผู้เชี่ยวชาญ จำนวน 10 ท่านถึงคุณภาพของใบงานการทดลอง ให้ผู้วิจัยนำมาพิจารณาแก้ไขปรับปรุงในส่วนต่างๆ ดังนี้คือ

1. การลดรูปสมการ ควรให้เป็นประโยชน์ คือ ให้เปรียบเทียบผลการทำงานของวงจรก่อนการลดรูปกับหลังการลดรูป
2. ควรเน้นความแตกต่างระหว่างข้อดี และข้อเสีย ของวงจร ในแต่ละการทดลอง
3. ควรเน้นการประยุกต์วงจรให้ใช้งานได้เป็นระบบต่อเนื่องกัน

## บทที่ 5

# สรุปผลการวิจัย อภิปรายผลและข้อเสนอแนะ

การวิจัยครั้งนี้เป็นการวิจัยเพื่อหาคุณภาพของชุดปฏิบัติการวงจรคอมพิวเตอร์ไบเนชันและซีแควนเซียลโดยใช้ CPLD ในวิชาดิจิทัลเทคนิค รหัสวิชา 3105-1004 ตามหลักสูตรประกาศนียบัตรวิชาชีพชั้นสูง (ปวส.) สาขาวิชาช่างอิเล็กทรอนิกส์ พ.ศ. 2546 สำนักงานคณะกรรมการการอาชีวศึกษา ให้มีคุณภาพในแต่ละรายการประเด็น โดยมีค่าคะแนนเฉลี่ยจากการประเมินของผู้เชี่ยวชาญอยู่ในระดับดี คือ มีคะแนนค่าเฉลี่ย 3.5 ขึ้นไป

### 5.1 วัตถุประสงค์ของการวิจัย

เพื่อสร้างและหาคุณภาพของชุดปฏิบัติการวงจรคอมพิวเตอร์ไบเนชันและซีแควนเซียลโดยใช้ CPLD ในวิชาดิจิทัลเทคนิค รหัสวิชา 3105-1004 หลักสูตรประกาศนียบัตรวิชาชีพชั้นสูง (ปวส.) สาขาวิชาช่างอิเล็กทรอนิกส์ พ.ศ. 2546 สำนักงานคณะกรรมการการอาชีวศึกษา

### 5.2 สมมติฐานการวิจัย

ชุดปฏิบัติการวงจรคอมพิวเตอร์ไบเนชันและซีแควนเซียล โดยใช้ CPLD ที่สร้างขึ้นจะมีคุณภาพจากการประเมินของผู้เชี่ยวชาญในแต่ละรายการประเด็น อยู่ในระดับดี คือ มีคะแนนค่าเฉลี่ย 3.5 ขึ้นไป

### 5.3 ประชากรและกลุ่มตัวอย่าง

การวิจัยครั้งนี้ครอบคลุมประชากร และกลุ่มตัวอย่าง ดังนี้

1. ประชากร คือ ผู้เชี่ยวชาญที่ประเมินคุณภาพชุดปฏิบัติการวงจรคอมพิวเตอร์ไบเนชันและซีแควนเซียล โดยใช้ CPLD ซึ่งเป็นผู้ปฏิบัติการสอน หรือเป็นผู้ฝึกอบรมเกี่ยวกับวิชาดิจิทัล หรือวิชาที่มีเนื้อหาคล้ายคลึงกัน สัมพันธ์กัน หรือเป็นผู้วิจัยที่เกี่ยวข้องกับงานด้านดิจิทัลอิเล็กทรอนิกส์ระดับอุดมศึกษา หรือหน่วยงานวิจัยที่เกี่ยวข้องกับงานด้านดิจิทัลอิเล็กทรอนิกส์

2. กลุ่มตัวอย่าง คือ ผู้เชี่ยวชาญที่ประเมินคุณภาพชุดปฏิบัติการวงจรคอมพิวเตอร์ไบเนชันและซีแควนเซียล โดยใช้ CPLD จำนวน 10 ท่าน โดยเลือกจากการสุ่มอย่างง่าย

### 5.4 เครื่องมือที่ใช้ในการวิจัย

เครื่องมือที่ใช้ในการวิจัย คือ ชุดปฏิบัติการวงจรคอมพิวเตอร์ไบเนชันและซีแควนเซียลโดยใช้ CPLD โดยมีรายละเอียดดังนี้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

1. ชุดปฏิบัติการตรวจรคอม ไบเนชันและซีเควนเซียลโดยใช้ CPLD และใบงานการทดลอง
2. แบบประเมินคุณภาพของชุดปฏิบัติการ โดยผู้เชี่ยวชาญประเมินคุณภาพ ทั้งชุดปฏิบัติการและใบงานการทดลอง

### 5.5 การเก็บรวบรวมข้อมูล

1. ผู้วิจัยนำชุดปฏิบัติการตรวจรคอม ไบเนชันและซีเควนเซียล โดยใช้ CPLD และแบบประเมินคุณภาพ ไปให้ผู้เชี่ยวชาญ ศึกษาและทดลองใช้งานเป็นเวลา 7 วันพร้อมทำการประเมินคุณภาพ จำนวน 10 ท่าน
2. หลังจากนั้น 7 วัน จึงไปพบกับผู้เชี่ยวชาญอีกครั้ง และเก็บรวบรวมแบบประเมินคุณภาพ เพื่อนำข้อมูลมาวิเคราะห์หาค่าเฉลี่ย ส่วนเบี่ยงเบนมาตรฐาน ของชุดปฏิบัติการต่อไป

### 5.6 การวิเคราะห์ข้อมูล

ผู้วิจัยได้ดำเนินการวิเคราะห์ข้อมูลของชุดปฏิบัติการตรวจรคอม ไบเนชันและซีเควนเซียล โดยใช้ CPLD ดังนี้

1. ข้อมูลที่ได้จากผู้เชี่ยวชาญ คือ แบบประเมินคุณภาพชุดปฏิบัติการ นำมาวิเคราะห์ได้ค่าเฉลี่ยเท่ากับ 4.47 ส่วนเบี่ยงเบนมาตรฐานเท่ากับ 0.57 แสดงว่าชุดปฏิบัติการมีคุณภาพอยู่ในระดับดี
2. ข้อมูลที่ได้จากผู้เชี่ยวชาญ คือ แบบประเมินคุณภาพใบงานการทดลอง นำมาวิเคราะห์ได้ค่าเฉลี่ยเท่ากับ 4.42 ส่วนเบี่ยงเบนมาตรฐานเท่ากับ 0.62 แสดงว่าใบงานการทดลองมีคุณภาพอยู่ในระดับดี

### 5.7 สรุปผลการวิจัย

ผลจากการวิเคราะห์ด้วยแบบประเมินคุณภาพชุดปฏิบัติการของผู้เชี่ยวชาญ ได้ค่าเฉลี่ยเท่ากับ 4.47 ส่วนเบี่ยงเบนมาตรฐานเท่ากับ 0.57 แสดงว่าผู้เชี่ยวชาญยอมรับชุดปฏิบัติการที่สร้างขึ้นมามีคุณภาพอยู่ในระดับดีและแจกแจงผลการวิเคราะห์คุณภาพชุดปฏิบัติการ ได้ดังนี้

ผลค่าเฉลี่ยของแบบประเมินคุณภาพของชุดปฏิบัติการ วิเคราะห์ตามรายการประเมิน 18 รายการ มีคุณภาพอยู่ในระดับดี 7 รายการ ดีมาก 11 รายการ

ผลจากการวิเคราะห์ด้วยแบบประเมินคุณภาพใบงานการทดลองของผู้เชี่ยวชาญ ได้ค่าเฉลี่ยเท่ากับ 4.42 ส่วนเบี่ยงเบนมาตรฐานเท่ากับ 0.62 แสดงว่าผู้เชี่ยวชาญยอมรับใบงานการทดลองที่สร้างขึ้นมามีคุณภาพอยู่ในระดับดีและแจกแจงผลการวิเคราะห์คุณภาพใบงานการทดลอง ได้ดังนี้

ผลค่าเฉลี่ยของแบบประเมินคุณภาพใบงานการทดลองวิเคราะห์ตามรายการประเมิน 13 รายการ มีคุณภาพอยู่ในระดับดี 13 รายการ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ผลจากการวิเคราะห์ข้อมูลพบว่า ชุดปฏิบัติการวงจรคอมไบเนชันและซีแควนเชียลโดยใช้ CPLD ที่ผู้วิจัยสร้างขึ้นมีคุณภาพ เป็นไปตามสมมติฐานการวิจัย คือ มีระดับคุณภาพจากการประเมินของผู้เชี่ยวชาญในแต่ละรายการประเด็นอยู่ในระดับดี คือ มีคะแนนค่าเฉลี่ย 3.5 ขึ้นไป

## 5.8 อภิปรายผลการวิจัย

จากผลการวิจัยชุดปฏิบัติการวงจรคอมไบเนชันและซีแควนเชียล โดยใช้ CPLD ที่สร้างขึ้น ได้คุณภาพของชุดปฏิบัติการมีค่าเฉลี่ยเท่ากับ 4.47 ส่วนเบี่ยงเบนมาตรฐานเท่ากับ 0.57 แสดงว่ามีคุณภาพอยู่ในระดับดีและคุณภาพของใบงานการทดลองมีค่าเฉลี่ยเท่ากับ 4.42 ส่วนเบี่ยงเบนมาตรฐานเท่ากับ 0.62 แสดงว่ามีคุณภาพอยู่ในระดับดี เป็นไปตามสมมติฐานการวิจัยที่ตั้งไว้ สอดคล้องกับผลการวิจัยของสุภาวดี นาคสีทอง (2546 : บทคัดย่อ) วิจัยเรื่องการพัฒนาพจนานุกรมอิเล็กทรอนิกส์ศัพท์ ด้านวิศวกรรมโยธา โดยรวบรวมคำศัพท์ด้านวิศวกรรมโยธาจำนวน 1,000 คำ และใช้โปรแกรม Delphi 6.0 ซึ่งทำงานภายใต้ระบบปฏิบัติการไมโครซอฟท์วินโดวส์ ในการพัฒนาพจนานุกรมอิเล็กทรอนิกส์ศัพท์ด้านวิศวกรรมโยธา ซึ่งกลุ่มตัวอย่าง คือ นักศึกษาหลักสูตรวิศวกรรมศาสตรบัณฑิต สาขาวิศวกรรมโยธา ชั้นปีที่ 4 ภาควิชาวิศวกรรมโยธา คณะวิศวกรรมศาสตร์ มหาวิทยาลัยเทคโนโลยีมหานคร จำนวน 25 คน ผลการวิจัยพบว่าพจนานุกรมอิเล็กทรอนิกส์ศัพท์ด้านวิศวกรรมโยธาที่พัฒนาขึ้นมีคุณภาพจากการประเมินของผู้ทรงคุณวุฒิอยู่ในระดับดี และจากการศึกษาความคิดเห็นของนักศึกษากลุ่มตัวอย่างอยู่ในระดับดีมาก โดยมีค่าเฉลี่ยทั้งฉบับเท่ากับ 4.48 และ 4.51 และมีค่าส่วนเบี่ยงเบนมาตรฐานทั้งฉบับเท่ากับ 0.55 และ 0.51 ตามลำดับ

สอดคล้องกับผลการวิจัยของมั่นคง มณีรัตนรุ่งโรจน์ (2546 : บทคัดย่อ) วิจัยเรื่องการพัฒนาชุดฝึกทดลองการออกแบบหน่วยประมวลผลกลางขนาด 8 บิต 16 คำสั่ง โดยใช้ FPGA ซึ่งกลุ่มตัวอย่างที่มีความรู้ทางด้านดิจิทัล ด้านสถาปัตยกรรมคอมพิวเตอร์ ด้านดิจิทัลและสถาปัตยกรรมคอมพิวเตอร์ ได้ทดลองใช้งานชุดทดลอง และใบงานการทดลอง ปรากฏว่าชุดทดลองที่สร้างขึ้นมีการทำงานที่ถูกต้อง มีความพึงพอใจเป็นค่าเฉลี่ยเท่ากับ 4.13, 4.03 และ 3.90 ตามลำดับ โดยอยู่ในระดับมาก

และสอดคล้องกับผลการวิจัยของสุรพงษ์ สิริพงษ์ดี (2546 : บทคัดย่อ) วิจัยเรื่องการออกแบบวงจรและสร้างโมดูลบอร์ดชุดปฏิบัติการไมโครคอนโทรลเลอร์ PIC 16F876 โดยหาคุณภาพจากกลุ่มตัวอย่างที่เป็นผู้ทรงคุณวุฒิทางการศึกษา จำนวน 5 คน และผู้ทรงคุณวุฒิทางด้านวิศวกรรม จำนวน 5 คน ผลการวิจัยพบว่า วงจรและโมดูลบอร์ดชุดปฏิบัติการไมโครคอนโทรลเลอร์ PIC 16F876 ที่สร้างขึ้นมีคุณภาพทางการศึกษาในเกณฑ์ดี โดยมีค่าเฉลี่ยเท่ากับ 4.49 และค่าความแปรปรวนเท่ากับ 0.60 และมีคุณภาพทางด้านวิศวกรรมในเกณฑ์ดีมาก โดยมีค่า

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เฉลี่ยเท่ากับ 4.52 และค่าความแปรปรวนเท่ากับ 0.58 ซึ่งคุณภาพของชุดปฏิบัติการไมโครคอนโทรลเลอร์ PIC 16F876 ที่ได้นี้เป็นไปตามสมมติฐานการวิจัย

จากการวิจัยชุดปฏิบัติการวงจรคอมพิวเตอร์ไบเนชันและซีแควนเชียลโดยใช้ CPLD ที่สร้างขึ้น ผลการวิจัย คือ ผลการประเมินคุณภาพของชุดปฏิบัติการ โดยผู้เชี่ยวชาญ ได้ค่าเฉลี่ยเท่ากับ 4.47 ส่วนเบี่ยงเบนมาตรฐานเท่ากับ 0.57 ซึ่งมีคุณภาพอยู่ในระดับดี เมื่อพิจารณาลงไปในด้านต่างๆ พบว่ารายการที่ถูกประเมินคุณภาพอยู่ในระดับดี มีอยู่ 7 รายการ รายการที่ถูกประเมินคุณภาพอยู่ในระดับดีมาก มี 11 รายการ ที่แสดงถึงชุดปฏิบัติการมีคุณภาพดีมาก คือ รูปร่าง และขนาดภายนอกมีความแข็งแรงทนทาน สะดวกในการขนย้าย และมีความปลอดภัยในขณะที่ทำการทดลอง ภาพโดยรวมจึงมีความเหมาะสมเรียบร้อยและนำใช้งาน ด้านรูปแบบของชุดปฏิบัติการมีการกระตุ้นและจูงใจการเรียนการสอนเหมาะสมกับระดับความรู้ ต่อผู้ทดลอง การใช้งานทำได้สะดวก และสอดคล้องตามขั้นตอน ซึ่งสัมพันธ์กับใบงานการทดลอง สร้างเสริมประสบการณ์ในการฝึกทักษะความรู้ใหม่ๆ ทำให้เกิดการเรียนรู้ หลังจากใช้ชุดปฏิบัติการ

ผลการประเมินคุณภาพใบงานการทดลองโดยผู้เชี่ยวชาญ ได้ค่าเฉลี่ยเท่ากับ 4.42 ส่วนเบี่ยงเบนมาตรฐานเท่ากับ 0.62 ซึ่งมีคุณภาพอยู่ในระดับดี เมื่อพิจารณาลงไปในด้านต่างๆ พบว่ารายการที่ถูกประเมินคุณภาพอยู่ในระดับดี มีอยู่ 12 รายการ แสดงถึงคุณภาพของใบงานการทดลองที่มีความถูกต้องของเนื้อหา การเรียงลำดับเนื้อหาการทดลองมีความเหมาะสม ลำดับขั้นการทดลองมีความเหมาะสม มีความชัดเจนในการอธิบายลำดับขั้นการทดลอง เมื่อบอกวัตถุประสงค์ของการทดลองในใบงานการทดลองให้ชัดเจนและถูกต้องจึงเกิดความสัมพันธ์ระหว่างวัตถุประสงค์กับการทดลองที่เหมาะสม ในใบงานการทดลองมีความถูกต้องของรูปภาพและตาราง ขนาดของตัวอักษร รูปภาพและตารางมีความชัดเจนและเหมาะสมทำให้มีความสะดวกในการบันทึกค่าต่างๆ และใบงานการทดลองเป็นที่ดึงดูดความสนใจในการทดลอง มีการสร้างคำถามท้ายการทดลองที่เหมาะสมและสอดคล้องกับวัตถุประสงค์ ความรู้ในใบงานการทดลองสามารถนำไปประยุกต์ใช้งานต่อไปได้ ทำให้ภาพสรุปโดยรวมของรูปแบบใบงานการทดลองมีความเหมาะสมและมีคุณภาพอยู่ในระดับดี

เมื่อผู้วิจัยได้ทำการวิเคราะห์เพื่อหาคุณภาพของชุดปฏิบัติการวงจรคอมพิวเตอร์ไบเนชันและซีแควนเชียลโดยใช้ CPLD และ ใบงานการทดลอง สรุปผู้เชี่ยวชาญยอมรับชุดปฏิบัติการวงจรคอมพิวเตอร์ไบเนชันและซีแควนเชียลโดยใช้ CPLD และ ใบงานการทดลองว่ามีคุณภาพอยู่ในระดับดี สามารถนำไปใช้ในการเรียนการสอนได้

## 5.9 ข้อเสนอแนะจากการวิจัย

จากผลการวิจัยการสร้างและหาคุณภาพชุดปฏิบัติการวงจรรวมไบเนชันและซีแควนเชียล โดยใช้ CPLD ของชุดปฏิบัติการและใบงานการทดลอง ผู้วิจัยมีข้อเสนอแนะดังนี้

1. การนำชุดปฏิบัติการวงจรรวมไบเนชันและซีแควนเชียลโดยใช้ CPLD ไปใช้ในการเรียนการสอนจริงที่สถานศึกษา ควรจัดเตรียมชุดปฏิบัติการและคอมพิวเตอร์ให้เพียงพอต่อจำนวนผู้เรียน จึงจะทำให้คุณภาพของชุดปฏิบัติการเป็นผลต่อผู้เรียนมากที่สุด

2. หลังจากที่ผู้เรียนได้ศึกษาและทดลองตามขั้นตอนของใบงานการทดลองแล้ว ควรเน้นสรุปเนื้อหาจากการทดลองเพื่อผู้เรียนจะได้วิเคราะห์ถึงความแตกต่างระหว่างข้อดีและข้อเสียของวงจรแบบต่างๆ ที่ออกแบบมาของแต่ละผู้เรียนเปรียบเทียบกับในแต่ละใบงานการทดลอง

3. เมื่อผู้เรียนได้ศึกษาและทดลองตามขั้นตอนของใบงานการทดลองจนสามารถออกแบบวงจรได้ด้วยตนเองแล้วควรเพิ่มเติมเนื้อหาให้กับผู้เรียนด้วยการออกแบบประยุกต์วงจรให้ใช้งานอย่างเป็นระบบ จากวงจรส่วนย่อยประกอบขึ้นต่อเนื่องกันเป็นวงจรที่สมบูรณ์ เพื่อพัฒนาด้านความคิดสร้างสรรค์ ด้านแนวทางการพัฒนาการออกแบบและทดสอบการใช้งานของผู้เรียนให้ได้โดยไม่จำกัด

## 5.10 ข้อเสนอแนะเพื่อการวิจัยครั้งต่อไป

1. ควรมีการนำชุดปฏิบัติการไปวิจัยทดลองหาความพึงพอใจของผู้เรียนที่มีต่อชุดปฏิบัติการ เพื่อหาข้อเพิ่มเติมทางด้านชุดปฏิบัติการ

2. ควรเพิ่มเติมการประเมินประสิทธิภาพของชุดปฏิบัติการ และเกณฑ์การประเมินใบงานการทดลอง (performance criteria) ของแต่ละใบงานการทดลอง เพื่อเพิ่มความสอดคล้องของจุดประสงค์และลำดับขั้นการทดลองของใบงานการทดลองให้มีความสมบูรณ์ยิ่งขึ้น

## บรรณานุกรม

- กุล อักษรนุ. 2543. “การสร้างบทเรียนคอมพิวเตอร์ช่วยสอนวิชาทฤษฎีวงจรถติจิตอด 1 เรื่อง โลจิก ไดอะแกรม” วิทยานิพนธ์ครุศาสตร์อุตสาหกรรมมหาบัณฑิต สาขาเทคโนโลยีการศึกษาทางการอาชีวะและเทคนิคศึกษา บัณฑิตวิทยาลัย, สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง.
- ชัชฎาภรณ์ ต้นตะราชวงศา. 2545. “บทเรียนผ่านระบบอินเทอร์เน็ตวิชา ระบบการจัดการฐานข้อมูล” วิทยานิพนธ์ครุศาสตร์อุตสาหกรรมมหาบัณฑิต สาขาวิชาเทคโนโลยีการศึกษาทางการอาชีวะและเทคนิคศึกษา บัณฑิตวิทยาลัย, สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง.
- นภัทร วัฒนเทพินทร์. 2541. วงจรถติจิตอด 2 (ลอจิกเชิงลำดับ). พิมพ์ครั้งที่ 1. กรุงเทพฯ : สกายบุ๊กส์.
- บุญเลี้ยง อบแสงทอง. 2544. “บทเรียนโมดูล เรื่องการติดตั้งสายอากาศโทรทัศน์.” วิทยานิพนธ์ครุศาสตร์อุตสาหกรรมมหาบัณฑิต สาขาวิชาเทคโนโลยีการศึกษาทางการอาชีวะและเทคนิคศึกษา บัณฑิตวิทยาลัย, สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง.
- พรณี ลีกิจวัฒน์. 2543. “เอกสารประกอบการสอนวิชาสถิติเพื่อการวิจัย เรื่อง การสร้างเครื่องมือเก็บรวบรวมข้อมูล การวัดแนวโน้มเข้าสู่ส่วนกลาง การวัดการกระจาย.” กรุงเทพฯ : คณะครุศาสตร์อุตสาหกรรม สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง.เอกสารอัดสำเนา.
- พวงรัตน์ มณีรัตน์. 2540. “วิธีการวิจัยทางพฤติกรรมศาสตร์และสังคมศาสตร์”. กรุงเทพมหานคร : สำนักทดสอบทางการศึกษาและจิตวิทยา มหาวิทยาลัยศรีนครินทรวิโรฒ ประสานมิตร.
- มหาวิทยาลัยเทคโนโลยีมหานคร. 2547. โครงการอบรมหลักสูตร Digital System Designs for CPLD/FPGAs รุ่นที่ 1 [Online]. Available : <http://www.training.mut.ac.th/course2547/FPGAs.htm>
- มันคง มณีรัตน์รุ่งโรจน์. 2546. “การพัฒนาชุดฝึกทดลองการออกแบบหน่วยประมวลผลกลางขนาด 8 บิต 16 คำสั่งโดยใช้ FPGA” วิทยานิพนธ์ครุศาสตร์อุตสาหกรรมมหาบัณฑิต สาขาวิชาวิศวกรรมไฟฟ้าสื่อสาร บัณฑิตวิทยาลัย, สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง.
- วัลลภ จันท์ตระกูล. 2543. **สื่อการเรียนการสอน Instructional Media 200231**. พิมพ์ครั้งที่ 1. กรุงเทพฯ : ศูนย์ผลิตตำราเรียนสถาบันเทคโนโลยีพระจอมเกล้าพระนครเหนือ.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

- สำนักงานคณะกรรมการการอาชีวศึกษา. 2546. **หลักสูตรประกาศนียบัตรวิชาชีพชั้นสูง พุทธศักราช 2546**. กรุงเทพฯ : โรงพิมพ์คุรุสภา.
- สุชาติ สิริสุขไพบูลย์. 2526. **การสอนทักษะปฏิบัติ**. พิมพ์ครั้งที่ 1. กรุงเทพฯ : ศูนย์ผลิตตำราเรียน สถาบันเทคโนโลยีพระจอมเกล้าพระนครเหนือ.
- สุธีร์ กิจฉวี. 2543. “บทเรียนคอมพิวเตอร์ช่วยสอน เรื่องวงจรคอมบิเนชัน” วิทยานิพนธ์ครุศาสตร์อุตสาหกรรมมหาบัณฑิต สาขาวิชาเทคโนโลยีการศึกษาทางการอาชีวะและเทคนิคศึกษา บัณฑิตวิทยาลัย, สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง.
- สุภาวดี นาคสีทอง. 2546. “การพัฒนาพจนานุกรมอิเล็กทรอนิกส์ด้านวิศวกรรมโยธา” วิทยานิพนธ์วิทยาศาสตร์มหาบัณฑิต สาขาวิชาการศึกษาวิทยาศาสตร์ บัณฑิตวิทยาลัย, สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง.
- สุรพงษ์ สิริพงษ์ดี. 2546. “การออกแบบวงจรและสร้างโมดูลบอร์ดชุดปฏิบัติการไมโครคอนโทรลเลอร์ PIC 16F876” วิทยานิพนธ์ครุศาสตร์อุตสาหกรรมมหาบัณฑิต สาขาวิชาวิศวกรรมไฟฟ้าสื่อสาร บัณฑิตวิทยาลัย, สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง.
- อมรชัย ชัยชนะ. 2547. “การหาประสิทธิภาพและความคงทนทางการเรียนของชุดปฏิบัติการระบุพิกัดตำแหน่ง” วิทยานิพนธ์ครุศาสตร์อุตสาหกรรมมหาบัณฑิต สาขาวิชาวิศวกรรมไฟฟ้าสื่อสาร บัณฑิตวิทยาลัย, สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง.
- XILINX. 2001. CPLDs. [Online]. Available : <http://support.xilinx.com/support/support.htm>



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



ประกาศบัณฑิตวิทยาลัย

สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง  
เรื่อง ผลการพิจารณาหัวข้อและเค้าโครงวิทยานิพนธ์

-----

บัณฑิตวิทยาลัย โดยความเห็นชอบของคณะกรรมการพิจารณาหัวข้อและเค้าโครงวิทยานิพนธ์ คณะครุศาสตร์อุตสาหกรรม ขอประกาศรายชื่อหัวข้อและเค้าโครงวิทยานิพนธ์ หลักสูตรครุศาสตร์ อุตสาหกรรมมหาบัณฑิต สาขาวิชาวิศวกรรมไฟฟ้าสื่อสารที่ได้รับอนุมัติให้ดำเนินการดังนี้

นายอนันต์ศักดิ์ พงษ์เสถียรศักดิ์ รหัสประจำตัว 43064601 ให้ทำวิทยานิพนธ์เรื่อง "การพัฒนาชุดปฏิบัติการวงจรคอมไบเนชันและซีควเอนเชียลโดยใช้ CPLD (DEVELOPMENT OF COMBINATION AND SEQUENTIAL TRAINING SET USING BY COMPLEX PROGRAMMABLE LOGIC DEVICE)" โดยมี ผศ.วิสุทธิ อธิพรธรรม เป็นอาจารย์ผู้ควบคุมวิทยานิพนธ์ อาจารย์กิติพงษ์ มะโน เป็นอาจารย์ผู้ควบคุมวิทยานิพนธ์ร่วม

ซึ่งได้รับอนุมัติเมื่อวันที่ 4 ตุลาคม 2545

ทั้งนี้ให้นักศึกษาค้นคว้าและเขียนวิทยานิพนธ์ โดยปรึกษากับอาจารย์ผู้ควบคุมวิทยานิพนธ์ ให้เสร็จสิ้นภายในเวลาที่กำหนดในระเบียบของบัณฑิตวิทยาลัย

ประกาศ ณ วันที่ 14 ตุลาคม พ.ศ.2545

(ผู้ช่วยศาสตราจารย์ ร้อยเอก วีระเชษฐ ชันเงิน)

รองคณบดีฝ่ายวิชาการ

ปฏิบัติราชการแทนคณบดีบัณฑิตวิทยาลัย

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## รายชื่อผู้เชี่ยวชาญและผู้ทรงคุณวุฒิ

ผู้ทรงคุณวุฒิ ประเมินความสอดคล้องระหว่างรายการประเมินคุณภาพของชุดปฏิบัติการ และใบงานการทดลอง กับการประเมินสื่อการสอน จำนวน 3 ท่าน ดังนี้

1. ดร.ศิริรัตน์ เพ็ชรแสงสี ภาควิชาครุศาสตร์อุตสาหกรรม คณะครุศาสตร์อุตสาหกรรม สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

2. ผศ.อรรถพร ฤทธิเกิด ภาควิชาครุศาสตร์อุตสาหกรรม คณะครุศาสตร์อุตสาหกรรม สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

3. อ.ไพฑูรย์ พิมพ์ ภาควิชาครุศาสตร์อุตสาหกรรม คณะครุศาสตร์อุตสาหกรรม สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

ผู้ทรงคุณวุฒิระดับอาชีวศึกษา ประเมินคุณภาพของชุดปฏิบัติการและใบงานการทดลอง จำนวน 5 ท่าน ดังนี้

1. อ.สุธีร์ กิจฉวี แผนกวิชาอิเล็กทรอนิกส์ วิทยาลัยเทคนิคมีนบุรี

2. อ.กรรทอง เมตตา แผนกวิชาอิเล็กทรอนิกส์ วิทยาลัยเทคนิคปราชญ์บุรี

3. อ.ยุพดี สายประสิทธิ์โชค แผนกวิชาอิเล็กทรอนิกส์ วิทยาลัยเทคนิคสมุทรปราการ

4. อ.ไชยบูรณ์ ประเคิมรัตนกุล แผนกวิชาอิเล็กทรอนิกส์ วิทยาลัยเทคนิคสมุทรปราการ

5. อ.เพ็ญจิรา ลือขจร แผนกวิชาอิเล็กทรอนิกส์ วิทยาลัยเทคนิคกาญจนาภิเษก

สมุทรปราการ

ผู้เชี่ยวชาญ ประเมินคุณภาพของชุดปฏิบัติการและใบงานการทดลอง จำนวน 10 ท่าน ดังนี้

1. ผศ.วิศรุต ศรีรัตน์ ผู้ช่วยศาสตราจารย์ ภาควิชาวิศวกรรมการวัดคุม คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

2. ผศ.ไสว พงศ์สวัสดิ์ ผู้ช่วยศาสตราจารย์ ภาควิชาวิศวกรรมการวัดคุม คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

3. อ.สุชิน อาจหาญ อาจารย์ ภาควิชาครุศาสตร์วิศวกรรม คณะครุศาสตร์อุตสาหกรรม สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

4. อ.พิชญ์สินี มะโน อาจารย์ ภาควิชาครุศาสตร์วิศวกรรม คณะครุศาสตร์อุตสาหกรรม สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

5. อ.อำพล ทองระอา อาจารย์ ภาควิชาครุศาสตร์วิศวกรรม คณะครุศาสตร์อุตสาหกรรม สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

6. อ.ธันยวัต พึ่งแสงโชติช่วง อาจารย์ ภาควิชาคอมพิวเตอร์ คณะวิศวกรรมศาสตร์ มหาวิทยาลัยเทคโนโลยีมหานคร

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

7. อ.อนุชา ไชยชาญ อาจารย์ ภาควิชาอิเล็กทรอนิกส์ มหาวิทยาลัยเทคโนโลยีราชมงคลพระนคร วิทยาเขตเทเวศร์
8. อ.ศุภวัฒน์ ลาวัณย์วิสุทธิ อาจารย์ คณะเทคโนโลยีอุตสาหกรรม มหาวิทยาลัยราชภัฏเทพสตรี
9. อ.มนตรี พรหมเพชร อาจารย์ กลุ่มอุตสาหกรรม สำนักมาตรฐานการอาชีวศึกษาและวิชาชีพ สำนักงานคณะกรรมการการอาชีวศึกษา
10. อ.อิทธิภูมิ บุญพิคำ อาจารย์ ภาควิชาวิศวกรรมอิเล็กทรอนิกส์ คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



## บันทึกข้อความ

ส่วนราชการ คณะครุศาสตร์อุตสาหกรรม หน่วยบัณฑิตศึกษา งานทะเบียน โทร. 3692

ที่ ศธ 0524.04/ 1629

วันที่ 12 เมษายน 2548

เรื่อง ขอเชิญเป็นผู้ทรงคุณวุฒิตรวจและประเมินคุณภาพของชุดปฏิบัติการเพื่อการวิจัย

เรียน ดร.ศิริรัตน์ เพ็ชรแสงศรี

ด้วย นายอนันต์ศักดิ์ พงษ์เสถียรศักดิ์ นักศึกษาระดับปริญญาโท หลักสูตรครุศาสตร์อุตสาหกรรม  
มหาบัณฑิต สาขาวิชาวิศวกรรมไฟฟ้าสื่อสาร สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง  
กำลังทำวิทยานิพนธ์ เรื่อง “การพัฒนาชุดปฏิบัติการวงจรคอมพิวเตอร์ไบเนชันและซีเคาน์เรจิสเตอร์โดยใช้ CPLD”  
คณะครุศาสตร์อุตสาหกรรม พิจารณาแล้วเห็นว่าท่านเป็นผู้มีความรู้ความสามารถเกี่ยวกับเรื่องดังกล่าวเป็น  
อย่างดี จึงขอเชิญท่านเป็นผู้ทรงคุณวุฒิตรวจและประเมินคุณภาพของชุดปฏิบัติการด้านการผลิตสื่อ ดังที่  
แนบมาพร้อมนี้ว่ามีความถูกต้องและเหมาะสมมากน้อยเพียงใด ซึ่งผลการตรวจและประเมินของท่านจะช่วย  
ให้งานวิจัยของนายอนันต์ศักดิ์ พงษ์เสถียรศักดิ์ มีความสมบูรณ์ยิ่งขึ้น พร้อมกันนี้ ได้แนบแบบประเมิน  
ความสอดคล้องรายการประเมินคุณภาพของชุดปฏิบัติการด้านการผลิตสื่อ และแบบประเมินความสอดคล้อง  
รายการประเมินคุณภาพของชุดปฏิบัติการด้านความเหมาะสม และความถูกต้องของใบงานการทดลอง  
เพื่อการวิจัย

จึงเรียนมาเพื่อโปรดทราบและหวังว่าจะได้รับความอนุเคราะห์ด้วยดีและขอบคุณเป็นอย่างยิ่งมา ณ  
โอกาสนี้ด้วย

(ผู้ช่วยศาสตราจารย์เลิศลักษณ์ กลิ่นหอม)

รองคณบดี กำกับดูแลงานด้านบัณฑิตศึกษา

ปฏิบัติราชการแทนคณบดี

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



## บันทึกข้อความ

ส่วนราชการ คณะครุศาสตร์อุตสาหกรรม หน่วยบัณฑิตศึกษา งานทะเบียน โทร. 3692

ที่ ศธ 0524.04/ 1629

วันที่ 12 เมษายน 2548

เรื่อง ขอเชิญเป็นผู้ทรงคุณวุฒิตรวจและประเมินคุณภาพของชุดปฏิบัติการเพื่อการวิจัย

เรียน ผศ.อรรถพร ฤทธิเกิด

ด้วย นายอนันต์ศักดิ์ พงษ์เสถียรศักดิ์ นักศึกษาระดับปริญญาโท หลักสูตรครุศาสตร์อุตสาหกรรมมหาบัณฑิต สาขาวิชาวิศวกรรมไฟฟ้าสื่อสาร สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง กำลังทำวิทยานิพนธ์ เรื่อง “การพัฒนาชุดปฏิบัติการวงจรคอมพิวเตอร์ไบเนชันและซีเคอนเซ็ลโดยใช้ CPLD” คณะครุศาสตร์อุตสาหกรรม พิจารณาแล้วเห็นว่าท่านเป็นผู้มีความรู้ความสามารถเกี่ยวกับเรื่องดังกล่าวเป็นอย่างดี จึงขอเชิญท่านเป็นผู้ทรงคุณวุฒิตรวจและประเมินคุณภาพของชุดปฏิบัติการด้านการผลิตสื่อ ดังที่แนบมาพร้อมนี้ว่ามีความถูกต้องและเหมาะสมมากน้อยเพียงใด ซึ่งผลการตรวจและประเมินของท่านจะช่วยให้งานวิจัยของนายอนันต์ศักดิ์ พงษ์เสถียรศักดิ์ มีความสมบูรณ์ยิ่งขึ้น พร้อมกันนี้ได้แนบบทประเมินความสอดคล้องรายการประเมินคุณภาพของชุดปฏิบัติการด้านการผลิตสื่อ และแบบประเมินความสอดคล้องรายการประเมินคุณภาพของชุดปฏิบัติการด้านความเหมาะสม และความถูกต้องของใบงานการทดลองเพื่อการวิจัย

จึงเรียนมาเพื่อโปรดทราบและหวังว่าจะได้รับความอนุเคราะห์ด้วยดีและขอบคุณเป็นอย่างยิ่งมา ณ โอกาสนี้ด้วย

(ผู้ช่วยศาสตราจารย์เลิศลักษณ์ กลิ่นหอม)

รองคณบดี กำกับดูแลงานด้านบัณฑิตศึกษา

ปฏิบัติราชการแทนคณบดี

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



## บันทึกข้อความ

ส่วนราชการ คณะครุศาสตร์อุตสาหกรรม หน่วยบัณฑิตศึกษา งานทะเบียน โทร. 3692

ที่ ศธ 0524.04/ 1629

วันที่ 12 เมษายน 2548

เรื่อง ขอเชิญเป็นผู้ทรงคุณวุฒิตรวจและประเมินคุณภาพของชุดปฏิบัติการเพื่อการวิจัย

เรียน อาจารย์ไพฑูรย์ พิมติ

ด้วย นายอนันต์ศักดิ์ พงษ์เสถียรศักดิ์ นักศึกษาระดับปริญญาโท หลักสูตรครุศาสตร์อุตสาหกรรมมหาบัณฑิต สาขาวิชาวิศวกรรมไฟฟ้าสื่อสาร สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง กำลังทำวิทยานิพนธ์ เรื่อง “การพัฒนาชุดปฏิบัติการวงจรคอมพิวเตอร์แบบขนานและซีแควนเซียลโดยใช้ CPLD” คณะครุศาสตร์อุตสาหกรรม พิจารณาแล้วเห็นว่าท่านเป็นผู้มีความรู้ความสามารถเกี่ยวกับเรื่องดังกล่าวเป็นอย่างดี จึงขอเชิญท่านเป็นผู้ทรงคุณวุฒิตรวจและประเมินคุณภาพของชุดปฏิบัติการด้านการผลิตสื่อ ดังที่แนบมาพร้อมนี้ว่ามีความถูกต้องและเหมาะสมมากน้อยเพียงใด ซึ่งผลการตรวจและประเมินของท่านจะช่วยให้งานวิจัยของนายอนันต์ศักดิ์ พงษ์เสถียรศักดิ์ มีความสมบูรณ์ยิ่งขึ้น พร้อมกันนี้ได้แนบบทประเมินความสอดคล้องรายการประเมินคุณภาพของชุดปฏิบัติการด้านการผลิตสื่อ และแบบประเมินความสอดคล้องรายการประเมินคุณภาพของชุดปฏิบัติการด้านความเหมาะสม และความถูกต้องของใบงานการทดลองเพื่อการวิจัย

จึงเรียนมาเพื่อโปรดทราบและหวังว่าจะได้รับความอนุเคราะห์ด้วยดีและขอบคุณเป็นอย่างยิ่งมา ณ โอกาสนี้ด้วย

(ผู้ช่วยศาสตราจารย์เลิศลักษณ์ กลิ่นหอม)

รองคณบดี กำกับดูแลงานด้านบัณฑิตศึกษา

ปฏิบัติราชการแทนคณบดี

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



ที่ ศธ 0524.04/ 1629

คณะกรรมการอุตสาหกรรม

สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

ถนนฉลองกรุง เขตลาดกระบัง กรุงเทพฯ 10520

12 เมษายน 2548

เรื่อง ขอเชิญเป็นผู้ทรงคุณวุฒิตรวจและประเมินคุณภาพของชุดปฏิบัติการเพื่อการวิจัย

เรียน อาจารย์สุธีร์ กิจฉวี

สิ่งที่ส่งมาด้วย แบบประเมินคุณภาพด้านการผลิตสื่อ และด้านใบงานการทดลอง เพื่อการวิจัย

ด้วย นายอนันต์ศักดิ์ พงษ์เสถียรศักดิ์ นักศึกษาระดับปริญญาโท หลักสูตรครุศาสตรอุตสาหกรรม  
มหาบัณฑิต สาขาวิชาวิศวกรรมไฟฟ้าสื่อสาร สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง  
กำลังทำวิทยานิพนธ์ เรื่อง “การพัฒนาชุดปฏิบัติการวงจรคอมพิวเตอร์แบบขนานและซีเคาน์เซลโดยใช้ CPLD ”

คณะกรรมการอุตสาหกรรม พิจารณาแล้วเห็นว่าท่านเป็นผู้มีความรู้ความสามารถเกี่ยวกับเรื่อง  
ดังกล่าวเป็นอย่างดี จึงขอเชิญท่านเป็นผู้ทรงคุณวุฒิตรวจและประเมินคุณภาพของชุดปฏิบัติการด้าน  
การผลิตสื่อและด้านใบงานการทดลอง ดังที่แนบมาพร้อมนี้ว่ามีความถูกต้องและเหมาะสมมากน้อยเพียงใด ซึ่ง  
ผลการตรวจและประเมินของท่านจะช่วยให้งานวิจัยของนายอนันต์ศักดิ์ พงษ์เสถียรศักดิ์ มีความสมบูรณ์ยิ่งขึ้น

จึงเรียนมาเพื่อโปรดทราบและหวังว่าจะได้รับความอนุเคราะห์จากท่านด้วยดีและขอขอบคุณเป็น  
อย่างอภิมหา ณ โอกาสนี้ด้วย

ขอแสดงความนับถือ

(ผู้ช่วยศาสตราจารย์เลิศลักษณ์ กลิ่นหอม)

รองคณบดี กำกับดูแลงานด้านบัณฑิตศึกษา

ปฏิบัติราชการแทนคณบดี

หน่วยบัณฑิตศึกษา

โทร. 02-737-3000 ต่อ 3692

โทรสาร. 02-326-4325

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



ที่ ศธ 0524.04/ 1629

คณะครุศาสตร์อุตสาหกรรม

สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

ถนนฉลองกรุง เขตลาดกระบัง กรุงเทพฯ 10520

12 เมษายน 2548

เรื่อง ขอเชิญเป็นผู้ทรงคุณวุฒิตรวจและประเมินคุณภาพของชุดปฏิบัติการเพื่อการวิจัย

เรียน อาจารย์กรองทอง มัชฌิมสถิตย์

สิ่งที่ส่งมาด้วย แบบประเมินคุณภาพด้านการผลิตสื่อ และด้านใบงานการทดลอง เพื่อการวิจัย

ด้วย นายอนันต์ศักดิ์ พงษ์เสถียรศักดิ์ นักศึกษาระดับปริญญาโท หลักสูตรครุศาสตร์อุตสาหกรรม  
มหาบัณฑิต สาขาวิชาวิศวกรรมไฟฟ้าสื่อสาร สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง  
กำลังทำวิทยานิพนธ์ เรื่อง “การพัฒนาชุดปฏิบัติการวงจรคอมไบเนชันและซีแควนเชียลโดยใช้ CPLD”

คณะครุศาสตร์อุตสาหกรรม พิจารณาแล้วเห็นว่าท่านเป็นผู้มีความรู้ความสามารถเกี่ยวกับเรื่อง  
ดังกล่าวเป็นอย่างดี จึงขอเชิญท่านเป็นผู้ทรงคุณวุฒิตรวจและประเมินคุณภาพของชุดปฏิบัติการด้านการ  
ผลิตสื่อและด้านใบงานการทดลอง ดังที่แนบมาพร้อมนี้ว่ามีความถูกต้องและเหมาะสมมากน้อยเพียงใด ซึ่ง  
ผลการตรวจและประเมินของท่านจะช่วยให้งานวิจัยของนายอนันต์ศักดิ์ พงษ์เสถียรศักดิ์ มีความสมบูรณ์ยิ่งขึ้น

จึงเรียนมาเพื่อโปรดทราบและหวังว่าจะได้รับความอนุเคราะห์จากท่านด้วยดีและขอขอบคุณเป็น  
อย่างยิ่งมา ณ โอกาสนี้ด้วย

ขอแสดงความนับถือ

(ผู้ช่วยศาสตราจารย์เลิศลักษณ์ กลิ่นหอม)

รองคณบดี กำกับดูแลงานด้านบัณฑิตศึกษา

ปฏิบัติราชการแทนคณบดี

หน่วยบัณฑิตศึกษา

โทร. 02-737-3000 ต่อ 3692

โทรสาร. 02-326-4325

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



ที่ ศษ 0524.04/ 1629

คณะครุศาสตร์อุตสาหกรรม

สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

ถนนฉลองกรุง เขตลาดกระบัง กรุงเทพฯ 10520

12 เมษายน 2548

เรื่อง ขอเชิญเป็นผู้ทรงคุณวุฒิตรวจและประเมินคุณภาพของชุดปฏิบัติการเพื่อการวิจัย

เรียน อาจารย์ยุพดี สายประสิทธิโชค

สิ่งที่ส่งมาด้วย แบบประเมินคุณภาพด้านการผลิตสื่อ และค่านิโบบงานการทดลอง เพื่อการวิจัย

ด้วย นายอนันต์ศักดิ์ พงษ์เสถียรศักดิ์ นักศึกษาระดับปริญญาโท หลักสูตรครุศาสตร์อุตสาหกรรม  
มหาบัณฑิต สาขาวิชาวิศวกรรมไฟฟ้าสื่อสาร สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง  
กำลังทำวิทยานิพนธ์ เรื่อง “การพัฒนาชุดปฏิบัติการวงจรคอมไบเนชันและซีเควนเซ็ลโดยใช้ CPLD ”

คณะครุศาสตร์อุตสาหกรรม พิจารณาแล้วเห็นว่าท่านเป็นผู้มีความรู้ความสามารถเกี่ยวกับเรื่อง  
ดังกล่าวเป็นอย่างดี จึงขอเชิญท่านเป็นผู้ทรงคุณวุฒิตรวจและประเมินคุณภาพของชุดปฏิบัติการด้านการ  
ผลิตสื่อและค่านิโบบงานการทดลอง ดังที่แนบมาพร้อมนี้ว่ามีความถูกต้องและเหมาะสมมากน้อยเพียงใด ซึ่ง  
ผลการตรวจและประเมินของท่านจะช่วยให้งานวิจัยของนายอนันต์ศักดิ์ พงษ์เสถียรศักดิ์ มีความสมบูรณ์ยิ่งขึ้น

จึงเรียนมาเพื่อโปรดทราบและหวังว่าจะได้รับความอนุเคราะห์จากท่านด้วยดีและขอขอบคุณเป็น  
อย่างยิ่งมา ณ โอกาสนี้ด้วย

ขอแสดงความนับถือ

(ผู้ช่วยศาสตราจารย์เลิศลักษณ์ กลิ่นหอม)

รองคณบดี กำกับดูแลงานด้านบัณฑิตศึกษา

ปฏิบัติราชการแทนคณบดี

หน่วยบัณฑิตศึกษา

โทร. 02-737-3000 ต่อ 3692

โทรสาร. 02-326-4325

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



ที่ ศธ 0524.04/ 1629

คณะกรรมการอุตสาหกรรม

สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

ถนนฉลองกรุง เขตลาดกระบัง กรุงเทพฯ 10520

12 เมษายน 2548

เรื่อง ขอเชิญเป็นผู้ทรงคุณวุฒิตรวจและประเมินคุณภาพของชุดปฏิบัติการเพื่อการวิจัย

เรียน อาจารย์ชัยบูรณ์ ประเดิมนันท์กุล

สิ่งที่ส่งมาด้วย แบบประเมินคุณภาพด้านการผลิตสื่อ และด้านใบงานการทดลอง เพื่อการวิจัย

ด้วย นายอนันต์ศักดิ์ พงษ์เสถียรศักดิ์ นักศึกษาระดับปริญญาโท หลักสูตรครุศาสตรอุตสาหกรรม  
มหาบัณฑิต สาขาวิชาวิศวกรรมไฟฟ้าสื่อสาร สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง  
กำลังทำวิทยานิพนธ์ เรื่อง “การพัฒนาชุดปฏิบัติการวงจรคอมพิวเตอร์แบบอินพุตและซีเคาน์เช็ลโดยใช้ CPLD”

คณะกรรมการอุตสาหกรรม พิจารณาแล้วเห็นว่าท่านเป็นผู้มีความรู้ความสามารถเกี่ยวกับเรื่อง  
ดังกล่าวเป็นอย่างดี จึงขอเชิญท่านเป็นผู้ทรงคุณวุฒิตรวจและประเมินคุณภาพของชุดปฏิบัติการด้านการ  
ผลิตสื่อและด้านใบงานการทดลอง ดังที่แนบมาพร้อมนี้ว่ามีความถูกต้องและเหมาะสมมากน้อยเพียงใด ซึ่ง  
ผลการตรวจและประเมินของท่านจะช่วยให้งานวิจัยของนายอนันต์ศักดิ์ พงษ์เสถียรศักดิ์ มีความสมบูรณ์ยิ่งขึ้น

จึงเรียนมาเพื่อโปรดทราบและหวังว่าจะได้รับความอนุเคราะห์จากท่านด้วยดีและขอขอบคุณเป็นอย่าง  
ยิ่งมา ณ โอกาสนี้ด้วย

ขอแสดงความนับถือ

(ผู้ช่วยศาสตราจารย์เลิศลักษณ์ กลิ่นหอม)

รองคณบดี กำกับดูแลงานด้านบัณฑิตศึกษา

ปฏิบัติราชการแทนคณบดี

หน่วยบัณฑิตศึกษา

โทร. 02-737-3000 ต่อ 3692

โทรสาร. 02-326-4325

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



ที่ ศธ 0524.04/ 1629

คณะครุศาสตร์อุตสาหกรรม

สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

ถนนฉลองกรุง เขตลาดกระบัง กรุงเทพฯ 10520

12 เมษายน 2548

เรื่อง ขอเชิญเป็นผู้ทรงคุณวุฒิตรวจและประเมินคุณภาพของชุดปฏิบัติการเพื่อการวิจัย

เรียน อาจารย์เพ็ญจิรา ลือขจร

สิ่งที่ส่งมาด้วย แบบประเมินคุณภาพด้านการผลิตสื่อ และด้านใบงานการทดลอง เพื่อการวิจัย

ด้วย นายอนันต์ศักดิ์ พงษ์เสถียรศักดิ์ นักศึกษาระดับปริญญาโท หลักสูตรครุศาสตร์อุตสาหกรรม  
มหาบัณฑิต สาขาวิชาวิศวกรรมไฟฟ้าสื่อสาร สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

กำลังทำวิทยานิพนธ์ เรื่อง “การพัฒนาชุดปฏิบัติการวงจรคอมไบเนชันและซีแควนเชียลโดยใช้ CPLD”

คณะครุศาสตร์อุตสาหกรรม พิจารณาแล้วเห็นว่าท่านเป็นผู้มีความรู้ความสามารถเกี่ยวกับเรื่อง  
ดังกล่าวเป็นอย่างดี จึงขอเชิญท่านเป็นผู้ทรงคุณวุฒิตรวจและประเมินคุณภาพของชุดปฏิบัติการด้านการ  
ผลิตสื่อและด้านใบงานการทดลอง ดังที่แนบมาพร้อมนี้ว่ามีความถูกต้องและเหมาะสมมากน้อยเพียงใด ซึ่ง  
ผลการตรวจและประเมินของท่านจะช่วยให้งานวิจัยของนายอนันต์ศักดิ์ พงษ์เสถียรศักดิ์ มีความสมบูรณ์ยิ่งขึ้น

จึงเรียนมาเพื่อโปรดทราบและหวังว่าจะได้รับความอนุเคราะห์จากท่านด้วยดีและขอขอบคุณเป็น  
อย่างยิ่งมา ณ โอกาสนี้ด้วย

ขอแสดงความนับถือ

(ผู้ช่วยศาสตราจารย์เลิศลักษณ์ กลิ่นหอม)

รองคณบดี กำกับดูแลงานด้านบัณฑิตศึกษา

ปฏิบัติราชการแทนคณบดี

หน่วยบัณฑิตศึกษา

โทร. 02-737-3000 ต่อ 3692

โทรสาร. 02-326-4325

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



## บันทึกข้อความ

ส่วนราชการ คณะครุศาสตร์อุตสาหกรรม หน่วยบัณฑิตศึกษา งานทะเบียน โทร. 3692

ที่ ศธ 0524.04/1629

วันที่ 12 เมษายน 2548

เรื่อง ขอเชิญเป็นผู้ทรงคุณวุฒิตรวจและประเมินคุณภาพของชุดปฏิบัติการเพื่อการวิจัย

เรียน ผู้ช่วยศาสตราจารย์ วิศรุต ศรีรัตนะ

ด้วย นายอนันต์ศักดิ์ พงษ์เสถียรศักดิ์ นักศึกษาระดับปริญญาโท หลักสูตรครุศาสตร์อุตสาหกรรมมหาบัณฑิต สาขาวิชาวิศวกรรมไฟฟ้าสื่อสาร สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง กำลังทำวิทยานิพนธ์ เรื่อง “การพัฒนาชุดปฏิบัติการวงจรคอมไบเนชันและซีเควนเซียลโคโยใช้ CPLD” คณะครุศาสตร์อุตสาหกรรม พิจารณาแล้วเห็นว่าท่านเป็นผู้มีความรู้ความสามารถเกี่ยวกับเรื่องดังกล่าวเป็นอย่างดี จึงขอเชิญท่านเป็นผู้ทรงคุณวุฒิตรวจและประเมินคุณภาพของชุดปฏิบัติการด้านการผลิตสื่อและด้านใบงานการทดลองที่ตั้งแบบมาพร้อมนี้ว่ามีความถูกต้องและเหมาะสมมากน้อยเพียงใด ซึ่งผลการตรวจและประเมินของท่านจะช่วยให้งานวิจัยของนายอนันต์ศักดิ์ พงษ์เสถียรศักดิ์ มีความสมบูรณ์ยิ่งขึ้น พร้อมกันนี้ได้แนบบแบบประเมินคุณภาพด้านการผลิตสื่อ และด้านใบงานการทดลอง เพื่อการวิจัย

จึงเรียนมาเพื่อโปรดทราบและหวังว่าจะได้รับความอนุเคราะห์ด้วยดีและขอบคุนเป็นอย่างยิ่งมา ณ โอกาสนี้ด้วย

(ผู้ช่วยศาสตราจารย์เลิศลักษณ์ กลิ่นหอม)

รองคณบดี กำกับดูแลงานด้านบัณฑิตศึกษา

ปฏิบัติราชการแทนคณบดี

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



## บันทึกข้อความ

ส่วนราชการ คณะครุศาสตร์อุตสาหกรรม หน่วยบัณฑิตศึกษา งานทะเบียน โทร. 3692

ที่ ศธ 0524.04/ 1629

วันที่ 12 เมษายน 2548

เรื่อง ขอเชิญเป็นผู้ทรงคุณวุฒิตรวจและประเมินคุณภาพของชุดปฏิบัติการเพื่อการวิจัย

เรียน ผู้ช่วยศาสตราจารย์ ไสว พงศ์สวัสดิ์

ด้วย นายอนันต์ศักดิ์ พงษ์เสถียรศักดิ์ นักศึกษาระดับปริญญาโท หลักสูตรครุศาสตร์อุตสาหกรรมมหาบัณฑิต สาขาวิศวกรรมไฟฟ้าสื่อสาร สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง กำลังทำวิทยานิพนธ์ เรื่อง “การพัฒนาชุดปฏิบัติการวงจรคอมพิวเตอร์ไบเนชันและซีเคาน์เช็ลโดยใช้ CPLD” คณะครุศาสตร์อุตสาหกรรม พิจารณาแล้วเห็นว่าท่านเป็นผู้มีความรู้ความสามารถเกี่ยวกับเรื่องดังกล่าวเป็นอย่างดี จึงขอเชิญท่านเป็นผู้ทรงคุณวุฒิตรวจและประเมินคุณภาพของชุดปฏิบัติการด้านการผลิตสื่อและด้านใบงานการทดลองซึ่งที่แนบมาพร้อมนี้ว่ามีความถูกต้องและเหมาะสมมากน้อยเพียงใด ซึ่งผลการตรวจและประเมินของท่านจะช่วยให้งานวิจัยของนายอนันต์ศักดิ์ พงษ์เสถียรศักดิ์ มีความสมบูรณ์ยิ่งขึ้น พร้อมกันนี้ได้แนบบทประเมินคุณภาพด้านการผลิตสื่อ และด้านใบงานการทดลอง เพื่อการวิจัย

จึงเรียนมาเพื่อ โปรดทราบและหวังว่าจะได้รับความอนุเคราะห์ด้วยดีและขอบคุณเป็นอย่างยิ่งมา ณ โอกาสนี้ด้วย

(ผู้ช่วยศาสตราจารย์เลิศลักษณ์ ภูถินหอม)

รองคณบดี กำกับดูแลงานด้านบัณฑิตศึกษา

ปฏิบัติราชการแทนคณบดี

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



## บันทึกข้อความ

ส่วนราชการ คณะครุศาสตร์อุตสาหกรรม หน่วยบัณฑิตศึกษา งานทะเบียน โทร. 3692  
ที่ ศธ 0524.04/ 1629 วันที่ 12 เมษายน 2548

เรื่อง ขอเชิญเป็นผู้ทรงคุณวุฒิตรวจและประเมินคุณภาพของชุดปฏิบัติการเพื่อการวิจัย

เรียน อาจารย์สุชิน อางหาญ

ด้วย นายอนันต์ศักดิ์ พงษ์เสถียรศักดิ์ นักศึกษาระดับปริญญาโท หลักสูตรครุศาสตร์อุตสาหกรรม  
มหาบัณฑิต สาขาวิชาวิศวกรรมไฟฟ้าสื่อสาร สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง  
กำลังทำวิทยานิพนธ์ เรื่อง “การพัฒนาชุดปฏิบัติการวงจรคอมพิวเตอร์แบบขนานและซีเคาน์เช็ลโดยใช้ CPLD”  
คณะครุศาสตร์อุตสาหกรรม พิจารณาแล้วเห็นว่าท่านเป็นผู้มีความรู้ความสามารถเกี่ยวกับเรื่องดังกล่าวเป็น  
อย่างดี จึงขอเชิญท่านเป็นผู้ทรงคุณวุฒิตรวจและประเมินคุณภาพของชุดปฏิบัติการด้านการผลิตสื่อและด้าน  
ใบงานการทดลองครั้งที่แนบมาพร้อมนี้ว่ามีความถูกต้องและเหมาะสมมากน้อยเพียงใด ซึ่งผลการตรวจและ  
ประเมินของท่านจะช่วยให้งานวิจัยของนายอนันต์ศักดิ์ พงษ์เสถียรศักดิ์ มีความสมบูรณ์ยิ่งขึ้น พร้อมกันนี้  
ได้แนบบทประเมินคุณภาพด้านการผลิตสื่อ และด้านใบงานการทดลอง เพื่อการวิจัย

จึงเรียนมาเพื่อโปรดทราบและหวังว่าจะได้รับความอนุเคราะห์ด้วยดีและขอบคุณเป็นอย่างยิ่งมา ณ  
โอกาสนี้ด้วย

(ผู้ช่วยศาสตราจารย์เลิศลักษณ์ กลิ่นหอม)

รองคณบดี กำกับดูแลงานด้านบัณฑิตศึกษา

ปฏิบัติราชการแทนคณบดี

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



## บันทึกข้อความ

ส่วนราชการ คณะครุศาสตร์อุตสาหกรรม หน่วยบัณฑิตศึกษา งานทะเบียน โทร. 3692

ที่ ศธ 0524.04/1629

วันที่ 12 เมษายน 2548

เรื่อง ขอเชิญเป็นผู้ทรงคุณวุฒิตรวจและประเมินคุณภาพของชุดปฏิบัติการเพื่อการวิจัย

เรียน อาจารย์พิชญ์สินี มะโน

ด้วย นายอนันต์ศักดิ์ พงษ์เสถียรศักดิ์ นักศึกษาระดับปริญญาโท หลักสูตรครุศาสตร์อุตสาหกรรม  
มหาบัณฑิต สาขาวิชาวิศวกรรมไฟฟ้าสื่อสาร สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง  
กำลังทำวิทยานิพนธ์ เรื่อง “การพัฒนาชุดปฏิบัติการวงจรมไบเนชันและซีแควนเชียลโดยใช้ CPLD”  
คณะครุศาสตร์อุตสาหกรรม พิจารณาแล้วเห็นว่าท่านเป็นผู้มีความรู้ความสามารถเกี่ยวกับเรื่องดังกล่าวเป็น  
อย่างดี จึงขอเชิญท่านเป็นผู้ทรงคุณวุฒิตรวจและประเมินคุณภาพของชุดปฏิบัติการด้านการผลิตสื่อและด้าน  
ใบงานการทดลองดังที่แนบมาพร้อมนี้ว่ามีความถูกต้องและเหมาะสมมากน้อยเพียงใด ซึ่งผลการตรวจและ  
ประเมินของท่านจะช่วยให้งานวิจัยของนายอนันต์ศักดิ์ พงษ์เสถียรศักดิ์ มีความสมบูรณ์ยิ่งขึ้น พร้อมกันนี้  
ได้แนบบทประเมินคุณภาพด้านการผลิตสื่อ และด้านใบงานการทดลอง เพื่อการวิจัย

จึงเรียนมาเพื่อโปรดทราบและหวังว่าจะได้รับความอนุเคราะห์ด้วยดีและขอบคุณเป็นอย่างยิ่งมา ณ  
โอกาสนี้ด้วย

(ผู้ช่วยศาสตราจารย์เลิศลักษณ์ กลิ่นหอม)

รองคณบดี กำกับดูแลงานด้านบัณฑิตศึกษา

ปฏิบัติราชการแทนคณบดี



## บันทึกข้อความ

ส่วนราชการ คณะครุศาสตร์อุตสาหกรรม หน่วยบัณฑิตศึกษา งานทะเบียน โทร. 3692

ที่ ศธ 0524.04/ 1629

วันที่ 12 เมษายน 2548

เรื่อง ขอบเชิญเป็นผู้ทรงคุณวุฒิตรวจและประเมินคุณภาพของชุดปฏิบัติการเพื่อการวิจัย

เรียน อาจารย์อำพล ทองระอา

ด้วย นายอนันต์ศักดิ์ พงษ์เสถียรศักดิ์ นักศึกษาระดับปริญญาโท หลักสูตรครุศาสตร์อุตสาหกรรม  
มหาบัณฑิต สาขาวิชาวิศวกรรมไฟฟ้าสื่อสาร สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง  
กำลังทำวิทยานิพนธ์ เรื่อง “การพัฒนาชุดปฏิบัติการวงจรคอมพิวเตอร์ไบเนชันและซีเคมแซ็ลโดยใช้ CPLD ”  
คณะครุศาสตร์อุตสาหกรรม พิจารณาแล้วเห็นว่าท่านเป็นผู้มีความรู้ความสามารถเกี่ยวกับเรื่องดังกล่าวเป็น  
อย่างดี จึงขอเชิญท่านเป็นผู้ทรงคุณวุฒิตรวจและประเมินคุณภาพของชุดปฏิบัติการด้านการผลิตสื่อและด้าน  
ใบงานการทดลองที่ตั้งแบบมาพร้อมนี้ว่ามีความถูกต้องและเหมาะสมมากน้อยเพียงใด ซึ่งผลการตรวจและ  
ประเมินของท่านจะช่วยให้งานวิจัยของนายอนันต์ศักดิ์ พงษ์เสถียรศักดิ์ มีความสมบูรณ์ยิ่งขึ้น พร้อมทั้ง  
ได้แนบแบบประเมินคุณภาพด้านการผลิตสื่อ และด้านใบงานการทดลอง เพื่อการวิจัย

จึงเรียนมาเพื่อโปรดทราบและหวังว่าจะได้รับความอนุเคราะห์ด้วยดีและขอบคุณเป็นอย่างยิ่งมา ณ  
โอกาสนี้ด้วย

(ผู้ช่วยศาสตราจารย์เลิศลักษณ์ กลิ่นหอม)

รองคณบดี กำกับดูแลงานด้านบัณฑิตศึกษา  
ปฏิบัติราชการแทนคณบดี



ที่ ศธ 0524.04/1629

คณะครุศาสตร์อุตสาหกรรม

สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

ถนนฉลองกรุง เขตลาดกระบัง กรุงเทพฯ 10520

12 เมษายน 2548

เรื่อง ขอเชิญเป็นผู้ทรงคุณวุฒิตรวจและประเมินคุณภาพของชุดปฏิบัติการเพื่อการวิจัย

เรียน อาจารย์ธันยวัต พิงแสงโชติช่วง

สิ่งที่ส่งมาด้วย แบบประเมินคุณภาพด้านการผลิตสื่อ และด้านใบงานการทดลอง เพื่อการวิจัย

ด้วย นายอนันต์ศักดิ์ พงษ์เสถียรศักดิ์ นักศึกษาระดับปริญญาโท หลักสูตรครุศาสตร์อุตสาหกรรม  
มหาบัณฑิต สาขาวิชาวิศวกรรมไฟฟ้าสื่อสาร สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง  
กำลังทำวิทยานิพนธ์ เรื่อง “การพัฒนาชุดปฏิบัติการวงจรคอมพิวเตอร์แบบชั้นและซีเคาน์เซ็ลโดยใช้ CPLD”

คณะครุศาสตร์อุตสาหกรรม พิจารณาแล้วเห็นว่าท่านเป็นผู้มีความรู้ความสามารถเกี่ยวกับเรื่อง  
ดังกล่าวเป็นอย่างดี จึงขอเชิญท่านเป็นผู้ทรงคุณวุฒิตรวจและประเมินคุณภาพของชุดปฏิบัติการด้านการผลิต  
สื่อและด้านใบงานการทดลองดังที่แนบมาพร้อมนี้ว่ามีความถูกต้องและเหมาะสมมากน้อยเพียงใด ซึ่งผลการ  
ตรวจและประเมินของท่านจะช่วยให้งานวิจัยของนายอนันต์ศักดิ์ พงษ์เสถียรศักดิ์ มีความสมบูรณ์ยิ่งขึ้น

จึงเรียนมาเพื่อโปรดทราบและหวังว่าจะได้รับความอนุเคราะห์จากท่านด้วยดีและขอขอบคุณเป็น  
อย่างยิ่งมา ณ โอกาสนี้ด้วย

ขอแสดงความนับถือ

(ผู้ช่วยศาสตราจารย์เลิศลักษณ์ กลิ่นหอม)

รองคณบดี กำกับดูแลงานด้านบัณฑิตศึกษา

ปฏิบัติราชการแทนคณบดี

หน่วยบัณฑิตศึกษา

โทร. 02-737-3000 ต่อ 3692

โทรสาร. 02-326-4325

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



ที่ ศธ 0524.04/1629

คณะครุศาสตร์อุตสาหกรรม

สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

ถนนฉลองกรุง เขตลาดกระบัง กรุงเทพฯ 10520

12 เมษายน 2548

เรื่อง ขอเชิญเป็นผู้ทรงคุณวุฒิตรวจและประเมินคุณภาพของชุดปฏิบัติการเพื่อการวิจัย

เรียน อาจารย์อนุชา ไชยชาญ

สิ่งที่ส่งมาด้วย แบบประเมินคุณภาพด้านการผลิตสื่อ และด้านใบงานการทดลอง เพื่อการวิจัย

ด้วย นายอนันต์ศักดิ์ พงษ์เสถียรศักดิ์ นักศึกษาระดับปริญญาโท หลักสูตรครุศาสตร์อุตสาหกรรม  
มหาบัณฑิต สาขาวิชาวิศวกรรมไฟฟ้าสื่อสาร สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง  
กำลังทำวิทยานิพนธ์ เรื่อง “การพัฒนาชุดปฏิบัติการวงจรคอมพิวเตอร์และซีเคาน์เช็ลโดยใช้ CPLD”

คณะครุศาสตร์อุตสาหกรรม พิจารณาแล้วเห็นว่าท่านเป็นผู้มีความรู้ความสามารถเกี่ยวกับเรื่อง  
ดังกล่าวเป็นอย่างดี จึงขอเชิญท่านเป็นผู้ทรงคุณวุฒิตรวจและประเมินคุณภาพของชุดปฏิบัติก วัตถุประสงค์  
สื่อและด้านใบงานการทดลองดังที่แนบมาพร้อมนี้ว่ามีความถูกต้องและเหมาะสมมากน้อยเพียงใด ซึ่งผลการ  
ตรวจและประเมินของท่านจะช่วยให้งานวิจัยของนายอนันต์ศักดิ์ พงษ์เสถียรศักดิ์ มีความสมบูรณ์ยิ่งขึ้น

จึงเรียนมาเพื่อโปรดทราบและหวังว่าจะได้รับความอนุเคราะห์จากท่านด้วยดีและขอขอบคุณเป็น  
อย่างยิ่งมา ณ โอกาสนี้ด้วย

ขอแสดงความนับถือ

(ผู้ช่วยศาสตราจารย์เลิศลักษณ์ กลั่นหอม)

รองคณบดี กำกับดูแลงานด้านบัณฑิตศึกษา

ปฏิบัติราชการแทนคณบดี

หน่วยบัณฑิตศึกษา

โทร. 02-737-3000 ต่อ 3692

โทรสาร. 02-326-4325

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



ที่ ศธ 0524.04/1629

คณะครุศาสตร์อุตสาหกรรม

สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

ถนนฉลองกรุง เขตลาดกระบัง กรุงเทพฯ 10520

12 เมษายน 2548

เรื่อง ขอเชิญเป็นผู้ทรงคุณวุฒิตรวจและประเมินคุณภาพของชุดปฏิบัติการเพื่อการวิจัย

เรียน อาจารย์ศุภวัฒน์ ลาวณิชวิสุทธิ

สิ่งที่ส่งมาด้วย แบบประเมินคุณภาพด้านการผลิตสื่อ และด้านใบงานการทดลอง เพื่อการวิจัย

ด้วย นายอนันต์ศักดิ์ พงษ์เสถียรศักดิ์ นักศึกษาระดับปริญญาโท หลักสูตรครุศาสตร์อุตสาหกรรม  
มหาบัณฑิต สาขาวิชาวิศวกรรมไฟฟ้าสื่อสาร สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง  
กำลังทำวิทยานิพนธ์ เรื่อง “การพัฒนาชุดปฏิบัติการวงจรคอมพิวเตอร์ไบเนชันและซีเควนเซียลโดยใช้ CPLD”

คณะครุศาสตร์อุตสาหกรรม พิจารณาแล้วเห็นว่าท่านเป็นผู้มีความรู้ความสามารถเกี่ยวกับเรื่อง  
ดังกล่าวเป็นอย่างดี จึงขอเชิญท่านเป็นผู้ทรงคุณวุฒิตรวจและประเมินคุณภาพของชุดปฏิบัติการด้านการ  
ผลิตสื่อและด้านใบงานการทดลอง ดังที่แนบมาพร้อมนี้ว่ามีความถูกต้องและเหมาะสมมากน้อยเพียงใด ซึ่ง  
ผลการตรวจและประเมินของท่านจะช่วยให้งานวิจัยของนายอนันต์ศักดิ์ พงษ์เสถียรศักดิ์ มีความสมบูรณ์ยิ่งขึ้น

จึงเรียนมาเพื่อโปรดทราบและหวังว่าจะได้รับความอนุเคราะห์จากท่านด้วยดีและขอขอบคุณเป็น  
อย่างยิ่งมา ณ โอกาสนี้ด้วย

ขอแสดงความนับถือ

(ผู้ช่วยศาสตราจารย์เลิศลักษณ์ กลิ่นหอม)

รองคณบดี กำกับดูแลงานด้านบัณฑิตศึกษา

ปฏิบัติราชการแทนคณบดี

หน่วยบัณฑิตศึกษา

โทร. 02-737-3000 ต่อ 3692

โทรสาร. 02-326-4325

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



ที่ ศษ 0524.04/ 1629

คณะครุศาสตร์อุตสาหกรรม

สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง  
ถนนฉลองกรุง เขตลาดกระบัง กรุงเทพฯ 10520

12 เมษายน 2548

เรื่อง ขอเชิญเป็นผู้ทรงคุณวุฒิตรวจและประเมินคุณภาพของชุดปฏิบัติการเพื่อการวิจัย

เรียน อาจารย์มนตรี พรหมเพชร

สิ่งที่ส่งมาด้วย แบบประเมินคุณภาพด้านการผลิตสื่อ และด้านใบงานการทดลอง เพื่อการวิจัย

ด้วย นายอนันต์ศักดิ์ พงษ์เสถียรศักดิ์ นักศึกษาระดับปริญญาโท หลักสูตรครุศาสตร์อุตสาหกรรม  
มหาบัณฑิต สาขาวิชาวิศวกรรมไฟฟ้าสื่อสาร สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง  
กำลังทำวิทยานิพนธ์ เรื่อง “การพัฒนาชุดปฏิบัติการวงจรคอมพิวเตอร์ไบเนชันและซีแควนเชียลโดยใช้ CPLD”

คณะครุศาสตร์อุตสาหกรรม พิจารณาแล้วเห็นว่าท่านเป็นผู้มีความรู้ความสามารถเกี่ยวกับเรื่อง  
ดังกล่าวเป็นอย่างดี จึงขอเชิญท่านเป็นผู้ทรงคุณวุฒิตรวจและประเมินคุณภาพของชุดปฏิบัติการด้านการ  
ผลิตสื่อและด้านใบงานการทดลอง ดังที่แนบมาพร้อมนี้ว่ามีความถูกต้องและเหมาะสมมากน้อยเพียงใด ซึ่ง  
ผลการตรวจและประเมินของท่านจะช่วยให้งานวิจัยของนายอนันต์ศักดิ์ พงษ์เสถียรศักดิ์ มีความสมบูรณ์ยิ่งขึ้น

จึงเรียนมาเพื่อโปรดทราบและหวังว่าจะได้รับความอนุเคราะห์จากท่านด้วยดีและขอขอบคุณเป็น  
อย่างยิ่งมา ณ โอกาสนี้ด้วย

ขอแสดงความนับถือ

(ผู้ช่วยศาสตราจารย์เลิศลักษณ์ กลิ่นหอม)  
รองคณบดี กำกับดูแลงานด้านบัณฑิตศึกษา  
ปฏิบัติราชการแทนคณบดี

หน่วยบัณฑิตศึกษา

โทร. 02-737-3000 ต่อ 3692

โทรสาร. 02-326-4325

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



## บันทึกข้อความ

ส่วนราชการ คณะครุศาสตร์อุตสาหกรรม หน่วยบัณฑิตศึกษา งานทะเบียน โทร. 3692

ที่ ศธ 0524.04/ 1629

วันที่ 12 เมษายน 2548

เรื่อง ขอเชิญเป็นผู้ทรงคุณวุฒิตรวจและประเมินคุณภาพของชุดปฏิบัติการเพื่อการวิจัย

เรียน อาจารย์อิทธิภูมิ บุญพิงค์

ด้วย นายอนันต์ศักดิ์ พงษ์เสถียรศักดิ์ นักศึกษาระดับปริญญาโท หลักสูตรครุศาสตร์อุตสาหกรรม มหาวิทยาลัย สาขาวิชาวิศวกรรมไฟฟ้าสื่อสาร สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง กำลังทำวิทยานิพนธ์ เรื่อง “การพัฒนาชุดปฏิบัติการวงจรคอมพิวเตอร์แบบขนานและซีแวนเซียลโดยใช้ CPLD” คณะครุศาสตร์อุตสาหกรรม พิจารณาแล้วเห็นว่าท่านเป็นผู้มีความรู้ความสามารถเกี่ยวกับเรื่องดังกล่าวเป็นอย่างดี จึงขอเชิญท่านเป็นผู้ทรงคุณวุฒิตรวจและประเมินคุณภาพของชุดปฏิบัติการด้านการผลิตสื่อและด้านใบงานการทดลองที่ตั้งแนบมาพร้อมนี้ว่ามีความถูกต้องและเหมาะสมมากน้อยเพียงใด ซึ่งผลการตรวจและประเมินของท่านจะช่วยให้งานวิจัยของนายอนันต์ศักดิ์ พงษ์เสถียรศักดิ์ มีความสมบูรณ์ยิ่งขึ้น พร้อมกันนี้ได้แนบแบบประเมินคุณภาพด้านการผลิตสื่อ และด้านใบงานการทดลอง เพื่อการวิจัย

จึงเรียนมาเพื่อโปรดทราบและหวังว่าจะได้รับความอนุเคราะห์ด้วยดีและขอบคุณเป็นอย่างยิ่งมา ณ โอกาสนี้ด้วย

(ผู้ช่วยศาสตราจารย์เลิศลักษณ์ กลิ่นหอม)

รองคณบดี กำกับดูแลงานด้านบัณฑิตศึกษา

ปฏิบัติราชการแทนคณบดี



ภาคผนวก ข

รายละเอียดของชุดปฏิบัติการวงจรคอมไบเนชันและซีเควเนเชียลโดยใช้ CPLD

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

1. ชุดปฏิบัติการวงจรคอมพิวเตอร์ไบเนชันและซีควนเชียลโดยใช้ CPLD ที่สร้างขึ้นได้กำหนดให้มีความสามารถดังนี้

1.1 ฟังก์ชันการทำงานในแต่ละภาคส่วนจะประกอบกันขึ้นเป็นชุดปฏิบัติการวงจรคอมพิวเตอร์ไบเนชันและซีควนเชียลโดยใช้ CPLD มีดังนี้

1) ภาค Programming ทำหน้าที่ Download ข้อมูลจากการสร้างวงจรคอมพิวเตอร์ไบเนชันและซีควนเชียลด้วยโปรแกรม Xilinx Foundation 2.1i ที่เครื่องคอมพิวเตอร์ และนำมา Burn ลง Chip CPLD

2) ภาค SRAM ทำหน้าที่ ฝึกหัดการเก็บข้อมูลขนาด 2K x 8 bits

3) ภาค Bit Display ทำหน้าที่ แสดงผลระดับลอจิก “0” และ “1” จำนวน 8 บิต

4) ภาค Digit Display ทำหน้าที่ แสดงผลด้วย 7 Segment จำนวน 3 Digit แบบ Common Anode

5) ภาค Analog to Digital Converter ทำหน้าที่ แปลงสัญญาณ Analog เป็นสัญญาณ Digital


6) ภาค Clock ทำหน้าที่ สร้างสัญญาณนาฬิกา

7) ภาค CPLD ทำหน้าที่ รับข้อมูลจากการ Download ข้อมูลที่มาจากภาค Programming นำมา Burn ลง Chip CPLD ได้เป็นวงจรตามที่ต้องการ

8) ภาค Digital to Analog Converter ทำหน้าที่ แปลงสัญญาณ Digital เป็นสัญญาณ Analog

9) ภาค Debounce Switch ทำหน้าที่ สร้างสัญญาณพัลส์

10) ภาค Logic Switch ทำหน้าที่ สร้างลอจิก “0” และ “1” จำนวน 16 บิต



รูปที่ ข.1 ชุดปฏิบัติการวงจรคอมพิวเตอร์ไบเนชันและซีควนเชียลโดยใช้ CPLD เฉพาะแผ่นวงจรพิมพ์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## 1.2 ใบงานการทดลอง จำนวน 12 ใบงานมีดังต่อไปนี้

### 1) ใบงานที่ 1 วงจรคอมไบเนชันและวงจรลอจิกเกต

ตอนที่ 1 แอนด์ และออร์ เกต

ตอนที่ 2 แแนค် นอร์ และนอท เกต

ตอนที่ 3 เอกซ์คลูซีฟออร์ และเอกซ์คลูซีฟนอร์ เกต

### 2) ใบงานที่ 2 การลดรูปสมการ

ตอนที่ 1 กฎของบูลีน และทฤษฎีของ DeMorgan

ตอนที่ 2 การลดรูปเกตโดยวิธีใช้แผนผังคาร์โนห์

### 3) ใบงานที่ 3 วงจรคำนวณทางคณิตศาสตร์

ตอนที่ 1 การบวก และลบเลขฐานสอง และฐานต่างๆ

ตอนที่ 2 วงจรบวกเลขฐานสองแบบ Half Adder และแบบ Full Adder

ตอนที่ 3 วงจรลบเลขฐานสองแบบ Half Subtractor และแบบ Full Subtractor

ตอนที่ 4 วงจรบวก และลบเลขฐานสองแบบ 4 บิต

ตอนที่ 5 วงจรลบเลขฐานสองแบบ วิธี 1'S คอมพลีเมนต์ และ 2'S คอมพลีเมนต์

### 4) ใบงานที่ 4 วงจรเข้ารหัส และวงจรถอดรหัส

ตอนที่ 1 การบวก และลบเลขฐานสอง และฐานต่างๆ

ตอนที่ 2 วงจรถอดรหัส

ตอนที่ 3 วงจรพักข้อมูล

### 5) ใบงานที่ 5 วงจรมัลติเพล็กซ์ และดีมัลติเพล็กซ์

ตอนที่ 1 วงจรมัลติเพล็กซ์

ตอนที่ 2 วงจรดีมัลติเพล็กซ์

ตอนที่ 3 ระบบสายส่งข้อมูล

### 6) ใบงานที่ 6 คอมพาราเตอร์ และบัฟเฟอร์

ตอนที่ 1 วงจรบัฟเฟอร์

ตอนที่ 2 วงจรเปรียบเทียบ

### 7) ใบงานที่ 7 ฟลิปฟลอป

### 8) ใบงานที่ 8 วงจรนับแบบอะซิงโครนัส และแบบซิงโครนัส

ตอนที่ 1 วงจรนับแบบอะซิงโครนัส

ตอนที่ 2 วงจรนับแบบซิงโครนัส

ตอนที่ 3 วงจรนับโดยใช้วงจรรวมทีทีแอล

### 9) ใบงานที่ 9 วงจรเลื่อนข้อมูล

### 10) ใบงานที่ 10 โครงสร้าง และการใช้งานหน่วยความจำแบบต่างๆ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น เมื่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

- 11) ใบงานที่ 11 วงจรโมโนสเตเบิล และสัญญาณนาฬิกา
- 12) ใบงานที่ 12 วงจรเปลี่ยนสัญญาณดิจิทัลกับแอนะล็อก

ตอนที่ 1 การแปลงสัญญาณดิจิทัลเป็นแอนะล็อก

ตอนที่ 2 การแปลงสัญญาณแอนะล็อกเป็นดิจิทัล

2. เครื่องไมโครคอมพิวเตอร์ 1 ชุด มีขีดความสามารถของเครื่องที่ใช้ ได้แก่


- 2.1 หน่วยประมวลผล (CPU) ความเร็ว 300 เมกกะเฮิร์ตซ์ ขึ้นไป
- 2.2 ระบบปฏิบัติการ Windows 98/ME
- 2.3 หน่วยความจำ (RAM) ตั้งแต่ 64 เมกกะไบต์ ขึ้นไป
- 2.4 ฮาร์ดดิสก์ (Hard disk) มีพื้นที่ติดตั้งอย่างน้อย 40 เมกกะไบต์
- 2.5 ติดตั้ง ซีดีรอม (CD-ROM) ที่มีความเร็วในการอ่านข้อมูล 12 เท่า ขึ้นไป
- 2.6 ความละเอียดในการแสดงผล 800 x 600 pixel



(ก) ด้านหน้า


(ข) ด้านใน

รูปที่ ข.2 ชุดปฏิบัติการวงจรคอมพิวเตอร์แบบขนานและซีเคาน์เช็ลโดยใช้ CPLD บรรจุลงกระเป๋



รูปที่ ข.3 สายคาว์นโหลดเชื่อมต่อชุดปฏิบัติการกับเครื่องคอมพิวเตอร์ที่พอร์ตขนาน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ ข.4 แผ่นวงจรพิมพ์ของชุดปฏิบัติการวงจรคอม ไบนารีและซีเคาน์เช็ลโดยใช้ CPLD



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




ภาคผนวก ค

**คู่มือการใช้งานชุดปฏิบัติการวงจรคอมพิวเตอร์ไบเนชันและซีแควนเชียลโดยใช้ CPLD**

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

# คู่มือการใช้งาน

## ชุดปฏิบัติการวงจรคอมไบเนชันและซีแควนเชียลโดยใช้ CPLD (Combination and Sequential Training Set Using CPLD)



รูปที่ ก.1 ชุดปฏิบัติการวงจรคอมไบเนชันและซีแควนเชียลโดยใช้ CPLD

### 1. บทนำ

ชุดปฏิบัติการวงจรคอมไบเนชันและซีแควนเชียลโดยใช้ CPLD ออกแบบเพื่อใช้ประกอบการทดลองในการเรียนวิชาดิจิทัลเทคนิค รหัสวิชา 3105-1004 หลักสูตรประกาศนียบัตรวิชาชีพชั้นสูง (ปวส.) สาขาวิชาช่างอิเล็กทรอนิกส์ พ.ศ. 2546 สำนักงานคณะกรรมการการอาชีวศึกษา ผู้เรียนสามารถนำวงจรดิจิทัลที่ออกแบบไว้นำมา Burn ลงชิพ CPLD และทดสอบการทำงานของวงจรได้ด้วยการป้อนลอจิกที่ชุดปฏิบัติการหรือจำลองการทำงานของวงจรได้ด้วยโปรแกรม Xilinx Foundation Series F2.1i

### 2. เครื่องมือและอุปกรณ์

#### 1. ชุดปฏิบัติการวงจรคอมไบเนชันและซีแควนเชียลโดยใช้ CPLD

1.1 สายดาวน์โหลด	1	เส้น
1.2 โปรแกรม Xilinx Foundation Series F2.1i	1	แผ่น
2. คอมพิวเตอร์	1	เครื่อง

### 3. การประกอบติดตั้งใช้งาน

1. ต่อสายดาวน์โหลดที่ภาค Programming ของชุดปฏิบัติการเข้ากับเครื่องคอมพิวเตอร์ทางพอร์ตขนาน (printer port)


2. ต่อสายไฟ 220 VAC เข้าที่ชุดปฏิบัติการและเปิดเครื่อง

3. เปิดเครื่องคอมพิวเตอร์และเปิดโปรแกรม Xilinx Foundation Series F2.1i


4. เปิดเครื่องคอมพิวเตอร์จะปรากฏหน้าต่าง Desktop ขึ้นมาให้ใช้เมาส์คลิกปุ่ม Start มุมซ้ายด้านล่างสุดของจอภาพเลือก Program → Xilinx Foundation Series 2.1i → Accessories → Project Manager

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

หรือสร้าง Shortcut โดยคลิกขวาที่ Project Manager → Create Shortcut และคลิกลากวางไว้ที่หน้าต่าง Desktop จะสะดวกขึ้นในการเรียกโปรแกรมใช้งานครั้งต่อไปได้โดยดับเบิลคลิกที่ไอคอน Project Manager จะเปิดโปรแกรมได้ทันทีตามขั้นตอนรูปที่ ค.3



รูปที่ ค.2 การประกอบติดตั้งใช้งาน




รูปที่ ค.3 ขั้นตอนการเปิดโปรแกรม Xilinx Foundation Series 2.1i

5. เมื่อโปรแกรมเปิดขึ้นมาจะปรากฏหน้าต่าง Getting Started ให้คลิกเลือกที่ Create a New Project และคลิก OK แสดงดังรูปที่ ค.4


6. หลังจากนั้นจะเป็นหน้าต่าง New Project ให้พิมพ์ชื่อไฟล์ คือ and\_or3 ในช่อง Name พิมพ์ช่อง Directory เป็นเพิ่มใหม่ คือ C:\digilab คลิกเลือกชนิด F2.1i ที่ช่อง Type คลิกเลือกใช้ Schematic และเลือกตระกูลของชิพที่ช่องด้านล่าง คือ XC9500 หมายเลขของชิพ คือ 9572PC44 ความเร็ว 15 และคลิก OK แสดง ดังรูปที่ ค.5

7. จะได้งานที่สร้างขึ้นเป็นไฟล์ใหม่ออกมาแสดงที่หน้าต่างดังรูปที่ ค.6


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ ค.4 การเลือก Create a New Project ที่หน้าต่าง Getting Stared




รูปที่ ค.5 การตั้งชื่อไฟล์ใหม่ เลือกชนิดการออกแบบ และเลือกชนิดของชิพ CPLD




เอกสารนี้เป็นเอกสารรูปที่ ค.6 หน้าต่าง Project Manager ของไฟล์งานใหม่ชื่อ and\_or3 ไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

8. คลิกเลือกไอคอน  บนแถบ Design Entry  เพื่อทำการเลือกเขียนวงจรในโหมด Schematic จะเปิดหน้าต่างใหม่ออกมาเป็น Schematic Editor ตามรูปที่ ค.7




รูปที่ ค.7 หน้าต่าง Schematic Editor พร้อมสำหรับการเขียนวงจร

9. คลิกไอคอน  บนแถบเครื่องมือทางด้านซ้ายมือ เพื่อเปิดหน้าต่าง SC Symbols ให้เคลื่อนเมาส์ไปที่แถบหน้าต่าง SC Symbols และคลิกเลือก AND3 หรือให้พิมพ์ชื่อ AND 3 ในช่องด้านล่างสุด ซึ่งในช่องด้านล่างจะอธิบายไว้ว่าเป็น แอนด์ เกต 3 อินพุต และอินพุตไม่กลับสัญญาณ แสดงที่รูป ค.8 ต่อไปให้เคลื่อนเมาส์ออกมาจะเห็นรูป แอนด์ เกต 3 อินพุต ให้หาที่ว่าง และคลิกวางรูปจะได้แอนด์ เกต 3 อินพุต หากอร์ เกต 3 อินพุตมาวางให้ครบตามรูปที่ ค.8 ขั้วระวางการวางสัญลักษณ์เพื่อสร้างวงจร จะต้องวางไม่ให้ชิดติดกัน



10. หลังการวางเกตหรือฟลิปฟล็อปตามการออกแบบวงจรทั้งหมดแล้ว ยังมีข้อกำหนดในการออกแบบวงจรภายในชิพ CPLD ก็คือต้องกำหนดขาอินพุต และเอาต์พุตของวงจรที่ได้ออกแบบไว้เพื่อต่อกับวงจรรภายนอกโดยมีข้อกำหนดดังนี้


10.1 ขาอินพุตทั้งหมดของวงจรที่ออกแบบไว้ต้องต่อกับ Input Buffer (IBUF) และต่อกับขั้วต่อเข้า Input Pad (IPAD) ที่อยู่ใน SC Symbols

10.2 ขาเอาต์พุตทั้งหมดของวงจรที่ออกแบบไว้ต้องต่อกับ Output Buffer (OBUF) และต่อกับขั้วต่อออก Output Pad (OPAD) ที่อยู่ใน SC Symbols การศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ ค.8 การเลือกเกตในหน้าต่าง SC Symbols มาวางในหน้าต่าง Schematic Editor

11. ทำการต่อสายวงจรด้วยการคลิกไอคอน  นำมาสร้างทับที่ขาของเกต และคลิกเมาส์ ทำการลากสายวงจรต่อทับกับขาเกตอีกตัวที่ต้องการพร้อมกับคลิกอีกครั้งเพื่อให้สายต่อวงจรหยุดเพียงเท่านั้น ถ้าจะทำการต่อสายวงจรกับขาเกตตัวอื่นอีกให้เริ่มทำใหม่ตามขั้นตอนข้างต้น ในขณะที่ทำการต่อสายวงจร และวางจุดต่อผิดแต่ยังไม่ได้ต่อกับอีกจุดต่อหนึ่งสามารถยกเลิกการลากสายต่อวงจรนี้ได้ด้วยการกดปุ่ม Esc ที่คีย์บอร์ด ในการลบสายต่อวงจรให้คลิกไอคอน  และนำมาวางบนเส้นต่อวงจรที่ไม่ต้องการคลิกให้เป็นสีแดง และกดปุ่ม Delete ที่คีย์บอร์ด หรือคลิกขวาเลือก Delete Net ดังแสดงในรูปที่ ค.9



รูปที่ ค.9 วงจรแอนด์ ออร์เกต 3 อินพุต และเส้นที่ต่อผิดพลาด

12. ต่อไปต้องกำหนดตำแหน่งขาอินพุต และเอาต์พุต ทั้งหมดของวงจรให้ตรงกับขา I/O ของชิพ CPLD ที่ใช้อยู่ในชุดปฏิบัติการเป็นขั้นตอนต่อไปนี้ เพื่อการศึกษเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


12.1 นำมาใส่วางบน IPAD และ OPAD ดับเบิลคลิกในแต่ละขา เพื่อกำหนดตำแหน่งขา ซึ่งจะปรากฏหน้าต่าง Symbol Properties ให้เลือก LOC ในช่อง Name

12.2 กำหนดขา ให้พิมพ์ p ตามด้วย หมายเลขขา I/O ของชิพที่มีอยู่ในช่อง Description


12.3 คลิกไอคอน Add เพื่อกำหนดให้สัญญาณไปที่ขานั้น

12.4 คลิกไอคอน Apply ขึ้นชั้นการกำหนดขา I/O ที่ใช้งานของชิพ

12.5 คลิกไอคอน Move ในการย้ายชื่อขาที่กำหนด คลิกซ้ำอีกครั้ง เพื่อวางไว้ให้ใกล้กับ IPAD และ OPAD ดังรูปที่ ค.10




รูปที่ ค.10 ขั้นตอนการกำหนดขา IPAD และ OPAD ที่ขา I/O ของชิพ CPLD



เอกสารรูปที่ ค.11 วงจรแอนด์ และออร์ เกต 3 อินพุต ที่สมบูรณ์พร้อมทำการ Implementation ขึ้นชั้นด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


13. ใช้เมาส์คลิกที่ File → Save As เพื่อบันทึกไฟล์ Schematic ในหน้าต่าง Save As พิมพ์ชื่อ and\_or31.SCH ในช่อง File Name (โดยปกติโปรแกรมจะตั้งชื่อเป็นไฟล์นามสกุล .SCH ให้โดยอัตโนมัติ ไม่ต้องแก้ไขแต่อย่างใด) และคลิก OK ไฟล์ and\_or31.SCH จึงถูกเก็บอยู่ในแฟ้ม and\_or3 แสดงดังรูปที่ ค.12



รูปที่ ค.12 ขั้นตอนการคลิกเพื่อให้ได้หน้าต่าง Save As ที่เก็บไฟล์ and\_or31.SCH

14. ขั้นตอนต่อไปเป็นการสร้างวงจรลงบนตัวชิพ (Implementation) เป็นขั้นตอนที่แปลความหมายของวงจร Schematic ออกมา เพื่อสร้างเป็นตัวลอจิกลงในชิพ CPLD ในลักษณะส่งเป็นชุดข้อมูล (Bit Stream) เมื่อมีขั้นตอนใดผิดพลาด โปรแกรมจะแจ้งผลการผิดพลาดออกมาที่ขั้นตอนนั้น ต้องย้อนกลับไปแก้ไขที่ขั้นตอนการออกแบบใหม่ และตรวจสอบจนกว่าจะผ่าน


14.1 คลิก Option → Create Netlist บนเมนูบาร์ เมื่อมีผลตอบกลับมาว่า “Netlist create successfully” แสดงว่าวงจรที่สร้างขึ้นมาสำเร็จ ให้คลิก OK



รูปที่ ค.13 การคลิกเลือก Option → Create Netlist บนเมนูบาร์ และหน้าต่างแสดงผลการ Create Netlist


14.2 คลิก Option → Integrity Test บนเมนูบาร์ เมื่อมีผลตอบกลับมาว่า “Integrity test passed successfully” แสดงว่าผ่านการทดสอบความมั่นคงของวงจรแล้วประสบความสำเร็จ จึงคลิก OK

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ ค.14 การคลิกเลือก Option → Integrity Test บนเมนูบาร์ และหน้าต่างแสดงผลการ Integrity Test

14.3 คลิก Option → Export Netlist จะปรากฏหน้าต่าง Export Netlist ให้คลิกเลือกที่ช่อง Files of type ว่า Edif 200 [\*.\*EDN] คลิก Open นั่นคือเริ่มกระบวนการส่งข้อมูลออกไป หน้าต่างจะกลับคืนสู่ Schematic Editor



รูปที่ ค.15 การคลิก Option → Export Netlist บนเมนูบาร์ และหน้าต่าง Export Netlist

14.4 ให้ปิดหน้าต่าง Schematic Editor โดยคลิก File → Exit หรือ เครื่องหมาย X ที่ด้านมุมบนขวามือสุดของจอภาพ จะทำให้เหลือแต่หน้าต่าง Project Manager ในเมื่อจริงถูกต้องสมบูรณ์ผ่านขั้นตอนทั้งหมดแล้ว จะเห็นเครื่องหมายถูกสีเขียวบนแถบ ไอคอน Design Entry แสดงว่าการออกแบบนั้นสำเร็จสมบูรณ์




14.5 ในหน้าต่าง Project Manager เดียวกันนี้ คลิกที่ไอคอน จะปรากฏหน้าต่าง Implement Design เลือก และพิมพ์แก้ไขรายละเอียดให้ถูกต้องตรงตามรูปที่ ค.17 ต่อไปให้คลิกที่ Run


14.6 จากนั้นหน้าต่าง Flow Engine จะปรากฏพร้อมกับเริ่มกระบวนการ Implementation มี 4 ขั้นตอน คือ Translate, Fit, Timing, และ Bitstream แสดงตามรูปที่ ค.18

15. หลังจากกระบวนการ Implementation สมบูรณ์เสร็จสิ้น ให้คลิก Flow → Close จะปรากฏหน้าต่าง Project Manager บอกถึงกระบวนการ Implement เสร็จสมบูรณ์


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ ค.16 ขั้นตอนการปิดหน้าต่าง Schematic Editor



รูปที่ ค.17 หน้าต่าง Implement Design




เอกสารนี้เป็นเอกสารที่ **รูปที่ ค.18** หน้าต่าง Flow Engine แสดงกระบวนการ Implementation ไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ ค.19 การคลิก Flow → Close ที่หน้าต่าง Flow Engine และจะปรากฏหน้าต่าง Project Manager

16. จากนั้นให้คลิกที่ OK เพื่อกลับไปหน้าต่าง Project Manager จะเห็นเครื่องหมายถูกสีเขียวอยู่บนแถบไอคอน Implementation เป็นการยืนยันกระบวนการทำ Implementation ได้สำเร็จ สมบูรณ์




รูปที่ ค.20 หน้าต่าง Project Manager แสดงเครื่องหมายถูกสีเขียวบนแถบ ไอคอน Implementation

17. ขั้นตอนการ โปรแกรมลงในชิพ CPLD

17.1 ต่อสายแหล่งจ่ายไฟเข้าแผงปฏิบัติการ ต่อสาย Download ข้อมูลเข้ากับพอร์ต Printer


17.2 ที่ หน้า ต่ าง Project Manager ให้ ค ล ก ท o o l s → Device Programming → JTAC

Programmer บนแถบเมนู




รูปที่ ค.21 ขั้นตอนการคลิก JTAC Programmer บนแถบเมนูที่หน้าต่าง Project Manager เอกสารที่แนบมาในเล่มนี้จัดทำขึ้นเพื่ออธิบายขั้นตอนการดำเนินงานในการใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### 17.3 จะปรากฏหน้าต่าง JTAG Programmer ดังรูปที่ ค.22



รูปที่ ค.22 หน้าต่าง JTAG Programmer


### 17.4 ในหน้าต่าง JTAG Programmer ให้คลิก Operations → Program บนแถบเมนู



### รูปที่ ค.23 ขั้นตอนการคลิก Operations → Program บนแถบเมนูที่หน้าต่าง JTAG Programmer


17.5 หน้าต่าง Options จะปรากฏขึ้นมา ให้คลิกเลือกตามรูปที่ ค.24 เป็นการลบวงจรเดิมที่มีอยู่ และโปรแกรมวงจรใหม่เข้าไป พร้อมตรวจสอบความถูกต้อง และคลิก OK

17.6 ขณะโปรแกรมลงในชิพ CPLD จะปรากฏหน้าต่าง Operation Status บอกสถานะ ในแต่ละขั้นตอนว่าเป็นอย่างไร เมื่อโปรแกรมลงในชิพ CPLD เสร็จสมบูรณ์ ให้คลิก OK แสดงในรูปที่ ค.25



รูปที่ ค.24 หน้าต่าง Options


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ ค.25 หน้าต่าง Operation Status

17.7 หลังจากคลิก OK ในหน้าต่าง Operation Status จะกลับไปหน้าต่าง JTAG Programmer ให้คลิก File → Exit

17.8 จะมีหน้าต่าง JTAG Programmer ปรากฏขึ้นมา และถามว่าจะเก็บไฟล์ไว้หรือไม่ ให้คลิก Yes




รูปที่ ค.26 ขั้นตอนการคลิก File → Exit ในหน้าต่าง JTAG Programmer



รูปที่ ค.27 หน้าต่าง JTAG Programmer

17.9 จากนั้นจะมีหน้าต่าง Save As ปรากฏขึ้นมาให้คลิก Save เพื่อเก็บไฟล์ JEDEC ไว้และหน้าต่างจะกลับไป Project Manager เหมือนเดิม เป็นอันเสร็จสิ้นกระบวนการทั้งหมด

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์ไว้เพื่อการค้าเท่านั้น เมื่ออนุญาตให้เผยแพร่ไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ ค.28 หน้าต่าง Save As

18. ทดสอบวงจรที่ได้ออกแบบ และได้ทำการ โปรแกรมลงในชิพ CPLD ไว้ที่ชุดปฏิบัติการแล้วโดยการต่อสายไฟจากขา I/O ของชิพ CPLD ที่กำหนดเป็นอินพุต ไปยังสวิทช์ และเอาต์พุตไปยัง LEDs ป้อนค่าอินพุตตามตารางความจริง บันทึกค่าลอจิกเอาต์พุตที่ได้ วาดสัญลักษณ์ และเขียนสมการบูลีน

#### 4. การดูแลรักษาและข้อควรระวัง

##### 4.1 การดูแลรักษา

1. ทำความสะอาดชุดปฏิบัติการ โดยใช้ไม้ขนไก่ปัดฝุ่นละอองให้สะอาด
2. ควรวางเก็บชุดปฏิบัติการในที่แห้ง อุดมภูมิห้อง
3. ปิดกล่องชุดปฏิบัติการและเก็บให้เข้าที่หลังจากใช้งานเรียบร้อยแล้วทันทีเพื่อป้องกันฝุ่น

ละออง

##### 4.2 ข้อควรระวัง

1. ควรต่อและถอดสายคาวาน์โหลดระหว่างเครื่องคอมพิวเตอร์และชุดปฏิบัติการอย่างระมัดระวัง
2. ควรตรวจสอบการต่อสายคาวาน์โหลด และอุปกรณ์ต่างๆ ก่อนการเปิดใช้งานทุกครั้ง
3. ควรติดตั้งชุดปฏิบัติการ คอมพิวเตอร์ และอุปกรณ์ต่างๆ ให้ปลอดภัยจากน้ำ, ความชื้น และ

แสงแดด

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

**ใบงานการทดลอง**  
**ชุดปฏิบัติการวงจรรวมไบเนชันและซีควนเชียลโดยใช้ CPLD**  
**(Combination and Sequential Training Set Using CPLD)**



**รหัสวิชา 3105-1004 ดิจิตอลเทคนิค**  
**หลักสูตรประกาศนียบัตรวิชาชีพชั้นสูง (ปวส.) พ.ศ. 2546**  
**สาขาวิชาอิเล็กทรอนิกส์**  
**สำนักงานคณะกรรมการการอาชีวศึกษา**

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## การทดลองที่ 1

### วงจรคอมบิเนชัน และวงจรลอจิกเกต


#### วัตถุประสงค์เชิงพฤติกรรม

1. อธิบายการทำงาน คุณลักษณะของวงจรคอมบิเนชัน และวงจรลอจิก
2. วิเคราะห์ และออกแบบวงจรคอมบิเนชัน และวงจรลอจิก
3. ประกอบวงจร พร้อมตรวจสอบการทำงานของวงจรคอมบิเนชัน และวงจรลอจิก

#### ตอนที่ 1 : แอนด์ และออร์ เกต (AND & OR Gate)

#### ทฤษฎี


TTL (Transistor Transister Logic) เป็นวงจรลอจิกที่สร้างขึ้นมาจากวงจรสวิทช์ที่ทำงานด้วยทรานซิสเตอร์ ซึ่งประกอบกันเป็นเกตแบบต่าง ๆ เช่น แอนด์เกต ออร์เกต เป็นต้น ระดับแรงดันลอจิกของเกตแบบที่ทีแอลซีมีมาตรฐาน เป็นดังรูปที่ 1.1



#### รูปที่ 1.1 ระดับแรงดันอินพุต และเอาต์พุตของวงจรรวมที่ทีแอลซีมีมาตรฐาน

วงจรรวมที่ทีแอลซีมีหลายตระกูล เช่น ทีทีแอลมาตรฐาน (Standard : 74XX) ทีทีแอลกำลังต่ำ (Low Power : L74XX) ทีทีแอลชอตต์กี (Schottky : S74XX) ทีทีแอลชอตต์กีกำลังต่ำ (Low Power Schottky : LS74XX) และแบบที่ทีแอลความเร็วสูง (High Speed : H74XX) ซึ่งแต่ละชนิดจะมีโครงสร้างของอุปกรณ์ภายในวงจรที่แตกต่างกัน แต่ยังคงใช้ทรานซิสเตอร์ทำงานเป็นสวิทช์ ให้วงจรรวมชนิดที่ทีแอลทำงานตามที่ได้ออกแบบ และสร้างไว้เป็นเกตต่าง ๆ ลอจิกเกตพื้นฐานที่ควรรู้จัก และศึกษาเข้าใจการทำงาน มีดังนี้

1. แอนด์ เกต (AND Gate) มีลักษณะการกระทำเป็นแบบ ลอจิกคูณกันทางพีชคณิตของบูลีน มีสัญลักษณ์เป็นจุด หรือตัวแปรติดกัน เช่น A.B หรือ AB (อ่านว่าเอแอนด์บี) สัญลักษณ์ของแอนด์เกตมีตั้งแต่ 2 อินพุต และมีเพียง 1 เอาต์พุตเท่านั้น โดยมีรูปที่ 1.2 แสดงสัญลักษณ์ สมการบูลีน และตารางความจริง ต่อไปนี้

สัญลักษณ์		สมการบูลีน	ตารางความจริง		
			อินพุต	เอาต์พุต	
			A	B	Y
		$Y = A \cdot B$	0	0	0
			0	1	0
			1	0	0
			1	1	1

### รูปที่ 1.2 สัญลักษณ์ สมการบูลีน และตารางความจริง ของแอนด์ เกต

จากตารางความจริงสรุปการทำงานได้ว่า เอาต์พุตเป็นลอจิก 1 ได้ต่อเมื่อ อินพุตทั้งหมดเป็นลอจิก 1

2. ออร์เกต (OR Gate) เป็นลักษณะการกระทำแบบ ลอจิกบวกกันทางพีชคณิตของบูลีน มีสัญลักษณ์เป็นบวก คือ  $A+B$  (อ่านว่าเอออร์บี) สัญลักษณ์ของออร์เกตมีตั้งแต่ 2 อินพุต และมีเพียง 1 เอาต์พุตเท่านั้น มีรูปที่ 1.3 แสดงเป็นสัญลักษณ์ สมการบูลีน และตารางความจริงต่อไปนี้

สัญลักษณ์		สมการบูลีน	ตารางความจริง		
			อินพุต	เอาต์พุต	
			A	B	Y
		$Y = A + B$	0	0	0
			0	1	1
			1	0	1
			1	1	1

### รูปที่ 1.3 สัญลักษณ์ สมการบูลีน และตารางความจริง ของออร์เกต

จากตารางความจริงสรุปการทำงานได้ว่า ถ้ามีอินพุตใดอินพุตหนึ่งเป็นลอจิก 1 จะทำให้เอาต์พุตเป็นลอจิก 1 แต่เอาต์พุตเป็นลอจิก 0 ได้ต่อเมื่อทุกอินพุตต้องเป็นลอจิก 0


**เครื่องมือ และอุปกรณ์ ในการทดลอง**

1. คอมพิวเตอร์ ระบบปฏิบัติการ Windows98/Me พร้อมติดตั้ง โปรแกรม Xilinx รุ่น Foundation F2.1i
2. ชุดปฏิบัติการวงจรคอมพิวเตอร์ไบเนชันและซีเควนเชียวล โดยใช้ CPLD

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## ลำดับขั้นการทดลอง

1. เปิดเครื่องคอมพิวเตอร์จะปรากฏหน้าต่าง Desktop ขึ้นมาให้ใช้เมาส์คลิกปุ่ม Start มุมซ้ายด้านล่างสุดของจอภาพ เลือก Program → Xilinx Foundation Series 2.1i → Accessories → Project Manager หรือ จะสร้าง Shortcut โดยคลิกขวาที่ Project Manager → Create Shortcut และคลิกลากวางไว้ที่หน้าต่าง Desktop จะสะดวกขึ้นในการเรียกโปรแกรมใช้งานครั้งต่อไปได้โดยดับเบิลคลิกที่ไอคอน Project Manager จะเปิดโปรแกรมได้ทันที ตามขั้นตอนรูปที่ 1.4





รูปที่ 1.4 ขั้นตอนการเปิดโปรแกรม Xilinx Foundation Series 2.1i

2. เมื่อโปรแกรมเปิดขึ้นมาจะปรากฏหน้าต่าง Getting Started ให้คลิกเลือกที่ Create a New Project และคลิก OK แสดงดังรูปที่ 1.5


3. หลังจากนั้นจะเป็นหน้าต่าง New Project ให้พิมพ์ชื่อไฟล์ คือ and\_or3 ในช่อง Name พิมพ์ช่อง Directory เป็นแฟ้มใหม่ คือ C:\digilab คลิกเลือกชนิด F2.1i ที่ช่อง Type คลิกเลือกใช้ Schematic และเลือกตระกูลของชิพที่ช่องด้านล่าง คือ XC9500 หมายเลขของชิพ คือ 9572PC44 ความเร็ว 15 และคลิก OK แสดงดังรูปที่ 1.6

4. จะได้งานที่สร้างขึ้นเป็นไฟล์ใหม่ออกมาแสดงที่หน้าต่างดังรูปที่ 1.7


5. คลิกเลือกไอคอน  บนแถบ Design Entry  เพื่อทำการ

เลือกเขียนวงจรในโหมด Schematic จะเปิดหน้าต่างใหม่ออกมาเป็น Schematic Editor ตามรูปที่ 1.8


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 1.5 การเลือก Create a New Project ที่หน้าต่าง Getting Stared





รูปที่ 1.6 การตั้งชื่อไฟล์ใหม่ เลือกชนิดการออกแบบ และเลือกชนิดของชิพ CPLD



รูปที่ 1.7 หน้าต่าง Project Manager ของไฟล์งานใหม่ชื่อ and\_or3

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น เมื่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

6. คลิกไอคอน  บนแถบเครื่องมือทางด้านซ้ายมือ เพื่อเปิดหน้าต่าง SC Symbols ให้เคลื่อนเมาส์ไปที่แถบหน้าต่าง SC Symbols และคลิกเลือก AND3 หรือให้พิมพ์ชื่อ AND 3 ในช่องด้านล่างสุด ซึ่งในช่องด้านล่างจะอธิบายไว้ว่าเป็น แอนด์ เกต 3 อินพุต และอินพุตไม่กลับสัญญาณ แสดงที่รูป 1.9 ต่อไปให้เคลื่อนเมาส์ออกมาจะเห็นรูป แอนด์ เกต 3 อินพุต ให้หาที่วาง และคลิกวางรูปจะได้แอนด์ เกต 3 อินพุต หากออร์ เกต 3 อินพุตมาวางให้ครบตามรูปที่ 1.9 ข้อระวังการวางสัญลักษณ์เพื่อสร้างวงจร จะต้องวางไม่ให้ขัดติดกัน





รูปที่ 1.8 หน้าต่าง Schematic Editor พร้อมสำหรับการเขียนวงจร และอธิบายรายละเอียดของเมนู


7. หลังจากการวางเกต หรือฟลิปฟล็อป ตามการออกแบบวงจรทั้งหมดแล้ว ยังมีข้อกำหนดในการออกแบบภายในชิพ CPLD ก็คือต้องกำหนดขาอินพุต และเอาต์พุต ของวงจรที่ได้ออกแบบไว้เพื่อต่อกับ วงจรภายนอก โดยมีข้อกำหนดดังนี้

7.1 ขาอินพุตทั้งหมดของวงจรที่ออกแบบไว้ ต้องต่อกับ Input Buffer (IBUF) และต่อด้วยขั้วต่อเข้า Input Pad (IPAD) ที่อยู่ใน SC Symbols


7.2 ขาเอาต์พุตทั้งหมดของวงจรที่ออกแบบไว้ ต้องต่อกับ Output Buffer (OBUF) และ ต่อด้วยขั้วต่อออก Output Pad (OPAD) ที่อยู่ใน SC Symbols

8. ทำการต่อสายวงจร ด้วยการคลิกไอคอน  นำมาส์วางทับที่ขาของเกต และคลิกเมาส์ทำการลากสายวงจรต่อทับกับขาเกตอีกตัวที่ต้องการพร้อมกับคลิกอีกครั้งเพื่อให้สายต่อวงจรหยุดเพียงเท่านั้น ถ้าจะทำการต่อสายวงจรถับขาเกตตัวอื่นอีก ให้เริ่มทำใหม่ตามขั้นตอนข้างต้น ในขณะที่ทำการต่อสายวงจร และวางจุดต่อผิดแต่ยังไม่ได้ต่อกับอีกจุดต่อหนึ่ง สามารถยกเลิกการลากสายต่อวงจรนี้ได้ด้วยการกดปุ่ม Esc ที่คีย์บอร์ด ในการลบสายต่อวงจรให้คลิกไอคอน  และนำมาเอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาค้นคว้าเท่านั้น ไม่นอนุญาติให้นำไปเผยแพร่ในทางใดๆ ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

วางบนเส้นต่อวงจรที่ไม่ต้องการ คลิกให้เป็นสีแดง และกดปุ่ม Delete ที่คีย์บอร์ด หรือคลิกขวาเลือก Delete Net ดังแสดงในรูปที่ 1.10



รูปที่ 1.9 การเลือกเกตในหน้าต่าง SC Symbols มาวางในหน้าต่าง Schematic Editor



รูปที่ 1.10 วงจรแอนด์ ออร์เกต 3 อินพุต และเส้นที่ต่อผิดพลาด

9. ต่อไปต้องกำหนดตำแหน่งขาอินพุต และเอาต์พุต ทั้งหมดของวงจรให้ตรงกับขา I/O ของชิพ CPLD ที่ใช้อยู่ในชุดปฏิบัติการ เป็นขั้นตอนต่อไปนี้

9.1 นำเมาส์วางบน IPAD และ OPAD ดับเบิ้ลคลิกในแต่ละขา เพื่อกำหนด

ตำแหน่งขา ซึ่งจะปรากฏหน้าต่าง Symbol Properties ให้เลือก LOC ในช่อง Name

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

9.2 กำหนดค่า ให้พินท์ P ตามด้วย หมายเลขขา I/O ของชิพที่มีอยู่ ในช่อง


Description

9.3 คลิกไอคอน Add เพื่อกำหนดให้สัญญาณไปที่ขานั้น


9.4 คลิกไอคอน Apply ขึ้นชั้นการกำหนดค่า I/O ที่ใช้งานของชิพ

9.5 คลิกไอคอน Move ในการย้ายชื่อขาที่กำหนด คลิกซ้ำอีกครั้ง เพื่อวางไว้ให้

ใกล้กับ IPAD และ OPAD ดังรูปที่ 1.11




รูปที่ 1.11 ขั้นตอนการกำหนดค่า IPAD และ OPAD ที่ขา I/O ของชิพ CPLD



รูปที่ 1.12 วงจรแอนด์ และออร์ เกต 3 อินพุต ที่สมบูรณ์พร้อมทำการ Implementation

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


10. ใช้เมาส์คลิกที่ File → Save As เพื่อบันทึกไฟล์ Schematic ในหน้าต่าง Save As พิมพ์ชื่อ and\_or31.SCH ในช่อง File Name (โดยปกติโปรแกรมจะตั้งชื่อเป็นไฟล์นามสกุล.SCH ให้โดยอัตโนมัติไม่ต้องแก้ไขแต่อย่างใด) และคลิก OK ไฟล์ and\_or31.SCH จึงถูกเก็บอยู่ในแฟ้ม and\_or3 แสดงดังรูป 1.13



รูปที่ 1.13 ขั้นตอนการคลิกเพื่อให้ได้หน้าต่าง Save As ที่เก็บไฟล์ and\_or31.SCH

11. ขั้นตอนต่อไปเป็นการสร้างวงจรบนตัวชิพ (Implementation) เป็นขั้นตอนที่แปลความหมายของวงจร Schematic ออกมา เพื่อสร้างเป็นตัวลอจิกลงในชิพ CPLD ในลักษณะส่งเป็นชุดข้อมูล (Bit Stream) เมื่อมีขั้นตอนใดผิดพลาด โปรแกรมจะแจ้งผลการผิดพลาดออกมาที่ขั้นตอนนั้น ต้องย้อนกลับไปแก้ไขที่ขั้นตอนการออกแบบใหม่ และตรวจสอบจนกว่าจะผ่าน


11.1 คลิก Option → Create Netlist บนเมนูบาร์ เมื่อมีผลตอบกลับมาว่า “Netlist create successfully” แสดงว่าวงจรที่สร้างขึ้นมาสำเร็จ ให้คลิก OK



รูปที่ 1.14 การคลิก Option → Create Netlist บนเมนูบาร์ และหน้าต่างแสดงผลการ Create Netlist


11.2 คลิก Option → Integrity Test บนเมนูบาร์ เมื่อมีผลตอบกลับมาว่า “Integrity test passed successfully” แสดงว่าผ่านการทดสอบความมั่นคงของวงจรแล้วประสบความสำเร็จ จึงคลิก OK

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 1.15 การคลิก Option → Integrity Test บนเมนูบาร์ และหน้าต่างแสดงผลการ Integrity Test

11.3 คลิก Option → Export Netlist จะปรากฏหน้าต่าง Export Netlist ให้คลิกเลือกที่ช่อง Files of type ว่า Edif 200 (\*.EDN) คลิก Open นั่นคือเริ่มกระบวนการส่งข้อมูลออกไป หน้าต่างจะกลับคืนสู่ Schematic Editor



รูปที่ 1.16 การคลิก Option → Export Netlist บนเมนูบาร์ และหน้าต่าง Export Netlist


11.4 ให้ปิดหน้าต่าง Schematic Editor โดยคลิก File → Exit หรือ เครื่องหมาย X ที่ด้านมุมบนขวามือสุดของจอภาพ จะทำให้เหลือแต่หน้าต่าง Project Manager ในเมื่อวงจรถูกต้องสมบูรณ์ผ่าน ขั้นตอนทั้งหมดแล้ว จะเห็นเครื่องหมายถูกสีเขียวบนแถบไอคอน Design Entry แสดงว่าการออกแบบนั้นสำเร็จสมบูรณ์

11.5 ในหน้าต่าง Project Manager เดียวกันนี้ คลิกที่ไอคอน  จะปรากฏหน้าต่าง Implement Design เลือก และพิมพ์แก้ไขรายละเอียดให้ถูกต้องตรงตามรูปที่ 1.18 ต่อไปให้คลิกที่ Run


11.6 จากนั้นหน้าต่าง Flow Engine จะปรากฏพร้อมกับเริ่มกระบวนการ Implementation มี 4 ขั้นตอน คือ Translate, Fit, Timing, และ Bitstream แสดงตามรูปที่ 1.19

12. หลังจากกระบวนการ Implementation สมบูรณ์เสร็จสิ้น ให้คลิก Flow → Close จะปรากฏหน้าต่าง Project Manager บอกถึงกระบวนการ Implement เสร็จสมบูรณ์


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 1.17 ขั้นตอนการปิดหน้าต่าง Schematic Editor และจะปรากฏหน้าต่าง Project Manager




รูปที่ 1.18 หน้าต่าง Implement Design




รูปที่ 1.19 หน้าต่าง Flow Engine แสดงกระบวนการ Implementation

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 1.20 การคลิก Flow → Close ที่หน้าต่าง Flow Engine และปรากฏหน้าต่าง Project Manager

13. จากนั้นให้คลิกที่ OK เพื่อกลับไปหน้าต่าง Project Manager จะเห็นเครื่องหมายถูกสีเขียวบนแถบไอคอน Implementation เป็นการขึ้นชั้นกระบวนการทำ Implementation ได้สำเร็จสมบูรณ์



รูปที่ 1.21 หน้าต่าง Project Manager แสดงเครื่องหมายถูกสีเขียวบนแถบไอคอน Implementation

### 14. ขั้นตอนการ โปรแกรมลงในชิพ CPLD


14.1 ต่อสายแหล่งจ่ายไฟเข้าแผงปฏิบัติการ ต่อสาย Download ข้อมูลเข้ากับพอร์ต

Printer

14.2 ที่หน้าต่าง Project Manager ให้คลิก Tools → Device Programming


→ JTAC Programmer บนแถบเมนู

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 1.22 ขั้นตอนการคลิก JTAC Programmer บนแถบเมนูที่หน้าต่าง Project Manager

#### 14.3 จะปรากฏหน้าต่าง JTAG Programmer ดังรูปที่ 1.23



รูปที่ 1.23 หน้าต่าง JTAG Programmer

#### 14.4 หน้าต่าง JTAG Programmer ให้คลิก Operations → Program บนแถบเมนู




รูปที่ 1.24 ขั้นตอนการคลิก Operations → Program บนแถบเมนูที่หน้าต่าง JTAG Programmer


14.5 หน้าต่าง Options จะปรากฏขึ้นมา ให้คลิกเลือกตามรูปที่ 1.25 เป็นการลบวงจรเดิม ที่มีอยู่และโปรแกรมวงจรใหม่เข้าไป พร้อมตรวจสอบความถูกต้อง และคลิก OK

14.6 ขณะโปรแกรมลงในชิพ CPLD จะปรากฏหน้าต่าง Operation Status บอกสถานะ ในแต่ละขั้นตอนว่าเป็นอย่างไร เมื่อโปรแกรมลงในชิพ CPLD เสร็จสมบูรณ์ ให้คลิก OK แสดงในรูปที่ 1.26

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 1.25 หน้าต่าง Options




รูปที่ 1.26 หน้าต่าง Operation Status

14.7 หลังจากคลิก OK ในหน้าต่าง Operation Status จะกลับไปหน้าต่าง JTAG Programmer ให้คลิก File → Exit


14.8 จะมีหน้าต่าง JTAG Programmar ปรากฏขึ้นมา และถามว่าจะเก็บไฟล์ไว้หรือไม่ให้คลิก Yes

14.9 จากนั้นจะมีหน้าต่าง Save As ปรากฏขึ้นมาให้คลิก Save เพื่อเก็บไฟล์ JEDEC ไว้ และหน้าต่างจะกลับไป Project Manager เหมือนเดิม เป็นอันเสร็จสิ้นกระบวนการทั้งหมด

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 1.27 ขั้นตอนการคลิก File → Exit ในหน้าต่าง JTAG Programmer



รูปที่ 1.28 หน้าต่าง JTAG Programmer



รูปที่ 1.29 หน้าต่าง Save As

15. ทดสอบวงจรที่ได้ออกแบบ และได้ทำการโปรแกรมลงในชิพ CPLD ไว้ที่ชุดปฏิบัติการแล้วโดยการต่อสายไฟจากขา I/O ของชิพ CPLD ที่กำหนดเป็นอินพุตไปยังสวิทช์และเอาต์พุตไปยัง LEDs ป้อนค่าอินพุตตามตารางความจริง บันทึกค่าลอจิกเอาต์พุตที่ได้ วาดสัญลักษณ์ และเขียนสมการบูลีน

16. บันทึกผลการทดลองของวงจรลอจิกรูปที่ 1.12 ลงในตารางความจริง เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## ตารางความจริงบันทึกผลการทดลองรูปที่ 1.12

ตารางความจริง แอนด์ เกต 3 อินพุต

สัญลักษณ์

สมการบูลีน

อินพุต			เอาต์พุต
A	B	C	X
0	0	0	
0	0	1	
0	1	0	
0	1	1	
1	0	0	
1	0	1	
1	1	0	
1	1	1	

ตารางความจริง ออร์ เกต 3 อินพุต

สัญลักษณ์

สมการบูลีน

อินพุต			เอาต์พุต
D	E	F	Y
0	0	0	
0	0	1	
0	1	0	
0	1	1	
1	0	0	
1	0	1	
1	1	0	
1	1	1	

### คำถาม

1. จงแยกแยะคุณสมบัติที่เด่นของ แอนด์ และออร์ เกต พร้อมอธิบายหลักการทำงาน
2. จงออกแบบวงจรลอจิกจาก แอนด์ และออร์ เกต 2 อินพุต ให้เป็น 4 อินพุต
  - 2.1 จากข้อ 2 นำไปสร้างลงในชิพ CPLD และบันทึกผลลงในตารางแสดงการทำงาน
  - 2.2 จากข้อ 2 และ 2.1 จงอธิบายการทำงานของวงจร
3. จงวาดรูปคลื่นสัญญาณลอจิกอินพุตเปรียบเทียบกับเอาต์พุต จากตารางความจริงของการทดลองรูปที่ 1.12

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4. ใช้โวลท์มิเตอร์ (VM) วัดหาระดับแรงดันไฟฟ้าที่เอาต์พุตว่ามีจำนวนเท่าไรสำหรับลอจิก 0 และ 1 แรงดันไฟฟ้าที่ได้จากเอาต์พุตนั้นตรงกับคุณสมบัติของชิพ CPLD หรือไม่ และเมื่อเทียบกับคุณสมบัติทางไฟฟ้าของ IC TLL แตกต่างกันหรือไม่ อย่างไร

สรุป และอภิปรายผลการทดลอง

## การทดลองที่ 2 การลดรูปสมการ

วัตถุประสงค์เชิงพฤติกรรม

1. อธิบายหลักการลดรูปสมการลอจิกโดยใช้แผนผังคาร์โนห์
2. เขียนเทอมผลบวกของผลคูณ และเทอมผลคูณของผลบวก จากตารางความจริง
3. เขียนวงจรลอจิกจากสมการพีชคณิตบูลีน
4. ต่อยวงจร และตรวจสอบการทำงานของวงจรลอจิกตามขั้นตอนการลดรูปวงจรถือ
5. นำเทคนิคการลดรูปวงจรถือไปใช้งาน

ตอนที่ 1 : กฎของบูลีน และทฤษฎีของ DeMorgan (Boolean Laws & Rules and DeMorgan's Theorem)

ทฤษฎี

สมการบูลีน ได้โดยตรงมาจากตารางความจริง หรือจากสมการที่มีปัญหา และไม่ได้อยู่ในรูปแบบที่ง่าย เราจะใช้กฎของบูลีน และทฤษฎีของ DeMorgan ช่วยในการลดสมการที่เต็มรูปแบบให้เหลือตัวแปรในสมการให้น้อย และสั้นที่สุด ดังนั้นจำเป็นที่จะต้องศึกษา จดจำ เรียนรู้ ให้เข้าใจในกฎของบูลีน และทฤษฎีของ DeMorgan

### กฎของพีชคณิตบูลีน (Laws of Boolean Algebra)

1. กฎการสลับที่ (Commutative Law)

$$A + B = B + A$$

$$A \cdot B = B \cdot A$$

2. กฎการจัดหมู่ (Associative Law)

$$A + (B + C) = (A + B) + C$$

$$A(BC) = (AB)C$$

3. กฎการกระจาย (Distributive Law)

$$A(B + C) = AB + AC$$

$$A + (BC) = (A + B)(A + C)$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

#### 4. กฎการเท่ากัน (Identity Law)

$$A + A = A$$

$$A \cdot A = A$$

#### 5. กฎการกลับตรงกันข้าม (Negation Law)

$$\overline{(\overline{A})} = A$$

$$\overline{\overline{A}} = A$$

#### 6. กฎการฟุ่มเฟือย (Redundance Law)

$$A + AB = A$$

$$A(A + B) = A$$

#### 7. กฎที่ 7

$$A + 0 = A$$

$$A \cdot 1 = A$$

$$A + 1 = 1$$

$$A \cdot 0 = 0$$

#### 8. กฎที่ 8

$$\overline{\overline{A}} + A = 1$$

$$\overline{\overline{A}} \cdot A = 0$$

#### 9. กฎที่ 9

$$A + \overline{A}B = A + B$$

$$A(\overline{A} + B) = A \cdot B$$

#### 10. ทฤษฎีของ DeMorgan (DeMorgan's Theorem)

$$\overline{AB} = \overline{A} + \overline{B}$$

$$\overline{A + B} = \overline{A} \cdot \overline{B}$$

#### เครื่องมือ และอุปกรณ์ในการทดลอง

1. คอมพิวเตอร์ ระบบปฏิบัติการ Windows98/Me พร้อมติดตั้ง โปรแกรม Xilinx รุ่น Foundation F2.1i

2. ชุดปฏิบัติการวงจรคอมไบเนชันและซีแควนเชียล โดยใช้ CPLD

#### ลำดับขั้นการทดลอง

1. เปิดใช้โปรแกรม Xilinx คลิกเลือกสร้างงานใหม่ Create a New Project และคลิก OK ที่หน้าต่าง Getting Started

2. จากนั้นสร้างไฟล์ใหม่ใน C:\digilab ชื่อ Boolean ในหน้าต่าง New Project และคลิกในช่องต่างๆตามขั้นตอนของการทดลองที่ 1 ตอนที่ 1

3. สร้างวงจรในหน้าต่าง Schematic Editor ตามสมการบูลีนต่อไปนี้


$$(A + B)(C + D) = AC + AD + BC + BD$$

4. จากสมการบูลีนในข้อ 3 นำมาเขียนเป็นวงจรถลอจิกทั้งสองข้างได้ดังนี้

$$Y_1 = (A + B)(C + D)$$



$$Y_2 = AC + AD + BC + BD$$


5. นำสมการในข้อ 4 สร้างเป็นวงจรถตามรูปที่ 2.1 ในหน้าต่าง Schematic Editor และดำเนินการขั้นตอนการเก็บไฟล์ ทดสอบวงจรถที่เขียน และการสร้างวงจรถลงในชิพ CPLD โดยประยุกต์ใช้ตามขั้นตอนในการทดลองที่ 1 ตอนที่ 1




รูปที่ 2.1 วงจรถลอจิกตามสมการบูลีนในข้อ 4 และกำหนดขา I/O เพื่อลงในชิพ CPLD


6. เมื่อสร้างวงจรถลอจิกลงในชิพ CPLD เรียบร้อยสมบูรณ์ จึงทำการต่อสายไฟจากขา I/O ของชิพ CPLD ที่กำหนดเป็นอินพุตไปยังสวิทช์ และเอาต์พุตไปยัง LEDs ป้อนค่าอินพุตตามตารางความจริง บันทึกค่าลอจิกเอาต์พุตที่ได้

7. เมนูบาร์จะมีไอคอน Simulation Toolbox  ให้คลิกเพื่อใช้เครื่องมือ Stimulator Tool  ในหน้าต่าง SC Probes หรือจะคลิกที่ Tools Simulation Tool Box แสดงรูปที่ 2.2



รูปที่ 2.2 ขั้นตอนการคลิกเลือก Simulation Tool Box ในหน้าต่าง Schematic Editor


8. จากนั้นให้คลิก  ที่หน้าต่าง SC Probes นำเมาส์ไปวางที่ขา IBUF และ OBUF เพื่อให้คลิก วางจุดจำลองสัญญาณของวงจร แสดงดังรูปที่ 2.3




รูปที่ 2.3 การคลิกวางจุดจำลองสัญญาณของวงจร


9. จากนั้นให้คลิก  ในหน้าต่าง SC Probes เพื่อเปิดหน้าต่าง Logic Simulator

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.4 หน้าต่าง Logic Simulator


10. ต่อไปให้คลิกเลือก Signal → Add Stimulators ที่เมนูบาร์ในหน้าต่าง Logic Simulator หรือคลิกไอคอน  ที่หน้าต่าง Waveform Viewer จะปรากฏหน้าต่าง Stimulator Selection



รูปที่ 2.5 ขั้นตอนการเลือกหน้าต่าง Stimulator Selection

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


11. จากนั้นกำหนดสัญญาณจำลองให้กับอินพุตทั้ง 4 โดยมีขั้นตอนตามรูปที่ 2.6 ดังนี้
  - 11.1 ให้คลิกที่ชื่อสัญญาณอินพุตเกิดเป็นแถบสีฟ้า
  - 11.2 จากนั้นคลิกที่คีย์บอร์ด Bc ซึ่งเป็นสัญญาณการนับเลขฐาน 2 (Binary counter) ตั้งแต่ 0 ถึง 16 บิต โดยคลิกที่ตัวบิตต่ำสุด คือ B0
  - 11.3 ต่อไปให้คลิกอินพุตตัวถัดไป และกำหนดให้เป็น B1 เพิ่มอินพุต และกำหนด Bc เพิ่มขึ้นไปจนกว่าจะครบจำนวน 4 อินพุต
  - 11.4 ชื่อจุดสัญญาณจำลองที่เอาต์พุตไม่ต้องกำหนดให้สัญญาณแต่อย่างใด



รูปที่ 2.6 ขั้นตอนการกำหนดสัญญาณจำลองให้กับอินพุตทั้ง 4


12. ต่อไปให้ปิดหน้าต่าง Stimulator Selection โดยคลิกที่เครื่องหมายกากบาทมุมบนขวามือสุดของหน้าต่าง Stimulator Selection

13. จากนั้นให้คลิก  เพื่อเริ่มการจำลองสัญญาณ และคลิก  เพื่อดูคาบเวลาการจำลองของสัญญาณถ้าไม่ชัดเจนให้คลิก  เพื่อขยายคาบเวลาหรือต้องการให้คาบเวลาหดเข้ามาให้คลิก  ตามขั้นตอนในรูปที่ 2.7




รูปที่ 2.7 ขั้นตอนการจำลองสัญญาณ


14. สามารถใช้เมาส์คลิกที่เส้นเวลาในหน้าต่าง Waveform viewer เพื่อดูค่าลอจิกที่อินพุต และ เอาต์พุตได้โดยตรงจากวงจรลอจิกในหน้าต่าง Schematic Editor แต่ต้องเปิดหน้าต่าง Schematic Editor ก่อน จึงเปิดหน้าต่าง Logic Simulator ต่อไป แสดงดังรูปที่ 2.8



รูปที่ 2.8 การคลิกตรงตำแหน่งเวลาในหน้าต่าง Waveform Simulator


15. กรณีต้องการลบรูปคลื่นเพื่อเริ่มการจำลองสัญญาณใหม่ ให้คลิก  จะปรากฏหน้าต่าง Confirm ให้คลิก OK จะทำให้รูปคลื่นหายไป แสดงดังรูปที่ 2.9

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.9 ขั้นตอนการลบรูปคลื่น

16. ถ้าต้องการลบจุดจำลองสัญญาณ ให้เลื่อนเมาส์ไปวางอยู่ที่ชื่อของจุดจำลองสัญญาณ ให้คลิกเมาส์ทางขวา จะปรากฏเมนูให้เลือก Delete Signals ถ้าเลือกทั้งหมดให้คลิก All ถ้าเลือก ลบทีละชื่อให้คลิกชื่อนั้นเป็นสีฟ้าก่อน และเลือก Selected จะทำให้จุดจำลองสัญญาณในหน้าต่าง Schematic Editor หายไปด้วย แสดงดังรูปที่ 2.10



รูปที่ 2.10 ขั้นตอนการลบจุดจำลองสัญญาณ

17. บันทึกผลการทดลองของวงจรลอจิกรูปที่ 2.1 ลงในตารางความจริง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ตารางความจริงบันทึกผลการทดลองรูปที่ 2.1

อินพุต				เอาต์พุต	
D	C	B	A	$Y_1$	$Y_2$
0	0	0	0		
0	0	0	1		
0	0	1	0		
0	0	1	1		
0	1	0	0		
0	1	0	1		
0	1	1	0		
0	1	1	1		
1	0	0	0		
1	0	0	1		
1	0	1	0		
1	0	1	1		
1	1	0	0		
1	1	0	1		
1	1	1	0		
1	1	1	1		

**คำถาม**

1. จากสมการต่อไปนี้ จงพิสูจน์กฎของบูลีน

$$1.1 \quad A + \overline{AB} = A + B$$

$$1.2 \quad \overline{A} + AB = \overline{A} + B$$

1.3 จากสมการข้อ 1.1 และ 1.2 จงออกแบบวงจรลอจิก พร้อมสร้างลงในชิพ CPLD

1.4 บันทึกผลลงในตารางแสดงการทำงาน และเขียนรูปคลื่นสัญญาณอินพุต เอาต์พุต ของสมการทั้งสอง เปรียบเทียบกัน

1.5 ผลลัพธ์จากข้อ 1.4 นำมาอธิบายการทำงานของวงจร และสรุปเปรียบเทียบกับทฤษฎีเบื้องต้น

2. จงลดรูปสมการต่อไปนี้ให้สั้นที่สุด

$$2.1 \quad X = (A + B)\overline{ABC} + \overline{BC}$$

$$2.2 \quad Y = \overline{(A + B)B} + B + \overline{AC}$$

2.3 จากข้อ 2 จงเขียนวงจรลอจิก และนับลอจิกเกตเปรียบเทียบกับสมการใดใช้ลอจิกเกต

**น้อยที่สุด**

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.4 จงพิสูจน์เปรียบเทียบกันระหว่างสมการ 2.1 และ 2.2 กับสมการที่ลดรูปแล้วว่ามีค่าเท่ากันหรือไม่ด้วยตารางความจริง  
สรุป และอภิปรายผลการทดลอง

### การทดลองงานที่ 3 วงจรคำนวณทางคณิตศาสตร์


#### วัตถุประสงค์

1. อธิบายหลักการบวก ลบเลขฐานสอง และเลขฐานต่างๆ
2. อธิบายการทำงานของวงจรบวกเลขฐานสองแบบ Full Adder และแบบ Half Adder
3. อธิบายการทำงานของวงจรบวกเลขฐานสองแบบ Full Subtractor และแบบ Half Subtractor
4. อธิบายการทำงานของวงจรบวก และลบเลขฐานสอง 4 บิต ได้ถูกต้อง
5. อธิบายหลักการลบเลขฐานสองแบบ วิธีคอมพลิเมนต์ที่ 1 และวิธีคอมพลิเมนต์ที่ 2

ตอนที่ 4 : วงจรบวก และลบเลขฐานสองแบบ 4 บิต


#### ทฤษฎี

การบวกแบบเต็ม 1 บิต (FA) สามารถใช้สร้างเป็นรูปแบบในการออกแบบการบวกได้ เช่น การบวกมากกว่า 1 บิตใน CPU ตัวบวกมากกว่า 1 บิตนี้ มีหลักการต่อวงจร คือ ตัวทศที่บิตสุดท้ายต้องต่อกับลอจิก 0 ตลอดเวลา ตัวทศที่ออกจากบิตสุดท้ายจะเป็นตัวป้อนเข้าไปในบิตที่ 2 รองจากบิตสุดท้าย และตัวทศออกจากบิตที่ 2 จะป้อนเข้าไปในตัวทศเข้าบิตต่อไปเรื่อยๆ ตัวทศออกตัวสุดท้ายที่บิตมากที่สุดจะเป็นผลบวก แสดงเป็นบิตล้นไคอะแกรมในรูปที่ 3.7



รูปที่ 3.7 บิตล้นไคอะแกรมของวงจรบวกเลขฐาน 2 แบบ 4 บิต

ในการลบแบบ 4 บิตจะมีหลักการ และการต่อวงจรที่คล้ายคลึงเช่นเดียวกับการบวก โดยแสดงเป็นบิตล้นไคอะแกรมได้ดังรูปที่ 3.8



รูปที่ 3.8 บล็อกไดอะแกรมของวงจรเลขฐาน 2 แบบ 4 บิต

### เครื่องมือ และอุปกรณ์ในการทดลอง

1. คอมพิวเตอร์ ระบบปฏิบัติการ Windows98/Me พร้อมติดตั้งโปรแกรม Xilinx รุ่น Foundation F2.1i

2. ชุดปฏิบัติการวงจรคอมพิวเตอร์และซีเคาน์เช็ลโดยใช้ CPLD

### ลำดับขั้นการทดลองงาน


1. สร้างงานใหม่ชื่อ FULLADD4 ในโหมด Schematic ที่ C:\digilab ในครั้งนี้จะต้องลบ IBUF และ OBUF ออก เพื่อสร้างตัวโมดูล Full Adder เก็บไว้ใช้ต่อวงจร Full Adder 4 Bit

2. การสร้าง Hierarchy Connector นั้น ให้คลิก  ทำให้เกิดหน้าต่าง Hierarchy Connector จากนั้นให้คลิกเลือกในแต่ละช่องดังนี้

2.1 ช่อง Terminal Name เป็นช่องให้พิมพ์ชื่อจุดต่อ


2.2 ช่อง Terminal Type เป็นช่องให้คลิกเลือกชนิดของจุดต่อ (Input หรือ Output)

ต่อไปให้คลิกที่ OK เป็นการยืนยันเลือกใช้งานจุดต่อนี้ และทำจุดต่อจนครบได้เป็นดังรูปที่ 3.10




รูปที่ 3.9 ขั้นตอนการใช้ Hierarchy Connector

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 3.10 วงจร Full Adder ที่ออกแบบจากตารางความจริงตามทฤษฎีในรูปที่ 3.2

3. ต้องสร้างวงจร Full Adder 1 Bit ให้เป็นโมดูล โดยเลือก Hierarchy → Create Macro Symbol form Current Sheet จากเมนูบาร์จะปรากฏหน้าต่าง Create Symbol ขึ้นมา



รูปที่ 3.11 ขั้นตอนการคลิกเลือกสร้างโมดูลใหม่


4. ในหน้าต่าง Create Symbol ให้ตั้งชื่อว่า FULLADD1 พิมพ์ลงในช่อง Symbol Name และพิมพ์ลักษณะการทำงานของ โมดูลที่ช่อง Comment ว่า 1 bit full adder ให้พิมพ์แก้ไขทุกช่อง ตามรูปที่ 3.12 และคลิก OK




รูปที่ 3.12 พิมพ์ชื่อต่างๆ ลงในช่องที่ต้องการแก้ไขของหน้าต่าง Create Symbol

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


5. จะมีหน้าต่าง Schematic Editor บอกผลขึ้นมาว่าสัญลักษณ์ FULLADD1 จะทำการเก็บไว้ในห้องเก็บสัญลักษณ์ และถามว่าต้องการแก้ไขสัญลักษณ์ในครั้งสุดท้ายนี้อีกหรือไม่ ให้คลิก NO



รูปที่ 3.13 หน้าต่าง Schematic Editor

6. จากนั้นให้เปิดหน้าต่างใหม่ชื่อ FULLADD2.SCH ซึ่งโปรแกรมจะเปิดให้โดยอัตโนมัติ และคลิก  จะเป็นหน้าต่าง SC Symbol ที่มีโมดูลสร้างไว้อยู่ที่ด้านบนสุดของรายการในส่วนของไฟล์ FULLADD4 ที่สร้างไว้นั่นเอง

7. สร้างวงจร Full Adder 4 bit ตามทฤษฎีรูปที่ 3.7 โดยต่อเป็นวงจรพร้อมใช้งานตามปกติแสดงเป็นวงจรดังรูปที่ 3.14



รูปที่ 3.14 วงจร Full Adder 4 Bit ในหน้าต่าง Schematic Editor

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

8. ทำการเก็บวงจร Schematic ที่ได้ออกแบบไว้ ทดสอบวงจร และส่งวงจรออกไปเตรียมการ Implement โดยประยุกต์ลำดับขั้นตอนของการทดลองงานที่ 1 ตอนที่ 1 มาใช้งานให้เรียบร้อยแล้วจึงปิด หน้าต่าง Schematic Editor

9. ต่อไป Implement ลงชิพ CPLD ในชุดปฏิบัติการ

10. ต่อสายไฟจากขา I/O ของชิพ CPLD ที่กำหนดเป็นอินพุตไปยังสวิทช์ และเอาต์พุตไปยัง LEDs ป้อนค่าอินพุตตามตารางความจริง บันทึกค่าลอจิกเอาต์พุตที่ได้ (CIN ต้องต่อกับ ลอจิก 0)

ตารางความจริงบันทึกผลการทดลองงานรูปที่ 3.14


อินพุต										เอาต์พุต					
A3	A2	A1	A0	เลขฐาน 10	B3	B2	B1	B0	เลขฐาน 10	S4	S3	S2	S1	S0	เลขฐาน 10
1	1	1	1	15	1	1	1	1	15						
1	0	0	1	9	1	1	0	1	13						
1	1	1	0	14	1	0	1	1	11						
0	1	0	1	5	1	1	0	0	12						
1	0	1	0	10	1	0	0	0	8						
1	0	0	0	8	0	1	0	1	5						
0	0	1	0	2	1	1	0	1	13						
0	1	1	0	6	0	0	1	1	3						
0	1	0	1	5	0	0	0	1	1						

11. สร้างงานใหม่ชื่อ Subtrac4 ในโหมด Schematic ที่ C:\digilab และใช้หลักการในการสร้างสัญลักษณ์ Full Subtractor ตามขั้นตอนเช่นเดียวกันกับการสร้างสัญลักษณ์ Full Adder ได้เป็นวงจรเลขฐานสองแบบ 4 บิต แสดงดังรูปที่ 3.15

12. ทำการเก็บวงจร Schematic ที่ได้ออกแบบไว้ ทดสอบวงจร และส่งวงจรออกไปเตรียมการ Implement โดยประยุกต์ลำดับขั้นตอนของการทดลองงานที่ 1 ตอนที่ 1 มาใช้งานให้เรียบร้อยแล้วจึงปิด หน้าต่าง Schematic Editor

13. ต่อไป Implement ลงชิพ CPLD ในชุดปฏิบัติการ

14. ต่อสายไฟจากขา I/O ของชิพ CPLD ที่กำหนดเป็นอินพุตไปยังสวิทช์ และเอาต์พุตไปยัง LEDs ป้อนค่าอินพุตตามตารางความจริง บันทึกค่าลอจิกเอาต์พุตที่ได้ (BIN ต้องต่อกับ ลอจิก 0)



รูปที่ 3.15 วงจร Full Subtractor 4 Bit ในหน้าต่าง Schematic Editor ไฟล์ Sub42.SCH และโมดูล Full Subtractor 1 Bit ที่สร้างไว้ใน SC Symbol

ตารางความจริงบันทึกผลการทดลองงานรูปที่ 3.15

อินพุต										เอาต์พุต					
A3	A2	A1	A0	เลขฐาน 10	B3	B2	B1	B0	เลขฐาน 10	Di 4	Di 3	Di 2	Di 1	Di 0	เลขฐาน 10
0	1	1	1	7	0	1	1	0	4						
0	1	0	1	5	1	0	0	1	9						
1	1	1	1	15	1	0	0	0	8						
0	1	0	0	4	1	1	0	1	13						
1	1	1	0	14	1	1	0	0	12						
1	0	1	1	11	1	0	1	0	10						

**คำถาม**

1. สังเกตได้ว่า CIN ต้องต่อกับลอจิก 0 มีวิธีทางใดที่จะไม่ต้องใช้ CIN เพื่อเป็นการทำให้วงจรบวก 4 บิต สมบูรณ์ จงออกแบบตามขั้นตอนต่อไปนี้

**1.1 จงเขียนบล็อกไดอะแกรม**

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## 1.2 สร้างวงจรถงชิพ CPLD

## 1.3 ทดสอบการทำงานของวงจรถงชิพด้วยการบวกตัวเลขเป็นตัวอย่างมา 5 ตัวอย่าง

## 1.4 อธิบายการทำงานของวงจรถงชิพ

## 2. สังเกตการลบบของวงจรถงชิพที่ 3.15 ว่าเป็นอย่างไร

## 3. เอาต์พุตบิตที่ 1'S ต้องการไม่ให้มีการทดเลขเข้ามา จงออกแบบวงจรถงชิพแบบ 4 บิต ตามขั้นตอนต่อไป

## 3.1 เขียนบล็อกโคอะแกรม

## 3.2 สร้างวงจรถงชิพ CPLD

## 3.3 ทดสอบการทำงานของวงจรถงชิพด้วยการลบบตัวเลขเป็นตัวอย่างมา 5 ตัวอย่าง

## 3.4 อธิบายการทำงานของวงจรถงชิพ

**สรุป และอภิปรายผลการทดลองงาน****ตอนที่ 5 : วงจรถงชิพเลขฐานสองแบบ วิธี 1'S คอมพลิเมนต์ และ 2'S คอมพลิเมนต์ ทฤษฎี**

วิธีการหาค่า 1'S คอมพลิเมนต์ ของเลขฐานสอง คือ นำจำนวนเลขฐานสองที่ต้องการทำการกลับค่าเป็นตรงกันข้าม เช่น 110110 หา 1'S คอมพลิเมนต์ได้ 001001 (หรือนำจำนวนแต่ละบิตของเลขฐานสองผ่านนอท เกิดนั่นเอง)

วิธีการหาค่า 2'S คอมพลิเมนต์ ของเลขฐานสอง คือ นำค่า 1'S คอมพลิเมนต์ ของเลขฐานสองที่ หาได้นำมาบวกอีก 1 จึงจะได้เป็นค่า 2'S คอมพลิเมนต์ เช่น หาค่า 2'S คอมพลิเมนต์ ของเลขฐานสองดังนี้ 101101 จะได้  $010010 + 1 = 010011$

เครื่องหมายของเลขฐานสองจะแสดงอยู่ที่บิต MSB ของจำนวนทั้งหมด เป็นเลข 0 แสดงว่าจำนวนทั้งหมดมีค่าเป็น บวก ถ้าเป็นเลข 1 แสดงว่าจำนวนทั้งหมดมีค่าเป็น ลบ

**การลบบเลขฐานสองแบบ วิธี 1'S คอมพลิเมนต์ มีขั้นตอนดังนี้**

1. พิจารณาตัวลบบว่ามีจำนวนน้อยกว่าตัวตั้งหรือไม่ ถ้าน้อยกว่าให้เติมเลขศูนย์ที่ด้านหน้าของจำนวนตัวลบบให้เท่ากับจำนวนตัวตั้ง (ถ้าจำนวนตัวลบบมีมากกว่า หรือเท่ากับ จำนวนตัวตั้งไม่ต้องทำอะไร ให้ทำขั้นตอนที่ 2 ต่อไป)

2. นำตัวลบบจากข้อ 1 ทำการหาค่า 1'S คอมพลิเมนต์


3. นำค่า 1'S คอมพลิเมนต์ ที่ได้จากข้อ 2 บวกกับตัวตั้ง

4. ผลบวกที่ได้ต้องนำมาพิจารณาดังนี้

4.1 ถ้าผลบวกของตัวเลขบิตซ้ายมือ มีตัวทดเกิดขึ้นให้นำตัวทอนั้นย้อนกลับมาบวกเข้ากับผลบวกอีกครั้งหนึ่ง จึงจะได้เป็นผลลัพธ์ที่แท้จริง

4.2 ถ้าผลบวกของตัวเลขบิตซ้ายมือ ไม่มีตัวทศเกิดขึ้น ให้นำผลบวกนั้นไปหาค่า 1'S คอมพลิเมนต์อีกครั้งหนึ่ง ได้เป็นผลลัพธ์ที่แท้จริงแต่มีค่าเป็นจำนวนลบ (-)

จากขั้นตอนการลบเลขฐานสองแบบ วิธี 1'S คอมพลิเมนต์ ดังกล่าวสามารถออกแบบเป็นวงจรลอจิกได้ดังนี้



รูปที่ 3.16 แผนผังของวงจรลบเลขฐานสอง จำนวน 2 บิต แบบ วิธี 1'S คอมพลิเมนต์

การลบเลขฐานสองแบบ วิธี 2'S คอมพลิเมนต์ มีขั้นตอนดังนี้

1. พิจารณาตัวลบ ว่ามีจำนวนน้อยกว่าตัวตั้งหรือไม่ ถ้าน้อยกว่าให้เติมเลขศูนย์ที่ด้านหน้าของจำนวนตัวลบให้เท่ากับจำนวนตัวตั้ง (ถ้าจำนวนตัวลบมีมากกว่า หรือเท่ากับ จำนวนตัวตั้ง ไม่ต้องทำอะไร ให้ทำขั้นตอนที่ 2 ต่อไป)

2. นำตัวลบจากข้อ 1 ทำการหาค่า 2'S คอมพลิเมนต์

3. นำค่า 2'S คอมพลิเมนต์ ที่ได้จากข้อ 2 บวกกับตัวตั้ง


4. ผลบวกที่ได้ต้องนำมาพิจารณาดังนี้

4.1 ถ้าผลบวกของตัวเลขบิตซ้ายมือ มีตัวทศเกิดขึ้น ให้ตัดตัวทศนั้นทิ้งไป จำนวนตัวเลข ที่เหลือคือผลลัพธ์

4.2 ถ้าผลบวกของตัวเลขบิตซ้ายมือ ไม่มีตัวทศเกิดขึ้น ให้นำผลบวกนั้นไปหาค่า 2'S คอมพลิเมนต์อีกครั้งหนึ่ง ได้เป็นผลลัพธ์ที่แท้จริงแต่มีค่าเป็นจำนวนลบ (-)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากขั้นตอนการลบเลขฐานสองแบบ วิธี 2'S คอมพลีเมนต์ ดังกล่าวสามารถออกแบบเป็น วงจร ลอจิกได้ดังนี้



รูปที่ 3.17 แผนผังของวงจรลบเลขฐานสอง จำนวน 2 บิต แบบ วิธี 2'S คอมพลีเมนต์

### เครื่องมือ และอุปกรณ์ ในการทดลอง


1. คอมพิวเตอร์ ระบบปฏิบัติการ Windows98/Me พร้อมติดตั้งโปรแกรม Xilinx รุ่น Foundation F2.1i

2. ชุดปฏิบัติการวงจรคอมพิวเตอร์แบบขนานและซีเคาน์เช็ลโดยใช้ CPLD

### ลำดับขั้นตอนการทดลองงาน


1. สร้างวงจร 1'S คอมพลีเมนต์ และ 2'S คอมพลีเมนต์ ให้ชื่อไฟล์ว่า 1vs2com ในโหมด Schematic ที่ C:\digilab

2. ทำการเพิ่มสัญลักษณ์ในห้องเก็บสัญลักษณ์ (SC Symbol) โดยคลิกเลือกเปิดหน้าต่าง Schematic Editor คลิก Tools → Project Libraries จากเมนูบาร์ จะปรากฏหน้าต่าง Project Libraries ดังรูปที่ 3.18 ให้หางานที่สร้างไว้ชื่อ fulladd4 คลิกที่ Add >> เป็นการเพิ่มสัญลักษณ์เข้าไปในหน้าต่าง SC Symbols และคลิก Close ปิดหน้าต่างกลับไปยังหน้าต่าง Schematic Editor




รูปที่ 3.18 หน้าต่าง Project Libraries

3. คลิกไอคอน **D** เปิดหน้าต่าง SC Symbols คลิกเลือกตัวสัญลักษณ์ Full Adder ที่มีชื่อว่า fulladd4 โดยจะเพิ่มเข้ามาอยู่บนสุดของรายการสัญลักษณ์
4. สร้างวงจรวกเลขฐานสอง จำนวน 2 บิต แบบ วิธี 1'S คอมพลิเมนต์ และ 2'S คอมพลิเมนต์ตามทฤษฎีแผนผังรูปที่ 3.16 และ 3.17 แสดงเป็นวงจรงครูปที่ 3.19



(ก) วงจรวกเลขฐานสอง จำนวน 2 บิต แบบ วิธี 1'S คอมพลิเมนต์



(ข) วงจรวกเลขฐานสอง จำนวน 2 บิต แบบ วิธี 2'S คอมพลิเมนต์

รูปที่ 3.19 วงจรวกเลขฐานสอง 2 บิต แบบ วิธี 1'S คอมพลิเมนต์ และ 2'S คอมพลิเมนต์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นิยมนำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

5. ทำการเก็บวงจร Schematic ที่ได้ออกแบบไว้ ทดสอบวงจร และส่งวงจรออกไปเตรียมการ Implement โดยประยุกต์ลำดับขั้นตอนของการทดลองงานที่ 1 ตอนที่ 1 มาใช้งานให้เรียบร้อยแล้วจึงปิด หน้าต่าง Schematic Editor

6. ต่อไป Implement ลงชิพ CPLD ในชุดปฏิบัติการ

7. ต่อสายไฟจากขา I/O ของชิพ CPLD ที่กำหนดเป็นอินพุต ไปยังสวิทช์ และเอาต์พุตไปยัง LEDs ป้อนค่าอินพุตตามตารางความจริง บันทึกค่าลอจิกเอาต์พุตที่ได้

ตารางความจริงบันทึกผลการทดลองงานรูปที่ 3.19 (ก)

อินพุต						เอาต์พุต			
A1	A0	เลขฐาน 10	B1	B0	เลขฐาน 10	บิตที่ 3'S	บิตที่ 2'S	บิตที่ 1'S	เลขฐาน 10
1	1	3	1	0	2				
1	0	2	0	1	1				
0	1	1	1	1	3				
0	0	0	1	0	2				

ตารางความจริงบันทึกผลการทดลองงานรูปที่ 3.19 (ข)

อินพุต						เอาต์พุต			
A1	A0	เลขฐาน 10	B1	B0	เลขฐาน 10	บิตที่ 3'S	บิตที่ 2'S	บิตที่ 1'S	เลขฐาน 10
0	0	0	0	1	1				
0	1	1	1	1	3				
1	0	2	0	1	2				
1	1	3	1	0	2				

### คำถาม

1. จงออกแบบ และสร้างวงจรวกเลขฐานสอง จำนวน 4 บิต แบบ วิธี 1'S คอมพลิเมนต์ โดยใช้สัญลักษณ์ ADD1 ซึ่งเป็น full adder เช่นกันในหน้าต่าง SC Symbols ตามขั้นตอนต่อไปนี้

1.1 จงเขียนบล็อกไดอะแกรม

1.2 สร้างวงจรถงชิพ CPLD

1.3 ทดสอบการทำงานของวงจรถงด้วยการบวกตัวเลขเป็นตัวอย่างมา 5 ตัวอย่าง

1.4 อธิบายการทำงานของวงจรถง

2. จงออกแบบ และสร้างวงจรวกเลขฐานสอง จำนวน 4 บิต แบบ วิธี 2'S คอมพลิเมนต์ โดยใช้สัญลักษณ์ ADD1 ซึ่งเป็น full adder เช่นกันในหน้าต่าง SC Symbols ตามขั้นตอนต่อไปนี้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

- 2.1 เขียนบล็อกไดอะแกรม
- 2.2 สร้างวงจรลงชิพ CPLD
- 2.3 ทดสอบการทำงานของวงจรด้วยการลบตัวเลขเป็นตัวอย่างมา 5 ตัวอย่าง
- 2.4 อธิบายการทำงานของวงจร

สรุป และอภิปรายผลการทดลองงาน

## การทดลองงานที่ 4

### วงจรเข้ารหัส และวงจรถอดรหัส

#### วัตถุประสงค์เชิงพฤติกรรม


1. อธิบายหลักการทำงานของวงจรเข้ารหัส แปลงเลขฐานสิบเป็นรหัสบีซีดี 8421
2. อธิบายหลักการทำงานของวงจรถอดรหัสแปลงรหัสบีซีดี 8421 เป็นเลขฐานสิบ โดยแสดงผลที่ตัวเลขเจ็ดส่วน

3. อธิบายหลักการทำงานของแลตซ์ในการควบคุมการถอดรหัส

#### ตอนที่ 2 : วงจรถอดรหัส (Decoder)

##### ทฤษฎี

การถอดรหัส หมายถึง การเปลี่ยนรหัสอินพุตจากรหัสเลขฐานสองใดๆ หรือจากรหัสเลขฐานสองให้เป็นรหัสเฉพาะอย่างใดอย่างหนึ่งเท่านั้น เช่น การถอดรหัสอินพุตเลขฐานสองให้เป็นรหัสเอาต์พุตเลขฐานสิบ วงจรเข้ารหัส และวงจรถอดรหัสสามารถสร้างได้จากวงจรไดโอดเมตริกซ์ หรือจากวงจรถอดจิกเชิงจัดหมู่ ขึ้นอยู่กับความเหมาะสม และความสะดวกในการนำไปใช้งาน เช่น วงจรรวมถอดรหัสหมายเลข 7447/7448 (BCD-to-Seven Segment Decoder/Driver) ทำหน้าที่แปลงรหัสบีซีดี 8421 เป็นเลขฐานสิบ และให้เลขฐานสิบนี้ออกไปแสดงผลที่ตัวเลขเจ็ดส่วน มีลักษณะดังรูปที่ 4.4



(ก) สัญลักษณ์วงจรรวม 7447

#### รูปที่ 4.4 ตัวถอดรหัสวงจรรวมหมายเลข 7447 และ 7448 และตารางการทำงาน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Decimal or Function	Inputs						BI/RBO (Note 1)	Outputs							Note
	LT	RBI	D	C	B	A		a	b	c	d	e	f	g	
0	H	H	L	L	L	L	H	L	L	L	L	L	L	H	(Note 2)
1	H	X	L	L	L	H	H	H	L	L	H	H	H	H	
2	H	X	L	L	H	L	H	L	L	H	L	L	H	L	
3	H	X	L	L	H	H	H	L	L	L	L	H	H	L	
4	H	X	L	H	L	L	H	H	L	L	H	H	L	L	
5	H	X	L	H	L	H	H	L	H	L	L	H	L	L	
6	H	X	L	H	H	L	H	H	H	L	L	L	L	L	
7	H	X	L	H	H	H	H	L	L	L	H	H	H	H	
8	H	X	H	L	L	L	H	L	L	L	L	L	L	L	
9	H	X	H	L	L	H	H	L	L	L	H	H	L	L	
10	H	X	H	L	H	L	H	H	H	H	L	L	H	L	
11	H	X	H	L	H	H	H	H	H	L	L	H	H	L	
12	H	X	H	H	L	L	H	H	L	H	H	H	L	L	
13	H	X	H	H	L	H	H	L	H	H	L	H	L	L	
14	H	X	H	H	H	L	H	H	H	H	L	L	L	L	
15	H	X	H	H	H	H	H	H	H	H	H	H	H	H	
BI	X	X	X	X	X	X	L	H	H	H	H	H	H	H	(Note 3)
RBI	H	L	L	L	L	L	L	H	H	H	H	H	H	H	(Note 4)
LT	L	X	X	X	X	X	H	L	L	L	L	L	L	L	(Note 5)

H = HIGH level, L = LOW level, X = Don't Care

Note 1: BI/RBO is a wire-AND logic serving as blanking input (BI) and/or ripple-blanking output (RBO).

Note 2: The blanking input (BI) must be OPEN or held at a HIGH logic level when output functions 0 through 15 are desired. The ripple-blanking input (RBI) must be OPEN or HIGH if blanking of a decimal zero is not desired.

Note 3: When a LOW logic level is applied directly to the blanking input (BI), all segment outputs are HIGH regardless of the level of any other input.

Note 4: When ripple-blanking input (RBI) and inputs A, B, C, and D are at a LOW level with the lamp test input HIGH, all segment outputs go H and the ripple-blanking output (RBO) goes to a LOW level (response condition).

Note 5: When the blanking input/ripple-blanking output (BI/RBO) is OPEN or held HIGH and a LOW is applied to the lamp-test input, all segment outputs are L.

#### (ข) ตารางการทำงานวงจรรวม 7447

### รูปที่ 4.4 (ต่อ) ตัวถอดรหัสวงจรรวมหมายเลข 7447 และ 7448 และตารางการทำงาน

#### วงจรถอดรหัส 2 เป็น 4

จากตารางที่ 4.1 เป็นตารางความจริงแสดงการทำงานของวงจรถอดรหัส 2 เป็น 4 เอาต์พุตทำงานที่ลอจิก 0 เรานำเอาต์พุตลอจิก 0 ในแต่ละแถวของค่าอินพุตมาเขียนเป็นสมการบูลีน โดยไม่ต้องใช้การลดรูปของพีชคณิตบูลีน หรือแผนผังคาร์โนห์ ซึ่งตัวถอดรหัสจะทำงานขึ้นอยู่กับอินพุต โดยจำนวน เอาต์พุตที่ได้จะเป็น  $2^N$

ตารางที่ 4.1 เป็นการทำงานของวงจรถอดรหัส 2 เป็น 4 เอาต์พุตทำงานที่ลอจิก 0


อินพุต		เอาต์พุต			
A	B	O <sub>0</sub>	O <sub>1</sub>	O <sub>2</sub>	O <sub>3</sub>
0	0	0	1	1	1
0	1	1	0	1	1
1	0	1	1	0	1
1	1	1	1	1	0

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

นำค่าเอาต์พุตที่เป็นลอจิก 0 ในแต่ละแถวของค่าอินพุตเขียนเป็นสมการบูลีนได้ดังนี้

$$\bar{O}_0 = \bar{A}\bar{B}, \quad \bar{O}_1 = \bar{A}B, \quad \bar{O}_2 = A\bar{B}, \quad \bar{O}_3 = AB$$

จากนั้นนำมาเขียนเป็นวงจรลอจิกได้เป็นรูปที่ 4.5




รูปที่ 4.5 วงจรลอจิกจากสมการตารางความจริงของวงจรถอดรหัส 2 เป็น 4

ในการปฏิบัติงานวงจรถอดรหัสนี้จะใช้ภาษา HDL (Hardware Description Languages) ซึ่งเป็นทางเลือกวิธีการสร้างวงจรรวมไบเนชันอีกทางหนึ่ง โปรแกรมของ Xilinx จะสนับสนุน 3 ภาษา คือ HDL, ABEL, VHDL และ Verilog VHDL มาจากคำย่อหลายคำมารวมกัน คือ VHSIC (Very High-Speed Integrated Circuit) HDL ดังนั้น VHDL เป็นมาตรฐานทางอุตสาหกรรมของ HDL สามารถนำไปใช้เป็นแบบจำลองระบบดิจิทัลในทุกๆ ระดับ ตั้งแต่ประเภทระดับ โปรแกรมชั้นสูงจนถึงระดับเกต ไฟล์รหัส VHDL จะมีนามสกุลต่อท้ายชื่อไฟล์ว่า \*.vhd ในการออกแบบด้วย VHDL นั้น netlist จะแตกขยายจากไฟล์ .vhd ส่วนการออกแบบแผนผัง netlist จะแตกขยายจากไฟล์ .sch

#### ลำดับขั้นตอนการทดลองงาน


1. สร้างงานใหม่ชื่อ DECO2\_4 ใน C:\digilab โหมด HDL
2. ที่หน้าต่าง Project Manager ให้เลือก File → New Project จากเมนู หรือในหน้าต่าง Getting Started คลิกที่ Create a New Project และคลิก OK
3. ในหน้าต่าง New Project คลิกเลือกโหมดที่ HDL ทำให้ช่องที่เลือกตระกูลของชิพหมายเลขชิพและความเร็ว หายไป ให้ทำการพิมพ์แก้ไขชื่อไฟล์ และโคเร็กทอรีที่เก็บไฟล์ และคลิก OK ดังรูปที่ 4.6



รูปที่ 4.6 ขั้นตอนการเปิดหน้าต่าง New Project เพื่อสร้างงานใหม่


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษเท่านั้น เมื่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4. หน้าต่าง Project Manager รูปที่ 4.7 สังเกตได้ว่ามีแถบ Synthesis เพิ่มขึ้นมารองลงมาจาก Design Entry



รูปที่ 4.7 แถบ Synthesis ที่เพิ่มขึ้นมารองจาก Design Entry


5. คลิกไอคอน  ที่แถบ Design Entry จะปรากฏหน้าต่าง HDL Editor ขึ้นมา ให้คลิกเลือก Use HDL Design Wizard และคลิก OK แสดงที่รูป 4.8



รูปที่ 4.8 หน้าต่าง HDL Editor


6. หน้าต่าง Design wizard ปรากฏขึ้นมา ให้คลิกเลือก Next เพื่อเปิดหน้าต่าง Design Wizard - Language

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.9 หน้าต่าง Design Wizard

7. หน้าต่าง Design Wizard – language ให้คลิกเลือก VHDL และคลิก Next เพื่อไปหน้าต่าง Design Wizard – Name และตั้งชื่อไฟล์ว่า DECO2\_4.vhd และคลิก Next



รูปที่ 4.10 หน้าต่าง Design Wizard – Language

8. หน้าต่าง Design Wizard – Ports ปรากฏขึ้นมา ซึ่งจะว่างเปล่าอยู่ ให้เพิ่มอินพุตและเอาต์พุต ลงไปใน ช่องว่างของหน้าต่าง ตามที่ได้ออกแบบไว้ มีขั้นตอนดังนี้


8.1 คลิก New

8.2 คลิกเลือกกำหนดขาอินพุต และเอาต์พุต (เลือกกำหนดอินพุตก่อนเมื่อกำหนดจนครบหมด จึงจะกำหนดให้เป็นเอาต์พุต)


8.3 พิมพ์ชื่อที่กำหนดในช่อง Name เป็นอินพุต และเอาต์พุต หนึ่งชื่อ และคลิก New อีกครั้งจะกำหนดเพิ่มชื่อใหม่ได้อีก กำหนดจนครบทั้งอินพุต และเอาต์พุต ขั้นตอนดังรูป 4.12

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

#### 8.4 เมื่อกำหนดขาอินพุต และเอาต์พุตได้ครบ ต่อไปให้คลิกที่ Finish



รูปที่ 4.11 หน้าต่าง Design Wizard - Name



รูปที่ 4.12 ขั้นตอนกำหนดขาอินพุต และเอาต์พุต ในการสร้างตัวถอดรหัส BCD เป็น 7 Segment

9. หน้าต่าง HDL Editor จะปรากฏขึ้นมา โดยมีรหัส VHDL เป็นต้นแบบมาให้พร้อม ลักษณะของโปรแกรมเป็นภาษา C

บรรทัดแรกเป็นการกำหนดมาตรฐานของ IEEE ใช้ในการเข้าไปทำงานในส่วนของแมคโคร ทำหน้าที่กำหนดการทำงานในลักษณะการแบ่งพื้นที่ๆ แน่นอนให้กับ ตัวแมคโครที่สร้างใหม่ขึ้นมาใหม่


บรรทัดที่ 2 กำหนดคุณสมบัติให้มีการเข้าไปกระทำทุกลักษณะในตัว STD\_LOGIC\_1164 ของรายการ IEEE

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บรรทัดที่ 4 ถึง 13 เป็นรายละเอียดของขาอินพุต และเอาต์พุต ของพอร์ทที่จะติดต่อกับ วงจรภายนอก

บรรทัดที่ 15 เป็นการเริ่มส่วนโครงสร้างของวงจร เราต้องเริ่มเข้าไปกำหนดหน้าที่การทำงานของวงจรลดครึ่ง 2 เป็น 4 โดยพิมพ์กำหนดหน้าที่แทรกต่อหลังจากบรรทัดที่เขียนว่า <<enter your statements here>>

10. ต่อไปเราต้องเพิ่มรายการเพื่อกำหนดหน้าที่การทำงานของวงจรลดครึ่ง 2 เป็น 4 ในหน้าต่าง HDL Editor โดยนำสมการบูลีนจากตารางความจริงที่ 4.1 มาพิมพ์แทรกเริ่มที่บรรทัด 18 แสดงดังรูป 4.13 (หมายเหตุ คำสำคัญ คือ not, and และ or ใช้เป็นตัวกำหนดการกระทำของลอจิกในวงจร สังเกตได้ว่าเอาต์พุตทำงานที่ลอจิก 0 ภาษา VHDL จะไม่อนุญาตให้ทำได้ ต้องมากำหนดที่สมการด้านอินพุต)



```

1 library IEEE;
2 use IEEE.std_logic_1164.all;
3
4 entity deco2_4 is
5     port (
6         A: in STD_LOGIC;
7         B: in STD_LOGIC;
8         O0: out STD_LOGIC;
9         O1: out STD_LOGIC;
10        O2: out STD_LOGIC;
11        O3: out STD_LOGIC
12    );
13 end deco2_4;
14
15 architecture deco2_4_arch of deco2_4 is
16 begin
17     -- <<enter your statements here>>
18     O0 <= not(not A and not B);
19     O1 <= not(not A and B);
20     O2 <= not(A and not B);
21     O3 <= not(a and B);
22 end deco2_4_arch;

```

รูปที่ 4.13 หน้าต่าง HDL Editor หลังเพิ่มรายการกำหนดทำงานของวงจรลดครึ่ง 2 เป็น 4

11. ต่อไปเป็นการตรวจสอบภาษา VHDL ที่ได้เขียนไปว่าถูกต้องหรือไม่ ให้คลิก Synthesis → Check Syntax จากเมนูบาร์ ดังรูปที่ 4.14 ถ้าเขียนได้ถูกต้องไม่มีการผิดพลาดจะปรากฏหน้าต่างบอกว่า Check Successful ถ้าประโยชน์ใดเกิดเขียนผิดพลาด หน้าต่างจะแสดงบอกว่า Error Found ตรงบรรทัดที่ ผิดพลาด โดยจะขีดเส้นทับให้เห็นอย่างเด่นชัด และลูกศรสีแดงจะชี้จุดผิดพลาดที่บรรทัดแรกในกรณีที่มีจุดผิดพลาดมากกว่า 1 แห่ง


กรณีที่ต้องการเขียนภาษา VHDL ไม่ให้ผิดพลาด จะหาตัวอย่างได้จากการคลิก Tools → Language Assistant จากเมนูบาร์ แล้วหน้าต่าง Language Assistant\_VHDL จะปรากฏขึ้นมา ให้เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ศึกษาดูรายละเอียด ในแต่ละหัวข้อย่อยในแต่ละรายการในหน้าต่างนี้ โดยคลิกไปบนสัญลักษณ์ และหัวข้อคุณสมบัติ เราจะสามารถ คัดลอก ตัด และวางตัวอย่าง ลงเข้าไปในไฟล์ ภาษา VHDL และแก้ไขได้ตามต้องการ

12. เก็บการออกแบบ โดยคลิก File → Save ในหน้าต่าง HDL Editor

13. เพิ่มไฟล์เข้าไปที่ Project โดยคลิก Project → Add to project จากเมนูบาร์ เก็บไฟล์นี้ อีกครั้ง และออกไปยังหน้าต่าง Project Manager

14. ที่หน้าต่าง Project Manager ให้คลิกขวาไปบนชื่อ deco2\_4 จะปรากฏเมนูย่อยขึ้นมาให้ เลือก Edit Constraints เพื่อเปิดหน้าต่าง Report Browser ให้มีการกำหนดขาอินพุต และเอาต์พุต เพิ่มเข้าไปในไฟล์ .ucf ดังรูปที่ 4.14



รูปที่ 4.14 หน้าต่าง Project Manager ขั้นตอนการเข้าหน้าต่าง Report Browser


15. ในหน้าต่าง Report Browser ให้เพิ่มรายการที่จะกำหนดขาอินพุต และเอาต์พุต ของพอร์ต แสดงดังรูปที่ 4.15 ซึ่งจะเป็นไฟล์ deco2\_4.ucf

16. เก็บไฟล์นี้โดยคลิก File → Save และปิดหน้าต่าง Report Browser คลิก File → Exit เพื่อกลับไปหน้าต่าง Project Manager

17. หน้าต่าง Project Manager คลิก Synthesis → Synthesize... จากเมนูบาร์ หรือ



คลิกไอคอน จะปรากฏหน้าต่าง Synthesis/Implementation settings ให้แก้ไขในช่องต่างๆตามรูปที่ 4.16 ให้ถูกต้อง และคลิก Run เพื่อสังเคราะห์ให้สมบูรณ์จนจบกระบวนการ และให้กลับไปยังหน้าต่าง Project Manager จะมีเครื่องหมายถูกสีเขียวแสดงอยู่ที่ไอคอน Design Entry และ Synthesis



รูปที่ 4.15 รายการกำหนดขาอินพุต และเอาต์พุตที่เพิ่มของพอร์ต deco2\_4 ในหน้าต่าง Report Browser

18. ขั้นตอนต่อไปเป็นการออกแบบสร้างพอร์ต ให้คลิกไอคอน



หรือคลิก Implement Design จากเมนูบาร์ จากนั้นหน้าต่าง Synthesis/Implementation settings จะปรากฏขึ้นมาให้คลิก Run เพื่อเริ่มการสร้าง จะเห็นขั้นตอนกระบวนการสร้าง เมื่อเสร็จกระบวนการสร้างให้คลิก OK บนหน้าต่างย่อยที่ส่งข้อความมา ซึ่งจะกลับไปหน้าต่าง Project Manager อีกครั้ง จะมีเครื่องหมายถูกสีเขียวแสดงอยู่ที่ไอคอน Implementation

19. ขั้นตอนต่อไปทำการ Program ลงบนชิพ CPLD ที่ชุดปฏิบัติการ โดยทำการต่อสาย




ดึงข้อมูลเข้ากับจุดต่อเครื่องพิมพ์ ต่อสายแหล่งจ่ายไฟ และคลิกไอคอน

หรือคลิก Tools → Device Programming → JTAG Programmer จากเมนูบาร์ ในหน้าต่าง JTAG Programmer ให้คลิก Operations → Program จากเมนูบาร์ จะปรากฏหน้าต่างบอกสถานะการโปรแกรมลงบนชิพ CPLD รอการโปรแกรมจนสำเร็จเรียบร้อย และคลิก OK

20. ทำการต่อสายไฟจากขา I/O ของชิพ CPLD ที่กำหนดเป็นอินพุตไปยังสวิทช์ และเอาต์พุตไปยัง LEDs ป้อนค่าอินพุตตามตารางความจริง บันทึกค่าลอจิกเอาต์พุตที่ได้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.16 หน้าต่าง Synthesis/Implementation settings

ตารางบันทึกผลการทดลองงานวงจรลอจิกที่รูปที่ 4.5

อินพุต		เอาต์พุต			
A	B	O <sub>0</sub>	O <sub>1</sub>	O <sub>2</sub>	O <sub>3</sub>
0	0				
0	1				
1	0				
1	1				


#### ตัวแสดงผลเลขเจ็ดส่วน

ตัวแสดงผลเลขเจ็ดส่วน เป็นตัวแสดงผลที่ทำมาจากไดโอดเปล่งแสง ตัวแสดงผลเลขเจ็ดส่วนชนิดไดโอดเปล่งแสง แบ่งตามโครงสร้างได้ 2 แบบ คือ

1. แบบแอนโอดร่วม (Common Anode)
2. แบบแคโทดร่วม (Common Cathode)

ลักษณะวงจรภายในและการทำงานของตัวเลขเจ็ดส่วนชนิดแอนโอดร่วม แสดงในรูปที่ 4.17 การต่อวงจรใช้งานต้องต่อจุดร่วมเข้ากับ  $V_{cc}$  และการติดคัตของไดโอดเปล่งแสงแต่ละตัวทำงานได้โดยการป้อน ลอจิก “L” แต่ถ้าเป็นชนิดแคโทดร่วม การต่อวงจรใช้งานต้องต่อจุดร่วมเข้ากับจุดดิน และการติดคัตของ ไดโอดเปล่งแสงแต่ละตัวทำงานได้โดยการป้อนลอจิก “H”

เอกสารนี้เป็นเอกสารสงวนลิขสิทธิ์ การนำเอกสารนี้ไปใช้โดยไม่ได้รับอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.17 วงจรภายในของไดโอดเปล่งแสงกับการควบคุมของ 7 Segment แบบแอนโนดร่วม

**การสร้างวงจรถอดรหัส BCD เป็น 7 Segment**

วงจรถอดรหัส BCD เป็น 7 Segment นั้น ไม่มีในรายการสัญลักษณ์ของโปรแกรม Xilinx จึงต้อง สร้างแมคโครขึ้นมาใช้งาน โดยต้องทำการออกแบบให้อินพุต และเอาต์พุตทำงานที่ลอจิก 1 ซึ่งออกแบบเป็นตารางที่ 4.2 คือตารางความจริงที่กำหนดให้อินพุตเป็นรหัส BCD และมีเอาต์พุต ออกเป็น 7 Segment (เลขฐานสิบ คือเลข 0 ถึง 9)

ตารางที่ 4.2 ตารางความจริงตัวถอดรหัส BCD เป็น 7 Segment โดยเอาต์พุตทำงานออกเป็นลอจิก 1

อินพุต				เอาต์พุต							
D3	D2	D1	D0	เลขฐาน 10	A	b	c	d	e	f	g
0	0	0	0	0	1	1	1	1	1	1	0
0	0	0	1	1	0	1	1	0	0	0	0
0	0	1	0	2	1	1	0	1	1	0	1
0	0	1	1	3	1	1	1	1	0	0	1
0	1	0	0	4	0	1	1	0	0	1	1
0	1	0	1	5	1	0	1	1	0	1	1
0	1	1	0	6	1	0	1	1	1	1	1
0	1	1	1	7	1	1	1	0	0	0	0
1	0	0	0	8	1	1	1	1	1	1	1
1	0	0	1	9	1	1	1	1	0	1	1

ต่อไปให้นำค่าอินพุตของเอาต์พุตแบบสมการ Min Term จากตารางที่ 4.2 มาลดรูปโดยใช้แผนผังคาร์โนห์ ได้เป็นสมการดังนี้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$a = \bar{D}_3 D_1 + \bar{D}_2 \bar{D}_1 \bar{D}_0 + D_3 \bar{D}_2 \bar{D}_1 + \bar{D}_3 D_2 D_0$$

$$b = \bar{D}_3 \bar{D}_2 + \bar{D}_2 \bar{D}_1 + \bar{D}_3 \bar{D}_1 \bar{D}_0 + \bar{D}_3 D_1 D_0$$

$$c = \bar{D}_3 D_2 + \bar{D}_2 \bar{D}_1 + \bar{D}_3 D_0$$

$$d = D_3 \bar{D}_2 \bar{D}_1 + \bar{D}_2 \bar{D}_1 \bar{D}_0 + \bar{D}_3 \bar{D}_2 D_1 + \bar{D}_3 D_1 \bar{D}_0 + \bar{D}_3 D_2 \bar{D}_1 D_0$$


$$e = \bar{D}_2 \bar{D}_1 \bar{D}_0 + \bar{D}_3 D_1 \bar{D}_0$$

$$f = \bar{D}_2 \bar{D}_1 \bar{D}_0 + \bar{D}_3 D_2 \bar{D}_1 + \bar{D}_3 D_2 \bar{D}_0 + D_3 \bar{D}_2 \bar{D}_1$$

$$g = \bar{D}_3 \bar{D}_2 D_1 + \bar{D}_3 D_2 \bar{D}_1 + D_3 \bar{D}_2 \bar{D}_1 + \bar{D}_3 D_1 \bar{D}_0$$

### ลำดับขั้นตอนการทดลองงาน

1. สร้างงานใหม่ชื่อว่า deco7seg ใน C:\Xi\_hdl โหมด HDL คลิก OK
2. สร้างพอร์ทวงจรถอดรหัส BCD เป็น 7 Segment กำหนดอินพุตเป็น D<sub>3</sub> ถึง D<sub>0</sub> และเอาต์พุต คือ a ถึง g ขั้นตอนการสร้างให้นำขั้นตอนการสร้างวงจรถอดรหัส 2 เป็น 4 ข้อที่ 1 ถึง 8 มาประยุกต์ใช้งานจะได้พอร์ทวงจรถอดรหัส BCD เป็น 7 Segment ดังรูปที่ 4.18



รูปที่ 4.18 หน้าต่าง Design Wizard.. กำหนดอินพุต และเอาต์พุต ตัวถอดรหัส BCD เป็น 7 Segment

3. เมื่อคลิก Finish ทำให้หน้าต่าง deco7seg – HDL Editor ปรากฏขึ้น ให้เพิ่มรายการตามสมการบูลีนที่ลดรูปจากตารางที่ 4.2 นำมาแทรกหลังบรรทัด <<enter your statements here>> และตรวจสอบความถูกต้องของภาษา โดยคลิก Synthesis → Check Syntax แสดงดังรูปที่ 4.19
4. คลิก Project → Create Macro จากเมนูบาร์ เพื่อเป็นการเปิดหน้าต่าง Set initial target ให้เลือกตรงกับรูปที่ 4.20 และคลิก OK

5. ถ้าการตรวจสอบภาษาไม่ผิดพลาด ไม่มีลอจิกที่ขัดแย้งอย่างชัดเจน (ความแตกต่างของสมการ บูลีนทั้งสองที่แสดงเหมือนเอาต์พุต) ให้คลิกที่แท็บ deco7seg – HDL Editor จะปรากฏเอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

หน้าต่างแสดง ความหมายว่าสร้างสัญลักษณ์ได้สำเร็จ แสดงดังรูปที่ 4.21 จากนั้นให้คลิก OK และปิดหน้าต่าง deco7seg – HDL Editor ออกไป

6. ขณะนี้มีแต่หน้าต่าง Project Manager ให้เปิดไฟล์ deco7seg.vhd อีกครั้ง โดยคลิกแท็บ File และดับเบิ้ลคลิกที่ไฟล์ deco7seg.vhd จะปรากฏหน้าต่าง deco7seg – HDL Editor ขึ้นอีกครั้งให้คลิก Project → Add to Project จากเมนูบาร์ เป็นการเพิ่มแมคโครเข้าไปในไฟล์ deco7seg.vhd และปิดหน้าต่าง deco7seg – HDL Editor เพื่อออกมาที่หน้าต่าง Project Manager เครื่องหมายถูกสีเขียวจะปรากฏที่ไอคอน Design Entry ในชื่อไฟล์ deco7seg.vhd

```


20 architecture deco7seg_arch of deco7seg is
21 begin
22     -- <<enter your statements here>>
23     a <= (not D3 and D1)or(not D2 and not D1 and not D0)
24         or(D3 and not D2 and not D1)or(not D3 and D2 and D0);
25     b <= (not D3 and not D2)or(not D2 and not D1)
26         or(not D3 and not D1 and not D0)or(not D3 and D1 and D0);
27     c <= (not D3 and D2)or(not D2 and not D1)or(not D3 and D0);
28     d <= (D3 and not D2 and not D1)or(not D2 and not D1 and not D0)
29         or(not D3 and not D2 and D1)or(not D3 and D1 and not D0)
30         or(not D3 and D2 and not D1 and D0);
31     e <= (not D2 and not D1 and not D0)or(not D3 and D1 and not D0);
32     f <= (not D2 and not D1 and not D0)or(not D3 and D2 and not D1)
33         or(not D3 and D2 and not D0)or(D3 and not D2 and not D1);
34     g <= (not D3 and not D2 and D1)or(not D3 and D2 and not D1)
35         or(D3 and not D2 and not D1)or(not D3 and D1 and not D0);
36 end deco7seg_arch;

```


Checking...  
Check Successful

For Help, press F1      Ln 36, Col 1      VHDL      NUM

รูปที่ 4.19 หน้าต่าง HDL Editor กำหนดอินพุต และเอาต์พุต ตัวถอดรหัส BCD เป็น 7 Segment




รูปที่ 4.20 หน้าต่าง Set initial target ที่ตั้งค่าตระกูลของชิพ หมายเลข และความเร็ว เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้





รูปที่ 4.21 หน้าต่าง HDL Editor แจ้งให้ทราบถึงการสร้างสัญลักษณ์สำเร็จ

7. ที่หน้าต่าง Project Manager จะสังเคราะห์แมคโคร โดยคลิกไอคอน Synthesis และเลือกรายละเอียดตามในหน้าต่าง Synthesis/Implementation settings ดังรูปที่ 4.22 ให้ถูกต้อง ต่อไปคลิก Run เครื่องหมายถูกสีเขียวจะปรากฏตรงไอคอน Design Entry และ Synthesis



รูปที่ 4.22 หน้าต่าง Synthesis/Implementation settings ที่จะต้องตั้งค่าของสัญลักษณ์ deco7seg

8. ทำการตรวจสอบโดยจำลองการทำงาน ให้คลิกไอคอน  ที่หน้าต่าง Project Manager เพื่อเปิดหน้าต่าง Logic Simulator


8.1 ที่หน้าต่าง Logic Simulator จะมีหน้าต่าง Waveform Viewer เปิดซ้อนอยู่ด้วยกัน ให้คลิกไอคอน  จะปรากฏหน้าต่าง Component Selection for Waveform Viewer


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

8.2 ในช่อง Signals Selection ให้ดับเบิลคลิกชื่อขาอินพุต ในบิตต่ำที่สุดก่อน คือ D0 D1 D2 และ D3 ตามลำดับ จึงมาเพิ่มขาเอาต์พุต A B C D E F และ G ตามลำดับต่อไปจนครบ ให้ปิดหน้าต่าง Signal Selection ชื่อขาอินพุต และเอาต์พุตทั้งหมดจะไปปรากฏที่หน้าต่าง Waveform Viewer และที่ ด้านหน้าของแต่ละชื่อจะบอกถึงสถานะว่าเป็นอินพุต หรือเอาต์พุตให้โดยอัตโนมัติ

8.3 ต่อไปคลิกไอคอน  เพื่อกำหนดการป้อนลอจิกอินพุตให้กับขาอินพุต โดยกำหนด D0 ป้อนด้วย B0 ซึ่งเป็นบิตต่ำสุด D1 ป้อน B1 เพิ่มขึ้นไปตามลำดับ

8.4 จากนั้นคลิกไอคอน  เพื่อเริ่มการจำลองการทำงาน

8.5 คลิกไอคอน  เพื่อให้เห็นคาบเวลาการทำงานเอาต์พุตของตัวถอดรหัส BCD เป็น 7 Segment แสดงขั้นตอนไว้ดังรูปที่ 4.23 เมื่อตรวจสอบการทำงานของเอาต์เป็นไปตามที่ได้ออกแบบไว้ จึงสามารถนำตัวถอดรหัสนี้ไปใช้กับทุกวงจรได้ ส่วนขั้นตอนจำลองการทำงานของวงจรลอจิกในโปรแกรม Xilinx โดยละเอียดให้ศึกษาในการทดลองงานที่ 2 ตอนที่ 1




รูปที่ 4.23 ขั้นตอนจำลองการทำงานของตัวถอดรหัส BCD เป็น 7 Segment

#### วงจรแสดงผลเลขฐานสิบ

การนำเลขฐานสิบ มาแสดงผลที่ 7 Segment จะออกแบบการทำงานได้ดังรูปที่ 4.24

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.24 แผนภาพการทำงานของวงจรแสดงผลเลขฐานสิบ

#### ลำดับขั้นตอนการทดลองการ


1. สร้างไฟล์งานใหม่ชื่อ dec2bcd ใน C:\digilab โหมด Schematic คลิกเลือกค่าตามรูปที่ 4.25 ให้ถูกต้อง และคลิก OK




รูปที่ 4.25 หน้าต่าง New Project ที่สร้างงานใหม่

2. คลิกเปิดหน้าต่าง Schematic Editor คลิก Tools → Project Libraries จากเมนูบาร์ จะปรากฏหน้าต่าง Project Libraries ดังรูปที่ 4.26 ให้หางานที่สร้างไว้ชื่อ deco7seg (ตัวถอดรหัส BCD เป็น 7 Segment) คลิกที่ Add >> เป็นการเพิ่มสัญลักษณ์เข้าไปในหน้าต่าง SC Symbols และคลิก Close ปิดหน้าต่างกลับไปยังหน้าต่าง Schematic Editor

3. คลิกเปิดหน้าต่าง SC Symbols คลิกเลือกสัญลักษณ์ตามแผนผังวงจร ตัวถอดรหัส BCD เป็น 7 Segment คือ แมคโครที่ชื่อ deco7seg ที่เพิ่มเข้ามาอยู่บนสุดของรายการ ถ้าชื่อของตัวสัญลักษณ์อยู่ผิดตำแหน่งให้คลิกเป็นเมาส์ และคลิกขวาตัวแมคโครที่จะแก้ไขชื่อตำแหน่งของขา จะปรากฏหน้าต่าง Symbol Editor คลิกตรงตำแหน่งขาที่เรียงชื่อผิดให้แก้ไขชื่อใหม่เรียงให้ถูกต้อง คลิก Save ปิดหน้าต่าง จะปรากฏสัญลักษณ์ที่แก้ไขชื่อขาเรียบร้อยแล้วอยู่บนหน้าต่าง Schematic Editor ดังรูปที่ 4.27




รูปที่ 4.26 หน้าต่าง Project Libraries



รูปที่ 4.27 ขั้นตอนการแก้ไขชื่อขาสัญลักษณ์

4. ต้องจรมตามแผนผังที่ออกแบบไว้ ดังรูปที่ 4.28 เก็บวงจรที่ออกแบบ สร้าง Netlist ทดสอบวงจรและส่งวงจรไปที่ Netlist ต่อไปให้เปิดหน้าต่าง Schematic Editor

5. ทำการต่อสายไฟจากขา I/O ของชิพ CPLD ที่กำหนดเป็นอินพุตไปยังสวิทช์ และเอาต์พุตไปยัง LEDs ป้อนค่าอินพุตตามตารางความจริง บันทึกค่าลอจิกเอาต์พุตที่ได้



รูปที่ 4.28 วงจรแสดงผลเลขฐานสิบ

ตารางบันทึกผลการทดลองวงจรแสดงผลเลขฐานสิบ

อินพุต									เอาต์พุต							เลขฐานสิบ
I <sub>1</sub>	I <sub>2</sub>	I <sub>3</sub>	I <sub>4</sub>	I <sub>5</sub>	I <sub>6</sub>	I <sub>7</sub>	I <sub>8</sub>	I <sub>9</sub>	a	b	c	d	e	f	g	
H	H	H	H	H	H	H	H	H								
X	X	X	X	X	X	X	X	L								
X	X	X	X	X	X	X	L	H								
X	X	X	X	X	X	L	H	H								
X	X	X	X	L	H	H	H	H								
X	X	X	L	H	H	H	H	H								
X	X	L	H	H	H	H	H	H								
X	L	H	H	H	H	H	H	H								
L	H	H	H	H	H	H	H	H								

คำถาม

1. จงแสดงขั้นตอนการออกแบบ วงจรถอดรหัสเลขฐานสิบหก ให้แสดงออกที่ตัวแสดงผลเลขเจ็ดส่วน โดยให้เอาต์พุตทำงานออกเป็นลอจิก 0

1.1 วงจรลอจิกจากข้อ 1 นำมาสร้างลงในชิพ CPLD และบันทึกผลลงในตารางแสดงการทำงาน

1.2 จากข้อ 1 และ 1.1 จงอธิบายการทำงานของวงจร

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2. นำวงจรเข้ารหัสที่ได้ออกแบบไว้จากคำถามข้อที่ 3 ในใบทดลองงานที่ 4 เรื่องวงจรเข้ารหัส มาต่อร่วมกับวงจรถอดรหัสในข้อที่ 1

2.1 วงจรลอจิกจากข้อ 2 นำมาสร้างลงในชิพ CPLD และบันทึกผลลงในตารางแสดงการทำงาน

2.2 จากข้อ 2 และ 2.1 จงอธิบายการทำงานของวงจร  
สรุป และอภิปรายผลการทดลองงาน



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

**แบบสอบถามความคิดเห็นผู้ทรงคุณวุฒิ**  
**ในเรื่อง ความสอดคล้องระหว่างรายการประเมินคุณภาพของชุดปฏิบัติการ**  
**กับการประเมินสื่อการสอน**

**คำชี้แจง**

ให้ท่านทำเครื่องหมาย ✓ ลงในช่อง  ที่ตรงกับความคิดเห็นของท่านว่ารายการประเมินคุณภาพของชุดปฏิบัติการแต่ละรายการมีความสอดคล้องในการประเมินสื่อการสอน โดยพิจารณาดังนี้

+1 ท่านคิดว่ารายการประเมินคุณภาพของชุดปฏิบัติการมีความสอดคล้องกับการประเมินสื่อการสอน

0 ท่านไม่แน่ใจว่ารายการประเมินคุณภาพของชุดปฏิบัติการมีความสอดคล้องกับการประเมินสื่อการสอน

-1 ท่านคิดว่ารายการประเมินคุณภาพของชุดปฏิบัติการ ไม่มีความสอดคล้องกับการประเมินสื่อการสอน

**หมายเหตุ**

หากท่านทำเครื่องหมาย ✓ ลงในช่อง -1 ขอความกรุณาท่านช่วยให้ข้อเสนอแนะท้ายข้อเพื่อใช้เป็นข้อมูลในการปรับปรุงต่อไป

ตรวจสอบเรียบร้อยแล้ว

ลงชื่อ .....

(.....)

ผู้ทรงคุณวุฒิ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

**แบบประเมินความสอดคล้องรายการประเมินคุณภาพของชุดปฏิบัติการ  
กับการประเมินสื่อการสอน**

**ประเด็นด้านเทคนิค**

ขนาดสื่อ / รายการประเมิน	ความสอดคล้อง		
	+1	0	-1
1. รูปร่างและขนาดภายนอกของชุดปฏิบัติการมีความเหมาะสม			
ข้อเสนอแนะ...			
2. การจัดวางตำแหน่งของอุปกรณ์มีความเหมาะสม			
ข้อเสนอแนะ...			
3. สะดวกต่อการจัดเตรียมสาย และวัสดุอุปกรณ์ที่เกี่ยวข้อง			
ข้อเสนอแนะ...			
4. สะดวกในการต่อสายและอุปกรณ์ที่เกี่ยวข้อง			
ข้อเสนอแนะ...			
5. การจัดเก็บสายและวัสดุอุปกรณ์ ได้สะดวกเหมาะสม			
ข้อเสนอแนะ...			
<b>ชนิดของวัสดุ / รายการประเมิน</b>			
6. ความเหมาะสม ถูกต้องของวัสดุที่นำมาใช้สร้างชุดปฏิบัติการ			
ข้อเสนอแนะ...			
7. ความแข็งแรงทนทานของชุดปฏิบัติการ			
ข้อเสนอแนะ...			
<b>การดูแลรักษา / รายการประเมิน</b>			
8. สะดวกในการขนย้ายชุดปฏิบัติการ			
ข้อเสนอแนะ...			
9. สะดวกต่อการบำรุงรักษา			
ข้อเสนอแนะ...			

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## ประเด็นด้านเทคนิค

ความปลอดภัย / รายการประเมิน	ความสอดคล้อง		
	+1	0	-1
10. มีความปลอดภัยในขณะที่ทำการทดลอง			
ข้อเสนอแนะ...			
กระบวนการผลิต / รายการประเมิน			
11. ภาพโดยรวมของชุดปฏิบัติการ มีความเหมาะสม เรียบร้อย และนำใช้งาน			
ข้อเสนอแนะ...			

## ประเด็นด้านการเรียนการสอน

ต่อผู้เรียน / รายการประเมิน	ความสอดคล้อง		
	+1	0	-1
12. รูปแบบของชุดปฏิบัติการกระตุ้นและจูงใจผู้ทดลอง			
ข้อเสนอแนะ...			
13. มีความเหมาะสมกับระดับความรู้ของผู้ทดลอง			
ข้อเสนอแนะ...			
14. สามารถทำให้ผู้ทดลองบรรลุตามวัตถุประสงค์ที่กำหนดไว้			
ข้อเสนอแนะ...			
15. ชุดปฏิบัติการใช้งานได้สะดวกและสอดคล้องตามขั้นตอน			
ข้อเสนอแนะ...			
16. มีลำดับขั้นตอนการทดลองสัมพันธ์กับใบงานการทดลอง			
ข้อเสนอแนะ...			
17. สร้างเสริมประสบการณ์ในการฝึกทักษะความรู้ใหม่ๆ			
ข้อเสนอแนะ...			
18. ผู้ทดลองสามารถเกิดการเรียนรู้หลังจากใช้ชุดปฏิบัติการ			
ข้อเสนอแนะ...			

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

**แบบสอบถามความคิดเห็นผู้ทรงคุณวุฒิ**  
**ในเรื่อง ความสอดคล้องระหว่างรายการประเมินคุณภาพของใบงานการทดลอง**  
**กับการประเมินสื่อการสอน**

**คำชี้แจง**

ให้ท่านทำเครื่องหมาย ✓ ลงในช่อง  ที่ตรงกับความคิดเห็นของท่านว่ารายการประเมินคุณภาพของใบงานการทดลองแต่ละรายการมีความสอดคล้องในการประเมินสื่อการสอน โดยพิจารณาดังนี้

+1 ท่านคิดว่ารายการประเมินคุณภาพของใบงานการทดลองมีความสอดคล้องกับการประเมินสื่อการสอน

0 ท่านไม่แน่ใจว่ารายการประเมินคุณภาพของใบงานการทดลองมีความสอดคล้องกับการประเมินสื่อการสอน

-1 ท่านคิดว่ารายการประเมินคุณภาพของใบงานการทดลองไม่มีความสอดคล้องกับการประเมินสื่อการสอน

**หมายเหตุ**

หากท่านทำเครื่องหมาย ✓ ลงในช่อง -1 ขอความกรุณาท่านช่วยให้ข้อเสนอแนะทำข้อเพื่อใช้เป็นข้อมูลในการปรับปรุงต่อไป

ตรวจสอบเรียบร้อยแล้ว

ลงชื่อ.....

(.....)

ผู้ทรงคุณวุฒิ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

**แบบประเมินความสอดคล้องรายการประเมินคุณภาพของใบงานการทดลอง  
กับการประเมินสื่อการสอน**

**ประเด็นด้านการเรียนการสอน**

ต่อสื่อการสอน / รายการประเมิน	ความสอดคล้อง		
	+1	0	-1
1. การบอควัตถุประสงค์ของการทดลองในใบงาน ชัดเจน ถูกต้อง			
ข้อเสนอแนะ...			
2. ความสัมพันธ์ระหว่างวัตถุประสงค์กับการทดลอง เหมาะสม			
ข้อเสนอแนะ...			
3. ความถูกต้องของเนื้อหา			
ข้อเสนอแนะ...			
4. การทดลองมีการเรียงลำดับเนื้อหาเหมาะสม			
ข้อเสนอแนะ...			
5. ความเหมาะสมของลำดับขั้นการทดลอง			
ข้อเสนอแนะ...			
6. ความชัดเจนในการอธิบายลำดับขั้นการทดลอง			
ข้อเสนอแนะ...			
7. ความเหมาะสมของคำถามท้ายการทดลองสอดคล้องกับวัตถุประสงค์			
ข้อเสนอแนะ...			
8. ความถูกต้องของรูปภาพและตาราง			
ข้อเสนอแนะ...			
9. ความชัดเจนเหมาะสมของขนาดตัวอักษร รูปภาพและตาราง			
ข้อเสนอแนะ...			
10. ความเหมาะสมของรูปแบบใบงาน			
ข้อเสนอแนะ...			

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## ประเด็นด้านการเรียนการสอน

ต่อสื่อการสอน / รายการประเมิน	ความสอดคล้อง		
	+1	0	-1
11. ความสะดวกในการบันทึกค่าต่างๆ			
ข้อเสนอแนะ...			
12. ใบบงานดึงดูดความสนใจในการทดลอง			
ข้อเสนอแนะ...			
13. สามารถนำความรู้ไปใช้งาน และประยุกต์ต่อไปได้			
ข้อเสนอแนะ...			



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## แบบประเมินคุณภาพชุดปฏิบัติการและใบงานการทดลองของผู้เชี่ยวชาญ

### เรื่อง การพัฒนาชุดปฏิบัติการวงจรคอมไบเนชันและซีควนเชียลโดยใช้ CPLD

ผู้จัดทำ นายอนันต์ศักดิ์ พงษ์เสถียรศักดิ์ รหัสประจำตัวนักศึกษา 43064601  
 หลักสูตร วิศวกรรมศาสตรบัณฑิต สาขาวิชา วิศวกรรมไฟฟ้าสื่อสาร  
 สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

#### คำชี้แจง

1. ผู้ที่ตอบแบบสอบถามนี้ คือ ผู้เชี่ยวชาญที่ประเมินคุณภาพชุดปฏิบัติการวงจรคอมไบเนชันและซีควนเชียลโดยใช้ CPLD ซึ่งเป็นผู้ปฏิบัติการสอน หรือเป็นผู้ฝึกอบรมเกี่ยวกับวิชาดิจิทัลหรือวิชาที่มีเนื้อหาคล้ายคลึงกันสัมพันธ์กัน หรือเป็นผู้วิจัยที่เกี่ยวข้องกับงานด้านดิจิทัลอิเล็กทรอนิกส์ ระดับอุดมศึกษา หรือหน่วยงานวิจัยที่เกี่ยวข้องกับงานด้านดิจิทัลอิเล็กทรอนิกส์
2. แบบสอบถามนี้เป็นแบบสอบถามความคิดเห็นของท่าน เพื่อประเมินคุณภาพชุดปฏิบัติการวงจรคอมไบเนชันและซีควนเชียลโดยใช้ CPLD ที่ผู้วิจัยสร้างขึ้นในแต่ละรายการ
3. กรุณาตอบแบบสอบถามตามสภาพความเป็นจริง ผลการตอบของแต่ละท่านจะเป็นความลับ และนำผลมาวิเคราะห์รวม นำเสนอในรูปค่าเฉลี่ย
4. แบบสอบถาม แบ่งออกเป็น 5 ตอน คือ
  - ตอนที่ 1 ถามความคิดเห็นเกี่ยวกับการประเมินคุณภาพของชุดปฏิบัติการวงจรคอมไบเนชันและซีควนเชียลโดยใช้ CPLD มีจำนวน 18 ข้อ
  - ตอนที่ 2 ถามเกี่ยวกับความคิดเห็น และข้อเสนอแนะอื่นๆ
  - ตอนที่ 3 ถามความคิดเห็นเกี่ยวกับการประเมินคุณภาพของใบงานการทดลอง มีจำนวน 13 ข้อ
  - ตอนที่ 4 ถามเกี่ยวกับความคิดเห็น และข้อเสนอแนะอื่นๆ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## แบบประเมินคุณภาพชุดปฏิบัติการ

แบบประเมินคุณภาพชุดนี้ เป็นแบบสอบถามความคิดเห็นของผู้เชี่ยวชาญเกี่ยวกับชุดปฏิบัติการวงจรคอมพิวเตอร์ไบเนชันและซีแควนเชียล โดยใช้ CPLD

**คำชี้แจง** แบบประเมินคุณภาพชุดนี้ แบ่งออกเป็น 2 ตอน

ตอนที่ 1 แบบประเมินคุณภาพของชุดปฏิบัติการวงจรคอมพิวเตอร์ไบเนชันและซีแควนเชียล โดยใช้ CPLD

ตอนที่ 2 แบบสอบถามเกี่ยวกับความคิดเห็น และข้อเสนอแนะอื่นๆ

### การประเมิน

ตอนที่ 1 กรุณาใส่เครื่องหมาย ✓ ลงในช่อง ระดับคุณภาพ เพียงช่องเดียว ที่ตรงกับความคิดเห็น

ของท่าน โดยกำหนดเกณฑ์การเลือกไว้ 5 ระดับ ดังนี้

ระดับ 5	หมายถึง	ระดับคุณภาพดีมาก
ระดับ 4	หมายถึง	ระดับคุณภาพดี
ระดับ 3	หมายถึง	ระดับคุณภาพปานกลาง
ระดับ 2	หมายถึง	ระดับคุณภาพพอใช้
ระดับ 1	หมายถึง	ระดับคุณภาพควรปรับปรุง

ตอนที่ 2 โปรดเขียนแสดงความคิดเห็น และข้อเสนอแนะ โดยลำดับหัวข้อตามระดับความสำคัญ

**ตอนที่ 1** แบบประเมินคุณภาพของชุดปฏิบัติการวงจรรวมไปเนชัน และซีเควนเซียล โดยใช้ CPLD

ข้อที่	รายการประเมิน	ระดับคุณภาพ				
		5	4	3	2	1
1.	รูปร่างและขนาดภายนอกของชุดปฏิบัติการมีความเหมาะสม					
2.	การจัดวางตำแหน่งของอุปกรณ์มีความเหมาะสม					
3.	สะดวกต่อการจัดเตรียมสาย และวัสดุอุปกรณ์ที่เกี่ยวข้อง					
4.	สะดวกในการต่อสายและอุปกรณ์ที่เกี่ยวข้อง					
5.	การจัดเก็บสายและวัสดุอุปกรณ์ ได้สะดวกเหมาะสม					
6.	ความเหมาะสม ถูกต้องของวัสดุที่นำมาใช้สร้างชุดปฏิบัติการ					
7.	ความแข็งแรงทนทานของชุดปฏิบัติการ					
8.	สะดวกในการขนย้ายชุดปฏิบัติการ					
9.	สะดวกต่อการบำรุงรักษา					
10.	มีความปลอดภัยในขณะที่ทำการทดลอง					
11.	ภาพโดยรวมของชุดปฏิบัติการ มีความเหมาะสม เรียบร้อย และน่าใช้งาน					
12.	รูปแบบของชุดปฏิบัติการกระตุ้นและจูงใจผู้ทดลอง					
13.	มีความเหมาะสมกับระดับความรู้ของผู้ทดลอง					
14.	สามารถทำให้ผู้ทดลองบรรลุตามวัตถุประสงค์ที่กำหนดไว้					
15.	ชุดปฏิบัติการใช้งาน ได้สะดวกและสอดคล้องตามขั้นตอน					
16.	มีลำดับขั้นตอนการทดลองสัมพันธ์กับใบงานการทดลอง					
17.	สร้างเสริมประสบการณ์ในการฝึกทักษะความรู้ใหม่ๆ					
18.	ผู้ทดลองสามารถเกิดการเรียนรู้หลังจากใช้ชุดปฏิบัติการ					

**ตอนที่ 2** แบบสอบถามเกี่ยวกับความคิดเห็น และข้อเสนอแนะอื่นๆ

.....

.....

.....

.....

.....

.....

ลงชื่อ .....

(.....)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่ให้ผู้เชี่ยวชาญไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## แบบประเมินคุณภาพใบงานการทดลอง

แบบประเมินคุณภาพชุดนี้เป็นแบบสอบถามความคิดเห็นของผู้เชี่ยวชาญเกี่ยวกับใบงานการทดลอง

**คำชี้แจง** แบบประเมินคุณภาพชุดนี้ แบ่งออกเป็น 2 ตอน

**ตอนที่ 3** แบบประเมินคุณภาพของใบงานการทดลอง

**ตอนที่ 4** แบบสอบถามเกี่ยวกับความคิดเห็น และข้อเสนอแนะอื่นๆ

### การประเมิน

**ตอนที่ 3** กรุณาใส่เครื่องหมาย ✓ ลงในช่อง **ระดับคุณภาพ** เพียงช่องเดียว ที่ตรงกับความคิดเห็นของท่าน โดยกำหนดเกณฑ์การเลือกไว้ 5 ระดับ ดังนี้

ระดับ 5	หมายถึง ระดับคุณภาพดีมาก
ระดับ 4	หมายถึง ระดับคุณภาพดี
ระดับ 3	หมายถึง ระดับคุณภาพปานกลาง
ระดับ 2	หมายถึง ระดับคุณภาพพอใช้
ระดับ 1	หมายถึง ระดับคุณภาพควรปรับปรุง

**ตอนที่ 4** โปรดเขียนแสดงความคิดเห็น และข้อเสนอแนะ โดยลำดับหัวข้อตามระดับความสำคัญ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ตอนที่ 3 แบบประเมินคุณภาพของใบงานการทดลอง

การปฏิบัติงานที่ .....		เรื่อง .....				
ข้อที่	รายการประเมิน	ระดับคุณภาพ				
		5	4	3	2	1
1.	การบอกวัตถุประสงค์ของการทดลองในใบงาน ชัดเจน ถูกต้อง					
2.	ความสัมพันธ์ระหว่างวัตถุประสงค์กับการทดลอง เหมาะสม					
3.	ความถูกต้องของเนื้อหา					
4.	การทดลองมีการเรียงลำดับเนื้อหาเหมาะสม					
5.	ความเหมาะสมของลำดับขั้นการทดลอง					
6.	ความชัดเจนในการอธิบายลำดับขั้นการทดลอง					
7.	ความเหมาะสมของคำถามที่ทำการทดลองสอดคล้องกับ วัตถุประสงค์					
8.	ความถูกต้องของรูปภาพและตาราง					
9.	ความชัดเจนเหมาะสมของขนาดตัวอักษร รูปภาพและตาราง					
10.	ความเหมาะสมของรูปแบบใบงาน					
11.	ความสะดวกในการบันทึกค่าต่างๆ					
12.	ใบงานดึงดูดความสนใจในการทดลอง					
13.	สามารถนำความรู้ไปใช้งาน และประยุกต์ต่อไปได้					

ตอนที่ 4 แบบสอบถามเกี่ยวกับความคิดเห็น และข้อเสนอแนะอื่นๆ

.....

.....

.....

.....

.....

.....

.....

.....

ลงชื่อ .....

(.....)

ผู้เชี่ยวชาญ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## ภาคผนวก ข

### การวิเคราะห์ข้อมูล

- การวิเคราะห์ข้อมูลความสอดคล้องระหว่างรายการประเมินคุณภาพของชุดปฏิบัติการกับการประเมินสื่อการสอน
- การวิเคราะห์ข้อมูลความสอดคล้องระหว่างรายการประเมินคุณภาพของใบงานการทดลองกับการประเมินสื่อการสอน
- การวิเคราะห์ข้อมูลแบบประเมินคุณภาพของชุดปฏิบัติการ
- การวิเคราะห์ข้อมูลแบบประเมินคุณภาพของใบงานการทดลอง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ตารางที่ ข.1 ผลการประเมินความสอดคล้องระหว่างรายการประเมินคุณภาพของชุดปฏิบัติการ กับการประเมิน  
สื่อการสอน

รายการที่ประเมิน	ระดับความเหมาะสม			รวม	ค่า IOC	ผลการ ประเมิน
	คนที่1	คนที่2	คนที่3			
1. รูปร่างและขนาดภายนอกของชุดปฏิบัติการมีความเหมาะสม	1	1	1	3	1	ยอมรับได้
2. การจัดวางตำแหน่งของอุปกรณ์มีความเหมาะสม	1	1	1	3	1	ยอมรับได้
3. สะดวกต่อการจัดเตรียมสาย และวัสดุอุปกรณ์ที่เกี่ยวข้อง	1	1	1	3	1	ยอมรับได้
4. สะดวกในการต่อสายและอุปกรณ์ที่เกี่ยวข้อง	1	1	1	3	1	ยอมรับได้
5. การจัดเก็บสายและวัสดุอุปกรณ์ ได้สะดวกเหมาะสม	1	1	1	3	1	ยอมรับได้
6. ความเหมาะสม ถูกต้องของวัสดุที่นำมาใช้สร้างชุดปฏิบัติการ	0	1	1	2	0.67	ยอมรับได้
7. ความแข็งแรงทนทานของชุดปฏิบัติการ	1	1	1	3	1	ยอมรับได้
8. สะดวกในการขนย้ายชุดปฏิบัติการ	1	1	1	3	1	ยอมรับได้
9 สะดวกต่อการบำรุงรักษา	1	1	1	3	1	ยอมรับได้
10. มีความปลอดภัยในขณะที่ทำการทดลอง	1	1	1	3	1	ยอมรับได้
11. ภาพโดยรวมของชุดปฏิบัติการ มีความเหมาะสม เรียบร้อย และนำใช้งาน	1	1	1	3	1	ยอมรับได้
12. รูปแบบของชุดปฏิบัติการกระชับและดึงดูดใจผู้ทดลอง	1	1	1	3	1	ยอมรับได้
13. มีความเหมาะสมกับระดับความรู้ของผู้ทดลอง	1	1	1	3	1	ยอมรับได้
14. สามารถทำให้ผู้ทดลองบรรลุตามวัตถุประสงค์ที่กำหนดไว้	1	1	1	3	1	ยอมรับได้
15. ชุดปฏิบัติการใช้งานได้สะดวกและสอดคล้องตามขั้นตอน	1	1	1	3	1	ยอมรับได้
16. มีลำดับขั้นตอนการทดลองสัมพันธ์กับใบงานการทดลอง	1	1	1	3	1	ยอมรับได้
17. สร้างเสริมประสบการณ์ในการฝึกทักษะความรู้ใหม่ๆ	1	1	1	3	1	ยอมรับได้
18. ผู้ทดลองสามารถเกิดการเรียนรู้หลังจากใช้ชุดปฏิบัติการ	1	1	1	3	1	ยอมรับได้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ตารางที่ ข.2 ผลการประเมินความสอดคล้องระหว่างรายการประเมินคุณภาพของใบงานการทดลอง กับการ  
ประเมินสื่อการสอน

รายการที่ประเมิน	ระดับความเหมาะสม			รวม	ค่า IOC	ผลการ ประเมิน
	คนที่ 1	คนที่ 2	คนที่ 3			
1. การบอกวัตถุประสงค์ของการทดลองในใบงาน ชัดเจนถูกต้อง	1	1	1	3	1	ยอมรับได้
2. ความสัมพันธ์ระหว่างวัตถุประสงค์กับการ ทดลอง เหมาะสม	1	1	1	3	1	ยอมรับได้
3. ความถูกต้องของเนื้อหา	1	1	1	3	1	ยอมรับได้
4. การทดลองมีการเรียงลำดับเนื้อหาเหมาะสม	1	1	1	3	1	ยอมรับได้
5. ความเหมาะสมของลำดับขั้นการทดลอง	1	1	1	3	1	ยอมรับได้
6. ความชัดเจนในการอธิบายลำดับขั้นการ ทดลอง	1	1	1	3	1	ยอมรับได้
7. ความเหมาะสมของคำถามท้ายการทดลอง สอดคล้องกับวัตถุประสงค์	1	1	1	3	1	ยอมรับได้
8. ความถูกต้องของรูปภาพและตาราง	1	1	1	3	1	ยอมรับได้
9. ความชัดเจนเหมาะสมของขนาดตัวอักษร รูป ภาพและตาราง	1	1	1	3	1	ยอมรับได้
10. ความเหมาะสมของรูปแบบใบงาน	1	1	1	3	1	ยอมรับได้
11. ความสะดวกในการบันทึกค่าต่างๆ	1	1	1	3	1	ยอมรับได้
12. ใบงานดึงดูดความสนใจในการทดลอง	1	0	1	2	0.67	ยอมรับได้
13. สามารถนำความรู้ไปใช้งาน และประยุกต์ต่อ ไปได้	1	1	1	3	1	ยอมรับได้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ตารางที่ ข.3 ผลการประเมินคุณภาพของชุดปฏิบัติการ โดยผู้เชี่ยวชาญ และผู้ทรงคุณวุฒิระดับอาชีวศึกษา

รายการ	ผู้เชี่ยวชาญ (คนที่)										$\bar{X}$	S.D.	รายการ	ผู้ทรงคุณวุฒิระดับอาชีวศึกษา (คนที่)					$\bar{X}$	S.D.
	1	2	3	4	5	6	7	8	9	10				1	2	3	4	5		
1	5	5	4	5	5	5	5	4	3	5	4.60	0.70	1	5	4	4	4	5	4.40	0.55
2	4	5	4	4	5	5	4	4	4	4	4.30	0.48	2	5	5	5	5	5	5.00	0.00
3	4	4	3	4	5	5	4	4	4	4	4.10	0.57	3	5	5	4	5	4	4.60	0.55
4	4	4	4	4	5	5	4	4	4	4	4.20	0.42	4	5	5	4	5	5	4.80	0.45
5	4	5	4	4	4	5	4	5	3	4	4.20	0.63	5	4	5	3	4	5	4.20	0.84
6	4	4	4	4	5	5	5	5	3	5	4.40	0.70	6	5	5	5	5	5	5.00	0.00
7	5	4	4	5	5	5	5	4	3	5	4.50	0.71	7	5	4	5	5	5	4.80	0.45
8	5	5	5	5	5	5	5	5	4	5	4.90	0.32	8	5	5	5	4	5	4.80	0.45
9	4	4	4	5	5	5	5	3	4	4	4.30	0.67	9	5	4	5	5	5	4.80	0.45
10	3	5	5	5	5	5	5	5	4	4	4.60	0.70	10	5	5	4	5	5	4.80	0.45
11	4	5	4	5	5	5	5	5	4	4	4.60	0.52	11	5	5	5	5	5	5.00	0.00
12	4	5	4	5	5	4	5	5	4	4	4.50	0.53	12	5	4	4	5	4	4.40	0.55
13	4	5	5	4	5	5	5	5	4	4	4.60	0.52	13	5	5	4	5	5	4.80	0.45
14	4	5	4	4	4	4	5	5	4	4	4.30	0.48	14	5	5	4	5	5	4.80	0.45
15	3	5	5	5	5	5	5	5	3	4	4.50	0.85	15	5	5	5	5	5	5.00	0.00
16	4	5	4	5	5	5	4	5	4	4	4.50	0.53	16	5	4	5	5	5	4.80	0.45
17	4	4	5	5	5	5	5	5	5	4	4.70	0.48	17	5	5	4	5	5	4.80	0.45
18	4	5	4	5	5	5	5	5	4	4	4.60	0.52	18	5	5	4	5	5	4.80	0.45
เฉลี่ย											4.47	0.57	เฉลี่ย					4.76	0.39	

ตารางที่ ข.4 ผลการประเมินคุณภาพของใบงานการทดลองที่ 1 โดยผู้เชี่ยวชาญและผู้ทรงคุณวุฒิระดับอาชีวศึกษา

รายการ	ผู้เชี่ยวชาญ (คนที่)										$\bar{X}$	S.D.	รายการ	ผู้ทรงคุณวุฒิระดับอาชีวศึกษา (คนที่)					$\bar{X}$	S.D.
	1	2	3	4	5	6	7	8	9	10				1	2	3	4	5		
1	4	5	4	3	4	4	4	5	5	4	4.20	0.63	1	5	4	5	5	4	4.60	0.55
2	4	5	4	3	4	5	5	5	4	4	4.30	0.67	2	5	4	5	5	4	4.60	0.55
3	4	4	5	4	5	5	4	5	5	5	4.60	0.52	3	4	5	5	5	5	4.80	0.45
4	4	5	5	4	5	5	4	5	5	4	4.60	0.52	4	5	4	5	5	5	4.80	0.45
5	4	5	4	4	5	5	5	5	5	3	4.50	0.71	5	5	4	5	5	5	4.80	0.45
6	4	4	4	4	5	5	5	5	5	4	4.50	0.53	6	4	4	4	5	5	4.40	0.55
7	4	5	5	4	4	5	5	5	4	4	4.50	0.53	7	5	4	4	4	5	4.40	0.55
8	4	5	4	4	5	5	4	5	4	4	4.40	0.52	8	5	5	5	5	5	5.00	0.00
9	4	5	4	4	5	5	5	5	5	4	4.60	0.52	9	5	4	4	5	4	4.40	0.55
10	4	4	4	4	5	5	5	5	4	4	4.40	0.52	10	5	4	4	5	5	4.60	0.55
11	4	4	4	4	4	5	5	5	4	4	4.30	0.48	11	5	4	5	5	5	4.80	0.45
12	3	4	4	4	4	5	4	5	4	3	4.00	0.67	12	4	5	4	5	5	4.60	0.55
13	4	5	5	4	5	5	5	5	4	4	4.60	0.52	13	5	5	4	4	5	4.60	0.55
เฉลี่ย											4.42	0.56	เฉลี่ย					4.65	0.47	

ตารางที่ ข.5 ผลการประเมินคุณภาพของใบงานการทดลองที่ 2 โดยผู้เชี่ยวชาญ และผู้ทรงคุณวุฒิระดับอาชีวศึกษา

รายการ	ผู้เชี่ยวชาญ (คนที่)										$\bar{X}$	S.D.	รายการ	ผู้ทรงคุณวุฒิระดับอาชีวศึกษา (คนที่)					$\bar{X}$	S.D.
	1	2	3	4	5	6	7	8	9	10				1	2	3	4	5		
1	4	5	4	3	4	4	5	4	4	4	4.10	0.57	1	4	4	5	5	4	4.40	0.55
2	4	5	4	4	5	5	5	4	4	3	4.30	0.67	2	5	4	4	5	5	4.60	0.55
3	4	5	3	4	5	5	5	4	4	4	4.30	0.67	3	4	5	5	5	5	4.80	0.45
4	4	4	4	4	5	5	4	5	4	4	4.30	0.48	4	5	4	5	5	5	4.80	0.45
5	4	5	4	4	5	5	5	5	4	4	4.50	0.53	5	5	5	5	5	5	5.00	0.00
6	4	5	5	4	5	5	4	5	5	4	4.60	0.52	6	4	5	4	5	5	4.60	0.55
7	4	4	5	4	4	5	5	5	4	3	4.30	0.67	7	5	4	4	5	5	4.60	0.55
8	3	5	3	4	5	5	5	5	5	4	4.40	0.84	8	4	5	5	5	5	4.80	0.45
9	3	5	5	4	5	5	5	5	4	5	4.60	0.70	9	4	5	4	5	5	4.60	0.55
10	4	4	4	4	5	5	5	4	4	4	4.30	0.48	10	5	5	4	5	5	4.80	0.45
11	4	5	4	4	4	5	5	5	4	4	4.40	0.52	11	5	5	4	5	5	4.80	0.45
12	4	5	4	4	5	5	5	4	4	3	4.30	0.67	12	5	5	4	5	5	4.80	0.45
13	4	5	5	4	5	5	5	5	4	4	4.60	0.52	13	5	5	4	4	5	4.60	0.55
เฉลี่ย											4.38	0.60	เฉลี่ย					4.71	0.46	

ตารางที่ ข.6 ผลการประเมินคุณภาพของใบงานการทดลองที่ 3 โดยผู้เชี่ยวชาญ และผู้ทรงคุณวุฒิมระดับอาชีวศึกษา

รายการ	ผู้เชี่ยวชาญ (คนที่)										$\bar{X}$	S.D.	รายการ	ผู้ทรงคุณวุฒิมระดับอาชีวศึกษา (คนที่)					$\bar{X}$	S.D.
	1	2	3	4	5	6	7	8	9	10				1	2	3	4	5		
1	4	5	4	3	4	4	4	5	5	4	4.20	0.63	1	4	5	5	5	4	4.60	0.55
2	4	5	5	4	4	5	5	5	5	3	4.50	0.71	2	5	5	5	5	5	5.00	0.00
3	3	5	5	4	5	5	5	5	5	4	4.60	0.70	3	4	5	5	5	5	4.80	0.45
4	4	5	4	4	5	5	5	5	4	4	4.50	0.53	4	5	4	5	5	5	4.80	0.45
5	4	5	4	4	5	5	5	5	4	4	4.50	0.53	5	5	4	4	5	5	4.60	0.55
6	4	4	4	4	5	5	5	5	4	3	4.30	0.67	6	5	5	5	5	5	5.00	0.00
7	4	4	5	4	4	5	4	5	4	3	4.20	0.63	7	4	4	4	5	5	4.40	0.55
8	4	4	4	4	5	5	5	5	4	4	4.40	0.52	8	5	5	5	5	5	5.00	0.00
9	3	5	4	4	5	5	5	5	4	5	4.50	0.71	9	5	5	4	5	5	4.80	0.45
10	4	5	4	4	5	5	5	5	4	4	4.50	0.53	10	4	4	4	5	5	4.40	0.55
11	4	5	4	4	5	5	5	5	3	4	4.40	0.70	11	4	5	4	5	5	4.60	0.55
12	4	5	5	4	5	5	4	5	4	3	4.40	0.70	12	4	4	4	5	5	4.40	0.55
13	4	5	5	3	5	5	5	5	4	4	4.50	0.71	13	5	4	4	4	4	4.20	0.45
เฉลี่ย											4.42	0.64	เฉลี่ย					4.66	0.39	

ตารางที่ ข.7 ผลการประเมินคุณภาพของใบงานการทดลองที่ 4 โดยผู้เชี่ยวชาญ และผู้ทรงคุณวุฒิระดับอาชีวศึกษา

รายการ	ผู้เชี่ยวชาญ (คนที่)										$\bar{X}$	S.D.	รายการ	ผู้ทรงคุณวุฒิระดับอาชีวศึกษา (คนที่)					$\bar{X}$	S.D.
	1	2	3	4	5	6	7	8	9	10				1	2	3	4	5		
1	4	5	5	3	4	4	4	5	4	4	4.20	0.63	1	5	5	5	5	4	4.80	0.45
2	4	5	4	4	4	5	5	5	4	3	4.30	0.67	2	5	5	5	5	5	5.00	0.00
3	4	4	5	4	5	5	5	5	4	4	4.50	0.53	3	5	5	5	5	5	5.00	0.00
4	4	5	5	4	5	5	5	5	4	4	4.60	0.52	4	5	4	5	5	5	4.80	0.45
5	4	5	4	4	5	5	5	5	4	4	4.50	0.53	5	5	4	5	5	5	4.80	0.45
6	4	5	4	4	5	5	5	5	3	4	4.40	0.70	6	5	5	5	5	5	5.00	0.00
7	4	4	4	4	4	5	5	5	3	3	4.10	0.74	7	4	5	4	5	5	4.60	0.55
8	4	5	4	4	5	5	5	5	4	4	4.50	0.53	8	4	5	5	5	5	4.80	0.45
9	3	5	5	4	5	5	5	5	4	5	4.60	0.70	9	5	5	4	5	5	4.80	0.45
10	4	5	5	4	5	5	5	5	4	4	4.60	0.52	10	4	4	4	5	5	4.40	0.55
11	4	5	4	4	5	5	5	5	4	4	4.50	0.53	11	4	5	4	5	5	4.60	0.55
12	4	5	4	4	5	5	5	5	4	3	4.40	0.70	12	5	4	4	5	5	4.60	0.55
13	4	5	5	3	5	5	5	5	4	4	4.50	0.71	13	5	4	4	4	5	4.40	0.55
เฉลี่ย											4.44	0.61	เฉลี่ย					4.74	0.38	

ตารางที่ ข.8 ผลการประเมินคุณภาพของใบงานการทดลองที่ 5 โดยผู้เชี่ยวชาญ และผู้ทรงคุณวุฒิระดับอาชีวศึกษา

รายการ	ผู้เชี่ยวชาญ (คนที่)										$\bar{X}$	S.D.	รายการ	ผู้ทรงคุณวุฒิระดับอาชีวศึกษา (คนที่)					$\bar{X}$	S.D.
	1	2	3	4	5	6	7	8	9	10				1	2	3	4	5		
1	4	4	5	3	4	4	4	5	4	4	4.10	0.57	1	5	5	5	5	4	4.80	0.45
2	4	5	5	4	4	5	5	4	4	3	4.30	0.67	2	5	4	5	5	4	4.60	0.55
3	3	5	5	4	5	5	4	5	4	4	4.40	0.70	3	5	5	5	5	5	5.00	0.00
4	4	5	5	4	5	5	5	5	5	4	4.70	0.48	4	5	5	5	5	5	5.00	0.00
5	4	5	4	4	5	5	5	5	4	4	4.50	0.53	5	5	4	5	5	5	4.80	0.45
6	4	4	4	4	5	5	4	5	4	4	4.30	0.48	6	5	5	5	5	5	5.00	0.00
7	4	5	5	4	4	5	5	5	4	3	4.40	0.70	7	5	5	5	5	4	4.80	0.45
8	3	5	5	4	5	5	5	5	4	4	4.50	0.71	8	4	5	5	5	5	4.80	0.45
9	4	5	4	4	5	5	5	5	4	5	4.60	0.52	9	5	5	4	5	5	4.80	0.45
10	4	5	5	4	5	5	5	4	4	4	4.50	0.53	10	4	4	5	5	4	4.40	0.55
11	4	5	5	4	5	5	5	5	3	4	4.50	0.71	11	4	4	4	5	5	4.40	0.55
12	4	5	5	4	5	5	5	5	4	3	4.50	0.71	12	5	4	4	5	5	4.60	0.55
13	4	5	5	3	5	5	4	4	4	4	4.30	0.67	13	5	4	4	4	5	4.40	0.55
เฉลี่ย											4.43	0.61	เฉลี่ย					4.72	0.38	

ตารางที่ ข.9 ผลการประเมินคุณภาพของใบงานการทดลองที่ 6 โดยผู้เชี่ยวชาญ และผู้ทรงคุณวุฒิระดับอาชีวศึกษา

รายการ	ผู้เชี่ยวชาญ (คนที่)										$\bar{X}$	S.D.	รายการ	ผู้ทรงคุณวุฒิระดับอาชีวศึกษา (คนที่)					$\bar{X}$	S.D.
	1	2	3	4	5	6	7	8	9	10				1	2	3	4	5		
1	4	5	4	3	4	4	4	5	4	3	4.00	0.67	1	5	5	5	5	4	4.80	0.45
2	4	5	4	3	4	5	5	5	4	3	4.20	0.79	2	5	4	5	5	5	4.80	0.45
3	4	5	4	4	5	5	5	5	4	4	4.50	0.53	3	5	5	5	5	5	5.00	0.00
4	4	5	5	4	5	5	5	5	4	4	4.60	0.52	4	5	4	5	5	5	4.80	0.45
5	4	4	5	4	5	5	4	5	4	4	4.40	0.52	5	5	5	5	5	5	5.00	0.00
6	4	4	5	4	5	5	5	5	3	3	4.30	0.82	6	5	5	5	5	5	5.00	0.00
7	4	5	4	4	4	5	5	5	4	3	4.30	0.67	7	5	5	4	5	5	4.80	0.45
8	4	5	4	4	5	5	5	5	4	4	4.50	0.53	8	4	5	5	5	5	4.80	0.45
9	4	5	5	4	5	5	5	5	4	5	4.70	0.48	9	4	5	4	5	5	4.60	0.55
10	3	5	5	4	5	5	5	5	4	4	4.50	0.71	10	5	4	4	5	5	4.60	0.55
11	4	5	5	4	5	5	5	5	3	4	4.50	0.71	11	4	4	4	5	5	4.40	0.55
12	4	4	4	4	5	5	5	5	4	3	4.30	0.67	12	5	4	3	5	4	4.20	0.84
13	4	5	5	3	5	5	5	5	4	4	4.50	0.71	13	5	4	3	4	5	4.20	0.84
เฉลี่ย											4.41	0.64	เฉลี่ย					4.69	0.43	

ตารางที่ ข.10 ผลการประเมินคุณภาพของใบงานการทดลองที่ 7 โดยผู้เชี่ยวชาญ และผู้ทรงคุณวุฒิระดับอาชีวศึกษา

รายการ	ผู้เชี่ยวชาญ (คนที่)										$\bar{X}$	S.D.	รายการ	ผู้ทรงคุณวุฒิระดับอาชีวศึกษา (คนที่)					$\bar{X}$	S.D.
	1	2	3	4	5	6	7	8	9	10				1	2	3	4	5		
1	4	5	5	3	4	4	4	5	4	3	4.10	0.74	1	5	5	5	5	4	4.80	0.45
2	4	5	5	3	4	5	5	5	4	3	4.30	0.82	2	5	5	5	5	4	4.80	0.45
3	3	4	4	4	5	5	5	5	4	4	4.30	0.67	3	5	5	5	5	5	5.00	0.00
4	4	5	5	4	5	5	5	5	4	4	4.60	0.52	4	5	5	5	5	5	5.00	0.00
5	4	5	5	4	5	5	5	5	4	4	4.60	0.52	5	5	4	5	5	5	4.80	0.45
6	4	4	4	4	5	5	5	5	4	4	4.40	0.52	6	5	4	5	5	5	4.80	0.45
7	4	5	5	4	4	5	5	5	4	4	4.50	0.53	7	4	5	4	5	4	4.40	0.55
8	4	5	4	4	5	5	5	5	4	4	4.50	0.53	8	4	5	5	5	5	4.80	0.45
9	4	5	4	4	5	5	5	5	4	4	4.50	0.53	9	5	5	4	5	5	4.80	0.45
10	4	5	5	4	5	5	5	5	4	4	4.60	0.52	10	4	4	4	5	5	4.40	0.55
11	4	5	5	4	5	5	5	5	3	4	4.50	0.71	11	4	4	4	5	4	4.20	0.45
12	4	5	4	4	5	5	5	5	4	3	4.40	0.70	12	5	4	3	5	5	4.40	0.89
13	4	5	5	3	5	5	5	5	4	4	4.50	0.71	13	5	4	4	4	5	4.40	0.55
เฉลี่ย											4.45	0.62	เฉลี่ย					4.66	0.44	

ตารางที่ ข.11 ผลการประเมินคุณภาพของใบงานการทดลองที่ 8 โดยผู้เชี่ยวชาญ และผู้ทรงคุณวุฒิระดับอาชีวศึกษา

รายการ	ผู้เชี่ยวชาญ (คนที่)										$\bar{X}$	S.D.	รายการ	ผู้ทรงคุณวุฒิระดับอาชีวศึกษา (คนที่)					$\bar{X}$	S.D.
	1	2	3	4	5	6	7	8	9	10				1	2	3	4	5		
1	4	5	5	3	4	4	4	5	4	3	4.10	0.74	1	5	5	5	5	4	4.80	0.45
2	4	5	5	3	4	5	4	5	4	3	4.20	0.79	2	5	5	5	5	5	5.00	0.00
3	3	5	4	4	5	5	5	5	4	4	4.40	0.70	3	5	5	5	5	5	5.00	0.00
4	4	4	5	4	5	5	5	5	4	4	4.50	0.53	4	5	5	5	5	5	5.00	0.00
5	4	4	5	4	5	5	5	5	4	4	4.50	0.53	5	5	5	5	5	5	5.00	0.00
6	4	5	5	4	5	5	5	5	4	3	4.50	0.71	6	5	5	5	5	5	5.00	0.00
7	4	5	4	4	4	5	5	5	4	3	4.30	0.67	7	4	5	4	5	5	4.60	0.55
8	4	4	4	4	5	5	5	5	4	4	4.40	0.52	8	5	5	5	5	5	5.00	0.00
9	4	5	5	4	5	5	5	5	4	4	4.60	0.52	9	5	5	4	5	5	4.80	0.45
10	4	5	4	4	5	5	5	5	4	4	4.50	0.53	10	5	4	4	5	5	4.60	0.55
11	4	5	4	4	5	5	5	5	3	4	4.40	0.70	11	5	4	4	5	5	4.60	0.55
12	4	5	4	4	5	5	4	5	4	3	4.30	0.67	12	5	4	4	5	5	4.60	0.55
13	4	5	5	3	5	5	4	5	4	4	4.40	0.70	13	5	4	4	4	5	4.40	0.55
เฉลี่ย											4.39	0.64	เฉลี่ย					4.80	0.28	

ตารางที่ ข.12 ผลการประเมินคุณภาพของใบงานการทดลองที่ 9 โดยผู้เชี่ยวชาญและผู้ทรงคุณวุฒิระดับอาชีวศึกษา

รายการ	ผู้เชี่ยวชาญ (คนที่)										$\bar{X}$	S.D.	รายการ	ผู้ทรงคุณวุฒิระดับอาชีวศึกษา (คนที่)					$\bar{X}$	S.D.
	1	2	3	4	5	6	7	8	9	10				1	2	3	4	5		
1	4	5	4	3	4	4	4	5	4	3	4.00	0.67	1	5	5	5	5	4	4.80	0.45
2	4	4	5	3	4	5	5	5	4	3	4.20	0.79	2	5	5	5	5	5	5.00	0.00
3	4	4	4	4	5	5	5	5	4	4	4.40	0.52	3	5	5	5	5	5	5.00	0.00
4	4	5	5	4	5	5	5	5	4	4	4.60	0.52	4	5	5	5	5	5	5.00	0.00
5	4	5	5	4	5	5	5	5	4	4	4.60	0.52	5	5	5	5	5	5	5.00	0.00
6	4	5	4	4	5	5	5	5	4	3	4.40	0.70	6	5	5	4	5	4	4.60	0.55
7	4	5	4	4	4	5	5	5	4	3	4.30	0.67	7	4	4	4	5	5	4.40	0.55
8	4	5	5	4	5	5	5	5	4	4	4.60	0.52	8	5	5	5	5	5	5.00	0.00
9	4	5	5	4	5	5	5	5	4	4	4.60	0.52	9	5	5	4	5	5	4.80	0.45
10	4	5	4	4	5	5	5	5	3	4	4.40	0.70	10	5	4	4	5	5	4.60	0.55
11	4	5	5	4	5	5	5	5	3	4	4.50	0.71	11	5	4	4	5	5	4.60	0.55
12	4	4	4	4	5	5	4	5	4	3	4.20	0.63	12	5	4	4	5	5	4.60	0.55
13	4	5	5	3	5	5	5	5	3	4	4.40	0.84	13	5	4	4	4	5	4.40	0.55
เฉลี่ย											4.40	0.64	เฉลี่ย					4.75	0.32	

ตารางที่ ข.13 ผลการประเมินคุณภาพของใบงานการทดลองที่ 10 โดยผู้เชี่ยวชาญ และผู้ทรงคุณวุฒิระดับอาชีวศึกษา

รายการ	ผู้เชี่ยวชาญ (คนที่)										$\bar{X}$	S.D.	รายการ	ผู้ทรงคุณวุฒิระดับอาชีวศึกษา (คนที่)					$\bar{X}$	S.D.
	1	2	3	4	5	6	7	8	9	10				1	2	3	4	5		
1	4	5	4	3	4	4	4	5	4	3	4.00	0.67	1	5	5	5	5	4	4.80	0.45
2	4	5	4	3	4	5	5	5	4	3	4.20	0.79	2	5	5	5	5	4	4.80	0.45
3	4	4	4	4	5	5	5	5	4	4	4.40	0.52	3	5	5	5	5	5	5.00	0.00
4	4	4	5	4	5	5	5	5	4	4	4.50	0.53	4	5	5	5	5	5	5.00	0.00
5	4	5	4	4	5	5	5	5	4	4	4.50	0.53	5	5	5	5	5	5	5.00	0.00
6	4	5	4	4	5	5	5	5	4	3	4.40	0.70	6	5	5	5	5	5	5.00	0.00
7	4	5	5	4	4	5	5	5	4	3	4.40	0.70	7	4	5	5	5	5	4.80	0.45
8	4	5	4	4	5	5	5	5	4	4	4.50	0.53	8	5	5	4	5	5	4.80	0.45
9	4	5	4	4	5	5	5	5	4	4	4.50	0.53	9	5	5	4	5	5	4.80	0.45
10	4	5	4	4	5	5	5	5	4	4	4.50	0.53	10	5	4	4	5	5	4.60	0.55
11	4	5	4	4	5	5	5	5	2	4	4.30	0.95	11	5	4	4	5	4	4.40	0.55
12	4	4	4	4	5	5	5	5	2	3	4.10	0.99	12	5	4	3	5	5	4.40	0.89
13	4	5	4	3	5	5	5	5	3	4	4.30	0.82	13	5	4	3	4	4	4.00	0.71
เฉลี่ย											4.35	0.67	เฉลี่ย					4.72	0.38	

ตารางที่ ข.14 ผลการประเมินคุณภาพของใบงานการทดลองที่ 11 โดยผู้เชี่ยวชาญ และผู้ทรงคุณวุฒิระดับอาชีวศึกษา


รายการ	ผู้เชี่ยวชาญ (คนที่)										$\bar{X}$	S.D.	รายการ	ผู้ทรงคุณวุฒิระดับอาชีวศึกษา (คนที่)					$\bar{X}$	S.D.
	1	2	3	4	5	6	7	8	9	10				1	2	3	4	5		
1	4	5	4	3	4	4	4	5	4	3	4.00	0.67	1	5	5	5	5	4	4.80	0.45
2	4	5	4	3	4	5	5	5	4	3	4.20	0.79	2	5	5	5	5	5	5.00	0.00
3	4	5	4	4	5	5	4	5	4	4	4.40	0.52	3	5	5	5	5	5	5.00	0.00
4	4	4	5	4	5	5	5	5	4	4	4.50	0.53	4	5	5	5	5	5	5.00	0.00
5	4	5	5	4	5	5	5	5	4	4	4.60	0.52	5	5	5	5	4	4.80	0.45	
6	4	4	4	4	5	5	5	5	4	3	4.30	0.67	6	5	5	5	5	5	5.00	0.00
7	4	5	5	4	4	5	4	5	4	3	4.30	0.67	7	5	5	5	5	5	5.00	0.00
8	4	5	4	4	5	5	5	5	4	4	4.50	0.53	8	4	5	5	5	5	4.80	0.45
9	4	5	5	4	5	5	5	5	4	4	4.60	0.52	9	4	5	4	5	5	4.60	0.55
10	3	5	5	4	5	5	5	5	4	4	4.50	0.71	10	5	4	4	5	5	4.60	0.55
11	4	5	5	4	5	5	5	5	3	4	4.50	0.71	11	5	4	4	5	4	4.40	0.55
12	4	5	4	4	5	5	5	5	4	3	4.40	0.70	12	5	4	4	5	5	4.60	0.55
13	4	5	4	3	5	5	5	5	4	4	4.40	0.70	13	5	4	4	4	5	4.40	0.55
เฉลี่ย											4.40	0.63	เฉลี่ย					4.77	0.31	

ตารางที่ ข.15 ผลการประเมินคุณภาพของใบงานการทดลองที่ 12 โดยผู้เชี่ยวชาญ และผู้ทรงคุณวุฒิระดับอาชีวศึกษา

รายการ	ผู้เชี่ยวชาญ (คนที่)										$\bar{X}$	S.D.	รายการ	ผู้ทรงคุณวุฒิระดับอาชีวศึกษา (คนที่)					$\bar{X}$	S.D.
	1	2	3	4	5	6	7	8	9	10				1	2	3	4	5		
1	4	5	4	3	4	4	4	5	5	3	4.10	0.74	1	5	5	5	5	4	4.80	0.45
2	4	5	4	3	4	5	5	5	5	3	4.30	0.82	2	5	5	5	5	5	5.00	0.00
3	4	5	4	4	5	5	5	5	5	4	4.60	0.52	3	5	5	5	5	5	5.00	0.00
4	4	5	5	4	5	5	5	5	5	4	4.70	0.48	4	5	5	5	5	5	5.00	0.00
5	4	4	5	4	5	5	5	5	5	4	4.60	0.52	5	5	5	5	5	5	5.00	0.00
6	4	4	5	4	5	5	5	5	5	3	4.50	0.71	6	5	5	5	5	4	4.80	0.45
7	4	5	4	4	4	5	5	5	5	3	4.40	0.70	7	5	5	4	5	5	4.80	0.45
8	4	5	5	4	5	5	5	5	5	4	4.70	0.48	8	4	5	5	5	5	4.80	0.45
9	4	5	5	4	5	5	5	5	5	4	4.70	0.48	9	4	5	4	5	4	4.40	0.55
10	4	5	4	4	5	5	5	5	5	4	4.60	0.52	10	5	4	4	5	5	4.60	0.55
11	4	5	4	4	5	5	5	5	3	4	4.40	0.70	11	5	4	4	5	5	4.60	0.55
12	4	4	4	4	5	5	5	5	4	3	4.30	0.67	12	5	4	4	5	5	4.60	0.55
13	4	5	5	3	5	5	5	5	4	4	4.50	0.71	13	5	4	3	4	5	4.20	0.84
เฉลี่ย											4.49	0.62	เฉลี่ย					4.74	0.37	

## ประวัติผู้เขียน

ชื่อ	นายอนันต์ศักดิ์ พงษ์เสถียรศักดิ์
วัน เดือน ปีเกิด	1 ตุลาคม พ.ศ. 2514
ภูมิลำเนา	32/1 ถนนท่าวสุระ อำเภอเมือง จังหวัดนครราชสีมา 30000
ที่อยู่ปัจจุบัน	230/4 ตำบลหนองแจ้งใหญ่ อำเภอบัวใหญ่ จังหวัดนครราชสีมา 30120
ประวัติการศึกษา	ระดับปริญญาตรี วิศวกรรมศาสตรบัณฑิต สาขาวิชาวิศวกรรม โทรคมนาคม สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง พ.ศ.2538 ระดับปริญญาโท วิศวกรรมศาสตรมหาบัณฑิต สาขาวิชาวิศวกรรม ไฟฟ้าสื่อสาร สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง พ.ศ.2548
ประวัติการทำงาน	ครู คศ. 1 ประจำแผนกอิเล็กทรอนิกส์ คณะ ไฟฟ้า-อิเล็กทรอนิกส์ วิทยาลัย การอาชีพบัวใหญ่ อำเภอบัวใหญ่ จังหวัดนครราชสีมา
สถานที่ทำงาน	วิทยาลัยการอาชีพบัวใหญ่ อำเภอบัวใหญ่ จังหวัดนครราชสีมา 30120



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้