


เครื่องขยายเสียงคลาสดีแบบสเตอริโอ  
CLASS D STEREO POWER AMPLIFIER



ปริญญานิพนธ์นี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรปริญญาวิศวกรรมศาสตรบัณฑิต  
สาขาวิชาวิศวกรรมอิเล็กทรอนิกส์  
คณะวิศวกรรมศาสตร์  
สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง  
ปีการศึกษา 2557

เครื่องขยายเสียงคลาสดีแบบสเตอริโอ

CLASS D STEREO POWER AMPLIFIER



ปริญญานิพนธ์นี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรวิศวกรรมศาสตรบัณฑิต

สาขาวิชาวิศวกรรมอิเล็กทรอนิกส์

คณะวิศวกรรมศาสตร์

สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

ปีการศึกษา 2557

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ปริญญาานิพนธ์ปีการศึกษา 2557

สาขาวิชา วิศวกรรมอิเล็กทรอนิกส์

คณะ วิศวกรรมศาสตร์

เรื่อง เครื่องขยายเสียงคลาสดีแบบสเตอริโอ

CLASS D STEREO POWER AMPLIFIER

ผู้จัดทำ	นายชวรา	ชมภูพิน	รหัสนักศึกษา	54010291
	นายธนกร	วัฒนานุกิจ	รหัสนักศึกษา	54010530
	นายธีรพล	ศิริทรัพย์	รหัสนักศึกษา	54010630

ปริญญาานิพนธ์นี้ผ่านการตรวจสอบโดยอาจารย์ที่ปรึกษาแล้ว



( ผู้ช่วยศาสตราจารย์ ประภากร สุวรรณะ )

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## กิตติกรรมประกาศ

ปริญญานิพนธ์ฉบับนี้สำเร็จลุล่วงโดยสมบูรณ์เพราะได้รับคำแนะนำและคำปรึกษาจากผศ.ประภากรสุววรรณซึ่งเป็นอาจารย์ที่ปรึกษาในการทำโครงการและรายงานในครั้งนี้ผู้จัดทำรู้สึกซาบซึ้งในความอนุเคราะห์ของท่านและขอกราบขอบพระคุณเป็นอย่างสูง

นอกจากนี้ขอขอบพระคุณทุกท่านที่ให้ความช่วยเหลือตลอดจนให้คำแนะนำต่างๆรวมทั้งคุณค่าและประโยชน์อันพึงมีในโครงการและรายงานฉบับนี้ผู้จัดทำขอขอบแต่ผู้มีพระคุณทุกท่าน

ชวรา ชมภูพิน  
ธนกร วัฒนานุกิจ  
ธีรพล ศิริทรัพย์



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## สารบัญ

	หน้า
บทคัดย่อภาษาไทย.....	I
บทคัดย่อภาษาอังกฤษ.....	II
กิตติกรรมประกาศ.....	III
สารบัญ.....	IV
สารบัญภาพ.....	V
บทที่ 1 บทนำ .....	1
1.1 ความเป็นมาและความสำคัญ.....	1
1.2 วัตถุประสงค์ของการวิจัย.....	1
1.3 ขอบเขตการวิจัย.....	1
1.4 ประโยชน์ที่คาดว่าจะได้รับ.....	1
1.5เค้าโครงรายงาน.....	2
บทที่ 2 เอกสารและงานวิจัยที่เกี่ยวข้อง.....	3
2.1 เครื่องขยายเสียงคลาสดี(Class D).....	3
2.2 Pulse width modulation.....	4
2.3 ดิวตี้ไซเคิล (Duty Cycle).....	5
2.4 การมอดูเลตทางความถี่ของพัลส์ PWM.....	6
2.5 หลักการเปรียบเทียบสัญญาณ.....	7
2.6 การออกแบบวงจรพัลส์วิดท์มอดูเลชั่น.....	7
Pulse Width Modulation: PWM พร้อมการทดสอบวงจร	
2.7 อุปกรณ์เชื่อมต่อทางแสง (Opto-couplers).....	12
2.8 เครื่องกำเนิดสัญญาณ.....	14
2.9 วงจรกรองความถี่ต่ำผ่าน (Low Pass Filter).....	16
2.10 Over modulation.....	17
2.11 คำศัพท์ที่เกี่ยวข้องกับ Power Amplifier.....	18
บทที่ 3 การคำนวณและการออกแบบ.....	19
3.1 วงจร Pulse width modulator.....	19
3.2 ภาค Power State.....	22

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## สารบัญ(ต่อ)

	หน้า
3.3 วงจรกรองความถี่ต่ำผ่าน (Low pass filter).....	26
3.4 หลักการคำนวณ .....	28
บทที่ 4 ผลการวิเคราะห์การทดลอง.....	29
4.1 รูปสัญญาณ ณ จุด ขาออกของวงจร.....	29
4.2 กำลังไฟฟ้าขาออกของวงจร.....	35
บทที่ 5 สรุปผลการวิจัย อภิปรายผล และข้อเสนอแนะ.....	36
5.1 สรุปผลการวิจัย.....	36
5.2 อภิปรายผลการวิจัย.....	36
บรรณานุกรม.....	37
ภาคผนวก.....	38



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## สารบัญรูป

รูปที่	หน้า
2.1 ไดอะแกรมวงจรเครื่องขยายเสียงคลาสดี.....	3
2.2 แสดงการสร้างของสัญญาณ Pulse Width Modulation.....	4
2.3 แสดงวงจรของการทำสัญญาณ Pulse Width Modulation.....	5
2.4 แสดงกราฟ Duty cycle = (ช่วงความกว้างของพัลส์ที่มีสถานะลอจิก high/คาบเวลาทั้งหมดของสัญญาณ) X100%.....	6
2.5 การเปรียบเทียบสัญญาณมอดูเลตกับสัญญาณพาหะ.....	6
2.6 สัญญาณมอดูเลตกับสัญญาณพาหะ.....	7
2.7 แสดงการออกแบบวงจร และสัญญาณ Pulse Width Modulation.....	7
2.8 ลักษณะของวงจรพัลส์วิดท์มอดูเลตขั้น.....	8
2.9 ลักษณะของสัญญาณที่ได้จากวงจรพัลส์วิดท์มอดูเลตขั้น.....	9
2.10 ลักษณะของค่าดิวตีไซเคิล (Duty Cycle).....	10
ของสัญญาณเอาต์พุตที่ได้จากวงจรพัลส์วิดท์มอดูเลตขั้น	
2.11 ลักษณะของค่าดิวตีไซเคิล (Duty Cycle) ของสัญญาณเอาต์พุต.....	11
ที่ได้จากค่าความสัมพันธ์ระหว่างค่าของแรงดัน ( $V_{in}$ ) กับค่าของแรงดัน ( $V_{ref}$ )	
2.12 สัญลักษณ์ทางไฟฟ้าของอุปกรณ์เชื่อมต่อทางแสง.....	12
2.13 สัญลักษณ์ทางไฟฟ้าและตัวถังของ 4N35 แบบ 6 ขา.....	13
2.14 ตัวอย่างอุปกรณ์เชื่อมต่อทางแสงที่ใช้ตัวถังแบบต่างๆ.....	14
2.15 รูปสัญญาณรูปสี่เหลี่ยมที่มีค่าดิวตีไซเคิลต่างๆ.....	16
2.16 วงจรกรองสัญญาณความถี่ต่ำอันดับต่างๆ.....	16
และกราฟแสดงอัตราขยายแรงดันเชิงความถี่ (db)	
2.17 แสดงการผสมคลื่นมากเกินไป (Over Modulation).....	17
3.1 แสดงวงจรในส่วนของ MC14011.....	19
3.2 แสดงวงจรในส่วนของ MC14029.....	20
3.3 แสดงวงจรในส่วนของบัฟเฟอร์.....	20

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## สารบัญรูป(ต่อ)

รูปที่	หน้า
3.4 แสดงวงจรในส่วนของวงจรอินทิเกรเตอร์(Integrator Circuit).....	21
3.5 แสดงวงจรในส่วนของวงจรเปรียบเทียบ (Comparator Circuit).....	21
3.6 แสดงวงจรในส่วนของวงจรส่งผ่านสัญญาณ (Optocouple).....	22
3.7 แสดงตาราง Truth table ที่จะทำให้ได้ค่า Output ออกมา.....	23
3.8 แสดงวงจรในส่วนของวงจรแรงดันอ้างอิง (Reference Voltage).....	23
3.9 แสดงวงจรในส่วนของวงจรคงที่แรงดัน (Voltage Regulator).....	24
3.10 แสดงวงจรในส่วนของวงจร Gate driver.....	24
3.11 แสดงวงจรในส่วนของ Switching MOSFET.....	25
3.12 แสดงวงจรในส่วนของวงจรกรองความถี่ต่ำผ่าน (Low pass filter).....	26
3.13 แสดงการออกแบบวงจรกรองความถี่ต่ำผ่าน.....	27
4.1 แสดงถึงวงจรงและภาพสัญญาณของ Output ของวงจร Clock Generator.....	29
4.2 แสดงถึงวงจรงและภาพสัญญาณของ Output ของวงจรหารความถี่ (MC14029).....	29
4.3 แสดงถึงวงจรงและภาพสัญญาณของวงจร Buffer.....	30
4.4 แสดงวงจรและสัญญาณ ในส่วนของ Input Signal 1 kHz.....	30
4.5 แสดงถึงวงจรงและสัญญาณ Output ของ LM318.....	31
4.6 แสดงถึงวงจรงและสัญญาณของ Input LM361 (ขา 3).....	32
4.7 แสดงถึงวงจรงและสัญญาณของ Output inverting เทียบกับ non-inverting (LM361).....	32
4.8 แสดงถึงวงจรงและสัญญาณ Output 6n137 (Opto Couple) ทั้ง 2 ช่องทาง.....	33
(Part +, Part -)	
4.9 แสดงถึงวงจรงและสัญญาณ Output ของวงจรขั้วเกต (TC4429) ทั้ง 2 ช่องทาง.....	34
(Part +, Part -)	
4.10 แสดงถึงวงจรงและสัญญาณ Output ของวงจรกรองความถี่ต่ำผ่าน.....	34
(Low pass filter)Load 8 $\Omega$	

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

หัวข้อปริญญานิพนธ์	เครื่องขยายเสียงคลาสดีแบบสเตอริโอ			
นักศึกษา	นายชวรา	ชมภูพิน	รหัสนักศึกษา	54010291
	นายธนกร	วัฒนานุกิจ	รหัสนักศึกษา	54010530
	นายธีรพล	ศิริทรัพย์	รหัสนักศึกษา	54010630
ปริญญา	วิศวกรรมศาสตรบัณฑิต			
สาขาวิชา	วิศวกรรมอิเล็กทรอนิกส์			
ปีการศึกษา	2557			
อาจารย์ที่ปรึกษา	ผู้ช่วยศาสตราจารย์ ประภากร สุวรรณะ			

### บทคัดย่อ

รายงานฉบับนี้อธิบายถึงการออกแบบ เครื่องขยายเสียงแบบสเตอริโอ คลาสดี 100W ซึ่งใช้หลักการของ Pulse width modulation ในการสร้างสัญญาณโดยใช้คอมพาราเตอร์เป็นตัวเปรียบเทียบสัญญาณพาห์ กับสัญญาณขาเข้า ซึ่งสัญญาณพาห์จะเป็นสัญญาณสามเหลี่ยมหรือฟันเลื่อย ซึ่งขณะทำการเปรียบเทียบสัญญาณระหว่างสองสัญญาณซึ่งเมื่อเปรียบเทียบออกมาจะใช้หลักการที่ว่า ถ้าสัญญาณขาเข้ามีค่าสูงกว่าสัญญาณพาห์ สัญญาณขาออกที่ออกมาจะมีค่าเป็น +V(high) แต่ถ้าสัญญาณขาเข้ามีค่าต่ำกว่าสัญญาณพาห์ สัญญาณขาออกจะมีค่าเป็น 0 (low) เมื่อทำการมอดดูเลตสัญญาณเสร็จแล้วจะได้สัญญาณพัลส์เพื่อนำสัญญาณที่ได้ไปทำการขับมอสเฟสให้ทำงาน จากนั้นทำการกรองสัญญาณความถี่ต่ำผ่านเพื่อนำสัญญาณที่ได้ไปเข้ากับโหลด

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Thesis Title	CLASS D STEREO POWER AMPLIFIER
Students	Mr. ChawaraChomphuphuen Mr.ThanakornWattananukit Mr.TeerapolSirisub
Degree	Bachelor of Engineering
Major Program	Electronic Engineering
Year	2014
Thesis Advisor	Assist.Prof.PrapakornSuwanna

## ABSTRACT

This report describes the design of 100W Stereo class D amplifier, The element method of Pulse width modulation are include input signal and carrier signal. Comparator IC used to compare the input signal and carrier signal(saw tooth or triangle wave). While comparing both signal , if input signal voltage is higher than carrier signal, Output signal is +V(high) in the other hand if input signal is lower than carrier signal , output will be 0V(low). At the end of the pulse width modulation process, output signal is pulse signal use to drive Mosfet to work, then operating the signal by low pass filter and bring the signal to load.

# บทที่ 1

## บทนำ

### 1.1 ความเป็นมาและความสำคัญ

เครื่องขยายเสียง (Audio Amplifier) ถือได้ว่ามีบทบาทที่สำคัญอย่างยิ่ง ช่วยเผยแพร่ข้อมูลข่าวสารเสียงเพลง และความบันเทิงทุกรูปแบบ ไม่ว่าจะเป็นงานระบบเสียงที่ใช้ในบ้าน รถยนต์ห้องประชุมและอีกหลายๆด้าน เครื่องขยายเสียงหรือเรียกว่าเพาเวอร์แอมป์ได้พัฒนาอย่างต่อเนื่องมีอยู่ด้วยกันหลายคลาส เช่น คลาส A คลาส B คลาส AB คลาส D เป็นต้น ซึ่งแต่ละคลาสก็จะมีหลักการและรูปแบบวงจรภาคขยายต่างกัน และมีข้อดีข้อเสียที่แตกต่างกันไป

เมื่อยุคของความเป็นดิจิทัลได้เกิดขึ้น สิ่งของเครื่องใช้ที่เป็นอิเล็กทรอนิกส์ต่างก็พยายามปรับปรุงตัวเองจากรูปแบบอนาล็อกมาเป็นดิจิทัล ด้วยเหตุผลทางการตลาด แต่มันก็ไม่ได้เกิดขึ้นหรือเปลี่ยนแปลงทันทีทันใด และปัจจุบันก็ยังคงมีอุปกรณ์บางอย่างที่ยังคงจำเป็นต้องใช้ในรูปแบบอนาล็อกอยู่

### 1.2 วัตถุประสงค์

1.2.1 เพื่อศึกษาการสร้าและออกแบบวงจรขยายของเครื่องขยายเสียง

1.2.2 เพื่อศึกษาและใช้งาน Pulse Width Modulation

1.2.3 สามารถนำมาประยุกต์ใช้งานได้จริง

### 1.3 ขอบเขตการศึกษา

1.3.1 ศึกษาโปรเจกต์หัวข้อเรื่องเครื่องขยายเสียงแบบคลาส D โดยระยะเวลาในการ ศึกษาตั้งแต่ 16 มกราคม 2558 ถึง 30 เมษายน 2558

1.3.2 ศึกษาการรับสัญญาณ Pulse Width Modulation แล้วทำการบันทึกการตอบสนองของวงจรในรูปแบบของ รูปสัญญาณและความผิดพลาดเชิงเวลาที่ขาออกที่สัมพันธ์กับสัญญาณขาเข้าและแรงดันที่จ่ายเข้าไปให้กับวงจร

### 1.4 ประโยชน์ที่คาดว่าจะได้รับ

1.4.1 ได้ความรู้ในการออกแบบเครื่องขยายเสียงแบบคลาส D

1.4.2 ได้รู้จักการทำงานของสัญญาณ Pulse Width Modulation

1.4.3 ได้ความรู้เรื่องการคำนึงถึงของสัญญาณที่มีความถี่สูง ที่สัมพันธ์กับการออกแบบวงจร

1.4.4 สามารถนำไปใช้ได้จริงและนำไปประยุกต์ใช้ได้ภายในชีวิตประจำวัน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## 1.5 คำโครงการงาน

- 1.5.1 บทที่1 บทนำ
- 1.5.2 บทที่2 หลักการและทฤษฎีที่เกี่ยวข้อง
- 1.5.3 บทที่3 การคำนวณและการออกแบบ
- 1.5.4 บทที่4 ผลการทดลอง
- 1.5.5 บทที่5 สรุปผลการทดลอง



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


## บทที่ 2

# ทฤษฎีและงานวิจัยที่เกี่ยวข้อง

### 2.1 เครื่องขยายเสียงคลาสดี(Class D)

เครื่องขยายเสียงคลาสดี เป็นการผสมผสานระหว่างอนาล็อกและดิจิตอลหรือกล่าวได้ว่าเป็นดิจิตอลไม่ครบร้อยเปอร์เซ็นต์นั่นเอง เนื่องจากกระบวนการทางด้านสัญญาณยังใช้รูปแบบของอนาล็อกในบางส่วนเช่น การใช้สัญญาณพื่นเลื้อยในการแปลงสัญญาณเสียงให้เป็นสัญญาณพัลส์วิดมอด หรือ สัญญาณพัลส์ที่ปรับค่าคาบเวลาได้นั่นเอง (ในความเห็นของผู้เขียน คำว่า "ดิจิตอล" ต้องเป็นค่า ตรรกะ คือ "1" กับ "0" หรือ Hi-Low และมีค่าคาบเวลาที่คงที่ โดยมีสัญญาณนาฬิกาหลักเป็นตัวอ้างอิงในกระบวนการประมวลผล)

เมื่อได้สัญญาณพัลส์ออกมาแล้ว ก็นำไปขยายให้ใหญ่ขึ้นอีกที แล้วทำการกรองความถี่สูงออกและดึงเอาเฉพาะความถี่ที่ใช้งานออกสู่ลำโพง ซึ่งเป็นหลักการโดยรวม ซึ่งก็ยังมีรูปแบบของการทำงานของอนาล็อกอยู่นั่นเอง ส่วนที่เป็นรูปแบบดิจิตอลจะเป็นส่วนของการ ลด-เพิ่ม ของขนาดสัญญาณที่ควบคุมจากไมโครคอมพิวเตอร์ การแสดงผลทางจอแสดงผล การควบคุมสั่งงาน เป็นต้น รูปแบบของวงจรขยายเสียงคลาสดี แสดงเป็นไดอะแกรมแบบคร่าวๆดังรูปตัวอย่าง



รูปที่ 2.1 ไดอะแกรมวงจรเครื่องขยายเสียงคลาสดี

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## 2.2 Pulse width modulation

PWM ย่อมาจาก Pulse Width Modulation คือ การปรับความกว้างของพัลส์โดยการนำเอาสองสัญญาณมาเปรียบเทียบกันและสองสัญญาณที่ว่านี้ก็คือสัญญาณ "สามเหลี่ยม" กับสัญญาณที่ต้องการปรับความกว้างของพัลส์ ยกตัวอย่างเช่น ถ้านำสัญญาณไฟฟ้ากระแสตรงมาเปรียบเทียบกับสัญญาณสามเหลี่ยม ก็จะได้สัญญาณพัลส์ที่มีความกว้างคงที่






Fig. 1 PWM modulation of an error signal



รูปที่ 2.2 แสดงการสร้างของสัญญาณ Pulse Width Modulation

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

แต่ ถ้าเราจะไม่ใช้สัญญาณไฟฟ้ากระแสตรง แต่เรานำสัญญาณที่เปลี่ยนแปลงอยู่ตลอดเวลา มันจะเกิดพัลส์ที่มีความกว้างของพัลส์ก็จะเปลี่ยนแปลงตามสัญญาณที่นำมาเปรียบเทียบกับสัญญาณรูปสามเหลี่ยม



รูปที่ 2.3 แสดงวงจรของการทำสัญญาณ Pulse Width Modulation


เครื่องขยายเสียงคลาสดี เป็นการผสมผสานระหว่างอนาล็อกและดิจิตอลหรือกล่าวได้ว่า เป็นดิจิตอลไม่ครบร้อยเปอร์เซ็นต์นั่นเอง เนื่องจากกระบวนการทางด้านสัญญาณยังใช้รูปแบบของอนาล็อกในบางส่วนเช่น การใช้สัญญาณฟันเลื่อยในการแปลงสัญญาณเสียงให้เป็นสัญญาณพัลส์วิดมอด หรือ สัญญาณพัลส์ที่ปรับค่าคาบเวลาได้นั่นเอง (ในความเห็นของผู้เขียน คำว่า "ดิจิตอล" ต้องสัญญาณ PWM ประกอบด้วยส่วนต่าง ๆ ดังนี้

ความถี่ คือจำนวนรูปคลื่น ต่อวินาที ( Cycle / Second) ในการใช้งาน ความถี่จะต้องคงที่ไม่เปลี่ยนแปลง ความถี่ที่เหมาะสมในการใช้งานควบคุมอุปกรณ์กำลังต่าง ๆ คือ ตั้งแต่ 400 Hz - 10 KHz ส่วนความถี่ที่ใช้เป็นพาหะของสัญญาณเสียง (Audio) ควรจะสูงกว่า 50 KHz - 1 MHz

ดิวตี้ไซเคิล (Duty Cycle) เป็นค่าคาบเวลาช่วง ON ของไซเคิล โดยคิดเป็นเปอร์เซ็นต์ของ Full-cycle

### 2.3 ดิวตี้ไซเคิล (Duty Cycle)

ดิวตี้ไซเคิล(Duty cycle) คือช่วงความกว้างของพัลส์ที่มีสถานะลอจิก high โดยคิดสัดส่วนเป็น%จากความกว้างของพัลส์ทั้งหมด เช่น ถ้าหากค่าดิวตี้ไซเคิลมีค่าเท่ากับเท่ากับ 50% ก็หมายถึงใน 1 รูปสัญญาณพัลส์จะมีช่วงของสัญญาณที่เป็นสถานะลอจิก high อยู่ครึ่งหนึ่ง และสถานะลอจิก low อยู่อีกครึ่งหนึ่ง หากค่าดิวตี้ไซเคิลมีค่าเท่ากับ 100% ก็หมายความว่า จะไม่มีสถานะลอจิก low




รูปที่ 2.4 แสดงกราฟ Duty cycle = (ช่วงความกว้างของพัลส์ที่มีสถานะลอจิก high / คาบเวลาทั้งหมดของสัญญาณ) X100%

## 2.4 การมอดูเลตทางความกว้างของพัลส์ PWM

การมอดูเลชันทางความกว้างของพัลส์ PWM (Pulse Width Modulation) จะเป็นการปรับเปลี่ยนที่สัดส่วน และความกว้างของสัญญาณพัลส์ โดยความถี่ของสัญญาณพัลส์จะไม่มีเปลี่ยนแปลง การสร้างสัญญาณ PWM สามารถสร้างได้หลายวิธี เช่น สร้างจากวงจรมิตทริกเกอร์ สร้างจากการเปรียบเทียบกับสัญญาณฟันเลื่อยหรือสัญญาณสามเหลี่ยม หรือใช้วงจร Vco

การสร้างสัญญาณ PWM จากสัญญาณฟันเลื่อย (Saw tooth PWM)


การสร้างสัญญาณ PWM วิธีนี้ทำได้โดยการเปรียบเทียบกับสัญญาณ โดยประกอบด้วยสัญญาณที่เข้ามามอดูเลต กับสัญญาณพาหะ ดังรูป



รูปที่ 2.5 การเปรียบเทียบสัญญาณมอดูเลตกับสัญญาณพาหะ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## 2.5 หลักการเปรียบเทียบสัญญาณ




รูปที่ 2.6 สัญญาณมอดูเลตกับสัญญาณพาหะ

เมื่อพิจารณาจากรูปที่นำสัญญาณที่เข้ามามอดูเลต กับสัญญาณพาหะมาเปรียบเทียบโดยกรรช้อนกัน จะได้สัญญาณ output pwmออกจาก วงจร comparator ดังนี้

- 2.5.1. ถ้าสัญญาณข่าวสารมีขนาดสูงกว่าสัญญาณพินเลื่อย เอาต์พุตที่ได้จะเป็น High
- 2.5.2. ถ้าสัญญาณข่าวสารมีขนาดต่ำกว่าสัญญาณพินเลื่อย เอาต์พุตที่ได้จะเป็น Low

## 2.6 การออกแบบวงจรพัลส์วิตท์มอดูเลตขึ้น Pulse Width Modulation : PWM พร้อมการทดสอบวงจร




รูปที่ 2.7 แสดงการออกแบบวงจร และสัญญาณ Pulse Width Modulation

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


การออกแบบวงจร“วงจรถ่ายสัญญาณพัลส์ความถี่ (Pulse Width Modulation : PWM)”โดยเป็นการใช้ไอซีเบอร์ที่นำมาใช้งาน คือไอซีคอมพาราเตอร์ LM361 จากรูปที่ 2.7 จะเป็นลักษณะของวงจรถ่ายสัญญาณพัลส์ความถี่ ที่เราจะทำการออกแบบวงจรให้ทำงานตามที่เราต้องการ

โดยที่จะมีการป้อนแรงดันสัญญาณสามเหลี่ยม (Triangular Signal) เข้าที่ขั้วอินพุทกลับเฟส (Inverting Input) โดยจะเรียกแรงดันสัญญาณสามเหลี่ยมที่ป้อนเข้าไปนี้ว่า แรงดัน ( $V_{ref}$ ) ซึ่งค่าแรงดันนี้คือค่าแรงดันสูงสุดของสัญญาณที่ป้อนเข้าไป และที่ขั้วอินพุทไม่กลับเฟส (Non-Inverting Input) ก็จะทำให้การป้อนแรงดันไฟตรงเข้าไป โดยจะเรียกแรงดันไฟตรงที่ป้อนเข้าไปนี้ว่า แรงดัน ( $V_{in}$ ) นั้นเอง



รูปที่ 2.8 ลักษณะของวงจรถ่ายสัญญาณพัลส์ความถี่

และจากการที่ทำการป้อนค่าแรงดันทั้งสองเข้าไปที่ขั้วอินพุทของออปแอมป์นั้น ก็จะส่งผลให้ได้แรงดันสัญญาณเอาต์พุทออกมา โดยแรงดันสัญญาณที่ได้นั้นจะเป็นแรงดันสัญญาณพัลส์ความถี่ความถี่นั้นเอง ซึ่งค่าของแรงดันทางเอาต์พุทที่ได้นั้นจะมีค่าของแรงดันเท่ากับ  $+V$  (มีค่าประมาณแรงดันที่ป้อนให้กับไอซีออปแอมป์นั้นเอง) แต่ในการออกแบบวงจรมันไม่ได้ง่ายอย่างที่คิด กล่าวที่จะทำให้งจรที่จะออกแบบนี้ให้ผลออกมาตรงตามที่ต้องการ ในส่วนของลักษณะของสัญญาณที่จะได้จากวงจรที่เราจะทำการออกแบบ ดังแสดงในรูปที่ 2.9




รูปที่ 2.9 ลักษณะของสัญญาณที่ได้จากวงจรพัลส์วิดท์มอดูเลตขึ้น

จากรูปที่ 2.9จะเป็นลักษณะของสัญญาณที่ได้จากวงจรพัลส์วิดท์มอดูเลตขึ้น แต่ทั้งนี้ก็จะขึ้นอยู่กับผู้ที่จะออกแบบว่าอยากจะทำวงจรให้ได้สัญญาณพัลส์วิดท์มอดูเลตขึ้นเป็นแบบใด ซึ่งถ้าพิจารณาจากรูปที่ 2.9 ก็จะพบว่ามีความสัมพันธ์กัน 3 ค่า ซึ่งแรงดันทั้งหมดนี้ก็จะมีความสัมพันธ์กัน นั่นก็คือ แรงดัน ( $V_{in}$ ), แรงดัน ( $V_{ref}$ ) และแรงดัน ( $V_{out}$ ) โดยถ้าพิจารณาจากรูปก็จะเห็นว่าค่าของแรงดัน ( $V_{in}$ ) นั้นมีค่ามากกว่า  $0V$ , ค่าของแรงดัน ( $V_{ref}$ ) นั้นมีค่ามากกว่า ( $V_{in}$ ) และแรงดัน ( $V_{out}$ ) นั้นมีค่าเท่ากับ ( $+V$ )

ดังนั้นถ้าทำการพิจารณาถึงลักษณะการทำงานของวงจรก็จะพบว่าเราจะให้หลักการของการเปรียบเทียบแรงดัน เพื่อที่จะให้ได้ค่าของแรงดันสัญญาณเอาต์พุตออกมา กล่าวคือ

- ถ้าค่าของแรงดัน ( $V_{in}$ ) นั้นมีค่ามากกว่าค่าของแรงดัน ( $V_{ref}$ ) ก็จะได้ค่าของแรงดันสัญญาณเอาต์พุตออกมามีค่าเท่ากับ ( $+V$ )
- ถ้าค่าของแรงดัน ( $V_{in}$ ) นั้นมีค่าน้อยกว่าค่าของแรงดัน ( $V_{ref}$ ) ก็จะได้ค่าของแรงดันสัญญาณเอาต์พุตออกมามีค่าเท่ากับ ( $0V$ )

ในส่วนของการคำนวณหาค่าที่สำคัญๆ โดยในอันดับแรกจะขอกล่าวถึงการคำนวณหาค่าของดีวตีไซเคิล (Duty Cycle) ของรูปสัญญาณเอาต์พุตที่ได้จากวงจรพัลส์วิดท์มอดูเลตขึ้น ดังแสดงในรูปที่ 2.10



รูปที่ 2.10 ลักษณะของค่าดิวตี้ไซเคิล (Duty Cycle) ของสัญญาณเอาต์พุตที่ได้จากวงจรถ่ายสัญญาณมอดูเลตขึ้น

จากรูปที่ 2.10 ถ้าพิจารณาแล้วก็จะเห็นว่าค่าดิวตี้ไซเคิล (Duty Cycle) ที่จะได้จากวงจรมานั้น จะมีความสัมพันธ์ระหว่างค่าของช่วงเวลา  $T_1$  กับช่วงเวลา  $T_2$  โดยสามารถที่จะคำนวณหาค่านี้ได้ดังแสดงในสมการที่ 1

$$\text{duty cycle} = \left( \frac{T_1}{T_1 + T_2} \right) \dots\dots\dots (1)$$

และถ้าเรากำหนดให้  $T = T_1 + T_2$  ดังนั้นเราก็สามารถที่จะคำนวณหาค่าดิวตี้ไซเคิล (Duty Cycle) ได้ดังแสดงในสมการที่ 2 ครับ

$$\text{duty cycle} = \left( \frac{T_1}{T} \right) \dots\dots\dots (2)$$


โดยจากสมการที่ 1 และจากสมการที่ 2 ที่ได้แสดงนั้นก็จะเป็นการคำนวณหาค่าดิวตี้ไซเคิล (Duty Cycle) แต่ถ้าเราจะคำนวณหาค่าของเปอร์เซ็นต์ดิวตี้ไซเคิล (Duty Cycle) ก็สามารรถคำนวณหาค่าได้ดังแสดงในสมการที่ 3 และสมการที่ 4

$$\text{duty cycle} (\%) = \left( \frac{T_1}{T_1 + T_2} \right) \times 100\% \dots\dots\dots (3)$$

$$\text{duty cycle} (\%) = \left( \frac{T_1}{T} \right) \times 100\% \dots\dots\dots (4)$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ในการคำนวณหาค่าดิวตี้ไซเคิล (Duty Cycle) จากค่าความสัมพันธ์ระหว่างค่าของแรงดัน ( $V_{in}$ ) กับค่าของแรงดัน ( $V_{ref}$ ) ดังแสดงในรูปที่ 2.11



รูปที่ 2.11 ลักษณะของค่าดิวตี้ไซเคิล (Duty Cycle) ของสัญญาณเอ้าท์พุทที่ได้จากค่าความสัมพันธ์ระหว่างค่าของแรงดัน ( $V_{in}$ ) กับค่าของแรงดัน ( $V_{ref}$ )

จากรูปที่ 2.11 ถ้าพิจารณาแล้วก็จะเห็นว่าค่าดิวตี้ไซเคิล (Duty Cycle) ที่จะได้จากวงจรนั้นสามารถที่จะคำนวณโดยใช้ค่าความสัมพันธ์ระหว่างค่าของแรงดัน ( $V_{in}$ ) กับค่าของแรงดัน ( $V_{ref}$ ) ได้เช่นกัน โดยสามารถที่จะคำนวณหาค่านี้ได้ดังแสดงในสมการที่ 5

$$duty\ cycle = \left(\frac{V_{in}}{V_{ref}}\right) \dots\dots\dots (5)$$

แต่ถ้าจะคำนวณหาค่าของเปอร์เซ็นต์ดิวตี้ไซเคิล (Duty Cycle) ก็สามารถคำนวณหาค่าได้ดังแสดงในสมการที่ 6

$$duty\ cycle(\%) = \left(\frac{V_{in}}{V_{ref}}\right) \times 100\% \dots\dots\dots (6)$$


ซึ่งจากสมการที่ 5 และสมการที่ 6 ที่ได้แสดงนั้น ถ้าพิจารณาแล้วก็จะพบว่าค่าของดิวตี้ไซเคิล (Duty Cycle) นั้นจะค่าที่ขึ้นอยู่กับค่าของแรงดัน ( $V_{in}$ ) โดยที่ค่าของแรงดัน ( $V_{ref}$ ) คือค่าแรงดันสูงสุดของสัญญาณที่ป้อนเข้าไป ดังนั้นจากวงจรที่ออกแบบนี้ถ้าเราทำการกำหนดให้ค่าของแรงดัน ( $V_{in}$ ) มากกว่าศูนย์ และให้ค่าของแรงดัน ( $V_{ref}$ ) มากกว่าค่าของแรงดัน ( $V_{in}$ ) แล้วก็จะทำให้เราได้ค่าของดิวตี้ไซเคิล (Duty Cycle) ที่สามารถเปลี่ยนแปลงได้ที่อยู่ในช่วง 0–100 นั้นเอง ซึ่งจะเข้าใจถึง

หลักการทํางานและหลักการการออกแบบวงจรพัลส์วิดท์มอดูเลตชันกันมากขึ้น แต่เพื่อให้เกิดความเข้าใจในการออกแบบวงจรมากขึ้นไปอีก ดังนั้นก็จะยกตัวอย่างการออกแบบวงจร กบวิธีการออกแบบวงจรพัลส์วิดท์มอดูเลตชัน

## 2.7 อุปกรณ์เชื่อมต่อทางแสง (Opto-couplers)

อุปกรณ์เชื่อมต่อทางแสง หรือที่เรียกว่า “ออปโตคัปเปิลเลอร์” (Opto-Coupler) หรือบางทีก็เรียกว่า อุปกรณ์แยกสัญญาณทางแสง (Opto-Isolator) เป็นอุปกรณ์อิเล็กทรอนิกส์สำหรับการเชื่อมต่อทางแสง โดยการเปลี่ยนสัญญาณไฟฟ้าให้เป็นแสงแล้วเปลี่ยนกลับเป็นสัญญาณไฟฟ้าตามเดิมนิยมใช้สำหรับการเชื่อมต่อสัญญาณระหว่างสองวงจร และต้องการแยกกันทางไฟฟ้าโดยเด็ดขาดเพื่อป้องกันการรบกวนกันทางไฟฟ้าระหว่างสองวงจร ภายในของอุปกรณ์ประเภทนี้ ประกอบด้วย ไดโอดเปล่งแสง (LED) ซึ่งทำหน้าที่เป็นตัวส่งแสง (Optical Transmitter) เช่น แสงอินฟราเรด (Infrared) และสำหรับตัวรับแสง (Optical Receiver) ซึ่งมักนิยมใช้โฟโตทรานซิสเตอร์ (Phototransistor) เป็นตัวรับโดยจะถูกผลิตรวมอยู่ในตัวถังเดียวกัน

โฟโตทรานซิสเตอร์ ทํางานได้ในลักษณะเดียวกับทรานซิสเตอร์รอยต่อคู่แบบ NPN แต่ไม่มีขาเบส (B) และถูกแทนที่ด้วยส่วนรับแสง เมื่อได้รับแสงหรืออนุภาคของแสง หรือที่เรียกว่า โฟตอน (Photons) ในปริมาณมากพอ จะทำให้เกิดอนุภาคอิสระที่มีประจุในบริเวณรอยต่อระหว่างเบสและคอลเลคเตอร์ (Base-Collector Region) และให้ผลเหมือนมีกระแสไหลเข้าที่ขาเบสรูปที่ 1.1 แสดงสัญลักษณ์ของอุปกรณ์เชื่อมต่อทางแสง แบบ 4 ขา (เบอร์ PC817) และ 6 ขา (เบอร์ 4N35)




รูปที่ 2.12 สัญลักษณ์ทางไฟฟ้าของอุปกรณ์เชื่อมต่อทางแสง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

อุปกรณ์เชื่อมต่อทางแสงสามารถรับสัญญาณอินพุต (ดิจิตอล) เช่น จากไมโครคอนโทรลเลอร์ เพื่อใช้ เปิด-ปิด ไดโอดเปล่งแสงที่อยู่ภายในตัวอุปกรณ์ (ทำให้มีกระแสไหลผ่านไดโอดเปล่งแสง) และทำหน้าที่ควบคุมการทำงานของโฟโตทรานซิสเตอร์ด้วยแสง ดังนั้นจึงนำไปใช้ในลักษณะเป็นอุปกรณ์สวิตเปิด-ปิด หรือนำไป ต่อกับวงจรทรานซิสเตอร์ภายนอกเพื่อให้สามารถขับกระแสได้ในปริมาณที่สูงขึ้น

เมื่อแรงดันอินพุตอยู่ในระดับที่สูงกว่าแรงดันไบอัสตรงของไดโอดเปล่งแสง(VF)จะทำให้เกิดกระแสไหล หรือที่เรียกว่า กระแสอินพุต หรือ กระแสไบอัสตรง (IF) ทำให้ไดโอดเปล่งแสงตามปริมาณกระแสไฟฟ้าที่ไหล ในการต่อวงจรจะต้องมีตัวต้านทานต่ออนุกรมอยู่ด้วย เพื่อจำกัดปริมาณของกระแสที่ไหลไม่ให้สูงเกิน ซึ่งขึ้นอยู่กับอุปกรณ์แต่ละตัวที่ใช้ แต่โดยทั่วไปแล้ว ควรจะให้อยู่ในช่วง 5-50 มิลลิแอมป์ (mA) เมื่อโฟโตทรานซิสเตอร์ได้รับแสงจะทำให้สามารถนำไฟฟ้าได้ระหว่างขา C และ E ซึ่งให้ผลเหมือนในกรณีที่จ่ายกระแส เข้าที่ขาเบส (B) ของทรานซิสเตอร์รอยต่อคู่แบบ NPN และถ้ามีแรงดันตกคร่อมที่ขา C และขา E ( $V_{CE} > 0V$ ) ก็จะทำให้มีกระแสเอาต์พุตไหล

ตัวถังของอุปกรณ์เชื่อมต่อทางแสงที่พบเห็นได้บ่อย คือ ตัวถังแบบ 4 ขา และตัวถังแบบ 6 ขา แต่มีไดโอดเปล่งแสงและโฟโตทรานซิสเตอร์เพียงหนึ่งคู่ อุปกรณ์เชื่อมต่อทางแสงในตัวถังแบบ 6 ขา ตามตัวอย่าง ในรูปที่ 1.2 จะมีขาเบส (Base Connection Pin) ที่เชื่อมต่อมาจากบริเวณเบสของโฟโตทรานซิสเตอร์ที่อยู่ภายใน และใช้ในการปรับความเร็วในการตอบสนองเชิงเวลาของสัญญาณไฟฟ้า (หรือกล่าวได้ว่า สามารถเปิด-ปิดสวิตซ์ไฟฟ้าได้เร็วขึ้น) โดยการนำขาเบสไปต่อกับตัวต้านทานที่มีค่าอยู่ในช่วง  $200k\Omega$  ถึง  $1M\Omega$  ไปยัง GND ของวงจรเอาต์พุต แต่ถ้าไม่สนใจเรื่องความเร็วในการตอบสนองก็ไม่จำเป็นต้องต่อขาเบส



รูปที่ 2.13 สัญลักษณ์ทางไฟฟ้าและตัวถังของ 4N35 แบบ 6 ขา

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รูปที่ 2.13 แสดงตัวอย่างของอุปกรณ์เชื่อมต่อทางแสงที่นิยมใช้ (เฉพาะตัวถังแบบ Through-Hole Mount) ได้แก่เบอร์ PC817 CNY13-7 4N25 4N33 4N35 เป็นต้น อุปกรณ์บางตัว เช่น เบอร์ TLP250 (ตัวถังแบบ PDIP-8) เหมาะสำหรับควบคุมการเปิด-ปิดที่ขาเกตของ มอสเฟตกำลัง (Power MOSFET) อุปกรณ์เชื่อมต่อทางแสงบางตัว มีไดโอดเปล่งแสงและโฟโตทรานซิสเตอร์มากกว่าหนึ่งคู่ อยู่ภายในตัวถังเดียวกัน เช่น 2 หรือ 4 คู่ สำหรับเชื่อมต่อสัญญาณได้ 2 หรือ 4 ช่อง ตามลำดับ อุปกรณ์เชื่อมต่อทางแสงบางชนิด มีการต่อวงจรโฟโตทรานซิสเตอร์กับทรานซิสเตอร์ NPN อีกหนึ่งตัวเป็นคู่ในลักษณะที่เรียกว่า ทรานซิสเตอร์ดาร์ลิงตัน (Darlington Transistor) ทำให้มีอัตราส่วนการขยายกระแสได้มากขึ้น



รูปที่ 2.14 ตัวอย่างอุปกรณ์เชื่อมต่อทางแสงที่ใช้ตัวถังแบบต่างๆ

## 2.8 เครื่องกำเนิดสัญญาณ

สัญญาณไฟฟ้ากับงานด้านไฟฟ้าและอิเล็กทรอนิกส์เป็นสิ่งคู่กัน ไม่สามารถแยกจากกันได้เพราะในการทำงานของอุปกรณ์ไฟฟ้าและอุปกรณ์อิเล็กทรอนิกส์เป็นการทำงานที่ต้องเกี่ยวข้องกับไฟฟ้าและสัญญาณ ถ้าหากพิจารณาโดยละเอียดเริ่มต้นจากการจ่ายแรงดันไฟฟ้าให้วงจร ในแรงดันไฟฟ้าที่ประกอบด้วยสัญญาณรูปไซน์เมื่อมองไปถึงวงจรของอุปกรณ์ไฟฟ้าและอิเล็กทรอนิกส์บางวงจรทำหน้าที่กำเนิดสัญญาณไฟฟ้าสลับขึ้นมา เช่น วงจรกำเนิดความถี่ (Oscillator) วงจรกำเนิดสัญญาณพัลส์ที่เรียกว่าวงจรมัลติไวเบเรเตอร์ (Multi vibrator) เป็นต้น บางวงจรก็เกี่ยวข้องกับการทำงานร่วมกับ สัญญาณ เช่น วงจรขยายเสียง (Amplifier) วงจรภาครีวิทยุ (R.F. Tuner) ตลอดจนการทำงานบางส่วนของอุปกรณ์ควบคุมการทำงานด้วยสัญญาณไฟฟ้า เป็นต้น

เครื่องกำเนิดสัญญาณ เป็นเครื่องมือวัดและเครื่องมือทดสอบชนิดหนึ่ง ทำหน้าที่เป็นตัวให้กำเนิดสัญญาณชนิดต่างๆขึ้นมา เพื่อใช้ในการทดสอบปรับแต่งและตรวจสอบวงจรอิเล็กทรอนิกส์

เครื่องกำเนิดสัญญาณที่ถูกผลิตขึ้นมาใช้งานถูกเรียกชื่อต่างกัน ตามค่าความถี่และชนิดของสัญญาณที่กำเนิดขึ้นมาแต่ในที่นี้จะศึกษาเพียง 2 ชนิดดังนี้

- (1) ฟังก์ชัน เจนเนอเรเตอร์ (Function Generator)
- (2) พัลส์เจนเนอเรเตอร์ (Pulse Generator)

### 2.8.1 ฟังก์ชัน เจนเนอเรเตอร์ (Function Generator)

ฟังก์ชัน เจนเนอเรเตอร์หรือเครื่องกำเนิดสัญญาณหลายแบบเป็นเครื่องมืออิเล็กทรอนิกส์ที่ใช้งานได้หลายหน้าที่

โครงสร้าง ฟังก์ชันเจนเนอเรเตอร์จะมีวงจรออสซิลเลตที่สามารถสร้างรูปคลื่นที่แน่นอน แต่ละเครื่องประกอบด้วยส่วนสำคัญ 4 ส่วน ดังรูป คือ

- (1) วงจรออสซิลเลเตอร์ซึ่งทำหน้าที่สร้างคาบเวลา (Time period) ให้กับคลื่นหรือเรียกว่า มัลติไวเบรเตอร์หรือตัววัดกำเนิดความถี่แบบต่อเนื่อง เป็นตัวกำเนิดรูปคลื่นแบบต่าง ๆ
- (2) ตัวสร้างหรือจัดรูปแบบของคลื่น (Wave shaper)
- (3) ส่วนโมดูเลเตอร์ใช้สำหรับสร้างสัญญาณ AM หรือ FM เอาท์พุทบัฟเฟอร์ของภาคขยาย (Output buffer amplifier)

### 2.8.2 พัลส์เจนเนอเรเตอร์ (Pulse generator)


พัลส์เจนเนอเรเตอร์ (Pulse generator) เป็นเครื่องกำเนิดสัญญาณพัลส์รูปสี่เหลี่ยมหรือเร็กแทนกาน่า (Rectangular) ซึ่งสามารถปรับค่าดิวตี้ไซเคิลได้ (Duty cycle)

ดิวตี้ไซเคิล (Duty cycle) คืออัตราส่วนระหว่างความกว้างของพัลส์ หรือช่วงที่มีพัลส์ต่อคาบเวลาของพัลส์ (Pulse period อ่านว่า พัลส์ พีเรียด) โดยมีการคิดออกมาเป็นเปอร์เซ็นต์

โดย Duty cycle หรือดิวตี้ไซเคิล คืออัตราส่วนระหว่างช่วงที่มีพัลส์ต่อคาบเวลาของพัลส์ PW ย่อมาจาก Pulse width คือความกว้างของช่วงที่มีพัลส์ มีหน่วยเป็นวินาทีหรือเซ็กกัน (Second) T เป็นอักษรย่อมาจาก พัลส์พีเรียดไทม์ (Pulse period time) คือหน่วยความกว้างของสัญญาณรูปคลื่นสี่เหลี่ยม 1 ลูก

พัลส์เจนเนอเรเตอร์ สามารถปรับให้รูปคลื่นจากสัญญาณรูปคลื่นสี่เหลี่ยมหรือไตรแองเกิลเวฟ (Triangle wave) เป็นรูปสี่เหลี่ยมจัตุรัส หรือสแควร์เวฟ (Square wave) โดยปรับค่า ดิวตี้ไซเคิล (Duty cycle) อยู่ที่ 50 % พัลส์เจนเนอเรเตอร์ สามารถปรับค่าดิวตี้ไซเคิล (Duty cycle) ให้มีค่าต่าง ๆ พอสรุปได้ดังนี้

- (1) รูปสัญญาณรูปสี่เหลี่ยมที่มีค่าดิวตี้ไซเคิล (Duty cycle) มากกว่า 50%
- (2) รูปสัญญาณรูปสี่เหลี่ยมที่มีค่าดิวตี้ไซเคิล (Duty cycle) น้อยกว่า 50%
- (3) รูปสัญญาณรูปสี่เหลี่ยมที่มีค่าดิวตี้ไซเคิล (Duty cycle) 50%




รูปที่ 2.15 รูปสัญญาณรูปสี่เหลี่ยมที่มีค่าดิวิตีไซเคิลต่างๆ

### 2.9 วงจรกรองความถี่ต่ำผ่าน (Low Pass Filter)

หมายถึง วงจรที่จะยอมให้สัญญาณความถี่ตั้งแต่ 0 Hz ถึงความถี่ที่กำหนดผ่านไปได้ ส่วนความถี่ตั้งแต่ที่กำหนดสูงขึ้นไปเรื่อยๆ จะลดทอนไปตามลำดับ ลักษณะของวงจรมีตั้งแต่อันดับหนึ่งขึ้นไป ดังรูป

low pass filter (ความถี่ต่ำกว่าผ่านได้) บางครั้งอาจจะเรียกว่าวงจร high-cut filter สำหรับ ความถี่วิทยุ และ treble cut filter สำหรับวงจรขยายเสียง



รูปที่ 2.16 วงจรกรองสัญญาณความถี่ต่ำอันดับต่างๆ และกราฟแสดงอัตราขยายแรงดันเชิงความถี่ (db)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


วงจร low pass filter มีลักษณะการต่อคือ ใช้ L อนุกรมกับวงจร และ C ขนานกับวงจร คุณสมบัติของวงจรก็คือ เมื่อเราป้อนความถี่ต่ำเข้าวงจร L จะมีค่า  $X_L$  ต่ำ C จะมีค่า  $X_C$  สูง ทำให้ความถี่ต่ำผ่าน L ได้สะดวก ระดับสัญญาณ Output จึงผ่านได้มาก แต่เมื่อความถี่สูงกว่าจุดที่กำหนด ค่า  $X_L$  จะมากขึ้น ค่า  $X_C$  จะลดลง ทำให้ความถี่ผ่านขดลวดได้ลดลง บางส่วนที่ผ่านไปได้ก็จะถูก C ดึงลงกราวด์ ระดับสัญญาณ Output จึงผ่านได้น้อยมาก

จากรูปวงจรเมื่อทำการป้อนความถี่ต่ำเข้าวงจร ที่ C จะมีค่า  $X_C$  สูง ทำให้ความถี่ต่ำไหลผ่าน R ที่มีค่าความต้านทานน้อยกว่า  $X_C$  ได้สะดวก ระดับสัญญาณ Output จึงผ่านได้มาก แต่เมื่อความถี่สูงกว่าจุดที่กำหนด ค่า  $X_C$  จะลดลง ทำให้ความถี่ผ่านขดลวดได้ลดลง บางส่วนที่ผ่านไปได้ก็จะถูก C ดึงลงกราวด์ ระดับสัญญาณ Output จึงผ่านได้น้อยมาก

ในทางทฤษฎีวงจรกรองความถี่ต่ำจะยอมให้สัญญาณใดๆ ที่มีความถี่ตั้งแต่ 0 Hz จนถึงความถี่ที่กำหนดซึ่งเรียกว่า ความถี่คัทออฟ หรือ ความถี่ขอบเขต (Cutoff Frequency) ผ่านไปได้โดยไม่มี การลดทอนของสัญญาณ และถ้าความถี่ของสัญญาณเข้ามีค่าเกินที่กำหนดไว้ สัญญาณออกควรมีค่าเป็นศูนย์ แต่ในทางปฏิบัติไม่สามารถจะทำเช่นนั้นได้ เนื่องจากการตอบสนองสัญญาณที่มีความถี่ต่างๆ ของอุปกรณ์ประเภทพาสซีฟ จะเป็นแบบค่อยเป็นค่อยไปไม่เปลี่ยนแปลงทันทีทันใด ดังนั้นผลที่ได้จึงเป็นดังรูปที่ 1 คือเมื่อสัญญาณมีความถี่สูงขึ้นวงจรจะลดสัญญาณลงเรื่อยๆ จนกระทั่งจะลดลงในอัตราคงที่ค่าหนึ่ง

## 2.10 Over modulation

โอเวอร์มอดูเลชัน (Over Modulation) คือขนาดของสัญญาณเสียงมีความแรงมากกว่าขนาดของคลื่นพาห์ ซึ่งในทางปฏิบัติเป็นสภาวะที่ไม่ควรเกิดขึ้นขณะส่งคลื่นออกไปจากเครื่องส่งเนื่องจากจะมีสัญญาณบางส่วนของคลื่นพาห์ขาดหายไปเป็นช่วงๆ ส่งผลให้เกิดคลื่นรบกวนที่เครื่องส่งและเกิดความผิดเพี้ยนของสัญญาณที่ผลิตออกมาจากเครื่องรับ



รูปที่ 2.17 แสดงการผสมคลื่นมากเกินปกติ (Over Modulation)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## 2.11 คำศัพท์ที่เกี่ยวข้องกับ Power Amplifier

### 2.11.1 Distortion (ความผิดเพี้ยน)

คำนี้จะแปลกว้างๆจะหมายถึงอะไรก็ตามที่เข้าไปเปลี่ยนแปลงหรือต่อเติมเข้ากับต้นฉบับเดิมๆ ปกติคำนี้หมายถึงไม่พึงปรารถนาเท่านั้น ไม่นับการเปลี่ยนแปลงหรือเพิ่มเติมที่เราตั้งใจทำ เช่น อีควอลไลเซอร์ หรือตัวปรับเสียงที่เราใส่เข้าไปเติมแต่งสัญญาณเสียงให้ผิดไปจากต้นฉบับเดิม แต่ที่เราตั้งใจให้เป็นเช่นนั้น ผลของมันจึงไม่นับเป็นความเพี้ยนแต่อย่างใด ความเพี้ยนสามารถแบ่งออกได้เป็น 3 ประเภท ดังนี้

### 2.11.2 Total Harmonics Distortion (ความผิดเพี้ยนฮาโมนิกรวม)

เขียนย่อๆว่า THD เป็นความเพี้ยนชนิดที่คุ้นเคยกันมากในวงการเครื่องเสียง THD เกิดขึ้นที่ความถี่ฮาโมนิก หรือความถี่ที่สูงกว่าความถี่หลักเป็นจำนวนเท่าตัวคูณจำนวนเต็ม เช่น สัญญาณเสียงจำนวน 1,000Hz นั้นจะมีความเพี้ยนฮาโมนิกที่ความถี่ 2 kHz, 3 kHz, 4 kHz, 5 kHz และสูงขึ้นไปเรื่อยๆ ปกติแล้วความเพี้ยนฮาโมนิกจะมีขนาดลดลงไปเรื่อยๆตามจำนวนเท่าของความถี่ที่เพิ่มขึ้น โดยกำหนดได้เป็น x dB ลงมาจากความถี่หลัก หรืออาจบอกเป็นเปอร์เซ็นต์เทียบกับความถี่หลักก็ได้ THD นี้สามารถวัดได้โดยเครื่องมือที่เรียกว่า Distortion Analyzer หรือ Spectrum Analyzer

### 2.11.3 Intermodulation Distortion (ความผิดเพี้ยนของการผสมสัญญาณข้ามความถี่)

หรือ IM จะเกิดเมื่อป้อนสัญญาณตั้งแต่ 2 ความถี่ขึ้นไปเข้าสู่วงจรทำให้เกิดความถี่ใหม่ขึ้น (ปกติจะเป็นผลบวกและผลต่างของสองความถี่นั้น) ผู้กำหนดวิธีวัดความเพี้ยน IM ให้เป็นมาตรฐานคือ สมาคมวิศวกรรมภาพยนตร์และโทรทัศน์ (Society of Motion picture and Television Engineer, SMPTE) โดยอาจใช้เครื่องมือวัดเฉพาะงานหรือเครื่องมือวัดมาตรฐานทั่วไปก็ได้

### 2.11.4 Transient Intermodulation Distortion (ความผิดเพี้ยนของการผสมสัญญาณข้ามความถี่ฉับพลัน)

หรือ TIM ความเพี้ยนชนิดนี้จะเกิดในขนาดสัญญาณเสียงหรือดนตรีมีลักษณะฉับพลัน (เช่น เสียงกระแทก ฯลฯ) และเกิดเพียงชั่วครู่เท่านั้น ซึ่งต่างจาก THD และ IM ที่จะเกิดตลอดเวลาแม้ขณะสัญญาณ Input คงที่ก็ตาม ความเพี้ยนชนิดนี้ทำให้ลดน้อยลงได้โดยใช้วงจรที่ออกแบบมาอย่างดี การวัด TIM ยังไม่มีมาตรฐานเนื่องจากเป็นสิ่งใหม่และซับซ้อนยังไม่สามารถเข้าใจได้หมด ดังนั้นการวัดในปัจจุบันขึ้นอยู่กับผู้ผลิตเครื่องวัดแต่ละรายเป็นผู้กำหนด วิธีการตามเครื่องมือของตนที่ผลิตขึ้นเฉพาะเท่านั้น

## บทที่ 3


### หลักการคำนวณและการออกแบบ

#### 3.1 อุปกรณ์ที่ใช้ในการทดลอง

จากหลักการทำงานของ วงจรขยายแบบคลาส D ต้องอาศัยการทำงานของวงจร Pulse width modulator เนื่องจากต้องใช้สัญญาณ PWM ในการนำพาสัญญาณหลักหรือสัญญาณเสียงที่ต้องการขยายเข้าสู่ วงจรภาคขยายต่อไป ดังที่กล่าวไว้ในบทที่ 2 ซึ่งทางคณะผู้จัดทำได้เลือกใช้ความถี่พาหะหรือคลื่นพาหะ (Carrier) ขนาด 125kHz เป็นตัวกลุมนำพาสัญญาณ

วงจร Pulse width modulator ประกอบไปด้วยวงจรปลีกย่อยอีก 5 วงจร


##### 3.1.1 วงจรกำเนิดความถี่ (Clock Generator)



รูปที่ 3.1 แสดงวงจรในส่วนของ MC14011

วงจรกำเนิดความถี่ ถูกออกแบบขึ้นโดยอาศัยการทำงาน ของอุปกรณ์กำเนิดความถี่ คือ Crystal ที่สามารถสร้างความถี่ขนาด 2MHz ออกมา


### 3.1.2 วงจรหารความถี่



รูปที่ 3.2 แสดงวงจรในส่วนของ MC14029

IC เบอร์ MC14029 ถูกเลือกนำมาใช้ในการหารความถี่ที่ได้จาก Clock Generator ให้ได้ตามความถี่ของคลื่นพาห้ที่ได้กล่าวไว้ข้างต้น คือ 125kHz จึงได้ทำการเลือกใช้งาน การทำงานของ IC ในการหารความถี่จาก 2MHz เป็น 125 kHz นั่นคือ สัญญาณที่ 2 MHz จะถูกหารด้วย 8 ให้เหลือความถี่ เพียง 125 kHz เท่านั้น


### 3.1.3 วงจรบัฟเฟอร์ (Buffer Circuit)



รูปที่ 3.3 แสดงวงจรในส่วนของบัฟเฟอร์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


### 3.1.4 วงจรอินทิเกรเตอร์ (Integrator Circuit)



รูปที่ 3.4 แสดงวงจรในส่วนของวงจรอินทิเกรเตอร์ (Integrator Circuit)

วงจรอินทิเกรเตอร์ ถูกออกแบบมาเพื่อรวมสัญญาณระหว่างคลื่นพาห์ และสัญญาณเสียง โดยใช้ Op-amp เบอร์ LM318 ในการทำหน้าที่เป็นตัวอินทิเกรเตอร์สัญญาณ 2 สัญญาณเข้าด้วยกัน ก่อนจะส่งออกไปสู่วงจรเปรียบเทียบแรงดัน

### 3.1.5 วงจรเปรียบเทียบ (Comparator Circuit)



รูปที่ 3.5 แสดงวงจรในส่วนของวงจรเปรียบเทียบ (Comparator Circuit)


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

วงจรเปรียบเทียบสัญญาณ จะทำการเปรียบเทียบสัญญาณจากวงจรอินทิเกรเตอร์ กับ สัญญาณไฟฟ้า กระแสตรงที่มีระดับแรงดันไฟฟ้าขนาด  $-0.7\text{ V} - 0.7\text{ V}$  อันเนื่องมาจากวงจรร้อยยที่ ต่อเข้าที่ขาเข้าของ LM361 ซึ่งใช้ IC เบอร์ LM361 เป็นอุปกรณ์สำหรับเปรียบเทียบสัญญาณ 2 สัญญาณ โดย สัญญาณที่ขาออกของ วงจรนี้จะมีสัญญาณที่ขาออกเป็น 2 รูปแบบคือ inverting และ non-inverting สำหรับส่งผ่านให้กับอุปกรณ์ Opto couple ต่อไป

### 3.2 ภาค Power State

วงจร Power State ประกอบไปด้วยวงจรถ่ายย่ออีก 5 วงจร

#### 3.2.1. วงจรส่งผ่านสัญญาณ (Optocouple )



รูปที่ 3.6 แสดงวงจรในส่วนของวงจรถ่ายย่อสัญญาณ (Optocouple )


ออกแบบวงจรโดยใช้ 6N137 เป็นอุปกรณ์ Single-Channel ซึ่งจะใช้เป็นตัวส่งผ่านข้อมูล เพื่อแยกวงจรไฟฟ้าออกจากกันโดยในที่นี้ใช้แยกวงจรระหว่างวงจร PWM กับวงจรภาคขยาย โดย ภายในอุปกรณ์จะทำการ ส่งสัญญาณพัลส์ที่ผ่าน LED ที่เป็น Optocouple จากนั้นนำสัญญาณ มาทำการเปรียบเทียบกันระหว่างสัญญาณinputกับสัญญาณEN ซึ่งสัญญาณที่ได้ออกมาจะเป็น High หรือ Low จะขึ้นอยู่กับสัญญาณที่ป้อนเข้าไป

**Truth Table (Positive Logic)**

Input	Enable	Output
H	H	L
L	H	H
H	L	H
L	L	H
H	NC	L
L	NC	H

รูปที่ 3.7 แสดงตาราง truth table ที่จะทำให้ได้ค่า Output ออกมา


3.2.2. วงจรแรงดันอ้างอิง (Reference Voltage)



รูปที่ 3.8 แสดงวงจรในส่วนของวงจรแรงดันอ้างอิง (Reference Voltage) ออกแบบให้ TL431 เป็นตัว VoltageReference โดยสร้างจุด Reference ขนาด 2.5 โวลต์


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### 3.2.3 วงจรคงที่แรงดัน (Voltage Regulator)



รูปที่ 3.9 แสดงวงจรในส่วนของ วงจรคงที่แรงดัน (Voltage Regulator)

ใช้LM7805ในการแปลงแรงดันไฟฟ้าจากแหล่งจ่ายไฟ12โวลต์ให้เป็นแรงดันไฟฟ้าขนาด5 โวลต์เพื่อให้เป็นไฟเลี้ยงเข้าCเบอร์6N137




รูปที่3.10 แสดงวงจรในส่วนของวงจร Gate driver

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

วงจร gate driver นี้ใช้ IC สำเร็จรูป TC4429 เป็นตัวขับมอสเฟต เนื่องจากสามารถดึงกระแสได้สูง และมีค่าRise time และFalltime ที่ต่ำ (ในหน่วย ns) โดยจะทำการดึงกระแสแล้วไปขับให้มอสเฟตทำงานซึ่งจากคู่มือของอุปกรณ์ต้องทำการต่อ C11 และ C12 คร่อมไฟเลี้ยงและกราวด์ และ C ที่มาทำการต่อคร่อมต้องมีค่าอย่างน้อยที่สุด1μF และต้องทำการบ่อนไฟเลี้ยงขนาดระหว่าง 4.5-18 V ซึ่งในวงจรนี้เลือกใช้ไฟเลี้ยงขนาด 12 V ซึ่งทำให้ แรงดันขับเกท มีขนาดประมาณ 12 V อันเนื่องมาจากคุณสมบัติของตัวอุปกรณ์ ดังสมการ

$$V_{out} = V_{DD} - 0.025 V \quad \dots\dots (7)$$

3.2.5 Mosfet เบอร์IRFB17N50L




รูปที่ 3.11 แสดงวงจรในส่วนของ Switching Mosfet

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

วงจร Switching Mosfet มีการทำงานในลักษณะ สวิตช์สลับกันทำงานไปมาระหว่าง FET สองตัวที่มีแรงดันไฟฟ้าจาก วงจรขับเคลื่อนขั้วขั้วทำให้ FET ทำงานซึ่งการที่ FET สองตัวจะทำงานสลับกันได้ก็เป็นผลมาจากการกลับเฟสกันของ สัญญาณไฟฟ้าของแรงดันขับเคลื่อน

### 3.3 วงจรกรองความถี่ต่ำผ่าน (Low pass filter)




รูปที่ 3.12 แสดงวงจรในส่วนของวงจรกรองความถี่ต่ำผ่าน (Low pass filter) ใช้เป็นวงจรตัดกรองความถี่ต่ำผ่านโดยตัดกรองเฉพาะย่านความถี่ที่ 20 Hz – 20 kHz

ออกแบบวงจร low pass filter มีลักษณะการต่อคือ ใช้ L อนุกรมกับวงจร และ C ขนานกับวงจร คุณสมบัติของวงจรก็คือ เมื่อเราป้อนความถี่ ต่ำเข้าวงจร L จะมีค่า  $X_L$  ต่ำ C จะมีค่า  $X_C$  สูง ทำให้ความถี่ ต่ำผ่าน L ได้สะดวก ระดับสัญญาณ Output จึงผ่านได้มาก แต่เมื่อความถี่สูงกว่าจุดที่กำหนด ค่า  $X_L$  จะมากขึ้น ค่า  $X_C$  จะลดลง ทำให้ความถี่ ผ่านขดลวดได้ลดลง บางส่วนที่ผ่านไปได้ก็ จะถูก C ดึงลงกราวด์ ระดับสัญญาณ Output จึงผ่านได้น้อยมาก สัญญาณ PWM ที่ออกจากภาค Switching Power Amplifier จะถูกนำออกมาผ่านวงจรกรองความถี่ต่ำเพื่อที่จะกรองสัญญาณพาหะออกไปซึ่งจะได้สัญญาณที่มีลักษณะเหมือนสัญญาณ Input กลับมาซึ่งจากการทดลองใช้วงจรกรองความถี่แบบเฉื่อยงาน Second Order แล้วจะได้ผลดีกว่าแบบอื่นๆ เนื่องจากจะได้สัญญาณที่มีลักษณะเหมือนสัญญาณ Input และมีขนาดของสัญญาณที่โตกว่า วงจรกรองความถี่ Order อื่นๆ และได้เลือกใช้ วงจรกรองความถี่ต่ำผ่าน แบบ บัทเทอร์เวิร์ท(Butterworth Low pass Filter) โดยเป็นการต่อแบบ T ซึ่งเป็นลักษณะของ Two Pole Filter ซึ่งมีอัตราการลดทอนในช่วง Stop Band เท่ากับ 40 dB/decade และมี Ripple ในช่วง Pass band ต่ำ ซึ่งค่าของ L และ C หาได้จากสมการ Transfer function

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$H(s) = \frac{1}{s^2 + \sqrt{2} s + 1} \quad \text{..... (8)}$$

ซึ่งสัญญาณอินพุต ( $V_{in}$ ) ที่ได้จากวงจร Power Amplifier คลาสดีนั้นเป็นสัญญาณ Square wave ที่ความถี่ 125 kHz ในขณะที่เอาต์พุตของวงจรก็คือโหนดหรือหูฟัง



รูปที่ 3.13 แสดงการออกแบบวงจรกรองความถี่ต่ำผ่าน

แปลงค่าของขดลวดเหนี่ยวนำและตัวเก็บประจุให้อยู่ในรูป S-domain ( $L \Rightarrow Ls$  and  $C \Rightarrow 1/Cs$ ) จากนั้นทำการแก้สมการและทำการจัดรูปให้อยู่ในรูปของ Transfer function หรือสมการที่ 9

$$H(s) = \frac{V_o(s)}{V_{in}(s)} = \frac{1}{s^2 + \frac{1}{R_H \cdot C_H} s + \frac{1}{L_H \cdot C_H}} \quad \text{.....(9)}$$

เขียนสมการให้อยู่ในรูปส่วนของจำนวนจริงและส่วนจินตภาพจะได้ค่าของ  $C_H$  และ  $L_H$

$$C_H = \frac{1}{\sqrt{2} \cdot R_H} = \frac{1}{2 \cdot \pi \cdot f_c \cdot \sqrt{2} \cdot R_H} \quad \text{.....(10)}$$

$$L_H = \frac{1}{C_H} = \sqrt{2} \cdot R_H = \frac{\sqrt{2} \cdot R_H}{2 \cdot \pi \cdot f_c} \quad \text{.....(11)}$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### 3.4 การคำนวณ

#### 3.4.1 หาค่าของตัวเก็บประจุ

กำหนดให้

$$(R_H) = 8 \Omega, f_c = 20 \text{ kHz}$$

$$\text{จาก } C_H = \frac{1}{2\pi f_c \sqrt{2} R_H}$$

.....(10)

$$C_H = \frac{1}{2\pi (20\text{kHz}) \sqrt{2} (8)}$$

$$C_H = 703.37 \text{ nF} = 0.7 \mu\text{F}$$

จากการคำนวณพบว่าค่าตัวเก็บประจุที่ได้มีค่าเท่ากับ  $0.7 \mu\text{F}$  ซึ่งออกแบบวงจรโดยนำตัวเก็บประจุมาต่อแบบขนานกัน 3 ตัว โดยใช้  $C = 0.1 \mu\text{F}$  จำนวน 2 ตัว และ  $C = 0.47 \mu\text{F}$

#### 3.4.2 หาค่าขดลวดเหนี่ยวนำ

กำหนดให้

$$(R_H) = 8 \Omega, f_c = 20 \text{ kHz}$$

$$\text{จาก } L_H = \frac{\sqrt{2} R_H}{2\pi f_c}$$

.....(11)

$$L_H = \frac{\sqrt{2} (8)}{2\pi (20\text{kHz})}$$

$$L = L_H = 90 \mu\text{H}$$

#### 3.4.3 หาค่าความถี่คัทออฟ

กำหนดให้

$$L = 45 \mu\text{H}, C_H = 0.7 \mu\text{F}$$

$$\text{จาก } f_c = \frac{1}{2\pi \sqrt{2} L C_H}$$

.....(12)

$$f_c = \frac{1}{2\pi \sqrt{2} (45 \mu\text{H}) (0.7 \mu\text{F})}$$

$$f_c = 20 \text{ kHz}$$


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## บทที่ 4

### ผลการทดลอง

#### 4.1 รูปสัญญาณ ณ จุด ขาออกของวงจร


##### 4.1.1 Output ของวงจร Clock Generator



รูปที่ 4.1 แสดงถึงวงจรงและภาพสัญญาณของ Output ของวงจร Clock Generator

จากภาพของสัญญาณจะเห็นว่า ผลที่ได้ออกมาของสัญญาณ เป็นสัญญาณ Saw tooth wave และแรงดันไฟฟ้าเท่ากับ 12 Vpp และความถี่ 2 MHz

##### 4.1.2 Output ของวงจรหารความถี่ (MC14029)




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

#### รูปที่ 4.2 แสดงถึงวงจรและภาพสัญญาณของ Output ของวงจรหารความถี่ (MC14029)

จากภาพของสัญญาณจะเห็นว่า ผลที่ได้ออกมาของสัญญาณ เป็นสัญญาณพัลส์ ที่ความถี่ 125 kHz และแรงดันไฟฟ้า 11.7 Vpp


#### 4.1.3 วงจร Buffer



รูปที่ 4.3 แสดงถึงวงจรและภาพสัญญาณของวงจร Buffer

จากภาพของสัญญาณจะเห็นว่า ผลที่ได้ออกมาของสัญญาณ เป็นสัญญาณพัลส์ ที่แรงดันไฟฟ้าเท่ากับ 11.4 Vpp และความถี่ 125.02 kHz

#### 4.1.4 Input Signal 1 kHz




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

#### รูปที่ 4.4 แสดงวงจรและสัญญาณ ในส่วนของ Input Signal 1 kHz

จากภาพของสัญญาณจะเห็นว่า จะเป็นตัวบ่อนสัญญาณ Input Signal ที่มีลักษณะเป็น Sine Wave ซึ่งมีความถี่ 1 kHz และแรงดันไฟฟ้า 2.81 Vpp จากขา Audio in

#### 4.1.5 Output ของ LM318




#### รูปที่ 4.5 แสดงถึงวงจรและสัญญาณ Output ของ LM318

จากภาพของสัญญาณจะเห็นว่า ตัวสัญญาณ Output ที่ได้ เป็นสัญญาณที่ทำการ Modulation โดยเกิดจาก สัญญาณ Carrier และสัญญาณ Input (ที่เป็น Sine Wave) นำมา Modulate กัน จะมี ความถี่เท่ากับ 1 kHz และแรงดันไฟฟ้า 22.7 Vpp

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

#### 4.1.6 Input (+) LM361 (Comparator)




รูปที่ 4.6 แสดงถึงวงจรและสัญญาณของ Input LM361 (ขา 3)

จากภาพของสัญญาณจะเห็นว่า ตัวสัญญาณ Input จะมีลักษณะเป็นสัญญาณพัลส์ ซึ่งมีความถี่อยู่ที่ 1 kHz และแรงดันไฟฟ้า 14.3 Vpp

#### 4.1.7 Output inverting เทียบกับ non-inverting (LM361)

- CH2\_Part -
- CH1\_Part +



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


#### รูปที่ 4.7 แสดงถึงวงจรและสัญญาณของ Output inverting เทียบกับ non-inverting (LM361)

จากภาพของสัญญาณจะเห็นว่า ตัวสัญญาณ Output ที่ออกมานั้น จะเป็นสัญญาณพัลส์ ที่มีความถี่เท่ากับ 2.046 kHz ทั้ง 2 ช่องทาง (Part +, Part -) ที่มีความถี่เท่ากัน แต่จะกลับเฟสซึ่งกันและกัน ผลที่ได้คือ

- CH2\_Part - ที่ความถี่ 1 kHz มีแรงดันไฟฟ้า 5.5 Vpp
- CH1\_Part + ที่ความถี่ 1 kHz มีแรงดันไฟฟ้า 6.6 Vpp

#### 4.1.8 Output ของวงจรส่งผ่านสัญญาณ (Opto couple)

- CH1\_Part +
- CH2\_Part -




รูปที่ 4.8 แสดงถึงวงจรและสัญญาณ Output 6n137 (Opto Couple) ทั้ง 2 ช่องทาง (Part +, Part -)

จากภาพของสัญญาณจะเห็นว่า ตัวสัญญาณ Output เป็นสัญญาณพัลส์ ทั้ง 2 ช่องทาง (Part +, Part-) ที่มีความถี่เท่ากัน แต่จะกลับเฟสซึ่งกันและกัน ผลที่ได้คือ

- CH1\_Part + ที่ความถี่ 1 kHz มีแรงดันไฟฟ้า 2.3 Vpp
- CH2\_Part - ที่ความถี่ 1 kHz มีแรงดันไฟฟ้า 2.3 Vpp

#### 4.1.9 Output ของวงจรขั้วเกต (TC4429)

- CH1\_Part +
- CH2\_Part -




รูปที่4.9 แสดงถึงวงจรและสัญญาณ Output ของวงจรขั้วเกต (TC4429) ทั้ง 2 ช่องทาง (Part +, Part -)

จากภาพของสัญญาณจะเห็นว่า เป็นสัญญาณพัลส์ ทั้ง 2 ช่องทาง (Part +, Part -) ที่มีความถี่เท่ากัน แต่จะกลับเฟสซึ่งกันและกัน ผลที่ได้คือ

- CH1\_Part + ที่ความถี่ 1 kHz มีแรงดันไฟฟ้า 9.2 Vpp
- CH2\_Part - ที่ความถี่ 1 kHz มีแรงดันไฟฟ้า 12.7 Vpp

#### 4.1.10 วงจรกรองความถี่ต่ำผ่าน (Low pass filter) Load 8 Ω



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

**รูปที่ 4.10** แสดงถึงวงจรและสัญญาณ Output ของวงจรกรองความถี่ต่ำผ่าน (Low pass filter) Load 8  $\Omega$

จากภาพของสัญญาณจะเห็นว่า ตัวสัญญาณ Output เป็นสัญญาณ Sine wave ที่ผ่านการกรองความถี่มาแล้ว ที่ความถี่ 1 kHz และแรงดันไฟฟ้า 39.2 Vpp

#### 4.2 กำลังไฟฟ้าขาออกของวงจร

ผลการวัดค่ากำลังไฟฟ้าที่ขาออกของวงจร

$$P_{out} = \frac{V^2}{R_{Load}} \quad \dots\dots\dots (13)$$

$P_{out}$  คือ กำลังไฟฟ้าที่ขาออกของวงจร หน่วยเป็นวัตต์ (Watt)

$V$  คือ ความต่างศักย์ไฟฟ้าที่ตกคร่อมโหลด 8  $\Omega$

$R_{Load}$  คือ โหลดความต้านทานขนาด 8  $\Omega$

จากการวัดค่า  $V$  และ  $R$  ที่โหลดได้  $V = 22 V_p$ ,  $R = 8 \Omega$

$$P_{out} = \frac{22^2}{8} = 60.5 \text{ วัตต์}$$

## บทที่ 5

### สรุปและวิจารณ์ผลการทดลอง

จากการทดลองเราจะพบว่ามีการกำลังไฟฟ้าที่ 60.5 วัตต์ ซึ่งประสิทธิภาพของวงจรคลาสนี้จะมีค่าค่อนข้างสูงกว่าวงจรขยายคลาสน์อื่นๆตามทฤษฎีแต่ยังมีปัญหาในเรื่องของการสูญเสียพลังงานในรูปแบบของความร้อนที่ตัว Power MOSFET และที่แกนของขดลวดซึ่งมีการสูญเสียค่อนข้างมาก โดยเฉพาะที่แกนของขดลวดอีกทั้งผลของความต้านทานแฝงของขดลวดเหนี่ยวนำและตัวเก็บประจุที่ใช้ในภาคของวงจรกรองความถี่ต่ำผ่านอีกด้วย

ข้อเสียของวงจรคลาสนี้คือ จะมีความเพี้ยนของสัญญาณเอาต์พุตมากกว่าวงจรขยายคลาสน์อื่นๆ หรือจะกล่าว คุณภาพเสียงไม่ดีเท่ากับคลาสน์อื่นๆแต่เมื่อเราเพิ่มความถี่พาหะ (Carrier) ให้สูงขึ้นซึ่งในโครงงานนี้เราใช้ 6 เท่าของความถี่เสียง และใช้วงจรป้อนกลับในการควบคุม Input ซึ่งจะทำให้ได้คุณภาพเสียงที่ดีขึ้น อย่างสามารถสังเกตเห็นได้ชัดเจน

ปัญหาอีกอย่างหนึ่งนอกเหนือจากเรื่องของคุณภาพเสียงก็คือ เรื่องของสัญญาณรบกวนทำให้ต้องมีการปรับแก้วงจรไประหว่างที่ทำการทดลอง โดยจะเห็นว่าในบางช่วงของวงจร จะมีการใส่ RC Filter เข้าไปเพื่อกรองสัญญาณรบกวนออกไปหรือให้ปรากฏน้อยที่สุด

การที่จะปรับปรุงพัฒนาวงจรขยายกำลังคลาสน์ขึ้นไปเพื่อใช้งานให้วงจรมีประสิทธิภาพดีขึ้นควรเลือกใช้ Power MOSFET ที่มีค่าความต้านทานในเดรน-ซอส ( $R_{DS(on)}$ ) ต่ำๆโดยให้มีค่าความต้านทานต่ำกว่าความต้านทานของโหลดมากที่สุด และปัญหาการสูญเสียกำลังงานในแกนของขดลวดอาจมาจากการที่วงจร Low pass Filter นั้นยังมีประสิทธิภาพและความเหมาะสมในการใช้งานที่ไม่ดีพอ ซึ่งจะใช้เวลาในการทดลองหาชุด Low pass Filter นั้นนานพอสมควร เพื่อที่จะให้ได้วงจร Low pass Filter ที่เหมาะสมในการใช้งานที่สุด ทั้งในด้านกำลังสูญเสียน้อยลงและความเพี้ยนที่ลดลงของสัญญาณเอาต์พุตอีกด้วย

## บรรณานุกรม

1. Beechner, T,Sun,J.:Asymemetric interleaving—a new approach to operating parallel converters. In:Proc. Of the IEEE Energy Conversion Congress and Exposition, San Jose, California,USA,pp.99-105(2009)
2. Bennett.,W.R.: New results in the calculation of modulation products.Bell Syst.Tech.J.12(1933)
3. Black,H.s.:Modulation Theory. Van NostrandReihnold,New York (1953)
4. Bogoliubov,N.N.,Mitropolsky,Y.A.:Asymptotic Methods in the Theory of Nonlinear Oscillations. Hindustan Publishing Corporation, New Delhi (1961)
5. Bowes,S.R., Bird,B.M.:Novel approach to the analysis and synthesis of modulation processes in power convertors.IEEE proc.122(5),507-513(1975)



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## SMALL SIGNAL NPN TRANSISTOR



PRELIMINARY DATA

Ordering Code	Marking	Package / Shipment
2N3904	2N3904	TO-92 / Bulk
2N3904-AP	2N3904	TO-92 / Ammopack

- SILICON EPITAXIAL PLANAR NPN TRANSISTOR
- TO-92 PACKAGE SUITABLE FOR THROUGH-HOLE PCB ASSEMBLY
- THE PNP COMPLEMENTARY TYPE IS 2N3906

### APPLICATIONS

- WELL SUITABLE FOR TV AND HOME APPLIANCE EQUIPMENT
- SMALL LOAD SWITCH TRANSISTOR WITH HIGH GAIN AND LOW SATURATION VOLTAGE



### ABSOLUTE MAXIMUM RATINGS

Symbol	Parameter	Value	Unit
$V_{CBO}$	Collector-Base Voltage ( $I_E = 0$ )	60	V
$V_{CEO}$	Collector-Emitter Voltage ( $I_B = 0$ )	40	V
$V_{EBO}$	Emitter-Base Voltage ( $I_C = 0$ )	6	V
$I_C$	Collector Current	200	mA
$P_{tot}$	Total Dissipation at $T_C = 25\text{ }^\circ\text{C}$	625	mW
$T_{stg}$	Storage Temperature	-65 to 150	$^\circ\text{C}$
$T_j$	Max. Operating Junction Temperature	150	$^\circ\text{C}$

## THERMAL DATA

$R_{thj-amb}$ •	Thermal Resistance Junction-Ambient	Max	200	$^{\circ}C/W$
$R_{thj-case}$ •	Thermal Resistance Junction-Case	Max	83.3	$^{\circ}C/W$


ELECTRICAL CHARACTERISTICS ( $T_{case} = 25^{\circ}C$  unless otherwise specified)

Symbol	Parameter	Test Conditions	Min.	Typ.	Max.	Unit
$I_{CEX}$	Collector Cut-off Current ( $V_{BE} = -3 V$ )	$V_{CE} = 30 V$			50	nA
$I_{BEX}$	Base Cut-off Current ( $V_{BE} = -3 V$ )	$V_{CE} = 30 V$			50	nA
$V_{(BR)CEO}^*$	Collector-Emitter Breakdown Voltage ( $I_B = 0$ )	$I_C = 1 mA$	40			V
$V_{(BR)CBO}$	Collector-Base Breakdown Voltage ( $I_E = 0$ )	$I_C = 10 \mu A$	60			V
$V_{(BR)EBO}$	Emitter-Base Breakdown Voltage ( $I_C = 0$ )	$I_E = 10 \mu A$	6			V
$V_{CE(sat)}^*$	Collector-Emitter Saturation Voltage	$I_C = 10 mA$ $I_B = 1 mA$ $I_C = 50 mA$ $I_B = 5 mA$			0.2 0.2	V V
$V_{BE(sat)}^*$	Base-Emitter Saturation Voltage	$I_C = 10 mA$ $I_B = 1 mA$ $I_C = 50 mA$ $I_B = 5 mA$	0.65		0.85 0.95	V V
$h_{FE}^*$	DC Current Gain	$I_C = 0.1 mA$ $V_{CE} = 1 V$ $I_C = 1 mA$ $V_{CE} = 1 V$ $I_C = 10 mA$ $V_{CE} = 1 V$ $I_C = 50 mA$ $V_{CE} = 1 V$ $I_C = 100 mA$ $V_{CE} = 1 V$	60 80 100 60 30		300	
$f_T$	Transition Frequency	$I_C = 10 mA$ $V_{CE} = 20 V$ $f = 100 MHz$	250	270		MHz
$C_{CBO}$	Collector-Base Capacitance	$I_E = 0$ $V_{CB} = 10 V$ $f = 1 MHz$		4		pF
$C_{EBO}$	Emitter-Base Capacitance	$I_C = 0$ $V_{EB} = 0.5 V$ $f = 1 MHz$		18		pF
NF	Noise Figure	$V_{CE} = 5 V$ $I_C = 0.1 mA$ $f = 10 Hz$ to 15.7 KHz $R_G = 1 K\Omega$		5		dB
$t_d$	Delay Time	$I_C = 10 mA$ $I_B = 1 mA$			35	ns
$t_r$	Rise Time	$V_{CC} = 30 V$			35	ns
$t_s$	Storage Time	$I_C = 10 mA$ $I_{B1} = -I_{B2} = 1 mA$			200	ns
$t_f$	Fall Time	$V_{CC} = 30 V$			50	ns

\* Pulsed: Pulse duration = 300  $\mu s$ , duty cycle  $\leq 2\%$

## TO-92 MECHANICAL DATA

DIM.	mm			inch		
	MIN.	TYP.	MAX.	MIN.	TYP.	MAX.
A	4.32		4.95	0.170		0.195
b	0.36		0.51	0.014		0.020
D	4.45		4.95	0.175		0.194
E	3.30		3.94	0.130		0.155
e	2.41		2.67	0.095		0.105
e1	1.14		1.40	0.045		0.055
L	12.70		15.49	0.500		0.609
R	2.16		2.41	0.085		0.094
S1	1.14		1.52	0.045		0.059
W	0.41		0.56	0.016		0.022
V	4 degree		6 degree	4 degree		6 degree



## 6A HIGH-SPEED MOSFET DRIVERS


### FEATURES

- Latch-Up Protected ..... Will Withstand >1.5A Reverse Output Current
- Logic Input Will Withstand Negative Swing Up to 5V
- ESD Protected ..... 4kV
- Matched Rise and Fall Times ..... 25nsec
- High Peak Output Current ..... 6A Peak
- Wide Operating Range ..... 4.5V to 18V
- High Capacitive Load Drive ..... 10,000pF
- Short Delay Time ..... 55nsec Typ.
- Logic High Input, Any Voltage ..... 2.4V to  $V_{DD}$
- Low Supply Current With Logic "1" Input ... 450 $\mu$ A
- Low Output Impedance ..... 2.5 $\Omega$
- Output Voltage Swing to Within 25mV of Ground or  $V_{DD}$


### APPLICATIONS

- Switch-Mode Power Supplies
- Motor Controls
- Pulse Transformer Driver
- Class D Switching Amplifiers

### PIN CONFIGURATIONS



### FUNCTIONAL BLOCK DIAGRAM



### GENERAL DESCRIPTION

The TC4420/4429 are 6A (peak), single output MOSFET drivers. The TC4429 is an inverting driver (pin-compatible with the TC429), while the TC4420 is a non-inverting driver. These drivers are fabricated in CMOS for lower power, more efficient operation versus bipolar drivers.

Both devices have TTL-compatible inputs, which can be driven as high as  $V_{DD} + 0.3V$  or as low as  $-5V$  without upset or damage to the device. This eliminates the need for external level shifting circuitry and its associated cost and size. The output swing is rail-to-rail ensuring better drive voltage margin, especially during power up/power down sequencing. Propagational delay time is only 55nsec (typ.) and the output rise and fall times are only 25nsec (typ.) into 2500pF across the usable power supply range.

Unlike other drivers, the TC4420/4429 are virtually latch-up proof. They replace three or more discrete components saving PCB area, parts and improving overall system reliability.

### ORDERING INFORMATION

Part No.	Logic	Package	Temperature Range
TC4420CAT	Noninverting	5-Pin TO-220	0°C to +70°C
TC4420COA	Noninverting	8-Pin SOIC	0°C to +70°C
TC4420CPA	Noninverting	8-Pin PDIP	0°C to +70°C
TC4420EOA	Noninverting	8-Pin SOIC	-40°C to +85°C
TC4420EPA	Noninverting	8-Pin PDIP	-40°C to +85°C
TC4420IJA	Noninverting	8-Pin CerDIP	-25°C to +85°C
TC4420MJA	Noninverting	8-Pin CerDIP	-55°C to +125°C
TC4429CAT	Inverting	5-Pin TO-220	0°C to +70°C
TC4429COA	Inverting	8-Pin SOIC	0°C to +70°C
TC4429CPA	Inverting	8-Pin PDIP	0°C to +70°C
TC4429EOA	Inverting	8-Pin SOIC	-40°C to +85°C
TC4429EPA	Inverting	8-Pin PDIP	-40°C to +85°C
TC4429IJA	Inverting	8-Pin CerDIP	-25°C to +85°C
TC4429MJA	Inverting	8-Pin CerDIP	-55°C to +125°C

## TC4420 TC4429

### ABSOLUTE MAXIMUM RATINGS\*

Supply Voltage .....	+20V
Input Voltage .....	- 5V to > V <sub>DD</sub>
Input Current (V <sub>IN</sub> > V <sub>DD</sub> ) .....	50mA
Power Dissipation, (T <sub>A</sub> ≤ 70°C)	
PDIP .....	730mW
SOIC .....	470mW
CerDIP .....	800mW
5-Pin TO-220 .....	1.6W
Package Power Dissipation, T <sub>C</sub> ≤ 25°C	
5-Pin TO-220 (With Heat Sink) .....	12.5W
Derating Factors (To Ambient)	
PDIP .....	8mW/°C
SOIC .....	4mW/°C
CerDIP .....	6.4mW/°C
5-Pin TO-220 .....	12mW/°C
Thermal Impedances (To Case)	
5-Pin TO-220 R <sub>θJ-C</sub> .....	10°C/W

Storage Temperature Range .....	- 65°C to +150°C
Operating Temperature (Chip) .....	+150°C
Operating Temperature Range (Ambient)	
C Version .....	0°C to +70°C
I Version .....	- 25°C to +85°C
E Version .....	- 40°C to +85°C
M Version .....	- 55°C to +125°C
Lead Temperature (Soldering, 10 sec) .....	+300°C

\*Static-sensitive device. Unused devices must be stored in conductive material. Protect devices from static discharge and static fields. Stresses above those listed under "Absolute Maximum Ratings" may cause permanent damage to the device. These are stress ratings only and functional operation of the device at these or any other conditions above those indicated in the operation sections of the specifications is not implied. Exposure to absolute maximum rating conditions for extended periods may affect device reliability.

### ELECTRICAL CHARACTERISTICS: T<sub>A</sub> = +25°C with 4.5V ≤ V<sub>DD</sub> ≤ 18V, unless otherwise specified.

Symbol	Parameter	Test Conditions	Min	Typ	Max	Unit
<b>Input</b>						
V <sub>IH</sub>	Logic 1 High Input Voltage		2.4	1.8	—	V
V <sub>IL</sub>	Logic 0 Low Input Voltage		—	1.3	0.8	V
V <sub>IN (Max)</sub>	Input Voltage Range		- 5	—	V <sub>DD</sub> + 0.3	V
I <sub>IN</sub>	Input Current	0V ≤ V <sub>IN</sub> ≤ V <sub>DD</sub>	- 10	—	10	μA
<b>Output</b>						
V <sub>OH</sub>	High Output Voltage	See Figure 1	V <sub>DD</sub> - 0.025	—	—	V
V <sub>OL</sub>	Low Output Voltage	See Figure 1	—	—	0.025	V
R <sub>O</sub>	Output Resistance, High	I <sub>OUT</sub> = 10 mA, V <sub>DD</sub> = 18V	—	2.1	2.8	Ω
R <sub>O</sub>	Output Resistance, Low	I <sub>OUT</sub> = 10 mA, V <sub>DD</sub> = 18V	—	1.5	2.5	Ω
I <sub>PK</sub>	Peak Output Current	V <sub>DD</sub> = 18V (See Figure 5)	—	6	—	A
I <sub>REV</sub>	Latch-Up Protection Withstand Reverse Current	Duty Cycle ≤ 2% t ≤ 300μsec	1.5	—	—	A
<b>Switching Time (Note 1)</b>						
t <sub>R</sub>	Rise Time	Figure 1, C <sub>L</sub> = 2500pF	—	25	35	nsec
t <sub>F</sub>	Fall Time	Figure 1, C <sub>L</sub> = 2500pF	—	25	35	nsec
t <sub>D1</sub>	Delay Time	Figure 1	—	55	75	nsec
t <sub>D2</sub>	Delay Time	Figure 1	—	55	75	nsec
<b>Power Supply</b>						
I <sub>S</sub>	Power Supply Current	V <sub>IN</sub> = 3V V <sub>IN</sub> = 0V	— —	0.45 55	1.5 150	mA μA
V <sub>DD</sub>	Operating Input Voltage		4.5	—	18	V

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้ง © 2001 Microchip Technology Inc. DS21419A

**ELECTRICAL CHARACTERISTICS:** Measured over operating temperature range with  $4.5V \leq V_{DD} \leq 18V$ , unless otherwise specified.

Symbol	Parameter	Test Conditions	Min	Typ	Max	Unit
<b>Input</b>						
$V_{IH}$	Logic 1 High Input Voltage		2.4	—	—	V
$V_{IL}$	Logic 0 Low Input Voltage		—	—	0.8	V
$V_{IN}$ (Max)	Input Voltage Range		-5	—	$V_{DD} + 0.3$	V
$I_{IN}$	Input Current	$0V \leq V_{IN} \leq V_{DD}$	-10	—	10	$\mu A$
<b>Output</b>						
$V_{OH}$	High Output Voltage	See Figure 1	$V_{DD} - 0.025$	—	—	V
$V_{OL}$	Low Output Voltage	See Figure 1	—	—	0.025	V
$R_{O}$	Output Resistance, High	$I_{OUT} = 10mA, V_{DD} = 18V$	—	3	5	$\Omega$
$R_{O}$	Output Resistance, Low	$I_{OUT} = 10mA, V_{DD} = 18V$	—	2.3	5	$\Omega$
<b>Switching Time (Note 1)</b>						
$t_R$	Rise Time	Figure 1, $C_L = 2500pF$	—	32	60	nsec
$t_F$	Fall Time	Figure 1, $C_L = 2500pF$	—	34	60	nsec
$t_{D1}$	Delay Time	Figure 1	—	50	100	nsec
$t_{D2}$	Delay Time	Figure 1	—	65	100	nsec
<b>Power Supply</b>						
$I_S$	Power Supply Current	$V_{IN} = 3V$ $V_{IN} = 0V$	—	0.45 60	3 400	mA $\mu A$
$V_{DD}$	Operating Input Voltage		4.5	—	18	V

**NOTE:** 1. Switching times guaranteed by design.




Figure 1. Switching Time Test Circuit

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

# TL431/TL431A


## Programmable Shunt Regulator

### Features


- Programmable Output Voltage to 36 Volts
- Low Dynamic Output Impedance 0.2Ω Typical
- Sink Current Capability of 1.0 to 100mA
- Equivalent Full-Range Temperature Coefficient of 50ppm/°C Typical
- Temperature Compensated For Operation Over Full Rated Operating Temperature Range
- Low Output Noise Voltage
- Fast Turn-on Response

### Description

The TL431/TL431A are three-terminal adjustable regulator series with a guaranteed thermal stability over applicable temperature ranges. The output voltage may be set to any value between VREF (approximately 2.5 volts) and 36 volts with two external resistors. These devices have a typical dynamic output impedance of 0.2Ω. Active output circuitry provides a very sharp turn-on characteristic, making these devices excellent replacement for zener diodes in many applications.



## Internal Block Diagram



## Absolute Maximum Ratings

(Operating temperature range applies unless otherwise specified.)

Parameter	Symbol	Value	Unit
Cathode Voltage	V <sub>KA</sub>	37	V
Cathode Current Range (Continuous)	I <sub>KA</sub>	-100 ~ +150	mA
Reference Input Current Range	I <sub>REF</sub>	-0.05 ~ +10	mA
Power Dissipation D, LP Suffix Package	P <sub>D</sub>	770	mW
P Suffix Package		1000	mW
Operating Temperature Range	T <sub>OPR</sub>	-25 ~ +85	°C
Junction Temperature	T <sub>J</sub>	150	°C
Storage Temperature Range	T <sub>STG</sub>	-65 ~ +150	°C

## Recommended Operating Conditions

Parameter	Symbol	Min	Typ	Max	Unit
Cathode Voltage	V <sub>KA</sub>	V <sub>REF</sub>	-	36	V
Cathode Current	I <sub>KA</sub>	1.0	-	100	mA

## Electrical Characteristics

( $T_A = +25^\circ\text{C}$ , unless otherwise specified)

Parameter	Symbol	Conditions	TL431			TL431A			Unit	
			Min.	Typ.	Max.	Min.	Typ.	Max.		
Reference Input Voltage	$V_{REF}$	$V_{KA}=V_{REF}, I_{KA}=10\text{mA}$	2.440	2.495	2.550	2.470	2.495	2.520	V	
Deviation of Reference Input Voltage Over-Temperature (Note 1)	$\Delta V_{REF}/\Delta T$	$V_{KA}=V_{REF}, I_{KA}=10\text{mA}$ $T_{MIN}\leq T_A\leq T_{MAX}$	-	4.5	17	-	4.5	17	mV	
Ratio of Change in Reference Input Voltage to the Change in Cathode Voltage	$\Delta V_{REF}/\Delta V_{KA}$	$I_{KA}=10\text{mA}$	$\Delta V_{KA}=10\text{V}-V_{REF}$	-	-1.0	-2.7	-	-1.0	-2.7	mV/V
			$\Delta V_{KA}=36\text{V}-10\text{V}$	-	-0.5	-2.0	-	-0.5	-2.0	
Reference Input Current	$I_{REF}$	$I_{KA}=10\text{mA}, R_1=10\text{K}\Omega, R_2=\infty$	-	1.5	4	-	1.5	4	$\mu\text{A}$	
Deviation of Reference Input Current Over Full Temperature Range	$\Delta I_{REF}/\Delta T$	$I_{KA}=10\text{mA}, R_1=10\text{K}\Omega, R_2=\infty$ $T_A = \text{Full Range}$	-	0.4	1.2	-	0.4	1.2	$\mu\text{A}$	
Minimum Cathode Current for Regulation	$I_{KA}(\text{MIN})$	$V_{KA}=V_{REF}$	-	0.45	1.0	-	0.45	1.0	mA	
Off - Stage Cathode Current	$I_{KA}(\text{OFF})$	$V_{KA}=36\text{V}, V_{REF}=0$	-	0.05	1.0	-	0.05	1.0	$\mu\text{A}$	
Dynamic Impedance (Note 2)	$Z_{KA}$	$V_{KA}=V_{REF}, I_{KA}=1 \text{ to } 100\text{mA}$ $f\geq 1.0\text{KHz}$	-	0.15	0.5	-	0.15	0.5	$\Omega$	

- $T_{MIN} = -25^\circ\text{C}, T_{MAX} = +85^\circ\text{C}$

# MC14001B Series

## B-Suffix Series CMOS Gates

MC14001B, MC14011B, MC14023B,  
MC14025B, MC14071B, MC14073B,  
MC14081B, MC14082B

The B Series logic gates are constructed with P and N channel enhancement mode devices in a single monolithic structure (Complementary MOS). Their primary use is where low power dissipation and/or high noise immunity is desired.

### Features

- Supply Voltage Range = 3.0 Vdc to 18 Vdc
- All Outputs Buffered
- Capable of Driving Two Low-power TTL Loads or One Low-power Schottky TTL Load Over the Rated Temperature Range.
- Double Diode Protection on All Inputs Except: Triple Diode Protection on MC14011B and MC14081B
- Pin-for-Pin Replacements for Corresponding CD4000 Series B Suffix Devices
- Pb-Free Packages are Available\*

### MAXIMUM RATINGS (Voltages Referenced to $V_{SS}$ )

Symbol	Parameter	Value	Unit
$V_{DD}$	DC Supply Voltage Range	-0.5 to +18.0	V
$V_{in}, V_{out}$	Input or Output Voltage Range (DC or Transient)	-0.5 to $V_{DD} + 0.5$	V
$I_{in}, I_{out}$	Input or Output Current (DC or Transient) per Pin	$\pm 10$	mA
$P_D$	Power Dissipation, per Package (Note 1)	500	mW
$T_A$	Ambient Temperature Range	-55 to +125	$^{\circ}C$
$T_{stg}$	Storage Temperature Range	-65 to +150	$^{\circ}C$
$T_L$	Lead Temperature (8-Second Soldering)	260	$^{\circ}C$

Maximum ratings are those values beyond which device damage can occur. Maximum ratings applied to the device are individual stress limit values (not normal operating conditions) and are not valid simultaneously. If these limits are exceeded, device functional operation is not implied, damage may occur and reliability may be affected.

#### 1. Temperature Derating:

Plastic "P and D/DW" Packages: -7.0 mW/ $^{\circ}C$  From 65 $^{\circ}C$  To 125 $^{\circ}C$

This device contains protection circuitry to guard against damage due to high static voltages or electric fields. However, precautions must be taken to avoid applications of any voltage higher than maximum rated voltages to this high-impedance circuit. For proper operation,  $V_{in}$  and  $V_{out}$  should be constrained to the range  $V_{SS} \leq (V_{in} \text{ or } V_{out}) \leq V_{DD}$ .

Unused inputs must always be tied to an appropriate logic voltage level (e.g., either  $V_{SS}$  or  $V_{DD}$ ). Unused outputs must be left open.


\*For additional information on our Pb-Free strategy and soldering details, please download the ON Semiconductor Soldering and Mounting Techniques Reference Manual, SOLDERRM/D.




ON Semiconductor®

<http://onsemi.com>


### MARKING DIAGRAMS




PDIP-14  
P SUFFIX  
CASE 646



SOIC-14  
D SUFFIX  
CASE 751A



TSSOP-14  
DT SUFFIX  
CASE 948G



SOEIAJ-14  
F SUFFIX  
CASE 965



xx = Specific Device Code  
A = Assembly Location  
WL, L = Wafer Lot  
YY, Y = Year  
WW, W = Work Week

### DEVICE INFORMATION


Device	Description
MC14001B	Quad 2-Input NOR Gate
MC14011B	Quad 2-Input NAND Gate
MC14023B	Triple 3-Input NAND Gate
MC14025B	Triple 3-Input NOR Gate
MC14071B	Quad 2-Input OR Gate
MC14073B	Triple 3-Input AND Gate
MC14081B	Quad 2-Input AND Gate
MC14082B	Dual 4-Input AND Gate

### ORDERING INFORMATION


See detailed ordering and shipping information in the package dimensions section on page 8 of this data sheet.

# MC14001B Series

## LOGIC DIAGRAMS



## PIN ASSIGNMENTS



NC = NO CONNECTION

# MC14001B Series

## ELECTRICAL CHARACTERISTICS (Voltages Referenced to V<sub>SS</sub>)

Characteristic	Symbol	V <sub>DD</sub> Vdc	- 55° C		25° C			125° C		Unit
			Min	Max	Min	Typ <sup>(2)</sup>	Max	Min	Max	
Output Voltage V <sub>in</sub> = V <sub>DD</sub> or 0	"0" Level V <sub>OL</sub>	5.0	-	0.05	-	0	0.05	-	0.05	Vdc
		10	-	0.05	-	0	0.05	-	0.05	
		15	-	0.05	-	0	0.05	-	0.05	
	"1" Level V <sub>OH</sub>	5.0	4.95	-	4.95	5.0	-	4.95	-	
		10	9.95	-	9.95	10	-	9.95	-	
		15	14.95	-	14.95	15	-	14.95	-	
Input Voltage (V <sub>O</sub> = 4.5 or 0.5 Vdc) (V <sub>O</sub> = 9.0 or 1.0 Vdc) (V <sub>O</sub> = 13.5 or 1.5 Vdc)	"0" Level V <sub>IL</sub>	5.0	-	1.5	-	2.25	1.5	-	1.5	Vdc
		10	-	3.0	-	4.50	3.0	-	3.0	
		15	-	4.0	-	6.75	4.0	-	4.0	
	"1" Level V <sub>IH</sub>	5.0	3.5	-	3.5	2.75	-	3.5	-	
		10	7.0	-	7.0	5.50	-	7.0	-	
		15	11	-	11	8.25	-	11	-	
Output Drive Current (V <sub>OH</sub> = 2.5 Vdc) (V <sub>OH</sub> = 4.6 Vdc) (V <sub>OH</sub> = 9.5 Vdc) (V <sub>OH</sub> = 13.5 Vdc)	Source I <sub>OH</sub>	5.0	-3.0	-	-2.4	-4.2	-	-1.7	-	mAdc
		5.0	-0.64	-	-0.51	-0.88	-	-0.36	-	
		10	-1.6	-	-1.3	-2.25	-	-0.9	-	
		15	-4.2	-	-3.4	-8.8	-	-2.4	-	
	Sink I <sub>OL</sub>	5.0	0.64	-	0.51	0.88	-	0.36	-	
		10	1.6	-	1.3	2.25	-	0.9	-	
(V <sub>OL</sub> = 0.4 Vdc) (V <sub>OL</sub> = 0.5 Vdc) (V <sub>OL</sub> = 1.5 Vdc)	15	4.2	-	3.4	8.8	-	2.4	-		
	Input Current I <sub>in</sub>	15	-	±0.1	-	±0.00001	±0.1	-	±1.0	μAdc
	Input Capacitance (V <sub>in</sub> = 0) C <sub>in</sub>	-	-	-	-	5.0	7.5	-	-	pF
Quiescent Current (Per Package) I <sub>DD</sub>	5.0	-	0.25	-	0.0005	0.25	-	7.5	μAdc	
	10	-	0.5	-	0.0010	0.5	-	15		
	15	-	1.0	-	0.0015	1.0	-	30		
Total Supply Current <sup>(3) (4)</sup> (Dynamic plus Quiescent, Per Gate, C <sub>L</sub> = 50 pF) I <sub>T</sub>	5.0	I <sub>T</sub> = (0.3 μA/kHz) f + I <sub>DD</sub> /N							μAdc	
	10	I <sub>T</sub> = (0.6 μA/kHz) f + I <sub>DD</sub> /N								
	15	I <sub>T</sub> = (0.9 μA/kHz) f + I <sub>DD</sub> /N								

2. Data labelled "Typ" is not to be used for design purposes but is intended as an indication of the IC's potential performance.

3. The formulas given are for the typical characteristics only at 25°C.

4. To calculate total supply current at loads other than 50 pF:

$$I_T(C_L) = I_T(50 \text{ pF}) + (C_L - 50) \text{ Vfk}$$

where: I<sub>T</sub> is in μA (per package), C<sub>L</sub> in pF, V = (V<sub>DD</sub> - V<sub>SS</sub>) in volts, f in kHz is input frequency, and k = 0.001 x the number of exercised gates per package.

# MC14001B Series


## B-SERIES GATE SWITCHING TIMES

SWITCHING CHARACTERISTICS <sup>(5)</sup> ( $C_L = 50 \text{ pF}$ ,  $T_A = 25^\circ\text{C}$ )

Characteristic	Symbol	V <sub>DD</sub> Vdc	Min	Typ <sup>(6)</sup>	Max	Unit
Output Rise Time, All B-Series Gates $t_{TLH} = (1.35 \text{ ns/pF}) C_L + 33 \text{ ns}$ $t_{TLH} = (0.60 \text{ ns/pF}) C_L + 20 \text{ ns}$ $t_{TLH} = (0.40 \text{ ns/pF}) C_L + 20 \text{ ns}$	$t_{TLH}$	5.0 10 15	- - -	100 50 40	200 100 80	ns
Output Fall Time, All B-Series Gates $t_{THL} = (1.35 \text{ ns/pF}) C_L + 33 \text{ ns}$ $t_{THL} = (0.60 \text{ ns/pF}) C_L + 20 \text{ ns}$ $t_{THL} = (0.40 \text{ ns/pF}) C_L + 20 \text{ ns}$	$t_{THL}$	5.0 10 15	- - -	100 50 40	200 100 80	ns
Propagation Delay Time MC14001B, MC14011B only $t_{PLH}, t_{PHL} = (0.90 \text{ ns/pF}) C_L + 80 \text{ ns}$ $t_{PLH}, t_{PHL} = (0.36 \text{ ns/pF}) C_L + 32 \text{ ns}$ $t_{PLH}, t_{PHL} = (0.26 \text{ ns/pF}) C_L + 27 \text{ ns}$ All Other 2, 3, and 4 Input Gates $t_{PLH}, t_{PHL} = (0.90 \text{ ns/pF}) C_L + 115 \text{ ns}$ $t_{PLH}, t_{PHL} = (0.36 \text{ ns/pF}) C_L + 47 \text{ ns}$ $t_{PLH}, t_{PHL} = (0.26 \text{ ns/pF}) C_L + 37 \text{ ns}$ 8-Input Gates (MC14068B, MC14078B) $t_{PLH}, t_{PHL} = (0.90 \text{ ns/pF}) C_L + 155 \text{ ns}$ $t_{PLH}, t_{PHL} = (0.36 \text{ ns/pF}) C_L + 62 \text{ ns}$ $t_{PLH}, t_{PHL} = (0.26 \text{ ns/pF}) C_L + 47 \text{ ns}$	$t_{PLH}, t_{PHL}$	5.0 10 15	- - -	125 50 40	250 100 80	ns

5. The formulas given are for the typical characteristics only at 25°C.

6. Data labelled "Typ" is not to be used for design purposes but is intended as an indication of the IC's potential performance.



\*All unused inputs of AND, NAND gates must be connected to V<sub>DD</sub>.  
All unused inputs of OR, NOR gates must be connected to V<sub>SS</sub>.

Figure 1. Switching Time Test Circuit and Waveforms

# MC14029B

## Binary/Decade Up/Down Counter

The MC14029B Binary/Decade up/down counter is constructed with MOS P-channel and N-channel enhancement mode devices in a single monolithic structure. The counter consists of type D flip-flop stages with a gating structure to provide toggle flip-flop capability. The counter can be used in either Binary or BCD operation. This complementary MOS counter finds primary use in up/down and difference counting and frequency synthesizer applications where low power dissipation and/or high noise immunity is desired. It is also useful in A/D and D/A conversion and for magnitude and sign generation.

- Diode Protection on All Inputs
- Supply Voltage Range = 3.0 Vdc to 18 Vdc
- Internally Synchronous for High Speed
- Logic Edge-Clocked Design — Count Occurs on Positive Going Edge of Clock
- Asynchronous Preset Enable Operation
- Capable of Driving Two Low-power TTL Loads or One Low-power Schottky TTL Load Over the Rated Temperature Range
- Pin for Pin Replacement for CD4029B

### MAXIMUM RATINGS (Voltages Referenced to $V_{SS}$ ) (Note 2.)

Symbol	Parameter	Value	Unit
$V_{DD}$	DC Supply Voltage Range	-0.5 to +18.0	V
$V_{in}, V_{out}$	Input or Output Voltage Range (DC or Transient)	-0.5 to $V_{DD} + 0.5$	V
$I_{in}, I_{out}$	Input or Output Current (DC or Transient) per Pin	$\pm 10$	mA
$P_D$	Power Dissipation, per Package (Note 3.)	500	mW
$T_A$	Ambient Temperature Range	-55 to +125	°C
$T_{stg}$	Storage Temperature Range	-65 to +150	°C
$T_L$	Lead Temperature (8-Second Soldering)	260	°C

2. Maximum Ratings are those values beyond which damage to the device may occur.
3. Temperature Derating:  
Plastic "P and D/DW" Packages: - 7.0 mW/°C From 65°C To 125°C

This device contains protection circuitry to guard against damage due to high static voltages or electric fields. However, precautions must be taken to avoid applications of any voltage higher than maximum rated voltages to this high-impedance circuit. For proper operation,  $V_{in}$  and  $V_{out}$  should be constrained to the range  $V_{SS} \leq (V_{in} \text{ or } V_{out}) \leq V_{DD}$ .

Unused inputs must always be tied to an appropriate logic voltage level (e.g., either  $V_{SS}$  or  $V_{DD}$ ). Unused outputs must be left open.



ON Semiconductor

<http://onsemi.com>

### MARKING DIAGRAMS



PDIP-16  
P SUFFIX  
CASE 648



SOIC-16  
D SUFFIX  
CASE 751B



SOEIAJ-16  
F SUFFIX  
CASE 966



A = Assembly Location  
WL or L = Wafer Lot  
YY or Y = Year  
WW or W = Work Week

### ORDERING INFORMATION

Device	Package	Shipping
MC14029BCP	PDIP-16	2000/Box
MC14029BD	SOIC-16	2400/Box
MC14029BDR2	SOIC-16	2500/Tape & Reel
MC14029BF	SOEIAJ-16	See Note 1.
MC14029BFEL	SOEIAJ-16	See Note 1.

1. For ordering information on the EIAJ version of the SOIC packages, please contact your local ON Semiconductor representative.

# MC14029B

## PIN ASSIGNMENT

PE	1 ●	16	V <sub>DD</sub>
Q3	2	15	CLK
P3	3	14	Q2
P0	4	13	P2
C <sub>in</sub>	5	12	P1
Q0	6	11	Q1
C <sub>out</sub>	7	10	U/D
V <sub>SS</sub>	8	9	B/D

## TRUTH TABLE

Carry In	Up/Down	Preset Enable	Action
1	X	0	No Count
0	1	0	Count Up
0	0	0	Count Down
X	X	1	Preset

X = Don't Care

## ELECTRICAL CHARACTERISTICS (Voltages Referenced to V<sub>SS</sub>)

Characteristic	Symbol	V <sub>DD</sub> Vdc	- 55°C		25°C			125°C		Unit	
			Min	Max	Min	Typ <sup>(4)</sup>	Max	Min	Max		
Output Voltage V <sub>in</sub> = V <sub>DD</sub> or 0	"0" Level	V <sub>OL</sub>	5.0	—	0.05	—	0	0.05	—	0.05	Vdc
			10	—	0.05	—	0	0.05	—	0.05	
			15	—	0.05	—	0	0.05	—	0.05	
	"1" Level	V <sub>OH</sub>	5.0	4.95	—	4.95	5.0	—	4.95	—	Vdc
			10	9.95	—	9.95	10	—	9.95	—	
			15	14.95	—	14.95	15	—	14.95	—	
Input Voltage (V <sub>O</sub> = 4.5 or 0.5 Vdc) (V <sub>O</sub> = 9.0 or 1.0 Vdc) (V <sub>O</sub> = 13.5 or 1.5 Vdc)	"0" Level	V <sub>IL</sub>	5.0	—	1.5	—	2.25	1.5	—	1.5	Vdc
			10	—	3.0	—	4.50	3.0	—	3.0	
			15	—	4.0	—	6.75	4.0	—	4.0	
	"1" Level	V <sub>IH</sub>	5.0	3.5	—	3.5	2.75	—	3.5	—	Vdc
			10	7.0	—	7.0	5.50	—	7.0	—	
			15	11	—	11	8.25	—	11	—	
Output Drive Current (V <sub>OH</sub> = 2.5 Vdc) (V <sub>OH</sub> = 4.6 Vdc) (V <sub>OH</sub> = 9.5 Vdc) (V <sub>OH</sub> = 13.5 Vdc)	Source	I <sub>OH</sub>	5.0	-3.0	—	-2.4	-4.2	—	-1.7	—	mAdc
			10	-0.64	—	-0.51	-0.88	—	-0.36	—	
			15	-1.6	—	-1.3	-2.25	—	-0.9	—	
	Sink	I <sub>OL</sub>	5.0	0.64	—	0.51	0.88	—	0.36	—	mAdc
			10	1.6	—	1.3	2.25	—	0.9	—	
			15	4.2	—	3.4	8.8	—	2.4	—	
Input Current	I <sub>in</sub>	15	—	±0.1	—	±0.00001	±0.1	—	±1.0	μAdc	
Input Capacitance (V <sub>in</sub> = 0)	C <sub>in</sub>	—	—	—	—	5.0	7.5	—	—	pF	
Quiescent Current (Per Package)	I <sub>DD</sub>	5.0	—	5.0	—	0.005	5.0	—	150	μAdc	
		10	—	10	—	0.010	10	—	300		
		15	—	20	—	0.015	20	—	600		
Total Supply Current <sup>(5),(6)</sup> (Dynamic plus Quiescent, Per Package) (C <sub>L</sub> = 50 pF on all outputs, all buffers switching)	I <sub>T</sub>	5.0	I <sub>T</sub> = (0.58 μA/kHz) f + I <sub>DD</sub>							μAdc	
		10	I <sub>T</sub> = (1.20 μA/kHz) f + I <sub>DD</sub>								
		15	I <sub>T</sub> = (1.70 μA/kHz) f + I <sub>DD</sub>								

4. Data labelled "Typ" is not to be used for design purposes but is intended as an indication of the IC's potential performance.

5. The formulas given are for the typical characteristics only at 25°C.

6. To calculate total supply current at loads other than 50 pF:

$$I_T(C_L) = I_T(50 \text{ pF}) + (C_L - 50) Vfk$$

where: I<sub>T</sub> is in μA (per package), C<sub>L</sub> in pF, V = (V<sub>DD</sub> - V<sub>SS</sub>) in volts, f in kHz is input frequency, and k = 0.001.

# MC14029B

## SWITCHING CHARACTERISTICS (7.) ( $C_L = 50 \text{ pF}$ , $T_A = 25^\circ\text{C}$ )

Characteristic	Symbol	$V_{DD}$	All Types			Unit
			Min	Typ (8.)	Max	
Output Rise and Fall Time $t_{TLH}$ , $t_{THL} = (1.5 \text{ ns/pF}) C_L + 25 \text{ ns}$ $t_{TLH}$ , $t_{THL} = (0.75 \text{ ns/pF}) C_L + 12.5 \text{ ns}$ $t_{TLH}$ , $t_{THL} = (0.55 \text{ ns/pF}) C_L + 9.5 \text{ ns}$	$t_{TLH}$ , $t_{THL}$	5.0 10 15	— — —	100 50 40	200 100 80	ns
Propagation Delay Time Clk to Q $t_{PLH}$ , $t_{PHL} = (1.7 \text{ ns/pF}) C_L + 230 \text{ ns}$ $t_{PLH}$ , $t_{PHL} = (0.66 \text{ ns/pF}) C_L + 97 \text{ ns}$ $t_{PLH}$ , $t_{PHL} = (0.5 \text{ ns/pF}) C_L + 75 \text{ ns}$	$t_{PLH}$ , $t_{PHL}$	5.0 10 15	— — —	200 100 90	400 200 180	ns
Clk to $\overline{C_{out}}$ $t_{PLH}$ , $t_{PHL} = (1.7 \text{ ns/pF}) C_L + 230 \text{ ns}$ $t_{PLH}$ , $t_{PHL} = (0.66 \text{ ns/pF}) C_L + 97 \text{ ns}$ $t_{PLH}$ , $t_{PHL} = (0.5 \text{ ns/pF}) C_L + 75 \text{ ns}$	$t_{PLH}$ , $t_{PHL}$	5.0 10 15	— — —	250 130 85	500 260 190	ns
$\overline{C_{in}}$ to $\overline{C_{out}}$ $t_{PLH}$ , $t_{PHL} = (1.7 \text{ ns/pF}) C_L + 95 \text{ ns}$ $t_{PLH}$ , $t_{PHL} = (0.66 \text{ ns/pF}) C_L + 47 \text{ ns}$ $t_{PLH}$ , $t_{PHL} = (0.5 \text{ ns/pF}) C_L + 35 \text{ ns}$	$t_{PLH}$ , $t_{PHL}$	5.0 10 15	— — —	175 50 50	360 120 100	ns
PE to Q $t_{PLH}$ , $t_{PHL} = (1.7 \text{ ns/pF}) C_L + 230 \text{ ns}$ $t_{PLH}$ , $t_{PHL} = (0.66 \text{ ns/pF}) C_L + 97 \text{ ns}$ $t_{PLH}$ , $t_{PHL} = (0.5 \text{ ns/pF}) C_L + 75 \text{ ns}$	$t_{PLH}$ , $t_{PHL}$	5.0 10 15	— — —	235 100 80	470 200 160	ns
PE to $\overline{C_{out}}$ $t_{PLH}$ , $t_{PHL} = (1.7 \text{ ns/pF}) C_L + 465 \text{ ns}$ $t_{PLH}$ , $t_{PHL} = (0.66 \text{ ns/pF}) C_L + 192 \text{ ns}$ $t_{PLH}$ , $t_{PHL} = (0.5 \text{ ns/pF}) C_L + 125 \text{ ns}$	$t_{PLH}$ , $t_{PHL}$	5.0 10 15	— — —	320 145 105	640 290 210	ns
Clock Pulse Width	$t_{W(cl)}$	5.0 10 15	180 80 60	90 40 30	— — —	ns
Clock Pulse Frequency	$f_{cl}$	5.0 10 15	— — —	4.0 8.0 10	2.0 4.0 5.0	MHz
Preset Removal Time The Preset Signal must be low prior to a positive-going transition of the clock.	$t_{rem}$	5.0 10 15	160 80 60	80 40 30	— — —	ns
Clock Rise and Fall Time	$t_{r(cl)}$ $t_{f(cl)}$	5.0 10 15	— — —	— — —	15 5 4	$\mu\text{s}$
Carry In Setup Time	$t_{su}$	5.0 10 15	150 60 40	75 30 20	— — —	ns
Up/Down Setup Time		5.0 10 15	340 140 100	170 70 50	— — —	ns
Binary/Decade Setup Time		5.0 10 15	320 140 100	160 70 50	— — —	ns
Preset Enable Pulse Width	$t_w$	5.0 10 15	130 70 50	65 35 25	— — —	ns

7. The formulas given are for the typical characteristics only at  $25^\circ\text{C}$ .

8. Data labelled "Typ" is not to be used for design purposes but is intended as an indication of the IC's potential performance.



# Single-Channel: 6N137, HCPL2601, HCPL2611 Dual-Channel: HCPL2630, HCPL2631 High Speed 10MBit/s Logic Gate Optocouplers

## Features

- Very high speed – 10 MBit/s
- Superior CMR – 10 kV/μs
- Double working voltage-480V
- Fan-out of 8 over -40°C to +85°C
- Logic gate output
- Strobable output
- Wired OR-open collector
- U.L. recognized (File # E90700)

## Applications


- Ground loop elimination
- LSTTL to TTL, LSTTL or 5-volt CMOS
- Line receiver, data transmission
- Data multiplexing
- Switching power supplies
- Pulse transformer replacement
- Computer-peripheral interface

## Description


The 6N137, HCPL2601, HCPL2611 single-channel and HCPL2630, HCPL2631 dual-channel optocouplers consist of a 850 nm AlGaAs LED, optically coupled to a very high speed integrated photo-detector logic gate with a strobable output. This output features an open collector, thereby permitting wired OR outputs. The coupled parameters are guaranteed over the temperature range of -40°C to +85°C. A maximum input signal of 5mA will provide a minimum output sink current of 13mA (fan out of 8).

An internal noise shield provides superior common mode rejection of typically 10kV/μs. The HCPL2601 and HCPL2631 has a minimum CMR of 5kV/μs. The HCPL2611 has a minimum CMR of 10kV/μs.

## Schematics




6N137  
HCPL2601  
HCPL2611



HCPL2630  
HCPL2631

A 0.1μF bypass capacitor must be connected between pins 8 and 5<sup>(1)</sup>.

## Package Outlines



## Truth Table (Positive Logic)

Input	Enable	Output
H	H	L
L	H	H
H	L	H
L	L	H
H	NC	L
L	NC	H

**Absolute Maximum Ratings** ( $T_A = 25^\circ\text{C}$  unless otherwise specified)

Stresses exceeding the absolute maximum ratings may damage the device. The device may not function or be operable above the recommended operating conditions and stressing the parts to these levels is not recommended. In addition, extended exposure to stresses above the recommended operating conditions may affect device reliability. The absolute maximum ratings are stress ratings only.

Symbol	Parameter		Value	Units
$T_{STG}$	Storage Temperature		-55 to +125	$^\circ\text{C}$
$T_{OPR}$	Operating Temperature		-40 to +85	$^\circ\text{C}$
$T_{SOL}$	Lead Solder Temperature (for wave soldering only)*		260 for 10 sec	$^\circ\text{C}$
<b>EMITTER</b>				
$I_F$	DC/Average Forward	Single Channel	50	mA
	Input Current	Dual Channel (Each Channel)	30	
$V_E$	Enable Input Voltage Not to Exceed $V_{CC}$ by more than 500mV	Single Channel	5.5	V
$V_R$	Reverse Input Voltage	Each Channel	5.0	V
$P_I$	Power Dissipation	Single Channel	100	mW
		Dual Channel (Each Channel)	45	
<b>DETECTOR</b>				
$V_{CC}$ (1 minute max)	Supply Voltage		7.0	V
$I_O$	Output Current	Single Channel	50	mA
		Dual Channel (Each Channel)	50	
$V_O$	Output Voltage	Each Channel	7.0	V
$P_O$	Collector Output	Single Channel	85	mW
	Power Dissipation	Dual Channel (Each Channel)	60	

\*For peak soldering reflow, please refer to the Reflow Profile on page 11.

**Recommended Operating Conditions**

The Recommended Operating Conditions table defines the conditions for actual device operation. Recommended operating conditions are specified to ensure optimal performance to the datasheet specifications. Fairchild does not recommend exceeding them or designing to absolute maximum ratings.

Symbol	Parameter	Min.	Max.	Units
$I_{FL}$	Input Current, Low Level	0	250	$\mu\text{A}$
$I_{FH}$	Input Current, High Level	*6.3	15	mA
$V_{CC}$	Supply Voltage, Output	4.5	5.5	V
$V_{EL}$	Enable Voltage, Low Level	0	0.8	V
$V_{EH}$	Enable Voltage, High Level	2.0	$V_{CC}$	V
$T_A$	Low Level Supply Current	-40	+85	$^\circ\text{C}$
N	Fan Out (TTL load)		8	

\*6.3mA is a guard banded value which allows for at least 20% CTR degradation. Initial input current threshold value is 5.0mA or less.

**Electrical Characteristics** ( $T_A = 0$  to  $70^\circ\text{C}$  unless otherwise specified)**Individual Component Characteristics**

Symbol	Parameter	Test Conditions	Min.	Typ.*	Max.	Unit	
<b>EMITTER</b>							
$V_F$	Input Forward Voltage	$I_F = 10\text{mA}$			1.8	V	
				$T_A = 25^\circ\text{C}$	1.4		1.75
$B_{VR}$	Input Reverse Breakdown Voltage	$I_R = 10\mu\text{A}$	5.0			V	
$C_{IN}$	Input Capacitance	$V_F = 0, f = 1\text{MHz}$		60		pF	
$\Delta V_F / \Delta T_A$	Input Diode Temperature Coefficient	$I_F = 10\text{mA}$		-1.4		mV/ $^\circ\text{C}$	
<b>DETECTOR</b>							
$I_{CCH}$	High Level Supply Current	$V_{CC} = 5.5\text{V}, I_F = 0\text{mA}, V_E = 0.5\text{V}$	Single Channel		7	10	mA
			Dual Channel		10	15	
$I_{CCL}$	Low Level Supply Current		Single Channel	$V_{CC} = 5.5\text{V}, I_F = 10\text{mA}$	9	13	mA
			Dual Channel	$V_E = 0.5\text{V}$	14	21	
$I_{EL}$	Low Level Enable Current	$V_{CC} = 5.5\text{V}, V_E = 0.5\text{V}$		-0.8	-1.6	mA	
$I_{EH}$	High Level Enable Current	$V_{CC} = 5.5\text{V}, V_E = 2.0\text{V}$		-0.6	-1.6	mA	
$V_{EH}$	High Level Enable Voltage	$V_{CC} = 5.5\text{V}, I_F = 10\text{mA}$	2.0			V	
$V_{EL}$	Low Level Enable Voltage	$V_{CC} = 5.5\text{V}, I_F = 10\text{mA}^{(3)}$			0.8	V	

**Switching Characteristics** ( $T_A = -40^\circ\text{C}$  to  $+85^\circ\text{C}$ ,  $V_{CC} = 5\text{V}$ ,  $I_F = 7.5\text{mA}$  unless otherwise specified)

Symbol	AC Characteristics	Test Conditions	Min.	Typ.*	Max.	Unit	
$T_{PLH}$	Propagation Delay Time to Output HIGH Level	$R_L = 350\Omega, C_L = 15\text{pF}^{(4)}$ (Fig. 12)	$T_A = 25^\circ\text{C}$	20	45	75	ns
						100	
$T_{PHL}$	Propagation Delay Time to Output LOW Level	$R_L = 350\Omega, C_L = 15\text{pF}$ (Fig. 12)	$T_A = 25^\circ\text{C}^{(5)}$	25	45	75	ns
						100	
$ T_{PHL} - T_{PLH} $	Pulse Width Distortion	$(R_L = 350\Omega, C_L = 15\text{pF})$ (Fig. 12)		3	35	ns	
$t_r$	Output Rise Time (10–90%)	$R_L = 350\Omega, C_L = 15\text{pF}^{(6)}$ (Fig. 12)		50		ns	
$t_f$	Output Rise Time (90–10%)	$R_L = 350\Omega, C_L = 15\text{pF}^{(7)}$ (Fig. 12)		12		ns	
$t_{ELH}$	Enable Propagation Delay Time to Output HIGH Level	$I_F = 7.5\text{mA}, V_{EH} = 3.5\text{V}, R_L = 350\Omega, C_L = 15\text{pF}^{(8)}$ (Fig. 13)		20		ns	
$t_{EHL}$	Enable Propagation Delay Time to Output LOW Level	$I_F = 7.5\text{mA}, V_{EH} = 3.5\text{V}, R_L = 350\Omega, C_L = 15\text{pF}^{(9)}$ (Fig. 13)		20		ns	
$ICM_{HI}$	Common Mode Transient Immunity (at Output HIGH Level)	$T_A = 25^\circ\text{C},  V_{CM}  = 50\text{V}$ (Peak), $I_F = 0\text{mA}, V_{OH}$ (Min.) = 2.0V, $R_L = 350\Omega^{(10)}$ (Fig. 14)	6N137, HCPL2630		10,000	V/ $\mu\text{s}$	
			HCPL2601, HCPL2631		5000		
		$ V_{CM}  = 400\text{V}$	HCPL2611	10,000	15,000	V/ $\mu\text{s}$	
$ICM_{LI}$	Common Mode Transient Immunity (at Output LOW Level)	$R_L = 350\Omega, I_F = 7.5\text{mA}, V_{OL}$ (Max.) = 0.8V, $T_A = 25^\circ\text{C}^{(11)}$ (Fig. 14)	6N137, HCPL2630		10,000	V/ $\mu\text{s}$	
			HCPL2601, HCPL2631		5000		
		$ V_{CM}  = 400\text{V}$	HCPL2611	10,000	15,000	V/ $\mu\text{s}$	

**Electrical Characteristics** (Continued)**Transfer Characteristics** ( $T_A = -40$  to  $+85^\circ\text{C}$  unless otherwise specified)

Symbol	DC Characteristics	Test Conditions	Min.	Typ.*	Max.	Unit
$I_{OH}$	HIGH Level Output Current	$V_{CC} = 5.5\text{V}$ , $V_O = 5.5\text{V}$ , $I_F = 250\mu\text{A}$ , $V_E = 2.0\text{V}^{(2)}$			100	$\mu\text{A}$
$V_{OL}$	LOW Level Output Current	$V_{CC} = 5.5\text{V}$ , $I_F = 5\text{mA}$ , $V_E = 2.0\text{V}$ , $I_{CL} = 13\text{mA}^{(2)}$		.35	0.6	V
$I_{FT}$	Input Threshold Current	$V_{CC} = 5.5\text{V}$ , $V_O = 0.6\text{V}$ , $V_E = 2.0\text{V}$ , $I_{OL} = 13\text{mA}$		3	5	mA

**Isolation Characteristics** ( $T_A = -40^\circ\text{C}$  to  $+85^\circ\text{C}$  unless otherwise specified.)

Symbol	Characteristics	Test Conditions	Min.	Typ.*	Max.	Unit
$I_{I-O}$	Input-Output Insulation Leakage Current	Relative humidity = 45%, $T_A = 25^\circ\text{C}$ , $t = 5\text{s}$ , $V_{I-O} = 3000\text{VDC}^{(12)}$			1.0*	$\mu\text{A}$
$V_{ISO}$	Withstand Insulation Test Voltage	$RH < 50\%$ , $T_A = 25^\circ\text{C}$ , $I_{I-O} \leq 2\mu\text{A}$ , $t = 1\text{min.}^{(12)}$	2500			$V_{RMS}$
$R_{I-O}$	Resistance (Input to Output)	$V_{I-O} = 500\text{V}^{(12)}$		$10^{12}$		$\Omega$
$C_{I-O}$	Capacitance (Input to Output)	$f = 1\text{MHz}^{(12)}$		0.6		pF

\*All Typical at  $V_{CC} = 5\text{V}$ ,  $T_A = 25^\circ\text{C}$

**Notes:**

- The  $V_{CC}$  supply to each optoisolator must be bypassed by a  $0.1\mu\text{F}$  capacitor or larger. This can be either a ceramic or solid tantalum capacitor with good high frequency characteristic and should be connected as close as possible to the package  $V_{CC}$  and GND pins of each device.
- Each channel.
- Enable Input – No pull up resistor required as the device has an internal pull up resistor.
- $t_{PLH}$  – Propagation delay is measured from the 3.75mA level on the HIGH to LOW transition of the input current pulse to the 1.5 V level on the LOW to HIGH transition of the output voltage pulse.
- $t_{PHL}$  – Propagation delay is measured from the 3.75mA level on the LOW to HIGH transition of the input current pulse to the 1.5 V level on the HIGH to LOW transition of the output voltage pulse.
- $t_r$  – Rise time is measured from the 90% to the 10% levels on the LOW to HIGH transition of the output pulse.
- $t_f$  – Fall time is measured from the 10% to the 90% levels on the HIGH to LOW transition of the output pulse.
- $t_{ELH}$  – Enable input propagation delay is measured from the 1.5V level on the HIGH to LOW transition of the input voltage pulse to the 1.5V level on the LOW to HIGH transition of the output voltage pulse.
- $t_{EHL}$  – Enable input propagation delay is measured from the 1.5V level on the LOW to HIGH transition of the input voltage pulse to the 1.5V level on the HIGH to LOW transition of the output voltage pulse.
- $CM_H$  – The maximum tolerable rate of rise of the common mode voltage to ensure the output will remain in the HIGH state (i.e.,  $V_{OUT} > 2.0\text{V}$ ). Measured in volts per microsecond ( $\text{V}/\mu\text{s}$ ).
- $CM_L$  – The maximum tolerable rate of rise of the common mode voltage to ensure the output will remain in the LOW output state (i.e.,  $V_{OUT} < 0.8\text{V}$ ). Measured in volts per microsecond ( $\text{V}/\mu\text{s}$ ).
- Device considered a two-terminal device: Pins 1, 2, 3 and 4 shorted together, and Pins 5, 6, 7 and 8 shorted together.

## LM161/LM361 High Speed Differential Comparators

Check for Samples: **LM161, LM361**

### FEATURES

- Independent strobes
- Ensured high speed: 20 ns max
- Tight delay matching on both outputs
- Complementary TTL outputs
- Operates from op amp supplies:  $\pm 15V$
- Low speed variation with overdrive variation
- Low input offset voltage
- Versatile supply voltage range

### DESCRIPTION

The LM161/LM361 is a very high speed differential input, complementary TTL output voltage comparator with improved characteristics over the SE529/NE529 for which it is a pin-for-pin replacement. The device has been optimized for greater speed performance and lower input offset voltage. Typically delay varies only 3 ns for over-drive variations of 5 mV to 500 mV. It may be operated from op amp supplies ( $\pm 15V$ ).

Complementary outputs having maximum skew are provided. Applications involve high speed analog to digital converters and zero-crossing detectors in disk file systems.

### CONNECTION DIAGRAMS

#### SOIC or PDIP Package




Figure 1. Top View  
Package Numbers D0014A, NFF0014A

#### TO-100 Package




Figure 2. Package Number LME0010C

**⚠** Please be aware that an important notice concerning availability, standard warranty, and use in critical applications of Texas Instruments semiconductor products and disclaimers thereto appears at the end of this data sheet.  
All trademarks are the property of their respective owners.

## LM118-N/LM218-N/LM318-N Operational Amplifiers

Check for Samples: **LM118-N, LM218-N, LM318-N**

### FEATURES

- 15 MHz Small Signal Bandwidth
- Ensured 50V/μs Slew Rate
- Maximum Bias Current of 250 nA
- Operates from Supplies of ±5V to ±20V
- Internal Frequency Compensation
- Input and Output Overload Protected
- Pin Compatible with General Purpose Op Amps

### DESCRIPTION


The LM118 series are precision high speed operational amplifiers designed for applications requiring wide bandwidth and high slew rate. They feature a factor of ten increase in speed over general purpose devices without sacrificing DC performance.

The LM118 series has internal unity gain frequency compensation. This considerably simplifies its application since no external components are necessary for operation. However, unlike most internally compensated amplifiers, external frequency compensation may be added for optimum performance. For inverting applications, feedforward compensation will boost the slew rate to over 150V/μs and almost double the bandwidth. Overcompensation can be used with the amplifier for greater stability when maximum bandwidth is not needed. Further, a single capacitor can be added to reduce the 0.1% settling time to under 1 μs.

The high speed and fast settling time of these op amps make them useful in A/D converters, oscillators, active filters, sample and hold circuits, or general purpose amplifiers. These devices are easy to apply and offer an order of magnitude better AC performance than industry standards such as the LM709.

The LM218-N is identical to the LM118 except that the LM218-N has its performance specified over a -25°C to +85°C temperature range. The LM318-N is specified from 0°C to +70°C.

### Fast Voltage Follower


Do not hard-wire as voltage follower ( $R1 \geq 5 \text{ k}\Omega$ )


Please be aware that an important notice concerning availability, standard warranty, and use in critical applications of Texas Instruments semiconductor products and disclaimers thereto appears at the end of this data sheet.

All trademarks are the property of their respective owners.

PRODUCTION DATA information is current as of publication date. Products conform to specifications per the terms of the Texas Instruments standard warranty. Production processing does not necessarily include testing of all parameters.

Copyright © 1998–2013, Texas Instruments Incorporated

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



These devices have limited built-in ESD protection. The leads should be shorted together or the device placed in conductive foam during storage or handling to prevent electrostatic damage to the MOS gates.

### Absolute Maximum Ratings<sup>(1)(2)</sup>

Supply Voltage	±20V
Power Dissipation <sup>(3)</sup>	500 mW
Differential Input Current <sup>(4)</sup>	±10 mA
Input Voltage <sup>(5)</sup>	±15V
Output Short-Circuit Duration	Continuous
Operating Temperature Range	
lm118-n	–55°C to +125°C
LM218-N	–25°C to +85°C
LM318-N	0°C to +70°C
Storage Temperature Range	–65°C to +150°C
Lead Temperature (Soldering, 10 sec.)	
TO-99 Package	300°C
PDIP Package	260°C
Soldering Information	
Dual-In-Line Package	
Soldering (10 sec.)	260°C
SOIC Package	
Vapor Phase (60 sec.)	215°C
Infrared (15 sec.)	220°C
ESD Tolerance <sup>(6)</sup>	2000V

- (1) Refer to RETS118X for LM118H and LM118J military specifications.
- (2) If Military/Aerospace specified devices are required, please contact the TI Sales Office/Distributors for availability and specifications.
- (3) The maximum junction temperature of the lm118-n is 150°C, the LM218-N is 110°C, and the LM318-N is 110°C. For operating at elevated temperatures, devices in the LMC package must be derated based on a thermal resistance of 160°C/W, junction to ambient, or 20°C/W, junction to case. The thermal resistance of the dual-in-line package is 100°C/W, junction to ambient.
- (4) The inputs are shunted with back-to-back diodes for overvoltage protection. Therefore, excessive current will flow if a differential input voltage in excess of 1V is applied between the inputs unless some limiting resistance is used.
- (5) For supply voltages less than ±15V, the absolute maximum input voltage is equal to the supply voltage.
- (6) Human body model, 1.5 kΩ in series with 100 pF.

### Electrical Characteristics<sup>(1)</sup>

Parameter	Conditions	LM118-N/LM218-N			LM318-N			Units
		Min	Typ	Max	Min	Typ	Max	
Input Offset Voltage	T <sub>A</sub> = 25°C		2	4		4	10	mV
Input Offset Current	T <sub>A</sub> = 25°C		6	50		30	200	nA
Input Bias Current	T <sub>A</sub> = 25°C		120	250		150	500	nA
Input Resistance	T <sub>A</sub> = 25°C	1	3		0.5	3		MΩ
Supply Current	T <sub>A</sub> = 25°C		5	8		5	10	mA
Large Signal Voltage Gain	T <sub>A</sub> = 25°C, V <sub>S</sub> = ±15V V <sub>OUT</sub> = ±10V, R <sub>L</sub> ≥ 2 kΩ	50	200		25	200		V/mV
Slew Rate	T <sub>A</sub> = 25°C, V <sub>S</sub> = ±15V, A <sub>V</sub> = 1 (2)	50	70		50	70		V/μs
Small Signal Bandwidth	T <sub>A</sub> = 25°C, V <sub>S</sub> = ±15V		15			15		MHz
Input Offset Voltage				6			15	mV
Input Offset Current				100			300	nA

- (1) These specifications apply for ±5V ≤ V<sub>S</sub> ≤ ±20V and –55°C ≤ T<sub>A</sub> ≤ +125°C (lm118-n), –25°C ≤ T<sub>A</sub> ≤ +85°C (LM218-N), and 0°C ≤ T<sub>A</sub> ≤ +70°C (LM318-N). Also, power supplies must be bypassed with 0.1 μF disc capacitors.
- (2) Slew rate is tested with V<sub>S</sub> = ±15V. The lm118-n is in a unity-gain non-inverting configuration. V<sub>IN</sub> is stepped from –7.5V to +7.5V and vice versa. The slew rates between –5.0V and +5.0V and vice versa are tested and specified to exceed 50V/μs.