

สำนักหอสมุดกลาง พระจอมเกล้าลาดกระบัง



แหล่งจ่ายแรงดันไฟตรงแบบโปรแกรมได้

นายศิระ ริกุลสุรگان  
นางสาวอุษณีย์ อุตตะโมท  
นางสาวธีรลักษณ์ ประเสริฐแสง

ร/พ.  
๑๔๔๑๓  
๒๕๓๗

เลขหมู่.....  
เลขทะเบียน.....  
วัน,เดือน,ปี.....

๖-12519911

โครงการพิเศษนี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรวิทยาศาสตรบัณฑิต  
ภาควิชาฟิสิกส์ประยุกต์  
คณะวิทยาศาสตร์  
สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง  
ปีการศึกษา 2537

# PROGRAMMABLE POWER SUPPLY

Mr.Sira Rikunsurakan

Miss Usanee Uttamot

Miss Theeralux Prasertsang

A Special Project Submitted in Partial Fulfillment of the Requirement for the

Degree of Bachelor of Science

Department of Applied Physics


Faculty of Science

King Mongkut's Institute of Technology Ladkrabang

1994


หัวข้อโครงการพิเศษ                    แหล่งจ่ายแรงดันไฟตรงแบบโปรแกรมได้  
โดย    นายศิระ ธิกุลสุรگان  
    นางสาวอุษณีย์ อุตตะโมท  
    นางสาวธีรลักษณ์ ประเสริฐแสง  
ภาควิชา    ฟิสิกส์ประยุกต์  
อาจารย์ที่ปรึกษา                            ผู้ช่วยศาสตราจารย์ ดร.วราวุฒิ เถลัดดา  
    ผู้ช่วยศาสตราจารย์ วิชิต ศิริโชติ  
    รองศาสตราจารย์ สุรพล รักวิจัย

ภาควิชาฟิสิกส์ คณะวิทยาศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้า เจ้าคุณทหารลาดกระบัง  
อนุมัติให้นับโครงการพิเศษนี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรวิทยาศาสตรบัณฑิต


  
..... หัวหน้าภาควิชาฟิสิกส์ประยุกต์  
( ผู้ช่วยศาสตราจารย์ ดร. ปรีชา เทียนสมประสงค์ )

คณะกรรมการสอบโครงการพิเศษ

  
..... ประธานกรรมการ  
( ผู้ช่วยศาสตราจารย์ ศิริศักดิ์ เตชะทวีกุล )

  
..... กรรมการ  
( ผู้ช่วยศาสตราจารย์ ดร.วราวุฒิ เถลัดดา )

  
..... กรรมการ  
( ผู้ช่วยศาสตราจารย์ วิชิต ศิริโชติ )

  
..... กรรมการ  
( อาจารย์ ธีรวัฒน์ ประกอบผล )

ลิขสิทธิ์ของภาควิชาฟิสิกส์ประยุกต์ คณะวิทยาศาสตร์  
สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง



Special Project Title	Programmable Power Supply
Name	Mr.Sira Rikulsurakan Miss Usanee Uttamot Miss Theeraluk Prasertsang
Special Project Adviser	Assist.Prof.Dr.Varawuth Thaoludda Assist.Prof. Wichit Sirichote Assoc.Prof. Surapol Rukvijai
Department	Applied Physics
Academic Year	1994

#### Abstract

A Programmable Power Supply has been designed and developed for using in a laboratory. The output voltage provides a  $\pm 15$  Vdc at 850mA and can be programmed via either a front panel keypad or a RS232C standard interface. The supply consists of a digital circuit controlled by a 8052 AH-BASIC microprocessor, an analog circuit, MC1466L a precision voltage regulator, two channels 12 bit digital-to-analog converter, DAC1210 for setting the reference voltage and a 12 bit analog-to-digital converter, AD574A for monitoring of the output voltage and current. The unregulated DC source was regulated by the MC1466L which provides the output voltage equal to the reference voltage programmed by the digital-to-analog converter. Test of the power supply has shown that DC voltage % load regulation was better than 0.5% and the resolution of reference voltage was 5 mV. In addition to setting the output voltage via the front panel keypad manually, with the programmed voltage generated by the PC through the RS232C, the output can also be programmed for generating sine, sawtooth, triangular waveform or arbitrary waveform.

## กิติกรรมประกาศ

โครงการพิเศษนี้สำเร็จลุล่วงไปได้ด้วยดี เนื่องด้วยความเมตตาและความช่วยเหลือจากหลายท่าน  
ทางกลุ่มผู้จัดทำขอขอบคุณ

คุณพ่อ คุณแม่	ผู้ที่รัก, เป็นห่วง และประคับประคองเราตลอดมา
ผศ.ดร.วราวุฒิ เถาลัดดา, ผศ.วิชิต ศิริโชติ และ รศ.สุรพล รักวิชัย	อาจารย์ที่ปรึกษา ผู้ให้โอกาสและคำแนะนำในการทำโครงการพิเศษนี้
ผศ.फलผดุง ผดุงกุล คุณสุรเมธ สัจจอิสริยาวุฒิ คุณสมภพ ภูริวิกรัยพงศ์	อาจารย์ผู้ให้คำแนะนำ และเทคนิคต่างๆ ในการทำโครงการพิเศษนี้ พี่ชายผู้ให้แนวความคิด, คำปรึกษาและสนับสนุนเครื่องมือต่างๆ มากมาย สำหรับคำแนะนำในการเขียนโปรแกรมควบคุมระบบ
คุณชูชาติ ศรีตระการ และ คุณกัมพล พจนตรการกุล	สำหรับความลำบากยุ่งยากในการจัดหาอุปแอมป์จากเมืองไกล
Engineer ของ NEC ท่านหนึ่ง	ผู้ซึ่งผ่านมาให้คำแนะนำอันมีค่ายิ่ง
บริษัท ไทยออยล์ จำกัด	เอื้อเพื่ออุปกรณ์ในการจัดพิมพ์รายงานโครงการพิเศษฉบับนี้
คุณธนภัทร ฉายากุล	Guest Artist ผู้ยืนอยู่ข้างเราเสมอ แม้ในวันที่พายุชีวิตโหมกระหน่ำ
คุณสมนึก นิมนวล	สำหรับคำแนะนำทางอนาล็อกที่มีค่าที่สุด
คุณนุวัศ เจนเกียรติฟู	เอื้อเพื่อข้อมูลทางทฤษฎี
พี่บี	ผู้ซึ่งติดตามถามไถ่ด้วยความเป็นห่วง
เพื่อนๆ พี่ๆ น้องๆ	ที่แวะเวียนมาให้กำลังใจ
ภาควิชาฟิสิกส์ประยุกต์	ให้ความอนุเคราะห์เครื่องมือและอุปกรณ์ที่ใช้ในการทำโครงการพิเศษ

และผู้เกี่ยวข้องอีกหลายท่านที่มีได้เอ่ยนาม.

## สารบัญเรื่อง

	หน้า
บทคัดย่อภาษาไทย	ก
บทคัดย่อภาษาอังกฤษ	ข
กิตติกรรมประกาศ	ค
สารบัญเรื่อง	ง
สารบัญรูป	ช
สารบัญตาราง	ฐ
บทที่ 1 บทนำ	1
1.1 วัตถุประสงค์ของโครงการพิเศษ	1
1.2 หลักการและเหตุผล	1
1.3 คุณสมบัติของแหล่งจ่ายแรงดันไฟตรงแบบโปรแกรมได้	2
1.4 ขอบเขตการทำงาน	2
บทที่ 2 ทฤษฎีที่เกี่ยวข้องกับการออกแบบแหล่งจ่ายแรงดันไฟตรงแบบโปรแกรมได้	3
2.1 ทฤษฎีเกี่ยวกับการออกแบบแหล่งจ่ายไฟกระแสตรง	3
2.1.1 หม้อแปลง	3
2.1.2 วงจรเรียงกระแส	3
2.1.3 วงจรกรองแรงดัน	4
2.1.4 วงจรรักษาระดับแรงดัน	5
2.1.5 โหลด	6
2.2 ตัวแปลงสัญญาณอนาลอกเป็นสัญญาณดิจิตอล	7
2.2.1 การแปลงแบบเฟลซ	7
2.2.2 การแปลงแบบความชันเดี่ยว	8
2.2.3 การแปลงแบบความชันคู่	10
2.2.4 การแปลงแบบป้อนกลับ	11
2.2.5 การแปลงแบบประมาณค่าหลายครั้ง	13
2.3 การแปลงสัญญาณดิจิตอลเป็นสัญญาณอนาลอก	15
2.3.1 การแปลงแบบจัดรหัสน้ำหนักของไบนารี	15
2.3.2 การแปลงแบบแลตเตอร์เน็ตเวิร์ค	17

2.4	ออปแอมป์	18
2.4.1	คุณสมบัติของออปแอมป์	18
2.4.2	ลักษณะการทำงาน	20
2.4.3	คุณสมบัติและพารามิเตอร์บางชนิดของออปแอมป์	22
2.4.4	การป้อนกลับแบบลบ	26
2.4.5	วงจรขยายแบบไม่กลับเฟส	29
2.4.6	วงจรขยายแบบกลับเฟส	31
2.4.7	การประยุกต์ใช้งานออปแอมป์	33
2.5	ลักษณะโครงสร้างและการทำงานของ SCR	36
2.5.1	โครงสร้างของเอสซีอาร์และสัญลักษณ์	36
บทที่ 3	ระบบไมโครคอนโทรลเลอร์	38
3.1	ไมโครคอนโทรลเลอร์ (MCS-52)	38
3.1.1	โครงสร้างสถาปัตยกรรม MCS-52	38
3.1.2	การจัดขาลักษณะภายนอก MCS-52	40
3.1.3	การจัดการทางสถาปัตยกรรม	44
3.1.4	หน่วยศูนย์กลางการประมวลผลหรือ ซีพียู	45
3.1.5	การจัดหน่วยความจำ	49
3.1.6	โครงสร้างพอร์ทและการทำงาน	49
3.1.7	ตัวจับเวลา / ตัวนับ	51
3.1.8	พอร์ทอนุกรม	59
3.1.9	การอินเทอร์รัพท์	61
3.2	การสื่อสารข้อมูลแบบมาตรฐาน RS-232	64
3.2.1	พื้นฐานการสื่อสารข้อมูลแบบอนุกรม	64
3.2.2	การติดต่อสื่อสารข้อมูลแบบซิงโครนัส	65
3.2.3	การติดต่อสื่อสารข้อมูลแบบอะซิงโครนัส	65
3.2.4	ระบบอินเทอร์เฟซ RS-232	68
บทที่ 4	การออกแบบแหล่งจ่ายแรงดันไฟตรงแบบโปรแกรมได้	69
4.1	การทำงานโดยรวมของแหล่งจ่ายแรงดันไฟตรงแบบโปรแกรมได้	69
4.2	ระบบไมโครคอนโทรลเลอร์	72
4.2.1	คุณลักษณะพิเศษของบอร์ดคอนโทรลเลอร์ CPAT-32	72
4.2.2	รายละเอียดการทำงาน	72

4.2.3 อินพุท / เอาท์พุท	74
4.2.4 RTC : REAL TIME CLOCK	75
4.2.5 การติดต่อกับ LCD	75
4.2.6 พอร์ทอนุกรม	76
4.2.7 สัญญาณ MREQ, IORQ, COMBINE	77
4.2.8 การติดตั้ง MEMORY และ PORT	77
4.2.9 การติดตั้งหน่วยความจำ	77
4.2.10 การติดตั้ง ET-BASIC CPAT-32	78
4.2.11 JUMPER	78
4.2.12 การ BACK UP ข้อมูล	79
4.2.13 ตำแหน่ง IC, JUMPER, CONNECTOR ต่าง ๆ	79
4.3 วงจรเรียงและกรองกระแสสำหรับระบบไมโครคอนโทรลเลอร์	80
4.4 แหล่งจ่ายแรงดันไฟตรง $\pm 15$ V และแรงดันอ้างอิง -10 V	81
4.5 วงจรป้องกันกระแสเกิน	81
4.5.1 ส่วนตรวจจับกระแส	81
4.5.2 ส่วนป้องกันกระแสเกิน	81
4.6 วงจรรักษาระดับแรงดัน	84
4.6.1 ส่วนสร้างแรงดันคงที่ภายใน	84
4.6.2 ส่วนควบคุมแรงดันและกระแสเอาท์พุท	86
4.6.3 ขั้นตอนการออกแบบและข้อพิจารณา	88
4.7 วงจรสร้างแรงดันอ้างอิง	93
4.8 วงจรตรวจสอบสภาพการทำงานของระบบ	97
4.8.1 การทำงานของวงจรตรวจสอบสถานะของระบบ	97
บทที่ 5 โปรแกรมควบคุมและการใช้งานแหล่งจ่ายแรงดันไฟตรงแบบโปรแกรมได้	102
5.1 โปรแกรมควบคุมการทำงานแหล่งจ่ายแรงดันไฟตรงแบบโปรแกรมได้	102
5.1.1 โปรแกรมการทำงาน	102
5.1.2 โปรแกรมสเตป	103
5.1.3 โปรแกรมคลีน	104
5.1.4 โปรแกรมการส่งผ่านข้อมูล	104
5.1.5 โปรแกรมสนับสนุนการทำงาน	106
5.2 คำสั่งของ 8052AH - BASIC	108

5.3	คู่มือการใช้งานแหล่งจ่ายแรงดันไฟตรงแบบโปรแกรมได้	113
5.3.1	คุณสมบัติของแหล่งจ่ายแรงดันไฟตรงแบบโปรแกรมได้	113
5.3.2	ลักษณะของคีย์แพด	113
5.3.3	วิธีใช้เครื่อง	114
บทที่ 6	การทดสอบและผลการทดสอบแหล่งจ่ายแรงดันไฟตรงแบบโปรแกรมได้	119
6.1	การทดสอบไลน์เรกูเลชั่น	119
6.2	การทดสอบโหลดเรกูเลชั่น	120
6.3	การทดสอบแรงดันริปเปิล	120
6.4	ดริฟท์	121
6.5	วิธีการทดสอบและทูปกรณ์ที่ใช้ในการทดสอบ แหล่งจ่ายแรงดันไฟตรงแบบโปรแกรมได้	121
6.6	ผลการทดสอบ	122
6.6.1	รายละเอียดของตาราง	122
6.6.2	ผลการทดสอบแหล่งจ่ายแรงดันไฟตรง แบบโปรแกรมได้ชุดที่ 1	122
6.6.3	ผลการทดสอบแหล่งจ่ายแรงดันไฟตรง แบบโปรแกรมได้ชุดที่ 2	122
บทที่ 7	สรุปผลและแนวทางการพัฒนา	133
	ภาคผนวก ก. โปรแกรมควบคุมการทำงานของระบบ	
	ภาคผนวก ข. วงจรรวมของระบบ	
	ภาคผนวก ค. รายละเอียดอุปกรณ์ทางอิเล็กทรอนิกส์	
	เอกสารอ้างอิง	
	ประวัติผู้จัดทำโครงการพิเศษ	

## สารบัญรูป

	หน้า
รูป 2.1 วงจรเรียงกระแสแบบครึ่งคลื่น	3
รูป 2.2 วงจรเรียงกระแสเต็มคลื่นแบบใช้แท็ปกลาง	4
รูป 2.3 วงจรเรียงกระแสเต็มคลื่นแบบใช้บริดจ์	4
รูป 2.4 วงจรกรองแรงดันแบบต่าง ๆ	5
รูป 2.5 วงจรรักษาระดับแรงดันแบบขนาน	5
รูป 2.6 วงจรรักษาระดับแรงดันแบบอนุกรม	6
รูป 2.7 วงจรรักษาระดับแรงดันแบบใช้ซีเนอร์ไดโอด	6
รูป 2.8 วงจรการแปลงแบบเฟลซ	7
รูป 2.9 แผนผังการทำงานของ การแปลงแบบความถี่เดียว	8
รูป 2.10 แผนผังและช่วงเวลาการทำงานของ การแปลงแบบความถี่คู่	11
รูป 2.11 การทำงานของ A/D แบบวงจรมับเดียว	12
รูป 2.12 การทำงานของ A/D แบบวงจรมับแตรีกิง	13
รูป 2.13 แผนผังการทำงานของ การแปลงแบบประมาณค่าหลายครั้ง	14
รูป 2.14 วงจร D/A แบบเทคนิคการจัดน้ำหนักไบนารี	16
รูป 2.15 วงจร D/A แบบไบนารีแลตเตอร์	17
รูป 2.16 บล็อกไดอะแกรมของวงจรภายในภาคต่าง ๆ ของออปแอมป์	18
รูป 2.17 แสดงสัญลักษณ์ทั่วไปของออปแอมป์	19
รูป 2.18 วงจรภายในของออปแอมป์เบอร์ 741	19
รูป 2.19 วงจรพื้นฐานของออปแอมป์	21
รูป 2.20 อินพุทและเอาต์พุทของออปแอมป์	21
รูป 2.21 วงจรที่ใช้ในการตั้งค่าศูนย์ให้แก่ออปแอมป์	23
รูป 2.22 การตอบสนองความถี่ของออปแอมป์	24
รูป 2.23 สัญญาณในดิฟเฟอเรนเชียลโหมด	26
รูป 2.24 การป้อนกลับแบบลบ	27
รูป 2.25 วงจรขยายไม่กลับเฟส	29
รูป 2.26 การตอบสนองลูปเปิดของ 741	30
รูป 2.27 วงจรขยายกลับเฟส	31
รูป 2.28 อินพุทของวงจรขยายกลับเฟส	32
รูป 2.29 วงจรเรียงกระแสครึ่งคลื่น	33

รูป 2.30 วงจรกรองความถี่	34
รูป 2.31 ตัวเปรียบเทียบ	35
รูป 2.32 โครงสร้างการทำงานของเอสซีอาร์และสัญลักษณ์	36
รูป 3.1 ลักษณะการจัดขงาภายนอกของ MCS-51	40
รูป 3.2 โครงสร้างสถาปัตยกรรมภายในของ MCS-51	44
รูป 3.3 การกำหนดเลขและบัฟเฟอร์	51
รูป 3.4 การใช้ตัวจับเวลา / ทำงานในโหมด2 แบบโหลดใหม่ 8 บิต	52
รูป 3.5 การทำงานในโหมดการทำงานของตัวจับเวลา	55
รูป 3.6 แผนภูมิการทำงานในโหมดบรรจุอัตโนมัติ	56
รูป 3.7 แผนภูมิทางฮาร์ดแวร์การอินเทอร์รัพท์ชนิดต่าง ๆ	63
รูป 3.8 ข้อมูลที่ส่งและข้อมูลที่รับซึ่งสัมพันธ์กับสัญญาณนาฬิกา	65
รูป 3.9 ลักษณะสัญญาณของการรับส่งข้อมูลแบบอะซิงโครนัส 1 ชุดข้อมูล	66
รูป 3.10 การรับส่งข้อมูลแบบมีพาริตีคู่และพาริตีคี่	66
รูป 3.11 ลักษณะการเชื่อมต่อสัญญาณโต้ตอบเพื่อป้องกันข้อผิดพลาด ในการรับส่งข้อมูล	68
รูป 4.1 การอนุกรมแหล่งจ่ายไฟบวก 2 ชุดเพื่อให้ได้แหล่งจ่ายไฟบวกกลับ	69
รูป 4.2 บล็อกไดอะแกรมการทำงานของแหล่งจ่ายแรงดันไฟตรงแบบโปรแกรมได้	71
รูป 4.3 รูปการเซ็ท JP4 เพื่อเลือกหน่วยความจำ U3	72
รูป 4.4 การเซ็ท JUMPER เพื่อเลือกหน่วยความจำ U4	73
รูป 4.5 การเซ็ท JUMPER JP11 เพื่อกำหนดแบบของหน่วยความจำ U4	73
รูป 4.6 การเซ็ท JUMPER เพื่อกำหนดขนาดหน่วยความจำ U5	74
รูป 4.7 ตำแหน่ง I/O บนคอนเนคเตอร์	74
รูป 4.8 รูน GRAPHIC และ CHARACTER	75
รูป 4.9 แสดง LCD GRAPHICS และ LCD CHARACTER	76
รูป 4.10 ตำแหน่งของไอซี MAX232 และ 75176	76
รูป 4.11 แสดง RZ ที่ความเร็วในการส่งต่าง ๆ	77
รูป 4.12 ตำแหน่งไอซีและ JUMPER ของบอร์ดไมโครคอนโทรลเลอร์ CPAT-32	79
รูป 4.13 วงจรเรียงและกรองกระแสสำหรับระบบไมโครคอนโทรลเลอร์	81
รูป 4.14 วงจรป้องกันกระแสเกิน	82
รูป 4.15 วงจรแรงดันคงที่ภายในไอซี MC1466L	84
รูป 4.16 วงจรส่วนจ่ายกระแสอ้างอิงและคักตาของวงจร	86
รูป 4.17 หลักการเบื้องต้นของการควบคุมแรงดัน	86

รูป 4.18 วงจรรักษาระดับแรงดันของ MC1466L	87
รูป 4.19 วงจรควบคุมกระแสของ MC1466L	87
รูป 4.20 วงจรเบื้องต้นในการออกแบบวงจรรักษาระดับแรงดันด้วย MC1466L	88
รูป 4.21 วงจรที่ใช้ไดโอดแทน $D_3$	90
รูป 4.22 วงจรที่ใช้ไดโอดแทน $D_3$	90
รูป 4.23 การจัดวงจรของ MC1466L ให้มีแรงดันเอาท์พุท 15 โวลต์ กระแสสูงสุด 850 mA	92
รูป 4.24 บล็อกไดอะแกรมของวงจรสร้างแรงดันอ้างอิง	93
รูป 4.25 การจัดขาสัญญานต่าง ๆ ของ DAC 1210	93
รูป 4.26 การจัดขาสัญญานต่าง ๆ ของ DAC1210	93
รูป 4.27 การจัดวงจรเพื่อใช้สัญญาณ $\overline{CS}$ และ $\overline{WR}$ ในการควบคุม	94
รูป 4.28 แสดงวงจรการแปลงกระแสเป็นแรงดัน	96
รูป 4.29 บล็อกไดอะแกรมของวงจรตรวจสอบสถานะของระบบ	97
รูป 4.30 วงจรตรวจสอบสถานะของระบบ	98
รูป 4.31 การจัดวงจรทรานซิสเตอร์เป็นสวิตช์เปิดปิดแรงดัน +15 โวลต์	99
รูป 4.32 Timing Diagram ของ ADC574A ในโหมดการทำงาน Stand-alone operation	101
รูป 4.33 การจัดรูปแบบการจัดข้อมูล 12 บิต	101
รูป 6.1 การจัดอุปกรณ์สำหรับการวัดค่าไลน์เรกูเลชัน	119
รูป 6.2 การจัดอุปกรณ์สำหรับวัดค่าโวลตเรกูเลชัน	120
รูป 6.3 การจัดอุปกรณ์สำหรับวัดค่าดริฟท์	121
รูป 6.4 เปอร์เซ็นต์โวลตเรกูเลชันของแหล่งจ่ายแรงดันไฟตรงชุดที่ 1	126
รูป 6.5 เปอร์เซ็นต์รีปเปิลของแหล่งจ่ายแรงดันไฟตรงชุดที่ 1	127
รูป 6.6 เปอร์เซ็นต์โวลตเรกูเลชันของแหล่งจ่ายแรงดันไฟตรงชุดที่ 2	131
รูป 6.7 เปอร์เซ็นต์รีปเปิลของแหล่งจ่ายแรงดันไฟตรงชุดที่ 2	132

## สารบัญตาราง

	หน้า	
ตารางที่ 3.1	รายละเอียดของตระกูล MCS-51	39
ตารางที่ 3.2	รีจิสเตอร์แสดงสถานะโปรแกรม PHW	46
ตารางที่ 3.3	TMOD : Timer/Counter Mode Control Register	53
ตารางที่ 3.4	TCON : Timer/Counter Control Register	54
ตารางที่ 3.5	T2CON : รีจิสเตอร์ควบคุมตัวจับเวลา / ตัวนับ	57
ตารางที่ 3.6	SCON : รีจิสเตอร์ควบคุมพอร์ทอนุกรม	60
ตารางที่ 3.7	รีจิสเตอร์การอินเทอร์รัพท์อินาเบิล : IE	62
ตารางที่ 4.1	ลอจิกในการเลือกช่องสัญญาณของมัลติเพลกเซอร์ 4052	99
ตารางที่ 4.2	การเปรียบเทียบระหว่าง CMOS LOGIC และ TTL LOGIC	99
ตารางที่ 6.1	ผลการทดสอบแหล่งจ่ายแรงดันไฟตรงแบบโปรแกรมได้ชุดที่ 1	123
ตารางที่ 6.2	ผลการทดสอบแหล่งจ่ายแรงดันไฟตรงแบบโปรแกรมได้ชุดที่ 2	128

## บทที่ 1

### บทนำ

สำหรับวงจรอิเล็กทรอนิกส์ แหล่งจ่ายแรงดันไฟตรงเป็นส่วนสำคัญมากส่วนหนึ่ง แต่เป็นส่วนที่มักออกแบบให้ความสนใจน้อยมาก เนื่องจากแหล่งจ่ายแรงดันไฟตรงเป็นส่วนที่ต้องเชื่อมต่อกับสภาพแวดล้อมภายนอก ซึ่งสามารถเหนี่ยวนำสัญญาณรบกวนเข้ามาได้ และยังเป็นส่วนที่เชื่อมต่อกับทุกส่วนของระบบเข้าด้วยกัน ดังนั้น หากเกิดสัญญาณรบกวนขึ้น ณ จุดใดจุดหนึ่งของระบบ สัญญาณรบกวนนั้นจะกระจายสู่ส่วนอื่นของระบบผ่านทางแหล่งจ่ายแรงดันไฟตรงได้ทันที

ในการทดลองทางอิเล็กทรอนิกส์ควรจะใช้แหล่งจ่ายแรงดันไฟตรงที่เที่ยงตรง สามารถป้องกันสัญญาณรบกวนได้ดี ใช้งานได้สะดวก เพื่อความรวดเร็วและผลการทดลองที่ถูกต้อง แต่แหล่งจ่ายแรงดันไฟตรงที่ใช้กันอยู่ในห้องทดลองในปัจจุบันใช้งานได้ไม่สะดวกนัก เนื่องจากต้องปรับตั้งแรงดันเอาต์พุตด้วยตัวต้านทานปรับค่าได้ ซึ่งปรับได้ไม่ละเอียด อีกทั้งการแสดงผลด้วยหน้าปัดแบบเข็ม ทำให้ได้เพียงแรงดันเอาต์พุตที่ใกล้เคียงกับแรงดันที่ต้องการเท่านั้น เป็นเหตุให้เกิดความผิดพลาดในการทดลองได้

#### 1.1 วัตถุประสงค์ของโครงการพิเศษ

โครงการพิเศษนี้มีจุดประสงค์ที่จะสร้างแหล่งจ่ายแรงดันไฟตรงสำหรับห้องทดลองที่สามารถปรับตั้งแรงดันเอาต์พุตได้สะดวกรวดเร็ว มีความเที่ยงตรง และสามารถป้องกันสัญญาณรบกวนจากภายนอกได้ดี

#### 1.2 หลักการและเหตุผล

เนื่องจากการพัฒนาทางด้านเทคโนโลยีในปัจจุบันรุดหน้าไปเร็วมาก ดังนั้นการพัฒนาทางด้านอิเล็กทรอนิกส์จึงเป็นสิ่งสำคัญ วงจรอิเล็กทรอนิกส์ส่วนมากแล้วใช้แรงดันไฟตรง ในห้องปฏิบัติการเพื่อพัฒนาวงจร จึงควรมีแหล่งจ่ายไฟตรงที่เชื่อถือได้และใช้งานได้อย่างสะดวก เพื่อความถูกต้องและรวดเร็วของการพัฒนาวงจร

แหล่งจ่ายไฟตรงชนิดโปรแกรมได้ (Programmable Power Supply) มีหลักการทำงานโดยย่อดังนี้ คือ เมื่อผู้ใช้ป้อนค่าแรงดันที่ต้องการผ่านปุ่มกดบนหน้าปัด หรือผ่านทางไมโครคอมพิวเตอร์ IBM-PC ระบบไมโครคอนโทรลเลอร์จะทำการคำนวณค่าแรงดันที่ต้องการในรูปของเลขไบนารี เพื่อป้อนให้แก่ตัวแปลงสัญญาณดิจิทัลเป็นสัญญาณอนาลอกที่มีความละเอียด 12 บิต (12 bits Digital To Analog Converter) เพื่อให้ได้แรงดันค่าหนึ่งออกมา นำแรงดันค่านั้นไปป้อนให้เป็นแรงดันอ้างอิงของโอซีเรกูเลเตอร์ MC1466L เพื่อให้ MC1466L รักษาระดับแรงดันเอาต์พุตให้มีค่าตามที่ใช้ต้องการ

เพื่อควบคุมการทำงานของระบบ จำเป็นต้องมีการป้องกันแรงดันและกระแสเกินทางซอฟต์แวร์ (Software Protection) รวมถึงการแสดงสถานะให้ผู้ใช้งาน ไมโครโปรเซสเซอร์จะตรวจสอบค่าแรงดันและกระแสเอาต์พุตต่างๆ ที่ต้องการ ผ่านตัวแปลงสัญญาณอนาลอกเป็นดิจิตอลที่มีความละเอียด 12 บิต โดยมีมัลติเพลกเซอร์เป็นตัวเลือกสัญญาณที่จะอ่านเข้ามา และแสดงผลให้ผู้ใช้งานทางจอแสดงผลแบบผลึกเหลว (LCD) หากผู้ใช้เชื่อมต่อแหล่งจ่ายไฟตรงชนิดโปรแกรมได้นี้เข้ากับคอมพิวเตอร์ IBM-PC ทางพอร์ทอนุกรมมาตรฐาน RS-232 โดยใช้โปรแกรมสื่อสารข้อมูลทั่วไป เช่น Telix, Procomm Plus ระบบจะรับค่าจากคีย์บอร์ดและแสดงผลแก่ผู้ใช้ผ่านทางหน้าจอของคอมพิวเตอร์

### 1.3 คุณสมบัติของแหล่งจ่ายแรงดันไฟตรงแบบโปรแกรมได้

1. จ่ายแรงดันได้  $\pm 15$  โวลต์ หรือ +15 โวลต์ 2 ชุด, จ่ายกระแสได้สูงสุด 850 มิลลิแอมป์
2. แสดงสถานะการทำงานด้วยจอแสดงผลแบบผลึกเหลว (LCD)
3. สามารถตั้งค่าแรงดันผ่านทางปุ่มกดหรือการโปรแกรมผ่านทางเครื่องคอมพิวเตอร์
4. สามารถตั้งโหมดการทำงานแบบ dual tracking, floating, individual และทุกโหมดการทำงานสามารถโปรแกรมแบบขั้นได้
5. สามารถจ่ายแรงดันในลักษณะของ sine wave, sawtooth และ triangle ได้
6. มีวงจรป้องกันกระแสเกิน
7. เชื่อมต่อกับคอมพิวเตอร์ทางพอร์ทอนุกรมมาตรฐาน RS-232

### 1.4 ขอบเขตการทำงาน

1. ออกแบบและสร้างวงจรรักษาระดับแรงดันด้วยไอซีเรกูเลเตอร์ MC1466L ที่สามารถจ่ายแรงดันเอาต์พุตได้ 15 โวลต์ และจ่ายกระแสได้ 850 มิลลิแอมป์ จำนวน 2 ชุด
2. ออกแบบและสร้างวงจรแปลงสัญญาณดิจิตอลเป็นสัญญาณอนาลอกความละเอียด 12 บิต ที่ให้แรงดันเอาต์พุตได้ 15 โวลต์ จำนวนสองชุด เพื่อใช้เป็นแรงดันอ้างอิงให้กับวงจรรักษาระดับแรงดัน
3. ออกแบบและสร้างวงจรป้องกันกระแสเกินที่ใช้รีเลย์เป็นตัวตัดแรงดันเอาต์พุตเมื่อกระแสเกิน
4. ออกแบบและสร้างวงจรแปลงสัญญาณอนาลอกเป็นสัญญาณดิจิตอลความละเอียด 12 บิต ที่สามารถรับสัญญาณได้ 4 ช่อง เพื่อใช้เป็นวงจรตรวจสอบแรงดันและกระแสเอาต์พุตของระบบ
5. เชื่อมต่อระบบทั้งหมดเข้าด้วยกันและเชื่อมต่อกับระบบไมโครคอนโทรลเลอร์
6. เขียนโปรแกรมควบคุมระบบทั้งหมดด้วยภาษา BASIC-52
7. ทดสอบระบบที่พัฒนาขึ้นทั้งหมด

## บทที่ 2

### ทฤษฎีที่เกี่ยวข้องกับการออกแบบแหล่งจ่ายแรงดันไฟตรงแบบโปรแกรมได้

#### 2.1 ทฤษฎีเกี่ยวกับการออกแบบแหล่งจ่ายไฟกระแสตรง

แหล่งจ่ายแรงดันไฟตรงจะประกอบด้วยส่วนต่างๆ ดังนี้

##### 2.1.1 หม้อแปลง (Transformer)


ทำหน้าที่ลดระดับแรงดันไฟสลับสูงๆ ให้มีขนาดต่ำลง โดยจะมีความถี่เท่าเดิม

##### 2.1.2 วงจรเรียงกระแส (Rectifier circuit)

ทำหน้าที่แปลงแรงดันไฟสลับที่เข้ามาให้เป็นแรงดันไฟตรง โดยวงจรเรียงกระแสจะใช้ในการเปลี่ยนสัญญาณรูปไซน์ของแรงดันไฟกระแสสลับให้เป็นสัญญาณพัลส์ทางด้านบวกหรือลบของแรงดันไฟฟ้ากระแสตรง สามารถแบ่งออกได้เป็น 3 ประเภท ได้แก่

##### 2.1.2.1 วงจรเรียงกระแสครึ่งคลื่น (Half Wave Rectifier)


เป็นวงจรอย่างง่าย มักจะใช้ในวงจรที่ไม่ต้องการเสถียรภาพมากนัก มีอัตราการกระเพื่อมของแรงดันสูง ถ้าต้องการให้แรงดันไฟตรงเรียบมากจะต้องใช้ตัวเก็บประจุที่มีค่าสูง และจะต้องใช้หม้อแปลงขนาดใหญ่มาก หากต้องการจ่ายกระแสสูงๆ วงจรจะประกอบด้วยไดโอด 1 ตัว ดังรูป 2.1



รูป 2.1 แสดงวงจรเรียงกระแสแบบครึ่งคลื่น

##### 2.1.2.2 วงจรเรียงกระแสเต็มคลื่น แบบใช้แท่งกลาง (Full-wave center tap rectifier)


วงจรเรียงกระแสแบบนี้ต้องการหม้อแปลงที่มีแท่งกลางด้วย เพื่อผลของการจ่ายกระแสสูงๆ มีอัตราการกระเพื่อมต่ำกว่าแบบครึ่งคลื่น เพราะใช้แรงดันไฟสลับทั้งซีกบวกและซีกลบ ทำให้ใช้ตัวเก็บประจุกรองไฟที่มีค่าไม่สูงนัก ดังแสดงในรูป 2.2



รูป 2.2 แสดงวงจรเรียงกระแสเต็มคลื่นแบบใช้แท็ปกลาง

### 2.1.2.3 วงจรเรียงกระแสเต็มคลื่นแบบบริดจ์ (Full wave Bridge Rectifier)


มีคุณสมบัติเช่นเดียวกับวงจรเรียงกระแสเต็มคลื่นแบบใช้แท็ปกลาง แต่ใช้หม้อแปลงแบบไม่มีแท็ปกลาง ทำให้ใช้ประสิทธิภาพของหม้อแปลงได้เต็มที่ ดังแสดงในรูป 2.3



รูป 2.3 แสดงวงจรเรียงกระแสเต็มคลื่นแบบใช้บริดจ์

### 2.1.3 วงจรกรองแรงดัน หรือ ฟิวเตอร์ (Filter)

ทำหน้าที่กรองแรงดันที่ผ่านมาจากวงจรเรียงกระแสให้เรียบขึ้น ทำให้ได้ค่าแรงดันไฟตรงสูงขึ้น แรงดันไฟตรงที่ผ่านวงจรเรียงกระแสมาแล้วจะยังไม่ใช่แรงดันไฟตรงที่แท้จริง ยังมีองค์ประกอบของรูปคลื่นกระแสสลับปนออกมาอยู่บ้างที่เรียกว่า การกระเพื่อมของแรงดัน (ripple factor) โดยเฉพาะวงจรเรียงกระแสแบบครึ่งคลื่นจะมีอัตราการกระเพื่อมสูงกว่าแบบอื่นๆ ดังนั้นเพื่อให้ได้แรงดันไฟตรงที่สม่ำเสมอต้องมีวงจรกรองแรงดัน โดยวงจรกรองแรงดันที่นิยมใช้ คือใช้ตัวเก็บประจุต่อขนานกับแรงดันขาออก อีกแบบหนึ่งที่นิยมใช้กันมากได้แก่ วงจรกรองแรงดันแบบพาย (RC Pi-section filter) ใช้ตัวต้านทานและตัวเก็บประจุ และวงจรกรองแรงดันแบบพาย ซึ่งใช้ตัวเหนี่ยวนำและตัวเก็บประจุ (LC Pi-section filter) วงจรกรองแรงดันแบบต่างๆ แสดงได้ดังรูป 2.4



(ก) แบบต่อตัวเก็บประจุขนาน (ข) แบบพาสใช้ R และ C (ค) แบบพาสใช้ L และ C


รูป 2.4 แสดงวงจรกรองแรงดันแบบต่างๆ

2.1.4 วงจรรักษาระดับแรงดัน (Regulator)

แรงดันที่ผ่านวงจรกรองแรงดันแล้วจะยังมีการเปลี่ยนแปลงแรงดันอยู่บ้าง ซึ่งมีผลมาจากระดับแรงดันไฟสลับมีการเปลี่ยนแปลง ซึ่งจะทำให้บางวงจรมีระดับแรงดันไฟตรงสูงกว่าค่าแรงดันที่วงจรสามารถทนได้ ดังนั้นสำหรับวงจรที่ต้องการเสถียรภาพสูง ๆ จึงต้องมีวงจรรักษาระดับแรงดันหรือ วงจรเรกูเลเตอร์ (regulator)

วงจรรักษาระดับแรงดันจะทำหน้าที่ปรับแต่งสัญญาณแรงดันที่ผ่านมาจากวงจรกรองแรงดันให้เรียบขึ้นจนเป็นแรงดันไฟตรงที่สมบูรณ์แบบ วงจรเรกูเลเตอร์อาจสร้างด้วยซีเนอร์ไดโอด ทรานซิสเตอร์ หรือไอซี ซึ่งนอกจากจะใช้ในการรักษาระดับแรงดันเอาท์พุทให้คงที่แล้ว ยังสามารถลดแรงดันกระเพื่อม (ripple) ที่ผ่านมาจากส่วนวงจรกรองแรงดันอีกด้วย วงจรรักษาระดับแรงดันสามารถแบ่งออกได้เป็น 3 ชนิดคือ

2.1.4.1 วงจรรักษาแรงดันแบบขนาน



รูป 2.5 แสดงวงจรรักษาระดับแรงดันแบบขนาน

หลักการทำงานคือแรงดันเอาท์พุทที่ยังไม่ได้ปรับให้เรียบ  $V_m$  ซึ่งประกอบด้วย  $R_s$  ทำหน้าที่ในการจำกัดกระแสที่จะไหลผ่านวงจรทั้งหมด และตัวต้านทานที่ปรับค่าได้  $R_p$  โดย  $R_p$  จะทำการปรับค่าตัวมันเองโดยอัตโนมัติ เพื่อให้แรงดันที่เอาท์พุทมีค่าคงที่ตามต้องการ แรงดันเอาท์พุทของวงจรนี้จะมีค่าดังสมการ


$$V_O = V_m - R_s (I_O + I_p)$$

ตัวอย่างของวงจรประเภทนี้ ได้แก่ วงจรที่ใช้ตัวต้านทานต่อกับซีเนอร์ไดโอด ซึ่ง  $R_p$  ในที่นี้ คือ ซีเนอร์ไดโอดนั่นเอง

#### 2.1.4.2 วงจรรักษาแรงดันแบบสวิตชิ่ง

การทำงานของวงจรนี้ ใช้ทรานซิสเตอร์ซึ่งทำงานในช่วงอิ่มตัวเป็นตัวปิดเปิดให้กระแสผ่านไปยังโหลด จะมีฟิลเตอร์เป็นตัวกรองแรงดันให้เรียบขึ้น ช่วงเวลาในการปิดเปิดทรานซิสเตอร์ขึ้นอยู่กับขนาดของโหลด ซึ่งลักษณะการทำงานเช่นนี้เองที่ทำให้แรงดันคงที่อยู่เสมอ ตัวอย่างของวงจรชนิดนี้ ได้แก่ วงจรของแหล่งจ่ายแรงดันไฟตรงแบบสวิตชิ่ง


#### 2.1.4.3 วงจรรักษาแรงดันแบบอนุกรม



รูป 2.6 แสดงวงจรรักษาแรงดันแบบอนุกรม

หลักการทำงาน คือเมื่อมีการจ่ายแรงดันที่ยังไม่ได้มีการแปลงให้เรียบและคงที่ไปยัง  $R_p$  โดย  $R_p$  สามารถปรับค่าความต้านทานของตัวเองได้ ซึ่งทำให้เกิดแรงดันตกคร่อมตัวมันค่าหนึ่ง แรงดันเอาต์พุตก็จะเท่ากับแรงดันอินพุตลบด้วยแรงดันตกคร่อมตัวเรกูเลเตอร์ ซึ่งผลของการปรับค่าที่ถูกต้องนั้น จะทำให้ได้แรงดันเอาต์พุตตามต้องการ

วงจรรักษาระดับแรงดันแบบที่ใช้ซีเนอร์ไดโอด เป็นแบบที่ง่ายและมีราคาถูกแต่มีข้อจำกัด คือกระแสทางเอาต์พุต จะเท่ากับกระแสที่ผ่านตัวต้านทานที่ต่ออนุกรมกับซีเนอร์ไดโอด และแรงดันเอาต์พุตจะเท่ากับแรงดันซีเนอร์ (Zener Potential) ของตัวซีเนอร์ไดโอดที่นำมาใช้ นอกจากนี้ ยังจะต้องคำนึงถึงอัตราการทนกำลังของตัวต้านทานและซีเนอร์ไดโอดอีกด้วย



รูป 2.7 แสดงวงจรรักษาระดับแรงดันแบบใช้ซีเนอร์ไดโอด


#### 2.1.5 โหลด (Load) ซึ่งก็คืออุปกรณ์ภายนอกที่ต้องการแรงดันไฟตรงที่ออกมาจากวงจรเรกูเลเตอร์ไปใช้งาน

## 2.2 ตัวแปลงสัญญาณอนาลอกเป็นสัญญาณดิจิทัล (Analog to Digital Converter)

การแปลงสัญญาณอนาลอกเป็นสัญญาณดิจิทัล หรือที่มักเรียกกันว่า ADC หรือ A/D ใช้สำหรับการแปลงสัญญาณอินพุตที่เป็นอนาลอกให้เป็นดิจิทัล หรือเลขฐานสอง ผลลัพธ์ที่ได้จะอยู่ในรูปของเวิร์ด เทคนิคการแปลงสัญญาณของ A/D มีหลายแบบได้แก่ การแปลงสัญญาณแบบแฟลช การแปลงสัญญาณแบบความชันเดียว การแปลงสัญญาณแบบความชันคู่ การแปลงสัญญาณแบบบ็อนกลับ และการแปลงสัญญาณแบบประมาณค่าหลายครั้ง ซึ่งแต่ละแบบก็มีข้อดีข้อเสียแตกต่างกันไป จึงขอกล่าวรายละเอียดของ A/D แบบต่าง ดังต่อไปนี้

### 2.2.1 การแปลงแบบแฟลช (Flash Converter)

การแปลงสัญญาณอนาลอกเป็นสัญญาณดิจิทัลแบบแฟลชเป็นการแปลงที่มีความเร็ว เนื่องจากใช้ตัวเปรียบเทียบขนานกัน จึงอาจเรียกการแปลงแบบนี้ว่าการแปลงแบบขนานก็ได้



รูป 2.8 วงจรการแปลงแบบแฟลช

วงจรในรูป 2.8 มีตัวต้านทานที่ต่ออนุกรมกันอยู่ในวงจรแบ่งแรงดัน ที่ตกร่วมตัวเปรียบเทียบแต่ละตัว แรงดันอินพุตสูงสุดจะขึ้นอยู่กับค่าของไฟเลี้ยง ที่ป้อนให้กับอุปกรณ์ A/D สัญญาณขาออกจากตัวเปรียบเทียบแต่ละตัว จะเป็น "1" หรือ "0" ซึ่งเป็นระดับสัญญาณลอจิกของวงจรดิจิทัล

เมื่อไม่มีแรงดันอินพุตเข้ามา ที่ขาออกของตัวเปรียบเทียบแต่ละตัวจะเป็นลอจิก "0" เมื่อเพิ่มแรงดันอินพุตเรื่อยๆ ที่เอาท์พุทของตัวเปรียบเทียบแต่ละตัวจะเป็นลอจิก "1" เมื่อแรงดันอินพุตมากกว่าแรงดันอ้างอิงแต่ละค่าที่ถูกต้องไว้โดยวงจรแบ่งแรงดัน เหนตเวอร์คของดิจิทัลเกท ถูกใช้ในการเรียงลำดับของสัญญาณจากตัวเปรียบเทียบ ให้อยู่ในรหัสเลขฐานสอง ซึ่งเป็นการสร้างรหัสที่เอาท์พุทของตัวแปลงสัญญาณ


ตัวอย่างที่ยกมาให้ดูในรูป 2.8 เป็น A/D ขนาด 2 บิต ซึ่งไม่สามารถนำไปใช้งานจริงได้ เนื่องจากความละเอียดต่ำเกินไป แต่เป็นแนวคิดที่สำคัญในการสร้าง A/D แบบแฟลชได้เป็นอย่างดี จะเห็นว่าใช้ตัวเปรียบเทียบ  $2^n-1$  ตัว ในการแสดงความละเอียด จากตัวอย่างเป็นตัวแปลงสัญญาณ ขนาด 2 บิต จึงใช้ตัวเปรียบเทียบ  $2^2-1 = 3$  ตัว ถ้าเป็นตัวแปลงสัญญาณขนาด 4 บิต จะใช้ตัวเปรียบเทียบ  $2^4-1 = 15$  ตัว เช่นเดียวกันถ้าเป็นตัวแปลงสัญญาณขนาด 8 บิต จะใช้ตัวเปรียบเทียบ  $2^8-1 = 255$  ตัว จะเห็นได้ว่าขนาดของตัวแปลงสัญญาณมากเท่าไร จำนวนตัวเปรียบเทียบจะมากขึ้นเป็นทวีคูณและความละเอียดจะเพิ่มมากขึ้น แต่ความซับซ้อนในการสร้างก็สูงขึ้น และยังทำให้ตัวอุปกรณ์มีขนาดใหญ่ขึ้นด้วย เหล่านี้จึงเป็นข้อเสียของ A/D แบบแฟลช

ข้อดีของ A/D แบบแฟลชคือความเร็ว เพราะที่สัญญาณอนาลอกทางขาเข้าถูกจ่ายให้แก่ตัวเปรียบเทียบแต่ละตัวพร้อมกัน ช่วงเวลาในการเปลี่ยน (conversion time) จึงมีค่าเท่ากับเวลาหน่วงในตัวเปรียบเทียบแต่ละตัว และวงจรในวงจรเท่านั้น ซึ่งใช้เวลาไม่กี่ไมโครวินาที

การนำ A/D แบบแฟลชไปใช้งานจึงควรเป็นงานที่ต้องการความเร็วในการแปลงสัญญาณสูง ๆ แต่ไม่ต้องการความละเอียดมากนัก

### 2.2.2 การแปลงแบบความชันเดี่ยว (Single Slope Conversion)

วิธีการแปลงสัญญาณอนาลอกเป็นสัญญาณดิจิทัลที่มีประสิทธิภาพสูงวิธีหนึ่ง คือ การแปลงแบบความชันเดี่ยว หรือเรียกว่าแบบแรम्ปเดี่ยว (Single-ramp A/D) ดังแสดงไว้ในรูป 2.9



รูป 2.9 แผนผังการทำงานของ การแปลงแบบความชันเดี่ยว

จากแผนผังการทำงานของวงจรแบบความชันเดียว เริ่มต้นที่การรีเซ็ตวงจรมับ (counter) และแรงดันแรมป์ อยู่ที่ศูนย์ แรงดันเอาต์พุตของตัวเปรียบเทียบที่จุดเริ่มต้นเป็นศูนย์ ดังนั้นจึงไม่มีสัญญาณนาฬิกาจ่ายให้กับวงจรมับ เมื่อแรงดันอินพุตถูกจ่ายให้กับตัวแปลงสัญญาณอินพุทนอนอินเวอร์ตติง (non-inverting) จะมีแรงดันเกินกว่าแรงดันที่ อินพุทอินเวอร์ตติง (inverting) ดังนั้นที่ขาออกของตัวเปรียบเทียบจึงเป็นลอจิก "1" สัญญาณลอจิก "1" จะได้อินาเบิล ให้แอนด์เกตทำงาน ยอมให้พัลส์ของสัญญาณนาฬิกาผ่านไปยังวงจรมับเลขฐานสองให้ทำงาน ในขณะเดียวกัน วงจร ไทม์มิง (timing) จะขับให้วงจรมับเพิ่มขึ้น ซึ่งทำให้แรงดันอ้างอิงที่ขาอินเวอร์ตติงของตัวเปรียบเทียบเพิ่มขึ้นอย่าง รวดเร็ว เมื่อแรงดันแรมป์อ้างอิงเริ่มมากกว่าแรงดันอินพุท แรงดันเอาต์พุตของตัวเปรียบเทียบจะตกลงมาเป็น "0" อีก ครั้ง พัลส์ของสัญญาณนาฬิกาจึงหยุด เนื่องจากไม่สามารถผ่านวงจรมับแอนด์เกตได้ และวงจรมับส่งสัญญาณไปยัง วงจรมับเลขฐานสองให้ค้าง (latch) ค่าที่นับไว้ในขณะที่นั้น เมื่อทำการรีเซ็ตตัวนับอีกครั้ง ก็จะเกิดการทํางานเช่นเดิม ต่อเนื่องกันไป

เมื่อแรงดันแรมป์อ้างอิงมีค่าเท่ากับแรงดันที่อินพุท วงจรมับจะถูกกระตุ้นให้นับเลขฐานสอง ในขณะเดียวกัน ค่าที่นับได้จึงเป็นสัญญาณดิจิทัลของสัญญาณอนาลอกทางด้านเอาต์พุท จะสังเกตได้ว่าความเร็วของสัญญาณนาฬิกา อัตราการเพิ่มขึ้นในลักษณะแรงดันแรมป์จะต้องมีความสัมพันธ์กันอย่างถูกต้อง เพื่อให้วงจรมับทํางานตามหน้าที่ได้ อย่างถูกต้องนั่นเอง

ค่าเวลาที่ต้องการเปลี่ยนขึ้นอยู่กับระดับของสัญญาณอนาลอกทางอินพุท เพราะวงจรมับและแรงดันแรมป์ อ้างอิงทั้งคู่เริ่มต้นจากศูนย์ที่ทุกๆ การรีเซ็ต จึงใช้เวลาค่อนข้างนานที่จะทำให้แรงดันอ้างอิงเท่ากับแรงดันอินพุท ในทาง ตรงกันข้ามถ้าแรงดันอินพุทมีค่าน้อย ช่วงเวลาที่แรงดันแรมป์อ้างอิงเพิ่มขึ้นจนเท่ากับแรงดันอินพุท จะใช้เวลาน้อยกว่า กรณีที่แรงดันอินพุทมีค่ามาก

แรงดันแรมป์อ้างอิงสามารถเปลี่ยนแปลงเพิ่มขึ้นจนเท่ากับแรงดันอินพุทได้เร็วกว่า 1 โวลต์ ต่อ 1/1000 วินาที เช่น ถ้าแรงดันอินพุทเป็น 2 โวลต์ ถูกจ่ายให้กับวงจรมับ 2.9 วงจรมับใช้เวลา  $2 \times 1$  โวลต์/มิลลิวินาที ซึ่งเท่ากับ 2 มิลลิวินาที สำหรับแรงดันแรมป์ที่เพิ่มขึ้น จนมีระดับแรงดันเท่ากับระดับแรงดันอินพุท การนับเลขฐานสองจะการทำ หลังจาก 2 มิลลิวินาทีไปแล้ว ความเร็วในช่วงนี้ขึ้นอยู่กับสัญญาณนาฬิกา ถ้าความเร็วของสัญญาณนาฬิกา มาก จะทำให้จังหวะการนับเร็วขึ้น

เนื่องจากการทํางานของสัญญาณนาฬิกาขึ้นอยู่กับแรงดันแรมป์ จึงเป็นลักษณะพิเศษของการแปลงแบบ ความชันเดียว ที่มีสัญญาณเอาต์พุตออกมาเป็นเลขฐานสองโดยตรง ไอซีเครื่องมือวัดบางตัวที่ใช้เทคนิคแบบความชัน เดียว จะแปลงรหัส BCD ไปขับภาคแสดงผล 7 เซกเมนต์ที่ได้โดยตรง ซึ่งสะดวกและได้เปรียบกว่าการใช้เทคนิคอื่นๆ

ข้อเสียของการแปลงแบบความชันเดียว คือการทํางานที่ไม่เสถียรภาพเมื่อใช้งานไปนานๆ โดยไม่มีการ ประสานจังหวะ (synchronization) ระหว่างวงจรมับผลิตสัญญาณนาฬิกา และวงจรมับสร้างสัญญาณแรมป์ ทุกๆ การเลื่อน ของความเร็วสัญญาณนาฬิกา หรือแรงดันแรมป์ เป็นเหตุให้เกิดความผิดพลาดขึ้นที่รหัสทางเอาต์พุท จึงเป็นสาเหตุ สำคัญที่ทำให้ การแปลงแบบความชันเดียวไม่น่าไปใช้งานที่ต้องการความถูกต้องสูงๆ

### 2.2.3 การแปลงแบบความชันคู่ (Double Slope Conversion)

แผนผังและช่วงเวลาการทำงานของการแปลงแบบความชันคู่แสดงดังรูป 2.10

เทคนิคการแปลงสัญญาณอนาลอกเป็นสัญญาณดิจิทัลแบบความชันคู่เป็นเทคนิคที่ให้ข้อดีในด้านเสถียรภาพของการแปลงสัญญาณ เมื่อสัญญาณอินพุตมีการเปลี่ยนแปลงอย่างรวดเร็ว วงจรผลิตสัญญาณแรมป์อ้างอิงได้ปรับปรุงขึ้นโดยตัดเอาผลกระทบของการเลื่อนไหลเมื่อใช้วงจรไปนานๆ


สัญญาณอินพุตของตัวแปลงสัญญาณแบบความชันคู่ จะป้อนให้กับวงจรอินทิเกรตเตอร์ เมื่อสัญญาณอินพุตที่เป็นบวกถูกป้อนเข้ามาที่ตัวแปลงสัญญาณ ความชันของแรงดันแรมป์ทางเอาต์พุตของวงจรอินทิเกรตเตอร์จะมีทิศทางเป็นลบ และจะมีค่าเป็นลบ เพราะป้อนอินพุตเข้าทางอินเวอร์ตติ้งของออปแอมป์ ด้วยแรงดันลบที่ได้นี้ทำให้เอาต์พุตของวงจรเปรียบเทียบกับ "1" ด้วยเหตุนี้จึงเป็นการกระตุ้นให้เกิดสัญญาณนาฬิกาป้อนเข้าไปยังขั้วอินพุตของวงจรถับ ซึ่งจะเป็นการเริ่มต้นนับขึ้นไปเรื่อยๆ วงจรอินทิเกรตเตอร์จะให้สัญญาณแรมป์เพียงคาบเวลาที่คงที่ขณะหนึ่งเท่านั้น หลังจากช่วงเวลานี้แล้ววงจรควบคุมจะเคลียร์วงจรถับ และเปลี่ยนอินพุตของวงจรอินทิเกรตเตอร์ไปต่อกับแรงดันอ้างอิงที่มีค่าเป็นลบ ดังนั้นแรงดันลบในขณะนี้ถูกป้อนให้กับวงจรอินทิเกรตเตอร์ ความชันของสัญญาณแรมป์ทางเอาต์พุตกลับมามีทิศทางเป็นบวก วงจรถับจะเริ่มนับใหม่จนกระทั่งเอาต์พุตของวงจรอินทิเกรตเตอร์ ตกลงมาเป็นศูนย์ ที่จุดนี้เอาต์พุตของวงจรเปรียบเทียบกับกลายเป็น "0" ซึ่งทำให้สัญญาณนาฬิกาที่ป้อนให้วงจรถับหยุดลง วงจรควบคุมจะตรวจสอบซึ่งเปลี่ยนและแลทช์การนับที่เอาต์พุตไว้ แล้วเคลียร์วงจรถับอีกครั้ง การแปลงสัญญาณแบบความชันคู่นี้สัญญาณที่นับได้ครั้งสุดท้ายจะแทนแรงดันอินพุตอนาลอกที่เข้ามา

อัตราการใช้การอินทิเกรตขึ้นอยู่กับขนาดของแรงดันอินพุต เช่นเดียวกับค่า  $R_1$  และ  $C_1$  ดังนั้นแรงดันที่ต่ำๆ จะลดเอาต์พุตของวงจรอินทิเกรตเตอร์ ให้น้อยกว่าแรงดันอินพุตที่มีค่าสูงๆ ในช่วงคาบเวลาอินพุตที่แน่นอนของคอนเวอร์ชันไซเคิล

เมื่อแรงดันลบอ้างอิงที่มีค่าคงที่ที่ถูกป้อนเข้ามา (ค่าของ  $R_1$  และ  $C_1$  ยังคงเหมือนเดิม) เวลาที่ต้องการสำหรับเอาต์พุตของวงจรอินทิเกรตเตอร์เริ่มเข้าสู่ศูนย์ เป็นอัตราแปรผันโดยตรงต่อขนาดเดิมของแรงดันอินพุต ทุกๆ การเปลี่ยนแปลง เพราะฉะนั้นในวงจรอินทิเกรตเตอร์ เวลาหรืออุณหภูมิมีผลต่อการทำงานของวงจรถับจะถูกตัดออกโดยอัตโนมัติ ดังนั้นการแปลงแบบความชันคู่จึงมีเสถียรภาพเหมาะสำหรับการประยุกต์ใช้งานที่มีความแม่นยำสูง

การแปลงแบบความชันคู่มีสิ่งคล้ายกับการแปลงแบบความชันเดี่ยว คือสัญญาณอินพุตสามารถถูกเปลี่ยนให้อยู่ในรูป BCD หรืออยู่ในรูปอื่นๆ ได้โดยตรง เช่น รหัสไบนารี ในดิจิทัลโวลต์มิเตอร์โดยมากจะใช้เทคนิคการแปลงแบบความชันคู่

ข้อเสียของการแปลงแบบความชันคู่ คือคาบเวลาที่ขยายออกไปในการแปลงสัญญาณ ต้องการคาบเวลาที่มากกว่า 100 มิลลิวินาที ต่อการเปลี่ยนแปลงสัญญาณอินพุตที่มีแรงดันสูงๆ ให้อยู่ใน รูปสัญญาณดิจิทัล



รูป 2.10 แผนผังและช่วงเวลาการทำงานของเครื่องแปลงแบบความชันคู่


### 2.2.4 การแปลงแบบป้อนกลับ (Feedback Conversion)

การแปลงที่ใช้สัญญาณป้อนกลับมาเป็นสัญญาณอ้างอิงที่วงจรเปรียบเทียบมี 2 ชนิด ดังนี้

#### 2.2.4.1 วงจรนับแบบเดียว (Single counter)

วงจรของการแปลงสัญญาณแบบวงจรถับเดียว ได้มีการพัฒนาจนมีลักษณะคล้ายการแปลงแบบความชันเดียว ตลอดจนการทำงานของวงจรทั้งสองยังมีความคล้ายกันด้วย การแปลงแบบวงจรถับเดียวจะอ่านการนับของสัญญาณนาฬิกาที่ได้จากวงจรถับเลขฐานสอง แล้วทำให้เป็นแรงดันป้อนกลับไปยังวงจรถับเทียบแทนวงจรถับอินทิเกรตเตอร์ หรือแหล่งจ่ายแรงดันแร่มป์อื่นๆ

เมื่อสัญญาณอนาล็อกทางอินพุตถูกจ่ายให้วงจรถับเทียบ เอาท์พุทจะมีสถานะเป็น "1" ดังนั้นวงจรควบคุมจึงยอมให้สัญญาณนาฬิกาผ่านเข้าไปวงจรถับ วงจรถับจะนับเลขฐานสองขึ้นไปเรื่อยๆ ซึ่งแรงดันเอาท์พุทของ D/A จะเพิ่มขึ้นตามไปด้วย เอาท์พุทของ D/A ที่ได้นี้จะถูกป้อนกลับไปยังอินพุทที่ขาลบของวงจรถับเทียบ เมื่อระดับแรงดันเอาท์พุทของ D/A เริ่มมีค่ามากกว่าระดับแรงดันอินพุทที่เข้ามา เอาท์พุทของวงจรถับเทียบจะมีสถานะเป็น "0" คือวงจรถับเทียบหยุดทำงาน วงจรควบคุมก็จะส่งสัญญาณไปยังวงจรถับเลขฐานสอง ให้ค่าที่ได้จากเอาท์พุทไว้ หลังจากนั้นวงจรควบคุมจะรีเซ็ตวงจรถับ แล้วทำงานต่อเนื่องไปเรื่อยๆ




รูป 2.11 การทำงานของ A/D แบบวงจรรันเดียว

ถึงแม้ว่าการแปลงแบบวงจรรันเดียวเป็นวิธีที่เร็วกว่าวิธีความชันคู่ แต่ความแม่นยำของวงจรรันเดียวขึ้นอยู่กับ D/A ที่ใช้ในวงจร ถ้าต้องการให้ A/D แบบวงจรรันเดียวมีความแม่นยำสูงด้วย เพื่อให้ได้สัญญาณป้อนกลับที่เอาท์พุทของ D/A มีความแม่นยำ ป้อนกลับไปยังวงจรเปรียบเทียบ วงจร A/D แบบวงจรรันเดียวยังต้องเริ่มจากศูนย์ทุกๆ การรีเซ็ต ดังนั้นจึงมีความเป็นไปได้ที่จะมีการสูญหายของข้อมูลเป็นบิตของเวลาไปทุกๆ รอบ โดยเฉพาะอย่างยิ่งถ้าแรงดันที่ถูกแปลงนั้นมีค่าใกล้เคียงกับระดับแรงดันสูงสุดของ A/D

#### 2.2.4.2 วงจรรันแบบแทร็คคิง (Tracking counter)

เทคนิคแบบวงจรรันแบบแทร็คคิงสามารถแปลงได้เร็วกว่าวงจรรันเดียว เนื่องจากวงจรแบบแทร็คคิงใช้วงจรรันเลขฐานสองแบบขึ้น/ลงได้ (binary up/down, up/down counter) แทนวงจรรันขึ้นอย่างเดียว เหมือนกับตัวอย่างที่ผ่านมา วงจรรันสามารถเพิ่มค่าขึ้น หรือลดค่าลงได้ ขึ้นอยู่กับสถานะเอาท์พุทของวงจรเปรียบเทียบ ซึ่งจะช่วยให้รหัสไบนารีที่ได้มีความเป็นจริงต่อสัญญาณอนาลอกมากขึ้น

รอบการทำงานของ A/D แบบวงจรรันแบบแทร็คคิง เริ่มต้นที่สัญญาณอนาลอกถูกป้อนกลับมายังอินพุทของวงจรเปรียบเทียบ การนับของวงจรรันเลขฐานสองขึ้น/ลง อาจจะเริ่มที่ค่าใดๆ ก็ได้ หมายความว่า แรงดันป้อนกลับที่มาจากตัว D/A อาจจะมากกว่า หรือน้อยกว่าสัญญาณอนาลอกทางอินพุทก็ได้ ถ้าแรงดันป้อนกลับมีค่ามากกว่าสัญญาณอนาลอกทางอินพุท เอาท์พุทของวงจรเปรียบเทียบจะมีสถานะเป็น "0" และวงจรควบคุมจะส่งสัญญาณไปเปิดเกทให้พัลส์ของสัญญาณนาฬิกาผ่านไปยังวงจรรัน แต่การนับครั้งนี้จะเป็นการนับลง ดังนั้นจึงเป็นการลดค่าเลขฐานสองซึ่งเป็นเอาท์พุทของวงจรรัน และเป็นการลดแรงดันป้อนกลับที่วงจรเปรียบเทียบลง เมื่อแรงดันป้อนกลับตกลงต่ำกว่าแรงดันทางอินพุท เอาท์พุทของวงจรเปรียบเทียบจะมีสถานะเป็น "1" ทันที และวงจรควบคุมส่งสัญญาณไปยังวงจรรันแลทช์ทางเอาท์พุทให้ค้างข้อมูลทางเอาท์พุทไว้ วงจรเกตจะส่งสัญญาณนาฬิกาไปเพิ่มอินพุทของวงจรรันขึ้น (ซึ่งวงจรรันจะไม่ถูกรีเซ็ต) และเป็นเหตุให้วงจรรันทำการนับค่าขึ้นอีกครั้ง สำหรับการเปลี่ยนแปลงสถานะช่วงต่อไป



รูป 2.12 การทำงานของ A/D แบบวงจรรีบแตรีคกิง

ถ้าสัญญาณอินพุตยังมีค่าคงที่อยู๋ เอาท์พุทที่ได้มักเกิดจากการออสซิลเลตขึ้น  $1 \cdot \text{LSB}$  คล้ายกับตัวแปลงสัญญาณพยายามปรับค่าให้เข้าสู่ตัวกลางของมัน ปัญหาของการออสซิลเลตจึงเป็นปัญหาสำคัญของ A/D แบบวงจรรีบแตรีคกิง และกลายมาเป็นข้อเสียของการแปลงแบบนี้ แต่การแปลงแบบวงจรรีบแตรีคกิง มีข้อดีที่มีความเร็วกว่าการแปลงแบบวงจรรีบเดียว


### 2.2.5 การแปลงแบบประมาณค่าหลายครั้ง (Successive-approximation Converter)

เทคนิคแบบการประมาณค่าหลายครั้งมีชื่อย่อว่า SA ซึ่งย่อมาจากคำว่า Successive Approximation เป็นเทคนิคที่น่าเลือกใช้เพราะมีราคาถูก, มีความละเอียดพอสมควรและเป็นตัวแปลงสัญญาณที่มีความเร็วสูง ใช้งานได้ดี และมีประสิทธิภาพสูง เพราะไม่เกิดการออสซิลเลท แต่กระบวนการของเทคนิคแบบนี้จะเข้าใจได้ยากกว่าเทคนิคแบบวงจรรีบที่กล่าวมาแล้ว

หัวใจของการประมาณค่าหลายครั้ง คืออุปกรณ์ที่เรียกว่า Successive Approximation Register (SAR) ซึ่งเป็นอุปกรณ์ที่มีจุดประสงค์ต่างจากวงจรรีบทั่วไป ดังรูป 2.13

วัฏจักรการแปลงผัน เริ่มต้นเมื่อสัญญาณอนาลอกถูกป้อนให้กับตัวแปลงสัญญาณ และพัลส์ของการแปลงเริ่มขึ้น (start conversion pulse : SOC) ถูกป้อนให้กับตัว SAR พัลส์สัญญาณนาฬิกาถูกแรงที่ป้อนให้กับตัว

SAR จะ "on" เอาท์พุทของบิตหนักสูงสุด ดังนั้นจึงเป็นการปรับให้อาท์พุทของ D/A เป็น 50 เปอร์เซ็นต์ของแรงดันเอาท์พุทของอินเวอร์เตอร์ ตัว SAR จะมองไปยังเอาท์พุทของวงจรเปรียบเทียบว่า เอาท์พุทของ D/A มีค่ามากกว่าหรือน้อยกว่าสัญญาณอนาล็อกทางอินพุท ถ้าแรงดัน D/A มีค่ามากกว่า วงจรเปรียบเทียบจะยังคงสภาวะไม่ทำงาน ดังนั้นตัว SAR จะ 'off' บิตหนักสำคัญสูงสุดลง และให้ชื่อว่าสภาวะ '0' ถ้าแรงดันของ D/A มีค่าน้อยกว่าสัญญาณอนาล็อกทางอินพุท วงจรเปรียบเทียบจะยังคงทำงานอยู่ ดังนั้น SAR จะยังคงให้บิตหนักสำคัญสูงสุดทำงานอยู่ เรียกสภาวะนี้ว่า '1' ซึ่งสภาวะ '0' หรือ '1' จะกระทำภายในพัลส์ของสัญญาณนาฬิกาเพียงลูกเดียว บนสัญญาณนาฬิกาถัดไป ตัว SAR จะทำงาน บิตหนักสำคัญอันดับสอง และทำการตรวจสอบผลลัพธ์ที่ได้อีกครั้งหนึ่งจากวงจรเปรียบเทียบ ถ้าสัญญาณจาก D/A ครั้งใหม่มีค่ามากกว่าแรงดันอินพุท เอาท์พุทของวงจรเปรียบเทียบจะยังคงไม่มี ดังนั้นตัว SAR จะไม่ทำงานบิตหนักสำคัญสูงสุดอันดับสอง เรียกว่า '0' แต่ถ้าสัญญาณจาก D/A มีค่าน้อยกว่า วงจรเปรียบเทียบจะทำงาน และตัว SAR จะปล่อยให้บิตหนักสำคัญสูงสุดอันดับสองทำงาน



รูป 2.13 แผนผังการทำงานของ การแปลงแบบประมาณค่าหลายครั้ง

ตัว SAR จะพิจารณาแต่ละบิตด้วยวิธีเดียวกันจนครบทุกบิต เนื่องจากหนึ่งบิตหาค่าได้ภายในหนึ่งพัลส์ ฉะนั้น A/D ขนาด 8 บิต จึงใช้สัญญาณนาฬิกาเพียง 8 พัลส์ ก็สามารถทำการแปลงได้จนครบ เมื่อบิตหนักสำคัญต่ำสุดถูกพิจารณาแล้ว ตัว SAR จะส่งสัญญาณการแปลง (End of Converter : EOC) ไปทำการค้างผลลัพธ์ที่ได้ซึ่งเป็นเลขฐานสองทางเอาท์พุทไว้

### 2.3 การแปลงสัญญาณดิจิทัลเป็นสัญญาณอนาลอก (Digital to Analog Converter)

การแปลงสัญญาณดิจิทัลเป็นสัญญาณอนาลอกมักนิยมเรียกกันว่า DAC หรือ D/A เป็นตัวแปลงรหัสเลขฐานสองจากวงจรดิจิทัลให้กลายเป็นระดับแรงดันอนาลอกที่เอาต์พุต ตัว D/A สามารถใช้ขับอุปกรณ์ที่เป็นอนาลอกได้ เช่น มิเตอร์, มอเตอร์ หรือวงจรที่เกี่ยวข้องกับสัญญาณเสียง เช่น เครื่องเล่นคอมแพคดิสก์ ให้เป็นเครื่องเล่นที่มีคุณภาพยิ่งขึ้น

แนวความคิดที่สำคัญของ D/A คือความละเอียดของ D/A หากความละเอียดยิ่งมาก คุณภาพก็มีสูงขึ้นด้วย


นอกจากจะคำนึงถึงความละเอียดแล้ว D/A ที่ดี ควรพิจารณาเวลาเข้าสู่สภาวะคงตัว (setting time) เวลาเข้าสู่สภาวะคงตัว เป็นค่าของเวลาที่ระดับแรงดันเอาต์พุตเข้าสู่สภาวะคงที่ เมื่อสัญญาณไบนารีทางอินพุตเปลี่ยนแปลงไป โดยปกติจะคิดที่สัญญาณเอาต์พุตคงที่ ในช่วงของบวกลบ 1/2 ของบิตน้อยสำคัญต่ำสุดของค่าที่คาดว่าจะเกิดขึ้นหลังจากที่ค่าไบนารีทางอินพุตเปลี่ยนแปลงไป หมายความว่า เวื่อนไขการปฏิบัติงานจริง มีความสัมพันธ์กับค่าที่เป็นอยู่ขณะนั้น ถ้า D/A ขนาด 8 บิต มีช่วงแรงดันทางเอาต์พุตอยู่ในช่วง 0-10 ค่าเวลาเข้าสู่สภาวะคงตัวมีค่าน้อยกว่า 10 ไมโครวินาที

ค่าความแม่นยำเป็นปัจจัยที่สำคัญอีกตัวหนึ่ง ในเงื่อนไขปกติ ค่าความแม่นยำของ D/A คือ  $\pm$  ทุก ๆ ตำแหน่งจาก 1/2 ถึง 2 ค่าของบิตน้อยสำคัญต่ำสุดของ D/A สำหรับ D/A ซึ่งมีค่าความแม่นยำ  $\pm 1$  ค่า LSB แรงดันเอาต์พุตสามารถเปลี่ยนแปลงไปได้ในทาง บวก หรือลบ 1 บิต ถ้า D/A มีแรงดันเอาต์พุตอยู่ในช่วง 0-5 โวลต์ มีความละเอียดเท่ากับ 12 บิต บิตน้อยสำคัญต่ำสุดควรมีค่าเป็น  $5/2^{12}$  หรือ 0.00122 โวลต์ สำหรับทุกๆ ค่าของไบนารีทางอินพุตเอาต์พุตแรงดันอาจจะสูง หรือต่ำกว่าค่าที่คาดหมายไว้ 0.00122 โวลต์ ถ้า D/A ตัวเดียวกันมีค่าความแม่นยำเท่ากับ 1/2 ค่าความถูกต้องบิตน้อยสำคัญต่ำสุด ค่าเอาต์พุตสามารถผิดพลาดไปได้  $\pm 0.00122/2$  หรือ  $\pm 0.00061$  โวลต์ ยิ่งค่าความแม่นยำน้อยเท่าไร ค่าความละเอียดยิ่งมากขึ้นเท่านั้น และจะมีค่าใกล้เคียงกับค่าเอาต์พุตที่คาดไว้

การแปลงสัญญาณดิจิทัลเป็นสัญญาณอนาลอก มี 2 วิธี ดังนี้

#### 2.3.1 การแปลงแบบจัดรหัสน้ำหนักของไบนารี (Binary-weighted resistor)

เป็นเทคนิคที่ง่ายที่สุดของการแปลงสัญญาณดิจิทัลเป็นสัญญาณอนาลอก ดังแสดงไว้ในรูป 2.14 รหัสไบนารีจะถูกป้อนให้ที่ขาเกตของอนาลอกสวิตช์ เมื่อรหัสไบนารีเป็น 0000 ถูกป้อนให้ที่ขาเกต อนาลอกสวิตช์ทั้งหมดจะเปิดวงจร ดังนั้นจึงไม่มีแรงดันเอาต์พุตจ่ายให้กับออปแอมป์ เอาต์พุตของออปแอมป์จึงเป็นศูนย์ เมื่อรหัสไบนารีเป็น 0001 สวิตช์  $S_1$  จะปิดลง จึงมีแรงดันขนาด 10 โวลต์จ่ายให้กับ  $R_1$  เพราะเอาต์พุตของออปแอมป์จะมองว่าเป็นกราวด์เสมือน (virtual ground) เป็นผลให้แรงดัน 10 โวลต์ ตกคร่อมที่ตัวต้านทาน 8 กิโลโอห์ม ทำให้เกิดกระแส 1.25 มิลลิแอมป์ ไหลผ่านความต้านทานป้อนกลับ ( $R_F$ ) ค่า 800 โอห์ม แรงดันตกคร่อม  $R_F$  ควรมีเป็นผลคูณของค่า 800 โอห์ม กับ 1.25 มิลลิแอมป์ หรือมีค่าเท่ากับ 1 โวลต์



รูป 2.14 วงจร D/A แบบเทคนิคการจัตรหัสนำหนักไบนารี


เมื่อรหัสไบนารีเปลี่ยนเป็น 0010  $S_1$  จะเปิด และ  $S_2$  จะปิด เป็นเหตุให้กระแส 2.5 มิลลิแอมป์ ไหลผ่าน  $R_2$  แรงดันตกคร่อม  $R_F$  มีค่าเท่ากับผลคูณของ 800 โอห์ม กับ 2.5 มิลลิแอมป์ หรือ 2 โวลต์ รหัสไบนารี 0100 จะให้แรงดันเอาต์พุตเท่ากับ 4 โวลต์ และถ้ารหัสไบนารีเป็น 1000 แรงดันเอาต์พุต จะมีค่าเป็น 8 โวลต์ จะสังเกตได้ว่า รหัสทางอินพุตของค่า  $R_F$  มีผลต่อระดับแรงดันทางด้านเอาต์พุต

สวิตช์แต่ละตัวสามารถปิดวงจรพร้อมกันได้ เมื่อทำการรวมกันเพื่อสร้างสัญญาณอนาลอกทางเอาต์พุต ที่มีค่าจาก 0 ถึง 15 โวลต์

ถึงแม้ว่าเทคนิคการจัตรหัสนำหนักของไบนารี จะมีลักษณะวงจรที่ง่าย ตรงไปตรงมา แต่ไม่สะดวกในการนำไปใช้งาน ถ้าต้องการความละเอียดของ D/A มากกว่า 4 บิต เพราะค่าตัวต้านทานที่ใช้มากมายหลายค่าเกินไป ซึ่งต่างจากเทคนิคที่จะกล่าวต่อไป

### 2.3.2 การแปลงแบบแลตเตอร์เน็ตเวิร์ค (Ladder network)

เทคนิคแลตเตอร์เน็ตเวิร์ค สามารถสร้างแรงดันสมน้ำหนักของรหัสไบนารี โดยอาศัยความต้านทานเพียง 2 ค่า ที่จัดไว้ในลักษณะวงจรแบ่งแรงดันหรือที่เรียกว่าไบนารีเน็ตเวิร์ค (binary ladder) ดังแสดงในรูป 2.15



รูป 2.15 วงจร D/A แบบไบนารีแลตเตอร์

ถึงแม้ว่าวงจร D/A แบบแลตเตอร์เน็ตเวิร์ค ดูผ่านๆ แล้วค่อนข้างจะยาก แต่การทำงานคล้ายกับแบบการจัดรหัสน้ำหนักของไบนารี เกทที่ต่อในลักษณะอนุกรมถูกใช้สำหรับขับอนาล็อกสวิตช์ เมื่อรหัสไบนารี 0000 ถูกส่งมายังเกท อนาล็อกสวิตช์ทั้งหมดจะเปิดออก ดังนั้นแรงดันเอาท์พุทที่ได้จากออปแอมป์ จึงมีค่าเป็นศูนย์ สวิตช์ S<sub>1</sub> จะปิดลง เมื่อเกทได้รับรหัสไบนารีเป็น 1000 เป็นผลให้เกิดแรงดันออกมา 5 โวลต์ ที่ออปแอมป์ ถ้ารหัสไบนารีเป็น 0010 สวิตช์ S<sub>3</sub> ก็จะมีปิด และทำให้เกิดแรงดัน 1.25 โวลต์ ที่เอาท์พุทและสุดท้าย ถ้ารหัสไบนารีเป็น 0001 สวิตช์ S<sub>4</sub> จะปิดลง ออปแอมป์จะให้แรงดันเอาท์พุทออกมา 0.625 โวลต์ จะสังเกตได้ง่าย แต่ละแรงดันเอาท์พุทอยู่ในรูปอันดับของไบนารีคือเอาท์พุทสามารถเปลี่ยนจาก 0 ถึง 10 โวลต์ เพิ่มขึ้นทีละ 0.625 โวลต์

ข้อดีของแลตเตอร์เน็ตเวิร์ค คือ สามารถออกแบบได้ง่าย เนื่องจากใช้ความต้านทานเพียง 2 ค่า ปัจจุบันบริษัทผู้ผลิต D/A เกือบทั้งหมด จะใช้เทคนิคแลตเตอร์เน็ตเวิร์คแทบทั้งสิ้น


## 2.4 ออปแอมป์

### 2.4.1 คุณสมบัติของออปแอมป์

ออปแอมป์ คือ อุปกรณ์ชนิดหนึ่งที่ถูกออกแบบมาให้สามารถทำงานได้หลายรูปแบบ และยังเน้นความสะดวกในการนำไปใช้งานด้วย โดยสามารถประกอบเป็นวงจรได้โดยการต่อร่วมกับอุปกรณ์ภายนอกเพียงไม่กี่ตัวเท่านั้น ในอดีตออปแอมป์จะประกอบขึ้นจากอุปกรณ์หลายตัวที่ถูกนำมาบรรจุไว้ในชิ้นเดียวกัน ซึ่งนอกจากจะทำให้ออปแอมป์มีขนาดใหญ่ และยังมีประสิทธิภาพค่อนข้างต่ำด้วย แต่ปัจจุบันสามารถซื้อออปแอมป์ในรูปแบบวงจรรวม (IC) ได้ตามท้องตลาด และจากคุณสมบัติไอซีออปแอมป์ที่ได้พัฒนาขึ้นทำให้อุปกรณ์ชนิดนี้เป็นที่รู้จักกันอย่างแพร่หลาย

โดยทั่วไปแล้ว สามารถกล่าวได้ว่า ออปแอมป์คืออุปกรณ์โซลิดสเตท (Solid State) ชนิดหนึ่งซึ่งสามารถตรวจวัดระดับสัญญาณไฟตรงและไฟสลับได้ และยังสามารถนำไปใช้ขยายสัญญาณได้อีกด้วย ออปแอมป์พื้นฐานจะต้องประกอบด้วยวงจรภายในภาคต่างๆ ดังนี้คือ

1. ดิฟเฟอเรนเชียลแอมป์หรือวงจรรขยายผลต่าง (Differential Amplifier) ที่มีอินพุทอิมพีแดนซ์สูงมาก
2. วงจรรขยายแรงดันซึ่งมีอัตราขยายสูงมาก
3. วงจรรขยายภาคเอาต์พุทที่มีเอาต์พุทอิมพีแดนซ์ต่ำมาก




รูป 2.16 บล็อกไดอะแกรมของวงจรรภายในภาคต่างๆ ของออปแอมป์


รูป 2.16 แสดงบล็อกไดอะแกรมของวงจรรภายในภาคต่างๆ ของออปแอมป์ดังกล่าว และจากรูปจะสังเกตเห็นว่า แรงดันไฟตรงที่จ่ายให้แก่ออปแอมป์มักประกอบไปด้วยไฟบวกและลบ เพื่อให้เอาต์พุทสามารถสวิงได้ทั้งซีกบวกและลบเทียบกับกราวด์

จากคุณสมบัติของออปแอมป์ดังที่กล่าวมาทำให้สามารถสรุปคุณสมบัติที่สำคัญบางประการของออปแอมป์ในอุดมคติได้ดังนี้

1. เนื่องจากอินพุทอิมพีแดนซ์ของออปแอมป์มีค่าสูงเป็นอนันต์ กระแสเข้าที่อินพุทจะต่ำจนเกือบเท่ากับศูนย์ หรืออีกนัยหนึ่ง ไม่มีกระแสอินพุทเข้าสู่ออปแอมป์เลย
2. อัตราขยายขณะเปิดลูป A (ขณะที่ยังไม่มีกร็อบแบ็ก) จะมีค่าสูงมาก ซึ่งหมายความว่าแรงดันระหว่างขั้วอินพุทควรมีค่าใกล้ศูนย์ ( เนื่องจาก  $V_{out} / A = V_{in}$  )
3. เอาต์พุทอิมพีแดนซ์มีค่าต่ำมากจนไม่ทำตัวเป็นโหลดต่อภาคเอาต์พุทของวงจรรขยาย



รูป 2.17 แสดงสัญลักษณ์ทั่วไปของออปแอมป์



รูป 2.18 วงจรภายในของออปแอมป์ เบอร์ 741

รูป 2.17 แสดงสัญลักษณ์ทั่วไปของออปแอมป์ ซึ่งประกอบด้วยขาอินพุต 2 ขั้ว ขั้วสำหรับแหล่งจ่ายไฟ 2 ขั้ว ขั้วเอาต์พุต 1 ขั้ว และขาสำหรับปรับออฟเซ็ทหรือการชดเชยความถี่อีกสองขั้ว

ขาอินพุตทั้งสองของออปแอมป์มีลักษณะต่างกันดังนี้ คือสำหรับขั้วลบ เมื่อป้อนไฟตรงหรือไฟสลับเข้าไป ในขณะที่ขั้วบวกต่อกับจุดอ้างอิงจุดหนึ่ง สัญญาณที่ออกมาที่เอาต์พุตจะกลับเฟสกับอินพุต 180 องศา ส่วนการป้อนสัญญาณที่ขั้วบวก เอาต์พุตจะมีเฟสตรงกับอินพุต ดังนั้นจึงกล่าวได้ว่าเครื่องหมายที่อินพุต คือการแสดงเฟสของเอาต์พุตเทียบกับอินพุต ส่วนขาสำหรับออฟเซ็ท หรือชดเชยความถี่นั้นโดยมากมักจะไม่ถูกแสดงในวงจรทั่วไป

ในการนำออปแอมป์ไปใช้งานจริงนั้นเราไม่จำเป็นต้องศึกษาให้ลึกซึ้งถึงวงจรภายใน แต่อย่างไรก็ตามในรูป 2.18 จะแสดงวงจรภายในของออปแอมป์ เบอร์ 741 ซึ่งผู้สนใจสามารถศึกษารายละเอียดเพิ่มเติมจากสเปคหรือ รายละเอียดของผู้ผลิต จากวงจรในรูป 2.18 พบว่า IC ออปแอมป์ประกอบด้วยทรานซิสเตอร์หลายตัว และมีตัวเก็บประจุน้อยมาก โดยมีเหตุผลที่ว่า ตัวเก็บประจุจะกินเนื้อที่ค่อนข้างมาก และยังคงไม่ให้สัญญาณไฟตรงผ่านได้อีกด้วย แต่ตัวเก็บประจุ 30 PF ที่ต่อไว้ในวงจรนั้น มีหน้าที่ในการช่วยชดเชยความถี่เท่านั้น


หากนำวงจรในรูป 2.18 มาเปรียบเทียบกับรูป 2.16 จะสามารถแยกวงจรออกเป็น 3 ภาพได้เช่นกัน โดยมีทรานซิสเตอร์  $Q_1$  และ  $Q_2$  ทำหน้าที่เป็นดิฟเฟอเรนเชียลแอมป์ หรือทรานซิสเตอร์  $Q_{16}$ ,  $Q_{17}$  ซึ่งถูกต่อแบบดาร์ลิงตันทำหน้าที่เป็นวงจรขยายแรงดันที่มีอัตราขยายสูง ส่วนภาคเอาต์พุตจะประกอบด้วย  $Q_{14}$  และ  $Q_{20}$  ทรานซิสเตอร์  $Q_{15}$  นั้นมีไว้สำหรับจำกัดกระแสและป้องกันออปแอมป์เสียหายเมื่อเอาต์พุตถูกลัดวงจร ส่วนอุปกรณ์ตัวอื่นๆ จะมีหน้าที่ในการจัดไบอัส และช่วยในการขยายสัญญาณสำหรับออปแอมป์

#### 2.4.2 ลักษณะการทำงาน

ออปแอมป์ในอุดมคติจะมีอัตราขยายเป็นอนันต์ แต่ในทางปฏิบัติ อัตราขยายอาจมีค่าสูงสุด เพียง 10,000 หรือ 1,000,000 เท่านั้น ซึ่งเรียกว่า อัตราขยายขณะเปิดลูป (AV) ดังรูป 2.19a) ในขณะที่เกิดความแตกต่างของแรงดันเพียงเล็กน้อยระหว่างขาอินพุตทั้งสอง เอาต์พุตจะสามารถให้สัญญาณสูงขึ้นหลายเท่า (ตามค่าของอัตราขยาย AV) หากแต่จะถูกจำกัดด้วยขนาดของไฟเลี้ยงที่เราป้อนให้แก่ออปแอมป์ด้วย แต่ถึงเช่นนั้นก็ดี เอาต์พุตก็ไม่สามารถมีค่าสูงสุดเท่ากับแรงดันจากแหล่งจ่ายไฟเลี้ยงได้จริง ทั้งนี้เกิดจากแรงดันที่ตกคร่อม  $Q_{14}$ ,  $R_9$  หรือ  $R_{10}$ ,  $Q_{20}$  ในรูป 2.18 ทำให้แรงดันเอาต์พุตสูงสุด อาจมีค่าประมาณ 90% ของแรงดันจากแหล่งจ่ายไฟเลี้ยงเท่านั้น

จากคุณสมบัติที่กล่าวมาข้างต้น เราสามารถนำออปแอมป์ในขณะเปิดลูปไปใช้งานเป็นคอมพาราเตอร์ (Comparator) หรือวงจรเปรียบเทียบแรงดันได้ โดยเอาต์พุตจะเปลี่ยนทันที เมื่อมีความแตกต่างของแรงดันเกิดขึ้นระหว่างขาอินพุตของออปแอมป์

แต่ว่าการทำงานของออปแอมป์ยังไม่สิ้นสุดเพียงเท่านั้น นอกจากนี้จะพบว่าการใช้ออปแอมป์ ในลักษณะของลูปปิด (มีการป้อนกลับ) จะทำให้ออปแอมป์ มีประโยชน์สูงมาก ขึ้น ดังรูป 2.19 (b) การป้อนกลับในรูปใช้ตัวต้านทาน  $R_F$  เพียงตัวเดียว ซึ่งมีผลให้วงจรเสถียรภาพสูงขึ้น และมีสัญญาณรบกวนน้อยลง ในขณะที่เดียวกัน อัตราการขยายแรงดันจะลดลงด้วย




รูป 2.19 วงจรพื้นฐานของออปแอมป์

วงจรในรูป 2.19 (c) แสดงการใช้ออปแอมป์โดยมีการป้อนสัญญาณเอาต์พุตกลับมายังอินพุต นอกจากนี้ยังสามารถควบคุมอัตราการขยายแรงดัน (ในขณะปิดลูป) ได้โดยอาศัยตัวต้านทาน 2 ตัว เท่านั้นทำให้อัตราการขยายแรงดัน  $A_v$  มีค่าดังสมการ

$$A_v = -R_f / R_i$$

โดยที่เครื่องหมายลบแสดงถึงการกลับเฟสของเอาต์พุตเทียบกับอินพุต ส่วนวงจรในรูป 2.19 (d) แสดงการป้อนกลับในกรณีที่  $A_v = 1$  คุณสมบัติที่ได้กล่าวมาทั้งหมดนี้ คือคุณสมบัติทั่วไปของออปแอมป์ ที่จะนำไปใช้ต่อไป และนอกจากนี้ คุณสมบัติอีกประการที่ควรศึกษาคือ เรื่องความสัมพันธ์ของขั้วต่างๆ ระหว่างอินพุตและเอาต์พุตของออปแอมป์ ซึ่งสรุปไว้แล้วใน รูป 2.20



รูป 2.20 อินพุต และเอาต์พุตของออปแอมป์

1. ถ้าขั้ว - มีศักดาเป็นบวกสูงกว่าขั้ว + ,เอาต์พุตเป็น -
2. ถ้าขั้ว - มีศักดาเป็นบวกต่ำกว่าขั้ว + ,เอาต์พุตเป็น -

### 2.4.3 คุณสมบัติและพารามิเตอร์บางชนิดของออปแอมป์

#### 2.4.3.1 อินพุทอิมพีแดนซ์

ในทางอุดมคติควรมีค่าเท่ากับอนันต์ แต่ในความเป็นจริง อินพุทอิมพีแดนซ์จะมีค่าประมาณ 1 เมกะโอห์ม ( $1 \times 10^7$  โอห์ม) ค่าอินพุทอิมพีแดนซ์นี้ยังมีค่ามากขึ้นเท่าใด ออปแอมป์ตัวนั้นก็ทำงานได้ดีขึ้น นอกจากนี้เมื่อนำออปแอมป์ไปใช้ในย่านความถี่สูง ควรระวังผลจากอินพุทคาปาซิแตนซ์ของวงจรถวาย ซึ่งมักมีค่าประมาณ 2 พิโคฟารัด ( $2 \times 10^2$  ฟารัด) เมื่อขั้วอินพุทขั้วหนึ่งต่อกับกราวด์

#### 2.4.3.2 เอาท์พุทอิมพีแดนซ์

ดังที่ได้กล่าวมาแล้วว่า ออปแอมป์ในอุดมคติจะมีเอาท์พุทอิมพีแดนซ์เป็นศูนย์ แต่ในความเป็นจริงค่านี้อาจมีได้ตั้งแต่ 25 ถึงหลายพันโอห์มขึ้นไป แต่อย่างไรก็ตามมักสมมติให้เอาท์พุท อิมพีแดนซ์ในวงจรมีค่าเป็นศูนย์ เพื่อง่ายต่อการคำนวณและวิเคราะห์จากคุณสมบัติของออปแอมป์ที่มีอินพุทอิมพีแดนซ์สูง และมีเอาท์พุทอิมพีแดนซ์ต่ำ ออปแอมป์จึงเปรียบเสมือนเป็นอุปกรณ์ซึ่งมีคุณสมบัติเป็นอิมพีแดนซ์แมทชิ่ง (Impedance matching) ที่ดีตัวหนึ่ง

#### 2.4.3.3 กระแสไบอัสด้านอินพุท

เนื่องจากอินพุทอิมพีแดนซ์ของออปแอมป์ไม่เป็นอนันต์ ดังนั้น จึงมีกระแสค่าน้อยๆ (ระดับนาโน ( $10^9$ ) ถึง ไมโคร ( $10^6$ ) แอมแปร์) ไหลผ่านขั้วอินพุททั้งสอง ซึ่งค่าเฉลี่ยของกระแสดังกล่าวถูกเรียกว่าเป็นกระแสไบอัสด้านอินพุท กระแสจะก่อให้เกิดความไม่สมดุลในวงจรรายใน ซึ่งจะเป็นผลกระทบต่อภาคเอาท์พุทด้วย ดังนั้น กระแสนี้ควรจำกัดให้มีค่าต่ำสุด อาจทำได้โดยการใช้ออปแอมป์ที่มีอินพุทเป็น FET

#### 2.4.3.4 แรงดันออฟเซ็ท (Offset) ที่เอาท์พุท

แรงดันออฟเซ็ทที่เอาท์พุทเกิดขึ้นจากกระแสไบอัสด้านอินพุทซึ่งในทางอุดมคติ เมื่อแรงดันอินพุทระหว่างขั้วทั้งสองมีค่าเท่ากัน แรงดันที่เอาท์พุทควรเป็นศูนย์ แต่โดยทั่วไปมักไม่เป็นเช่นนั้น คือ มักมีแรงดันค่าหนึ่งปรากฏที่เอาท์พุทขณะที่อินพุทเป็นศูนย์ ซึ่งสามารถแก้ไขได้โดย การบ่อนแรงดัน หรือกระแสออฟเซ็ทที่อินพุท แล้วปรับจนได้  $V_{out} = 0$

#### 2.4.3.5 กระแสออฟเซ็ทที่อินพุท

ในการปรับแรงดันออฟเซ็ทที่เอาท์พุทให้มีค่าเป็นศูนย์ กระแสอินพุททั้งสองขั้วควรมีค่าเท่ากัน แต่ในทางปฏิบัติ จะพบว่าต้องจ่ายกระแสให้แก่อินพุทขั้วหนึ่งมากกว่าอีกขั้วหนึ่งเสมอ เพื่อให้แรงดันเอาท์พุทมีค่าเป็นศูนย์ ซึ่งกระแสออฟเซ็ทนี้อาจมีค่าประมาณ 20 มิลลิแอมป์


### 2.4.3.6 แรงดันออฟเซ็ทที่อินพุท

ในอุดมคติแรงดันเอาต์พุทจะเท่ากับศูนย์ก็ต่อเมื่อแรงดันระหว่างขั้วอินพุทมีค่าเป็นศูนย์เช่นกัน แต่ในทางปฏิบัติ ความไม่สมดุลภายในวงจรมักทำให้เราต้องป้อนแรงดันค่าหนึ่งแก่อินพุทใดๆ เสมอเพื่อทำให้แรงดันเอาต์พุทเป็นศูนย์

### 2.4.3.7 การปรับออฟเซ็ทให้เป็นศูนย์ (Offset Nulling)

ในการปรับแรงดันเอาต์พุทให้เป็นศูนย์ หรือการปรับแรงดันออฟเซ็ทที่อินพุทให้เป็นศูนย์นั้น อาจใช้ ขั้ว Offset Nulling ที่ผู้ผลิตได้เตรียมไว้ให้แล้ว โดยให้ศึกษาข้อมูลรายละเอียดของออปแอมป์นั้นๆ รูป 2.21 แสดงวงจรที่ใช้ในการตั้งค่าศูนย์ให้แก่ออปแอมป์ โดยมีขั้นตอนดังนี้

1. ตรวจสอบวงจรให้เรียบร้อยและตรวจสอบอุปกรณ์ที่ต้องนำมาต่อ
2. ลดระดับสัญญาณอินพุทจนเหลือศูนย์ ถ้ามีตัวต้านทานต่ออนุกรมกับอินพุทอยู่ ให้ตรวจสอบ ดังนี้



รูป 2.21 วงจรที่ใช้การตั้งค่าศูนย์ให้แก่ออปแอมป์

ก) ถ้าตัวต้านทานนั้นมีค่าสูงกว่าอิมพีแดนซ์ของแหล่งกำเนิดสัญญาณอินพุทตั้งแต่ 1 % ขึ้นไปปล่อยตัวต้านทานไว้เช่นเดิม

ข) หากตัวต้านทานดังกล่าวมีค่าน้อยกว่าหรือเท่ากัน ให้นำแหล่งกำเนิดสัญญาณอินพุทนั้นออก แล้วต่อตัวต้านทานที่มีขนาดเท่ากับอินพุทอิมพีแดนซ์ของแหล่งกำเนิดเข้าแทน

ค) ต่อโพลดเข้าขั้วเอาต์พุท

ง) ป้อนไฟตรงให้วงจร

จ) วัดแรงดันที่เอาต์พุทด้วย โวลต์มิเตอร์ หรือออสซิลโลสโคป

ฉ) ปรับตัวต้านทานชนิดปรับค่าได้จน  $V_{out}$  มีค่าเป็นศูนย์

ช) ถอดอุปกรณ์ที่เพิ่มเข้าไปออก แล้วต่อวงจรดังเดิม แต่ห้ามปรับค่าตัวต้านทานปรับค่าได้

**2.4.3.8 ผลของอูณหภูมิต่อ**

อูณหภูมิต่อผลต่ออุปกรณ์โซลิตสเตททุกชนิด รวมทั้งออปแอมป์ ดังนั้น ผลกระทบจากอูณหภูมิจะทำให้กระแสและแรงดันออฟเซ็ทเปลี่ยนแปลงไป ซึ่งเรียกการเปลี่ยนแปลงอันเกิดขึ้นจากอูณหภูมิว่า ดริฟท์ ดังนั้น ในขณะทำงานควรตรวจสอบด้วยว่าออปแอมป์จะมีเปอร์เซ็นต์การผิดพลาดมากน้อยเพียงใดเมื่ออูณหภูมิเปลี่ยนแปลง


**2.4.3.9 การชดเชยความถี่**

ปัญหาที่เกิดขึ้นกับออปแอมป์ที่ใช้ในย่านความถี่สูงก็คือ การออสซิลเลท (Oscillation) ซึ่งเกิดจากอัตราขยายที่มีค่าค่อนข้างสูงของออปแอมป์เอง และยังเกิดจากการเลื่อนเฟส (Phase shift) ณ จุดต่างๆ ภายในวงจร เป็นผลให้เราไม่สามารถควบคุมอัตราขยายของสัญญาณป้อนกลับได้ วิธีแก้ปัญหาคือ ต่อตัวเก็บประจุ ชดเชยให้กับวงจร ซึ่งจะทำให้อัตราขยายของออปแอมป์มีขนาดลดลงเมื่อความถี่สูงขึ้น

**2.4.3.10 อัตราสรวู**

อัตราสรวู คือ อัตราการเปลี่ยนแปลงสูงสุดของแรงดันเอาต์พุตเทียบกับเวลา ดังสมการ

$$\text{อัตราสรวู} = \frac{\text{การเปลี่ยนแปลงสูงสุดของแรงดันเอาต์พุต}}{\text{การเปลี่ยนแปลงเวลา}}$$



รูป 2.22 การตอบสนองความถี่ของออปแอมป์

#### 2.4.3.11 การตอบสนองต่อความถี่

อัตราขยายของออปแอมป์จะลดลงเมื่อความถี่สูงขึ้น ดังแสดงในรูป 2.22 จะพบว่าอัตราขยายที่ผู้ผลิตแสดงไว้ในดาต้าชีท (data sheet) จะเป็นอัตราขยายที่ความถี่ 0 เฮิรตซ์ หรือไฟตรง ในการทำงานแบบลูปเปิดจะเห็นได้ว่า วงจรมีเสถียรภาพต่ำมาก นั่นคือ เมื่อความถี่สูงขึ้น 10 เท่า อัตราขยายจะลดลง 10 เท่าทันที

โดยทั่วไป แบนด์วิธของวงจรมักหมายถึงช่วงความถี่ที่อัตราขยายมีค่า 70.7 % ของอัตราขยายสูงสุด จากตัวอย่างในรูป 2.22 แบนด์วิธของออปแอมป์ขณะเปิดลูป จะมีค่าประมาณ 10 เฮิรตซ์ ดังนั้น หากต้องการให้วงจรถูกออกแบบขึ้นสามารถทำงานได้ที่ความถี่อื่นหลายๆ จะต้องป้อนสัญญาณจากเอาท์พุทกลับมายังอินพุท (การป้อนกลับแบบลบ) ซึ่งจะทำให้อัตราขยายของลูปปิดลดลง แต่ในขณะเดียวกัน ความถี่ที่อัตราขยายเท่ากับ 70.7 % ของอัตราขยายสูงสุดก็จะเพิ่มขึ้นด้วยอัตราเท่ากัน ส่วนจุดที่มีอัตราขยายเท่ากับหนึ่ง (unity-gain point) จะแสดงถึงความถี่สูงสุดของออปแอมป์เมื่ออัตราขยายมีค่าเป็นหนึ่ง

#### 2.4.3.12 ผลคูณของอัตราการขยายและแบนด์วิธ

จากที่ได้อธิบายมาในหัวข้อที่แล้วว่า เมื่ออัตราขยายลดลงเท่าใด ความถี่ก็จะสูงขึ้นด้วยจำนวนเท่าของค่านั้นด้วย ซึ่งแสดงว่า ผลคูณระหว่างอัตราขยายและแบนด์วิธจะมีค่าคงที่เสมอไป และสามารถหาค่านั้นได้จากจุดซึ่งมีอัตราขยายเท่ากับหนึ่ง (ค่านี้จะหาได้จากดาต้าชีท) ผลคูณนี้มีประโยชน์อย่างมากในการประมาณความถี่สูงสุดที่วงจรมีสามารถทำงานได้ ตัวอย่างเช่น หากพบว่าความถี่ที่อัตราขยายมีค่าเท่ากับหนึ่งมีค่าเป็น 1 เมกกะเฮิรตซ์ (ดังแสดงในรูป 2.22) และอัตราขยายของวงจรถูกออกแบบมีค่าเท่ากับ 100 ดังนั้น ความถี่สูงสุดที่ประมาณไว้ควรมีค่าอยู่ในราว  $BW$  (แบนด์วิธ) =  $1,000,000 = 10$  กิโลเฮิรตซ์


#### 2.4.3.13 อัตราการลดสัญญาณชนิดคอมมอนโหมด ( CMRR )

Common Mode Rejection Ratio เป็นคุณสมบัติอย่างหนึ่งของออปแอมป์ที่ได้มาจากภาคอินพุทที่เป็นดิฟเฟอเรนเชียลแอมป์ หมายความว่า หากสัญญาณที่เข้ามายังขั้วอินพุททั้งสองนี้จะถูกกำจัดทิ้งไป ดังนั้นเอาท์พุทจะเป็นศูนย์ ส่วนสัญญาณที่มีขนาดต่างกันและมีเฟสต่างกันจะเรียกว่าอยู่ในดิฟเฟอเรนเชียลโหมด

ตัวอย่างเช่น วงจรในรูป 2.23 สัญญาณในดิฟเฟอเรนเชียลโหมดสองตัวซึ่งมีความถี่ 1020 เฮิรตซ์ ถูกป้อนเข้าไปยังขั้วอินพุทของออปแอมป์ แต่ในขณะเดียวกัน สัญญาณทั้งสองจะเก็บสัญญาณรบกวน 60 เฮิรตซ์ขึ้นมาในระหว่างเดินทาง ทำให้เกิดรูปคลื่นดังในภาพ ทว่าเมื่อป้อนสัญญาณเข้าไปแล้ว สัญญาณรบกวนความถี่ 60 เฮิรตซ์จะถูกกำจัดออกไป เนื่องจากเป็นสัญญาณชนิดคอมมอนโหมด ซึ่งความสามารถในการกำจัดสัญญาณคอมมอนโหมดนี้ เราเรียกย่อว่า CMRR หาได้จากสมการ

$$CMRR = \frac{A_d}{A_{cm}}$$

โดย  $A_d$  คือ อัตราขยายสำหรับสัญญาณแบบดิฟเฟอเรนเชียล  
 $A_{cm}$  คือ อัตราขยายสำหรับสัญญาณคอมมอนโหมด ดังนั้นยิ่ง CMRR ของออปแอมป์  
 ยิ่งมีค่าสูงเท่าไร หมายความว่าสัญญาณรบกวนจะถูกกำจัดลงมากขึ้นเท่านั้น



รูป 2.23 สัญญาณดิฟเฟอเรนเชียลโหมด

#### 2.4.3.14 หน่วยเดซิเบล ( dB )


การคำนวณอัตราขยายของวงจรใด ๆ สามารถหาได้จากสมการ

$$A_x = \frac{X_{OUT}}{X_{IN}}$$

โดยที่ x อาจเป็นแรงดัน หรือ กระแสก็ได้ และโดยทั่วไปนิยมหาอัตราขยายจากสมการ

#### 2.4.4 การป้อนกลับแบบลบ

การป้อนกลับแบบลบหมายถึง สัญญาณบางส่วนของเอาต์พุตที่ถูกส่งไปยังอินพุตจะมีเฟส ตรงข้ามกับสัญญาณอินพุต ประโยชน์ของการป้อนกลับแบบลบคือ ทำให้อัตราขยายคงที่, ทำให้ค่าอินพุตและเอาต์พุตอิมพีแดนซ์ดีขึ้น, ลดการผิดเพี้ยนไม่เป็นเชิงเส้น, เพิ่มแบนด์วิธ ดังที่ได้กล่าวมาแล้วว่า ออปแอมป์จะไม่ใช้เป็นรูปเปิด (open-loop) แต่จะใช้ลักษณะรูปปิด (close-loop) นั่นคือต้องมีการต่ออุปกรณ์ภายนอกเพิ่มเติม ซึ่งมักจะทำให้เกิดการป้อนกลับแบบลบ



รูป 2.24 การป้อนกลับแบบลบ

รูป 2.24 เป็นตัวอย่างของวงจรรขยายป้อนกลับแบบลบ อิพุทที่เข้าไปในวงจรรขยาย (บล็อก A) เรียกว่า แรงดันผิดพลาด (ERROR VOLTAGE) ซึ่งเป็นผลต่างระหว่างสัญญาณอินพุท  $V_{in}$  กับสัญญาณป้อนกลับ  $BV_{out}$  ในระบบป้อนกลับแบบลบ แรงดันผิดพลาดจะมีค่าใกล้ศูนย์ เนื่องจากอัตราขยาย A มีค่าสูงประมาณ 10,000 ถึงมากกว่า 1,000,000 และแรงดันเอาต์พุทมักจะน้อยกว่า 10 V ดังนั้นแรงดันผิดพลาดบางทีมีค่าเป็นไมโครโวลต์ที่ความถี่ต่ำ เมื่อเทียบกับแรงดันอื่นๆ ทั้งหมดในวงจรแล้ว  $V_{error}$  จึงน้อยมาก

สมมติว่าอัตราขยายภายในวงจรเป็น A เพิ่มขึ้นเนื่องจากอุณหภูมิเปลี่ยนแปลงหรือเหตุผลอื่นๆ แรงดันเอาต์พุทก็จะเพิ่มตาม นั่นคือ แรงดันที่ถูกป้อนกลับไปยังอินพุทก็จะมีเพิ่มขึ้นด้วย บล็อก B จะเป็นตัวแบ่งแรงดันที่มีอัตราขยายเท่า B (ระหว่าง 0 ถึง 1) ดังนั้นสัญญาณป้อนกลับ  $BV_{out}$  เป็นส่วนหนึ่งของแรงดันเอาต์พุท สัญญาณที่ป้อนกลับไปยังอินพุท จะถูกกลับเฟสให้ตรงข้ามกับสัญญาณอินพุท  $V_{in}$  จึงทำให้  $V_{error}$  ลดลง ซึ่งจะไปชดเชยกับการเพิ่มขึ้นของอัตราขยาย A พอดี ผลก็คือ  $V_{out}$  แทบจะไม่เพิ่มขึ้นเลย

ในกรณีอัตราขยาย A ลดลงก็เช่นเดียวกันคือ เมื่อ A ลดลง  $V_{out}$  จะลดลง  $BV_{out}$  ก็จะลดลงด้วยจึงทำให้  $V_{error}$  เพิ่มขึ้น ซึ่งจะไปชดเชยกับการลดลงของอัตราขยาย A พอดี ผลก็คือ  $V_{out}$  ไม่ลดลงเลย หรืออาจจะลดลงก็เพียงเล็กน้อย

การพยายามที่จะเปลี่ยนแปลงแรงดันเอาต์พุทที่ป้อนกลับให้แก่อินพุท เป็นสาเหตุให้ต้องทำแรงดันผิดพลาดเปลี่ยนแปลงในทิศทางตรงกันข้าม คือ การป้อนกลับแบบลบ ผลที่เกิดขึ้นคือแรงดันเอาต์พุทจะเสมือนไม่ได้ขึ้นอยู่กับการเปลี่ยนแปลงภายในที่ทำให้อัตราขยาย A เปลี่ยนไป

สังเกตได้ว่า สัญญาณเอาต์พุทจะมีเฟสตรงกับสัญญาณอินพุท นั่นคือ ระบบเป็นวงจรรขยายแบบไม่กลับเฟส (Noninverting Amplifier) ที่มีการป้อนกลับแบบลบ

ในรูป 2.24 แรงดันผิดพลาดคือ ผลต่างของแรงดันอินพุทและแรงดันที่ป้อนกลับ

$$V_{error} = V_{in} - BV_{out}$$

แรงดันเอาต์พุทเท่ากับแรงดันผิดพลาดคูณกับอัตราขยายภายในวงจร

$$V_{out} = AV_{error}$$

$$V_{out} = A(V_{in} - BV_{out})$$

เมื่อจัดรูปสมการใหม่จะได้

$$\frac{V_{out}}{V_{in}} = \frac{A}{1 + AB}$$

จากสมการคือ อัตราขยายแรงดันของระบบทั้งหมด เนื่องจากเป็นอัตราส่วนของ  $V_{out}$  ต่อ  $V_{in}$

ถ้าหากผลคูณของ  $AB$  มากกว่า 1 มากๆ อันเนื่องมาจาก อัตราขยาย  $A$  สูงมาก สมการจะลดลงเหลือ

$$\frac{V_{out}}{V_{in}} = \frac{1}{B}$$

เนื่องจากดูรูปสมการแล้วจะพบว่า อัตราขยายแรงดันของทั้งวงจร จะไม่ขึ้นกับอัตราขยายภายใน ( $A$ ) เลย กลับขึ้นอยู่กับค่า  $B$  เท่านั้น และดังที่ได้กล่าวไปแล้วว่า วงจรย้อนกลับนั้นมักจะเป็นการแบ่งแรงดันจากเอาต์พุต ซึ่งตัววงจรสามารถใช้ค่าตัวต้านทานค่าหนึ่งที่ถูกต้องและแน่นอน อัตราขยายแรงดันของวงจรขยายย้อนกลับจึงมีค่าเท่ากับส่วนกลับของ  $B$

อัตราขยายภายใน ( $A$ ) เรียกว่า อัตราขยายลูปเปิด เพราะว่ามันคืออัตราขยายเมื่อเปิดลูปทางที่จะป้อนกลับ ในทางกลับกันอัตราขยายทั้งหมดที่มีการป้อนกลับด้วย เรียกว่า อัตราขยาย ลูปปิด เพราะว่ามันคือ อัตราขยายเมื่อปิดลูป หรือมีทางของสัญญาณทุกทางในวงจร ไม่ตัดวงจรส่วนใดออก ดังนั้นอาจจะพบสมการในรูปดังนี้บ่อยๆ

$$A_{CL} = \frac{A_{OL}}{1 + A_{OL}B}$$

$$A_{CL} \cong \frac{1}{B}$$

$A_{CL}$  : อัตราขยายลูปปิด

$A_{OL}$  : อัตราขยายลูปเปิด

ด้วยวิธีการคล้ายๆกับอัตราขยายแรงดัน สามารถพิสูจน์ได้ว่า อินพุตอิมพีแดนซ์ของวงจรขยายไม่กลับเฟสที่มีการป้อนกลับแบบลบมีค่าเป็น

$$Z_{in(CL)} = Z_{in(CL)} = (1 + A_{OL}B)Z_{in(OL)}$$

จะเห็นได้ว่า การป้อนกลับแบบลบจะเพิ่มอินพุตอิมพีแดนซ์

ตัวอย่างเช่น ถ้าวงจรขยายภายในมีอินพุตอิมพีแดนซ์ 1 โอห์ม และ  $1 + A_{OL}B$  มีค่าเท่ากับ 10,000 เมื่อนั้นอินพุตอิมพีแดนซ์ของทั้งระบบ รวมการป้อนกลับด้วย มีค่าเป็น

$$Z_{in(CL)} = 10,000 \times 1K\Omega = 10M\Omega$$

และสามารถหาเอาต์พุตอิมพีแดนซ์

$$Z_{out(CL)} = \frac{Z_{out(OL)}}{1 + A_{OL}B}$$

การที่มีการป้อนกลับแบบลบ จะลดเอาต์พุตอิมพีแดนซ์ด้วยแฟคเตอร์  $1 + A_{OL}B$  อาจกล่าวได้ว่าเอาต์พุตอิมพีแดนซ์ของวงจรจะลดลง ตัวอย่างเช่น วงจรภายในมีเอาต์พุตอิมพีแดนซ์  $1K\Omega$  และ

$$1 + A_{OL}B = 10,000$$

$$Z_{out(CL)} = \frac{1K\Omega}{10,000} = 0.1\Omega$$

ขณะที่ความถี่อินพุตเพิ่มขึ้นเรื่อยๆ อัตราขยายรูปเปิดจะลดลงเรื่อยๆ จนเท่ากับอัตราขยายรูปปิด เมื่อนั้น อัตราขยายรูปปิดจะลดลงอย่างรวดเร็ว ความถี่ขณะที่อัตราขยายรูปปิดลดลงเป็น 0.707 เท่าของอัตราขยายสูงสุด เรียกว่า ความถี่คัทออฟรูปปิด (closed-loop cutoff frequency :  $f_{CL}$ )

$$f_{CL} = (1 + A_{OL}B)f_{OL}$$

ถ้า  $f_{OL} = 10 \text{ Hz}$  และ  $1 + A_{OL}B = 10,000$      $f_{CL} = 10,000 * 10 \text{ Hz} = 100 \text{ KHz}$


จากสมการเขียนใหม่ได้

$$1 + A_{OL}B = \frac{A_{OL}}{A_{CL}}$$

ฉะนั้น     $f_{CL} = \frac{A_{OL}}{A_{CL}} f_{OL}$

รูป 2.26 แสดงการตอบสนองของรูปเปิดของ 741C อัตราขยายรูปเปิดสูงสุดที่ 1,000,000 แต่เมื่อความถี่เพิ่มเป็น 10 Hz อัตราขยายรูปเปิดจะลดลงเป็น 0.707 เท่าของค่าสูงสุด เมื่อความถี่สูงขึ้น อัตราขยายจะลดลง ความถี่ที่อัตราขยายเท่ากับหนึ่ง คือความถี่เพื่อขยายอัตรารูปเปิดเท่ากับหนึ่ง ในรูป 2.26  $f_{UNITY}$  มีค่า เท่า

กับ 1



รูป 2.26 การตอบสนองรูปเปิดของ 741

เนื่องจากออปแอมป์จะไม่มีค่าคัทออฟต่ำจนต่ำ แบนด์วิทจึงเท่ากับค่าคัทออฟด้านบน หรืออีกนัยหนึ่งคือแบนด์วิทรูปเปิดมีค่าเท่ากับ  $f_{OL}$  และแบนด์วิทรูปเปิดมีค่าเท่ากับ  $f_{CL}$  ซึ่งแบนด์วิท ขนาดนี้เป็นแบนด์วิทสำหรับสัญญาณขนาดเล็ก ซึ่งไม่มีการผิดเพี้ยนเนื่องจากสวิตช์

เพื่อที่จะหาความสัมพันธ์ระหว่างแบนด์วิทสัญญาณขนาดเล็ก กับแบนด์วิทสัญญาณขนาดใหญ่ เขียน สมการได้ดังนี้

$$V_p = \frac{S_R}{2\pi f_{max}}$$


การทำงานที่สัญญาณขนาดเล็ก จะกลายเป็นสัญญาณขนาดใหญ่ที่จุดแบนด์วิทสัญญาณขนาดเล็ก  $f_{CL}$  เท่ากับแบนด์วิทสัญญาณขนาดใหญ่  $f_{max}$  ดังนั้นแอมพลิจูดสูงสุดจะเป็น

$$V_{p(\max)} = \frac{S_R}{2pf_{CL}}$$

ทราบได้ที่จุดยอดของเอาต์พุตที่มีค่าน้อยกว่า  $V_{p(\max)}$  จะไม่เกิดความผิดพลาดเนื่องจากสُرร์เวท

#### 2.4.6 วงจรขยายกลับเฟส

วงจขยายกลับเฟสที่ใช้้อปแอมป์ สัญญาณอินพุตผ่าน  $R_1$  เข้าออปแอมป์ที่อินพุตขาลบ ดังรูป 2.27 สัญญาณเอาต์พุตจะมีขนาดใหญ่กว่าแรงดันผิดพลาด และทำให้สัญญาณเอาต์พุตมีเฟสต่างกับสัญญาณอินพุตอยู่ 180 องศา สัญญาณที่ป้อนกลับจะตรงข้ามกับสัญญาณอินพุต



รูป 2.27 วงจขยายกลับเฟส

อัตราขยายลูปเปิดของออปแอมป์มีค่าสูงมาก (741C มีค่าอัตราขยายลูปเปิด 100,000) ถ้าแรงดันเอาต์พุต 10 โวลต์ แรงดันผิดพลาดจะมีค่าเพียง  $10/100,000$  เท่ากับ 0.1mA นอกจากนี้อินพุตอิมพีแดนซ์ของ 741C มีค่าประมาณ 2 เมกกะโอห์ม ซึ่งจะให้กระแส 0.1/2 เท่ากับ 0.05 nA

เนื่องจากแรงดันผิดพลาดมีค่าน้อยมากเมื่อเทียบกับสัญญาณอื่น จึงประมาณว่าแรงดันผิดพลาดและกระแสผิดพลาดประมาณศูนย์

อินพุตกลับเฟสในรูป 2.27 เป็นกราวด์เสมือน ซึ่งเสมือนกับว่าแรงดันผิดพลาดมีค่าเป็นศูนย์ ไม่ว่า แรงดันอินพุตจะเป็นเท่าไรก็ตาม อินพุตกลับเฟสไม่ใช่กราวด์ที่แท้จริง เพราะมีอินพุตอิมพีแดนซ์ 2 เมกกะโอห์ม ซึ่งมีกระแสน้อยมากไหลผ่านที่สามารถตัดทิ้งได้ กราวด์เสมือนใช้เปรียบเทียบจุดที่มีแรงดันเข้าใกล้ศูนย์

เนื่องจากอินพุตกลับเฟสเป็นกราวด์เสมือน จึงทำให้แรงดันอินพุตทั้งหมดคร่อม  $R_1$  สามารถหากระแสไหลผ่าน  $R_1$  ได้ด้วยกฎของโอห์ม และกระแสจะไหลผ่าน  $R_2$  ซึ่งจุดด้านซ้ายของ  $R_2$  เป็นจุดเดียวกันกับอินพุตกลับเฟสซึ่งเป็นกราวด์เสมือน นั่นคือแรงดันตกคร่อม  $R_2$  คือแรงดันเอาต์พุตนั่นเอง จึงเขียนได้ว่า

$$V_{out} = i_2 R_2 = i_1 R_1 = \frac{V_{in}}{R_1} R_2$$

จะได้ว่า

$$A_{CL} = \frac{R_2}{R_1}$$

และอินพุทอิมพีแดนซ์เมื่อมองจาก  $V_{in}$

$$Z_{in(CL)} = R_1$$

เหตุผลหนึ่งที่วงจรรยายกลับเฟสเป็นที่นิยมคือ มีอินพุทอิมพีแดนซ์และอัตราขยายแรงดันที่ถูกต้องและมีความคงที่ แม้ว่าอุณหภูมิหรือปัจจัยอื่นๆ จะเปลี่ยนแปลง ข้อดีอีกข้อหนึ่งของวงจรรยายกลับเฟสคือ สามารถมีอินพุทมากกว่า 1 อินพุทในเวลาเดียวกัน ดังในรูป 2.28

$$i_1 = \frac{V_1}{R_1}$$

$$i_2 = \frac{V_2}{R_2}$$

$$V_{out} = (i_1 + i_2) R_3 = i_1 R_3 + i_2 R_3$$


$$V_{out} = \frac{R_3}{R_1} V_1 + \frac{R_3}{R_2} V_2$$

สำหรับค่าแบนด์วิธสัญญาณขนาดเล็ก สามารถเขียนเป็นสมการได้ดังนี้

$$f_{CL} = \frac{A_{OL}}{A_{CL}} f_{OL}$$

และเพื่อไม่ให้เกิดความผิดเพี้ยนเนื่องจากสُر่ว์เรท จุดยอดของอินพุทสูงสุดจะเป็น

$$V_{p(max)} = \frac{S_R}{2 p f_{CL}}$$



รูป 2.28 อินพุทของวงจรรยายกลับเฟส

(a) 2 อินพุท (b) ปรับค่าอินพุททั้งสอง

### 2.4.7 การประยุกต์ใช้งานออปแอมป์

ออปแอมป์เป็นอุปกรณ์ที่ราคาถูก, ทำงานได้หลายอย่าง, ใช้งานง่าย จึงทำให้ออปแอมป์ไม่เพียงแต่ใช้เป็นวงจขยาย แต่ยังมีใช้เป็นวงจรจذبรูปคลื่น วงจรกรองความถี่ และวงจรอื่นๆ อีกมากมาย


#### 2.4.7.1 วงจรเรียงกระแสครึ่งคลื่น

ออปแอมป์สามารถเพิ่มบางสิ่งบางอย่างให้แก่ไดโอด เช่น การลดผลของแรงดันออฟเซตของไดโอด ทำให้สัญญาณขนาดเล็กๆ ที่น้อยกว่า 0.7 โวลต์ สามารถผ่านไดโอดได้ด้วยการเพิ่มวงจรออป-แอมป์เข้าไป

รูป 2.29 (a) คือวงจรเรียงกระแสครึ่งคลื่นที่เพิ่มวงจรออปแอมป์ เมื่อสัญญาณอินพุตเป็นบวก เอาท์พุทจะเป็นบวก ไดโอดจะอยู่ในสภาพทำงาน วงจรขณะนี้ทำงานเหมือนวงจรโวลเทจ ฟอลโลเวอร์ จะมีแรงดันครึ่งบวกตกคร่อมตัวต้านทานโหลด  $R_L$  และเมื่อสัญญาณอินพุตเป็นลบ เอาท์พุทจะเป็นลบ ไดโอดจะไม่ทำงาน จะไม่มีแรงดันตกคร่อม นั่นคือเอาท์พุทจะเป็นสัญญาณครึ่งคลื่นที่สมบูรณ์

อัตราขยายที่มีค่ามากของออปแอมป์ ได้กำจัดผลอันเนื่องมาจากออฟเซตของไดโอด ตัวอย่างเช่น ถ้า แรงดันออฟเซต 0.7 โวลต์ และออปแอมป์มีอัตราขยายลบเปิด 100,000 อินพุทที่สามารถทำให้ไดโอดมีสภาพทำงานมีค่า

$$V_{in} = \frac{0.7V}{100,000} = 7 \mu V$$



รูป 2.29 วงจรเรียงกระแสครึ่งคลื่น

เมื่ออินพุทมากกว่า 7 ไมโครโวลต์ ไดโอดจะทำงาน จึงสามารถลดออฟเซตได้ด้วยอัตราขยาย A

$$\phi' = \frac{\phi}{A}$$

เมื่อ  $\phi'$  คือแรงดันออฟเซตโดยดูที่สัญญาณอินพุทย่อมแสดงว่า สามารถเรียงกระแสที่มีขนาดสัญญาณต่ำๆ ได้

### 2.4.7.2 วงจรกรองความถี่

รูป 2.30(a) คือการใช้ทราวด์เสมือนในวงจรกรองความถี่ ในวงจร แรงดันอินพุทและเอาต์พุท จะเป็นเฟสเซอร์คือ  $Z_1$  และ  $Z_2$  เป็นอิมพีแดนซ์เชิงซ้อน พิจารณาทราวด์เสมือนจะได้


$$V_{in} = I_{in} Z_1$$

$$V_{out} = -I_{in} Z_2$$

เครื่องหมายลบหมายถึงเฟสตรงข้ามกัน

$$\frac{V_{out}}{V_{in}} = -\frac{Z_2}{Z_1}$$

จากสมการมีความหมายว่า อัตราขยายแรงดันเท่ากับอัตราส่วนระหว่างอิมพีแดนซ์ภายนอกทั้งสอง หากเลือกค่าอิมพีแดนซ์ที่เหมาะสมสามารถสร้างวงจรกรองได้ดังนี้



รูป 2.30 วงจรกรองความถี่

รูป 2.30(b) เป็นวงจรกรองความถี่ต่ำผ่าน ตัวเก็บประจุจะเสมือนเปิดวงจร วงจรจะทำหน้าที่เป็น วงจรขยายกลับเฟสที่มีอัตราขยายแรงดัน  $-R_2/R_1$  เมื่อความถี่เพิ่มขึ้น รีแอกแตนซ์ของตัวเก็บประจุ  $X_C$  จะลดลง ทำให้อัตราขยายแรงดันลดลง

รูป 2.30(c) แสดงผลตอบสนองสัญญาณเอ๊าท์พุทที่ความถี่ต่ำ เมื่อความถี่สูงขึ้นถึงความถี่คัทออฟ ขนาดสัญญาณเอ๊าท์พุทจะลดลงเป็น 0.707 เท่าของค่าสูงสุดที่ความถี่ต่ำสุด สามารถหาความถี่คัทออฟได้จาก

$$f_c = \frac{1}{2\pi R_2 C}$$

ตัวเก็บประจุรับค่าได้ในรูป 2.30(b) ใช้ควบคุมความถี่คัทออฟ

ตัวต้านทานปรับค่าได้ในรูป 2.30(b) ใช้ควบคุมอัตราขยายแรงดัน


รูป 2.30(d) คือวงจรกรองความถี่สูงผ่าน ที่ความถี่ต่ำตัวเก็บประจุจะมีค่า  $X_C$  สูง เสมือนเปิดวงจร อัตราขยายแรงดันเท่ากับศูนย์ ที่ความถี่สูงตัวเก็บประจุจะมีค่า  $X_C$  ต่ำ เสมือนลัดวงจร ทำให้วงจรทำงานเป็นวงจรขยายกลับเฟส มีอัตราขยายแรงดัน  $-R_2/R_1$  รูป 2.21(e) เป็นผลตอบสนองสามารถหาความถี่คัทออฟได้ดังนี้

$$f_c = \frac{1}{2\pi R_1 C}$$

### 2.4.7.3 ตัวเปรียบเทียบ

วิธีที่ง่ายที่สุดในการใช้ออปแอมป์คือ การใช้เป็นลูปเปิด ดังรูป 2.31

เนื่องจากออปแอมป์มีอัตราขยายสูงมาก แรงดันผิดพลาดเพียงไมโครโวลต์ก็สามารถทำให้เกิดเอ๊าท์พุทขนาดใหญ่ได้ เมื่อ  $V_1$  มากกว่า  $V_2$  แรงดันผิดพลาดจะเป็นบวก แรงดันเอ๊าท์พุท จะเป็นค่าสูงสุดด้านบวก และถ้า  $V_1$  น้อยกว่า  $V_2$  แรงดันผิดพลาดจะเป็นลบ แรงดันเอ๊าท์พุท จะเป็นค่าสูงสุดทางด้านลบ




รูป 2.31 ตัวเปรียบเทียบ

(a) วงจร (b) ผลตอบสนอง

## 2.5 ลักษณะโครงสร้างและการทำงานของ SCR

เอสซีอาร์ เป็นสิ่งประดิษฐ์ที่ประกอบด้วยสารกึ่งตัวนำ 4 ชั้น แต่ต่อเป็นขั้วออกมาได้ 3 ขั้ว คือแอนด คาโทด และเกทดังแสดงในรูป 2.18 การทำงานของเอสซีอาร์ มีลักษณะคล้ายกับ ไดโอดที่มี 2 สถานะ คือ นำกระแสและไม่นำกระแส



รูป 2.32 แสดงโครงสร้างการทำงานของเอสซีอาร์และสัญลักษณ์

### 2.5.1 โครงสร้างของเอสซีอาร์และสัญลักษณ์

จากโครงสร้างของเอสซีอาร์ สามารถแยกเอสซีอาร์ออกเป็นทรานซิสเตอร์ 2 ตัวได้ โดยทรานซิสเตอร์ตัวหนึ่งจะเป็น ชนิด NPN และอีกตัวหนึ่งจะเป็นชนิด PNP ซึ่งแสดงได้ดังรูป 2.32 ถ้าเขียนวงจรทรานซิสเตอร์ทั้งสองที่ประกอบกัน ก็จะได้ขั้วแอนดของเอสซีอาร์จะต่อกับสารชนิด P ที่อยู่ชั้นนอกสุด ขาคาโทดจะต่อกับสารชนิด N ที่อยู่ชั้นนอกสุดเช่นกัน ส่วนขาเกทต่อกับสารชนิด P ชั้นใน จากวงจรสมมูลขาคาโทดก็คือขาคอลเลคเตอร์ของทรานซิสเตอร์ชนิด PNP ขาคาโทดก็คือขาคอลเลคเตอร์ของทรานซิสเตอร์ชนิด NPN และขาเกทของเอสซีอาร์คือขาเบสของทรานซิสเตอร์ชนิด NPN ซึ่งต่ออยู่กับขาคอลเลคเตอร์ของทรานซิสเตอร์ชนิด PNP ส่วนขาคอลเลคเตอร์ของทรานซิสเตอร์ชนิด NPN ต่อเข้าขาเบสของทรานซิสเตอร์ PNP ลักษณะการต่อเช่นนี้เป็นการป้อนกลับแบบบวก ถ้าหากว่าผลคูณของอัตราขยายกระแส  $\beta_1$  และ  $\beta_2$  ซึ่งเป็นอัตราขยายกระแสของ  $Q_1$  และ  $Q_2$  มีค่ามากกว่า 1 แล้ว จะทำให้การป้อนกลับอยู่ในลักษณะที่จะเพิ่มกระแสให้ทำงานมากขึ้นเรื่อยๆ เพราะเป็นการป้อนกลับแบบบวก แต่ถ้าหากให้  $\beta_1\beta_2$  มีค่าน้อยกว่า 1 วงจรจะมีเสถียรภาพไม่เปลี่ยนแปลงแต่อย่างใด

ถ้าหากให้แรงดันที่เอาโนด A เป็นบวกเมื่อเทียบกับคาโทด K และถ้าแรงดันที่เกต G มีค่าเป็นลบ จะทำให้เกิดการไบแอสกลับรอยต่อทรานซิสเตอร์ Q2 เป็นผลทำให้ทรานซิสเตอร์ Q2 อยู่ในสภาวะไม่นำกระแส คือไม่มีกระแสไหลเข้าทางคอลเลคเตอร์ นอกจากกระแสรั่วไหลเท่านั้น ดังนั้นเอสซีอาร์ก็จะมีกระแสไหลจากเอาโนดไปยังคาโทด ความต้านทานระหว่าง A กับ K จึงมีค่าสูงมาก

ถ้าหากให้แรงดันที่เกตมีค่าเป็นบวก หรือให้กระแสไหลเข้าทางขาเกตจะทำให้ทรานซิสเตอร์ Q2 นำกระแส เป็นเหตุให้กระแสคอลเลคเตอร์มีค่ากระแสสูง และเนื่องจากค่ากระแสคอลเลคเตอร์ของ Q2 เป็นกระแสเบสของ Q1 จึงเท่ากับว่าเป็นการทำให้ทรานซิสเตอร์ Q1 นำกระแสด้วย เป็นผลทำให้กระแสที่ไหลมาจากเอาโนดยังมีค่ามากยิ่งขึ้น จึงทำให้กระแสเบสของ Q2 ยังมีค่าเพิ่มขึ้นอีก ซึ่งก็เป็นการป้อนกลับแบบบวก ทำให้กระแสไหลผ่านจากเอาโนดมายังคาโทดเพิ่มขึ้นอย่างรวดเร็ว และจะถูกจำกัดค่าโดยวงจรมายนอก ดังนั้นค่าความต้านทานระหว่างเอาโนดกับคาโทดจึงมีค่าต่ำมาก

จากหลักการข้างต้นจะเห็นได้ว่าเอสซีอาร์จะทำงานเมื่อมีกระแสทริกให้กับทรานซิสเตอร์ Q2 หลังจากที่ทริกแล้ว กระแสจะไหลระหว่างเอาโนดกับคาโทดตลอดเวลา และไม่จำเป็นต้องคงกระแสทริกไว้ เพราะกระแสเบสของ Q2 สามารถมาจากกระแสคอลเลคเตอร์ของ Q2 ได้ การที่เอสซีอาร์ จะทำงานได้จึงขึ้นอยู่กับขนาดของแรงดันไบอัสระหว่างเกตกับคาโทด และแรงดันไบอัสตรงที่ขาเอาโนดและคาโทด แรงดันที่ให้กับเอสซีอาร์จะต้องมีเอาโนดเป็นบวกเมื่อเทียบกับคาโทดเท่านั้นที่ทำให้เอสซีอาร์นำกระแสได้

การใช้งานของเอสซีอาร์ส่วนใหญ่แล้วใช้เป็นสวิตช์สำหรับให้กระแสไฟฟ้าผ่าน หรือตัดไฟไม่ให้ไหลผ่านไปยังวงจรโหลด แต่เอสซีอาร์มีลักษณะพิเศษคือสามารถนำกระแสได้เพียงทางเดียว ดังนั้น เราจึงใช้เอสซีอาร์ทำหน้าที่เป็นวงจรเรียงกระแสได้ และการใช้เอสซีอาร์เป็นสวิตช์ก็เพราะสามารถเปิดปิดวงจรได้ในอัตราความเร็วสูงมาก และต้องการกำลังไฟฟ้าในการควบคุมการทริกเพียงเล็กน้อย เมื่อเอสซีอาร์นำกระแสแล้วจะนำกระแสค้างอยู่สภาวะนั้น ตราบที่ยังมีกระแสไหลผ่านตัวมันอยู่

ในการใช้งานเอสซีอาร์นั้นมิได้หลายวิธี วิธีที่พบโดยทั่วไปและเป็นแบบที่ง่ายคือ ให้เอสซีอาร์เป็นตัวสวิตช์นำไฟตรงไปจ่ายแก่อุปกรณ์โหลด ซึ่งอาจควบคุมการสวิตช์ได้ในลักษณะป้อนกลับ ดังเช่นการควบคุมแรงดันก็มีวงจรตรวจจับแรงดัน เมื่อแรงดันมากหรือน้อยกว่าที่กำหนด จะมีสัญญาณไปจุดชนวนเอสซีอาร์ให้นำกระแส ซึ่งจะไปที่ระดับแรงดันถูกควบคุมจ่ายให้โหลด นอกจากนี้ยังในระบบควบคุมอุณหภูมิ เมื่อความร้อนสูงหรือต่ำไปก็จะมีตัวตรวจอุณหภูมิส่งสัญญาณไปจุดชนวนให้เอสซีอาร์ให้เปิดหรือปิดวาล์วควบคุม เป็นต้น

**บทที่ 3**  
**ระบบไมโครคอนโทรลเลอร์**

3.1 ไมโครคอนโทรลเลอร์ ( MCS - 52 )

**3.1.1 โครงสร้างสถาปัตยกรรม MCS-52**

ลักษณะหลักทั่ว ๆ ไปของ MCS-52 จะประกอบด้วย

3.1.1.1 ใช้ HMOS และ CHMOS เทคโนโลยีในการสร้างและทำงานด้วยแหล่งจ่ายไฟขนาด 5 โวลต์ เพียงแหล่งเดียว

3.1.1.2 ซีพียูมีขนาดค่า 8 บิต

3.1.1.3 มีวงจรรอสซิงเคลเตอร์ และวงจรรนาฬิกาบนชิป

3.1.1.4 ชุดแบงก์ (BANK) รีจิสเตอร์มี 4 ชุด แต่ละชุดมีรีจิสเตอร์ 8 ตัว

3.1.1.5 มีตัวจับเวลา / ตัวนับ ขนาด 16 บิต 2 ชุด และสำหรับเบอร์ 8032 / 8052 มี 3 ชุด

3.1.1.6 มีพอร์ทไอโอแบบขนานสองทิศทางจำนวน 4 พอร์ทพอร์ทละ 8 บิตรวมทั้งหมดเป็น 32เส้นแต่จะเหลือเพียง 16 เส้น สำหรับเบอร์ 8031 อีก 16 เส้น จะใช้ในการเข้าถึงทาง แอดเดรสและข้อมูล

3.1.1.7 พอร์ทแบบอนุกรมสามารถที่จะโปรแกรมการรับส่งแบบ Full Duplex ที่ความเร็วสูง

3.1.1.8 หนึ่งวัฏจักรคำสั่งจะกินเวลา 1 ไมโครวินาที ด้วยการไคริสตอล 12 เมกกะเฮิรตซ์

3.1.1.9 แอดเดรสข้อมูลภายนอกได้ 64 กิโลไบต์

3.1.1.10 แอดเดรสโปรแกรมภายนอกได้ 64 กิโลไบต์

3.1.1.11 สามารถกำหนดเลขที่อยู่ข้อมูลขนาดไบต์หรือบิตได้โดยตรง

3.1.1.12 มีซอฟต์แวร์บิตแฟลคสำหรับผู้ใช้ที่จะกำหนดเองได้ถึง 128 ตำแหน่งบิต

3.1.1.13 โครงสร้างอินเทอร์รัพท์จะติดตั้งได้ถึง 5 แหล่งและ 6 แหล่งสำหรับ 8032 / 8052 พร้อมด้วยการจัดไพโอริตี ( Priority ) ได้ 2 ระดับ

3.1.1.14 ตัวโปรแกรมเมอร์สามารถใช้งานแบบบูลีน ( Boolean ) ได้สำหรับการใช้กับกระบวนการควบคุม


3.1.1.15 มีคำสั่งคูณและหารทางฮาร์ดแวร์ที่ทำใ้ภายใน 4 ไมโครวินาที  
ตระกูล MCS-51จะมีทั้งแบบมี ROM ในตัวหรือไม่มี ROM หรือมี EPROM บนชิปเดียวกันและจะมีตำแหน่งขาที่เหมือนกัน ตารางที่ 3.1 แสดงถึงตารางรายละเอียดของชิปเบอร์ต่าง ๆ ในตระกูล MCS-51 ที่มีจำหน่ายในท้องตลาด

ตารางที่ 3.1 ตารางรายละเอียดของตระกูล MCS-51

เบอร์	หน่วยความจำภายใน		ตัวจับเวลา/ตัวนับ	อินเทอร์รัพท์
	โปรแกรม	ข้อมูล		
8052 AH	8K × 8 ROM	256 × 8 RAM	3 × 16 bit	6
8051 AH	4K × 8 ROM	128 × 8 RAM	2 × 16 bit	5
8051	4K × 8 ROM	128 × 8 RAM	2 × 16 bit	5
8032 AH	NO ROM	256 × 8 RAM	3 × 16 bit	6
8031 AH	NO ROM	128 × 8 RAM	2 × 16 bit	5
8031	NO ROM	128 × 8 RAM	2 × 16 bit	5
8751 H	4K × 8 EPROM	128 × 8 RAM	2 × 16 bit	5
8752 H	8K × 8 EPROM	256 × 8 RAM	3 × 16 bit	6

8751H อยู่ในกลุ่มรุ่นเดียวกับ 8051AH ที่สามารถโปรแกรมได้ด้วย ระบบไฟฟ้าสามารถลบโปรแกรมออกได้ด้วยแสงอุลตราไวโอเลต นอกเหนือจากไอซีที่แสดงในตารางข้างบนที่ใช้เทคโนโลยี HMOS แล้วยังมีตระกูลอื่นที่ใช้เทคโนโลยี CHMOS ที่ประหยัดพลังงานได้มากกว่า 4 เท่าของ CMOS ที่มีจำหน่ายขณะนี้คือ เบอร์ 80C51 , 80C31 และ 87C51

### 3.1.2 การจัดขาลักษณะภายนอกของ MCS-52



รูป 3.1 ลักษณะการจัดขาภายนอกของ MCS-51

จากรูป 3.1 แสดงการจัดขาตามลักษณะภายนอกของชิป MCS-51 ซึ่งจะมีการแบ่งกลุ่มการจัดขาตามสถาปัตยกรรมของ MCS-51 อยู่ 4 กลุ่ม คือ

3.1.2.1 กลุ่มขารับแหล่งจ่ายไฟฟ้า และระบบสัญญาณนาฬิกา

3.1.2.2 กลุ่มขาแอดเดรสและข้อมูล

3.1.2.3 กลุ่มขาคควบคุม

3.1.2.4 กลุ่มขาพอร์ทแบบขนานและอนุกรม

ขาบางขาจะมีหน้าที่ได้สองหน้าที่ ขึ้นอยู่กับการติดตั้งด้วยซอฟต์แวร์หรือฮาร์ดแวร์ เช่นขา 32-39 จะทำหน้าที่ได้เป็นกลุ่มขาแอดเดรสและข้อมูล หรือจะทำหน้าที่เป็นกลุ่มขาพอร์ทแบบขนาน เป็นต้น

## รายละเอียดหน้าที่ขาแต่ละขาจะมีดังนี้

ขา Vss	ขา 20	เป็นขาสำหรับต่อลงดิน
ขา Vcc	ขา 40	เป็นขาที่ต่อแรงดันไฟกระแสตรงขนาด 5 โวลต์และใช้สำหรับการโปรแกรม
ขา PORT 0 (P0.0 - P0.7/ AD0 - AD7)	ขา 32-39	ทำหน้าที่เป็นพอร์ตไอโอ 8 บิตแบบ Open Drain Bidirectional สามารถที่จะรับโหลดที่ทีแอลได้ 8 ตัว การเขียนค่า '1' ไปที่พอร์ทนี้จะเป็นการปล่อยลอย ( Float ) ขาของพอร์ทนี้ทำให้มันทำงานเป็น อินพุทมีสถานะอิมพีแดนซ์สูงในการให้พอร์ทนี้ บริการแบบไอโอและอีกหน้าที่หนึ่งของพอร์ท 0 จะทำงานเป็นมัลติ -เพลกซ์ด้วยสัญญาณแอดเดรสไบต์ต่ำกับบัสข้อมูล สำหรับการใช้งานด้านหน่วยความจำภายนอก ในการใช้งานแบบนี้จะใช้ลักษณะภายในเป็นตัวพูลอัพนอกจากหน้าที่หลัก 2 หน้าที่ ดังกล่าวแล้ว พอร์ท 0 ยังใช้งานพิเศษเป็นตัวส่งข้อมูลออกทางพอร์ทนี้เมื่อให้บริการทางด้านการตรวจสอบโปรแกรม ROM ภายในและการโปรแกรมตัว EPROM ภายในถ้าใช้งานในลักษณะนี้ การพูลอัพจากภายนอกจะต้องต่อด้วยตัวต้านทานค่า 10 กิโลโอห์ม
ขา PORT 1 ( P1.0 - P1.7)	ขา 1 - 8	เป็นพอร์ทไอโอ 8 บิตแบบ Open Drain Bidirectional พร้อมด้วยการพูลอัพภายใน ถ้าเป็นพอร์ทเอาต์พุทบัฟเฟอร์สามารถขับโหลด ที่ทีแอลตระกูลแอลเอสได้ 4 ตัว พอร์ท 1 เมื่อถูกเขียนค่า '1' ด้วยโปรแกรมมันจะมีสถานะสูงด้วยการพูลอัพภายใน การให้สถานะเช่นนี้จะเป็นการ Initial ใช้งานพอร์ทนี้ให้เป็นอินพุท ขณะที่พอร์ท 1 เป็นอินพุทการให้สัญญาณลงต่ำจะเป็นการจ่ายกระแสออก เนื่องจากการพูลอัพภายในในเบอร์ 8052 ขา P1.0 และ P1.7 จะใช้งานเป็น T2 และ T2EX โดยขา T2 จะทำหน้าที่รับสัญญาณจากภายนอกให้ตัวจับเวลา 2 ทำงาน และขา T2EX จะเป็นอินพุทผ่านเข้าตัวจับเวลา 2 ถูกกระตุ้นให้ทำงานแบบปกติตามโปรแกรมที่ติดตั้งไว้หรือเค็ปเจอร์ (Capture)

PORT 2 ( P2.0 - P2.7)	ขา 21-28	เป็นพอร์ตไอโอ 8 บิตแบบ Open drain Bidirectional ด้วยการพูลอัพภายในพอร์ต 2 หน้าที่เป็นบัฟเฟอร์เอาต์พุต สามารถจ่ายโหลดที่ที่แอลตระกูลแอลเอสได้ 4 ตัว อีกหน้าที่หนึ่งของพอร์ตจะถูกใช้งานเป็นตัวส่งแอดเดรสไบต์สูงด้วย เมื่อใช้งานร่วมกับหน่วยความจำภายนอกเพื่อให้แอดเดรสได้ถึง 16 บิต การใช้งานแบบนี้มันจะมีพูลอัพภายในที่ช่วยให้การส่งค่า '1' ได้ระดับที่แน่นอน นอกจากการใช้งานสำหรับแอดเดรสอันดับสูงยังใช้เป็นขาควบคุมในการใช้งานตรวจสอบและเขียนโปรแกรมเบอร์ 8751 และตรวจสอบโปรแกรมภายใน 8051
ขา PORT 3 ( P3.0 - P3.7)	(ขา 10 - 17)	เป็นพอร์ตไอโอ 8 บิตแบบพูลอัพภายใน นอกจากทำเป็นพอร์ตไอโอที่สามารถโหลดที่ที่แอลพวกตระกูลแอลเอสได้ 4 ตัวแล้ว ยังมีอีกหน้าที่หนึ่งของตระกูล MCS-51 ตามรายการข้างล่างนี้ด้วยขาพอร์ทขาการทำงาน ตามฟังก์ชันพิเศษ <ul style="list-style-type: none"> <li>P3.0 10 RxD พอร์ตอนุกรมอินพุต</li> <li>P3.1 11 TxD พอร์ตอนุกรมเอาต์พุต</li> <li>P3.2 12 INTO อินเทอร์รัพท์ภายนอกตัวที่1</li> <li>P3.3 13 INT1 อินเทอร์รัพท์ภายนอกตัวที่2</li> <li>P3.4 14 T0 สัญญาณกระตุ้นเข้าที่ตัวจับเวลา/ตัวนับ0</li> <li>P3.5 15 T1 สัญญาณกระตุ้นเข้าที่ตัวจับเวลา/ตัวนับ1</li> <li>P3.6 16 WR สัญญาณควบคุมการเขียน</li> <li>P3.7 17 RD สัญญาณควบคุมการอ่าน</li> </ul> <p>การที่จะให้ทำงานตามฟังก์ชันข้างบนได้ จะต้องติดตั้งโปรแกรมด้วยการส่งค่า '1' ไปแลทช์ไว้ ก่อนที่ให้ทำงานตามฟังก์ชันข้างบนต้องคงสถานะค่าสูงเป็นเวลาประมาณอย่างน้อยสองวัฏจักรออสซิลเลเตอร์</p>
ขา RST	(ขา 9)	ทำงานขณะที่ต้องการรีเซ็ตทั้งระบบงาน โดยจะต่อรีเซ็ตเตอร์พูลดาวน์ (8.2 กิโลโอห์ม) จากขา RST ไปลงกราวด์ และเพื่อให้ตัวชิปรีเซ็ตได้ โดยอัตโนมัติขณะเปิดไฟจะใช้คาปาซิเตอร์ (10 ไมโครฟารัด) ต่อคร่อมระหว่างขา RST กับขา Vcc


ขา ALE / $\overline{\text{PROG}}$ (ขา 30)	เป็นขาแอดเดรสแลทซ์อินพุตเปิดด้วยการส่งพัลส์ออกไป ใช้สำหรับแลทซ์ค่าแอดเดรสไบต์ต่ำจากพอร์ท 0 ในระหว่างเข้าถึงข้อมูลจากหน่วยความจำภายใน ALE จะถูกส่งสัญญาณนาฬิกาออกมาในอัตราความเร็วคงที่ที่ 1/8 ของความถี่ของออสซิลเลเตอร์ตลอดเวลา แม้ว่าบางช่วงจังหวะจะไม่มี การเข้าถึงข้อมูลจากภายใน ดังนั้นจึงสามารถที่จะใช้สัญญาณจากขานี้เป็นตัวจับเวลา ภายนอก หรือเป็นความถี่ซ้าลงไปเท่าหนึ่ง ระหว่างการทำงานแบบการเข้าถึงของหน่วยความจำข้อมูลภายนอก ขานี้ยังจะใช้เป็นสัญญาณพัลส์เข้าสำหรับการควบคุมการโปรแกรม EPROM ภายในชิป
ขา $\overline{\text{PSEN}}$ (ขา 29)	Program Storage Enable เป็นสไตรบอ่านข้อมูลจากโปรแกรมหน่วยความจำภายนอก เมื่อชิปทำงานด้วยโปรแกรมภายนอกขา $\overline{\text{PSEN}}$ จะสร้างสไตรบต่ำสองครั้งภายในแต่ละวัฏจักรเมกซีนสัญญาณจะมีสถานะสูงหรือพัลส์ต่ำทั้งสองลูกจะหายไปเมื่อทำงานในช่วงการอ่านหรือเขียนข้อมูลจากหน่วยความจำข้อมูลภายนอกและ $\overline{\text{PSEN}}$ จะไม่มีพัลส์ส่งออกถ้าชิปทำงานด้วยโปรแกรมหน่วยความจำภายใน
ขา $\overline{\text{EA}} / \text{Vpp}$ (ขา 31)	เมื่อมีสถานะสูง ตัวซีพียูในชิปจะทำงานตามโปรแกรมที่อยู่ในหน่วยความจำภายใน (โดยที่โปรแกรมจะต้องไม่ยาวกว่า 4 กิโลไบต์ สำหรับเบอร์ 8051AH และ 8 กิโลไบต์ สำหรับเบอร์ 8052 AH) การทำให้ $\overline{\text{EA}}$ มีสถานะเป็นการควบคุมให้ซีพียูทำงานตามโปรแกรมหน่วยความจำภายนอก ซึ่งขยายโปรแกรมได้ยาวถึง 64 กิโลไบต์ ในตัว 8031AH และ 8032AH ขา $\overline{\text{EA}}$ จะต้องต่อลงดินเช่นกันแม้ว่าจะไม่มี ROM อยู่ภายในก็ตาม ในตัว 8751H จะใช้ขานี้จ่ายแรงดันขนาด 21 โวลท์ ขณะทำการเขียนโปรแกรมเข้า EPROM ของชิป 8751H ตัวนี้
ขา XTAL1 (ขา 19)	ใช้เป็นตัวอินพุตเข้าสู่ตัวออสซิลเลเตอร์ขยายแบบกลับเฟส
ขา XTAL2 (ขา 18)	ใช้เป็นตัวเอาต์พุตจากตัวออสซิลเลเตอร์ขยายแบบกลับเฟส

ตามตารางที่ 3.1 MCS-51 ทั้งสามกลุ่ม คือ กลุ่มที่มี ROM ไม่มี ROM และพวก EPROM จะมีขาใช้งานเหมือนกันหมดยกเว้นขา 1 จะใช้งานเป็น T2 และขา 2 เป็น T2EX ในเบอร์ 8032 / 8052 ตลอดถึงจังหวะเวลา ( Timing Diagram ) และคุณสมบัติทางไฟฟ้าทั้งสามจะแตกต่างกันเฉพาะการโปรแกรมบนชิป MCS-51 เท่านั้น ซึ่งแต่ละแบบจัดไปตามความต้องการของผู้ใช้ เช่น 8751 จะมี 4 กิโลไบต์ของ EPROM (Ultraviolet - Erasable Programmable Read Only Memory) เหมาะสำหรับการพัฒนาเครื่องต้นแบบและการผลิตอุปกรณ์ที่จำนวนจำกัด เมื่อต้องการจะเขียนโปรแกรมลงใน EPROM จะมีตัวเขียนโปรแกรมพิเศษสำหรับเขียนโปรแกรมที่ผู้ออกแบบเขียนขึ้นมาได้ ถ้าโปรแกรมมีส่วนผิดพลาดที่ต้องการจะแก้ไขก็สามารถแก้ไขได้โดยการนำตัว 8751 นี้ไปล้างโปรแกรมเดิมออกด้วยแสงอุลตราไวโอเล็ตและอัดข้อมูลโปรแกรมที่ได้แก้ไขแล้วเข้าไปใหม่ ทำเช่นนั้นจนกระทั่งได้โปรแกรมที่สมบูรณ์ และเมื่อต้องการผลิตจำนวนมากก็สามารถที่จะใช้ MCS-51 เบอร์ 8051 ที่มี ROM 4 กิโลไบต์ ซึ่งจะถูกอัดข้อมูลโปรแกรมตามความต้องการของผู้ออกแบบ

ส่วนเบอร์ 8031 จะไม่มีหน่วยความจำของโปรแกรมบนชิป แต่อาจต่อหน่วยความจำโปรแกรมจากภายนอกด้วย ROM, PROM หรือ EPROM ได้ถึง 64 กิโลไบต์ ดังนั้น 8031 จึงเหมาะสำหรับการใช้งานที่โปรแกรมมีขนาดใหญ่กว่าสี่กิโลไบต์ และสำหรับผู้ออกแบบที่ต้องการแยกส่วนของโปรแกรมออกจากชิป

### 3.1.3 การจัดการทางสถาปัตยกรรม

รูปที่ 3.2 เป็นบล็อกไดอะแกรมที่แบ่งตามลักษณะงานทางสถาปัตยกรรมภายในของ MCS-51 โดยซึ่งเกิลชิปแต่ละตัวของตระกูลนี้จะประกอบด้วยหน่วยประมวลผลกลาง, หน่วยความจำสองชนิด คือ แบบ RAM กับ ROM หรือ EPROM, พอร์ทเอาต์พุต/อินพุต, ไทเมอร์จิสเตอร์สถานะและข้อมูลส่วนวงจรตรรกในการ RANDOM ที่จำเป็นสำหรับตัวแปรของฟังก์ชันการต่อพ่วงส่วนต่างๆ ที่กล่าวนี้จะติดต่อกันด้วยบัสข้อมูลขนาด 8 บิต และจะมีบัฟเฟอร์สำหรับการสื่อสารข้อมูลกับภายนอกผ่านพอร์ทเอาต์พุต/อินพุต เมื่อต้องการขยายหน่วยความจำหรือพอร์ทเอาต์พุต/อินพุต



รูปที่ 3.2 โครงสร้างสถาปัตยกรรมภายในของ MCS-51

### 3.1.4 หน่วยศูนย์กลางประมวลผลหรือซีพียู

ซีพียูเป็นมันสมองของระบบไมโครคอมพิวเตอร์ การอ่านโปรแกรม และทำงานตามคำสั่งโปรแกรม โดยการใช้ส่วนคณิตศาสตร์และตรรกศาสตร์ทำงานร่วมกับรีจิสเตอร์ A, B, PSW (Program Status Word) SP (Stack Pointer), ตัวนับโปรแกรม (PC : Program Counter) ขนาด 16 บิตและตัวชี้ตำแหน่งข้อมูล (DPTR : DataPointer) ส่วนคณิตศาสตร์และตรรกศาสตร์ด้วยตัวแปรต่าง ๆ ขนาด 8 บิต ที่มีลักษณะการทำงานทางคณิตศาสตร์เป็น บวก ลบ คูณ หาร รวมทั้งทางตรรกศาสตร์ เช่น AND, OR, XOR รวมทั้งการเลื่อนและวนรอบบิต, การเคลียร์ค่าและกลับค่า (Complement) เป็นต้น ALU ยังสามารถที่จะตัดสินใจในการให้กระโดดไปทำคำสั่งของโปรแกรมในส่วนอื่นๆ ตามเงื่อนไขที่ตั้งขึ้น และยังแบ่งรีจิสเตอร์ชั่วคราวใช้สำหรับเป็นทางผ่านชั่วคราวของข้อมูลในการถ่ายเทภายในระบบคำสั่งอื่นที่มีการใช้ ALU นอกจากนี้แล้ว ALU ยังมีความสามารถที่จะเพิ่มค่าในรีจิสเตอร์ในลักษณะการบวกด้วยหนึ่ง (Increment) หรือคำนวณเลขที่อยู่ของข้อมูลที่จะนำไปเก็บหรือการลดค่าลงครั้งละหนึ่ง (Decrement) โดยอัตโนมัติ หรือใช้ในการเปรียบเทียบค่าของตัวแปรทั้งสอง

สิ่งสำคัญในการทำงานทางสถาปัตยกรรมของ MCS-51 คือความสามารถในการทำงานสำหรับ ข้อมูลขนาด 8 บิต และ 1 บิต การใช้งานในระดับบิตในการเซ็ท เคลียร์ หรือกลับค่า การเคลื่อนย้าย การทดสอบ และใช้ในการคำนวณทางตรรกขนาด 1 บิตความสามารถเช่นนี้เหมาะสำหรับใช้ในงานควบคุมของสัญญาณเข้าและออกที่มีการคิดและออกแบบทางตรรกด้วยพีชคณิต Boolean ซึ่งโดยปกติทำได้ลำบาก สำหรับไมโครโปรเซสเซอร์ทั่วไป งานในลักษณะเช่นนี้จึงได้ชื่ออีกอย่างหนึ่งว่า ตัวประมวลผลบูลีน (Boolean Processor)

#### 3.1.4.1 แอ็กคูมิวเลเตอร์ ( Accumulator : ACC )

MCS-51 จะใช้ ACC ที่มีขนาด 8 บิตเป็นแอ็กคูมิวเลเตอร์คำสั่งส่วนใหญ่จะอ้างถึงตัวรีจิสเตอร์นี้ โดยถือค่าภายในเป็นค่าตัวตั้งและรับค่าผลลัพธ์ที่ได้จากคำสั่งทางคณิตศาสตร์ เช่น บวก ลบ คูณ หาร เข้ามาเก็บไว้ตัว ACC ยังสามารถใช้เป็นตัวแหล่งกระทำหรือถูกกระทำในการทำงานทางตรรกและใช้เป็นตัวกลางในการถ่ายเทข้อมูลในการติดต่อกับอุปกรณ์ภายนอกไอโอและหน่วยความจำภายนอก รวมถึงการตรวจสอบตารางข้อมูล

#### 3.1.4.2 รีจิสเตอร์ B

เป็นรีจิสเตอร์พิเศษที่ใช้งานสำหรับคำสั่งของการคูณและหารโดยใช้เป็นที่เก็บตัวคูณหรือตัวหาร และเป็นที่เก็บผลลัพธ์ตัวที่สองหลังการคูณและเศษหลังการหาร

#### 3.1.4.3 รีจิสเตอร์ค่าแสดงสถานะโปรแกรม ( Program Status Word : PSW )

รีจิสเตอร์ PSW เป็นรีจิสเตอร์ที่แสดงผลที่ได้หลังจากการใช้คำสั่งต่าง ๆ และใช้เป็นตัวเลือกกลุ่มการทำงานของรีจิสเตอร์กลุ่มต่าง ๆ ซึ่งมีรายละเอียดดังตารางที่ 3.2

### ตารางที่ 3.2 รีจิสเตอร์ค่าแสดงสถานะโปรแกรม PSW

(MSB)				(LSB)			
CY	AC	F0	RS1	RS0	OV	-	P

สัญลักษณ์	ตำแหน่ง	ข้อกำหนดการทำงาน																				
CY	PSW7	แฟลกตัวทศจะเซ็ท/เคลียร์ด้วยฮาร์ดแวร์ หรือซอฟต์แวร์ ระหว่าง ผลลัพธ์หลังการใช้คำสั่งทางคณิตศาสตร์หรือ ตรรกศาสตร์ที่แน่นอน																				
AC	PSW6	แฟลกตัวทศของ Auxiliary จะเซ็ท/เคลียร์ด้วยฮาร์ดแวร์ระหว่างการบวกและลบที่แสดงผลจากการทดหรือยืมจากบิตที่ 3 ของ ACC																				
F0	PSW5	แฟลก 0 จะเซ็ท/เคลียร์ด้วยซอฟต์แวร์ที่ผู้ใช้กำหนดสถานะแฟลกนี้																				
RS1	PSW4	รีจิสเตอร์ตัวควบคุมการเลือกแเบงค์ด้วยค่า RS1 และ RS0																				
RS0	PSW3	จะเซ็ท/เคลียร์ด้วยซอฟต์แวร์ เพื่อเลือกกลุ่มรีจิสเตอร์ทำงานในแต่ละแเบงค์ โดยปรับค่าใน RS1 และ RS0 ให้อื่นแม็คลมลักษณะการเลือกแเบงค์ต่อไปนี้																				
		<table border="1"> <thead> <tr> <th>RS1</th> <th>RS0</th> <th>เลือกแเบงค์</th> <th>ค่าแอดเดรส</th> </tr> </thead> <tbody> <tr> <td>0</td> <td>0</td> <td>แเบงค์ 0</td> <td>00H - 07H</td> </tr> <tr> <td>0</td> <td>1</td> <td>แเบงค์ 1</td> <td>08H - 0FH</td> </tr> <tr> <td>1</td> <td>0</td> <td>แเบงค์ 2</td> <td>10H - 17H</td> </tr> <tr> <td>1</td> <td>1</td> <td>แเบงค์ 3</td> <td>18H - 1FH</td> </tr> </tbody> </table>	RS1	RS0	เลือกแเบงค์	ค่าแอดเดรส	0	0	แเบงค์ 0	00H - 07H	0	1	แเบงค์ 1	08H - 0FH	1	0	แเบงค์ 2	10H - 17H	1	1	แเบงค์ 3	18H - 1FH
RS1	RS0	เลือกแเบงค์	ค่าแอดเดรส																			
0	0	แเบงค์ 0	00H - 07H																			
0	1	แเบงค์ 1	08H - 0FH																			
1	0	แเบงค์ 2	10H - 17H																			
1	1	แเบงค์ 3	18H - 1FH																			
OV	PSW2	แฟลก Overflow จะเซ็ท/เคลียร์ด้วยฮาร์ดแวร์ ระหว่างการใช้คำสั่งที่แสดงผลถึงการเกิดลักษณะ Overflow ทางคณิตศาสตร์																				
-	PSW1	บิตสำรองจะไม่สามารถเซ็ท/เคลียร์ด้วยผู้ใช้เพราะสำรองไว้สำหรับโรงงานผู้ผลิต																				
P	PSW0	แฟลกพาริตีจะเซ็ท/เคลียร์ด้วยฮาร์ดแวร์ในแต่ละวัฏจักรคำสั่ง แสดงถึงตัวเลขค่า '1' ในแต่ละบิตของแอกคูมิวเลเตอร์ เช่น '1' มี 6 ตัวจะเป็นพาริตีคู่ P บิตจะเท่ากับ 0																				

**หมายเหตุ** ความหมายของฮาร์ดแวร์ และซอฟต์แวร์ในตารางต่างๆ ที่จะกล่าวต่อไปนี้เป็นแต่ละบิตของตัว รีจิสเตอร์ การที่บิตจะเซ็ทหรือเคลียร์นั้น ถ้าเกิดขึ้นจากฮาร์ดแวร์จะหมายถึงว่า ค่าบิตในรีจิสเตอร์จะเกิดเซ็ท ตัวเองเนื่องจากผลของความหมายของการทำงานตามคำสั่งของบิตนั้น เช่น TI สามารถจะเซ็ทตัวเองด้วยฮาร์ดแวร์ เมื่อการส่งข้อมูลได้สิ้นสุดถึง STOP บิตแล้ว ช่วยให้เราสามารถตรวจสอบได้ว่าการส่งข้อมูลครั้งจะไปตั้นั้น สิ้นสุดหรือยัง ถ้ายังจะได้รอต่อไปก่อน หรือมีการคำนวณแล้วผลลัพธ์เกิด Overflow ใน PSW ก็เซ็ทตัวเองที่บิต OV ส่วนทางซอฟต์แวร์ หมายถึงว่าเราสามารถที่จะเซ็ทหรือเคลียร์ได้ด้วยการใช้คำสั่งโปรแกรมต่างๆ ในการเซ็ทหรือเคลียร์ในบิตแต่ละบิตของรีจิสเตอร์เป็นลักษณะทางซอฟต์แวร์

#### 3.1.4.4 ตัวชี้สแตก ( Stack Pointer : SP )

MCS-51 จะใช้ RAM ภายในเป็นบริเวณสแตกทางฮาร์ดแวร์สำหรับการเชื่อมต่อระหว่างโปรแกรมหลักสแตกการผ่านพารามิเตอร์ระหว่างงานในแต่ละส่วนโปรแกรมและสแตกเก็บตัวแปรข้อมูลชั่วคราว หรือ สแตกการเก็บสถานะระหว่างการทำงานของอินเทอร์พรีทีไว้ภายในชิปโดยที่ SP จะมีขนาด 8 บิต จะเพิ่มค่าขึ้นโดยอัตโนมัติก่อนที่จะนำข้อมูลจะนำมาเก็บในหน่วยความจำ ระหว่างการใช้คำสั่ง PUSH และ CALL และจะลดค่าของ SP ลงหลังจากที่ได้ถ่ายเทข้อมูลออกไปแล้วในคำสั่ง POP หรือ RETURN โดยทฤษฎีทางสถาปัตยกรรม MCS-51 สามารถใช้สแตกให้มีเนื้อที่ถึง 128 ไบต์ แต่ในทางปฏิบัติสำหรับโปรแกรมทั่วไปจะใช้น้อยกว่านี้ SP จะเริ่มที่ตำแหน่ง 07H ดังนั้น สแตกจะเริ่มบรรจุข้อมูลที่ตำแหน่ง 08H MCS-51 สามารถเปลี่ยนแปลงค่าใน SP ได้ ซึ่งจะเป็นการเปลี่ยนตำแหน่ง สแตกไปยังที่ใดๆ ของ RAM ภายในชิป

#### 3.1.4.5 ตัวชี้ข้อมูล ( Data Pointer : DPTR )

DPTR เป็นรีจิสเตอร์ขนาด 16 บิต ที่ประกอบด้วยไบต์สูง (DPH) และ ไบต์ต่ำ (DPL) ที่สามารถเลือกแบ่งออกเป็น รีจิสเตอร์ 8 บิตสองตัวที่ใช้ได้อย่างอิสระ หรือจะใช้รวมกันทั้ง 16 บิต ก็ได้ ในการ Increment หรือ Decrement เพื่อประโยชน์ในการใช้เป็นฐานของเลขที่อยู่ในรีจิสเตอร์ในการ กระโดดโดยทางอ้อมในการใช้คำสั่งเกี่ยวกับตารางข้อมูลและชี้ตำแหน่งของหน่วยความจำภายนอก

#### 3.1.4.6 พอร์ท 0 ถึง 3

รีจิสเตอร์ P0, P1, P2 และ P3 ของกลุ่มรีจิสเตอร์ฟังก์ชันพิเศษ (Special Function Register : SFR) จะเป็นตัวรีจิสเตอร์ที่เลขรหัสค่าของพอร์ท 0, 1, 2 และ 3 ตามลำดับ ในขณะที่ใช้งาน

#### 3.1.4.7 บัฟเฟอร์ข้อมูลอนุกรม (Serial Data Buffer : SBUF)

บัฟเฟอร์ข้อมูลอนุกรมแบ่งออกเป็นรีจิสเตอร์สองตัว ตัวหนึ่งเป็นบัฟเฟอร์ตัวส่งและอีกตัวเป็นบัฟเฟอร์ตัวรับ เมื่อข้อมูลถ่ายเทเข้า SBUF มันจะถ่ายเข้าบัฟเฟอร์ตัวส่ง ซึ่งเป็นตัวจัดการส่งข้อมูลอนุกรมวิธีการเคลื่อนย้ายเข้า SBUF ขึ้นอยู่กับการติดตั้งโปรแกรม (Initial) การส่ง เมื่อข้อมูลย้ายออกจาก SBUF จะเป็นการรับข้อมูลจากบัฟเฟอร์ตัวรับ

#### 3.1.4.8 รีจิสเตอร์ CAPTURE

ไอซีเบอร์ 8032 / 8052 จะมีรีจิสเตอร์ (RCAP2H, RCAP2L) เพิ่มเติมเป็นรีจิสเตอร์เค็ปเจอร์สำหรับตัวจับเวลา2 ในโหมดการใช้งานของรีจิสเตอร์ตัวนี้ จะรับการเปลี่ยนแปลงที่เข้ามาในขา T2EX ตัว TH2 และ TL2 จะลอกข้อมูลเข้าไปในรีจิสเตอร์คู่ RCAP2H และ RCAP2L ด้วยการจับเวลา จะมีโหมดการบรรจุอัตโนมัติขนาด 16 บิต สำหรับการจับเวลา/ตัวนับ2 ซึ่งจะมีรายละเอียดใน หัวข้อต่อไป

MCS-51 จะจัดแบ่งตำแหน่งสำหรับ SFR ให้ทำงานเป็นรีจิสเตอร์ต่าง ๆ ดังนี้

SPECIAL FUNCTION REGISTERS	ตำแหน่ง
* ACC Accumulator	0E0H
* B รีจิสเตอร์	0F0H
* PSW Program Status Word	0D0H
SP Stack Pointer	
DPTR ตัวชี้ข้อมูล	081H
ประกอบด้วย DPH	083H
และ DPL	082H
* P0 พอร์ต 0	090H
* P2 พอร์ต 2	0A0H
* P3 พอร์ต 3	0B0H
* IP ตัวควบคุมการอินเทอร์รัพท์ตามลำดับ	0B8H
* IE ตัวควบคุมการอินเทอร์รัพท์อื่นาเบิล	0A8H
TMOD ตัวควบคุมการเลือกโหมดตัวตั้งเวลา/ตัวนับ	089H
* T2CON ตัวควบคุมตัวตั้งเวลา/ตัวนับ 2	088H
TCON ตัวควบคุมตัวตั้งเวลา/ตัวนับ	0C8H
TH0 รีจิสเตอร์ตัวตั้งเวลา/ตัวนับ 0 ( ไบต์สูง )	08CH
TL0 รีจิสเตอร์ตั้งเวลา/ตัวนับ 0 ( ไบต์ต่ำ )	08AH
TH1 รีจิสเตอร์ตัวตั้งเวลา/ตัวนับ 1 ( ไบต์สูง )	08DH
TL1 รีจิสเตอร์ตัวตั้งเวลา/ตัวนับ 1 ( ไบต์ต่ำ )	08BH
+ TH2 รีจิสเตอร์ตัวตั้งเวลา/ตัวนับ 2 ( ไบต์สูง )	0CDH
+ TL2 รีจิสเตอร์ตัวตั้งเวลา/ตัวนับ 2 ( ไบต์ต่ำ )	0CCH
+ RLDH รีจิสเตอร์ตัวตั้งเวลา/ตัวนับ 2 ประจุใหม่อัตโนมัติ (ไบต์สูง)	0CBH
+ RLDL รีจิสเตอร์ตัวตั้งเวลา/ตัวนับ 2 ประจุใหม่อัตโนมัติ( ไบต์ต่ำ )	0CAH
* SCON ควบคุมการส่งข้อมูลอนุกรม	098H
SBUF บัฟเฟอร์ข้อมูลการส่งอนุกรม	099H
PCON ควบคุมการใช้พลังงาน ( Power )	097H

เครื่องหมาย \* หน้าตัวรีจิสเตอร์แสดงว่า รีจิสเตอร์นั้นสามารถที่จะแอดเดรสข้อมูล  
ได้ทั้งข้อมูลขนาดไบต์และบิต

เครื่องหมาย + นั้นแสดงว่าจะมีเฉพาะในเบอร์ 8032/8052 เท่านั้น

### 3.1.4.9 รีจิสเตอร์ควบคุม ( Control Register )

กลุ่ม SFR ที่เป็น IP, IE, TMOD, TCON, T2CON, SCON และ PCON จะประกอบด้วยบิตที่ใช้ในการควบคุมและแสดงสถานะของการใช้งานในระบบอินเทอร์รัพท์ ตัวจับเวลา/ตัวนับและพอร์ตอนุกรมซึ่งจะอธิบายโดยละเอียดในหัวข้อต่อไป

### 3.1.5 การจัดหน่วยความจำ

ตัว MCS-51 จะแยกแอดเดรสสำหรับหน่วยความจำของโปรแกรมและหน่วยความจำของข้อมูลออกจากกัน หน่วยความจำของโปรแกรมขยายได้ถึง 64 กิโลไบต์ และจำนวนไบต์ต่ำ 4 กิโลไบต์ จะอยู่ใน 8051 หน่วยความจำของข้อมูลภายในมี 128 ไบต์ (256 ไบต์สำหรับ 8032/8052) บนชิปและอีก 128 ไบต์ใช้สำหรับรีจิสเตอร์ฟังก์ชันพิเศษ (Special Function Register:SFR) และเข้าถึงหน่วยความจำข้อมูลภายนอกได้อีก 64 กิโลไบต์

### 3.1.6 โครงสร้างพอร์ตและการทำงาน

ใน MCS-51 พอร์ตทั้งสี่เป็นพอร์ตแบบสองทิศทาง แต่ละพอร์ตจะประกอบด้วยแลตซ์ เป็น P0 ถึง P3 ของ SFR จะมีตัวขับเคลื่อนพุทและบัฟเฟอร์อินพุท ตัวขับเคลื่อนพุทของพอร์ต 0 และ 2 และบัฟเฟอร์อินพุทของพอร์ต 0 จะใช้งานสำหรับการเข้าถึงหน่วยความจำภายนอก ในการใช้งานลักษณะนี้เอาต์พุทพอร์ตนุญจะทำหน้าที่เป็นตัวกำหนดไบต์ต่ำของแอดเดรสหน่วยความจำภายนอกโดยที่ค่าแอดเดรส และค่าข้อมูลจะถูกมัลติเพลกซ์ด้วยช่วงจังหวะการแพทช์ และการอ่านหรือเขียนข้อมูล ส่วนเอาต์พุทพอร์ต 2 จะทำหน้าที่เป็นตัวกำหนดส่งไบต์สูงของแอดเดรส ในการเข้าถึงหน่วยความจำภายนอกบางขาของตัวขับเคลื่อนพุท และบัฟเฟอร์อินพุทของขา 1.0, 1.1 และ พอร์ตสามทั้งหมดสามารถนำไปใช้งานเป็นแบบหลายฟังก์ชัน (Multifunction) ได้ดังนี้

ขาพอร์ต	การใช้งานตามฟังก์ชัน
*P1.0	T2 ( Timer/Counter2 สัญญาณอินพุทจากภายนอก )
*P1.1	T2RST ( Timer/Counter2 สัญญาณอินพุทการรีเซ็ตภายนอก )
P3.0	RxD ( พอร์ตรับข้อมูลอนุกรม )
P3.1	TxD ( พอร์ตส่งข้อมูลอนุกรม )
P3.2	$\overline{\text{INT0}}$ ( การใช้อินเทอร์รัพท์ภายนอกตัวที่ 1 )
ขาพอร์ต	การใช้งานตามฟังก์ชัน
P3.3	$\overline{\text{INT}}$ ( การใช้อินเทอร์รัพท์ภายนอกตัวที่ 2 )
P3.4	T0 ( Timer/Counter0 สัญญาณอินพุทภายนอก )
P3.5	T1 ( Timer/Counter1 สัญญาณอินพุทภายนอก )


- P3.6  $\overline{WR}$  ( สไตรบการเขียนหน่วยความจำภายนอก )  
 P3.7  $\overline{RD}$  ( สไตรบการอ่านหน่วยความจำภายนอก )

ตัวขับเอาต์พุตแลตซ์ในการที่จะให้ทำงานตามตารางบน จะต้องเริ่มโปรแกรมด้วยการเซ็ทค่า '1' เก็บในแลตซ์ก่อน เครื่องหมาย \* แสดงถึงการใช้ตัว Timer/Counter2 ซึ่งมีเฉพาะในเบอร์ 8032/8052 เท่านั้น ทั้งโหมดตัวจับเวลาหรือตัวนับ การโหลดใหม่แบบอัตโนมัติของ Timer/Counter2 ที่รีจิสเตอร์ RLDH และ RLDD จะเกิดขึ้นถ้าการโหลดใหม่แบบอัตโนมัติถูกเลือกใช้งานด้วยการกำหนดในบิต CP/RL2 = 0

### 3.1.6.1 การกำหนดใช้งานไอโอ ( I/O Configuration )

รูป 3.3 เป็นพอร์ตวงจรการแลตซ์และบัฟเฟอร์ แสดงรูปแบบของบิตแต่ละพอร์ต ที่พอร์ต 1, 2 และ 3 จะมีพูลอัพภายใน พอร์ต 0 เอาต์พุตเป็น Open Drain แต่ละเส้นไอโอจะเป็นอิสระในการกำหนดเป็นอินพุตหรือเอาต์พุตพอร์ต 0 และ 2 อาจใช้เป็นไอโอทั่วไปไม่ได้ถ้าถูกกำหนดให้ใช้เป็นบัสแอดเดรสและข้อมูลแล้ว กรณีการใช้พอร์ตเป็นอินพุตนั้นจะสามารถรับการเปลี่ยนแปลงระดับลอจิกจากระดับสูงสู่ระดับต่ำเท่านั้น ดังนั้นการใช้ขาใดขาหนึ่งของพอร์ตเป็นอินพุตต้องทำการเซ็ทขาให้มันเป็นระดับสูงก่อน ซึ่งจะทำให้ตัวขับ FETS ทราานซิสเตอร์หยุดทำงาน ดังนั้นขาของพอร์ต 1, 2 และ 3 ที่มีตัวต้านทานพูลอัพต่ออยู่จะยกระดับแรงดัน และทนกระแสได้เพียงพอกับระดับลอจิกที่ที่แอล แต่จะสามารถลดระดับให้ต่ำด้วยแหล่งวงจร ลอจิกภายนอกด้วย คุณสมบัติของขา 1, 2, 3 นี้ จะเรียกว่า Quasi-bidirectional สำหรับพอร์ต 0 ค่า 1 ในพอร์ตที่แลตซ์ไว้จะเป็นเหตุให้ขาภายนอกถูกปลดออกหรือลอยตัว ปกติ พอร์ตทั้งหมดของ MCS-51 จะมีค่าเป็น '1' หลังการรีเซ็ทแล้ว ถ้าค่า '0' ถูกเขียนเข้าไปแลตซ์ไว้ที่พอร์ต มันสามารถจะถูกกำหนดใหม่ให้เป็นอินพุตด้วยการเขียนค่า '1' เข้าไปอีกครึ่งหนึ่ง

พอร์ต 0 มีความแตกต่างจากพอร์ตอื่นที่ไม่มีพูลอัพภายใน แต่มี FET ตัวบนมาต่อแทนเป็นตัวไดรเวอร์เอาต์พุตดังรูป 3.3 ( A ) โดยถ้ามันให้วงจรทำงาน จะเป็นการทำงานแบบบัสแอดเดรสและข้อมูล ด้วยการเข้าถึงข้อมูลภายนอกด้วยสัญญาณควบคุมภายใน แต่งานลักษณะนี้ปกติ FET จะไม่ทำงานในการใช้รีจิสเตอร์ PO แลตซ์ค่า '1' ไว้ตามวงจรเกตของ FET ตัวล่างจะต่อที่ Q เป็นลอจิกระดับต่ำทำให้ FET ทั้งสองไม่ทำงานทั้งคู่ จะเป็นการปล่อยขาของพอร์ต 0 ให้ลอยตัวเป็นการให้อินพุตมีค่าอิมพีแดนซ์สูงนั่นเอง ขณะที่พอร์ต P2 ใน SFR จะมีค่าแอดเดรสที่ไม่เปลี่ยนแปลง



รูป 3.3 แสดงการกำหนดแลตช์และบัฟเฟอร์

**3.1.7 ตัวจับเวลา/ตัวนับ ( Timer/Counter )**

MCS-51 มีตัวจับเวลา/ตัวนับ 16 บิต 2 ตัว คือ Timer/Counter 0 และ Timer/Counter 1 ส่วน 8032/8052 มีเพิ่มอีก 1 ชุด คือ Timer/Counter 2 ขณะที่แต่ละตัวจับเวลา/ตัวนับ (Timer/Counter) สามารถที่จะติดตั้งให้ทำงานได้เป็นตัวจับเวลาหรือตัวนับก็ได้

**3.1.7.1 ตัวจับเวลา/ตัวนับ0 และตัวจับเวลา/ตัวนับ1**

แต่ละตัวจะถูกติดตั้งให้ทำงานเป็นตัวจับเวลาหรือเป็นตัวนับได้ ด้วยการเซ็ทหรือเคลียร์บิตที่ควบคุมในรีจิสเตอร์ TMOD ในกลุ่ม SFR


ในฟังก์ชันตัวจับเวลา ตัวรีจิสเตอร์จะเพิ่มค่าทุก ๆ วัฏจักรเมกซ์ซิน ดังนั้น ตัวเลขในรีจิสเตอร์จะเป็นจำนวนของวัฏจักรเมกซ์ซิน เนื่องจากแต่ละวัฏจักรเมกซ์ซิน ประกอบด้วย 12 คาบของออสซิลเลเตอร์อัตราการนับแต่ละครั้ง จะกินเวลาเป็น 1/12 ของความถี่ออสซิลเลเตอร์

ในฟังก์ชันตัวนับ รีจิสเตอร์จะเพิ่มค่าทุกครั้งที่มีการเปลี่ยนแปลงสถานะ จาก '1' เป็น '0' ที่เข้ามาที่ขา T0 หรือ T1 ในฟังก์ชันนี้สัญญาณภายนอกที่เข้ามาจะถูกรับแซมปลิ่ง (Sampling) ระหว่างช่วง S5P2 ของทุกวัฏจักรเมกซ์ซิน โดยถ้าแซมปลิ่งสัญญาณเข้าเป็นระดับสูงในวัฏจักรหนึ่ง ดังนั้นถ้าในวัฏจักรตัวต่อมาของสัญญาณเข้าเป็นระดับต่ำ รีจิสเตอร์จะนับเพิ่มหนึ่งค่า โดยที่ค่าใหม่ของตัวนับ จะปรากฏที่รีจิสเตอร์

ช่วง S3P1 ของวัฏจักร ซึ่งค่าหนึ่งที่ได้รับเข้าไป จะใช้ช่วง 2 วัฏจักรเมซซึน (เท่ากับ 24 คาบ) ในการรับค่าช่วง การเปลี่ยน '1' เป็น '0' ดังนั้น ค่าสูงสุดในการนับจะมีอัตรา 1/24 ของความถี่ออสซิลเลเตอร์ และสัญญาณ อินพุทที่นับนั้นจะไม่มีช่วงระยะห่างที่แน่นอนของ Duly Cycle แต่จะถูกนับเมื่อระดับแรงดันที่ถูกแซมปลิงใน แต่ละครั้งจะต้องมีช่วงคงที่อย่างน้อย 1 วัฏจักรเมซซึนก่อนที่จะเปลี่ยนค่าระดับแรงดันใหม่ ในการเลือก ทำงานระหว่างตัวนับกับตัวจับเวลาจะเลือกได้ 4 โหมด คือ โหมด 0 , 1 และ 2 เลือกได้ทั้งสองตัวของ Timer/Counter ส่วนโหมด 3 จะทำงานแตกต่างออกไป

## โหมด 2

โหมด 2 มีการทำงานโดย การกำหนดให้ตัวนับ 8 บิต ของ TL1 และ จะโหลดใหม่โดย อัตโนมัติทุกครั้ง เมื่อมีการ Overflow จาก TL1 ดังรูป 3.4 ไม่เพียงแต่ TF1 จะปรับเป็น 1 แต่ TL1 จะ ถูกโหลดอัตโนมัติจากค่าที่ตั้งไว้ใน TH1 ซึ่งค่าใน TH1 สามารถตั้งค่าด้วยซอฟต์แวร์ คือการใช้คำสั่ง MOV และบรรจุเข้าไปใหม่ที่ TL1 ทุกครั้งที่เกิด Overflow TH0 และ TFO จะเป็นตัวร่วมการทำงานใน โหมดนี้



รูป 3.4 ใช้ตัวจับเวลา/ตัวนับ1 ทำงานในโหมด 2 แบบโหลดใหม่ 8 บิต

ตารางที่ 3.3 TMOD : Timer/Counter Mode Control Register

GATE	C/T	M1	M0	GATE	C/T	M1	M0
Timer R1				Timer R0			
<p>GATE :     ควบคุมเกต เมื่อเซ็ทเป็น " 1 " จะเป็นอินนาเบิ้ล ตัวจับเวลา / ตัวนับ เท่านั้น          ขณะที่ขา INTx มีสถานะสูง และขาควบคุม TRx ใน TCON จะถูกเซ็ทเป็น 1          เมื่อตัวนับภายในถูกเคลียร์ให้อินนาเบิ้ล เมื่อไรก็ตามที่บิตควบคุม TRx ถูกเซ็ท          เป็น 1</p>							
<p>C/T :     เลือกการทำงานแบบตัวจับเวลาหรือตัวนับ ถ้าเป็น 0 จะเลือกทำงานเป็นตัว          จับเวลา ( โดยใช้สัญญาณนาฬิกาภายในเป็นสัญญาณเข้าอ้างอิงถึง ) ถ้าเป็น          1 จะเป็นการทำงานแบบตัวนับ และรับสัญญาณเข้าที่ขา Tx</p>							
M1	M0	การทำงานแบบตัวจับเวลาของ MCS-48 ใช้ TLx เป็นตัวป้อนบิตอีก 5 บิต					
0	0	การใช้ตัวจับเวลา / ตัวนับ ขนาด 16 บิต จะใช้ THx และ TLx เป็นตัวนับ					
0	1	การไหลดขนาด 8 บิต โดยอัตโนมัติที่ตัวนับและตัวจับเวลา โดยใช้ THx เก็บ					
1	0	ค่าที่ตั้งไว้และจะถ่ายเข้าไปที่ TLx ใหม่ทุกครั้งที่เกิด Overflow คือ TLx ถูกนับ เป็น 0 หมด					

ตารางที่ 3.4 TCON : Timer/Counter Control Register

TF1	TR1	TF0	TR0	IE1	IT1	IE0	IT0
TF1	TCON.7	ตัวจับเวลา 1 แฟล็กเป็น "1" เมื่อเกิด Overflow ถูกเซ็ทเป็นหนึ่งด้วยฮาร์ดแวร์ทางสัญญาณ เมื่อตัวจับเวลา/ตัวนับ Overflow และจะเคลียร์ตัวเองเมื่ออินเทอร์รัพท์ไปแล้ว					
TR1	TCON.6	ตัวจับเวลา 1 เป็นตัวควบคุมบิตให้เริ่มทำงาน จะเซ็ทหรือเคลียร์ด้วยซอฟต์แวร์ที่จะมาทำให้ ตัวจับเวลา/ตัวนับ 1 เริ่มหรือหยุดการทำงาน					
TF0	TCON.5	ตัวจับเวลา 0 แฟล็กเป็น "1" เมื่อเกิด Overflow ถูกเซ็ทเป็นหนึ่งด้วยฮาร์ดแวร์ทางสัญญาณ เมื่อตัวจับเวลา/ตัวนับ Overflow และจะเคลียร์ตัวเองเมื่ออินเทอร์รัพท์ไปแล้ว					
TR0	TCON.4	ตัวจับเวลา 0 เป็นตัวควบคุมบิตให้เริ่มทำงาน จะเซ็ทหรือเคลียร์ด้วยซอฟต์แวร์ที่จะมาทำให้ ตัวจับเวลา/ตัวนับ 1 เริ่มหรือหยุดการทำงาน					
IE1	TCON.3	เป็นแฟล็กขอสัญญาณอินเทอร์รัพท์ 1 จะเซ็ทด้วยฮาร์ดแวร์เมื่อขอการอินเทอร์รัพท์ปรากฏเข้าที่ขา INT1 และเคลียร์เมื่อทำงานอินเทอร์รัพท์สิ้นสุด					
IT1	TCON.2	รูปแบบของการควบคุมบิตของการอินเทอร์รัพท์ 1 จะเซ็ทหรือเคลียร์ได้ด้วยซอฟต์แวร์ที่จะเป็นตัวกำหนดให้มีการกระตุ้นอินเทอร์รัพท์จากภายนอกที่เป็นขอบขาลงหรือเป็นระดับแรงดันต่ำ โดยถ้า IT1 = 1 จะควบคุมอินเทอร์รัพท์แบบขอบขาลงและถ้า IT = 0 จะควบคุมอินเทอร์รัพท์แบบระดับแรงดันต่ำ					
IE0	TCON.1	เป็นแฟล็กขอสัญญาณอินเทอร์รัพท์ 0 จะเซ็ทด้วยฮาร์ดแวร์เมื่อขอการอินเทอร์รัพท์ปรากฏเข้าที่ขา INTO และเคลียร์เมื่อทำงานอินเทอร์รัพท์สิ้นสุดลง					
IT0	TCON.0	รูปแบบการควบคุมบิตของอินเทอร์รัพท์จะเซ็ทหรือเคลียร์ได้ด้วยซอฟต์แวร์ที่จะเป็นตัวกำหนดให้มีการกระตุ้นอินเทอร์รัพท์จากภายนอกที่แบบขอบขาลงหรือเป็นแบบระดับแรงดันต่ำ					


**3.1.7.2 ตัวจับเวลา/ตัวนับ 2**

ตัวจับเวลา/ตัวนับ 2 เป็นตัวจับเวลาและตัวนับขนาด 16 บิต แบบบรรจุเข้าโดยอัตโนมัติและใช้รีจิสเตอร์ควบคุมของ SFR เป็น T2CON เมื่อตัวจับเวลา/ตัวนับ 2 ทำงานเป็นตัวจับเวลา รีจิสเตอร์ตัวจับเวลา/ตัวนับ 2 จะเพิ่มค่าทุกครั้งในแต่ละวัฏจักรเมซซึน ขณะที่ใช้เป็นตัวนับ ตัวจับเวลา/ตัวนับ 2 จะเพิ่มค่าขึ้นอยู่กับการเปลี่ยนสถานะจาก 1 เป็น 0 ที่เข้ามาที่ T2(P1.0) สัญญาณอินพุตถูกแซมปลิงที่ S3P2 ของทุกวัฏจักรเมซซึนขึ้นในการใช้ฟังก์ชันให้แอกทีฟ เพราะฉะนั้น เมื่อสัญญาณตัวอย่างแสดงสถานะสูงในช่วงวัฏจักรเมซซึนหนึ่งและระดับต่ำโหนอีกวัฏจักรหนึ่ง การนับจะเพิ่มขึ้นหนึ่ง ค่าตัวใหม่จะปรากฏที่เรจิสเตอร์ตัวจับเวลา/ตัวนับ ช่วง S3P1 ของแต่ละวัฏจักร เป็นการนับหนึ่งที่สัญญาณการเปลี่ยนแปลงถูกกระตุ้น ดังนั้น อัตราการนับสูงสุดจะเป็น 1/24 ของความถี่ออสซิลเลเตอร์ ไม่มีการกำหนดความกว้างของพัลส์ของสัญญาณที่เข้ามาจากภายนอก แต่ต้องแน่ใจว่า ระดับหนึ่งที่ถูกแซมปลิงอย่างน้อยจะต้องคลุมหนึ่งวัฏจักรเมซซึนก่อนที่มันจะเปลี่ยนระดับใหม่

โหมดการทำงานของทั้งตัวจับเวลาและตัวนับ 2 มีสามโหมดด้วยกันคือ แบบ CAPTURE ธรรมดา แบบธรรมดาแบบบรรจุใหม่อัตโนมัติและเป็นตัวสร้างอัตราบีดซึ่งสามารถจะเลือกการทำงานโดยเช็คค่าต่าง ๆ ใน T2CON ตามตารางที่ 3.3

วิธีติดตั้งให้ทำงานในโหมด CAPTURE ด้วยการติดตั้งให้  $\overline{CP/RL2} = 1$  จะมีโอกาสให้เลือกการทำงาน 2 อย่าง ด้วยการเลือกตั้งค่าที่บิต EXEN2 ของ T2CON โดยตั้ง EXEN2=0 ก็จะเป็นการเลือกตัวจับเวลา/ตัวนับ 2 เป็นตัวจับเวลาหรือตัวนับขนาด 16 บิต ซึ่งเมื่อเกิด OVERFLOW ก็จะไปเช็คค่าใน TF2 ซึ่งเป็น OVERFLOW บิตของตัวจับเวลา 2 ที่สามารถสร้างให้มีการใช้อินเตอร์รัพท์ที่เกิดจากตัวจับเวลาตัวนี้ได้

ถ้า EXEN2 = 1 ตัวจับเวลา/ตัวนับ ยังคงทำงานเช่นเดิม เพียงแต่เพิ่มการทำงานการตรวจสอบสัญญาณจากภายนอกที่เข้ามาที่ขา T2EX ในสภาวะที่เกิดการเปลี่ยนแปลงจาก 1 เป็น 0 จะเป็นเหตุให้มีการย้ายค่าข้อมูลใน TL2 และ TH2 ในขณะที่นั้นเข้าสู่เรจิสเตอร์ RCAP2L และRCAP2H ตามลำดับ




รูปที่ 3.5 แสดงการทำงานในโหมดของตัวจับเวลา/ตัวนับ 2

โดยที่รีจิสเตอร์ทั้งสองจัดอยู่ในกลุ่ม SFR ที่มีแต่เฉพาะในไมโครเบอร์ 8032/8052 เท่านั้นในการเปลี่ยนแปลงสถานะที่ T2EX เช่นนี้ จะทำให้บิต T2EX ในเรจิสเตอร์ T2CON เซ็ทค่าเป็นหนึ่งและ EXF2 ก็จะเป็นเช่นเดียวกับบิต TF2 คือสามารถนำไปใช้เป็นตัวกระตุ้นให้เกิดการอินเทอร์รัพต์ จากเหตุการณ์ที่เกิดขึ้นเช่นนี้ได้ ซึ่งลักษณะการทำงานในโหมด CAPTURE มีแสดงในรูปที่ 5.3

วิธีติดตั้งให้ทำงานในโหมดบรรจุใหม่อัตโนมัติด้วยการติดตั้งให้  $\overline{CP/RL2} = 0$  ก็มีให้เลือกทำงานได้สองวิธีเช่นกัน ด้วยการปรับค่าในบิต EXEN2 ของ T2CON โดย

3.1.7.2.1 ถ้าปรับ EXEN2=0 เมื่อไรก็ตามที่ตัวจับเวลา 2 เพิ่มค่าถึง 0 ไม่เพียงแต่จะเซ็ทบิต TF2 เป็น 1 เท่านั้น แต่ตัวจับเวลา 2 จะถูกบรรจุค่าที่ตั้งไว้ใน RCAP2L และ RACP2H ด้วยซอฟต์แวร์แต่แรกกลับเข้าไปที่ TL2 และ TH2 ตามลำดับ



รูปที่ 3.6 แผนภูมิการทำงานในโหมดบรรจุอัตโนมัติ

ตารางที่ 3.5 T2CON : รีจิสเตอร์ควบคุมตัวจับเวลา/ตัว

TF2	EXF2	RCLK	TCLK	EXEN2	TR2	C/2	CP/RL2
-----	------	------	------	-------	-----	-----	--------

TF2	T2CON.7	ตัวนับเวลา2 เมื่อเกิด Overflow จะเซ็ทบิตนี้ซึ่งเป็น Overflow แฟล็กและจะถูกเคลียร์ด้วยซอฟต์แวร์ TF2 จะไม่ถูกเซ็ท เมื่อค่าใดใน RCLK=1 หรือ TCLK=1
EXF2	T2CON.6	ตัวนับเวลา2 เป็นแฟล็กภายนอกที่ถูกเซ็ทจากสัญญาณภายนอก เมื่อมีการทำงานปกติหรือบรรจุใหม่เนื่องจากขอบขาลงของสัญญาณ T2EX และ EXEN2=1 เมื่อการอินเตอร์รัพต์ตัวนับเวลา 2 ถูกอินาเบิล EXF2=1 จะเป็นเหตุให้ซีพียูซีไปยังโปรแกรมบริการอินเตอร์รัพต์ของตัวนับเวลา2 EXF2 จะต้องเคลียร์ด้วยซอฟต์แวร์เสมอ
RCLK	T2CON.5	แฟล็กสัญญาณนาฬิกาการรับข้อมูลเมื่อบิตนี้เซ็ทจะเป็นเหตุให้พอร์ท อนุกรม ใช้พัลส์ Overflow ของตัวนับเวลา 2 สำหรับให้สัญญาณนาฬิกา การรับในโหมด 1 และ 3 RCLK=0 จะเป็นเหตุให้ Overflow ตัวนับเวลา 1 ถูกใช้เป็นตัวให้สัญญาณนาฬิกาการรับ
EXEN2	T2CON.4	แฟล็กสัญญาณนาฬิกาการส่งข้อมูล เมื่อบิตนี้เซ็ทจะเป็นเหตุให้พอร์ท อนุกรมใช้พัลส์ Overflow ของตัวนับเวลา 2 สำหรับให้สัญญาณนาฬิกาการส่งในโหมด 1 และ 3 TCLK=0 จะเป็นเหตุให้ Overflow ตัวนับเวลา 1 ถูกใช้เป็นตัวให้สัญญาณนาฬิกาการส่ง
TCLK	T2CON.3	ตัวนับเวลา2 แฟล็กอินาเบิลภายนอก เมื่อบิตนี้เซ็ทจะทำงานแบบปกติหรือบรรจุใหม่ด้วยการเกิดขึ้นจากผลของขอบขาลงของ T2EX ถ้าตัวนับเวลา2 ไม่ได้ถูกใช้เป็นสัญญาณนาฬิกาสำหรับพอร์ทอนุกรมและ EXEN2=0 ตัวจับเวลา 2 จะไม่มีผลจากสัญญาณที่เข้าของ T2EX
TR2	T2CON.2	ตัวควบคุมเริ่มและหยุดการทำงานของตัวนับเวลา 2 โดยค่า "1" ในบิตนี้จะ เป็นค่าเริ่มทำงานของตัวนับเวลา 2

ตารางที่ 3.5 (ต่อ) T2CON : รีจิสเตอร์ควบคุมตัวจับเวลา/ตัว

$C/\overline{T2}$	T2CON.1	ตัวเลือกตัวจับเวลาหรือตัวนับเวลา ถ้าเป็น 0 = ตัวจับเวลาภายใน (osc/12) 1 = ตัวนับภายนอก(ใช้ขอบขาของเป็นตัวกระตุ้น)
$CP/\overline{RL2}$	T2CON.0	แฟล็ก Capture/Reload เมื่อบิตนี้เซ็ทจะเป็นการทำงานปกติรับสัญญาณขอบขาของที่ T2EX ถ้า EXEN2=1 เมื่อบิตนี้เคลียร์จะเป็นการทำงานแบบบรรจุนิโม่อัตโนมัติเกิดขึ้นได้จากตัวกระตุ้นในการเกิด Overflow ตัวนับเวลา 2 หรือขอบสัญญาณขาของที่ T2EX เมื่อ EXEN2=1 เมื่ออันใดอันหนึ่งของ RCLK=1 หรือ TCLK=1 บิตนี้จะไม่ใช้และตัวจับเวลาจะถูกบังคับให้ทำงานเป็นโม่ดบรรจุนิโม่อัตโนมัติของ Overflow ตัวจับเวลา 2 เพื่อใช้ในการสร้างอัตราบ็อด

หมายเหตุ ตัวจับเวลาและตัวนับสามารถทำหน้าที่เป็นตัวนับได้ตั้งแต่ 0-0.5 MHz หรือเป็นตัวจับเวลาสามารถจับเวลาได้ตั้งแต่ 0-1 MHz

3.1.7.2.2 ถ้า EXEN2=1 ก็จะทำงานเช่นเดียวกับในวิธีที่ 1 และถ้าเกิดการเปลี่ยนแปลงสภาวะจาก 1 เป็น 0 ที่ T2EX จากภายนอก ก็จะเป็นเหตุให้มีการบรรจุนิโม่จาก RCAP2L และ RCAP2H กลับเข้าไปใหม่โดยอัตโนมัติ พร้อมทั้งเซ็ทค่าบิตใน EXF2 ของเรจิสเตอร์ T2CON ด้วยแผนภูมิการทำงานในโม่ดบรรจุนิโม่อัตโนมัติอยู่ในรูป 3.6

ตัวจับเวลาและตัวนับ2 สามารถจะใช้เป็นตัวกำเนิดสัญญาณนาฬิกาให้อัตราบ็อดได้ในการใช้โม่ดรับส่งอนุกรม 1 และ 3 ด้วยการเซ็ท RCLK หรือ TCLK โดยถ้า RCLK = TCLK = 0 เป็นการเลือก ตัวจับเวลาและตัวนับ1 เป็นตัวกำเนิดอัตราบ็อด ในโม่ดนี้ตัวจับเวลาและตัวนับ 2 จะให้พัลส์ของ Overflow มากกว่าที่จะใช้ตัวจับเวลาและตัวนับเป็นสัญญาณนาฬิกาจ่ายความถี่ออสซิลเลเตอร์แก่พอร์ทอนุกรม ถ้าแฟล็ก  $C/\overline{T2}=0$  ตัวนับจะเพิ่มหนึ่งด้วยช่วง 1/2 ของความถี่ออสซิลเลเตอร์ ถ้าแฟล็ก  $C/\overline{T2}=1$  ตัวนับจะเพิ่มหนึ่งด้วยการตอบสนองตามสัญญาณเข้าที่เปลี่ยนแปลงจาก 1 เป็น 0 ที่ขา T2EX(P1.0) ความถี่สูงสุดมีค่าเท่ากับ  $1/24 \times F_{osc}$  ถ้า EXEN2 เซ็ทเป็น 1 ขณะที่ตัวจับเวลา/ตัวนับ2 ถูกใช้เป็นสัญญาณนาฬิกาพอร์ท อนุกรมขอบขาของที่ T2EX(P1.1) จะเซ็ท EXF2 ถ้าไม่มีการทำงานแบบบรรจุนิโม่อัตโนมัติ หรือแบบ CAPTURE เกิดขึ้น โดยปกติขณะที่ตัวจับเวลา/ตัวนับ2 ใช้เป็นโม่ดสร้างอัตราบ็อด T2EX อาจใช้เป็นตัวรับอินเตอร์รัพต์จาก

ภายนอก TF2 จะไม่มีผลตามตัวนับเวลาเมื่อเกิด Overflow ขณะเดียวกันการบรรจุใหม่โดยอัตโนมัติจาก RCAP2H และ RCAP2L จะเกิดขึ้นโดยไม่คำนึงถึงสถานะของ CP/RL2

TH2 และ TL2 ไม่สามารถเขียนหรืออ่านโดยปราศจากข้อผิดพลาด ในขณะที่ตัวจับเวลาและตัวนับ2 ใช้เป็นโหมดตัวสร้างอัตราบิตและตัว RCAP2H และ RCAP2L จะต้องไม่ถูกโหลดค่าเข้าไประหว่างการใช้ โหมดนี้ด้วยเช่นกัน ระหว่างการใช้ตัวจับเวลาและตัวนับ2 เป็นโหมดตัวสร้างอัตราบิตจะไม่สามารถเขียนหรืออ่านข้อมูลใน TH2 และ TL2 เรจิสเตอร์ได้ เพราะอาจจะทำให้ผิดพลาดได้ เช่นเดียวกับตัว RCAP2H และ RCAP2L ก็จะไม่ถูกเขียนข้อมูลเข้าไปด้วย

### 3.1.8 พอร์ทอนุกรม

MCS-51 จะมีพอร์ทอนุกรมเป็นแบบฟูลดูเพล็กซ์ (FULL DUPLEX) สามารถที่จะส่งและรับข้อมูลได้พร้อมกัน เพราะมีบัฟเฟอร์ 2 ตัวใช้ในการรับตัวหนึ่ง การส่งตัวหนึ่ง โดยโครงสร้างของรีจิสเตอร์บัฟเฟอร์ทั้ง 2 ตัวนี้จะแยกกันแต่การติดต่อที่จะโปรแกรมให้ทำงานได้แตกต่างกัน 4 โหมด

โหมด 0 ข้อมูลจะเข้าและออกทางขา RXD โดยการเลื่อนสัญญาณนาฬิกาออกที่ขา TXD ข้อมูลจะเป็น 8 บิต โดยจะส่งบิตน้อยสำคัญต่ำ (LSB) ก่อน อัตราบิตจะคงที่ที่ 1/12 ของความถี่ออสซิลเลเตอร์

โหมด 1 เป็นการรับ/ส่งข้อมูลขนาด 10 บิต โดยการส่งออกทางขา TXD และรับเข้าทางขา RXD รูปแบบบิตจะประกอบด้วย 1 บิตสตาร์ทเป็น "0", 8 บิตข้อมูลและ 1 สตอปบิตเป็น "1" อัตราบิต (baud rate) แปรผันได้ตามการตั้งตัวจับเวลาตัวที่ 1 โดยมีสูตรดังนี้

$$\text{baudrate} = \frac{2}{32} \times \frac{\text{oscillator frequency}}{12 * (256 - TH)}$$

โหมด 2 เป็นการรับส่งข้อมูลขนาด 11 บิต เข้าทางขา RXD และส่งออกทางขา TXD ประกอบด้วย บิตสตาร์ทมีค่า "0", 9 บิตข้อมูลและ 1 บิตสตอป โดยการรับข้อมูลบิตที่ 9 จะถูกนำมาเก็บที่บิต RB\* ใน SCON ส่วนการส่งจะต้องใส่บิตที่ 9 ไว้ใน TB8 ของ SCON ก่อน อัตราบิตสามารถเลือกได้ 2 อัตราคือ 1/32 หรือ 1x 64 ของความถี่ออสซิลเลเตอร์ ขึ้นอยู่กับการเซ็ทบิต SMOD ในรีจิสเตอร์ PCON

โหมด 3 จะเหมือนกับโหมด 2 ทุกอย่าง ยกเว้นอัตราบิตจะแปรผันตามการตั้งตัวจับเวลา 1 ซึ่งจะใช้สูตรเดียวกับโหมด 1

### ตารางที่ 3.6 SCON : รีจิสเตอร์ควบคุมพอร์ทอนุกรม

SM0	SM1	SM2	REN	TB8	RB8	TI	RI
-----	-----	-----	-----	-----	-----	----	----

SM0,SM1 : เป็นตัวกำหนดโหมดการใช้งานของพอร์ทอนุกรมดังนี้

SM0	SM1	โหมด
0	0	0
0	1	1
1	0	2
1	1	3

- SM2 ความคุมการอีนาเบิลการใช้โปรเซสเซอร์หลายตัวในการสื่อสารซึ่งกันและกันในโหมด 2 และ 3 ถ้า SM2 เซ็ทเป็น 1 ดังนั้น R1 จะต้องไม่แอกทีฟ ถ้ามีการรับบิทที่เก้า ทำให้บิท RB8 นี้ เป็น 0 ในโหมด 1 ถ้า SM2 เซ็ทเป็น 1 ดังนั้น R1 จะไม่แอกทีฟ ถ้า STOP ไม่ถูกรับเข้ามา ในโหมด 0 SM2 ควรมีค่าเท่ากับ 0
- REN ตัวอีนาเบิลอนุกรมการรับ เมื่อเซ็ทเป็น "1" ด้วยโปรแกรมในการเลือกอีนาเบิลการรับและเป็น "0" ด้วยโปรแกรมเป็นการดิสเอเบิลการรับ
- TB8 เป็นตัวเก็บข้อมูลบิทที่ 9 ที่จะส่งในโหมด 2 และ 3 ซึ่งจะให้เป็น "1" หรือ "0" ด้วยการโปรแกรม
- RB8 เป็นตัวรับข้อมูลบิทที่ 9 ในโหมด 2 และ 3 ส่วนในโหมด 1 จะเป็นสตีอปปิท
- TI เป็นแฟล็กอินเตอร์รัพต์การเซ็ทด้วยฮาร์ดแวร์ที่ปลายช่วงของบิทที่ 8 ในโหมด 0 หรือที่จุดเริ่มต้นของบิทสตีอปปิทในโหมดอื่น ในการส่งแบบอนุกรมของทุกโหมดจะต้องเคลียร์บิทนี้ด้วยโปรแกรมหลังการส่ง
- RI เป็นแฟล็กอินเตอร์รัพต์การรับ เซ็ทด้วยฮาร์ดแวร์ที่ปลายช่วงของบิทที่ 8 ในโหมด 0 หรือจุดครึ่งของช่วงบิทสตีอปปิทในโหมดอื่นในการรับแบบอนุกรมจะต้องเคลียร์บิทนี้ด้วย โปรแกรมหลังการรับทุกครั้ง

### 3.1.9 การอินเทอร์รัพท์

โดยทั่วไปความสามารถในการควบคุมการอินเทอร์รัพท์ เป็นการทำงานชนิดหนึ่งของซีพียู ที่จำเป็นจะต้องศึกษาถึงความสามารถและเทคนิคการทำงาน การอินเทอร์รัพท์ของซิงเกิ้ลชิปมีความสัมพันธ์กันอย่างใกล้ชิดระหว่างอุปกรณ์ต่อพ่วงกับระบบ การทำงานของอุปกรณ์ต่อพ่วงเหล่านี้มีระบบฮาร์ดแวร์ที่ช่วยให้การส่งสัญญาณ Real Time กับมอนิเตอร์ได้อย่างต่อเนื่อง โดยปราศจากการรบกวนต่อสัญญาณการทำงานของซีพียูตัวอย่างเช่น ขณะที่มีการรับสัญญาณอนุกรมจากซีอาร์ทีที่ตัวหนึ่ง ก็จะมีการส่งสัญญาณไปยังอุปกรณ์ตัวอื่น และตัวจับเวลา/ตัวนับ ก็จะนับพัลส์การเปลี่ยนแปลงที่เข้ามาอย่างรวดเร็วไปพร้อมกันได้ด้วย ในขณะที่ตัวจับเวลา/ตัวนับอีกตัวก็กำลังวัดความกว้างของพัลส์ที่เข้ามา

ซีพียูตัวนี้ จะรู้ได้อย่างไรว่าเมื่อไรถึงจะมีการรับและส่งสัญญาณอนุกรมซีอาร์ที หรือให้ตัวจับเวลา/ตัวนับมีการนับจำนวนและวัดความกว้างของพัลส์ว่าจะสิ้นสุดลงเมื่อไร ตัวโปรแกรม MCS - 51 สามารถที่จะเลือกการโปรแกรมได้ 3 วิธีด้วยกัน คือพิจารณาการโปรแกรมตัวรีจิสเตอร์ TCON และ SCON ที่ประกอบด้วยสถานะบิตที่ถูกเซ็ททางฮาร์ดแวร์ เมื่อตัวจับเวลาตัวหนึ่งเกิด Overflow หรือเมื่อการรับส่งข้อมูลที่พอร์ทอนุกรมสิ้นสุดลง

เทคนิคการโปรแกรม วิธีแรกโดยการอ่านสถานะของรีจิสเตอร์ควบคุมเข้าไปยังแอสเซมบลีแล้วทดสอบสถานะบิตตามลักษณะการทำงานนั้น ๆ แล้วทำการกระโดดไปยังโปรแกรมย่อยตามผลที่เกิดขึ้นชนิดนั้น ๆ ลักษณะการทดสอบร่วมกันครั้งละหลายลักษณะงาน เช่นนี้เปรียบเสมือนตัวโปรแกรมที่ใช้ระบบไมโครโพรเซสเซอร์หลายตัวควบคุมชิปอุปกรณ์ต่อพ่วงต่าง ๆ ซึ่งผู้โปรแกรมจะต้องทำความเข้าใจอย่างลึกซึ้งถึงระบบ และจังหวะที่จะเกิดในแต่ละงาน และการทดสอบแต่ละครั้งจะใช้คำสั่งไม่น้อยกว่า 3 คำสั่ง


วิธีที่สอง MCS-51 สามารถที่จะทำงานด้วยการกระโดดไปตามสถานะของการควบคุม หรือสถานะบิตของรีจิสเตอร์ควบคุมงานหรือการรับสัญญาณที่เข้ามาตามขาอินพุทแต่ละบิตด้วยการใช้คำสั่งเพียงคำสั่งเดียว ดังนั้นลักษณะงานสื่ออย่างก็สามารถที่ใช้คำสั่งตรวจสอบได้ภายในสี่คำสั่ง ซึ่งจะใช้เวลาประมาณภายใน 8 ไมโครวินาที

แต่วิธีทั้งสองที่กล่าวมาแล้ว จะต้องใช้ตัวซีพียูมาทำการตรวจสอบบิตสถานะต่าง ๆ อยู่ตลอดเวลา ลองเปรียบตัวซีพียูเหมือนกับตัวผู้จัดการของบริษัท ซึ่งจะบริหารงานในบริษัทให้ก้าวหน้าได้อย่างดีนั้น จะต้องใช้เวลาทำงานให้กับหน้าที่หลักของตัวเอง เช่นในการวางแผนต่างๆ ให้กับบริษัทได้อย่างต่อเนื่อง และใช้เวลาเพียงบางส่วนสำหรับพนักงานที่จะเข้ามาขัดจังหวะเพื่อขอปรึกษาแก้ไขปัญหาเพียงบางเวลาที่จำเป็นเท่านั้น เช่นเดียวกัน แทนที่จะใช้ซีพียูทำงานในลักษณะที่ออกไปตรวจสอบสถานะการทำงานของอุปกรณ์ต่อพ่วงรอบข้างต่าง ๆ ที่ต้องการจะใช้บริการ ก็จะใช้อุปกรณ์ต่อพ่วงเป็นฝ่ายร้องขอการบริการเข้ามาที่ซีพียูแทน ซึ่งเมื่อ ซีพียูถูกร้องขอเข้ามา ก็จะปล่อยงานเดิม และเข้าสู่การบริการที่อุปกรณ์ต่อพ่วงชนิดนั้นๆ ได้ร้องขอเข้ามา ชั่วระยะหนึ่งแล้วจึงกลับเข้าทำงานหลักต่อไปเมื่อสิ้นสุดงานบริการนั้นแล้ว ดังนั้นซีพียูจะไม่ถูกทำให้เสียเวลา เนื่องจากการทำงานไม่ต้องไปตรวจสอบความพร้อมของอุปกรณ์รอบข้าง ทำให้มีเวลามากขึ้นและพร้อมที่จะทำงานอย่างอื่นได้

ตลอดเวลา ทำให้รู้สึกว่าตัวไมโครโพรเซสเซอร์ทำงานพร้อมกันได้หลายงานในเวลาเดียวกัน การใช้วิธีที่สามจะเป็นวิธีที่ดีที่สุดในการใช้งานลักษณะนี้ด้วยการเกิดอินเทอร์รัพท์จากทางฮาร์ดแวร์

### ตารางที่ 3.7 รีจิสเตอร์การอินเทอร์รัพท์อีนาเบิล : IE

EA	-	ET2	ES	ET1	EX1	ET0	EX0
สัญลักษณ์	ตำแหน่งบิต	ฟังก์ชัน					
EA	IE.7	จะดิสเอเบิลการอินเทอร์รัพท์ทั้งหมด ถ้า EA = 0 จะไม่มีการอินเทอร์รัพท์ ในการตอบรับ ถ้า EA= 1 สามารถที่จะอินเทอร์รัพท์ได้โดยแต่ละแหล่งอินเทอร์รัพท์จะอิสระในการเซ็ทหรือเคลียร์ให้อีนาเบิลก่อนได้					
-	IE.6	สำรอง					
ET2	IE.5	จะอีนาเบิลหรือดิสเอเบิลอินเทอร์รัพท์พอร์ทอนุกรม ถ้า ES = 0 การอินเทอร์รัพท์พอร์ทอนุกรมจะดิสเอเบิล					
ES	IE.4	จะอีนาเบิลหรือดิสเอเบิลอินเทอร์รัพท์พอร์ทอนุกรม ถ้า ES = 0 การอินเทอร์รัพท์พอร์ทอนุกรมจะดิสเอเบิล					
ET1	IE.3	จะอีนาเบิลหรือดิสเอเบิลการอินเทอร์รัพท์ Overflow ของตัวจับเวลา ถ้า ET1 = 0 การอินเทอร์รัพท์ตัวจับเวลา 1 จะดิสเอเบิล					
EX1	IE.2	จะอีนาเบิลหรือดิสเอเบิลอินเทอร์รัพท์จากภายนอก 1 ถ้า EX = 0 การอินเทอร์รัพท์จากภายนอก 1 จะดิสเอเบิล					
ET0	IE.1	จะอีนาเบิลหรือดิสเอเบิลการอินเทอร์รัพท์ Overflow ของตัวจับเวลา 0 จะดิสเอเบิล					
EX0	IE.0	จะอีนาเบิลหรือดิสเอเบิลอินเทอร์รัพท์จากนอก 0 ถ้า EX0= 0 การอินเทอร์รัพท์จากภายนอก 0 ( INTO ) จะดิสเอเบิล					



รูปที่ 3.7 แผนภูมิทางฮาร์ดแวร์ของการอินเทอร์รัพท์ชนิดต่าง ๆ

แผนภูมิทางฮาร์ดแวร์ของการอินเทอร์รัพท์ชนิดต่างๆ ของ MCS-51 ตามรูป 3.7 จะมีรายละเอียดดังนี้ แบบการอินเทอร์รัพท์จากภายนอก  $\overline{INT0}$  และ  $\overline{INT1}$  สามารถจะใช้สัญญาณทั้งแบบขอบขาลง หรือระดับแรงดันต่ำขึ้นอยู่กับ การติดตั้งบิต IT0 และ IT1 ของรีจิสเตอร์ TCON แพลกที่เกี่ยวข้องกับการอินเทอร์รัพท์ภายนอกคือ IE0 และ IE1 ในรีจิสเตอร์ TCON เมื่อเกิดสัญญาณอินเทอร์รัพท์จากภายนอก แพลกดังกล่าวก็จะถูกทำให้เป็น 0 ด้วยฮาร์ดแวร์เป็นการดีสเอเบิลการอินเทอร์รัพท์ซ้อนกันและเป็นการบอกว่าเป็นการอินเทอร์รัพท์ที่เกิดจากสัญญาณ อินเทอร์รัพท์แบบขอบขาลง ถ้าเป็นแบบการอินเทอร์รัพท์ด้วยสัญญาณระดับต่ำก็จะเป็นการร้องขอแพลกให้เป็น 0 ตลอดเวลาที่สัญญาณเข้าที่ขาอินเทอร์รัพท์ยังคงเป็นศูนย์

การอินเทอร์รัพท์ตัวจับเวลา 0 และตัวจับเวลา 1 จะทำงานได้ด้วยค่า ๆ หนึ่งของแพลกที่เซ็ทเป็น 1 เมื่อค่าในรีจิสเตอร์ของตัวจับเวลา/ตัวนับถูกเพิ่มจากหนึ่งหมดทุกบิตกลายเป็นศูนย์หมดทุกบิต (การติดตั้ง อินเทอร์รัพท์ของตัวจับเวลา 0 จะติดตั้งให้ทำงานอินเทอร์รัพท์ไม่ได้ถ้าให้ทำงานในโหมด 3) หลังจากการเกิดอินเทอร์รัพท์ตัวจับเวลาแพลกดังกล่าวจะถูกเคลียร์ให้เป็น 0 เมื่อฮาร์ดแวร์บนชิปเข้าทำงานในโปรแกรมบริการของการอินเทอร์รัพท์ตัวจับเวลาแล้ว

การอินเทอร์เน็ตของการส่งข้อมูลอนุกรมจะเกิดขึ้นเมื่อ OR กันทางตรรกด้วยสัญญาณจากแฟลคของ RI กับ TI แฟลคทั้งสองจะไม่ถูกเคลียร์ด้วยฮาร์ดแวร์เมื่อฮาร์ดแวร์บนชิปเข้าทำงานตามโปรแกรมบริการของการอินเทอร์เน็ตการรับส่งข้อมูลอนุกรมบิตในแฟลคของ RI กับ TI จะต้องถูกเคลียร์ด้วยซอฟต์แวร์ เท่านั้น เมื่อเข้าสู่การบริการอินเทอร์เน็ตโปรแกรม

### 3.2 การสื่อสารข้อมูลแบบอนุกรมมาตรฐาน RS-232

การส่งข้อมูลแบบอนุกรมมาตรฐาน RS-232 เป็นที่นิยมใช้กันมากและเป็นแบบแรกที่ใช้สื่อสารของคอมพิวเตอร์ส่วนบุคคล จากคุณสมบัติของ RS-232 ที่ง่ายต่อการเข้าใจและกฎเกณฑ์ไม่มากจึงทำให้มีการใช้อย่างแพร่หลาย

#### 3.2.1 พื้นฐานการสื่อสารข้อมูลแบบอนุกรม

หลักการเบื้องต้นของการรับส่งข้อมูลแบบอนุกรมสามารถสรุปเป็นข้อ ๆ ได้ดังนี้

3.2.1.1 ข้อมูลแบบจนวนานจากระบบจะถูกเปลี่ยนให้เป็นข้อมูลแบบอนุกรมเพื่อเตรียมที่จะส่งออกไปให้กับส่วนรับข้อมูล

3.2.1.2 ข้อมูลจะถูกส่งออกไปด้วยอัตราคงที่ค่าหนึ่ง ซึ่งเรียกว่า อัตราบอดคือ ถ้าทำการส่งข้อมูลด้วยอัตรา 1200 บอด แสดงว่าเป็นการส่งข้อมูลด้วยอัตรา 1200 บิตต่อ 1 วินาที ซึ่งก็คือ การส่งข้อมูลโดยใช้ความถี่ 1200 เฮิรตซ์

3.2.1.3 ข้อมูลอนุกรมจะถูกส่งออกไปทีละบิต โดยการทำการส่งบิต D0 ออกไปก่อนเป็นบิตแรกและบิต D7 เป็นบิตสุดท้าย

3.2.1.4 ในขณะที่ยังไม่มีข้อมูลเข้าไปในสายส่ง สายส่งจะถูกทำให้อยู่ในสภาวะลอจิกใดลอจิกหนึ่งเรียกสภาวะนี้ว่า มาร์กกิ้ง

3.2.1.5 อุปกรณ์ส่งข้อมูลจะเพิ่มข้อมูลอีก 1 บิตหน้าหน้าบิต D0 ของข้อมูลที่ส่งให้กับเครื่องรับบิตที่เพิ่มเข้าไปนี้เรียกว่า บิตเริ่มต้น สำหรับบิตนี้ จะมีลอจิกตรงข้ามกับลอจิกของมาร์กกิ้ง เช่น ถ้าลอจิกของมาร์กกิ้งเป็น 1 ลอจิกของบิตนี้ก็จะเป็น 0


3.2.1.6 อุปกรณ์ส่งข้อมูลจะทำการเพิ่ม บิตพาริตี เข้าไปหลังบิต D7 ของข้อมูล เพื่อใช้ในการตรวจสอบความผิดพลาดของข้อมูลที่เครื่องรับ (สำหรับบิตนี้ เครื่องส่งอาจจะเพิ่มเข้าไปหรือไม่ก็ได้ ขึ้นอยู่กับผู้ออกแบบว่า ต้องการที่จะเพิ่มบิตนี้เข้าไปหรือไม่)

3.2.1.7 สำหรับบิตสุดท้ายที่ถูกเพิ่มเข้าไปข้างหลัง บิตพาริตีเรียกว่า บิตหยุด ซึ่งอาจจะมีจำนวน 1 หรือ 2 บิตก็ได้ และลอจิกของบิตนี้จะเป็นลอจิกเดียวกับลอจิกของมาร์กกิ้ง

การสื่อสารข้อมูลแบบอนุกรมเป็นการรับส่งข้อมูลต่อเนื่องกันออกไปทีละบิตสามารถแบ่งออกเป็น 2 อย่างคือ แบบซิงโครนัสและอะซิงโครนัส

### 3.2.2 การติดต่อสื่อสารแบบซิงโครนัส

ลักษณะการติดต่อแบบซิงโครนัส สัญญาณนาฬิกาจะเป็นตัวกำหนดตำแหน่งของแต่ละข้อมูลที่ส่งมา โดยตัวส่งจะเปลี่ยนแปลงข้อมูลที่ตำแหน่งขอบขาลงของสัญญาณนาฬิกา ส่วนตัวรับจะอ่านข้อมูลที่ตำแหน่งขอบขาขึ้นของสัญญาณนาฬิกาซึ่งข้อมูลจะยังคงสถานะอยู่ไม่เปลี่ยนแปลง ลักษณะการส่งรับจะเป็นดังรูป 3.8



รูป 3.8 แสดงถึงข้อมูลที่ส่งและข้อมูลที่รับซึ่งสัมพันธ์กับสัญญาณนาฬิกา


การติดต่อสื่อสารแบบซิงโครนัสจะได้เปรียบหรือมีข้อดีที่สามารถส่งข้อมูลได้เร็ว และมีความเที่ยงตรงสูงกว่าแบบอะซิงโครนัส อย่างไรก็ตาม การติดต่อสื่อสารแบบนี้ก็มีความยุ่งยากและละเอียดอ่อนกว่าแบบอะซิงโครนัส การติดต่อสื่อสารแบบซิงโครนัสนี้ส่วนใหญ่จะใช้สำหรับมินิคอมพิวเตอร์และคอมพิวเตอร์ระบบเมนเฟรม เพราะระบบต่าง ๆ ต้องใช้ความเร็วในการติดต่อสื่อสารและต้องการความถูกต้องสูง

### 3.2.3 การติดต่อสื่อสารแบบอะซิงโครนัส

การติดต่อสื่อสารแบบนี้เป็นการติดต่อที่ง่ายและมีความซับซ้อนน้อย นิยมใช้กับเครื่องคอมพิวเตอร์ส่วนบุคคลทั่วไป การติดต่อแบบอะซิงโครนัสไม่จำเป็นต้องใช้สัญญาณนาฬิกาเข้ามาเกี่ยวข้องด้วย


การติดต่อสื่อสารแบบอะซิงโครนัสนี้ตัวรับและตัวส่งจะต้องกำหนดความเร็วในการรับและส่ง หรือ บิตต่อวินาที (baud rate = จำนวนบิตข้อมูลที่ส่งใน 1 วินาที) ให้เท่ากัน ข้อมูลจะถูกส่งทีละชุดคือ จะมีบิตเริ่ม (start bit) และบิตจบ (stop bit) เป็นตัวบ่งบอก ซึ่งบิตเริ่มจะมีสถานะลอจิกเป็น "ต่ำ" (low) ตามด้วยบิตข้อมูล อาจเป็น 7 บิตหรือ 9 บิตก็แล้วแต่ ต่อจากนั้นก็จะเป็นตามด้วยพาริตีบิตและบิตท้ายด้วยบิตจบ ซึ่งมีสถานะลอจิกเป็น "สูง" (high) มีความกว้างเท่ากับ 1, 1.5 หรือ 2 เท่าของบิตข้อมูล จุดมุ่งหมายของการมีบิตจบก็คือ

1. ใช้ตรวจสอบข้อมูลที่รับได้ว่าถูกต้องหรือไม่ ถ้าไม่มีการพบบิตจบหลังจากสิ้นสุดการรับข้อมูล แฟล็กจะแสดงข้อผิดพลาดให้ทราบ
2. เพื่อให้ทราบได้ว่าข้อมูลชุดก่อนได้สิ้นสุดและพร้อมที่จะส่งข้อมูลชุดใหม่ได้



รูป 3.9 ลักษณะสัญญาณของการรับส่งข้อมูลแบบอะซิงโครนัส 1 ชุดข้อมูล

รูป 3.9 เป็นรูปแสดงการส่งข้อมูลแบบอะซิงโครนัส จะเห็นว่า มีบิตเริ่ม บิตข้อมูล พาริตี บิตและบิตจบ ยกตัวอย่างการส่งข้อมูล 8 บิต มีข้อมูลเป็น "11011101" การส่งข้อมูลจะเป็นดังรูป 3.10



รูป 3.10 แสดงการรับส่งข้อมูลแบบมีพาริตีคู่และพาริตีคี่

จากรูปจะเป็นการส่งข้อมูลแบบมีพาริตีคู่และแบบมีพาริตีคี่ ซึ่งความสำคัญของการส่งข้อมูลแบบมีพาริตีคี่คือเพื่อใช้ตรวจสอบว่าข้อมูลที่รับได้นั้นถูกต้องตามที่ส่งมาหรือไม่

การติดต่อสื่อสารแบบนี้มักใช้ชิพไอซีที่ทำหน้าที่เป็นตัวรับข้อมูลแบบอะซิงโครนัส โดยมีชื่อว่า UART (Universal Asynchronous Receiver/Transmitter) ซึ่งใช้ความถี่ของสัญญาณนาฬิกาเป็นตัวกำหนดอัตราการรับข้อมูล โดยมีค่าเท่ากับ 16 x ค่าบิตต่อวินาที เช่น มีค่าเป็น 153,600 Hz สำหรับบิตต่อวินาที โดยปกติถ้ายังไม่มีการส่งข้อมูลใด ๆ ในสายส่งสัญญาณจะเป็นลอจิก "สูง" อยู่ เมื่อเริ่มส่งข้อมูลสถานะของสายสัญญาณจะเปลี่ยนเป็น "ต่ำ" แสดงถึงบิตเริ่ม ตัวรับ UART จะหน่วงเวลาโดยการนับสัญญาณนาฬิกาไป 8 ลูกคลื่นเพื่อเช็คดูอีกครั้งให้แน่ใจ (ที่จุดนี้จะเป็นจุดกึ่งกลางของบิตเพราะ 1 บิต จะกว้าง 16 ลูกคลื่นของสัญญาณนาฬิกา) ถ้าพบว่า มีสถานะลอจิกเป็น "สูง" แสดงว่าเมื่อสักครู่เป็นสัญญาณรบกวนก็ไม่ใช่สนใจ แต่ถ้าพบว่า ลอจิกยังคงเป็น "ต่ำ" มันก็จะเริ่มต้นรับข้อมูลโดยการนับสัญญาณนาฬิกาไปที่ละ 16 ลูก แล้วอ่านข้อมูลเข้าไปเก็บในชิพรีจิสเตอร์ทีละบิต

หลังจากข้อมูลทั้งหมดและพาริตีบิตถูกรับเข้ามาหมดแล้ว บิทต่อไปที่ตามมาก็ควรจะเป็นบิทจบ ถ้าเป็นลอจิก "ต่ำ" UART จะระบุว่าไม่สามารถรับข้อมูลได้อย่างถูกต้อง และแสดงข้อผิดพลาดขึ้น เพราะฉะนั้น บิตเดอเรทที่เที่ยงตรงทั้งตัวรับและตัวส่งจึงจำเป็นมากเพราะถ้าผิดพลาดแล้วจะทำให้การส่งข้อมูลและการรับข้อมูลผิดพลาดทันที

เมื่อตัวรับอ่านข้อมูลได้ 8 หรือ 9 บิต (รวมกับพาริตีบิต) ได้อย่างถูกต้องบิทต่อมา ก็จะเป็นบิทจบซึ่งมีลอจิก "สูง" มีช่วงเวลาการคงสถานะเป็น 1, 1.5 หรือ 2 ของช่วงเวลาแต่ละบิต หากถูกต้องหมดทุกอย่าง UART จะทำการตรวจสอบข้อมูลที่รับมามีพาริตีบิตถูกต้องหรือเปล่า โดยจะตรวจสอบว่าเป็นพาริตีคู่หรือคี่ ถ้าพาริตีที่ตรวจพบไม่ถูกต้องตามที่กำหนด แพลกจะบอกข้อผิดพลาดทันทีอีกเช่นกัน


UART ส่วนมากสามารถรับข้อมูลเข้ามาทีละ 2 ชุด โดยชุดแรกเก็บไว้ในชิพรีจิสเตอร์และที่เหลือเก็บไว้ในโฮลดิ้งรีจิสเตอร์ (holding register) ข้อมูลที่รับได้จะเลื่อนจากชิพรีจิสเตอร์ไปยังโฮลดิ้งรีจิสเตอร์เพื่อรอให้โปรเซสเซอร์อ่านข้อมูลออกไป เมื่อเลื่อนข้อมูลไปแล้วชิพรีจิสเตอร์ก็จะรับข้อมูลใหม่เข้ามาเพื่อเก็บและเตรียมส่งให้กับโฮลดิ้งรีจิสเตอร์ต่อไป

อย่างไรก็ตาม ถ้าโปรเซสเซอร์ไม่อ่านข้อมูลที่อยู่ในโฮลดิ้งรีจิสเตอร์ก่อนที่ข้อมูลตัวใหม่จะถูกส่งเข้ามา ข้อมูลเก่าก็จะถูกทับโดยข้อมูลตัวใหม่ ทำให้ข้อมูลไม่ครบถ้วน เกิดข้อผิดพลาดในการรับส่งข้อมูล

ในปัจจุบันได้มีการพัฒนา UART ที่ดีกว่าเดิม ซึ่งได้รับการออกแบบเพื่อลดปัญหาพวกนี้ ชิพไอซีรุ่นใหม่นี้จะประกอบด้วย การเก็บข้อมูลแบบ FIFO (เข้าก่อน ออกก่อน) หมายความว่า จะเก็บข้อมูลเป็นชุด ชุดละ 16 ตัวอักษร พอเต็มจึงจะมีการทับของข้อมูล ช่วยให้โปรเซสเซอร์มีเวลาในการอ่านข้อมูลได้นานขึ้น สำหรับวิธีอื่นๆ ที่จะป้องกันการสูญหายของข้อมูล มีดังนี้

3.2.3.1 ความคุมอัตราเร็วการส่งข้อมูล คือ ตัวรับข้อมูลสามารถที่จะสั่งให้ตัวส่งหยุดการส่งข้อมูลชั่วคราว เมื่อรับข้อมูลไม่ทัน

3.2.3.2 ความคุมทางฮาร์ดแวร์ ระบบนี้ควบคุมได้โดยใช้อุปกรณ์ทางอิเล็กทรอนิกส์ โดยใช้สัญญาณที่มีอยู่ในพอร์ท RS-232 ซึ่งเป็นพอร์ทสื่อสาร เพื่อบอกความพร้อมของการรับข้อมูล ซึ่งมีชื่อเรียกของสายสัญญาณว่า DSR (Data Set Ready) เป็นสัญญาณจากอุปกรณ์ภายนอก ซึ่งชิพสามารถตรวจสอบสัญญาณที่นี้ได้ โดยการอ่านค่าในรีจิสเตอร์แสดงสถานะลอจิกของขาที่ใช้ในการแสดงว่าอุปกรณ์ภายนอกพร้อมที่จะทำการติดต่อดัวยหรือยัง TxD (Transmit Data) เป็นขาที่ใช้ในการส่งข้อมูลไปตามสายส่ง RxD ใช้ในการรับข้อมูลแบบอนุกรมจากสายส่ง DTR (Data Terminal Ready) เป็นเอาต์พุตที่ใช้บอกให้อุปกรณ์ภายนอกทราบว่าชิพพร้อมที่จะทำการติดต่อดัวย (ถูกควบคุมด้วยชิพ) RTS (Request To Send) เป็นเอาต์พุตที่ชิพจะเป็นผู้ควบคุมสัญญาณนี้เอง และ CTS (Clear To Send) เป็นอินพุตที่ใช้บังคับให้พอร์ท อนุกรมเริ่มทำการส่งข้อมูลได้ ถ้าเป็นการติดต่อดัวยระหว่างคอมพิวเตอร์ 2 เครื่อง RTS ของเครื่องที่ 1 จะต่อกับ CTS อีกเครื่องหนึ่ง ดูได้จากรูป 3.11 ลักษณะการโต้ตอบกันแบบนี้เรียกว่า hand shaking เมื่อคอมพิวเตอร์ตัวรับพร้อมที่จะรับข้อมูลจะแจ้งสัญญาณไปที่สาย RTS คอมพิวเตอร์ตัวส่งจะตอบกลับที่สายสัญญาณ CTS นอกจากนี้ยังมีวิธี handshaking โดยใช้ซอฟต์แวร์เรียกว่า XON/XOF hand shaking ซึ่งมีวิธีการคล้าย ๆ กัน



รูปที่ 3.11 ลักษณะการเชื่อมต่อสัญญาณโต้ตอบเพื่อป้องกันข้อผิดพลาดในการรับส่งข้อมูล

### 3.2.4 ระบบอินเทอร์เฟซ RS-232

ผู้ที่กำหนดมาตรฐาน RS-232 คือสถาบัน Electronics Industrials Association (EIA) โดยกำหนดเป็นมาตรฐานสำหรับการเชื่อมต่อคอมพิวเตอร์ (การอินเทอร์เฟซ) ซึ่งมาตรฐานนี้เป็นการส่งข้อมูลแบบอะซิงโครนัส ระบบ RS-232 ได้มีการปรับปรุงจนเป็น EIA 232-D1986 (หรือเรียกว่า RS-232D) มาตรฐานนี้จะใช้หัวต่อขนาด 25 ขาแบบ D (D-subminiature connector) และจะต้องต่อแหล่งจ่ายไฟ +5 โวลต์สำหรับไอซีที่ใช้ ในระบบนี้สัญญาณจะตรงข้ามความเป็นจริงคือ ลอจิก"สูง"มีระดับแรงดัน -3 ถึง -25 โวลต์ แต่ส่วนใหญ่จะใช้ -12 โวลต์และลอจิก"ต่ำ"มีระดับแรงดันตั้งแต่ +3 ถึง +25 โวลต์ ส่วนใหญ่ใช้ +12 โวลต์

การที่ได้กำหนด RS-232 เป็นมาตรฐานในการสื่อสารข้อมูลระหว่างคอมพิวเตอร์ทำให้มีการติดต่อสื่อสารข้อมูลกันอย่างแพร่หลายระบบ RS-232 นี้มีความเร็วในการส่งข้อมูล 20,000 บิตต่อวินาที (20 kbps) และระยะส่งไม่เกิน 50 ฟุต ตามคุณสมบัติ อย่างไรก็ตามสามารถยอมให้ส่งให้ไกลกว่านี้ก็ได้ โดยจะต้องคำนึงถึงค่าอิมพีแดนซ์ในสาย ( $X_C$ ) โดยให้มิต้าน้อยที่สุด แต่การส่งระยะไกลขึ้น ความเร็วในการส่งจะลดลงและมีสัญญาณรบกวนมากขึ้นเนื่องจากสายส่งสัญญาณเป็นแบบอั้งอิงกับกราวด์ไม่ใช่ระบบสมดุล (unbalance)

## บทที่ 4


### การออกแบบแหล่งจ่ายแรงดันไฟตรงแบบโปรแกรมได้

#### 4.1 การทำงานโดยรวมของแหล่งจ่ายแรงดันไฟตรงแบบโปรแกรมได้

การทำงานของแหล่งจ่ายแรงดันไฟตรงแบบโปรแกรมได้ เริ่มต้นเมื่อผู้ใช้กดปุ่มใดปุ่มหนึ่งบนคีย์แพดที่หน้าปัดของเครื่อง ไมโครคอนโทรลเลอร์จะทำการตรวจสอบปุ่มที่กดว่าเป็นปุ่มใด ตรงกับฟังก์ชันการทำงานใด และทำการเรียก Service routine ให้ตอบสนองเพื่อกระทำตามฟังก์ชันการทำงานนั้นๆ เมื่อผู้ใช้ป้อนค่าแรงดันที่ต้องการเข้ามา เช่น 10 โวลต์ ไมโครคอนโทรลเลอร์จะคำนวณค่า 10 โวลต์ออกมาเป็นเลขฐานสอง 12 บิต เพื่อส่งค่าดังกล่าวผ่านพอร์ทขนาน 8 บิต ออกไปยังตัวแปลงสัญญาณดิจิทัลเป็นอนาล็อกที่มีความละเอียด 12 บิต จากนั้นสัญญาณ อนาล็อกจากตัวแปลงสัญญาณดิจิทัลเป็นอนาล็อกจะนำไปสร้างเป็นแรงดันอ้างอิงให้กับวงจรรักษาระดับแรงดันซึ่งวงจรรักษาระดับแรงดันจะรักษาแรงดันเอาท์พุท ให้มีค่าเท่ากับแรงดันอ้างอิงตลอดเวลา จนกว่าผู้ใช้จะทำการเปลี่ยนแปลงค่า

วงจรเรียงกระแส (Rectifier Circuit) จะทำการแปลงไฟฟ้ากระแสสลับเป็นกระแสตรงที่ยังมีแรงดันกระเพื่อม (Ripple) อยู่บ้างเพื่อจ่ายให้กับวงจรรักษาระดับแรงดันต่อไป ที่แรงดันเอาท์พุทค่าหนึ่ง กระแสที่โหลดต้องการจะถูกตรวจสอบโดยวงจรป้องกันกระแสเกินว่ามีค่าเกินกว่าค่ากระแสสูงสุดที่ระบบจ่ายได้หรือไม่ หากมีค่าเกินวงจรป้องกันกระแสเกินจะตัดแรงดันเอาท์พุทออกจากโหลด แต่วงจรป้องกันกระแสเกินจะทำงานเมื่อกระแสไหลเกินกว่าค่ากระแสไหลสูงสุดเท่านั้น (Imax)

เนื่องจากวงจรรักษาระดับแรงดันที่เลือกใช้ในโครงงานพิเศษนี้สามารถรักษาระดับแรงดันได้เฉพาะแรงดันไฟบวกเท่านั้น แต่ระบบแหล่งจ่ายไฟแบบโปรแกรมได้นี้ต้องการให้มีระดับแรงดันเอาท์พุท ทั้งแรงดันไฟบวกและลบ ดังนั้นจึงต้องสร้างให้มีวงจรรักษาระดับแรงดัน 2 ชุดที่ไม่ใช้กราวด์ร่วมกันแล้ว นำโวลต์เตจเอาท์พุทของวงจรรักษาระดับแรงดันที่ 2 ไปอ้างอิงกับกราวด์ของวงจรที่ 1 ซึ่งโหลดจะมองเห็นว่ากราวด์ของวงจรที่ 2 เป็นไฟลบ ในลักษณะเดียวกันกับการอนุกรมถ่านไฟฉาย ดังแสดงได้ดังรูป 4.1



รูป 4.1 แสดงการอนุกรมแหล่งจ่ายไฟบวก 2 ชุด เพื่อให้ได้แหล่งจ่ายไฟบวกลบ

จากที่กล่าวมาข้างต้น ดังนั้น เพื่อให้ผู้ใช้สามารถเลือกได้ว่าจะใช้แหล่งจ่ายไฟตรงแบบโปรแกรมได้นี้ในแบบแรงดันบวกลบ หรือจะใช้เป็นแหล่งจ่ายไฟบวกสองตัว จึงออกแบบให้มีรีเลย์เป็นตัวตัดต่อแหล่งจ่ายไฟทั้งสองเข้าหากัน โดยรีเลย์จะถูกควบคุมจากระบบไมโครคอนโทรลเลอร์


ค่าแรงดันเอาต์พุตและกระแสเอาต์พุตของวงจรหาระดับแรงดันทั้งสอง จะถูกอ่านเข้ามายังไมโครคอนโทรลเลอร์เพื่อตรวจสอบสถานะของระบบ โดยสัญญาณของแต่ละวงจรจะผ่านวงจรขยายความแตกต่าง ( Differential amplifier ) ที่มีอัตราขยายเป็นหนึ่ง จำนวนสองชุด และอัตราขยายเป็น 40 จำนวนสองชุด เพื่อแยกกราวด์ดิฟเฟอเรนเชียลออกจากกราวด์อนาล็อกและขยายสัญญาณให้มีขนาดเหมาะสมแล้วใช้มัลติเพลกเซอร์เลือกช่องสัญญาณที่จะอ่านให้สัญญาณที่ผ่านการขยายแล้วผ่านไปทำการคำนวณเพื่อตรวจสอบแรงดันและกระแสเอาต์พุตของระบบและแสดงผลบนจอแสดงผล (LCD) ให้ผู้ใช้ทราบต่อไป

ในส่วนของการป้อนคำสั่งให้กับแหล่งจ่ายไฟตรงแบบโปรแกรมได้ผู้ใช้สามารถป้อนคำสั่งได้ 2 ทางคือผ่านทางคีย์แพดขนาด 4x4 โดยอ่านเมนูจากจอแสดงผล และผ่านทางคอมพิวเตอร์ซึ่งเชื่อมต่อกับระบบแหล่งจ่ายไฟตรงแบบโปรแกรมได้ผ่านพอร์ทอนุกรมมาตรฐาน RS-232 โดยใช้โปรแกรมสื่อสารข้อมูล เช่น TELIX , PROCOMM PLUS , CROSSTALK ฯลฯ

จากการทำงานคร่าวๆ ที่ได้กล่าวมาแล้ว แหล่งจ่ายแรงดันไฟตรงแบบโปรแกรมได้ จะประกอบด้วยวงจรส่วนต่างๆ ดังนี้

1. ระบบไมโครคอนโทรลเลอร์
2. วงจรเรียงและกรองกระแสสำหรับระบบไมโครคอนโทรลเลอร์
3. วงจรป้องกันกระแสเกิน
4. วงจรหาระดับแรงดัน
5. วงจรสร้างแรงดันอ้างอิง ให้กับวงจรหาระดับแรงดัน
6. วงจรตรวจสอบสถานะของระบบ

ความสัมพันธ์ของแต่ละวงจรแสดงดังบล็อกไดอะแกรมการทำงานในรูป 4.2 สำหรับวงจรแต่ละส่วนจะได้กล่าวถึงหลักการทำงานและการออกแบบวงจรโดยละเอียดต่อไป



รูป 4.2 บล็อกไดอะแกรมการทำงานของแหล่งจ่ายแรงดันไฟตรงแบบโปรแกรมได้

## 4.2 ระบบไมโครคอนโทรลเลอร์

ในโครงการพิเศษนี้เลือกใช้ระบบไมโครคอนโทรลเลอร์ตระกูล MCS-51 ในการควบคุมระบบทั้งหมด เนื่องจากเป็นระบบไมโครคอนโทรลเลอร์ที่เป็นที่นิยมและใช้งานง่าย อีกทั้งมีความยืดหยุ่นในการเลือกใช้ภาษาโปรแกรม เพื่อให้ผู้ใช้สามารถพัฒนาโปรแกรมควบคุมแหล่งจ่าย แรงดันไฟตรงนี้ได้เองด้วยภาษาขั้นสูงเช่น ภาษา C, BASIC เป็นต้น

เนื่องจากระบบไมโครคอนโทรลเลอร์ตระกูล MCS-51 นั้นได้มีผู้ออกแบบไว้หลายระบบด้วยกัน ในโครงการพิเศษจึงเลือกใช้ระบบที่เหมาะสมกับงาน, มีความยืดหยุ่น และสะดวกในการพัฒนาโปรแกรมมากที่สุด ได้แก่ บอร์ดคอนโทรลเลอร์ CP-AT32 ซึ่งบริษัท อีทีที ได้จัดทำขึ้นเพื่อให้เป็นบอร์ดคอนโทรลเลอร์ ที่ใช้ได้อย่างกว้างขวางทั้งในวงการอุตสาหกรรม, การศึกษา, งานควบคุมภายในบ้าน, อาคาร, สำนักงาน เป็นบอร์ดที่ใช้งานง่าย เนื่องจากบอร์ดนี้ผู้ใช้สามารถนำไปเขียนโปรแกรมด้วยภาษาแอสเซมบลี หรือภาษาเบสิก


### 4.2.1 คุณลักษณะพิเศษของบอร์ดคอนโทรลเลอร์ CP-AT32

- ใช้ CPU เบอร์ 80C154 (8032)
- WATCH DOG สามารถเลือกใช้ ทั้งแบบ 8, 16, 32 บิต
- แต่ละพอร์ทสามารถโปรแกรมการ PULL UP ภายในได้ว่าจะให้เป็น HI IMPEDANCE (100K) หรือ LOW IMPEDANCE (10K)
- RS232/RS422 1 CHANNEL
- Real Time Clock ( M6264B OKI )
- PROGRAMMABLE PORT 8255\*3 (72 บิต I/O)
- มีขั้วต่อ LCD ทั้งแบบ CHARACTER และแบบ GRAFFIC
- มีขั้วต่อ KEY BOARD แบบ MATRIX 4 \* 4 (PORT 1 ของ CPU)
- สามารถเพิ่มหน่วยความจำภายนอกได้อีก โดยมีชอกเก็ทให้ 3 ชอกเก็ท สามารถเลือกขนาดและตำแหน่งแอดเดรสได้ ( 8KB / 32KB )

### 4.2.2 รายละเอียดการทำงาน

บอร์ด CPAT 32 นอกจากจะใช้กับ CPU 80C154 ซึ่งเป็นของบริษัท MHS และยังใช้ได้กับ CPU ทุกตัวในตระกูล MCS51 ของ INTEL JP1 เป็นกำหนดว่าจะให้ CPU ปฏิบัติตามโปรแกรมภายในหรือภายนอก โดยถ้าใส่ JUMPER JP1 จะเป็นการ EXECUTE โปรแกรมภายนอก (EXTERNAL CODE)

หน่วยความจำ U3 สามารถเลือกใช้ได้ 2 ขนาด คือ 8KB (2764) และ 32KB (27255) โดยเลือก JP4 ดังรูป 4.3




รูป 4.3 รูปการเซ็ท JP 4 เพื่อเลือกหน่วยความจำ U3

#### 4.2.2.1 แบบของหน่วยความจำ U3

ถูกกำหนดให้เป็นแบบ CODE MEMORY คือ เก็บหน่วยความจำโปรแกรม ไม่สามารถเลือกเป็นอย่างอื่นได้

#### 4.2.2.2 หน่วยความจำ U4


สามารถเลือกได้ 4 เบอร์ คือ 2764 , 27256 , 6264 , 62256 โดยการเลือกการเชื่อมต่อ JUMPER JP 5 ดังนี้



รูป 4.4 การเชื่อมต่อ JUMPER เพื่อเลือกหน่วยความจำ U4

JP 3 จะเป็นตัวเลือก ตำแหน่งเริ่มต้นของหน่วยความจำ U4 โดยเริ่มตั้งแต่ 0000-6000H การใส่ JUMPER 1 ตัว ที่ตำแหน่ง U4 จะมีตำแหน่ง ADDRESS เริ่มต้นที่ตำแหน่งนั้นและมีความยาว 8 KB ตัวอย่างเช่น JP 3 ใส่ JUMPER ตรงตำแหน่ง 2000H เพียงตัวเดียวหมายถึง U4 มีตำแหน่ง ADDRESS ที่ 2000H-3FFFH ดังนั้นการใส่ JUMPER 4 ตัว ตั้งแต่ตำแหน่ง 0000-6000H ตำแหน่ง ADDRESS ของหน่วยความจำ U4 จะเริ่มที่ 0000-7FFFH

JP 11 เป็นตัวเลือกแบบของหน่วยความจำ U4 ว่าจะให้เป็นแบบ CODE MEMORY หรือ COMBINE คือเป็นทั้ง CODE และ DATA ในตัวเดียวกัน




รูป 4.5 การเชื่อมต่อ Jumper JP11 เพื่อกำหนดแบบของหน่วยความจำ U4

หน่วยความจำของ U4 สามารถทำ BACK UP ข้อมูลได้ด้วยการใส่ถ่านแล้วใส่ JUMPER JP10 ข้อควรระวังคือต้องไม่เลือกหน่วยความจำ ที่ตำแหน่ง ADDRESS เดียวกันให้เป็นแบบเดียวกัน เช่น U3 เลือกตำแหน่ง 0000-1FFFH เป็นแบบ CODE จะต้องไม่เลือกหน่วยความจำ U4 ให้เป็นแบบ CODE หรือ COMBINE ที่ตำแหน่ง 0000-1FFFH

4.2.2.3 หน่วยความจำ U5

ถูกกำหนดให้มีตำแหน่งเริ่มต้นที่ 8000-DFFFH โดยเลือกใส่ JUMPER ที่ JP3 ทางด้าน 2 จุดสุดท้าย ส่วน JP6 เป็นตัวเลือกเบอร์ของหน่วยความจำ



รูป 4.6 การเซ็ท Jumper เพื่อกำหนดขนาดหน่วยความจำ U5

หน่วยความจำ U5 ถูกกำหนดให้เป็นแบบ COMBINE


หมายเหตุ : ถึงแม้ว่า ผู้ใช้จะใส่หน่วยความจำขนาด 32K ที่ U5 แต่ CPU จะ ACCESS หน่วยความจำได้เพียง 24K (8000H-DFFFH) ส่วนอีก 8K สุดท้าย (E000H-FFFFH) ถูกกำหนดเป็น อินพุท/เอาต์พุท ซึ่งจะกล่าวต่อไป

4.2.3 อินพุท/เอาต์พุท

CPAT32 มีอินพุท/เอาต์พุทพอร์ตแบบขนาน 8255 ถึง 3 ตัวโดยมีตำแหน่ง ADDRESS ของแต่ละตัวดังนี้

- U6 พอร์ต E080H - E083H
- U7 พอร์ต E0A0H - E0A3H
- U8 พอร์ต E0C0H - E0C3H

พอร์ต 8255แต่ละตัวจะมี CONNECTOR ดังแสดงดังรูป 4.7



รูป 4.7 แสดงตำแหน่ง I / O บนคอนเนคเตอร์

คอนเนคเตอร์ทั้ง 3 ตัวมีการวางตำแหน่งขาต่าง ๆ เหมือนกัน นอกจากนี้ตำแหน่งขาบนคอนเนคเตอร์ยังเหมือนกับขาของ 7210 ซึ่งสามารถอินเทอร์เฟสกับผลิตภัณฑ์ของ อิทีที ได้อีกหลายชนิด เช่น SSRAC , SMCC ET-AD ฯลฯ

#### 4.2.4 RTC : REAL TIME CLOCK

ในงานควบคุมเรื่องเป็นเวลาเป็นสิ่งจำเป็นมาก CPAT32 จึงติดตั้ง CHIP RTC บนบอร์ดด้วย โดยมีรายละเอียดดังนี้

- BASE ADDRESS = 0E0ExH ในที่นี้ x คือ แอสเซอเรสไบท์ที่ตำแหน่งที่กำหนดตำแหน่งต่าง ๆ ในการติดต่อกับ RTC ซึ่งรายละเอียดดูได้จากตารางที่ 4.1


สัญญาณอินเทอร์รัพจาก RTC สามารถเลือกได้ว่าจะให้ขา INTO หรือ INT1 โดย SET ที่ JP7 และที่ขา JP2 เป็นตัวเลือกว่า จะใช้ถ่าน BACK UP หรือไม่ถ้าใช้ BACK UP ให้ใส่ JUMPER ที่ JP2

#### 4.2.5 การติดต่อกับ LCD

CPAT32 สามารถติดต่อกับ LCD ทั้ง CHARACTER TYPE และ GRAPHIC TYPE โดยเวลาใช้กับ LCD รุ่น CHARACTER ซึ่งมี 14V ขาให้ใส่คอนเนคเตอร์ชิดทางด้าน VDD หรือ VSS ส่วนแบบ GRAPHICS จะใช้สัญญาณทุกขา VR1 ทำหน้าที่ปรับ CONTRAST LCD ซึ่งมี JP8 เป็นตัวกำหนดชนิดของ LCD ดังรูป 4.8 ทราานซิสเตอร์ Q1 และ Q2 ทำหน้าที่เป็น NOT GATE



รูป 4.8 (ก) รุ่น GRAPHIC



รูป 4.8 (ข) รุ่น CHARACTER

ตารางที่ 4.1 ตำแหน่งของแอสเซอเรสในการติดต่อกับ Real Time Clock (RTC)

คำแนะนำ : ทุกครั้งที่ต่อ LCD เข้ากับ BOARD ควรใช้มิเตอร์ตรวจสอบความถูกต้องของสายสัญญาณอย่างน้อยที่สุดควรตรวจ VCC และ GROUND ให้ถูกต้อง

##### 4.2.5.1 ตำแหน่งของพอร์ต LCD แบบ CHARACTER (พอร์ต E060H - E063H)


- BASE ADDRESS อยู่ที่ E060H และมีตำแหน่ง อื่น ๆ ดังนี้
- WRITE INSTRUCTION : เขียนคำสั่งต่าง ๆ ให้กับ LCD MODULE ที่พอร์ต E060H
- READ BUSY FLAG & ADDRESS อ่านค่าสถานะและตำแหน่ง CURSOR ที่พอร์ต E061H
- WRITE DATA : เขียน CHARACTER ไปที่ LCD เบอร์พอร์ตคือ E062H
- READ DATA : อ่านข้อมูลที่ตำแหน่ง CURSOR เบอร์พอร์ตคือ E063H

**4.2.5.2 ตำแหน่งพอร์ท LCD แบบ GRAPHIC**


เนื่องจาก LCD แบบ GRAPHIC แบ่งตำแหน่งหน้าจ่ออกเป็น 2 PAGE กำหนดด้วย CS1 และ CS2 (ACTIVE HIGH) บอร์ด CPAT32 ใช้ A1 และ A3 เป็นตัวเลือก PAGE1 และ PAGE 2 ตามลำดับ โดยมีเบอร์พอร์ทดังต่อไปนี้

- BASE ADDRESS อยู่ที่ E060H

PAGE 1	PAGE 2
E064H : WRITE INSTRUCTION	E068H : WRITE INSTRUCTION
E065H : READ STATUS (BUSY FLAG)	E069H : READ STATUS
E066H : WRITE DATA	E06AH : WRITE STATUS
E067H : READ DATA	E06BH : READ DATA




รูป 4.9 (ก) แสดง LCD GRAPHICS



รูป 4.9 (ข) แสดง LCD CHARACTER

**4.2.6 พอร์ทอนุกรม**

พอร์ทอนุกรมสื่อสารข้อมูลแบบอนุกรม เป็นพอร์ทภายในของ CPU ซึ่งติดต่อได้ด้วย SOFTWARE บอร์ด CPAT32 ใช้ไอซี MAX 232 ทำระดับสัญญาณสำหรับ RS232 นอกจากนั้นยังมี RS422 อยู่ในแชนแนลเดียวกันผู้ใช้สามารถเลือกใช้อย่างใดอย่างหนึ่ง ถ้าจะใช้ RS422 ให้ถอดไอซี MAX232 และใส่ไอซี SN75176 ลงไปแทน ในซ็อกเก็ตที่ซ้อนกันอยู่ ดังรูป ซึ่งช่องการสื่อสารข้อมูลจะต่อกันอยู่กับ J2




รูป 4.10 ตำแหน่งของไอซี MAX232 และ 75176

เมื่อผู้ใช้เลือก RS232 จะต้องควบคุมทิศทางของพอร์ทอนุกรมด้วย เนื่องจาก RS422 บนบอร์ด CPAT32 ทำงานแบบ HALF DUPLEX ซึ่งควบคุมทิศทางรับ - ส่งด้วย P1.7 ของ CPU โดยที่

P1.7 = HIGH จะเป็นการส่ง

P1.7 = LOW จะเป็นการรับ

ระยะใช้งานสูงสุดของ RS422 คือ 1200 เมตร เมื่อใช้ SN75176 ในระยะไกล ๆ ควรใส่ RZ ค่าตั้ง  
แต่ 100 โอห์ม - 4K



รูป 4.11 แสดง RZ ที่ความเร็วในการส่งต่าง ๆ

#### 4.2.7 สัญญาณ MREQ , IORQ , COMBINE

เนื่องจาก CPU ในตระกูล MCS51 จะไม่มีสัญญาณ MREQ และ IORQ แต่บอร์ด CPAT32 ต้องสนับสนุนบอร์ดอินเตอร์เฟส Z80 ด้วยดังนั้น จึงต้องสร้างสัญญาณ MREQ เทียมขึ้นมา โดยนำสัญญาณ RD และ WR ของ CPU มา AND กันด้วย D6, D7

สัญญาณ IORQ เทียมสร้างขึ้นโดย IC U10 ขา 4 เมื่อใดก็ตามที่โปรแกรมอ้างถึงหน่วยความจำ ExxxxH แล้วที่ขา 4 ของ U10 จะ ACTIVE (LOW) บอร์ด CPAT32 ใช้สัญญาณนี้แทน IORQ

สัญญาณ COMBINE เมื่อผู้ใช้ไม่ต้องการแยกหน่วยความจำออกเป็น 2 PAGE คือ DATA MEMORY และ CODE MEMORY ก็ทำได้ด้วยนำสัญญาณ RD มาทำการ AND กับสัญญาณ PSEN เพื่อเป็นสัญญาณในการอ่านหน่วยความจำต่อไป

#### 4.2.8 การติดตั้ง MEMORY และ PORT

หน่วยความจำถูกติดตั้งด้วย U10 ซึ่งมีตำแหน่ง ADDRESS ตั้งแต่ 0000-DFFFH ที่ E000H เป็นต้นไปจะเป็นการติดต่อกับพอร์ท ซึ่งแอสแตริสค์ที่ตำแหน่งจะถูกติดตั้งด้วย U9 อีกทีหนึ่ง

#### 4.2.9 การติดตั้งหน่วยความจำ (MEMORY INSTALLATION)

U3 : 2764 / 27256 เลือกใช้โดย JP4

- ตำแหน่งแอสแตริสค์
- 0000 - 1FFFH สำหรับ 2764
- 0000 - 7FFFH สำหรับ 27256
- U3 CODE MEMORY

U4 : 6264 / 62256 / 2764 / 27256 เลือกเบอร์ด้วย JP5

- ตำแหน่งแอสเตอรอส
- 0000 - 1FFFFH สำหรับ 2764 / 6264
- 0000 - 7FFFFH สำหรับ 27256 / 62256
- ชนิดของหน่วยความจำ CODE , DATA COMBINE เลือกได้โดย JP11
- ตำแหน่งและขนาดของหน่วยความจำ เลือกโดย JP3

U5 : 6264 / 62256 / 2764 / 27256 เลือกเบอร์ด้วย JP6

- ตำแหน่งแอสเตอรอส
- 8000 - 9FFFFH สำหรับ 6264 / 2764
  - 8000 - DFFFFH สำหรับ 2764 / 27256
  - เลือกขนาดและตำแหน่งของหน่วยความจำด้วย JP3
  - ชนิดของหน่วยความจำเป็นแบบ COMBINE (CODE + DATA)

#### 4.2.10 การติดตั้ง ET - BASIC CPAT-32

บอร์ด CPAT32 สามารถใช้ร่วมกับชุดภาษาเบสิก CP32 - BASIC32 ทั้ง VERSION 2.0 และ VERSION 3.0 โดยการติดตั้งดังนี้

- U3 - ใส่ CP32 - BASIC32  
- ใส่ JUMPER แบบ 27256
- U4 - ใส่ RAM 6264 / 62256  
- เลือกแอสเตอรอสเริ่มต้นที่ 0000  
- เป็นหน่วยความจำแบบข้อมูล (DATA)

U5 - ใช้หรือไม่ใช้ก็ได้

ในกรณีที่ผู้ใช้เลือกใช้ CP32 - BASIC32 V3.0 จะสามารถโปรแกรมอีมูมิออน ได้ถ้ามี บอร์ด EPP ต่อร่วมกับบออยู่ทาง Z80 BUS ของบอร์ด CPAT32

#### 4.2.11 JUMPER

JP1 โปรแกรมภายในหรือภายนอก CPU

JP2 ใส่เพื่อ BACK UP วงจร RTC

JP3 กำหนดตำแหน่งและขนาดของหน่วยความจำของ U4 และ U5 (ดูรายละเอียด U4, U5)

JP4 เลือกบอร์ดของหน่วยความจำ U3 (2764, 27256)

- JP5 เลือกชนิดและเบอร์ ของหน่วยความจำ U4
- JP6 เลือกชนิดและเบอร์ ของหน่วยความจำ U5
- JP7 เลือกการ INTERRUPT ของ RTC
- JP8 เลือกการปรับ CONTRAST ของ LCD แบบ CHARACTER หรือ GRAPHIC
- JP9 เลือกสัญญาณ RESRT ( + , - ) ให้กับคอนเนคเตอร์ EXP1 - EXP4
- JP10 BACK UP U4
- JP11 เลือกชนิดของหน่วยความจำ U4


#### 4.2.12 การ BACK UP ข้อมูล

เมื่อต้องการ BACK UP ข้อมูล U4 (เมื่อใช้ RAM )หรือใช้ RTC ต้องใส่แบตเตอรี่ขนาด 3.6V เพื่อเลี้ยงส่วนของ RAM U4 หรือ RTC U15 ในกรณีที่ผู้ใช้ใส่แบตเตอรี่แบบชาร์จได้ (NI - CAD) ต้องใส่ R - CHARGE ขนาด 330 โอห์ม (ดูวงจรประกอบ)

ทั้งนี้เมื่อเวลาจ่ายไปเข้าบอร์ดกระแสชาร์จจะไหลผ่าน D1 หรือ D11 ผ่าน R -CHARGE นี้เข้าสู่แบตเตอรี่

#### 4.2.13 ตำแหน่ง IC , JUMPER CONNECTOR ต่าง ๆ

เนื่องจากบอร์ดมี JUMPER และ CONNECTOR ต่างๆ มากมาย ซึ่งอาจจะลำบากในการค้นหา จึงได้นำรูปมาแสดงไว้ ซึ่งในรูปจะแสดงตำแหน่งไอซีและ JUMPER ไว้ ข้อสังเกตคือคอนเนคเตอร์และ JUMPER จะมีจุดสังเกตมา 1 เอาไว้เพื่อให้เป็นจุดอ้างอิงในการหาค่าต่าง ๆ



รูป 4.12 แสดงตำแหน่งไอซีและ Jumper ของบอร์ดไมโครคอนโทรลเลอร์ CPAT-32

#### 4.3 วงจรเรียงและกรองกระแสสำหรับระบบไมโครคอนโทรลเลอร์ (Rectifier circuit)

เนื่องจากระบบไมโครคอนโทรลเลอร์ CP-AT32 มีวงจรรักษาระดับแรงดัน 5 โวลต์อยู่ในวงจรแล้ว ผู้ใช้เพียงแต่ป้อนแรงดันไฟตรงขนาด 10 โวลต์ให้แก่ระบบ CP-AT32 ก็สามารถใช้งานได้

ระบบไมโครคอนโทรลเลอร์ CP-AT32 ต้องการกระแสประมาณ 850mA และเนื่องจากจะมีระบบแปลงสัญญาณอนาลอกเป็นดิจิตอล และแปลงสัญญาณดิจิตอลเป็นอนาลอก เชื่อมต่ออยู่ ซึ่งจะใช้แรงดันไฟตรง 5 โวลต์จากระบบไมโครคอนโทรลเลอร์ด้วย ดังนั้นจึงเมื่อกระแสของแรงดันไฟตรง 5 โวลต์ไว้ประมาณ 1 A. และเพื่อให้แรงดันไฟตรงมีค่าแรงดันกระแสที่น้อย ดังนั้นจึงเลือกใช้วงจรเรียงกระแสแบบฟูลเวฟ และกรองแรงดันด้วยตัวเก็บประจุที่มีขนาดค่อนข้างใหญ่

ค่าแรงดัน AC ของขดทุติยภูมิของหม้อแปลง จะมีค่าเท่ากับ แรงดันเอาต์พุตที่ต้องการ รวมกับแรงดันตกคร่อมไดโอดเรียงกระแส ทารด้วย รากที่สองของสอง ดังสมการ

$$V_{ac} = \frac{V_{out} + V_{diode}}{\sqrt{2}}$$

เท่ากับ

$$V_{ac} = \frac{10 + 1.4}{\sqrt{2}} = 8.06$$

ดังนั้น ใช้หม้อแปลงที่มีแรงดันทางขดทุติยภูมิ 8 Vac. สามารถจ่ายกระแสได้ 1.5 A.

ไดโอดเรียงกระแสจะต้องทนแรงดันได้มากกว่าแรงดันที่ขดหม้อแปลงจ่ายออกมาและทนกระแสได้มากกว่ากระแสที่โหลดต้องการ ดังนั้น จึงเลือกใช้ไดโอดที่ทนกระแส 4A. และทนแรงดัน 200 V.

การเลือกตัวเก็บประจุกรองกระแส จะต้องกำหนดแรงดันกระแสเพื่อมสูงสุด ( $V_{ripple\ max}$ ) เมื่อกรองกระแสแล้วเสียก่อน และนำไปคำนวณ โดยสูตร

$$C = \frac{I_{max}}{f \times V_{ripple}}$$

เมื่อ  $C$  = ค่าความจุของตัวเก็บประจุ มีหน่วยเป็น ไมโครฟารัด


$f$  = ความถี่ฟูลเวฟของไฟฟ้าที่ใช้ในบ้าน มีค่าเท่ากับ 100 Hz.

$I_{max}$  = กระแสสูงสุดที่โหลดต้องการ มีหน่วยเป็น มิลลิแอมป์

ถ้ากำหนดให้  $V_{ripple\ max}$  มีค่า 1 โวลต์ และกระแสโหลดสูงสุดมีค่า 1 แอมป์ แทนค่าในสูตร จะได้ว่า

$$C = \frac{1000mA}{100Hz \times 1V} \mu F. = 10,000 \mu F$$

ตัวเก็บประจุจะต้องทนแรงดันได้อย่างน้อย 1.5 เท่าของแรงดันไฟตรง ดังนั้น จึงเลือกใช้ตัวเก็บประจุขนาด 10,000 ไมโครฟารัด และทนแรงดันได้ 25 โวลต์



รูป 4.13 แสดงวงจรเรียงและกรองกระแสสำหรับระบบไมโครคอนโทรลเลอร์

#### 4.4 แหล่งจ่ายแรงดันไฟตรง $\pm 15V$ และแรงดันอ้างอิง $-10V$ .

แรงดันไฟตรง  $\pm 15V$  ใช้จ่ายเป็นไฟเลี้ยงให้กับระบบแปลงสัญญาณอนาลอกเป็นดิจิทัล และแปลงสัญญาณดิจิทัลเป็นอนาลอก ซึ่งใช้ไอซีรักษาระดับแรงดัน 3 ขา เบอร์ 7815 และ 7915 รักษาระดับแรงดันไฟบวกและไฟลบตามลำดับ และแรงดันไฟตรง  $-10V$  ใช้เป็นแรงดันอ้างอิงให้กับตัวแปลงสัญญาณดิจิทัลเป็นอนาลอก สำหรับแรงดัน  $-10V$  นี้ จะได้จากการนำแรงดัน  $-15V$  ที่ได้จากเอาต์พุทของ 7915 ไปป้อนให้ไอซีรักษาระดับแรงดัน 3 ขาแบบปรับค่าได้ เบอร์ LM337T เพื่อปรับให้แรงดันลดลง

การเลือกใช้หม้อแปลง, ไดโอดเรียงกระแส, ตัวเก็บประจุกรองกระแส จะใช้หลักการเดียวกันกับวงจรเรียงและกรองกระแสสำหรับระบบไมโครคอนโทรลเลอร์ที่ได้กล่าวมาข้างต้นแล้ว แต่จะต้องใช้หม้อแปลงที่มีจุดต่อกลาง (Center tap) เพื่อเป็นกราวด์ ดังแสดงในวงจร

#### 4.5 วงจรป้องกันกระแสเกิน (Over current protection circuit)

วงจรป้องกันกระแสเกิน ทำหน้าที่ป้องกันวงจรส่วนอื่นๆ จากความเสียหายเนื่องจากการลัดวงจรทางเอาต์พุท หรือการที่โหลดดึงกระแสมากเกินไป โดยตรวจสอบกระแสไหลลัดว่าเกินกว่าที่ตั้งไว้หรือไม่ ถ้าเกินกว่าที่ตั้งไว้ จะตัดแรงดันทางเอาต์พุททันที

วงจรป้องกันกระแสเกิน ประกอบด้วยสองส่วน คือ

4.5.1 ส่วนตรวจจับกระแส (Sensor) ใช้การตรวจจับแรงดันที่ตกคร่อมตัวต้านทานที่กระแสไหลลัดไหลผ่าน ประกอบด้วยทรานซิสเตอร์ PNP เบอร์ BC557 และมี R ค่าหนึ่งเป็นตัวตรวจจับกระแส โดย  $R_{sensor}$  ต่ออยู่ระหว่างขา E กับ B ของทรานซิสเตอร์ เมื่อแรงดันที่ตกคร่อมตัวต้านทานมีค่ามากพอที่จะทำให้ทรานซิสเตอร์ทำงาน ทรานซิสเตอร์ก็จะนำกระแส ค่าของ  $R_{sensor}$  ตัวนี้คำนวณจากค่า  $V_{BE(on)}$  ของทรานซิสเตอร์และกระแสไหลลัดสูงสุดที่กำหนดขึ้นตามสมการ

$$R_{sensor} = V_{BE(ON)} / I_{MAX}$$

4.5.2 ส่วนป้องกันกระแสเกิน (Protect) ประกอบด้วย Relay , LED เป็นส่วนแสดงผลว่าวงจรป้องกันกระแสเกินทำงาน และ SCR ( Silicon Control Rectifier ) ซึ่งจะเป็นสวิตช์เปิดให้กระแสไหลผ่าน LED และ ขดลวดของรีเลย์



ดังนั้น  $R_7 = \text{แรงดันที่ตกคร่อม} / \text{กระแสที่ไหลผ่าน}$   
 $= (23.75 - 12) \text{ V} / 30 \text{ mA}$   
 $R_7 = 391.667 \text{ ohm} \cong 500 \text{ ohm}$ .

คำนวณค่า  $R_6$  ( ตัวต้านทานจำกัดกระแส LED )

กำหนดให้ LED มีแรงดันตกคร่อม 3 โวลต์ และมีกระแสไหลผ่าน 20mA.  
 แรงดันตกคร่อม  $R_6$  มีค่าเท่ากับ  $23.75 - 3 = 20.75$  โวลต์

$$R_6 = 20.75 \text{ V} / 20 \text{ mA} = 1037.5 \text{ ohm} \cong 1 \text{ k ohm}$$

คำนวณค่า  $R_{10} - R_{12}$

แรงดันที่ขา E ของทรานซิสเตอร์ =  $25.45 \text{ V} - 0.7 \text{ V} = 24.75 \text{ V}$ .

เพื่อให้ซีเนอริไดโอดทำงานได้เต็มที่ กำหนดแรงดันตกคร่อม  $R_{11} = 5 \text{ V}$ .

ดังนั้น แรงดันตกคร่อม  $R_1 = 24.75 - V_{ce}(\text{sat}) - \text{แรงดันตกคร่อม } R_2$   
 $= 24.75 - 0.3 - 5$   
 $= 19.45 \text{ V}$ .

กำหนดให้มีกระแสไหลผ่าน  $R_{10}$  ประมาณ 5 mA.

ดังนั้น  $R_{10} = 19.45 / 5 \text{ mA} = 3890 \text{ ohm} \cong 3.9 \text{ k ohm}$ .

กำหนดให้มีกระแสไหลผ่าน  $R_{11}$  ประมาณ 0.5 mA.

ดังนั้น  $R_{11} = 5 / 0.5 \text{ mA} = 10,000 \text{ ohm} \cong 10 \text{ k ohm}$ .

พิจารณาเมื่อมีกระแสไหลผ่าน  $R_{10}$  และ  $R_{11}$  จะมีกระแส 4.5mA. ไหลผ่าน  $R_{12}$

**4.6 วงจรรักษาระดับแรงดัน ( Voltage Regulator circuit )**


วงจรรักษาระดับแรงดัน ทำหน้าที่รักษาระดับแรงดันทางเอาต์พุตให้มีค่าคงที่เสมอ โดยทั่วไปแล้วจะนิยมใช้ ไอซีเรกูเลเตอร์ 3 ขา ตระกูล 78XX หรือ 79XX สำหรับรักษาระดับแรงดันไฟบวกและไฟลบที่มีค่าคงที่ตามลำดับ หรือ ไอซีเรกูเลเตอร์ 3 ขา ตระกูล LM317 และ LM337 สำหรับรักษาระดับแรงดันไฟบวกและไฟลบที่สามารถปรับค่าได้ แต่ไอซีเรกูเลเตอร์ตระกูล LM3XX สามารถปรับค่าแรงดันได้ในช่วง 1.25 - 37 โวลต์ ถ้าต้องการปรับแรงดันให้ต่ำลงถึงศูนย์ จะต้องมียังวงจรเพิ่มเติม ซึ่งจะยุ่งยาก และค่าแรงดันที่ได้จะไม่ละเอียดนัก ขึ้นอยู่กับความละเอียดของความต้านทานปรับค่าได้ ที่ใช้เป็นตัวปรับค่าแรงดัน ซึ่งไม่สะดวกต่อผู้ใช้ที่ต้องการความละเอียดนัก

ดังนั้น เพื่อให้ผู้ใช้สามารถปรับระดับแรงดันได้อย่างละเอียด และมีคุณสมบัติในการรักษาระดับแรงดันและกระแสที่ดี ในโครงการพิเศษนี้จึงเลือกใช้ไอซีเรกูเลเตอร์เบอร์ MC1466L ซึ่งเป็นไอซีเรกูเลเตอร์ ที่ออกแบบมาให้มีคุณสมบัติระดับเพาเวอร์ซัพพลายประจำห้องแลป ควบคุมได้ทั้งแรงดันและกระแส จะออกแบบให้จ่ายแรงดันเอาต์พุตได้สูงเพียงใดก็ได้ โดยจะจำกัดอยู่ที่แรงดันเบรกดาวน์ของทรานซิสเตอร์ที่นำมาต่อเป็นซีร์ส์พาสส์ รูปร่างภายนอกของ MC1466L เป็น DIP เซรามิก 16 ขา มี คุณสมบัติคร่าว ๆ ดังนี้

- เรกูเลเตอร์ทั้งด้านแรงดันและกระแสโดยมีอโตเมติก ครอสส์โอเวอร์
- ไลน์เรกูเลชัน ( Line regulation ) 0.02%+1.0 mV
- โหลดเรกูเลชัน ( Load regulation ) 0.01%+1.0 mV
- เคอร์เรนต์เรกูเลชัน ( Current regulation ) 0.1%+1.0 mA
- เอาต์พุตสามารถปรับแรงดันได้ถึง 0 โวลต์
- มีแรงดันอ้างอิงภายใน
- มีแหล่งจ่ายกระแสภายในที่ปรับค่าได้

**MC1466L** ประกอบด้วยส่วนสำคัญดังนี้

**4.6.1 ส่วนสร้างแรงดันคงที่ภายใน (Internal voltage regulator) มีวงจรมายในดังรูป 4.15**




รูป 4.15 แสดงวงจรแรงดันคงที่ภายในไอซี MC1466L

จากรูป 4.15 เป็นการรักษาแรงดันโดยใช้การป้อนกลับแบบลบที่ใช้ในวงจรรักษาแรงดันแบบอนุกรมทั่วไป โดยมีตัวต้านทานที่ประต้วซีเนอร์ไดโอด (7.25V) 1 ตัวบวกกับไดโอดอีก 3 ตัวเพื่อการชดเชยแรงดันตามการเปลี่ยนแปลงของอุณหภูมิ เนื่องจากสัมประสิทธิ์การเปลี่ยนแปลงตามอุณหภูมิของไดโอดที่มีทิศทางตรงข้ามกัน ( $dV_{BE}/dt = -2 \text{ mV/C}$ ) การทำงานของวงจรสามารถอธิบายคร่าว ๆ ได้ดังนี้

สมมติให้วงจรนี้จ่ายแรงดันคงที่ค่าหนึ่งให้กับโหลดที่ต้องการกระแสเท่ากับ  $I_{OUT}$  และกระแสคอลเลคเตอร์ของ  $Q_1$  ที่ไปควบคุมกระแส  $I_{OUT}$  มีค่าเท่ากับ  $I_0$  เมื่อเกิดการเปลี่ยนแปลงของโหลดในทิศทางลดลง หรือโหลดต้องการกระแสมากขึ้น เพื่อรักษาระดับแรงดันที่เอาต์พุตของวงจร ในช่วงแรกศักดาที่ขาเบส ( $V_A$ ) ของ  $Q_2$  จะมีค่าลดลงจากตอนแรกแต่ศักดาที่ขาเบสของ  $Q_1$  มีค่าคงที่ที่มีผลทำให้  $Q_1$  นำกระแสคอลเลคเตอร์มากขึ้น (กระแสคอลเลคเตอร์  $Q_2$  ลดลง) ซึ่งจะเกิดทิศทางที่ทำให้กระแสเอาต์พุตมีค่าสูงขึ้น จนถึงจุดที่เป็นสภาวะคงตัวของวงจรแรงดันที่เอาต์พุตของวงจรก็สามารถจะรักษาให้มีค่าคงที่ได้ที่โหลดค่าที่เปลี่ยนแปลงนี้ ส่วนกรณีที่โหลดมีค่าเปลี่ยนแปลงในทิศทางเพิ่มขึ้น ก็สามารถอธิบายกลไกการรักษาระดับแรงดันของวงจรได้ในทำนองเดียวกัน

จากคุณสมบัติของวงจรที่มีการป้อนกลับแบบลบ ซึ่งพยายามที่จะทำให้ประมาณทางอินพุตกับปริมาณที่ป้อนกลับมาจากเอาต์พุต (โดยที่ปริมาณทั้งสองเป็นชนิดเดียวกัน) มีค่าใกล้เคียงกันที่สุด เราจะได้วงจรในรูป  $Q_1$  และ  $Q_2$  เป็นวงจรขยายความแตกต่างซึ่งมีอินพุตเป็นศักดาที่ขาเบสของ  $Q_1$  ( $V_B$ ) และป้อนกลับเอาต์พุตมาเป็นลบที่ขาเบสของ  $Q_2$  ( $V_A$ ) ทำให้เราสามารถทำนายศักดาเอาต์พุตของ วงจรโดยให้  $V_A = V_B$  (ในความเป็นจริงจะมีความแตกต่างกันของศักดาค่าหนึ่ง) หน้าที่ของส่วนสร้าง แรงดันคงที่ภายในของ IC เบอร์นี้ก็เป็นแหล่งอ้างอิงในการสร้างส่วนจ่ายกระแสอ้างอิง และศักดา อ้างอิงของส่วนจ่ายกระแสไบอัสแกว่งจรขยายที่ควบคุมแรงดันและกระแส เพื่อที่จะทำให้ส่วนต่างๆ เหล่านี้มีค่าของกระแสที่ไม่ขึ้นกับศักดาอินพุตที่ใช้เลี้ยงวงจร ( $V_{AUX}$ ) ส่วนจ่ายกระแสอ้างอิงและศักดาของวงจร แสดงดังรูป 4.16 จะเห็นว่าวงจรนี้จ่ายกระแสอ้างอิงใช้ศักดาสำหรับควบคุมจากส่วนสร้างศักดาอ้างอิงภายใน ซึ่งมีการชดเชยทางอุณหภูมิอยู่แล้ว กระแส  $I_{ref}$  สามารถคำนวณอย่างคร่าว ๆ ได้

$$I_{ref} = \frac{V_z - V_{BE}}{R_{set}}$$




รูป 4.16 แสดงวงจรส่วนจ่ายกระแสอ้างอิงและคักดาของวงจร

โดยสมมติว่ากระแสคอลเลคเตอร์ NPN ทรานซิสเตอร์ ( $Q_4$ ) ช่วยให้กระแสเบสของ  $Q_3$  มีค่าน้อยมาก เนื่องจากคุณสมบัติของ  $Q_3$  ซึ่งเป็น PNP แบบแลทเทอร์รอลนั้นมีความเบต้าต่ำเกินไปถ้าไม่ใช้วงจรแบบคอมโพสิต NPN-PNP ดังในรูป 4.16 แล้วกระแส  $I_{ref}$  ที่ต้องการอาจจะต้องอาศัยกระแสเบสของ PNP ทรานซิสเตอร์ในปริมาณมาก ทำให้สมการในการคำนวณไม่สามารถตัดกระแสส่วนนี้ไปได้

1. กระแสอ้างอิงที่เพิ่มทุก 1 มิลลิแอมป์ทำให้เกิดการสูญเสียที่ตัวไอซีเพิ่มขึ้นประมาณ 11 mW
2. กระแสไบอัสที่ขาเบสของวงจรมีความแตกต่างที่ใช้ควบคุมแรงดันเอาต์พุต มีค่าประมาณ 3 ไมโครแอมป์ ซึ่งเห็นว่าจำเป็นต้องใช้กระแสอ้างอิงให้มีค่ามากกว่า 3 ไมโครแอมป์อย่างน้อยสองเท่า (เนื่องจากกระแสไบอัสของวงจรมีความแตกต่างมาจากส่วนของกระแสอ้างอิงนี้ )


#### 4.6.2 ส่วนควบคุมแรงดันและกระแสเอาต์พุต




รูป 4.17 แสดงหลักการเบื้องต้นของการควบคุมแรงดัน

หลักการเบื้องต้นของการควบคุมแรงดัน แสดงดังรูป 4.17 ทรานซิสเตอร์ชนิด NPN จะต่ออนุกรมกับแรงดันที่ยังไม่ได้รับหาระดับแรงดัน  $V_{in}$  เป็นตัวผ่านกระแสและแรงดันไปยังเอาต์พุท โดยมีวงจรรขยายความแตกต่าง (Differential amplifier) เป็นตัวควบคุมการทำงานของทรานซิสเตอร์อีกครั้งหนึ่ง โดยทำการเปรียบเทียบแรงดันเอาต์พุทกับแรงดันอ้างอิง ในทันทีที่มีการเปลี่ยนแปลงทางเอาต์พุท วงจรรขยายความแตกต่างจะพยายามปรับให้เข้าสู่สภาวะปกติทันที วงจรควบคุมแรงดันภายในไอซี MC1466L ในการควบคุมแรงดันเอาต์พุทให้คงที่แสดงดังรูป 4.18 จะเห็นได้ว่า วงจรรขยายความแตกต่างนี้อาศัยการป้อนกลับแบบลบในการรักษาค่าแรงดันเอาต์พุท ( $V_{OUT}$ ) ให้คงที่

วงจรรควบคุมกระแสให้คงที่ของไอซี แสดงวงจรได้ดังรูป 4.19 ซึ่งใช้หลักการเดียวกันกับวงจรรควบคุมแรงดัน โดยอ่านค่าแรงดันจากตัวต้านทานตรวจจับกระแสเอาต์พุท



รูป 4.18 แสดงวงจรรักษาระดับแรงดันของ MC1466L



รูป 4.19 แสดงวงจรรควบคุมกระแสของ MC1466L

จากรูป 4.19 จะเห็นอีกครั้งหนึ่งว่าวงจรใช้การป้อนกลับแบบลบในการควบคุมกระแส  $I_L$  ให้คงที่ ซึ่งอธิบายง่าย ๆ คือ

- ในขณะที่  $I_L \cdot R_{sense}$  น้อยกว่าค่า  $V_2$  (กำหนดจากภายนอกไอซี) วงจรควบคุมกระแสส่วนนี้จะไม่ทำงาน แต่จะปล่อยให้วงจรควบคุมแรงดันทำงานตามปกติ คือ รักษาแรงดันให้คงที่ตาม  $V_{ref}$

- ในกรณีที่ค่า  $I_L \cdot R_{sense}$  มีค่าสูงมากกว่า  $V_2$  วงจรควบคุมกระแสนี้จะทำงานทันที โดยจากรูป 4.19 จะเห็นได้ชัดว่าวงจรควบคุมให้ค่า  $I_L \cdot R_{sense}$  มีค่าประมาณเท่ากับศักดา  $V_2$  ซึ่งกลไกนี้เป็นผลจากการป้อนกลับแบบลบ สรุปคือ จะสามารถควบคุมกระแสสูงสุดของวงจรได้ตามสมการ


$$I_{L(max)} = V_2 / R_{sense}$$

และเมื่อศักดา  $V_2$  สามารถปรับค่าได้ จึงสามารถปรับการจำกัดกระแสของวงจรควบคุมแรงดันได้คงที่

จากวงจรควบคุมแรงดันและวงจรควบคุมกระแส ที่อาศัยวงจรรักษาความแตกต่าง และการป้อนกลับแบบลบ เป็นกฎเกณฑ์สำคัญ ซึ่งจะเห็นได้ว่าวงจรทั้งสองทำงานไม่พร้อมกัน โดยในขณะที่กระแสเอาท์พุทของวงจรรักษาแรงดันแรงดันมีค่าน้อยกว่าค่ากระแสที่จำกัดไว้ วงจรควบคุมแรงดันจะทำงาน ส่วนวงจรควบคุมกระแสจากรูป 4.19 จะเห็นได้ว่าศักดา  $V_2$  มากกว่าค่า  $I_L \cdot R_{sense}$  ซึ่งเป็นผลให้ศักดาที่คอลเลคเตอร์ของ  $Q_9$  ต่ำลงมากจนไม่สามารถควบคุมการทำงานของวงจรรักษาแรงดันได้ เนื่องจาก ไดโอด (ส่วนวงจร "OR" ) อยู่ในสภาวะไบอัสย้อนกลับ

ในทางกลับกัน ถ้ากระแส  $I_L$  มีค่ามากจน  $I_L \cdot R_{sense}$  มากกว่าศักดา  $V_2$  แล้ว จะเห็นได้ว่าศักดาที่คอลเลคเตอร์ของ  $Q_1$  ในวงจรควบคุมกระแสจะสูงขึ้นมากจนสามารถควบคุมการทำงานของวงจรรักษาแรงดันได้ (ไดโอดถูกไบอัสไปข้างหน้า ) ซึ่งในขณะนี้เรียกวงจรนี้ว่า วงจรควบคุมกระแส

#### 4.6.3 ขั้นตอนการออกแบบและข้อพิจารณาเบื้องต้น



รูป 4.20 แสดงวงจรเบื้องต้นในการออกแบบวงจรรักษาแรงดันด้วย MC1466L

#### 4.6.3.1 แรงดันคงที่ (กระแสเปลี่ยนแปลง)

สำหรับการทำงานที่แรงดันคงที่ แรงดันเอาต์พุต  $V_0$  ได้จาก  $V_0 = (I_{REF})(R_2)$  เมื่อ  $R_2$  เป็นค่าความต้านทานจากขา 8 ลงกราวด์ และ  $I_{REF}$  เป็นกระแสเอาต์พุตที่ออกจากขา 3 กระแส  $I_{REF}$  ที่แนะนำคือ 1.0 mA ค่า  $R_1$  เป็นตัวกำหนดกระแส  $I_{REF}$  คือ  $I_{REF} = 8.5/R_1$  เมื่อ  $R_1$  คือความต้านทานระหว่างขา 2 และ ขา 12

#### 4.6.3.2 กระแสคงที่ (แรงดันเปลี่ยนแปลง)

สำหรับการทำงานที่กระแสคงที่

- 1) เลือกค่า  $R_S$  ให้ได้แรงดันตกคร่อม 250 mV ที่กระแสออกสูงสุด  $I_{max}$
- 2) ปรับความต้านทาน  $R_3$  เพื่อกำหนดกระแสเอาต์พุตที่ต้องการจาก 0 ถึง  $I_{max}$

4.6.3.3 ถ้า  $V_{in}$  มีค่าสูงกว่า 20 V<sub>dc</sub> ไดโอด  $D_2$ ,  $D_3$  และ  $D_4$  จำเป็นต้องใช้เพื่อป้องกัน MC1466L ขณะลัดวงจร หรือเกิดทรานเซียนต์

4.6.3.4 ในงานที่ต้องการให้มีสัญญาณรบกวนต่ำมากๆ ที่เอาต์พุตตัวต้านทาน  $R_2$  ต้องบาย-พาสด้วยตัวเก็บประจุ  $C_1$  (0.1 ถึง 2.0 ) และจำเป็นต้องมี  $D_1$  เพิ่มเข้าไปเพื่อป้องกัน เมื่อเกิดการลัดวงจร

4.6.3.5 ไดโอด  $D_5$  มีไว้ป้องกัน MC1466L จากกรณีที่การทำงานของทรานซิสเตอร์ที่ต่ออยู่กับ ขา 5 เกิดผิดปกติ, เสียหาย หรือลัดวงจร

4.6.3.6 วงจร RC เน็ตเวิร์กที่ขา 5 และ 6 (10 pF, 240 pF และ 1.2 k ) ใช้สำหรับการชดเชยให้วงจรมีการตอบสนองต่อการเปลี่ยนแปลงของกระแสได้เร็วขึ้น ค่าที่กำหนดให้นี้ใช้ได้กับทุกงาน แต่ตัวเก็บประจุ 10 pF อาจไม่ต้องใช้ก็ได้ ถ้าค่า  $f_T$  ของ  $Q_1$  และ  $Q_2$  สูงกว่า 0.5 MHz

4.6.3.7 เมื่อใช้งานแบบรีโมตเซนส์ ขั้วเซนส์บวก (ขา 9) จะต่อไปยังขั้วบวกของโพลด โดยสายแยกต่างหาก และขั้วเซนส์ลบ ( ดั้นลงกราวด์ของ  $R_2$  ) ต่อไปยังขั้วลบของโพลดโดยสายแยกต่างหากเช่นกัน

4.6.3.8 ตัวเก็บประจุ  $C_0$  หาค่าได้โดยใช้ความสัมพันธ์

$$C_0 = (100 \text{ uF}) \times I_L(\text{max})$$

เมื่อ  $I_L(\text{max})$  เป็นกระแสโพลดสูงสุด มีหน่วยเป็นแอมแปร์

4.6.3.9 ตัวเก็บประจุ  $C_2$  จำเป็นต้องมีสำหรับการชดเชยค่าภายในให้แก่ MC1466L

4.6.3.10 เพื่อให้การรักษาระดับแรงดันให้ผลดีที่สุด กระแสที่ออกจากขา 5 หรือ  $I_5$  จะต้องไม่สูงกว่า 0.5 mA ดังนั้นจึงจำเป็นต้องเลือก  $Q_1$  และ  $Q_2$

$$\frac{I_{max}}{\beta_1 \beta_2} \leq 0.5 \text{ mA.}$$

เมื่อ  $\beta_1 =$  อัตราขยายกระแสต่ำสุดของ


$\beta_2 =$  อัตราขยายกระแสต่ำสุดของ

และ  $I_{max} =$  กระแสสูงสุดเมื่อลัดวงจรที่โพลด

ทั้งนี้ ขา 5 สามารถจ่ายกระแสได้สูงถึง 1.5mA แต่การที่สูงกว่า 0.5 จะทำให้ความสามารถในการรักษา ระดับแรงดันลดลง

**4.6.3.11 ควรจะมีไดโอด  $D_6$  เพื่อป้องกัน MC1466L เสียหาย** เมื่อแรงดันเอาต์พุต  $V_O$  สูงกว่า 150 โวลต์และไดโอดจะต้องมีอัตราทนแรงดันย้อนกลับสูงกว่าแรงดันเอาต์พุต

**4.6.3.12 ในงานที่ต้องการปรับค่า  $R_2$  ลดลงอย่างรวดเร็วได้** แนะนำให้แทนไดโอด  $D_3$  ด้วย  $Q_3$  และ  $R_4$  ดังวงจรในรูป 4.21



รูป 4.22 แสดงวงจรที่ใช้ไดโอดแทน  $D_3$

ลักษณะเช่นนี้เป็นการป้องกัน  $R_2$  จากกระแสที่ติสซาร์จจาก  $C_0$  ค่าของ  $R_4$  หาได้จาก  $R_4 = R_2 / 10$  และทรานซิสเตอร์  $Q_3$  จะต้องเลือกให้มีค่า  $V_{(BR)CEO} > V_O$


สำหรับในโครงการพิเศษนี้ จัดให้ MC1466L ทำงานในโหมด Remote Programming โดยแรงดันอ้างอิง ( $V_{ref}$ ) ได้มาจากวงจรแปลงสัญญาณดิจิทัลเป็นอนาลอกซึ่งจะได้กล่าวรายละเอียดต่อไป ดังนั้น ในวงจรนี้จึงไม่ใช่แหล่งจ่ายกระแสคงที่ภายในของ MC1466L ในการสร้างแรงดันอ้างอิง ทำให้ไม่จำเป็นต้องต่อ  $R_1$  ระหว่างขา 2 กับขา 12 และไม่ต้องเชื่อมขา 3 เข้ากับขา 8 ตามวงจรเบื้องต้น รูป 4.23 แสดงการจัดวงจรของ MC1466L ที่กำหนดให้แรงดันเอาต์พุตสูงสุดเท่ากับ 15.00 โวลต์ และสามารถจ่ายกระแสได้สูงสุด 850 มิลลิแอมป์

จากวงจรในรูป 4.23 แรงดันอ้างอิง 0 - 15.00 โวลต์ ป้อนให้กับขา 8 ของ MC1466L โดยมี  $C_{25} - C_{27}$  ทำหน้าที่บายพาสแรงดันไฟสลับความถี่สูงที่อาจปะปนมากับแรงดันอ้างอิงออกไป ไดโอด  $D_{13} - D_{15}$  ทำหน้าที่ป้องกัน MC1466L เมื่อเกิดการลัดวงจรหรือทรานเซียนต์ และไดโอด  $D_{16}$  ป้องกัน MC1466L จากกรณีที่การทำงานของทรานซิสเตอร์ที่ต่ออยู่กับ ขา 5 เกิดผิดปกติ, เสียหายหรือลัดวงจร

ทรานซิสเตอร์ TR3 เป็นทรานซิสเตอร์ NPN เบอร์ 2N3904 ซึ่งมีค่า  $\beta$  ปกติเท่ากับ 200 ดังนั้นจึงเพียงพอที่จะทำให้  $I_{max}/\beta \leq 0.5 \text{ mA}$  และทรานซิสเตอร์ TR4 เป็นทรานซิสเตอร์ NPN เบอร์ 2N3055 ใช้เป็นทรานซิสเตอร์รีฟาส ซึ่งมีอัตราทานแรงดัน  $V_{CE}$  สูงพอ และสามารถผ่านกระแสได้สูงสุด 5 แอมป์ ซึ่งเพียงพอต่อความต้องการ ตัวต้านทาน  $R_{24}$  และ  $R_{25}$  เป็นตัวต้านทานตรวจจับกระแส ใช้ตัวต้านทานขนาด 0.5 โอห์มต่อขนาดกันเพื่อให้ความต้านทานรวมมีค่าเท่ากับ 0.25 โอห์ม เพื่อให้เป็นไปตามเงื่อนไขของการตรวจจับกระแสของ MC1466L คือ ที่กระแสไหลสูงสุด แรงดันที่ตกคร่อมตัวต้านทานตรวจจับกระแสจะมีค่า 250mV. การเลือกใช้ตัวต้านทานสองตัวขนาดกัน ทำให้ผู้ใช้สามารถปรับเปลี่ยนค่ากระแสไหลสูงสุดได้สะดวก เพียงการเปลี่ยนแปลงค่าความต้านทานนี้ และความสามารถในการจ่ายกระแสของวงจรเรียงและกรองกระแสเท่านั้น

ตัวเก็บประจุ  $C_{35}$  ทำหน้าที่เป็นตัวเก็บประจุกรองแรงดันทางด้านเอาต์พุต ซึ่งคำนวณจากสมการ  $C_0 = (100 \mu\text{F}) \times I_L(\text{max})$  ซึ่งได้ค่าตัวเก็บประจุเท่ากับ  $100 \mu\text{F}$  แต่ในที่นี้ใช้ตัวเก็บประจุขนาด  $220 \mu\text{F}$   $50\text{V}$ . เพื่อให้ผู้ใช้สามารถเพิ่มความสามารถในการจ่ายกระแสเอาต์พุตได้ภายหลังโดยไม่ ต้องเปลี่ยนตัวเก็บประจุตัวนี้ ตัวต้านทาน  $R_{27}$  และ  $R_{28}$  ทำหน้าที่เป็นตัวต้านทานแบ่งแรงดัน เพื่อลดทอนแรงดันเอาต์พุตลงครึ่งหนึ่งแล้วป้อนกลับไปยัง ส่วนตรวจสอบสถานะการทำงานของระบบ


เนื่องจาก MC1466L สามารถรักษาระดับแรงดันได้เพียงไฟบวกเท่านั้น แต่ในโครงการพิเศษนี้ต้องการให้ระบบสามารถจ่ายแรงดันไฟลบได้ด้วย จึงนำแหล่งจ่ายแรงดันไฟบวก 2 ชุดมาต่ออนุกรมกัน โดยให้จุดต่อร่วมเป็นกราวด์ของแหล่งจ่ายไฟบวกกลับ ดังหลักเกณฑ์ดังรูป และเพื่อให้วงจรสามารถป้องกันการลัดวงจรระหว่างแหล่งจ่ายแรงดันทั้งสองภาค จึงใส่ไดโอดที่  $V_{\text{out}}$  ของภาคกลับ เพื่อให้เป็นทางไหลของกระแส ป้องกันการเสียหายของอุปกรณ์อื่นๆ เพื่อให้ผู้ใช้สามารถเลือกใช้ระบบแหล่งจ่ายไฟตรงแบบโปรแกรมได้ ได้หลายรูปแบบ จึงออกแบบให้มีรีเลย์เพื่อตัดต่อแหล่งจ่ายไฟบวกทั้งสองชุด ให้ทำงานเป็นแหล่งจ่ายไฟบวกสองชุด หรือเป็นแหล่งจ่ายไฟบวกกลับก็ได้ โดยรีเลย์จะถูกควบคุมจากระบบไมโครคอนโทรลเลอร์



รูป 4.23 การจัดวงจรของ MC1466L ให้มีแรงดันเอาต์พุต 15.00 โวลต์ กระแสสูงสุด 850 mA


### 4.7 วงจรสร้างแรงดันอ้างอิง

วงจรสร้างแรงดันอ้างอิงทำหน้าที่สร้างแรงดัน 0 - 20.48 โวลต์ จากข้อมูลดิจิทัลที่ระบบไมโครคอนโทรลเลอร์ส่งมา เพื่อนำไปป้อนเป็นแรงดันอ้างอิง ( $V_{Ref}$ ) ให้กับวงจรรักษาระดับแรงดัน วงจรประกอบด้วยตัวแปลงสัญญาณดิจิทัลเป็นอนาล็อก เบอร์ DAC1210 ของบริษัท National Semiconductor, ออปแอมป์เบอร์ LF356 จัดเป็นวงจรแปลงกระแสเป็นแรงดันเพื่อแปลงกระแสเอาท์พุทจากตัวแปลงสัญญาณดิจิทัลเป็นอนาล็อกให้เป็นแรงดันขนาด 0-4.095 โวลต์ และออปแอมป์เบอร์ CA3140 จัดวงจรในลักษณะของวงจรขยายความแตกต่าง (Differential Amplifier) ที่มีอัตราขยายเป็น 5 เพื่อขยายแรงดันจากวงจรแปลงกระแสเป็นแรงดันขึ้นเป็น 0 - 20.475 โวลต์ และแยกกราวด์ดิจิทัลออกจากกราวด์อนาล็อก ดังแสดงในบล็อกไดอะแกรม



รูป 4.24 แสดงบล็อกไดอะแกรมของวงจรสร้างแรงดันอ้างอิง

DAC1210 เป็นตัวแปลงสัญญาณดิจิทัลเป็นอนาล็อกความละเอียดขนาด 12 บิต ใช้เทคนิค R-2R แลตเตอร์ในการแปลงสัญญาณดิจิทัลเป็นอนาล็อก โดยให้เอาท์พุทออกมาเป็นกระแส ภายในมีตัวต้านทานที่ใช้สร้างแรงดันเอาท์พุทที่ปรับตั้งค่าให้เหมาะสมกับตัวต้านทานในวงจร R-2R เพื่อให้การแปลงกระแสเอาท์พุทเป็นแรงดันถูกต้องมากที่สุด อีกทั้งมีการชดเชยค่าเมื่ออุณหภูมิของตัวถังเพิ่มขึ้นด้วย สามารถทำงานได้ที่ระดับแรงดัน 5 โวลต์ ถึง 15 โวลต์ และมีอัตราการสูญเสียกำลังต่ำเพียง 20 มิลลิวัตต์เท่านั้น




รูป 4.25 แสดงการจัดขาสัญญาณต่างๆ ของ DAC1210

DAC1210 มีสัญญาณควบคุม 5 สัญญาณคือ

1.  $\overline{CS}$  Chip Select ทำงานในลักษณะ active low เพื่อให้ขาสัญญาณ  $\overline{WR}$  ตอบสนองต่อสัญญาณอินพุท
2.  $\overline{WR}$  Write 1 ทำงานในลักษณะ active low เพื่ออ่านข้อมูลดิจิทัล 12 บิตเข้าสู่จอร์อินพุท แลทช์ ข้อมูลในวงจรรินพุทแลทช์จะถูกแลทช์เมื่อ  $\overline{WR}$  อยู่ในสถานะ high โดยข้อมูลจะถูกแบ่งออกเป็น 2 ชุด ชุดที่หนึ่งเป็นข้อมูล 8 บิตบน ส่วนอีกชุดหนึ่งเป็นข้อมูล 4 บิตล่าง ถ้าขาสัญญาณ  $\overline{Byte1/Byte2}$  อยู่ในสถานะ high วงจรรินพุทแลทช์ทั้งสองชุดจะตอบสนองต่อสัญญาณ  $\overline{WR}$  แต่ถ้าขาสัญญาณ  $\overline{Byte1/Byte2}$  อยู่ในสถานะ low วงจรรินพุทแลทช์ 4 บิตล่างเพียงชุดเดียวเท่านั้นที่จะตอบสนองต่อสัญญาณ  $\overline{WR}$
3.  $\overline{Byte1/Byte2}$  Byte Sequence Count เมื่อมีสถานะเป็น high วงจรรินพุทแลทช์จะอ่านและแลทช์ข้อมูลทั้ง 12 บิต แต่ถ้ามีสถานะเป็น low วงจรรินพุทแลทช์จะอ่านและแลทช์ข้อมูล 4 บิต ล่างเท่านั้น
4.  $\overline{WR2}$  Write2 ทำงานในลักษณะ active low เพื่อให้สัญญาณ  $\overline{XFER}$  ตอบสนองต่อสัญญาณ อินพุท
5.  $\overline{XFER}$  Transfer Count Signal จะทำงานในลักษณะ active low สัญญาณนี้จะทำงานพร้อมกับสัญญาณ  $\overline{WR2}$  เพื่อให้ข้อมูลดิจิทัลทั้ง 12 บิตซึ่งอยู่ในวงจรรินพุทแลทช์ถูกส่งไปยังรีจิสเตอร์ของตัวแปลงสัญญาณดิจิทัลเป็นอนาลอก

ในการจัดวงจรของ DAC1210 ในโครงการพิเศษนี้จัดให้ DAC1210 เชื่อมต่อกับระบบไมโครคอนโทรลเลอร์แบบ 16 บิตผ่านพอร์ทขนาน 8255 โดยให้พอร์ท A และ B ของ 8255 เป็นพอร์ทข้อมูล และควบคุมการแปลงสัญญาณดังข้อมูลที่พอร์ท C ของ 8255

เพื่อให้ผู้เขียนโปรแกรมสามารถควบคุมให้ DAC1210 แปลงสัญญาณได้โดยสะดวกจึงจัดวงจรดังรูปซึ่งใช้เพียงสัญญาณ  $\overline{CS}$  และ  $\overline{WR}$  เท่านั้น



รูป 4.27 แสดงการจัดวงจรเพื่อใช้สัญญาณ  $\overline{CS}$  และ  $\overline{WR}$  ในการควบคุม

จากรูปจะเป็นว่า ขาสัญญาณ  $\overline{\text{Byte1/Byte2}}$  อยู่ในสถานะ high ตลอดเวลาทำให้วงจรรีจิสเตอร์ทั้งสองชุดอ่านและแลตช์ข้อมูลตามคำสั่งของสัญญาณ  $\overline{\text{WR}}$  ขาสัญญาณ  $\overline{\text{XFER}}$  และ  $\overline{\text{WR2}}$  ถูกต่อลงกับกราวด์ (อยู่ในสถานะ low ตลอดเวลา) ดังนั้นข้อมูลทั้ง 12 บิตในวงจรรีจิสเตอร์ แลตช์ทั้ง 2 ชุดจะถูกส่งไปยัง DAC รีจิสเตอร์ทันทีที่เข้ามา

เมื่อสัญญาณ  $\overline{\text{CS}}$  เปลี่ยนสถานะจาก High เป็น Low ขาสัญญาณ  $\overline{\text{WR}}$  จะพร้อมที่จะตอบสนองต่อสัญญาณอินพุตที่เข้ามา และเมื่อสัญญาณ  $\overline{\text{WR}}$  เปลี่ยนสถานะจาก High เป็น Low วงจรรีจิสเตอร์ทั้งสองชุดจะอ่านข้อมูลดิจิทัล 12 บิตที่ปรากฏบนบัสข้อมูลเข้าไป และเมื่อสัญญาณ  $\overline{\text{WR}}$  เปลี่ยนสถานะจาก Low เป็น High วงจรรีจิสเตอร์จะทำการแลตช์ข้อมูลดิจิทัลไว้และส่งให้ DAC รีจิสเตอร์เพื่อแปลงสัญญาณอนาล็อกทันที อันเป็นผลมาจากสัญญาณ  $\overline{\text{WR2}}$  และ  $\overline{\text{XFER}}$  มีสถานะ Low ตลอดเวลานั่นเอง

ข้อควรระวังของการควบคุม DAC1210 ด้วยสัญญาณ  $\overline{\text{CS}}$  และ  $\overline{\text{WR}}$  คือคาบเวลาของสัญญาณ  $\overline{\text{WR}}$  จะต้องไม่น้อยกว่า 320 นาโนวินาที เมื่อ DAC1210 ได้รับแรงดันไฟเลี้ยง  $V_{CC}$  เท่ากับ 11.4-15.75 โวลต์ และข้อมูลดิจิทัลที่ปรากฏบนบัสข้อมูล จะต้องไม่เปลี่ยนแปลงเป็นเวลาอย่างน้อย 90 นาโนวินาที หลังจากที่สัญญาณ  $\overline{\text{WR}}$  เปลี่ยนจาก low เป็น high เพื่อแลตช์ข้อมูล

สัญญาณอนาล็อกของ DAC1210 จะจ่ายออกมาในรูปแบบของกระแส 2 ค่าคือ  $I_{out1}$  และ  $I_{out2}$  โดย  $I_{out1}$  จะเป็นกระแสที่แปรผันตรงกับแรงดันอ้างอิงและข้อมูลดิจิทัล 12 บิตส่วน  $I_{out2}$  จะเป็นกระแสที่แปรผันตรงกับคอมพลีเมนต์ของข้อมูลดิจิทัล 12 บิต โดยสามารถคำนวณหาค่ากระแสทั้งสองได้จากสมการ

$$I_{out1} = \frac{V_{ref} \times D}{R \times 4096}$$

$$I_{out2} = \frac{V_{ref} \times (4095 - D)}{R \times 4096}$$


เมื่อ  $D$  คือ ตัวเลขฐานสิบที่มีค่าเท่ากับเลขฐานสองของข้อมูลทั้ง 12 บิต

$V_{ref}$  คือ แรงดันอ้างอิงที่ป้อนให้ที่ขา  $V_{ref}$

$R$  คือ ความต้านทานภายในของ R-2R Ladder ซึ่งปกติมีค่า 15 K $\Omega$

เพื่อให้ DAC1210 มีความเป็นเชิงเส้นของการแปลงสัญญาณ (linearity) ดีที่แรงดันที่ขา  $I_{out1}$  และ  $I_{out2}$  ควรจะมีค่าเข้าใกล้กราวด์ (0 V<sub>dc</sub>) มากที่สุดเท่าที่จะเป็นไปได้เนื่องจากที่แรงดันอ้างอิง -10 โวลต์ หากมีแรงดันปรากฏที่ขา  $I_{out1}$  หรือ  $I_{out2}$  จะทำให้เกิดความไม่เป็นเชิงเส้น (linearity error) ขึ้น 0.01%

เนื่องจาก DAC1210 ให้เอาต์พุตเป็นกระแสดังนั้นจึงจำเป็นต้องแปลงเป็นแรงดันก่อนนำไปใช้ โดยการใช้ ออปแอมป์ที่จัดเป็นวงจรแปลงกระแสเป็นแรงดัน (Current to voltage converter) ดังรูป 4.28



รูป 4.28 แสดงวงจรการแปลงกระแสเป็นแรงดัน

จากวงจรขาอินเวอร์ตึงจะเสมือนกับต่อลงกราวด์ อันเป็นผลจากการป้อนกลับแบบลบ ผ่านตัวต้านทานภายใน  $R_{FB}$  ที่มีค่า  $15\text{ k}\Omega$  กระแสเอาต์พุตทั้งหมดจะไหลผ่าน  $R_{FB}$  ไปยังเอาต์พุตของออปแอมป์ แรงดันเอาต์พุตจะมีค่าเท่ากับ  $I_{out1} \times R_{FB}$  เสมอและมีขั้วตรงข้ามกับแรงดันอ้างอิง บริษัทผู้ผลิตแนะนำให้ใช้ตัวต้านทานภายใน  $R_{FB}$  ในการแปลงกระแสเป็นแรงดันเสมอ เนื่องจากตัวต้านทานตัวนี้ ถูกปรับแต่งให้มีค่าเหมาะสมกับตัวต้านทานที่ใช้สร้างกระแสเอาต์พุต  $I_{out1}$  อีกทั้งยังมีการชดเชยผลของอุณหภูมิไว้แล้วด้วย

ในการเลือกใช้ออปแอมป์ ควรจะใช้ออปแอมป์ที่มีกระแสอินพุตไบอัสต่ำที่สุดเท่าที่จะเป็นไปได้ เนื่องจากที่แรงดันอ้างอิงต่ำ ๆ ผลคูณของกระแสอินพุตไบอัสของออปแอมป์กับค่าความต้านทานป้อนกลับ ( $R_{FB}$ ) จะทำให้แรงดันเอาต์พุตผิดไป บริษัทผู้ผลิตจึงแนะนำให้ใช้ออปแอมป์แบบ BI-FET เนื่องจากมีกระแสอินพุตไบอัสต่ำมาก

เพื่อให้การแปลงสัญญาณดิจิตอลเป็นอนาลอกมีความถูกต้องมากที่สุด แรงดันออฟเซ็ททางอินพุตของออปแอมป์ต้องเท่ากับศูนย์ ถ้าไม่เป็นเช่นนั้นอาจจะทำให้ความแม่นยำเชิงเส้นของการแปลงสัญญาณเสียไป การปรับศูนย์ทำได้โดยป้อนข้อมูลดิจิตอลเป็นศูนย์ทั้งหมดทั้ง 12 บิตแล้ววัดวงจร  $R_{FB}$  โดยต่อขา 2 ของออปแอมป์เข้ากับขา 6 จากนั้นปรับตัวต้านทานปรับค่าได้ที่ใช้ปรับศูนย์จนกว่าแรงดันเอาต์พุตจะเป็นศูนย์ จากนั้นถอดขา 2 และจากขา 6 ของออปแอมป์ออกจากกัน ออปแอมป์จะถูกปรับศูนย์เรียบร้อยแล้ว

การปรับแรงดันฟูลสเกลเป็นเรื่องสำคัญเช่นกัน บริษัทผู้ผลิตรับรองว่า DAC1210 จะมี Full scale error หรือ gain error เป็นลบ ซึ่งค่า gain error จะวัดโดยดูว่าค่าความต้านทานของ  $R_{FB}$  จะเหมาะสมได้สัดส่วนกับตัวต้านทาน R-2R ladder มากน้อยเพียงไร ดังนั้นค่า gain error เป็นลบหมายความว่าค่า  $R_{FB}$  มีค่าน้อยกว่าที่มันควรจะเป็นอยู่เล็กน้อย เพื่อปรับค่า gain error เราจึงต้องต่อตัว ต้านทานค่าน้อย ๆ เข้าไปอนุกรมกับ  $R_{FB}$  ดังแสดงในวงจรข้างต้น


เพื่อให้กราวด์ดิจิตอลและกราวด์อนาลอกไม่เชื่อมต่อกัน และเพื่อขยายสัญญาณจากวงจรแปลงกระแสเป็นแรงดันเพื่อให้เหมาะสมที่จะป้อนเป็นแรงดันอ้างอิงให้กับวงจรรักษาระดับแรงดัน จึงใช้วงจรขยายความแตกต่างอ่านและขยายความแตกต่างระหว่างแรงดันเอาต์พุตของวงจรแปลงกระแสกับกราวด์ดิจิตอล ออกมาเป็นแรงดันอ้างอิง ซึ่งโดยปกติแล้วการแยกกราวด์จะใช้อุปกรณ์ทางแสง เช่น ออปโตไอโซเลเตอร์ แต่เนื่องจากภาคเอาต์พุตของออปโตไอโซเลเตอร์เป็นไฟโตรีสซิสเตอร์ ทำให้แรงดันเอาต์พุตที่ได้ไม่เป็นเชิงเส้นกับแรงดันอินพุต จึงไม่

สามารถใช้ออปโตไอโซเลเตอร์ได้ การขยายแรงดันด้วยวงจขยายความแตกต่างจะทำให้การเปลี่ยนแปลงทางเอาท์พุทตอบสนองต่อการเปลี่ยนแปลงทางอินพุทอย่างเป็นเชิงเส้น และมีผลกระทบจากอุณหภูมิรอบข้างน้อยกว่าอีกด้วย

#### 4.8 วงจรตรวจสอบสภาพการทำงานของระบบ

วงจรตรวจสอบสภาพการทำงานของระบบ ทำหน้าที่ตรวจสอบแรงดันเอาท์พุทและกระแสไหลตของวงจรรักษา ระดับแรงดันทั้งสองชุด ประกอบด้วย 3 ส่วนย่อย คือ


- 1) วงจขยายความแตกต่าง 4 ชุด แบ่งเป็นวงจขยายความแตกต่างที่มีอัตราขยายเท่ากับหนึ่ง จำนวนสองชุด ทำหน้าที่ตรวจจับแรงดันเอาท์พุทของวงจรรักษา ระดับแรงดันทั้งสองชุด และวงจขยายความแตกต่างที่มีอัตราขยายเท่ากับ 40 ทำหน้าที่ตรวจจับและขยายสัญญาณจากส่วนตรวจจับกระแสไหลตของวงจรรักษา ระดับแรงดันทั้งสองชุด อีกทั้งทำหน้าที่แยกกราวด์ดิจิตอลออกจากกราวด์อนาลอก
- 2) วงจรมัลติเพลกเซอร์ ทำหน้าที่เลือกสัญญาณจากวงจขยายความแตกต่าง 1 ใน 4 ชุด เพื่อผ่านไปยังตัวแปลงสัญญาณอนาลอกเป็นสัญญาณดิจิตอล
- 3) วงจรแปลงสัญญาณอนาลอกเป็นดิจิตอล ทำหน้าที่แปลงสัญญาณอนาลอกที่อ่านเข้ามาเป็นสัญญาณดิจิตอล เพื่อส่งค่าให้ระบบไมโครคอนโทรลเลอร์นำไปทำการคำนวณต่อไป



รูป 4.29 แสดงบล็อกไดอะแกรมของวงจรตรวจสอบสถานะของระบบ

##### 4.8.1 การทำงานของวงจรตรวจสอบสถานะของระบบ

จากวงจรในรูป 4.30 IC12A และ IC12B จัดวงจรเป็นวงจขยายความแตกต่างที่มีอัตราขยายเท่ากับ 1 เพื่อใช้ตรวจจับแรงดันเอาท์พุทของวงจรรักษา ระดับแรงดันทั้ง 2 ชุด และ IC12C และ IC12D จัดเป็นวงจขยายความแตกต่างที่มีอัตราขยายเท่ากับ 40 เพื่อตรวจสอบกระแสไหลตของวงจรรักษา ระดับแรงดันทั้ง 2 ชุด เหตุที่ต้องใช้อัตราขยายสูงเนื่องจาก แรงดันที่ตกคร่อมตัวต้านทานตรวจจับกระแสของวงจรรักษา ระดับแรงดัน ( $R_{S1}$  และ  $R_{S2}$ ) จะมีค่าสูงสุดเพียง 250 mV เท่านั้นจึงต้องขยายขึ้น 40 เท่า เพื่อให้ได้ตามช่วงเต็มสเกลของวงจรแปลงสัญญาณอนาลอกเป็นดิจิตอล(10V)



รูป 4.30 แสดงวงจรตรวจสอบสถานะของระบบ


วงจรขยายความแตกต่างทั้ง 4 ชุด เลือกใช้ออปแอมป์เบอร์ LF347 เป็น QUAD JFET ออปแอมป์ ซึ่งมีคุณสมบัติที่ดีและมีราคาไม่แพง อีกทั้งยังประหยัดเนื้อที่อีกด้วย

วงจรมัลติเพลกเซอร์จะทำการเลือกสัญญาณจากวงจรขยายความแตกต่างชุดใดชุดหนึ่งเข้ามา เพื่อส่งไปให้วงจรแปลงสัญญาณอนาลอกเป็นดิจิตอล ในโครงการพิเศษนี้เลือกใช้ไอซีซีมอส เบอร์ 4052 ซึ่งเป็นไอซีที่มีราคาถูกหาซื้อได้ง่ายและใช้งานได้ง่าย โดยการเลือกช่องสัญญาณ X<sub>0</sub> - X<sub>3</sub> ทำได้โดยการป้อนลอจิกควบคุมเพียง 3 ขาเท่านั้น ดังตารางที่ 4.1

ไอซี 4052 ใช้ไฟเลี้ยง 15 V เพื่อให้ความต้านทานตกคร่อมหน้าสัมผัส R<sub>OH</sub> มีค่าต่ำลงเหลือประมาณ 80 โอห์ม ซึ่งทำให้สัญญาณที่เข้ามาตกคร่อม (drop) น้อยลงแต่เนื่องจากระดับลอจิก 1 และ 0 ของไอซีซีมอสไม่เท่ากับไอซี TTL จะไม่สามารถส่งบิตควบคุมจากพอร์ทของไมโครคอนโทรลเลอร์โดยตรงได้ จึงต้องใช้บิตควบคุมจากพอร์ท 8255 ไปควบคุมทรานซิสเตอร์ซึ่งจัดวงจรเป็นสวิตช์ปิดเปิดแรงดัน 15 V ดังแสดงในรูป 4.31

ตารางที่ 4.1 ตารางแสดงลอจิกในการเลือกช่องสัญญาณของมัลติเพลกเซอร์ 4052

INH	B	A	CHANNEL
0	0	0	X <sub>0</sub> -Y <sub>0</sub>
0	0	1	X <sub>1</sub> -Y <sub>1</sub>
0	1	0	X <sub>2</sub> -Y <sub>2</sub>
0	1	1	X <sub>3</sub> -Y <sub>3</sub>
1	X	X	DISABLE



รูป 4.31 แสดงการจับวงจรทรานซิสเตอร์เป็นสวิตช์เปิดปิดแรงดัน + 15 โวลต์

เมื่อแรงดัน TTL เป็นลอจิก 0 จะไม่มีแรงดันตกคร่อมขาเบสและอิมิตเตอร์ของทรานซิสเตอร์ทำให้แรงดัน 15 V ปรากฏที่ขาคอลเลคเตอร์ ซึ่งลอจิกในซีมอสจะเป็น 1 แต่เมื่อแรงดัน TTL เป็นลอจิก 1 จะมีแรงดันตกคร่อมขาเบสและอิมิตเตอร์ของทรานซิสเตอร์ทำให้ทรานซิสเตอร์นำกระแส แรงดัน 15 V จึงตกคร่อมที่ตัวต้านทาน 20 kΩ ทำให้ขาคอลเลคเตอร์มีแรงดันเข้าใกล้กราวด์ซึ่งจะเป็นลอจิก 0 ใน ซีมอส

จะเห็นได้ว่าลอจิกของ TTL และ CMOS จะสลับกันดังนั้นเมื่อต้องการอ่านค่าขาช่องสัญญาณ ต่าง ๆ จึงต้องส่งสัญญาณควบคุมดังตารางที่ 4.2

ตารางที่ 4.2 ตารางแสดงการเปรียบเทียบระหว่าง CMOS LOGIC และ TTL LOGIC


CMOS LOGIC			TTL LOGIC			CHANNEL
INH	B	A	INH	B	A	
0	0	0	1	1	1	X <sub>0</sub>
0	0	1	1	1	0	X <sub>1</sub>
0	1	0	1	0	1	X <sub>2</sub>
0	1	1	1	0	0	X <sub>3</sub>
1	X	X	0	X	X	DISABLE

สัญญาณที่ถูกเลือกโดยมัลติเพลกเซอร์ จะผ่านมายังอินพุทของตัวแปลงสัญญาณอนาลอกเป็นดิจิตอล เบอร์ ADC574A ของบริษัท ANALOG DEVICE ซึ่งเป็นตัวแปลงสัญญาณอนาลอกเป็นดิจิตอลแบบประมาณค่าหลายครั้ง (Successive Approximation) ที่มีแรงดันอ้างอิงและสัญญาณนาฬิกาในตัว สามารถเลือกที่จะแปลงข้อมูลด้วยความละเอียด 8 บิตหรือ 12 บิตได้โดยโปรแกรมด้วยสัญญาณภายนอก, เวลาในการแปลงข้อมูลที่มีความละเอียด 12 บิต ไม่เกิน 25 ไมโครวินาที, ติดต่อกับระบบไมโครคอนโทรลเลอร์แบบลอจิก 3 สถานะ และสามารถรับแรงดันอินพุทได้หลายช่วงคือ 0-10 V, 0-20 V,  $\pm 5V$  และ  $\pm 10V$

AD574A มีสัญญาณควบคุม 5 สัญญาณ ได้แก่

CE	Chip Enable	ขาสัญญาณนี้จะต้องมีสถานะเป็น 1 ในขณะที่ AD574A แปลงข้อมูล และต้องการขอบขาขึ้นเพื่อเริ่มต้นแปลงข้อมูล
CS	Chip Select	ขาสัญญาณนี้จะต้องมีสถานะเป็น 0 ในขณะที่ AD574A แปลง ข้อมูล และอ่านข้อมูลเอาต์พุท ต้องการขอบขาลงเพื่อสั่งให้เริ่มต้นแปลงข้อมูล
R/C	Read/Convert	ขาสัญญาณนี้ต้องมีสถานะเป็น 1 ในการอ่านข้อมูลเอาต์พุท, ต้องการขอบขาขึ้นเพื่อเริ่มต้นกระบวนการอ่านข้อมูลเอาต์พุท, ต้องมีสถานะเป็น 0 ในขณะที่ AD574A แปลงข้อมูล และต้องการขอบขาลงเพื่อสั่งให้ AD574A เริ่มต้นแปลงข้อมูล
A <sub>0</sub>	Byte address Short cycle	ใน Start-convert mode A <sub>0</sub> จะเป็นสัญญาณเลือกให้ AD574A แปลงสัญญาณด้วยความละเอียด 8 บิต (A <sub>0</sub> =1) หรือแปลงสัญญาณด้วยความละเอียด 12 บิต (A <sub>0</sub> =0) และในการอ่านข้อมูลเอาต์พุทแบบ 8 บิต 2 ครั้ง AD574A จะส่งข้อมูลเอาต์พุท 8 บิต บน ออกมาเมื่อ A <sub>0</sub> = 0 และจะส่งข้อมูล 4 บิตล่างออกมาเมื่อ A <sub>0</sub> = 1
12/8	Data mode Select	ในการอ่านข้อมูลเอาต์พุทถ้าขา 12/8=1จะสามารถอ่านสัญญาณเอาต์พุทได้พร้อมกัน 12 บิต แต่ถ้าขา 12/8 = 0 จะอ่านสัญญาณได้ครั้งละ 8 บิต ขึ้นอยู่กับขาสัญญาณ A <sub>0</sub> ว่าจะให้ส่งข้อมูล 8 บิตบน หรือ 4 บิตล่างออกมา

ในโครงการพิเศษนี้จัดให้ ADC574A ทำงานในโหมด STANDARD-ALONE OPERATION ซึ่งเป็นโหมดการทำงานที่ใช้สัญญาณควบคุมน้อยที่สุดคือ ใช้เพียงสัญญาณ R/C เพื่อสั่งให้ ADC เริ่มแปลงสัญญาณและสัญญาณ STATUS เพื่อตรวจสอบว่า ADC แปลงสัญญาณเสร็จแล้วหรือไม่เท่านั้นดังแสดงใน Timing diagram ในรูป 4.32




รูป 4.32 แสดง Timing Diagram ของ AD574A ในโหมดการทำงาน Stand-alone operation

ในโหมด Stand alone นี้ สัญญาณควบคุม CS และ A<sub>0</sub> จะต่อกับกราวด์ดิจิทัล ให้มีสถานะเป็น low อยู่ตลอดเวลา และสัญญาณ CE และ 12/8 จะต่อกับแรงดัน +5V ให้มีสถานะ high อยู่ตลอดเวลา ข้อมูลเอาต์พุตจะเป็น 12 บิต

การแปลงสัญญาณอนาลอกเป็นดิจิทัลจะเริ่มขึ้นที่ขอบขาของสัญญาณ R/C ในขณะที่กำลังแปลงสัญญาณ ขาสัญญาณ STATUS จะมีสถานะ high และบัฟเฟอร์ข้อมูลสามสถานะจะทำงาน คืออยู่ในสถานะอิมพีแดนซ์สูง ซึ่งในขณะนั้นจะอ่านข้อมูลดิจิทัลไม่ได้ เมื่อการแปลงสัญญาณสิ้นสุดลง ขาสัญญาณ STATUS จะกลับสู่สถานะ low และบัฟเฟอร์ข้อมูลสามสถานะจะกลับสู่สภาวะปกติ สิ่งที่คุณเขียนโปรแกรมควรระวังก็คือ พัลส์ของสัญญาณ R/C จะต้องมีความยาวอย่างน้อย 50 นาโนวินาที

การเชื่อมต่อกับระบบไมโครคอนโทรลเลอร์ใช้การเชื่อมต่อในลักษณะเดียวกันกับตัวแปลงสัญญาณดิจิทัลเป็นอนาลอก คือเชื่อมต่อแบบ 12 บิตโดยให้ 4 บิตล่างอยู่ทางขวามือ



รูป 4.33 แสดงการจัดรูปแบบของข้อมูล 12 บิต

การรับอินพุตทางอนาลอกจัดวงจรแบบ UNIPOLAR CONFIGERATION ให้มีอินพุตในช่วง 0-10 V ทางด้านเอาต์พุตจัดให้พอร์ท 8255 B เป็นข้อมูล 8 บิตบน, พอร์ท 8255 A เป็นข้อมูล 4 บิตล่าง และให้พอร์ท 8255 C เป็นพอร์ทควบคุม

## บทที่ 5

### โปรแกรมควบคุมและการใช้งานแหล่งจ่ายไฟโปรแกรมได้

ในอดีตที่ผ่านมา การควบคุมระบบอิเล็กทรอนิกส์ต่างๆ โดยใช้ไมโครคอมพิวเตอร์ขนาดเล็กต้องใช้โปรแกรมภาษาแอสเซมบลีเป็นตัวควบคุม ถ้าระบบที่ใช้เป็นระบบที่มีการทำงานซับซ้อนมาก ตัวโปรแกรมที่ใช้ควบคุมจะมีขนาดใหญ่ ซึ่งเป็นการยากที่จะเขียนโปรแกรมภาษาแอสเซมบลียาวๆ เป็นร้อยๆ คำสั่งเพื่อควบคุมระบบนั้น โครงการพิเศษนี้ใช้ภาษาเบสิกมาเขียนเป็นโปรแกรมควบคุม เหตุผลที่เลือกใช้ภาษาเบสิกเพราะว่ามีคนจำนวนมากที่เข้าใจและเคยใช้ภาษาเบสิก ประกอบกับภาษาเบสิก มีคำสั่งที่เกี่ยวกับการคำนวณค่าทางตรีโกณมิติ การถอดรากที่สอง ซึ่งการเขียนโปรแกรมภาษาแอสเซมบลีให้คำนวณค่าเหล่านี้เป็นสิ่งที่ทำได้ลำบาก

#### 5.1 โปรแกรมควบคุมการทำงานแหล่งจ่ายไฟโปรแกรมได้

##### 5.1.1 โปรแกรมการทำงาน

หน้าที่การทำงาน สำหรับเลือกการทำงานของแหล่งจ่ายไฟโปรแกรมได้ 3 โหมดการทำงานคือ

- |                    |  |
|--------------------|--|
| 1. Floating mode   | แหล่งจ่ายไฟตรงโปรแกรมได้จะทำงานเสมือนเป็นแหล่งจ่ายไฟ 0 ถึง + 15 โวลต์ จำนวนสองตัว  |
| 2. Individual mode | แหล่งจ่ายไฟตรงโปรแกรมได้จะสามารถรับข้อมูลได้ในช่วง $\pm 15$ โวลต์ และให้แรงดันได้สูงสุด 30 โวลต์   |
| 3. Dual mode       | แหล่งจ่ายไฟตรงโปรแกรมได้จะสามารถรับข้อมูล $\pm 15$ โวลต์ เมื่อป้อนค่าแรงดันที่ต้องการค่าหนึ่ง จะให้เอาต์พุต 2 ค่า เท่ากันแต่มีขั้วตรงข้ามกัน ให้แรงดันสูงสุดได้ 30 โวลต์ เช่น เมื่อป้อนค่าแรงดันที่ต้องการเท่ากับ 15 โวลต์ เอาต์พุตของแต่ละขั้วจะเป็น +15 โวลต์ และ -15 โวลต์ เมื่อวัดแรงดันที่ขั้วทั้งสองด้านจะได้แรงดัน 30 โวลต์ |

**หลักการทำงาน** เซตรีเลย์เพื่อเลือกโหมดการทำงานโดยใช้พอร์ท C ของ 8255 บิทที่ 7 เป็นบิตควบคุมให้รีเลย์ปิดหรือเปิด เมื่อบิทที่ 7 เป็นลอจิก 1 รีเลย์จะเปิดระบบทั้งสองด้านจะไม่ต่อถึงกัน การทำงานจะอยู่ใน Floating mode เมื่อบิทที่ 7 เป็นลอจิก 0 รีเลย์จะปิด ระบบทั้งสองด้านจะต่อถึงกัน การทำงานจะอยู่ใน Individual mode หรือ Dual mode จากนั้นในแต่ละโหมดสามารถเลือกการทำงานที่แตกต่างกันไป ดูได้จากโพลซาร์ทการทำงานของแต่ละโหมด

### 5.1.2 โปรแกรมสเตป

**หน้าที่การทำงาน** ให้ทุกโหมดการทำงานสามารถจ่ายแรงดันไฟตรงโดยตั้งเวลาได้

**หลักการทำงาน** สามารถดูหลักการการทำงานได้จากไฟล์ชาร์ทการทำงานของโปรแกรม

สเตป แบ่งออกได้เป็น 3 ช่วงใหญ่ๆ คือ

1. การรับค่า
2. การเลือกดูและแก้ไข
3. การทำงานสเตป

หัวใจสำคัญอยู่ที่การทำงานสเตป โดยใช้ Real time clock การประมวลผลเกี่ยวกับเวลา เมื่อใช้ คำสั่ง CLOCK1 คำสั่งนี้เป็นการทำให้ซอฟต์แวร์ที่เกี่ยวข้องกับ Real time clock ใน BASIC-52 เริ่มทำงาน Special function operator time จะเพิ่มขึ้นทุก 5 mS. หลังจากที่คำสั่ง CLOCK1 ถูกประมวลผลแล้ว คำสั่งนี้จะก่อให้เกิดการทำงาน timer/counter 0 ในโหมดของ 13 บิต เพื่อกำหนดค่าสัญญาณออกมา และจะมีการอินเทอร์รัพท์ 1 ครั้ง ทุกๆ 5 mS. ดังนั้นด้วยเหตุการณ์ข้างต้นจึงทำให้ Special function operator time มีความสามารถในการแยกแยะค่าต่างๆ ได้ในทุกๆ 5 mS.

เมื่อป้อนค่าให้แก่คำสั่ง XTAL (คริสตอล) BASIC-52 จะทำการดึงค่าที่นำมาคำนวณหาค่า ของ timer/counter 0 ที่แท้จริงออกมา (ยกตัวอย่างการทำงานคือ ป้อนค่า XTAL = value ถ้าไม่มีการป้อนค่าใดๆ ให้แก่ XTAL BASIC-52 จะถือว่า XTAL ที่ใช้มีค่าเท่ากับ 11.0592 MHz. ) เมื่อใช้คำสั่งนี้แล้ว Special function operator time จะเริ่มนับค่าจาก 0 ถึง 65,535.995 วินาที และเมื่อนับค่าไปถึงค่า 65,535.995 วินาทีแล้ว จะกลับมานับที่ 0 ใหม่

เนื่องจากการเกิดอินเทอร์รัพท์เกิดขึ้นในกรณีที่มีการใช้คำสั่ง CLOCK1 จึงทำให้การประมวลผลมีความเร็วลดลงเหลือ 99.6% ของความเร็วปกติ หรือกล่าวได้ว่า ถ้ามีการอินเทอร์รัพท์เป็นคาบเวลาคงที่แล้ว เวลาในการประมวลผลทั้งหมดจะถูกใช้ไป 0.4% เพื่อใช้ในการอินเทอร์รัพท์ การที่จะทำให้ Real time clock ถูกยกเลิกหรือหยุด สามารถทำได้โดยใช้คำสั่ง CLOCK0

คำสั่ง TIME เป็นคำสั่งที่ใช้ในการแก้ไขและ/หรือ กำหนดค่าของ Real time clock ภายหลังจากการใช้คำสั่ง CLOCK1 แล้ว เช่น เมื่อป้อนคำสั่ง TIME=5 เป็นการแสดงว่า ระบบได้ถูกกำหนดให้ Real time clock มีค่าเป็น 5 วินาที ส่วนคำสั่ง ONTIME 30,100 เป็นคำสั่งที่บอกให้โปรแกรมกระโดดไปทำงานที่บรรทัดที่ 100 เมื่อ Real time clock นับค่ามาถึง 30 วินาที สำหรับการทำงานของแหล่งจ่ายไฟตรงนี้ จะเพิ่มหรือลดค่าทุก 1 วินาที ตั้งแต่ค่าเริ่มต้นจนถึงค่าสุดท้ายในช่วงเวลาที่กำหนด

### 5.1.3 โปรแกรมคลื่น

**หน้าที่การทำงาน** ส่งแรงดันออกเป็นคลื่นรูปไซน์หรือรูปสามเหลี่ยม ตามค่าแรงดันสูงสุดและแรงดันต่ำสุดที่ป้อนเข้ามา

**หลักการทำงาน** เป็นไปตามโฟลชาร์ทการทำงานรูปคลื่น

### 5.1.4 โปรแกรมการส่งผ่านข้อมูล

ประกอบด้วยโปรแกรมน้อย 4 โปรแกรม ดังนี้

5.1.4.1 โปรแกรมพอร์ทอินพุท/เอาต์พุท 8255

5.1.4.2 โปรแกรมการแปลงค่า


5.1.4.3 โปรแกรมการตรวจสอบ

5.1.4.4 โปรแกรมการปรับสภาพ

#### 5.1.4.1 โปรแกรมพอร์ทอินพุท/เอาต์พุท 8255

**หน้าที่การทำงาน** ใช้สำหรับการส่งผ่านข้อมูลดิจิทัลจากการประมวลผล ออกทางพอร์ทต่างๆและใช้สำหรับอินพุทค่าแรงกดดันเข้ามาทำการตรวจสอบสภาพ

**หลักการทำงาน** กำหนดพอร์ท A 4 บิตล่าง และพอร์ท B ของ 8255 ทั้ง 2 ตัว (แยกส่งแรงดันบวกกับแรงดันลบ) สำหรับข้อมูลดิจิทัล 12 บิต ข้อมูล 8 บิตบนส่งออกพอร์ท B ไว้ที่แอดเดรส OEOA1H และ OEOC1H ข้อมูล 4 บิตล่างส่งออกพอร์ท A กำหนดพอร์ท ที่แอดเดรส OEOAOH และ OEOCOH การแยกข้อมูลดิจิทัล 12 บิตให้เป็น 8 บิตบนและ 4 บิตล่างสำหรับ 8255 เมื่อทำหน้าที่เป็นเอาต์พุททำได้ดังนี้



เมื่อ 8255 เป็นอินพุท อ่านค่าดิจิตอลจาก ADC 12 บิตเพื่อตรวจสอบค่าแรงดัน จะอินพุท ข้อมูล 8 บิตบนมายังพอร์ท B (แอดเดรส OEO81H) และข้อมูล 4 บิตล่างมายังพอร์ท A (แอดเดรส OEO80H)

#### 5.1.4.2 โปรแกรมการแปลงค่า

แบ่งออกเป็น 2 ส่วนคือ

5.1.4.2.1 โปรแกรมการแปลงข้อมูลดิจิตอลเป็นข้อมูลอนาลอก

5.1.4.2.2 โปรแกรมการแปลงข้อมูลอนาลอกเป็นข้อมูลดิจิตอล

5.1.4.2.1 โปรแกรมการแปลงข้อมูลดิจิตอลเป็นข้อมูลอนาลอก


หน้าที่การทำงาน ใช้สำหรับการแปลงค่าแรงกดคั่นที่เป็นดิจิตอลจาก 8255 เป็นค่าอนาลอก เพื่อส่งออกเอาต์พุทไปใช้ในงานต่างๆ

หลักการทำงาน เนื่องจากมี DAC 2 ตัว จึงต้องโปรแกรมเลือกการทำงาน (Chip Select) ของ DAC และสั่งเขียน (WRITE) ข้อมูลตาม TIMING DIGRAM ดังนี้

5.1.4.2.2 โปรแกรมการแปลงข้อมูลอนาลอกเป็นดิจิตอล

หน้าที่การทำงาน ทำการแปลงค่าแรงดันเอาต์พุทที่เป็นอนาลอกเป็นดิจิตอลเพื่อนำไปตรงจสอบแรงดันเกิน กระแสเกินและปรับสภาพแรงดัน

หลักการทำงาน ควบคุมการอ่านค่าจากเอาต์พุทของ DAC จากพอร์ท C ของ 8255 ที่แอดเดรส OEO82H บิตที่ 0 ถ้าเป็น 1 ไม่ทำการแปลงค่า ถ้าเป็น 0 ทำการแปลงค่าอนาลอกเป็นดิจิตอล การอ่านค่าหรือแปลงค่า ( $R/\bar{C}$ ) ตามไทม์มิ่งไดอะแกรมดังนี้



### 5.1.4.3 โปรแกรมการตรวจสอบ

**หน้าที่การทำงาน** ทำการตรวจสอบแรงดันเอาต์พุตและกระแสเอาต์พุตว่าถูกต้องหรือไม่

**หลักการการทำงาน** ให้ ADC เลือกการอ่านข้อมูลจากมัลติเพลกเซอร์ซึ่งมี 4 ช่องสัญญาณโปรแกรมการควบคุมการเลือกที่พอร์ท C ที่แอดเดรส OE082H บิทที่ 5 และบิทที่ 4 ดังนี้

บิทที่ 5	บิทที่ 4	ข้อมูลจากแต่ละช่องสัญญาณของมัลติเพลกเซอร์
0	0	แรงดันเอาต์พุตของวงจรรักษาระดับแรงดันที่ 1.
0	1	กระแสเอาต์พุตของวงจรรักษาระดับแรงดันที่ 1.
1	0	แรงดันเอาต์พุตของวงจรรักษาระดับแรงดันที่ 2.
1	1	กระแสเอาต์พุตของวงจรรักษาระดับแรงดันที่ 2.

ตรวจสอบค่าแรงดันหรือกระแสว่าเกินค่าที่กำหนดไว้หรือไม่ ถ้าเกินให้ทำการส่งแรงดันเอาต์พุตเป็น 0 V และทำการเตือนข้อความออกทางจอแสดงผล หลังจากนั้นเลือกการทำงานในแต่ละส่วนใหม่อีกครั้ง

### 5.1.4.4 โปรแกรมการปรับสภาพ

**หน้าที่การทำงาน** ทำการปรับสภาพแรงดัน เอาต์พุตให้ถูกต้องตามค่าที่ป้อนเข้ามา หากเอาต์พุตเกิดการผิดพลาด เนื่องจากอาจมีการสูญเสียแรงดันบางส่วนให้กับอุปกรณ์ต่างขณะมีการส่งข้อมูล

**หลักการการทำงาน** ตรวจสอบแรงดันเอาต์พุตว่ามากกว่า, น้อยกว่าหรือเท่ากับแรงดันที่ป้อนเข้ามา หากแรงดันเอาต์พุตมากกว่าแรงดันที่ป้อนเข้ามา ให้ลดค่าแรงดันที่ป้อนเข้ามาโดยอัตโนมัติด้วยค่าที่เหมาะสมกับแรงดันส่วนที่เกิน หากแรงดันเอาต์พุตน้อยกว่าก็จะทำงานกลับกับตอนต้น หากมีค่าเท่ากันก็จะทำการส่งแรงดันออกมาปกติ

### 5.1.5 โปรแกรมสนับสนุนการทำงาน

ประกอบด้วยโปรแกรมย่อยจำนวน 2 โปรแกรม คือ

#### 5.1.5.1 โปรแกรมการรับค่า

#### 5.1.5.2 โปรแกรมการแสดงผล

#### 5.1.5.1 โปรแกรมการรับค่า

**หน้าที่การทำงาน** ใช้รับค่าข้อมูลตัวเลขจากทางคีย์บอร์ดหรือทางคีย์แพด ทั้งจำนวนเต็มและจุดทศนิยม ค่าบวกและค่าลบ เช่น ค่าแรงดัน เวลาและฟังก์ชันการทำงานต่างๆและสามารถลบข้อมูลที่เขียนผิดได้

**หลักการการทำงาน** โปรแกรมสำหรับคีย์แพด มีลักษณะเป็นเมตริกซ์ 4\*4 คือประกอบด้วย 4 หลัก 4 แถว ในการทำงานของโปรแกรมแบ่งเป็นส่วนรอรับค่า ส่วนแปลงค่าและส่วนการคำนวณส่วนรอรับค่า หาก

ไม่กดคีย์ใดๆคีย์แพดจะมีค่า OFFH คือทั้ง 4 หลัก มีค่าเป็น 1 ทั้ง 4 แกรมมีค่าเป็น 1 จะทำให้วนรอนจนกว่ามีการกดคีย์ใดๆ (1หลัก 1แกรม จะมีค่าเป็น 0) ค่าจะไม่เท่ากับ OFFH เมื่อมีการปล่อยคีย์ (คีย์แพดเป็น OFFH อีกครั้ง) จะทำงานต่อไป ส่วนการแปลงค่า ทำการแปลงค่าแต่ละตัวจากเลขฐานสิบหกตามรหัสของคีย์แพดเป็นเลขฐานสิบเพื่อการคำนวณ และแปลงเป็นรหัสแอสกีเพื่อส่งค่าไปแสดงบนจอ LCD ส่วนการคำนวณ จากตัวเลขแต่ละตัวที่คีย์เข้ามา ต้องนำมาคำนวณเป็นค่าต่าง ๆ เป็น เลขจำนวนเต็มได้ 5 หลัก เป็นเลขทศนิยมได้มากที่สุด 2 หลักและมีค่าอยู่ในหลักสิบ

โปรแกรมสำหรับคีย์บอร์ด จะรับค่าโดยใช้คำสั่ง INPUT( ) เป็นเลขค่าหนึ่งได้ทันที

#### 5.1.5.2 โปรแกรมการแสดงผล

**หน้าที่การทำงาน** ใช้แสดงค่าและสภาวะการทำงานของเครื่องให้ผู้รับทราบ อาจแสดงผลทางจอ LCD หรือจอมอนิเตอร์ตามแต่การใช้งาน

**หลักการการทำงาน** โปรแกรมสำหรับจอผลึกเหลว มี 2 ส่วน คือการส่งข้อความและตัวเลข มีลักษณะการทำงานคล้ายคลึงกัน คือจะต้องทำการแยกข้อความ ( STRING,\$( ) ) ออกเป็นตัวอักษรแล้วจึงส่งเป็นรหัสแอสกีออกไปที่ละตัว สำหรับตัวเลขจะต้องนำมาคำนวณ เพื่อแยกตัวเลขแล้วส่งเป็นรหัสแอสกีออกไปที่ละตัวเช่นกัน สามารถส่งตัวเลขได้ 5 ตำแหน่งต่อตัวเลข 1 ค่า(ถ้ามีจุดทศนิยม คิดเป็น 1 ตำแหน่ง) เช่น ค่า 10.253 จะแสดงผลออกจอผลึกเหลว 10.25 เป็นต้น

โปรแกรมสำหรับจอมอนิเตอร์ จะแสดงผลได้โดยใช้คำสั่ง PRINT( ) ข้อความและตัวเลขออกมาได้ทันที

## 5.2 คำสั่งของ 8052AH-BASIC

COMMAND	FUNCTION
RUN	ใช้สำหรับประมวลผลโปรแกรม
CONT	ให้ทำงานต่อไปหลังจากที่หยุดหรือใช้ปุ่ม Control-C
LIST	ใช้ดูโปรแกรมโดยในกรณีนี้จะแสดงทาง terminal
LIST#	ใช้ดูโปรแกรมโดยกรณีนี้จะแสดงทาง serial printer
NEW	ลบโปรแกรมที่บรรจุอยู่ใน RAM
NULL	กำหนด null count หลังจากมีการ return หรือ line feed
RAM	กำหนดให้เป็นโหมด RAM โดยโปรแกรมที่กำลังสนใจจะอยู่ในหน่วยความจำที่สามารถอ่านหรือเขียนข้อมูลได้
ROM	กำหนดให้เป็นโหมด ROM โดยโปรแกรมที่กำลังสนใจจะอยู่ใน ROM/EPROM
XFER	ย้ายโปรแกรมที่เก็บใน ROM/EPROM มาสู่ RAM
PROG	เก็บโปรแกรมที่ได้พัฒนาลงใน EPROM
PROG1	เก็บโปรแกรมที่ได้พัฒนาพร้อมทั้งอัตราการส่งข้อมูลลงใน EPROM
PROG2	เก็บโปรแกรมที่ได้พัฒนาพร้อมทั้งอัตราการส่งข้อมูลลงใน EPROM และทำการประมวลผลโปรแกรมทันทีหลังจาก reset
FPROG	เก็บโปรแกรมที่ได้พัฒนาลงใน EPROM โดยการใช้ intelligent algorithm
FPROG1	เก็บโปรแกรมที่ได้พัฒนาพร้อมทั้งอัตราการส่งข้อมูลลงใน EPROM โดยใช้ intelligent algorithm
FPROG2	เก็บโปรแกรมที่ได้พัฒนาพร้อมทั้งอัตราการส่งข้อมูลลงใน EPROM โดยใช้ intelligent algorithm และทำการประมวลผลโปรแกรมทันที หลังจาก reset

## 5.2 คำสั่งของ 8052AH-BASIC (ต่อ)

STATEMENT	FUNCTION
BAUD	กำหนดอัตราการส่งข้อมูลสำหรับ line-printer port
CALL	เรียกการใช้โปรแกรมภาษาแอสเซมบลี
CLEAR	ยกเลิก ตัวแปร การอินเทอร์พรีต และ strings
CLEAR\$	ยกเลิก stacks
CLEAR1	ยกเลิกการอินเทอร์พรีต
CLOCK1	กำหนดให้ real-time clock เริ่มทำงาน
CLOCK0	ยกเลิกการใช้ real-time clock
DATA	ใช้กำหนดข้อมูลที่จะถูกอ่านค่าโดยการใช้คำสั่ง
READ	อ่านข้อมูลที่ถูกเก็บในคำสั่ง DATA
RESTORE	นำค่า READ POINTER กลับคืนมา
DIM	จองตำแหน่งของหน่วยความจำสำหรับเก็บค่าตัวแปร
DO	กำหนด loop สำหรับคำสั่ง WHILE หรือ UNTIL
UNTIL	ทดสอบสถานะของ DO loop (จะอยู่ใน loop ถ้าเป็นเท็จ)
WHILE	ทดสอบสถานะของ DO loop (จะอยู่ใน loop ถ้าเป็นจริง)
END	กำหนดจุดสิ้นสุดสำหรับการประมวลผลโปรแกรม
FOR-TO-(STEP)	กำหนด FOR...NEXT loop
NEXT	ทดสอบสถานะของ FOR...NEXT loop
GOSUB	ประมวลผลโปรแกรมย่อย
RETURN	กลับจากโปรแกรมย่อยมาสู่โปรแกรมหลัก
GOTO	กำหนด line number ของโปรแกรมที่ต้องการจะไป
ON GOTO	กำหนดเงื่อนไขในการใช้คำสั่ง GOTO
ON GOSUB	กำหนดเงื่อนไขในการใช้คำสั่ง GOSUB
IF-THEN-{ELSE}	ทดสอบสถานะของเงื่อนไขที่กำหนด
INPUT	ป้อนค่าให้แก่ ตัวแปรหรือ string
LET	กำหนดค่าให้แก่ตัวแปรหรือ string
ONERR	การทำงานคล้ายกับคำสั่ง GOTO

## 5.2 คำสั่งของ 8052AH-BASIC (ต่อ)

STATEMENT	FUNCTION
ONTIME	ทำให้เกิดการอินเทอร์พท์เมื่อตัวนับเวลามีค่าเท่ากับหรือมากกว่าค่าที่กำหนดไว้ในคำสั่ง ONTIME โดยตำแหน่งที่จะไปตอบสนองการอินเทอร์พท์จะถูกกำหนดโดยการป้อน "," แล้วตามด้วย line number ที่ต้องการไป
ONEXT1	GOSUB ไปที่ line number ที่กำหนดโดยคำสั่ง ONEXT1 เมื่อ INT1 ถูกป้อนค่าเป็น "LOW"
PRINT	ใช้พิมพ์ค่าตัวแปร strings หรือตัวอักษร โดยที่สามารถใช้ P. เป็นตัวย่อของคำสั่งนี้ได้
PRINT # PH0.	การทำงานเช่นเดียวกับคำสั่ง PRINT แต่จะใช้ในกรณีที่ต้องการติดต่อกับพอร์ตอนุกรม ใช้พิมพ์ค่าตัวแปร string หรือ ตัวอักษร โดยอยู่ในโหมดของเลขฐาน 16 ที่มีการกำจัดเลข 0 ที่ไม่มีความหมาย (เช่น กรณีที่มีค่าเป็น 0FFF <sub>16</sub> จะแสดงค่าออกมาเป็น FFF <sub>16</sub> )
PH1.	ใช้พิมพ์ค่าตัวแปร strings หรือตัวอักษรโดยอยู่ในโหมดของเลขฐาน 16 โดยไม่มีการกำจัดเลข 0 ที่ไม่มีความหมาย
PH0.#	การทำงานเช่นเดียวกับ PH0. แต่ให้ค่าที่ได้ออกไปทาง line printer
PH1.#	การทำงานเช่นเดียวกับ PH1. แต่ให้ค่าที่ได้ออกไปทาง line printer
PUSH	เก็บค่าที่แสดงลงใน argument stack
POP	ดึงค่าที่เก็บอยู่ใน argument stack กลับคืนมา
PWM	เป็นการทำงานแบบ pulse-width modulation
REM	คำสั่งหรือถ้อยแถลงต่าง ๆ ที่อยู่หลังคำสั่งนี้จะไม่ถูกนำมาประมวลผล
RETI	เป็นการ return จากการ อินเทอร์พท์
STOP	เป็นการหยุดการประมวลผลโปรแกรม
STRING	เป็นการจองตำแหน่งหน่วยความจำสำหรับ strings
UI1	กำหนดให้ console input routine เป็นของผู้ใช้
UI0	กำหนดให้ console input routine เป็นของ BASIC-52
U01	กำหนดให้ console output routine เป็นของผู้ใช้
U00	กำหนดให้ console output routine เป็นของ BASIC-52

## 5.2 คำสั่งของ 8052AH-BASIC (ต่อ)

OPERATOR	FUNCTION
CBY( )	อ่านค่าโปรแกรมมาจากหน่วยความจำ
DBY( )	อ่านหรือกำหนดค่าข้อมูลที่อยู่ในหน่วยความจำภายใน
XBY( )	อ่านหรือกำหนดค่าข้อมูลที่อยู่ในหน่วยความจำภายนอก
GET	อ่านค่าจาก console
IE	อ่านหรือกำหนดค่าของรีจิสเตอร์ IE
IP	อ่านหรือกำหนดค่าของรีจิสเตอร์ IP
PORT1	อ่านหรือกำหนดค่าของพอร์ตอินพุต/เอาต์พุต 1(P1)
PCON	อ่านหรือกำหนดค่าของรีจิสเตอร์ PCON
RCAP2	อ่านหรือกำหนดค่าของ RCAP2 (RCAP2H:RCAP2L)
T2CON	อ่านหรือกำหนดค่าของรีจิสเตอร์ T2CON
TCON	อ่านหรือกำหนดค่าของรีจิสเตอร์ TCON
TMOD	อ่านหรือกำหนดค่าของรีจิสเตอร์ TMOD
TIME	อ่านหรือกำหนดค่าของ real-time clock
TIMER0	อ่านหรือกำหนดค่าของ TIMER0 (TH0:TL0)
TIMER1	อ่านหรือกำหนดค่าของ TIMER1 (TH1:TL1)
TIMER2	อ่านหรือกำหนดค่าของ TIMER2 (TH2:TL2) สำหรับการบวก
/	สำหรับการหาร
**	สำหรับการยกกำลัง
*	สำหรับการคูณ
-	สำหรับการลบ
.AND.	สำหรับการประมวลผลแบบตรรกแบบ AND
.OR.	สำหรับการประมวลผลแบบตรรกแบบ OR
.XOR.	สำหรับการประมวลผลแบบตรรกแบบ exclusive OR

### STORED CONSTANT

PI คือ PI โดยมีค่าเท่ากับ 3.1415926

## 5.2 คำสั่งของ 8052AH-BASIC (ต่อ)

### OPERATOR-SINGLE OPERAND


ABS( )	กำหนดค่าเป็นแบบ absolute
NOT( )	กำหนดค่าเป็นแบบ one's complement
INT( )	กำหนดค่าเป็นแบบเลขจำนวนเต็ม
SGN( )	กำหนดให้เป็นสัญลักษณ์
SQR( )	การถอดรากที่ 2
RND	กำหนดค่าตัวเลขเป็นแบบสุ่ม
LOG( )	เป็น log ฐานธรรมชาติ
EXP( )	นำค่า "e" (2.7182818) มายกกำลังด้วยค่าที่อยู่ในวงเล็บ
SIN( )	เป็นการประมวลผลในแบบตรีโกณมิติที่มีการกระทำเป็นแบบ sine
COS( )	เป็นการประมวลผลในแบบตรีโกณมิติที่มีการกระทำเป็นแบบ cosine
TAN( )	เป็นการประมวลผลในแบบตรีโกณมิติที่มีการกระทำเป็นแบบ tangent
ATN( )	เป็นการประมวลผลในแบบตรีโกณมิติที่มีการกระทำเป็นแบบ tangent

### 5.3 คู่มือการใช้งานแหล่งจ่ายไฟตรงแบบโปรแกรมได้

#### 5.3.1 คุณสมบัติของแหล่งจ่ายไฟตรงแบบโปรแกรมได้

1. จ่ายไฟได้  $\pm 15V$  มีความละเอียด 50 mV
2. กระแสเอาต์พุตสูงสุดขึ้นอยู่กับหม้อแปลงและทรานซิสเตอร์ (สำหรับเครื่องนี้จำกัดไว้ที่ 10 amp)
3. แสดงสถานะการทำงานได้ด้วยจอแสดงผล LCD หรือ จอมอนิเตอร์
4. แรงดันสามารถตั้งได้ด้วยคีย์แพดหรือคีย์บอร์ดของคอมพิวเตอร์
5. ทำงานเป็นได้ทั้ง dual tracking , floating , individual และทุกโหมดสามารถทำงานเป็นสเตปได้ ตั้งค่าแรงดันได้ 2500 เซกเมนต์ทุกโหมดการทำงาน
6. สามารถจ่ายแรงดันได้ในลักษณะคลื่นรูปไซน์และคลื่นรูปสามเหลี่ยมในบางโหมดการทำงาน
7. มีการป้องกันกระแสและแรงดันเกินสามารถควบคุมได้ทั้งทางอิเล็กทรอนิกส์และซอฟต์แวร์
8. เชื่อมต่อกับคอมพิวเตอร์ด้วยมาตรฐาน RS-232

#### 5.3.2 ลักษณะของคีย์แพด



คีย์แพดถูกออกแบบให้มีการวางเรียงของปุ่มกดในลักษณะคล้ายคลึงกับคีย์บอร์ดของ IBM-PC เพื่อความสะดวกและง่ายต่อการใช้งาน เนื่องจากแหล่งจ่ายไฟตรงแบบโปรแกรมได้ตัวนี้สามารถป้อนค่าแรงดันเอาต์พุตที่ต้องการได้ในสองลักษณะคือ ป้อนจากคีย์แพดที่หน้าเครื่อง หรือป้อนจากคีย์บอร์ดของคอมพิวเตอร์ โดยผ่านทางพอร์ทอนุกรมมาตรฐาน RS-232C

### 5.3.3 วิธีใช้เครื่อง

1. เปิดสวิตช์ (ON) ให้แหล่งจ่ายไฟตรงแบบโปรแกรมได้ทำงาน
2. จอแสดงผลมีข้อความดังนี้

0 : NORMAL PPS  
1 : INTERFACE COM

กดคีย์แพดเลือกการทำงาน

- กด 0 : เลือกเป็นแหล่งจ่ายไฟโปรแกรมได้ธรรมดา (NORMAL PPS) สามารถป้อนข้อมูลได้ทางคีย์แพดและแสดงผลทางจอ LCD เท่านั้น
- กด 1: เลือกเป็นแหล่งจ่ายไฟที่อินเทอร์เฟซกับคอมพิวเตอร์ สามารถป้อนข้อมูลได้ทางคีย์บอร์ดและแสดงผลทางจอมอนิเตอร์เท่านั้น

3.

LIMIT VOLT AT  
15V.

ทางคีย์แพด

- กด ENTER เมื่อต้องการจำกัดแรงดันสูงสุดที่ 15 โวลต์
- กด DEL เพื่อลบและคีย์ค่าแรงดันสูงสุดใหม่ที่ต้องการ ในช่วง 0-15 โวลต์

ทางคีย์บอร์ด

- คีย์ค่าแรงดันสูงสุดที่ต้องการเข้าไปเสมอ

4.

LIMIT CURRENT AT  
850 mA.

ปฏิบัติเช่นเดียวกับข้อ 3 แต่ค่าจำกัดกระแสสูงสุดที่ตั้งต้องอยู่ในช่วง 0 - 850mA.

## 5. กดหมายเลขเลือกการทำงานดังนี้

5:EXIT PPS  
1:FLOATING  
2:INDIVIDUAL  
3:DUAL

### 5.1 กดหมายเลข 1 : FLOATING MODE

แหล่งจ่ายไฟตัวนี้ทำงานเป็นแหล่งจ่ายไฟตรงที่ให้เอาต์พุตในช่วง 0-15 โวลต์ 2 ตัว

กดหมายเลขเลือกการทำงานดังนี้

แหล่งจ่ายไฟตัวที่ 1 (PPS1)

- กด 0 (NORMAL) : ป้อนแรงดันแล้วส่งออกเอาต์พุตโดยตรง
- กด 3 (STEP SEGMENT) : ป้อนแรงดันแล้วแรงดันจะเปลี่ยนไปเป็นแรงดันอีกค่าหนึ่งตามเวลาที่กำหนดไว้

แหล่งจ่ายไฟตัวที่ 2 (PPS2)

5:EXIT PPS2  
1:WAVE  
0:NORMAL

- กด 0 (NORMAL) : ป้อนแรงดันแล้วส่งออกเอาต์พุตโดยตรง
- กด 1 (WAVE) : ป้อนแรงดันโดยที่แรงดันจะเปลี่ยนแปลงในลักษณะรูปคลื่นได้ (เฉพาะรับข้อมูลทางคีย์แพดเท่านั้น)

### 5.2 กดหมายเลข 2 : INDIVIDUAL

แหล่งจ่ายไฟจะให้เอาต์พุตอยู่ในช่วง  $\pm 15\text{v}$  สามารถป้อนค่าได้ทั้งบวกและลบ ทำงานเป็นได้ทั้งรูปคลื่น (เฉพาะรับข้อมูลทางคีย์แพดเท่านั้น) สเตปและป้อนแรงดันส่งออกทางเอาต์พุตโดยตรง โดยเลือกกดหมายเลขดังนี้

1:WAVE  
3:STEP SEGMENT  
0:NORMAL  
5:EXIT INDIVE

### 5.3 กดหมายเลข 3 : DUAL

แหล่งจ่ายไฟจะให้เอาต์พุตอยู่ในช่วง  $\pm 1\text{ V}$  เมื่อป้อนค่าแรงดันค่าหนึ่งแหล่งจ่ายไฟจะให้ค่าเอาต์พุตที่เท่ากันทั้งด้านแรงดันลบและด้านแรงดันบวก ทำงานเป็นสเตปและป้อนแรงดันส่งออกเอาต์พุตโดยตรง เลือกกดหมายเลขดังนี้

MODE DUAL  
3:STEP SEGMENT  
0:NORMAL  
5:EXIT DUAL

## 6. การทำงานเป็นสเตป

0:SET 2:STEP WORKING 3:LIST&EDIT 5:EXIT STEP
---

### 6.1 กอหมายเลข 0 : SET

เป็นการตั้งค่าแรงดันเริ่มต้น, แรงดันสุดท้ายและเวลา 1 ชุด เรียกว่า 1 เซกเมนต์ เมื่อเซกเมนต์หลาย ๆ เซกเมนต์มารวมกันเรียกว่า แบงค์

การตั้งค่าสามารถเลือกจำนวนแบงค์ได้ตั้งแต่ 1-10 แบงค์ ในแต่ละแบงค์จะมีเซกเมนต์ก็ได้ แต่จำนวนเซกเมนต์ทั้งหมดเมื่อรวมทุกแบงค์ต้องไม่เกิน 2500 เซกเมนต์

#### 6.1.1 กอหมายเลข 0 : FIRST SET

เมื่อต้องการตั้งค่าใหม่ทั้งหมด หรือตั้งค่าเมื่อเปิดเครื่องขึ้นมาครั้งแรก ข้อมูลเก่าทั้งหมดจะถูกลบทิ้ง ป้อนจำนวนแบงค์ที่ต้องการได้ดังนี้

SET BANK NUMBER (1-10 BANK)
--------------------------------

ค่าเดือน

REMARK : TOTAL SEGMENT MAX = 2500 SEG.
--

ป้อนค่าดังข้อ 6.1.4 ต่อไป

#### 6.1.2 กอหมายเลข 1 : DEL & NEW DATA

ใช้สำหรับต้องการลบข้อมูลที่ตั้งค่าไว้เดิมเฉพาะบางแบงค์ และป้อนข้อมูลที่มีจำนวน เซกเมนต์น้อยกว่าหรือเท่ากับเซกเมนต์เดิม จากนั้นป้อนค่าดังหัวข้อ 6.1.4 ต่อไป

#### 6.1.3 กอหมายเลข 2 : INCREASE BANK

เลือกเมื่อต้องการตั้งค่าเพิ่มขึ้นอีก 1 ชุดหรือ 1 แบงค์จากที่มีอยู่เดิมโดยจะบอกแบงค์สุดท้ายที่มีอยู่ในขณะนั้นดังนี้

NOW LAST BANK ?
--------------------

หากเบงค์สุดท้ายในขณะนั้นเป็น 10 ระบบจะออกจากการเพิ่มเบงค์ทันที และถ้าจำนวนเบงค์น้อยกว่า 10 แล้วจะบอกถึงเซกเมนต์ที่เหลือ ให้ทราบว่าสามารถป้อนข้อมูลได้อีกกี่เซกเมนต์

FREE SEGMENT =  
?

ป้อนค่าดังหัวข้อ 6.1.4 ต่อไป

#### 6.1.4 ป้อนจำนวนเซกเมนต์ในแต่ละเบงค์

SEGMENT NUMBER

ป้อนข้อมูลจนครบตามจำนวนเซกเมนต์ดังนี้

ENTER START VOLT

ENTER STOP VOLT

ENTER TIME

#### 6.2 กดหมายเลข 2 : STEP WORKING

เป็นการสั่งให้ทำงานเป็นสเตปตามค่าแรงดันที่ตั้งไว้ เลือกเบงค์ที่จะให้ทำงานขึ้นมา 1 เบงค์ แหล่งจ่ายไฟจะทำงานตามคำสั่งในทุกเซกเมนต์ที่ตั้งไว้ของเบงค์นี้อย่างต่อเนื่อง

บนจอ LCD จะแสดงค่าแรงดันและเวลาทุก ๆ 2 วินาที

บนจอมอนิเตอร์ (กรณีอินเทอร์เฟซกับคอมพิวเตอร์) จะแสดงค่าแรงดันและเวลาทุก ๆ วินาที

### 6.3 กดหมายเลข 3 (LIST&EDIT)


เป็นการเรียกดูข้อมูลเดิมและแก้ไข สามารถเรียกขึ้นมาได้ที่ละแบงค์ สามารถแก้ไขข้อมูลที่อยู่ในแต่ละเซกเมนต์ได้

หมายเหตุ : หากต้องรับข้อมูลทางคีย์บอร์ด การแก้ไขข้อมูลสามารถแก้ไขได้โดยเรียก เซกเมนต์ใด ๆ ของแบงค์นั้นขึ้นมา การเรียกดูข้อมูลและการแก้ไขข้อมูลไม่สามารถ ทำพร้อมกันได้


หากรับข้อมูลทางคีย์แพด เมื่อเรียกดูข้อมูลแล้วสามารถแก้ไขข้อมูลได้ทันที


## 7. การทำงานเป็นคลื่น


ส่วนนี้จะทำงานได้เฉพาะ FLOATING MODE(PPS2) และ INDIVIDUAL MODE เมื่อรับข้อมูลจากทางคีย์แพดเท่านั้น ทำงานเป็นคลื่น 2 ลักษณะ คือคลื่นรูปซายด์และคลื่นรูปสามเหลี่ยม สามารถกำหนดช่วงแรงดันในการสั่นของคลื่นได้ โดยกำหนดแรงดันสูงสุดและแรงดันต่ำสุดตัวอย่างเช่น ป้อนแรงดันสูงสุด 10 โวลต์ แรงดันต่ำสุด 0 โวลต์




# โปรแกรมหลัก











## MODE INDIVIDUAL




หมายเหตุ: โหมด DUAL  
คล้ายกับโหมด INDEIVIDUAL แต่ไม่มี  
'การเลือกคลื่น'




โปรแกรมป้อนค่าของสเตรป




โปรแกรมการทำงานสเตรป



โปรแกรมดูค่าและแก้ไข



คลื่น




## บทที่ 6

### การทดสอบและผลการทดสอบ แหล่งจ่ายแรงดันไฟตรงแบบโปรแกรมได้

คุณสมบัติที่สำคัญของแหล่งจ่ายไฟตรงทั่วไปที่ต้องมีการทดสอบมี 4 อย่าง คือ โวลต์เรกูเลชัน, โหลดเรกูเลชัน, รีปเปิล และดริฟ ซึ่งการวัดคุณสมบัติต่าง ๆ มีข้อกำหนดและวิธีการทดสอบดังต่อไปนี้

#### 6.1 การทดสอบโวลต์เรกูเลชัน (line regulation)

โวลต์เรกูเลชัน คือ เปอร์เซ็นต์การเปลี่ยนแปลงของแรงดันเอาต์พุต เกี่ยวกับการเปลี่ยนแปลงแรงดันอินพุต เมื่อโหลดคงที่ ซึ่งยังมีค่าน้อยยิ่งดี ช่วงที่ยอมรับได้จะอยู่ในช่วงแรงดันอินพุตเปลี่ยนแปลงไม่เกิน 10 เปอร์เซ็นต์



รูป 6.1 การจัดอุปกรณ์สำหรับการวัดค่าโวลต์เรกูเลชัน


การจัดอุปกรณ์เพื่อทดสอบค่าโวลต์เรกูเลชันแสดงดังรูป 6.1 การวัดเริ่มจากปรับแรงดันไฟสลับขาเข้า (วาริแอก) ไปที่จุดต่ำสุดของช่วงการใช้งานแหล่งจ่ายไฟ แล้วบันทึกค่าแรงดันเอาต์พุตที่เปลี่ยนแปลงไว้ จากนั้นปรับแรงดันไฟสลับขาเข้าไปที่ค่าแรงดันสูงสุดที่แหล่งจ่ายไฟตรงจะรับได้ วัดและบันทึกค่าแรงดันเอาต์พุต นำค่าทั้งสองมาคำนวณหาค่า โวลต์เรกูเลชันได้จากสูตร

$$\% \text{ Line regulation} = \frac{\frac{V_{oh} - V_{ol}}{V_o}}{\frac{V_{ih} - V_{il}}{V_i}} \times 100$$

โดยที่	$V_o$	คือ แรงดันเอาต์พุตปกติ
	$V_{oh}$	คือ แรงดันเอาต์พุตที่เปลี่ยนแปลงสูงสุด
	$V_{ol}$	คือ แรงดันเอาต์พุตที่เปลี่ยนแปลงต่ำสุด
	$V_i$	คือ แรงดันอินพุตปกติ
	$V_{ih}$	คือ แรงดันอินพุตเปลี่ยนแปลงสูงสุด
	$V_{il}$	คือ แรงดันอินพุตเปลี่ยนแปลงต่ำสุด

## 6.2 การทดสอบโหลดเรกูเลชัน (load regulation)

โหลดเรกูเลชัน คือ เปอร์เซ็นต์การเปลี่ยนแปลงแรงดันเอาต์พุตเมื่อกระแสโหลดเปลี่ยนแปลง ในขณะที่แรงดันไฟสลับทางอินพุตมีค่าคงที่ คิดเป็นค่าเปอร์เซ็นต์ ยิ่งมีค่าน้อยยิ่งดี แหล่งจ่ายไฟที่ดีควรมีค่าโหลดเรกูเลชันต่ำกว่า 10 เปอร์เซ็นต์ และที่กระแสโหลดสูงสุด จะถือว่าเป็นความสามารถในการจ่ายกระแสของแหล่งจ่ายไฟอีกด้วย



รูป 6.2 การจัดอุปกรณ์สำหรับวัดค่าโหลดเรกูเลชัน

การจัดอุปกรณ์สำหรับวัดค่าโหลดเรกูเลชันแสดงดังรูป 6.2 การวัดจะเริ่มจากวัดแรงดันเอาต์พุตในขณะที่ยังไม่มีโหลดแล้วบันทึกค่าไว้ จากนั้นปรับโหลดให้ถึงกระแสสูงสุดของแหล่งจ่ายไฟ บันทึกค่าแรงดันเอาต์พุต แล้วนำค่าที่บันทึกไว้มาคำนวณจากสูตร

$$\% \text{ Load regulation} = \frac{V_o - V_L}{V_o} \times 100$$

โดยที่  $V_o$  คือ แรงดันเอาต์พุตขณะไม่มีโหลด

$V_L$  คือ แรงดันเอาต์พุตเมื่อโหลดถึงกระแสเต็มที่

ข้อควรคำนึงในการวัดโหลดเรกูเลชัน คือ ค่าทนกำลังของตัวต้านทาน  $R_1$  และ  $VR_1$  ซึ่งควรจะทนกำลังได้สูงกว่ากำลังที่แหล่งจ่ายไฟจ่ายออกมา สำหรับค่า  $R_1$  หาได้จากกฎของโอห์ม โดยนำกระแสและแรงดันของแหล่งจ่ายไฟที่นำมาทดสอบเป็นตัวแปร ส่วน  $VR_1$  ควรจะมีค่าประมาณ 10 เท่าขึ้นไปของ  $R_1$  และการวัดค่าไลน์เรกูเลชันและโหลดเรกูเลชันนี้ ควรใช้โวลต์มิเตอร์ที่มีความเที่ยงตรงสูง เช่น ดิจิตอลโวลต์มิเตอร์ที่แสดงผลเป็นตัวเลข ซึ่งจะทำให้ได้ค่าความเปลี่ยนแปลงที่ถูกต้องกว่า


## 6.3 การทดสอบแรงดันริปเปิล (Ripple)

ริปเปิล คือ อัตราส่วนของตัวประกอบไฟสลับที่มีอยู่บนไฟตรง โดยจะคิดเป็นค่า rms (root mean square) หรือค่า P-P (peak to peak) การวัดค่าริปเปิลโดยทั่วไปจะทำไปพร้อมกับค่าโหลดเรกูเลชัน เพราะมีการจัดอุปกรณ์คล้ายกันเพียงแต่เปลี่ยนโวลต์มิเตอร์เป็นอาร์เอ็มเอสมิเตอร์หรือออสซิลโลสโคป โดยทำการวัดขณะที่ไม่มีโหลดและขณะโหลดถึงกระแสสูงสุด โดยทั่วไปขณะที่โหลดถึงกระแสสูงสุดจะมีค่าริปเปิลสูงกว่าขณะไม่มีโหลด ค่าปกติไม่ควรเกิน 10 เปอร์เซ็นต์หรือ 0.1 เท่าของแรงดันเอาต์พุต

ในการทดสอบนี้ใช้อาร์เอ็มเอสมิเตอร์ วัดแรงดันริปเปิลขณะโหลดถึงกระแสสูงสุด และนำค่าที่ได้ไปคำนวณเป็นเปอร์เซ็นต์ของแรงดันเอาต์พุตเมื่อโหลดถึงกระแสสูงสุด เรียกว่า เปอร์เซ็นต์ริปเปิล (% Ripple)

#### 6.4 ดริฟต์ (drift)

ดริฟต์ คือ การเปลี่ยนแปลงของแรงดันเอาต์พุต อันเนื่องมาจากการเปลี่ยนแปลงสัมประสิทธิ์ทางอุณหภูมิของอุปกรณ์ที่ใช้ประกอบ เช่น ไดโอด ตัวเก็บประจุ ไอซี ทรานซิสเตอร์ และตัวต้านทานที่อาจเสื่อมค่าไปตามอายุ การใช้งานและสภาพการใช้งานที่เปลี่ยนแปลงไป เช่น อุณหภูมิของสภาวะแวดล้อม, การรบกวนของสนามแม่เหล็กไฟฟ้า, ระดับแรงดันอินพุตเปลี่ยนแปลงไม่แน่นอน การวัดค่าดริฟต์จะต้องใช้เวลามากพอสมควร จึงจะทราบค่าที่เป็นไป ซึ่งการจัดอุปกรณ์สำหรับวัดค่าดริฟต์แสดงได้ดังรูป 6.3



รูป 6.3 การจัดอุปกรณ์สำหรับวัดค่าดริฟต์

จากรูป 6.3 จะต้องมีแรงดันอ้างอิงมาตรฐานที่มีค่าเท่ากับแรงดันเอาต์พุตที่ต้องการวัด เป็นตัวเปรียบเทียบ สมดุลให้กับเครื่องมือบันทึกสัญญาณ แล้วทำการวัดโดยเปิดแหล่งจ่ายไฟตรงที่ต้องการทดสอบ, แหล่งจ่ายแรงดันอ้างอิง และเครื่องบันทึกสัญญาณให้ทำงานไปพร้อมกัน ในสภาพแวดล้อมเดียวกันกับการใช้งานปกติ แล้วนำผลที่ได้จากเครื่องบันทึกสัญญาณมาวิเคราะห์ โดยหาค่าเฉลี่ยของการเปลี่ยนแปลงแรงดันเอาต์พุตในช่วงเวลามาเขียนกราฟ ซึ่งลักษณะของกราฟจะเป็นตัวบอกการเปลี่ยนแปลงให้ทราบ

#### 6.5 วิธีการทดสอบ และอุปกรณ์ที่ใช้ในการทดสอบแหล่งจ่ายแรงดันไฟตรงแบบโปรแกรมได้

การทดสอบแหล่งจ่ายแรงดันไฟตรงแบบโปรแกรมได้ ได้ทดสอบเพื่อหาค่าแสดงประสิทธิภาพใน 2 หัวข้อ คือ

1. เปอร์เซ็นต์โหลดเรกูเลชัน (% Load regulation)
2. เปอร์เซ็นต์ริปเปิล (% Ripple)

การทดสอบนี้จะโปรแกรมให้แหล่งจ่ายแรงดันไฟตรงแบบโปรแกรมได้ทำงานในโหมด Floating. คือให้ทำงานเป็นแหล่งจ่ายแรงดันไฟตรง 2 ชุด โดยให้แสดงผลทางหน้าจอกอมพิวเตอร์ แล้วแยกทำงานทดสอบทีละชุด โดยใช้วิธีการทดสอบในหัวข้อ 6.2 และ 6.3

การอ่านค่าแรงดันเอาต์พุต และ แรงดันริปเปิลของแหล่งจ่ายไฟตรงทั้งสอง ได้ใช้ดิจิตอลมัลติมิเตอร์แบบภาคแสดงผลคู่ ยี่ห้อ FLUKE Model 45 อ่านค่าทั้งสองตลอดการทดสอบ

การวัดกระแสเอาต์พุต กำหนดให้โหลดดึงกระแสสูงสุด เท่ากับ 850 มิลลิแอมป์ และใช้ดิจิตอลมัลติมิเตอร์ 3.5 Digits ยี่ห้อ YOKOGAWA Model 7532 03 ปรับให้อ่านค่าในช่วง 10A ซึ่งมี Resolution ระดับ 10mA, Accuracy  $\pm 1.5\% \pm 2$  ในการอ่านค่าตลอดการทดสอบ

ในการทดสอบนี้จะทำการทดสอบที่ 1.5 โวลต์ขึ้นไปจนถึง 15 โวลต์ โดยใช้ความละเอียด 0.1 โวลต์ เหตุที่ไม่ทดสอบที่แรงดันต่ำกว่า 1.5 โวลต์ เนื่องจากโหลดที่ใช้ในการทดสอบไม่สามารถดึงกระแส 850 mA ที่แรงดันระดับนั้นได้

## 6.6 ผลการทดสอบ

### 6.6.1 รายละเอียดของตาราง

ตารางที่ 6.1 และ 6.2 เป็นผลการทดสอบของแหล่งจ่ายแรงดันไฟตรงทั้งสองชุด มีการแสดงค่าต่างๆ ดังนี้

1. Programmed voltage เป็นค่าแรงดันที่ผู้ใช้ป้อนผ่านทางคีย์แพดหรือผ่านทาง IBM-PC
2. Output voltage เป็นแรงดันเอาต์พุทของแหล่งจ่ายแรงดันไฟตรง แบ่งออกเป็น 2 ช่องย่อย คือ แรงดันเอาต์พุทเมื่อไม่มีโหลด (Unloaded) และแรงดันเอาต์พุทเมื่อโหลดดึงกระแสสูงสุด (Loaded) 850mA.
3. % Load Regulation คือ ค่าเปอร์เซ็นต์โหลดเรกูเลชันที่คำนวณได้ที่แรงดันเอาต์พุทนั้น ตามวิธีในหัวข้อ 6.2
4. % Ripple คือ ค่าเปอร์เซ็นต์ริปเปิลที่แรงดันเอาต์พุทนั้น โดยคำนวณค่าแรงดันริปเปิลของ แหล่งจ่ายแรงดันไฟตรงเมื่อโหลดดึงกระแสสูงสุด เป็นเปอร์เซ็นต์ของแรงดันเอาต์พุทเมื่อโหลดดึงกระแสสูงสุด

### 6.6.2 ผลการทดสอบแหล่งจ่ายแรงดันไฟตรงชุดที่ 1.

แหล่งจ่ายแรงดันไฟตรงชุดที่ 1. มีค่าเปอร์เซ็นต์โหลดเรกูเลชันโดยเฉลี่ย = 0.2266 %  
 มีค่าเปอร์เซ็นต์ริปเปิล โดยเฉลี่ย = 0.0883 %  
 แรงดันเอาต์พุทเมื่อไม่มีโหลดจะมีค่าต่ำกว่า Programmed voltage โดยเฉลี่ย = 0.0362 โวลต์  
 แรงดันเอาต์พุทเมื่อโหลดดึงกระแสสูงสุด (850mA) มีค่าต่ำกว่า Programmed voltage โดยเฉลี่ย = 0.04693 โวลต์

### 6.6.3 ผลการทดสอบแหล่งจ่ายแรงดันไฟตรงชุดที่ 2.

แหล่งจ่ายแรงดันไฟตรงชุดที่ 2. มีค่าเปอร์เซ็นต์โหลดเรกูเลชันโดยเฉลี่ย = 0.4437 %  
 มีค่าเปอร์เซ็นต์ริปเปิล โดยเฉลี่ย = 0.0277 %  
 แรงดันเอาต์พุทเมื่อไม่มีโหลดจะมีค่าต่ำกว่า Programmed voltage โดยเฉลี่ย = 0.02219 โวลต์  
 แรงดันเอาต์พุทเมื่อโหลดดึงกระแสสูงสุด (850mA) มีค่าต่ำกว่า Programmed voltage โดยเฉลี่ย = 0.0277 โวลต์


ตารางที่ 6.1 ผลการทดสอบแหล่งจ่ายแรงดันไฟตรงแบบโปรแกรมได้ ชุดที่ 1

Load Current = 850 mA						
PROGRAMED	OUTPUT VOLTAGE		RIPPLE		% LOAD	% RIPPLE
VOLTAGE	UNLOADED	LOADED	UNLOADED	LOADED	REGULATION	
V	V	V	mV	mV	%	%
1.5	1.4875	1.4747	3.08	5.44	0.8605	0.3689
1.6	1.5864	1.5735	3.28	5.30	0.8132	0.3368
1.7	1.6865	1.6739	3.42	5.20	0.7471	0.3107
1.8	1.7853	1.7726	3.25	5.17	0.7114	0.2917
1.9	1.8847	1.8708	2.89	5.34	0.7375	0.2854
2.0	1.9847	1.9720	3.45	4.96	0.6399	0.2515
2.1	2.0855	2.0717	3.30	4.93	0.6617	0.2380
2.2	2.1840	2.1704	3.11	5.05	0.6227	0.2327
2.3	2.2836	2.2707	3.47	4.87	0.5649	0.2145
2.4	2.3883	2.3696	3.36	4.90	0.7830	0.2068
2.5	2.4844	2.4680	3.18	5.21	0.6601	0.2111
2.6	2.5827	2.5690	3.63	4.81	0.5305	0.1872
2.7	2.6868	2.6769	3.68	4.83	0.3685	0.1804
2.8	2.7820	2.7687	3.47	4.91	0.4781	0.1773
2.9	2.8818	2.8683	3.66	4.81	0.4685	0.1677
3.0	2.9813	2.9696	3.71	4.84	0.3924	0.1630
3.1	3.0815	3.0678	3.46	4.94	0.4446	0.1610
3.2	3.1802	3.1674	3.73	4.84	0.4025	0.1528
3.3	3.2810	3.2680	3.76	4.84	0.3962	0.1481
3.4	3.3800	3.3670	3.67	4.90	0.3846	0.1455
3.5	3.4790	3.4650	3.31	5.11	0.4024	0.1475
3.6	3.5790	3.5660	3.78	4.85	0.3632	0.1360
3.7	3.6790	3.6660	3.63	4.95	0.3534	0.1350
3.8	3.7770	3.7630	3.15	5.30	0.3707	0.1408
3.9	3.8780	3.8650	4.00	4.89	0.3352	0.1265
4.0	3.9780	3.9640	3.78	4.90	0.3519	0.1236
4.1	4.0770	4.0640	3.62	5.00	0.3189	0.1230
4.2	4.1750	4.1640	3.84	4.88	0.2635	0.1172
4.3	4.2160	4.2000	3.80	4.95	0.3795	0.1179
4.4	4.3760	4.3620	3.47	5.15	0.3199	0.1181
4.5	4.4760	4.4630	3.92	4.91	0.2904	0.1100
4.6	4.5750	4.5620	3.92	4.94	0.2842	0.1083
4.7	4.6740	4.6620	3.76	5.00	0.2567	0.1073
4.8	4.7740	4.7610	3.99	4.92	0.2723	0.1033
4.9	4.8740	4.8620	3.94	4.95	0.2462	0.1018
5.0	4.9730	4.9600	3.64	5.16	0.2614	0.1040
5.1	5.0700	5.0560	3.25	5.76	0.2761	0.1139
5.2	5.1730	5.1610	4.42	5.00	0.2320	0.0969
5.3	5.2730	5.2610	3.95	4.94	0.2276	0.0939
5.4	5.3720	5.3600	3.67	5.13	0.2234	0.0957
5.5	5.4720	5.4610	4.00	4.94	0.2010	0.0905
5.6	5.5720	5.5600	3.90	5.00	0.2154	0.0899
5.7	5.6720	5.6590	3.66	5.15	0.2292	0.0910
5.8	5.7720	5.7590	3.98	4.86	0.2252	0.0844
5.9	5.8720	5.8590	3.85	4.87	0.2214	0.0831
6.0	5.9850	5.9670	3.68	4.97	0.3008	0.0833
6.1	6.0690	6.0580	4.00	4.82	0.1812	0.0796
6.2	6.1690	6.1570	3.91	4.85	0.1945	0.0788
6.3	6.2680	6.2560	3.65	5.05	0.1914	0.0807
6.4	6.3670	6.3550	4.00	4.83	0.1885	0.0760
6.5	6.4680	6.4560	3.99	4.85	0.1855	0.0751

PROGRAMMED VOLTAGE	OUTPUT VOLTAGE		RIPPLE		% LOAD	% RIPPLE
	UNLOADED	LOADED	UNLOADED	LOADED	REGULATION	
V	V	V	mV	mV	%	%
6.6	6.5670	6.5550	3.88	4.90	0.1827	0.0748
6.7	6.6660	6.6540	3.69	5.17	0.1800	0.0777
6.8	6.7670	6.7550	4.03	4.90	0.1773	0.0725
6.9	6.8660	6.8550	3.88	4.98	0.1602	0.0726
7.0	6.9640	6.9520	3.58	5.33	0.1723	0.0767
7.1	7.0650	7.0540	3.98	4.90	0.1557	0.0695
7.2	7.1640	7.1530	3.92	4.93	0.1535	0.0689
7.3	7.2640	7.2520	3.72	5.11	0.1652	0.0705
7.4	7.3630	7.3520	4.02	4.92	0.1494	0.0669
7.5	7.4630	7.4510	3.93	5.00	0.1608	0.0671
7.6	7.5610	7.5490	3.60	5.44	0.1587	0.0721
7.7	7.6630	7.6520	4.07	4.90	0.1435	0.0640
7.8	7.7630	7.7510	4.05	4.90	0.1546	0.0632
7.9	7.8630	7.8510	3.90	4.98	0.1526	0.0634
8.0	7.9620	7.9500	4.07	4.91	0.1507	0.0618
8.1	8.0620	8.0510	4.05	4.87	0.1364	0.0605
8.2	8.1620	8.1500	3.87	5.00	0.1470	0.0613
8.3	8.2590	8.2470	3.60	5.52	0.1453	0.0669
8.4	8.3610	8.3500	4.07	4.92	0.1316	0.0589
8.5	8.4610	8.4500	4.00	4.98	0.1300	0.0589
8.6	8.5590	8.5480	3.80	5.22	0.1285	0.0611
8.7	8.6610	8.6490	4.00	4.92	0.1386	0.0569
8.8	8.7600	8.7480	3.87	5.05	0.1370	0.0577
8.9	8.8580	8.8460	3.67	5.44	0.1355	0.0615
9.0	8.9590	8.9470	4.05	4.90	0.1339	0.0548
9.1	9.0590	9.0470	4.02	4.96	0.1325	0.0548
9.2	9.1580	9.1460	3.85	5.13	0.1310	0.0561
9.3	9.2580	9.2470	4.10	4.90	0.1188	0.0530
9.4	9.3570	9.3460	4.00	4.98	0.1176	0.0533
9.5	9.4570	9.4450	3.90	5.28	0.1269	0.0559
9.6	9.5560	9.5450	4.13	4.93	0.1151	0.0517
9.7	9.6570	9.6460	4.11	4.91	0.1139	0.0509
9.8	9.7560	9.7450	3.95	5.08	0.1128	0.0521
9.9	9.8540	9.8420	3.88	5.55	0.1218	0.0564
10.0	9.9560	9.9440	4.11	5.00	0.1205	0.0503
10.1	10.0540	10.0430	3.92	5.32	0.1094	0.0530
10.2	10.1590	10.1400	3.81	5.93	0.1870	0.0585
10.3	10.2610	10.2500	4.13	5.00	0.1072	0.0488
10.4	10.3600	10.3480	4.10	5.00	0.1158	0.0483
10.5	10.4590	10.4480	3.97	5.82	0.1052	0.0557
10.6	10.5590	10.5480	4.19	4.98	0.1042	0.0472
10.7	10.6590	10.6480	4.78	5.04	0.1032	0.0473
10.8	10.7570	10.7480	3.95	5.35	0.0837	0.0498
10.9	10.8590	10.8470	4.20	4.93	0.1105	0.0455
11.0	10.9580	10.9470	4.17	4.99	0.1004	0.0456
11.1	11.0580	11.0470	4.08	5.13	0.0995	0.0464
11.2	11.1580	11.1470	4.19	4.98	0.0986	0.0447
11.3	11.2580	11.2470	4.15	5.00	0.0977	0.0445
11.4	11.3560	11.3450	4.00	5.26	0.0969	0.0464
11.5	11.4520	11.4410	3.93	5.79	0.0961	0.0506
11.6	11.5570	11.5460	4.22	4.99	0.0952	0.0432
11.7	11.6570	11.6460	4.13	5.43	0.0944	0.0466
11.8	11.7550	11.7430	4.04	5.35	0.1021	0.0456
11.9	11.8560	11.8440	4.16	5.01	0.1012	0.0423
12.0	11.9550	11.9440	4.09	5.12	0.0920	0.0429
12.1	12.0530	12.0420	4.06	5.45	0.0913	0.0453
12.2	12.1550	12.1440	4.00	5.00	0.0905	0.0412


PROGRAMED VOLTAGE V	OUTPUT VOLTAGE		RIPPLE		% LOAD	% RIPPLE
	UNLOADED	LOADED	UNLOADED	LOADED	REGULATION	
	V	V	mV	mV	%	%
12.3	12.2540	12.2430	4.14	5.09	0.0898	0.0416
12.4	12.3530	12.3420	4.00	5.33	0.0890	0.0432
12.5	12.4540	12.4430	4.16	4.99	0.0883	0.0401
12.6	12.5530	12.5450	4.11	5.08	0.0637	0.0405
12.7	12.6510	12.6400	4.00	5.53	0.0869	0.0438
12.8	12.7500	12.7410	4.18	4.95	0.0706	0.0389
12.9	12.8540	12.8430	4.20	4.99	0.0856	0.0389
13.0	12.9530	12.9480	4.85	5.05	0.0386	0.0390
13.1	13.0510	13.0400	4.03	5.59	0.0843	0.0429
13.2	13.1530	13.1420	4.27	5.06	0.0836	0.0385
13.3	13.2520	13.2420	4.17	5.12	0.0755	0.0387
13.4	13.3680	13.3460	4.15	6.12	0.1646	0.0459
13.5	13.4710	13.4480	4.28	5.52	0.1707	0.0410
13.6	13.5710	13.5490	4.17	5.49	0.1621	0.0405
13.7	13.6700	13.6480	4.05	5.76	0.1609	0.0422
13.8	13.7700	13.7480	4.28	5.50	0.1598	0.0400
13.9	13.8700	13.8470	4.18	5.59	0.1658	0.0404
14.0	13.9700	13.9440	4.06	6.07	0.1861	0.0435
14.1	14.0690	14.0460	4.24	5.40	0.1635	0.0384
14.2	14.1680	14.1460	4.23	5.41	0.1553	0.0382
14.3	14.2680	14.2460	4.13	5.60	0.1542	0.0393
14.4	14.3680	14.3460	4.21	5.37	0.1531	0.0374
14.5	14.4680	14.4460	4.20	5.40	0.1521	0.0374
14.6	14.5660	14.5440	4.07	5.72	0.1510	0.0393
14.7	14.6620	14.6420	4.07	6.25	0.1364	0.0427
14.8	14.7640	14.7450	4.17	5.40	0.1287	0.0366
14.9	14.8660	14.8440	4.15	5.55	0.1480	0.0374
15.0	14.9620	14.9410	4.11	6.00	0.1404	0.0402
				AVERAGE.	0.2266	0.0883

### % Load Regulation of Power supply 1.



รูป 6.4 เปอร์เซนต์โหลดเรกูเลชั่น ของแหล่งจ่ายแรงดันไฟตรงชุดที่ 1.

### % Ripple of Power supply 1.



รูป 6.5 เปอร์เซนต์ริปลีเปิดของแหล่งจ่ายแรงดันไฟตรงชุดที่ 1


ตารางที่ 6.2 ผลการทดสอบแหล่งจ่ายแรงดันไฟตรงแบบโปรแกรมได้ ชุดที่ 2.

Load Current = 850 mA						
PROGRAMED	OUTPUT VOLT		RIPPLE		% LOAD	% RIPPLE
VOLT	NO LOADED	LOADED	NO LOADED	LOADED	REGULATION	
V	V	V	mV	mV	%	%
1.5	1.4864	1.4546	0.45	1.14	2.1394	0.0784
1.6	1.5820	1.5557	0.42	0.63	1.6625	0.0405
1.7	1.6834	1.6566	0.40	0.84	1.5920	0.0507
1.8	1.7837	1.7543	0.39	1.18	1.6483	0.0673
1.9	1.8860	1.8504	0.38	1.81	1.8876	0.0978
2.0	1.9834	1.9559	0.36	0.82	1.3865	0.0419
2.1	2.0823	2.0556	0.34	1.06	1.2822	0.0516
2.2	2.1842	2.1521	0.33	1.57	1.4696	0.0730
2.3	2.2819	2.2528	0.32	1.39	1.2753	0.0617
2.4	2.3831	2.3533	0.30	1.42	1.2505	0.0603
2.5	2.4836	2.4500	0.30	1.95	1.3529	0.0796
2.6	2.5833	2.5565	0.28	0.80	1.0374	0.0313
2.7	2.6825	2.6559	0.28	1.23	0.9916	0.0463
2.8	2.7889	2.7566	0.27	1.19	1.1582	0.0432
2.9	2.8839	2.8575	0.28	0.75	0.9154	0.0262
3.0	2.9837	2.9564	0.25	1.13	0.9150	0.0382
3.1	3.0844	3.0550	0.25	1.53	0.9532	0.0501
3.2	3.1828	3.1570	0.25	0.72	0.8106	0.0228
3.3	3.2840	3.2570	0.24	0.97	0.8222	0.0298
3.4	3.3840	3.3550	0.23	1.27	0.8570	0.0379
3.5	3.4840	3.4520	0.24	1.88	0.9185	0.0545
3.6	3.5810	3.5560	0.24	1.08	0.6981	0.0304
3.7	3.6810	3.6550	0.24	1.50	0.7063	0.0410
3.8	3.7770	3.7500	0.25	2.13	0.7149	0.0568
3.9	3.8850	3.8560	0.22	1.23	0.7465	0.0319
4.0	3.9830	3.9580	0.23	1.03	0.6277	0.0260
4.1	4.0850	4.0560	0.23	1.53	0.7099	0.0377
4.2	4.1830	4.1570	0.23	1.12	0.6216	0.0269
4.3	4.2820	4.2550	0.24	1.70	0.6305	0.0400
4.4	4.3810	4.3500	0.28	1.80	0.7076	0.0414
4.5	4.4840	4.4580	0.23	1.08	0.5798	0.0242
4.6	4.5820	4.5560	0.23	1.54	0.5674	0.0338
4.7	4.6810	4.6540	0.28	1.91	0.5768	0.0410
4.8	4.7749	4.7560	0.24	1.27	0.3958	0.0267
4.9	4.8830	4.8570	0.25	1.73	0.5325	0.0356
5.0	4.9740	4.9500	0.25	2.04	0.4825	0.0412
5.1	5.0720	5.0420	0.35	2.83	0.5915	0.0561
5.2	5.1810	5.1590	0.26	0.77	0.4246	0.0149
5.3	5.2820	5.2590	0.26	1.00	0.4354	0.0190
5.4	5.3790	5.3550	0.29	1.53	0.4462	0.0286
5.5	5.4800	5.4560	0.27	1.28	0.4380	0.0235
5.6	5.5800	5.5570	0.27	1.16	0.4122	0.0209
5.7	5.6800	5.6550	0.32	1.74	0.4401	0.0308
5.8	5.7790	5.7560	0.26	1.05	0.3980	0.0182
5.9	5.8800	5.8550	0.29	1.58	0.4252	0.0270
6.0	5.9800	5.9560	0.30	1.55	0.4013	0.0260
6.1	6.0800	6.0570	0.26	1.05	0.3783	0.0173
6.2	6.1770	6.1550	0.37	1.60	0.3562	0.0260
6.3	6.2760	6.2510	0.37	2.06	0.3983	0.0330
6.4	6.3790	6.3570	0.29	0.80	0.3449	0.0126
6.5	6.4800	6.4580	0.28	1.11	0.3395	0.0172
6.6	6.5780	6.5570	0.35	1.44	0.3192	0.0220

PROGRAMED VOLT V	OUTPUT VOLT		RIPPLE		% LOAD	% RIPPLE
	NO LOADED	LOADED	NO LOADED	LOADED	REGULATION	
	V	V	mV	mV	%	%
6.7	6.6770	6.6530	0.43	2.10	0.3594	0.0316
6.8	6.7800	6.7570	0.30	1.17	0.3392	0.0173
6.9	6.8770	6.8570	0.39	1.57	0.2908	0.0229
7.0	6.9740	6.9510	0.50	2.24	0.3298	0.0322
7.1	7.0770	7.0540	0.38	1.72	0.3250	0.0244
7.2	7.1780	7.1560	0.33	1.56	0.3065	0.0218
7.3	7.2780	7.2540	0.41	2.10	0.3298	0.0289
7.4	7.3760	7.3540	0.38	1.82	0.2983	0.0247
7.5	7.4750	7.4510	0.47	2.40	0.3211	0.0322
7.6	7.5730	7.5490	0.50	2.59	0.3169	0.0343
7.7	7.6800	7.6590	0.30	1.02	0.2734	0.0133
7.8	7.7800	7.7580	0.33	1.53	0.2828	0.0197
7.9	7.8780	7.8560	0.42	1.89	0.2793	0.0241
8.0	7.9790	7.9590	0.31	1.07	0.2507	0.0134
8.1	8.0800	8.0590	0.40	1.43	0.2599	0.0177
8.2	8.1780	8.1560	0.49	1.91	0.2690	0.0234
8.3	8.2740	8.2510	0.59	2.64	0.2780	0.0320
8.4	8.3800	8.3590	0.36	1.36	0.2506	0.0163
8.5	8.4800	8.4590	0.41	1.70	0.2476	0.0201
8.6	8.5770	8.5550	0.55	2.31	0.2565	0.0270
8.7	8.6780	8.6560	0.50	2.10	0.2535	0.0243
8.8	8.7810	8.7560	0.53	2.10	0.2847	0.0240
8.9	8.8750	8.8520	0.60	2.65	0.2592	0.0299
9.0	8.9800	8.9590	0.38	1.51	0.2339	0.0169
9.1	9.0780	9.0570	0.60	2.09	0.2313	0.0231
9.2	9.1800	9.1580	0.55	2.05	0.2397	0.0224
9.3	9.2810	9.2600	0.40	1.44	0.2263	0.0156
9.4	9.3790	9.3580	0.55	2.01	0.2239	0.0215
9.5	9.4770	9.4550	0.67	2.49	0.2321	0.0263
9.6	9.5800	9.5590	0.43	1.61	0.2192	0.0168
9.7	9.6800	9.6590	0.55	2.00	0.2169	0.0207
9.8	9.7760	9.7560	0.73	2.35	0.2046	0.0241
9.9	9.8720	9.8500	0.77	2.94	0.2229	0.0298
10.0	9.9780	9.9560	0.70	2.32	0.2205	0.0233
10.1	10.0740	10.0530	0.86	2.75	0.2085	0.0274
10.2	10.1660	10.1430	0.89	3.32	0.2262	0.0327
10.3	10.2790	10.2580	0.57	1.75	0.2043	0.0171
10.4	10.3810	10.3600	0.50	1.51	0.2023	0.0146
10.5	10.4800	10.4590	0.58	1.99	0.2004	0.0190
10.6	10.5800	10.5590	0.50	1.63	0.1985	0.0154
10.7	10.6780	10.6570	0.67	2.19	0.1967	0.0205
10.8	10.7780	10.7560	0.72	2.24	0.2041	0.0208
10.9	10.8800	10.8610	0.50	1.47	0.1746	0.0135
11.0	10.9780	10.9570	0.68	1.94	0.1913	0.0177
11.1	11.0770	11.0550	0.70	2.25	0.1986	0.0204
11.2	11.1790	11.1580	0.60	1.16	0.1879	0.0104
11.3	11.2790	11.2580	0.70	2.04	0.1862	0.0181
11.4	11.3750	11.3530	0.80	2.46	0.1934	0.0217
11.5	11.4670	11.4450	0.90	3.00	0.1919	0.0262
11.6	11.5800	11.5590	0.50	1.60	0.1813	0.0138
11.7	11.6800	11.6590	0.69	1.88	0.1798	0.0161
11.8	11.7750	11.7550	0.83	2.44	0.1699	0.0208
11.9	11.8760	11.8550	0.80	2.21	0.1768	0.0186
12.0	11.9780	11.9570	0.80	2.14	0.1753	0.0179
12.1	12.0750	12.0540	0.86	2.66	0.1739	0.0221
12.2	12.1760	12.1550	0.78	2.15	0.1725	0.0177
12.3	12.2740	12.2530	0.88	2.61	0.1711	0.0213


PROGRAMED VOLT V	OUTPUT VOLT		RIPPLE		% LOAD REGULATION	% RIPPLE
	NO LOADED V	LOADED V	NO LOADED mV	LOADED mV	%	%
12.4	12.3750	12.3540	0.90	2.60	0.1697	0.0210
12.5	12.4700	12.4560	0.88	2.34	0.1123	0.0188
12.6	12.5730	12.5510	0.98	2.80	0.1750	0.0223
12.7	12.6680	12.6450	1.00	3.15	0.1816	0.0249
12.8	12.7790	12.7590	0.60	1.67	0.1565	0.0131
12.9	12.8800	12.8590	0.78	1.94	0.1630	0.0151
13.0	12.9780	12.9570	0.90	2.27	0.1618	0.0175
13.1	13.0740	13.0560	0.90	2.89	0.1377	0.0221
13.2	13.1790	13.1630	0.72	2.00	0.1214	0.0152
13.3	13.2780	13.2610	0.89	2.36	0.1280	0.0178
13.4	13.3730	13.3510	1.05	3.00	0.1645	0.0225
13.5	13.4760	13.4540	0.90	2.45	0.1633	0.0182
13.6	13.5780	13.5540	0.90	2.25	0.1768	0.0166
13.7	13.6730	13.6520	1.00	2.70	0.1536	0.0198
13.8	13.7750	13.7520	1.00	2.47	0.1670	0.0180
13.9	13.8700	13.8480	1.09	2.97	0.1586	0.0214
14.0	13.9690	13.9470	1.13	3.10	0.1575	0.0222
14.1	14.0710	14.0510	1.00	1.97	0.1421	0.0140
14.2	14.1690	14.1480	1.30	2.45	0.1482	0.0173
14.3	14.2670	14.2460	1.22	2.74	0.1472	0.0192
14.4	14.3690	14.3500	1.00	2.06	0.1322	0.0144
14.5	14.4700	14.4490	1.17	2.42	0.1451	0.0167
14.6	14.5650	14.5450	1.30	2.85	0.1373	0.0196
14.7	14.6590	14.6380	1.41	3.49	0.1433	0.0238
14.8	14.7670	14.7470	1.22	3.57	0.1354	0.0242
14.9	14.8660	14.8450	1.27	2.80	0.1413	0.0189
15.0	14.9590	14.9380	1.37	3.28	0.1404	0.0220
				AVERAGE	0.4392	0.0277

### % Load Regulation of Power supply 1.



รูป 6.6 เปอร์เซนต์โหลดเรกูเลชั่นของแหล่งจ่ายแรงดันไฟตรงชุดที่ 2.

## % Ripple of Power supply 2.



รูป 6.7 เปอร์เซ็นต์ริปลเปิดของแหล่งจ่ายแรงดันไฟตรงชุดที่ 2.

## บทที่ 7.

### สรุปผลและแนวทางการพัฒนา

#### 7.1 สรุปผลการทดสอบ

1. สามารถป้อนแรงดันที่ต้องการแก่แหล่งจ่ายแรงดันไฟตรงแบบโปรแกรมได้ ผ่านทางพอร์ทอนุกรมมาตรฐาน RS-232 ได้อย่างถูกต้อง

2. แหล่งจ่ายแรงดันไฟตรงแบบโปรแกรมได้ สามารถทำงานได้ดี โดยมีค่าเปอร์เซ็นต์โวลตเรจเลชันโดยเฉลี่ยดีกว่า 0.5 เปอร์เซ็นต์ และ ค่าเปอร์เซ็นต์รีปเปิลเมื่อโวลตดิ้งกระแสสูงสุดโดยเฉลี่ยดีกว่า 0.09% ในช่วงแรงดันเอาต์พุต 1.5 - 15 โวลต์

#### 7.2 แนวทางการพัฒนา

1. ปรับปรุงค่าเปอร์เซ็นต์โวลตเรจเลชันให้ต่ำลงอีก โดยออกแบบลายวงจรในส่วนสร้างแรงดันอ้างอิง และส่วนรักษาระดับแรงดันใหม่ ให้มีเสถียรภาพต่อสัญญาณรบกวนมากขึ้น

2. เพิ่มความสามารถในการจ่ายกระแสให้มากขึ้น

3. เพื่อให้แรงดันเอาต์พุตถูกต้องมากยิ่งขึ้น ควรเปลี่ยนอัลกอริทึมในการคำนวณค่าที่ผู้ใช้ป้อนเข้ามา ให้มีความถูกต้องลงไปถึงทศนิยมตำแหน่งที่ 5.

4. ในส่วนของวงจรสร้างแรงดันอ้างอิง ควรเปลี่ยนวิธีแยกกราวด์นาลอกออกจากกราวด์ดิจิทัล ซึ่งเดิมใช้วงจรขยายความแตกต่าง (Differential amplifier) เป็นการใช้โอปโตไอโซเลเตอร์ที่มีเอาต์พุตเป็นเชิงเส้นแทน

5. พัฒนาให้ควบคุมได้โดย IBM-PC โดยตรง ซึ่งสามารถใช้ภาษาชั้นสูงเช่น C, C++, Pascal, Visual Basic, ในการควบคุม

ภาคผนวก ก.

โปรแกรมควบคุมการทำงานของระบบ

```

10  STRING 2000,17
20  DIM S(15),K(21)
30  LIV=20 :VLC=10:ADD=0001H
40  PHAS=0E0A2H : REL=03H : GOSUB 5900 : REM INITIAL DAC
50  PHAS=0E0C2H : REL=03H : GOSUB 5900
60  REM*****INITIAL LCD*****
70  XBY(0E060H)=38H : REM FUNCTION SET
80  FOR I=1 TO 15 : NEXT I
90  XBY(0E060H)=0FH : REM DISPLAY ON/OFF SET
100 FOR I=1 TO 5 : NEXT I
110 XBY(0E060H)=06H : REM ENTRY MODE SET
120 FOR I=1 TO 5 : NEXT I
130 XBY(0E060H)=01H : REM CLEAR SCREEN
140 REM*****INITIAL 8255*****
150 XBY(0E083H)=92H : REM AD574A PORT A&B=INPUT,PORT C=OUTPUT
160 XBY(0E082H)=01H : REM DISABLE 4052 & AD574A=READ STATUS
170 XBY(0E0A3H)=80H : REM DAC1210_A ALL PORTS=OUTPUT
180 XBY(0E0A2H)=03H : REM DESELECT COMMAND.FOR DAC1210_A
190 XBY(0E0C3H)=80H : REM DAC1210_B ALL PORTS=OUTPUT
200 XBY(0E0C2H)=03H : REM DESELECT COMMAND.FOR DAC1210_B
210 REM***** CHOOSE YOUR MODE *****
220 $(27)=" PROGRAMABLE "
230 $(47)=" POWER SUPPLY "
240 $(67)="BY TEE TUM &MARK"
250 FOR K=1 TO 5
260 N=27 : DO
270 GOSUB 5370
280 N=N+20
290 WHILE N<=67
300 NEXT K
310 FOR I=1 TO 1000 : NEXT I
320 ITF=0
330 $(22)="0:NORMAL PPS " : N=22 : GOSUB 5370
340 $(52)="1:INTERFACE COM " : N=52 : GOSUB 5370
350 GOSUB 7480
360 IF A=1 THEN ITF=1 : GOTO 380 : REM INTERFACE COM(USED KEYBOARD)
365 IF A<>0 THEN 320
370 REM ##### SET MAX. VOTL LIMIT #####
380 ANS=20 : REM...SET LIMIT VOLT=20V
390 $(10)=" LIMIT VOLT AT " : N=10 : GOSUB 5370
400 $(66)=" 20 V " : N=66 : GOSUB 5370
410 GOSUB 7480 : REM...KEY ENTER FOR 30 LIV OR KEY NEW LIV
420 LIV=ANS : REM...LIV=LIMIT VOLT

```

```

430 ANS=1000 : REM...SET LIMIT CURRENT=10 AMP.
440 $(33)="LIMIT CURRENT AT" : N=33 : GOSUB 5370
450 $(71)=" 1000 mA      " : N=71 : GOSUB 5370
460 GOSUB 7480
470 VLC=(ANS*0.001)*10 : REM...VLC=VOLT OF LIMIT CURRENT=I*R
480 $(1)="ENTER YOUR MODE:" : N=1 : GOSUB 5370
490 FOR I=1 TO 500 : NEXT I
500 $(28)=" 5:EXIT PPS      " : N=28 : GOSUB 5370
510 $(41)=" 1:FLOATING      " : N=41 : GOSUB 5370
520 $(61)=" 2:INDIVIDUAL    " : N=61 : GOSUB 5370
530 $(81)=" 3:DUAL          " : N=81 : GOSUB 5370
550 GOSUB 7480 : REM Receive Voltage value from user.
555 $(20)=" ENTER VOLT      "
560 $(69)=" 0:NORMAL        "
570 $(50)=" 3:STEP SEGMENT  "
580 $(6)=" SEGMENT NUMBER  "
590 IF A=1 THEN GOSUB 640 : GOTO 500 : REM...CHOOSE FLOAT
600 IF A=2 THEN GOSUB 1050 : GOTO 500 : REM...CHOOSE INDIVIDUAL
610 IF A=3 THEN GOSUB 1280 : GOTO 500 : REM...CHOOSE DUAL
620 IF A=5 THEN END
630 REM***** FLOATING *****
640 REL=83H : REM SET RELAY ,NOT WR,NOT CS
645 XBY(OE0C2H)=83H : REM SET RELAY
650 PPS=1 : REM...FOR SEND TO DAC IN STEP SEG.
660 $(5)=" MODE FLOATING    " : N=5 : GOSUB 5370
670 $(49)=" 1:PPS 1        " : N=49 : GOSUB 5370
680 $(68)=" 2:PPS 2        " : N=68 : GOSUB 5370
690 $(83)=" 5:EXIT FLOAT    " : N=83 : GOSUB 5370
700 GOSUB 7480
710 IF A=5 THEN RETURN
720 IF A=1 THEN 750 : REM RUN PPS 1
730 IF A=2 THEN 910 : REM RUN PPS 2
740 GOTO 660
750 REM***** PPS 1 *****
760 PHAS=0E0A2H
770 $(23)=" 5:EXIT PPS1     " : N=23 : GOSUB 5370
780 N=50 : GOSUB 5370
790 N=69 : GOSUB 5370
800 GOSUB 7480
810 IF A=5 THEN GOTO 660
820 IF A=3 THEN GOSUB 2900 : GOTO 760
830 IF A<0 THEN GOTO 770
840 $(16)="PPS1:ENTER VOLT  " : N=16 : GOSUB 5370

```

```

850 GOSUB 7480
860 V1=ANS : GOSUB 5900
870 IF ER=1.OR.ER=2 THEN 760
880 GOTO 760
890 REM##### PPS 2 #####
900 REM##### NO STEP SEGMENT #####
910 PHAS=0E0C2H
920 $(18)=" 5.EXIT PPS2 " : N=18 : GOSUB 5370
930 $(54)=" 1:WAVE " : N=54 : GOSUB 5370
940 N=69 : GOSUB 5370
950 GOSUB 7480
960 IF A=5 THEN 660
970 IF A=1 THEN GOSUB 1700 : GOTO 910
980 IF A<>0 THEN 910
990 $(17)="PPS2:ENTER VOLT " : N=17 : GOSUB 5370
1000 GOSUB 7480
1010 V1=ANS : GOSUB 5900
1020 IF ER=1.OR.ER=2 THEN 910
1030 GOTO 910
1040 REM*##### INDIVIDUAL #####
1050 REL=03H : REM...CHOOSE INDI.
1055 XBY(0E0C2H)=03H : REM SET RELAY
1060 PPS=2
1070 $(22)="MODE INDIVIDUAL " : N=22 : GOSUB 5370
1080 FOR I=1 TO 600 : NEXT I
1090 $(34)=" 1:WAVE " : N=34 : GOSUB 5370
1100 N=50 : GOSUB 5370
1110 N=69 : GOSUB 5370
1120 $(85)=" 5.EXIT INDIVE " : N=85 : GOSUB 5370
1125 GOSUB 7480
1130 IF A=1 THEN GOSUB 1700 : GOTO 1050
1140 IF A=5 THEN RETURN
1150 IF A=3 THEN GOSUB 2900 : GOTO 1050
1160 IF A<>0 THEN 1070
1170 N=20 : GOSUB 5370
1180 GOSUB 7480
1190 IF ANS<0 THEN 1220
1200 PHAS=0E0A2H
1210 V1=ANS : GOTO 1240
1220 PHAS=0E0C2H
1230 V1=ABS(ANS)
1240 GOSUB 5900
1250 IF ER=1.OR.ER=2 THEN 1050

```

```
1260 GOTO 1050
1270 REM***** DUAL *****
1280 REL=03H
1285 XBY(OEOC2H)=03H
1290 PPS=3
1300 $(19)=" MODE DUAL " : N=19 : GOSUB 5370
1310 N=50 : GOSUB 5370
1320 N=69 : GOSUB 5370
1330 $(84)=" 5:EXIT DUAL " : N=84 : GOSUB 5370
1340 GOSUB 7480
1350 IF A=5 THEN RETURN
1360 IF A=3 THEN 2900 : GOTO 1280
1370 IF A<0 THEN 1280
1380 N=20 : GOSUB 5370
1390 GOSUB 7480
1400 V1=ABS(ANS)
1410 PHAS=0EOA2H : GOSUB 5900
1420 IF ER=1.OR.ER=2 THEN 1280
1430 PHAS=0EOC2H : GOSUB 5900
1440 IF ER=1.QR.ER=2 THEN 1280
1450 GOTO 1280
1700 REM##### WAVE #####
1710 REM##### FOR KEYPAD ONLY #####
1720 IF ITF=1 THEN RETURN
1725 WAVE=0
1730 $(31)=" ENTER MAX.VOLT " : N=31 : GOSUB 5370
1740 GOSUB 7480
1750 VMX=ANS
1752 MX1=INT(VMX)
1754 MX2=VMX-MX1
1760 $(9)=" ENTER MIN.VOLT " : N=9 : GOSUB 5370
1770 GOSUB 7480
1780 VMN=ANS
1782 MN1=INT(VMN)
1784 MN2=VMN-MN1
1790 $(30)=" 0:SINE WAVE " : N=30 : GOSUB 5370
1800 $(55)=" 1:TRIANGLE WAVE" : N=55 : GOSUB 5370
1810 GOSUB 7480
1820 IF A=0 THEN 2300
1830 IF A<>1 THEN 1730
1840 XBY(OEO60H)=01H
1850 N=55 : GOSUB 5370
1860 IF PPS<>1 THEN 1890
```

```

1870 PHAS=0E0C2H : VMN=ABS(VMN) : VMX=ABS(VMX)
1880 V1=VMN : GOTO 1892
1890 IF PPS=2 THEN V1=VMN
1892 IF MN2=0 THEN 1900
1894 WAVE=1 : GOTO 1910
1896 V1=V1+MN2
1900 DO
1910 KEY1=PORT1
1920 IF KEY1=OFFH THEN 1990
1930 KEY2=PORT1
1940 IF KEY2<>OFFH THEN 1930
1950 RETURN
1960 IF PPS<>2 THEN 1990
1970 IF V1<0 THEN PHAS=0E0C2H : GOTO 1990
1980 IF V1>=0 THEN PHAS=0E0A2H
1990 GOSUB 5900
2000 IF ER=1.OR.ER=2 THEN 1730
2002 IF WAVE=1 THEN WAVE=0 : GOTO 1896
2004 IF WAVE=2 THEN WAVE=0 : GOTO 2026
2010 V1=V1+0.1
2020 UNTIL V1>VMX
2022 IF MX2=0 THEN V1=VMX-1 : GOTO 2030
2024 WAVE=2 : V1=VMX : GOTO 1910
2026 V1=VMX-MX2
2030 DO
2040 KEY1=PORT1
2050 IF KEY1=OFFH THEN 2120
2060 KEY2=PORT1
2070 IF KEY2<>OFFH THEN 2060
2080 RETURN
2090 IF PPS<>2 THEN 2120
2100 IF V1<0 THEN PHAS=0E0C2H : GOTO 1990
2110 IF V1>=0 THEN PHAS=0E0A2H
2120 GOSUB 5900
2130 IF ER=1.OR.ER=2 THEN 1730
2140 V1=V1-0.1
2150 UNTIL V1<VMN
2152 IF MN2<>0 THEN V1=VMN : GOTO 1892
2154 V1=VMN+1
2160 GOTO 1892
2300 REM##### SINE WAVE #####
2310 XBY(0E060H)=01H
2320 N=30 : GOSUB 5370

```

```

2330 HALF=(VMX+VMN)/2
2340 I=0
2350 DO
2360 KEY1=PORT1
2370 IF KEY1=OFFH THEN 2430
2380 KEY2=PORT1
2390 IF KEY2<>OFFH THEN 2380
2400 RETURN
2410 V1=((VMX-HALF)*SIN(I))+HALF
2420 IF PPS<>2 THEN 2450
2430 IF V1>=0 THEN PHAS=0E0A2H : GOTO 2470
2440 IF V1<0 THEN PHAS=0E0C2H : GOTO 2470
2450 IF PPS<>1 THEN RETURN
2460 PHAS=0E0C2H
2470 GOSUB 5900
2480 IF ER=1.OR.ER=2 THEN 1730
2490 I=I+0.05
2500 UNTIL I=2*PI
2510 GOTO 2340
2700 REM*****STEP SEGMENT*****
2900 $(11)="ENTER START VOLT"
2910 $(12)="ENTER STOP VOLT"
2920 $(13)="ENTER TIME"
2930 $(48)="BANK ORDER="
2940 $(2)=" 0:SET " : N=2 : GOSUB 5370
2950 $(42)=" 2:STEP WORKING " : N=42 : GOSUB 5370
2960 $(62)=" 3:LIST & EDIT " : N=62 : GOSUB 5370
2970 $(86)=" 5:EXIT STEP " : N=86 : GOSUB 5370
2980 GOSUB 7480
2990 IF A=5 THEN RETURN
3000 IF A=0 THEN 3700
3010 IF A=2 THEN 5000
3020 IF A<>3 THEN 2940
3100 REM #####LIST & EDIT STEP #####
3200 $(38)=" 0:LIST " : N=38 : GOSUB 5370
3230 $(56)=" 1:EDIT " : N=56 : GOSUB 5370
3240 GOSUB 7480
3245 LE=ANS
3260 $(14)=" CHOOSE BANK " : N=14 : GOSUB 5370
3270 GOSUB 7480
3280 U=ANS
3290 ON U GOSUB ,6850,6860,6870,6880,6890,6900,6910,6920,6930,6940
3300 IF LE=0 THEN 3360

```







```

5060 V1=XBY(ADD) : ADD=ADD+1
5070 V2=XBY(ADD) : ADD=ADD+1
5080 T1=XBY(ADD) : ADD=ADD+1
5090 VT=(V2-V1)/T1
5100 TIME=0 : CLOCK 1 : CO=0 : ONTIME 1,5150 : DO
5110 IF ER=1.OR.ER=2 THEN 2900
5120 WHILE TIME<T1 : NEXT Z
5130 CLOCK 0
5140 GOTO 2900
5150 T2=TIME
5160 V1=V1+VT
5170 PRINT SPC (23),V1, SPC (3),T2
5180 CO=CO+1 : CO1=CO/2 : CO2=CO1-INT(CO1)
5190 IF CO2<>0 THEN 5260
5200 XBY(0E060H)=92H : REM...LCD TELL V1 IS + OR -
5210 IF V1<0 THEN 5230
5220 W=V1 : XBY(0E062H)=2BH : GOTO 5240
5230 W=ABS(V1) : XBY(0E062H)=2DH
5240 L=93H : GOSUB 6960
5250 W=T2 : L=9BH : GOSUB 6960
5260 IF PPS<>2 THEN 5310 : REM...FOR SEND 3 MODE TO DAC
5270 IF V1<0 THEN 5290
5280 PHAS=0E0A2H : GOTO 5340
5290 V1=ABS(V1)
5300 PHAS=0E0C2H : GOTO 5340
5310 IF PPS<>3 THEN 5340
5320 V1=ABS(V1)
5330 PHAS=0E0A2H : GOSUB 5900 : PHAS=0E0C2H : GOSUB 5900 : GOTO 6430
5340 GOSUB 5900
5350 ONTIME T2+1,5150 : RETI
5360 REM ***** SEND $(N) TO LCD *****
5370 IF ITF<>0 THEN 5460
5380 IF N>0.AND.N<=40 THEN XBY(0E060H)=01H : XBY(0E060H)=80H : GOTO 5420
5390 IF N>40.AND.N<=60 THEN XBY(0E060H)=0C0H : GOTO 5420
5400 IF N>60.AND.N<=80 THEN XBY(0E060H)=90H : GOTO 5420
5410 IF N>80.AND.N<=100 THEN XBY(0E060H)=0D0H : GOTO 5420
5420 FOR M=1 TO 16
5430 XBY(0E062H)=ASC$(N),M)
5440 NEXT M
5450 GOTO 5480
5460 IF N>0.AND.N<=40 THEN CLS
5470 PRINT SPC(20),$(N)
5480 RETURN

```

```

5490 REM *****SEND DATA TO 8255 TO DAC(+) OR DAC(-)*****
5900 ER=0 : REM...FOR TELL OVERVOLT,OVERCURRENT
5910 IF PHAS=0E0A2H THEN DH=0E0A1H : DL=0E0A0H
5920 IF PHAS=0E0C2H THEN DH=0E0C1H : DL=0E0C0H
5930 V1=ABS(V1)
6100 SV=V1*200 : REM...V1 10 mV = SV 2 STEPS(DAC MAX. 4096 STEPS)
6110 LV4=SV.AND.00FH : REM...4 BIT LOW OF VOLTAGE (LV4)
6120 HV8=(SV-LV4)/16 : REM...8 BIT HIGH OF VOLTAGE (HV8)
6122 REM.... LV4=ABS(LV4)
6125 REM.... HV8=ABS(HV8)
6130 XBY(DL)=LV4
6140 XBY(DH)=HV8
6150 XBY(PHAS)=REL : REM...SET P1.0,1.1(CPU 8052) TO HIGH
6160 XBY(PHAS)=REL-3 : REM CHIP SELECT(+),WR BIT 1,0=LOW
6170 XBY(PHAS)=REL
6180 IF ER<>1 THEN 6190
6182 $(46)=" OVER VOLTAGE " : N=46 : GOSUB 5370
6184 FOR I=1 TO 800 : NEXT I
6186 GOTO 6720
6190 IF ER<>2 THEN 6410
6200 $(51)=" OVER CURRENT " : N=51 : GOSUB 5370
6210 FOR I=1 TO 800 : NEXT I
6220 GOTO 6720
6390 REM *****SEND DATA TO ADC*****
6400 REM ##### OVER VOLT #####
6410 IF PHAS=0E0A2H THEN R1=0F1H : C1=0F0H
6420 IF PHAS=0E0C2H THEN R1=0D1H : C1=0D0H
6425 FOR X=1 TO 20
6430 XBY(0E082H)=R1 : REM...SET BIT 4 FOR ADC(R/C)
6440 XBY(0E082H)=C1
6450 FOR I=1 TO 2 : NEXT I
6460 XBY(0E082H)=R1
6462 HI8=XBY(0E081H)
6464 LO4=XBY(0E080H)
6470 VAG=(HI8*16)+(LO4.AND.0FH)
6472 K(X)=VAG
6474 NEXT X
6476 BX=0
6478 FOR X=1 TO 20
6480 BX=BX+K(X)
6482 NEXT X
6484 V4=BX/4095 :REM IT IS V4=BX/20
6500 IF V4<=LIV THEN 6590

```

```

6510 V1=0 : ER=1 : GOTO 5910
6580 REM ##### OVER CURRENT #####
6590 IF PHAS=0E0A2H THEN R2=0E1H : C2=0E0H
6600 IF PHAS=0E0C2H THEN R2=0C1H : C2=0C0H
6602 FOR X=1 TO 20
6610 XBY(0E082H)=R2
6620 XBY(0E082H)=C2
6630 FOR I=1 TO 2 : NEXT I
6640 XBY(0E082H)=R2
6642 HI8=XBY(0E081H) : REM PORT B IS DATA 8 BIT(MSB)
6644 LO4=XBY(0E080H) : REM PORT B IS DATA 4 BIT(LSB)
6646 V7=(HI8*16)+(LO4.AND.0FH)
6648 K(X)=V7
6650 NEXT X
6655 BX=0
6660 FOR X=1 TO 20
6665 BX=BX+K(X)
6670 NEXT X
6675 V5=BX/4095
6680 IF V5<=VLC THEN 6700
6690 REM...V1=0 : ER=2 : GOTO 5910
6700 REM...V6=V4-V1
6710 REM...V1=V1-V6 : REM...CONDITION VOLTAGE
6715 REM...IF V6<>0 THEN W7=1 : GOTO 5910
6720 RETURN
6730 REM*****
6740 AD1=ADD : SG1=SEG : RETURN
6750 AD2=ADD : SG2=SEG : RETURN
6760 AD3=ADD : SG3=SEG : RETURN
6770 AD4=ADD : SG4=SEG : RETURN
6780 AD5=ADD : SG5=SEG : RETURN
6790 AD6=ADD : SG6=SEG : RETURN
6800 AD7=ADD : SG7=SEG : RETURN
6810 AD8=ADD : SG8=SEG : RETURN
6820 AD9=ADD : SG9=SEG : RETURN
6830 AD10=ADD : SG10=SEG : RETURN
6840 REM*****
6850 ADD=AD1 : SEG=SG1 : RETURN
6860 ADD=AD2 : SEG=SG2 : RETURN
6870 ADD=AD3 : SEG=SG3 : RETURN
6880 ADD=AD4 : SEG=SG4 : RETURN
6890 ADD=AD5 : SEG=SG5 : RETURN
6900 ADD=AD6 : SEG=SG6 : RETURN

```

```

6910 ADD=AD7 : SEG=SG7 : RETURN
6920 ADD=AD8 : SEG=SG8 : RETURN
6930 ADD=AD9 : SEG=SG9 : RETURN
6940 ADD=AD10 : SEG=SG10 : RETURN
6950 REM *****SEND DATA TO LCD*****
6960 IF ITF<>0 THEN 7390
6970 DL=9FH
6980 FOR Q=1 TO 16
6990 XBY(OE060H)=DL
7000 XBY(OE062H)=20H
7010 DL=DL-1
7020 NEXT Q
7030 N1=INT(W)
7040 Y=10000
7050 FOR K=1 TO 4
7060 N2=N1/Y
7070 N3=INT(N2)
7080 IF N3<>0 THEN 7130
7090 Y=Y/10
7100 NEXT K
7110 R=N1+6 : GOSUB 7410
7120 XBY(OE060H)=L : XBY(OE062H)=S(R) : GOTO 7140
7130 R=N3+6 : GOSUB 7410 : XBY(OE060H)=L : XBY(OE062H)=S(R)
7140 IF N1-10<0 THEN 7290
7150 N4=(N2-N3)*10
7160 N5=INT(N4) : R=N5+6 : GOSUB 7410
7170 L=L+1H : XBY(OE060H)=L : XBY(OE062H)=S(R)
7180 IF N1-100<0 THEN 7290
7190 N6=(N4-N5)*10
7200 N7=INT(N6) : R=N7+6 : GOSUB 7410
7210 L=L+1H : XBY(OE060H)=L : XBY(OE062H)=S(R)
7220 IF N1-1000<0 THEN 7290
7230 N8=(N6-N7)*10
7240 N9=INT(N8) : R=N9+6 : GOSUB 7410
7250 L=L+1H : XBY(OE060H)=L : XBY(OE062H)=S(R)
7260 IF N1-10000<0 THEN 7290
7270 N10=(N8-N9)*10
7280 L=L+1H : XBY(OE060H)=L : XBY(OE062H)=S(R)
7290 M1=(W-N1)*10
7300 IF M1=0 THEN 7400
7310 L=L+1H : XBY(OE060H)=L : XBY(OE062H)=2EH
7320 M2=INT(M1) : R=M2+6 : GOSUB 7410
7330 L=L+1H : XBY(OE060H)=L : XBY(OE062H)=S(R)

```

```

7340 M3=(M1-M2)*10
7350 IF M3=0 THEN 7400
7360 M4=INT(M2) : R=M4+6 : GOSUB 7410
7370 L=L+1H : XBY(0E060H)=L : XBY(0E062H)=S(R)
7380 GOTO 7400
7390 PRINT SPC (17), "=> ",W
7400 RETURN
7410 FOR K=1 TO R
7420 READ S(R)
7430 NEXT K
7440 DATA 91H,92H,93H,94H,95H,30H,31H,32H,33H,34H,35H,36H,37H,38H,39H
7450 RESTORE
7460 RETURN
7470 REM*****ENTER DATA FROM KEYPAD,DISPLAY ON LCD*****
7480 IF IIF<>1 THEN 7510
7490 INPUT "          => ",ANS
7500 A=ANS : GOTO 8070
7510 KEY1=PORT1
7520 IF KEY1=0FFH THEN GOTO 7480
7530 IF KEY1<>0D7H THEN F=0 : GOTO 7570
7540 XBY(0E060H)=90H
7550 XBY(0E062H)=2DH : F=15
7560 FOR I=1 TO 200 : NEXT I
7570 A=0 : B=0 : C=0 : D=0 : E=0
7580 FOR J=1 TO 6
7590 KEY1=PORT1 : REM...GET DATA FROM KEYPAD(PORT A)
7600 IF KEY1=0FFH THEN GOTO 7590 : REM...NO KEY
7610 KEY=KEY1
7620 KEY2=PORT1
7630 IF KEY2<>0FFH THEN GOTO 7620
7640 IF KEY=0E7H THEN ENT=99 : GOTO 7950 : REM...KEY "D"=ENTER
7650 IF KEY<>0B7H THEN 7740 : REM...DEL WRONG KEY
7660 DL=9FH
7670 FOR Q=1 TO 16
7680 XBY(0E060H)=DL
7690 XBY(0E062H)=20H
7700 DL=DL-1
7710 NEXT Q
7720 RESTORE
7730 GOTO 7480
7740 IF KEY=07EH THEN LCD=31H : MNTR=1 : GOTO 7850 : REM KEY "1"
7750 IF KEY=07DH THEN LCD=32H : MNTR=2 : GOTO 7850 : REM KEY "2"
7760 IF KEY=07BH THEN LCD=33H : MNTR=3 : GOTO 7850 : REM KEY "3"


```

```


7770 IF KEY=0BEH THEN LCD=34H : MNTR=4 : GOTO 7850 : REM KEY "4"
7780 IF KEY=0BDH THEN LCD=35H : MNTR=5 : GOTO 7850
7790 IF KEY=0BBH THEN LCD=36H : MNTR=6 : GOTO 7850
7800 IF KEY=0DEH THEN LCD=37H : MNTR=7 : GOTO 7850
7810 IF KEY=0DDH THEN LCD=38H : MNTR=8 : GOTO 7850
7820 IF KEY=0DBH THEN LCD=39H : MNTR=9 : GOTO 7850
7830 IF KEY=0EDH THEN LCD=30H : MNTR=0 : GOTO 7850
7840 IF KEY=EBH THEN LCD=2EH : MNTR=100 : GOTO 7850 : REM KEY "*" = .
7850 R=J : GOSUB 7410
7860 XBY(0E060H)=S(R) : REM...DEFIND LCD ADD. FOR EACH DATA
7870 IF J=1 THEN A=MNTR
7880 IF J=2 THEN B=MNTR
7890 IF J=3 THEN C=MNTR
7900 IF J=4 THEN D=MNTR
7910 IF J=5 THEN E=MNTR
7920 XBY(0E062H)=LCD
7930 FOR I=1 TO 100 : NEXT I
7940 NEXT J
7950 IF A=100.OR.B=100.OR.C=100.OR.D=100.OR.E=100 THEN 8020
7960 IF J=2 THEN ANS=A
7970 IF J=3 THEN ANS=(A*10)+B
7980 IF J=4 THEN ANS=(A*100)+(B*10)+C
7990 IF J=5 THEN ANS=(A*1000)+(B*100)+(C*10)+D
8000 IF J=6 THEN ANS=(A*10000)+(B*1000)+(C*100)+(D*10)+E
8010 IF A=10 THEN 8000
8020 IF A=100 THEN ANS=(B*0.1)+(C*0.01)
8030 IF B=100 THEN ANS=A+(C*0.1)+(D*0.01)
8040 IF C=100 THEN ANS=(A*10)+B+(D*0.1)+(E*0.01)
8050 IF F=15 THEN ANS=-ANS
8060 RESTORE
8070 RETURN

```


ภาคผนวก ข.  
วงจรรวมของระบบ




PROGRAMMABLE POWER SUPPLY.		
Title POWER SUPPLY FOR DIGITAL, DAC, ADC & OPAMPS		
Size	Document Number	REV
A	D_SUPPLY.SCH	
Date:	May 22, 1995	Sheet of




PROGRAMMABLE POWER SUPPLY		
Title		
POWER PART FOR BOTH OF MC1466L.		
Size	Document Number	REV
A	HVREG.SCH	
Date:	April 12, 1995	Sheet of



PROGRAMABLE POWER SUPPLY		
Title	KEYPAD OF PPS.	
Size	Document Number	REV
B	KEYPAD.SCH	
Date:	May 31, 1995	Sheet of




DIGITAL TO ANALOG CONVERTER & I-V CONVERTER FOR MC1466L PHASE A.




DIGITAL TO ANALOG CONVERTER & I-V CONVERTER FOR MC1466L PHASE B.


PROGRAMMABLE POWER SUPPLY.	
Title DAC & I/V converter (10V.)	
Size Document Number	
B	DACREF.SCH
Date:	May 31, 1995 Sheet of




PROGRAMMABLE POWER SUPPLY	
Title	HIGHVOLT OPAMP & MC1466L PHASE_A
Size	Document Number
B	1466L_A.SCH
Date:	May 22, 1995 Sheet of



PROGRAMMABLE POWER SUPPLY	
Title HIGHVOLT OPAMP & MC1466L PHASE_B	
Size Document Number 1466L_B.SCH	
B	REV
Date: May 22, 1995 Sheet of	



Size	Document Number	REV
A		
Date:	March 26, 1995	Sheet of



PROGRAMMABLE POWER SUPPLY.	
Title	QUAD DIFF AMP, MUX & ADC (ADE74A)
Size	Document Number
B	ADC.SCH
Date:	May 23, 1995 Sheet of

ภาคผนวก ค.

รายละเอียดอุปกรณ์ทางอิเล็กทรอนิกส์



# MC1466L

## MAXIMUM RATINGS ( $T_A = -25^\circ\text{C}$ unless otherwise noted)

Rating	Symbol	Value	Unit
Auxiliary Voltage	$V_{aux}$	30	Vdc
Power Dissipation (Package Limitation) Derate above $T_A = -50^\circ\text{C}$	$P_D$ $1/\theta_{JA}$	750 6.0	mW mW/°C
Operating Temperature Range	$T_A$	0 to +70	°C
Storage Temperature Range	$T_{stg}$	-65 to +150	°C

## ELECTRICAL CHARACTERISTICS ( $T_A = -25^\circ\text{C}$ , $V_{aux} = -25\text{ Vdc}$ unless otherwise noted)

Characteristic Definition	Characteristic	Symbol	Min	Typ	Max	Units
	Auxiliary Voltage (See Notes 1 & 2) (Voltage from pin 14 to pin 7)	$V_{aux}$	21	—	30	Vdc
	Auxiliary Current	$I_{aux}$	—	9.0	12	mAdc
	Internal Reference Voltage (Voltage from pin 12 to pin 7)	$V_{IR}$	17.3	18.2	19.7	Vdc
	Reference Current (See Note 3)	$I_{ref}$	0.8	1.0	1.2	mAdc
	Input Current — Pin 8	$I_g$	—	6.0	12	$\mu\text{A}$ dc
	Power Dissipation	$P_D$	—	—	360	mW
	Input Offset Voltage, Voltage Control Amplifier (See Note 4)	$V_{ioV}$	0	15	40	mVdc
	Load Voltage Regulation (See Note 5)	$\Delta V_{ioV}$ $\Delta V_{ref}/V_{ref}$	—	1.0	3.0	mV %
	Line Voltage Regulation (See Note 6)	$\Delta V_{ioV}$ $\Delta V_{ref}/V_{ref}$	—	1.0	3.0	mV %
	Temperature Coefficient of Output Voltage ( $T_A = 0$ to $-75^\circ\text{C}$ )	$TC_{V_O}$	—	0.01	—	$\mu\text{V}/^\circ\text{C}$
	Input Offset Voltage, Current Control Amplifier (See Note 4) (Voltage from pin 10 to pin 11)	$V_{ioI}$	0	15	40	mVdc
	Load Current Regulation (See Note 7)	$\Delta I_L/I_L$ $\Delta I_{ref}$	—	0.2	—	% mAdc

\*Pins 1 and 4 no connection.

# MC1466L

**NOTE 1:**

The instantaneous input voltage,  $V_{aux}$ , must not exceed the maximum value of 30 volts for the MC1466. The instantaneous value of  $V_{aux}$  must be greater than 21 volts for the MC1466 for proper internal regulation.

**NOTE 2:**

The auxiliary supply voltage  $V_{aux}$  must "float" and be electrically isolated from the unregulated high voltage supply,  $V_{in}$ .

**NOTE 3:**

Reference current may be set to any value of current less than 1.2 mAdc by applying the relationship:

$$I_{ref} \text{ (mA)} = \frac{3.55}{R_1 \text{ (k}\Omega\text{)}}$$

**NOTE 4:**

A built-in offset voltage (15 mVdc nominal) is provided so that the power supply output voltage or current may be adjusted to zero.

**NOTE 5:**

Load Voltage Regulation is a function of two additive components,  $\Delta V_{ioV}$  and  $\Delta V_{ref}$ , where  $\Delta V_{ioV}$  is the change in input offset voltage (measured between pins 3 and 9) and  $\Delta V_{ref}$  is the change in voltage across  $R_2$  (measured between pin 3 and ground). Each component may be measured separately or the sum may be measured across the load. The measurement procedure for the test circuit shown is:

- a. With S1 open ( $I_L = 0$ ) measure the value of  $V_{ioV}$  (1) and  $V_{ref}$  (1).
- b. Close S1, adjust R4 so that  $I_L = 500 \mu\text{A}$  and note  $V_{ioV}$  (2) and  $V_{ref}$  (2).

Then  $\Delta V_{ioV} = V_{ioV} (1) - V_{ioV} (2)$

% Reference Regulation =

$$\frac{V_{ref} (1) - V_{ref} (2)}{V_{ref} (1)} (100\%) = \frac{\Delta V_{ref}}{V_{ref}} (100\%)$$

Load Voltage Regulation =

$$\frac{\Delta V_{ref}}{V_{ref}} (100\%) + \Delta V_{ioV}$$

**NOTE 6:**

Line Voltage Regulation is a function of the same two additive components as Load Voltage Regulation,  $\Delta V_{ioV}$  and  $\Delta V_{ref}$  (see Note 5). The measurement procedure is:

- a. Set the auxiliary voltage,  $V_{aux}$ , to 22 volts. Read the value of  $V_{ioV}$  (1) and  $V_{ref}$  (1).
- b. Change the  $V_{aux}$  to 28 volts and note the value of  $V_{ioV}$  (2) and  $V_{ref}$  (2). Then compute Line Voltage Regulation:

$\Delta V_{ioV} = V_{ioV} (1) - V_{ioV} (2)$

% Reference Regulation =

$$\frac{V_{ref} (1) - V_{ref} (2)}{V_{ref} (1)} (100\%) = \frac{\Delta V_{ref}}{V_{ref}} (100\%)$$

Line Voltage Regulation =

$$\frac{\Delta V_{ref}}{V_{ref}} (100\%) + \Delta V_{ioV}$$

**NOTE 7:**


Load Current Regulation is measured by the following procedure:

- a. With S2 open, adjust R3 for an initial load current,  $I_L(1)$ , such that  $V_O$  is 5.0 Vdc.
- b. With S2 closed, adjust R7 for  $V_O = 1.0$  Vdc and read  $I_L(2)$ . Then Load Current Regulation =

$$\frac{I_L(2) - I_L(1)}{I_L(1)} (100\%) = I_{ref}$$

where  $I_{ref}$  is 1.0 mAdc. Load Current Regulation is specified in this manner because  $I_{ref}$  passes through the load in a direction opposite that of load current and does not pass through the current sense resistor,  $R_5$ .

FIGURE 5 — BLOCK DIAGRAM





# MC1466L

## OPERATION AND APPLICATIONS

This section describes the operation and design of the MC1466 voltage and current regulator and also provides information on useful applications.

### THEORY OF OPERATION

The schematic of Figure 5 can be simplified by breaking it down into basic functions, beginning with a simplified version of the voltage reference, Figure 7. Zener diodes CR1 and CR5 with their associated forward biased diodes CR2 through CR4 and CR6 through CR8 form the stable reference needed to balance the differential amplifier. At balance ( $V_{B1} = V_{B2}$ ), the output voltage, ( $V_{12} - V_7$ ), is at a value that is twice the drop across either of the two diode strings:  $V_{12} - V_7 = 2(V_{CR1} + V_{CR2} + V_{CR3} + V_{CR4})$ . Other voltages, temperature compensated or otherwise, are also derived from these diode strings for use in other parts of the circuit.

The voltage controlled current source (Figure 8) is a PNP-NPN composite which, due to the high NPN beta,

yields a good working PNP from a lateral device working at a collector current of only a few microamperes. Its base voltage ( $V_{B2}$ ) is derived from a temperature compensated portion of the diode string and consequently the overall current is dependent on the value of emitter resistor R1. Temperature compensation of the base emitter junction of Q3 is not important because approximately 9 volts exists between  $V_{B2}$  and  $V_{12}$ , making the  $\Delta V_{BE}$ 's very small in percentage. Circuit reference voltage is derived from the product of  $I_R$  and  $R_R$ ; if  $I_R$  is set at 1 mA ( $R_1 = 8.5 \text{ k}\Omega$ ), then  $R_R$  (in  $\text{k}\Omega$ ) =  $V_O$ . Other values of current may be used as long as the following restraints are kept in mind: 1) package dissipation will be increased by about 11 mW/mA and 2) bias current for the voltage control amplifier is  $3 \mu\text{A}$ , temperature dependent, and is extracted from the reference current. The reference current should

FIGURE 7 - REFERENCE VOLTAGE REGULATOR





FIGURE 8 - VOLTAGE CONTROLLED CURRENT SOURCE



MC1466L

be at least two orders of magnitude above the largest expected bias current.

Loop amplification in the constant voltage mode is supplied by the voltage controlled amplifier (Figure 9), a standard high gain differential amplifier. The inputs are diode-protected against differential overvoltages and an emitter degenerating resistor,  $R_{OS}$ , has been added to one of the transistors. For an emitter current in both Q5 and Q6 of 1/2 milliampere there will exist a preset offset voltage in this differential amplifier of 15 mV to insure that the output voltage will be zero when the reference voltage is zero. Without  $R_{OS}$ , the output voltage could be a few millivolts above zero due to the inherent offset. Since the load resistor is so large in this stage compared with the load (Q9) it will be more instructive to look at the gain on a transconductance basis rather than voltage gain. Transconductance of the differential stage is defined for small signals as:

$$g_m = \frac{I}{2r_e + R_E} \quad (1)$$

where

$$r_e \approx \frac{0.026}{I_E} \text{ and}$$

$R_E$  = added emitter degenerating resistance.

For  $I_E = 0.5 \text{ mA}$ ,

$$g_m = \frac{I}{104 + 30} = \frac{1}{134} = 7.5 \text{ mA/volt.} \quad (2)$$

FIGURE 9 - VOLTAGE CONTROL AMPLIFIER






FIGURE 10 - CURRENT CONTROL CIRCUIT



This level is further boosted by the output stage such that in the constant voltage mode overall transconductance is about 300 mA/volt.

A second differential stage nearly identical to the first stage, serves as the current control amplifier (Figure 10). The gain of this stage insures a rapid crossover from the constant voltage to constant current modes and provides a convenient point to control the maximum deliverable load current. In use, a reference voltage derived from the preregulator and a voltage divider is applied to pin 10 while the output current is sampled across  $R_S$  by pin 11. When  $I_L R_S$  is 15 mV below the reference value, voltage  $V_1$  begins to rapidly rise, eventually gaining complete control of Q9 and limiting output current to a value of  $V_2/R_S$ . If  $V_2$  is derived from a variable source, short circuit current may be controlled over the complete output current capability of the regulator. Since the constant-voltage to constant-current change-over requires only a few millivolts the voltage regulation maintains its quality to the current limit and accordingly shows a very sharp "knee" (100 mA, Figure 11). Note that the regulator can switch back into the constant voltage mode if the output voltage reaches a value greater than  $V_R$ . Operation through zero milliamperes is guaranteed by the inclusion of another emitter offsetting resistor.

FIGURE 11 -  $V_1$  CURVE FOR 0-TO-40 V, 0.5-AMPERE REGULATOR



## MC1466L

Transistor Q9 and five diodes comprise the essential parts of the output stage (Figure 12). The diodes perform an "OR" function which allows only one mode of operation at a time - constant current or constant voltage. However, an additional stage (Q9) must be included to invert the logic and make it compatible with the driving requirements of series pass transistors as well as provide additional gain. A 1.5 mA collector current source sets the maximum deliverable output current and boosts the output impedance to that of the current source.


Note that the negative (substrate) side of the MC1466 is 7.25 volts lower than the output voltage, and the reference regulator guarantees that the positive side is 11 volts above the output. Thus the IC remains at a voltage (relative to ground) solely dependent on the output, "floating" above and below  $V_O$ .  $V_{CE}$  across Q9 is only two or three  $V_{BE}$ 's depending on the number of transistors used in the series pass configuration.

Performance characteristics of the regulator may be approximately calculated for a given circuit (Figure 2). Assuming that the two added transistors (Q12 and Q13) have minimum betas of 20, then the overall regulator transconductance will be:

$$\beta m_T = (400) 300 \text{ mA/volt} = 120 \text{ A/volt.} \quad (3)$$

For a change in current of 500 mA the output voltage will drop only:

$$\Delta V = \frac{0.5}{120} = 4.2 \text{ mV} \quad (4)$$



The analysis thus far does not consider changes in  $V_R$  due to output current changes. If  $I_L$  increases by 500 mA the collector current of Q9 decreases by 1.25 mA, causing the collector current of Q5 to increase by 30  $\mu$ A. Accordingly,  $I_R$  will be decreased by  $\approx 0.30 \mu$ A which will drop the output by 0.03%. This figure may be improved considerably by either using high beta devices as the pass transistors, or by increasing  $I_R$ . Note again, however, that the maximum power rating of the package must be kept in mind. For example if  $I_R = 4 \text{ mA}$ , power dissipation is

$$P_D = 20 \text{ V} (8 \text{ mA}) + 11 \text{ V} \times 3 \text{ mA} = 193 \text{ mW} \quad (5)$$

This indicates that the circuit may be safely operated up to 118°C using 20 volts at the auxiliary supply voltage. If, however, the auxiliary supply voltage is 35 volts,

$$P_D = 35 \text{ V} (8 \text{ mA}) + 26 \text{ V} (3 \text{ mA}) = 358 \text{ mW} \quad (6)$$

which dictates that the maximum operating temperature must be less than 91°C to keep package dissipation within specified limits.

Line voltage regulation is also a function of the voltage change between pins 8 and 9, and the change of  $V_{ref}$ . In this case, however, these voltages change due to changes in the internal regulator's voltages, which in turn are caused by changes in  $V_{aux}$ . Note that line voltage regulation is not a function of  $V_{in}$ . Note also that the instantaneous value of  $V_{aux}$  must always be between 20 and 35 volts.

Figure 6 shows six external diodes (CR1 to CR6) added for protective purposes. CR1 should be used if the output voltage is less than 20 volts and CR2, CR3 are absent. For  $V_O$  higher than 20 volts, CR1 should be discarded in favor of CR2 and CR3. Diode CR4 prevents IC failure if the series pass transistors develop collector-base shorts while the main power transistor suffers a simultaneous open emitter. If the possibility of such a transistor failure mode seems remote, CR4 may be deleted. To prevent instantaneous differential and common mode breakdown of the current sense amplifier, CR5 must be placed across the current limit resistor  $R_5$ .

Load transients occasionally produce a damaging reversal of current flow from output to input  $V_O > 150$  volts (which will destroy the IC). Diode CR6 prevents such reversal and renders the circuit immune from destruction for such conditions, e.g., adding a large output capacitor after the supply is turned "on". Diodes CR1, CR2, CR3, and CR5 may be general purpose silicon units such as 1N4001 or equivalent whereas CR4 and CR6 should have a peak inverse voltage rating equal to  $V_{in}$  or greater.

### APPLICATIONS

Figure 2 shows a typical 0-to-40 volts, 0.5-ampere regulator with better than 0.01% performance. The RC network between pins 5 and 6 and the capacitor between pins 13 and 14 provide frequency compensation for the MC1466. The external pass transistors are used to boost load current, since the output current of the regulator is less than 2 mA.

## MC1466L

Figure 1 is a 0-to-15 volts, 10-ampere regulator with the pass transistor configuration necessary to boost the load current to 10 amperes. Note that  $C_O$  has been increased to 1000  $\mu\text{F}$  following the general rule:

$$C_O = 100 \mu\text{F}/\text{A } I_L$$

The prime advantage of the MC1466 is its use as a high voltage regulator, as shown in Figure 3. This 0-to-250 volts 0.1-ampere regulator is typical of high voltage applications, limited only by the breakdown and safe areas of the output pass transistors.

The primary limiting factor in high voltage series regulators is the pass transistor. Figure 13 shows a safe area curve for the MJ413. Looking at Figure 3, we see that if the output is shorted, the transistor will have a collector current of 100 mA, with a  $V_{CE}$  approximately equal to 260 volts. Thus this point falls on the dc line of the safe area curve, insuring that the transistor will not enter secondary breakdown.

In this respect (Safe Operating Area) the foldback circuit of Figure 14 is superior for handling high voltages and yet is short-circuit protected. This is due to the fact that load current is diminished as output voltage drops ( $V_{CE}$  increases as  $V_O$  drops) as seen in Figure 15. By careful design the load current at a short,  $I_{SC}$  can be made low enough such that the combined  $V_{CE}$  ( $V_{CE} + V_{CE(sat)}$ ) and  $I_{SC}$  still falls within the dc safe operating area of the transistor. For the illustrated design (Figure 14), an input voltage of 210 volts is compa-

table with a short circuit current of 100 mA. Yet current foldback allows us to design for a maximum regulated load current of 500 mA, the pertinent design equations are:

$$\text{Let } R_2 \text{ (k}\Omega\text{)} = V_O$$

$$\alpha = \frac{0.25}{V_O} \left[ \frac{I_k}{I_{SC}} - 1 \right]$$

$$R_1 \text{ (k}\Omega\text{)} = \frac{\alpha}{1 - \alpha} V_O$$

$$R_{SC} = \frac{0.25}{(1 - \alpha) I_{SC}}$$





FIGURE 14 - A 200 V, 0.5-AMPERE REGULATOR WITH CURRENT FOLDBACK



The terms  $I_{SC}$  and  $I_k$  correspond to the short-circuit current and maximum available load current as shown in Figure 15.




Figure 16 shows a remote sense application which should be used when high current or long wire lengths are used. This type of wiring is recommended for any application where the best possible regulation is desired. Since the sense lines draw only a small current, large voltage drops do not destroy the excellent regulation of the MC1466.

### TRANSIENT FAILURES

In industrial areas where electrical machinery is used


the normal ac line often contains bursts of voltage running from hundreds to thousands of volts in magnitude and only microseconds in duration. Under some conditions this energy is dissipated across the internal zener connected between pins 9 and 7. This transient condition may produce a total failure of the regulator device without any apparent explanation. This type of failure is identified by absence of the 7 volt zener (CR1) between pin 9 and pin 7. To prevent this failure mode the use of a shielded power transformer is recommended, as shown in Figure 6. In addition, it is recommended that C1, C3 and C4 be included to aid in transient repression. These capacitors should have good high frequency characteristics.

If the possibility of transients on the output exists, the addition of a resistor and zener diode between pins 9 and 7 as shown on Figure 17 should be added.

### VOLTAGE-CURRENT MODE INDICATOR

There may be times when it is desirable to know when the MC1466 is in the constant current mode or constant voltage mode. A mode indicator signal circuit can be easily added to provide this feature. Figure 18 shows how a PNP transistor has replaced a protection diode between pins 3 and 9 of Figure 2. When the MC1466 goes from constant voltage mode to constant current mode,  $V_O$  will drop below  $V_S$  and the PNP transistor will turn on. The 1 mA current supplied by pin 3 will now be shunted to base of Q1 thereby providing a mode signal output.

**FIGURE 16 - REMOTE SENSE**



# MC1466L

FIGURE 17 - A 0-TO-250 VOLT, 0.1-AMPERE REGULATOR





FIGURE 18 - 0-TO-40 Vdc, 0.5-AMPERE REGULATOR WITH MODE INDICATOR



DAC1208/DAC1209/DAC1210/DAC1230/DAC1231/DAC1232



National  
Semiconductor  
Corporation

## MICRO-DAC™ DAC1208, DAC1209, DAC1210, DAC1230, DAC1231, DAC1232 12-Bit, $\mu$ P Compatible, Double-Buffered D to A Converters

### General Description

The DAC1208 and the DAC1230 series are 12-bit multiplying D to A converters designed to interface directly with a wide variety of microprocessors (6800, 8048, 8085, Z-80, etc.). Double buffered input registers and associated control lines allow these DACs to appear as a two-byte "stack" in the system's memory or I/O space with no additional interfacing logic required.

The DAC1206 series provides all 12 input lines to allow single buffering for maximum throughput when used with 16-bit processors. These input lines can also be externally configured to permit an 8-bit data interface. The DAC1230 series can be used with an 8-bit data bus directly as it internally translates the 12-bit DAC data from its 8 input lines. All of these DACs accept left-justified data from the processor.

The analog section is a precision silicon-chromium (Si-Cr) R-2R ladder network and twelve CMOS current switches. An inverted R-2R ladder structure is used with the binary weighted currents switched between the I<sub>OUT1</sub> and I<sub>OUT2</sub> maintaining a constant current in each ladder leg independent of the switch state. Special circuitry provides TTL logic input voltage level compatibility.

The DAC1208 series and DAC1230 series are the 12-bit members of a family of microprocessor compatible DACs (MICRO-DACs™). For applications requiring other resolutions, the DAC1000 series for 10-bit and DAC0830 series for 8-bit are available alternatives.


### Features

- Linearity specified with zero and full-scale adjust only
- Direct interface to all popular microprocessors
- Double-buffered, single-buffered or flow through digital data inputs
- Logic inputs which meet TTL voltage level specs (1.4V logic threshold)
- Works with  $\pm 10V$  reference—full 4-quadrant multiplication
- Operates stand-alone (without  $\mu$ P) if desired
- All parts guaranteed 12-bit monotonic
- DAC1230 series is pin compatible with the DAC0830 series 8-bit MICRO-DACs

### Key Specifications

- |   |   |
|---|---|
| ■ Current Settling Time                   | 1 $\mu$ s                               |
| ■ Resolution                              | 12 Bits                                 |
| ■ Linearity (Guaranteed over temperature) | 10, 11, or 12 Bits of FS                |
| ■ Gain Tempco                             | 1.3 ppm/°C                              |
| ■ Low Power Dissipation                   | 20 mW                                   |
| ■ Single Power Supply                     | 5 V <sub>DC</sub> to 15 V <sub>DC</sub> |

### Typical Application



TL/H/5660-1

### Absolute Maximum Ratings

If Military/Aerospace specified devices are required, contact the National Semiconductor Sales Office/Distributors for availability and specifications.

(Notes 1 and 2)

Supply Voltage ( $V_{CC}$ ) 17 V<sub>DC</sub>

voltage at Any Digital Input  $V_{CC}$  to GND

voltage at  $V_{REF}$  Input  $\pm 25V$

Storage Temperature Range  $-65^{\circ}C$  to  $+150^{\circ}C$

Package Dissipation at  $T_A = 25^{\circ}C$  500 mW  
(Note 3)

DC Voltage Applied to  $I_{OUT1}$  or  $I_{OUT2}$  (Note 4)  $-100$  mV to  $V_{CC}$

ESD Susceptibility 800V

### Operating Conditions

Lead Temperature (Soldering, 10 seconds)  $300^{\circ}C$

Temperature Range  $T_{MIN} \leq T_A \leq T_{MAX}$

DAC1208LCJ, DAC1209LCJ,

DAC1210LCJ, DAC1230LCJ,

DAC1231LCJ, DAC1232LCJ

$-40^{\circ}C \leq T_A \leq +85^{\circ}C$

DAC1208LCJ-1, DAC1209LCJ-1,

DAC1210LCJ-1, DAC1230LCJ-1,

DAC1231LCJ-1, DAC1232LCJ-1

$0^{\circ}C \leq T_A \leq +70^{\circ}C$

Range of  $V_{CC}$

$4.75 V_{DC}$  to  $16 V_{DC}$

Voltage at Any Digital Input

$V_{CC}$  to GND

### Electrical Characteristics

$V_{REF} = 10.000 V_{DC}$ ,  $V_{CC} = 11.4 V_{DC}$  to  $15.75 V_{DC}$  unless otherwise noted. Boldface limits apply from  $T_{MIN}$  to  $T_{MAX}$  (see Note 13); all other limits  $T_A = T_J = 25^{\circ}C$ .

Parameter	Conditions	Notes	Typ (Note 10)	Tested Limit (Note 5)	Design Limit (Note 6)	Units
Resolution			12	<b>12</b>	<b>12</b>	Bits
Linearity Error (End Point Linearity)	Zero and Full-Scale Adjusted DAC1208, DAC1230 DAC1209, DAC1231 DAC1210, DAC1232	4, 7, 13		<b>0.012</b> <b>0.024</b> <b>0.050</b>	<b>0.012</b> <b>0.024</b> <b>0.05</b>	% of FSR % of FSR % of FSR
Differential Non-Linearity	Zero and Full-Scale Adjusted DAC1208, DAC1230 DAC1209, DAC1231 DAC1210, DAC1232	4, 7, 13		<b>0.018</b> <b>0.024</b> <b>0.050</b>	<b>0.018</b> <b>0.024</b> <b>0.05</b>	% of FSR % of FSR % of FSR
Monotonicity		4	12	<b>12</b>	<b>12</b>	Bits
Gain Error (Min)	Using Internal $R_{FB}$ $V_{ref} = \pm 10V, \pm 1V$	7	-0.1	0.0		% of FSR
Gain Error (Max)		7	-0.1	-0.2		% of FSR
Gain Error Tempco		7	$\pm 1.3$		<b><math>\pm 6.0</math></b>	ppm of FSR/ $^{\circ}C$
Power Supply Rejection	All Digital Inputs Latched High	7	$\pm 3.0$	$\pm 30$		ppm of FSR/V
Reference Input Resistance (Min)		13	15	<b>10</b>	<b>10</b>	k $\Omega$
Reference Input Resistance (Max)		13	15	<b>20</b>	<b>20</b>	k $\Omega$
Output Feedthrough Error	$V_{REF} = 20$ Vp-p, $f = 100$ kHz All Data Inputs Latched Low	9	3.0			mVp-p
Output Capacitance	All Data Inputs $I_{OUT1}$ Latched High $I_{OUT2}$ All Data Inputs $I_{OUT1}$ Latched Low $I_{OUT2}$				200 70 70 200	pF pF pF pF
Supply Current Drain		13		2.0	<b>2.5</b>	mA
Output Leakage Current $I_{OUT1}$	All Data Inputs Latched Low	11, 13	0.1	<b>15</b>	<b>15</b>	nA
$I_{OUT2}$	All Data Inputs Latched High	11, 13	0.1	<b>15</b>	<b>15</b>	nA
Digital Input Threshold	Low Threshold	13		<b>0.8</b>	<b>0.8</b>	$V_{DC}$
	High Threshold	13		<b>2.2</b>	<b>2.2</b>	$V_{CC}$
Digital Input Currents	Digital Inputs $< 0.8V$	13		<b>-200</b>	<b>-200</b>	$\mu A_{DC}$
	Digital Inputs $> 2.2V$	13		<b>10</b>	<b>10</b>	$\mu A_{DC}$

### Electrical Characteristics (Continued)

$V_{REF} = 10.000 V_{DC}$ ,  $V_{CC} = 11.4 V_{DC}$  to  $15.75 V_{DC}$  unless otherwise noted. Boldface limits apply from  $T_{MIN}$  to  $T_{MAX}$  (see Note 13); all other limits  $T_A = T_J = 25^\circ C$ .

Symbol	Parameter	Conditions	See Note	Typ (Note 10)	Tested Limit (Note 5)	Design Limit (Note 6)	Units
$t_S$	Current Setting Time	$V_{IL} = 0V, V_{IH} = 5V$		1.0			$\mu s$
$t_W$	Write and XFER Pulse Width Min.	$V_{IL} = 0V, V_{IH} = 5V$	8	50		320 <b>320</b>	ns
$t_{DS}$	Data Setup Time Min.	$V_{IL} = 0V, V_{IH} = 5V$		70		320 <b>320</b>	
$t_{DH}$	Data Hold Time Min.	$V_{IL} = 0V, V_{IH} = 5V$		30		90 <b>90</b>	
$t_{CS}$	Control Setup Time Min.	$V_{IL} = 0V, V_{IH} = 5V$		60		320 <b>320</b>	
$t_{CH}$	Control Hold Time Min.	$V_{IL} = 0V, V_{IH} = 5V$		0		10	

Note 1: Absolute Maximum Ratings indicate limits beyond which damage to the device may occur. DC and AC electrical specifications do not apply when operating the device beyond its specified operating conditions.

Note 2: All voltages are measured with respect to GND, unless otherwise specified.

Note 3: This 500 mW specification applies for all packages. The low intrinsic power dissipation of this part (and the fact that there is no way to significantly modify the power dissipator) removes concern for heat sinking.

Note 4: Both  $I_{OUT1}$  and  $I_{OUT2}$  must go to ground or the virtual ground of an operational amplifier. The linearity error is degraded by approximately  $V_{OS} + V_{REF}$ . For example, if  $V_{REF} = 10V$  then a 1 mV offset,  $V_{OS}$ , on  $I_{OUT1}$  or  $I_{OUT2}$  will introduce an additional 0.01% linearity error.

Note 5: Tested and guaranteed to National's AOQL (Average Outgoing Quality Level).

Note 6: Design limits are guaranteed but not 100% tested. These limits are not used to calculate outgoing quality levels. Guaranteed for  $V_{CC} = 11.4V$  to  $15.75V$  and  $V_{REF} = -10V$  to  $+10V$ .

Note 7: The unit FSR stands for full-scale range. Linearity Error and Power Supply Rejection specs are based on this unit to eliminate dependence on a particular  $V_{REF}$  value to indicate the true performance of the part. The Linearity Error specification of the DAC1208 is 0.012% of FSR(max). This guarantees that after performing a zero and full-scale adjustment, the plot of the 4096 analog voltage outputs will each be within  $0.012\% \times V_{REF}$  of a straight line which passes through zero and full-scale. The unit ppm of FSR(parts per million of full-scale range) and ppm of FS(parts per million of full-scale) are used for convenience to define specs of very small percentage values, typical of higher accuracy converters. In this instance, 1 ppm of FSR =  $V_{REF}/10^6$  is the conversion factor to provide an actual output voltage quantity. For example, the gain error tempco spec of  $\pm 6$  ppm of FS/ $^\circ C$  represents a worst-case full-scale gain error change with temperature from  $-40^\circ C$  to  $+85^\circ C$  of  $\pm(6)(V_{REF}/10^6)(125^\circ C)$  or  $\pm 0.75(10^{-9}) V_{REF}$ , which is  $\pm 0.075\%$  of  $V_{REF}$ .

Note 8: This spec implies that all parts are guaranteed to operate with a write pulse or transfer pulse width ( $t_W$ ) of 320 ns. A typical part will operate with  $t_W$  of only 100 ns. The entire write pulse must occur within the valid data interval for the specified  $t_W$ ,  $t_{DS}$ ,  $t_{DH}$  and  $t_S$  to apply.

Note 9: To achieve this low feedthrough in the D package, the user must ground the metal lid. If the lid is left floating the feedthrough is typically 6 mV.

Note 10: Typicals are at  $25^\circ C$  and represent the most likely parametric norm.


Note 11: A 10 nA leakage current with  $R_{FB} = 20k$  and  $V_{REF} = 10V$  corresponds to a zero error of  $(10 \times 10^{-9} \times 20 \times 10^3) > 100\% 10V$  or 0.002% of FS.

Note 12: Human body model, 100 pF discharged through a 1.5 k $\Omega$  resistor.


Note 13: Tested limit for -1 suffix parts applies only at  $25^\circ C$ .

### Connection Diagrams

Dual-in-Line Package




Dual-in-Line Package



See Ordering Information









TL/H/5650-2

### Switching Waveforms



TL/H/5690-3

### Typical Performance Characteristics



TL/H/5690-4

## Definition of Package Pinouts

**CONTROL SIGNALS** (all control signals are level actuated)

**CS:** Chip Select (active low). The  $\overline{CS}$  will enable  $\overline{WR1}$ .

**WR1:** Write 1. The active low  $\overline{WR1}$  is used to load the digital data bits (DI) into the input latch. The data in the input latch is latched when  $\overline{WR1}$  is high. The 12-bit input latch is split into two latches. One holds the first 8 bits, while the other holds 4 bits. The Byte 1/Byte 2 control pin is used to select both latches when Byte 1/Byte 2 is high or to overwrite the 4-bit input latch when in the low state.

**Byte 1/Byte 2:** Byte Sequence Control. When this control is high, all 12 locations of the input latch are enabled. When low, only the four least significant locations of the input latch are enabled.

**WR2:** Write 2 (active low). The  $\overline{WR2}$  will enable  $\overline{XFER}$ .

**XFER:** Transfer Control Signal (active low). This signal, in combination with  $\overline{WR2}$ , causes the 12-bit data which is available in the input latches to transfer to the DAC register.

**DI<sub>0</sub> to DI<sub>11</sub>:** Digital Inputs. DI<sub>0</sub> is the least significant digital input (LSB) and DI<sub>11</sub> is the most significant digital input (MSB).

**I<sub>OUT1</sub>:** DAC Current Output 1. I<sub>OUT1</sub> is a maximum for a digital code of all 1s in the DAC register, and is zero for all 0s in the DAC register.

**I<sub>OUT2</sub>:** DAC Current Output 2. I<sub>OUT2</sub> is a constant minus I<sub>OUT1</sub>, or I<sub>OUT1</sub> + I<sub>OUT2</sub> = constant (for a fixed reference voltage). This constant current is

$$V_{REF} \times \left(1 - \frac{1}{4096}\right)$$

divided by the reference input resistance.

**R<sub>FB</sub>:** Feedback Resistor. The feedback resistor is provided on the IC chip for use as the shunt feedback resistor for the external op amp which is used to provide an output voltage for the DAC. This on-chip resistor should always be used (not an external resistor) since it matches the resistors in the on-chip R-2R ladder and tracks these resistors over temperature.

**V<sub>REF</sub>:** Reference Voltage Input. This input connects an external precision voltage source to the internal R-2R ladder.

V<sub>REF</sub> can be selected over the range of 10V to -10V. This is also the analog voltage input for a 4-quadrant multiplying DAC application.

**V<sub>CC</sub>:** Digital Supply Voltage. This is the power supply pin for the part. V<sub>CC</sub> can be from 5 V<sub>CC</sub> to 15 V<sub>CC</sub>. Operation is optimum for 15 V<sub>CC</sub>.

**GND:** Pins 3 and 12 of the DAC1208, DAC1209, and DAC1210 must be connected to ground. Pins 3 and 10 of

the DAC1230, DAC1231, and DAC1232 must be connected to ground. It is important that I<sub>OUT1</sub> and I<sub>OUT2</sub> are at ground potential for current switching applications. Any difference of potential (V<sub>OS</sub> on these pins) will result in a linearity change of

$$\frac{V_{OS}}{3 V_{REF}}$$

For example, if V<sub>REF</sub> = 10V and these ground pins are 9 mV offset from I<sub>OUT1</sub> and I<sub>OUT2</sub>, the linearity change will be 0.03%.

## Definition of Terms

**Resolution:** Resolution is defined as the reciprocal of the number of discrete steps in the DAC output. It is directly related to the number of switches or bits within the DAC. For example, the DAC1208 has 2<sup>12</sup> or 4096 steps and therefore has 12-bit resolution.

**Linearity Error:** Linearity error is the maximum deviation from a straight line passing through the endpoints of the DAC transfer characteristic. It is measured after adjusting for zero and full-scale. Linearity error is a parameter intrinsic to the device and cannot be externally adjusted.

National's linearity test (a) and the best straight line test (b) used by other suppliers are illustrated below. The best straight line (b) requires a special zero and FS adjustment for each part, which is almost impossible for the user to determine. The end point test uses a standard zero FS adjustment procedure and is a much more stringent test for DAC linearity.


**Power Supply Sensitivity:** Power supply sensitivity is a measure of the effect of power supply changes on the DAC full-scale output.

**Settling Time:** Full-scale current settling time requires zero to full-scale or full-scale to zero output change. Settling time is the time required from a code transition until the DAC output reaches within ± ½ LSB of the final output value.


**Full-Scale Error:** Full-scale error is a measure of the output error between an ideal DAC and the actual device output. Ideally, for the DAC1208 or DAC1230 series, full-scale is V<sub>REF</sub> - 1 LSB. For V<sub>REF</sub> = 10V and unipolar operation, V<sub>FULL-SCALE</sub> = 10.0000V - 2.44 mV = 9.9976V. Full-scale error is adjustable to zero.

**Differential Non-Linearity:** The difference between any two consecutive codes in the transfer curve from the theoretical 1 LSB is differential non-linearity.

**Monotonic:** If the output of a DAC increases for increasing digital input code, then the DAC is monotonic. A 12-bit DAC which is monotonic to 12 bits simply means that input increasing digital input codes will produce an increasing analog output.



a) End Point Test After Zero and FS Adjust



b) Shifting FS Adjust to Pass Best Straight Line Test

TL960-5

## Application Hints

### 1.0 DIGITAL INTERFACE

These DACs are designed to provide all of the necessary digital input circuitry to permit a direct interface to a wide variety of microprocessor systems. The timing and logic level convention of the input control signals allow the DACs to be treated as a typical memory device or I/O peripheral with no external logic required in most systems. Essentially these DACs can be mapped as a two-byte stack in memory (or I/O space) to receive their 12 bits of input data in two successive 8-bit data writing sequences. The DAC1230 series is intended for use in systems with an 8-bit data bus. The DAC1208 series provides all 12 digital input lines which can be externally configured to be controlled from an 8-bit bus or can be driven directly from a 16-bit data bus.

All of the digital inputs to these DACs contain a unique threshold regulator circuit to maintain TTL voltage level compatibility independent of the applied  $V_{CC}$  to the DAC. Any input can also be driven from higher voltage CMOS logic levels in non-microprocessor based systems. To prevent damage to the chip from static discharge, all unused digital inputs should be tied to  $V_{CC}$  or ground. As a troubleshooting aid, if any digital input is inadvertently left floating, the DAC will interpret the pin as a logic "1".

Double buffered digital inputs allow the DAC to internally format the 12-bit word used to set the current switching R-2R ladder network (see section 2.0) from two 8-bit data write cycles. Figures 1 and 2 show the internal data registers and their controlling logic circuitry. The timing diagrams for updating the DAC output are shown in sections 1.1, 1.2 and 1.3 for three possible control modes. The method used depends strictly upon the particular application.




FIGURE 1. DAC1208, DAC1209, DAC1210 Functional Diagram





FIGURE 2. DAC1230, DAC1231, DAC1232 Functional Diagram

TECH 5650-6

## Application Hints (Continued)

### 1.1 Automatic Transfer


The 12-bit DAC word is automatically transferred to the DAC register and the R-2R ladder: when the second write (the 4 LSBs of the data) occurs.



TL/M/5590-7

### 1.2 Independent Processor Transfer Control


In this case a separate address is decoded to provide the  $\overline{\text{XFER}}$  signal. This allows the processor to load the next required DAC word but not change the analog output until some time later, most useful for the simultaneous updating of several DACs in a system where their  $\overline{\text{XFER}}$  lines would be tied together.



TL/M/5690-8

### 1.3 Transfer via an External Strobe

This method is basically the same as the previous operation except the  $\overline{\text{XFER}}$  signal is provided by a device other than the processor. This allows the DAC to hold the code for a conditional analog output signal which will be required on demand from an external monitoring device (an analog voltage comparator for instance).




$\overline{\text{WR2}}$  tied to a logic low (DV)

TL/M/5630-9

## Application Hints (Continued)

### 1.4 Left-Justified Data Format

It is important to realize that the input registers of these DACs are arranged to accept a left-justified data word from the microprocessor with the most significant 8 bits coming first (Byte 1) and the lower 4 bits second. Left justification simply means that the binary point is assumed to be located to the left of the most significant bit. *Figure 3* shows how the 12 bits of DAC data should be arranged in 2 8-bit registers of an 8-bit processor before being written to the DAC.



X = don't care

TUM/5690-10


FIGURE 3. Left-Justified Data Format

### 1.5 16-Bit Data Bus Interface

The DAC1208 series provides all 12 digital input lines to permit a direct parallel interface to a 16-bit data bus. In this instance, double buffering is not always necessary (unless a simultaneous updating of several DACs or a data transfer via an external strobe is desired) so the 12-bit DAC register can be wired to flow-through whereby its Q outputs always reflect the state of its D inputs. The external connections required and the timing diagram for this single buffered application are shown in *Figure 4*. Note that either left or right-justified data from the processor can be accommodated with a 16-bit data bus.

### 1.6 Flow-Through Operation

Through primarily designed to provide microprocessor interface compatibility, the MICRO-DACs can easily be configured to allow the analog output to continuously reflect the state of an applied digital input. This is most useful in appli-



XFER and WR2 grounded; Byte 1/Byte 2 tied to VCC.

FIGURE 4. 16-Bit Data Bus Interface for the DAC1208 Series

### Application Hints (Continued)

cations where the DAC is used in a continuous feedback control loop and is driven by a binary up/down counter, or in function generation circuits where a ROM is continuously providing DAC data.

Only the DAC1208, DAC1209, DAC1210 devices can have all 12 inputs flow-through. Simply grounding  $\overline{CS}$ ,  $\overline{WR1}$ ,  $\overline{WR2}$  and  $\overline{XFER}$  and tying Byte 1/Byte 2 high allows both internal registers to follow the applied digital inputs (flow-through) and directly affect the DAC analog output.

#### 1.7 Address Decoding Tips

It is possible to map the MICRO-DACs into system ROM space to allow more efficient use of existing address decoding hardware. The DAC in effect can share the same addresses of any number of ROM locations. The ROM outputs will only be enabled by a READ of its address (gated by the system READ strobe) and the DAC will only accept data that is written to the same address (gated by the system WRITE strobe).

The Byte 1/Byte 2 control function can easily be generated by the processor's least significant address bit (A0) by placing the DAC at two consecutive address locations and utilizing double-byte WRITE instructions which automatically increment or decrement the address. The  $\overline{CS}$  and  $\overline{XFER}$  signals can then be decoded from the remaining address bits. Care must be taken in selecting the actual address used for Byte 1 of the DAC to prevent a carry (as a result of

incrementing the address for Byte 2) from propagating through the address word and changing any of the bits decoded for  $\overline{CS}$  or  $\overline{XFER}$ . Figure 5 shows how to prevent this effect.

The same problem can occur from a borrow when an auto-decremented address is used; but only if the processor's address outputs are inverted before being decoded.

#### 1.8 Control Signal Timing

When interfacing these MICRO-DACs to any microprocessor, there are two important time relationships that must be considered to insure proper operation. The first is the minimum  $\overline{WR}$  strobe pulse width which is specified as 320 ns for  $V_{CC} = 11.4V$  to 15.75V and operation over temperature, but typically a pulse width of only 250 ns is adequate. A second consideration is that the guaranteed minimum data hold time of 90 ns should be met or erroneous data can be latched. This hold time is defined as the length of time data must be held valid on the digital inputs after a qualified (via  $\overline{CS}$ )  $\overline{WR}$  strobe makes a low to high transition to latch the applied data.

If the controlling device or system does not inherently meet these timing specs the DAC can be treated as a slow memory or peripheral and utilize a technique to extend the write strobe. A simple extension of the write time, by adding a wait state, can simultaneously hold the write strobe active and data valid on the bus to satisfy the minimum  $\overline{WR}$  pulse

Write Cycle	Address Bits			
	15	2	1*	0**
First (Byte 1)	Decoded to Address DAC		0	1
Second (Byte 2)			1	0

\*Starting with a 0 prevents a carry on address incrementing.  
 \*\*Used as Byte 1/Byte 2 Control

FIGURE 5




FIGURE 5. Accommodating a High Speed System.

TLH/5597

### Application Hints (Continued)

width. If this does not provide a sufficient data hold time at the end of the write cycle, a negative edge triggered one-shot can be included between the system write strobe and the  $\overline{WR}$  pin of the DAC. This is illustrated in *Figure 6* for an exemplary system which provides a 250 ns  $\overline{WR}$  strobe time with a data hold time of only 10 ns.

The proper data set-up time prior to the latching edge (low to high transition) of the  $\overline{WR}$  strobe, is insured if the  $\overline{WR}$  pulse width is within spec and the data is valid on the bus for the duration of the DAC  $\overline{WR}$  strobe.

#### 1.6 Digital Signal Feedthrough

A typical microprocessor is a tremendous potential source of high frequency noise which can be coupled to sensitive analog circuitry. The fast edges of the data and address bus signals generate frequency components of 10's of megahertz and may cause fast transients to appear at the DAC output, even when data is latched internally.

In low frequency or DC applications, low pass filtering can reduce the magnitude of any fast transients. This is most

easily accomplished by over-compensating the DAC output amplifier by increasing the value of its feedback capacitor.

In applications requiring a fast output response from the DAC and op amp, filtering may not be feasible. In this event, digital signals can be completely isolated from the DAC circuitry, by the use of a DM74LS374 latch, until a valid  $\overline{CS}$  signal is applied to update the DAC. This is shown in *Figure 7*.

A single TRI-STATE<sup>®</sup> data buffer such as the DM81LS95 can be used to isolate any number of DACs in a system. *Figure 8* shows this isolating circuitry and decoding hardware for a multiple DAC analog output card. Pull-up resistors are used on the buffer outputs to limit the impedance at the DAC digital inputs when the card is not selected. A unique feature of this card is that the DAC  $\overline{XFER}$  strobes are controlled by the data bus. This allows a very flexible update of any combination of analog outputs via a transfer word which would contain a zero in the bit position assigned to any of the DACs required to change to a new output value.





FIGURE 7. Isolating Data Bus from DAC Circuitry to Eliminate Digital Noise Coupling

TL74N 5620-13

Application Hints (Continued)



TL/M/3950-74

FIGURE 8. TRI-STATE® Buffers Isolate the Data and Control Lines from the DACs. A Transfer Word Provides a Flexible Update.

## Application Hints (Continued)

### 2.0 ANALOG APPLICATIONS

The analog output signal for these DACs is derived from a conventional R-2R current switching ladder network. A detailed description of this network can be found on the DAC1200 series data sheet. Basically, output  $I_{OUT1}$  provides a current directly proportional to the product of the applied reference voltage and the digital input word. A second output,  $I_{OUT2}$  will be a current proportional to the complement of the digital input. Specifically:

$$I_{OUT1} = \frac{V_{REF}}{R} \times \frac{D}{4096}$$

$$I_{OUT2} = \frac{V_{REF}}{R} \times \frac{4095 - D}{4096}$$

where D is the decimal equivalent of the applied 12-bit binary word (ranging from 0 to 4095).  $V_{REF}$  is the voltage applied to the  $V_{REF}$  terminal and R is the internal resistance of the R-2R ladder. R is nominally 15 k $\Omega$ .

#### 2.1 Obtaining a Unipolar Output Voltage

To maintain linearity of output current with changes in the applied digital code, it is important that the voltages at both of the current output pins be as near ground potential (0 V<sub>DC</sub>) as possible. With  $V_{REF} = +10V$  every millivolt appearing at either  $I_{OUT1}$  or  $I_{OUT2}$  will cause a 0.01% linearity error. In most applications this output current is converted to a voltage by using an op amp as shown in Figure 9.

The inverting input of the op amp is a virtual ground created by the feedback from its output through the internal 15 k $\Omega$  resistor,  $R_{FB}$ . All of the output current (determined by the digital input and the reference voltage) will flow through  $R_{FB}$  to the output of the amplifier. Two-quadrant operation can be obtained by reversing the polarity of  $V_{REF}$  thus causing  $I_{OUT1}$  to flow into the DAC and be sourced from the output of the amplifier. The output voltage, in either case, is always equal to  $I_{OUT1} \cdot R_{FB}$  and is the opposite polarity of the reference voltage.

The reference can be either a stable DC voltage source or an AC signal anywhere in the range from -10V to +10V. The DAC can be thought of as a digitally controlled attenuator; the output voltage is always less than the applied reference voltage. The  $V_{REF}$  terminal of the device presents a nominal impedance of 15 k $\Omega$  to ground to external circuitry.

Always use the internal  $R_{FB}$  resistor to create an output voltage since this resistor matches (and tracks with temperature) the value of the resistors used to generate the output current ( $I_{OUT1}$ ).

The selected op amp should have as low a value of input bias current as possible. The product of the bias current times the feedback resistance creates an output voltage error which can be significant in low reference voltage applications. Bi-FET™ op amps are highly recommended for use with these DACs because of their very low input current.




FIGURE 9. Unipolar Output Configuration

### Application Hints (Continued)

Transient response and settling time of the op amp are important in fast data throughput applications. The largest stability problem is the feedback pole created by the feedback resistance,  $R_{FB}$ , and the output capacitance of the DAC. This appears from the op amp output to the (-) input and includes the stray capacitance at this node. Addition of a lead capacitance,  $C_C$  in *Figure 9*, greatly reduces overshoot and ringing at the output for a step change in DAC output current.

#### 2.1.1 Zero and Full-Scale Adjustments

For accurate conversions, the input offset voltage of the output amplifier must always be nulled. Amplifier offset errors create an overall degradation of DAC linearity.

The fundamental purpose of zeroing is to make the voltage appearing at the DAC outputs as near 0  $V_{DC}$  as possible. This is accomplished by shorting out  $R_{FB}$ , the amplifier feedback resistor, and adjusting the  $V_{OS}$  nulling potentiometer of the op amp until the output reads zero volts. This is done, of course, with an applied digital code of all zeros if  $I_{OUT1}$  is driving the op amp (all ones for  $I_{OUT2}$ ). The short around  $R_{FB}$  is then removed and the converter is zero adjusted.


A unique feature of this series of DACs is that the full-scale or gain error is guaranteed to be negative. The gain error specification is a measure of how close the value of the

internal feedback resistor,  $R_{FB}$ , matches the R-2R ladder resistors. A negative gain error indicates that  $R_{FB}$  is a smaller resistance value than it should be. To adjust this gain error, some resistance must always be added in series with  $R_{FB}$ . The 50  $\Omega$  potentiometer shown is sufficient to adjust the worst-case gain error for these devices.

#### 2.2 Bipolar Output Voltage from a Fixed Reference

The addition of a second op amp to the unipolar circuit can generate a bipolar output voltage from a fixed reference voltage. This, in effect, gives sign significance to the MSB of the digital input word to allow two quadrant multiplication of the reference voltage. The polarity of the reference can also be reversed to realize full 4-quadrant multiplication. This circuit is shown in *Figure 10*.

This configuration features several improvements over existing circuits for a bipolar output shown with other multiplying DACs. Only the offset voltage of amplifier 1 affects the linearity of the DAC. The offset voltage error of the second op amp (although a constant output error) has no effect on linearity. In addition, this configuration offers a non-interactive positive and negative full-scale calibration procedure.




Input Code MSB.....LSB	Ideal $V_{OUT}$	
	+ $V_{REF}$	- $V_{REF}$
111111111111	$V_{REF} - 1 \text{ LSB}$	$- V_{REF}  + 1 \text{ LSB}$
110000000000	$V_{REF}/2$	$- V_{REF} /2$
100000000000	0	0
011111111111	-1 LSB	-1 LSB
001111111111	$-\frac{V_{REF}}{2} - 1 \text{ LSB}$	$\frac{ V_{REF} }{2} + 1 \text{ LSB}$
000000000000	- $V_{REF}$	$+ V_{REF} $

FIGURE 10. Bipolar Output Voltage Configuration



### Application Hints (Continued)


#### High Current Controller



$$I_O = \frac{1 \text{ Amp(D)}}{4096}$$

TL/H/5690-18

#### 8-Bit Coarse, 4-Bit Vernier DAC



TL/H/5690-20

### Ordering Information

Part Number	Non-Linearity	Package	Temperature Range
DAC1208LCJ	0.012%	J24A Cerdip	-40°C to +85°C
DAC1208LCJ-1	0.012%	J24A Cerdip	0°C to +70°C
DAC1209LCJ	0.024%	J24A Cerdip	-40°C to +85°C
DAC1209LCJ-1	0.024%	J24A Cerdip	0°C to +70°C
DAC1210LCJ	0.050%	J24A Cerdip	-40°C to +85°C
DAC1210LCJ-1	0.050%	J24A Cerdip	0°C to +70°C
DAC1230LCJ	0.012%	J20A Cerdip	-40°C to +85°C
DAC1230LCJ-1	0.012%	J20A Cerdip	0°C to +70°C
DAC1231LCJ	0.024%	J20A Cerdip	-40°C to +85°C
DAC1231LCJ-1	0.024%	J20A Cerdip	0°C to +70°C
DAC1232LCJ	0.050%	J20A Cerdip	-40°C to +85°C
DAC1232LCJ-1	0.050%	J20A Cerdip	0°C to +70°C

BURR-BROWN®



ADC574A

## Microprocessor-Compatible ANALOG-TO-DIGITAL CONVERTER

### FEATURES

- COMPLETE 12-BIT A/D CONVERTER WITH REFERENCE, CLOCK, AND 8-, 12-, OR 16-BIT MICROPROCESSOR BUS INTERFACE
- IMPROVED PERFORMANCE SECOND SOURCE FOR 574A-TYPE A/D CONVERTERS
  - 25 $\mu$ s Maximum Conversion Time
  - 150ns Bus Access Time
  - A<sub>1</sub> Input Bus Contention During Read Operation Eliminated
- FULLY SPECIFIED FOR OPERATION ON  $\pm 12V$  OR  $\pm 15V$  SUPPLIES
- NO MISSING CODES OVER TEMPERATURE
  - 0°C to +75°C: ADC574AJH, KH Grades
  - 55°C to +125°C: ADC574ASK, TN Grades

### DESCRIPTION

The ADC574A is a 12-bit successive approximation analog-to-digital converter, utilizing state-of-the-art CMOS and laser-trimmed bipolar die custom-designed for freedom-from latch-up and for optimum AC performance. It is complete with a self-


contained +10V reference, internal clock, digital interface for microprocessor control, and three-state outputs.

The reference circuit, containing a buried zener, is laser-trimmed for minimum temperature coefficient. The clock oscillator is current-controlled for excellent stability over temperature. Full-scale and offset errors may be externally-trimmed to zero. Internal scaling resistors are provided for the selection of analog input signal ranges of 0V to +10V, 0V to +20V,  $\pm 5V$ , and  $\pm 10V$ .

The converter may be externally programmed to provide 8- or 12-bit resolution. The conversion time for 12 bits is factory set for 20 $\mu$ s typical.

Output data are available in a parallel format from TTL-compatible three-state output buffers. Output data are coded in straight binary for unipolar input signals and bipolar offset binary for bipolar input signals.

The ADC574A, available in both industrial and military temperature ranges, requires supply voltages of +5V and  $\pm 12V$  or  $\pm 15V$ . It is packaged in a hermetic 28-pin side-braced ceramic DIP.



International Airport Industrial Park - P.O. Box 11400 - Tucson, Arizona 85734 - Tel. (602) 746-1111 - Telex: 916-052-1111 - Cable: BURRODP - Telex: 86-6481

PDFS-539A  
8-5-80

# SPECIFICATIONS

## ELECTRICAL

T<sub>a</sub> = +25°C, V<sub>CC</sub> = +12V or +15V, V<sub>EE</sub> = -12V or -15V, V<sub>LOAD</sub> = +5V unless otherwise specified.

MODEL	ADC574AJH, ADC574ASH			ADC574AKH, ADC574ATH			UNITS
	MIN	TYP	MAX	MIN	TYP	MAX	
<b>RESOLUTION</b>			12				Bits
<b>INPUT</b>							
<b>ANALOG</b>							
Voltage Ranges: Unipolar			0 to +10, 0 to +20				V
Bipolar			±5, ±10				V
Impedance: 0 to +10V, ±5V	3.7	5	6.3				kΩ
±10V, 0V to +20V	7.5	10	12.5				kΩ
<b>DIGITAL (CE, CS, R/C, A<sub>n</sub>, 12/8)</b>							
Over Temperature Range							
Voltages: Logic 0	+2.4 <sup>min</sup>		+5.5				V
Logic 1	-0.5		+0.5				V
Current, 0.0V ≤ V <sub>in</sub> ≤ 5.0V	-5	0.1	+5				μA
Capacitance		5					pF
<b>TRANSFER CHARACTERISTICS</b>							
<b>ACCURACY</b>							
All +25°C							
Linearity Error			±1			±1/2	LSB
Unipolar Offset Error (adjustable to zero)			±2			±4	LSB
Bipolar Offset Error (adjustable to zero)			±10				LSB
Full-Scale Calibration Error <sup>1</sup> (adjustable to zero)			±0.3				% of FS <sup>2</sup>
No Missing Codes Resolution	11			12			Bits
Inherent Quantization Error			±1/2				LSB
<b>TEMPERATURE</b>							
Linearity Error: J, K Grades			±1			±1/2	% of FS
S, T Grades			±1				% of FS
Full-Scale Calibration Error Without Initial adjustment <sup>1</sup> : J, K Grades			±0.5			±0.4	% of FS
S, T Grades			±0.6			±0.6	% of FS
Adjusted to zero at +25°C: J, K Grades			±0.22			±0.12	% of FS
S, T Grades			±0.5			±0.25	% of FS
No Missing Codes Resolution	11			12			Bits
<b>POWER SUPPLY SENSITIVITY</b>							
Change in Full-Scale Calibration							
+13.5V < V <sub>CC</sub> < +16.5V or +11.4V < V <sub>CC</sub> < +12.6V			±2			±1	LSB
-16.5V < V <sub>EE</sub> < -13.5V or -12.6V < V <sub>EE</sub> < -11.4V			±2			±1	LSB
+4.5V < V <sub>LOAD</sub> < +9.5V			±1/2				LSB
<b>CONVERSION TIME<sup>3</sup></b>							
8-Bit Cycle	10	13					μs
12-Bit Cycle	18	20					μs
<b>DRIFT</b>							
Unipolar Offset: J, K Grades			±10			±5	ppm/°C
S, T Grades			±5			±2.5	ppm/°C
Change over Temperature Range, All Grades			±2			±1	LSB
Bipolar Offset, All Grades			±5			±5	ppm/°C
Change over Temperature Range: J, K Grades			±2			±1	LSB
S, T Grades			±5			±5	ppm/°C
Full-Scale Calibration: J, K Grades			±0.5			±0.5	ppm/°C
S, T Grades			±0.5			±0.5	ppm/°C
Change over Temperature Range: J, K Grades			±5			±5	ppm/°C
S, T Grades			±20			±10	LSB
<b>OUTPUT</b>							
<b>DIGITAL (DB<sub>n</sub> - DB<sub>n</sub> STATUS)</b>							
Over Temperature Range							
Output Codes: Unipolar				Unipolar Straight Binary (USB)			
Bipolar				Bipolar Offset Binary (BOB)			
Logic Levels: Logic 0 (I <sub>OL</sub> = 1.0mA)			+0.4				V
Logic 1 (I <sub>OH</sub> = 500μA)	+2.4						V
Leakage, Data Bits Only, High-Z State	-5	0.5	+5				μA
Capacitance		5					pF
<b>INTERNAL REFERENCE VOLTAGE</b>							
Voltage	+0.9	+10.9	+10.1				V
Source Current Available for External Loads <sup>4</sup>	2.0						mA

## ELECTRICAL (CONT)

T<sub>a</sub> = +25°C, V<sub>DD</sub> = +12V or +15V, V<sub>SS</sub> = -12V or -15V, V<sub>LOAD</sub> = +5V unless otherwise specified.

MODEL	ADC574AJH, ADC574A8H			ADC574AKH, ADC574A7H			UNITS
	MIN	TYP	MAX	MIN	TYP	MAX	
<b>POWER SUPPLY REQUIREMENTS</b>							
Voltage: V <sub>DD</sub>	+11.4		+16.5				V
- V <sub>SS</sub>	-11.4		-16.5				V
V <sub>LOAD</sub>	+4.5		+5.5				V
Current: I <sub>DD</sub>		11	15				mA
I <sub>SS</sub>		21	28				mA
I <sub>LOAD</sub>		7	15				mA
Power Dissipation (±15V Supplies)		315	720				mW
<b>TEMPERATURE RANGE (Ambient)</b>							
Specification: J, K Grades	0		+75				°C
S, T Grades	-55		+125				°C
Storage	-65		+150				°C

\*Same specification as grade to the immediate left.


NOTES: (1) Although this guaranteed threshold is higher than the standard TTL guaranteed level (+2.0V), bus loading is much less. Typical input current is only 0.25% of a standard TTL load. (2) With fixed 50Ω resistor from REF OUT to REF IN. This parameter is also adjustable to zero at +25°C (see "Optional External Full Scale and Offset Adjustments" section). (3) FS in this specification table means Full-Scale Range. That is, for a ±10V input range, FS means 20V; for a 0 to +10V range, FS means 10V. Use of the term Full Scale for these specifications instead of Full-Scale Range is consistent with other vendors' 574 and 574A specification tables. (4) See "Controlling the ADC574A" section for detailed information concerning digital timing. (5) External loading must be constant during conversion. When supplying an external load and operating on ±12V supplies, a buffer amplifier must be provided for the reference output.

## ABSOLUTE MAXIMUM RATINGS

V <sub>DD</sub> to Digital Common	0 to +16.5V
V <sub>SS</sub> to Digital Common	0 to -16.5V
V <sub>LOAD</sub> to Digital Common	0 to +7V
Analog Common to Digital Common	±1V
Control Inputs (CE, CS, A <sub>n</sub> , 12/S, R/C)	to Digital Common
to Analog Common	-0.5V to V <sub>LOAD</sub> +0.5V
Analog Inputs (REF IN, S/P OFF, 10V <sub>REF</sub> )	to Analog Common
to Digital Common	±16.5V
20V <sub>REF</sub> to Analog Common	±24V
REF OUT	Indefinite Short to Common, Momentary Short to V <sub>DD</sub>
Chip Temperature: J, K, L Grades	+100°C
S, T, U Grades	+150°C
Power Dissipation	1000mW
Lead Temperature, Soldering	+300°C, 10sec
Thermal Resistance, R <sub>θJC</sub>	48°C/W


CAUTION: These devices are sensitive to electrostatic discharge. Appropriate ESD handling procedures should be followed.

## CONNECTION DIAGRAM




## MECHANICAL

DIM	INCHES		MILLIMETERS	
	MIN	MAX	MIN	MAX
A	1.368	1.414	36.20	36.02
C	.100	.100	2.54	4.22
D	.018	.021	0.39	0.63
F	.028	.060	0.80	1.62
G	.100 BASIC		2.64 BASIC	
H	.020	.004	0.91	1.03
J	.008	.012	0.20	0.30
K	.120	.240	3.05	6.10
L	.000 BASIC		16.24 BASIC	
M	--	10°	--	10°
N	.028	.060	0.64	1.62



NOTE: Leads in true position within .010" (.25mm) R at MMC at seating plane.

Pin numbers shown for reference only. Numbers may not be marked on package.



CASE: Ceramic, hermetic  
MATING CONNECTOR: 2803MC  
WEIGHT: 4.8 grams (0.17oz.)

## DISCUSSION OF SPECIFICATIONS

### LINEARITY ERROR

Linearity error is defined as the deviation of actual code transition values from the ideal transition values. Ideal transition values lie on a line drawn through zero (or minus full scale for bipolar operation) and plus full scale. The zero value is located at an analog input value  $1/2\text{LSB}$  before the first code transition ( $000_N$  to  $001_N$ ). The full-scale value is located at an analog value  $3/2\text{LSB}$  beyond the last code transition ( $\text{FFF}_N$  to  $\text{FFF}_N$ ) (see Figure 1).




FIGURE 1. ADC574A Transfer Characteristic Terminology.

Thus, for a converter connected for bipolar operation and with a full-scale range (or span) of  $20\text{V}$  ( $\pm 10\text{V}$ ), the zero value of  $-10\text{V}$  is  $2.44\text{mV}$  below the first code transition ( $000_N$  to  $001_N$  at  $-9.99756\text{V}$ ) and the plus full-scale value of  $+10\text{V}$  is  $7.32\text{mV}$  above the last code transition ( $\text{FFE}_N$  to  $\text{FFF}_N$  at  $+9.99268\text{V}$ ) (see Table 1).

### NO MISSING CODES (DIFFERENTIAL LINEARITY ERROR)

A specification which guarantees no missing codes requires that every code combination appear in a monotonically-increasing sequence as the analog input is

increased throughout the range. Thus, every input code width (quantum) must have a finite width. If an input quantum has a value of zero (a differential linearity error of  $-1\text{LSB}$ ), a missing code will occur.

ADC57A KH and TH grades are guaranteed to have no missing codes to 12-bit resolution over their respective specification temperature ranges.

### UNIPOLAR OFFSET ERROR

An ADC574A connected for unipolar operation has an analog input range of  $0\text{V}$  to plus full scale. The first output code transition should occur at an analog input value  $1/2\text{LSB}$  above  $0\text{V}$ . Unipolar offset error is defined as the deviation of the actual transition value from the ideal value. The unipolar offset temperature coefficient specifies the change of this transition value versus a change in ambient temperature.

### BIPOLAR OFFSET ERROR

A/D converter specifications have historically defined bipolar offset as the first transition value above the minus full-scale value. The ADC574A specification, however, follows the terminology defined for the 574 converter several years ago. Thus, bipolar offset is located near the midscale value of  $0\text{V}$  (bipolar zero) at the output code transition  $7\text{FF}_N$  to  $800_N$ .

Bipolar offset error for the ADC574A is defined as the deviation of the actual transition value from the ideal transition value located  $1/2\text{LSB}$  below  $0\text{V}$ . The bipolar offset temperature coefficient specifies the maximum change of the code transition value versus a change in ambient temperature.

### FULL SCALE CALIBRATION ERROR

The last output code transition ( $\text{FFE}_N$  to  $\text{FFF}_N$ ) occurs for an analog input value  $3/2\text{LSB}$  below the nominal full-scale value. The full scale calibration error is the deviation of the actual analog value at the last transition point from the ideal value. The full-scale calibration temperature coefficient specifies the maximum change of the code transition value versus a change in ambient temperature.

### POWER SUPPLY SENSITIVITY

Electrical specifications for the ADC574A assume the application of the rated power supply voltages of  $+5\text{V}$  and  $\pm 12\text{V}$  or  $\pm 15\text{V}$ . The major effect of power supply

TABLE 1. Input Voltages, Transition Values, and LSB Values.

Binary (BIN) Output	Input Voltage Range and LSB Values				
	Defined As:	$\pm 10\text{V}$	$\pm 5\text{V}$	$0$ to $+10\text{V}$	$0$ to $+20\text{V}$
One Least Significant Bit (LSB)	$\frac{\text{FSR}}{2^n}$ $n = 8$ $n = 12$	$\frac{20\text{V}}{2}$ 7.32mV 4.88mV	$\frac{10\text{V}}{2}$ 3.66mV 2.44mV	$\frac{10\text{V}}{2}$ 3.66mV 2.44mV	$\frac{20\text{V}}{2}$ 7.32mV 4.88mV
Output Transition Values: $\text{FFE}_N$ to $\text{FFF}_N$ $7\text{FF}_N$ to $800_N$ $000_N$ to $001_N$	+ Full-Scale Calibration Midscale Calibration (Bipolar Offset) Zero Calibration (- Full-Scale Calibration)	$+10\text{V} - 3/2\text{LSB}$ $0 - 1/2\text{LSB}$ $-10\text{V} + 1/2\text{LSB}$	$+5\text{V} - 3/2\text{LSB}$ $0 - 1/2\text{LSB}$ $-5\text{V} + 1/2\text{LSB}$	$+10\text{V} - 3/2\text{LSB}$ $+5\text{V} - 1/2\text{LSB}$ $0 + 1/2\text{LSB}$	$+20\text{V} - 3/2\text{LSB}$ $+10\text{V} - 1/2\text{LSB}$ $0 + 1/2\text{LSB}$

voltage deviations from the rated values will be a small change in the full-scale calibration value. This change, of course, results in a proportional change in all code transition values (i.e. a gain error). The specification describes the maximum change in the full-scale calibration value from the initial value for a change in each power supply voltage.

#### TEMPERATURE COEFFICIENTS

The temperature coefficients for full-scale calibration, unipolar offset and bipolar offset specify the maximum change from the  $+25^{\circ}\text{C}$  value to the value at  $T_{\text{MIN}}$  or  $T_{\text{MAX}}$ .

#### QUANTIZATION UNCERTAINTY

Analog-to-digital converters have an inherent quantization error of  $\pm 1/2\text{LSB}$ . This error is a fundamental property of the quantization process and cannot be eliminated.

#### CODE WIDTH (QUANTUM)

Code width, or quantum, is defined as the range of analog input values for which a given output code will occur. The ideal code width is 1LSB.

## INSTALLATION

#### LAYOUT PRECAUTIONS

Analog (pin 9) and digital (pin 15) commons are not connected together internally in the ADC574A, but should be connected together as close to the unit as possible and to an analog common ground plane beneath the converter on the component side of the board. In addition, a wide conductor pattern should run directly from pin 9 to the analog supply common, and a separate wide conductor pattern from pin 15 to the digital supply common.

If the single-point system common cannot be established directly at the converter, pin 9 and pin 15 should still be connected together at the converter; a single wide conductor pattern then connects these two pins to the system common. This single common path will typically carry about 1.5mA of current out of the converter. Code-dependent currents do not flow in analog (pin 9) or digital (pin 15) commons. DC currents that flow are typically +7mA in pin 9 and -5.5mA in pin 15.

Coupling between analog input and digital lines should be minimized by careful layout. For instance, if the lines must cross, they should do so at right angles. Parallel analog and digital lines should be separated from each other by a pattern connected to common.

If external full scale and offset potentiometers are used, the potentiometers and associated resistors should be located as close to the ADC574A as possible. If no trim adjustments are used, the fixed resistors should likewise be as close as possible.

#### POWER SUPPLY DECOUPLING

The power supplies should be bypassed with  $10\mu\text{F}$  tantalum

bypass capacitors located close to the converter to obtain noise-free operation. Noise on the power supply lines can degrade the converter's performance. Noise and spikes from a switching power supply are especially troublesome.

#### ANALOG SIGNAL SOURCE IMPEDANCE

The signal source supplying the analog input signal to the ADC574A will be driving into a nominal DC input impedance of either  $5\text{k}\Omega$  or  $10\text{k}\Omega$ . However, the output impedance of the driving source should be very low, such as the output impedance provided by a wideband, fast-settling operational amplifier. Transients in A/D input current are caused by the changes in output current of the internal D/A converter as it tests the various bits. The output voltage of the driving source must remain constant while furnishing these fast current changes. If the application requires a sample/hold, select a sample/hold with sufficient bandwidth to preserve the accuracy or use a separate wideband buffer amplifier to lower the output impedance.

#### RANGE CONNECTIONS

The ADC574A offers four standard input ranges: 0V to +10V, 0V to +20V,  $\pm 5\text{V}$ , and  $\pm 10\text{V}$ . If a 10V input range is required, the analog input signal should be connected to pin 13 of the converter. A signal requiring a 20V range is connected to pin 14. In either case the other pin of the two is left unconnected. Full-scale and offset adjustments are described below.

To operate the converter with a 10.24V (2.5mV LSB) or 20.48V (5mV LSB) input range, insert a 200 $\Omega$  potentiometer in series with pin 13 for the 10.24V range, or a 500 $\Omega$  potentiometer in series with pin 14 for the 20.48V range. Use a fixed 50 $\Omega$ , 1% resistor for  $R_2$  (Figures 2 and 3). Offset adjustment is still performed as described below. Full-scale adjustment is performed as described below but with adjustment performed using the input potentiometer instead of  $R_2$ .




FIGURE 2. Unipolar Configuration.




FIGURE 3. Bipolar Configuration.

## CALIBRATION

### OPTIONAL EXTERNAL FULL-SCALE AND OFFSET ADJUSTMENTS

Offset and full-scale errors may be trimmed to zero using external offset and full-scale trim potentiometers connected to the ADC574A as shown in Figures 2 and 3 for unipolar and bipolar operation.

### CALIBRATION PROCEDURE—UNIPOLAR RANGES

If adjustment of unipolar offset and full scale is not required, replace  $R_2$  with a 50Ω, 1% metal film resistor and connect pin 12 to pin 9, omitting the adjustment network.

If adjustment is required, connect the converter as shown in Figure 2. Sweep the input through the end-point transition voltage ( $0V + 1/2LSB$ ; +1.22mV for the 10V range; +2.44mV for the 20V range) that causes the output code to be DBO ON (high). Adjust potentiometer  $R_1$  until DBO is alternately toggling ON and OFF with all other bits OFF. Then adjust full scale by applying an input voltage of nominal full-scale value minus  $3/2LSB$ , the value which should cause all bits to be ON. This

value is +9.9963V for the 10V range and +19.9927V for the 20V range. Adjust potentiometer  $R_2$  until bits DB1-DB11 are ON and DBO is toggling ON and OFF.

### CALIBRATION PROCEDURE—BIPOLAR RANGES

If external adjustments of full-scale and bipolar offset are not required, the potentiometers may be replaced by 50Ω, 1% metal film resistors.

If adjustments are required, connect the converter as shown in Figure 3. The calibration procedure is similar to that described above for unipolar operation, except that the offset adjustment is performed with an input voltage which is  $1/2LSB$  above the minus full-scale value (-4.9988V for the  $\pm 5V$  range, -9.9976V for the  $\pm 10V$  range). Adjust  $R_1$  for DBO to toggle ON and OFF with all other bits OFF. To adjust full-scale, apply a DC input signal which is  $3/2LSB$  below the nominal plus full-scale value (+4.9963V for  $\pm 5V$  range, +9.9927V for  $\pm 10V$  range) and adjust  $R_2$  for DBO to toggle ON and OFF with all other bits ON.

## CONTROLLING THE ADC574A

The Burr-Brown ADC574A can be easily interfaced to most microprocessor systems and other digital systems. The microprocessor may take full control of each conversion, or the converter may operate in a stand-alone mode, controlled only by the R/C input. Full control consists of selecting an 8- or 12-bit conversion cycle, initiating the conversion, and reading the output data when ready—choosing either 12 bits all at once, or 8 bits followed by 4 bits in a left-justified format. The five control inputs (12/8,  $\overline{CS}$ ,  $A_0$ , R/C, and CE) are all TTL/CMOS-compatible. The functions of the control inputs are described in Table II. The control function truth table is listed in Table III.

### STAND-ALONE OPERATION

For stand-alone operation, control of the converter is accomplished by a single control line connected to R/C. In this mode  $\overline{CS}$  and  $A_0$  are connected to digital common and CE and 12/8 are connected to  $V_{LOGIC}$  (+5V). The output data are presented as 12-bit words. The

TABLE II. ADC574A Control Line Functions.

Pin Designation	Definition	Function
CE (Pin 6)	Chip Enable (active high)	Must be high ( $\overline{1}$ ) to either initiate a conversion or read output data. 0-1 edge may be used to initiate a conversion.
$\overline{CS}$ (Pin 3)	Chip Select (active low)	Must be low ( $\overline{0}$ ) to either initiate a conversion or read output data. 1-0 edge may be used to initiate a conversion.
R/C (Pin 5)	Read/Convert ( $\overline{1}$ = read) ( $\overline{0}$ = convert)	Must be low ( $\overline{0}$ ) to initiate either 8 or 12-bit conversions. 1-0 edge may be used to initiate a conversion. Must be high ( $\overline{1}$ ) to read output data. 0-1 edge may be used to initiate a read operation.
$A_0$ (Pin 4)	Byte Address Short Cycle	In the start-convert mode, $A_0$ selects 8-bit ( $A_0 = \overline{1}$ ) or 12-bit ( $A_0 = \overline{0}$ ) conversion mode. When reading output data in 2 8-bit bytes, $A_0 = \overline{0}$ accesses 8 MSBs (high byte) and $A_0 = \overline{1}$ accesses 4 LSBs and trailing "0s" (low byte).
12/8 (Pin 2)	Data Mode Select ( $\overline{1}$ = 12 bits) ( $\overline{0}$ = 8 bits)	When reading output data, 12/8 = $\overline{1}$ enables all 12 output bits simultaneously. 12/8 = $\overline{0}$ will enable the MSBs or LSBs as determined by the $A_0$ line.

TABLE III. Control Input Truth Table.

CE	$\overline{CS}$	R/ $\overline{C}$	12/ $\overline{8}$	$A_0$	Operation
0	X	X	X	X	None
X	1	X	X	X	None
$\uparrow$	0	0	X	0	Initiate 12-bit conversion
$\uparrow$	0	0	X	1	Initiate 8-bit conversion
1	$\uparrow$	0	X	0	Initiate 12-bit conversion
1	$\uparrow$	0	X	1	Initiate 8-bit conversion
1	0	$\uparrow$	X	0	Initiate 12-bit conversion
1	0	$\uparrow$	X	1	Initiate 8-bit conversion
1	0	1	1	X	Enable 12-bit output
1	0	1	0	0	Enable 8 MSBs only
1	0	1	0	1	Enable 4 LSBs plus 4 trailing zeros

stand-alone mode is used in systems containing dedicated input ports which do not require full bus interface capability.

Conversion is initiated by a high-to-low transition of R/ $\overline{C}$ . The three-state data output buffers are enabled when R/ $\overline{C}$  is high and STATUS is low. Thus, there are two possible modes of operation; conversion can be initiated with either positive or negative pulses. In either case the R/ $\overline{C}$  pulse must remain low for a minimum of 50nsec.

Figure 4 illustrates timing when conversion is initiated by an R/ $\overline{C}$  pulse which goes low and returns to the high state during the conversion. In this case, the three-state outputs go to the high-impedance state in response to the falling edge of R/ $\overline{C}$  and are enabled for external access of the data after completion of the conversion. Figure 5 illustrates the timing when conversion is initiated by a positive R/ $\overline{C}$  pulse. In this mode the output data from the previous conversion is enabled during the positive portion of R/ $\overline{C}$ . A new conversion is started on the falling edge of R/ $\overline{C}$ , and the three-state outputs return to the high-impedance state until the next occurrence of a high R/ $\overline{C}$  pulse. Table IV lists timing specifications for stand-alone operation.




FIGURE 4. R/ $\overline{C}$  Pulse Low — Outputs Enabled After Conversion.




FIGURE 5. R/ $\overline{C}$  Pulse High — Outputs Enabled Only While R/ $\overline{C}$  Is High.

TABLE IV. Stand-Alone Mode Timing.

Symbol	Parameter	Min	Typ	Max	Units
$t_{low}$	Low R/ $\overline{C}$ Pulse Width	50			ns
$t_{oa}$	STS Delay from R/ $\overline{C}$			200	ns
$t_{ovl}$	Data Valid After R/ $\overline{C}$ Low	25			ns
$t_{oa}$	STS Delay After Data Valid	300	500	1000	ns
$t_{ohl}$	High R/ $\overline{C}$ Pulse Width	150			ns
$t_{oaa}$	Data Access Time			150	ns

FULLY CONTROLLED OPERATION

Conversion Length

Conversion length (8-bit or 12-bit) is determined by the state of the  $A_0$  input, which is latched upon receipt of a conversion start transition (described below). If  $A_0$  is latched high, the conversion continues for 8 bits. The full 12-bit conversion will occur if  $A_0$  is low. If all 12 bits are read following an 8-bit conversion, the 3LSBs (DB0-DB2) will be low (logic 0) and DB3 will be high (logic 1).  $A_0$  is latched because it is also involved in enabling the output buffers. No other control inputs are latched.

CONVERSION START

The converter is commanded to initiate conversion by a transition occurring on any of three logic inputs (CE,  $\overline{CS}$ , and R/ $\overline{C}$ ) as shown in Table III. Conversion is initiated by the last of the three to reach the required state and thus all three may be dynamically controlled. If necessary, all three may change states simultaneously, and the nominal delay time is the same regardless of which input actually starts conversion. If it is desired that a particular input establish the actual start of conversion, the other two should be stable a minimum of 50nsec prior to the transition of that input. Timing relationships for start of conversion timing are illustrated in Figure 6. The specifications for timing are contained in Table V.




FIGURE 6. Conversion Cycle Timing.

TABLE V. Timing Specifications.

Symbol	Parameter	Min	Typ	Max	Units
<b>Convert Mode</b>					
$t_{loec}$	STS delay from CE		100	200	ns
$t_{wec}$	CE Pulse width	50	30		ns
$t_{sc}$	$\overline{CS}$ to CE setup	50	20		ns
$t_{sc}$	$\overline{CS}$ low during CE high	50	20		ns
$t_{rc}$	R/C to CE setup	50	0		ns
$t_{rc}$	R/C low during CE high	50	20		ns
$t_{ac}$	$A_0$ to CE setup	0	0		ns
$t_{ac}$	$A_0$ valid during CE high	50	20		ns
$t_c$	Conversion time, 12 bit cycle	15	20	25	$\mu$ s
	8 bit cycle	10	13	17	$\mu$ s
<b>Read Mode</b>					
$t_{ao}$	Access time from CE		75	150	ns
$t_{vo}$	Data valid after CE low	25	35		ns
$t_{ofd}$	Output float delay		100	150	ns
$t_{sc}$	$\overline{CS}$ to CE setup	50	0		ns
$t_{rc}$	R/C to CE setup	0	0		ns
$t_{ac}$	$A_0$ to CE setup	50	25		ns
$t_{sc}$	$\overline{CS}$ valid after CE low	0	0		ns
$t_{rc}$	R/C high after CE low	0	0		ns
$t_{ac}$	$A_0$ valid after CE low	50	25		ns
$t_{st}$	STS delay after data valid	300	500	1000	ns

NOTE: Specifications are at +25°C and measured at 50% level of transitions.

The STATUS output indicates the current state of the converter by being in a high state only during conversion. During this time the three state output buffers remain in a high-impedance state, and therefore data cannot be read during conversion. During this period additional transitions of the three digital inputs which control conversion will be ignored, so that conversion cannot be prematurely terminated or restarted. However, if  $A_0$  changes state after the beginning of conversion, any additional start conversion transition will latch the new state of  $A_0$ , possibly resulting in an incorrect conversion length (8 bits vs 12 bits) for that conversion.

**READING OUTPUT DATA**

After conversion is initiated, the output data buffers remain in a high-impedance state until the following four logic conditions are simultaneously met: R/C high, STATUS low, CE high, and  $\overline{CS}$  low. Upon satisfaction of these conditions the data lines are enabled according to the state of inputs  $12/\overline{8}$  and  $A_0$ . See Figure 7 and Table V for timing relationships and specifications.

In most applications the  $12/\overline{8}$  input will be hard-wired in either the high or low condition, although it is fully TTL- and CMOS-compatible and may be actively driven if desired. When  $12/\overline{8}$  is high, all 12 output lines (DB0-DB11) are enabled simultaneously for full data word transfer to a 12-bit or 16-bit bus. In this situation the  $A_0$  state is ignored.

When  $12/\overline{8}$  is low, the data is presented in the form of two 8-bit bytes, with selection of the byte of interest




FIGURE 7. Read Cycle Timing.

accomplished by the state of  $A_0$  during the read cycle. Connection of the ADC574A to an 8-bit bus for transfer of left-justified data is illustrated in Figure 8. The  $A_0$  input is usually driven by the least significant bit of the address bus, allowing storage of the output data word in two consecutive memory locations.

When  $A_0$  is low, the byte addressed contains the 8MSBs. When  $A_0$  is high, the byte addressed contains the 4LSBs from the conversion followed by four logic zeros which have been forced by the control logic. The left-justified

	Word 1								Word 2							
Processor	DB7	DB6	DB5	DB4	DB3	DB2	DB1	DB0	DB7	DB6	DB5	DB4	DB3	DB2	DB1	DB0
Converter	DB11	DB10	DB9	DB8	DB7	DB6	DB5	DB4	DB3	DB2	DB1	0	0	0	0	0

FIGURE 8. 12-Bit Data Format for 8-Bit Systems.

formats of the two 8-bit bytes are shown in Figure 8. The design of the ADC574A guarantees that the  $A_0$  input may be toggled at any time with no damage to the converter; the outputs which are tied together as illustrated in Figure 9 cannot be enabled at the same time.

In the majority of applications the read operation will be attempted only after the conversion is complete and the STATUS output has gone low. In those situations requiring the earliest possible access to the data, the read may be started as much as  $1.15\mu\text{sec}$  ( $t_{HD} \text{ max} + t_{HS} \text{ max}$ ) before STATUS goes low. Refer to Figure 7 for these timing relationships.

## ORDERING INFORMATION

Model	Temperature Range	Linearity Error, max (T <sub>min</sub> to T <sub>max</sub> )	Resolution, No Missing Codes (T <sub>min</sub> to T <sub>max</sub> )	Full-Scale TC, max (ppm/°C)
ADC574AJH	0°C to -75°C	±1LSB	11 Bits	±45
ADC574AKH	0°C to -75°C	±1/2LSB	12 Bits	±25
ADC574ASH	-55°C to +125°C	±1LSB	11 Bits	±50
ADC574ATH	-55°C to +125°C	±1LSB	12 Bits	±25




FIGURE 9. Connection to an 8-bit Bus.

## BiMOS Operational Amplifier with MOSFET Input/Bipolar Output

© 1993

### Features

- MOSFET Input Stage
  - Very High Input Impedance ( $Z_{IN}$ ) -1.5T $\Omega$  (Typ.)
  - Very Low Input Current ( $I_I$ ) -10pA (Typ.) at  $\pm 15V$
  - Wide Common Mode Input Voltage Range (VICR) - Can be Swung 0.5V Below Negative Supply Voltage Rail
  - Output Swing Complements Input Common Mode Range
- Directly Replaces Industry Type 741 In Most Applications

### Applications

- Ground-Referenced Single Supply Amplifiers In Automobile and Portable Instrumentation
- Sample and Hold Amplifiers
- Long Duration Timers/Multivibrators (seconds-Minutes-Hours)
- Photocurrent Instrumentation
- Peak Detectors
- Active Filters
- Comparators
- Interface In 5V TTL Systems and Other Low Supply Voltage Systems
- All Standard Operational Amplifier Applications
- Function Generators
- Tone Controls
- Power Supplies
- Portable Instruments
- Intrusion Alarm Systems

### Description

The CA3140A and CA3140 are integrated circuit operational amplifiers that combine the advantages of high voltage PMOS transistors with high voltage bipolar transistors on a single monolithic chip. Because of this unique combination of technologies, this device can now provide designers, for the first time, with the special performance features of the CA3130 CMOS operational amplifiers and the versatility of the 741 series of industry standard operational amplifiers.

The CA3140A and CA3140 BiMOS operational amplifiers feature gate protected MOSFET (PMOS) transistors in the input circuit to provide very high input impedance, very low input current, and high speed performance. The CA3140A and CA3140 operate at supply voltage from 4V to 36V (either single or dual supply). These operational amplifiers are internally phase compensated to achieve stable operation in unity gain follower operation, and additionally, have access terminal for a supplementary external capacitor if additional frequency roll-off is desired. Terminals are also provided for use in applications requiring input offset voltage nulling. The use of PMOS field effect transistors in the input stage results in common mode input voltage capability down to 0.5V below the negative supply terminal, an important attribute for single supply applications. The output stage uses bipolar transistors and includes built-in protection against damage from load terminal short circuiting to either supply rail or to ground.



The CA3140 Series has the same 8-lead pinout used for the "741" and other industry standard op amps. The CA3140A and CA3140 are intended for operation at supply voltages up to 36V ( $\pm 18V$ ).

### Ordering Information

PART NUMBER	TEMP. RANGE	PACKAGE
CA3140AE	-55°C to +125°C	8 Lead Plastic DIP
CA3140AM	-55°C to +125°C	8 Lead SOIC
CA3140AS	-55°C to +125°C	8 Pin Can, Lead Formed
CA3140AT	-55°C to +125°C	8 Pin Can
CA3140BT	-55°C to +125°C	8 Pin Can
CA3140E	-55°C to +125°C	8 Lead Plastic DIP
CA3140M	-55°C to +125°C	8 Lead SOIC
CA3140M96	-55°C to +125°C	8 Lead SOIC*
CA3140T	-55°C to +125°C	8 Pin Can

\* Denotes Tape and Reel

### Pinouts



**CAUTION:** These devices are sensitive to electrostatic discharge. Users should follow proper I.C. Handling Procedures.

## Specifications CA3140, CA3140A

### Absolute Maximum Ratings

DC Supply Voltage (Between V+ and V- Terminals)	36V
Differential Mode Input Voltage	8V
DC Input Voltage (V+ +8V) To (V- -0.5V)	
Input Terminal Current	1mA
Output Short Circuit Duration *	Indefinite
Junction Temperature	+175°C
Junction Temperature (Plastic Package)	+150°C
Lead Temperature (Soldering 10 Sec.)	+300°C

### Operating Conditions

Operating Temperature Range (All Types)	-55°C to +125°C
Storage Temperature Range (All Types)	-65°C to +150°C

\* Short circuit may be applied to ground or to either supply.

**CAUTION:** Stresses above those listed in "Absolute Maximum Ratings" may cause permanent damage to the device. This is a stress only rating and operation of the device at these or any other conditions above those indicated in the operational sections of this specification is not implied.

### Electrical Specifications V+ = +15V, V- = -15V, T<sub>A</sub> = -25°C

PARAMETERS	SYMBOL	TEST CONDITIONS	CA3140A	CA3140	UNITS
Input Offset Voltage Adjustment Resistor		Typical Value of Resistor Between Term. 4 and 5 or 4 and 1 to Adjust Max. V <sub>IO</sub>	18	4.7	kΩ
Input Resistance	R <sub>I</sub>		1.5	1.5	TΩ
Input Capacitance	C <sub>I</sub>		4	4	pF
Output Resistance	R <sub>O</sub>		60	60	Ω
Equivalent Wideband Input Noise Voltage (See Figure 35)	e <sub>N</sub>	BW = 140kHz R <sub>S</sub> = 1 MΩ	48	48	μV
Equivalent Input Noise Voltage (See Figure 7)	e <sub>N</sub>	f = 1kHz      R <sub>S</sub> = 100Ω	40	40	nV/√Hz
		f = 10 kHz	12	12	nV/√Hz
Short Circuit Current to Opposite Supply					
Source	I <sub>OM+</sub>		40	40	mA
Sink	I <sub>OM-</sub>		18	18	mA
Gain-Bandwidth Product, (See Figures 2 & 15)	f <sub>T</sub>		4.5	4.5	MHz
Slow Rate, (See Figure 3)	SR		9	9	V/μs
Sink Current From Terminal 8 To Terminal 4 to Swing Output Low			220	220	μA
Transient Response:					
Rise Time	t <sub>R</sub>	R <sub>L</sub> = 2kΩ C <sub>L</sub> = 100pF	0.08	0.08	μs
Overshoot (See Figure 34)	OS		10	10	%
Settling Time at 10 V <sub>p-p</sub> , (See Figure 14)	t <sub>S</sub>	R <sub>L</sub> = 2kΩ C <sub>L</sub> = 100pF Voltage Follower			
1mV			4.5	4.5	μs
10mV			1.4	1.4	μs

### Specifications CA3140, CA3140A

#### Electrical Specifications

For Equipment Design. At  $V_+ = 15V$ ,  $V_- = 15V$ ,  $T_A = +25^\circ C$ , Unless Otherwise Specified

PARAMETERS	SYMBOL	LIMITS						UNITS
		CA3140A			CA3140			
		MIN	TYP	MAX	MIN	TYP	MAX	
Input Offset Voltage	$ V_{IO} $	-	2	5	-	5	15	mV
Input Offset Current	$ I_{IO} $	-	0.5	20	-	0.5	30	pA
Input Current	$I_I$	-	10	40	-	10	50	pA
Large Signal Voltage Gain (Note 1) (See Figures 1, 15)	$A_{OL}$	20	100	-	20	100	-	kV/V
		86	100	-	86	100	-	dB
Common Mode Rejection Ratio (See Figure 6)	CMRR	-	32	320	-	32	320	$\mu V/V$
		70	90	-	70	90	-	dB
Common Mode Input Voltage Range (See Figure 17)	$V_{ICR}$	-15	-15.5 to +12.5	12	-15	-15.5 to +12.5	11	V
Power-Supply Rejection Ratio, $\Delta V_{IO}/\Delta V_S$ (See Figure 8)	PSRR	-	100	150	-	100	150	$\mu V/V$
		76	80	-	76	80	-	dB
Max. Output Voltage (Note 2) (See Figures 10, 17)	$V_{OM+}$	+12	13	-	+12	13	-	V
	$V_{OM-}$	-14	-14.4	-	-14	-14.4	-	V
Supply Current (See Figure 4)	$I_+$	-	4	6	-	4	6	mA
Device Dissipation	$P_D$	-	120	180	-	120	180	mW
Input Offset Voltage Temp. Drift, $\Delta V_{IO}/\Delta T$		-	6	-	-	8	-	$\mu V/^\circ C$

**NOTES:**

1. At  $V_O = 26V_{p-p}$ , +12V, 14V and  $R_L = 2k\Omega$
2. At  $R_L = 2k\Omega$ .

#### Electrical Specifications

For Design Guidance. At  $V_+ = 5V$ ,  $V_- = 0V$ ,  $T_A = +25^\circ C$

PARAMETERS	SYMBOL	CA3140A	CA3140	UNITS
Input Offset Voltage	$ V_{IO} $	2	5	mV
Input Offset Current	$ I_{IO} $	0.1	0.1	pA
Input Current	$I_I$	2	2	pA
Input Resistance	$R_I$	1	1	T $\Omega$


**Specifications CA3140, CA3140A**

**Electrical Specifications** For Design Guidance. At  $V_+ = 5\text{ V}$ ,  $V_- = 0\text{ V}$ ,  $T_A = +25^\circ\text{C}$  (Continued)


PARAMETERS	SYMBOL	CA3140A	CA3140	UNITS
Large Signal Voltage Gain (See Figures 1, 15)	$A_{OL}$	100	100	kV/V
		100	100	dB
Common Mode Rejection Ratio,	CMRR	32	32	$\mu\text{V/V}$
		90	90	dB
Common Mode Input Voltage Range (See Figure 17)	$V_{ICR}$	-0.5	-0.5	V
		2.6	2.6	V
Power Supply Rejection Ratio	PSRR $\Delta V_o/\Delta V_s$	100	100	$\mu\text{V/V}$
		80	80	dB
Maximum Output Voltage (See Figures 10, 17)	$V_{OM+}$	3	3	V
	$V_{OM-}$	0.13	0.13	V
Maximum Output Current:				
	Source	$I_{OM+}$	10	10
Sink	$I_{OM-}$	1	1	mA
Slow Rate (See Figure 3)	SR	7	7	V/ $\mu\text{s}$
Gain-Bandwidth Product (See Figure 2)	$f_T$	3.7	3.7	MHz
Supply Current (See Figure 4)	$I_+$	1.6	1.6	mA
Device Dissipation	$P_D$	8	8	mW
Sink Current from Term. 8 to Term. 4 to Swing Output Low		200	200	$\mu\text{A}$

CA3140A, CA3140

Block Diagram



Schematic Diagram



## CA3140A, CA3140

### Circuit Description

As shown in the block diagram, the input terminals may be operated down to 0.5V below the negative supply rail. Two class A amplifier stages provide the voltage gain, and a unique class AB amplifier stage provides the current gain necessary to drive low-impedance loads.

A biasing circuit provides control of cascoded constant current flow circuits in the first and second stages. The CA3140 includes an on chip phase compensating capacitor that is sufficient for the unity gain voltage follower configuration.

#### Input Stages

The schematic diagram consists of a differential input stage using PMOS field-effect transistors (Q9, Q10) working into a mirror pair of bipolar transistors (Q11, Q12) functioning as load resistors together with resistors R2 through R5. The mirror pair transistors also function as a differential-to-single-ended converter to provide base current drive to the second stage bipolar transistor (Q13). Offset nulling, when desired, can be effected with a 10kΩ potentiometer connected across terminals 1 and 5 and with its slider arm connected to terminal 4. Cascode connected bipolar transistors Q2, Q5 are the constant current source for the input stage. The base biasing circuit for the constant current source is described subsequently. The small diodes D3, D4, D5 provide gate oxide protection against high voltage transients, e.g., static electricity.

#### Second Stage

Most of the voltage gain in the CA3140 is provided by the second amplifier stage, consisting of bipolar transistor Q13 and its cascode connected load resistance provided by bipolar transistors Q3, Q4. On-chip phase compensation, sufficient for a majority of the applications is provided by C1. Additional Miller-Effect compensation (roll off) can be accomplished, when desired, by simply connecting a small capacitor between terminals 1 and 8. Terminal 8 is also used to strobe the output stage into quiescence. When terminal 8 is tied to the negative supply rail (terminal 4) by mechanical or electrical means, the output terminal 6 swings low, i.e., approximately to terminal 4 potential.

#### Output Stage

The CA3140 Series circuits employ a broad band output stage that can sink loads to the negative supply to complement the capability of the PMOS input stage when operating near the negative rail. Quiescent current in the emitter-follower cascade circuit (Q17, Q18) is established by transistors (Q14, Q15) whose base currents are "mirrored" to current flowing through diode D2 in the bias circuit section.

When the CA3140 is operating such that output terminal 6 is sourcing current, transistor Q18 functions as an emitter-follower to source current from the V+ bus (terminal 7), via D7, R9, and R11. Under these conditions, the collector potential of Q13 is sufficiently high to permit the necessary flow of base current to emitter follower Q17 which, in turn, drives Q18.


When the CA3140 is operating such that output terminal 6 is sinking current to the V- bus, transistor Q16 is the current sinking element. Transistor Q16 is mirror connected to D8, R7, with current fed by way of Q21, R12, and Q20. Transistor Q20, in turn, is biased by current flow through R13, zener D8, and R14. The dynamic current sink is controlled by voltage level sensing. For purposes of explanation, it is assumed that output terminal 6 is quiescently established at the potential midpoint between the V+ and V- supply rails. When output current sinking mode operation is required, the collector potential of transistor Q13 is driven below its quiescent level, thereby causing Q17, Q18 to decrease the output voltage at terminal 6. Thus, the gate terminal of PMOS transistor Q21 is displaced toward the V- bus, thereby reducing the channel resistance of Q21. As a consequence, there is an incremental increase in current flow through Q20, R12, Q21, D6, R7, and the base of Q16. As a result, Q16 sinks current from terminal 6 in direct response to the incremental change in output voltage caused by Q18. This sink current flows regardless of load; any excess current is internally supplied by the emitter-follower Q18. Short circuit protection of the output circuit is provided by Q19, which is driven into conduction by the high voltage drop developed across R11 under output short circuit conditions. Under these conditions, the collector of Q19 diverts current from Q4 so as to reduce the base current drive from Q17, thereby limiting current flow in Q18 to the short circuited load terminal.

#### Bias Circuit

Quiescent current in all stages (except the dynamic current sink) of the CA3140 is dependent upon bias current flow in R1. The function of the bias circuit is to establish and maintain constant current flow through D1, Q5, Q8 and D2. D1 is a diode connected transistor mirror connected in parallel with the base emitter junctions of Q1, Q2, and Q3. D1 may be considered as a current sampling diode that senses the emitter current of Q6 and automatically adjusts the base current of Q6 (via Q1) to maintain a constant current through Q6, Q8, D2. The base currents in Q2, Q3 are also determined by constant current flow D1. Furthermore, current in diode connected transistor Q2 establishes the currents in transistors Q14 and Q15.

## CA3140, CA3140A

### Metallization Mask Layout



Dimensions in parenthesis are in millimeters and are derived from the basic inch dimensions as indicated. Grid graduations are in mils ( $10^{-3}$  inch).

The photographs and dimensions represent a chip when it is part of the wafer. When the wafer is cut into chips, the cleavage angles are  $57^\circ$  instead of  $90^\circ$  with respect to the face of the chip. Therefore, the isolated chip is actually 7 mils (0.17mm) larger in both dimensions.

### Typical Performance Curves




FIGURE 1. OPEN LOOP VOLTAGE GAIN vs SUPPLY VOLTAGE AND TEMPERATURE




FIGURE 2. GAIN BANDWIDTH PRODUCT vs SUPPLY VOLTAGE AND TEMPERATURE

CA3140, CA3140A

Typical Performance Curves (Continued)




FIGURE 3. SLEW RATE vs SUPPLY VOLTAGE AND TEMPERATURE




FIGURE 4. QUIESCENT SUPPLY CURRENT vs SUPPLY VOLTAGE AND TEMPERATURE




FIGURE 5. MAXIMUM OUTPUT VOLTAGE SWING vs FREQUENCY




FIGURE 6. COMMON MODE REJECTION RATIO vs FREQUENCY




FIGURE 7. EQUIVALENT INPUT NOISE VOLTAGE vs FREQUENCY




FIGURE 8. POWER SUPPLY REJECTION RATIO vs FREQUENCY

## CA3140, CA3140A

### Applications Considerations

Wide dynamic range of input and output characteristics with the most desirable high input impedance characteristics is achieved in the CA3140 by the use of a unique design based upon the PMOS Bipolar process. Input common mode voltage range and output swing capabilities are complementary, allowing operation with the single supply down to 4V.

The wide dynamic range of these parameters also means that this device is suitable for many single supply applications, such as, for example, where one input is driven below the potential of terminal 4 and the phase sense of the output signal must be maintained – a most important consideration in comparator applications.

### Output Circuit Considerations

Excellent interfacing with TTL circuitry is easily achieved with a single 6.2V zener diode connected to terminal 8 as shown in Figure 9. This connection assures that the maximum output signal swing will not go more positive than the zener voltage minus two base-to-emitter voltage drops within the CA3140. These voltages are independent of the operating supply voltage.




FIGURE 9. ZENER CLAMPING DIODE CONNECTED TO TERMINALS 8 AND 4 TO LIMIT CA3140 OUTPUT SWING TO TTL LEVELS




FIGURE 10. VOLTAGE ACROSS OUTPUT TRANSISTORS Q15 AND Q16 vs LOAD CURRENT

Figure 10 shows output current sinking capabilities of the CA3140 at various supply voltages. Output voltage swing to the negative supply rail permits this device to operate both power transistors and thyristors directly without the need for level shifting circuitry usually associated with the 741 series of operational amplifiers.

Figure 13 shows some typical configurations. Note that a series resistor,  $R_L$ , is used in both cases to limit the drive available to the driven device. Moreover, it is recommended that a series diode and shunt diode be used at the thyristor input to prevent large negative transient surges that can appear at the gate of thyristors, from damaging the integrated circuit.




FIGURE 11. TYPICAL INCREMENTAL OFFSET VOLTAGE SHIFT vs OPERATING LIFE

### Offset Voltage Nulling

The input offset voltage can be nulled by connecting a 10k $\Omega$  potentiometer between terminals 1 and 5 and returning its wiper arm to terminal 4, see Figure 12(A). This technique, however, gives more adjustment range than required and therefore, a considerable portion of the potentiometer rotation is not fully utilized. Typical values of series resistors that may be placed at either end of the potentiometer, see Figure 12(B), to optimize its utilization range are given in the table "Electrical Specifications" shown in this bulletin.

An alternate system is shown in Figure 12(C). This circuit uses only one additional resistor of approximately the value shown in the table. For potentiometers, in which the resistance does not drop to zero  $\Omega$  at either end of rotation, a value of resistance 10% lower than the values shown in the table should be used.

### Low Voltage Operation

Operation at total supply voltages as low as 4V is possible with the CA3140. A current regulator based upon the PMOS threshold voltage maintains reasonable constant operating current and hence consistent performance down to these lower voltages.

The low voltage limitation occurs when the upper extreme of the input common mode voltage range extends down to the

CA3140, CA3140A




FIGURE 12. THREE OFFSET VOLTAGE NULLING METHODS




FIGURE 13. METHODS OF UTILIZING THE  $V_{CE(SAT)}$  SINKING CURRENT CAPABILITY OF THE CA3140 SERIES




FIGURE 14. INPUT VOLTAGE vs SETTLE TIME

## CA3140, CA3140A

voltage at terminal 4. This limit is reached at a total supply voltage just below 4V. The output voltage range also begins to extend down to the negative supply rail, but is slightly higher than that of the input. Figure 17 shows these characteristics and shows that with 2V dual supplies, the lower extreme of the input common mode voltage range is below ground potential.

### Bandwidth and Slew Rate

For those cases where bandwidth reduction is desired, for example, broadband noise reduction, an external capacitor connected between terminals 1 and 8 can reduce the open loop -3dB bandwidth. The slew rate will, however, also be proportionally reduced by using this additional capacitor. Thus, a 20% reduction in bandwidth by this technique will also reduce the slew rate by about 20%.

Figure 14 shows the typical settling time required to reach 1mV or 10mV of the final value for various levels of large signal inputs for the voltage follower and inverting unity gain

amplifiers. The exceptionally fast settling time characteristics are largely due to the high combination of high gain and wide bandwidth of the CA3140; as shown in Figure 15.

### Input Circuit Considerations

As mentioned previously, the amplifier inputs can be driven below the terminal 4 potential, but a series current limiting resistor is recommended to limit the maximum input terminal current to less than 1mA to prevent damage to the input protection circuitry.

Moreover, some current limiting resistance should be provided between the inverting input and the output when the CA3140 is used as a unity gain voltage follower. This resistance prevents the possibility of extremely large input signal transients from forcing a signal through the input protection network and directly driving the internal constant current source which could result in positive feedback via the output terminal. A 3.9kΩ resistor is sufficient.




FIGURE 15. OPEN LOOP VOLTAGE GAIN AND PHASE vs FREQUENCY




FIGURE 16. INPUT CURRENT vs AMBIENT TEMPERATURE





FIGURE 17. OUTPUT VOLTAGE SWING CAPABILITY AND COMMON MODE INPUT VOLTAGE RANGE vs SUPPLY VOLTAGE AND TEMPERATURE

## CA3140, CA3140A

The typical input current is in the order of 10pA when the inputs are centered at nominal device dissipation. As the output supplies load current, device dissipation will increase, raising the chip temperature and resulting in increased input current. Figure 16 shows typical input terminal current versus ambient temperature for the CA3140.

It is well known that MOSFET devices can exhibit slight changes in characteristics (for example, small changes in input offset voltage) due to the application of large differential input voltages that are sustained over long periods at elevated temperatures.

Both applied voltage and temperature accelerate these changes. The process is reversible and offset voltage shifts of the opposite polarity reverse the offset. Figure 11 shows the typical offset voltage change as a function of various stress voltages at the maximum rating of +125°C (for TO-5); at lower temperatures (TO-5 and plastic), for example, at +85°C, this change in voltage is considerably less. In typical linear applications, where the differential voltage is small and symmetrical, these incremental changes are of about the same magnitude as those encountered in an operational amplifier employing a bipolar transistor input stage.

### Super Sweep Function Generator

A function generator having a wide tuning range is shown in Figure 18. The 1,000,000/1 adjustment range is accomplished by a single variable potentiometer or by an auxiliary sweeping signal. The CA3140 functions as a non-inverting readout amplifier of the triangular signal developed across the integrating capacitor network connected to the output of the CA3080A current source.

Buffered triangular output signals are then applied to a second CA3080 functioning as a high speed hysteresis switch. Output from the switch is returned directly back to the input of the CA3080A current source, thereby, completing the positive feedback loop.

The triangular output level is determined by the four 1N914 level limiting diodes of the second CA3080 and the resistor divider network connected to terminal No. 2 (input) of the CA3080. These diodes establish the input trip level to this switching stage and, therefore, indirectly determine the amplitude of the output triangle.

Compensation for propagation delays around the entire loop is provided by one adjustment on the input of the CA3080. This adjustment, which provides for a constant generator amplitude output, is most easily made while the generator is sweeping. High frequency ramp linearity is adjusted by the single 7-to-6pF capacitor in the output of the CA3080A.

It must be emphasized that only the CA3080A is characterized for maximum output linearity in the current generator function.

### Meter Driver and Buffer Amplifier

Figure 19 shows the CA3140 connected as a meter driver and buffer amplifier. Low driving impedance is required of the CA3080A current source to assure smooth operation of

the Frequency Adjustment Control. This low-driving impedance requirement is easily met by using a CA3140 connected as a voltage follower. Moreover, a meter may be placed across the input to the CA3080A to give a logarithmic analog indication of the function generators frequency.

Analog frequency readout is readily accomplished by the means described above because the output current of the CA3080A varies approximately one decade for each 60mV change in the applied voltage,  $V_{ABC}$  (voltage between terminals 5 and 4 of the CA3080A of the function generator). Therefore, six decades represent 360mV change in  $V_{ABC}$ .

Now, only the reference voltage must be established to set the lower limit on the meter. The three remaining transistors from the CA3086 Array used in the sweep generator are used for this reference voltage. In addition, this reference generator arrangement tends to track ambient temperature variations, and thus compensates for the effects of the normal negative temperature coefficient of the CA3080A  $V_{ABC}$  terminal voltage.


Another output voltage from the reference generator is used to insure temperature tracking of the lower end of the Frequency Adjustment Potentiometer. A large series resistance simulates a current source, assuring similar temperature coefficients at both ends of the Frequency Adjustment Control.

To calibrate this circuit, set the Frequency Adjustment Potentiometer at its low end. Then adjust the Minimum Frequency Calibration Control for the lowest frequency. To establish the upper frequency limit, set the Frequency Adjustment Potentiometer to its upper end and then adjust the Maximum Frequency Calibration Control for the maximum frequency. Because there is interaction among these controls, repetition of the adjustment procedure may be necessary. Two adjustments are used for the meter. The meter sensitivity control sets the meter scale width of each decade, while the meter position control adjusts the pointer on the scale with negligible effect on the sensitivity adjustment. Thus, the meter sensitivity adjustment control calibrates the meter so that it deflects  $1/6$  of full scale for each decade change in frequency.


### Sine Wave Shaper

The circuit shown in Figure 20 uses a CA3140 as a voltage follower in combination with diodes from the CA3019 Array to convert the triangular signal from the function generator to a sine-wave output signal having typically less than 2% THD. The basic zero crossing slope is established by the 10kΩ potentiometer connected between terminals 2 and 6 of the CA3140 and the 9.1kΩ resistor and 10kΩ potentiometer from terminal 2 to ground. Two break points are established by diodes  $D_1$  through  $D_4$ . Positive feedback via  $D_3$  and  $D_4$  establishes the zero slope at the maximum and minimum levels of the sine wave. This technique is necessary because the voltage follower configuration approaches unity gain rather than the zero gain required to shape the sine wave at the two extremes.

CA3140, CA3140A



(A) CIRCUIT




(B1) FUNCTION GENERATOR SWEEPING

Top Trace: Output at junction of 2.7Ω and 51Ω resistors  
5V/Div and 500ms/Div

Center Trace: External output of triangular function generator  
2V/Div and 500ms/Div


Bottom Trace: Output of "Log" generator; 10V/Div and 500ms/Div



(B2) FUNCTION GENERATOR WITH FIXED FREQUENCIES

1V/Div and 1sec/Div

Three tone test signals, highest frequency  $\approx 20$  MHz. Note the slight asymmetry at the three second/cycle signal. This asymmetry is due to slightly different positive and negative integration from the CA3080A and from the pc board and component leakages at the 200pA level.



(C) INTERCONNECTIONS

FIGURE 18. FUNCTION GENERATOR



## CA3140, CA3140A

This circuit can be adjusted most easily with a distortion analyzer, but a good first approximation can be made by comparing the output signal with that of a sine wave generator. The initial slope is adjusted with the potentiometer  $R_1$ , followed by an adjustment of  $R_2$ . The final slope is established by adjusting  $R_3$ , thereby adding additional segments that are contributed by these diodes. Because there is some interaction among these controls, repetition of the adjustment procedure may be necessary.

### Sweeping Generator

Figure 21 shows a sweeping generator. Three CA3140's are used in this circuit. One CA3140 is used as an integrator, a second device is used as a hysteresis switch that determines the starting and stopping points of the sweep. A third CA3140 is used as a logarithmic shaping network for the log function. Rates and slopes, as well as sawtooth, triangle, and logarithmic sweeps are generated by this circuit.

### Wideband Output Amplifier

Figure 22 shows a high slew rate, wideband amplifier suitable for use as a 50Ω transmission line driver. This circuit, when used in conjunction with the function generator and sine wave shaper circuits shown in Figures 18 and 20 provides 18V peak-to-peak output open circuited, or 9V peak-to-peak output when terminated in 50Ω. The slew rate required of this amplifier is 28V/μs (18V peak-to-peak  $\times \pi \times 0.5$ MHz).




FIGURE 22. WIDEBAND OUTPUT AMPLIFIER

### Power Supplies

High input impedance, common mode capability down to the negative supply and high output drive current capability are key factors in the design of wide range output voltage supplies that use a single input voltage to provide a regulated output voltage that can be adjusted from essentially 0V to 24V.

Unlike many regulator systems using comparators having a bipolar transistor input stage, a high impedance reference voltage divider from a single supply can be used in connection with the CA3140 (see Figure 23).




FIGURE 23. BASIC SINGLE SUPPLY VOLTAGE REGULATOR SHOWING VOLTAGE FOLLOWER CONFIGURATION

Essentially, the regulators, shown in Figures 24 and 25, are connected as non inverting power operational amplifiers with a gain of 3.2. An 8V reference input yields a maximum output slightly greater than 25V. As a voltage follower, when the reference input goes to 0V the output will be 0V. Because the offset voltage is also multiplied by the 3.2 gain factor, a potentiometer is needed to null the offset voltage.

Series pass transistors with high  $I_{CBO}$  levels will also prevent the output voltage from reaching zero because there is a finite voltage drop ( $V_{CEsat}$ ) across the output of the CA3140 (see Figure 10). This saturation voltage level may indeed set the lowest voltage obtainable.

The high impedance presented by terminal 8 is advantageous in effecting current limiting. Thus, only a small signal transistor is required for the current-limit sensing amplifier. Resistive decoupling is provided for this transistor to minimize damage to it or the CA3140 in the event of unusual input or output transients on the supply rail.

Figures 24 and 25, show circuits in which a D2201 high speed diode is used for the current sensor. This diode was chosen for its slightly higher forward voltage drop characteristic, thus giving greater sensitivity. It must be emphasized that heat sinking of this diode is essential to minimize variation of the current trip point due to internal heating of the diode. That is, 1A at 1V forward drop represents one watt which can result in significant regenerative changes in the current trip point as the diode temperature rises. Placing the small signal reference amplifier in the proximity of the current sensing diode also helps minimize the variability in the trip level due to the negative temperature coefficient of the diode. In spite of those limitations, the current limiting point can easily be adjusted over the range from 10mA to 1A with a single adjustment potentiometer. If the temperature stability of the current limiting system is a serious consideration, the more usual current sensing resistor type of circuitry should be employed.

A power Darlington transistor (in a heat sink TO-3 case), is used as the series pass element for the conventional current limiting system, Figure 24, because high power Darlington dissipation will be encountered at low output voltage and high currents.

A small heat sink VERSAWATT transistor is used as the series pass element in the fold back current system, Figure 25, since dissipation levels will only approach 10W. In this system, the D2201 diode is used for current sampling. Fold-

CA3140, CA3140A

back is provided by the 3kΩ and 100kΩ divider network connected to the base of the current sensing transistor.




FIGURE 24. REGULATED POWER SUPPLY





FIGURE 25. REGULATED POWER SUPPLY WITH "FOLDBACK" CURRENT LIMITING


Both regulators, Figures 24 and 25, provide better than 0.02% load regulation. Because there is constant loop gain at all voltage settings, the regulation also remains constant. Line regulation is 0.1% per volt. Hum and noise voltage is less than 200µV as read with a meter having a 10MHz bandwidth.

Figure 28 (a) shows the turn ON and turn OFF characteristics of both regulators. The slow turn on rise is due to the slow rate of rise of the reference voltage. Figure 26 (B) shows the transient response of the regulator with the switching of a 20Ω load at 20V output.



(A) SUPPLY TURN-ON AND TURNSOFF CHARACTERISTICS

5V/Div and -1s/Div



(B) TRANSIENT RESPONSE

Top Trace: Output voltage  
200mV/Div and 5µs/Div

Bottom Trace: Collector of load switching transistor, load = 1A  
5V/Div and 5µs/Div

FIGURE 26. WAVEFORMS OF DYNAMIC CHARACTERISTICS OF POWER SUPPLY CURRENTS SHOWN IN FIGURES 24 AND 25

Tone Control Circuits


High slew rate, wide bandwidth, high output voltage capability and high input impedance are all characteristics required of tone control amplifiers. Two tone control circuits that exploit these characteristics of the CA3140 are shown in Figures 27 and 28.

## CA3140, CA3140A

The first circuit, shown in Figure 28, is the Baxandall tone control circuit which provides unity gain at midband and uses standard linear potentiometers. The high input impedance of the CA3140 makes possible the use of low-cost, low-value, small size capacitors, as well as reduced load of the driving stage.


Bass treble boost and cut are  $\pm 15\text{dB}$  at 100Hz and 10kHz, respectively. Full peak-to-peak output is available up to at least 20kHz due to the high slew rate of the CA3140. The amplifier gain is 3dB down from its "flat" position at 70kHz.

Figure 27 shows another tone control circuit with similar boost and cut specifications. The wideband gain of this circuit is equal to the ultimate boost or cut plus one, which in this case is a gain of eleven. For 20dB boost and cut, the input loading of this circuit is essentially equal to the value of the resistance from terminal No. 3 to ground. A detailed analysis of this circuit is given in "An IC Operational Transconductance Amplifier (OTA) With Power Capability" by L. Kaplan and H. Wittlinger, IEEE Transactions on Broadcast and Television Receivers, Vol. BTR-18, No. 3, August, 1972.



20dB Flat Position Gain  
 $\pm 15\text{dB}$  Bass and Treble Boost and Cut at  
 100Hz and 10kHz, respectively  
 25V<sub>p-p</sub> output at 20kHz  
 -3dB at 24kHz from 1kHz reference

FIGURE 27. TONE CONTROL CIRCUIT USING CA3130 SERIES (20dB MIDBAND GAIN)



$\pm 15\text{dB}$  Bass and Treble Boost and Cut at  
 100Hz and 10kHz, respectively  
 25V<sub>p-p</sub> output at 20kHz  
 -3dB at 70kHz from 1kHz reference  
 0dB Flat Position Gain

FIGURE 28. BAXANDALL TONE CONTROL CIRCUIT USING CA3140 SERIES

## CA3140, CA3140A

### Wien Bridge Oscillator

Another application of the CA3140 that makes excellent use of its high input impedance, high slew rate, and high voltage qualities is the Wien Bridge sine wave oscillator. A basic Wien Bridge oscillator is shown in Figure 29. When  $R_1 = R_2 = R$  and  $C_1 = C_2 = C$ , the frequency equation reduces to the familiar  $f = 1/2\pi RC$  and the gain required for oscillation,  $A_{OSC}$  is equal to 3. Note that if  $C_2$  is increased by a factor of four and  $R_2$  is reduced by a factor of four, the gain required for oscillation becomes 1.5, thus permitting a potentially higher operating frequency closer to the gain bandwidth product of the CA3140.




FIGURE 29. BASIC WIEN BRIDGE OSCILLATOR CIRCUIT USING AN OPERATIONAL AMPLIFIER

Oscillator stabilization takes on many forms. It must be precisely set, otherwise the amplitude will either diminish or reach some form of limiting with high levels of distortion. The element,  $R_S$ , is commonly replaced with some variable resistance element. Thus, through some control means, the value of  $R_S$  is adjusted to maintain constant oscillator output. A FET channel resistance, a thermistor, a lamp bulb, or other device whose resistance is made to increase as the output amplitude is increased are a few of the elements often utilized.

Figure 30 shows another means of stabilizing the oscillator with a zener diode shunting the feedback resistor ( $R_f$  of Figure 29). As the output signal amplitude increases, the zener diode impedance decreases resulting in more feedback with consequent reduction in gain; thus stabilizing the amplitude of the output signal. Furthermore, this combination of a monolithic zener diode and bridge rectifier circuit tends to provide a zero temperature coefficient for this regulating system. Because this bridge rectifier system has no time constant, i.e., thermal time constant for the lamp bulb, and RC time constant for filters often used in detector networks, there is no lower frequency limit. For example, with  $1\mu F$  polycarbonate capacitors and  $22M\Omega$  for the frequency determining network, the operating frequency is 0.007Hz.

As the frequency is increased, the output amplitude must be reduced to prevent the output signal from becoming slew-rate limited. An output frequency of 180kHz will reach a slew rate of approximately  $9V/\mu s$  when its amplitude is 16V peak-to-peak.




FIGURE 30. WIEN BRIDGE OSCILLATOR CIRCUIT USING CA3140 SERIES

### Simple Sample-and-Hold System

Figure 31 shows a very simple sample-and-hold system using the CA3140 as the readout amplifier for the storage capacitor. The CA3080A serves as both input buffer amplifier and low feed-through transmission switch.\* System offset nulling is accomplished with the CA3140 via its offset nulling terminals. A typical simulated load of  $2k\Omega$  and  $30pF$  is shown in the schematic.




FIGURE 31. SAMPLE AND HOLD CIRCUIT

In this circuit, the storage compensation capacitance ( $C_1$ ) is only 200pF. Larger value capacitors provide longer "hold" periods but with slower slew rates. The slew rate


$$\frac{dv}{dt} = \frac{i}{c} = 0.5mA/200pF = 2.5V/\mu s$$

\* ICAN-6668 "Applications of the CA3080 and CA 3080A High Performance Operational Transconductance Amplifiers".


Pulse "droop" during the hold interval is  $170pA/200pF$  which is  $0.85V/\mu s$ ; (i.e.,  $170pA/200pF$ ). In this case,  $170pA$

## CA3140, CA3140A

represents the typical leakage current of the CA3080A when strobed off. If  $C_1$  were increased to 2000 pF, the "hold-droop" rate will decrease to  $0.085\mu\text{V}/\mu\text{s}$ , but the slew rate would decrease to  $0.25\text{V}/\mu\text{s}$ . The parallel diode network connected between terminal 3 of the CA3080A and terminal 6 of the CA3140 prevents large input signal feedthrough across the input terminals of the CA3080A to the 200pF storage capacitor when the CA3080A is strobed off. Figure 32 shows dynamic characteristic waveforms of this sample-and-hold system.




Top Trace: Output; 50mV/Div and 200ns/Div  
Bottom Trace: Input; 50mV/Div and 200ns/Div



### LARGE SIGNAL RESPONSE AND SETTLING TIME

Top Trace: Output Signal; 5V/Div and  $2\mu\text{s}/\text{Div}$   
Center Trace: Difference of Input and Output Signals through Tektronix Amplifier 7A13; 5mV/Div and  $2\mu\text{s}/\text{Div}$   
Bottom Trace: Input Signal; 5V/Div and  $2\mu\text{s}/\text{Div}$




### SAMPLING RESPONSE

Top Trace: Output; 100mV/Div and 500ns/Div  
Bottom Trace: Input; 20V/Div and 500ns/Div

**FIGURE 32. SAMPLE AND HOLD SYSTEM DYNAMIC CHARACTERISTIC WAVEFORMS**

### Current Amplifier

The low input terminal current needed to drive the CA3140 makes it ideal for use in current amplifier applications such as the one shown in Figure 33.\* In this circuit, low current is supplied at the input potential as the power supply to load resistor  $R_L$ . This load current is increased by the multiplication factor  $R_2/R_1$ , when the load current is monitored by power supply meter M. Thus, if the load current is 100nA, with values shown, the load current presented to the supply will be  $100\mu\text{A}$ ; a much easier current to measure in many systems.



**FIGURE 33. BASIC CURRENT AMPLIFIER FOR LOW CURRENT MEASUREMENT SYSTEMS**


Note that the input and output voltages are transferred at the same potential and only the output current is multiplied by the scale factor.

The dotted components show a method of decoupling the circuit from the effects of high output load capacitance and the potential oscillation in this situation. Essentially, the necessary high frequency feedback is provided by the capacitor with the dotted series resistor providing load decoupling.

Figure 34 shows a single supply, absolute value, ideal full-wave rectifier with associated waveforms. During positive excursions, the input signal is fed through the feedback network directly to the output. Simultaneously, the positive excursion of the input signal also drives the output terminal (No. 6) of the inverting amplifier in a negative going excursion such that the 1N914 diode effectively disconnects the amplifier from the signal path. During a negative going excursion of the input signal, the CA3140 functions as a normal inverting amplifier with a gain equal to  $-R_2/R_1$ . When the equality of the two equations shown in Figure 34 is satisfied, the full wave output is symmetrical.

\* "Operational Amplifiers Design and Applications", J. G. Graeme, McGraw-Hill Book Company, page 308 - "Negative Impedance Converter Circuits".

CA3140, CA3140A



$$\text{GAIN} = \frac{R2}{R1} = X = \frac{R3}{R1 + R2 + R3}$$

$$R3 = \left( \frac{X + X^2}{1 - X} \right) R1$$

$$\text{FOR } X = 0.5 \quad \frac{5k\Omega}{10k\Omega} = \frac{R2}{R1}$$

$$R3 = 10k\Omega \left( \frac{0.75}{0.5} \right) = 15k\Omega$$

20Vp-p Input BW(-3dB) = 290kHz, DC Output (Avg) = 3.2V






FIGURE 34. SINGLE SUPPLY, ABSOLUTE VALUE, IDEAL FULL WAVE RECTIFIER WITH ASSOCIATED WAVEFORMS




BW (-3dB) = 140kHz  
TOTAL NOISE VOLTAGE  
(REFERRED TO INPUT) = 48μV TYP.

FIGURE 35. TEST CIRCUIT AMPLIFIER (30dB GAIN) USED FOR WIDEBAND NOISE MEASUREMENT




BW (-3dB) = 4.5MHz  
SR = 9V/μs



(A) SMALL SIGNAL RESPONSE  
50mV/Div and 200ns/Div

Top Trace: Output; 50mV/Div and 200ns/Div  
Bottom Trace: Input; 50mV/Div and 200ns/Div



(B) INPUT-OUTPUT DIFFERENCE SIGNAL  
SHOWING SETTLING TIME

(measurement made with Tektronix 7A13 differential amplifier)

Top Trace: Output Signal; 5V/Div and 5μs/Div  
Center Trace: Difference Signal; 5mV/Div and 5μs/Div  
Bottom Trace: Input Signal; 5V/Div and 5μs/Div

FIGURE 36. SPLIT SUPPLY VOLTAGE FOLLOWER TEST CIRCUIT AND ASSOCIATED WAVEFORMS

## เอกสารอ้างอิง

- วิโรจน์ อัครวงษ์, ชัชวาลย์ เต็มฤทธิรงค์, กรชูลี ไซส์ถิตย, " การใช้งานออปแอมป์ และลิเนียร์ไอซี " บริษัทซีเอ็ดยูเคชั่น จำกัด (มหาชน).
- ปรเมษฐ์ ประตยานันท์, ปิยะพงศ์ เผ่าวานิช, " คู่มือและการประยุกต์ใช้งานไมโครคอนโทรลเลอร์ MCS-51 " บริษัท ซีเอ็ดยูเคชั่น จำกัด (มหาชน), 2536.
- สมคิด วิริยประสิทธิ์, สมบูรณ์ มาลานนท์, " ทฤษฎีและการออกแบบแหล่งจ่ายไฟกระแสตรงแบบเชิงเส้น " ห้างหุ้นส่วนจำกัด สำนักพิมพ์ฟิลิกส์เซ็นเตอร์, กรุงเทพมหานคร.
- กลุ่ม CNS, " ออปแอมป์ " หจก. สำนักพิมพ์ฟิลิกส์เซ็นเตอร์, กรุงเทพมหานคร.
- ยีน ภูววรรณ, " ทฤษฎีและการใช้งานอิเล็กทรอนิกส์ เล่ม 1-3 ", นวัตกรรมสารพิมพ์ พิมพ์ครั้งที่ 1, 2521.
- สุจินต์ จันทรงษ์, " ไมโครคอนโทรลเลอร์ ชิพเดี่ยว 8051 " โครงการตำราวิชาการวิทยาลัยมหานคร, พิมพ์ครั้งที่ 1, 2535.
- วันชัย คุณากรวงศ์, บัณฑิต บัวภูเขา, รัฐภูมิ ประทุมราช และรุ่งแสง เครือไวศวรรณ, " การคำนวณวงจรทรานซิสเตอร์ ", หจก.สำนักพิมพ์ฟิลิกส์เซ็นเตอร์, กรุงเทพมหานคร.
- David A. Bell, " OPERATIONAL AMPLIFIERS Applications, Troubleshooting, and Design " PRENTICE - HALL, International, Inc. , 1990.
- Tim Willams, " The Circuit Designers's Companion ", Butterworth - Heinemann Ltd, Halley Court, Jordan Hill, Oxford OX2 8EJ, 1991.
- Daniel H. Sheingold, " Analog - Digital Conversion Handbook " PRENTICE - HALL, Englewood Cliffs, 1986.
- Robert A. Pease, " Troubleshooting Analog Circuits ", Butterworth - Heinemann Ltd, Stoneham MA, 1991.
- วิสุทธิ อัครนนทวงศ์, " พื้นฐาน A/D และ D/A คอนเวอเตอร์, " วารสารคอมพิวเตอร์อิเล็กทรอนิกส์เวิลด์ เล่มที่ 135 หน้า 102-115, ศูนย์การพิมพ์ดวงกมล, กรุงเทพมหานคร.
- มนต์ชัย รูปวิเชียร, " เทคนิคการสร้างและทดสอบคุณสมบัติเครื่องจ่ายไฟตรง " วารสาร เซมิคอนดักเตอร์อิเล็กทรอนิกส์ ฉบับที่ 115 หน้า 49 - 55, บริษัท ซีเอ็ดยูเคชั่น จำกัด, กรุงเทพมหานคร.

### ประวัติผู้จัดทำโครงการพิเศษ

นางสาวอุษณีย์ อุตตะโมท เกิดเมื่อวันที่ 13 กันยายน 2516 สำเร็จการศึกษาระดับมัธยมศึกษาตอนต้น และตอนปลายจากโรงเรียนสตรีสมุทรปราการ จากนั้นเข้าศึกษาต่อในระดับปริญญาตรี สาขาฟิสิกส์ประยุกต์ คณะวิทยาศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้า เจ้าคุณทหาร ลาดกระบัง และสำเร็จการศึกษาในปีการศึกษา 2537

นางสาวธีรลักษณ์ ประเสริฐแสง เกิดเมื่อวันที่ 20 กรกฎาคม 2517 สำเร็จการศึกษาระดับมัธยมศึกษาตอนต้นและตอนปลายจากโรงเรียนเทพศิลา จากนั้นเข้าศึกษาต่อในระดับปริญญาตรี สาขาฟิสิกส์ประยุกต์ คณะวิทยาศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้า เจ้าคุณทหาร ลาดกระบัง และสำเร็จการศึกษาในปีการศึกษา 2537

นายศิริะ วิกุลสุรگان เกิดเมื่อวันที่ 21 ธันวาคม 2515 สำเร็จการศึกษาระดับมัธยมศึกษาตอนต้น จากโรงเรียนดาราสมุทร ศรีราชา สำเร็จการศึกษาระดับมัธยมศึกษาตอนปลาย จากโรงเรียนสาริตพิบูลบำเพ็ญ มหาวิทยาลัยบูรพา จากนั้นเข้าศึกษาต่อในระดับปริญญาตรี สาขาฟิสิกส์ประยุกต์ คณะวิทยาศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้า เจ้าคุณทหาร ลาดกระบัง และสำเร็จการศึกษาในปีการศึกษา 2537