

วงจรสายพานกระแสแบบซีมอสชนิดช่วงปฏิบัติงานกว้างภายใต้  
แหล่งจ่ายไฟ  $\pm 1.1$  โวลต์

$\pm 1.1V$  RAIL-TO-RAIL CMOS CURRENT CONVEYORS

สุเทพ ทัพทวัช  
SUTHEP THUPHAWASH

วิทยานิพนธ์ฉบับสมบูรณ์ของภาควิชาวิศวกรรมไฟฟ้า คณะวิศวกรรมศาสตร์ มหาวิทยาลัยเทคโนโลยีพระจอมเกล้าธนบุรี  
สาขาวิชาวิศวกรรมอิเล็กทรอนิกส์  
บัณฑิตวิทยาลัย  
สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง  
พ.ศ. ๒๕๔๘  
ISBN 974-324-801-3

สำนักหอสมุดกลาง พระจอมเกล้าลาดกระบัง

วงจรรายพานกระแสแบบซีมอสชนิดช่วงปฏิบัติงานกว้างภายใต้  
แหล่งจ่ายไฟ  $\pm 1.1$  โวลต์


$\pm 1.1V$  RAIL-TO-RAIL CMOS CURRENT CONVEYORS



สุเทพ ทัพธวัช

SUTHEP THUPTHAWASH

เลขหมู่.....  
เลขทะเบียน 49293  
วัน, เดือน, ปี 19 ก.พ. 2547



วิทยานิพนธ์นี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรปริญญาวิศวกรรมศาสตรมหาบัณฑิต  
สาขาวิชาวิศวกรรมอิเล็กทรอนิกส์

บัณฑิตวิทยาลัย

สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

พ.ศ. 2546

ISBN 974-324-801-3

**± 1.1V RAIL-TO-RAIL CMOS CURRENT CONVEYORS**

**SUTHEP THUPTHAWASH**

**A THESIS SUBMITTED IN PARTIAL FULFILLMENT  
OF THE REQUIREMENT FOR THE DEGREE OF  
MASTER OF ENGINEERING IN ELECTRONIC ENGINEERING  
SCHOOL OF GRAUATE STUDIES  
KING MONGKUT'S INSTITUTE OF TECHNOLOGY LADKRABANG**

**2003**

**ISBN 974-324-801-3**

**COPYRIGHT 2003**

**SCHOOL OF GRAUATE STUDIES**

**KING MONGKUT'S INSTITUTE OF TECHNOLOGY LADKRABANG**



หัวข้อวิทยานิพนธ์	วงจรสายพานกระแสแบบซีมอสชนิดช่วงปฏิบัติงานกว้างภายใต้แหล่งจ่ายแรงดัน $\pm 1.1$ โวลต์
นักศึกษา	นายสุเทพ ทัพธวัช
รหัสประจำตัว	42061302
ปริญญา	วิศวกรรมศาสตรมหาบัณฑิต
สาขาวิชา	วิศวกรรมอิเล็กทรอนิกส์
พ.ศ.	2546
อาจารย์ผู้ควบคุมวิทยานิพนธ์	รศ.ดร.วรากร เกษมสุวรรณ

## บทคัดย่อ

เนื้อหาของวิทยานิพนธ์เล่มนี้ นำเสนอการออกแบบวงจรสายพานกระแสชนิดช่วงปฏิบัติงานกว้างแบบ CMOS ภาคอินพุตประกอบด้วยวงจรถูกความแตกต่างทั้งชนิด NMOS และ PMOS ต่อในลักษณะขนานกัน ภาคเอาต์พุตเป็นวงจรถูกต่อในลักษณะคลาส AB ดังนั้นวงจรดังกล่าวจึงมีช่วงปฏิบัติงานกว้างทั้งด้านอินพุตและด้านเอาต์พุต วงจรที่นำเสนอนี้สามารถทำงานได้ถึง  $\pm 1$  โวลต์ทั้งด้านอินพุตและเอาต์พุตภายใต้แหล่งจ่ายแรงดัน  $\pm 1.1$  โวลต์ ความผิดเพี้ยนแบบฮาโมนิกมีค่าน้อยกว่า 0.3% ( $R_L=0.5k\Omega$ ,  $f=100kHz$ ) ความต้านทานที่พอร์ต์ X และพอร์ต์ Z มีค่าเท่ากับ  $0.13\Omega$ ,  $3.63M\Omega$  ตามลำดับ วงจรสามารถทำงานโดยมีความถี่คัทออฟที่ 28.5MHz กำลังสูญเสียรวมของวงจรถูกเท่ากับ  $226\mu W$  และสามารถจ่ายกระแสได้ 2mA

<b>Thesis Title</b>	$\pm 1.1V$ Rail-to-Rail CMOS Current Conveyors
<b>Student</b>	Mr. Suthep Thupthawash
<b>Student ID.</b>	42061302
<b>Degree</b>	Master Engineering
<b>Programme</b>	Electronic Engineering
<b>Year</b>	2003
<b>Thesis Advisor</b>	Assoc. Prof. Dr. Varakorn Kasemsuwan

## ABSTRACT

This thesis proposes the design of a rail-to-rail CMOS current-conveyor. The input consists of NMOS and PMOS differential pairs connected in parallel while the output is connected in the class-AB configuration enabling the circuit to have rail-to-rail swing capability at both input and output. The circuit can operate with input/output swing of  $\pm 1$ volts under the  $\pm 1.1$ volt supply voltages. The harmonic distortion of the proposed circuit is less than 0.3% ( $R_L = 500\Omega$ ,  $f = 100\text{kHz}$ ). The resistance at terminals X and Z are found to be  $0.13\Omega$  and  $3.63M\Omega$  respectively. The cut off frequency is 28.5MHz. The total power dis-sipation is  $226\mu\text{W}$  and the maximum output current is 2mA.

## กิตติกรรมประกาศ

วิทยานิพนธ์ฉบับนี้สำเร็จลุล่วงได้ด้วยคำแนะนำและคำปรึกษาจาก รศ.ดร.วรากร เกษมสุวรรณ ซึ่งเป็นอาจารย์ผู้ควบคุมวิทยานิพนธ์ ผู้วิจัยรู้สึกทราบบ้างในความอนุเคราะห์จากท่านและขอกราบขอบพระคุณเป็นอย่างสูง

ขอขอบคุณเพื่อนนักศึกษาที่ให้ความเข้าใจและช่วยเหลือทางด้านข้อมูลทางทฤษฎีวงจรแอนาล็อกทั่วไป เพื่อเป็นส่วนประกอบในการทำงานวิจัย

คุณค่าและประโยชน์จากวิทยานิพนธ์ฉบับนี้ ผู้วิจัยขอมอบแด่ผู้มีพระคุณทุกท่าน

สุเทพ ทัพธวัช

# สารบัญ

	หน้า
บทคัดย่อภาษาไทย.....	I
บทคัดย่อภาษาอังกฤษ.....	II
กิตติกรรมประกาศ.....	III
สารบัญ.....	IV
สารบัญตาราง.....	VII
สารบัญรูป.....	VIII
<b>บทที่ 1 บทนำ.....</b>	<b>1</b>
1.1 กล่าวนำ.....	1
1.2 ความมุ่งหมายและวัตถุประสงค์ของการศึกษา.....	1
1.3 สมมติฐานของการศึกษา.....	2
1.4 ทฤษฎีและแนวความคิดที่ใช้ในการวิจัย.....	2
1.5 ขอบเขตการวิจัย.....	3
1.6 รายละเอียดขั้นตอนของการวิจัย.....	3
<b>บทที่ 2 ทฤษฎีมอสพื้นฐานและสายพานกระแส.....</b>	<b>5</b>
2.1 บทนำ.....	5
2.2 โครงสร้างของมอสทรานซิสเตอร์.....	5
2.3 สัญลักษณ์ของมอสทรานซิสเตอร์.....	6
2.4 หลักการพื้นฐานของมอสทรานซิสเตอร์แบบเอ็นฮานซ์เม้นท์.....	7
2.4.1 การทำงานของมอสทรานซิสเตอร์.....	7
2.4.2 โหมดการทำงานของมอสทรานซิสเตอร์.....	9
2.4.3 แบบจำลองของมอสทรานซิสเตอร์สำหรับสัญญาณขนาดเล็กที่ความถี่ต่ำ.....	11
2.4.4 แบบจำลองของมอสทรานซิสเตอร์สำหรับสัญญาณขนาดเล็กที่ความถี่ปานกลาง.....	12
2.4.5 ชนิดของแบบจำลองต่าง ๆ ของมอสทรานซิสเตอร์ที่ใช้ในโปรแกรม Hspice.....	16
2.5 บทสรุป.....	18
<b>บทที่ 3 วงจรสายพานกระแสแบบซิมอสชนิดช่วงปฏิบัติงานกว้าง.....</b>	<b>19</b>
3.1 บทนำ.....	19

# สารบัญ (ต่อ)

	หน้า
3.2 วงจรสายพานกระแส.....	19
3.2.1 วงจรสายพานกระแสยุคแรก(CCI).....	20
3.2.2 วงจรสายพานกระแสยุคสอง(CCII).....	21
3.3 วงจรสายพานกระแสแบบซิมอสชนิดช่วงปฏิบัติงานกว้างภายใต้แหล่งจ่ายไฟ ± 1.1 โวลท์(RRCCII).....	24
3.4 การวิเคราะห์คุณสมบัติของวงจร RRCCII.....	27
3.4.1 การวิเคราะห์ช่วงปฏิบัติงานแรงดัน.....	27
3.4.1.1 ช่วงปฏิบัติงานแรงดันทางอินพุทพอร์ต Y .....	28
3.4.1.2 ช่วงปฏิบัติงานแรงดันทางอินพุทพอร์ต X .....	29
3.4.1.3 ช่วงปฏิบัติงานแรงดันทางเอาต์พุทพอร์ต Z .....	32
3.4.2 การวิเคราะห์อิมพีแดนซ์ที่พอร์ต X.....	33
3.4.3 การวิเคราะห์อิมพีแดนซ์ที่พอร์ต Y.....	35
3.4.4 การวิเคราะห์อิมพีแดนซ์ที่พอร์ต Z .....	36
3.4.5 การวิเคราะห์อัตราขยายแรงดัน $v_x/v_y$ และช่วงความถี่ปฏิบัติงาน .....	37
3.4.6 การวิเคราะห์อัตราส่วนกระแส $i_z/i_x$ และช่วงความถี่ปฏิบัติงาน.....	40
3.4.7 การวิเคราะห์แรงดันอินพุทออฟเซต ( $V_{OS}$ ) .....	43
3.4.8 การวิเคราะห์สัญญาณรบกวนทางด้านอินพุท (Input Referred Noise).....	47
3.5 ผลการทดลองจากการวิเคราะห์เลียนแบบการทำงานของวงจรด้วยโปรแกรม Hspice...52	
3.5.1 ช่วงปฏิบัติงานแรงดันทางด้านอินพุท-เอาต์พุทและความสามารถในการขับ กระแสที่พอร์ต X และ Z .....	53
3.5.2 อิมพีแดนซ์ที่พอร์ต X.....	56
3.5.3 อิมพีแดนซ์ที่พอร์ต Y.....	57
3.5.4 อิมพีแดนซ์ที่พอร์ต Z.....	58
3.5.5 อัตราขยายแรงดัน $v_x/v_y$ และช่วงความถี่ปฏิบัติงาน .....	60
3.5.6 อัตราส่วนกระแส $i_z/i_x$ และช่วงความถี่ปฏิบัติงาน .....	61
3.5.7 แรงดันอินพุทออฟเซต ( $V_{OS}$ ).....	62
3.5.8 สัญญาณรบกวนทางด้านอินพุท (Input Referred Noise).....	65
3.6 Layout ของวงจร RRCCII.....	67

# สารบัญ (ต่อ)

	หน้า
3.7 บทสรุป.....	67
<b>บทที่ 4 การประยุกต์ใช้งานวงจรสายพานกระแส.....</b>	<b>69</b>
4.1 บทนำ.....	69
4.2 วงจรคูณ(Multiplier Circuit).....	69
4.2.1 หลักการเบื้องต้นของวงจรคูณ.....	69
4.2.2 วงจรคูณที่ออกแบบด้วยวงจร RRCCII และผลการทดลองด้วยโปรแกรมHspice.	71
4.3 วงจรสร้างความต้านทานค่าลบ(Negative Resistance Converter, NIC).....	75
4.3.1 หลักการเบื้องต้นของวงจรสร้างความต้านทานค่าลบ.....	75
4.3.2 วงจรสร้างความต้านทานค่าลบที่ออกแบบด้วยวงจร RRCCII และผลการทดลองด้วยโปรแกรม Hspice.....	78
4.4 บทสรุป.....	82
<b>บทที่ 5 บทส่งท้ายและข้อเสนอแนะแนวทางการทำวิจัย.....</b>	<b>83</b>
5.1 บทส่งท้าย.....	83
5.2 ข้อเสนอแนะและแนวทางการวิจัย.....	83
5.2.1 วงจรสายพานกระแสแบบซิมอสชนิดช่วงปฏิบัติงานกว้าง.....	83
5.2.2 วงจรคูณ.....	84
5.2.3 วงจรสร้างความต้านทานค่าลบ.....	84
เอกสารอ้างอิง.....	85
ภาคผนวก ก.....	88
ภาคผนวก ข.....	97
ภาคผนวก ค.....	108
ประวัติผู้เขียน.....	121

# สารบัญตาราง

ตารางที่	หน้า
2.1 สัญลักษณ์ของมอสทรานซิสเตอร์แบบเอ็นฮานซ์เม้นท์ชนิด NMOS และ PMOS.....	6
2.2 ชื่อเฉพาะของแบบจำลองของมอสทรานซิสเตอร์ที่ใช้ใน Hspice.....	16
3.1 คุณสมบัติของวงจร RRCCII .....	68
ข.1 พารามิเตอร์(Netlist) จากผลการจำลองของวงจร RRCCII.....	106

# สารบัญรูป

รูปที่	หน้า
2.1	โครงสร้างของมอสทรานซิสเตอร์แบบเอ็นฮานซ์เม้นท์ชนิดเอ็น..... 5
2.2	การสร้างช่องทางเดินกระแสให้กับมอสทรานซิสเตอร์แบบเอ็นฮานซ์เม้นท์โหมดชนิดเอ็น.7
2.3	การกำหนดจุดการทำงานให้มอสทรานซิสเตอร์ เมื่อ $V_{GS} > V_T$ และ $V_{DS}$ ค่าน้อย .. ..... 7
2.4	กราฟแสดงความสัมพันธ์ระหว่างกระแสเดรนกับแรงดัน $V_{DS}$ ที่มีค่าน้อย ..... 8
2.5	การกำหนดจุดการทำงานให้มอสทรานซิสเตอร์ เมื่อ $V_{GS} > V_T$ และปรับค่า $V_{DS}$ มีค่ามากกว่า $V_{GS} - V_T$ ..... 8
2.6	คุณสมบัติกระแส-แรงดัน(I-V characteristic) ของมอสทรานซิสเตอร์ชนิด NMOS..... 10
2.7	แบบจำลองสัญญาณขนาดเล็กของมอสทรานซิสเตอร์ที่ความถี่ต่ำ..... 11
2.8	แบบจำลองสัญญาณขนาดเล็กของมอสทรานซิสเตอร์กรณีพื้นฐานรองไม่ต่ออยู่กับซอส..... 12
2.9	แบบจำลองวงจรมูลของมอสทรานซิสเตอร์ที่ความถี่ปานกลาง..... 13
2.10	การหาอัตราขยายกระแสขณะเปิดวงจร..... 15
3.1	บล็อกไดอะแกรมวงจรสายพานกระแสยุคแรก(CCI) และยุคที่สอง(CCII)..... 19
3.2	(a) วงจรสายพานกระแสยุคแรกชนิดไบโพลาร์ (b) วงจรสายพานกระแสยุคแรกชนิดซีมอส ..... 21
3.3	The class A Low-Voltage Low-Power CMOS Current Conveyor circuit..... 22
3.4	The class AB Low-Voltage Low-Power CMOS Current Conveyor circuit..... 23
3.5	A Novel Fully Differential Current Conveyor circuit..... 23
3.6	Low-Voltage Low-Power High Performance Current Conveyor circuit..... 24
3.7	บล็อกไดอะแกรมของวงจร RRCCII..... 25
3.8	วงจรสายพานกระแสแบบซีมอสชนิดช่วงปฏิบัติการกว้างภายใต้แหล่งจ่ายไฟ $\pm 1.1$ โวลต์. 26
3.9	วงจรตัดเทียมนสัญญาณขนาดเล็กในการคำนวณหาค่าอิมพีแดนซ์ที่พอร์ต์ X ..... 33
3.10	วงจรตัดเทียมนสัญญาณขนาดเล็กในการคำนวณหาค่าอิมพีแดนซ์ที่พอร์ต์ Z..... 36
3.11	วงจรตัดเทียมนสัญญาณขนาดเล็กในการคำนวณหาค่าอัตราขยายแรงดัน $v_x/v_y$ ..... 37
3.12	วงจรตัดเทียมนสัญญาณขนาดเล็กในการคำนวณหาค่าอัตราส่วนกระแส $i_z/i_x$ ..... 40
3.13	วงจรตัดเทียมนสัญญาณรบกวนของวงจร RRCCII..... 48
3.14	บล็อกไดอะแกรมสัญญาณรบกวนทางอินพุทและเอาต์พุท (ก) กรณีรูปเปิด (ข) กรณีรูปปิด (ค) การถ่ายโอนสัญญาณรบกวนทางอินพุทในรูปแบบ ข มายังอินพุทของวงจร RRCCII..... 51
3.15	วงจรทดลองช่วงปฏิบัติการแรงดันของวงจร RRCCII..... 53

## สารบัญรูป (ต่อ)

รูปที่	หน้า
3.16 ช่วงปฏิบัติงานแรงดันทางอินพุทพอร์ต X .....	54
3.17 ช่วงปฏิบัติงานแรงดันทางเอาต์พุทพอร์ต Z.....	55
3.18 ผลการจำลองการทำงานความสามารถในการขับกระแสที่พอร์ต X ( $i_x$ ).....	55
3.19 ผลการจำลองการทำงานความสามารถในการขับกระแสที่พอร์ต Z ( $i_z$ ).....	56
3.20 วงจรทดลองวัดค่าอิมพีแดนซ์ที่พอร์ต X.....	56
3.21 ผลการจำลองการทำงานของอิมพีแดนซ์ที่พอร์ต X.....	57
3.22 วงจรทดลองวัดค่าอิมพีแดนซ์ที่พอร์ต Y.....	58
3.23 ผลการจำลองการทำงานของอิมพีแดนซ์ที่พอร์ต Y .....	58
3.24 วงจรทดลองวัดค่าอิมพีแดนซ์ที่พอร์ต Z.....	59
3.25 ผลการจำลองการทำงานของอิมพีแดนซ์ที่พอร์ต Z .....	59
3.26 วงจรทดลองวัดค่าอัตราขยายแรงดัน $v_x/v_y$ .....	60
3.27 ผลการจำลองการทำงานของอัตราขยายแรงดัน $v_x/v_y$ .....	60
3.28 วงจรทดลองวัดค่าอัตราส่วนกระแส $i_z/i_x$ .....	61
3.29 ผลการจำลองการทำงานของอัตราส่วนกระแส $i_z/i_x$ .....	62
3.30 วงจรทดลองวัดค่าแรงดันอินพุทออฟเซต.....	62
3.31 แรงดันอินพุทออฟเซตจากการปรับค่ากระแสไบอัส $I_{b1}$ .....	63
3.32 แรงดันอินพุทออฟเซตจากการปรับค่ากระแสไบอัส $I_{b2}$ .....	64
3.33 แรงดันอินพุทออฟเซตจากการปรับค่ากระแสไบอัส $I_{b3}$ .....	64
3.34 แรงดันอินพุทออฟเซตจากการปรับค่ากระแสไบอัส $I_{b4}$ .....	65
3.35 วงจรทดลองวัดสัญญาณรบกวนทางด้านอินพุท.....	66
3.36 สัญญาณรบกวนทางอินพุทพอร์ต Y.....	66
3.37 Layout ของวงจร RRCCII.....	67
4.1 สัญลักษณ์ของวงจรคุณสัญญาณแอนาลอก.....	70
4.2 คุณสมบัติของวงจรคุณสัญญาณแอนาลอกแบบ 4 ควอดแดรนต์.....	70
4.3 วงจรคุณกับแอกทีฟโหลดชนิด NMOS .....	71
4.4 ผลการจำลองการส่งผ่านแบบดีซีของวงจรคุณในรูป 4.3.....	73
4.5 วงจรคุณกับแอกทีฟโหลดชนิด NMOS โดยขารูานรองต่อกับ $V_{SS}$ .....	73
4.6 ผลการจำลองการส่งผ่านแบบดีซีของวงจรคุณในรูป 4.5.....	74

## สารบัญรูป (ต่อ)

รูปที่	หน้า
4.7 ผลตอบสนองทางความถี่ของวงจรคูณ.....	75
4.8 ความสัมพันธ์ระหว่างแรงดันและทิศทางการไหลของกระแส (ก) ความต้านทานบวก (ข) ความต้านทานลบ.....	76
4.9 โครจข่ายแยกที่ฟแบบ 2 พอร์ต (ก) โหลดอิมพีแดนซ์ ( $Z_L$ ) ต่ออยู่ที่พอร์ต 2-2' (ข) โหลด อิมพีแดนซ์ ( $Z_S$ ) ต่ออยู่ที่พอร์ต 2-2'.....	76
4.10 รูปแบบของ h พารามิเตอร์แบบ 2 พอร์ต.....	77
4.11 วงจรสร้างความต้านทานค่าลบโดยอาศัยวงจร RRCCII.....	78
4.12 วงจรเสมือนของวงจรในรูปที่ 4.11 .....	79
4.13 รูปแบบ h พารามิเตอร์ของวงจรสร้างความต้านทานค่าลบ .....	80
4.14 วงจรทดลองที่ใช้สร้างค่าความต้านทานค่าลบ.....	81
4.15 ผลการทดลองวงจรสร้างความต้านทานค่าลบกับค่า $R_x$ เท่ากับ $1k\Omega$ $2k\Omega$ $4k\Omega$ และ $8k\Omega$ ตามลำดับ .....	81
4.16 ผลตอบสนองทางความถี่ของวงจรสร้างความต้านทานค่าลบ .....	82
ข.1 หมายเลขประจำ node ภายในวงจร RRCCII.....	97

# บทที่ 1

## บทนำ

### 1.1 กล่าวนำ

ปัจจุบันวิวัฒนาการความก้าวหน้าของเทคโนโลยีวงจรรวมแบบซิมอส มีแนวโน้มที่มุ่งเน้นถึงการออกแบบวงจรรวมให้สามารถทำงานได้ภายใต้แหล่งจ่ายไฟต่ำโดยให้มีกำลังสูญเสียน้อยที่สุด แนวโน้มดังกล่าวมีสาเหตุมาจากปัจจัย 2 ประการ ประการแรกเป็นผลจากการลดขนาดของ มอสทรานซิสเตอร์อันได้แก่ ความกว้าง(Width, W) และความยาว(Length, L) โดยมีผลกับตัว อุปกรณ์โดยตรงที่เรียกกันว่า “Hot Electron Effect” การลดระดับแหล่งจ่ายไฟสามารถช่วยลดผลดังกล่าวลงได้ ประการที่สองเป็นผลจากการนำวงจรมาใช้งานจริงซึ่งต้องมีการใช้งานร่วมกันของ วงจรแอนาลอกกับวงจรดิจิทัล (Mixed Analog-Digital System) วงจรดิจิทัลในปัจจุบันนี้สามารถ ออกแบบให้ใช้งานกับแหล่งจ่ายไฟต่ำมากและออกแบบวงจรด้วยอุปกรณ์ซิมอสซึ่งง่ายต่อการสร้าง เป็นวงจรรวมและกำลังสูญเสียต่ำ ดังนั้นจึงจำเป็นต้องมีอย่างหนึ่งที่วงจรรวมต้องมีความสามารถในการใช้แหล่งจ่ายไฟต่ำและออกแบบโดยใช้อุปกรณ์ซิมอสด้วย

### 1.2 ความมุ่งหมายและวัตถุประสงค์ของการศึกษา

การออกแบบวงจรสายพานกระแสแบบยุคที่สอง(Second Generation Current Conveyor) หรือ CCII ในวิทยานิพนธ์นี้มีจุดมุ่งหมายเพื่อต้องการให้วงจรถูกสร้างเป็นวงจรรวม (Integrated Circuit) ที่มีประสิทธิภาพ รวมทั้งให้ความเที่ยงตรงในการทำงานตามคุณสมบัติของวงจรสายพานกระแส อันได้แก่ ความเที่ยงตรงในการส่งผ่านกระแส ( $i_z/i_x = 1$ ) ความเที่ยงตรงในการส่งผ่านแรงดัน ( $v_x/v_y = 1$ ) และพัฒนาแนวทางที่จะเพิ่มประสิทธิภาพวงจร CCII และการประยุกต์ใช้งานที่หลากหลาย ในวิทยานิพนธ์นี้จะเป็นการนำเสนอวงจรสายพานกระแสที่มีการทำงานแบบช่วง ปฏิบัติงานกว้าง(Rail to Rail Operation) และสามารถใช้กับแหล่งจ่ายไฟต่ำได้ ( $\pm 1.1$  โวลต์) การออกแบบวงจรมุ่งเน้นการลดจำนวนของอุปกรณ์ภายในวงจร เช่นการลดจำนวนของตัวเก็บประจุ ตัวต้านทาน ตัวเหนี่ยวนำ และรวมถึงทรานซิสเตอร์ด้วย ให้มีจำนวนน้อยที่สุด สำหรับการ ออกแบบวงจร CCII ในวิทยานิพนธ์ฉบับนี้จะประกอบด้วยอุปกรณ์ที่เป็นทรานซิสเตอร์เท่านั้น

### 1.3 สมมติฐานของการศึกษา

ปัจจุบันงานวิจัยเพื่อพัฒนาหรือการออกแบบวงจรล้วนมุ่งเน้นในการเพิ่มประสิทธิภาพที่หลากหลายให้กับวงจรภายในวงจรเดียว ตัวอย่างเช่น ลดกำลังสูญเสีย ลดจำนวนของอุปกรณ์ เพื่อให้วงจรมีขนาดเล็ก เพิ่มช่วงความถี่ใช้งาน เพิ่มความสามารถในการขับโหลด(จ่ายกระแส) เพิ่มช่วงปฏิบัติงานให้สามารถสวิงได้ใกล้ระดับแหล่งจ่ายไฟทั้งไฟบวก ( $V_{DD}$ ) และไฟลบ ( $V_{SS}$ ) ด้วยเหตุผลดังกล่าวการออกแบบวงจรในวิทยานิพนธ์นี้จึงรวบรวมความเป็นไปได้ที่วงจรเพียงวงจรเดียวสามารถมีคุณสมบัติดังที่กล่าวมาข้างต้น การวิจัยมุ่งเน้นการใช้งานกับแหล่งจ่ายไฟต่ำและช่วงปฏิบัติงานของวงจรสายพานกระแสให้มีความสามารถในการทำงานของช่วงแรงดันได้ถึง  $\pm 1$  โวลต์ ภายได้แหล่งจ่ายไฟ  $\pm 1.1$  โวลต์ เหตุผลที่ให้ผลต่างของช่วงปฏิบัติงานแรงดันสูงสุดและต่ำสุดที่ได้มีค่าน้อยกว่าและมากกว่าค่าของแหล่งจ่ายไฟ  $V_{DD}$  และ  $V_{SS}$  เท่ากับ 0.1 โวลต์ เป็นผลมาจากขีดจำกัดของแรงดันแตรน-ซอสอิ่มตัว ( $V_{DS(sat)}$ ) ของมอสทรานซิสเตอร์ซึ่งเป็นค่าต่ำสุดที่ทรานซิสเตอร์ยังคงทำงานในช่วงอิ่มตัว และเหตุผลของการเลือกระดับของแหล่งจ่ายไฟดังกล่าวยังมีเหตุจูงใจมาจากแบตเตอรี่ที่มีแรงดัน 1.2 โวลต์ ซึ่งถือว่าเป็นแหล่งจ่ายไฟที่สามารถหาใช้ได้ทั่วไป

แนวทางการออกแบบวงจรมาจากหลักการที่ว่าแรงดันไฟฟ้าที่พอร์ต X ควรเท่ากับแรงดันไฟฟ้าที่พอร์ต Y ซึ่งคล้ายคลึงกับการต่อวงจรออปแอมป์ในลักษณะบัฟเฟอร์(Buffer) โดยได้มีผู้นำเสนอบทความที่เป็นวงจรออปแอมป์ที่ให้ช่วงปฏิบัติงานใกล้เคียงกับระดับของแหล่งจ่ายไฟต่ำ[1-3] และวงจรบัฟเฟอร์ที่มีช่วงปฏิบัติงานแรงดันกว้าง[4-5]

จากสมมติฐานดังกล่าวเป็นเหตุผลประกอบของความเป็นไปได้ที่จะออกแบบวงจรสายพานกระแสแบบซิมอสที่มีช่วงปฏิบัติงานกว้าง(Rail to Rail CMOS Current Conveyor) โดยที่ช่วงปฏิบัติงานกว้าง หมายถึง การสวิงของสัญญาณแรงดันที่ใกล้เคียงหรือเท่ากับระดับของแหล่งจ่ายแรงดัน ซึ่งก็คือ Common Mode Range(CMR)

### 1.4 ทฤษฎีและแนวความคิดที่ใช้ในงานวิจัย

ทฤษฎีจะเป็นการกล่าวถึงทฤษฎีของมอสทรานซิสเตอร์เบื้องต้นได้แก่โครงสร้าง สัญลักษณ์ คุณสมบัติกระแส-แรงดัน ย่านการทำงานของมอสทรานซิสเตอร์ และวงจรสมมูลที่ใช้ในการพิจารณาวจรสัญญาณขนาดเล็ก(Small Signal) ทฤษฎีวงจรสายพานกระแสยุคแรก และวงจรสายพานกระแสยุคที่สอง ในส่วนของงานวิจัยมุ่งเน้นการออกแบบวงจรให้สามารถใช้งานภายใต้แหล่งจ่ายไฟต่ำ โดยอาศัยภาคขยายความแตกต่างที่มีทั้ง NMOS และ PMOS เป็นอินพุตที่ต่อในลักษณะขนานกัน ผลดังกล่าวทำให้วงจรมีช่วงปฏิบัติงานแรงดันทางอินพุตได้ใกล้ระดับแหล่งจ่ายไฟ ในส่วนของภาคเอาต์พุตจะต่อกันในลักษณะ class AB ที่ใช้วงจรควบคุมแรงดันเกท

ขอที่อาศัยหลักการทรานส์ลิเนียร์ โดยให้เอาที่พุทออกทางขาเดรนจึงทำให้มีช่วงปฏิบัติงาน แรงดันทางเอาที่พุทใกล้เคียงกับแหล่งจ่ายไฟ ท้ายสุดการออกแบบวงจรในวิทยานิพนธ์นี้ได้อาศัย หลักการป้อนกลับแบบลบ(Negative Feedback) เพื่อช่วยเพิ่มความเป็นเชิงเส้น(Linearity)

## 1.5 ขอบเขตการวิจัย

งานวิจัยเป็นการออกแบบวงจรสายพานกระแสซึ่มอสชนิดช่วงปฏิบัติงานกว้าง(Rail to Rail CMOS current conveyor, RRCCII) โดยคุณสมบัติใกล้เคียงกับวงจรสายพานกระแสในอุดมคติ คือ แรงดันที่พอร์ต X เท่ากับแรงดันที่พอร์ต Y กระแสที่พอร์ต Z เท่ากับกระแสที่พอร์ต X ช่วงความถี่ ปฏิบัติงานและความสามารถในการจ่ายกระแสสูงในขณะที่กำลังสูญเสียต่ำ ในวิทยานิพนธ์นี้ได้ ออกแบบให้มีความถี่ใช้งานอยู่ที่ 28MHz (-3dB) กับโหลดตัวต้านทาน 500Ω ความสามารถในการ จ่ายกระแสสูงสุดอยู่ที่ 2mA(0.3%THD) และกำลังสูญเสียมีค่าเท่ากับ 226μW ในส่วนท้ายเป็น ตัวอย่างการประยุกต์ใช้งานของวงจร RRCCII ในลักษณะวงจรรคูณ(Multiplier Circuit) และ วงจร แปลงความต้านทานค่าลบ(Negative Impedance Converter, NIC) พร้อมทั้งทำการออกแบบ Layout ของวงจรสายพานกระแสดังกล่าว

## 1.6 รายละเอียดขั้นตอนของการวิจัย

เนื่องจากในวิทยานิพนธ์ฉบับนี้เป็นการออกแบบวงจรสายพานกระแสที่มีช่วงปฏิบัติงานกว้าง โดยใช้มอสทรานซิสเตอร์ ในขั้นตอนแรกจึงจำเป็นที่จะต้องทำการศึกษาคูณสมบัติและลักษณะการ ทำงานของมอสทรานซิสเตอร์ ขั้นตอนต่อไปเป็นการศึกษาถึงส่วนประกอบต่าง ๆ ของวงจร สายพานกระแส โดยเริ่มจากการศึกษาวงจรสะท้อนกระแส(Current Mirror) แบบต่าง ๆ ที่เหมาะ กับการใช้งานกับแหล่งจ่ายไฟต่ำและช่วงการสวิงของแรงดันทางขาออกที่ยังทำให้อุปกรณ์ทำงาน อยู่ในช่วงอิมิตัว จากนั้นพิจารณาภาคอินพุทว่าควรต่อในลักษณะใดที่จะทำให้ภาคอินพุทมีช่วง ปฏิบัติงานแรงดันได้ใกล้เคียงกับแหล่งจ่ายไฟและเลือกใช้วงจรภาคเอาที่พุทที่เหมาะสม พร้อมทั้ง ทำการศึกษาคูณสมบัติการ โอนย้าย(Transfer Characteristic) ของวงจรวงจรดังกล่าว เมื่อได้ ส่วนประกอบย่อยของวงจร RRCCII ครบตามต้องการแล้ว ก็นำเอาส่วนประกอบของวงจรวงจรย่อยต่าง ๆ มารวมกันเป็นวงจร RRCCII แล้วทำการวิเคราะห์ห้วงจรมีคุณสมบัติครบตามต้องการหรือไม่ จากนั้นนำวงจร RRCCII ที่ได้ไปประยุกต์ใช้งานเป็นวงจรวงจรประเภทต่าง ๆ พร้อมกับวิเคราะห์และ ทดลองลักษณะการทำงานของวงจรวงจรประยุกต์นั้น ๆ ท้ายสุดก็ทำการสรุปการทำงานทั้งหมดของ วงจร RRCCII ที่ได้ทำการออกแบบและศึกษาถึงแนวทางในการพัฒนาต่อไป

ในวิทยานิพนธ์นี้ได้แบ่งเนื้อหาออกเป็น 5 บท และ 3 ภาคผนวก โดยแต่ละบทมีรายละเอียดดังนี้

บทที่ 1 เป็นบทนำที่กล่าวถึงวัตถุประสงค์ สมมติฐาน ทฤษฎีแนวความคิดรวมถึงหลักการใหม่ ขอบเขตในการทำวิทยานิพนธ์ และรายละเอียดขั้นตอนของงานวิจัย

บทที่ 2 กล่าวถึงทฤษฎีที่เกี่ยวข้องกับมอสทรานซิสเตอร์

บทที่ 3 กล่าวถึงหลักการต่างๆ ที่ใช้เป็นแนวทางในการออกแบบวงจรสายพานกระแสแบบซี-มอสชนิดช่วงปฏิบัติงานกว้าง (RRCCII) ภายใต้อุปกรณ์จ่ายไฟ  $\pm 1.1$  โวลต์ และผลการจำลองการทำงาน พร้อมทั้ง Layout ของวงจร

บทที่ 4 กล่าวถึงการประยุกต์ใช้งานของวงจร RRCCII เพื่อใช้สร้างวงจรคูณ และวงจรสร้างความต้านทานค่าลบ

บทที่ 5 กล่าวสรุปผลงานที่ได้นำเสนอในวิทยานิพนธ์นี้ และแนวทางในการทำวิจัยต่อไป

ภาคผนวก ก รายละเอียดของวิธีการคำนวณคุณสมบัติของวงจร

ภาคผนวก ข โมเดลพารามิเตอร์ของมอสทรานซิสเตอร์ และโปรแกรมจำลองการทำงานของวงจร RRCCII

ภาคผนวก ค บทความวิจัยที่ได้รับการพิจารณาตีพิมพ์ในวารสาร

## บทที่ 2

# ทฤษฎีพื้นฐานของมอสทรานซิสเตอร์


### 2.1 บทนำ

มอสทรานซิสเตอร์ (Metal Oxide Semiconductor Field Effect Transistor, MOSFET) เป็นอุปกรณ์สารกึ่งตัวนำที่มีการทำงานในลักษณะที่แปลงแรงดันเป็นกระแส โดยกระแสที่ได้มีผลมาจากพาหะข้างมาก (Majority Carrier) อิเล็กตรอน หรือ โฮล ขึ้นอยู่กับว่าอุปกรณ์ดังกล่าวเป็นชนิด NMOS หรือ PMOS ตามลำดับ ดังนั้นมอสทรานซิสเตอร์จึงจัดอยู่ในอุปกรณ์จำพวกสารกึ่งตัวนำแบบประจุเดียว (Unipolar Device)

เนื้อหาในบทนี้จะกล่าวถึงทฤษฎีพื้นฐานของมอสทรานซิสเตอร์ โดยกล่าวถึงโครงสร้างของมอสทรานซิสเตอร์ สัญลักษณ์ ย่านการทำงาน คุณสมบัติกระแส-แรงดัน และวงจรสมมูลที่ใช้ในการพิจารณาวงจรแบบสัญญาณขนาดเล็ก

### 2.2 โครงสร้างของมอสทรานซิสเตอร์

มอสทรานซิสเตอร์สามารถแบ่งได้เป็น 2 ประเภทด้วยกันคือ มอสทรานซิสเตอร์แบบดีพลีชัน (Depletion) และมอสทรานซิสเตอร์แบบเอ็นฮานซ์เมนต์ (Enhancement) มอสทรานซิสเตอร์แต่ละประเภทยังสามารถแบ่งย่อยได้อีก 2 ชนิดคือ NMOS (ประจุพาหะอิเล็กตรอนเป็นตัวนำกระแส) และ PMOS (ประจุพาหะโฮลเป็นตัวนำกระแส) วิทยานิพนธ์ฉบับนี้ได้ใช้มอสทรานซิสเตอร์แบบเอ็นฮานซ์เมนต์ในการออกแบบทั้งหมดจึงกล่าวถึงมอสทรานซิสเตอร์แบบเอ็นฮานซ์เมนต์เท่านั้น



รูปที่ 2.1 โครงสร้างของมอสทรานซิสเตอร์แบบเอ็นฮานซ์เมนต์ชนิดเอ็น





รูปที่ 2.1 แสดงโครงสร้างของมอสทรานซิสเตอร์แบบเอ็นฮานซ์เม้นท์ชนิดเอ็น(NMOS) ซึ่งส่วนซัวซอส (Source) และซิวเดรน (Drain) ถูกสร้างขึ้นจากการแพร่อะตอมสารเจือชนิดเอ็นที่มีความหนาแน่นมาก(Heavily Doped n-type Region) เข้าไปในฐานรอง (Substrate) ของสารกึ่งตัวนำชนิดพีที่มีความหนาแน่นน้อย (Lightly Doped p-type Substrate) ซึ่งเป็นแผ่นผลึกซิลิกอนรูปเดี่ยว (Single-crystal) ซิวเกต (Gate) จะเป็นส่วนของโลหะ (Metal) หรือชั้นของโพลีซิลิกอน (Poly-Silicon) ซึ่งซ้อนอยู่บนชั้นของออกไซด์และวางอยู่ตรงกลางระหว่างซิวเดรนและซิวซอสโดยมีระยะห่างระหว่างซิวทั้งสองเป็นความยาว (Channel Length, L) และมีระยะทางด้านข้าง(Side-wall) เป็นความกว้าง (Channel Width, W)

ส่วนมอสทรานซิสเตอร์แบบเอ็นฮานซ์เม้นท์ชนิดพี (PMOS) นั้นจะมีลักษณะคล้ายคลึงกับชนิดเอ็นแต่จะสลับกัน คือ มอสทรานซิสเตอร์ชนิดพีจะประกอบด้วยผลึกฐานรองชนิดเอ็น (n-type) ที่มีความหนาแน่นน้อยและมีการแพร่อะตอมสารเจือชนิดพีที่มีความหนาแน่นมากเข้าไปฐานรองเป็นซิวซอสและซิวเดรน

### 2.3 สัญลักษณ์ของมอสทรานซิสเตอร์

ตารางที่ 2.1 แสดงสัญลักษณ์ของมอสทรานซิสเตอร์แบบเอ็นฮานซ์เม้นท์ ช่องซ้ายมือและช่องขวามือแสดงสัญลักษณ์ของมอสทรานซิสเตอร์แบบเอ็นฮานซ์เม้นท์ชนิด NMOS และ PMOS ตามลำดับ ในแถวแรกเป็นการแสดง NMOS และ PMOS ที่มีขา Bulk และขาซอส (Source) เชื่อมถึงกัน ทำให้แรงดันระหว่างซิวของฐานรอง (Bulk) และซิวซอส มีค่าเท่ากับศูนย์ ( $V_{BS} = 0$ ) จึงแสดงซิวซอสออกมาเพียงขาเดียว ในการใช้งานจริงนั้นขาซอสและขา bulk บางครั้งไม่ได้ต่อถึงกัน แถวที่สองแสดงสัญลักษณ์ของ NMOS และ PMOS ในกรณีดังกล่าว


ตารางที่ 2.1 สัญลักษณ์ของมอสทรานซิสเตอร์แบบเอ็นฮานซ์เม้นท์ชนิด NMOS และ PMOS

NMOS	PMOS
	
	


## 2.4 หลักการพื้นฐานของมอสทรานซิสเตอร์แบบเอ็นฮานซ์เม้นท์

### 2.4.1 การทำงานของมอสทรานซิสเตอร์


จากรูปที่ 2.2 จะเห็นว่าช่องทางเดินกระแสเกิดขึ้นโดยการป้อนแรงดันค่าบวกเข้าที่ขาคาทเทียบกับขาซอส ( $V_{GS}$ ) ค่าของแรงดันดังกล่าวที่เพียงพอที่จะทำให้เกิดช่องทางเดินของกระแสถูกเรียกว่าแรงดันขีดเริ่ม (Threshold Voltage,  $V_T$ ) โดยจากรูปที่ 2.2 นี้ยังไม่มีกระแสไหลผ่านช่องทางเดินกระแสเนื่องจากไม่มีความต่างศักย์ระหว่างขาเดรนและขาซอส ในทำนองเดียวกันการเกิดของช่องทางเดินกระแสในมอสทรานซิสเตอร์ชนิดพีแชนแนลเอ็นฮานซ์เม้นท์สามารถทำได้โดยป้อนแรงดันค่าลบเข้าที่เกตเทียบกับซอสให้มีค่าเท่ากับหรือน้อยกว่าแรงดันขีดเริ่ม



รูปที่ 2.2 การสร้างช่องทางเดินกระแสให้กับมอสทรานซิสเตอร์แบบเอ็นฮานซ์เม้นท์โหนดชนิดเอ็น




รูปที่ 2.3 การกำหนดจุดการทำงานให้มอสทรานซิสเตอร์ เมื่อ  $V_{GS} > V_T$  และ  $V_{DS}$  มีค่าน้อย



รูปที่ 2.4 กราฟแสดงความสัมพันธ์ระหว่างกระแสเดรนกับแรงดัน  $V_{DS}$  ที่มีค่าน้อย

จากรูปที่ 2.3 เมื่อป้อนแรงดันบวกระหว่างขาคาทเทียบกับขาซอสให้มีค่ามากกว่าแรงดันขีดเริ่ม และเมื่อป้อนแรงดันค่าบวกเข้าที่ขาคเรนเทียบกับขาซอสทำให้เกิดความต่างศักย์ขึ้นระหว่างขั้วทั้งสอง ( $V_{DS} < V_{GS} - V_T$ ) กระแสเดรนจะไหลผ่านช่องทางเดินกระแสจากขาคเรนไปยังซอส โดยคุณสมบัติของกระแสเดรน ( $I_D$ ) เมื่อเทียบกับแรงดันที่ตกคร่อมระหว่างขาคเรนและซอส ( $V_{DS}$ ) แสดงดังรูปที่ 2.4 ความสัมพันธ์ของกระแสเดรนกับแรงดันที่ตกคร่อมระหว่างขาคเรนและซอสจะเป็นแบบเชิงเส้น (Linear Region) ลักษณะการทำงานของมอสทรานซิสเตอร์ช่วงนี้มีลักษณะเป็นความต้านทานเชิงเส้นที่ถูกควบคุมโดยแรงดันที่ขาคาทเทียบกับขาซอส ( $V_{GS}$ )



รูปที่ 2.5 การกำหนดจุดการทำงานให้มอสทรานซิสเตอร์ เมื่อ  $V_{GS} > V_T$  และปรับค่า  $V_{DS}$  มีค่ามากกว่า  $V_{GS} - V_T$

จากรูปที่ 2.5 เมื่อปรับแรงดันที่ตกคร่อมระหว่างขาเดรนและซอส  $V_{DS}$  มีค่ามากจนกระทั่ง  $V_{DS} \geq V_{GS} - V_T$  ลักษณะของช่องทางเดินกระแสจะมีลักษณะที่ลาดเอียงไปทางส่วนของเดรน จนถึงจุดที่เรียกว่าจุดพินช์ออฟ (Pinched Off) โดยศักดาไฟฟ้าที่จุดนี้จะมีค่าเท่ากับ  $V_{D(sat)} = V_{GS} - V_T$  มอสทรานซิสเตอร์จะถูกรับเรียกว่ากำลังทำงานในย่านอิ่มตัว (Saturation Region)

#### 2.4.2 โหมดการทำงานของมอสทรานซิสเตอร์

การจัดไบอัสการทำงานให้กับมอสทรานซิสเตอร์ สามารถแบ่งการพิจารณาช่วงการทำงาน ออกเป็น 3 ขอบเขต (Region) ด้วยกัน ทั้งนี้ขึ้นอยู่กับแรงดัน  $V_{GS}$ ,  $V_{DS}$  และ  $V_T$  ดังต่อไปนี้

##### 1. ช่วงคัทออฟ (Cutoff Region) ; ( $V_{GS} < V_T$ )

เป็นช่วงที่มอสทรานซิสเตอร์ไม่ทำงาน ในกรณีนี้จะไม่มีช่องทางเดินกระแสจึงทำให้มอสทรานซิสเตอร์นำกระแสเดรน ( $I_D$ ) ไม่ได้

$$I_D = 0 \quad (2.1)$$

##### 2. ช่วงเชิงเส้น (Linear Region) ; ( $V_{DS} < V_{GS} - V_T$ )

เป็นช่วงที่แรงดันไบอัสที่ขาเกตซอสมีค่ามากกว่าแรงดันขีดเริ่ม ( $V_{GS} > V_T$ ) และแรงดันระหว่างขาเดรนกับขาซอส ( $V_{DS}$ ) มีค่าน้อยกว่า  $V_{GS} - V_T$  กระแสเดรน ( $I_D$ ) เป็นไปตามสมการ (2.2)

$$I_D = K' \frac{W}{L} \left[ (V_{GS} - V_T) V_{DS} - \frac{V_{DS}^2}{2} \right] \quad (2.2)$$

โดยที่  $K'$  = สัมประสิทธิ์ความนำ (Transconductance Parameter) มีค่าเท่ากับ  $\mu_o C_{OX}$  ( $A/V^2$ )

$\mu_o$  = สภาพความคล่องตัวของอิเล็กตรอน (Electron Mobility) ( $cm^2/V\text{-sec}$ )

$C_{OX}$  = ความจุไฟฟ้าต่อหน่วยพื้นที่ของเกตออกไซด์ (Oxide Capacitance) ( $F/cm^2$ )

กรณีที่  $V_{DS}$  มีค่าน้อยมาก เทอมของ  $V_{DS}^2/2$  ในสมการ (2.2) สามารถตัดทิ้งได้ ทำให้ค่าของ  $I_D$  มีลักษณะเป็นเชิงเส้นกับค่าของ  $V_{DS}$  ในกรณีนี้มอสทรานซิสเตอร์ประพฤติตัวเสมือนตัวต้านทานโดยมีค่าความต้านทาน ( $R_{ON}$ ) เป็น

$$\frac{V_{DS}}{I_D} = R_{ON} = \frac{L}{K'W(V_{GS} - V_T)} \quad (2.3)$$

3. ช่วงอิ่มตัว (Saturation Region) ; ( $V_{DS} \geq V_{GS} - V_T$ )


เป็นช่วงที่แรงดันที่ขาเกตและขาซอสมีค่ามากกว่าแรงดันขีดเริ่ม ( $V_{GS} > V_T$ ) และแรงดันระหว่างขาเดรนกับขาซอส ( $V_{DS}$ ) มีค่ามากกว่าหรือเท่ากับ  $V_{GS} - V_T$  ในกรณีนี้กระแสเดรน ( $I_D$ ) เป็นไปตามสมการ (2.4)

$$I_D = \frac{K'}{2} \frac{W}{L} (V_{GS} - V_T)^2 (1 + \lambda V_{DS}) \quad (2.4)$$

โดยที่  $\lambda$  คือ แชนแนล เลนจ์ มอดูเลชัน (Channel Length Modulation) ( $V^{-1}$ )

รูปที่ 2.6 แสดงคุณสมบัติกระแส-แรงดัน (I-V characteristic) ของมอสทรานซิสเตอร์ชนิด NMOS จะเห็นว่าในความเป็นจริงแล้วการทำงานของมอสทรานซิสเตอร์ในย่านอิ่มตัวนั้นจะมีความยาวของช่องทางเดินกระแสลดลง อันเป็นผลมาจาก แชนแนล เลนจ์ มอดูเลชัน ดังนั้นกระแส  $I_D$  ในช่วงอิ่มตัวจึงมีค่าเพิ่มขึ้นเมื่อ  $V_{DS}$  มากขึ้นตามความสัมพันธ์ในสมการ (2.4) โดยความต้านทานเสมือนของสัญญาณขนาดเล็กที่ขาเดรนเมื่อเทียบกับขาซอส มีค่าเท่ากับ


$$g_d = \left[ \frac{\partial I_D}{\partial V_{DS}} \right]_{V_{GS} = \text{Constant}} = \lambda I_D \quad (2.5)$$



รูปที่ 2.6 คุณสมบัติกระแส-แรงดัน (I-V characteristic) ของมอสทรานซิสเตอร์ชนิด NMOS

### 2.4.3 แบบจำลองของมอสทรานซิสเตอร์สำหรับสัญญาณขนาดเล็กที่ความถี่ต่ำ

แบบจำลองสำหรับสัญญาณขนาดเล็กที่ความถี่ต่ำ (Low Frequency Small Signal Equivalent Circuit Models) ของมอสทรานซิสเตอร์ เป็นการแทนอุปกรณ์มอสทรานซิสเตอร์ด้วยวงจรไฟฟ้า เพื่อสามารถนำไปใช้ในการวิเคราะห์ผลของการตอบสนองต่อสัญญาณขนาดเล็กดังแสดงในรูปที่ 2.7



รูปที่ 2.7 แบบจำลองสัญญาณขนาดเล็กของมอสทรานซิสเตอร์ที่ความถี่ต่ำ


มอสทรานซิสเตอร์เป็นอุปกรณ์ที่เปลี่ยนแรงดันที่ขาเกตเทียบกับขาซอส ( $v_{gs}$ ) ให้เป็นกระแสที่ขาเดรน ( $g_m v_{gs}$ ) ความต้านทานที่ขาเกตมีค่าสูงมากซึ่งในทางอุดมคติถือว่าเป็นอนันต์ ความต้านทานที่ขาเดรน ( $r_o$ ) ก็มีค่าค่อนข้างสูง พารามิเตอร์ที่สำคัญอีกตัวหนึ่งที่ใช้ในการวิเคราะห์สัญญาณขนาดเล็ก คือ ค่าทรานคอนดักแตนซ์ ( $g_m$ ) ซึ่งมีค่าแสดงตามสมการ (2.6)

$$g_m = \frac{\partial I_D}{\partial V_{GS}} \tag{2.6}$$

ในกรณีที่มอสทรานซิสเตอร์ทำงานในช่วงอิมิตัว ค่าทรานคอนดักแตนซ์ มีค่าเท่ากับ

$$g_m = \sqrt{\frac{2K'W}{L} |I_D| (1 + \lambda V_{DS})} \cong \sqrt{\frac{2K'W}{L} |I_D|} \tag{2.7}$$

แบบจำลองสัญญาณขนาดเล็กที่ได้กล่าวถึงข้างต้น เป็นแบบจำลองที่ยังไม่ได้พิจารณาถึงผลของฐานรอง (Body Effect) ซึ่งเกิดขึ้นเมื่อฐานรองนั้นไม่ได้ต่อกับขาซอส เมื่อรวมผลของฐานรองจะทำให้ได้แบบจำลองสัญญาณขนาดเล็กดังรูปที่ 2.8



รูปที่ 2.8 แบบจำลองสัญญาณขนาดเล็กของมอสทรานซิสเตอร์กรณีที่ฐานรองไม่ต่ออยู่กับขาซอส

สัญญาณขนาดเล็กที่เกิดขึ้นระหว่างฐานรองและขาซอส ( $v_{bs}$ ) จะทำให้เกิดกระแสตรงเท่ากับ  $g_{mb}v_{bs}$  โดย  $g_{mb}$  เป็นค่าทรานคอนดักแตนซ์ที่ฐานรอง (Body Transconductance)

$$g_{mb} = \left. \frac{\partial I_D}{\partial V_{BS}} \right|_{\substack{V_{GS}=\text{Constant} \\ V_{DS}=\text{Constant}}} \quad (2.8)$$

กรณีมอสทรานซิสเตอร์ทำงานในช่วงอิมิตัว จะได้

$$g_{mb} = g_m \frac{\gamma}{2(2|\phi_F| + V_{BS})^{\frac{1}{2}}} = \eta g_m \quad (2.9)$$

$$\text{โดยที่ } \eta = \frac{\gamma}{2(2|\phi_F| + V_{BS})^{\frac{1}{2}}}$$

$$\phi_F = \frac{kT}{q} \ln \left( \frac{N_{sub}}{n_i} \right)$$

#### 2.4.4 แบบจำลองของมอสทรานซิสเตอร์สำหรับสัญญาณขนาดเล็กที่ความถี่ปานกลาง


เนื่องจากมอสทรานซิสเตอร์มีตัวเก็บประจุแฝงอันได้แก่  $C_{GS}$ ,  $C_{GD}$ ,  $C_{GB}$ ,  $C_{SB}$  และ  $C_{DB}$  ทำให้แบบจำลองของมอสทรานซิสเตอร์สำหรับสัญญาณขนาดเล็กที่ความถี่ปานกลางเป็นไปตามรูปที่ 2.9 ค่าความจุ  $C_{SB}$  และ  $C_{DB}$  เป็นค่าความจุแบบรอยต่อ (Junction Capacitance) ระหว่างฐานรองกับซอสและฐานรองกับเดรน ตามลำดับและมีค่าเป็น

$$C_{SB} = \frac{A_S C_{SBO}}{\left(1 + \frac{V_{SB}}{\psi_O}\right)^{\frac{1}{n}}} \quad (2.10)$$

และ

$$C_{DB} = \frac{A_D C_{DBO}}{\left(1 + \frac{V_{DB}}{\psi_O}\right)^{\frac{1}{n}}} \quad (2.11)$$

โดยที่  $n = 2$       กรณีรอยต่อพีเอ็นเป็นแบบขั้นบันได (Step junction)  
 $n = 3$       กรณีรอยต่อพีเอ็นเป็นแบบลาด (Graded junction)  
 $C_{SB}$  และ  $C_{DB}$  เป็นค่าความจุไฟฟ้ากรณี  $v_{bs}$  และ  $v_{bd}$  มีค่าเป็นศูนย์ ตามลำดับ  
 $\psi_O$  เป็นแรงดันที่รอยต่อพีเอ็นขณะที่แรงดันภายนอกเป็นศูนย์ (Built-in potential)  
 $A_S$  และ  $A_D$  เป็นพื้นที่ของซอสและเดรน รวมถึงพื้นที่ด้านข้าง (Side-wall)  
 $V_{SB}$  และ  $V_{DB}$  เป็นแรงดันระหว่างขาซอสกับฐานรองและแรงดันระหว่างขาเดรนกับฐานรอง ตามลำดับ



รูปที่ 2.9 แบบจำลองวงจรสมมูลของมอสทรานซิสเตอร์ที่ความถี่ปานกลาง

ค่าความจุไฟฟ้าระหว่างเกตและฐานรอง ( $C_{GB}$ ) เป็นค่าความจุไฟฟ้าแฝงของออกไซด์ (Parasitic Oxide Capacitance) ซึ่งเกิดขึ้นระหว่างชั้นสารทางด้านเกต (โลหะหรือโพลีซิลิกอน) กับฐานรอง ขณะที่มอสทรานซิสเตอร์ทำงานอยู่ในช่วงเชิงเส้นและช่วงอิ่มตัว  $C_{GB}$  มีค่าประมาณศูนย์ ขณะที่มอสทรานซิสเตอร์ไม่ทำงานหรืออยู่ในช่วงคัทออฟ  $C_{GB}$  มีค่าเป็น

$$C_{GB} = C_{OX}WL + 2C_{GBO}L \quad (2.12)$$

ค่าความจุไฟฟ้า  $C_{GS}$  และ  $C_{GD}$  ขณะในช่วงที่มอสทรานซิสเตอร์ทำงานในช่วงเชิงเส้นมีค่าเท่ากัน เท่ากับ

$$C_{GS} = C_{GD} = \frac{1}{2}C_{OX}WL \quad (2.13)$$

ในขณะที่ช่องทางเดินกระแสจะหดแคบลง เมื่อมอสทรานซิสเตอร์ทำงานในช่วงอิ่มตัว ทำให้แรงดันเดรนมีผลเพียงเล็กน้อยเท่านั้นต่อทั้งช่องทางเดินกระแสและประจุที่เกต ดังนั้นจึงทำให้ค่าของ  $C_{GD}$  มีค่าเท่ากับค่าความจุแฝงที่ออกไซด์อันเกิดจากส่วนของเกตที่ซ้อนทับกับส่วนของเดรน (Overlap Capacitor) โดยค่า  $C_{GD}$  มีค่าประมาณอยู่ในระดับ 1 ถึง 10 เฟมโตฟารัด

ค่าความจุระหว่างขาเกตและขาซอสของ  $C_{GS}$  ในช่วงอิ่มตัวมีค่าเป็น

$$C_{GS} = \frac{\partial Q_T}{\partial V_{GS}} = \frac{2}{3}C_{OX}WL \quad (2.14)$$


ในทางปฏิบัติค่าความจุ  $C_{GS}$  ยังต้องรวมผลของความจุไฟฟ้าที่เกิดจากค่าความจุออกไซด์แฝงเนื่องจากพื้นที่ส่วนของเกตที่ซ้อนทับกับส่วนของซอสเช่นเดียวกับ  $C_{GD}$  ดังที่กล่าวมาแล้ว

คุณสมบัติที่สำคัญอีกประการหนึ่ง สำหรับการทำงานที่ความถี่สูงของมอสทรานซิสเตอร์ที่ทำงานเป็นวงจรขยาย คือ ความถี่ที่มีอัตราขยายเป็นหนึ่ง (Unity Gain Frequency,  $f_T$ ) โดยนิยามว่าเป็นความถี่ที่อัตราขยายกระแสของมอสทรานซิสเตอร์ที่ต่ออยู่ในรูปแบบของวงจรซอสร่วม (Common Source Configuration) มีค่าเป็นหนึ่งขณะที่ปัดวงจร (Short-Circuit) รูปที่ 2.10 แสดงแบบจำลองไฮบริด-ไพ (Hybrid- $\pi$ ) ของมอสทรานซิสเตอร์ในลักษณะวงจรซอสร่วมพร้อมทั้งกระแสอินพุต ( $i_i$ ) และกระแสเอาต์พุต ( $i_o$ ) การหาอัตราขยายกระแสขณะปัดวงจรจะต้องทำการป้อนแหล่งกำเนิดกระแส  $i_i$  ที่ขาเข้า ซึ่งจะได้กระแสที่ขาออก ( $i_o$ ) มีค่าเท่ากับ

$$i_o = g_m v_{gs} - sC_{GD}v_{gs} \quad (2.15)$$

จากที่กล่าวข้างต้น  $C_{GD}$  มีค่าน้อยมาก ทำให้พจน์สุดท้ายของสมการ (2.15) มีค่าเข้าใกล้ศูนย์ จะได้สมการกระแสขาออกใหม่ มีค่าเป็น

$$i_o \cong g_m v_{gs} \quad (2.16)$$



รูปที่ 2.10 การหาอัตราขยายกระแสขณะปิดวงจร

จากรูปที่ 2.10 สามารถแสดง  $v_{gs}$  ในพจน์ของกระแสขาเข้า  $i_i$  ได้

$$v_{gs} = \frac{i_i}{s(C_{GS} + C_{GD})} \quad (2.17)$$

จากสมการ (2.16) และ (2.17) จะได้อัตราขยายกระแสขณะปิดวงจรมีค่าเท่ากับ

$$\frac{i_o}{i_i} = \frac{g_m}{s(C_{GS} + C_{GD})} \quad (2.18)$$

โดยที่  $s = j\omega$

จากสมการ (2.18) จะได้ขนาดของอัตราขยายกระแสมีค่าเป็นหนึ่งที่ความถี่

$$\omega_T = \frac{g_m}{(C_{GS} + C_{GD})} \quad (2.19)$$

จากสมการ (2.19) จะได้ความถี่  $f_T$  มีค่าเท่ากับ

$$f_T = \frac{g_m}{2\pi(C_{GS} + C_{GD})} \quad (2.20)$$

โดยที่  $f_T = \omega_T/2\pi$

## 2.4.5 ชนิดของแบบจำลองต่าง ๆ ของมอสทรานซิสเตอร์ที่ใช้ในโปรแกรม Hspice

แบบจำลองของมอสทรานซิสเตอร์ที่ใช้ในการจำลองการทำงานของมอสทรานซิสเตอร์ด้วยโปรแกรม Hspice มีอยู่หลายระดับซึ่งในแต่ละระดับมีชื่อเรียกเฉพาะดังตารางที่ 2.2

ตารางที่ 2.2 ชื่อเฉพาะของแบบจำลองของมอสทรานซิสเตอร์ที่ใช้ใน Hspice

ระดับที่	ชื่อแบบจำลองมอสทรานซิสเตอร์
1	Schichman-Hodges model
2	MOS2 Grove-Frohman model (SPICE 2G)
3	MOS3 empirical model (SPICE 2G)
4	Grove-Frohman: Level 2 model derived from SPICE 2E.3
5	AMI-ASPEC depletion and enhancement (Taylor-Huang)
6	Lattin-Jenkins-Grove (ASPEC style parasitics)
7	Lattin-Jenkins-Grove (SPICE style parasitics)
8	Advance Level 2 model
9	AMD
10	AMD
11	Fluke-Mosaid model
12	CASMOS model (GTE style)
13	BSIM model
14	Siemans Level = 4
15	User-define model based on level 3
16	Not used
17	Cypress model
18	Sierra 1
19	Dallas Semiconductor model
20	GE_CRD FRANZ
21	STC-ITT
22	CASMOS (GEC style)
23	Siliconix
24	GE-Intersil advanced
25	CASMOS (Rutherford)

ตารางที่ 2.2 ต่อ

ระดับที่	ชื่อแบบจำลองมอสทรานซิสเตอร์
26	Sierra 2
27	SOSFET
28	BSIM derivative; Meta-software proprietary model
29	Not used
30	VTI
31	Motorola
32	AMD
33	National Semiconductor
34	(EPFL) not used
35	Siemens
36	Sharp
37	TI
38	IDS: Cypress depletion model
39	BSIM2
46	SGS-Thomson MOS Level 3
47	BSIM3 Version 2.0
49	BSIM3 Version 3.0
50	Philips MOS9

ในการเลือกชนิดของแบบจำลองสำหรับการจำลองการทำงานของวงจรมานั้น โดยทั่วไปจะต้องคำนึงถึงคุณสมบัติทางไฟฟ้าที่จะนำไปประยุกต์ใช้งาน ตัวอย่างเช่น แบบจำลองในระดับที่ 1 เหมาะสมในการใช้วิเคราะห์พื้นฐานโดยผู้ออกแบบ การวิเคราะห์ด้วยแบบจำลองระดับ 1 นี้ให้ผลที่ได้ไม่ถูกต้องนัก โดยเฉพาะอย่างยิ่งกับมอสทรานซิสเตอร์ที่มีขนาดเล็กเพราะโมเดลระดับนี้ไม่ได้รวมผลของปรากฏการณ์ที่เกิดขึ้นกับมอสทรานซิสเตอร์ขนาดเล็ก และผลของการนำกระแสในย่านที่ต่ำกว่าแรงดันขีดเริ่ม (Sub-threshold)

เพื่อให้การจำลองการทำงานได้ผลที่ถูกต้องแม่นยำจึงได้มีการพัฒนาแบบจำลองของมอสทรานซิสเตอร์ เพื่อให้ใช้ได้กับมอสทรานซิสเตอร์ขนาดเล็กที่ต่อกันในลักษณะวงจรมอดูล ตัวอย่างเช่น แบบจำลองในระดับที่ 28 ของ HSPICE และแบบจำลองระดับที่ 50 (MOS9 ของฟิลิปส์ (Phillips)) เป็นต้น

## 2.5 บทสรุป

ในบทที่ 2 นี้ได้เป็นการสรุปหลักการการทำงานของมอสทรานซิสเตอร์ทำให้ทราบถึงโครงสร้างสัญลักษณ์ ย่านการทำงาน คุณสมบัติกระแสและแรงดัน วงจรสมมูลขนาดเล็กที่ความถี่ต่ำและความถี่ปานกลาง มอสทรานซิสเตอร์ทำงานโดยใช้แรงดันที่ขาเกตควบคุมปริมาณกระแสโดยสามารถแบ่งช่วงการทำงานของมอสทรานซิสเตอร์ได้เป็น 3 ช่วง คือ ช่วงคัทออฟ (Cutoff Region) ช่วงเชิงเส้น (Linear Region หรือ Triode Region) และช่วงอิ่มตัว (Saturation Region)

### บทที่ 3

## วงจรสายพานกระแสยุคสองแบบซีมอสชนิดช่วงปฏิบัติการกว้าง


### 3.1 บทนำ

การนำเสนอวงจรสายพานกระแสเกิดขึ้นในปี ค.ศ. 1968 ในขณะนั้นวงจรสายพานกระแสยังไม่เป็นที่รู้จักดีเท่าที่ควรเมื่อเทียบกับวงจรรอปแอมป์ ต่อมาวงจรสายพานกระแสได้ถูกพัฒนาให้ดีขึ้นจึงเป็นที่รู้จักในกลุ่มผู้ออกแบบวงจรมากขึ้นตามลำดับ การนำวงจรสายพานกระแสไปประยุกต์ร่วมกับอุปกรณ์อิเล็กทรอนิกส์อื่นๆ ทำให้เกิดประโยชน์ได้มากมายเช่นเดียวกับวงจรรอปแอมป์ วงจรสายพานกระแสสามารถกำหนดอัตราขยายแรงดันในช่วงความถี่กว้างภายใต้เงื่อนไขทั้งสัญญาณขนาดเล็กและสัญญาณขนาดใหญ่ดีกว่าวงจรรอปแอมป์และให้ผลตอบสนองของผลคูณของอัตราขยายและความถี่การใช้งาน (Gain Bandwidth Product) ที่สูงกว่า[6] วงจรสายพานกระแสจึงเป็นที่ยอมรับในเวลาต่อมา [7-8]

วงจรสายพานกระแสชนิดแรกที่ถูกสร้างขึ้นเรียกว่าวงจรสายพานกระแสยุคแรก (First Generation Current Conveyor) หรือ CCI [8] วงจรดังกล่าวมีความเพี้ยนสูง อันเนื่องจากการออกแบบวงจรประกอบขึ้นด้วยวงจรสะท้อนกระแสอย่างง่าย ต่อมาในปี ค.ศ. 1969 A. Sedra และ K.C. Smith[9] ได้ทำการปรับปรุงวงจรสะท้อนกระแสใหม่เป็นแบบวิลสัน[10] ทำให้วงจรมีประสิทธิภาพดีขึ้น อย่างไรก็ตามการประยุกต์ใช้งานวงจร CCI ไม่กว้างขวางจึงทำให้วงจรถูกกล่าวถึงไม่เป็นที่น่าสนใจ ต่อมาในปี ค.ศ. 1970 A.S. Sedra และ K.C. Smith [11] ได้นำเสนอวงจรสายพานกระแสยุคที่สอง (Second Generation Current Conveyor) หรือ CCII พร้อมทั้งแสดงให้เห็นถึงการประยุกต์ใช้งานแบบต่างๆ มากมาย จากนั้นเป็นต้นมาวงจรสายพานกระแสยุคที่สองก็เป็นที่ยอมรับอย่างกว้างขวางและถูกพัฒนาขึ้นมาเป็นลำดับ

### 3.2 วงจรสายพานกระแส

วงจรสายพานกระแสยุคแรก (CCI) และวงจรสายพานกระแสยุคที่สอง (CCII) เป็นอุปกรณ์ที่มี 3 พอร์ต ดังแสดงไว้ในรูปที่ 3.1



รูปที่ 3.1 บล็อกไดอะแกรมวงจรสายพานกระแสยุคแรก (CCI) และยุคที่สอง (CCII)

### 3.2.1 วงจรสายพานกระแสยุคแรก (CCI)

วงจรสายพานกระแสยุคแรกมีคุณสมบัติดังนี้คือ แรงดันอินพุตที่พอร์ต Y มีค่าเท่ากับแรงดันที่พอร์ต X และกระแสที่พอร์ต X เท่ากับกระแสที่พอร์ต Y และเท่ากับกระแสเอาต์พุตที่พอร์ต Z อินพุตอิมพีแดนซ์ที่พอร์ต Y และ X มีค่าต่ำในขณะที่เอาต์พุตอิมพีแดนซ์ที่พอร์ต Z มีค่าสูง จากคุณสมบัติดังกล่าวสามารถเห็นได้ว่าแรงดันที่พอร์ต X ขึ้นอยู่กับแรงดันที่พอร์ต Y กระแสที่พอร์ต Y และ Z ขึ้นอยู่กับกระแสที่พอร์ต X

ในทางคณิตศาสตร์คุณสมบัติอินพุต-เอาต์พุตของวงจร CCI สามารถอธิบายด้วยสมการไฮบริดส์ ดังสมการ

$$\begin{bmatrix} i_y \\ v_x \\ i_z \end{bmatrix} = \begin{bmatrix} 0 & 1 & 0 \\ 1 & 0 & 0 \\ 0 & \pm 1 & 0 \end{bmatrix} \begin{bmatrix} v_y \\ i_x \\ v_z \end{bmatrix} \quad (3.1)$$

จากสมการ (3.1) เครื่องหมายบวกแทนการไหลของกระแสที่พอร์ต Z และ X ในทิศทางเดียวกันและเรียก CCI นั้นว่าวงจรสายพานกระแสชนิดบวกเขียนแทนด้วย CCI+ ในทางกลับกัน เครื่องหมายลบแทนการไหลของกระแสที่พอร์ต Z และ X ในทิศทางตรงข้ามโดยจะเรียกวงจรสายพานกระแสดังกล่าวว่าวงจรสายพานกระแสชนิดลบเขียนแทนด้วย CCI-


วงจรสายพานกระแสแบบแรกถูกแสดงไว้ดังรูปที่ 3.2(ก) โดยทรานซิสเตอร์ (Q1-Q5) มีความสมมาตรกันและมีอัตราขยายกระแสสูง วงจรมีกระแสไหลผ่าน Q3-Q5 เท่ากัน Q1 และ Q2 มีกระแสเท่ากันและแรงดันที่ตกคร่อมเบส-อิมิตเตอร์เท่ากัน ดังนั้นพอร์ต X และ Y เป็นทางผ่านทั้งแรงดันและกระแส

การใช้ประโยชน์ในช่วงแรกๆสำหรับวงจรสายพานกระแสยุคแรกนี้ใช้เป็นอุปกรณ์วัดค่ากระแสความถี่กว้าง [12] และใช้เป็นออสซิลโลสโคปวัดค่ากระแสภายใต้ผลของ ฮอลล์ (Hall Effect) [13] โดยได้ผลลัพธ์ที่น่าพึงพอใจ วงจรมีอินพุตอิมพีแดนซ์ที่มีค่าน้อยกว่าหนึ่งโอห์มและทำงานได้ถึง 100 เมกะเฮิร์ต


จากวงจรในรูปที่ 3.2(ก) การสะท้อนกระแสจะมีความแตกต่างเล็กน้อย ซึ่งเกิดจากอัตราขยายกระแสแบบเบสรวมของ Q<sub>1</sub> อย่างไรก็ตามความแตกต่างนี้สามารถลดลงได้ โดยออกแบบวงจรสะท้อนกระแสให้ดีขึ้น ในกรณีที่ต้องการให้วงจรสายพานกระแสให้ทิศการไหลของกระแสเอาต์พุตที่พอร์ต Z มีทิศตรงกันข้ามกับทิศการไหลของกระแสที่พอร์ต X สามารถสร้างได้โดยการเพิ่มภาคสะท้อนกระแสอีกหนึ่งภาค

เมื่อเทคโนโลยีซีมอสเข้ามามีบทบาท ก็ได้มีการออกแบบวงจรสายพานกระแสแบบซีมอส โดยแสดงไว้ในรูปที่ 3.2(ข) หลักการทำงานของวงจรคล้ายคลึงกับวงจรสายพานกระแสยุคแรก

แบบไบโพลาร์ วงจรสายพานกระแสแบบซีมอสมีส่วนที่คล้ายกับวงจรที่ได้นำเสนอโดย Tumes และ Ki [14] โดยจะพบว่าทรานซิสเตอร์ทั้ง 4 ตัว (M1 ถึง M4) สามารถแสดงพฤติกรรมบางส่วน ของวงจรรขยายความแตกต่างแบบซีมอส [15] (การเปลี่ยนแปลงกระแสอินพุตที่พอร์ต X และ Y มีความสัมพันธ์กันดังที่กล่าวไว้ข้างต้น เปรียบได้กับการเปลี่ยนแปลงแรงดันอินพุตของวงจรรขยาย ความแตกต่างที่ทำให้เกิดกระแส 2 ชุดที่อินพุต)



(ก)



(ข)

รูปที่ 3.2 (ก) วงจรสายพานกระแสยุคแรกชนิดไบโพลาร์

(ข) วงจรสายพานกระแสยุคแรกชนิดซีมอส

### 3.2.2 วงจรสายพานกระแสยุคสอง(CCII)

วงจรรสายพานกระแสยุคที่สองได้รับการพัฒนาโดยการปรับปรุงพอร์ต Y ให้มีอิมพีแดนซ์ที่สูงมากจนไม่มีกระแสไหลผ่าน ในขณะที่อิมพีแดนซ์ที่พอร์ต X มีค่าต่ำและอิมพีแดนซ์ที่พอร์ต Z มีค่าสูงเช่นเดียวกับวงจรรสายพานกระแสยุคแรก

ในทางคณิตศาสตร์คุณสมบัติอินพุต-เอาต์พุตของวงจรร CCII สามารถอธิบายด้วยสมการไฮบริดส์ ดังสมการ


$$\begin{bmatrix} i_Y \\ V_X \\ i_Z \end{bmatrix} = \begin{bmatrix} 0 & 0 & 0 \\ 1 & 0 & 0 \\ 0 & \pm 1 & 0 \end{bmatrix} \begin{bmatrix} V_Y \\ i_X \\ V_Z \end{bmatrix} \quad (3.2)$$

จากสมการ (3.2) จะเห็นว่าพฤติกรรมของวงจรร CCII คล้ายคลึงกับวงจรร CCI มาก กล่าวคือแรงดันที่พอร์ต X มีค่าเท่ากับแรงดันที่พอร์ต Y ในขณะที่กระแสที่พอร์ต Z ขึ้นอยู่กับกระแสที่


พอร์ต์ X เครื่องหมายบวกแทนการไหลของกระแสที่พอร์ต์ Z และ X ในทิศทางเดียวกันเรียกว่า วงจรสายพานกระแสชนิดบวก (CCII+) เครื่องหมายลบแทนทิศการไหลของกระแสที่พอร์ต์ Z และ X ในทิศทางตรงข้ามกันเรียกว่าวงจรสายพานกระแสชนิดลบ (CCII-) อย่างไรก็ตามสังเกตว่า กระแสที่พอร์ต์ Y มีค่าเท่ากับศูนย์

ปัจจุบันวงจร CCII สามารถสร้างขึ้นจากอนุกรมแอคทีฟ [16-19] ด้วยวิธีที่หลากหลาย เทคโนโลยี CMOS ได้รับความสนใจเป็นอย่างมากเนื่องจากขบวนการสร้างที่ง่ายและวงจรที่ได้มี กำลังสูญเสียต่ำ จึงได้มีการพัฒนาและนำเสนอวงจร CCII จากอุปกรณ์ชิมออสอย่างกว้างขวาง [20-22]

วงจรสายพานกระแสที่ถูกนำเสนอโดย Hassan O. Elwan [23] ได้ออกแบบให้ใช้กับ แหล่งจ่ายไฟขนาด  $\pm 1.5$  โวลต์ โดยนำเสนอไว้ใน 2 รูปแบบ คือ รูปแบบแรกภาคเอาต์พุตต่อใน ลักษณะคลาส-เอ รูปแบบที่สองภาคเอาต์พุตต่อในลักษณะคลาส-เอบี ทั้งสองรูปแบบอาศัย หลักการทำงานของภาคอินพุตที่มีวงจรขยายความแตกต่างทั้งชนิด NMOS และ PMOS ผลการ วิเคราะห์แบบสัญญาณขนาดเล็กจะได้ว่า รูปแบบแรกแสดงไว้ดังรูปที่ 3.3 วงจรสายพานกระแส ดังกล่าวมีค่าอิมพีแดนซ์ที่พอร์ต์ X เท่ากับ  $27\Omega$  กำลังสูญเสียมากกว่า  $100\mu\text{W}$  และช่วงสวิงของ สัญญาณอยู่ที่  $\pm 1$  โวลต์ ในรูปแบบที่สองแสดงไว้ในรูปที่ 3.4 นั้นค่าอิมพีแดนซ์ที่พอร์ต์ X มีค่า เท่ากับ  $29\Omega$  กำลังสูญเสียของวงจรเท่ากับ  $56\mu\text{W}$  และช่วงสวิงของสัญญาณแรงดันอยู่ที่  $\pm 1.2$  โวลต์ วงจรทั้งสองรูปแบบนี้สามารถขับกระแสสูงสุดได้  $300\mu\text{A}$  ดังนั้นความต้านทานค่าต่ำสุดที่ วงจรสามารถจ่ายกระแสสูงสุดในรูปแบบแรกมีค่าเท่ากับ  $3.33\text{k}\Omega$  และรูปแบบที่สองโหลดความ ต้านทานค่าต่ำสุดมีค่าเท่ากับ  $4\text{k}\Omega$  เมื่อเรานำความสามารถในการสวิงของสัญญาณแรงดันมา เปรียบเทียบกับระดับของแหล่งจ่ายไฟ จะเห็นได้ว่าวงจรรูปแบบแรกสามารถสวิงได้ 66.67% ของ ระดับแหล่งจ่ายไฟ และวงจรรูปแบบที่สองสามารถสวิงได้ 80% ของระดับแหล่งจ่ายไฟ




รูปที่ 3.3 วงจรสายพานกระแสแบบชิมออสชนิดคลาส-เอ โดย H.O. Elwan [23]




รูปที่ 3.4 วงจรสายพานกระแสแบบซิมอสชนิดคลาส-เอบี โดย H.O. Elwan [23]

Ahmed A. EL-Adawy et. al. [24] ได้ออกแบบวงจร FDCCII แสดงไว้ในรูปที่ 3.5 ซึ่งเป็นวงจรสายพานกระแสที่ใช้แหล่งจ่ายไฟขนาด  $\pm 1.5$  โวลต์ เช่นเดียวกัน โดยอาศัยการทำงานของภาคอินพุตที่เป็นวงจรขยายความแตกต่างชนิด NMOS และภาคเอาต์พุตต่อในลักษณะคลาส-เอบีแบบ folded cascode ที่มีการต่อในลักษณะป้อนกลับแบบลบเช่นกัน อย่างไรก็ตามวงจรดังกล่าวให้ช่วงปฏิบัติการได้ไม่เกิน  $\pm 0.5$  โวลต์ คิดเป็น 33.33% ของระดับแหล่งจ่ายไฟ วงจรสามารถจ่ายกระแสสูงสุดได้ไม่เกิน 150uA ดังนั้นความต้านทานค่าต่ำสุดที่วงจรสามารถจ่ายกระแสได้ตามช่วงปฏิบัติการแรงดันดังกล่าวมีค่าเท่ากับ 3.3k $\Omega$



รูปที่ 3.5 วงจรสายพานกระแส โดย A. A. EL-Adawy [24]


S.S. Rajput and S.S. Jamuar [25] ได้นำเสนอวงจรสายพานกระแสที่ใช้แหล่งจ่ายไฟขนาด  $\pm 1$  โวลต์ ดังแสดงไว้ในรูปที่ 3.6 โดยอาศัยการทำงานของภาคอินพุทที่มีวงจรถยายความแตกต่าง ทั้งชนิด NMOS และ PMOS ซึ่งเป็นหลักการเดียวกับ Hassan O. Elwan และมีรูปแบบของวงจรถายเอาต์พุทที่ต่อในลักษณะเดียวกับรูปแบบที่สอง(คลาส-เอบี) แตกต่างกันที่วงจรถยายความแตกต่าง ใช้วงจรถายกระแสแรงดันต่ำ (Low Voltage Current Mirror, LVCM) ความสามารถของช่วงปฏิบัติงานแรงดันของวงจรอยู่ในช่วง  $-1$  ถึง  $0.7$  โวลต์ คิดเป็น 15% ของระดับแหล่งจ่ายไฟ ซึ่งเป็นผลที่ได้ในขณะที่ต่อโหลดความต้านทาน  $20\text{k}\Omega$  ซึ่งสามารถบอกเราได้อย่างหนึ่งว่าถ้าหากวงจรต่อโหลดความต้านทานค่าต่ำลงจะมีผลทำให้ช่วงปฏิบัติงานแรงดันทำได้ต่ำลงด้วย วงจรสามารถจ่ายกระแสเอาต์พุทสูงสุดได้ตั้งแต่  $-300\mu\text{A}$  ถึง  $210\mu\text{A}$  ดังนั้นความต้านทานค่าต่ำสุดที่วงจรสามารถจ่ายกระแสได้มีค่าเท่ากับ  $3.33\text{k}\Omega$  และวงจรมีกำลังสูญเสียของวงจรรวมเท่ากับ  $3\text{mW}$  ซึ่งมีค่าสูงเมื่อเทียบกับความสามารถของวงจรดังกล่าว



รูปที่ 3.6 วงจรสายพานกระแสแบบประสิทธิภาพสูง โดย S.S. Rajput [25]

### 3.3 วงจรสายพานกระแสแบบซิมอสชนิดช่วงปฏิบัติงานกว้างภายใต้แหล่งจ่ายไฟ $\pm 1.1$ โวลต์ (RCCII)

ในวิทยานิพนธ์ฉบับนี้เป็นกรออกแบบวงจร CCII ที่มีช่วงแรงดันปฏิบัติงานกว้างภายใต้แหล่งจ่ายไฟ  $\pm 1.1$  โวลต์ โดยใช้ CMOS เรียกว่า วงจรสายพานกระแสแบบซิมอสชนิดช่วงปฏิบัติงานกว้างภายใต้แหล่งจ่ายไฟ  $\pm 1.1$  โวลต์ หรือวงจร RCCII โดยบล็อกไดอะแกรมของวงจรถูกแสดงดังรูปที่ 3.7




รูปที่ 3.7 บล็อกไดอะแกรมของวงจร RRCCII

จากรูปที่ 3.7 แสดงบล็อกไดอะแกรมของวงจร RRCCII ที่พอร์ต Y เป็นขาเกทของมอสทรานซิสเตอร์จึงทำให้มีอิมพีแดนซ์ที่สูงมาก ในขณะที่พอร์ต X เป็นการต่อวงจรในลักษณะป้อนกลับแบบ unity gain ทำให้แรงดันที่พอร์ต X เปลี่ยนแปลงตามแรงดันอินพุตที่พอร์ต Y และมีอิมพีแดนซ์ต่ำ สำหรับเอาต์พุตพอร์ต Z มีคุณสมบัติเป็นแหล่งจ่ายกระแสจึงต้องมีอิมพีแดนซ์ที่สูง อีกทั้งพอร์ต Z ต้องมีความสามารถในการเลียนแบบกระแสอินพุตจากพอร์ต X ที่มีทิศการไหลของกระแสทิศเดียวกันซึ่งเป็นลักษณะของวงจรสายพานกระแสชนิดบวก

จากคุณสมบัติดังกล่าวในทางคณิตศาสตร์สามารถอธิบายด้วยสมการไฮบริดส์ได้ดังสมการที่ (3.3) และสามารถออกแบบเป็นวงจรรวมดังรูปที่ 3.8

$$\begin{bmatrix} i_Y \\ V_X \\ i_Z \end{bmatrix} = \begin{bmatrix} 0 & 0 & 0 \\ 1 & 0 & 0 \\ 0 & 1 & 0 \end{bmatrix} \begin{bmatrix} V_Y \\ i_X \\ V_Z \end{bmatrix} \quad (3.3)$$

วงจร RRCCII ในรูปที่ 3.8 ประกอบด้วยมอสทรานซิสเตอร์ชนิดเอ็นฮานเม้นท์ 22 ตัว คือ M1-M18, Ma, Mb, Mb3 และ Mb4 โดยที่ภาคอินพุตประกอบด้วยวงจรภาคขยายความแตกต่างแบบ NMOS (M1-M2) และวงจรภาคขยายความแตกต่างแบบ PMOS (M5-M6) ต่อในลักษณะขนานกัน M3 และ M4 เป็นวงจรสะท้อนกระแสทำหน้าที่สะท้อนกระแสควบคุมกระแสเดรนของ M1 และ M2 ให้มีค่าเท่ากันอยู่เสมอ M7 และ M8 เป็นวงจรสะท้อนกระแสเพื่อทำหน้าที่สะท้อนกระแสควบคุมกระแสเดรนของ M5 และ M6 ในลักษณะเดียวกันกับ M3 และ M4 ขนาด W/L ของ M3 ต่อ M4 และ M7 ต่อ M8 มีค่าเป็น 1 ต่อ  $a$  โดยที่  $a > 1$  ทำให้มีกระแส  $I_{Da}$  และ  $I_{Db}$  ไบอัสให้กับ Ma, Mb, M13 และ M16 การที่วงจรภาคขยายความแตกต่างต่อในลักษณะขนานกันทำให้การสวิงของสัญญาณทางอินพุตทำงานได้ใกล้เคียงกับแหล่งจ่ายไฟ  $V_{DD}$  และ  $V_{SS}$  Ma และ Mb ต่อในลักษณะอนุกรม (cascode) กับ M4 และ M8 ตามลำดับ ทำให้ภาคอินพุตมีอัตราขยายสูง สำหรับภาคเอาต์พุตได้ออกแบบให้มีการต่อกันลักษณะคลาส-เอบี (Class-AB)[26] ประกอบด้วย M9-M18 โดยมี Mb3 และ Mb4 ควบคุมการไบอัสกระแสให้กับ M14-M15 และ M17-M18 ตามลำดับ



รูปที่ 3.8 วงจรสายพานกระแสแบบซิมอสชนิดช่วงปฏิบัติงานกว้างภายใต้แหล่งจ่ายไฟ  $\pm 1.1$  โวลต์

M13-M15 และ Mb3 เป็นส่วนควบคุมแรงดันเกตซอส ( $V_{GS}$ ) ให้กับ M9 และ M11 ให้มีค่าสูงกว่าแรงดันขีดเริ่ม ( $V_T$ ) เล็กน้อย โดยอาศัยหลักการของ Trans-linear Loop M16 - M18 และ Mb4 ทำงานในทำนองเดียวกันโดยเป็นส่วนควบคุมแรงดันเกตซอสให้กับ M10 และ M12 ให้มีค่าสูงกว่าแรงดันขีดเริ่มเล็กน้อย โดยอาศัยหลักการของ Translinear Loop เช่นกัน

จากหลักการดังกล่าวจะเห็นว่าวงจรในรูปที่ 3.8 มีส่วนที่เป็น Translinear Loop อยู่ 2 ชุดด้วยกัน ชุดแรกประกอบด้วย M14-M15, M9 (หรือ M11) และ M13 โดยจะเห็นว่าผลรวมแรงดันเกตซอสของ M14 และ M15 เท่ากับผลรวมแรงดันเกตซอสของ M13 และ M9 (หรือ M11) ชุดที่สองประกอบด้วย M17-M18, M10 (หรือ M12) และ M16 โดยจะเห็นว่าผลรวมแรงดันเกตซอสของ M17 และ M18 เท่ากับผลรวมแรงดันเกตซอสของ M16 และ M10 (หรือ M12) M14-M15 กับ M17-M18 เป็นวงจรสร้างแรงดันเกตซอสที่ เมื่อมีการเปลี่ยนแปลงแรงดันเกตซอสของ M13 และ M16 ( $V_{GS13}$  และ  $V_{GS16}$ ) ก็จะทำให้เกิดการเปลี่ยนแปลงแรงดันเกตซอสของ M9 และ M10 ( $V_{GS9}$  และ  $V_{GS10}$ ) ตามลำดับ วงจรควบคุมแรงดันเกตซอสดังกล่าวที่อาศัยหลัก Translinear Loop

จะทำให้ภาคเอาต์พุตผลัดกันทำงานตามสัญญาณอินพุตคือ เมื่อมีสัญญาณบวกเข้ามาที่พอร์ต Y ทำให้แรงดันเกทซอของ M13 จะมีค่าลดลง ในขณะที่เดียวกันแรงดันเกทซอของ M9 และ M11 มีค่าเพิ่มขึ้น ทำให้มอสทรานซิสเตอร์ทั้งสองทำงานโดยจะส่งกระแสไปจ่าย (Source) โหลดที่นำมาต่อที่พอร์ต X และพอร์ต Z และในขณะเดียวกันแรงดันเกทซอของ M16 มีค่าเพิ่มขึ้นทำให้ M10 และ M12 ไม่ทำงานในลักษณะของคลาส-เอบี ในสภาวะตรงกันข้ามถ้ามีสัญญาณลบเข้ามาที่พอร์ต Y แรงดันเกทซอของ M16 มีค่าลดลง ทำให้ M10 และ M12 ทำงานโดยจะมีการดึง (Sink) กระแสจากพอร์ต X และพอร์ต Z ในขณะที่แรงดันเกทซอของ M13 มีค่าเพิ่มขึ้น จะทำให้ M9 และ M11 ไม่ทำงาน

### 3.4 การวิเคราะห์คุณสมบัติของวงจร RRCCII

ในหัวข้อนี้จะเป็นการวิเคราะห์หาช่วงปฏิบัติงานแรงดันของวงจร การวิเคราะห์หาอิมพีแดนซ์ที่พอร์ต X, Y และ Z การวิเคราะห์หาอัตราขยายแรงดัน  $v_x/v_y$  และช่วงความถี่ปฏิบัติงาน การวิเคราะห์หาอัตราส่วนกระแส  $i_z/i_x$  และช่วงความถี่ปฏิบัติงาน การวิเคราะห์หาค่าแรงดันอินพุตออฟเซต (Input offset voltage,  $V_{OS}$ ) และการวิเคราะห์สัญญาณรบกวนทางด้านอินพุต (Input Referred Noise)

การวิเคราะห์ทั้งหมดจะอาศัยวงจรทดสอบสัญญาณขนาดเล็กที่ความถี่ต่ำและ/หรือความถี่ปานกลาง ดังที่กล่าวมาแล้วจากบทที่ 2

#### 3.4.1 การวิเคราะห์ช่วงปฏิบัติงานแรงดัน

วงจรภาคขยายความแตกต่างชนิด NMOS หรือ PMOS เป็นอินพุต จะให้ช่วงปฏิบัติงานแรงดันทางอินพุต (common-mode range, CMR) ทำงานได้ถึงขอบระดับแหล่งจ่ายไฟได้เพียงด้านเดียว อันได้แก่แหล่งจ่ายไฟบวก ( $V_{DD}$ ) และแหล่งจ่ายไฟลบ ( $V_{SS}$ ) ตามลำดับ วงจร RRCCII ที่ถูกนำเสนอนี้ใช้การทำงานร่วมกันของวงจรภาคขยายความแตกต่างทั้ง NMOS และ PMOS จึงทำให้ช่วงปฏิบัติงานแรงดันทางอินพุตกว้างถึงขอบระดับแรงดันไฟบวกและแรงดันไฟลบ ในขณะเดียวกันภาคเอาต์พุตของวงจร RRCCII ต่อในลักษณะคลาส-เอบีจึงทำให้ช่วงปฏิบัติงานแรงดันทางเอาต์พุตกว้างด้วยเช่นกัน

ในการวิเคราะห์ช่วงปฏิบัติงานแรงดันจะใช้ข้อจำกัดที่ว่ามอสทรานซิสเตอร์ทุกตัวต้องทำงานอยู่ในช่วงอิมตัว กำหนดให้  $V_{Y_{max}}$  และ  $V_{Y_{min}}$  เป็นค่าแรงดันปฏิบัติงานสูงสุดและต่ำสุดที่พอร์ต Y  $V_{X_{max}}$  และ  $V_{X_{min}}$  เป็นค่าแรงดันปฏิบัติงานสูงสุดและต่ำสุดที่พอร์ต X และ  $V_{Z_{max}}$  และ  $V_{Z_{min}}$  เป็นค่าแรงดันปฏิบัติงานสูงสุดและต่ำสุดที่พอร์ต Z

### 3.4.1.1 ช่วงปฏิบัติงานแรงดันทางอินพุทพอร์ต Y

$V_{Y\max}$  และ  $V_{Y\min}$  เป็นค่าแรงดันปฏิบัติงานสูงสุดและต่ำสุดที่ขาเกทของ M2 และ M6 ที่ยังคงทำให้มอสทรานซิสเตอร์ในวงจรขยายความแตกต่างชุด NMOS หรือ PMOS ทุกตัวยังคงทำงานในช่วงอิมิตัว จากหลักการดังกล่าวทำให้การวิเคราะห์หา  $V_{Y\max}$  ทำได้โดยพิจารณาวงจรภาคขยายความแตกต่างอินพุท NMOS เป็นหลัก จากรูปที่ 3.8 จะได้ดังสมการต่อไปนี้

$$V_Y = V_{DD} - V_{SD4} + V_{GS2} - V_{DS2} \quad (3.4)$$

จากสมการ (3.4) ผลรวมของแรงดันจะต้องมีค่าเท่ากับศูนย์ ดังนั้นเมื่อมีการสวิงสัญญาณ  $V_Y$  เพิ่มค่าสูงขึ้นโดยยังคงทำให้มอสทรานซิสเตอร์ M2 และ M4 ทำงานอยู่ในช่วงอิมิตัวได้นั้น แรงดัน  $V_{DS2}$  และ  $V_{SD4}$  สามารถมีขนาดลดลงต่ำสุดได้ประมาณ  $V_{DS2(sat)}$  และ  $V_{SD4(sat)}$  ตามลำดับ ซึ่งเป็นจุดเริ่มต้นของการทำงานในช่วงอิมิตัวของมอสทรานซิสเตอร์ดังกล่าว โดยที่  $V_{DS2(sat)}$  มีค่าเท่ากับ

$$V_{DS2(sat)} = V_{GS2} - V_{T2} \quad (3.5)$$

จากเงื่อนไขดังกล่าวเมื่อแทนสมการ (3.5) ลงในสมการ (3.4) จะได้ช่วงปฏิบัติงานแรงดันสูงสุดที่พอร์ต Y หรือ  $V_{Y\max}$  มีค่าเท่ากับ

$$V_{Y\max} = V_{DD} - V_{SD4(sat)} + V_{T2} \quad (3.6)$$

การคำนวณค่าของ  $V_{Y\min}$  จะอาศัยหลักการเดียวกันกับการวิเคราะห์หา  $V_{Y\max}$  โดยพิจารณาวงจรภาคขยายความแตกต่างอินพุท PMOS เป็นหลัก จากรูปที่ 3.8 จะได้ว่า

$$V_Y = |V_{SS}| - V_{DS8} + V_{SG6} - V_{SD6} \quad (3.7)$$

จากสมการ (3.7) ผลรวมของแรงดันจะต้องมีค่าเท่ากับศูนย์ ดังนั้นเมื่อมีการสวิงสัญญาณ  $V_Y$  ลดค่าต่ำลงโดยยังคงทำให้มอสทรานซิสเตอร์ M6 และ M8 ทำงานอยู่ในช่วงอิมิตัวได้นั้น แรงดัน  $V_{SD6}$  และ  $V_{DS8}$  สามารถมีขนาดลดลงต่ำสุดได้ประมาณ  $V_{SD6(sat)}$  และ  $V_{DS8(sat)}$  ตามลำดับ ซึ่งเป็นจุดเริ่มต้นของการทำงานในช่วงอิมิตัวของมอสทรานซิสเตอร์ดังกล่าว โดยที่  $V_{SD6(sat)}$  มีค่าเท่ากับ

$$V_{SD6(sat)} = V_{SG6} - V_{T6} \quad (3.8)$$

จากเงื่อนไขดังกล่าวเมื่อแทนสมการ (3.8) ลงในสมการ (3.7) จะได้ช่วงปฏิบัติงานแรงดันต่ำสุดที่พอร์ต Y หรือ  $V_{Y \min}$  มีค่าเท่ากับ

$$V_{Y \min} = |V_{SS}| - V_{DS8(sat)} + V_{T6} \quad (3.9)$$

จากสมการ (3.6) และ (3.9) จะได้ว่าช่วงปฏิบัติงานแรงดันที่พอร์ต Y มีค่าเป็น

$$-(|V_{SS}| - V_{DS8(sat)} + |V_{T6}|) \leq V_Y \leq (V_{DD} - V_{SD4(sat)} + V_{T2}) \quad (3.10)$$

โดยการแทนค่าพารามิเตอร์จาก Netlist ในภาคผนวก ข คือ  $V_{T2} = 509.9155\text{mV}$ ,  $V_{T6} = -510.3893\text{mV}$ ,  $V_{SD4(sat)} = 91.2169\text{mV}$  และ  $V_{DS8(sat)} = 91.6969\text{mV}$  ลงในสมการ (3.10) จะได้ช่วงปฏิบัติงานแรงดันทางพอร์ต Y มีค่าอยู่ในช่วง  $-1.5186\text{V}$  ถึง  $1.5187\text{V}$

### 3.4.1.2 ช่วงปฏิบัติงานแรงดันทางอินพุทพอร์ต X

การพิจารณาช่วงปฏิบัติงานแรงดันที่พอร์ต X ต้องพิจารณา 2 ส่วน อันได้แก่ ส่วนที่เป็นภาคอินพุท(ภาคขยายความแตกต่าง) กับ ส่วนภาคเอาต์พุทที่ต่อกับพอร์ต X

การคำนวณช่วงปฏิบัติงานแรงดันทางภาคอินพุทสามารถคำนวณได้โดยอาศัยหลักการเดียวกันกับการพิจารณาช่วงปฏิบัติงานแรงดันที่พอร์ต Y โดย  $V_{X \max}$  และ  $V_{X \min}$  เป็นค่าแรงดันปฏิบัติงานสูงสุดและต่ำสุดที่ขาเกทของ M1 และ M5 ที่ทำให้มอสทรานซิสเตอร์ทุกตัวในชุดวงจรขยายความแตกต่าง NMOS หรือ PMOS ยังคงทำงานอยู่ในช่วงอิมิตัว จากวงจรในรูปที่ 3.8 พิจารณา  $V_{X \max}$  จะได้ว่า

$$V_X = V_{DD} - V_{SG3} + V_{GS1} - V_{DS1} \quad (3.11)$$

จากสมการ (3.11) ผลรวมของแรงดันจะต้องมีค่าเท่ากับศูนย์ ดังนั้นเมื่อมีการสวิงสัญญาณ  $V_X$  เพิ่มค่าสูงขึ้นโดยยังคงทำให้มอสทรานซิสเตอร์ M1 ทำงานอยู่ในช่วงอิมิตัวได้นั้น แรงดัน  $V_{DS1}$  สามารถมีขนาดลดลงต่ำสุดได้ประมาณ  $V_{DS1(sat)}$  ซึ่งเป็นจุดเริ่มต้นของการทำงานในช่วงอิมิตัวของมอสทรานซิสเตอร์ดังกล่าว โดยที่  $V_{DS1(sat)}$  มีค่าเท่ากับ

$$V_{DS1(sat)} = V_{GS1} - V_{T1} \quad (3.12)$$

จากเงื่อนไขดังกล่าวเมื่อแทนสมการ (3.12) ลงในสมการ (3.11) จะได้ช่วงปฏิบัติงานแรงดันสูงสุดที่พอร์ต X หรือ  $V_{X \max}$  มีค่าเท่ากับ

$$V_{X \max} = V_{DD} - V_{SG3} + V_{T1} \quad (3.13)$$

การคำนวณหาค่าของ  $V_{X \min}$  จะอาศัยหลักการเดียวกันกับการวิเคราะห์หา  $V_{X \max}$  โดยพิจารณาวงจรขยายความแตกต่างอินพุต PMOS เป็นหลัก จากรูปที่ 3.8 จะได้ว่า

$$V_X = |V_{SS}| - V_{GS7} + V_{SG5} - V_{SD5} \quad (3.14)$$

จากสมการ (3.14) ผลรวมของแรงดันจะต้องมีค่าเท่ากับศูนย์ ดังนั้นเมื่อมีการสวิงสัญญาณ  $V_X$  ลดต่ำลงโดยยังคงทำให้มอสทรานซิสเตอร์ M5 ทำงานอยู่ในช่วงอิ่มตัวได้นั้น แรงดัน  $V_{SD5}$  สามารถมีขนาดลดลงต่ำสุดได้ประมาณ  $V_{SD5(sat)}$  ซึ่งเป็นจุดเริ่มต้นของการทำงานในช่วงอิ่มตัวของมอสทรานซิสเตอร์ดังกล่าว โดยที่  $V_{SD5(sat)}$  มีค่าเท่ากับ

$$V_{SD5(sat)} = V_{SG5} - V_{T5} \quad (3.15)$$

จากเงื่อนไขดังกล่าวเมื่อแทนสมการ (3.15) ลงในสมการ (3.14) จะได้ช่วงปฏิบัติงานแรงดันต่ำสุดที่พอร์ต X หรือ  $V_{X \min}$  มีค่าเท่ากับ

$$V_{X \min} = |V_{SS}| - V_{GS7} + V_{T5} \quad (3.16)$$

จากสมการ (3.13) และ (3.16) จะได้ช่วงปฏิบัติงานแรงดันที่พอร์ต X มีค่าเป็น

$$-(|V_{SS}| - V_{GS7} + |V_{T5}|) \leq V_X \leq (V_{DD} - V_{SG3} + V_{T1}) \quad (3.17)$$

เนื่องจากที่พอร์ต X ได้มีการต่อในลักษณะป้อนกลับจากจุดออกของสัญญาณที่ขาเดรนของคู่อาร์พุท M9 และ M10 ดังนั้นจึงต้องพิจารณาการสวิงของสัญญาณในส่วนนี้ด้วย การคำนวณหา  $V_{X \max}$  สามารถทำได้โดยพิจารณาร่วมกับอุปกรณ์ M9 ที่ทำงานในช่วงอิ่มตัว จะได้ว่า

$$V_X = V_{DD} - V_{SD9} \quad (3.18)$$

จากสมการ (3.18) ผลรวมของแรงดันจะต้องมีค่าเท่ากับศูนย์ เมื่อมีการสวิงสัญญาณ  $V_X$  เพิ่มค่าสูงขึ้น โดยยังคงทำให้มอสทรานซิสเตอร์ M9 ทำงานในช่วงอิ่มตัวได้นั้น แรงดัน  $V_{SD9}$  สามารถมีค่าลดลงต่ำสุดได้ประมาณ  $V_{SD9(sat)}$  ซึ่งเป็นจุดเริ่มต้นการทำงานในช่วงอิ่มตัวของมอสทรานซิสเตอร์ดังกล่าว ดังนั้นเมื่อใช้เงื่อนไขดังกล่าวกับสมการ (3.18) จะได้ช่วงปฏิบัติงานแรงดันสูงสุดที่พอร์ต X หรือ  $V_{Xmax}$  มีค่าเป็น

$$V_{Xmax} = V_{DD} - V_{SD9(sat)} \quad (3.19)$$

การคำนวณค่าของ  $V_{Xmin}$  จะอาศัยหลักการเดียวกันกับการวิเคราะห์หา  $V_{Xmax}$  โดยพิจารณาร่วมกับ M10 ที่ทำงานในช่วงอิ่มตัว จะได้ว่า

$$V_X = |V_{SS}| - V_{DS10} \quad (3.20)$$

จากสมการ (3.20) ผลรวมของแรงดันจะต้องมีค่าเท่ากับศูนย์ เมื่อมีการสวิงสัญญาณ  $V_X$  เพิ่มค่าสูงขึ้น โดยยังคงทำให้มอสทรานซิสเตอร์ M10 ทำงานในช่วงอิ่มตัวได้นั้น แรงดัน  $V_{DS10}$  สามารถมีค่าลดลงต่ำสุดได้ประมาณ  $V_{DS10(sat)}$  ซึ่งเป็นจุดเริ่มต้นการทำงานในช่วงอิ่มตัวของมอสทรานซิสเตอร์ดังกล่าว ดังนั้นเมื่อใช้เงื่อนไขดังกล่าวกับสมการ (3.20) จะได้ช่วงปฏิบัติงานแรงดันต่ำสุดที่พอร์ต X หรือ  $V_{Xmin}$  มีค่าเป็น

$$V_{Xmin} = |V_{SS}| - V_{DS10(sat)} \quad (3.21)$$

จากสมการ (3.19) และ (3.21) จะได้ช่วงปฏิบัติงานแรงดันที่พอร์ต X มีค่าเท่ากับ

$$-\left(|V_{SS}| - V_{DS10(sat)}\right) \leq V_X \leq \left(V_{DD} - V_{SD9(sat)}\right) \quad (3.22)$$

หมายเหตุ  $V_X$  ในสมการ (3.17) เป็นช่วงปฏิบัติงานทางอินพุต ในขณะที่  $V_X$  ในสมการ (3.22) เป็นช่วงปฏิบัติงานทางจุดออกของสัญญาณทางเอาต์พุตที่ป้อนกลับมายังอินพุต เปรียบเทียบระหว่างสมการ (3.17) และ (3.22) ว่าสมการใดเป็นขีดจำกัดของช่วงปฏิบัติงานแรงดันที่พอร์ต X นี้

ในการแทนค่าพารามิเตอร์  $V_{SG3} = 617.4522\text{mV}$ ,  $V_{GS7} = 617.4342\text{mV}$ ,  $V_{T1} = 509.9155\text{mV}$ ,  $V_{T5} = -510.3893\text{mV}$ ,  $V_{SD9(sat)} = 13.7626\text{mV}$  และ  $V_{DS10(sat)} = 13.7366\text{mV}$  ที่นำมาจาก Netlist ในภาคผนวก ข แทนลงในสมการ (3.17) และ (3.22) จะได้ช่วงปฏิบัติงานแรงดัน

มีค่าอยู่ในช่วง  $-0.9929V$  ถึง  $0.9924V$  และ  $-1.0862V$  ถึง  $1.0862V$  ตามลำดับ ดังนั้นขีดจำกัดของช่วงปฏิบัติงานแรงดันที่พอร์ต X คือสมการ (3.17)

### 3.4.1.3 ช่วงปฏิบัติงานแรงดันทางเอาต์พุตพอร์ต Z

จากรูปที่ 3.8 การคำนวณค่าช่วงปฏิบัติงานแรงดันสูงสุดและต่ำสุดทางเอาต์พุตพอร์ต Z คือค่า  $V_{Zmax}$  และ  $V_{Zmin}$  ตามลำดับ ที่ยังทำให้ M11 และ M12 ทำงานในช่วงอิมิตัว การคำนวณหา  $V_{Zmax}$  สามารถทำได้โดยพิจารณาร่วมกับอุปกรณ์ M11 ที่ทำงานในช่วงอิมิตัว จะได้ว่า

$$V_Z = V_{DD} - V_{SD11} \quad (3.23)$$

จากสมการ (3.23) ผลรวมของแรงดันจะต้องมีค่าเท่ากับศูนย์ เมื่อมีการสวิงสัญญาณ  $V_Z$  เพิ่มค่าสูงขึ้น โดยยังคงทำให้มอสทรานซิสเตอร์ M11 ทำงานในช่วงอิมิตัวได้นั้น แรงดัน  $V_{SD11}$  สามารถมีค่าลดลงต่ำสุดที่  $V_{SD11(sat)}$  ซึ่งเป็นจุดเริ่มต้นการทำงานในช่วงอิมิตัวของมอสทรานซิสเตอร์ดังกล่าว ดังนั้นเมื่อใช้เงื่อนไขดังกล่าวกับสมการ (3.23) จะได้ช่วงปฏิบัติงานแรงดันสูงสุดที่พอร์ต Z หรือ  $V_{Zmax}$  มีค่าเป็น

$$V_{Zmax} = V_{DD} - V_{SD11(sat)} \quad (3.24)$$

การคำนวณค่าของ  $V_{Zmin}$  จะอาศัยหลักการเดียวกันกับการวิเคราะห์หา  $V_{Zmax}$  โดยพิจารณาร่วมกับ M12 ที่ทำงานในช่วงอิมิตัว จะได้ว่า

$$V_Z = |V_{SS}| - V_{DS12} \quad (3.25)$$

จากสมการ (3.25) ผลรวมของแรงดันจะต้องมีค่าเท่ากับศูนย์ เมื่อมีการสวิงสัญญาณ  $V_Z$  เพิ่มค่าสูงขึ้น โดยยังคงทำให้มอสทรานซิสเตอร์ M12 ทำงานในช่วงอิมิตัวได้นั้น แรงดัน  $V_{DS12}$  สามารถมีค่าลดลงต่ำสุดที่  $V_{DS12(sat)}$  ซึ่งเป็นจุดเริ่มต้นการทำงานในช่วงอิมิตัวของมอสทรานซิสเตอร์ดังกล่าว ดังนั้นเมื่อใช้เงื่อนไขดังกล่าวกับสมการ (3.25) จะได้ช่วงปฏิบัติงานแรงดันต่ำสุดที่พอร์ต Z หรือ  $V_{Zmin}$  มีค่าเป็น

$$V_{Zmin} = |V_{SS}| - V_{DS12(sat)} \quad (3.26)$$

จากสมการ (3.24) และ (3.26) จะได้ช่วงปฏิบัติงานแรงดันที่พอร์ต Z มีค่าเท่ากับ


$$-(|V_{SS}| - V_{DS12(sat)}) \leq V_Z \leq (V_{DD} - V_{SD11(sat)}) \quad (3.27)$$

จากการแทนค่าพารามิเตอร์  $V_{SD11(sat)} = 13.7626\text{mV}$  และ  $V_{DS12(sat)} = 13.7366\text{mV}$  ที่ได้มาจาก Netlist ในภาคผนวก ข ลงในสมการ (3.27) จะได้ว่าช่วงปฏิบัติการงานแรงดันทางพอร์ต Z มีค่าอยู่ในช่วง  $-1.0862\text{V}$  ถึง  $1.0862\text{V}$

สมการ (3.10), (3.17) และ (3.27) แสดงช่วงปฏิบัติการงานแรงดันที่พอร์ต Y, X และ Z ตามลำดับ ผลจากการคำนวณจากสมการดังกล่าวสรุปได้ว่าวงจร RRCCII มีขีดจำกัดของช่วงปฏิบัติการงานแรงดันอยู่ที่พอร์ต X โดยสามารถทำงานได้ที่ช่วงปฏิบัติการงานแรงดัน  $\pm 1$  โวลต์ ภายใต้แหล่งจ่ายไฟ  $\pm 1.1$  โวลต์

### 3.4.2 การวิเคราะห์ห้อมพีแค้นซ์ที่พอร์ต X

ในการคำนวณห้อมพีแค้นซ์ที่พอร์ต X ใช้หลักการเดียวกับการคำนวณหาอัตราขยายแรงดัน  $v_x/v_y$  โดยการวิเคราะห์ห้วงจรทักเทียมสัญญาณขนาดเล็กของวงจร RRCCII ในขณะที่พอร์ต X ป้อนสัญญาณแรงดันอินพุต  $v_x$  แรงดันที่พอร์ต Y เป็นศูนย์ (ต่อพอร์ต Y ลงกราวด์) จากนั้นคำนวณหา  $v_x/v_y$  ดังแสดงในรูปที่ 3.9



รูปที่ 3.9 วงจรทักเทียมสัญญาณขนาดเล็กในการคำนวณหาค่าห้อมพีแค้นซ์ที่พอร์ต X

โดยอาศัยกฎ Kirchoff's Current Law (KCL) สามารถสร้างสมการความสัมพันธ์ระหว่างกระแสและศักดาไฟฟ้าได้ดังนี้

ที่ Node 1 จะได้

$$(g_{d1} + g_{d2} + g_o + g_{m1} + g_{m2})V_1 - g_{d1}V_2 - g_{d2}V_3 - g_{m1}v_x = 0 \quad (3.28)$$

ที่ Node 2 จะได้

$$-(g_{m1} + g_{d1})V_1 + (g_{m3} + g_{d1})V_2 + g_{m1}v_x = 0 \quad (3.29)$$

ที่ Node 3 จะได้

$$-(g_{m2} + g_{d2})V_1 + g_{m4}V_2 + (g_{d2} + g_{d4} + g_{da} + g_{ma})V_3 - g_{da}V_7 = 0 \quad (3.30)$$

ที่ Node 4 จะได้

$$(g_{d5} + g_{d6} + g_o + g_{m5} + g_{m6})V_4 - g_{d5}V_5 - g_{d6}V_6 - g_{m5}v_x = 0 \quad (3.31)$$

ที่ Node 5 จะได้

$$-(g_{m5} + g_{d5})V_4 + (g_{m7} + g_{d5})V_5 + g_{m5}v_x = 0 \quad (3.32)$$

ที่ Node 6 จะได้

$$-(g_{m6} + g_{d6})V_4 + g_{m8}V_5 + (g_{d6} + g_{d8} + g_{db} + g_{mb})V_6 - g_{db}V_8 = 0 \quad (3.33)$$

ที่ Node 7 จะได้

$$\begin{aligned} &-(g_{da} + g_{ma})V_3 + (g_{da} + g_{d13} + g_{d16} + g_{m13})V_7 - (g_{d13} + g_{d16} + g_{m16})V_8 \\ &-g_{m13}V_9 + g_{m16}V_{10} = 0 \end{aligned} \quad (3.34)$$

ที่ Node 8 จะได้

$$\begin{aligned} &-(g_{db} + g_{mb})V_6 + (g_{db} + g_{d13} + g_{d16} + g_{m16})V_8 - (g_{d13} + g_{d16} + g_{m13})V_7 \\ &+ g_{m13}V_9 - g_{m16}V_{10} = 0 \end{aligned} \quad (3.35)$$

ที่ Node 9 จะได้

$$(g_1 + g_o)V_9 = 0 \quad (3.36)$$

ที่ Node 10 จะได้

$$(g_2 + g_o)V_{10} = 0 \quad (3.37)$$

ที่ Node X จะได้

$$(g_{d9} + g_{d10})v_x + g_{m9}V_7 + g_{m10}V_8 - i_x = 0 \quad (3.38)$$

จากสมการ (3.28) ถึง (3.38) สามารถคำนวณหาค่าอิมพีแดนซ์ที่พอร์ต์ X ดังการพิจารณาในภาคผนวก ก ในสมการ (ก.1.5) จะได้  $r_X$  มีค่าเท่ากับ

$$r_X = \frac{g_{da}(g_{d2} + g_{d4})}{g_{da}(g_{d2} + g_{d4})(g_{d9} + g_{d10}) + 2g_{m2}g_{m9}(g_{da} + g_{ma})} \quad (3.39)$$

จาก Netlist ของผลการจำลองการทำงานในภาคผนวก ข จะได้พารามิเตอร์  $g_{m2} = 147.7\mu\text{A/V}$ ,  $g_{m9} = 201.6\mu\text{A/V}$ ,  $g_{d2} = 1.53\mu\text{A/V}$ ,  $g_{d4} = 1.62\mu\text{A/V}$ ,  $g_{d9} = 137.86\text{nA/V}$ ,  $g_{d10} = 137.43\text{nA/V}$ ,  $g_{da} = 118.54\text{nA/V}$ ,  $g_{ma} = 44.76\mu\text{A/V}$  แทนลงในสมการ (3.39) จะได้อิมพีแดนซ์ที่พอร์ต์ X ( $r_X$ ) เท่ากับ  $0.139\Omega$


### 3.4.3 การวิเคราะห์อิมพีแดนซ์ที่พอร์ต์ Y

ที่พอร์ต์ Y เป็นขาเกต (Gate) ของมอสทรานซิสเตอร์ M2 และ M6 ภายในสร้างขึ้นจากฉนวนซึ่งมีความต้านทานต่อแรงดันไฟตรงและสัญญาณความถี่ต่ำสูงมากจึงไม่สามารถทำให้มีกระแสไหลผ่านได้ โดยการจำลองการทำงานด้วย Hspice อิมพีแดนซ์ที่พอร์ต์ Y มีค่าเท่ากับ

$$r_Y = 10^{11} \text{ G}\Omega \quad (3.40)$$

### 3.4.4 การวิเคราะห์ห่อิมพีแดนซ์ที่พอร์ต Z

ในการวิเคราะห์ห่อิมพีแดนซ์ที่พอร์ต Z พิจารณาได้จากจุดสัญญาณออกระหว่างขาเกต-ซอสของ M11 และ M12 สามารถทำได้โดยการวิเคราะห์วงจรที่เทียบสัญญาณขนาดเล็กที่ภาคเอาต์พุต ดังรูป 3.10 และป้อนสัญญาณแรงดันอินพุตที่พอร์ต Z ( $v_Z$ ) จากนั้นคำนวณหา  $v_Z/i_Z$



รูปที่ 3.10 วงจรที่เทียบสัญญาณขนาดเล็กในการคำนวณหาค่าอิมพีแดนซ์ที่พอร์ต Z

จากรูปที่ 3.10 โดยอาศัยกฎ Kirchoff's Current Law (KCL) ที่โหนด Z จะได้สมการความสัมพันธ์ระหว่างกระแสและศักดาไฟฟ้าได้ดังนี้

$$(g_{d11} + g_{d12})v_Z + g_{m11}V_7 + g_{m12}V_8 = i_Z \quad (3.41)$$

การวิเคราะห์หาค่าอิมพีแดนซ์ทางเอาต์พุตพอร์ต Z จะพิจารณาเฉพาะกระแสที่ไหลผ่านความต้านทานภายในของ M11 และ M12 จะได้ว่า

$$(g_{d11} + g_{d12})v_Z = i_Z \quad (3.42)$$

ดังนั้นสามารถหาค่าอิมพีแดนซ์ที่พอร์ต Z มีค่าเท่ากับ

$$r_Z = \frac{v_Z}{i_Z} = \frac{1}{(g_{d11} + g_{d12})} \quad (3.43)$$



ที่ Node 1 จะได้ว่า

$$\begin{aligned} & (g_{d1} + g_{d2} + g_o + g_{m1} + g_{m2} + s(C_1 + C_2))V_1 - g_{d1}V_2 - g_{d2}V_3 \\ & - (g_{m1} + sC_1)v_x - (g_{m2} + sC_2)v_y = 0 \end{aligned} \quad (3.44)$$

ที่ Node 2 จะได้ว่า

$$-(g_{m1} + g_{d1})V_1 + (g_{m3} + g_{d1} + s(C_3 + C_4))V_2 + g_{m1}v_x = 0 \quad (3.45)$$

ที่ Node 3 จะได้ว่า

$$\begin{aligned} & -(g_{m2} + g_{d2})V_1 + g_{m4}V_2 + (g_{d2} + g_{d4} + g_{da} + g_{ma} + sC_a)V_3 \\ & - g_{da}V_7 + g_{m2}v_y = 0 \end{aligned} \quad (3.46)$$

ที่ Node 4 จะได้ว่า

$$\begin{aligned} & (g_{d5} + g_{d6} + g_o + g_{m5} + g_{m6} + s(C_5 + C_6))V_4 - g_{d5}V_5 - g_{d6}V_6 \\ & - (g_{m5} + sC_5)v_x - (g_{m6} + sC_6)v_y = 0 \end{aligned} \quad (3.47)$$

ที่ Node 5 จะได้ว่า

$$-(g_{m5} + g_{d5})V_4 + (g_{m7} + g_{d5} + s(C_7 + C_8))V_5 + g_{m5}v_x = 0 \quad (3.48)$$

ที่ Node 6 จะได้ว่า

$$\begin{aligned} & -(g_{m6} + g_{d6})V_4 + g_{m8}V_5 + (g_{d6} + g_{d8} + g_{db} + g_{mb} + sC_b)V_6 \\ & - g_{db}V_8 + g_{m6}v_y = 0 \end{aligned} \quad (3.49)$$

ที่ Node 7 จะได้ว่า

$$\begin{aligned} & -(g_{da} + g_{ma})V_3 + (g_{da} + g_{d13} + g_{d16} + g_{m13} + s(2C_9 + C_{13}))V_7 \\ & - (g_{d13} + g_{d16} + g_{m16})V_8 - g_{m13}V_9 + g_{m16}V_{10} = 0 \end{aligned} \quad (3.50)$$

ที่ Node 8 จะได้

$$\begin{aligned} &-(g_{db} + g_{mb})V_6 + (g_{db} + g_{d13} + g_{d16} + g_{m16} + s(2C_{10} + C_{16}))V_8 \\ &-(g_{d13} + g_{d16} + g_{m13})V_7 + g_{m13}V_9 - g_{m16}V_{10} = 0 \end{aligned} \quad (3.51)$$

ที่ Node 9 จะได้

$$(g_o + g_1 + sC_{13})V_9 - sC_{13}V_7 = 0 \quad (3.52)$$

ที่ Node 10 จะได้

$$(g_o + g_2 + sC_{16})V_{10} - sC_{16}V_8 = 0 \quad (3.53)$$

ที่ Node X จะได้

$$(g_{d9} + g_{d10} + g_{rx} + s(C_1 + C_5))v_x - sC_1V_1 - sC_5V_4 + g_{m9}V_7 + g_{m10}V_8 = 0 \quad (3.54)$$

จากสมการ (3.44) ถึง (3.54) สามารถคำนวณหาค่าอัตราขยายแรงดันที่พอร์ต์ X ต่อพอร์ต์ Y ด้วยการพิจารณาในภาคผนวก ก ในสมการ (ก.2.8) จะได้  $v_x/v_y$  มีค่าประมาณเท่ากับ

$$\frac{v_x}{v_y} \cong \frac{2g_{m2}g_{m9}(g_{da} + g_{ma})}{g_{da}(g_{d2} + g_{d4})(g_{d9} + g_{d10} + g_{rx}) + 2g_{m2}g_{m9}(g_{da} + g_{ma})} \cdot \frac{1}{[1 + s\tau_1][1 + s\tau_2]} \quad (3.55)$$


$$\begin{aligned} \text{โดยที่ } \tau_1 &= \frac{C_9(g_{d9} + g_{d10} + g_{rx})}{2g_{m2}g_{m9}} \\ \tau_2 &= \frac{C_1g_{da}(g_{d2} + g_{d4})}{g_{m2}g_{m9}(g_{da} + g_{ma})} \end{aligned}$$

จากสมการ (3.55) เมื่อแทนค่าพารามิเตอร์จาก Netlist ที่ได้จากการจำลองการทำงานของ วงจรด้วยโปรแกรม Hspice ภายใต้ Process 0.5 $\mu\text{m}$  ของ Alcatel และขนาดของทรานซิสเตอร์ดัง แสดงไว้ในภาคผนวก ข โดยใช้โพลดความต้านทาน  $R_x$  และ  $R_z$  เท่ากับ 500  $\Omega$  จะได้ พารามิเตอร์ดังแสดงไว้ในภาคผนวก ข โดยที่  $g_{m2} = 147.7\mu\text{A/V}$ ,  $g_{m9} = 201.6\mu\text{A/V}$ ,  $g_{d2} = 1.53\mu\text{A/V}$ ,  $g_{d4} = 1.62\mu\text{A/V}$ ,  $g_{d9} = 137.86\text{nA/V}$ ,  $g_{d10} = 137.43\text{nA/V}$ ,  $g_{da} = 118.54\text{nA/V}$ ,

$g_{ma} = 44.76 \mu\text{A/V}$ ,  $C_1 = 7.28 \text{fF}$  และ  $C_9 = 171.7 \text{fF}$  จะเห็นได้ว่าค่าของอัตราขยายแรงดัน  $v_x/v_y$  มีค่าเท่ากับ  $2.66 \times 10^{-12} / (7.49 \times 10^{-16} + 2.66 \times 10^{-12})$  ซึ่งมีค่าประมาณเท่ากับหนึ่ง ซึ่งเป็นไปตามคุณลักษณะของวงจร CCI และ CCII ตามที่กล่าวไว้ข้างต้น นอกจากนี้ยังสังเกตจากสมการได้อีกว่ามีโพลสองค่าทำให้วงจรมีขั้วจำกัดในการตอบสนองทางความถี่อยู่ที่  $f_1 = 1/2\pi\tau_1$  และ  $f_2 = 1/2\pi\tau_2$  โดยที่  $\tau_1$  และ  $\tau_2$  ถูกแสดงไว้ข้างต้น ดังนั้นความถี่  $f_1$  และ  $f_2$  มีค่าเท่ากับ 27.3MHz และ 78GHz ตามลำดับ

### 3.4.6 การวิเคราะห์อัตราส่วนกระแส $i_z/i_x$ และช่วงความถี่ปฏิบัติงาน

ในการคำนวณหาค่าของอัตราส่วนของกระแส  $i_z/i_x$  จะทำในลักษณะเดียวกันกับการวิเคราะห์หา  $v_x/v_y$  โดยจะทำการวิเคราะห์ห้วงจรตัดเทียบสัญญาณขนาดเล็กน้อยของวงจร RRCCII และให้แรงดันที่พอร์ต Y เป็นศูนย์ (ต่อพอร์ต Y ลงกราวด์) ในขณะที่พอร์ต X และ Z ต่อความต้านทาน  $R_X$  และ  $R_Z$  ตามลำดับ เป็นผลให้เกิดกระแส  $i_x$  และ  $i_z$  ไหลผ่านความต้านทานดังรูปที่ 3.12



รูปที่ 3.12 วงจรตัดเทียบสัญญาณขนาดเล็กในการคำนวณหาอัตราส่วนกระแส  $i_z/i_x$

เมื่อพิจารณาที่โหนดต่างๆ โดยอาศัยกฎของ Kirchoff's Current Law (KCL) สามารถสร้างสมการความสัมพันธ์ระหว่างกระแสและศักดาไฟฟ้าได้ดังนี้

ที่ Node 1 จะได้ว่า

$$\begin{aligned} & (g_{d1} + g_{d2} + g_o + g_{m1} + g_{m2} + s(C_1 + C_2))V_1 - g_{d1}V_2 - g_{d2}V_3 \\ & - (g_{m1} + sC_1)v_x = 0 \end{aligned} \quad (3.56)$$

ที่ Node 2 จะได้ว่า

$$-(g_{m1} + g_{d1})V_1 + (g_{m3} + g_{d1} + s(C_3 + C_4))V_2 + g_{m1}v_x = 0 \quad (3.57)$$

ที่ Node 3 จะได้ว่า

$$\begin{aligned} & -(g_{m2} + g_{d2})V_1 + g_{m4}V_2 + (g_{d2} + g_{d4} + g_{da} + g_{ma} + sC_a)V_3 \\ & - g_{da}V_7 = 0 \end{aligned} \quad (3.58)$$

ที่ Node 4 จะได้ว่า

$$\begin{aligned} & (g_{d5} + g_{d6} + g_o + g_{m5} + g_{m6} + s(C_5 + C_6))V_4 - g_{d5}V_5 - g_{d6}V_6 \\ & - (g_{m5} + sC_5)v_x = 0 \end{aligned} \quad (3.59)$$

ที่ Node 5 จะได้ว่า

$$-(g_{m5} + g_{d5})V_4 + (g_{m7} + g_{d5} + s(C_7 + C_8))V_5 + g_{m5}v_x = 0 \quad (3.60)$$

ที่ Node 6 จะได้ว่า

$$\begin{aligned} & -(g_{m6} + g_{d6})V_4 + g_{m8}V_5 + (g_{d6} + g_{d8} + g_{db} + g_{mb} + sC_b)V_6 \\ & - g_{db}V_8 = 0 \end{aligned} \quad (3.61)$$

ที่ Node 7 จะได้ว่า

$$\begin{aligned} & -(g_{da} + g_{ma})V_3 + (g_{da} + g_{d13} + g_{d16} + g_{m13} + s(2C_9 + C_{13}))V_7 \\ & - (g_{d13} + g_{d16} + g_{m16})V_8 - g_{m13}V_9 + g_{m16}V_{10} = 0 \end{aligned} \quad (3.62)$$

ที่ Node 8 จะได้

$$\begin{aligned} &-(g_{db} + g_{mb})V_6 + (g_{db} + g_{d13} + g_{d16} + g_{m16} + s(2C_{10} + C_{16}))V_8 \\ &-(g_{d13} + g_{d16} + g_{m13})V_7 + g_{m13}V_9 - g_{m16}V_{10} = 0 \end{aligned} \quad (3.63)$$

ที่ Node 9 จะได้

$$(g_o + g_1 + sC_{13})V_9 - sC_{13}V_7 = 0 \quad (3.64)$$

ที่ Node 10 จะได้

$$(g_o + g_2 + sC_{16})V_{10} - sC_{16}V_8 = 0 \quad (3.65)$$

ที่ Node X จะได้

$$(g_{d9} + g_{d10} + s(C_1 + C_5))v_x - sC_1V_1 - sC_5V_4 + g_{m9}V_7 + g_{m10}V_8 = -i_x \quad (3.66)$$

ที่ Node Z จะได้

$$(g_{d9} + g_{d10} + g_{rx})V_Z + g_{m11}V_7 + g_{m12}V_8 = 0 \quad (3.67)$$

จากสมการ (3.56) ถึง (3.67) สามารถคำนวณหาค่าอัตราส่วนกระแสระหว่างพอร์ต Z และ พอร์ต X ดังการพิจารณาในภาคผนวก ก ในสมการ (ก.3.9) จะได้  $i_z / i_x$  มีค่าประมาณเท่ากับ

$$\frac{i_z}{i_x} \cong \frac{1}{1 + \frac{g_{da}(g_{d2} + g_{d4})(g_{d9} + g_{d10})}{2g_{m2}g_{m9}(g_{da} + g_{ma})}} \cdot \frac{1}{[1 + s\tau_1][1 + s\tau_2]} \quad (3.68)$$

จากสมการ (3.68) จะเห็นได้หาค่าของอัตราส่วน  $i_z / i_x$  มีค่าประมาณเท่ากับหนึ่ง ทั้งนี้ เพราะว่าเทอม  $\frac{g_{da}(g_{d2} + g_{d4})(g_{d9} + g_{d10})}{2g_{m2}g_{m9}(g_{da} + g_{ma})}$  มีค่าน้อยกว่าหนึ่งมากๆ และยังพบอีกว่ามีโพลอยู่ 2 โพล ทำให้วงจรมีขีดจำกัดในการตอบสนองทางความถี่อยู่ที่  $f_1 = 1/2\pi\tau_1$  และ  $f_2 = 1/2\pi\tau_2$  โดยที่  $\tau_1$  และ  $\tau_2$  มีค่าเดียวกันกับที่แสดงไว้ในสมการ (3.55)

### 3.4.7 การวิเคราะห์แรงดันอินพุทออฟเซต ( $V_{OS}$ )

การวิเคราะห์แรงดันอินพุทออฟเซต จะพิจารณาร่วมกับกระแสเอาต์พุททางพอร์ต Z ( $I_Z$ ) โดยในกรณีของวงจร RRCCII ทางอุดมคตินั้นถ้าพอร์ต Y ไม่มีการป้อนแรงดันอินพุทกระแสที่พอร์ต Z ( $I_Z$ ) มีค่าเท่ากับศูนย์ อย่างไรก็ตาม  $I_Z$  ในทางปฏิบัติมีค่าไม่เท่ากับศูนย์แต่จะมีกระแสออฟเซต ( $I_{OS}$ ) แรงดันอินพุทที่ป้อนเข้าพอร์ต Y แล้วทำให้กระแสออฟเซตที่พอร์ต Z เป็นศูนย์ เรียกว่าแรงดันอินพุทออฟเซต ( $V_{OS}$ )

ในการคำนวณหา  $V_{OS}$  แรงดันที่เกิดจากความแตกต่างของคู่อินพุท ( $V_{ID}$ ) จะถูกใช้เป็นแรงดันอ้างอิงกับแรงดันอินพุทออฟเซตที่เกิดจากความไม่สมมาตรของอุปกรณ์ จากวิธีการคำนวณในภาคผนวก ก  $V_{ID}$  สามารถคำนวณได้จากผลต่างของแรงดันเกตซอสของ M1 กับ M2 และ M5 กับ M6 ดังสมการ (ก.4.2) และ (ก.4.4) ตามลำดับ มีค่าเท่ากับ

$$\begin{aligned} V_{ID} &= V_{GS1} - V_{GS2} \\ &= \sqrt{\frac{2I_{D1}}{K'_n(W/L)_1}} - \sqrt{\frac{2I_{D2}}{K'_n(W/L)_2}} + V_{T1} - V_{T2} \\ &= \Delta V_{TN1} + \frac{(V_{GS} - V_T)_{N1}}{2} \left[ \frac{\Delta S_{N1}}{S_{N1}} - \frac{\Delta I_{N1}}{I_{N1}} \right] \end{aligned} \quad (3.69ก)$$

และ

$$\begin{aligned} V_{ID} &= V_{GS5} - V_{GS6} \\ &= \sqrt{\frac{2I_{D5}}{K'_p(W/L)_5}} - \sqrt{\frac{2I_{D6}}{K'_p(W/L)_6}} + V_{T5} - V_{T6} \\ &= \Delta V_{TP1} + \frac{(V_{GS} - V_T)_{P1}}{2} \left[ \frac{\Delta S_{P1}}{S_{P1}} - \frac{\Delta I_{P1}}{I_{P1}} \right] \end{aligned} \quad (3.69ข)$$

โดยที่

$$\begin{aligned} \Delta V_{TN1} &= V_{T1} - V_{T2}, & \Delta V_{TP1} &= V_{T5} - V_{T6} \\ \Delta I_{N1} &= I_{D1} - I_{D2}, & \Delta I_{P1} &= I_{D5} - I_{D6} \\ I_{N1} &= \frac{I_{D1} + I_{D2}}{2} = \frac{I_{b1}}{2}, & I_{P1} &= \frac{I_{D5} + I_{D6}}{2} = \frac{I_{b2}}{2} \\ \Delta S_{N1} &= (W/L)_1 - (W/L)_2, & \Delta S_{P1} &= (W/L)_5 - (W/L)_6 \\ S_{N1} &= \frac{(W/L)_1 + (W/L)_2}{2}, & S_{P1} &= \frac{(W/L)_5 + (W/L)_6}{2} \\ (V_{GS} - V_T)_{N1} &= \sqrt{\frac{2I_{N1}}{K'_n S_{N1}}}, & (V_{GS} - V_T)_{P1} &= \sqrt{\frac{2I_{P1}}{K'_p S_{P1}}} \end{aligned}$$

ในกรณีที่มีความแตกต่างของแรงดันระหว่างขาเดรนและขาซอสของวงจรถะท่อนกระแส M3, M4 และ M7, M8 โดยกำหนดให้ความแตกต่างดังกล่าวมีค่าเท่ากับ  $V_{LDP}$  และ  $V_{LDN}$  ตามลำดับ จากวิธีการคำนวณในภาคผนวก ก ดังสมการ (ก.4.6) และ (ก.4.8) จะได้  $V_{LDP}$  และ  $V_{LDN}$  ตามลำดับ มีค่าเป็น

$$\begin{aligned} V_{LDP} &= V_{DS3} - V_{DS4} \\ &= \sqrt{\frac{2I_{D3}}{K'_p(W/L)_3}} - \sqrt{\frac{2I_{D4}}{K'_p(W/L)_4}} + V_{T3} - V_{T4} \\ &= \Delta V_{TP2} + \frac{(V_{GS} - V_T)_{P2}}{2} \left[ \frac{\Delta S_{P2}}{S_{P2}} - \frac{\Delta I_{P2}}{I_{P2}} \right] \end{aligned} \quad (3.70)$$

และ

$$\begin{aligned} V_{LDN} &= V_{DS7} - V_{DS8} \\ &= \sqrt{\frac{2I_{D7}}{K'_n(W/L)_7}} - \sqrt{\frac{2I_{D8}}{K'_n(W/L)_8}} + V_{T7} - V_{T8} \\ &= \Delta V_{TN2} + \frac{(V_{GS} - V_T)_{N2}}{2} \left[ \frac{\Delta S_{N2}}{S_{N2}} - \frac{\Delta I_{N2}}{I_{N2}} \right] \end{aligned} \quad (3.71)$$

<p>โดยที่ <math>\Delta V_{TP2} = V_{T3} - V_{T4}</math></p> <p><math>\Delta I_{P2} = I_{D3} - I_{D2}</math></p> <p><math>I_{P2} = \frac{I_{D3} + I_{D2}}{2}</math></p> <p><math>\Delta S_{P2} = (W/L)_3 - (W/L)_3</math></p> <p><math>S_{P2} = \frac{(W/L)_3 + (W/L)_3}{2}</math></p> <p><math>(V_{GS} - V_T)_{P2} = \sqrt{\frac{2I_{P2}}{K'_p S_{P2}}}</math></p>	<p><math>\Delta V_{TN2} = V_{T7} - V_{T8}</math></p> <p><math>\Delta I_{N2} = I_{D7} - I_{D6}</math></p> <p><math>I_{N2} = \frac{I_{D7} + I_{D6}}{2}</math></p> <p><math>\Delta S_{N2} = (W/L)_7 - (W/L)_7</math></p> <p><math>S_{N2} = \frac{(W/L)_7 + (W/L)_7}{2}</math></p> <p><math>(V_{GS} - V_T)_{N2} = \sqrt{\frac{2I_{N2}}{K'_n S_{N2}}}</math></p>
--	---

เนื่องจาก  $I_{D1} = I_{D3}$  และ  $I_{D2} = I_{D4} - I_{Da}$  กับ  $I_{D5} = I_{D7}$  และ  $I_{D6} = I_{D8} - I_{Db}$  ดังนั้น

$$\frac{\Delta I_{N1}}{I_{N1}} = \frac{\Delta I_{P2}}{I_{P2}}$$

และ

$$\frac{\Delta I_{P1}}{I_{P1}} = \frac{\Delta I_{N2}}{I_{N2}} \quad (3.72)$$

จากสมการ (3.70) และ (3.71) จะได้  $\frac{\Delta I_{P2}}{I_{P2}}$  และ  $\frac{\Delta I_{N2}}{I_{N2}}$  เท่ากับ

$$\frac{\Delta I_{P2}}{I_{P2}} = -\frac{2(V_{LDP} - \Delta V_{TP2})}{(V_{GS} - V_T)_{P2}} + \frac{\Delta S_{P2}}{S_{P2}} \quad (3.73)$$

และ

$$\frac{\Delta I_{N2}}{I_{N2}} = -\frac{2(V_{LDN} - \Delta V_{TN2})}{(V_{GS} - V_T)_{N2}} + \frac{\Delta S_{N2}}{S_{N2}} \quad (3.74)$$

จากสมการ (3.72) แทนสมการ (3.73) และ (3.74) ลงในสมการ (3.69ก), (3.69ข), จะได้  $V_{ID}$  มีค่าเป็น

$$V_{ID} = \Delta V_{TN1} + \frac{(V_{GS} - V_T)_{N1}}{2} \left[ \frac{2(V_{LDP} - \Delta V_{TP2})}{(V_{GS} - V_T)_{P2}} - \frac{\Delta S_{P2}}{S_{P2}} + \frac{\Delta S_{N1}}{S_{N1}} \right] \quad (3.75ก)$$

และ

$$V_{ID} = \Delta V_{TP1} + \frac{(V_{GS} - V_T)_{P1}}{2} \left[ \frac{2(V_{LDN} - \Delta V_{TN2})}{(V_{GS} - V_T)_{N2}} - \frac{\Delta S_{N2}}{S_{N2}} + \frac{\Delta S_{P1}}{S_{P1}} \right] \quad (3.75ข)$$

แรงดันเกตซอสของ  $M_a$  ( $V_{GSa}$ ) และ  $M_b$  ( $V_{GSb}$ ) จะมีผลกระทบจากความไม่สมมาตรของวงจรสะท้อนกระแส โดย  $V_{GSa}$  และ  $V_{GSb}$  มีค่าเท่ากับ

$$V_{GSa} = V_{GSa(match)} + V_{LDP}$$

และ

$$V_{GSb} = V_{GSb(match)} + V_{LDN} \quad (3.76)$$

โดยที่  $V_{GSa} = \sqrt{\frac{2I_{Da}}{K'_p(W/L)_a}} + V_{Ta}$

$$V_{GSb} = \sqrt{\frac{2I_{Db}}{K'_n(W/L)_b}} + V_{Tb}$$

$$V_{GSa(match)} = V_{DD} - V_{GS3}$$

$$V_{GSb(match)} = |V_{SS}| - V_{GS7}$$

จากสมการ (3.76) สามารถแสดงความสัมพันธ์ระหว่าง  $V_{LDP}$  และ  $V_{LDN}$  ได้ว่า

$$V_{LDP} = \sqrt{\frac{2I_{Da}}{K'_p(W/L)_a}} - \sqrt{\frac{2I_{Db}}{K'_n(W/L)_b}} + V_{Ta} - V_{Tb} + V_{GS3} - V_{GS7} + V_{LDN} \quad (3.77)$$

โดยใช้ KVL สำหรับแรงดันเกตซอส  $V_{GS}$  ภายในลูปที่ประกอบด้วย M11, M13, M14 และ M15 และลูปแรงดันเกตซอส M12, M16, M17 และ M18 (การออกแบบทำให้ขนาด W/L ของ M14 เท่ากับ M15 ขนาด W/L ของ M17 เท่ากับ M18) เราสามารถคำนวณหากระแส  $I_{D13}$  และ  $I_{D16}$  มีค่าเท่ากับ

$$I_{D13} = (W/L)_{13} \left[ \frac{4I_{b3}}{(W/L)_{14,15}} - 4\sqrt{\frac{I_{b3}I_{D11}}{(W/L)_{11}(W/L)_{14,15}}} + \frac{I_{D11}}{(W/L)_{11}} \right]$$

และ

$$I_{D16} = (W/L)_{16} \left[ \frac{4I_{b4}}{(W/L)_{17,18}} - 4\sqrt{\frac{I_{b4}I_{D12}}{(W/L)_{12}(W/L)_{17,18}}} + \frac{I_{D12}}{(W/L)_{12}} \right] \quad (3.68)$$

ผลจากความไม่เท่ากันของกระแสเดรนของ M11 และ M12 ทำให้เกิดกระแสออฟเซต ( $I_{OS}$ ) ทางเอาต์พุตพอร์ต์ Z มีค่าเท่ากับ

$$I_{OS} = I_{D11} - I_{D12} \quad (3.69)$$

จากสมการ (3.68) และ (3.69) สามารถหาค่ากระแส  $I_{Da}$  (เท่ากับ  $I_{Db}$ ) ในกรณีที่มิมีผลกระทบจากกระแสออฟเซต ( $I_{OS}$ ) มีค่าเป็น

$$\begin{aligned} I_{Da} &= I_{D13} + I_{D16} \\ &= (W/L)_{13} \left[ \frac{4I_{b3}}{(W/L)_{14,15}} - 4\sqrt{\frac{I_{b3}I_{D11}}{(W/L)_{14,15}(W/L)_{11}}} + \frac{I_{D11}}{(W/L)_{11}} \right] \\ &\quad + (W/L)_{16} \left[ \frac{4I_{b4}}{(W/L)_{17,18}} - 4\sqrt{\frac{I_{b4}(I_{D11} - I_{OS})}{(W/L)_{17,18}(W/L)_{12}}} + \frac{I_{D11} - I_{OS}}{(W/L)_{12}} \right] \end{aligned} \quad (3.80)$$

จากสมการ (3.75) (3.77) และ (3.80) และค่านิยามของแรงดันออฟเซต  $V_{OS}$  ที่กล่าวไว้ก่อนหน้านี้อีกคือ  $V_{OS}$  คือ  $V_{ID}$  ที่ทำให้กระแสออฟเซตมีค่าเท่ากับศูนย์ ทำให้  $V_{OS}$  มีค่าเท่ากับ

$$\begin{aligned}
V_{OS} = & \left\{ \Delta V_{TN1} + \frac{(V_{GS} - V_T)_{N1}}{2} \left( \frac{\Delta S_{N1}}{S_{N1}} - \frac{\Delta S_{P2}}{S_{P2}} + \frac{2\Delta V_{TP2}}{(V_{GS} - V_T)_{P2}} \right) + \frac{(V_{GS} - V_T)_{N1}}{(V_{GS} - V_T)_{P2}} \left[ \sqrt{\frac{2I_{Da}}{K'_p(W/L)_a}} \right. \right. \\
& - \sqrt{\frac{2I_{Db}}{K'_n(W/L)_b}} + V_{Ta} - V_{Tb} + V_{GS3} - V_{GS7} + \frac{(V_{GS} - V_T)_{P2}}{2} \left( \frac{\Delta S_{N2}}{S_{N2}} - \frac{\Delta S_{P1}}{S_{P1}} \right. \\
& \left. \left. + \frac{2\Delta V_{TN2}}{(V_{GS} - V_T)_{N2}} - \frac{2\Delta V_{TP1}}{(V_{GS} - V_T)_{P1}} \right) \right] \right\} / \left( 1 - \frac{(V_{GS} - V_T)_{N1}(V_{GS} - V_T)_{N2}}{(V_{GS} - V_T)_{P1}(V_{GS} - V_T)_{P2}} \right) \quad (3.81)
\end{aligned}$$


$$\begin{aligned}
\text{โดยที่ } I_{Da} = I_{Db} &= (W/L)_{13} \left[ \frac{4I_{b3}}{(W/L)_{14,15}} - 4\sqrt{\frac{I_{b3}I_{D11}}{(W/L)_{14,15}(W/L)_{11}}} + \frac{I_{D11}}{(W/L)_{11}} \right] \\
&+ (W/L)_{16} \left[ \frac{4I_{b4}}{(W/L)_{17,18}} - 4\sqrt{\frac{I_{b4}I_{D11}}{(W/L)_{17,18}(W/L)_{12}}} + \frac{I_{D11}}{(W/L)_{12}} \right] \\
(V_{GS} - V_T)_{N1} &= \sqrt{\frac{2I_{N1}}{K'_n S_{N1}}} \quad ; \quad I_{N1} = \frac{I_{D1} + I_{D2}}{2} = \frac{I_{b1}}{2} \\
(V_{GS} - V_T)_{P1} &= \sqrt{\frac{2I_{P1}}{K'_p S_{P1}}} \quad ; \quad I_{P1} = \frac{I_{D5} + I_{D6}}{2} = \frac{I_{b2}}{2} \\
(V_{GS} - V_T)_{N2} &= \sqrt{\frac{2I_{N2}}{K'_n S_{N2}}} \quad ; \quad I_{N2} = \frac{I_{D7} + I_{D6}}{2} = \frac{I_{b2}}{2} \\
(V_{GS} - V_T)_{P2} &= \sqrt{\frac{2I_{P2}}{K'_p S_{P2}}} \quad ; \quad I_{P2} = \frac{I_{D3} + I_{D2}}{2} = \frac{I_{b1}}{2}
\end{aligned}$$

จากสมการ (3.81) จะเห็นได้ว่า  $V_{OS}$  สามารถลดลงได้ 2 วิธี คือ วิธีแรกโดยการควบคุมขบวนการสร้างเพื่อให้มอสทรานซิสเตอร์มีค่าของแรงดันขีดเริ่ม ( $V_T$ ) และขนาด  $W/L$  ให้มีความสมพงษ์ (Match) กันให้มากที่สุด วิธีที่สองทำได้โดยการปรับค่า  $I_{b1}$  หรือ  $I_{b2}$  ตัวใดตัวหนึ่งหรือทั้งสองตัว เพื่อลดค่าแรงดันอินพุตออฟเซต

### 3.4.8 การวิเคราะห์สัญญาณรบกวนทางด้านอินพุต (Input Referred Noise)

ในการออกแบบวงจรแอนาล็อกที่ใช้แหล่งจ่ายไฟต่ำ เราจำเป็นต้องตระหนักถึงขนาดของสัญญาณทางอินพุตที่ป้อนเข้ามา โดยปกติแล้วขนาดเล็กที่สุดของสัญญาณอินพุตควรมีค่ามากกว่าขนาดของสัญญาณรบกวนทางอินพุต โดยปกติสัญญาณรบกวนของมอสทรานซิสเตอร์เกิดจากสัญญาณรบกวนหลัก 2 ชนิดด้วยกัน ได้แก่ Thermal Noise และ Flicker Noise รูปที่ 3.13 แสดงวงจร RRCCII ที่มีแหล่งกำเนิดสัญญาณรบกวนของมอสทรานซิสเตอร์แต่ละตัวแสดงอยู่ในรูปแบบของแรงดัน

จากรูปที่ 3.13 การวิเคราะห์หาสัญญาณรบกวนทางด้านอินพุตพอร์ต Y ทำได้โดยพิจารณาสัญญาณรบกวนของอุปกรณ์ทุกตัวที่ถ่ายโอนไปยังเอาต์พุตของวงจรเป็นสัญญาณรบกวนรวมทางเอาต์พุต จากนั้นทำการถ่ายโอนสัญญาณรบกวนรวมที่เอาต์พุตมายังอินพุตโดยการหารด้วยอัตราขยายของวงจร จากขั้นตอนดังกล่าวเป็นการพิจารณาในกรณีลูปเปิด (Open loop) เนื่องจากวงจร RRCCII ภายในมีการต่อในลักษณะป้อนกลับแบบ unity gain ( $\beta = 1$ ) จึงต้องมีการวิเคราะห์ถึงผลที่อาจมีต่อสัญญาณรบกวนทางอินพุต การคำนวณหาสัญญาณรบกวนขณะลูปเปิดสามารถพิจารณาได้ดังนี้



รูปที่ 3.13 วงจรที่ดัดแปลงสัญญาณรบกวนของวงจร RRCCII

พิจารณาสัญญาณรบกวนที่เกิดจาก M1-M8 จะได้

$$\begin{aligned}
 \bar{I}_{n,out}^2 \Big|_{M1-M8} &= \left[ g_{m1}^2 \bar{V}_{n1}^2 + g_{m2}^2 \bar{V}_{n2}^2 + g_{m3}^2 \bar{V}_{n3}^2 + g_{m4}^2 \bar{V}_{n4}^2 \right] \left[ (1 + g_{ma} (r_{d2} // r_{d4})) r_{da} \right]^2 g_{m9,11}^2 \\
 &\quad + \left[ g_{m5}^2 \bar{V}_{n5}^2 + g_{m6}^2 \bar{V}_{n6}^2 + g_{m7}^2 \bar{V}_{n7}^2 + g_{m8}^2 \bar{V}_{n8}^2 \right] \left[ (1 + g_{mb} (r_{d7} // r_{d8})) r_{db} \right]^2 g_{m10,12}^2 \\
 &= \left[ 2g_{m1}^2 \bar{V}_{n1}^2 + g_{m3}^2 \bar{V}_{n3}^2 + g_{m4}^2 \bar{V}_{n4}^2 \right] r_{o1}^2 g_{mo}^2 \\
 &\quad + \left[ 2g_{m5}^2 \bar{V}_{n5}^2 + g_{m7}^2 \bar{V}_{n7}^2 + g_{m8}^2 \bar{V}_{n8}^2 \right] r_{o1}^2 g_{mo}^2
 \end{aligned} \tag{3.82}$$

โดยที่  $r_{o1} = (1 + g_{ma}(r_{d2} // r_{d4}))r_{da}$ ,  $r'_{o1} = (1 + g_{mb}(r_{d7} // r_{d8}))r_{db}$   
 $g_{m9} = g_{m10} = g_{mo}$

พิจารณาสัญญาณรบกวนที่เกิดจาก M9-M12 จะได้

$$\begin{aligned}\bar{I}_{n,out}^2 \Big|_{M9-M12} &= 2g_{m9,11}^2 \bar{V}_{n9}^2 + 2g_{m10,12}^2 \bar{V}_{n10}^2 \\ &= 2g_{mo}^2 (\bar{V}_{n9}^2 + \bar{V}_{n10}^2)\end{aligned}\quad (3.83)$$

พิจารณาสัญญาณรบกวนที่เกิดจาก Ma และ Mb จะได้

$$\begin{aligned}\bar{I}_{n,out}^2 \Big|_{Ma-Mb} &= \left( \frac{g_{ma}}{1 + g_{ma}(r_{d2} // r_{d4})} \right)^2 r_{o1}^2 g_{mo}^2 \bar{V}_{na}^2 + \left( \frac{g_{mb}}{1 + g_{mb}(r_{d7} // r_{d8})} \right)^2 r_{o1}'^2 g_{mo}^2 \bar{V}_{nb}^2 \\ &= g_{ma}^2 r_{da}^2 g_{mo}^2 \bar{V}_{na}^2 + g_{mb}^2 r_{db}^2 g_{mo}^2 \bar{V}_{nb}^2\end{aligned}\quad (3.84)$$

พิจารณาสัญญาณรบกวนที่เกิดจาก M13 และ M18 จะได้

$$\begin{aligned}\bar{I}_{n,out}^2 \Big|_{M13, M18} &= \left[ \bar{V}_{n13}^2 + \bar{V}_{nX1}^2 + \left( \frac{g_{m16}}{1 + g_{m16}r_{o2}} \right)^2 r_{o1}^2 (\bar{V}_{n16}^2 + \bar{V}_{nX2}^2) \right] g_{m9,11}^2 \\ &\quad + \left[ \bar{V}_{n16}^2 + \bar{V}_{nX2}^2 + \left( \frac{g_{m13}}{1 + g_{m13}r_{o1}} \right)^2 r_{o1}^2 (\bar{V}_{n13}^2 + \bar{V}_{nX1}^2) \right] g_{m10,12}^2 \\ &\cong 2(\bar{V}_{n13}^2 + \bar{V}_{n16}^2 + \bar{V}_{nX1}^2 + \bar{V}_{nX2}^2) g_{mo}^2\end{aligned}\quad (3.85)$$

โดยที่  $\bar{V}_{X1}^2 = \left( \frac{g_{m14}}{1 + g_{m14}(\frac{1}{g_{m15}})} \right)^2 \left( \frac{2}{g_{m14,15}} \right)^2 \bar{V}_{n14}^2 + \left( \frac{g_{m15}}{1 + g_{m15}(\frac{1}{g_{m14}})} \right)^2 \left( \frac{2}{g_{m14,15}} \right)^2 \bar{V}_{n15}^2$   
 $+ g_{mb3}^2 (r_{db3} // \frac{2}{g_{m14,15}})^2 \bar{V}_{nb3}^2$   
 $= \bar{V}_{n14}^2 + \bar{V}_{n15}^2 + \left( \frac{2g_{mb3}}{g_{m14,15}} \right)^2 \bar{V}_{nb3}^2$

$$\begin{aligned}\bar{V}_{X2}^2 &= \left( \frac{g_{m17}}{1 + g_{m17} \left( \frac{1}{g_{m18}} \right)} \right)^2 \left( \frac{2}{g_{m17,18}} \right)^2 \bar{V}_{n17}^2 + \left( \frac{g_{m18}}{1 + g_{m18} \left( \frac{1}{g_{m17}} \right)} \right)^2 \left( \frac{2}{g_{m17,18}} \right)^2 \bar{V}_{n18}^2 \\ &\quad + g_{mb4}^2 \left( r_{db4} // \frac{2}{g_{m17,18}} \right)^2 \bar{V}_{nb4}^2 \\ &= \bar{V}_{n17}^2 + \bar{V}_{n18}^2 + \left( \frac{2g_{mb4}}{g_{m17,18}} \right)^2 \bar{V}_{nb4}^2\end{aligned}$$

วงจรมีสัญญาณรบกวนรวมเป็นกระแสทางเอาต์พุต  $\bar{I}_{n,out}^2 \Big|_{\text{Total}}$  มีค่าเท่ากับ

$$\bar{I}_{n,out}^2 \Big|_{\text{Total}} = \bar{I}_{n,out}^2 \Big|_{\text{M1-M8}} + \bar{I}_{n,out}^2 \Big|_{\text{M9-M12}} + \bar{I}_{n,out}^2 \Big|_{\text{M13, M18}} + \bar{I}_{n,out}^2 \Big|_{\text{Ma, Mb}} \quad (3.86)$$

ดังนั้นสามารถคำนวณหา  $\bar{V}_{n,in}^2$  มีค่าเท่ากับ


$$\bar{V}_{n,in}^2 = \frac{\bar{I}_{n,out}^2 \Big|_{\text{Total}}}{G_m^2} \quad (3.87)$$

ค่าทรานคอนดักแตนซ์ของวงจร ( $G_m$ ) สามารถคำนวณได้จากอัตราส่วนกระแสเอาต์พุตกับแรงดันอินพุตซึ่งมีค่าเท่ากับ  $2g_{m1}g_{m9}r_{o1}$  ดังนั้น  $\bar{V}_{n,in}^2$  มีค่าเท่ากับ


$$\begin{aligned}\bar{V}_{n,in}^2 &= \frac{\bar{V}_{n1}^2}{2} + \frac{\bar{V}_{n5}^2}{2} + \frac{1}{4} \left( \left( \frac{g_{m3}}{g_{m1}} \right)^2 (\bar{V}_{n3}^2 + \bar{V}_{n7}^2) + \left( \frac{g_{m4}}{g_{m1}} \right)^2 (\bar{V}_{n4}^2 + \bar{V}_{n8}^2) \right) \\ &\quad + \frac{(V_{n9}^2 + V_{n10}^2)}{2g_{m1}^2 r_{o1}^2} + \frac{(\bar{V}_{n13}^2 + \bar{V}_{n16}^2 + \bar{V}_{nX1}^2 + \bar{V}_{nX2}^2)}{2g_{m1}^2 r_{o1}^2} + \frac{1}{4} \left( \frac{g_{ma}}{(1 + g_{ma}(r_{d2} // r_{d4}))g_{m1}} \right)^2 (V_{na}^2 + V_{nb}^2) \\ &\cong \frac{\bar{V}_{n1}^2}{2} + \frac{\bar{V}_{n5}^2}{2} + \frac{1}{4} \left( \left( \frac{g_{m3}}{g_{m1}} \right)^2 (\bar{V}_{n3}^2 + \bar{V}_{n7}^2) + \left( \frac{g_{m4}}{g_{m1}} \right)^2 (\bar{V}_{n4}^2 + \bar{V}_{n8}^2) \right) \quad (3.88)\end{aligned}$$

สมการ (3.88) เป็นสัญญาณรบกวนทางอินพุตพอร์ต Y ในขณะรูปเปิด สำหรับการวิเคราะห์สัญญาณรบกวนทางด้านอินพุตของวงจรที่มีอัตราขยาย  $a_o$  (รูป 3.14 ก) แบบรูปปิด (รูป 3.14 ข) ที่มีการป้อนกลับแบบ unity gain ทำได้โดยลัดวงจรทางด้านอินพุตลงกราวด์ ( $V_{in} = 0$ ) จากนั้นสามารถพิจารณาสัญญาณรบกวนทางเอาต์พุตได้ดังสมการ


$$V_{out} = (V_{n,in} - V_{out}) a_o \quad (3.89)$$



(ก)



(ข)



(ค)

รูปที่ 3.14 บล็อกไดอะแกรมสัญญาณรบกวนทางอินพุตและเอาต์พุต

(ก) กรณีรูปเปิด

(ข) กรณีรูปปิด

(ค) การถ่ายโอนสัญญาณรบกวนทางอินพุตในรูปแบบ ข มายังอินพุตของวงจร RRCCII

จากสมการ (3.89) จะได้อัตราขยายสัญญาณรบกวน มีค่าเป็น

$$\frac{V_{out}}{V_{n,in}} = \frac{a_o}{1+a_o} \quad (3.90)$$

จากสมการ (3.90) เห็นได้ว่าการป้อนกลับแบบ unity gain ทำให้สัญญาณรบกวนทางด้านอินพุตแบบรูปเปิด ( $V_{n,in}$ ) เท่ากับสัญญาณรบกวนทางด้านอินพุตแบบรูปปิด ( $V_{n,i}$ ) เนื่องจากสัญญาณรบกวนหลักของมอสทรานซิสเตอร์เกิดจาก Thermal Noise และ Flicker Noise หรือ

$$\bar{V}_n^2 = 4kT \frac{2}{3g_m} + \frac{K}{C_{ox}(W.L)f}$$

ดังนั้นโดยการแทนค่า  $\bar{V}_n^2$  ดังกล่าวลงในสมการ (3.88) ให้  $g_{m1} = g_{m5} = g_m$ ,  $g_{m3} = g_{m7}$  และ  $g_{m4} = g_{m8}$  จะได้สัญญาณรบกวนทางด้านอินพุตเป็น

$$\begin{aligned} \bar{V}_{n,i}^2 \cong & \left[ \frac{8kT}{3} \left[ \frac{1}{g_m} + \frac{g_{m3}}{2g_m^2} + \frac{g_{m4}}{2g_m^2} \right] + \left[ \frac{1}{(WL)_1} + \frac{1}{4} \left( \frac{g_{m3}}{g_m} \right)^2 \frac{1}{(WL)_7} \right. \right. \\ & \left. \left. + \frac{1}{4} \left( \frac{g_{m4}}{g_m} \right)^2 \frac{1}{(WL)_8} \right] \frac{K_N}{C_{OX}f} + \left[ \frac{1}{(WL)_5} + \frac{1}{4} \left( \frac{g_{m3}}{g_m} \right)^2 \frac{1}{(WL)_3} \right. \right. \\ & \left. \left. + \frac{1}{4} \left( \frac{g_{m4}}{g_m} \right)^2 \frac{1}{(WL)_4} \right] \frac{K_P}{C_{OX}f} \right] \quad (3.91) \end{aligned}$$

โดยที่  $k$  = ค่าคงที่ Boltzmann  
 $T$  = อุณหภูมิ (°K)  
 $K_{N,P}$  = สัมประสิทธิ์ สัญญาณรบกวนฟลิคเกอร์ ( $V^2.F$ )  
 $f$  = ความถี่ (Hz)

### 3.5 ผลการทดลองโดยการเลียนแบบการทำงานของวงจรรด้วยโปรแกรม Hspice

ในการนำเสนอหลักการใหม่ที่ใช้ออกแบบวงจร RRCCII เพื่อนำไปสร้างเป็นวงจรรวมนั้น เมื่อได้ทำการออกแบบวงจรตามหลักการดังกล่าวแล้ว จะต้องทำการวิเคราะห์และทดลองการทำงานของวงจร เพื่อทดสอบและนำผลการจำลองการทำงานที่ได้มายืนยันว่าวงจรที่ได้ออกแบบขึ้นมานั้นสามารถทำงานได้ตามหลักการที่ได้เสนอไว้ข้างต้นและให้คุณสมบัติของวงจรเป็นไปตามที่ได้คาดหมายเอาไว้ในการวิเคราะห์ทางทฤษฎี สำหรับการวิเคราะห์การทำงานของวงจรในทางปฏิบัติสามารถกระทำได้ 2 วิธี คือ วิธีแรกโดยการทดลองต่อวงจรจริงกล่าวคือนำอุปกรณ์แต่ละตัวต่อลงบนโปรโตบอร์ดแล้วทำการทดลอง และวิธีที่สองโดยการวิเคราะห์ด้วยการเลียนแบบการทำงานของวงจรโดยใช้โปรแกรมคอมพิวเตอร์


การวิเคราะห์การทำงานของวงจรทั้งสองวิธีที่ได้กล่าวมานั้น ต่างก็เป็นการทดสอบเพื่อยืนยันว่าวงจรที่ได้ถูกออกแบบขึ้นมาสามารถใช้งานได้ตามหลักการที่ได้นำเสนอและมีคุณสมบัติของวงจรเป็นไปตามการวิเคราะห์คุณสมบัติของวงจรในทางทฤษฎี สำหรับวิธีแรกที่เป็นการต่อวงจรจริงลงบนโปรโตบอร์ดนั้นจะมีผลกระทบจากความจุไฟฟ้าสถิตที่เกิดจากโปรโตบอร์ด ทำให้ผลการทดลองที่ได้โดยเฉพะอย่างยิ่งผลการทดลองที่เกี่ยวข้องกับผลตอบสนองทางความถี่มีความคลาดเคลื่อนไปจากความเป็นจริงได้ เงื่อนไขอีกประการหนึ่งที่ทำให้การต่อวงจรจริงไม่เหมาะสมคือ ขนาดของอุปกรณ์ที่ไม่สามารถหาได้กับอุปกรณ์ สำหรับวงจร RRCCII นี้ จากเหตุผลดังกล่าวทำให้วิธีที่สองเป็นทางเลือกที่เหมาะสมกว่าเพราะไม่มีผลกระทบจากความจุไฟฟ้าสถิตที่เกิดจากโปรโตบอร์ดและยังสามารถกำหนดขนาดของอุปกรณ์ได้ตามที่ต้องการ จากเหตุผลดังกล่าววงจร RRCCII จึงทำการวิเคราะห์ด้วยการเลียนแบบการทำงานโดยใช้โปรแกรมคอมพิวเตอร์

ในวิทยานิพนธ์ฉบับนี้จะใช้โปรแกรม Hspice ซึ่งเป็นโปรแกรมสำเร็จรูปที่ใช้ในการวิเคราะห์และเลียนแบบการทำงานของวงจรริเล็กทรอนิกส์ที่ใช้ในอุตสาหกรรม การจำลองการทำงานของวงจร RRCCII จะใช้โมเดลพารามิเตอร์ของบริษัท Alcatel(0.5um) ซึ่งเป็นบริษัทหนึ่งที่สามารถผลิตวงจรจากแผ่นเวเฟอร์ โดยนำพารามิเตอร์ดังกล่าวมาจำลองการทำงานในระดับ 2 ซึ่งรวมผลต่าง ๆ ที่มากับมอสทรานซิสเตอร์วิเคราะห์วงจรแอนาล็อกที่มีความซับซ้อน โมเดลพารามิเตอร์ที่ใช้ในการวิเคราะห์โดยการเลียนแบบการทำงานของวงจรมันแสดงไว้ในภาคผนวก ข

สำหรับการทดลองโดยการเลียนแบบการทำงานของวงจรจะใช้แหล่งจ่ายไฟ  $V_{DD}$  และ  $V_{SS}$  เท่ากับ  $+1.1$  โวลต์ และ  $-1.1$  โวลต์ ตามลำดับ กระแสไบอัสคงที่  $I_{b1}$  และ  $I_{b2}$  มีค่าเท่ากับ  $35\mu\text{A}$   $I_{b3}$  และ  $I_{b4}$  มีค่าเท่ากับ  $4.5\mu\text{A}$  และ  $4.8\mu\text{A}$  ตามลำดับ

### 3.5.1 ช่วงปฏิบัติงานของแรงดันทางด้านอินพุต-เอาต์พุต และความสามารถในการขับกระแสที่พอร์ต X และ Z


การทดลองช่วงปฏิบัติงานแรงดันที่พอร์ต Y, X และ Z สามารถทำได้โดยการต่อวงจร RRCCII ดังแสดงในรูปที่ 3.15




รูปที่ 3.15 วงจรทดลองช่วงปฏิบัติงานแรงดันของวงจร RRCCII

ที่พอร์ต์ X และ Z ต่อกับโหลดตัวต้านทาน  $1k\Omega$  ในขณะที่พอร์ต์ Y ป้อนสัญญาณแรงดันอินพุตตั้งแต่  $-1$  โวลต์ ถึง  $1$  โวลต์ รูปที่ 3.16 และ 3.17 แสดงผลการจำลองการทำงานช่วงปฏิบัติงานแรงดันที่พอร์ต์ X และ Z ตามลำดับ จากผลการทดลองจะเห็นได้ว่ามีความเป็นเชิงเส้นตลอดช่วง  $\pm 1$  โวลต์


รูปที่ 3.18 และรูปที่ 3.19 แสดงการทดลองความสามารถในการขับโหลดที่พอร์ต์ X และ Z ตามลำดับ ที่พอร์ต์ X และ Z ต่อตัวต้านทาน  $R_x$  และ  $R_z$  มีค่าเท่ากับ  $1k\Omega$  ในขณะที่พอร์ต์ Y ป้อนแรงดันตั้งแต่  $-1.1$  โวลต์ ถึง  $1.1$  โวลต์ และวัดค่าแรงดันที่พอร์ต์ X ( $V_x$ ) และ Z ( $V_z$ ) ต่อจากนั้นทดลองแบบเดียวกันโดยการเปลี่ยนค่าความต้านทาน  $R_x$  และ  $R_z$  ให้มีค่าเท่ากับ  $500\Omega$  และ  $250\Omega$  ตามลำดับ




รูปที่ 3.16 ช่วงปฏิบัติงานแรงดันทางอินพุตพอร์ต์ X



รูปที่ 3.17 ช่วงปฏิบัติงานแรงดันทางเอาต์พุตพอร์ต Z



รูปที่ 3.18 ผลการจำลองการทำงานความสามารถในการขับโหลดที่พอร์ต X




รูปที่ 3.19 ผลการจำลองการทำงานความสามารถในการขับโหลดที่พอร์ต Z

เปรียบเทียบรูปที่ 3.17 และ 3.18 พบว่าค่ากระแส  $i_x$  และ  $i_z$  เท่ากันและมีทิศเดียวกัน ที่ โหลดความต้านทาน  $250\Omega$  สามารถหาค่าความสามารถในการจ่ายกระแสสูงสุดได้เท่ากับ  $3.6\text{mA}$  แสดงให้เห็นว่าวงจร RRCCII สามารถขับโหลดความต้านทานตั้งแต่  $278\Omega$  ขึ้นไปโดยที่วงจรยังคง มีความเป็นเชิงเส้นและมีความเที่ยงตรงตลอดช่วงการเปลี่ยนแปลงค่าแรงดันอินพุท

### 3.5.2 อิมพีแดนซ์ที่พอร์ต X


การทดลองวัดค่าอิมพีแดนซ์ที่พอร์ต X สามารถทำได้โดยการต่อวงจร RRCCII (วงจร แบบ small signal แสดงไว้ในหัวข้อ 3.4.2) ดังแสดงในรูปที่ 3.20



รูปที่ 3.20 วงจรทดลองวัดค่าอิมพีแดนซ์ที่พอร์ต X

ที่พอร์ต์ Y ต่อกราวด์ ที่พอร์ต์ X ป้อนแรงดัน  $V_X$  ตั้งแต่  $-1$  โวลต์ ถึง  $1$  โวลต์ ทำให้มีค่ากระแสต่าง ๆ เกิดขึ้นจากค่าความต้านทานภายในที่พอร์ต์ X ( $r_X$ ) อันเนื่องมาจากการเปลี่ยนแปลงของค่าแรงดัน  $V_X$  ดังนั้นอิมพีแดนซ์ที่พอร์ต์ X สามารถหาได้จากอัตราส่วนของ  $|\Delta V_X / \Delta I(V_X)|$  ผลการจำลองการทำงานแสดงดังรูปที่ 3.21


จากรูปที่ 3.21 ค่าอิมพีแดนซ์ที่พอร์ต์ X ได้จากอัตราส่วน  $|\Delta V_X / \Delta I(V_X)|$  ที่  $V_X$  จาก  $0$  ถึง  $0.2V$  หรือ  $\Delta V_X$  เท่ากับ  $0.2V$  อ่านค่า  $\Delta I(V_X)$  ได้เท่ากับ  $1.5A$  ดังนั้นจะได้คิมพีแดนซ์ที่พอร์ต์ X มีค่าเท่ากับ  $0.133\Omega$  เป็นไปตามผลการวิเคราะห์ในทางทฤษฎีที่ได้คาดหมายเอาไว้ในหัวข้อ 3.4.2 ดังสมการ (3.39) ซึ่งมีค่าอิมพีแดนซ์เป็น  $0.139\Omega$  แตกต่างจากผลการจำลองการทำงานประมาณ  $4.5\%$



รูปที่ 3.21 ผลการจำลองการทำงานของอิมพีแดนซ์ที่พอร์ต์ X


### 3.5.3 อิมพีแดนซ์ที่พอร์ต์ Y

การทดลองวัดค่าอิมพีแดนซ์ที่พอร์ต์ Y สามารถทำได้โดยการต่อวงจร RRCCII ดังแสดงในรูปที่ 3.22



รูปที่ 3.22 วงจรทดลองวัดค่าอิมพีแดนซ์ที่พอร์ต Y


ที่พอร์ต Y ป้อนแรงดัน  $V_Y$  ตั้งแต่  $-1$  โวลต์ ถึง  $1$  โวลต์ อย่างไรก็ตามที่พอร์ต Y หรือ ขาเกต (Gate) ของมอสทรานซิสเตอร์ภายในสร้างขึ้นจากฉนวนซิลิกอนไดออกไซด์ ( $\text{SiO}_2$ ) กั้นกระแสดีซี (DC Current) ส่งผลให้ไม่มีกระแสไหลผ่าน และค่าอิมพีแดนซ์ที่พอร์ต Y ( $r_Y$ ) หาได้จากอัตราส่วนของ  $|\Delta V_Y / \Delta I(V_Y)|$  รูปที่ 3.23 แสดงผลการจำลองการทำงานของวงจรในรูปที่ 3.22 จะเห็นได้ว่ามีกระแสไหลผ่านพอร์ต Y น้อยมาก ด้วยเหตุผลดังกล่าวค่าอิมพีแดนซ์ที่พอร์ต Y จึงมีค่าสูงมาก



รูปที่ 3.23 ผลการจำลองการทำงานของอิมพีแดนซ์ที่พอร์ต Y


### 3.5.4 อิมพีแดนซ์ที่พอร์ต Z

การทดลองวัดค่าอิมพีแดนซ์ที่พอร์ต Z สามารถทำได้โดยการต่อวงจร RRCCII (วงจรแบบ small signal แสดงไว้ในหัวข้อ 3.4.4) ดังแสดงในรูปที่ 3.24



รูปที่ 3.24 วงจรทดลองวัดค่าอิมพีแดนซ์ที่พอร์ต Z

ที่พอร์ต Y ต่อกราวด์ ที่พอร์ต Z ป้อนแรงดัน  $V_Z$  ตั้งแต่  $-1$  โวลต์ ถึง  $1$  โวลต์ ทำให้มีค่ากระแสต่างๆ เกิดขึ้น ค่าความต้านทานภายในที่พอร์ต Z สามารถหาได้จากอัตราส่วนของ  $|\Delta V_Z / \Delta I(V_Z)|$  ผลการจำลองการทำงานแสดงดังรูปที่ 3.25




รูปที่ 3.25 ผลการจำลองการทำงานของอิมพีแดนซ์ที่พอร์ต Z

จากรูปที่ 3.25 ค่าอิมพีแดนซ์ที่พอร์ต Z ได้จากอัตราส่วน  $|\Delta V_Z / \Delta I(V_Z)|$  ที่  $V_Z$  จาก 0 ถึง 0.2V หรือ  $\Delta V_Z$  เท่ากับ 0.2V อ่านค่า  $\Delta I(V_Z)$  ได้เท่ากับ 55nA ดังนั้นจะได้อิมพีแดนซ์ที่พอร์ต Z มีค่าเท่ากับ  $3.6363\text{M}\Omega$  ซึ่งสอดคล้องกับผลการวิเคราะห์ในทางทฤษฎีที่ได้กล่าวมาเอาไว้ในหัวข้อ 3.4.4 ดังสมการ (3.43) โดยมีค่าเท่ากับ  $3.6337\text{M}\Omega$  ซึ่งแตกต่างจากการจำลองการทำงานประมาณ 0.072%


### 3.5.5 อัตราขยายแรงดัน $v_X/v_Y$ และช่วงความถี่ปฏิบัติงาน

การทดลองวัดอัตราขยายแรงดัน ( $v_X/v_Y$ ) สามารถทำได้โดยการต่อวงจร RRCCII ดังแสดงในรูปที่ 3.26



รูปที่ 3.26 วงจรทดลองวัดค่าอัตราขยายแรงดัน  $v_X/v_Y$

ที่พอร์ต์ Y ป้อนสัญญาณแรงดัน 1 โวลต์ ที่พอร์ต์ X ต่อโหลดความต้านทาน  $R_X=0.5\text{k}\Omega$  และที่พอร์ต์ Z ต่อโหลดความต้านทาน  $R_Z=0.5\text{k}\Omega$  เช่นเดียวกัน ซึ่งเป็นการทดสอบที่ความสามารถจ่ายกระแสสูงสุด 2mA (0.3%THD) จากนั้นทำการวัดค่าอัตราขยายแรงดัน  $v_X/v_Y$  รูปที่ 3.27 แสดงผลการจำลองของวงจรในรูปที่ 3.26




รูปที่ 3.27 ผลการจำลองการทำงานของอัตราขยายแรงดัน  $v_X/v_Y$

จากรูปที่ 3.27 จะเห็นได้ว่าค่าแรงดันที่พอร์ต X ( $v_X$ ) มีค่าเท่ากับแรงดันที่พอร์ต Y ( $v_Y$ ) หรือมีค่าอัตราขยายแรงดัน  $v_X/v_Y$  เท่ากับหนึ่ง หรือ 0dB ตั้งแต่ความถี่เท่ากับศูนย์จนถึง 28.5MHz (ที่ -3dB) ผลการจำลองการทำงานที่ได้นี้สอดคล้องกับคุณสมบัติของวงจรในทางทฤษฎีในหัวข้อ 3.4.5 ดังแสดงในสมการ (3.55) ความถี่คัทออฟมีค่าเท่ากับ 27.93MHz ซึ่งแตกต่างจากผลการจำลองการทำงานประมาณ 2% เพราะค่าที่ใช้ในการคำนวณเป็นค่าประมาณตัวเลขและค่าที่ได้จากผลทดลองเป็นการอ่านค่าจากรูปซึ่งเป็นค่าประมาณเช่นกัน

### 3.5.6 อัตราส่วนกระแส $i_Z/i_X$ และช่วงความถี่ปฏิบัติงาน


การทดลองหาอัตราส่วนกระแส  $i_Z/i_X$  สามารถทำได้โดยการต่อวงจร RRCCII ดังแสดงในรูปที่ 3.28



รูปที่ 3.28 วงจรทดลองวัดค่าอัตราส่วนกระแส  $i_Z/i_X$

ที่พอร์ต X ป้อนแหล่งจ่ายกระแสเท่ากับ 2mA ที่พอร์ต Z ต่อค่าความต้านทาน  $R_Z$  ค่าอัตราส่วนกระแสสามารถหาได้จากค่าอัตราส่วนของกระแสไหลผ่าน  $R_Z$  ( $i_Z$ ) และกระแสที่พอร์ต X ( $i_X$ ) จากนั้นวัดค่า  $i_Z/i_X$  รูปที่ 3.29 แสดงผลการจำลองการทำงานอัตราส่วนกระแส  $i_Z/i_X$


จากรูปที่ 3.29 เห็นได้ว่าค่าอัตราส่วนกระแส  $i_Z/i_X$  ของวงจรมีค่าเท่ากับ 1 หรือ 0dB ตั้งแต่ความถี่เท่ากับศูนย์จนถึงความถี่คัทออฟที่ 28.5MHz(-3dB) ผลการจำลองการทำงานที่ได้นี้สอดคล้องกับคุณสมบัติของวงจรในทางทฤษฎีในหัวข้อ 3.4.6 ดังแสดงในสมการ (3.68) ความถี่คัทออฟมีค่าเท่ากับ 27.93MHz ซึ่งแตกต่างจากผลการจำลองการทำงานประมาณ 2% เพราะค่าที่ใช้ในการคำนวณเป็นค่าประมาณตัวเลขและค่าที่ได้จากผลทดลองเป็นการอ่านค่าจากรูปซึ่งเป็นค่าประมาณเช่นกัน



รูปที่ 3.29 ผลการจำลองการทำงานของอัตราส่วนกระแส  $i_z/i_x$

### 3.5.7 แรงดันอินพุทออฟเซต ( $V_{os}$ )


ในการทดลองวัดค่าแรงดันอินพุทออฟเซต พิจารณาได้ว่าในวงจรเกิดแรงดันอินพุทออฟเซตทำให้ค่ากระแสที่พอร์ต Z ( $I_Z$ ) ไม่เท่ากับศูนย์ ดังนั้นวิธีทดลองหาค่าแรงดันอินพุทออฟเซตทำได้โดยการป้อนแรงดันเข้าที่พอร์ต Y แล้วทำการปรับค่าแรงดันดังกล่าวจนกระแสที่พอร์ต Z มีค่าเท่ากับศูนย์ ค่าแรงดันที่ได้จะเป็นค่าแรงดันอินพุทออฟเซตของวงจร การทดลองสามารถกระทำได้โดยต่อวงจร RRCCII ดังรูปที่ 3.30




รูปที่ 3.30 วงจรทดลองวัดค่าแรงดันอินพุทออฟเซต

รูปที่ 3.31 และ 3.32 แสดงผลการจำลองการทำงานที่ได้จากการต่อวงจรในรูปที่ 3.30 โดยให้แรงดันที่พอร์ต Y มีค่าตั้งแต่  $-10\mu\text{V}$  ถึง  $10\mu\text{V}$  ที่พอร์ต Z ต่อลงกราวด์ สำหรับวัดค่ากระแสของเฟสที่เกิดจากแรงดันอินพุตของเฟส ขั้นตอนแรกในขณะที่ย้อนแรงดันที่พอร์ต Y ให้ปรับค่ากระแสไบอัส  $I_{b1}$  (ปรับแหล่งจ่ายกระแสภายนอก) ให้มีค่าเท่ากับ  $34.950\mu\text{A}$ ,  $34.975\mu\text{A}$  และ  $35.000\mu\text{A}$  ตามลำดับ (กระแสไบอัส  $I_{b2}$ ,  $I_{b3}$  และ  $I_{b4}$  มีค่าคงที่เท่ากับ  $35\mu\text{A}$ ,  $4.5\mu\text{A}$  และ  $4.8\mu\text{A}$  ตามลำดับ) ผลการจำลองการทำงานแสดงดังรูปที่ 3.31 ขั้นตอนที่สองทำเช่นเดียวกันโดยปรับค่ากระแสไบอัส  $I_{b2}$  (ปรับแหล่งจ่ายกระแสภายนอก) มีค่าเท่ากับ  $35.000\mu\text{A}$ ,  $35.025\mu\text{A}$  และ  $35.050\mu\text{A}$  ตามลำดับ (กระแสไบอัส  $I_{b1}$ ,  $I_{b3}$  และ  $I_{b4}$  มีค่าคงที่เท่ากับ  $35\mu\text{A}$ ,  $4.5\mu\text{A}$  และ  $4.8\mu\text{A}$  ตามลำดับ) ผลการจำลองการทำงานแสดงดังรูปที่ 3.32


ขั้นตอนที่สามทำแบบเดียวกันแต่ให้ปรับค่ากระแสไบอัส  $I_{b3}$  มีค่าเท่ากับ  $4.0\mu\text{A}$ ,  $4.5\mu\text{A}$  และ  $5.0\mu\text{A}$  ตามลำดับ (กระแสไบอัส  $I_{b1}$ ,  $I_{b2}$  และ  $I_{b4}$  มีค่าคงที่เท่ากับ  $35\mu\text{A}$ ,  $35\mu\text{A}$  และ  $4.8\mu\text{A}$  ตามลำดับ) โดยปรับค่าแรงดันไบอัส  $V_{b3}$  ที่ขาเกทของมอสทรานซิสเตอร์ Mb3 ขั้นตอนสุดท้ายทำได้โดยการปรับค่ากระแสไบอัส  $I_{b4}$  มีค่าเท่ากับ  $4.3\mu\text{A}$ ,  $4.8\mu\text{A}$  และ  $5.3\mu\text{A}$  ตามลำดับ (กระแสไบอัส  $I_{b1}$ ,  $I_{b2}$  และ  $I_{b3}$  มีค่าคงที่เท่ากับ  $35\mu\text{A}$ ,  $35\mu\text{A}$  และ  $4.5\mu\text{A}$  ตามลำดับ) โดยปรับค่าแรงดันไบอัส  $V_{b4}$  ที่ขาเกทของมอสทรานซิสเตอร์ Mb4 ผลการจำลองการทำงานแสดงดังรูปที่ 3.33 และ 3.34 ตามลำดับ




รูปที่ 3.31 แรงดันอินพุตของเฟสที่เกิดจากการปรับค่ากระแสไบอัส  $I_{b1}$



รูปที่ 3.32 แรงดันอินพุตออฟเซตจากการปรับค่ากระแสไบอัส  $I_{b2}$



รูปที่ 3.33 แรงดันอินพุตออฟเซตจากการปรับค่ากระแสไบอัส  $I_{b3}$




รูปที่ 3.34 แรงดันอินพุตออฟเซตจากการปรับค่ากระแสไบอัส  $I_{b4}$

จากรูปที่ 3.31 และ 3.32 แสดงให้เห็นว่ากระแสไบอัส  $I_{b1}$  และ  $I_{b2}$  มีผลต่อการควบคุมค่าแรงดันอินพุตออฟเซตโดยสามารถพิจารณาได้จากสมการ (3.81) ตัวแปร  $I_{b1}$  และ  $I_{b2}$  อยู่ในลักษณะของผลต่าง ดังนั้นการปรับเปลี่ยนค่ากระแสไบอัส  $I_{b1}$  หรือ  $I_{b2}$  สามารถลดค่าแรงดันอินพุตออฟเซตลงให้มีค่าเข้าใกล้ศูนย์ได้ โดยอาศัยหลักการดังกล่าวผู้ใช้สามารถปรับแต่งแรงดันอินพุตออฟเซตได้โดยการปรับกระแสไบอัส  $I_{b1}$  หรือ  $I_{b2}$  ตัวใดตัวหนึ่งหรือทั้งสองตัว ผลการจำลองการทำงานแสดงให้เห็นได้ว่าค่าของแรงดันอินพุตออฟเซตของวงจรสายพานกระแสตามรูปที่ 3.8 มีค่าเพิ่มขึ้นหรือลดลงขึ้นอยู่กับค่ากระแสไบอัส  $I_{b1}$  และ  $I_{b2}$  โดยขณะที่  $I_{b1}$  เท่ากับ  $I_{b2}$  มีค่าเท่ากับ 35uA แรงดันอินพุตที่ทำให้กระแสเอาต์พุตพอร์ต Z เท่ากับศูนย์มีค่าเท่ากับ -56nV เมื่อทดลองปรับค่ากระแสไบอัส  $I_{b1} = 34.975\mu\text{A}$  ( $I_{b2} = 35\mu\text{A}$ ) หรือ  $I_{b2} = 35.025\mu\text{A}$  ( $I_{b1} = 35\mu\text{A}$ ) แรงดันอินพุตออฟเซตของวงจรจะเปลี่ยนแปลงโดยมีค่าเท่ากับ 118nV จากรูปที่ 3.33 และ 3.34 การปรับกระแสไบอัส  $I_{b3}$  และ  $I_{b4}$  ให้มีค่าดังกล่าวไม่มีผลต่อการปรับปรุงแรงดันอินพุตออฟเซต โดยอ่านค่าแรงดันอินพุตออฟเซตมีค่าเท่ากับ -2.5uV ค่าเดียวกันนั้น ผลการจำลองการทำงานดังกล่าวจึงสอดคล้องกับผลที่คาดหมายไว้ในการวิเคราะห์ทางทฤษฎีในหัวข้อ 3.4.7 ดังสมการ (3.81)


### 3.5.8 สัญญาณรบกวนทางด้านอินพุท (Input Referred Noise)

การทดลองวัดค่าสัญญาณรบกวน สามารถทำได้โดยการต่อวงจร RRCCII ดังแสดงในรูปที่ 3.35



รูปที่ 3.35 วงจรทดลองวัดสัญญาณรบกวนทางด้านอินพุท

ที่พอร์ต Y ต่อแหล่งจ่าย  $V_Y$  ในขณะที่พอร์ต X และ Z ไม่ได้ต่ออะไรทั้งสิ้น แล้วทำการอ่านค่าสัญญาณรบกวนที่พอร์ต Y นี้ ได้จากคำสั่ง Noise ใน spice โดยอ้างอิงมาจากเอาต์พุทพอร์ต Z มายังอินพุทพอร์ต Y ผลการจำลองการทำงานแสดงไว้ดังรูปที่ 3.36




รูปที่ 3.36 สัญญาณรบกวนทางอินพุทพอร์ต Y

จากรูปที่ 3.36 จะเห็นได้ว่าที่ความถี่ 10kHz และ 100kHz สัญญาณรบกวนทางอินพุทพอร์ต์ Y มีค่าเท่ากับ  $17.42\text{nV}/\sqrt{\text{Hz}}$  และ  $16.19\text{nV}/\sqrt{\text{Hz}}$  ซึ่งสอดคล้องกับการวิเคราะห์ในทางทฤษฎีในหัวข้อ 3.4.8 สมการ (3.91) ซึ่งมีค่า  $17\text{nV}/\sqrt{\text{Hz}}$  และ  $16.1\text{nV}/\sqrt{\text{Hz}}$  ตามลำดับ ซึ่งแตกต่างจากการจำลองการทำงานประมาณ 2.4% และ 0.55% ตามลำดับ

### 3.6 Layout ของวงจรร RCCII

ในหัวข้อนี้เป็นการนำวงจรร RCCII มาทำการออกแบบ Layout โดยใช้เทคโนโลยีซีมอส 0.5  $\mu\text{m}$  แบบ N-WELL ของ Alcatel ขนาด W/L ของมอสทรานซิสเตอร์ทุกตัวแสดงไว้ในภาคผนวก ข รูป Layout ของวงจรรแสดงดังรูปที่ 3.37 ขนาดของวงจรมีค่าเท่ากับ  $0.0139\text{mm}^2$  พื้นที่ส่วนใหญ่จะถูกใช้ไปในการสร้างทรานซิสเตอร์ที่เป็นชนิด PMOS เนื่องจากค่าความนำน้อยกว่าทรานซิสเตอร์ชนิด NMOS ประมาณ 4 เท่า



รูปที่ 3.37 Layout ของวงจรร RCCII

### 3.7 บทสรุป

วงจรรสายพานกระแสแบบซีมอสชนิดช่วงปฏิบัติการกว้างภายใต้แหล่งจ่ายไฟต่ำหรือ RRCCII ที่ถูกนำเสนอถูกสร้างขึ้นจากการต่อขนานกันของวงจรรขยายผลต่างสองชนิดที่ภาคอินพุท ได้แก่

NMOS และ PMOS ในขณะที่เอาท์พุทต่อในลักษณะคลาส-เอบี ทำให้วงจรมีช่วงปฏิบัติการแรงดันได้ถึง  $\pm 1$  โวลต์ ภายให้แหล่งจ่ายไฟ  $\pm 1.1$  โวลต์ จ่ายกระแสเอาท์พุทได้ถึง 2mA(0.3%THD) และกำลังสูญเสียของวงจรเท่ากับ 226  $\mu$ W สมรรถนะของวงจรที่ได้จากการจำลองการทำงานด้วยโปรแกรม Hspice แสดงไว้ดังตารางที่ 3.1

ตารางที่ 3.1 คุณสมบัติของวงจร RRCCII

Parameter	Description	Conditions	Value	Units
Current-buffer transfer accuracy	$i_z/i_x$	@ $f = 100\text{kHz}$ , $R_s = 0.5\text{k}\Omega$	0.025	%
-3dB bandwidth ( $i_z/i_x$ )	$f_o(i_z/i_x)$	$R_L = 0.5\text{k}\Omega$	28.5	MHz
Voltage-buffer transfer accuracy	$V_x/V_y$	@ $f = 100\text{kHz}$ , $R_L = 0.5\text{k}\Omega$	0.06	%
-3dB bandwidth ( $v_x/v_y$ )	$f_o(v_x/v_y)$	$R_L = 0.5\text{k}\Omega$	28.5	MHz
Quiescent supply current	$I_{CQ}$	$\pm 1.1\text{V}$ supply	102	$\mu\text{A}$
Output offset current, node-Z	$I_{Z(os)}$	$V_x = V_y = 0$	16.5	$\mu\text{A}$
Input offset voltage, $\pm(V_x - V_y)$	$V_{in(os)}$	$I_Z = 0$	$\pm 56$	nV
Input resistance (node-X)	$R_{inX}$	@ $f = 100\text{kHz}$ , Y (Gnd)	0.13	$\Omega$
Input resistance (node-Y)	$R_{inY}$	@ $f = 100\text{kHz}$ , X (Gnd)	$10^{11}$	$\text{G}\Omega$
Output resistance (node-Z)	$R_{outZ}$	@ $f = 100\text{kHz}$ , inputs (Gnd)	3.63	$\text{M}\Omega$

## บทที่ 4

# การประยุกต์ใช้งานวงจรสายพานกระแส

### 4.1 บทนำ

ได้มีการนำวงจรสายพานกระแสไปประยุกต์ใช้งานเป็นวงจรต่าง ๆ มากมาย เช่น วงจรแปลงความต้านทานค่าลบ (Negative Resistance Converter) [20,29] วงจรแปลงค่าอิมพีแดนซ์ทั่วไป (Generalized Impedance Converter, GIC) [27] วงจรไจเรเตอร์ (Gyrator) [28] วงจรฟิลเตอร์ (Filter)[29] วงจรออสซิลเลเตอร์ (Oscillator)[30-31] และวงจรคูณสัญญาณแอนาล็อก (Multiplier) [31-34] เป็นต้น ในบทนี้จะเป็นการนำเสนอการใช้งานวงจร RRCCII ที่กล่าวไว้ในบทก่อนนี้มาใช้เป็นวงจรคูณและวงจรความต้านทานค่าลบ ตามลำดับ


### 4.2 วงจรคูณ (Multiplier)

วงจรคูณสัญญาณแอนาล็อกเป็นส่วนประกอบหนึ่งที่มีความสำคัญมากในการประมวลสัญญาณแอนาล็อก เช่น การใช้วงจรคูณสำหรับการมอดูเลตและดีมอดูเลตสัญญาณ การนำวงจรคูณไปประยุกต์ใช้งานเป็นวงจรควบคุมอัตราขยายอัตโนมัติ การใช้งานในลักษณะของการตรวจจับเฟส การใช้งานในลักษณะวงจรทวีความถี่ และวงจรเฟสล็อกแบบ เป็นต้น

วงจรคูณสัญญาณแอนาล็อก สามารถแบ่งการทำงานได้เป็น 2 แบบ คือ วงจรคูณแบบ 2 ควอดแดรนต์ และ 4 ควอดแดรนต์ วงจรคูณสัญญาณแบบ 2 ควอดแดรนต์ จะรับสัญญาณอินพุตที่มีค่าเป็นบวกหรือลบเพียงอย่างเดียวเท่านั้น วงจรคูณแบบนี้จึงไม่ถูกนำไปใช้งานกว้างขวางนัก วงจรคูณสัญญาณแบบ 4 ควอดแดรนต์ สามารถรับสัญญาณอินพุตที่มีค่าเป็นทั้งบวกและลบส่งผลให้วงจรในแบบหลังนี้มีการประยุกต์ใช้งานได้มากกว่า วงจรคูณสัญญาณทางอิเล็กทรอนิกส์สามารถมีสัญญาณอินพุตและเอาต์พุตเป็นแรงดันหรือกระแสก็ได้ ในบทนี้จะกล่าวถึงการนำวงจร RRCCII ไปใช้สร้างวงจรคูณสัญญาณแอนาล็อกแบบ 4 ควอดแดรนต์ โดยอินพุตเป็นสัญญาณแรงดันและเอาต์พุตเป็นสัญญาณกระแส

#### 4.2.1 หลักการเบื้องต้นของวงจรคูณ

ในรูปที่ 4.1 แสดงสัญลักษณ์ของวงจรคูณสัญญาณแอนาล็อกที่มีอินพุตเป็นแรงดัน  $v_1$  และ  $v_2$  และเอาต์พุตเป็นกระแส  $i_Z$



รูปที่ 4.1 สัญลักษณ์ของวงจรรคูณสัญญาณแอนาล็อก

ความสัมพันธ์ระหว่างแรงดันอินพุตและกระแสเอาต์พุตของวงจรรคูณสัญญาณมีค่าเป็น


$$i_z = kv_1v_2 \quad (4.1)$$

โดยที่  $v_1$  และ  $v_2$  คือ แรงดันอินพุต (V)

$i_z$  คือ กระแสเอาต์พุต (A)

$k$  คือ อัตราขยาย (Conversion Gain) ( $A/V^2$ )

ในกรณีที่วงจรรคูณเป็นแบบ 4 ควอดแดรนต์ เมื่อป้อนสัญญาณแรงดันอินพุตเท่ากับ  $v_1$  และ  $v_2$  จะได้สัญญาณกระแสเอาต์พุตเป็น  $i_z$  แสดงดังรูปที่ 4.2




รูปที่ 4.2 คุณสมบัติของวงจรรคูณสัญญาณแอนาล็อกแบบ 4 ควอดแดรนต์

จากรูปที่ 4.2 แสดงให้เห็นว่าสัญญาณแรงดันอินพุตทั้ง  $v_1$  และ  $v_2$  สามารถเป็นได้ทั้งค่าบวกและค่าลบและสัญญาณกระแสเอาต์พุต  $i_z$  ก็เป็นได้ทั้งค่าบวกและลบเช่นกันขึ้นอยู่กับค่าแรงดันอินพุตทั้งสอง

#### 4.2.2 วงจรคูณที่ออกแบบด้วยวงจร RRCCII และผลการจำลองด้วยโปรแกรม Hspice

การทำงานของวงจรคูณที่นำเสนอนี้จะอาศัยคุณสมบัติการทำงานของมอสทรานซิสเตอร์ในช่วงไม้อิ่มตัวหรือช่วงเชิงเส้นดังแสดงในสมการ (2.2) มอสทรานซิสเตอร์สามารถแสดงพฤติกรรมเหมือนตัวต้านทานแบบแอคทีฟ(Active Load)ได้ถ้าทำให้  $V_{DS}$  มีขนาดเล็กแต่มากกว่าศูนย์ ( $0 < V_{DS} \ll V_{GS} - V_T$ ) ตัวต้านทานจะมีความเป็นเชิงเส้นและค่าความต้านทานดังกล่าวขึ้นอยู่กับค่า  $V_{GS}$  และ  $W/L$  ดังแสดงไว้ในสมการ (2.3)



รูปที่ 4.3 วงจรคูณกับแอคทีฟโหลดชนิด NMOS [34]

จากรูปที่ 4.3 แสดงการนำวงจร RRCCII ที่นำเสนอในบทที่ 3 จำนวน 2 ชุด มาต่อเป็นวงจรคูณ M1 และ M2 ทำงานในช่วงเชิงเส้น ดังนั้น M1 และ M2 สามารถถูกพิจารณาเป็นตัวต้านทาน  $R_1$  และ  $R_2$  ตามลำดับ โดยที่ค่าของความต้านทานดังกล่าวมีค่าเป็น

$$R_1 = \frac{L_1}{K_n' W_1 (V_G + v_2 - V_{T1})} \quad (4.2)$$

และ

$$R_2 = \frac{L_2}{K_n' W_2 (V_G - V_{T2})} \quad (4.3)$$

กระแสเอาต์พุต ( $i_z$ ) สามารถหาได้จากผลต่างของกระแส  $i_1$  และ  $i_2$  ( $i_z = i_1 - i_2$ ) จากคุณสมบัติของวงจรสายพานกระแส ค่าแรงดันอินพุตที่พอร์ต์ X มีค่าเท่ากับแรงดันที่พอร์ต์ Y

ดังนั้นกระแส  $i_1$  และ  $i_2$  มีค่าเท่ากับ

$$i_1 = \frac{v_1}{R_1} = \frac{v_1 K_n' W_1 (V_G + v_2 - V_{T1})}{L_1} \quad (4.4)$$

และ


$$i_2 = \frac{v_1}{R_2} = \frac{v_1 K_n' W_2 (V_G - V_{T2})}{L_2} \quad (4.5)$$

ถ้าออกแบบให้ M1 และ M2 เหมือนกันทุกประการ ( $W_1 = W_2 = W$ ,  $L_1 = L_2 = L$  และ  $V_{T1} = V_{T2}$ ) กระแสเอาต์พุต  $i_Z$  มีค่าเท่ากับ

$$\begin{aligned} i_Z &= i_1 - i_2 = \frac{v_1 K_n' W_1 (V_G + v_2 - V_{T1})}{L_1} - \frac{v_1 K_n' W_2 (V_G - V_{T2})}{L_2} \\ &= k v_1 v_2 \end{aligned} \quad (4.6)$$


โดยที่  $k = K_n' \frac{W}{L}$

จากสมการ (4.6) แสดงให้เห็นว่าวงจรรูปที่ 4.3 เป็นวงจรคูณแบบ 4 ควอดแดรนต์ โดยที่ อัตราขยาย (Conversion Gain) เท่ากับ  $K_n' \frac{W}{L}$  รูปที่ 4.4 แสดงผลการจำลองการทำงานของวงจรรคูณในรูปที่ 4.3 โดยที่  $v_1$  มีค่าตั้งแต่ -1 โวลต์ ถึง 1 โวลต์ ในขณะที่  $v_2$  มีค่าแรงดันตั้งแต่ -1 โวลต์ ถึง 1 โวลต์ (เพิ่มค่าครั้งละ 0.5 โวลต์) จากรูปที่ 4.4 เห็นได้ว่าการเปลี่ยนแปลงสัญญาณ  $v_1$  ในขณะที่เป็นค่าลบนั้น วงจรรคูณแสดงความเป็นเชิงเส้นตั้งแต่ +1 โวลต์ ลงมาถึง -0.6 โวลต์ เท่านั้น สาเหตุดังกล่าวเกิดจากมอสทรานซิสเตอร์ไม่สามารถรักษาพฤติกรรมความเป็นเชิงเส้นของตัวต้านทานไว้ได้ จากปรากฏการณ์ดังกล่าวสามารถอธิบายได้จากโครงสร้างของมอสทรานซิสเตอร์ชนิดเอ็นคิงแสดงไว้ในรูปที่ 2.2 ซึ่งแสดงให้เห็นรอยต่อระหว่างขาฐานรองกับขาเดรน (ซอส) ซึ่งเสมือนรอยต่อพีเอ็นในไดโอด ในกรณีที่  $V_{DS}$  มีค่าเป็นค่าบวก รอยต่อพีเอ็นไม่นำกระแสจึงไม่มีผลกระทบต่อการทำงานของวงจรรคูณ แต่ในกรณีที่  $V_{DS}$  มีค่าเป็นค่าลบ รอยต่อดังกล่าวจะนำกระแสทำให้ค่าความต้านทานมีค่าลดลงอย่างรวดเร็วทำให้มีกระแสจำนวนมากไหลผ่านรอยต่อนี้ วงจรดังกล่าวจึงไม่สามารถแสดงคุณสมบัติของวงจรรคูณในช่วงไฟลปที่มีขนาดมากๆ ได้




รูปที่ 4.4 ผลการจำลองการส่งผ่านแบบคีย์ของวงจรในรูป 4.3

เพื่อให้การสวิงของสัญญาณอินพุตมีช่วงปฏิบัติการกว้างได้ใกล้ระดับแหล่งจ่ายไฟทั้งด้านบวกและด้านลบจึงได้ทำการปรับปรุงวงจรโดยการนำขั้วฐานรองมาต่อกับศักดาไฟฟ้าค่าลบป้องกันไม่ให้รอยต่อพีเอ็นดังกล่าวนำกระแสได้ จากหลักการดังกล่าวทำให้สัญญาณอินพุต  $v_1$  สามารถสวิงได้ถึง -1 โวลต์ วงจรที่ได้รับการปรับปรุงแสดงไว้ในรูปที่ 4.5



รูปที่ 4.5 วงจรกับแอคทีฟโหลดชนิด NMOS โดยขั้วฐานรองต่อกับ  $V_{SS}$

รูปที่ 4.6 แสดงผลการจำลองการทำงานของวงจรคูณที่ได้รับการปรับปรุง สัญญาณอินพุต  $v_1$  มีค่าตั้งแต่  $-1$  โวลต์ ถึง  $1$  โวลต์ ในขณะที่สัญญาณอินพุต  $v_2$  มีค่าตั้งแต่  $-1$  โวลต์ ถึง  $1$  โวลต์ โดยเพิ่มค่าครั้งละ  $0.5$  โวลต์ ตามลำดับ




รูปที่ 4.6 ผลการจำลองการส่งผ่านแบบดีซีของวงจรคูณในรูป 4.5

จากรูปที่ 4.6 เห็นได้ว่าวงจรคูณสามารถทำงานได้อย่างถูกต้องเมื่อสัญญาณอินพุต  $v_1$  และ  $v_2$  มีค่าตั้งแต่  $-1$  โวลต์ ถึง  $1$  โวลต์ (Rail-to-rail operation)

เนื่องจากผลตอบสนองทางความถี่เป็นสิ่งจำเป็นในการออกแบบวงจรและการนำไปใช้งาน ดังนั้นจึงมีความจำเป็นที่ต้องมีการวิเคราะห์หาความถี่สูงสุดของวงจรคูณที่แนะนำให้สามารถใช้งานได้ การจำลองการทำงานเพื่อหาผลตอบสนองทางความถี่สามารถทำได้โดยป้อนสัญญาณ  $v_1$  และ  $v_2$  แล้วทำการวิเคราะห์แบบ AC Sweep รูปที่ 4.7 แสดงผลตอบสนองทางความถี่ของวงจรคูณ จากผลการจำลองการทำงานแสดงให้เห็นว่าโพลหลัก (Dominant Pole) ของวงจรคูณยังคงเป็นโพลตัวเดียวกับกับโพลหลัก (Dominant Pole) ของวงจร RRCCII ดังนั้นช่วงความถี่ปฏิบัติการของวงจรคูณจึงขึ้นอยู่กับช่วงความถี่ปฏิบัติการของวงจร RRCCII ดังแสดงดังรูปที่ 4.7

การจะเพิ่มช่วงความถี่ปฏิบัติการของวงจรคูณนี้สามารถทำได้ โดยการเพิ่มช่วงความถี่ปฏิบัติการของวงจร RRCCII ที่ได้กล่าวไว้แล้วในบทที่ 3




รูปที่ 4.7 ผลตอบสนองทางความถี่ของวงจรถูก

### 4.3 วงจรสร้างความต้านทานค่าลบ (Negative Resistance Converter, NIC)

ตัวต้านทานเป็นอุปกรณ์อิเล็กทรอนิกส์ที่ทำหน้าที่กำหนดแรงดัน หรือจำกัดกระแสที่ไหลภายในวงจรนั้น ๆ การสร้างตัวต้านทานจากสารกึ่งตัวนำจะได้ค่าความต้านทานเป็นบวก ต่อมาการสร้างวงจรความต้านทานค่าลบได้ถูกพัฒนาขึ้นโดยประโยชน์ของความต้านทานค่าลบนี้ก็สามารถนำไปใช้ในวงจรกรองสัญญาณ วงจรลดทอนสัญญาณ และวงจรรอสซิชเลสเดเตอร์ เป็นต้น วงจรสร้างความต้านทานค่าลบสามารถแบ่งได้เป็น 2 ประเภทคือ ความต้านทานค่าลบชนิดลงกราวด์ (Grounded Negative Resistor) และความต้านทานค่าลบชนิดลอยตัว (Floating Negative Resistor) ในหัวข้อนี้เป็นการนำเสนอการสร้างวงจรความต้านทานค่าลบชนิดต่ออยู่กับกราวด์ที่มีช่วงปฏิบัติการกว้าง โดยใช้วงจร RRCCII ที่ได้นำเสนอในบทที่ 3


#### 4.3.1 หลักการเบื้องต้นของวงจรสร้างความต้านทานค่าลบ

นิยามให้ความต้านทานค่าบวกมีทิศทางการไหลของกระแสจากจุดที่มีแรงดันสูงไปยังจุดที่มีแรงดันต่ำ ในกรณีของความต้านทานค่าลบกระแสจะมีทิศทางการไหลจากจุดที่มีแรงดันต่ำไปยังจุดที่มีแรงดันสูง ดังแสดงในรูปที่ 4.8



**รูปที่ 4.8** ความสัมพันธ์ระหว่างแรงดันและทิศทางการไหลของกระแส (ก) ความต้านทานบวก (ข) ความต้านทานลบ

วงจรสร้างความต้านทานค่าลบ (NIC) เป็นโครงข่ายแบบเชิงเส้นที่มี 2 พอร์ต ที่มีอัตราการส่งผ่านเท่ากับ  $-k : 1$  โดยที่  $k$  ถูกเรียกว่า Conversion gain รูปที่ 4.9 (ก) แสดงความต้านทานค่าลบที่อินพุทพอร์ต 1-1' เท่ากับ  $-kZ_L$  โดย  $Z_L$  คือโหลดอิมพีแดนซ์แบบ passive มีค่าเท่ากับ  $Z_L$  ที่เอาต์พุทพอร์ต 2-2' รูปที่ 4.9 (ข) แสดงความต้านทานค่าลบที่พอร์ต 2-2' เท่ากับ  $-\frac{Z_S}{k}$  โดย  $Z_S$  คือโหลดอิมพีแดนซ์แบบ passive ที่พอร์ต 1-1'



**รูปที่ 4.9** โครงข่ายแอกทีฟแบบ 2 พอร์ต (ก) โหลดอิมพีแดนซ์ ( $Z_L$ ) ต่ออยู่ที่พอร์ต 2-2' (ข) โหลดอิมพีแดนซ์ ( $Z_S$ ) ต่ออยู่ที่พอร์ต 2-2'

พฤติกรรมของความต้านทานค่าลบสามารถพิจารณาได้จากโครงข่ายในรูปที่ 4.9 (ก) ที่พอร์ต 2-2' ความสัมพันธ์ของ  $Z_L, V_2$  และ  $I_2$  มีค่าเป็น


$$V_2 = -I_2 Z_L \tag{4.7}$$

ในลักษณะเดียวกันพฤติกรรมของความต้านทานค่าลบสามารถพิจารณาได้จากโครงข่ายในรูปที่ 4.9 (ข) โดยความสัมพันธ์ของ  $Z_S, V_1$  และ  $I_1$  ที่พอร์ต 1-1' มีค่าเป็น

$$V_1 = -I_1 Z_S \quad (4.8)$$

โครงข่ายนี้สามารถเขียนให้อยู่ในรูปของ h พารามิเตอร์ ได้ดังสมการ (4.9) และรูปแบบของวงจรดังแสดงไว้ดังรูปที่ 4.10

$$\begin{bmatrix} V_1 \\ I_2 \end{bmatrix} = \begin{bmatrix} h_{11} & h_{12} \\ h_{21} & h_{22} \end{bmatrix} \begin{bmatrix} I_1 \\ V_2 \end{bmatrix} \quad (4.9)$$



**รูปที่ 4.10** รูปแบบของ h พารามิเตอร์แบบ 2 พอร์ต

จากสมการ (4.7) ถึง (4.9) เราสามารถคำนวณหาอิมพีแดนซ์ทางอินพุต ( $Z_{IN}$ ) ที่พอร์ต 1-1' ที่เกิดจากโหลดอิมพีแดนซ์ ( $Z_L$ ) และอิมพีแดนซ์ทางเอาต์พุต ( $Z_O$ ) ที่พอร์ต 2-2' ที่เกิดจากอิมพีแดนซ์ของแหล่งจ่ายแรงดัน ( $Z_S$ ) มีค่าเท่ากับ

$$Z_{IN} = \frac{V_1}{I_1} = h_{11} - \frac{h_{12}h_{21}Z_L}{1 + h_{22}Z_L} \quad (4.10)$$

และ

$$\frac{1}{Z_O} = \frac{I_2}{V_2} = h_{22} - \frac{h_{12}h_{21}}{Z_S + h_{11}} \quad (4.11)$$

จากสมการ (4.10) และ (4.11)  $Z_{IN}$  และ  $Z_O$  จะเท่ากับ  $-Z_L$  และ  $-Z_S$  ตามลำดับ ก็ต่อเมื่อ  $h_{11} = h_{22} = 0$  และ  $h_{12}h_{21} = 1$  ถ้าให้  $h_{12} = h_{21} = \pm 1$  ดังนั้นสามารถแบ่ง NIC ได้เป็น 2 ชนิด

### 1. กระแสผกผัน(Current Inversion)

ถ้า  $h_{12} = h_{21} = +1$  จะทำให้ได้ความสัมพันธ์ของกระแสและแรงดันระหว่างพอร์ต 1 และพอร์ต 2 เป็น

$$V_1 = V_2$$

และ

$$I_1 = I_2 \quad (4.12)$$

### 2. แรงดันผกผัน(Voltage Inversion)

ถ้า  $h_{12} = h_{21} = -1$  จะทำให้ได้ความสัมพันธ์ของกระแสและแรงดันระหว่างพอร์ต 1 และพอร์ต 2 เป็น


$$V_1 = -V_2$$

และ

$$I_1 = -I_2 \quad (4.13)$$


## 4.3.2 วงจรสร้างความต้านทานค่าลบที่ออกแบบด้วยวงจร RRCCII และผลการทดลองด้วยโปรแกรม Hspice

จากหลักการข้างต้นเราสามารถนำวงจรสายพานกระแสมาออกแบบสร้างเป็นวงจรความต้านทานค่าลบได้ดังแสดงไว้ในรูปที่ 4.11



รูปที่ 4.11 วงจรสร้างความต้านทานค่าลบโดยอาศัยวงจร RRCCII

รูปที่ 4.11 แสดงวงจรสร้างความต้านทานค่าลบที่ออกแบบด้วยวงจรสายพานกระแสซึ่งมีคุณสมบัติ คือ แรงดันที่พอร์ต X เท่ากับแรงดันที่พอร์ต Y และกระแสที่พอร์ต Z เท่ากับกระแสที่พอร์ต X ดังนั้นจะได้ว่า  $V_1 = V_2$  และ  $I_1 = I_2$  ซึ่งตรงกับคุณสมบัติของวงจร NIC ชนิดกระแส ผกผัน จากคุณสมบัติดังกล่าวเราสามารถแสดงวงจรเสมือนของรูปที่ 4.11 ดังแสดงตามรูปที่ 4.12



รูปที่ 4.12 วงจรเสมือนของวงจรในรูปที่ 4.11

จากรูปที่ 4.12 ที่พอร์ต 2 ถูกเขียนให้อยู่ในรูปของแหล่งจ่ายกระแส โดยอาศัยทฤษฎีของนอร์ตัน โดย  $I_2$  และ  $R_2$  มีค่าเท่ากับ

$$I_2 = \frac{A_V V_1}{r_X + Z_L}$$

$$\cong A_V I_1$$

และ

$$R_2 = r_X // Z_L \quad (4.14)$$

ในทำนองเดียวกับ พอร์ต 1 สามารถเขียนใหม่ให้อยู่ในรูปแบบของแหล่งจ่ายแรงดัน ดังนั้นจากรูปที่ 4.12 จะได้ว่า

ที่ Node  $a$

$$\frac{V_a - V_1}{R_S} - \frac{V_a}{r_Z} + A_i I_2 = 0 \quad (4.15)$$


จากสมการ (4.15) จะได้  $V_1$  เท่ากับ

$$V_1 = A_i R_S I_2 + \left(1 + \frac{R_S}{r_Z}\right) V_a$$

หรือ

$$V_1 = R_S I_1 + \left(1 + \frac{R_S}{r_Z}\right) V_2 \quad ; \quad I_1 = I_2 A_i, \quad V_a = V_2 \quad (4.16)$$

จากสมการ (4.14) ถึง (4.16) สามารถแสดงด้วย h พารามิเตอร์ดังแสดงในรูปที่ 4.13



รูปที่ 4.13 รูปแบบ h พารามิเตอร์ของวงจรสร้างความต้านทานค่าลบ

นำรูปที่ 4.13 เปรียบเทียบกับรูปที่ 4.10 จะได้พารามิเตอร์ที่แทนลงในสมการ (4.10) ซึ่งคำนวณหาค่า  $Z_{IN}$  มีค่าเท่ากับ

$$Z_{IN} = R_S - \frac{\left(1 + \frac{R_S}{r_Z}\right) A_v Z_L}{1 + (r_X // Z_L) Z_L} \cong -Z_L \quad (4.17)$$


โดยที่  $A_i$  = อัตราขยายกระแสระหว่างพอร์ต Z และพอร์ต X ( $\square 1$ )

$A_v$  = อัตราขยายแรงดันระหว่างพอร์ต Z และพอร์ต Y ( $\square 1$ )

$r_X$  = อิมพีแดนซ์ที่พอร์ต X ( $\rightarrow 0$ )


$r_Z$  = อิมพีแดนซ์ที่พอร์ต Z ( $\rightarrow \infty$ )

$R_S$  = ความต้านทานภายในของแหล่งจ่ายแรงดัน ( $\rightarrow 0$ )




รูปที่ 4.14 วงจรทดลองที่ใช้สร้างค่าความต้านทานค่าลบ

วงจรในรูปที่ 4.14 เป็นวงจรสร้างความต้านทานค่าลบ(ชนิดต่ออยู่กับกราวด์) รูปที่ 4.15 แสดงผลการจำลองการทำงานโดยการป้อนแรงดัน  $V_{IN}$  ตั้งแต่  $-1$  โวลต์ ถึง  $1$  โวลต์ ที่พอร์ต Y ที่พอร์ต X ต่อความต้านทาน  $R_X$  มีค่าเท่ากับ  $1k\Omega$  แล้วทำการวัดค่ากระแส  $I_{IN}$  จากนั้นทดลองเปลี่ยนค่าความต้านทาน  $R_X$  เป็น  $2k\Omega$   $4k\Omega$  และ  $8k\Omega$  ตามลำดับ รูปที่ 4.15 แสดงให้เห็นว่าการ



รูปที่ 4.15 ผลการทดลองวงจรสร้างความต้านทานค่าลบกับค่า  $R_X$  เท่ากับ  $1k\Omega$   $2k\Omega$   $4k\Omega$  และ  $8k\Omega$  ตามลำดับ

เปลี่ยนแปลงของค่าแรงดันต่อกระแสทางอินพุตมี Slope เป็นค่าลบเท่ากับ  $-\frac{1V}{1mA}$ ,  $-\frac{1V}{0.5mA}$ ,  $-\frac{1V}{0.25mA}$  และ  $-\frac{1V}{0.125mA}$  ดังนั้นค่าความต้านทานทางอินพุต ( $R_{IN}$ ) จะเป็นค่าลบเท่ากับ  $-1k\Omega$   $-2k\Omega$   $-4k\Omega$  และ  $-8k\Omega$  ตามลำดับ รูปที่ 4.16 แสดงผลตอบสนองทางความถี่ของวงจรความต้านทานค่าลบที่โหลดความต้านทาน  $500\Omega$  ความถี่คัทออฟมีค่าเท่ากับ  $28.5MHz$  เท่ากับความถี่คัทออฟของวงจร RRCCII



รูปที่ 4.16 ผลตอบสนองทางความถี่ของวงจรสร้างความต้านทานค่าลบ

#### 4.4 บทสรุป

ในบทนี้ได้มีการนำเสนอการใช้งานวงจร RRCCII มาประยุกต์ใช้งานเป็นวงจรคูณและวงจรสร้างความต้านทานค่าลบ ผลการวิเคราะห์ด้วยการเขียนแบบการทำงานได้แสดงให้เห็นว่าผลคูณของแรงดันที่เกิดขึ้นจากวงจรคูณ (ดังรูปที่ 4.6) และค่าความต้านทานค่าลบที่เกิดขึ้นจากวงจรแปลงความต้านทานค่าลบ (ดังรูปที่ 4.15) เป็นไปตามหลักการและคุณสมบัติของวงจрдังกล่าว อีกทั้งแสดงให้เห็นถึงความสามารถในการสวิงสัญญาณอินพุต-เอาต์พุตของทั้งสองวงจรได้ถึง  $\pm 1$  โวลต์ตามความสามารถของวงจร RRCCII ผลตอบสนองทางความถี่ของวงจรทั้งสองขึ้นอยู่กับความถี่คัทออฟของวงจร RRCCII

## บทที่ 5

# บทส่งท้ายและข้อเสนอแนะแนวทางการทำวิจัย

### 5.1 บทส่งท้าย

ในวิทยานิพนธ์นี้ได้มีการเสนอการออกแบบวงจรสายพานกระแสที่มีช่วงปฏิบัติงานกว้าง โดยอาศัยวงจรมหาความแตกต่างทั้ง NMOS และ PMOS ต่อขนานกันที่อินพุท ในขณะที่เอาท์พุท ต่อในลักษณะคลาส-เอบี สมรรถนะของวงจรถูกตรวจสอบโดยการเลียนแบบการทำงานด้วย โปรแกรมคอมพิวเตอร์ Hspice วงจรสายพานกระแสแบบซิมอสที่ได้นำเสนอเป็นวงจรที่ได้ พัฒนาขึ้นเพื่อรองรับเทคโนโลยีของวงจรรวมขนาดใหญ่ (VLSI) ที่ต้องรวมเอาวงจรแอนาล็อกและ ดิจิตอลเข้าไว้บนชิปเดียวกัน การออกแบบมุ่งเน้นการใช้งานกับแหล่งจ่ายไฟต่ำด้วยเหตุผล 2 ประการ ประการแรกมาจากความต้องการในการลดผลของ Hot Electron โดยการลดระดับของ แหล่งจ่ายไฟจะช่วยลดผลในส่วนนี้ได้ และประการที่สองคือการใช้งานร่วมกันของวงจรแอนาล็อก กับวงจรดิจิตอล สำหรับตัวอย่างการประยุกต์ใช้งานของวงจรสายพานกระแสในวิทยานิพนธ์นี้เป็น การนำเสนอ 2 รูปแบบ คือ วงจรคูณและวงจรแปลงความต้านทานค่าลบ โดยวงจรทั้งสองสามารถ ทำงานได้ทั้งแหล่งจ่ายไฟบวกและลบ

### 5.2 ข้อเสนอแนะและแนวทางการทำวิจัย

ปัจจุบันเทคโนโลยีซิมอสมีความก้าวหน้าอย่างรวดเร็ว ซึ่งช่วยให้นักออกแบบวงจรสามารถที่จะพัฒนาอุปกรณ์หรือวงจรที่มีขนาดเล็กลงได้ อีกทั้งสามารถใช้งานได้กับระดับของแหล่งจ่ายไฟที่ต่ำลง จากเหตุผลดังกล่าวพอจะเห็นได้ว่าในอนาคตการทำวิจัยจะมีแนวทางที่การออกแบบวงจรรวมแอนาล็อกและ/หรือดิจิตอลให้ใช้งานกับแหล่งจ่ายไฟต่ำจนถึงต่ำมาก ส่งผลให้วงจรที่ออกแบบมีขนาดของวงจรที่เล็กลงและกำลังสูญเสียที่ต่ำลง เป็นการเอื้อประโยชน์ให้กับการนำไปประยุกต์ใช้งานเป็นอย่างยิ่ง และลดปัญหาการนำวงจรแอนาล็อกต่อร่วมกับวงจรดิจิตอลที่มีการใช้งานกับแหล่งจ่ายไฟต่ำ

#### 5.2.1 วงจรสายพานกระแสแบบซิมอสชนิดช่วงปฏิบัติงานกว้าง

วงจรถูกออกแบบมาใช้งานให้มีความสามารถจ่ายกระแส 2mA (%THD เท่ากับ 0.3% ที่โหลด ความต้านทานเท่ากับ 500  $\Omega$ ) อัตราขยายกระแส  $i_z/i_x$  มีค่าคงที่เท่ากับหนึ่ง งานวิจัยนี้จะมีประสิทธิภาพในการใช้งานกว้างขวางมากขึ้น หากสามารถออกแบบให้อัตราขยายกระแส  $i_z/i_x$  สามารถปรับได้ด้วยวิธีทางอิเล็กทรอนิกส์

### 5.2.2 วงจรคูณ

วงจรมultiplication ที่นำเสนอเป็นการประยุกต์ใช้งานของวงจร RRCCII ที่ได้ปรับปรุงช่วงปฏิบัติงาน โดยนำวงจรมultiplication แบบเดิมมาจาก Liu.[37] ในวิทยานิพนธ์นี้วงจรมultiplication สามารถให้ผลคูณของสัญญาณแรงดันที่มีขนาด  $\pm 1$  โวลต์ โดยวงจรมultiplication สามารถทำงานได้ 4 ควอดแดรน แต่กระแสเอาต์พุต  $i_z$  ยังมีค่าต่ำ (25 $\mu$ A.) เมื่อนำมาเปรียบเทียบกับความสามารถในการจ่ายกระแสเอาต์พุตของวงจร RRCCII มีค่าเท่ากับ 2mA. หากทำการวิจัยและพัฒนาวงจรมultiplication ให้มีความสามารถในการจ่ายกระแสได้สูงตามความสามารถของวงจร RRCCII ที่ใช้ออกแบบวงจรมultiplication จะเกิดประโยชน์มากขึ้น

### 5.2.3 วงจรแปลงความต้านทานค่าลบ

วงจรมultiplication แปลงความต้านทานค่าลบในวิทยานิพนธ์นี้เป็นการแปลงตัวต้านทานอ้างอิงมีค่าเป็น R ให้เป็นความต้านทานค่าลบมีค่าเท่ากับ  $-R$  ซึ่งความต้านทานค่าลบที่ได้นั้นจะมีค่าเท่ากับความต้านทานอ้างอิง หากพัฒนาให้สามารถปรับค่าความต้านทาน R ด้วยวิธีการทางอิเล็กทรอนิกส์ก็จะเป็นการสะดวกในการนำไปประยุกต์ใช้งานได้มาก

## เอกสารอ้างอิง

- [1] J. N. Babanezhad, "A Rail-to-Rail CMOS Op Amp", IEEE Journal of Solid-State Circuit, vol. 23, No. 6, pp. 1414-1416, December 1988.
- [2] S. Setty and C. Toumazou, "CMOS +1V to-1V, Rail-to-Rail Operational Amplifier", Department of Electrical and Electronic Engineering, Imperial College, London WC2R0BL, UK, 1994.
- [3] S. Setty and C. Toumazou, "A New Architecture for Low Voltage CMOS Operational Amplifiers", IEEE International Symposium on Circuits and Systems, pp.225-228 June 1997.
- [4] A. Nosratinia, et. al., "High swing, High drive CMOS buffer", IEE Proc.-Circuit Device Syst., vol. 142, No. 2, April 1995
- [5] T. Saether, et. ai., "High speed, High linearity CMOS Buffer Amplifier", IEEE Journal of Solid-State Circuit, vol. 31, No. 2, pp. 255-258, February 1996.
- [6] D. K. Ferry, L. A. Akers and E. W. Greeneich, "Ultra Large Scale Integrated Micro-electronics", Prentice-Hall, Englewood Cliffs, NJ, Chap. 2, 1988.
- [7] Y. Tsvividis, "Operational and modeling of the MOS transistor" McGraw-Hill, New York, 1987.
- [8] K. C. Smith and A. S. Sedra, "The Current Conveyor a New Circuit Building Block ", IEEE Proc., vol. 56, pp. 1368-1369, 1968.
- [9] A. S. Sedra, "A New Approach to Active Network Synthesis", Ph.D. Thesis, University of Toronto, 1969.
- [10] G. R. Wilson, "A Monolithic Junction FET-NPN Operational Amplifier", IEEE Journal of Solid-State Circuits, vol. SC-3, pp. 380-387, 1968.
- [11] A. S. Sedra and K. C. Smith, "A Second-Generation Current Conveyor and Its Applications", IEEE Trans. On Circuit Theory, CT-17, pp. 132-134, Feb. 1970.
- [12] B. Wilson, "Universal conveyor instrumentation amplifier", Electronics Letters, vol. 25, No. 7 pp.470-471, March 1989.
- [13] C. Toumazou and F.J. Lidgley, "Novel current-mode instrumentation amplifier", Electronics Letters, vol. 25, No. 3, pp. 228-230, Feb. 1989.

- [14] K. C. Smith and A. S. Sedra, "A new simple wide-band current-measuring device", IEEE Trans. On Instrumentation and Measurement, vol. IM-18, pp. 125-128, June 1968.
- [15] G. C. Temes and W. H. Ki, "Fast CMOS current amplifier and buffer stage", Electronics Letter vol. 23, pp. 696-697, June 1987.
- [16] Paul R. Gray and Robert G. Meyer, "Analysis and Design of Analog Integrated Circuits", (2<sup>nd</sup> Ed.), Wiley, New York, 1984.
- [17] P. Aronheim and M. S. Bakhtiar, "A Current Conveyor Realization Using an Operational Amplifier", Int.J. Electron, vol. 45, pp. 283-288, 1978.
- [18] R. Senani, "Novel Circuit Implementation of Current Conveyor Using an OA and OTA", Electron. Lett, vol. 16, pp. 2-3, 1980.
- [19] G. Normand, "Translinear Current Conveyor", Int.J. Electronics, vol. 59 pp. 771-777, 1985.
- [20] W. Surakamponporn and P. Thitimajshima, "Integrable Electronically Tunable Current Conveyor", IEE Proc., vol. 135, pp. 71-77, 1988.
- [21] Th. Laopoulos, S. Sidkos, M. Bafleur and Ph. Givelin, "CMOS Current conveyor", Electron. Lett., vol.28, no. 24, pp. 2261-2262, 1992.
- [22] H.W. Cha and K. Watanabe, "Wideband CMOS Current Conveyor", Electron. Lett., vol.32, no. 14, pp.1245-1246, 1996.
- [23] H. O. Elwan and A. M. Soliman, "Low Voltage Low Power CMOS Current Conveyors", IEEE Trans. Circuits & System I, Vol. 44, No. 9, pp. 828-835, 1997.
- [24] A. A. EL-Adawy, et. al., "A Novel Fully Differential Current Conveyor and Applications for Analog VLSI", IEEE Trans. On Circuit and System-II: Analog and Digital Processing, vol. 47, No. 4, April 2000.
- [25] S.S. Rajput and S.S. Jamuar, "Low Voltage Low Power High Performance Current Conveyors", IEEE, 2001.
- [26] R. Hogervorst and J. H. Huijsing "Design of low voltage low power operational amplifier cells", 1996.
- [27] B. Razavi, "Design of Analog CMOS Integrated Circuits", Primary Edition, McGraw-Hill, Chap. 13, pp. 433-443, 2000.
- [28] A.M. Soliman, "New Active-Gyrator Circuit Using a Single Current Conveyor", IEEE Proc., 66, pp. 1580-1581, 1978.

- [29] C. Toumazou and F. J. Lidgey, "Floating-impedance Converters Using Current Conveyor", *Electron Letter.*, vol. 21, No. 15, pp. 640-642, 1985.
- [30] S.-I. Liu and H.-W. Tsao, "New Configuration for Single CCII biquads", *Int. J. Electronic.*, vol. 70, No. 3, pp. 609-622, 1991.
- [31] C.P. Chong and K.C. Smith, "Sinusoidal Oscillator Employing Current Conveyors", *Int. J. Electronic.*, vol. 62, No.4, pp. 515-520, 1987.
- [32] S.-C. Huang and M. Ismail, "CMOS Multiplier Design Using the Differential Difference Amplifier", *IEEE*, 1993.
- [33] C.-H. Lin and M. Ismail, "A 1.8V Low-Power CMOS High-Speed Four Quadrant Multiplier with Rail-to-Rail Differential Input", *IEEE*, 1998.
- [34] S.-I. Liu, D.-S Wu, H.-W. Tsao, J. Wu and J.-H. Rsay, "Nonlinear circuit applications with current conveyor", *IEE Proceedings-G*. Vol. 140, No. 1, Feb.1993.

## ภาคผนวก ก

### ก.1 วิธีการหาค่าอิมพีแดนซ์ที่พอร์ต์ X

จากสมการ (3.28) จะได้  $V_1$  มีค่าเท่ากับ

$$V_1 = \frac{g_{m1}V_X}{2g_{m1}} = \frac{v_x}{2} \quad (\text{ก.1.1})$$

นำ  $V_1$  จากสมการ (ก.1.1) แทนลงในสมการ (3.29) จากการออกแบบให้  $g_{m1} = g_{m2}$  จะได้  $V_2$  มีค่าเท่ากับ

$$V_2 = \frac{(-g_{m1} + g_{d1})\frac{v_x}{2}}{g_{m3} + g_{d1}} \quad (\text{ก.1.2})$$

นำ  $V_1$  จากสมการ (ก.1.1) และ  $V_2$  จากสมการ (ก.1.2) แทนลงในสมการ (3.30) จะได้  $V_3$  มีค่าเท่ากับ

$$V_3 = \frac{g_{m1}v_x + g_{da}V_7}{(g_{d2} + g_{d4} + g_{da} + g_{ma})} \quad (\text{ก.1.3})$$

จากสมการ (3.34) แทน  $V_3$  จากสมการ (ก.1.3) และจากการออกแบบให้  $V_1 = V_4$ ,  $V_2 = V_5$ ,  $V_3 = V_6$ ,  $V_9 = V_{10}$  และ  $V_8 = V_7$  จะได้  $V_7$  มีค่าเท่ากับ

$$V_7 = \frac{g_{m1}(g_{da} + g_{ma})v_x}{g_{da}(g_{d2} + g_{d4})} \quad (\text{ก.1.4})$$

แทน  $V_7$  จากสมการ (ก.1.4) ลงในสมการ (3.38) และจากการออกแบบให้  $g_{m9} = g_{m10}$  จะได้  $v_x/i_x$  มีค่าเท่ากับ

$$\frac{v_x}{i_x} = \frac{g_{da}(g_{d2} + g_{d4})}{g_{da}(g_{d2} + g_{d4})(g_{d9} + g_{d10}) + 2g_{m2}g_{m9}(g_{da} + g_{ma})} \quad (\text{ก.1.5})$$

## ก.2 วิธีการหาค่าอัตราส่วนของแรงดัน $v_x/v_y$

เงื่อนไขในการประมาณค่าในเทอมที่มี  $g_d$  และ  $g_m$  เมื่อ  $g_d \ll g_m$  (100 เท่า) จะให้เทอมนั้น ละเลยการพิจารณา  $g_d$  เหล่านั้น และเช่นเดียวกันเทอมที่มีค่าน้อยมาก (น้อยกว่า 100 เท่า) เมื่อเปรียบเทียบกับเทอมอื่นๆ จะประมาณค่าให้เท่ากับศูนย์

จากสมการ (3.44) ให้  $C_1 = C_2$ ,  $g_{m1} = g_{m2}$ ,  $g_{d1} = g_{d2}$  พิจารณาหา  $V_1$  จะได้  $V_1$  มีค่าประมาณ

$$\begin{aligned} V_1 &\cong \frac{(g_{m1} + sC_1)(v_x - v_y) + g_{d1}V_2 + g_{d2}V_3}{2(g_{m1} + sC_1)} \\ &\cong \frac{(v_x - v_y)}{2} + \frac{g_{d1}V_2}{2(g_{m1} + sC_1)} + \frac{g_{d2}V_3}{2(g_{m1} + sC_1)} \end{aligned} \quad (\text{ก.2.1})$$

นำ  $V_1$  จากสมการ (ก.2.1) แทนลงในสมการ (3.45) เพื่อคำนวณหา  $V_2$  จะได้

$$\left[ g_{m3} - \frac{g_{m1}g_{d1}}{2(g_{m1} + sC_1)} + s(C_3 + C_4) \right] V_2 = \frac{g_{m1}g_{d2}}{2(g_{m1} + sC_1)} V_3 - \frac{g_{m1}}{2}(v_x - v_y) \quad (\text{ก.2.2})$$

จากสมการ (ก.2.2) เทอม  $\frac{g_{m1}g_{d1}}{2(g_{m1} + sC_1)} \ll g_{m3}$  ดังนั้นจะได้  $V_2$  มีค่าประมาณ

$$V_2 \cong \frac{\frac{g_{m1}g_{d2}}{2(g_{m1} + sC_1)} V_3 - \frac{g_{m1}}{2}(v_x - v_y)}{g_{m3} + s(C_3 + C_4)} \quad (\text{ก.2.3})$$

จากสมการ (ก.2.1) และ (ก.2.3) แทน  $V_1$  และ  $V_2$  ตามลำดับ ลงในสมการ (3.46) เพื่อคำนวณหา  $V_3$  จะได้

$$\begin{aligned} &g_{m2}v_y - \frac{g_{m2}}{2}(v_x + v_y) + \frac{(v_x - v_y)}{2} \left[ \frac{g_{m1}g_{m2}g_{d1}}{2(g_{m1} + sC_1)(g_{m3} + s(C_3 + C_4))} - \frac{g_{m1}g_{m4}}{2(g_{m3} + s(C_3 + C_4))} \right] \\ &- g_{da}V_7 + \left[ \frac{g_{m1}g_{m4}g_{d2}}{2(g_{m1} + sC_1)(g_{m3} + s(C_3 + C_4))} - \frac{g_{m1}^2g_{d1}^2}{4(g_{m1} + sC_1)^2} - \frac{g_{m2}g_{d2}}{2(g_{m1} + sC_1)} \right. \\ &\left. + (g_{d2} + g_{d4} + g_{da} + g_{ma} + sC_a) \right] V_3 = 0 \end{aligned} \quad (\text{ก.2.4})$$

จากสมการ (ก.2.4) เทอมของ  $\frac{g_{m1}g_{m2}g_{d1}}{2(g_{m1}+sC_1)(g_{m3}+s(C_3+C_4))} \ll \frac{g_{m1}g_{m4}}{2(g_{m3}+s(C_3+C_4))}$   
 และเทอม  $\frac{g_{m1}^2g_{d1}^2}{4(g_{m1}+sC_1)^2} \ll \frac{g_{m2}g_{d2}}{2(g_{m1}+sC_1)} \approx \frac{g_{m1}g_{m4}g_{d2}}{2(g_{m1}+sC_1)(g_{m3}+s(C_3+C_4))} \ll (g_{d2}+g_{d4}+g_{da}+g_{ma})$  ดังนั้นจะได้  $V_3$  มีค่าประมาณ

$$V_3 = \frac{g_{m1}(v_x - v_y) + g_{da}V_7}{(g_{d2} + g_{d4} + g_{da} + g_{ma})} \quad (\text{ก.2.5})$$

จากสมการ (ก.2.5) แทน  $V_3$  ลงในสมการ(3.50) โดยการออกแบบให้  $V_8 = V_7$  และ  $V_9 = V_{10}$  ดังนั้นจะได้  $V_7$  มีค่าเท่ากับ

$$V_7 = \frac{g_{m1}(g_{da} + g_{ma})(v_x - v_y)}{g_{da}(g_{d2} + g_{d4}) \left[ 1 + s \frac{(2C_9 + C_{13})(g_{d2} + g_{d4} + g_{da} + g_{ma})}{g_{da}(g_{d2} + g_{d4})} \right]} \quad (\text{ก.2.6})$$

นำ  $V_7$  จากสมการ (ก.2.6) แทนลงในสมการ (3.54) โดยออกแบบให้  $V_1 = V_4$  และ  $g_{m9} = g_{m10}$  จะได้ค่า  $v_x/v_y$  ประมาณเท่ากับ

$$\frac{v_x}{v_y} = \frac{\frac{2g_{m2}g_{m9}(g_{da} + g_{ma})}{g_{da}(g_{d2} + g_{d4})(g_{d9} + g_{d10} + g_{rx})[1 + sA][1 + sB]}}{1 + \frac{2g_{m2}g_{m9}(g_{da} + g_{ma})}{g_{da}(g_{d2} + g_{d4})(g_{d9} + g_{d10} + g_{rx})[1 + sA][1 + sB]}} \quad (\text{ก.2.7})$$

$$\text{โดยที่ } A = \frac{(2C_9 + C_{13})(g_{d2} + g_{d4} + g_{da} + g_{ma})}{g_{da}(g_{d2} + g_{d4})}$$

$$B = \frac{C_1}{(g_{d9} + g_{d10} + g_{rx})}$$

จากสมการ (ก.2.7) จัดรูปแบบใหม่ จะได้  $v_x/v_y$  มีค่าเท่ากับ

$$\frac{v_x}{v_y} = \frac{2g_{m2}g_{m9}(g_{da} + g_{ma})}{g_{da}(g_{d2} + g_{d4})(g_{d9} + g_{d10} + g_{rx}) + 2g_{m2}g_{m9}(g_{da} + g_{ma})} \cdot \frac{1}{[1 + s\tau_1][1 + s\tau_2]} \quad (\text{ก.2.8})$$

$$\text{โดยที่ } \tau_1 = \frac{(2C_9 + C_{13})(g_{d2} + g_{d4} + g_{da} + g_{ma})(g_{d9} + g_{m10} + g_{rx})}{2g_{m2}g_{m9}(g_{da} + g_{ma})}$$

$$\tau_2 = \frac{(C_1 + C_5)g_{da}(g_{d2} + g_{d4})}{4g_{m2}g_{m9}(g_{da} + g_{ma})}$$

### ก.3 วิธีการหาค่าอัตราส่วนกระแส $i_z/i_x$ และช่วงความถี่ปฏิบัติงาน

เงื่อนไขในการประมาณค่าในเทอมที่มี  $g_d$  และ  $g_m$  เมื่อ  $g_d \ll g_m$  (100 เท่า) จะให้เทอมนั้นละเลยการพิจารณา  $g_d$  เหล่านั้น และเช่นเดียวกันเทอมที่มีค่าน้อยมาก (น้อยกว่า 100 เท่า) เมื่อเปรียบเทียบกับเทอมอื่น ๆ จะประมาณค่าให้เท่ากับศูนย์

จากสมการ (3.56) ให้  $C_1 = C_2$ ,  $g_{m1} = g_{m2}$ ,  $g_{d1} = g_{d2}$  พิจารณาหา  $V_1$  จะได้  $V_1$  มีค่าประมาณ

$$V_1 \cong \frac{(g_{m1} + sC_1)v_x + g_{d1}V_2 + g_{d2}V_3}{2(g_{m1} + sC_1)}$$

$$\cong \frac{v_x}{2} + \frac{g_{d1}V_2}{2(g_{m1} + sC_1)} + \frac{g_{d2}V_3}{2(g_{m1} + sC_1)} \quad (\text{ก.3.1})$$

นำ  $V_1$  จากสมการ (ก.3.1) แทนลงในสมการ (3.57) เพื่อคำนวณหา  $V_2$  จะได้

$$\left[ g_{m3} - \frac{g_{m1}g_{d1}}{2(g_{m1} + sC_1)} + s(C_3 + C_4) \right] V_2 = \frac{g_{m1}g_{d2}}{2(g_{m1} + sC_1)} V_3 - \frac{g_{m1}}{2} v_x \quad (\text{ก.3.2})$$

จากสมการ (ก.3.2) เทอม  $\frac{g_{m1}g_{d1}}{2(g_{m1} + sC_1)} \ll g_{m3}$  ดังนั้นจะได้  $V_2$  มีค่าประมาณ

$$V_2 \cong \frac{\frac{g_{m1}g_{d2}}{2(g_{m1} + sC_1)} V_3 - \frac{g_{m1}}{2} v_x}{g_{m3} + s(C_3 + C_4)} \quad (\text{ก.3.3})$$

จากสมการ (ก.3.1) และ (ก.3.3) แทน  $V_1$  และ  $V_2$  ตามลำดับ ลงในสมการ (3.58) เพื่อคำนวณหา  $V_3$  จะได้

$$\begin{aligned} & \frac{v_x}{2} \left[ \frac{g_{m1}g_{m2}g_{d1}}{2(g_{m1} + sC_1)(g_{m3} + s(C_3 + C_4))} - \frac{g_{m1}g_{m4}}{2(g_{m3} + s(C_3 + C_4))} \right] - \frac{g_{m2}}{2} v_x \\ & + \left[ \frac{g_{m1}g_{m4}g_{d2}}{2(g_{m1} + sC_1)(g_{m3} + s(C_3 + C_4))} - \frac{g_{m1}^2g_{d1}^2}{4(g_{m1} + sC_1)^2} - \frac{g_{m2}g_{d2}}{2(g_{m1} + sC_1)} \right. \\ & \left. + (g_{d2} + g_{d4} + g_{da} + g_{ma} + sC_a) \right] V_3 - g_{da}V_7 = 0 \end{aligned} \quad (ก.3.4)$$

จากสมการ (ก.3.4) เทอมของ  $\frac{g_{m1}g_{m2}g_{d1}}{2(g_{m1} + sC_1)(g_{m3} + s(C_3 + C_4))} \ll \frac{g_{m1}g_{m4}}{2(g_{m3} + s(C_3 + C_4))}$   
 และเทอม  $\frac{g_{m1}^2g_{d1}^2}{4(g_{m1} + sC_1)^2} \ll \frac{g_{m2}g_{d2}}{2(g_{m1} + sC_1)} \approx \frac{g_{m1}g_{m4}g_{d2}}{2(g_{m1} + sC_1)(g_{m3} + s(C_3 + C_4))} \ll (g_{d2} + g_{d4} + g_{da} + g_{ma})$  ดังนั้นจะได้  $V_3$  มีค่าประมาณ

$$V_3 = \frac{g_{m1}v_x + g_{da}V_7}{(g_{d2} + g_{d4} + g_{da} + g_{ma})} \quad (ก.3.5)$$

จากสมการ (ก.3.5) แทน  $V_3$  ลงในสมการ(3.62) โดยการออกแบบให้  $V_8 = V_7$  และ  $V_9 = V_{10}$  ดังนั้นจะได้  $V_7$  มีค่าเท่ากับ

$$V_7 = \frac{g_{m2}(g_{da} + g_{ma})v_x}{g_{da}(g_{d2} + g_{d4}) \left[ 1 + s \frac{(2C_9 + C_{13})(g_{d2} + g_{d4} + g_{da} + g_{ma})}{g_{da}(g_{d2} + g_{d4})} \right]} \quad (ก.3.6)$$

แทน  $V_7$  จากสมการ (ก.3.6) ลงในสมการ (3.66) จะได้ค่า  $i_x$  เท่ากับ

$$i_x = -v_x \left[ \frac{g_{da}(g_{d2} + g_{d4})(g_{d9} + g_{d10})(1 + sA)(1 + sB) + 2g_{m2}g_{m9}(g_{da} + g_{ma})}{g_{da}(g_{d2} + g_{d4})(1 + sA)} \right] \quad (ก.3.7)$$

$$\text{โดยที่ } A = \frac{(2C_9 + C_{13})(g_{d2} + g_{d4} + g_{da} + g_{ma})}{g_{da}(g_{d2} + g_{d4})}$$

$$B = \frac{C_1}{g_{d9} + g_{d10}}$$

แทน  $V_7$  จากสมการ (ก.3.6) ลงในสมการ (3.67) จากการออกแบบให้  $g_{m9} = g_{m11} = g_{m12}$  จะได้ค่า  $i_z$  เท่ากับ

$$\begin{aligned}
 i_z &= -\frac{2g_{m2}g_{m9}(g_{da} + g_{ma})g_{rz}}{g_{da}(g_{d2} + g_{d4})(g_{d11} + g_{d12} + g_{rz})(1 + sA)} v_x \\
 &= -\frac{2g_{m2}g_{m9}(g_{da} + g_{ma})}{g_{da}(g_{d2} + g_{d4})(1 + sA)} v_x
 \end{aligned} \tag{ก.3.8}$$

นำ  $i_z$  จากสมการ (ก.3.8) หาค่าด้วย  $i_x$  จากสมการ (ก.3.7) จะได้อัตราส่วนกระแส  $i_z/i_x$  มีค่าเป็น

$$\frac{i_z}{i_x} = \frac{1}{1 + \frac{g_{da}(g_{d2} + g_{d4})(g_{d9} + g_{d10})}{2g_{m2}g_{m9}(g_{da} + g_{ma})}} \cdot \frac{1}{[1 + s\tau_1][1 + s\tau_2]} \tag{ก.3.9}$$

$$\begin{aligned}
 \text{โดยที่ } \tau_1 &= \frac{(2C_9 + C_{13})(g_{d2} + g_{d4} + g_{da} + g_{ma})(g_{d9} + g_{m10} + g_{rx})}{2g_{m2}g_{m9}(g_{da} + g_{ma})} \\
 \tau_2 &= \frac{(C_1 + C_5)g_{da}(g_{d2} + g_{d4})}{4g_{m2}g_{m9}(g_{da} + g_{ma})}
 \end{aligned}$$

#### ก.4 วิธีการหาค่าแรงดันอินพุตออฟเซต ( $V_{os}$ )

จากวงจรรูป 3.8 ให้มอสทรานซิสเตอร์ M1 และ M2 กับ M5 และ M6 สมพงษ์กัน กล่าวได้ว่าค่าของแรงดันที่พอร์ต Y มีค่าเท่ากับแรงดันที่พอร์ต X ดังนั้นผลต่างแรงดันของพอร์ตทั้งสองมีค่าเท่ากับ  $\Delta V$  ในทางปฏิบัติเนื่องจากความไม่สมพงษ์ของ M1 กับ M2 และ M5 กับ M6 ทำให้  $\Delta V$  มีค่าไม่เท่ากับศูนย์ให้มีค่าเท่ากับ  $V_{ID}$

จากสมการ (3.69ก) สามารถแสดงวิธีการคำนวณได้จากผลต่างแรงดันเกตของขงคู่ M1 และ M2 มีค่าเท่ากับ

$$\begin{aligned}
 V_{GS1} - V_{GS2} &= \sqrt{\frac{2I_{D1}}{K'_n(W/L)_1}} - \sqrt{\frac{2I_{D2}}{K'_n(W/L)_2}} + V_{T1} - V_{T2} \\
 &= \sqrt{\frac{2}{K'_n}} \left[ \sqrt{\frac{I_{N1}}{(W/L)_{N1}}} - \sqrt{\frac{I_{N1} + \Delta I_{N1}}{(W/L)_{N1} + \Delta(W/L)_{N1}}} \right] + \Delta V_{TN1} \\
 &= \sqrt{\frac{2I_{N1}}{K'_n(W/L)_{N1}}} \left[ 1 - \sqrt{\frac{1 + \Delta I_{N1}/I_{N1}}{1 + \Delta(W/L)_{N1}/(W/L)_{N1}}} \right] + \Delta V_{TN1} \tag{ก.4.1}
 \end{aligned}$$

เนื่องจาก  $\Delta I_{N1}/I_{N1}$  และ  $\Delta(W/L)_{N1}/(W/L)_{N1} \ll 1$  ดังนั้นจากสมการ (ก.4.1) สามารถกระจายเทอมรากที่สองให้อยู่ในรูปเลขกำลังหนึ่งได้ดังสมการ

$$\begin{aligned}
 V_{GS1} - V_{GS2} &= \sqrt{\frac{2I_{N1}}{K'_n(W/L)_{N1}}} \left\{ 1 - \left( 1 + \frac{\Delta I_{N1}}{2I_{N1}} \right) \left[ 1 - \frac{\Delta(W/L)_{N1}}{2(W/L)_{N1}} \right] \right\} + \Delta V_{TN1} \\
 &= \sqrt{\frac{2I_{N1}}{K'_n(W/L)_{N1}}} \left[ -\frac{\Delta I_{N1}}{2I_{N1}} + \frac{\Delta(W/L)_{N1}}{2(W/L)_{N1}} \right] + \Delta V_{TN1} \\
 &= \frac{(V_{GS} - V_T)_{N1}}{2} \left[ -\frac{\Delta I_{N1}}{I_{N1}} + \frac{\Delta(W/L)_{N1}}{(W/L)_{N1}} \right] + \Delta V_{TN1} \quad (\text{ก.4.2})
 \end{aligned}$$

จากสมการ (3.69ข) สามารถแสดงวิธีการคำนวณได้จากผลต่างแรงดันเกตของขงคู่ M5 และ M6 มีค่าเท่ากับ

$$\begin{aligned}
 V_{GS5} - V_{GS6} &= \sqrt{\frac{2I_{D5}}{K'_n(W/L)_5}} - \sqrt{\frac{2I_{D6}}{K'_n(W/L)_6}} + V_{T5} - V_{T6} \\
 &= \sqrt{\frac{2}{K'_p}} \left[ \sqrt{\frac{I_{P1}}{(W/L)_{P1}}} - \sqrt{\frac{I_{P1} + \Delta I_{P1}}{(W/L)_{P1} + \Delta(W/L)_{P1}}} \right] + \Delta V_{TP1} \\
 &= \sqrt{\frac{2I_{P1}}{K'_p(W/L)_{P1}}} \left[ 1 - \sqrt{\frac{1 + \Delta I_{P1}/I_{P1}}{1 + \Delta(W/L)_{P1}/(W/L)_{P1}}} \right] + \Delta V_{TP1} \quad (\text{ก.4.3})
 \end{aligned}$$

เนื่องจาก  $\Delta I_{P1}/I_{P1}$  และ  $\Delta(W/L)_{P1}/(W/L)_{P1} \ll 1$  ดังนั้นจากสมการ (ก.4.3) สามารถกระจายเทอมรากที่สองให้อยู่ในรูปเลขกำลังหนึ่งได้ดังสมการ

$$\begin{aligned}
 V_{GS5} - V_{GS6} &= \sqrt{\frac{2I_{P1}}{K'_p(W/L)_{P1}}} \left\{ 1 - \left( 1 + \frac{\Delta I_{P1}}{2I_{P1}} \right) \left[ 1 - \frac{\Delta(W/L)_{P1}}{2(W/L)_{P1}} \right] \right\} + \Delta V_{TP1} \\
 &= \sqrt{\frac{2I_{P1}}{K'_p(W/L)_{P1}}} \left[ -\frac{\Delta I_{P1}}{2I_{P1}} + \frac{\Delta(W/L)_{P1}}{2(W/L)_{P1}} \right] + \Delta V_{TP1}
 \end{aligned}$$

$$= \frac{(V_{GS} - V_T)_{P1}}{2} \left[ -\frac{\Delta I_{P1}}{I_{P1}} + \frac{\Delta(W/L)_{P1}}{(W/L)_{P1}} \right] + \Delta V_{TP1} \quad (ก.4.4)$$

ในกรณีความแตกต่างทางแรงดันของคู่สะท้อนกระแสตรงจุดออกสัญญาณของวงจรถ่ายความแตกต่าง NMOS จะเท่ากับผลต่างของแรงดันเกตของ M3 และแรงดันเดรน-ซอสของ M4 ( $V_{DS4} = V_{GS4}$ ) และความแตกต่างทางแรงดันของคู่สะท้อนกระแสตรงจุดออกสัญญาณของวงจรถ่ายความแตกต่าง PMOS จะเท่ากับผลต่างของแรงดันเกตของ M7 และแรงดันเดรน-ซอสของ M8 ( $V_{DS8} = V_{GS8}$ ) ซึ่งสามารถวิเคราะห์ได้ดังสมการ (ก.4.6) และ (ก.4.8) ตามลำดับ โดยผลต่างของแรงดันเกตของ M3 และแรงดันเดรน-ซอสของ M4 สามารถพิจารณาได้ดังสมการ

$$\begin{aligned} V_{GS3} - V_{DS4} &= \sqrt{\frac{2I_{D3}}{K'_p(W/L)_3}} - \sqrt{\frac{2I_{D4}}{K'_p(W/L)_4}} + V_{T3} - V_{T4} \\ &= \sqrt{\frac{2I_{D3}}{K'_p(W/L)_3}} - \sqrt{\frac{2(nI_{D3})}{K'_p(n(W/L)_3)}} + V_{T3} - V_{T4} \\ &= \sqrt{\frac{2}{K'_p}} \left[ \sqrt{\frac{I_{P2}}{(W/L)_{P2}}} - \sqrt{\frac{I_{P2} + \Delta I_{P2}}{(W/L)_{P2} + \Delta(W/L)_{P2}}} \right] + \Delta V_{TP2} \\ &= \sqrt{\frac{2I_{P2}}{K'_p(W/L)_{P2}}} \left[ 1 - \sqrt{\frac{1 + \Delta I_{P2}/I_{P2}}{1 + \Delta(W/L)_{P2}/(W/L)_{P2}}} \right] + \Delta V_{TP2} \quad (ก.4.5) \end{aligned}$$

โดยที่  $n$  เป็นจำนวนเท่าของการสะท้อนกระแส

เนื่องจาก  $\Delta I_{P2}/I_{P2}$  และ  $\Delta(W/L)_{P2}/(W/L)_{P2} \ll 1$  ดังนั้นจากสมการ (ก.4.5) สามารถกระจายเทอมรากที่สองให้อยู่ในรูปเลขกำลังหนึ่งได้ดังสมการ

$$\begin{aligned} V_{GS3} - V_{DS4} &= \sqrt{\frac{2I_{P2}}{K'_p(W/L)_{P2}}} \left\{ 1 - \left( 1 + \frac{\Delta I_{P2}}{2I_{P2}} \right) \left[ 1 - \frac{\Delta(W/L)_{P2}}{2(W/L)_{P2}} \right] \right\} + \Delta V_{TP2} \\ &= \sqrt{\frac{2I_{P2}}{K'_p(W/L)_{P2}}} \left[ -\frac{\Delta I_{P2}}{2I_{P2}} + \frac{\Delta(W/L)_{P2}}{2(W/L)_{P2}} \right] + \Delta V_{TP2} \end{aligned}$$

$$= \frac{(V_{GS} - V_T)_{P2}}{2} \left[ -\frac{\Delta I_{P2}}{I_{P2}} + \frac{\Delta(W/L)_{P2}}{(W/L)_{P2}} \right] + \Delta V_{TP2} \quad (ก.4.6)$$


และเช่นเดียวกันผลต่างของแรงดันเกตของ M7 และแรงดันครั้น-ซอสของ M8 สามารถพิจารณาได้ดังสมการ

$$\begin{aligned} V_{GS7} - V_{DS8} &= \sqrt{\frac{2I_{D7}}{K'_n(W/L)_7}} - \sqrt{\frac{2I_{D8}}{K'_n(W/L)_8}} + V_{T7} - V_{T8} \\ &= \sqrt{\frac{2I_{D7}}{K'_n(W/L)_7}} - \sqrt{\frac{2(nI_{D7})}{K'_n(n(W/L)_7)}} + V_{T7} - V_{T8} \\ &= \sqrt{\frac{2}{K'_n}} \left[ \sqrt{\frac{I_{N2}}{(W/L)_{N2}}} - \sqrt{\frac{I_{N2} + \Delta I_{N2}}{(W/L)_{N2} + \Delta(W/L)_{N2}}} \right] + \Delta V_{TN2} \\ &= \sqrt{\frac{2I_{N2}}{K'_n(W/L)_{N2}}} \left[ 1 - \sqrt{\frac{1 + \Delta I_{N2}/I_{N2}}{1 + \Delta(W/L)_{N2}/(W/L)_{N2}}} \right] + \Delta V_{TN2} \quad (ก.4.7) \end{aligned}$$

เนื่องจาก  $\Delta I_{N2}/I_{N2}$  และ  $\Delta(W/L)_{N2}/(W/L)_{N2} \ll 1$  ดังนั้นจากสมการ (ก.4.7) สามารถกระจายเทอมรากที่สองให้อยู่ในรูปเลขกำลังหนึ่งได้ดังสมการ

$$\begin{aligned} V_{GS7} - V_{DS8} &= \sqrt{\frac{2I_{N2}}{K'_n(W/L)_{N2}}} \left\{ 1 - \left( 1 + \frac{\Delta I_{N2}}{2I_{N2}} \right) \left[ 1 - \frac{\Delta(W/L)_{N2}}{2(W/L)_{N2}} \right] \right\} + \Delta V_{TN2} \\ &= \sqrt{\frac{2I_{N2}}{K'_n(W/L)_{N2}}} \left[ -\frac{\Delta I_{N2}}{2I_{N2}} + \frac{\Delta(W/L)_{N2}}{2(W/L)_{N2}} \right] + \Delta V_{TN2} \\ &= \frac{(V_{GS} - V_T)_{N2}}{2} \left[ -\frac{\Delta I_{N2}}{I_{N2}} + \frac{\Delta(W/L)_{N2}}{(W/L)_{N2}} \right] + \Delta V_{TN2} \quad (ก.4.8) \end{aligned}$$

## ภาคผนวก ข



รูปที่ ข.1 หมายเลขประจำ node ภายในวงจร RRCCII

### ข.1 โมเดลพารามิเตอร์

```
.model en nmos level = 2
```

```
+tox = 0.94e-8 nsub = 4e16 vt0 = 0.5097457 u0 = 588.4312781 delta = 0.01 pb = 0.7556
```

```
+rsh = 1.60 js = 7.05e-04 jsw = 4.3e-9 wmin = 0 wmax = 1 lmin = 0 lmax = 1
```

```
+cgdo = 1.42e-10 cgso = 1.42e-10 cgbo = 3.67e-10 kf = 3.67e-28 af = 0.91
```

```
+cj = 7.7587e-4 mj = 0.35297 cjsw = 3.4485e-10 mjsw = 0.26477
```

```
.model ep pmos level = 2
```

```
+tox = 0.94e-8 nsub = 4e16 vt0 = -0.5103469 u0 = 148.6428164 delta = 0.01 pb = 0.78469
```

```
+rsh = 1.40 js = 8.0e-4 jsw = 4.0e-9 wmin = 0 wmax = 1 lmin = 0 lmax = 1
```

```
+cgsl = 0 cgdo = 1.42e-10 cgso = 1.42e-10 cgbo = 3.67e-10 kf = 1.20e-28 af = 1.1
```

```
+cj = 8.1577e-4 mj = 0.36667 cjsw = 3.5456e-10 mjsw = 0.27422
```

## ข.2 ฟังก์ชันวัดค่าช่วงปฏิบัติงานแรงดันอินพุท-เอาต์พุท, กระแสที่พอร์ต์ X และ Z และสัญญาณรบกวน

สำหรับ Ma และ Mb ต่อในลักษณะ cascade เป็นการเพิ่มอิมพีแดนซ์ที่โหนดนั้นและการที่เลือก  $L_{a,b}$  เท่ากับ  $1u$  ก็ทำให้ได้อิมพีแดนซ์ที่สูงกว่าการใช้  $L_{a,b}$  เท่ากับ  $0.5u$

```
.option captab numdgt=5
```

```
.option tnom=27
```

```
*Mb3 13 6 vss vss en w=2u l=4u
*Mb4 15 3 vdd vdd ep w=8u l=4u
M1 2 x 1 1 en w=1u l=0.5u
M2 3 y 1 1 en w=1u l=0.5u
M3 2 2 vdd vdd ep w=20u l=0.5u
M4 3 2 vdd vdd ep w=26u l=0.5u
M5 5 x 4 4 ep w=4u l=0.5u
M6 6 y 4 4 ep w=4u l=0.5u
M7 5 5 vss vss en w=5u l=0.5u
M8 6 5 vss vss en w=6.5u l=0.5u
M14 9 9 11 11 ep w=34.5u l=0.5u
M15 11 11 vdd vdd ep w=34.5u l=0.5u
M17 10 10 12 12 en w=9u l=0.5u
M18 12 12 vss vss en w=9u l=0.5u
Ma 7 0 3 vdd ep w=4u l=1u
Mb 8 0 6 vss en w=1u l=1u
M13 8 9 7 7 ep w=6u l=0.5u
M16 7 10 8 8 en w=1.5u l=0.5u
M9 x 7 vdd vdd ep w=79u l=0.5u
M10 x 8 vss vss en w=20u l=0.5u
M11 z 7 vdd vdd ep w=79u l=0.5u
M12 z 8 vss vss en w=20u l=0.5u
```

```
***** Function Test *****
```

```

Ib1  vdd  2    DC   35u
Ib2  1    vss  DC   35u
Ib3  13   vss  DC   4.5u
Ib4  vdd  15   DC   4.8u
VDD  vdd  0    DC   1.1V
VSS  0    vss  DC   1.1V
Vy   y    0    AC   SIN(0 1 100k 0 0 0)
Rz   z    0    1kΩ
Rx   x    0    1kΩ
.OP
.DC  Vy   -1   1    0.1
.PRINT DC  par('I(Rx)')  par('I(Rx)')
***** TRAN TEST *****
.TRAN 0.1u  30u
.PRINT TRAN
.FOUR 100k  V(x)  10
.AC  DEC  100  1    100meg
.PRINT AC
.NOISE V(6)  Vy  10
.probe
.end

```

### ข.3 ฟังก์ชันวัดค่าอิมพีแดนซ์ที่พอร์ต X

```

.option captab numdgt=5 cd=130
.option tnom=27
Rd1  3    1    0.692meg
Rd2  4    1    0.651meg
Rd3  3    0    0.748meg
Rd4  4    0    0.617meg
Rd5  5    2    0.692meg
Rd6  6    2    0.651meg
Rd7  5    0    0.749meg

```

Rd8	6	0			0.617meg
Rd9	x	0			7.259meg
Rd10	x	0			7.271meg
Rd11	z	0			7.259meg
Rd12	z	0			7.271meg
Rd13	8	7			5.578meg
Rd14	9	11			2.881meg
Rd15	11	0			2.881meg
Rd16	7	8			5.421meg
Rd17	10	12			2.701meg
Rd18	10	0			2.701meg
Rda	7	4			8.436meg
Rdb	8	6			8.437meg
Ro1	1	0			50meg
Ro2	2	0			50meg
Ro3	9	0			50meg
Ro4	10	0			50meg
gm1	3	1	x	1	147.997u
gm2	4	1	y	1	149.419u
gm3	3	0	3	0	322.275u
gm4	4	0	3	0	410.403u
gm5	5	2	x	2	146.768u
gm6	6	2	y	2	150.214u
gm7	5	0	5	0	320.588u
gm8	6	0	5	0	408.264u
gma	7	4	0	4	44.763u
gmb	8	6	0	6	44.527u
gm9	x	0	7	0	201.556u
gm11	z	0	7	0	201.556u
gm13	8	7	9	7	63.330u
gm14	9	11	9	11	215.934u
gm15	11	0	11	0	215.934u

```
gm10  x    0    8    0    201.619u
gm12  z    0    8    0    201.619u
gm16  7    8    1    8    63.905u
gm17  10   12   10   12   226.626u
gm18  12    0   12    0   226.626u
```

\*\*\*\*\* Function Test \*\*\*\*\*

```
Vx    x    0    AC    SIN(0 1 100k 0 0 0)
Ry    y    0    0
.OP
.TF   V(x)  Vx
.DC   Vx   -1    1    0.1
.PRINT DC  PAR('-I(Vx)')
.PROBE
.END
```

#### ข.4 ฟังก์ชันวัดค่าอิมพีแดนซ์ที่พอร์ต Y

\*\*\*\*\* Function Test \*\*\*\*\*

```
Vy    z    0    AC    SIN(0 1 100k 0 0 0)
Ry    y    0    0
.OP
.TF   V(y)  Vy
.DC   Vy   -1    1    0.1
.PRINT DC  PAR('-I(Vy)')
.PROBE
.END
```

#### ข.5 ฟังก์ชันวัดค่าอิมพีแดนซ์ที่พอร์ต Z

\*\*\*\*\* Function Test \*\*\*\*\*

```
Vz    z    0    AC    SIN(0 1 100k 0 0 0)
Ry    y    0    0
.OP
```

```
.TF V(z) Vz
.DC Vz -1 1 0.1
.PRINT DC PAR('I(Vz)')
.PROBE
.END
```

### ข.6 ฟังก์ชันวัดค่าอัตราส่วนแรงดัน $V_x/V_y$ และช่วงความถี่ปฏิบัติงาน

```
.option captab numdgt=5 cd=130
.option tnom=27
Rd1 3 1 0.692meg
Rd2 4 1 0.651meg
Rd3 3 0 0.748meg
Rd4 4 0 0.617meg
Rd5 5 2 0.692meg
Rd6 6 2 0.651meg
Rd7 5 0 0.749meg
Rd8 6 0 0.617meg
Rd9 x 0 7.259meg
Rd10 x 0 7.271meg
Rd11 z 0 7.259meg
Rd12 z 0 7.271meg
Rd13 8 7 5.578meg
Rd14 9 11 2.881meg
Rd15 11 0 2.881meg
Rd16 7 8 5.421meg
Rd17 10 12 2.701meg
Rd18 10 0 2.701meg
Rda 7 4 8.436meg
Rdb 8 6 8.437meg
Ro1 1 0 50meg
Ro2 2 0 50meg
Ro3 9 0 50meg
```

Ro4	10	0	50meg		
Cgs1	x	1	1.3665f		
Cgs2	y	1	1.3665f		
Cgs3	3	0	27.3305f		
Cgs4	3	0	35.5297f		
Cgs5	x	2	5.4661f		
Cgs6	y	2	5.4661f		
Cgs7	5	0	6.8326f		
Cgs8	5	0	8.8824f		
Cgsa	0	4	10.3505f		
Cgsb	0	4	2.5866f		
Cgs9	7	0	107.9555f		
Cgs11	7	0	107.9555f		
Cgs13	9	7	8.1992f		
Cgs14	9	11	47.1451f		
Cgs15	11	0	47.1451f		
Cgs10	8	0	27.3305f		
Cgs12	8	0	27.3305f		
Cgs16	1	8	2.0498f		
Cgs17	10	12	12.2987f		
Cgs18	12	0	12.2987f		
gm1	3	1	x	1	147.997u
gm2	4	1	y	1	149.419u
gm3	3	0	3	0	322.275u
gm4	4	0	3	0	410.403u
gm5	5	2	x	2	146.768u
gm6	6	2	y	2	150.214u
gm7	5	0	5	0	320.588u
gm8	6	0	5	0	408.264u
gma	7	4	0	4	44.763u
gmb	8	6	0	6	44.527u
gm9	x	0	7	0	201.556u

```

gm11 z 0 7 0 201.556u
gm13 8 7 9 7 63.330u
gm14 9 11 9 11 215.934u
gm15 11 0 11 0 215.934u
gm10 x 0 8 0 201.619u
gm12 z 0 8 0 201.619u
gm16 7 8 1 8 63.905u
gm17 10 12 10 12 226.626u
gm18 12 0 12 0 226.626u

```

\*\*\*\*\* Function Test \*\*\*\*\*

```

Vy y 0 AC SIN(0 1 100k 0 0 0)
Rx x 0 0.5k
.OP
.AC DEC 100 100 200Meg
.PRINT AC PAR('20*log10(V(x)/V(y))')
.PROBE
.END

```

### ข.7 ฟังก์ชันวัดค่าอัตราส่วนกระแส $i_z/i_x$ และช่วงความถี่ปฏิบัติงาน

\*\*\*\*\* Function Test \*\*\*\*\*

```

Vy y 0 AC SIN(0 1 100k 0 0 0)
Rx x 0 0.5kΩ
Rz z 0 0.5kΩ
.OP
.AC DEC 100 1 400meg
.PRINT AC PAR('(I(Rz)/I(Rx))')
.PROBE
.END

```

### ข.8 ฟังก์ชันวัดค่าแรงดันอินพุตออฟเซต

```
.option captab numdgt=5
```

```
.option tnom=27
```

```
*Mb3 13 6 vss vss en w=2u l=4u
*Mb4 15 3 vdd vdd ep w=8u l=4u
M1 2 x 1 1 en w=1u l=0.5u
M2 3 y 1 1 en w=1u l=0.5u
M3 2 2 vdd vdd ep w=20u l=0.5u
M4 3 2 vdd vdd ep w=26u l=0.5u
M5 5 x 4 4 ep w=4u l=0.5u
M6 6 y 4 4 ep w=4u l=0.5u
M7 5 5 vss vss en w=5u l=0.5u
M8 6 5 vss vss cn w=6.5u l=0.5u
M14 9 9 11 11 ep w=34.5u l=0.5u
M15 11 11 vdd vdd ep w=34.5u l=0.5u
M17 10 10 12 12 en w=9u l=0.5u
M18 12 12 vss vss en w=9u l=0.5u
Ma 7 0 3 vdd ep w=4u l=1u
Mb 8 0 6 vss en w=1u l=1u
M13 8 9 7 7 ep w=6u l=0.5u
M16 7 10 8 8 en w=1.5u l=0.5u
M9 x 7 vdd vdd ep w=79u l=0.5u
M10 x 8 vss vss en w=20u l=0.5u
M11 z 7 vdd vdd ep w=79u l=0.5u
M12 z 8 vss vss en w=20u l=0.5u
```

```
***** Function Test *****
```

```
Ib1 vdd 2 DC 35u
Ib2 1 vss DC 35u
Ib3 13 vss DC 4.5u
Ib4 vdd 15 DC 4.8u
VDD vdd 0 DC 1.1V
VSS 0 vss DC 1.1V
Vy y 0 AC SIN(0 1 100k 0 0 0)
Rz z 0 0
```

```
.OP
.DC Vy -10u 10u 0.1u sweep Ib1 34.95u 35.00u .025u
.PRINT DC V(y,x) I(Rz)
.probe
.end
```

ตารางที่ ข.1 พารามิเตอร์(Netlist) จากผลการจำลองของวงจร RRCCII

element	M1	M2	M3	M4	M5	M6	M7	M8	M9	M10
model	EN	EN	EP	EP	EP	EP	EN	EN	EP	EN
id	17.29u	17.71u	-17.29u	-22.02u	-17.29u	-17.71u	17.29u	22.02u	-1.63u	1.63u
ibs	0	0	0	0	0	0	0	0	0	0
ibd	-12.28f	-15.04f	6.17f	3.41f	12.27f	15.04f	-6.1743f	-3.41f	11.00f	11.00f
vgs	745.49m	745.48m	-617.4m	-617.4m	-744.7m	-744.7m	617.43m	617.43m	-526.6m	525.93m
vds	1.23	1.5041	-617.4m	-341.4m	-1.2273	-1.5038	617.43m	340.90m	-1.1	1.1
vbs	0	0	0	0	0	0	0	0	0	0
vth	509.91m	509.92m	-510.4m	-510.4m	-510.4m	-510.4m	509.78m	509.77m	-510.4m	509.75m
vdsat	201.53m	201.53m	-91.21m	-91.22m	-200.5m	-200.5m	91.69m	91.69m	-13.77m	13.73m
beta	730.63u	748.01u	3.5457m	4.5144m	738.27u	755.87u	3.5089m	4.4674m	14.65m	14.680m
gam eff	313.68m	313.68m	313.68m	313.68m	313.68m	313.68m	313.68m	313.68m	313.68m	313.68m
gm	146.00u	149.42u	322.27u	410.40u	146.77u	150.22u	320.59u	408.26u	201.64u	201.54u
gds	1.44u	1.54u	1.34u	1.62u	1.44u	1.54u	1.34u	1.62u	137.86n	137.43n
gmb	24.67u	25.25u	56.12u	71.46u	24.78u	25.37u	55.82u	71.09u	35.96u	35.94u
cdtot	0.145f	0.146f	2.8702f	3.7137f	0.580f	0.583f	0.7176f	0.9284f	11.4308f	2.8939f
cgtot	1.7169f	1.7175f	31.2625f	40.5686f	6.3174f	6.3201f	7.9523f	10.2785f	131.74f	33.49f
estot	1.3665f	1.3665f	27.3305f	35.5297f	5.4661f	5.4661f	6.8326f	8.8824f	107.955f	27.3305f
cbtot	0.205f	0.205f	1.0617f	1.3252f	0.2713f	0.2713f	0.4021f	0.4677f	12.3550f	3.2686f
cgs	1.3665f	1.3665f	27.3305f	35.5297f	5.4661f	5.4661f	6.8326f	8.8824f	107.955f	27.3305f
cgd	0.145f	0.146f	2.8702f	3.7137f	0.580f	0.5827f	0.7176f	0.9284f	11.4308f	2.8939f

ตารางที่ ข.1 (ต่อ)


element	M11	M12	M13	M14	M15	M16	M17	M18	Ma	Mb
model	EP	EN	EP	EP	EP	EN	EN	EN	EP	EN
id	-1.63u	1.63u	-2.1261u	-4.5u	-4.5u	2.1888u	4.8u	4.8u	-4.3149u	-4.3149u
ibs	0	0	0	0	0	0	0	0	3.4142f	-3.4090f
ibd	11.00f	11.00f	11.4749f	5.5200f	5.5200f	-11.475f	-5.521f	-5.521f	5.2657f	-5.2593f
vgs	-526.6m	525.93m	-577.4m	-551.9m	-551.9m	578.2m	-551.9m	-551.9m	-758.5m	759.10m
vds	-1.1	1.1	-1.1475	-551.9m	-551.9m	1.1475	-551.9m	-551.9m	-185.1m	185.03m
vbs	0	0	0	0	0	0	0	0	341.42m	-340.9m
vth	-510.4m	509.75m	-510.4m	-510.3m	-510.3m	509.85m	-510.3m	-510.3m	-565.9m	565.45m
vdsat	-13.77m	13.73m	-57.01m	-35.37m	-35.37m	58.152m	-35.37m	-35.37m	-168.4m	169.27m
beta	14.65m	14.680m	1.1133m	6.1117m	6.1117m	1.1017m	6.1117m	6.1117m	266.42u	263.66u
gam eff	313.68m	313.68m	313.67m	313.67m	313.67m	313.67m	313.67m	313.67m	313.67m	313.67m
gm	201.64u	201.54u	63.324u	215.93u	215.93u	63.911u	226.62u	226.62u	44.763u	44.527u
gds	137.86n	137.43n	179.25n	347.06n	347.06n	184.50n	370.17n	370.17n	118.53n	118.52n
gmb	35.96u	35.94u	11.143u	38.247u	38.247u	11.249u	40.138u	40.138u	6.4370u	6.4107u
cdtot	11.4308f	2.8939f	0.8689f	4.9456f	4.9456f	0.2172f	1.2902f	1.2902f	1.2862f	0.3460f
cgtot	131.74f	33.49f	9.6362f	55.3976f	55.3976f	2.5452f	14.5783f	14.5783f	12.1830f	3.3443f
cstot	107.955f	27.3305f	8.1992f	47.1451f	47.1451f	2.0498f	12.2987f	12.2987f	10.3505f	2.5866f
cbtot	12.3550f	3.2686f	0.5682f	3.3069f	3.3069f	0.2782f	0.9894f	0.9894f	0.5462f	0.4116f
cgs	107.955f	27.3305f	8.1992f	47.1451f	47.1451f	2.0498f	12.2987f	12.2987f	10.3505f	2.5866f
cgd	11.4308f	2.8939f	0.8689f	4.9456f	4.9456f	0.2172f	1.2902f	1.2902f	1.2862f	0.3460f

## ภาคผนวก ก

บทความที่ได้รับการตีพิมพ์มี 2 บทความ

1. “ $\pm 1.1$  Volts Rail to Rail Current Conveyors” ตีพิมพ์ในวารสาร การประชุมวิชาการทางวิศวกรรมไฟฟ้าครั้งที่ 24 ปี พ.ศ. 2544 หน้า 1045-1048
2. “ $\pm 1.1$  Volts Rail to Rail Current Conveyors” ตีพิมพ์ในวารสาร ISCIT 2001 ปี ค.ศ. 2001 หน้า 71-74

# การประชุมวิชาการทางวิศวกรรมไฟฟ้าครั้งที่ 24 24<sup>th</sup> Electrical Engineering Conference (EECON-24)



## Volume 2

- ไฟฟ้ากำลัง (PW)
- อิเล็กทรอนิกส์กำลัง (PE)
- ระบบควบคุมและการวัดคุม (CT)
- งานวิจัยที่เกี่ยวข้องกับวิศวกรรมไฟฟ้า (GN)

ดำเนินการโดย คณะวิศวกรรมศาสตร์  
สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง  
22-23 พฤศจิกายน 2544  
โทร : 0-2739-2359 โทรสาร : 0-2326-9965  
<http://www.ladkrabang.com>

- EL20 การควบคุมค่าแอมพลิจูดด้วยผลการตอบสนองบังคับแบบง่าย  
สำหรับวงจรรอสซซิลเลเตอร์ในโหมดกระแส  
A Simple Amplitude Control by Force Response for Current Mode Oscillator  
เบญจวรรณ ธรรมวุฒิ ปราโมทย์ วาดเขียน ธงชัย มณีชูเกตุ  
สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง มหาวิทยาลัยนเรศวร 1018
- EL21 วงจรขยายกระแสคลาสเอบีที่มีโครงสร้างภายในเป็นวงรอบทรานส์ลิเนียร์ผสมแบบคาร์ลิตัน  
Darlington Mixed Translinear Loop Based Class AB Current Gain Cell  
กษชาติ ทับแก้ว จิรยุทธ์ มหัทธนนุกูล  
มหาวิทยาลัยเทคโนโลยีมหานคร 1024
- EL22 วงจรวงจรมคูณสัญญาณสี่ควอดแรนต์โดยอาศัยหลักการPWAM ที่ปราศจากอิทธิพลของ  
ความถี่และดัชนีการมอดูเลตของ PWM  
Four quadrant multiplier based on PWAM without effect of frequency and modulation  
index of PWM  
พรเทพ จันทร์ฤมาภาส ปราโมทย์ วาดเขียน ธงชัย มณีชูเกตุ  
สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง มหาวิทยาลัยนเรศวร 1029
- EL-E
- EL23 วงจรกรองความถี่ และ วงจรค อดแตร์เจอร์ออสซิลเลเตอร์ โดยใช้กระแสควบคุม  
OTA - based linear current - controlled Filters and Quadrature oscillator  
นงลักษณ์ เอี่ยมจรัส เกียรติศักดิ์ กมวัชระ วัลลภ สุระกำพลธร  
สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง 1035
- EL24 วงจรแปลงสัญญาณ True RMS เป็นค่าไฟฟ้ากระแสตรงโดยอาศัยหลักการทรานส์ลิเนียร์  
A Translinear-Based True RMS-to-DC Converter  
กิตติพงษ์ อภารัตน์ชัย เกียรติศักดิ์ กมวัชระ วัลลภ สุระกำพลธร  
สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง 1040
- EL25 วงจรสายพานกระแสชนิดช่วงปฏิบัติงานกว้างภายใต้แหล่งจ่ายไฟ1.1 โวลต์  
1.1 Volts Rail to Rail CMOS Current Conveyors  
S. Thupthawash V. Kasemsuwan  
King Mongkut's Institute of Technology Ladkrabang 1045
- EL26 การสร้างตัวกรองจํัดรูปพัลส์สำหรับโมเด็มของระบบ DS-CDMA โดยใช้อุปกรณ์ FPGA  
Implementation of a Pulse Shaping Filter for DS-CDMA Modem Using FPGA  
กฤษฎา สุวรรณรงค์ เผ่ากัก ศิริสุข สุเจตน์ อินทร์รัมย์  
มหาวิทยาลัยเทคโนโลยีมหานคร 1049

## ± 1.1 Volts Rail to Rail CMOS Current Conveyors

S. Thupthawash and V. Kasemsuwan

Department of Electronics, Faculty of Engineering,

King Mongkut's Institute of Technology Ladkrabang(KMITL)

Chalongkrung Rd., Ladkrabang District, Bangkok 10520, Thailand.

Phone (66-2) 326-9968 Ext.102, Fax. (66-2) 739-2398, Email: [kkvarako@kmitl.ac.th](mailto:kkvarako@kmitl.ac.th)

### Abstract

A simple configuration for the realization of the rail to rail current conveyors in CMOS technology is proposed. The input consists of NMOS and PMOS differential pair connected in parallel. The output stage is in the class-AB configuration enabling the circuit to have rail to rail swing capability at both input and output. The circuit can operate with input/output swing of ±1volts under the ±1.1volts supply voltage, the harmonic distortion is less than 0.5%. The resistance at terminal X is found to be 1.2Ω. The total power dissipation is 56μW, and the maximum output current of 2mA.

Keyword: Current conveyor, Rail to rail

### 1. Introduction

The first generation current conveyor(CCI) is one of the most powerful analogue sub-circuits which is introduced in 1968[1,2]. CCI has been mainly motivated by the higher operating speed possible with current mode circuits as compared to their voltage mode counterparts. The versatility of the CCI has been increased by enhancing the input impedance at the input terminal Y and known as the second generation current conveyor (CCII)[3]. The CCII is a three terminal device usually labeled with X, Y and Z as show in Fig. 1, and has the following port relation.

$$\begin{bmatrix} I_i \\ V_x \\ I_e \end{bmatrix} = \begin{bmatrix} 0 & 0 & 0 \\ 1 & 0 & 0 \\ 0 & \pm 1 & 0 \end{bmatrix} \begin{bmatrix} V_i \\ I_x \\ V_z \end{bmatrix}$$




Fig. 1 Block diagram of CCII

A number of circuit configurations of CCH have been developed towards their IC realization[1-5], yet most of them required large supply voltage to operate and thus not suitable for the low voltage operation which is the technology of the present. Hassan O. Elwan and

Ahmed M. Soliman[6] proposed the low voltage CCII. However, the circuit requires the supply voltages of ±1.5volts, an output resistance of 27Ω at the X terminal and the maximum output current of 300μA.

In this paper, a rail to rail second generation current conveyor(RRCCII) is proposed. The operation of this circuit is based on a high gain differential closed loop structure. Simulation results have shown remarkable performance characteristics, namely high frequency of operation, large swing capability and low power dissipation. The proposed RRCCII is then connected as a negative impedance and multiplier. The simulation results show good performance in both dynamic range and frequency response.

### 2. Circuit description

The proposed RRCCII is shown in Fig.2. The circuit composes of NMOS(M1-M4) and PMOS(M5-M8) differential amplifiers connected in parallel allowing rail to rail operation at the terminals Y and X. Ma and Mb are connected as common gates to form a cascoded structure. M13-M15 and Mb3 are used to bias M9 to have their gate source voltages close to the threshold voltage( $V_T$ ) using translinear loop while M16-M18 and Mb4 are used to bias M10 in the same way using the same principle. It is instructive to note that although the parallel connection of the NMOS and PMOS differential pair at the input of the proposed RRCCII does not give constant transconductance( $G_m$ ) especially when the input signal is large, a good linearity of the circuit can still be obtained due to two reasons. Firstly, the output stage of the proposed RRCCII is connected in the class AB configuration(Transistor coupled feedforward class AB control(TCFF))[7] and thus the transistors M9 and M10 alternatively operate. The low distortion part of the differential amplifier is transferred to terminal X while the high distortion part is suppressed. The distortion level can be adjusted with the trade of power dissipation by varying the bias current in the transistors Mb3 and Mb4. Secondly, the feedback connection from the drains of transistors M9 and M10 to terminal X helps improving the linearity between terminal Y and X. As seen, terminal Z is connected in the class-AB configuration and thus also enabling the true rail to rail operation at the output terminal Z. The dynamic range of each terminal of the proposed RRCCII are given by

$$-\left(|V_{SS}| - V_{DSB(max)} + V_{Tn}\right) \leq V_y \leq \left(V_{DD} - V_{SD4(max)} + V_{Tp}\right),$$




Fig. 2 The proposed rail to rail second generation current conveyor(RRCCII).

$$-(|V_{SS}| - V_{GS1} + V_{T1}) \leq V_X \leq (V_{DD} - V_{SD3} + V_{T1})$$

and

$$-(|V_{SS}| - V_{SD12}(sat)) \leq V_Z \leq (V_{DD} - V_{SD11}(sat))$$

It is noted that the voltage swing range at terminals X and Z are actually determine by the smaller one.

3. Circuit simulation

The proposed RRCCII is simulated with HSPICE using a 0.6 micron CMOS process parameters. The transistor aspect ratios are shown in Table 1.

Table 1 Transistor aspect ratios of the proposed RRCCII

Transistor	W/L
M1-M2, M8, Mb3	8/2
M3	15.9/2
M4, Mb4, M5-M6	31.8/2
M7	4/2
M9, M11	398.5/1
M10; M12	100/1
M13,	23.6/2
M14, M15	9.5/2
M16	6/2
M17, M18	2.4/2
Ma	13.9/2
Mb	3.5/2

The bias currents Ib1 and Ib2 are set to be 4μA and the supply voltage V<sub>DD</sub> and V<sub>SS</sub> are 1.1volt and -1.1volt respectively. The proposed circuit shows two widely separated poles with the phase margin of 45°. This phase margin can be increased to optimize the settling time by connecting additional capacitors between the gates and the drains of M9 and M10. We have found that capacitor of 0.1pF will give phase margin of 60°. Fig. 3 shows the dynamic range at terminals X and Z (500Ω and 5 kΩ at terminals X and Z respectively). One can see that the curve shows linear relation between the signal at the input port Y and the other ports in the range of ±1volts. Figs. 4 and 5 show the frequency response of the voltage transfer between terminals Y and X and current transfer between terminals X and Z respectively.




Fig. 3 Dynamic Range at terminals X and Z




Fig. 4 Voltage gain( $V_x/V_y$ )




Fig. 5 Current gain( $I_z/I_x$ )

The tracking of  $V_x$  and  $V_y$  shows good agreement over a wide frequency range (-3dB at 40MHz). The linearity analysis has been tested by applying the large signal at terminal Y ( $2V_{p-p}$ ) and the harmonic distortion is shown to be less than 0.5% at terminals X and Z. The mismatch of the voltage and current transfer between terminals X and Y and terminals Z and X in the mid-band frequency are less than 1%. The offset voltage and offset current are found to be  $40\mu A$  and  $2nA$  respectively.

From the simulation result, it is found that good linearity is maintained between the output voltage at terminal Z with minimum load of  $500\Omega$  and the input voltage at terminal Y for the rail to rail operation ( $\pm 1V$ ). Therefore we conclude that the maximum output current is 2mA. The impedance at terminals Y, X, and Z are found to be  $10^{15}\Omega$ ,  $1.2\Omega$  and  $3.5M\Omega$  respectively.

**4. Applications**

The proposed RRCCII has been connected to work as a negative impedance converter NIC [8] with  $R_x$  of  $10k\Omega$  as shown in Fig. 6. The negative impedance converter is a two-port network whose input impedance is the negative of the load impedance. It can be used to provide voltage- or current-controlled negative resistance for oscillators, or to obtain extremely low

resistance for certain applications such as current sensing. It can also be used to form a simple wide-band integrator with load capacitor, a basic building block of active filters. It has not been widely used because of difficulties in realizing adequate linearity and bandwidth. Figs. 7 and 8 show the negative impedance seen at terminal Y and the frequency response of negative impedance converter circuit. The frequency of operation is up to 20MHz. Fig. 9 show the multiplier circuit using the proposed RRCCII. The circuit is modified from Liu et.al[9] for rail to rail operation. Figs. 10 and 11 show the dc transfer curves and the frequency response. As seen, a good linearity is obtained over a wide range of input voltages and the frequency of operation of the circuit is beyond 10MHz.




Fig. 6 Current Conveyor as a negative impedance converter (NIC)




Fig. 7 Transfer characteristics of  $R_x$  ( $-10k\Omega$ )




Fig. 8 Frequency Response of negative impedance converter(NIC) using the proposed RRCCII




Fig. 9 Multiplier circuit using RRCCII




Fig. 10 DC transfer curves of the multiplier circuit




Fig. 11 Frequency response of the multiplier circuit

**5. Conclusion**

A rail to rail second generation current conveyor is proposed. The circuit is simulated using HSPICE. The simulation results show good linearity (less than 0.5% distortion) and good frequency response (-3dB at 40 MHz). The circuit can operate with input/output swings of  $\pm 1$  volts under the  $\pm 1.1$  volts supply voltage. The resistance at terminal X is found to be  $1.2\Omega$  while the standby power dissipation of the proposed RRCCII is  $56\mu W$ . The maximum output current of 2mA. Two applications based on our RRCCII, which are negative impedance converter and multiplier, are presented. The simulation results show good performance in both dynamic range and frequency response.

**References**

- [1] Toumazou, C., Lidgey, F.J., and Haigh, D.G. : "Analogue IC design: The current mode approach", 1990.
- [2] K. Smith, A. Sedra "The Current Conveyor a New Circuit Building Block ", *IEEE Proc.*, vol. 56, pp. 1368-1369, 1968.
- [3] A. Sedra, K. Smith, "A Second-Generation Current Conveyor and Its Applications", *IEEE Trans. On Circuit Theory*, CT-17, pp. 132-133, Feb. 1970.
- [4] Th. Laopoulos, S. Sidkos , M. Bafleur and Ph. Givelin, "CMOS Current conveyor", *Electron Lett.*, vol.28, no. 24, pp. 2261-2262, 1992.
- [5] H.W. Cha and K. Watanabe, " Wideband CMOS Current Conveyor ", *Electron. Lett.*, vol.32, no. 14, pp.1245-1246, 1996.
- [6] Hassan O. Elwan and Ahmed M. Soliman, "Low Voltage Low Power CMOS Current Conveyors", *IEEE Trans. Circuits & System I*, Vol. 44, No. 9, pp. 828-835, 1997.
- [7] Ron Hogervorst and Johan H. Huijsing "Design of low voltage low power operational amplifier cells". 1996.
- [8] I.I. Ivanilsevic and D.M. Vasiljevic, "The Quartz Crystal Oscillator Realization Using Current Conveyor", *IEEE Trans. Circuit and System-I*, vol. 40, pp. 530-532, 1993.
- [9] S.-I. Liu, D.-S. Wu, H.-W. Tsao, J. Wu and J.-H. Rsay, "Nonlinear circuit applications with current conveyor", *IEE Proceedings-G*. Vol. 140, No. 1, Feb.1993.




Mr. Suthep Thupthawash was born on October 21, 1976. He received B.Eng. from Department of Electronic Engineering(Hons), South East Asia University in 1999. He is currently persuing his master degree from Electronics department(Faculty of

Engineering) at King Mongkut's Institute of Technology Ladkrabang.

Dr. Varakorn Kasamsuwan received B.Eng. from King' Mongkut's Institute of Technology Ladkrabang, M.S.EE and Ph.D. from Univ. of Pittsburgh in 1994 amd 1997 respectively.

# PROCEEDINGS

## 2001 International Symposium on Communications and Information Technology ISCIT 2001



The Merging Decade of  
Communication Systems and Information Technology

November 14 - 16, 2001

Chiang Mai Orchid Hotel, Chiang Mai, Thailand





## ± 1.1 Volts Rail to Rail CMOS Current Conveyors

*S. Thupthawash and V. Kasemsuwan*

Department of Electronics, Faculty of Engineering,

King Mongkut's Institute of Technology Ladkrabang(KMITL)

Chalongkrung Rd., Ladkrabang District, Bangkok 10520, Thailand.

Phone (66-2) 326-9968 Ext.102, Fax. (66-2) 739-2398, Email: kkvarako@kmitl.ac.th

### ABSTRACT

A simple configuration for the realization of the rail to rail current conveyors in CMOS technology is proposed. The input consists of NMOS and PMOS differential pair connected in parallel. The output stage is in the class-AB configuration enabling the circuit to have rail to rail swing capability at both input and output. The circuit can operate with input/output swing of ± 1volts under the ± 1.1volts supply voltage, the harmonic distortion is less than 0.5%. The resistance at terminal X is found to be less than 0.1 Ω. The total power dissipation is 56 μW and the maximum output current of 2mA.

### 1. INTRODUCTION

The first generation current conveyor(CCI) is one of the most powerful analogue sub-circuits which is introduced in 1968[1,2]. CCI has been mainly motivated by the higher operating speed possible with current mode circuits as compared to their voltage mode counterparts. The versatility of the CCI has been increased by enhancing the input impedance at the input terminal Y and known as the second generation current conveyor(CCII)[3]. The CCII is a three terminal device usually labeled with X, Y and Z as show in Fig. 1, and has the following port relation.

$$\begin{bmatrix} I_y \\ V_x \\ I_z \end{bmatrix} = \begin{bmatrix} 0 & 0 & 0 \\ 1 & 0 & 0 \\ 0 & \pm 1 & 0 \end{bmatrix} \begin{bmatrix} V_y \\ I_x \\ V_z \end{bmatrix}$$




Fig. 1 Block diagram of CCII

A number of circuit configurations of CCII have been developed towards their IC realization [1-5], yet most of them required large supply voltage to operate and thus not suitable for the low voltage operation which is the technology of the present. In this paper, a rail to rail second

generation current conveyor(RRCCII) is proposed. The operation of this circuit is based on a high gain differential closed loop structure. Simulation results have shown remarkable performance characteristics, namely high frequency of operation, large swing capability and low power dissipation. The proposed RRCCII is then connected as a negative impedance and multiplier. The simulation results show good performance in both dynamic range and frequency response.

### 2. CIRCUIT DESCRIPTION

The proposed RRCCII is shown in Fig.2. The circuit composes of NMOS(M1-M4) and PMOS (M5-M8) differential amplifiers connected in parallel allowing rail to rail operation at the terminals Y and X. Ma and Mb are connected as common gates to form a cascoded structure. M13-M15 and Mb3 are used to bias M9 to have their gate source voltages close to the threshold voltage ( $V_T$ ) using translinear loop while M16-M18 and Mb4 are used to bias M10 in the same way using the same principle. It is instructive to note that although the parallel connection of the NMOS and PMOS differential pair at the input of the proposed RRCCII does not give constant transconductance ( $G_m$ ) especially when the input signal is large, a good linearity of the circuit can still be obtained due to two reasons. Firstly, the output stage of the proposed RRCCII is connected in the class AB configuration and thus the transistors M9 and M10 alternatively operate. The low distortion part of the differential amplifier is transferred to terminal X while the high distortion part is suppressed. The distortion level can be adjusted with the trade of power dissipation by varying the bias current in the transistors Mb3 and Mb4. Secondly, the feedback connection from the drains of transistors M9 and M10 to terminal X helps improving the linearity between terminal Y and X. Maa and Mbb work similarly to Ma and Mb while M11, M13a work similarly to M9 and M13 and the same for M12, M16a to M10 and M16. As seen, terminal Z is connected in the class-AB configuration and thus also enabling the true rail to rail operation at the output terminal Z. The dynamic range of each terminal of the proposed RRCCII are given by.

$$-\left(|V_{SS}| - V_{DSB(sat)} + V_{T6}\right) \leq V_y \leq \left(V_{DD} - V_{SD4(sat)} + V_{T2}\right)$$






Fig. 3 Dynamic Range at ports X and Z

because of difficulties in realizing adequate linearity and bandwidth. Figs. 7 and 8 show the negative impedance seen at terminal Y and the frequency response of negative impedance converter circuit. The frequency of operation is up to 20 MHz. Fig. 9 show the multiplier circuit[7] using the proposed RRCCII. As known, multiplier circuit is one of the most essential circuit building block in the communication circuit. Figs. 10 and 11 show the dc transfer curves and the frequency response. The frequency of operation of the circuit is beyond 10 MHz.




Fig. 4 Voltage gain( $V_x/V_y$ )




Fig. 6 Current Conveyor as a negative impedance converter (NIC)




Fig. 5 Current gain( $I_z/I_x$ )




Fig. 7 Transfer characteristics of  $-R_x$  ( $-10k \Omega$ )

4. APPLICATIONS

The proposed RRCCII has been connected to work as a negative impedance converter NIC[6] with  $R_x$  of  $10k\Omega$  as shown in Fig. 6. The negative impedance converter is a two-port network whose input impedance is the negative of the load impedance. It can be used to provide voltage- or current-controlled negative resistances for oscillators, or to obtain extremely low resistances for certain applications such as current sensing. It can also be used to form a simple wide-band integrator with load capacitor, a basic building block of active filters. It has not been widely used




Fig. 8 Frequency Response of negative impedance converter(NIC) using the proposed RRCCII




Fig. 9 Multiplier circuit using RRCCII




Fig. 10 DC transfer curves of the multiplier circuit




Fig. 11 Frequency response of the multiplier circuit

**5. CONCLUSION**

A rail to rail second generation current conveyor is proposed. The circuit is simulated using HSPICE. The simulation results show good linearity (less than 0.5% distortion) and good frequency response (-3dB at 40MHz). The circuit can operate with input/output swings of  $\pm 1$  volts under the  $\pm 1.1$  volts supply voltage. The resistance at terminal X is found to be less than  $0.1\Omega$  while the standby power dissipation of the proposed RRCCII is  $56\mu W$ . The maximum output current of 2 mA. Two applications based on our RRCCII, which are negative impedance converter and multiplier, are presented. The simulation results show good performance in both dynamic range and frequency response.

**REFERENCES**

- [1] Toumazou. C., Lidgey. F.J., and Haigh. D.G. "Analogue IC design: The current mode approach", 1990.
- [2] K. Smith, A. Sedra "The Current Conveyor a New Circuit Building Block," *IEEE Proc.*, vol. 56, pp.1368-1369, 1968.
- [3] A. Sedra, K. Smith, "A Second-Generation Current Conveyor and Its Applications", *IEEE Trans. On Circuit Theory*, CT-17, pp. 132-133, Feb. 1970.
- [4] Th. Laopoulos, S. Sidkos, M. Baffleur and Ph. Givelin, "CMOS Current conveyor", *Electron Lett.*, vol. 28, no. 24, pp. 2261-2262, 1992.
- [5] H.W. Cha and K. Watanabe, "Wideband CMOS Current Conveyor", *Electron. Lett.*, vol.32, no. 14, pp.1245-1246, 1996.
- [6] I.I. Ivanilsevic and D.M. Vasiljevic, "The Quartz Crystal Oscillator Realization Using Current Conveyor", *IEEE Trans. Circuit and System-I*, vol. 40, pp. 530-532, 1993.
- [7] S.-I. Liu, D.-S. Wu, H.-W. Tsao, J. Wu and J.-H. Rsay, "Nonlinear circuit applications with current conveyor", *IEE Proceedings-G*. Vol. 140, No. 1, Feb.1993.

## ประวัติผู้เขียน

นายสุเทพ ทัพธวัช เกิดเมื่อวันที่ 21 ตุลาคม 2519 ที่จังหวัดนครปฐม สำเร็จการศึกษา  
วิศวกรรมศาสตร์ (อิเล็กทรอนิกส์) เกียรตินิยมอันดับสอง (3.40) จากมหาวิทยาลัยเอเชียอาคเนย์ ปี  
การศึกษา 2541 และประกาศนียบัตรวิชาชีพ (อิเล็กทรอนิกส์) จากวิทยาลัยเทคนิคนครปฐม ปี  
การศึกษา 2537