

การสังเคราะห์ฟังก์ชันไม่เป็นเชิงเส้นด้วยวงจรเชิงเส้นแบบช่วง  
โดยใช้เทคโนโลยีทรานซิสเตอร์แบบซีมอส

A CMOS PIECEWISE-LINEAR CIRCUIT FOR NONLINEAR  
FUNCTION SYNTHESES

วรรณดี เพชรมนเณลีคำ  
WANDEE PETCHMANEELUMKA

วิทยานิพนธ์นี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรปริญญาวิศวกรรมศาสตรมหาบัณฑิต

สาขาวิชาวิศวกรรมระบบควบคุม

บัณฑิตวิทยาลัย

สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

พ.ศ. 2546

ISBN 974-324-206-6

การสังเคราะห์ฟังก์ชันไม่เป็นเชิงเส้นด้วยวงจรเชิงเส้นแบบช่วง  
โดยใช้เทคโนโลยีทรานซิสเตอร์แบบซีมอส

A CMOS PIECEWISE-LINEAR CIRCUIT FOR NONLINEAR  
FUNCTION SYNTHESSES



วรรณดี เพชรมนี่ล้ำค่า

WANDEE PETCHMANEELUMKA

เลขหมู่.....  
เลขทะเบียน.....45882  
วัน, เดือน, ปี 19 ก.พ. 2546

.b.....
.i.....

วิทยานิพนธ์นี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรปริญญาวิศวกรรมศาสตรมหาบัณฑิต

สาขาวิชาวิศวกรรมระบบควบคุม

บัณฑิตวิทยาลัย

สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

พ.ศ. 2546

ISBN 974-324-206-6

**A CMOS PIECEWISE-LINEAR CIRCUIT FOR NONLINEAR  
FUNCTION SYNTHESSES**

**WANDEE PETCHMANEELUMKA**

**A THESIS SUBMITTED IN PARTIAL FULFILLMENT  
OF THE REQUIREMENT FOR THE DEGREE OF  
MASTER OF ENGINEERING IN CONTROL ENGINEERING  
SCHOOL OF GRADUATE STUDIES  
KING MONGKUT 'S INSTITUTE OF TECHNOLOGY LADKRABANG**

**2003**

**ISBN 974-324-206-6**

**COPY RIGHT 2003**

**SCHOOL OF GRADUATE STUDIES**

**KING MONGKUT'S INSTITUTE OF TECHNOLOGY LADKRABANG**



หัวข้อวิทยานิพนธ์	การสังเคราะห์ฟังก์ชันไม่เป็นเชิงเส้นด้วยวงจรเชิงเส้นแบบช่วง โดยใช้เทคโนโลยีทรานซิสเตอร์แบบซิมอส
นักศึกษา	นางสาววรรณดี เพชรมณีล้ำค่า
รหัสประจำตัว	43061525
ปริญญา	วิศวกรรมศาสตรมหาบัณฑิต (วิศวกรรมระบบควบคุม)
สาขาวิชา	วิศวกรรมระบบควบคุม
พ.ศ.	2546
อาจารย์ผู้ควบคุมวิทยานิพนธ์	รศ.ดร. วันชัย ธีรรัฐจา

## บทคัดย่อ

วิทยานิพนธ์นี้นำเสนอการออกแบบวงจรเชิงเส้นแบบช่วงโดยใช้วงจรจำกัดกระแสเพื่อทำการสังเคราะห์ฟังก์ชันไม่เป็นเชิงเส้นบนพื้นฐานของเทคโนโลยีทรานซิสเตอร์แบบซิมอส ที่มีการทำงานในช่วงอิมิตัวเป็นหลัก ซึ่งวงจรที่ได้ออกแบบมีความเรียบง่าย มีโครงสร้างของวงจรขยายคลาส B และวงจรสะท้อนกระแสเป็นหลัก จุดเริ่มต้นและจุดสิ้นสุดของฟังก์ชันเชิงเส้นสามารถปรับเปลี่ยนได้ด้วยวิธีการทางอิเล็กทรอนิกส์ ซึ่งเป็นวิธีที่สามารถสังเคราะห์ฟังก์ชันที่ไม่เป็นเชิงเส้นโดยใช้ความเป็นเชิงเส้นแบบช่วงได้อย่างมีประสิทธิภาพ วงจรที่นำเสนอนี้ใช้งานกับอินพุตที่เป็นสัญญาณกระแสและให้เอาต์พุตเป็นสัญญาณกระแสเช่นกัน จากจุดเด่นของวงจรที่ได้ทำการออกแบบ ประกอบกับคุณสมบัติที่ดีของการสร้างวงจรด้วยทรานซิสเตอร์แบบมอสทำให้มีความเหมาะสมอย่างยิ่งที่จะนำวงจรเชิงเส้นแบบช่วงที่ทำการออกแบบนี้ไปพัฒนาสร้างเป็นวงจรรวม และเพื่อเป็นการทดสอบสมรรถนะการทำงานของวงจรที่ได้ทำการออกแบบขึ้น โดยการเลียนแบบการทำงานของวงจรด้วยโปรแกรม PSPICE ผลการเลียนแบบการทำงานของวงจรสามารถยืนยันถึงช่วงปฏิบัติการ ความแม่นยำ และความเที่ยงตรงของฟังก์ชันที่สังเคราะห์ขึ้น ตลอดจนความเป็นเชิงเส้นของวงจรสอดคล้องตามหลักการที่ได้เสนอขึ้น

<b>Thesis Title</b>	A CMOS piecewise-linear circuit for nonlinear function syntheses
<b>Student</b>	Miss Wandee Petchmaneelumka
<b>Student ID.</b>	43061525
<b>Degree</b>	Master of Engineering (Control Engineering)
<b>Programme</b>	Control Engineering
<b>Year</b>	2003
<b>Thesis Advisor</b>	Assoc. Prof. Dr. Vanchai Riewruja

## **ABSTRACT**

A piecewise-linear circuit elements for nonlinear function syntheses, termed a current limiter, is presented in this thesis. The realization method makes use of the CMOS transistor operating in the saturation region which has the small configuration. The proposed circuit comprises the class B CMOS configuration and the current mirrors. The limit-point and break-point of the current limiter can be electronically varied that employed to synthesize accurately a large class of nonlinear function circuit. The proposed circuit can be applicability current input signals and current output signals. From this feature of designing technique and a good performance of MOS transistors, it have suited with integrable circuit forms. Simulation results showing the accuracy and linearity of the proposed circuits are also included.

## กิตติกรรมประกาศ

วิทยานิพนธ์ฉบับนี้สำเร็จลุล่วงได้ด้วยดี ผู้วิจัยขอกราบขอบพระคุณ รองศาสตราจารย์ ดร. วันชัย ธีรรุจา อาจารย์ที่ปรึกษา ที่ได้ให้ความรู้ ความคิดริเริ่ม คำปรึกษาและคำชี้แนะแนวทางในการแก้ไขปัญหาต่างๆ อย่างทุ่มเท ตลอดจนการฝึกฝนให้ผู้วิจัยมีความสามารถในการทำวิจัยและพัฒนาได้อย่างมีประสิทธิภาพมาโดยตลอดระยะเวลาการศึกษา

ขอขอบพระคุณ ผู้ช่วยศาสตราจารย์ ดร. เกียรติศักดิ์ คมวัชระ ที่ได้ให้คำปรึกษาและชี้แนะแนวทางในการทำวิทยานิพนธ์นี้

ขอขอบคุณพี่ๆ เพื่อนๆ นักศึกษาทุกคนรวมทั้งทีมงานห้อง B418 ที่ช่วยเหลือและให้คำแนะนำต่างๆ รวมทั้งเอื้อเฟื้ออุปกรณ์เครื่องมือและสถานที่ในการทำวิจัยและการเรียบเรียงวิทยานิพนธ์ฉบับนี้ให้มีความสมบูรณ์มากยิ่งขึ้น

ขอกราบขอบพระคุณ คุณพ่อ คุณแม่ ที่รัก ห่วงใย และให้การสนับสนุนในการศึกษา รวมทั้งขอขอบคุณญาติสนิท และพี่ๆ ทุกคน ที่เป็นกำลังใจ พร้อมทั้งให้ความช่วยเหลือในด้านต่างๆ แก่ผู้วิจัยมาโดยตลอด

สุดท้ายนี้ขอขอบคุณ สำนักงานพัฒนาวิทยาศาสตร์และเทคโนโลยีแห่งชาติภายใต้โครงการทุนส่งเสริมวิชาชีพนักวิจัย ประเภทรางวัลพัฒนาวิชาชีพนักวิจัย และศูนย์เทคโนโลยีอิเล็กทรอนิกส์และคอมพิวเตอร์แห่งชาติภายใต้โครงการสนับสนุนการออกแบบวงจรรวมในสถาบันศึกษา ที่ให้ทุนและเครื่องมือสนับสนุนในการทำวิทยานิพนธ์นี้ และขอขอบคุณทบวงมหาวิทยาลัยสำหรับทุนสนับสนุนในการจัดทำวิทยานิพนธ์มา ณ โอกาสนี้ด้วย

วรรณดี เพชรมณีล้ำค่า

# สารบัญ

หน้า

บทคัดย่อภาษาไทย.....	I
บทคัดย่อภาษาอังกฤษ.....	II
กิตติกรรมประกาศ.....	III
สารบัญ.....	IV
สารบัญตาราง.....	VII
สารบัญรูป.....	VIII
บทที่ 1 บทนำ.....	1
1.1 กล่าวนำ.....	1
1.2 วัตถุประสงค์ในการทำวิทยานิพนธ์.....	1
1.3 หลักการใหม่ในวิทยานิพนธ์.....	2
1.4 รายละเอียดของวิทยานิพนธ์.....	2
บทที่ 2 การสังเคราะห์ฟังก์ชันไม่เป็นเชิงเส้น.....	4
2.1 กล่าวนำ.....	4
2.2 การสังเคราะห์ฟังก์ชันไม่เป็นเชิงเส้นด้วยวิธีประมาณค่าด้วยฟังก์ชันตรรกยะ.....	4
2.3 การสังเคราะห์ฟังก์ชันไม่เป็นเชิงเส้นด้วยการประมาณค่าความเป็นเชิงเส้นแบบช่วง.....	8
2.4 สรุป.....	10
บทที่ 3 ทฤษฎีการทำงานของมอสเฟต.....	12
3.1 กล่าวนำ.....	12
3.2 โครงสร้างของมอสเฟต.....	12
3.3 สัญลักษณ์ของมอสทรานซิสเตอร์.....	15
3.4 คุณสมบัติการทำงาน.....	16
3.5 สมการแสดงความสัมพันธ์สำหรับสัญญาณขนาดใหญ่.....	20
3.6 ค่าความจุไฟฟ้าในมอสเฟต.....	21
3.7 วงจรสมมูลและสมการแสดงความสัมพันธ์สำหรับสัญญาณขนาดเล็ก.....	23
3.8 เปรียบเทียบข้อดีและข้อเสียระหว่างมอสเฟตกับไบโพลาร์ทรานซิสเตอร์.....	25
3.9 สรุป.....	26

# สารบัญ(ต่อ)

หน้า

บทที่ 4 กลุ่มวงจรที่ใช้ในวิทยานิพนธ์นี้.....	27
4.1 กล่าวนำ.....	27
4.2 กลุ่มวงจรร้อย.....	27
4.2.1 วงจรสะท้อนกระแสแบบพื้นฐาน.....	27
4.2.2 วงจรขยายคลาส B.....	29
4.3 วงจรตามกระแส.....	30
4.4 วงจรคูณกระแส.....	31
4.5 สรุป.....	37
บทที่ 5 การออกแบบวงจรเชิงเส้นแบบช่วงเพื่อใช้ในการสังเคราะห์ฟังก์ชันไม่เป็นเชิงเส้น.....	38
5.1 กล่าวนำ.....	38
5.2 หลักการทำงานของวงจรเชิงเส้นแบบช่วงที่ได้พัฒนาขึ้น.....	38
5.2.1 วงจรเชิงเส้นแบบช่วงที่ให้กระแสเอาต์พุตในควอดแดรนต์ที่ 1 และ 4.....	38
5.2.2 วงจรเชิงเส้นแบบช่วงที่ให้กระแสเอาต์พุตในควอดแดรนต์ที่ 2 และ 3.....	40
5.3 การวิเคราะห์คุณสมบัติการทำงานของวงจร.....	42
5.3.1 การวิเคราะห์ค่าความต้านทานที่เอาต์พุตและที่อินพุต.....	42
5.3.1.1 ค่าความต้านทานที่อินพุต.....	42
5.3.1.2 ค่าความต้านทานที่เอาต์พุต (out1).....	44
5.3.1.3 ค่าความต้านทานที่เอาต์พุต (out2).....	45
5.3.2 การวิเคราะห์ช่วงปฏิบัติการทางขนาด.....	45
5.3.2.1 ช่วงกระแสปฏิบัติการของวงจรในรูปแบบที่ 5.1.....	45
5.3.2.2 ช่วงกระแสปฏิบัติการของวงจรในรูปแบบที่ 5.3.....	47
5.3.3 การวิเคราะห์แรงดันไฟเลี้ยงต่ำสุด.....	49
5.3.4 การวิเคราะห์ค่าความผิดพลาดของวงจร.....	49
5.3.4.1 กรณีที่ $I_{in} \leq I_{ref1}$ .....	50
5.3.4.2 กรณีที่ $I_{ref1} < I_{in} < (I_{ref1} + I_{ref2})$ .....	50
5.3.4.3 กรณีที่ $I_{in} \geq (I_{ref1} + I_{ref2})$ .....	52

## สารบัญ(ต่อ)

หน้า

5.3.5 การวิเคราะห์ผลตอบสนองทางความถี่.....	53
5.4 ผลการเลียนแบบการทำงานของวงจรด้วยโปรแกรม PSPICE.....	55
5.5 การประยุกต์ใช้งาน.....	57
5.6 สรุป.....	62
บทที่ 6 บทสรุปและวิจารณ์	
6.1 บทสรุปและวิจารณ์.....	63
6.2 ข้อเสนอแนะและแนวทางในการทำวิจัยและพัฒนาต่อ .....	63
เอกสารอ้างอิง .....	65
ภาคผนวก ก. การวิเคราะห์คุณสมบัติของวงจรสะท้อนกระแสแบบพื้นฐาน .....	67
ภาคผนวก ข. บทความวิจัยเกี่ยวข้องที่ได้รับการตีพิมพ์ลงในวารสาร.....	70
ประวัติผู้เขียน.....	94

# สารบัญตาราง

ตารางที่	หน้า
3.1 สัญลักษณ์ของมอสทรานซิสเตอร์ชนิดต่างๆ.....	15
5.1 อัตราส่วนความกว้างต่อความยาวเซลล์แนล(W/L)ของมอสเฟทในรูปที่ 5.1 และ 5.3.....	55
5.2 อัตราส่วนความกว้างต่อความยาวเซลล์แนล(W/L)ของมอสเฟทในรูปที่ 4.3.....	58
5.3 อัตราส่วนความกว้างต่อความยาวเซลล์แนล(W/L)ของมอสเฟทในรูปที่ 4.7.....	58

# สารบัญรูป

รูปที่	หน้า
2.1 วงจรโพลีโนเมียลที่มีคุณสมบัติแบบส่งผ่าน.....	5
2.2 วงจรสังเคราะห์ฟังก์ชันตรรกยะโดยใช้วงจรโพลีโนเมียลแบบส่งผ่าน.....	6
2.3 วงจรโพลีโนเมียลที่มีลักษณะแบบจุดจับ.....	6
2.4 วงจรสังเคราะห์ฟังก์ชันตรรกยะโดยใช้วงจรโพลีโนเมียลแบบจุดจับ.....	8
2.5 การประมาณค่าฟังก์ชันไม่เป็นเชิงเส้นด้วยวิธีความเป็นเชิงเส้นแบบช่วง.....	9
2.6 ตัวอย่างการสังเคราะห์ฟังก์ชันไม่เป็นเชิงเส้นด้วยความเป็นเชิงเส้นแบบช่วง.....	10
3.1 มอสเฟตแบบดีเพลทชัน โหมด(Depletion-mode).....	13
3.2 มอสเฟตแบบเอ็นฮานซ์เมนต์ โหมด(Enhancement-mode).....	14
3.3 การทำงานของมอสเฟตแบบเอ็นฮานซ์เมนต์ โหมดชนิดเอ็นแชลแนล.....	17
3.4 กราฟคุณสมบัติการทำงานของมอสเฟตแบบเอ็นฮานซ์เมนต์ โหมด.....	20
3.5 ค่าความจุไฟฟ้าที่เกิดขึ้นจากโครงสร้างของมอสเฟต.....	21
3.6 วงจรสมมูลสำหรับสัญญาณขนาดเล็กของมอสเฟต.....	24
4.1 วงจรสะท้อนกระแสแบบพื้นฐานโดยใช้มอสเฟต.....	27
4.2 วงจรขยายคลาส B แบบพื้นฐาน.....	29
4.3 วงจรตามกระแส.....	31
4.4 วงจรยกกำลังสอง.....	33
4.5 วงจรคูณกระแสในรูปที่ 4.4 ที่นำวงจรสะท้อนกระแสมาต่อเพื่อเป็นการไบอัสให้กับวงจร....	35
4.6 หลักการคูณกระแสแบบ 4 ควอตแดนซ์ที่นำมาใช้ในวิทยานิพนธ์นี้.....	35
4.7 วงจรสมมูลของวงจรคูณกระแสแบบ 4 ควอตแดนซ์.....	37
5.1 วงจรเชิงเส้นแบบช่วงที่ให้กระแสเอาต์พุต $I_{out}^{(1)}$ หรือ CL1 และ $I_{out}^{(4)}$ หรือ CL4.....	39
5.2 คุณสมบัติของวงจรในรูปที่ 5.1.....	39
5.3 วงจรเชิงเส้นแบบช่วงที่ให้กระแสเอาต์พุต $I_{out}^{(2)}$ หรือ CL2 และ $I_{out}^{(3)}$ หรือ CL3.....	41
5.4 คุณสมบัติของวงจรในรูปที่ 5.3.....	41
5.5 วงจรสมมูลสำหรับการคำนวณหาค่าความต้านทานที่อินพุตและที่เอาต์พุต.....	43
5.6 สำหรับการวิเคราะห์ช่วงกระแสปฏิบัติการของวงจรในรูปที่ 5.1.....	46

## สารบัญญรูป(ต่อ)

รูปที่	หน้า
5.7 สำหรับการวิเคราะห์ช่วงกระแสปฏิบัติการของวงจรในรูปที่ 5.3.....	48
5.8 วงจรสมมูลสำหรับการวิเคราะห์ผลตอบแทนของความถี่.....	53
5.9 เส้นคุณสมบัติของวงจรเชิงเส้นแบบช่วงที่ได้พัฒนาขึ้น.....	56
5.10 ผลตอบแทนของความถี่ของวงจร.....	57
5.11 บล็อกไดอะแกรมการต่อวงจรเชิงเส้นแบบช่วง $CLi(I_{ref}, I_{ref2})$ เพื่อใช้ในการสังเคราะห์ ฟังก์ชันไม่เป็นเชิงเส้นใดๆ.....	58
5.12 การสังเคราะห์ฟังก์ชันการเป็นสมาชิกของฟuzzyเซตในรูปสามเหลี่ยม.....	59
5.13 การสังเคราะห์ฟังก์ชันการเป็นสมาชิกของฟuzzyเซตในรูปสี่เหลี่ยมคางหมู.....	59
5.14 การสังเคราะห์ฟังก์ชันเรียงกระแสแบบเต็มคลื่น.....	60
5.15 ผลการเลียนแบบการทำงานด้วยโปรแกรม PSPICE สำหรับวงจร CL1(20 $\mu$ A, 30 $\mu$ A) และ CL4(50 $\mu$ A, 30 $\mu$ A) ในรูปที่ 5.12.....	60
5.16 ผลการเลียนแบบการทำงานด้วยโปรแกรม PSPICE สำหรับวงจร CL1(10 $\mu$ A, 30 $\mu$ A) และ CL4(60 $\mu$ A, 15 $\mu$ A) ในรูปที่ 5.13.....	61
5.17 ผลการเลียนแบบการทำงานด้วยโปรแกรม PSPICE สำหรับวงจร CL1(0 $\mu$ A, 50 $\mu$ A) และ CL2(0 $\mu$ A, 50 $\mu$ A) ในรูปที่ 5.14.....	61
ก.1 วงจรสะท้อนกระแสแบบพื้นฐาน.....	67
ก.2 วงจรสมมูลสำหรับการวิเคราะห์ค่าความต้านทานที่อินพุตและเอาต์พุต ของวงจรสะท้อนกระแสแบบพื้นฐาน.....	68
ก.3 วงจรสมมูลสำหรับการวิเคราะห์ค่าอัตราขยายสำหรับสัญญาณขนาดเล็ก.....	69

# บทที่ 1

## บทนำ

### 1.1 กล่าวนำ

โดยทั่วไปการสังเคราะห์วงจรอิเล็กทรอนิกส์แบบอนาลอกที่มีคุณสมบัติไม่เป็นเชิงเส้นจะสามารถนำไปใช้ในงานต่างๆ อย่างมาก เช่น การวัดคุมทางอุตสาหกรรม การสื่อสาร และการควบคุมขบวนการ เป็นต้น ตัวอย่างการประยุกต์การใช้งาน เช่น negative-resistance oscillator [1] วงจรทวีความถี่ (frequency doubler), วงจรแปลงสัญญาณอนาลอกเป็นดิจิตอลแบบความเร็วสูง (high-speed A/D converter) [2, 3] และการสังเคราะห์ฟังก์ชันการเป็นสมาชิกของฟัซซีเซต เป็นต้น ในวงจรอนาลอก ฟังก์ชันแบบพื้นฐานจะมีฟังก์ชันที่แน่นอนสำหรับแต่ละวงจร ทำให้การเปลี่ยนแปลงฟังก์ชันของวงจรกระทำได้ยากหรือไม่สามารถทำได้ จึงได้มีการพัฒนาทางด้านวงจรเพื่อใช้ในการสังเคราะห์ฟังก์ชันที่ต้องการโดยเฉพาะฟังก์ชันไม่เป็นเชิงเส้น และเป็นที่ยอมรับกันว่าในปัจจุบันการออกแบบและสร้างวงจรรวมบนพื้นฐานของเทคโนโลยีทรานซิสเตอร์แบบซีมอสกำลังได้รับความนิยมและความสนใจเป็นอย่างมาก สำหรับการจัดการและการประมวลผลสัญญาณทั้งทางด้านดิจิตอลและทางด้านอนาลอก เนื่องจากเหตุผลสำคัญคือ ความประหยัดพลังงานในการนำไปใช้งาน นอกจากนี้ยังประหยัดพื้นที่และขั้นตอนในการสร้างก็น้อยกว่าเทคโนโลยีทรานซิสเตอร์แบบไบโพลาร์ จึงเป็นที่น่าสนใจในการนำมาออกแบบและสร้างวงจรเพื่อทำการสังเคราะห์ฟังก์ชันไม่เป็นเชิงเส้นในรูปแบบของวงจรรวมบนพื้นฐานของเทคโนโลยีทรานซิสเตอร์แบบซีมอส

### 1.2 วัตถุประสงค์ในการทำวิทยานิพนธ์

จากการศึกษาค้นคว้าและวิจัย การออกแบบวงจรเชิงเส้นแบบช่วงเพื่อทำการสังเคราะห์ฟังก์ชันไม่เป็นเชิงเส้น โดยการใช้วงจรขยายความนำ (Operational Transconductance Amplifier) ซึ่งใช้เทคโนโลยีทรานซิสเตอร์แบบไบโพลาร์ จะพบว่าวงจรเชิงเส้นแบบช่วงที่ออกแบบมานั้น จะมีขนาดใหญ่ และการใช้เทคโนโลยีทรานซิสเตอร์แบบไบโพลาร์นั้น จะใช้พื้นที่มากกว่าและมีขั้นตอนในการสร้างที่ยุงยากกว่าการใช้เทคโนโลยีทรานซิสเตอร์แบบซีมอส ดังนั้นในการทำวิทยานิพนธ์ เรื่อง การสังเคราะห์ฟังก์ชันไม่เป็นเชิงเส้นด้วยวงจรเชิงเส้นแบบช่วงโดยใช้เทคโนโลยีทรานซิสเตอร์แบบซีมอส จึงได้กำหนดวัตถุประสงค์ในการทำวิทยานิพนธ์เอาไว้ได้ ดังนี้คือ

1. เพื่อศึกษาค้นคว้า วิจัยและพัฒนาการออกแบบวงจรเชิงเส้นแบบช่วงโดยใช้เทคโนโลยีทรานซิสเตอร์แบบซีมอส เพื่อใช้ในการสังเคราะห์ฟังก์ชันไม่เป็นเชิงเส้น

2. สามารถปรับเปลี่ยนฟังก์ชันที่ต้องการสังเคราะห์ได้ด้วยวิธีการทางอิเล็กทรอนิกส์
3. วงจรที่ออกแบบใช้กับสัญญาณกระแสทั้งอินพุทและเอาต์พุท
4. สามารถนำมาสร้างเป็นวงจรรวมได้

### 1.3 หลักการใหม่ในวิทยานิพนธ์

ในการทำวิทยานิพนธ์ฉบับนี้ได้มีการเสนอแนวความคิดในการออกแบบวงจรเชิงเส้นแบบช่วงเพื่อทำการสังเคราะห์ฟังก์ชันไม่เป็นเชิงเส้นบนพื้นฐานของเทคโนโลยีทรานซิสเตอร์แบบซีมอส ที่มีการทำงานในช่วงอิมิตัวเป็นหลัก ซึ่งวงจรที่ได้ออกแบบมีจุดเด่นคือ วงจรมีความเรียบง่าย มีโครงสร้างของวงจรขยายคลาส B และวงจรสะท้อนกระแสเป็นหลัก สามารถปรับเปลี่ยนจุดเริ่มต้นและจุดสิ้นสุดของฟังก์ชันเชิงเส้นได้ด้วยวิธีการทางอิเล็กทรอนิกส์ วงจรถูกออกแบบมาเพื่อใช้กับอินพุทที่เป็นสัญญาณกระแสและให้เอาต์พุทเป็นกระแสเช่นกัน ซึ่งผลจากการจัดการกับสัญญาณในรูปแบบของสัญญาณกระแสทำให้วงจรมีช่วงปฏิบัติการ ความแม่นยำ และความเที่ยงตรง ตลอดจนความเป็นเชิงเส้นของวงจรสอดคล้องตามหลักการที่ได้นำเสนอ

### 1.4 รายละเอียดของวิทยานิพนธ์

ในวิทยานิพนธ์นี้ได้แบ่งเนื้อหาออกเป็น 6 บทและภาคผนวก 2 ภาค ซึ่งมีรายละเอียดดังต่อไปนี้

บทที่ 1 เป็นบทนำ ซึ่งเป็นการกล่าวนำถึงวัตถุประสงค์ หลักการใหม่ในวิทยานิพนธ์และรายละเอียดของวิทยานิพนธ์ในแต่ละบท

บทที่ 2 กล่าวถึงหลักการสังเคราะห์ฟังก์ชันไม่เป็นเชิงเส้นด้วยวิธีของฟังก์ชันตรรกยะ (rational function) และความเป็นเชิงเส้นแบบช่วง (piecewise linear) รวมถึงข้อดีและข้อเสียของหลักการทั้งสอง

บทที่ 3 กล่าวถึงทฤษฎีการทำงานและสมการแสดงความสัมพันธ์ของมอสเฟต โดยจะเน้นที่การทำงานในช่วงอิมิตัว

บทที่ 4 กล่าวถึงวงจรที่ใช้ประกอบรวมกับการออกแบบวงจรเชิงเส้นแบบช่วงที่ได้พัฒนาขึ้น ได้แก่ วงจรตามกระแส (current follower circuit) และวงจรคูณกระแส (multiplier circuit) รวมถึงวงจรย่อยที่ใช้ประกอบรวมสำหรับการออกแบบ

บทที่ 5 กล่าวถึงการออกแบบวงจรเชิงเส้นแบบช่วงที่ได้พัฒนาขึ้น โดยจะกล่าวถึงหลักการออกแบบและสมรรถนะของวงจร และการประยุกต์ใช้งานของวงจรเชิงเส้นแบบช่วงในการสังเคราะห์ฟังก์ชันไม่เป็นเชิงเส้น พร้อมทั้งยืนยันผลการดำเนินงานที่ได้จากผลการเลียนแบบการทำงานด้วยโปรแกรม PSPICE เพื่อทดสอบคุณสมบัติดังกล่าวของวงจร

บทที่ 6 เป็นการสรุปผลงานที่ได้ทำการนำเสนอภายในวิทยานิพนธ์นี้และแนวทางในการทำวิจัยต่อ

ภาคผนวก ก. แสดงการวิเคราะห์คุณสมบัติของวงจรสะท้อนกระแสแบบพื้นฐาน

ภาคผนวก ข. แสดงผลงานวิจัยที่ได้รับการตีพิมพ์

ประวัติผู้เขียน

## บทที่ 2

# การสังเคราะห์ฟังก์ชันไม่เป็นเชิงเส้น

### 2.1 กล่าวนำ

การสังเคราะห์ฟังก์ชันของวงจรรวมใด ๆ จะได้ฟังก์ชันที่มีลักษณะแน่นอนสำหรับแต่ละวงจร ซึ่งทำให้การเปลี่ยนแปลงฟังก์ชันของวงจรทำได้ยากหรือไม่สามารถทำได้ จึงได้มีการพัฒนาทางด้านวงจรเพื่อใช้ในการสังเคราะห์ฟังก์ชันที่ต้องการโดยเฉพาะฟังก์ชันไม่เป็นเชิงเส้น วิธีการสังเคราะห์ฟังก์ชันไม่เป็นเชิงเส้นทางด้านวงจรจะแบ่งเป็น 3 วิธีใหญ่ ๆ คือ วิธีแรกจะอาศัยคุณสมบัติทางกายภาพของอุปกรณ์อิเล็กทรอนิกส์จำพวกสารกึ่งตัวนำ เช่น ทึลเนลไดโอด (tunnel diode), FET หรือ UJT [4, 5] ฟังก์ชันไม่เป็นเชิงเส้นที่สังเคราะห์ได้ด้วยวิธีนี้จะเป็นฟังก์ชันที่มีความผิดพลาดค่อนข้างสูง ช่วงปฏิบัติการของวงจรถูกจำกัด และมีความยุ่งยากในการออกแบบวงจรเนื่องจากคุณสมบัติทางกายภาพของอุปกรณ์จะมีรูปแบบที่แน่นอน และอุปกรณ์ที่ใช้งานแต่ละตัวไม่สมพ้องกันหรือไม่สามารถที่จะหาอุปกรณ์ที่มีค่าพารามิเตอร์ต่าง ๆ ตามที่ต้องการได้ วิธีการที่สองคือ การประมาณค่าด้วยฟังก์ชันตรรกยะ [6, 7] และวิธีการที่สามคือ การประมาณค่าด้วยความเป็นเชิงเส้นแบบช่วง [8, 9] วิธีการที่สองและสามจะเป็นวิธีที่สามารถสังเคราะห์ฟังก์ชันไม่เป็นเชิงเส้นได้อย่างมีประสิทธิภาพ ซึ่งเนื้อหาในบทนี้จะกล่าวถึงวิธีการสังเคราะห์ฟังก์ชันไม่เป็นเชิงเส้น 2 วิธีหลังที่ได้กล่าวไว้ข้างต้น

### 2.2 การสังเคราะห์ฟังก์ชันไม่เป็นเชิงเส้นด้วยวิธีประมาณค่าด้วยฟังก์ชันตรรกยะ


ในทางคณิตศาสตร์ฟังก์ชันต่อเนื่องใด ๆ สามารถที่จะหาได้จากอัตราส่วนของสองโพลิโนเมียล (polynomial) ซึ่งเขียนได้ดังนี้

$$w = \frac{p(z)}{q(z)} \tag{2.1}$$

โดยที่  $p(z)$  และ  $q(z)$  เป็นโพลิโนเมียลใด ๆ และสมการที่ (2.1) จะเป็นจริงได้ก็ต่อเมื่อ  $q(z)$  จะต้องมีค่าไม่เท่ากับศูนย์ ซึ่งสมการที่ (2.1) จะเรียกว่า ฟังก์ชันตรรกยะ

การสังเคราะห์ฟังก์ชันไม่เป็นเชิงเส้นใด ๆ ด้วยฟังก์ชันตรรกยะในด้านการออกแบบวงจรที่สะดวกที่สุด โดยการออกแบบให้วงจรมีคุณสมบัติเป็นโพลิโนเมียลชั้น 2 วงจร จากนั้นจึงนำเอาสัญญาณจุดออกของวงจรทั้งสองมาผ่านวงจรหาร ในกรณีที่วงจรโพลิโนเมียลที่มีคุณสมบัติแบบส่ง

ผ่าน (transfer characteristic) [10] หรือใช้หลักการของวงจรขยายแบบลบของออปแอมป์ (inverting amplifier) [8] ในกรณีที่วงจรโพลิโนเมียลที่มีลักษณะแบบจุดขับ (driving point) [10] การออกแบบวงจรที่มีคุณสมบัติเป็นโพลิโนเมียลจะใช้วงจรคูณและวงจรรวมสัญญาณดังแสดงในรูปที่ 2.1 โดยที่  $M_i$  คือวงจรคูณ,  $A_i$  คือวงจรขยายสัญญาณ,  $S_1$  คือวงจรรวมสัญญาณ,  $V_{in}$  เป็นสัญญาณจุดเข้าและ  $V_C$  เป็นศักดาควบคุม สำหรับรูปที่ 2.1 จะเป็นวงจรโพลิโนเมียลที่มีคุณสมบัติแบบส่งผ่าน




รูปที่ 2.1 วงจรโพลิโนเมียลที่มีคุณสมบัติแบบส่งผ่าน

เนื่องจากศักดาจุดเข้าและศักดาจุดออกอยู่คนละจุดกัน ดังนั้นสมการโพลิโนเมียลของวงจรในรูปที่ 2.1 จะเขียนได้คือ

$$V_{out} = V_C \sum_{i=1}^n A_i V_{in}^i \quad (2.2)$$


โดยที่  $n$  คือ จำนวนวงจรคูณและวงจรขยาย

ในรูปที่ 2.2 แสดงถึงหลักการสังเคราะห์ฟังก์ชันไม่เป็นเชิงเส้นด้วยฟังก์ชันตรรกยะที่มีคุณสมบัติแบบส่งผ่าน โดยที่  $TC_1$  และ  $TC_2$  คือวงจรโพลิโนเมียลที่มีคุณสมบัติแบบส่งผ่าน และ  $D_1$  คือวงจรรหาร ซึ่งจะได้ค่าศักดา  $V_{out}$  เป็นฟังก์ชันตรรกยะ



รูปที่ 2.2 วงจรสังเคราะห์ฟังก์ชันตรรกยะโดยใช้วงจรโพลีโนเมียลแบบส่งผ่าน

สำหรับกรณีของวงจรโพลีโนเมียลที่มีลักษณะแบบจุดจับจะมีความยุ่งยากในการออกแบบวงจรมากกว่าวงจรโพลีโนเมียลที่มีคุณสมบัติแบบส่งผ่าน โครงสร้างของวงจรโพลีโนเมียลที่มีลักษณะแบบจุดจับ แสดงในรูปที่ 2.3 โดยที่  $R$  คือค่าความต้านทานใดๆ  $V_{in}^+$  และ  $V_{in}^-$  คือศักดาจุดเข้า  $i_{in}^+$  และ  $i_{in}^-$  คือกระแสจุดเข้า  $S_1$  คือวงจรรวมสัญญาณที่พัฒนาขึ้นจากออปแอมป์ และสำหรับตัวเลข 0.5 กำกับไว้ที่ขาของ  $S_2$  และ  $S_3$  คืออัตราขยายของสัญญาณจุดนั้นจะมีค่าเท่ากับ 0.5 สำหรับขาอื่นๆ ที่ไม่ได้กำกับไว้จะมีอัตราขยายเท่ากับ 1



รูปที่ 2.3 วงจรโพลีโนเมียลที่มีลักษณะแบบจุดจับ

และ  $M_1$  คือวงจรคูณแบบอนาล็อก กำหนดให้ศักดาจุดเข้า  $V_{in} = V_{in}^+ - V_{in}^-$  จากรูปที่ 2.3 จะได้ศักดา  $V_1$  และ  $V_4$  ดังนี้

$$\text{ที่จุด } V_1 \quad V_1 = V_{in}^- + \frac{V_c}{2}(i_{in}^+ - i_{in}^-)R - \frac{(i_{in}^+ - i_{in}^-)}{2}R \quad (2.3)$$

$$\text{ที่จุด } V_4 \quad V_4 = V_{in}^+ + \frac{V_c}{2}(i_{in}^+ - i_{in}^-)R - \frac{(i_{in}^+ - i_{in}^-)}{2}R \quad (2.4)$$

และเนื่องจาก  $i_{in}^+R = V_{in}^+ - V_1$  และ  $i_{in}^-R = V_{in}^- - V_4$  ดังนั้นจากสมการที่ (2.3) และ (2.4) จะได้ว่า

$$i_{in}^+R = V_{in}^- - \frac{V_c}{2}(i_{in}^+ - i_{in}^-)R + \frac{(i_{in}^+ - i_{in}^-)}{2}R \quad (2.5)$$

และ

$$i_{in}^-R = -V_{in}^+ + \frac{V_c}{2}(i_{in}^+ - i_{in}^-)R - \frac{(i_{in}^+ - i_{in}^-)}{2}R \quad (2.6)$$

กำหนดให้  $i_{in}^+ = -i_{in}^-$  แทนค่าลงในสมการที่ (2.5) หรือ (2.6) จะได้ว่า


$$V_{in} = RV_c i_{in}^+ \quad (2.7)$$

จากรูปที่ 2.3 ถ้าแทนวงจรคูณด้วย  $M_1$  ด้วยวงจรโพลีโนเมียลที่มีคุณสมบัติแบบส่งผ่านในรูปที่ 2.1 จะสามารถเขียนสมการที่ (2.7) ได้ใหม่ดังนี้

$$V_{in} = RV_c i_{in}^+ \sum_{i=1}^n A_i V_{in}^i \quad (2.8)$$

โดยที่  $n$  คือจำนวนวงจรคูณและวงจรขยาย

จากสมการที่ (2.8) จะได้ว่าวงจรโพลีโนเมียลที่มีลักษณะแบบจุดจับและมีสมการที่เหมือนกับสมการของความต้านทาน ดังนั้นวงจรในรูปที่ 2.3 จะสามารถเรียกอีกอย่างหนึ่งว่าวงจรสังเคราะห์ความต้านทานแบบโพลีโนเมียล สำหรับการสังเคราะห์ฟังก์ชันไม่เป็นเชิงเส้นด้วยฟังก์ชันตรรกยะจะสามารถกระทำได้ดังแสดงในรูปที่ 2.4



รูปที่ 2.4 วงจรสังเคราะห์ฟังก์ชันตรรกยะโดยใช้วงจรโพลีโนเมียลแบบจุดจับ

โดยที่  $Z_1$  และ  $Z_2$  คือวงจรโพลีโนเมียลแบบจุดจับ ในทำนองเดียวกัน การสังเคราะห์ความต้านทานไม่เป็นเชิงเส้นโดยใช้ฟังก์ชันตรรกยะแบบจุดจับก็สามารถทำได้เช่นกัน โดยการแทนวงจรคูลม  $M_1$  ในรูปที่ 2.3 ด้วยวงจรในรูปที่ 2.4


การสังเคราะห์ฟังก์ชันไม่เป็นเชิงเส้นโดยฟังก์ชันตรรกยะที่ได้กล่าวผ่านมาแล้วนั้น จะมีวิธีการที่ยู่ยากและวงจรจะมีขนาดใหญ่ไม่ว่าจะเป็นการออกแบบโดยใช้การออกแบบวงจรแบบดิสครีท (discrete) หรือโดยใช้หลักการของวงจรรวม โดยเฉพาะในทางปฏิบัติฟังก์ชันที่ต้องการสังเคราะห์โดยมากจะอยู่ในรูปของเส้นกราฟ ในการแปลงเส้นกราฟออกมาเป็นสมการจะมีความลำบากและยุ่งยากมาก ดังนั้นวิธีการสังเคราะห์ฟังก์ชันไม่เป็นเชิงเส้นโดยใช้หลักการประมาณค่าด้วยฟังก์ชันตรรกยะจึงไม่เป็นที่นิยม

## 2.3 การสังเคราะห์ฟังก์ชันไม่เป็นเชิงเส้นด้วยการประมาณค่าความเป็นเชิงเส้นแบบช่วง

การประมาณค่าของฟังก์ชันใดๆ ด้วยวิธีของความเป็นเชิงเส้นแบบช่วง จะใช้เส้นกราฟของฟังก์ชันที่ต้องการสังเคราะห์เป็นหลัก [11, 12] โดยจะแบ่งฟังก์ชันรูปแบบใดๆ ที่ต้องการออกเป็นช่วงๆ และในแต่ละช่วงจะสามารถแทนได้ด้วยเส้นตรง ดังแสดงในรูปที่ 2.5 ซึ่งเส้นตรงที่เป็นช่วงๆ นี้จะเรียกว่าความเป็นเชิงเส้นแบบช่วง ดังนั้นในการสังเคราะห์ฟังก์ชันใดๆ จึงสามารถทำได้โดยการนำเอาวงจรที่มีคุณสมบัติความเป็นเชิงเส้นแบบช่วงที่กำหนดให้มีจุดเริ่มของความเป็นเชิงเส้น


และค่าความชันในแต่ละช่วงตามที่ได้ออกแบบไว้หลายๆ จุดๆ มาต่อรวมกัน ซึ่งสามารถที่จะเขียนเป็นสมการได้ดังนี้

$$Q(x) = \sum_{n=1}^m a_n x + b_n \quad (2.9)$$




รูปที่ 2.5 การประมาณค่าฟังก์ชันไม่เป็นเชิงเส้นด้วยวิธีความเป็นเชิงเส้นแบบช่วง

โดยที่  $Q(x)$  เป็นฟังก์ชันใดๆ ที่ต้องการสังเคราะห์  $a_n$  คือค่าคงที่ใดๆ หรือค่าความชันของเส้นตรงในช่วงที่  $n$  และ  $b_n$  คือค่าคงที่ใดๆ ส่วน  $m$  คือจำนวนช่วงทั้งหมด ในรูปที่ 2.6 เป็นตัวอย่างการสังเคราะห์ฟังก์ชันไม่เป็นเชิงเส้นด้วยวิธีความเป็นเชิงเส้นแบบช่วง ซึ่งจะเห็นว่าเส้นกราฟที่ 4 ในรูปที่ 2.6 (ก) จะถูกประมาณค่าออกมาเป็นเส้นตรงทั้งหมด 3 ช่วง และในรูปที่ 2.6 (ข) จะเป็นหลักการของวงจรในการสังเคราะห์ฟังก์ชันในรูปที่ 2.6 (ก)



(ก)



(ข)

รูปที่ 2.6 ตัวอย่างการสังเคราะห์ฟังก์ชันไม่เป็นเชิงเส้นด้วยความเป็นเชิงเส้นแบบช่วง

## 2.4 สรุป

ในการสังเคราะห์ฟังก์ชันไม่เป็นเชิงเส้นโดยใช้วิธีประมาณค่าด้วยฟังก์ชันตรรกยะจะมีความยุ่งยากในการออกแบบวงจรเป็นอย่างมาก เนื่องจากฟังก์ชันที่เปลี่ยนไปจะต้องทำการออกแบบวงจรโพลีโนเมียลใหม่ทั้งหมด ในขณะที่วิธีการประมาณค่าฟังก์ชันไม่เป็นเชิงเส้นด้วยความเป็นเชิง

เส้นแบบช่วง เมื่อมีการเปลี่ยนแปลงฟังก์ชันที่ต้องการสังเคราะห์ในส่วนของวงจรถ้าการเปลี่ยนเพียงค่าความชันและจุดเริ่มต้นของความเป็นเชิงเส้นเท่านั้น ซึ่งเป็นวิธีที่สะดวกกว่าและยังเป็นวิธีที่มีการใช้งานกันอย่างแพร่หลาย

## บทที่ 3


# ทฤษฎีการทำงานของมอสเฟต

### 3.1 กล่าวนำ


ในวิทยานิพนธ์นี้เป็นการวิจัยและพัฒนาการออกแบบวงจรเชิงเส้นแบบช่วงสำหรับ สัญญาณอนาล็อก โดยใช้เทคโนโลยีทรานซิสเตอร์แบบซีมอสที่มามีการทำงานในช่วงอิ่มตัว (saturation region) เป็นหลัก ดังนั้นเนื้อหาในบทนี้จะขออ้างอิงและกล่าวถึงทฤษฎีการทำงาน วงจรสมมูล และสมการสำคัญของมอสเฟต โดยเฉพาะอย่างยิ่ง มอสเฟตชนิดเอ็นฮานซ์เมนต์ (enhancement-mode) ที่ทำงานในช่วงอิ่มตัว เพื่อใช้เป็นแนวทางในการออกแบบวงจรซึ่งจะนำไปสู่ ผลที่ได้คาดหมายไว้ รวมถึงใช้เป็นข้ออ้างอิงกับผลที่ได้จากการเลียนแบบการทำงานด้วยโปรแกรม PSPICE ซึ่งจะใช้เป็นข้อแสดงถึงสมรรถนะของวงจรว่ามีคุณสมบัติเป็นไปตามหลักการที่ได้ออกแบบและนำเสนออย่างไร สำหรับสมการและทฤษฎีการทำงานโดยละเอียดของมอสเฟตนั้นได้มีการนำเสนอไว้แล้วในเอกสารและตำราต่างๆ [11], [13]-[25]

### 3.2 โครงสร้างของมอสเฟต [11], [13]-[25]

มอสเฟต (Metal Oxide Semiconductor Field Effect Transistor; MOSFET) หรือมอส ทรานซิสเตอร์ หรือทรานซิสเตอร์แบบมอส เป็นทรานซิสเตอร์ที่ทำงานโดยผลของสนามไฟฟ้า สามารถแบ่งเป็นประเภทต่างๆ ได้หลายแบบ ขึ้นอยู่กับเกณฑ์ที่ใช้ในการแบ่ง เช่น ถ้าแบ่งตามชนิด ของพาหะที่ใช้ในการนำกระแสจะสามารถแบ่งได้เป็นสองชนิด คือ มอสเฟตแบบช่องทางเดิน กระแสชนิดเอ็น (N-channel MOSFET) ซึ่งเป็นมอสเฟตที่ใช้อิเล็กตรอนเป็นพาหะในการนำกระแส และมอสเฟตแบบช่องทางเดินกระแสชนิดพี (P-channel MOSFET) ซึ่งเป็นมอสเฟตที่ใช้โฮล (hole) เป็นพาหะในการนำกระแส ถ้าแบ่งมอสเฟตตามลักษณะ โครงสร้างและการเกิดแชลแนลในขณะที่มี การไบอัสเป็นศูนย์จะสามารถแบ่งออกได้เป็นสองลักษณะคือมอสเฟตแบบดีเพลทชัน โหมด (depletion-mode) และแบบเอ็นฮานซ์เมนต์ โหมด (enhancement-mode) สำหรับมอสเฟตแบบดีเพลทชัน โหมดชนิดเอ็น โครงสร้างจะประกอบไปด้วยปลายอิเล็กโทรดและซอสที่มีปลายทั้งสองข้างต่ออยู่กับสารกึ่งตัวนำชนิดเดียวกันซึ่งเป็นชนิดเอ็นบางๆ ที่ต่อกันในลักษณะของแชลแนล ซึ่งวางอยู่บนผิวหน้าของฐานรอง (substrate) ชนิดพี จากนั้นจึงวางอิเล็กโทรดซึ่งเป็นโลหะ เหนือย่านของแชลแนลชนิดเอ็นซึ่งกันด้วยฉนวนบางๆ ของซิลิกอนออกไซด์ ( $\text{SiO}_2$ ) โดยมีค่าพิคัด




(ก) แบบช่องทางเดินกระแสชนิดเอ็น (N-channel)




(ข) แบบช่องทางเดินกระแสชนิดพี (P-channel)

### รูปที่ 3.1 มอสเฟตแบบดีเพลทชันโหมด (Depletion-mode)

ความต้านทาน (resistivity) ประมาณ  $10^{15}$  โอห์ม (ณ อุณหภูมิห้อง) [15]-[17] ทำนองเดียวกันถ้าเปลี่ยนไปใช้ฐานรองที่เป็นชนิดเอ็นและมีเซลล์ที่วางอยู่บนผิวหน้าของฐานรองเป็นชนิดพี เราเรียก มอสเฟต ชนิดนี้ว่าเป็นมอสเฟตแบบดีเพลทชันโหมดชนิดพีเซลล์ ดังแสดงในรูปที่ 3.1 ในการทำงานของมอสเฟตแบบดีเพลทชันโหมดนี้ สามารถทำงานในย่านดีเพลทชันด้วยไบอัสย้อนกลับและยังทำงานในย่านเอ็นฮานซ์เมนต์ด้วยไบอัสตรง โดยมีแรงดันไบอัสเกตซอส ( $V_{GS}$ ) ควบคุมการไหลของกระแสเดรน ( $I_D$ ) ที่เกิดขึ้น สำหรับมอสเฟตแบบเอ็นฮานซ์เมนต์โหมดชนิดเอ็นและชนิดพีมีขบวนการสร้างเช่นเดียวกับการสร้างมอสเฟตแบบดีเพลทชันโหมดชนิดเอ็นและชนิดพี



(ก) แบบช่องทางเดินกระแสชนิดเอ็น (N-channel)



(ข) แบบช่องทางเดินกระแสชนิดพี (P-channel)









### รูปที่ 3.2 มอสเฟตแบบแบบเอ็นฮานซ์เมนต์โหมด (Enhancement-mode)

ตามลำดับทุกประการแต่จะมีความแตกต่างกันเฉพาะในส่วนของการสร้างแชนแนลเท่านั้น ซึ่งมอสเฟตแบบเอ็นฮานซ์เมนต์โหมดนี้มีส่วนปลายอิเล็คโตรดและซอสทั้งสองข้างต่ออยู่กับสารกึ่งตัวนำชนิดเดียวกันในลักษณะของแชนแนลซึ่งวางอยู่บนผิวหน้าของฐานรอง แต่แชนแนลดังกล่าว จะไม่ต่อถึงกันโดยที่มีระยะห่างหรือความยาวของแชนแนล (channel length) เกิดขึ้นเป็น  $L$  และมีความกว้างของแชนแนล (channel width) เป็น  $W$  ดังรูปที่ 3.2 ในการทำงานของมอสเฟตแบบเอ็นฮานซ์เมนต์โหมดสามารถทำงานได้เฉพาะย่านเอ็นฮานซ์เมนต์ด้วยไบอัสตรงเท่านั้น ไม่สามารถทำงานในย่านของดีเพลทชันด้วยไบอัสย้อนกลับได้

### 3.3 สัญลักษณ์ของมอสทรานซิสเตอร์

ในตารางที่ 3.1 แสดงสัญลักษณ์ของมอสทรานซิสเตอร์ชนิดต่างๆ โดยเริ่มจากมอสทรานซิสเตอร์แบบดีพลีชันชนิด พีแชนแนล และเอ็นแชนแนล เมื่อแรงดันระหว่างฐานรองและซอสไม่เป็นศูนย์ ( $V_{BS} \neq 0$ ) และเป็นศูนย์ ( $V_{BS} = 0$ ) จากนั้นจะเป็นสัญลักษณ์ของมอสทรานซิสเตอร์แบบเอ็นฮานซ์เมนต์ชนิด พีแชนแนล และเอ็นแชนแนล เมื่อแรงดันระหว่างฐานรองและซอสไม่เป็นศูนย์ ( $V_{BS} \neq 0$ ) และเป็นศูนย์ ( $V_{BS} = 0$ )

ตารางที่ 3.1 สัญลักษณ์ของมอสทรานซิสเตอร์ชนิดต่างๆ

ชนิดของมอสทรานซิสเตอร์		โหมดการทำงาน (Mode)
PMOS	NMOS	
		Depletion
		Depletion
		Enhancement
		Enhancement

เนื่องจากมอสเฟทแบบเอ็นฮานซ์เมนต์โหมด เป็นแบบที่นิยมใช้กันอย่างแพร่หลายมากกว่าแบบดีพลีชันโหมด และเป็นแบบที่ใช้ภายในวิทยานิพนธ์นี้ ดังนั้นหัวข้อที่จะกล่าวดังต่อไปนี้เป็นรายละเอียดซึ่งอธิบายถึงทฤษฎีการทำงานของมอสเฟทชนิดเอ็นฮานซ์เมนต์โหมด โดยจะพิจารณาที่มอสเฟทในช่วงทางเดินกระแสชนิดเอ็นเป็นหลัก สำหรับชนิดพีจะมีค่าศักดา  $V_{GS}$  และทิศทางของกระแสตรงเป็นไปในทิศทางตรงข้าม และเพื่อความกระชับในการกล่าวอ้าง คำว่า "มอสเฟท" ภายในวิทยานิพนธ์นี้จะหมายถึง "มอสเฟทชนิดเอ็นฮานซ์เมนต์"

### 3.4 คุณสมบัติการทำงาน


ในการอธิบายคุณสมบัติการทำงานของมอสเฟตชนิดเอ็นสามารถที่จะอธิบายการทำงานได้ตามโครงสร้างในรูปที่ 3.3 ซึ่งแสดงถึงการทำงานในช่วงต่างๆ ของ  $V_{GS}$  และ  $V_{DS}$  จากรูปที่ 3.3 (ก) ซอส เดรน และฐานรองต่อลงกราวด์ ในกรณีนี้มีผลให้ทรานซิสเตอร์ทำงานคล้ายกับตัวเก็บประจุ โดยเกตและผิวของซิลิกอนใต้ฉนวนซิลิกอนไดออกไซด์ทำหน้าที่เหมือนแผ่นระนาบ (plate) ของตัวเก็บประจุ ซึ่งมีซิลิกอนไดออกไซด์ทำหน้าที่เป็นฉนวนกั้นระหว่างกลาง ถ้า  $V_{GS}$  มีค่าเป็นลบ ประจุพาหะชนิดบวกหรือโฮลจะถูกดึงดูดเข้ามาสะสมบริเวณแชลแนล มีผลให้บริเวณแชลแนลกลายเป็น  $p^+$  และเรียกว่า แชลแนลสะสม (accumulated channel) บริเวณซอสและเดรนที่เป็น  $n^+$  ถูกแยกกันด้วยแชลแนล  $p^+$  เมื่อมองในลักษณะวงจรสมมูลแล้ว จะพบว่ามีลักษณะของไดโอดสองตัวต่อหันหลังชนกัน (back-to-back diodes) ดังนั้นถ้าจะเกิดกระแสไหลได้ แรงดันที่ซอสและเดรนจะต้องมีค่ามากๆ ซึ่งกระแสที่เกิดขึ้นจะเป็นกระแสรั่วไหล (leakage current) หรือกรณีที่แรงดัน เดรนซอสมีค่ามากจนทำให้ทรานซิสเตอร์เบรคดาวน์ [18]

ในกรณีที่แรงดันเกตมีค่าเป็นบวกไม่มาก ประจุข้างใต้เกตจะถูกผลักออกไป ทำให้แชลแนลเปลี่ยนไปเป็น  $p^+$  และเป็นบริเวณปลดพาหะ (depletion region) ในที่สุด เมื่อแรงดันที่เกตเพิ่มมากขึ้น ประจุลบหรืออิเล็กตรอนจะถูกดึงดูดเข้ามาที่บริเวณแชลแนล และแชลแนลจะแปรสภาพเป็นบริเวณ  $n$  ตามรูปที่ 3.3(ข) ซึ่งเชื่อมต่อบริเวณซอสและเดรนเข้าด้วยกัน และเรียกว่าแชลแนลกลับ (inverted channel) แรงดันเกตที่ทำให้ความหนาแน่นของอิเล็กตรอนใต้เกตมีค่าเท่ากับความหนาแน่นของโฮลบริเวณฐานรอง เป็นนิยามของแรงดันขีดเริ่มของทรานซิสเตอร์ (transistor threshold voltage) ใช้สัญลักษณ์  $V_{TH}$  สำหรับค่าแรงดันเกตซอสมากกว่า  $V_{TH}$  จะมีแชลแนลชนิดเอ็นเกิดขึ้น และสามารถเกิดการนำไฟฟ้าระหว่างเดรนและซอสได้ สำหรับกรณีค่าแรงดันที่เกต-ซอสน้อยกว่า  $V_{TH}$  จะไม่มีกระแสไหลระหว่างซอสและเดรน ซึ่งจะถือว่าทรานซิสเตอร์ไม่ทำงานหรือไม่นำกระแส (ตามความเป็นจริงแล้วจะมีกระแสไหลเล็กน้อยเมื่อศักดาเกต-ซอสมีค่าเข้าใกล้  $V_{TH}$ )

เมื่อแรงดันเกต-ซอส  $V_{GS}$  มีค่ามากกว่า  $V_{TH}$  ทำให้แชลแนลเกิดขึ้น ดังนั้นเมื่อ  $V_{GS}$  เพิ่มขึ้น ความหนาแน่นของอิเล็กตรอนในแชลแนลก็จะเพิ่มขึ้นด้วย และสรุปได้ว่าค่าความหนาแน่นของประจุพาหะจะแปรผันตาม  $V_{GS} - V_{TH}$  ซึ่งนิยามเป็น "แรงดันเกต-ซอสประสิทธิผล" (effective gate-source voltage) ใช้สัญลักษณ์  $V_{eff}$  ดังนั้นค่าความหนาแน่นของประจุอิเล็กตรอน แสดงได้โดย [19]


$$Q = C_{ox} (V_{GS} - V_{TH}) = C_{ox} V_{eff} \quad (3.1)$$

โดยที่  $C_{ox}$  เป็นค่าความจุไฟฟ้าที่เกตต่อหนึ่งหน่วยพื้นที่



$$V_{GS} < 0$$


3.3 (ก)



$$V_{GS} > V_{TH}$$

$$V_{DS} < V_{GS} - V_{TH}$$


3.3 (ข)



$$V_{GS} > V_{TH}$$

$$V_{DS} = V_{GS} - V_{TH}$$

3.3 (ค)



$$V_{GS} > V_{TH}$$

$$V_{DS} > V_{GS} - V_{TH}$$

3.3 (ง)

### รูปที่ 3.3 การทำงานของมอสเฟตแบบเอ็นชานซ์เมนต์ที่โหมคชนิดเอ็นแชลแนล

เมื่อแรงดันที่เดรนมีค่ามากกว่าศูนย์โวลต์เล็กน้อย ทำให้เกิดความต่างศักย์ที่ซอสและเดรน มีผลให้เกิดกระแสไหลจากเดรนไปซอส ความสัมพันธ์ระหว่าง  $V_{DS}$  และกระแส  $I_D$  จะเหมือนกับกรณีของความต้านทาน โดยมีความสัมพันธ์ดังนี้

$$I_D = \mu_n Q \frac{W}{L} V_{DS} \quad (3.2)$$

ขณะที่  $\mu_n$  เป็นค่าความคล่องตัวของอิเล็กตรอนที่ผิวซิลิกอน และ  $Q$  เป็นค่าความหนาแน่นของประจุในเซลล์ต่อหนึ่งหน่วยพื้นที่ จากสมการ (3.1) และ (3.2) จะได้

$$I_D = \mu_n C_{ox} \frac{W}{L} (V_{GS} - V_{TH}) V_{DS} \quad (3.3)$$


สมการที่ (3.3) นี้เป็นความสัมพันธ์ที่สามารถใช้ได้เพียงกรณีแรงดันเดรน-ซอสมีค่าเข้าใกล้ศูนย์

การทำงานของทรานซิสเตอร์ในเชิงโครงสร้างอธิบายได้ตามรูปที่ 3.3 (ข) โดยเมื่อ  $V_{GS}$  มากกว่า  $V_{TH}$  และ  $V_{DS} = 0V$  ซึ่งขณะนี้เซลล์ถูกเหนี่ยวนำให้เกิดขึ้นแต่ไม่มีกระแสไหล เนื่องจากแรงดันระหว่างซอสและเดรนมีค่าเป็นศูนย์โวลต์ และเมื่อให้แรงดัน  $V_{DS}$  ค่าน้อยๆ ค่าหนึ่งจะทำให้เกิดมีกระแสไหลผ่านเซลล์ได้ ซึ่งการทำงานของทรานซิสเตอร์ในช่วงนี้ เสมือนเป็นตัวต้านทาน มีความสัมพันธ์เป็นไปตามสมการที่ (3.3)

เมื่อแรงดันเดรน-ซอสเพิ่มมากขึ้น ความหนาแน่นของประจุพาหะที่เซลล์จะลดลงตามแนวเซลล์จากซอสไปเดรน ตามรูปที่ 3.3 (ค) การลดลงของประจุพาหะในเซลล์นี้มีผลให้เกิดแรงดันตกคร่อมเซลล์ที่ตำแหน่งต่างๆ ไม่เท่ากัน กล่าวคือ สมมุติว่าแรงดันที่เดรนมีค่ามากกว่าแรงดันที่ซอส จะมีการเพิ่มขึ้นของแรงดันจากซอสไปเดรนอย่างต่อเนื่องภายในเซลล์มีผลให้แรงดันตกคร่อมระหว่างเกตและเซลล์จะมีค่าสูงสุดเท่ากับ  $V_{GS}$  ที่ตำแหน่งด้านซอสและแรงดันเกตเซลล์มีค่าต่ำสุดที่ตำแหน่งปลายด้านเดรน และแรงดันเกตที่ทำให้เกิดเซลล์คือ  $V_G = V_{GS} - V_{TH}$  (เมื่อ  $V_{GS} < V_{TH}$  กระแสจะไม่ไหลและไม่มีเซลล์เกิดขึ้น) เพื่อที่จะทำให้เซลล์จะต้องมีศักย์เป็นบวก จึงจะทำให้เกิดเซลล์ โดยในขณะนี้ทรานซิสเตอร์ทำงานและอยู่ในช่วงไม่อิ่มตัว กระแสเดรน  $I_D$  จะมีค่าเพิ่มขึ้นตามการเพิ่มของแรงดัน  $V_{DS}$  อย่างไม่เป็นเชิงเส้นตามกราฟในรูป 3.3 (ค) การทำงานของทรานซิสเตอร์ในช่วงนี้ ( $V_{DS} < V_{GS} - V_{TH}$ ) เรียกว่า ช่วงไม่อิ่มตัว (nonsaturation region) เมื่อ  $V_{DS}$  มีค่ามากขึ้น จนกระทั่งมีค่า  $V_{DS} = V_{GS} - V_{TH}$  ทรานซิสเตอร์เริ่มเข้าสู่ภาวะอิ่มตัว และลักษณะโครงสร้างของทรานซิสเตอร์ในช่วงนี้แสดงได้ดังรูปที่ 3.3 (ค)

และเมื่อค่าของแรงดัน  $V_{DS}$  เพิ่มขึ้นไปอีกจนกระทั่งมีค่า  $V_{DS} > V_{GS} - V_{TH}$  ในกรณีนี้แรงดันที่ตกคร่อมเซลล์ที่ปลายด้านเดรนมีค่าสูงกว่า  $V_{GS} - V_{TH}$  ดังนั้นจะทำให้เกิดภาวะพินช์ออฟ (pinch off) กล่าวคือ เซลล์ซึ่งเป็นช่องทางเดินกระแสจะขาดออก เริ่มจากบริเวณด้านเดรน ทั้งนี้เนื่องจากไม่มีสนามไฟฟ้าซึ่งจะมาเหนี่ยวนำให้มีการสะสมของประจุลบ เพื่อทำหน้าที่เป็นเซลล์ ดังนั้นช่องทางเดินกระแสจึงขาดออกจากกัน แสดงดังรูปที่ 3.3 (ง) และจะมีกระแสแพร่ (diffusion

current) จากส่วนของซอสไปยังเดรน ช่องทางเดินกระแสจะแสดงคุณสมบัติความต้านทานสูง และคล้ายกับเป็นแหล่งจ่ายกระแสคงที่ (constant current source) กระแสเดรนในภาวะนี้จึงมีค่าคงที่ แม้ว่า  $V_{DS}$  จะมีค่าเพิ่มขึ้นก็ตามแสดงในกราฟตามรูปที่ 3.3 (ง) การทำงานของทรานซิสเตอร์ในย่านนี้เรียกว่าช่วงอิ่มตัว (saturation region)



รูปที่ 3.4 กราฟคุณสมบัติการทำงานของมอสเฟตแบบเอ็นชานซ์เมนต์โหมด

### 3.5 สมการแสดงความสัมพันธ์สำหรับสัญญาณขนาดใหญ่ [11], [13], [14], [20]

จากคุณสมบัติของมอสเฟตชนิดเอ็นทีได้กล่าวมาแล้วสามารถที่จะสรุปโดยแบ่งการทำงานออกได้เป็น 3 ช่วงโดยพิจารณาจากค่า  $V_{GS} - V_{TH}$  และค่า  $V_{DS}$  ซึ่งจะสามารถเขียนสมการแสดงความสัมพันธ์สำหรับสัญญาณขนาดใหญ่ (large-signal model) ได้ดังต่อไปนี้

1. ช่วงที่มอสเฟตไม่นำกระแส (cutoff region) จะได้

$$I_D = 0 \quad \text{เมื่อ } V_{GS} \leq V_{TH} \quad (3.4)$$

2. ช่วงนำกระแสไม่อิ่มตัวหรือช่วงเชิงเส้น (non-saturation region or triode region) จะได้

$$I_D = \frac{\mu_n C_{ox} W}{L} \left[ (V_{GS} - V_{TH}) V_{DS} - \frac{V_{DS}^2}{2} \right] \quad \text{เมื่อ } V_{GS} - V_{TH} > V_{DS} \quad (3.5)$$

3. ช่วงนำกระแสอิ่มตัว (saturation region) จะได้

$$I_D = \frac{\mu_n C_{ox} W}{2L} (V_{GS} - V_{TH})^2 \quad \text{เมื่อ } V_{GS} - V_{TH} \leq V_{DS} \quad (3.6)$$

โดยที่  $I_D$  คือ ค่ากระแสเดรน (drain current)

$V_{GS}$  คือ ค่าศักดาตกร่อมขาเกต-ซอส (gate-source voltage)

$V_{DS}$  คือ ค่าศักดาตกร่อมขาเดรน-ซอส (drain-source voltage)

$\mu_n$  คือ ค่าสภาพความคล่องตัวของโฮลหรืออิเล็กตรอน (surface mobility of carrier)


$C_{OX}$  คือ ค่าความจุไฟฟ้าต่อพื้นที่ของเกตออกไซด์ (capacitance per unit area of the gate oxide)

$W$  คือ ความกว้างประสิทธิผลของแชนแนล (effective channel width)

$L$  คือ ความยาวประสิทธิผลของแชนแนล (effective channel length)

$V_{TH}$  คือ ค่าศักดาไฟฟ้าขีดเริ่ม (threshold voltage)

### 3.6 ค่าความจุไฟฟ้าในมอสเฟต [13], [14], [21], [22]



รูปที่ 3.5 ค่าความจุไฟฟ้าที่เกิดขึ้นจากโครงสร้างของมอสเฟต

สำหรับค่าความจุไฟฟ้าที่เกิดขึ้นจากโครงสร้างภายในของมอสเฟต สามารถพิจารณาได้ตามโครงสร้างในรูปที่ 3.5 โดยมีค่าดังต่อไปนี้

1.  $C_{GS}$  คือ ค่าความจุไฟฟ้ารวมระหว่าง เกทและซอส ซึ่งมีค่าเท่ากับ

$$C_{GS} = C_{GS}^I + C_{GS}^O \quad (3.7)$$

เมื่อ  $C_{GS}^I$  คือ gate-oxide capacitance associated with the source region of the intrinsic transistor

$C_{GS}^O$  คือ parasitic capacitance resulting from the overlap of the gate and source

$$\text{โดยที่ } C_{GS}^I = \begin{cases} C_{ox} WL \left( 1 - \left[ \frac{V_{GS} - V_{TH} - V_{DS}}{2(V_{GS} - V_{TH})_m V_{DS}} \right] \right) & \text{non-saturation region} \\ \frac{2}{3} C_{ox} WL & \text{saturation region} \end{cases} \quad (3.8)$$

$$\text{และ } C_{GS}^O = C_{ox} W X_j \quad (3.9)$$

2.  $C_{GD}$  คือ ค่าความจุไฟฟ้ารวมระหว่างเกทและเดรน ซึ่งมีค่าเท่ากับ

$$C_{GD} = C_{GD}^I + C_{GD}^O \quad (3.10)$$

เมื่อ  $C_{GD}^I$  คือ gate-oxide capacitance associated with the drain region of the intrinsic transistor

$C_{GD}^O$  คือ parasitic capacitance resulting from the overlap of the gate and drain

$$\text{โดยที่ } C_{GD}^I = \begin{cases} C_{ox} WL \left( 1 - \left[ \frac{V_{GS} - V_{TH}}{2(V_{GS} - V_{TH}) - V_{DS}} \right]^2 \right) & \text{non-saturation region} \\ \approx 0 & \text{saturation region} \end{cases} \quad (3.11)$$

$$C_{GD}^O = C_{ox} W X_j \quad (3.12)$$

3.  $C_{SB}$  คือ ค่าความจุไฟฟ้าที่เกิดขึ้นระหว่างซอสกับซับสเตรต ซึ่งมีค่าเท่ากับ

$$C_{SB}(V_{SB}) = \frac{C_{SB}(0)}{\sqrt{(1 + V_{SB}/\phi_0)}} \quad (3.13)$$

เมื่อ  $C_{SB}(0)$  คือ the zero-bias capacitance of the source-body pn junctions  
 $\phi_0$  คือ the barrier potential

4.  $C_{DB}$  คือ ค่าความจุไฟฟ้าที่เกิดขึ้นระหว่างเดรนกับซบสเตท ซึ่งมีค่าเท่ากับ

$$C_{DB}(V_{DB}) = \frac{C_{DB}(0)}{\sqrt{(1 + V_{DB}/\phi_0)}} \quad (3.14)$$

เมื่อ  $C_{DB}(0)$  คือ the zero-bias capacitance of the drain-body pn junctions


### 3.7 วงจรสมมูลและสมการแสดงความสัมพันธ์สำหรับสัญญาณขนาดเล็ก [20]-[22]

ในรูปที่ 3.6 แสดงวงจรสมมูลสำหรับสัญญาณขนาดเล็กของมอสเฟตที่ซึ่งทำงานในช่วงอิมิตัวและไม่อิมิตัว โดยที่มีค่าของตัวเก็บประจุแต่ละตัวจะมีค่าเป็นไปตามสมการที่ (3.7)- (3.14) และค่าความนำ (transconductance) ของวงจรสามารถคำนวณได้จากสมการที่ (3.5) และสมการที่ (3.6) ซึ่งจะได้

$$g_m = \left. \frac{dI_d}{dV_{gs}} \right|_{V_{ds}=0} = \begin{cases} \frac{\mu_n C_{OX} W V_{DS}}{L} & \text{non - saturation region} \\ \frac{\mu_n C_{OX} W}{L} (V_{GS} - V_{TH}) & \text{saturation region} \end{cases} \quad (3.15)$$

จากสมการที่ (3.15) สำหรับการทำงานในช่วงอิมิตัว ค่าความนำของวงจรสามารถเขียนความสัมพันธ์ให้อยู่ในรูปของกระแสได้เป็น

$$g_m = \sqrt{\frac{2\mu_n C_{OX} W I_D}{L}} \quad (3.16)$$



รูปที่ 3.6 วงจรสมมูลสำหรับสัญญาณขนาดเล็กของมอสเฟต

สำหรับค่าความต้านทานที่จุดออกของวงจรสามารถคำนวณหาได้ตามความสัมพันธ์ดังนี้คือ

$$\frac{1}{r_{ds}} = g_{ds} = \left. \frac{dI_d}{dV_{DS}} \right|_{V_a=0} = \begin{cases} \frac{\mu_n C_{OX} (V_{GS} - V_{TH} - V_{DS})}{L} & \text{non-saturation region} \\ \lambda I_D & \text{saturation region} \end{cases} \quad (3.17)$$

เมื่อ  $\lambda$  คือ channel length modulation parameter (volts<sup>-1</sup>)

จากวงจรในรูปที่ 3.6 ได้รวมถึงตัวเก็บประจุจำนวน 4 ตัวคือ  $C_{gs}$ ,  $C_{gd}$ ,  $C_{sb}$  และ  $C_{db}$  ซึ่งค่อนข้างยุ่งยากและซับซ้อนสำหรับการวิเคราะห์ด้วยมือและมักถูกใช้สำหรับในการวิเคราะห์โดยใช้การจำลองการทำงานด้วยโปรแกรมคอมพิวเตอร์เท่านั้น [11], [21] เนื่องจากในวิทยานิพนธ์เป็นการออกแบบวงจรเชิงเส้นแบบช่วงสำหรับสัญญาณอนาล็อกโดยใช้มอสเฟตที่มีการทำงานอยู่ในช่วงอิมิตัวเป็นหลักซึ่งจะเป็นผลให้เกิดสถานะพินชออฟ กล่าวคือเซลล์เนลซึ่งเป็นช่องทางเดินกระแสบริเวณปลายด้านเดรนขาดออกหรือแคบมาก และศักดาที่ขาเดรนจะรบกวนแต่เซลล์เนลหรือประจุที่ขาเกตน้อยมาก ซึ่งสามารถกล่าวได้ว่าค่าความจุระหว่างเกตกับเดรน ( $C_{gd}$ ) มีค่าน้อยมาก ส่วนค่าความจุระหว่างซอสกับซบสเตท ( $C_{sb}$ ) และเดรนกับซบสเตท ( $C_{db}$ ) นั้น ถือว่ามีค่าน้อยมากโดยเฉพาะเมื่อซอสถูกเชื่อมต่อกับฐานรอง ซึ่งจะพิจารณาเฉพาะค่าความจุระหว่างเกตกับซอส ( $C_{gs}$ ) ซึ่งจะมีค่าประมาณ  $2/3 C_{OX} WL$  และสำหรับค่าความต้านทานเนื่องจากที่ขาเกตของมอสเฟตถูกกั้นด้วยฉนวน ดังนั้นค่าความต้านทานที่เกิดขึ้นระหว่างขาเกตกับซอส ( $R_{gs}$ ) และขาเกตกับ เดรน ( $R_{gd}$ ) จึงมีค่าสูงมาก จะมีเฉพาะค่าความต้านทานระหว่างขาเดรนกับซอส ( $R_{ds}$ ) เท่านั้น ดังนั้นเพื่อความสะดวกสำหรับการวิเคราะห์ด้วยมือ จะใช้วงจรสมมูลของมอสเฟตโดยที่กำหนดให้  $C_{gd}$ ,  $C_{sb}$  และ  $C_{db}$  มีค่าเท่ากับศูนย์ ซึ่งเป็นวงจรสมมูลที่เสนอโดย Gray และ Meyer [21]

### 3.8 เปรียบเทียบข้อดีและข้อเสียระหว่างมอสเฟตกับไบโพลาร์ทรานซิสเตอร์ [23]-[24]

ก. ข้อดี ของมอสเฟตเมื่อเปรียบเทียบกับไบโพลาร์ทรานซิสเตอร์

- ต้องการขั้นตอนการผลิตประมาณ 25% เมื่อเทียบกับกระบวนการสร้างไบโพลาร์ทรานซิสเตอร์ ก็เนื่องจากการออกแบบสร้างมอสเฟตมีโครงสร้างและกระบวนการที่ง่าย ทำให้ใช้ต้นทุนในการผลิตต่ำ
- สิ่งประดิษฐ์ถูกสร้างขึ้นได้มากกว่าและสามารถบรรจุหรือถูกใส่ไปในพื้นที่ที่จำกัดได้ในปริมาณมาก และปัจจุบันเหมาะสมที่จะทำเป็นวงจรร VLSI
- ขาเดรน (drain) และขาซอส (source) ของมอสเฟตสามารถสลับแทนที่กันได้ ซึ่งการทำงานยังคงไม่เปลี่ยนแปลงมากนัก เพราะเนื่องจากว่ามอสเฟตมีความสมมาตร (bilaterally symmetric) ซึ่งแตกต่างกับไบโพลาร์ทรานซิสเตอร์ที่ไม่สามารถจะสลับระหว่างขาอิมิตเตอร์ (emitter) กับขาคอลเลคเตอร์ (collector) ได้ เพราะปริมาณการโคปสารกึ่งตัวนำที่อิมิตเตอร์กับคอลเลคเตอร์จะไม่เท่ากัน โดยสารกึ่งตัวนำที่อิมิตเตอร์จะมีปริมาณการโคปที่สูงกว่า ซึ่งถ้าทำการสลับขาจะทำให้อัตราขยาย (gain) ลดลงอย่างมาก
- จำนวนชนิดพาหะในการนำกระแส โดยมอสเฟตจะใช้ในการนำกระแสเพียงชนิดเดียว คือ โฮล (hole) ใน PMOS หรืออิเล็กตรอน (electron) ใน NMOS ดังนั้นจึงเรียกสิ่งประดิษฐ์สารกึ่งตัวนำชนิดนี้ว่า ยูนิโพลาร์ทรานซิสเตอร์ (unipolar transistor) ซึ่งต่างจากกรณีไบโพลาร์ทรานซิสเตอร์ (bipolar transistor) จะใช้จำนวนพาหะในการนำกระแส 2 ชนิด แบ่งเป็นกระแสของพาหะส่วนใหญ่ (majority carrier) ซึ่งเป็นอิเล็กตรอนสำหรับกรณี npn และเป็นโฮล สำหรับกรณี pnp และกระแสของพาหะส่วนน้อย (minority carrier) ซึ่งเป็นโฮลสำหรับ npn และเป็นอิเล็กตรอนสำหรับกรณี pnp
- การทำงาน มอสทรานซิสเตอร์ทำงานโดยใช้แรงดันไปควบคุมกระแสที่ทางออกและค่าความต้านทานที่อินพุต (input impedance) ของมอสเฟตมีค่ามากๆ เนื่องจากที่อินพุตขาเกตต่ออยู่กับฉนวน (ซิลิกอนไดออกไซด์) ทำให้มีอัตราสูญเสียกำลังต่ำมาก และสามารถนำไปจับมอสเฟตตัวอื่นๆ ได้จำนวนมาก ขณะที่ไบโพลาร์ทรานซิสเตอร์ทำงาน โดยใช้กระแสทางเข้าควบคุมกระแสทางออก และความต้านทานที่ทางเข้าก็มีค่าน้อยกว่ากรณีของมอสเฟต ทำให้มีอัตราในการสูญเสียกำลังมากกว่า

- เนื่องจากมอสเฟทมีการทำงานโดยการใช้แรงดันควบคุม จึงทำให้สามารถขับ (drive) มอสเฟทตัวอื่นๆ ได้มีจำนวนมาก ซึ่งมีค่าแฟนเอาต์สูง (high fan-out) และมีอัตราสูญเสียกำลังอินพุตที่เกิดขึ้นมีค่าต่ำมาก
- ผลกระทบของอุณหภูมิต่อกระแส (thermal runaway) ภายในมอสเฟทมีค่าน้อยมาก นั่นคือ ถ้าอุณหภูมิมีค่าเพิ่มขึ้นกระแสที่ไหลผ่านมอสเฟทจะมีค่าค่อนข้างคงที่ จึงไม่เกิดการเสียหาย เนื่องจากผลทางความร้อน ต่างจากไบโพลาร์ทรานซิสเตอร์ ซึ่งเมื่ออุณหภูมิเพิ่มขึ้นจะทำให้มีกระแสไหลเพิ่มขึ้น ผลอันนี้เองจะทำลายทรานซิสเตอร์ที่ใช้งานที่กระแสสูงๆ จึงต้องมีพีวส์คอยป้องกันกระแสสูงเกินไปของกระแสเพื่อไม่ให้ทรานซิสเตอร์เสียหาย ซึ่งในมอสเฟทไม่จำเป็นต้องมีวงจรป้องกัน
- การใช้งานมอสเฟทใช้กำลังต่ำ ซึ่งเป็นผลให้การถูกรบกวนทางไฟฟ้าที่เกิดขึ้นต่ำไปด้วย

ข. ข้อเสีย ของมอสเฟทเมื่อเปรียบเทียบกับไบโพลาร์ทรานซิสเตอร์

- ไม่สามารถทำงานโดยการใช้กระแสควบคุมได้
- มีความเร็วในการทำงานที่ต่ำกว่าไบโพลาร์ทรานซิสเตอร์ เนื่องจากมีค่าของคาปาซิแตนซ์ ทางด้านอินพุตที่สูง ซึ่งเป็นข้อจำกัดการใช้งานทางด้านความถี่สูง แต่ปัจจุบันได้มีการใช้โพลีซิลิกอนเกตเทคโนโลยี จึงช่วยลดค่าคาปาซิแตนซ์ที่เกททำให้มีการทำงานเร็วขึ้น
- ค่าของทรานส์คอนดักแตนซ์ (transconductance) หรือ  $g_m$  มีค่าต่ำ

สมการที่ใช้วิเคราะห์การทำงานของมอสเฟททรานซิสเตอร์มีความยุ่งยากมากกว่า สมการของไบโพลาร์ทรานซิสเตอร์ อีกทั้งการพิจารณาการทำงานของ MOSFET ยังมีหลายระดับ (LEVEL) อีกด้วย ดังเช่น ในโปรแกรมสำเร็จรูป SPICE 2G.6 แบ่งการทำงานของ MOSFET เป็น 3 ระดับ คือ LEVEL1, LEVEL2 และ LEVEL3

### 3.9 สรุป

ในบทนี้ได้กล่าวถึงทฤษฎีการทำงานและสมการสำคัญๆ ของมอสเฟทโดยจะเน้นที่มอสเฟทแบบเอ็นฮานซ์เมนต์โหมดที่มอสเฟทมีการทำงานในช่วงอิมิตต์เป็นหลัก เพื่อใช้เป็นแนวทางในการออกแบบและวิเคราะห์วงจรเชิงเส้นแบบช่วงที่พัฒนาขึ้นสำหรับสัญญาณอนาล็อกในรูปของวงจรรวมภายในวิทยานิพนธ์

## บทที่ 4

# กลุ่มวงจรที่ใช้ในวิทยานิพนธ์นี้


### 4.1 กล่าวนำ

การออกแบบวงจรเชิงเส้นแบบช่วงสำหรับสัญญาณอนาล็อกในวิทยานิพนธ์นี้ จะประกอบไปด้วยกลุ่มวงจรย่อยขนาดเล็กที่ทำหน้าที่ร่วมกันสำหรับการสังเคราะห์ฟังก์ชันเชิงเส้นแบบช่วงของสัญญาณอินพุต เนื้อหาในบทนี้จะกล่าวถึงคุณสมบัติของวงจรย่อย ซึ่งได้แก่ วงจรสะท้อนกระแสแบบพื้นฐาน (current mirror circuit) และวงจรขยายคลาส B (class B) รวมถึงการวิเคราะห์คุณสมบัติของวงจรย่อย ในวิทยานิพนธ์นี้จะใช้วงจรตามกระแส (current follower circuit) และวงจรคูณกระแส (current multiplier circuit) คู่ร่วมกับวงจรเชิงเส้นแบบช่วงที่ได้พัฒนาขึ้นเพื่อที่จะทำการสังเคราะห์ฟังก์ชันไม่เป็นเชิงเส้นตามที่ต้องการ ดังนั้นเนื้อหาในบทนี้จะกล่าวถึงการทำงานของวงจรตามกระแสและวงจรคูณกระแส ซึ่งใช้เป็นวงจรที่คู่ร่วมกับวงจรเชิงเส้นแบบช่วงที่ได้พัฒนาขึ้นในวิทยานิพนธ์นี้ด้วย

### 4.2 กลุ่มวงจรย่อย

#### 4.2.1 วงจรสะท้อนกระแสแบบพื้นฐาน [11], [18], [22], [25]

วงจรสะท้อนกระแสเป็นวงจรย่อยที่มีคุณสมบัติทางไฟฟ้า คือ มีความต้านทานอินพุตของสัญญาณต่ำและมีความต้านทานเอาต์พุตสูง ซึ่งจากคุณสมบัตินี้ทำให้วงจรสะท้อนกระแสได้ถูกนำมาประยุกต์ใช้ในการออกแบบวงจรอิเล็กทรอนิกส์เป็นจำนวนมาก ในวิทยานิพนธ์นี้ได้ใช้วงจรสะท้อนกระแสแบบพื้นฐาน สำหรับการสำเนาและส่งผ่านสัญญาณกระแสเป็นส่วนประกอบของวงจรที่ได้พัฒนาขึ้น



รูปที่ 4.1 วงจรสะท้อนกระแสแบบพื้นฐานโดยใช้มอสเฟต

ในรูปที่ 4.1 แสดงวงจรสะท้อนกระแสแบบพื้นฐานโดยใช้มอสเฟตชนิดเอ็นแชนแนล ซึ่งสามารถอธิบายการทำงานได้ดังนี้ คือ ทรานซิสเตอร์  $M_1$  ทำหน้าที่เสมือนเป็นตัวต้านทานค่าต่ำที่ทำให้กระแสอินพุต  $I_{in}$  ไหลเข้าสู่วงจรและเกิดเป็นศักดาไบอัส  $V_{gs2} = V_{gs1}$  ให้กับ  $M_2$  เกิดมีค่ากระแสเอาต์พุต  $I_o = I_{dM2} = I_{in}$  จากการวิเคราะห์คุณสมบัติของวงจรสะท้อนกระแสแบบพื้นฐาน (ภาคผนวก ก.) จะได้คุณสมบัติต่างๆ ดังนี้คือ

อัตราการสะท้อนกระแส

$$\beta = \frac{I_o}{I_{in}} = \left( \frac{W_2 L_1}{W_1 L_2} \right) \quad (4.1)$$

ค่าความต้านทานที่อินพุต

$$r_{in} = \frac{1}{g_{m1}} = \sqrt{\frac{L_1}{2\mu_n C_{ox} W_1 I_{in}}} \quad (4.2)$$

ค่าความต้านทานที่เอาต์พุต

$$r_o = \frac{1}{\lambda I_{D2}} = \frac{1}{\lambda I_o} \quad (4.3)$$

อัตราขยายกระแสสำหรับสัญญาณขนาดเล็ก

$$\beta(s) = \frac{i_o(s)}{i_i(s)} = \frac{g_{m2}}{g_{m1}} \left( \frac{1}{1 + \frac{s(C_{gs1} + C_{gs2})}{g_{m1}}} \right) \quad (4.4)$$


เมื่อ  $g_{mi}$  คือค่าความนำของทรานซิสเตอร์ตัวที่  $i$

จากคุณสมบัติของวงจรสะท้อนกระแสแบบพื้นฐานในสมการที่ (4.1) ถึง (4.4) จะเห็นได้ว่าการควบคุมอัตราขยายของวงจรสะท้อนกระแสสามารถทำได้โดยการกำหนดอัตราส่วนความกว้าง (W) ต่อความยาว (L) ของแชนแนลของทรานซิสเตอร์แต่ละตัวดังสมการที่ (4.1) การปรับปรุงให้ค่า

ความต้านทานที่จุดเข้ามีค่าต่ำสามารถทำได้โดย ลดขนาดของ  $L_1$  หรือเพิ่มขนาดของ  $W_1$  ดังสมการที่ (4.2) การปรับปรุงค่าความต้านทานที่จุดออกให้มีค่าสูงทำได้โดยการออกแบบให้  $\lambda$  มีค่าต่ำๆ หรือควบคุมกระแสเอาต์พุต  $I_o$  ให้มีค่าน้อย และหากต้องการให้วงจรสะท้อนกระแสแบบพื้นฐานมีผลตอบสนองทางความถี่ที่สูง ควรออกแบบให้  $C_{gs}$  ของทรานซิสเตอร์แต่ละตัวมีค่าต่ำ หรือเพิ่ม  $g_m$  ให้มีค่าสูง

#### 4.2.2 วงจรขยายคลาส B

วงจรขยายคลาส B เป็นวงจรย่อยซึ่งในวงจรอิเล็กทรอนิกส์โดยมากจะนำไปใช้เป็นอุปกรณ์สวิตช์สัญญาณกระแส และในวิทยานิพนธ์นี้ก็ได้นำวงจรขยายคลาส B มาเป็นสวิตช์สัญญาณกระแสของวงจรที่ได้พัฒนาขึ้นเช่นกัน ในรูปที่ 4.2 แสดงวงจรขยายคลาส B แบบพื้นฐาน เป็นการนำมอสเฟตชนิดเอ็นแชนแนล  $M_1$  มาต่ออนุกรมกับมอสเฟตชนิดพีแชนแนล  $M_2$  โดยขาเกตของทั้ง 2 ตัวต่อลงกราวด์ ซึ่งสามารถอธิบายการทำงานได้ดังนี้



รูปที่ 4.2 วงจรขยายคลาส B แบบพื้นฐาน

ในกรณีที่กระแสอินพุต  $I_{in}$  มีค่าเท่ากับศูนย์ ( $I_{in} = 0$ ) แรงดันที่ขาเกตกับขาซอสของ  $V_{GS1}$  และ  $V_{GS2}$  ของทรานซิสเตอร์  $M_1$  และ  $M_2$  ตามลำดับ มีค่าน้อยมาก ทำให้ทรานซิสเตอร์ทั้ง 2 ตัวอยู่ในสถานะไม่นำกระแส ซึ่งจะได้

$$I_{D1} = 0 \quad \text{และ} \quad I_{D2} = 0 \quad \text{เมื่อ} \quad I_{in} = 0 \quad (4.5)$$

ในกรณีที่กระแสอินพุต  $I_{in}$  มีค่ามากกว่าศูนย์ ( $I_{in} > 0$ ) กระแสอินพุต  $I_{in}$  จะไหลผ่านทรานซิสเตอร์  $M_2$  เป็นผลให้แรงดันที่ขาเกตกับขาซอสของ  $V_{GS2}$  มีค่าเพิ่มขึ้น และเนื่องจากแรงดันที่จุด A เป็นกราวด์ ทำให้แรงดันที่ขาเกตกับขาซอสของ  $V_{GS1}$  มีค่าลดลง เป็นผลให้ทรานซิสเตอร์  $M_1$  อยู่ในสถานะไม่นำกระแส ซึ่งนำมาเขียนเป็นสมการได้ดังนี้

$$I_{D1} = 0 \text{ และ } I_{D2} = I_{in} \quad \text{เมื่อ } I_{in} > 0 \quad (4.6)$$

ในทำนองเดียวกันในกรณีที่กระแสอินพุต  $I_{in}$  มีค่าน้อยกว่าศูนย์ ( $I_{in} < 0$ ) กระแสอินพุต  $I_{in}$  จะไหลผ่านทรานซิสเตอร์  $M_1$  เป็นผลให้แรงดันที่ขาเกตกับขาซอสของ  $V_{GS1}$  มีค่าเพิ่มขึ้น ทำให้แรงดันที่ขาเกตกับขาซอสของ  $V_{GS2}$  มีค่าลดลง เป็นผลให้ทรานซิสเตอร์  $M_2$  อยู่ในสภาวะไม่นำกระแส ซึ่งนำมาเขียนเป็นสมการได้ว่า

$$I_{D1} = I_{in} \text{ และ } I_{D2} = 0 \quad \text{เมื่อ } I_{in} < 0 \quad (4.7)$$

### 4.3 วงจรตามกระแส

วงจรตามกระแสเป็นวงจรที่ใช้ในการสำเนาสัญญาณกระแสเพื่อนำไปใช้ตามที่ต้องการ ซึ่งในวิทยานิพนธ์นี้ต้องการสำเนาสัญญาณกระแสอินพุต เพื่อนำไปใช้เป็นอินพุตสำหรับวงจรเชิงเส้นแบบช่วงที่ได้พัฒนาขึ้น ในรูปที่ 4.3 แสดงวงจรตามกระแส ซึ่งอธิบายการทำงานได้ดังนี้ คือ ทรานซิสเตอร์  $M_1$  และทรานซิสเตอร์  $M_2$  ทำหน้าที่เป็นวงจรสะท้อนกระแสซึ่งอธิบายไว้ในหัวข้อที่ 4.2.1 กระแส  $I_{D1}$  มีค่าเท่ากับ  $I_{D2}$  ซึ่งมีค่าเท่ากับ  $I_{D3}$  และ  $I_{D4}$  เขียนเป็นสมการได้

$$I_{D1} = I_{D2} = I_{D3} = I_{D4} \quad (4.8)$$


จากสมการที่ (3.6)

$$I_D = \frac{\mu_n C_{OX} W}{2L} (V_{GS} - V_{TH})^2$$

$$V_{GS} = \sqrt{\frac{2I_D L}{\mu_n C_{OX} W}} + V_T \quad (4.9)$$

โดยที่  $\mu_n$ ,  $C_{OX}$ ,  $W$ ,  $L$  และ  $V_T$  เป็นค่าคงที่ เมื่อ  $I_{D3} = I_{D4}$  ดังนั้น

$$V_{GS3} = V_{GS4} \quad (4.10)$$



รูปที่ 4.3 วงจรตามกระแส

แรงดันที่ขาเกตของทรานซิสเตอร์  $M_3$  และ  $M_4$  มีค่าเท่ากัน ดังนั้นแรงดันที่จุด A จึงมีค่าเสมือนกราวนด์ ทำให้กระแสอินพุตสามารถที่จะสวิงได้ทั้งซีกบวกและซีกลบ และกระแสที่ไหลผ่านทรานซิสเตอร์  $M_1$  จะถูกสำเนาและส่งผ่านไปยังทรานซิสเตอร์  $M_2$ ,  $M_7$  และ  $M_8$  ซึ่งมีค่าเท่ากับ

$$I_{D1} = I_{D2} = I_{D7} = I_{D8} = I - I_{in} \quad (4.11)$$

กระแส  $I_{D7}$  จะมีค่าเท่ากับ  $I_{D5}$  ซึ่งถูกสำเนาและส่งผ่านไปยังทรานซิสเตอร์  $M_6$  ทำให้กระแส  $I_{out1}$  มีค่าเท่ากับ

$$I_{out1} = I - (I_{in} + I) = -I_{in} \quad (4.12)$$

กระแส  $I_{D8}$  หักล้างกับแหล่งจ่ายกระแส  $I$  จะได้

$$I_{out2} = I - (I - I_{in}) = I_{in} \quad (4.13)$$

#### 4.4 วงจรคูณกระแส

วงจรถึงเส้นแบบช่วงที่ได้พัฒนาขึ้นในวิทยานิพนธ์นี้ จะให้กระแสเอาต์พุตที่มีค่าความชันเป็น 1 ซึ่งในการสังเคราะห์ฟังก์ชันไม่เป็นเชิงเส้นต้องการความเป็นเชิงเส้นแบบช่วงที่มีค่าความชัน

ต่างกันอย่างสิ้นเชิง ดังนั้นจึงได้นำเอาวงจรคูณกระแสมาประกอบกับส่วนเอาต์พุตของวงจรที่ได้พัฒนาขึ้น เพื่อให้สามารถปรับเปลี่ยนค่าความชันได้ตามที่ต้องการด้วยวิธีการทางอิเล็กทรอนิกส์ โดยวงจรคูณกระแสที่นำมาใช้เป็นวงจรคูณกระแสแบบ 4 ควอดแดรนต์ที่ใช้เทคโนโลยีทรานซิสเตอร์แบบซีมอส [26], [27]

หลักการการทำงานของวงจรคูณกระแสคือ การใช้หลักการควอดเรตส์แควร์ (quarter-square principle) ซึ่งเป็นสมการทางคณิตศาสตร์ แสดงได้ดังนี้

$$I_o = (I_x + I_y)^2 - (I_x - I_y)^2 = 4I_x I_y \quad (4.14)$$

รูปที่ 4.4 แสดงวงจรถ่ายกำลังสอง (squaring circuit) ทรานซิสเตอร์ทุกตัวมีความสมพียงกันและทำงานอยู่ในช่วงอิมิตัว กระแสเดรน  $I_D$  ของทรานซิสเตอร์ที่ทำงานในช่วงอิมิตัวแสดงในสมการที่ (3.6)

$$I_D = k(V_{GS} - V_{TH})^2$$

$$V_{GS} = \sqrt{\frac{I_D}{k}} + V_T$$


$$\text{เมื่อ } k = \frac{\mu C_{ox} W}{2L}$$

ทรานซิสเตอร์  $M_1, M_2, M_3$  และ  $M_4$  ต่อกันเป็นทรานส์ลิเนียร์ลูป (translinear loop) จะได้ว่า

$$V_{GS1} + V_{GS2} = V_{GS3} + V_{GS4} \quad (4.15)$$

แทนค่า  $V_{GS}$  ลงในสมการที่ 4.15 จะได้

$$V_{T1} + \sqrt{\frac{I_1}{k_1}} + V_{T2} + \sqrt{\frac{I_2}{k_2}} = V_{T3} + \sqrt{\frac{I_3}{k_3}} + V_{T4} + \sqrt{\frac{I_4}{k_4}} \quad (4.16)$$



รูปที่ 4.4 วงจรยกกำลังสอง

จากผลของบอดีแอฟเฟค (body effect) ค่าแรงดันขีดเริ่ม (threshold voltage) ของทรานซิสเตอร์  $M_1$  กับ  $M_4$  และ  $M_2$  กับ  $M_3$  มีค่าเท่ากัน ทำให้สามารถหาค่า  $V_{T1}$  กับ  $V_{T4}$  และ  $V_{T2}$  กับ  $V_{T3}$  ในสมการที่ 4.16 ได้ และจากการกำหนดให้ทรานซิสเตอร์ทุกตัวสมพงษ์กันทำให้ค่า  $k_1$ ,  $k_2$ ,  $k_3$  และ  $k_4$  มีค่าเท่ากัน ดังนั้นสามารถเขียนสมการที่ 4.16 ใหม่ได้ว่า

$$\sqrt{I_1} + \sqrt{I_2} = \sqrt{I_3} + \sqrt{I_4} \quad (4.17)$$

กระแส  $I_1$  และ  $I_2$  มีค่าเท่ากับ  $I_B$  ดังนั้นจะได้

$$\sqrt{I_3} + \sqrt{I_4} = \sqrt{4I_B} \quad (4.18)$$

จากสมการที่ 4.18 สามารถนำมาหาค่ากระแสเอาต์พุต  $I_{out}$  ของวงจรซึ่งมีค่าเท่ากับ  $I_3 + I_4$  ได้ดังนี้

$$\sqrt{I_3} + \sqrt{I_4} = \sqrt{4I_B}$$

$$\rightarrow I_3 + I_4 + 2\sqrt{I_3 I_4} = 4I_B$$

$$\rightarrow (I_3 + I_4 - 4I_B)^2 = 4I_3 I_4$$

$$\rightarrow I_3^2 + 2I_3 I_4 + I_4^2 - 8I_B(I_3 + I_4) + 16I_B^2 = 4I_3 I_4$$

$$\rightarrow (I_3 - I_4)^2 + 16I_B^2 = 8I_B(I_3 + I_4)$$

$$\rightarrow I_3 + I_4 = 2I_B + \frac{(I_3 - I_4)^2}{8I_B} = I_{out} \quad (4.19)$$

จากวงจรสะท้อนกระแสของทรานซิสเตอร์  $M_5$  และ  $M_6$  จะได้ความสัมพันธ์

$$I_{in} + I_2 + I_3 = I_1 + I_4 \quad (4.20)$$

$I_1$  และ  $I_2$  มีค่าเท่ากับ  $I_B$  ดังนั้นสามารถลดรูปได้เป็น

$$I_{in} = I_4 - I_3 \quad (4.21)$$

แทนค่าจากสมการที่ 4.21 ลงในสมการที่ 4.19 จะได้


$$I_{out} = 2I_B + \frac{I_{in}^2}{8I_B} \quad (4.22)$$

จากความสัมพันธ์ในสมการที่ 4.22 มอสเฟตทำงานในช่วงอิมิตัว ถ้ากระแสอินพุต  $I_{in} = 0$  กระแสเดรนของทรานซิสเตอร์  $M_1, M_2, M_3$  และ  $M_4$  จะเท่ากับ  $I_B$  ถ้ากระแสอินพุต  $I_{in}$  เพิ่มขึ้น กระแสที่ไหลผ่านทรานซิสเตอร์  $M_1$  และ  $M_2$  เป็นค่าคงที่ ดังนั้นกระแสที่ไหลผ่านทรานซิสเตอร์  $M_3$  และ  $M_4$  ตัวใดตัวหนึ่งจะมีค่าเพิ่มขึ้นในขณะที่ตัวที่เหลือจะมีค่าลดลง ค่ากระแสอินพุตจะมีค่าสูงสุดเมื่อกระแส  $I_3$  หรือ  $I_4$  มีค่าเท่ากับ 0 จากสมการที่ 4.19 และ 4.21 สามารถนำมาเขียนเป็นสมการของ  $I_3$  และ  $I_4$  ได้ดังนี้

$$I_3 = I_B - \frac{I_{in}}{2} + \frac{I_{in}^2}{16I_B}, \quad I_4 = I_B + \frac{I_{in}}{2} + \frac{I_{in}^2}{16I_B} \quad (4.23)$$


ค่ากระแสอินพุต  $I_{in}$  จะมีค่าอยู่ในช่วง

$$-4I_B \leq I_{in} \leq 4I_B \quad (4.24)$$



รูปที่ 4.5 วงจรคูณกระแสในรูปที่ 4.4 ที่นำวงจรสะท้อนกระแสมาต่อเพื่อเป็นการไบอัสให้กับวงจร

ในรูปที่ 4.5 เป็นการนำวงจรสะท้อนกระแสมาต่อเข้ากับวงจรในรูปที่ 4.4 ทำให้แรงดันที่โหนด A และโหนด B เป็นค่าคงที่ และที่โหนด B สามารถที่จะใช้อินพุต 2 ตัวได้ซึ่งผลของกระแสอินพุตใหม่เท่ากับกระแสอินพุตปกติด้วยกระแสอินพุตที่โหนด B



รูปที่ 4.6 หลักการคูณกระแสแบบ 4 ควอดแดรนต์ที่นำมาใช้ในวิทยานิพนธ์นี้

ในรูปที่ 4.6 แสดงหลักการคูณกระแสแบบ 4 ควอดแดรนต์ โดยใช้กระแสยกกำลังสอง 2 ตัว ซึ่งกระแสอินพุตของวงจรยกกำลังสองมีค่าเป็น  $(I_y + I_x)$  และ  $(I_y - I_x)$  จากสมการที่ 4.22 จะได้กระแสเอาต์พุต  $I_{01}$  และ  $I_{02}$  มีค่าเป็น

$$I_{01} = 2I_B + \frac{(I_y + I_x)^2}{8I_B} \quad (4.25)$$

และ

$$I_{02} = 2I_B + \frac{(I_y - I_x)^2}{8I_B} \quad (4.26)$$

จากนั้นนำเอาที่พหุทั้ง 2 มาลบกันจะได้

$$I_{out} = I_{01} - I_{02} = \frac{I_x I_y}{2I_B} \quad (4.27)$$

โดยกระแสไบอัส  $I_B$  สามารถใช้ปรับฟังก์ชันในการคูณหรือหารได้ ช่วงกระแสอินพุทของการคูณ ซึ่งสืบเนื่องมาจากสมการที่ 4.24 จะได้

$$|I_x| + |I_y| \leq 4I_B \quad (4.28)$$


และเพื่อให้สามารถปรับเปลี่ยนค่ากระแส  $I_{out}$  ได้ง่ายขึ้น โดยคงเงื่อนไขของช่วงกระแสอินพุทเดิม จะทำการสะท้อนกระแส  $I_{01}$  และ  $I_{02}$  ในอัตราการส่งผ่านเป็น 1 ต่อ 4 ก่อนนำมาทำการหักล้างกัน ซึ่งสามารถเขียนเป็นสมการได้ดังนี้

$$I_{01} = 4 \left( 2I_B + \frac{(I_y + I_x)^2}{8I_B} \right) \quad (4.29)$$

$$I_{02} = 4 \left( 2I_B + \frac{(I_y - I_x)^2}{8I_B} \right) \quad (4.30)$$

$$I_{out} = I_{01} - I_{02} = \frac{2I_x I_y}{I_B} \quad (4.31)$$

โดยช่วงกระแสอินพุทของการคูณยังคงเป็นไปตามสมการที่ 4.28 ในรูปที่ 4.7 แสดงวงจรคูณกระแสแบบ 4 ควอดแดรนต์ที่ทำการปรับค่ากระแส  $I_{01}$  และ  $I_{02}$  เพื่อให้ได้กระแสเอาต์พุท  $I_{out}$  ที่สามารถปรับเปลี่ยนค่าได้ง่ายตามที่ต้องการ



รูปที่ 4.7 วงจรสมบูรณของวงจรคูณกระแสแบบ 4 ควอดแดรนต์

#### 4.5 สรุป

ในบทนี้ได้กล่าวถึงคุณสมบัติและหลักการทำงานของวงจรสะท้อนกระแสแบบพื้นฐานและวงจรคลาส B ที่เป็นวงจรย่อยสำหรับใช้ในการออกแบบวงจรเชิงเส้นแบบช่วง และกล่าวถึงคุณสมบัติและหลักการทำงานของวงจรตามกระแสและวงจรคูณกระแสที่นำมาต่อร่วมกับวงจรเชิงเส้นแบบช่วงที่ได้พัฒนาขึ้น เพื่อใช้ในการสังเคราะห์ฟังก์ชันไม่เป็นเชิงเส้น ซึ่งวงจรที่ได้กล่าวไว้ข้างต้นเป็นวงจรที่นำมาประกอบร่วมกับวงจรเชิงเส้นแบบช่วงที่ได้พัฒนาขึ้น จึงไม่ได้ทำการวิเคราะห์วงจรอย่างละเอียด

## บทที่ 5

# การออกแบบวงจรเชิงเส้นแบบช่วง เพื่อใช้ในการสังเคราะห์ฟังก์ชันไม่เป็นเชิงเส้น

### 5.1 กล่าวนำ

ในการสังเคราะห์ฟังก์ชันไม่เป็นเชิงเส้นให้มีประสิทธิภาพ และความแม่นยำสูงจะใช้วิธีการประมาณค่าความไม่เป็นเชิงเส้นด้วยความเป็นเชิงเส้นแบบช่วงดังที่ได้กล่าวมาแล้วในบทที่ 2 ดังนั้นในวิทยานิพนธ์นี้จึงได้นำเสนอวงจรเชิงเส้นแบบช่วงโดยใช้เทคโนโลยีทรานซิสเตอร์แบบซีมอส ซึ่งคุณสมบัติของวงจรจะมีสัญญาณอินพุตและสัญญาณเอาต์พุตเป็นกระแส สามารถปรับเปลี่ยนฟังก์ชันที่ต้องการสังเคราะห์ได้ด้วยวิธีการทางอิเล็กทรอนิกส์ ซึ่งเป็นวิธีที่สามารถสังเคราะห์ฟังก์ชันไม่เป็นเชิงเส้นได้อย่างมีประสิทธิภาพ และเนื่องจากวงจรเชิงเส้นแบบช่วงที่ได้พัฒนาขึ้นใช้เทคโนโลยีทรานซิสเตอร์แบบซีมอส ทำให้สามารถนำมาสร้างเป็นวงจรรวมได้ซึ่งจะทำให้วงจรมีขนาดเล็กและง่ายในการสังเคราะห์ฟังก์ชันไม่เป็นเชิงเส้น

### 5.2 หลักการทำงานของวงจรเชิงเส้นแบบช่วงที่ได้พัฒนาขึ้น


#### 5.2.1 วงจรเชิงเส้นแบบช่วงที่ให้กระแสเอาต์พุตในควอดแดรนต์ที่ 1 และ 4

หลักการการทำงานของวงจรเชิงเส้นแบบช่วงที่ออกแบบในวิทยานิพนธ์นี้ใช้หลักการของวงจรจำกัดกระแส (current limiter) ซึ่งจะใช้ตัวย่อเป็น CL แสดงในรูปที่ 5.1 สามารถอธิบายการทำงานของวงจรได้ดังนี้ คือ ทรานซิสเตอร์  $M_1 - M_2$  และ  $M_5 - M_6$  ทำงานเป็นสวิตช์กระแสในวงจรคลาส B ทรานซิสเตอร์  $M_3 - M_4$ ,  $M_7 - M_9$  และ  $M_{10} - M_{11}$  ทำหน้าที่เป็นวงจรสะท้อนกระแสที่มีอัตราการส่งผ่านกระแสเท่ากับหนึ่ง ซึ่งการทำงานของวงจรสามารถแบ่งได้เป็น 3 กรณีด้วยกันคือ


กรณีที่ 1 เมื่อ  $I_{in} < I_{ref1}$  กระแส  $(I_{in} - I_{ref1})$  จะไหลผ่านทรานซิสเตอร์  $M_1$  ส่วนทรานซิสเตอร์  $M_2$  จะไม่มีกระแสไหล ทำให้ทรานซิสเตอร์  $M_3$  และ  $M_4$  ไม่ทำงาน ดังนั้นกระแส  $I_{ref2}$  จึงไหลผ่านทรานซิสเตอร์  $M_6$  ทำให้ทรานซิสเตอร์  $M_5$  ไม่มีกระแสไหล จากนั้นกระแส  $I_{DM6}$  ไหลผ่านทรานซิสเตอร์  $M_7$  และสะท้อนผ่านไปยังทรานซิสเตอร์  $M_8$  กระแสเอาต์พุต  $I_{out}^{(1)}$  จะมีค่าเท่ากับ  $(I_{ref2} - I_{DM8})$  ซึ่งเมื่อแทนค่า  $I_{DM8}$  จะได้  $I_{out}^{(1)}$  มีค่าเท่ากับศูนย์

กรณีที่ 2 เมื่อ  $I_{ref1} < I_{in} < (I_{ref1} + I_{ref2})$  กระแส  $(I_{in} - I_{ref1})$  จะไหลผ่านทรานซิสเตอร์  $M_2$  และ  $M_3$  จากนั้นจะถูกสะท้อนไปยังทรานซิสเตอร์  $M_4$  ดังนั้นกระแส  $(I_{ref2} - (I_{in} - I_{ref1}))$  จะไหลผ่าน

ทรานซิสเตอร์  $M_6$  และสะท้อนไปยังทรานซิสเตอร์  $M_8$  กระแสเอาต์พุต  $I_{out}^{(1)}$  จะมีค่าเท่ากับ  $I_{ref2} - I_{DM8}$  ซึ่งเมื่อแทนค่า  $I_{DM8}$  จะได้กระแสเอาต์พุต  $I_{out}^{(1)}$  มีค่าเท่ากับ  $(I_{in} - I_{ref1})$



รูปที่ 5.1 วงจรเชิงเส้นแบบช่วงที่ให้กระแสเอาต์พุต  $I_{out}^{(1)}$  หรือ CL1 และ  $I_{out}^{(4)}$  หรือ CL4



รูปที่ 5.2 คุณสมบัติของวงจรในรูปที่ 5.1

กรณีที่ 3 เมื่อ  $I_{in} > (I_{ref1} + I_{ref2})$  กระแส  $(I_{in} - I_{ref1})$  จะไหลผ่านทรานซิสเตอร์  $M_2, M_3$  และสะท้อนไปยังทรานซิสเตอร์  $M_4$  กระแส  $(I_{in} - I_{ref1}) - I_{ref2}$  จะไหลผ่านทรานซิสเตอร์  $M_5$  ดังนั้นทรานซิสเตอร์  $M_6$  จะไม่มีกระแสไหล ทำให้ทรานซิสเตอร์  $M_7$  และ  $M_8$  ไม่ทำงาน ดังนั้น  $I_{out}^{(1)}$  จะมี

ค่าเท่ากับ  $I_{ref2}$  ส่วนกระแสเอาต์พุต  $I_{out}^{(4)}$  จะเป็นการกลับทิศกระแส  $I_{out}^{(1)}$  ซึ่งจะมี 3 กรณีเช่นเดียวกัน สมการของกระแสเอาต์พุต  $I_{out}^{(1)}$  และ  $I_{out}^{(4)}$  สามารถเขียนได้ดังนี้

$$I_{out}^{(1)} = \begin{cases} 0 & \text{เมื่อ } I_{in} \leq I_{ref1} \\ I_{in} - I_{ref1} & \text{เมื่อ } I_{ref1} < I_{in} < (I_{ref1} + I_{ref2}) \\ I_{ref2} & \text{เมื่อ } I_{in} \geq (I_{ref1} + I_{ref2}) \end{cases} \quad (5.1)$$

และ

$$I_{out}^{(4)} = \begin{cases} 0 & \text{เมื่อ } I_{in} \leq I_{ref1} \\ -(I_{in} - I_{ref1}) & \text{เมื่อ } I_{ref1} < I_{in} < (I_{ref1} + I_{ref2}) \\ -I_{ref2} & \text{เมื่อ } I_{in} \geq (I_{ref1} + I_{ref2}) \end{cases} \quad (5.2)$$

เมื่อ  $I_{out}^{(1)}$  และ  $I_{out}^{(4)}$  เป็นกระแสเอาต์พุตในควอดแรนต์ที่ 1 และ 4 ตามลำดับ รูปที่ 5.1 แสดงวงจรเชิงเส้นแบบช่วงที่ได้พัฒนาขึ้นซึ่งให้กระแสเอาต์พุตในควอดแรนต์ที่ 1 และ 4 หรือเรียกย่อว่า CL1 และ CL4 ตามลำดับ รูปที่ 5.2 แสดงคุณสมบัติของวงจรในรูปที่ 5.1 ซึ่งจะเห็นว่าจุดเริ่มต้นของเส้นคุณสมบัติมีค่าเท่ากับ  $I_{ref1}$  และจุดสิ้นสุดของเส้นคุณสมบัติมีค่าเท่ากับ  $(I_{ref1} + I_{ref2})$

### 5.2.2 วงจรเชิงเส้นแบบช่วงที่ให้กระแสเอาต์พุตในควอดแรนต์ที่ 2 และ 3


อาศัยหลักการเดียวกัน จะได้วงจรในรูปที่ 5.3 ซึ่งให้ค่ากระแสเอาต์พุตในควอดแรนต์ที่ 2 และ 3 โดยยังคงแบ่งการทำงานของวงจรได้ 3 กรณีเช่นเดียวกับวงจรในรูปที่ 5.1 สมการของกระแสเอาต์พุต  $I_{out}^{(2)}$  และ  $I_{out}^{(3)}$  สามารถแสดงได้ดังนี้

$$I_{out}^{(2)} = \begin{cases} 0 & \text{เมื่อ } I_{in} \geq -I_{ref1} \\ |I_{in} + I_{ref1}| & \text{เมื่อ } -I_{ref1} > I_{in} > -(I_{ref1} + I_{ref2}) \\ I_{ref2} & \text{เมื่อ } I_{in} \leq -(I_{ref1} + I_{ref2}) \end{cases} \quad (5.3)$$


และ

$$I_{out}^{(3)} = \begin{cases} 0 & \text{เมื่อ } I_{in} \geq -I_{ref1} \\ I_{in} + I_{ref1} & \text{เมื่อ } -I_{ref1} > I_{in} > -(I_{ref1} + I_{ref2}) \\ -I_{ref2} & \text{เมื่อ } I_{in} \leq -(I_{ref1} + I_{ref2}) \end{cases} \quad (5.4)$$

เมื่อ  $I_{out}^{(2)}$  และ  $I_{out}^{(3)}$  เป็นค่ากระแสเอาต์พุตในควอดแดรนต์ที่ 2 และ 3 ตามลำดับ รูปที่ 5.3 แสดงวงจรรเชิงเส้นแบบช่วงที่ได้พัฒนาขึ้นซึ่งให้กระแสเอาต์พุตในควอดแดรนต์ที่ 2 และ 3 หรือเรียกย่อว่า CL2 และ CL3 ตามลำดับ รูปที่ 5.4 แสดงคุณสมบัติของวงจรรในรูปที่ 5.3 ซึ่งมีจุดเริ่มต้นของเส้นคุณสมบัติอยู่ที่ค่า  $I_{ref1}$  และจุดสิ้นสุดของเส้นคุณสมบัติอยู่ที่  $(I_{ref1} + I_{ref2})$



รูปที่ 5.3 วงจรรเชิงเส้นแบบช่วงที่ให้กระแสเอาต์พุต  $I_{out}^{(2)}$  หรือ CL2 และ  $I_{out}^{(3)}$  หรือ CL3



รูปที่ 5.4 คุณสมบัติของวงจรรในรูปที่ 5.3

จะเห็นว่าความชันของกราฟแสดงคุณสมบัติของวงจรในรูปที่ 5.2 และ 5.4 มีค่าเป็น 1 ซึ่งเป็นข้อจำกัดของวงจรจำกัดกระแส เราสามารถปรับค่าความชันของกราฟได้หลายวิธีด้วยกัน แต่ในวิทยานิพนธ์นี้จะใช้วงจรคุณสมบัติสมมาตรกับเอาต์พุตของวงจรจำกัดกระแสที่ได้พัฒนาขึ้น เพื่อสามารถปรับค่าความชันได้ตามที่ต้องการ ซึ่งจะกล่าวถึงในหัวข้อการประยุกต์ใช้งาน

### 5.3 การวิเคราะห์คุณสมบัติการทำงานของวงจร

การทำงานของวงจรเชิงเส้นแบบช่วงสำหรับสัญญาณกระแสอนาล็อกที่ได้พัฒนาออกแบบในหัวข้อที่ 5.2 เป็นการสมมติให้ทรานซิสเตอร์แต่ละตัวมีคุณสมบัติเป็นไปตามอุดมคติ สำหรับในทางปฏิบัติ ค่าความนำ ( $g_m$ ) ของทรานซิสเตอร์แต่ละตัวจะมีค่าไม่เป็นอนันต์ และทรานซิสเตอร์แต่ละตัวไม่สมพงษ์กัน เป็นผลให้สมรรถนะของวงจรไม่เป็นไปตามต้องการ ในหัวข้อนี้จะเป็นการวิเคราะห์คุณสมบัติการทำงานของวงจรดังกล่าว ซึ่งได้แก่ ค่าความต้านทานที่อินพุตและที่เอาต์พุต, ค่าช่วงปฏิบัติการทางขนาดของสัญญาณอินพุต, แรงดันไฟเลี้ยงต่ำสุด, ค่าความผิดพลาด และผลตอบสนองทางความถี่ของวงจร

#### 5.3.1 การวิเคราะห์ค่าความต้านทานที่อินพุตและที่เอาต์พุต

เนื่องจากวงจรเชิงเส้นแบบช่วงในรูปที่ 5.1 และ รูปที่ 5.3 มีหลักการการทำงานเหมือนกัน ดังนั้นจึงทำการวิเคราะห์หาค่าความต้านทานที่อินพุตและที่เอาต์พุตของวงจรในรูปที่ 5.1 อย่างเดียว และการวิเคราะห์ค่าความต้านทานที่เอาต์พุตของวงจรจะแบ่งออกเป็น 2 จุดซึ่งให้กระแสเอาต์พุตที่อยู่ในควอตแดรนต์ต่างกัน

##### 5.3.1.1 ค่าความต้านทานที่อินพุต

จากวงจรในรูปที่ 5.1 ในการวิเคราะห์ค่าความต้านทานที่อินพุตและที่เอาต์พุตของวงจรสามารถทำได้โดยการแทนวงจรในรูปที่ 5.1 ด้วยวงจรเสมือนสำหรับสัญญาณขนาดเล็กโดยไม่พิจารณาผลของตัวเก็บประจุดังแสดงในรูปที่ 5.5 และสำหรับการวิเคราะห์ค่าความต้านทานที่อินพุต  $a$  สามารถทำได้โดยป้อนศักดาทดสอบ  $v(a)$  ที่อินพุต  $a$  โดยไม่พิจารณาผลอันเนื่องมาจากศักดาที่เอาต์พุต  $e(out1)$  และ  $g(out2)$  คือ  $v(e) = v(g) = 0$  จากนั้นพิจารณาหาค่าของกระแสที่ไหลเข้าไปยังอินพุต  $a$

จากวงจรในรูปที่ 5.5 กำหนดให้  $v(e) = v(g) = 0$  พิจารณาที่จุดต่างๆ ซึ่งสามารถใช้กฎกระแสของเคอร์ชอฟ (Kirchhoff's Current Law) สร้างเป็นสมการได้ดังนี้


พิจารณาที่จุด a จะได้

$$i_a = g_{m1}v_a + g_{m2}v_a + g_{o1}v_a + g_{d1}v_a + g_{d2}(v_a - v_b)$$

$$i_a = (g_{o1} + g_{d1} + g_{d2} + g_{m1} + g_{m2})v_a - g_{d2}v_b$$

$g_{o1}$ ,  $g_{d1}$ ,  $g_{m1}$  มีค่าน้อยมากเมื่อเทียบกับ  $g_{m2}$  ดังนั้นจะสามารถเขียนสมการใหม่เป็น

$$i_a = (g_{d2} + g_{m2})v_a - g_{d2}v_b \quad (5.5)$$



รูปที่ 5.5 วงจรสมมูลสำหรับการคำนวณหาค่าความต้านทานที่อินพุตและที่เอาต์พุต

พิจารณาที่จุด b จะได้

$$-g_{m2}v_a + g_{d2}(v_b - v_a) + g_{m3}v_b = 0$$

$$-(g_{m2} + g_{d2})v_a + (g_{d2} + g_{m3})v_b = 0$$

$$(g_{d2} + g_{m3})v_b = (g_{m2} + g_{d2})v_a$$

$$v_b = \frac{(g_{m2} + g_{d2})}{(g_{d2} + g_{m3})} v_a \quad (5.6)$$

แทนสมการที่ (5.6) ลงในสมการที่ (5.5)

$$i_a = (g_{d2} + g_{m2}) v_a - g_{d2} \frac{(g_{m2} + g_{d2})}{(g_{d2} + g_{m3})} v_a$$

$$i_a = \frac{(g_{d2} g_{m3} + g_{m2} g_{m3})}{(g_{d2} + g_{m3})} v_a \quad (5.7)$$

เมื่อ  $g_{oi}$  คือค่าความนำซึ่งเป็นส่วนกลับของค่าความต้านทานเอาต์พุตของแหล่งจ่ายกระแสที่  $I_{rcfi}$

$g_{di}$  คือค่าความนำซึ่งเป็นส่วนกลับของค่าความต้านทานเอาต์พุตของทรานซิสเตอร์  $M_i$

$g_{mi}$  คือค่าความนำสำหรับสัญญาณขนาดเล็กของทรานซิสเตอร์  $M_i$

จากสมการที่ (5.7) จะได้ค่าความต้านทานที่อินพุต  $a$  มีค่าเป็น

$$r_a = \frac{v_a}{i_a} = \frac{(g_{d2} + g_{m3})}{(g_{d2} g_{m3} + g_{m2} g_{m3})} \quad (5.8)$$

จากสมการที่ (5.8) จะเห็นว่าการปรับปรุงให้ค่าความต้านทานอินพุตที่อินพุต  $a$  มีค่าต่ำสามารถทำได้โดยการออกแบบให้  $g_{m2}$  มีค่าสูงๆ

### 5.3.1.2 ค่าความต้านทานที่เอาต์พุต (out1)

จากวงจรสมมูลในรูปที่ 5.5 ในทำนองเดียวกันกับการวิเคราะห์หาค่าความต้านทานที่อินพุต  $a$  ในการวิเคราะห์ค่าความต้านทานที่เอาต์พุต  $e$  (out1) ของวงจรจะสามารถทำได้โดยป้อนศักดาทดสอบ  $v(e)$  ที่เอาต์พุต  $e$  โดยไม่พิจารณาผลอันเนื่องมาจากศักดาที่อินพุตและศักดาที่เอาต์พุต  $g$  หรือ  $v(a) = v(g) = 0$  จากนั้นพิจารณาหาค่ากระแสที่ไหลเข้า  $i_c$  ซึ่งจะได้ความสัมพันธ์ดังนี้

$$i_c = g_{o2} v_e + g_{d8} v_e \quad (5.9)$$

จะได้ค่าความต้านทานที่เอาต์พุตเป็น

$$r_c = \frac{v_e}{i_c} = \frac{1}{(g_{o2} + g_{d8})} \quad (5.10)$$

จากสมการที่ (5.10) การปรับปรุงวงจรที่ได้ทำการออกแบบให้ค่าความต้านทานที่เอาต์พุต  $e$  มีค่าสูงควรออกแบบให้  $g_{o2}$  และ  $g_{d8}$  มีค่าต่ำ

### 5.3.1.3 ค่าความต้านทานที่เอาต์พุต (out2)

ในการทำงานเกี่ยวกับการวิเคราะห์หาค่าความต้านทานที่เอาต์พุต  $e$  (out1) จากวงจรสมมูลในรูปที่ 5.5 สามารถทำได้โดยป้อนศักดาทดสอบ  $v(g)$  ที่เอาต์พุต  $g$  โดยไม่พิจารณาผลอันเนื่องมาจากศักดาที่อินพุตและศักดาที่เอาต์พุต  $e$  หรือ  $v(a) = v(e) = 0$  จากนั้นพิจารณาหาค่ากระแสที่ไหลเข้า  $i_g$  ซึ่งจะได้ความสัมพันธ์ดังนี้

$$i_g = g_{o2}V_g + g_{d11}V_g \quad (5.11)$$

จะได้ค่าความต้านทานที่เอาต์พุตเป็น

$$r_g = \frac{v_g}{i_g} = \frac{1}{(g_{o2} + g_{d11})} \quad (5.12)$$

จากสมการที่ (5.12) การปรับปรุงวงจรที่ได้ทำการออกแบบให้ค่าความต้านทานที่เอาต์พุต  $g$  ค่าสูงควรออกแบบให้  $g_{o2}$  และ  $g_{d11}$  ค่าต่ำ


## 5.3.2 การวิเคราะห์ช่วงปฏิบัติการทางขนาด

ในการวิเคราะห์ช่วงปฏิบัติการทางขนาดของวงจรเชิงเส้นแบบช่วงในรูปที่ 5.1 และ 5.3 จะทำการวิเคราะห์ช่วงกระแสปฏิบัติการของทั้ง 2 วงจรเท่านั้น เนื่องจากวงจรเชิงเส้นแบบช่วงที่ออกแบบมานั้นทำงานในโหมดกระแส

### 5.3.2.1 ช่วงกระแสปฏิบัติการของวงจรในรูปที่ 5.1

จากวงจรในรูปที่ 5.6 จะเห็นว่าวงจรจะทำงานเมื่อกระแส  $I_{in}$  ทำให้ทรานซิสเตอร์  $M_2$  สามารถนำกระแส ซึ่งทำให้ทรานซิสเตอร์  $M_1$  ไม่นำกระแส ดังนั้นศักดาอินพุต  $V_{in}$  สามารถมีค่าสูงสุดได้เท่ากับ  $V_{DD}$  กำหนดให้  $I_{in(max)}$  และ  $I_{in(min)}$  คือกระแสอินพุตสูงสุดและต่ำสุดตามลำดับ ซึ่งยังคงทำให้วงจรสามารถทำงานได้อย่างถูกต้อง และ  $V_{in}$  คือค่าศักดาอินพุต จากวงจรในรูปที่ 5.6 แรงดัน  $V_{DS2}$  ของทรานซิสเตอร์  $M_2$  จะมีค่าเท่ากับ

$$V_{DS2} = V_{in} - V_{DS3} - V_{SS} \quad (5.13)$$



รูปที่ 5.6 สำหรับการวิเคราะห์ช่วงกระแสปฏิบัติการของวงจรในรูปที่ 5.1

กระแส  $I_{D2}$  ของทรานซิสเตอร์  $M_2$  มีค่าเท่ากับ

$$I_{DS2} = I_{DS3} = I_{in} - I_{ref1} \quad (5.14)$$

แรงดันที่ขาท-ซอสของทรานซิสเตอร์  $M_3$  มีค่าเท่ากับ

$$V_{GS3} = V_{DS3} = \frac{I_{D3}}{g_{m3}} \quad (5.15)$$

แทนค่าสมการที่ (5.14) และ (5.15) ลงในสมการที่ (5.13) จะได้

$$V_{DS2} = V_{in} - V_{SS} - \frac{(I_{in} - I_{ref1})}{g_{m3}} \quad (5.16)$$

ดังนั้นกระแสอินพุต  $I_{in}$  จะมีค่าสูงสุดเมื่อ  $V_{in}$  มีค่าสูงสุดเท่ากับ  $V_{DD}$

$$V_{DS2} = V_{DD} - V_{SS} - \frac{(I_{in(max)} - I_{ref1})}{g_{m3}} \quad (5.17)$$

$$I_{in(max)} = g_{m3}(V_{DD} - V_{SS} - V_{DS2}) + I_{ref1} \quad (5.18)$$

จากสมการที่ (5.18) จะเห็นว่า เมื่อต้องการให้  $I_{in(max)}$  มีค่าสูงสามารถทำได้โดยการออกแบบให้  $g_{m3}$  มีค่าสูง ซึ่งค่า  $g_m$  จากสมการที่ (3.15) จะขึ้นอยู่กับค่าความกว้างและความยาว (W/L) ของมอสเฟต ดังนั้นจะต้องออกแบบให้ค่า W มีค่ามากหรือออกแบบให้ค่า L มีค่าน้อย ตัวอย่างเช่นถ้ากำหนดให้  $V_{DD} = -V_{SS} = 3V$ ,  $V_{DS2} = 3.01V$ ,  $I_{ref1} = 10 \mu A$  และ  $g_{m3} = 1.61 \times 10^{-4} AV^{-1}$  จะได้ค่ากระแสอินพุตสูงสุด  $I_{in(max)}$  โดยประมาณคือ  $480 \mu A$

สำหรับการวิเคราะห์หาค่ากระแสอินพุตต่ำสุด  $I_{in(min)}$  คือ  $V_{DS2}$  มีค่าประมาณเท่ากับศูนย์ ทำให้ไม่มีกระแสไหลผ่านทรานซิสเตอร์  $M_2$  ดังนั้น  $I_{in(min)}$  จะมีค่าเท่ากับ

$$V_{DS2} = V_{in} - V_{SS} - \frac{(I_{in(min)} - I_{ref1})}{g_{m3}} = 0$$

$$I_{in(min)} = g_{m3}(V_{in} - V_{SS}) + I_{ref1} \quad (5.19)$$

### 5.3.2.2 ช่วงกระแสปฏิบัติของวงจรในรูปที่ 5.3

วงจรในรูปที่ 5.7 อาศัยหลักการวิเคราะห์เดียวกันกับหัวข้อย่อยที่ 5.3.2.1 คือ วงจรจะทำงานเมื่อกระแสอินพุต  $I_{in}$  ทำให้ทรานซิสเตอร์  $M_2$  นำกระแส ซึ่งจะทำให้ทรานซิสเตอร์  $M_3$  ไม่นำกระแส จากรูปที่ 5.7 แรงดัน  $V_{DS2}$  ของทรานซิสเตอร์  $M_2$  มีค่าเท่ากับ

$$V_{DS2} = V_{DD} - V_{DS3} - V_{in} \quad (5.20)$$

กระแส  $I_{D2}$  ของทรานซิสเตอร์  $M_2$  และค่าแรงดันที่ขาเกต-ซอสของทรานซิสเตอร์  $M_3$  มีค่าเท่ากับ

$$I_{DS2} = I_{DS3} = I_{in} - I_{ref1}$$

$$V_{GS3} = V_{DS3} = \frac{I_{D3}}{g_{m3}}$$

เมื่อแทนค่า  $V_{DS3}$  และ  $I_{DS2}$  ลงในสมการที่ (5.20) จะได้


$$V_{DS2} = V_{DD} - V_{in} - \frac{(I_{in} - I_{ref1})}{g_{m3}} \quad (5.21)$$

ดังนั้นกระแสอินพุต  $I_{in}$  จะมีค่าสูงสุดเมื่อ  $V_{in}$  มีค่าสูงสุดเท่ากับ  $V_{SS}$

$$V_{DS2} = V_{DD} - V_{SS} - \frac{(I_{in(max)} - I_{ref1})}{g_{m3}} \quad (5.22)$$

$$I_{in(max)} = g_{m3}(V_{DD} - V_{SS} - V_{DS2}) + I_{ref1} \quad (5.23)$$

จะเห็นว่าค่ากระแสอินพุตสูงสุด  $I_{in(max)}$  นั้นยังคงขึ้นอยู่กับค่า  $g_{m3}$  ซึ่งค่า  $g_{m3}$  นั้นขึ้นอยู่กับค่าความกว้างและความยาว (W/L) แชนแนลของมอสเฟต ดังนั้นจะต้องออกแบบให้ค่า W มีค่ามากหรือออกแบบให้ค่า L มีค่าน้อยเช่นเดียวกับค่ากระแสสูงสุดในวงจรรูปที่ 5.1



รูปที่ 5.7 สำหรับการวิเคราะห์ช่วงกระแสปฏิบัติการของวงจรในรูปที่ 5.3

สำหรับการวิเคราะห์หาค่ากระแสอินพุตต่ำสุด  $I_{in(min)}$  คือ  $V_{DS2}$  มีค่าประมาณเท่ากับศูนย์ ทำให้ไม่มีกระแสไหลผ่านทรานซิสเตอร์  $M_2$  ดังนั้น  $I_{in(min)}$  จะมีค่าเท่ากับ

$$V_{DS2} = V_{DD} - V_{in} - \frac{(I_{in(min)} - I_{ref1})}{g_{m3}} = 0$$

$$I_{in(min)} = g_{m3}(V_{DD} - V_{in}) + I_{ref1} \quad (5.24)$$

### 5.3.3 การวิเคราะห์แรงดันไฟเลี้ยงต่ำสุด

จากการวิเคราะห์หาช่วงกระแสปฏิบัติการของวงจรในรูปที่ 5.6 และรูปที่ 5.7 จะได้ค่ากระแสสูงสุด  $I_{in(max)}$  มีค่าเท่ากับดังสมการที่ (5.18) และสมการที่ (5.23) ซึ่งสามารถนำมาจัดรูปสมการได้ใหม่ดังนี้

$$V_{DD} - V_{SS} = V_{DS2} + \frac{(I_{in(max)} - I_{ref1})}{g_{m3}} \quad (5.25)$$

และจากการออกแบบวงจรในรูปที่ 5.1 และรูปที่ 5.3 ออกแบบให้  $V_{DD} = -V_{SS}$  ดังนั้นสมการที่ (5.25) สามารถเขียนได้เป็น

$$2V_{DD} = -2V_{SS} = V_{DS2} + \frac{(I_{in(max)} - I_{ref1})}{g_{m3}} \quad (5.26)$$

จากสมการที่ (5.26) จะเห็นว่าค่าแรงดันไฟเลี้ยงต่ำสุดของวงจรจะขึ้นอยู่กับกระแสอินพุตสูงสุดที่ใช้ ตัวอย่างเช่น กำหนดให้  $I_{in(max)} = 100 \mu A$ ,  $I_{ref1} = 10 \mu A$ ,  $g_{m3} = 1.14 \times 10^{-4} AV^{-1}$ ,  $V_{DS2} = 2.9 V$  จะได้ค่าแรงดันไฟเลี้ยงต่ำสุดมีค่าเท่ากับ  $V_{DD} = -V_{SS} = 1.84 V$

### 5.3.4 การวิเคราะห์ค่าความผิดพลาดของวงจร

จากหลักการทำงานของวงจรจำกัดกระแสที่ให้กระแสเอาต์พุตในควอตเดรนท์ที่ 1 และ 4 ในรูปที่ 5.1 และที่ให้กระแสเอาต์พุตในควอตเดรนท์ที่ 2 และ 3 ในรูปที่ 5.3 จะหาค่าผิดพลาดของวงจรโดยแบ่งเป็น 3 กรณีด้วยกัน ซึ่งทั้ง 3 กรณีนี้การทำงานของวงจรขยายคลาส B ของทรานซิสเตอร์  $M_1$  กับ  $M_2$  และ  $M_5$  กับ  $M_6$  จะทำงานตามเงื่อนไขของกระแสอินพุต  $I_{in}$

ความผิดพลาดของวงจรที่ออกแบบเกิดจากวงจรสะท้อนกระแสเป็นหลัก โดยที่วงจรสะท้อนกระแสที่ใช้ในการออกแบบจะเป็นวงจรสะท้อนกระแสแบบพื้นฐานที่มีอัตราการส่งผ่านกระแสเท่ากับ 1 โดยพิจารณาจากสมการดังต่อไปนี้

$$i_{out} = (1 - \epsilon_a) i_{in} \quad (5.27)$$

โดยที่  $i_{out}$  คือ กระแสเอาต์พุตของวงจรสะท้อนกระแส

$i_{in}$  คือ กระแสอินพุตของวงจรสะท้อนกระแส

$\epsilon_a$  คือ ค่าความผิดพลาดที่เกิดจากวงจรสะท้อนกระแส

วงจรสะท้อนกระแสแบบพื้นฐานที่มีอัตราการส่งผ่านเท่ากับหนึ่งซึ่งแสดงในรูปที่ 4.1 ซึ่งความสัมพันธ์ระหว่างกระแสเอาต์พุต  $i_{out}$  กับกระแสอินพุต  $i_{in}$  สำหรับสัญญาณขนาดเล็กแสดงได้ดังนี้ (ภาคผนวก ก.)

$$i_{out} = \frac{g_{m2}}{g_{m1}} i_{in}$$

หรือ

$$i_{in} = \frac{g_{m1}}{g_{m2}} i_{out} \quad (5.28)$$

โดยที่  $g_{mi}$  คือค่าอัตราขยายความนำของสัญญาณขนาดเล็กในทรานซิสเตอร์  $M_i$

ถ้าแทนค่ากระแสอินพุตของวงจรสะท้อนกระแส จากสมการที่ (5.28) ลงในสมการที่ (5.27) จะได้ค่าความผิดพลาด  $\epsilon_a$  ที่เกิดจากวงจรสะท้อนกระแสแบบพื้นฐานมีค่าเท่ากับ

$$\epsilon_a = 1 - \frac{g_{m2}}{g_{m1}} \quad (5.29)$$

#### 5.3.4.1 กรณีที่ $I_{in} \leq I_{ref1}$

กระแส  $(I_{in} - I_{ref1})$  จะไม่ไหลผ่านทรานซิสเตอร์  $M_2$  และวงจรสะท้อนกระแส  $M_3$  และ  $M_4$  ทำให้กระแส  $I_{ref2}$  ไหลผ่าน  $M_6$  และ  $M_7$  จากนั้นสะท้อนไปยัง  $M_8$  และทำการหักล้างกับกระแส  $I_{ref2}$  ที่จุดเอาต์พุตทำให้กระแสเอาต์พุต  $I_{out}^{(1)}$  และ  $I_{out}^{(4)}$  ที่ได้จะมีค่าเท่ากับศูนย์ ดังนั้นค่าความผิดพลาด ( $\epsilon_r$ ) ของกระแสเอาต์พุต  $I_{out}^{(1)}$  และ  $I_{out}^{(4)}$  ในกรณีแรกจะมีค่าเท่ากับ

$$\epsilon_r = 0 \quad (5.30)$$

### 5.3.4.2 กรณีที่ $I_{ref1} < I_{in} < (I_{ref1} + I_{ref2})$

กระแส  $(I_{in} - I_{ref1})$  จะไหลผ่านทรานซิสเตอร์  $M_2$  และผ่านวงจรถ่ายโอนกระแส  $M_3 - M_4$  ซึ่งกระแส  $I_{D2}$ ,  $I_{D3}$  และ  $I_{D4}$  มีค่าเท่ากับ

$$I_{D2} = I_{D3} = I_{in} - I_{ref1} \quad (5.31)$$

$$I_{D4} = \frac{g_{m4}}{g_{m3}} I_{D3} \quad (5.32)$$

จากนั้นกระแส  $(I_{ref2} - (I_{in} - I_{ref1}))$  ไหลผ่านทรานซิสเตอร์  $M_6$  และผ่านวงจรถ่ายโอนกระแส  $M_7 - M_8$  ดังนั้นกระแส  $I_{D6}$ ,  $I_{D7}$  และ  $I_{D8}$  มีค่าเท่ากับ

$$I_{D6} = I_{D7} = (I_{ref2} - (I_{in} - I_{ref1})) \quad (5.33)$$

$$I_{D8} = \frac{g_{m8}}{g_{m7}} I_{D7} \quad (5.34)$$

ที่เอาต์พุตค่ากระแสเอาต์พุต  $I_{out}^{(1)}$  จะได้

$$I_{out}^{(1)} = I_{ref2} - I_{D8} \quad (5.35)$$

แทนค่าสมการที่ (5.31) – (5.34) ลงในสมการที่ (5.35) จะได้

$$I_{out}^{(1)} = \frac{g_{m3} g_{m8}}{g_{m4} g_{m7}} I_{in} \quad (5.36)$$

ดังนั้นค่าความผิดพลาด  $\epsilon_\tau$  ของวงจรถ่ายโอนแบบช่วงที่เอาต์พุตกระแสเอาต์พุต  $I_{out}^{(1)}$  กรณีที่  $I_{ref1} < I_{in} < (I_{ref1} + I_{ref2})$  มีค่าเท่ากับ

$$\epsilon_\tau = 1 - \frac{g_{m3} g_{m8}}{g_{m4} g_{m7}} \quad (5.37)$$

พิจารณาที่เอาต์พุตกระแสเอาต์พุต  $I_{out}^{(4)}$  วงจรสะท้อนกระแสแบบบวก  $M_7 - M_9$  จะสะท้อนกระแส  $(I_{ref2} - (I_{in} - I_{ref1}))$  ไปยังวงจรสะท้อนกระแสแบบลบ  $M_{10} - M_{11}$  เพื่อกลับทิศกระแสเอาต์พุตจะได้  $I_{D9}$  และ  $I_{D10}$  มีค่าเท่ากับ

$$I_{D7} = \frac{g_{m7}}{g_{m9}} I_{D9} \quad (5.38)$$

$$I_{D10} = I_{D9} \quad (5.39)$$

$$I_{D10} = \frac{g_{m10}}{g_{m11}} I_{D11} \quad (5.40)$$

ที่เอาต์พุตกระแสเอาต์พุต  $I_{out}^{(4)}$  จะได้

$$I_{out}^{(4)} = I_{ref2} - I_{D11} \quad (5.41)$$

แทนค่าสมการที่ (5.32), (5.33), (5.38) – (5.40) ลงในสมการที่ (5.41) จะได้

$$I_{out}^{(4)} = \frac{g_{m3} g_{m9} g_{m11}}{g_{m4} g_{m7} g_{m10}} I_{in} \quad (5.42)$$

ดังนั้นค่าความผิดพลาด ( $\epsilon_\tau$ ) ของวงจรเชิงเส้นแบบช่วงที่เอาต์พุตกระแสเอาต์พุต  $I_{out}^{(4)}$  กรณีที่  $I_{ref1} < I_{in} < (I_{ref1} + I_{ref2})$  มีค่าเท่ากับ

$$\epsilon_\tau = 1 - \frac{g_{m3} g_{m9} g_{m11}}{g_{m4} g_{m7} g_{m10}} \quad (5.43)$$

#### 5.3.4.3 กรณีที่ $I_{in} \geq (I_{ref1} + I_{ref2})$


กระแสเอาต์พุต  $I_{out}^{(1)}$  และ  $I_{out}^{(4)}$  ที่ได้จะมีค่าเท่ากับ  $I_{ref2}$  แต่จะมีทิศตรงกันข้าม ซึ่งเอาต์พุตที่ได้นั้นไม่ผ่านวงจรสะท้อนกระแส ดังนั้นค่าความผิดพลาด ( $\epsilon_\tau$ ) ของวงจรที่ออกแบบของกระแสเอาต์พุต  $I_{out}^{(1)}$  และ  $I_{out}^{(4)}$  ที่เกิดจากวงจรสะท้อนกระแส ในกรณีนี้จะมีค่าเท่ากับ

$$\epsilon_\tau = 0 \quad (5.44)$$

สำหรับวงจรเชิงเส้นแบบช่วงในรูปที่ 5.3 จะมีค่าความผิดพลาดที่เกิดจากวงจรสะท้อนกระแสที่แบ่งเป็น 3 กรณีเช่นเดียวกับวงจรเชิงเส้นแบบช่วงในรูปที่ 5.1

### 5.3.5 การวิเคราะห์ผลตอบสนองทางความถี่

ในการวิเคราะห์ผลตอบสนองทางความถี่ของวงจรที่ออกแบบในวิทยานิพนธ์นี้ จะทำการวิเคราะห์ห้วงจรในรูปที่ 5.1 อย่างเดียว เนื่องจากใช้หลักการเดียวกันกับวงจรในรูปที่ 5.3 และจะทำการวิเคราะห์หาค่าอัตราส่วนระหว่างค่ากระแสเอาต์พุต  $i_{out}$  กับค่ากระแสอินพุต  $i_{in}$  ซึ่งการวิเคราะห์ผลตอบสนองทางถี่จะใช้วงจรเสมือนสำหรับสัญญาณขนาดเล็กดังแสดงในรูปที่ 5.8 ซึ่งจากรูปอาศัยกฎของ KCL พิจารณาที่จุดต่างๆ ซึ่งจะได้ความสัมพันธ์ดังต่อไปนี้



รูปที่ 5.8 วงจรสมมูลสำหรับการวิเคราะห์ผลตอบสนองทางความถี่

ที่จุด a จะได้

$$g_{m1}V_a + (g_{d1} + s(C_1 + C_2))V_a + g_{d2}(V_a - V_b) + g_{m2}V_a = i_a \quad (5.45)$$

ที่จุด b จะได้

$$(g_{m3} + s(C_3 + C_4))V_b + g_{d2}(V_b - V_a) - g_{m2}V_a = 0 \quad (5.46)$$

ที่จุด c จะได้

$$(g_{o2} + g_{d5} + g_{d4} + g_{d6} + s(C_5 + C_6) + g_{m5} + g_{m6})V_c + g_{m4}V_b - g_{d6}V_d = 0 \quad (5.47)$$

ที่จุด d จะได้

$$(g_{m7} + g_{d6} + s(C_7 + C_8 + C_9))V_d - (g_{m6} + g_{d6})V_c = 0 \quad (5.48)$$

ที่จุด e จะได้

$$g_{m8}V_d + g_{d8}V_c = i_c \quad (5.49)$$

ที่จุด f จะได้

$$(g_{m10} + s(C_{10} + C_{11}) + g_{d9})V_f + g_{m9}V_d = 0 \quad (5.50)$$

ที่จุด g จะได้

$$g_{m11}V_f + (g_{d11} + g_{o2})V_g = i_g \quad (5.51)$$

ประมาณค่าสมการโดยกำหนดให้ค่าของ  $g_m \gg g_d$  และ  $g_{oi}$  เสมอ จากรูปที่ 5.8 จะเห็นว่าวงจรมีเอาต์พุตอยู่ 2 จุด เพื่อให้ง่ายต่อการอธิบายจะทำการวิเคราะห์ที่จุดเอาต์พุต  $g$  ซึ่งเป็นเอาต์พุตสุดท้าย ดังนั้นจากสมการที่ (5.45) ถึง (5.51) สามารถคำนวณหาค่าของอัตราส่วน  $i_g/i_a$  ของวงจรได้เป็น

$$\frac{i_g}{i_a} = \frac{g_{m2}g_{m4}g_{m6}g_{m10}g_{m11}}{(sP_1 + 1)(sP_2 + 1)(sP_3 + 1)(sP_4 + 1)(sP_5 + 1)} \quad (5.52)$$

$$\text{เมื่อ } P_1 = \frac{C_1 + C_2}{g_{m2}} \quad (5.53)$$

$$P_2 = \frac{C_3 + C_4}{g_{m3}} \quad (5.54)$$

$$P_3 = \frac{C_5 + C_6}{g_{m6}} \quad (5.55)$$

$$P_4 = \frac{C_7 + C_8 + C_9}{g_{m7}} \quad (5.56)$$

$$P_5 = \frac{C_{10} + C_{11}}{g_{m10}} \quad (5.57)$$

จากสมการที่ (5.52) ค่าตำแหน่งของโพลมีอยู่ 5 ตัวซึ่งแสดงในสมการที่ (5.53) ถึง (5.57) เมื่อกำหนดให้  $C_i = C_{ssi}$  และถ้ากำหนดให้ในการออกแบบวงจรมีค่า  $g_{m2} = 3.89 \times 10^{-5} \text{ AV}^{-1}$ ,  $g_{m3} = 3.58 \times 10^{-5} \text{ AV}^{-1}$ ,  $g_{m6} = 4.61 \times 10^{-5} \text{ AV}^{-1}$ ,  $g_{m7} = 4.4 \times 10^{-5} \text{ AV}^{-1}$ ,  $g_{m10} = 3 \times 10^{-5} \text{ AV}^{-1}$ ,  $C_1 = C_5 = 0.00272 \text{ pF}$ ,  $C_2 = C_6 = 0.01295 \text{ pF}$ ,  $C_3 = C_4 = 0.03396 \text{ pF}$ ,  $C_7 = C_8 = C_9 = 0.00543 \text{ pF}$ ,  $C_{10} = C_{11} = 0.02248 \text{ pF}$  เมื่อแทนค่าลงในสมการที่ (5.53) ถึง (5.57) จะได้ค่าจำกัดสถานะทางความถี่คือ ความถี่ที่เกิดจากโพลตัวที่สอง ซึ่งมีค่า  $f_{p2} = 83 \text{ MHz}$  ดังนั้นผลตอบสนองทางความถี่ของวงจรที่ออกแบบมีค่าเท่ากับ 83 MHz

#### 5.4 ผลการเลียนแบบการทำงานของวงจรด้วยโปรแกรม PSPICE


จากการออกแบบวงจรเชิงเส้นแบบช่วงตามหลักการที่ได้นำเสนอมาแล้วนั้น เพื่อเป็นการทดสอบสมรรถนะของวงจรที่ได้ทำการออกแบบว่าทำงานได้เป็นไปตามที่คาดหมายไว้เพียงใด ในวิทยานิพนธ์นี้ได้ทำการเลียนแบบการทำงานของวงจรด้วยโปรแกรม PSPICE ซึ่งใช้พารามิเตอร์ของเทคโนโลยีมอส BSIM 0.7 ไมครอน โดยได้กำหนดค่าอัตราส่วนความกว้างต่อความยาว (W/L) ของทรานซิสเตอร์แต่ละตัวของวงจรที่ออกแบบไว้ในรูปที่ 5.1 และ 5.3 ดังแสดงในตารางที่ 5.1 และได้กำหนดค่า  $V_{DD} = -V_{SS} = 3V$

ตารางที่ 5.1 อัตราส่วนความกว้างต่อความยาว (W/L) ของมอสเฟตในรูปที่ 5.1 และ 5.3


ทรานซิสเตอร์	ค่า W/L( $\mu\text{m}/\mu\text{m}$ )
$M_1, M_5$	2/1
$M_2, M_6$	8/1
$M_3-M_4, M_7-M_9, M_{10}-M_{11}$	4/4

ในรูปที่ 5.9 (ก) และ (ข) แสดงเส้นคุณสมบัติ (transfer characteristic) ของวงจรที่ได้พัฒนาขึ้นในรูปที่ 5.1 และ 5.3 ตามลำดับ กำหนดให้  $I_{ref1} = 20 \mu\text{A}$  และ  $I_{ref2} = 30 \mu\text{A}$  จะเห็นว่ารูปที่ 5.9 (ก) จะได้กระแสเอาต์พุต  $I_{out}^{(1)}$  อยู่ในควอดแดรนต์ที่ 1 หรือ CL1(20 $\mu\text{A}$ , 30 $\mu\text{A}$ ) และกระแสเอาต์พุต

$I_{out}^{(4)}$  อยู่ในควอดแรนท์ที่ 4 หรือ CL4(20 $\mu$ A, 30 $\mu$ A) โดยมีจุดเริ่มต้นอยู่ที่ 20  $\mu$ A ซึ่งมีค่าเท่ากับ  $I_{ref1}$  และมีจุดสิ้นสุดอยู่ที่ 50  $\mu$ A ซึ่งมีค่าเท่ากับ  $(I_{ref1} + I_{ref2})$  เป็นไปตามสมการที่ 5.1 และ 5.2 และ



(ก)



(ข)


รูปที่ 5.9 เส้นคุณสมบัติของวงจรเชิงเส้นแบบช่วงที่ได้พัฒนาขึ้น

(ก) วงจรเชิงเส้นแบบช่วง CL1(20 $\mu$ A, 30 $\mu$ A) และ CL4(20 $\mu$ A, 30 $\mu$ A)

(ข) วงจรเชิงเส้นแบบช่วง CL2(20 $\mu$ A, 30 $\mu$ A) และ CL3(20 $\mu$ A, 30 $\mu$ A)

รูปที่ 5.9 (จ) จะได้กระแสเอาต์พุต  $I_{out}^{(2)}$  อยู่ในควอดแดรนต์ที่ 2 หรือ CL2(20 $\mu$ A, 30 $\mu$ A) และกระแสเอาต์พุต  $I_{out}^{(3)}$  อยู่ในควอดแดรนต์ที่ 3 หรือ CL3(20 $\mu$ A, 30 $\mu$ A) โดยมีจุดเริ่มต้นอยู่ที่ -20  $\mu$ A ซึ่งมีค่าเท่ากับ  $-I_{ref1}$  และมีจุดสิ้นสุดอยู่ที่ -50  $\mu$ A ซึ่งมีค่าเท่ากับ  $-(I_{ref1} + I_{ref2})$  ซึ่งเป็นไปตามสมการที่ 5.3 และ 5.4 แต่จะเห็นว่ากระแสเอาต์พุตที่ได้จะมีค่าความชันของกราฟเท่ากับ 1 ดังนั้นในหัวข้อการประยุกต์ใช้งานซึ่งเป็นหัวข้อถัดไปจะทำการปรับค่าความชันในส่วนความเป็นเชิงเส้นให้มีค่าตามที่ต้องการ


ในรูปที่ 5.10 แสดงผลตอบสนองทางความถี่ของวงจร จะเห็นว่าความถี่ที่ได้อยู่ที่ประมาณ 78 MHz ซึ่งค่อนข้างใกล้เคียงกับผลการวิเคราะห์



รูปที่ 5.10 ผลตอบสนองทางความถี่ของวงจร

## 5.5 การประยุกต์ใช้งาน

ตัวอย่างในการประยุกต์ใช้งานวงจรเชิงเส้นแบบช่วงโดยใช้วงจรจำกัดกระแสที่ได้ออกแบบพัฒนาขึ้น เพื่อนำมาทำการสังเคราะห์ฟังก์ชันไม่เป็นเชิงเส้นใดๆ สามารถทำได้โดยการนำวงจรเชิงเส้นแบบช่วงหลายๆ วงจรมาต่อร่วมกันดังรูปที่ 5.11 แต่เนื่องจากอินพุตของวงจรเชิงเส้นแบบช่วงที่ออกแบบมานั้นทำงานในโหมดกระแส ดังนั้นจึงต้องนำวงจรตามกระแสมาต่อที่อินพุตของวงจรที่ออกแบบ เพื่อเป็นกระแสอินพุตให้กับวงจรเชิงเส้นแบบช่วงที่นำมาทำการสังเคราะห์ฟังก์ชันไม่เป็นเชิงเส้น และนำวงจรคูณกระแสมาต่อที่ส่วนเอาต์พุตของวงจรเชิงเส้นแบบช่วงที่ออกแบบเพื่อทำการปรับค่าความชันของส่วนที่เป็นเชิงเส้นตามที่ต้องการ โดยมี  $n$  คือ จำนวนของวงจรเชิงเส้นแบบช่วง  $CLi(I_{ref1}, I_{ref2})$  และ  $i$  คือ ตำแหน่งของกระแสเอาต์พุตในแต่ละควอดแดรนต์



รูปที่ 5.11 บล็อกโคอะแกรมการต่อวงจรเชิงเส้นแบบช่วง  $CLi(I_{ref1}, I_{ref2})$  เพื่อใช้ในการสังเคราะห์ ฟังก์ชันไม่เป็นเชิงเส้นใดๆ

โดยกำหนดอัตราส่วนความกว้างต่อความยาว (W/L) ของทรานซิสเตอร์แต่ละตัวของวงจรตาม กระแสดังแสดงในตารางที่ 5.2 และวงจรคูณกระแสดังแสดงในตารางที่ 5.3

ตารางที่ 5.2 อัตราส่วนความกว้างต่อความยาว (W/L) ของมอสเฟตในรูปที่ 4.3


ทรานซิสเตอร์	ค่า W/L( $\mu\text{m}/\mu\text{m}$ )
$M_1$ - $M_2$ , $M_7$ - $M_8$	20/2
$M_3$ - $M_4$ , $M_5$ - $M_6$	2/1

ตารางที่ 5.3 อัตราส่วนความกว้างต่อความยาว (W/L) ของมอสเฟตในรูปที่ 4.7

ทรานซิสเตอร์	ค่า W/L( $\mu\text{m}/\mu\text{m}$ )
$M_1$ - $M_4$ , $M_{11}$ - $M_{14}$ , $M_9$ , $M_{20}$	4/1.5
$M_5$ - $M_8$ , $M_{15}$ - $M_{18}$	4.5/1.5
$M_{10}$ , $M_{19}$	16/1.5
$M_{21}$ , $M_{22}$	10/1.5


รูปที่ 5.12 เป็นการสังเคราะห์ฟังก์ชันการเป็นสมาชิกของฟuzzyเซตในรูปสามเหลี่ยม โดยใช้ กระแสอินพุทเป็นสัญญาณแรมป์ (ramp signal) ซึ่งประกอบด้วยวงจรเชิงเส้นแบบช่วง  $CL1(20\mu\text{A}$ ,  $30\mu\text{A})$  และ  $CL4(50\mu\text{A}$ ,  $30\mu\text{A})$  อย่างละ 1 วงจร โดยในวงจรเชิงเส้นแบบช่วง  $CL1(20\mu\text{A}$ ,  $30\mu\text{A})$  กำหนดให้จุดเริ่มต้นของความเป็นเชิงเส้นอยู่ที่  $20\mu\text{A}$  และจุดสิ้นสุดความเป็นเชิงเส้นอยู่ที่  $50\mu\text{A}$  ซึ่งจุดสิ้นสุดความเป็นเชิงเส้นมีค่าเท่ากับ  $(I_{ref1} + I_{ref2})$  โดยมีอัตราขยาย  $A_1 = 1$  และวงจรเชิงเส้น

แบบช่วง CL4(50 $\mu$ A,30 $\mu$ A) โดยกำหนดให้จุดเริ่มต้นของความเป็นเชิงเส้นอยู่ที่ 50 $\mu$ A และจุดสิ้นสุดความเป็นเชิงเส้นอยู่ที่ 80 $\mu$ A โดยมีอัตราขยาย  $A_2 = 1$




รูปที่ 5.12 การสังเคราะห์ฟังก์ชันการเป็นสมาชิกของฟuzzyเซตในรูปสามเหลี่ยม

รูปที่ 5.13 เป็นการสังเคราะห์ฟังก์ชันการเป็นสมาชิกของฟuzzyในรูปสี่เหลี่ยมคางหมูโดยใช้กระแสนินพุตเป็นสัญญาณแรมป์ ซึ่งประกอบด้วยวงจรเชิงเส้นแบบช่วง CL1(10 $\mu$ A, 30 $\mu$ A) และ CL4(60 $\mu$ A, 30 $\mu$ A) อย่างละ 1 วงจร โดยในวงจรเชิงเส้นแบบช่วง CL1(10 $\mu$ A, 30 $\mu$ A) กำหนดให้จุดเริ่มต้นของความเป็นเชิงเส้นอยู่ที่ 10 $\mu$ A และจุดสิ้นสุดความเป็นเชิงเส้นอยู่ที่ 40 $\mu$ A ซึ่งจุดสิ้นสุดความเป็นเชิงเส้นมีค่าเท่ากับ  $(I_{ref1} + I_{ref2})$




รูปที่ 5.13 การสังเคราะห์ฟังก์ชันการเป็นสมาชิกของฟuzzyเซตในรูปสี่เหลี่ยมคางหมู



รูปที่ 5.14 การสังเคราะห์ฟังก์ชันเรียงกระแสแบบเต็มคลื่น


โดยมีอัตราขยาย  $A_1 = 1$  และวงจรเชิงเส้นแบบช่วง CL4(60 $\mu$ A, 15 $\mu$ A) โดยกำหนดให้จุดเริ่มต้นของความเป็นเชิงเส้นอยู่ที่ 60 $\mu$ A และจุดสิ้นสุดความเป็นเชิงเส้นอยู่ที่ 75 $\mu$ A โดยมีอัตราขยาย  $A_2 = 2$

รูปที่ 5.14 เป็นการสังเคราะห์ฟังก์ชันเรียงกระแสแบบเต็มคลื่น (fullwave rectifier) โดยใช้กระแสอินพุทเป็นสัญญาณชานน์ที่มีความถี่ 100 kHz แอมพลิจูด 50 $\mu$ A ซึ่งประกอบด้วยวงจรเชิงเส้นแบบช่วง CL1(0 $\mu$ A, 50 $\mu$ A) และ CL2(0 $\mu$ A, 50 $\mu$ A) อย่างละ 1 วงจรโดยมีค่าอัตราขยายของแต่ละวงจร  $A_1 = A_2 = 1$  ตามลำดับ




รูปที่ 5.15 ผลการเขียนแบบการทำงานด้วยโปรแกรม PSPICE

สำหรับวงจร CL1(20 $\mu$ A, 30 $\mu$ A) และ CL4(50 $\mu$ A, 30 $\mu$ A) ในรูปที่ 5.12



รูปที่ 5.16 ผลการเขียนแบบการทำงานด้วยโปรแกรม PSPICE

สำหรับวงจร CL1(10 $\mu$ A, 30 $\mu$ A) และ CL4(60 $\mu$ A, 15 $\mu$ A) ในรูปที่ 5.13



รูปที่ 5.17 ผลการเขียนแบบการทำงานด้วยโปรแกรม PSPICE

สำหรับวงจร CL1(0 $\mu$ A, 50 $\mu$ A) และ CL2(0 $\mu$ A, 50 $\mu$ A) ในรูปที่ 5.14

รูปที่ 5.15 เป็นผลการเขียนแบบการทำงานของวงจรในรูปที่ 5.12 ด้วยโปรแกรม PSPICE สำหรับการสังเคราะห์ฟังก์ชันการเป็นสมาชิกของฟuzzyเซตในรูปแบบสามเหลี่ยม

รูปที่ 5.16 เป็นผลการเขียนแบบการทำงานของวงจรในรูปที่ 5.13 ด้วยโปรแกรม PSPICE สำหรับการสังเคราะห์ฟังก์ชันการเป็นสมาชิกของฟuzzyเซตรูปสี่เหลี่ยมคางหมู

รูปที่ 5.17 เป็นผลการเขียนแบบการทำงานของวงจรในรูปที่ 5.14 ด้วยโปรแกรม PSPICE สำหรับการสังเคราะห์ฟังก์ชันเรียงกระแสแบบเต็มคลื่น ซึ่งจากผลการเขียนแบบการทำงานของวง

จรแสดงให้เห็นว่าเมื่อต้องการปรับเปลี่ยนฟังก์ชันที่ต้องการสังเคราะห์ สามารถทำได้โดยการปรับจุดเริ่มต้นและจุดสิ้นสุดของความเป็นเชิงเส้นที่วงจรเชิงเส้นแบบช่วง ส่วนค่าความชันของความเป็นเชิงเส้นสามารถทำการปรับได้ที่วงจรคูณกระแส ดังนั้นจึงมีความสะดวกในการสังเคราะห์ฟังก์ชันไม่เป็นเชิงเส้นใดๆ วิธีหนึ่ง

## 5.6 สรุป

วงจรเชิงเส้นแบบช่วงที่ได้เสนอขึ้นในวิทยานิพนธ์นี้เป็นวงจรที่ได้พัฒนาขึ้นโดยใช้วงจรจำกัดกระแสซึ่งประกอบด้วยวงจรสะท้อนกระแสและวงจรถยายคลาส B เท่านั้นที่ใช้เทคโนโลยีทรานซิสเตอร์แบบซิมอส เพื่อใช้ในการสังเคราะห์ฟังก์ชันไม่เป็นเชิงเส้นที่สามารถปรับเปลี่ยนฟังก์ชันที่ต้องการสังเคราะห์โดยการเปลี่ยนค่าจุดเริ่มต้นและจุดสิ้นสุดของวงจรเชิงเส้นแบบช่วงที่พัฒนาขึ้นและปรับค่าความชันของเส้นคุณสมบัติที่วงจรคูณกระแสด้วยวิธีการทางอิเล็กทรอนิกส์ทำให้เป็นวิธีการสังเคราะห์ฟังก์ชันไม่เป็นเชิงเส้นที่มีประสิทธิภาพ สมรรถนะของวงจรจะมีความเที่ยงตรงและแม่นยำสูง โดยยืนยันได้ด้วยผลการเลียนแบบการทำงานด้วยโปรแกรม PSPICE

## บทที่ 6

# บทสรุปและวิจารณ์

### 6.1 บทสรุปและวิจารณ์

ในการนำเสนอหลักการและวิธีการออกแบบวงจรเชิงเส้นแบบช่วงโดยใช้วงจรจำกัดกระแสที่ใช้เทคโนโลยีทรานซิสเตอร์แบบซิมอส เพื่อใช้ในการสังเคราะห์ฟังก์ชันไม่เป็นเชิงเส้นแบบปรับเปลี่ยนฟังก์ชันที่ต้องการสังเคราะห์ได้ด้วยวิธีการทางอิเล็กทรอนิกส์ที่เสนอขึ้นในวิทยานิพนธ์นี้ เป็นอีกแนวทางหนึ่งที่ได้ทำการวิจัยและพัฒนาขึ้น การสังเคราะห์ฟังก์ชันไม่เป็นเชิงเส้นด้วยวงจรเชิงเส้นแบบช่วง สามารถยืนยันหลักการได้ด้วยผลการวิเคราะห์คุณสมบัติของวงจรในทางทฤษฎี และผลการเลียนแบบการทำงานของวงจรด้วยโปรแกรม PSPICE โดยการทำงานของวงจรจะทำงานในโหมดกระแสและการออกแบบวงจรจะอาศัยหลักการของวงจรรวม ในการสังเคราะห์ฟังก์ชันไม่เป็นเชิงเส้นใดๆ ในวิทยานิพนธ์นี้สามารถได้โดยการนำเอาวงจรแบบช่วงที่ได้พัฒนาขึ้นที่กำหนดให้มีจุดเริ่มต้น จุดสิ้นสุดและค่าความชันของความเป็นเชิงเส้นในแต่ละช่วงตามที่ได้ออกแบบไว้มาต่อขนานร่วมกัน เมื่อมีการเปลี่ยนแปลงฟังก์ชันไม่เป็นเชิงเส้นที่ต้องการสังเคราะห์ จะสามารถทำได้โดยการปรับค่าจุดเริ่มต้นและจุดสิ้นสุดของวงจรเชิงเส้นแบบช่วงที่พัฒนาขึ้น ส่วนการปรับค่าความชันของความเป็นเชิงเส้นทำได้โดยการปรับที่วงจรคูณกระแส เนื่องจากว่าวงจรเชิงเส้นแบบช่วงที่พัฒนาขึ้นมีค่าความชันเป็น  $\pm 1$  เท่านั้น และเนื่องจากวงจรเชิงเส้นแบบช่วงทำงานในโหมดกระแส ดังนั้นในส่วนของอินพุตจึงต้องมีวงจรตามกระแสมาต่อเพื่อเป็นแหล่งจ่ายกระแสอินพุตให้กับวงจรเชิงเส้นแบบช่วงทุกวงจรที่นำมาทำการสังเคราะห์ฟังก์ชันไม่เป็นเชิงเส้น จะเห็นว่าการสังเคราะห์ฟังก์ชันไม่เป็นเชิงเส้นด้วยวิธีการปรับเปลี่ยนฟังก์ชันที่ต้องการสังเคราะห์ได้ด้วยวิธีการทางอิเล็กทรอนิกส์นี้มีความยุ่งยากน้อย ทำให้สามารถสังเคราะห์ฟังก์ชันไม่เป็นเชิงเส้นใดๆ ได้อย่างมีประสิทธิภาพ

### 6.2 ข้อเสนอแนะและแนวทางในการทำวิจัยและพัฒนาต่อ

วงจรเชิงเส้นแบบช่วงที่นำเสนอในวิทยานิพนธ์นี้ เป็นการนำวงจรจำกัดกระแสมาทำการออกแบบซึ่งประกอบด้วยวงจรร้อย 2 วงจรด้วยกันคือ วงจรสะท้อนกระแสและวงจรขยายคลาส B โดยใช้เทคโนโลยีทรานซิสเตอร์แบบซิมอส ซึ่งวงจรเชิงเส้นแบบช่วงที่นำเสนอทำงานในโหมดกระแส ดังนั้นในส่วนอินพุตของวงจรที่พัฒนาขึ้นจึงนำวงจรตามกระแสต่อเพื่อเป็นแหล่งจ่ายกระแสให้กับวงจรเชิงเส้นแบบช่วงที่นำไปทำการสังเคราะห์ฟังก์ชันไม่เป็นเชิงเส้น และวงจรที่

พัฒนาขึ้นสามารถให้กระแสเอาท์พุทได้ทั้ง 4 ควอดแดนซ์ แต่ค่าความชันของเส้นคุณสมบัตินั้นมีค่าเป็น  $\pm 1$  เท่านั้น ทำให้ในวิทยานิพนธ์นี้นำวงจรคูณกระแสมาต่อที่เอาท์พุทเพื่อให้สามารถปรับเปลี่ยนค่าความชันของเส้นคุณสมบัติได้ตามที่ต้องการ สำหรับแนวทางในการทำวิจัยและพัฒนาต่อควรทำการปรับปรุงแก้ไขปัญหาดังกล่าวต่อไป

## เอกสารอ้างอิง


- [1] Strauss L. **Wave generation and shaping.** : McGraw-hill. 1970.
- [2] Van De Plassche R. J., Van Der Grift E. J. "A high-speed 7 bit A/D converter." IEEE J., vol. SC-14, 1979. pp. 938-943.
- [3] Nuntahirunrat K., Surakamponorn W. and Riewruja V. "One-bit algorithmic A/D based on nonlinear circuits." Proc. RESTECS' 96 KMITL., 1996. pp. E81-E87.
- [4] Takagi H., Kano G. "Complementary JFET negative resistance devices." IEEE J., vol. SC-10, 1975. pp. 509-515.
- [5] Genin R., Brazel P. "The generation of negative resistance by three-pole circuits" Int. J. Electronics., vol. 42, 1977. pp. 589-600 .
- [6] Norbert R. Malik, G. L. Jackson and Young Soo Kim "Theory and applications of resistor, linear controlled resistor, linear controlled conductor networks." IEEE Trans., vol. CAS-23, 1976. pp. 222-228.
- [7] Jose L. Huertas, Jose I. Acha and A. GAGO "Design of general voltage or current controlled resistive elements and their applications to the synthesis of nonlinear networks." IEEE trans., vol. CAS-27. 1980. pp. 92-103.
- [8] Chua L. O., Desier C. A., Kuh E. S. **Linear and nonlinear circuits.** : McGraw-hill. 1987.
- [9] Chua L. O., Wong S. "Synthesis of piecewise linear networks." IEEE Trans., Circuit & Syst., vol. 2, 1978. pp. 102-108.
- [10] Gobind Daryanani. **Principles of active network synthesis and design.** : John Wiley & Sons. 1976.
- [11] วันชัย ธีรรัฐจา. "การออกแบบและสังเคราะห์วงจรถอดออกฟังก์ชันโดยหลักการวงจรรวม." วิทยานิพนธ์วิศวกรรมศาสตรดุษฎีบัณฑิต สาขาวิชาวิศวกรรมไฟฟ้า บัณฑิตวิทยาลัย สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง, 2535.
- [12] อัมพวัน ไจกล้ำ. "การสังเคราะห์ฟังก์ชันไม่เป็นเชิงเส้นด้วยความเป็นเชิงเส้นแบบช่วงโดยใช้วงจรรขยายความนำ." วิทยานิพนธ์วิศวกรรมศาสตรมหาบัณฑิต สาขาวิชาวิศวกรรมไฟฟ้า บัณฑิตวิทยาลัย สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง, 2543.
- [13] Toumazou C., Lidgley F.J. and Haigh D.G. **Analogue IC Design: The Current Mode Approach.** : London: Peter Peregrinus, 1990.

- [14] Greneich E.W. **Analog Integrated Circuits.** : Chapman & Hall., 1997.
- [15] Richard S. Muller, Theodore I. Kamins. **Device Electronics for Integrated Circuits.** : 2<sup>nd</sup> Ed., John Wiley & Sons, Inc. 1986.
- [16] Allen P. E. and Holberg D.R. **CMOS Analog Circuit Design.** : Holt Rinehart and Winston, 1987. pp. 119 – 124.
- [17] Tsvividis Y.P. **Operation and Modelling of The MOS Transistor.** : Mc Graw-Hill, 1989. pp. 168 – 175.
- [18] David A. John and Ken Martin **Analog Integrated Circuit Design.** : John Wiley & Sons, Inc. 1997.
- [19] Sze S.M. **Physics of Semiconductor Devices.** : 2<sup>nd</sup> Ed. John Wiley & Sons, Inc. 1981.
- [20] Sah C.T., “Characteristics of the Metal-Oxide-Semiconductor transistor”, IEEE Trans. Electron Devices, Vol. ED-11, July 1964. pp. 324 – 325.
- [21] Paul R. Gray and Robert G. Meyer **Analysis and Design of Analog Integrated Circuits.** : 3<sup>rd</sup> Ed. John Wiley & Sons, Inc. 1993.
- [22] Allen P.E. and Holberg D.R. **CMOS Analog Circuit Design.** : Holt Rinehart and Winston, 1987. pp. 119 – 124.
- [23] Coughlin R.F. **Principle and Application of Semiconductors and Circuits.** : Prentice-Hall, 1971.
- [24] Ong D.G. **Modern MOS Technology.** : Mc Graw-Hill Book Co., Inc. New York, 1986. pp. 1-9.
- [25] อนุชา แก้วพูลสุข. “การออกแบบวงจรถอดครากที่สองแบบเที่ยงตรงบนพื้นฐานของเทคโนโลยีทรานซิสเตอร์แบบซีมอส.” วิทยานิพนธ์วิศวกรรมศาสตรมหาบัณฑิต สาขาวิชาวิศวกรรมไฟฟ้า บัณฑิตวิทยาลัย สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง, 2544.
- [26] Wiegerink. R. J. “A CMOS four-quadrant analog current multiplier”, IEEE International Symposium on, Circuit & Syst, vol. 4, 1991. pp. 2244-2247.
- [27] Wiegerink. R. J. **Analysis and Synthesis of MOS Translinear Circuits.** : Boston MA, Kluwer Academic Publisher, 1993.

## ภาคผนวก ก.

### การวิเคราะห์คุณสมบัติของวงจรสะท้อนกระแสแบบพื้นฐาน

#### ก.1 อัตราการสะท้อนกระแส



รูปที่ ก.1 วงจรสะท้อนกระแสแบบพื้นฐาน

ในรูปที่ ก.1 แสดงวงจรสะท้อนกระแสแบบพื้นฐานชนิดเอ็นแชนแนล โดยมี  $I_{in}$  เป็นค่ากระแสอินพุต และ  $I_o$  เป็นค่ากระแสเอาต์พุตของวงจร เมื่อกำหนดให้  $M_1$  และ  $M_2$  มีความสมพียงกันและทำงานอยู่ในช่วงอิมิตัวโดยไม่พิจารณาผลของพารามิเตอร์  $\lambda$  ของมอสเฟต ซึ่งเมื่อพิจารณาจะเห็นว่า ทรานซิสเตอร์  $M_1$  และ  $M_2$  ต่อกันอยู่ในลักษณะของวงจรทรานส์ลิเนียร์รูปแบบมอสเฟต ทำให้ได้ความสัมพันธ์ คือ

$$V_{gsM1} = V_{gsM2} \quad (ก.1)$$


ซึ่ง

$$V_{gsMi} = V_{TH} + \sqrt{\left( \frac{I_d}{\mu_n C_{ox} \frac{W}{2L}} \right)_{Mi}} \quad (ก.2)$$


เมื่อ  $I_{dM1} = I_{in}$  และ  $I_{dM2} = I_o$  แทนค่าลงในสมการที่ (ก.1) และ (ก.2) จะได้

$$\frac{I_o}{I_{in}} = \left( \frac{W}{L} \right)_{M2} \left( \frac{L}{W} \right)_{M1} \quad (ก.3)$$

## ก.2 ค่าความต้านทานที่อินพุตและเอาต์พุต



(ก) สำหรับค่าความต้านทานที่อินพุต



(ข) สำหรับค่าความต้านทานที่เอาต์พุต

**รูปที่ ก.2** วงจรเสมือนสำหรับการวิเคราะห์ค่าความต้านทานที่อินพุตและเอาต์พุต  
ของวงจรสะท้อนกระแสแบบพื้นฐาน

จากวงจรในรูปที่ ก.2(ก) การวิเคราะห์หาค่าความต้านทานที่อินพุตของวงจรสามารถทำได้โดยป้อนศักดาทดสอบ  $v_{in}$  ที่อินพุตของวงจรโดยไม่พิจารณาผลอันเนื่องมาจากค่าศักดาที่เอาต์พุต จากนั้นพิจารณาหาค่ากระแส  $i_{in}$  ที่ไหลเข้าไปในวงจร โดยใช้กฎของ KCL ที่อินพุต ซึ่งจะได้

$$i_{in} = g_{m1}(v_{in}) + g_{ds1}v_{in} \quad (ก.4)$$

$$i_{in} = (g_{m1} + g_{ds1})v_{in} \quad (ก.5)$$


$$\therefore \text{จะได้} \quad r_{in} = \frac{v_{in}}{i_{in}} = \frac{1}{g_{m1}} = \sqrt{\left(\frac{L}{2\mu_n C_{ox} W}\right)_{M1}} \frac{1}{I_{in}} \quad \text{เมื่อ } g_{m1} \gg g_{ds1} \quad (ก.6)$$

จากวงจรในรูปที่ ก.2(ข) การวิเคราะห์หาค่าความต้านทานที่เอาต์พุตของวงจรสามารถทำได้โดยป้อนศักดาทดสอบ  $v_o$  ที่เอาต์พุตของวงจรโดยไม่พิจารณาผลอันเนื่องมาจากศักดาอินพุต ซึ่งจะได้ความสัมพันธ์ดังนี้

$$i_o = g_{ds2}v_o \quad (ก.7)$$

$$\therefore r_o = \frac{v_o}{i_o} = \frac{1}{g_{ds2}} = \frac{1}{\lambda I_{d2}} \quad (ก.8)$$

### ก.3 อัตราขยายกระแสสำหรับสัญญาณขนาดเล็ก



รูปที่ ก.3 วงจรเสมือนสำหรับวิเคราะห์ค่าอัตราขยายสำหรับสัญญาณขนาดเล็ก

จากวงจรในรูปที่ ก.3 พิจารณาที่จุดต่างๆ โดยใช้กฎของ KCL จะได้ความสัมพันธ์ดังต่อไปนี้

ที่จุด  $v_1$  จะได้

$$i_{in}(s) = (g_{m1} + s(C_{gs1} + C_{gs2}))v_{in}(s) \quad (\text{ก.9})$$

ที่จุด  $v_2$  จะได้

$$i_{out}(s) = g_{m2}v_{in}(s) \quad (\text{ก.10})$$

แทนค่าสมการที่ (ก.10) ลงในสมการที่ (ก.9) จะได้

$$\frac{i_o(s)}{i_{in}(s)} = \frac{g_{m2}}{g_{m1}} \left( \frac{1}{1 + \frac{s(C_{gs1} + C_{gs2})}{g_{m1}}} \right) \quad (\text{ก.11})$$

พิจารณาที่ความถี่ต่ำๆ หรือ  $s$  มีค่าน้อยมากๆ สมการที่ (ก.11) จะมีค่าเท่ากับ

$$\frac{i_o(s)}{i_{in}(s)} = \frac{g_{m2}}{g_{m1}} \quad (\text{ก.12})$$

## ภาคผนวก ข.

บทความวิจัยเกี่ยวข้องที่ได้รับการตีพิมพ์ลงในวารสาร

- [1] **W. Petchmaneelumka**, A. Chaikla, P. Pannil, A. Julprapa and V. Riewruja. “A CMOS piecewise-linear circuit for nonlinear function syntheses”, Proceeding of ISIC-2001 9<sup>th</sup>, International Symposium on Integrated Circuits, Devices & Systems, 2001, pp. 90-93.
- [2] A. Chaikla, P. Julsereewong, **W. Petchmaneelumka**, T. Kamsri and V. Riewruja. “Temperature compensation of CMOS translinear current conveyor and OTA”, Proceeding of ISIC-2001 9<sup>th</sup>, International Symposium on Integrated Circuits, Devices & Systems, 2001, pp. 94-97.
- [3] ธวัชชัย ฉิมภาลี, วันชัย ธีวรุจา, สมชาย สุภาพ และ วรรณดี เพชรหมณีล้ำค่า “วงจรถูกเลือกค่าสูงสุดต่ำสุดความเร็วสูง” การประชุมวิชาการทางวิศวกรรมไฟฟ้า ครั้งที่ 23, 2543, หน้า 617-620.
- [4] อานนท์ชาติชนะนา, วรรณดี เพชรหมณีล้ำค่า, พรชัย หลายพสุ และ วันชัย ธีวรุจา “วงจรถูกเลือกค่าสูงสุดและต่ำสุดชนิด 2 อินพุตสำหรับสัญญาณกระแส” การประชุมทางวิชาการของมหาวิทยาลัยเกษตรศาสตร์ ครั้งที่ 40, 2545, หน้า 295-302.


# ISIC-2001

9th International Symposium on  
Integrated Circuits, Devices & Systems

3 -5 September 2001  
Marina Mandarin, Singapore

## PROCEEDINGS

Low Power and Low Voltage Integrated Systems



*Organised by:*

**Nanyang Technological University**  
School of Electrical and Electronic Engineering

*Supported by:*

**IEEE Singapore Section**  
**IEE Singapore Centre**  
Singapore Exhibition & Convention Bureau

*Sponsored by:*

**Celestry Design Technologies (former BTA-Ultima)**

**Nanyang**  
Technological University



**celestry**

## A CMOS PIECEWISE-LINEAR CIRCUIT FOR NONLINEAR FUNCTION SYNTHESSES

Wandee Petchmaneeumka, Amphawan Chaikla, Pittaya Pannil,  
Attaya Julprapa and Vanchai Riewruja

The Faculty of Engineering, King Mongkut's Institute of Technology Ladkrabang,  
Ladkrabang, Bangkok 10520, Thailand.

(Tel: 66-2-739-0757; Fax: 66-2-739-0757; E-mail: vanchai@cs.eng.kmitl.ac.th)

**Abstract:** A piecewise-linear circuit element, termed a current limiter, is proposed in this paper. The limit-point and break-point of the current limiter can be electronically varied. The proposed circuits can be employed to synthesize accurately a large class of nonlinear function circuit. The proposed principle is suitable for implementation in a standard CMOS process. Simulation results showing the accuracy and linearity of the proposed circuits are also included.

### 1. INTRODUCTION

A nonlinear function circuit is a basic active element in communication, instrumentation, fuzzy and neural computation. It can be found in many applications such as a negative-resistance oscillator [1], a frequency doubler, a high-speed ADC [2]-[3] and a membership function in fuzzy inference system. One fundamental approach that can usually be employed to realize a nonlinear circuit is through the use of an inherently nonlinear characteristic of semiconductor devices such as the tunnel diode, FET or UJT [4]-[5]. However, the dynamic range achieved by this technique is limited to a small size, since the component characteristics are dependent on the device parameters. Alternatively, the approach based on a piecewise-linear approximation, where precision piecewise-linear networks are combined and proportioned to produce a desired function, has been shown to give a dependable nonlinear circuit [6]-[7]. These approaches are based on the use of operational amplifiers (op-amps), transistors and diodes as circuit building blocks. However, the high frequency performances achieved by these approaches are limited by the narrow bandwidth of op-amps. Recently, OTA-based piecewise-linear circuit has been proposed [8]. This approach is laid on bipolar technology. The purpose of this paper is to propose a method for realizing a piecewise-linear circuit, which is suitable for implementing in CMOS technology. A CMOS piecewise-linear circuit element, named a current limiter, is introduced. The current limiter can be employed to generate a large class of nonlinear function circuit.

### 2. CIRCUIT DESCRIPTION

The basic principle of the proposed current limiter (abbreviated as CL) circuit is shown in figure 1(a). Transistors  $M_1$ - $M_2$  and  $M_5$ - $M_6$  is a class B configuration to form a current switch. Transistors  $M_3$ - $M_4$ ,  $M_7$ - $M_9$  and  $M_{10}$ - $M_{11}$  form a unity gain current mirror. If  $I_{in} < I_{ref1}$ , the current  $(I_{in} - I_{ref1})$  flows through transistor  $M_1$  and transistor  $M_2$  is forced to cutoff. On the other hand, if  $I_{ref1} < I_{in} < (I_{ref1} + I_{ref2})$ , the current  $(I_{in} - I_{ref1})$  flows through transistor  $M_2$  and transfer to the output node. Then the output current can be written as

$$I_{out}^{(1)} = \begin{cases} 0 & \text{for } I_{in} \leq I_{ref1} \\ I_{in} - I_{ref1} & \text{for } I_{ref1} < I_{in} < (I_{ref1} + I_{ref2}) \\ I_{ref2} & \text{for } I_{in} \geq (I_{ref1} + I_{ref2}) \end{cases} \quad (1)$$

and

$$I_{out}^{(4)} = \begin{cases} 0 & \text{for } I_{in} \leq I_{ref1} \\ -(I_{in} - I_{ref1}) & \text{for } I_{ref1} < I_{in} < (I_{ref1} + I_{ref2}) \\ -I_{ref2} & \text{for } I_{in} \geq (I_{ref1} + I_{ref2}) \end{cases} \quad (2)$$

where  $I_{out}^{(1)}$  and  $I_{out}^{(4)}$  are the output current in the first and fourth quadrant of the transfer curve, respectively, in figure 1(b). By using the same principle, the circuit in figure 2(a) gives the output current in the second and third quadrant as shown in figure 2(b), which can be stated as




Figure 1(a). The proposed circuit for  $I_{out}^{(1)}$  and  $I_{out}^{(4)}$




Figure 1(b). Transfer characteristic of Fig. 1(a)

$$I_{out}^{(2)} = \begin{cases} 0 & \text{for } |I_{in}| \leq I_{ref1} \\ |I_{in}| - I_{ref1} & \text{for } I_{ref1} < |I_{in}| < (I_{ref1} + I_{ref2}) \\ I_{ref2} & \text{for } |I_{in}| \geq (I_{ref1} + I_{ref2}) \end{cases} \quad (3)$$

and

$$I_{out}^{(3)} = \begin{cases} 0 & \text{for } |I_{in}| \leq I_{ref1} \\ -(|I_{in}| - I_{ref1}) & \text{for } I_{ref1} < |I_{in}| < (I_{ref1} + I_{ref2}) \\ -I_{ref2} & \text{for } |I_{in}| \geq (I_{ref1} + I_{ref2}) \end{cases} \quad (4)$$

where  $I_{out}^{(2)}$  and  $I_{out}^{(3)}$  are the output current in the second and third quadrant of the transfer curve, respectively, in figure 2(b). It should be noted that the slopes of the transfer characteristics of both circuits in figure 1 and 2 are restricted to 1. In practice, this is the limitation on the current limiter. This restriction can be alleviated by varying the ratio of channel width and length ( $W/L$ ) of transistors  $M_7$ - $M_9$  in the figure 1(a) and 2(a). The slopes of the transfer characteristics are now determined by the value of the current gain of the current mirror  $M_7$ - $M_9$ . In addition, the circuit providing two output currents that flow in the opposite direction of each other can be implemented a floating nonlinear elements.




Figure 2(a). The proposed circuit for  $I_{out}^{(2)}$  and  $I_{out}^{(3)}$




Figure 2(b). Transfer characteristic of Fig. 2(a)




Figure 3 Transfer characteristic of the propose circuit

(a) for circuit in Fig. 1(a),  $I_{ref1} = 20\mu A$  and  $I_{ref2} = 30\mu A$

(b) for circuit in Fig. 2(a),  $I_{ref1} = -20\mu A$  and  $I_{ref2} = -30\mu A$

**3. SIMULATION RESULTS AND APPLICATION EXAMPLES.**

The circuit performances were studied by the use of PSPICE analogue simulation program. The simulation was carried out using BSIM 0.7 $\mu m$  CMOS process parameter. The reference current  $I_{ref1}$  and  $I_{ref2}$  of the circuit in Fig. 1(a) and 2(a) are set to 20 $\mu A$  and 30 $\mu A$ , respectively.  $V_{DD} = -V_{SS} = 3V$ . The ratio of channel widths and lengths ( $W/L$ ) of the devices used are as follow:  $W_1/L_1 = W_5/L_5 = 4.3\mu m/1.2\mu m$ ,  $W_2/L_2 = W_6/L_6 = 3\mu m/1.2\mu m$ ,  $W_3/L_3 = W_4/L_4 = 5\mu m/5\mu m$ ,  $W_7/L_7 = W_8/L_8 = W_9/L_9 = 2\mu m/2\mu m$ ,  $W_{10}/L_{10} = W_{11}/L_{11} = 1.2\mu m/1.2\mu m$  for the circuit in Fig. 1(a) and  $W_1/L_1 = W_5/L_5 = 3\mu m/1.2\mu m$ ,  $W_2/L_2 = W_6/L_6 = 4.3\mu m/1.2\mu m$ ,  $W_3/L_3 = W_4/L_4 = 8\mu m/2\mu m$ ,  $W_7/L_7 = W_8/L_8 = W_9/L_9 = 5\mu m/5\mu m$ ,  $W_{10}/L_{10} = W_{11}/L_{11} = 2\mu m/2\mu m$  for the circuit in Fig. 2(a). The simulation results of the transfer characteristic are shown in Fig. 3(a) and 3(b).




Figure 4. Block diagram of nonlinear current generator

The application of current limiters for realization of nonlinear functions can be depicted as in figure 4. The multiple output current follower is shown in figure 5. The nonlinear function synthesis example is shown in figure 6(a) and 6(b). In this case, it can be synthesized from the proposed circuits, where the input current of each circuit is generated from the input current  $I_{in}$  using a multiple output current follower. It is apparent that the proposed circuits exhibit high accuracy and linearity.






Figure 5. Current-follower circuit



(a)



(b)

Figure 6. Synthesis example

(a) block diagram

(b) simulation result

#### 4. CONCLUSION

A CMOS piecewise-linear circuit has been introduced. The proposed circuit was employed as circuit building block to synthesize a nonlinear function circuit. The

break-point and limit-point can be electronically tunable by an external current. The simulation results confirm that the circuit performance is agreed with theoretical results.

#### Acknowledgments

The authors would like to express sincere gratitude to the National Science and Technology Development Agency (NASTDA) and National Electronics and Computer Technology Center (NECTEC) Thailand, for the financial support of this work.

#### References

- [1] Strauss, L.: 'Wave generation and shaping' (McGraw-hill, 1970)
- [2] Van De Plassche, R. J., and Van Der Grift, E.J.: 'A high-speed 7 bit A/D converter', IEEE J., 1979, Vol. SC-14, pp. 938-943
- [3] Anuntahirunrat K., Surakampontorn W., and Reiwruja V.: 'One-bit algorithmic A/D based on nonlinear circuits', Proc. RESTECS'96 KMITL, 1996, pp. E81-E87
- [4] Takagi H. and Kano G.: 'Complementary JFET negative resistance devices', IEEE J., 1975, Vol. SC-10, pp. 509-515
- [5] Genin R. and Brezel P.: 'The generation of negative resistance by three-pole circuits', int. J. Electron., 1977, Vol. 42, pp. 589-600
- [6] Chua L. O., Desoer C. A. and Kuh E. S.: 'linear and nonlinear circuits' (McGraw-hill, 1987)
- [7] Chua L. O.: 'Synthesis of new nonlinear network elements', Proc. IEEE, 1968, Vol. 56, pp. 1325-1340
- [8] Chaikla A., Riewruja V., Surakampontorn W. and Julsereewong P.: 'OTA-based piecewise-linear circuit for nonlinear function syntheses', Proc. ISIC'99, 1999, pp.16-18

## TEMPERATURE COMPENSATION OF CMOS TRANSLINEAR CURRENT CONVEYOR AND OTA

Amphawan Chaikla, Prasit Julsereewong, Wandee Petchmaneelunka,  
Thawatchai Kamsri and Vanchai Riewruja

The Faculty of Engineering, King Mongkut's Institute of Technology Ladkrabang,  
Ladkrabang, Bangkok 10520, Thailand.  
(Tel: 66-2-739-0757; Fax: 66-2-739-0757; E-mail: vanchai@cs.eng.kmitl.ac.th)

**Abstract:** In this article, an integrable temperature compensation scheme for CMOS translinear second generation current conveyor (TCCII) and OTA is presented. The proposed scheme makes use of the new bias circuit, which has a current that is inversely proportional to the absolute temperature. The transconductance of both TCCII and OTA can also be linearly varied with the bias current. Performance of the proposed scheme is confirmed through PSPICE simulation program.

### 1. INTRODUCTION

An operational transconductance amplifier (OTA) and a translinear second generation current conveyor (TCCII) have been received much attention in the design and implementation of current mode function circuits with electronically tunable characteristic. It can be found in many applications such as oscillator, converter, multiplier and filter [1]-[4]. In the past, most of OTA and TCCII applications were based on bipolar technology. However, the characteristic of OTA and TCCII is rather strongly dependent on the absolute temperature. The temperature compensation scheme can be found in [5]-[6]. For CMOS-based OTA and TCCII [7], the transconductance gain  $g_m$  of OTA can be controlled by an external bias current or

$$g_m = \sqrt{\frac{K_p W I_B}{L}} \quad (1)$$

Where  $K_p$  is a transconductance parameter, which is dependent on an absolute temperature and  $I_B$  is a bias current,  $W$  and  $L$  are the channel width and length of the input stage transistor, respectively. The major disadvantage of OTA is the fact that the transconductance gain  $g_m$  is directly proportional to the absolute temperature. Therefore, the temperature compensation is required for the OTA-based circuit. Consequently, the transconductance gain  $g_m$  is the square-root function of the current  $I_B$ . In the case of TCCII, the parasitic resistance  $r_x$ , which appears at

port  $x$  of TCCII, can be varied by an external bias current, or

$$r_x = \frac{1}{2g_m} = \frac{1}{2} \sqrt{\frac{L_{AB}}{K_p W_{AB} I_B}} \quad (2)$$

Where  $W_{AB}$  and  $L_{AB}$  are the channel width and length of MOS transistor in a class AB stage. Many applications using TCCII employ an advantage of this parasitic resistance. However the parasitic resistance  $r_x$  is inversely proportional to the absolute temperature. Therefore, the temperature compensation schemes also need for TCCII-based circuit. It should be noted that the variation of both  $g_m$  and  $r_x$  are the square-root function of the controlled current  $I_B$ . The purposed of this article is to proposed a method to realize a temperature compensation scheme, which the bias current of OTA and TCCII are inversely proportional to the absolute temperature.

### 2. CIRCUIT DESCRIPTION

The proposed circuit is shown in figure 1. The transistors  $M_1$ - $M_3$ , resistor  $R$  and current source  $I_1$  function as a reference current generator. It is required that  $W_1/L_1$  and  $W_2/L_2$  are equal to  $4W_3/L_3$ , where  $W_i/L_i$  is the ratio of channel width and length ( $W/L$ ) of transistor  $M_i$ . The drain current of transistor  $M_1$ ,  $I_{D1}$ , can be expressed as

$$I_{D1} = K_p (I_1 R)^2 \frac{W_1}{2L_1} \quad (3)$$

If the ratio of  $W_4/L_4$  is set to 8, then a current  $I_{D4}$  becomes  $4K_p(I_1R)^2$ . Transistors  $M_5$ - $M_{11}$  and the current source  $I_B$  form a squaring function circuit [8] and transistors  $M_{12}$ - $M_{13}$  function as a unity gain current mirror. If  $W_8/L_8$  is equal to  $W_9/L_9$ , then the current  $I_{D9}$  becomes the same magnitude of the current  $I_{D8}$ . The current mirror  $M_{12}$ - $M_{13}$  reflects the current  $I_{D9}$  to the output current  $I_{D13}$ . It should be noted that the transconductance parameter  $K_p$  is dependent on the absolute temperature. Therefore, the current  $I_{D13}$  is inversely proportional to the absolute temperature. The current  $I_{D13}$  can be stated as

$$I_{D13} = I_{D9} = I_{D8} = \frac{I_B^2}{4I_{D1}} = \frac{I_B^2}{16K_p(I_1R)^2} \quad (4)$$

Where  $I_B$  is the external bias current and  $I_1$  is fixed to a constant value.

Figure 2 shows the OTA bias current, which is replaced by the proposed circuit in figure 1. From

equation (1) and (4), the transconductance gain  $g_m$  of OTA can be expressed as

$$g_m = \frac{I_B}{4I_1R} \sqrt{\left(\frac{W_{16}}{L_{16}}\right)} \quad (5)$$

where  $W_{16}/L_{16}$  is the ratio of width and length of the transistor  $M_{16}$ .

Figure 3 shows the circuit diagram of TCCII, which the bias current uses the proposed circuit in figure 1. From equation (2) and (4), the resistance  $r_x$  is given by

$$r_x = \frac{2I_1R}{I_B} \sqrt{\left(\frac{L_{21}}{W_{21}}\right)} \quad (6)$$

where  $L_{21}/W_{21}$  is the ratio of length and width of the transistor  $M_{21}$ . It is clearly seen that the transconductance gain  $g_m$  and the resistance  $r_x$  which the temperature-dependent are compensated and can be linearly controlled by an external bias current.




Figure 1. The proposed circuit




Figure 2. Temperature compensated CMOS OTA




Figure 3. Temperature compensated CMOS TCCII+

3. SIMULATION RESULTS

The performance of the proposed scheme is verified by the use of PSPICE analogue simulation program. The simulation was carried out using BSIM 0.7 $\mu$ m CMOS process. The current  $I_B$  and  $I_1$  of the circuit in figure 1 are set to 50 $\mu$ A and 25 $\mu$ A, respectively,  $R=10k\Omega$  and  $V_{DD}=-V_{SS} = 3V$ . The ratio of channel width and length ,W/L, of the circuit in figure 1 was shown in table 1. Figure 4 shows the simulation result for the current  $I_{D13}$  against temperature. To compare the performance of the temperature compensation OTA in figure 2 with the conventional OTA, both OTAs were used to realize a controlled resistance [9]. The ratio of W/L of OTA was shown in table 2. Figure 5 shows the simulated resistance against temperature, where the simulated resistance is set to 10k $\Omega$  at 27 $^{\circ}$ C. In figure 3, the circuit was simulated by using the ratio of W/L as shown in table 3 and the simulated results of the output current at port Z , $i_z$ , against temperature are shown in figure 5. In this case, the current  $v_y$  is set to 100mV. It is clearly seen that the temperature performance of the proposed circuit is much better than the conventional circuit.

Table 1. The ratio of W/L of circuit in figure 1

name	W/L , $\mu m/\mu m$
M <sub>1</sub>	6/6
M <sub>5</sub> , M <sub>8</sub> , M <sub>6</sub> , M <sub>10</sub> , M <sub>11</sub> , M <sub>12</sub> , M <sub>13</sub>	12/6
M <sub>1</sub> , M <sub>2</sub>	24/6
M <sub>1</sub> , M <sub>5</sub> , M <sub>6</sub>	48/6

Table 2. The ratio of W/L of OTA.

name	W/L , $\mu m/\mu m$
M <sub>11</sub> , M <sub>15</sub> , M <sub>18</sub> , M <sub>19</sub> , M <sub>20</sub> , M <sub>21</sub> , M <sub>22</sub> , M <sub>23</sub>	12/6
M <sub>16</sub> , M <sub>17</sub>	24/6

Table 3. The ratio of W/L of TCCII

name	W/L , $\mu m/\mu m$
M <sub>11</sub> , M <sub>15</sub> , M <sub>16</sub> , M <sub>17</sub> , M <sub>18</sub> , M <sub>21</sub> , M <sub>21</sub> , M <sub>25</sub> , M <sub>25</sub> , M <sub>26</sub>	12/6
M <sub>19</sub> , M <sub>20</sub> , M <sub>21</sub> , M <sub>22</sub>	24/6




Figure 4. The current  $I_{D13}$  against temperature




Figure 5. Variation of controlled resistance against temperature




Figure 6. Variation of output current  $I_z$  against temperature

#### 4. CONCLUSION

A method to realize a temperature compensation scheme for CMOS-based OTA and translinear CCII is presented in this article. Both the transconductance gain  $g_m$  and parasitic resistance  $r_s$  can also be linearly controlled by an external current. The simulation results confirm that the performances of the proposed scheme are agreed with the theoretical results.

#### Acknowledgments


The authors would like to express sincere gratitude to the National Science and Technology Development Agency (NASTDA) and National Electronics and Computer Technology Center (NECTEC) Thailand, for the financial support of this work.

#### References

- [1] FABRE, A., SAAID, O., WEIST, F., and BOUCHERON, C.: 'High frequency applications based on a new current controlled conveyor', *IEEE Trans. Circuits Syst. I*, Vol. 43, pp. 82-91, 1996.
- [2] KIRANON, W., KESORN, J., and WARDKEIN, P.: 'Current controlled oscillators based on translinear conveyors', *Electron. Lett.*, Vol. 32, pp. 1330-1331, 1996.
- [3] SILVA-MARTINEZ, J., and SANCHEZ-SINENCIO, E.: 'Analogue OTA multiplier without input voltage swing restrictions and temperature-compensated', *Electron. Lett.*, Vol. 22, pp. 599-600, 1986.
- [4] SENANI, R.: 'New electronically tunable OTA-C sinusoidal oscillator', *Electron. Lett.*, Vol. 25, pp. 286-287, 1989.
- [5] VAN KESSEL, TH.J., and VAN DE PLASSCHE, R.J.: 'Integrated linear basic circuits', *Philips Tech. Rev.*, Vol. 32, pp. 1-12, 1971.
- [6] KARYBAKAS, C.A., KOSMATOPOULOS, C. and LAOPOULOS, TH.: 'Improved temperature compensation of OTAs', *Electron. Lett.*, Vol. 28, pp. 763-764, 1992.
- [7] BATTERSBY, N. C. and TOUMAZOU, C.: 'Class AB Switched-Current memory for analogue sampled-data systems', *Electron. Lett.*, Vol. 27, pp. 873-875, 1991.
- [8] WEIXIN, GAI, HONGYI, CHEN and SIEVINCK, E.: 'Quadratic-translinear CMOS multiplier-divider circuit', *Electron. Lett.*, Vol. 33, pp. 860-861, 1997.
- [9] SURAKAMPONTORN, W., RIEWRUJA, V., KUMWACHARA, K. and FONGSAMUT, C.: 'Temperature compensation of translinear current conveyor and OTA', *Electron. Lett.*, Vol. 34, pp. 707-709, 1998.



การประชุมวิชาการ  
ทางวิศวกรรมไฟฟ้า ครั้งที่ 23



23<sup>rd</sup> Electrical Engineering Conference  
(EECON-23)



วันที่ 23-24 พฤศจิกายน 2543 โรงแรมดิเอ็มเพรส เชียงใหม่

ดำเนินการจัดประชุมโดย

ภาควิชาวิศวกรรมไฟฟ้า คณะวิศวกรรมศาสตร์

มหาวิทยาลัยเชียงใหม่

## วงจรถูกเลือกค่าสูงสุดต่ำสุดความเร็วสูง

### A High-speed Max/Min circuit

วิชัช ติมภาลี วันชัย วัชรูจา สมชาย สุภาพ และวราวุฒิ์ วัฒนาลัย  
ภาควิชาวิศวกรรมระบบควบคุม คณะวิศวกรรมศาสตร์ และสำนักวิจัยเพื่อการสื่อสารและเทคโนโลยีสารสนเทศ  
สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง  
ถนนฉลองกรุง เขตลาดกระบัง กรุงเทพฯ 10520 โทร.(02) 739-1362, E-mail: vanchai@mvlsvi.eng.kmitl.ac.th

#### บทคัดย่อ

บทความนี้ได้นำเสนอการออกแบบวงจรถูกเลือกค่าสูงสุดหรือต่ำสุดความเร็วสูงสำหรับสัญญาณกระแสโคไซน์เทคโนโลยีซิมอสวงจรถูกเลือกค่าสูงสุดต่ำสุดประกอบด้วย วงจรสะท้อนกระแส วงจรสวิทช์อิเล็กทรอนิกส์ที่ประกอบด้วยวงจรถูกเลือกค่าสูงสุด วงจรที่ได้นำเสนอนี้สามารถจะทำการเลือกค่าสูงสุดหรือต่ำสุดได้ โดยการควบคุมสายสัญญาณแรงดันจากภายนอกและมีช่วงปฏิบัติการที่กว้างมีผลตอบสนองความถี่ได้ถึง 10MHz และการทำงานที่ไฟเลี้ยงต่ำคือ 3 โวลต์ สมรรถนะของวงจรถูกเลือกค่าสูงสุดต่ำสุดสามารถใช้งานได้ด้วยการจำลองวงจรด้วยโปรแกรม PSPICE

**คำสำคัญ :** วงจรถูกเลือกค่าสูงสุดต่ำสุด, มอสทรานซิสเตอร์

#### Abstract

A High-speed Max/Min circuit, using CMOS technology, is proposed in this article. The proposed circuit comprises current mirror and switch electronic circuit connected with current minimum circuit. The circuit can be select maximum or minimum value. This circuit achieves wide dynamic range that is frequency response can be up to 10 MHz and uses to low voltage supply 3 Volts. The performance of circuit have been demonstrated by PSPICE simulation.

**Keywords :** A Max/Min circuit, Mos Transistor

#### 1. บทนำ

วงจรมีหลักการทำงานในลักษณะของการหาค่าสูงสุดหรือต่ำสุดของสัญญาณกระแส มีการประยุกต์ใช้งานอย่างกว้างขวางในด้านของการประมวลผลสัญญาณทางอนาล็อก, การประมวลผลสัญญาณภาพและการควบคุมแบบพีซี วงจรถูกเลือกค่าสูงสุดและค่าต่ำสุดของสัญญาณกระแสได้มีการพัฒนาอย่างคืบเนื่องมาโดยตลอด[1]-[3] แต่


วงจรมีการพัฒนาขึ้นมาสามารถทำงานได้เฉพาะการหาค่าสูงสุดหรือค่าต่ำสุดเพียงอย่างเดียวเท่านั้น ในการประยุกต์ใช้งานทางด้านวงจรมีการคิดค้นใจในการสังเคราะห์วงจรถูกเลือกค่าสูงสุดหรือต่ำสุดจะสามารถทำได้โดยการนำวงจรถูกเลือกค่าสูงสุดและค่าต่ำสุดมาผ่านวงจรสวิตช์แบบอิเล็กทรอนิกส์ เพื่อเลือกค่าสูงสุดหรือค่าต่ำสุดตามต้องการแต่วิธีดังกล่าวเกิดปัญหาทางด้านความเร็วในการทำงานและค่าผิดพลาดที่เกิดขึ้นในวงจรสวิตช์อิเล็กทรอนิกส์ทำงาน, ค่าผิดพลาดที่เกิดจากวงจรถูกเลือกค่าสูงสุดและค่าต่ำสุดเองและเกิดจากการทำงานของมอสทรานซิสเตอร์หาตำแหน่งจุดออกของวงจรถูกเลือกค่าสูงสุดและค่าต่ำสุดจะมีการเปลี่ยนสถานะการทำงานจากช่วงอิมิตเป็นช่วงไม้อิมิตชั่วขณะ ที่ผ่านมาก็ได้มีการนำเสนอมอสทรานซิสเตอร์และค่าต่ำสุดสำหรับสัญญาณแรงดัน[5] ซึ่งประกอบด้วยวงจรถูกเลือกค่าสูงสุด, วงจรจ่ายกระแสคงที่และวงจรถูกเลือกค่าต่ำสุด เนื่องจากวงจรมีการทำงานในรูปของแรงดันเป็นผลให้ความเร็วในการทำงานและผลตอบสนองทางความถี่ถูกจำกัดโดยตัววงจรถูกเลือกค่าต่ำสุดและวงจรถูกเลือกค่าสูงสุด ทำให้การประยุกต์ใช้งานได้ในช่วงแคบ ในปัจจุบันได้มีการพัฒนางวงจรมีการทำงานในรูปกระแสอย่างกว้างขวางทั้งนี้เนื่องมาจากวงจรมีการทำงานในรูปของกระแสจะมีช่วงปฏิบัติการกว้างความถี่ที่กว้างและยังสามารถพัฒนาให้ใช้กับแหล่งจ่ายไฟแรงดันต่ำลงได้

ในบทความนี้จึงเป็นการนำเสนอวงจรถูกเลือกค่าสูงสุดและค่าต่ำสุดสำหรับสัญญาณกระแสโดยสามารถเลือกได้ด้วยสัญญาณควบคุมจากภายนอก โดยจากหลักการที่นำเสนอวงจรมีความแม่นยำและเที่ยงตรงสูงมีความเร็วในช่วงสลับเปลี่ยนจากการหาค่าสูงสุดและค่าต่ำสุดที่สูงและมีผลตอบสนองทางความถี่ที่กว้าง

#### 2. หลักการทำงาน

แผนผังการทำงานของวงจรถูกเลือกค่าสูงสุดและค่าต่ำสุดสำหรับสัญญาณกระแส 2 อินพุตโดยสามารถควบคุมได้จากสัญญาณภายนอกแสดงดังรูปที่ 1 ซึ่งสามารถอธิบายหลักการทำงานได้ดังนี้สัญญาณกระแสอินพุต  $I_{in1}$  และ  $I_{in2}$  จะถูกนำมาหาค่าเฉลี่ยซึ่งจะได้  $I_{avg} = (I_{in1} + I_{in2}) / 2$  จากนั้นกระแสเฉลี่ยนี้จะถูกนำมาลบด้วยกระแสอินพุตแต่ละตัวและป้อนให้กับวงจรถูกเลือกค่าต่ำสุด เนื่องจากผลต่างระหว่างกระแสเฉลี่ยกับกระแส

อินพุททั้งสองจะมีขนาดเท่ากันแต่เครื่องหมายตรงข้าม  $(I_{in1} - I_{in2}) = -(I_{in2} - I_{in1})$  ดังนั้นจะได้กระแสที่ไหลออกจากวงจรหาค่าต่ำสุดเป็น  $\Delta I = |I_{in1} - I_{in2}| = |I_{in2} - I_{in1}|$  พิจารณาที่จุดออกหากต้องการค่ากระแสเอาต์พุทของวงจร ( $I_{out}$ ) เป็นค่าสูงสุดก็สามารถทำได้โดยนำค่ากระแสเฉลี่ย ( $I_{avg}$ ) บวกกับกระแสที่ออกจากรวมหาค่าต่ำสุด ( $\Delta I$ ) ในทางตรงกันข้ามหากต้องการกระแสเอาต์พุทเป็นค่าต่ำสุดก็สามารถทำได้โดยนำกระแสเฉลี่ยมาลบด้วย  $\Delta I$



รูปที่ 1 แผนผังการทำงานของวงจร

ในรูปที่ 2 แสดงวงจรหาค่าต่ำสุดและสูงสุดตามแผนผังและหลักการที่ได้นำเสนอในรูปที่ 1 โดยสามารถอธิบายรายละเอียดการทำงานได้ดังนี้ทรานซิสเตอร์  $M_1 - M_4$  ทำหน้าที่เป็นวงจรค่าเฉลี่ยระหว่างกระแสอินพุท  $I_{in1}$  และ  $I_{in2}$  [4] โดยมีวงจรสะท้อนกระแส  $M_5 - M_6$  และ  $M_7 - M_8$  ทำหน้าที่สะท้อนกระแส  $I_{in1}$  และ  $I_{in2}$  มารวมกันไหลผ่านขาเดรนของ  $M_1$  และ  $M_2$  ถ้ากำหนดให้ทรานซิสเตอร์แต่ละตัว ( $M_1 - M_8$ ) มีความสมพจน์กันทุกประการจะได้กระแสเดรนของ  $M_1, M_2$  และ  $M_3$  ซึ่งเป็นค่ากระแสเฉลี่ยดังนี้คือ

$$I_{avg} = I_{d3} = I_{d4} = I_{d5} = \frac{I_{in1} + I_{in2}}{2} \tag{1}$$

สำหรับวงจรหาค่าต่ำสุด [4] ประกอบขึ้นมาจากแหล่งจ่ายกระแสคงที่  $I_{d3}$  ตามจุดทำงานร่วมกับวงจรหาค่าสูงสุดแบบกระแส 2 อินพุท ซึ่งจะได้กระแสเดรนของ  $M_{10}$  เป็นค่าสูงสุดระหว่างกระแสเดรนของ  $M_9$  และ  $M_{11}$  ดังนั้นถ้ากำหนดให้  $|I_{in1}| \geq |I_{in2}|$  จะได้กระแสจุดออกของวงจรหาค่าสูงสุด  $\Delta I = I_1 - I_{d3}$  เป็นกระแสซึ่งเป็นค่าต่ำสุดระหว่างกระแส  $I_{in1}$  และ  $I_{in2}$  พิจารณาที่จุดเข้าของวงจรหาค่าต่ำสุด (A และ B) กระแสอินพุทของวงจรหาค่าต่ำสุด ( $I_{in1}$  และ  $I_{in2}$ ) ทั้งสองเกิดจากกระแสเฉลี่ยลบด้วยกระแสอินพุททั้งสองตามลำดับซึ่งผลต่างจะมีขนาดเท่ากันแต่มีเครื่องหมายตรงกัน ดังนั้นจะได้กระแสจุดออกของวงจรหาค่าต่ำสุดดังนี้

$$\Delta I = |I_{avg} - I_{in1}| = |I_{avg} - I_{in2}| \tag{2}$$

จากรูปที่ 2 และสมการที่ 2 กระแส  $\Delta I$  จะไหลเข้าจุด C เสมอ และจะไหลผ่าน  $M_9$  หรือ  $M_{11}$  อย่างใดอย่างหนึ่งโดยมีสัญญาณควบคุมจากภายนอก ( $V_{con} = \pm V_{DD}$ ) เป็นตัวตัดสินใจเมื่อศักดา  $V_{con}$  เป็นสัญญาณซิกบวค ( $-V_{DD}$ ) ทำให้ศักดาที่ขาเกตของ  $M_9$  เป็นบวกโดยที่ทรานซิสเตอร์  $M_{10}$  และ  $M_{11}$  ต่อร่วมกันเป็นอินเวอร์เตอร์ทำให้ศักดาที่ขาเกตของ  $M_{10}$  มีค่าตรงกันข้ามกล่าวคือเป็นสัญญาณซิกบวค ( $-V_{DD}$ ) ซึ่งจะทำให้เกิดกระแสไหลผ่าน  $M_9$  และมีค่าอิมิตีเท่ากับกระแส  $\Delta I$  และจะถูกรวมสะท้อนกระแส  $M_9 - M_{10}$  และ  $M_{11} - M_{10}$  ส่งผ่านไปยังจุดออก D ในทางตรงกันข้ามหากสัญญาณควบคุมจากภายนอก  $V_{con}$  เป็นสัญญาณซิกบวค ( $+V_{DD}$ ) จะทำให้ศักดาที่ขาเกตของ  $M_{10}$  และ  $M_{11}$  เป็นสัญญาณซิกบวคและซิกบวคตามลำดับกระแส  $\Delta I$  จะถูกส่งผ่านไปยังวงจรสะท้อนกระแส  $M_{10} - M_{11}$  เพื่อดึงกระแสออกจากจุด D เมื่อพิจารณาที่จุดออก D กระแสเอาต์พุทของวงจรที่ได้คือ

$$I_{out} = I_{d30} + I_{avg} - I_{d26} \tag{3}$$

และเนื่องจาก

$$I_{d30} = \begin{cases} 0 & \text{เมื่อ } V_{con} = -V_{DD} \\ \Delta I & \text{เมื่อ } V_{con} = +V_{DD} \end{cases} \tag{4.1}$$


$$I_{d26} = \begin{cases} \Delta I & \text{เมื่อ } V_{con} = -V_{DD} \\ 0 & \text{เมื่อ } V_{con} = +V_{DD} \end{cases} \tag{4.2}$$

แทนค่า สมการที่ (4.1) และ (4.2) ลงในสมการที่ (3) จะได้

$$I_{out} = \begin{cases} I_{avg} + \Delta I & \text{เมื่อ } V_{con} = +V_{DD} \\ I_{avg} - \Delta I & \text{เมื่อ } V_{con} = -V_{DD} \end{cases} \tag{5}$$

จากสมการที่ (1) - (5) เนื่องจาก  $I_{avg}$  คือค่าที่อยู่ตรงกลางระหว่างค่าสูงสุด ( $I_{max}$ ) และค่าต่ำสุด ( $I_{min}$ ) จากกระแสอินพุททั้งสอง ( $I_{in1}$  และ  $I_{in2}$ ) ส่วน  $\Delta I$  คือขนาดความแตกต่างของ  $I_{in1}$  กับค่ากระแสสูงสุดหรือค่าต่ำสุดนั้นสมการที่ (5) จะสามารถเขียนใหม่ได้เป็น

$$I_{out} = \begin{cases} I_{in Max} & \text{เมื่อ } V_{con} = +V_{DD} \\ I_{in Min} & \text{เมื่อ } V_{con} = -V_{DD} \end{cases} \tag{6}$$



รูปที่ 2 วงจรเลือกค่าสูงสุดค่าต่ำสุดความเร็วสูง

จากสมการที่ (6) นั่นคือวงจรในรูปที่ 2 ประพฤติตัวเป็นวงจรถูกเลือกค่าต่ำสุดและสูงสุดสำหรับสัญญาณกระแสตอสองอินพุตซึ่งสามารถควบคุมได้จากสัญญาณควบคุมภายนอก ( $V_{in}$ )

เมื่อพิจารณาที่จุดออกของวงจรถูกเลือกค่าต่ำสุดที่ใช้เป็นตัวแทนประกอบในรูปที่ 2 จะเห็นว่าทรานซิสเตอร์  $M_{30}$  จะมีการทำงานอยู่ในช่วงอิ่มตัวตลอดเวลาทำงานซึ่งจะส่งผลให้ประสิทธิภาพด้านความเร็วในการทำงานของวงจรโดยรวมเร็วกว่าวิธีการใช้สวิตช์อเล็กทรอนิกส์ที่เลือกการทำงานระหว่างวงจรถูกเลือกค่าสูงสุดและค่าต่ำสุดที่ล่อร่วมกัน อันเนื่องมาจากมีการเปลี่ยนสถานะการทำงานจากอินพุตและไม้อิมพุตชั่วขณะระหว่างสวิตช์อเล็กทรอนิกส์ที่ทำงาน

3. ผลการเลียนแบบการทำงานของวงจร


จากวงจรในรูปที่ 2 ได้ใช้โปรแกรม PSPICE เลียนแบบการทำงานของวงจรโดยใช้  $V_{DD} = -V_{SS} = 3V$ ,  $I_{bias} = 100\mu A$  และมอดูลทรานซิสเตอร์เทคโนโลยี  $0.5\mu m$  ซึ่งกำหนดอัตราส่วนความกว้างต่อความยาวของแชนแนลของทรานซิสเตอร์ดังนี้

ทรานซิสเตอร์	W/L ( $\mu m$ )
$M_1 - M_5$	2.9/1.7
$M_6 - M_{11}$	2.5/1.7
$M_{12} - M_{20}$	2/0.5
$M_{21} - M_{30}$	0.8/0.5


ตารางที่ 1 อัตราส่วนความกว้างต่อความยาวของแชนแนล

ในรูปที่ 3 แสดงผลการเลียนแบบการทำงานของวงจรเมื่อป้อนสัญญาณกระแสตอสองอินพุต  $I_{in1}$  และ  $I_{in2}$  เป็นสัญญาณรูปซายน์ขนาด

$100\mu A$  ความถี่  $100\text{ kHz}$  เฟสต่างกัน  $3\pi/4$  เรเดียน รูปที่ 4 แสดงผลการเลียนแบบการทำงานของวงจรเมื่อป้อนสัญญาณกระแสตอสองอินพุต  $I_{in1}$  และ  $I_{in2}$  เป็นสัญญาณรูปซายน์ขนาด  $100\mu A$  ความถี่  $10\text{ MHz}$  เฟสต่างกัน  $3\pi/4$  เรเดียน จากผลการเลียนแบบการทำงานของวงจรในรูปที่ 3 และ 4 แสดงให้เห็นว่าวงจรที่ได้นำเสนอมีช่วงปฏิบัติการที่กว้างมีความถูกต้องแม่นยำในการทำงานสูงและมีความเร็วในการทำงานในขณะที่เปลี่ยนการเลือกค่าระหว่างค่าสูงสุดหรือค่าต่ำสุด



รูปที่ 3 ผลการเลียนแบบการทำงานของวงจรโดยที่  $I_{in1}$  และ  $I_{in2}$  เป็นสัญญาณกระแสรูปคลื่นซายน์ ความถี่  $100\text{ kHz}$



รูปที่ 4 ผลการเลือกแบบการทำงานโดยที่  $I_{in1}$  และ  $I_{in2}$  เป็นสัญญาณกระแสปรกติขึ้นขานน์ ความถี่ 10 MHz

#### 4. สรุป

บทความนี้ได้นำเสนอเทคนิคการออกแบบวงจรหาค่าต่ำสุดและค่าสูงสุดซึ่งสามารถควบคุมได้จากสัญญาณภายนอกโดยอาศัยวงจรตัวช้อเลือกทรานซิสต์ที่ทำงานร่วมกับวงจรหาค่าเฉลี่ยและวงจรหาค่าต่ำสุดจากเทคนิคที่นำเสนอจะมีส่วนปฏิบัติการทางความถี่ที่กว้างมีความถูกต้องแม่นยำในการทำงานและมีความเร็วสูงในขณะที่เปลี่ยนการเลือกค่าระหว่างค่าสูงสุดหรือค่าต่ำสุด

#### 5. กิตติกรรมประกาศ

ขอขอบคุณสำนักงานพัฒนาวิทยาศาสตร์และเทคโนโลยีแห่งชาติ (สวทช) ภายใต้โครงการส่งเสริมวิชาชีพนักวิจัย ประเภทรางวัลพัฒนาวิชาชีพนักวิจัย และศูนย์เทคโนโลยีอิเล็กทรอนิกส์และคอมพิวเตอร์แห่งชาติ ภายใต้โครงการการออกแบบวงจรรวมขนาดใหญ่ และ Japan International Cooperation Agency (JICA) ที่ได้ให้ทุนและเครื่องมือสนับสนุนในการทำวิจัย

#### เอกสารอ้างอิง

- [1] BATURONE I., HUERTAS J. L., BARRIGA A. and SANCHEZ-SOLANO S.: "Current-mode multiple-input Max circuit", Electron. Lett., 1994, 30, (9), pp. 678-680.

- [2] SASAKI. M., INOUE. T., SHIRAI. Y., and UENO, F.: "Fuzzy multiple-input maximum and minimum circuits in current mode and their analyses using bounded-difference equations", IEEE Trans., 1990, C-39, (6), pp. 768-774.
- [3] BATURONE, I., BARRIGA, A., and HUERTAS, J.L.: "Multi-input voltage and current-mode min/max circuits", Proc. 3<sup>rd</sup> Int. Conf. On Fuzzy Logic, Neural Sets and Soft Computing, 1994. (Iizuka, Japan), pp.649-650.
- [4] VLASSIS S. and SISKOS S.: "CMOS analogue median circuit", Electron. Lett., 1999, 35, (13), pp. 1038-1040.
- [5] SHEN-IUAN LIU, POKI CHEN, CHIN-YANG CHEN and JENN-GWO HWU.: "Analog Maximum, Median and Minimum circuit", IEEE International Symposium on Circuit and Systems', June 9-12, 1997, Hong Kong.
- [6] C. Toumazou, F.J. Lidgley, and D.G. Haigh, Analogue IC Design : the current-mode approach, Peter Peregrinus Ltd., Apirl, 1990.

# เรื่องเต็มการประชุมทางวิชาการ ครั้งที่ 40

มหาวิทยาลัยเกษตรศาสตร์

The Proceedings of 40<sup>th</sup> Kasetsart University Annual Conference

สาขาวิศวกรรมศาสตร์ (Engineering)

4-7 กุมภาพันธ์ 2545

ณ มหาวิทยาลัยเกษตรศาสตร์ วิทยาเขตบางเขน

จัดโดย

มหาวิทยาลัยเกษตรศาสตร์

ร่วมกับ

ทบวงมหาวิทยาลัย

กระทรวงเกษตรและสหกรณ์

กระทรวงวิทยาศาสตร์ เทคโนโลยีและสิ่งแวดล้อม

กระทรวงศึกษาธิการ

สำนักงานคณะกรรมการพัฒนาการเศรษฐกิจและสังคมแห่งชาติ

สำนักงานกองทุนสนับสนุนการวิจัย

สำนักงานคณะกรรมการวิจัยแห่งชาติ





## วงจรรหาค่าสูงสุดและต่ำสุดชนิด 2 อินพุตสำหรับสัญญาณกระแส

### Current mode two-input Max/Min circuit

อานนท์ ชาตชนะ<sup>1</sup> วรณดี เพชรณณีลีคำ<sup>1</sup> พรชัย หลายหลู่<sup>1</sup> และ วันชัย ธีวรุจา<sup>1</sup>

Anon Chatchanan<sup>1</sup> Wandee Petchmaneeelumka<sup>1</sup> Pounchai Laipasua<sup>1</sup> and Vanchai Riewruja<sup>1</sup>

#### บทคัดย่อ

บทความนี้ได้นำเสนอวงจรรหาค่าสูงสุดและต่ำสุดชนิด 2 อินพุตสำหรับสัญญาณกระแสโดยใช้เทคโนโลยีทรานซิสเตอร์แบบซีมอสที่มีโครงสร้างเป็นวงจรรายคลาส AB/B และวงจรสะท้อนกระแสเป็นหลัก โดยวงจรรหาค่าสูงสุดและต่ำสุดที่ได้นำเสนอไม่มีโครงสร้างที่ง่ายเหมาะสมที่จะนำมาสร้างเป็นวงจรรวม สามารถนำไปประยุกต์ใช้ในระบบที่เป็นเวลาจริงได้ มีประสิทธิภาพและความเร็วในการทำงานสูงตลอดจนให้ค่าความแม่นยำในการทำงานที่ดี การทดสอบสมรรถนะของวงจรรหาค่าสูงสุดและต่ำสุดที่ได้พัฒนาขึ้นจะทำการเลียนแบบการทำงานด้วยโปรแกรม PSPICE ผลการทดสอบของวงจรมายืนยันได้ว่าวงจรรที่ออกแบบสอดคล้องเป็นไปตามหลักการที่ได้นำเสนอ

#### ABSTRACT

A current mode two-input maximum (Max) and minimum (Min) circuit, using CMOS technology, is proposed in this paper. The proposed circuit, which comprises a MOS class AB/B configuration and current mirrors, is simple and suitable for monolithic integrated circuit. The performance of the circuit exhibits very sharp transfer characteristic and high accuracy. The proposed circuit achieves a high-speed operation and is suitable for real-time systems. The simulation results verified the performances of the circuit are agreed with the expected values.

#### คำนำ

วงจรรหาค่าสูงสุดและต่ำสุดของสัญญาณกระแสมีการประยุกต์ใช้งานอย่างกว้างขวางในด้านการประมวลผลสัญญาณทางอนาลอกรวมถึงการควบคุมแบบพีซี ซึ่งนำวงจรรหาค่าสูงสุดและต่ำสุดของสัญญาณมาใช้ในขั้นตอนการอินเทอร์เฟสแบบพีซี ซึ่งเป็นขั้นตอนที่ค่อนข้างยุ่งยากและซับซ้อน (M. J. Patter และ J. E. Long, 1994) ระบบควบคุมแบบพีซีมีการประยุกต์ใช้งานอย่างกว้างขวางในด้านอุตสาหกรรม การประมวลผลสัญญาณภาพ และอื่นๆ เป็นจำนวนมาก (H. J. Zimmermann, 1991) ในการประมวลผลสัญญาณทางด้านดิจิทัลมีข้อจำกัดอยู่หลายประการ อาทิเช่น ความเร็วในการประมวลผล การสูญเสียค่ากำลังงาน และระเบียบวิธีการออกแบบ ซึ่งข้อจำกัดดังกล่าวจะเกิดขึ้นน้อยมากสำหรับการประมวลผลสัญญาณโดยใช้อนาลอกพีซีสำหรับสัญญาณกระแส (B. Wilson, 1990)


1 อาจารย์ คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

2 นักศึกษาปริญญาโท Faculty of Engineering, King Mongkut's Institute of Technology Ladkrabang.



ตั้งนั้นวงจรหาค่าสูงสุดและต่ำสุดของสัญญาณกระแสจึงเป็นวงจรหนึ่งที่มีความสำคัญและได้มีการพัฒนาอย่างต่อเนื่องมาโดยตลอด ตัวอย่างหลักการที่สำคัญที่ได้มีการนำเสนอไว้ได้แก่ การใช้วงจรขยายโอทีเอ (T. Inoue และคณะ, 1991) หรือวงจรถ่ายพิกัดกระแสที่สอง (S.-I. Liu และคณะ, 1993) หรือใช้เทคโนโลยีทรานซิสเตอร์แบบซีมอส (I. Baturone และคณะ, 1994, C.-Y. Huang และคณะ, 1996) ซึ่งวงจรที่มีการพัฒนาขึ้นมาสามารถทำงานได้เฉพาะการหาค่าสูงสุดหรือต่ำสุดเพียงอย่างเดียวอย่างใดอย่างหนึ่งเท่านั้น ในบทความนี้จึงได้นำเสนอวงจรที่สามารถหาได้ทั้งค่าสูงสุดและค่าต่ำสุดของสัญญาณกระแสชนิด 2 อินพุต ในเวลาเดียวกัน ซึ่งเป็นวงจรที่มีโครงสร้างของวงจรถ่ายคลาส AB/B และวงจรถ่ายห้อนกระแสเป็นหลัก โดยใช้เทคโนโลยีทรานซิสเตอร์แบบซีมอสซึ่งเหมาะที่จะนำมาทำเป็นวงจรรวม โดยจากหลักการที่นำเสนอจะเลียนแบบการทำงานของวงจรด้วยโปรแกรม PSPICE ซึ่งผลจากการเลียนแบบการทำงานยืนยันได้ว่าวงจรมีความแม่นยำและความเร็วในการทำงานสูง

### ทฤษฎีและหลักการทำงานของวงจร



#### รูปที่ 1 โครงสร้างพื้นฐานของวงจรถ่ายคลาส AB/B โดยใช้มอสทรานซิสเตอร์

วงจรที่นำเสนอออกแบบโดยใช้เทคโนโลยีทรานซิสเตอร์แบบซีมอสที่ทำงานอยู่ในช่วงกระแสอิ่มตัวเป็นหลัก และกำหนดให้ทรานซิสเตอร์ทุกตัวมีความสมพงษ์กันทุกประการ ในรูปที่ 1 เป็นโครงสร้างพื้นฐานของวงจรถ่ายคลาส AB/B ประกอบด้วยทรานซิสเตอร์  $M_1$ ,  $M_2$ ,  $M_3$  และ  $M_4$  และแหล่งจ่ายกระแสไบอัส  $I_1$  การทำงานของวงจรสามารถอธิบายได้ดังนี้ เมื่อกระแสไบอัส  $I_1$  ไหลผ่านทรานซิสเตอร์  $M_2$  จะทำให้เกิดแรงดันตกคร่อมระหว่างขาเกตกับขาซอสของทรานซิสเตอร์  $M_2$  หรือ  $V_{GS2}$  เป็นค่าคงที่ค่าหนึ่ง สามารถเขียนเป็นสมการได้ดังนี้

$$V_{GS2} = V_{GS1} - V_{GS3} \quad (1)$$

เมื่อ  $V_{GS1}$  และ  $V_{GS3}$  เป็นแรงดันตกคร่อมระหว่างขาเกตกับขาซอสของ  $M_1$  และ  $M_3$  ตามลำดับ

ในกรณีที่ กระแสอินพุต  $i_{in}$  มีค่าเท่ากับศูนย์ วงจรจะทำงานในคลาส AB โดยที่แรงดันระหว่างขาเกตกับขาซอส  $V_{GS}$  จะทำให้ทรานซิสเตอร์  $M_1$  และ  $M_3$  ทำงานอยู่ในช่วงขอบนำกระแส ซึ่งจะทำให้เกิดกระแส drain  $i_{D1}$  และ  $i_{D3}$  ของทรานซิสเตอร์  $M_1$  และ  $M_3$  ตามลำดับ เป็นกระแสขนาดเล็กมีค่าเท่ากัน ดังนี้



$$I_{D1} = I_{D3} = \frac{I_n}{4} - \frac{V_i \sqrt{\beta I_n}}{2} + \frac{\beta V_i^2}{4} \tag{2}$$

เมื่อ  $V_i$  คือค่าแรงดันไฟฟ้าวิกฤต


$\beta = KW / 2L$  (ค่าพารามิเตอร์ของค่าความนำกระแสของมอสเฟต)

ในกรณีที่กระแสอินพุต  $I_n$  มีค่ามากกว่าศูนย์ ( $I_n > 0$ ) หรือกระแสอินพุต  $I_n$  มีค่าเป็นลบ จะทำงานเป็นวงจรขยายคลาสร B โดยกระแสอินพุต  $I_n$  จะไหลผ่านทรานซิสเตอร์  $M_3$  มีผลทำให้แรงดันที่ขาเกตกับขาซอส  $V_{GS3}$  มีค่าเพิ่มมากขึ้น จากสมการที่ (1) เนื่องจากแรงดันที่เกตกับซอส  $V_{GS3}$  เป็นค่าคงที่ผลของแรงดัน  $V_{GS3}$  ที่เพิ่มขึ้นนี้จะทำให้ปริมาณของแรงดัน  $V_{GS1}$  ที่ลดลง เมื่อ  $V_{GS3}$  ลดลง จะเป็นผลให้มอสเฟต  $M_1$  อยู่ในสภาวะไม่นำกระแส ดังนั้นกระแสเดรน  $I_{D1}$  ของทรานซิสเตอร์  $M_1$  จะมีค่าเท่ากับศูนย์ และกระแสเดรน  $I_{D3}$  ของทรานซิสเตอร์  $M_3$  จะมีค่าเท่ากับกระแส  $I_n$  เขียนเป็นสมการได้ดังนี้

$$I_{D1} = 0 \text{ และ } I_{D3} = I_n \text{ เมื่อ } I_n > 0 \tag{3}$$

ในทำนองเดียวกันถ้ากระแสอินพุต  $I_n$  น้อยกว่าศูนย์ ( $I_n < 0$ ) หรือกระแสอินพุต  $I_n$  มีค่าเป็นลบ จะทำงานเป็นวงจรขยายคลาสร B เช่นเดียวกัน แต่กระแสอินพุต  $I_n$  จะไหลผ่านทรานซิสเตอร์  $M_5$  และเป็นผลทำให้ทรานซิสเตอร์  $M_5$  อยู่ในสภาวะไม่นำกระแส ดังนั้นกระแสเดรน  $I_{D5}$  ของทรานซิสเตอร์  $M_5$  จะมีค่าเท่ากับศูนย์ และกระแสเดรน  $I_{D1}$  ของทรานซิสเตอร์  $M_1$  จะมีค่าเท่ากับกระแสอินพุต  $I_n$  เขียนเป็นสมการได้ดังนี้

$$I_{D1} = I_n \text{ และ } I_{D5} = 0 \text{ เมื่อ } I_n < 0 \tag{4}$$



รูปที่ 2 วงจรหาค่าสูงสุดและต่ำสุดชนิด 2 อินพุตสำหรับสัญญาณกระแส

รูปที่ 2 แสดงวงจรถูกหาค่าสูงสุดและต่ำสุดชนิด 2 อินพุตสำหรับกระแสซึ่งประกอบไปด้วยทรานซิสเตอร์  $M_1-M_9$  ( $CM_1$ ),  $M_5, M_6$  ( $CM_2$ ),  $M_7, M_8$  ( $CM_3$ ),  $M_9, M_{10}$  ( $CM_4$ ) ที่ถือเป็นวงจรสะท้อนกระแสมีอัตรา การส่งผ่านกระแสเท่ากับหนึ่ง ส่วนทรานซิสเตอร์  $M_{11}$  และ  $M_{14}$  จะทำหน้าที่ส่งผ่านกระแสจากขาเดรนไปยังขาซอส และยังทำหน้าที่กำหนดศักดาที่จุด  $IP_1$  และ  $IP_2$  ให้มีค่าใกล้เคียง  $V_{DD}/2$  ทรานซิสเตอร์  $M_1, M_3$  และ  $M_5, M_7$



ต่อรวมกันเป็นวงจรขยายคลาต AB/B ทำหน้าที่เป็นอิเล็กทรอนิกส์สวิทช์ การทำงานของวงจรรักษาค่าสูงสุดและต่ำสุดที่ได้ออกแบบสามารถอธิบายได้ดังนี้

พิจารณาที่โหนด  $IP_1$ ,  $IP_2$  และ A จะได้

$$i_{D13} = i_{n1} + I_2 \quad (5)$$

$$i_{D14} = i_{n2} + I_2 \quad (6)$$

$$i_{diff} = i_{D10} - i_{D2} = i_{n2} - i_{n1} \quad (7)$$

จากสมการที่ (7) ถ้ากระแส  $i_{n2} > i_{n1}$  กระแส  $i_{diff}$  จะไหลผ่านทรานซิสเตอร์  $M_7$  ทำให้เกิดกระแส  $i_{D7}$  ขึ้นในวงจร ในขณะที่ทรานซิสเตอร์  $M_{15}$  อยู่ในสภาวะไม่นำกระแส ในทำนองเดียวกันถ้าผลต่างระหว่างกระแสอินพุตทั้งสองมีค่าเป็นลบ ( $i_{diff} < 0$ ) ผลต่างกระแสอินพุตดังกล่าว จะไหลผ่านทรานซิสเตอร์  $M_{15}$  เป็นผลทำให้เกิดกระแส  $i_{D15}$  ในขณะที่ทรานซิสเตอร์  $M_7$  อยู่ในสภาวะไม่นำกระแส ดังนั้นสามารถเขียนสมการของกระแส  $i_{D7}$  และ  $i_{D15}$  ได้ดังนี้

$$i_{D7} = \begin{cases} i_{diff} & ; i_{n2} > i_{n1} \\ 0 & ; i_{n1} > i_{n2} \end{cases} \quad (8)$$

$$i_{D15} = \begin{cases} 0 & ; i_{n2} > i_{n1} \\ i_{diff} & ; i_{n1} > i_{n2} \end{cases} \quad (9)$$

วงจรสะท้อนกระแสแบบบวก  $CM_3$  และวงจรสะท้อนกระแสแบบลบ  $CM_5$  จะสะท้อนกระแส  $i_{D7}$  และ  $i_{D15}$  ไปยังโหนดที่ให้ค่าสูงสุด (B) และโหนดที่ให้ค่าต่ำสุด (C) ตามลำดับ โดยจะได้กระแสเอาต์พุตสูงสุด  $i_{max}$  และต่ำสุด  $i_{min}$  ดังนี้

$$i_{max} = i_{D7} + i_{n1} \quad (10)$$

$$i_{min} = i_{n1} - i_{D15} \quad (11)$$

ถ้าแทนค่าจากสมการที่ (9) และ (10) ลงสมการที่ (10) และ (11) ตามลำดับ จะสามารถจัดรูปสมการของค่ากระแส  $i_{max}$  และ  $i_{min}$  ได้ว่า

$$i_{max} = \begin{cases} i_{n2} & ; i_{n2} > i_{n1} \\ i_{n1} & ; i_{n1} > i_{n2} \end{cases} \quad (12)$$

$$i_{min} = \begin{cases} i_{n1} & ; i_{n2} > i_{n1} \\ i_{n2} & ; i_{n1} > i_{n2} \end{cases} \quad (13)$$

ถ้ากระแส  $i_{n2} = i_{n1}$  จะได้  $i_{max} = i_{min} = i_{n1}$

ความผิดพลาดของวงจรที่ได้พัฒนาขึ้นสามารถพิจารณาได้จากวงจรสะท้อนกระแสเป็นหลัก โดยที่วงจรสะท้อนกระแสที่ใช้ในการออกแบบจะเป็นวงจรสะท้อนกระแสแบบพื้นฐานที่มีอัตราการส่งผ่านเท่ากับหนึ่งโดยสามารถแยกพิจารณาเป็น 2 กรณีได้ดังนี้



1. กรณีที่กระแส  $i_{n2} > i_{n1}$  จะได้ค่าผิดพลาดของ  $\mathcal{E}_{\min}$  และ  $\mathcal{E}_{\max}$  ดังนี้

$$\mathcal{E}_{\min} = \left( \frac{|g_{m1} - g_{m4}|}{g_{m1}} \right) (i_{n1} + I_2) \quad (16)$$

และ

$$\mathcal{E}_{\max} = \left[ \left( \frac{\Delta g_{m5}}{g_{m5}} - \frac{\Delta g_{m9}}{g_{m9}} \right) (i_{n2} + I_2) \right] - \left[ \left( \frac{|g_{m1} - g_{m3}|}{g_{m1}} \right) - \left( \frac{g_{m1} - g_{m2}}{g_{m1}} \right) \right] (i_{n1} + I_2) \quad (17)$$

2. กรณีที่กระแส  $i_{n2} < i_{n1}$  จะได้ ค่าผิดพลาดของ  $\mathcal{E}_{\min}$  และ  $\mathcal{E}_{\max}$  ดังนี้

$$\mathcal{E}_{\min} = \left[ \left( \frac{\Delta g_{m5}}{g_{m5}} - \frac{\Delta g_{m9}}{g_{m9}} \right) (i_{n2} + I_2) \right] + \left[ \left( \frac{|g_{m1} - g_{m2}|}{g_{m1}} \right) - \left( \frac{g_{m1} - g_{m4}}{g_{m1}} \right) \right] (i_{n1} + I_2) \quad (18)$$


และ

$$\mathcal{E}_{\max} = \left( \frac{|g_{m1} - g_{m3}|}{g_{m1}} \right) (i_{n1} + I_2) \quad (19)$$


เมื่อ  $g_m$  คืออัตราขยายความนำของทรานซิสเตอร์  $M_i$ ,  $\Delta g_m$  คือค่าความแตกต่างระหว่างอัตราขยายความนำของทรานซิสเตอร์  $M$  และ  $M_i$ , ซึ่งค่า  $\Delta g_m$  จะมีค่าที่น้อยมากเป็นผลให้ค่าผิดพลาดนี้มีค่าที่น้อยด้วยเช่นกัน

#### การทดสอบสมรรถนะของวงจร


การทดสอบสมรรถนะของวงจรถ้าสูงสุดและต่ำสุดชนิด 2 อินพุตที่ได้นำเสนอในบทความนี้ ได้ทำการเลียนแบบการทำงานด้วยโปรแกรม PSPICE โดยใช้เทคโนโลยี BSIM 0.7 โมครอน เพื่อให้ได้ค่าความนำ  $g_m$  ที่มีค่าสูงและประสิทธิภาพการทำงานของวงจรถูกต้องตามหลักการที่กล่าวไว้ข้างต้น จึงกำหนดให้อัตราส่วนระหว่างความกว้างต่อความยาวของแชนแนลของตัวอุปกรณ์ หรือ W/L เป็น  $20\mu\text{m}/1\mu\text{m}$  ส่วนกระแสไบอัส  $I_1$  และ  $I_2$  มีค่าเป็น  $50\mu\text{A}$  และนอกจากนั้นกำหนดให้  $V_{DD}=5\text{V}$  ผลการเลียนแบบการทำงานของวงจรถูกแสดงใน รูปที่ 3 เป็นผลที่ได้จากการป้อนกระแสอินพุต  $i_{n1}$  และ  $i_{n2}$  เป็นสัญญาณไซน์ที่มีความถี่  $10\text{kHz}$  และแอมพลิจูดขนาด  $20\mu\text{A}$  โดยสัญญาณอินพุตทั้งสองมีมุมเฟสต่างกัน  $45^\circ$  รูปที่ 4 เป็นผลตอบสนองทางความถี่ของวงจร ส่วนในรูปที่ 5 เป็นผลที่ได้จากการป้อนกระแสอินพุต  $i_{n1}$  และ  $i_{n2}$  เป็นสัญญาณรูปสามเหลี่ยม ที่มีแอมพลิจูดขนาด  $20\mu\text{A}$  และช่วงคาบของสัญญาณเป็น  $1\text{ms}$



(ก)



(ข)




(ค)

รูปที่ 3 ผลการเปลี่ยนแปลงการทำงานของวงจรที่ได้พัฒนาขึ้น


(ก) สัญญาณอินพุตที่เป็นสัญญาณไซน์ ความถี่ 10kHz แอมพลิจูดขนาด 20µA

(ข) ค่ากระแสเอาต์พุตที่มีค่าสูงสุด

(ค) ค่ากระแสเอาต์พุตที่มีค่าต่ำสุด



(ก)




(ข)


รูปที่ 4 ผลตอบสนองทางความถี่ของวงจร

(ก) กระแสเอาต์พุตที่มีค่าสูงสุด


(ข) กระแสเอาต์พุตที่มีค่าต่ำสุด



(ก)



(ข)



(ค)

รูปที่ 5 ผลการเขียนแบบการทำงานของวงจรที่ได้พัฒนาขึ้น

(ก) สัญญาณอินพุตที่เป็นรูปสามเหลี่ยมแอมป์ลิจูด  $20\mu\text{A}$  และช่วงคาบของสัญญาณ  $1\text{ms}$

(ข) ค่ากระแสเอาต์พุตที่มีค่าสูงสุด

(ค) ค่ากระแสเอาต์พุตที่มีค่าต่ำสุด



### สรุป

วงจรรักษาค่าสูงสุดและต่ำสุดชนิด 2 อินพุตสำหรับสัญญาณกระแสที่ได้นำเสนอในบทความนี้ ออกแบบโดยใช้เทคโนโลยีทรานซิสเตอร์แบบซีมอสที่มีโครงสร้างของวงจรรายคลาส AB/B และวงจรถะท้อนกระแสเป็นหลัก โดยวงจรถื่อนำเสนอนี้สามารถให้ค่าความแม่นยำในการทำงานที่ดี มีความเร็วในการทำงานสูง จากการทดสอบสมรรถนะของวงจรถื่อนำเสนอนี้ขึ้นโดยการเลียนแบบการทำงานด้วยโปรแกรม PSPICE สามารถยืนยันได้ว่าวงจรถื่อนำเสนอออกแบบสอดคล้องตามหลักการที่ได้นำเสนอ

### กิตติกรรมประกาศ

ขอขอบคุณสำนักงานพัฒนาวิทยาศาสตร์และเทคโนโลยีแห่งชาติ (สวทช) ภายใต้โครงการส่งเสริมวิชาชีพนักวิจัย ประเภทรางวัลพัฒนาวิชาชีพนักวิจัย และศูนย์เทคโนโลยีอิเล็กทรอนิกส์และคอมพิวเตอร์แห่งชาติภายใต้โครงการการออกแบบวงจรรวมขนาดใหญ่มาก ที่ได้ให้ทุนและเครื่องมือสนับสนุนในการทำวิจัย

### เอกสารอ้างอิง

- M. J. Patter and J. E. Long. 1994. Synthesis of current mode building blocks for fuzzy logic control circuit. Proceedings of the ISCAS'94 International Symposium on Circuit and Systems. 283-286.
- H. J. Zimmermann. 1991. Fuzzy Set Theory and to applications. Kluwer Academic Publishes.
- B. Wilson. 1990. Recent developments in current conveyors and current-mode circuits. IEE Proc. G. 137 : 63-67.
- T. Inoue, F. Ueno, T. Motomura, O. Setoguchi, and R. Matosuo. 1991. New High-speed analogue max and min circuits using OTA-based bounded-difference operations. Electronics Letter. 27 : 1034-1035.
- S. -I. Liu, Y. -S. Hwang, and J. -H. Tsay. 1993. CCI-based fuzzy membership function and max/min circuits. Electronics Letter. 29 : 116-118.
- I. Baturone, J. L. Huertas, A. Barriga, and S. Sanchez-Solano. 1994. Current-mode multiple-input Max circuit. Electronics Letter. 30 : 678-680.
- C. -Y. Huang, C. -J. Wang, and B. -D. Liu. 1996. Modular current-mode multiple input minimum circuit for fuzzy logic controllers. Electronics Letter. 32 : 1067-1069.

## ประวัติผู้เขียน

นางสาววรรณดี เพชรมณีล้ำค่า เกิดเมื่อวันที่ 25 สิงหาคม พ.ศ. 2520 ที่จังหวัดระยอง สำเร็จการศึกษาในระดับปริญญาตรี หลักสูตรวิทยาศาสตร์บัณฑิต สาขาฟิสิกส์ประยุกต์ คณะวิทยาศาสตร์ จากสถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบังในปีการศึกษา 2542 และในปีการศึกษา 2543 ได้เข้าศึกษาต่อในระดับปริญญาโท หลักสูตรวิศวกรรมศาสตรมหาบัณฑิต สาขาวิศวกรรมระบบควบคุม คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง จนถึงปัจจุบัน