

วงจรมอดูเลตสัญญาณแถบความถี่ผ่านแบบซิกมา-เดลต้า
อันดับที่ 8 ที่ใช้กำลังงานต่ำ

A LOW-POWER EIGHTH-ORDER BANDPASS
SIGMA-DELTA MODULATOR

สิทธินพงษ์ วงษ์น้ำคำ

SITTHIPONG WONGNAMKUM

วิทยานิพนธ์นี้เป็นส่วนหนึ่งของงานวิจัยที่สนับสนุนโดยทุนวิจัยจากกรมวิทยาศาสตร์และเทคโนโลยี

มหาวิทยาลัยเทคโนโลยีพระจอมเกล้าธนบุรี

บัณฑิตวิทยาลัย


สถาบันเทคโนโลยีนานาชาติสิรินธร มหาวิทยาลัยเทคโนโลยีพระจอมเกล้าธนบุรี

พ.ศ. 2549

ISBN 974-15-2160-8

วงจรมอดูเลทสัญญาณแถบความถี่ผ่านแบบซิกม่าเดลต้า
อันดับที่ 8 ที่ใช้กำลังงานต่ำ

A LOW-POWER EIGHTH-ORDER BANDPASS
SIGMA-DELTA MODULATOR



สิทธิพงษ์ วงศ์นำคำ

SITTHIPONG WONGNAMKUM

เลขหมู่.....
เลขทะเบียน..... **63288**
วัน,เดือน,ปี... **25 ส.ค. 2549**

.b.....
.i.....

วิทยานิพนธ์นี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรปริญญาวิศวกรรมศาสตรมหาบัณฑิต

สาขาวิชาวิศวกรรมอิเล็กทรอนิกส์

บัณฑิตวิทยาลัย

สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

พ.ศ.2549

ISBN 974-15-2130-8

**A LOW-POWER EIGHTH-ORDER BANDPASS
SIGMA-DELTA MODULATOR**

SITTHIPONG WONGNAMKUM

**A THESIS SUBMITTED IN PARTIAL FULFILLMENT
OF THE REQUIREMENT FOR THE DEGREE OF
MASTER OF ENGINEERING IN ELECTRONICS ENGINEERING
SCHOOL OF GRADUATE STUDIES
KING MONGKUT'S INSTITUTE OF TECHNOLOGY LADKRABANG**

2006

ISBN 974-15-2130-8

COPYRIGHT 2006

SCHOOL OF GRADUATE STUDIES

KING MONGKUT'S INSTITUTE OF TECHNOLOGY LADKRABANG

บัณฑิตวิทยาลัย
สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง
ใบรับรองวิทยานิพนธ์

หัวข้อวิทยานิพนธ์ วงจรมอดูเลตสัญญาณแถบความถี่ผ่านแบบซิกม่าเดลต้าอันดับที่ 8 ที่ใช้กำลังงานต่ำ
A LOW-POWER EIGHTH-ORDER BANDPASS SIGMA-DELTA
MODULATOR


นักศึกษา นายสิทธิพงษ์ วงศ์น้ำคำ

รหัสประจำตัว 45061132

ปริญญา วิศวกรรมศาสตรมหาบัณฑิต

สาขาวิชา วิศวกรรมอิเล็กทรอนิกส์

อาจารย์ผู้ควบคุมวิทยานิพนธ์ รศ.ดร.อภิวัฒน์ ธนชยานนท์

คณะกรรมการสอบวิทยานิพนธ์		ลายมือชื่อ
ศ.ดร.วัลลภ	สุระกำพลธร	
ดร.กสิน	วิเชียรชม	
ผศ.ประภากร	สุวรรณะ	
รศ.ดร.อภิวัฒน์	ธนชยานนท์	

วัน/เดือน/ปี ที่สอบ 19 ธันวาคม 2548 เวลา 14.15-16.15 น.

สถานที่สอบ ณ อาคาร 12 ชั้น ชั้น 4 (ห้อง E12-403)

บัณฑิตวิทยาลัยรับรองแล้ว

(ผศ.ดร.จารุวัตร เจริญสุข)
คณบดีบัณฑิตวิทยาลัย

วันที่... ๑๗เดือน... ธันวาคม ๒๕๔๘พ.ศ. ๒๕๔๙...

หัวข้อวิทยานิพนธ์	วงจรมอดูเลตสัญญาณแถบความถี่ผ่านแบบซิกม่าเดลต้าอันดับที่ 8 ที่ใช้กำลังงานต่ำ
นักศึกษา	นายสิทธิพงษ์ วงศ์น้ำคำ
รหัสนักศึกษา	45061132
ปริญญา	วิศวกรรมศาสตรมหาบัณฑิต
สาขาวิชา	วิศวกรรมอิเล็กทรอนิกส์
พ.ศ.	2549
อาจารย์ผู้ควบคุมวิทยานิพนธ์	รศ.ดร.อภิรักษ์ ธนชยานนท์

บทคัดย่อ

วิทยานิพนธ์ฉบับนี้ได้นำเสนอเกี่ยวกับ การออกแบบวงจรมอดูเลตสัญญาณแถบความถี่ผ่านแบบซิกมาเดลต้าอันดับที่ 8 ที่ใช้กำลังงานต่ำ ซึ่งเป็นวงจรแปลงสัญญาณแอนะล็อกเป็นดิจิทัลที่ทำงานในย่านความถี่กลาง ใช้ในเครื่องรับสัญญาณคลื่นวิทยุที่ประมวลผลสัญญาณย่านความถี่กลางด้วยวงจรดิจิทัล โดยการออกแบบวงจรมอดูเลตสัญญาณแถบความถี่ผ่านแบบซิกมาเดลต้า จะใช้เทคนิคการประมวลผลสัญญาณด้วยวงจรไม่ต่อเนื่องทางเวลา และเทคนิคการเพิ่มอัตราสุ่มสองเท่า ซึ่งประกอบด้วยวงจรเรโซเนเตอร์ วงจรเปรียบเทียบแรงดัน และวงจรป้อนกลับสัญญาณดิจิทัล เชื่อมต่อกันด้วยวงรอบการป้อนกลับแบบลบ โดยในการออกแบบวงจรมอดูเลตดังกล่าวใช้เทคโนโลยีซีมอส 0.35 ไมโครเมตร ทำงานด้วยแหล่งจ่ายแรงดัน 1.5 โวลต์ และใช้โปรแกรม Spectre Cadence ในการจำลองการทำงาน

Thesis Title	A low-power eighth-order bandpass sigma-delta modulator.
Student	Mr.Sitthipong Wongnamkum
Student ID.	45061132
Degree	Master degree
Programme	Electronics engineering
Year	2006
Thesis Advisor	Assoc. Prof. Dr.Apinunt Thanachayanont

ABSTRACT

This thesis describes the design of a low-power eighth-order bandpass sigma-delta modulator for analog to digital conversion in a digital-IF receiver. The modulator comprises switched-capacitor resonators, dynamic latch comparator and digital to analog converter connected in a negative-feedback loop. The bandpass sigma-delta modulator is implemented with discrete time circuits and double sampling technique in a 0.35 μm CMOS technology. It works at 1.5 volts of supply voltage and was simulated by Spectre Cadence.

กิตติกรรมประกาศ

วิทยานิพนธ์ฉบับนี้สำเร็จได้ด้วยความกรุณาจากท่านอาจารย์ที่ปรึกษา รศ.ดร.อภิรักษ์ รัตนชยานนท์ ที่ให้ความช่วยเหลือและแนวความคิดเกี่ยวกับงานวิจัย ตลอดจนให้ความรู้และประสบการณ์ในการออกแบบวงจรรวมแก๊พเข้า

ขอขอบคุณ โครงการวิจัยและพัฒนาระบบโทรคมนาคมสำหรับโทรศัพท์เคลื่อนที่รุ่นที่ 3 ของสำนักงานพัฒนาวิทยาศาสตร์และเทคโนโลยีแห่งชาติ ศูนย์เทคโนโลยีอิเล็กทรอนิกส์และคอมพิวเตอร์แห่งชาติ (NECTEC) ที่ให้เงินทุนสนับสนุนการทำงานวิจัย

ขอขอบคุณ สำนักวิจัยการสื่อสารและเทคโนโลยีสารสนเทศ (ReCCIT) ที่ให้ความช่วยเหลือเกี่ยวกับเครื่องมือ และเงินทุนสนับสนุนการทำงานวิจัย

ขอขอบคุณ บัณฑิตวิทยาลัยสถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง ที่ให้เงินทุนสนับสนุนการทำวิทยานิพนธ์

ขอขอบคุณ พี่ๆ และน้องๆ ภายในห้องปฏิบัติการไมโครอิเล็กทรอนิกส์ ที่ให้ประสบการณ์และความสนุกสนานตลอดระยะเวลาการทำงานวิจัย

และสุดท้ายนี้ข้าพเจ้าขอขอบพระคุณ บิดา มารดา และผู้อุปการะข้าพเจ้าอย่างสูงยิ่ง

สำหรับคุณความดีอันใดที่เกิดจากวิทยานิพนธ์ฉบับนี้ ข้าพเจ้าขอมอบให้กับผู้มีพระคุณทุกท่าน

สิทธิพงษ์ วงศ์น้ำคำ

สารบัญ

หน้า

บทคัดย่อภาษาไทย	I
บทคัดย่อภาษาอังกฤษ	II
กิตติกรรมประกาศ	III
สารบัญ	IV
สารบัญตาราง	VIII
สารบัญรูป	IX
บทที่ 1 บทนำ	1
1.1 ความเป็นมาและความสำคัญของปัญหา	1
1.2 ความมุ่งหมายและวัตถุประสงค์ของการศึกษา	2
1.3 สมมติฐานของการศึกษา	2
1.4 ทฤษฎีหรือแนวความคิดที่ใช้ในการวิจัย	2
1.5 ขอบเขตการวิจัย	3
1.6 ขั้นตอนของการศึกษา	3
บทที่ 2 วงจรมอดูเลตสัญญาณซิกมาเดลตา	4
2.1 บทนำ	4
2.2 สัญญาณรบกวนในวงจรแปลงสัญญาณแอนะล็อกเป็นดิจิทัล	4
2.3 คุณสมบัติสัญญาณรบกวนในวงจรมอดูเลตสัญญาณซิกมาเดลตา	10
2.3.1 วงจรมอดูเลตสัญญาณซิกมาเดลตาแบบผ่านความถี่ต่ำ (Low-pass sigma-delta modulator)	12
2.3.2 วงจรมอดูเลตสัญญาณซิกมาเดลตาแบบผ่านแถบความถี่ (Band-pass sigma-delta modulator)	15
2.4 วงจรมอดูเลตสัญญาณซิกมาเดลตาอันดับสูง (High-order sigma-delta modulator)	18
2.4.1 โครงสร้างแบบภาคเดียว (Single-stage architecture)	19
2.4.2 โครงสร้างแบบหลายภาค (Multi-stage architecture)	20
2.5 วงจรมอดูเลตสัญญาณซิกมาเดลตากับการจัดระดับสัญญาณภายในหลายบิต	22
2.6 เสถียรภาพของวงจรมอดูเลตสัญญาณซิกมาเดลตา	23

สารบัญ (ต่อ)

	หน้า
บทที่ 3 วงจรมอดูเลตสัญญาณซิกมาเดลตาแบบผ่านแถบความถี่อันดับที่ 8	26
3.1 การกำหนดคุณสมบัติของวงจรมอดูเลตสัญญาณซิกมาเดลตา แบบผ่านแถบความถี่	26
3.2 การออกแบบวงจรมอดูเลตสัญญาณซิกมาเดลตาแบบผ่านแถบความถี่อันดับสูง กับฟังก์ชันการส่งผ่านสัญญาณรบกวนแบบเซบีเชิงผกผัน	30
3.2.1 การเปลี่ยนรูปวงจรมอดูเลตสัญญาณซิกมาเดลตา แบบผ่านความถี่ต่ำ	30
3.2.2 การกำหนดค่าสัมประสิทธิ์ของวงจรมอดูเลตสัญญาณซิกมาเดลตา แบบผ่านแถบความถี่อันดับที่ 8	35
3.3 ความไม่เป็นอุดมคติของวงจรมอดูเลตสัญญาณซิกมาเดลตา	37
3.3.1 สัญญาณรบกวนในวงจรสวิตช์ตัวเก็บประจุ	38
3.3.1.1 สัญญาณรบกวนเชิงความร้อน	38
3.3.1.2 สัญญาณรบกวนจากวงจรขยาย	43
3.3.2 ความไม่เข้าคู่กันของวงจรสอดแทรกทางเวลา	45
3.3.3 ความไม่เป็นเชิงเส้นของค่าคงตัวเวลา	47
บทที่ 4 วงจรเรโซเนเตอร์และการออกแบบวงจรส่วนต่าง ๆ	49
4.1 วงจรเรโซเนเตอร์แบบสวิตช์ตัวเก็บประจุ	49
4.1.1 วงจรเรโซเนเตอร์แบบฟอร์เวิร์ทลูเลอร์ (FE)	49
4.1.2 วงจรเรโซเนเตอร์แบบวงจรอินทิเกรตไม่สูญเสีย (LDI)	50
4.1.3 วงจรเรโซเนเตอร์แบบทูลีเลย์ลูป (TDL)	51
4.2 วงจรขยายสัญญาณคลาสเอบี	59
4.3 วงจรเปรียบเทียบแรงดัน	64
4.4 วงจรบัฟเฟอร์แรงดันอ้างอิง	66
4.5 แอนะล็อกสวิตช์	69
4.6 วงจรกำเนิดสัญญาณนาฬิกา	72

สารบัญ (ต่อ)

หน้า

บทที่ 5 การจำลองการทำงานวงจรมอดูเลตสัญญาณซิกมาเดลตา	
แบบผ่านแถบความถี่อันดับที่ 8	73
5.1 การออกแบบวงจรมอดูเลตสัญญาณซิกมาเดลตาแบบผ่านแถบความถี่	
อันดับที่ 8	74
5.1.1 การปรับปรุงโครงสร้างของวงจรมอดูเลตสัญญาณซิกมาเดลตา	74
5.1.2 การกำหนดค่าตัวเก็บประจุการสุ่มสัญญาณ	77
5.1.3 เทคนิคการออกแบบวงจรด้วยแรงดันแหล่งจ่ายต่ำ	79
5.1.3.1 วงจรเปลี่ยนระดับสัญญาณแบบไดนามิก	79
5.1.3.2 การชดเชยระดับแรงดันร่วม	79
5.1.4 การกำหนดขนาดทรานซิสเตอร์สวิทช์	80
5.1.5 วงจรกำเนิดสัญญาณนาฬิกา	81
5.2 ผลการจำลองการทำงาน	82
บทที่ 6 สรุปผลการวิจัย และข้อเสนอแนะ	85
6.1 สรุปผลการวิจัย	85
6.2 ข้อเสนอแนะ	85
เอกสารอ้างอิง	87
ภาคผนวก ก การคำนวณหาค่าอัตราส่วนกำลังงานสัญญาณอินพุตต่อกำลังงานสัญญาณรบกวน	
(SNR) ของวงจรมอดูเลตสัญญาณซิกมาเดลตาแบบผ่านแถบความถี่อันดับที่ 2	93
ภาคผนวก ข การคำนวณหาค่าแรงดันผิดพลาดจากการสุ่มสัญญาณคลื่นไซน์	96
ภาคผนวก ค การคำนวณหาค่าความนำเอาที่พุทของวงจรขยายสัญญาณ	99
ภาคผนวก ง การคำนวณหาฟังก์ชันการส่งผ่านสัญญาณของวงจรบัพเฟอร์แรงดัน	102
ภาคผนวก จ การคำนวณหาขนาดทรานซิสเตอร์สวิทช์สำหรับภาคการสุ่ม	
สัญญาณอินพุตคงที่	105
ภาคผนวก ฉ การเปรียบเทียบคุณสมบัติวงจรมอดูเลตสัญญาณซิกมาเดลตา	
แบบผ่านแถบความถี่	108

สารบัญ (ต่อ)

	หน้า
ภาคผนวก ข ผลงานวิจัยที่ได้รับการตีพิมพ์	114
ประวัติผู้เขียน	129

สารบัญตาราง

ตารางที่	หน้า
2.1 การเปรียบเทียบคุณสมบัติของวงจรมอดูเลตสัญญาณซิกมาเดลตาอันดับสูง	22
3.1 คุณสมบัติของวงจรมอดูเลตสัญญาณซิกมาเดลตาแบบผ่านแถบความถี่	30
3.2 ค่าสัมประสิทธิ์ของวงจรมอดูเลตสัญญาณซิกมาเดลตาแบบผ่านแถบความถี่อันดับที่ 8	36
3.3 ค่าเฉลี่ยการลดทอนสัญญาณรบกวนเชิงความร้อน	41
3.4 ค่าอัตราส่วนการสเกลขนาดสัญญาณในแต่ละภาค	45
4.1 การเปรียบเทียบตัวแปรประสิทธิภาพของวงจรรเรโซเนเตอร์แบบสวิทช์ตัวเก็บประจุ	55
4.2 คุณสมบัติวงจรรขยายสัญญาณผลต่างแบบเต็ม	62
4.3 อัตราส่วนขนาดทรานซิสเตอร์ และการไปอัส	62
5.1 คุณสมบัติวงจรมอดูเลตสัญญาณซิกมาเดลตาแบบผ่านแถบความถี่อันดับที่ 8	73
5.2 ค่าสัมประสิทธิ์ของวงจรมอดูเลตสัญญาณซิกมาเดลตาแบบผ่านแถบความถี่อันดับที่ 8	75
5.3 ค่าอัตราส่วนการสเกลขนาดสัญญาณในแต่ละภาค	75
5.4 ค่าตัวเก็บประจุการสุ่มสัญญาณของวงจรรเรโซเนเตอร์แบบสวิทช์ตัวเก็บประจุ	78
5.5 ขนาดทรานซิสเตอร์สวิทช์	80
5.5 (ต่อ) ขนาดทรานซิสเตอร์สวิทช์	81
5.6 สรุปผลการคำนวณค่าประสิทธิภาพของวงจรมอดูเลตสัญญาณซิกมาเดลตา	84
ฉ.1 การเปรียบเทียบคุณสมบัติของวงจรมอดูเลตสัญญาณซิกมาเดลตาแบบผ่านแถบความถี่	111
ฉ.1 (ต่อ) การเปรียบเทียบคุณสมบัติของวงจรมอดูเลตสัญญาณซิกมาเดลตา แบบผ่านแถบความถี่	112
ฉ.1 (ต่อ) การเปรียบเทียบคุณสมบัติของวงจรมอดูเลตสัญญาณซิกมาเดลตา แบบผ่านแถบความถี่	113

สารบัญรูป

รูปที่	หน้า
1.1 ภาครับสัญญาณแบบความถี่กลางดิจิทัล (Digital-IF receivers)	1
2.1 ระบบการประมวลผลสัญญาณด้วยวงจรดิจิทัล	4
2.2 กราฟการส่งผ่านสัญญาณอินพุตของการแปลงสัญญาณแอนะล็อกเป็นดิจิทัล	5
2.3 กราฟการส่งผ่านค่าความคลาดเคลื่อนจากการจัดระดับสัญญาณ	6
2.4 ฟังก์ชันความหนาแน่นการกระจายตัวของความน่าจะเป็นของค่าความคลาดเคลื่อน (V_q)	7
2.5 กราฟความหนาแน่นกำลังงานขององค์ประกอบความถี่สัญญาณรบกวน ในวงจรแปลงสัญญาณแอนะล็อกเป็นดิจิทัล	7
2.6 ระบบวงจรแปลงสัญญาณแอนะล็อกเป็นดิจิทัลแบบทั่วไป	8
2.7 ผลตอบสนองทางความถี่ของวงจรกรองสัญญาณแบบดิจิทัล	9
2.8 การกระจายกำลังงานสัญญาณรบกวนในระนาบความถี่	10
2.9 ระบบวงจรแปลงสัญญาณแอนะล็อกเป็นดิจิทัลแบบซิกมาเดลตา	10
2.10 วงจรมอดูเลตสัญญาณซิกมาเดลตา (Sigma-delta modulator)	11
2.11 แบบจำลองเชิงเส้นของวงจรมอดูเลตสัญญาณซิกมาเดลตา	12
2.12 ก) วงจรมอดูเลตสัญญาณซิกมาเดลตาแบบผ่านความถี่ต่ำ ข) วงจรมอดูเลตสัญญาณซิกมาเดลตาแบบผ่านความถี่ต่ำอันดับที่ 1	13
2.13 ผลตอบสนองทางความถี่ของฟังก์ชันการส่งผ่านสัญญาณ	14
2.14 ผลตอบสนองทางเวลาสัญญาณลาดเอียงของวงจรมอดูเลตสัญญาณซิกมาเดลตา แบบผ่านความถี่ต่ำอันดับที่ 1	15
2.15 ก) วงจรมอดูเลตสัญญาณซิกมาเดลตาแบบผ่านแถบความถี่ ข) วงจรมอดูเลตสัญญาณซิกมาเดลตาแบบผ่านแถบความถี่อันดับที่ 2	16
2.16 ผลตอบสนองทางความถี่ของฟังก์ชันการส่งผ่านสัญญาณ	17
2.17 ขนาดการลดทอนสัญญาณรบกวนของวงจรมอดูเลตสัญญาณซิกมาเดลตาอันดับสูง	19
2.18 วงจรมอดูเลตสัญญาณซิกมาเดลตาอันดับสูงแบบภาคเดียว	20
2.19 วงจรมอดูเลตสัญญาณซิกมาเดลตาแบบหลายภาคอันดับที่ 3	21
2.20 แบบจำลองความไม่เป็นเชิงเส้นของวงจรมอดูเลตสัญญาณซิกมาเดลตาแบบหลายบิต	23
2.21 แบบจำลองเชิงเส้นทั่วไปของวงจรมอดูเลตสัญญาณซิกมาเดลตา	24
2.22 ความไม่แน่นอนทางเฟสของวงจรจัดระดับสัญญาณแบบไม่ต่อเนื่องทางเวลา	25
2.23 แบบจำลองเสถียรภาพของวงจรมอดูเลตสัญญาณซิกมาเดลตา	25

สารบัญรูป (ต่อ)

รูปที่	หน้า
3.1 ขนาดฟังก์ชันการส่งผ่านกำลังงานสัญญาณรบกวนของวงจรมอดูเลตสัญญาณซิกมาเดลตาแบบผ่านแถบความถี่อันดับสูง	27
3.2 ค่าอัตราส่วนกำลังงานสัญญาณอินพุตต่อกำลังงานสัญญาณรบกวนของวงจรมอดูเลตสัญญาณซิกมาเดลตาที่มีบิดการจัดระดับสัญญาณภายในเท่ากับ 1 ($B=1$)	29
3.3 การเลื่อนค่าความถี่กลาง (ω_0) ของฟังก์ชันการส่งผ่านสัญญาณรบกวนในระนาบแซด	31
3.4 วงจรมอดูเลตสัญญาณซิกมาเดลตาแบบผ่านความถี่ต่ำอันดับที่ N ภาคเดียว	32
3.5 วงจรเรโซเนเตอร์แบบวงจรถิเรคไม่สูญเสีย (LDI)	32
3.6 ผลตอบสนองทางความถี่ของวงจรถิเรคกับอัตราการป้อนกลับแบบลบ (g)	33
3.7 วงจรมอดูเลตสัญญาณซิกมาเดลตาแบบผ่านความถี่ต่ำอันดับที่ 4	34
3.8 วงจรมอดูเลตสัญญาณซิกมาเดลตาแบบผ่านแถบความถี่อันดับที่ 8	35
3.9 ฟังก์ชันการส่งผ่านสัญญาณรบกวนกับค่า H_{inf}	35
3.10 ตำแหน่งโพลและซีโรของฟังก์ชันการส่งผ่านสัญญาณรบกวน ดังรูปที่ 3.9	36
3.11 แบบจำลองวงจรมอดูเลตสัญญาณซิกมาเดลตาแบบผ่านแถบความถี่	37
3.12 ผลตอบสนองทางความถี่ของวงจรรองวงรอบ (G) และฟังก์ชันการส่งผ่านสัญญาณรบกวน : (NTF)	37
3.13 ก) แบบจำลองภาคการสุ่มสัญญาณอินพุต ข) แบบจำลองการส่งผ่านสัญญาณรบกวนเชิงความร้อน	39
3.14 แบบจำลองสัญญาณรบกวนของวงจรมอดูเลตสัญญาณซิกมาเดลตา	40
3.15 ก) ขนาดฟังก์ชันการส่งผ่านสัญญาณรบกวนเชิงความร้อนภาคที่สาม ข) ขนาดฟังก์ชันการส่งผ่านสัญญาณรบกวนเชิงความร้อนภาคที่สี่	41
3.16 ค่าบรรทัดฐานขนาดสัญญาณรบกวนเชิงความร้อนเฉลี่ยที่ภาคเอาต์พุต	42
3.17 เทคนิคการสเกลขนาดสัญญาณกับวงจรมอดูเลตสัญญาณซิกมาเดลตาแบบผ่านแถบความถี่อันดับที่ 8	43
3.18 แบบจำลองการส่งผ่านสัญญาณรบกวนจากวงจรขยายสัญญาณ	44
3.19 ผลการสเกลขนาดสัญญาณของวงจรมอดูเลตสัญญาณซิกมาเดลตา	45
3.20 เทคนิคการสอดแทรกทางเวลากับการแปลงสัญญาณแอนะล็อกเป็นดิจิทัล	46
3.21 เทคนิคการสุ่มสัญญาณแบบสวิทช์ร่วม (Global sampling technique)	47
3.22 แบบจำลองการสุ่มสัญญาณ	48

สารบัญรูป (ต่อ)

รูปที่	หน้า
4.1 วงจรเรโซเนเตอร์แบบฟอร์เวิร์ทูลเลอร์ , $R_1(z)$	49
4.2 วงจรเรโซเนเตอร์แบบฟอร์เวิร์ทูลเลอร์ , $R_2(z)$	50
4.3 วงจรเรโซเนเตอร์แบบวงจรถิเรตไม่สูญเสีย	50
4.4 ก) วงจรเรโซเนเตอร์แบบวงจรถิเรตไม่สูญเสีย , $R_1(z)$ ข) วงจรเรโซเนเตอร์แบบวงจรถิเรตไม่สูญเสีย , $R_2(z)$	51
4.5 วงจรเรโซเนเตอร์แบบทูล์เล่ย์รูป	51
4.6 วงจรเรโซเนเตอร์แบบทูล์เล่ย์รูปกับเทคนิคการสอดแทรกทางเวลา (Two-path bandpass filter)	52
4.7 วงจรเรโซเนเตอร์แบบสอดแทรกทางเวลาอินทิเกรต (I2P)	55
4.8 ก) วงจรเรโซเนเตอร์แบบสอดแทรกทางเวลาอินทิเกรตที่มีฟังก์ชันการส่งผ่าน สัญญาณ $R_1(z)$ ข) วงจรเรโซเนเตอร์แบบสอดแทรกทางเวลาอินทิเกรตที่มีฟังก์ชัน การส่งผ่านสัญญาณ $R_2(z)$	56
4.9 การวิเคราะห์ความไม่เป็นอุดมคติของวงจรเรโซเนเตอร์แบบสอดแทรกทางเวลาอินทิเกรต	57
4.10 ตัวแปรประสิทธิภาพของวงจรเรโซเนเตอร์กับความไม่เป็นอุดมคติของวงจรรขยาย	58
4.11 วงจรรขยายสัญญาณผลต่างแบบเต็ม (Fully-differential amplifier)	59
4.12 แบบจำลองสัญญาณขนาดเล็กของวงจรรขยายสัญญาณแบบข้างเดียว	60
4.13 วงจรป้อนกลับค่าระดับแรงดันร่วมเอาต์พุตแบบสวิทช์ตัวเก็บประจุ	62
4.14 ผลตอบสนองทางความถี่ของวงจรรขยายสัญญาณที่โหลดตัวเก็บประจุ 3-pF	63
4.15 ผลตอบสนองต่อฟังก์ชันขั้นบันไดของวงจรรขยายสัญญาณที่โหลดตัวเก็บประจุ 3-pF	63
4.16 คุณลักษณะกระแสตรงของวงจรรขยายสัญญาณวงรอบปิดอัตราขยายเท่ากับ 1	63
4.17 วงจรไบแอสของวงจรรขยายทรานส์คอนดักแตนซ์	64
4.18 โครงสร้างวงจรเปรียบเทียบแรงดัน	64
4.19 วงจรเปรียบเทียบแรงดันผลต่างแบบเต็มพลวัต	65
4.20 วงจรรขยายแรงดันแบบสองภาคกับการป้อนกลับแบบลบ	67
4.21 วงจรบัฟเฟอร์แรงดันแบบไบแอสตัวเอง	68
4.22 ค่าความนำของวงจรรอแนะล็อกสวิทช์กับขนาดแรงดันอินพุตของสวิทช์	69
4.23 ค่าความนำของวงจรรอแนะล็อกสวิทช์แบบประตูการส่งผ่าน	70
4.24 วงจรบูตสเตรปสวิทช์	70

สารบัญรูป (ต่อ)


รูปที่	หน้า
4.25 แผนผังลำดับขั้นตอนการกำหนดขนาดของทรานซิสเตอร์สวิตช์	71
4.26 วงจรกำเนิดสัญญาณนาฬิกาแบบไม่ทับซ้อนทางเวลา	72
4.27 วงจรหารความถี่แบบดิจิทัล ($\div 2$)	72
5.1 โครงสร้างการปรับปรุงวงจรมอดูเลตสัญญาณซิกมาเดลตาแบบผ่านแถบความถี่อันดับที่ 8 ...	74
5.2 ขนาดการแกว่งสูงสุดของสัญญาณเอาต์พุตวงจรเรโซเนเตอร์ในแต่ละภาค	76
5.3 ผลการสเกลขนาดสัญญาณของวงจรมอดูเลตสัญญาณซิกมาเดลตา แบบผ่านแถบความถี่อันดับที่ 8	76
5.4 โครงสร้างของวงจรเรโซเนเตอร์แบบสวิตช์ตัวเก็บประจุ และเทคนิคการสุมคู่อื่นๆ	77
5.5 วงจรเปลี่ยนระดับแรงดันแบบไดนามิก	79
5.6 การชดเชยระดับแรงดันร่วมการป้อนกลับสัญญาณเอาต์พุตดิจิทัล	80
5.7 วงจรกำเนิดสัญญาณนาฬิกา	81
5.8 กำลังงานสเปกตรัมสัญญาณเอาต์พุตดิจิทัล 1 บิต ของสัญญาณไซน์อินพุต ขนาด -12 เดซิเบล ความถี่ 29.95 เมกกะเฮิรตซ์	82
5.9 การแจกแจงความถี่ของค่าสัญญาณอินพุตวงจรจัดระดับสัญญาณ (Histogram)	83
5.10 ผลการคำนวณค่า SNDR ของวงจรมอดูเลตสัญญาณซิกมาเดลตา แบบผ่านแถบความถี่อันดับที่ 8	83
ข.1 แบบจำลองการสุมสัญญาณคลื่นไซน์	96
ข.2 ความสัมพันธ์ทางคณิตศาสตร์	98
ค.1 แบบจำลองสัญญาณขนาดเล็กของการคำนวณหาค่าความนำเอาต์พุตในย่านความถี่ต่ำ	99
ง.1 วงจรบัฟเฟอร์แรงดัน	102
จ.1 รูปแบบทั่วไปของภาคการสุมสัญญาณอินพุต	105
จ.2 วงจรสมมูลการสุมสัญญาณอินพุตคงที่	105
ฉ.1 การเปรียบเทียบตัวเลขคุณค่างับขนาดแบนด์วิดท์การทำงาน	109
ฉ.2 การเปรียบเทียบตัวเลขคุณค่างับค่าอัตราการสุม	109

บทที่ 1

บทนำ

1.1 ความเป็นมาและความสำคัญของปัญหา

ในปัจจุบันความก้าวหน้า และการพัฒนาอย่างรวดเร็วของเทคโนโลยีการออกแบบวงจรดิจิทัล ทำให้การประมวลผลสัญญาณด้วยวงจรดิจิทัลได้รับความสนใจ และมีใช้กันอย่างแพร่หลาย เนื่องจากความยืดหยุ่น และความไม่ซับซ้อนในการจัดการกับสัญญาณข้อมูล จึงทำให้การประมวลผลสัญญาณด้วยวงจรแอนะลอกเป็นสิ่งที่ยุ่งยาก และมีประสิทธิภาพต่ำกว่า แต่ในบางฟังก์ชันการทำงานนั้น การประมวลผลสัญญาณด้วยวงจรดิจิทัลไม่สามารถเข้ามาแทนที่วงจรแอนะลอกได้อย่างสมบูรณ์ เช่น ภาคการรับ-ส่งสัญญาณของระบบการสื่อสารแบบไร้สาย ซึ่งการประมวลผลสัญญาณคลื่นวิทยุด้วยวงจรดิจิทัลสามารถทำได้ยาก เนื่องจากความต้องการขนาดแบนด์วิดท์การแปลงสัญญาณของวงจรแปลงสัญญาณแอนะลอกเป็นดิจิทัลที่ต้องมีค่ามากเพียงพอสำหรับค่าความถี่สัญญาณคลื่นวิทยุ ดังนั้นการออกแบบและพัฒนาวงจรแปลงสัญญาณแอนะลอกเป็นดิจิทัลสำหรับภาครับสัญญาณคลื่นวิทยุจึงได้รับความสนใจอย่างแพร่หลาย อย่างไรก็ตามการประมวลผลสัญญาณคลื่นวิทยุด้วยวงจรดิจิทัล จะสามารถทำได้กับภาครับสัญญาณคลื่นวิทยุแบบเฮเทอโรไดน์ (Heterodyne receivers) ที่มีค่าความถี่กลางค่าต่ำ (Low Intermediate Frequency : IF) [1] ซึ่งจะเรียกภาครับสัญญาณรูปแบบนี้ว่า ภาครับสัญญาณแบบความถี่กลางดิจิทัล (Digital-IF receivers) ดังแสดงในรูปที่ 1.1 ซึ่งจะเห็นได้ว่าฟังก์ชันการคูณสัญญาณย่านความถี่ต่ำ (Quadrature mixing) และการเลือกช่องสัญญาณข้อมูลด้วยวงจรกรองผ่านความถี่ต่ำ (Channel filtering : LPF) จะสามารถทำได้ด้วยการออกแบบวงจรดิจิทัล ซึ่งจะทำให้คุณลักษณะการประมวลผลสัญญาณมีความยืดหยุ่นสามารถปรับเปลี่ยนคุณสมบัติของวงจรได้ง่าย และจะพบว่าคุณสมบัติดังกล่าวยังเหมาะสมกับการเข้าถึงผู้ใช้ด้วยการแบ่งรหัส (Code division multiple access : CDMA) จึงเป็นเหตุผลให้โครงสร้างภาครับสัญญาณแบบความถี่กลางดิจิทัล มีความเหมาะสมกับระบบการสื่อสารในปัจจุบันที่มีขนาดแบนด์วิดท์ข้อมูลแตกต่างกัน (Multi-mode communications)



รูปที่ 1.1 ภาครับสัญญาณแบบความถี่กลางดิจิทัล (Digital-IF receivers)

1.2 ความมุ่งหมายและวัตถุประสงค์ของการศึกษา

จากข้อดีของการประมวลผลสัญญาณด้วยวงจรดิจิทัล และคุณสมบัติของภาครับสัญญาณแบบความถี่กลางดิจิทัลดังกล่าวในหัวข้อที่ 1.1 จึงทำให้วิทยานิพนธ์ฉบับนี้ได้นำเสนอการออกแบบวงจรแปลงสัญญาณแอนะล็อกเป็นดิจิทัล ที่สามารถทำการแปลงสัญญาณคลื่นวิทยุในย่านความถี่กลาง ซึ่งใช้กับภาครับสัญญาณแบบความถี่กลางดิจิทัล โดยจะเรียกวงจรแปลงสัญญาณแอนะล็อกเป็นดิจิทัลลักษณะนี้ว่า วงจรมอดูเลตสัญญาณซิกมาเดลตาแบบผ่านแถบความถี่ (Band-pass sigma-delta analog to digital converters) โดยได้มุ่งเน้นไปยังการออกแบบวงจรให้ทำงานกับแรงดันแหล่งจ่ายต่ำ เพื่อลดกำลังงานสูญเสียของวงจร ซึ่งจะเหมาะสมกับความต้องการอุปกรณ์สื่อสารไร้สายแบบพกพา (Portable devices) นอกจากนี้วัตถุประสงค์อีกประการของการออกแบบวงจรมอดูเลตสัญญาณซิกมาเดลตาแบบผ่านแถบความถี่ คือการออกแบบวงจรให้มีช่วงแบนด์วิดท์การแปลงสัญญาณที่กว้าง เพื่อให้สามารถทำงานได้กับระบบการสื่อสารที่มีอยู่หลายรูปแบบในปัจจุบัน

1.3 สมมติฐานของการศึกษา

การออกแบบวงจรมอดูเลตสัญญาณซิกมาเดลตาแบบผ่านแถบความถี่ที่มีกำลังงานสูญเสียต่ำสามารถทำการออกแบบได้ด้วยการปรับปรุงโครงสร้างของวงจรขยายสัญญาณ (Opamp) เพื่อให้สามารถทำงานได้ที่แรงดันแหล่งจ่ายต่ำ (Low-voltage operation) และมีขนาดแบนด์วิดท์การทำงานที่สูงขึ้น ซึ่งคุณสมบัติดังกล่าวของวงจรขยายสัญญาณสามารถสร้างได้ด้วยการผลัก-ดึง (Push-pull) เพื่อเพิ่มความสามารถในการขับโหลดตัวเก็บประจุที่มีค่ามาก เนื่องจากความต้องการขนาดกำลังงานสัญญาณรบกวนต่ำ

1.4 ทฤษฎีหรือแนวความคิดที่ใช้ในการวิจัย

ในการออกแบบวงจรขยายสัญญาณให้สามารถทำงานได้ที่แรงดันแหล่งจ่ายต่ำ และมีคุณสมบัติการผลัก-ดึง นั้นจะสามารถทำได้ด้วยโครงสร้างของวงจรขยายสัญญาณแบบหลายภาค (Multi-stage Opamp) ซึ่งจะทำให้ไม่เหมาะสมกับการออกแบบวงจรที่ต้องการกำลังงานสูญเสียต่ำ ดังนั้นการออกแบบวงจรขยายสัญญาณแบบภาคเดียวที่มีคุณสมบัติการผลัก-ดึง และสามารถทำงานได้ที่แรงดันแหล่งจ่ายต่ำ จะทำให้สามารถออกแบบวงจรมอดูเลตสัญญาณซิกมาเดลตาแบบผ่านแถบความถี่ที่มีกำลังงานสูญเสียต่ำได้ เนื่องจากกำลังงานสูญเสียของวงจรโดยส่วนใหญ่แล้วจะเกิดขึ้นในส่วนของวงจรขยายสัญญาณ นอกจากนี้แล้วสัญญาณรบกวนที่เกิดขึ้นจากอุปกรณ์แอนะล็อก และกลไกการจลน์ระดับสัญญาณของวงจรแปลงสัญญาณแอนะล็อกเป็นดิจิทัลจะสามารถลดขนาดการส่งผ่านกำลังงานของสัญญาณรบกวนได้ด้วยการเพิ่มจำนวนอันดับ (Order)

ของวงจรมอดูเลตสัญญาณซิกมาเดลต้าให้สูงขึ้น เพื่อให้เหมาะสมกับขนาดเทคโนโลยีการออกแบบวงจร และการประยุกต์ใช้งานสำหรับการแปลงสัญญาณคลื่นวิทยุที่มีขนาดกำลังงานสัญญาณที่ต่ำ

1.5 ขอบเขตการวิจัย

วิทยานิพนธ์ฉบับนี้ได้นำเสนอการออกแบบวงจรมอดูเลตสัญญาณซิกมาเดลตาแบบผ่านแถบความถี่ให้สามารถทำงานได้ที่แรงดันแหล่งจ่ายต่ำ และมีคุณสมบัติเหมาะสมกับการประยุกต์ใช้งานกับการสื่อสารที่มีขนาดแบนด์วิดท์ข้อมูลกว้าง

1.6 ขั้นตอนของการศึกษา

เนื้อหาภายในวิทยานิพนธ์ฉบับนี้ได้กล่าวถึง ทฤษฎี ขั้นตอนการออกแบบวงจร รวมถึงผลการจำลองการทำงานของวงจรมอดูเลตสัญญาณซิกมาเดลตาแบบผ่านแถบความถี่ ซึ่งจะแบ่งเนื้อหาดังกล่าวออกเป็นบทต่างๆ ดังนี้

บทที่ 2 กล่าวถึงคุณสมบัติสัญญาณรบกวนจากการจัดระดับสัญญาณของการแปลงสัญญาณแอนะล็อกเป็นดิจิทัล คุณสมบัติเด่นเกี่ยวกับการจัดรูปสัญญาณรบกวนของวงจรมอดูเลตสัญญาณซิกมาเดลตาทั้งสองชนิด การเปรียบเทียบถึงข้อดี และข้อเสียของวงจรมอดูเลตสัญญาณซิกมาเดลตา และเสถียรภาพของวงจรมอดูเลตสัญญาณซิกมาเดลตา

บทที่ 3 กล่าวถึงการกำหนดคุณสมบัติของวงจรมอดูเลตสัญญาณซิกมาเดลตาแบบผ่านแถบความถี่อันดับสูง ความไม่เป็นอุดมคติของวงจร รวมถึงวิธีการลดผลความไม่เป็นอุดมคติดังกล่าว

บทที่ 4 กล่าวถึงการเลือกโครงสร้างที่เหมาะสมของวงจรเรโซเนเตอร์แบบสวิตช์ตัวเก็บประจุ และการออกแบบวงจรแอนะล็อกส่วนต่างๆ

บทที่ 5 กล่าวถึงการปรับปรุงโครงสร้าง เทคนิคการออกแบบวงจรที่ใช้แรงดันแหล่งจ่ายต่ำ และผลการจำลองการทำงานของวงจรมอดูเลตสัญญาณซิกมาเดลตาแบบผ่านแถบความถี่อันดับที่ 8


บทที่ 6 สรุปผลการวิจัย และข้อเสนอแนะ

บทที่ 2

วงจรมอดูเลตสัญญาณซิกมาเดลตา

2.1 บทนำ

โดยทั่วไปแล้วสัญญาณอินพุต และสัญญาณเอาต์พุตของฟังก์ชันการทำงานมักจะอยู่ในลักษณะของสัญญาณแอนะล็อก เช่น ระบบการสื่อสารไร้สาย (Wireless communication systems) เป็นต้น จึงทำให้การออกแบบการประมวลผลสัญญาณด้วยวงจรดิจิทัลไม่สามารถทำได้อย่างสมบูรณ์ จึงต้องการฟังก์ชันการแปลงสัญญาณ (Converters) เป็นส่วนเชื่อมต่อระหว่างส่วนประมวลผลสัญญาณอินพุตกับส่วนประมวลผลกลาง (Analog to digital converters : ADCs) และส่วนประมวลผลกลางกับส่วนประมวลผลสัญญาณเอาต์พุต (Digital to analog converters : DACs) ดังแสดงในรูปที่ 2.1 ดังนั้นการออกแบบวงจรแปลงสัญญาณจึงเป็นส่วนที่มีความจำเป็นกับระบบการประมวลผลสัญญาณที่มีอยู่ในปัจจุบัน




รูปที่ 2.1 ระบบการประมวลผลสัญญาณด้วยวงจรดิจิทัล

กระบวนการของการแปลงสัญญาณแอนะล็อกเป็นดิจิทัลสามารถทำได้หลายวิธี ซึ่งจะแบ่งวงจรแปลงสัญญาณแอนะล็อกเป็นดิจิทัลออกเป็นหลายชนิดตามกลไกการทำงาน โดยรูปแบบของวงจรแปลงสัญญาณแอนะล็อกเป็นดิจิทัลที่ได้นำเสนอ และทำการออกแบบในวิทยานิพนธ์ฉบับนี้จะเรียกว่า วงจรแปลงสัญญาณแอนะล็อกเป็นดิจิทัลแบบซิกมาเดลตา (Sigma-delta analog to digital converters) ซึ่งเป็นวงจรแปลงสัญญาณแอนะล็อกเป็นดิจิทัลที่ใช้เทคนิคการสุ่มเกิน (Oversampling technique) และเทคนิคการจัดรูปสัญญาณรบกวน (Noise shaping technique) ที่มีช่วงแบนด์วิดท์การทำงานที่กว้าง (Wide bandwidth architecture) โดยทำการออกแบบด้วยเทคโนโลยีซีมอส 0.35 ไมโครเมตร และสามารถทำงานได้ด้วยแหล่งจ่ายแรงดัน 1.5 โวลต์

2.2 สัญญาณรบกวนในวงจรแปลงสัญญาณแอนะล็อกเป็นดิจิทัล

การแปลงสัญญาณแอนะล็อกเป็นดิจิทัลเป็นการเข้ารหัสให้กับสัญญาณแอนะล็อก ที่มีขนาดแบนด์วิดท์จำกัดให้อยู่ในรูปแบบสัญญาณดิจิทัลหลายบิต (B_{out}) โดยทั่วไปการแปลง

สัญญาณแอนะล็อกเป็นดิจิทัล จะใช้วิธีการตรวจจับขนาดแรงดันสัญญาณอินพุตด้วยวงจรเปรียบเทียบสัญญาณ (Voltage Comparator) แล้วนำผลที่ได้ไปทำการเข้ารหัสให้อยู่ในรูปของกลุ่มบิตสัญญาณดิจิทัล ($B_{out} : b_1 b_2 \dots b_N$) ซึ่งสามารถเขียนกราฟการส่งผ่านสัญญาณของวงจรแปลงสัญญาณแอนะล็อกเป็นดิจิทัลได้ดังรูปที่ 2.2



รูปที่ 2.2 กราฟการส่งผ่านสัญญาณอินพุตของการแปลงสัญญาณแอนะล็อกเป็นดิจิทัล

จากรูปที่ 2.2 อาจจะกล่าวได้อีกนัยหนึ่งว่าการแปลงสัญญาณ คือการจัดระดับให้กับสัญญาณแอนะล็อก (Quantization) โดยค่าระดับสัญญาณนั้นได้มาจากการเปรียบเทียบขนาดแรงดันสัญญาณอินพุต (V_{in}) กับค่าแรงดันอ้างอิง (V_{ref}) เนื่องจากจำนวนของค่าระดับสัญญาณนั้นมีจำกัด ($2^N < \infty$) จึงทำให้ค่าแรงดันสัญญาณแอนะล็อกอินพุตในช่วงหนึ่งๆ จะถูกจัดระดับได้ด้วยค่าสัญญาณดิจิทัลเพียง 1 รหัสเท่านั้น ซึ่งจะทำให้การแปลงสัญญาณแอนะล็อกเป็นดิจิทัลมีความคลาดเคลื่อนเกิดขึ้น ซึ่งความคลาดเคลื่อนนี้เรียกว่า ความคลาดเคลื่อนจากการจัดระดับสัญญาณ (Quantization error) จากกราฟการส่งผ่านสัญญาณอินพุตของวงจรแปลงสัญญาณแอนะล็อกเป็นดิจิทัลในรูปที่ 2.2 และกลไกการทำงานที่กล่าวมานั้นอาจจะเขียนเป็นสมการทางคณิตศาสตร์ได้ดังสมการที่ 2.1


$$V_{ref} \left(b_1 \frac{2^{N-1}}{2^N - 1} + b_2 \frac{2^{N-2}}{2^N - 1} + \dots + b_{N-1} \frac{2^1}{2^N - 1} + b_N \frac{2^0}{2^N - 1} \right) = V_{in} + V_q \quad (2.1)$$

$$V_{LSB} = \frac{V_{ref}}{2^N - 1} = \Delta \quad (2.2)$$

กำหนดให้ V_q คือ ค่าความคลาดเคลื่อนที่เกิดจากการจัดระดับสัญญาณ (Quantization error) และ

$V_{LSB}(\Delta)$ คือ ขนาดของช่วงการจัดระดับสัญญาณ โดยที่ $-\frac{\Delta}{2} \leq V_q < \frac{\Delta}{2}$

จากสมการที่ 2.1 สามารถเขียนกราฟการส่งผ่านค่าความคลาดเคลื่อน (V_q) ได้ดังรูปที่ 2.3



รูปที่ 2.3 กราฟการส่งผ่านค่าความคลาดเคลื่อนจากการจัดระดับสัญญาณ


จากรูปที่ 2.3 และ สมการที่ 2.1 อาจจะกล่าวได้ว่าค่าความคลาดเคลื่อนที่เกิดขึ้นนั้นเป็นสัญญาณรบกวนที่เกิดจากการแปลงสัญญาณแอนะล็อกเป็นดิจิทัล ในวงจรแปลงสัญญาณแอนะล็อกเป็นดิจิทัลทั่วไป ดังนั้นคุณสมบัติของค่าความคลาดเคลื่อนจึงเป็นตัวแปรที่สำคัญของวงจรแปลงสัญญาณแอนะล็อกเป็นดิจิทัลที่ควรพิจารณา

กำหนดให้สัญญาณอินพุตของวงจรแปลงสัญญาณแอนะล็อกเป็นดิจิทัลมีคุณสมบัติเป็นสัญญาณต่อเนื่องทางเวลาที่มีขนาดเปลี่ยนแปลงตลอดเวลา ในช่วง $-\Delta/2$ ถึง $V_{ref} + \Delta/2$ จากเงื่อนไขนี้ทำให้ค่าความคลาดเคลื่อนที่เกิดจากการจัดระดับสัญญาณ (V_q) มีคุณสมบัติเป็นสัญญาณแบบสุ่มที่มีการกระจายค่าแบบคงที่ (Uniform distribution) อยู่ในช่วง $(-\Delta/2, \Delta/2)$ ซึ่งค่าความหนาแน่นการกระจายตัวของความน่าจะเป็นของสัญญาณรบกวน (Probability density function : $f_q(x)$) แสดงดังรูปที่ 2.4

จากคุณสมบัติของสัญญาณรบกวนดังกล่าว ทำให้สามารถคำนวณหาค่าเฉลี่ยของสัญญาณรบกวน ($V_{q(avg)}$) ที่เกิดจากการแปลงสัญญาณแอนะล็อกเป็นดิจิทัลได้ดังสมการที่ 2.3 และการคำนวณหาค่ากำลังงานเฉลี่ย (V_q^2) ของสัญญาณรบกวนที่เกิดขึ้น แสดงดังสมการที่ 2.4

$$V_{q(avg)} = \int_{-\infty}^{\infty} x f_q(x) dx = \frac{1}{\Delta} \int_{-\Delta/2}^{\Delta/2} x dx = 0 \quad (2.3)$$


$$V_q^2 = \int_{-\infty}^{\infty} x^2 f_q(x) dx = \frac{1}{\Delta} \int_{-\Delta/2}^{\Delta/2} x^2 dx = \frac{\Delta^2}{12} \quad (2.4)$$



รูปที่ 2.4 ฟังก์ชันความหนาแน่นการกระจายตัวของความน่าจะเป็นของค่าความคลาดเคลื่อน (V_q)

และจากสมการที่ 2.2 , 2.3 และ 2.4 สรุปได้ว่าสัญญาณรบกวนที่เกิดจากการแปลงสัญญาณแอนะล็อกเป็นดิจิตอล (V_q) จะมีค่าเฉลี่ยเท่ากับศูนย์ และมีค่ากำลังงานเฉลี่ยขึ้นอยู่กับค่าแรงดันอ้างอิง และจำนวนบิตของสัญญาณดิจิตอล โดยค่ากำลังงานของสัญญาณรบกวนที่เกิดขึ้นนี้จะไม่ขึ้นกับอัตราการสุ่มสัญญาณ (Sample frequency : f_s) ของวงจรแปลงสัญญาณแอนะล็อกเป็นดิจิตอล ถ้ากำหนดให้สัญญาณรบกวนที่เกิดขึ้นมีคุณสมบัติเป็นสัญญาณรบกวนแบบ white noise จะทำให้ได้ว่าสัญญาณรบกวนที่เกิดขึ้นมีค่าความหนาแน่นกำลังงานขององค์ประกอบความถี่ (Power spectral density : $S_q^2(f)$) คงที่เท่ากับ $\Delta^2/(12f_s)$ ตลอดย่านความถี่ $\pm f_s/2$ ดังแสดงในรูปที่ 2.5

$$\int_{-\frac{f_s}{2}}^{\frac{f_s}{2}} S_q^2(f) df = \frac{\Delta^2}{12} \tag{2.5}$$




รูปที่ 2.5 กราฟความหนาแน่นกำลังงานขององค์ประกอบความถี่สัญญาณรบกวน ในวงจรแปลงสัญญาณแอนะล็อกเป็นดิจิตอล

จากรูปที่ 2.5 และสมการที่ 2.5 หากวงจรแปลงสัญญาณมีอัตราการสุ่มสัญญาณ (f_s) เป็นสองเท่าของขนาดแบนด์วิธสัญญาณอินพุต (f_{bw}) หรือเรียกววงจรแปลงสัญญาณแอนะล็อกเป็นดิจิตอลแบบนี้ว่า วงจรแปลงสัญญาณแอนะล็อกเป็นดิจิตอลแบบอัตราสุ่มไนควิสต์ (Nyquist rate analog to digital converters) จะได้ว่ากำลังงานของสัญญาณรบกวนที่เกิดจากการจัดระดับสัญญาณทั้งหมดจะ

กระจายตัวอยู่ตลอดย่านความถี่สัญญาณอินพุต และจากคุณสมบัติของสัญญาณรบกวนที่กล่าวมานั้น เมื่อวงจรแปลงสัญญาณมีอัตราการสุ่มสัญญาณมากกว่าสองเท่าของขนาดแบนด์วิดท์สัญญาณอินพุต ($f_s > 2f_{BW}$) จะทำให้กำลังงานเฉลี่ยของสัญญาณรบกวนที่เกิดจากการจกระดับสัญญาณ ในย่านความถี่สัญญาณอินพุต (f_{BW}) ลดลง เรียกววงจรแปลงสัญญาณแอนะลอกเป็นดิจิทัลแบบนี้ว่า วงจรแปลงสัญญาณแอนะลอกเป็นดิจิทัลแบบอัตราสุ่มเกิน (Oversampling analog to digital converters) ซึ่งค่าอัตราส่วนของอัตราการสุ่มสัญญาณต่อสองเท่าของขนาดแบนด์วิดท์สัญญาณอินพุตเรียกว่า สัดส่วนอัตราการสุ่มเกิน (Oversampling ratio : OSR) ดังสมการที่ 2.6

$$\text{Oversampling ratio (OSR)} = \frac{f_s}{2f_{BW}} \quad (2.6)$$

ในระบบการประมวลผลสัญญาณแบบดิจิทัล (DSP) ทั่วไป สัญญาณดิจิทัลที่ได้จากวงจรแปลงสัญญาณแอนะลอกเป็นดิจิทัลนั้น จะถูกส่งผ่านวงจรกรองสัญญาณแบบดิจิทัล (Digital filters) เพื่อลดทอนขนาดกำลังงานของสัญญาณรบกวนในย่านความถี่ที่มากกว่าแบนด์วิดท์สัญญาณอินพุต ทำให้สัญญาณดิจิทัลที่ได้มีค่าอัตราส่วนกำลังงานของสัญญาณอินพุตต่อกำลังงานของสัญญาณรบกวน (Signal to noise ratio : SNR) เพิ่มขึ้น ซึ่งระบบของวงจรแปลงสัญญาณแอนะลอกเป็นดิจิทัลที่กล่าวไปนี้แสดงดังรูปที่ 2.6



รูปที่ 2.6 ระบบวงจรแปลงสัญญาณแอนะลอกเป็นดิจิทัลแบบทั่วไป

$$P_s = \left(\frac{\Delta 2^N}{2\sqrt{2}} \right)^2 \quad (2.7)$$


ถ้ากำหนดให้สัญญาณอินพุตของวงจรแปลงสัญญาณแอนะลอกเป็นดิจิทัลเป็นสัญญาณไซน์ซอซอว์ด์ (Sinusoidal signal) จะได้ว่าขนาดสูงสุดของสัญญาณอินพุตที่จะทำการแปลงต้องเท่ากับ $(\Delta 2^N)/2$ เพื่อไม่ให้วงจรแปลงสัญญาณแอนะลอกเป็นดิจิทัลเกิดโหลดเกินขึ้น (Overload) ซึ่งค่ากำลังงานสูงสุดของสัญญาณอินพุต (P_s) นี้แสดงได้ดังสมการที่ 2.7

จากรูปที่ 2.6 ถ้าววงจรแปลงสัญญาณแอนะลอกเป็นดิจิทัล (ADC) ที่ใช้เป็นวงจรแปลงสัญญาณแอนะลอกเป็นดิจิทัลแบบอัตราสุ่มเกิน (Oversampling ADC) ขนาดกำลังงานของสัญญาณรบกวน

ที่เกิดจากการจัดระดับสัญญาณ (P_q) ที่เอาท์พุทของวงจรกรองสัญญาณแบบดิจิทัล (Digital filters) จะมีค่าเท่ากับ

$$P_q = \int_{-\infty}^{\infty} (S_q(f)|H(f)|)^2 df = \int_{-f_{BW}}^{f_{BW}} \frac{\Delta^2}{12f_s} df = \frac{\Delta^2 2f_{BW}}{12f_s} = \frac{\Delta^2}{12} \frac{1}{OSR} \tag{2.8}$$

กำหนดให้ $H(f)$ คือ ผลตอบสนองทางความถี่ของวงจรกรองสัญญาณแบบดิจิทัลดังรูปที่ 2.7



รูปที่ 2.7 ผลตอบสนองทางความถี่ของวงจรกรองสัญญาณแบบดิจิทัล

จากสมการที่ 2.8 จะเห็นว่าค่ากำลังงานของสัญญาณรบกวนที่เกิดจากการจัดระดับสัญญาณที่เอาท์พุทของวงจรกรองสัญญาณแบบดิจิทัล จะแปรผกผันกับค่าสัดส่วนอัตราการสุ่มเกิน (OSR) และเมื่อทำการคำนวณหาค่าอัตราส่วนกำลังงานสัญญาณอินพุตต่อกำลังงานสัญญาณรบกวน จะได้ดังสมการที่ 2.9


$$SNR = 10 \log \left(\frac{P_s}{P_q} \right) = 10 \log \left(\frac{\left(\frac{\Delta^2 2^{2N}}{8} \right)}{\left(\frac{\Delta^2}{12OSR} \right)} \right)$$

$$SNR = 6.02N + 1.76 + 10 \log(OSR) \tag{2.9}$$

จากสมการที่ 2.9 สรุปได้ว่าวงจรแปลงสัญญาณแอนะล็อกเป็นดิจิทัลแบบอัตราสุ่มเกิน (Oversampling ADC) จะมีค่าอัตราส่วนกำลังงานสัญญาณอินพุตต่อกำลังงานสัญญาณรบกวน (SNR) เพิ่มขึ้น 3.01 เดซิเบล เมื่ออัตราการสุ่มสัญญาณเพิ่มขึ้นเป็นสองเท่า ซึ่งทำให้วงจรแปลงสัญญาณแอนะล็อกเป็นดิจิทัลรูปแบบนี้มีความละเอียดประสิทธิผล (Effective number of bit : ENOB) ในการแปลงสัญญาณสูงขึ้นดังแสดงได้ในสมการที่ 2.10

$$ENOB = \frac{SNDR - 1.76}{6.02} \quad (2.10)$$


จากคุณสมบัติสัญญาณรบกวนที่เกิดจากการแปลงสัญญาณแอนะล็อกเป็นดิจิทัลที่กล่าวมานั้นสรุปได้ว่า วงจรแปลงสัญญาณแอนะล็อกเป็นดิจิทัลทั้งสองรูปแบบคือ วงจรแปลงสัญญาณแบบอัตราสุ่มไนควิสต์ (Nyquist rate ADC) และวงจรแปลงสัญญาณแบบอัตราสุ่มเกิน (Oversampling ADC) ที่มีจำนวนบิตในการแปลงสัญญาณเท่ากัน จะมีขนาดกำลังงานเฉลี่ยของสัญญาณรบกวนที่เกิดขึ้นเท่ากัน แต่จะมีคุณสมบัติการกระจายกำลังงานสัญญาณรบกวนในระนาบความถี่แตกต่างกัน ซึ่งกำลังงานสัญญาณรบกวนในวงจรแปลงสัญญาณแบบอัตราสุ่มเกินนั้นจะกระจายตัวในย่านความถี่ที่กว้าง จึงทำให้มีค่ากำลังงานสัญญาณรบกวนต่อหนึ่งหน่วยความถี่ (Power spectral density) ที่ต่ำกว่า ดังแสดงในรูปที่ 2.8



รูปที่ 2.8 การกระจายกำลังงานสัญญาณรบกวนในระนาบความถี่

2.3 คุณสมบัติสัญญาณรบกวนในวงจรมอดูเลตสัญญาณซิกมาเดลตา


นอกจากคุณสมบัติการกระจายกำลังงานสัญญาณรบกวนในวงจรแปลงสัญญาณแอนะล็อกเป็นดิจิทัลแบบอัตราสุ่มเกิน (Oversampling ADC) แล้ว คุณสมบัติที่โดดเด่นและเป็นที่น่าสนใจในปัจจุบัน คือ คุณสมบัติการจัดรูปสัญญาณรบกวน (Noise shaping) ซึ่งวงจรแปลงสัญญาณแอนะล็อกเป็นดิจิทัลแบบอัตราสุ่มเกินที่มีคุณสมบัติการจัดรูปสัญญาณรบกวนนี้เรียกว่า วงจรมอดูเลตสัญญาณซิกมาเดลตา (Sigma-delta modulator) โดยบล็อกไดอะแกรมของระบบการแปลงสัญญาณแอนะล็อกเป็นดิจิทัลแบบซิกมาเดลตาแสดงดังรูปที่ 2.9



รูปที่ 2.9 ระบบวงจรแปลงสัญญาณแอนะล็อกเป็นดิจิทัลแบบซิกมาเดลตา

จากรูปที่ 2.9 สัญญาณอินพุตของวงจรมอดูเลตสัญญาณซิกมาเดลตาจะถูกแปลงเป็นสัญญาณดิจิทัลด้วยอัตราการสุ่มเท่ากับ f_s จากนั้นจะนำสัญญาณดิจิทัลที่ได้ไปผ่านวงจรกรองสัญญาณเพื่อลดทอนกำลังงานสัญญาณรบกวน พร้อมทั้งจะทำการลดอัตราการสุ่มสัญญาณดิจิทัลให้เป็นสองเท่าของขนาดแบนด์วิดท์สัญญาณอินพุต ($2f_{BW}$) ก่อนที่จะทำการประมวลผลสัญญาณ ซึ่งรวมเรียกววงจรกรองสัญญาณและวงจรลดอัตราการสุ่มสัญญาณนี้ว่า Decimation filter ซึ่งในวิทยานิพนธ์ฉบับนี้ไม่ได้กล่าวถึง

โครงสร้างของวงจรมอดูเลตสัญญาณซิกมาเดลตาประกอบด้วยวงจรกรองสัญญาณ ($H(z)$) และวงจรแปลงสัญญาณแอนะล็อกเป็นดิจิทัลความละเอียดต่ำ (Coarse quantizer) ซึ่งต่อเชื่อมกันด้วยวงจรป้อนกลับแบบลบ (Negative feedback loop) ดังรูปที่ 2.10




รูปที่ 2.10 วงจรมอดูเลตสัญญาณซิกมาเดลตา (Sigma-delta modulator)

จากรูปที่ 2.10 จะเห็นว่าสัญญาณอินพุตของวงจรจัดระดับสัญญาณ (Quantizer) ในวงจรมอดูเลตสัญญาณซิกมาเดลตาไม่ได้เป็นสัญญาณอินพุตของวงจรมอดูเลตสัญญาณซิกมาเดลตาโดยตรง แต่เป็นสัญญาณผลต่างของสัญญาณอินพุต ($u(n)$) กับสัญญาณเอาต์พุตที่ได้จากการจัดระดับ ($y(n)$) ที่ผ่านวงจรกรองสัญญาณ ($H(z)$) จากลักษณะเฉพาะที่กล่าวไปนี้ทำให้วงจรมอดูเลตสัญญาณซิกมาเดลตามีคุณสมบัติการจัดรูปสัญญาณรบกวนเกิดขึ้น (Noise shaping) หรืออาจจะอธิบายให้เห็นได้ง่ายขึ้นด้วยการวิเคราะห์จากแบบจำลองเชิงเส้นของวงจรมอดูเลตสัญญาณซิกมาเดลตา

เมื่อกำหนดให้สัญญาณรบกวนที่เกิดจากการจัดระดับสัญญาณ มีคุณสมบัติเป็นสัญญาณรบกวนแบบ white noise ที่มีขนาดไม่ขึ้นกับสัญญาณอินพุต ดังนั้นแบบจำลองเชิงเส้นของวงจรจัดระดับสัญญาณจะเป็นการรวมกันของสัญญาณอินพุต ($v(n)$) กับสัญญาณรบกวนที่เกิดจากการจัดระดับสัญญาณ ($e(n)$) และเมื่อกำหนดให้วงจรจัดระดับสัญญาณมีจำนวนบิตในการแปลงสัญญาณเท่ากับ 1 บิต จะได้ว่าแบบจำลองการทำงานวงจรแปลงสัญญาณดิจิทัลเป็นแอนะล็อกแบบ 1 บิต (DAC) สามารถทำได้ด้วยการป้อนกลับค่าสัญญาณดิจิทัลเอาต์พุตแบบบิต (Bit stream) ได้โดยตรง ซึ่งแบบจำลองเชิงเส้นดังกล่าวนี้แสดงดังรูปที่ 2.11

จากรูปที่ 2.11 เมื่อกำหนดหาฟังก์ชันการส่งผ่านสัญญาณอินพุต (Signal transfer function : STF(z)) และฟังก์ชันการส่งผ่านสัญญาณรบกวน (Noise transfer function : NTF(z)) จะได้ดังสมการที่ 2.11 และ 2.12 ตามลำดับ



รูปที่ 2.11 แบบจำลองเชิงเส้นของวงจรมอดูเลตสัญญาณซิกมาเดลตา

$$\text{STF}(z) = \frac{Y(z)}{U(z)} = \frac{H(z)}{1 + H(z)} \quad (2.11)$$

$$\text{NTF}(z) = \frac{Y(z)}{E(z)} = \frac{1}{1 + H(z)} \quad (2.12)$$

จากสมการที่ 2.11 และ 2.12 จะเห็นว่าวงจรมอดูเลตสัญญาณซิกมาเดลตามีฟังก์ชันของ โพล (poles) เป็น $1+H(z)$ โดยมีตำแหน่งซีโร (zeros) ของฟังก์ชันการส่งผ่านสัญญาณรบกวนเป็นตำแหน่งเดียวกับตำแหน่งโพลของวงจรรองสัญญาณ ($H(z)$) หรือกล่าวอีกนัยหนึ่งได้ว่าที่ความถี่ใดๆ ที่วงจรรองสัญญาณมีขนาดฟังก์ชันการส่งผ่านสัญญาณไม่จำกัด ($|H(z)| = \infty$) จะทำให้ขนาดของฟังก์ชันการส่งผ่านสัญญาณรบกวนที่ความถี่นั้นๆ เท่ากับศูนย์ ($|\text{NTF}(z)| = 0$) และขนาดของฟังก์ชันการส่งผ่านสัญญาณอินพุตที่ความถี่นั้นๆ จะมีค่าเท่ากับหนึ่ง ($|\text{STF}(z)| = 1$)


$$Y(z) = \frac{H(z)}{1 + H(z)} U(z) + \frac{1}{1 + H(z)} E(z) \quad (2.13)$$

จะเห็นได้ว่าสัญญาณเอาต์พุตของวงจรมอดูเลตสัญญาณซิกมาเดลตา เป็นการรวมกันของสัญญาณอินพุต ($u(n)$) และสัญญาณรบกวน ($e(n)$) ที่ผ่านฟังก์ชันการส่งผ่านสัญญาณที่สัมพันธ์กับฟังก์ชันการส่งผ่านสัญญาณ (Transfer function) ของวงจรรองสัญญาณ ($H(z)$) ดังสมการที่ 2.13 และจากคุณสมบัตินี้ทำให้เราสามารถกำหนดคุณลักษณะการกระจายกำลังงานสัญญาณรบกวน ที่เกิดจากการจัดระดับสัญญาณในวงจรมอดูเลตสัญญาณซิกมาเดลตา หรือที่เรียกกันว่า คุณสมบัติการจัดรูปสัญญาณรบกวน (Noise shaping) ได้โดยการกำหนดคุณสมบัติของฟังก์ชันการส่งผ่านสัญญาณของวงจรรองที่อยู่ในวงรอบ (loop) ของวงจรมอดูเลตสัญญาณซิกมาเดลตาให้เหมาะสม


2.3.1 วงจรมอดูเลตสัญญาณซิกมาเดลตาแบบผ่านความถี่ต่ำ (Low-pass sigma-delta modulator)

จากคุณสมบัติการจัดรูปสัญญาณรบกวนที่กล่าวมานั้น ถ้ากำหนดให้ขนาดของฟังก์ชันการส่งผ่านสัญญาณในย่านความถี่ 0 ถึง f_0 เฮิรตซ์ ของวงจรรองสัญญาณที่อยู่ในวงรอบของวงจร

มอดูเลตสัญญาณซิกมาเดลตามีค่ามาก ($H(z)|_{f_0} \rightarrow \infty$) จะได้ว่าฟังก์ชันการส่งผ่านสัญญาณอินพุตจะมีขนาดเท่ากับหนึ่งในย่านความถี่ดังกล่าว ($STF(z)|_{f_0} \approx 1$) ทำให้สัญญาณอินพุตที่มีแบนด์วิดท์สัญญาณน้อยกว่าหรือเท่ากับ f_0 ถูกส่งผ่านไปที่เอาต์พุตโดยไม่สูญเสียกำลังงาน และฟังก์ชันการส่งผ่านสัญญาณรบกวนที่เกิดจากการจัดระดับสัญญาณในย่านความถี่เดียวกันนี้ จะมีขนาดเท่ากับศูนย์ ($NTF(z)|_{f_0} \approx 0$) ทำให้กำลังงานของสัญญาณรบกวนที่ส่งผ่านไปที่เอาต์พุตมีขนาดลดลงในย่านความถี่ 0 ถึง f_0 โดยวงจรกรองสัญญาณที่ทำให้เกิดคุณสมบัติดังกล่าวคือ วงจรอินทิเกรตสัญญาณ (Integrator) เนื่องจากวงจรอินทิเกรตสัญญาณมีขนาดของฟังก์ชันการส่งผ่านในย่านความถี่ต่ำที่สูงมาก ซึ่งจะเรียกวจรแปลงสัญญาณแอนะล็อกเป็นดิจิทัลลักษณะนี้ว่า วงจรมอดูเลตสัญญาณซิกมาเดลตาแบบผ่านความถี่ต่ำ (Low-pass sigma-delta modulator) ดังแสดงในรูปที่ 2.12



(ก)



(ข)


รูปที่ 2.12 (ก) วงจรมอดูเลตสัญญาณซิกมาเดลตาแบบผ่านความถี่ต่ำ (ข) วงจรมอดูเลตสัญญาณซิกมาเดลตาแบบผ่านความถี่ต่ำอันดับที่ 1

รูปที่ 2.12 (ข) แสดงวงจรมอดูเลตสัญญาณซิกมาเดลตาแบบผ่านความถี่ต่ำอันดับที่ 1 (First-order low-pass sigma-delta modulator) ซึ่งประกอบด้วยวงจรอินทิเกรตสัญญาณแบบเวลาไม่ต่อเนื่อง (Discrete-time integrator) และวงจรแปลงสัญญาณแอนะล็อกเป็นดิจิทัลแบบ 1 บิตหรือเรียกว่า วงจรเปรียบเทียบสัญญาณ (Comparator) เมื่อพิจารณาถึงฟังก์ชันการส่งผ่านสัญญาณอินพุต ($STF(z)$) และฟังก์ชันการส่งผ่านสัญญาณรบกวน ($NTF(z)$) จะได้ดังสมการที่ 2.14

$$H(z) = \frac{Z^{-1}}{1 - Z^{-1}}$$

$$STF(z) = Z^{-1} \quad , \quad NTF(z) = 1 - Z^{-1} \quad (2.14)$$

จากสมการที่ 2.14 จะเห็นว่าตำแหน่งซีโรของฟังก์ชันการส่งผ่านสัญญาณรบกวนจะอยู่ที่ความถี่ 0 เฮิรตซ์ หรือพิกัด (1,0) ในระนาบแซด (Z-plane) และมีโพลอยู่ที่พิกัด (0,0) ซึ่งสามารถคำนวณหาผลตอบสนองทางความถี่ได้ดังแสดงในรูปที่ 2.13



รูปที่ 2.13 ผลตอบสนองทางความถี่ของฟังก์ชันการส่งผ่านสัญญาณ


จากผลตอบสนองทางความถี่ของฟังก์ชันการส่งผ่านสัญญาณรบกวน ($NTF(z)$) จะเห็นว่าขนาดกำลังงานสัญญาณรบกวนในย่านความถี่ต่ำจะถูกลดทอนลง แต่ในย่านความถี่สูงสัญญาณรบกวนจะถูกขยายให้มีขนาดเพิ่มขึ้น โดยมีค่าอัตราขยายสูงสุดเท่ากับ 6 เดซิเบล ที่ความถี่ครึ่งหนึ่งของค่าความถี่การสุ่ม ($f_s/2$) และจากผลตอบสนองทางความถี่ของสัญญาณอินพุต ($STF(z)$) ที่เท่ากับ 0 เดซิเบล ทำให้สัญญาณอินพุตถูกส่งผ่านไปที่เอาต์พุตได้โดยไม่ถูกลดทอนในทุกๆย่านความถี่

จากผลตอบสนองทางความถี่ของฟังก์ชันการส่งผ่านสัญญาณดังรูปที่ 2.13 อาจจะกล่าวได้ว่า เนื่องจากอัตราขยายสัญญาณของวงจรมอดูเลตสัญญาณในย่านความถี่ต่ำนั้นมีค่าสูง ทำให้ค่าเฉลี่ยของสัญญาณผลต่างระหว่างสัญญาณอินพุต ($u(n)$) กับสัญญาณเอาต์พุต ($y(n)$) มีขนาดเล็กมากหรืออาจจะประมาณเท่ากับศูนย์ ซึ่งหมายความว่าค่าเฉลี่ยของสัญญาณอินพุต ($u(n)$) มีขนาดเท่ากับค่าเฉลี่ยของสัญญาณเอาต์พุต ($y(n)$) ทำให้ในย่านความถี่ต่ำขนาดกำลังงานสัญญาณรบกวนที่เกิดจากการจัดระดับสัญญาณ ($e(n)$) มีค่าน้อย

จากฟังก์ชันการส่งผ่านสัญญาณรบกวนดังสมการที่ 2.14 สามารถคำนวณหาค่าอัตราส่วนกำลังงานสัญญาณอินพุตต่อกำลังงานสัญญาณรบกวน (SNR) ของวงจรมอดูเลตสัญญาณซิกมาเดลตาแบบผ่านความถี่ต่ำอันดับที่ 1 ได้ดังในสมการที่ 2.15 [4]

$$SNR = 10 \log_{10} \left(\frac{\sigma_s^2}{\sigma_q^2} \right) - 10 \log_{10} \left(\frac{\pi^2}{3} \right) + 30 \log_{10} (OSR) \quad dB \quad (2.15)$$

กำหนดให้ σ_s^2 คือค่ากำลังงานสัญญาณอินพุต และ σ_q^2 คือค่ากำลังงานสัญญาณรบกวน จากสมการที่ 2.15 แสดงให้เห็นว่า เมื่อทำการเพิ่มค่าความถี่การสุ่มขึ้นสองเท่าจะทำให้ค่าอัตราส่วนกำลังงานสัญญาณอินพุตต่อกำลังงานสัญญาณรบกวนเพิ่มขึ้นเท่ากับ 9 เดซิเบล หรือเท่ากับความละเอียด 1.5 บิต




รูปที่ 2.14 ผลตอบสนองทางเวลาสัญญาณลาดเอียงของวงจรมอดูเลตสัญญาณซิกมาเดลตาแบบผ่านความถี่ต่ำอันดับที่ 1

รูปที่ 2.14 เป็นผลตอบสนองทางเวลาสัญญาณลาดเอียง (Ramp signal) ของวงจรมอดูเลตสัญญาณซิกมาเดลตาแบบผ่านความถี่ต่ำอันดับที่ 1 (รูปที่ 2.12 (ข)) ซึ่งจะเห็นว่าสัญญาณเอาต์พุต ($y(n)$) จะเสมือนกับการมอดูเลตความกว้างพัลส์ (Pulse width modulation) เนื่องจากที่ขนาดสัญญาณอินพุตค่าต่ำๆ สัญญาณเอาต์พุตจะมีความกว้างของพัลส์แคบ แต่ที่ขนาดสัญญาณอินพุตค่ามากๆ สัญญาณเอาต์พุตจะมีความกว้างของพัลส์มาก และที่ขนาดสัญญาณอินพุตค่ากลางๆ สัญญาณพัลส์ที่ได้จะมีค่าวัฏจักรหน้าที่ (Duty cycle) ประมาณเท่ากับ 50 เปอร์เซ็นต์ ทำให้เมื่อหาค่าเฉลี่ยของสัญญาณเอาต์พุตที่เวลาใดเวลาหนึ่งจะได้ว่ามีค่าใกล้เคียงกับขนาดสัญญาณอินพุต ซึ่งจะแตกต่างกับวงจรมอดูเลตสัญญาณแอนะล็อกเป็นดิจิทัลแบบ 1 บิตทั่วไป

2.3.2 วงจรมอดูเลตสัญญาณซิกมาเดลตาแบบผ่านแถบความถี่ (Band-pass sigma-delta modulator)

จากรูปที่ 2.11 ถ้ากำหนดให้ขนาดของฟังก์ชันการส่งผ่านสัญญาณในย่านความถี่ f_1 ถึง f_2 เฮิรตซ์ ของวงจรมอดูเลตสัญญาณที่อยู่ในวงจรมอดูเลตสัญญาณซิกมาเดลตามีค่ามาก ($H(z)|_{f_1}^{f_2} \rightarrow \infty$) จะได้ว่าฟังก์ชันการส่งผ่านสัญญาณอินพุตจะมีขนาดเท่ากับหนึ่งในย่านความถี่ดังกล่าว ($STF(z)|_{f_1}^{f_2} \approx 1$) และฟังก์ชันการส่งผ่านสัญญาณรบกวนที่เกิดจากการจัดระดับสัญญาณในย่านความถี่นี้จะมีขนาดเท่ากับศูนย์ ($NTF(z)|_{f_1}^{f_2} \approx 0$) ทำให้ขนาดกำลังงานของสัญญาณรบกวนในย่านความถี่ f_1 ถึง f_2 เฮิรตซ์ถูกลดทอนลง โดยวงจรมอดูเลตสัญญาณที่ทำให้เกิดคุณสมบัติดังกล่าวคือ

วงจรรีโซเนเตอร์ (Resonator) เนื่องจากที่ความถี่เรโซแนนซ์ (Resonance frequency) ขนาดของอัตราขยายสัญญาณจะมีค่าสูงมาก ซึ่งจะเรียกวงจรแปลงสัญญาณแอนะล็อกเป็นดิจิทัลลักษณะนี้ว่า วงจรมอดูเลตสัญญาณซิกมาเดลตาแบบผ่านแถบความถี่ (Band-pass sigma-delta modulator) ดังรูปที่ 2.15




รูปที่ 2.15 (ก) วงจรมอดูเลตสัญญาณซิกมาเดลตาแบบผ่านแถบความถี่ (ข) วงจรมอดูเลตสัญญาณซิกมาเดลตาแบบผ่านแถบความถี่อันดับที่ 2

รูปที่ 2.15 (ข) แสดงวงจรมอดูเลตสัญญาณซิกมาเดลตาแบบผ่านแถบความถี่อันดับที่ 2 (Second-order band-pass sigma-delta modulator) ซึ่งประกอบด้วยวงจรรีโซเนเตอร์แบบเวลาไม่ต่อเนื่อง (Discrete-time resonator) และวงจรแปลงสัญญาณแอนะล็อกเป็นดิจิทัลแบบ 1 บิต เมื่อทำการพิจารณาถึงฟังก์ชันการส่งผ่านสัญญาณอินพุต (STF(z)) และฟังก์ชันการส่งผ่านสัญญาณรบกวน (NTF(z)) จะได้ดังแสดงในสมการที่ 2.16

$$H(z) = \frac{-Z^{-2}}{1+Z^{-2}}$$

$$\text{STF}(z) = -Z^{-2} \quad , \quad \text{NTF}(z) = 1+Z^{-2} \quad (2.16)$$

จากสมการที่ 2.16 จะเห็นว่าฟังก์ชันการส่งผ่านสัญญาณรบกวนมีจำนวนซีโรเท่ากับสอง วางตัวอยู่ที่ความถี่ $\pm f_s/4$ หรือพิกัด $(0,i)$ และ $(0,-i)$ ในระนาบแซด และมีจำนวนโพลเท่ากับสอง วางตัวอยู่ที่พิกัด $(0,0)$ ในระนาบแซด จากคุณสมบัติของฟังก์ชันการส่งผ่านสัญญาณทั้งสองนี้สามารถคำนวณหาผลตอบสนองทางความถี่ได้ดังรูปที่ 2.16



รูปที่ 2.16 ผลตอบสนองทางความถี่ของฟังก์ชันการส่งผ่านสัญญาณ

จากรูปที่ 2.16 จะเห็นว่าในย่านความถี่ $f_s/4$ ซึ่งเป็นความถี่เรโซแนนซ์ (Resonance frequency) ของวงจรรีโซเนเตอร์ ขนาดของฟังก์ชันการส่งผ่านสัญญาณรบกวนจะมีขนาดเล็กมาก หรือประมาณได้ว่าเท่ากับศูนย์ ทำให้กำลังงานของสัญญาณรบกวนในย่านความถี่นี้ถูกลดทอนลง แต่ในย่านความถี่ขอบสัญญาณรบกวนจะถูกลดทอนให้มีความถี่เพิ่มขึ้น ซึ่งมีค่าอัตราขยายสูงสุดเท่ากับ 6 เดซิเบล ที่ความถี่ 0 และ $f_s/2$ เฮิรตซ์ และจากผลตอบสนองทางความถี่ของสัญญาณอินพุตที่มีค่าอัตราขยายเท่ากับ 0 เดซิเบล ตลอดทุกค่าความถี่ทำให้สัญญาณอินพุตถูกส่งผ่านไปที่เอาต์พุตโดยไม่สูญเสียกำลังงาน แต่จะมีการเลื่อนของเฟสไปเป็นมุม 180 องศา

ในลักษณะเช่นเดียวกันกับวงจรมอดูเลตสัญญาณซิกมาเดลตาแบบผ่านความถี่ต่ำ อาจจะมีอริบายคุณสมบัติการจัดรูปสัญญาณรบกวน (Noise shaping) ของวงจรมอดูเลตสัญญาณซิกมาเดลตาแบบผ่านแถบความถี่ได้ดังนี้คือ เนื่องจากค่าอัตราขยายของวงจรรีโซเนเตอร์ในย่านความถี่ $f_s/4$ มีค่าสูง ทำให้ค่าเฉลี่ยของสัญญาณผลต่างระหว่างสัญญาณอินพุต ($u(n)$) กับสัญญาณเอาต์พุต ($y(n)$) ในย่านความถี่นี้มีขนาดเล็ก ส่งผลให้สัญญาณเอาต์พุตแบบดิจิตอลมีขนาดกำลังงานสัญญาณรบกวนต่ำ ทำให้สัญญาณดิจิตอลที่ได้จากการแปลงสัญญาณแอนะล็อกเป็นดิจิตอลในย่านความถี่ดังกล่าวมีค่าอัตราส่วนกำลังงานสัญญาณอินพุตต่อกำลังงานสัญญาณรบกวน (SNR) สูง

จากฟังก์ชันการส่งผ่านสัญญาณรบกวนดังสมการที่ 2.16 สามารถคำนวณหาอัตราส่วนกำลังงานสัญญาณอินพุตต่อกำลังงานสัญญาณรบกวน (SNR) ของวงจรมอดูเลตสัญญาณซิกมาเดลตาแบบผ่านแถบความถี่อันดับที่ 2 ได้ดังสมการที่ 2.17 (ภาคผนวก ก)

$$SNR = 10 \log_{10} \left(\frac{\sigma_s^2}{\sigma_q^2} \right) - 10 \log_{10} \left(\frac{\pi^2}{6} \right) + 30 \log_{10} (OSR) \quad dB \quad (2.17)$$

กำหนดให้ σ_s^2 คือค่ากำลังงานสัญญาณอินพุต และ σ_q^2 คือค่ากำลังงานสัญญาณรบกวน


จากสมการที่ 2.17 แสดงให้เห็นว่า คุณสมบัติการลดทอนกำลังงานสัญญาณรบกวนของวงจรมอดูเลตสัญญาณซิกมาเดลตาแบบผ่านแถบความถี่อันดับที่ 2 จะเหมือนกับคุณสมบัติการลดทอนกำลังงานสัญญาณรบกวนของวงจรมอดูเลตสัญญาณซิกมาเดลตาแบบผ่านความถี่ต่ำอันดับที่ 1 คือ เมื่อทำการเพิ่มค่าความถี่การสุ่มขึ้นสองเท่า จะทำให้ค่าอัตราส่วนกำลังงานสัญญาณอินพุตต่อกำลังงานสัญญาณรบกวนเพิ่มขึ้นเท่ากับ 9 เดซิเบล หรือ 1.5 บิต หรืออาจจะกล่าวได้ว่าที่คุณสมบัติการลดทอนสัญญาณรบกวนค่าเดียวกัน วงจรมอดูเลตสัญญาณซิกมาเดลตาแบบผ่านแถบความถี่จะมีอันดับเป็นสองเท่าของวงจรมอดูเลตสัญญาณซิกมาเดลตาแบบผ่านความถี่ต่ำ

2.4 วงจรมอดูเลตสัญญาณซิกมาเดลตาอันดับสูง(High-order sigma-delta modulator)

คุณสมบัติการปรับรูปร่างสัญญาณรบกวน (Noise shaping) ของวงจรมอดูเลตสัญญาณซิกมาเดลตาเป็นคุณสมบัติที่ทำให้วงจรแปลงสัญญาณแอนะล็อกเป็นดิจิทัลรูปแบบนี้มีลักษณะเด่นและแตกต่างไปจากวงจรแปลงสัญญาณแอนะล็อกเป็นดิจิทัลทั่วไป จากที่กล่าวไปแล้วว่าวงจรกรองสัญญาณในวงรอบของวงจรมอดูเลตสัญญาณซิกมาเดลตานั้น มีความสัมพันธ์โดยตรงกับคุณสมบัติการส่งผ่านสัญญาณรบกวน ดังนั้นการที่จะกำหนดให้ฟังก์ชันการส่งผ่านสัญญาณรบกวนสามารถลดทอนกำลังงานของสัญญาณรบกวนได้มากขึ้น หรือมีขนาดแบนด์วิดท์การลดทอนที่กว้างมากขึ้น สามารถทำได้โดยการเพิ่มจำนวนวงรอบการป้อนกลับ (Feedback loop) [2] ซึ่งจะทำให้ฟังก์ชันการส่งผ่านสัญญาณรบกวนนั้นมีคุณสมบัติเป็นฟังก์ชันของวงจรกรองสัญญาณที่มีอันดับสูง (High-order filtering) โดยทั่วไปแล้วสามารถเขียนความสัมพันธ์ของจำนวนวงรอบการป้อนกลับ (L) กับขนาดสัญญาณรบกวนที่เอาต์พุตของวงจรมอดูเลตสัญญาณซิกมาเดลตา (n_0) ได้ดังสมการที่ 2.18 [3] กำหนดให้ $e_{rms}^2 = \Delta^2/12 = V_q^2$ และสามารถเขียนกราฟแสดงขนาดการลดทอนสัญญาณรบกวนของวงจรมอดูเลตสัญญาณซิกมาเดลตาที่มีจำนวนวงรอบการป้อนกลับเท่ากับ L ได้ดังรูปที่ 2.17

$$n_0 = e_{rms} \frac{\pi^L}{\sqrt{2L+1}} \left(\frac{1}{OSR}\right)^{(L+0.5)} \quad (2.18)$$

จากความสัมพันธ์ในสมการที่ 2.18 สรุปได้ว่า เมื่อทำการเพิ่มความถี่การสุ่มสัญญาณ 2 เท่า ขนาดกำลังงานสัญญาณรบกวน (n_0^2) จะลดลงเท่ากับ $6(L+0.5)$ เดซิเบล หรือเทียบได้กับความละเอียด $(L+0.5)$ บิต และเมื่อสังเกตจากกราฟขนาดการลดทอนสัญญาณรบกวนดังรูปที่ 2.17 จะพบว่าที่ค่าสัดส่วนอัตราการสุ่มเกิน (OSR) ค่าสูงๆ ขนาดการลดทอนสัญญาณรบกวนจะแปรผันตามจำนวนวงรอบของวงจรมอดูเลตสัญญาณซิกมาเดลตาอย่างรวดเร็ว ทำให้วงจรมอดูเลตสัญญาณซิกมาเดลตาอันดับสูงที่มีค่าสัดส่วนอัตราการสุ่มเกินค่าสูงๆ เหมาะสมกับวงจรแปลงสัญญาณแอนะล็อกเป็นดิจิทัลที่ต้องการความละเอียดสูง



รูปที่ 2.17 ขนาดการลดทอนสัญญาณรบกวนของวงจรมอดูเลตสัญญาณซิกมาเดลตาอันดับสูง


โดยทั่วไปโครงสร้างของวงจรมอดูเลตสัญญาณซิกมาเดลตาอันดับสูง สามารถจำแนกได้ 2 รูปแบบคือ

2.4.1 โครงสร้างแบบภาคเดียว (Single-stage architecture)

วงจรมอดูเลตสัญญาณซิกมาเดลตาอันดับสูงแบบภาคเดียวคือ วงจรมอดูเลตสัญญาณซิกมาเดลตาอันดับสูงที่มีวงจรจัดระดับสัญญาณเพียง 1 วงจรในวงรอบการป้อนกลับแบบลบ ข้อดีของวงจรมอดูเลตสัญญาณซิกมาเดลตาโครงสร้างนี้คือ มีความไวต่อคุณสมบัติวงจรรองต่ำ ทำให้ลดความยากในการออกแบบวงจรมอดูเลตสัญญาณซิกมาเดลตาลงได้ แต่สิ่งที่ต้องคำนึงถึงของวงจรมอดูเลตสัญญาณซิกมาเดลตาแบบภาคเดียวคือ เสถียรภาพของวงจร เนื่องจากเป็นวงจรไม่เป็นเชิงเส้นที่มีการป้อนกลับ ซึ่งวงจรมอดูเลตสัญญาณซิกมาเดลตาอันดับสูงแบบภาคเดียวจะสามารถทำงานอย่างมีเสถียรภาพได้ด้วยเงื่อนไขของขนาดแรงดันสัญญาณอินพุตที่จำกัด เพื่อป้องกันการเกิดโหลดเกิน (Overload) ขึ้นกับวงจรจัดระดับสัญญาณ และการกำหนดค่าสัมประสิทธิ์ของวงจรมอดูเลตสัญญาณซิกมาเดลตาจะทำให้ได้คุณสมบัติของฟังก์ชันการส่งผ่านสัญญาณรบกวนที่เหมาะสมตามต้องการ [4] ดังจะกล่าวถึงในบทต่อไป

วงจรมอดูเลตสัญญาณซิกมาเดลตาแบบผ่านความถี่ต่ำภาคเดียวอันดับที่ L แสดงดังในรูปที่ 2.18 [5] เมื่อทำการคำนวณหาฟังก์ชันการส่งผ่านสัญญาณอินพุตและฟังก์ชันการส่งผ่านสัญญาณรบกวนจากแบบจำลองเชิงเส้นของวงจรมอดูเลตสัญญาณซิกมาเดลตาจะได้ดังสมการที่ 2.19

$$Y(z) = \frac{\sum_{i=0}^L a_i (z-1)^{L-i}}{(z-1)^L + \sum_{i=0}^L a_i (z-1)^{L-i}} U(z) + \frac{(z-1)^L}{(z-1)^L + \sum_{i=0}^L a_i (z-1)^{L-i}} E(z) \quad (2.19)$$



รูปที่ 2.18 วงจรมอดูเลตสัญญาณซิกมาเคลตาอันดับสูงแบบภาคเดียว

จากสมการการส่งผ่านสัญญาณของวงจรมอดูเลตสัญญาณซิกมาเคลตาดังรูปที่ 2.18 จะเห็นว่าสัญญาณรบกวนจะถูกลดทอนด้วยฟังก์ชันของวงจรรองผ่านความถี่สูง ที่มีจำนวนซีโรเท่ากับ L วางตัวอยู่ที่ความถี่ 0 เฮิรตซ์

2.4.2 โครงสร้างแบบหลายภาค (Multi-stage architecture)

วงจรมอดูเลตสัญญาณซิกมาเคลตาอันดับสูงแบบหลายภาค จะเป็นการต่อเชื่อมกันแบบคาสเคด (Cascaded connection) ของวงจรมอดูเลตสัญญาณซิกมาเคลตาอันดับต่ำหลายๆภาค เพื่อให้มีคุณสมบัติการลดทอนสัญญาณรบกวนอันดับสูงขึ้น สัญญาณอินพุตจะถูกป้อนให้กับวงจรมอดูเลตสัญญาณซิกมาเคลตาภาคแรก และค่าลบของสัญญาณความคลาดเคลื่อนจากการจัดระดับสัญญาณในภาคแรกจะเป็นสัญญาณอินพุตของวงจรมอดูเลตสัญญาณซิกมาเคลตาภาคถัดไป โดยสัญญาณเอาต์พุตของวงจรมอดูเลตสัญญาณซิกมาเคลตาแบบหลายภาค จะเป็นการรวมกันของสัญญาณดิจิทัลเอาต์พุตที่ผ่านฟังก์ชันวงจรรองดิจิทัลที่เหมาะสม (Appropriate filtering) เพื่อให้เกิดการหักล้างของสัญญาณรบกวนที่เกิดขึ้นจากการจัดระดับสัญญาณในแต่ละภาคให้หมดไป ซึ่งทำให้สัญญาณเอาต์พุตสุดท้ายเป็นผลรวมของสัญญาณอินพุต กับสัญญาณรบกวนที่เกิดขึ้นในวงจรมอดูเลตสัญญาณซิกมาเคลตาภาคสุดท้าย ซึ่งถูกจัดรูปสัญญาณด้วยฟังก์ชันวงจรรองสัญญาณอันดับสูง เนื่องจากเป็นการต่อกันแบบหลั่นของวงจรมอดูเลตสัญญาณซิกมาเคลตาอันดับต่ำที่มีเสถียรภาพ ทำให้วงจรมอดูเลตสัญญาณซิกมาเคลตาอันดับสูงแบบหลายภาคทำงานได้อย่างมีเสถียรภาพที่ขนาดสัญญาณอินพุตประมาณเท่ากับขนาดแรงดันอ้างอิงป้อนกลับ โดยรูปที่ 2.19 เป็นวงจรมอดูเลตสัญญาณซิกมาเคลตาแบบผ่านความถี่ต่ำหลายภาคอันดับที่ 3 โดยคุณสมบัติการจัดรูปสัญญาณรบกวนแสดงได้จากการวิเคราะห์แบบจำลองเชิงเส้นของวงจรมอดูเลตสัญญาณซิกมาเคลตาดังสมการที่ 2.20 – 2.24

$$Y_1(z) = U(z) + (1 - z^{-1})E_1(z) \quad (2.20)$$

$$Y_2(z) = -E_1(z) + (1 - z^{-1})E_2(z) \quad (2.21)$$

$$Y_3(z) = -E_2(z) + (1 - z^{-1})E_3(z) \quad (2.22)$$

เมื่อกำหนดให้ $E_1(z)$, $E_2(z)$ และ $E_3(z)$ คือการแปลงแซด (z -transform) ของสัญญาณรบกวนจากการจัดระดับสัญญาณในแต่ละภาค


โดยผลรวมของสัญญาณเอาต์พุตของวงจรมอดูเลตสัญญาณซิกมาเดลตาอันดับต่ำแต่ละภาคที่ผ่านฟังก์ชันวงจรรองสัญญาณที่เหมาะสมจะเท่ากับ

$$Y(z) = z^{-2}Y_1(z) + z^{-1}(1 - z^{-1})Y_2(z) + (1 - z^{-1})^2 Y_3(z) \quad (2.23)$$

เมื่อทำการแทนค่าสัญญาณเอาต์พุตของวงจรมอดูเลตสัญญาณซิกมาเดลตาแต่ละภาคจะได้

$$Y(z) = z^{-2}U(z) + (1 - z^{-1})^3 E_3(z) \quad (2.24)$$

จากสมการที่ 2.24 จะเห็นว่าสัญญาณเอาต์พุตของวงจรมอดูเลตสัญญาณซิกมาเดลตาแบบหลายภาคอันดับที่ 3 (รูปที่ 2.19) เป็นการรวมกันของสัญญาณอินพุตกับสัญญาณรบกวนของวงจรมอดูเลตสัญญาณซิกมาเดลตาในภาคที่ 3 ซึ่งถูกจัดรูปสัญญาณด้วยฟังก์ชันวงจรรองความถี่สูงผ่านที่มีจำนวนซีโรเท่ากับ 3 วางตัวอยู่ที่ความถี่ 0 เฮิร์ตซ์



รูปที่ 2.19 วงจรมอดูเลตสัญญาณซิกมาเดลตาแบบหลายภาคอันดับที่ 3

จากคุณสมบัติของวงจรมอดูเลตสัญญาณซิกมาเดลตาอันดับสูงทั้ง 2 รูปแบบที่แตกต่างกัน สามารถสรุปถึงข้อดีและข้อเสียได้ดังตารางที่ 2.1


ตารางที่ 2.1 การเปรียบเทียบคุณสมบัติของวงจรมอดูเลตสัญญาณซิกมาเดลตาอันดับสูง

โครงสร้าง	ข้อดี	ข้อเสีย
วงจรมอดูเลตสัญญาณซิกมาเดลตาแบบภาคเดียว	<ul style="list-style-type: none"> • มีสัญญาณดิจิทัลเอาต์พุตแบบ 1 บิต • มีความไวต่อความไม่แน่นอนของค่านิพจน์ของวงจรรองสัญญาณต่ำ 	<ul style="list-style-type: none"> • ทำงานอย่างมีประสิทธิภาพด้วยขนาดสัญญาณอินพุตที่จำกัด • วงจรรองสัญญาณออกแบบได้ยาก
วงจรมอดูเลตสัญญาณซิกมาเดลตาแบบหลายภาค	<ul style="list-style-type: none"> • ทำงานอย่างมีประสิทธิภาพ 	<ul style="list-style-type: none"> • ต้องการการเข้าซูดกัน (match) ของฟังก์ชันการส่งผ่านสัญญาณแอนะล็อกและดิจิทัล • มีสัญญาณดิจิทัลเอาต์พุตแบบหลายบิต

2.5 วงจรมอดูเลตสัญญาณซิกมาเดลตากับการจัดระดับสัญญาณภายในหลายบิต

จากความสัมพันธ์ของขนาดสัญญาณรบกวนที่เอาต์พุตของวงจรมอดูเลตสัญญาณซิกมาเดลตา ดังแสดงในสมการที่ 2.18 จะพบว่าขนาดสัญญาณรบกวนดังกล่าวจะถูกจำกัดด้วยค่าอัตราส่วนการสุ่มเกิน (OSR) และขนาดสัญญาณรบกวนจะสามารถทำให้มีค่าลดลงได้ด้วยการเพิ่มจำนวนอันดับ (L) ซึ่งวิธีการดังกล่าวจะต้องคำนึงถึงเสถียรภาพของวงจรเป็นสิ่งสำคัญ อย่างไรก็ตามขนาดสัญญาณรบกวนที่เอาต์พุตของวงจรมอดูเลตสัญญาณซิกมาเดลตา จะสามารถทำให้มีค่าที่ลดลงได้ด้วยการลดขนาดสัญญาณรบกวนที่เกิดจากการจัดระดับสัญญาณ (e_{rms}) ซึ่งจะทำให้ได้ด้วยการเพิ่มจำนวนบิตการจัดระดับสัญญาณของวงจรจัดระดับสัญญาณภายในวงรอบ (Quantizer) โดยขนาดกำลังงานสัญญาณรบกวนจากการจัดระดับสัญญาณจะลดลงเท่ากับ 6-dB เมื่อทำการเพิ่มจำนวนบิตการจัดระดับสัญญาณมากขึ้น 1 บิต ซึ่งจะทำให้ค่าความละเอียดประสิทธิภาพ (ENOB) ของวงจรมอดูเลตสัญญาณซิกมาเดลตาเพิ่มขึ้นด้วยเช่นกัน แต่อย่างไรก็ตามประสิทธิภาพการลดทอนขนาดสัญญาณรบกวนของวงจรมอดูเลตสัญญาณซิกมาเดลตาแบบการจัดระดับสัญญาณภายในหลายบิตจะได้รับผลกระทบจากความไม่เป็นเชิงเส้น (Nonlinearity) ของวงจรแปลงสัญญาณแอนะล็อกเป็นดิจิทัล และวงจรแปลงสัญญาณดิจิทัลเป็นแอนะล็อกในวงรอบการป้อนกลับ โดยความไม่เป็นเชิงเส้นของวงจรแปลงสัญญาณแอนะล็อกเป็นดิจิทัล จะเกิดจากความไม่แม่นยำของค่าแรงดันขีดเริ่มเปลี่ยน (Thresholds voltage deviation) และความไม่เป็นเชิงเส้นของวงจรแปลงสัญญาณดิจิทัลเป็นแอนะล็อก จะเกิดจากความไม่แม่นยำของค่าสัญญาณอ้างอิงในการถอดรหัสสัญญาณดิจิทัล โดยคุณสมบัติของความไม่เป็นเชิงเส้นดังกล่าวจะสามารถสร้างแบบจำลองการ

ทำงานของวงจรมอดูเลตสัญญาณซิกมาเดลตาแบบการจัตระดับสัญญาณภายในหลายบิตได้ดังรูปที่ 2.20



รูปที่ 2.20 แบบจำลองความไม่เป็นเชิงเส้นของวงจรมอดูเลตสัญญาณซิกมาเดลตาแบบหลายบิต

กำหนดให้ $c(n)$ เป็นสัญญาณความผิดพลาดจากความไม่แม่นยำของค่าแรงดันขีดเริ่มเปลี่ยน, $e(n)$ เป็นสัญญาณความผิดพลาดจากการจัตระดับสัญญาณของวงจรมอดูเลตสัญญาณแอนะล็อกเป็นดิจิทัล และ $d(n)$ เป็นสัญญาณความผิดพลาดจากความไม่แม่นยำของค่าสัญญาณอ้างอิงการถอดรหัสสัญญาณดิจิทัล [3]

จากรูปที่ 2.20 จะพบว่าคุณสมบัติความไม่เป็นเชิงเส้นที่เกิดจากวงจรมอดูเลตสัญญาณแอนะล็อกเป็นดิจิทัล จะถูกลดทอนได้ด้วยค่าอัตราขยายของวงจรมอดูเลตสัญญาณแอนะล็อกเป็นดิจิทัลของวงจรมอดูเลตสัญญาณซิกมาเดลตาเช่นเดียวกับสัญญาณรบกวนจากการจัตระดับสัญญาณ แต่เมื่อพิจารณาถึงขนาดฟังก์ชันการส่งผ่านสัญญาณรบกวนที่เกิดขึ้นจากวงจรมอดูเลตสัญญาณแอนะล็อกเป็นดิจิทัลจะมีลักษณะเหมือนกับฟังก์ชันการส่งผ่านสัญญาณอินพุตของวงจรมอดูเลตสัญญาณซิกมาเดลตา จึงทำให้ประสิทธิภาพการจัตรูปสัญญาณรบกวนของวงจรมอดูเลตสัญญาณซิกมาเดลตาแบบการจัตระดับสัญญาณภายในหลายบิต จะถูกจำกัดด้วยความไม่เป็นเชิงเส้นของวงจรมอดูเลตสัญญาณดิจิทัลเป็นแอนะล็อกที่อยู่ในวงจรมอดูเลตสัญญาณ

2.6 เสถียรภาพของวงจรมอดูเลตสัญญาณซิกมาเดลตา


โดยทั่วไปแบบจำลองเชิงเส้นของวงจรมอดูเลตสัญญาณซิกมาเดลตาอันดับสูงแบบภาคเดียว ซึ่งประกอบด้วยวงจรมอดูเลตสัญญาณแบบเชิงเส้น และแบบจำลองเชิงเส้นของวงจรมอดูเลตสัญญาณจัตระดับสัญญาณดังรูปที่ 2.11 มักจะได้รับการยอมรับในการวิเคราะห์ถึงคุณสมบัติการจัตรูปสัญญาณรบกวนของวงจรมอดูเลตสัญญาณซิกมาเดลตา ดังสมการที่ 2.11 – 2.12 แต่ในแบบจำลองดังกล่าวได้ละเลยความไม่เป็นเชิงเส้นของวงจรมอดูเลตสัญญาณไป เนื่องจากความเป็นจริงสัญญาณรบกวนที่เกิดจากการจัตระดับสัญญาณ จะสัมพันธ์กับสัญญาณอินพุตของวงจรมอดูเลตสัญญาณ ดังนั้น

วงจรถัดระดับสัญญาณจึงสามารถจำลองได้ด้วยบล็อกอัตราขยายสัญญาณที่มีอัตราขยาย λ ซึ่งเท่ากับอัตราส่วนของสัญญาณเอาต์พุตต่อสัญญาณอินพุตดังรูปที่ 2.21 [6] และจากแบบจำลองดังกล่าวสามารถคำนวณหาฟังก์ชันการส่งผ่านสัญญาณได้ดังสมการที่ 2.25

$$Y(z) = \frac{\lambda H(z)}{1 + \lambda H(z)} U(z) \quad (2.25)$$

$$1 + \lambda H(z) = 0 \quad (2.26)$$


เนื่องจากความไม่เป็นเชิงเส้นของค่าอัตราขยาย λ ซึ่งจะเปลี่ยนแปลงทุกๆคาบเวลาการสุ่มสัญญาณ ดังนั้นการวิเคราะห์หาโลโก้สของรากสมการที่ 2.26 (Root locus) จะสามารถหาขอบเขตของค่าอัตราขยาย λ ที่ทำให้วงจรมอดูเลตสัญญาณซิกมาเดลตาทำงานอย่างมีประสิทธิภาพได้ [7] หรืออาจจะกล่าวได้ว่า การวิเคราะห์หาโลโก้สของรากจะบอกถึงขนาดสัญญาณอินพุตสูงสุดของวงจรถัดระดับสัญญาณ ($v(n)$) ที่ไม่ทำให้เกิดการป้อนกลับแบบบวกของวงจรมอดูเลตสัญญาณซิกมาเดลตา



รูปที่ 2.21 แบบจำลองเชิงเส้นทั่วไปของวงจรมอดูเลตสัญญาณซิกมาเดลตา

เนื่องจากความมีประสิทธิภาพของระบบที่มีการป้อนกลับ (Feedback system) จะถูกกำหนดด้วยคุณสมบัติการส่งผ่านสัญญาณทางขนาดและเฟสของวงจรที่อยู่ในวงรอบ ดังนั้นลักษณะการส่งผ่านสัญญาณอินพุตทางขนาดของวงจรถัดระดับสัญญาณ จะสามารถจำลองได้ด้วยค่าอัตราขยายเท่ากับ λ ที่มีความสัมพันธ์กับอัตราส่วนค่าสัญญาณเอาต์พุตของการจัดระดับสัญญาณต่อค่าสัญญาณอินพุตของวงจร และเนื่องจากวงจรแปลงสัญญาณแอนะล็อกเป็นดิจิทัลแบบ 1 บิต จะสามารถออกแบบได้ด้วยวงจรเปรียบเทียบสัญญาณแบบไม่ต่อเนื่องทางเวลา ซึ่งการเปลี่ยนแปลงหรือการคงอยู่ของระดับสัญญาณดิจิทัลเอาต์พุตของวงจรเปรียบเทียบสัญญาณ จะทำให้เกิดช่วงของการส่งผ่านสัญญาณทางเฟส ($\Delta\phi$) ที่จะสัมพันธ์กับอัตราส่วนค่าความถี่สัญญาณอินพุตกับค่าอัตราการสุ่มสัญญาณของวงจรถัดระดับสัญญาณดังแสดงในรูปที่ 2.22 และจะเรียกหลักการพิจารณาการส่งผ่านเฟสของสัญญาณอินพุตนี้ว่า หลักความไม่แน่นอนทางเฟสของสัญญาณ (Phase uncertainty) [8] ดังนั้นจากความสัมพันธ์ดังกล่าว จะสามารถสร้างเป็นแบบจำลองความไม่เป็นเชิงเส้นของวงจรถัดระดับ

สัญญาณในวงรอบของวงจรมอดูเลตสัญญาณซิกมาเดลตาได้ดังรูปที่ 2.23 และสามารถเขียนสมการการส่งผ่านสัญญาณของวงจรจัดระดับสัญญาณได้ดังสมการที่ 2.27




รูปที่ 2.22 ความไม่แน่นอนทางเฟสของวงจรมอดูเลตสัญญาณแบบไม่ต่อเนื่องทางเวลา

$$Q(z) = \lambda \cdot e^{j\alpha\Delta\varphi_{\max}(\theta)} \quad \text{กำหนด : } \begin{cases} z = r \cdot e^{j\theta} \\ \lambda \in [0, \infty) \\ \alpha \in [-1, 1] \end{cases} \quad (2.27)$$

$$Y(z) = \frac{\lambda e^{j\alpha\Delta\varphi_{\max}(\theta)} H(z)}{1 + \lambda e^{j\alpha\Delta\varphi_{\max}(\theta)} H(z)} U(z) \quad (2.28)$$

$$1 + \lambda e^{j\alpha\Delta\varphi_{\max}(\theta)} H(z) = 0 \quad (2.29)$$



รูปที่ 2.23 แบบจำลองเสถียรภาพของวงจรมอดูเลตสัญญาณซิกมาเดลตา

จากแบบจำลองเสถียรภาพของวงจรมอดูเลตสัญญาณซิกมาเดลตา (รูปที่ 2.23) สามารถเขียนสมการการส่งผ่านสัญญาณอินพุต ($u(n)$) ได้ดังสมการที่ 2.28 เป็นที่น่าสังเกตเมื่อ $\alpha = 0$ จะทำให้สมการที่ 2.28 เหมือนกับสมการการส่งผ่านสัญญาณที่คำนวณได้จากแบบจำลองเชิงเส้นทั่วไปของวงจรมอดูเลตสัญญาณซิกมาเดลตา (สมการที่ 2.25)

การวิเคราะห์หาโพลของรากสมการที่ 2.29 เมื่อทำการเปลี่ยนค่า λ และ α จะทำให้ได้บริเวณของรากในระนาบแซด (z -plane) โดยที่ค่า λ และ α ที่ทำให้รากของสมการที่ 2.29 อยู่ในบริเวณวงกลมหนึ่งหน่วย (Unit circle) จะเป็นค่าที่บอกถึงขอบเขตการทำงานของวงจรมอดูเลตสัญญาณซิกมาเดลตาที่มีเสถียรภาพ

บทที่ 3

วงจรมอดูเลตสัญญาณซิกมาเดลตาแบบผ่านแถบความถี่

อันดับที่ 8

3.1 การกำหนดคุณสมบัติของวงจรมอดูเลตสัญญาณซิกมาเดลตาแบบผ่านแถบความถี่


ในการออกแบบวงจรแปลงสัญญาณแอนะล็อกเป็นดิจิทัลนั้น ตัวแปรสำคัญที่กำหนดคุณสมบัติต่างๆของวงจรมอดูเลตสัญญาณซิกมาเดลตา คือ ค่าอัตราส่วนกำลังงานสัญญาณอินพุตต่อกำลังงานสัญญาณรบกวน (Signal to Noise Ratio : SNR) ซึ่งค่ากำลังงานสัญญาณรบกวนในวงจรมอดูเลตสัญญาณซิกมาเดลตาจะแปรผกผันกับค่าสัดส่วนอัตราการสุ่มเกิน (Oversampling ratio : OSR) และจำนวนอันดับของวงจรมอดูเลตสัญญาณซิกมาเดลตา (Order : L) ดังแสดงในสมการที่ 2.18 โดยจะพบว่า การลดทอนกำลังงานสัญญาณรบกวนจะแปรผันอย่างรวดเร็วกับจำนวนอันดับของวงจรมอดูเลตสัญญาณซิกมาเดลตาที่ค่าสัดส่วนอัตราการสุ่มเกินค่าสูง ($OSR > 128$) และเนื่องจากการประยุกต์ใช้เทคนิคการจัดรูปสัญญาณรบกวนกับสัญญาณแบนด์วิดท์กว้าง จะมีข้อจำกัดที่อัตราการสุ่มของวงจรมอดูเลตสัญญาณซิกมาเดลตา จึงทำให้การออกแบบวงจรมอดูเลตสัญญาณซิกมาเดลตาอันดับสูง เพื่อใช้งานกับการแปลงสัญญาณแอนะล็อกเป็นดิจิทัลที่มีขนาดแบนด์วิดท์กว้างเป็นวิธีที่หลีกเลี่ยงไม่ได้ โดยตัวแปรที่สำคัญในการพิจารณาค่าสัดส่วนอัตราการสุ่มเกินของวงจรมอดูเลตสัญญาณซิกมาเดลตาแบบผ่านแถบความถี่คือ ค่าความถี่กลางของภาครับสัญญาณวิทยุ (Intermediate Frequency : IF) ซึ่งเป็นตัวแปรที่จะกำหนดย่านความถี่สัญญาณอินพุตของวงจรมอดูเลตสัญญาณซิกมาเดลตาแบบผ่านแถบความถี่ โดยการกำหนดค่าความถี่กลางของภาครับสัญญาณวิทยุจะคำนึงถึงคุณสมบัติของวงจรกรองผ่านแถบความถี่ (Band-pass filter) ซึ่งทำหน้าที่ลดทอนกำลังงานของสัญญาณรบกวนในย่านความถี่สัญญาณเงาของภาคอินพุตวงจรรวมสัญญาณ (Mixer) ดังนั้นการกำหนดค่าความถี่กลางของภาครับสัญญาณวิทยุจึงควรที่จะมีค่าสูงพอสมควร (50 – 200 MHz) เพื่อช่วยให้การออกแบบวงจรกรองผ่านแถบความถี่ดังกล่าวทำได้ง่ายขึ้น [9] และโดยทั่วไปแล้วค่าอัตราการสุ่มสัญญาณของวงจรมอดูเลตสัญญาณซิกมาเดลตาแบบผ่านแถบความถี่จะถูกกำหนดให้มีค่าเป็น 4 เท่าของค่าความถี่กลางภาครับสัญญาณวิทยุ เพื่อลดความยุ่งยากสำหรับการประมวลผลสัญญาณดิจิทัลในย่านความถี่กลาง ดังนั้นการกำหนดค่าความถี่กลางของภาครับสัญญาณวิทยุจึงควรพิจารณาให้เกิดความเหมาะสม อย่างไรก็ตามการนำเทคนิคการสุ่มต่ำ (Undersampling) มาประยุกต์ใช้กับวงจรมอดูเลตสัญญาณซิกมาเดลตาแบบผ่านแถบความถี่ จะช่วยลดความต้องการอัตราการสุ่มสัญญาณค่าสูงลงได้ แต่ข้อจำกัดของการแปลงสัญญาณแอนะล็อกเป็นดิจิทัลกับเทคนิคการสุ่มต่ำคือ ขนาดกำลังงานสัญญาณรบกวนที่เพิ่มขึ้น (Noise folding) และ

คุณสมบัติของวงจรกรองผ่านแถบความถี่ภาคอินพุต (Anti-aliasing filter) ดังนั้นจึงควรกำหนดให้ค่าอัตราส่วนของค่าความถี่กลาง (f_{IF}) ต่อค่าอัตราการสุ่ม (f_s) ของวงจรแปลงสัญญาณแอนะล็อกเป็นดิจิทัล มีค่าต่ำเพียงพอกับความถี่ความต้องการค่าพิสัยพลวัต (Dynamic range) โดยเรียกค่าอัตราส่วนนี้ว่า สัดส่วนอัตราการสุ่มต่ำ (Undersampling ratio) ดังสมการที่ 3.1

$$\text{Undersampling ratio} = \frac{\text{Intermediate frequency } (f_{IF})}{\text{Sample frequency } (f_s)} \quad 3.1$$

จากเหตุผลดังกล่าว จึงทำให้คุณสมบัติของวงจรมอดูเลตสัญญาณซิกมาเดลตาสำหรับภาครับสัญญาณวิทยุในระบบสื่อสารความเร็วสูง (Wide-bandwidth communications) มักจะมีค่าสัดส่วนอัตราการสุ่มเกินน้อยกว่า 32 เท่า ($OSR < 32$) ทำให้การออกแบบและการพัฒนางจรมอดูเลตสัญญาณซิกมาเดลตาแบบผ่านแถบความถี่อันดับสูงได้รับความสนใจ และถูกนำมาพัฒนาประสิทธิภาพการทำงานอย่างแพร่หลายในปัจจุบัน

จากคุณสมบัติของวงจรมอดูเลตสัญญาณซิกมาเดลตาอันดับสูงดังที่กล่าวไปในบทที่ 2 จะเห็นว่า วงจรมอดูเลตสัญญาณซิกมาเดลตาอันดับสูงแบบภาคเดียวจะมีข้อจำกัดในการออกแบบวงจรที่น้อยกว่า และสามารถสร้างได้ง่าย แต่ปัญหาที่เกิดขึ้นคือ เสถียรภาพในการทำงาน ซึ่งยังไม่มี การเสนอทฤษฎีที่สามารถยืนยันเกี่ยวกับการออกแบบวงจรมอดูเลตสัญญาณซิกมาเดลตาอันดับสูงแบบภาคเดียวที่มีเสถียรภาพได้อย่างชัดเจน [10] แต่จากผลการจำลองการทำงานของวงจรมอดูเลตสัญญาณซิกมาเดลตาอันดับสูงแบบภาคเดียวพบว่า วงจรมอดูเลตสัญญาณซิกมาเดลตาอันดับสูงแบบภาคเดียว ที่มีขนาดฟังก์ชันการส่งผ่านกำลังงานสัญญาณรบกวนในย่านความถี่สูงน้อยกว่า 2 ($|NTF|_{f=\infty} < 6\text{-dB}$) จะสามารถทำงานอย่างมีเสถียรภาพในช่วงขนาดสัญญาณอินพุตที่จำกัดได้ [5]



รูปที่ 3.1 ขนาดฟังก์ชันการส่งผ่านกำลังงานสัญญาณรบกวนของวงจรมอดูเลตสัญญาณซิกมาเดลตาแบบผ่านแถบความถี่อันดับสูง

$$NTF(z) = (1 + z^{-2})^{L/2} \quad 3.2$$

เมื่อกำหนดให้ฟังก์ชันการส่งผ่านสัญญาณรบกวนของวงจรมอดูเลตสัญญาณซิกมาเดลตาแบบผ่านแถบความถี่อันดับที่ L มีลักษณะดังสมการที่ 3.2 ซึ่งจะสามารถคำนวณหาขนาดฟังก์ชันในระนาบความถี่ได้ดังรูปที่ 3.1 จากคุณสมบัติดังกล่าวพบว่าวงจรมอดูเลตสัญญาณซิกมาเดลตาแบบผ่านแถบความถี่อันดับสูงที่มีจำนวนอันดับมากกว่า 2 ($L > 2$) จะไม่สามารถทำงานอย่างมีประสิทธิภาพได้ ($|NTF|_{f=\infty} > 6\text{-dB}$) อย่างไรก็ตามการเพิ่มคุณสมบัติวงจรกรองสัญญาณแบบบัตเตอร์เวิร์ท (Butterworth filter : $1/D(z)$) จะทำให้สามารถกำหนดขนาดฟังก์ชันการส่งผ่านสัญญาณรบกวนในช่วงความถี่ขอบให้ราบเรียบ (Flat) และมีค่าสูงสุดตามต้องการได้ [3] ดังสมการที่ 3.3

$$NTF(z) = \frac{(1 + z^{-2})^{L/2}}{D(z)} \quad 3.3$$

จากสมการที่ 3.3 จะเห็นว่าฟังก์ชันการส่งผ่านกำลังงานสัญญาณรบกวนมีซีโร (Zeros) จำนวนเท่ากับ $L/2$ วางตัวอยู่ที่ความถี่กลาง ($\omega_z = \pi/2$) ซึ่งคุณสมบัตินี้ไม่เหมาะสมกับวงจรมอดูเลตสัญญาณซิกมาเดลตาอันดับสูงที่มีค่าสัดส่วนอัตราการสุ่มเกินต่ำกว่า 64 เท่า ซึ่งการกำหนดตำแหน่งซีโรของฟังก์ชันการส่งผ่านกำลังงานสัญญาณรบกวนให้วางตัวกระจายตลอดย่านความถี่การทำงาน (Inverse chebyshev filters) จะช่วยเพิ่มประสิทธิภาพการลดทอนกำลังงานสัญญาณรบกวนได้ดีและเหมาะสมมากขึ้น [10]


การวิเคราะห์หาจำนวนอันดับ (L) ของวงจรมอดูเลตสัญญาณซิกมาเดลตาแบบผ่านแถบความถี่จะพิจารณาจากคุณสมบัติการจัดรูปสัญญาณรบกวนในย่านความถี่การทำงาน แต่เนื่องจากสมการการส่งผ่านกำลังงานสัญญาณรบกวน ($NTF(z)$) ของวงจรมอดูเลตสัญญาณซิกมาเดลตาเป็นสมการพหุนามอันดับสูง จึงทำให้การวิเคราะห์หาจำนวนอันดับของวงจรมอดูเลตสัญญาณซิกมาเดลตาแบบผ่านแถบความถี่ด้วยวิธีทางคณิตศาสตร์ (Analytical method) ทำได้ยาก ดังนั้นลักษณะฟังก์ชันการส่งผ่านกำลังงานสัญญาณรบกวนของวงจรมอดูเลตสัญญาณซิกมาเดลตาอันดับสูงจึงถูกกำหนดให้มีขนาดคงที่ตลอดย่านความถี่การทำงาน เพื่อช่วยให้การวิเคราะห์หาจำนวนอันดับทำได้ง่ายขึ้นดังสมการที่ 3.4 และสามารถคำนวณหาอัตราส่วนกำลังงานสัญญาณอินพุตต่อกำลังงานสัญญาณรบกวนที่เอาท์พุทของวงจรมอดูเลตสัญญาณซิกมาเดลตาแบบผ่านแถบความถี่ได้ดังสมการที่ 3.5

$$n_0^2 = \int_{f_1}^{f_2} S_q^2 |NTF(f)|^2 df = \frac{\Delta^2}{12 \cdot OSR} |NTF_{inband}|^2 \quad 3.4$$

$$SQNR = B \cdot 20 \log(2) + 10 \log(3) + 10 \log(OSR) - 20 \log(|NTF_{inband}|) \quad 3.5$$

กำหนดให้ B คือ จำนวนบิตการจัดระดับสัญญาณภายใน และ $|NTF_{inband}|$ คือ ค่าคงที่ขนาดการส่งผ่านกำลังงานสัญญาณรบกวนในย่านความถี่การทำงาน

จากสมการที่ 3.5 การวิเคราะห์หาจำนวนอันดับของวงจรมอดูเลตสัญญาณซิกมาเดลตา จะพิจารณาจากค่าคงที่การส่งผ่านกำลังงานสัญญาณรบกวนในย่านความถี่การทำงาน และขนาดแบนด์วิดท์สัญญาณอินพุตของวงจรมอดูเลตสัญญาณซิกมาเดลตา โดยจำนวนอันดับของวงจรมอดูเลตสัญญาณซิกมาเดลตาแบบผ่านแถบความถี่ จะถูกกำหนดให้มีค่าเท่ากับจำนวนอันดับของวงจรรองแบบช่องบาก (Notch filter) ที่มีคุณสมบัติการลดทอนสัญญาณ และขนาดแบนด์วิดท์ของวงจรรองเพียงพอกับคุณสมบัติการจัดรูปสัญญาณรบกวนที่ต้องการ



รูปที่ 3.2 ค่าอัตราส่วนกำลังงานสัญญาณอินพุตต่อกำลังงานสัญญาณรบกวนของวงจรมอดูเลตสัญญาณซิกมาเดลตาที่มีบิตการจัดระดับสัญญาณภายในเท่ากับ 1 ($B=1$)

โดยทั่วไปแล้วระบบสื่อสารความเร็วสูงที่มีการประมวลผลสัญญาณข้อมูลภาพ และเสียงแบบดิจิทัล เช่น ระบบสื่อสารไร้สายความเร็วสูง, ระบบโทรทัศนแบบดิจิทัลทั่วไป และระบบโทรทัศนแบบดิจิทัลความละเอียดสูง จะต้องการความละเอียดสัญญาณดิจิทัลมากกว่า 8-10 บิต หรืออาจจะกล่าวได้ว่า วงจรแปลงสัญญาณแอนะล็อกเป็นดิจิทัลที่ใช้ต้องมีคุณสมบัติค่าอัตราส่วนกำลังงานสัญญาณอินพุตต่อกำลังงานสัญญาณรบกวนและสัญญาณความผิดเพี้ยน (Signal to noise and distortion ratio : SNDR) ที่เอาท์พุตมากกว่า 60 เดซิเบล จึงจะเพียงพอกับความต้องการของระบบสื่อสารความเร็วสูงที่มีในปัจจุบัน

ตารางที่ 3.1 คุณสมบัติการออกแบบวงจรมอดูเลตสัญญาณซิกมาเดลตาแบบผ่านแถบความถี่

คุณสมบัติของวงจรมอดูเลตสัญญาณซิกมาเดลตา	การกำหนดค่าตัวแปร
แบนด์วิธสัญญาณอินพุต (Signal bandwidth : f_{BW})	3.84 MHz
ความถี่กลางของภาครับสัญญาณวิทยุ (Intermediate frequency : f_{IF})	138 MHz
อัตราการสุ่มสัญญาณ (Sample frequency : f_s)	184 MHz
สัดส่วนอัตราการสุ่มเกิน (Oversampling ratio : OSR)	24
อันดับของวงจรมอดูเลตสัญญาณซิกมาเดลตา (Order : L)	8
จำนวนบิตการจัดระดับสัญญาณภายใน (Internal bits : B)	1 บิต

3.2 การออกแบบวงจรมอดูเลตสัญญาณซิกมาเดลตาแบบผ่านแถบความถี่อันดับสูง กับ ฟังก์ชันการส่งผ่านสัญญาณรบกวนแบบเชบีเชบผกผัน

การสร้างวงจรมอดูเลตสัญญาณซิกมาเดลตาแบบผ่านแถบความถี่อันดับสูงแบบภาคเดียว จะประกอบด้วย 2 ขั้นตอนด้วยกันคือ


- การเปลี่ยนรูปวงจรมอดูเลตสัญญาณซิกมาเดลตาแบบผ่านแถบความถี่ต่ำ
- การกำหนดสัมประสิทธิ์วงจรมอดูเลตสัญญาณซิกมาเดลตาแบบผ่านแถบความถี่

3.2.1 การเปลี่ยนรูปวงจรมอดูเลตสัญญาณซิกมาเดลตาแบบผ่านความถี่ต่ำ

การเปลี่ยนรูปวงจรมอดูเลตสัญญาณซิกมาเดลตาแบบผ่านความถี่ต่ำ เป็นการเปลี่ยนคุณสมบัติของวงจรกรองวงรอบซึ่งเป็นวงจรกรองผ่านความถี่ต่ำ (Low-pass filter) ที่มีอัตราขยายสัญญาณค่าสูงในย่านความถี่ต่ำให้อยู่ในรูปวงจรกรองผ่านแถบความถี่ (Band-pass filter) ที่มีค่าอัตราขยายสัญญาณค่าสูงอยู่ที่ค่าความถี่ใดๆ ในช่วงความถี่ศูนย์ ($\omega = 0$) ถึงครึ่งค่าความถี่การสุ่ม ($\omega = \pi$) จึงทำให้วงจรมอดูเลตสัญญาณซิกมาเดลตาแบบผ่านความถี่ต่ำที่ผ่านการเปลี่ยนรูปจะมีคุณสมบัติการจัดรูปสัญญาณรบกวนอยู่ในย่านความถี่สัญญาณอินพุตใดๆ ที่ต้องการ หรือที่เรียกว่า วงจรมอดูเลตสัญญาณซิกมาเดลตาแบบผ่านแถบความถี่ ซึ่งจะเรียกเทคนิคการเปลี่ยนรูปดังกล่าวนี้ว่าเทคนิคการเปลี่ยนรูปวงจรกรองผ่านความถี่ต่ำให้อยู่ในรูปวงจรกรองผ่านแถบความถี่ (Low-pass to Band-pass Transformation) ดังจะมีความสัมพันธ์ดังสมการที่ 3.6 ซึ่งเทคนิคการเปลี่ยนรูปวงจรกรองสัญญาณจะทำให้จำนวนอันดับของวงจรกรองสัญญาณเพิ่มขึ้นแต่คุณสมบัติต่างๆ ของวงจรกรองสัญญาณยังคงเหมือนเดิม [3]

$$z \rightarrow -z \frac{z+a}{az+1}, \quad a = \cos\left(\frac{2\pi f_0}{f_s}\right) \quad 3.6$$

กำหนดให้ $-1 < a < 1$ โดยที่ค่าความถี่กลางการลดทอนสัญญาณรบกวนจะถูกกำหนดให้อยู่ที่ค่าความถี่ $f_s/4$ ($\omega_0 = \pi/2$) เมื่อ a มีค่าเท่ากับศูนย์ หรือ เมื่อ a มีค่าเป็นบวกจะทำให้ค่าความถี่กลางเลื่อนเข้าสู่ความถี่ $f_s/2$ ($\omega_0 = \pi$) และ เมื่อ a มีค่าเป็นลบจะทำให้ค่าความถี่กลางเลื่อนเข้าสู่ความถี่ศูนย์ ($\omega_0 = 0$) ดังรูปที่ 3.3



วงจรมอดูเลตสัญญาณซิกมาเดลตา
แบบผ่านความถี่ต่ำ


การเปลี่ยนรูป

⇒

Low-pass

to

Band-pass




วงจรมอดูเลตสัญญาณซิกมาเดลตา
แบบผ่านแถบความถี่

รูปที่ 3.3 การเลื่อนค่าความถี่กลาง (ω_0) ของฟังก์ชันการส่งผ่านสัญญาณรบกวนในระนาบซัด

ดังนั้นในขั้นตอนการออกแบบวงจรมอดูเลตสัญญาณซิกมาเดลตาแบบผ่านแถบความถี่อันดับสูง ตัวแปรแรกที่ต้องกำหนดคือ ค่าความถี่กลางการจัตระดับสัญญาณที่ต้องการ (ω_0) เพื่อใช้ในการคำนวณหารูปแบบการเปลี่ยนรูปจากความสัมพันธ์ดังสมการที่ 3.6

สำหรับการนำวงจรมอดูเลตสัญญาณซิกมาเดลตาอันดับสูง ไปประยุกต์ใช้งานกับการจัดระดับสัญญาณแบนด์วิดท์กว้าง คุณสมบัติที่สำคัญประการหนึ่งของฟังก์ชันการส่งผ่านสัญญาณคือ ลักษณะการวางตำแหน่งโพล (Poles) แบบวงจรรองบัตเตอร์เวิร์ท ดังที่กล่าวในหัวข้อย่อย 3.1 ซึ่งวงจรมอดูเลตสัญญาณซิกมาเดลตาอันดับสูงแบบภาคเดียวที่เกิดจากการนำวงจรรองวงรอบ (Loop filter) มาต่อเรียงกันแบบหลั่น (Cascade) จะสามารถสร้างคุณสมบัตินี้ได้ด้วยการกำหนดให้มีค่าอัตราการป้อนกลับสัญญาณเอาต์พุต (a_i) ที่จัตรวมสัญญาณอินพุตของวงจรรองวงรอบในแต่ละภาค และเพื่อให้เกิดความยืดหยุ่นในการกำหนดคุณสมบัติของฟังก์ชันการส่งผ่านสัญญาณอินพุต (STF(z)) จึงจำเป็นต้องเพิ่มการส่งผ่านสัญญาณอินพุตด้วยค่าอัตราขยายเท่ากับ b_i ไปที่จัตรวมสัญญาณของวงจรรองวงรอบด้วยเช่นกัน ซึ่งวงจรถัดแบบที่เหมาะสมสำหรับเทคนิคการเปลี่ยนรูปวงจรมอดูเลตสัญญาณซิกมาเดลตาแบบผ่านความถี่ต่ำอันดับสูงที่กล่าวไปนั้นแสดงดังรูปที่ 3.4

เมื่อทำการคำนวณหาฟังก์ชันการส่งผ่านสัญญาณของวงจรมอดูเลตสัญญาณซิกมาเดลตา ดังรูปที่ 3.4 ด้วยแบบจำลองเชิงเส้นอย่างง่าย จะได้ดังสมการที่ 3.7




รูปที่ 3.4 วงจรมอดูเลตสัญญาณซิกมาเดลตาแบบผ่านความถี่ต่ำอันดับที่ L ภาคเดียว

$$Y(z) = \frac{\sum_{i=1}^L b_i (z-1)^{i-1}}{(z-1)^L + \sum_{i=1}^L a_i (z-1)^{i-1}} U(z) + \frac{(z-1)^L}{(z-1)^L + \sum_{i=1}^L a_i (z-1)^{i-1}} E(z) \quad 3.7$$

จากสมการฟังก์ชันการส่งผ่านสัญญาณ (สมการที่ 3.7) จะเห็นได้ชัดเจนว่า วงจรมอดูเลตสัญญาณซิกมาเดลตาแบบผ่านความถี่ต่ำอันดับที่ L จะสามารถกำหนดค่าแห่งโพลของฟังก์ชันการส่งผ่านสัญญาณแบบวงจรรองบัตเตอร์เวิร์ทอันดับที่ L ได้ เมื่อมีการกำหนดค่าอัตราการป้อนกลับ (a_i) ที่เหมาะสม และการกำหนดคุณสมบัติของฟังก์ชันการส่งผ่านสัญญาณอินพุต ($Y(z)/U(z)$) จะทำได้อย่างอิสระด้วยการกำหนดค่าแห่งซีโรในระนาบแซดจากค่าอัตราการส่งผ่านสัญญาณ (b_i)

เนื่องจากสัญญาณความผิดพลาดจากการจัดระดับสัญญาณ ได้ถูกจัดรูปด้วยฟังก์ชันของวงจรมอดูเลตสัญญาณเพียงชนิดเดียว จึงทำให้ซีโรจำนวนเท่ากับ L ของฟังก์ชันการส่งผ่านสัญญาณรบกวนถูกกำหนดให้อยู่ที่ค่าความถี่ศูนย์ ($f_z = 0$) ซึ่งการวางตำแหน่งซีโรให้กระจายตัวอยู่ตลอดย่านความถี่การทำงาน สามารถทำได้ด้วยการสร้างวงจรรองบัตเตอร์เวิร์ทแบบลบผ่านวงจรมอดูเลตสัญญาณ 2 วงจร ด้วยอัตราการป้อนกลับค่าต่ำ (g) ซึ่งเป็นผลให้เกิดวงจรมอดูเลตสัญญาณอันดับที่ 2 แบบวงจรมอดูเลตไม่สูญเสีย (Lossless Discrete Integrator : LDI) โดยค่าความถี่เรโซแนนซ์จะถูกกำหนดด้วยอัตราการป้อนกลับดังสมการที่ 3.8-3.9




รูปที่ 3.5 วงจรมอดูเลตสัญญาณแบบวงจรมอดูเลตไม่สูญเสีย (LDI)

$$\frac{V(z)}{U(z)} = \frac{z}{z^2 - (2-g)z + 1} \quad 3.8$$

และ

$$g = 2 - 2 \cos\left(\frac{2\pi\Delta f}{f_s}\right) \quad 3.9$$


เมื่อกำหนดให้ Δf คือ ค่าความถี่เรโซแนนซ์ของวงจรเรโซเนเตอร์ โดยความสัมพันธ์ของค่าความถี่เรโซแนนซ์กับค่าอัตราการป้อนกลับแสดงดังรูปที่ 3.6



รูปที่ 3.6 ผลตอบสนองทางความถี่ของวงจรเรโซเนเตอร์กับอัตราการป้อนกลับแบบลบ (g)

นอกจากนี้การเพิ่มเส้นทางการส่งผ่านสัญญาณอินพุตไปที่ภาคอินพุตของวงจรจัดระดับสัญญาณภายใน จะช่วยเพิ่มทางเลือกให้กับการกำหนดคุณสมบัติของฟังก์ชันการส่งผ่านสัญญาณอินพุต (STF(z)) และจะทำให้เกิดการหักล้างระหว่างโพลและซีโรได้อย่างสมบูรณ์ โดยจะเรียกโครงสร้างของวงจรมอดูเลตสัญญาณซิกมาเดลตาแบบผ่านความถี่ต่ำอันดับสูง ที่มีคุณสมบัติดังที่กล่าวไปข้างต้นทั้งหมดว่า โครงสร้างการต่อเรียงกันแบบหลั่นของวงจรเรโซเนเตอร์กับการป้อนกลับภายใน (Cascade-of-resonator with feedback : CRFB) ดังรูปที่ 3.7

$$Y(z) = \frac{\left[b_5 + \frac{b_4(z-1) + b_3z}{z^2 - (2-g_2)z + 1} + \frac{b_2z(z-1) + b_1z^2}{[z^2 - (2-g_1)z + 1][z^2 - (2-g_2)z + 1]} \right] U(z) + E(z)}{1 + \frac{a_4(z-1) + a_3z}{z^2 - (2-g_2)z + 1} + \frac{a_2z(z-1) + a_1z^2}{[z^2 - (2-g_1)z + 1][z^2 - (2-g_2)z + 1]}} \quad 3.10$$




รูปที่ 3.7 วงจรมอดูเลตสัญญาณซิกมาเดลตาแบบผ่านความถี่ต่ำอันดับที่ 4

จากสมการที่ 3.10 จะเห็นว่าค่าความถี่ซีโรของฟังก์ชันการส่งผ่านสัญญาณรบกวนจะถูกกำหนดให้กระจายตัวอยู่รอบค่าความถี่กลางได้ด้วยการกำหนดอัตราการป้อนกลับภายในค่าต่ำ ($g \rightarrow 0$) ซึ่งจะ ทำให้ฟังก์ชันการส่งผ่านสัญญาณรบกวนมีคุณสมบัติแบบวงจรรองเขบีเจ็บผกผัน และเมื่อ กำหนดให้ค่าอัตราการป้อนกลับ (a_i) มีค่าเท่ากับค่าการส่งผ่านสัญญาณ (b_i) และค่าการส่งผ่านสัญญาณอินพุตที่วงจรจัดระดับสัญญาณภายในมีค่าเท่ากับหนึ่ง ($b_5 = 1$) จะได้ว่า ฟังก์ชันการส่งผ่านสัญญาณอินพุตของวงจรมอดูเลตสัญญาณซิกมาเดลตาดังรูปที่ 3.7 จะมีขนาดเท่ากับหนึ่งทุกค่าความถี่ ($STF(z)=1$) ซึ่งจะเข้าสู่ความเป็นอุดมคติของฟังก์ชันการส่งผ่านสัญญาณของวงจรมอดูเลตสัญญาณซิกมาเดลตา (สมการ 2.10-2.11)

เมื่อนำเทคนิคการเปลี่ยนรูปดังสมการที่ 3.6 มาประยุกต์ใช้กับวงจรมอดูเลตสัญญาณซิกมาเดลตาแบบผ่านความถี่ต่ำอันดับที่ 4 ดังรูปที่ 3.7 โดยกำหนดให้ค่าความถี่กลางการจัดระดับสัญญาณมีค่าน้อยกว่าความถี่การสุ่มอยู่ 4 เท่า ($f_0 = f_s/4$) ดังนั้นจากสมการที่ 3.6 จะได้ว่า $a = \cos(\pi/2) = 0$ ซึ่งทำให้ได้รูปแบบการเปลี่ยนรูปเท่ากับ $z \rightarrow -z^2$ เมื่อนำความสัมพันธ์การเปลี่ยนรูปที่ได้แทนลงในสมการการส่งผ่านสัญญาณดังสมการที่ 3.10 จะทำให้ได้ฟังก์ชันการส่งผ่านสัญญาณของวงจรมอดูเลตสัญญาณซิกมาเดลตาแบบผ่านแถบความถี่ที่มีค่าความถี่กลางเท่ากับ $f_s/4$ เป็นดังสมการที่ 3.11 ซึ่งจะเห็นว่าคุณสมบัติของฟังก์ชันการส่งผ่านสัญญาณมีลักษณะเหมือนเดิม แต่จะมีจำนวนอันดับเพิ่มเป็นสองเท่า โดยรูปที่ 3.8 แสดงถึงโครงสร้างของวงจรมอดูเลตสัญญาณซิกมาเดลตาแบบผ่านแถบความถี่อันดับที่ 8 ที่ได้จากการประยุกต์ใช้เทคนิคการเปลี่ยนรูป


$$Y(z) = \frac{\left[b_5 - \frac{b_4(z^2+1)+b_3z^2}{z^4+(2-g_2)z^2+1} + \frac{b_2z^2(z^2+1)+b_1z^4}{[z^4+(2-g_1)z^2+1][z^4+(2-g_2)z^2+1]} \right] U(z) + E(z)}{1 - \frac{a_4(z^2+1)+a_3z^2}{z^4+(2-g_2)z^2+1} + \frac{a_2z^2(z^2+1)+a_1z^4}{[z^4+(2-g_1)z^2+1][z^4+(2-g_2)z^2+1]}} \quad 3.11$$




รูปที่ 3.8 วงจรมอดูเลตสัญญาณซิกมาเดลตาแบบผ่านแถบความถี่อันดับที่ 8

3.2.2 การกำหนดค่าสัมประสิทธิ์ของวงจรมอดูเลตสัญญาณซิกมาเดลตาแบบผ่านแถบความถี่อันดับที่ 8

ดังจะเห็นได้จากสมการที่ 3.11 การกำหนดคุณสมบัติของวงจรมอดูเลตสัญญาณซิกมาเดลตาจะสามารถทำได้ด้วยการกำหนดค่าอัตราการป้อนกลับ และค่าอัตราการส่งผ่านสัญญาณที่เหมาะสม โดยจะเรียกค่าอัตราขยายสัญญาณทั้งสองชนิดนี้ว่า ค่าสัมประสิทธิ์ของวงจรมอดูเลตสัญญาณซิกมาเดลตา ซึ่งการกำหนดค่าสัมประสิทธิ์ของวงจรมอดูเลตสัญญาณซิกมาเดลตาจะเริ่มจากการพิจารณาคุณสมบัติของฟังก์ชันการส่งผ่านสัญญาณรบกวนเป็นหลัก โดยขนาดสูงสุดฟังก์ชันการส่งผ่านสัญญาณรบกวน (H_{inf}) จะต้องมีค่าน้อยกว่า 2 เท่า (6 เดซิเบล) ตามทฤษฎีเสถียรภาพของวงจรมอดูเลตสัญญาณซิกมาเดลตา [5] โดยรูปที่ 3.9 แสดงถึงลักษณะฟังก์ชันการส่งผ่านสัญญาณรบกวนกับขนาดสูงสุดฟังก์ชันการส่งผ่านสัญญาณรบกวนค่าต่างๆ ($H_{inf} = 1.4-1.7$) ของวงจรมอดูเลตสัญญาณซิกมาเดลตาแบบผ่านแถบความถี่อันดับที่ 8 ที่มีคุณสมบัติดังตาราง



รูปที่ 3.9 ฟังก์ชันการส่งผ่านสัญญาณรบกวนกับค่า H_{inf}



รูปที่ 3.10 ตำแหน่งโพลและซีโรของฟังก์ชันการส่งผ่านสัญญาณรบกวน ดังรูปที่ 3.9

ที่ 3.1 [11] จากรูปที่ 3.9 จะเห็นได้ว่าขนาดการลดทอนสัญญาณรบกวนสูงสุดจะแปรผกผันกับขนาดสูงสุดฟังก์ชันการส่งผ่านสัญญาณรบกวน และจากตำแหน่งโพลและซีโรดังรูปที่ 3.10 จะสามารถหาสมการโพลีโนเมียลอันดับที่ 8 ของฟังก์ชันการส่งผ่านสัญญาณรบกวนที่มีคุณสมบัติการลดทอนสัญญาณรบกวนเพียงพอกับความต้องการ (ตารางที่ 3.1) ได้เท่ากับ


$$\frac{Y(z)}{E(z)} = \frac{(z^4 + 1.9873z^2 + 1)(z^4 + 1.9980z^2 + 1)}{z^8 + 3.0613z^6 + 3.5992z^4 + 1.9151z^2 + 0.3878} \quad 3.12$$

จากสมการที่ 3.12 กำหนดให้ H_{inf} มีค่าเท่ากับ 1.6 เมื่อทำการเทียบค่าสัมประสิทธิ์ของสมการโพลีโนเมียลกับค่าสัมประสิทธิ์ฟังก์ชันการส่งผ่านสัญญาณรบกวน (สมการที่ 3.11) จะทำให้สามารถหาค่าอัตราการป้อนกลับ (g_i, a_i) ของวงจรมอดูเลตสัญญาณซิกมาเดลตาแบบผ่านแถบความถี่อันดับที่ 8 (ดังรูปที่ 3.8) ได้ และสำหรับการกำหนดค่าอัตราการส่งผ่านสัญญาณ (b_i) จะสามารถทำได้หลายรูปแบบแต่วิธีที่ง่ายและถูกเลือกมาใช้คือ การกำหนดค่าอัตราการส่งผ่านสัญญาณเพื่อให้เกิดการหักล้างของโพลและซีโรอย่างสมบูรณ์ ($a_i = b_i, b_5 = 1$) โดยค่าสัมประสิทธิ์ของวงจรมอดูเลตสัญญาณซิกมาเดลตาแบบผ่านแถบความถี่อันดับที่ 8 แสดงดังตารางที่ 3.2

ตารางที่ 3.2 ค่าสัมประสิทธิ์ของวงจรมอดูเลตสัญญาณซิกมาเดลตาแบบผ่านแถบความถี่อันดับที่ 8


ภาคที่ (i)	1	2	3	4	5
a_i	0.0100	0.0770	0.3118	0.6122	-
b_i	0.0100	0.0770	0.3118	0.6122	1.0000
g_i	0.0020	0.0127	-	-	-

จากค่าสัมประสิทธิ์ที่ได้นี้ จะสามารถสร้างแบบจำลองของวงจรมอดูเลตสัญญาณซิกมาเดลตาแบบผ่านแถบความถี่อันดับที่ 8 ได้ดังรูปที่ 3.11 โดยเห็นได้ว่าวงจรกรองวงรอบ ($G(z)$) จะมีคุณสมบัติเป็นวงจรกรองผ่านความถี่อันดับที่ 8 (Band-pass filter) ซึ่งมีอัตราขยายในช่วงความถี่ผ่านมากกว่า 50 เดซิเบล ดังสมการที่ 3.13



รูปที่ 3.11 แบบจำลองวงจรมอดูเลตสัญญาณซิกมาเดลตาแบบผ่านแถบความถี่ ดังรูปที่ 3.8

$$G(z) = -\frac{0.9240z^6 + 2.3714z^4 + 2.0702z^2 + 0.6122}{z^8 + 3.9853z^6 + 5.9707z^4 + 3.9853z^2 + 1} \quad 3.13$$



รูปที่ 3.12 ผลตอบสนองทางความถี่ของวงจรกรองวงรอบ (G) และฟังก์ชันการส่งผ่านสัญญาณรบกวน : (NTF)

3.3 ความไม่เป็นอุดมคติของวงจรมอดูเลตสัญญาณซิกมาเดลตา

การประยุกต์ใช้งานวงจรมอดูเลตสัญญาณซิกมาเดลตาสำหรับฟังก์ชันการแปลงสัญญาณแอนะล็อกเป็นดิจิทัลของระบบสื่อสารในยุคปัจจุบัน มักจะทำการออกแบบวงจรด้วยเทคนิคการสวิตช์ตัวเก็บประจุ (Switched-capacitor technique) เนื่องจากสามารถทำการออกแบบวงจรทุกส่วนให้อยู่ในรูปแบบวงจรรวมได้อย่างสมบูรณ์ (Integrated circuit : IC) อย่างไรก็ตามการออกแบบวงจรด้วยเทคนิคการสวิตช์ตัวเก็บประจุ จะมีข้อจำกัดเกี่ยวกับกำลังงานสัญญาณรบกวนเชิงความร้อน

(Thermal noise) ที่เกิดขึ้น และจะนำมาซึ่งการเปลี่ยนแปลงกำลังงานของวงจร จึงทำให้การวิเคราะห์หาจุดเหมาะสมระหว่างค่ากำลังงานสัญญาณรบกวนเชิงความร้อน กับค่ากำลังงานสูญเสียมีความจำเป็นอย่างยิ่งสำหรับการออกแบบวงจรรวมกำลังงานต่ำ โดยการออกแบบวงจรมอดูเลตสัญญาณซิกมาเดลตาแบบสวิทช์ตัวเก็บประจุ ควรจะทำการวิเคราะห์ความไม่เป็นอุดมคติต่าง ๆ ดังนี้

- สัญญาณรบกวนในวงจรสวิทช์ตัวเก็บประจุ
- ความไม่เข้าคู่กันของวงจรสอดแทรกทางเวลา
- ความไม่เป็นเชิงเส้นของค่าคงตัวเวลา

3.3.1 สัญญาณรบกวนในวงจรสวิทช์ตัวเก็บประจุ


การพิจารณาเกี่ยวกับสัญญาณรบกวนที่เกิดขึ้นกับการออกแบบวงจรทั่วไป จะทำการพิจารณาถึงตัวแปรที่กำหนดขนาดกำลังงานสัญญาณรบกวน และฟังก์ชันการส่งผ่านกำลังงานสัญญาณรบกวนของวงจร โดยสัญญาณรบกวนที่จะเกิดขึ้นกับวงจรมอดูเลตสัญญาณซิกมาเดลตาสามารถแยกพิจารณาได้ 2 รูปแบบด้วยกันคือ สัญญาณรบกวนจากการจัดระดับสัญญาณ (Quantization noise) และสัญญาณรบกวนที่เกิดจากวงจรแอนะล็อก (Circuits noise) ดังได้ทำการพิจารณามาก่อนแล้วว่า กำลังงานสัญญาณรบกวนจากการจัดระดับสัญญาณจะถูกกำหนดด้วยจำนวนบิตการแปลงสัญญาณภายใน และค่าอัตราการสุ่มเกิน โดยมีฟังก์ชันการส่งผ่านสัญญาณเป็นฟังก์ชันวงจรกรองช่องปาก สำหรับสัญญาณรบกวนที่เกิดจากวงจรแอนะล็อก และส่งผลกระทบต่อคุณสมบัติของวงจรมอดูเลตสัญญาณซิกมาเดลตาอย่างมีนัยสำคัญประกอบด้วย สัญญาณรบกวนเชิงความร้อน และสัญญาณรบกวนจากวงจรขยาย (Opamp noise)

3.3.1.1 สัญญาณรบกวนเชิงความร้อน

การสร้างวงจรด้วยเทคนิคการสวิทช์ตัวเก็บประจุ จะประกอบด้วยตัวเก็บประจุกับแหล่งกำเนิดสัญญาณต่อเรียงกันแบบอนุกรม โดยมีทรานซิสเตอร์ทำหน้าที่เป็นสวิทช์ควบคุมกลไกการทำงานของวงจรรูปที่ 3.13 เนื่องจากความไม่เป็นอุดมคติของทรานซิสเตอร์สวิทช์ ซึ่งจะมีคุณสมบัติเป็นความต้านทานค่าต่ำในช่วงเวลานำกระแส (R_{on}) และเป็นสาเหตุให้เกิดสัญญาณรบกวนเชิงความร้อนที่มีขนาดกำลังงานแปรผันกับค่าความต้านทาน และอุณหภูมิดังสมการที่ 3.14

$$v_n^2 = 4kTR_{on} \left(\frac{V^2}{Hz} \right) \quad 3.14$$

กำหนดให้ k คือ ค่าคงตัวโบลต์ซมันน์ และ T คือ ค่าอุณหภูมิองศาเคลวิน โดยสัญญาณรบกวนเชิงความร้อนที่เกิดขึ้นจากทรานซิสเตอร์สวิทช์มีคุณสมบัติเป็นสัญญาณรบกวนแบบ white noise และจะถูกจัดรูปด้วยฟังก์ชันวงจรกรองผ่านความถี่ต่ำที่มีแบนด์วิดท์แปรผกผันกับขนาดผลคูณค่าตัวเก็บประจุการสุ่ม (C_s) กับค่าความต้านทานสวิทช์ (R_{on}) โดยขนาดกำลังงานสัญญาณรบกวนเชิงความร้อน –




รูปที่ 3.13 ก) แบบจำลองภาคการสุ่มสัญญาณอินพุต และ ข) แบบจำลองการส่งผ่านสัญญาณรบกวนเชิงความร้อน

$$v_{n,out}^2 = \int_0^\infty \frac{4kTR_{on}}{1 + (2\pi R_{on} C_s f)^2} df = \frac{kT}{C_s} \tag{3.15}$$

รบกวนที่สุ่มได้ด้วยตัวเก็บประจุจะมีค่าคงสมการที่ 3.15 ซึ่งจะเห็นว่าขนาดกำลังงานสัญญาณรบกวนเชิงความร้อนที่เกิดจากทรานซิสเตอร์สวิตช์ จะไม่แปรผันกับค่าความต้านทานสวิตช์ และมีค่าแปรผกผันกับค่าตัวเก็บประจุการสุ่ม ดังนั้นสัญญาณที่สุ่มได้ด้วยตัวเก็บประจุดังรูปที่ 3.13 ก) จะเป็นผลรวมของสัญญาณอินพุตกับสัญญาณรบกวนเชิงความร้อนที่เกิดขึ้น

จากการวิเคราะห์คุณสมบัติสัญญาณรบกวนเชิงความร้อน ของวงจรสวิตช์ตัวเก็บประจุ ทำให้สามารถเขียนแบบจำลองสัญญาณรบกวนของวงจรมอดูเลตสัญญาณซิกมาเดลตา (รูปที่ 3.8) ได้ดังรูปที่ 3.14 โดยกำหนดให้ N_i คือขนาดสัญญาณรบกวนเชิงความร้อนที่เกิดขึ้นจากการสุ่มสัญญาณอินพุตภาคที่ i และมีค่าเท่ากับสมการที่ 3.16 [12]



รูปที่ 3.14 แบบจำลองสัญญาณรบกวนของวงจรมอดูเลตสัญญาณซิกมาเดลตา ดังรูปที่ 3.8

$$N_i(n) = \sqrt{kT} \left[\frac{a_i}{\sqrt{C_{a,i}}} w_{a,i}(n) + \frac{b_i}{\sqrt{C_{b,i}}} w_{b,i}(n) + \frac{g_i}{\sqrt{C_{g,i}}} w_{g,i}(n) + \frac{1}{\sqrt{C_{f,i}}} w_{f,i}(n) \right] \tag{3.16}$$

กำหนดให้ C_{x_i} คือ ตัวเก็บประจุการสุ่มสัญญาณอินพุตภาคที่ i a_i , b_i และ g_i คือ สัมประสิทธิ์ของวงจรมอดูเลตสัญญาณซิกมาเดลตาดีกรีที่ 3.2 และ w_{x_i} คือ ค่าบรรทัดฐานการกระจายตัวแบบเกาส์เซียน (Gaussian) ที่มีค่าส่วนเบี่ยงเบนมาตรฐานเท่ากับ 1 (Standard deviation : $\sigma = 1$)

จากแบบจำลองสัญญาณรบกวนดังรูปที่ 3.14 เมื่อทำการวิเคราะห์หาฟังก์ชันการส่งผ่านสัญญาณรบกวนเชิงความร้อนที่เกิดขึ้นจากการสุ่มสัญญาณในแต่ละภาค ของวงจรมอดูเลตสัญญาณซิกมาเดลตาแบบผ่านแถบความถี่อันดับที่ 8 จะพบว่าสัญญาณรบกวนเชิงความร้อนจะถูกจัดรูปด้วยฟังก์ชันการส่งผ่านสัญญาณแบบวงจรรองช่องบากที่มีช่วงความถี่การลดทอน (Stop-band frequency) ตรงกับช่วงความถี่การทำงานของวงจรมอดูเลตสัญญาณซิกมาเดลตา ยกเว้นคุณสมบัติฟังก์ชันการส่งผ่านสัญญาณรบกวนเชิงความร้อนในภาคแรก ($i=1$) ซึ่งจะมีลักษณะฟังก์ชันการส่งผ่านสัญญาณแบบวงจรรองผ่านความถี่ ที่มีอัตราขยายสัญญาณคงที่ในช่วงความถี่การทำงาน โดยฟังก์ชันการส่งผ่านสัญญาณรบกวนเชิงความร้อนในแต่ละภาค ($T_i(z)$) แสดงดังสมการที่ 3.17-3.20 โดยกำหนดให้ $D(z)$ คือ ฟังก์ชันโพลีโนเมียลของโพลีในวงจรมอดูเลตสัญญาณซิกมาเดลตาแบบผ่านแถบความถี่อันดับที่ 8

$$T_1(z) = \frac{z^4}{D(z)} \quad 3.17$$

$$T_2(z) = \frac{z^2 + 1}{D(z)} \quad 3.18$$


$$T_3(z) = \frac{z^4 + (2 - g_1)z^2 + 1}{D(z)} \quad 3.19$$

$$T_4(z) = \frac{(z^2 + 1)(z^4 + (2 - g_1)z^2 + 1)}{D(z)} \quad 3.20$$


จากสมการที่ 3.17-3.18 จะพบว่า การลดทอนขนาดกำลังงานสัญญาณรบกวนเชิงความร้อนในภาคแรก และภาคที่สองที่ถูกส่งผ่านไปกับสัญญาณเอาท์พุต จะสามารถทำได้ด้วยการเพิ่มค่าตัวเก็บประจุการสุ่มสัญญาณเพียงอย่างเดียว จึงทำให้การออกแบบวงจรรองเอเนลล็อกทั้งสองภาคค่อนข้างยาก และมีผลกับประสิทธิภาพของวงจรมอดูเลตสัญญาณซิกมาเดลตา โดยเฉพาะอย่างยิ่งการกำหนดค่าตัวเก็บประจุการสุ่มสัญญาณในภาคแรกที่ไม่เหมาะสม อาจจะนำมาซึ่งการสิ้นเปลืองกำลังงานได้

จากสมการที่ 3.19-3.20 จะพบว่า ประสิทธิภาพการลดทอนกำลังงานสัญญาณรบกวนเชิงความร้อนที่เกิดขึ้นในภาคที่สาม และภาคที่สี่จะสัมพันธ์กับการกำหนดค่าการป้อนกลับของวงจรรเร-โซเนเตอร์แบบวงจรรอนทิเกรตไม่สูญเสีย (Lossless discrete integrator) ในภาคแรก (g_1) ดังรูปที่

3.15 ซึ่งการกำหนดค่าความถี่เรโซแนนซ์ของวงจรรีโซเนเตอร์แบบวงจรมิติเกรตไม่สูญเสียในภาคแรกที่เหมาะสม จะทำให้เกิดการลดทอนกำลังงานสัญญาณรบกวนเชิงความร้อนได้สูงสุด และจากรูปที่ 3.15 เมื่อทำการคำนวณหาค่าเฉลี่ยการลดทอนสัญญาณรบกวนเชิงความร้อนที่เกิดขึ้นจากการสุ่มสัญญาณในภาคที่สาม และภาคที่สี่ของวงจรมอดูเลตสัญญาณซิกมาเดลตาแบบผ่านแถบความถี่อันดับที่ 8 ซึ่งมีค่าสัมประสิทธิ์กำหนดดังตารางที่ 3.2 จะได้ดังตารางที่ 3.3



ก)




ข)

รูปที่ 3.15 ขนาดฟังก์ชันการส่งผ่านสัญญาณรบกวนเชิงความร้อน ก) ภาคที่สาม และ ข) ภาคที่สี่

ตารางที่ 3.3 ค่าเฉลี่ยการลดทอนสัญญาณรบกวนเชิงความร้อน

ค่าเฉลี่ยการลดทอนสัญญาณรบกวนเชิงความร้อน	ค่าความถี่เรโซแนนซ์ภาคแรก ใกล้กับค่าความถี่กลาง (g_1 as inside-zeros)	ค่าความถี่เรโซแนนซ์ภาคแรก ใกล้กับค่าความถี่ขอบ (g_1 as outside-zeros)
ภาคที่ 3	0.605	0.809
ภาคที่ 4	0.069	0.036
ผลรวม	0.674	0.845




รูปที่ 3.16 ค่าบรรทัดฐานขนาดสัญญาณรบกวนเชิงความร้อนเฉลี่ยที่ภาคเอาต์พุต

จากตารางที่ 3.3 เมื่อกำหนดให้ α คือ อัตราส่วนของกำลังงานสัญญาณรบกวนเชิงความร้อนที่เกิดขึ้นในภาคที่สามต่อกำลังงานสัญญาณรบกวนเชิงความร้อนที่เกิดขึ้นในภาคที่สี่ จะได้ว่าการกำหนดค่าความถี่เรโซแนนซ์ของวงจรเรโซเนเตอร์แบบวงจรอินทิเกรตไม่สูญเสียในภาคแรก ให้อยู่ใกล้กับค่าความถี่กลาง จะทำให้เกิดประสิทธิภาพการลดทอนกำลังงานสัญญาณรบกวนเชิงความร้อนสูงสุดที่ค่าอัตราส่วนกำลังงานสัญญาณรบกวนมากกว่า 0.16 ($\alpha > 15.8$ เดซิเบล) ดังรูปที่ 3.16

อย่างไรก็ตามขนาดกำลังงานสัญญาณรบกวนเชิงความร้อนที่เกิดขึ้น สามารถทำให้มีค่าลดลงได้ด้วยการเพิ่มค่าตัวเก็บประจุการสุ่ม และค่าตัวเก็บประจุรวมสัญญาณ โดยยังคงค่าอัตราส่วนของค่าตัวเก็บประจุไว้ เพื่อให้วงจรสวิทช์ตัวเก็บประจุมีคุณสมบัติไม่เปลี่ยนแปลง แต่สำหรับวงจรสวิทช์ตัวเก็บประจุที่เกิดจากการต่อเรียงกันแบบหลั่น (Cascade connection) ของวงจรสวิทช์ตัวเก็บประจุย่อยหลาย ๆ ภาค จะสามารถทำการเพิ่มค่าตัวเก็บประจุการสุ่มได้โดยไม่ทำให้คุณสมบัติโดยรวมของวงจรเปลี่ยนแปลงไป โดยจะเรียกเทคนิคนี้ว่า เทคนิคการสเกลขนาดสัญญาณ (Signal scaling technique) โดยอัตราการส่งผ่านสัญญาณในแต่ละภาคจะถูกสเกลด้วยค่าที่เรียกว่า อัตราส่วนการสเกล (M_i) และจะทำการชดเชยอัตราการส่งผ่านสัญญาณในวงจรภาคถัดไป [13] ซึ่งการประยุกต์ใช้เทคนิคการสเกลขนาดสัญญาณ กับวงจรมอดูเลตสัญญาณซิกมาเดลตาแบบผ่านแถบความถี่อันดับที่ 8 แสดงได้ดังรูปที่ 3.17

$$M_i = \frac{\text{Maximum output signal swing of } i^{\text{th}} \text{ stage}}{\text{Maximum amplifier output swing of } i^{\text{th}} \text{ stage}} \quad 3.21$$



รูปที่ 3.17 เทคนิคการสเกลขนาดสัญญาณกับวงจรมอดูเลตสัญญาณซิกมาเดลตา
แบบผ่านแถบความถี่อันดับที่ 8

จากรูปที่ 3.17 จะเห็นว่าเทคนิคการสเกลขนาดสัญญาณในวงจรสวิตช์ตัวเก็บประจุภาคสุดท้าย ($i = 4$) จะประยุกต์ใช้กับวงจรมอดูเลตสัญญาณซิกมาเดลตาที่มีจำนวนบิตการจัดระดับสัญญาณภายในมากกว่า 1 บิตไม่ได้ ($B > 1$) เนื่องจากจะทำให้คุณสมบัติโดยรวมเปลี่ยนแปลงไป


3.3.1.2 สัญญาณรบกวนจากวงจรขยาย

สัญญาณรบกวนจากวงจรขยายสัญญาณทั่วไป จะเป็นสัญญาณรบกวนที่เกิดขึ้นจากตัวอุปกรณ์แอนะล็อก โดยสัญญาณรบกวนที่มีขนาดกำลังงานค่อนข้างมาก และสามารถส่งผลกระทบต่อประสิทธิภาพของวงจรโดยรวมได้คือ สัญญาณรบกวนเชิงความร้อนที่เกิดจากช่องทางกระแส (Channel) และสัญญาณรบกวนบริเวณผิวรอยต่อของเนื้อสาร (Flicker noise : $1/f$) ของทรานซิสเตอร์แบบมอสเฟต (MOSFET) ซึ่งขนาดกำลังงานสัญญาณรบกวนของทรานซิสเตอร์แบบมอสเฟตจะสัมพันธ์กับค่าทรานส์คอนดักแตนซ์ (Transconductance : g_m) และขนาดบริเวณช่องทางกระแส [14] โดยกำลังงานสัญญาณรบกวนที่เกิดจากทรานซิสเตอร์แต่ละตัว จะถูกส่งผ่านไปที่ภาคเอาต์พุตของวงจรขยายด้วยฟังก์ชันการส่งผ่านที่แตกต่างกัน และแปรผันกับโครงสร้างของวงจรขยายสัญญาณ ซึ่งแบบจำลองสัญญาณรบกวนจากวงจรขยายจะกำหนดได้ด้วยแหล่งกำเนิดสัญญาณรบกวนที่ภาคอินพุต เรียกว่า สัญญาณรบกวนเสมือนภาคอินพุต (Input refer noise : $\overline{v_{n,m}^2}$) และเนื่องจากวงจรขยายได้ถูกนำไปใช้งานในวงจรเรโซเนเตอร์แบบสวิตช์ตัวเก็บประจุ (ดังจะกล่าวถึงในบทที่ 4) การวิเคราะห์หาลักษณะฟังก์ชันการส่งผ่านสัญญาณรบกวนของวงจรขยายจะทำให้ได้ดังรูปที่ 3.18

จากรูปที่ 3.18 สามารถเขียนสมการการถ่ายโอนประจุได้ดังสมการที่ 3.22 และเมื่อทำการแปลงแซดกับสมการการถ่ายโอนประจุ จะได้ฟังก์ชันการส่งผ่านกำลังงานสัญญาณรบกวนดังสมการที่ 3.23

$$Q_{Ci}(n) = Q_{Ci}(n-2) + Q_{Cs}(n) \quad 3.22$$

$$\overline{V_{n,out_p,n}} = \frac{1}{z^2 + 1} \overline{V_{n,in_1}} + \frac{1}{\beta} \frac{z^2}{z^2 + 1} \overline{V_{n,in_2}} \quad 3.23$$




รูปที่ 3.18 แบบจำลองการส่งผ่านสัญญาณรบกวนจากวงจรขยายสัญญาณ

กำหนดให้ β คือ อัตราการป้อนกลับของวงจรขยายสัญญาณมีค่าเท่ากับ $C_i/(C_i+C_s)$ และจากสมการที่ 3.23 เห็นได้ว่าขนาดสัญญาณรบกวนเสมือนภาคอินพุตของวงจรขยาย จะถูกส่งผ่านไปที่ภาคเอาต์พุตของวงจร ด้วยฟังก์ชันการส่งผ่านสัญญาณแบบวงจรรีโซเนเตอร์เช่นเดียวกับสัญญาณอินพุต อย่างไรก็ตามเมื่อพิจารณาร่วมกับสมการการส่งผ่านสัญญาณรบกวนแบบวงจรรีโซเนเตอร์ที่ 3.18-3.20 จะพบว่า ขนาดกำลังงานสัญญาณรบกวนจากวงจรขยายที่ภาคเอาต์พุตของวงจรรีโซเนเตอร์แต่ละภาคจะถูกจัดรูปด้วยฟังก์ชันวงจรรองแบบช่องปาก จึงทำให้ขนาดกำลังงานสัญญาณรบกวนจากวงจรขยายสัญญาณที่ภาคเอาต์พุตของวงจรมอดูเลตสัญญาณซิกมาเดลตามีค่าต่ำ

จากการวิเคราะห์หาขนาดกำลังงานสัญญาณรบกวน และฟังก์ชันการส่งผ่านสัญญาณรบกวนทั้งสองรูปแบบ (3.3.1) ทำให้สามารถสร้างแบบจำลองสัญญาณรบกวนที่เกิดจากวงจรรีโซเนเตอร์ของวงจรมอดูเลตสัญญาณซิกมาเดลตาแบบผ่านแถบความถี่อันดับที่ 8 และทำการจำลองการทำงานได้ใกล้เคียงความเป็นจริงมากขึ้น ซึ่งจากผลการจำลองการทำงานที่ได้จากแบบจำลองสัญญาณรบกวนด้วยโปรแกรม Simulink จะสามารถนำไปกำหนดค่าตัวแปร หรือสภาวะเหมาะสมของวงจรมอดูเลตสัญญาณซิกมาเดลตาได้ จากรูปที่ 3.19 จะเห็นได้ว่าเทคนิคการสเกลขนาดสัญญาณจะทำให้ค่าพิสัยพลวัต (Dynamic range : DR) และค่า SNR ของวงจรมอดูเลตสัญญาณซิกมาเดลตามีค่าเพิ่มขึ้นอย่างชัดเจน และมีค่าใกล้เคียงกับผลการคำนวณด้วยฟังก์ชันการส่งผ่านสัญญาณรบกวนแบบอุดมคติ ของวงจรมอดูเลตสัญญาณซิกมาเดลตาแบบผ่านแถบความถี่อันดับที่ 8 ดังสมการที่ 3.12 ซึ่งมีค่าอัตราส่วนการสเกล (M_i) ดังตารางที่ 3.4 โดยกำหนดให้ขนาดการแกว่งสูงสุดของวงจรขยายในแต่ละภาคมีค่าเท่ากับ 0.4, 0.2, 0.4 และ 0.15 ตามลำดับ

ตารางที่ 3.4 ค่าอัตราส่วนการสเกลขนาดสัญญาณในแต่ละภาค

i	1	2	3	4
ค่าอัตราส่วนการสเกลสัญญาณภาคที่ (M_i)	0.0242	0.4060	0.6370	3.7727



รูปที่ 3.19 ผลการสเกลขนาดสัญญาณของวงจรมอดูเลตสัญญาณซิกมาเดลตา

จากรูปที่ 3.19 เป็นผลการคำนวณกำลังงานสเปกตรัมด้วยการแปลงฟูเรียร์ (Fourier transform) ของค่าการสุ่มสัญญาณเอาต์พุตดิจิทัล 1 บิต จำนวน 8192 จุด ของวงจรมอดูเลตสัญญาณซิกมาเดลตาแบบผ่านแถบความถี่อันดับที่ 8 ซึ่งผ่านการคูณด้วยหน้าต่างแบบไกเซอร์ (Kaiser-window) ที่มีค่าตัวแปรเท่ากับ 7 โดยกำหนดให้จำนวนจุดของกลุ่มสัญญาณอินพุต (Bins) ในย่านความถี่การทำงานเท่ากับ 5 จุด และ 3 จุด สำหรับสัญญาณอินพุตขนาดเล็ก ($V_{in} < -40$ เดซิเบล)


3.3.2 ความไม่เข้ากันของวงจรสอดแทรกทางเวลา

การออกแบบวงจรแปลงสัญญาณแอนะล็อกเป็นดิจิทัลที่มีความเร็วสูง สามารถสร้างได้จากการประยุกต์ใช้เทคนิคการสอดแทรกทางเวลา (Time-interleaving technique) ซึ่งเป็นการประมวลผลสัญญาณแบบคู่ขนานของวงจรความเร็วต่ำหลาย ๆ วงจร ที่ทำงานด้วยสัญญาณนาฬิกาที่ต่างเฟสกัน [15] ดังรูปที่ 3.20 โดยเทคนิคการสอดแทรกทางเวลาที่เป็นที่รู้จัก และนิยมในการออกแบบวงจรสวิตช์ตัวเก็บประจุกันอย่างแพร่หลาย คือ เทคนิคการสุ่มคู่ (Double-sampling technique) ซึ่งเป็นวงจรสอดแทรกทางเวลาที่มีจำนวนวงจร 2 วงจร ($M = 2$) ทำงานด้วยสัญญาณนาฬิกาแบบไม่คาบเกี่ยว (Non-overlap clock phase) ร่วมกับการประยุกต์ใช้เทคนิคการแบ่ง

นาฬิกาแบบไม่คาบเกี่ยว (Non-overlap clock phase) ร่วมกับการประยุกต์ใช้เทคนิคการแบ่งช่วงเวลาทำงานของวงจรขยาย (Opamp sharing technique) [16] จากคุณสมบัติดังกล่าวทำให้อัตราการทำงานโดยรวมของวงจรเพิ่มขึ้นสองเท่า อย่างไรก็ตามการออกแบบวงจรด้วยเทคนิคการสอดแทรกทางเวลา จะต้องพบกับปัญหาความไม่เข้าคู่กันของวงจรในแต่ละช่อง (Channel mismatch) ซึ่งประกอบด้วยความไม่เข้าคู่กันของค่าออฟเซต ค่าอัตราขยายของวงจร และการเลื่อนเวลาการสุ่ม (Time skewing) ซึ่งความไม่แน่นอนของวงจรสอดแทรกทางเวลาดังกล่าวจะทำให้เกิดสัญญาณรบกวนต่ำคาบ (Tone) และสัญญาณเงา (Image signal) ขึ้นในระนาบความถี่ [15], [17], [18] ซึ่งค่าความถี่สัญญาณเงาที่เกิดขึ้นจะสัมพันธ์กับค่าความถี่สัญญาณอินพุต และจำนวนช่องวงจร (M) ดังสมการที่ 3.24

$$f_{tone} = k \frac{f_s}{M} \quad , k = 1, 2, 3, \dots \quad 3.24$$

$$f_{image} = \pm f_{in} + k \frac{f_s}{M} \quad , k = 1, 2, 3, \dots \quad 3.25$$




รูปที่ 3.20 เทคนิคการสอดแทรกทางเวลากับการแปลงสัญญาณแอนะล็อกเป็นดิจิทัล

จากสมการที่ 3.25 จะพบว่าความไม่เข้าคู่กันของวงจรสอดแทรกทางเวลาสำหรับวงจรสวิทช์ตัวเก็บประจุที่มีการประยุกต์ใช้เทคนิคการสุ่มคู่เพื่อเพิ่มอัตราการสุ่มเป็นสองเท่า และมีขนาดแบนด์วิดท์กว้างมากกว่า $f_s/4$ จะทำให้เกิดสัญญาณเงาในย่านความถี่การทำงานได้ เช่นเดียวกันกับวงจรมอดูเลตสัญญาณซิกมาเดลต้าที่มีค่าความถี่กลางอยู่ที่มุม $\pi/2$

โดยทั่วไปแล้วความไม่เข้าคู่กันของค่าอัตราขยายวงจรสวิทช์ตัวเก็บประจุ จะสัมพันธ์กับอัตราส่วนค่าตัวเก็บประจุที่ใช้ในการถ่ายโอนประจุ ดังนั้นการลดขนาดกำลังงานของสัญญาณเงา

สามารถทำได้ด้วยเทคนิคการออกแบบวงจรทางกายภาพ (Layout technique) แต่สำหรับความไม่เป็นอุดมคติของการเลื่อนเวลาการสุ่มของวงจรวจรสวิตช์ตัวเก็บประจุนั้น การสร้างวงจรถ้าเกิดสัญญาณนาฬิกาที่มีความแม่นยำทางเวลาสูงสามารถทำได้ยาก ซึ่งวิธีแก้ปัญหาคือการเลื่อนเวลาการสุ่มได้อย่างสิ้นเชิง สามารถทำได้ด้วยการใช้วงจรมีสัญญาณที่มีอัตราการสุ่มสูงแบบร่วม (Two-rank sample-and-hold) [19] แต่จะนำมาซึ่งการสิ้นเปลืองกำลังงานของวงจรมีสัญญาณภาคอินพุต




รูปที่ 3.21 เทคนิคการสุ่มสัญญาณแบบสวิตช์ร่วม (Global sampling technique)

การลดผลของความไม่เป็นอุดมคติการเลื่อนเวลาการสุ่ม สามารถทำได้ด้วยการใช้ทรานซิสเตอร์สวิตช์ควบคุมการสุ่มแบบร่วม (Global sampling technique) [20], [21] ดังรูปที่ 3.21 แทนการใช้วงจรมีสัญญาณร่วม เนื่องจากทรานซิสเตอร์สวิตช์เป็นอุปกรณ์แบบเฉื่อยงาน (Passive component) จึงทำให้สูญเสียกำลังงานต่ำ โดยข้อเสียของเทคนิคการสุ่มสัญญาณแบบสวิตช์ร่วม จะอยู่ที่ค่าคงตัวเวลาของภาคการสุ่มสัญญาณที่เพิ่มขึ้น ทำให้ต้องเพิ่มขนาดของทรานซิสเตอร์สวิตช์และจะนำมาซึ่งความไม่เป็นเชิงเส้นของขนาดการส่งผ่านสัญญาณนาฬิกา (Clock feedthrough) และการฉีดประจุ (Charge injection) ที่มากขึ้น อย่างไรก็ตามการลดผลของความไม่เป็นเชิงเส้นดังกล่าวจะทำได้ง่ายด้วยเทคนิคการกำหนดลำดับการเปิด-ปิดสวิตช์การสุ่มสัญญาณ (Bottom-plate sampling technique) [22]

3.3.3 ความไม่เป็นเชิงเส้นของค่าคงตัวเวลา

การสุ่มสัญญาณของวงจรวจรสวิตช์ตัวเก็บประจุ สามารถเขียนเป็นแบบจำลองได้ด้วยวงจรกรองผ่านความถี่ต่ำอันดับที่ 1 แบบตัวเก็บประจุกับความต้านทานดังรูปที่ 3.22 โดยค่าแรงดันตกคร่อมตัวเก็บประจุจะแปรผันกับค่าคงตัวเวลา (τ) ซึ่งเป็นผลคูณของค่าตัวเก็บประจุ (C) กับค่าความต้านทาน (R_{on}) โดยจะสามารถหาค่าแรงดันผิดพลาดจากการสุ่ม (V_{err}) สัญญาณอินพุตแบบคลื่นไซน์ได้เท่ากับสมการที่ 3.26 (ภาคผนวก ข)



รูปที่ 3.22 แบบจำลองการสุ่มสัญญาณ

$$V_{err} = \frac{A}{\sqrt{1 + (\omega_{in} R_{on} C)^2}} \sin(\theta - \beta) e^{-\frac{T_S}{R_{on} C}} \quad 3.26$$

กำหนดให้ $\beta = \tan^{-1}(\omega_{in} R_{on} C)$, A คือ ขนาดสัญญาณคลื่นไซน์, ω_{in} คือ ค่าความถี่เชิงมุมสัญญาณคลื่นไซน์, θ คือ การเลื่อนเฟสของสัญญาณคลื่นไซน์ และ T_S คือ คาบเวลาการสุ่มสัญญาณ เนื่องจากค่าความต้านทานในแบบจำลองการสุ่มสัญญาณเป็นความต้านทานที่ขาซอส และเดรนของทรานซิสเตอร์สวิทช์ ซึ่งจะสัมพันธ์กับค่าแรงดันที่ขาเกต ซอส และเดรนของทรานซิสเตอร์ จึงทำให้คุณสมบัติของทรานซิสเตอร์สวิทช์เป็นตัวแปรสำคัญ ที่กำหนดค่าความไม่เป็นเชิงเส้นของวงจรสวิทช์ตัวเก็บประจุ [23] โดยเฉพาะอย่างยิ่งการออกแบบวงจรสวิทช์ตัวเก็บประจุที่แรงดันแหล่งจ่ายต่ำ จะทำให้มีความจำเป็นต้องใช้วงจรแอนะล็อกสวิทช์ที่ซับซ้อน เพื่อลดผลความไม่เป็นเชิงเส้นดังกล่าว ซึ่งสามารถสรุปวิธีการแก้ปัญหาได้สองแนวทางหลัก ๆ ด้วยกันคือ การลดผลของค่าคงตัวเวลา (Gate-voltage doubler) และการลดผลของความไม่เป็นเชิงเส้นของทรานซิสเตอร์สวิทช์ (Transmission gate และ Bootstrapped switch)

บทที่ 4

วงจรรีโชนเตอร์และการออกแบบวงจรมูลฐานต่าง ๆ

4.1 วงจรรีโชนเตอร์แบบสวิตช์ตัวเก็บประจุ

วงจรรีโชนเตอร์เป็นส่วนที่สำคัญ สำหรับวงจรมอดูเลตสัญญาณซิกมาเดลตาแบบผ่านแถบความถี่คั้งจะเห็นได้จากรูปที่ 3.8 ซึ่งมีฟังก์ชันของวงจรรีโชนเตอร์แบบอุดมคติอยู่สองรูปแบบ โดยทั้งสองรูปแบบจะมีค่าความถี่เรโซแนนซ์อยู่ที่มุม $\pi/2$ บนระนาบเชิง ($\omega_0 = \pi/2$) แต่จะต่างกันเพียงลักษณะการส่งผ่านสัญญาณอินพุตเท่านั้น และเมื่อเขียนความสัมพันธ์สัญญาณอินพุตกับสัญญาณเอาต์พุตของวงจรรีโชนเตอร์ทั้งสองรูปแบบในระนาบของเวลาจะได้สมการที่ 4.2

$$R_1(z) = \frac{-1}{z^2 + 1} \quad , \quad R_2(z) = \frac{z^2}{z^2 + 1} \quad 4.1$$


$$v_o(n) = -v_m(n-2) - v_o(n-2) \quad , \quad v_o(n) = v_m(n) - v_o(n-2) \quad 4.2$$

จากสมการที่ 4.2 จะเห็นได้ว่าฟังก์ชันของวงจรรีโชนเตอร์ดังกล่าว เป็นการหาค่าผลต่างของสัญญาณอินพุตกับสัญญาณเอาต์พุตที่ถูกหน่วงไว้ 2 คาบเวลา โดยวิธีการสร้างวงจรรีโชนเตอร์แบบเวลาไม่ต่อเนื่องสามารถทำได้หลายวิธีด้วยกัน ซึ่งจะทำให้เกิดโครงสร้างของวงจรรีโชนเตอร์แบบเวลาไม่ต่อเนื่องหลายรูปแบบดังนี้คือ

- วงจรรีโชนเตอร์แบบฟอร์เวิร์ทอูลเลอร์ (Forward-Euler : FE)
- วงจรรีโชนเตอร์แบบวงจรรีโชนอินทิเกรตไม่สูญเสีย (Lossless discrete integrator :LDI)
- วงจรรีโชนเตอร์แบบทูล์ปสองล่าช้า (Two-delay loop : TDL)

4.1.1 วงจรรีโชนเตอร์แบบฟอร์เวิร์ทอูลเลอร์ (FE)


วงจรรีโชนเตอร์แบบฟอร์เวิร์ทอูลเลอร์ คือ วงจรรีโชนเตอร์แบบเวลาไม่ต่อเนื่องที่ประกอบด้วย วงจรรีโชนอินทิเกรตสัญญาณ 2 วงจรรีโชนที่มีคุณสมบัติเหมือนกันต่อเรียงกันแบบหลั่นด้วยวงรอบการป้อนกลับสองวงรอบดังรูปที่ 4.1 เมื่อคำนวณหาสมการการส่งผ่านสัญญาณของวงจรรีโชนเตอร์แบบฟอร์เวิร์ทอูลเลอร์จะได้เท่ากับสมการที่ 4.3 และจากสมการที่ 4.3 เมื่อกำหนดให้อัตราการป้อนกลับทั้งสองมีค่าเท่ากับ -2 ($a = b = -2$) จะทำให้วงจรรีโชนเตอร์แบบฟอร์เวิร์ทอูลเลอร์มี



รูปที่ 4.1 วงจรรีโชนเตอร์แบบฟอร์เวิร์ทอูลเลอร์ , $R_1(z)$

$$\frac{Y(z)}{U(z)} = \frac{1}{z^2 - (2+b)z + (1-a+b)} \quad 4.3$$

คุณสมบัติเหมือนกับวงจรรีโชนเตอร์แบบอุดมคติที่มีค่าความถี่เรโซแนนซ์อยู่ที่มุม $\pi/2$ ($R_1(z)$) และเมื่อกำหนดคิให้วงจรรีโชนเตอร์คัสสัญญาณภายในวงรอบ มีคุณสมบัติไม่หน่วงค่าสัญญาณอินพุต (Delay free integrator) โดยทำการหน่วงค่าการป้อนกลับสัญญาณเอาต์พุตดังรูปที่ 4.2 จะทำให้ได้สมการการส่งผ่านสัญญาณของวงจรรีโชนเตอร์แบบอุดมคติ ที่มีค่าความถี่เรโซแนนซ์อยู่ที่มุม $\pi/2$ ($R_2(z)$) ดังสมการที่ 4.1




รูปที่ 4.2 วงจรรีโชนเตอร์แบบฟอร์เวิร์ทอูเลอร์, $R_2(z)$

จากฟังก์ชันการส่งผ่านสัญญาณของวงจรรีโชนเตอร์แบบฟอร์เวิร์ทอูเลอร์ จะเห็นได้ว่าคุณสมบัติที่สำคัญของวงจรรีโชนเตอร์จะขึ้นอยู่กับความเข้าคู่กัน (Matching) และความแม่นยำ (Accuracy) ในการกำหนดค่าอัตราการป้อนกลับ a และ b [24] โดยความคลาดเคลื่อนของค่าความถี่เรโซแนนซ์ (Δf_0) จะขึ้นอยู่กับความแม่นยำในการกำหนดค่าอัตราการป้อนกลับ b ส่วนค่าอัตราขยายสูงสุดหรือค่าตัวประกอบคุณภาพ (Quality factor : Q) ของวงจรรีโชนเตอร์แบบฟอร์เวิร์ทอูเลอร์จะขึ้นอยู่กับความเข้าคู่กันของค่าอัตราการป้อนกลับทั้งสอง

4.1.2 วงจรรีโชนเตอร์แบบวงจรรีโชนเตอร์ไม่สูญเสีย (LDI)


วงจรรีโชนเตอร์แบบวงจรรีโชนเตอร์ไม่สูญเสีย คือ วงจรรีโชนเตอร์แบบเวลาไม่ต่อเนื่องที่ประกอบด้วยวงจรรีโชนเตอร์คัสสัญญาณ 2 วงจร ที่มีคุณสมบัติการส่งผ่านสัญญาณอินพุตต่างกันต่อเรียงกันแบบหลัด้วยวงรอบการป้อนกลับเพียงหนึ่งวงรอบดังรูปที่ 4.3 เมื่อทำการคำนวณหาสมการการส่งผ่านสัญญาณจะได้เท่ากับสมการที่ 4.4 และจากสมการที่ 4.4 เมื่อกำหนดคิให้อัตราการป้อนกลับมีค่าเท่ากับ -2 ($a = -2$) จะทำให้วงจรรีโชนเตอร์แบบวงจรรีโชนเตอร์ไม่สูญเสียมีคุณสมบัติเป็นวงจรรีโชนเตอร์แบบอุดมคติที่มีค่าความถี่เรโซแนนซ์อยู่ที่มุม $\pi/2$



รูปที่ 4.3 วงจรรีโชนเตอร์แบบวงจรรีโชนเตอร์ไม่สูญเสีย

$$\frac{Y(z)}{U(z)} = \frac{z}{z^2 - (2+a)z + 1} \quad 4.4$$

โดยฟังก์ชันการส่งผ่านสัญญาณของวงจรรีโชนเตอร์แบบอุดมคติทั้งสองรูปแบบดังสมการที่ 4.1 สามารถสร้างจากคุณสมบัติของวงจรรีโชนเตอร์แบบวงจรมิติเกรตไม่สูญเสียได้ ด้วยการเพิ่มวงจรมหาค่าการป้อนกลับ หรือเพิ่มวงจรมหาค่าสัญญาณอินพุตดังรูปที่ 4.4




รูปที่ 4.4 วงจรรีโชนเตอร์แบบวงจรมิติเกรตไม่สูญเสีย ก) $R_1(z)$ และ ข) $R_2(z)$

จากฟังก์ชันการส่งผ่านสัญญาณของวงจรรีโชนเตอร์แบบวงจรมิติเกรตไม่สูญเสีย จะเห็นได้ว่าค่าอัตราขยายสูงสุดหรือค่าตัวประกอบคุณภาพจะมีค่าไม่จำกัด ($Q \rightarrow \infty$) หรือเข้าใกล้ค่าความเป็นอุดมคติ แต่ความคลาดเคลื่อนของค่าความถี่เรโซแนนซ์จะยังขึ้นอยู่กับความแม่นยำในการกำหนดค่าอัตราการป้อนกลับ a

4.1.3 วงจรรีโชนเตอร์แบบทุติยภูมิ (TDL)

วงจรรีโชนเตอร์แบบทุติยภูมิ คือ วงจรรีโชนเตอร์แบบเวลาไม่ต่อเนื่องที่ประกอบด้วย วงจรมหาค่าสัญญาณ 2 วงจร ต่อเรียงกันแบบหลั่นด้วยวงรอบการป้อนกลับที่มีอัตราการป้อนกลับเท่ากับ -1 ดังรูปที่ 4.5 เมื่อทำการคำนวณหาสมการการส่งผ่านสัญญาณของวงจรรีโชนเตอร์แบบทุติยภูมิ จะได้เท่ากับสมการที่ 4.5 ซึ่งฟังก์ชันการส่งผ่านสัญญาณของวงจรรีโชนเตอร์ $R_2(z)$ สามารถสร้างได้ด้วยการเปลี่ยนตำแหน่งของวงจรมหาค่าสัญญาณทั้งสองให้อยู่ในวงรอบการป้อนกลับ

$$\frac{Y(z)}{U(z)} = \frac{1}{z^2 + 1} \quad 4.5$$




รูปที่ 4.5 วงจรรีโชนเตอร์แบบทุติยภูมิ

จากสมการที่ 4.5 เห็นได้ว่าวงจรรีโชนเตอร์แบบทูลีเลียลูปจะมีค่าความถี่เรโซแนนซ์อยู่ที่มุม $\pi/2$ โดยไม่ขึ้นกับค่าตัวแปรใดๆ และค่าอัตราขยายสูงสุดหรือค่าตัวประกอบคุณภาพของวงจรรีโชนเตอร์จะมีค่าไม่จำกัด จึงทำให้วงจรรีโชนเตอร์แบบทูลีเลียลูปมีคุณสมบัติที่เหมาะสมสำหรับการนำไปใช้งานที่ความถี่เรโซแนนซ์เท่ากับ $f_s/4$

สำหรับการสร้างวงจรรีโชนเตอร์แบบทูลีเลียลูปด้วยเทคนิคการสวิตช์ตัวเก็บประจุ อาจทำได้ด้วยการใช้วงจรสุ่มและคงค่าตัวอย่าง (Sample and Hold circuits : S/H) แทนวงจรหน่วงค่าสัญญาณ [25] แต่เนื่องจากวงจรสุ่มและคงค่าตัวอย่างแบบเทคนิคสวิตช์ตัวเก็บประจุ จะมีค่าอัตราขยายผ่านสัญญาณ หรืออัตราขยายสัญญาณขึ้นอยู่กับอัตราส่วนของค่าตัวเก็บที่ใช้ในการถ่ายโอนประจุ ดังนั้นค่าอัตราขยายสูงสุด หรือค่าตัวประกอบคุณภาพของวงจรรีโชนเตอร์แบบทูลีเลียลูปจึงมีค่าจำกัด และจะแปรผันกับความไม่เข้าคู่กันของค่าตัวเก็บประจุของวงจรสุ่มและคงค่าตัวอย่าง ซึ่งค่าอัตราขยายสูงสุดที่จำกัดนี้ จะทำให้ขนาดการลดทอนสัญญาณรบกวนของฟังก์ชันการส่งผ่านสัญญาณรบกวนลดลง [26] โดยการลดผลของความไม่เข้าคู่กันของค่าตัวเก็บประจุการสุ่มกับค่าตัวเก็บประจุคงค่าตัวอย่าง จะสามารถทำได้ด้วยการใช้วงจรสุ่มและคงค่าตัวอย่างแบบใช้ตัวเก็บประจุร่วม [27] อย่างไรก็ตามคุณสมบัติความไม่เป็นอุดมคติของวงจรขยาย จะเป็นตัวแปรที่สำคัญสำหรับวงจรสุ่มและคงค่าตัวอย่าง และจะนำมาซึ่งความไม่เป็นอุดมคติของวงจรรีโชนเตอร์

จากฟังก์ชันการส่งผ่านสัญญาณของวงจรรีโชนเตอร์แบบทูลีเลียลูปดังสมการที่ 4.5 เมื่อทำการแปลงแซดผกผัน (Inverse z-transform) จะเห็นได้ว่าสัญญาณเอาต์พุตของวงจรรีโชนเตอร์จะเป็นผลต่างของสัญญาณอินพุตกับสัญญาณเอาต์พุตที่ถูกหน่วงเวลาไว้ 2 คาบเวลา จากคุณสมบัติที่กล่าวไปนี้ทำให้เทคนิคการสอดแทรกทางเวลา (Time-interleaved technique) ที่มีฟังก์ชันวงจรผลต่างแบบเวลาไม่ต่อเนื่อง 2 วงจร (Differentiators) ที่มีคุณสมบัติเหมือนกันแต่ทำงานที่เวลาต่างกัน (Two-path technique) ดังรูปที่ 4.6 ได้ถูกนำมาประยุกต์ใช้กับการสร้างวงจรรีโชนเตอร์แบบทูลีเลียลูปแบบเวลาไม่ต่อเนื่อง [28] เพื่อลดความต้องการคุณสมบัติของวงจรขยายในวงจรสวิตช์ตัวเก็บประจุ อย่างไรก็ตามการเพิ่มจำนวนวงจรขยายสำหรับเทคนิคการสอดแทรกทางเวลานั้นจะนำมาซึ่งความสิ้นเปลืองกำลังงานของวงจร



รูปที่ 4.6 วงจรรีโชนเตอร์แบบทูลีเลียลูปกับเทคนิคการสอดแทรกทางเวลา (Two-path Band-pass filter)

เนื่องจากวงจรเรโซเนเตอร์แบบพหุคูณอยู่กับเทคนิคการสอดแทรกทางเวลา จะมีการทำงานเป็น วงจรห้วงค่าสัญญาณเอาต์พุตเพื่อหาค่าผลต่างของสัญญาณ โดยการห้วงค่าสัญญาณสามารถทำได้ด้วยวงจรเลื่อนข้อมูล (Shift register circuit) ซึ่งสร้างได้ด้วยการถ่ายโอนประจุระหว่างกันของกลุ่มตัวเก็บประจุ [29] และจะเรียกววงจรกรองสัญญาณลักษณะนี้ว่า วงจรกรองสัญญาณเลียนแบบ การสอดแทรกทางเวลา (Pseudo N-path filters) [30] และจะเรียกววงจรเรโซเนเตอร์ที่มีโครงสร้าง ลักษณะนี้ว่า วงจรเรโซเนเตอร์เลียนแบบการสอดแทรกทางเวลา 2 เส้นทาง (Pseudo two-path resonator : P2P) ข้อดีของวงจรเรโซเนเตอร์โครงสร้างนี้คือ การลดจำนวนวงจรขยายให้เหลือเพียง หนึ่งวงจร ซึ่งจะช่วยให้ลดการสิ้นเปลืองกำลังงานของวงจรลงได้ แต่จากข้อดีดังกล่าวทำให้วงจรกรองสัญญาณที่ใช้เทคนิคการเลื่อนข้อมูล มักจะมีกลไกการถ่ายโอนประจุระหว่างตัวเก็บประจุที่ ซับซ้อน และต้องการจำนวนสัญญาณนาฬิกาที่มีเฟสต่างกันสำหรับควบคุมสวิทช์ค่อนข้างมาก อย่างไรก็ตามนอกจากการห้วงค่าสัญญาณด้วยเทคนิคการเลื่อนข้อมูลแล้ว การห้วงค่าสัญญาณ ด้วยวงจรสวิทช์ตัวเก็บประจุ อาจจะทำให้ได้ด้วยการเก็บค่าสัญญาณไว้ในหน่วยความจำแบบ แอนะลอกแล้วจึงนำออกมาใช้ในช่วงเวลาที่ต้องการ ซึ่งสามารถทำได้ด้วยการเปลี่ยนค่าสัญญาณให้ อยู่ในรูปของประจุไฟฟ้าแล้วเก็บประจุไฟฟ้าเหล่านี้ไว้ด้วยตัวเก็บประจุ โดยสามารถเปลี่ยนค่าประจุ ไฟฟ้าให้กลับเป็นค่าสัญญาณเดิมได้ด้วยการถ่ายโอนประจุ ซึ่งจะช่วยให้สามารถลดความซับซ้อน ของกลไกการเลื่อนข้อมูลลงได้ และเรียกววงจรกรองสัญญาณที่ใช้การห้วงค่าสัญญาณแบบหน่วย ความจำแอนะลอกนี้ว่า วงจรกรองสัญญาณเลียนแบบการสอดแทรกทางเวลาชนิดหน่วยความจำ (RAM-type pseudo N-path filters) [31] ซึ่งข้อเสียของวงจรกรองสัญญาณ โครงสร้างนี้คือ การมี เส้นทางการป้อนกลับสัญญาณเพิ่มมากขึ้น จึงต้องการคุณสมบัติความเข้าคู่กันของค่าตัวเก็บประจุ การป้อนกลับสัญญาณที่ดี เพื่อลดขนาดสัญญาณเงาที่เกิดขึ้น [27]

จากคุณสมบัติต่างๆ ของวงจรเรโซเนเตอร์เลียนแบบการสอดแทรกทางเวลาทั้งสอง โครงสร้างที่กล่าวไปนั้น [30]-[32] อาจจะกล่าวได้ว่ามีความเหมาะสมกับการสร้างวงจรเรโซเน เตอร์แบบพหุคูณมากกว่าโครงสร้างวงจรเรโซเนเตอร์ ที่ประกอบด้วยวงจรมุมและคงค่าตัวอย่าง สองวงจรต่อเรียงกันด้วยวงรอบการป้อนกลับ [25], [27] เนื่องจากมีความสิ้นเปลืองกำลังงานที่น้อย กว่า อย่างไรก็ตามผลกระทบจากความไม่เป็นอุดมคติของวงจรขยายจะทำให้วงจรเรโซเนเตอร์ เลียนแบบการสอดแทรกทางเวลามีคุณสมบัติที่จำกัด และเมื่อกำหนดให้สมการการส่งผ่านสัญญาณ ของวงจรเรโซเนเตอร์แบบไม่เป็นอุดมคติเป็นดังสมการที่ 4.6 [24]

$$H_{res}(z) = \frac{g_0 z^2}{z^2 - p_1 z + p_2} \quad 4.6$$

กำหนดให้ g_0 คือ อัตราขยายของวงจรเรโซเนเตอร์, p_1 และ p_2 คือ ค่าสัมประสิทธิ์สมการโพลิโนเมียลของฟังก์ชันโพล (Denominator)


เมื่อพิจารณาถึงความไม่เป็นอุดมคติของวงจรขยาย เช่น ค่าอัตราขยายที่ความถี่ต่ำ และแบนด์วิดท์ที่จำกัด จะทำให้ทราบถึงผลกระทบความไม่เป็นอุดมคติของวงจรขยายที่มีต่อคุณสมบัติของวงจรรีโชนเตอร์ในแต่ละโครงสร้างที่กล่าวไปได้ดีมากขึ้น และสามารถสรุปได้ดังนี้

ผลความไม่เป็นอุดมคติของวงจรขยาย จะทำให้เกิดความคลาดเคลื่อนของค่าความถี่เรโซแนนซ์ ($p_1 \neq 0$) เนื่องจากความผิดพลาดที่เกิดขึ้นจากการถ่ายโอนประจุที่เวลา $(n-1)T$ และเมื่อกำหนดให้ความผิดพลาดการถ่ายโอนประจุที่เวลา $(n-1)T$ ถูกเก็บสะสมไว้ในตัวเก็บประจุ C_c จะได้ว่าความคลาดเคลื่อนของค่าความถี่เรโซแนนซ์จะแปรผันกับค่าอัตราส่วนของค่าตัวเก็บประจุ C_c กับค่าตัวเก็บประจรรวมสัญญาณ (C_i) ดังสมการที่ 4.7 และเนื่องจากความไม่เข้าคู่กัน (ϵ_m) ของค่าตัวเก็บประจุการป้อนกลับ (C_f) กับค่าตัวเก็บประจรรวมสัญญาณ จะทำให้ขนาดอัตราการป้อนกลับสัญญาณเอาต์พุตของวงจรรีโชนเตอร์มีค่าไม่เท่ากับ 1 ซึ่งจะทำให้ค่าตัวประกอบคุณภาพของวงจรรีโชนเตอร์มีค่าที่จำกัด ($p_2 \neq 1$) โดยอาจจะเขียนความสัมพันธ์ของความไม่เข้าคู่กันกับค่าตัวประกอบคุณภาพได้ดังสมการที่ 4.7 [24] นอกจากนี้ความไม่เข้าคู่กันของค่าตัวเก็บประจุการสุ่มกับค่าตัวเก็บประจรรวมสัญญาณ จะส่งผลให้เกิดความผิดพลาดของค่าอัตราขยายสัญญาณ (Δg_0)

$$\Delta f_0 \propto \left| \frac{C_c}{C_i} \right| \quad \text{และ} \quad Q \propto \frac{1}{1 - \sqrt{\epsilon_m}} \quad 4.7$$

กำหนดให้ $\epsilon_m \approx C_f/C_i$ เมื่อทำการวิเคราะห์ความไม่เป็นอุดมคติของวงจรรีโชนเตอร์แบบพหุคูณสัญญาณในแต่ละโครงสร้างจะพบว่าโครงสร้างของวงจรรีโชนเตอร์ที่กล่าวมาทั้งหมดนั้น จะมีค่าพารามิเตอร์ความไม่เป็นอุดมคติที่ใกล้เคียงกัน (สมการที่ 4.7) ดังนั้นตัวแปรที่สามารถแสดงให้เห็นถึงความแตกต่างของประสิทธิภาพวงจรรีโชนเตอร์แบบพหุคูณสัญญาณในแต่ละโครงสร้าง คือ ขนาดของโหนดวงจรขยายที่เวลาใดๆ (C_L) ซึ่งควรที่จะมีค่าน้อยที่สุดเพื่อลดค่าความผิดพลาดในการถ่ายโอนประจุที่จะนำมาซึ่งความไม่เป็นอุดมคติของวงจรรีโชนเตอร์ด้วยเช่นกัน ดังนั้นการพิจารณาเลือกโครงสร้างของวงจรรีโชนเตอร์แบบพหุคูณสัญญาณควรพิจารณาจากตัวแปรทั้ง 3 ค่าที่กล่าวไป

วงจรรีโชนเตอร์แบบพหุคูณสัญญาณสอดแทรกทางเวลาอีกโครงสร้างหนึ่ง ที่สามารถลดผลความไม่เป็นอุดมคติของวงจรขยาย (C_c/C_i) และผลความไม่เข้าคู่กันของค่าตัวเก็บประจุ (ϵ_m) รวมทั้งกลไกการจัดเรียงตัวเก็บประจุให้เกิดโหนดของวงจรขยายที่ลดลง โดยเรียกวงจรรีโชนเตอร์แบบพหุคูณสัญญาณโครงสร้างนี้ว่า วงจรรีโชนเตอร์แบบสอดแทรกทางเวลาอินทิเกรต (Integrating two-path resonator : I2P) [33] ซึ่งกลไกการทำงานของวงจรรีโชนเตอร์แบบสอดแทรกทางเวลาอินทิเกรตแสดงดังรูปที่ 4.7 โดยการหาผลต่างของค่าสัญญาณอินพุตกับค่าสัญญาณเอาต์พุตที่ถูกหน่วงไว้ 2 คาบเวลา จะทำได้ด้วยการหาผลรวมของประจุที่ได้จากการสลับการเชื่อมต่อตัวเก็บประจรรวมสัญญาณระหว่างด้านบวก และด้านลบของวงจรขยายผลต่างแบบเต็ม (Fully-differential amplifier) ทุก ๆ 2 คาบเวลา




รูปที่ 4.7 วงจรเรโซเนเตอร์แบบสอดแทรกทางเวลาอินทิเกรต (I2P) [33]


จากรูปที่ 4.7 จะเห็นได้ว่า วงจรเรโซเนเตอร์แบบสอดแทรกทางเวลาอินทิเกรตสามารถลดผลความไม่เข้าคู่กันของค่าตัวเก็บประจุได้ (ϵ_m) เนื่องจากการป้อนกลับ และการรวมสัญญาณจะทำได้ด้วยตัวเก็บประจุเพียงตัวเดียว (C_f) จึงทำให้ขนาดอัตราการใช้ของวงจรรีโซเนเตอร์ไม่แปรผันกับความไม่เข้าคู่กันของค่าตัวเก็บประจุ และมีค่าเท่ากับ 1 ซึ่งจะทำให้ค่าตัวประกอบคุณภาพมีค่าไม่จำกัด และความผิดพลาดที่เกิดจากการถ่ายโอนประจุที่เวลา $(n-1)T$ จะถูกเก็บสะสมไว้ในตัวเก็บประจุแฝงที่อินพุตของวงจรรขยาย (C_p) จึงทำให้ความคลาดเคลื่อนของค่าความถี่เรโซแนนซ์มีค่าน้อยมาก ($C_c \approx C_p$) และข้อดีอีกประการหนึ่ง คือ การมีโหนดของวงจรรขยายที่น้อยกว่าวงจรรีโซเนเตอร์โครงสร้างอื่นๆ ซึ่งจะทำให้การออกแบบวงจรรขยายทำได้ง่าย และลดความสิ้นเปลืองกำลังงานลงได้

ตารางที่ 4.1 การเปรียบเทียบตัวแปรประสิทธิภาพของวงจรรีโซเนเตอร์แบบสวิตช์ตัวเก็บประจุ

โครงสร้างวงจรรีโซเนเตอร์	ตัวแปรความคลาดเคลื่อนค่าความถี่เรโซแนนซ์ (C_c/C_f) โดย ($C_p=0$)	ตัวแปรความไม่เข้าคู่กันของค่าตัวเก็บประจุ ($\epsilon_m = C_f/C_i$)	โหนดของวงจรรขยาย (C_L)
1. TDL แบบ S/H [25]	1	$1 \pm \delta_m$	$C_i(C_s + C_f)/(C_i + C_s + C_f)$
2. TDL แบบ S/H two-delay cells [27]	0	$1 \pm \delta_m$	$C_f + C_i C_s/(C_i + C_s)$
3. P2P แบบการเลื่อนข้อมูล [30]	1	$1 \pm \delta_m$	$C_i(C_s + C_f)/(C_i + C_s + C_f)$
4. P2P แบบหน่วยความจำ [31]-[32]	1	$1 \pm \delta_m$	$C_i(C_s + C_f)/(C_i + C_s + C_f)$
5. I2P [33]	0	1	$C_i C_s/(C_i + C_s)$



ก)



ข)


รูปที่ 4.8 วงจรเรโซเนเตอร์แบบสอดแทรกทางเวลาอินทิเกรตที่มีฟังก์ชันการส่งผ่าน

สัญญาณ ก) $R_1(z)$ และ ข) $R_2(z)$

กำหนดให้ δ_m คือ ค่าความผิดพลาดความไม่เข้าคู่กันของค่าตัวเก็บประจุการป้อนกลับ โดยมีค่าเท่ากับ $|1 - \epsilon_m|$ จากตารางที่ 4.1 เห็นได้ว่าเมื่อกำหนดให้วงจรมีคุณสมบัติแบบอุดมคติ จะทำให้วงจเรโซเนเตอร์โครงสร้างที่ 2 [27] และ 5 [33] มีความคลาดเคลื่อนค่าความถี่เรโซแนนซ์น้อยที่สุด แต่เมื่อกำหนดให้วงจรมีคุณสมบัติที่จำกัด และมีความไม่เข้าคู่กันของค่าตัวเก็บประจุที่เกิดขึ้นในขั้นตอนการสร้างวงจรรวม (Fabrication) จะทำให้วงจเรโซเนเตอร์โครงสร้างที่ 5 (I2P)

มีประสิทธิภาพ และมีความเหมาะสมมากที่สุด สำหรับการออกแบบวงจรเรโซเนเตอร์แบบสวิทช์ ตัวเก็บประจุที่มีค่าความถี่เรโซแนนซ์อยู่ที่มุม $\pi/2$ โดยวงจรเรโซเนเตอร์แบบสอดแทรกทางเวลา อินทิเกรตที่มีฟังก์ชันการส่งผ่านสัญญาณดังสมการที่ 4.1 และมีการประยุกต์ใช้เทคนิคการสุ่มคู่ (Double-sampling technique) แสดงดังรูปที่ 4.8 ซึ่งค่าอัตราขยายของวงจรเรโซเนเตอร์ (g_0) จะถูก กำหนดด้วยอัตราส่วนค่าตัวเก็บประจุการสุ่มกับค่าตัวเก็บประจุรวมสัญญาณ (C_s/C_i)

เมื่อทำการวิเคราะห์ความไม่เป็นอุดมคติค่าอัตราขยายของวงจรขยาย (A_0) โดยกำหนดให้ วงจรขยายมีคุณสมบัติของอัตราสลูว์ (Slew-rate) และช่วงเวลาเข้าที่ (Settling-time) แบบอุดมคติ จะ สามารถเขียนแบบจำลองการถ่ายโอนประจุที่เวลาใดๆ ของวงจรเรโซเนเตอร์ได้ดังรูปที่ 4.9



รูปที่ 4.9 การวิเคราะห์ความไม่เป็นอุดมคติของวงจรเรโซเนเตอร์แบบสอดแทรก ทางเวลาอินทิเกรต ดังรูปที่ 4.8

จากรูปที่ 4.9 สามารถเขียนความสัมพันธ์การถ่ายโอนประจุได้ดังสมการที่ 4.8

$$Q_{C_i}(n) = Q_{C_i}(n-2) - Q_{C_s}(n) + \Delta Q_{C_i}(n, n-1) \quad 4.8$$


$$C_i[y(n) - (-v_p(n))] = C_i[-y(n-2) - v_p(n-2)] - C_s[u(n) - (-v_p(n))] + C_p[-v_p(n) - (-v_p(n-1))] \quad 4.9$$

แทนค่าความสัมพันธ์ $v_p(n) = \frac{1}{A_0} y(n)$ ลงในสมการที่ 4.9 และทำการแปลงแซด จะได้ว่า

$$\frac{Y(z)}{U(z)} = \frac{\frac{1}{\left(1 + \frac{1}{\beta A_0}\right)} \left(\frac{C_s}{C_i}\right) z^2}{z^2 - \frac{1}{A_0 \left(1 + \frac{1}{\beta A_0}\right)} \left(\frac{C_p}{C_i}\right) z + \frac{\left(1 + \frac{1}{A_0}\right)}{\left(1 + \frac{1}{\beta A_0}\right)}} \quad 4.10$$

กำหนดให้ $\beta = C_i/(C_i + C_s + C_p)$

โดยที่ β คือ ค่าสัดส่วนการป้อนกลับของวงจรขยาย (Feedback factor : β) และมีค่าเท่ากับ $C_p / (C_i + C_s + C_p)$ จากสมการที่ 4.10 เห็นได้ว่าค่าสัดส่วนการป้อนกลับของวงจรเรโซเนเตอร์ จะเป็นตัวแปรสำคัญที่ทำให้ค่าตัวประกอบคุณภาพของวงจรเรโซเนเตอร์ (Q) มีค่าที่จำกัด หรือกล่าวได้อีกนัยหนึ่งว่า ค่าสัดส่วนการป้อนกลับของวงจรเรโซเนเตอร์ จะทำให้ตำแหน่งโพลของวงจรเรโซเนเตอร์แบบสวิทช์ตัวเก็บประจุไม่วางตัวอยู่บนวงกลมหนึ่งหน่วยในระนาบแซด และความคลาดเคลื่อนของค่าความถี่เรโซแนนซ์ จะแปรผันกับอัตราส่วนค่าตัวเก็บประจุแฝงที่อินพุตของวงจรขยาย (C_p) ต่อค่าตัวเก็บประจรรวมสัญญาณ (C_i) ซึ่งผลความไม่เป็นอุดมคติของวงจรเรโซเนเตอร์ทั้งสองประการนี้จะลดลงได้ด้วยอัตราขยายของวงจรขยายค่าสูงดังรูปที่ 4.10



รูปที่ 4.10 ตัวแปรประสิทธิภาพของวงจรเรโซเนเตอร์กับความไม่เป็นอุดมคติของวงจรขยาย

ก) เปอร์เซนต์ความคลาดเคลื่อนค่าความถี่เรโซแนนซ์ และ ข) ค่าตัวประกอบคุณภาพ


จากรูปที่ 4.10 ก) เป็นกราฟแสดงผลการคำนวณค่าเปอร์เซนต์ความคลาดเคลื่อนของค่าความถี่เรโซแนนซ์ที่เกิดขึ้นจากตัวเก็บประจุแฝงที่อินพุตของวงจรขยายค่าต่างๆ โดยกำหนดให้ค่าสัดส่วนการป้อนกลับของวงจรขยายมีค่าคงที่เท่ากับ 0.7 และรูปที่ 4.10 ข) เป็นกราฟแสดงผลการคำนวณค่าตัวประกอบคุณภาพของวงจรเรโซเนเตอร์ที่ค่าสัดส่วนการป้อนกลับค่าต่างๆ

จากผลการคำนวณค่าตัวแปรประสิทธิภาพของวงจรเรโซเนเตอร์แบบสอดแทรกทางเวลา อินทิเกรต พบว่าค่าอัตราขยายของวงจรขยายที่ต้องการมีค่าไม่สูงมาก และสามารถทำการออกแบบวงจรขยายได้ด้วยโครงสร้างแบบพื้นฐานทั่วไป เช่น วงจรขยายคาสโคด (Cascode amplifiers) วงจรขยายคาสโคดแบบพับ (Folded-cascode amplifiers) และ วงจรขยายสองภาค (Two-stage amplifiers) เป็นต้น

4.2 วงจรขยายสัญญาณคลาสเอบี

การประมวลผลสัญญาณแบบเวลาไม่ต่อเนื่อง ด้วยเทคนิคการสวิตช์ตัวเก็บประจุที่ทำงานด้วยแรงดันแหล่งจ่ายต่ำจะได้รับผลกระทบจากสัญญาณรบกวนเชิงความร้อนค่อนข้างมาก จึงมีความจำเป็นต้องเพิ่มค่าตัวเก็บประจุเพื่อรักษขนาดพิสัยพลวัตของวงจร ดังนั้นคุณสมบัติที่สำคัญของวงจรขยายสัญญาณที่ใช้งานกับวงจรสวิตช์ตัวเก็บประจุที่แรงดันแหล่งจ่ายต่ำคือ ความสามารถในการขับโหลดตัวเก็บประจุค่ามาก จึงทำให้วงจรขยายสัญญาณคลาสเอบีมีคุณสมบัติที่เหมาะสมสำหรับการนำไปประยุกต์ใช้งานกับเทคนิคการสวิตช์ตัวเก็บประจุ [34]


โดยทั่วไปไปโครงสร้างวงจรขยายสัญญาณ ที่มีความเหมาะสมกับการประยุกต์ใช้งานที่แรงดันแหล่งจ่ายต่ำคือ วงจรขยายสองภาค โดยส่วนขยายสัญญาณภาคที่สองจะมีคุณสมบัติเป็นวงจรขยายสัญญาณที่มีอัตราขยายต่ำแต่จะมีช่วงการแกว่งแรงดันเอาต์พุตที่มาก [14] และสำหรับการนำมาประยุกต์ใช้งานกับวงจรสวิตช์ตัวเก็บประจุ ส่วนขยายสัญญาณภาคที่สองมักจะมีคุณสมบัติการผลัก-ดึง (Push-pull) เพื่อเพิ่มความสามารถการขับโหลดตัวเก็บประจุให้ดีขึ้น [35], [36] อย่างไรก็ตามในบางโครงสร้างของวงจรขยายสัญญาณแบบสองภาค การเพิ่มคุณสมบัติการผลัก-ดึง อาจจะนำมาซึ่งการสูญเสียกำลังงานของวงจร และขนาดตัวเก็บประจุแฝงที่อินพุตของวงจรขยายค่ามาก [37], [38] ซึ่งเป็นคุณสมบัติที่ไม่ต้องการในการออกแบบวงจรมอดูเลตสัญญาณซิกมาเดลตาแบบผ่านแถบความถี่อันดับที่ 8 ที่ใช้กำลังงานต่ำ ดังนั้นการออกแบบวงจรขยายสัญญาณคลาสโคดแบบพับที่มีการเพิ่มคุณสมบัติการผลัก-ดึง [39] จึงเป็นวงจรขยายสัญญาณอีกโครงสร้างที่เหมาะสมกับการใช้งานที่แรงดันแหล่งจ่ายต่ำ โดยโครงสร้างวงจรขยายสัญญาณผลต่างแบบเต็มที่นำมาประยุกต์ใช้งานกับวงจรเรโซเนเตอร์แบบเวลาไม่ต่อเนื่องแสดงดังรูปที่ 4.11 [40]



รูปที่ 4.11 วงจรขยายสัญญาณผลต่างแบบเต็ม (Fully-differential amplifier)

จากรูปที่ 4.11 จะเห็นได้ว่าวงจรขยายสัญญาณผลต่างแบบเต็มที่ใช้งานนั้นเป็นวงจรขยายสัญญาณคลาสโคดแบบพับภาคเดียวที่มีการเพิ่มคุณสมบัติการผลัก-ดึง เพื่อขับโหลดตัวเก็บประจุค่ามาก โดย

การเพิ่มขนาดกระแสเอาต์พุตจะทำให้ด้วยทรานซิสเตอร์ M6 ซึ่งเป็นวงจรรขยายแบบเกทร่วม (Common-gate amplifier) ที่ถูกไบแอสด้วยทรานซิสเตอร์ M7 โดยสัญญาณอินพุตของวงจรรขยายแบบเกทร่วม (n3 และ n4) จะเป็นค่าแรงดันเดียวกันกับแรงดันที่ขาซอของทรานซิสเตอร์ M5 (n1 และ n2) ซึ่งทำหน้าที่ส่งผ่านกระแสจากภาคขยายสัญญาณผลต่างอินพุต (M1) โดยมีทรานซิสเตอร์ M8 และแหล่งจ่ายกระแสคงที่ $I_{b2,3}$ ทำหน้าที่เป็นวงจรับเฟอ์แรงดันที่มีอัตราขยายเท่ากับหนึ่งเสมอ จากกลไกการผลัด-คิงของวงจรรขยายสัญญาณผลต่างแบบเต็มคังรูปที่ 4.11 จะสามารถเขียนเป็นแบบจำลองสัญญาณขนาดเล็ก (Small-signal model) ได้คังรูปที่ 4.12 และเขียนสมการการส่งผ่านแรงดันอินพุตได้คังสมการที่ 4.11



รูปที่ 4.12 แบบจำลองสัญญาณขนาดเล็กของวงจรรขยายสัญญาณแบบข้างเดียว

$$\frac{v_{out}}{v_{in}}(s) = A(s) = \frac{-\frac{gm_1}{g_{out}} \left(1 + H(s) \frac{gm_6}{gm_5} \right) \left(1 + \frac{sC_c}{gm_6 + \frac{gm_5}{H(s)}} \right)}{\left(1 + \frac{sC_5}{gm_5} \right) \left(1 + \frac{s(C_L + C_c)}{g_{out}} \right)} \quad 4.11$$

กำหนดให้ C_5 คือ ค่าตัวเก็บประจุแผ่นที่โหนด n1 หรือ n2 และ C_c คือ ค่าตัวเก็บประจุชดเชยเฟสจากสมการที่ 4.11 เมื่อกำหนดให้วงจรับเฟอ์แรงดันมีฟังก์ชันการส่งผ่านสัญญาณเท่ากับ $H(s)$ และมีขนาดเท่ากับ 1 ตลอดช่วงความถี่ที่ทำการพิจารณา จะพบว่าขนาดกระแสเอาต์พุตที่เพิ่มขึ้นด้วยวงจรรขยายแบบเกทร่วม จะสัมพันธ์กับอัตราส่วนค่าทรานส์คอนดักแตนซ์ (Transconductance : gm) ของทรานซิสเตอร์ M6 กับทรานซิสเตอร์ M5 หรือกล่าวได้อีกนัยหนึ่งว่า กลไกการผลัด-คิงจะทำให้ค่าทรานส์คอนดักแตนซ์ประสิทธิผลของวงจรรขยายสัญญาณ มีค่าเพิ่มขึ้นด้วยอัตราส่วนค่าทรานส์คอนดักแตนซ์ดังกล่าว และการกำหนดค่าตัวเก็บประจุชดเชยเฟสจะทำให้คังสมการที่ 4.12

$$C_c = \left(1 + \frac{gm_6}{gm_5} \right) C_5 \quad 4.12$$

การพิจารณาค่าอัตราขยายสัญญาณที่ความถี่ต่ำ (A_0) จะพิจารณาจากผลคูณค่าทรานส์คอนดักแตนซ์ประสิทธิผลกับส่วนกลับค่าความนำเอาต์พุตที่ความถี่ศูนย์ (g_{out}) ซึ่งค่าความนำเอาต์พุตที่ความถี่ศูนย์ของวงจรขยายสามารถหาค่าได้เท่ากับสมการที่ 4.13 (ภาคผนวก ค)

$$g_{out} \approx gds_5 + gds_6 - \frac{gds_5 gm_5}{gds_1 + gds_4 + gm_5} - \frac{gds_6 gds_8 gm_6 + \frac{gds_5 gm_6 gm_7 gm_8}{gds_1 + gds_4 + gm_5}}{gds_8 gm_6 + gm_7 gm_8} \quad 4.13$$


จากสมการที่ 4.13 เมื่อกำหนดให้ทรานซิสเตอร์ทุกตัวภายในวงจรขยายทำงานในย่านอิ่มตัว (Saturation region) จะสามารถประมาณค่าความนำเอาต์พุตที่ความถี่ศูนย์ได้เท่ากับ

$$g_{out} \approx gds_5 + gds_6 - \frac{gds_5 (gm_5 + gm_6)}{gds_1 + gds_4 + gm_5} \quad 4.14$$

$$g_{out} \approx gds_6 + (1 - 2\alpha) gds_5 \quad 4.15$$

จากสมการที่ 4.14 เมื่อกำหนดให้ค่าทรานส์คอนดักแตนซ์ของทรานซิสเตอร์ M5 มีค่าประมาณเท่ากับทรานซิสเตอร์ M6 ($gm_5 \approx gm_6$) และกำหนดให้ $\alpha = gm_5 / (gds_1 + gds_4 + gm_5)$ จะได้ว่าค่าความนำเอาต์พุตที่ความถี่ศูนย์จะมีค่าเท่ากับสมการที่ 4.15 ซึ่งจะพบว่าค่าความนำเอาต์พุตที่ความถี่ศูนย์ของวงจรมีค่าเท่ากับศูนย์ได้ ($g_{out} = 0$) เนื่องจากกลไกการป้อนกลับแบบบวก (Positive feedback) ที่เกิดจากการบัฟเฟอร์แรงดันด้วยวงจรขยายแบบเดรนร่วม (M8) และวงจรขยายแบบเกทร่วมภาคเอาต์พุต (M5 และ M6) ดังนั้นการกำหนดคุณสมบัติทรานซิสเตอร์ภาคเอาต์พุตให้เหมาะสม จะทำให้วงจรมีค่าอัตราขยายที่ความถี่ต่ำไม่จำกัด ($A_0 \approx \infty$)

จากคุณสมบัติต่าง ๆ ของวงจรขยายสัญญาณผลต่างแบบเต็มทีที่กล่าวไปนั้น สามารถบอกได้ว่ามีความเหมาะสมกับการนำมาประยุกต์ใช้งานกับวงจรสวิทช์ตัวเก็บประจุที่ใช้แรงดันแหล่งจ่ายต่ำ เนื่องจากอัตราขยายค่าสูงจะช่วยลดความผิดพลาดจากการถ่ายโอนประจุ ซึ่งจะลดผลกระทบที่เกิดจากความไม่เป็นอุดมคติของวงจรรีโชนเตอร์ลงได้ (สมการที่ 4.10) และคุณสมบัติการผลัด-คิงจะช่วยรักษาค่าพิสัยพลวัตของวงจรมีได้ดีได้



รูปที่ 4.13 วงจรป้อนกลับค่าระดับแรงดันร่วมเอาต์พุตแบบสวิทช์ตัวเก็บประจุ

ในการออกแบบวงจรขยายสัญญาณผลต่างแบบเต็มดังรูปที่ 4.11 จะต้องมีการป้อนกลับค่าระดับแรงดันร่วมเอาต์พุต (Common-mode feedback) เพื่อรักษาระดับแรงดันร่วมให้คงที่ ซึ่งวงจรป้อนกลับค่าแรงดันร่วมเอาต์พุตที่ใช้จะเป็นแบบสวิทช์ตัวเก็บประจุ [41] ดังรูปที่ 4.13 โดยตัวเก็บประจุ C_u จะทำการหาค่าแรงดันร่วมเอาต์พุต และตัวเก็บประจุ C_c จะทำหน้าที่เปลี่ยนระดับแรงดันร่วมเอาต์พุตดังกล่าวด้วยค่าผลต่างแรงดันอ้างอิง [42] เพื่อให้เหมาะสมกับค่าแรงดันไบแอสทรานซิสเตอร์ M4 โดยสัญญาณนาฬิกาทั้งสองเฟสเป็นสัญญาณนาฬิกาแบบไม่คาบเกี่ยว


คุณสมบัติวงจรถ่ายสัญญาณผลต่างแบบเต็มที่ได้ทำการออกแบบ สรุปได้ดังตารางที่ 4.2 โดยค่าอัตราส่วนขนาดทรานซิสเตอร์ (W/L) และค่าการไบแอสวงจรถ่ายสัญญาณ แสดงดังตารางที่ 4.3

ตารางที่ 4.2 คุณสมบัติวงจรถ่ายสัญญาณผลต่างแบบเต็ม


คุณสมบัติวงจรถ่าย	
กระบวนการ (Process)	0.35- μm
แรงดันแหล่งจ่าย (Supply voltage)	1.5 โวลต์
อัตราขยาย (A_0)	70-dB
ความกว้างแถบอัตราขยายหนึ่ง (GBW)	300-MHz
ส่วนเผื่อเฟส (Phase margin : PM)	76°
อัตราสลูว์ (Slew-rate : SR)	433-V/ μs
ช่วงเวลาเข้าที่ (Settling time, 0.5-V)	10.9-ns
ช่วงการแกว่งแรงดันเอาต์พุต (O/P Swing)	$\pm 0.45\text{-V}$
กระแสไบแอสรวม (Bias-current : I_{DD})	1.65-mA

ตารางที่ 4.3 อัตราส่วนขนาดทรานซิสเตอร์ และการไบแอส


ทรานซิสเตอร์	ค่าอัตราส่วนขนาด (W/L)	การไบแอส	ค่าการไบแอส
M1	100 / 0.35	I_{b1}	50 ไมโครแอมป์
M2	32 / 0.35	$I_{b2} = I_{b3}$	150 ไมโครแอมป์
M3	10.8 / 0.35	V_{b1}	1.5 โวลต์
M4	315 / 0.35	V_{b2}	0.3 โวลต์
M5	172.8 / 0.35	V_{b3}	1.18 โวลต์
M6	32.4 / 0.35	V_{CMF}	0.6 โวลต์
M7	64.8 / 0.35	V_{CMI}	1.5 โวลต์
M8	64.8 / 0.35	C_c	0.6-pF




รูปที่ 4.14 ผลตอบสนองทางความถี่ของวงจรถ่ายสัญญาณที่โหลดตัวเก็บประจุ 3-pF



รูปที่ 4.15 ผลตอบสนองต่อฟังก์ชันขั้นบันไดของวงจรถ่ายสัญญาณที่โหลดตัวเก็บประจุ 3-pF




รูปที่ 4.16 คุณลักษณะกระแสตรงของวงจรถ่ายสัญญาณวงรอบปิดอัตราขยายเท่ากับ 1



รูปที่ 4.17 วงจรไบแอสของวงจรขยายทรานส์คอนดักต์แคต

4.3 วงจรเปรียบเทียบแรงดัน

วงจรเปรียบเทียบแรงดันเป็นส่วนที่สำคัญสำหรับกระบวนการจัดระดับให้กับสัญญาณแอนะล็อกทั่วไป ซึ่งจะทำหน้าที่ขยายสัญญาณผลต่างระหว่างค่าแรงดันอินพุตกับค่าแรงดันอ้างอิงด้วยอัตราขยายค่ามากเพื่อให้ได้สัญญาณเอาต์พุตในรูปแบบลอจิก โดยค่าอัตราขยายสัญญาณที่ไม่จำกัด อาจจะประกอบขึ้นด้วยวงจรขยายสัญญาณแบบหลายภาคต่อเรียงกันแบบหลั่น อย่างไรก็ตาม วงจรเปรียบเทียบแรงดันลักษณะนี้จะมีข้อจำกัดของความเร็วในการทำงาน เนื่องจากเกิดค่าหน่วยงเวลาการแพร่กระจาย (Propagation delay) ดังนั้นวงจรเปรียบเทียบแรงดันที่ทำงานด้วยความเร็วสูงมักจะประกอบด้วยส่วนขยายสัญญาณเพียง 2 ส่วนคือ ส่วนขยายภาคต้น (Preamplification) และส่วนการแลตซ์ค่าแรงดันวกกลับ (Regenerative latch) ดังแสดงในรูปที่ 4.18



รูปที่ 4.18 โครงสร้างวงจรเปรียบเทียบแรงดัน

จากรูปที่ 4.18 วงจรขยายภาคต้นจะทำการขยายผลต่างสัญญาณอินพุตทั้งสองด้วยอัตราขยายค่าไม่สูง และสัญญาณผลต่างเอาต์พุตของวงจรขยายภาคต้นจะถูกส่งผ่านไปให้ส่วนการแลตซ์ค่าแรงดันวกกลับ ซึ่งเป็นกลไกการป้อนกลับแบบบวกเพื่อเพิ่มค่าอัตราขยายประสิทธิผลให้กับวงจรขยาย โดยวงจรการแลตซ์ค่าแรงดันวกกลับสามารถแทนได้ด้วยวงจรอินเวอร์เตอร์ 2 วงจรที่มีการเชื่อมต่อกันระหว่างภาคเอาต์พุต และภาคอินพุตดังรูปที่ 4.18 ซึ่งค่าอัตราการเปลี่ยนแปลงแรงดันเอาต์พุต (ΔV_Q) ที่เกิดจากกลไกการป้อนกลับของวงจรการแลตซ์ค่าแรงดันวกกลับ จะเป็นฟังก์ชันเอกซ์โพเนนเชียลของค่าคงตัวเวลาวงจรอินเวอร์เตอร์ (τ_{inv}) [41] ดังสมการที่ 4.15


$$\Delta V_Q = \Delta V_0 e^{t/\tau_{inv}} \quad 4.15$$

กำหนดให้ ΔV_0 คือ ค่าผลต่างแรงดันเอาต์พุตที่เวลาเริ่มต้น $\Delta V_0 = V_Q(0) - V_{\bar{Q}}(0)$

โดยค่าคงตัวของวงจรรีเจนเนอเรทีฟจะแปรผันกับกระบวนการการออกแบบวงจรรวม (Process : L) ทำให้คุณสมบัติการแลตช์ค่าแรงดันวกกลับไม่สัมพันธ์กับขนาดทรานซิสเตอร์ (W) ภายในวงจรรีเจนเนอเรทีฟ ซึ่งค่าเวลาการสร้างใหม่ (Regenerative time : t_{latch}) ของวงจรรีเจนเนอเรทีฟค่าแรงดันวกกลับจะเท่ากับสมการที่ 4.16 เมื่อกำหนดให้ K คือ ค่าสัดส่วนคงที่

$$t_{latch} = K \frac{L^2}{\mu_n V_{eff}} \ln \left(\frac{\Delta V_{supply}}{\Delta V_0} \right) \quad 4.16$$

จากสมการที่ 4.16 จะพบว่า การกำหนดค่าเวลาการสร้างใหม่สามารถทำได้ด้วยการกำหนดค่าขนาดผลต่างแรงดันเอาต์พุตที่เวลาเริ่มต้น ซึ่งจะสัมพันธ์กับค่าอัตราขยายของวงจรรายภาคต้น ดังนั้นค่าอัตราขยายของวงจรรายภาคต้น จะมีความสำคัญกับวงจรรีเจนเนอเรทีฟที่มีความเร็วในการทำงานสูง จึงทำให้วงจรรีเจนเนอเรทีฟดังกล่าวมีค่ากำลังงานสูญเสียที่มาก ดังนั้นโครงสร้างของวงจรรีเจนเนอเรทีฟแบบพลวัต (Dynamic comparator) ซึ่งมีการสูญเสียกำลังงานในการทำงานต่ำ จึงได้ถูกนำมาประยุกต์ใช้กับการจัดระดับสัญญาณภายในวงจรมอดูเลตสัญญาณซิกมาเดลตา โดยคุณสมบัติความไม่เป็นอุดมคติที่เกิดขึ้นกับวงจรรีเจนเนอเรทีฟแบบพลวัตที่สำคัญคือ ค่าแรงดันออฟเซตอินพุต และการเกิดฮิสเทอรีซิส (Hysteresis) อย่างไรก็ตามคุณสมบัติความไม่เป็นอุดมคติที่เกิดขึ้น จะถูกลดทอนด้วยค่าอัตราขยายวงจรรอบของวงจรมอดูเลตสัญญาณซิกมาเดลตาเช่นเดียวกับสัญญาณรบกวนที่เกิดจากการจัดระดับสัญญาณ จึงทำให้การออกแบบวงจรรีเจนเนอเรทีฟแบบพลวัตมีความยืดหยุ่นและทำได้ง่าย ซึ่งวงจรรีเจนเนอเรทีฟแบบพลวัตที่ใช้งานเป็นวงจรรีเจนเนอเรทีฟสัญญาณภายใน 1 บิต สำหรับวงจรมอดูเลตสัญญาณซิกมาเดลตาแบบผ่านแถบความถี่อันดับที่ 8 แสดงดังรูปที่ 4.19 [43]



รูปที่ 4.19 วงจรรีเจนเนอเรทีฟผลต่างแบบเต็มพลวัต

จากรูปที่ 4.19 วงจรเปรียบเทียบแรงดันผลต่างแบบเต็มพลวัตได้ทำการออกแบบด้วยแรงดันแหล่งจ่ายต่ำเท่ากับ 1.5 โวลต์ โดยค่าแรงดันขีดเริ่มเปลี่ยน (Threshold) ของวงจรเปรียบเทียบแรงดันผลต่างแบบเต็มพลวัตจะเป็นค่าผลรวมสัญญาณอินพุตทั้งสอง ซึ่งค่าอัตราการขยายสามารถกำหนดได้ด้วยอัตราส่วนค่าตัวเก็บประจุการลุ่ม ดังสมการที่ 4.17


$$v_{x+} - v_{x-} = \frac{C_a}{C_a + C_b}(v_{a+} - v_{a-}) + \frac{C_b}{C_a + C_b}(v_{b+} - v_{b-}) \quad 4.17$$

โดยวงจรเปรียบเทียบแรงดันผลต่างแบบเต็มพลวัต มีส่วนขยายภาคต้นเป็นวงจรขยายผลต่างแบบทรานซิสเตอร์ชนิดเอ็น (M1) ซึ่งถูกไบแอสด้วยทรานซิสเตอร์สวิทช์กระแส (M0) ที่ถูกควบคุมด้วยสัญญาณนาฬิกา V_{latch} และในส่วนของวงจรแลตช์ค่าแรงดันวกกลับจะประกอบด้วยวงจรอินเวอร์เตอร์แบบซีมอส 2 วงจร (M2 และ M3) ต่อเชื่อมกันด้วยการป้อนกลับแบบบวก ซึ่งมีวงจรอินเวอร์เตอร์ (M5 และ M6) ทำหน้าที่บัฟเฟอร์แรงดันการสร้างใหม่ และช่วยทำให้เกิดความสมมาตรของโหนดวงจรแลตช์ค่าแรงดันวกกลับ โดยทรานซิสเตอร์ M4 จะทำการกำจัดแรงดันฮิสเตอร์ซิสของวงจรเปรียบเทียบแรงดันผลต่างแบบเต็มพลวัต ด้วยการรีเซ็ตค่าแรงดันเอาต์พุตของวงจรแลตช์ค่าแรงดันวกกลับทั้งสองข้าง ให้มีค่าเท่ากับแรงดันแหล่งจ่ายในช่วงเวลาที่สัญญาณนาฬิกามีค่าต่ำ และเมื่อสัญญาณนาฬิกามีค่าสูง วงจรขยายภาคต้นจะทำการขยายผลต่างแรงดันอินพุต ซึ่งจะทำให้เกิดค่าผลต่างแรงดันเอาต์พุตที่เวลาเริ่มต้น (ΔV_0) ของวงจรแลตช์ค่าแรงดันวกกลับ และทำให้วงจรเปรียบเทียบแรงดันผลต่างแบบเต็มพลวัตเข้าสู่ช่วงเวลาการสร้างใหม่ โดยเมื่อสัญญาณเอาต์พุตของวงจรเปรียบเทียบแรงดันผลต่างแบบเต็มพลวัต (V_Q) มีค่าคงตัวแล้วนั้น ทรานซิสเตอร์ของวงจรแลตช์ค่าแรงดันวกกลับจะหยุดนำกระแส จึงทำให้วงจรเปรียบเทียบแรงดันผลต่างแบบเต็มพลวัตมีการสูญเสียกำลังงานต่ำ

4.4 วงจรบัฟเฟอร์แรงดันอ้างอิง

การออกแบบวงจรแปลงสัญญาณแอนะล็อกเป็นดิจิทัล มักจะต้องการค่าสัญญาณอ้างอิงที่มีความแม่นยำ และมีความสามารถขับโหลดของวงจรอ้างอิงได้ การประยุกต์ใช้เทคนิคการสวิทช์ตัวเก็บประจุซึ่งเป็นการทำงานในโหมดแรงดัน กับวงจรแปลงสัญญาณแอนะล็อกเป็นดิจิทัลความเร็วสูงแบบหลายภาค ทำให้วงจรสร้างแรงดันอ้างอิงจะต้องมีความสามารถในการขับโหลดตัวเก็บประจุอย่างมาก และมีค่าความต้านทานเอาต์พุตของวงจรต่ำ เพื่อลดขนาดของค่าคงตัวเวลาที่เป็นตัวแปรกำหนดค่าความผิดพลาดของแรงดันอ้างอิงที่ใช้งาน จากคุณสมบัติต่างๆของวงจรสร้างแรงดันอ้างอิง จะเห็นได้ว่าการเพิ่มวงจรบัฟเฟอร์แรงดันอ้างอิงให้กับวงจรสร้างแรงดันอ้างอิงที่ต้องขับโหลดจากวงจรแบบหลายภาค นั้นมีความจำเป็นและสามารถแก้ไขปัญหาที่เกิดขึ้นได้ โดยวงจรบัฟเฟอร์แรงดันอ้างอิงจะต้องมีค่าความต้านทานอินพุตสูง ซึ่งเทคนิคการออกแบบวงจรบัฟเฟอร์

แรงดันโดยทั่วไปจะอาศัยกลไกการป้อนกลับแบบลบ กับวงจรขยายแรงดันแบบสองภาค (Two-stage opamp) ดังรูปที่ 4.20 เนื่องจากวงจรขยายแรงดันแบบสองภาคจะมีวงจรถูกเอาที่พุดที่มีความ



รูปที่ 4.20 วงจรขยายแรงดันแบบสองภาคกับการป้อนกลับแบบลบ

สามารถในการขับโหลดได้ดี และมีความต้านทานเอาต์พุตที่ไม่สูง (R_2) ดังนั้นจึงทำให้เมื่อทำการป้อนกลับแรงดันเอาต์พุตแบบลบด้วยสัดส่วนการป้อนกลับเท่ากับหนึ่ง (Feedback factor : $\beta=1$) จะทำให้ได้วงจรบัฟเฟอร์แรงดันที่มีความสามารถให้การขับโหลดได้ดี และมีค่าความต้านทานเอาต์พุต (R_{out}) ลดต่ำลงด้วยปริมาณการป้อนกลับ (Amount of feedback : $1+A\beta$) ดังสมการที่ 4.18


$$R_{out} = \frac{R_2}{1 + A\beta} \quad 4.18$$

กำหนดให้ $A = A_1A_2$ จะได้ว่าขนาดอัตราขยายสัญญาณภาคแรกจะเป็นตัวแปรที่สำคัญในการกำหนดค่าความต้านทานเอาต์พุตของวงจรบัฟเฟอร์ นอกจากนี้แล้วค่าความต้านทานอินพุตของวงจรบัฟเฟอร์แรงดันที่เกิดจากการป้อนกลับแบบลบ จะมีค่าเพิ่มขึ้นได้ด้วยปริมาณการป้อนกลับด้วยเช่นกัน [14] ดังสมการที่ 4.19 ทำให้วงจรสร้างแรงดันอ้างอิงที่มีวงจรบัฟเฟอร์แรงดัน มีคุณสมบัติของความเป็นแหล่งจ่ายแรงดันแบบอุดมคติมากขึ้น

$$R_{in} = R_c (1 + A\beta) \quad 4.19$$

วงจรขยายแรงดันแบบไบแอสตัวเอง [44] ได้ถูกนำมาประยุกต์ใช้กับวงจรขยายภาคแรกของวงจรบัฟเฟอร์แรงดัน เนื่องจากค่าอัตราขยายแรงดันของวงจรจะสามารถเพิ่มขึ้นได้ด้วยกลไกการป้อนกลับภายในด้วยทรานซิสเตอร์สะท้อนกระแส (M3-M8) และทรานซิสเตอร์กำเนิดกระแสไบแอส (M0) โดยสัดส่วนการเพิ่มของค่าอัตราขยายแรงดันจะเท่ากับผลคูณของค่าทรานส์คอนดักแตนซ์ทรานซิสเตอร์กำเนิดกระแสไบแอส (gm_0) กับค่าความต้านทานที่ขาเดรนของทรานซิสเตอร์ขยายกระแส (r_{ds5}/r_{ds8}) โดยภาคเอาต์พุตของวงจรบัฟเฟอร์แรงดันได้กำหนดให้เป็นวงจรผลัด-ดึง (M9-M10) เพื่อเพิ่มความสามารถในการขับโหลดตัวเก็บประจุ (C_L) ซึ่งวงจรบัฟเฟอร์แรงดันอ้างอิงที่มีคุณสมบัติดังกล่าวแสดงดังรูปที่ 4.21

จากรูปที่ 4.21 การป้อนกลับแบบลบของวงจรขยายสัญญาณแบบสองภาคสามารถสร้างได้ด้วยการเชื่อมต่อแรงดันเอาต์พุตกับขาเกตของทรานซิสเตอร์ขยายผลต่าง M2 ซึ่งการเปลี่ยนแปลงแรงดันที่



รูปที่ 4.21 วงจรบัพเฟอร์แรงดันแบบไบแอสตัวเอง [44]

เอาท์พุทจะทำให้เกิดสัญญาณความผิดพลาด (V_e) และจะถูกขยายเป็นกระแสที่ส่งผ่านไปยังโหลดตัวเก็บประจุโดยทรานซิสเตอร์ผลึก-ติงภาคเอาท์พุท นอกจากนี้แล้วสัญญาณความผิดพลาดที่เกิดขึ้นจะถูกป้อนกลับเพื่อกำหนดขนาดการไบแอสของทรานซิสเตอร์ภาคอินพุทเช่นกัน จากคุณสมบัติการไบแอสตัวเอง จะทำให้วงจบบัพเฟอร์แรงดันมีค่าความถูกต้องในการส่งผ่านค่าแรงดันอ้างอิงที่ดี

เมื่อทำการวิเคราะห์ผลตอบสนองทางความถี่ของวงจบบัพเฟอร์แรงดันดังรูปที่ 4.21 โดยละเลยผลของตัวเก็บประจุแฝงภายในวงจรจะได้ดังสมการที่ 4.20 (ภาคผนวก ง)

$$\frac{V_{out}}{V_{in}} = \frac{1 + \frac{sC_c}{gm_0}}{1 + s \frac{C_c}{gm_0} + s^2 \frac{2C_L C_c}{gm_i gm_0 \left(k + \frac{gm_{10}}{gm_3} \right)}} \quad 4.20$$

กำหนดให้ gm_i คือค่าทรานส์คอนดักแตนซ์ของทรานซิสเตอร์อินพุท (M1, M2)

จากสมการที่ 4.20 เมื่อทำการคำนวณหาค่าความถี่ตัด (ω_0) และค่าตัวประกอบคุณภาพ (Q) ของวงจบบัพเฟอร์แรงดันอ้างอิงจะได้ดังสมการที่ 4.21 และ 4.22 ตามลำดับ

$$\omega_0 = \sqrt{\left(\frac{gm_0}{C_c} \right) \left(\frac{\left(k + \frac{gm_{10}}{gm_3} \right) gm_i}{2C_L} \right)} \quad 4.21$$

$$Q = \sqrt{\left(\frac{gm_0}{C_c} \right) / \left(\frac{\left(k + \frac{gm_{10}}{gm_3} \right) gm_i}{2C_L} \right)} \quad 4.22$$


จากสมการที่ 4.21 และ 4.22 จะพบว่าวงจรรีบเฟอร์แรงดันแบบไบแอสตัวเองที่มีภาคขยายเอาท์พุทแบบวงจรถลัก-คิง จะมีค่าความถี่ตัด (Cut-off frequency) เพิ่มขึ้น และค่าตัวประกอบคุณภาพลดลง สัมพันธ์กับค่าอัตราส่วนทรานส์คอนดักแตนซ์ของทรานซิสเตอร์ M10 กับ M3 ทำให้วงจรรีบเฟอร์แรงดันดังรูปที่ 4.20 มีผลตอบสนองทางความถี่ดีขึ้น เมื่อเปรียบเทียบกับวงจรถลักแบบ [44]

4.5 แอนะลอกสวิทช์

การประยุกต์ใช้งานวงจรแปลงสัญญาณแอนะลอกเป็นดิจิทัลแบบเวลาไม่ต่อเนื่อง ด้วยเทคนิคการสวิทช์ตัวเก็บประจุจะมีส่วนประกอบวงจรที่สำคัญ ซึ่งเป็นส่วนที่กำหนดคุณสมบัติและฟังก์ชันการทำงานของวงจรแบบเวลาไม่ต่อเนื่องคือ วงจรแอนะลอกสวิทช์ โดยทั่วไปวงจรแอนะลอกสวิทช์จะสร้างได้ด้วยทรานซิสเตอร์แบบมอสเฟต ขาเกรนและขอสของทรานซิสเตอร์จะเป็นขั้วทางผ่านสัญญาณของวงจรสวิทช์ โดยสถานะ เปิด-ปิด หรือค่าความนำของวงจรสวิทช์จะควบคุมได้ด้วยแรงดันที่ขาเกตของทรานซิสเตอร์ เมื่อวงจรสวิทช์อยู่ในสถานะปิดทรานซิสเตอร์สวิทช์จะทำงานในย่านเชิงเส้น (Linear region) ทำให้ค่าความนำของวงจรสวิทช์มีค่าเท่ากับสมการที่ 4.23

$$g_{switch} = \mu C_{ox} \frac{W}{L} (V_g - V_s - V_{th}) \quad 4.23$$


จากสมการที่ 4.23 จะสังเกตเห็นว่าค่าความนำของวงจรสวิทช์ในสถานะปิดจะแปรผันกับค่าแรงดันควบคุมที่ขาเกต และค่าแรงดันอินพุตที่ขาขอสของทรานซิสเตอร์สวิทช์ (V_s) ซึ่งโดยทั่วไปค่าแรงดันควบคุมที่ขาเกตของทรานซิสเตอร์สวิทช์ จะมีขนาดเท่ากับค่าแรงดันแหล่งจ่ายของระบบ ดังนั้นค่าความนำของวงจรแอนะลอกสวิทช์จะสามารถแสดงได้ดังรูปที่ 4.22



รูปที่ 4.22 ค่าความนำของวงจรแอนะลอกสวิทช์กับขนาดแรงดันอินพุตของสวิทช์

จากรูปที่ 4.22 จะพบว่าการออกแบบวงจรสวิทช์ตัวเก็บประจุที่มีขนาดแหล่งจ่ายแรงดันต่ำ ค่าความนำของวงจรแอนะลอกสวิทช์ จะเป็นส่วนสำคัญที่ทำให้เกิดคุณสมบัติความไม่เป็นเชิงเส้นของวงจรแบบเวลาไม่ต่อเนื่อง และทำให้ช่วงพิสัยพลวัตของวงจรมีค่าลดลง ซึ่งการลดผลของความไม่เป็นเชิงเส้นของวงจรแอนะลอกสวิทช์ สามารถทำได้ด้วยการนำทรานซิสเตอร์แบบมอสเฟตทั้งชนิดพี

กำหนดขนาดของทรานซิสเตอร์สวิทช์ M_{sw} ให้เหมาะสมซึ่งมีขั้นตอนดังรูปที่ 4.25 [47] (ภาคผนวก จ) จากรูปที่ 4.25 เป็นขั้นตอนการกำหนดขนาดทรานซิสเตอร์การสุมสัญญาณสองวงจรที่ต่ออนุกรมกับตัวเก็บประจุการสุมสัญญาณ (C_s) ในสภาวะการทำงานที่มีแหล่งจ่ายแรงดันต่ำ



รูปที่ 4.25 แผนผังลำดับขั้นตอนการกำหนดขนาดของทรานซิสเตอร์สวิทช์

โดยกำหนดให้

V_{gs} คือ ค่าแรงดันตกรวมขาเกตและซอสของทรานซิสเตอร์สวิทช์

V_{sb} คือ ค่าแรงดันตกรวมขาซอสและเบ้าที่ของทรานซิสเตอร์สวิทช์

V_{dsint} คือ ค่าแรงดันตกรวมขาเดรนและซอสช่วงเวลาเริ่มต้นของทรานซิสเตอร์สวิทช์


L คือ ขนาดของเทคโนโลยีของทรานซิสเตอร์สวิทช์

T_{av} คือ ค่าเวลาการสุมของทรานซิสเตอร์สวิทช์

ϵ คือ เปรอ์เซ็นต์ความผิดพลาดการถ่ายโอนประจุ


4.6 วงจรกำเนิดสัญญาณนาฬิกา

การทำงานของวงจรแบบเวลาไม่ต่อเนื่องจะต้องอาศัยการควบคุมด้วยสัญญาณนาฬิกา ซึ่งการออกแบบวงจรด้วยเทคนิคการสวิตช์ตัวเก็บประจุ จะสามารถกำหนดฟังก์ชันการทำงานได้ด้วยการจัดลำดับการส่งผ่านประจุระหว่างตัวเก็บประจุแต่ละภาค โดยลำดับการส่งผ่านประจุดังกล่าวจะถูกควบคุมได้ด้วยรูปแบบของสัญญาณนาฬิกา และสวิตช์ ดังนั้นเพื่อให้เกิดการส่งผ่านประจุที่สมบูรณ์ สัญญาณนาฬิกาที่ใช้ควบคุมการส่งผ่านประจุจึงต้องมีคุณสมบัติการไม่ทับซ้อน (Non-overlapping clock) ซึ่งคุณลักษณะดังกล่าวของสัญญาณนาฬิกา จะสามารถสร้างได้ด้วยวงจรมกำเนิดสัญญาณนาฬิกาอย่างง่าย ดังรูปที่ 4.26



รูปที่ 4.26 วงจรกำเนิดสัญญาณนาฬิกาแบบไม่ทับซ้อนทางเวลา

จากรูปที่ 4.26 จะพบว่าการสร้างสัญญาณนาฬิกาแบบไม่ทับซ้อน สามารถสร้างได้จากวงจรดิจิทัลเกต NOR และวงจรหน่วงเวลาดิจิทัล ซึ่งเกิดจากการต่อเรียงกันแบบคาสเคดของวงจรอินเวอร์เตอร์เป็นจำนวนคู่ และมีวงจรอินเวอร์เตอร์ทำหน้าที่เป็นภาคบัฟเฟอร์แรงดันเพื่อขับโหลดของวงจรมกำเนิดสัญญาณนาฬิกา โดยการเปลี่ยนสถานะเป็นลอจิกหนึ่งของสัญญาณนาฬิกาที่โหนดอินพุตของวงจรเกต NOR จะถูกส่งผ่านไปเป็นสัญญาณเอาต์พุต และจะถูกป้อนกลับไปเปลี่ยนสถานะของสัญญาณเอาต์พุตด้านตรงข้าม โดยช่วงเวลาการไม่ทับซ้อนของสัญญาณเอาต์พุตจะเท่ากับสองเท่าของผลรวมค่าการแพร่กระจายเวลาการหน่วงสัญญาณ (Propagation delay) ของวงจรเกต NOR และวงจรหน่วงเวลาดิจิทัล อย่างไรก็ตามวงจรมกำเนิดสัญญาณนาฬิกาแบบไม่ทับซ้อนดังแสดงในรูปที่ 4.26 ต้องการสัญญาณนาฬิกาอินพุตที่มีความแม่นยำของค่าวัฏจักรหน้าที่ (Duty cycle) เท่ากับ 50 เปอร์เซ็นต์ ซึ่งสามารถสร้างได้ด้วยวงจรมหารความถี่เท่ากับสองแบบดิจิทัลดังรูปที่ 4.27



รูปที่ 4.27 วงจรมหารความถี่แบบดิจิทัล ($\div 2$)

บทที่ 5

การจำลองการทำงานวงจรมอดูเลตสัญญาณซิกมาเดลตาแบบผ่านแถบความถี่อันดับที่ 8

การออกแบบวงจรมอดูเลตสัญญาณซิกมาเดลตาแบบผ่านแถบความถี่อันดับที่ 8 ได้มุ่งหมายไปที่การประยุกต์ใช้งานกับการแปลงสัญญาณแอนะล็อกเป็นดิจิทัลในย่านความถี่กลาง (IF) เท่ากับ 30 เมกกะเฮิร์ตซ์ และมีขนาดแบนด์วิดท์การแปลงสัญญาณเท่ากับ 835 กิโลเฮิร์ตซ์ โดยการออกแบบวงจรมอดูเลตสัญญาณซิกมาเดลตาแบบผ่านแถบความถี่อันดับที่ 8 ได้นำเทคนิคการสุ่มคู่และเทคนิคการสุ่มต่ำมาประยุกต์ใช้งาน จึงทำให้มีค่าอัตราการสุ่มสัญญาณเท่ากับ 40 เมกกะเฮิร์ตซ์ โดยการออกแบบวงจรรวมได้ใช้เทคโนโลยีแบบซีมอส 0.35 ไมโครเมตร (CMOS 0.35- μ m technology) และใช้แรงดันแหล่งจ่ายเท่ากับ 1.5 โวลต์ ซึ่งคุณสมบัติของวงจรมอดูเลตสัญญาณซิกมาเดลตาแบบผ่านแถบความถี่อันดับที่ 8 ที่ได้ทำการออกแบบ สามารถสรุปได้ดังตารางที่ 5.1

ตารางที่ 5.1 คุณสมบัติที่ได้ของวงจรมอดูเลตสัญญาณซิกมาเดลตาแบบผ่านแถบความถี่อันดับที่ 8


คุณสมบัติการออกแบบวงจรรวม	
เทคโนโลยีการออกแบบวงจรรวม	CMOS 0.35- μ m
แรงดันแหล่งจ่าย	1.5 โวลต์
อัตราการสุ่มเกิน	24
ขนาดแบนด์วิดท์การแปลงสัญญาณ	835 กิโลเฮิร์ตซ์
ค่าความถี่กลาง	30 เมกกะเฮิร์ตซ์
อัตราการสุ่มต่ำ	0.75
อัตราการสุ่มสัญญาณ	40 เมกกะเฮิร์ตซ์
อันดับวงจรมอดูเลตสัญญาณ	8
จำนวนบิตการจัดระดับสัญญาณภายใน	1

ซึ่งจากการกำหนดคุณสมบัติทางความถี่จะเห็นได้ว่า การนำวงจรมอดูเลตสัญญาณซิกมาเดลตาแบบผ่านแถบความถี่อันดับที่ 8 โครงสร้างดังกล่าวไปประยุกต์ใช้งานกับระบบการสื่อสารข้อมูลแบนด์วิดท์กว้าง (3.84 เมกกะเฮิร์ตซ์) จะสามารถทำได้ด้วยการเพิ่มค่าอัตราการสุ่มสัญญาณเท่ากับ 4.6 เท่า โดยการออกแบบวงจรรวมของวงจรมอดูเลตสัญญาณซิกมาเดลตาแบบผ่านแถบความถี่อันดับที่ 8 ให้มีค่าอัตราการสุ่มดังกล่าว อาจจะทำให้ได้ด้วยการลดขนาดเทคโนโลยีการออกแบบวงจรรวมเพื่อให้เกิดความเหมาะสมของการสิ้นเปลืองกำลังงาน และขนาดของวงจรรวม

5.1 การออกแบบวงจรมอดูเลตสัญญาณซิกมาเดลตาแบบผ่านแถบความถี่อันดับที่ 8

5.1.1 การปรับปรุงโครงสร้างของวงจรมอดูเลตสัญญาณซิกมาเดลตา

โครงสร้างของวงจรมอดูเลตสัญญาณซิกมาเดลตาแบบผ่านแถบความถี่อันดับที่ 8 แสดงดังรูปที่ 3.8 ซึ่งเป็นวงจรมอดูเลตสัญญาณแบบผ่านแถบความถี่ภาคเดียว ที่สามารถกำหนดคุณสมบัติฟังก์ชันการส่งผ่านสัญญาณแบบเซบีเช็บผกผัน โดยค่าสัมประสิทธิ์ของวงจรมอดูเลตสัญญาณซิกมาเดลตาแสดงดังตารางที่ 3.2 เมื่อทำการพิจารณาหลักการการทำงานร่วมกับโครงสร้างของวงจรเรโซเนเตอร์แบบสวิตช์ตัวเก็บประจุดังแสดงในรูปที่ 4.8 จะพบว่าการสร้างวงจรมอดูเลตสัญญาณซิกมาเดลตาแบบผ่านแถบความถี่อันดับที่ 8 ด้วยเทคนิคการสวิตช์ตัวเก็บประจุ จะพบกับปัญหาการออกแบบวงจรขยายสัญญาณสำหรับวงจรเรโซเนเตอร์ในภาคที่ 1 และภาคที่ 3 เนื่องจากการสุมสัญญาณการป้อนกลับสัญญาณเอาต์พุตคิจิตอลแบบทันทีทันใด จึงทำให้คุณสมบัติของวงจรขยาย และค่าคงตัวของวงจรแอนะล็อกสวิตช์ต้องมีความเร็วในการทำงานที่สูงขึ้น ซึ่งจะเป็นการสิ้นเปลืองกำลังงาน และเกิดผลกระทบจากความไม่เป็นอุดมคติของวงจรแอนะล็อกสวิตช์ ดังนั้นการปรับปรุงโครงสร้างของวงจรมอดูเลตสัญญาณซิกมาเดลตาแบบผ่านแถบความถี่อันดับที่ 8 ซึ่งทำได้โดยการเพิ่มส่วนการหน่วงค่าสัญญาณทั้งในส่วนของภาคการสุมสัญญาณการป้อนกลับสัญญาณเอาต์พุตคิจิตอล และภาคการสุมสัญญาณอินพุตของวงจรเรโซเนเตอร์ในภาคที่ 1 และภาคที่ 3 อย่างไรก็ตามการเพิ่มการหน่วงค่าสัญญาณให้เกิดความสมมาตร จะช่วยรักษาคุณสมบัติการส่งผ่านสัญญาณของวงจรมอดูเลตสัญญาณซิกมาเดลตาสำหรับโครงสร้างนี้ไว้ได้ โดยโครงสร้างของวงจรมอดูเลตสัญญาณซิกมาเดลตาแบบผ่านแถบความถี่อันดับที่ 8 ที่ได้ทำการปรับปรุงแสดงดังรูปที่ 5.1



รูปที่ 5.1 โครงสร้างการปรับปรุงวงจรมอดูเลตสัญญาณซิกมาเดลตาแบบผ่านแถบความถี่อันดับที่ 8

จากรูปที่ 5.1 จะพบว่าสัญญาณอินพุตของวงจรจัดระดับสัญญาณแบบ 1 บิต จะถูกสเกลด้วยค่าการสเกลเท่ากับ M_5 เนื่องจากวงจรเปรียบเทียบสัญญาณที่ใช้เป็นแบบผลต่างคู่ตัวเก็บประจุ (Capacitive differential pair comparator) จึงทำให้อัตราขยายสัญญาณต้องมีค่าน้อยกว่า 1 และเมื่อทำการ

วิเคราะห์หาสมการการส่งผ่านสัญญาณของวงจรมอดูเลตสัญญาณซิกมาเดลตาแบบผ่านแถบความถี่อันดับที่ 8 ดังแสดงในรูปที่ 5.1 จะได้ดังสมการที่ 5.1

$$Y(z) = \frac{M_5 \left[b_5 - \frac{b_4(z^2+1)+b_3}{[z^4+(2-g_2)z^2+1]} + \frac{b_2z^2(z^2+1)+b_1z^2}{[z^4+(2-g_1)z^2+1][z^4+(2-g_2)z^2+1]} \right] U(z) + E(z)}{M_5 \left[1 - \frac{a_4(z^2+1)+a_3}{[z^4+(2-g_2)z^2+1]} + \frac{a_2z^2(z^2+1)+a_1z^2}{[z^4+(2-g_1)z^2+1][z^4+(2-g_2)z^2+1]} \right]}$$

5.1

จากสมการที่ 5.1 เมื่อทำการเปรียบเทียบกับสมการที่ 3.11 จะพบว่าฟังก์ชันการส่งผ่านสัญญาณอินพุต และฟังก์ชันการส่งผ่านสัญญาณรบกวนจากการจัดระดับสัญญาณ จะสามารถกำหนดให้มีคุณสมบัติเหมือนเดิมได้ด้วยการกำหนดค่าสัมประสิทธิ์การส่งผ่านสัญญาณให้เหมาะสม (a_i , b_i) โดยที่ขนาดฟังก์ชันการส่งผ่านสัญญาณรบกวน (NTF) จะถูกคูณด้วยส่วนกลับค่าการสเกลขนาดสัญญาณอินพุตของวงจรจัดระดับสัญญาณ ($1/M_5$) ดังนั้นจากสมการโพลีโนเมียลของฟังก์ชันการส่งผ่านสัญญาณรบกวนดังสมการที่ 3.12 จะสามารถหาค่าสัมประสิทธิ์ของวงจรมอดูเลตสัญญาณซิกมาเดลตาแบบผ่านแถบความถี่อันดับที่ 8 ได้ดังตารางที่ 5.2


ตารางที่ 5.2 ค่าสัมประสิทธิ์ของวงจรมอดูเลตสัญญาณซิกมาเดลตาแบบผ่านแถบความถี่อันดับที่ 8

ภาคที่ (i)	1	2	3	4	5
a_i	-0.0100	0.0871	-0.3118	0.9241	-
b_i	-0.0100	0.0871	-0.3118	0.9241	1.0000
g_i	0.0020	0.0127	-	-	-

เมื่อนำค่าสัมประสิทธิ์ของวงจรมอดูเลตสัญญาณซิกมาเดลตาดังตารางที่ 5.2 ไปทำการจำลองการทำงานด้วยแบบจำลองความไม่เป็นอุดมคติดังที่กล่าวไปในบทที่ 3.3 จะได้ว่าขนาดการแกว่งสูงสุดของสัญญาณเอาต์พุตของวงจรเรโซเนเตอร์ในแต่ละภาคเป็นดังรูปที่ 5.2 ซึ่งจะช่วยให้สามารถคำนวณหาค่าอัตราส่วนการสเกลขนาดสัญญาณ (M_i) ของวงจรมอดูเลตสัญญาณซิกมาเดลตาแบบผ่านแถบความถี่อันดับที่ 8 ได้ดังตารางที่ 5.3


ตารางที่ 5.3 ค่าอัตราส่วนการสเกลขนาดสัญญาณในแต่ละภาค

ภาคที่ (i)	1	2	3	4	5
ขนาดการแกว่งสูงสุดของวงจรขยาย (โวลต์)	0.4000	0.2000	0.4000	0.1500	-
ขนาดการแกว่งสูงสุดสัญญาณเอาต์พุต (โวลต์)	0.0104	0.0847	0.3642	0.6695	-
ค่าอัตราส่วนการสเกล (M_i)	0.0260	0.4238	0.9106	4.4637	0.8170



รูปที่ 5.2 ขนาดการแกว่งสูงสุดของสัญญาณเอาต์พุตวงจรเรโซเนเตอร์ในแต่ละภาค

จากผลการคำนวณค่าอัตราส่วนกำลังงานสัญญาณอินพุตต่อกำลังงานสัญญาณรบกวน (SNR) ของวงจรมอดูเลตสัญญาณซิกมาเดลตาแบบผ่านแถบความถี่อันดับที่ 8 ที่ได้ทำการสเกลขนาดสัญญาณจะเป็นดังรูปที่ 5.3




รูปที่ 5.3 ผลการสเกลขนาดสัญญาณของวงจรมอดูเลตสัญญาณซิกมาเดลตาแบบผ่านแถบความถี่อันดับที่ 8


จากรูปที่ 5.3 จะพบว่าผลการสเกลขนาดสัญญาณของโครงสร้างการปรับปรุงวงจรมอดูลสัญญาณซิกมาเดลตาแบบผ่านแถบความถี่อันดับที่ 8 จะยังคงรักษาคุณสมบัติการจับคู่สัญญาณรบกวน โดยมีค่าอัตราส่วนกำลังงานสัญญาณอินพุตต่อกำลังงานสัญญาณรบกวนสูงสุดประมาณเท่ากับ 60 เดซิเบล หรือประมาณได้เท่ากับความสัมพันธ์ในการจัดระดับสัญญาณแอนะล็อกแบบ 10 บิต และวงจรมอดูลสัญญาณซิกมาเดลตาแบบผ่านแถบความถี่อันดับที่ 8 ยังคงมีค่าพิสัยพลวัตเท่าเดิม

5.1.2 การกำหนดค่าตัวเก็บประจุการสุ่มสัญญาณ


จากโครงสร้างของวงจรรีไซเคิลเตอร์แบบสวิตช์ตัวเก็บประจุแสดงในรูปที่ 4.8 จะพบว่ารูปแบบของสัญญาณนาฬิกาควบคุมการทำงานของวงจรรีไซเคิลเตอร์ทั้งสองโครงสร้าง จะแตกต่างกัน ซึ่งจะทำให้เกิดความซับซ้อนในการสร้างวงจรมอดูลสัญญาณนาฬิกา และอาจจะนำมาซึ่งความผิดพลาดในการถ่ายโอนประจุ ดังนั้นการลดจำนวนรูปแบบสัญญาณนาฬิกาของวงจรมอดูลสัญญาณซิกมาเดลตาแบบผ่านแถบความถี่อันดับที่ 8 สามารถทำได้ด้วยการกำหนดโครงสร้างกลไกการสุ่มสัญญาณ และการถ่ายโอนประจุภาคอินพุตของวงจรรีไซเคิลเตอร์แบบสวิตช์ตัวเก็บประจุในภาคที่ 2 และภาคที่ 4 ให้เป็นดังรูปที่ 5.4 ก)



ก) วงจรรีไซเคิลเตอร์ภาคที่ 2 และ ภาคที่ 4



ข) วงจรรีไซเคิลเตอร์ภาคที่ 1 และ ภาคที่ 3



ค) รูปแบบสัญญาณนาฬิกา

รูปที่ 5.4 โครงสร้างของวงจรรีไซเคิลเตอร์แบบสวิตช์ตัวเก็บประจุ และเทคนิคการสุ่มคู่

จากรูปที่ 5.4 ค) จะพบว่าลักษณะทางเวลาของสัญญาณนาฬิกาวงจรมอดูลสัญญาณซิกมาเดลตาแบบผ่านแถบความถี่อันดับที่ 8 มีรูปแบบที่ไม่ซับซ้อน และสามารถสร้างได้ง่าย

เมื่อทำการคำนวณหาฟังก์ชันการส่งผ่านสัญญาณของวงจรเรโซเนเตอร์แบบสวิทช์ตัวเก็บประจุทั้งสองรูปแบบ จะได้ดังสมการที่ 5.2 และ 5.3 ตามลำดับ

$$\frac{Y(z)}{U(z)} = \left(\frac{C_s}{C_f} \right) \frac{-1}{z^2 + 1} \quad 5.2$$

$$\frac{Y(z)}{U(z)} = \left(\frac{C_s}{C_f} \right) \frac{z^2}{z^2 + 1} \quad 5.3$$

จากฟังก์ชันการส่งผ่านสัญญาณของวงจรเรโซเนเตอร์แบบสวิทช์ตัวเก็บประจุ (สมการที่ 5.2 และ 5.3) จะพบว่าค่าสัมประสิทธิ์ของวงจรมอดูเลตสัญญาณซิกมาเดลตาแบบผ่านแถบความถี่อันดับที่ 8 จะสามารถกำหนดได้ด้วยอัตราส่วนค่าตัวเก็บประจุการสุ่มสัญญาณ กับค่าตัวเก็บประจรวมสัญญาณ ดังนั้นจากตารางค่าสัมประสิทธิ์ (ตารางที่ 5.2) และตารางค่าอัตราส่วนการสเกล (ตารางที่ 5.3) จะสามารถกำหนดค่าตัวเก็บประจุการสุ่มสัญญาณของวงจรเรโซเนเตอร์ในแต่ละภาคได้ดังตารางที่ 5.4

ตารางที่ 5.4 ค่าตัวเก็บประจุการสุ่มสัญญาณของวงจรเรโซเนเตอร์แบบสวิทช์ตัวเก็บประจุ

ภาคที่ (i)	1	2	3	4	5
ค่าตัวเก็บประจรวมสัญญาณ : C_f (ฟาร์ัด)	4.000p	3.000p	2.000p	2.000p	-
ค่าตัวเก็บประจุสุ่มสัญญาณการป้อนกลับ สัญญาณเอาต์พุตดิจิทัล ($Y(n)$) : C_{a_i} (ฟาร์ัด)	1.540p	0.616p	0.685p	0.414p	-
ค่าตัวเก็บประจุสุ่มสัญญาณอินพุต ($U(n)$) : C_{b_i} (ฟาร์ัด)	1.540p	0.616p	0.685p	0.414p	0.183p
ค่าตัวเก็บประจุสุ่มสัญญาณการป้อนกลับ ภายใน : C_{g_i} (ฟาร์ัด)	0.129p	0.124p	-	-	-
ค่าตัวเก็บประจุการส่งผ่านสัญญาณ แต่ละภาค : C_{c_i} (ฟาร์ัด)	-	0.184p	0.931p	0.408p	0.817p
ผลรวมค่าตัวเก็บประจุโหลดของวงจรขยาย : C_{load} (ฟาร์ัด)	2.010p	2.090p	1.534p	1.760p	-


จากตารางที่ 5.4 พบว่าเทคนิคการสเกลขนาดสัญญาณของวงจรมอดูเลตสัญญาณซิกมาเดลตาแบบผ่านแถบความถี่อันดับที่ 8 จะมีอัตราส่วนการกระจายค่าตัวเก็บประจุเท่ากับ 32.26 (Capacitor spreading) ซึ่งเพียงพอกับการรักษาค่าพิสัยพลวัตของวงจรมอดูเลตสัญญาณซิกมาเดลตาแบบผ่านแถบความถี่อันดับที่ 8 ดังแสดงในรูปที่ 5.3

5.1.3 เทคนิคการออกแบบวงจรด้วยแรงดันแหล่งจ่ายต่ำ

การออกแบบวงจรรวมด้วยแรงดันแหล่งจ่ายต่ำ จะพบกับปัญหาค่าพิสัยพลวัตการทำงาน ของวงจร และการพยายามเพิ่มช่วงแรงดันการทำงานของวงจรมักจะนำมาซึ่งการสิ้นเปลืองกำลัง งานที่มากเกินไป

5.1.3.1 วงจรเปลี่ยนระดับสัญญาณแบบไดนามิก


โดยทั่วไปการออกแบบวงจรรขยายสัญญาณ มักจะกำหนดค่าระดับแรงดันรวมเอาที่พุดให้อยู่ที่ค่าแรงดันกึ่งกลางของแรงดันแหล่งจ่าย เพื่อให้เกิดช่วงการแกว่งสัญญาณเอาที่พุดสูงสุด ด้วยเหตุนี้การออกแบบวงจรรวมที่แรงดันแหล่งจ่ายต่ำด้วยกลไกการทำงานของทรานซิสเตอร์สวิทช์จะก่อให้เกิดความผิดเพี้ยน และขนาดการส่งผ่านกำลังงานสัญญาณนาฬิกาต่ำมาก ดังนั้นการนำวงจรเปลี่ยนระดับแรงดันแบบไดนามิกมาประยุกต์ใช้กับการออกแบบวงจรรวมด้วยเทคนิคการสวิทช์ตัวเก็บประจุที่แรงดันแหล่งจ่ายต่ำจึงมีความเหมาะสม และสามารถลดปัญหาที่เกิดจากค่าแรงดันขีดเริ่มของทรานซิสเตอร์สวิทช์ได้ ซึ่งวงจรเปลี่ยนระดับแรงดันแบบไดนามิกที่ใช้แสดงดังรูปที่ 5.5 โดยวงจรแอนะล็อกสวิทช์ที่ใช้จะเป็นวงจรแอนะล็อกสวิทช์แบบบูตสเตรปดังรูปที่ 4.24 เพื่อลดขนาดความผิดพลาดการเปลี่ยนระดับแรงดัน อย่างไรก็ตามการประยุกต์ใช้วงจรเปลี่ยนระดับแรงดันแบบไดนามิกควรคำนึงถึงค่าอัตราส่วนตัวเก็บประจุเปลี่ยนระดับ (C_{shf}) กับค่าตัวเก็บประจุโหลดของวงจรรขยาย (C_{load}) ซึ่งจะสัมพันธ์กับค่าพิสัยพลวัตของวงจรรขยายที่ต้องการ



รูปที่ 5.5 วงจรเปลี่ยนระดับแรงดันแบบไดนามิก

5.1.3.2 การชดเชยระดับแรงดันร่วม

เนื่องจากระดับแรงดันร่วมของวงจรมอดูเลตสัญญาณซิกมาเดลตาแบบผ่านแถบความถี่อันดับที่ 8 ถูกกำหนดให้เท่ากับค่าแรงดันแหล่งจ่าย จึงทำให้การสร้างแรงดันอ้างอิงสำหรับการป้อนกลับสัญญาณเอาที่พุดดิจิทัล ซึ่งมีช่วงการแกว่งสัญญาณเท่ากับ 0.5 โวลต์ สามารถทำได้ด้วยเทคนิคการชดเชยระดับแรงดันร่วมดังแสดงในรูปที่ 5.6 หรืออาจจะกล่าวได้อีกนัยหนึ่งว่าระดับแรงดันร่วมการป้อนกลับสัญญาณเอาที่พุดดิจิทัล มีค่าต่ำกว่าระดับแรงดันร่วมของวงจรมอดูเลตสัญญาณซิกมาเดลตาแบบผ่านแถบความถี่อันดับที่ 8 อยู่เท่ากับ 0.5 โวลต์



รูปที่ 5.6 การชดเชยระดับแรงดันร่วมกับการป้อนกลับสัญญาณเอาต์พุตดิจิทัล

5.1.4 การกำหนดขนาดทรานซิสเตอร์สวิทช์

การกำหนดขนาดทรานซิสเตอร์ของวงจรแอนะล็อกสวิทช์ จะแปรผกผันกับขนาดความผิดพลาดการถ่ายโอนประจุ และการกำหนดขนาดทรานซิสเตอร์สวิทช์ที่มีขนาดใหญ่เกินไปจะทำให้ขนาดกำลังงานการส่งผ่านสัญญาณนาฬิกามีค่ามาก ดังนั้นการกำหนดขนาดทรานซิสเตอร์สวิทช์ให้มีขนาดเหมาะสม จะช่วยลดผลความไม่เป็นอุดมคติที่เกิดจากวงจรแอนะล็อกสวิทช์ได้ โดยขนาดทรานซิสเตอร์สวิทช์ของวงจรมอดูเลตสัญญาณซิกมาเดลตาแบบผ่านแถบความถี่อันดับที่ 8 ซึ่งถูกกำหนดด้วยแผนผังลำดับขั้นดังรูปที่ 4.25 แสดงดังตารางที่ 5.5

ตารางที่ 5.5 ขนาดทรานซิสเตอร์สวิทช์

ค่าตัวเก็บประจุการสุ่ม : C_s (ฟาห์รีด)	ค่าแรงดันเริ่มต้น : V_{dsint} (โวลต์)	ค่าเวลาการสุ่ม : T_{sv} Samp/Hold (นาโนวินาที)	ขนาดทรานซิสเตอร์ สวิทช์ : W (ไมโครเมตร)
$Ca_1 = 1.540p$	0.50	20 / 25	12.2 / 8.2
$Ca_2 = 0.616p$	0.50	20 / 25	4.9 / 3.3
$Ca_3 = 0.685p$	0.50	20 / 25	5.5 / 3.7
$Ca_4 = 0.414p$	0.50	20 / 25	3.4 / 2.2
$Cb_1 = 1.540p$	0.30	18 / 25	14.4 / 8.4
$Cb_2 = 0.616p$	0.30	18 / 25	5.8 / 3.4
$Cb_3 = 0.685p$	0.30	18 / 25	6.4 / 3.7
$Cb_4 = 0.414p$	0.30	18 / 25	3.9 / 2.3
$Cc_2 = 0.184p$	0.40	25 / 25	1.0 / 1.2
$Cc_3 = 0.931p$	0.20	25 / 25	3.8 / 4.6


ตารางที่ 5.5 (ต่อ) ขนาดทรานซิสเตอร์สวิตช์

ค่าตัวเก็บประจุการสุ่ม : C_s (ฟารัด)	ค่าแรงดันเริ่มต้น : V_{dsint} (โวลต์)	ค่าเวลาการสุ่ม : T_{av} Sample / Hold (นาโนวินาที)	ขนาดทรานซิสเตอร์ สวิตช์ : W (ไมโครเมตร)
$C_{c4} = 0.408p$	0.40	25 / 25	2.1 / 2.4
$C_{g1} = 0.129p$	0.20	25 / 25	0.7 / 0.7
$C_{g2} = 0.124p$	0.15	25 / 25	0.7 / 0.7
$C_{f1} = 4.000p$	0.40	25 / 25	20.4
$C_{f2} = 3.000p$	0.20	25 / 25	12.4
$C_{f3} = 2.000p$	0.40	25 / 25	10.2
$C_{f4} = 2.000p$	0.15	25 / 25	7.8

จากตารางที่ 5.5 กำหนดให้เปอร์เซ็นต์ความผิดพลาดการถ่ายโอนประจุ (ϵ) มีค่าเท่ากับ 0.1 %

5.1.5 วงจรกำเนิดสัญญาณนาฬิกา


วงจรเรซินเตอร์แบบสวิตช์ตัวเก็บประจุทั้งสองโครงสร้าง ต้องการสัญญาณนาฬิกาในการควบคุมการถ่ายโอนประจุเท่ากับ 6 รูปแบบ โดยสัญญาณนาฬิกาทั้ง 6 รูปแบบ สร้างได้จากวงจรหารความถี่ และวงจรสร้างสัญญาณนาฬิกาแบบไม่ทับซ้อนดังแสดงในรูปที่ 5.7 โดยสัญญาณนาฬิกาแบบไม่ทับซ้อน สามารถสร้างได้จากวงจรถูกกำเนิดสัญญาณนาฬิกาแบบไม่ทับซ้อนอย่างง่ายดังแสดงในรูปที่ 4.26 โดยขนาดของวงจรถูกกำเนิดสัญญาณนาฬิกาจะกำหนดด้วยช่วงเวลาดำเนิน-ลง (Rise-fall time) ของสัญญาณนาฬิกา ซึ่งในการออกแบบสัญญาณนาฬิกาจะกำหนดให้ช่วงเวลาดำเนิน-ลงมีค่าเท่ากับ 0.5 นาโนวินาที (3 โวลต์ต่อนาโนวินาที)




รูปที่ 5.7 วงจรกำเนิดสัญญาณนาฬิกา

5.2 ผลการจำลองการทำงาน

การออกแบบ และการจำลองการทำงานวงจรมอดูเลตสัญญาณซิกมาเดลตาแบบผ่านแถบความถี่อันดับที่ 8 จะใช้โปรแกรม Cadence Spectre โดยการทดสอบประสิทธิภาพการทำงานของวงจรระดับทรานซิสเตอร์ จะสร้างสัญญาณไซน์อินพุตผลต่าง (Differential signal) ด้วยวงจรกำเนิดสัญญาณผลต่างแบบอูคมคิตที่มีระดับแรงดันร่วมเท่ากับ 1.5 โวลต์ และสัญญาณเอาต์พุตดิจิตอลที่ได้จากวงจรเปรียบเทียบกับสัญญาณที่ทำงานด้วยเทคนิคการสอดแทรกทางเวลา จะถูกมัลติเพลกซ์ด้วยวงจรดิจิตอลเกตออร์ (OR gate) เพื่อให้ได้สัญญาณดิจิตอลเอาต์พุตแบบ 1 บิต และการคำนวณค่ากำลังงานสเปกตรัมของสัญญาณดิจิตอลเอาต์พุตจะใช้โปรแกรม Matlab โดยจำนวนตัวอย่างที่ได้จากการสุ่มสัญญาณเอาต์พุตดิจิตอลจะเท่ากับ 8192 ตัวอย่าง และในการคำนวณค่าอนุกรมฟูเรียร์จะใช้การจตุรพองค์ประกอบความถี่สัญญาณอินพุตด้วยหน้าต่างแบบไกเซอร์ (Kaiser windowing) ที่มีค่าคงที่หน้าต่างเท่ากับ 7 ($\beta=7$) โดยกำลังงานสเปกตรัมสัญญาณเอาต์พุตดิจิตอลแบบ 1 บิตของวงจรมอดูเลตสัญญาณซิกมาเดลตาแบบผ่านแถบความถี่อันดับที่ 8 แสดงดังรูปที่ 5.8




ก) กำลังงานสเปกตรัมตลอดช่วงความถี่ในควิซท์ (20 เมกกะเฮิร์ตซ์)



ข) กำลังงานสเปกตรัมในช่วงแบนด์วิดท์การทำงาน (835 กิโลเฮิร์ตซ์)


รูปที่ 5.8 กำลังงานสเปกตรัมสัญญาณเอาต์พุตดิจิตอล 1 บิต ของสัญญาณไซน์อินพุต ขนาด -12 เดซิเบล ความถี่ 29.95 เมกกะเฮิร์ตซ์

จากรูปที่ 5.8 แสดงให้เห็นว่าขนาดกำลังงานสัญญาณเงาจะมีค่าต่ำกว่าขนาดกำลังงานสัญญาณอินพุตเท่ากับ 60.20 เดซิเบล ซึ่งสัญญาณเงาจะเป็นองค์ประกอบความถี่ที่จำกัดค่า Spurious Free Dynamic Range : SFDR ของวงจร โดยกำลังงานของสัญญาณฮาร์โมนิกอันดับที่ 3 (HD3) ที่เกิดจากความไม่เป็นเชิงเส้นของวงจรจะมีค่าต่ำกว่าขนาดกำลังงานสัญญาณอินพุตเท่ากับ 61.80 เดซิเบล และขนาดกำลังงานสัญญาณรบกวนเฉลี่ย (Noise floor) ในช่วงแบนด์วิดท์การทำงานมีค่าประมาณเท่ากับ -85 เดซิเบล และจากรูปจะพบว่าขนาดกำลังงานสัญญาณนาฬิกาที่ส่งผ่านมากับสัญญาณเอาต์พุตดิจิตอลจะมีค่าต่ำกว่าระดับกำลังงานสัญญาณรบกวนเฉลี่ย



รูปที่ 5.9 การแจกแจงความถี่ของค่าสัญญาณอินพุตวงจรจัดระดับสัญญาณ (Histogram)

จากรูปที่ 5.9 เป็นผลการแจกแจงความถี่ของค่าสัญญาณอินพุตวงจรจัดระดับสัญญาณแบบ 1 บิต เมื่อกำหนดให้ขนาดสัญญาณอินพุตเท่ากับ -12 เดซิเบล ความถี่ 29.95 เมกกะเฮิร์ตซ์ โดยทำการสุ่มค่าสัญญาณทางเวลาเป็นจำนวนเท่ากับ 7660 ตัวอย่าง ซึ่งจากผลการแจกแจงความถี่พบว่าค่าสัญญาณอินพุตของวงจรจัดระดับสัญญาณจะมีค่าอยู่ในช่วงแรงดัน ± 250 มิลลิโวลต์ ซึ่งไม่ทำให้เกิดภาวะไหลคเกินขึ้น



รูปที่ 5.10 ผลการคำนวณค่า SNDR ของวงจรมอดูเลตสัญญาณซิกมาเดลตาแบบผ่านแถบความถี่อันดับที่ 8

จากรูปที่ 5.10 เป็นผลการคำนวณค่ากำลังงานสัญญาณอินพุตต่อกำลังงานสัญญาณรบกวน และความผิดเพี้ยนที่เกิดขึ้น (SNDR) โดยวงจรมอดูเลตสัญญาณซิกมาเดลตาแบบผ่านแถบความถี่อันดับที่ 8 ที่ได้ทำการออกแบบจะมีค่า SNDR สูงสุดเท่ากับ 62.15 เดซิเบล ซึ่งจะมีค่าจำนวนบิตการจัดระดับสัญญาณประสิทธิภาพ (ENOB) เท่ากับ 10.03 บิต และจากรูปพบว่าค่าพิสัยพลวัตของวงจรจะมีค่าประมาณเท่ากับ 70 เดซิเบล ซึ่งขนาดสัญญาณอินพุตสูงสุดที่ไม่ทำให้วงจรมอดูเลตสัญญาณซิกมาเดลตาแบบผ่านแถบความถี่อันดับที่ 8 เกิดโหลดเกินขึ้น จะมีค่าเท่ากับ -10 เดซิเบล หรือคิดเป็น 63 เพอร์เซ็นต์ของขนาดสัญญาณอ้างอิงป้อนกลับ

จากผลการจำลองการทำงานจะพบว่า วงจรมอดูเลตสัญญาณซิกมาเดลตาแบบผ่านแถบความถี่อันดับที่ 8 มีค่ากำลังงานสูญเสียเท่ากับ 12.38 มิลลิวัตต์ ซึ่งประสิทธิภาพของวงจรมอดูเลตสัญญาณซิกมาเดลตาสามารถสรุปได้ดังตารางที่ 5.6

ตารางที่ 5.6 สรุปผลการคำนวณค่าประสิทธิภาพของวงจรมอดูเลตสัญญาณซิกมาเดลตา

คุณสมบัติของวงจรมอดูเลตสัญญาณซิกมาเดลตา	
แรงดันแหล่งจ่าย	1.5 โวลต์
กำลังงานสูญเสีย	12.38 มิลลิวัตต์
ความถี่สัญญาณอินพุต (IF)	30 เมกกะเฮิร์ตซ์
ขนาดช่วงความถี่แบนด์วิดท์	835 กิโลเฮิร์ตซ์
ค่าความถี่การสุ่มประสิทธิภาพ	40 เมกกะเฮิร์ตซ์
ค่า SNDR สูงสุด	62.15 เดซิเบล
SFDR	60.20 เดซิเบล
ค่าพิสัยพลวัต (Dynamic range)	70.00 เดซิเบล
ค่าการลดทอนสัญญาณเงา (Mirror signal attenuation)	60.20 เดซิเบล
ค่าการลดทอนสัญญาณความผิดเพี้ยน (HD3 attenuation)	61.80 เดซิเบล
ค่าการลดทอนสัญญาณนาฬิกา (Clock feedthrough)	80.00 เดซิเบล
ขนาดสัญญาณอินพุตสูงสุด	63.00 เพอร์เซ็นต์

บทที่ 6

สรุปผลการวิจัย และข้อเสนอแนะ

6.1 สรุปผลการวิจัย

วิทยานิพนธ์ฉบับนี้ได้นำเสนอการออกแบบวงจรมอดูเลตสัญญาณซิกมาเดลตาแบบผ่านแถบความถี่อันดับที่ 8 ที่ทำงานได้ด้วยค่าแรงดันแหล่งจ่ายต่ำเท่ากับ 1.5 โวลต์ และมีค่ากำลังงานสูญเสียเท่ากับ 12.38 มิลลิวัตต์ โดยเทคนิคการสเกลขนาดสัญญาณจะทำให้วงจรมอดูเลตสัญญาณซิกมาเดลตามีค่ากำลังงานสัญญาณรบกวนเฉลี่ย (Noise floor) เท่ากับ -85 เดซิเบล ซึ่งใกล้เคียงกับผลการประมาณค่าด้วยแบบจำลองความไม่แน่นอน (Monte Carlo) (-90 เดซิเบล) และจากผลการจำลองการทำงานแสดงให้เห็นว่าการประยุกต์ใช้เทคนิคการสุ่มแบบสวิตช์ร่วม (Global sampling technique) จะสามารถลดทอนสัญญาณเงาได้เท่ากับ 60.20 เดซิเบล ซึ่งถือได้ว่าเพียงพอกับการประยุกต์ใช้งานและความผิดเพี้ยนที่เกิดขึ้นจากความไม่แน่นอนเชิงเส้นของค่าคงตัวเวลาการสุ่มสัญญาณอินพุต จะสามารถลดทอนได้เท่ากับ 61.80 เดซิเบล ด้วยการนำเทคนิคบูตสแตรปสวิตช์ (Bootstrapped switch) และจากผลการคำนวณค่าอัตราส่วนกำลังงานสัญญาณอินพุตต่อกำลังงานสัญญาณรบกวน และความผิดเพี้ยน (SNDR) จะเห็นได้ว่าการประยุกต์ใช้เทคนิคต่างๆ ในการออกแบบวงจรสามารถรักษาคุณสมบัติการจํารูปร่างสัญญาณรบกวน ของวงจรมอดูเลตสัญญาณซิกมาเดลตาแบบผ่านแถบความถี่อันดับที่ 8 ให้มีค่าใกล้เคียงความเป็นอุดมคติได้โดยมีค่า SNDR สูงสุดเท่ากับ 62.15 เดซิเบล และค่าพิสัยพลวัตเท่ากับ 70 เดซิเบล ซึ่งจะมีค่าความละเอียดประสิทธิผลเท่ากับ 10.03 บิต และจากการเลือกกำหนดคุณสมบัติฟังก์ชันการส่งผ่านสัญญาณรบกวน จะทำให้วงจรมอดูเลตสัญญาณซิกมาเดลตาแบบผ่านแถบความถี่อันดับที่ 8 สามารถทำงานได้อย่างมีประสิทธิภาพที่ขนาดสัญญาณอินพุตสูงสุดเท่ากับ -10 เดซิเบล หรือคิดเป็น 63 เปอร์เซ็นต์ของค่าแรงดันอ้างอิงป้อนกลับ

จากผลการจำลองการทำงานสรุปได้ว่าวงจรมอดูเลตสัญญาณซิกมาเดลตาแบบผ่านแถบความถี่อันดับที่ 8 ที่ได้จากการออกแบบจะมีขนาดแบนด์วิดท์การทำงานเท่ากับ 835 กิโลเฮิร์ตซ์ สามารถทำงานได้ดีที่ค่าแรงดันแหล่งจ่ายต่ำเท่ากับ 1.5 โวลต์ ด้วยการประยุกต์ใช้เทคนิคการออกแบบวงจรสวิตช์ตัวเก็บประจุเทคนิคต่างๆ ดังที่ได้กล่าวไป

6.2 ข้อเสนอแนะ

จากคุณสมบัติของวงจรมอดูเลตสัญญาณซิกมาเดลตาแบบผ่านแถบความถี่อันดับที่ 8 การเพิ่มขนาดแบนด์วิดท์การทำงานของวงจร (3.84-MHz) สามารถทำได้ด้วยการเพิ่มค่าอัตราการสุ่มสัญญาณของวงจร ซึ่งจะสามารถทำได้ดีขึ้นด้วยการลดขนาดเทคโนโลยีการออกแบบวงจรรวมหรือการเพิ่มขนาดแรงดันแหล่งจ่ายของวงจรให้มีค่ามากขึ้น และความต้องการกำลังงานสัญญาณ

รบกวนเฉลี่ย ค่าพิสัยพลวัตของวงจรแปลงสัญญาณแอนะล็อกเป็นดิจิทัลในย่านความถี่กลาง จะสามารถทำได้ด้วยการเพิ่มจำนวนบิตการจัดระดับสัญญาณภายใน (B) ซึ่งจะทำให้การออกแบบวงจรป้อนกลับสัญญาณดิจิทัลเป็นแอนะล็อก (DAC) ทำได้ยากมากขึ้น

เอกสารอ้างอิง

- [1] B. Razavi, **RF microelectronics**. Prentice Hall PTR, United States of America, 1998
- [2] J.C. Candy, "A use of double integration in sigma delta modulation" **IEEE Trans. Communications**, vol. 33, pp. 249-258, Mar. 1985
- [3] S.R. Norsworthy, R. schreier and G.C. Temes, **Delta sigma data converters theory, design and simulation**. IEEE PRESS, New York, 1997.
- [4] M. Kozak and I. kale, **Oversampled delta-sigma modulator analysis, applications and novel topologies**. Kluwer Academic Publishers, Dordrecht, Netherlands, 2003
- [5] K.C. H. Chao, S. Nadeem, W.L. Lee and C. G. Sodini, "A higher order topology for interpolative modulators for oversampling A/D converters" **IEEE Trans. Circuits and Systems**, vol. 37, pp. 309-318, Mar. 1990
- [6] E. F. Stikvoort, "Some remarks on the stability and performance of the noise shaper or sigma-delta modulator" **IEEE Trans. Communications**, vol. 36, pp. 1157-1162, Oct. 1988
- [7] T. Ritoniemi, T. Karema and H. Tenhunen, "Design of stable high order 1-bit sigma-delta modulators" **IEEE Int. Symp. On Circuits and Systems**, vol. 4, pp. 3267-3270, May 1990
- [8] J. V. Engelen and R. V. de Plassche, **Bandpass sigma delta modulators stability analysis performance and design aspects**. Kluwer Academic Publishers, Dordrecht, Netherlands, 1999
- [9] Teemu Salo, "**Bandpass delta-sigma modulators for radio receivers**" Ph. D. dissertation, Dept. Elect. and Comm. Eng., Helsinki Univ., Espoo, Finland, 2003
- [10] R. Schreier, "An empirical study of high-order single-bit delta-sigma modulators" **IEEE Trans. Circuits and Systems**, Vol. 40, pp. 461-466, Aug. 1993
- [11] www.math-works.com/matlabcentral/fileexchange, "Delta-Sigma toolbox"
- [12] P. Malcovati, S. Brigati, F. Francesconi, F. Maloberti, P. Cusinato and A. Baschiroto, "Behavioral modeling of switched-capacitor sigma-delta modulators" **IEEE Trans. Circuits and Systems**, Vol. 50, pp. 352-364, March 2003
- [13] N. Beilleau, H. Aboushady and M. M. Louerat, "Systematic approach for scaling coefficients of discrete-time and continuous-time sigma-delta modulators" **Proc. Mwscas** 2003
- [14] B. Razavi, **Design of analog CMOS integrated circuits**. Mc Graw Hill, New York, 2001

- [15] W. Black and D. Hodges, "Time interleaved converter arrays" **IEEE Conf. Solid-State Circuits**. Vol. XXIII, pp. 14-15, Feb. 1980
- [16] K. Nagaraj, H. S. Fetterman, J. Anidjar, S. H. Lewis and R. G. Renninger, "A 250-mW, 8-b, 52-Msamples/s parallel-pipelined A/D converter with reduced number of amplifiers" **IEEE Jour. Solid-State Circuits**, Vol. 32, pp. 312-320, March 1997
- [17] Y. C. Jenq, "Digital spectra of nonuniformly sampled signal: Fundamentals and high-speed waveform digitizers" **IEEE Trans. Instrumentation and Measurement**, Vol. 37, pp. 245-251, June 1988
- [18] N. Kurosawa, H. Kobayashi, K. Maruyama, H. Sugawara and K. Kobayashi, "Explicit analysis of channel mismatch effects in time-interleaved ADC systems" **IEEE Trans. Circuits and Systems**, Vol. 48, pp. 261-271, March 2001
- [19] K. Poulton, J. J. Corcoran and T. Hornak, "A 1-GHz 6-bit ADC system" **IEEE Jour. Solid-State Circuits**, Vol. 22, pp. 962-970, Dec. 1987
- [20] M. Waltari and K. Halonen, "Timing skew insensitive switching for double-sampled circuits" **IEEE Proc. Circuits and Systems**, Vol. 2, pp. 61-64, May 1999
- [21] M. Gustavsson and N. N. Tan, "A global passive sampling technique for high-speed switched-capacitor time-interleaved ADCs" **IEEE Trans. Circuits and Systems**, Vol. 47, pp. 821-831, Sept. 2000
- [22] D. G. Haigh and B. Singh, "A switching scheme for switched capacitor filters which reduces the effect of parasitic capacitances associated with switch control terminals" **IEEE Proc. Circuits and Systems**, pp. 586-589, May 1983
- [23] M. Waltari, "Circuit techniques for low-voltage and high-speed A/D converters" Ph. D. dissertation, Dept. Elect. and Comm. Eng., Helsinki Univ., Espoo, Finland, 2002
- [24] T. Salo, S. Lindfors and K. A. I. Halonen, "A 80 MHz bandpass $\Delta\Sigma$ modulator for 100 MHz IF receiver" **IEEE Jour. Solid-State Circuits**, Vol. 37, pp. 798-808, July 2002
- [25] L. Longo and B. R. Horng, "A 15b 30kHz bandpass sigma-delta modulator" **IEEE Int. Conf. Solid State Circuits**, pp. 226-227, 293, Feb. 1993
- [26] F. W. Singor and W. M. Snelgrove, "Switched-capacitor bandpass delta-sigma A/D modulation at 10.7 MHz" **IEEE Jour. Solid-State Circuits**, Vol. 30, pp. 184-192, Mar. 1995

- [27] S. Bazarjani and W. M. Snelgrove, "A 160-MHz fourth-order double-sampled SC bandpass sigma-delta modulator" **IEEE Trans. Circuits and Systems**, Vol. 45, pp. 547-555, May 1998
- [28] A. K. Ong and B. A. Wooley, "A two-path bandpass $\Delta\Sigma$ modulator for digital IF extraction at 20 MHz" **IEEE Jour. Solid-State Circuits**, Vol. 32, pp. 1920-1934, Dec. 1997
- [29] P. V. Ananda Mohan, V. Ramachandran and M. N. S. Swamy, **Switched capacitor filter theory, analysis and design**. Prentice Hall, London, 1995
- [30] Z. Czarnul, G. C. Temes and A. G. Yesilyurt, "Pseudo N-path switched capacitor filters with out-of-band noise peaks" **IEE Elec. Letters**, Vol. 27 pp. 1137-1139, June 1991
- [31] G. Palmisano and F. Montecchi, "Simplified pseudo N-path cells for z to $-z^N$ Transformed SC active filters" **IEEE Trans. Circuits and Systems**, Vol. 36, pp. 461-463, Mar. 1989
- [32] S. I. Liu, C. H. Kuo, R. Y. Tsai and J. Wu, "A double-sampling pseudo two-path bandpass $\Delta\Sigma$ modulator" **IEEE Jour. Solid-State Circuits**, Vol. 35, pp. 276-280, Feb. 2000
- [33] M. Keskin, U. K. Moon and G. C. Temes, "Switched-capacitor resonator structure with improved performance" **IEE Elec. Letters**, Vol. 37, pp. 212-213, Feb. 2001
- [34] S. Mehrmanesh, H. A. Aslanzadeh, M. B. Vahidfar and M. Atarodi, "A 1.5 v high-speed class AB operational amplifier for high-resolution high-speed pipelined A/D converters" **IEEE Proc. Circuits and Systems**, Vol. 1, pp. 273-276, May 2003
- [35] M. Taherzadeh-Sani, R. Lotfi, H. Zare-Hoseini and O. Shoaiei, "A high slew-rate low-voltage low-power operational amplifier using a new current injection circuit" **IEEE Int. Symp. Circuits and Systems**, Vol. 2, pp. 481-484, July 2003
- [36] M. Taherzaeh-Sani, R. Lofti and O. Shoaiei, "A novel frequency compensation technique for two-stage CMOS operational amplifiers" **IEEE Int. Conf. Circuits and Systems**, Vol. 1, pp. 256-259, Dec. 2003
- [37] H. A. Aslanzadeh, S. Mehrmanesh, M. B. Vahidfar, A. Q. Safarian and R. Lotfi, "A 1-V 1-mW high-speed class AB operational amplifier for high-speed low power pipelined A/D converters using 'slew boost' technique" **IEEE Int. Symp. Low Power Electronics and Design**, pp. 340-344, Aug. 2003

- [38] M. M. Amourah and R. L. Geiger, "Gain and bandwidth boosting techniques for high-speed operational amplifiers" **IEEE Int. Symp. Circuits and Systems**, Vol. 1, pp. 232-235, May 2001
- [39] H. Haibin and E. I. El-Masry, "A fast settling CMOS operational amplifier" **IEEE Int. Symp. Circuits and Systems**, Vol. 1, pp. 265-268, May 2003
- [40] S. Wongnamkum and A. Thanachayanont, "New class-AB operational transconductance amplifier for high-speed switched-capacitor circuits" **IEEE Int. Symp. Communications and Information Technology**, Vol. 1, pp. 531-535, Oct. 2004
- [41] David Johns and Ken Martin, **Analog integrated circuit design**. John Wiley & Sons, New York, 1997
- [42] O. Choksi and L. R. Carley, "Analysis of switched-capacitor common-mode feedback circuit" **IEEE Trans. Circuits and Systems**, Vol. 50, pp. 906-917, Dec. 2003
- [43] L. Sumanen, M. Waltari, V. Hakkarainen and K. Halonen, "CMOS dynamic comparators for pipeline A/D converters" **IEEE Int. Symp. Circuits and Systems**, Vol. 5, pp. 157-160, 2002
- [44] V. Balan, "A low-voltage regulator circuit with self-bias to improve accuracy" **IEEE Jour. Solid-State Circuits**, Vol. 38, pp. 365-368, Dec. 2003
- [45] J. Steengaard, "Bootstrapped low-voltage analog switches" **IEEE Int. Symp. Circuits and Systems**, Vol. 2, pp. 29-32, July 1999
- [46] M. Dessouky and A. Kaiser, "Very low-voltage digital-audio $\Delta\Sigma$ modulator with 88-dB dynamic range using local switch bootstrapping" **IEEE Jour. Solid-State Circuits**, Vol. 36, pp. 349-355, Mar 2001
- [47] M. Dessouky, M. M. Louerat and A. Kaiser, "Switch sizing for very low-voltage switched-capacitor circuits" **IEEE Int. Conf. Circuits and Systems**, Vol. 3, pp. 1549-1552, Sept. 2001
- [48] K. P. J. Thomas, R. S. Rana and Yong Lian, "A 1GHz CMOS fourth-order continuous-time bandpass sigma delta modulator for RF receiver front end A/D conversion" **in proc of ASP, IEEE Int. Conf.** Vol. 2, pp. 655-670, Jan. 2005
- [49] Loi Changfeng and Yong Ping Xu, "A 400-MHz fourth-order bandpass sigma-delta modulator in SiGe technology" **in proc, IEEE Int. Symp. Circuits and Systems**, Vol.1, pp. 249-252, 2004

- [50] T. Kaplan, J. Cruz-Albrecht, M. Mokhtari, D. Matthews, J. Jensen and M. F. Chang, "A 1.3-GHz IF digitizer using a 4th-order continuous-time bandpass $\Delta\Sigma$ modulator" **in proc. IEEE Int. Conf. Custom Integrated Circuits**, pp. 127-130, Sept. 2003
- [51] L. Chon-In, L. Ho-leng, A. Kuoi-Fok, M. Kuok-Hang and S. Martins, "A 10.7-MHz bandpass sigma-delta modulator using double-delay single-opamp SC resonator with double-sampling" **in proc. IEEE Int. Symp. Circuits and Systems**, Vol. 1, pp. 1061-1064, 2003
- [52] T. O. Salo, S. J. Lindfors, T. M. Hollman, J. A. M. Jarvinen and K. A. I. Halonen, "80-MHz bandpass $\Delta\Sigma$ modulators for multimode digital IF receivers" **IEEE Jour. Solid-State Circuits**, Vol. 38, pp. 464-474, March 2003
- [53] A. Norman, K. Sharaf and H. F. Ragai, "5 mW, 64 dB SNDR, 4th order bandpass $\Sigma\Delta$ modulator for 10.7 MHz digital IF" **in proc. IEEE Int. Conf. Microelectronics**, pp. 114-117, Dec. 2003
- [54] W. Sau-Mou, L. Rou-Yi, W. Wei and C. Che-Pin, "Chip design of a bandpass sigma-delta modulator" **IEEE Int. Conf. Circuits and Systems**, Vol. 3, pp. 1375-1378, Sept. 2001
- [55] J. A. Cherry, W. M. Snelgrove and G. Weinan, "On the design of a fourth-order continuous-time LC delta-sigma modulator for UHF A/D conversion" **IEEE Trans. Circuits and Systems**, Vol. 47, pp. 518-530, June 2000
- [56] L. Louis, J. Abcarius and G. W. Roberts, "An eighth-order bandpass $\Delta\Sigma$ modulator for A/D conversion in digital radio" **IEEE Jour. Solid-State Circuits**, Vol. 34, pp. 423-431, April 1999
- [57] J. A. E. P. Van Engelen, R. J. Van De Plassche, E. Stikvoort and A. G. Venes, "A sixth-order continuous-time bandpass sigma-delta modulator for digital radio IF" **IEEE Jour. Solid-State Circuits**, Vol. 34, pp. 1753-1764, Dec. 1999
- [58] S. Bazarjani, S. Younis, J. Goldblatt, D. Butterfield, G. Mcallister and S. Ciccarelli, "An 85 MHz IF bandpass sigma-delta modulator for CDMA receivers" **in proc. IEEE Int. Conf. Solid-State Circuits**, pp. 266-269, Sept. 1999
- [59] W. Gao and W. M. Snelgrove, "A 950-MHz IF second-order integrated LC bandpass delta-sigma modulator" **IEEE Jour. Solid-State Circuits**, Vol. 33, pp. 723-732, May 1998
- [60] S. Bazarjani and M. Snelgrove, "A 40 MHz IF fourth-order double-sampled SC bandpass $\Sigma\Delta$ modulator" **IEEE Int. Symp. Circuits and Systems**, Vol. 1, pp. 73-76, June 1997

- [61] A. Jayaraman, P. Asbeck, K. Nary, S. Beccue and W. Keh-Chung, "Bandpass delta-sigma modulator with 800 MHz center frequency" **IEEE Int. Symp. Gallium Arsenide Integrated Circuits**, pp. 95-98, Oct. 1997
- [62] A. Hairapetian, "An 81-MHz IF receiver in CMOS" **IEEE Jour. Solid-State Circuits**, Vol. 31, pp. 1981-1986, Dec. 1996

ภาคผนวก ก

การคำนวณหาค่าอัตราส่วนกำลังงานสัญญาณอินพุตต่อกำลังงาน สัญญาณรบกวน (SNR) ของวงจรมอดูเลตสัญญาณซิกมาเดลตา แบบผ่านแถบความถี่อันดับที่ 2

ฟังก์ชันการส่งผ่านสัญญาณรบกวนของวงจรมอดูเลตสัญญาณซิกมาเดลตาแบบผ่านแถบความถี่อันดับที่ 2 ($N(z)$) ที่มีค่าความถี่กลางเท่ากับ $f_s/4$ จะเท่ากับสมการที่ ก.1

$$N(z) = 1 + z^{-2} \quad \text{ก.1}$$

กำหนดให้ $z = e^{j(2\pi f/f_s)}$ จะได้ว่า

$$N(f) = 1 + e^{-j(4\pi f/f_s)} \quad \text{ก.2}$$

$$N(f) = 2e^{-j(2\pi f/f_s)} \left[\frac{e^{j(2\pi f/f_s)} + e^{-j(2\pi f/f_s)}}{2} \right] \quad \text{ก.3}$$

จากความสัมพันธ์ทางคณิตศาสตร์ของฟังก์ชันตรีโกณมิติกับจำนวนเชิงซ้อนดังสมการที่ ก.4

$$\cos \theta = \frac{1}{2} (e^{j\theta} + e^{-j\theta}) \quad \text{ก.4}$$

เมื่อทำการแทนค่าความสัมพันธ์ดังสมการที่ ก.4 ลงในสมการการส่งผ่านสัญญาณรบกวนจะได้

$$N(f) = 2e^{-j(2\pi f/f_s)} \cos\left(\frac{2\pi f}{f_s}\right) \quad \text{ก.5}$$

ดังนั้นจะสามารถหาค่าขนาดการส่งผ่านกำลังงานสัญญาณรบกวนได้ดังสมการที่ ก.6

$$|N(f)| = 2 \cos\left(\frac{2\pi f}{f_s}\right) \quad \text{ก.6}$$

ขนาดกำลังงานสัญญาณรบกวนที่เอาท์พุทของวงจรมอดูเลตสัญญาณซิกมาเดลตาแบบผ่านแถบความถี่อันดับที่ 2 (σ_n^2) จะเท่ากับ สมการที่ ก.7

$$\sigma_n^2 = \int_{f_1}^{f_2} S_q^2 |N(f)|^2 df \quad \text{ก.7}$$

กำหนดให้ S_q^2 คือ ขนาดการกระจายกำลังงานสัญญาณรบกวนในระนาบความถี่

$$\sigma_n^2 = \int_{f_1}^{f_2} \frac{4\sigma_q^2}{f_s} \cos^2\left(\frac{2\pi f}{f_s}\right) df \quad \text{ก.8}$$

เมื่อกำหนดให้ σ_q^2 คือขนาดกำลังงานสัญญาณรบกวนที่เกิดจากการจัดระดับสัญญาณ ดังนั้นจากความสัมพันธ์ของฟังก์ชันตรีโกณมิติ $\cos^2(\theta) = \frac{1}{2}[1 + \cos(2\theta)]$ จะได้ว่า

$$\sigma_n^2 = \frac{2\sigma_q^2}{\pi} \left[\frac{1}{4} \sin\left(\frac{4\pi f}{f_s}\right) + \frac{\pi f}{f_s} \right]_{f_1}^{f_2} \quad \text{ก.9}$$

$$\sigma_n^2 = \frac{2\sigma_q^2}{\pi} \left[\frac{1}{4} \sin\left(\frac{4\pi f_2}{f_s}\right) - \frac{1}{4} \sin\left(\frac{4\pi f_1}{f_s}\right) + \frac{\pi}{f_s} (f_2 - f_1) \right] \quad \text{ก.10}$$

จากความสัมพันธ์ของฟังก์ชันตรีโกณมิติ $\sin a - \sin b = 2 \cos\left(\frac{a+b}{2}\right) \sin\left(\frac{a-b}{2}\right)$ จะได้ว่า

$$\sigma_n^2 = \frac{2\sigma_q^2}{\pi} \left[\frac{1}{2} \cos\left(\frac{2\pi(f_2 + f_1)}{f_s}\right) \sin\left(\frac{2\pi(f_2 - f_1)}{f_s}\right) + \frac{\pi}{f_s} (f_2 - f_1) \right] \quad \text{ก.11}$$

เนื่องจากค่าความถี่กลาง (f_0) ของฟังก์ชันการส่งผ่านสัญญาณรบกวนอยู่ที่ตำแหน่ง $\pi/2$ จึงทำให้ผลรวมของค่าความถี่ขอบของฟังก์ชันการส่งผ่านสัญญาณรบกวนมีค่าเท่ากับ $f_s/2$ ดังนั้นจะได้ว่า

$$\sigma_n^2 = \frac{2\sigma_q^2}{\pi} \left[\frac{\pi}{f_s} (f_2 - f_1) - \frac{1}{2} \sin\left(\frac{2\pi(f_2 - f_1)}{f_s}\right) \right] \quad \text{ก.12}$$

เมื่อกำหนดให้ค่าสัดส่วนอัตราส่วนการสุ่มเกินของวงจรมอดูเลตสัญญาณซิกมาเดลตาแบบผ่านแถบความถี่อันดับที่ 2 มีค่ามาก จะทำให้สามารถประมาณค่าฟังก์ชันไซน์ได้ด้วยอนุกรมเทย์เลอร์อันดับที่ 3 คือ $\sin x = x - \frac{1}{6}x^3$ ดังนั้นจากสมการที่ ก.12 จะได้ว่า

$$\sigma_n^2 = \frac{2\sigma_q^2}{\pi} \left[\frac{\pi}{f_s} (f_2 - f_1) - \frac{1}{2} \left(\frac{2\pi(f_2 - f_1)}{f_s} \right) + \frac{1}{12} \left(\frac{2\pi(f_2 - f_1)}{f_s} \right)^3 \right] \quad \text{ก.13}$$

$$\sigma_n^2 = \frac{\sigma_q^2 \pi^2}{6} \frac{1}{OSR^3} \quad \text{ก.14}$$

เมื่อทำการหาค่าอัตราส่วนกำลังงานสัญญาณอินพุต (σ_s^2) ต่อกำลังงานสัญญาณรบกวน (σ_n^2) จะได้เท่ากับสมการที่ ก.16


$$SNR = 10 \log \left(\frac{\sigma_s^2}{\sigma_n^2} \right) \quad \text{ก.15}$$

$$SNR = 10 \log \left(\frac{\sigma_s^2}{\sigma_q^2} \right) - 10 \log \left(\frac{\pi^2}{6} \right) + 30 \log(OSR) \text{ dB} \quad \text{ก.16}$$

ภาคผนวก ข

การคำนวณหาค่าแรงดันผิดพลาดจากการสุ่มสัญญาณคลื่นไซน์

กำหนดให้แบบจำลองการสุ่มสัญญาณคลื่นไซน์ด้วยตัวเก็บประจุ C เป็นดังรูปที่ ข.1



รูปที่ ข.1 แบบจำลองการสุ่มสัญญาณคลื่นไซน์

จากแบบจำลองจะเห็นว่าค่าสัญญาณการสุ่มจะอยู่ในรูปสมการเชิงผลต่างอันดับที่ 1 (First-order differential equation) ซึ่งจะสามารถเขียนความสัมพันธ์ค่าแรงดันการสุ่มกับตัวแปรเวลาได้ดังสมการที่ ข.1

$$\frac{dV_o(t)}{dt} + \frac{V_o(t)}{R_{on}C} = \frac{A}{R_{on}C} \sin(\omega t + \theta) \quad \text{ข.1}$$

จากสมการที่ ข.1 จะสามารถเขียนผลเฉลยธรรมชาติ (Natural response : $V_{o,n}$) และผลเฉลยบังคับ (Force response : $V_{o,f}$) ได้ดังสมการที่ ข.2 และ ข.3 ตามลำดับ

$$V_{o,n}(t) = Ke^{\left(\frac{-t}{R_{on}C}\right)} \quad \text{ข.2}$$

$$V_{o,f}(t) = M \sin(\omega t) + N \cos(\omega t) \quad \text{ข.3}$$

กำหนดให้ K, M และ N เป็นค่าคงที่ของผลเฉลย ดังนั้นจากสมการที่ ข.2 และ ข.3 จะสามารถเขียนผลเฉลยทั่วไป (General solutions : $V_{o,g}$) ของการสุ่มสัญญาณคลื่นไซน์ได้ดังสมการที่ ข.4

$$V_{o,g}(t) = Ke^{\left(\frac{-t}{R_{on}C}\right)} + M \sin(\omega t) + N \cos(\omega t) \quad \text{ข.4}$$

เมื่อนำค่าผลเฉลยบังคับ ($V_{o,f}(t)$) แทนลงในสมการที่ ข.1 จะได้ว่า

$$\omega M \cos(\omega t) - \omega N \sin(\omega t) + \frac{M}{R_{on}C} \sin(\omega t) + \frac{N}{R_{on}C} \cos(\omega t) = \frac{A}{R_{on}C} \sin(\omega t + \theta) \quad \text{ข.5}$$

จากความสัมพันธ์ของฟังก์ชันตรีโกณมิติ $\sin(a+b) = \sin(a)\cos(b) + \cos(a)\sin(b)$ จะได้ว่า

$$\left(\frac{M}{R_{on}C} - \omega N\right)\sin(\omega t) + \left(\frac{N}{R_{on}C} + \omega M\right)\cos(\omega t) =$$

$$\left(\frac{A}{R_{on}C}\cos(\theta)\right)\sin(\omega t) + \left(\frac{A}{R_{on}C}\sin(\theta)\right)\cos(\omega t) \quad \text{ข.6}$$

จากความสัมพันธ์ในสมการที่ ข. 6 เมื่อทำการเทียบสัมประสิทธิ์จะหาความสัมพันธ์ของค่าคงที่ M และ N ได้ดังสมการที่ ข.9 และ ข.10

$$\frac{M}{R_{on}C} - \omega N = \frac{A}{R_{on}C}\cos(\theta) \quad \text{ข.7}$$

$$\frac{N}{R_{on}C} + \omega M = \frac{A}{R_{on}C}\sin(\theta) \quad \text{ข.8}$$

$$M = \frac{\omega AR_{on}C}{1+(\omega R_{on}C)^2}\sin(\theta) + \frac{A}{1+(\omega R_{on}C)^2}\cos(\theta) \quad \text{ข.9}$$

$$N = \frac{A}{1+(\omega R_{on}C)^2}\sin(\theta) - \frac{\omega AR_{on}C}{1+(\omega R_{on}C)^2}\cos(\theta) \quad \text{ข.10}$$

เมื่อกำหนดให้ค่าแรงดันการสุมเริ่มต้นมีค่าเท่ากับศูนย์ ($V_{o,t=0} = 0$) ดังนั้นจากสมการที่ ข.4 , ข.9 และ ข.10 จะได้ว่า

$$K = \frac{\omega AR_{on}C}{1+(\omega R_{on}C)^2}\cos(\theta) - \frac{A}{1+(\omega R_{on}C)^2}\sin(\theta) \quad \text{ข.11}$$


ดังนั้นจะได้ว่า ค่าแรงดันที่ได้จากการสุมสัญญาณคลื่นไซน์จะเท่ากับ

$$V_o(t) = \left[\frac{\omega AR_{on}C}{1+(\omega R_{on}C)^2}\sin(\theta) + \frac{A}{1+(\omega R_{on}C)^2}\cos(\theta) \right]\sin(\omega t)$$

$$+ \left[\frac{A}{1+(\omega R_{on}C)^2}\sin(\theta) - \frac{\omega AR_{on}C}{1+(\omega R_{on}C)^2}\cos(\theta) \right]\cos(\omega t)$$

$$+ \left[\frac{\omega A R_{on} C}{1 + (\omega R_{on} C)^2} \cos(\theta) - \frac{A}{1 + (\omega R_{on} C)^2} \sin(\theta) \right] e^{\left(\frac{-t}{R_{on} C}\right)} \quad \text{ข.12}$$

เมื่อกำหนดให้ $\beta = \tan^{-1}(\omega R_{on} C)$



รูปที่ ข.2 ความสัมพันธ์ทางคณิตศาสตร์


จากความสัมพันธ์ทางคณิตศาสตร์ที่กำหนดดังรูปที่ ข.2 จะสามารถเขียนค่าแรงดันการสุมสัญญาณคลื่นไซน์กับตัวแปรเวลาได้ดังสมการที่ ข.13

$$V_o(t) = \frac{A}{\sqrt{1 + (\omega R_{on} C)^2}} \left[\sin(\omega t + \theta - \beta) - \sin(\theta - \beta) e^{\left(\frac{-t}{R_{on} C}\right)} \right] \quad \text{ข.13}$$

ภาคผนวก ค

การคำนวณหาค่าความนำเอาที่พุดของวงจรรขยายสัญญาณ

เมื่อทำการป้อนแหล่งจ่ายทดสอบ (V_{in}) ให้กับโหนดเอาที่พุดของวงจรรขยาย และเขียนแบบจำลองสัญญาณขนาดเล็ก (Small signal modeling) ซึ่งพิจารณาในย่านความถี่ต่ำ จะแสดงได้ดังรูปที่ ค.1



รูปที่ ค.1 แบบจำลองสัญญาณขนาดเล็กของการคำนวณหาค่าความนำเอาที่พุดในย่านความถี่ต่ำ

เมื่อกำหนดให้ g_{ob} คือค่าความนำเอาที่พุดของแหล่งจ่ายกระแสคงที่ $I_{b,3}$ และจากแบบจำลองสัญญาณขนาดเล็กดังรูปที่ ค.1 จะสามารถเขียนความสัมพันธ์ของค่าแรงดันที่โหนดต่างๆ ได้คือ โหนด V_1

$$(g_{ob} + g_{ds_8})v_1 - (g_{ds_8} + g_{m_8})v_2 + g_{m_8}v_3 = 0 \quad \text{ค.1}$$

โหนด V_2

$$(g_{m_7} - g_{ds_8})v_1 + (g_{ds_6} + g_{ds_7} + g_{ds_8} + g_{m_6} + g_{m_8})v_2 - g_{m_8}v_3 = g_{ds_6}v_{in} \quad \text{ค.2}$$

โหนด V_3

$$(g_{ds_1} + g_{ds_4} + g_{ds_5} + g_{m_5})v_3 = g_{ds_5}v_{in} \quad \text{ค.3}$$

โหนด V_{in}

$$-(g_{ds_6} + g_{m_6})v_2 - (g_{ds_5} + g_{m_5}) + (g_{ds_5} + g_{ds_6})v_{in} = i_{in} \quad \text{ค.4}$$

จากสมการที่ ค.3 จะสามารถหาค่า V_3 ได้เท่ากับ

$$v_3 = \frac{gds_5}{gds_1 + gds_4 + gds_5 + gm_5} v_{in} \quad \text{ค.5}$$

แทนค่าแรงดัน V_3 ลงในสมการที่ ค.1 และ ค.2 จะได้

$$(go_b + gds_8)v_1 - (gds_8 + gm_8)v_2 = \frac{-gds_5 gm_8}{gds_1 + gds_4 + gds_5 + gm_5} v_{in} \quad \text{ค.6}$$

$$(gm_7 - gds_8)v_1 + (gds_6 + gds_7 + gds_8 + gm_6 + gm_8)v_2 =$$

$$\left(gds_6 + \frac{gds_5 gm_8}{gds_1 + gds_4 + gds_5 + gm_5} \right) v_{in} \quad \text{ค.7}$$

จากสมการที่ ค.6 และ ค.7 จะสามารถหาค่าแรงดัน V_2 ได้เท่ากับ

$$v_2 = \left[\frac{(go_b + gds_8) \left(gds_6 + \frac{gds_5 gm_8}{gds_1 + gds_4 + gds_5 + gm_5} \right) + \left(\frac{gds_5 gm_8 (gm_7 - gds_8)}{gds_1 + gds_4 + gds_5 + gm_5} \right)}{(go_b + gds_8)(gds_6 + gds_7 + gds_8 + gm_6 + gm_8) + (gds_8 + gm_8)(gm_7 - gds_8)} \right] v_{in} \quad \text{ค.8}$$

และจากสมการที่ ค.4 , ค.5 และ ค.8 จะสามารถหาค่าความนำเอาที่พุดของวงจรถยายสัญญาณ (g_{out}) ได้ดังสมการที่ ค.9

$$g_{out} = (gds_5 + gds_6) - \frac{gds_5 (gds_5 + gm_5)}{gds_1 + gds_4 + gds_5 + gm_5} - \left(\frac{A_1 + A_2}{A_3} \right) \quad \text{ค.9}$$

เมื่อกำหนดให้

$$A_1 = (go_b + gds_8)(gds_6 + gm_6) \left(gds_6 + \frac{gds_5 gm_8}{gds_1 + gds_4 + gds_5 + gm_5} \right) \quad \text{ค.10}$$

$$A_2 = \frac{gds_5 gm_8 (gm_7 - gds_8)(gds_6 + gm_6)}{gds_1 + gds_4 + gds_5 + gm_5} \quad \text{ค.11}$$


$$A_3 = (g_{o_b} + g_{ds_8})(g_{ds_6} + g_{ds_7} + g_{ds_8} + g_{m_6} + g_{m_8}) + (g_{ds_8} + g_{m_8})(g_{m_7} - g_{ds_8}) \quad \text{ค.12}$$

จากความสัมพันธ์ค่าความนำเอาที่พุดของวงจรรขยายคั้งสมการที่ ค.9 - ค.12 เมื่อกำหนดให้ทรานซิสเตอร์ทุกตัวทำงานในย่านอิมิตัว จะสามารถประมาณค่าความนำเอาที่พุดของวงจรรขยายได้คั้งสมการที่ ค.13

$$g_{out} \approx g_{ds_5} + g_{ds_6} - \frac{g_{ds_5}g_{m_5}}{g_{ds_1} + g_{ds_4} + g_{m_5}} - \left(\frac{g_{ds_6}g_{ds_8}g_{m_6} + \frac{g_{ds_5}g_{m_6}g_{m_7}g_{m_8}}{g_{ds_1} + g_{ds_4} + g_{m_5}}}{g_{ds_8}g_{m_6} + g_{m_7}g_{m_8}} \right) \quad \text{ค.13}$$

ภาคผนวก ง

การคำนวณหาฟังก์ชันการส่งผ่านสัญญาณของ
วงจรมัลติโพลีแรงดัน



รูปที่ ง.1 วงจรมัลติโพลีแรงดัน

จากรูปที่ ง.1 จะสามารถเขียนความสัมพันธ์ของกระแส และแรงดันได้คือ

$$i_1 = \frac{1}{2} [i_0 + gm_i (v_{ref} - v_{out})] \quad \text{ง.1}$$

$$i_2 = \frac{1}{2} [i_0 - gm_i (v_{ref} - v_{out})] \quad \text{ง.2}$$

เมื่อกำหนดให้ $gm_1 = gm_2 = gm_i$

$$i_3 = gm_3 v_1 \quad \text{ง.3}$$

$$i_0 = gm_0 v_4 = -gm_0 \left(\frac{i_2 + i_3}{sC_c} \right) \quad \text{ง.4}$$

$$v_1 = \frac{i_p}{sC_p} = \frac{-(i_1 + i_3)}{sC_p} \quad \text{ง.5}$$

$$v_{out} = \frac{i_L}{sC_L} = \frac{-(i_9 + i_{10})}{sC_L} \quad \text{ง.6}$$

$$i_{10} = gm_{10}v_1 \quad \text{ง.7}$$

จากสมการที่ ง.3 และ ง.5 จะสามารถเขียนความสัมพันธ์ของค่ากระแส i_1 และ i_3 ได้ดังสมการที่ ง.8

$$i_1 = -\left(\frac{gm_3 + sC_p}{gm_3}\right)i_3 \quad \text{ง.8}$$

เมื่อแทนค่าความสัมพันธ์ดังสมการที่ ง.8 ลงในสมการที่ ง.1 จะได้ว่า

$$(gm_3 + sC_p)i_3 + \frac{gm_3}{2}i_0 = \frac{-gm_i gm_3}{2}(v_{ref} - v_{out}) \quad \text{ง.9}$$

และจากสมการที่ ง.2 และ ง.4 จะได้ว่า

$$gm_0 i_3 + \left(\frac{gm_0}{2} + sC_c\right)i_0 = \frac{gm_i gm_0}{2}(v_{ref} - v_{out}) \quad \text{ง.10}$$

จากสมการที่ ง.9 และ ง.10 จะสามารถหาความสัมพันธ์ค่ากระแส i_3 ได้ดังสมการที่ ง.11

$$i_3 = \left[\frac{\frac{gm_i gm_0 gm_3}{4} + \frac{gm_i gm_3}{2} \left(\frac{gm_0}{2} + sC_c\right)}{\frac{gm_0 gm_3}{2} - \left(\frac{gm_0}{2} + sC_c\right)(gm_3 + sC_p)} \right] (v_{ref} - v_{out}) \quad \text{ง.11}$$

จากความสัมพันธ์ดังสมการที่ ง.3 , ง.6 และ ง.7 จะได้ว่า

$$v_{out} = \frac{-1}{sC_L} \left(k + \frac{gm_{10}}{gm_3} \right) i_3 \quad \text{ง.12}$$

ดังนั้นจากสมการที่ ง.11 และ ง.12 จะสามารถคำนวณหาค่าสมการการส่งผ่านสัญญาณของวงจรมัลติโพลีแรงดันได้ดังสมการที่ ง.13

$$\frac{v_{out}}{v_{ref}} = \frac{\left(k + \frac{gm_{10}}{gm_3} \right) \frac{A_1}{A_2}}{\left(k + \frac{gm_{10}}{gm_3} \right) \frac{A_1}{A_2} - sC_L} \quad \text{ง.13}$$

กำหนดให้

$$A_1 = \frac{gm_i gm_3}{2} (gm_0 + sC_c) \quad \text{ง.14}$$

$$A_2 = -s \left(gm_3 C_c + \frac{gm_0 C_p}{2} \right) - s^2 C_c C_L \quad \text{ง.15}$$

เมื่อกำหนดให้ค่าตัวเก็บประจุแฝง C_p ภายในวงจรมีค่าน้อยมาก ($C_p \rightarrow \infty$) จะได้ว่า

$$\frac{V_{out}}{V_{ref}} = \frac{1 + \frac{sC_c}{gm_0}}{1 + s \left(\frac{C_c}{gm_0} \right) + s^2 \left(\frac{2C_c C_L}{gm_i gm_0 \left(k + \frac{gm_{10}}{gm_3} \right)} \right)} \quad \text{ง.16}$$

จากสมการที่ ง.16 จะพบว่าสมการการส่งผ่านสัญญาณของวงจบบัฟเฟอร์แรงดัน จะอยู่ในรูปของฟังก์ชันวงจรรองผ่านความถี่ลำดับที่ 2 ซึ่งจะมีรูปทั่วไปดังสมการที่ ง.17

$$H(s) = \frac{1}{1 + \frac{s}{\omega_0 Q} + \frac{s^2}{\omega_0^2}} \quad \text{ง.17}$$


จากสมการที่ ง.16 และ ง.17 จะสามารถหาค่าความถี่ตัด (ω_0) และค่าตัวประกอบคุณภาพ (Q) ของวงจบบัฟเฟอร์แรงดัน ได้ดังสมการที่ ง.18 และ ง.19 ตามลำดับ

$$\omega_0 = \sqrt{\frac{gm_i gm_0 \left(k + \frac{gm_{10}}{gm_3} \right)}{2C_c C_L}} \quad \text{ง.18}$$

$$Q = \sqrt{\left(\frac{gm_0}{C_c} \right) / \left(\frac{gm_i \left(k + \frac{gm_{10}}{gm_3} \right)}{2C_L} \right)} \quad \text{ง.19}$$


ภาคผนวก จ

การคำนวณหาขนาดทรานซิสเตอร์สวิตช์สำหรับภาคการสุ่ม สัญญาณอินพุตคงที่



รูปที่ จ.1 รูปแบบทั่วไปของภาคการสุ่มสัญญาณอินพุต

การคำนวณหาขนาดของทรานซิสเตอร์สวิตช์ SW1-SW4 จะอ้างอิงด้วยวงจรสมมูลอันดับที่ 1 ของวงจรตัวเก็บประจุ (C) กับตัวต้านทาน (R) (First-order RC circuits) ซึ่งมีสัญญาณอินพุตเป็นสัญญาณคงที่ (V_{dsint}) ดังแสดงในรูปที่ จ.2



รูปที่ จ.2 วงจรสมมูลการสุ่มสัญญาณอินพุตคงที่

จากรูปที่ จ.2 เมื่อทำการคำนวณหาค่าแรงดันการสุ่ม ($V_o(t)$)

$$C \frac{dV_o(t)}{dt} + \frac{V_o(t) - V_{dsint}}{R} = 0 \quad \text{จ.1}$$

กำหนดให้ $V_o(t=0) = 0$

$$V_o(t) = V_{dsint} \left(1 - e^{\left(\frac{-t}{RC}\right)} \right) \quad \text{จ.2}$$

กำหนดให้ $V_o(t = t_{av})$ คือค่าแรงดันที่ได้จากการสุ่มสัญญาณอินพุตคงที่ เมื่อทำการคำนวณหาค่าแรงดันผิดพลาดจากการสุ่มสัญญาณจะได้เท่ากับสมการที่ จ.4

$$V_{err} = V_o(t \rightarrow \infty) - V_o(t = t_{av}) \quad \text{จ.3}$$

$$V_{err} = V_{d\text{ sint}} e^{\left(\frac{-t_{av}}{RC}\right)} \quad \text{จ.4}$$

จากสมการค่าแรงดันผิดพลาดจากการสุ่มสัญญาณอินพุตคงที่ จะสามารถคำนวณหาค่าเปอร์เซ็นต์ความผิดพลาดการสุ่มสัญญาณ (ε) เมื่อคาบเวลาการสุ่มสัญญาณมีค่าเท่ากับ t_s ได้คือ

$$t_s = RC \ln\left(\frac{1}{\varepsilon}\right) \quad \text{จ.5}$$

$$\text{กำหนดให้ } \varepsilon = \frac{V_{err}}{V_{d\text{ sint}}}$$

ดังนั้นจากสมการที่ จ.5 จะสามารถหาคาบเวลาการสุ่มสัญญาณ (T_s) ที่ต้องการความผิดพลาดจากการสุ่มสัญญาณอินพุตคงที่ไม่เกิน ε เปอร์เซ็นต์

สำหรับการประยุกต์ใช้งานการสุ่มสัญญาณกับแรงดันแหล่งจ่ายต่ำ ที่มีค่าการแกว่งสัญญาณอินพุตมาก จะทำให้ทรานซิสเตอร์สวิทซ์ทำงานในย่านอิมิตัวในช่วงเริ่มต้น ซึ่งจะทำให้ค่าแรงดันการสุ่มสัญญาณ ($V_o(t)$) เพิ่มขึ้นด้วยอัตราที่คงที่ (SR) ดังสมการที่ จ.6

$$SR = I_{dsat} / C \quad \text{จ.6}$$

ดังนั้นเมื่อเวลา $t = t_{slew}$ จะทำให้มีค่าแรงดันการสุ่มสัญญาณเท่ากับ V_C และทรานซิสเตอร์สวิทซ์จะเปลี่ยนไปทำงานในย่านเชิงเส้น ซึ่งค่าเวลา t_{slew} จะเท่ากับสมการที่ จ.7

$$t_{slew} = (V_{d\text{ sint}} - V_{eff}) / SR \quad \text{จ.7}$$

โดยความสัมพันธ์ของค่ากระแส และแรงดันของวงจรมสุ่มสัญญาณอินพุตคงที่เมื่อทรานซิสเตอร์สวิทซ์ทำงานย่านเชิงเส้นจะเขียนได้ดังสมการที่ จ.8

$$V_{d\text{ sint}} = \frac{I_{d_{in}}}{g_{ds_1}} + \frac{I_{d_{in}}}{g_{ds_2}} + V_C \quad \text{จ.8}$$

เมื่อกำหนดให้ $I_{d_{in}}$ คือกระแสของทรานซิสเตอร์ที่ทำงานในย่านเชิงเส้น และ V_C คือค่าแรงดันการสุ่มเริ่มต้นสำหรับการทำงานย่านเชิงเส้นของทรานซิสเตอร์สวิทซ์

จากสมการที่ จ.8 เมื่อแทนค่าความสัมพันธ์ของค่าความนำของทรานซิสเตอร์ กับค่าอัตราส่วนขนาดของทรานซิสเตอร์ จะได้ดังสมการที่ จ.9

$$I_{d_{lin}} = \frac{V_{dsint} - V_C}{\frac{1}{K_1(W/L)V_{eff1}} + \frac{1}{K_2(W/L)V_{eff2}}} \quad \text{จ.9}$$

จากสมการที่ จ.9 เมื่อทำการหาค่าแรงดันตกคร่อมทรานซิสเตอร์สวิทช์ทั้งสอง จะได้สมการที่ จ.10 และสมการที่ จ.11 ตามลำดับ

$$V_{ds1} = \frac{V_{dsint} - V_C}{1 + \left(\frac{K_1 V_{eff1}}{K_2 V_{eff2}} \right)} \quad \text{จ.10}$$

$$V_{ds2} = \frac{V_{dsint} - V_C}{1 + \left(\frac{K_2 V_{eff2}}{K_1 V_{eff1}} \right)} \quad \text{จ.11}$$

ดังนั้นจากความสัมพันธ์ค่าความนำทรานซิสเตอร์สวิทช์ กับค่าแรงดันตกคร่อมทรานซิสเตอร์สวิทช์ ดังสมการที่ จ.12 และวงจรสมมูลดังรูปที่ จ.2 จะสามารถหาค่าเวลาคงตัว (τ) ของการสุมสัญญาณ ได้ดังสมการที่ จ.13

$$g_{ds}(V_{ds}) = K(W/L)(V_{eff} - V_{ds}) \quad \text{จ.12}$$

$$\tau = C \left(\frac{1}{g_{ds1}} + \frac{1}{g_{ds2}} \right) \quad \text{จ.13}$$

จากสมการที่ จ.13 จะสามารถหาความสัมพันธ์ค่าขนาดของทรานซิสเตอร์สวิทช์ (W) สำหรับการสุมสัญญาณอินพุตคงที่ ซึ่งต้องการความผิดพลาดจากการสุมสัญญาณไม่เกิน ε กับคาบเวลาการสุมสัญญาณ (t_{lin}) ได้ดังสมการที่ จ.14

$$t_{lin} = \tau \ln \left(\frac{1}{\varepsilon} \right) \quad \text{จ.14}$$

ภาคผนวก ฉ


การเปรียบเทียบคุณสมบัติวงจรมอดูเลตสัญญาณซิกมาเดลตาแบบผ่านแถบความถี่

เนื่องจากการออกแบบวงจรแปลงสัญญาณแอนะล็อกเป็นดิจิทัล สามารถสร้างได้ด้วยโครงสร้างของวงจรที่แตกต่างกัน ดังเช่นในวิทยานิพนธ์ฉบับนี้ได้ทำการออกแบบวงจรแปลงสัญญาณแอนะล็อกเป็นดิจิทัล ที่ทำงานร่วมกับวงจรกรองสัญญาณ และวงรอบการป้อนกลับแบบลบ ซึ่งจะเรียกว่าวงจรมอดูเลตสัญญาณซิกมาเดลตาแบบผ่านแถบความถี่ นอกจากนี้แล้วการออกแบบวงจรแปลงสัญญาณ โครงสร้างชนิดเดียวกันก็มักจะมีคุณสมบัติที่ต่างกัน จึงทำให้เกิดความต้องการในการเปรียบเทียบถึงประสิทธิภาพของวงจรแปลงสัญญาณแอนะล็อกเป็นดิจิทัล เพื่อให้เกิดการปรับปรุง หรือนำไปสู่ข้อดีและข้อด้อยของการออกแบบวงจรรวม อย่างไรก็ตามการเปรียบเทียบถึงประสิทธิภาพของวงจรแปลงสัญญาณแอนะล็อกเป็นดิจิทัลด้วยตัวแปรใดๆ อาจจะไม่ใช่ว่าสิ่งที่ดีที่สุด เนื่องจากในการประยุกต์ใช้งานวงจรแปลงสัญญาณแอนะล็อกเป็นดิจิทัลในด้านต่างๆ จะต้องการคุณสมบัติที่แตกต่างกัน เช่นการออกแบบวงจรแปลงสัญญาณแอนะล็อกเป็นดิจิทัลสำหรับการประมวลผลสัญญาณย่านความถี่กลาง อาจจะต้องคำนึงถึงค่าความถี่กลางที่ใช้งาน และค่าความถี่การสุ่มสัญญาณของวงจรเป็นสำคัญ แต่โดยทั่วไปแล้วการเปรียบเทียบวงจรแปลงสัญญาณแอนะล็อกเป็นดิจิทัล มักจะคำนึงถึงค่ากำลังงานสูญเสีย (Power) ค่าจำนวนบิตประสิทธิภาพ (Effective number of bit : ENOB) และขนาดแบนด์วิดท์การทำงาน (BW) เป็นสำคัญ ซึ่งจะเรียกตัวแปรที่ใช้เปรียบเทียบถึงประสิทธิภาพของวงจรแปลงสัญญาณแอนะล็อกเป็นดิจิทัลนี้ว่า ตัวเลขคุณค่า (Figures of merit : FOM) ซึ่งสามารถคำนวณหาได้ดังสมการที่ ฉ.1


$$FOM = \frac{Power}{2^{ENOB} (2 \cdot BW)} \quad \text{ฉ.1}$$

จากสมการที่ ฉ.1 จะพบว่าตัวเลขคุณค่าที่ทำการพิจารณาไม่ได้คำนึงถึงตัวแปรที่สำคัญอื่นๆ เช่น ค่าแรงดันแหล่งจ่าย (Supply voltage) ระดับเทคโนโลยีการออกแบบวงจรรวม (Process) ค่าความถี่กลาง (IF) และค่าอัตราการสุ่ม เป็นต้น โดยในตารางที่ ฉ.1 จะเป็นการรวบรวมคุณสมบัติการออกแบบวงจรรวมของวงจรมอดูเลตสัญญาณซิกมาเดลตาแบบผ่านแถบความถี่ ที่ได้นำเสนอในวารสาร และการประชุมวิชาการในต่างประเทศ เพื่อทำการเปรียบเทียบถึงข้อดี และข้อด้อยของโครงสร้างการออกแบบวงจรแปลงสัญญาณแอนะล็อกเป็นดิจิทัลแบบประมวลผลสัญญาณในย่าน

ความถี่กลาง ซึ่งผลการเปรียบเทียบค่าตัวเลขคุณค่ากับขนาดแบนด์วิดท์ และค่าอัตราการสุ่มสัญญาณ แสดงดังรูปที่ ๑.1 และ ๑.2 ตามลำดับ



รูปที่ ๑.1 การเปรียบเทียบตัวเลขคุณค่ากับขนาดแบนด์วิดท์การทำงาน



รูปที่ ๑.2 การเปรียบเทียบตัวเลขคุณค่ากับค่าอัตราการสุ่ม

โดยจากรูปที่ ฉ.1 และ ฉ.2 จะพบว่าการออกแบบวงจรมอดูเลตสัญญาณซิกมาเดลตาแบบผ่านแถบความถี่ด้วยเทคนิควงจรกรองแบบไม่ต่อเนื่องทางเวลา (DT) จะมีค่าอัตราการสุ่มสัญญาณที่ต่ำกว่า แต่จะให้ค่าตัวเลขคุณค่าที่ดีกว่าการออกแบบวงจรด้วยเทคนิควงจรกรองแบบต่อเนื่องทางเวลา (CT) เนื่องจากการออกแบบวงจรมอดูเลตสัญญาณซิกมาเดลตาแบบผ่านแถบความถี่ ด้วยเทคนิควงจรกรองแบบต่อเนื่องทางเวลาจะมีค่ากำลังงานสูญเสียที่มาก แต่จะสามารถชดเชยได้ด้วยขนาดแบนด์วิดท์การทำงาน และค่าอัตราการสุ่มสัญญาณที่สูงกว่า ทำให้สามารถประมวลผลสัญญาณย่านความถี่กลางค่าสูงมากได้ (Radio Frequency)

ตารางที่ ๑.1 การเปรียบเทียบคุณสมบัติของวงจรมอดูเลตสัญญาณเชิงมาเดลตามแบบผ่านแถบความถี่

เอกสารอ้างอิง	กำลังงานสูญเสีย (มิลลิวัตต์)	จำนวนบิต ประสิทธิภาพผล (บิต)	แบนด์วิดท์ (เมกกะเฮิรตซ์)	อัตราการสุ่ม /ความถี่กลาง (เมกกะเฮิรตซ์)	ตัวเลขคุณค่า (pJ/Conv)	เทคโนโลยี การออกแบบวงจรรวม	เทคนิคการออกแบบ (CT, DT)	ปีที่ตีพิมพ์
[48]	290	6.02	0.5	4000 /1000	4468.8	0.18- μ m CMOS 1.8-V	วงจรรองแบบ ต่อเนื่องทางเวลา	2005
[49]	145	10.67	0.2	1600 /400	222.5	0.8- μ m SiGe BiCMOS, 3.0-V	วงจรรองแบบ ต่อเนื่องทางเวลา	2004
[50]	6200	10.01 6.18	1 200	4200 /1300	3027.3 213.8	InP HBT	วงจรรองแบบ ต่อเนื่องทางเวลา	2003
[51]	12	13.00	0.2	42.8 /10.7	3.7	0.35- μ m CMOS 2.5-V	วงจรรองแบบ ไม่ต่อเนื่องทางเวลา	2003
[52]	38 37 24	7.86 12.16 12.66	3.84 1.25 0.27	80 /60	21.3 3.2 6.8	0.35- μ m CMOS 3.0-V	วงจรรองแบบ ไม่ต่อเนื่องทางเวลา	2003
[53]	5	10.47	0.2	45.45 /11.36	8.8	0.8- μ m CMOS 3.0-V	วงจรรองแบบ ไม่ต่อเนื่องทางเวลา	2003

ตารางที่ ๑.1 (ต่อ) การเปรียบเทียบคุณสมบัติของวงจรมอดูเลตสัญญาณเชิงมาเตลาแบบผ่านแถบความถี่

เอกสารอ้างอิง	กำลังงานสูญเสีย (มิลลิวัตต์)	จำนวนบิต ประสิทธิภาพ (บิต)	แบนด์วิดท์ (เมกะเฮิรตซ์)	อัตราการสุ่ม /ความถี่กลาง (เมกะเฮิรตซ์)	ตัวเลขคูณค่า (pJ/Conv)	เทคโนโลยี การออกแบบวงจรรวม	เทคนิคการออกแบบ (CT, DT)	ปีที่ตีพิมพ์
[54]	69	11.66	0.2	42.8 /10.7	53.3	0.35- μ m CMOS 3.3-V	วงจรรองแบบ ไม่ต่อเนื่องทางเวลา	2001
[32]	5.5	8.34	0.2	10 /2.5	42.4	0.35- μ m CMOS 3.3-V	วงจรรองแบบ ไม่ต่อเนื่องทางเวลา	2000
[55]	450	5.85	20	4000 /1000	195.0	0.5- μ m SiGe HBT, 5.0-V	วงจรรองแบบ ต่อเนื่องทางเวลา	2000
[56]	227	8.34	0.2	42.8 /10.7	1751.0	0.8- μ m BiCMOS \pm 2.5-V	วงจรรองแบบ ไม่ต่อเนื่องทางเวลา	1999
[57]	60	10.83	0.2	40 /10.7	82.4	0.5- μ m CMOS 3.3-V	วงจรรองแบบ ต่อเนื่องทางเวลา	1999
[58]	48	9.37	1.25	68 /85	29.0	0.6- μ m CMOS 3.0-V	วงจรรองแบบ ไม่ต่อเนื่องทางเวลา	1999
[27]	65	7.51	1.25	160 /40	142.6	0.5- μ m CMOS 3.0-V	วงจรรองแบบ ไม่ต่อเนื่องทางเวลา	1998


ตารางที่ ๑.1 (ต่อ) การเปรียบเทียบคุณสมบัติของวงจรมอดูเลตสัญญาณเชิงอนุพัทธ์แบบผ่านแถบความถี่

เอกสารอ้างอิง	กำลังงานสูญเสีย (มิลลิวัตต์)	จำนวนบิต ประสิทธิภาพ (บิต)	แบนด์วิดท์ (เมกกะเฮิรตซ์)	อัตราการสุ่ม /ความถี่กลาง (เมกกะเฮิรตซ์)	ตัวเลขคูณค่า (pJ/Conv)	เทคโนโลยี การออกแบบวงจรรวม	เทคนิคการออกแบบ (CT, DT)	ปีที่ตีพิมพ์
[59]	135	7.85	0.2	3800 /950	1462.8	0.5- μ m Bipolar	วงจรรองแบบ ต่อเนื่องทางเวลา	1998
[60]	65	7.18	2	160 /40	112.0	0.5- μ m CMOS 3.3-V	วงจรรองแบบ ไม่ต่อเนื่องทางเวลา	1997
[28]	72	11.33	0.2	80 /20	69.9	0.6- μ m CMOS 3.3-V	วงจรรองแบบ ไม่ต่อเนื่องทางเวลา	1997
[61]	1800	10.67 6.52	0.1 25	3200 /800	5523.9 392.3	AlGaAs/GaAs HBT	วงจรรองแบบ ต่อเนื่องทางเวลา	1997
[62]	14.4	10.34	0.2	13 /81.25	27.8	0.8- μ m CMOS 3.0-V	วงจรรองแบบ ไม่ต่อเนื่องทางเวลา	1996
[#] วิทยานิพนธ์	12.38	10.03	0.84	40 /10	7.1	0.35- μ m CMOS 1.5-V	วงจรรองแบบ ไม่ต่อเนื่องทางเวลา	2005

ภาคผนวก ข

ผลงานวิจัยที่ได้รับการตีพิมพ์


1. S. Wongnamkum and A. Thanachayanont, "An Eighth-Order Wideband bandpass Delta-Sigma Modulator" **Int. Conf. Circuits and Systems**, Vol. 1, pp. 26-29, May 2004
2. S. Wongnamkum and A. Thanachayanont, "New Class-AB Operational Transconductance Amplifier for High-Speed Switched-Capacitor Circuits" **IEEE Int. Symp. Comm. And Info. Tech.** Vol. 1, pp. 26-29, Oct. 2004
3. Sitthipong Wongnamkum, Apinunt Thanachayanont and Varakorn Kasemsuwan, "An 8th-Order Bandpass Sigma-Delta Modulator Using a New High-Speed Class-AB OTA" **Int. Conf. Circuits / Systems, Comp. and Comm.** Vol. 1, pp. 227-228, July 2005.



ECTI Conference

2004

The Fine Art of Search



ECTI

Association

Proceedings of The First Electrical Engineering/Electronics, Computer, Telecommunications, and Information Technology (ECTI) Annual Conference

An Eighth-Order Wideband Bandpass Delta-Sigma Modulator

Sitthipong Wongnamkum and Apinunt Thanachayanont

Microelectronics Research Laboratory, Research Center of Communications and Information Technology, Department of Electronic Engineering, Faculty of Engineering, King Mongkut's Institute of Technology Ladkrabang, Chalongkrung Road, Ladkrabang, Bangkok, 10520, THAILAND
Tel: (02) 737-3000 ext 3309, Email: w_sitthipong@yahoo.com, ktapinun@kmitl.ac.th

ABSTRACT

This paper describes the design of an eighth-order wideband bandpass delta-sigma modulator, targeting for a digital-IF WCDMA receiver. The bandpass modulator is implemented using a double-delay switched-capacitor resonator architecture with double-sampling technique. Behavioral simulation, including non-ideal effects, of the bandpass modulator centered at an IF of 46 MHz and sampled at 92 MHz using a 0.35 μ m CMOS technology shows a maximum signal-to-noise ratio of 84 dB.

Keywords: Analog-digital conversion, bandpass delta-sigma modulator, double-delay resonators, digital IF, switched-capacitor resonators, double-sampling.

1. INTRODUCTION

Oversampling bandpass delta-sigma analog-to-digital converter can be employed in a super-heterodyne receiver to allow digitization at the IF stage [1], as depicted in Fig. 1. This enables digital channel-select filtering and demodulation. Digital demodulation avoids I/Q path mismatch [2] and low-frequency flicker noise [3] due to non-idealities of analog circuits, while digital channel-selection adds programmability to allow a multi-standard receiver.

The new 3rd-generation (3G) mobile communications standard, based on a wideband code division multiple access (WCDMA) scheme, has demanded for a multi-standard RF receiver as it needs to co-exist with the current 2G and 2.5G systems. This has prompted a great interest in the design of wideband bandpass delta-sigma modulator suitable for multi-standard RF receiver [2]. As the signal bandwidth increases, the in-band quantization noise is increased, which leads to lower signal-to-noise ratio (SNR). The reduction in SNR can be compensated by increasing the sampling frequency, hence the oversampling ratio (OSR). However the maximum sampling frequency is ultimately limited by the technology. Thus, for wideband applications, a higher order delta-sigma modulator is used to overcome the problem. In higher order delta-sigma modulator, loop stability becomes a serious issue.

This paper describes the design of an eighth-order bandpass delta-sigma modulator using a double-delay double-sample switched-capacitor resonator structure. The modulator is capable of digitizing a 3.84-MHz signal

band centered at an IF of 46 MHz. Using the double-sample technique, the input signal is sampled at 92 MHz. The modulator is designed in a top-down design manner using Matlab to perform behavioral simulation including non-ideal effects. The architecture and design theory of the modulator are described in section 2. In section 3, the double-delay double-sampling switched-capacitor is described and the effects of opamp non-idealities are discussed. Conclusion is given in section 4.





Fig. 1: Digital IF Radio Receiver

2. BANDPASS $\Delta\Sigma$ MODULATOR ARCHITECTURE


Generally, there are two choices of delta-sigma modulator structure, namely single-loop structure and cascaded structure (MASH). For wideband applications, a high order modulator must be employed to achieve the require SNR as the OSR is limited by the technology. The zeros of the noise transfer function (NTF) of the modulator should spread over the signal bandwidth for efficient in-band noise suppression. The single-loop structure is the preferred choice here because it's simplicity, flexibility of poles and zeros spreading, and robustness to component mismatch and opamp non-idealities. Thus it can obtain high SNR with an available modest OSR.

In this work, the bandpass modulator is designed for 3.84-MHz signal bandwidth centered at an IF of 46 MHz and is clocked at 184 MHz (4IF), resulting in an OSR of 24. From the above specifications, the design of the modulator is begun by optimizing the NTF to obtain the minimum in-band noise power. The NTF is responsible for minimizing the in-band noise power of a delta-sigma modulator, thus it is the most important modulator parameter. The poles and zeros of the NTF are optimized to obtain maximum in-band attenuation by using a Matlab optimization routine [9]. The optimized poles and zeros location and the frequency responses of the NTF and STF of the modulator are shown in Fig. 2a-2b respectively. To guarantee the stability of the modulator,

the maximum out-of-band magnitude of the NTF must be less than 4 dB [3].



□ : STF zeros, O : NTF zeros, x : poles
(a)



(b)

Fig. 2: (a) Poles and Zeros Placement in Z-Plane and (b) Transfer Functions Plot.

As shown in Fig. 2, the optimized NTF zeros are off the imaginary axis and spread over the signal bandwidth to suppress the in-band quantization noise. This can be obtained by using either the cascade of integrators structure or the cascade of resonators structure [4]. The cascade of integrators structure is more sensitive to the coefficient's accuracy, which will degrade the dynamic range of the modulator. Thus the cascade of resonators structure is a better choice here.

To satisfy the aforementioned specifications, an 8th-order modulator is required and realized with the cascade of resonators in feedback (CRFB) as shown in Fig. 3.




Fig. 3: Eighth-Order Bandpass Delta Sigma Modulator.

The coefficients of the modulator are calculated from the optimized poles/zeros position. The local feedback gain, g_1 and g_2 , of the resonator are in the nominator of the NTF, and thus their values are determined by the position of the two complex NTF zero pairs. The feedback gain, a_1 - a_4 , is then calculated from the values of g_1 and g_2 and the poles location. The STF is used to calculate the feedforward gain, b_1 - b_4 of the modulator. The coefficients c_1 - c_4 are obtained through a Matlab optimization routine to optimized the dynamic range and the spreading factor. The optimized coefficient values are summarized in Table 1.

Table 1: Coefficients Value of the Modulator.

Coefficients	Value	Coefficients	Value
a_1	0.3978	b_4	0.3662
a_2	0.3233	c_1	0.1128
a_3	0.3716	c_2	0.2987
a_4	0.3662	c_3	0.5404
b_1	0.3978	c_4	1.7349
b_2	0.3233	g_1	0.0176
b_3	0.3716	g_2	0.0235

3. SWITCHED-CAPACITOR IMPLEMENTATION

The bandpass delta-sigma modulator in Fig. 3 is realized by using discrete-time switched-capacitor resonators. A discrete-time resonator can be implemented with different structures, such as forward euler (FE), lossless discrete integrator (LDI) and double delay (DD). Among the three structures, the DD resonator, as shown in Fig. 4, is the most suitable structure for realizing a bandpass delta-sigma modulator because the notch frequency is directly fixed at $f_s/4$ and the notch Q-value is infinite regardless of the capacitor mismatch [6]. However, the finite DC gain and gain-bandwidth of the opamp affect the transfer functions of the modulator.

The DD resonator consists of two delay elements in series with the fixed unity feedback, and it can be implemented by using two analog delay elements or a pseudo-two-path architecture. The two-path technique can reduce the number of opamps and the double-sampling technique relaxes the settling time requirement of the opamps. Fig. 5 shows the DD resonator employing both the two-path and double-sampling techniques. The signal flow was arranged so that the feedback capacitors never load the opamp, which allows signal scaling with practically no power consumption penalty [5]. However, this is obtained at the cost of increased clock phase complexity.

The operation of the resonator in Fig. 5 can be explained as follows. The input signal is sampled by C_s (and hold for two clock phase for the resonator in Fig 5a.) and these charges are transferred to integrate with the charges in the feedback capacitor (C_i), which hold a sample of opposite sign output voltage at two previous clock pulses. The clock phases of ϕ_A and $\phi_{\bar{A}}$ realize the unity-gain negative feedback of the DD resonator as shown in Fig. 4.




Fig. 4: Double Delay Resonator.




Fig. 5: Switched Capacitor Resonator Circuit and Timing

$$\frac{V_o(z)}{V_{in}(z)} = \frac{-\frac{C_s}{C_i} \frac{1}{1 + \frac{1}{A\beta}} Z^{-2}}{1 - \frac{C_p}{C_i} \frac{1}{A + \frac{1}{\beta}} Z^{-1} + \frac{1 + \frac{1}{A}}{1 + \frac{1}{A\beta}} Z^{-2}} \quad (1)$$

$$\frac{V_o(z)}{V_{in}(z)} = \frac{\frac{C_s}{C_i} \frac{1}{1 + \frac{1}{A\beta}}}{1 - \frac{C_p}{C_i} \frac{1}{A + \frac{1}{\beta}} Z^{-1} + \frac{1 + \frac{1}{A}}{1 + \frac{1}{A\beta}} Z^{-2}} \quad (2)$$

$$\beta = \frac{C_i}{C_i + C_s + C_p}$$

The finite DC gain and non-zero input capacitance of the opamp (C_p) affect the Q-value and the resonant frequency of the resonator [8]. In the integration phase, finite opamp DC gain (A) leads to a voltage dropped across the input capacitor (C_p) (V_p which equals to output

voltage divide by A). This is a result of charge transfer error between C_s and C_i in the integration phase. The transfer function of the resonator, including the effects of finite DC gain and non-zero input capacitance (C_p) is given in eq. (1)-(2). Thus the effects of finite opamp DC gain to the Q-value and the resonant frequency of the resonator can be calculated and plotted as shown in Fig. 7. The frequency error is plotted with different values of C_p/C_i while the Q-value is plotted with different values of β at a fixed $C_p/C_i=0.2$. As seen in eq. (1)-(2), C_p has the most effect on the resonant frequency error and the Q-value.

Fig. 8 shows the simulated SNR of the modulator as a function of the opamp DC gain. It can be seen that the opamp DC gain must be greater than 50 dB to ensure a maximum SNR of about 80 dB. Fig. 9 shows the SNR as a function of input signal level. From the Spectre Cadence simulation, with $A=60\text{dB}$, $C_p=0.2\text{pF}$, $C_i=2\text{pF}$, non-ideal model of switch which is shown in Fig. 6. ($R_{on}=200\Omega$, $C=40\text{fF}$) and $f_s=92\text{MHz}$. Fig. 10 shows an output power spectrum of the modulator output with one bit quantizer at 46.4MHz and 0.2 Volt for input signal amplitude, which shows that the in-band noise power is suppressed to -60 dB below the signal power.

4. CONCLUSION

An 8th-order oversampling bandpass delta-sigma modulator for 3.84-MHz signal bandwidth and 46-MHz intermediate frequency has been designed and simulated. Double delay, double sampling switched-capacitor resonators are used to obtain the highest modulator performance. Simulation results have confirmed that the modulator can achieve a maximum SNR of 60 dB, which is sufficient for wideband digital-IF receiver application.




Fig. 6: Switch modeling.




Fig. 7: Effects of finite Opamp dc-gain and nonzero input capacitance.




Fig. 8: SNR as a function of opamp DC gain.






Fig. 9: SNR as a function of input level.



(a)



(b)

Fig. 10: (a) Modulator Output Spectrum and (b) In-Band Output Spectrum.

5. ACKNOWLEDGEMENT

Financial support from National Electronics and Computer Technology Center, National Science and Technology Development Agency and Thailand Research Fund (grant #RSA4680027) are gratefully acknowledged.

6. REFERENCES

- [1] Razavi, Behzad, RF microelectronics. Prentice Hall PTR, 1998.
- [2] Teemu O. Salo, Saska J. Lindfors, Tuomas M. Hollman, Jere A. M. Jarvinen and Kari A. I. Halonen, "80-MHz Bandpass Modulator for Multimode Digital IF Receivers", IEEE Journal of Solid-State Circuits, Vol. 38, No. 3, March 2003
- [3] P. Cusinato, F. Stefani and A. Baschiroto, "Reducing the Power Consumption in High-Speed Sigma Delta Bandpass Modulators", IEEE Trans. Circuit syst, vol. 48, No. 10, Oct 2001.
- [4] S. A. Jantzi, M. Snelgrove, P. F. Ferguson, "A Fourth-Order Bandpass Sigma Delta Modulator", IEEE Journal of Solid-State Circuits, Vol. 28, No. 3, March 1993.
- [5] S.-I. Liu, C.-H. Kuo, R.-Y. Tsai and J. Wu, "A Double-Sampling Pseudo-two-Path Bandpass Modulator" IEEE Journal of Solid-State Circuits, Vol. 35, No. 2, Feb 2000.
- [6] T. Salo, S. Lindfors and K. Halonen, "A Double-Sampling SC-Resonator for Low Voltage Bandpass Delta Sigma Modulator" IEEE Trans. Circuit and Systems, Vol. 49, No. 12, Dec 2002.
- [7] T. Salo, S. Lindfors, and K. Halonen, "A low-voltage single-Opamp 4thorder band-pass delta sigma modulator" IEEE Int. Symp. on Circuits and Systems, vol. 1, May 2001, pp. 352-355.
- [8] T. Salo, Bandpass Delta-Sigma Modulator for Radio Receivers, D. SCI. Thesis, Helsinki University of Technology, Electronic Circuit Design Laboratory, Espoo, Finland, 2003, pp. 96-104.

[9] R. Schreier, "Matlab delta-sigma toolbox", <http://www.mathworks.com/matlabcentral/fileexchange/loadCategory.do>

ISCIT2004

PROCEEDINGS OF INTERNATIONAL SYMPOSIUM
ON COMMUNICATIONS AND INFORMATION TECHNOLOGIES 2004

October 26-29, 2004
Sapporo Convention Center, Sapporo, Japan



New Class-AB Operational Transconductance Amplifier For High-Speed Switched-Capacitor Circuits

S. Wongnamkum¹ and A. Thanachayanont²

Microelectronics Research Laboratory, Research Center of Communications and Information Technology
 Department of Electronic Engineering, Faculty of Engineering,
 King Mongkut's Institute of Technology Ladkrabang
 Chalongkrung Road, Ladkrabang, Bangkok, 10520, THAILAND
 Tel: (02) 737-3000 ext 3309
 Email: w_sitthipong@yahoo.com¹, ktapinun@kmitl.ac.th²

Abstract: In this paper, a new differential class-AB operational transconductance amplifier for high-speed switched capacitor circuits is proposed. A new class-AB output circuit combines a shunt-feedback voltage follower circuit and the conventional folding output circuit to improve the slew rate and bandwidth. The OTA has been designed to operate with a supply voltage of 1.5-V, using a 0.35- μm CMOS technology. Simulation results for a load capacitance (C_L) of 3-pF show 300-V/ μs slew rate and 330-MHz unity-gain frequency.

1. Introduction

Operational transconductance amplifier (OTA) is the most critical building block in the design of high-speed switched-capacitor circuits. To obtain correct final output value and complete charge transfer to load capacitor within the small clock period, OTA must exhibit high open-loop DC gain (A_o), large gain-bandwidth product (GBW), and high slew rate (SR). These properties may be obtained by increasing the tail current of the input stage [1], which is at a cost of increased power dissipation. This should be avoided when the circuit is intended for portable applications. Therefore it is very challenging to design such an OTA with low power dissipation, especially under low power supply voltage as required in deep sub-micron CMOS technology. Recently, there has been a considerable interest in reducing power dissipation of wideband OTA without compromising other features [2], [3].

Folded-cascode OTA is often used for high-speed switched capacitor applications [4], [5], [6] because it has only one low-frequency pole at the output due to the load capacitor. High open-loop DC gain is often obtained by cascoding the output stage. However this limits the output voltage swing, which is a serious issue under low voltage environment. Class-AB output stage can improve slewing behavior and obtain rail-to-rail output swing with small DC bias current. However, previously reported class-AB output stages are often complex and create large parasitic capacitance, thus increasing the power dissipation of the OTA [7], [8].

In this paper, a high slew-rate, large bandwidth OTA with adequate DC gain is proposed. The Flipped Voltage Follow (FVF) circuits [9] are applied to the conventional folded cascode OTA in both the input differential pair stage and the output biasing current of the folding stage. It is shown that the proposed OTA is suitable for high-speed switched-capacitor circuits.

2. Proposed Class-AB OTA

The proposed class-AB OTA is depicted in Fig. 1. The circuit topology is similar to that of the conventional folded-cascode operational OTA with the class-AB pseudo-differential pair [10] as an input transconductance stage (M1-M3) and the newly proposed class-AB output stage (M4-M8).

The class-AB pseudo-differential input pair comprises the traditional source-coupled pair (M1a and M1b) and the shunt-feedback bias subcircuit (M2, M3 and Ib). The shunt-feedback subcircuit provides low impedance to the common-source node, which keeps its voltage approximately constant at $V_b - V_{GS3}$. Thus the input source-coupled pair operates in a pseudo-differential manner where the quiescent current is well controlled by I_b . When a large balanced differential input voltage is applied, the output current is absorbed by M2. The maximum output current is limited by the amount of current that M2 can supply, which can be much greater than the quiescent current. Thus the circuit operates in class-AB fashion. Note that the pseudo-differential input operation is allowed because, in SC circuits, OTA operates in an inverting, negative-feedback configuration with a constant voltage at both input terminals.

The proposed class-AB output stage combines the FVF circuit with the conventional folding output structure. The differential current from the input stage is applied to nodes N1 and N2, as in the typical folded-cascode circuit. The extra transistors, M8, are connected such that, together with M6 and M7, they form FVF circuits and provide low-impedance to nodes N3 and N4. Thus the voltage signals at nodes N1 and N2 are buffered to nodes N3 and N4, respectively. This creates a push-pull operation, which can be explained in as follows.

± 1.36 -V can be obtained. A 1-MHz square-wave differential input voltage of ± 1.5 -V was applied to the OTA, and the output transient responses are depicted in Fig. 6 and Fig. 7. The output current delivered to the load capacitor is depicted in Fig. 7. The settling responses shown in Fig. 8 and Fig. 9. The simulated performance of the OTA is summarized in Table II.

To test the performance of the proposed technique, a first-order SC integrator, as depicted in Fig. 10, has been designed. Fig. 11. shows the differential output voltage and current of the SC integrator when applying a ± 0.5 -V, 4-MHz squarewave differential input voltage and a 40-MHz sampling frequency.




Fig. 3: The common-mode feedback circuit [12].

6. Conclusion

A new class-AB output stage for slewing enhance in a conventional folded cascode OTA has been described. The proposed technique employs a shunt feedback voltage follower circuit to enhance slew rate of the OTA. The proposed output stage can obtain a rail-to-rail output swing with large DC voltage gain and fast settling behavior. The proposed OTA is thus suitable for high-speed switched capacitor applications.

7. Acknowledgement

Financial support from Thailand Research Fund (grant #RSA4680027) and National Electronics and Computer Technology Center, National Science and Technology Development Agency (under IMT-2000 project) are gratefully acknowledged.

References

- [1] Sudhir M. Mallya and Joseph H. Nevin, "Design Procedures for a Fully Differential Folded-Cascode CMOS Operational Amplifier," *IEEE J. Solid-State Circuits*, Vol. 24, no. 6, pp. 1737-1740, Dec 1989.
- [2] Mohammad Yavari and Omid Shoaie, "Very Low-Voltage, Low-Power and Fast settling OTA for Switched-Capacitor Applications" in *ICM 2002. IEEE Int. Symp. Microelectronic*, pp. 10-13, Dec 2002.
- [3] M. Taherzadeh-Sani, R. Lotfi, H. Zare-Hoseini and O. Shoaie "A high slew-rate low-voltage low-power operational amplifier using a new current injection circuit" in *SCS 2003. IEEE Int. Symp. Signals, Circuits and Systems*, Vol. 2, pp. 481-484, July 2003
- [4] Shen-Iuan Liu, Chien-Hung Kuo, Ruey-Yuan Tsai and Jingshown Wu, "A Double-Sampling Pseudo-Two-Path Bandpass $\Delta\Sigma$ Modulator," *IEEE J. Solid-State Circuits*, Vol. 35, no. 2, pp. 276-280, Feb 2000.
- [5] Reza Lotfi and Omid Shoaie, "A Low-Voltage Low-Power Fast-Settling Operational Amplifier for Use in High-Speed High-Resolution Pipelined A/D Converters," in *ISCAS 2002. IEEE Int. Symp. Circuits and Systems*, Vol. 2, pp. II 416-419, May 2002.
- [6] Mohammad Yavari and Omid Shoaie, "Low-Voltage Low-Power Fast-Settling CMOS Operational Transconductance Amplifiers for Switched-Capacitor Applications," in *ISLPED '03. IEEE Int. Symp. Low Power Electronics and Design*, pp. 345-348, Aug 2003.
- [7] S. Mehrmanesh, H.A. Aslanzadeh, M.B. Vahidfar and M. Atarodi, "A 1.5 v High-Speed Class-AB Operational Amplifier for High-Resolution High-Speed Pipelined A/D Converters," in *ISCAS 2003. IEEE Int. Symp. Circuits and Systems*, Vol. 1, pp. 273-276, May 2003.
- [8] H.A. Aslanzadeh, S. Mehrmanesh, M.B. Vahidfar, A.Q. Safarian and R. Lotfi, "A 1-V 1-mW High-Speed Class-AB Operational Amplifier for High-speed Low Power Pipelined A/D Converters using "Slew Boost" Technique." in *ISLPED 2003. IEEE Int. Symp. Low Power Electronics and Design*, pp. 340-344, Aug 2003.
- [9] J.Ramirez-Angulo, R.G.Carvajal, A.Torralba, J.Galan, A.P.Vega-Leal and J.Tombs, "The Flipped Voltage Follower: A useful cell for low-voltage low-power circuit design," in *ISCAS 2002. IEEE Int. Symp. Circuits and Systems*, Vol. 3, pp. 615-618, May 2002.
- [10] Jaime Ramirez-Angulo, Ramon Gonzalez-Carvajal, Antonio Torralba and C. Nieva, "A new Class-AB differential input stage for implementation of low-voltage high slew rate op-amps and linear transconductor," in *ISCAS 2001. IEEE Int. Symp. Circuits and Systems*, Vol. 1, pp. 671-674, May 2001.
- [11] R.G.Carvajal, J. Galan, J.Ramirez-Angulo and A.Torralba, "New low-power low-voltage differential class-AB OTA for SC circuits," in *ISCAS 2003. IEEE Int. Symp. Circuits and Systems*, Vol. 1, pp. I 589-592, May 2003.
- [12] Ojas Choksi and L. Richard Carley, "Analysis of Switched-Capacitor Common -Mode Feedback Circuit" *IEEE Trans. Circuits and Systems. Analog and digital signal processing*, Vol. 50, No. 12, Dec 2003.

Table I: Circuit parameters

Components	value
$(W/L)_1$	160/0.35
$(W/L)_2$	80/0.35
$(W/L)_3$	1/0.35
$(W/L)_4$	114/0.35
$(W/L)_5$	54/0.35
$(W/L)_6$	16/0.35
$(W/L)_7$	10/0.35
$(W/L)_8$	24/0.35
$(W/L)_9$	2.4/0.35
I_b	2 μ A
I_c	50 μ A
I_d	2 μ A
V_b	1 V
V_{e1}	0.3 V
V_{e2}	1.2 V
C_c	0.4 pF

Table II: Simulated performance of the completed OTA.

Parameters	This work	[2]
Process	0.35- μ m	0.25- μ m
V_{DD}	1.5-V	1.2-V
Power dissipation	1.4 mW	5.8 mW
DC gain	70.8 dB	68.5 dB
Unity-gain frequency	330 MHz	165 MHz
	($C_L = 3$ pF)	($C_L = 4$ pF)
Phase Margin	64.5°	65°
O/P swing	+/- 1.36 V	+/- 0.9 V
Settling time (0.01%)	16.8 ns	11 ns
Slew rate	300 V/ μ s	329 V/us





Fig. 4: Frequency response of the OTA.




Fig. 5: Differential output voltage vs. differential input voltage of the completed OTA.




Fig. 6: Differential output voltage response to a 1-MHz square-wave input voltage.




Fig. 7: Current delivered to a 3-pF load capacitor.




Fig. 8: Small step transient response of the OTA.




Fig. 9: Large step response of the completed OTA.






Fig. 10: First-order SC integrator circuit.



(a)



(b)

Fig. 11: (a) Differential output voltage and (b) output current of the SC integrator.



ITC-CSCC 2005

The 20th Commemorative
International Technical Conference
on Circuits/Systems, Computers and Communications

Proceedings Volume 1

Sponsored by

The Institute of Electronics Engineers of Korea (IEEK)
The Institute of Electronics, Information and Communication Engineers (IEICE), The Engineering Sciences Society, Japan
The Electrical Engineering/Electronics, Computer, Telecommunications and Information Association, Thailand

Co-Sponsored by

Ministry of Information and Communication
Samsung Electronics
KTF
SK Telecom
LG Electronics
Institute of Information Technology Assessment
The Korean Federation of Science and Technology Societies
Korea Research Foundation
Korea National Tourism Organization
Jeju Provincial Government

In cooperation with

Technical Committee on Electronic Circuits, The Institute of Electrical Engineers of Japan (IEEEJ)

July 4-7, 2005

The Shilla Hotel, Jeju, Korea

An 8th-Order Bandpass Sigma-Delta Modulator Using a New High-Speed Class-AB OTA

Sitthipong Wongnamkum¹, Apinunt Thanachayanont², and Varakorn Kasemsuwan³

^{1,2} Faculty of Engineering and Research Center of Communications and Information Technology,

King Mongkut's Institute of Technology Ladkrabang, Chalongkrung Rd., Ladkrabang, Bangkok 10520, Thailand

³ Department of Electrical Engineering, 1 Hwayang-dong, Gwangjin-gu, Seoul 143-701, Konkuk University, Seoul, Korea

E-mail: w_sitthipong@yahoo.com¹, ktapinun@kmitl.ac.th², kkvarako@kmitl.ac.th³

Abstract: This paper presents the design and implementation of a low-voltage 8th-order band-pass sigma-delta modulator for communications. Double-sampling fully-differential capacitor resonators are used to implement the modulator and low voltage operation is possible due to the use of the newly proposed class-AB operational transconductance amplifier. The modulator is designed to operate at 10-MHz center frequency with 40-MHz sampling frequency. Simulation results show that the modulator can achieve a 9.16-bit effective resolution over a 840-kHz bandwidth with a 52-dB spurious-free dynamic range. The modulator is realized by using a 0.35- μ m CMOS technology and consumes 13.67-mW from a single 1.5-V supply.

1. Introduction

The need for reconfigurable software radio receiver is clearly increasing due to the existence of many wireless communication systems. Digital IF radio receiver provides a viable solution by avoiding analog-to-digital conversion at intermediate frequencies, thus compromising between reconfigurability and realizability. The sigma delta modulator is a critical building block for software radio receiver. Oversampling bandpass sigma-delta modulators have been successfully employed in low- to medium-bandwidth applications [1], [2]. For wideband wireless systems, a low oversampling ratio (OSR) is allowed due to limited bandwidth achievable sampling frequency imposed by the technology, thus a high-order modulator is required to achieve a high signal-to-noise ratio (SNR). It is not straightforward to design a high-order sigma-delta modulator with reasonably high resolution and low power consumption, especially under low supply voltage.

This paper addresses the design of a low-voltage 8th-order bandpass sigma-delta modulator using a newly proposed class-AB operational transconductance amplifier (OTA).

2. 8th-Order Bandpass Sigma-Delta Modulator

This structure provides high suppression of quantization noise in the interested bandwidth as a result of high resonator quality factor. The resonant frequency of a resonator should be tuned to one another to achieve aggressive noise power suppression over a wide bandwidth. In this work, the resonant frequencies of all resonators are symmetry, with two local feedback poles (g_1, g_2).

Simulation, including modeling of nonideal amplifiers, quantization noise, and circuit noise [3], was performed to predict the performance of the modulator. The predicted noise floor was then used to calculate the minimum value of sampling capacitors that are used in the modulator.

3. Switched-capacitor resonators

Switched-capacitor resonators are critical to the realization of a bandpass sigma-delta modulator. Accurate resonant frequency and high gain are the key influential parameters that directly

affects the noise transfer characteristic of the modulator.




Figure 1 8th-order bandpass sigma-delta modulator.

The double-delay resonator [4] whose resonant frequency is one-quarter of the sampling frequency ($f_s/4$) is used to realize the bandpass modulator. The resonator gain depends on the DC gain of the amplifier and the feedback factor of the resonator. The resonator circuits used in the modulator are shown in Figure 2. The switch arrangement of the feedback capacitor is optimized for minimum parasitic capacitive load, but this is obtained at the cost of more complex timing of switch control signal. Charge-direction technique [5] is applied to the clocking scheme to achieve complete charge transfer and thus high functional accuracy of the modulator. A switched-capacitor amplifier, also shown in Fig. 2, is used to sum the signals before quantization.




Figure 2. Switched-capacitor circuits.

4. Circuit implementation

4.1 Amplifier

The modulator employs a new class-AB folded-cascode amplifier shown in Fig. 3. The amplifier uses the class-AB pseudo-differential pair [6] as the input stage to increase the maximum output current. At the output stage, cascode current source load of the conventional folded-cascode amplifier has been replaced with a common-gate amplifier (M_5) to increase the capability to sink

from a capacitive load. Transistors M_6 - M_7 and current source load (I_2) perform a DC level shifter for to the input of the non-gate amplifier. The compensation capacitor C_C is used to zero which compensates for the non-dominant pole and is the dominant pole to a lower frequency. Conventional feedback capacitor common-mode feedback is used to maintain output common-mode level at half of power supply voltage.




Figure 3. New class-AB folded-cascode amplifier.

Table 1 Performance summary of the circuit in Fig. 3

Parameters	Value
Power dissipation	2-mW
DC-gain	74.5-dB
Unity-gain frequency	330-MHz (@ 3-pF)
Phase margin	60°
Settling time	< 10-ns (0.01%)
Slew rate	400-V/ μ s

One-Bit Quantizer and DAC

A single-ended dynamic comparator in [7] is used as to provide quantization. The differential voltage of the fully-differential signal is amplified and regenerated by the latch stage. Then output signals are applied to logic gates after buffering to generate control signals of the feedback voltage switches.

Voltage Reference Buffer and Switches

A low-voltage regulator with self-bias technique in [8] is used as a reference voltage buffer for DAC circuit (Figure 4). In this circuit, the output stage has been changed to a push-pull transistor to increase the current driving capability. The output impedance of the voltage buffer is decreased with self-bias technique by a factor of (I_{ds9}/I_{ds6}) . The mirror ratio of transistor M_5 to M_3 (k) and the transconductance ratio of M_{10} to M_3 (gm_{10}/gm_3) limit the operating bandwidth of the buffer. The low-voltage bootstrap circuit in [9] is used to realize switches in switched-capacitor resonators and amplifier.

5. Simulation Results

Figure 5 shows the output power spectrum of the modulator. Figures 5) show 56.92-dB of SNDR over 840-kHz and the image signal is 54-dB below the input signal.




Figure 4. Low-voltage regulator with self-bias.




Figure 5. Output spectrum of a sine-wave input with $0.1 \cdot V_{DD}$, 10.2-MHz (over 840-kHz bandwidth)

6. Conclusion

This paper describes the design of a low-voltage 8th-order bandpass sigma-delta modulator. The modulator can achieve 56.92-dB of SNDR over 840-kHz bandwidth. The overall modulator consumes 13.67-mW while operating under a single 1.5-V power supply voltage.

7. Acknowledgement

The authors are gratefully acknowledge for financial support from National Electronics and Computer Technology Center (NECTEC) project number NT-B-22-T2-38-47-13 (research grant contact no. 13/2547).

References

- [1] M. Kozak and I. Kale, "Oversampled Delta-Sigma Modulators analysis, Applications and Novel Topologies" Dordrecht: Kluwer Academic Publishers, 2003, pp. 8-20.
- [2] S. Chuang, H. Liu, H. Liu, X. Yu, T. L. Sculley and R. H. Bamberger, "Design and Implementation of Bandpass Delta-Sigma Modulators Using Half-Delay Integrators" IEEE Trans. Circuits and Systems, vol. 45, pp. 535-546, May 1998.
- [3] S. Brigati, F. Francesconi, P. Malcovati, D. Tonietto, A. Baschiroto and F. Maloberti, "Modeling Sigma-Delta Modulator Non-Idealities in Simulink", in Proc. IEEE Int. Symp. Circuits and Systems, vol. 2, June 1999, pp. 384-387.
- [4] Salo T. O, Lindfors S. J, Hollman T. M, Jarvinen J.A.M and Halonen K.A.I, "80-MHz Bandpass $\Delta\Sigma$ Modulators for Multimode Digital IF Receivers" IEEE J. Solid-State Circuits, vol. 38, Mar. 2003, pp. 464-474.
- [5] J. Steensgaard, "Clocking Scheme for Switched-Capacitor Circuits" in Proc. IEEE Int. Symp. Circuits and Systems, vol. 1, June 1998, pp. 488-491.
- [6] J. Ramirez-Angulo, R. Gonzalez-Carvajal, A. Torralba and C. Nieva, "A new class AB differential input stage for implementation of low-voltage high slew rate op-amps and linear transconductors" IEEE Int. Symp. Circuits and Systems, vol. 1, May 2001, pp. 671-674.
- [7] R. Lotfi, M. Taherzadeh-Sani, M. Yaser Azizi and O. Shores, "A 1-V MOSFET-only fully-differential dynamic comparator for use in low-voltage pipelined A/D converters" IEEE Int. Symp. Signals, Circuits and Systems, vol. 2 July 2003, pp. 371-380.
- [8] V. Balan, "A low-voltage regulator circuit with self-bias to improve accuracy" IEEE J. Solid-State and Circuits, vol. 38, Feb. 2003, pp. 365-368.
- [9] M. Dessouky and A. Kaiser, "Very low-voltage digital-audio $\Delta\Sigma$ modulator with 88-dB dynamic range using local switch bootstrapping" IEEE J. Solid-State Circuits, vol. 36, Mar. 2001, pp. 349-355.

ประวัติผู้เขียน

ชื่อ-นามสกุล	นายสิทธิพงษ์ วงศ์น้ำคำ
วัน เดือน ปีเกิด	4 กรกฎาคม 2523 ที่ร้อยเอ็ด
ที่อยู่	317 หมู่ 3 ต.สระคู อ.สุวรรณภูมิ จ.ร้อยเอ็ด 45130
ประวัติการศึกษา	2544 วิศวกรรมศาสตรบัณฑิต สาขาวิศวกรรมอิเล็กทรอนิกส์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง
ความชำนาญเฉพาะด้าน	การออกแบบวงจรรวม
ประสบการณ์การทำงาน และผลงานวิจัย	
2546 – ปัจจุบัน	ผู้ช่วยวิจัยโครงการพัฒนาโทรศัพท์เคลื่อนที่ยุคที่ 3 ของสำนักงาน พัฒนาวิทยาศาสตร์และเทคโนโลยีแห่งชาติ (NECTEC)