

การออกแบบและประยุกต์ใช้งานวงจรแปลงแรงดันเป็นกระแสแบบปรับค่าได้  
ด้วยวิธีทางอิเล็กทรอนิกส์ โดยอาศัยหลักการทํางานของวงจรรวม  
INTEGRABLE ELECTRONICALLY TUNABLE VOLTAGE-TO-CURRENT  
TRANSDUCERS AND THEIR APPLICATIONS



วิทยานิพนธ์นี้เป็นส่วนหนึ่งของการศึกษาค้นคว้าหลักสูตรปริญญาวิศวกรรมศาสตรบัณฑิต  
สาขาวิชาวิศวกรรมไฟฟ้า  
บัณฑิตวิทยาลัย  
สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

พ.ศ. 2540

ISBN 974-622-074-8

ลิขสิทธิ์ของบัณฑิตวิทยาลัย สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

การออกแบบและประยุกต์ใช้งานวงจรแปลงแรงดันเป็นกระแสแบบปรับค่าได้  
ด้วยวิธีทางอิเล็กทรอนิกส์โดยอาศัยหลักการทำงานของวงจรรวม  
INTEGRABLE ELECTRONICALLY TUNABLE VOLTAGE-TO-CURRENT  
TRANSDUCERS AND THEIR APPLICATIONS



นายเกียรติศักดิ์ คมวัชระ

MR. KIATTISAK KUMWACHARA

วิทยานิพนธ์นี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรปริญญาวิศวกรรมศาสตรดุษฎีบัณฑิต  
สาขาวิชาวิศวกรรมไฟฟ้า  
บัณฑิตวิทยาลัย  
สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งาน พ.ศ. 2540 เท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้คัดลอกหรือเผยแพร่ข้อมูลของเอกสารทุกครั้งที่มีการนำไปใช้  
ISBN 974 - 622 - 074 - 8

ลิขสิทธิ์ของบัณฑิตวิทยาลัย สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

**INTEGRABLE ELECTRONICALLY TUNABLE VOLTAGE-TO-CURRENT  
TRANSDUCERS AND THEIR APPLICATIONS**



**A THESIS SUBMITTED IN PARTIAL FULFILLMENT  
OF THE REQUIREMENTS FOR THE DEGREE  
DOCTOR OF ENGINEERING IN ELECTRICAL ENGINEERING  
SCHOOL OF GRADUATE STUDIES  
KING MONGKUT'S INSTITUTE OF TECHNOLOGY LADKRABANG**

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ **ISBN 974 - 622 - 074 - 8** ถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บัณฑิตวิทยาลัย

สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

ใบรับรองวิทยานิพนธ์

หัวข้อวิทยานิพนธ์ การออกแบบและประยุกต์ใช้งานวงจรแปลงแรงดันเป็นกระแสแบบปรับค่าได้ด้วยวิธีทางอิเล็กทรอนิกส์โดยอาศัยหลักการทํางานของวงจรรวม INTEGRABLE ELECTRONICALLY TUNABLE VOLTAGE-TO-CURRENT TRANSDUCERS AND THEIR APPLICATIONS

ชื่อนักศึกษา นายเกียรติศักดิ์ กมวัชระ รหัสประจำตัว 35670001

หลักสูตร วิศวกรรมศาสตรดุษฎีบัณฑิต สาขาวิชา วิศวกรรมไฟฟ้า

อาจารย์ผู้ควบคุมวิทยานิพนธ์ ศ.ดร.วัลลภ สุระกำพลธร

อาจารย์ผู้ควบคุมวิทยานิพนธ์ร่วม ผศ.ดร.วันชัย ธีรวัจจา

Table with 2 columns: คณะกรรมการสอบวิทยานิพนธ์ (Examining Committee) and ลายมือชื่อ (Signatures). Rows list examiners: ศ.ดร.วัลลภ, รศ.ดร.จเร, ผศ.ดร.วิสุทธิ์, รศ.ดร.สมเกียรติ, รศ.ดร.เอกชัย, ดร.พันธ์ศักดิ์ and their corresponding signatures.

ค่าระดับคะแนนที่ผ่านเป็นเอกฉันท์จากคณะกรรมการสอบ GOOD

วัน/เดือน/ปี ที่สอบ 21 พฤศจิกายน 2540 เวลา 13.30-15.30 น.

สถานที่สอบ ห้องสอบวิทยานิพนธ์ คณะวิศวกรรมศาสตร์ ตึก 12 ชั้น ชั้น 4 ห้อง (E4-5-4)

บัณฑิตวิทยาลัยรับรองแล้ว



(รศ.ดร.มนัส สังวรศิลป์)

คณบดีบัณฑิตวิทยาลัย

วันที่ 8 เดือน พฤศจิกายน พ.ศ. 2540

หมายเหตุ การวัดผลวิทยานิพนธ์ให้ใช้ค่าระดับคะแนนดังนี้

- เอกสารนี้ค่าระดับคะแนนไว้สำหรับการใช้งาน ผลการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใด ๆ อัน อื่น อีกทั้งห้ามมิให้ดัดแปลง Outstanding (ดีเยี่ยม) เจ้าของเอกสารทุกครั้งที่มีการนำไปใช้
G Good (ดี)
P Pass (ผ่าน)
F Fail (ไม่ผ่าน)

หัวข้อวิทยานิพนธ์

การออกแบบและประยุกต์ใช้งานวงจรแปลงแรงดันเป็น  
กระแสแบบปรับค่าได้ด้วยวิธีทางอิเล็กทรอนิกส์โดยอาศัย  
หลักการทํางานของวงจรรวม

นักศึกษา

นายเกียรติศักดิ์ คมวัชระ

อาจารย์ผู้ควบคุมวิทยานิพนธ์

ศ.ดร. วัลลภ สุระกำพลธร

อาจารย์ผู้ควบคุมวิทยานิพนธ์ร่วม

ผศ.ดร. วันชัย วีรรุจา

ระดับการศึกษา

วิศวกรรมศาสตรดุษฎีบัณฑิต สาขาวิชาวิศวกรรมไฟฟ้า  
สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

พ.ศ.

2540

### บทคัดย่อ

วิทยานิพนธ์ฉบับนี้มีจุดมุ่งหมายในการนำเสนอหลักการออกแบบและประยุกต์ใช้งานวงจรแปลงแรงดันเป็นกระแสแบบปรับค่าได้ด้วยวิธีทางอิเล็กทรอนิกส์ โดยมุ่งเน้นการออกแบบวงจรโดยอาศัยหลักการของวงจรรวมที่เป็นหลักการแนวใหม่ที่มีคุณลักษณะเด่นกว่าวงจรแปลงแรงดันเป็นกระแสโดยทั่วไปแบบเดิมคือสามารถปรับแต่งคุณลักษณะของวงจรได้โดยการปรับเปลี่ยนค่าแรงดันหรือกระแสที่จัดว่าเป็นรูปแบบของการควบคุมการปรับค่าด้วยวิธีทางอิเล็กทรอนิกส์ คุณสมบัติเด่นของวงจรที่ได้นำเสนอนี้คือ ให้ความละเอียด ความแม่นยำ สามารถนำไปประยุกต์ใช้งานได้กว้างขวางมากกว่าเดิม มีผลการตอบสนองทางความถี่รวมทั้งช่วงปฏิบัติการของวงจรที่มีความเป็นเชิงเส้นอยู่ในย่านการใช้งานที่กว้าง ในการออกแบบวงจรได้นำเสนอเป็น 3 รูปแบบ โดยแบบแรกนำเสนอการออกแบบวงจรจากส่วนประกอบที่เป็นวงจรคลาส AB และวงจรสะท้อนกระแสเป็นหลัก ส่วนในแบบที่สองนำเสนอการออกแบบวงจรโดยอาศัยคุณสมบัติวงจรขยายแบบดิฟเฟอเรนเชียลเอมป์และวงจรสะท้อนกระแสโดยแสดงรูปแบบวงจรที่ออกแบบขึ้นในรูปแบบของวงจรขยายความนำ ในแบบที่สามนำเสนอการออกแบบวงจรโดยอาศัยคุณสมบัติวงจรขยายแบบดิฟเฟอเรนเชียลและวงจรขยายกระแสโดยแสดงรูปแบบวงจรที่ออกแบบขึ้นในรูปแบบของวงจรสายพานกระแสแบบปรับค่าได้ทางอิเล็กทรอนิกส์ ในการทดสอบถึงสมรรถนะของวงจรที่ได้ออกแบบและพัฒนาขึ้นเพื่อให้เชื่อมั่นได้ว่าวงจรจะสามารถทํางานได้จริงตามที่ได้มีการออกแบบไว้ จึงได้ต่อวงจรเพื่อทดลองจริงพร้อมทั้งเขียนแบบการทํางานของวงจรด้วยโปรแกรม PSPICE ผลการทดสอบสามารถยืนยันถึงช่วงปฏิบัติการของแรงดันและกระแส ช่วงปฏิบัติการทางความถี่ ความแม่นยำและความเที่ยงตรง เป็นไปตามหลักการที่ได้นำเสนอพร้อมทั้งได้แสดงตัวอย่างการนำวงจรไปประยุกต์ใช้งานในหลาย ๆ ด้าน เพื่อเพิ่มความมั่นใจกับวงจรมากยิ่งขึ้น

<b>THESIS TITLE</b>	INTERGRABLE ELECTRONICALLY TUNABLE VOLTAGE-TO-CURRENT TRANSDUCERS AND THEIR APPLICATIONS
<b>STUDENT</b>	MR.KIATTISAK KUMWACHARA
<b>THESIS ADVISOR</b>	PROF.DR. WANLOP SURAKAMPONTORN
<b>THESIS CO-ADVISOR</b>	ASST.PROF.DR. VANCHAI RIEWRUJA
<b>LEVEL OF STUDY</b>	DOCTOR OF ENGINEERING IN ELECTRICAL ENGINEERING KING MONGKUT'S INSTITUTE OF TECHNOLOGY LADKRABANG
<b>YEAR</b>	1997

**ABSTRACT**

The goal of this thesis is to propose novel circuit design techniques for the synthesis of integrable electronically tunable voltage-to-current transducers (EVCTs). The new proposed EVCTs are composed of typical integrable analog circuit functions and require small number of transistors, which are attractive features for an VLSI implementation. Comparing with the existing VCT, the advantage feature of the EVCTs are that their conversion characteristics can be varied by electronic means, with highly linear and accurate, wide dynamic range and wide bandwidth, which will increase the usefulness of the VCT. Three new methods for the realization of the EVCT are proposed. The first method employs a class AB and current mirror circuits. The second method employs a differential amplifier and current mirrors, which is similar to the structure of an Operational Transconductance Amplifier (OTA). The third method employs a differential amplifier and a current amplifier is constructed in the form of an electronically tunable current conveyor. The characteristics of the EVCTs are demonstrated by experimental and simulation results. The results confirm that the performance of the proposed circuits, i.e. dynamic range, accuracy and frequency response, are in good agreement with the theoretical predictions. Finally, some application examples are also given.

## กิตติกรรมประกาศ

วิทยานิพนธ์ฉบับนี้สำเร็จได้ด้วยดีผู้เขียนขอกราบขอบพระคุณ ศาสตราจารย์ ดร.วัลลภ สุระกำพลธร อาจารย์ที่ปรึกษาเป็นอย่างสูง ที่ได้ช่วยกรุณาให้คำปรึกษาแนวทางในการแก้ปัญหาความคิดริเริ่ม ตลอดจนการฝึกฝนให้ผู้เขียนมีความสามารถในการทำงานวิจัยได้อย่างมีประสิทธิภาพ มาโดยตลอดระยะเวลาการศึกษา

ขอกราบขอบพระคุณ รองศาสตราจารย์ ดร.จร สุรวุฒน์ปัญญา รองศาสตราจารย์ ดร. กอบชัย เดชหาญ และ ผู้ช่วยศาสตราจารย์ ดร.วันชัย ธีรรัฐา ที่ได้ให้คำปรึกษาวิธีการแก้ไขปัญหาคำถามต่าง ๆ ที่เกิดขึ้นทั้งทางด้านทฤษฎีและในทางปฏิบัติร่วมกับอาจารย์ที่ปรึกษา ทำให้การเรียบเรียงวิทยานิพนธ์ฉบับนี้มีความสมบูรณ์มากยิ่งขึ้น

ขอกราบขอบพระคุณ รองศาสตราจารย์สุเชียร เกียรติสุนทร และ ภาควิชาวิศวกรรมระบบควบคุม ที่ได้กรุณาเอื้อเพื่อให้ใช้สถานที่ตลอดจนเครื่องมือ วัสดุอุปกรณ์ต่าง ๆ ที่ใช้ในการทดลอง และการจัดพิมพ์วิทยานิพนธ์ฉบับนี้

ขอกราบขอบพระคุณ คุณพ่อและคุณแม่ ที่ช่วยให้กำลังใจในการทำงานกับผู้เขียนมาโดยตลอด ขอขอบคุณอาจารย์ อนุชิต จารุณาวุฒินันท์ และ ทีมงานห้องปฏิบัติการวิจัยการออกแบบวงจรรวมวีแอลเอสไอ ทุกท่านที่มีส่วนช่วยเหลือและเอื้อประโยชน์กับผู้เขียนมาโดยตลอดในการจัดทำรูปเล่มของวิทยานิพนธ์ฉบับนี้เป็นอย่างสูง

ในท้ายนี้ขอขอบคุณ สำนักงานพัฒนาวิทยาศาสตร์และเทคโนโลยีแห่งชาติภายใต้โครงการทุนส่งเสริมวิชาชีพนักวิจัย ประเภทรางวัลพัฒนาวิชาชีพนักวิจัย และ ศูนย์เทคโนโลยีอิเล็กทรอนิกส์และคอมพิวเตอร์แห่งชาติภายใต้โครงการสนับสนุนการออกแบบวงจรรวมในสถาบันศึกษา ที่ให้ทุนและเครื่องมือสนับสนุนในการทำวิทยานิพนธ์นี้

เกียรติศักดิ์ คมวัชระ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

# สารบัญ

	หน้า
บทคัดย่อ ภาษาไทย.....	I
บทคัดย่อ ภาษาอังกฤษ.....	II
กิตติกรรมประกาศ.....	III
สารบัญ.....	IV
สารบัญภาพ.....	VIII
บทที่ 1 บทนำ.....	1
1.1 กล่าวนำ.....	1
1.2 วัตถุประสงค์ในการทำวิทยานิพนธ์.....	2
1.3 หลักการใหม่ในการทำวิทยานิพนธ์.....	3
1.4 รายละเอียดของวิทยานิพนธ์.....	4
บทที่ 2 การวิเคราะห์และคำนวณค่าพารามิเตอร์ของมอสทรานซิสเตอร์.....	6
2.1 บทนำ.....	6
2.2 มอสทรานซิสเตอร์.....	6
2.2.1 วงจรสมมูลย์และแบบจำลองของมอสทรานซิสเตอร์ที่ใช้ใน วิทยานิพนธ์นี้.....	6
2.2.2 สมการที่สอดคล้องสำหรับใช้คำนวณค่าพารามิเตอร์ที่สำคัญ ของมอสทรานซิสเตอร์.....	7
2.3 บทสรุป.....	8
บทที่ 3 การวิเคราะห์ห้ออกแบบวงจรแปลงแรงดันเป็นกระแส แบบปรับค่าได้ด้วยวิธีทางอิเล็กทรอนิกส์ (EVCT).....	9
3.1 บทนำ.....	9
3.2 รูปแบบและแนวทางการวิเคราะห์การออกแบบวงจร ECVT.....	9
3.3 ข้อได้เปรียบและเสียเปรียบระหว่างวงจรแปลงแรงดันเป็นกระแส แบบ EVCT กับ VCT.....	14

เอกสารนี้เป็นทรัพย์สินทางปัญญาของมหาวิทยาลัยเทคโนโลยีพระจอมเกล้าพระนครเหนือ  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้คัดลอกเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## สารบัญ (ต่อ)

หน้า

บทที่ 4	วงจรแปลงแรงดันเป็นกระแสแบบปรับค่าได้ด้วยวิธีทางอิเล็กทรอนิกส์(EVCT) ที่ออกแบบจากวงจรคลาส AB แบบใช้มอสทรานซิสเตอร์.....	16
4.1	บทนำ.....	16
4.2	วงจร EVCT ที่ออกแบบจากวงจรคลาส AB.....	17
4.2.1	การทำงานของวงจร.....	17
4.2.2	สมรรถนะของวงจร.....	19
4.2.2.1	ช่วงแรงดันปฏิบัติงาน.....	19
4.2.2.2	ช่วงกระแสปฏิบัติงาน.....	21
4.2.2.3	การวิเคราะห์อินพุทอิมพีแดนซ์และเอาต์พุทอิมพีแดนซ์.....	22
4.2.2.4	การวิเคราะห์ค่าเปอร์เซ็นต์ความผิดพลาดสำหรับค่า ทรานส์คอนดักแตนซ์ของวงจร.....	25
4.2.2.5	การวิเคราะห์ค่าความถี่ปฏิบัติงานของค่าทรานส์คอน ดักแตนซ์ของวงจร.....	26
4.3	ผลการเลียนแบบการทำงานของวงจรด้วยโปรแกรม PSPICE.....	31
4.4	การประยุกต์ใช้งาน.....	33
4.4.1	วงจรสังเคราะห์ความต้านทานบวกและลบชนิดลอยตัวแบบกระแส ควบคุมที่สามารถปรับค่าได้ด้วยวิธีทางอิเล็กทรอนิกส์.....	33
4.4.1.1	สมรรถนะของวงจร.....	33
4.4.1.2	ผลการเลียนแบบการทำงานของวงจรด้วยโปรแกรม PSPICE.....	35
4.4.2	วงจรกรองสัญญาณความถี่ต่ำและสูงผ่าน.....	36
4.4.2.1	สมรรถนะของวงจร.....	36
4.4.2.2	ผลการเลียนแบบการทำงานของวงจรด้วยโปรแกรม PSPICE.....	38
4.5	บทสรุป.....	39
บทที่ 5	วงจรถับค่าอิมพีแดนซ์แบบปรับค่าได้ด้วยวิธีทางอิเล็กทรอนิกส์โดยใช้ CMOS	

เอกสารนี้ (EGII) สงวนลิขสิทธิ์ไว้สำหรับวงจรถ่ายแบบเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้ไปใช้ประโยชน์อื่น 40 ถ้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดลอกเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## สารบัญ (ต่อ)

	หน้า
5.1 บทนำ.....	40
5.2 วงจรเปลี่ยนแรงดันเป็นกระแส.....	41
5.3 วงจรกลับค่าอิมพีแดนซ์แบบปรับค่าได้ด้วยวิธีทางอิเล็กทรอนิกส์โดยใช้ CMOS (EGII).....	42
5.3.1 การทำงานของวงจร.....	42
5.3.2 สมรรถนะของวงจร.....	44
5.3.2.1 การพิจารณาช่วงปฏิบัติงานของแรงดัน $V_i$ .....	44
5.3.2.2 เปอร์เซนต์ความผิดเพี้ยนรวมทางฮาร์มอนิก (%THD).....	46
5.3.2.3 การพิจารณาผลการตอบสนองต่อความถี่ของความต้านทานที่อินพุท.....	49
5.3.2.4 การวิเคราะห์ค่าความผิดพลาดของความต้านทานที่อินพุทที่สังเคราะห์ขึ้น.....	53
5.4 การประยุกต์ใช้งาน.....	54
5.5 ผลการทดลองและผลการเลียนแบบการทำงานของวงจรด้วยโปรแกรม PSPICE.....	56
5.6 บทสรุป.....	62
บทที่ 6 วงจรสายพานกระแสแบบปรับค่าได้ด้วยวิธีทางอิเล็กทรอนิกส์โดยใช้ มออสทรานซิสเตอร์.....	63
6.1 บทนำ.....	63
6.2 คุณสมบัติของวงจรสายพานกระแสยุคสองแบบปรับค่าได้ด้วยวิธีทางอิเล็กทรอนิกส์ (ECCII).....	63
6.3 วงจร ECCII.....	64
6.3.1 การทำงานของวงจร.....	64
6.3.2 สมรรถนะของวงจร.....	68
6.3.2.1 ช่วงแรงดันปฏิบัติงาน.....	69

เอกสารนี้เป็นเอกสารสงวนลิขสิทธิ์ของมหาวิทยาลัยเทคโนโลยีพระจอมเกล้าพระนครเหนือ ไม่อนุญาตให้นำไปใช้โดยไม่ได้รับอนุญาตจากทางมหาวิทยาลัยฯ  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## สารบัญ (ต่อ)

	หน้า
6.3.2.2 ช่วงกระแสปฏิบัติงาน.....	69
6.3.2.3 ค่าของแรงดันอินพุทออฟเซต.....	71
6.3.2.4 ค่าทรานส์คอนคักแตนซ์ของวงจร.....	71
6.3.2.5 ความต้านทานที่พอร์ท Y, X และ Z.....	72
6.3.2.6 การวิเคราะห์ค่าความถี่ปฏิบัติงานของวงจร.....	73
6.4 บทสรุป.....	74
บทที่ 7 บทส่งท้ายและข้อเสนอแนะแนวทางในการทำการวิจัย.....	76
7.1 บทส่งท้าย.....	76
7.2 ข้อเสนอแนะแนวทางในการทำการวิจัยและพัฒนาต่อ.....	77
7.2.1 วงจรแปลงแรงดันเป็นกระแสแบบปรับค่าได้ด้วยวิธีทาง อิเล็กทรอนิกส์ที่ออกแบบจากวงจรคลาส AB แบบใช้มอสทรานซิสเตอร์.....	77
7.2.2 วงจรกลับอิมพีแดนซ์แบบปรับค่าได้ด้วยวิธีทางอิเล็กทรอนิกส์โดยใช้ CMOS....	77
7.2.3 วงจรสายพานกระแสแบบปรับค่าได้ด้วยวิธีทางอิเล็กทรอนิกส์ โดยใช้มอสทรานซิสเตอร์.....	78
เอกสารอ้างอิง.....	79
ภาคผนวก ก.....	82
ภาคผนวก ข.....	86
ภาคผนวก ค.....	90
ภาคผนวก ง.....	93
ประวัติผู้เขียน.....	135

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้คัดลอกเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## สารบัญญภาพ

	หน้า
1. รูปที่ 2.1 แสดงวงจรสมมูลย์ของมอเตอร์านซิสเตอร์.....	6
2. รูปที่ 3.1 แสดงหลักการของการแปรเปลี่ยนทรานคอนคัคแดนซ์.....	10
3. รูปที่ 3.2 แสดงหลักการของควอเตอร์สแควร์.....	12
4. รูปที่ 3.3 แสดงวงจรขยายแบบคิฟเฟอร์เรนเซียลโดยใช้มอเตอร์านซิสเตอร์.....	13
5. รูปที่ 4.1 แสดงวงจรแปลงแรงดันเป็นค่ากระแสแบบปรับค่าได้ด้วยวิธีทางอิเล็กทรอนิกส์.....	17
6. รูปที่ 4.2 แสดงวงจรสมมูลย์ในการวิเคราะห์หาค่าความต้านทานที่ จุดต่าง ๆ.....	22
7. รูปที่ 4.3 แสดงวงจรสมมูลย์ในการวิเคราะห์ค่า $g_m$ ของวงจร.....	25
8. รูปที่ 4.4 แสดงการวิเคราะห์หาค่าความถี่ปฏิบัติงานของ $g_m(s)$ ในส่วนวงจรคลาส AB.....	27
9. รูปที่ 4.5 แสดงการวิเคราะห์หาค่าความถี่ปฏิบัติงานของ $g_m(s)$ ในส่วนวงจรสะท้อน กระแสแบบลบและบวก.....	28
10. รูปที่ 4.6 แสดงผลของแรงดันปฏิบัติงานที่ จุด A และ A' ของวงจรรูปที่ 4.1.....	32
11. รูปที่ 4.7 แสดงขีดจำกัดของช่วงปฏิบัติงานทางด้านความถี่ของวงจรเมื่อเลือกใช้ $n = 1$ .....	32
12. รูปที่ 4.8 แสดงขีดจำกัดของช่วงปฏิบัติงานทางด้านความถี่ของวงจรเมื่อเลือกใช้ ค่า $n$ ที่แตกต่างกัน.....	33
13. รูปที่ 4.9 แสดงวงจรสังเคราะห์ความต้านทานชนิดลอยตัว (ก) ความต้านทานแบบบวก (ข) ความต้านทานแบบลบ.....	34
14. รูปที่ 4.10 แสดงค่าความต้านทาน $ Z_m $ ของวงจรรูปที่ 4.9(ก) และ 4.9(ข) เมื่อเทียบกับ การเปลี่ยนแปลงค่าของกระแสที่เป็นอัตราส่วนระหว่าง $I_A/I_B$ .....	35
15. รูปที่ 4.11 แสดงวงจรรับค่ากระแส $I_A$ และเกิดค่ากระแส $I_A$ ขึ้นมีค่าเท่ากันและเกิดการเปลี่ยน แปลงขึ้นพร้อม ๆ กันที่จะนำไปใช้งานแทนจุด B และ B' ในวงจรรูปที่ 4.1.....	36
16. รูปที่ 4.12 แสดงการประยุกต์ใช้งานขดลวดเหนี่ยวนำและค่าความจุแบบปรับค่าได้ด้วยวิธี ทางอิเล็กทรอนิกส์กับวงจร (ก) วงจรกรองสัญญาณความถี่ต่ำผ่านอันดับ 1 (ข) วงจรกรองความถี่สูงผ่านอันดับ 1.....	37
17. รูปที่ 4.13 แสดงผลการเลียนแบบวงจรรูปที่ 4.12(ก) และ 4.12(ข).....	38

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## สารบัญญภาพ (ต่อ)

	หน้า
18. รูปที่ 5.1 แสดงวงจรเปลี่ยนแรงดันเป็นกระแสแบบใช้วงจรดิฟเฟอเรนเชียล.....	41
19. รูปที่ 5.2 แสดงวงจรกลับค่าอิมพีแดนซ์แบบปรับค่าได้ด้วยวิธีทางอิเล็กทรอนิกส์ (EGII).....	43
20. รูปที่ 5.3 (ก) แสดงรูปแบบวงจร EGII ในรูปที่ 5.2 ที่ประกอบขึ้นด้วยพื้นฐานของวงจร VCT (ข) แสดงค่าอิมพีแดนซ์ที่ จุด A และ B ( $Z_{AB}$ ) ของวงจรรูปที่ 5.2.....	43
21. รูปที่ 5.4 แสดงความสัมพันธ์ระหว่างค่าแรงดัน $V_i$ และกระแส $i_{out}$ ของวงจรขยายแบบดิฟเฟอเรนเชียล.....	45
22. รูปที่ 5.5 แสดงความสัมพันธ์ระหว่าง % THD กับ $V_i$ ของวงจรขยายแบบดิฟเฟอเรนเชียล.....	46
23. รูปที่ 5.6 แสดงวงจรสมมูลย์ในการวิเคราะห์ผลตอบสนองต่อความถี่ของความต้านทานที่อินพุท หรือ $Z_{AB}(s)$ .....	49
24. รูปที่ 5.7 แสดงวงจรสมมูลย์กับวงจรในรูปที่ 5.6.....	51
25. รูปที่ 5.8 แสดงวงจรสมมูลย์กับวงจรในรูปที่ 5.6 เมื่อกำหนดให้ $V_B$ ลงกราวด์.....	52
26. รูปที่ 5.9 แสดงวงจรหาค่าความจุไฟฟ้าด้วยค่ากระแสที่ไม่มีผลต่อเทอมของอุณหภูมิ.....	55
27. รูปที่ 5.10 แสดงวงจรจ่ายกระแสไบอัส $I_B$ ให้กับวงจรรูปที่ 5.2.....	56
28. รูปที่ 5.11 แสดงผลการเลียนแบบและทดลองจริงค่าของ $R_{AB}$ กับค่ากระแส $I_B$ ของวงจรรูปที่ 5.2.....	57
29. รูปที่ 5.12 แสดงคุณลักษณะดีซีเมื่อให้ $I_B = 600\mu A, 700\mu A$ และ $800\mu A$ เมื่อเลือกใช้ $R_L = 2K\Omega$ .....	58
30. รูปที่ 5.13 แสดงผลการเลียนแบบและทดลองจริงค่าของ $L_{AB}$ กับค่ากระแส $I_B$ ของวงจรรูปที่ 5.2.....	58
31. รูปที่ 5.14 แสดงผลการเลียนแบบค่าของ $R_{AB}$ กับค่าความถี่ของวงจรรูปที่ 5.2.....	59
32. รูปที่ 5.15 (ก) แสดงวงจรกรองสัญญาณความถี่ต่ำ (ข) แสดงผลการเลียนแบบและทดลองจริงค่าของ $V_{out}/V_{in}$	

เอกสารนี้เป็นเอกสาร **กับค่าความถี่ของวงจรรูปที่ 5.15(ก)** เท่านั้น ไม่เอนกานให้นำไปใช้ประโยชน์ด้าน **60**  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## สารบัญภาพ (ต่อ)

หน้า

33. รูปที่ 5.16 (ก) แสดงวงจรกรองสัญญาณความถี่สูง (ข) แสดงผลการเลียนแบบและทดลองจริงค่าของ $V_{out}/V_{in}$ กับค่าความถี่ของวงจรรูปที่ 5.16(ก).....	61
34. รูปที่ 6.1 แสดงวงจรสายพานกระแสแบบ ECCII + และ ECCII -.....	63
35. รูปที่ 6.2 วงจร ECCII +.....	65
36. รูปที่ 6.3 แสดงวงจรกระแสกำลังสอง.....	66
37. รูปที่ 6.4 แสดงวงจรขยายสัญญาณกระแส.....	66
38. รูปที่ 6.5 แสดงความสัมพันธ์ระหว่างค่าอัตราขยายกระแสของวงจร ( $i_z/i_x$ ) กับ อัตราส่วนของกระแสไบอัส ( $I_B/I_A$ ) เมื่อเลือกใช้ $n = 1, 3$ และ $5$ .....	70
39. รูปที่ 6.6 แสดงรูปการวิเคราะห์ค่าความถี่ปฏิบัติการของวงจร.....	73
40. รูปที่ ก1 แสดงวงจรขยายแบบคิฟเฟอร์เรนเซียล.....	82
41. รูปที่ ข1 แสดงการใช้งานวงจรขยายคลาส AB เป็นวงจรกำลังสอง.....	86
42. รูปที่ ค1 แสดงวงจรกระแสกำลังสอง.....	90

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

# บทที่ 1

## บทนำ

### 1.1 กล่าวนำ

ในการออกแบบและสังเคราะห์วงจรแอกทีฟเนตเวิร์ค (active network) ของวิทยานิพนธ์นี้มีจุดมุ่งหมายเพื่อต้องการให้วงจรถูกสร้างและประกอบกันขึ้นเป็นวงจรรวม (integrated circuit) หรือ IC ที่มีประสิทธิภาพในการทำงานรวมทั้งให้ค่าความละเอียด ความแม่นยำในการทำงาน และมีความถี่ในการปฏิบัติที่สูงตามไปด้วย อีกทั้งต้องพยายามคิดค้นในการหาวิธีลดจำนวนอุปกรณ์ (device) ภายในวงจรที่ออกแบบขึ้นให้มีจำนวนที่น้อยเท่าที่จะเป็นไปได้ วงจรรวมควรที่จะประกอบด้วยอุปกรณ์ที่เป็นเพียงทรานซิสเตอร์เท่านั้น ซึ่งหมายความถึงว่าทรานซิสเตอร์นั้นอาจเป็นไบโพลาร์ (bipolar) เฟต (FET) หรืออาจเป็นทั้งไบโพลาร์และเฟตภายในวงจรเดียวกันก็ได้ซึ่งเรียกว่าไบเฟต (Bi-FET) โดยที่อุปกรณ์ที่กล่าวมาแล้วแต่เป็นอุปกรณ์จำพวกแอกทีฟ (active device) ทั้งสิ้น ปัจจุบันเทคโนโลยีสิ่งประดิษฐ์สารกึ่งตัวนำได้ทำให้ขนาดพื้นที่ของอุปกรณ์จำพวกแอกทีฟมีขนาดเล็กมากในช่วงที่เล็กกว่าไมครอน (sub-micron) ส่วนอุปกรณ์จำพวกแพสซีฟ (passive) ควรที่จะหลีกเลี่ยง เพราะเนื่องจากจะทำให้ชิ้นงานมีขนาดใหญ่เมื่อออกแบบเป็นวงจรรวม ซึ่งจากความรู้ในปัจจุบันสามารถใช้อุปกรณ์จำพวกแอกทีฟเลียนแบบเป็นอุปกรณ์จำพวกแพสซีฟได้ เช่น ตัวต้านทาน ตัวเก็บประจุ หรือขดลวดเหนี่ยวนำ ได้หลากหลายหลักการด้วยกันทำให้วงจรรวมที่ออกแบบขึ้นปราศจากอุปกรณ์แพสซีฟโดยสิ้นเชิง

ปัจจุบันวิวัฒนาการความก้าวหน้าของเทคโนโลยีวงจรรวมที่ออกแบบขึ้นพยายามที่จะมุ่งเน้นถึงการออกแบบวงจรภายในวงจรรวมให้มีความก้าวหน้าทันกับเทคโนโลยีทางด้านคอมพิวเตอร์โดยเฉพาะอย่างยิ่งวงจรที่ออกแบบขึ้นจะต้องมีการออกแบบไว้เพื่อที่จะสามารถเชื่อมต่อ (interface) และสามารถควบคุมได้โดยตรงจากคอมพิวเตอร์ ดังนั้นถ้ามีการออกแบบวงจรขึ้นมาที่สามารถควบคุมค่าฟังก์ชันโอนย้าย (transfer function) ของวงจรได้จากการใช้ปริมาณที่เป็นค่าของกระแส หรือ แรงดันเข้าไปควบคุมอีกทีหนึ่ง ดังนั้นจะเรียกรูปแบบวงจรที่มีการควบคุมดังกล่าวมานี้ว่ามีการควบคุมที่สามารถปรับค่าได้ด้วยวิธีทางอิเล็กทรอนิกส์ (electronically tunable control) ในวงจรที่มีการควบคุมที่สามารถปรับค่าได้ด้วยวิธีทางอิเล็กทรอนิกส์วงจรสามารถที่จะถูกเชื่อมต่อและถูกควบคุมจากคอมพิวเตอร์ได้โดยสัญญาณที่ให้ข้อมูลออกจากคอมพิวเตอร์จะผ่านวงจรแปลงสัญญาณดิจิทัลเป็นแอนาล็อก (digital-to-analog converter) หรือ D/A สัญญาณแอนาล็อกอาจจะปรากฏเป็นกระแสหรือแรงดันก็ได้ จากนั้นสัญญาณดังกล่าวนี้จะถูกส่งต่อไปควบคุมค่าฟังก์ชันโอนย้ายภายในวงจรทำ

ให้สามารถที่จะควบคุมการทำงานของวงจรได้อัตโนมัติแทนการควบคุมจากมนุษย์ที่จะต้องเข้าไปปรับเปลี่ยนค่าฟังก์ชันโอนย้ายนั้นโดยตรง ซึ่งถ้าใช้มนุษย์เป็นผู้ควบคุมในวงจรนั้น ๆ ย่อมไม่สามารถทำได้เลยถ้าวงจรดังกล่าวจำเป็นที่จะต้องมีการปรับปรุงเปลี่ยนแปลงค่าต่าง ๆ ที่ทำซ้ำ ๆ อยู่ตลอดเวลา อีกทั้งมนุษย์ที่จะเข้าไปควบคุมวงจรโดยตรงย่อมไม่สามารถที่จะควบคุมความละเอียดและความแม่นยำ ตลอดจนความเร็ว และการทำงานที่ต้องเสียบ่งกับงานที่อันตรายได้ดีเท่ากับการใช้คอมพิวเตอร์ในการควบคุม

## 1.2 วัตถุประสงค์ในการทำวิทยานิพนธ์

ด้วยเหตุผลที่ได้กล่าวอ้างมาข้างต้นทำให้เกิดมีแนวความคิดว่าวงจรที่ทำการออกแบบขึ้นต้องพยายามทำให้วงจรสามารถที่จะมีการควบคุมการแปลงสัญญาณหนึ่งไปสู่อีกสัญญาณหนึ่งที่เป็นคุณลักษณะของฟังก์ชันโอนย้ายของวงจรนั้น ๆ เช่น วงจรแปลงแรงดันเป็นกระแส (Voltage-Controlled Current Source) หรือ VCCS จะมีค่าทรานส์คอนดักแตนซ์ (transconductance) หรือ  $g_m$  เป็นคุณลักษณะของฟังก์ชันโอนย้ายประจำวงจร โดยที่ค่า  $g_m$  ดังกล่าวนี้อาจสามารถถูกควบคุมค่าโดยการใช้การควบคุมแบบอิเล็กทรอนิกส์ควบคุมไปด้วยอีกทีหนึ่ง (ซึ่งอาจจะใช้กระแสหรือแรงดันเข้าไปควบคุมก็ได้) ในวงจรแอกทีฟเฟนเวอร์คั้นนั้นวงจรอาจจะสามารถรับสัญญาณที่เข้ามาในส่วนอินพุต (input) ของวงจรได้แบบกระแสหรือแรงดัน และจะถูกจ่ายหรือผลิตสัญญาณนั้นออกไปที่มีการปรับปรุงสัญญาณเรียบร้อยแล้วที่มีความใกล้เคียงกับความเป็นแหล่งจ่าย (source) ในอุดมคติที่เป็นกระแสหรือแรงดันมากที่สุด นั่นคือสรุปโดยรวมว่าวงจรแอกทีฟเฟนเวอร์คั้นจะประกอบด้วย 4 รูปแบบด้วยกันคือ วงจรแปลงแรงดันเป็นกระแส (Voltage-Controlled Current Source) หรือ VCCS วงจรแปลงแรงดันเป็นแรงดัน (Voltage-Controlled Voltage Source) หรือ VCVS วงจรแปลงกระแสเป็นแรงดัน (Current-Controlled Voltage Source) หรือ CCVS และ วงจรแปลงกระแสเป็นกระแส (Current-Controlled Current Source) หรือ CCCS ซึ่งจากการสำรวจพบว่าวงจรที่ได้รับความนิยมและถูกออกแบบขึ้นใช้งานมากเห็นจะได้แก่ VCCS หรือ วงจร VI เพราะการประยุกต์ใช้งานของวงจรดังกล่าวสามารถทำเป็นวงจรได้ต่าง ๆ มากมาย เช่น วงจรกรองแอกทีฟแบบติดตามอัตโนมัติ (automatic tracking active filter) วงจรกรองที่สามารถโปรแกรมและปรับเปลี่ยนสเตตได้ (programmable state variable filter) วงจรแปลงอิมพีแดนซ์แบบแรงดันหรือกระแสควบคุม (voltage/current-controlled impedance converter) ก็วงจรควบคุมอัตราขยายอัตโนมัติ (automatic gain control) หรือ วงจรออสซิลเลเตอร์ที่ควบคุมโดยแรงดันหรือกระแส (voltage/current-controlled oscillator) เป็นต้น โดยที่ในส่วนของวงจรอื่นที่ไม่ได้กล่าวถึงคือ VCVS, CCVS หรือ CCCS ก็มีความสำคัญเช่นกันแต่วงจรมักนำมาใช้งานเพื่อใช้เป็นส่วนประกอบร่วมกับวงจรอื่นเท่านั้น เช่น

CCCS ได้แก่วงจรสะท้อนกระแส (current-mirror) เป็นต้น ด้วยคุณลักษณะของวงจร V/I ที่มีการประยุกต์ใช้งานได้หลากหลายเช่นนี้ ในวิทยานิพนธ์ได้เลือกที่จะออกแบบวงจรดังกล่าวนี้พร้อมทั้งได้นำเสนอหลักการที่จะสามารถทำให้วงจรมีการควบคุมการแปลงแรงดันเป็นกระแสที่มีค่าฟังก์ชันโอนย้ายของวงจรเป็น  $g_m$  อยู่ภายใต้การควบคุมโดยวิธีทางอิเล็กทรอนิกส์อีกวิธีหนึ่งโดยอาจจะเป็นการใช้กระแสหรือแรงดันควบคุมอย่างหนึ่งอย่างใดก็ได้ ซึ่งถ้าพิจารณาจากช่วงปฏิบัติงานของตัวควบคุมทั้งสองแบบพบว่า การใช้งานกระแสควบคุมค่อนข้างจะมีข้อดีและเด่นกว่าการใช้แรงดันควบคุมหลายประการ เช่น ช่วงปฏิบัติงานจะกว้างกว่าเพราะกระแสสามารถใช้งานได้ดีตั้งแต่ค่าต่ำ ๆ จนถึงค่าสูง คือระหว่างค่าที่เป็นนาโนแอมป์ (nA) จนถึงค่าที่เป็นมิลลิแอมป์ (mA) เห็นได้ว่ามีช่วงปฏิบัติงานที่กว้างประมาณ 6 decades ( $10^6$  เท่า) ในขณะที่การใช้งานแรงดันเริ่มจากค่าเป็นมิลลิโวลต์ (mV) ไปจนถึงค่าเป็นโวลต์ (V) ซึ่งช่วงปฏิบัติงานประมาณ 3 decades ( $10^3$  เท่า) พบว่าช่วงปฏิบัติงานของการใช้กระแสควบคุมจะกว้างกว่าการใช้แรงดันควบคุมอย่างน้อย 3 decades ( $10^3$  เท่า) ดังนั้นในวิทยานิพนธ์นี้จะมุ่งเน้นถึงการออกแบบโดยการใช้กระแสควบคุม ในทางกลับกันถ้ามีความจำเป็นที่ต้องการควบคุมสัญญาณจากแรงดันก็ย่อมสามารถทำได้โดยการเพิ่มวงจร V/I เข้าไปอีกชุดหนึ่ง โดยวงจรชุดที่เพิ่มเข้าไปนี้จะสามารถใช้แรงดันควบคุมได้ และกระแสที่เกิดขึ้นจากวงจรก็นำไปแทนที่ค่ากระแสควบคุมในวงจรชุดแรกได้เช่นเดียวกัน ดังนั้นจึงเป็นที่ประจักษ์ได้ว่าขอบเขต ในการประยุกต์ใช้งานของวงจร V/I มีได้ไม่จำกัด

### 1.3 หลักการใหม่ในวิทยานิพนธ์

บทแรกนำเสนอวิธีการออกแบบวงจรแปลงแรงดันเป็นกระแสแบบปรับค่าได้ด้วยวิธีทางอิเล็กทรอนิกส์ (Electronically Tunable Voltage-to-Current Transducer) หรือ EVCT โดยอาศัยอัตราส่วนของกระแสไบอัสจากภายนอกช่วยในการควบคุมค่าฟังก์ชันถ่ายโอน หรือ ที่เรียกว่าค่าทรานส์คอนดักแตนซ์ ( $g_m$ ) ของวงจร และเนื่องจากค่าของ  $g_m$  ของวงจรมีค่าขึ้นอยู่กับอัตราส่วนของกระแสไบอัสจากภายนอก ซึ่งเมื่อนำวงจร EVCT ไปประยุกต์ใช้งานเป็นวงจรต่าง ๆ แล้วย่อมสามารถเลือกการควบคุมวงจรจากอัตราส่วนของกระแสไบอัสจากภายนอกนั้น ๆ ได้อย่างมีความเป็นเชิงเส้น และไม่จำกัดว่าวงจรที่นำไปประยุกต์ดังกล่าวนี้จะถูกนำไปออกแบบใช้งานเป็นวงจรอะไรก็ตามย่อมสามารถเลือกใช้อัตราส่วนของกระแสไบอัสจากภายนอกควบคุมให้วงจรมีความเป็นเชิงเส้นได้ง่ายพร้อมทั้งได้นำเสนอถึงวิธีการปรับปรุงช่วงปฏิบัติงานของกระแสควบคุมให้ในช่วงปฏิบัติงานของกระแสได้กว้างขึ้นเพื่อความเหมาะสมในการนำไปใช้งานควบคุมวงจรต่าง ๆ อย่างมีประสิทธิภาพ และในบทถัดไปได้นำเสนอวงจรในรูปแบบของเนทเวอร์คที่มีคุณลักษณะแสดงเป็นวงจรกลับค่าอิมพีแดนซ์ชนิดลอยตัวแบบปรับค่าได้ด้วยวิธีทางอิเล็กทรอนิกส์โดยการใช้กระแสไบอัส

จากภายนอกในการควบคุม ในการออกแบบเลือกใช้มอเตอร์เพียง 28 ตัวเท่านั้น ซึ่ง วงจรมีขนาดเล็กตามหลักการออกแบบวงจรรวมและสามารถนำไปประยุกต์ใช้งานแทนอุปกรณ์จำพวกเพสซีฟให้สามารถแสดงรูปแบบการใช้งานเป็นอุปกรณ์จำนวนแอกทีฟได้ และในบทความนี้ได้ นำเสนอวงจรในรูปแบบวงจรสายพานกระแสแบบปรับค่าได้ ด้วยวิธีทางอิเล็กทรอนิกส์ (Electronically Tunable Current Conveyor) หรือ ECCII ที่ได้รับการพัฒนาจากวงจรสายพาน กระแสยุคสอง (second-generation current conveyor) หรือ CCII [35] ทำให้วงจรดังกล่าวเหมาะสม ที่จะถูกเลือกนำไปประยุกต์ใช้งานได้กว้างขวางมากกว่าแบบ CCII

#### 1.4 รายละเอียดของวิทยานิพนธ์

ในวิทยานิพนธ์นี้ได้แบ่งเนื้อหาออกเป็น 7 บท และภาคผนวก โดยในแต่ละบทจะมีรายละเอียด โดยดังต่อไปนี้

*บทที่ 1* เป็นบทนำที่กล่าวถึงวัตถุประสงค์และ หลักการใหม่ในการทำวิทยานิพนธ์

*บทที่ 2* กล่าวถึงทฤษฎีสำหรับใช้วิเคราะห์และคำนวณอุปกรณ์ที่เป็นมอเตอร์ชนิด

*บทที่ 3* เป็นบทที่แสดงให้เห็นรูปแบบและหลักการต่าง ๆ ที่จะใช้เป็นแนวทางในการออกแบบวงจรแปลงแรงดันเป็นกระแสแบบปรับค่าได้ด้วยวิธีทางอิเล็กทรอนิกส์ (EVCT) และเปรียบเทียบให้เห็นถึงข้อดีและข้อเสียระหว่างวงจรแปลงแรงดันเป็นกระแสทั่ว ๆ ไป (VCT) กับวงจร EVCT

*บทที่ 4* กล่าวถึงหลักการออกแบบและสมรรถนะของวงจรแปลงแรงดันในกระแสแบบปรับค่าได้ด้วยวิธีทางอิเล็กทรอนิกส์ (EVCT) ที่ออกแบบจากวงจรถ้า AB แบบใช้มอเตอร์ชนิด และ ยังได้กล่าวถึงการนำเอาวงจรดังกล่าวไปประยุกต์ใช้งานเป็นวงจรสังเคราะห์ความต้านทานแบบบวก และแบบลบ ขดลวดเหนี่ยวนำ และ ค่าความจุไฟฟ้าที่สามารถควบคุมการปรับค่าได้ด้วยอัตราส่วนของกระแสไบอัสแทนการปรับค่าด้วยวิธีทางกล (Mechanical) แบบเดิม และ วงจรกรองสัญญาณ ความถี่ต่ำและสูงผ่านเป็นต้น

*บทที่ 5* กล่าวถึงหลักการออกแบบและสมรรถนะของวงจรถ้าอิมพีแดนซ์แบบปรับค่าได้ ด้วยวิธีทางอิเล็กทรอนิกส์โดยใช้มอเตอร์ชนิด และแสดงถึงการนำเอาวงจรไปประยุกต์ใช้งานเป็นวงจรสังเคราะห์ความต้านทาน ขดลวดเหนี่ยวนำ และค่าความจุไฟฟ้า ที่สามารถควบคุมการปรับค่าได้ด้วยค่ากระแสไบอัส ( $I_B$ ) และ วงจรกรองสัญญาณความถี่ต่ำและสูงผ่าน เป็นต้น

*บทที่ 6* กล่าวถึงหลักการออกแบบ และสมรรถนะของวงจรสายพานกระแสแบบปรับค่าได้ด้วยวิธีทางอิเล็กทรอนิกส์โดยใช้มอเตอร์ชนิด ที่ได้พัฒนาจากวงจรสายพานกระแสยุคสองจาก

วิทยานิพนธ์ระดับมหาบัณฑิตให้มีความสะดวก แม่นยำ รวดเร็ว ในการทำงานและยังสามารถที่จะนำไปประยุกต์ใช้งานได้กว้างขวางกว่าแบบเดิม


บทที่ 7 เป็นบทส่งท้ายซึ่งเป็นการสรุปผลงานที่ได้นำเสนอในวิทยานิพนธ์นี้และนำเสนอแนวทางในการวิจัยและพัฒนาวิจัยต่อไป

ภาคผนวก ก เป็นการวิเคราะห์หาความสัมพันธ์ระหว่างค่ากระแสเอาต์พุตกับแรงดันอินพุตของวงจรขยายแบบคิฟเฟอร์เรนเชียล

ภาคผนวก ข เป็นการวิเคราะห์หาความสัมพันธ์ระหว่างค่ากระแสเอาต์พุตกับกระแสอินพุตและค่าผลต่างออฟเซตที่เป็นวงจรแรงดันตามสำหรับวงจรขยายคลาส AB ที่แสดงเป็นวงจรกระแสกำลังสองแบบที่ 1

ภาคผนวก ค เป็นการวิเคราะห์หาความสัมพันธ์ระหว่างค่ากระแสเอาต์พุตกับกระแสอินพุตของวงจรกระแสกำลังสองแบบที่ 2

ภาคผนวก ง แสดงบทความวิจัยที่ได้รับการพิจารณาตีพิมพ์ในวารสารต่างประเทศ



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## บทที่ 2


### การวิเคราะห์และคำนวณค่าพารามิเตอร์ของมอสทรานซิสเตอร์

#### 2.1 บทนำ

เพื่อที่จะได้เข้าใจถึงวงจรมูลยและแบบจำลองรวมทั้งสมการที่เป็นคุณลักษณะเฉพาะของอุปกรณ์ซึ่งเป็นสิ่งประดิษฐ์สารกึ่งตัวนำประเภทแอกทีฟจำพวกมอสทรานซิสเตอร์ และเพื่อเป็นแนวทางที่จะนำผลจากสมการของอุปกรณ์นั้น ๆ ไปใช้คำนวณกับวงจรรวมที่ออกแบบขึ้น ซึ่งนำไปสู่ผลที่จะคาดว่าเกิดขึ้นและใช้เป็นข้ออ้างอิงกับผลที่ได้จากการทดลองวงจรรวมจริงหรือการเลียนแบบการทำงานของวงจรถ้าการใช้โปรแกรมทางคอมพิวเตอร์ เช่น โปรแกรม PSPICE เป็นต้น ซึ่งจะเป็นข้อแสดงถึงสมรรถนะที่เกิดขึ้นของวงจรว่าเป็นไปตามหลักการที่ได้ออกแบบขึ้นมาน้อยเพียงใด

#### 2.2 มอสทรานซิสเตอร์

##### 2.2.1 วงจรมูลยและแบบจำลองของมอสทรานซิสเตอร์ที่ใช้ในวิทยานิพนธ์นี้



รูปที่ 2.1 วงจรมูลยของมอสทรานซิสเตอร์

ในการใช้งานของมอสทรานซิสเตอร์ในวิทยานิพนธ์นี้ จะกำหนดให้มอสทรานซิสเตอร์มีการทำงานในช่วงอิมตัว การทำงานของมอสทรานซิสเตอร์ในช่วงอิมตัวจะเป็นผลให้แชนแนล (channel) ที่ปลายด้านขาเดรนแคบมากและแรงดันที่ขาเดรนจะรบกวนต่อแชนแนลหรือประจุที่ขาเกตน้อยมาก จึงสามารถกล่าวได้ว่าค่า  $C_{gs}$  มีค่าน้อยมาก ส่วนค่า  $C_{ds}$  นั้นมีค่าน้อยมากอยู่แล้วจะมีเฉพาะค่าของ  $C_{gs} \cong (2/3)C_{ox}WL$  [1] และในการพิจารณาค่าความต้านทานในมอสเฟทเนื่องจากว่าที่ขาเกตของมอสจะใช้แรงดันในการควบคุมเท่านั้น ค่าของ  $R_{gs}$  ดังนั้นค่าความต้านทานที่เกิดขึ้นระหว่าง  $R_{gs}$  และ  $R_{gd}$  จึงมีค่าสูงมาก จะมีเฉพาะความต้านทานที่  $R_{ds} = R_d = 1/g_d$  เพียงเท่านั้น ดังนั้นวงจรมูลยของมอสทรานซิสเตอร์สามารถแสดงในรูปที่ 2.1

สำหรับแบบจำลองของมอสทรานซิสเตอร์ที่ใช้ในการเลียนแบบการทำงานของวงจรถอกจากโปรแกรม PSPICE ในวิทยานิพนธ์นี้ที่เสนอขึ้นในเอกสารอ้างอิง [2] ดังนี้

\*NMOS

.MODEL NM NMOS (LEVEL = 2 VTO = 1.5 GAMMA = 1.4 LAMBDA = 0.01  
+ MJ = 0.5 RSH = 25 UO = 580 AF = 1.2 KF = 1E-26 MJSW = 0.3  
+ CGBO = 200E-12 CGSO = 350E-12 CGDO = 350E-12 CJ = 300 E-6  
+ CJSW = 500E-12 LD = 0.4U TOX = 80N)

\*PMOS

.MODEL PM PMOS (LEVEL = 2 VTO = -1.2 GAMMA = 0.4 LAMBDA = 0.01  
+ MJ = 0.5 RSH = 90 UO = 230 AF = 1.2 KF = 1E-26 MJSW = 0.25  
+ CGBO = 200E-12 CGSO = 350E-12 CGDO = 350E-12 CJ = 150E-6  
+ CJSW = 400E-12 LD = 0.5U TOX = 80N)

### 2.2.2 สมการที่สอดคล้องสำหรับใช้คำนวณค่าพารามิเตอร์ที่สำคัญของมอสทรานซิสเตอร์

เนื่องจากว่าทฤษฎีการทำงานและสมการโดยละเอียดเกี่ยวกับมอสทรานซิสเตอร์ได้เคยนำเสนอไว้แล้วในเอกสารอ้างอิง [35] ดังนั้นในวิทยานิพนธ์ฉบับนี้จะขออ้างอิงและกล่าวถึงเฉพาะสมการสำคัญ ๆ ที่จะนำมาใช้ในการวิเคราะห์และกล่าวอ้างผลการทำงานของวงจรถ่านั้น ซึ่งในการใช้งานของมอสทรานซิสเตอร์ในวิทยานิพนธ์นี้จะไบอัสให้มอสทรานซิสเตอร์มีการทำงานในช่วงอิ่มตัว (saturation region) ช่วงนี้จะไบอัสให้ค่าแรงดันไฟฟ้าที่ขาคเรน (drain) กับ ซอส (source) หรือ  $V_{DS}$  จะต้องมีค่ามากกว่าหรือเท่ากับ  $(V_{GS} - V_T)$  ซึ่งจะพบว่าค่ากระแสเดรน ( $I_D$ ) ที่เกิดขึ้นจะมีค่าเป็นดังสมการที่ (2.1)

$$I_D = \frac{K'_p W}{2L} (V_{GS} - V_T)^2 = \frac{\mu_n \epsilon_{ox}}{t_{ox}} \frac{W}{2L} (V_{GS} - V_T)^2, 0 < (V_{GS} - V_T) \leq V_{DS} \quad (2.1)$$

และเพื่อแสดงถึงสมการความสัมพันธ์ของค่าพารามิเตอร์ต่าง ๆ ของมอสทรานซิสเตอร์

ดังรูปที่ 2.1 พบว่า

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$g_m = \frac{\partial I_D}{\partial V_{GS}} = \frac{K'_p W}{L} (V_{GS} - V_T)$$

$$= \frac{K'_p W}{L} \left( \sqrt{\frac{2LI_D}{K'_p W}} \right) = \sqrt{\frac{2K'_p WI_D}{L}} \quad (2.2)$$

และค่า  $g_d = \lambda I_D$  (2.3)

และค่าของ  $C_{gs}$  กรณีที่มอสทรานซิสเตอร์มีการทำงานในช่วงอิมิตัวจะได้อ

$$C_{gs} \cong \frac{2}{3} C_{ox} W.L \quad (2.4)$$

เมื่อ

$I_D$	=	กระแสเดรน (drain current)	(A)
$V_{GS}$	=	แรงดันไฟฟ้าระหว่างเกตกับซอส (gate-source voltage)	(V)
$V_{DS}$	=	แรงดันไฟฟ้าระหว่างเดรนกับซอส (drain-source voltage)	(V)
$V_T$	=	แรงดันขีดเริ่ม (threshold voltage)	(V)
$W$	=	ความกว้างประสิทธิผลของแชนแนล (effective channel width)	(m)
$L$	=	ความยาวประสิทธิผลของแชนแนล (effective channel length)	(m)
$g_m$	=	ค่าความนำของมอสทรานซิสเตอร์ (transconductance)	(A/V)
$g_d$	=	ความนำที่ขาเดรน (drain conductance)	(A/V)
$K'_p$	=	พารามิเตอร์ความนำ (transconductance parameter)	(A/V <sup>2</sup> )
$C_{gs}$	=	ความจุไฟฟ้าระหว่างเกตกับซอส (gate-source capacitance)	(F)
$C_{ox}$	=	ความจุไฟฟ้าที่เกิดจากออกไซด์ (oxide capacitance)	(F/cm <sup>2</sup> )
$\lambda$	=	ความยาวแชนแนลโมดูเลชัน (Channel Length modulation)	(V <sup>-1</sup> )

### 2.3 บทสรุป

ในบทนี้เป็นการศึกษาถึงวงจรสมมูลและแบบจำลอง รวมทั้งสมการที่เป็นคุณลักษณะเฉพาะของมอสทรานซิสเตอร์ เพื่อใช้เป็นแนวทางในการนำความสัมพันธ์ของค่าต่าง ๆ ดังกล่าวจากสมการไปใช้ในการคำนวณผลอันที่คาดว่าจะเกิดขึ้น และเพื่อใช้ในการนำไปอ้างอิงหรือเปรียบเทียบกับผลซึ่งอาจจะได้มาจากการทดลองวงจรจริงหรืออาจจะใช้โปรแกรม PSPICE ในการเลียนแบบการทำงานของวงจรให้เป็นที่ประจักษ์ว่าวงจรดังกล่าวที่ออกแบบขึ้นสามารถมีสมรรถนะและการทำงานเป็นไปตามหลักการที่ได้ออกแบบไว้ และยังสามารถนำไปใช้ในการคาดการณ์ผลอันซึ่งจะทำให้วงจรอาจจะได้รับความเสียหายเกิดขึ้นก็ได้

## บทที่ 3

### การวิเคราะห์ออกแบบวงจรแปลงแรงดันเป็นกระแสแบบปรับค่าได้ด้วย วิธีทางอิเล็กทรอนิกส์ (EVCT)

#### 3.1 บทนำ

เพื่อที่จะได้ใช้เป็นแนวทางในการศึกษาและทำความเข้าใจถึงรูปแบบและหลักการของวงจรต่าง ๆ ที่ได้นำเสนอ ล้วนแล้วแต่ที่จะทำให้วงจรที่ออกแบบขึ้นตามหลักการและวิธีการดังกล่าวนี้สามารถควบคุมค่าพารามิเตอร์ของวงจรที่สังเคราะห์ได้ด้วยวิธีการทางอิเล็กทรอนิกส์ทั้งสิ้น ซึ่งในที่นี้จะเป็นการนำเสนอรูปแบบวงจร EVCT ที่มี การปรับค่าได้ด้วยวิธีทางอิเล็กทรอนิกส์จากการใช้ค่ากระแสควบคุมจากภายนอกแทนการใช้แรงดันควบคุมให้กับวงจร

#### 3.2 รูปแบบและแนวทางการวิเคราะห์ออกแบบวงจรแปลงแรงดัน EVCT

ปัจจุบันหลักการและแนวทางการออกแบบวงจรแปลงแรงดันเป็นค่ากระแสแบบปรับค่าได้ด้วยวิธีทางอิเล็กทรอนิกส์ (ECVT) ถูกปะปนและรวมอยู่กับวงจรอื่น ๆ มากมาย แต่อย่างไรก็ตามก็พอที่จะสามารถรวบรวมหลักการพื้นฐานที่สำคัญ ๆ และเป็นวงจรที่ได้รับความนิยมแพร่หลายจากการพิจารณาในการนำเอาวงจรไปประยุกต์ใช้งานกันมากมายในปัจจุบัน อันได้แก่

**รูปแบบที่ 1** หลักการของการแปรเปลี่ยนทรานคอนดักแตนซ์ (variable transconductance methods) หรือ อัตราส่วนของกระแส (current ratioing) ผู้ที่นำเสนอเป็นคนแรกคือ กิลเบอร์ต (B.Gilbert) [3-4] ซึ่งเรียกกลุ่มของวงจร  $Q_1$  ถึง  $Q_4$  นี้ว่า กิลเบอร์ต เกนเซล (gilbert gain cell) ดังแสดงหลักการของวงจรดังกล่าวดังรูปที่ 3.1

กลุ่มของ  $Q_1$  ถึง  $Q_4$  ได้


$$V_{BE2} + V_{BE4} - V_{BE1} - V_{BE3} = 0 \quad (3.1)$$

ค่าของ  $V_{BE}$  ในไบโพลาร์ทรานซิสเตอร์มีค่าเป็น

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเป็น  $I_C$  และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$V_{BE} = V_T \ln \frac{I_C}{I_S} \quad (3.2)$$

แทน (3.2) ใน (3.1)



รูปที่ 3.1 หลักการของการแปรเปลี่ยนทรานคอนดักแตนซ์

$$V_T \ln \frac{I_{C2}}{I_{S1}} + V_T \ln \frac{I_{C4}}{I_{S4}} - V_T \ln \frac{I_{C1}}{I_{S1}} - V_T \ln \frac{I_{C3}}{I_{S3}} = 0$$

ให้  $I_{S1} = I_{S2} = I_{S3} = I_{S4}$  ทำให้

$$V_T \ln \frac{I_{C2} I_{C4}}{I_{C1} I_{C3}} = 0$$

หรือ

$$\frac{I_{C2} I_{C4}}{I_{C1} I_{C3}} = 1 \tag{3.3}$$

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์ของมหาวิทยาลัยเทคโนโลยีพระจอมเกล้าธนบุรี ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากรูปพบว่า  $I_{C1} = (I_1 - i)$ ,  $I_{C2} = (I_2 - i_o)$ ,  $I_{C3} = (I_2 + i_o)$  และ  $I_{C4} = (I_1 + i)$  แล้วแทนค่าดังกล่าวในสมการที่ (3.3) พบว่า

$$\frac{(I_2 - i_o)(I_1 + i)}{(I_2 + i_o)(I_1 - i)} = 1$$

หรือได้

$$I_1 \cdot I_2 + i \cdot I_2 - i_o \cdot I_1 - i \cdot i_o = I_1 \cdot I_2 - i \cdot I_2 + i_o \cdot I_1 - i \cdot i_o$$

ดังนั้นจะได้

$$i_o = \left( \frac{I_2}{I_1} \right) i \quad (3.4)$$

แต่  $i$  เป็นค่ากระแสที่ได้มาจากวงจรแปลงแรงดันเป็นค่ากระแสซึ่งพบว่า


$$i \cong \frac{v_{in}}{R} \quad (3.5)$$

แทนสมการ (3.5) ใน สมการ (3.4)

$$i_o = \left\{ \frac{1}{R} \left( \frac{I_2}{I_1} \right) \right\} v_{in} = G_m v_{in} \quad (3.6)$$

ดังนั้นจากสมการ (3.6) เป็นที่ประจักษ์ชัดว่าในการออกแบบในการแปลงแรงดัน  $v_m$  เป็นค่ากระแส  $i_o$  ค่าฟังก์ชันโอนย้ายของวงจรคือ  $G_m$  ซึ่งเป็นค่าพารามิเตอร์ของวงจรมันสามารถที่จะปรับเปลี่ยนได้ด้วยการใช้กระแสไบอัสจากภายนอกเข้ามาควบคุมที่อาจจะเป็นกระแส  $I_2$  หรือกระแส  $I_1$  ก็ได้ ซึ่งอัตราส่วนของค่ากระแส  $I_2/I_1$  ดังกล่าวนี้จึงเป็นที่มาของชื่อหลักการดังกล่าวนี้คือ “current ratioing” นั่นคือค่า  $I_2$  หรือ  $I_1$  สามารถที่จะควบคุมค่าพารามิเตอร์  $G_m$  ของวงจรมันได้ด้วยวิธีทางอิเล็กทรอนิกส์

รูปแบบที่ 2 หลักการของควอเทอร์สแควร์ (quarter-square methods) เป็นหลักการที่นำเอากระแส  $i$  ที่เกิดจากการเปลี่ยนแรงดัน  $v_m$  ให้เป็นกระแสมาสร้างเป็นผลรวมและผลต่างกับแหล่งจ่ายกระแสคงที่  $I_1$  ซึ่งมีค่าเป็น  $(I_1 + i)$  และ  $(I_1 - i)$  ตามลำดับ จากนั้นนำกระแสทั้งสองไปผ่านวงจรกำลังสอง (squaring circuit) เมื่อได้เอาที่พหุของอีกทั้งหน่วยที่ให้ค่าลบออกมา และต้องคำนึงถึงเงื่อนไขของอัตราทดคั้งที่มีอัตราเป็นไปใช้แต่ละสัญญาณที่ออกจากวงจรกำลังสองก็นำสัญญาณมาหักลบกันอีกทีหนึ่งและเกิดเป็นค่ากระแสสัญญาณของเอาท์พุท  $i_{out}$  ที่ต้องการ ดังแสดงหลักการของวงจรมันดังรูปที่ 3.2



รูปที่ 3.2 หลักการของวงจรควอดเรตสแควร์

จากรูปที่ 3.2 อินพุตก่อนเข้าวงจรกำลังสองมีค่ากระแสเป็น  $(I_1 - i)$  และ  $(I_1 + i)$  ตามลำดับ เมื่อผ่านออกจากวงจรกำลังสองของแต่ละชุดวงจรจะทำให้มีค่ากระแสเป็น

$$i_{o1} = K(I_1 - i)^2, K = \text{ค่าคงที่} \quad (3.7)$$

และ

$$i_{o2} = K(I_1 + i)^2, K = \text{ค่าคงที่} \quad (3.8)$$

และกระแสที่เอาที่พุด  $i_{out}$  จะมีค่าเท่ากับ  $i_{o2} - i_{o1}$  ดังนั้นจะได้

$$i_{out} = i_{o2} - i_{o1} = K[I_1^2 + 2iI_1 + i^2 - (I_1^2 - 2iI_1 + i^2)]$$


ดังนั้น นี่เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น  $i_{out} = (4KI_1)i$  จึงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

แต่  $i$  เป็นค่ากระแสที่ได้มาจากวงจรแปลงแรงดันเป็นค่ากระแส พบว่ามีค่าเช่นเดียวกับสมการที่ (3.5) ดังนั้นได้

$$i_{out} = \left( \frac{4KI_1}{R} \right) v_{in} = G_m v_{in} \quad (3.9)$$

เป็นที่ประจักษ์ชัดว่าค่า  $G_m$  ของวงจรที่ออกแบบขึ้นตามหลักการดังกล่าวนี้ สามารถที่จะเปลี่ยนแปลงได้ตามค่าของกระแส  $I_1$  จากภายนอก ซึ่งหมายความว่าค่าของ  $I_1$  นี้สามารถที่จะควบคุมค่าพารามิเตอร์  $G_m$  ของวงจรถัดไปนี้ได้ด้วยวิธีทางอิเล็กทรอนิกส์

รูปแบบที่ 3 หลักการจากวงจรขยายแบบดิฟเฟอเรนเชียล (differential amplifier) ที่ออกแบบจากมอสทรานซิสเตอร์ดังแสดงในรูปที่ 3.3



รูปที่ 3.3 วงจรขยายแบบดิฟเฟอเรนเชียลโดยใช้มอสทรานซิสเตอร์

จากวงจรมี  $M_1$  และ  $M_2$  เป็นวงจรขยายแบบดิฟเฟอเรนเชียลโดยใช้มอสทรานซิสเตอร์ โดยมีกระแส  $I_B$  เป็นค่าไบอัสให้กับวงจร เมื่อมีกระแส  $i_1$  และ  $i_2$  ที่เกิดขึ้นที่  $M_1$  และ  $M_2$  ตามลำดับ เนื่องมาจากการป้อนแรงดันเข้ามาที่  $v_i$  กระแส  $i_1$  จะถูกสะท้อนค่ากระแสเนื่องจากวงจรสะท้อนกระแส  $M_3$  และ  $M_4$  ไปหักลบออกจากค่ากระแส  $i_2$  แล้วไหลออกเป็นค่ากระแส  $i_{out}$  ต่อไป พบว่าความสัมพันธ์ระหว่างค่ากระแส  $i_{out}$  กับค่าแรงดันที่อินพุต  $v_i$  มีค่าเป็น [ดูการวิเคราะห์ได้ในภาคผนวก ก]

$$i_{out} = i_1 - i_2$$

หรือ 
$$i_{out} = \left( \sqrt{2KI_B} \right) v_i = G_m v_i \quad (3.11)$$

พบว่าค่า  $G_m$  ของวงจรที่เกิดขึ้นสามารถที่จะเปลี่ยนแปลงได้จากค่าของกระแส  $I_B$  ซึ่งทำให้วงจรดังกล่าวสามารถที่จะควบคุมค่า  $G_m$  ได้ด้วยวิธีทางอิเล็กทรอนิกส์เช่นเดียวกันเมื่อ  $K = K_p' W/2L$

### 3.3 ข้อได้เปรียบและเสียเปรียบระหว่างวงจรแปลงแรงดันเป็นกระแสแบบ EVCT กับ VCT

ข้อได้เปรียบ ของวงจรแปลงแรงดันเป็นกระแสแบบ EVCT เมื่อเทียบกับวงจรแบบ VCT

1. วงจรสามารถนำไปประยุกต์ใช้งานได้กว้างขวางกว่า
2. เมื่อนำเอาวงจร EVCT ไปประยุกต์ใช้งาน วงจรสามารถทำการเชื่อมต่อ (interface) กับไมโครคอมพิวเตอร์โดยตรง โดยค่ากระแสที่ใช้ควบคุมด้วยวิธีทางอิเล็กทรอนิกส์ได้จากการส่งผ่านข้อมูลจากไมโครคอมพิวเตอร์ผ่านวงจร D/A (digital-to-analog converter) โดยปราศจากการควบคุมวงจรโดยตรงจากมนุษย์หรือผู้ควบคุม เป็นผลให้วงจรสามารถปฏิบัติงานได้ตลอดเวลาโดยไม่มีภาระหยุดทำงาน ซึ่งต่างจากวงจรแบบ VCT โดยทั่วไปพบว่าอุปกรณ์ที่ใช้ในการปรับค่าพารามิเตอร์มักเป็นอุปกรณ์จำพวกแพสซีฟ เช่น R, L หรือ C อุปกรณ์เหล่านี้มักมีขนาดใหญ่และการปรับค่าทำได้โดยอาศัยวิธีการกล (mechanical)
3. ให้ความแม่นยำ ความละเอียด และความรวดเร็ว ในการทำงานมากกว่าวงจรแบบ VCT
4. ควบคุมการเปลี่ยนแปลงค่าที่ต้องการได้แบบเชิงเส้น เมื่อการปรับเปลี่ยนค่าพารามิเตอร์ของวงจรมีความเป็นเชิงเส้นกับค่ากระแสที่ใช้ควบคุม
5. เหมาะสมที่จะออกแบบและทำเป็นวงจรรวม เนื่องจากหลักการดังกล่าวออกแบบขึ้นพยายามหลีกเลี่ยงอุปกรณ์จำพวกแพสซีฟเป็นส่วนใหญ่

ข้อเสียเปรียบ ของวงจรแปลงแรงดันเป็นกระแสแบบ EVCT เมื่อเทียบกับวงจรแบบ VCT

1. โดยทั่วไปโครงสร้างของวงจรมีความซับซ้อน และใช้จำนวนอุปกรณ์ในการออกแบบที่มากกว่า แต่ในความเป็นจริงแล้วขึ้นอยู่กับหลักการที่เลือกการออกแบบ เพราะบางหลักการมีไม่มากนัก การใช้จำนวนอุปกรณ์ไม่มากนัก ดังเช่น หลักการของวงจรขยายแบบคิฟเฟอร์เรนเชี่ยลที่ออกแบบจากมอสทรานซิสเตอร์ เป็นต้น
2. ต้นทุนของราคาที่ใช้ผลิตวงจรส่วนใหญ่ก็มีราคาที่แพงมากกว่า

3. เนื่องจากว่าวงจรที่จะออกแบบขึ้นเน้นการออกแบบจากอุปกรณ์จำพวกแอคทีฟ เช่น ทรานซิสเตอร์ ซึ่งในตัวทรานซิสเตอร์เป็นสิ่งประดิษฐ์จากสารกึ่งตัวนำที่อาจจะมีผลจากการรบกวนเนื่องมาจากอุณหภูมิจากภายนอกก็ได้

### 3.4 บทสรุป

บทนี้ได้นำเสนอให้เข้าใจถึงหลักการและแนวทางในการออกแบบวงจร EVCT ที่สามารถปรับเปลี่ยนค่าทรานสคอนดักแตนซ์  $G_m$  ของวงจรในแต่ละรูปแบบต่าง ๆ กันได้ด้วยวิธีทางอิเล็กทรอนิกส์พร้อมทั้งได้แสดงการเปรียบเทียบถึงข้อได้เปรียบและเสียเปรียบของวงจร EVCT พบว่ารูปแบบของวงจร EVCT นั้นมีข้อได้เปรียบที่มากกว่าวงจร VCT โดยทั่วไปอยู่มาก ทำให้มีความมั่นใจว่าในอนาคตวงจร EVCT น่าจะเป็นวงจรที่ได้รับความสนใจและเลือกใช้ในการออกแบบร่วมกับวงจรต่าง ๆ เพิ่มมากขึ้น



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## บทที่ 4

### วงจรแปลงแรงดันเป็นกระแสแบบปรับค่าได้ด้วยวิธีทางอิเล็กทรอนิกส์ (EVCT) ที่ออกแบบจากวงจรคลาส AB แบบใช้มอสทรานซิสเตอร์

#### 4.1 บทนำ


ในวงจรแปลงแรงดันเป็นกระแส (V/I) เป็นที่ทราบดีว่ามีการนำไปประยุกต์ใช้งานด้านต่าง ๆ มากมาย เช่น วงจรประมวลผลสัญญาณแบบอนาล็อก (analog signal processing) วงจรกรองสัญญาณ (filter) วงจรขยายสัญญาณ (amplifier) วงจรสายพานกระแส (current conveyor) วงจรแปลงอิมพีแดนซ์ค่าลบ (negative impedance converter) และ วงจรอนาล็อกนิวรอลเน็ตเวิร์ค (analog neural network) [5-9] ทำให้วงจรได้รับความสนใจมากกว่าวงจรรูปแบบอื่น ๆ และเพื่อเพิ่มประสิทธิภาพในการนำไปใช้งานให้มากขึ้นอีกซึ่งถ้าวงจรสามารถที่จะถูกออกแบบให้มีลักษณะในการรับสัญญาณแรงดันอินพุตที่เข้ามาเป็นแบบดิฟเฟอเรนเชียล (differential input V/I) วงจรจะมีข้อได้เปรียบกว่าการรับสัญญาณแรงดันอินพุตที่เข้ามาแบบอินพุตเดี่ยว (single-ended mode) เช่น จะช่วยลดค่าแรงดันดีซีออฟเซต (DC offset voltage) ลง สามารถใช้งานในวงจรขยายแบบอินสตรูเมนต์ (instrumentation amplifier) หรือ วงจรแปลงอิมพีแดนซ์แบบลอยตัว (floating impedance converter) [9-11] ได้ และยังไปกว่านั้นถ้ารวมเอาหลักการแบบปรับค่าได้ด้วยวิธีทางอิเล็กทรอนิกส์เข้าไปร่วมด้วยภายในวงจร V/I (electronically tunable voltage-to-current transducers) หรือ EVCT ด้วยแล้วก็จะทำให้วงจรสามารถประยุกต์ใช้งานได้เพิ่มมากขึ้นอย่างไม่จำกัด เช่น สามารถออกแบบเป็นวงจร กรองแอกทีฟแบบติดตามอัตโนมัติ (automatic tracking active filter) วงจรกรองที่สามารถโปรแกรมและปรับเปลี่ยนสเตปได้ (programmable state-variable filter) วงจรแปลงอิมพีแดนซ์แบบแรงดันหรือกระแสควบคุม (voltage/current-controlled impedance converter) วงจรควบคุมอัตราขยายอัตโนมัติ (automatic gain controlled) หรือ วงจรออสซิลเลเตอร์ที่ควบคุมโดยแรงดันหรือกระแส (voltage/current-controlled oscillator) [12-14] เป็นต้น

ในเนื้อหานี้จะได้นำเสนอวงจร EVCT ที่ออกแบบจากวงจรขยายคลาส AB แบบใช้มอสทรานซิสเตอร์ [15-16] ซึ่งจากหลักการจะประกอบด้วยการเลือกใช่วงจรคลาส AB แบบใช้มอสทรานซิสเตอร์ออกแบบเพราะวงจรมีข้อดีหลายประการ กล่าวคือมีค่าความต้านทานสูงที่ทางเข้าของแรงดันอินพุตและให้ค่าความต้านทานต่ำที่ทางเข้าของกระแสอินพุต มีย่านการใช้งานและย่านปฏิบัติการงานความถี่ที่กว้าง (wide dynamic range and wide bandwidth) ดังนั้นในการรับสัญญาณแรงดันอินพุตเข้ามาจะเป็นการรับเข้ามาแบบดิฟเฟอเรนเชียลแล้วเปลี่ยนเป็นค่ากระแส จากนั้นสัญญาณจะส่งไปเข้ายังวงจรกระแสกำลังสอง (current squaring circuits) ตามหลักและวิธีการของ

ควอเตอร์สแควร์ ดังที่กล่าวมาในบทที่ 3 จากลักษณะการออกแบบดังกล่าวทำให้วงจรสามารถที่จะควบคุมค่าพารามิเตอร์ของวงจรมานั้นคือค่าทรานสคอนดักแตนซ์ หรือ  $g_m$  ได้ด้วยวิธีการควบคุมทางอิเล็กทรอนิกส์

## 4.2 วงจร EVCT ที่ออกแบบจากวงจรคลาส AB

### 4.2.1 การทำงานของวงจร



รูปที่ 4.1 วงจรแปลงแรงดันเป็นค่ากระแสแบบปรับค่าได้ด้วยวิธีทางอิเล็กทรอนิกส์ (EVCT)

จากวงจรในรูป 4.1 เป็นวงจรซึ่งทำหน้าที่แปลงแรงดันเป็นกระแสที่สามารถปรับค่าได้ด้วยวิธีทางอิเล็กทรอนิกส์ หรือ EVCT ภายในประกอบด้วยส่วนของวงจรรขยายคลาส AB ที่มีกลุ่มมอสทรานซิสเตอร์ ( $M_1$  ถึง  $M_4$ ) และ ( $M'_1$  ถึง  $M'_4$ ) โดยมีกระแส  $I_b$  เป็นแหล่งจ่ายกระแสคงที่ให้กับวงจร การทำงานในวงจรส่วนนี้จะทำหน้าที่รับแรงดันที่ป้อนเข้ามาแบบดิฟเฟอเรนเชียล ที่จุด A และ A' ตามลำดับ และให้ค่าแรงดันตาม (unity-gain voltage follower) ที่มีค่าเท่ากับสัญญาณที่อินพุตเกิดขึ้น ที่จุด B และ B' ตามลำดับ จากนั้น ที่จุด B และ B' จะมีค่าอิมพีแดนซ์ Z ต่ออยู่ที่ทำหน้าที่เปลี่ยนแรงดัน  $V_{BB}$  เป็นค่ากระแส  $i$  มีเท่ากับ  $(V_1 - V_2)/Z$  ดังนั้นกระแสที่เกิดขึ้นจะมีทิศทางการไหลจากจุด B ไปยังจุด B' (ถ้าแรงดันอินพุตที่ป้อนเข้ามาสู่วงจรมีค่า  $V_1 > V_2$ ) ที่จุด B และ B' จะมีแหล่งจ่ายกระแสคงที่  $I_A$  ต่ออยู่ซึ่งเป็นผลทำให้เกิดมีค่ากระแสเป็น  $(I_A + i)$  และ  $(I_A - i)$  มีทิศทางการไหลเข้าสู่จุด B และ B' ตามลำดับ นั่นคือขณะนี้กระแสที่เกิดขึ้นเป็น  $(I_A + i)$  และ  $(I_A - i)$  จะใช้

ป้อนเข้าสู่วงจรกระแสกำลังสองต่อไปที่กลุ่มมอสทรานซิสเตอร์ ( $M_2, M_4, M_8$  และ  $M_9$ ) และ ( $M_2', M_4', M_8'$  และ  $M_9'$ ) วงจรในส่วนนี้จะทำหน้าที่เป็นวงจรกระแสกำลังสอง ปรากฏค่ากระแสเอาต์พุตที่เกิดขึ้นเป็นกระแส  $I_1$  และ  $I_2$  เมื่อมีการป้อนกระแส ( $I_A + i$ ) และ ( $I_A - i$ ) เข้ามาที่อินพุตของวงจร ที่ จุด B และ B' ตามลำดับ ดังแสดงค่ากระแส  $I_1$  และ  $I_2$  [17 ] ในสมการที่ (4.1) และ (4.2) [ดูการวิเคราะห์ในภาคผนวก ข]

$$I_1 = 2I_b + \frac{(I_A + i)^2}{8I_b} \quad (4.1)$$

และ

$$I_2 = 2I_b + \frac{(I_A - i)^2}{8I_b} \quad (4.2)$$

และเพื่อต้องการทำให้วงจรมีค่าของสมการที่เกิดขึ้นเป็นค่ากระแส  $I_1$  และ  $I_2$  สอดคล้องกับสมการที่กล่าวมามากที่สุดจะต้องทำให้คู่ของมอสทรานซิสเตอร์ ( $M_1$  และ  $M_1'$ ), ( $M_2$  และ  $M_2'$ ), ( $M_3$  และ  $M_3'$ ) และ ( $M_4$  และ  $M_4'$ ) มีความสมพียงกันด้วย จากนั้นค่ากระแส  $I_1$  และ  $I_2$  จะถูกทำการสะท้อนกระแสเนื่องจากวงจรสะท้อนกระแสแบบลบ (negative current mirror) ที่ประกอบด้วยมอสทรานซิสเตอร์ ( $M_5$  ถึง  $M_7$ ) และ ( $M_5'$  ถึง  $M_7'$ ) ตามลำดับ โดยการสะท้อนกระแสสามารถขยายค่ากระแสได้ด้วยอัตราขยาย  $n$  ใด ๆ ซึ่งกำหนดการขยายกระแสดังกล่าวได้ด้วยอัตราส่วนของ  $W/L$  ของอุปกรณ์แต่ละชนิดนั้น ๆ ในที่นี้ภายในวงจรที่ใช้ออกแบบกำหนดให้  $(W/L)_{M_6}/(W/L)_{M_5} = (W/L)_{M_6'}/(W/L)_{M_5'} = n$  และ  $(W/L)_{M_7}/(W/L)_{M_5} = (W/L)_{M_7'}/(W/L)_{M_5'} = n$  จากนั้นค่ากระแส  $I_1$  และ  $I_2$  ที่ถูกขยายแล้วจะถูกสะท้อนกระแสด้วยวงจรสะท้อนกระแสแบบบวก (positive current mirror) ที่มีรูปแบบโดยมอสทรานซิสเตอร์ ( $M_{10}$  และ  $M_{11}$ ) และ ( $M_{10}'$  และ  $M_{11}'$ ) ที่มีการขยายกระแสเป็นหนึ่งเท่านั้น ซึ่งในวงจรกำหนด  $(W/L)$  โดย  $(W/L)_{M_{10}}/(W/L)_{M_{11}} = (W/L)_{M_{10}'}/(W/L)_{M_{11}'} = 1$  ในส่วนของวงจรสะท้อนกระแสแบบบวกนี้ทำหน้าที่เพียงนำค่ากระแส  $I_1$  และ  $I_2$  ไปหักลบกันเท่านั้นเพื่อให้เกิดเป็นค่ากระแสเอาต์พุต  $i_o$  ที่มีทิศทางไหลออกและไหลเข้าสู่จุด C และ C' ตามลำดับ โดยจะเห็นว่าหลักการออกแบบวงจรดังกล่าวนี้จะอาศัยหลักการของควอดเรตสแควร์ (quarter-square method) ดังที่กล่าวมาในบทที่ 3 ดังนั้นจะได้ค่ากระแสเอาต์พุต  $i_o$  มีค่าเป็น

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$i_o = n(I_1 - I_2) = \left( \frac{nI_A}{2I_b} \right) i = K \cdot i \quad (4.3)$$

และเพราะว่า  $i = \frac{(V_1 - V_2)}{Z}$  ดังนั้นจะได้

$$i_o = \left( \frac{nI_A}{2I_b} \right) \frac{(V_1 - V_2)}{Z} = K \frac{(V_1 - V_2)}{Z} \quad (4.4)$$

หรือ

$$g_m = \frac{i_o}{(V_1 - V_2)} = \left( \frac{nI_A}{2I_b} \right) \left( \frac{1}{Z} \right) = K \left( \frac{1}{Z} \right) \quad (4.5)$$

ผลจากค่าทรานส์คอนดักแตนซ์ หรือ  $g_m$  ที่สังเคราะห์ขึ้นจากวงจร EVCT เนื่องจากมีการป้อนแรงดันเข้ามาเป็น  $V_{in} = (V_1 - V_2)$  และทำให้เกิดกระแสเอาต์พุตเป็น  $i_o$  ซึ่งมีค่าอิมพีแดนซ์  $Z$  ที่ใช้แปลงค่า  $g_m$  ดังกล่าวยังสามารถควบคุมหรือเปลี่ยนแปลงได้จากค่าคงที่  $K$  โดยปรับเปลี่ยนได้จากอัตราส่วนของกระแสไบอัส  $I_A/I_b$  ภายในวงจรเดียวกัน ทำให้วงจร EVCT ดังกล่าวที่ออกแบบขึ้นสามารถที่จะควบคุมทรานส์คอนดักแตนซ์ของวงจรมานั้นคือค่า  $g_m$  ได้ด้วยวิธีการอิเล็กทรอนิกส์จากการใช้กระแสไบอัส  $I_A$  หรือ  $I_b$  ควบคุม

#### 4.2.2 สมรรถนะของวงจร

เพื่อที่จะได้ทราบถึงความสามารถและขีดจำกัดของวงจรว่ามีประสิทธิภาพและสมรรถนะในการใช้งานมากน้อยเพียงใด สำหรับการพิจารณาถึงช่วงปฏิบัติงานของแรงดันและกระแส ความต้านทานอินพุตและเอาต์พุตที่จุดต่าง ๆ ค่าเปอร์เซ็นต์ความผิดพลาดของ  $g_m$  ที่เกิดขึ้นตลอดจนช่วงของความถี่ปฏิบัติงาน ดังการวิเคราะห์ต่อไปนี้

##### 4.2.2.1 ช่วงแรงดันปฏิบัติงาน

พิจารณาวงจรรูปที่ 4.1 โดยวิเคราะห์เพียงวงจรซิกซายซิกเดียวเท่านั้น โดยให้  $V_2 = 0$  (เพราะวงจรซิกซายและขาเป็นวงจรเหมือนกันและมีการทำงานเช่นเดียวกัน) ที่จุด A ถ้าพิจารณาว่า  $V_1 > 0$  หรือมีค่าเป็นบวก ดังนั้นจะเห็นว่าขีดความสามารถของวงจรจะรับแรงดันได้มากน้อยเพียงใดขึ้นอยู่กับมอดุสทรานซิสเตอร์  $M_1$  กับแหล่งจ่ายกระแสคงที่  $I_b$  และแหล่งจ่ายไฟ  $V_{DD}$  นั่นคือเอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอนุญาติให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้คัดลอกเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$V_{DD} - V_1 = V_{min} + V_{DS1} \quad (4.6)$$

เมื่อกำหนดให้  $V_{\min}$  เป็นค่าแรงดันที่น้อยที่สุดที่เกิดขึ้นที่แหล่งจ่ายกระแสคงที่  $I_b$  ที่ยังทำให้  $I_b$  ทำงานเป็นแหล่งจ่ายกระแสคงที่ได้ และ  $V_{DS1}$  คือแรงดันที่ขาคูเวรน (drain) และซอส (source) ของ  $M_1$  ดังนั้นพบว่าถ้ามอส  $M_1$  ยังคงทำงานในช่วงอิ่มตัวได้ (saturation region) จะมีค่าของแรงดัน  $V_{DS1}$  หาได้จากสมการ (2.1) มีค่าเป็น

$$V_{DS1} = V_{GS1} - V_{T1} \quad (4.7)$$

ซึ่ง  $V_{GS1}$  เป็นแรงดันเกต (gate) และซอส (source) ของมอส  $M_1$  แทน (4.7) ใน (4.6) จะได้

$$V_1 = V_{DD} - V_{\min} - V_{GS1} + V_{T1} \quad (4.8)$$

แต่ค่า  $V_{GS1}$  สามารถหาได้จากสมการ (2.1) และ  $I_{D1} = I_b$  แล้วแทนในสมการ (4.8)

$$V_1 = V_{DD} - V_{\min} - \sqrt{\frac{I_b}{(K'_p W_1/2L_1)}} \quad (4.9)$$

ทำนองเดียวกันถ้า  $V_1$  มีค่าเป็นลบหรือ  $V_1 < 0$  ดังนั้นช่วงแรงดันปฏิบัติการจะขึ้นอยู่กับมอสทรานซิสเตอร์  $M_3$  กับแหล่งจ่ายกระแสคงที่  $I_b$  และแหล่งจ่ายไฟ  $V_{SS}$  นั่นคือ

$$V_1 - V_{SS} = V_{\min} + V_{SD3} \quad (4.10)$$

พิจารณาสมการ (4.10) เช่นเดียวกับสมการ (4.6) ดังนั้นจะได้

$$V_1 = V_{SS} + V_{\min} + \sqrt{\frac{I_b}{(K'_p W_3/2L_3)}}$$

เพราะฉะนั้นจึงสามารถสรุปช่วงของแรงดันปฏิบัติการทั้งหมดได้เป็น

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้ง  $I_b$  มิให้คิดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$V_{SS} + V_{\min} + \sqrt{\frac{I_b}{(K'_p W_3/2L_3)}} \leq V_{in} \leq V_{DD} - V_{\min} - \sqrt{\frac{I_b}{(K'_p W_1/2L_1)}} \quad (4.11)$$

#### 4.2.2.2 ช่วงกระแสปฏิบัติงาน

ในวงจรรูปที่ 4.1 จะเห็นว่าทางเข้าของกระแสอยู่ที่จุด B และ จุด B' มีค่าเป็น  $(I_A + i)$  และ  $(I_A - i)$  ซึ่งสมมติให้เป็นค่ากระแส  $I_{in}$  และทำให้เกิดเป็นค่ากระแสเอาต์พุตขึ้นมีค่าเป็น  $I_1$  และ  $I_2$  ตามลำดับ ดังแสดงค่าดังกล่าวในสมการที่ (4.1) พบว่าถ้ากระแสเอาต์พุต  $I_1$  หรือ  $I_2$  มีค่าน้อยกว่าหรือเท่ากับศูนย์เป็นต้นไปจะทำให้วงจรไม่สามารถมีค่ากระแส  $I_1$  หรือ  $I_2$  สะท้อนผ่านวงจรสะท้อนกระแส ( $M_5$  ถึง  $M_7$ ) ได้ ซึ่งข้อมไม่ทำให้เกิดค่ากระแสเอาต์พุต  $i_0$  แน่ ดังนั้นจากสมการที่ (4.1) และ (4.2) จะได้ว่า

$$2I_b + \frac{I_{in}^2}{8I_b} \leq 0$$

จะได้ว่า

$$|I_{in}| \leq 4I_b \quad (4.12)$$

หรือ

$$|I_A| + |i| \leq 4I_b \quad (4.13)$$

จากสมการ (4.13) บอกให้ทราบว่ากระแสที่จะไหลเข้าหรือออกที่จุด B ซึ่งเป็นทางเข้าออกของกระแส  $I_{in}$  จะต้องมีค่าไม่เกิน  $4I_b$  เท่านั้นที่วงจรสามารถทำงานได้ และเพื่อต้องการทราบถึงค่าสูงสุดที่กระแสเอาต์พุต  $i_0$  จะมีได้สามารถทำได้โดย จากสมการที่ (4.13) ถ้าประมาณว่าในการใช้งานมี  $|i| < |I_A|$  ดังนั้นจะได้ว่า

$$|I_A| = 4I_b \quad (4.14)$$

แทนค่าสมการที่ (4.14) ใน (4.3) ได้

$$i_{o \max} = \left[ \frac{n(4I_b)}{2I_b} \right] i = (2n) i = (K_{\max}) i \quad (4.15)$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


จากสมการที่(4.15) ทำให้ทราบว่าค่ากระแสเอาต์พุต  $i_0$  จะมีค่ามากที่สุดเท่ากับ  $2n$  ของกระแสอินพุต  $i$  ที่เกิดขึ้น ดังนั้นถ้าในวงจรออกแบบให้  $n = 1$  ก็จะทำให้ค่า  $i_0$  สูงสุดเท่ากับ 2 เท่า

ของกระแส  $i$  นั้นคือถ้าเลือกการออกแบบให้วงจรสะท้อนกระแสแบบลบที่มอส ( $M_5$  ถึง  $M_7$ ) และ ( $M'_5$  ถึง  $M'_7$ ) มีการสะท้อนและขยายกระแส  $I_1$  และ  $I_2$  ตามลำดับ เป็นค่า  $n$  เท่า จะทำให้วงจรเพิ่มย่านค่าอัตราขยายของการขยายกระแส ( $K_{\max}$ ) มีค่าเป็น  $2n$  [18] ดังนั้นจึงสรุปค่าอัตราขยายของการขยายกระแสได้ว่า

$$(i_o / i_i)_{\max} = K_{\max} \leq 2n \quad (4.16)$$

#### 4.2.2.3 การวิเคราะห์อินพุทอิมพีแดนซ์และเอาต์พุทอิมพีแดนซ์

ในการคำนวณหาค่าอินพุทและเอาต์พุทอิมพีแดนซ์สามารถทำได้โดยการใช้การวิเคราะห์สัญญาณขนาดเล็ก (small signal analysis) เนื่องจากวงจรมีความสมมาตรกันระหว่าง  $M_1$  ถึง  $M_{11}$  และ  $M'_1$  ถึง  $M'_{11}$  จะทำการวิเคราะห์วงจรเพียงส่วนเดียวคือ  $M_1$  ถึง  $M_{11}$  จากวงจรรูปที่ 4.1 สามารถแทนด้วยวงจรสมมูลย์ได้ดังแสดงในรูปที่ 4.2



รูปที่ 4.2 วงจรสมมูลย์ในการวิเคราะห์หาค่าความต้านทานที่จุดต่าง ๆ

จากวงจรสมมูลย์สามารถพิจารณาและคำนวณหาค่าอิมพีแดนซ์ที่จุด A หรือ  $r_A$  ได้จากส่วนของมอสทรานซิสเตอร์  $M_1$ ,  $M_3$  และแหล่งจ่ายกระแสคงที่  $I_b$  ซึ่งพบว่า  $R_{AA} = 2r_A$  ที่มีการนำไปใช้

$$r_{AA'} = 2r_A = 2 \left\{ \left( \frac{1}{g_{ib}} + \frac{1}{g_{m1}} \right) // \left( \frac{1}{g_{ib}} + \frac{1}{g_{m3}} \right) \right\} \equiv \frac{1}{g_{ib}} \quad (4.17)$$

เมื่อ  $g_{ib}$  เป็นค่าความนำของแหล่งจ่ายกระแสที่  $I_b$  ส่วน  $g_{m1}$  และ  $g_{m3}$  เป็นค่าความนำของมอสทรานซิสเตอร์  $M_1$  และ  $M_3$  ตามลำดับ ซึ่งพบว่า  $1/g_{ib} \gg 1/g_{m1}$  หรือ  $1/g_{m3}$  ตัวอย่างเช่น  $g_{ib} = 4.6 \times 10^{-8} \text{ AV}^{-1}$ ,  $g_{m1} = g_{m3} = 8.40 \times 10^{-4} \text{ AV}^{-1}$  จะได้ค่าของความต้านทาน  $r_{AA'} = 21.74 \text{ M}\Omega$  ซึ่งจะเห็นว่ามีความสูงมากเหมาะสำหรับรับสัญญาณแรงดันอินพุต

ส่วนในการพิจารณาค่าอิมพีแดนซ์ที่จุด B และหรือ  $r_B$  ซึ่งเป็นทางเข้าของกระแสอินพุต จะพิจารณาให้แรงดันที่จุด A เป็นศูนย์ นั่นคือจะทำให้  $V_A = V_1 = V_2 = 0$  ซึ่งเมื่อหาค่า  $r_B$  ได้แล้ว ดังนั้นจะได้  $r_{BB'} = 2r_B$  เพราะวงจรมีความสมมาตรกันทั้งซ้ายและขวา

ในกรณีดังกล่าวนี้ให้  $V_A = V_1 = V_2 = 0$  ดังนั้น  
ที่ node 5 ได้

$$(g_{m5} + g_{d2} + g_{d9}) V_5 - g_{d2} V_3 = g_{m2} V_3 - g_{m9} V_4 \quad (4.18)$$

ที่ node 3 ได้

$$(g_{d2} + g_{d4}) V_3 - g_{d2} V_5 - g_{d4} V_4 = -g_{m2} V_3 - g_{m4} V_3 + I \quad (4.19)$$

ที่ node 4 ได้

$$(g_{m8} + g_{d4}) V_4 - g_{d4} V_3 = g_{m4} V_3 \quad (4.20)$$

ในการประมาณค่าสมการใด ๆ จะกำหนดให้  $g_m \gg g_d$  เสมอ ดังนั้นแทน สมการที่ (4.20) ใน (4.18)

$$V_5 = \frac{(g_{m2} g_{m8} - g_{m4} g_{m9}) V_3}{g_{m5} g_{m8}} \quad (4.21)$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
แทน สมการที่ (4.20) และ (4.21) ใน (4.19)

$$(g_{m2} + g_{m4}) V_3 = \left[ \frac{g_{m4} g_{d4}}{g_{m8}} + \frac{g_{d2}(g_{m2} g_{m8} - g_{m4} g_{m9})}{g_{m5} g_{m8}} \right] V_3 + I$$

หาอัตราส่วน  $V_3/I$  ได้

$$r_B = \frac{V_3}{I} = \frac{1}{(g_{m2} + g_{m4}) + (g_{m4} g_{m9} g_{d2} / g_{m5} g_{m8})}$$

ดังนั้นจะได้

$$r_{BB'} = 2r_B = \frac{2}{(g_{m2} + g_{m4}) + (g_{m4} g_{m9} g_{d2} / g_{m5} g_{m8})} \quad (4.22)$$

ตัวอย่างเช่น  $V_{Tn} = 0.798V$ ,  $V_{Tp} = -0.914V$ ,  $t_{ox} = 3.71 \times 10^{-8} m$  และ  $\mu_{nC_{ox}} = 66.0 \times 10^{-6} AV^{-2}$  [19] จะได้  $g_{m2} = 1.51 \times 10^{-3} AV^{-1}$ ,  $g_{m4} = 5.12 \times 10^{-4} AV^{-1}$ ,  $g_{m5} = 6.46 \times 10^{-4} AV^{-1}$ ,  $g_{m8} = g_{m9} = 1.37 \times 10^{-4} AV^{-1}$  และ  $g_{d2} = 1.1 \times 10^{-7} AV^{-1}$  จะได้ค่าของความต้านทาน  $r_{BB'} = 984 \Omega$  ซึ่งค่าดังกล่าวนี้สามารถทำให้ลดต่ำลงกว่านี้ประมาณครึ่งหนึ่งหรือ  $400 \Omega$  ได้ด้วยการแทนวงจรมอสตามที่มีมอสทรานซิสเตอร์ ( $M_1$  และ  $M_2$ ) และ ( $M_1'$  และ  $M_2'$ ) ด้วยวงจรมอสโคด (cascode form) ซึ่งหลักการนี้เสนอไว้ในเอกสารอ้างอิง [15]


และในการพิจารณาค่าอิมพีแดนซ์ที่จุด C และ C' หรือ  $r_{CC'}$  ซึ่งเป็นทางออกของสัญญาณกระแส ดังนั้นค่าดังกล่าวสามารถหาได้จากส่วนของมอสทรานซิสเตอร์  $M_7$ ,  $M_{7'}$ ,  $M_{11}$  และ  $M_{11'}$  แต่ที่  $M_7$  และ  $M_{7'}$  ถูกออกแบบให้สามารถขยายอัตราส่วนของกระแสได้จำนวน n เท่า นั่นคือถ้าเลือกออกแบบให้ n มีค่ามาก ๆ จะทำให้ความต้านทานขาออกที่  $M_7$  และ  $M_{7'}$  มีค่าต่ำ ดังนั้นจะได้ค่าความต้านทานที่ จุด C และ C' มีค่าเป็น

$$r_{CC'} = \left[ \frac{1}{ng_{d7} + g_{d11'}} + \frac{1}{ng_{d7'} + g_{d11}} \right] \quad (4.23)$$

ตัวอย่างเช่น  $g_{d7} = g_{d7'} = g_{d11} = g_{d11'} = 1.27 \times 10^{-7} AV^{-1}$  และเลือกออกแบบ  $n = 1$  จะได้  $r_{CC'} = 7.93 M\Omega$  ในการปรับปรุงให้ค่า  $r_{CC'}$  ให้มีค่าสูงขึ้นเพื่อเหมาะสำหรับการเป็นแหล่งจ่ายกระแสในอุดมคติที่ดี สามารถทำได้โดยแทนวงจรมอสที่มอสทรานซิสเตอร์แบบลอบ ( $M_5$  ถึง  $M_7$ ) และ ( $M_5'$  ถึง  $M_7'$ ) ด้วยวงจรมอสที่มอสทรานซิสเตอร์แบบวิลสัน (wilson current mirror) หรือ แบบคาสโคด (cascode current mirror)

#### 4.2.2.4 การวิเคราะห์ค่าเปอร์เซ็นต์ความผิดพลาดสำหรับค่าทรานส์คอนดักแตนซ์ของวงจร

ใช้การคำนวณเช่นเดียวกับการวิเคราะห์หาค่าของอิมพีแดนซ์ด้วยวิธีการวิเคราะห์สัญญาณขนาดเล็กของวงจรรูปที่ 4.1 สามารถแทนด้วยวงจรสมมูลย์ได้ดังแสดงในรูป 4.3



รูปที่ 4.3 วงจรสมมูลย์ในการวิเคราะห์ค่า  $g_m$  ของวงจร

จากรูปพบว่า  $V_A = V_1 = V_2$  ดังนั้น

ที่ node 4 ได้

$$(g_{m8} + g_{d4})V_4 - g_{d4}V_3 = -g_{m4}(V_A - V_3) \quad (4.24)$$

ที่ node 5 ได้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$(g_{m5} + g_{d2} + g_{d9})V_5 - g_{d2}V_3 = -g_{m2}(V_A - V_3) - g_{m9}V_4 \quad (4.25)$$

ที่ node 3 ได้

$$(g_R + g_{d2} + g_{d4})V_3 - g_{d2}V_5 - g_{d4}V_4 = g_{m2}(V_A - V_3) + g_{m4}(V_A - V_3) \quad (4.26)$$

ในการประมาณค่าสมการใด ๆ จะกำหนดให้  $g_m \gg g_d$  เสมอ ดังนั้น แทนสมการที่ (4.24) ใน (4.25) ได้

$$V_5 = \left( \frac{g_{m4}g_{m9} - g_{m2}g_{m8}}{g_{m5}g_{m8}} \right) V_A - \left( \frac{g_{m4}g_{m9} - g_{m2}g_{m8}}{g_{m5}g_{m8}} \right) V_3 \quad (4.27)$$

แทนสมการที่ (4.24) และ สมการที่ (4.27) ใน สมการที่ (4.26) และให้  $V_3 = I \cdot R$  จะได้

$$g_m = \frac{I}{V_A} = \frac{1}{R} \left\{ \frac{1}{1 + \frac{1}{R[(g_{m2} + g_{m4}) + (g_{d2}g_{m4}/g_{m5})]}} \right\} \quad (4.28)$$

ซึ่งจะได้ว่าเปอร์เซ็นต์ความผิดพลาดสำหรับค่าทรานส์คอนดักแตนซ์ของวงจรมีค่าเป็น

$$\frac{\delta g_m}{g_m} = \frac{1}{R[(g_{m2} + g_{m4}) + (g_{d2}g_{m4}/g_{m5})]} \times 100\% \quad (4.29)$$


ตัวอย่างเช่น  $g_{m2} = 1.51 \times 10^{-3} \text{ AV}^{-1}$ ,  $g_{m4} = 5.12 \times 10^{-4} \text{ AV}^{-1}$ ,  $g_{d2} = 1.1 \times 10^{-7} \text{ AV}^{-1}$  และถ้าเลือกใช้  $R = 50 \text{ K}\Omega$  ดังนั้นจะเห็นได้ว่าจะมีค่าของเปอร์เซ็นต์ความผิดพลาดของค่า  $g_m$  ที่เกิดขึ้นเพียง 0.98 % ซึ่งค่าดังกล่าวนี้จะมีค่าน้อยถ้าเลือกใช้อิมพีแดนซ์  $Z = R$  มีค่าที่สูงขึ้น

#### 4.2.2.5 การวิเคราะห์ค่าความถี่ปฏิบัติการของค่าทรานส์คอนดักแตนซ์ของวงจร

ในการวิเคราะห์หาค่าความถี่ปฏิบัติการ สามารถทำได้โดยใช้การวิเคราะห์เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น เมื่ออนุญาตให้นำไปใช้ประโยชน์ด้านการค้า สัญญาขนาดเล็กซึ่งมีค่าความจุไฟฟ้าแฝงที่เกิดขึ้นระหว่างขาเกตและซอสของมอสทรานซิสเตอร์ตัวใด ๆ เท่านั้น เนื่องมาจากว่าเมื่อใช้งานมอสทรานซิสเตอร์ในช่วงอิมิตัวให้ทำงานแล้วค่า

$C_{gs} = \frac{2}{3} C_{ox} W.L$  ตามสมการที่ (2.4) และจากวงจร EVCT ในรูปที่ 4.1 วงจรอาศัยหลักการทำ

งานของวงจรคลาส AB ดังนั้นในการวิเคราะห์ค่าสัญญาณที่มีความถี่ การทำงานของมอสทรานซิสเตอร์จะสลับกันทำงานระหว่างมอสชุดบนคือ ( $M_1$  และ  $M_2$ ) กับ มอสชุดล่างคือ ( $M_3$  และ  $M_4$ ) ทำให้สามารถวิเคราะห์ห้วงจรโดยเลือกการทำงานของมอสทรานซิสเตอร์ซีกใดซีกหนึ่งก็ได้ ดังนั้นในที่นี้เลือกชุดบนคือ ( $M_1$  และ  $M_2$ ) มาทำการวิเคราะห์หาค่า  $g_m$  ของวงจรต่อไป ดังแสดงวงจรการวิเคราะห์หาค่า  $g_m$  ของวงจรส่วนแรกในรูปที่ 4.4



รูปที่ 4.4 การวิเคราะห์หาค่าความถี่ปฏิบัติงานของ  $g_m(s)$  ในส่วนวงจรคลาส AB

ที่ node 1 ได้

$$\left[ g_{m1} + s(C_1 + C_2) \right] V_1 - (g_{m1} + sC_1) V_A - sC_2 V_3 = 0 \quad (4.30)$$

ที่ node 3 ได้

$$(g_{d2} + g_R + sC_2) V_3 - sC_2 V_1 - g_{d2} V_5 = g_{m2}(V_1 - V_3) \quad (4.31)$$

ที่ node 5 ได้

$$(g_{m5} + g_{d2} + sC_5) V_5 - g_{d2} V_3 = -g_{m2}(V_1 - V_3) \quad (4.32)$$

เอกสารนี้เป็นเอกสารที่จัดทำขึ้นเพื่อใช้ในการเรียนการสอนเท่านั้น ไม่สามารถนำออกจำหน่ายหรือทำซ้ำโดยไม่ได้รับอนุญาต  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้คัดลอกเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้  
ทำนองเดียวกันในการประมาณค่าสมการจะกำหนดให้ค่าของ  $g_m \gg g_d$  เสมอ ดังนั้นแทนสมการที่ (4.31) ใน (4.30) จะได้


$$\frac{V_3}{V_A} = \frac{\left(s + \frac{g_{m1}}{C_1}\right) \left(s + \frac{g_{m2}}{C_2}\right)}{s^2 + s \left[ \frac{g_{m1}}{C_1} + \frac{g_{m2}}{C_2} + g_R \frac{(C_1 C_2)}{C_1 C_2} \right] + \frac{g_{m1}(g_R + g_{m2})}{C_1 C_2}} \quad (4.33)$$

แทนสมการที่ (4.31) ใน สมการที่ (4.32) ได้

$$\frac{V_5}{V_3} = \frac{\frac{-g_{m2}g_R}{C_2 C_5}}{s^2 + s \left( \frac{g_{m2}}{C_2} + \frac{g_{m5}}{C_5} \right) + \frac{g_{m2}g_{m5}}{C_2 C_5}} = \frac{\frac{-g_{m2}g_R}{C_2 C_5}}{\left(s + \frac{g_{m2}}{C_2}\right) \left(s + \frac{g_{m5}}{C_5}\right)} \quad (4.34)$$

นำสมการที่ (4.33) คูณกับ (4.34) ได้

$$\frac{V_5}{V_A} = \frac{-\left(\frac{g_{m2}g_R}{C_2 C_5}\right) \left(s + \frac{g_{m1}}{C_1}\right)}{\left\{ s^2 + s \left[ \frac{g_{m1}}{C_1} + \frac{g_{m2}}{C_2} + \frac{g_R(C_1 + C_2)}{C_1 C_2} \right] + \frac{g_{m1}(g_R + g_{m2})}{C_1 C_2} \right\} \left(s + \frac{g_{m5}}{C_5}\right)} \quad (4.35)$$



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
รูปที่ 4.5 การวิเคราะห์หาค่าความถี่ปฏิบัติการของ  $g_m(s)$  ในส่วนวงจร

สื่อนอนกระแสแบบลบบและบวก

เมื่อกำหนดให้  $C_1 = C_{gs1}$ ,  $C_2 = C_{gs2}$  และ  $C_5 = C_{gs5} + n(C_{gs6} + C_{gs7})$  และการพิจารณาหาค่าความถี่ปฏิบัติการของ  $g_m(s)$  ในส่วนที่สองต่อไปโดยพิจารณาวงจรมอดสทรานซิสเตอร์ที่ทำหน้าที่เป็นวงจรสะท้อนกระแสแบบลบ ( $M_5$  ถึง  $M_7$ ) และวงจรสะท้อนกระแสแบบบวก ( $M_{10}$  และ  $M_{11}$ ) จะได้วงจรสมมูลที่ใช้ในการวิเคราะห์ดังแสดงในรูปที่ 4.5

ที่ node 6 ได้

$$(g_{m10} + g_{d6} + sC_{10})V_6 = -g_{m6}V_5 \quad (4.36)$$

ที่ node 8 ได้

$$g_{d11}V_8 = i_o - g_{m11}V_6 \quad (4.37)$$

จากสมการที่ (4.36) และ (4.37) ประมาณว่า  $g_m \gg g_d$  นั่นคือให้  $g_d = 0$  จะได้

$$\frac{i_o}{V_5} = \frac{-g_{m6}g_{m11}}{C_{10}} \frac{1}{\left(s + \frac{g_{m10}}{C_{10}}\right)} \quad (4.38)$$

เมื่อ  $C_{10} = C_{gs10} + C_{gs11}$  จากนั้นนำเอาสมการที่ (4.38) ไปคูณกับสมการที่ (4.35) ขณะที่  $g_R = 1/R$  จะได้

$$g_{m5}(s) = \frac{i_o}{(V_1 - V_2)} = \frac{\left[ \frac{g_{m2}g_{m6}g_{m11}}{C_2C_5C_{10}R} \right] \left[ s + \frac{g_{m1}}{C_1} \right]}{\left\{ s^2 + s \left[ \frac{g_{m1}}{C_1} + \frac{g_{m2}}{C_2} + \frac{(C_1 + C_2)}{RC_1C_2} \right] + \frac{g_{m1}(1 + g_{m2}R)}{RC_1C_2} \right\} \left[ s + \frac{g_{m10}}{C_{10}} \right] \left[ s + \frac{g_{m5}}{C_5} \right]} \quad (4.39)$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้  
ถ้ากำหนดให้ ในการออกแบบวงจรมีค่า  $g_{m1} = 1.27 \times 10^{-4} \text{AV}^{-1}$ ,  $g_{m2} = 1.51 \times 10^{-3} \text{AV}^{-1}$ ,  $g_{m5} = g_{m6} = 4.78 \times 10^{-4} \text{AV}^{-1}$ ,  $g_{m10} = g_{m11} = 4.28 \times 10^{-4} \text{AV}^{-1}$ ,  $C_{gs1} = C_{gs2} = 11 \text{pF}$ ,  $C_{gs5} = C_{gs6} = C_{gs7} = 1.1 \text{pF}$

(เมื่อเลือกใช้  $n = 1$ ) และ  $C_{gs10} = C_{gs11} = 0.88 \text{ pF}$  นั่นคือจากสมการที่ (4.39) จะมีค่าของ  $g_m(s)$  ที่มีขั้วจำกัดทางด้านความถี่สูง เนื่องจากค่าโพล (pole) ด้วยกัน 3 ตัวคือ

ความถี่แรก หรือ  $f_1$  เป็นความถี่ที่เกิดเนื่องจากขั้วจำกัดของการทำงานด้านความถี่ของวงจรถลาส AB พบว่า

$$f_1 = \frac{1}{2\pi} \sqrt{\frac{g_{m1}g_{m2}}{C_1C_2}} \quad (4.40)$$

จากการแทนค่าพบว่า  $f_1$  มีค่าความถี่สูงสุดที่วงจรถลาส AB ทำงานได้เท่ากับ 16.3 MHz

ความถี่ที่สอง หรือ  $f_2$  เป็นความถี่ที่เกิดเนื่องจากขั้วจำกัดของการทำงานด้านความถี่ของวงจรสะท้อนกระแสแบบบวก พบว่า

$$f_2 = \frac{g_{m10}}{2\pi C_{10}} \quad (4.41)$$

จากการแทนค่าพบว่า  $f_2$  มีค่าความถี่สูงสุดที่วงจรสะท้อนกระแสแบบบวกทำงานได้เท่ากับ 38.7 MHz

ความถี่ที่สาม หรือ  $f_3$  เป็นความถี่ที่เกิดเนื่องจากขั้วจำกัดของการทำงานด้านความถี่ของวงจรสะท้อนกระแสแบบลบ พบว่า

$$f_3 = \frac{g_{m5}}{2\pi C_5} \quad (4.42)$$

จากการแทนค่าพบว่า  $f_3$  ค่าความถี่สูงสุดที่วงจรสะท้อนกระแสแบบลบทำงานได้เท่ากับ 23.05 MHz

ดังนั้นในการตัดสินใจจะพบว่า  $f_1 < f_3 < f_2$  นั่นคือขั้วจำกัดการทำงานทางด้านความถี่ของค่า  $g_m(s)$  ของวงจรจะขึ้นอยู่กับวงจรถลาส AB ซึ่งสามารถทำงานที่ความถี่สูงสุดเพียง 16.3 MHz (ถ้าเลือกเอกสารนี้เป็นเอกสารที่ส่งงานไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านอื่น) แต่ถ้าวางจรดังรูปที่ 4.1 เลือกใช้ค่า  $n > 1$  เช่นเลือก  $n = 5$  ค่า  $f_3$  จะมีค่าใหม่ที่เกิดขึ้นเป็น 6.3 MHz นั่นคือขั้วจำกัดการทำงานด้านความถี่ของค่า  $g_m(s)$  เมื่อเลือกออกแบบให้  $n > 1$

วงจรจะมีขีดความสามารถตอบสนองต่อความถี่ขึ้นอยู่กับค่า  $f_3$  ซึ่งในที่นี้เท่ากับ 6.3 MHz (ถ้าเลือกใช้  $n = 5$ ) ซึ่งตกอยู่กับวงจรสะท้อนกระแสแบบลบ

#### 4.3 ผลของการเลียนแบบการทำงานของวงจรด้วยโปรแกรม PSPICE [31]


จากคุณลักษณะและการทำงานของวงจร EVCT ดังรูปที่ 4.1 เพื่อที่จะนำมาทดสอบและเปรียบเทียบกับผลจากการที่ได้วิเคราะห์ค่าต่าง ๆ ไว้ ดังแสดงในหัวข้อ 4.2 ว่ามีความถูกต้องแม่นยำและเป็นไปตามที่คาดหมายมากน้อยเพียงใดกับหลักการที่ได้นำเสนอ จึงได้ใช้โปรแกรม PSPICE ทำการเลียนแบบการทำงานของวงจрдังรูปที่ 4.1 ซึ่งภายในอุปกรณ์ของมอสทรานซิสเตอร์แต่ละตัวได้กำหนดให้มีค่า  $W$  และ  $L$  แสดงไว้ในตารางที่ 4.1 และกำหนดให้  $V_{Tn} = 0.789$  V,  $V_{Tp} = -0.914$  V,  $t_{ox} = 3.71 \times 10^{-8}$  m,  $\mu_n C_{ox} = K_p' = 66.0 \times 10^{-6}$  AV<sup>-2</sup> [19] และ เลือกใช้  $n = 1$  ขณะที่วงจรใช้แหล่งจ่ายไฟ  $V_{DD} = 10$  V และ  $V_{SS} = -10$  V

ทรานซิสเตอร์	W(μm)	L(μm)
M <sub>1</sub> , M <sub>2</sub> , M <sub>3</sub> , M <sub>4</sub>	500	36
M <sub>5</sub> , M <sub>6</sub> , M <sub>7</sub>	50	36
M <sub>8</sub> , M <sub>9</sub> , M <sub>10</sub> , M <sub>11</sub>	40	36


ตารางที่ 4.1 แสดงการเลือกใช้  $W$  และ  $L$  ในมอสทรานซิสเตอร์

ผลของการศึกษาถึงช่วงแรงดันปฏิบัติงานจากการเลือกใช้ค่า  $R$  มีค่า 3 ค่าคือ 25 kΩ, 50 kΩ และ 100 kΩ ปรากฏว่าช่วงแรงดันปฏิบัติจะมีความเป็นเชิงเส้นตลอดช่วงแรงดันประมาณ  $\pm 9$  V โดยไม่ขึ้นกับค่าความต้านทานที่นำมาต่อใช้งาน และเมื่อเปรียบเทียบกับทฤษฎีดังแสดงในสมการที่ (4.11) ซึ่งถ้าในวงจรเลือกใช้  $I_b = 100$  μA,  $W_1 = W_3 = 500$  μm,  $L_1 = L_3 = 36$  μm,  $K_p' = 66.0 \times 10^{-6}$  AV<sup>-2</sup>,  $V_{min} = 0.8$  V,  $V_{DD} = 10$  V และ  $V_{SS} = -10$  V ตามลำดับ จะได้ช่วงแรงดันปฏิบัติเท่ากับ  $-8.73$  V  $\leq (V_1 - V_2) \leq 8.73$  V ซึ่งมีค่าใกล้เคียงกับ  $\pm 9$  V ดังแสดงในรูปที่ 4.6

เอกสารนี้เป็นส่วนของการแสดงผลของค่าปฏิบัติงานทางได้ป้อนแรงดันที่เป็นสัญญาณเข้าที่แรงดันจุด A และ A' หรือมีค่าเป็น  $(V_1 - V_2)$  แล้ววัดค่ากระแสของสัญญาณเอาท์พุทที่เกิดขึ้นเป็นค่า  $i_o$  ที่การเลือกใช้  $n = 1$  ปรากฏว่าช่วงความถี่ปฏิบัติงานของวงจรจะมีค่าเท่ากันหมดที่การเลือกใช้ค่าความต้านทาน  $R$  เท่ากับ 25 kΩ, 50 kΩ และ 100 kΩ ซึ่งมีค่าเท่ากับ 16.3 MHz ดังแสดง




รูปที่ 4.6 แสดงผลของแรงดันปฏิบัติงานที่จุด A และ A' ของวงจรรูปที่ 4.1



เอกสารนี้เป็นทรัพย์สินของมหาวิทยาลัยเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง การนำเอกสารนี้ไปใช้โดยไม่ได้รับอนุญาตถือว่าผิดกฎหมาย

รูปที่ 4.7 แสดงขีดจำกัดของช่วงปฏิบัติงานทางด้านความถี่ของวงจรเมื่อเลือกใช้  $n = 1$

ในรูปที่ 4.7 ซึ่งสอดคล้องกับผลที่ได้วิเคราะห์ซึ่งแสดงเป็นค่าของ  $f_1$  ที่เกิดจากผลของวงจรคลาส AB และในรูปที่ 4.8 ได้แสดงให้เห็นว่าถ้าค่าของ  $n > 1$  แล้วขีดจำกัดของความถี่ปฏิบัติงานของวงจรจะขึ้นอยู่กับค่าของ  $f_3$  ซึ่งเกิดจากผลของวงจรสะท้อนกระแสแบบลบอันเนื่องมาจากการเพิ่ม  $n$  ทำให้ค่าของ  $C_3$  เพิ่มขึ้นส่งผลทำให้มีช่วงปฏิบัติงานทางด้านความถี่ต่ำลง ซึ่งจากรูปที่ 4.8 ที่  $n < 1$  จะมีค่าความถี่ปฏิบัติงานขึ้นกับ  $f_1$  คือ 16.3 MHz แต่เมื่อ  $n > 1$  เช่น  $n = 5$  จะมีค่าความถี่ปฏิบัติงานขึ้นกับ  $f_3$  คือ 6.3 MHz ที่ให้ผลสอดคล้องกับหลักการที่ได้นำเสนอไว้ในสมการ (4.40) ถึง (4.42)





รูปที่ 4.8 แสดงขีดจำกัดของช่วงปฏิบัติงานทางด้านความถี่ของวงจรเมื่อเลือกใช้ค่า  $n$  ที่แตกต่างกัน

#### 4.4 การประยุกต์ใช้งาน

4.4.1 วงจรสังเคราะห์ความถี่ความถี่ต่ำและลบชนิดลอยตัวแบบกระแสควบคุมที่สามารถปรับค่าได้ด้วยวิธีทางอิเล็กทรอนิกส์ ศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น กรุณาแจ้งเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

##### 4.4.1.1 สมรรถนะของวงจร



(จ)

รูปที่ 4.9 วงจรสังเคราะห์ความต้านทานชนิดลอยตัว (ก) ความต้านทานแบบบวก  
(จ) ความต้านทานแบบลบ


จากรูปที่ 4.9(ก) และ 4.9(จ) ได้แสดงการนำเอาวงจร EVCT ไปประยุกต์ใช้  
เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
งานเป็นวงจรสังเคราะห์ความต้านทานบวกและลบชนิดลอยตัวแบบแรงดันควบคุมที่สามารถปรับค่า  
ในวาทกรรมใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดลอกเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้  
ได้ด้วยวิธีทางอิเล็กทรอนิกส์ (floating electronically tunable voltage-controlled positive and negative  
resistance converter) ตามลำดับ โดยใช้หลักที่นำเอากระแสเอาท์พุท  $i_o$  ป้อนกลับมาต่อระหว่างจุดที่

รับการป้อนแรงดันอินพุตที่เข้ามาแบบดิฟเฟอเรนเชียล และมีความต้านทาน  $R$  เป็นตัวแปลงแรงดันให้เป็นค่ากระแสที่ต่ออยู่ระหว่างจุด B และ B' ดังนั้นจากสมการที่ (4.3) ให้  $Z=R$  ได้

$$|Z_{in}| = \left| \frac{V_1 - V_2}{i_o} \right| = \left( \frac{2R}{n} \right) \left( \frac{I_b}{I_A} \right) \quad (4.43)$$

ดังนั้นจะเห็นได้ว่าสามารถที่จะควบคุมให้มีค่าของ  $|Z_{in}|$  ได้โดยการเปลี่ยนแปลงอัตราส่วนของกระแส ( $I_b / I_A$ ) ทำให้ความต้านทานที่สังเคราะห์ได้สามารถที่จะปรับเปลี่ยนได้ด้วยวิธีการอิเล็กทรอนิกส์

#### 4.4.1.2 ผลการเลียนแบบการทำงานของวงจรด้วยโปรแกรม PSPICE




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะวิธีใดๆทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รูปที่ 4.10 แสดงค่าความต้านทาน  $|Z_{in}|$  ของวงจรรูปที่ 4.9(ก) และ 4.9(ข) เมื่อเทียบกับการเปลี่ยนแปลงค่าของกระแสที่เป็นอัตราส่วนระหว่าง  $I_A/I_b$

จากรูปวงจรรูปที่ 4.9(ก) และ 4.9(ข) ได้นำมาทดสอบผลโดยใช้โปรแกรม PSPICE เมื่อเลือกใช้  $Z = R = 50 \text{ k}\Omega$  และเลือกแสดงผลด้วยค่า  $n = 1, 2$  และ  $4$  โดยกำหนดให้  $I_b = 200 \text{ }\mu\text{A}$  เสมอ และแปรค่ากระแส  $I_A$  จากค่า  $20 \text{ }\mu\text{A}$  ไปจนถึง  $2 \text{ mA}$  ซึ่งปรากฏผลของการทำงานของวงจรสอดคล้องกับทฤษฎีที่ได้นำเสนอแสดงในสมการ (4.43) และจากการศึกษาถึงค่าสูงสุดที่กระแสปฏิบัติงานได้จากสมการที่ (4.14) พบว่า  $|I_A| = 4I_b$  เมื่อนำไปแทนในสมการที่ (4.43) จะพบว่าค่า  $Z_{in}$  ที่การใช้  $n = 1, 2$  และ  $4$  จะให้ค่าของ  $Z_{in}$  ที่มีค่าต่ำสุดเท่ากับ  $25 \text{ k}\Omega$ ,  $12.5 \text{ k}\Omega$  และ  $8.33 \text{ k}\Omega$  ตามลำดับ และจะไม่สามารถให้ค่าที่ต่ำกว่านี้ได้อีกแล้วที่จุด  $|I_A/I_b| = 4$  ของรูปที่ 4.10 นั้นเอง

#### 4.4.2 วงจรกรองสัญญาณความถี่ต่ำและสูงผ่าน (low-pass and high-pass filter)

##### 4.4.2.1 สมรรถนะของวงจร




รูปที่ 4.11 วงจรรับค่ากระแส  $I_A$  และเกิดค่ากระแส  $I_A$  ขึ้นมีค่าเท่ากันและเกิดการเปลี่ยนแปลงขึ้นพร้อม ๆ กันที่จะนำไปใช้งานแทนจุด B และ B' ในวงจรรูปที่ 4.1

ตัวอย่างนี้จะได้นำเอาวงจรดังรูปที่ 4.1 ไปทำหน้าที่เลียนแบบเป็นขดลวดเหนี่ยวนำ และค่าความจุไฟฟ้าที่ปรับค่าได้ด้วยวิธีทางอิเล็กทรอนิกส์โดยการเลือกใช้ค่า  $L = 796 \text{ mH}$  และ  $C = 31.83 \text{ nF}$  แทนที่อิมพีแดนซ์  $Z$  ตามลำดับ และเลือกใช้แหล่งจ่ายกระแสคงที่  $I_b = 250 \text{ }\mu\text{A}$  และ  $I_A = 500 \text{ }\mu\text{A}$  เมื่อออกแบบให้วงจรมีค่า  $n = 1$  ดังนั้นขณะนี้วงจรรูปที่ 4.1 จะเลียนแบบเป็น  $L_{eq}$  และ  $C_{eq}$  เกิดขึ้นที่จุด A และ A' ตามลำดับซึ่งค่า  $L_{eq}$  และ  $C_{eq}$  นี้จะสามารถปรับเปลี่ยนค่าได้โดยการเปลี่ยนแปลงที่กระแส  $I_b$  หรือ  $I_A$  แต่ในที่นี้เลือก  $I_b$  เป็นค่าคงที่ และใช้การเปลี่ยนแปลงโดยค่ากระแส  $I_A$  แทนดังนั้นในวงจรรูปที่ 4.1 มีกระแส  $I_A$  อยู่ 2 จุด คือ  $I_A$  ที่จุด B กับ  $V_{ss}$  และ  $I_A$  ที่จุด B'

กับ  $V_{SS}$  จะต้องเกิดขึ้นพร้อม ๆ กัน และมีค่าเท่ากันเสมอ ซึ่งในที่นี้เพื่อให้วงจรมีการทำงานของ การใส่ค่ากระแส  $I_A$  เข้าไป และทำให้เกิดค่ากระแส  $I_A$  มีค่าเท่ากันและเกิดการเปลี่ยนแปลงพร้อม ๆ กัน เกิดขึ้นดังการทำงานที่กล่าวมาจึงเลือกใช้วงจรดังรูปที่ 4.11 เป็นวงจรใช้งาน

จากที่สามารถเขียนแบบเป็น  $L_{eq}$  และ  $C_{eq}$  ที่สามารถปรับค่าได้ด้วยวิธีทางอิเล็กทรอนิกส์ได้แล้ว เพื่อที่จะเป็นการนำไปทดสอบการใช้งานได้นำเอา  $L_{eq}$  และ  $C_{eq}$  ไปประยุกต์ใช้งานร่วมกับ OPAMP เบอร์ UA741 และ  $R_1$  กับ  $R_2$  ที่ทำหน้าที่เป็นวงจรกรองสัญญาณความถี่ต่ำผ่านอันดับหนึ่ง (first-order low-pass filter circuit) และวงจรกรองสัญญาณความถี่สูงผ่านอันดับหนึ่ง (first-order high-pass filter circuit) ดังแสดงในรูปที่ 4.12(ก) และ 4.12(ข) ตามลำดับ ซึ่งพบว่าจะมีค่า คุณสมบัติของสมการของวงจรในรูปที่ 4.12(ก) และ 4.12(ข) ดังแสดงในสมการที่ (4.44) และ (4.45) ตามลำดับ




รูปที่ 4.12 การประยุกต์ใช้งานขดลวดเหนี่ยวนำและค่าความจุแบบปรับค่าได้ด้วยวิธีทาง อิเล็กทรอนิกส์กับวงจร (ก) วงจรกรองสัญญาณความถี่ต่ำผ่านอันดับ 1 (ข) วงจรกรองความถี่สูงผ่านอันดับ 1

$$\left| \frac{V_o}{V_{in}} \right|_{low-pass} = \frac{R_2}{L_{eq}} \left( s + \frac{R_1}{L_{eq}} \right) \quad (4.44)$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้คัดลอกเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$\left| \frac{V_o}{V_{in}} \right|_{high-pass} = \frac{\left( \frac{R_2}{R_1} \right) s}{\left( s + \frac{1}{R_1 C_{eq}} \right)} \quad (4.45)$$

#### 4.4.2.2 ผลการเลียนแบบการทำงานของวงจรด้วยโปรแกรม PSPICE



รูปที่ 4.13 แสดงผลการเลียนแบบวงจรรูปที่ 4.12 (ก) และ 4.12(ข)

ในวงจรรูปที่ 4.12 (ก) และ 4.12 (ข) ได้นำมาทดสอบผลโดยใช้โปรแกรม PSPICE เมื่อเลือกให้  $L_{eq} = 796 \text{ mH}$  และ  $C_{eq} = 31.81 \text{ nF}$  จากการเลือกปรับให้แหล่งจ่ายกระแสคงที่  $I_b = 250 \text{ }\mu\text{A}$  และ  $I_A = 500 \text{ }\mu\text{A}$  ที่ได้จากวงจรรูปที่ 4.1 และแทน Z ด้วย  $L = 796 \text{ mH}$  และ  $C = 31.8 \text{ nF}$  จากภายนอกตามลำดับ ส่วน OPAMP เลือกใช้เบอร์ UA741 และ ต่อร่วมกับ ความต้านทานภายนอกที่มีค่า  $R_1 = 5 \text{ k}\Omega$  และ  $R_2 = 5 \text{ k}\Omega$  ทำให้วงจรสามารถเลียนแบบเป็นวงจรกรองสัญญาณความถี่ต่ำและสูงอันดับหนึ่งผ่านที่มีความถี่คutoff หรือ  $f_c$  มีค่าเท่ากับ  $1 \text{ KHz}$  เท่ากัน ดังแสดงผลในรูปที่ 4.13 ตามลำดับ ซึ่งสามารถแสดงผลของการทำงานของวงจรที่มีความสอดคล้อง

คล้องกับทฤษฎี ดังแสดงในสมการที่ (4.44) และ (4.45) ตามลำดับ ค่า  $f_c$  ดังกล่าวง่ายที่จะเปลี่ยนแปลงให้เป็นค่าใหม่ ถ้าเลือกปรับให้  $I_A$  มีค่าใหม่เกิดขึ้นทำให้วงจรมีความสะดวก แม่นยำ และรวดเร็วในการนำไปใช้งานกับวงจรกรองสัญญาณที่สามารถโปรแกรมค่า  $f_c$  ได้

#### 4.5 บทสรุป

จากการที่ได้นำเสนอให้เห็นถึงหลักการการออกแบบปรับค่าได้ด้วยวิธีทางอิเล็กทรอนิกส์นี้ (EVCT) วงจรถูกสร้างขึ้นจากหลักการของวงจรคลาส AB วงจรกระแสกำลังสอง และวงจรสะท้อนกระแส ทำให้วงจรมีคุณลักษณะของค่าทรานส์คอนดักแตนซ์หรือ  $g_m$  สามารถปรับค่าได้ด้วยวิธีทางอิเล็กทรอนิกส์นั่นคือค่า  $g_m$  ของวงจรสามารถปรับเปลี่ยนได้จากกระแสคงที่  $I_b$  หรือ  $I_A$  ก็ได้ และเพื่อเป็นการยืนยันถึงการนำไปประยุกต์ใช้งานในหลาย ๆ ด้าน ได้แสดงให้เห็นถึงการนำเอาวงจรไปเลียนแบบเป็นอิมพีแดนซ์แบบปรับค่าได้ทางอิเล็กทรอนิกส์ไม่ว่าจะเลียนแบบเป็น  $R_{eq}$ ,  $L_{eq}$  หรือ  $C_{eq}$  และนำมาต่อร่วมกับ OPAMP เพื่อออกแบบเป็นวงจรกรองสัญญาณพบว่าวงจรสามารถมีการทำงานและเป็นไปตามความคาดหมายทางทฤษฎีที่ได้นำเสนอ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## บทที่ 5

### วงจรกลับค่าอิมพีแดนซ์แบบปรับค่าได้ด้วยวิธีทางอิเล็กทรอนิกส์โดยใช้ CMOS

#### 5.1 บทนำ

เป็นที่ทราบกันดีว่าวงจรกลับค่าอิมพีแดนซ์ (General Impedance Inverter) หรือ GII มีการใช้ประโยชน์และแพร่หลายมากในการออกแบบสังเคราะห์เนทเวอร์คต่าง ๆ เช่น ออกแบบเป็น วงจรไจเรเตอร์ วงจรแปลงอิมพีแดนซ์ค่าลบ ฯลฯ แต่การใช้งานของ GII ดังกล่าวให้ความแม่นยำต่ำและนำไปประยุกต์ใช้งานร่วมกับวงจรอื่น ๆ มักมีขีดจำกัด อีกทั้งยังมีการออกแบบวงจร GII จาก อุปกรณ์ที่เป็นมอสเฟตน้อย แต่ปัจจุบันพบว่า GII ที่สามารถปรับค่าได้ด้วยวิธีทางอิเล็กทรอนิกส์ [20-22] แพร่หลายและเป็นที่นิยมมากขึ้นซึ่งถ้าสามารถรวมเทคโนโลยีการออกแบบวงจรจาก มอสเฟตบวกกับการปรับค่าวงจรด้วยวิธีทางอิเล็กทรอนิกส์ได้แล้วเชื่อว่าวงจรมีแนวโน้ม จะได้รับความนิยม และแพร่หลายมากขึ้นกว่าวงจรเดิม ในบทนี้ได้อาศัยการออกแบบวงจร GII จากหลักการพื้นฐาน ของวงจรเปลี่ยนแรงดันเป็นกระแส หรือ VCT ที่ใช้อุปกรณ์เป็นมอสเฟตซึ่งพบว่าวงจรมี ประสิทธิภาพมากกว่าการเลือกใช้ OPAMP ที่มีแพร่หลายในปัจจุบัน ซึ่งพบว่าสามารถทำงานได้ ที่ความถี่สูงกว่าราว 50 MHz - 100 MHz [23-24] เมื่อเปรียบเทียบกับ OPAMP ที่ใช้งานย่านความถี่ ไม่เกิน 1 MHz และเมื่อนำ VCT แบบสร้างจากอุปกรณ์ที่เป็นมอสเฟตทรานซิสเตอร์ไปออกแบบเป็น วงจร GII แล้ววงจรจะมีขนาดเล็กและทำงานได้เร็วกว่าแบบการใช้อุปกรณ์แอกทีฟจำพวก OPAMP [25] วงจรสายพานกระแส (current conveyor) [5] หรือ ไบโพลาร์ ทรานซิสเตอร์ (bipolar) [26]

ดังนั้นจุดประสงค์ของเนื้อหาในบทนี้เพื่อต้องการสังเคราะห์เป็นเนทเวอร์คแนวใหม่ขึ้นที่มี คุณสมบัติเป็นวงจรกลับค่าอิมพีแดนซ์ที่ปรับค่าได้ทางอิเล็กทรอนิกส์ (Electronically Tunable Floating General Impedance Inverter) หรือ EGII ซึ่งพบว่าวงจรถูกออกแบบขึ้นเป็นชนิดลอยตัว และใช้อุปกรณ์ที่เป็นมอสเฟตเพียง 28 ตัว และอีก 1 แพสซีฟที่ใช้เป็นโหลดเท่านั้น ทำให้วงจร เหมาะสมที่จะถูกวางและออกแบบทำเป็นวงจร LSI ได้ดี คุณสมบัติด้านอินพุตของวงจรที่ สังเคราะห์ขึ้นแสดงเป็นค่าส่วนกลับของอิมพีแดนซ์ชนิดลอยตัว สามารถเป็นได้ทั้งค่าบวกและลบ และเปลี่ยนแปลงค่าส่วนกลับอิมพีแดนซ์ของวงจรด้วยวิธีทางอิเล็กทรอนิกส์ด้วยการใช้กระแสควมคุม ในการออกแบบวงจรมีข้อดีหลักการทำงานของวงจรเปลี่ยนแรงดันเป็นค่ากระแสเป็น พื้นฐานและเพื่อเป็นการทดสอบถึงการทำงานของวงจรในด้านอื่น ๆ ได้นำวงจรไปประยุกต์ใช้งาน อีกลักษณะเป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาค้นคว้า ในอนาคตให้นำไปใช้ประโยชน์ด้าน การคำนวณเป็นวงจรไจเรเตอร์ วงจรแปลงอิมพีแดนซ์และวงจรทวีค่าคาปาซิแตนซ์ สุดท้ายเพื่อเป็นการยืนยันถึงสมรรถนะในการทำงานและคุณลักษณะของวงจรที่ได้นำเสนอ ได้เขียนแบบการทำงาน



และ 
$$I_B = i_1 + i_2 \quad (5.4)$$

เมื่อ  $V_i$  คือแรงดันที่อินพุต  $i_{out}$  คือกระแสเอาต์พุตและ  $I_B$  คือค่ากระแสไบอัสให้กับวงจรซึ่งพิจารณาว่า  $M_1$  และ  $M_2$  สมพียงกันจะได้  $K_1 = K_2 = K$  และที่  $M_3$  และ  $M_4$  เป็นวงจรสะท้อนกระแสขนาด 1:1 จากสมการ (5.2) ถึง (5.4) จะได้ค่า  $i_{out}$  เป็น [ดูการวิเคราะห์ในภาคผนวก ก]

$$i_{out} = \sqrt{2I_B K} \cdot V_i \sqrt{1 - \left( \frac{KV_i^2}{2I_B} \right)} \quad \text{for} \quad -\sqrt{\frac{I_B}{K}} \leq V_i \leq \sqrt{\frac{I_B}{K}} \quad (5.5)$$

และสามารถหาค่าทรานส์คอนดักแตนซ์ หรือ  $G_m$  ได้เป็น

$$G_m = \left. \frac{di_{out}}{dV_i} \right|_{V_i=0} = \sqrt{2I_B K} \quad (5.6)$$

เมื่อ

$$i_{out} = G_m V_i = \sqrt{2I_B K} V_i \quad (5.7)$$

จากสมการที่ (5.7) แสดงให้เห็นว่าค่า  $G_m$  ของวงจรรูปที่ 5.1 สามารถปรับค่าได้ด้วยวิธีทางอิเล็กทรอนิกส์ด้วยการปรับค่ากระแสที่  $I_B$

### 5.3 วงจรกลับค่าอิมพีแดนซ์แบบปรับค่าได้ด้วยวิธีทางอิเล็กทรอนิกส์โดยใช้ CMOS หรือ EGI

#### 5.3.1 การทำงานของวงจร


จากรูป 5.2 เป็นวงจร EGI ซึ่งออกแบบจากพื้นฐานจากวงจร VCT ในรูปที่ 5.1 และแสดงเป็นรูปแบบเพื่อให้เข้าใจได้ง่ายในรูป 5.3(ก) ซึ่งมีค่าอิมพีแดนซ์ที่จุด A และ B เป็น  $Z_{AB}$  ดังรูป 5.3(ข) วงจร EGI สามารถแบ่งเป็น 2 ส่วน คือ ส่วนแรกประกอบด้วยมอสทรานซิสเตอร์  $M_1$  ถึง  $M_8$  ซึ่งเป็นพื้นฐานของ VCT, ซึ่งจะทำหน้าที่เปลี่ยนค่าแรงดัน  $V_{in} = V_A - V_B$  เป็นค่ากระแส  $i_L$  ไหลไปผ่านโหลดที่เป็น  $Z_L$  ดังนั้นจะได้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น ยกเว้นที่ระบุพิเศษแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

และ


$$V_L = i_L Z_L = G_{m1} Z_L V_{in} \quad (5.9)$$

เมื่อ  $G_{m1}$  แสดงค่าเป็นทรานส์คอนดักแตนซ์ของวงจร VCT<sub>1</sub>



รูปที่ 5.2 วงจรกลับค่าอิมพีแดนซ์แบบปรับค่าได้ด้วยวิธีทางอิเล็กทรอนิกส์ (EGII)

EGII




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้คัดลอกเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รูปที่ 5.3 (ก) รูปแบบวงจร EGII ในรูปที่ 5.2 ที่ประกอบขึ้นด้วยพื้นฐานของวงจร VCT  
 (ข) ค่าอิมพีแดนซ์ที่จุด A และ B ( $Z_{AB}$ ) ของวงจรรูปที่ 5.2



อาจเกิดจาก  $i_2=0$  ใน  $M_2$  ผลคือจะทำให้  $i_{out}=|I_B|$  ดังรูป ดังนั้นในการหาช่วงปฏิบัติงานของแรงดัน  $V_i$  สูงสุดที่ป้อนเข้ายังขาเกทของ  $M_1$  และ  $M_2$  หาได้จากผลของกระแส  $i_{out}=|I_B|$  ดังรูป



รูปที่ 5.4 ความสัมพันธ์ระหว่างค่าแรงดัน  $V_i$  และกระแส  $i_{out}$  ของวงจรถ่ายแบบดิฟเฟอเรนเชียล

แทนค่า  $i_{out}=|I_B|$  ลงในสมการ (5.5)

$$I_B = \sqrt{2I_B K V_i} \sqrt{1 - \frac{K V_i^2}{2I_B}} \quad (5.14)$$

ยกกำลังสองทั้งสองข้างในสมการ (5.14) ได้

$$I_B^2 = 2I_B K V_i^2 \left(1 - \frac{K V_i^2}{2I_B}\right) = 2I_B K V_i^2 - K^2 V_i^4$$

หรือ 
$$K^2 V_i^4 - 2I_B K V_i^2 + I_B^2 = 0$$

จัดรูปสมการใหม่ได้  $(K V_i^2 - I_B)^2 = 0$  (5.15)  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากสมการที่ (5.15) พบว่า 
$$|V_i| = \sqrt{\frac{I_B}{K}} \quad (5.16)$$


นั่นคือช่วงแรงดันปฏิบัติงานสูงสุดของแรงดัน  $V_i$  มีค่าเป็น

$$-\sqrt{\frac{I_B}{K}} \leq V_i \leq \sqrt{\frac{I_B}{K}} \quad (5.17)$$

### 5.3.2.2 เปอร์เซนต์ความผิดเพี้ยนรวมทางฮาร์โมนิก [5] (Total Harmonic Distortion) หรือ % THD และ การพิจารณาช่วงแรงดันปฏิบัติงานที่ 1% THD

ในวงจรดังรูปที่ 5.5 จะพบว่าเมื่อมีการป้อนแรงดันอินพุต  $V_i$  เข้ายังวงจรขยายแบบคิฟเฟอร์เรนเซียลจะทำให้เกิดกระแสเอาต์พุต  $i_{out}$  เปลี่ยนแปลงตามแรงดัน  $V_i$  ที่เป็นเชิงเส้นในกรณีที่เลือกใช้ค่า  $V_i$  น้อย ๆ แต่เมื่อ  $V_i$  เริ่มมีค่าแรงดันมากขึ้นจะทำให้เกิดค่าของกระแส  $i_{out}$  เริ่มมีความไม่เป็นเชิงเส้นกับค่า  $V_i$  และค่าเปอร์เซนต์ความผิดเพี้ยนรวมทางฮาร์โมนิก (% THD) สามารถหาได้จากเอกสารอ้างอิง [5] ดังนี้

$$\%THD \cong HD3 = \frac{KV_i^2}{16I_B} \quad (5.17)$$



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับขอใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปประโยชน์ด้านการค้าไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้แปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของสารทุกครั้งที่มีการนำไปใช้

รูปที่ 5.5 ความสัมพันธ์ระหว่าง % THD กับ  $V_i$  ของวงจรขยายแบบคิฟเฟอร์เรนเซียล

จากสมการ (5.17) ค่าของ % THD ดังกล่าวนี้ตัดสินใจจากค่าของการเลือกใช้ค่าของ  $K=K'_p W/2L$  และกระแส  $I_B$  ตัวอย่างเช่น ถ้าในวงจรใช้  $K'_p = 4.8 \times 10^{-5} \text{ A/V}$ ,  $W/L = 50/6$  และ  $I_B = 200 \mu\text{A}$  สามารถแสดงความสัมพันธ์ระหว่างค่า % THD กับค่าของแรงดันอินพุต  $V_i$  ดังกราฟรูปที่ 5.5

จากรูปที่ 5.2 ในการพิจารณาที่ต้องการเลือกใช้ค่า  $V_i = V_{AB}$  สูงสุดที่ทำให้วงจรเกิดมีเปอร์เซ็นต์ความผิดเพี้ยนรวมทางฮาร์โมนิกส์สูงสุดเท่ากับ 1% หรือ 1% THD ช่วงแรงดันปฏิบัติงานของ  $V_{AB}$  สามารถคำนวณได้จาก

$$1\% \text{THD} = 1/100 = \frac{KV_{AB}^2}{16I_B} \quad (5.18)$$

$$|V_{AB}| = \sqrt{\left(\frac{16}{100}\right) \frac{I_B}{K}} = 0.4 \sqrt{\frac{I_B}{K}} \quad (5.19)$$

ดังนั้นจะได้ช่วงปฏิบัติงานของแรงดันอินพุต  $V_{AB}$  ที่ต้องการให้วงจรมีเปอร์เซ็นต์ความผิดเพี้ยนรวมทางฮาร์โมนิกส์สูงสุดเท่ากับ 1% ดังนี้

$$-0.4 \sqrt{\frac{I_B}{K}} \leq V_{AB} \leq 0.4 \sqrt{\frac{I_B}{K}} \quad (5.20)$$

ในวงจรรูปที่ 5.2 ซึ่งประกอบไปด้วยการเลือกใช่วงจรขยายแบบดิฟเฟอเรนเชียล (DA) 2 ตัว คือ  $M_1$  และ  $M_2$  เป็น  $DA_1$  ที่มี  $V_{AB}$  เป็นแรงดันอินพุต ส่วนใน  $M_9$  และ  $M_{10}$  เป็น  $DA_2$  ที่มี  $V_L$  เป็นแรงดันอินพุต ในกรณีดังกล่าวเมื่อมีการป้อนแรงดันอินพุตเข้ามาที่  $V_{AB}$  จากนั้นวงจรจะทำให้เกิดแรงดันที่  $V_L = i_L R_L$  ซึ่งแรงดัน  $V_L$  ที่เกิดขึ้นมาอาจจะมีค่ามากหรือน้อยกว่าหรืออาจจะเท่ากับ  $V_{AB}$  ก็ได้ ดังการพิจารณาจาก

$$V_L = i_L R_L = (G_{m1} R_L) V_{AB} = (\sqrt{2KI_B} \cdot R_L) V_{AB} \quad (5.21)$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับครูใช้ทางเพื่อการศึกษาค้นคว้า ไม่อนุญาตให้นำไปใช้ประโยชน์ในการค้า แต่ในกรณีนี้ถ้าต้องการให้เกิด  $V_L$  มีค่าแปรไปตามหรือเท่ากับ  $V_{AB}$  เพื่อต้องการให้ช่วงปฏิบัติงานไม่วางขึ้นโดยทงสน อีกทงห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้ แรงดัน  $V_{AB}$  ใน  $DA_1$  และช่วงปฏิบัติงาน  $V_L$  ใน  $DA_2$  มีการพิจารณาในช่วงเดียวกัน โดยจะต้องสอดคล้องตามเงื่อนไขดังนี้

กรณีที่ 1  $V_{AB} = V_L$  นั่นคือ  $G_{mi}R_L = 1$

ถ้าต้องการทำให้ช่วงแรงดันปฏิบัติงานของ  $V_L$  มีค่าเดียวกับ  $V_{AB}$  จะต้องมีการพิจารณาเลือกใช้ค่าความต้านทาน  $R_L$  ที่เป็นโหลด ค่า  $K$  และกระแส  $I_B$  สอดคล้องกันดังนี้  
จากสมการ (5.21) ให้  $V_L = V_{AB}$  ได้

$$R_L = \frac{1}{\sqrt{2KI_B}} \quad (5.22)$$

ดังนั้นช่วงปฏิบัติงานแรงดัน  $V_{AB} = V_L$  ที่ต้องการทำให้วงจรมี 1% THD โดยการพิจารณาเลือกค่า  $R_L$  จากสมการ (5.21) จะมีค่าเป็น

$$-0.4\sqrt{\frac{I_B}{K}} \leq V_{AB} \text{ or } V_L \leq 0.4\sqrt{\frac{I_B}{K}} \quad (5.23)$$

จึงสรุปช่วงแรงดันปฏิบัติงานของ  $V_{AB}$  และ  $V_L$  สูงสุดหรือ  $|V_{AB}|_{\max}$  ที่วงจรมี 1% THD ได้เท่ากับ

$$|V_{AB}|_{\max} = 0.4\sqrt{\frac{I_B}{K}} \quad (5.24)$$

ในสมการที่ (5.24) ถ้าต้องการแสดงช่วง  $|V_L|_{\max}$  ที่เกี่ยวข้องกับ  $R_L$  และ  $K$  สามารถหาความสัมพันธ์ได้จากแทนค่าสมการ (5.22) ใน (5.24)

$$|V_L|_{\max} = \frac{0.4}{\sqrt{2KR_L}} \quad (5.25)$$

กรณีที่ 2  $V_{AB} < V_L$  นั่นคือ  $G_{mi}R_L > 1$  หรือ  $R_L, K$  และ  $I_B$  ไม่ได้สอดคล้องตามสมการ (5.22)

ช่วงปฏิบัติงานแรงดันสูงสุดจะถูกจำกัดโดยแรงดัน  $|V_L|_{\max}$  ดังนั้นให้เลือกใช้สมการที่ (5.25)

ในการคำนวณช่วงปฏิบัติงานที่ 1% THD ได้  $|V_L|_{\max} = \frac{0.4}{\sqrt{2KR_L}}$  นำไปใช้ประโยชน์ด้านการคำนวณ  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

กรณีที่ 3  $V_{AB} > V_L$  นั่นคือ  $G_{m1}R_L < 1$  หรือ  $R_L, K$  และ  $I_B$  ไม่ได้สอดคล้องตามสมการ (5.22)

ช่วงปฏิบัติงานแรงดันสูงสุดจะถูกจำกัดโดยแรงดัน  $|V_{AB}|_{max}$  ดังนั้นให้เลือกใช้สมการที่

$$(5.24) \text{ ในการคำนวณช่วงปฏิบัติงานที่ 1\% THD, } |V_{AB}|_{max} = 0.4\sqrt{\frac{I_B}{K}}$$


สรุปช่วงปฏิบัติงานที่ 1% THD โดยการพิจารณาจากค่า  $G_{m1}R_L$

$$G_{m1}R_L = 1, |V_{AB}|_{max} = |V_L|_{max} = 0.4\sqrt{\frac{I_B}{K}} = \frac{0.4}{\sqrt{2KR_L}}$$

$$G_{m1}R_L > 1, |V_L|_{max} = \frac{0.4}{\sqrt{2KR_L}} \tag{5.26}$$

$$G_{m1}R_L < 1, |V_{AB}|_{max} = 0.4\sqrt{\frac{I_B}{K}}$$

### 5.3.2.3 การพิจารณาผลการตอบสนองต่อความถี่ของความต้านทานที่อินพุต หรือ $Z_{AB}(s)$



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างถึงถึงเจ้าของเอกสารทุกครั้งที่มีกรนำไปใช้  
รูปที่ 5.6 วงจรสมมูลใช้ในการวิเคราะห์ผลตอบสนองต่อความถี่

ของความต้านทานที่อินพุต หรือ  $Z_{AB}(s)$

ในการคำนวณหาค่าความต้านทานอินพุท ( $Z_{AB}$ ) ของวงจร สามารถทำได้โดยการใช้การวิเคราะห์สัญญาณขนาดเล็กจากวงจรในรูปที่ 5.2 โดยที่มอสเฟต  $M_1$  ถึง  $M_8$  คือรูปแบบของวงจรแปลงแรงดันเป็นกระแส หรือ VCT1 และมอสเฟต  $M_9$  ถึง  $M_{20}$  คือ VCT2 ดังแสดงในวงจรสมมูลย์ในรูปที่ 5.3(ก) ดังนั้นจากการพิจารณาค่าความต้านทานและค่าความจุไฟฟ้าที่ส่วนอินพุทและเอาต์พุทของ VCT1 และ VCT2 สามารถแสดงค่าได้ในวงจรรูปที่ 5.6

เมื่อ  $R_{i1A}$  และ  $C_{i1A}$  เป็นค่าความต้านทานและค่าความจุไฟฟ้าอินพุทของ VCT1 ที่จุด  $V_A$   
 $R_{i1B}$  และ  $C_{i1B}$  เป็นค่าความต้านทานและค่าความจุไฟฟ้าอินพุทของ VCT1 ที่จุด  $V_B$   
 $R_{o1A}$  และ  $C_{o1A}$  เป็นค่าความต้านทานและค่าความจุไฟฟ้าเอาต์พุทของ VCT1  
 $Z_L$  เป็นค่าความต้านทานโหลด  
 $R_{i2A}$  และ  $C_{i2A}$  เป็นค่าความต้านทานและค่าความจุไฟฟ้าอินพุทของ VCT2  
 $R_{o2A}$  และ  $C_{o2A}$  เป็นค่าความต้านทานและค่าความจุไฟฟ้าเอาต์พุทของ VCT2 ที่จุดกระแส  $i_{ab}$  ไหลเข้า  
 $R_{o2B}$  และ  $C_{o2B}$  เป็นค่าความต้านทานและค่าความจุไฟฟ้าเอาต์พุทของ VCT2 ที่จุดกระแส  $i_{ab}$  ไหลออก

โดยที่

$$\begin{aligned} R_{i1A} &= \text{ความต้านทานที่ขาเกตของ } M_1 = \text{มีค่าสูงมาก } (\infty) \\ R_{i1B} &= \text{ความต้านทานที่ขาเกตของ } M_2 = \text{มีค่าสูงมาก } (\infty) \\ R_{o1A} &= r_{d4} // r_{d8} = 1 / (g_{d4} + g_{d8}) \\ R_{i2} &= \text{ความต้านทานที่ขาเกตของ } M_9 = \text{มีค่าสูงมาก } (\infty) \\ R_{o2A} &= r_{d15} // r_{d18} = 1 / (g_{d15} + g_{d18}) \\ R_{o2B} &= r_{d13} // r_{d20} = 1 / (g_{d13} + g_{d20}) \end{aligned} \quad (5.27)$$

และ

$$\begin{aligned} C_{i1A} &= C_{gs1} + C_{gd1}(1 + g_{m1} / g_{m3}) \\ C_{i1B} &= C_{gs2} + C_{gd2}(1 + g_{m2} / g_{m5}) \\ C_{o1A} &= C_{ds4} + C_{ds8} \cong 0 \\ C_{i2} &= C_{gs9} + C_{gd9}(1 + g_{m9} / g_{m11}) \\ C_{o2A} &= C_{ds15} + C_{ds18} \cong 0 \\ C_{o2B} &= C_{ds13} + C_{ds20} \cong 0 \end{aligned} \quad (5.28)$$


เอกสารนี้เป็นเอกสารที่เผยแพร่ไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใด ๆ สันติธรรม

จากรูปที่ 5.6 ทำการแทนรูปแบบโมเดลของ VCT1 และ VCT2 และกำหนดค่าให้

$$\begin{aligned}
 R_1 &= R_{o1} // R_{i2} // Z_L \\
 R_2 &= R_{AB} = (R_{i1A} // R_{o2A}) + (R_{i1B} // R_{o2B}) \\
 C_1 &= C_{o1} + C_{i2} \\
 C_2 &= C_{AB} = (C_{i1A} + C_{o2A}) // (C_{i1B} + C_{o2B})
 \end{aligned} \tag{5.29}$$


ดังนั้นจะได้

$$\begin{aligned}
 R_1 &= \frac{Z_L}{[1 + Z_L(g_{d4} + g_{d8})]} \\
 R_2 &= R_{AB} = \frac{(g_{d13} + g_{d15} + g_{d18} + g_{d20})}{(g_{d15} + g_{d18})(g_{d13} + g_{d20})} \\
 C_1 &= C_{gs9} + \left(1 + \frac{g_{m9}}{g_{m11}}\right) C_{gd9} \\
 C_2 &= C_{AB} = \left[C_{gs1} + C_{gd1} \left(1 + \frac{g_{m1}}{g_{m3}}\right)\right] // \left[C_{gs2} + C_{gd2} \left(1 + \frac{g_{m2}}{g_{m5}}\right)\right]
 \end{aligned} \tag{5.30}$$



รูปที่ 5.7 วงจรสมมูลย์กับวงจรในรูปที่ 5.6

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
จากรูปที่ 5.7 เพื่อให้ง่ายต่อการวิเคราะห์ค่า  $Z_{AB}(s)$  จะสมมุติว่ามีการป้อนแรงดันอินพุตเข้าที่จุด A โดยให้แรงดันที่จุด B เป็นกราวด์ไป ส่วนในกรณีของกระแสจะสมมุติให้เกิดมีค่ากระแสเดียวเท่านั้นคือ  $i_{ab}$  เกิดขึ้นที่จุด A เท่ากับกระแสอินพุต I ดังแสดงในรูปที่ 5.8



รูปที่ 5.8 วงจรสมมูลกับวงจรในรูปที่ 5.6 เมื่อกำหนดให้  $V_B$  ลงกราวด์

จากวงจรในรูปที่ 5.8 ทำการพิจารณาค่า  $Z_{AB}(s)$  โดย

ที่ node  $V_{AB}$

$$(sC_2 + 1/R_2)V_{AB} = I - G_{m2}V_L \quad (5.31)$$

ที่ node  $V_L$

$$(sC_1 + 1/R_1)V_L = G_{m1}V_{AB}$$

หรือ

$$V_L = \frac{G_{m1}V_{AB}}{(sC_1 + 1/R_1)} \quad (5.32)$$

แทนค่าสมการที่ (5.32) ใน (5.31) จะได้

$$Z_{AB}(s) = \frac{\frac{s}{C_2} + \frac{1}{C_1 C_2 R_1}}{s^2 + s \left( \frac{1}{C_1 R_1} + \frac{1}{C_2 R_2} \right) + \left( \frac{G_{m1} G_{m2} R_1 R_2 + 1}{C_1 C_2 R_1 R_2} \right)} \quad (5.33)$$

แทนค่าในวงจร VCT1 และ VCT2 มี  $G_{m1} = G_{m2} = \sqrt{2KI_B}$  ดังนั้นจากสมการที่ (5.33) จะ  
ได้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$Z_{AB}(s) = \frac{\frac{s}{C_2} + \frac{1}{C_1 C_2 R_1}}{s^2 + s \left( \frac{1}{C_1 R_1} + \frac{1}{C_2 R_2} \right) + \left( \frac{(2KI_B)R_1 R_2 + 1}{C_1 C_2 R_1 R_2} \right)} \quad (5.34)$$

เมื่อ  $g_{mi}$  คือค่าคอนดักแตนซ์ของอุปกรณ์  $M_1$ ,  $C_{gsi}$  และ  $C_{gdi}$  เป็นค่าความจุไฟฟ้าระหว่างเกตกับซอส และ เกตกับเดรนของอุปกรณ์  $M_i$  ตามลำดับ ค่าของ  $g_m$ ,  $C_{gs}$  และ  $C_{gd}$  นั้นขึ้นกับความหนาชั้นออกไซด์ (thickness of oxide) หรือ  $t_{ox}$  ตัวอย่างเช่นในอุปกรณ์มีค่า  $\gamma = 0.5 \text{ V}^{1/2}$ ,  $t_{ox} = 1.0 \times 10^{-7} \text{ m}$  และ  $K = \mu_n C_{ox} W/2L = 3.378 \times 10^{-4} \text{ AV}^{-2}$  และเลือกให้  $W/L = 200 \mu\text{m}/10 \mu\text{m} = 20$  สำหรับอุปกรณ์ทั้งหมดและใช้  $I_B = 10 \mu\text{A}$  ดังนั้นจะได้  $C_{gd} = 2.10 \times 10^{-14} \text{ F}$ ,  $C_{gs} = 4.88 \times 10^{-13} \text{ F}$ ,  $g_m = 8.22 \times 10^{-5} \text{ AV}^{-1}$  และ  $g_d = 1.02 \times 10^{-7} \text{ AV}^{-1}$  ถ้าเลือกใช้  $R_L = 10 \text{ k}\Omega$  ดังนั้นจากสมการ (5.29) และ (5.30) จะได้  $R_1 = 10 \text{ k}\Omega$ ,  $R_2 = 9.8 \text{ M}\Omega$ ,  $C_1 = 5.3 \times 10^{-13} \text{ F}$ ,  $C_2 = 2.65 \times 10^{-13} \text{ F}$  จะได้ว่าค่าของ cut-off Frequency ( $f_c$ ) ของวงจรมีค่าเป็น 35 MHz

#### 5.3.2.4 การวิเคราะห์ค่าความผิดพลาดของความต้านทานที่อินพุท ( $Z_{AB}$ ) ที่สังเคราะห์ขึ้น

ในสมการที่ (5.34) เป็นสมการของความต้านทานอินพุทของวงจรที่ขึ้นอยู่กับค่าความถี่ หรือ  $Z_{AB}(s)$  ซึ่งในกรณีที่ต้องการพิจารณาถึงค่าความผิดพลาดของ  $Z_{AB}$  ที่เกิดขึ้นเราจะพิจารณาที่ความถี่ใช้งานต่ำ นั่นคือจะทำการแทน  $s = 0$  ในสมการที่ (5.33) หรือ (5.34) จะได้

$$Z_{AB} = \frac{1}{G_{m1} G_{m2} R_1 + \frac{1}{R_2}} \quad (5.35)$$

นำเอา  $G_{m1} G_{m2} R_1$  หารตลอด

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆทั้งสิ้นหากท่านมีข้อสงสัยหรือต้องการอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$Z_{AB} = \frac{G_{m1} G_{m2} R_1}{1 + \frac{G_{m1} G_{m2} R_1 R_2}{1}} \quad (5.36)$$

พบว่า

$$R_1 = R_{o1} // R_{i2} // Z_L \cong Z_L$$

$$R_2 = \frac{g_{d13} + g_{d15} + g_{d18} + g_{d20}}{(g_{d15} + g_{d18})(g_{d13} + g_{d20})} \quad (5.37)$$

แทนสมการที่ (5.37) ใน (5.36) ได้

$$Z_{AB} = \frac{1}{G_{m1} G_{m2} Z_L} \left\{ \frac{1}{1 + \frac{(g_{d15} + g_{d18})(g_{d13} + g_{d20})}{G_{m1} G_{m2} Z_L (g_{d13} + g_{d15} + g_{d18} + g_{d20})}} \right\} \quad (5.38)$$

จากสมการที่ (5.38)  $G_{m1} = G_{m2} = \sqrt{2I_B K}$  ดังนั้นเปอร์เซ็นต์ความผิดพลาดของความต้านทาน  $Z_{AB}$  มีค่าเป็น

$$\frac{\delta Z_{AB}}{Z_{AB}} = \frac{(g_{d15} + g_{d18})(g_{d13} + g_{d20})}{2KI_B Z_L (g_{d13} + g_{d15} + g_{d18} + g_{d20})} \times 100\% \quad (5.39)$$

ตัวอย่างเช่น  $g_{d13} = g_{d15} = g_{d18} = g_{d20} = 1.02 \times 10^{-6} \text{ AV}^{-1}$ ,  $I_B = 100 \mu\text{A}$ ,  $K = 3.378 \times 10^{-4} \text{ AV}^{-2}$  และ  $W/L = 200 \mu\text{m} / 10 \mu\text{m} = 20$  เมื่อเลือกใช้  $Z_L = R_L = 10 \text{ k}\Omega$  ดังนั้นเปอร์เซ็นต์ความผิดพลาดที่เกิดขึ้นมีค่าเป็น 0.15 % ค่าความผิดพลาดดังกล่าวนี้สามารถลดลงได้ ถ้าเลือกใช้  $I_B$ ,  $W/L$  หรือ  $R_L$  ที่มีค่ามากขึ้นกว่าตัวอย่าง

#### 5.4 การประยุกต์ใช้งาน

เป็นที่ทราบกันดีว่าการประยุกต์ใช้งานของ EGII ดังรูปที่ 5.2 มักนิยมนำไปทำเป็นวงจรถ่ายเรเตอร์และวงจรมีพีแค้นซ์แบบบวก กรณีใช้โหลดเป็นความต้านทาน ดังนั้นถ้าเลือกใช้  $Z_L$  เป็นคาปาซิแตนซ์ หรือ  $Z_L = 1/sC_L$  จะได้  $Z_{AB}$  มีค่าเป็น

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับ  $C_L$  ใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

$$Z_{AB}(s) = s \left( \frac{C_L}{2KI_B} \right) = sL_{AB} \quad (5.40)$$

ไม่ว่ากรณีใดๆ ทั้งสิ้น

ขนาดของขดลวดเหนี่ยวนำ (inductance) ซึ่งถูกสังเคราะห์ขึ้นเนื่องจากวงจรถ่ายเรเตอร์ มีค่าเป็น


$$L_{AB} = \frac{C_L}{2KI_B} \quad (5.41)$$

จากสมการที่ (5.41) จะเห็นว่า  $L_{AB}$  สามารถปรับค่าได้ด้วยการควบคุมค่ากระแสไบอัส  $I_B$  ที่ให้ค่าเป็นบวก ซึ่ง  $L_{AB}$  นี้สามารถสร้างให้มีค่าเป็นลบได้ด้วยการสลับขั้วของ  $M_9$  และ  $M_{10}$  กับขั้วของ  $M_{14}$  และ  $M_{11}$

ทำนองเดียวกันถ้าให้  $Z_L = R_L$  วงจร EGII จะทำงานเป็นวงจรแปลงความต้านทานลบและบวกแบบปรับค่าได้ด้วยวิธีทางอิเล็กทรอนิกส์ มีค่าเป็น

$$|R_{AB}| = \frac{1}{2KI_B R_L} \quad (5.42)$$

ซึ่งสามารถนำไปประยุกต์ใช้งานกับวงจรที่ไม่เป็นเชิงเส้นได้มากมาย [27] ส่วนในการเลียนแบบเป็นค่าความจุไฟฟ้าที่สามารถทวีค่าได้ (capacitance multiplier) [21 , 28] ดังแสดงในรูปที่ 5.9 โดยการเพิ่มวงจร EGII เป็น 2 ชุดคือ EGIII1 และ EGIII2 โดยใช้โหลดเป็นค่าความจุไฟฟ้า ( $C_L$ ) ดังนั้น ที่  $Z_{AB}$  ได้



เอกสารนี้เป็นรูปที่ 5.9 วงจรทวีค่าความจุไฟฟ้าด้วยค่ากระแสที่ไม่มีผลต่อเทอมของอุณหภูมิในด้านกรค่าไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


$$Z_{AB}(s) = \frac{1}{s(I_{B1} / I_{B2})C_L} = \frac{1}{sC_{AB}} \quad (5.43)$$

ขนาดของค่าความจุไฟฟ้ามีค่าเป็น

$$C_{AB} = \left( \frac{I_{B1}}{I_{B2}} \right) \cdot C_L \quad (5.44)$$

จากสมการ (5.44) จะเห็นว่าขนาดของค่า  $C_{AB}$  ไม่ขึ้นกับค่า  $K = \mu_n C_{ox} W/2L$  ซึ่งหมายความว่าไม่มีผลต่อเทอมอุณหภูมิเพราะปกติแล้วค่า  $\mu_n$  จะเป็นค่าที่มีผลต่ออุณหภูมิ และยังสามารถปรับเปลี่ยนค่าได้โดยอัตราส่วนของกระแส  $I_{B1}/I_{B2}$  ได้อีกด้วย ทำนองเดียวกันถ้าต้องการให้ค่า  $C_{AB}$  มีค่าเป็นลบก็ทำได้โดยการสลับขั้วขั้วของ  $M_9$  และ  $M_{10}$  กับขั้วของ  $M_{14}$  และ  $M_{11}$  ที่ EGI12 เท่านั้น


### 5.5 ผลการทดลองและผลการเลียนแบบการทำงานวงจรด้วยโปรแกรม PSPICE




รูปที่ 5.10 วงจรจ่ายกระแสไบอัส  $I_B$  ให้กับวงจรรูปที่ 5.2

เลือกใช้อุปกรณ์ที่เป็นมอสเฟตจาก IC # CD4007 [29-30] ที่มีการออกแบบให้มีการจ่ายค่าของกระแสไบอัส  $I_B$  ให้กับวงจรดังแสดงในรูป 5.10 และเลือกใช้  $V_{DD} = 5 \text{ V}$ ,  $V_{SS} = -5 \text{ V}$  ส่วนในการเลียนแบบการทำงานของวงจรโดยใช้โปรแกรม PSPICE [30] กำหนดให้แต่ละอุปกรณ์ในมอสเฟตมีค่า  $K = \mu_n C_{ox} W/2L = 3.37 \times 10^{-4} \text{ AV}^{-2}$ ,  $V_T = 1.2 \text{ V}$  และ  $W/L = 20$  จากการทดลองวงจรรูปที่ 5.2 เลียนแบบเป็นวงจรแปลงความต้านทานแบบปรับค่าได้ด้วยวิธีทางอิเล็กทรอนิกส์ เมื่อให้


$Z_L = R_L = 10 \text{ k}\Omega$  และ  $100 \text{ k}\Omega$  โดยให้  $I_B$  เปลี่ยนจากค่า  $0.1 \mu\text{A}$  ถึง  $1000 \mu\text{A}$  ค่าดังกล่าวที่ได้ดังแสดงในรูปที่ 5.11 ในการทดลองคุณลักษณะทางคิซีเพื่อระหว่างช่วงปฏิบัติการแรงดันอินพุต  $V_{AB}$  กับกระแส  $i_{ab}$  โดยเลือกใช้  $Z_L = R_L = 2 \text{ k}\Omega$  ขณะที่กำหนดให้  $I_B = 600 \mu\text{A}$ ,  $700 \mu\text{A}$  และ  $800 \mu\text{A}$  ดังแสดงในรูปที่ 5.12 ตัวอย่างเช่น  $I_B = 600 \mu\text{A}$  พบว่า  $G_{mi} R_L > 1$  จะได้ 1% THD คำนวณได้จาก  $|V_{L,max}|$  ในช่วง  $\pm 0.4 \text{ V}$  ซึ่งสอดคล้องกับทฤษฎีที่ได้นำเสนอ ทำนองเดียวกันเมื่อให้  $Z_L = 1/sC_L$  ทดลองในวงจรรูป 5.2 วงจรจะเลียนแบบเป็นขดลวดเหนี่ยวนำแบบปรับค่าได้ด้วยวิธีทางอิเล็กทรอนิกส์เมื่อให้  $C_L = 0.001 \mu\text{F}$  และ  $0.01 \mu\text{F}$  โดยให้  $I_B$  เปลี่ยนจากค่า  $1 \mu\text{F}$  ถึง  $1000 \mu\text{A}$  ค่าดังกล่าวที่ได้ดังแสดงในรูป 5.13



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
รูปที่ 5.11 ผลการเลียนแบบและทดลองจริงค่าของ  $R_{AB}$  กับค่ากระแส  $I_B$  ของวงจรรูปที่ 5.2




รูปที่ 5.12 คุณลักษณะคิซีเมื่อให้  $I_B = 600\mu A$ ,  $700\mu A$  และ  $800\mu A$  เมื่อเลือกใช้  $R_L = 2K\Omega$



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ทางการค้า  
ไม่ว่า 0.00148

รูปที่ 5.13 ผลการเขียนแบบและทดลองจริงค่าของ  $L_{AB}$  กับค่ากระแส  $I_B$  ของวงจรรูปที่ 5.2



ส่วนในการทดสอบหาค่าความถี่คutoffของวงจรจะทดสอบโดยการเลียนแบบโดยโปรแกรม PSPICE เท่านั้น เพราะในการทดลองจริงอาจเกิดมีค่าของความจุไฟฟ้าแฝงจากภายนอกรวมทั้งวงจรทำให้ผลที่ได้ที่การพิจารณาความถี่สูง ๆ คลาดเคลื่อนได้ จากการเลียนแบบวงจรรูป 5.2 ด้วย PSPICE เลือก  $I_B = 10 \mu A$  และ  $100 \mu A$  และเลือกใช้  $R_L = 30 K\Omega, 40 K\Omega,$  และ  $50 K\Omega$  ค่าที่ได้ดังแสดงผลในรูป 5.14 ซึ่งจากการวิเคราะห์พบว่าถ้าประมาณให้ค่าในสมการ (5.34) มีค่าของ  $2 I_B K R_1 R_2 \gg 1$  จะพบว่าความถี่คutoff ( $f_c$ )  $\cong \sqrt{2 I_B K / C_1 C_2} / 2\pi$ , ซึ่ง  $C_1 = 5.30 \times 10^{-13} F$ ,  $C_2 = 2.6510^{-13} F$ ,  $K = 3.3710^{-14} AV^{-2}$  ที่  $I_B = 10 \mu A$  ได้  $f_c = 35 MHz$  และที่  $I_B = 100 \mu A$  จะได้  $f_c = 110 MHz$  ตามลำดับ ซึ่งให้ผลการเลียนแบบการทำงานของวงจรสอดคล้องกับหลักการที่ได้นำเสนอ



รูปที่ 5.14 ผลการเลียนแบบค่าของ  $R_{AB}$  กับค่าความถี่ของวงจรรูปที่ 5.2


และเพื่อเป็นการทดสอบวงจรในการนำไปประยุกต์ใช้งานในด้านอื่น ๆ ได้เลียนแบบวงจรในรูปที่ 5.2 ได้โดยต่อโหลดที่  $Z_L = 1/sC_L$  เมื่อใช้  $C_L = 0.001 \mu F$  และ  $I_B = 100 \mu A$  ซึ่งจะได้  $L_{AB} = 14.8 mH$  แล้วนำมาต่อร่วมกับความต้านทาน  $R_1 = 1 K\Omega, 5 K\Omega$  และ  $10 K\Omega$  ดังแสดงในรูป 5.15(ก) ซึ่งทำหน้าที่เป็นวงจรกรองสัญญาณความถี่ต่ำซึ่งแสดงผลของค่าความถี่คutoff หรือ  $f_c$

ซึ่งสามารถคำนวณได้จากสมการ (5.45) ที่มีค่าเป็น 11 KHz, 54 KHz และ 108 KHz ดังแสดงผลในรูป 5.15(ข) ทำนองเดียวกันได้นำเอาวงจรรูปที่ 5.9 โดยกำหนดให้  $C_L = 0.001 \mu\text{F}$  เปลี่ยนแบบเป็น  $C_{AB}$  แล้วนำมาต่อร่วมกับ  $R_1 = 1 \text{ K}\Omega$  ดังรูป 5.16(ก) ซึ่งทำหน้าที่เป็นวงจรกรองสัญญาณความถี่สูงที่สามารถคำนวณค่า  $f_c$  ได้จากสมการ (5.46) ซึ่งถ้าปรับให้กระแส  $I_{B1}/I_{B2}$  ในวงจรรูปที่ 5.9 มีค่าเป็น  $100 \mu\text{A}/100 \mu\text{A}$ ,  $100 \mu\text{A}/10 \mu\text{A}$  และ  $100 \mu\text{A}/1 \mu\text{A}$  จะได้ค่า  $f_c$  มีค่าเป็น 159 KHz, 15.9 KHz และ 1.59 KHz ดังแสดงผลในรูป 5.16 (ข)




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 (ข)  
 ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้  
 รูปที่ 5.15 (ก) วงจรกรองสัญญาณความถี่ต่ำ (ข) ผลการเลียนแบบและทดสอบจริงค่าของ  $V_{out}/V_{in}$   
 กับค่าความถี่ของวงจรรูปที่ 5.15 (ก)

$$f_{c(Lowpass)} = \frac{(2KI_B R_1)}{2\pi C_L} \quad (5.45)$$



(ก)



(ข)

รูปที่ 5.16 (ก) วงจรกรองสัญญาณความถี่สูง (ข) ผลการเขียนแบบและทดลองจริงค่าของ  $V_{out}/V_{in}$

กับค่าความถี่ของวงจรรูปที่ 5.16 (ก)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$f_{c(highpass)} = \frac{(I_{B2}/I_{B1})}{2\pi R_1 C_L} \quad (5.46)$$

ซึ่งจากรูปที่ 5.15 และรูปที่ 5.16 จะพบว่าเป็นวงจรรองความถี่ต่ำและสูงตามลำดับซึ่งสามารถควบคุมค่า  $f_c$  ของวงจรได้จากกระแสไบอัส  $I_B$  ซึ่งเป็นรูปแบบการควบคุมแบบอิเล็กทรอนิกส์ทำให้สามารถนำวงจรไปประยุกต์และใช้งานได้กว้างขึ้น

## 5.6 บทสรุป

วงจรกลับค่าอิมพีแดนซ์แบบปรับค่าได้ด้วยวิธีทางอิเล็กทรอนิกส์ (EGII) ที่ได้นำเสนอนี้ภายในวงจรออกแบบขึ้นด้วยเทคโนโลยีของมอสเฟตจำนวน 28 ตัวกับอีก 1 แพลซีฟ ซึ่งคุณสมบัติของวงจรที่สังเคราะห์ขึ้นสามารถแสดงเป็นค่าอิมพีแดนซ์  $Z_{AB}$  ที่มีค่าเป็นสัดส่วนกลับกับการต่อโหลด  $Z_L$  เข้ากับวงจร ค่าของ  $Z_{AB}$  สามารถเปลี่ยนแปลงได้โดยง่าย ละเอียดและแม่นยำด้วยการควบคุมค่ากระแสไบอัส  $I_B$  ภายในวงจรซึ่งเป็นหลักการออกแบบและนำเสนอด้วยวิธีการปรับเปลี่ยนค่าด้วยวิธีทางอิเล็กทรอนิกส์ ค่าที่เกิดขึ้นจากทฤษฎีที่นำเสนอถูกทดสอบการเลียนแบบวงจรและผลการทดลองจริงซึ่งให้ค่าดังกล่าวที่เกิดขึ้นสอดคล้องให้ผลใกล้เคียงกับหลักการที่ได้นำเสนอพร้อมทั้งแสดงตัวอย่างการนำวงจรไปประยุกต์ใช้งาน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดลอกเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## บทที่ 6

### วงจรสายพานกระแสแบบปรับค่าได้ด้วยวิธีทางอิเล็กทรอนิกส์โดยใช้มอสทรานซิสเตอร์


#### 6.1 บทนำ

ในปี ค.ศ. 1968 เป็นครั้งแรกที่ได้ถือกำเนิดของแนวคิดวงจรใหม่ที่เรียกว่า วงจรสายพานกระแสยุคแรก (First-Generation Current Conveyer) หรือ CCI โดย K.C. Smith และ A. Sedra [32] แต่การนำไปใช้งานของ CCI ยังไม่ได้รับความสนใจเท่าที่ควร ต่อมาในปี ค.ศ. 1970 โดย K.C. Smith และ A. Sedra [33] ได้นำเสนอวงจรสายพานกระแสยุคสอง (Second-Generation Current Conveyer) หรือ CCII พร้อมทั้งแสดงการนำเอา CCII ไปประยุกต์ใช้งานมากมาย ทำให้ CCII ได้รับความสนใจจนถึงปัจจุบัน แต่การปรับปรุงพัฒนางจรยังไม่หยุดยั้งได้มีการนำเสนอรูปแบบของ CCII แบบปรับค่าได้ด้วยวิธีทางอิเล็กทรอนิกส์ (Electronically Tunable Current Conveyer) หรือ ECCII ทำให้วงจรสามารถนำไปประยุกต์ใช้งานได้กว้างขวางมากขึ้น เช่น วงจรกรองสัญญาณ วงจรสังเคราะห์ความต้านทาน วงจรกำเนิดสัญญาณซายน์ วงจรขยายสัญญาณแบบอินสทรูเมนต์ วงจรสังเคราะห์คลวดเหนี่ยวนำ และวงจรจำกัดกระแส เป็นต้น

#### 6.2 คุณสมบัติของวงจรสายพานกระแสยุคสองแบบปรับค่าได้ด้วยวิธีทางอิเล็กทรอนิกส์หรือ ECCII

วงจร ECCII แบ่งออกได้ 2 แบบ คือ ECCII แบบบวก หรือ ECCII+ และ ECCII แบบลบ หรือ ECCII- โดยคุณสมบัติของวงจรสายพานกระแสทั้งสองแบบสามารถเขียนเป็นสมการได้เป็น

$$\begin{aligned} i_y &= 0 \\ V_x &= V_y \\ i_z &= \pm(h_{32}) \cdot i_x \end{aligned} \tag{6.1}$$



รูปที่ 6.1 วงจรสายพานกระแสแบบ ECCII + และ ECCII -


จากสมการ (6.1) จะเห็นว่าเมื่อมีเครื่องหมายแสดงค่าเป็นค่าบวกและลบ ซึ่งเครื่องหมายนี้จะแสดงความสัมพันธ์ของทิศทางการไหลของกระแส  $i_z$  เมื่อเปรียบเทียบกับทิศทางของกระแส  $i_x$  โดยเครื่องหมายบวกแสดงถึงทิศทางการไหลของกระแส  $i_z$  กับกระแส  $i_x$  มีทิศทางเดียวกันเรียกว่า ECCII + ถ้าเครื่องหมายลบแสดงถึงทิศทางการไหลของกระแส  $i_z$  กับกระแส  $i_x$  สวนทางกันเรียกว่า ECCII - ส่วนค่า  $h_{32}$  เป็นค่าอัตราขยายของกระแส  $i_x$  ที่เป็นพารามิเตอร์ของวงจรถึงสามารถปรับค่าได้ด้วยวิธีทางอิเล็กทรอนิกส์โดยการใช้กระแสควบคุม

### 6.3 วงจรสายพานกระแสแบบปรับค่าได้ด้วยวิธีทางอิเล็กทรอนิกส์โดยใช้มอสทรานซิสเตอร์หรือ ECCII

#### 6.3.1 การทำงานของวงจรถ

วงจรถ ECCII โดยใช้มอสทรานซิสเตอร์ในรูปแบบที่ 6.2 เป็นวงจรถ ECCII แบบบวกหรือ ECCII + การทำงานกล่าวคือถ้าสมมติว่ามอสทุกตัวทำงานในช่วงอิ่มตัว (saturation region) โดยที่มอสทรานซิสเตอร์  $M_9$  ถึง  $M_{12}$  และกระแสคงที่  $I_C$  จะทำหน้าที่เป็นวงจรถแรงดันตามสัญญาณ (voltage follower) ทำให้แรงดัน Y และจุด X มีค่าประมาณเท่ากัน หรือ  $V_X \cong V_Y$  และที่อินพุทของพอร์ท Y เนื่องจากอุปกรณ์เป็นมอสทรานซิสเตอร์ทำให้ไม่สามารถมีกระแสไหลผ่านได้ ดังนั้นจะได้  $i_y = 0$  ซึ่งที่กล่าวมาจะเหลือเฉพาะค่า  $i_z = \pm h_{32}i_x$  เท่านั้นก็จะสามารถสังเคราะห์สมการได้ตาม (6.1) ทรานซิสเตอร์  $M_{13}$  จะทำงานในรูปแบบของวงจรถกระแสตามสัญญาณ (current follower stage) ซึ่งจะให้ค่าความต้านทานดาวน์ที่พอร์ท X เพื่อที่จะสามารถทำให้วงจรถสามารถนำกระแส  $i_x$  เข้ามาในพอร์ท X นี้ได้ดี ดังนั้นในรูปแบบของ ECCII จะถูกออกแบบให้มีการนำเอาค่าแรงดันและค่ากระแสจากภายนอกเข้าสู่วงจรถ ECCII ได้ดีทางพอร์ท Y และ X ตามลำดับ ถ้าสมมติว่าขณะนั้นมีค่ากระแส  $i_x$  ไหลออกที่พอร์ท X จะเกิดมีค่ากระแสที่ไหลผ่าน  $M_{13}$  เท่ากับ  $(I_B + i_x)$  ถ้า  $I_B$  คือแหล่งจ่ายกระแสคงที่ต่อจากนั้นกระแส  $(I_B + i_x)$  ที่ไหลผ่าน  $M_{13}$  จะไหลเข้าสู่วงจรถสะท้อนกระแสที่เป็นรูปแบบจากมอสทรานซิสเตอร์  $M_{14}$  ถึง  $M_{16}$  ด้วยอัตรากระแสสะท้อนกระแสเป็น 1:1:1 เกิดมีค่า  $(I_B + i_x)$  และ  $(I_B + i_x)$  ที่ขาเดรนของ  $M_{15}$  และ  $M_{16}$  ตามลำดับกระแส  $(I_B + i_x)$  ส่วนหนึ่งจะไหลเข้าที่จุด A ของวงจรถขยายสัญญาณกระแสซึ่งประกอบด้วยมอสทรานซิสเตอร์  $M_1$  ถึง  $M_8$  ส่วนกระแส  $(I_B + i_x)$  จากขาเดรนของ  $M_{16}$  จะไหลเข้าสู่วงจรถสะท้อนกระแสแบบคาสโคด (cascode current mirror)  $M_{17}$  ถึง  $M_{20}$  ที่ต่อร่วมกับแหล่งจ่ายกระแสคงที่ที่มีค่าเท่ากับ  $2I_B$  ที่จุด C ทำให้กระแสมีค่าเท่ากับ  $(I_B - i_x)$  ไหลออกจากขาเดรนของ  $M_{20}$  และไหลเข้ายังอินพุทของวงจรถขยายสัญญาณกระแสที่จุด B ดังนั้นจึงสรุปว่าจากการทำงานของ ECCII ในรูปแบบที่ 6.2 เมื่อมีกระแส  $i_x$  เกิดขึ้นที่พอร์ท X จะทำให้เกิดมีกระแส

$(I_B + i_x)$  และ  $(I_B - i_x)$  มีทิศทางไหลเข้าจุด A และจุด B ของวงจรถยายสัญญาณกระแส ต่อจากนั้นภายในวงจรถยายกระแสนี้จะทำหน้าที่ขยายสัญญาณกระแส  $i_x$  ได้โดยวิธีที่เรียกว่า ควอเตอร์สแควร์ ดังที่กล่าวไว้ในบทที่ 3 และทำให้เกิดเป็นค่ากระแส  $i_z$  ต่อไป



รูปที่ 6.2 วงจร ECCII +

พิจารณาวงจรถยายกระแสกำลังสอง พบว่าความสัมพันธ์ระหว่างกระแส  $I_{in}$  และกระแส  $I_o$  [ดูการวิเคราะห์ได้ในภาคผนวก ค.] จะมีค่าเป็น [34]

$$I_o = 2I_A + \frac{I_{in}^2}{8I_A} \quad (6.2)$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้คัดลอกเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



เกทของ  $M_3$  และ  $M'_3$  ตามลำดับ ดังนั้นเมื่อมีกระแสอินพุต  $(I_B + i_x)$  และ  $(I_B - i_x)$  ป้อนเข้ามาที่จุด A และ B ของวงจรกระแสกำลังสอง  $M_1$  ถึง  $M_3$  และ  $M'_1$  ถึง  $M'_3$  ทำให้เกิดค่ากระแสเอาต์พุตมีค่าเป็น  $I_1$  และ  $I_2$  ตามลำดับ ดังนี้

$$I_1 = 2I_A + \frac{(I_B + i_x)^2}{8I_A} \quad (6.3)$$

$$I_2 = 2I_A + \frac{(I_B - i_x)^2}{8I_A} \quad (6.4)$$

และเพื่อที่จะได้  $i_o = I_1 - I_2$  จึงทำการสะท้อนกระแส  $I_1$  ที่เกิดจากวงจรกระแสกำลังสอง ( $M_1$  ถึง  $M_3$ ) ผ่านวงจรสะท้อนกระแส ( $M_4$  และ  $M_5$ ) ไปยังเอาต์พุต และ ทำการสะท้อนกระแส  $I_2$  ที่เกิดจากวงจรกระแสกำลังสอง ( $M'_1$  ถึง  $M'_3$ ) ผ่านวงจรสะท้อนกระแส ( $M'_4$  และ  $M'_5$ ) และ ( $M_6$  และ  $M'_6$ ) ทำให้เอาต์พุตปรากฏค่ากระแส  $i_o$  มีทิศทางไหลออกทางเดียวกับกระแส  $i_x$  มีค่าเป็น

$$i_o = I_1 - I_2 = \frac{(I_B + i_x)^2 - (I_B - i_x)^2}{8I_A} \quad (6.5)$$

หรือ

$$i_o = \left( \frac{I_B}{2I_A} \right) i_x = h_{32} i_x = K i_x \quad (6.6)$$

จากสมการ (6.6) จะพบว่ากระแส  $i_x$  สามารถถูกขยายด้วยค่าอัตราขยาย  $h_{32}$  หรือ  $K$  ทำให้เกิดเป็นค่ากระแสเอาต์พุต  $i_o = i_z$  ซึ่งอัตราขยายของ  $h_{32}$  นี้สามารถควบคุมเกณฑ์ขยายได้จากอัตราส่วนของกระแสไบอัส  $I_B / I_A$  ซึ่งเป็นลักษณะของการควบคุมที่เรียกว่าวิธีทางอิเล็กทรอนิกส์นั่นเอง และในการปรับปรุงเพื่อให้ค่า  $h_{32}$  มีการขยายกระแสได้มากขึ้นสามารถทำได้จากการเพิ่มพื้นที่ในมอสทรานซิสเตอร์  $M_5$  และ  $M'_5$  ให้มีขนาดเป็นจำนวนเท่า  $n$  ที่เพิ่มขึ้น ดังนั้นถ้า  $M_5$  และ  $M'_5$  มีการเพิ่มพื้นที่เป็น  $n$  เท่า จะได้

$$i_o = i_z = \left( \frac{nI_B}{2I_A} \right) i_x \quad (6.7)$$

ดังนั้นจากที่กล่าวมาทั้งหมดเราสามารถสังเคราะห์ ECCII + เพื่อให้มีสมการสอดคล้องกับสมการ (6.1) ได้ว่า

$$\begin{aligned} i_y &= 0 \\ V_x &= V_y \\ i_z = i_o &= \left( \frac{nI_B}{2I_A} \right) i_x \end{aligned} \quad (6.8)$$

ทำนองเดียวกันถ้าต้องการทำให้ ECCII + เป็น ECCII - สามารถทำได้โดยนำกระแสจากขาเดรนของ  $M_{15}$  ที่มีค่า  $(I_B + i_x)$  มาเข้าจุด B แทน และนำกระแสจากขาเดรนของ  $M_{20}$  ที่มีค่า  $(I_B - i_x)$  มาเข้าที่จุด A จะทำให้เกิดค่ากระแส  $i_o = i_z$  มีทิศทางสวนทางกับค่ากระแส  $i_x$  ดังนี้

$$\begin{aligned} i_y &= 0 \\ V_x &= V_y \\ i_z = i_o &= - \left( \frac{nI_B}{2I_A} \right) i_x \end{aligned} \quad (6.9)$$

### 6.3.2 สมรรถนะของวงจร

ในการวิเคราะห์ถึงค่าสมรรถนะของวงจร ECCII ในบทนี้ วงจรบางส่วนของ ECCII เช่น รูปแบบของวงจรในการรับแรงดันอินพุตที่เข้ามาทางพอร์ท Y และการรับกระแสอินพุต ที่เข้ามาทางพอร์ท X หรือส่วนอื่น ๆ ยังมีรูปแบบวงจรเช่นเดียวกับวงจรสายพานกระแสยุคสองหรือ CCII ที่ได้วิเคราะห์ผลต่าง ๆ โดยละเอียดไว้แล้วเอกสารอ้างอิง [35] ดังนั้นถ้าในการวิเคราะห์ผลในวงจร ECCII มีผลการวิเคราะห์ซ้ำกับในวงจร CCII ผู้เขียนจะขออ้างอิงสมการที่เคยวิเคราะห์ไว้แล้วนั้นนำมาอธิบายถึงสมรรถนะของวงจรได้เลย ซึ่งจะแสดงการวิเคราะห์เพิ่มเติมเฉพาะในส่วนที่แตกต่างจากวงจร CCII เดิมเท่านั้น การใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### 6.3.2.1 ช่วงแรงดันปฏิบัติงาน

ที่พอร์ท Y เป็นทางเข้าของแรงดันสัญญาณ ดังนั้นถ้ากำหนดให้  $V_{y\max}$  และ  $V_{y\min}$  เป็นค่าแรงดันสูงสุดและต่ำสุดที่พอร์ท Y สามารถรับได้ตามลำดับสามารถหาค่าช่วงแรงดันปฏิบัติงานได้โดย

$$V_{Y\max} - V_{Y\min} = V_{DD} - V_{SS} - (2 + \sqrt{2}) \sqrt{\frac{I_C L}{K'W}} - |V_T| \quad (6.10)$$

ภายในมอสทรานซิสเตอร์แต่ละตัว ได้กำหนดให้มีค่าของ  $W/L = 50/10$ ,  $K'W/L$  มีค่าเท่ากับ  $6.75 \times 10^{-4} \text{ A/V}^2$ ,  $|V_T|$  เท่ากับ 1.2 โวลต์,  $I_C = 400 \mu\text{A}$ ,  $V_{DD} = 10 \text{ V}$  และ  $V_{SS} = -10 \text{ V}$  ดังนั้นช่วงแรงดันปฏิบัติงานของวงจรสวิงอยู่ได้ในช่วงไม่เกิน  $\pm 8.1 \text{ V}_p$  หรือ  $16.2 \text{ V}_{pp}$

### 6.3.2.2 ช่วงกระแสปฏิบัติงาน

ที่พอร์ท X เป็นทางเข้าของกระแสสัญญาณ  $i_x$  และทำให้เกิดเป็นกระแสเอาท์พุทเกิดขึ้นที่พอร์ท z มีค่าเป็น  $i_z$  พบว่าถ้ากระแส  $I_1$  และ  $I_2$  ในสมการ (6.3) และ (6.4) สามารถนำมาพิจารณาการคำนวณหาช่วงกระแสปฏิบัติงานได้เป็น

$$2I_A + \frac{(I_B \pm i_x)^2}{8I_A} \leq 0$$

หรือ

$$(I_B \pm i_x) \leq 4I_A \quad (6.11)$$

จากสมการ (6.11) ถ้ากระแส  $i_x$  เป็นกระแสอินพุทของสัญญาณ และ  $I_B$  เป็นแหล่งจ่ายกระแสคงที่ เมื่อเปรียบเทียบกันแล้วจะพบว่า  $|i_x| < |I_B|$  ดังนั้นในสมการที่ (6.11) สามารถประมาณได้ว่า


$$I_B \Big|_{\max} = 4I_A \quad (6.12)$$

แทนค่าสมการ (6.12) ใน (6.7) สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$i_{o\max} = i_z = \left[ \frac{n(4I_A)}{2I_A} \right] i_x = (2n) i_x = (K_{\max}) i_x \quad (6.13)$$

จากสมการ (6.13) ทำให้ทราบว่าค่ากระแสเอาต์พุต  $i_z$  จะมีค่ามากที่สุดเท่ากับ  $2n$  ของกระแสอินพุต  $i_x$  ที่เกิดขึ้น ดังนั้นถ้าในวงจรออกแบบให้  $n = 1$  ก็จะทำให้ได้ค่ากระแสสูงสุด  $i_z$  เท่ากับ 2 เท่าของกระแส  $i_x$  นั่นคือถ้าเลือกการออกแบบให้วงจรสะท้อนกระแสแบบลบที่มอส ( $M_4, M_5$ ) และ ( $M'_4, M'_5$ ) มีการสะท้อนและขยายกระแส  $I_1$  และ  $I_2$  ตามลำดับ เป็นค่า  $n$  เท่า จะทำให้วงจรสามารถเพิ่มย่านค่าเกนของการขยายกระแส ( $K_{\max}$ ) มีค่าเป็น  $2n$  ดังนั้นจึงสรุปค่าเกนของการขยายกระแสได้ว่า

$$\left(\frac{i_z}{i_x}\right)_{\max} = K_{\max} \leq 2n \quad (6.14)$$



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการ  $I_B/I_A$  นั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะริจาคทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รูปที่ 6.5 ความสัมพันธ์ระหว่างค่าอัตราขยายกระแสของวงจร ( $i_z/i_x$ ) กับ อัตราส่วนของกระแสไบอัส ( $I_B/I_A$ ) เมื่อเลือกใช้  $n = 1, 3$  และ 5

ในการทดสอบผลของช่วงกระแสปฏิบัติงานได้ใช้โปรแกรม PSPICE เลียนแบบการทำงานของวงจร โดยเลือกให้วงจรดังกล่าวสามารถเพิ่มช่วงกระแสปฏิบัติให้มีค่าเกณฑ์ของการขยายกระแส ( $i_z/i_x$ ) ได้โดยการเพิ่ม  $n$  ซึ่งในผลการทดสอบเลือกใช้  $n = 1, 3$  และ  $5$  ดังแสดงผลความสัมพันธ์ที่ได้ระหว่างค่า  $i_z/i_x$  กับ  $I_B/I_A$  ดังรูปที่ 6.5

### 6.3.2.3 ค่าของแรงดันอินพุทออฟเซต หรือ $V_{os}$

เนื่องจากว่า  $M_9$  และ  $M_{10}$  ซึ่งต่อกันอยู่ในรูปร่างขยายแบบดิฟเฟอเรนเชียล (differential amplifier) อาจเกิดความไม่สมพียงกันได้ เป็นผลทำให้เกิดค่าของแรงดันอินพุทออฟเซต ( $V_{os}$ ) ซึ่งสามารถคำนวณได้จาก

$$V_{os} = (V_{T9} - V_{T10}) - \left( \frac{\beta_9 - \beta_{10}}{\beta_9 + \beta_{10}} \right) \sqrt{\frac{(I_{d9} + I_{d10})}{4(\beta_9 + \beta_{10})}} \quad (6.15)$$

จากวงจร เนื่องจากว่าค่าของ  $|V_{T9}| = |V_{T10}|$ ,  $I_{d9} + I_{d10} = I_C = 400 \mu A$ ,  $\beta_9 = K'W_9/L_9 = 6.75 \times 10^{-4} A/V^2$  และ  $\beta_{10} = 6.68 \times 10^{-4} A/V^2$  ดังนั้นค่า  $V_{os}$  ที่คำนวณได้มีค่าประมาณ  $2 mV$  ซึ่งค่าดังกล่าวนี้สามารถทำให้ลดลงได้โดยเลือกใช้ค่าของแหล่งจ่ายกระแสคงที่  $I_C$  มีค่าต่ำ

### 6.3.2.4 ค่าทรานส์คอนดักแตนซ์ของวงจร หรือ $g_m$

ในความต้องการที่จะใช้วงจร ECCII ทำการเปลี่ยนแรงดันที่มีการป้อนเข้ามาที่พอร์ท Y เป็นค่ากระแสที่เกิดขึ้นปรากฏที่พอร์ท X โดยมีค่าของความต้านทาน R เป็นตัวเปลี่ยนแรงดันให้เป็นกระแส สามารถหาความสัมพันธ์ของค่าทรานส์คอนดักแตนซ์ของวงจร ( $g_m$ ) ได้จาก

$$\frac{i_x}{V_y} = g_m = \frac{1}{R} \left\{ \frac{1}{1 + \left( \frac{gd_{10} + gd_{12}}{g_{m10}} \right)} \right\} \quad (6.16)$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

หรือ

$$g_m = \frac{1}{R} \left\{ \frac{1}{\frac{\delta g_m}{1 + \frac{\delta g_m}{g_m}}} \right\} \quad (6.17)$$

จากสมการที่ (6.16) แสดงให้เห็นว่า ถ้าในเทอมของ  $(gd_{10} + gd_{12})/g_{m10}$  มีค่าใกล้เคียงศูนย์จะทำให้วงจร ECCII สามารถเปลี่ยนแรงดัน  $V_y$  เป็นค่ากระแส  $i_x$  มีค่าเท่ากับ  $1/R$  ได้ถูกต้อง 100% แต่ในความเป็นจริงแล้วค่าของ  $(gd_{10} + gd_{12})/g_{m10}$  มีค่าไม่เท่ากับศูนย์ ซึ่งทำให้วงจรเกิดค่าความผิดพลาดขึ้น ดังนั้นเมื่อเปรียบเทียบสมการ (6.16) กับ (6.17) สามารถคำนวณหาค่าความผิดพลาดที่เกิดขึ้นได้เป็น

$$\frac{\delta g_m}{g_m} = \left( \frac{gd_{10} + gd_{12}}{g_{m10}} \right) \times 100\% \quad (6.18)$$

เนื่องจากว่าในวงจรมีค่าของ  $gd_{10} = gd_{12} = 1.02 \times 10^{-7} \text{ A/V}$  และ  $g_{m10} = 2.51 \times 10^{-4} \text{ A/V}$  ดังนั้นค่าความผิดพลาดที่เกิดขึ้นเนื่องจากการเปลี่ยนแรงดันเป็นค่ากระแสมีค่าเท่ากับ 0.08% ซึ่งมีค่าน้อยมาก นั่นหมายความว่า  $i_x/V_y = 1/R$

### 6.3.2.5 ความต้านทานที่พอร์ท Y, X และ Z

ในวงจร ECCII พอร์ท Y เป็นทางเข้าของแรงดันสัญญาณในอุดมคติแล้วจะต้องมีความต้านทานที่สูงมาก ในพอร์ท X เป็นทางเข้าของกระแสสัญญาณในอุดมคติแล้วจะต้องมีความต้านทานที่ต่ำมาก และในพอร์ท Z ซึ่งเป็นทางออกของกระแสสัญญาณความต้านทานในอุดมคติจะต้องมีค่าที่มาก ๆ ซึ่งที่กล่าวมาเป็นค่าในอุดมคติแต่ในความเป็นจริงค่าความต้านทานที่พอร์ทต่าง ๆ สามารถคำนวณได้จากเอกสารอ้างอิง [35]

$$r_y = 10^{15} \quad (6.19)$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับ (การใส่ชื่อที่ออก)  $(gd_{10} + gd_{12})$  ญาติให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งที่  $r_x$  มีที่คิดแปลงเป็นค่า และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


$$r_x = \frac{(g_{m9} + g_{m10})(gd_{10} + gd_{12})}{g_{m9}g_{m10}g_{m13}} \quad (6.20)$$

$$r_z = \frac{1}{(ngd_5 + gd_6)} \quad (6.21)$$

เนื่องจากว่า  $r_y = 10^{15} \Omega$  เป็นผลมาจากเป็นความต้านทานที่เกิดจากฉนวนซิลิคอนไดออกไซด์ ( $\text{SiO}_2$ ) ส่วนค่าความต้านทานที่พอร์ท X พิจารณาจากค่า  $g_{m9} = g_{m10} = 2.51 \times 10^{-4} \text{ A/V}$ ,  $gd_{10} = gd_{12} = 1.02 \times 10^{-7} \text{ A/V}$  และ  $g_{m13} = 3.3 \times 10^{-4} \text{ A/V}$  ดังนั้นค่าความต้านทาน  $r_x = 4.9 \Omega$  และในการพิจารณา ค่าความต้านทานที่พอร์ท Z ถ้าในการออกแบบเลือกใช้  $n = 1$ ,  $gd_5 = gd_6 = 1.02 \times 10^{-7} \text{ A/V}$  จะได้  $r_z = 4.9 \text{ M}\Omega$  ทำนองเดียวกันในการเลือกใช้ค่า  $n$  ที่สูงขึ้นจะเป็นผลทำให้พอร์ท Z มีความต้านทานที่ลดลงตามค่า  $n$  ที่สูงขึ้น เช่น ถ้าเลือกใช้  $n = 5$  จะได้  $r_z = 1.63 \text{ M}\Omega$  เป็นต้น

### 6.3.2.6 การวิเคราะห์ค่าความถี่ปฏิบัติการของวงจร

เนื่องจากว่าในการนำวงจร ECCII ไปใช้งานย่อมจะต้องมีการออกแบบให้วงจรมีช่วงกระแสปฏิบัติการที่สูง นั่นหมายความว่าเกณฑ์เกณฑ์ของการขยายกระแสระหว่าง  $i_z/i_x$  ย่อมมีค่ามากขึ้นเมื่อเลือกใช้  $n > 1$  ซึ่งในการทำให้ค่า  $n$  มากขึ้นส่งผลทำให้พื้นที่  $W/L$  ในโมส  $M_5$  จะมีขนาดใหญ่ขึ้น นั่นอาจหมายความว่าค่าความจุไฟฟ้าที่เกิดขึ้นในโมส  $M_5$  จะสูงขึ้น ดังนั้นค่าความถี่ปฏิบัติการของวงจรมักจะขึ้นอยู่กับชุดของวงจรสะท้อนกระแส ( $M_4, M_5$ ) ซึ่งมีการพิจารณาดังนี้



รูปที่ 6.6 รูปการวิเคราะห์ค่าความถี่ปฏิบัติการของวงจร

จากรูป 6.6 (ข) ให้พิจารณาว่าในการประมาณสมการว่า  $g_m \gg gd$  จะได้

จาก node A

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น [อีกทั้งห้ามมิให้คัดแปลง] หาก และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$\left[ g_{m4} + s(C_4 + nC_5) \right] V_A = -I_{in} \quad (6.22)$$

จาก node B

$$I_{out} = -g_{m5} V_A \quad (6.23)$$

แทนค่า  $V_A$  สมการ (6.23) ในสมการ (6.22) จะได้

$$I_{out} = \frac{g_{m5}/g_{m4}}{1 + \frac{s(C_4 + nC_5)}{g_{m4}}} \quad (6.24)$$

พบว่าในสมการ (6.24) จะมีค่า  $\omega_c = g_{m4}/(C_4 + nC_5)$ , เมื่อ  $C_4 = C_{gs4}$ ,  $C_5 = C_{gs5}$  และ  $n = 1, 2, 3, \dots$  หรือจะได้ค่าของความถี่คัทออฟ ( $f_c$ ) มีค่าเท่ากับ  $f_c = g_{m4}/2\pi(C_4 + nC_5)$  ซึ่งในวงจรพบว่า  $g_{m4} = 4.3 \times 10^{-4} \text{ A/V}$  และ  $C_4 = C_5 = C_{gs} = 2.2 \times 10^{-12} \text{ F}$  ดังนั้นสามารถสรุปเป็นตารางระหว่างค่า  $n$  กับค่าความถี่คัทออฟของวงจรดังแสดงในตาราง 6.1 ตัวอย่างเช่นในการเลือกใช้  $n = 5$  วงจรจะสามารถปฏิบัติงานได้ที่ความถี่สูงสุดเท่ากับ 5.1 MHz

n	1	2	3	4	5
$f_c$ (MHz)	15.6	10.3	7.8	6.2	5.1

ตารางที่ 6.1 แสดงความสัมพันธ์ระหว่างค่า  $n$  กับค่า  $f_c$  ของวงจร

#### 6.4 บทสรุป

ในการนำเสนอวงจร ECCII ได้พัฒนามาจากวงจร CCII ที่ได้นำเสนอไว้ในเอกสารอ้างอิง [35] ซึ่งได้มีการทำให้วงจรสามารถปรับเปลี่ยนค่าอัตราขยายกระแส  $i_z/i_x$  ได้โดยวิธีทางอิเล็กทรอนิกส์จากการปรับเปลี่ยนอัตราส่วนของค่ากระแสไบอัส  $I_B/I_A$  ทำให้วงจร ECCII มีความเหมาะสมที่จะนำประยุกต์ใช้งานมากกว่าวงจรแบบเดิมคือ CCII ซึ่งไม่สามารถปรับเกณฑ์การขยายกระแส  $i_z/i_x$  ได้ หรือ  $i_z/i_x = +1$  ในการนำเสนอวงจร ECCII ที่ผ่านมานั้นถึงการอธิบายในรูปแบบของ ECCII + ส่วนในกรณีที่จะปรับปรุงวงจรให้สามารถนำไปใช้เป็น ECCII - สามารถทำได้โดย

การต่อขาเดรน  $M_{15}$  เข้ายังพอร์ท B และต่อขาเดรนของ  $M_{20}$  เข้ายังพอร์ท A ก็จะทำให้เกนการขยาย  
กระแส  $i_z/i_x$  มีค่าเป็นลบเกิดขึ้น



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## บทที่ 7

### บทส่งท้ายและข้อเสนอแนะแนวทางในการทำการวิจัย

#### 7.1 บทส่งท้าย

ในการนำเสนอหลักการและวิธีการออกแบบวงจรแปลงแรงดันเป็นกระแส วงจรกลับค่าอิมพีแดนซ์ และวงจรสายพานกระแส ซึ่งได้กล่าวรายละเอียดไว้ใน บทที่ 4 บทที่ 5 และ บทที่ 6 ตามลำดับ วงจรทั้งหมดที่ได้ออกแบบล้วนนำเสนอให้เห็นถึงการออกแบบวงจรในรูปแบบที่สามารถปรับค่าได้ด้วยวิธีทางอิเล็กทรอนิกส์ นั้นหมายถึงว่าค่าพารามิเตอร์ต่าง ๆ ของวงจรถูกควบคุมภายใต้การเลือกใช้ค่าแหล่งจ่ายกระแสคงที่จากภายนอกไปอัสให้กับวงจร ซึ่งในการควบคุมค่าพารามิเตอร์ของวงจรโดยใช้แหล่งจ่ายกระแสคงที่ควบคุมจะให้ข้อได้เปรียบและข้อดีกว่าการใช้แรงดันควบคุมหลายประการ เช่น มีช่วงปฏิบัติงานที่กว้างประมาณ 6 decades ขณะที่การใช้แรงดันควบคุมจะมีช่วงปฏิบัติงานประมาณ 3 decades และข้อได้เปรียบอีกประการที่การใช้กระแสมีข้อได้เปรียบมากกว่าแรงดันควบคุมก็คือ ในกรณีที่ต้องการใช้ไมโครคอมพิวเตอร์เชื่อมต่อและควบคุมการทำงานของวงจรที่ได้ออกแบบขึ้น สามารถทำได้โดยการใช้ D/A เป็นตัวประสานการทำงานของระบบ กล่าวคือเมื่อ D/A ได้รับข้อมูลจากไมโครคอมพิวเตอร์จะเปลี่ยนข้อมูลดังกล่าวในรูปแบบของกระแสหรือแรงดัน ซึ่งจากการสำรวจในท้องตลาดพบว่าไอซีจำพวก D/A มักถูกออกแบบให้เอาท์พุทที่จ่ายสัญญาณออกมาในรูปแบบกระแสสัญญาณมากกว่าแรงดันสัญญาณ ดังนั้นจึงเป็นสิ่งที่ดีว่าเราสามารถนำเอาเอาท์พุทจาก D/A ที่จ่ายสัญญาณออกมาในรูปแบบกระแสไปเป็นแหล่งจ่ายกระแสคงที่ เพื่อใช้เป็นค่ากระแสไปอัสให้กับวงจรที่ได้ออกแบบขึ้นได้โดยตรง ดังนั้นด้วยวิวัฒนาการความก้าวหน้าของหลักการดังกล่าวสามารถทำให้วงจรมีประสิทธิภาพมากขึ้น ความแม่นยำ ความละเอียด และความเร็วสูงในการทำงาน ซึ่งเป็นที่น่าสนใจกับเทคโนโลยีในอนาคต เช่น ในอนาคตอุปกรณ์จำพวกแพสซีฟจำพวก ตัวต้านทาน ความจุไฟฟ้า และขดลวดเหนี่ยวนำ ฯลฯ ซึ่งอุปกรณ์ดังกล่าวล้วนแล้วแต่เป็นการปรับค่าได้ด้วยวิธีเชิงกลทั้งสิ้นอาจจะถูกแทนที่ด้วยอุปกรณ์ตัวต้านทาน ความจุไฟฟ้า และขดลวดเหนี่ยวนำที่ได้ถูกออกแบบและสังเคราะห์ขึ้นให้เป็นอุปกรณ์จำพวกแอคทีฟ สามารถใช้งานและสามารถควบคุมได้ละเอียดแม่นยำกว่าอุปกรณ์จำพวกแพสซีฟแบบเก่า ๆ อีกต่อไป แต่ปัจจุบันยังไม่อาจสามารถทำได้เนื่องจากว่าวงจรมีขนาดใหญ่ และยังคงมีการปรับปรุงแก้ไขให้อุปกรณ์ดังกล่าวมีความเป็นเชิงเส้นมากขึ้นที่สามารถใช้งานได้ทัดเทียมกับอุปกรณ์ที่จะทำการเลียนแบบนั้น ๆ สามารถลดผลของอุณหภูมิจากภายนอกไม่ให้มีผลกระทบต่อการทำงานของวงจรมีช่วงปฏิบัติงานทั้งแรงดันและกระแสได้กว้าง ตลอดจนวงจรจะต้องมีการตอบสนองความถี่ได้ในย่านที่สูงขึ้น สามารถนำไปประยุกต์ใช้งานได้กว้างโดยเฉพาะเพื่อเป็นการเพิ่มประสิทธิภาพในการนำไปประยุกต์ใช้งานให้มากขึ้นอีกถ้าวงจร

สามารถที่จะถูกออกแบบให้มีลักษณะในการรับสัญญาณแรงดันอินพุตที่เข้ามาเป็นแบบดิฟเฟอเรนเชียล (differential input V/I) วงจรจะมีข้อได้เปรียบว่าการรับสัญญาณแรงดันอินพุตที่เข้ามาแบบอินพุตเดี่ยว (single-ended mode) เช่น จะช่วยลดค่าแรงดันดีซีออฟเซต (DC offset voltage) สามารถลดสัญญาณรบกวนที่เกิดขึ้นจากภายนอกได้และให้ความผิดพลาดที่เกิดขึ้นต่ำ ซึ่งจากคุณลักษณะที่ดีเด่นดังที่ได้กล่าวมาย่อมเป็นเหตุที่จูงใจที่จะได้มีการพัฒนาวงจรให้มีความเหมาะสมที่จะนำไปทำเป็นวงจรรวมเพื่อใช้งานได้สะดวก มีขนาดเล็กและน้ำหนักเบา

## 7.2 ข้อเสนอแนะแนวทางในการทำการวิจัยและพัฒนาต่อ

### 7.2.1 วงจรแปลงแรงดันเป็นกระแสแบบปรับค่าได้ด้วยวิธีทางอิเล็กทรอนิกส์ที่ออกแบบจากวงจรคลาส AB แบบใช้มอสทรานซิสเตอร์

วงจรถูกออกแบบมาเพื่อใช้เปลี่ยนค่าแรงดันอินพุตที่เข้ามาแบบดิฟเฟอเรนเชียลให้เป็นค่ากระแสเอาท์พุทแบบดิฟเฟอเรนเชียลเช่นเดียวกัน โดยหลักการนี้ถูกสร้างขึ้นจากวงจรคลาส AB วงจรกระแสกำลังสองและวงจรสะท้อนกระแส ทำให้วงจรสามารถปรับเปลี่ยนคุณลักษณะของค่าทรานส์คอนดักแตนซ์หรือ  $g_m$  ได้โดยวิธีทางอิเล็กทรอนิกส์จากการปรับเปลี่ยนจากค่ากระแสไบอัสภายนอก วงจรมีค่าความถี่ปฏิบัติการที่สูงประมาณ 16.3 MHz กรณีเลือกออกแบบใช้ค่า  $n = 1$  แต่เมื่อต้องการเพิ่มค่า  $n$  ที่สูงขึ้นเพื่อที่จะทำให้วงจรมีช่วงปฏิบัติการของกระแสใช้งานกว้างขึ้นผลคือทำให้วงจรมีค่าความถี่ปฏิบัติการที่ลดลง ซึ่งผลดังกล่าวเกิดขึ้นอันเนื่องมาจากค่าความจุไฟฟ้าในวงจรมีค่าเพิ่มขึ้น ตัวอย่างเช่นถ้าเลือกใช้ค่า  $n = 5$  วงจรจะมีค่าความถี่ปฏิบัติการเหลือเพียง 6.3 MHz เป็นต้น ฉะนั้นในการพัฒนาวงจรเพื่อที่จะสามารถทำให้ช่วงปฏิบัติการของกระแสมีการใช้งานที่กว้างขึ้นสอดคล้องไปกับการทำให้วงจรสามารถทำงานได้ที่ค่าความถี่ที่สูงขึ้นไปพร้อม ๆ กัน จึงจะต้องพยายามหาทางที่จะออกแบบและเลือกใช้นาฬิกาของมอสทรานซิสเตอร์ในวงจรมีขนาดเล็ก ๆ ลงกว่านี้เป็นอันมากเนื่องมาจากว่าค่าความจุไฟฟ้าของวงจรที่เกิดขึ้นจะมีขนาดลดลงไปตามขนาดของ  $W$  และ  $L$  ของมอสทรานซิสเตอร์ ซึ่งเทคโนโลยีดังกล่าวจะต้องมีการศึกษาและวิจัยรวมถึงผลกระทบอื่น ๆ ในการพัฒนาวงจรดังกล่าวในวาระต่อไป

### 7.2.2 วงจรกลับค่าอิมพีแดนซ์แบบปรับค่าได้ด้วยวิธีทางอิเล็กทรอนิกส์โดยใช้ CMOS

เป็นการประยุกต์เอาวงจรเปลี่ยนแรงดันเป็นกระแสซึ่งมีรูปแบบวงจรพื้นฐานจากวงจรขยายแบบดิฟเฟอเรนเชียลมานำเสนอเป็นวงจรกลับค่าอิมพีแดนซ์แบบปรับค่าได้ด้วยวิธีทางอิเล็กทรอนิกส์ที่ออกแบบจากมอสทรานซิสเตอร์เพียง 28 ตัว วงจรมีค่าความถี่ปฏิบัติการที่สูงมากประมาณ 110 MHz สามารถเลียนแบบได้ทั้งอิมพีแดนซ์ค่าบวกและค่าลบชนิดลอยตัวภายในวงจร

เดียวกัน จุดประสงค์ของวงจรดังกล่าวเน้นถึงการนำเอาวงจรไปออกแบบเป็นวงจรรวมและทำงานร่วมกับวงจรอื่น ๆ เนื่องจากวงจรมีขนาดเล็กมาก แต่สิ่งหนึ่งของวงจรที่ควรจะได้รับการพัฒนาคือช่วงปฏิบัติงานแรงดัน เช่น พบว่าที่  $V_{in} = \pm 0.4 \text{ V}$  จะมีค่าของ THD เกิดขึ้นเท่ากับ 1% และค่าของ THD นี้จะเพิ่มสูงขึ้นตามค่ากำลังสองกับการใช้งานของแรงดันอินพุท และจากการศึกษาพบว่าในการที่จะทำให้อุปกรณ์ปฏิบัติงานของแรงดันมีย่านการใช้งานที่กว้างขึ้นได้และเกิดมีค่าของ THD ที่ต่ำสามารถทำได้โดยการเพิ่มค่ากระแสไบอัส ( $I_B$ ) ให้วงจรที่มากขึ้น แต่ในการเพิ่ม  $I_B$  มากเกินไปจะทำให้วงจรไม่สามารถถูกสร้างภายใต้รูปแบบวงจรรวมได้ ประการที่สองในการที่ต้องการให้ย่านการใช้งานของแรงดันปฏิบัติงานที่กว้างขึ้นสามารถทำได้โดยเลือกใช้อัตราส่วนของ  $W/L$  ในอุปกรณ์มอสทรานซิสเตอร์มีขนาดเล็กอย่างมากซึ่งเป็นเหตุผลเดียวกันกับในหัวข้อ 7.2.1 ที่จะต้องมีการศึกษาและวิจัยในการออกแบบและพัฒนางจรให้ดียิ่งขึ้น

### 7.2.3 วงจรสายพานกระแสแบบปรับค่าได้ด้วยวิธีทางอิเล็กทรอนิกส์โดยใช้อุปกรณ์มอสทรานซิสเตอร์

บทนี้ได้รับการพัฒนาต่อจากเอกสารอ้างอิง [35] ทำให้อุปกรณ์มีการประยุกต์ใช้งานได้กว้างขึ้นอีกเป็นอย่างมาก และวงจรไดที่ได้นำเอาวงจรดังกล่าวนี้ไปประยุกต์ใช้งานก็จะสามารถปรับเปลี่ยนหรือควบคุมค่าพารามิเตอร์ต่างๆ ภายในวงจรมันได้โดยวิธีทางอิเล็กทรอนิกส์และนอกเหนือจากนั้นยังสามารถที่จะนำไปทำงานร่วมกับไมโครคอนโทรลเลอร์ได้ทำให้มีความสะดวกรวดเร็วและแม่นยำในการทำงาน ส่วนในการพัฒนางจรต่อไปโดยเฉพาะช่วงปฏิบัติงานของกระแสและความถี่จะมีการศึกษาและพัฒนางจรต่อไปที่มีหลักการคล้ายคลึงกับการพัฒนางจรในหัวข้อ 7.2.1 คือ กรณีที่ต้องการเพิ่มช่วงปฏิบัติงานของกระแสที่กว้างขึ้นทำได้โดยการเพิ่มค่า  $n$  ให้มีค่ามากขึ้น แต่ผลคือช่วงปฏิบัติงานความถี่จะแคบลง ดังนั้นในการแก้ปัญหาดังกล่าวกระทำได้โดยออกแบบให้อุปกรณ์มี  $W$  และ  $L$  ในอุปกรณ์ของมอสทรานซิสเตอร์มีขนาดเล็ก

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## เอกสารอ้างอิง

- [1] Y. Tsvividis, Operational and modeling of the MOS transistor, McGraw-Hill, New York, 1987.
- [2] P. E. Allen and D. R. Holberg, CMOS analog circuit design, Holt Rinehart and Winston, 1987.
- [3] B. Gilbert, " Translinear circuit : a proposed classification, " Electron. Lett., vol.11, no.1, pp.14-16, 1975
- [4] B. Gilbert, " A new wide-band amplifier technique, " IEEE Journal of Solid-State Circuits, vol.3, no.4, pp.353-356, 1968.
- [5] C. Toumazou, F.T. Lidgey and D.G. Haigh, Analog IC design : the current mode approach. London : Peter Peregrinus, 1990.
- [6] Y. P. Tsvividis and J. O. Voorman, Integrated continuous-time filter , New York : IEEE press, 1993.
- [7] W. Surakamponorn, V. Riewruja, K. Kumwachara and K. Dejhan, " Accurate CMOS-based current conveyors, " IEEE Trans. Instrum. Meas., vol. 40, pp. 699-702, 1991.
- [8] C. Mead and M. Ismail, Analog VLSI implementation of neural systems : Boston, Chapter 5, 1989.
- [9] S. Pookaiyaudom, W. Surakamponorn and T. Kuhanont, " Integrable electronically variable general-resistance converter a versatile active circuit element. " IEEE Trans. on Circuits and Systems, vol. 25, pp. 344-353, 1978.
- [10] R. J. Van De Plassche, " A wide-band monolithic instrumentation amplifier, " IEEE J. Solid-State Circuits, vol. 10, pp. 423-431, 1975.
- [11] W.S. Chung, K.H. Kim and H.W. Cha, " A linear operational transconductance amplifier for instrumentation applications, " IEEE Trans. Instrum. Meas., vol. 41, pp. 441-443, 1992.
- [12] J.M. Khoury, " Design of a 15-MHz CMOS continuous-time filter with on-chip tuning , " IEEE J. Solid-State Circuits, vol. 26, pp. 1988-1997, 1991.
- [13] F. Krummenacher and N. Joehl, " A 4-MHz CMOS continuous-time filter with on-chip automatic tuning, " IEEE J. Solid-State Circuits, vol. 26, pp. 1988-1997, 1991.


- [14] R. B. Northrop, Analog electronic circuit analysis and applications, Addison Wesley, New York, 1990.
- [15] Z. Wang, "Wideband class AB (push-pull) current amplifier in CMOS technology," Electron. Lett., vol. 26, pp. 543-545, 1990.
- [16] N.C. Batterby and C. Toumazou, "Class AB switched-current memory for analogue sampled - data systems " Electron. Lett., vol. 27, pp. 873-875, 1991.
- [17] K. Bult and H. Wallinga, "A class of analog CMOS circuits based on the square-law characteristic of and MOS transistor in saturation," IEEE J. Solid-State Circuits, vol.22, pp. 357-364, 1987.
- [18] W. Surakamponorn and K. Kumwachara, "CMOS-based electronically tunable current conveyor," Electron. Lett., vol. 28, pp. 1316-1317, 1992.
- [19] S. Szczepanski, R. Schaumann and P. Wu, "Linear transconductor based on cross-coupled CMOS pairs," Electron. Lett., vol. 27, pp. 783-784, 1991.
- [20] S.K. Mitra, Analysis and synthesis of linear active network. New York : John Wiley & Sons, 1970.
- [21] G.S. Moschyz, Linear integrated network fundamentals. New York : Van Nostrand Rienhold, NJ, 1984.
- [22] S. Pookaiyudom and W. Surakamponorn, "An accurate integrable voltage variable floating gyrator," IEEE Trans. Instrum. Meas., vol.29, no.1, pp.15-19, 1980.
- [23] H. Khorramabadi and P.R. Gray, "High-frequency CMOS continous-time filters," IEEE J. Solid - State Circuits, vol.19, no.6, pp.939-948, 1984.
- [24] R.R. Torrance, T.R. Viswanathan and J.V.Hanson, "CMOS voltage to current transducers," IEEE Trans. Circuit & Syst., vol.32, no.11, pp.1097-1104, 1985.
- [25] G. Norman , "Floating - impedance realisation using a dual operational - mirrored amplifier," Electron. Lett., vol.22, no.10, pp.521-522, 1986.
- [26] D. Qui, "Circuit design of an integrable simulated inductor and its application," IEEE Trans. Instrum. Meas., vol.40, no.6, pp.902-907, 1991.
- [27] M. Ohnishi and N. Inaba, "A singular bifurcation into instant chaos in piecewis linear circuit, "IEEE Trans. Circuit & Syst., vol.41. no.6, pp. 433-442. 1994.
- [28] I.A. Khan and M.I. Ahmed, "OTA-based integrable voltage/current-controlled ideal C-multiplier," Electron. Lett., vol. 22, no 7, pp.365-366, 1986.

- [29] P. Antognetti and G. Massobrio, *Semiconductor device modeling with SPICE*. New York : McGraw-Hill, Chapter 6, 1988.
- [30] A. Vladimirescu and S. Liu, "The simulation of MOS integrated circuit using SPICE2, " *Memorandum no. UCB/ERL M 80/7*, 1980.
- [31] PSPICE, Microsim Corp., Laguna Hills. CA 92653, U.S.A., May, 1980.
- [32] K. C. Smith and A. Sedra, "The current conveyor : a new circuit building block " , *Proc. IEEE*, vol.56, pp.1368-1369, 1968.
- [33] K. C. Smith and A. Sedra, " A second generation current conveyor and its application, " *IEEE Trans. Circuit & System*, vol.17, pp.132-134, 1970.
- [34] K. Bult and H. Wallinga, " A class of analog CMOS circuits based on the square-law characteristic of an MOS transistor in saturation, " *IEEE J. Solid-State Circuits*, vol. 22, pp. 357 -364, 1987.
- [35] เกียรติศักดิ์ คมวัชระ, ศาสตราจารย์ ดร. วัลลภ สุระกำพลธร, " การสร้างวงจรสายพานกระแสและวงจรแปลงความต้านทานค่าลบด้วย CMOS " , วิทยานิพนธ์วิศวกรรมศาสตรมหาบัณฑิต สาขาวิศวกรรมไฟฟ้า สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง, พ.ศ. 2534.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้คัดลอกเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### ภาคผนวก ก.

การวิเคราะห์หาค่าความสัมพันธ์ระหว่างค่ากระแส  $i_{out}$  กับแรงดัน  $V_i$  และ  
ค่าทรานส์คอนดักแตนซ์  $G_m$  ของวงจรขยายแบบดิฟเฟอเรนเชียล



รูปที่ ก1 วงจรขยายแบบดิฟเฟอเรนเชียล

จาก

$$i_D = K(V_{GS} - V_T)^2, \text{ เมื่อ } K = K'_P W/2L \quad (\text{ก.1})$$

$$V_i = V_1 - V_2 = V_{GS1} - V_{GS2} \quad (\text{ก.2})$$

พบว่า

$$i_{out} = i_1 - i_2 \quad (\text{ก.3})$$

และ

$$I_B = i_1 + i_2 \quad (\text{ก.4})$$

จากสมการ (ก.3) และ (ก.4) จะได้ว่า

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้าม  $i_2 = (I_B + i_{out})/2$  ฝังเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้ (ก.5)

$$i_2 = (I_B - i_{out})/2 \quad (\text{ก.6})$$

แทนค่า สมการ (ก.1) ใน (ก.2) เมื่อกำหนดให้  $V_{T1} = V_{T2}$

$$V_i = \sqrt{\frac{i_1}{K_1}} - \sqrt{\frac{i_2}{K_2}} \quad (\text{ก.7})$$

แทนสมการ (ก.5) และ (ก.6) ใน (ก.7) โดยกำหนดให้  $K_1 = K_2 = K$

$$V_i = \sqrt{\frac{(I_B + i_{out})}{2K}} - \sqrt{\frac{(I_B - i_{out})}{2K}} \quad (\text{ก.8})$$

ยกกำลังสองทั้งสองข้างในสมการ (ก.8)

$$\begin{aligned} V_i^2 &= \frac{(I_B + i_{out})}{2K} + \frac{(I_B - i_{out})}{2K} - 2\sqrt{\frac{(I_B + i_{out})(I_B - i_{out})}{2K \cdot 2K}} \\ &= \frac{I_B}{K} - \frac{1}{K} \sqrt{I_B^2 - i_{out}^2} \\ &= \frac{I_B}{K} - \frac{I_B}{K} \sqrt{1 - \left(\frac{i_{out}}{I_B}\right)^2} = \frac{I_B}{K} \left\{ 1 - \sqrt{1 - \left(\frac{i_{out}}{I_B}\right)^2} \right\} \end{aligned}$$

หรือจะได้อ

$$\sqrt{1 - \left(\frac{i_{out}}{I_B}\right)^2} = 1 - \frac{K}{I_B} V_i^2 \quad (\text{ก.9})$$

ยกกำลังสองทั้งสองข้างในสมการ (ก.9)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้า 2 เอกสารทุกครั้งที่มีการนำไปใช้

$$1 - \left(\frac{i_{out}}{I_B}\right)^2 = 1 - \frac{2K}{I_B} V_i^2 + \left(\frac{K}{I_B}\right)^2 V_i^4$$

หรือ

$$\left(\frac{i_{out}}{I_B}\right)^2 = \frac{2K}{I_B} V_i^2 + \left(1 - \frac{KV_i^2}{2I_B}\right)$$

ดังนั้น

$$i_{out} = \sqrt{2KI_B} V_i \sqrt{1 - \left(\frac{K}{2I_B}\right) V_i^2} \quad (\text{ก.10})$$

ให้  $A = \sqrt{2KI_B}$  และ  $B = \frac{K}{2I_B}$ 

จะได้

$$i_{out} = AV_i \sqrt{1 - BV_i^2} \quad (\text{ก.11})$$

เนื่องจาก

$$\begin{aligned} G_m &= \left. \frac{di_{out}}{dV_i} \right|_{V_i=0} = A \sqrt{1 - BV_i^2} + \frac{(AV_i)(1/2)(-2BV_i)}{\sqrt{1 - BV_i^2}} \\ &= \frac{A(1 - BV_i^2) - ABV_i^2}{\sqrt{1 - BV_i^2}} \\ &= \frac{A - 2ABV_i^2}{\sqrt{1 - BV_i^2}} = \frac{A(1 - 2BV_i^2)}{\sqrt{1 - BV_i^2}} \end{aligned} \quad (\text{ก.12})$$

แทนค่า  $A = \sqrt{2KI_B}$  และ  $B = \frac{K}{2I_B}$  ในสมการที่ (ก.12) ได้

$$G_m = \frac{\sqrt{2KI_B} \left[ 1 - 2 \left( \frac{K}{2I_B} \right) V_i^2 \right]}{\sqrt{1 - \left( \frac{K}{2I_B} \right) V_i^2}} \quad (\text{ก.13})$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้  
จากนั้นแทน  $V_i = 0$  ตามนิยามลงในสมการ (ก.3) ได้

$$G_m = \left. \frac{di_{out}}{dV_i} \right|_{V_i=0} = \sqrt{2KI_B} \quad (\text{ก.14})$$

หรือ


$$i_{out} = G_m V_i = \sqrt{2KI_B} V_i \quad (\text{ก.15})$$



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### ภาคผนวก ข.

การวิเคราะห์หาค่าความสัมพันธ์ระหว่างค่ากระแส  $I_1$  กับกระแส  $I_{in}$  และแรงดัน  $V_B$  กับแรงดัน  $V_A$  สำหรับวงจรขยายคลาส AB ที่แสดงเป็นวงจรกำลังสอง แบบที่ 1



รูปที่ ข1 การใช้งานวงจรขยายคลาส AB เป็นวงจรกำลังสอง

หาความสัมพันธ์ระหว่างกระแส  $I_1$  กับกระแส  $I_{in}$

จากรูปที่ ข1 พิจารณามอสทรานซิสเตอร์  $M_1$  ถึง  $M_4$  จะได้

$$V_{GS1} + V_{GS3} = V_{GS2} + V_{GS4} \quad (\text{ข.1})$$

ถ้าในวงจรไบอัสให้มอสทรานซิสเตอร์ทำงานในช่วงอิ่มตัวจะมีค่า  $V_{GS}$  เป็น

$$V_{GS1} = \sqrt{\frac{I_D}{K}} + V_T \quad \text{ซึ่ง} \quad K = \frac{K_P W}{2L} \quad (\text{ข.2})$$

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

แทนค่าสมการที่ (ข.2) ใน สมการที่ (ข.1) โดยกำหนดให้  $V_{T1} = V_{T2} = V_{T3} = V_{T4} = V_T$  และให้  $K_1 = K_2 = K_3 = K_4 = K$  จากรูปพบว่า  $I_{D1} = I_{D2} = I_b$  ดังนั้นได้

$$2\sqrt{I_b} = \sqrt{I_{D2}} + \sqrt{I_{D4}} \quad (\text{ข.3})$$

ยกกำลังสองทั้งสองข้างในสมการที่ (ข.3) จะได้

$$4I_b = I_{D2} + 2\sqrt{I_{D2}I_{D4}} + I_{D4} \quad (\text{ข.4})$$

จากรูปจะได้ความสัมพันธ์ระหว่างกระแส  $I_{D2}, I_{D4}$  และ  $I_{in}$  เป็น

$$I_{D2} = I_{D4} - I_{in} \quad (\text{ข.5})$$

หรือ 
$$I_{D4} = I_{D2} + I_{in} \quad (\text{ข.6})$$

แทนสมการที่ (ข.5) ใน (ข.4) จะได้

$$2\sqrt{I_{D4}^2 - I_{in}I_{D4}} = 4I_b + I_{in} - 2I_{D4} \quad (\text{ข.7})$$

ยกกำลังสองทั้งสองข้างในสมการที่ (ข.7) จะได้

$$I_{D4} = \frac{16I_b^2 + 8I_bI_{in} + I_{in}^2}{16I_b} \quad (\text{ข.8})$$

หรือจะได้ว่า

$$I_{D4} = \frac{(4I_b + I_{in})^2}{16I_b}, \quad |I_{in}| \leq 4I_b \quad (\text{ข.9})$$

หาค่า  $I_{D2}$  โดยการนำเอาสมการที่ (ข.8) แทนในสมการที่ (ข.5) จะได้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้ง 
$$I_{D2} = \frac{16I_b^2 - 8I_bI_{in} + I_{in}^2}{16I_b}$$
 และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้ (ข.10)

หรือจะได้ว่า

$$I_{D2} = \frac{(4I_b - I_{in})^2}{16I_b}, \quad |I_{in}| \leq 4I_b \quad (\text{ข.11})$$

เนื่องจากว่า  $M_5$  และ  $M_6$  คือรูปแบบของวงจรสะท้อนกระแสขนาด 1:1 ซึ่งจะทำหน้าที่สะท้อนกระแส  $I_{D4}$  ไปรวมกับ  $I_{D2}$  มีค่าเป็น  $I_1$  ดังนี้

$$I_1 = I_{D2} + I_{D4} \quad (\text{ข.12})$$

แทนค่าสมการที่ (ข.8) และ (ข.10) ใน (ข.12)

$$I_1 = 2I_b + \frac{I_{in}^2}{8I_b} \quad (\text{ข.13})$$

หาความสัมพันธ์ระหว่างแรงดัน  $V_B$  กับแรงดัน  $V_A$

จากรูปที่ ข1 พบว่า

$$V_{GS1} + V_A = V_{GS2} + V_B \quad (\text{ข.14})$$

แทนค่าสมการที่ (ข.2) ใน (ข.14) และ กำหนดให้  $V_{T1} = V_{T2} = V_T$ ,  $K_1 = K_2 = K$  ได้

$$\sqrt{\frac{I_{D1}}{K}} + V_A = \sqrt{\frac{I_{D2}}{K}} + V_B \quad (\text{ข.15})$$

แทน  $I_{D1} = I_b$  และ  $I_{D2} = (4I_b - I_{in})^2 / 16I_b$  ในสมการที่ (ข.15)

$$\frac{\sqrt{I_b}}{\sqrt{K}} + \frac{(4I_b - I_{in})}{4\sqrt{KI_b}} = V_B - V_A \quad (\text{ข.16})$$

เอกสารนี้เป็นเอกสารที่ตีพิมพ์ในวารสารวิชาการของมหาวิทยาลัยเทคโนโลยีพระจอมเกล้าธนบุรี ซึ่งเป็นการนำเสนองานวิจัยที่ผ่านการตรวจสอบและประเมินค่าโดยคณะกรรมการวิชาการแล้วเท่านั้น ไม่ควรนำเอกสารนี้ไปใช้ประโยชน์ด้านอื่นโดยไม่ได้รับความยินยอมจากผู้นิพนธ์

หรือ

$$\frac{4I_b - (4I_b - I_{in})}{4\sqrt{KI_b}} = V_B - V_A \quad (\text{ข.17})$$

ดังนั้นจะได้

$$V_B = V_A + \frac{I_{in}}{4\sqrt{KI_b}} \quad (\text{ข.18})$$

จากสมการที่ (ข.18) พบว่าถ้าต้องการทำให้  $V_A$  และ  $V_B$  มีค่าเท่ากัน สามารถทำได้โดยทำให้  $4\sqrt{KI_b} > I_{in}$  นั่นคือในวงจรจะต้องใช้ค่า  $K = K'_P W / 2L$  และ กระแสไบอัส  $I_b$  ต้องมีค่ามาก ดังนั้นจะได้


$$V_B \cong V_A, \quad 4\sqrt{KI_b} > I_{in} \quad (\text{ข.19})$$



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## ภาคผนวก ค.

กระแส  $I_{in}$  สำหรับวงจรกระแสกำลังสอง แบบที่ 2



รูปที่ ค1 วงจรกระแสกำลังสอง

จากรูปที่ ค1 พิจารณามอสทรานซิสเตอร์  $M_1$ ,  $M_3$ ,  $M_7$  และ  $M_8$  จะได้ว่า

$$V_{GS8} + V_{GS7} = V_{GS1} + V_{GS3} \quad (ค.1)$$

ถ้าในวงจรไบอัสให้มอสทรานซิสเตอร์ทำงานในช่วงอิ่มตัวจะมีค่า  $V_{GS}$  เป็น

$$V_{GS} = \sqrt{\frac{I_D}{K}} + V_T, \quad K = \frac{K_P W}{2L} \quad (ค.2)$$

แทนค่าสมการที่ (ค.2) ในสมการที่ (ค.1) โดยกำหนดให้  $V_{T1} = V_{T3} = V_{T7} = V_{T8} = V_T$  และให้

$K_1 = K_3 = K_7 = K_8 = K$  จากรูปพบว่า  $I_{D7} = I_{D8} = I_A$  ดังนั้นได้

$$2\sqrt{I_A} = \sqrt{I_{D1}} + \sqrt{I_{D3}} \quad (ค.3)$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ยกกำลังสองทั้งสองข้างในสมการที่ (ค.3) จะได้

$$4I_A = I_{D1} + 2\sqrt{I_{D1}I_{D3}} + I_{D3} \quad (ค.4)$$

จากรูปจะได้รับความสัมพันธ์ระหว่างกระแส  $I_{D1}$ ,  $I_{D3}$  และ  $I_{in}$  เป็น

$$I_{D3} = I_{D1} - I_{in} \quad (ค.5)$$

หรือ 
$$I_{D1} = I_{D3} + I_{in} \quad (ค.6)$$

แทนสมการที่ (ค.5) ใน (ค.4) จะได้

$$2\sqrt{I_{D1}^2 - I_{in} I_{D1}} = 4I_A + I_{in} - 2I_{D1} \quad (ค.7)$$

ยกกำลังสองทั้งสองข้างในสมการที่ (ค.7) จะได้

$$I_{D1} = \frac{16I_A^2 + 8I_A I_{in} + I_{in}^2}{16I_A} \quad (ค.8)$$

หรือจะได้ว่า

$$I_{D1} = \frac{(4I_A + I_{in})^2}{16I_A}, \quad |I_{in}| \leq 4I_A \quad (ค.9)$$

หาค่า  $I_{D3}$  โดยการนำเอาสมการที่ (ค.8) แทนในสมการที่ (ค.5) จะได้

$$I_{D3} = \frac{16I_A^2 - 8I_A I_{in} + I_{in}^2}{16I_A} \quad (ค.10)$$

หรือจะได้ว่า

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์ (สงวน) เพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น  $I_{D3} = \frac{(4I_A - I_{in})^2}{16I_A}, \quad |I_{in}| \leq 4I_A$  อังถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้ (ค.11)

เนื่องจากว่า  $M_1$  และ  $M_2$  คือรูปแบบของวงจรสะท้อนกระแสขนาด 1:1 ซึ่งจะทำหน้าที่สะท้อนกระแส  $I_{D1}$  ไปรวมกับ  $I_{D3}$  มีค่าเป็น  $I_o$  ดังนี้

$$I_o = I_{D1} + I_{D3} \quad (\text{ค.12})$$

แทนค่าสมการที่ (ค.8) และ (ค.11) ใน (ค.12)

$$I_o = 2I_A + \frac{I_{in}^2}{8I_A} \quad (\text{ค.13})$$



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### ภาคผนวก ง.

บทความวิจัยที่ได้รับการตีพิมพ์ลงในวารสารต่างประเทศ ในวิทยานิพนธ์นี้มี 5 บทความ ดังต่อไปนี้


- [1] K. Kumwachara, W. Surakamponorn, V. Riewruja and C. Surawatpunya “ An accurate CMOS different voltage-to-current converter , “ International Journal of Electronics, vol. 77, pp. 1025-1033, 1994.
- [2] W. Surakamponorn and K. Kumwachara “ A class AB CMOS tunable voltage-to-current converter , “ International Journal of Electronics, vol. 80, pp. 461-469, 1996.
- [3] W. Surakamponorn, K. Kumwachara, V. Riewruja and C. Surawatpunya, “ CMOS-based integrable electronically tunable floating general impedance inverter, “ International Journal of Electronics, vol. 82, pp. 33-44, 1997.
- [4] W. Surakamponorn and K. Kumwachara, “ CMOS - based electronically tunable current conveyor, “ Electronics Letters, vol. 28, pp. 1316-1317, 1992.
- [5] W. Surakamponorn, V. Riewruja, K. Kumwachara and K. Dejhan, “ Accurate CMOS-based current conveyors, “ IEEE Trans. Instrum. Meas., vol. 40, pp. 699-702, 1991.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

International Journal of

# ELECTRONICS

Volume 77 Number 6 December 1994



**Taylor & Francis**  
*Publishers since 1798*

## An accurate CMOS differential voltage-to-current converter

K. KUMWACHARA†, W. SURAKAMPONTORN†, V. RIEWRUJA†  
and C. SURAWATPUNYA†

A technique for implementing a differential voltage-to-current converter that is suitable for fabrication in CMOS technology is presented. The transconductance of the converter is determined by an external resistor. Very linear and accurate transconductance is obtained with a conversion error of 0.012% for an external resistance of 25  $\Omega$ . Simulation results are given to show the linearity and accuracy of the conversion circuit. The voltage-to-current converter is a versatile building block and can be applied as a current conveyor, a floating inductance, a floating negative impedance converter and an instrumentation amplifier.

### 1. Introduction

A differential voltage-to-current converter, which can accurately convert a differential input voltage into a differential output current, is obviously an important and versatile element in electronic instrumentation. For example, it can be employed to implement an instrumentation amplifier (Van de Plassche 1975), a current conveyor (Surakampontorn and Thitimajshima 1988), a negative resistance converter (Pookaiyaudom *et al.* 1978) or a nonlinear resistance converter (Riewruja *et al.* 1990). This device, due to the differential amplifier stage at the input, has the ability to attenuate common-mode input voltages from the low-level input signal to be amplified. Also, the transconductance of the converter is determined by an external resistor. The differential voltage-to-current converter circuits do exist in monolithic integrated form in both bipolar-based circuits (Van de Plassche 1975, Surakampontorn and Thitimajshima 1988, Van Zanten and Huijsing 1975) and CMOS-based circuits (Gregorian and Temes 1986, Torrance *et al.* 1985, Wang and Guggenbuhl 1990, Viswanathan 1986). However, for the CMOS-based circuits, the transconductances of most of the reported methods cannot be specified by an external resistor, since they have been designed based on the square-law characteristic of MOS transistors biased in saturation. A moderately accurate transconductance can be obtained only with a large conversion resistance of at least several kilohms. This is due to the fact that the output resistance at the conversion port of the CMOS-based circuits is of the order of several hundred ohms. Thus, an accurate high transconductance gain is not obtainable. In addition, the linear dynamic range is also limited.

In this paper, a CMOS differential voltage-to-current conversion circuit, which possesses an accurate and large transconductance, is proposed. The transconductance is linear and accurate over a wide dynamic range. The performance of the converter is confirmed by simulation results. The applications of the proposed voltage-to-current converter to implement a current conveyor, a floating inductance, a floating negative resistance, and an instrumentation amplifier are also discussed.

Received 16 March 1994; accepted 23 May 1994.

†The Faculty of Engineering, King Mongkut's Institute of Technology, Ladkrabang, Bangkok 10520, Thailand.

2. Differential voltage-to-current converter

2.1. Circuit description

The proposed CMOS differential voltage-to-current converter circuit and its block diagram are shown in Fig. 1(a) and Fig. 1(b), respectively. The circuit is constructed by cascading two earthed voltage-to-current converters in a symmetrical manner, with a converting resistor  $R$ . Let us assume for the moment that all the transistors are well matched and are operated in their saturation region and all the current mirrors have unity current gain. Then, the differential amplifiers, formed by  $M_1-M_4$  and  $M'_1-M'_4$ , function as unity gain voltage followers that accurately transfer the input voltage  $V_1$  and  $V_2$  to the resistor  $R$ . The resistance  $R$  will convert a differential voltage into a small signal current  $i = (V_1 - V_2)/R$ . Transistors  $M_5$  and  $M'_5$  function as source followers and  $M_6$  and  $M'_6$  provide negative feedback paths which force a constant current  $I_3$  through  $M_5$  and  $M'_5$ , respectively. Due to the feedback loops, the resistance looking into ports  $B$  and  $B'$  will be very low. Therefore, the drain-source currents of  $M_6$  and  $M'_6$  are equal to  $(I_2 - I_3 + i)$  and  $(I_2 - I_3 - i)$ , respectively. At the same time, the current mirrors formed by  $(M_7$  and  $M_8)$  and  $(M'_7$  and  $M'_8)$  will reflect the current  $(I_2 - I_3 + i)$  to port  $C$  and the current  $(I_2 - I_3 - i)$  to





Figure 1. (a) The proposed CMOS differential voltage-to-current converter; (b) block diagram of Fig. 1(a).

port  $C'$ , respectively. Since the current sources  $I_4$  and  $I_4'$  sink the currents  $(I_2 - I_3)$  at ports  $C$  and  $C'$ , the output current  $i_0$ , which is the difference, is equal to  $i$ , which flows out from port  $C$  and flows into port  $C'$ . We can then write

$$i_0 = i = (V_1 - V_2)/R \quad (1)$$

## 2.2. Performance analysis

From routine circuit analysis, the differential mode small-signal transconductance of the voltage-to-current converter can be approximately expressed as

$$g_m = \frac{i}{(V_1 - V_2)} = \left(\frac{1}{R}\right) \left[ \frac{1}{1 + \frac{g_{id3}g_{d4}(g_{m6} + g_{m7})}{Rg_{m1}g_{m5}g_{m6}g_{m7}}} \right] \quad (2)$$

where  $g_{id3}$  is the drain conductance of the current source  $I_3$ ,  $g_{di}$  and  $g_{mi}$  denote the drain conductance and the transconductance, respectively, of the device  $M_i$ . Then, the percentage of transconductance inaccuracy can be given by

$$\frac{\delta g_m}{g_m} = \frac{g_{id3}g_{d4}(g_{m6} + g_{m7})}{Rg_{m1}g_{m5}g_{m6}g_{m7}} \times 100 \quad (3)$$

For example, if  $g_{id3} = 2.28 \times 10^{-8} \text{ A V}^{-1}$ ,  $g_{d4} = 2.77 \times 10^{-8} \text{ A V}^{-1}$ ,  $g_{m1} = g_{m2} = 2.62 \times 10^{-5} \text{ A V}^{-1}$ ,  $g_{m5} = 1.18 \times 10^{-4} \text{ A V}^{-1}$ ,  $g_{m6} = 3.76 \times 10^{-4} \text{ A V}^{-1}$  and  $g_{m7} = 2.62 \times 10^{-4} \text{ A V}^{-1}$ , the resulting transconductance error for a conversion resistance  $R$  of  $25 \Omega$  is approximately equal to 0.012%. It is clear that the inaccuracy of the  $g_m$  is very low and  $g_m$  is close to  $1/R$ .

The resistance looking into the conversion ports  $B$  and  $B'$  can be approximately given by

$$r_B = \frac{g_{id3}g_{d4}(g_{m6} + g_{m7})}{g_{m2}g_{m5}g_{m6}g_{m7}} \quad (4)$$

Using the data given above, the input resistance  $r_B$  is about  $0.003 \Omega$ , which is very low. This means that a small value of conversion resistance  $R$  can be used. Very large  $g_m$  can then be realized by the proposed voltage-to-current converter.

The high frequency response of the converter can be approximately calculated to be

$$g_m(s) = (1/R) \frac{s^2 + (g_{m5}/C_5)s + (g_{m5}g_{m6})/C_5C_6}{s^2 + \{(Rg_{m5} + 1)/RC_5\}s + (g_{m5}g_{m6})/C_5C_6} \quad (5)$$

where  $C_i$  represents the gate-to-source capacitance of the device  $M_i$ . It is clearly seen that the converter high frequency response is dominated by the transconductance and the capacitance associated with the transistors  $M_5$  and  $M_6$ . For example, if  $C_5 = 0.4 \text{ pF}$ ,  $C_6 = 0.3 \text{ pF}$  and a conversion resistance  $R = 25 \Omega$ , then the dominant pole will be located at  $586 \text{ kHz}$ .

## 3. Simulation results

The circuit in Fig. 1(a) has been simulated through the use of a PSPICE analogue simulation program. The bias currents were set to  $I_1 = I_3 = 10 \mu\text{A}$ ,  $I_2 = 310 \mu\text{A}$  and

$I_4 = 300 \mu\text{A}$ . The transistor dimensions used are given in the Table. The simulation results of the DC transfer characteristics, for three different values of conversion resistance  $R$ , i.e.  $R = 25 \Omega$ ,  $50 \Omega$  and  $100 \Omega$ , are shown in Fig. 2(a). We can see from the DC transfer characteristic that, for a conversion resistance as low as  $25 \Omega$ , the circuit can still convert an input voltage into an output current with high accuracy and linearity over the entire dynamic range and the circuit dynamic range is determined by the current  $(I_2 - I_3)$ . Figure 2(b) shows the frequency response of the circuit, for three different values of  $R$ , i.e.  $R = 25 \Omega$ ,  $50 \Omega$  and  $100 \Omega$ . The bandwidth of the circuit is proportional to the resistance  $R$  and, for  $R = 25 \Omega$ , a bandwidth of about  $500 \text{ kHz}$  is observed.

#### 4. Applications

In order to demonstrate the circuit versatility, four examples on the applications of the voltage-to-current converter will be briefly discussed in the following subsections. The converter will be employed to implement a current conveyor, a floating inductance, a floating negative resistance converter, and an instrumentation amplifier. These are important active circuit elements in analogue signal processing.

##### 4.1. Current conveyor

The circuit diagram in Fig. 3 shows the application of the voltage-to-current converter to implement a positive second generation current conveyor ( $\text{CCII}^{\oplus}$ ), where it should be noted that only a half section of the converter or the earthed voltage-to-current converter is required. The  $\text{CCII}^{\oplus}$  is a class of circuits whose operation is characterized by the following set of equations

$$i_Y = 0; \quad V_X = V_Y \quad \text{and} \quad i_Z = i_X \quad (6)$$

where  $X$  and  $Y$  are input ports and  $Z$  is the output port. The main characteristic of the conveyor is that the output current depends only on the input current at port  $X$ .

##### 4.2. Floating inductance

Figure 4(a) shows the simulation of a positive voltage-controlled floating inductance. The parallel resistor  $R_3$  is used to prevent the small offset current resulting from the saturation of the capacitor. The magnitude of the simulated floating inductor can be given by


$$L_{\text{eq}} = CR_1R_2 \quad (7)$$

where this magnitude is accurate to within 2% of the predicted value as long as  $1/\omega C$  is smaller than  $R_3/10$ . The simulation results of a floating inductance with a


Transistor	$W$ ( $\mu\text{m}$ )	$L$ ( $\mu\text{m}$ )
$M_1, M_2$	40	10
$M_3, M_4$	20	10
$M_5, M_6$	200	10
$M_7, M_8$	100	10

Dimensions of the transistors.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้นำไปลงเนื้อหา 200 องศาอิงถึงเจ้าขอเอกสารทุกครั้งที่มีการนำไปใช้




(a)



(b)

Figure 2. The converter response (a) DC transfer characteristics; (b) high frequency response.



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Figure 3. Application of the converter to implement a current conveyor.




Figure 4. (a) A floating inductance; (b) frequency response of  $L_{eq}$ .

calculated value of 0.1 H, for  $C = 0.1 \mu\text{F}$ ,  $R_1 = R_2 = 1 \text{ k}\Omega$  and  $R_3 = 1 \text{ M}\Omega$ , are shown in Fig. 4(b). The phase error from  $90^\circ$  of a floating inductor at low and high frequencies is dependent on the resistor  $R_3$  and frequency response of voltage-to-current converters  $G_1$  and  $G_2$ , respectively.

4.3. Floating negative impedance converter

The application of the voltage-to-current converter to implement floating negative impedance converters (NIC) is shown in Fig. 5, where the circuit in Fig. 5(a) is the voltage-controlled NIC and the circuit in Fig. 5(b) is the current-controlled NIC. From the circuits, the magnitude of the converted negative resistance is equal to  $R$ .

4.4. Instrumentation amplifier

An instrumentation amplifier is an amplifier used to amplify a small differential input signal in the presence of a large common-mode signal. This amplifier is

designed to be used open loop and its gain can be determined by the ratio of two external resistors which are connected independently to the input nodes. Figure 6(a) shows the circuit diagram of an instrumentation amplifier constructed from two voltage-to-current converters and an operational amplifier (Van de Plassche 1975). The first voltage-to-current converter converts the input voltage into a current through  $R_1$ , where the common-mode voltage is also removed. This current is nulled by current fed back from the output through the second voltage-to-current converter ( $R_2$ ). Then, the voltage gain of the circuit will be equal to  $A_v = V_{out}/V_{in} = R_2/R_1$ . The amplitude response of the instrumentation amplifier as a function of frequency, for a resistance  $R_1 = 100 \Omega$  and three different values of resistance  $R_2$ , i.e.  $R_2 = 1 \text{ k}\Omega$ ,  $10 \text{ k}\Omega$  and  $100 \text{ k}\Omega$ , is shown in Fig. 6(b). The bandwidth is constant at about 900 kHz. It should be noted that the instrumentation amplifier of Fig. 6(a) is remarkable in that the voltage gain of the circuit can be changed by varying  $R_1$  while the bandwidth remains practically constant.

#### 4.5. Multi-output voltage-to-current converter

In some applications, such as in the design and implementation of nonlinear circuits, there is a situation where a voltage-to-current converter with multi-output current capability is required (Riewruja *et al.* 1990, Pookaiyaudom and Surawatpunya 1978). To match that requirement, the proposed voltage-to-current converter can be easily modified. However, for the sake of simplicity, only the earthed multi-output voltage-to-current converter is shown in Fig. 7.






Figure 5. Floating negative impedance converters (a) voltage-controlled mode; (b) current-controlled mode.



(a)



(b)

Figure 6. (a) Circuit diagram of an instrumentation amplifier; (b) frequency response of instrumentation amplifier.




Figure 7. An earthed multi-output voltage-to-current converter.

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์สำหรับใช้เฉพาะในห้องเรียนเท่านั้น ไม่สามารถนำไปเผยแพร่ภายนอกได้  
 ไม้ว่ากรณีใดๆทั้งสิ้น อีกทั้งยังมีให้ดาวน์โหลดเนื้อหาและเรื่องอื่น ๆ ถึงใจของเอกสารที่ควรนำมาใช้

## 5. Conclusions

A high accuracy and linearity CMOS differential voltage-to-current converter circuit has been presented. The converter can reject a common-mode signal and amplify a differential mode signal. A low output resistance at the conversion port of the converter is achieved by placing the feedback paths to force the source followers to operate in a constant current mode. Consequently, the magnitude of the transconductance can be accurately determined by a given resistance  $R$  and an accurate high transconductance can be obtained by this realization.

## REFERENCES


- GREGORIAN, R., and TEMES, G. C., 1986, *Analog MOS Integrated Circuits for Signal Processing* (New York: Wiley).
- POOKAIYAUDOM, S., SURAKAMPONTORN, W., and KUNANONT, T., 1978, Integrable electronically variable general-resistance converter—a versatile active circuit element. *IEEE Transactions on Circuits and Systems*, **25**, 344-353.
- POOKAIYAUDOM, S., and SURAWATPUNYA, C., 1978, Integrable circuit principle for synthesizing voltage-controlled non-linear impedances. *Proceedings of the Institute of Electrical and Electronics Engineers*, **66**, 1280-1281.
- RIEWRUJA, V., SURAKAMPONTORN, W., and SURAWATPUNYA, C., 1990, Integrable voltage-controlled and current-controlled nonlinear-resistance. *Proceedings of the Institution of Electrical Engineers*, Pt G, **137**, 238-246.
- SURAKAMPONTORN, W., and THITIMAJSHIMA, P., 1988, Integrable electronically tunable current conveyors. *Proceedings of the Institution of Electrical Engineers*, Pt G, **135**, 71-77.
- TORRANCE, R. R., VISWANATHAN, T. R., and HANSON, J. V., 1985, CMOS voltage-to-current transducers. *IEEE Transactions on Circuits and Systems*, **32**, 1097-1104.
- VAN DE PLASSCHE, R. J., 1975, A wide-band monolithic instrumentation amplifier. *IEEE Journal of Solid-State Circuits*, **10**, 423-431.
- VAN ZANTEN, A. T., and HUIJSING, J. H., 1975, An accurate integrable voltage-to-current converter. *IEEE Journal of Solid-State Circuits*, **10**, 432-436.
- VISWANATHAN, T. L., 1986, CMOS transconductance element. *Proceedings of the Institute of Electrical and Electronics Engineers*, **74**, 222-224.
- WANG, Z., and GUGGENBUHL, W., 1990, A voltage-controllable linear MOS transistor using bias offset technique. *IEEE Journal of Solid-State Circuits*, **25**, 315-317.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

International Journal of

# ELECTRONICS

Volume 80 Number 3 March 1996



**Taylor & Francis**  
*Publishers since 1798*

## A class AB CMOS tunable voltage-to-current converter

WANLOP SURAKAMPONTORN† and  
KIATTISAK KUMWACHARA†

In this paper, a CMOS-based electronically tunable voltage-to-current (V/I) converter, which is realized using class AB amplifiers and current-squaring circuits, is proposed. The circuit provides an ability to vary its transconductance gain by electronic means with low input impedance, wide dynamic range and wide bandwidth. SPICE simulation results, which show the linearity and accuracy of the converter and the application examples of the V/I are given.

### 1. Introduction

It is well accepted that voltage-to-current (V/I) converters or linear transconductors are very useful circuit building blocks for the realization of many continuous-time analogue signal processing circuits, including: filters, amplifiers, current conveyors, negative impedance converters and analogue neural networks (Toumazou *et al.* 1990, Tsividis and Voorman 1993, Surakampontorn *et al.* 1991, Mead and Ismail 1989, Pookaiyudom *et al.* 1978). Many integrable V/I converter circuits have been reported in the literature for both bi-polar and CMOS technologies. However, most of the V/I converters are working in a single-ended input mode. In some applications, such as an integrable instrumentation amplifier and a floating impedance converter, differential input V/I converters are required (Pookaiyudom *et al.* 1978, Van De Plassche 1975). Compared with the single-ended mode, the differential input V/I offers advantages in that it can reduce the DC offset voltage and it provides common-mode rejection ratio and a power supply rejection ratio. More importantly, a differential input V/I, whose transconductance gain can be electronically tuned, is a powerful circuit element for the realization of a network with an electronically varied property (Pookaiyudom *et al.* 1978, Chung *et al.* 1992). For the bi-polar technology, the electronically variable gain circuit can be constructed through the use of the Gilbert's gain cell circuit. However, the current gain cell (similar to the Gilbert's circuit) is not available for CMOS technology. Therefore, this causes CMOS-based circuits with an electronically tunable property to be rather complicated (Tsividis and Voorman 1993, Khoury 1991, Krummenacher and Joehl 1991).

Recently, there has been considerable interest in a class AB CMOS current amplifier (Wang 1990, Batterby and Toumazou 1991). This is due to the fact that the class AB CMOS current amplifier provides a low input impedance, good large signal behaviour and large bandwidth. In this paper, a technique for the employment of the class AB CMOS current amplifier to design a differential input V/I converter, where its transconductance gain can be varied by electronic means, is proposed. The circuit consists of class AB amplifiers and current-squaring circuits. All the MOS

Received 20 May 1995; accepted 13 July 1995.

†The Faculty of Engineering, King Mongkut's Institute of Technology Ladkrabang, Ladkrabang, Bangkok 10520, Thailand.

transistors are operated in their saturation regions. The V/I conversion circuit exhibits high accuracy, wide bandwidth and wide dynamic range. Simulation results that demonstrate the characteristic of the converter are given and the application examples of the V/I are also included.

## 2. Electronically tunable V/I converter

### 2.1. Circuit description

The proposed CMOS-based tunable V/I converter circuit is shown in Fig. 1, where the circuit is composed of class AB amplifiers and current-squaring circuits. The class AB amplifiers, which are functions such as unity-gain voltage-followers, are formed by the groups of transistors ( $M_1$  to  $M_4$ ) and ( $M'_1$  to  $M'_4$ ). The current-squaring circuits are constructed by groups of transistors ( $M_2, M_4, M_8$  and  $M_9$ ) and ( $M'_2, M'_4, M'_8$  and  $M'_9$ ). Ideally, it is required that the transistors of the pairs ( $M_1$  and  $M'_1$ ), ( $M_2$  and  $M'_2$ ), ( $M_3$  and  $M'_3$ ) and ( $M_4$  and  $M'_4$ ) are closely matched. The impedance  $Z$  connected at ports B and B' is a given or a conversion impedance that will determine the transconductance gain of the V/I. However, it should be noted that, for fabrication in a standard CMOS process and for the case that  $Z$  is a resistance, the impedance  $Z$  can be realized by using a MOS resistor (Tsvividis and Voorman 1993, Khoury 1991, Krummenacher and Joehl 1991). Let  $V_1$  and  $V_2$  be the input voltages applied at ports A and A', respectively. Due to the voltage-followers and the current sources  $I_A$ , there are differential signal currents  $(I_A + i)$  and  $(I_A - i)$ , where  $i$  is a small signal current, flow out of port B and flow into port B', respectively. Let us assume that all the transistors are operated in their saturation regions. Then, owing to the current-squaring circuits, the currents  $I_1$  and  $I_2$  can respectively be expressed as (Bult and Wallinga 1987)

$$I_1 = 2I_b + (I_A + i)^2/8I_b \quad (1)$$

$$I_2 = 2I_b + (I_A - i)^2/8I_b \quad (2)$$

where  $i = (V_1 - V_2)/Z$  and, in order to keep all devices in the on state, the current  $|I_A| + |i| < 4I_b$ .




Figure 1. Class AB electronically tunable V/I converter.

The currents  $I_1$  and  $I_2$  are multiplied  $n$  times by the negative current mirrors formed by  $(M_5$  and  $M_6)$ ,  $(M'_5$  and  $M'_6)$ ,  $(M_5$  and  $M_7)$  and  $(M'_5$  and  $M'_7)$ , where  $(W/L)_{M_6}/(W/L)_{M_5} = (W/L)_{M'_6}/(W/L)_{M'_5} = n$  and  $(W/L)_{M_7}/(W/L)_{M_5} = (W/L)_{M'_7}/(W/L)_{M'_5} = n$ . If the current gains of the positive current mirrors are equal to unity, where  $(W/L)_{M_{10}}/(W/L)_{M_{11}} = (W/L)_{M'_{10}}/(W/L)_{M'_{11}} = 1$ , then the output currents  $i_o$  can be written as

$$i_o = n(I_1 - I_2) = (nI_A/2I_b)i = ki \quad (3)$$

where  $i_o$  will flow out of port C and into port C'. We can see from the result of (3) that the small signal current is amplified by the factor  $k$  and this factor can be varied by adjusting the current ratio  $(I_A/I_b)$ . It should be noted that the parameter  $n$  is used in order to increase the dynamic range of the gain  $k$ , where the maximum value of  $k$  is  $k_{\max} \leq 2n$  (Surakampontrorn and Kumwachara 1992).

## 2.2. Performance analysis

From routine small signal circuit analysis, the characteristics of the V/I converter can be expressed as follows. For the accuracy and linearity of the V/I converter, if the given impedance is a resistance or  $Z = R$ , its transconductance gain can be approximately written as

$$g_m = \{1/R\} \{1/\{1 + 1/R[(g_{m2} + g_{m4}) + (g_{d2}g_{m4}/g_{m5})]\}\} \quad (4)$$

where  $g_{di}$  and  $g_{mi}$  denote the drain conductance and the conductance, respectively, of the device  $M_i$ . Then, the percentage of transconductance inaccuracy can be given by

$$\delta g_m/g_m = \{1/R[(g_{m2} + g_{m4}) + (g_{d2}g_{m4}/g_{m5})]\} \times 100\% \quad (5)$$

For example, the MOSFET with  $V_{Tn} = 0.798$  V,  $V_{Tp} = -0.914$  V,  $t_{OX} = 3.71 \times 10^{-8}$  m and  $\mu_{COX} = 66.0 \times 10^{-6}$  A V<sup>-2</sup> (Szczepanski *et al.* 1991) and if we let  $g_{m2} = 1.51 \times 10^{-3}$  A V<sup>-1</sup>,  $g_{m4} = 5.12 \times 10^{-4}$  A V<sup>-1</sup>,  $g_{m5} = 6.46 \times 10^{-4}$  A V<sup>-1</sup> and  $g_{d2} = 1.1 \times 10^{-7}$  A V<sup>-1</sup>, then the percentage of transconductance inaccuracy for a given resistance  $R = 50$  k $\Omega$  is approximately equal to 0.98%.

The terminal resistances looking into ports AA', BB' and CC' can approximately and respectively be written as

$$r_{AA'} = 2\{(1/g_{ib} + 1/g_{m1})/(1/g_{ib} + 1/g_{m3})\} = 1/g_{ib} \quad (6)$$

$$r_{BB'} = 2/\{(g_{m2} + g_{m4}) + (g_{m4}g_{m9}g_{d2}/g_{m5}g_{m8})\} \quad (7)$$

$$r_{CC'} = 1/(ng_{d7} + g_{d11'}) + 1/(ng_{d7'} + g_{d11}) \quad (8)$$

where  $g_{ib}$  is the transconductance of the current source  $I_b$ . For example, if we let  $g_{ib} = 4.6 \times 10^{-8}$  A V<sup>-1</sup>,  $g_{m1} = g_{m3} = 8.40 \times 10^{-4}$  A V<sup>-1</sup>,  $g_{m8} = g_{m9} = 1.37 \times 10^{-4}$  A V<sup>-1</sup>,  $g_{d7} = g_{d7'} = g_{d11} = g_{d11'} = 1.27 \times 10^{-7}$  A V<sup>-1</sup> and  $n = 1$ , the terminal resistances can be calculated as  $r_{AA'} = 21.74$  M $\Omega$ ,  $r_{BB'} = 984$   $\Omega$  and  $r_{CC'} = 7.93$  M $\Omega$ . Noting that  $r_{BB'}$  can be as low as 400  $\Omega$  if the voltage-followers are replaced by a cascode form (Wang 1990). Similarly,  $r_{CC'}$  can be further increased if the current mirrors at ports C and C' are replaced by a Wilson current mirror or a cascode current mirror.

The high frequency response of the converter, which is strongly dependent on the device capacitances and the impedance  $Z$  at port  $BB'$ , can be approximated by

$$\frac{i_o}{(V_1 - V_2)} = \frac{\left[ \frac{g_{m2}g_{m6}g_{m11}}{C_2C_5C_{10}R} \right] \left[ s + \frac{g_{m1}}{C_1} \right]}{\left\{ s^2 + s \left[ \frac{g_{m1}}{C_1} + \frac{g_{m2}}{C_2} + \frac{(C_1 + C_2)}{RC_1C_2} \right] + \frac{g_{m1}(1 + g_{m2}R)}{RC_1C_2} \right\} \left[ s + \frac{g_{m10}}{C_{10}} \right] \left[ s + \frac{g_{m5}}{C_5} \right]} \quad (9)$$

where  $C_1 = C_{gs1}$ ,  $C_2 = C_{gs2}$ ,  $C_5 = C_{gs5} + n(C_{gs6} + C_{gs7})$ ,  $C_{10} = C_{gs10} + C_{gs11}$  and  $C_{gsi}$  denotes the gate-to-source capacitance of the device  $M_i$ . In order to show the figure on the high frequency limitation, let us assume that  $g_{m5} = g_{m6} = 4.78 \times 10^{-4} \text{ A V}^{-1}$ ,  $g_{m10} = g_{m11} = 4.28 \times 10^{-4} \text{ A V}^{-1}$ ,  $C_{gs1} = C_{gs2} = 11 \text{ pF}$ ,  $C_{gs5} = C_{gs6} = C_{gs7} = 1.1 \text{ pF}$ ,  $C_{gs10} = C_{gs11} = 0.88 \text{ pF}$ .

The first potential high frequency limitation is due to the capacitances at ports  $AA'$  and the conversion impedance  $R$ . However, if we set  $g_{m2}R \gg 1$ , the converter poles will be independent on  $R$  and can be approximately given by

$$p_1 = (g_{m1}g_{m2}/C_1C_2)^{1/2}/2\pi \quad (10)$$

Based on the assumption above, the pole  $p_1$  will locate at 16.3 MHz.

The second high frequency pole ( $p_2$ ) is due to the bandwidth of positive current mirrors, which can be expressed by

$$p_2 = g_{m10}/2\pi C_{10} \quad (11)$$

This pole will occur at  $p_2 = 38.7 \text{ MHz}$ .

The third high frequency pole ( $p_3$ ) is due to the bandwidth of negative current mirrors, which is approximately at

$$p_3 = g_{m5}/2\pi C_5 \quad (12)$$

For  $n = 1$ , the high frequency limitation due to pole  $p_3$  will be located at 23.05 MHz. However, the pole  $p_3$  may be the major high frequency limitation if the parameter  $n > 1$ . For example, for  $n = 5$  the pole  $p_3$  will be located at 6.3 MHz.

### 3. Simulation results

#### 3.1. DC transfer characteristics and frequency response

The characteristics of the V/I converter of Fig. 1 were studied with the use of the PSPICE analogue simulation program. Transistor SPICE level 2 models were used, where device parameter values are  $V_{DD} = \pm 10 \text{ V}$ ,  $V_{Tn} = 0.798 \text{ V}$ ,  $V_{Tp} = -0.914 \text{ V}$ ,  $t_{OX} = 3.71 \times 10^{-8} \text{ m}$ ,  $\mu C_{OX} = 66.0 \times 10^{-6} \text{ A V}^{-2}$ ,  $n$  is chosen to be  $n = 1$ , and the transistor aspect ratios are listed in the table. The DC transfer characteristic and frequency responses of the V/I were studied for three different values of  $R$ , i.e.  $R = 25 \text{ k}\Omega$ ,  $50 \text{ k}\Omega$  and  $100 \text{ k}\Omega$ . The simulation result of Fig. 2 shows that the linearity voltage range of about  $\pm 9 \text{ V}$  is achieved. Figure 3 shows the frequency responses of the V/I that are due to the pole  $p_1$ , where a bandwidth of about 16 MHz was observed. In Fig. 4 the frequency response due to pole  $p_3$  was studied by varying parameter  $n$ , i.e.  $n = 1/2$ , 1 and 5 and  $R = 100 \text{ k}\Omega$ . We can see that, for  $n = 5$ , the

Transistor	$W$ ( $\mu\text{m}$ )	$L$ ( $\mu\text{m}$ )
$M_1, M_2, M_3, M_4$	500	36
$M_5, M_6, M_7$	50	36
$M_8, M_9, M_{10}, M_{11}$	40	36

Dimensions of the transistor




Figure 2. DC transfer characteristic of V/I converter.




Figure 3. High frequency responses due to the converter pole.

circuit bandwidth is approximately at 6.3 MHz, which is in close agreement with the predicted value.

### 3.2. Application examples

3.2.1. *Floating tunable voltage-controlled general resistances.* Figures 5(a) and (b) show schematic diagrams for the applications of the V/I converter to implement floating electronically tunable voltage-controlled positive and negative resistance




Figure 4. High frequency responses due to the pole  $p_3$ .




Figure 5. Circuit diagram of floating resistance converters. (a) Positive resistance converter and (b) Negative resistance converter.

converters, respectively. The magnitude of the converted resistances can be given by

$$|Z_{IN}| = (2R/n)(I_b/I_A) \tag{13}$$

The simulation results of the converted resistances are shown in Fig. 6, where Figs 5(a) and (b) correspond to the case of positive converted and negative converted resistances, respectively. The values of the impedance,  $Z = R = 50 \text{ k}\Omega$  and the gain  $n = 1, 2$  and  $4$ , were used. The bias current was set to  $I_b = 200 \mu\text{A}$ , the gain  $k$  was




Figure 6. Plots of the converted resistance of the circuits in Figs 5 (a) and (b) against current ratio  $I_A/I_b$ .

varied by varying the controlling currents  $I_A$  from 20  $\mu$ A to 2 mA through the use of the circuit of Fig. 7.

3.2.2. *Low-pass and high-pass filters.* The study in this section demonstrates that the circuit of Fig. 1 does not exhibit the self-oscillation problem if it is worked as a general impedance converter, i.e. the given impedance is an inductive or a capacitive load. The circuit has been tested for the case when  $Z$  is an inductance of value  $L = 796$  mH, and also for when  $Z$  is a capacitance of value  $C = 31.83$  nF, where the currents  $I_b$  and  $I_A$  were set to  $I_b = 250$   $\mu$ A and  $I_A = 500$   $\mu$ A and  $n$  is chosen to be  $n = 1$ . The simulated inductance and capacitance are then employed to simulate continuous-time first-order low-pass and high-pass filters of Figs 8(a) and (b), respectively. The amplifiers used were UA741-type operational amplifiers, the resistors  $R_1 = 5$  k $\Omega$  and  $R_2 = 5$  k $\Omega$ . The frequency responses of the low-pass and high-pass filters can be predicted to be

$$|(V_o/V_{in})|_{low-pass} = (R_2/L_{eq})/(s + R_1/L_{eq}) \tag{14}$$

$$|(V_o/V_{in})|_{high-pass} = (R_2/R_1)s/(s + 1/R_1 C_{eq}) \tag{15}$$

Figure 9 shows the plots of the frequency responses of the filters, from which we can




Figure 7. Integrable circuit for the simultaneous variation of currents  $I_A$ .

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้ภายในเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




Figure 8. Applications of the converted inductance and capacitance in (a) First-order low-pass filter circuit, (b) First-order high-pass filter circuit.




Figure 9. Plots of the frequency responses of the filters in Fig. 8(a) and (b).

see that the simulated responses are in close agreement with the calculated responses. The cut-off frequency of the filters is 1 kHz.

#### 4. Conclusions

A differential input V/I converter that has been implemented through the use of class AB CMOS current amplifiers and current-squaring circuits has been proposed in this paper. The V/I converter transconductance gain can be varied by electronic means. Detailed analysis of the performances of the V/I circuit have been discussed and the performances of the circuit have been confirmed by SPICE simulation results. Application examples that employ the V/I to simulate first-order continuous-time filters have also been included.

#### ACKNOWLEDGMENTS

The authors would like to acknowledge the financial support of this work by grants from the National Science and Technology Development Agency (NASTDA), Thailand, under the senior fellowships program, and from the National Electronics and Computer Technology Center (NECTEC), Thailand.

## REFERENCES

- BATTERBY, N. C., and TOUMAZOU, C., 1991, Class AB switched-current memory for analogue sampled-data systems. *Electronics Letters*, **27**, 873–875.
- BULT, K., and WALLINGA, H., 1987, A class of analog CMOS circuits based on the square-law characteristic of an MOS transistor in saturation. *IEEE Journal of Solid-state Circuits*, **22**, 357–364.
- CHUNG, W. S., KIM, K. H., and CHA, H. W., 1992, A linear operational transconductance amplifier for instrumentation applications. *IEEE Transactions on Instrumentation and Measurement*, **41**, 441–443.
- KHOURY, J. M., 1991, Design of a 15-MHz CMOS continuous-time filter with on-chip tuning. *IEEE Journal of Solid-state Circuits*, **26**, 1988–1997.
- KRUMMENACHER, F., and JOEHL, N., 1991, A 4-MHz CMOS continuous-time filter with on-chip automatic tuning. *IEEE Journal of Solid-state Circuits*, **26**, 1988–1997.
- MEAD, C., and ISMAIL, M. (editors), 1989, *Analog VLSI Implementation of Neural Systems* (Boston, Mass: Kluwer Academics) Chapter 5.
- POOKAIYAUDOM, S., SURAKAMPONTORN, W., and KUHANONT, T., 1978, Integrable electronically variable general-resistance converter—a versatile active circuit element. *IEEE Transactions on Circuit and Systems*, **25**, 344–353.
- SURAKAMPONTORN, W., and KUMWACHARA, K., 1992, CMOS-based electronically tunable current conveyor. *Electronics Letters*, **28**, 1316–1317.
- SURAKAMPONTORN, W., RIEWRUJA, V., KUMWACHARA, K., and DEJHAN, K., 1991, Accurate CMOS-based current conveyors. *IEEE Transactions on Instrumentation and Measurement*, **40**, 699–702.
- SZCZEPANSKI, S., SCHAUMANN, R., and WU, P., 1991, Linear transconductor based on cross-coupled CMOS pairs. *Electronics Letters*, **27**, 783–784.
- TOUMAZOU, C., LIDJAY, F. J., and HAIGH, D. G. (editors), 1990, *Analogue IC Design: The Current-mode Approach* (London, U.K.: Peter Peregrinus).
- TSIVIDIS, Y. P., and VOORMAN, J. O., 1993, *Integrated Continuous-time Filters* (New York: IEEE Press).
- VAN DE PLASSCHE, R. J., 1975, A wide-band monolithic instrumentation amplifier. *IEEE Journal of Solid-state Circuits*, **10**, 423–431.
- WANG, Z., 1990, Wideband class AB (push-pull) current amplifier in CMOS technology. *Electronics Letters*, **26**, 543–545.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้คัดลอกเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ISSN 0020-7217

International Journal of

# ELECTRONICS

Volume 82 Number 1 January 1997



**Taylor & Francis**  
Publishers since 1798

## CMOS-based integrable electronically tunable floating general impedance inverter

WANLOP SURAKAMPONTORN†, KIATTISAK KUMWACHARA†,  
VANCHAI RIEWRUJA† and CHARRAY SURAWATPUNYA†

An integrable electronically tunable general impedance inverter (EGII), implemented by a MOS circuit design technique, is described. The driving point impedance of the EGII, that is inversely proportional to a given impedance, can be a positive or a negative value and can be electronically varied. The realization scheme employs proposed voltage-to-current transducers (VCTs) that are designed based on a linearizing technique, as basic circuit building blocks. The applications of the EGII as a gyrator, a general impedance converter and a floating capacitance multiplier are discussed. Experimental and simulation results that demonstrate the characteristics of the EGII are included.

### 1. Introduction

It is well accepted that general impedance inverters (GIIs) are very useful active circuit elements in the field of network synthesis and design, particularly the GII that can be electronically tuned (Mitra 1970, Moschyz 1974, Pookaiyaudom and Surakampontorn 1980). Two common applications of a GII are a gyrator and a negative impedance converter. In recent years, MOS linear voltage-to-current transducers (VCTs) have become very popular because of their high performance coupled with their broad and wide electronic tunable range. As circuit building blocks VCTs have many advantages over operational amplifiers (op-amps), particularly for a high-frequency application (Khorramabadi and Gray 1984, Torrance *et al.* 1985). For example, they are suitable for the realization of monolithic integrated analogue filters in a frequency range above 1 MHz, because the cut-off frequencies of the VCTs are typically in the range from 50 MHz to several hundred megahertz. On the other hand, the op-amp based active filters are no longer practical in the frequency range above 100 kHz.

In the past the circuits proposed for the realization of floating GIIs have been implemented using op-amps (Norman 1986), or current conveyors (Toumazou *et al.* 1990), or bipolar transistors (Qui 1991). These realizations can be integrated, in principle; however, in practice this is not economical because they require large numbers of active elements. The goal of this paper is to propose a new circuit design technique for the synthesis of an electronically tunable floating general impedance inverter (EGII). We introduce a VCT that is designed based on a linearizing technique, and we then employ the VCT to construct the EGII. The completed EGII circuit requires 28 MOSFETs and one passive element, which is an attractive feature for an LSI implementation.

Received 4 October 1995; accepted 11 June 1996.

†The Faculty of Engineering, King Mongkut's Institute of Technology Ladkrabang, Ladkrabang, Bangkok 10520, Thailand.

## 2. Circuit descriptions

For the purpose of the following analysis, we will assume that all MOS devices operate in the saturation region. This means that the drain current  $I_D$  is characterized by a square-law model as

$$I_D = \begin{cases} K(V_{GS} - V_T)^2, & \text{for } V_{GS} > V_T \\ 0, & \text{for } V_{GS} \leq V_T \end{cases} \quad (1)$$

where  $K = \mu_n C_{ox} W/2L$ ,  $\mu_n$  is the mobility of the carrier,  $C_{ox}$  is the gate-oxide capacitance per unit area,  $W$  is the effective channel width,  $L$  is the effective channel length, and  $V_{GS}$  and  $V_T$  are the gate-to-source and threshold voltages, respectively.

### 2.1. Voltage-to-current transducer (VCT)

Figure 1 shows a single ended output VCT, which is formed by a general MOS source coupled pair circuit. Its DC transfer characteristic can be derived as follows:

$$V_i = V_1 - V_2 = V_{GS1} - V_{GS2} \quad (2)$$

$$i_{OUT} = i_1 - i_2 \quad (3)$$

$$I_B = i_1 + i_2 \quad (4)$$

where  $V_i$  is the input voltage,  $i_{OUT}$  is the output current and  $I_B$  is the bias current. Let us assume that  $M_1$  and  $M_2$  are well matched, the parameters  $K_1 = K_2 = K$ , and the current mirror formed by  $M_3$  and  $M_4$  has a unity current gain. From (2)–(4), the output current  $i_{OUT}$  becomes


$$i_{OUT} = (2I_B K)^{1/2} V_i [1 - (KV_i^2/2I_B)]^{1/2}, \quad \text{for } -(I_B/K)^{1/2} \leq V_i \leq (I_B/K)^{1/2} \quad (5)$$

The transconductance gain  $G_m$  of the VCT can be derived by taking the derivative of (5) with respect to  $V_i$ , yielding

$$G_m = di_{OUT}/dV_i \Big|_{V_i=0} = (2I_B K)^{1/2} \quad (6)$$

Then

$$i_{OUT} = G_m V_i = (2I_B K)^{1/2} V_i$$



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษานานาชาติ ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Figure 1. Typical source-coupled pair circuit.

Equation (7) shows that the transconductance gain  $G_m$  of the VCT can be varied by the bias current  $I_B$ .

## 2.2. Electronically tunable general impedance inverter (EGII)

Figure 2 shows the circuit of the proposed integrable EGII, which is based on the use of the VCT in Fig. 1. The realization scheme can be configured by the circuit diagram of Fig. 3(a), and its terminals characteristic can be represented as a floating driving point impedance, as shown in Fig. 3(b). The EGII circuit can be divided into two parts. For the first part, MOS transistors  $M_1$ – $M_8$  function as the single-ended output VCT1 that converts a differential input signal voltage  $V_{in} = V_A - V_B$  into a signal current  $i_L$  to flow into a given or a conversion impedance  $Z_L$ . We obtain

$$i_L = G_{m1} V_{in} \quad (8)$$


$$V_L = i_L Z_L = G_{m1} Z_L V_{in} \quad (9)$$

where  $G_{m1}$  represents the transconductance gain of the VCT1.

The VCT2 of the second part is formed by  $M_9$ – $M_{20}$ . This VCT will convert the voltage  $V_L$  into differential signal currents  $i_{ab}$ , where for  $V_{in} > 0$ , the signal currents  $i_{ab}$  flow into node A and flow out off node B. If  $G_{m2}$  is the transconductance gain of the VCT2, the magnitude of the currents  $i_{ab}$  are equal to

$$i_{ab} = G_{m2} V_L \quad (10)$$

By inspecting the polarity of the input voltage and the direction of the small signal currents and from (8) and (9), the driving point impedance of the terminals AB can be given by



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Figure 2. Circuit diagram of CMOS-based EGII.




Figure 3. (a) Schematic circuit diagram of the CMOS-based EGII; (b) the floating driving point impedance of CMOS-based EGII.

$$Z_{AB} = V_{in}/i_{ab} = 1/(G_{m1}G_{m2}Z_L) \quad (11)$$

It is clearly seen from (11) that the proposed circuit of Fig. 2 works as a positive impedance inverter. Furthermore, by substitution of (6) into (11) and by making the assumption that transistors  $M_1$ ,  $M_2$ ,  $M_9$  and  $M_{10}$  are well matched, then we can write

$$Z_{AB} = \{1/(\mu_n C_{ox} W/L)\}(1/I_B Z_L) = 1/(2I_B K Z_L) \quad (12)$$

Now (12) shows that the driving point impedance  $Z_{AB}$  can be linearly controlled by the bias current  $I_B$ .

On the other hand, if we interchange the drain leads of  $M_9$  and  $M_{10}$  with the drain leads of  $M_{14}$  and  $M_{11}$ , respectively, in this case the EGII will work as a negative floating impedance inverter, where

$$Z_{AB} = -1/(2I_B K Z_L) \quad (13)$$

This means that the EGII has an ability to simulate both positive and negative impedances and can be electronically tuned.

### 2.3. Error analysis

From routine small signal circuit analysis, the impedance  $Z_{AB}$  can be approximately expressed as

$$Z_{AB} = \frac{1}{G_{m1}G_{m2}Z_L} \left[ \frac{1}{1 + \frac{(g_{d15} + g_{d18})(g_{d13} + g_{d20})}{G_{m1}G_{m2}(g_{d13} + g_{d15} + g_{d18} + g_{d20})}} \right] \quad (14)$$

where  $g_{d_i}$  denotes the drain conductance of the device  $M_i$  and  $G_{m1} = G_{m2} = (2I_B K)^{1/2}$ . Therefore, the percentage of the impedance conversion inaccuracy can be approximated by

$$\frac{\delta Z_{AB}}{Z_{AB}} = \frac{(g_{d15} + g_{d18})(g_{d13} + g_{d20})}{2KI_B Z_L (g_{d13} + g_{d15} + g_{d18} + g_{d20})} \times 100\% \quad (15)$$

For example, if  $g_{d13} = g_{d15} = g_{d18} = g_{d20} = 1.02 \times 10^{-6} \text{ AV}^{-1}$ ,  $I_B = 100 \mu\text{A}$ ,  $K = \mu_n C_{ox} W/2L = 3.378 \times 10^{-4} \text{ AV}^{-2}$  and  $W/L = 200 \mu\text{m}/10 \mu\text{m} = 20$ , the resulting impedance conversion percentage error, for a conversion impedance  $Z_L = R_L = 10 \text{ k}\Omega$ , is approximately equal to 0.15%. If a high value of  $W/L$ , or  $I_B$  or  $R_L$  is used, the percentage error can be further reduced.

#### 2.4. Frequency response

The high-frequency response of the general impedance inverter can be approximately given by

$$Z_{AB}(s) = \frac{s/C_2 + 1/(C_1 C_2 R_1)}{s^2 + s[(1/C_1 R_1) + (1/C_2 R_2)] + [(2I_B K) R_1 R_2 + 1]/(C_1 C_2 R_1 R_2)} \quad (16)$$

and

$$\left. \begin{aligned} R_1 &= Z_L/[1 + Z_L(g_{d4} + g_{d8})] \\ R_2 &= (g_{d13} + g_{d15} + g_{d18} + g_{d20})/[(g_{d15} + g_{d18})(g_{d13} + g_{d20})] \\ C_1 &= C_{gs9} + (1 + g_{m9}/g_{m11})C_{gd9} \\ C_2 &= [C_{gs1} + (1 + g_{m1}/g_{m3})C_{gd1}]/[C_{gs2} + (1 + g_{m2}/g_{m5})C_{gd2}] \end{aligned} \right\} \quad (17)$$

where  $g_{mi}$  denotes the transconductance of the device  $M_i$ ,  $C_{gsi}$  and  $C_{gdi}$  represent the gate-to-source and gate-to-drain capacitances, respectively, of the device  $M_i$ . The values of  $g_m$ ,  $C_{gs}$  and  $C_{gd}$  depend on the thickness of the oxide ( $t_{ox}$ ) and the lateral diffusion on the drain and source ( $L_D$ ) of the device. For a typical value of  $\gamma = 0.5 \text{ V}^{1/2}$ ,  $t_{ox} = 1.0 \times 10^{-7} \text{ m}$ ,  $L_D = 0.3 \times 10^{-6} \text{ m}$  and  $K = \mu_n C_{ox} W/2L = 3.378 \times 10^{-4} \text{ AV}^{-2}$ , and if we choose  $W/L = 200 \mu\text{m}/10 \mu\text{m} = 20$  for all devices and the current  $I_B = 10 \mu\text{A}$ , the values of  $C_{gd} = 2.10 \times 10^{-14} \text{ F}$ ,  $C_{gs} = 4.88 \times 10^{-13} \text{ F}$ ,  $g_m = 8.22 \times 10^{-5} \text{ AV}^{-1}$  and  $g_d = 1.02 \times 10^{-7} \text{ AV}^{-1}$ . If the conversion impedance  $Z_L = R_L = 10 \text{ k}\Omega$ , then from (16) and (17),  $R_1 = 10 \text{ k}\Omega$ ,  $R_2 = 9.8 \text{ M}\Omega$ ,  $C_1 = 5.30 \times 10^{-13} \text{ F}$ ,  $C_2 = 2.65 \times 10^{-13} \text{ F}$  and the cut-off frequency will be approximately at 35 MHz.

#### 2.5. Total harmonic distortion (THD)

The maximum usable input voltage  $V_{AB}$  that can be applied across the general impedance inverter of Fig. 2 depends on the value of the bias current  $I_B$  and the conversion impedance  $Z_L$ . To maintain less than 1% THD and due to the fact that the VCT1 and VCT2 are formed by MOS source coupled pairs, the voltage  $V_{AB}$  and  $V_L$  should be restricted to the range (Toumazou *et al.* 1990)

$$-0.4(I_B/K)^{1/2} \leq V_{AB}, \quad V_L \leq 0.4(I_B/K)^{1/2} \quad (18)$$

If the conversion impedance  $Z_L = R_L$ , then from (18), it can easily be proved that the maximum usable voltage of  $V_L$  and  $V_{AB}$  are, respectively, as

$$|V_L|_{\max} = (0.4/G_{m1} R_L)(I_B/K)^{1/2} = 0.4(\sqrt{2KR_L}) \quad (19)$$

$$|V_{AB}|_{\max} = 0.4(I_B/K)^{1/2} \quad (20)$$

We can see that if  $G_{m1} R_L > 1$ , the maximum usable voltage is limited by  $|V_L|_{\max}$  and if  $G_{m1} R_L < 1$  then the maximum usable voltage is limited by  $|V_{AB}|_{\max}$ .

These restricted input voltage ranges have been the major limitation for the application of the EGII. However, the large signal handling capability can be improved by either increasing the channel length  $L$  or decreasing the channel width  $W$  of the transistors  $M_1$ ,  $M_2$ ,  $M_9$  and  $M_{10}$ .

### 3. Applications

Some application examples of EGII will be described in this section and their performances will be presented in §4. The well known useful application of the EGII is a gyrator or a positive impedance inverter that is used for the simulation of an inductor. From Fig. 2, if the conversion impedance  $Z_L$  is a capacitive reactance,  $Z_L = 1/sC_L$ , the driving point impedance  $Z_{AB}$  in this case becomes

$$Z_{AB}(s) = s(C_L/2KI_B) = sL_{AB} \quad (21)$$

where the magnitude of the floating simulated inductance is

$$L_{AB} = (C_L/2KI_B) \quad (22)$$

We see that the inductance  $L_{AB}$  can be tuned by the bias current  $I_B$ . It should be noted that EGII can also be used to simulate a negative inductance, by interchanging the drain leads of  $M_9$  and  $M_{10}$  to the drain leads of  $M_{14}$  and  $M_{11}$ , respectively. However, this property is seldom needed.

If  $Z_L$  is a resistance or  $Z_L = R_L$ , then the EGII will work as an electronically tunable general floating resistance converter. The magnitude of the converted resistance can be written as

$$|R_{AB}| = (1/2KI_B R_L) \quad (23)$$

where both positive and negative resistances can be realized. This property also found useful application for the study of characteristic phenomena in a nonlinear system (Ohnishi and Inaba 1994).

By cascading two EGIIs as shown in Fig. 4, we obtain a floating capacitance multiplier circuit (Moschyz 1974, Khan and Ahmed 1986). The conversion impedance of EGII2 is a capacitive reactance and EGII2 acts as the conversion impedance of the EGIII. Thus, it can easily be shown that the driving point impedance of the ports AB becomes

$$Z_{AB}(s) = \frac{1}{s(I_{B1}/I_{B2})C_L} = \frac{1}{sC_{AB}} \quad (24)$$

and the magnitude of the floating simulated capacitance is

$$C_{AB} = (I_{B1}/I_{B2})C_L \quad (25)$$

It should be noted that in this case the driving point impedance  $Z_{AB}$  becomes independent of the parameter  $K = \mu_n C_{ox} W/2L$  and the magnitude of the simulated capacitance can be linearly controlled by the ratio of the bias currents  $I_{B1}/I_{B2}$ . Again, if we interchange the drain leads of  $M_9$  and  $M_{10}$  to the drain leads of  $M_{14}$  and  $M_{11}$ , respectively, of the EGIII, then a negative floating capacitance multiplier is obtained.




Figure 4. Schematic circuit diagram of the capacitance multiplier.

#### 4. Experimental and simulation results

For experimental purposes, the circuit in Fig. 2 has been constructed on breadboards. All MOS devices used were in the form of complementary MOS pair (CD 4007). Figure 5 shows the biasing circuit for the current  $I_B$ . The properties of the EGII are also demonstrated by using a PSPICE analogue simulation program (Microsim 1980). The CMOS CD4007 transistor parameters were extracted by the method presented by Vladimirescu and Liu (1980), Antognetti and Massobrio (1988), and they can be listed as  $K = \mu_n C_{ox} W/2L = 3.378 \times 10^{-4} \text{ AV}^{-2}$ ,  $V_T = 1.2 \text{ V}$  and  $W/L = 200 \mu\text{m}/10 \mu\text{m} = 20$ . Figure 6 shows the experimental results and the simulation of floating positive resistances with  $V_{DD} = -V_{SS} = 5 \text{ V}$ ,  $Z_L = R_L = 10 \text{ k}\Omega$  and  $100 \text{ k}\Omega$ , and  $I_B$  is varied from  $0.1 \mu\text{A}$  to  $1000 \mu\text{A}$ . The results show the linear variation of  $R_{AB}$  over four decades of the bias current. The DC transfer characteristics of the circuit for  $Z_L = R_L = 2 \text{ k}\Omega$  and  $I_B = 600 \mu\text{A}$ ,  $700 \mu\text{A}$  and  $800 \mu\text{A}$ , respectively, are shown in Fig. 7. We can see that the maximum input voltage, for example, for  $I_B = 600 \mu\text{A}$  is approximately equal to  $\pm 0.4 \text{ V}$ , which is close to the predicted value of (19).




Figure 5. The circuit for the bias currents  $I_B$ .

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อ... ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้นำไปเผยแพร่... ทุกครั้งที่มีการนำไปใช้




Figure 6. Plots of tunable positive floating resistances  $R_{AB}$  versus bias current  $I_B$ .




Figure 7. DC transfer characteristics for  $I_B = 600\mu A$ ,  $700\mu A$  and  $800\mu A$  and for  $R_L = 2K\Omega$ .

Owing to the stray capacitances in the breadboarding circuit, the high-frequency response capability was not measured directly. On the other hand, the high-frequency performance was studied by the use of the PSPICE. The frequency responses for two different values of  $I_B$ , i.e.  $I_B = 10 \mu\text{A}$ ,  $100 \mu\text{A}$ , and three different values of  $R_L$ , i.e.  $R_L = 30 \text{ k}\Omega$ ,  $40 \text{ k}\Omega$  and  $50 \text{ k}\Omega$ , are shown in Fig. 8. From (16) if  $2I_BKR_1R_2 \gg 1$  the cut-off frequency  $f_C$  is determined by  $f_C = (2I_BK/C_1C_2)^{1/2}/2\pi \text{ Hz}$ ,  $C_1 = 5.30 \times 10^{-13} \text{ F}$ ,  $C_2 = 2.65 \times 10^{-13} \text{ F}$  and  $K = 3.378 \times 10^{-4} \text{ AV}^{-2}$ . If the bias current  $I_B$  is set to  $10 \mu\text{A}$  and  $100 \mu\text{A}$ , then the cut-off frequencies can be predicted to be  $f_C = 35 \text{ MHz}$  and  $110 \text{ MHz}$ , respectively.

Next are the simulation results for the case that  $Z_L$  is a capacitive reactance, or  $Z_L = 1/sC_L$ . The magnitude of the floating simulated inductances are shown in Fig. 9, for two different values of  $C_L$ , i.e.  $C_L = 0.001 \mu\text{F}$  and  $0.01 \mu\text{F}$ . The values of the simulated inductances are in close agreement with the predicted values of (22). Figure 10(a) shows the use of the floating simulated inductor to realize an electronically tunable lowpass RL filter. Because the conversion capacitance  $C_L = 0.001 \mu\text{F}$ ,  $I_B = 100 \mu\text{A}$ , then from (22) the value of  $L_{AB} = 14.8 \text{ mH}$ . If the output resistor  $R_1 = 1 \text{ k}\Omega$ ,  $5 \text{ k}\Omega$  and  $10 \text{ k}\Omega$ , Fig. 10(b) shows that the cut-off frequencies  $f_C$  of the network are at  $11 \text{ kHz}$ ,  $54 \text{ kHz}$  and  $108 \text{ kHz}$ , respectively.

The performance of the capacitance multiplier circuit of Fig. 4 is demonstrated through the use of an electronically tunable active high-pass RC filter in Fig. 11(a). The external resistor  $R_1 = 1 \text{ k}\Omega$  and the conversion capacitance  $C_L = 0.001 \mu\text{F}$ . The bias current ratio  $I_{B1}/I_{B2}$  is set to  $I_{B1}/I_{B2} = 100 \mu\text{A}/100 \mu\text{A}$ ,  $100 \mu\text{A}/10 \mu\text{A}$  and  $100 \mu\text{A}/1 \mu\text{A}$ ; thus the cut-off frequencies  $f_C$  are equal to  $159 \text{ kHz}$ ,  $15.9 \text{ kHz}$  and  $1.59 \text{ kHz}$ , respectively. The frequency responses of the high-pass filter are shown in Fig. 11(b).




Figure 8. Plots of frequency responses of  $|R_{AB}|$ .






Figure 9. Plots of floating simulated inductances with the bias current  $I_B$ .



เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์ไว้สำหรับหน่วยงานที่ให้การศึกษาค้นคว้าวิจัยเท่านั้น ไม่ควรเผยแพร่โดยไม่ได้รับอนุญาต  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดลอกเนื้อหา และทำซ้ำโดยไม่ได้รับอนุญาตของเอกสารทุกครั้งที่มีการนำไปใช้

Figure 10. (a) First-order low-pass RL filter; (b) frequency response of the simulated low-pass filter.




Figure 11. (a) First-order high-pass RC filter; (b) frequency responses of the high-pass filter.

## 5. Conclusion

An integrable general impedance inverter circuit has been described in this paper. We have termed it the electronically tunable general impedance inverter (EGII), because its terminal impedance is tunable through the external current source  $I_B$ . The circuit is composed of one passive component and 28 MOSFETs, which is suitable for fabricating in CMOS LSI implementation. The basic performances of the EGII have been demonstrated through simulation and experimental results. Some applications of the EGII have also been discussed.


## ACKNOWLEDGMENTS

The authors would like to acknowledge the financial support of this work by grants from the National Science and Technology Development Agency (NSTDA), Thailand, under the senior fellowships program, and from the National Electronics and Computer Technology Center (NECTEC), Thailand.

## REFERENCES

- ANTOGNETTI, P., and MASSOBRIO, G., 1988, *Semiconductor Device Modeling with SPICE* (New York: McGraw-Hill).
- KHAN, I. A., and AHMED, M. I., 1986, OTA-based integrable voltage/current-controlled ideal C-multiplier. *Electronics Letters*, **22**, 365–366.

- KHORRAMABADI, H., and GRAY, P. R., 1984, High-frequency CMOS continuous-time filters. *IEEE Journal of Solid-State Circuits*, **19**, 939–948.
- MICROSIM, 1980, *PSICE* (Laguna Hills, California, U.S.A.: Microsim Corp.)
- MITRA, S. K., 1970, *Analysis and Synthesis of Linear Active Network* (New York: Wiley).
- MOSCHYZ, G. S., 1974, *Linear Integrated Network—Fundamentals* (New York: Van Nostrand Rienhold).
- NORMAN, G., 1986, Floating—impedance realisation using a dual operational-mirrored amplifier. *Electronics Letters*, **22**, 521–522.
- OHNISHI, M., and INABA, N., 1994, A singular bifurcation into instant chaos in a piecewise-linear circuit. *IEEE Transactions on Circuits and Systems*, **41**, 433–442.
- POOKAIYAUDOM, S., and SURAKAMPONTORN, S., 1980, An accurate integrable voltage variable floating gyrator. *IEEE Transactions on Instrumentation and Measurement*, **29**, 15–19.
- QIU, D., 1991, Circuit design of an integrable simulated inductor and its application. *IEEE Transactions on Instrumentation and Measurement*, **40**, 902–907.
- TORRANCE, R. R., VISWANATHAN, T. R., and HANSON, J. V., 1985, CMOS voltage to current transducers. *IEEE Transactions on Circuits and Systems*, **32**, 1097–1104.
- TOUMAZOU, C., LIDGEY, F. T., and HAIGH, D. G., 1990, *Analog IC Design: the Current Mode Approach* (London, U.K.: Peter Peregrinus).
- VLADIMIRESCU, A., and LIU, S., 1980, *The simulation of MOS integrated circuit using SPICE2*. University of California, Electronics Research Laboratory, Berkeley, U.S.A.



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

# Electronics Letters



AN INTERNATIONAL PUBLICATION

## CONTENTS

2nd July 1992 Vol. 28 No. 14

pages 1285-1372

ANTENNAS	page	ELECTROMAGNETIC WAVES	page
Automatic antenna gain measurement at high frequencies Ph. Coquet, K. Mahdjoubi and C. Terret ( <i>France</i> )	1339	Novel approximation for inverting the conductivity profile of pure conducting medium T. J. Cui and C. H. Liang ( <i>China</i> )	1349
Selfdetection performance of active microstrip antenna V. F. Fusco ( <i>UK</i> )	1362	Simple high frequency solution for interior fields of open-ended parallel plate waveguide Noh-Hoon Myung and Young-Seek Sun ( <i>Korea</i> )	1285
Superdirective antenna array of printed parasitic elements S. A. Bokhari, H. K. Smith, J. R. Mosig, J. F. Zürcher and F. E. Gardiol ( <i>Switzerland</i> )	1332	<b>FILTERS</b>	
Transmission line analysis of printed monopole H. Lebbar, M. Himdi and J. P. Daniel ( <i>France</i> )	1326	Generalised approach to efficient implementations of 2-D denominator-separable digital transfer functions X. Nie, D. Raghuramireddy and R. Unbehauen ( <i>Germany</i> )	1293
<b>CIRCUIT THEORY &amp; DESIGN</b>		<b>INTEGRATED CIRCUITS</b>	
Adaptive selfcalibrating delta-sigma modulators S. Abdennadher, S. Kiaei, G. Temes and R. Schreier ( <i>USA</i> )	1288	Silicon bipolar laser and line driver IC with symmetrical output pulse shape operating up to 12 Gbit/s H. M. Rein, E. Bertagnolli ( <i>Germany</i> ), A. Felder ( <i>Austria</i> ) and L. Schmidt ( <i>Germany</i> )	1295
Analytical approach to sizing nFET chains S. S. Bizzan, G. A. Jullien and W. C. Miller ( <i>Canada</i> )	1334	Intrinsic gate delay of GaAs/AlGaAs single and double heterostructure PL circuits B. Mazhari and H. Morkoç ( <i>USA</i> )	1309
CMOS-based electronically tunable current conveyor W. Surakamponorn and K. Kumwachara ( <i>Thailand</i> )	1316	<b>INTEGRATED OPTICS</b>	
Unified SPICE compatible model of current feedback in switch mode converters S. Ben-Yaakov and Z. Gaaton ( <i>Israel</i> )	1356	Electro-optical E-field sensor with optimised electrode structure Th. Meier, K. Kostrzewa, B. Schuppert and K. Petermann ( <i>Germany</i> )	1327
<b>COMMUNICATIONS &amp; SIGNAL PROCESSING</b>		Measurement of surface roughness in buried channel waveguides F. Ladouceur, J. D. Love and T. J. Senden ( <i>Australia</i> )	1321
Contractive speech coding Y. A. Alsaka ( <i>USA</i> )	1358	Novel vertical directional coupler made by field-assisted ion exchanged slab waveguides in glass P. C. Noutsios, G. L. Yip and J. Albert ( <i>Canada</i> )	1340
Design of cascade ring multistage switch J. S. Choi, C. K. Un and B. C. Shin ( <i>Korea</i> )	1330	Ring resonator composed of low loss polymer waveguides at 1.3µm Y. Hida, S. Imamura and T. Izawa ( <i>Japan</i> )	1314
Geometrically uniform multidimensional PSK trellis codes S. Benedetto, M. Mondin, G. Montorsi and L. Mallard ( <i>Italy</i> )	1286	<b>LASERS</b>	
Improved routing algorithm for interconnected local area networks I. J. Warford and R. L. Brewster ( <i>UK</i> )	1308	Active light induced thermal frequency stabilisation of monolithic integrated twisted-mode-cavity Nd:YAG laser R. Heilmann and B. Wandernoth ( <i>Germany</i> )	1367
Comment		All optical switching of integrated hybrid distributed feedback bistable laser A. I. Neophytou, I. H. White, S. M. Quinlan and B. Garrett ( <i>UK</i> )	1300
Interpolation using Hartley transform J. I. Agbinya ( <i>Australia</i> )	1355	Generation of sequences of ultrashort pulses in erbium doped fibre single ring lasers F. Fontana, G. Grasso, N. Manfredini, M. Romagnoli and B. Daino ( <i>Italy</i> )	1291
<b>Reply</b>	1356		
Dequan Liu, Dejung Wang and Zhongde Wang ( <i>China</i> )			
$I_2$ -optimal numerator via Routh table P. Vilbe, L. C. Calvez, M. Sevellec and C. Nouet ( <i>France</i> )	1306		
Multiple correlated log-normal interferers in mobile cellular radio systems A. Safak and R. Prasad ( <i>The Netherlands</i> )	1319		
Random polling scheme with priority K. M. Lye and K. G. Seah ( <i>Singapore</i> )	1290		
Sub-band coding of HDTV images using generalised quadrature mirror filters A. Kh. Al-Asmari ( <i>Saudi Arabia</i> )	1335		

(continued on back cover)

## References

- 1 BOOTH, B. L.: 'Low loss channel waveguides in polymers', *J. Lightwave Technol.*, 1989, 7, pp. 1445-1453
- 2 IZAWA, T.: 'Plastic planar waveguides for optical interconnects'. ECOC-IOOC '91, Paris, 1991, WeB6-1
- 3 IMAMURA, S., YOSHIMURA, R., and IZAWA, T.: 'Polymer channel waveguide with low loss at 1.3  $\mu\text{m}$ ', *Electron. Lett.*, 1991, 27, pp. 1342-1343
- 4 BISMUTH, J., GIDON, P., REVOL, F., and VALETTE, S.: 'Ring resonator measurements of very low-loss silica on silicon waveguides at  $\lambda_0 = 0.85 \mu\text{m}$ '. ECOC-IOOC '91, Paris, 1991, TuB5-3
- 5 KAWACHI, M.: 'Silica-based planar lightwave circuit technologies'. ECOC-IOOC '91, Paris, 1991, TuB5-1
- 6 OKOSHI, T., KIKUCHI, K., and NAKAYAMA, A.: 'Novel method for high resolution measurement of laser output spectrum', *Electron. Lett.*, 1980, 16, pp. 630-631

## CMOS-BASED ELECTRONICALLY TUNABLE CURRENT CONVEYOR

W. Surakampontorn and K. Kumwachara

Indexing terms: Circuit designs, Current conveyors

A CMOS-based small signal current amplifier, which is constructed from two current-squaring circuits with improved dynamic range, is introduced. A circuit technique for realising an integrable electronically tunable current conveyor that is designed around the current amplifier is proposed.

**Introduction:** Recently, a more generalised current conveyor, called the electronically tunable second generation current conveyor (ECCII), where its current transfer ratio can be varied by a current or a voltage, was introduced [1]. This conveyor offers a degree of freedom not available with the conventional second generation current conveyor (CCII) in realising systems functions with an electronically controllable parameter. However, the realisation scheme for the ECCII has been restricted to bipolar junction transistor technology. The aim of this Letter is to propose a CMOS circuit technique for realising the ECCII. The circuit design relies on the square-law characteristic of MOS transistors operating in the saturation region.

**Circuit description:** The terminal characteristic of the ECCII can be described by the following set of equations:

$$i_y = 0 \quad v_x = v_y \quad \text{and} \quad i_z = \pm h_{32} i_x \quad (1)$$

where  $X$  and  $Y$  are input ports,  $Z$  is the output port, the plus and minus signs denote positive and negative current conveyors, respectively, and  $h_{32}$  is the current transfer ratio which can be controlled electronically.

To realise the ECCII, a current amplifier circuit is required. The proposed CMOS-based tunable small signal current amplifier circuit is shown in Fig. 1. Groups of transistors ( $M_1$ ,  $M_2$  and  $M_3$ ) and ( $M'_1$ ,  $M'_2$  and  $M'_3$ ) function as current-squaring circuits, where ports  $A$  and  $B$  are input ports. Transistors  $M_7$  and  $M_8$  and the current source  $I_A$  form a

current-controlled bias circuit, which supplies the bias voltage  $V_{REF}$  to  $M_3$  and  $M'_3$ . Let us assume that all the transistors in the circuit are characterised by the square-law model of an MOS transistor operating in the saturation region. All the transistors, except  $M_5$  and  $M'_5$ , have the same aspect ratio  $W/L$ . If there are differential input currents,  $(I_B + i)$  and  $(I_B - i)$ , where  $i$  is a small signal current, flow into ports  $A$  and  $B$ , respectively. Currents  $I_1$  and  $I_2$  can be expressed as [2]

$$I_1 = 2I_A + (I_B + i)^2/(8I_A) \quad (2)$$

$$I_2 = 2I_A + (I_B - i)^2/(8I_A) \quad (3)$$

where, to keep all devices in the on state, the current  $|I_B| + |i| \leq 4I_A$ . These currents are multiplied  $n$  times by the current mirrors formed by ( $M_4$  and  $M_5$ ) and ( $M'_4$  and  $M'_5$ ), where  $(W/L)_{M_5}/(W/L)_{M_4} = (W/L)_{M'_5}/(W/L)_{M'_4} = n$ . Because  $M_6$  and  $M'_6$  function as a unity gain current mirror, from eqns. 2 and 3, the output current can be written as

$$i_o = n(I_1 - I_2) = ki = (nI_B/2I_A)i \quad (4)$$

where  $i_o$  flows out of port  $C$ . We can see that the small signal current is amplified by the factor  $k$  and this factor can be varied electronically. It should be noted that parameter  $n$  in eqn. 4 is introduced to increase the dynamic range of the gain  $k$ , because for  $n = 1$  the maximum value of  $k$  is limited at  $k_{MAX} \leq 2$ . Therefore, in this case,  $k_{MAX} \leq 2n$ .

Fig. 2 shows the complete circuit diagram of the positive ECCII or ECCII $\oplus$ , where transistors  $M_9$ - $M_{13}$  form a grounded voltage-to-current (V/I) converter circuit. For the




Fig. 2 Circuit diagram of CMOS-based ECCII

V/I, we have assumed that the pairs of transistors  $M_9$  and  $M_{10}$ ,  $M_{12}$  and  $M_{13}$ ,  $M_{17}$  and  $M_{18}$ ,  $M_{19}$  and  $M_{20}$ , and  $M_{14}$ ,  $M_{15}$  and  $M_{16}$ , are well matched, the current mirrors have a unity gain and all the transistors operate in their saturation region. The current  $i_y \approx 0$ , because the input impedance of the MOSFET is very high.

Transistors  $M_9$ - $M_{12}$  and current source  $I_C$  form a voltage-follower circuit, which forces the voltage at port  $X$  to follow the voltage at port  $Y$ , or  $v_x \approx v_y$ . Transistor  $M_{13}$  functions as a current follower stage and also provides a low output resistance at port  $X$ . If there is a small signal current  $i$  flowing out of port  $X$ , the current follower will force the drain current of  $M_{13}$  to be  $(I_B + i)$ . Meanwhile,  $M_{15}$  will copy the current  $(I_B + i)$  into port  $A$  of the current amplifier, and at the same time, transistor  $M_{16}$  will reflect the same current  $(I_B + i)$  to be the input current of the current mirror formed by  $M_{17}$ - $M_{20}$ . Owing to the constant current source  $2I_B$ , the drain currents of transistors  $M_{17}$  and  $M_{19}$  will be approximately equal to  $(I_B - i)$ . The usual current mirror action of  $M_{17}$ - $M_{20}$  will reflect the current  $(I_B - i)$  to the input port  $B$  of the current amplifier. Therefore, from eqn. 4, the output current  $i_z = ki$ , where  $h_{32} = k$ , flows out of port  $Z$ . Because  $i_z$  is in the same direction as current  $i_x$ , then the circuit in Fig. 3 realises the ECCII $\oplus$ . The circuit can be easily modified to work as a negative ECCII or ECCII $\ominus$  by connecting the drains of transistors  $M_{15}$  and  $M_{20}$  to ports  $B$  and  $A$ , respectively.

**Circuit performance:** The major factors that contribute to the errors from the ideal performance are due to the finite value of transistor  $gm$ , and transistor mismatch. In this analysis, we




Fig. 1 CMOS-based small signal current amplifier

have assumed that  $gd_{ii} \approx 0$ , where  $gd_{ii}$  is the drain conductance of the current source  $I_i$ , and that no body effect occurs.




Fig. 3 Current gain  $k = i_x/i_x$  against current ratio  $I_B/I_A$

○ simulation  
— expected

transistor  $gm$ , and transistor mismatch. In this analysis, we have assumed that  $gd_{ii} \approx 0$ , where  $gd_{ii}$  is the drain conductance of the current source  $I_i$ , and that no body effect occurs. From routine circuit analysis, the percentage transconductance inaccuracy due to the V/I converter can be approximately given by

$$\delta gm/gm \approx \{(gd_{10} + gd_{12})/gm_{10}\} \times 100\% \quad (5)$$

where  $gd_i$  and  $gm_i$  denote the drain conductance and the conductance, respectively, of device  $M_i$ . For example, if  $gm_{10} = 2.51 \times 10^{-4}$  A/V and  $gd_{10} = gd_{12} = 1.02 \times 10^{-7}$  A/V, then the transconductance error is approximately 0.08%. The terminal impedances looking into ports X and Z can be approximately written as

$$r_x \approx \{(gm_9 + gm_{10})(gd_{10} + gd_{12})\}/\{gm_9 \cdot gm_{10} \cdot gm_{13}\} \quad (6)$$

$$r_z \approx 1/(gd_5 + gd_6) \quad (7)$$

If  $gm_9 = gm_{10} = 2.51 \times 10^{-4}$  A/V and  $gm_{13} = 3.3 \times 10^{-4}$  A/V, then  $r_x \approx 4.9 \Omega$ , which is as low as required. For  $gd_5 = gd_6 = 1.02 \times 10^{-7}$  A/V, then  $r_z \approx 4.9$  M $\Omega$ .  $r_z$  can be further increased if a Wilson current or a cascode current mirror is employed. The offset voltage at port X can be written as

$$V_{os} \approx (V_{T9} - V_{T10}) - \{(\beta_9 - \beta_{10})/(\beta_9 + \beta_{10})\} \\ \times \{(I_{d9} + I_{10})/[(\beta_9 + \beta_{10})/4]\}^{1/2} \quad (8)$$

where  $V_{Ti}$ ,  $\beta_i$  and  $I_{di}$  are the threshold voltage, the transconductance parameter (KW/L), and the drain current, respectively, of transistor  $M_i$ . The first term is due to the mismatch in the threshold voltage and this offset is of the order of 2 mV for the modern silicon-gate MOS process. The second term is caused by geometrical mismatch and this offset is approximately equal to 9 mV if  $\beta_9 = 6.75 \times 10^{-4}$  A/V<sup>2</sup>,  $\beta_{10} = 6.68 \times 10^{-4}$  A/V<sup>2</sup>,  $I_{d9} = I_{d10} = 200$  mA. For the current amplifier, the error due to mismatch between the transistors has already been discussed in Reference 2 and will not be repeated here.

The characteristics of the circuit of Fig. 2 were studied with the use of the PSPICE analogue simulation program. Transistor SPICE level 2 models were used and the aspect ratios of the transistors were  $W/L = 50/10$  for all the MOS devices. Bias currents  $I_B$  and  $I_C$  were set to  $I_B = 500 \mu$ A and  $I_C = 400 \mu$ A. Fig. 3 shows the simulated current gains  $k = i_x/i_x$  against the current ratio  $I_B/I_A$ , for  $n = 1, 3, 5$  and 7. A nonlinearity error within  $\pm 0.5\%$  was observed, and the nonlinearity at  $k_{MAX}$  was less than  $\pm 5\%$ . The simulated circuit bandwidth was 5 MHz.

**Conclusion:** An electronically tunable current conveyor circuit, that is suitable for fabricating in CMOS technology, has been proposed. The current transfer ratio of the conveyor can be accurately controlled by the ratio of the bias currents.

13th May 1992

W. Surakampontorn and K. Kumwachara (Faculty of Engineering, King Mongkut's Institute of Technology, Ladkrabang, Bangkok 10520, Thailand)

## References

- 1 SURAKAMPONTORN, W., and THITMAJSHIMA, P.: 'Integrable electronically tunable current conveyor', *IEE Proc. G*, 1988, 135, pp. 71-77
- 2 BULT, K., and WALLINGA, H.: 'A class of analog CMOS circuits based on the square-law characteristic of an MOS transistor in saturation', *IEEE J. Solid-State Circuits*, 1987, SC-22, pp. 357-364

## RAYLEIGH WAVES AND LEAKY SAWs IN PERIODIC SYSTEMS OF ELECTRODES: PERIODIC GREEN FUNCTIONS ANALYSIS

V. P. Plessky and T. Thorvaldsson

Indexing term: Surface-acoustic-wave devices

A new method using periodic Green functions is developed and used to calculate dispersion curves and attenuation coefficients for Rayleigh waves and for leaky waves propagating in periodic systems of thin electrodes on piezoelectric substrates. Such basic parameters as stopband width, centre frequency of the stopband, attenuation in the stopband and resulting bulk-wave scattering are found for Rayleigh waves in YZ-LiNbO<sub>3</sub> and leaky waves on 36° YX-LiTaO<sub>3</sub> substrate with shorted or open electrodes.

**Introduction:** For the design of narrowband SAW devices, coupling of modes (COM) is effectively used [1], when proper COM parameters are known. In most cases these parameters are taken from experimental data. On the other hand the most rigorous and exact method for modelling acoustic wave generation and propagation in piezoelectric substrates is the method of 'effective permittivity' or Green functions [2]. Unfortunately this method, applied directly, is computationally intensive and only structures with relatively small numbers of electrodes can be considered. Traditionally this method has been used for generation problems only, whereas for the COM approach the propagation characteristics of waves are most important. We have tried to solve both difficulties by introducing periodic Green functions with an unknown *a priori* propagation factor  $\exp(i\beta x)$ ,  $\beta$  being a wavenumber. Numerical results are given for YZ-LiNbO<sub>3</sub>, and for 36° YX-LiTaO<sub>3</sub> substrates. Attenuation caused by bulk wave scattering is studied as a function of frequency, and the effect of a shift of the onset frequency for bulk-wave scattering is predicted.

**Theoretical background:** We consider the following geometry of the structure. The piezoelectric crystal occupies the half-space  $z < 0$ , waves propagating along the X-axis. A periodic system of electrodes (shorted or open) with period  $p$ , parallel to the Y-axis, is placed on the XY-plane. In the numerical examples given below we consider a simple grating with one electrode per period with electrode width  $l = p/2$ . All values are considered to be independent of the Y co-ordinate. A time dependent factor  $e^{-i\omega t}$  is omitted throughout the article. We assume that the charge distribution is described in accordance with the Floquet theorem by the Bloch-wave function

$$\sigma(x, \beta) = e^{i\beta x} \sigma_0 \sum_{n=-\infty}^{+\infty} f(x - np) \quad (1)$$



# INSTRUMENTATION AND MEASUREMENT

AUGUST 1991

VOLUME 40

NUMBER 4

(ISSN 0018-9456)

A PUBLICATION OF THE IEEE INSTRUMENTATION AND MEASUREMENT SOCIETY

## REGULAR PAPERS

Common Mode Rejection Ratio in Differential Amplifiers .....	<i>R. Pallás-Areny and J. G. Webster</i>	669
Common Mode Rejection Ratio for Cascaded Differential Amplifier Stages .....	<i>R. Pallás-Areny and J. G. Webster</i>	677
Almost Uniformity of Quantization Errors .....	<i>H. B. Kushner, M. Meisner, and A. V. Levy</i>	682
Bandwidth from a Large Excursion of Gaussian Noise .....	<i>A. J. Rainal</i>	688
A New Approach to the Fourier Analysis of Periodic Signals for the Minimization of the Phase Errors .....	<i>A. Ferrero and R. Ottoboni</i>	694
Accurate CMOS-based Current Conveyors .....	<i>W. Surakampontorn, V. Riewruja, K. Kumwachara, and K. Dejhan</i>	699
Design for Testability Techniques for CMOS Combinational Gates .....	<i>G. Buonanno, F. Lombardi, D. Sciuto, and Y.-N. Shen</i>	703
Implementation of a Real-Time Mobile Channel Simulator Using a DSP Chip .....	<i>R. A. Goubran, H. M. Hafez, and A. U. H. Sheikh</i>	709
Microprocessor-Based Controller for Plasma Position in a Tokamak .....	<i>M. Emaami, A. Hirose, H. M. Skarsgard, and H. C. Wood</i>	715
A Polyconductor Beam Detector .....	<i>M. Hamid</i>	720
Digital Doppler Measurement with Spacecraft .....	<i>P. W. Kinman, S. M. Hinedi, R. C. LaBelle, R. P. Bevan, H. M. Del Castillo, and D. C. Chong</i>	727
Reducing the Number of Calibration Standards for Network Analyzer Calibration .....	<i>H. J. Eul and B. Schiek</i>	732
A 100-1000 MHz Field Strength Standard for an Anechoic Chamber .....	<i>T. Matsui</i>	736
Improved Calibration of a Large Open-Ended Coaxial Probe for Dielectric Measurements .....	<i>G. Otto and W. C. Chew</i>	742
Automatic Clutter-Canceler for Microwave Life-Detection Systems .....	<i>H.-R. Chuang, Y.-F. Chen, and K.-M. Chen</i>	747
The Chirp-Z Transform Applied to Adhesively Bonded Structures .....	<i>V. K. Nair, R. Ludwig, and R. F. Anastasi</i>	751
Digital Signal Processing Techniques for High Accuracy Ultrasonic Range Measurements .....	<i>M. Parrilla, J. J. Anaya, and C. Fritsch</i>	759
An Ultrasonic Ranging System for Structural Vibration Measurement .....	<i>F. Figueroa and E. Barbieri</i>	764

## SHORT PAPERS

Determining ADC Effective Number of Bits Via Histogram Testing .....	<i>M. F. Wagdy and S. S. Awad</i>	770
Frequency De-Aliased FFT Analysis of Step-Like Functions .....	<i>G. D. Cormack and J. N. McMullin</i>	773
A Real Time <i>C-V</i> Measurement Circuit for MOS Capacitors Under Current Stressing .....	<i>C. L. Lee, T. F. Lei, J. H. Ho, and W. T. Wang</i>	777
Single OP-AMP Sinusoidal Oscillators Suitable for Generation of Very Low Frequencies .....	<i>R. Senani and D. R. Bhaskar</i>	779
A Simple Analog Division Scheme .....	<i>Th. L. Laopoulos and C. A. Karybakas</i>	782
The Measurement of Equivalent Source Match .....	<i>B. A. Ulriksson</i>	784
High Accuracy Magnetic Measurements with the ASQ-81 Scalar Magnetometer .....	<i>B. Bourgeois, J. Ross, and W. Avera</i>	784
Impedance and Attenuation Profile Estimation of Multilayered Material from Reflected Ultrasound .....	<i>T. Chen, B. Ho, and R. H. Zapp</i>	787

## CORRESPONDENCE

Outline of a Low-Cost Prototype System to Display Three-Dimensional Images .....	<i>B. G. Blundell and W. King</i>	792
--	-----------------------------------	-----

## CONTRIBUTORS

.....	794
-------	-----

## ANNOUNCEMENT

IMTC/92 Call for Papers .....	802
-------------------------------	-----

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

# Accurate CMOS-based Current Conveyors

Wanlop Surakamponorn, Member, IEEE, Vanchai Riewruja, Kiattisak Kumwachara, and Kobchai Dejhan

**Abstract**—An integrable circuit technique for implementing both positive and negative second generation current conveyors (CCII) is described in this paper. The realization method is suitable for fabricating in CMOS technology. The performance of the CMOS-based CCII is discussed in detail. Simulation and experimental results are also included.




Fig. 1. Second generation current conveyor.

## I. INTRODUCTION

SINCE its introduction in 1970, CCII has been shown to be a very versatile building block in analog circuit design [1]–[5]. For example, it can be employed as an element in a digital-to-analog converter that can provide current source output, or as a current measuring device in a digital measurement of current, or as a plug-in unit or probe for a digital voltmeter. Many further references on its application can be found in [6] and [7]. Basically, CCII (Fig. 1) is a three-port network defined by the following matrix equation:

$$\begin{bmatrix} i_y \\ v_x \\ i_z \end{bmatrix} = \begin{bmatrix} 0 & 0 & 0 \\ 1 & 0 & 0 \\ 0 & \pm h_{32} & 0 \end{bmatrix} \begin{bmatrix} v_y \\ i_x \\ v_z \end{bmatrix} \quad (1)$$

where  $h_{32}$  denotes the current transfer ratio and  $h_{32}$  is usually set to equal 1. The cases of  $i_z = (+h_{32}) \cdot (i_x)$  and  $i_z = (-h_{32}) \cdot (i_x)$  will be referred to as the positive current conveyor (CCII+) and the negative current conveyor (CCII-), respectively. From (1), it can be further inferred that the differential terminal impedance at ports  $y$  and  $z$  must be high, while the differential terminal impedance at port  $x$  must be low.

Most reported realizations of CCII so far have been implemented by using either an operational amplifier (opamp) [8] or a bipolar transistor [9] as a basic active circuit element. These realizations, though, can be integrated in principle; however, in practice it is not economical, particularly for the case of op-amp type, since each op amp requires a substantial chip area in itself. In recent years, there has been strong motivation to develop a novel CMOS circuit which can perform an analog function. This is due to the rapid progress in CMOS technology which made it possible to manufacture complex and flexible chips. If we can integrate digital and analog circuits into the same chip, then clearly there are advantages to be gained. The purpose of this paper is to propose a CMOS

circuit technique for the realization of both the CCII+ and the CCII-. Since the proposed circuits consist of a differential pair, current sources, and current mirrors, the realization method can result in fully integrated current conveyor.

## II. CIRCUIT DESCRIPTION

The proposed CMOS-based CCII+ circuit is shown in Fig. 2(a). The structure of the CMOS CCII is quite similar to the half section of the bipolar-based voltage-to-current converter in [10]. Assuming that the pairs of transistors M1 and M2, M3 and M4, as well as M6 and M7 are well matched, the current mirrors have a unity gain and all the transistors operate in their saturation regions. The operation of the circuit can then be explained as follows. The current mirror formed by M3 and M4 forces equal currents in the transistors M1 and M2, which function as a source-coupled pair. This operation drives the gate-source voltages  $V_{gs1} = V_{gs2}$  and, consequently, forces the voltage at port  $x$  to follow the voltage at port  $y$ , or  $V_x = V_y$ . Transistor M5, which is connected in the form of a source follower, functions as a current follower stage and also provides a low-output resistance at port  $x$ . If  $V_y > 0$  and  $R_x$  is a given resistance connected at port  $x$ , the signal current  $i_x = V_y/R_x$  will flow out of port  $x$ . The drain current of M5 is then equal to  $(I_2 + i_x)$ . At the same time the current mirror formed by M6 and M7 will reflect the current  $(I_2 + i_x)$  to port  $z$ . Since the current source  $I_3$  sinks the current  $I_2$  at port  $z$ , then the output current  $i_z$ , which is the difference, is equal to  $i_x$  and flows out of port  $z$ . It is clearly seen that the current sense  $i_z$  is in the same direction as the current  $i_x$ , or we can say  $i_z = i_x$ . Therefore, the circuit in Fig. 2(a) realizes CCII+ and in this case  $h_{32} = +1$ .

Fig. 2(b) shows the negative version of CCII or CCII-, which is directly adapted from the circuit in Fig. 2(a). In this circuit, the current mirror formed by M8 and M9 reflects the current  $(I_2 + i_x)$  to the port  $z$ , while the current source  $I_3$  sources the current  $I_2$ . Therefore, the output current  $i_z$  flows in the opposite direction, or  $i_z$  is negative with

Manuscript received August 22, 1990; revised January 17, 1991.

The authors are with the Faculty of Engineering, King Mongkut's Institute of Technology Ladkrabang, Ladkrabang, Bangkok 10520, Thailand. IEEE Log Number 9100379.



current gain  $k$  can be set through the transistor geometry by choosing the ratio of channel length  $L$  and channel width  $W$  of the transistor M7.

### III. CIRCUIT PERFORMANCE

The discussion so far has been based on the assumptions that the current mirrors have unity gain, transistors are perfectly matched, and each transistor is operated in its saturation region and obeys a square law model. However, in a practical realization, several nonidealities that contribute to errors from the ideal performance are presented. The major factors that we will consider here are due to a finite value of transistor  $gm$ , and transistor mismatch.

The relationship between  $v_x$  and  $v_y$  can be expressed by performing small signal analysis as follows. The transistors in Fig. 2(a) are replaced by equivalent circuits and the node equations are derived by applying the current law at nodes A through C. To simplify the discussion, we have assumed that  $gd_{I2} \approx 0$ , where  $dg_{I2}$  is the drain conductance of the current source  $I_2$ , and that no body effect occurs. Then, by solving the equations in two unknowns  $v_x$  and  $v_y$ , we obtain

$$v_x \approx v_y \{ gm_2 / (gm_2 + gd_2 + gd_4) \} \quad (2)$$

where  $gd_i$  and  $gm_i$  denote the drain conductance and the conductance, respectively, of device Mi. It is clearly seen that the voltage at port y will accurately transfer to port x only if the magnitude of  $gm_2 \gg (gd_2 + gd_4)$ . For example, if  $gm_2 = 3.3 \times 10^{-4}$  A/V and  $gd_2 = gd_4 = 1.5 \times 10^{-6}$  A/V, then the transfer error is about 0.9%.

Similarly, the differential terminal impedance looking into port x can be derived by replacing transistors with equivalent circuits and applying node equations at nodes A through C. But, in this case, the voltage  $v_y$  is set equal to zero, a test voltage  $v_x$  is applied at terminal x and the terminal current  $i_x$  is then calculated. The result gives

$$r_x = v_x / i_x \approx \{ (gm_1 + gm_2)(gd_2 + gd_4) / (gm_1 \cdot gm_2 \cdot gm_5) \} \quad (3)$$

If  $gm_1 = gm_2 = 3.3 \times 10^{-4}$  A/V and  $gm_5 = 4.7 \times 10^{-4}$  A/V, then  $r_x \approx 40 \Omega$ , which is low, as required. The differential terminal resistance at port z is approximately equal to the output resistance of the current mirror M6-M7 in parallel with the output resistance of the current sink  $I_3$ , or we can write

$$r_z \approx 1 / (gd_7 + gd_{I3}) \quad (4)$$

where  $gd_{I3}$  is the drain conductance of the current source  $I_3$ . The resistance  $r_z$  has a typical value of a few megahertz. This resistance can be further increased if a Wilson current mirror or a cascode current mirror is employed.

For the high frequency response, the major high frequency limitation is due to the stray capacitances at ports z and x. At port x, the high frequency response can be

expressed in term of  $i_x$  and  $V_y$  by

$$i_x / V_y = 1 / R_x \{ \{ 1 - (gd_2 + gd_4) / (gm_2 + gd_2 + gd_4) \} \cdot \{ \tau_1 S + 1 \} / (\tau_2 S + 1) \} \quad (5)$$

and

$$\tau_1 = \{ C_2(gd_2 + gd_4) + (C_5 \cdot gm_2) \} / (gm_2 \cdot gm_5) \quad (6)$$

$$\tau_2 = \{ (C_2 + C_5)(gd_2 + gd_4) + (C_5 + gm_2) \} / (gm_2 \cdot gm_5) \quad (7)$$

where  $C_2$  and  $C_5$  are the gate-to-source capacitances of M2 and M5, respectively. For  $C_2 = C_5 = 5$  pF, the dominant zero  $\omega_1$  and the dominant pole  $\omega_2$ , that are respectively due to the time constants  $\tau_1$  and  $\tau_2$ , are approximately at 15.1 MHz and 14.81 MHz, respectively. Clearly, these frequencies are quite high and will not be the major high frequency limitation. At port z, the relationship of the current  $i_x$  and  $i_z$  can be written as

$$i_z / i_x = gm_7 / \{ gm_6(\tau_3 S + 1) \} = gm_7 / \{ gm_6[(SC_6 / gm_6) + 1] \} \quad (8)$$

where  $C_6 = (C_{gs6} + C_{gs7})$  and  $G_{gsi}$  is the gate-to-source capacitance of Mi. If  $gm_6 = 3.6 \times 10^{-4}$  A/V and  $C_6 = 10$  pF then the dominant pole due to the time constant  $\tau_3$  is approximately at 5.73 MHz. Surely, this pole is the major high frequency limitation of the circuit.

The input offset voltage ( $V_{os}$ ) is defined as the differential input voltage required to make the voltage across a resistor  $R_x$  to be exactly zero, and can be solved by performing a large signal analysis similar to the procedure in [11]. Then the offset voltage can be written as

$$V_{os} = \Delta V_{TO} - (\Delta\beta / 2\beta) \sqrt{(I_1 / \beta)} \quad (9)$$

or

$$V_{os} \approx (V_{T1} - V_{T2}) - \{ (\beta_1 - \beta_2) / (\beta_1 + \beta_2) \} \cdot \sqrt{\{ (I_{d1} + I_{d2}) / [(\beta_1 + \beta_2) / 4] \}} \quad (10)$$

where  $V_{Ti}$ ,  $\beta_i$ , and  $I_{di}$  are the threshold voltage, the transconductance parameter, and the drain current, respectively, of the transistor Mi. The first term is due to the mismatch in the threshold voltage, which is bias-current independent and is a strong function of process cleanliness and uniformity. This term will result in a constant offset voltage in the order of few mV, for example, 2 mV for a modern silicon-gate MOS process [12]. The second term is caused by geometrical mismatch, since the transconductance parameter can be given in terms of geometry parameters as  $\beta_1 = K'(W/L)_1$ . Then from (10), we can see that this offset can be reduced by either increasing  $(W/L)$  or by reducing  $I_d$ .

### IV. EXPERIMENTAL AND SIMULATION RESULTS

For experimental purpose, the circuit in Fig. 1, which is also formed as a voltage-to-current converter, has been constructed on protoboards and on printed circuits as a




Fig. 4. Current conveyor prototype.




Fig. 5. DC transfer characteristics of the CCII.

subsystem (Fig. 4). All MOS devices used were in the form of complementary MOS pair (CD4007). The bias currents  $I_1$  and  $I_2$  are set to  $400 \mu\text{A}$  and  $1 \text{ mA}$ , respectively. Fig. 5 shows the measured dc transfer characteristics for four different values of converting resistor  $R_x$ , i.e.,  $R_x = 100 \Omega$ ,  $1 \text{ k}\Omega$ ,  $10 \text{ k}\Omega$ , and  $100 \text{ k}\Omega$ . It is evident that the circuit converts a given voltage into an output current with high accuracy and linearity over the entire dynamic range.

The high frequency response was observed through the use of a SPICE analog simulation program [13]. The CMOS CD4007 transistor parameters were extracted by the use of the method in [14] and [15] and can be listed as  $K' = 33.78 \mu\text{A}/\text{V}$ ,  $V_T = 1.2 \text{ V}$  and  $(W/L) = 20$ . The simulated frequency responses of the circuit in Fig. 1 for three different values of  $R_z$ , i.e.,  $R_z = 1 \text{ k}\Omega$ ,  $10 \text{ k}\Omega$ , and  $100 \text{ k}\Omega$ , are shown in Fig. 6, where  $R_z$  is a resistance connected at port z. It should be noted that the bandwidth of MHz is observed.

## V. CONCLUSION

Integrable positive and negative current conveyors are presented. The technique in this paper is suitable for implementing in CMOS integrated circuit form as a versatile building block. The basic performances, both simulation and experimental results, have been demonstrated. The dc transfer characteristics for converting resistors are linear over the total dynamic range.




Fig. 6. High frequency response of the CCII.

These positive and negative current conveyors are useful in measurement circuit because of the linearity of the dc transfer characteristics.

## ACKNOWLEDGMENT

The authors would like to thank the reviewers and the editor for their helpful comments and detailed editing of this paper.

## REFERENCES

- [1] A. Sedra and K. C. Smith, "A second generation current conveyor and its applications," *IEEE Trans.*, vol. CT-17, pp. 132-154, 1970.
- [2] K. C. Smith and A. Sedra, "Realization of Chua family of new nonlinear network elements using the current conveyor," *IEEE Trans.*, vol. CT-17, pp. 137-139, 1970.
- [3] A. M. Soliman, "Generalized immittance inverters and their realizations," *Int. J. Electron.*, vol. 41, pp. 59-64, 1976.
- [4] P. Aronheim, "Transfer function synthesis using a current conveyor," *IEEE Trans.*, vol. CT-21, pp. 312-313, 1974.
- [5] R. Nandi, "Wien-bridge oscillator using current conveyors," *Proc. IEEE*, vol. 65, pp. 1608-1609, 1977.
- [6] U. Kumar, "Current conveyor: A review of state of the art," *IEEE Circuit & Syst., Mag.*, vol. 3, pp. 10-13, 1981.
- [7] B. Wilson, "Recent developments in current conveyors and current-mode circuits," *IEE Proc.*, vol. 137, Pt. G, pp. 63-77, 1990.
- [8] P. Aronheim and M. S. Bakhtiar, "A current conveyor realization using an operational amplifier," *Int. J. Electron.*, vol. 45, pp. 283-288, 1978.
- [9] W. Surakampontrorn and P. Thitiimajshima, "Integrable electronically tunable current conveyors," *IEE Proc.*, vol. 135, Pt. G, pp. 71-77, 1988.
- [10] S. Pookaiyaudom, W. Surakampontrorn, and T. Kuanont, "Integrable electronically variable general-resistance converter—a versatile active circuit element," *IEEE Trans.*, vol. CAS-25, pp. 344-353, 1978.
- [11] J. A. Svoboda, "Analysing networks containing current conveyor," *Int. J. Electron.*, vol. 67, pp. 899-906, 1989.
- [12] P. R. Gray and R. G. Meyer, "Analysis and design of analog integrated circuits." New York: Wiley, 1984, pp. 216-221, 1984.
- [13] PSPICE, Microsim Corp., Laguna Hills, CA 92653, U.S.A., May, 1980.
- [14] A. Vladimirescu and S. Liu, "The simulation of MOS integrated circuits using SPICE2," Memorandum No. UCB/ERL M80/7, 1980.
- [15] P. Antognetti and G. Massobrio, *Semiconductor Device Modeling with SPICE*. New York: McGraw-Hill, chapter 6, 1988.

## ประวัติผู้เขียน

นาย เกียรติศักดิ์ กมวัชระ เกิดวันที่ 5 มกราคม พ.ศ. 2508 จังหวัดขอนแก่น สำเร็จการศึกษาปริญญาวิทยาศาสตรบัณฑิต สาขาฟิสิกส์ประยุกต์ (เกียรตินิยมอันดับสอง) และปริญญาวิศวกรรมศาสตรมหาบัณฑิต สาขาวิศวกรรมไฟฟ้า จากสถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง ในปีการศึกษา 2530 และ ปีการศึกษา 2534 ตามลำดับ ปัจจุบันรับราชการในตำแหน่งอาจารย์ประจำ ภาควิชาวิศวกรรมระบบควบคุม คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้