

การศึกษาการใช้หัววัดค่าความจุไฟฟ้าแบบวงจรรวม
A STUDY CAPACITIVE SENSOR FOR INTEGRATE CIRCUIT



นายปิโรธ ขอนคณ

โครงการพิเศษนี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรวิทยาศาสตรบัณฑิต

สาขาวิชาฟิสิกส์ประยุกต์

คณะวิทยาศาสตร์

สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

ปีการศึกษา 2555

การศึกษาการใช้หัววัดค่าความจุไฟฟ้าแบบวงจรรวม

A STUDY CAPACITIVE SENSOR FOR INTEGRATE CIRCUIT



โครงการพิเศษนี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรวิทยาศาสตรบัณฑิต

สาขาวิชาฟิสิกส์ประยุกต์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาสาระของเอกสารทุกครั้งที่มีการนำไปใช้

คณะวิทยาศาสตร์

สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

ปีการศึกษา 2555

A STUDY CAPACITIVE SENSOR FOR INTEGRATE CIRCUIT



Mr. PIYOROS KHONDOK

**A SPECIAL PROJECT SUBMITTED IN PARTIAL FULFILLMENT
OF THE REQUIRMENT FOR THE DEGREE OF BACHELOR OF SCIENCE**

IN DEPARTMENT OF APPLIED PHYSICS

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

FACULTY OF SCIENCE

KING MONGKUT'S INSTITUTE OF TECHNOLOGY LADKRABANG

ACADEMIC YEAR 2012

หัวข้อโครงการพิเศษ การศึกษาการใช้ห้วงวัดค่าความจุไฟฟ้าแบบวงจรรวม
 A Study Capacitive Sensor for Integrate Circuit
 ชื่อนักศึกษา นายปิโยรส ขอนดอก
 ปริญญา วิทยาศาสตรบัณฑิต
 สาขาวิชา ฟิสิกส์ประยุกต์
 อาจารย์ที่ปรึกษา รศ. อนุพงศ์ สรงประภา

คณะวิทยาศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง อนุมัติให้
 โครงการพิเศษนี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตร วิทยาศาสตรบัณฑิต สาขาวิชาฟิสิกส์
 ประยุกต์ ประจำปีการศึกษา 2555

คณะกรรมการสอบ	ลายมือชื่อ
อ. กางปัญญา สุวรรณสุข	
อ. ชรรมรัตน์ แต่งตั้ง	
อ. ภูมินทร์ จินดาจิธาวัฒน์	
รศ. อนุพงศ์ สรงประภา	

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ลิขสิทธิ์ของคณะวิทยาศาสตร์
 ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้อัดแปลงเนื้อหา และต้องแจ้งถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้
 สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

หัวข้อโครงการพิเศษ	การศึกษาการใช้หัววัดค่าความจุไฟฟ้าแบบวงจรรวม
ชื่อนักศึกษา	นายปิโยรส ขอนดอก
ปริญญา	วิทยาศาสตร์บัณฑิต
สาขาวิชา	ฟิสิกส์ประยุกต์
ปีการศึกษา	2555
อาจารย์ที่ปรึกษา	รศ. อนุพงศ์ สรงประภา

บทคัดย่อ

หัววัดค่าความจุไฟฟ้าแบบวงจรรวมนี้ จะเป็นการศึกษาการวัดค่าความจุไฟฟ้าโดยใช้หัววัดค่าความจุไฟฟ้าแบบอินเทอร์ดิจิตอลคาปาซิเตอร์ (Inter Digital Capacitor) แล้วทำการแปลงค่าความจุไฟฟ้าเป็นความต่างศักย์ด้วยวิธีการแปลงสัญญาณอนาลอกเป็นสัญญาณดิจิตอลด้วยวิธีซิกมาเดลต้า (Sigma-Delta) แบบ 24 บิต โดยการเชื่อมต่อแบบ I²C (Inter Integrate Circuit Bus) ซึ่งใช้สายสัญญาณ 2 เส้น คือ SDA (Serial Data Line) และ SCL (Serial Clock Line) เพื่อทำการส่งผ่านข้อมูล โดยเทียบกับสัญญาณนาฬิกา จากนั้นจะทำการประมวลผลโดย ไมโครคอนโทรลเลอร์ (Microcontroller PIC 16F887) แล้วจึงส่งผ่าน PORT RS232 เพื่อแสดงผลทางหน้าจอคอมพิวเตอร์ ผลการทดลองที่ได้นั้นค่าความจุไฟฟ้าจะเปลี่ยนแปลงตามขนาดของเซนเซอร์ที่ใช้ในการวัด และ ค่าไดอิเล็กทริกของวัสดุที่ใช้ในการวัด

คำสำคัญ : ดิจิตอล, อินเทอร์ดิจิตอลคาปาซิเตอร์, ไมโครคอนโทรลเลอร์, ซิกมาเดลต้า, ไดอิเล็กทริก

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Title	A STUDY CAPACITIVE SENSOR FOR INTEGRATED CIRCUIT
Students	Mr. Piyoros Khondok
Degree	Bachelor of Science
Major Program	Department Of Applied Physics
Academic Year	2012
Advisor	Associate Professor. Anupong Srongprapa

ABSTRACT

This special project presents a study of capacitive measurement technique by using Inter Digital Capacitor. The data of capacitive are convert to voltage signal by using 24 bit Sigma-Delta analog to digital converter method. The capacitive data are connected with Inter Integrate Circuit Bus (I²C) Communication, it is controlled by Pic 16f887 microcontroller. The voltage data are transmitted to computer by serial communication port (Rs232) and calculate capacitive value, that show in computer and as the result of this research, capacitive value depend on geometry and dielectric constant of sensor

Keywords : Digital, Inter Digital Capacitor, Microcontroller, Sigma-Delta, Dielectric

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

กิตติกรรมประกาศ

โครงการพิเศษฉบับนี้สำเร็จได้ด้วยความช่วยเหลือจาก รศ.อนุพงศ์ สรงประภา อาจารย์ที่ปรึกษา ที่กรุณาให้ความรู้ คำปรึกษา คำแนะนำ และตรวจแก้ไขข้อบกพร่องต่างๆ ตลอดระยะเวลาในการทำวิจัย

ขอขอบคุณคณาจารย์สาขาฟิสิกส์ประยุกต์ทุกท่านที่ได้ประสิทธิ์ประสาทวิชาความรู้ตลอดระยะเวลาการศึกษา จนผู้วิจัยสามารถนำความรู้มาใช้ในการดำเนินงานวิจัยจนสำเร็จ

ขอขอบคุณ นายภาณุพล โขตนกระ โทก นายรัชชานนท์ มั่นจันทร์ นายณรงค์ชัย ทองน้อย พี่ๆ สาขาวิชาฟิสิกส์ประยุกต์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง ที่คอยช่วยเหลือ โครงการพิเศษนี้ให้ลุล่วงผ่านไปด้วยดี

ขอขอบคุณเพื่อนๆ นักศึกษาปริญญาตรี สาขาวิชาฟิสิกส์ประยุกต์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบังทุกท่าน ที่ให้คำปรึกษา ช่วยเหลือ และเป็นกำลังใจในการทำวิจัยครั้งนี้

สุดท้ายนี้ ขอโน้มรำลึกถึงพระคุณของบิดา มารดา และทุกๆ คนในครอบครัว ที่ให้กำลังใจ และสนับสนุนในการศึกษา จนสามารถทำวิจัยนี้สำเร็จลุล่วงได้ด้วยดี

นายปิโยส ขอนดอก

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญ

	หน้า
บทคัดย่อภาษาไทย	I
บทคัดย่อภาษาอังกฤษ	II
กิตติกรรมประกาศ	III
สารบัญ	IV
สารบัญรูป	VI
บทที่ 1 บทนำ	
1.1 ความเป็นมาและความสำคัญของงานวิจัย	1
1.2 วัตถุประสงค์ของงานวิจัย	2
1.3 ขอบเขตของงานวิจัย	2
1.4 ขั้นตอนของงานวิจัยและวิธีดำเนินงาน	2
1.5 ประโยชน์ที่คาดว่าจะได้รับ	2
บทที่ 2 ทฤษฎีและงานวิจัยที่เกี่ยวข้อง	
2.1 หลักการค่าความจุไฟฟ้าบนแผ่นตัวนำคู่ขนาน	3
2.2 การวัดค่าความจุไฟฟ้าด้วยวิธีการหาค่า (time constant)	5
2.3 การหาค่าความจุไฟฟ้าโดยใช้วงจร A stable 555 timer	6
2.4 การแปลงสัญญาณอนาลอกเป็นสัญญาณดิจิทัลด้วยวิธี Sigma-Delta	7
2.5 ข้อแตกต่างระหว่างการแปลงสัญญาณอนาลอกเป็นสัญญาณดิจิทัลด้วยวิธี Sigma-Delta กับวิธี n-bit binary counter	9
2.5.1 Binary Bit Counter	9
2.5.2 Sigma-Delta converter	10
2.6 การส่งข้อมูลด้วยระบบบัส I^2C	11
2.6.1 การเชื่อมต่อบัสแบบ I^2C Bus	12
2.6.2 การรับส่งข้อมูลของ I^2C Bus	13
2.7 ข้อกำหนดในการเริ่มต้น (Start) และสิ้นสุด (Stop)	15

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้คัดลอกเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญ (ต่อ)

	หน้า
บทที่ 3 วิธีดำเนินงานวิจัย	
3.1 วัสดุอุปกรณ์	18
3.2 รูปแบบการทำงานของไอซีเบอร์ AD7747	18
3.3 รูปแบบเซนเซอร์ที่ใช้วัดค่าความจุไฟฟ้า	21
3.4 ชุดทดลอง	
บทที่ 4 ผลการวิจัยและอภิปรายผล	
4.1 ผลการทดลองหาค่าความจุไฟฟ้าด้วยเครื่องวัด R L C	23
4.2 การทดลองโดยมีไม้วางบนหัววัดค่าความจุไฟฟ้า	28
4.3 ผลการทดลองเมื่อนำแผ่นไม้ออกจากหัววัดค่าความจุไฟฟ้า	29
4.4 ผลการทดลองเมื่อนำไม้ออกห่างจากหัววัดค่าความจุไฟฟ้าที่ระยะต่างๆ	30
บทที่ 5 สรุปผลวิจัยและข้อเสนอแนะ	
สรุปผลวิจัยและข้อเสนอแนะ	31
เอกสารอ้างอิง	
ภาคผนวก	

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญรูป

รูปที่	หน้า
1. ค่าความจุไฟฟ้าบนแผ่นตัวนำคู่ขนาน	3
2. วัสดุสาร ไดอิเล็กทริกคั่นกลางระหว่างแผ่นตัวนำคู่ขนาน	5
3. การวัดค่าความจุไฟฟ้าด้วยวิธีการหาค่า Time Constant	5
4. วงจร A stable 555 timer	6
5. ส่วนประกอบของวงจรแปลงสัญญาณอนาลอกเป็นสัญญาณดิจิทัล	7
6. แสดงวิธีการแปลงสัญญาณอนาลอกเป็นสัญญาณดิจิทัลขั้นแรก	7
7. วิธีการแปลงสัญญาณอนาลอกเป็นสัญญาณดิจิทัลขั้นที่สอง	8
8. วิธีการแปลงสัญญาณอนาลอกเป็นสัญญาณดิจิทัลขั้นที่สาม	8
9. วิธีการแปลงสัญญาณอนาลอกเป็นสัญญาณดิจิทัลขั้นที่สี่	9
10. วิธีการแปลงสัญญาณอนาลอกเป็นดิจิทัลแบบ Binary Bit Counter	9
11. วิธีการแปลงสัญญาณอนาลอกเป็นสัญญาณดิจิทัลแบบ Sigma-Delta	10
12. โครงสร้างของ Inter Integrate Circuit Bus	11
13. แสดงลักษณะ โครงสร้างการต่อบัสแบบ I^2C	12
14. แสดงโครงสร้าง Control Byte	13
15. แสดงการอ่านข้อมูลที่ได้จากอุปกรณ์	14
16. แสดงการเขียนข้อมูลให้กับอุปกรณ์	15
17. การสร้างสถานะเริ่มต้นและสถานะสิ้นสุดของ I^2C	15
18. ลักษณะการรับส่งบิตข้อมูลของ I^2C	16
19. ลักษณะของสถานะการรับส่งข้อมูลในบัสแบบ I^2C	16
20. บล็อกไดอะแกรมของ ไอซี AD7747	18
21. การทำงานของ ไอซีใน Differential Mode	19
22. การออกแบบการทดลองเบื้องต้น	19
23. การแสดงผลผ่านทาง Rs 232	20
24. ชุดทดลองวัดค่าความจุไฟฟ้า	20
25. หัววัดค่าความจุไฟฟ้าแบบ Inter Digital Capacitor	21

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์ไว้สำหรับใช้ในการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ในการค้า
ไม่ว่ากรณีใดๆ หากมีข้อผิดพลาดประการใดขออภัยเป็นอย่างสูง และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญรูป (ต่อ)

รูปที่	หน้า
26. การออกแบบการทดลองวัดค่าความจุไฟฟ้า	21
27. ชุดทดลองห้วัดค่าความจุไฟฟ้า	22
28. ชุดทดลองห้วัดค่าความจุไฟฟ้า โดยมีแผ่นไม้บนตัวเซนเซอร์	28
29. ผลการทดลองเมื่อมีไม้วางบนตัวเซนเซอร์	28
30. การทดลอง เมื่อเรยกแผ่นไม้ออกจากตัวเซนเซอร์	29
31. ผลการทดลองเมื่อยกแผ่นไม้ออกจากตัวเซนเซอร์	29
32. ผลการทดลองที่ระยะต่างๆ	30



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 1

บทนำ

1.1 ที่มาและความสำคัญของปัญหา

ในปัจจุบัน การวัดค่าความจุไฟฟ้า มีบทบาทในการในทางอุตสาหกรรม หรือ ในทางเทคโนโลยีมากขึ้น ส่งผลให้มีการคิดค้น และวิจัย การวัดค่าความจุไฟฟ้า ด้วยวิธีการต่างๆ หรือใช้ร่วมกับ เซนเซอร์ในทางอุตสาหกรรม เพื่อนำไปวัดผล วิเคราะห์ผล เพื่อให้ได้วิธีการวัดค่าความจุไฟฟ้าได้แม่นยำและถูกต้องที่สุด

การนำค่าความจุไฟฟ้าในทางอุตสาหกรรมเช่น โทรศัพท์มือถือ มีการใช้วัดค่าความจุไฟฟ้าเพื่อใช้ในระบบสัมผัส (Touch Screen) โดยออกแบบระบบการวัดและนำค่าความจุไฟฟ้าที่เปลี่ยนแปลง ไปวิเคราะห์ผลหรือแสดงผลในรูปแบบต่างๆ เช่น การแตะ เปลี่ยนค่าเพื่อที่จะแสดงผลทางหน้าหรือ นำค่าความจุไฟฟ้า ที่วัดได้จากเซนเซอร์ ไปประยุกต์ใช้กับอุปกรณ์ หรือทำเป็นเครื่องมือการวัดอื่นๆ ได้อีกมากมาย และรวมไปถึงการศึกษา การใช้ เซนเซอร์ เพื่อออกแบบวงจรที่มีขนาดเล็ก แต่มีประสิทธิภาพเทียบเท่ากับวงจรวัดค่าความจุไฟฟ้าทั่วไปซึ่ง ไอซีเบอร์นี้มีความแม่นยำในการวัดค่าและมีวงจรป้องกันสัญญาณรบกวนทางสนามไฟฟ้า ให้ภายในตัวไอซี ทำให้ไม่มีสัญญาณรบกวนมาทำให้ ค่าความจุไฟฟ้าที่วัดได้มีความผิดเพี้ยน ไปจากเดิม รวมไปถึงการใช้สายส่งข้อมูลเพียงสองเส้นเท่านั้น ทำให้วงจรมีประสิทธิภาพในการส่งข้อมูล รวมไปถึงง่ายต่อการออกแบบ เพราะวงจรมีขนาดเล็ก กระทัดรัด ทำให้สามารถประยุกต์เข้ากับงานอุตสาหกรรมที่นับวันจะแข่งขัน ให้ขนาดของตัวอุปกรณ์มีขนาดเล็กลง แต่เต็มไปด้วยประสิทธิภาพ และเพิ่มขีดความสามารถในการวัดค่าความจุไฟฟ้ายิ่งขึ้น

1.2 วัตถุประสงค์

1.2.1 เพื่อออกแบบและปรับปรุงศึกษาการใช้หัววัดค่าความจุไฟฟ้าแบบวงจรรวม

1.2.2 เพื่อศึกษาการเปลี่ยนแปลงค่าความจุไฟฟ้าโดยทดลองกับเซนเซอร์แบบต่าง ๆ

1.3 ขอบเขตการศึกษา

ออกแบบและปรับปรุงการใช้หัววัดค่าความจุไฟฟ้าแบบวงจรรวม โดยคำนึงถึงหลักการ ออกแบบโดยทั่วไป รวมไปถึงการศึกษาเซนเซอร์วัดค่าความจุไฟฟ้าแบบต่างๆ

1.4 ขั้นตอนของการวิจัยและวิธีดำเนินงาน

โครงการมีระยะเวลาการจัดทำ รวมทั้งสิ้น 12 เดือน โดยเริ่มตั้งแต่เดือนมีนาคม 2555 ถึงเดือนกุมภาพันธ์ 2556 ซึ่งมีการดำเนินการดังนี้ จากแนวทางการดำเนินงานข้างต้น สามารถแสดงระยะเวลาดำเนินงานได้ดังตารางที่ 1

แผนการดำเนินงาน	มี.ค.	เม.ย	พ.ค.	มิ.ย.	ก.ค.	ส.ค.	ก.ย.	ต.ค.	พ.ย.	ธ.ค.	ม.ค.	ก.พ.
1.ศึกษาและรวบรวมข้อมูล												
2.ออกแบบระบบเคาหุงต้ม												
3. ประกอบชิ้นงาน												
4.ทดสอบประสิทธิภาพ												
5. สรุปผล												

1.5 ประโยชน์ที่คาดว่าจะได้รับ

- 1.5.1 ได้ศึกษาการออกแบบหัววัดค่าความจุไฟฟ้าแบบวงจรรวม
- 1.5.2 ได้แนวโน้มนำการเปลี่ยนแปลงค่าความจุไฟฟ้า โดยเปลี่ยนแปลงตามลักษณะออกแบบเซนเซอร์วัดค่าความจุไฟฟ้า
- 1.5.3 ได้ศึกษาการออกแบบวงจร เพื่อลดทอนสัญญาณรบกวนทางสนามไฟฟ้า


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 2

ทฤษฎีและงานวิจัยที่เกี่ยวข้อง

2.1 หลักการทั่วไปของค่าความจุไฟฟ้าบนแผ่นตัวนำคู่ขนาน

ในการวัดค่าความจุไฟฟ้าด้วยระบบวงจรรวมนั้นเราต้องศึกษาถึงหลักการภายในหัววัดค่าความจุไฟฟ้าแบบวงจรรวมเพื่อทำความเข้าใจเกี่ยวกับ โครงสร้างและการทำงานภายในหัววัดค่าความจุไฟฟ้า รวมไปถึงหลักการพื้นฐานต่างๆเกี่ยวกับการวัดค่าความจุไฟฟ้า



Copyright © Addison Wesley Longman, Inc

รูปที่ 1 ความจุไฟฟ้าของแผ่นตัวนำคู่ขนาน

ค่าของ C ขึ้นกับขนาดของตัวเก็บประจุและสมบัติทางไฟฟ้าของวัสดุที่นำมาสร้างอีกทั้งยังขึ้นกับสภาพยอมหรือค่าเพอร์มิติวิตี(permittivity)ของตัวกลางที่คั่นระหว่างแผ่นตัวนำเช่นกรณีเอกสตรีนีตัวกลางเป็นอากาศ ค่าเพอร์มิติวิตีของอากาศประมาณเท่ากับของสุญญากาศคือ ϵ_0 ซึ่งมีค่า $8.85 \times 10^{-12} \text{ F/m}$ (ฟารัดต่อเมตร) ค่าความจุไฟฟ้าของตัวเก็บประจุแบบแผ่นคู่ขนานที่มีพื้นที่แผ่นตัวนำเป็น $A \text{ m}^2$ และระยะห่างระหว่างแผ่น d เมื่อตัวนำที่มีพื้นที่เท่ากันมาวางขนานกัน โดยแต่ละ

แผ่นมีจำนวน ประจุเท่ากันแต่ต่างชนิดกัน จำนวนต่อประจุพื้นที่เท่ากันสนามไฟฟ้าระหว่างแผ่น ประจุสม่ำเสมอจากกฎของเกาส์จะได้

$$E = \frac{\sigma}{\epsilon_0} \quad (1)$$

เมื่อสนามไฟฟ้าระหว่างแผ่นตัวนำทั้งสองสม่ำเสมอจะได้ความต่างศักย์ระหว่างแผ่นตัวนำทั้งสอง

$$V_{ab} = Ed \quad (2)$$

$$E = \frac{\sigma d}{\epsilon_0} \quad (3)$$

จาก $\sigma = \frac{Q}{A}$ จะได้

$$E = \frac{Qd}{A\epsilon_0} \quad (4)$$

ประจุสุทธิที่จะมีได้บนแผ่นตัวนำ Q


$$Q = \frac{\epsilon_0 A}{d} V_{ab} = C V_{ab} \quad (5)$$

ดังนั้นจึงได้ความจุของแผ่นตัวนำคู่ขนาน

$$C = \frac{\epsilon_0 A}{d} \quad (6)$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ถ้ามีการฉ่ำใช้วัสดุสาร ไดอิเล็กทริกบางอย่างคั่นระหว่างแผ่นของตัวเก็บประจุแบบแผ่นคู่ขนาน ค่าความจุจะเพิ่มขึ้น โดยค่าคงตัวที่เรียกว่า ค่าคงตัวไดอิเล็กทริก ϵ_r ของวัสดุนั้น ตัวอย่างเช่น กระจกมีค่าคงตัว ไดอิเล็กทริกประมาณ 3 ในขณะที่ไมกามีค่าประมาณ 7




รูปที่ 2 เมื่อมีวัสดุสาร ไดอิเล็กทริกคั่นกลางระหว่างแผ่นตัวนำคู่ขนาน

$$C = \frac{\epsilon_0 \epsilon_r A}{d}$$

(7)

2.2 การวัดค่าความจุไฟฟ้าด้วยวิธีการหาค่า Time Constant




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาระดับปริญญาตรีเท่านั้น ไม่ควรเผยแพร่โดยไม่ได้รับอนุญาตจากเจ้าของลิขสิทธิ์
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รูปที่ 3 การหาค่า time constant

จากรูปที่ 3 จะแสดงให้เห็นถึงการหาค่าความจุไฟฟ้า ด้วยวิธีการหาค่า time constant โดยต่อแหล่งกำเนิดไฟฟ้ากระแสตรงเข้ากับตัวต้านทานที่ทราบค่า แล้วนำไปต่อกับตัวเก็บประจุที่เราต้องการทราบค่าความจุไฟฟ้า โดยให้แรงดันตกคร่อมตัวเก็บประจุ แล้วเราจะหาค่าความจุไฟฟ้าได้ แต่จะเกิดปัญหาได้ในกรณีที่ค่าความจุไฟฟ้ามีค่าน้อยมาก วิธีนี้ทำให้เกิดสัญญาณรบกวนทางสนามไฟฟ้าเกิดขึ้น เนื่องจากเมื่อมีค่าความจุไฟฟ้าน้อยที่ต้องการวัด เราจำเป็นต้องใช้ ค่าความต้านทานที่มีค่ามาก (high impedance) ทำให้เกิดสัญญาณรบกวน

2.3 การหาค่าความจุไฟฟ้าโดยการใช้วงจร A stable 555 timer



รูปที่ 4 วงจร A stable 555 timer

จากรูปที่ 4 คือวงจร A stable 555 timer ที่ใช้ในการหาค่าความจุไฟฟ้าที่ไม่ทราบค่าได้จากสมการ


$$f = \frac{1.44}{(R_A + 2R_B)C_1} \quad (8)$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้ เมื่อต้องการหาค่าความจุไฟฟ้าจากสมการ เราต้องใส่ค่าความต้านทานที่ทราบค่าได้ลงไป แล้ววัดความถี่ oscillator จากวงจร 555 เราจะสามารถหาค่าความจุไฟฟ้าได้ แต่วิธีนี้อาจทำให้เกิด


การรบกวนทางสนามไฟฟ้าได้ เนื่องจากถ้าเราต้องการวัดค่าความจุไฟฟ้าที่มีค่าน้อยมากๆ ทำให้เกิดความถี่ที่สูง ทำให้เกิดสัญญาณรบกวนได้

2.4 ขั้นตอนการเปลี่ยนสัญญาณอนาลอกเป็นสัญญาณดิจิทัลด้วยวิธี Sigma-Delta

การแปลงสัญญาณอนาลอกเป็นสัญญาณดิจิทัลด้วยวิธี Sigma-Delta เป็นวิธีการแปลงสัญญาณที่เป็นที่นิยมในปัจจุบันเนื่องจากมีความแม่นยำในการแปลงสัญญาณอนาลอกเป็นสัญญาณดิจิทัลมากกว่าวิธีอื่น ดังนั้นเราจำเป็นต้องรู้หลักการแปลงสัญญาณอนาลอกเป็นสัญญาณดิจิทัลด้วยวิธี Sigma-Delta



รูปที่ 5 ส่วนประกอบของวงจรแปลงสัญญาณอนาลอกเป็นสัญญาณดิจิทัล




รูปที่ 6 แสดงวิธีการแปลงสัญญาณอนาลอกเป็นสัญญาณดิจิทัลขั้นแรก

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า


ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากรูปที่ 6 จากรูปแสดงให้เห็นถึงขั้นตอนการแปลงสัญญาณอนาลอกเป็นสัญญาณดิจิทัลด้วยวิธี Sigma-Delta โดยสมมติให้ มีแรงดันไฟฟ้าอนาลอกที่ 2.5 โวลต์ เข้ามาที่วงจรอินทิเกรต



รูปที่ 7 แสดงวิธีการแปลงสัญญาณอนาลอกเป็นสัญญาณดิจิทัลขั้นที่สอง


จากรูป 7 แสดงให้เห็นถึงแรงดันไฟฟ้าที่ผ่านวงจรเปรียบเทียบซึ่งแรงดันไฟฟ้าที่ออกจากรวมอินทิเกรตนั้นมีค่า -2.5 โวลต์ ซึ่งมีค่าน้อยกว่าวงจรเปรียบเทียบ ดังนั้น วงจรจึงส่งบิต 1 ออกมา เพื่อแปลงกลับไปเป็นสัญญาณอนาลอก



รูปที่ 8 แสดงวิธีการแปลงสัญญาณอนาลอกเป็นสัญญาณดิจิทัลขั้นที่สาม

จากรูป 8 แสดงให้เห็นว่าเมื่อวงจรเปรียบเทียบส่งบิต 1 ออกมา เข้าวงจรแปลงสัญญาณดิจิทัลเป็นสัญญาณอนาลอก วงจรจะให้แรงดันไฟฟ้า 5 โวลต์ เพื่อไปลบกับแรงดันไฟฟ้าขาเข้า

ต่อไป เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 9 แสดงวิธีการแปลงสัญญาณอนาลอกเป็นสัญญาณดิจิทัลขั้นที่สี่

จากรูปที่ 9 แสดงให้เห็นว่าเมื่อมี แรงดันไฟฟ้า 5 โวลต์ไปลบ กับแรงดันไฟฟ้าขาเข้า 2.5 โวลต์ จะได้แรงดันไฟฟ้า -2.5 โวลต์ เพื่อนำไปเข้าวงจร อินทิเกรตต่อไป โดยสัญญาณที่ได้คือ 0 โวลต์ เมื่อเข้าวงจรเปรียบเทียบแล้ว จะส่งค่าบิตเท่ากับ 0 ออกมา

จากข้อมูลที่แสดงให้เห็นข้างต้นเป็นการแปลงสัญญาณอนาลอกเป็นสัญญาณดิจิทัลด้วยวิธี Sigma-Delta เพียงแค่ บิตเท่านั้น ซึ่งจะทำให้เราเข้าใจหลักการเบื้องต้นในการแปลงสัญญาณอนาลอกเป็นสัญญาณดิจิทัลด้วยวิธี Sigma-Delta

2.5 ข้อแตกต่างระหว่างการแปลงสัญญาณอนาลอกเป็นสัญญาณอนาลอกเป็นสัญญาณดิจิทัลด้วยวิธีSigma-Delta กับวิธี n-bit binary counter


2.5.1 Binary Bit Counter



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้นำข้อมูลไปเผยแพร่ และต้องอ้างอิงถึงชื่อของเอกสารทุกครั้งที่มีการนำไปใช้
รูปที่ 10 รูปแสดงวิธีการแปลงสัญญาณอนาลอกเป็นดิจิทัลแบบ Binary Bit Counter

แสดงให้เห็นถึง วิธีการแปลงสัญญาณจากอนาลอกเป็นสัญญาณดิจิทัล แบบ Binary Bit Counter หลักการทำงานก็คือ เมื่อเราต้องการ เลขฐานสอง จำนวน 16บิต วงจรก็จะทำการแปลงค่า 2^{16} ครั้ง หรือเท่ากับ 65536 ครั้ง ในการแปลงข้อมูลจากอนาลอกเป็นดิจิทัล หรือต้องการ เลขฐานสอง จำนวน 24บิต วงจรก็จะทำการแปลงค่า 2^{24} ครั้งหรือเท่ากับ 16777216 ครั้ง ซึ่งวิธีนี้ จะ ได้สัญญาณที่เป็นดิจิทัลออกมา แต่ต้องทำการนับค่าในการแปลงสูง (High Sample) ซึ่งอาจจะทำให้สัญญาณที่ได้มีความผิดพลาดเกิดขึ้น

2.5.2 Sigma-Delta converter




รูปที่ 11 รูปแสดงวิธีการแปลงสัญญาณอนาลอกเป็นสัญญาณดิจิทัลแบบ Sigma-Delta

จากรูปที่ 11แสดงให้เห็นถึงการแปลงสัญญาณจากอนาลอกเป็นสัญญาณดิจิทัลด้วยวิธี Sigma-Delta วิธีนี้จะทำการแปลงค่าแตกต่างจากวิธี Binary Bit Counter คือ ถ้าต้องการเลขฐานสอง จำนวน 16บิต จะทำการคำนวณค่าเพียง 16ครั้ง หรือจำนวน n-bit ตามที่เราต้องการ วิธีเป็นวิธีที่ได้รับความนิยม เนื่องจากมีความไวในการแปลงมากกว่าวิธี Binary Bit Counter และมีความแม่นยำมากกว่าเนื่องจาก ทำการสุ่มค่าน้อยกว่าหรือ Low Sample ทำให้สัญญาณที่ออกมาไม่มีผิดเพี้ยนไปจากเดิม

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.6 การส่งข้อมูลด้วยระบบบัส I^2C



รูปที่ 12 รูปแสดง โครงสร้างของ Inter Integrate Circuit Bus


I^2C Bus ย่อมาจาก Inter Integrate Circuit Bus (IIC Bus) ซึ่งนิยมเรียกสั้นๆว่า “ I^2C Bus” ซึ่งเป็นวิธีการติดต่อสื่อสารอนุกรม ซึ่งถูกคิดค้นและพัฒนาโดย “PHILIPS SEMICONDUCTOR” เมื่อหลายปีก่อน แต่พึ่งมาได้รับความนิยมอย่างแพร่หลายในระยะหลังมานี้เอง ซึ่งในยุคแรกๆนั้น อุปกรณ์จำพวกที่ใช้วิธีการเชื่อมต่อแบบ I^2C Bus นั้นจะมีเพียง “PHILIPS SEMICONDUCTOR” เท่านั้นที่ทำการผลิตออกใช้งานแต่ในปัจจุบันเริ่มมีผู้ผลิตรายอื่นๆ หันมาให้ความสนใจและผลิตอุปกรณ์ต่างๆ ที่ใช้วิธีการเชื่อมต่อแบบ I^2C Bus นี้กันมากขึ้น เช่น บริษัท ATMEL บริษัท MICROCHIPS และบริษัท DALLAS เป็นต้น เนื่องจากรูปแบบในการเชื่อมต่ออุปกรณ์ด้วยระบบบัสแบบนี้จะมีข้อดีคือ ใช้สัญญาณในการเชื่อมต่อเพียงสองเส้น (SCL และ SDA) แต่สามารถเชื่อมต่ออุปกรณ์จำนวนหลายๆตัวรวมในบัสเดียวกันได้ ซึ่งในปัจจุบันถือได้ว่าเป็นยุคสมัยของไมโครคอนโทรลเลอร์ขนาดเล็ก เนื่องจากระบบการทำงานของวงจรมุ่งเน้นออกแบบให้มีขนาดเล็กกระทัดรัดและสามารถใช้งานได้หลากหลาย ดังนั้นอุปกรณ์จำพวก Chips Support ต่างๆ ก็เริ่มมีการออกแบบให้ใช้กับการเชื่อมต่อ CPU เป็นบัสแบบ I^2C Bus กันมากยิ่งขึ้นซึ่งข้อกำหนด

ของการเชื่อมต่อบัสแบบนี้จะมีรูปแบบที่เป็นมาตรฐานเหมือนกันแต่อาจมีความแตกต่างกันบ้างในเอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไมอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า บางจุดเช่น จำนวนของไบท์ของข้อมูลที่ใช้ในการสื่อสารของอุปกรณ์แต่ละประเภท อาจใช้จำนวนไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งหากมีการนำไปใช้

ไบท์มากน้อยไม่เท่ากัน แต่รูปแบบโดยรวมจะมีความเหมือนกัน ซึ่งมีรายละเอียดและข้อกำหนดดังต่อไปนี้

2.6.1 การเชื่อมต่อบัสแบบ I^2C Bus


ในการเชื่อมต่ออุปกรณ์ โดยใช้บัส I^2C Bus นี้จะใช้สัญญาณทั้งหมด 2 เส้น คือ SCL และ SDA โดยการติดต่อระหว่างอุปกรณ์จะเป็นแบบ 2 ทิศทาง โดยสัญญาณทั้งสองเส้นจะต้องต่อกับตัวต้านทาน Pull-Up ไว้ เพื่อให้สถานะของบัสในขณะไม่ถูกใช้งานมีสถานะเป็นบัสว่างหรือ “1” ทั้งคู่ โดยอุปกรณ์ต่างๆ ที่ถูกออกแบบมาเชื่อมต่อกับระบบบัสแบบนี้ จะต้องสร้างวงจรภาคเอาต์พุตให้เป็นแบบ Open Drain หรือ Open Collector เสมอ เพื่อให้สามารถต่ออุปกรณ์ร่วมกันในระบบบัสเดียวกันได้มากกว่าหนึ่งอุปกรณ์



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับใช้งานเฉพาะที่คณะวิศวกรรมศาสตร์ มหาวิทยาลัยเทคโนโลยีพระจอมเกล้าธนบุรี เพื่อใช้ในการศึกษาวิจัยเท่านั้น ไม่สามารถนำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.6.2 การรับส่งข้อมูลของ I²C Bus


การรับส่งข้อมูลของ I²C Bus จะเริ่มต้นด้วยการที่ตัวแม่สร้างสถานะเริ่มต้น (Start Condition) เพื่อขอใช้บัสจากนั้นจึงเริ่มการส่งรหัสควบคุม (Control Byte) เพื่อใช้ระบุตำแหน่งแอดเดรสของตัวลูกที่ต้องการจะติดต่อกับในระบบบัส โดยค่าตำแหน่งแอดเดรสนี้ อุปกรณ์แต่ละตัวจะมีรหัสแอดเดรสเฉพาะตัวที่แตกต่างกันออกไป ไม่มีการซ้ำกันในระบบบัสเดียวกัน โดยรหัส Control Byte นี้จะมีขนาด 8บิต ซึ่ง 7บิตแรก (เริ่มจาก MSB) จะเป็นค่าตำแหน่งแอดเดรสของตัวลูก ส่วนบิตที่ 8 (LSB) จะเป็นบิตสุดท้ายของไบท์ที่ใช้สำหรับระบุทิศทางของข้อมูลในการรับส่ง (R/W) โดยถ้บิต LSB มีค่าเป็น “0” จะหมายถึงตัวแม่ (CPU) เขียนข้อมูลไปให้ตัวลูก(อุปกรณ์) โดยข้อมูลจะทำการรับส่งกันครั้งละหนึ่งไบท์ (8บิต) และปิดท้ายข้อมูลของแต่ละไบท์ ด้วยบิตแสดงการตอบรับ (Acknowledge Bit) โดยลักษณะ โครงสร้างของ Control Byte ของอุปกรณ์แบบ I²C มีดังนี้



รูปที่ 14 แสดง โครงสร้าง Control Byte


ซึ่งจะเห็นได้ว่ารหัส Control Byte ของอุปกรณ์ I²C นั้นจะมีขนาด 8บิต โดยที่บิต 7-บิต 4 จะเป็นรหัสประจำตัวของอุปกรณ์แต่ละตัวที่ถูกกำหนดไว้ตายตัวจากโรงงาน ซึ่งผู้ใช้งานต้องศึกษาจากคู่มือ Data Sheet ของอุปกรณ์นั้นๆเองว่าอุปกรณ์ที่จะนำมาใช้งานมีรหัสประจำตัวเป็นเท่าใด ส่วนบิต 3-บิต 1 นั้น จะมีไว้สำหรับเลือกเบอร์อุปกรณ์ที่ต่ออยู่ในบัส โดยค่าของทั้ง 3บิตนี้ จะต้องมีความ

ตรงกับที่กำหนดสถานะทางลอจิกกับขาสัญญาณ A2,A1 และ A0 ของอุปกรณ์ด้วย ตัวอย่างเช่น อุปกรณ์ที่มีรหัสประจำตัวเป็น “0111” อาจถูกออกแบบให้สามารถต่อร่วมกันภายในบัสเดียวกันได้ ไม่ว่าจะมิได้ทั้งสิ้น อีกทั้งยังมีให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้ จำนวน 8ตัว โดยกำหนดสถานะลอจิกให้กับขาสัญญาณ A2,A1 และ A0 ของอุปกรณ์ให้มีความแตกต่างกันจากวงจรที่ต่ออยู่ ดังนั้นเมื่อตัวแม่ต้องการติดต่อกับอุปกรณ์ที่มีรหัสประจำตัว “0111”



รูปที่ 16 แสดงการเขียนข้อมูลให้กับอุปกรณ์

2.7 ข้อกำหนดในการเริ่มต้น (Start) และสิ้นสุด (Stop)




รูปที่ 17 แสดงลักษณะการสร้างสถานะเริ่มต้นและสถานะสิ้นสุดของ I²C

การกำหนดสถานะเริ่มต้น (Start Condition) และสถานะสิ้นสุด (Stop Condition) จะถูกกำหนด โดยตัวแม่ (CPU) โดยสถานะปกติของบัส หรือ สถานะบัสว่างนั้น สัญญาณ SCL และ SDA จะมีสถานะเป็น “1” ทั้งคู่ แต่เมื่อต้องการเริ่มต้นการรับส่งข้อมูลในบัส ตัวแม่จะสร้างสถานะเริ่มต้น โดยการเปลี่ยนสถานะของสัญญาณ SDA จาก “1” มาเป็น “0” ในขณะที่สัญญาณ SCL ยังมีค่าเป็น “1” อยู่ ซึ่งอุปกรณ์ที่ทำหน้าที่เป็นตัวลูกจะรอดคอยตรวจสอบสถานะการเปลี่ยนแปลงของบัสอยู่เสมอ เมื่อตรวจพบสถานะเริ่มต้น จึงมีการเริ่มส่งข้อมูลกัน โดยตัวแม่จะต้องส่งข้อมูลของ Control Byte เป็นไบต์เริ่มต้น เพื่อกำหนดตำแหน่งแอดเดรสของอุปกรณ์ปลายทางที่ต้องการจะติดต่อกับ โดยตัวแม่จะเป็นตัวสร้างสัญญาณ SCL เพื่อควบคุมการรับส่งข้อมูลในบัสตลอดการรับส่ง โดย

เอกสารนี้สถานะของสัญญาณข้อมูล SDA จะถูกเปลี่ยนแปลงในขณะที่สัญญาณนาฬิกา SCL มีค่าเป็น “0” การค้า
ไม่ว่ากรณีโดยข้อมูลจะถูกรับส่งในขณะที่สัญญาณนาฬิกา SCL มีค่าเป็น “1” และเมื่อต้องการสิ้นสุดการใช้

บัสตัวแม่ก็จะสร้างสถานะสิ้นสุด โดยการเปลี่ยนสถานะของสัญญาณ SDA จาก “0” กลับไปเป็น “1” ในขณะที่สัญญาณ SCL ยังมีค่าเป็น “1” อยู่




รูปที่ 18 แสดงลักษณะการรับส่งบิตข้อมูลของ I^2C

2.8 การแจ้งสถานะรับทราบในบัส (Acknowledge)

ข้อบังคับอีกประการหนึ่งในการรับส่งข้อมูลในระบบบัสแบบ I^2C Bus คือ จะต้องมีการแจ้งรับทราบ (Acknowledge) เพื่อแจ้งให้ทราบว่า ข้อมูลที่ถูกส่งออกไปนั้น ได้รับแล้วและมีความถูกต้องสมบูรณ์ ซึ่งตัวแม่จะใช้สัญญาณนาฬิกา SCL ในการควบคุมการรับส่งข้อมูลทางขา SDA เมื่อข้อมูลถูกส่งครบ 8 บิต ตัวลูกจะต้องมีการตอบรับให้ตัวแม่รับรู้ โดยเมื่อตัวแม่ส่งข้อมูลครบ 8 บิตแล้ว ตัวแม่จะปล่อยสัญญาณข้อมูล SDA ให้อยู่ในสถานะว่าง “1” และสร้างสัญญาณนาฬิกา SCL ออกมาในบัสอีกจำนวน 1 ลูกคลื่น ซึ่งในสถานะนี้ตัวลูกจะต้องส่งสัญญาณ “0” ออกมาทางขา SDA ในช่วงที่สัญญาณนาฬิกา SCL มีค่าเป็น “0” เป็นเวลา 1 ลูกคลื่นของสัญญาณนาฬิกา SCL และตัวแม่ก็จะทำการตรวจสอบสัญญาณการรับรู้นี้ ในช่วงที่สัญญาณนาฬิกามีค่าเป็น “1” เสมอ ในกรณีที่ตัวลูกไม่ยอมส่งสัญญาณการรับรู้มาให้ ตัวแม่อาจจะต้องเริ่มต้นกระบวนการส่งข้อมูลใหม่ทั้งหมด หรืออาจยกเลิกหรือหยุดการติดต่อการรับส่งข้อมูลในครั้งนั้นก็ได้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 19 แสดงลักษณะของสภาวะการรับส่งข้อมูลในบัสแบบ I^2C

สำหรับรายละเอียดที่กล่าวอธิบายมาแล้วนี้จะเป็นลักษณะข้อกำหนดโดยรวมของวิธีการสื่อสารอนุกรมแบบ I^2C Bus เท่านั้น ซึ่งตามปกติแล้วอุปกรณ์ทุกตัวที่ออกแบบให้ใช้การติดต่อสื่อสารกันแบบอนุกรม I^2C Bus นั้น มักจะใช้ข้อกำหนดต่างๆ เหล่านี้เป็นมาตรฐานเดียวกันแทบทั้งสิ้น ไม่ว่าจะเป็นลักษณะของสัญญาณในการสร้างสภาวะเริ่มต้น (Start Condition) สภาวะสิ้นสุด (Stop Condition) วิธีการแจ้งสภาวะรับทราบในบัส (Acknowledge) ช่วงเวลาของการรับข้อมูล และช่วงเวลาของการเปลี่ยนแปลง สัญญาณข้อมูล ช่วงเวลาของการส่งข้อมูล เป็นต้น

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


บทที่ 3

วิธีดำเนินงานวิจัย

3.1 วัสดุอุปกรณ์

- ไอซีวัดค่าความจุไฟฟ้า เบอร์ AD7747
- เซนเซอร์วัดค่าความจุไฟฟ้า
- ตัวต้านทาน
- ตัวเก็บประจุ
- LED
- Connector
- Microcontroller PIC 16f887
- Max232
- DS275

3.2 รูปแบบการทำงานของไอซีเบอร์ AD7747



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้คัดลอกเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้
รูปที่ 20 แสดงบล็อกไดอะแกรมของไอซี





Figure 39. Basic Application Diagram for a Differential Capacitive Sensor


รูปที่ 21 แสดงการทำงานของไอซีใน Differential Mode

3.2.1 วิธีการทำงาน

- เมื่อต่อหัววัดค่าความจุไฟฟ้าโดยภายในไอซีจะเซตค่าภายใน ให้ใช้การวัดในโหมด differential ดังรูป โดยจ่ายความต่างศักย์ให้กับแผ่นเพลททำให้เกิดสนามไฟฟ้าเปลี่ยนแปลง ทำให้เกิดแรงเคลื่อนไฟฟ้า
- จากนั้นเราจะได้ค่าที่เป็นอนาลอกมาค่าหนึ่ง แล้วค่าที่ได้ก็เข้าไปสู่วงจรที่แปลงค่าจากอนาลอกเป็นดิจิตอลด้วยหลักการ sigma-delta ตามที่ได้กล่าวไว้ข้างต้น
- เมื่อได้ค่าความต่างศักย์ที่เป็น ดิจิตอลมาแล้ว ก็ต้องนำค่าที่ได้ไปประมวลผลกลับไปที่ไม่โครคอนโทรลเลอร์เพื่อแสดงผล




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงรูปที่ 22 แสดงการออกแบบบอร์ดทดลองเบื้องต้น ครั้งที่มีการนำไปใช้



รูปที่ 23 การแสดงผลผ่านทาง Rs 232

แต่ก่อนที่เราจะทำการทดลองนั้นเราต้องทราบก่อนว่า เซนเซอร์ที่เราออกแบบ แบบไหน มีการเปลี่ยนแปลงค่าความจุไฟฟ้ามากกว่ากัน เพื่อเป็นการเลือกเซนเซอร์ที่เห็นว่ามี การเปลี่ยนแปลงค่ามากที่สุด เพราะจะทำให้การวิเคราะห์ผลเป็น ไป ได้มากยิ่งขึ้น โดยออกแบบเซนเซอร์วัดให้มีขนาดแตกต่างกันและเก็บโดยใช้เครื่องวัดค่า RLC




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเฉพาะเท่านั้น ไม่อนุญาตให้ไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รูปที่ 24 ชุดทดลองวัดค่าความจุไฟฟ้า

รูปที่ 24 แสดงการทดลองที่เซนเซอร์วัดค่าความจุไฟฟ้าแบบต่างๆจากนั้นเมื่อเราได้เซนเซอร์ที่ต้องการแล้วนั้นเราจึงทำการออกแบบหัววัดค่าความจุไฟฟ้า และนำไปทำการทดลองวัดค่าความจุไฟฟ้าและวิเคราะห์ผลต่างๆต่อไป

3.3 รูปแบบเซนเซอร์วัดค่าความจุไฟฟ้า




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่สงวนลิขสิทธิ์ในประการใดๆ
ไม่ว่ากรณีใดๆทั้งนี้ ขอสงวนสิทธิ์ในสิ่งที่ปรากฏ และสงวนไว้สำหรับงานวิจัยและการนำไปใช้

รูปที่ 26 แสดงการออกแบบการทดลองวัดค่าความจุไฟฟ้า

3.4 ชุดทดลอง

จากรูปที่ 27 แสดงชุดทดลอง ประกอบด้วย หัววัดค่าความจุไฟฟ้า บอร์ดไมโครคอนโทรลเลอร์ (PIC16887) โดยเชื่อมต่อกับ Rs232



รูปที่ 27 แสดงชุดทดลองหัววัดค่าความจุไฟฟ้า

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 4

ผลการวิจัยและอภิปรายผล

4.1 การทดลองหาค่าความจุไฟฟ้าด้วยเครื่องวัด R L C เพื่อนำข้อมูลมาออกแบบเป็น หัววัดค่าความจุไฟฟ้า



รูปที่ 30 ขนาดเซนเซอร์ 1x1 เซนติเมตร ขนาดซี เว้นระยะห่างเท่าๆกัน


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4.2 ผลการทดลองเซนเซอร์ที่มีขนาด 1x1 เซนติเมตร

ระยะที่ห่างจากเซนเซอร์(mm)	ค่าความจุไฟฟ้า (pF)
0	3.7
0.5	3.7
1	3.5
2	3.5
4	3.3
6	3.3
8	3.3
10	3.3
12	3.3
14	3.3
16	3.3
18	3.3
20	3.3

ค่าที่เปลี่ยนแปลงไป จาก 3.3 pF เป็น 3.7 pF คิดเป็น 12.12%

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 31 ขนาด 1x1 เซนติเมตร ระยะขี้เล็ก เว้นระยะห่างกว้าง

4.3 ผลการทดลองเซนเซอร์ที่มีขนาด 1x1 เซนติเมตร

ระยะที่ห่างจากเซนเซอร์(mm)	ค่าความจุไฟฟ้า (pF)
0	4.3
0.5	4
1	3.8
1.5	3.8
2	3.8
2.5	3.8
3	3.7
3.5	3.7
4	3.7
4.5	3.7
5	3.7
5.5	3.7
6	3.7
7.5	3.7

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดก็ตาม ค่าที่เปลี่ยนไปคิดเป็น 16.21% แปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 32 ชี้นำ ช่องว่างห่างกันน้อยมาก

4.4 ผลการทดลองเซนเซอร์ที่มีขนาด 1x1 เซนติเมตร

ระยะที่ห่างจากเซนเซอร์(mm)	ค่าความจุไฟฟ้า (pF)
0.5	3.7
1	3.5
2	3.3
4	3.3
6	3.3
8	3.3
10	3.3
12	3.3
14	3.3
16	3.3
18	3.3
20	3.3

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ค่าที่เปลี่ยนไปคิดเป็น 12 เปรอร์เซ็นต์
 ไม่ว่าจะกรณีใดๆ ทั้งสิ้น ขอสงวนสิทธิ์ในสิ่งที่ปรากฏ และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 33 เซนเซอร์แบบซีใหญ่ ช่องว่างน้อยมาก ขนาดเซนเซอร์ 3x3 เซนติเมตร

4.5 ผลการทดลองเซนเซอร์แบบ ซีเล็กและซีใหญ่ ขนาดเซนเซอร์ 3x3 เซนติเมตร

ระยะที่ห่างจากเซนเซอร์(mm)	ค่าความจุไฟฟ้า (pF)
0	6
0.5	5.5
1	5.4
1.5	5.4
2	5.4
2.5	5.2
3	5.2
3.5	5.2
4	5.2
4.5	5.2
5	5.2


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้
ค่าที่เปลี่ยนไปคิดเป็น 17.74%

หลังจากที่เราได้เซนเซอร์ที่ต้องการแล้วเราก็ทำการทดลองในขั้นตอนต่อไปซึ่งออกแบบการทดลองไว้แล้วค้างคั้งพร้อมทั้งสังเกตการเปลี่ยนแปลงที่เกิดขึ้น

4.2 การทดลองโดยมีไม้วางบนหัววัดค่าความจุไฟฟ้า



รูปที่ 34 แสดงชุดทดลองหัววัดค่าความจุไฟฟ้า โดยมีแผ่นไม้วางบนตัวเซนเซอร์ที่เราออกแบบอยู่ เมื่อทำการออกแบบระบบเสร็จเรียบร้อยแล้วนั้นเราก็เริ่มทำการทดลองดังรูปเพื่อทดสอบว่าเราสามารถติดต่อกับตัวเซนเซอร์ได้หรือไม่



เอกสารนี้เป็นเอกสารสงวนลิขสิทธิ์ของโรงเรียนเทคโนโลยีการช่าง ไม่อนุญาตให้ใช้โดยไม่ได้รับอนุญาต

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


รูปที่ 35 ผลการทดลองเมื่อมีไม้วางบนตัวเซนเซอร์

จากรูปที่ 35 จะเห็นได้ว่าเมื่อเริ่มระบบ โดยมีแผ่นไม้วางอยู่นั้น ผลการทดลองที่ได้จะเป็นดังรูปคือระบบได้มีการชาร์จประจุ แล้วส่งค่าไปยังคอนโทรลเลอร์เพื่อประมวลผลออกมา

4.3 ผลการทดลองเมื่อนำแผ่นไม้ออกจากหัววัดค่าความจุไฟฟ้า




รูปที่ 36 การทดลอง เมื่อเรายกแผ่นไม้ออกจากตัวเซนเซอร์



เอกสารนี้เป็นเอกสารที่สงวนไว้รูปที่ 37 ผลการทดลองเมื่อยกแผ่นไม้ออกจากตัวเซนเซอร์ไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากรูปที่ 37 แสดงให้เห็นถึงผลการทดลอง หลังจากที่เรายกแผ่นไม้ออกจากตัวเซ็นเซอร์ เห็นได้ว่าการเปลี่ยนแปลงของค่าความจุไฟฟ้าที่เกิดขึ้น ทำให้เราสามารถรู้ได้ว่า มีการติดต่อระหว่างตัวไอซีกับคอนโทรลเลอร์ที่สมบูรณ์แล้วจึงได้ทำการทดลองในขั้นตอนต่อไป

4.4 ผลการทดลองเมื่อนำไม้ออกห่างจากหัววัดค่าความจุไฟฟ้าที่ระยะต่างๆ



รูปที่38 ผลการทดลองที่ระยะต่างๆ

จากรูปที่ 38 แสดงผลการทดลองที่ระยะต่างๆ โดยการจัดชุดทดลองดังข้างต้น โดยนำแผ่นไม้ไว้ที่ระยะต่างๆ เพื่อหาค่าความเปลี่ยนแปลงค่าความจุไฟฟ้า จะเห็นได้ว่ายิ่งระยะห่างระหว่างแผ่นไม้กับเซ็นเซอร์มากขึ้น ความเปลี่ยนแปลงค่าความจุไฟฟ้าก็มากขึ้นตามระยะทางด้วย

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 5

สรุปผลวิจัยและข้อเสนอแนะ

สำหรับการศึกษาค่าความจุไฟฟ้าแบบวงจรรวมทำให้เราทราบปัจจัยที่เกี่ยวกับการเปลี่ยนแปลงค่าความจุไฟฟ้า โดยมีปัจจัยพื้นฐานดังนี้

1. พื้นที่หน้าตัดของสารตัวนำที่เป็นแผ่นเพลท เขียนแทนด้วยอักษร A ถ้าพื้นที่หน้าตัดมากแสดงว่าสามารถเก็บประจุได้มาก ถ้าพื้นที่หน้าตัดน้อยแสดงว่าเก็บประจุได้น้อย เพราะฉะนั้นจะเห็นได้ว่าในวงจรรีเลย์ทรานซิสเตอร์ทั่วไปนั้น จะประกอบไปด้วยตัวเก็บประจุขนาดเล็กและขนาดใหญ่จำนวนมาก ตัวเก็บประจุที่มีขนาดใหญ่จะเก็บประจุได้มากเพราะมีพื้นที่หน้าตัดมากนั่นเอง
2. ระยะห่างระหว่างแผ่นเพลททั้งสอง เขียนแทนด้วยอักษร d ถ้าอยู่ในตำแหน่งที่ใกล้กัน ความจุจะมีค่ามาก ถ้าอยู่ในตำแหน่งที่ไกลกันความจุจะมีค่าน้อย
3. ค่าคงที่ไดอิเล็กตริก ค่าคงที่ของไดอิเล็กตริก เป็นค่าที่ใช้แสดงถึงความสามารถ ในการที่จะทำให้เกิดเส้นแรงแม่เหล็กขึ้น เมื่อนำวัสดุต่างชนิดกันมาทำเป็นฉนวนคั่นระหว่างแผ่นเพลท ค่าคงที่ของไดอิเล็กตริกแต่ละตัว จะแตกต่างกันออกไป ดังนั้นตัวเก็บประจุที่ใช้ไดอิเล็กตริกต่างกัน ถึงแม้จะมีขนาดเท่ากัน ค่าความจุและอัตราทนแรงดันอาจแตกต่างกันออกไป สุญญากาศเป็น ไดอิเล็กตริกที่มีประสิทธิภาพน้อยที่สุดเมื่อเทียบกับวัสดุชนิดอื่น การจ่ายแรงเคลื่อนไฟฟ้ามากเกินไป อาจทำให้ไดอิเล็กตริกสูญเสียสภาพ จากฉนวนกลายเป็นตัวนำได้
4. สัญญาณรบกวนจากค่าความไฟฟ้าแฝง (Stray Capacitance) ที่เกิดภายในวงจร ทำให้เกิดการเปลี่ยนแปลงทางสนามไฟฟ้า ส่งผลให้ค่าความจุไฟฟ้าเปลี่ยนแปลงไปจากความเป็นจริง

ข้อเสนอแนะ

1. การออกแบบเซนเซอร์ต้องคำนึงถึงค่าความจุไฟฟ้า ที่เกิดขึ้น เพราะถ้าออกแบบเซนเซอร์ที่มีค่าความจุไฟฟ้าเกินจากที่ตัวไอซีสามารถวัดได้ จะทำให้ไม่สามารถวัดค่าความจุไฟฟ้าได้
2. การออกแบบวงจรต้องคำนึงค่าความจุไฟฟ้าแฝง โดยเพิ่มการป้องกันทางสนามไฟฟ้า เพราะค่าความจุไฟฟ้าแฝง สามารถทำให้ค่าความจุไฟฟ้าที่วัดได้เปลี่ยนแปลงจากเดิม

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้คัดลอกเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เอกสารอ้างอิง

คอนตัน ปงผาบ. 2552. ไมโครคอนโทรลเลอร์และการประยุกต์ใช้งาน. พิมพ์ครั้งที่2. กรุงเทพฯ.

: สำนักพิมพ์สมาคมส่งเสริมเทคโนโลยี.

ประจัน พลังสันติกุล. 2551. All About CCS C. พิมพ์ครั้งที่1. กรุงเทพฯ.: แอพซอพต์เทคโนโลยี

พจนานฎ สุวรรณมณี. 2552. เซ็นเซอร์และทรานสดิวเซอร์เบื้องต้น. พิมพ์ครั้งที่2. กรุงเทพฯ.

: สำนักพิมพ์สมาคมส่งเสริมเทคโนโลยี.

V.M Bonse. 1995. CAPACITIVE POSITION TRANSDUCER. 4th Edition. Netherlands.

: Delft University of Technology.

Wouter Bracke. Robert Puers. Chris van Hoof. 2007.Ultra LowPower Capacitive Sensor Interface

5th Edition. Belgium.: Springer Publishing.

Ebahim Ghafar-Zadeh. Mohamed Sawan. 2010. CMOS Capacitive Sensor for Lab-on-Chip. 4th

Edition. Belgium.: Springer Publishing.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

FEATURES

Capacitance-to-digital converter

- New standard in single chip solutions
- Interfaces to single or differential grounded sensors
- Resolution down to 20 aF (that is, up to 19.5-bit ENOB)
- Accuracy: 10 fF
- Linearity: 0.01%
- Common-mode (not changing) capacitance up to 17 pF
- Full-scale (changing) capacitance range ± 8 pF
- Update rate: 5 Hz to 45 Hz
- Simultaneous 50 Hz and 60 Hz rejection at 8.1 Hz update
- Active shield for shielding sensor connection

Temperature sensor on-chip

- Resolution: 0.1°C, accuracy: $\pm 2^\circ\text{C}$

Voltage input channel

Internal clock oscillator

2-wire serial interface (I²C[®] compatible)

Power

- 2.7 V to 5.25 V single-supply operation
- 0.7 mA current consumption

Operating temperature: -40°C to $+125^\circ\text{C}$

16-lead TSSOP package

APPLICATIONS

Automotive, industrial, and medical systems for

- Pressure measurement
- Position sensing
- Proximity sensing
- Level sensing
- Flow metering
- Impurity detection

GENERAL DESCRIPTION

The AD7747 is a high-resolution, Σ - Δ capacitance-to-digital converter (CDC). The capacitance to be measured is connected directly to the device inputs. The architecture features inherent high resolution (24-bit no missing codes, up to 19.5-bit effective resolution), high linearity ($\pm 0.01\%$), and high accuracy (± 10 fF factory calibrated). The AD7747 capacitance input range is ± 8 pF (changing), and it can accept up to 17 pF common-mode capacitance (not changing), which can be balanced by a programmable on-chip digital-to-capacitance converter (CAPDAC).

The AD7747 is designed for single-ended or differential capacitive sensors with one plate connected to ground. For floating (not grounded) capacitive sensors, the AD7745 or AD7746 are recommended.

The part has an on-chip temperature sensor with a resolution of 0.1°C and accuracy of $\pm 2^\circ\text{C}$. The on-chip voltage reference and the on-chip clock generator eliminate the need for any external components in capacitive sensor applications. The part has a standard voltage input that, together with the differential reference input, allows easy interface to an external temperature sensor, such as an RTD, thermistor, or diode.

The AD7747 has a 2-wire, I²C-compatible serial interface. The part can operate with a single power supply of 2.7 V to 5.25 V. It is specified over the automotive temperature range of -40°C to $+125^\circ\text{C}$ and is housed in a 16-lead TSSOP package.

FUNCTIONAL BLOCK DIAGRAM




Figure 1.

Rev. 0

Information furnished by Analog Devices is believed to be accurate and reliable. However, no responsibility is assumed by Analog Devices for its use, nor for any infringements of patents or other rights of third parties that may result from its use. Specifications subject to change without notice. No license is granted by implication or otherwise under any patent or patent rights of Analog Devices. Trademarks and registered trademarks are the property of their respective owners.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

One Technology Way, P.O. Box 9106, Norwood, MA 02062-9106, U.S.A.
Tel: 781.329.4700
Fax: 781.461.3113
www.analog.com
©2007 Analog Devices, Inc. All rights reserved.

TABLE OF CONTENTS

Features	1	Cap DAC A Register	19
Applications.....	1	Cap DAC B Register.....	19
General Description	1	Cap Offset Calibration Register	20
Functional Block Diagram	1	Cap Gain Calibration Register.....	20
Revision History	2	Volt Gain Calibration Register	20
Specifications.....	3	Circuit Description.....	21
Timing Specifications	5	Overview	21
Absolute Maximum Ratings.....	6	Capacitance-to-Digital Converter.....	21
ESD Caution.....	6	Active AC Shield Concept.....	21
Pin Configuration and Function Descriptions.....	7	CAPDAC	21
Typical Performance Characteristics	8	Single-Ended Capacitive Configuration	22
Output Noise and Resolution Specifications	11	Differential Capacitive Configuration.....	22
Serial Interface	12	Parasitic Capacitance	23
Read Operation.....	12	Parasitic Resistance	23
Write Operation.....	12	Parasitic Serial Resistance	23
AD7747 Reset.....	13	Capacitive Gain Calibration	23
General Call.....	13	Capacitive System Offset Calibration	24
Register Descriptions	14	Internal Temperature Sensor	24
Status Register	15	External Temperature Sensor	24
Cap Data Register	15	Voltage Input.....	25
VT Data Register	15	V _{DD} Monitor	25
Cap Setup Register	16	Typical Application Diagram.....	26
VT Setup Register.....	16	Outline Dimensions	27
EXC Setup Register	17	Ordering Guide	27
Configuration Register	18		

REVISION HISTORY

1/07—Revision 0: Initial Version

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

SPECIFICATIONS

$V_{DD} = 2.7\text{ V to }3.6\text{ V or }4.75\text{ V to }5.25\text{ V}$; $GND = 0\text{ V}$; $EXC = \pm V_{DD} \times 3/8$; $-40^\circ\text{C to }+125^\circ\text{C}$, unless otherwise noted.

Table 1.

Parameter	Min	Typ	Max	Unit	Test Conditions/Comments
CAPACITIVE INPUT					
Conversion Input Range		± 8.192		pF ¹	Factory calibrated
Integral Nonlinearity (INL) ²			± 0.01	% of FSR ¹	
No Missing Codes ²	24			Bit	Conversion time $\geq 124\text{ ms}$
Resolution, p-p		16.5		Bit	Conversion time 124 ms, see Table 5
Resolution Effective		19.1		Bit	Conversion time 124 ms, see Table 5
Output Noise, rms		11.0		aF/ $\sqrt{\text{Hz}}$	Conversion time 124 ms, see Table 5
Absolute Error ³			± 10	ff ¹	25°C, $V_{DD} = 5\text{ V}$, after offset calibration
Offset Error ^{4,5}			32	aF ¹	After system offset calibration, excluding effect of noise ⁴
System Offset Calibration Range ⁵			± 1	pF	
Offset Deviation over Temperature ²		0.4		ff	See Figure 6
Gain Error ⁶		0.02	0.11	% of FS ¹	25°C, $V_{DD} = 5\text{ V}$
Gain Drift vs. Temperature ²	-23	-26	-29	ppm of FS/ $^\circ\text{C}$	
Power Supply Rejection ²		0.5	4	ff/V	
Normal Mode Rejection ⁵		72		dB	50 Hz $\pm 1\%$, conversion time 124 ms
		60		dB	60 Hz $\pm 1\%$, conversion time 124 ms
CAPDAC					
Full Range	17	21		pF	6-bit CAPDAC
Differential Nonlinearity (DNL)		0.3		LSB	See Figure 16
Drift vs. Temperature ²		26		ppm of FS/ $^\circ\text{C}$	
EXCITATION					
Frequency		16		kHz	
AC Voltage Across Capacitance		$\pm V_{DD} \times 3/8$		V	To be configured via digital interface
Average DC Voltage Across Capacitance		$V_{DD}/2$		V	
TEMPERATURE SENSOR⁷					
Resolution		0.1		$^\circ\text{C}$	V_{REF} internal
Error ²		± 0.5	± 2	$^\circ\text{C}$	Internal temperature sensor
		± 2		$^\circ\text{C}$	External sensing diode ⁸
VOLTAGE INPUT⁷					
Differential VIN Voltage Range		$\pm V_{REF}$		V	V_{REF} internal or $V_{REF} = 2.5\text{ V}$
Absolute VIN Voltage ²	$GND - 0.03$		$V_{DD} + 0.03$	V	
Integral Nonlinearity (INL)		± 3	± 15	ppm of FS	
No Missing Codes ²	24			Bit	Conversion time = 122.1 ms
Resolution, p-p		16		Bits	Conversion time = 62 ms, see Table 6 and Table 7
Output Noise		3		$\mu\text{V rms}$	Conversion time = 62 ms, see Table 6 and Table 7
Offset Error		± 3		μV	
Offset Drift vs. Temperature		15		nV/ $^\circ\text{C}$	
Full-Scale Error ^{2,9}		0.025	0.1	% of FS	
Full-Scale Drift vs. Temperature		5		ppm of FS/ $^\circ\text{C}$	Internal reference
		0.5		ppm of FS/ $^\circ\text{C}$	External reference
Average VIN Input Current		300		nA/V	
Analog VIN Input Current Drift		± 50		pA/V/ $^\circ\text{C}$	
Power Supply Rejection		80		dB	Internal reference, $V_{IN} = V_{REF}/2$
		90		dB	External reference, $V_{IN} = V_{REF}/2$

AD7747

Parameter	Min	Typ	Max	Unit	Test Conditions/Comments
Normal Mode Rejection ⁵		75		dB	50 Hz ± 1%, conversion time = 122.1 ms
		50		dB	60 Hz ± 1%, conversion time = 122.1 ms
Common-Mode Rejection ²		95		dB	V _{IN} = 1 V
INTERNAL VOLTAGE REFERENCE					
Voltage	1.169	1.17	1.171	V	T _A = 25°C
Drift vs. Temperature		5		ppm/°C	
EXTERNAL VOLTAGE REFERENCE INPUT					
Differential REFIN Voltage ²	0.1	2.5	V _{DD}	V	
Absolute REFIN Voltage ²	GND – 0.03		V _{DD} + 0.03	V	
Average REFIN Input Current		400		nA/V	
Average REFIN Input Current Drift		±50		pA/V/°C	
Common-Mode Rejection		80		dB	
SERIAL INTERFACE LOGIC INPUTS (SCL, SDA)					
V _{IH} Input High Voltage	2.1			V	
V _{IL} Input Low Voltage			0.8	V	
Hysteresis		150		mV	
Input Leakage Current (SCL)		±0.1	±1	μA	
OPEN-DRAIN OUTPUT (SDA)					
V _{OL} Output Low Voltage			0.4	V	I _{SINK} = –6.0 mA
I _{OH} Output High Leakage Current		0.1	1	μA	V _{OUT} = V _{DD}
LOGIC OUTPUT (RDY)					
V _{OL} Output Low Voltage			0.4	V	I _{SINK} = 1.6 mA, V _{DD} = 5 V
V _{OH} Output High Voltage	4.0			V	I _{SOURCE} = 200 μA, V _{DD} = 5 V
V _{OL} Output Low Voltage			0.4	V	I _{SINK} = 100 μA, V _{DD} = 3 V
V _{OH} Output High Voltage	V _{DD} – 0.6			V	I _{SOURCE} = 100 μA, V _{DD} = 3 V
POWER REQUIREMENTS					
V _{DD-to-GND} Voltage	4.75		5.25	V	V _{DD} = 5 V, nominal
	2.7		3.6	V	V _{DD} = 3.3 V, nominal
I _{DD} Current			850	μA	Digital inputs equal to V _{DD} or GND
		750		μA	V _{DD} = 5 V
		700		μA	V _{DD} = 3.3 V
I _{DD} Current Power-Down Mode		0.5	2	μA	Digital inputs equal to V _{DD} or GND

¹ Capacitance units: 1 pF = 10⁻¹² F; 1 fF = 10⁻¹⁵ F; 1 aF = 10⁻¹⁸ F. Full scale (FS) = 8.192 pF; full-scale range (FSR) = ±8.192 pF.

² Specification is not production tested, but is supported by characterization data at initial product release.

³ Factory calibrated. The absolute error includes factory gain calibration error, integral nonlinearity error, and offset error after system offset calibration, all at 25°C. At different temperatures, compensation for gain drift over temperature is required.

⁴ The capacitive input offset can be eliminated using a system offset calibration. The accuracy of the system offset calibration is limited by the offset calibration register LSB size (32 aF) or by converter + system p-p noise during the system capacitive offset calibration, whichever is greater. To minimize the effect of the converter + system noise, longer conversion times should be used for system capacitive offset calibration. The system capacitance offset calibration range is ±1 pF; the larger offset can be removed using CAPDACs.

⁵ Specification is not production tested, but guaranteed by design.

⁶ The gain error is factory calibrated at 25°C. At different temperatures, compensation for gain drift over temperature is required.

⁷ The VTCHOP bit in the VT SETUP register must be set to 1 for the specified temperature sensor and voltage input performance.

⁸ Using an external temperature sensing diode 2N3906, with nonideality factor n_T = 1.008, connected as in Figure 37, with total serial resistance <100 Ω.

⁹ Full-scale error applies to both positive and negative full scale.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

TIMING SPECIFICATIONS

$V_{DD} = 2.7\text{ V to }3.6\text{ V, or }4.75\text{ V to }5.25\text{ V; GND} = 0\text{ V; Input Logic }0 = 0\text{ V; Input Logic }1 = V_{DD}; -40^{\circ}\text{C to }+125^{\circ}\text{C, unless otherwise noted.}$

Table 2.

Parameter	Min	Typ	Max	Unit	Test Conditions/Comments
SERIAL INTERFACE ^{1, 2}					
SCL Frequency	0		400	kHz	See Figure 2
SCL High Pulse Width, t_{HIGH}	0.6			μs	
SCL Low Pulse Width, t_{LOW}	1.3			μs	
SCL, SDA Rise Time, t_R			0.3	μs	
SCL, SDA Fall Time, t_F			0.3	μs	
Hold Time (Start Condition), $t_{HD;STA}$	0.6			μs	After this period, the first clock is generated
Setup Time (Start Condition), $t_{SU;STA}$	0.6			μs	Relevant for repeated start condition
Data Setup Time, $t_{SU;DAT}$	0.1			μs	
Setup Time (Stop Condition), $t_{SU;STO}$	0.6			μs	
Data Hold Time, $t_{HD;DAT}$ (Master)	0			μs	
Bus-Free Time (Between Stop and Start Condition, t_{BUF})	1.3			μs	

¹ Sample tested during initial release to ensure compliance.

² All input signals are specified with input rise/fall times = 3 ns, measured between the 10% and 90% points. Timing reference points at 50% for inputs and outputs. Output load = 10 pF.




Figure 2. Serial Interface Timing Diagram

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ABSOLUTE MAXIMUM RATINGS

$T_A = 25^\circ\text{C}$, unless otherwise noted.

Table 3.

Parameter	Rating
Positive Supply Voltage V_{DD} to GND	-0.3 V to +6.5 V
Voltage on any Input or Output Pin to GND	-0.3 V to $V_{DD} + 0.3$ V
ESD Rating (ESD Association Human Body Model, S5.1)	2000 V
Operating Temperature Range	-40°C to +125°C
Storage Temperature Range	-65°C to +150°C
Junction Temperature	150°C
TSSOP Package θ_{JA} (Thermal Impedance-to-Air)	128°C/W
TSSOP Package θ_{JC} (Thermal Impedance-to-Case)	14°C/W
Peak Reflow Soldering Temperature Pb Free (20 sec to 40 sec)	260°C

Stresses above those listed under Absolute Maximum Ratings may cause permanent damage to the device. This is a stress rating only and functional operation of the device at these or any other conditions above those indicated in the operational section of this specification is not implied. Exposure to absolute maximum rating conditions for extended periods may affect device reliability.

ESD CAUTION



ESD (electrostatic discharge) sensitive device. Charged devices and circuit boards can discharge without detection. Although this product features patented or proprietary protection circuitry, damage may occur on devices subjected to high energy ESD. Therefore, proper ESD precautions should be taken to avoid performance degradation or loss of functionality.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

PIN CONFIGURATION AND FUNCTION DESCRIPTIONS




Figure 3. Pin Configuration

Table 4. Pin Function Descriptions

Pin No.	Mnemonic	Description
1	SCL	Serial Interface Clock Input. Connects to the master clock line. Requires pull-up resistor if not already provided in the system.
2	$\overline{\text{RDY}}$	Logic Output. A falling edge on this output indicates that a conversion on enabled channel(s) has been finished and the new data is available. Alternatively, the status register can be read via the 2-wire serial interface and the relevant bit(s) decoded to query the finished conversion. If not used, this pin should be left as an open circuit.
3	SHLD	Capacitive Input Active AC Shielding. To eliminate the CIN parasitic capacitance to ground, the SHLD signal can be used for shielding the connection between the sensor and CIN. If not used, this pin should be left as an open circuit.
4	TST	This pin must be left as an open circuit for proper operation.
5, 6	REFIN(+), REFIN(-)	Differential Voltage Reference Input for the Voltage Channel (ADC). Alternatively, the on-chip internal reference can be used for the voltage channel. These reference input pins are not used for conversion on capacitive channel(s) (CDC). If not used, these pins can be left as an open circuit or connected to GND.
7	CIN1(-)	CDC Negative Capacitive Input. The measured capacitance is connected between the CIN1(-) pin and GND. If not used, this pin should be left as an open circuit.
8	CIN1(+)	CDC Positive Capacitive Input. The measured capacitance is connected between the CIN1(+) pin and GND. If not used, this pin should be left as an open circuit.
9, 10	NC	Not Connected. These pins should be left as an open circuit.
11, 12	VIN(+), VIN(-)	Differential Voltage Input for the Voltage Channel (ADC). These pins are also used to connect an external temperature sensing diode. If not used, these pins can be left as an open circuit or connected to GND.
13	GND	Ground Pin.
14	VDD	Power Supply Voltage. This pin should be decoupled to GND, using a low impedance capacitor, for example in combination with a 10 μF tantalum and a 0.1 μF multilayer ceramic.
15	NC	Not Connected. This pin should be left as an open circuit.
16	SDA	Serial Interface Bidirectional Data. Connects to the master data line. Requires a pull-up resistor if not provided elsewhere in the system.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

TYPICAL PERFORMANCE CHARACTERISTICS




Figure 4. Capacitance Input Integral Nonlinearity; $V_{DD} = 5\text{ V}$, $CAPDAC = 0 \times 3F$




Figure 7. Capacitance Input Error vs. Capacitance Between SHLD and GND; $CIN(+)$ to GND = 8 pF, $V_{DD} = 2.7\text{ V}$, 3 V, 3.3 V, and 5 V




Figure 5. Capacitance Input Gain Drift vs. Temperature; $V_{DD} = 5\text{ V}$, $CIN(+)$ to GND = 8 pF




Figure 8. Capacitance Input Error vs. Capacitance Between SHLD and GND; $CIN(+)$ to GND = 25 pF, $V_{DD} = 2.7\text{ V}$, 3 V, 3.3 V, and 5 V




Figure 6. Capacitance Input Offset Drift vs. Temperature; $V_{DD} = 5\text{ V}$, $CIN(+)$ Open




Figure 9. Capacitance Input Error vs. Capacitance Between $CIN(+)$ and SHLD; $CIN(+)$ to GND = 8 pF, $V_{DD} = 2.7\text{ V}$, 3 V, 3.3 V, and 5 V

เอกสารนี้เป็นทรัพย์สินทางปัญญาของบริษัทฯ ใช้งานเพื่อการศึกษาเท่านั้น
 ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




Figure 10. Capacitance Input Error vs. Parallel Resistance; CIN(+) to GND = 8 pF, VDD = 5 V




Figure 13. Capacitance Input Error vs. Resistance Between SHLD and GND; CIN(+) to GND = 8 pF; VDD = 5 V




Figure 11. Capacitance Input Error vs. Resistance Between CIN1(+) and SHLD; CIN(+) to GND = 8 pF, VDD = 5 V




Figure 14. Capacitance Input Error vs. Serial Resistance; CIN(+) to GND = 8 pF and 25 pF, VDD = 5 V




Figure 12. Capacitance Input Error vs. Resistance Between CIN(+) and SHLD; CIN(+) to GND = 25 pF, VDD = 5 V




Figure 15. Capacitance Input Power Supply Rejection (PSR); CIN(+) to GND = 8 pF

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




Figure 16. CAPDAC Differential Nonlinearity (DNL)




Figure 19. Capacitive Channel Frequency Response; Conversion Time = 22 ms




Figure 17. Internal Temperature Sensor Error vs. Temperature




Figure 20. Capacitive Channel Frequency Response; Conversion Time = 124 ms




Figure 18. External Temperature Sensor Error vs. Temperature




Figure 21. Voltage Channel Frequency Response; Conversion Time = 122.1 ms

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

OUTPUT NOISE AND RESOLUTION SPECIFICATIONS

The AD7747 resolution is limited by noise. The noise performance varies with the selected conversion time.

Table 5 shows typical noise performance and resolution for the capacitive channel. These numbers were generated from 1000 data samples acquired in continuous conversion mode, at an excitation of 16 kHz, $\pm V_{DD} \times 3/8$, and with all CIN and SHLD pins connected only to the evaluation board (no external capacitors).

Table 6 and Table 7 show typical noise performance and resolution for the voltage channel. These numbers were generated from 1000 data samples acquired in continuous conversion mode with VIN pins shorted to ground.

RMS noise represents the standard deviation and p-p noise represents the difference between minimum and maximum results in the data. Effective resolution is calculated from rms noise, and p-p resolution is calculated from p-p noise.

Table 5. Typical Capacitive Input Noise and Resolution vs. Conversion Time (Bold line represents default setting)

Conversion Time (ms)	Output Data Rate (Hz)	-3 dB Frequency (Hz)	RMS Noise (aF/ $\sqrt{\text{Hz}}$)	RMS Noise (aF)	P-P Noise (aF)	Effective Resolution (Bits)	P-P Resolution (Bits)
22.0	45.5	43.6	28.8	190	821	16.4	14.3
23.9	41.9	39.5	23.2	146	725	16.8	14.5
40.0	25.0	21.8	11.1	52	411	18.3	15.3
76.0	13.2	10.9	11.2	37	262	18.7	15.9
124.0	8.1	6.9	11.0	29	174	19.1	16.5
154.0	6.5	5.3	10.4	24	173	19.3	16.5
184.0	5.4	4.4	10.0	21	141	19.6	16.8
219.3	4.6	4.0	9.0	18	126	19.9	17.0

Table 6. Typical Voltage Input Noise and Resolution vs. Conversion Time, Internal Voltage Reference

Conversion Time (ms)	Output Data Rate (Hz)	-3 dB Frequency (Hz)	RMS Noise (μV)	P-P Noise (μV)	Effective Resolution (Bits)	P-P Resolution (Bits)
20.1	49.8	26.4	11.4	62	17.6	15.2
32.1	31.2	15.9	7.1	42	18.3	15.7
62.1	16.1	8.0	4.0	28	19.1	16.3
122.1	8.2	4.0	3.0	20	19.5	16.8

Table 7. Typical Voltage Input Noise and Resolution vs. Conversion Time, External 2.5 V Voltage Reference

Conversion Time (ms)	Output Data Rate (Hz)	-3 dB Frequency (Hz)	RMS Noise (μV)	P-P Noise (μV)	Effective Resolution (Bits)	P-P Resolution (Bits)
20.1	49.8	26.4	14.9	95	18.3	15.6
32.1	31.2	15.9	6.3	42	19.6	16.8
62.1	16.1	8.0	3.3	22	20.5	17.7
122.1	8.2	4.0	2.1	15	21.1	18.3

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

SERIAL INTERFACE

The AD7747 supports an I²C-compatible 2-wire serial interface. The two wires on the I²C bus are called SCL (clock) and SDA (data). These two wires carry all addressing, control, and data information one bit at a time over the bus to all connected peripheral devices. The SDA wire carries the data, while the SCL wire synchronizes the sender and receiver during the data transfer. I²C devices are classified as either master or slave devices. A device that initiates a data transfer message is called a master, while a device that responds to this message is called a slave.

To control the AD7747 device on the bus, the following protocol must be followed. First, the master initiates a data transfer by establishing a start condition, defined by a high-to-low transition on SDA while SCL remains high. This indicates that the start byte follows. This 8-bit start byte is made up of a 7-bit address plus an R/W bit indicator.

All peripherals connected to the bus respond to the start condition and shift in the next 8 bits (7-bit address + R/W bit). The bits arrive MSB first. The peripheral that recognizes the transmitted address responds by pulling the data line low during the ninth clock pulse. This is known as the acknowledge bit. All other devices withdraw from the bus at this point and maintain an idle condition. An exception to this is the general call address, which is described later in this document. The idle condition is where the device monitors the SDA and SCL lines waiting for the start condition and the correct address byte. The R/W bit determines the direction of the data transfer. A Logic 0 LSB in the start byte means that the master writes information to the addressed peripheral. In this case, the AD7747 becomes a slave receiver. A Logic 1 LSB in the start byte means that the master reads information from the addressed peripheral. In this case, the AD7747 becomes a slave transmitter. In all instances, the AD7747 acts as a standard slave device on the I²C bus.

The start byte address for the AD7747 is 0x90 for a write and 0x91 for a read.

READ OPERATION

When a read is selected in the start byte, the register that is currently addressed by the address pointer is transmitted on to the SDA line by the AD7747. This is then clocked out by the master device and the AD7747 awaits an acknowledge from the master.

If an acknowledge is received from the master, the address auto-incrementer automatically increments the address pointer register and outputs the next addressed register content on to the SDA line for transmission to the master. If no acknowledge is received, the AD7747 returns to the idle state and the address pointer is not incremented.

The address pointer's auto-incrementer allows block data to be written or read from the starting address and subsequent incremental addresses.

In continuous conversion mode, the address pointer's auto-incrementer should be used for reading a conversion result. That means the three data bytes should be read using one multibyte read transaction rather than three separate single byte transactions. The single byte data read transaction may result in the data bytes from two different results being mixed. The same applies for six data bytes if both the capacitive and the voltage/temperature channel are enabled.

The user can also access any unique register (address) on a one-to-one basis without having to update all the registers. The address pointer register's contents cannot be read.

If an incorrect address pointer location is accessed, or if the user allows the auto-incrementer to exceed the required register address, the following applies:

- In read mode, the AD7747 continues to output various internal register contents until the master device issues a no acknowledge, start, or stop condition. The address pointer auto-incrementer's contents are reset to point to the status register at Address 0x00 when a stop condition is received at the end of a read operation. This allows the status register to be read (polled) continually without having to constantly write to the address pointer.
- In write mode, the data for the invalid address is not loaded into the AD7747 registers, but an acknowledge is issued by the AD7747.

WRITE OPERATION

When a write is selected, the byte following the start byte is always the register address pointer (subaddress) byte, which points to one of the internal registers on the AD7747. The address pointer byte is automatically loaded into the address pointer register and acknowledged by the AD7747. After the address pointer byte acknowledge, a stop condition, a repeated start condition, or another data byte can follow from the master.

A stop condition is defined by a low-to-high transition on SDA while SCL remains high. If a stop condition is ever encountered by the AD7747, it returns to its idle condition and the address pointer is reset to Address 0x00.

If a data byte is transmitted after the register address pointer byte, the AD7747 loads this byte into the register that is currently addressed by the address pointer register, sends an acknowledge, and the address pointer auto-incrementer automatically increments the address pointer register to the next internal register address. Thus, subsequent transmitted data bytes are loaded into sequentially incremented addresses.

If a repeated start condition is encountered after the address pointer byte, all peripherals connected to the bus respond exactly as outlined above for a start condition, that is, a repeated start condition is treated the same as a start condition. When a master device issues a stop condition, it relinquishes control of

the bus, allowing another master device to take control of the bus. Therefore, a master wanting to retain control of the bus issues successive start conditions known as repeated start conditions.

AD7747 RESET

To reset the AD7747 without having to reset the entire I²C bus, an explicit reset command is provided. This uses a particular address pointer word as a command word to reset the part and upload all default settings. The AD7747 does not respond to the I²C bus commands (do not acknowledge) during the default values upload for approximately 150 μs (max 200 μs).

The reset command address word is 0xBF.

GENERAL CALL

When a master issues a slave address consisting of seven 0s with the eighth bit (R/W bit) set to 0, this is known as the general call address. The general call address is for addressing every device connected to the I²C bus. The AD7747 acknowledges this address and read in the following data byte.

If the second byte is 0x06, the AD7747 is reset, completely uploading all default values. The AD7747 does not respond to the I²C bus commands (do not acknowledge) during the default values upload for approximately 150 μs (200 μs maximum).

The AD7747 does not acknowledge any other general call commands.



Figure 22. Bus Data Transfer




Figure 23. Write and Read Sequences

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

REGISTER DESCRIPTIONS

The master can write to or read from all of the AD7747 registers except the address pointer register, which is a write-only register. The address pointer register determines which register the next read or write operation accesses. All communications with the part through the bus start with an access to the address pointer register. After the part has been accessed over the bus

and a read/write operation is selected, the address pointer register is set up. The address pointer register determines from or to which register the operation takes place. A read/write operation is performed from/to the target address, which then increments to the next address until a stop command on the bus is performed.

Table 8. Register Summary

Register	Address Pointer		Dir	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
	(Dec)	(Hex)		Default Value							
Status	0	0x00	R	– 0	– 0	– 0	– 0	– 0	RDY 1	RDYVT 1	RDYCAP 1
Cap Data H	1	0x01	R	Capacitive channel data—high byte, 0x00							
Cap Data M	2	0x02	R	Capacitive channel data—middle byte, 0x00							
Cap Data L	3	0x03	R	Capacitive channel data—low byte, 0x00							
VT Data H	4	0x04	R	Voltage/temperature channel data—high byte, 0x00							
VT Data M	5	0x05	R	Voltage/temperature channel data—middle byte, 0x00							
VT Data L	6	0x06	R	Voltage/temperature channel data—low byte, 0x00							
Cap Setup	7	0x07	R/W	CAPEN 0	– 0	CAPDIFF 0	– 0	– 0	– 0	– 0	– 0
VT Setup	8	0x08	R/W	VTEN 0	VTMD1 0	VTMD0 0	EXTREF 0	– 0	– 0	VTSHORT 0	VTCHOP 0
EXC Setup	9	0x09	R/W	– 0	– 0	– 0	– 0	EXCDAC 0	EXCEN 0	EXCLVL1 1	EXCLVL0 1
Configuration	10	0x0A	R/W	VTFS1 1	VTFS0 0	CAPFS2 1	CAPFS1 0	CAPFS0 0	MD2 0	MD1 0	MD0 0
Cap DAC A	11	0x0B	R/W	DACAENA 0	– 0	DACA—6-Bit Value 0x00					
Cap DAC B	12	0x0C	R/W	DACBENB 0	– 0	DACB—6-Bit Value 0x00					
Cap Offset H	13	0x0D	R/W	Capacitive offset calibration—high byte, 0x80							
Cap Offset L	14	0x0E	R/W	Capacitive offset calibration—low byte, 0x00							
Cap Gain H	15	0x0F	R/W	Capacitive gain calibration—high byte, factory calibrated							
Cap Gain L	16	0x10	R/W	Capacitive gain calibration—low byte, factory calibrated							
Volt Gain H	17	0x11	R/W	Voltage gain calibration—high byte, factory calibrated							
Volt Gain L	18	0x12	R/W	Voltage gain calibration—low byte, factory calibrated							

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

STATUS REGISTER

Address Pointer 0x00, Read Only, Default Value 0x07

This register indicates the status of the converter. The status register can be read via the 2-wire serial interface to query a finished conversion.

The $\overline{\text{RDY}}$ pin reflects the status of the RDY bit. Therefore, the $\overline{\text{RDY}}$ pin high-to-low transition can be used as an alternative indication of the finished conversion.

Table 9. Status Register Bit Map

Bit	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
Mnemonic	–	–	–	–	–	RDY	RDYVT	RDYCAP
Default	0	0	0	0	0	1	1	1

Table 10.

Bit	Mnemonic	Description
7 to 3	–	Not used, always read 0.
2	RDY	RDY = 0 indicates that conversion on the enabled channel(s) is complete and new unread data is available. If both capacitive and voltage/temperature channels are enabled, the RDY bit is changed to 0 after conversion on both channels is complete. The RDY bit returns to 1 either when data is read or prior to finishing the next conversion. If, for example, only the capacitive channel is enabled, then the RDY bit reflects the RDYCAP bit.
1	RDYVT	RDYVT = 0 indicates that a conversion on the voltage/temperature channel is complete and new unread data is available.
0	RDYCAP	RDYCAP = 0 indicates that a conversion on the capacitive channel is complete and new unread data is available.

CAP DATA REGISTER

24 Bits, Address Pointer 0x01, 0x02, 0x03, Read-Only, Default Value 0x000000

This register contains the capacitive channel output data. The register is updated after finished conversion on the capacitive channel, with one exception: When the serial interface read operation from the Cap Data register is in progress, the data register is not updated and the new capacitance conversion result is lost.

The stop condition on the serial interface is considered to be the end of the read operation. Therefore, to prevent data corruption, all three bytes of the data register should be read sequentially using the register address pointer auto-increment feature of the serial interface.

To prevent losing some of the results, the Cap Data register should be read before the next conversion on the capacitive channel is finished.

The 0x000000 code represents negative full scale (–8.192 pF), the 0x800000 code represents zero scale (0 pF), and the 0xFFFFF code represents positive full scale (+8.192 pF).

VT DATA REGISTER

24 Bits, Address Pointer 0x04, 0x05, 0x06, Read-Only, Default Value 0x000000

This register contains the voltage/temperature channel output data. The register is updated after finished conversion on the voltage channel or temperature channel, with one exception: When the serial interface read operation from the VT Data register is in progress, the data register is not updated and the new voltage/temperature conversion result is lost.

The stop condition on the serial interface is considered to be the end of the read operation. Therefore, to prevent data corruption, all three bytes of the data register should be read sequentially using the register address pointer auto-increment feature of the serial interface.

For voltage input, Code 0 represents negative full scale (–V_{REF}), the 0x800000 code represents zero scale (0 V), and the 0xFFFFF code represents positive full scale (+V_{REF}).

To prevent losing some of the results, the VT Data register should be read before the next conversion on the voltage/temperature channel is complete.

For the temperature sensor, the temperature can be calculated from code using the following equation:

$$\text{Temperature (}^{\circ}\text{C)} = (\text{Code}/2048) - 4096$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

AD7747

CAP SETUP REGISTER

Address Pointer 0x07, Default Value 0x00

Capacitive channel setup.

Table 11. Cap Setup Register Bit Map

Bit	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
Mnemonic	CAPEN	–	CAPDIFF	–	–	–	–	–
Default	0	0	0	0	0	0	0	0

Table 12.

Bit	Mnemonic	Description
7	CAPEN	CAPEN = 1 enables capacitive channel for single conversion, continuous conversion, or calibration.
6	–	This bit must be 0 for proper operation.
5	CAPDIFF	This bit must be set to 1 for proper operation.
4 to 0	–	These bits must be 0 for proper operation.

VT SETUP REGISTER

Address Pointer 0x08, Default Value 0x00

Voltage/Temperature channel setup.

Table 13. VT Setup Register Bit Map

Bit	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
Mnemonic	VTEN	VTMD1	VTMD0	EXTREF	–	–	VTSHORT	VTCHOP
Default	0	0	0	0	0	0	0	0

Table 14.

Bit	Mnemonic	Description		
7	VTEN	VTEN = 1 enables voltage/temperature channel for single conversion, continuous conversion, or calibration.		
6	VTMD1	Voltage/temperature channel input configuration.		
5	VTMD0			
	VTMD1		VTMD0	Channel Input
	0		0	Internal temperature sensor
	0		1	External temperature sensor diode
	1	0	V _{DD} monitor	
	1	1	External voltage input (VIN)	
4	EXTREF	EXTREF = 1 selects an external reference voltage connected to REFIN(+), REFIN(–) for the voltage input or the V _{DD} monitor. EXTREF = 0 selects the on-chip internal reference. The internal reference must be used with the internal temperature sensor for proper operation.		
3 to 2	–	These bits must be 0 for proper operation.		
1	VTSHORT	VTSHORT = 1 internally shorts the voltage/temperature channel input for test purposes.		
0	VTCHOP = 1	VTCHOP = 1 sets internal chopping on the voltage/temperature channel. The VTCHOP bit must be set to 1 for the specified voltage/temperature channel performance.		

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

EXC SETUP REGISTER**Address Pointer 0x09, Default Value 0x03**

Capacitive channel excitation setup.

Table 15. EXC Setup Bit Map

Bit	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
Mnemonic	–	–	–	–	EXCDAC	EXCEN	EXCLVL1	EXCLVLO
Default	0	0	0	0	0	0	1	1

Table 16.

Bit	Mnemonic	Description				
7 to 4	–	These bits must be 0 for proper operation.				
3	EXCDAC	CAPDAC excitation. This bit must be set to 1 for the proper capacitive channel operation.				
2	EXCEN	CIN and AC SHLD excitation. This bit must be set to 1 for the proper capacitive channel operation.				
1	EXCLVL1, EXCLVLO	Excitation Voltage Level. Must be set to $\pm V_{DD} \times 3/8$ to allow operation for specified performance.				
0						
		EXCLVL1	EXCLVLO	Voltage on Cap	EXC Low Level	EXC High Level
		0	0	$\pm V_{DD}/8$	$V_{DD} \times 3/8$	$V_{DD} \times 5/8$
		0	1	$\pm V_{DD}/4$	$V_{DD} \times 1/4$	$V_{DD} \times 3/4$
	1	0	$\pm V_{DD} \times 3/8$	$V_{DD} \times 1/8$	$V_{DD} \times 7/8$	
	1	1	$\pm V_{DD}/2$	0	V_{DD}	

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

CONFIGURATION REGISTER**Address Pointer 0x0A, Default Value 0xA0**

Converter update rate and mode of operation setup.

Table 17. Configuration Register Bit Map

Bit	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
Mnemonic	VTFS1	VTFS0	CAPFS2	CAPFS1	CAPFS0	MD2	MD1	MD0
Default	0	0	0	0	0	0	0	0

Table 18.

Bit	Mnemonic	Description
7 6	VTFS1 VTFS0	Voltage/temperature channel digital filter setup—conversion time/update rate setup.
		VTCHOP = 1
	VTFS1	VTFS0
		Conversion Time (ms)
		Update Rate (Hz)
		–3 dB Frequency (Hz)
	0	0
	0	1
	1	0
	1	1
		20.1
		32.1
		62.1
		122.1
		49.8
		31.2
		16.1
		8.2
		26.4
		15.9
		8.0
		4.0
5 4 3	CAPFS2 CAPFS1 CAPFS0	Capacitive channel digital filter setup—conversion time/update rate setup.
	CAPFS2	CAPFS1
		CAPFS0
		Conversion Time (ms)
		Update Rate
		–3 dB Frequency (Hz)
	0	0
	0	1
	0	0
	0	1
	1	0
	1	1
		22.0
		23.9
		40.0
		76.0
		124.0
		154.0
		184.0
		219.3
		45.5
		41.9
		25.0
		13.2
		8.1
		6.5
		5.5
		4.6
		43.6
		39.5
		21.8
		10.9
		6.9
		5.3
		4.4
		4.0
2 1 0	MD2 MD1 MD0	Converter mode of operation setup.
	MD2	MD1
		MD0
		Mode
	0	0
	0	1
	0	0
	0	1
	1	0
	1	1
		Idle
		Continuous conversion
		Single conversion
		Power-down
		–
		Capacitance system offset calibration
		Capacitance or voltage system gain calibration
		–

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

CAP DAC A REGISTER**Address Pointer 0x0B, Default Value 0x00**

Capacitive DAC setup.

Table 19. Cap DAC A Register Bit Map

Bit	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
Mnemonic	DACAENA	–	DACA—6-Bit Value					
Default	0	0	0x00					

Table 20.

Bit	Mnemonic	Description
7	DACAENA	DACAENA = 1 connects capacitive DACA to the positive capacitance input.
6	–	This bit must be 0 for proper operation.
5 to 1	DACA	DACA value, Code 0x00 \approx 0 pF, Code 0x3F \approx full range.

CAP DAC B REGISTER**Address Pointer 0x0C, Default Value 0x00**

Capacitive DAC setup.

Table 21. Cap DAC B Register Bit Map

Bit	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
Mnemonic	DACBENB	–	DACB—6-Bit Value					
Default	0	0	0x00					

Table 22.

Bit	Mnemonic	Description
7	DACBENB	DACBENB = 1 connects capacitive DACB to the negative capacitance input.
6	–	This bit must be 0 for proper operation.
5 to 1	DACB	DACB value, Code 0x00 \approx 0 pF, Code 0x3F \approx full range.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

CAP OFFSET CALIBRATION REGISTER

**16 Bits, Address Pointer 0x0D, 0x0E,
Default Value 0x8000**

The capacitive offset calibration register holds the capacitive channel zero-scale calibration coefficient. The coefficient is used to digitally remove the capacitive channel offset. The register value is updated automatically following the execution of a capacitance offset calibration. The capacitive offset calibration resolution (cap offset register LSB) is less than 32 aF; the full range is ± 1 pF.

CAP GAIN CALIBRATION REGISTER

**16 Bits, Address Pointer 0x0F, 0x10,
Default Value 0xFFFF**

Capacitive gain calibration register. The register holds the capacitive channel full-scale factory calibration coefficient.

VOLT GAIN CALIBRATION REGISTER

**16 Bits, Address Pointer 0x11, 0x12,
Default Value 0xFFFF**

Voltage gain calibration register. The register holds the voltage channel full-scale factory calibration coefficient.



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

CIRCUIT DESCRIPTION




Figure 24. AD7747 Block Diagram

OVERVIEW

The AD7747 core is a high precision converter consisting of a second-order (Σ - Δ or charge balancing) modulator and a third-order digital filter. It works as a CDC for the capacitive inputs and as a classic ADC for the voltage input or for the voltage from a temperature sensor.

In addition to the converter, the AD7747 integrates a multiplexer, an excitation source and CAPDACs for the capacitive inputs, a temperature sensor and a voltage reference for the voltage and temperature inputs, a complete clock generator, a control and calibration logic, and an I²C-compatible serial interface.

CAPACITANCE-TO-DIGITAL CONVERTER

Figure 25 shows the CDC simplified functional diagram. The measured capacitance C_x is connected between the Σ - Δ modulator input and ground. A square-wave excitation signal is applied on the C_x during the conversion and the modulator continuously samples the charge going through the C_x . The digital filter processes the modulator output, which is a stream of 0s and 1s containing the information in 0 and 1 density. The data from the digital filter is scaled, applying the calibration coefficients, and the final result can be read through the serial interface.




Figure 25. CDC Simplified Block Diagram

ACTIVE AC SHIELD CONCEPT

The AD7747 measures capacitance between CIN and ground. That means any capacitance to ground on signal path between the AD7747 CIN pin(s) and sensor is included in the AD7747 conversion result.

The parasitic capacitance of the sensor connections can easily be in the same, if not even higher, order as the capacitance of the sensor itself. If that parasitic capacitance is stable, it can be treated as a nonchanging capacitive offset. However, the parasitic capacitance of sensor connections is often changing as a result of mechanical movement, changing ambient temperature, ambient humidity, etc. These changes are seen as drift in the conversion result and may significantly compromise the system accuracy.

To eliminate the CIN parasitic capacitance to ground, the AD7747 SHLD signal can be used for shielding the connection between the sensor and CIN, as shown in Figure 25. The SHLD output is basically the same signal waveform as the excitation of the CIN pin; the SHLD is driven to the same voltage potential as the CIN pin. Therefore, there is no ac current between CIN and SHLD pins, and any capacitance between these pins does not affect the CIN charge transfer. Ideally, the CIN to SHLD capacitance does not have any contribution to the AD7747 result.

To get the best result, locate the AD7747 as close as possible to the capacitive sensor. Keep the connection between the sensor and AD7747 CIN pin, and also the return path between sensor ground and the AD7747 GND pin, short. Shield the PCB track to the CIN pin and connect the shielding to the AD7747 SHLD pin. In addition, if a shielded cable is used for sensor connection, the shield should be connected to the AD7747 SHLD pin.

CAPDAC

The AD7747 CDC full-scale input range is ± 8.192 pF. For simplicity of calculation, however, the following text and figures use ± 8 pF. The part can accept a higher capacitance on the input and the common-mode or offset (nonchanging component) capacitance can be balanced by programmable on-chip CAPDACs.




Figure 26. Using a CAPDAC

The CAPDAC can be understood as a negative capacitance connected internally to the CIN pin. There are two independent CAPDACs, one connected to the CIN(+) and the second connected to the CIN(-). The relation between the capacitance input and output data can be expressed as

$$DATA \approx (C_X - CAPDAC(+)) - (C_Y - CAPDAC(-))$$

The CAPDACs have a 6-bit resolution, monotonic transfer function, are well matched to each other, and have a defined temperature coefficient. The CAPDAC full range (absolute value) is not factory calibrated and can vary up to $\pm 20\%$ with the manufacturing process. See the Specifications section and Figure 16 of the typical performance characteristics.

SINGLE-ENDED CAPACITIVE CONFIGURATION

The AD7747 can be used for interfacing to a single-ended capacitive sensor. In this configuration the sensor should be connected to one of the AD7747 CIN pins, for example CIN(+), and the other pin should be left open circuit. Note that the CAPDIFF bit in the Cap Setup register must be set to 1 at all times for the correct operation.

It is recommended to guard the unused CIN input with the active shield to ensure the best performance in terms of noise, offset, and offset drift.

The CDC (without using the CAPDACs) measure the positive (or the negative) input capacitance in the range of 0 pF to 8 pF (see Figure 27).




Figure 27. CDC Single-Ended Input Configuration

The CAPDAC can be used for programmable shifting of the input range. The example in Figure 28 shows how to use the full ± 8 pF CDC span to measure capacitance between 0 pF to 16 pF.




Figure 28. Using CAPDAC in Single-Ended Configuration

Figure 29 shows how to shift the input range further, up to 25 pF absolute value of capacitance connected to the CIN(+).




Figure 29. Using CAPDAC in Single-Ended Configuration

DIFFERENTIAL CAPACITIVE CONFIGURATION

When the AD7747 is used for interfacing to a differential capacitive sensor, each of the two input capacitances, C_X and C_Y , must be less than 8 pF (without using the CAPDACs) or must be less than 25 pF and balanced by the CAPDACs. Balancing by the CAPDACs means that both $C_X - CAPDAC(+)$ and $C_Y - CAPDAC(-)$ are less than 8 pF.

If the unbalanced capacitance connected to CIN pins is higher than 8 pF, the CDC introduces a gain error, an offset error, and nonlinearity error.

See the examples shown in Figure 30, Figure 31, and Figure 32.




Figure 30. CDC Differential Input Configuration




Figure 31. Using CAPDAC in Differential Configuration




Figure 32. Using CAPDAC in Differential Configuration

PARASITIC CAPACITANCE

The CDC architecture used in the AD7747 measures the capacitance C_X connected between the CIN pin and ground. Most applications use the active shield to avoid external influences during the CDC. However, any parasitic capacitance, C_P , as shown in Figure 33, can affect the CDC result.




Figure 33. Parasitic Capacitance

A parasitic capacitance, C_{P1} , coupled in between CIN and ground adds directly to the value of the capacitance C_X and, therefore, the CDC result is: $DATA \approx C_X + C_{P1}$. An offset calibration might be sufficient to compensate for a small parasitic capacitance ($C_{P1} \leq 1$ pF). For a larger parasitic capacitance, the CAPDAC can be used to compensate, followed by an offset calibration to ensure the full range of ± 8 pF is available for the system.

Other parasitic capacitances, such as C_{P2} between active shield and ground as well as C_{P3} between the CIN pin and SHLD, could influence the conversion result. However, the graphs in the Typical Performance Characteristics section show that the effect of parasitic capacitance of type C_{P2}/C_{P3} below 250 pF is insignificant to the CDC result. Figure 7 and Figure 8 show the gain error caused by C_{P2} . Figure 9 shows the gain error caused by C_{P3} .

PARASITIC RESISTANCE




Figure 34. Parasitic Resistance on CIN

Parasitic resistances, as shown in Figure 34, cause leakage currents, which affect the CDC result. The AD7747 CDC measures the charge transfer between the CIN pin and ground. Any resistance connected in parallel to the measured capacitance, C_X , such as the parasitic resistance, R_{P1} , also transfers charge. Therefore, the parallel resistor is seen as an additional capacitance in the output data. A resistance in the range of $R_{P1} \geq 10$ M Ω causes an offset error in the CDC result. An offset calibration can be used to compensate for the effect of small leakage currents. A higher leakage current to ground, $R_{P1} \leq 10$ M Ω , results in a gain error, an offset error, and a nonlinearity error. See Figure 10 in the Typical Performance Characteristics section.

A parasitic resistance, R_{P2} , between SHLD and ground, as well as R_{P3} between the CIN pin and the active shield, as shown in Figure 34, cause a leakage current, which affects the CDC result and is seen as an offset in the data. An offset calibration can be used to compensate for effect of the small leakage current caused by a resistance R_{P2} and $R_{P3} \geq 200$ k Ω . See Figure 11, Figure 12, and Figure 13 in the Typical Performance Characteristics section.

PARASITIC SERIAL RESISTANCE




Figure 35. Parasitic Serial Resistance

The AD7747 CDC result is affected by a resistance in series with the measured capacitance. The serial resistance should be less than 10 k Ω for the specified performance. See Figure 14 in the Typical Performance Characteristics section.

CAPACITIVE GAIN CALIBRATION

The AD7747 gain is factory calibrated for the full scale of ± 8.192 pF in the production for each part individually. The factory gain coefficient is stored in a one-time programmable (OTP) memory and is copied to the capacitive gain register at power-up or after reset.

The gain can be changed by executing a capacitance gain calibration mode, for which an external full-scale capacitance needs to be connected to the capacitance input, or by writing a user value to the capacitive gain register. This change would be only temporary, and the factory gain coefficient would be reloaded back after power-up or reset. The part is tested and specified for use only with the default factory calibration coefficient.

เอกสารนี้เป็นเอกสารการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

CAPACITIVE SYSTEM OFFSET CALIBRATION

The capacitive offset is dominated by the parasitic offset in the application, such as the initial capacitance of the sensor, any parasitic capacitance of tracks on the board, and the capacitance of any other connections between the sensor and the CDC. Therefore, the AD7747 is not factory calibrated for capacitive offset. It is the user's responsibility to calibrate the system capacitance offset in the application.

Any offset in the capacitance input larger than ± 1 pF should first be removed using the on-chip CAPDACs. The small offset within ± 1 pF can then be removed by using the capacitance offset calibration register.

One method of adjusting the offset is to connect a zero-scale capacitance to the input and execute the capacitance offset calibration mode. The calibration sets the midpoint of the ± 8.192 pF range (that is, Output Code 0x800000) to that zero-scale input.

Another method is to calculate and write the offset calibration register value; the LSB value is 31.25 aF ($8.192 \text{ pF}/2^{17}$).

The offset calibration register is reloaded by the default value at power-on or after reset. Therefore, if the offset calibration is not repeated after each system power-up, the calibration coefficient value should be stored by the host controller and reloaded as part of the AD7747 setup.

INTERNAL TEMPERATURE SENSOR




Figure 36. Internal Temperature Sensor

The temperature sensing method used in the AD7747 is to measure a difference in ΔV_{BE} voltage of a transistor operated at two different currents (see Figure 36). The ΔV_{BE} change with temperature is linear and can be expressed as

$$\Delta V_{BE} = (n_f) \frac{KT}{q} \times \ln(N)$$

where:

K is Boltzmann's constant (1.38×10^{-23}).

T is the absolute temperature in Kelvin.

q is the charge on the electron (1.6×10^{-19} coulombs).

N is the ratio of the two currents.

n_f is the ideality factor of the thermal diode.

The AD7747 uses an on-chip transistor to measure the temperature of the silicon chip inside the package. The Σ - Δ ADC converts the ΔV_{BE} to digital; the data are scaled using factory calibration coefficients. Thus, the output code is proportional to temperature.

$$\text{Temperature}(\text{°C}) = \frac{\text{Code}}{2048} - 4096$$

The AD7747 has a low power consumption resulting in only a small effect due to the part self-heating (less than 0.5°C at $V_{DD} = 5 \text{ V}$).

If the capacitive sensor can be considered to be at the same temperature as the AD7747 chip, the internal temperature sensor can be used as a system temperature sensor. That means the complete system temperature drift compensation can be based on the AD7747 internal temperature sensor without need for any additional external components. See Figure 17 in the Typical Performance Characteristics section.

EXTERNAL TEMPERATURE SENSOR




Figure 37. Transistor as an External Temperature Sensor

The AD7747 provides the option of using an external transistor as a temperature sensor in the system. The ΔV_{BE} method, which is similar to the internal temperature sensor method, is used. However, it is modified to compensate for the serial resistance of connections to the sensor. Total serial resistance ($R_{S1} + R_{S2}$ in Figure 37) up to 100Ω is compensated. The $VIN(-)$ pin must be grounded for proper external temperature sensor operation.

The AD7747 is factory calibrated for Transistor 2N3906 with the ideality factor $n_f = 1.008$.

See Figure 18 in the Typical Performance Characteristics section.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

VOLTAGE INPUT




Figure 38. Resistive Temperature Sensor Connected to the Voltage Input

The AD7747 Σ - Δ core can work as a high resolution (up to 21 ENOB) classic ADC with a fully differential voltage input. The ADC can be used either with the on-chip high precision, low drift, 1.17 V voltage reference, or with an external reference connected to the fully differential reference input pins.

The voltage and reference inputs are continuously sampled by a Σ - Δ modulator during the conversion. Therefore, the input source impedance should be kept low. See the application example in Figure 38.

V_{DD} MONITOR

Along with converting external voltages, the AD7747 Σ - Δ ADC can be used for monitoring the V_{DD} voltage. The voltage from the VDD pin is internally attenuated by 6.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

AD7747

TYPICAL APPLICATION DIAGRAM





Figure 39. Basic Application Diagram for a Differential Capacitive Sensor

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

OUTLINE DIMENSIONS



COMPLIANT TO JEDEC STANDARDS MO-153-AB
 Figure 40. 16-Lead Thin Shrink Small Outline Package [TSSOP]
 (RU-16)
 Dimensions shown in millimeters

ORDERING GUIDE

Model	Temperature Range	Package Description	Package Option
AD7747ARUZ ¹	-40°C to +125°C	16-Lead TSSOP	RU-16
AD7747ARUZ-REEL ¹	-40°C to +125°C	16-Lead TSSOP	RU-16
AD7747ARUZ-REEL7 ¹	-40°C to +125°C	16-Lead TSSOP	RU-16
EVAL-AD7747EBZ ¹		Evaluation Board	

¹ Z = Pb-free part.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

NOTES



Purchase of licensed IC components of Analog Devices or one of its sublicensed Associated Companies conveys a license for the purchaser under the Philips IC Patent Rights to use these components in an IC system, provided that the system conforms to the IC Standard Specification as defined by Philips.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

©2007 Analog Devices, Inc. All rights reserved. Trademarks and registered trademarks are the property of their respective owners. D05469-0-1/07(0)



คลิกเพื่อดูข้อมูลเพิ่มเติม www.analog.com