

การออกแบบการเข้ารหัสและถอดรหัสพาริตีใช้ความหนาแน่นต่ำ
แบบควอไซไซคลิก

ENCODER AND DECODER DESIGN OF QUASI-CYCLIC LOW-
DENSITY PARITY-CHECK CODES



วิทยานิพนธ์นี้เป็นส่วนหนึ่งของการศึกษาคณะหลักสูตรปริญญาวิศวกรรมศาสตรมหาบัณฑิต

สาขาวิชาวิศวกรรมโทรคมนาคม

บัณฑิตวิทยาลัย

สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

พ.ศ. 2551

KMITL-2008-EN-M-010-109

สำนักหอสมุดกลาง พระจอมเกล้าลาดกระบัง

**การออกแบบการเข้ารหัสและถอดรหัสพาริตีเช็คความหนาแน่นต่ำ
แบบควอไซไซคลิก**

**ENCODER AND DECODER DESIGN OF QUASI – CYCLIC LOW-
DENSITY PARITY-CHECK CODES**



เลขหมู่.....
เลขทะเบียน..... 82881
วัน,เดือน,ปี..... 25 ก.ค. 2551

b.....
i.....

วิทยานิพนธ์นี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรปริญญาวิศวกรรมศาสตรมหาบัณฑิต
สาขาวิชาวิศวกรรมโทรคมนาคม
บัณฑิตวิทยาลัย
สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง
พ.ศ.2551

KMITL-2008-EN-M-010-139

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ENCODER AND DECODER DESIGN OF QUASI – CYCLIC LOW-DENSITY PARITY-CHECK CODES



**A THESIS SUBMITTED IN PARTIAL FULFILLMENT OF
THE REQUIREMENT FOR THE DEGREE OF
MASTER OF ENGINEERING IN TELECOMMUNICATIONS ENGINEERING
SCHOOL OF GRADUATE STUDIES
KING MONGKUT'S INSTITUTE OF TECHNOLOGY LADKRABANG**

2008

KMITL-2008-EN-M-010-139

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



COPYRIGHT 2008

SCHOOL OF GRADUATE STUDIES

KING MONGKUT'S INSTITUTE OF TECHNOLOGY LADKRABANG

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บัณฑิตวิทยาลัย
สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง
ใบรับรองวิทยานิพนธ์

หัวข้อวิทยานิพนธ์ การออกแบบการเข้ารหัสและถอดรหัสพาริตีที่เช็คความหนาแน่นต่ำ
แบบควอไซไซคลิก

Encoder and Decoder Design of Quasi-Cyclic Low-Density Parity-
Check Codes

นักศึกษา นายประพันธ์ ลีกุล
รหัสประจำตัว 48060944
ปริญญา วิศวกรรมศาสตรมหาบัณฑิต
สาขาวิชา วิศวกรรมโทรคมนาคม
อาจารย์ที่ปรึกษาวิทยานิพนธ์ ผศ.ดร.พรชัย ทรัพย์นันทิ

คณะกรรมการสอบวิทยานิพนธ์		ลายมือชื่อ
รศ.ดร.ปราโมทย์ วาดเขียน		
รศ.ดร.สุวิพล ลิทธิชีวกภาค		
ผศ.ดร.เผ่าถนัด ศิริสุข		
ผศ.ดร.สมเกียรติ ฤกษ์วิญญู		
ผศ.ดร.พรชัย ทรัพย์นันทิ		

วัน/เดือน/ปี ที่สอบ 2 พฤษภาคม 2551 เวลา 14.00-16.00 น.

สถานที่สอบ ณ ห้องประชุม 3 ชั้น 5 อาคาร A

บัณฑิตวิทยาลัยรับรองแล้ว
(รศ.ดร.รวิวรรณ ชินะตระกูล)
คณบดีบัณฑิตวิทยาลัย

วันที่.....๒๓.....เดือน.....พฤษภาคม.....พ.ศ.....๒๕๕๑.....

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

หัวข้อวิทยานิพนธ์	การออกแบบการเข้ารหัสและถอดรหัสพาริตีเช็คความหนาแน่น ต่ำแบบควอไซไซคลิก
นักศึกษา	นายประพันธ์ ลีกุล
รหัสประจำตัว	48060944
ปริญญา	วิศวกรรมศาสตรมหาบัณฑิต
สาขา	วิศวกรรมโทรคมนาคม
พ.ศ.	2551
อาจารย์ที่ปรึกษาวิทยานิพนธ์	ศศ.ดร.พรชัย ทรัพย์นิธิ

บทคัดย่อ

วิทยานิพนธ์ฉบับนี้ เสนอวิธีการออกแบบวงจรเข้ารหัสและถอดรหัสพาริตีเช็คความหนาแน่นต่ำแบบควอไซไซคลิก (Quasi-Cyclic Low-Density Parity-Check Codes : QC-LDPC) ที่ใช้แก้ไขข้อผิดพลาดในระบบสื่อสารเชิงดิจิทัล การเข้ารหัสจะเน้นที่อัตรารหัสที่สูง (High Rate) ในกรณีที่บล็อกข้อมูลในการเข้ารหัสมีขนาดยาวขึ้น ทฤษฎีการที่ต้องการและความซับซ้อนเพิ่มขึ้นในลักษณะเชิงเส้น ในส่วนการถอดรหัสพาริตีเช็คความหนาแน่นต่ำได้นำอัลกอริทึมการแพร่กระจายความน่าเชื่อถือ (Belief propagation : BP) มาใช้ร่วมกับแทนเนอร์กราฟ (Tanner graph) ในโดเมนลอการิทึม (Log-Domain Algorithm) การลดความซับซ้อนในวงจรถอดรหัส อาศัยการประมาณค่า $\log((e^x + 1)/(e^x - 1))$ นอกจากนี้ทำการเปรียบเทียบวิธีการถอดรหัส ด้วยเลขจำนวนจริง (floating-point) กับการถอดรหัสด้วยเลขตายตัว (fixed-point) ในช่องสัญญาณรบกวนเกาส์แบบขาว เพื่อจำลองสมรรถนะเปรียบเทียบอัตราบิดเบือนของข้อมูล โดยการจำลอง

Thesis Title	Encoder and Decoder Design of Quasi – Cyclic Low-Density Parity-Check Codes
Student	Mr. Prapan Leekul
Student ID.	48060944
Degree	Master of Engineering
Program	Telecommunication Engineering
Year	2008
Thesis	Asst. Prof. Dr. Pornchai Supnithi

ABSTRACT

This thesis presents encoder and decoder design of high-rate Quasi-Cyclic Low-Density Parity-Check (QC-LDPC). The advantage of the proposed encoding schemes is the linearity of resources and complexity as the input block size increases. The decoder employs the Belief Propagation algorithm together with Tanner graph of the parity-check matrix in the log-domain. The function $\log((e^x + 1)/(e^x - 1))$ equation is approximated in order to reduce the complexity in the decoding process. Performance comparison of floating-point decoding and fixed-point decoding in AWGN is in forms of the bit error rate.

กิตติกรรมประกาศ

วิทยานิพนธ์ฉบับนี้สามารถสำเร็จลุล่วงไปได้ด้วยดี เนื่องจากได้รับความกรุณาจาก ผศ.ดร. พรชัย ทรัพย์นิธิ ที่ให้ความช่วยเหลือ แนะนำ แก้ไขปัญหา และคอยดูแลเอาใจใส่ติดตามงาน ซึ่งแนะข้อบกพร่อง รวมทั้งฝึกฝนให้ข้าพเจ้ามีแนวคิดและทักษะในการนำเสนอและดำเนินงานซึ่งมีประโยชน์อย่างยิ่งต่อตัวข้าพเจ้า

ขอขอบพระคุณ ดร. เกียรติศักดิ์ ศรีพิमानวัฒน์ ฝ่ายวิจัยและพัฒนาเทคโนโลยีโทรคมนาคม และเครือข่ายคอมพิวเตอร์ ศูนย์เทคโนโลยีอิเล็กทรอนิกส์และคอมพิวเตอร์แห่งชาติ ที่ให้คำแนะนำทางวิชาการตลอดจนความดูแลเอาใจใส่ และความปรารถนาดีที่มีต่อข้าพเจ้า

ขอขอบพระคุณ ผศ. นิภา ติลาจุติ ผศ. ณรงค์ เหมภรณ์ อ. ศรวัฒน์ ชิวปรีชา ที่ให้คำแนะนำทางวิชาการตลอดจนความดูแลเอาใจใส่ และความปรารถนาดีที่มีต่อข้าพเจ้า

ขอขอบคุณสมาชิกในห้องปฏิบัติการสื่อสารดาวเทียม (Satellite Communication Laboratory) ทุกคน สำหรับความช่วยเหลือ มิตรภาพ และความจริงใจที่มีให้แก่กันตลอดระยะเวลาที่ข้าพเจ้าปฏิบัติงานในห้องวิจัยแห่งนี้

ขอขอบคุณสมาชิกในห้องปฏิบัติการสื่อสารเชิงแสงและควอนตัมทุกคน สำหรับความช่วยเหลือ มิตรภาพ และความจริงใจที่มีให้แก่กันตลอดระยะเวลาที่ข้าพเจ้าปฏิบัติงาน

คุณความดีอันใดที่เกิดจากวิทยานิพนธ์ฉบับนี้ ขอมอบแต่บิดาและมารดาของข้าพเจ้า ที่ได้ให้ชีวิต โอกาสทางการศึกษา ก่อเลี้ยงใจและความหวังโยนมาโดยตลอด และญาติของข้าพเจ้าที่คอยสนับสนุน ช่วยเหลือและให้คำแนะนำปรึกษาที่ดี ตลอดจนครูและอาจารย์ทุกท่านที่กรุณาประสิทธิ์ประสาทความรู้ให้แก่ข้าพเจ้า

ประพันธ์ ลีกุล

สารบัญ

	หน้า
บทคัดย่อภาษาไทย.....	I
บทคัดย่อภาษาอังกฤษ.....	II
กิตติกรรมประกาศ.....	III
สารบัญ.....	IV
สารบัญตาราง.....	VIII
สารบัญรูป.....	IX
บทที่ 1 บทนำ.....	1
1.1 ความเป็นมาและความสำคัญของปัญหา.....	1
1.2 วัตถุประสงค์และขอบเขตวิทยานิพนธ์.....	4
1.3 ขอบเขตการวิจัย.....	5
1.4 ขั้นตอนการศึกษา.....	5
บทที่ 2 ทฤษฎีและหลักการรหัสของสัญญาณ.....	6
2.1 หลักการรหัสของสัญญาณ.....	6
2.1.1 หลักการเข้ารหัสแบบบล็อก (Block Codes).....	6
2.1.2 เมตริกซ์กำเนิด (Generator Matrix).....	9
2.1.3 เมตริกซ์พาริตีเช็ก (Parity-check matrix).....	11
2.1.4 รหัสแฮมมิง (Hamming Code).....	11
2.1.5 การถอดรหัสบล็อกเชิงเส้น.....	12
2.1.6 การถอดรหัสด้วยซินโดรม (Syndrome Decoding).....	12
2.2 เอสเอนอาร์ของสัญญาณเข้ารหัส.....	12
2.3 เกนของรหัส (Coding Gain).....	14
2.4 หลักการเข้ารหัสพาริตีเช็กความหนาแน่นต่ำ.....	15
2.4.1 การเข้ารหัสด้วยเมตริกซ์กำเนิด G.....	15
2.4.2 การเข้ารหัสด้วยเมตริกซ์พาริตีเช็ก H.....	16
2.5 หลักการถอดรหัสพาริตีเช็กความหนาแน่นต่ำ.....	18
2.5.1 แทนเนอร์กราฟ (Tanner Graph).....	18
2.5.2 วิธีคำนวณการถอดรหัสโดยใช้แทนเนอร์กราฟ (Tanner Graph).....	20

สารบัญ (ต่อ)

	หน้า
2.5.2.1 ขั้นตอนการถอดรหัสในรูปแบบของความน่าจะเป็น.....	21
2.5.2.2 ขั้นตอนการถอดรหัสในรูปแบบของลอการิทึม.....	23
บทที่ 3 เอฟพีจีเอพื้นฐานและการออกแบบ.....	25
3.1 ประเภทวงจรรวมแบบดิจิทัล.....	25
3.2 ไอซีมาตรฐานและวงจรรวมแบบมาตรฐาน.....	26
3.3 วงจรรวมประเภทเอซิก (ASIC).....	27
3.3.1 วงจรรวมแบบเกตอาร์เรย์.....	27
3.3.2 วงจรรวมแบบฟิวส์ดัม.....	28
3.3.3 วงจรรวมแบบเซลล์มาตรฐาน (Standard Cell).....	28
3.4 วงจรรวมแบบพีแอลดี.....	28
3.4.1 อุปกรณ์เอสพีแอลดี.....	29
3.4.1.1 พรอม (Programmable Read-Only Memory: PROM).....	30
3.4.1.2 พีแอลเอ (Programmable Logic Array: PLA).....	31
3.4.1.3 พีแอล (Programmable Array Logic: PAL).....	32
3.4.1.4 อีพีแอลดี (Erasable Programmable Logic Device: EPLD).....	32
3.4.2 อุปกรณ์ซีพีแอลดี (Complex Programmable Logic Device: CPLD).....	33
3.4.3 อุปกรณ์เอฟพีจีเอ (Field Programmable Gate Array: FPGA).....	33
3.5 ภาษาวีเอชดีแอล (VHSIC Hardware Description Language: VHDL).....	34
3.5.1 โครงสร้างพื้นฐานของภาษาวีเอชแอล.....	35
3.5.2 ความสามารถของภาษาวีเอชดีแอล (Capability).....	37
3.5.3 องค์ประกอบของภาษาวีเอชดีแอล.....	38
3.5.3.1 การกำหนดการเชื่อมต่อ.....	38
3.5.3.2 การกำหนดรูปแบบของการบรรยาย.....	39
3.6 การออกแบบวงจรดิจิทัลด้วยเอฟพีจีเอ.....	40
3.6.1 การออกแบบ.....	41
3.6.2 การติดตั้ง.....	43

สารบัญ (ต่อ)

หน้า

3.6.3 การโปรแกรมข้อมูลลงชิพเอฟพีจีเอ.....	44
บทที่ 4 การออกแบบการเข้ารหัสพาร์ติชันที่เพิ่มความหนาแน่นต่ำแบบควอไซไซคลิก.....	45
4.1 ทฤษฎีการออกแบบการเข้ารหัสพาร์ติชันที่เพิ่มความหนาแน่นต่ำแบบควอไซไซคลิก.....	45
4.1.1 รหัสพาร์ติชันที่เพิ่มความหนาแน่นต่ำประเภทอาร์เรย์.....	46
4.1.2 รหัสพาร์ติชันที่เพิ่มความหนาแน่นต่ำแบบอาร์เรย์คุณสมบัติของ Cycle.....	46
4.2 การออกแบบการเข้ารหัสพาร์ติชันที่เพิ่มความหนาแน่นต่ำแบบควอไซไซคลิก.....	49
4.2.1 วงจรเข้ารหัสแบบอนุกรม.....	51
4.2.2 วงจรเข้ารหัสแบบกึ่งขนาน.....	52
4.2.3 วงจรเข้ารหัสแบบขนาน.....	53
4.3 การออกแบบการถอดรหัสพาร์ติชันที่เพิ่มความหนาแน่นต่ำแบบควอไซไซคลิก.....	57
4.3.1 โครงสร้างชุดการหาค่าบิตโนดเริ่มต้น ($L(c)$).....	58
4.3.2 โครงสร้างชุดการหาค่าเช็คนโนด ($L(r)$).....	58
4.3.3 โครงสร้างชุดการหาค่าบิตโนด ($L(q)$).....	60
4.3.4 โครงสร้างชุดการหาค่าการตัดคลื่นใจแบบละเอียด ($L(Q)$).....	60
4.3.5 โครงสร้างชุดการหาค่าการตัดคลื่นใจแบบหยาบ (c).....	61
บทที่ 5 ผลการออกแบบและทดสอบการทำงาน.....	63
5.1 ผลการออกแบบและจำลองการทำงาน.....	63
5.1.1 โครงสร้างและการออกแบบการเข้ารหัสพาร์ติชันที่เพิ่มความหนาแน่นต่ำ.....	64
5.1.1.1 โครงสร้างชุดดำเนินการเลื่อนบิตแบบวนกลับ.....	64
5.1.1.2 โครงสร้างชุดการบวกลักษณะมอดุโล - 2.....	66
5.1.2 โครงสร้างและการออกแบบการถอดรหัสพาร์ติชันที่เพิ่มความหนาแน่นต่ำ.....	67
5.1.2.1 โครงสร้างชุดหน่วยความจำชั่วคราว (Ram).....	67
5.1.2.2 โครงสร้างชุดตัวดำเนินการคูณ (Multiply).....	69
5.1.2.3 โครงสร้างชุดการแยกสัญญาณ (ABS).....	70
5.1.2.4 โครงสร้างชุดตัวดำเนินการบวกแบบไม่คิดเครื่องหมาย.....	70
5.1.2.5 โครงสร้างชุดหน่วยความจำถาวรที่ใช้ในการเปิดตาราง (LUT).....	72

สารบัญ (ต่อ)

	หน้า
5.1.2.6 โครงสร้างชุดการรวมบิตสัญลักษณ์กับบิตข้อมูล (Sign)	76
5.1.2.7 โครงสร้างชุดตัวดำเนินการบวกแบบคิดเครื่องหมาย (+, -).....	77
5.1.2.8 โครงสร้างชุดตัวดำเนินการในการตัดสินใจแบบหยาบ.....	78
5.2 ผลการเปรียบเทียบประสิทธิภาพ.....	80
5.2.1 การวิเคราะห์ผลการใช้ทรัพยากร.....	80
5.2.2 การเปรียบเทียบประสิทธิภาพ.....	80
บทที่ 6 สรุปผลและข้อเสนอแนะ.....	81
6.1 สรุปผลการวิจัย.....	81
6.2 ปัญหาและข้อเสนอแนะ.....	82
บรรณานุกรม.....	86
ภาคผนวก.....	88
ภาคผนวก ก. โปรแกรมจำลองการเข้ารหัสและถอดรหัสพาริตีเพื่อความหนาแน่นต่ำ.....	88
ภาคผนวก ข. ผลงานวิจัยที่ได้รับการตีพิมพ์เผยแพร่.....	93
ประวัติผู้เขียน.....	99

สารบัญตาราง

ตารางที่	หน้า
2.1 การเข้ารหัสแบบบล็อก ที่ $k = 4, n = 7$ และ $R = 4/7$	7
5.1 ตารางแทนค่า $\log((e^x + 1)/(e^x - 1))$	75
5.2 การใช้จำนวน Logic Elements	81



สารบัญรูป


รูปที่	หน้า
1.1	แผนผังส่วนประกอบหลักในระบบสื่อสารเชิงดิจิทัล.....3
2.1	โครงสร้างของรหัสบล็อกเชิงเส้น.....7
2.2	ช่องสัญญาณสมมาตรไบนารี.....13
2.3	กราฟแสดงความน่าจะเป็นของบิตผิดพลาดในกรณีที่มีการเข้ารหัสช่องสัญญาณ.....14
2.4	การรับส่งข้อมูลในระบบสื่อสารดิจิทัล.....18
2.5	แทนเนอร์กราฟ (Tanner Graph).....19
2.6	สัญลักษณ์ในแทนเนอร์กราฟ (Tanner Graph)20
3.1	ไดอะแกรมการออกแบบวงจรดิจิทัล.....25
3.2	ไอซีซีมอส (CMOS).....26
3.3	วงจรรวมทีทีแอล (TTL).....26
3.4	ไดอะแกรมของวงจรรวมเอสิก.....27
3.5	ไดอะแกรมของวงจรรวมแบบพีแอลดี.....28
3.6	วงจรพื้นฐานของทีแอลดีในรูปแบบของผลคูณรวมบวก.....29
3.7	ไดอะแกรมแอสทีแอลดี.....30
3.8	วงจรพื้นฐานภายในของพารอม.....30
3.9	วงจรพื้นฐานภายในของพีแอลเอ.....31
3.10	วงจรพื้นฐานภายในของพีแอลดี.....32
3.11	โครงสร้างของซีพีแอลดี.....33
3.12	โครงสร้างทั่วไปของเอฟพีจีเอ34
3.13	ระดับของการออกแบบวงจรดิจิทัลในภาษาวีเอชดีแอล.....36
3.14	การเชื่อมต่อและสถาปัตยกรรมของภาษาวีเอชดีแอล.....38
3.15	บล็อกไดอะแกรมการบรรยายการเชื่อมต่อขององค์ประกอบ.....39
3.16	การบรรยายเชิงพฤติกรรมขององค์ประกอบ.....39
3.17	ขั้นตอนการออกแบบวงจรดิจิทัลบนเอฟพีจีเอ.....40
3.18	การออกแบบวงจรด้วยภาษาวีเอชดีแอล.....41
3.19	การออกแบบวงจรด้วยวิธีการวาดผังวงจร (Schematic).....42
3.20	การออกแบบด้วยการเขียนขั้นตอนการทำงาน (State diagram)42

สารบัญรูป (ต่อ)

รูปที่	หน้า
3.21 สัญญาณที่ได้จากการจำลองการทำงานในรูปแบบ Waveform.....	43
3.22 การโปรแกรมลงในชิพเอฟพีจีเอ.....	44
4.1 วงจรการเข้ารหัสพาร์ตีซีล็คความหนาแน่นต่ำแบบ XOR Network.....	49
4.2 บล็อกโคอะแกรมของชุดเข้ารหัส QC-LDPC.....	50
4.3 วงจรการเข้ารหัสแบบอนุกรม.....	51
4.4 วงจรการเข้ารหัสแบบกึ่งขนาน.....	52
4.5 วงจรการเข้ารหัสแบบขนาน.....	54
4.6 ขั้นตอนการถอดรหัสพาร์ตีซีล็คความหนาแน่นต่ำ.....	57
4.7 โครงสร้างการหาค่าบิตโนดเริ่มต้น ($L(c_i)$).....	58
4.8 โครงสร้างการหาค่าเช็คนอด ($L(c_{ij})$).....	59
4.9 โครงสร้างการหาค่าบิตโนด ($L(q_{ij})$).....	60
4.10 โครงสร้างการหาค่าการตัดสินใจแบบละเอียด ($L(Q_i)$).....	61
4.11 โครงสร้างการหาค่าการตัดสินใจแบบหยาบ (c_i).....	61
5.1 ผังวงจรระดับ RTL ของชุดดำเนินการเลื่อนบิตแบบวนกลับ.....	65
5.2 ผลการจำลองการทำงานของตัวดำเนินการเลื่อนบิตแบบวนกลับ.....	66
5.3 ผังวงจรระดับ RTL ของชุดการบวกลักษณะมอดุโล-2.....	66
5.4 ผลการจำลองการทำงานตัวดำเนินการบวกแบบมอดุโล-2.....	67
5.5 ผังวงจรระดับ RTL ของชุดหน่วยความจำชั่วคราว (Ram).....	68
5.6 ผลการจำลองการทำงานหน่วยความจำชั่วคราว.....	69
5.7 ผังวงจรระดับ RTL ของชุดตัวดำเนินการคูณ (Multiply).....	69
5.8 การจำลองการทำงานของตัวดำเนินการคูณ (Multiply).....	69
5.9 ผังวงจรระดับ RTL ของชุดการแยกเครื่องหมาย (ABS).....	70
5.10 ผลการจำลองการทำงานของบล็อกการแยกเครื่องหมาย (ABS).....	70
5.11 ผังวงจรระดับ RTL ของชุดดำเนินการบวกแบบไม่คิดเครื่องหมาย (+).....	71
5.12 ผลการจำลองการทำงานของตัวดำเนินการบวกแบบไม่คิดเครื่องหมาย (+).....	72
5.13 ผังวงจรระดับ RTL ของชุดหน่วยความจำถาวรที่ใช้ในการเปิดตาราง (LUT).....	73
5.14 การแบ่งบิตข้อมูล.....	74
5.15 ผลการจำลองการทำงานของหน่วยความจำถาวรที่ใช้ในการเปิดตาราง (LUT).....	75

สารบัญรูป (ต่อ)

รูปที่	หน้า
5.16	ผังวงจรระดับ RTL ของชุดดำเนินการรวมบิตสัญลักษณ์กับบิตข้อมูล (Sign)76
5.17	ผลการจำลองการทำงานของตัวดำเนินการรวมบิตสัญลักษณ์กับบิตข้อมูล (Sign)76
5.18	ผังวงจรระดับ RTL ของชุดดำเนินการบวกแบบคิดเครื่องหมาย (+, -)77
5.19	ผลการจำลองการทำงานของตัวดำเนินการบวกแบบคิดเครื่องหมาย (+, -).....78
5.20	ผังวงจรระดับ RTL ของชุดดำเนินการในการตัดสินใจ (Hard Decision).....79
5.21	ผลการจำลองการทำงานของตัวดำเนินการในการตัดสินใจ (Hard Decision)80
5.22	การใช้จำนวน Logic Elements.....80
5.23	การประมาณค่าลอการิทึมด้วยเลขจำนวนจริง.....82
5.24	การประมาณค่าลอการิทึมด้วยเลขตายตัว.....82
5.25	สมรรถนะอัตราผิดพลาดของการคำนวณของเลขตายตัวและเลขจำนวนจริง.....83



บทที่ 1

บทนำ

1.1 ความเป็นมาและความสำคัญของปัญหา

รหัสพาริตีเช็คความหนาแน่นต่ำได้รับการคิดค้นขึ้นในปี ค.ศ. 1960 โดย นาย R. G. Gallager [1] แห่งสถาบัน MIT ในประเทศสหรัฐอเมริกา และต่อมาในปี ค.ศ. 1962 บทความของเขาได้รับการตีพิมพ์ โดยใช้ชื่อว่า Low-density parity-check codes ในวารสาร IRE Transactions on Information Theory แต่ในขณะนั้นแทบจะไม่มีใครให้ความสนใจ เนื่องจากหลายๆ เหตุผลเช่น ปัญหาเรื่องฮาร์ดแวร์ ซึ่งในสมัยนั้นฮาร์ดแวร์ยังมีความสามารถที่ต่ำไม่เหมาะกับรหัสที่มีความซับซ้อน จึงทำให้รหัสพาริตีเช็คความหนาแน่นต่ำเงียบหายไปนาน จนกระทั่งในปี ค.ศ. 1996 D. J. C. MacKay และ R. M. Neal [2][3] ได้นำเสนอการค้นพบที่เกี่ยวข้องกับรหัสพาริตีเช็คความหนาแน่นต่ำ (LDPC) โดยใช้วิธีการประมาณด้วยขั้นตอนของ Belief Propagation จึงทำให้รหัสพาริตีเช็คความหนาแน่นต่ำได้รับการนำกลับมาใช้ใหม่ S. Y. Chung และคณะ [4] ได้แสดงให้เห็นถึงสมรรถนะของรหัสพาริตีเช็คความหนาแน่นต่ำที่เข้าใกล้ขีดจำกัดของแชนนอน โดยห่างกัน 0.0045 dB เท่านั้น เนื่องจากมีประสิทธิภาพในการแก้ไขข้อผิดพลาด ได้ดีเยี่ยม ทำให้นักวิจัยต่างๆ สนใจกันอย่างมาก โดยการวิจัยจะมุ่งเน้นไปที่การวิเคราะห์และปรับปรุงรหัสให้ดีขึ้น

รหัสพาริตีเช็คความหนาแน่นต่ำแบบควอดริเซคติก (QC-LDPC) ได้รับการสร้างจากเมตริกซ์สลับที่สามารถให้ระยะห่างของ Girth เท่ากับ 12 และโครงสร้างในลักษณะนี้มีผลอีกอย่างคือ ทำให้ระยะห่างต่ำสุด (Minimum Hamming Distant) ซึ่งเป็นผลดีต่อการเข้ารหัส [6] การเข้ารหัสของรหัสพาริตีเช็คความหนาแน่นต่ำแบบควอดริเซคติกได้รับการนำเสนอการออกแบบการเข้ารหัสแบบ VLSI Implementation โดยพิจารณาถึงการลดความซับซ้อนในการเข้ารหัส จึงได้นำเสนอ Pivoting และ Bit-Reverse (PABR) อัลกอริทึม [7] LDPC ได้รับการออกแบบที่ Block length 648 ,1296 ,1944 Bit ที่อัตรารหัส 1/2 ,2/3 ,3/4 ,5/6 ตามมาตรฐาน IEEE 802.11n และได้มีการออกแบบโครงสร้างและการเข้ารหัส-ถอดรหัสเพื่อฮาร์ดแวร์ [8]

ในปัจจุบันเทคโนโลยีการสื่อสารได้เข้ามามีบทบาทในชีวิตประจำวันมากขึ้น เช่น ระบบโทรศัพท์เคลื่อนที่ (Mobile) ระบบสื่อสารไร้สาย (Wireless) การกระจายภาพด้วยระบบดิจิตอล (Digital Video Broadcast : DVB-S2) ระบบการสื่อสารดาวเทียม (Satellite Communication) ระบบการบันทึกข้อมูลด้วยแถบแม่เหล็ก (Hard-Disk Drive) เทคโนโลยีต่าง ๆ เหล่านี้ทำให้เกิดความสะดวกสบายมากขึ้น และช่วยให้การทำงานหรือติดต่อประสานงานสามารถทำได้อย่างรวดเร็ว วัตถุประสงค์ของระบบสื่อสารเชิงดิจิตอลคือ การรับ-ส่งข้อมูลข่าวสารจากแหล่งกำเนิดสัญญาณไป

ยังภาครับ โดยผ่านช่องสัญญาณสื่อสารที่ประกอบด้วยสัญญาณรบกวนที่มีผลกระทบทำให้ข้อมูลข่าวสารผิดพลาด ให้ปริมาณมาก รวดเร็ว และมีสมรรถนะในระดับที่ยอมรับได้ การสื่อสารในแต่ละระบบมักจะมีเกิดความผิดพลาดในการรับ-ส่งข้อมูลเนื่องมาจากสัญญาณรบกวน (Noise) ซึ่งเป็นอุปสรรคสำคัญที่เกิดขึ้น มีหลายสาเหตุ อาจเกิดขึ้นจากการกระทำของมนุษย์ หรือเกิดขึ้นเองตามธรรมชาติ และการแทรกสอดสัญญาณ ความผิดพลาดด้านการซิงค์เวลาและการแทรกสอดระหว่างผู้ใช้ เป็นต้น ในส่วนของสัญญาณรบกวนภายในตัวอุปกรณ์เครื่องรับ (Internal Noise) แบ่งได้ 2 ประเภท

1. สัญญาณรบกวนจากอุณหภูมิ (Thermal Noise) เกิดจากการเคลื่อนที่ของอิเล็กตรอนภายในตัวอุปกรณ์
2. สัญญาณรบกวนที่เกิดจากการรวมตัวของอิเล็กตรอนกับ โฮล (Hole)

ซึ่งหากสัญญาณที่รับเข้ามาในระบบเป็นสัญญาณที่ไม่ต้องการ จะจัดว่าสัญญาณเหล่านั้นเป็นสัญญาณรบกวน และเมื่ออุณหภูมิที่ตัวรับสัญญาณสูงจะทำให้กำลังของสัญญาณรบกวนจะสูงขึ้นทำให้ระดับเอสเอ็นอาร์ (Signal to Noise Ratio : SNR) ต่ำลงและมีอัตราบิตผิดพลาด (Bit Error Rate : BER) สูงขึ้น จากสาเหตุที่ได้กล่าวมาจะเห็นว่าในการรับ-ส่งข้อมูลข่าวสารจะเกิดความผิดพลาดขึ้นเนื่องจากสัญญาณรบกวนหลายรูปแบบซึ่งไม่สามารถคาดเดาได้แน่นอนที่อาจจะเข้ามาทำลายข้อมูลข่าวสาร การแก้ไขบิตผิดพลาดในการรับ-ส่งข้อมูลสามารถทำได้หลายวิธี เช่น การเพิ่มคุณภาพของสัญญาณหรือการเพิ่มกำลังเครื่องส่งเพื่อให้สัญญาณชัดเจนขึ้น (Signal to Noise Ratio : SNR) การเพิ่มกำลังเครื่องส่งสัญญาณจะนำมาซึ่งค่าใช้จ่ายที่เพิ่มมากขึ้นจึงเป็นวิธีที่ไม่เหมาะสม แต่วิธีที่นิยมใช้คือเทคนิคการเข้ารหัสช่องสัญญาณ (Channel Coding) การเข้ารหัสช่องสัญญาณนั้นใช้วิธีการเพิ่มบิตพิเศษหรือเรียกว่าบิตพาริตีเข้ามาในบิตข้อมูลข่าวสาร โดยบิตพาริตีที่เพิ่มเข้ามาจะช่วยให้อุปกรณ์สามารถตรวจจับบิตผิดพลาดได้ (Error Detection) หรือในกรณีที่บิตพาริตีมีจำนวนมากพอสำหรับใช้แก้ไขบิตผิดพลาด อุปกรณ์ก็จะแก้ไขบิตผิดพลาด (Error Correction) ของข้อมูลได้ การเข้ารหัสช่องสัญญาณแบ่งได้ 2 รูปแบบคือ

1. การตรวจสอบและขอให้ภาคส่ง ส่งข้อมูลมาใหม่ (Automatic Repeat Request : ARQ)
2. การตรวจสอบและแก้ไขบิตผิดพลาดด้วยตัวเอง (Forward Error Correction : FCC)

สำหรับวิธีแรก ARQ เมื่อภาครับได้รับบิตข้อมูลที่ได้เข้ารหัส จะทำการตรวจสอบผิดพลาด ในกรณีที่พบบิตข้อมูลผิดพลาด ภาครับจะส่งสัญญาณกลับไปให้ภาคส่งเพื่อให้ส่งข้อมูลชุดเดิมกลับมาใหม่ และในวิธีที่สอง FCC เมื่อภาครับได้รับบิตข้อมูลที่ได้เข้ารหัส จะทำการตรวจจับหาบิตผิดพลาด ในกรณีที่พบบิตผิดพลาดในชุดข้อมูลที่ได้รับมา ภาครับจะทำการแก้ไขบิตผิดพลาดดังกล่าวให้ถูกต้องเอง การเข้ารหัสช่องสัญญาณจะช่วยเพิ่มสมรรถนะของระบบโดยรวม เมื่อวัดในรูปแบบของอัตราบิต

ผิดพลาด (Bit Error Rate : BER) ที่ต่ำลง ณ ระดับเอสเอนอาร์ (SNR) เท่าเดิม ซึ่งเทคนิคการเข้ารหัสช่องสัญญาณนี้ได้รับความนิยมอย่างแพร่หลาย โดยภาคส่งจะทำการเข้ารหัส (Encoder) ทำได้โดยเพิ่มบิตพาริตีเข้าไปในชุดข้อมูล จะได้บิตข้อมูลชุดใหม่ขึ้นมา เรียกว่า คำรหัส (Codeword) จากนั้นคำรหัสจะถูกส่งออกไปในช่องสัญญาณที่เต็มไปด้วยสัญญาณรบกวน (Noise) เมื่อมาถึงภาครับจะทำการถอดรหัส (Decoder) โดยใช้บิตพาริตีเป็นตัวตรวจเช็คหาบิตข้อมูลที่ผิดพลาด และถ้าบิตพาริตีมีมากพอภาครับก็จะทำการแก้ไขบิตผิดพลาดนั้นให้ถูกต้องเอง



รูปที่ 1.1 แผนผังส่วนประกอบหลักในระบบสื่อสารเชิงดิจิทัล

ในรูปที่ 1.1 แสดงให้เห็นถึงวิธีการเพิ่มบิตพาริตีเข้าไปในชุดข้อมูล หรือเรียกว่าวิธีการเข้ารหัสช่องสัญญาณ สำหรับรหัสช่องสัญญาณ (Channel Coding) เริ่มต้นตั้งแต่ยุคแรกๆ เป็นการเข้ารหัสบล็อกเชิงเส้น (Linear Block Code) ได้แก่รหัสไซคลิก (Cyclic Code) และรหัสรีดโซโลมอน (Reed Solomon code : RS) จากนั้นได้พัฒนาเป็นรหัสคอนโวลูชัน (Convolution Code) เป็นการเข้ารหัสโดยอาศัยเทรลิสและในยุคแรก ๆ มีการถอดรหัสที่ให้เอาต์พุตแบบหยาบที่มีสมรรถนะในการรับส่งปริมาณข้อมูล (Throughput) สูงขึ้น ต่อมามีการพัฒนาเป็นรหัสเทอร์โบ (Turbo Code) ซึ่งมีการถอดรหัสที่ให้เอาต์พุตแบบละเอียดและมีการประยุกต์ใช้เทคนิคการวนลูบ ซึ่งแก้ไขบิตผิดพลาดได้สูงขึ้น และถูกนำไปใช้อย่างแพร่หลายในยุคที่สาม (3G) รหัสพาริตีเช็คความหนาแน่นต่ำ (Low Low-Density Parity-Check : LDPC) จัดเป็นรหัสบล็อกเชิงเส้น (Linear Block Codes) ชนิดหนึ่งคุณสมบัติที่น่าสนใจของรหัสพาริตีเช็คความหนาแน่นต่ำก็คือ เป็นรหัสที่คล้ายกับรหัสเทอร์โบรุ่นใหม่ที่ให้สมรรถนะแก้ไขบิตผิดพลาดเข้าใกล้ขอบเขตของแชนนอน (Shannon's Limit) จากทฤษฎีข่าวสารของแชนนอน (Shannon's Information Theory) [5] และได้รับการนำเสนอไปใช้ร่วมกับระบบสื่อสารต่าง ๆ เช่น ระบบฮาร์ดดิสก์ไดร์ ระบบสื่อสารไร้สาย ระบบสื่อสารดาวเทียม

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

และยังได้รับการนำเสนอให้นำมาใช้ในยุคที่สี่ (4G) [9] รหัสพาริตีเช็คความหนาแน่นต่ำแบ่งออกเป็น 2 ประเภทคือ

1. รหัสแบบสม่ำเสมอ (Regular)
2. รหัสแบบไม่สม่ำเสมอ (Irregular)

ในการเข้ารหัสที่ขนาดบล็อกข้อมูล (Message) ขนาดใหญ่ การเข้ารหัสพาริตีเช็คความหนาแน่นต่ำแบบเก่ามีปัญหาเรื่องการออกแบบวงจร เนื่องจากต้องใช้ทรัพยากรสูง ในกรณีที่เพิ่มขนาดบล็อกบิตข้อมูลความซับซ้อนของวงจรเพิ่มขึ้นมากอย่างไม่เป็นเชิงเส้น และมีปัญหาเรื่องความเร็วเนื่องจากวงจรที่ใช้อยู่ในลักษณะตรรกะ (Boolean) การทำงานของวงจรไม่สามารถเพิ่มหรือลดความเร็วได้ เนื่องจากไม่ได้ทำงานภายใต้สัญญาณความถี่ (clock) การถอดรหัสพาริตีเช็คความหนาแน่นต่ำแบ่งได้ 2 รูปแบบคือ

1. รูปแบบของแลกเปลี่ยนข้อมูล (Message Passing Algorithm) การออกแบบวงจรถอดรหัสในลักษณะนี้จะมีความซับซ้อนมากกว่าแบบลอการิทึม
2. รูปแบบของลอการิทึม (Log-Domain Algorithm) การออกแบบวงจรถอดรหัสในลักษณะนี้ จะมีความซับซ้อนน้อยกว่าแบบแลกเปลี่ยนข้อมูล และการหาค่า $\log((e^x + 1)/(e^x - 1))$ ในส่วนถอดรหัสจะใช้วิธีประมาณ

1.2 วัตถุประสงค์และขอบเขตวิทยานิพนธ์

เนื่องจากการเข้ารหัสและถอดรหัสพาริตีเช็คความหนาแน่นต่ำด้วยซอฟต์แวร์ทำงานได้ช้ากว่า การเข้ารหัสและถอดรหัสด้วยฮาร์ดแวร์ ดังนั้นจึงได้ออกแบบการเข้ารหัสและถอดรหัสเพื่อสังเคราะห์เป็นวงจรสำหรับทำงานบนอุปกรณ์โลจิกแบบโปรแกรม (Field Programmable Gate Array : FPGA) แต่วงจรเข้ารหัสในแบบเก่าจะใช้ในรูปแบบ XOR Network การเข้ารหัสในลักษณะนี้จะสิ้นเปลืองทรัพยากรเป็นอย่างมาก โดยเฉพาะเมื่อบล็อกข้อมูล (Message) มีขนาดใหญ่ขึ้น และความซับซ้อนสูงขึ้น ความเร็วในการเข้ารหัสจะลดลง เนื่องจากวงจรอยู่ในลักษณะตรรกะ (Boolean) การทำงานของวงจรในลักษณะนี้จะไม่ทำงานภายใต้สัญญาณความถี่ (Clock) เมื่อความถี่สูงขึ้นความเร็วของวงจรก็จะทำงานเท่าเดิมไม่เพิ่มความเร็วตามความถี่ ดังนั้นการหาวิธีลดความซับซ้อนในวงเข้ารหัสที่บิตอินพุตขนาดยาว การเพิ่มการรับส่งข้อมูล (Throughput) ให้สูงขึ้นและการใช้ทรัพยากรให้เหมาะสมจึงเป็นสิ่งที่ควรพิจารณา ในส่วนของการถอดรหัสพาริตีเช็คความหนาแน่นต่ำ สิ่งที่ต้องพิจารณาคือส่วนของการประมาณค่า $\log((e^x + 1)/(e^x - 1))$ ให้เหมาะสมกับเข้ารหัสที่บิตอินพุตขนาดยาวที่อัตราเข้ารหัสที่สูง (High Rate)

1.3 ขอบเขตการวิจัย

ขอบเขตของวิทยานิพนธ์ฉบับนี้คือ การออกแบบวงจรเข้ารหัสพาริตีที่เช็คความหนาแน่นต่ำ ในลักษณะอนุกรม ลักษณะกึ่งขนาน และลักษณะขนาน โดยเน้นที่อัตรารหัสสูง (High Rate) เพื่อรองรับบล็อกข้อมูลที่มีขนาดเพิ่มขึ้น แต่ทรัพยากรที่ต้องการใช้และความซับซ้อนยังคงเพิ่มขึ้นอย่างเป็นเชิงเส้น การถอดรหัสพาริตีที่เช็คความหนาแน่นต่ำจะอยู่ในรูปแบบของลอการิทึม (Log-Domain Algorithm) ขั้นตอนการหาค่า $L(r_i)$ หาได้จากการประมาณค่า $\log((e^x + 1)/(e^x - 1))$ โดยค่าการประมาณนี้จะถูกเก็บในหน่วยความจำ (Ram) ซึ่งค่าการประมาณสามารถเปลี่ยนแปลงได้ในกรณีที่ต้องการลดการใช้ทรัพยากร หรือต้องการความละเอียดในการประมาณมากกว่าเดิม และเปรียบเทียบการจำลองสมรรถนะการถอดรหัสพาริตีที่เช็คความหนาแน่นต่ำด้วยเลขจำนวนจริง (Floating Point) กับการถอดรหัสด้วยเลขตายตัว (Fixed Point) ในช่องสัญญาณรบกวนเกาส์แบบขาว (Additive White Gaussian Noise : AWGN)

1.4 ขั้นตอนของการศึกษา

วิทยานิพนธ์ฉบับนี้อธิบายถึงขั้นตอนและรายละเอียดต่างๆ ในการออกแบบวงจรเข้ารหัสและถอดรหัส โดยแบ่งเนื้อหาออกเป็น 6 บทดังนี้

บทที่ 1 อธิบายถึงความเป็นมา และปัญหาของงานวิจัย วัตถุประสงค์ และขอบเขตของงานวิจัยการศึกษา

บทที่ 2 กล่าวถึงทฤษฎีและหลักการ และองค์ประกอบของรหัสพาริตีที่เช็คความหนาแน่นต่ำ การถอดรหัสในรูปแบบของแลกเปลี่ยนข้อมูล (Message Passing Algorithm) การถอดรหัสในรูปแบบลอการิทึม (Log-Domain Algorithm)

บทที่ 3 กล่าวถึงการออกแบบวงจรสำหรับชิปเอฟพีจีเอ (Field Programmable Gate Array : FPGA) และวิธีการออกแบบวงจรด้วยภาษาวีเอชดีแอล (VHSIC Hardware Description Language : VHDL)

บทที่ 4 อธิบายถึงการออกแบบการเข้ารหัสพาริตีที่เช็คความหนาแน่นต่ำแบบควอดไซคลิก (QC - LDPC) และเทคนิคที่ใช้ในการออกแบบวงจรเข้ารหัสในลักษณะต่างๆ และการออกแบบการถอดรหัส

บทที่ 5 อธิบายถึงการทดลองและผลการทดลอง

บทที่ 6 เป็นสรุปผลการวิจัยและข้อเสนอแนะ

บทที่ 2

ทฤษฎีและหลักการรหัสช่องสัญญาณ

เนื้อหาในบทนี้จะกล่าวถึงทฤษฎีพื้นฐานต่างๆ ที่ใช้ในการแก้ไขผิดพลาดในระบบสื่อสารเชิงดิจิทัล เช่น การเข้ารหัสช่องสัญญาณในลักษณะรหัสบล็อกเชิงเส้น อธิบายถึงการเข้ารหัสด้วยเมตริกซ์กำเนิด G เทคนิคที่ใช้ในการออกแบบเมตริกซ์พาริตีเช็ค H และการเข้ารหัสด้วยเมตริกซ์พาริตีเช็ค H

2.1 หลักการรหัสช่องสัญญาณ

ระบบสื่อสารดิจิทัลประกอบด้วยภาคส่งและภาครับสัญญาณข่าวสาร ซึ่งการส่งสัญญาณข่าวสารอาจเกิดความผิดพลาด หรือไม่ชัดเจนของรูปสัญญาณ เนื่องจากผลกระทบของสัญญาณรบกวนภายนอกในรูปแบบต่างๆ ที่มีคุณลักษณะแบบสุ่มไม่สามารถคาดเดาได้แน่นอน ดังนั้นเมื่อต้องการแก้ไขบิตหรือสัญลักษณ์ที่ผิดพลาดเพื่อให้อัตราผิดพลาดในระบบต่ำลง เทคนิคการเข้ารหัสช่องสัญญาณ (Channel coding) เป็นวิธีหนึ่งที่นิยมนำไปใช้ โดยรหัสช่องสัญญาณแบ่งออกเป็น 2 ประเภทใหญ่คือ


1. การเข้ารหัสแบบบล็อก (Block codes)
2. การเข้ารหัสคอนโวลูชัน (Convolution codes)

วิทยานิพนธ์ฉบับนี้จะมุ่งเน้นไปที่การแก้ไขความผิดพลาด (Error Correcting Code: ECC) ในลักษณะการเข้ารหัสแบบบล็อก โดยมีวิธีการเข้ารหัสข้อมูลข่าวสารคือการเพิ่มบิตพิเศษหรือบิตพาริตี (Parity bit) เข้าไปในบิตข้อมูลข่าวสาร บิตพาริตีที่เพิ่มเข้าไปนั้นมีไว้สำหรับตรวจจับบิตผิดพลาด และในกรณีที่บิตพาริตีมีมาก ภาครับอาจทำการแก้ไขบิตผิดพลาดในชุดข้อมูลข่าวสารที่ส่งไปได้เอง สังเกตเห็นว่า การเข้ารหัสช่องสัญญาณนั้นจะเพิ่มบิตพาริตีเข้าไปในข้อมูลข่าวสารทำให้ข้อมูลที่ส่งไปมีขนาดใหญ่กว่าเดิม และทำให้แบนด์วิดท์กว้างตามไปด้วย

2.1.1 การเข้ารหัสแบบบล็อก (Block Codes)

การเข้ารหัสแบบบล็อกจะแบ่งบิตข้อมูลข่าวสารที่จะทำการเข้ารหัสออกเป็นกลุ่มๆ หรือบล็อก เรียกอีกอย่างหนึ่งว่า รหัสบล็อกเชิงเส้น (Linear Block Codes) และจะมีบล็อกข้อมูลข่าวสารขนาด k บิต ในแต่ละบล็อก โดยในแต่ละบล็อกข้อมูลข่าวสารจะถูกแปลงให้เป็นคำรหัส (Codeword : c) ที่มีความยาวเท่ากับ n บิต โดยที่ $n > k$ โดยมีระยะห่างต่ำสุดของคำรหัสเท่ากับ d_{min} ให้ขนาดข้อมูล k บิต $m = [m_1, m_2, m_3, m_4, \dots, m_k]$ ตัวเข้ารหัสบล็อกเชิงเส้นทำการสร้างคำรหัสขนาด

n บิต $\mathbf{c} = [c_1, c_2, c_3, c_4, \dots, c_n]$ ข้อมูลเรียกการเข้ารหัสนี้ว่า รหัส $C(n, k, d_{\min})$ ในกรณีของรหัสแบบมีโครงสร้าง (Systematic) คำรหัสที่ได้จากการเข้ารหัสนั้นจะประกอบด้วย 2 ส่วน ได้แก่ ส่วนของบิตข้อมูลเดิม k บิต และบิตเช็ก (Check Bit) ที่เพิ่มเข้าไป $n-k$ บิต ดังแสดงในรูปที่ 2.1



รูปที่ 2.1 โครงสร้างของรหัสบล็อกเชิงเส้น

ในการส่งข้อมูลที่ส่งผ่านช่องสัญญาณ พาริตีมีไว้สำหรับตรวจสอบและแก้ไขข้อผิดพลาดที่เกิดขึ้นเมื่อถึงภาครับ

การเข้ารหัสจะทำครั้งละบล็อก โดยขนาดของบล็อกข้อมูลจะขึ้นอยู่กับระบบสื่อสารที่ใช้ และสิ่งบ่งชี้ถึงซึ่งประสิทธิภาพของรหัส สามารถหาได้จากอัตราส่วนของจำนวนบิตข้อมูลข่าวสารต่อจำนวนบิตของคำรหัส หรือเรียกว่า อัตรารหัส (Code Rate: R) โดยที่ $0 < R \leq 1$ ในกรณีที่ R ยิ่งเข้าใกล้ 1 รหัสที่ได้จะมีประสิทธิภาพสูงขึ้น แต่ในกรณีที่ $R = 1$ แสดงว่าไม่มีการเข้ารหัส

$$R = k/n \quad (2.1)$$

ตารางที่ 2.1 เป็นตัวอย่างของการเข้ารหัสแบบบล็อก ที่มี $n = 7, k = 4$ และอัตรารหัส $R = 4/7$

ตารางที่ 2.1 การเข้ารหัสแบบบล็อก ที่ $k = 4, n = 7$ และ $R = 4/7$

ข้อมูล ($\mathbf{m} = m_1, m_2, m_3, m_4$)	คำรหัส ($\mathbf{c} = c_1, c_2, c_3, c_4, c_5, c_6, c_7$)
(0 0 0 0)	(0 0 0 0 0 0 0)
(1 0 0 0)	(1 1 0 1 0 0 0)
(0 1 0 0)	(0 1 1 0 1 0 0)
(1 1 0 0)	(1 0 1 1 1 0 0)
(0 0 1 0)	(1 1 1 0 0 1 0)
(1 0 1 0)	(0 0 1 1 0 1 0)
(0 1 1 0)	(1 0 0 0 1 1 0)
(1 1 1 0)	(0 1 0 1 1 1 0)
(0 0 0 1)	(1 0 1 0 0 0 1)
(1 0 0 1)	(0 1 1 1 0 0 1)
(0 1 0 1)	(1 1 0 0 1 0 1)
(1 1 0 1)	(0 0 0 1 1 0 1)
(0 0 1 1)	(0 1 0 0 0 1 1)
(1 0 1 1)	(1 0 0 1 0 1 1)
(0 1 1 1)	(0 0 1 0 1 1 1)
(1 1 1 1)	(1 1 1 1 1 1 1)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากการเข้ารหัสในตารางที่ 2.1 สามารถพิจารณาถึงความสามารถในการตรวจจับ หรือแก้ไขผิดพลาดได้ โดยเมื่อกำหนดให้คำรหัส $c = [c_1, c_2, c_3, c_4, \dots, c_n]$ สามารถนิยาม น้ำหนักแฮมมิง (Hamming Weight) หรือ w_H ของคำรหัส c จาก

$$w_H(c) = \text{จำนวนบิตในคำรหัส } c \text{ ที่มีค่าเท่ากับ } 1$$

เช่น $w_H([1, 1, 0, 1, 0, 0, 0]) = 3$ เป็นต้น และนิยาม ระยะห่างแฮมมิง (Hamming Distance) ระหว่าง C_1 และ C_2 หรือ $d_H(C_1, C_2)$ แสดงได้ดังสมการที่ 2.2

$$\begin{aligned} d_H(C_1, C_2) &= \sum_{i=1}^n (c_{1,i} \neq c_{2,i}) \\ &= \sum_{i=1}^n ((c_{1,i} - c_{2,i}) \neq 0) \\ &= w_H(C_1 - C_2) \end{aligned} \quad (2.2)$$

ค่าระยะห่างแฮมมิงคือ จำนวนบิตที่แตกต่างกันของคำรหัส ซึ่งในตารางที่ 2.1 มีระยะห่างแฮมมิง $d_H([0, 0, 1, 0, 1, 1, 1], [1, 1, 1, 1, 1, 1, 1]) = 3$ ให้รหัส C มีคำรหัสทั้งหมด 2^k คำรหัส และค่าระยะห่างแฮมมิงระหว่างคำรหัสที่ต่ำสุดเรียกว่า ระยะห่างต่ำสุดของรหัส (Minimum Distance) หรือ d_{min}

$$d_{min} = \min_{i \neq j} \{d_H(C_i, C_j)\} \quad (2.3)$$

โดย $i, j = 1, 2, \dots, 2^k$ ในกรณีที่ $d_{min} = 3$ จำนวนบิตที่รหัสสามารถแก้ไขความผิดพลาด e หาได้ดังนี้

$$e = \left\lfloor \frac{d_{min} - 1}{2} \right\rfloor \quad (2.4)$$

และจำนวนบิตที่รหัสสามารถตรวจจับความผิดพลาด e หาได้จาก

$$e = d_{min} - 1 \quad (2.5)$$

ตัวอย่างที่ 2.1 การหาจำนวนบิตที่ผิดพลาดสามารถหาได้จาก d_{min} คือ จำนวนบิตที่สามารถแก้ไขได้

$$t = \left\lfloor \frac{d_{min} - 1}{2} \right\rfloor$$

$$t = \left\lfloor \frac{3 - 1}{2} \right\rfloor$$

$$t = 1$$

จำนวนบิตที่ผิดพลาดและสามารถตรวจจับได้

$$e = d_{min} - 1$$

$$e = 3 - 1$$

$$e = 2$$

ดังนั้น จะเห็นได้ว่าที่ $d_{min} = 3$ สามารถแก้ไขบิตผิดพลาดได้ 1 บิต และตรวจจับบิตที่ผิดพลาดได้ 2 บิต

รหัสที่ได้กล่าวมาข้างต้นสามารถตรวจจับบิตผิดพลาดได้ $e = 2$ บิต และแก้ไขบิตผิดพลาดได้ $t = 1$ บิต สังเกตได้ว่าจำนวนอินพุตเท่ากับ 2^k และจำนวนคำรหัสเท่ากับ 2^m เช่นกัน ในการใช้งานจริงขนาดของอินพุต k มีค่าสูง ให้คำรหัสจำนวนมาก การเข้ารหัสอาจไม่เหมาะสม เช่น $k = 2048$ ให้จำนวนคำรหัสเท่ากับ 2^{2048} คำรหัส

2.1.2 เมตริกซ์กำเนิด (Generator Matrix)

การเข้ารหัสสามารถทำได้หลายวิธี หากจำนวนคำรหัสมีจำนวนน้อยการใช้ตารางดังตารางที่ 2.1 สามารถทำได้แต่ในกรณีที่จำนวนคำรหัสมีจำนวนมาก การเข้ารหัสจึงต้องอาศัยเทคนิคอื่น เช่น การใช้เมตริกซ์กำเนิด โดยเมตริกซ์กำเนิด G มีมิติขนาด $k \times n$ และการเข้ารหัสบล็อกเชิงเส้น (n, k, d_{min}) สามารถทำได้โดยการนำข้อมูลข่าวสาร (\mathbf{m}) คูณกับเมตริกซ์กำเนิด G โดยข้อมูลที่ได้รับการเข้ารหัสแล้วจะได้เป็นคำรหัส (\mathbf{c}) ดังแสดงในสมการที่ 2.9

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เมตริกซ์กำเนิด G คือ

$$G = \begin{bmatrix} p_{11} & p_{12} & \dots & p_{1,(n-k)} & 1 & 0 & \dots & 0 \\ p_{21} & p_{22} & \dots & p_{2,(n-k)} & 0 & 1 & \dots & 0 \\ \dots & \vdots & \dots & \vdots & \vdots & \vdots & \dots & 0 \\ p_{k,1} & p_{k,2} & \dots & p_{k,(n-k)} & 0 & 0 & \dots & 1 \end{bmatrix} \quad (2.6)$$

$$G = [P : I_k] \quad (2.7)$$

ข้อมูลข่าวสาร $\mathbf{m} = [m_1, m_2, m_3, \dots, m_k]$ มีมิติขนาด $1 \times k$ หาได้จาก

$$\mathbf{m} = [m_1, m_2, m_3, \dots, m_k] \quad (2.8)$$

คำรหัส $C = [c_1, c_2, c_3, c_4, \dots, c_n]$ มีมิติขนาด $1 \times n$ หาได้จาก

$$\mathbf{c} = [c_1, c_2, c_3, \dots, c_n] \quad (2.9)$$

การเข้ารหัสคือนำข้อมูล \mathbf{m} คูณด้วยเมตริกซ์กำเนิด G จะได้ $\mathbf{c} = \mathbf{m}G$ โดยคำรหัส \mathbf{c} ที่ได้นั้น มีมิติเท่ากับ $1 \times n$ ดังแสดงในสมการที่ 2.10

$$\mathbf{c} = \mathbf{m}G \quad (2.10)$$

โดยคำรหัสหาได้จาก

$$\mathbf{c} = [p_1, p_2, p_3, \dots, p_{n-k} | m_1, m_2, m_3, \dots, m_k] \quad (2.11)$$

ซึ่งการเข้ารหัสในลักษณะสมการที่ 2.11 จะมีข้อมูลเดิมอยู่ด้วย นั่นคือ $m_1, m_2, m_3, \dots, m_k$ โดยข้อดีสำหรับการเข้ารหัสในลักษณะนี้คือ เมื่อทำการถอดรหัสสามารถที่นำข้อมูลเดิมกลับมาได้โดยง่าย รหัสประเภทนี้จัดเป็นรหัสเชิงระบบ (Systematic Code) โดยรหัสเชิงระบบคือการเข้ารหัสและมีข้อมูล (\mathbf{m}) อยู่ในคำรหัส (\mathbf{c}) รหัสในตารางที่ 2.1 ข้างต้น มีเมตริกซ์กำเนิด ได้แก่

$$G = \begin{bmatrix} 1 & 0 & 1 & 1 & 0 & 0 & 0 \\ 1 & 1 & 1 & 0 & 1 & 0 & 0 \\ 1 & 1 & 0 & 0 & 0 & 1 & 0 \\ 0 & 1 & 1 & 0 & 0 & 0 & 1 \end{bmatrix}$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

โดยคำรหัส (c) หาได้จาก การนำข้อมูลข่าวสาร m_1, m_2, m_3, m_4 มาคูณด้วยเมตริกซ์กำเนิด G

$$C = [m_1 \ m_2 \ m_3 \ m_4] \begin{bmatrix} 1 & 0 & 1 & 1 & 0 & 0 & 0 \\ 1 & 1 & 1 & 0 & 1 & 0 & 0 \\ 1 & 1 & 0 & 0 & 0 & 1 & 0 \\ 0 & 1 & 1 & 0 & 0 & 0 & 1 \end{bmatrix} \quad (2.12)$$

$$= [m_1 + m_3 \quad m_1 + m_2 + m_4 \quad m_2 + m_3 \quad m_1 \quad m_2 \quad m_3 \quad m_4]$$

โดยการบวกข้างต้นเป็นการบวกแบบมอดูโล-2 หรือการ XOR

2.1.3 เมตริกซ์พาริตีเช็ค (Parity-check matrix)

เมตริกซ์พาริตีเช็ค H มีมิติขนาด $(n-k) \times n$ สามารถสร้างได้จากเมตริกซ์กำเนิด G จากความสัมพันธ์ของเมตริกซ์กำเนิดและเมตริกซ์พาริตีเช็คคือ ในแต่ละแถวของเมตริกซ์กำเนิด G จะตั้งฉากกับเมตริกซ์พาริตีเช็ค H ในแต่ละหลัก กล่าวคือ $GH^T = \mathbf{0}_{k \times (n-k)}$ ดังนั้นการหาเมตริกซ์พาริตีเช็ค H โดยใช้เมตริกซ์กำเนิด G ทำได้ดังนี้คือ

เมื่อกำหนดให้

$$H = [I_{n-k} \ P] \quad (2.13)$$

เมื่อสมการที่ 2.13 ได้รับการทรานสโพสและคูณด้วยเมตริกซ์กำเนิด G และบวกแบบมอดูโล-2 จะได้ดังนี้คือ

$$GH^T = [P \ I_k] [I_{n-k} \ P]^T = P + P = \mathbf{0} \quad (2.14)$$

การคำนวณหาระยะห่างต่ำสุด d_{min} ของรหัสสามารถทำได้ 2 วิธี ได้แก่

1. นำหนักต่ำสุดของแต่ละแถวของเมตริกซ์กำเนิด G
2. จำนวนหลักจำนวนน้อยที่สุดที่บวกกันได้ศูนย์ของเมตริกซ์ H

2.1.4 รหัสแฮมมิง (Hamming Code)

รหัสแฮมมิงเป็นรหัสแก้ไขบิตผิดพลาดชนิดหนึ่งที่ที่พารามิเตอร์ดังนี้

$$(n, k) = (2^m - 1, 2^m - 1 - m) \quad (2.15)$$

ซึ่งค่า $m \geq 2$ ระยะห่างต่ำสุดของรหัสแฮมมิงเท่ากับ 3 สามารถแก้ไขผิดพลาดได้ 1 บิต

2.1.5 การถอดรหัสบล็อกเชิงเส้น

ให้ลำดับสัญญาณข่าวสารที่ได้รับ $\mathbf{r} = \mathbf{C} + \mathbf{e}$ กำหนดให้ $\mathbf{e} = [e_1, e_2, e_3, \dots, e_n]$ คือเวกเตอร์ความผิดพลาด โดย $e_i = 1$ ทำให้บิต i ของคำรหัสเป็นบิตที่ผิดพลาด

2.1.6 การถอดรหัสด้วยซินโดรม (Syndrome Decoding)

การถอดรหัสด้วยซินโดรมจัดเป็นการถอดรหัสแบบหลายประเภทหนึ่ง ซึ่งจะตัดสินใจให้สัญญาณที่ได้รับอยู่ในรูปบิต และ ก่อนการถอดรหัส ซินโดรม \mathbf{S} ลำดับสัญญาณที่ได้รับ \mathbf{r} หาได้จาก

$$\mathbf{S} = \mathbf{rH}^T = (\mathbf{c} + \mathbf{e})\mathbf{H}^T = \mathbf{cH}^T + \mathbf{eH}^T = \mathbf{eH}^T \quad (2.16)$$

ดังนั้นเวกเตอร์หรือลำดับความผิดพลาดที่แตกต่างกันจะให้ซินโดรมที่แตกต่างกัน

ขั้นตอนการถอดรหัสด้วยซินโดรม

1. สร้างตารางแพทเทิร์นของบิตผิดพลาดตามความสามารถในการแก้ไขบิตผิดพลาดของรหัส และซินโดรมที่เกี่ยวข้อง
2. คำนวณซินโดรมสำหรับลำดับสัญญาณที่ได้รับ \mathbf{r} โดยคำนวณ $\mathbf{S} = \mathbf{rH}^T$
3. ค้นหาแพทเทิร์นของบิตผิดพลาดที่ซินโดรมจากข้อ 2 ให้เป็น \mathbf{e}
4. ทำการแก้ไขบิตผิดพลาด โดยการบวกสัญญาณที่ได้รับ \mathbf{r} กับ \mathbf{e} ให้ได้คำรหัสที่ทำการตรวจสอบ $\mathbf{c} = \mathbf{r} + \mathbf{e}$

2.2 เอสเอนอาร์ของสัญลักษณ์รหัส

ให้ E_c เป็นพลังงานเฉลี่ยของบิตรหัส E_b เป็นพลังงานเฉลี่ยของบิตข้อมูล เอสเอนอาร์ (SNR) ของรหัสเขียนได้ดังในสมการที่ 2.17


$$\frac{E_c}{N_0} = R \frac{E_b}{N_0} \quad (2.17)$$

ดังนั้นเอสเอนอาร์สำหรับบิตข้อมูลคือ

$$\frac{E_b}{N_0} = \frac{1}{R} \frac{E_c}{N_0} \quad (2.18)$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

โดย R คืออัตรารหัส พิจารณาช่องสัญญาณสมมาตรไบนารี (Binary Symmetric channel) ที่มีความน่าจะเป็นของบิตผิดพลาด $p = P(0|1) = P(1|0)$ และความน่าจะเป็นของบิตถูกต้อง $P(0|0) = P(1|1) = 1 - p$ ดังแสดงในรูปที่ 2.2



รูปที่ 2.2 ช่องสัญญาณสมมาตรไบนารี

ในระบบบีพีเอสเค (BPSK) อัตราบิตผิดพลาดจากช่องสัญญาณ p คือ

$$p = Q\left(\sqrt{\frac{2E_b}{N_0}}\right) \quad (2.19)$$

และเมื่อได้รับการเข้ารหัส อัตราบิตผิดพลาดจากช่องสัญญาณคือ

$$p = Q\left(\sqrt{\frac{2E_c}{N_0}}\right) \quad (2.20)$$

อัตราบิตผิดพลาดเฉลี่ยหลังจากที่ได้รับการถอดรหัสต้องคำนวณในระดับบิตต่อ กล่าวคือจำนวนบิตผิดพลาดน้อยกว่าหรือเท่ากับ t จะถูกแก้ไขหลังจากการถอดรหัส ความน่าจะเป็นของบิตผิดพลาดเท่ากับ j จาก n บิต $P(n, j)$ คือ

$$P(n, j) = \binom{n}{j} p^j (1-p)^{n-j} \quad (2.21)$$

ดังนั้นอัตราบิตผิดพลาดเฉลี่ย P_B หาได้จากความน่าจะเป็นของจำนวนบิตผิดพลาดมากกว่า t

$$P_B \approx \frac{1}{n} \sum_{j=t+1}^n \binom{n}{j} p^j (1-p)^{n-j} \quad (2.22)$$

สำหรับรหัสแวมิงจำนวนบิตที่แก้ไขได้เท่ากับ 1 บิต ดังนั้นความน่าจะเป็นเฉลี่ยของบิตผิดพลาดเท่ากับ

$$P_B \approx \frac{1}{n} \sum_{j=2+1}^n \binom{n}{j} p^j (1-p)^{n-j} \quad (2.23)$$

และทำการลดรูป


$$P_B \approx p - p(1-p)^{n-1} \quad (2.24)$$

2.3 เกนของรหัส (Coding Gain)

เกนของรหัส G หาได้จาก ผลต่างของเอสเออนอาร์ของกรณีที่ไม่มีการเข้ารหัส และกรณีที่มีการเข้ารหัส ณ ระดับความน่าจะเป็นบิตผิดพลาดของระบบที่สนใจ

$$G = \left(\frac{E_b}{N_0} \right)_u (\text{dB}) - \left(\frac{E_b}{N_0} \right)_c (\text{dB}) \quad (2.25)$$

โดย $\left(\frac{E_b}{N_0} \right)_u$ คือเอสเออนอาร์ในกรณีที่ไม่มีการเข้ารหัส และ $\left(\frac{E_b}{N_0} \right)_c$ คือเอสเออนอาร์ในกรณีที่มีการเข้ารหัส



รูปที่ 2.3 กราฟแสดงความน่าจะเป็นของบิตผิดพลาดในกรณีที่มีการเข้ารหัสช่องสัญญาณ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.4. หลักการเข้ารหัสพาริตีเช็คความหนาแน่นต่ำ

ประเภทของรหัสพาริตีเช็คความหนาแน่นต่ำแบ่งออกได้เป็น 2 ประเภทคือ รหัสแบบสม่ำเสมอ (Regular) และรหัสแบบไม่สม่ำเสมอ (Irregular) การเข้ารหัสสามารถทำได้โดยการนำข้อมูล (Message) มาต่อกับพาริตี (p) และการหาค่าพาริตีนั้นทำได้หลายวิธี ซึ่งวิธีที่นำเสนอนี้เป็น การหาจากความสัมพันธ์ของคำรหัส (Codeword: c) กับเมตริกซ์พาริตีเช็ค H การเข้ารหัสสามารถทำได้หลายวิธีดังที่ได้กล่าวมาแล้ว การเข้ารหัสเริ่มแรกเป็นการเข้ารหัสด้วยเมตริกซ์กำเนิด G จากนั้นได้พัฒนามาเป็นการเข้ารหัสด้วยเมตริกซ์พาริตีเช็ค H โดยตรง

เมื่อกำหนดให้

H	คือ	เมตริกซ์พาริตีเช็ค
P	คือ	เพอร์มิวเทชันเมตริกซ์ (Permutation matrix)
I	คือ	เมตริกซ์เอกลักษณ์ (Identity matrix)
0	คือ	เมตริกซ์ 0
m	คือ	บิตข้อมูลข่าวสาร
c	คือ	บิตคำรหัส
p	คือ	บิตพิเศษหรือบิตพาริตีเช็ค
L	คือ	ขนาดของเมตริกซ์ P
j	คือ	การขยายเมตริกซ์ P ออกไปทางด้านหลัก
k	คือ	การขยายเมตริกซ์ P ออกไปทางด้านแถว

2.4.1 การเข้ารหัสด้วยเมตริกซ์กำเนิด G

รหัสพาริตีเช็คความหนาแน่นต่ำเป็นบล็อกครหัสเชิงเส้นที่มีจำนวนเลข 1 น้อยมากเมื่อเทียบกับขนาดของเมตริกซ์พาริตีเช็ค H ในกรณีที่ต้องการเข้ารหัสหรือสร้างคำรหัสสามารถทำได้โดยอาศัยการคูณเมตริกซ์เมตริกซ์กำเนิด G กับเวกเตอร์บิตข้อมูล (m) ดังแสดงในสมการที่

$$c = mG \quad (2.26)$$

โดยที่ขนาดของเวกเตอร์ข้อมูล m เมตริกซ์กำเนิด G และเวกเตอร์คำรหัส c มีขนาดเท่ากับ $1 \times k$, $k \times n$ และ $1 \times n$ ตามลำดับ การบวกทั้งหมดจะอยู่ในแบบของมอดูโล 2 นั่นคือ $0+0=0$, $0+1=1+0=1$, $1+1=0$ แต่ในส่วนของ การถอดรหัสจะใช้เมตริกซ์พาริตีเช็ค H ในการถอดรหัส เมตริกซ์กำเนิด G และเมตริกซ์พาริตีเช็ค H จึงมีความสัมพันธ์กันและมีขนาดเท่ากับ $(n-k) \times n$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$\mathbf{GH}^T = \mathbf{0} \quad (2.27)$$

แต่การสร้างรหัสแอลดีพีซีเริ่มต้น โดยการสร้างเมตริกซ์พาริตีเช็ค \mathbf{H} ที่มีจำนวนเลข 1 น้อยมาก เพื่อให้ค่าระยะห่างต่ำสุดของรหัส (D_{min}) มีค่าสูงที่สุดเท่าที่จะเป็นไปได้ แต่เมตริกซ์พาริตีเช็ค \mathbf{H} ที่สร้างขึ้นอาจไม่อยู่ในรูปของ Systematic กล่าวคือมีเมตริกซ์เอกลักษณ์เป็นส่วนหนึ่งของเมตริกซ์พาริตีเช็ค \mathbf{H} ดังนั้นการสร้างเมตริกซ์กำเนิด \mathbf{G} เพื่อใช้ในการสร้างคำรหัสจึงต้องอาศัยเทคนิคของ Gaussian elimination และถึงแม้ทำได้ก็จะทำให้โครงสร้างของรหัสเปลี่ยนไป เนื่องจากการถอดรหัสนั้นต้องอิงกับ โครงสร้างของเมตริกซ์พาริตีเช็ค \mathbf{H} ด้วยเหตุผลดังกล่าว การเข้ารหัสด้วยเมตริกซ์พาริตีเช็ค \mathbf{H} โดยตรงจึงเป็นทางเลือกที่นิยมใช้

2.4.2 การเข้ารหัสด้วยเมตริกซ์พาริตีเช็ค \mathbf{H}

การเข้ารหัสด้วยเมตริกซ์พาริตีเช็ค \mathbf{H} โดยตรงเป็นวิธีที่ได้รับความนิยม เนื่องจากไม่มีปัญหาเรื่องโครงสร้างในการเปลี่ยนจากเมตริกซ์พาริตีเช็ค \mathbf{H} ไปเป็นเมตริกซ์กำเนิด \mathbf{G} การเข้ารหัสด้วยเมตริกซ์พาริตีเช็ค จะใช้ความสัมพันธ์ของเมตริกซ์พาริตีเช็ค \mathbf{H} และเวกเตอร์คำรหัส \mathbf{c} เพื่อหาบิตพิเศษ แสดงได้ดังสมการที่ 2.27

$$\mathbf{cH}^T = \mathbf{0} \quad (2.28)$$

โดยเมตริกซ์ศูนย์ $\mathbf{0}$ นี้มีขนาดเท่ากับ $1 \times (n-k)$ เมื่อเริ่มต้น กำหนดให้ข้อมูลเป็นส่วนหนึ่งของคำรหัส เพื่อความสะดวกในภาครับ รูปแบบหนึ่งของเวกเตอร์คำรหัส \mathbf{c} คือ $\mathbf{c} = [c_1, c_2, c_3, \dots, c_n] = [m_1, m_2, m_3, \dots, m_k | p_1, p_2, p_3, \dots, p_{n-k}] = [\mathbf{m} | \mathbf{p}]$ เขียนเมตริกซ์พาริตีเช็ค \mathbf{H} ในรูป

$$\mathbf{H} = [\mathbf{H}_1 | \mathbf{H}_2] \quad (2.29)$$

$$\mathbf{H}^T = \begin{bmatrix} \mathbf{H}_1^T \\ \mathbf{H}_2^T \end{bmatrix}$$

โดย \mathbf{H}_1 และ \mathbf{H}_2 มีขนาดเท่ากับ $(n-k) \times k$ และ $(n-k) \times (n-k)$ ตามลำดับ ดังนั้นเมื่อจัดรูปสมการแล้วสามารถแสดงได้ดังสมการที่ 2.29 ซึ่งเป็นการบวกแบบมอดูโล-2


$$\begin{aligned} \mathbf{cH}^T &= [\mathbf{m} | \mathbf{p}] \begin{bmatrix} \mathbf{H}_1^T \\ \mathbf{H}_2^T \end{bmatrix} = \mathbf{0} \\ &= \mathbf{mH}_1^T + \mathbf{pH}_2^T = \mathbf{0} \end{aligned} \quad (2.30)$$

เมตริกซ์บิตพาริตีเช็คทั้งหมดหาได้จาก

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.5 หลักการถอดรหัสพาริตีเช็คความหนาแน่นต่ำ

การถอดรหัสเป็นวิธีที่กู้บิตข้อมูลเดิมกลับมาใช้งาน ซึ่งเมื่อเริ่มแรกบิตข้อมูลจะได้รับการเข้ารหัส (Encoder) จากนั้นถูกส่งผ่านช่องสัญญาณรบกวน (Noise) และมาถึงภาครับข้อมูลอาจได้รับความเสียหาย ภาครับจะทำการการถอดรหัสเพื่อนำบิตข้อมูลที่ถูกต้องกลับมาใช้งาน



รูปที่ 2.4 การรับส่งข้อมูลในระบบสื่อสารดิจิทัล

ซึ่งอัลกอริทึมในการถอดรหัสพาริตีเช็คความหนาแน่นต่ำนี้มีชื่อเรียกหลากหลาย sum-product algorithm (SPA), belief propagation algorithm (BPA) และ message passing algorithm (MPA) ซึ่งเป็นขั้นตอนในการตัดสินใจอย่างละเอียด (Soft Decision) และมีการวนซ้ำเพื่อให้อัตราผิดพลาด (Bit Error Rate: BER) ลดลงและทำให้สมรรถนะของระบบดีขึ้นเหมือนกับรหัสเทอร์โบรุ่นใหม่ๆ แต่สิ่งที่รหัสพาริตีเช็คความหนาแน่นต่ำแตกต่างและดีกว่ารหัสเทอร์โบนั่นคือ ในขั้นตอนการถอดรหัสสามารถทำงานในลักษณะขนานได้ เพราะในกรณีที่เพิ่มจำนวนการวนซ้ำในจำนวนที่เพิ่มขึ้นเพื่อลดอัตราผิดพลาด รหัสพาริตีเช็คความหนาแน่นต่ำยังคงให้ความซับซ้อนในการถอดรหัสอยู่ในลักษณะเชิงเส้น และการถอดรหัสพาริตีเช็คความหนาแน่นต่ำสามารถแสดงได้ 2 ลักษณะคืออธิบายด้วยเมตริกซ์พาริตีเช็ค H และอธิบายด้วยสัญลักษณ์ในลักษณะภาพที่เรียกว่าแทนเนอร์กราฟ (Tanner Graph)

2.5.1 แทนเนอร์กราฟ (Tanner Graph)


แทนเนอร์กราฟได้รับการคิดค้นโดย นาย R. M. Tanner ในปีค.ศ. 1981 การค้นพบนี้มีส่วนสำคัญต่อรหัสพาริตีเช็คความหนาแน่นต่ำอย่างยิ่ง เนื่องจากแทนเนอร์กราฟนั้นได้แสดงให้เห็นถึงวิธีการและขั้นตอนการถอดรหัสได้อย่างชัดเจน และวิธีการสร้างแทนเนอร์กราฟนั้น สามารถหาได้จากจำนวนเลข 1 ในเมตริกซ์พาริตีเช็ค H ซึ่งเป็นส่วนที่แสดงถึงการเชื่อมต่อในการแลกเปลี่ยนข้อมูลในการถอดรหัส

$$H = \begin{bmatrix} 1 & & & 1 & & & & 1 & & & \\ & 1 & & & 1 & & & & 1 & & \\ & & 1 & & & 1 & & & & 1 & \\ & & & 1 & & & & 1 & & & \\ & & & & 1 & & & & 1 & & \\ & & & & & 1 & & & & 1 & \\ & & & & & & 1 & & & & \\ & & & & & & & 1 & & & \\ & & & & & & & & 1 & & \\ & & & & & & & & & 1 & \\ & & & & & & & & & & 1 \end{bmatrix} \quad (2.32)$$

จากสมการเมตริกซ์พาริตีเช็ค H สามารถนำมาใช้อ้างอิงในการสร้างแทนเนอร์กราฟเพื่อใช้อธิบายวิธีการถอดรหัสพาริตีเช็คความหนาแน่นต่ำ โดยแทนเนอร์กราฟนี้จะประกอบไปด้วย 3 ส่วนคือ

1. บิต โหนด (Bit Nodes) มีจำนวนเท่ากับจำนวนหลักของเมตริกซ์พาริตีเช็ค H
2. เช็ค โหนด (Check Nodes) มีจำนวนเท่ากับจำนวนแถวของเมตริกซ์พาริตีเช็ค H
3. เส้นการเชื่อมต่อระหว่างบิต โหนดและเช็ค โหนด มีจำนวนเท่ากับจำนวนเลข 1 ทั้งหมดในเมตริกซ์พาริตีเช็ค H

จากสมการที่ 2.31 สามารถเขียนเมตริกซ์พาริตีเช็ค H ออกมาในรูปของแทนเนอร์ (Tanner Graph) ซึ่งจะมีจำนวนบิต โหนดเท่ากับ 9 และ จำนวนเช็ค โหนดเท่ากับ 6 และจำนวนเส้นในการเชื่อมต่อระหว่างบิต โหนดและเช็ค โหนดเท่ากับ 15 ดังแสดงในรูปที่ 2.5



รูปที่ 2.5 แทนเนอร์กราฟ (Tanner Graph)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.5.2 วิธีคำนวณการถอดรหัสโดยใช้แทนเนอร์กราฟ (Tanner Graph)

การคำนวณการถอดรหัสในแต่ละบิตข้อมูล สามารถทำได้หลายวิธีตามแต่โครงสร้างของ อัลกอริทึม และวิธีที่น่าสนใจ คือ แทนเนอร์กราฟ ในรูปแบบของ Log Domain SPA Algorithm โดยวิธีการถอดรหัสนั้นจะอาศัยการแลกเปลี่ยนข้อมูลระหว่างบิต โหนดและเช็คน โหนด และใช้เทคนิค ถอดรหัสแบบวนซ้ำ (soft iterative decoding) เข้าร่วมด้วย เพื่อให้ใช้อัตราบิตผิดพลาดต่ำลง แต่ใช้ พลังงานในการส่งข้อมูลเท่าเดิม จากนั้นมาพิจารณาถึงการแลกเปลี่ยนข้อมูลข่าวสารระหว่างเช็คน โหนด j และบิต โหนด i เพื่อให้เข้าใจมากขึ้นดังแสดงในรูปที่ 2.6

ข้อมูลข่าวสารที่ได้รับหรืออินพุตของการถอดรหัส จะจัดอยู่ในรูปแบบของอัตราส่วนความ น่าจะเป็นแบบล็อก (Log Likelihood: LLRs) ของตัวแปรสุ่ม c_i โดยในแต่ละบิต โหนด i จะส่งค่า ความน่าจะเป็นของข่าวสารแบบละเอียด (Soft Decision) ไปที่เช็คน โหนด j ผ่านเส้นทางการเชื่อมต่อที่ เชื่อมถึงกัน จากนั้นเช็คน โหนด j ก็จะทำการคำนวณค่าความน่าจะเป็นของข่าวสารที่ส่งจากบิต โหนด i แล้วจึงส่งผลที่ได้ของข่าวสารแบบละเอียดไปให้บิต โหนด i อีกครั้ง เพื่อนำข้อมูลที่ไปคำนวณเพื่อ ตัดสินใจว่าบิตข้อมูลที่รับมาได้จะเป็น 0 หรือ 1



รูปที่ 2.6 สัญลักษณ์ในแทนเนอร์กราฟ (Tanner Graph)

โดยนิยามให้

q_{ij} คือ บิตข้อมูลข่าวสารที่ถูกส่งจากบิต โหนด c_i ไปยังเช็คน โหนด f_j

r_{ji} คือ บิตข้อมูลข่าวสารที่ส่งจากเช็คน โหนด f_j ไปยังบิต โหนด c_i

$R_j = \{i : h_{ji} = 1\}$ คือ ชุดของตำแหน่งหลักที่เป็น 1 ในแถวที่ j เช่น $R_0 = \{0, 1, 2\}$

$R_{ij} = \{i' : h_{ji'} = 1\} \setminus \{i\}$ คือ ชุดของตำแหน่งหลักที่เป็น 1 ในแถวที่ j โดยไม่นับหลักที่ i เช่น $R_{01} = \{0, 2\}$

$C_j = \{i : h_{ji} = 1\}$ คือ ชุดของตำแหน่งหลักที่เป็น 1 ในหลักที่ j เช่น $C_0 = \{0, 1, 2\}$

$C_{ij} = \{i' : h_{ji'} = 1\} \setminus \{j\}$ คือ ชุดของตำแหน่งแถวที่เป็น 1 ในหลักที่ i โดยไม่นับหลักที่ j

$p_i = \Pr(c_i = 1|y_i)$ คือ การคำนวณค่าสำหรับ $\forall i, j$ โดยกำหนดให้ $h_{ij} = 1$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

วิธีการถอดรหัสด้วยแทนเนอร์กราฟนั้นมีหลายวิธี และที่ได้รับความนิยมมี 2 วิธีนั้นคือ รูปแบบของความน่าจะเป็นในการคำนวณ (Message Passing Algorithm) และรูปแบบของลอการิทึม (Log-Domain Algorithm) การถอดรหัสทั้งสองรูปแบบนี้จะมีขั้นตอนในการคำนวณประกอบด้วย 5 ขั้นตอน

2.5.2.1 ขั้นตอนการถอดรหัสในรูปแบบของความน่าจะเป็น

ทฤษฎีการถอดรหัสพริตตีเช็คความหนาแน่นต่ำในรูปแบบความน่าจะเป็น

ขั้นตอนที่ 1 การกำหนดค่าเริ่มต้น

ในการถอดรหัสพริตตีเช็คความหนาแน่นต่ำเป็นการคำนวณหาค่าบิตโนดโดยใช้ในสมการ 2.33 และสมการ 2.34 ซึ่งจะทำการคำนวณในครั้งแรกและครั้งเดียวเท่านั้น นั่นคือการกำหนดค่าเริ่มต้น จากนั้นในการคำนวณหาค่าบิตโนดครั้งต่อไปจะใช้สมการ 2.37 และสมการ 2.38 แทนการคำนวณค่าจากโนดบิต ในกรณีที่ผ่านมาของสัญญาณรบกวนแบบ AWGN

$$q_{ij}(0) = 1 - P_i = P_i \left(c_i = 0 / y_i \right) = \frac{1}{1 + e^{+2y_i / \sigma^2}} \quad (2.33)$$

$$q_{ij}(1) = P_i = \frac{1}{1 + e^{-2y_i / \sigma^2}} \quad (2.34)$$

นิยามให้

$q_{ij}(0)$, $q_{ij}(1)$ คือ ค่าคาดคะเนความน่าจะเป็นของบิต '0' และบิต '1' ที่โนดบิต i ส่งไปยังโนดเจ็ท j

y_i คือ บิตข้อมูลข่าวสารที่ได้รับการเข้ารหัสและผ่านช่องสัญญาณ หรือค่าที่ได้รับของบิตรหัส i

σ^2 คือ ค่าความแปรปรวนของสัญญาณรบกวน

ขั้นตอนที่ 2 การคำนวณหาค่าเช็คโนด

$$r_{ji}(0) = 0.5 + 0.5 \prod_{i \in R_{ji}} [1 - 2q_{i,j}(1)] \quad (2.35)$$

$$r_{ji}(1) = 1 - r_{ji}(0) \quad (2.36)$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ขั้นตอนที่ 3 การคำนวณหาค่าบิตโนคในรอบที่สอง

$$q_{ij}(0) = K_{ij}(1 - P_i) \prod_{j' \in c_{ij}} r_{j'i}(0) \quad (2.37)$$

$$q_{ij}(1) = K_{ij} P_i \prod_{j' \in c_{ij}} r_{j'i}(1) \quad (2.38)$$

โดยเลือกค่า K_{ij} เพื่อให้ $q_{ij}(0) + q_{ij}(1) = 1$

ขั้นตอนที่ 4 การตัดสินใจอย่างละเอียด

โอกาสและความน่าจะเป็นของค่าบิตโนค q ทุกตัว

$$Q_i(0) = K_{ij}(1 - P_i) \prod_{j' \in c_i} r_{j'i}(0) \quad (2.39)$$

$$Q_i(1) = K_{ij} P_i \prod_{j' \in c_i} r_{j'i}(1) \quad (2.40)$$

โดยเลือกค่า K_{ij} เพื่อให้ $Q_i(0) + Q_i(1) = 1$

ขั้นตอนที่ 5 การตัดสินใจอย่างหยาบ

$$c_i = \begin{cases} 1; & \text{ถ้า } Q_i(1) < Q_i(0) \\ 0; & \text{ในกรณีอื่นๆ} \end{cases} \quad (2.41)$$

ถ้า $cH^T = 0$ หรือจำนวนของการวนซ้ำมากกว่าขอบเขตที่กำหนดแล้ว ให้หยุดและกลับไปทำงานในขั้นตอนที่ 2

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.5.2.2 ขั้นตอนการถอดรหัสในรูปแบบของลอการิทึม

ทฤษฎีการถอดรหัสพริตซ์ชี้แจงความหนาแน่นต่ำในโดเมนของลอการิทึม

ขั้นตอนที่ 1. การนิยามค่าตัวแปล

$$L(q_{ij}) = \alpha_{ij} \beta_{ij}$$

α_{ij} คือ เครื่องหมายของบิตข้อมูลที่เป็นบวกหรือลบเท่านั้น

β_{ij} คือ ค่าของบิตข้อมูลที่เป็นบวกเท่านั้น

ขั้นตอนที่ 2. เริ่มต้นการถอดรหัสในรูปแบบของลอคโดเมน

2.1 การกำหนดค่าเริ่มต้น

$$L(c_i) = -8y_i \quad (2.42)$$

2.2 การคำนวณหาค่าเร็คโนด

$$L(r_{ji}) = \left[\prod_{l \in R_{ji}} \alpha_{lji} \phi \left[\sum_{l' \in R_{ji}} \phi(\beta_{l'ji}) \right] \right] \quad (2.43)$$

ขั้นตอนที่ 3. การคำนวณหาค่าบิตโนดในรอบที่สอง

$$L(q_{ij}) = L(c_i) = \sum_{j \in C_{ij}} L(r_{ji}) \quad (2.44)$$

ขั้นตอนที่ 4. การตัดสินใจแบบละเอียด

$$L(Q_i) = L(C_i) + \sum_{j \in C_i} L(r_{ji}) \quad (2.45)$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ขั้นตอนที่ 5. การตัดสินใจแบบหยาบ

$$c_i \begin{cases} 1; \text{ ถ้า } L(Q_i) < 0 \\ 0; \text{ ในกรณีอื่นๆ} \end{cases} \quad (2.46)$$

การถอดรหัสในรูปแบบของลอการิทึมเหมาะสำหรับ การนำมาออกแบบการถอดรหัสในแบบฮาร์ดแวร์มากกว่ารูปแบบของการอาศัยความน่าจะเป็น เนื่องจากในขั้นตอนของการเก็บค่า ในการแลกเปลี่ยนข้อมูลระหว่างบิต โนด i กับเซ็ค โนด j จะใช้หน่วยความจำชั่วคราว (RAM) น้อยกว่า การถอดรหัสแบบความน่าจะเป็น เนื่องจากการถอดรหัสแบบความน่าจะเป็นจะต้องเก็บถึง 2 ค่า คือ ค่าแรกคือโอกาสที่บิตข้อมูลจะเป็นศูนย์ และค่าที่สองคือโอกาสที่บิตข้อมูลจะเป็นหนึ่ง แต่การถอดรหัสในแบบลอการิทึมจะเก็บเพียงค่าเดียว นอกจากนี้ยังมีเรื่องของความซับซ้อนในการหาค่า เซ็ค โนด i ตั้งแต่ในครั้งแรก การถอดรหัสแบบลอการิทึมจะใช้เพียงแค่การบวก แต่การถอดรหัสในแบบความน่าจะเป็นจะใช้การคูณ ถ้าในทางซอฟต์แวร์เรื่องแบบนี้จะไม่แตกต่างกันมากนัก แต่ในทางฮาร์ดแวร์ จะเป็นปัญหาเนื่องจากการคูณจะใช้ทรัพยากรมากกว่าและทำงานได้ช้ากว่าการบวก ดังนั้นวิทยานิพนธ์ฉบับนี้จึงมุ่งเน้นที่การถอดรหัสในรูปแบบของโดเมนลอการิทึมเป็นหลัก


บทที่ 3

เอฟพีจีเอพื้นฐานและการออกแบบ

เทคโนโลยีการออกแบบฮาร์ดแวร์สำหรับระบบดิจิทัลได้รับการพัฒนาอย่างรวดเร็ว ซึ่งวงจรรวมจะมีความซับซ้อนและขนาดใหญ่ขึ้นเรื่อยๆ ในอดีตการออกแบบวงจรรวมหรือไอซี (Integration Circuit) จะต้องกำหนดประเภทของเกตหรืออุปกรณ์ต่างๆ มาโดยผู้ผลิต เช่น OR, AND, หรือ NAND นำมาทำการเชื่อมต่อเพื่อออกแบบวงจบบนบอร์ดทดลอง (Proto-Board) และเชื่อมต่อกับสวิทช์หรือตัวแสดงผลอื่นๆ เข้ากับลอจิกเกต บนบอร์ดทดลอง และวิเคราะห์ผลการออกแบบว่าเป็นไปตามทฤษฎีหรือไม่ การออกแบบวงจรรวมในลักษณะนี้ ต้องเสียเวลาในการเชื่อมต่อวงจรจริง ต้องใช้ลอจิกเกตหรืออุปกรณ์อื่นๆ จำนวนมาก และการแก้ไขก็ทำได้ลำบาก ซึ่งต่างจากเอฟพีจีเอ (Field Programmable Gate Array : FPGA) การออกแบบวงจรรวมด้วยเอฟพีจีเอสามารถทำได้ด้วยระยะเวลาอันสั้น เนื่องจากวงจรรวมสามารถทำได้ด้วยคอมพิวเตอร์ส่วนบุคคล และทำการจำลองการทำงานเพื่อวิเคราะห์ผลที่ได้จากการออกแบบ จากนั้นทำการโปรแกรมวงจรรวมที่ออกแบบลงบนชิปเอฟพีจีเอ โดยในปัจจุบันบอร์ดเอฟพีจีเอมีประสิทธิภาพสูงชันมาก และจำนวนทรานซิสเตอร์ในบอร์ดมีให้ใช้อย่างมากมาย แต่ราคากลับลดลงอย่างรวดเร็ว ดังนั้นการออกแบบวงจรรวมด้วยเอฟพีจีเอจึงเป็นสิ่งที่ได้รับความนิยม

3.1 ประเภทของวงจรรวมแบบดิจิทัล

ประเภทของวงจรรวมแบบดิจิทัลแบ่งได้เป็น 3 ประเภท คือ ลอจิกมาตรฐาน (Standard Logic) ไอซี (Application Specific Integrated Circuit: ASIC) และพีแอลดี (Programmable Logic Device: PLD) ดังแสดงในรูปที่ 3.1




รูปที่ 3.1 ไคอะแกรมการออกแบบวงจรรวมดิจิทัล

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


3.2 ไอซีมาตรฐานและวงจรรวมแบบมาตรฐาน

ไอซีมาตรฐานจะได้รับความนิยมนำไปใช้ในการออกแบบวงจรรวมดิจิทัล ไอซีมาตรฐานมีหลายประเภท เช่น ไอซีซีโมส (CMOS) ตระกูล 4000 และ 74HC00 เช่น ซีโมสเบอร์ 74HC393 จะประกอบไปด้วยวงจรรับเลขฐานสอง 4 บิต 2 ตัว ดังแสดงในรูปที่ 3.2



รูปที่ 3.2 ไอซีซีโมส (CMOS)

หรือวงจรรวมทีทีแอล (TTL) ตระกูล 74LS00 เช่น ไอซีทีทีแอลเบอร์ 74LS08 จะประกอบไปด้วยตัวแอนเดท 2 อินพุต 4 ตัว ดังแสดงในรูปที่ 3.3




รูปที่ 3.3 วงจรรวมทีทีแอล (TTL)

รวมถึงไมโครคอนโทรลเลอร์ และหน่วยความจำต่างๆ เป็นต้น ไอซีสำเร็จรูปเหล่านี้จะมีการทำงานทางลอจิกแบบตายตัว จึงไม่เหมาะสมกับการออกแบบรวมขนาดใหญ่หรือความถี่สูงเนื่องจากเกิดเวลาล่าช้า (Delay) และวงจรรวมประเภทนี้ยังต้องการใช้พลังงานมาก จึงได้มีการคิดค้นชิปดิจิทัลอนเนกประสงค์หรือ ไอซีขึ้นมาใช้แทน จึงทำให้ในซึ่งปัจจุบันการออกแบบวงจรดิจิทัลหันมา นิยมใช้อุปกรณ์ทีทีแอลดีและเอสทีแอลมากกว่าเนื่องจากมีขนาดเล็ก ประหยัดพลังงานและมีประสิทธิภาพสูง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.3 วงจรรวมประเภทเอตสิก (ASIC)

วงจรรวมประเภทเอตสิก (Application Specific Integrated Circuit : ASIC) การออกแบบวงจรประเภทนี้ผู้ออกแบบจะใช้โปรแกรมจากบริษัทผู้ผลิต เพื่อออกแบบการทำงานทั้งหมดของวงจรเอง โดยจะเริ่มตั้งแต่การจัดเรียงตัวเซลล์ลอจิก เช่น แอนด์เกต (AND) ออร์เกต (OR) ฟลิปฟล็อป และมัลติเพล็กซ์เซอร์ รวมไปถึงลักษณะ การจัดวางตัวอุปกรณ์บนไอซี การเจือสารและสร้างชั้นสาร (Mask) ต่างๆ เมื่อทำการจำลองการทำงานเสร็จแล้วก็สามารถส่งไฟล์ที่ได้จากการออกแบบนี้ไปให้บริษัทผู้ผลิตทำการเจือสารเพื่อสร้างวงจรรวมต่อไป ระยะเวลาตั้งแต่การออกแบบจนได้วงจรรวมนั้นใช้เวลาจนถึงหลายเดือน และเสียค่าใช้จ่ายสูง



รูปที่ 3.4 โครงสร้างของวงจรรวมเอตสิก

ดังนั้นการออกแบบประเภทเอตสิกนี้จึงนิยมใช้ในเชิงพาณิชย์ เนื่องจากในกรณีที่จำนวนการผลิตจำนวนมากจะท้งให้มีต้นทุนที่ต่ำกว่าแบบอื่นๆ และกรออกแบบวงจรรวมประเภทเอตสิกสามารถแบ่งออกได้เป็น 3 ประเภท ดังนี้

3.3.1 วงจรรวมแบบเกตอาร์เรย์

โดยทั่วไปแล้ววงจรรวมที่ใช้สร้างวงจรรวมใช้พื้นที่ประมาณ 25-30 % ของพื้นที่ซิลิกอน [15] เนื่องจากส่วนพื้นที่ที่เหลือนั้นใช้สำหรับเชื่อมต่อวงจรรวมเข้าด้วยกันกับขั้วต่อสายไฟ ซึ่งโครงสร้างวงจรรวมประเภทเกตอาร์เรย์ (Gate Array) นี้ ประกอบไปด้วยแถวลำดับของวงจรรวมกับขั้วต่อสายไฟ (Pad) สำหรับเชื่อมต่อกับวงจรรวมภายนอก ซึ่งผู้ใช้ต้องออกแบบการเชื่อมต่อระหว่างเกตและขั้วต่อสายไฟให้ได้วงจรตามความต้องการ แล้วนำไฟล์ที่ได้จากการออกแบบไปทำการเจือสารที่บริษัทผู้ผลิต

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.3.2 วงจรรวมแบบฟูลล์คัสตัม


การออกแบบวงจรแบบฟูลล์คัสตัม (Full Custom) จะเจือสารเป็นลักษณะที่รวบรวมการออกแบบหลายวงจรรวมลงบนแผ่นซิลิกอนแผ่นเดียวกัน เพื่อประหยัดค่าใช้จ่ายที่ใช้เจือสาร วงจรรวมประเภทฟูลล์คัสตัม (Full Custom) นี้ ผู้ใช้เป็นผู้ออกแบบเองแบบทั้งหมด แล้วจึงส่งไฟล์ที่ได้ทำการออกแบบแล้ว ไปให้บริษัทผู้ผลิตเจือสาร ในรูปแบบของไฟล์ข้อมูลมาตรฐาน เป็นต้น

3.3.3 วงจรรวมแบบเซลล์มาตรฐาน (Standard Cell)

เนื่องจากผู้ใช้จำนวนมากมีความต้องการจะรวบรวมวงจรรวมมาตรฐาน เช่น วงจรตระกูล 7400 วงจรตระกูล 4000 จำนวนหลายวงจรเข้าด้วยกัน เพื่อออกแบบวงจรขนาดใหญ่ (Mega cell) ด้วยเหตุนี้ จึงทำให้เกิดปัญหาในการใช้พื้นที่ซิลิกอนสำหรับการเชื่อมโยงของวงจรรวมแบบเกตอาร์เรย์เกิดมากขึ้น ทำให้ไม่เหมาะสมกับการนำไปใช้งานจริง และทำให้เกิดข้อจำกัดสำหรับการใช้งานกับวงจรที่มีความซับซ้อน จึงทำให้เกิดวงจรรวมเอตลิกประเภทเซลล์มาตรฐาน (Standard Cell) ขึ้นมา ซึ่งวงจรรวมประเภทนี้ลูกค้าจะเป็นผู้กำหนดตำแหน่งของเซลล์มาตรฐาน การเชื่อมต่อภายในของแต่ละเซลล์จากแฟ้มข้อมูล (Library) ของบริษัทผู้ผลิตมาออกแบบวงจรรวม การผลิตวงจรรวมเซลล์มาตรฐานนั้นมีต้นทุนสูงกว่าวงจรรวมแบบเกตอาร์เรย์ และใช้ระยะเวลาการเจือสารนานกว่าสองถึงสามเท่า วงจรรวมประเภทนี้จึงเหมาะสมกับการใช้งานเชิงพาณิชย์ที่มีการผลิตจำนวนมากนี้ตัวขึ้นไป

3.4 วงจรรวมแบบพีแอลดี


วงจรรวมแบบพีแอลดี (Programmable Logic Device: PLD) นี้แบ่งออกได้เป็น 3 ประเภทคือ เอสพีแอลดี (Simple Programmable Logic Device: SPLD) ซีพีแอลดี (Complex Programmable Logic Device: CPLD) และเอฟพีจีเอ (Field Programmable Gate Array: FPGA) ดังแสดงในรูปที่ 3.5



รูปที่ 3.5 โค้ดแอมแกรมของวงจรรวมแบบพีแอลดี

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


พีแอลดี (PLD) จะมีโครงสร้างพื้นฐานเหมือนกันด้านลอจิกต่อกันเป็นกลุ่มซึ่งมีทั้ง วงจรคอมบิเนชัน (Combination) และซีควเินเชียล (Sequential) ตามความเหมาะสมของแต่ละระบบ โดยไอซีพีแอลดีทุกชนิดจะมีหลักการของวงจรภายในที่เหมือนกันคือ จะอยู่ในรูปแบบของเป็นผลคูณรวมบวก (Sum of product) ซึ่งจะประกอบไปด้วยชุดของแอนด์เกตต่อร่วมกับอาร์เกต และในการโปรแกรมจะเป็นการเลือกว่าอินพุตภายในของแอนด์เกตกับสัญญาณอินพุตใดบ้างที่จะต้องต่อถึงกัน ซึ่งจะมีทั้งจากภายนอกและสัญญาณป้อนกลับจากเอาต์พุตภายใน ซึ่งการออกแบบวงจรดิจิทัลด้วยอุปกรณ์พีแอลดีนั้นใช้เวลาน้อยกว่าการออกแบบด้วยวงจรรวมประเภทยุคแรก การออกแบบวงจรรวมดิจิทัลประเภทพีแอลดีถูกทำได้เองโดยคอมพิวเตอร์ส่วนตัว ซึ่งสามารถโปรแกรมเพื่อปรับเปลี่ยนวงจรในพีแอลดีได้หลายครั้ง ทำให้ผู้ใช้สามารถปรับปรุงความสามารถของอุปกรณ์ให้ดีขึ้นโดยไม่ต้องเปลี่ยนอุปกรณ์ใหม่ และมีต้นทุนที่ถูกกว่าเฮลิกในกรณีที่ต้องการผลิตอุปกรณ์จำนวนน้อย เพราะในการออกแบบนั้นไม่ต้องเสียค่า NRE (Non-Recurring Engineering cost) ซึ่งเป็นค่าติดตั้งเครื่องจักร (Set-up Machine) ในการผลิตวงจรรวมซึ่งจะมีราคาแพงกว่า



รูปที่ 3.6 วงจรพื้นฐานของพีแอลดีในรูปแบบของผลคูณรวมบวก

3.4.1 อุปกรณ์เอสพีแอลดี

โครงสร้างเอสพีแอลดี (Simple Programmable Logic Device: SPLD) มีความซับซ้อนน้อยกว่าอุปกรณ์พีแอลดี เนื่องจากการสร้างเอสพีแอลดี (SPLD) จะใช้รูปแบบวงจรลอจิกเกิดหลายๆ วงจรรวมเข้าด้วยกัน จึงทำให้ประหยัดเนื้อที่ของแผ่นวงจร (Printed Circuit Board) และโครงสร้างของอุปกรณ์เอสพีแอลดีนี้ประกอบไปด้วยแอนด์เกตและออร์เกต ซึ่งเรียงในรูปแบบของแถวลำดับ (Array) จึงทำให้สามารถโปรแกรมให้ลอจิกเกิดเหล่านี้ เชื่อมต่อเข้าด้วยกันให้เป็นวงจรตามความต้องการ และอุปกรณ์เอสพีแอลดีมีด้วยกันหลายชนิด เช่น พรอม (Programmable Read Only Memory: PROM) พีแอลเอ (Programmable Logic Array: PLA) พีเอแอล (Programmable Array Logic: PAL) และอีพีแอลดี (Erasable Program Logic Device) ดังแสดงในรูปที่ 3.7




รูปที่ 3.7 ไคอะแกรมแอสพีแอลดี

สำหรับการโปรแกรมทางกายภาพของแอสพีแอลดีนั้นอินพุตต่างๆ จะถูกต่อผ่านฟิวส์เข้ากับแหล่งสัญญาณ ซึ่งเมื่อจะทำการโปรแกรมก็จะทำการตัดหรือต่อฟิวส์ในตัวอุปกรณ์ แอสพีแอลดีบางชนิดใช้มอสทรานซิสเตอร์แทนฟิวส์ ดังนั้นจึงทำให้สามารถลบและโปรแกรมได้หลายครั้ง

3.4.1.1 พรอม (Programmable Read-Only Memory: PROM)

พรอมเป็นอุปกรณ์ที่ใช้เป็นหน่วยความจำประเภทรอม (ROM) ชนิดหนึ่ง ซึ่งโครงสร้างประกอบด้วยแถวลำดับของแอนด์เกตและออร์เกต (And - Or Array) โดยเอาต์พุตของพรอมแสดงเป็นสมการฟังก์ชันของผลคูณรวมบวก (Sum of Product) ของอินพุตแถวลำดับของแอนด์เกตและออร์เกตถูกเชื่อมต่อกันในลักษณะของวงจรลอจิก




รูปที่ 3.8 วงจรพื้นฐานภายในของพรอม

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รูปที่ 3.8 แสดงให้เห็นถึงการเชื่อมต่อของแอนด์เกตและออร์เกตของพรม (PROM) ขนาด 16x4 บิต วงจรบนสุดด้านซ้ายคือแอนด์เกตจะให้ผลคูณ (Product) และเมื่อรับอินพุตเป็น 0000 แอนด์เกตที่อยู่ถัดลงมาจะเป็นผลคูณของกรณีที่มีอินพุตเป็น 0001, 0010, ..., 1111 เป็นต้น และในกรณีที่มีอินพุต n ตัว ค่าที่เป็นไปได้ทั้งหมดเท่ากับ 2^n และค่าเหล่านี้จะถูกจัดวางอยู่ในส่วนของแถวลำดับของแอนด์เกตซึ่งไม่สามารถแก้ไขได้ แต่ในส่วนของแถวลำดับออร์เกตจะอนุญาตให้แก้ไขได้และให้ทำการโปรแกรมได้

3.4.1.2 พีแอลเอ (Programmable Logic Array: PLA)

อุปกรณ์พีแอลเอได้รับการคิดค้นโดยบริษัท Philips ประมาณปี 1970 และมีลักษณะเด่นคือสามารถโปรแกรมการเชื่อมต่อได้ทั้งสองด้านคือทางด้านแอนด์เกตและด้านออร์เกต จึงทำให้ปรับเปลี่ยนรูปแบบการทำงานได้มากขึ้น และในส่วนของโครงสร้างของพีแอลเอจะประกอบด้วยแถวลำดับของแอนด์เกตและออร์เกต แถวลำดับของแอนด์เกตต่อกับอินพุตและแถวลำดับของออร์เกตต่อกับเอาต์พุต อุปกรณ์พีแอลเอนี้ผู้ใช้สามารถกำหนดการเชื่อมต่อได้ทั้งแถวลำดับของแอนด์เกตและออร์เกตได้เอง แต่พีแอลเอมีข้อเสียในเรื่องความยุ่งยากในการสร้างและคุณสมบัติทางด้านความเร็ว เนื่องจากสัญญาณจะต้องผ่านแถวลำดับของแอนด์เกตและออร์เกต ดังรูปที่ 3.9




รูปที่ 3.9 วงจรพื้นฐานภายในของพีแอลเอ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.4.1.3 ฟิเอแอล (Programmable Array Logic: PAL)

อุปกรณ์ฟิเอแอลถูกพัฒนาขึ้นเพื่อลดข้อจำกัดของฟิเอแอลจากการหน่วงของเวลาที่เกิดจากการเชื่อมต่อฟิวส์ในแถวลำดับ (Propagation Delay Time) ฟิเอแอลมีลักษณะโครงสร้างที่ใกล้เคียงกับพรอมและฟิเอแอลเอ แต่สิ่งที่แตกต่างกันคือฟิเอแอลจะทำการโปรแกรมได้เพียงด้านเดียว ซึ่งโครงสร้างของฟิเอแอลจะประกอบด้วยแถวลำดับของแอนด์เกตที่สามารถโปรแกรมการเชื่อมต่อได้ และแถวลำดับออร์เกตที่ถูกกำหนดการเชื่อมต่อไว้แล้ว โดยแถวลำดับของแอนด์เกตต่อกับอินพุต และแถวลำดับของออร์เกตต่อกับเอาต์พุต ซึ่ง โครงสร้างของฟิเอแอลแสดงดังรูปที่ 3.10




รูปที่ 3.10 วงจรพื้นฐานภายในของฟิเอแอล

3.4.1.4 อีฟิแอลดี (Erasable Programmable Logic Device EPLD)

อีฟิแอลดี (EPLD) เป็นอุปกรณ์ที่สามารถทำการโปรแกรมได้หลายครั้ง ซึ่งเหมาะสำหรับการทำวงจรต้นแบบ สำหรับเทคโนโลยีที่ใช้ในการสร้างจะเหมือนกับซีมอส (CMOS) และอีพรอม (EPROM) คือ การใช้มอสทรานซิสเตอร์เชื่อมต่อระหว่าง สัญญาณอินพุตกับจุดที่ต้องการแทนการใช้ฟิวส์แบบเดิม ทำให้สามารถโปรแกรมการต่อวงจรภายในอุปกรณ์ด้วยการจ่าย ไฟฟ้าตามขนาดที่กำหนดไว้และลบได้โดยใช้แสงอัลตราไวโอเลตหลาย ผ่านช่อง หน้าต่างกระจกของตัวชิพ

3.4.2 อุปกรณ์ซีพีแอลดี (Complex Programmable Logic Device: CPLD)

ซีพีแอลดีเป็นอุปกรณ์ที่รวมไอซีประเภทเอชพีแอลดี (SPLD) หลายตัวหรือเรียกว่า ไมโครเซลล์ (Macro Cells) เข้ามาเป็นอุปกรณ์ตัวเดียวกัน ซึ่งทำให้ได้ซีพีแอลดีที่มีความจุของจำนวนเกตที่มากกว่าเอชพีแอลดี โดยโครงสร้างของซีพีแอลดีประกอบด้วย เกตต่างๆ ฟลิปฟลอป และส่วนที่ใช้เชื่อมต่อภายใน (Interconnect) และโครงสร้างของซีพีแอลดีแสดงได้ดังรูปที่ 3.11




รูปที่ 3.11 โครงสร้างของซีพีแอลดี

3.4.3 อุปกรณ์เอฟพีจีเอ (Field Programmable Gate Array: FPGA)

เอฟพีจีเอ (Field Programmable Gate Array: FPGA) เป็นอุปกรณ์อิเล็กทรอนิกส์ที่สามารถโปรแกรมได้เพื่อให้มีฟังก์ชันการทำงานตามที่ต้องการ และมีอยู่ 4 ชนิด ได้แก่ Symmetrical Array, Row-Based, Hierarchical PLD และ Sea-of-Gates และเอฟพีจีเอแต่ละชนิด จะมีโครงสร้างภายในและลักษณะการเชื่อมต่อแตกต่างกันไป และได้รับการพัฒนาจากหลายบริษัท เช่น Xilinx และ Altera เอฟพีจีเอจะมีปริมาณความจุของเกตสูงกว่าอุปกรณ์ซีพีแอลดีมาก และราคาถูกกว่าในกรณีที่จำนวนเกตเท่ากัน และการออกแบบเอฟพีจีเอสะดวกสบายและรวดเร็ว เนื่องจากการออกแบบและการโปรแกรมเอฟพีจีเอสามารถทำได้โดยใช้คอมพิวเตอร์ส่วนบุคคล จึงทำให้การออกแบบวงจรดิจิทัลด้วยเอฟพีจีเอเป็นที่นิยมในปัจจุบัน และในส่วนของ การเปลี่ยนแปลงแก้ไขทำได้ง่าย การออกแบบด้วยเอฟพีจีเอ นั้นไม่ต้องเสียค่าใช้จ่ายในการแก้ไขวงจรและการเจ็ลสาร ซึ่งแนวโน้มราคา

ของอุปกรณ์เฟิร์มแวร์จะถูกลงเพราะมีการแข่งขันในด้านการตลาดของบริษัทผู้ผลิตเฟิร์มแวร์คือ Xilinx และ Altera

โครงสร้างของเฟิร์มแวร์นั้นมีโครงสร้างที่ซับซ้อนมากกว่าซีพียูแอลดี ซึ่งโครงสร้างภายในของเฟิร์มแวร์จะประกอบไปด้วย 3 ส่วนคือ บล็อกลอจิก (Logic Block) บล็อกเชื่อมต่อภายใน (Interconnect Block) และไอโอเซลล์ (I/O Cell) ซึ่งแสดงผังรูปที่ 3.12



รูปที่ 3.12 โครงสร้างทั่วไปของเฟิร์มแวร์

ลอจิกบล็อกจะถูกจัดให้อยู่ในรูปเมตริกซ์ และภายในประกอบจะไปด้วย วงจรเกตต่างๆ รีจิสเตอร์ และหน่วยความจำ เพื่อใช้สร้างฟังก์ชันการใช้งาน โดยมีบล็อกเชื่อมต่อภายในทำหน้าที่เชื่อมต่อระหว่างลอจิกบล็อกและเชื่อมต่อกับไอโอเซลล์ (I/O Cell) ซึ่งทำหน้าที่เป็นอินพุตและเอาต์พุตเพื่อติดต่อกับวงจรภายนอก

3.5 ภาษาวีเอชดีแอล (VHSIC Hardware Description Language: VHDL)

วีเอชดีแอล (VHSIC Hardware Description Language: VHDL) ได้รับการพัฒนาโดยกระทรวงกลาโหมของสหรัฐอเมริกา (Department of Defense: DOD) ในช่วงปี ค.ศ. 1980 โดยมีจุดประสงค์ของโครงการอีเอชเอสไอซี (Very High Speed Integrated Circuits: VHSIC) คือ เพื่อพัฒนาการออกแบบวงจรรวมให้มีขีดความสามารถสูงขึ้น ทำการออกแบบวงจรรวมได้ง่ายขึ้น และมีเป้าหมายหลัก 2 ประการคือ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

1. ต้องการภาษาที่รองรับการออกแบบวงจรที่ซับซ้อนได้
2. ต้องการภาษาที่เป็นมาตรฐานหรือเป็นภาษากลางที่สามารถเผยแพร่ผลงานการออกแบบภายในกลุ่มนักออกแบบด้วยกัน

ต่อมาในปี ค.ศ. 1986 ได้มีการปรับปรุงภาษาวีเอชดีแอล เพื่อให้สามารถกำหนดเป็นมาตรฐาน IEE (Institute of Electrical and Electronics Engineers) ซึ่งสามารถประกาศเป็นมาตรฐานได้ในเดือน ธันวาคม ค.ศ. 1987 โดยอยู่ในหมวด IEE 1076-1987 หรือเรียกว่า VHDL'87 ภายหลังได้มีการปรับปรุงและพัฒนาอย่างต่อเนื่อง จึงได้มีการประกาศปรับปรุงอีกครั้งในปี ค.ศ. 1993 โดยอยู่ในหมวด IEE 1076-1993 หรือเรียกว่าสั้นๆ ว่า VHDL'93 โดยได้รับการปรับปรุงโดยการเพิ่ม ไวยากรณ์เพื่อให้ผู้ใช้สามารถใช้งานได้สะดวกยิ่งขึ้น

3.5.1 โครงสร้างพื้นฐานของภาษาวีเอชดีแอล

ภาษาวีเอชดีแอล (VHDL) เป็นภาษาที่ใช้สำหรับออกแบบวงจรดิจิทัล และมีโครงสร้างที่สามารถออกแบบวงจรได้หลายระดับ ตั้งแต่การออกแบบลอจิกเกต (Gate) ที่ไม่ซับซ้อน ง่ายต่อการเรียนรู้ ไปจนถึงการออกแบบระบบ (System) ที่ซับซ้อน รวมทั้งยังเป็นภาษาที่ผู้ใช้สามารถเข้าใจได้ง่าย และสิ่งที่สำคัญของภาษานี้คือ มีความเป็น Concurrent ซึ่งเป็นสิ่งที่ขาดไม่ได้สำหรับการออกแบบวงจรอิเล็กทรอนิกส์


ภาษาวีเอชดีแอลมีคุณสมบัติที่สามารถแสดงให้เห็นการออกแบบวงจรดิจิทัลได้หลายระดับ (Level of abstraction) ตั้งแต่ล่างสุดในระดับลอจิกเกต (Gate level) ไปจนถึงในระดับพฤติกรรมการทำงานของวงจร (Behavioral level) ซึ่งในแต่ละระดับจะมีรายละเอียดแตกต่างกัน กรณีที่ต้องการออกแบบวงจรรูณ โดยใช้ภาษาวีเอชดีแอลในการออกแบบสามารถทำได้หลายระดับ เช่น

1. อาจออกแบบวงจร โดยเขียนบรรยายพฤติกรรมหรือเรียกใช้โอเปอเรเตอร์บวก "+" ซึ่งในภาษาวีเอชดีแอล จะเขียนคล้ายกับซอฟต์แวร์ เช่น $a \leq b + c$;
2. หรือออกแบบวงจรบวกในระดับลอจิก
3. หรืออาจออกแบบวงจรบวกในระดับล่างสุด คือระดับทรานซิสเตอร์ (Layout level)

จากที่ได้อธิบายมาแล้วนั้นแสดงให้เห็นว่า การออกแบบวงจรในลักษณะเดียวกัน การทำงานของฟังก์ชันการทำงานในวงจรเหมือนกัน แต่การออกแบบนั้นสามารถทำได้หลายระดับ ตั้งแต่ System,

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

RTL, Gate, ไปจนถึงระดับ Transistor ดังแสดงในรูปที่ 3.13 ขึ้นอยู่กับความเหมาะสมและทักษะ ความชำนาญของผู้ออกแบบเป็นหลัก



รูปที่ 3.13 ระดับของการออกแบบวงจรดิจิทัลในภาษาวีเอชดีแอล

โดยในแต่ละระดับของการออกแบบวงจรจะออกแบบต่างกันแต่การทำงานของวงจรจะเป็นแบบเดียวกัน เมื่อพิจารณาจากรูปพีระมิดมีรายละเอียดดังนี้

System Level จะเป็นการบรรยายพฤติกรรมการทำงานของระบบ หรือแบบอัลกอริทึม (Algorithm description) ของการทำงาน และจะคำนึงถึงข้อมูลเรื่องเวลา ซึ่งการออกแบบในลักษณะนี้จะจัดเป็นระดับบนสุดของการเขียนภาษาวีเอชดีแอล

RTL (Register Transfer Level) การออกแบบลักษณะนี้จะเป็นการบรรยายลงลึกในส่วนของวงจรในระดับ Architecture ในระดับนี้อาจเห็นรายละเอียดลึกลงไปถึงในวงจร เช่น Synchronous หรือ Asynchronous, State machines, Registers, Data path, ต่างๆ รวมถึงการไหลเข้าไหลออกของข้อมูลในแต่ละบล็อกของวงจรที่ออกแบบ

Gate Level เป็นการบรรยายการออกแบบลงลึกกว่าระดับ RTL ซึ่งจะมีรายละเอียดของวงจรระดับ ฟลิปฟลอป และลอจิกเกต ต่างๆ ที่เชื่อมต่อภายในวงจร

Transistor Level การออกแบบวงจรในระดับนี้จะเป็นระดับล่างสุดในระบบดิจิทัลหรือเรียกว่า Layout Level ในระดับนี้ภาษาวีเอชดีแอลไม่สามารถอธิบายได้ เนื่องจากข้อมูลจะเกี่ยวกับค่า Capacitances และ Resistances ของทรานซิสเตอร์เข้ามาเกี่ยวข้อง ซึ่งในระดับนี้ผู้ออกแบบต้องอาศัยซอฟต์แวร์ช่วยในการสังเคราะห์ในวงจรระดับทรานซิสเตอร์ (Layout synthesis) หรือโดยทั่วไปเรียกว่าซอฟต์แวร์ช่วยในการวางการเชื่อมต่อทรานซิสเตอร์ (Place and Route)


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.5.2 ความสามารถของภาษาวีเอชดีแอล (Capability)

1. ภาษาวีเอชดีแอลสามารถใช้เป็นสื่อกลางในการแลกเปลี่ยนระหว่างผู้ผลิตชิพกับ ผู้ออกแบบวงจรได้ (CAD Tools)
2. ใช้เป็นสื่อกลางในการแลกเปลี่ยนสื่อสารระหว่างซีเออี (CAE) และซีเอดีทูล (CAD Tool) เช่น ตัวภาษาซอร์สโค้ด (SOURCE CODE) ของวีเอชดีแอลสามารถคอมไพล์เลอร์ (Compiler) และ ซิมูเลเตอร์ (Simulators) ได้หลายตัวแตกต่างกัน
3. ภาษาวีเอชดีแอลสนับสนุนการออกแบบ แบบบนล่าง (Top Down Design) และแบบล่างขึ้นบน (Bottom Up Design) หรือผสมกันทั้งสองแบบในการออกแบบวงจร
4. ตัวภาษาวีเอชดีแอลเป็นภาษาแบบทั่วไป (Generic) ไม่อิงเทคโนโลยีใด ในขณะเดียวกันก็สนับสนุนหลายเทคโนโลยี
5. ภาษาวีเอชดีแอลสามารถอ่านและทำความเข้าใจโดยมนุษย์ (Human-readable)
6. สนับสนุนการออกแบบทั้งระบบซิงโครนัส (Synchronous) และอะซิงโครนัส (Asynchronous)
7. ตัวภาษาวีเอชดีแอลเป็นภาษามาตรฐานรับรองโดยไออีอีเอ (IEEE) และเอเอ็นเอสไอ (ANSI) ทำให้โมเดลที่ออกแบบโดยภาษาวีเอชดีแอลสามารถเคลื่อนย้ายไปยังระบบใดก็ได้ และสามารถนำกลับมาใช้ได้ใหม่
8. สามารถเขียนโมเดลได้ขนาดไม่จำกัด ไม่มีข้อจำกัดในตัวภาษาเรื่องขนาดของโมเดล (ขึ้นอยู่กับซอฟต์แวร์)
9. ภาษาวีเอชดีแอลสนับสนุนการเขียนถึง 3 รูปแบบ ได้แก่ แบบบีเฮฟวิเออร์ (Behavioral Style) แบบสตรัคเจอร์ล (Structural Style) แบบคาค้าโฟลว์ (Data Flow) หรือสามารถเขียนรวมกันได้ทั้ง 3 รูปแบบ
10. สนับสนุนการออกแบบวงจรขนาดใหญ่โดยใช้ความสามารถของส่วนประกอบ (Component) ฟังก์ชันโพรซีเจอร์ (Function Procedure) และแพคเกจ (Package)
11. สามารถอธิบายตัวแปรที่เกี่ยวกับฟังก์ชันทางด้านเวลา เช่น Propagation delay, Min-Max delay, Setup, Holding Time สามารถอธิบายได้โดยตัวภาษา
12. ภาษาวีเอชดีแอลเป็นมาตรฐานที่ใช้โดยบริษัทและผู้ออกแบบหลายๆ แห่ง ฉะนั้นจึงง่ายที่จะทำความเข้าใจถึงแม้ว่าจะมาจากแหล่งต่างๆ
13. โมเดลที่สร้างขึ้นสามารถจำลองการทำงานได้ เพราะว่าตัวแปรภาษาได้ตรวจสอบตัวแปรทางซิมูเลชันซิมเนติกไว้ด้วย

3.5.3 องค์ประกอบของภาษาวีเอชดีแอล

ภาษาวีเอชดีแอลประกอบไปด้วย Entity, Architecture, Package, และ Configuration ซึ่งในการออกแบบวงจรดิจิทัลไม่ว่าจะเป็นวงจรที่ซับซ้อนหรือวงจรพื้นฐาน การออกแบบวงจรทุกวงจรจะต้องเขียนอยู่ในรูปส่วนองค์ประกอบ (Component) ของภาษาวีเอชดีแอลซึ่งเป็นพื้นฐานของการออกแบบ และภาษาวีเอชดีแอลนั้น จะประกอบไปด้วยส่วนกำหนดการเชื่อมต่อ (Interface) และการกำหนดลักษณะเชิงสถาปัตยกรรม (Architecture) ดังแสดงในรูปที่ 3.14




รูปที่ 3.14 การเชื่อมต่อและสถาปัตยกรรมของภาษาวีเอชดีแอล

การบรรยายเชื่อมต่อนี้ จะขึ้นต้นด้วยคำว่า ENTITY ตามด้วยชื่อขององค์ประกอบและคำว่า IS และภายในจะแสดงให้เห็นถึงพอร์ตการติดต่ออินพุตและเอาต์พุต พอร์ตขององค์ประกอบ โดยที่การทำงานขององค์ประกอบนั้นจะมีหน้าที่การทำงานนี้จะขึ้นอยู่กับสัญญาณอินพุตและเอาต์พุต และพารามิเตอร์อื่นๆ ตามที่ได้กำหนดไว้ในส่วนของการเชื่อมต่อดังรูป 3.14 และการบรรยายหน้าที่ขององค์ประกอบจะเริ่มต้นหลังคำว่า BEGIN

3.5.3.1 การกำหนดการเชื่อมต่อ

การกำหนดการเชื่อมต่อ (Interface Description) จะเป็นระดับบนสุดของการออกแบบวงจร ซึ่งการออกแบบในระดับนี้จะต้องกำหนดพอร์ตสำหรับการติดต่อกับองค์ประกอบบล็อกการเอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ออกแบบภายนอกอื่นๆ ดังแสดงในรูปที่ 3.15 ในบรรทัดแรกจะทำการกำหนดชื่อขององค์ประกอบ ซึ่งกำหนดให้เป็นชื่อ `clock_component` ตามด้วยคำว่า `PORT` และชื่อของพอร์ที่อยู่ภายในวงเล็บ `IN` และ `OUT` จากนั้นกำหนดโหมคของสัญญาณเป็นอินพุตหรือเอาต์พุต `BIT` เพื่อแสดงชนิดของข้อมูล



```
ENTITY clk_component IS
PORT (en : IN BIT;
      clk : OUT BIT
      );
END clk_component;
```

รูปที่ 3.15 บล็อกไออะแกรมการบรรยายการเชื่อมต่อขององค์ประกอบ

3.5.3.2 การกำหนดรูปแบบของการบรรยาย

หน้าที่การทำงานขององค์ประกอบ (Architecture Description) จะถูกบรรยายภายในส่วนนี้ การบรรยายสามารถกำหนดค่าของสัญญาณเอาต์พุตในเทอมของ `clock_component` ดังแสดงในรูปที่ 3.16

```
ARCHITECTURE behavioral OF clk_component IS
BEGIN
  PROCESS
    VARIABLE periodic : BIT := '0';
  BEGIN
    IF en = '1' THEN
      clk <= periodic;
    END PDOCESS;
  END clk_component;
```


รูปที่ 3.16 การบรรยายเชิงพฤติกรรมขององค์ประกอบ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ซึ่งเป็นการบรรยายในเชิงพฤติกรรมมี en เป็นอินพุต และมี clk เป็น Process เป็นค่าเริ่มต้น สำหรับการบรรยายในเชิงพฤติกรรมภายใน Process จะกำหนดให้ periodic เป็นตัวแปรที่มีค่าเริ่มต้นเป็น "0" ถ้าสัญญาณ en มีค่าเป็น "1" ค่าของ periodic ถูกคอมพิลิเมนต์ และส่งค่าให้กับ clk ซึ่งจะได้เป็นสัญญาณเอาต์พุตและทำไปใช้งานหรือส่งต่อไปให้บล็อกอื่นทำงานต่อไป

3.6 การออกแบบวงจรดิจิทัลด้วยเอฟพีจีเอ

การออกแบบวงจรดิจิทัลนั้นมีหลายขั้นตอนในการติดตั้งกับเอฟพีจีเอ โดยจะใช้ภาษาอธิบายฮาร์ดแวร์ (Hardware Description Language: HDL) เช่น ภาษาวีเอชดีแอล (VHDL) หรือ ภาษาเวริล็อก (Verilog HDL) สำหรับการออกแบบ และนำโค้ดที่ได้ไปสังเคราะห์ (Synthesis) ให้เป็นวงจร ซึ่งผลที่ได้จากการสังเคราะห์คือเน็ตลิสต์ในระดับเกต (Gate-level Netlist) จะได้เป็นรูปแบบมาตรฐานคือ EDIF (Electronic Data Interchange Format) หรือ XNF (Xilinx Netlist Format) ขั้นตอนการออกแบบและติดตั้งวงจรดิจิทัลบนเอฟพีจีเอ ดังแสดงในรูปที่ 3.17 ส่วนรายละเอียดขั้นตอนการออกแบบมีดังนี้



รูปที่ 3.17 ขั้นตอนการออกแบบวงจรดิจิทัลบนเอฟพีจีเอ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.6.1 การออกแบบ

การออกแบบวงจร (Design entry) นั้นสามารถออกแบบได้ด้วยวิธีต่างๆ เช่น การออกแบบด้วยวิธีวาดผังวงจร (Schematic) การออกแบบด้วยการเขียนขั้นตอนการทำงาน (State diagram) และการออกแบบด้วยภาษาระดับสูงที่เรียกว่าเฮชดีแอล (Hardware Description Language: HDL) โดยภาษาวีเอชดีแอลนั้น การออกแบบวงจรจะเริ่มจากการเข้าใจลอจิกการทำงานของการทำงานหรือมีการออกแบบวงจรไว้แล้ว และนำมาเขียนเป็นภาษาอธิบายฮาร์ดแวร์หรือวีเอชดีแอล สำหรับการอธิบายพฤติกรรม (Behavioral) การทำงานของวงจร ดังแสดงในรูปที่ 3.18

```

library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.STD_LOGIC_UNSIGNED.ALL;

entity C100UP is
Port ( OSC : in  STD_LOGIC;
      PB1 : in  STD_LOGIC;
      CLR : in  STD_LOGIC;
      DOT : out STD_LOGIC;
      Y : out  STD_LOGIC_VECTOR (6 downto 0);
      COH : out STD_LOGIC_VECTOR (1 downto 0));
end C100UP;


architecture Behavioral of C100UP is
    signal C,S,C_DB,CLR,DB : STD_LOGIC;
    signal O_Demp : STD_LOGIC_VECTOR (14 downto 0);
    signal Q0,Q1,A : STD_LOGIC_VECTOR (3 downto 0);
begin
    -----
    DB : process (OSC,PB1,CLR,DB)
    begin
        if CLR DB='0' then
            C <= '0';
        elsif C_DB'event and C_DB='1' then
            if PB1='0' then
                C <= '1';
            end if;
        end if;
    end process;
    C_DB <= not C and OSC;
    -----
    F_DIV : process (OSC)
    begin
        if OSC'event and OSC='1' then

```

รูปที่ 3.18 การออกแบบวงจรด้วยภาษาวีเอชดีแอล


ซึ่งการออกแบบวงจรด้วยภาษาเฮชดีแอลจะใช้โปรแกรม Text Editor หรือใช้ซอฟต์แวร์ที่สนับสนุนการเขียนภาษาเฮชดีแอล ซึ่งทำให้ง่ายในการเขียนและสามารถตรวจสอบความถูกต้องตามหลักไวยากรณ์ได้ เช่น ModelSim ของบริษัท Model Technology เป็นต้น

การออกแบบวงจรด้วยวิธีการวาดผังวงจรเดียวกันกับการออกแบบวงจรในลักษณะ ผู้ออกแบบจะต้องเข้าใจหลักการทำงานของวงจรที่จะออกแบบไว้แล้ว จากนั้นจะนำอุปกรณ์ที่มีอยู่ในโปรแกรมมาทำการออกแบบวงจร แต่การออกแบบวงจรในลักษณะนี้จำเป็นจะต้องอ้างอิงเทคโนโลยีของบอร์ดทดลองที่จะใช้งาน เนื่องจากผังวงจรที่นำมาใช้นั้นต้องมีอยู่ในบอร์ดทดลองที่นำมาใช้งาน การออกแบบนั้นคล้ายกับการวาดรูป สามารถวาดผังวงจร ได้ดังในรูปที่ 3.19



รูปที่ 3.19 การออกแบบวงจรด้วยวิธีการวาดผังวงจร (Schematic)


การออกแบบวงจรด้วยการเขียนขั้นตอนการทำงานเป็นอีกหนึ่งวิธีในการออกแบบวงจร การออกแบบนี้ผู้ออกแบบต้องเข้าใจถึงขั้นตอนการทำงานที่ต้องการออกแบบ การออกแบบแสดงได้ดังในรูปที่ 3.20



รูปที่ 3.20 การออกแบบด้วยการเขียนขั้นตอนการทำงาน (State diagram)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากการออกแบบวงจร ขั้นตอนต่อไปคือการตรวจสอบว่าวงจรที่ออกด้วยแบบภาษาเฮชดีแอลนั้นสามารถทำงานได้ตามที่ออกแบบหรือไม่ โดยสามารถตรวจสอบได้จากการจำลองการทำงานในระดับพฤติกรรม (Behavioral Simulation) ของวงจรแบ่งออกได้ 2 ลักษณะคือการเขียนภาษาเฮชดีแอลเพื่อทดสอบวงจร ที่เรียกว่า “Testbench” และการจำลองการทำงานโดยใช้ซอฟต์แวร์ HDL Bencher โดยผู้ใช้สามารถป้อนสัญญาณอินพุต ให้ค่าเป็นไปตามที่ต้องการได้ในรูปแบบที่เรียกว่า Test bench waveform (.tbw) และเรียกใช้งาน ISE simulator เพื่อทดสอบและแสดงผลในรูปแบบ Waveform ดังแสดงในรูปที่ 3.21



รูปที่ 3.21 สัญญาณที่ได้จากการจำลองการทำงานในรูปแบบ Waveform

ซึ่งจากการทดสอบวงจรที่ออกแบบด้วยโปรแกรมซิมูเลเตอร์ (Simulator) จะได้สัญญาณเอาต์พุตทำให้สามารถตรวจสอบว่าการทำงานของวงจรที่ถูกตรวจสอบ (Design under Test: DUT) ทำงานถูกต้องหรือไม่ ซึ่งถ้าไม่ถูกต้องก็สามารถกลับไปแก้ไขใหม่ได้ ซึ่งการแก้ไขสามารถทำได้ด้วยผู้ออกแบบเอง

3.6.2 การติดตั้ง


ในขั้นตอนการติดตั้งนี้จะนำผลที่ได้จากการสังเคราะห์ที่เป็นเน็ตลิสต์ (Design netlist) ที่ได้มาจาก Design Entry ที่เป็น Schematic หรือจากการสังเคราะห์วงจรในกรณีที่เป็น HDL มาทำการถอดไม่วงจรในระดับเกต จากนั้นทำการแปลงให้เป็นกลุ่มของลอจิก และทำการตรวจสอบว่าสามารถวางหรือบรรจุลงวงจรลงในชิปเบอร์ที่เรากำหนดได้หรือไม่ และขั้นตอนต่อไปจะทำการแมพ (Map) โดยจะต้องมีการคำนวณหาตำแหน่งที่เหมาะสมเพื่อทำการออกแบบ และเชื่อมเส้นทาง (Place & Route) ในเอฟพีจีเอด้วยซอฟต์แวร์ของผู้ผลิตเอฟพีจีเอ เช่น Xilinx ISE และ Quartus II เป็นต้น ซึ่งโปรแกรมที่ใช้จะแสดงให้เห็นถึงเวลาที่ใช้ในการทำงานของวงจร (Static Timing) และ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ตรวจสอบความถูกต้องจากการจำลองการทำงานระดับฐานเวลา (Timing Simulation) ด้วยโปรแกรมซิมูเลเตอร์ การจำลองการทำงานระดับฐานเวลาถือว่าการจำลองการทำงานขั้นตอนสุดท้าย ซึ่งจะต้องทำหลังจากการออกแบบวงจรและเชื่อมต่อเส้นทางการทำงาน การจำลองการทำงานจะเกี่ยวกับเรื่องของเวลา เช่น ความล่าช้าของสัญญาณไฟฟ้าตามเส้นทางต่างๆ ภายในวงจร และระยะคาบของสัญญาณนาฬิกา (Clock Period) น้อยที่สุดที่สามารถใช้งานในการทำงานของวงจรได้ ซึ่งถ้าการทำงานไม่ถูกต้องก็สามารถกลับไปแก้ไขโค้ดภาษาเอชดีแอลใหม่ โดยไม่เสียค่าใช้จ่าย

3.6.3 การโปรแกรมข้อมูลลงชิพเฟลฟฟี่เอ

จากขั้นตอนการตรวจสอบด้วยการจำลองการทำงานระดับฐานเวลาแล้ว ขั้นตอนต่อไปคือการโปรแกรมข้อมูลลงชิพเฟลฟฟี่เอ (Device Programming) การโปรแกรมข้อมูลลงวงจรจะนำไฟล์ที่นามสกุล .bit ที่ได้จากขั้นตอนก่อนหน้านี้คือ ขั้นตอน Implementation หรือขั้นตอน Generate Programming File มาทำการดาวน์โหลดลงบอร์ดทดลองเฟลฟฟี่เอด้วยเครื่องโปรแกรมหรือดาวน์โหลดเคเบิลก็ได้ เป็นการตรวจสอบความถูกต้องในการทำงานในลำดับสุดท้าย สำหรับการตรวจสอบในวงจรที่นำไปใช้งานจริง (In-Circuit Verification)



รูปที่ 3.22 การ โปรแกรมลงในชิพเฟลฟฟี่เอ

บทที่ 4

การออกแบบการเข้ารหัสพาริตีเช็คความหนาแน่นต่ำ แบบควอไซไซคลิก

บทนี้กล่าวถึงการออกแบบการเข้ารหัสพาริตีเช็คความหนาแน่นต่ำและหลักการทํางาน ชุดเข้ารหัสพาริตีเช็คความหนาแน่นต่ำ ซึ่งเป็นชุดเข้ารหัสที่ให้ประสิทธิภาพสูง เนื่องจากสามารถเข้ารหัสได้เร็วและให้ความซับซ้อนอยู่ในลักษณะเชิงเส้น ในส่วนแรกของบทนี้กล่าวถึงทฤษฎีและหลักการของวงจรเข้ารหัสพาริตีเช็คความหนาแน่นต่ำแบบควอไซไซคลิก การออกแบบวงจรในลักษณะต่างๆ เช่น วงจรเข้ารหัสในลักษณะอนุกรม วงจรเข้ารหัสในลักษณะกึ่งขนาน และวงจรเข้ารหัสในลักษณะขนาน การออกแบบการถอดรหัสพาริตีเช็คความหนาแน่นต่ำ วงจรที่ออกแบบในแต่ละแบบจะให้ประสิทธิภาพในด้านความเร็ว ในด้านการใช้ทรัพยากรแตกต่างกันขึ้นอยู่กับการนำไปประยุกต์ใช้งานและความเหมาะสม

4.1 ทฤษฎีการออกแบบการเข้ารหัสพาริตีเช็คความหนาแน่นต่ำแบบควอไซไซคลิก

รหัสพาริตีเช็คความหนาแน่นต่ำโดยทั่วไป สามารถเข้ารหัสได้สองวิธีคือ การเข้ารหัสด้วยเมตริกซ์กำเนิด G และเข้ารหัสด้วยเมตริกซ์พาริตีเช็ค H ดังที่ได้กล่าวในบทที่ 2 สำหรับการออกแบบการเข้ารหัสพาริตีเช็คความหนาแน่นต่ำแบบควอไซไซคลิก จัดเป็นการเข้ารหัสด้วยเมตริกซ์พาริตีเช็ค H ซึ่งเมตริกซ์พาริตีเช็ค H ในลักษณะควอไซไซคลิกจะได้รับการสร้างขึ้นในลักษณะของแถวลำดับ (Array) ซึ่งจะมีคุณสมบัติของไซคลิก (Cycle) ทำให้ความซับซ้อนในการเข้ารหัสลดลง การเข้ารหัสของรหัสพาริตีเช็คที่มีความหนาแน่นต่ำทำได้โดยการนำบิตพาริตีต่อกับบิตข้อมูลข่าวสาร (pm) จะเห็นว่ากรณีนำบิตข้อมูลข่าวสาร (m) มาทำการต่อกับบิตพาริตีไม่ทำให้เกิดความซับซ้อน แต่ความซับซ้อนจะอยู่ที่การนำข้อมูลข่าวสารมาทำการหาค่าบิตพิเศษหรือพาริตี (p) นั่นเอง และวิธีที่ทำให้ความซับซ้อนในการหาค่าบิตพาริตีลดลงได้คือการสร้างเมตริกซ์พาริตีเช็คในลักษณะแถวลำดับ ซึ่งทำให้เมตริกซ์ที่สร้างขึ้นมีคุณสมบัติคือ เมื่อทำการเลื่อนบิตข้อมูลของคำรหัส (c) แบบวนกลับ ก็จะได้พาริตี (p) ที่เลื่อนบิตแบบวนกลับเช่นกัน

4.1.1 รหัสพาริตีเช็คความหนาแน่นต่ำประเภทอาร์เรย์

รหัสพาริตีเช็คความหนาแน่นต่ำประเภทอาร์เรย์หรือรหัสควิซีแอลดีพีซี (QC – LDPC) [10] ได้รับการกล่าวถึงการเข้ารหัสและถอดรหัสในหลายวิธี เช่น การปรับปรุงเมตริกซ์ย่อย (Sub Matrix) เพื่อใช้สำหรับสร้างเมตริกซ์พาริตีเช็ค H ที่รองรับอัตราการรหัสสูง (Hi Rate) และเมื่อเปลี่ยนแปลงข้อมูลข่าวสารให้มีปริมาณเพิ่มขึ้น ความซับซ้อนในการเข้ารหัสยังคงอยู่ในลักษณะเชิงเส้นไม่เปลี่ยนแปลง [11]

การสร้างเมตริกซ์พาริตีเช็ค H ในลักษณะแถวลำดับนั้น สามารถสร้างได้จากเมตริกซ์สลับตำแหน่ง (P) ที่มีมิติขนาด $L \times L$ และนำไปขยายเพื่อสร้างเมตริกซ์พาริตีเช็ค H

$$P_{L \times L} = \begin{bmatrix} 0 & 1 & 0 & \dots & 0 \\ 0 & 0 & 1 & & 0 \\ \vdots & \vdots & \vdots & \ddots & \vdots \\ 0 & 0 & 0 & & 1 \\ 1 & 0 & 0 & \dots & 0 \end{bmatrix} \quad (4.1)$$

เมตริกซ์พาริตีเช็ค H สามารถสร้างจากสมการที่ 4.1 ซึ่งวิธีการสร้างนั้นทำได้โดยการนำเมตริกซ์สลับตำแหน่งขยายออกในด้านแถวและด้านหลักไปจำนวน j และ k เท่า สำหรับเมตริกซ์พาริตีเช็ค H มีมิติขนาด $(n-k) \times n$

4.1.2 รหัสพาริตีเช็คความหนาแน่นต่ำแบบอาร์เรย์คุณสมบัติของ Cycle

เมตริกซ์พาริตีเช็คสำหรับรหัสอาร์เรย์ (Array Code) อธิบายได้ด้วยพารามิเตอร์ 3 ค่าได้แก่ จำนวนเฉพาะ L และจำนวนเต็ม j และ k โดยที่เมตริกซ์นี้มีขนาด $jL \times kL$

$$H = \begin{bmatrix} I & I & I & \dots & I \\ I & P & P^2 & \dots & P^{k-1} \\ I & P^2 & P^4 & \dots & P^{2(k-1)} \\ \vdots & \vdots & \vdots & \vdots & \vdots \\ I & P^{j-1} & P^{2(j-1)} & \dots & P^{(j-1)(k-1)} \end{bmatrix} \quad (4.2)$$

โดยที่ I คือเมตริกซ์เอกลักษณ์และ P คือเมตริกซ์สลับตำแหน่งขนาด $L \times L$ ซึ่งเกิดจากการเลื่อนทางซ้ายหรือขวาของ I กำลังของ H ในเมตริกซ์ คือจำนวนครั้งของการเลื่อน เพื่อให้การเข้ารหัสมี

ความซับซ้อนในระดับเชิงเส้นของรหัสพาร์ตีเช็คความหนาแน่นต่ำข้างต้น ทำได้โดยการแปลงให้มีรูปร่างสามเหลี่ยมด้านล่างดังสมการที่ 4.3

$$\mathbf{H}(q, j, k) = \begin{bmatrix} I & I & I & \dots & I & \dots & I \\ 0 & I & P & \dots & P^{(j-2)} & \dots & P^{(k-2)} \\ 0 & 0 & I & \dots & P^{2(j-3)} & \dots & P^{2(k-3)} \\ \vdots & & & \ddots & & & \vdots \\ 0 & \dots & 0 & I & P^{(j-2)} & \dots & P^{(j-2)(k-j-1)} \\ 0 & 0 & \dots & 0 & I & \dots & P^{(j-1)(k-j)} \end{bmatrix} \quad (4.3)$$

$\underbrace{\hspace{10em}}_j \qquad \underbrace{\hspace{10em}}_{k-j}$

ซึ่งการขยายเมตริกซ์เมตริกซ์สลับตำแหน่งมีข้อจำกัดคือ การขยายในด้านแถวต้องขยายน้อยกว่าในด้านหลักและการขยายในด้านหลักต้องน้อยกว่าขนาดของเมตริกซ์ P คือ L แสดงได้ดังนี้ $q \leq k \leq j$ โดยอัตรารหัส (Code Rate) หาได้จากสมการที่ 4.4

$$R = \frac{k-j}{k} = 1 - \frac{j}{k} \quad (4.4)$$

การสร้างเมตริกซ์พาร์ตีเช็ค \mathbf{H} โดยใช้เมตริกซ์สลับตำแหน่ง ทำให้เมตริกซ์ที่สร้างขึ้นมีคุณสมบัติของควอไซไซคลิก (Quasi-Cyclic) ทำให้ความซับซ้อนในการออกแบบวงจรลดลง สามารถเข้ารหัสได้โดยที่กำหนดให้คำรหัสมีมิติเท่ากับ $1 \times n$ เมตริกซ์ $\mathbf{0}$ มีมิติขนาด $1 \times (n-k)$ และใช้เทคนิคการบวกแบบมอดุโล-2 หรือการทำ XOR จากความสัมพันธ์ของคำรหัสและเมตริกซ์พาร์ตีเช็ค \mathbf{H} แสดงได้ดังสมการที่ 4.5

$$\mathbf{cH}^T = \mathbf{0} \quad (4.5)$$

เมื่อทรานสโพส $\mathbf{cH}^T = \mathbf{0}$ จะได้

$$\mathbf{Hc}^T = \mathbf{0}^T \quad (4.6)$$

ซึ่งกำหนดให้คำรหัส (Codeword) คือ $\mathbf{c} = [p_1 \ p_2 \ p_3 \ \dots \ p_{n-k} \ | \ m_1 \ m_2 \ m_3 \ \dots \ m_k] = [\mathbf{p} \ | \ \mathbf{m}]$ จากนั้นทำการจัดรูปสมการในการหาค่าพริตตี้เชค (\mathbf{p}) ได้จากสมการที่ 4.6 การหาค่าพริตตี้ (\mathbf{p}) แสดงได้ดังนี้

$$\mathbf{c}^T = \begin{bmatrix} p_{n-k} \\ m_k \end{bmatrix} \quad (4.7)$$

ตัวอย่างที่ 4.1 การออกแบบวงจรเข้ารหัสแบบ XOR Network

กำหนดให้เมตริกซ์พริตตี้เชค \mathbf{H} คือ

$$\mathbf{H} = \begin{bmatrix} 1 & 0 & 0 & 1 & 0 & 1 \\ 0 & 1 & 0 & 1 & 1 & 0 \\ 0 & 0 & 1 & 0 & 1 & 1 \end{bmatrix}$$

ความสัมพันธ์ของของเมตริกซ์พริตตี้เชค \mathbf{H} และคำรหัส \mathbf{c} คือ $\mathbf{H}\mathbf{c}^T = \mathbf{0}^T$ เมื่อทำการแทนค่าตัวแปรจะได้ดังนี้

$$\begin{bmatrix} 1 & 0 & 0 & 1 & 0 & 1 \\ 0 & 1 & 0 & 1 & 1 & 0 \\ 0 & 0 & 1 & 0 & 1 & 1 \end{bmatrix} \begin{bmatrix} p_1 \\ p_2 \\ p_3 \\ m_1 \\ m_2 \\ m_3 \end{bmatrix} = \begin{bmatrix} 0 \\ 0 \\ 0 \\ 0 \\ 0 \\ 0 \end{bmatrix}$$

ทำการคูณเมตริกซ์พริตตี้เชค \mathbf{H} ด้วยเวกเตอร์คำรหัสทรานสโพสจะได้สมการการหาค่าพริตตี้ ออกมาคือ

$$p_1 + m_1 + m_3 = 0$$

$$p_2 + m_2 + m_1 = 0$$

$$p_3 + m_3 + m_2 = 0$$

โดยการบวกในข้างต้นเป็นการบวกแบบมอดุโล-2 หรือการทำ XOR ดังนั้นการย้ายข้างของสมการจึงไม่ติดค่าลบ ทำให้ได้สมการการหาค่าพริตตี้บิต ดังนี้


$$p_1 = m_1 + m_3$$

$$p_2 = m_2 + m_1$$

$$p_3 = m_3 + m_2$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากสมการข้างต้น สามารถนำไปออกแบบเป็นวงจรการเข้ารหัสพริตตีเช็คความหนาแน่นต่ำ ซึ่งแสดงดังรูปที่ 4.1



รูปที่ 4.1 วงจรการเข้ารหัสพริตตีเช็คความหนาแน่นต่ำแบบ XOR Network

การเข้ารหัสข้างต้น มีจำนวนอินพุตที่รับเข้ามาในจำนวนน้อย แต่ในระบบการใช้งานจริงจะมีจำนวนอินพุตที่รับเข้ามาเท่ากับ 2^k และขนาดของอินพุต k มีค่าสูงเช่น $k = 512, 1024$ ทำให้มีความซับซ้อน วิธีดังกล่าวจึงไม่เหมาะสมสำหรับกรนำไปออกแบบฮาร์ดแวร์ แต่ในกรณีของวงจรเข้ารหัสพริตตีเช็คความหนาแน่นต่ำลักษณะอนุกรมและลักษณะกึ่งขนานที่ออกแบบ ใช้สัญญาณความถี่ควบคุมการทำงาน และเมื่อขนาดของอินพุต k มีค่าสูง ความต้องการทรัพยากรจะเพิ่มขึ้นอย่างเป็นเชิงเส้น ซึ่งเป็นวิธีที่เหมาะสมสำหรับระบบที่ต้องเข้ารหัสบล็อกข้อมูลขนาดใหญ่

4.2 การออกแบบการเข้ารหัสพริตตีเช็คความหนาแน่นต่ำแบบควอไซไซคลิก

การสร้างเมตริกซ์พริตตีเช็ค H สามารถทำได้โดยการใช้เมตริกซ์สลับตำแหน่ง P ซึ่งจะทำให้เมตริกซ์พริตตีเช็ค H ที่สร้างขึ้นมีคุณสมบัติของควอไซไซคลิก (Quasi-Cyclic) [12] คุณสมบัติของควอไซไซคลิก คือจะทำให้เกิดความสัมพันธ์ระหว่างข้อมูลข่าวสาร (m) กับบิตพิเศษหรือพริตตีเช็ค (p) นั่นคือเมื่อทำการเลื่อนบิตค่ารหัส (c) ในแต่ละบล็อกข้อมูลย่อยแบบวนกลับหนึ่งครั้ง จะเกิดค่ารหัสใหม่ และสมการที่ 4.8 เป็นการหาค่าพริตตีเช็คโดยใช้ความสัมพันธ์ของ $Hc^T = 0$


$$Hc^T = \begin{bmatrix} I & I & I & \dots & I & \dots & I \\ 0 & I & P & \dots & P^{(j-2)} & \dots & P^{(k-2)} \\ 0 & 0 & I & \dots & P^{2(j-3)} & \dots & P^{2(k-3)} \\ & & & \ddots & & & \\ 0 & \dots & 0 & I & P^{(j-2)} & \dots & P^{(j-2)(k-j-1)} \\ 0 & 0 & \dots & 0 & I & \dots & P^{(j-1)(k-j)} \end{bmatrix} \begin{bmatrix} p_1 \\ p_2 \\ \vdots \\ p_j \\ m_1 \\ m_2 \\ \vdots \\ m_{k-j} \end{bmatrix} = 0 \quad (4.8)$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากสมการที่ 4.8 เมื่อได้รับการคำนวณจะอยู่ในรูปตามสมการที่ 4.9 ซึ่งจะได้ค่าพาริตีที่ออกมา นั่นคือ $p_j, p_{(j-1)}, p_{(j-2)}, \dots, p_l$ จากนั้นจึงนำไปออกแบบวงจรการเข้ารหัสพาริตีที่เช็คความหนาแน่นต่ำ

$$\begin{aligned}
 p_j &= m_1 P^{(j-1)} + m_2 P^{(j-1)2} + m_3 P^{(j-1)3} + \dots + m_{k-j} P^{(j-1)(k-j)} \\
 p_{j-1} &= p_j P^{(j-2)} + m_1 P^{(j-2)2} + m_2 P^{(j-2)3} + \dots + m_{k-j} P^{(j-2)(k-j+1)} \\
 p_{j-2} &= p_{j-1} P^{(j-3)} + p_j P^{(j-3)2} + m_1 P^{(j-3)3} + \dots + m_{k-j} P^{(j-3)(k-j+2)} \\
 &\vdots \\
 p_l &= p_{l+1} P^{(l-1)} + p_{l+2} P^{(l-1)2} + \dots + p_j P^{(l-1)(j-l)} + \dots + m_{k-j} P^{(l-1)(k-l)}
 \end{aligned}
 \tag{4.9}$$

จากสมการที่ 4.9 สามารถนำมาออกแบบวงจรได้เมื่อ m คือข้อมูลข่าวสาร $P^{(j-1)(k-j)}$ คือจำนวนการเลื่อนบิตข้อมูลข่าวสาร p_j คือบิตพิเศษหรือพาริตี ในการออกแบบวงจรเข้ารหัสนั้นจะกำหนดให้การบวกเป็นการบวกแบบมอดุโล 2 และกำลังของเมตริกซ์กลับตำแหน่ง P เป็นจำนวนครั้งในการเลื่อนบิตแบบวนกลับ




รูปที่ 4.2 บล็อกไดอะแกรมของชุดเข้ารหัส QC-LDPC

จากรูปที่ 4.2 เป็นการแสดงให้เห็นถึงโครงสร้างวิธีการออกแบบการเข้ารหัสพาริตีที่เช็คความหนาแน่นต่ำ โดยเริ่มตั้งแต่การรับข้อมูล (Input) ที่ต้องการเข้ารหัส จากนั้นทำการเปลี่ยนข้อมูลจากอนุกรมมาเป็นขนาน (Serial to Parallel) ข้อมูลจะถูกเก็บในหน่วยความจำชั่วคราว (RAM) โดยที่ในแต่ละที่อยู่ (Address) จะมีขนาด $1 \times k$ ต่อจากนั้นค่าที่ได้จะถูกส่งต่อไปที่ตัวดำเนินการเลื่อนแบบวนกลับ เมื่อทำการเลื่อนบิตแบบวนกลับ และบวกกับข้อมูลที่อยู่ก่อนหน้าครบทุกจำนวนแล้ว บิตข้อมูลจะถูกเก็บในหน่วยความจำชั่วคราว (RAM) ที่มีขนาด $1 \times n$ จากนั้นส่งบิตข้อมูลต่อไปเพื่อ

เปลี่ยนบิตข้อมูลจากขนานไปเป็นอนุกรม (Parallel to Serial) และเปลี่ยนระดับสัญญาณเพื่อส่งออกไปในช่องสัญญาณ

4.2.1 วงจรเข้ารหัสแบบอนุกรม

วงจรการเข้ารหัสแบบอนุกรม เป็นการนำบิตข้อมูลข่าวสาร (Message) มาทำการแบ่งออกในลักษณะบิตต่อกบิต เพื่อใช้สำหรับการเข้ารหัสจำนวนครั้งละบิตต่อกบิต (Sub block) จากนั้นก็จะทำตามขั้นตอนการเข้ารหัส เริ่มต้นข้อมูลจะได้รับการอ่านเข้าในตัวดำเนินการเลื่อน (Shift Register) และทำการบวกแบบมอดุโล 2 โดยค่าที่ได้รับจะถูกเก็บในรีจิสเตอร์ (Register) เพื่อรอการอ่านออกมาบวกแบบมอดุโล 2 ในครั้งต่อไป ดังแสดงในรูปที่ 4.3 โดยมีขั้นตอนการเข้ารหัสแบบอนุกรม ดังนี้



รูปที่ 4.3 วงจรการเข้ารหัสแบบอนุกรม

ขั้นตอนที่ 1 เมื่อเริ่มต้น ข้อมูลข่าวสาร (Message) ที่รับเข้ามาในครั้งแรก บล็อกข้อมูลเดิมจะมีขนาดเท่ากับ $1 \times k$ จากนั้นทำการแบ่งข้อมูลออกให้อยู่ในลักษณะบิตต่อกบิตที่มีขนาดเท่ากับ $1 \times L$ ซึ่งจะมีจำนวนทั้งหมด $k - j$ บล็อก

ขั้นตอนที่ 2 นำข้อมูลในบล็อกแรก คือ $m_{(k-j)}$ มาทำการเลื่อนบิตแบบวนกลับ จำนวนทั้งหมด $P^{(j-1)(k-j)}$ ครั้ง

ขั้นตอนที่ 3 นำข้อมูลที่ได้รับการเลื่อนบิตแบบวนกลับมาทำการ XOR กับข้อมูลเดิมที่อยู่ก่อนหน้าและค่าที่ได้จะค้างอยู่ใน หน่วยความจำ

ขั้นตอนที่ 4 นำข้อมูลชุดต่อไป คือ $m_{(k-j-1)}$ มาทำการเลื่อนบิตแบบวนกลับจำนวน $P^{(j-1)3}$ ครั้ง


ขั้นตอนที่ 5 ทำการ XOR กับข้อมูลที่อยู่ก่อนหน้า คือ $m_{(k-j)}$ ที่ถูก เลื่อนบิตแบบวนกลับ จำนวน $P^{(j-1)(k-j)}$ ครั้ง

ขั้นตอนที่ 6 ทำขั้นตอนที่ 1 ถึง 5 จนครบทุกค่าของบล็อกข้อมูลย่อย คือ $m_{(k-j)}, m_{k-j-1}, \dots, m_1$ บล็อก ซึ่งจะได้ค่าพาริตี คือ p_j ออกมาในบล็อกแรก

ขั้นตอนที่ 7 ทำตามขั้นที่ 1-5 และค่าจำนวนของการ เลื่อนบิตแบบวนกลับ จะเปลี่ยนไป ตามสมการที่ 4.6 คือ $P^{(j-2)(k-j+1)}$ ไปจนถึง $P^{(j-2)2}$ จากนั้นนำข้อมูลที่ได้อมา XOR กับข้อมูลที่อยู่ก่อนหน้าก็จะได้ค่าพาริตีครบทุกค่า

4.2.2 วงจรเข้ารหัสแบบกึ่งขนาน

วงจรเข้ารหัสแบบกึ่งขนาน วิธีนี้สามารถเข้ารหัสในแต่ละบล็อกข้อมูลในการหาค่า p_j, p_{j-1}, \dots, p_1 ในเวลาที่ใกล้เคียงกัน ซึ่งมีความเร็วในการเข้ารหัสมากกว่าการเข้ารหัสด้วยวงจรแบบอนุกรมประมาณ j เท่า เริ่มต้นข้อมูลจะได้รับกรอ่านเข้าในตัวดำเนินการเลื่อน (Shift Register) พร้อมกับทุกบล็อกย่อย จากนั้นทำการบวกแบบมอดุโล 2 และค่าที่ได้รับจะถูกเก็บในรีจิสเตอร์ (Register) ของบล็อกย่อยเพื่อรอการอ่านออกมาบวกแบบมอดุโล 2 ในครั้งต่อไปของแต่ละบล็อกย่อย ดังแสดงในรูปที่ 4.4 และมีขั้นตอนในการเข้ารหัสแบบกึ่งขนานดังนี้



รูปที่ 4.4 วงจรการเข้ารหัสแบบกึ่งขนาน

ขั้นตอนที่ 1 เมื่อเริ่มต้นรับข้อมูลข่าวสาร (Message) เข้ามา ข้อมูลจะมีขนาด $1 \times k$ จากนั้นทำการแบ่งข้อมูลออกเป็นบล็อกย่อยขนาด $1 \times L$ จำนวน $k-j$ บล็อก และสามารถหาค่า p_j, p_{j-1}, \dots, p_1 ที่เวลาใกล้เคียงกัน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ขั้นตอนที่ 2 ในบล็อกรแรกจะทำการหาค่า p_j โดยจะนำข้อมูลในบล็อกที่ m_{k-j} มาทำการเลื่อนบิตแบบวนกลับ จำนวน $P^{(j-1)(k-j)}$ ครั้งและในบล็อกที่ 2 ในการหาค่า p_{j-1} จะทำพร้อมกัน คือ m_{k-j} ก็จะถูกทำการเลื่อนบิตแบบวนกลับ จำนวน $P^{(j-2)(k-j+1)}$ ครั้ง ทำในลักษณะนี้พร้อมกันจนครบทุกบล็อก ไปถึงการหาค่า p_j นั่นคือ นำข้อมูล $m_{(k-j)}$ มาทำการ เลื่อนบิตแบบวนกลับ จำนวน $P^{(l-1)(k-l)}$ ครั้ง

ขั้นตอนที่ 3 ข้อมูลในแต่ละบล็อกที่ทำการเลื่อนบิตแบบวนกลับจะนำมาทำการ XOR กับข้อมูลที่อยู่ก่อนหน้าพร้อมกันในแต่ละบล็อก ค่าที่ได้จะถูกเก็บไว้ใน หน่วยความจำ

ขั้นตอนที่ 4 นำค่า m_{k-j-1} มาทำการ เลื่อนบิตแบบวนกลับ ตามจำนวนการ เลื่อนบิตแบบวนกลับ ของแต่ละบล็อก จากนั้นนำค่าที่ได้ XOR กับข้อมูลที่อยู่ก่อนหน้า คือ $m_{(k-j)}$ ที่ค้างอยู่ใน หน่วยความจำ ทำในลักษณะนี้ทุกบล็อก ตั้งแต่ $m_{(k-j)}$, $m_{(k-j-1)}$, ..., m_1 ก็จะได้ค่า p_j ออกมา

ขั้นตอนที่ 5 จากขั้นตอนที่ 4 จะได้ค่า p_j ออกมา จากนั้นทำการส่งค่า p_j ให้แต่ละบล็อก ข้อมูลที่ทำการหาค่า p_{j-1} , p_{j-2} , ..., p_1 จากนั้นนำค่า p_j ไปทำการ เลื่อนบิตแบบวนกลับ ตามจำนวนการ เลื่อนบิตแบบวนกลับ ของแต่ละบล็อกและทำการ XOR กับข้อมูลที่อยู่ก่อนหน้าก็จะได้ค่า p_{j-2} ออกมา

ขั้นตอนที่ 6 ทำการส่งข้อมูล p_{j-1} ไปในแต่ละบล็อกที่ทำการหาค่า p_{j-2} , p_{j-3} , ..., p_1 จากนั้นนำค่า p_{j-2} ไปทำการ เลื่อนบิตแบบวนกลับ ของแต่ละบล็อกและทำการ XOR กับข้อมูลที่อยู่ก่อนหน้าก็จะได้ค่า p_{j-3} ออกมา


ขั้นตอนที่ 7 ทำลักษณะแบบเดียวกันจนถึงบล็อกสุดท้าย คือ การหาค่า p_1 ซึ่งจะนำค่าของ p_{j+1} มาทำการ เลื่อนบิตแบบวนกลับ จำนวน $P^{(l-1)}$ และนำค่าที่ได้ไป XOR กับข้อมูลที่อยู่ก่อนหน้า คือ p_{j+2} ที่ถูก เลื่อนบิตแบบวนกลับ $P^{(l-2)}$ ครั้ง ก็จะได้พาริตี p_j , p_{j-1} , p_{j-2} , ..., p_1 ครบทุกค่า การทำงานในลักษณะนี้เหมาะสำหรับการเข้ารหัสที่มีอัตราการสูง (High Rate) เพราะเมื่ออัตราสูง การส่งค่าจาก p_j ไปยัง p_{j-1} , p_{j-2} , ..., p_1 ก็จะมีการน้อยครั้ง จึงทำให้ได้ค่าพาริตีออกมาเร็วกว่าการทำงานในลักษณะอนุกรมและมีการใช้ทรัพยากรน้อยกว่าการเข้ารหัสแบบ XOR Network

4.2.3 วงจรเข้ารหัสแบบขนาน

วงจรเข้ารหัสแบบขนาน วิธีนี้สามารถเข้ารหัสในแต่ละบล็อกข้อมูลในการหาค่า p_j , p_{j-1} , p_{j-2} , ..., p_1 ในเวลาเดียวกัน โดยมีความเร็วในการเข้ารหัสมากกว่าวงจรแบบอนุกรมประมาณ j เท่า และมีความซับซ้อนน้อยกว่าการเข้ารหัสแบบกึ่งขนาน สิ่งที่ทำให้การเข้ารหัสแบบขนานมีความซับซ้อนต่ำนั้นคือการลดรูปสมการในการหาค่าบิตพิเศษดังแสดงในตัวอย่างที่ 2 โดยจะทำให้การหาค่าบิตพิเศษจะหาจากข้อมูลข่าวสารเพียงอย่างเดียว ซึ่งต่างจากวงจรเข้ารหัสแบบกึ่งขนานและแบบอนุกรมต้องรอค่าพาริตีที่ก่อนหน้า โดยเริ่มต้นข้อมูลจะได้รับการอ่านเข้าในตัวดำเนินการเลื่อน (Shift Register) พร้อมกันทุกบล็อกย่อย จากนั้นทำการบวกแบบมอดูโล 2 ค่าที่ได้รับการคำนวณจะถูกเก็บในรีจิสเตอร์ (Register) ของบล็อกย่อยเพื่อรอการอ่านออกมาบวกแบบมอดูโล 2 ในครั้ง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ต่อไปของแต่ละบล็อกย่อย ดังแสดงในรูปที่ 4.5 ซึ่งมีตัวอย่างในการลดรูปสมการ และขั้นตอนในการเข้ารหัสแบบขนาน ดังนี้



รูปที่ 4.5 วงจรการเข้ารหัสแบบขนาน

ขั้นตอนที่ 1 เมื่อเริ่มต้นรับข้อมูล (Message) เข้ามา ข้อมูลจะมีขนาด $1 \times k$ จากนั้นทำการแบ่งข้อมูลออกเป็นขนาด $1 \times L$ และมีจำนวนบล็อกย่อย $k-j$ บล็อก โดยจะทำการหาค่า $p_{j-2}, p_{j-1}, p_j, \dots, p_i$ ในเวลาเดียวกัน

ขั้นตอนที่ 2 ในบล็อกแรกจะทำการหาค่า p_j และนำข้อมูลในบล็อกที่ $m_{(k-j)}$ มาทำการเลื่อนบิตแบบวนกลับจำนวน $P^{(j-1)(k-j)}$ ครั้ง และในบล็อกที่ 2 ในการหาค่า p_{j-1} จะทำพร้อมกัน คือ $m_{(k-j)}$ ก็จะถูกทำการเลื่อนบิตแบบวนกลับ จำนวน $P^{(j-2)(k-j+1)}$ ครั้ง ทำในลักษณะนี้พร้อมกันจนครบทุกบล็อก ไปถึงการหาค่า p_i นั่นคือ นำข้อมูล $m_{(k-j)}$ มาทำการ เลื่อนบิตแบบวนกลับ จำนวน $P^{(j-1)(k-l)}$ ครั้ง

ขั้นตอนที่ 3 ข้อมูลในแต่ละบล็อกที่ทำการเลื่อนบิตแบบวนกลับจะนำมาทำการ XOR กับข้อมูลที่อยู่ก่อนหน้าพร้อมกันในแต่ละบล็อกเข้ารหัส ค่าที่ได้จะถูกเก็บไว้ใน หน่วยความจำ

ขั้นตอนที่ 4 นำค่า $m_{(k-j-1)}$ มาทำการ เลื่อนบิตแบบวนกลับ ตามจำนวนการ เลื่อนบิตแบบวนกลับ แต่ละบล็อก จากนั้นนำไป XOR กับข้อมูลที่อยู่ก่อนหน้า คือ $m_{(k-j)}$ ที่ค้างอยู่ในหน่วยความจำ ทำในลักษณะนี้ทุกบล็อก ตั้งแต่ $m_{(k-j)}, m_{(k-j-1)}, \dots, m_1$ ก็จะได้ค่า $p_j, p_{j-1}, p_{j-2}, \dots, p_1$ ครบทุกค่าออกมา ทำลักษณะแบบเดียวกันจนถึงบล็อกสุดท้าย จึงทำให้ได้ค่าบิตพริตี่ออกมาเร็วกว่าการทำงานในลักษณะอนุกรมและมีจำนวนการใช้ทรัพยากรน้อยกว่าการเข้ารหัสแบบ XOR Network

ตัวอย่างที่ 2 สร้างสมการเพื่อใช้สำหรับออกแบบวงจรเข้ารหัสในลักษณะขนาน

โดยใช้เมตริกซ์สลับที่ (Permutation Matrix) ขนาด 5×5 และขยายในด้านหลัก 5 เท่าและขยายทางด้านแถว 3 เท่า ในการสร้างเมตริกซ์พาริตีที่เชื่อม H ที่อัตรารหัส $2/5$

$$L = 5, j = 3, k = 5, R = 2/5$$

$$P^0 = \begin{bmatrix} 1 & 0 & 0 & 0 & 0 \\ 0 & 1 & 0 & 0 & 0 \\ 0 & 0 & 1 & 0 & 0 \\ 0 & 0 & 0 & 1 & 0 \\ 0 & 0 & 0 & 0 & 1 \end{bmatrix}, P^1 = \begin{bmatrix} 0 & 1 & 0 & 0 & 0 \\ 0 & 0 & 1 & 0 & 0 \\ 0 & 0 & 0 & 1 & 0 \\ 0 & 0 & 0 & 0 & 1 \\ 1 & 0 & 0 & 0 & 0 \end{bmatrix}, P^2 = \begin{bmatrix} 0 & 0 & 1 & 0 & 0 \\ 0 & 0 & 0 & 1 & 0 \\ 0 & 0 & 0 & 0 & 1 \\ 1 & 0 & 0 & 0 & 0 \\ 0 & 1 & 0 & 0 & 0 \end{bmatrix}, \dots, P^5 = \begin{bmatrix} 1 & 0 & 0 & 0 & 0 \\ 0 & 1 & 0 & 0 & 0 \\ 0 & 0 & 1 & 0 & 0 \\ 0 & 0 & 0 & 1 & 0 \\ 0 & 0 & 0 & 0 & 1 \end{bmatrix}$$

เมตริกซ์พาริตีที่เชื่อม H ได้สร้างจากเมตริกซ์เอกลักษณ์และเมตริกซ์สลับที่ที่ดังสมการที่ 4.10 คุณสมบัติของเมตริกซ์สลับที่ที่ยกกำลังคูณกัน จะเท่ากับคุณสมบัติของเมตริกซ์เอกลักษณ์นั่นคือ $P^0 = I$

$$H = \begin{bmatrix} I & I & I & I & I \\ 0 & I & P^1 & P^2 & P^3 \\ 0 & 0 & I & P^2 & P^4 \end{bmatrix} \quad (4.10)$$

ความสัมพันธ์ของ $cH^T = 0$ เมื่อทำการทรานโพสสมการจะได้ $He^T = 0^T$ จากนั้นแทนค่าเมตริกซ์สลับที่และเมตริกซ์เอกลักษณ์ หาผลลัพธ์ที่ได้จากการคูณของเมตริกซ์พาริตีที่เชื่อม H กับค้ำรหัส c ดังสมการที่ 4.11

$$\begin{bmatrix} I & I & I & I & I \\ 0 & I & P^1 & P^2 & P^3 \\ 0 & 0 & I & P^2 & P^4 \end{bmatrix} \begin{bmatrix} p_1 \\ p_2 \\ p_3 \\ m_1 \\ m_2 \end{bmatrix} = \begin{bmatrix} Ip_1 + Ip_2 + Ip_3 + Im_1 + Im_2 \\ Ip_2 + P^1 p_3 + P^2 m_1 + P^3 m_2 \\ Ip_3 + P^2 m_1 + P^4 m_2 \end{bmatrix} \quad (4.11)$$

จากสมการที่ 4.11 จะได้ผลลัพธ์คือ สมการการหาค่าพาริตีเท่ากับเมตริกซ์ศูนย์ทรานโพส ซึ่งในสมการการหาค่าพาริตีประกอบไปเมตริกซ์เอกลักษณ์คูณกับข้อมูลข่าวสาร Im , และเมตริกซ์สลับที่คูณกับข้อมูลข่าวสาร Pm , ดังแสดงในสมการที่ 4.12

$$\begin{aligned} Ip_1 + Ip_2 + Ip_3 + Im_1 + Im_2 &= 0 \\ Ip_2 + P^1 p_3 + P^2 m_1 + P^3 m_2 &= 0 \\ Ip_3 + P^2 m_1 + P^4 m_2 &= 0 \end{aligned} \quad (4.12)$$

ทำการย้ายข้างเพื่อหาค่าพาริตี p_i ซึ่งการบวกเป็นการบวกในลักษณะมอดุโล 2 ดังนั้นการย้ายข้างเพื่อหาค่าพาริตีจึงไม่คิดค่าลบ และคูณเมตริกซ์เอกลักษณ์ I เข้ากับพาริตี p_i และข้อมูล m , จะได้สมการ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ดังแสดงในสมการที่ 4.13 ซึ่งคุณสมบัติของเมตริกซ์เอกลักษณ์เมื่อคูณกับเวกเตอร์หรือเมตริกซ์ใดๆ จะได้เวกเตอร์หรือเมตริกซ์ตัวเดิม

$$\begin{aligned} p_1 &= p_2 + p_3 + m_1 + m_2 \\ p_2 &= P^1 p_3 + P^2 m_1 + P^3 m_2 \\ p_3 &= P^2 m_1 + P^4 m_2 \end{aligned} \quad (4.13)$$

คุณสมบัติของเมตริกซ์สลับที่คือ เมื่อคูณเมตริกซ์หรือเวกเตอร์ใดๆ จะทำให้เมตริกซ์หรือเวกเตอร์นั้นๆ สลับที่ไปตามจำนวนการยกกำลังของเมตริกซ์สลับที่ คูณเมตริกซ์สลับที่เข้ากับตัวแปรในสมการ 4.13 ทำให้พหุคูณ p_i และข้อมูล m_i สลับที่ตามจำนวนการยกกำลัง ดังแสดงในสมการที่ 4.14

$$\begin{aligned} p_1 &= p_2 + p_3 + m_1 + m_2 \\ p_2 &= (p_3)^1 + (m_1)^2 + (m_2)^3 \\ p_3 &= (m_1)^2 + (m_2)^4 \end{aligned} \quad (4.14)$$

ทำการลดรูปสมการคือ แทนค่า p_3 ในสมการ p_2 แทนค่า p_3 และ p_2 ในสมการ p_1 จากนั้นทำการรวมจำนวนการยกกำลังหรือการเลื่อนบิตแบบวนกลับในตัวแปรที่ได้แทนค่า ดังแสดงในสมการ 4.15

$$\begin{aligned} p_1 &= (m_1)^3 + (m_2)^5 + (m_1)^2 + (m_2)^3 + (m_1)^2 + (m_2)^4 + m_1 + m_2 \\ p_2 &= (m_1)^3 + (m_2)^5 + (m_1)^2 + (m_2)^3 \\ p_3 &= (m_1)^2 + (m_2)^4 \end{aligned} \quad (4.15)$$

เลขยกกำลังแสดงถึงการเลื่อนบิตแบบวนกลับ จากสมการที่ 4.15 การหาค่าพหุคูณ p_1 มีตัวแปรซ้ำเนื่องด้วยการรวมแบบวนกลับ 2 ตัวแปรแบบเดียวกันบวกกันจะได้ศูนย์ ดังนั้นจึงลดรูปข้อมูล $(m_1)^2$ และ $(m_2)^5$ และการเลื่อนบิตแบบวนกลับ 5 ครั้งจะเท่ากับการเลื่อนบิตแบบวนกลับ 0 ครั้ง ทำการลดรูปในแต่ละสมการ แสดงได้ดังสมการที่ 4.16

$$\begin{aligned} p_1 &= m_1 + (m_1)^3 + (m_2)^3 + (m_2)^4 \\ p_2 &= (m_1)^2 + (m_1)^3 + m_2 + (m_2)^3 \\ p_3 &= (m_1)^2 + (m_2)^4 \end{aligned} \quad (4.16)$$

สมการที่คิดขึ้นใหม่นั้นเมื่อนำไปออกแบบวงจร จะใช้ข้อมูลข่าวสารเพียงอย่างเดียวในการหาค่าบิตพิเศษ ซึ่งต่างจากวงจรเข้ารหัสแบบกึ่งขนานคือ ในกรณีของการเข้ารหัสแบบกึ่งขนานนั้นคือ เมื่อบิตออกย่อยแรกหาค่าพหุคูณได้ ก็จะทำการส่งให้บล็อกย่อยถัดไปหาค่าพหุคูณตัวต่อไป แต่วงจรเข้ารหัสแบบขนานนั้นจะให้ข้อมูลข่าวสารเพียงอย่างเดียวจึงไม่ใช้เวลาในการรอบิตพหุคูณ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


4.3 การออกแบบการถอดรหัสพริตตีเช็คความหนาแน่นต่ำแบบควอไซไซคลิก

เมื่อได้ทำการเข้ารหัสเป็นที่เรียบร้อยแล้ว ข้อมูลก็จะถูกบรรจุอยู่ในคำรหัส (c) แล้วส่งผ่านตัวกลางหรือช่องสัญญาณไปยังด้านรับ เมื่อด้านรับได้รับสัญญาณข่าวสารแล้ว จะทำการถอดรหัสสำหรับสัญญาณที่รับมาได้ เพื่อให้ได้ข้อมูลเดิมออกมาและนำไปใช้งานต่อไป ซึ่งในขั้นตอนของการถอดรหัสพริตตีเช็คความหนาแน่นต่ำ จะนำโครงสร้างของเมตริกซ์ H มาใช้ในการสร้างแทนเนอร์กราฟ (Tanner graph) ในโดเมนลอการิทึม (Log-Domain Algorithm) เนื่องจากการถอดรหัสในรูปแบบของลอการิทึม จะทำให้การใช้จำนวนทรัพยากรน้อยลง และความซับซ้อนที่เพิ่มขึ้นอย่างเป็นเชิงเส้น

โครงสร้างของชุดถอดรหัสพริตตีเช็คความหนาแน่นต่ำนั้น สามารถแบ่งได้เป็น 5 ส่วน ตามลักษณะการทำงานในการถอดรหัสในรูปแบบของโดเมนลอการิทึม ได้แก่

1. โครงสร้างการหาค่าบิตโนดเริ่มต้น ($L(c_i)$)
2. โครงสร้างการหาค่าเช็คนอด ($L(r_{ji})$)
3. โครงสร้างการหาค่าบิตโนด ($L(q_{ij})$)
4. โครงสร้างการหาค่าการตัดสินใจแบบละเอียด ($L(Q_i)$)
5. โครงสร้างการหาค่าการตัดสินใจแบบหยาบ (c_i)

โดยบล็อกไดอะแกรมแสดงการทำงานของชุดถอดรหัสพริตตีเช็คความหนาแน่นต่ำ แสดงดังในรูปที่ 4.6




รูปที่ 4.6 ขั้นตอนการถอดรหัสพริตตีเช็คความหนาแน่นต่ำ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

โครงสร้างและการทำงานในส่วนต่างๆ ของการถอดรหัสพริตตี้เช็คความหนาแน่นต่ำ สามารถอธิบายได้ดังต่อไปนี้

4.3.1 โครงสร้างชุดการหาค่าบิตโนดเริ่มต้น ($L(c_i)$)

การถอดรหัสพริตตี้เช็คความหนาแน่นต่ำนั้นสร้างได้จากสมการที่ 2.42 โดยมีขั้นตอนการทำงานดังนี้ ขั้นตอนที่ 1 เมื่อเริ่มต้นจะทำการรับข้อมูลข่าวสารในลักษณะอนุกรมมาเก็บไว้ในหน่วยความจำชั่วคราว (RAM (1) Module) ขั้นตอนที่ 2 ในขั้นตอนนี้ ข้อมูลข่าวสารจะได้รับการอ่านออกมาในลักษณะขนาน เพื่อเข้าสู่บล็อกการคูณ (Multiply Module) และจะได้รับการคูณด้วยค่าคงที่ ที่ได้รับการเก็บไว้ในหน่วยความจำถาวร (ROM Module) จากนั้นจึงทำการส่งออกยังบล็อกต่อไป ขั้นตอนที่ 3 ต่อมาในบล็อกสุดท้ายจะเป็นบล็อกแยกเครื่องหมายบวกและลบ (ABS Module) ออกจากข้อมูลข่าวสาร จากนั้นจะทำการส่งบิตข้อมูลข่าวสารและบิตเครื่องหมายออกไปเพื่อใช้งานต่อไป และการทำงานในแต่ละบล็อกทั้งหมด จะทำงานภายใต้บล็อกควบคุม (Control Module) เพื่อให้ระบบทำงานได้อย่างต่อเนื่องและไม่มีความผิดพลาดทางสัญญาณนาฬิกา และโครงสร้างชุดถอดรหัสพริตตี้เช็คความหนาแน่นต่ำ สามารถแสดงได้ดังในรูปที่ 4.7



รูปที่ 4.7 โครงสร้างชุดการหาค่าบิต โนดเริ่มต้น ($L(c_i)$)

4.3.2 โครงสร้างชุดการหาค่าเช็คโนด ($L(r_{ji})$)


ในส่วนนี้จะเป็นการหาค่าเช็ค โนด เพื่อใช้สำหรับช่วยแก้ไขบิตข้อมูลข่าวสารที่อาจเกิดความผิดพลาดในการเดินทางผ่านช่องสัญญาณ ในบล็อกการหาค่าเช็ค โนดนี้ จะรับบิตข้อมูลต่อมาจากบล็อกการหาค่าบิต โนดเริ่มต้น โดยการทำงานในการหาค่าเช็ค โนดได้แบ่งออกเป็นขั้นตอนการทำงานดังนี้ ขั้นตอนที่ 1 การเริ่มต้นการทำงานของบล็อกการหาค่าเช็ค โนดจะรับข้อมูลที่ได้รับการคำนวณมาแล้วต่อกับบล็อกการหาค่าบิต โนดเริ่มต้น และจะนำค่าที่ได้รับมานั้นเก็บไว้ในหน่วยความจำชั่วคราว (RAM (2) Module) ขั้นตอนที่ 2 บิตข้อมูลข่าวสารที่ได้รับการเก็บไว้ใน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

หน่วยความจำชั่วคราวจะได้รับการอ่านออกมาเพื่อทำการบวก (ADDER (+) Module) ซึ่งการอ่านค่าในแต่ละที่อยู่ (Address) ออกมานั้นจะถูกอ่านตามโครงสร้างของเมตริกซ์พาริตีเช็ค H ชั้นตอนที่ 3 นำค่าผลลัพธ์ที่ได้จากการบวกมาทำการหาค่าด้วยวิธีการการเปิดตาราง (LUT) ซึ่งค่าที่เก็บไว้ในหน่วยความจำถาวร (ROM) นั้นสามารถหาได้จากสมการที่ 4.17 โดยตัวแปร x คือค่าที่รับเข้ามา คำนวณหรือค่าที่รับจากด้านบิต โนด และฟังก์ชัน $\phi(x)$ คือผลลัพธ์ที่ได้หรือค่าที่ในการคำนวณหาค่าเช็ค โนด

$$\phi(x) = \log((e^x + 1)/(e^x - 1)) \quad (4.17)$$

ชั้นตอนที่ 4 บิตข้อมูลที่ได้รับการคำนวณ โดยการเปิดตารางมาแล้ว ในขั้นตอนนี้จะทำการรวมเครื่องหมายบวกและลบ (Sign Module) เข้ากับบิตข้อมูลข่าวสาร การทำงานของบล็อกต่างๆ ในโครงสร้างการหาค่าเช็ค โนดนั้นจะทำงานภายใต้การควบคุมจากบล็อกควบคุม (Control Module) และสามารถแสดงโครงสร้างการหาค่าเช็ค โนดได้ดังในรูปที่ 4.8




รูปที่ 4.8 โครงสร้างการหาค่าเช็ค โนด ($L(r_{ji})$)

ในการหาค่าเช็ค โนดนั้นการจัดลำดับการอ่านค่าบิตข้อมูลข่าวสารนั้นถือเป็นหัวใจของการถอดรหัส จึงทำให้การออกแบบในส่วนนี้เป็นสิ่งสำคัญ เนื่องจากในกรณีที่ต้องการเปลี่ยนแปลงอัตราการเข้ารหัส หรือเปลี่ยนแปลงขนาดบล็อกข้อมูล การลำดับการอ่านค่าออกจากหน่วยความจำชั่วคราวจะเปลี่ยนแปลงอยู่ตลอดเวลา และต้องเข้าใจโครงสร้างเมตริกซ์พาริตีเช็ค H เป็นอย่างดี

4.3.3 โครงสร้างชุดการหาค่าบิตโนด ($L(q_{ij})$)

ขั้นตอนการหาค่าบิตโนดส่วนนี้จะเห็นว่าเป็นการหาค่าบิตโนดเป็นครั้งที่ 2 การหาค่าบิตโนดในครั้งนี้ เป็นการหาเพื่อหาค่าความน่าเชื่อถือว่าบิตข้อมูลข่าวสารที่ได้รับมาและนำมาทำการถอดรหัสนั้นควรมีค่าเป็น 0 หรือ 1 การทำงานในลักษณะนี้เป็นการหาค่าแบบวนซ้ำเพื่อเป็นการพิจารณาและทำการตัดสินใจต่อไป ชุดโครงสร้างการหาค่าบิตโนดมีวิธีการดังนี้ ขั้นตอนที่ 1 บิตข้อมูลที่ส่งมาจากบล็อกการหาค่าเช็คนโนดจะได้รับการเก็บไว้ในหน่วยความจำชั่วคราว (RAM (3) Module) ขั้นตอนที่ 2 ค่าที่เก็บไว้ในหน่วยความจำชั่วคราว จะได้รับการอ่านออกมาเพื่อทำการบวก (ADDER (+, -) Module) โดยการบวกนี้จะมีทั้งค่าบวกและค่าลบ ขั้นตอนที่ 3 ผลรวมของบล็อกที่ผ่านมาบิตข้อมูลจะมีทั้งค่าบวกและค่าลบ ซึ่งในบล็อกแยกแยะสัญญาณสัญญาณ (ABS Module) จะทำการแยกสัญญาณออกจากบิตข้อมูล จากนั้นจะทำการส่งบิตข้อมูลต่อไปยังหน่วยความจำถาวร (ROM (LUT) Module) เพื่อเปิดตารางค่าลอการิทึมและส่งบิตข้อมูล ไปยังบล็อกถัดไป ขั้นตอนที่ 4 เป็นการรวมบิตสัญญาณเข้ากับบิตข้อมูล ซึ่งจากบล็อกข้อมูลในชุดการหาค่าบิตโนดจะทำงานภายใต้การควบคุมของบล็อกควบคุม ดังแสดงในรูปที่ 4.9



รูปที่ 4.9 โครงสร้างการหาค่าบิตโนด ($L(q_{ij})$)


สาเหตุในการแยกบิตสัญญาณออกจากบิตข้อมูลนั้น เนื่องมาจากค่าหรือตัวแปรที่จะนำมาเปิดตารางนั้นจะต้องเป็นเฉพาะสัญญาณบวก เพราะค่าที่นำมาเก็บไว้ในตารางนั้นหาได้จากสมการลอการิทึมในสมการที่ 4.10 ดังนั้นค่าที่จะนำมาหาค่าที่เปิดจากตารางนั้นจึงมีได้เฉพาะสัญญาณบวกเท่านั้น

4.3.4 โครงสร้างชุดการหาค่าการตัดสินใจแบบละเอียด ($L(Q_{ij})$)

ในส่วนของการตัดสินใจในแบบละเอียดนี้ จะนำค่าจากหน่วยความจำในชุดแรก (RAM (1) Module) และหน่วยความจำชั่วคราวในชุดที่ 4 (RAM (4) Module) มาทำการคำนวณรวมกัน ซึ่งมี

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


ขั้นตอนดังนี้ ขั้นตอนที่ 1 จะได้รับการอ่านบิตข้อมูลออกมาจากหน่วยความจำชั่วคราวจากชุดที่ 1 และชุดที่ 4 ออกมาพร้อมกัน ขั้นตอนที่ 2 นำบิตข้อมูลที่อ่านออกมาจากหน่วยความจำมาทำการบวกกันในบล็อกการบวก (ADDER (+, -) Module) ซึ่งการบวกในที่นี้เป็นการบวกโดยมีสัญลักษณ์บวกและลบ ซึ่งการทำงานทั้งหมดจะได้รับการควบคุมจากบล็อกควบคุม (Control Module) ดังแสดงในรูปที่ 4.10



รูปที่ 4.10 โครงสร้างการหาค่าการตัดสินใจแบบละเอียด ($L(Q_i)$)

4.3.5 โครงสร้างชุดการหาค่าการตัดสินใจแบบหยาบ (c)

ขั้นตอนการตัดสินใจแบบหยาบเป็นขั้นตอนสุดท้าย ในตารางตรรกศาสตร์ที่เชื่อถือความหนาแน่นต่ำ ในขั้นตอนนี้จะเป็นการตัดสินใจ ในกรณีที่บิตข้อมูลน้อยกว่าศูนย์ค่าที่ได้จะเป็น 1 หรือในกรณีที่บิตข้อมูลมากกว่าศูนย์ค่าที่ได้จะเป็น 0 ซึ่งขั้นตอนในการตัดสินใจแบบหยาบมีขั้นตอนดังนี้ ขั้นตอนที่ 1 บิตข้อมูลที่รับจากบล็อกรหัสก่อนหน้าจะได้รับการเก็บเข้าในหน่วยความจำชั่วคราว (RAM (5) Module) และจะทำการอ่านค่าออกตามที่อยู่ (Address) ที่กำหนด ขั้นตอนที่ 2 บิตข้อมูลที่อ่านออกมาจากหน่วยความจำชั่วคราวจะได้รับการตัดสินใจว่าเป็น 0 หรือ 1 จากบล็อกการตัดสินใจแบบหยาบ (Hard Decision Module) การทำงานทั้งหมดในการหาค่าการตัดสินใจแบบหยาบจะทำงานภายใต้การควบคุมของบล็อกควบคุม (Control Module) ดังแสดงในรูปที่ 4.11



รูปที่ 4.11 โครงสร้างการหาค่าการตัดสินใจแบบหยาบ (c)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การหาค่าบิตโนดเริ่มต้นนั้น ในขั้นตอนแรกจะรับค่าเข้ามาเก็บไว้ในหน่วยความจำชั่วคราว (RAM Module) โดยการเก็บค่าและการอ่านค่าในหน่วยความจำชั่วคราวจะถูกควบคุมด้วยจากชุดควบคุม (Control Module) ให้ทำการเก็บค่าในรูปแบบอนุกรมและอ่านค่าออกในลักษณะขนาน ขั้นตอนที่ 2 ชุดควบคุมจะทำการควบคุมให้ทำการคูณค่าที่อ่านออกมาจากหน่วยความจำชั่วคราวกับค่าคงที่ ที่ได้รับการเก็บไว้ในส่วนของหน่วยความจำถาวร (ROM Module)



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 5

ผลการออกแบบและทดสอบการทำงาน

รหัสพาริตีเช็คความหนาแน่นต่ำแบบควอไซไซคลิกได้รับการอธิบายในส่วนของทฤษฎีในบทที่ 2 และได้รับการพัฒนาต่อมาในบทที่ 4 ว่าด้วยเรื่องการออกแบบโครงสร้างต่างๆ ทั้งในส่วนของการออกแบบ โครงสร้างการเข้ารหัส และ โครงสร้างในส่วนของการถอดรหัส ดังนั้นในบทที่ 5 จึงเป็นผลการออกแบบและทดสอบการทำงาน สำหรับวิทยานิพนธ์นี้ใช้ภาษาวีเอชดีแอล (VHDL) ในการบรรยายพฤติกรรมการทำงานของวงจรชุดเข้ารหัสและถอดรหัส โดยใช้โปรแกรม Xilinx ISE 9.1 ในการออกแบบและการสังเคราะห์วงจร (Synthesis) และใช้โปรแกรม ModelSim ในส่วนของการจำลองการทำงานและการตรวจสอบ

ในส่วนแรกแสดงผลการออกแบบชุดเข้ารหัสของวงจรที่ออกแบบในแต่ละชุดการทำงาน จำนวนการใช้อุปกรณ์ภายในเอฟพีจีเอ และผลการการจำลองการทำงานของชุดเข้ารหัส โดยแบ่งตามภาคต่างๆ ในส่วนที่สองแสดงผลการออกแบบชุดถอดรหัสในแต่ละชุด จำนวนการใช้ทรัพยากร และทดสอบประสิทธิภาพของรหัสพาริตีเช็คความหนาแน่นต่ำในช่องสัญญาณรบกวนแบบขาว (Additive White Gaussian Noise: AWGN) เป็นการเปรียบเทียบวิธีการถอดรหัส ด้วยเลขจำนวนจริง (Floating-point) กับการถอดรหัสด้วยเลขตายตัว (Fixed-point) และในส่วนสุดท้ายกล่าวถึงการวิเคราะห์ประสิทธิภาพและลักษณะเด่นของชุดถอดรหัส

5.1 ผลการออกแบบและจำลองการทำงาน

ภาษาวีเอชดีแอลได้รับการนำเสนอมาเพื่อออกแบบวงจร ในการเข้ารหัสและถอดรหัสพาริตีเช็คความหนาแน่นต่ำ ผลที่ได้จากการออกแบบทั้งเข้ารหัสและถอดรหัส โดยภาษาวีเอชดีแอล เมื่อนำไปสังเคราะห์วงจรโดยใช้โปรแกรม Xilinx ISE จะได้เป็นกลุ่มของเน็ตลิสต์ (Netlist) ในระดับเกต จากนั้นตรวจสอบความถูกต้องโดยการจำลองการทำงานโดยโปรแกรม ModelSim การออกแบบในส่วนนี้แสดงให้เห็นถึงผังวงจรในระดับ RTL และผลการใช้ทรัพยากรในอุปกรณ์ภายในเอฟพีจีเอ

ชุดเข้ารหัสและถอดรหัสพาริตีเช็คความหนาแน่นต่ำแบ่งเป็น 2 ส่วน

- ส่วนแรกได้แก่ ชุดเข้ารหัสประกอบไปด้วย ชุดดำเนินการเลื่อนบิตแบบวนกลับ และชุดการบวกแบบมอดูโล - 2


- ส่วนที่สองได้แก่ ชุดลอจิกที่ประกอบไปด้วย หน่วยความจำชั่วคราว (RAM) ตัวดำเนินการคูณ (Multiply) ตัวดำเนินการแยกบิตสัญลักษณ์ (ABS) ตัวดำเนินการบวกแบบไม่รวมบิตสัญลักษณ์ ตัวดำเนินการบวกแบบรวมบิตสัญลักษณ์ หน่วยความจำถาวรที่ในการเก็บค่า $\log((e^x+1)/(e^x-1))$ ตัวดำเนินการรวมบิตสัญลักษณ์ (Sign) และในส่วนของชุดควบคุม (Controller)

ในภาษาวีเอชดีแอลการออกแบบในลักษณะข้างต้น จะทำการออกแบบแยกในแต่ละชุด โดยในแต่ละชุดเรียกว่า “มอดูล” ซึ่งสะดวกในการออกแบบ ในส่วนของการทดสอบจะทำการจำลองการทำงานในแต่ละมอดูล และก็จะนำมอดูลย่อยต่างๆ มาประกอบกันเป็นมอดูลหลัก (Top Module) ซึ่งผลการออกแบบและการจำลองการทำงานชุดเข้ารหัสพาริตีที่เช็คความหนาแน่นต่ำและ ชุดลอจิกที่พาริตีที่เช็คความหนาแน่นต่ำ แบ่งตาม โครงสร้างต่างๆ มีดังนี้

5.1.1 โครงสร้างและการออกแบบการเข้ารหัสพาริตีที่เช็คความหนาแน่นต่ำ


5.1.1.1 โครงสร้างชุดดำเนินการเลื่อนบิตแบบวนกลับ

มอดูลชุดดำเนินการเลื่อนบิตแบบวนกลับจัดอยู่ในส่วนของชุดโครงสร้างการเข้ารหัส โดยมีหน้าที่รับบิตอินพุต (Input) มาทำการเลื่อนบิตแบบวนกลับ การเลื่อนบิตนั้นจะเลื่อนตามจำนวนครั้งที่กำหนด หรือตามการกำลังของเมตริกซ์สลับที่ในสมการที่ 4.9 เมื่อนำมาออกแบบการทำงานและสังเคราะห์ชุดเข้ารหัสด้วยโปรแกรม Xilinx ISE จะได้ออกมอดูลของเน็ตลิสต์ในระดับเกต ซึ่งแสดงให้เห็นถึงการใช้ทรัพยากรดังในรูปที่ 5.1



รูปที่ 5.1 ผังวงจรระดับ RTL ของชุดดำเนินการเลื่อนบิตแบบวนกลับ


การจำลองการทำงานของชุดการเลื่อนบิตแบบวนกลับ ซึ่งประกอบไปด้วยสัญญาณรีเซ็ต สัญญาณนาฬิกา สัญญาณตรวจสอบ สัญญาณโหลดข้อมูล สัญญาณจำนวนการเลื่อนบิตแบบวนกลับ และบิตข้อมูลที่ต้องการทำการเลื่อนบิตแบบวนกลับ เมื่อเริ่มต้นการรับบิตข้อมูลเข้ามาในระบบ ระบบจะทำการโหลดข้อมูล จากนั้นจะทำการเลื่อนบิตข้อมูลแบบวนกลับ โดยข้อมูลจะเลื่อนบิตแบบวนกลับจำนวน 2 ครั้งตามการควบคุมของสัญญาณจำนวนการเลื่อนบิตแบบวนกลับ จากบิตข้อมูล 0101111001 เป็น 11111001010 และในกรณีที่ไม่มีสัญญาณควบคุมจำนวนการเลื่อนบิตแบบวนกลับ บิตข้อมูลก็จะไม่ได้รับการเลื่อนดังแสดงในรูปที่ 5.2



รูปที่ 5.2 ผลการจำลองการทำงานของตัวดำเนินการเลื่อนบิตแบบวนกลับ

5.1.1.2 โครงสร้างชุดการบวกลักษณะมอดูโล-2

โครงสร้างชุดการบวกลักษณะมอดูโล-2 นี้ อยู่ในส่วนของชุดเข้ารหัสพาริตีเช็คความหนาแน่นตัว มีหน้าที่ในการรับบิตข้อมูลต่อจากชุดดำเนินการเลื่อนบิตแบบวนกลับมาทำการบวกในลักษณะมอดูโล-2 กับบิตข้อมูลที่อยู่ก่อนหน้า ภายใต้การควบคุมของตัวควบคุม เมื่อนำมาออกแบบการทำงานและสังเคราะห์ชุดเข้ารหัสด้วยโปรแกรม Xilinx ISE จะได้กลุ่มของเน็ตลิสต์ในระดับเกต ดังแสดงในรูปที่ 5.3



รูปที่ 5.3 ผังวงจรระดับ RTL ของชุดการบวกลักษณะมอดูโล-2

การจำลองการทำงานของชุดการบวกในลักษณะมอดูโล-2 ซึ่งประกอบไปด้วยสัญญาณควบคุม บิตข้อมูลที่ต้องการบวกในลักษณะมอดูโล-2 และบิตข้อมูลที่อยู่ก่อนหน้า ขั้นตอนแรกในการทำงานของระบบคือรับบิตข้อมูลเข้ามาในระบบ และชุดควบคุมจะเป็นทำการควบคุมบิตข้อมูลให้ทำการบวกกันในลักษณะมอดูโล-2 ดังแสดงในรูปที่ 5.4

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


check_xor	0			
data_in[10:0]	11'b00000001111	11'b00000000000	11'b00000000001	11'b00000000011
input[10:0]	11'b11101010001	11'b0101111001	11'b1001000001	11'b1001001101
data_out[10:0]	11'b00000000000	11'b0101111001	11'b00000000000	11'b10010

รูปที่ 5.4 ผลการจำลองการทำงานตัวดำเนินการบวกแบบมอดุโล-2

5.1.2 โครงสร้างและการออกแบบการถอดรหัสพาริตีเช็คความหนาแน่นต่ำ


5.1.2.1 โครงสร้างชุดหน่วยความจำชั่วคราว (RAM)

หน่วยความจำชั่วคราวเป็นสิ่งจำเป็นสำหรับการออกแบบการถอดรหัสพาริตีเช็คความหนาแน่นต่ำ เนื่องจากการอ่านค่าบิตข้อมูลในการคำนวณหาค่าบิตโนค และหาค่าเช็ค โนคนั้นไม่อ่านตามลำดับของที่อยู่ (Address) เพราะการอ่านค่าในแต่ละที่อยู่ของหน่วยความจำชั่วคราวนั้นจะขึ้นกับโครงสร้างของเมตริกซ์พาริตีเช็ค H การทำงานของหน่วยความจำชั่วคราวนี้จะทำภายใต้การควบคุมของสัญญาณนาฬิกา และได้รับการควบคุมทั้งในการอ่านข้อมูลและเขียนข้อมูล เมื่อนำมาออกแบบการทำงานและสังเคราะห์วงจรชุดหน่วยความจำชั่วคราวโดยโปรแกรม Xilinx ISE จะได้กลุ่มของเนตลิสต์ในระดับบิต ดังแสดงในรูปที่ 5.5



รูปที่ 5.5 ผังวงจรระดับ RTL ของชุดหน่วยความจำชั่วคราว (RAM)


การจำลองการทำงานของชุดหน่วยความจำชั่วคราว ซึ่งประกอบไปด้วยสัญญาณสัญญาณนาฬิกา สัญญาณการเก็บบิตข้อมูลและอ่านบิตข้อมูล บิตข้อมูลที่อยู่ของบิตข้อมูล การทำงานของชุดหน่วยความจำชั่วคราว เริ่มต้นด้วยการเก็บบิตข้อมูลเข้าหน่วยความจำ การเก็บบิตข้อมูลเข้าในหน่วยความจำนั้นควบคุมโดยสัญญาณการเก็บบิตข้อมูลและอ่านบิตข้อมูล ถ้าสัญญาณการเก็บบิตข้อมูลและอ่านบิตข้อมูลเท่ากับ 1 จะทำการเก็บค่าและถ้าเท่ากับ 0 จะทำการอ่านค่าออกเพื่อนำไปใช้ต่อไป และในแต่ละหน่วยความจำต้องระบุด้วยที่อยู่ของบิตข้อมูลที่เก็บไว้ในหน่วยความจำ การทำงานทั้งหมดสามารถแสดงได้ดังในรูปที่ 5.6



รูปที่ 5.6 ผลการจำลองการทำงานของหน่วยความจำชั่วคราว


5.1.2.2 โครงสร้างชุดตัวดำเนินการคูณ (Multiply)

โครงสร้างชุดตัวดำเนินการคูณ ได้สร้างมาจากสมการที่ 2.41 โครงสร้างส่วนนี้จะทำหน้าที่นำค่า y มาคำนวณหาค่า บิต โนดเริ่มต้น ($L(c)$) ด้วยวิธีการคูณซึ่งเป็นการคูณที่มีทั้งบวกและลบ จากนั้นนำมาออกแบบการทำงานและสังเคราะห์ชุดตัวดำเนินการคูณโปรแกรม Xilinx ISE จะได้กลุ่มของเน็ตลิสต์ในระดับเกต ดังแสดงในรูปที่ 5.7



รูปที่ 5.7 สังวางจรรยา ระดับ RTL ของชุดตัวดำเนินการคูณ (Multiply)

การจำลองการทำงานในการหาค่าบิต โนดเริ่มต้นประกอบด้วยบิตข้อมูลที่ต้องการนำมาหา ค่าบิต โนดเริ่มต้น มีขั้นตอนการทำงานคือ เมื่อรับบิตข้อมูลเข้ามาในระบบจะนำบิตข้อมูลที่ได้คูณด้วย -8 ซึ่งเป็นค่าคงที่ ที่ได้รับการเก็บไว้ในหน่วยความจำถาวร และผลลัพธ์ที่ได้สามารถแสดงดังในรูปที่ 5.8




รูปที่ 5.8 การจำลองการทำงานของตัวดำเนินการคูณ (Multiply)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

5.1.2.3 โครงสร้างชุดการแยกสัญลักษณ์ (ABS)

การแยกสัญลักษณ์หรือการแยกเครื่องหมายบวกและลบออกจากบิตข้อมูล เป็นสิ่งจำเป็นในการถอดรหัสของรหัสพาริตีที่เช็คความหนาแน่นต่ำ เนื่องจากในขั้นตอนการหาค่า $\log((e^x+1)/(e^x-1))$ ในสมการที่ 4.6 นั้น ค่าที่จะนำมาคำนวณนั้นเป็นได้เฉพาะค่าที่เป็นบวก ดังนั้นการแยกสัญลักษณ์จึงเป็นสิ่งที่ต้องทำก่อนนำบิตข้อมูลมาทำการหาค่า $\log((e^x + 1)/(e^x - 1))$ ด้วยวิธีการผ่านตาราง เมื่อนำมาออกแบบการทำงานและสังเคราะห์วงจรชุดการแยกสัญลักษณ์ด้วยโปรแกรม Xilinx ISE จะได้กลุ่มของเน็ตลิสต์ในระดับเกต แสดงได้ดังในรูปที่ 5.9



รูปที่ 5.9 ผังวงจรระดับ RTL ของชุดการแยกเครื่องหมาย (ABS)

การจำลองการทำงานของการแยกบิตสัญลักษณ์นี้ จะรับข้อมูลเข้ามาทั้งหมด 12 บิต จากนั้นจะนำบิตที่ 12 มาทำการตัดสินใจว่าบิตข้อมูลที่ได้รับเข้ามานั้นจะนำไปคำนวณต่อหรือไม่ กรณีที่ค่าเป็น 0 แสดงว่าบิตข้อมูลที่ได้รับมาได้นั้นเป็นบวกระบบก็จะทำการส่งบิตข้อมูลชุดเดิมออกไป แต่ในกรณีที่ค่าเป็น 1 แสดงว่าบิตข้อมูลที่ได้รับมาได้เป็นลบระบบจะทำการนำบิตข้อมูลที่เหลือทั้ง 11 บิตมาทำการ เอ็กซ์ออร์ (XOR) กับ 1111111111 และจากนั้นนำค่าที่ได้รับ มาบวกด้วย 1 จากนั้นจึงส่งขอมูลออกไปเพื่อไปใช้ต่อไป การทำงานสามารถแสดงในรูปที่ 5.10

lci_in[12:0]	13'b1010100010010	13'b0101111100100	13'b1100100000111	13'b100100011
sign_abs[12:0]	13'b1101011101110	13'b0101111100100	13'b101101111001	13'b1110111100

รูปที่ 5.10 ผลการจำลองการทำงานของบล็อกการแยกเครื่องหมาย (ABS)

5.1.2.4 โครงสร้างชุดตัวดำเนินการบวกแบบไม่คิดเครื่องหมาย

การบวกที่ออกแบบให้ใช้สำหรับการถอดรหัสพาริตีที่เช็คความหนาแน่นต่ำนั้นทำได้สองวิธีคือการบวกแบบคิดเครื่องหมายและการบวกแบบไม่คิดเครื่องหมาย ซึ่งการบวกแบบไม่คิดเครื่องหมายนี้จะอยู่ในขั้นตอนของการหาค่าเช็ค โนด ($L(r_{ij})$) ซึ่งการบวกนี้จะรับบิตข้อมูลมาทำการคำนวณหาผลบวกรวม จากนั้นนำมาลบกับข้อมูลเดิมที่ต้องการหา เมื่อนำมาออกแบบการทำงานและสังเคราะห์วงจรชุดถอดรหัสด้วยโปรแกรม Xilinx ISE จะได้กลุ่มของเน็ตลิสต์ในระดับเกต แสดงได้ดังในรูปที่ 5.11

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 5.11 ฟังวงจรรดับ RTL ของชุดดำเนินการบวกแบบไม่คิดเครื่องหมาย (+)

การจำลองการทำงานของตัวดำเนินการบวกแบบไม่คิดเครื่องหมาย ซึ่งประกอบไปด้วย สัญญาควบคุมการบวก บิตข้อมูลชุดที่ 1 บิตข้อมูลชุดที่ 2 บิตข้อมูลชุดที่ 3 บิตข้อมูลชุดที่ 4 และ บิตข้อมูลชุดที่ 5 และระบบจะทำงานดังนี้คือถ้าต้องการหาค่าของบิตข้อมูลชุดที่ 1 ระบบจะรับค่าบิต ข้อมูลพร้อมกันทั้ง 5 ชุด จากนั้นจะทำการบวกรวม และเมื่อได้ผลบวกรวมแล้วจะนำผลบวกรวมที่ ได้มาทำการลบด้วยบิตข้อมูลชุดที่ 1 อีกครั้ง ในกรณีที่ต้องการหาบิตข้อมูลชุดที่ 2 ก็เช่นกันคือ จะ นำผลบวกรวมมาทำการลบด้วยบิตข้อมูลชุดที่ 2 จากนั้นก็จะทำการส่งข้อมูลต่อไปเพื่อนำไปใช้งาน ในบิตถัดต่อไป การทำงานสามารถแสดงในรูปที่ 5.12

mode	0													
ra1[10:0]	2038	2047	2046	2045	2044	2043	2042	2041						
ra2[10:0]	9	0		2	3	4	5	6						
ra3[10:0]	818	761	1601	1165	237	1873	920	928						
ra4[10:0]	511	0	1	3	7	15	31	63						
ra5[10:0]	2044	0	1024	1536	1792	1920	1984	2016						
inram1[12:0]	6454	0	761	762	579	680	581	611	5142	5113	6012	6013	6085	
inram2[12:0]	3363	0	5880	5879	5895	5695	5694	2032	2031	2030	2929	2928	3000	
inram3[12:0]	2684	0	5119	1207	1024	1469	6460	1798	5282	1115	2014	2006	2078	
inram4[12:0]	2861	0	5860	5879	5696	5694	6690	2028	2020	2004	2903	2871	2943	
inram5[12:0]	6448	0	5880	1784	1601	1082	833	6863	6235	5171	6070	6038	6110	

รูปที่ 5.12 ผลการจำลองการทำงานของตัวดำเนินการบวกแบบ ไม่คิดเครื่องหมาย (+)

5.1.2.5 โครงสร้างชุดหน่วยความจำถาวรที่ใช้ในการเปิดตาราง (LUT)

หน่วยความจำถาวรหรือตารางการเก็บค่าเพื่อใช้สำหรับถาวรค่าในสมการที่ 4.6 ซึ่ง ในการเก็บค่านี้สามารถเก็บให้ละเอียดหรือไม่ละเอียดนั้น ขึ้นอยู่กับความต้องการของผู้ออกแบบ ซึ่งการเก็บค่าให้ละเอียดนั้นอาจทำให้ค่าที่ประมาณใกล้เคียงกับค่าจำนวนจริงมากขึ้น และความ ผิดพลาดน้อย แต่การใช้ทรัพยากรในการสร้างวงจรจะเพิ่มขึ้น ถ้าในกรณีที่มิมีจำนวนทรัพยากร อย่างจำกัดการเก็บค่าไม่ละเอียดก็จะเหมาะสมกว่าแต่ค่าที่ประมาณอาจผิดพลาดได้มากกว่า เมื่อ นำมาออกแบบการทำงานและสังเคราะห์วงจรชุดถาวรนี้ด้วยโปรแกรม Xilinx ISE จะได้กลุ่ม ของเน็ตลิสต์ในระดับเกต แสดงได้ดังในรูปที่ 5.13

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 5.13 ผังวงจรระดับ RTL ของชุดหน่วยความจำถาวรที่ใช้ในการเปิดตาราง (LUT)

จากการออกแบบวงจรที่ใช้สำหรับการหาค่าในสมการ $\log \left(\frac{e^x+1}{e^x-1} \right)$ และจึงนำมาทำการทดสอบผลการทำงานของระบบ การทำงานประกอบไปด้วยบิตข้อมูลด้านรับ และบิตข้อมูลด้านส่ง เมื่อรับข้อมูลเข้ามามีทั้งหมด 13 บิต จากนั้นจะทำการแบ่งบิตข้อมูลออกเป็น 3 ชุด ชุดแรกเป็น บิตที่ 12 ชุดที่สองเป็น บิตที่ 11 ถึง 10 และชุดสุดท้ายเป็นบิตที่ 9 ถึง 0 ดังแสดงในรูปที่ 5.14

1	11	1100101010
---	----	------------

รูปที่ 5.14 การแบ่งบิตข้อมูล

โดยบิตข้อมูลชุดที่ 1 แทนสัญลักษณ์ ชุดที่สองแทนค่าที่เกินจาก 6 เนื่องจากการแบ่งระดับสัญญาณอยู่ในช่วง 5.1397 ถึง 0.0050 ในกรณีที่บิตใดในสองบิตเป็น 1 ค่าที่ได้จะเท่ากับ 0000000001 โดยไม่ต้องผ่านตารางการแทนค่า $\log \left(\frac{e^x+1}{e^x-1} \right)$ และชุดที่สามเป็นบิตข้อมูลที่นำมาทำการหาค่าในตารางที่ 5.1 ซึ่งค่าในตารางนี้หาได้จากการคำนวณในสมการ 4.6 เป็นการเก็บค่าในลักษณะเลขฐานสอง (Binary)



ตารางที่ 5.1 ตารางแทนค่า $\log((e^x+1)/(e^x-1))$

$\phi(x)$	$\log((e^x + 1)/(e^x - 1))$
000000001	1010011101
000000010	1001000100
0000000100	1000010000
0000000101	0111101011
0000000110	0111001111
0000001000	0110110111
0000001001	0110100100
0000001011	0110010010
0000010110	0100111010
0000100001	0100000110
0000101100	0011100010
0000110111	0011000110
0001000010	0010110000
0001001101	0010011101
0001011000	0010001101
0010110000	0001000010
0100001000	0000100000
0101100000	0000010000
0110111000	0000001000
1000010000	0000000100
1001101000	0000000010
1011000000	0000000001

เมื่อทำการหาค่าบิตข้อมูลได้ทุกชุดแล้ว จะนำบิตข้อมูลชุดที่ 1 ที่เป็นบิตสัญลักษณ์ต่อกับบิตข้อมูลที่หาได้จากตาราง และนำบิตข้อมูลชุดที่ได้ส่งออกไปใช้งานในบล็อกการทำงานต่อไป และแสดงผลการทดสอบการทำงานในรูปที่ 5.15


abs_lci...	13b000000000101	13b000000000110
lri_out1s[10:0]	11b00111101011	11b00111001111

รูปที่ 5.15 ผลการจำลองการทำงานของหน่วยความจำถาวรที่ใช้ในการเปิดตาราง (LUT)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

5.1.2.6 โครงสร้างชุดการรวมบิตสัญลักษณ์กับบิตข้อมูล (Sign)

การทำงานในส่วนนี้เป็นการเปลี่ยนบิตข้อมูลที่อยู่ในรูปแบบของค่าบวก มาทำการใส่สัญลักษณ์ทั้งบวกและลบเพื่อนำไปใช้ในขั้นตอนการหาค่าบิตโนด $L(Q_{ij})$ จากนั้นนำมาออกแบบการทำงานและสังเคราะห์วงจร ในระดับเกตสามารถแสดงได้ดังรูป 5.16



รูปที่ 5.16 ฟังก์ชันระดับ RTL ของชุดดำเนินการรวมบิตสัญลักษณ์กับบิตข้อมูล (Sign)

ผลการทดลองในการรวมบิตสัญลักษณ์ประกอบด้วยขั้นตอนการรับบิตข้อมูลและรับบิตข้อมูล เริ่มต้นจะรับข้อมูลทั้งหมด 11 บิต โดยบิตตัวที่ 11 จะเป็นตัวควบคุมการทำงาน ถ้าบิตตัวที่ 11 เป็น 0 บิตข้อมูลจะไม่ได้รับการเปลี่ยนแปลง แต่ถ้าบิตข้อมูลตัวที่ 11 เป็น 1 ข้อมูลจะได้รับการเอ็กซ์ออ (XOR) กับ 1111111111 จากนั้นนำผลที่ได้ไปทำการบวกกับ 1 และส่งบิตข้อมูลที่ผ่านมาขั้นตอนการรวมบิตสัญลักษณ์กับบิตข้อมูลเพื่อใช้งานในบล็อกต่อไปผลการจำลองการทำงานแสดงได้ดังในรูปที่ 5.17

in[10:0]	11'b01011111001	11'b01011111001	11'b10010000001	11'b100100001
sign_a...	11'b01011111001	11'b01011111001	11'b10101111111	11'b110111110

รูปที่ 5.17 ผลการจำลองการทำงานของตัวดำเนินการรวมบิตสัญลักษณ์กับบิตข้อมูล (Sign)

5.1.2.7 โครงสร้างชุดตัวดำเนินการบวกแบบคิดเครื่องหมาย (+, -)

การบวกที่ออกแบบให้ใช้สำหรับการถอดรหัสพริตตีเช็คความหนาแน่นดำนั้นทำได้สองวิธีคือการบวกแบบคิดเครื่องหมายและการบวกแบบไม่คิดเครื่องหมาย ซึ่งการบวกแบบคิดเครื่องหมายนี้จะอยู่ในขั้นตอนของการหาค่าบิตโนด $L(q_{ij})$ ซึ่งการบวกนี้จะรับบิตข้อมูลมาทำการคำนวณหาผลบวกรวม จากนั้นนำมาลบกับข้อมูลเดิมที่ต้องการหา เมื่อนำมาออกแบบการทำงานและออกแบบวงจรด้วยโปรแกรม Xilinx ISE จะได้ว่าวงจรในระดับเกตดังแสดงในรูปที่ 5.18



รูปที่ 5.18 ผังวงจรระดับ RTL ของชุดดำเนินการบวกแบบคิดเครื่องหมาย (+, -)

การจำลองการทำงานของตัวดำเนินการบวกแบบไม่คิดเครื่องหมาย ซึ่งประกอบไปด้วย สัญญาณควบคุมการบวก บิตข้อมูลชุดที่ 1 บิตข้อมูลชุดที่ 2 บิตข้อมูลชุดที่ 3 บิตข้อมูลชุดที่ 4 และ บิตข้อมูลชุดที่ 5 และระบบจะทำงานดังนี้คือถ้าต้องการหาค่าของบิตข้อมูลชุดที่ 1 ระบบจะรับค่าบิต ข้อมูลพร้อมกันทั้ง 5 ชุด จากนั้นจะทำการบวกรวม และเมื่อได้ผลบวกรวมแล้วจะนำผลบวกรวมที่ ได้มาทำการลบด้วยบิตข้อมูลชุดที่ 1 อีกครั้ง ในกรณีที่ต้องการหาบิตข้อมูลชุดที่ 2 ก็เช่นกันคือ จะ นำผลบวกรวมมาทำการลบด้วยบิตข้อมูลชุดที่ 2 จากนั้นก็จะทำการส่งข้อมูลต่อไปเพื่อนำไปใช้งาน ในบล็อกรต่อไป การทำงานสามารถแสดงในรูปที่ 5.19

mode	0				
raqlj1[10:0]	11b11111110011	11b11111111110	11b111111111101		
raqlj2[10:0]	11b00000001100	11b00000000001	11b00000000010		
raqlj3[10:0]	11b10000010100	11b11001000001	11b10010001101		
raqlj4[10:0]	11b11111111111	11b00000000001	11b00000000011		
raqlj5[10:0]	11b11111111111	11b10000000000	11b11000000000		
rasqj1[12:0]	13b1001111001011	13b010101111010	13b1001001000011	13b1001001000100	13b1001010010010
rasqj2[12:0]	13b1001110110010	13b010101110111	13b1001001000000	13b1001000111111	13b1001010001101
rasqj3[12:0]	13b1011110101000	13b0110010110111	13b1100000000000	13b1010110110100	13b1011000000010
rasqj4[12:0]	13b1001110111111	13b010101110111	13b1001001000000	13b1001000111110	13b1001010001100
rasqj5[12:0]	13b1001110111111	13b0111011110000	13b1011001000001	13b0110001001001	13b1010010001111

รูปที่ 5.19 ผลการจำลองการทำงานของตัวดำเนินการบวกแบบไม่คิดเครื่องหมาย (+, -)


5.1.2.8 โครงสร้างชุดตัวดำเนินการในการตัดสินใจแบบหยาบ (Hard Decision)

การบวกที่ออกแบบให้ใช้สำหรับการถอดรหัสพาริตีเพื่อความหนาแน่นค่า การตัดสินใจแบบหยาบเป็นขั้นตอนสุดท้ายในการถอดรหัส เป็นการตัดสินใจว่าข้อมูลที่ได้รับมาจากการถอดรหัสแบบละเอียดมาทำการตัดสินใจแบบหยาบในรูปแบบ 0 หรือ 1 เมื่อนำมาทำการออกแบบการทำงานและสังเคราะห์วงจรชุดการตัดสินใจแบบหยาบ ด้วยโปรแกรม Xilinx ISE จะได้กลุ่มของเน็ตลิสต์ในระดับเกต แสดงได้ดังในรูปที่ 5.20



รูปที่ 5.20 ผังวงจรระดับ RTL ของชุดดำเนินการในการตัดสินใจ (Hard Decision)

การจำลองการทำงานของตัวดำเนินการในการตัดสินใจ ประกอบไปด้วยสัญญาณรีเซ็ต สัญญาณนาฬิกา บิตข้อมูลอินพุต และสัญญาณเอาต์พุต (Output) ระบบจะเริ่มทำงานโดยการรับบิตอินพุต ขนาด 11 บิต มาทำการตัดสินใจว่าสัญญาณเอาต์พุตความจะเป็น 01 ในกรณีที่บิตข้อมูลทั้ง 11 ที่เป็นเลขฐานสองเปลี่ยนรูปมาอยู่ลักษณะของเลขฐานสิบ และมีค่าน้อยกว่าศูนย์ค่าที่ได้จะเป็น 1 แต่ถ้าค่าที่ได้จากการตัดสินใจมากกว่า 1 ค่าที่ได้จะเป็นศูนย์ จากนั้นส่งข้อมูลเพื่อนำไปใช้งานต่อไป และสามารถจำลองการทำงานได้ดังในรูปที่ 5.21




รูปที่ 5.21 ผลการจำลองการทำงานของตัวดำเนินการในการตัดสินใจ (Hard Decision)

5.2 การวิเคราะห์ผลและเปรียบเทียบสมรรถนะ

5.2.1 การวิเคราะห์ผลการใช้ทรัพยากร

จากวงจรเข้ารหัสพริตซ์เช็คความหนาแน่นต่ำที่ทำงานแบบอนุกรมและแบบขนาน สามารถเปรียบเทียบทรัพยากรที่ต้องใช้ในการออกแบบได้ดังแสดงในรูปที่ 5.22 การใช้จำนวน Logic Elements ของวงจรเข้ารหัสแบบ XOR Network จะใช้จำนวน Logic Elements จำนวนสูงมากเมื่อบล็อกข้อมูลที่จะทำการเข้ารหัสมีขนาดใหญ่มากขึ้น ในด้านของความเร็วในการทำงาน วงจรในลักษณะนี้ไม่สัญญาณนาฬิกาควบคุมการทำงาน



รูปที่ 5.22 การใช้จำนวน Logic Elements

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การเข้ารหัสด้วยวงจรแบบอนุกรมมีสัญญาณนาฬิกาควบคุม เมื่อจำนวนบิตของข้อมูลมีขนาดใหญ่ขึ้น แต่จำนวน Logic Elements ที่ถูกใช้งานจะน้อยมากเมื่อเทียบกับ XOR Network และการเข้ารหัสแบบขนาน การเข้ารหัสด้วยวงจรแบบขนานนั้นเมื่อเทียบในเรื่องของความเร็วในการทำงานนั้นทำงานได้เร็วกว่าทุกวิธีที่กล่าวมานั้นคือ วงจรมีสัญญาณนาฬิกาเป็นตัวควบคุมและสามารถเข้ารหัสได้พร้อมกันในครั้งเดียว ดังในรูปที่ 4.2 สามารถเข้ารหัสได้เร็วกว่าวงจรแบบอนุกรมถึง 3 เท่า

ตารางที่ 5.2 การใช้จำนวน Logic Elements


ประเภท	การเข้ารหัสพาริตีที่เลือกความหนาแน่นต่ำ				
	คีย์ (c)	อนุกรม	ขนาน	กึ่งขนาน	โครงข่าย XOR
เมตริกซ์สลับที่ (P)					
$L = 19$	$n = 361$	124	203	213	228
$L = 29$	$n = 841$	180	421	480	813
$L = 37$	$n = 1369$	236	598	849	1,801
$L = 41$	$n = 1681$	257	719	930	2,249
$L = 43$	$n = 1849$	269	1001	1,049	3,314
$L = 47$	$n = 2209$	286	1,027	1,342	3,925
$L = 59$	$n = 3481$	359	1,536	1,978	13,001

การเปรียบเทียบประสิทธิภาพการทำงานการเข้ารหัสที่อัตราหัส (Rate) ประมาณ 0.88 – 0.9 ซึ่งได้นำการเข้ารหัสแบบดั้งเดิมคือ XOR Network มาเปรียบเทียบกับเข้ารหัสแบบขนานและการเข้ารหัสแบบอนุกรม ซึ่งได้เปลี่ยนแปลงข้อมูลที่จะทำการเข้ารหัสด้วยตั้งแต่ 361 – 3481 บิต (Bit) จะเห็นได้ว่าการใช้ทรัพยากรหรือจำนวน Logic Elements จะเพิ่มขึ้นตามไปด้วย การใช้จำนวน Logic Elements มีค่าตั้งแต่ 124 – 13,001 Logic Element เริ่มต้นที่บิตของข้อมูลขนาดเล็กคือที่ $c = 361$ บิตและ $P = 19$ การใช้จำนวน Logic Elements ความแตกต่างกันไม่มาก แต่เมื่อบิตของข้อมูลมีขนาดใหญ่ขึ้นที่ $P = 43$ และ $c = 1,849$ บิต การใช้จำนวนทรัพยากรเริ่มแตกต่างกันคือ วงจรที่ออกแบบในลักษณะ XOR Network จะใช้จำนวน Logic Element 3,314 แต่ในขณะที่การเข้ารหัสแบบ Serial Encoder ใช้ 269 Logic Element ซึ่งน้อยมากเมื่อเทียบกับ XOR Network และจากกราฟในรูปที่ 5.22 จะเห็นได้ว่าเมื่อบิตของข้อมูลเพิ่มขึ้นการเข้ารหัสแบบ XOR Network กราฟการใช้ทรัพยากรจะอยู่ในรูปของเอ็กซ์โปเนนเชียล แต่กราฟการใช้ทรัพยากรของ Serial Encoder จะอยู่ในลักษณะเชิงเส้น


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

5.2.2 การเปรียบเทียบประสิทธิภาพ

ในการถอดรหัสพาริตีเช็คความหนาแน่นต่ำในกรณีที่ต้องการออกแบบสำหรับฮาร์ดแวร์ การคำนวณค่าลอการิทึมในสมการ การหาค่าบิตโนคั้นมีความซับซ้อน ดังนั้นการหาโดยใช้เลขจำนวนจริงเป็นเรื่องที่ซับซ้อนและไม่เป็นที่นิยมสำหรับฮาร์ดแวร์ การประมาณค่าเป็นวิธีหนึ่งที่เหมาะสมในการหาค่าลอการิทึม



รูปที่ 5.23 การประมาณค่าลอการิทึมด้วยเลขจำนวนจริง




รูปที่ 5.24 การประมาณค่าลอการิทึมด้วยเลขตายตัว

จากกราฟในรูปที่ 5.23 แสดงให้เห็นถึงการคำนวณค่า $\log((e^x + 1)/(e^x - 1))$ โดยใช้เลขจำนวนจริง (floating-point) การใช้เลขจำนวนจริงในการคำนวณหาค่าบิตโนคั้นยอมให้ผลดีคือสมรรถนะของระบบโดยรวมในการถอดรหัส แต่ในด้านฮาร์ดแวร์จะทำให้การคำนวณทรัพยากรเพิ่มขึ้นมาก การทำงานช้าลงเนื่องจากความซับซ้อนในการคำนวณค่าลอการิทึม จากกราฟในรูปที่ 5.24 เป็นการประมาณค่าลอการิทึมโดยใช้เลขตายตัว (fixed-point) การประมาณค่าโดยใช้เลขตายตัวอาจจะทำให้ประสิทธิภาพในการแก้ไขข้อผิดพลาดคือน้อยกว่าการใช้เลขจำนวนจริงในการคำนวณ แต่การคำนวณด้วยเลขจำนวนจริงมีผลดีกับในด้านการออกแบบฮาร์ดแวร์ เนื่องจากเลขจำนวนจริงจะได้รับการคำนวณและได้รับการเก็บไว้ในหน่วยความจำถาวร (ROM) เมื่อต้องการใช้งานค่าต่างๆ ที่ได้เก็บในหน่วยความจำถาวร ก็ทำการอ่านค่าออกมาใช้งาน การคำนวณค่าบิตโนคั้นในลักษณะนี้ทำให้สามารถทำได้อย่างรวดเร็วเนื่องจากไม่ต้องใช้เวลาในการคำนวณค่าลอการิทึม

การทดสอบสมรรถนะของการถอดรหัสพาริตีเช็คความหนาแน่นต่ำในช่องสัญญาณรบกวนแบบขาว (AWGN) เป็นการเปรียบเทียบเพื่อจำลองสมรรถนะเปรียบเทียบอัตราบิดผิดพลาดของข้อมูล ในขั้นตอนการถอดรหัสในโดเมนลอการิทึม โดยใช้การประมาณค่า $\log((e^x + 1)/(e^x - 1))$ ทำการเปรียบเทียบการถอดรหัสด้วยเลขจำนวนจริง กับการประมาณค่าในการถอดรหัสด้วยเลขตายตัว แสดงให้เห็นสมรรถนะของระบบโดยรวมที่ความยาวคำรหัส 3481 บิต อัตรารหัส 0.9 โดย

ใช้จำนวนการวนลูป 1 และ 5 [15] ตามลำดับ พารามิเตอร์ที่แตกต่างกันคือ การใช้เลขจำนวนจริงในการหาค่าลอการิทึมกับการใช้เลขตายตัว



รูปที่ 5.25 สมรรถนะอัตราบิตผิดพลาดของการคำนวณของเลขตายตัวและเลขจำนวนจริง

จากรูปที่ 5.25 แสดงให้เห็นว่าในกรณีที่ไม่มีกรเข้ารหัสช่องสัญญาณสมรรถนะการแก้ไขข้อผิดพลาดจะต่ำกว่าในกรณีที่มีการเข้ารหัสช่องสัญญาณ ในการเข้ารหัสช่องสัญญาณที่มีการวนลูป 1 ครั้ง ได้ทำการเปรียบเทียบการแก้ไขข้อผิดพลาดระหว่างการใช้อ้างอิงจริงและเลขตายตัวนั้นจะต่างกัน ที่อัตราบิตผิดพลาด 3×10^{-3} ค่าของอัตราส่วนของสัญญาณต่อสัญญาณรบกวน (SNR) เมื่อเทียบในระดับบิต (Eb/No) จะมีค่าต่างกันประมาณ 0.1 เดซิเบล (dB) และต่อมาใช้การวนลูปในการถอดรหัส 5 ครั้ง การแก้ไขข้อผิดพลาดที่ใช้การคำนวณด้วยเลขตายตัวให้สมรรถนะดีกว่าการแก้ไขโดยใช้การคำนวณแบบเลขตายตัว ที่อัตราบิตผิดพลาด 1×10^{-3} ค่าของอัตราส่วนของสัญญาณต่อสัญญาณรบกวนเมื่อเทียบในระดับบิต จะมีค่าต่างกันประมาณ 0.3 เดซิเบล สำหรับระบบที่ต้องการให้ประสิทธิภาพในการถอดรหัสแบบเลขตายตัวให้มีสมรรถนะเพิ่มขึ้นสามารถทำได้โดยการเพิ่มความละเอียดในการเก็บค่าเลขตายตัว และการเพิ่มความละเอียดในการแบ่งระดับในสมการที่ 4.17 โดยขึ้นอยู่กับความเหมาะสมของการประยุกต์ใช้งานในระบบสื่อสารแต่ละประเภท

บทที่ 6

สรุปผลและข้อเสนอแนะ

รหัสพาริตีเช็คความหนาแน่นต่ำจัดเป็นเทคนิครหัสช่องสัญญาณในที่ใช้ในการแก้ไขบิตผิดพลาดในลักษณะวนซ้ำ ซึ่งมีสมรรถนะในการแก้ไขบิตผิดพลาดเข้าใกล้ขีดจำกัดของแชนนอน และมีงานวิจัยหลายฉบับแสดงให้เห็นถึงสมรรถนะของรหัสพาริตีเช็คความหนาแน่นต่ำว่าทำงานได้ดีกว่ารหัสเทอร์โบ [16] จึงทำให้ได้รับความสนใจจากกลุ่มนักวิจัยต่างๆ โดยได้รับการพัฒนาในหลายด้าน ส่วนหนึ่งคือการพัฒนาเทคนิคการเข้ารหัสในรูปแบบของซอฟต์แวร์ และการออกแบบวงจรสำหรับฮาร์ดแวร์

6.1 สรุปผลการวิจัย

วิทยานิพนธ์ฉบับนี้นำเสนอการออกแบบการเข้ารหัสพาริตีเช็คความหนาแน่นต่ำแบบควอไซไซคลิก ซึ่งการออกแบบได้ ในรูปแบบต่างๆ โดยพัฒนาจากวงจรเข้ารหัสแบบเก่าคือการเข้ารหัสแบบโครงข่าย XOR การเข้ารหัสแบบเก่านี้ เมื่อทำการเพิ่มการรับ-ส่งข้อมูลหรือการเพิ่มขนาดของคำรหัส (c) จะใช้ทรัพยากรเพิ่มมากขึ้นอย่างไม่เป็นเชิงเส้น และวงจรเข้ารหัสในลักษณะโครงข่ายเอ็กชอนนี้ไม่ทำงานภายใต้การควบคุมของสัญญาณนาฬิกา ดังนั้นการเพิ่มหรือลดความเร็วในการทำงานจึงไม่สามารถควบคุมได้ ดังนั้นจึงไม่เหมาะสมสำหรับระบบการเข้ารหัสที่อัตรารหัสสูง ดังนั้นวิทยานิพนธ์นี้จึงนำเสนอการออกแบบวงจรเข้ารหัสแบบใหม่คือการเข้ารหัส ในลักษณะอนุกรม การเข้ารหัสในลักษณะกึ่งขนาน และการเข้ารหัส ซึ่งวงจรที่ออกแบบสามารถทำงานภายใต้การควบคุมของสัญญาณนาฬิกา การทำงานสามารถทำงานภายใต้สัญญาณนาฬิกาที่มีความถี่สูงได้ ซึ่งให้ประสิทธิภาพในการทำงานได้สูงกว่าวงจรเข้ารหัสแบบโครงข่าย XOR

การถอดรหัสพาริตีเช็คความหนาแน่นต่ำเป็นทดสอบสมรรถนะของการออกแบบการถอดรหัส ซึ่งได้เปรียบเทียบการประมาณค่าในขั้นตอนการถอดรหัสด้วยเลขจำนวนจริงกับเลขตายตัว เพื่อเปรียบเทียบในกรณีใช้หน่วยความจำถาวรในการเก็บค่า $\log((e^x + 1)/(e^x - 1))$ เพื่อใช้ในการเปิดตารางหาค่าลอการิทึม การใช้เลขตายตัวในการถอดรหัสจะใช้ทรัพยากรน้อยกว่าการใช้เลขจำนวนจริง และเหมาะสมสำหรับการออกแบบฮาร์ดแวร์

6.2 ปัญหาและข้อเสนอแนะ

การถอดรหัสพาริตีเช็คความหนาแน่นต่ำแบบควอไซไซคลิก ในขั้นตอนการเข้ารหัสนั้นในแบบขนานนั้น ไม่อาจจะระบุการใช้ทรัพยากรได้ เนื่องจากการออกแบบวงจรเข้ารหัสในแต่ละครั้ง เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ต้องได้รับการคิดสมการการออกแบบวงจรทุกครั้ง แต่ข้อดีของการเข้ารหัสแบบขนานคือการเข้ารหัสนั้นใช้เพียงแต่ บิตข้อมูลข่าวสารเท่านั้นซึ่งต่างจากการเข้ารหัสในแบบอนุกรมและกึ่งขนาน

จากผลการทดสอบสมรรถนะในการถอดรหัส จะเห็นว่าการแก้ไขบิตผิดพลาดของการการประมาณค่า $\log((e^x+1)/(e^x-1))$ โดยใช้เลขจำนวนจริงในกรณีที่ใช้พลังงานในการส่งเท่ากันจะแก้ไขบิตผิดพลาดได้ดีกว่าการประมาณ โดยใช้เลขตายตัว แต่สำหรับระบบที่ต้องการ การถอดรหัสที่มีสมรรถนะดีขึ้นสามารถทำได้ 2 วิธีคือ

- แบ่งระดับการประมาณค่า $\log((e^x+1)/(e^x-1))$ ให้ละเอียดขึ้น
- เพิ่มบิตในการเก็บค่าให้ละเอียดขึ้น

การออกแบบการเข้ารหัสและถอดรหัสพาร์ติเช็กความหนาแน่นต่ำแบบควอไซไซคลิกสำหรับฮาร์ดแวร์นั้น ขึ้นอยู่กับการนำไปประยุกต์ใช้งาน



บรรณานุกรม

- [1] R. G. Gallager, "Low density parity check codes," IRE Trans. Inform. Theory, vol. IT-8, pp. 21–28, Jan 1962.
- [2] D. J. C. MacKay and R. M. Neal, "Good codes based on very sparse matrices," in Cryptography and Coding 5th IMA Conf., C. Boyd, Ed., Lecture Notes in Computer Science, no. 1025. Berlin, Germany: Springer, 1995, pp. 100–111.
- [3] D. J. C. Mackay, "Good Error-Correcting Codes Based on Very Sparse Matrices," IEEE Trans. Inform. Theory, vol. 45, pp. 339–431, Mar. 1999.
- [4] Chung, S.-Y., Forney, G. D., Jr., Richardson, T. J., and Urbanke, R. L., "On the design of low-density parity-check codes within 0.0045 dB of the shannon limit," Electron. Lett., vol. 5, pp. 58–60, Feb. 2001.
- [5] C. E. SHANNON A Mathematical Theory of Communication
- [6] M. P. C. Fossorier "Quasi-Cyclic Low-Density Parity-Check Codes From Circulant Permutation Matrices" IEEE Trans. Inf. Theory, vol. 50, no. 8, Aug. 2004
- [7] S. Chae, Y. Park "Low Complexity Encoding of Improved Regular LDPC Codes" IEEE 2004.
- [8] Y. Sun, M. Karkooti, J. R. Cavallaro "High Throughput, Parallel, Scalable LDPC Encoder/Decoder Architecture for OFDM Systems"
- [9] Giuseppe C., S. Shamai and S. Verdu "Noiseless Data Compression with Low-Density Parity-Check code"
- [10] S. Myung, K. Yang, J. Kim, "quasi - cyclic ldpc codes for fast encoding," IEE Trans. on Information Theory. vol. 51. no.8. Aug. 2005
- [11] Z. Wang, Z. Cui "A Memory Partially Parallel Decoder Architecture for QC-LDPC Codes" IEEE 2005.
- [12] Z. Li and B. V. K. V. Kumar, "A class of good quasi-cyclic low density parity check codes based on progressive edge growth graph," Thirty-Eighth Asilomar Conference on Signals, Systems and Computers, vol. 2, pp. 1990–1994, 2004.
- [13] J. J. F. Cavanagh, "Digital Computer Arithmetic Design and Implementation," McGraw-Hill, Inc., New York, 1985.

- [14] ผศ.ดร.พรชัย ทรัพย์นิธิ, “การสื่อสารดิจิทัล,” คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง, พ.ศ.2549
- [15] J. L. Fan, “**Constrained coding and soft iterative decoding for storage,**” PhD thesis, Stanford University,1999.
- [16] Richardson T.J., Shokrollahi MA, Urbank R.L. “**Design of capacity-approaching irregular low-density parity-check codes,**” Information Theory IEEE Trans.volume 47, pp.619-639, Feb 2001.



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การทดสอบการเข้ารหัสและถอดรหัสพริตตีเช็คความหนาแน่นต่ำแบบ
ควอไซไซคลิกในรูปแบบของลอคโดเมน

```

%=====
การทดสอบการเข้ารหัสและถอดรหัสพริตตีเช็คความหนาแน่นต่ำแบบ
ควอไซไซคลิกในรูปแบบของลอคโดเมน
%=====

clc; clear all;

%*****%
%Set parameter of the parity-check matrix check
L=67; %permutation matrix size
J=6; %row weight of triangular matrix
K=61 %column weight of triangular matrix
%*****%

H=zeros(J*L,K*L); %Parity-check matrix size
I=eye(L,L); %Set Identity be LxL
P=[I(2:L,:);I(1,:)]; %Set P be the LxL permutation matrix
blockz=(10^6)/(L*K)*1000
for loopR = 1:J
    if loopR == 1
        col = 1;
        for loopC = 1:K
            H(loopR:loopR+L-1,col:col+L-1) = I; %Set identity matrix
            col = col+L;
        end
    else
        x = 0;
        n = ((loopR - 1)*L) + 1;
        for nn = n:L:K*L
            H(n:n + L-1,nn:nn + L-1) = P^((loopR - 1)*x);%parity check matrix
            x = x + 1;
        end
    end
end

% [1] Find all index in H
[Check node, Bit node]=size(H);%find Check node and Bit node
[a,b]=find(H); %find position of "1" in H
H_t=H'; %find H transpose
[c,d]=find(H_t); %find position of "1" in H transpose
s=size(c,1); %find total number of "1" in H transpose

% [2] Define SNR Range
dB=[0:2, 3:0.5:3.5, 4:0.25:5.5]; %range of SNR in dB
iter_no=[1 5 20];
SNR_bit=10.^(dB/10); %Eb/No coversion from dB to decimal
No_uncode=1./SNR_bit; %since Eb=1
R=1-(J/K) %code rate
No=No_uncode/R;
MaxBlockNum=blockz;

% [3] Channel simulation and LDPC decoder
for ii=1:length(iter_no) %maximum number of decoder iterations

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

iteration=iter_no(ii);
BER(ii,:)=zeros(1,length(dB));          %array for channel error rate

for z=1:length(dB)          %loop for testing over range of SNR value
    tot_err=0;              %value for compute BER
    loop_num=0; %value for testing over range of codeword-errors
    while (loop_num<=MaxBlockNum)&(tot_err<=1000) %while loop
        m=randint(1,(L*(K-J))); %Generate message bit 0, 1
%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%
        % Compute Parity bit
%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%
        p=parity_cal(L,J,m,H);

        u=[p,m];          %Code word
        temp=2*u(:)-1;    %bpsk mod
        tx=temp';         %tx is codeword to be transmitted (bpsk)
        sigma=sqrt(No(z)/2); %standare deviation
        rx=tx+sigma*randn(1,length(tx)); %rx is receive signal

%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%
        % LDPC decoder%Compute error
%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%
        Ci=logdomain(H, sigma, iteration, rx);
        tot_err=tot_err+sum(u~=Ci); %Compute error
        loop_num=loop_num+1;
    end %while loop
    BER(ii,z)=tot_err/(loop_num*Bit_node); %Compute BER
    fprintf(1,'\n Simulation finished for SNR : %d \n',dB(z));
end %loop for testing over range of SNR values
fprintf(1,'\n finished for iteration : %d \n',iter_no(ii));
end
semilogy(dB,BER(1,:), 'b-o')
grid
hold on
semilogy(dB,BER(2,:), 'r-o')
semilogy(dB,BER(3,:), 'k-o')
legend('1 iteration', '5 iteration', '20 iteration')
title('Simulation result of LDPC Log-Approx Decoder')
ylabel('BER')
xlabel('Eb/No (dB)')

%=====
function Ci=logdomain(H, sigma, iteration, rx)
%=====
Lci=(-8*rx);
[ci di]=size(H);

%=====Step 2 Update check nodes=====
Lqij=H.*repmat(Lci, ci, 1);
Lqija=Lqij;

%=====
for n=1:iteration
    sLqij = sign(Lqij);
    aLqij = abs(Lqij);
    for l=1:ci
        posi=find(Lqij(l,:));
        po=length(posi);
        apLqij=[];
        sLa=[];
        for li=1:po

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้拿去ไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

La=aLqij(1, posi(li));
apLqij(li)=log((exp(La) + 1)/(exp(La) - 1));%approx_exa(La)
sLa(li)=sLqij(1, posi(li));%find signal
end%li
mLqij=sum(apLqij);
poss=prod(sLa);
for fi=1:po
    sLb=poss*sLa(fi);%sum of signal
    atLqij=mLqij-apLqij(fi);
    appLqij(1, posi(fi))=log((exp(atLqij) + 1)/(exp(atLqij) - 1));
%sLb*approx_exa(atLqij)
end%fi
end%l
appLqij;

%=====
apl=appLqij';
for r=1:di
    rab=[];
    posr=find(apl(r,:));
    pos=length(posr);
    rab=sum(apl(r,:));
    for lr=1:pos
        Lrji(r, posr(lr))=rab-apl(r, posr(lr));
    end%lr
end%r
Lqij=Lqija+Lrji';
end%n

%=====
cl=appLqij;
%=====Step 4 Soft decision=====
for sof=1:di
    LQ(sof)=Lci(sof)+sum(cl(:,sof));
End
%=====Step 5 Hard decision=====
for hard=1:di
    if LQ(hard) < 0
        Ci(hard)=1;
    else
        Ci(hard)=0;
    end
end
end

%=====
% END Step 5 Hard decision
%=====

function p=parity_cal(L,J,m,H)
%=====
%Initialrization
index_row=0;
%p=zeros(1,L*J);
for i=1:L*J
%find sub matrix
[ai,bi]=find(H(L*J-index_row,:));
ci=size(bi,2)-1; %keep range of sub matrix
p_temp=0; %initialrize parity matrix
for ii=1:ci %Parity cal. loop

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

if bi(ii+1)>(L*J)
    p_temp=xor(p_temp,m(bi(ii+1)-(L*J)));
else
    p_temp=xor(p_temp,p(bi(ii+1)));
end %end of if loop
end %end of for loop
p(L*J-index_row)=p_temp;
index_row=index_row+1;
end %end of for loop

```

```

%=====
%                               % END of Encoder
%=====

```



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



ภาคผนวก ข.

ผลงานวิจัยที่ได้รับการตีพิมพ์เผยแพร่

1. P. Leekul, S. Chiwapreecha, K. Sripimanwat, and P. Supnithi, "Block-Type Encoder Design of Modified Array-Based Low-Density Parity-Check Codes," Proceedings of ECTI-CON 2007, Chiang Rai, Thailand, pp. 951-954, May 2007.

ECTI-CON 2007
Mae Fah Luang University, Chiang Rai, Thailand
May 9-12, 2007

VOLUME 1

- Circuits and Systems
- Control Engineering
- Electrical Power Engineering
- Other Related Fields

VOLUME 2

- Communication Systems
- Signal Processing
- Computer and Information

ECTI Association IEEE THAILAND SECTION NECTEC a member of NSTDA Western Digital

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Subblock Encoder Design of Modified Array-Based Low-Density Parity-Check Codes

P. Leekul, S. Chivapreecha, K. Sripimanwat, and P. Supnithi

Faculty of Engineering and Research Center for Communications and Information Technology

IU CRC in Data Storage Technology and Applications

King Mongkut's Institute of Technology Ladkrabang, Bangkok 10520

*National Electronics and Computer Technology (NECTEC), Thailand Science Park, Klongluang, Patumthani 12120

E-mail: s8060944@kmitl.ac.th, sorawat@telecom.kmitl.ac.th, ksripima@ieee.org, ksupornc@kmitl.ac.th

Abstract - Modified array code is considered a Quasi-cyclic LDPC codes with simple encoding structure. The parity-check matrix is based on identity matrix and permutation matrix. In this paper, we present a new encoding method with encoder circuit designs presented. The encoding is done on one subblock at a time compared to the direct XOR network and does not need matrix inversion. Both Serial and Semi-Parallel circuit structures are constructed for high-rate applications. The circuit complexity in terms of number of logic elements are compared against direct XOR networks for high-rate codes suitable for magnetic recording systems. The direct XOR networks show exponential complexity, while the proposed encoding methods are much simpler and show linear complexity.

Keywords: Quasi-cyclic LDPC codes, FPGA, Modified array codes.

I. INTRODUCTION

Low-density parity-check or LDPC code is a linear block code defined by a sparse parity-check matrix \mathbf{H} . The sparseness results in large minimum distance, hence, a large number of correctable errors can be achieved. The codes when combined with iterative processing leads to a performance approaching the Shannon's limit in an additive white Gaussian noise channel. Low Density Parity Check (LDPC) codes was originally discovered in 1960 by Gallager [1] and in 1962, but the high-complexity hindered its usefulness. It was not until in 1996 when in [2], the author rediscovers LDPC and presents the decoding method using Belief Propagation in [3]. S. Y. Chung et. al. showed that LDPC code reaches a Shannon limit within 0.0045 dB. LDPC code comes into two types: regular LDPC code and irregular LDPC code. The encoding problem is typically complex and has been studied by many researchers [4-6]. A type of LDPC codes called quasi-cyclic LDPC (QC-LDPC) code has been studied recently due to the quasi-cyclic structure that allows simpler encoding scheme. In [4], the encoding is based on dividing the parity-check matrix \mathbf{H} into submatrices to accommodate high-rate application. The encoding is still complex as matrix inversion is required. In [5] specific construction of QC-LDPC codes is based on Permutation matrix \mathbf{P} to achieve a girth size of 12. The structure allows simpler encoding. In [6], encoding based on generator matrix \mathbf{G} rather than \mathbf{H} is presented instead. It is still based on breaking the matrix \mathbf{H} into submatrices and then

translates into the generator matrix \mathbf{G} . In this paper, we present a block-type encoding of QC-LDPC codes for high-rate application. The simplicity is due to systematic encoding nature and encoding is done on a subblock basis. There is no matrix inversion required and for high-rate application, the numbers of encoding equations are small. In Section II, we review LDPC codes and QC-LDPC codes and some properties. In Section III, encoding equations are derived and encoder circuits are presented. The analysis results and discussions are shown in Section IV and the conclusions are in Section V.

II. LOW-DENSITY PARITY-CHECK (LDPC) CODES

A. Array-based LDPC code

An array-based LDPC code or Array code is a type of non-systematic LDPC codes with quasi-cycle property. The parity-check matrix \mathbf{H} has a structure that allows efficient encoding process. The encoding is done with \mathbf{H} rather than generator matrix \mathbf{G} [6]. The quasi-cyclic property dictates that shifted message bits correspond to shifted parity-check bits.

The parity-check matrix \mathbf{H} has the dimension $(n-k) \times n$, where k is the message length and n is the code length. The matrix \mathbf{H} can be built from the permutation matrix \mathbf{P} with dimension size $L \times L$ given by

$$P_{L \times L} = \begin{bmatrix} 0 & 1 & 0 & \dots & 0 \\ 0 & 0 & 1 & \dots & 0 \\ \vdots & \vdots & \vdots & \ddots & \vdots \\ 0 & 0 & 0 & \dots & 1 \\ 1 & 0 & 0 & \dots & 0 \end{bmatrix} \quad (1)$$

The matrix \mathbf{P} is a shifted identity matrix \mathbf{I} one time. The matrix \mathbf{H} can be built from

$$\mathbf{H} = \begin{bmatrix} \mathbf{I} & \mathbf{I} & \mathbf{I} & \dots & \mathbf{I} \\ \mathbf{I} & \mathbf{P} & \mathbf{P}^2 & \dots & \mathbf{P}^{k-1} \\ \mathbf{I} & \mathbf{P}^2 & \mathbf{P}^4 & \dots & \mathbf{P}^{2(k-1)} \\ \vdots & \vdots & \vdots & \ddots & \vdots \\ \mathbf{I} & \mathbf{P}^{j-1} & \mathbf{P}^{2(j-1)} & \dots & \mathbf{P}^{(j-1)(k-1)} \end{bmatrix} \quad (2)$$

Basically, the matrix P expands rowwise by j times and columnwise by k times, respectively.

B. Modified array-based LDPC code

A modified array-based LDPC code or a Modified Array code [7] is an array code with modification so that the codeword is systematic. The parity-check matrix H for modified array codes can be described by three parameters (g, j, k) , where g is prime and integer number j and k . The matrix H has dimension $jL \times kL$, i.e.,

$$H(g, j, k) = \begin{bmatrix} I & I & I & \dots & I & \dots & I \\ 0 & I & P & \dots & P^{(j-2)} & \dots & P^{(k-2)} \\ 0 & 0 & I & \dots & P^{2(j-3)} & \dots & P^{2(k-3)} \\ \vdots & \vdots & \vdots & \ddots & \vdots & \ddots & \vdots \\ 0 & \dots & 0 & I & P^{(j-2)} & \dots & P^{(k-2)(j-1)} \\ 0 & 0 & \dots & 0 & I & \dots & P^{(j-1)(k-1)} \end{bmatrix} \quad (3)$$

The encoding complexity of the modified array code is linear [5]. An expansion of H matrix using P has a constraint that the rowwise expansion factor must be less than the columnwise expansion factor, which is also less than the size of permutation matrix, i.e., $q \geq k \geq j$. The code rate can be computed from

$$R = \frac{k-j}{k} = 1 - \frac{j}{k} \quad (4)$$

Modified array code possesses a quasi-cyclic property and has a linear encoding complexity.

III. ENCODER CIRCUIT OF LDPC CODES

There are various ways to encode LDPC codes, but in this section, we review direct encoding method of LDPC code. The encoding complexity is linear. Encoding is transforming a message into a codeword. For systematic code, this means adding parity bits. A simple way is to exploit the relationship between codeword and the parity-check matrix H . Given a codeword c with dimension of $1 \times n$ and the corresponding matrix parity check H with dimension of $(n-k) \times n$ and 0 is a zero matrix with dimension of $(n-k) \times n$. The encoding circuit uses to modulo-2 addition or XOR operation. Consider the relationship

$$cH^T = 0 \quad (5)$$

Transpose both sides of Eq. (5) to obtain

$$Hc^T = 0^T \quad (6)$$

Let a systematic codeword c be in the form of

$$c = [p_1 p_2 \dots p_{n-k} \mid m_1 m_2 \dots m_k] = [p \ m] \quad (7)$$

where the parity bits are positioned at the front part and the message bits are at the back part. In this way, the encoding can be done efficiently. The transpose of codeword c in Eq. (6) can be written as

$$c^T = \begin{bmatrix} p \\ m \end{bmatrix} \quad (8)$$

Substituting Eq.(8) into Eq.(6), the parity-check equation can be derived. For example, given that a parity-check matrix H of a (3, 6) code is

$$H = \begin{bmatrix} 1 & 0 & 0 & 1 & 0 & 1 \\ 0 & 1 & 0 & 1 & 1 & 0 \\ 0 & 0 & 1 & 0 & 1 & 1 \end{bmatrix} \quad (9)$$

Rewrite Eq.(8) as

$$Hc^T = 0^T = \begin{bmatrix} 1 & 0 & 0 & 1 & 0 & 1 \\ 0 & 1 & 0 & 1 & 1 & 0 \\ 0 & 0 & 1 & 0 & 1 & 1 \end{bmatrix} \begin{bmatrix} p_1 \\ p_2 \\ p_3 \\ m_1 \\ m_2 \\ m_3 \end{bmatrix} = \begin{bmatrix} 0 \\ 0 \\ 0 \end{bmatrix} \quad (10)$$

Then the parity-check equation can be listed as

$$\begin{aligned} p_1 + m_1 + m_3 &= 0 \\ p_2 + m_2 + m_1 &= 0 \\ p_3 + m_3 + m_2 &= 0 \end{aligned} \quad (11)$$

where '+' is a modulo-2 addition or an XOR operation. The parity bits can then be found from

$$\begin{aligned} p_1 &= m_1 + m_3 \\ p_2 &= m_2 + m_1 \\ p_3 &= m_3 + m_2 \end{aligned} \quad (12)$$

A simple circuit diagram can thus be shown in Fig. 1.




Fig. 1. Direct encoder of a (3, 6) code

Direct method is viable for the code with small k , but in practical applications, the message length can be up to 1024, for example. Given a code rate of $1/2$, the codeword length is $n = 2048$. The number of parity-check equations is then 1024. The number of XOR operation can be very high and not suitable for encoder circuit design. In the next part, we propose a block-type encoder design.

A. Subblock-Type Encoder Design of Modified Array Codes

The encoder complexity can be reduced by encoding each subblock at a time. The matrix H consists of j subblocks rowwise and k subblocks columnwise. Consider a systematic codeword of length $N = kL$ with parity-check part at the front and the message part at the back, i.e.,

$$c = [p_1 \ p_2 \ p_3 \ p_4 \ \dots \ p_j \ m_1 \ m_2 \ \dots \ m_{k-j-1} \ m_{k-j}] \quad (13)$$

Consider the equation

$$Hc^T = \begin{bmatrix} I & I & I & \dots & I & \dots & I \\ 0 & I & P & \dots & p^{(j-2)} & \dots & p^{(k-2)} \\ 0 & 0 & I & \dots & p^{2(j-3)} & \dots & p^{2(k-3)} \\ \vdots & \vdots & \vdots & \ddots & \vdots & \ddots & \vdots \\ 0 & \dots & 0 & I & p^{(j-2)(k-j+1)} & \dots & p^{(j-2)(k-1)} \\ 0 & 0 & \dots & 0 & I & \dots & p^{(j-1)(k-1)} \end{bmatrix} \begin{bmatrix} p_1 \\ p_2 \\ \vdots \\ p_i = 0^r \\ m_1 \\ m_2 \\ \vdots \\ m_{k-j} \end{bmatrix} \quad (14)$$

where $p_i, i = 1, 2, \dots, j$ is a subblock of parity bits of size $L \times L$. Thus, each subsection of parity-check bits can be computed from two parts: the higher-indexed parity-check subsection and all the message subsections. The above equations can be written as a set of equations

$$\begin{aligned} p_j &= m_1 p^{(j-1)} + m_2 p^{(j-2)} + m_3 p^{(j-3)} + \dots + m_{k-j} p^{(j-1)(k-j)} \\ p_{j-1} &= p_j p^{(j-2)} + m_1 p^{(j-2)} + m_2 p^{(j-2)^2} + \dots + m_{k-j} p^{(j-2)(k-j+1)} \\ p_{j-2} &= p_{j-1} p^{(j-3)} + p_j p^{(j-3)^2} + m_1 p^{(j-3)} + \dots + m_{k-j} p^{(j-3)(k-j+2)} \\ &\vdots \\ p_i &= p_{i+1} p^{(i-j)} + p_{i+2} p^{(i-j)^2} + \dots + p_j p^{(i-j)(j-i)} + m_1 p^{(i-j)(k-i)} \\ &\vdots \\ p_1 &= p_2 + p_3 + \dots + p_j + m_1 + m_2 + \dots + m_{k-j} \end{aligned} \quad (15)$$

or in a simplified equation as

$$\begin{aligned} p_j &= \sum_{i=1}^{k-j} m_i p^{(j-1)i} \\ p_l &= \sum_{i=1}^{j-l} p_{i+1} p^{(l-i)} + \sum_{i=j}^{k-j} m_i p^{(l-i)(j-i)}, \quad 1 \leq l \leq j-1 \end{aligned} \quad (16)$$

There is a total of j parity subblock equations. We start from the computation of p_j all the way to p_1 . Notice that subblock-type encoding does not require any real multiplication due to the fact that the result of a vector multiplying with permutation matrix is nothing but cyclic-shift the vector to the right by the power of the matrix P.

B. Implementation of Subblock Encoder Circuit Using Serial Structure

The parity subblocks in Eq. (14) can be implemented in Serial or Semi-Parallel structure. Here, we discuss the serial circuit type. According to Eq.(14), the amount of shifts in each equation is determined by the power of P matrix and it needs

to be stored in ROM. The encoder circuit consists of shift and modulo-2 addition operations as shown in Fig. 2. We first compute the parity subblock p_j . The message subblock m_1 is first read into the top registers, then shifted by the amount of $(j-1)$ times to the right. It is then placed at the bottom register. Next, the subblock m_2 is read in and shifted by $(j-1)$ times to the right. The output is moved to the bottom and XOR with previous stored subblock. The entire process is repeated until p_j is fully computed. Each subblock of p_i is computed similarly except that the previously computed parity subblocks will be used together with message subblocks.




Fig. 2. Serial Encoder Circuit of Modified Array Codes

C. Implementation of Subblock Encoder Circuit Using Semi-Parallel Structure

To speed up the encoding process, and considering the encoding process in Eq. (15) and Eq. (16), the message subblocks are used in all equations, thus they can be shifted in advance and in Semi-Parallel, ready for the computation of higher-indexed parity subblocks as shown in Fig. 3.




Fig. 3. Semi-Parallel Encoder Circuit of Modified Array Codes

IV. ANALYSIS RESULTS AND DISCUSSIONS

The circuit synthesis of serial and Semi-Parallel structure is performed on Quartus II with the utilized resources computed. The comparison of both designs against the direct XOR networks is illustrated in Table I. The circuit analysis begins

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้拿去ใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

with small message block size $c = 361$ bits and permutation matrix P of dimension 19×19 . For this code, the complexity between Semi-Parallel circuit and direct XOR networks is similar, but for the block with large matrix P of dimension 43×43 and $c = 1849$ bits, XOR networks requires about 3 times logic elements than Semi-Parallel networks. Direct encoder circuits based on XOR Network requires much higher number of logic elements compared with subblock encoder for large message blocks. Larger message block size with larger permutation matrix size causes XOR networks to far exceed the complexity of subblock methods. In addition, direct XOR networks lack clock signal to synchronize the encoding process. For subblock encoding, serial circuits require less logic elements than the Semi-Parallel counterpart. The speed of Semi-Parallel circuit is of course faster. It is observed that Semi-Parallel encoding is 3 times faster than serial encoding circuits.

TABLE I. The Number of Required Logic Elements

Type		Quasi-Cyclic-LDPC Encoding		
Permutation Matrix	Block Size	Serial	Semi-Parallel	XOR Network
$P = 19$	$c = 361$	124	213	228
$P = 29$	$c = 841$	180	480	813
$P = 37$	$c = 1369$	236	849	1801
$P = 41$	$c = 1681$	257	930	2,249
$P = 43$	$c = 1849$	289	1,049	3,314
$P = 47$	$c = 2209$	286	1,342	3,925
$P = 59$	$c = 3481$	359	1,978	13,001

The code rates of modified array codes analyzed here and listed in Table I ranges from 0.83 to 0.9. The high rate is suitable for many applications such as wireless/satellite communication under good conditions and high-density magnetic recording systems, for instance. The results from Table I is then plotted in Fig. 5. Notice the trend of required amount of logic elements. The direct XOR networks exhibit exponential increase as the block size goes up, while the serial subblock encoder shows linear complexity.

V. CONCLUSIONS

In this paper, we present a subblock encoder of modified array code, which is considered a type of quasi-cyclic LDPC codes suitable for high-rate applications such as magnetic recording systems and many other communication systems.

The encoder equations are derived for each subblock at a time and then serial and Semi-Parallel circuit structures are presented. The circuit complexity in terms of number of logic

Quasi-Cyclic-LDPC Encoding




Fig. 5. The required number logic elements of direct XOR networks, Serial subblock encoder and Semi-Parallel subblock encoder

elements are compared for direct XOR networks, serial structure and Semi-Parallel structure. The direct XOR network exhibits exponential increase in complexity for large block size with lack of clock signal. The serial encoder has the lowest complexity for each message block size, but possess slower speed than the Semi-Parallel counterpart.

REFERENCES

- [1] R. G. Gallager, "Low density parity check codes," *IRE Trans. Inform. Theory*, vol. IT-8, pp. 21-28, Jan 1962.
- [2] D. J. C. MacKay and R. M. Neal, "Good codes based on very sparse matrices," in *Cryptography and Coding 5th IMA Conf.*, C. Boyd, Ed., Lecture Notes in Computer Science, no. 1025, Berlin, Germany: Springer, 1995, pp. 109-111.
- [3] Chung, S.-Y., Forney, G. D., Jr., Richardson, T. J., and Urbanke, R. L., "On the design of low-density parity-check codes within 0.0045 dB of the Shannon limit," *Electron. Lett.*, vol. 5, pp. 58-60, Feb. 2001.
- [4] Z. Wang, Z. Cui, "A Memory Partially Parallel Decoder Architecture for QC-LDPC Codes," *IEEE 2005*
- [5] M. P. C. Fossorier, "Quasi-Cyclic Low-Density Parity-Check Codes From Circulant Permutation Matrices," *IEEE Trans. Information Theory*, vol. 50, no. 8, Aug. 2004
- [6] Zongwang Li, et al., "Efficient Encoding of Quasi-Cyclic Low-Density Parity-Check Codes," *IEEE Trans. on Information Theory*, Vol. 54, no. 1, Jan. 2006
- [7] S. Myung, K. Yang, J. Kim, "quasi-cyclic ldpc codes for fast encoding," *IEEE Trans. on Information Theory*, vol. 51, no. 8, Aug. 2000.

ประวัติผู้เขียน

นายประพันธ์ ลีกุล เกิดเมื่อวันที่ 26 มิถุนายน พ.ศ. 2523 ที่จังหวัดชลบุรี สำเร็จการศึกษา
ระดับปริญญาตรี วิศวกรรมศาสตรบัณฑิต สาขาวิศวกรรมโทรคมนาคม สถาบันเทคโนโลยีพระ
จอมเกล้าเจ้าคุณทหารลาดกระบัง เมื่อปี พ.ศ. 2548

บทความที่ได้รับการตีพิมพ์

- P. Leekul, S. Chiwapreecha, K. Sripimanwat, and P. Supnithi , “Block-Type Encoder Design of Modified Array-Based Low-Density Parity-Check Codes,” Proceedings of ECTI-CON 2007, Chiang Rai, Thailand, pp. 951-954, May 2007.



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นิยมนำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้