

การออกแบบวงจรกรองสัญญาณเชิงเลขที่ใช้โครงสร้างเลขคณิตกระจาย  
โดยการแทนด้วยปริภูมิสแตท

DESIGN OF DISTRIBUTED ARITHMETIC DIGITAL FILTER  
BY STATE-SPACE REPRESENTATION



วิทยานิพนธ์นี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรปริญญาวิศวกรรมศาสตรมหาบัณฑิต

สาขาวิชาวิศวกรรมไฟฟ้า

บัณฑิตวิทยาลัย

สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

พ.ศ. 2545

ISBN 974-648-850-9

การออกแบบวงจรกรองสัญญาณเชิงเลขที่ใช้โครงสร้างเลขคณิตกระจาย  
โดยการแทนด้วยปริภูมิสเทท

DESIGN OF DISTRIBUTED ARITHMETIC DIGITAL FILTER  
BY STATE-SPACE REPRESENTATION



ศรวัดน์ ชิวปรีชา

SORAWAT CHIVAPRECHA



เลขหมู่.....  
เลขทะเบียน... 43251  
วัน, เดือน, ปี... 8 ส.ค. 2545


b.....  
.....

วิทยานิพนธ์นี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรปริญญาวิศวกรรมศาสตรมหาบัณฑิต  
สาขาวิชาวิศวกรรมไฟฟ้า  
สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง  
พ.ศ.2545

เอกสารนี้เป็นเอกสารนี้สงวนไว้สำหรับการใช้ ISBN 974-648-830-9 ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

**DESIGN OF DISTRIBUTED ARITHMETIC DIGITAL FILTER**

**BY STATE-SPACE REPRESENTATION**



**A THESIS SUBMITTED IN PARTIAL FULFILLMENT**

**OF THE REQUIREMENT FOR THE DEGREE OF**

**MASTER OF ENGINEERING IN ELECTRICAL ENGINEERING**

**SCHOOL OF GRADUATE STUDIES**

**KING MONGKUT'S INSTITUTE OF TECHNOLOGY LADKRABANG**

**2002**

**ISBN 974-648-830-9**

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาค้นคว้า ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้คัดลอกเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




© COPYRIGHT 2002 นี้ไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
SCHOOL OF GRADUATE STUDIES และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

**KING MONGKUT'S INSTITUTE OF TECHNOLOGY LADKRABANG**

บัณฑิตวิทยาลัย  
สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง  
ใบรับรองวิทยานิพนธ์

หัวข้อวิทยานิพนธ์ การออกแบบวงจรกรองสัญญาณเชิงเลขที่ใช้โครงสร้างเลขคณิตกระจาย  
โดยการแทนด้วยปริภูมิสเทท  
DESIGN OF DISTRIBUTED ARITHMETIC DIGITAL FILTER BY  
STATE-SPACE REPRESENTATION  
ชื่อนักศึกษา นายสรวิวัฒน์ ชิวปรีชา  
รหัสประจำตัว 42061004  
ปริญญา วิศวกรรมศาสตรมหาบัณฑิต  
สาขาวิชา วิศวกรรมไฟฟ้า  
อาจารย์ผู้ควบคุมวิทยานิพนธ์ รศ.ดร.กอบชัย เลขหาญ

คณะกรรมการสอบวิทยานิพนธ์		ลายมือชื่อ
รศ.ดร.ยุทธพงษ์	รังสรรค์เสรี	
รศ.ดร.ไกรสิน	ส่งวัฒนา	
รศ.ดร.ปัญญา	ฐิติมัทธินิมา	
รศ.ดร.ฟูศักดิ์	ชีวิสุวิทย์	
รศ.ดร.กอบชัย	เลขหาญ	

วัน/เดือน/ปี ที่สอบ 21 พฤษภาคม 2545 เวลา 10.30-12.30 น.

สถานที่สอบ ณ อาคาร 12 ชั้น ชั้น 4 (ห้อง E12-404)

บัณฑิตวิทยาลัยรับรองแล้ว

(รศ.ดร.บุญวัฒน์ อัครา)

คณบดีบัณฑิตวิทยาลัย

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษานำเป็นไปอย่างถูกต้องและใช้ประโยชน์ด้านการศึกษา  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้  
วันที่..... 17 .....เดือน..... ตุลาคม..... พ.ศ..... 2545

หัวข้อวิทยานิพนธ์	การออกแบบวงจรกรองสัญญาณเชิงเลขที่ใช้โครงสร้างเลขคณิตกระจาย โดยการแทนด้วยปริภูมิสแตต
นักศึกษา	นายสรวัฒน์ ชิวปรีชา
รหัสประจำตัว	42061004
ปริญญา	วิศวกรรมศาสตรมหาบัณฑิต
สาขาวิชา	วิศวกรรมไฟฟ้า
พ.ศ.	2545
อาจารย์ผู้ควบคุมวิทยานิพนธ์	รศ.ดร.กอบชัย เลขหาญ

### บทคัดย่อ

วิทยานิพนธ์ฉบับนี้เป็นการนำเสนอการออกแบบวงจรกรองสัญญาณเชิงเลข(Digital Filter) ซึ่งใช้โครงสร้างเลขคณิตกระจาย (Distributed Arithmetic) ที่นำเสนอโดย [1-8] แต่วิธีการดังกล่าวได้สร้างขึ้นมาจากฟังก์ชันถ่ายโอน (Transfer Function) โดยตรง ส่วนในวิทยานิพนธ์นี้ได้ใช้เทคนิคการแทนสมการผลต่างสืบเนื่องด้วยปริภูมิสแตต (State-Space Representation) ส่งผลให้จำนวนของสัญญาณอินพุตที่ใช้ในการอ้างอิงตำแหน่งของหน่วยความจำลดลง และเนื่องจากปริภูมิสแตตเป็นรูปแบบทางคณิตศาสตร์ที่อยู่ในรูปของเมตริกซ์ ทำให้การคำนวณหาค่าสเกลลิ่งแฟกเตอร์ (Scaling Factor) เพื่อป้องกันการเกิดโอเวอร์โฟลว์ (Overflow) สามารถคำนวณได้โดยง่ายด้วยวิธีการทางเมตริกซ์ ส่วนในแง่ของการสร้างได้ใช้ภาษา VHDL ในการบรรยายการทำงานของวงจรที่ออกแบบ แล้วทำการสังเคราะห์เป็นวงจรรอกมา โดยวงจรที่ได้จะถูกนำไปแมปลงไปยังอุปกรณ์ FPGA (Field Programmable Gate Array) เพื่อทดสอบการทำงาน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้คัดลอกเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

**Thesis Title** Design of Distributed Arithmetic Digital Filter  
by State-Space Representation

**Student** Mr. Sorawat Chivaprecha

**Student ID.** 42061004

**Degree** Master of Engineering

**Programme** Electrical Engineer

**Year** 2002

**Thesis Advisor** Assoc.Prof.Dr.Kobchai Dejhan

## ABSTRACT

This thesis presents a design of digital filter based on distributed arithmetic, its transfer function can be used for hardware realization. This thesis proposes state-space representation in order to reduce a number of input of a memory. Scaling factor to prevent the overflow can be determined by matrix computation. An implementation can be used VHDL to describe the hardware of digital filter and synthesis for mapping on FPGA.


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับกรใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งยังมีให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## กิตติกรรมประกาศ

วิทยานิพนธ์ฉบับนี้สำเร็จลุล่วงได้ด้วยดีด้วยความกรุณาของ รศ.ดร. กอบชัย เดชหาญ อาจารย์ที่ปรึกษา ผู้คอยเอาใจใส่ดูแลและเมตตาแก่ศิษย์ด้วยดีเสมอมา ผู้เขียนรู้สึกซาบซึ้งในความกรุณาเป็นอย่างยิ่งและขอกราบขอบพระคุณเป็นอย่างสูง ขอขอบคุณสำหรับกำลังใจจากเพื่อนๆ สาขาวิศวกรรมโทรคมนาคม รุ่นที่ 2 มหาวิทยาลัยเทคโนโลยีสุรนารี ที่มีให้เสมอมา ขอขอบคุณ พี่ๆ น้อง ๆ ที่ลาकरะบั้งทุกๆคนที่รู้จัก สำหรับความเป็นมิตรที่มีให้กัน ขอขอบคุณ คุณไพบูรณ์ ผู้ประกาศ สำหรับความช่วยเหลือระหว่างทำงานวิจัย ขอขอบพระคุณอาจารย์ทุกๆท่านที่ประสิทธิ์ประสาทวิชาความรู้ต่างๆ ให้แก่ศิษย์ทั้งโดยทางตรงและทางอ้อม

สุดท้ายขอกราบขอบพระคุณบิดา มารดา ที่ให้ความสำคัญกับการศึกษาของลูกและให้การสนับสนุนเอาใจใส่ดูแลด้วยดีเสมอมา รวมทั้งกำลังใจอันยิ่งใหญ่อย่างหาที่เปรียบมิได้

ประโยชน์อันพึงมีจากวิทยานิพนธ์นี้ ผู้เขียนขออุทิศให้กับ มารดา ผู้ซึ่งได้จากลูกไปอย่างไม่มีวันกลับ



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้รอบเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

# สารบัญ

	หน้า
บทคัดย่อภาษาไทย.....	I
บทคัดย่อภาษาอังกฤษ.....	II
กิตติกรรมประกาศ.....	III
สารบัญ.....	IV
สารบัญตาราง.....	VI
สารบัญภาพ.....	VII
บทที่ 1. บทนำ.....	1
1.1 ปัญหาและที่มาของวิทยานิพนธ์.....	1
1.2 วัตถุประสงค์ของงานวิจัย.....	1
1.3 ทฤษฎีหรือแนวความคิดที่ใช้ในการวิจัย.....	1
1.4 ขั้นตอนของการวิจัย.....	2
บทที่ 2. หลักการเบื้องต้นของ โครงสร้างเลขคณิตกระจาย.....	3
2.1 ระบบตัวเลข.....	3
2.1.1 รูปแบบจำนวนโดยตรง.....	3
2.1.2 รูปแบบจำนวนอิงดรรชนี.....	6
2.2 ทฤษฎีเลขคณิตกระจาย.....	7
2.3 การนำโครงสร้างเลขคณิตกระจายมาใช้กับวงจรรองสัญญาณเชิงเลข.....	13
บทที่ 3. การออกแบบวงจรรองสัญญาณป้อนกลับเชิงเลข.....	17
3.1 ทฤษฎีการสุ่มตัวอย่าง.....	17
3.2 สมการผลต่างสี่บเนื่อง.....	20
3.3 การแปลงแซด.....	21
3.4 การแปลงเชิงเลขคู่.....	22
บทที่ 4. การวิเคราะห์โครงสร้างเลขคณิตกระจายโดยการแทนปริภูมิสเตท.....	27
4.1 การแทนสมการผลต่างสี่บเนื่องในรูปปริภูมิสเตท.....	27
4.2 การวิเคราะห์ปริภูมิสเตท.....	30

# สารบัญ (ต่อ)

	หน้า
4.2.1 การแปลงคล้าย.....	32
4.2.2 ความซับซ้อนของโครงสร้างปริภูมิสเตท.....	33
4.3 สัญญาณรบกวนจากการปิดเศษและย่านพลวัตในวงจรกรองสัญญาณเชิงเลข.....	34
4.3.1 การสเกลลิงและสัญญาณรบกวนจากการปิดเศษ.....	35
4.3.2 การอธิบายตัวแปรสเตทของวงจรกรองสัญญาณเชิงเลข.....	38
4.3.3 การคำนวณการสเกลลิงและสัญญาณรบกวนจากการปิดเศษ.....	41
4.4 การออกแบบสถาปัตยกรรมของวงจรกรองสัญญาณ ด้วยโครงสร้างของเลขคณิตกระจาย.....	46
4.4.1 โครงสร้างโดยตรง 1 .....	46
4.4.2 โครงสร้างปริภูมิสเตทโดยทั่วไป.....	47
4.4.3 โครงสร้างปริภูมิสเตทแบบที่นำเสนอ.....	48
4.5 ตัวอย่างการออกแบบวงจรกรองสัญญาณเชิงเลขที่ใช้โครงสร้าง เลขคณิตกระจายโดย การแทนด้วยปริภูมิสเตทในอันดับที่ 2.....	52
บทที่ 5. การออกแบบสร้างวงจรกรองสัญญาณเชิงเลขด้วยภาษา VHDL .....	56
5.1 การออกแบบจากบนลงล่าง.....	56
5.2 ภาษา VHDL และส่วนประกอบต่างๆ ของภาษา.....	58
5.2.1 หน่วยการออกแบบเอนทิตี.....	58
5.2.2 หน่วยการออกแบบสถาปัตยกรรม.....	59
5.2.3 หน่วยการออกแบบแพ็คเกจ.....	63
5.2.4 หน่วยการออกแบบโครงสร้าง.....	65
5.3 การออกแบบวงจรเชิงเลขด้วยอุปกรณ์ FPGA .....	65
5.3.1 การออกแบบโดยใช้ภาษาอธิบายการทำงานของฮาร์ดแวร์.....	67
5.3.2 การจำลองการทำงานของวงจร.....	67
5.3.3 การสังเคราะห์วงจร.....	67
5.3.4 การแบ่งวงจร.....	68
5.3.5 การวางอุปกรณ์.....	68
5.3.6 การเชื่อมต่อสัญญาณ.....	68

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์ไว้เพื่อใช้ในการเรียนการสอนเท่านั้น ไม่อนุญาตให้นำไปเผยแพร่โดยไม่ได้รับอนุญาต  
ไม่ว่ากรณีใดๆทั้งสิ้น


## สารบัญ (ต่อ)

	หน้า
5.3.7 การโปรแกรมอุปกรณ์ FPGA.....	69
5.4 สถาปัตยกรรมภายในของ FPGA.....	69
5.5 ขั้นตอนในการออกแบบและทดสอบการทำงานของวงจรมายใน.....	76
5.6 การออกแบบโครงสร้างของวงจรกรองสัญญาณเชิงเลขในอันดับที่สูงขึ้น.....	83
บทที่ 6. สรุปผลการทดลอง.....	92
6.1 การทดลองและผลการทดลอง.....	92
6.2 สรุปปัญหาที่เกิดขึ้นและข้อเสนอแนะ.....	99
เอกสารอ้างอิง.....	100
ภาคผนวก ก. การเผยแพร่งานวิจัย.....	102
ประวัติผู้เขียน.....	104

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

# สารบัญตาราง

ตารางที่	หน้า
2.1 แสดงคุณสมบัติที่สำคัญของรูปแบบจำนวน โดยตรง .....	5
2.2 แสดงคุณสมบัติทางคณิตศาสตร์ของรูปแบบจำนวนทั้ง 2 แบบ.....	7
2.3 แสดงขั้นตอนการเติมเลขส่วนเติมเต็มสอง.....	10
2.4 แสดงค่าผลคูณย่อยที่เก็บไว้ในตารางเปิดคูที่กำหนดโดยข้อมูลอินพุท.....	13
4.1 แสดงค่า $\phi_n(i)$ ที่บรรจุไว้ในตารางเปิดคู.....	53
4.2 แสดงค่า $\theta_n(i)$ ที่บรรจุไว้ในตารางเปิดคู.....	53
5.1 แสดงค่าที่เก็บไว้ในหน่วยความจำ $\phi_{1n}(i)$ ของวงจรรองสัญญาณอันดับที่ 4 .....	89
5.2 แสดงค่าที่เก็บไว้ในหน่วยความจำ $\phi_{2n}(i)$ ของวงจรรองสัญญาณอันดับที่ 4 .....	89
5.3 แสดงค่าที่เก็บไว้ในหน่วยความจำ $\theta_n(i)$ ของวงจรรองสัญญาณอันดับที่ 4 .....	90
6.1 แสดงผลการทดลองค่าระดับของสัญญาณเอาต์พุท ณ. ความถี่ต่างๆ .....	97



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

# สารบัญรูป

รูปที่	หน้า
2.1 แสดงการจัดรูปแบบจำนวนโดยตรงที่ประกอบด้วยบิตจำนวนเต็มและบิตเศษส่วน.....	4
2.2 แสดงการจัดรูปแบบจำนวนโดยตรงที่มีแค่บิตเศษส่วน.....	4
2.3 แสดงการจัดรูปแบบจำนวนอิงครรชนี.....	6
2.4 แสดงการคูณแบบเลขส่วนเต็มเต็มสองโดยใช้ทูลอัลกอริทึม.....	11
2.5 แสดงโครงสร้างกรองสัญญาณป้อนเชิงเลขอันดับที่สอง.....	15
3.1 แสดงการสุ่มตัวอย่างสัญญาณเชิงอุปมาน.....	18
3.2 แสดงสัญญาณสุ่มตัวอย่าง.....	18
3.3 แสดงสเปกตรัมของสัญญาณการสุ่มตัวอย่าง.....	19
3.4 แสดงอุปกรณ์ในการประมวลผลสัญญาณเชิงเลข.....	20
3.3 แสดงความสัมพันธ์ของระนาบเอสและระนาบแซด.....	24
3.4 แสดงปรากฏการณ์หาคู่ที่มีผลต่อผลตอบสนองความถี่ ของวงจรงกรองสัญญาณเชิงเลข.....	25
4.1 แสดงการต่อเรียงของสมการผลต่างสี่บิตเนื่อง.....	28
4.2 แสดงผลตอบสนองอิมพัลส์.....	31
4.3 แสดงกราฟการไหลของสัญญาณของวงจรงกรองสัญญาณเชิงเลข แบบปริภูมิสเตทอันดับที่ 2.....	34
4.4 แสดงกราฟของวงจรงกรองสัญญาณเชิงเลข.....	35
4.5 แสดงวงจรงกรองสัญญาณป้อนกลับเชิงเลขอันดับที่ 1.....	36
4.6 แสดงแบบจำลองของสัญญาณรบกวนที่เกิดจากการปัดเศษ.....	37
4.7 แสดงการกระจายความน่าจะเป็นของความผิดพลาด.....	37
4.8 แสดงแบบจำลองวงจรงกรองสัญญาณเชิงเลขที่แทนด้วยปริภูมิสเตท.....	38
4.9 แสดงกราฟการไหลของสัญญาณ $g(n)$ .....	39
4.10 แสดงกราฟการไหลของสัญญาณของวงจรงกรองอันดับที่ 2 ซึ่งไม่ได้ทำการสเกล.....	43
4.11 แสดงกราฟการไหลของสัญญาณของวงจรงกรองอันดับที่ 2 ซึ่งผ่านการสเกล.....	44
4.12 แสดงโครงสร้างแบบโดยตรง 1 ที่แทนด้วยโครงสร้างเลขคณิตกระจาย.....	47

# สารบัญรูป(ต่อ)

รูปที่	หน้า
4.13 แสดงโครงสร้างแบบปริภูมิสเตทโดยทั่วไปที่แทนด้วย โครงสร้างเลขคณิตกระจาย.....	48
4.14 แสดงโครงสร้างแบบปริภูมิสเตทที่นำเสนอ ที่แทนด้วย โครงสร้างเลขคณิตกระจาย.....	49
4.15 แสดงโครงสร้างของวงจรกรองสัญญาณเชิงเลขอันดับที่ N ที่นำเสนอ.....	51
4.16 แสดงตัวอย่างผลการออกแบบและคำนวณค่าที่เก็บไว้ในหน่วยความจำ .....	55
5.1 แสดงขั้นตอนการออกแบบจากบนลงล่าง.....	57
5.2 แสดงโครงสร้างโดยทั่วไปของหน่วยการออกแบบเอนทีตี.....	59
5.3 แสดงรูปแบบของ RS_Flipflop.....	59
5.4 แสดงโครงสร้างโดยทั่วไปของหน่วยการออกแบบสถาปัตยกรรม.....	60
5.5 แสดงหน่วยการออกแบบสถาปัตยกรรมของ RS_flipflop .....	61
5.6 แสดงโครงสร้างภายในสถาปัตยกรรมของ RS_flipflop .....	61
5.7 แสดงหน่วยการออกแบบสถาปัตยกรรมของ RS_flipflop ในลักษณะ โครงสร้าง.....	62
5.8 แสดงหน่วยการออกแบบสถาปัตยกรรมของ RS_flipflop ในลักษณะพฤติกรรม.....	62
5.9 แสดงหน่วยการออกแบบสถาปัตยกรรมของ RS_flipflop ในลักษณะผสม.....	63
5.10 แสดงโครงสร้าง โดยทั่วไปของส่วนการประกาศแพ็คเกจ.....	64
5.11 แสดงโครงสร้าง โดยทั่วไปของบอดีแพ็คเกจ.....	64
5.12 แสดงโครงสร้าง โดยทั่วไปของหน่วยการออกแบบ โครงแบบ.....	65
5.13 แสดงลักษณะของตัว FPGA และการนำไปใช้งาน.....	66
5.14 แสดงขั้นตอนการออกแบบ โดยใช้อุปกรณ์ FPGA .....	66
5.15 แสดงวงจรภายในของซีแอลบีของ FPGA ตระกูล XC4000 .....	70
5.16 แสดงวงจรภายในของไอโอบีของ FPGA ตระกูล XC4000 .....	70
5.17 แสดง Interconnection ระหว่าง ไอโอบีกับซีแอลบีของ FPGA ตระกูล XC4000.....	71
5.18 แสดงโครงสร้างของ FPGA ของตระกูล FLEX 10K.....	72
5.19 แสดงโครงสร้างภายในของ LE .....	72
5.20 การใช้งาน LUT เป็นโครงข่ายของลอจิกการลิมิตแทนใน ไปบนภาคให้มิไปใส่โปรแกรมได้.....	73
5.21 แสดง โครงข่ายของการเชื่อมต่อวงจรไอโอบีและตัวส่งสัญญาณถึงจำนวนการยกกำลังที่เลือกนำไปใช้	73
5.22 แสดงโครงข่ายภายในของ LAB .....	74

## สารบัญรูป(ต่อ)

รูปที่	หน้า
5.23 แสดงโครงสร้างภายใน EAB.....	75
5.24 แสดงโครงสร้างภายในของ IOE.....	76
5.25 แสดงโครงสร้างของวงจรกรองสัญญาณเชิงเลขอันดับที่ 2 จากการแทนด้วยปริภูมิสเตท.....	76
5.26 แสดงไทม์มิงไดอะแกรมของสัญญาณควบคุม.....	77
5.27 แสดงการจำลองการทำงานของ PISO .....	78
5.28 แสดงการจำลองการทำงานของ SISO .....	78
5.29 แสดงการจำลองการทำงานของ Buffer.....	79
5.30 แสดงการจำลองการทำงานของหน่วยความจำ EPROM.....	79
5.31 แสดงวงจรสเกลลิงแอกคิวมูลเตอร์.....	80
5.32 แสดงการจำลองการทำงานของสเกลลิงแอกคิวมูลเตอร์.....	81
5.33 แสดงวงจรสเกลลิงแอกคิวมูลเตอร์ที่มีการคูณ 2 กลับคืน.....	82
5.34 แสดงสเตทไดอะแกรมของ Control Unit.....	82
5.35 แสดงการจำลองการทำงานของ Control Unit.....	83
5.36 แสดงโครงสร้างวงจรกรองสัญญาณเชิงเลขแบบต่อขนาน.....	84
5.37 แสดงโครงสร้างแบบขนานของวงจรกรอง สัญญาณแบบปริภูมิสเตทอันดับที่ 4.....	85
5.38 แสดงโครงสร้างเลขคณิตกระจายของวงจรกรองสัญญาณ เชิงเลขอันดับที่ 4 ที่นำเสนอ.....	87
6.1 แสดงโครงสร้างของวงจรกรองสัญญาณเชิงเลขอันดับที่ 8 ที่นำเสนอ.....	92
6.2 แสดงสัญญาณอินพุต (บน) และสัญญาณเอาต์พุต (ล่าง) ที่ความถี่ 500 Hz.....	93
6.3 แสดงสัญญาณอินพุต (บน) และสัญญาณเอาต์พุต (ล่าง) ที่ความถี่ 5 kHz.....	94
6.4 แสดงสัญญาณอินพุต (บน) และสัญญาณเอาต์พุต (ล่าง) ที่ความถี่ 10 kHz.....	94
6.5 แสดงสัญญาณอินพุต (บน) และสัญญาณเอาต์พุต (ล่าง) ที่ความถี่ 15 kHz.....	95
6.6 แสดงสัญญาณอินพุต (บน) และสัญญาณเอาต์พุต (ล่าง) ที่ความถี่ 18 kHz.....	95
6.7 แสดงสัญญาณอินพุต (บน) และสัญญาณเอาต์พุต (ล่าง) ที่ความถี่ 25 kHz.....	96
6.8 แสดงสัญญาณอินพุต (บน) และสัญญาณเอาต์พุต (ล่าง) ที่ความถี่ 30 kHz.....	96
6.9 แสดงผลตอบสนองความถี่ของวงจรกรองสัญญาณ.....	98

# บทที่ 1

## บทนำ

### 1.1 ปัญหาและที่มาของวิทยานิพนธ์

โดยทั่วไปการสร้างวงจรกรองสัญญาณเชิงเลข (Digital Filter) สามารถที่จะแบ่งออกได้เป็น 2 แบบ คือ สร้างโดยการเลียนแบบ (Simulation) โครงสร้างของวงจรกรองด้วยคอมพิวเตอร์ โดยการเขียนโปรแกรมฟังก์ชันถ่ายโอน (Transfer function) ของวงจรเก็บไว้แล้วนำสัญญาณที่จะกรองป้อนเข้าไปคำนวณกับโปรแกรมของฟังก์ชันถ่ายโอน ผลที่ได้ก็คือสัญญาณที่ผ่านวงจรกรอง การกรองแบบนี้อาจถือได้ว่าเป็นการกรองเชิงเลขในระบบเวลาไม่จริง (non-real time system) อีกวิธีคือการสร้างวงจรฮาร์ดแวร์ โดยนำเอาอุปกรณ์ทางดิจิทัล เช่น ตัวเลื่อนข้อมูล (Shift register), ตัวบวก/ลบ (Adder/Subtractor) และตัวคูณ (Multiplier) มาต่อเป็นวงจร หรือใช้ไมโครโปรเซสเซอร์, DSP Chip ก็ได้ ซึ่งการกรองแบบนี้ส่วนใหญ่เป็นการกรองในระบบเวลาจริง (real time system) ในวิทยานิพนธ์ฉบับนี้ได้ใช้วิธีการทางฮาร์ดแวร์ในการสร้างวงจรกรองสัญญาณ โดยนำโครงสร้างของตัวประมวลผลเลขคณิตกระจาย (Distributed Arithmetic) มาออกแบบสร้างวงจรกรองสัญญาณเชิงเลข ซึ่งส่งผลให้ความเร็วในการประมวลผลสูง ทั้งยังใช้จำนวนของอุปกรณ์ต่างๆ น้อย ทำให้วงจรกรองสัญญาณเชิงเลขที่ได้มีประสิทธิภาพสูงในการทำงาน

### 1.2 วัตถุประสงค์ของงานวิจัย

เนื่องจากการใช้ไมโครโปรเซสเซอร์ หรือ DSP Chip เป็นตัวประมวลผลโดยตรง ต่างก็มีขีดจำกัดในเรื่องของความเร็วที่ใช้ในการประมวลผล เพราะในการกรองสัญญาณเชิงเลขจะต้องมีการคูณกันของสัญญาณอินพุตกับฟังก์ชันถ่ายโอน ซึ่งกระบวนการคูณนี้จะใช้เวลาในการทำงานมาก ส่วนในงานวิจัยนี้ได้ใช้โครงสร้างเลขคณิตกระจายในการสร้างเป็นวงจรกรองสัญญาณเชิงเลขซึ่งจะใช้การคูณแบบเปิดตาราง (Look-up table) โดยผลบวกของผลคูณระหว่างสัญญาณอินพุตกับค่าสัมประสิทธิ์ของฟังก์ชันถ่ายโอนจะถูกเก็บไว้ในหน่วยความจำชนิดอ่านได้อย่างเดียว (ROM หรือ EPROM) และจะใช้สัญญาณอินพุตเป็นแอดเดรส (Address) ของหน่วยความจำโดยตรง ทำให้ลดเวลาที่ใช้ไปในกระบวนการคูณลงไปได้มาก

### 1.3 ทฤษฎีหรือแนวความคิดที่ใช้ในการวิจัย

โครงสร้างเลขคณิตกระจายเป็นการจัดรูปแบบทางคณิตศาสตร์ของสมการที่อยู่ในรูปของผลบวกของผลคูณ (Sum of Product) ระหว่างเลขฐานสิบให้กระจายออกเป็นบิต เพื่อให้การคำนวณทางคณิตศาสตร์สามารถแปลงเป็นวงจรดิจิทัลอิเล็กทรอนิกส์ได้ หลักการของโครงสร้างเลขคณิต

กระจายคือการแปลงฟังก์ชันถ่ายโอน ซึ่งอยู่ในรูปสมการผลบวกของผลคูณระหว่างสัญญาณอินพุตกับค่าสัมประสิทธิ์ของวงจรรอง โดยในการคูณกันระหว่างค่าสัมประสิทธิ์ของวงจรรองกับสัญญาณอินพุตสำหรับโครงสร้างเลขคณิตกระจาย จะใช้แบบเปิดตาราง โดยค่าผลบวกของผลคูณระหว่างค่าสัมประสิทธิ์และอินพุตจะถูกเก็บไว้ในหน่วยความจำ และจะใช้สัญญาณอินพุตเป็นแอดเดรสของหน่วยความจำโดยตรง ซึ่งในวิทยานิพนธ์ฉบับนี้ สัญญาณที่ใช้เป็นแอดเดรสของหน่วยความจำจะแตกต่างจากหลักการที่มีอยู่เดิม โดยได้ใช้เทคนิคการแทนสมการผลต่างสืบเนื่อง (Difference Equation) ด้วยปริภูมิสแตต (State-Space) ซึ่งจากหลักการที่มีอยู่เดิมจะใช้สมการผลต่างสืบเนื่องในการสร้างวงจรโดยตรง ส่วนหลักการที่น่าเสนอนี้จะทำการนำสมการผลต่างสืบเนื่องมาแทนให้อยู่ในรูปของปริภูมิสแตตก่อน แล้วจึงนำสมการสแตต (State Equation) และสมการเอาต์พุต (Output Equation) ที่ได้จากการแทนด้วยปริภูมิสแตตมาสร้างเป็นวงจรรองสัญญาณ ส่งผลให้จำนวนสัญญาณอินพุตที่ใช้ในการอ้างอิงตำแหน่งของหน่วยความจำมีค่าลดลง ทำให้สามารถใช้งานหน่วยความจำได้อย่างมีประสิทธิภาพขึ้น และมีขั้นตอนในการประมวลผลแตกต่างกันออกไปจากของเดิม

#### 1.4 ขั้นตอนของการวิจัย

ในการทำงานวิจัยนี้ได้แบ่งขั้นตอนการทำงานออกเป็นหัวข้อต่างๆ ดังนี้

- 1.4.1 ทำการศึกษาและออกแบบวงจรรองสัญญาณป้อนกลับเชิงเลข โดยการออกแบบวงจรรองสัญญาณเชิงอุปมานต้นแบบก่อน จากนั้นทำการแปลงให้เป็นวงจรรองสัญญาณเชิงเลข โดยใช้การแปลงเชิงเส้นคู่
- 1.4.2 ทำการศึกษาถึงการนำฟังก์ชันถ่ายโอนของวงจรรองสัญญาณเชิงเลขที่ได้มาทำการสร้างให้เป็นฮาร์ดแวร์โดยใช้โครงสร้างเลขคณิตกระจาย
- 1.4.3 ทำการศึกษาถึงรูปแบบการแทนสมการผลต่างสืบเนื่องให้อยู่ในรูปของปริภูมิสแตต รวมถึงทำการออกแบบโครงสร้างของวงจรรองสัญญาณเชิงเลขที่ได้จากการแทนด้วยปริภูมิสแตตโดยใช้โครงสร้างเลขคณิตกระจาย
- 1.4.4 ทำการศึกษาถึงการนำภาษา VHDL มาใช้ในการออกแบบบรรยายการทำงานของวงจรรองสัญญาณที่ได้ทำการพัฒนาไว้ รวมทั้งการใช้งานอุปกรณ์ FPGA มาเป็นอุปกรณ์ต้นแบบของวงจรรองสัญญาณที่ได้
- 1.4.5 ทำการทดสอบการทำงานของวงจรรองสัญญาณเชิงเลขที่ได้
- 1.4.6 สรุปผลการทดลอง รวมทั้งข้อเสนอแนะต่างๆ

เอกสารนี้เป็นเอกสารต้นแบบไว้สำหรับการใช้เพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## บทที่ 2

# หลักการเบื้องต้นของโครงสร้างเลขคณิตกระจาย

โครงสร้างเลขคณิตกระจาย (Distributed Arithmetic) หรือเรียกอย่างย่อว่า “DA” เป็นการจัดรูปแบบทางคณิตศาสตร์ของสมการที่อยู่ในรูปของผลบวกของผลคูณ (Sum of Product) ของเลขฐานสิบให้กระจายออกเป็นบิตหรือในรูปแบบของเลขฐานสอง เพื่อให้การคำนวณทางคณิตศาสตร์สามารถแปลงเป็นวงจรดิจิทัลอิเล็กทรอนิกส์ได้ โดยจะปรากฏอยู่ในงานทางด้านการประมวลผลสัญญาณเชิงเลข หลักการเบื้องต้นของโครงสร้างเลขคณิตกระจายที่นำมาใช้งานด้านการประมวลผลสัญญาณเชิงเลข คือการแปลงฟังก์ชันถ่ายโอน (Transfer Function) ซึ่งเป็นสมการที่อยู่ในรูปผลบวกของผลคูณระหว่างสัญญาณอินพุตกับค่าสัมประสิทธิ์ของวงจรกรอง โดยในการคูณกันระหว่างค่าสัมประสิทธิ์ของวงจรกรองกับสัญญาณอินพุต จะใช้การคูณเลขฐานสองแบบส่วนเติมเต็มสอง (2's complement) และการคูณจะใช้แบบเปิดตาราง (Look-up table) โดยค่าผลบวกของผลคูณระหว่างสัมประสิทธิ์และสัญญาณอินพุตจะถูกเก็บไว้ในหน่วยความจำ EPROM และจะใช้สัญญาณอินพุตเป็นแอดเดรสของ EPROM โดยตรง ทั้งค่าสัมประสิทธิ์ของวงจรกรองและสัญญาณอินพุตจะถูกแทนด้วยเลขส่วนเติมเต็มสอง ดังนั้นโครงสร้างเลขคณิตกระจายจึงมีทฤษฎีพื้นฐานอยู่บนการคูณแบบเลขส่วนเติมเต็มสอง (2's complement Multiplication)


### 2.1 ระบบตัวเลข

สำหรับระบบเชิงเลข ตัวเลขต่างๆจะถูกแทนด้วยเลขฐานสอง ซึ่งโดยทั่วไปมีรูปแบบที่นิยมใช้กันอยู่ 2 รูปแบบ คือ รูปแบบจำนวนโดยตรง (Fixed point format) และ รูปแบบจำนวนอิงคณรี (Floating point format) ซึ่งรูปแบบจำนวน โดยตรงจะมีวงจรฮาร์ดแวร์ที่ใช้ในการคำนวณที่ง่ายกว่า แต่ให้ค่าจากการคูณค่อนข้างจำกัด ส่วนรูปแบบจำนวนอิงคณรีจะสามารถแทนค่าของสัญญาณคือให้ย่านพลวัต (Dynamic range) ได้มากกว่า แต่ต้องใช้วงจรฮาร์ดแวร์ที่สลับซับซ้อน แพงกว่า และให้ความเร็วในการประมวลผลที่ลดลง

#### 2.1.1 รูปแบบจำนวนโดยตรง


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

รูปแบบจำนวน โดยตรงปกติจะประกอบไปด้วย 3 ส่วน คือ บิตเครื่องหมาย (Sign bit) 1 บิต บิตจำนวนเต็ม (Integer bit) N บิต และบิตเศษส่วน (Fractional bit) L บิต โดยจะมีจุดทวินิยม (Binary point) อยู่ระหว่างบิตจำนวนเต็มและบิตเครื่องหมาย ดังแสดงในรูปที่ 2.1



รูปที่ 2.1 แสดงการจัดรูปแบบจำนวนโดยตรงที่ประกอบด้วยบิตจำนวนเต็มและบิตเศษส่วน

จำนวนบิต  $N$  เป็นตัวกำหนดย่านพลวัตที่ต้องการ โดยถ้าเลือกให้มีจำนวนน้อยอาจทำให้เกิดการล้น (Overflow) จากการคำนวณได้ แต่ถ้าเลือกให้มีจำนวนมากความเที่ยงตรงก็จะน้อยลง ซึ่งในการสร้างวงจรกรองสัญญาณเชิงเลขโดยการแทนด้วยรูปแบบจำนวนโดยตรงนั้น นิยมที่จะทำมาตราส่วน (Scaling) เพื่อให้ขนาดของสัญญาณมีค่าอยู่ระหว่าง  $-1 \leq X < 1$  คือมีบิตเครื่องหมาย 1 บิต และบิตเศษส่วน  $L$  บิต ดังแสดงในรูปที่ 2.2



รูปที่ 2.2 แสดงการจัดรูปแบบจำนวนโดยตรงที่มีแต่บิตเศษส่วน

โดยทั่วไปเลขฐานสองแบบจำนวนโดยตรงแบ่งออกได้เป็น 3 รูปแบบด้วยกัน คือ (1) แบบขนาดและเครื่องหมาย (Sign magnitude) (2) แบบส่วนเติมเต็มหนึ่ง (1's complement) (3) แบบส่วนเติมเต็มสอง (2's complement) โดยคุณลักษณะที่สำคัญบางประการของการแทนตัวเลขด้วยเลขฐานสองแบบจำนวนโดยตรงทั้ง 3 รูปแบบสามารถสรุปได้ดังตารางที่ 2.1

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ตารางที่ 2.1 แสดงคุณสมบัติที่สำคัญของรูปแบบจำนวนโดยตรง

Features	Sign and magnitude	2's complement	1's complement
Range	$-(1-2^{-L}) \leq x \leq (1-2^{-L})$	$-1 \leq x \leq (1-2^{-L})$	$-(1-2^{-L}) \leq x \leq (1-2^{-L})$
Representation of zero	0.000 and 1.000	0.000	0.000 and 1.111
Arithmetic rules	Simple must be kept track of, separately	Simple; negative numbers elegantly handled	Simple, but "end around carry" should be carefully handled
Suitability for serial arithmetic	Not so good	Excellent	Good

ใน 3 รูปแบบนี้ตัวเลขแบบส่วนเติมเต็มสองเป็นที่นิยมใช้กันมากในระบบการประมวลผลสัญญาณเชิงเลข ทั้งนี้เนื่องจาก

1. มีการแทนค่าเลขศูนย์ได้เพียงค่าเดียว
2. การสร้างวงจรฮาร์ดแวร์สำหรับการบวก ลบ และคูณ ของเลขส่วนเติมเต็มสองทำได้ง่าย โดยในการคูณสามารถใช้หลักการเลื่อนและบวก (Shift and add) หรือที่เรียกว่า บูธอัลกอริทึม (Booth's algorithm) ได้
3. ในระหว่างผลการบวกย่อย (Partial sum) ของการบวกเลขส่วนเติมเต็มสอง สามหรือสี่จำนวน ถึงแม้ว่าจะเกิดการล้น (ตัวทศจากผลการบวกล้นข้ามไปทับบิตเครื่องหมาย) แต่ผลลัพธ์สุดท้ายมักให้ค่าถูกต้องเสมอ ถ้าผลบวกอยู่ในช่วง  $-1$  ถึง  $1-2^{-L}$  ดังตัวอย่าง

$$7/8 \quad 0.111$$

$$+ 4/8 \quad \underline{0.100}$$

$$11/8 \quad 1.011 \quad \text{ผลบวกย่อยที่ผิดเนื่องจากเกิดการล้น}$$

$$- 6/8 \quad \underline{1.010}$$

$$5/8 \quad 0.101 \quad \text{ผลบวกที่ถูกต้อง}$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเฉพาะเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


### 2.1.2 รูปแบบจำนวนอิงครรชนี

รูปแบบจำนวน โดยตรงมีข้อเสียที่สำคัญ 2 ประการ คือ (1) ย่านพลวัตของตัวเลขมีค่าน้อย เช่น การแทนด้วยเลขส่วนเต็มเต็มสอง ค่าที่น้อยที่สุดคือ  $-1$  และค่าที่มากที่สุดคือ  $1-2^{-L}$  (2) เปอร์เซ็นต์ความผิดพลาดที่เกิดจากการตัด (Truncation) หรือการปัด (Rounding) จะเพิ่มมากขึ้นเมื่อขนาดของตัวเลขมีค่าลดลง ตัวอย่างเช่น ถ้าจำนวน  $0.11011010$  และ  $0.000110101$  ถูกตัดให้จำนวนบิตพิเศษส่วนเหลือเพียง 4 บิต เปอร์เซ็นต์ความผิดพลาดจะเป็น  $4.59\%$  และ  $39.6\%$  ตามลำดับ โดยข้อเสียนี้สามารถแก้ไขได้โดยการใช้รูปแบบจำนวนอิงครรชนี ซึ่งตัวเลข  $X$  แสดงได้โดย

$$X = M \times 2^e \quad (2.1)$$

โดย  $e$  เป็นจำนวนเต็ม และ  $\frac{1}{2} \leq |M| < 1$

$M$  และ  $e$  เรียกว่า แมนทิสซา (Mantissa) และ เอ็กซ์โพเนนต์ (Exponent) ตามลำดับ ตัวอย่างเช่น จำนวน  $0.00110101$  และ  $01001.11$  สามารถแทนได้โดย  $0.110101 \times 2^{-2}$  และ  $0.100111 \times 2^4$  ตามลำดับ ส่วนจำนวนที่มีค่าเป็นลบก็ทำในลักษณะเดียวกัน รูปแบบจำนวนอิงครรชนีสามารถแสดงได้ดังรูปที่ 2.3 โดยแบ่งเป็น 2 ส่วน คือส่วนหนึ่งสำหรับแมนทิสซา และอีกส่วนสำหรับเอ็กซ์โพเนนต์



รูปที่ 2.3 แสดงการจัดรูปแบบจำนวนอิงครรชนี

ข้อดีของการใช้จำนวนอิงครรชนี คือแทนค่าของสัญญาณได้ละเอียดกว่า และแม่นยำกว่าแบบจำนวนโดยตรง แต่การบวก ลบ หรือคูณจะยุ่งยากกว่ามาก วงจรจึงซับซ้อนและแพงกว่าแบบจำนวนโดยตรงมาก นอกจากนี้ความเร็วในการประมวลผลยังช้ากว่าด้วย ดังนั้นสำหรับการประมวลผลแบบเวลาจริง (Real time) จึงนิยมใช้ระบบตัวเลขแบบจำนวนโดยตรง ตารางที่ 2.2 เปรียบเทียบข้อดีข้อเสียของวิธีการแทนค่าตัวเลขแบบจำนวนโดยตรงและรูปแบบจำนวนอิงครรชนี

ตารางที่ 2.2 แสดงคุณสมบัติทางคณิตศาสตร์ของรูปแบบจำนวนทั้ง 2 แบบ

Features	Fixed-point fractions	Fixed-point integers	Floating-point
Overflow under multiplication	Not possible	Possible	Possible but unlikely
Overflow under addition	Possible but not harmful in most occasions	Possible	Possible but unlikely
Roundoff noise due to addition	Does not occur	Does not occur	Occurs
Roundoff noise due to multiplication	Occurs	Does not occur	Occurs
Dynamic range available	Moderate	Moderate	Enormous
Easy of implementation	Simple	Simple	Involved; more hardware and/or execution time required

## 2.2 ทฤษฎีเลขคณิตกระจาย

จากที่ได้กล่าวมาแล้วว่า โครงสร้างเลขคณิตกระจายมีพื้นฐานอยู่บนการคูณแบบเลขส่วนเต็มเต็มสอง ดังนั้นในหัวข้อนี้จะได้อธิบายถึงหลักการของการคูณเลขส่วนเต็มเต็มสอง [1]

ให้เลขส่วนเต็มเต็มสองของ  $X$  ซึ่งแทนด้วย  $\bar{X}$  และนิยามโดย

$$\bar{X} = \begin{cases} X & \text{ถ้า } X \geq 0 \\ 2 - |X| & \text{ถ้า } X < 0 \end{cases} \quad (2.2)$$

โดย  $X$  เป็นเลขที่เป็นเศษส่วน (Fractional number)

ในระบบเลขส่วนเต็มเต็มสองจะใช้บิตที่มีนัยสำคัญสูงสุด (MSB) เป็นบิตแสดงเครื่องหมาย โดยถ้าเป็นบวกแทนด้วย "0" และถ้าเป็นลบแทนด้วย "1" ถ้าให้  $X$  แทนด้วยเลขฐานสองขนาด  $L+1$  บิต ดังนั้นรูปแบบของเลขส่วนเต็มเต็มสองจะเขียนได้ดังนี้

$$\bar{X} = X_0.X_1X_2\dots X_L \quad (2.3)$$

ค่าของ  $\bar{X}$  ในรูปของเลขฐานสิบสามารถหาได้ดังนี้

$$X = -X_0 + \sum_{i=1}^L X_i 2^{-i} \quad (2.4)$$

จากนั้นพิจารณาผลคูณต่อไปนี้

$$Y = X m \quad (2.5)$$

ให้  $\bar{Y}$ ,  $\bar{X}$  และ  $\bar{m}$  เป็นเลขส่วนเติมเต็มสองของ  $Y$ ,  $X$  และ  $m$  ตามลำดับ จากนั้นพิจารณาจากสมการที่ (2.4) และ สมการที่ (2.5) จะได้

$$\begin{aligned} Y &= -Y_0 + \sum_{i=1}^L Y_i 2^{-i} \\ &= -X_0 m + \sum_{i=1}^L X_i m 2^{-i} \end{aligned} \quad (2.6)$$

ดังนั้น

$$\begin{aligned} \bar{Y} &= \text{ส่วนเติมเต็มสองของ} \left[ -X_0 m + 2^{-1} X_1 m + 2^{-2} X_2 m + 2^{-3} X_3 m + \dots + 2^{-L} X_L m \right] \\ &= \text{ส่วนเติมเต็มสองของ} \left[ -X_0 m + 2^{-1} (X_1 m + \dots + 2^{-1} (X_{L-1} m + 2^{-1} (X_L m))) \right] \end{aligned} \quad (2.7)$$

ต่อไปพิจารณาสวนเติมเต็มสองของ  $2^{-1}U$  โดย

$$\bar{U} = U_0.U_1U_2\dots U_M$$

สำหรับ  $U \geq 0$  (หรือ  $U_0 = 0$ )

$$\text{ส่วนเติมเต็มสองของ } (2^{-1}U) = 2^{-1}\bar{U}$$

และสำหรับ  $U < 0$  (หรือ  $U_0 = 1$ )

$$\text{ส่วนเติมเต็มสองของ } (2^{-1}U) = 2 - |2^{-1}U| = 1 + 2^{-1}(2 - |U|) = 1 + 2^{-1}\bar{U}$$

ดังนั้นสรุปได้ว่า

$$\text{ส่วนเติมเต็มสองของ } (2^{-1}U) = \begin{cases} 2^{-1}\bar{U} & \text{ถ้า } U_0 = 0 \\ 1 + 2^{-1}\bar{U} & \text{ถ้า } U_0 = 1 \end{cases} \quad (2.8)$$

สมการที่ (2.8) นี้แสดงให้เห็นได้ว่า ส่วนเติมเต็มสองของ  $(2^{-1}U)$  เป็นการเลื่อนข้อมูลของ  $\bar{U}$

ไปทางขวา 1 บิต

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามเผยแพร่สิ่งนี้ออกไปและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$\therefore \text{ส่วนเติมเต็มสองของ } (2^{-1}U) = 2_2^{-1}\bar{U} \quad (2.9)$$

โดย  $2_2^{-1}\bar{U}$  แสดงถึงการเลื่อนข้อมูลของ  $\bar{U}$  ไปทางขวา 1 บิต แบบเลขส่วนเต็มเต็มสอง ซึ่งสัญลักษณ์  $2_2^{-1}$  (ซึ่งโดยทั่วไปนิยมเขียนเป็น  $2^{-1}$ ) เป็นการแสดงว่าในกรณีที่  $\bar{U}$  เป็นเลขบวก ซึ่งบิตเครื่องหมายจะเป็นเลขศูนย์ โดยหลังจากเลื่อนข้อมูลไปทางขวา 1 บิตแล้ว บิตที่มาแทนบิตเครื่องหมายก็ยังคงเป็นเลขศูนย์ ส่วนในกรณีที่  $\bar{U}$  เป็นเลขลบ หลังจากเลื่อนข้อมูลไปทางขวา 1 บิตแล้ว บิตที่มาแทนบิตเครื่องหมายจะเป็นเลขหนึ่ง (จาก  $1+2^{-1}\bar{U}$ ) ซึ่งในการสร้างเพื่อใช้งานจริงจำเป็นจะต้องมีวงจรถ่ายใช้ในการตรวจสอบบิตเครื่องหมาย (Sign digit) ทุกครั้งที่มีการเลื่อนข้อมูล โดยรายละเอียดจะกล่าวถึงในบทที่ 5

จากนั้นพิจารณาสมการที่ (2.7) และสมการที่ (2.8) จะได้ว่า

$$\begin{aligned}\bar{Y} &= -X_0\bar{m} + 2^{-1}X_1\bar{m} + 2^{-2}X_2\bar{m} + 2^{-3}X_3\bar{m} + \dots + 2^{-L}X_L\bar{m} \\ &= -X_0\bar{m} + 2^{-1}(X_1\bar{m} + \dots + 2^{-1}(X_{L-1}\bar{m} + 2^{-1}(X_L\bar{m})))\end{aligned}\quad (2.10)$$

ซึ่งจากสมการที่ (2.10) จะเห็นได้ว่าผลคูณจากสมการที่ (2.5) สามารถหาได้โดยการใช้หลักการเลื่อนและบวก (Shift and add) หรือ บูทอัลกอริทึมนั่นเอง โดยผลลัพธ์ที่ได้จากการคูณแบบเลขส่วนเต็มเต็มสอง สามารถหาได้ตามขั้นตอน ดังนี้

1. เคลียร์ค่าข้อมูลในแอสคิวมูลเตอร์รีจิสเตอร์
2. บวก  $X_L\bar{m}$  กับค่าที่อยู่ในแอสคิวมูลเตอร์รีจิสเตอร์
3. เลื่อนค่าที่อยู่ในแอสคิวมูลเตอร์รีจิสเตอร์ไปทางขวา 1 บิต
4. ทำซ้ำข้อ 2 และ 3 สำหรับค่า  $X_{L-1}, \dots, X_1$
5. ลบค่า  $X_0\bar{m}$  ออกจากค่าที่อยู่ในแอสคิวมูลเตอร์รีจิสเตอร์ (ลบแบบเลขส่วนเต็มเต็มสอง)

ตัวอย่างการทำงานตามอัลกอริทึมนี้

$Y = X m = 0.8125(-0.390625)$  โดยสมมุติให้ใช้แอสคิวมูลเตอร์รีจิสเตอร์ขนาด 12 บิต

$\begin{aligned}m &= -0.390625 \\ \bar{m} &= 2 -  m  \quad \therefore m \text{ เป็นเลขลบ} \\ &= 2 - 0.390625 \\ &= 1.609375 \\ \therefore \bar{m} &= 1.100111\end{aligned}$	$\begin{aligned}X &= 0.8125 = \bar{X} \quad \therefore X \text{ เป็นเลขบวก} \\ \therefore \bar{X} &= 0.1101 = X_0.X_1X_2X_3X_4\end{aligned}$
---	--

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

โดยมีขั้นตอนการทำงาน ดังตารางต่อไปนี้

ตารางที่ 2.3 แสดงขั้นตอนการคูณเลขส่วนเติมเต็มสอง

การดำเนินการ	ข้อมูลในแอสคิวิมูเลเตอร์รีจิสเตอร์
เคลียร์ ACC	0.000 0000 0000
$ACC + X_4 \bar{m}$	1.100 1110 0000
เลื่อนข้อมูลใน ACC ไปทางขวา 1 บิต	1.110 0111 0000
$ACC + X_3 \bar{m}$	1.110 0111 0000
เลื่อนข้อมูลใน ACC ไปทางขวา 1 บิต	1.111 0011 1000
$ACC + X_2 \bar{m}$	1.100 0001 1000
เลื่อนข้อมูลใน ACC ไปทางขวา 1 บิต	1.110 0000 1100
$ACC + X_1 \bar{m}$	1.010 1110 1100
เลื่อนข้อมูลใน ACC ไปทางขวา 1 บิต	1.101 0111 0110
$ACC - X_0 \bar{m}$	1.101 0111 0110


$$\therefore \bar{Y} = 1.101\ 0111\ 0110 = Y_0.Y_1Y_2...Y_{11}$$

จะได้

$$\begin{aligned} Y &= -Y_0 + \sum_{i=1}^{11} Y_i 2^{-i} \\ &= -1 + [2^{-1} + 2^{-3} + 2^{-5} + 2^{-6} + 2^{-7} + 2^{-9} + 2^{-10}] \\ &= -0.3173828125 \end{aligned}$$

จากอัลกอริทึมดังกล่าว สามารถออกแบบการทำงานและสร้างวงจร แสดงได้ดังรูป

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้คัดลอกเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.4 แสดงการคูณแบบเลขส่วนเติมเต็มสองโดยใช้บูทอลกอริทึม

ที่ผ่านมาเป็นหลักการคูณแบบเลขส่วนเติมเต็มสอง ส่วนทฤษฎีเลขคณิตกระจายก็อาศัยหลักการดังกล่าวมาใช้ โดยทำการกระจายสมการที่อยู่ในรูปผลบวกของผลคูณให้แตกออกมาอยู่ในระดับบิต (Bit level) ซึ่งนำเสนอโดย [2-4] ดังนี้

พิจารณาผลบวกของผลคูณต่อไปนี้

$$Y = \sum_{i=0}^N m_i X_i \tag{2.11}$$

โดย  $m_i$  เป็นค่าสัมประสิทธิ์ซึ่งที่ค่าคงที่  
 $X_i$  เป็นข้อมูลอินพุต

ถ้า  $X_i$  แต่ละค่าเป็นเลขส่วนเติมเต็มสอง โดย  $|X_i| < 1$  สามารถแสดง  $X_i$  แต่ละค่าได้ดังนี้

$$X_i = -X_{i0} + \sum_{j=1}^L X_{ij} 2^{-j} \tag{2.12}$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับกรณศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

โดย  $X_{ij}$  = บิตต่างๆของข้อมูล  $X_i$  มีค่าเป็น 0 หรือ 1  
 $X_{i0}$  = บิตแสดงเครื่องหมาย  
 $X_{iL}$  = บิตที่มีนัยสำคัญต่ำสุด (LSB)  
 $L+1$  = จำนวนบิตที่แทนข้อมูลอินพุต

แทนค่า  $X_i$  ในสมการที่ (2.12) ลงในสมการที่ (2.11) จะได้

$$Y = \sum_{i=0}^N m_i \left[ -X_{i0} + \sum_{j=1}^L X_{ij} 2^{-j} \right] \quad (2.13)$$

จัดเทอมของผลบวกใหม่จะได้

$$\begin{aligned} Y &= -X_{i0} \sum_{i=0}^N m_i + \sum_{j=1}^L X_{ij} 2^{-j} \sum_{i=0}^N m_i \\ &= -\sum_{i=0}^N X_{i0} m_i + \sum_{i=0}^N \sum_{j=1}^L X_{ij} m_i 2^{-j} \end{aligned} \quad (2.14)$$

จากนั้นทำการกระจายออกให้เป็นระดับบิต ได้ดังนี้

$$\begin{aligned} Y &= -(X_{00}m_0 + X_{10}m_1 + X_{20}m_2 + \dots + X_{N0}m_N) \\ &\quad + 2^{-1}(X_{01}m_0 + X_{11}m_1 + X_{21}m_2 + \dots + X_{N1}m_N) \\ &\quad + 2^{-2}(X_{02}m_0 + X_{12}m_1 + X_{22}m_2 + \dots + X_{N2}m_N) \\ &\quad + \dots + 2^{-L}(X_{0L}m_0 + X_{1L}m_1 + X_{2L}m_2 + \dots + X_{NL}m_N) \end{aligned} \quad (2.15)$$

สมการที่ (2.15) นี้ ถูกกระจายออกให้อยู่ในรูปผลบวกของผลคูณระหว่างสัมประสิทธิ์กับข้อมูลอินพุตในระดับบิต ซึ่งเป็นนิยามของการคำนวณแบบเลขคณิตกระจาย และเมื่อเปรียบเทียบกับสมการที่ (2.15) กับ สมการที่ (2.10) จะเห็นว่าการคำนวณหาค่า  $Y$  ก็ใช้บุทอัลกอริธึมนั่นเอง เพียงแต่นำค่าผลคูณย่อย (Partial product) ที่คำนวณไว้ล่วงหน้าแล้วสำหรับแต่ละค่าที่สอดคล้องกับแต่ละบิตของข้อมูลอินพุตไปเก็บไว้ในตารางเปิดคู่ ซึ่งเป็นหน่วยความจำ EPROM และใช้ข้อมูลอินพุตเป็นแอดเดรสของหน่วยความจำ เพื่อนำค่าในตารางเปิดคูมาผ่านขั้นตอนการคำนวณตามบุทอัลกอริธึม ซึ่งค่าในตารางเปิดคู่ สามารถแสดงได้ดังนี้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ตารางที่ 2.4 แสดงค่าผลคูณย่อยที่เก็บไว้ในตารางเปิดคูที่กำหนดโดยข้อมูลอินพุท

Bit pattern ของข้อมูลอินพุท					ผลคูณย่อยที่เก็บไว้ในตารางเปิดคู
$X_{Nj}$	.....	$X_{2j}$	$X_{1j}$	$X_{0j}$	
0	.....	0	0	0	0
0	.....	0	0	1	$m_0$
0	.....	0	1	0	$m_1$
0	.....	0	1	1	$m_1 + m_0$
0	.....	1	0	0	$m_2$
0	.....	1	0	1	$m_2 + m_0$
0	.....	1	1	0	$m_2 + m_1$
0	.....	1	1	1	$m_2 + m_1 + m_0$
⋮		⋮			⋮
1	.....	1	1	1	$m_N + m_{N-1} + \dots + m_2 + m_1 + m_0$

### 2.3 การนำโครงสร้างเลขคณิตกระจายมาใช้กับวงจรกรองสัญญาณเชิงเลข

ในการนำโครงสร้างเลขคณิตกระจายมาใช้ในการออกแบบสำหรับวงจรกรองสัญญาณเชิงเลขนั้น [1-9] เพื่อความสะดวกจะใช้สมการผลต่างสี่เบื้องอันดับที่สอง (Second order difference equation) มาพิจารณาเพื่อเป็นพื้นฐานในการสร้างวงจรกรองที่มีอันดับที่สูงขึ้นต่อไป

พิจารณาสมการผลต่างสี่เบื้องอันดับสองดังนี้

$$Y(n) = a_0 X(n) + a_1 X(n-1) + a_2 X(n-2) - b_1 Y(n-1) - b_2 Y(n-2) \tag{2.16}$$

แทนลำดับสัญญาณอินพุท  $X(n)$  และลำดับสัญญาณเอาต์พุท  $Y(n)$  ด้วยเลขส่วนเต็มเต็มสองได้ดังนี้

$$\bar{X}(n) = X_0(n) \cdot X_1(n) \cdot X_2(n) \dots X_L(n)$$

$$\bar{Y}(n) = Y_0(n) \cdot Y_1(n) \cdot Y_2(n) \dots Y_L(n)$$

และให้  $\bar{a}_i$  และ  $\bar{b}_i$  เป็นเลขส่วนเต็มเต็มสองของ  $a_i$  และ  $b_i$  ตามลำดับ

$X(n)$  และ  $Y(n)$  สามารถแสดงได้โดย

$$X(n) = -X_0(n) + \sum_{i=1}^L X_i(n) 2^{-i}$$

$$Y(n) = -Y_0(n) + \sum_{i=1}^L Y_i(n) 2^{-i}$$

นำค่า  $X(n)$  และ  $Y(n)$  แทนลงในสมการที่ (2.16) ได้

$$Y(n) = \sum_{i=1}^L 2^{-i} [ a_0 X_i(n) + a_1 X_i(n-1) + a_2 X_i(n-2) - b_1 Y_i(n-1) - b_2 Y_i(n-2) ]$$

$$- [ a_0 X_0(n) + a_1 X_0(n-1) + a_2 X_0(n-2) - b_1 Y_0(n-1) - b_2 Y_0(n-2) ] \quad (2.17)$$

คูณ  $2^{-1}$  ทั้ง 2 ข้างได้

$$2^{-1} Y(n) = \sum_{i=1}^L 2^{-i} [ 2^{-1} a_0 X_i(n) + 2^{-1} a_1 X_i(n-1) + 2^{-1} a_2 X_i(n-2) - 2^{-1} b_1 Y_i(n-1) - 2^{-1} b_2 Y_i(n-2) ]$$

$$- [ 2^{-1} a_0 X_0(n) + 2^{-1} a_1 X_0(n-1) + 2^{-1} a_2 X_0(n-2) - 2^{-1} b_1 Y_0(n-1) - 2^{-1} b_2 Y_0(n-2) ] \quad (2.18)$$

พิจารณาสมการที่ (2.18) และสมการที่ (2.9) จะได้

$$2^{-1} \bar{Y}(n) = \sum_{i=1}^L 2_2^{-i} [ 2^{-1} \bar{a}_0 X_i(n) + 2^{-1} \bar{a}_1 X_i(n-1) + 2^{-1} \bar{a}_2 X_i(n-2) - 2^{-1} \bar{b}_1 Y_i(n-1) - 2^{-1} \bar{b}_2 Y_i(n-2) ]$$

$$- [ 2^{-1} \bar{a}_0 X_0(n) + 2^{-1} \bar{a}_1 X_0(n-1) + 2^{-1} \bar{a}_2 X_0(n-2) - 2^{-1} \bar{b}_1 Y_0(n-1) - 2^{-1} \bar{b}_2 Y_0(n-2) ] \quad (2.19)$$

เพราะฉะนั้น

$$\bar{Y}(n) = \sum_{i=1}^L 2_2^{-i} F_i - F_0 \quad (2.20)$$

โดย

$$F_i = \bar{a}_0 X_i(n) + \bar{a}_1 X_i(n-1) + \bar{a}_2 X_i(n-2) - \bar{b}_1 Y_i(n-1) - \bar{b}_2 Y_i(n-2) \quad (2.21)$$


$$F_0 = \bar{a}_0 X_0(n) + \bar{a}_1 X_0(n-1) + \bar{a}_2 X_0(n-2) - \bar{b}_1 Y_0(n-1) - \bar{b}_2 Y_0(n-2) \quad (2.22)$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ส่วนเติมเต็มสองของ  $Y(n)$  สามารถหาได้โดยใช้อัลกอริธึมดังนี้

1. เคลียร์ค่าของข้อมูลในแอสคิวเมเตอร์รีจิสเตอร์
2. คำนวณค่า  $F_i$  สำหรับ  $i = L$
3. บวกค่า  $F_i$  กับค่าที่บรรจุอยู่ในแอสคิวเมเตอร์รีจิสเตอร์
4. เลื่อนค่าที่บรรจุอยู่ในแอสคิวเมเตอร์รีจิสเตอร์ไปทางขวา 1 บิต (เลื่อนข้อมูลแบบเลขส่วนเติมเต็มสอง)
5. ทำซ้ำข้อ 2 ถึง 4 สำหรับ  $i = L-1, L-2, \dots, 1$
6. คำนวณค่า  $F_0$
7. ลบค่า  $F_0$  ออกจากค่าที่บรรจุอยู่ในแอสคิวเมเตอร์รีจิสเตอร์ (ลบแบบเลขส่วนเติมเต็มสอง)

โดยอัลกอริธึมที่กล่าวมาสามารถออกแบบการทำงานและสร้างวงจรดังแสดงได้ดังรูป



รูปที่ 2.5 แสดงโครงสร้างวงจรกรองสัญญาณป้อนกลับเชิงเลขอันดับที่สอง

จากรูปที่ 2.5 ส่วนที่อยู่ในเส้นประนิยมเรียกกันว่าวงจรสเกลลิงแอสคิวเมเตอร์ (Scaling Accumulator) โดยค่าที่อยู่ในแอสคิวเมเตอร์ ก่อนที่จะส่งไปบวกกับค่าผลลัพธ์จาก EPROM (หรือ

partial sum ตัวต่อไป) จะต้องทำการเลื่อนข้อมูลไปทางขวา 1 บิทก่อน ดังที่กล่าวมาแล้ว ซึ่งการเลื่อนข้อมูลไปทางขวา 1 บิทนี้ เขียนแทนด้วยการคูณด้วย  $2^{-1}$  และผลจากสมการที่ (2.21) นำมาสร้างเป็นตารางเปิดคูบรจุไว้ใน EPROM ค่าในตารางเปิดคูเป็นค่าของ  $F_i$  ซึ่งเกิดจากตัวแปรที่เป็นลำดับสัญญาณอินพุต 5 ตัว ดังนั้นค่าของ  $F_i$  จะมีค่า  $2^5 = 32$  ค่า โดยขนาดของ EPROM จะมีขนาด  $32 \times (L+1)$  บิท



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### บทที่ 3

## การออกแบบวงจรกรองสัญญาณป้อนกลับเชิงเลข

การออกแบบวงจรกรองสัญญาณป้อนกลับเชิงเลขนั้น โดยทั่วไปมีวิธีการออกแบบที่สำคัญอยู่ 2 วิธี คือ วิธีการออกแบบในโดเมน  $Z$  โดยตรง และวิธีการออกแบบโดยทำการแปลงจากฟังก์ชันถ่ายโอนของตัวกรองเชิงอุปมานที่มีเสถียรภาพดี โดยวิธีการนี้หากใช้การแปลงที่ดี การออกแบบก็ไม่ต้องคำนึงถึงเสถียรภาพของวงจรกรองอีก โดยที่ได้ผลตอบสนองแอมพลิจูดตามต้องการ ดังนั้นสิ่งสำคัญก็คือ การแปลงฟังก์ชันทางคณิตศาสตร์ของวงจรกรองสัญญาณเชิงอุปมานให้กลายเป็นฟังก์ชันทางคณิตศาสตร์ของวงจรกรองสัญญาณเชิงเลข โดยปกติวงจรกรองสัญญาณเชิงอุปมานจะเป็นฟังก์ชันของตัวแปร  $S$  (Laplace Variables) ขณะที่วงจรกรองสัญญาณเชิงเลขจะเป็นฟังก์ชันของตัวแปร  $Z$  ส่วนวิธีการออกแบบที่ใช้ในวิทยานิพนธ์นี้ได้เลือกใช้วิธีการหลัง ดังนั้นขั้นตอนในการออกแบบจึงแบ่งได้เป็นสองขั้นตอนคือ ออกแบบวงจรกรองสัญญาณเชิงอุปมานให้มีเสถียรภาพที่ดี ซึ่งในที่นี้จะไม่กล่าวถึงรายละเอียด เนื่องจากมีการค้นคว้า ศึกษา และรวบรวมเป็นหลักการไว้อย่างดี สามารถศึกษาได้จาก [10-12] จากนั้นจึงแปลงฟังก์ชันถ่ายโอนของวงจรกรองสัญญาณเชิงอุปมานที่ได้ไปเป็นฟังก์ชันถ่ายโอนของวงจรกรองสัญญาณเชิงเลข โดยในวิทยานิพนธ์นี้ได้เลือกใช้วิธีการแปลงเชิงเส้นคู่ (Bilinear Transform)


### 3.1 ทฤษฎีการสุ่มตัวอย่าง

ในการเปลี่ยนสัญญาณเชิงอุปมานไปเป็นสัญญาณเชิงเลขนั้น จำเป็นจะต้องมีการสุ่มตัวอย่าง ซึ่งความถี่ในการสุ่มตัวอย่างโดยที่ไม่ทำให้สัญญาณสูญเสียข้อมูลที่สำคัญ ไปนั้นต้องเป็นไปตามทฤษฎีการสุ่มตัวอย่าง (Sampling theory) ของแซนนอน (Shannon) ซึ่งกล่าวไว้ว่า ถ้าสัญญาณเชิงอุปมาน  $x(t)$  ซึ่งมีแบนด์วิดธ์เท่ากับ  $f_0$  แล้ว จะสามารถทำการสุ่มตัวอย่างโดยสัญญาณที่ได้ไม่สูญเสียข้อมูลที่สำคัญ ก็ต่อเมื่อความถี่ในการสุ่มตัวอย่าง  $f_s$  มีค่ามากกว่าหรือเท่ากับสองเท่าของความถี่  $f_0$

$$f_s \geq 2f_0 \quad (3.1)$$

โดยทั่วไปอาจทำการสุ่มตัวอย่างด้วยความถี่  $f_{sm} = 2f_0$ พอดี ซึ่งค่าความถี่นี้เรียกว่าความถี่ในควิสต์ (Nyquist frequency) และคาบเวลา  $T_n = 1/2f_0$  นี้เรียกว่าช่วงเวลาสุ่มตัวอย่างในควิสต์ (Nyquist interval) แต่ในทางปฏิบัติเพื่อหลีกเลี่ยงผลของปรากฏการณ์ไม่เป็นเชิงเส้น (Nonlinearity)


ที่อาจเกิดจากการสุ่มตัวอย่าง จึงมักใช้ความถี่ในการสุ่มตัวอย่าง  $f_s$  มากกว่าค่าความถี่ในควิสต์  $f_{sn}$  ขึ้นไป ส่วนจะมีค่ามากกว่าเท่าใดนั้นขึ้นกับลักษณะงานไม่ได้มีการกำหนดค่าที่แน่นอน



รูปที่ 3.1 แสดงการสุ่มตัวอย่างสัญญาณเชิงอุปมาน

รูปที่ 3.1 แสดงการสุ่มตัวอย่างในโดเมนเวลาซึ่งก็คือการคูณสัญญาณเชิงอุปมาน  $x(t)$  กับลำดับของอิมพัลส์หนึ่งหน่วย  $f_s(t)$  โดยที่อิมพัลส์แต่ละตัวสมมติให้มีความห่างเท่ากับ  $T$  วินาที ซึ่งสามารถแทนได้ด้วยสมการ

$$f_s(t) = \sum_{n=-\infty}^{\infty} \delta(t - nT) \quad (3.2)$$






รูปที่ 3.2 แสดงสัญญาณสุ่มตัวอย่าง

และเมื่อทำการแปลงฟูเรียร์ เพื่อทำการหาค่าสเปกตรัมความถี่ของ  $f_s(t)$  จะได้

$$F_s(\omega) = \mathcal{F}\{f_s(t)\} = \frac{2\pi}{T} \sum_{n=-\infty}^{\infty} \delta(\omega - n\omega_s) \quad (3.3)$$

ซึ่งแสดงให้เห็นว่า เมื่อพิจารณาในโดเมนความถี่ สเปกตรัมความถี่ของสัญญาณ  $f_s(t)$  เป็นอิมพัลส์ที่วางตัวห่างเท่าๆกัน ไปบนแกนความถี่เช่นกัน ดังแสดงในรูปที่ 3.3 (b)

(a) สเปกตรัมของสัญญาณเชิงอุปมาน  $x(t)$ (b) สเปกตรัมของสัญญาณสุ่มตัวอย่าง  $f_s(t)$ (c) สเปกตรัมของสัญญาณที่ได้จากการสุ่มตัวอย่าง  $x_{ss}(t)$ 

รูปที่ 3.3 แสดงสเปกตรัมของสัญญาณจากการสุ่มตัวอย่าง

ถ้าให้  $x_{ss}(t)$  เป็นสัญญาณที่ได้จากการสุ่มตัวอย่าง ดังนั้น

$$x_{ss}(t) = f_s(t) \cdot x(t) \quad (3.4)$$

และถ้าให้  $X(\omega)$  เป็นสเปกตรัมความถี่ของ  $x(t)$  เนื่องจากในโดเมนเวลาสัญญาณที่ได้จากการสุ่มตัวอย่างเป็นการคูณกันของสองสัญญาณ ดังนั้นในโดเมนความถี่จึงเป็นการทำคอนโวลูชัน (Convolution) ของสเปกตรัมของ  $f_s(t)$  และ  $x(t)$  หรือ

$$X_{ss}(\omega) = F_s(\omega) * X(\omega) \quad (3.5)$$

การคอนโวลูชันนี้แสดงเป็นแผนภาพดังในรูปที่ 3.3 ซึ่งผลลัพธ์ที่ได้จะเห็นว่าสเปกตรัมของสัญญาณที่ได้จากการสุ่มตัวอย่าง  $X_{ss}(\omega)$  เป็นการนำสเปกตรัมของ  $X(\omega)$  มาวางเรียงห่างเท่าๆกัน ออกมาเป็นเอกสารที่ส่งงานไว้สำหรับคิดเขียนเพื่อการศึกษาเท่านั้น ไม่นับค่าให้ไปใช้ประโยชน์ด้านการศึกษาไปตลอดบนแกนความถี่  $\omega$  ซึ่งจากรูปที่ 3.3 (c) จะเห็นว่าถ้าความถี่ของสัญญาณสุ่มตัวอย่าง  $f_s(t)$  มีค่าน้อยกว่าความถี่ในควิสด์จะทำให้ช่วงห่างของแต่ละกลุ่มของสเปกตรัมเข้ามาเกทับกัน ผลนี้ทำให้เกิดความผิดเพี้ยนไปของสเปกตรัมของสัญญาณเดิม ซึ่งผลนี้มีชื่อเรียกว่า ผลการเอเลสซิง

(Aliasing effect) รูปที่ 3.3 ยังแสดงให้เห็นว่าผลตอบสนองความถี่ของวงจรกรองสัญญาณเชิงเลข จะมีผลตอบสนองความถี่ที่มีลักษณะเป็นคาบ คือเริ่มซ้ำค่าเดิมที่จุดที่มีค่าความถี่เป็น  $2\pi/T$  หรือ  $f_s/2$  ซึ่งความถี่นี้เรียกว่าความถี่พับ ซึ่งการที่ผลตอบสนองความถี่ที่มีลักษณะเป็นคาบก็เนื่องมาจาก การสุ่มตัวอย่างสัญญาณนั่นเอง

### 3.2 สมการผลต่างสลับเนื่อง

ในการวิเคราะห์ระบบเชิงอุปมาน คุณสมบัติของระบบในโดเมนเวลาจะสามารถเขียนอธิบายได้โดยใช้สมการเชิงอนุพันธ์ (Differential equation) เช่นเดียวกันในระบบเชิงเลขก็จะมีสมการผลต่างสลับเนื่อง (Difference equation) ไว้ใช้ในการอธิบายคุณสมบัติของระบบในโดเมนเวลา ซึ่งสมการผลต่างสลับเนื่องอันดับที่  $n$  สามารถเขียนได้เป็น

$$y(n) = \sum_{i=0}^r a_i x(n-i) - \sum_{i=1}^m b_i y(n-i) \tag{3.6}$$

โดยที่  $x(n)$  เป็นลำดับสัญญาณขาเข้า  $y(n)$  เป็นลำดับสัญญาณขาออก และ  $a_i, b_i$  เป็นค่าสัมประสิทธิ์ จะเห็นได้ว่าในการสร้างตัวประมวลผลสัญญาณตามสมการที่ (3.6) นั้น ต้องมีอุปกรณ์ 3 ชนิด คือ ตัวคูณ (Multiplier) ตัวหน่วงลำดับสัญญาณ (Delay) หรือชิฟรียิสเตอร์ และตัวรวมสัญญาณ (Summer) ซึ่งทั้ง 3 อุปกรณ์นี้เขียนเป็นสัญลักษณ์แทนได้ดังในรูปที่ 3.4



รูปที่ 3.4 แสดงอุปกรณ์ในการประมวลผลสัญญาณเชิงเลข

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### 3.3 การแปลงแซด

การแปลงแซดเป็นการแปลงที่กระทำกับสัญญาณไม่ต่อเนื่อง แล้วให้ผลลัพธ์เป็นฟังก์ชันของตัวแปรเชิงซ้อน คือตัวแปร  $Z$  สำหรับสัญญาณ  $x(n)$  ใดๆ การแปลงแซดของ  $x(n)$  เขียนแทนด้วยสัญลักษณ์  $X(Z)$  มีนิยามว่า

$$Z\{x(n)\} = X(Z) = \sum_{n=-\infty}^{\infty} x(n) Z^{-n} \quad (3.7)$$

และการแปลงแซดผกผัน (Inverse Z - Transform) มีนิยามว่า

$$Z^{-1}\{X(Z)\} = x(n) = \frac{1}{2\pi j} \oint_C X(Z) Z^{n-1} dZ \quad (3.8)$$

โดย  $Z = e^{sT}$  และโดยทั่วไปจะให้  $T=1$  ซึ่งการแปลงแซดนี้จะนำไปใช้เป็นเครื่องมือในการวิเคราะห์ระบบแบบไม่ต่อเนื่อง สมมติว่าระบบแบบไม่ต่อเนื่องระบบหนึ่งมีผลตอบสนองอิมพัลส์ (Impulse response) เป็น  $h(n)$  และการแปลงแซดของ  $h(n)$  ได้ค่าเป็น  $H(Z)$  ซึ่ง  $H(Z)$  นี้ก็คือฟังก์ชันถ่ายโอน (Transfer function) ของระบบ โดยมีความสัมพันธ์กับการแปลงแซดของสัญญาณขาเข้า และสัญญาณขาออก ดังสมการ

$$H(Z) = \frac{Y(Z)}{X(Z)} \quad (3.9)$$

สมการที่ (3.9) นี้ ซึ่งเป็นสมการความสัมพันธ์ในโดเมน  $Z$  สามารถนำไปใช้ประโยชน์ในการคำนวณหาค่าต่างๆของระบบ เช่น สมการผลต่างสืบเนื่อง,  $h(n)$ ,  $H(Z)$ ,  $y(n)$  เมื่อกำหนด  $x(n)$  โดยถ้าหากทราบค่าใดค่าหนึ่ง ก็สามารถใช้การแปลงแซดในการหาค่าที่เหลืออยู่ทั้งหมดได้อย่างมีประสิทธิภาพ ในทางปฏิบัติสัญญาณ  $x(n)$  ที่ใช้จะเป็นสัญญาณคอซอล (Causal signal) คือ  $x(n) = 0$  เมื่อ  $n < 0$  ทำให้ค่าตัวแปร  $n$  ในสมการที่ (3.7) จะมีค่าตั้งแต่ 0 จนถึง  $\infty$  ซึ่งจะเรียกว่าเป็นการแปลงแซดด้านเดียว ซึ่งมีคุณสมบัติที่สำคัญบางประการของการแปลงแซด ดังนี้

#### 1.) ความเป็นเชิงเส้น (Linearity)

$$Z\{ax(n) + by(n)\} = aX(Z) + bY(Z) \quad (3.10)$$

#### 2.) การเลื่อน (Shift หรือ Translation) งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

$$Z\{x(n-k)\} = Z^{-k} X(Z) \quad (3.11)$$

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งยังช่วยให้คงคุณสมบัติบางอย่างที่ต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

#### 3.) คอนโวลูชัน (Convolution)

$$Z\{f(n) * y(n)\} = Z\{f(n)\} Z\{g(n)\} = F(Z) G(Z) \quad (3.12)$$

### 3.4 การแปลงเชิงเส้นคู่

จากฟังก์ชันถ่ายโอนของวงจรรองสัญญาณเชิงอุปมานันแบบ เพื่อที่จะทำให้เป็นฟังก์ชันถ่ายโอนของวงจรรองสัญญาณเชิงเลข ในวิทยานิพนธ์นี้ได้ใช้การแปลงเชิงเส้นคู่เพื่อที่จะแปลงฟังก์ชันในเอสโดเมน ไปเป็นฟังก์ชันในแซดโดเมน โดยการแปลงเชิงเส้นคู่นี้มีหลักการอยู่บนการประมาณการอินทิเกรตด้วยกฎการอินทิเกรตแบบสี่เหลี่ยมคางหมู (Trapezoidal Integration rule) โดยพิจารณาจาวงจรรองสัญญาณเชิงอุปมานันที่มีฟังก์ชันถ่ายโอน  $H(s)$  ดังสมการที่ 3.13

$$H(s) = \frac{b}{s+a} \quad (3.13)$$

ฟังก์ชันถ่ายโอนตามสมการที่ 3.13 สามารถจัดให้อยู่ในรูปสมการเชิงอนุพันธ์ได้ ดังสมการที่ 3.14

$$\frac{d y(t)}{dt} + a y(t) = b x(t) \quad (3.14)$$

แทนอนุพันธ์ในสมการที่ 3.14 และประมาณค่าด้วยการอินทิเกรตแบบสี่เหลี่ยมคางหมู ได้ดังสมการที่ 3.15

$$y(t) = \int_0^t y'(\tau) d\tau + y(t_0) \quad (3.15)$$

เมื่อ  $y(t)$  แทนอนุพันธ์ของ  $y(t)$  การประมาณค่าของการอินทิเกรตในสมการที่ 3.14 ด้วยกฎการอินทิเกรตแบบสี่เหลี่ยมคางหมู ที่  $t = nT$  และ  $t_0 = nT - T$  จะได้

$$y(nT) = \frac{T}{2} \times [y'(nT) + y'(nT - T)] + y(nT - T) \quad (3.16)$$

ดังนั้น ถ้าแทน  $t = nT$  ในสมการเชิงอนุพันธ์ ที่ 3.14 จะได้

$$y'(nT) = -ay(nT) + bx(nT) \quad (3.17)$$

นำสมการที่ 3.17 แทนลงในสมการที่ 3.16 และแทน  $y(n) = y(nT)$ ,  $x(n) = x(nT)$  จะได้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้  $\frac{aT}{2}$  แปลงเนื้อหา  $\frac{aT}{2}$  ต้องอ้างอิง  $\frac{bT}{2}$  จากของเอกสารทุกครั้งที่มีการนำไปใช้

$$\left(1 + \frac{aT}{2}\right)y(n) - \left(1 - \frac{aT}{2}\right)y(n-1) = \frac{bT}{2} [x(n) + x(n-1)] \quad (3.18)$$

ใช้การแปลงแซด เปลี่ยนสมการผลต่างสืบเนื่องในสมการที่ 3.18 จะได้

$$\left(1 + \frac{aT}{2}\right)Y(z) - \left(1 - \frac{aT}{2}\right)z^{-1}Y(z) = \frac{bT}{2}(1+z^{-1})X(z)$$

$$H(z) = \frac{Y(z)}{X(z)} = \frac{(bT/2)(1+z^{-1})}{1+(aT/2)-(1-aT/2)z^{-1}}$$

$$H(z) = \frac{b}{\frac{2}{T} \times \frac{(1-z^{-1})}{(1+z^{-1})} + a} \quad (3.19)$$

เทียบสัมประสิทธิ์จากสมการที่ 3.13 กับสมการที่ 3.19 จะได้

$$s = \frac{2(1-z^{-1})}{T(1+z^{-1})} \quad (3.20)$$

หรือในทางกลับกัน

$$z = \frac{2+sT}{2-sT} \quad (3.21)$$


โดย  $T$  คือคาบของการสุ่มตัวอย่างสัญญาณ

จากสมการที่ 3.20 และสมการที่ 3.21 จะเห็นว่าความสัมพันธ์ของตัวแปร  $s$  และ  $z$  มีลักษณะเป็นสมการเชิงเส้น (Linear) ทั้งในการแปลงจากตัวแปร  $s$  ไปเป็นตัวแปร  $z$  และในทางกลับกันจากตัวแปร  $z$  ไปเป็นตัวแปร  $s$  ด้วยเหตุนี้จึงเรียกการแปลงตัวแปรลักษณะนี้ว่าการแปลงเชิงเส้นคู่ (Bilinear Transform) โดยในการแมป (Mapping) จากระนาบเอสไปสู่ระนาบแซด จะเป็นไปในลักษณะหนึ่งต่อหนึ่ง (one to one mapping) และมีความสัมพันธ์ที่สำคัญ 3 ข้อ คือ

1. ค่าบนครึ่งด้านขวาของระนาบเอสจะถูกส่งไปบนบริเวณภายนอกวงกลมหนึ่งหน่วยของระนาบแซด
2. ค่าบนแกน  $j\Omega$  ของระนาบเอส จะถูกส่งไปบนเส้นรอบวงของวงกลมหนึ่งหน่วยของระนาบแซด

3. ค่าบนครึ่งด้านซ้ายของระนาบเอสจะถูกส่งไปภายในวงกลมหนึ่งหน่วยของระนาบแซด

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ กรุณาแจ้งชื่อผู้จัดทำเอกสารนี้หากมีข้อผิดพลาดใดๆ



รูปที่ 3.5 แสดงความสัมพันธ์ของระนาบเอสและระนาบแซค

และจากสมการ

$$z = re^{j\omega T} \tag{3.22}$$

$$s = \sigma + j\Omega \tag{3.23}$$

หรือ

$$s = \frac{2}{T} \times \frac{(1 - z^{-1})}{(1 + z^{-1})} \tag{3.24}$$

$$s = \frac{2}{T} \times \frac{(z - 1)}{(z + 1)} \tag{3.24}$$

$$s = \frac{2}{T} \times \frac{(re^{j\omega T} - 1)}{(re^{j\omega T} + 1)} \tag{3.25}$$

$$s = \frac{2}{T} \times \left[ \frac{r^2 - 1}{1 + r^2 + 2r \cos \omega T} + j \frac{2r \sin \omega T}{1 + r^2 + 2r \cos \omega T} \right] \tag{3.26}$$

เมื่อเทียบสัมประสิทธิ์จากสมการที่ 3.23 กับสมการที่ 3.26 จะได้

$$\sigma = \frac{2}{T} \times \frac{r^2 - 1}{1 + r^2 + 2r \cos \omega T} \tag{3.27}$$


$$\Omega = \frac{2}{T} \times \frac{2r \sin \omega T}{1 + r^2 + 2r \cos \omega T} \tag{3.28}$$

จากสมการที่ 3.27 และสมการที่ 3.28 จะพบว่า ถ้า  $r < 1$  แล้วจะได้  $\sigma < 0$  และถ้า  $r > 1$  แล้วจะได้  $\sigma > 0$  นั่นก็หมายความว่าค่าที่อยู่ทางด้านซ้ายของระนาบเอสจะไปอยู่ภายในวงกลมหนึ่งหน่วยในระนาบแซด และค่าที่อยู่ทางด้านขวาของระนาบเอสจะอยู่นอกวงกลมหนึ่งหน่วยในระนาบแซด และถ้า  $r = 1$  แล้วจะได้  $\sigma = 0$  ซึ่งหมายความว่าค่าที่อยู่บนแกนจินตภาพบนระนาบเอสจะไปอยู่บนเส้นรอบวงของวงกลมหนึ่งหน่วยบนระนาบแซด และเมื่อ  $r = 1$  จากสมการที่ 3.28 จะได้ค่า  $\Omega$  มีค่าดังนี้

$$\Omega = \frac{2}{T} \times \frac{\sin \omega T}{1 + \cos \omega T} \tag{3.29}$$

$$\Omega = \frac{2}{T} \tan \frac{\omega T}{2} \tag{3.30}$$

จากสมการที่ 3.30 นี้ เป็นความสัมพันธ์ระหว่างค่าความถี่เชิงมุมเชิงอุปมาน ( $\Omega$ ) กับความถี่เชิงมุมเชิงเลข ( $\omega$ ) ที่ผ่านการแปลงเชิงเส้นคู่ โดยความสัมพันธ์ที่ได้เป็นฟังก์ชันแบบแทนเจนต์ ซึ่งเป็นความสัมพันธ์ที่ไม่เป็นเชิงเส้น โดยช่วงความถี่สูงที่ได้จากการแปลงจะหดแคบลงไป ยิ่งความถี่สูงมากก็ยิ่งหดแคบมาก ซึ่งผลอันนี้เรียกว่าปรากฏการณ์หดแคบ (Wrapping effect) ดังแสดงในรูปที่ 3.6



รูปที่ 3.6 แสดงปรากฏการณ์หดแคบที่มีผลต่อผลตอบสนองความถี่ของวงจรกรองสัญญาณเชิงเลข

ดังนั้น ในการออกแบบจึงต้องมีการชดเชยผลของปรากฏการณ์หัดแคบนี้ (Prewrapping) โดยสมการที่ 3.30 ก่อนที่จะทำการแปลงตัวแปร โดยสามารถที่จะสรุปขั้นตอนการออกแบบวงจรกรองสัญญาณป้อนกลับเชิงเลข โดยการแปลงเชิงเส้นคู่ ได้ดังนี้

1. ออกแบบวงจรกรองสัญญาณเชิงอุปมานต้นแบบ โดยการหาฟังก์ชันถ่ายโอน  $H(s)$
2. กำหนดค่าความถี่ตัดหรือความถี่ขอบแถบผ่าน รวมทั้งความถี่ที่ใช้ในการสุ่มตัวอย่างสัญญาณของวงจรกรองสัญญาณเชิงเลข
3. ทำการชดเชยผลของปรากฏการณ์หัดแคบ โดยการหาค่า  $\Omega = \frac{2}{T} \tan \frac{\omega T}{2}$
4. ทำการสเกลความถี่ (Frequency scaling) ของ  $H(s)$  โดยแทนค่า  $s = \frac{s}{\Omega}$
5. หาค่า  $H(z)$  โดยแทนค่า  $s = \frac{2(z-1)}{T(z+1)}$

ตัวอย่างการออกแบบ วงจรกรองสัญญาณความถี่ต่ำผ่านอันดับที่ 2 แบบบัตเตอร์เวิร์ท โดยกำหนดให้ความถี่ตัด ( $f_c$ ) มีค่า 50 Hz และความถี่การสุ่มตัวอย่างสัญญาณ ( $f_s$ ) มีค่า 250 Hz โดยมีฟังก์ชันถ่ายโอนของวงจรกรองสัญญาณเชิงอุปมานความถี่ต่ำผ่านแบบบัตเตอร์เวิร์ทอันดับที่ 2 คือ

$$H(s) = \frac{1}{s^2 + \sqrt{2}s + 1}$$

$$\omega_c = 2\pi f_c = 100\pi; T = \frac{1}{250} = 4 \text{ ms}$$

ทำการชดเชยผลของปรากฏการณ์หัดแคบ โดย

$$\Omega = \Omega_c = \frac{2}{T} \tan\left(\frac{\omega_c T}{2}\right) = \frac{2}{4 \times 10^{-3}} \tan(50\pi \times 4 \times 10^{-3}) = 363.27$$

ทำการสเกลความถี่ โดยแทนค่า  $s = \frac{s}{\Omega}$  ลงในสมการที่ 3.31 จะได้  $H(s)$  เท่ากับ

$$H(s) = \frac{1}{\frac{s^2}{131965} + \frac{\sqrt{2}s}{363.27} + 1}$$

แทนค่า  $s = \frac{2(z-1)}{T(z+1)}$  จะได้ สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นับว่าผิดให้ไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$H(z) = \frac{0.2066 + 0.4131z^{-1} + 0.2066z^{-2}}{1 - 0.3695z^{-1} + 0.1958z^{-2}}$$

## การวิเคราะห์โครงสร้างเลขคณิตกระจาย

### โดยการแทนด้วยปริภูมิสแตท


การนำโครงสร้างเลขคณิตกระจายมาใช้ในการสร้างวงจรกรองสัญญาณเชิงเลขคังที่นำเสนอไว้ใน [1-8] ถูกสร้างขึ้นมาจากฟังก์ชันถ่ายโอนหรือสมการผลต่างสืบเนื่องโดยตรง ซึ่งสัญญาณที่ใช้เป็นแอดเครสของหน่วยความจำจะเป็นฟังก์ชันของสัญญาณอินพุตและเอาต์พุต ส่วนในวิทยานิพนธ์นี้ จะทำการแทนสมการผลต่างสืบเนื่องด้วยปริภูมิสแตท ซึ่งจะทำให้สัญญาณที่เป็นแอดเครสของหน่วยความจำเป็นฟังก์ชันของสัญญาณอินพุตและตัวแปรสแตท โดยจำนวนสัญญาณที่ใช้เป็นแอดเครสของหน่วยความจำนี้มีจำนวนน้อยกว่าการสร้างจากฟังก์ชันถ่ายโอนโดยตรง จึงทำให้ขนาดของหน่วยความจำที่ใช้มีขนาดลดลงที่อันดับของวงจรเดียวกัน ทำให้มีความประหยัดในแง่ของหน่วยความจำ ส่วนการแทนระบบด้วยปริภูมิสแตทนั้น โดยปกติจะมีลักษณะที่ไม่เป็นหนึ่งเดียว (non unique) เนื่องจากปริภูมิสแตทเป็นการแทนระบบให้อยู่ในรูปของเมตริกซ์ ซึ่งสามารถที่จะทำการแปลงคล้าย (Similarity Transformation) ได้เป็นจำนวนอนันต์แบบ แต่รูปแบบที่นำเสนอในวิทยานิพนธ์นี้เป็นรูปแบบที่มีการคำนวณทางคณิตศาสตร์น้อยที่สุด (มีการคูณกันของสัญญาณน้อยที่สุด) ซึ่งได้มาจากการแทนสมการผลต่างสืบเนื่องให้อยู่ในรูปของปริภูมิสแตทโดยตรง โดยใน [13-15] เรียกว่ารูปแบบบัญญัติควบคุมได้ (Controllable canonical form) ซึ่งอาจถือว่าเป็นรูปแบบโดยตรง (direct form) สำหรับปริภูมิสแตท ส่งผลให้เมื่อนำโครงสร้างเลขคณิตกระจายมาใช้ในการสร้างแล้ว การคำนวณค่าตัวแปรสแตท (State variable) ที่อันดับต่ำลงมาสามารถทำได้โดยการผ่านตัวเลื่อนข้อมูล (shift register) เท่านั้น

#### 4.1 การแทนสมการผลต่างสืบเนื่องในรูปปริภูมิสแตท

ในการวิเคราะห์ระบบซึ่งในที่นี้คือวงจรกรองสัญญาณเชิงเลขคังที่เป็นระบบเชิงเส้นไม่แปรตามเวลา (Linear time-invariant : LTI System) ด้วยปริภูมิสแตทนั้น เป็นการลดสมการผลต่างสืบเนื่องอันดับที่  $N$  ( $N^{\text{th}}$  order differenc equation) ให้อยู่ในรูปของระบบที่มีสมการผลต่างสืบเนื่องเป็นอันดับที่ 1 (First order difference equation) จำนวน  $N$  สมการ สำหรับวงจรกรองสัญญาณเชิงเลขคังอันดับที่  $N$  สามารถที่จะอธิบายด้วยสมการผลต่างสืบเนื่องคังสมการที่ (4.1) หมายความว่า โจทย์ทั้งต้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของสิทธิ์ทุกครั้งที่มีการนำไปใช้

$$y(n) = \sum_{i=0}^N a_i x(n-i) - \sum_{i=1}^N b_i y(n-i) \quad (4.1)$$

ทำการแบ่งสมการผลต่างสืบเนื่องให้อยู่ในลักษณะต่อเรียงกัน (cascade) ดังแสดงในรูปที่ (4.1)



รูปที่ 4.1 แสดงการต่อเรียงกันของสมการผลต่างสืบเนื่อง

ซึ่งจากรูปจะได้

$$v(n) = F_1[x(n)] = \sum_{i=0}^N a_i x(n-i) \quad (4.2)$$

และ

$$y(n) = F_2[v(n)] = v(n) - \sum_{i=1}^N b_i y(n-i) \quad (4.3)$$

ต่อไปสมมติว่า  $x(n)$  ถูกจ่ายเข้าโดยตรงที่อินพุทของ  $F_2$  และให้

$$y'(n) = F_2[x(n)]$$

ซึ่งจะทำให้ได้

$$y'(n) = x(n) - \sum_{i=1}^N b_i y'(n-i)$$

ขั้นตอนต่อไปจะทำการนิยามตัวแปรสแตต (state variables) ดังนี้

$$q_1(n) = y'(n-N)$$

$$q_2(n) = y'(n-N+1)$$

$$\vdots$$

$$q_N(n) = y'(n-1) \quad (4.4)$$

เพราะฉะนั้นสามารถทำการเขียนสมการได้ใหม่ ดังนี้

$$q_1(n+1) = y'(n-N+1) = q_2(n)$$

$$q_2(n+1) = y'(n-N+2) = q_3(n)$$

$$\vdots \quad \vdots \quad \vdots$$

$$q_{N-1}(n+1) = y'(n-1) = q_N(n)$$

$$q_N(n+1) = y'(n) = x(n) - b_1 y'(n-1) - b_2 y'(n-2) - \dots - b_N y'(n-N)$$

$$= x(n) - b_1 q_N(n) - b_2 q_{N-1}(n) - \dots - b_N q_1(n) \quad (4.5)$$

สมการเหล่านี้สามารถเขียนให้อยู่ในรูปของเมทริกซ์ได้คือ

$$\begin{bmatrix} q_1(n+1) \\ q_2(n+1) \\ \vdots \\ q_{N-1}(n+1) \\ q_N(n+1) \end{bmatrix} = \begin{bmatrix} 0 & 1 & 0 & \cdots & 0 \\ 0 & 0 & 1 & \cdots & 0 \\ \vdots & \vdots & \vdots & \cdots & \vdots \\ 0 & 0 & 0 & \cdots & 1 \\ -b_N & -b_{N-1} & \cdots & \cdots & -b_1 \end{bmatrix} \begin{bmatrix} q_1(n) \\ q_2(n) \\ \vdots \\ q_{N-1}(n) \\ q_N(n) \end{bmatrix} + \begin{bmatrix} 0 \\ 0 \\ \vdots \\ 0 \\ 1 \end{bmatrix} x(n) \quad (4.6)$$

ขั้นตอนต่อไปเป็นการหาผลตอบสนองของวงจรที่มีอินพุตคือ  $x(n)$  จากสมการที่ (4.2) และ (4.3)

$$\begin{aligned} y(n) &= F_2[v(n)] = F_2\left[\sum_{i=0}^N a_i x(n-i)\right] = \sum_{i=0}^N a_i F_2[x(n-i)] \\ &= \sum_{i=0}^N a_i y'(n-i) \end{aligned}$$

ถ้าจัดเทอม  $y'(n)$  โดยใช้สมการที่ (4.5) และเทอม  $y'(n-i)$  โดยใช้สมการที่ (4.4) จะได้

$$y(n) = a_0 x(n) + c_1 q_1(n) + \cdots + c_N q_N(n)$$

โดย

$$c_1 = a_N - a_0 b_N$$

$$c_2 = a_{N-1} - a_0 b_{N-1}$$

$$\vdots$$

$$c_N = a_1 - a_0 b_1$$

เพราะฉะนั้นผลตอบสนองของวงจรสามารถเขียนให้อยู่ในรูปของเมทริกซ์ได้คือ

$$y(n) = [c_1 \quad c_2 \quad \cdots \quad c_N] \begin{bmatrix} q_1(n) \\ q_2(n) \\ \vdots \\ q_N(n) \end{bmatrix} + [a_0] x(n) \quad (4.7)$$

สรุปได้ว่าวงจรกรองสัญญาณเชิงเลขอันดับที่  $N$  สามารถที่จะแทนด้วยปริภูมิสแตต ดังนี้

$$q(n+1) = Aq(n) + Bx(n) \quad (4.8)$$

$$y(n) = Cq(n) + Dx(n) \quad (4.9)$$

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สมการที่ (4.8) เรียกว่า สมการสเตต (state equation) และ สมการที่ (4.9) เรียกว่า สมการเอาต์พุต (output equation) ตามลำดับ  $A, B, C$  และ  $D$  เป็นเมตริกซ์ แสดงได้ดังนี้

$$A = \begin{bmatrix} 0 & 1 & 0 & \cdots & 0 \\ 0 & 0 & 1 & \cdots & 0 \\ \vdots & \vdots & \vdots & \cdots & \vdots \\ 0 & 0 & 0 & \cdots & 1 \\ -b_N & -b_{N-1} & \cdots & \cdots & -b_1 \end{bmatrix} \quad B = \begin{bmatrix} 0 \\ 0 \\ \vdots \\ 0 \\ 1 \end{bmatrix}$$

$$C = [c_1 \ c_2 \ c_3 \ \cdots \ c_N] = [a_N - a_0 b_N \ a_{N-1} - a_0 b_{N-1} \ \cdots \ a_1 - a_0 b_1]$$

$$D = [a_0]$$

## 4.2 การวิเคราะห์ปริภูมิสเตต

สำหรับวงจรกรองสัญญาณเชิงเลขอันดับที่  $N$  สามารถที่จะอธิบายด้วยปริภูมิสเตตปริภูมิสเตตได้ดังสมการที่ (4.8) และ สมการที่ (4.9) คือ

$$q(n+1) = Aq(n) + Bx(n)$$

$$y(n) = Cq(n) + Dx(n)$$

โดย  $x(n)$  เป็นสัญญาณอินพุต,  $y(n)$  เป็นสัญญาณเอาต์พุต ซึ่งเป็นปริมาณสเกลาร์ และ  $q(n)$  เป็นสเตตเวกเตอร์ เมตริกซ์  $A, B, C$  และ  $D$  เป็นเมตริกซ์สัมประสิทธิ์ค่าคงที่จำนวนจริง ขนาด  $N \times N, N \times 1, 1 \times N, 1 \times 1$  ตามลำดับ ซึ่งฟังก์ชันถ่ายโอนที่อธิบายในเทอมของเมตริกซ์สัมประสิทธิ์เป็นดังสมการ

$$H(z) = C(zI - A)^{-1} B + D \quad (4.10)$$

ค่าไอเก้น (Eigen value) ของเมตริกซ์  $A$  คือโพลของฟังก์ชันถ่ายโอน โดยขนาดของค่าไอเก้นทั้งหมดจะต้องน้อยกว่า 1 เพื่อความมีเสถียรภาพของระบบ ส่วนผลตอบสนองอิมพัลส์ (Impulse response) จาก  $x(n)$  ถึง  $y(n)$  ที่กำหนดในเทอมของ  $A, B, C, D$  กำหนดได้โดย

$$h(n) = CA^{(n-1)} Bu(n-1) + D\delta(n) \quad (4.11)$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับกรณีฉุกเฉินเท่านั้น มิใช่ให้นำไปใช้ประโยชน์ในทางอื่น  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากนั้นสมมติเงื่อนไขเริ่มต้น (initial condition) โดยให้  $q(0)=0$  และถ้าจ่ายสัญญาณอิมพัลส์ เป็นสัญญาณอินพุต  $x(n)$  ดังนั้นจะได้สเตทเวกเตอร์ คือ

$$q(n) = A^{n-1} B u(n-1) \quad (4.12)$$

ดังนั้น สมการนี้เป็นผลตอบสนองอิมพัลส์จาก  $x(n)$  ถึง  $q(n)$  ในลักษณะที่คล้ายกัน ภายใต้เงื่อนไขที่ให้อินพุตเป็นศูนย์ ถ้า  $q(0)$  เป็นสเตทเวกเตอร์ ที่  $n=0$  คือ  $q(0)=q_0$  ดังนั้น

$$y(n) = CA^n q_0 u(n) \quad (4.13)$$


ดังนั้น ผลตอบสนองอิมพัลส์จาก  $x(n)$  ถึง  $q_i(n)$  คือ

$$f_i(n) = \begin{cases} [A^{n-1} B]_i & n > 0 \\ 0 & n \leq 0 \end{cases} \quad (4.14)$$


และผลตอบสนองอิมพัลส์จากสเตทเทอมินัลอันดับที่  $i$  ( $i^{\text{th}}$  state terminal) ถึงเอาต์พุตเทอมินัล คือ

$$g_i(n) = \begin{cases} [CA^n]_i & n \geq 0 \\ 0 & n < 0 \end{cases} \quad (4.15)$$

โดย  $f_i(n)$  และ  $g_i(n)$  จะเป็นตัวแปรสำคัญที่ใช้ในกระบวนการลดระดับสัญญาณรบกวนที่เกิดจากการปัดเศษ (Roundoff Noise) ให้มีค่าน้อยที่สุด [12-16] ซึ่งสามารถแสดงได้ดังรูปที่ 4.2



(a) ผลตอบสนองอิมพัลส์  $f_i(n)$



(b) ผลตอบสนองอิมพัลส์  $g_i(n)$

รูปที่ 4.2 แสดงผลตอบสนองอิมพัลส์

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์ไว้สำหรับใช้ในงานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งยังมีให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

#### 4.2.1 การแปลงคล้าย

ในความเป็นจริงค่าของเมตริกซ์  $A$ ,  $B$ ,  $C$  และ  $D$  ในสมการที่ (4.8) และ สมการที่ (4.9) มีจำนวนมากซึ่งให้ฟังก์ชันถ่ายโอนเหมือนกับสมการที่ (4.10) โดยผ่านการแปลงคล้าย (Similarity Transformation) ของเมตริกซ์ ซึ่งใช้เมตริกซ์  $T$  ซึ่งเป็นเมตริกซ์ไม่เป็นเอกฐาน (Nonsingular matrix) ขนาด  $N \times N$  ในการแปลงดังนี้

$$A' = T^{-1}AT, B' = T^{-1}B, C' = CT, D' = D \quad (4.16)$$

ระบบในสมการที่ (4.16) นี้ จะมีฟังก์ชันถ่ายโอนเป็น

$$H(z)' = C'(zI - A')^{-1}B' + D' \quad (4.17)$$

แทนค่าสมการที่ (4.16) ลงในสมการที่ (4.17) จะได้

$$\begin{aligned} H(z)' &= CT(zI - T^{-1}AT)^{-1}T^{-1}B + D \\ &= CTT^{-1}(zI - A)^{-1}TT^{-1}B + D \\ \therefore H(z)' &= C(zI - A)^{-1}B + D = H(z) \end{aligned} \quad (4.18)$$

ถ้าวงจรกรองสัญญาณเชิงเลขเป็นระบบเชิงเส้นจะมีระบบจำนวนมากเป็นอนันต์ (infinity) ที่อธิบายได้โดยสมการที่ (4.17) สำหรับเมตริกซ์  $T$  ที่แตกต่างกันก็จะมีพฤติกรรมที่เหมือนกัน แต่อย่างไรก็ตามเนื่องจากวงจรกรองสัญญาณเชิงเลขในทางปฏิบัติเมื่อนำไปสร้างใช้งานจริงจะไม่ใช่ระบบเชิงเส้น ทั้งนี้เนื่องจากผลของความยาวคำจำกัด (Finite wordlength effect) ดังนั้นสำหรับเมตริกซ์  $T$  ที่ต่างกันเมื่อผ่านการแปลงคล้ายแล้ว ระบบจะมีคุณสมบัติที่ต่างกัน การเปลี่ยนไปของคุณสมบัติของระบบถูกกำหนดโดยสภาวะภายใน ซึ่งก็คือ สเตทเวกเตอร์ ดังนั้นเมื่อผ่านการแปลงคล้ายแล้วสเตทเวกเตอร์ก็จะเปลี่ยนไปเป็น  $q(n)' = T^{-1}q(n)$  ดังนั้นจะเห็นได้ว่าการออกแบบวงจรกรองสัญญาณเชิงเลข โดยการแทนด้วยปริภูมิสเตทนั้นจะมีข้อดีที่เหนือกว่าการใช้ฟังก์ชันถ่ายโอนโดยตรง เนื่องจากฟังก์ชันถ่ายโอนถูกกำหนดจากความสัมพันธ์ของอินพุตและเอาต์พุตเท่านั้น แต่ไม่ทราบถึงสภาวะภายในระบบ ส่วนปริภูมิสเตทนั้นเราสามารถที่จะทราบสภาวะภายในระบบ และสามารถควบคุมสภาวะภายในนั้นได้โดยการแปลงคล้าย ซึ่งเมตริกซ์  $T$  ที่ใช้เพื่อลดผลของความไม่เป็นเชิงเส้นที่เกิดจากผลของความยาวคำจำกัดมีวิธีในการหาหลายวิธี ไปจับ ขึ้นอยู่กับความเหมาะสมของการนำไปใช้งาน

#### 4.2.2 ความซับซ้อนของโครงสร้างปริภูมิสเตท

ในการออกแบบวงจรกรองสัญญาณเชิงเลขแบบปริภูมิสเตทนั้น โดยทั่วไปมีข้อดีคือ สามารถลดระดับของสัญญาณรบกวนที่เกิดจากการปัดเศษของสัญญาณ (Roundoff noise) อันเป็นผลกระทบของปรากฏการณ์ไม่เป็นเชิงเส้นเนื่องจากการใช้ความยาวคำจำกัดให้มีค่าน้อยที่สุดได้ แต่โครงสร้างลักษณะนี้จะต้องใช้จำนวนตัวคูณสัญญาณมากที่สุด คือ  $(N+1)^2$  ตัว ในขณะที่การออกแบบโดยใช้โครงสร้างแบบโดยตรง 1 ที่ได้จากสมการผลต่างสืบเนื่องโดยตรงนั้นจะใช้ตัวคูณเพียง  $2N+1$  ตัว ส่วนโครงสร้างปริภูมิสเตทที่น่าเสนอซึ่งได้จากการแทนสมการผลต่างสืบเนื่องให้อยู่ในรูปปริภูมิสเตทโดยตรงนั้นจะใช้ตัวคูณจำนวน  $2(N+1)$  ตัว ซึ่งเป็นรูปแบบของโครงสร้างปริภูมิสเตทที่มีการคำนวณน้อยที่สุด [7] เพื่อที่จะให้เห็นถึงความแตกต่างของโครงสร้างแบบปริภูมิสเตทโดยทั่วไปที่ใช้จำนวนตัวคูณมากที่สุดกับโครงสร้างแบบปริภูมิสเตทที่น่าเสนอซึ่งใช้ตัวคูณน้อยที่สุด โดยทำการพิจารณาจากสมการที่ (4.8) และสมการที่ (4.9) ซึ่งสามารถแสดงสมการของวงจรกรองสัญญาณเชิงเลขอันดับที่ 2 ที่แทนในรูปของปริภูมิสเตทโดยทั่วไปได้ดังนี้

$$\begin{bmatrix} q_1(n+1) \\ q_2(n+1) \end{bmatrix} = \begin{bmatrix} A_{11} & A_{12} \\ A_{21} & A_{22} \end{bmatrix} \begin{bmatrix} q_1(n) \\ q_2(n) \end{bmatrix} + \begin{bmatrix} B_1 \\ B_2 \end{bmatrix} x(n) \quad (4.19)$$

$$y(n) = \begin{bmatrix} C_1 & C_2 \end{bmatrix} \begin{bmatrix} q_1(n) \\ q_2(n) \end{bmatrix} + D x(n) \quad (4.20)$$

จากฟังก์ชันถ่ายโอนของวงจรกรองสัญญาณเชิงเลขอันดับที่ 2 ซึ่งแสดงได้ดังนี้

$$H(z) = \frac{a_0 + a_1 z^{-1} + a_2 z^{-2}}{1 + b_1 z^{-1} + b_2 z^{-2}} \quad (4.21)$$


สามารถแสดงเป็นรูปแบบโดยตรงของวงจรกรองสัญญาณเชิงเลขแบบปริภูมิสเตท ที่ได้จากการแปลงฟังก์ชันถ่ายโอนโดยตรง ซึ่งแสดงได้ดังนี้

$$\begin{bmatrix} q_1(n+1) \\ q_2(n+1) \end{bmatrix} = \begin{bmatrix} 0 & 1 \\ A_{21} & A_{22} \end{bmatrix} \begin{bmatrix} q_1(n) \\ q_2(n) \end{bmatrix} + \begin{bmatrix} 0 \\ B_2 \end{bmatrix} x(n) \quad (4.22)$$


$$y(n) = \begin{bmatrix} C_1 & C_2 \end{bmatrix} \begin{bmatrix} q_1(n) \\ q_2(n) \end{bmatrix} + D x(n) \quad (4.23)$$

โดย  $A_{21} = -b_2$ ,  $A_{22} = -b_1$ ,  $B_2 = 1$ ,  $C_1 = a_2 - a_0 b_2$ ,  $C_2 = a_1 - a_0 b_1$ ,  $D = a_0$   
 เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับกรใช้เฉพาะเพื่อวัตถุประสงค์เท่านั้น มิอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

โดยสามารถแสดงเป็นกราฟการไหลของสัญญาณ (signal flow graph) ของทั้งสองรูปแบบได้ ดังนี้



(a) รูปแบบโดยทั่วไป



(b) รูปแบบที่นำเสนอ

รูปที่ 4.3 แสดงกราฟการไหลของสัญญาณของวงจรกรองสัญญาณเชิงเลขแบบปริภูมิสเตทอันดับที่ 2

การเลือกใช้โครงสร้างแบบใดนั้นขึ้นอยู่กับพิจารณาสำหรับการนำไปใช้งาน โดยรูปแบบที่นำเสนอเป็นรูปแบบที่ใช้ตัวคูณสัญญาณน้อยที่สุดคือ 6 ตัว แต่ในแง่ของการลดระดับสัญญาณรบกวนที่เกิดจากการปัดเศษจะดีกว่ารูปแบบสัญญาณรบกวนต่ำ (Low roundoff noise) [14] ที่ใช้โครงสร้างแบบโดยทั่วไปซึ่งใช้ตัวคูณมากที่สุดคือ 9 ตัว แต่ถ้ามีการกำหนดคุณลักษณะ (Specification) ของวงจรให้ดี ระดับของสัญญาณรบกวนที่เกิดจากการปัดเศษของโครงสร้างที่นำเสนออีกจะให้ค่าต่ำใกล้เคียงกับแบบสัญญาณรบกวนต่ำ [13]


### 4.3 สัญญาณรบกวนจากการปัดเศษและย่านพลวัตในวงจรกรองสัญญาณเชิงเลข

ในการสร้างวงจรกรองสัญญาณเชิงเลขที่ใช้รูปแบบจำนวนโดยตรง พฤติกรรมของสัญญาณอินพุตและเอาต์พุตจะมีลักษณะที่ไม่เป็นอุดมคติเนื่องจากการจัดระดับ (Quantization) ของสัญญาณและค่าสัมประสิทธิ์โดยใช้ความยาวคำจำกัด รวมทั้งผลของการปัดเศษผลลัพธ์ที่ได้จากการคำนวณด้วย ซึ่งถือว่าเป็นแหล่งกำเนิดของสัญญาณรบกวนที่เกิดขึ้น นอกจากนี้ยังอาจมีพฤติกรรมที่ไม่พึงปรารถนา คือ การแกว่งของวงจรถูกจำกัด (Limit Cycle Oscillations) ซึ่งจะทำให้เกิดส่วนประกอบของสัญญาณที่เป็นคาบขึ้นที่เอาต์พุตถึงแม้ว่าจะไม่มีสัญญาณอินพุตก็ตาม โดยอาจมีสาเหตุเกิดมาจากการปัดภายใน (internal rounding) หรือเกิดการล้น (Overflow) ดังนั้นจึงต้องมีการทำการสเกลลิงเพื่อบังคับให้ย่านพลวัตของตัวแปร (Dynamic range) อยู่ภายในขนาดของความยาวคำ


โดยการอธิบายระบบด้วยตัวแปรสเตทที่มีความเหมาะสมทางคณิตศาสตร์และเป็นประโยชน์อย่างมากในการคำนวณปริมาณที่ขึ้นอยู่กับโครงสร้างภายในของวงจรกรองสัญญาณเชิงเลข เช่น ค่ากำลังที่แต่ละโหนดภายใน และค่าสัญญาณรบกวนที่เกิดจากการปัดเศษที่จะเกิดขึ้นที่เอาต์พุต ซึ่งสามารถคำนวณได้โดยง่ายถ้าวงจรกรองสัญญาณเชิงเลขอธิบายด้วยรูปแบบของตัวแปรสเตท

### 4.3.1 การสเกลลิงและสัญญาณรบกวนจากการปิดเศษ

การสเกลลิงเป็นกระบวนการปรับปรุงค่าพารามิเตอร์ที่เป็นอัตราขยายภายในเพื่อที่จะทำให้สัญญาณภายในอยู่ในช่วงที่เหมาะสมกับฮาร์ดแวร์ โดยที่ไม่ทำให้ฟังก์ชันถ่ายโอนจากอินพุตถึงเอาต์พุตเกิดการเปลี่ยนแปลง



(a) วงจรที่ไม่ได้ทำการสเกลโหนด  $q$



(b) วงจรที่ทำการสเกลโหนด  $q'$

รูปที่ 4.4 แสดงกราฟการไหลของวงจรกรองสัญญาณเชิงเลข

จากรูปที่ 4.4 (a) ซึ่งเป็นวงจรที่ไม่ได้ทำการสเกลโหนด  $q$  มีฟังก์ชันถ่ายโอนดังนี้

$$H(z) = D(z) + F(z)G(z) \quad (4.24)$$

ถ้าทำการสเกลโหนด  $q$  จะทำการหาร  $F(z)$  ด้วยค่าคงที่บางค่า ( $\beta$ ) และคูณ  $G(z)$  กลับด้วยค่าคงที่นั้น ดังในรูปที่ 4.4 (b) ซึ่งจะเห็นได้ว่าฟังก์ชันถ่ายโอนจะไม่เปลี่ยนแปลง แต่ระดับสัญญาณที่โหนด  $q$  เท่านั้นที่เปลี่ยนแปลง ค่าคงที่ที่ใช้ในการสเกลลิงซึ่งเรียกว่า “สเกลลิงพารามิเตอร์” ( $\beta$ ) สามารถที่จะเลือกตามกฎการสเกลลิง (Scaling rule) ดังนี้

$$L_1 \text{ norm} : \beta = \sum_{n=0}^{\infty} |f(n)| \quad (4.25)$$

$$L_2 \text{ norm} : \beta = \sqrt{\sum_{n=0}^{\infty} |f^2(n)|} \quad (4.26)$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษานี้เท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้ โดย  $f(n)$  เป็นผลตอบสนองอิมพัลส์จากอินพุตถึงโหนด  $q$

ถ้าสัญญาณอินพุตถูกกำหนดขอบเขต (Bounded) โดย  $|x(n)| \leq 1$  ดังนั้น

$$|q(n)| = \left| \sum_{n=0}^{\infty} f(n) x(k-n) \right| \leq \sum_{n=0}^{\infty} |f(n)| \tag{4.27}$$


สมการที่ (4.27) แทนขอบเขตที่ถูกต้องบนช่วงของตัวแปร  $q$  และสามารถที่จะหลีกเลี่ยงการเกิดการสั่นได้อย่างสมบูรณ์โดยใช้การสเกลลิงด้วย  $L_1$  norm ดังสมการที่ (4.25)

สัญญาณอินพุตโดยทั่วไปจะถูกสมมุติเป็นสัญญาณรบกวนขาว (White noise) สำหรับอินพุตที่เป็นสัญญาณรบกวนขาวความแปรปรวนเป็นหนึ่ง (Unit variance white noise) ค่าความแปรปรวนที่โหนด  $q$  กำหนดโดย

$$E[q^2(n)] = \sum_{n=0}^{\infty} f^2(n) \tag{4.28}$$


การสเกลลิงด้วย  $L_2$  norm จะถูกนำมาใช้งานโดยทั่วไป เพราะสัญญาณอินพุตส่วนใหญ่สามารถที่จะสมมุติเป็นสัญญาณรบกวนขาว

ส่วนในการคูณกันของเลขจำนวนโดยตรงขนาด  $L$  บิต 2 จำนวน ผลลัพธ์ที่ได้จะมีขนาด  $2L$  บิต โดยที่ผลคูณนี้จะต้องถูกจัดให้มีขนาดเป็น  $L$  บิต โดยวิธีการปัดหรือตัด ซึ่งผลที่เกิดจากการปัดหรือตัดนี้ก่อให้เกิดสัญญาณรบกวนที่เรียกว่า “สัญญาณรบกวนที่เกิดจากการปัดเศษของสัญญาณ” ขึ้น โดยพิจารณาจากวงจรกรองสัญญาณป้อนกลับเชิงเลขอันดับที่ 1 ดังแสดงในรูปที่ 4.5 สมมุติว่าความยาวคำของสัญญาณอินพุตมีขนาด 8 บิต และความยาวคำของค่าสัมประสิทธิ์ที่จะนำไปคูณก็มีขนาด 8 บิต ในการที่จะทำให้อาท์พุทมีค่าความละเอียดเต็มช่วงจำเป็นต้องมีการเพิ่มความยาวคำของเอาท์พุทเข้าไปอีก 8 บิต ต่อรอบการคำนวณ ซึ่งเป็นไปไม่ได้ในทางปฏิบัติ ดังนั้นผลลัพธ์ที่ได้จะต้องทำการปัดหรือตัดให้แทนได้ด้วยขนาด 8 บิต ซึ่งนำไปสู่สัญญาณรบกวนที่เกิดจากการปัดเศษ  $e(n)$  ดังแสดงในรูปที่ 4.6



รูปที่ 4.5 แสดงวงจรกรองสัญญาณป้อนกลับเชิงเลขอันดับที่ 1

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.6 แสดงแบบจำลองของสัญญาณรบกวนที่เกิดจากการปัดเศษ


แบบจำลองคณิตศาสตร์ของสัญญาณรบกวนที่เกิดจากการปัดเศษโดยทั่วไปจะจำลองเป็นระบบที่มีความละเอียดเป็นอนันต์ร่วมกับสัญญาณความผิดพลาดจากภายนอกดังในรูปที่ 4.6 โดยการปัดเป็นการดำเนินการที่ไม่เป็นเชิงเส้น แต่ผลของมันที่เอาที่ทุกสามารถที่จะทำการวิเคราะห์โดยใช้ทฤษฎีระบบเชิงเส้นด้วยข้อสมมุติฐานของ  $e(n)$  ดังนี้

1.  $e(n)$  เป็นสัญญาณรบกวนขาวที่มีการกระจายแบบเอกรูป (uniformly distributed white noise)
2.  $e(n)$  เป็นสัญญาณรบกวนแบบ wide-sense stationary random process (ค่าเฉลี่ยและค่าโคแวนเรียนซ์ของ  $e(n)$  เป็นอิสระจากดัชนีเวลา  $(n)$ )
3.  $e(n)$  เป็นสัญญาณรบกวนที่ไม่สหสัมพันธ์ (uncorrelated) กับสัญญาณอื่นๆทั้งหมด เช่น สัญญาณอินพุต และสัญญาณรบกวนอื่นๆ

ถ้าให้ความยาวค่าของเอาท์พุทเป็น  $L$  บิต ดังนั้นค่าความผิดพลาดที่เกิดจากการปัดเศษ  $e(n)$  สามารถกำหนดได้โดย

$$-\frac{2^{-(L-1)}}{2} \leq e(n) \leq \frac{2^{-(L-1)}}{2} \quad (4.29)$$

ค่าความผิดพลาดนี้ถูกสมมุติเป็นการกระจายแบบเอกรูปเหนือช่วงในสมการที่ (4.29) ซึ่งสอดคล้องกับการกระจายของความน่าจะเป็น (Probability distribution) ดังแสดงในรูปที่ 4.7 โดย  $\Delta$  คือความยาวของช่วง และ  $\Delta = 2^{-(L-1)}$



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับกรใช้ในงานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้คัดลอกเนื้อหา และต้องอ้างอิงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รูปที่ 4.7 แสดงการกระจายความน่าจะเป็นของความผิดพลาด

ค่าเฉลี่ย (mean)  $E[e(n)]$  และค่าความแปรปรวน (variance)  $E[e^2(n)]$  ของฟังก์ชันความผิดพลาดนี้ คือ

$$E[e(n)] = \int_{-\frac{\Delta}{2}}^{\frac{\Delta}{2}} x P_e(x) dx = \frac{1}{\Delta} \left. \frac{x^2}{2} \right|_{-\frac{\Delta}{2}}^{\frac{\Delta}{2}} = 0 \quad (4.30)$$

$$E[e^2(n)] = \int_{-\frac{\Delta}{2}}^{\frac{\Delta}{2}} x^2 P_e(x) dx = \frac{1}{\Delta} \left. \frac{x^3}{3} \right|_{-\frac{\Delta}{2}}^{\frac{\Delta}{2}} = \frac{\Delta^2}{12} = \frac{2^{-2L}}{3} \quad (4.31)$$


สมการที่ (4.31) สามารถเขียนใหม่ได้เป็นสมการที่ (4.32) โดย  $\sigma_e^2$  เป็นค่าความแปรปรวนของความผิดพลาดที่เกิดจากการปัดในระบบที่มีความละเอียดของความยาวคำจำกัดเท่ากับ  $L$  บิต

$$\sigma_e^2 = \frac{2^{-2L}}{3} \quad (4.32)$$

จะสังเกตได้ว่าค่าความแปรปรวนเป็นสัดส่วนกับ  $2^{-2L}$  ดังนั้นการเพิ่มความยาวคำเข้าไป 1 บิต จะทำให้ค่าความผิดพลาดลดลงเป็นสัดส่วน 4 เท่า และในการวิเคราะห์ที่เกี่ยวกับสัญญาณรบกวนส่วนมากจะใช้ตัวแอกทิวเมเตอร์ที่มีความยาวเป็นสองเท่า โดยการปัดจะเกิดขึ้นหลังจากผลคูณขนาด  $2L$  บิต 2 จำนวน บวกเข้าด้วยกันก่อน ซึ่งตัวคูณนี้เองที่ถือว่าเป็นแหล่งกำเนิดของสัญญาณรบกวนที่เกิดจากการปัดเศษ

#### 4.3.2 การอธิบายตัวแปรสเททของวงจรรองสัญญาณเชิงเลข

พิจารณาแบบจำลองของวงจรรองสัญญาณเชิงเลขที่แทนด้วยปริภูมิสเทตดังในรูปที่ 4.8 ซึ่งอธิบายได้ด้วยสมการที่ (4.8) และสมการที่ (4.9)



รูปที่ 4.8 แสดงแบบจำลองของวงจรรองสัญญาณเชิงเลขที่แทนด้วยปริภูมิสเทต

จากรูปแสดงแบบจำลองของวงจรรองสัญญาณเชิงเลขที่แทนด้วยปริภูมิสเทต โดยประกอบไปด้วยตัวปัด (Quantizer) ซึ่งเปรียบเสมือนเป็นแหล่งกำเนิดสัญญาณรบกวน  $e(n)$  และให้  $f_i(n)$  เป็นผลตอบสนองอิมพัลส์จากอินพุต  $x(n)$  ถึงสเทต  $q_i(n)$  และให้  $g_i(n)$  เป็นผลตอบสนองอิมพัลส์จากสเทต  $q_i(n)$  ถึงเอาต์พุต  $y(n)$  ในการพิจารณามีความจำเป็นที่จะต้องทำการสเกลสัญญาณ

อินพุทที่จะเข้าสู่ตัวคูณเพื่อเป็นการหลีกเลี่ยงการล้นภายใน โดยสัญญาณ  $q(n)$  เป็นอินพุทที่เข้าสู่ตัวคูณดังในรูปที่ 4.8 ดังนั้นจึงต้องทำการคำนวณค่า  $f(n)$  สำหรับทำการสเกล ในทางกลับกัน เพื่อที่จะหาค่าความแปรปรวนของสัญญาณรบกวนที่เอาต์พุทก็ต้องทำการหาผลตอบสนองอิมพัลส์จากตำแหน่งของแหล่งกำเนิดสัญญาณรบกวน  $e(n)$  ถึง  $y(n)$  ดังนั้น  $g(n)$  จะแทนผลตอบสนองอิมพัลส์ของฟังก์ชันถ่ายโอนของสัญญาณรบกวน (Noise transfer function) จากรูปที่ 4.8 สามารถแสดงสมการได้ดังนี้

$$\frac{Q(z)}{X(z)} = \frac{Bz^{-1}}{I - z^{-1} \cdot A} \tag{4.33}$$

ดังนั้นสามารถเขียนการแปลงแซดของ  $f(n)$  คือ  $F(z)$  ได้ดังนี้

$$F(z) = \frac{Q(z)}{X(z)} = (I + Az^{-1} + A^2 z^{-2} + \dots) B z^{-1} \tag{4.34}$$

เพราะฉะนั้น

$$f(n) = A^{n-1} B \quad ; \quad n \geq 1 \tag{4.35}$$

ซึ่งสามารถคำนวณค่า  $f(n)$  โดยแทนค่า  $x(n)$  ด้วย  $\delta(n)$  และใช้การเวียนกลับของสมการที่ (4.36) โดยกำหนดเงื่อนไขเริ่มต้น  $f(0) = 0$


$$f(n+1) = A f(n) + B \delta(n) \tag{4.36}$$

ส่วนผลตอบสนองอิมพัลส์  $g(n)$  จากสเตจ  $q(n)$  ถึงเอาต์พุท  $y(n)$  สามารถทำการคำนวณได้ในลักษณะที่คล้ายกัน โดยให้  $x(n) = 0$  ซึ่งสอดคล้องกับกราฟการไหลของสัญญาณดังแสดงในรูปที่ 4.9 โดยแทนด้วยฟังก์ชันถ่ายโอน  $G(z)$  ดังนี้

$$G(z) = \frac{C}{I - Az^{-1}} \tag{4.37}$$

เพราะฉะนั้น

$$g(n) = C A^n \quad ; \quad n \geq 0 \tag{4.38}$$



รูปที่ 4.9 แสดงกราฟการไหลของสัญญาณ  $g(n)$

สเตท โควเวเรียนซ์เมตริกซ์ (State covariance matrix)  $K$  มีนิยาม ดังนี้

$$K = E \{ q(n) q^T(n) \} \quad (4.39)$$

โดย  $q$  เป็นเวกเตอร์ขนาด  $N \times 1$  และ  $K$  เป็นเมตริกซ์ขนาด  $N \times N$

เมตริกซ์  $K$  เป็นการวัดค่ากำลังความผิดพลาด (error power) ที่สเตทต่างๆ (ส่วนประกอบในแนวทแยง (diagonal element)  $K_{ii}$  เป็นค่าพลังงานของสัญญาณความผิดพลาดที่สเตท  $q_i$  ที่เกิดจากอินพุตที่เป็นสัญญาณรบกวนขาว) สเตทเวกเตอร์  $q(n)$  สามารถคำนวณได้โดยการคอนโวลูชันระหว่าง  $x(n)$  และ  $f(n)$  โดยใช้สมการที่ (4.35) สำหรับค่า  $f(n)$  ซึ่งจะได้

$$q(n) = [q_1(n), q_2(n), \dots, q_N(n)]^T \quad (4.40)$$

$$= f(n) * x(n) = \sum_{l=0}^{\infty} A^l B x(n-l-1) \quad (4.41)$$

ดังนั้น

$$\begin{aligned} K &= E \left\{ \sum_{l=0}^{\infty} (A^l B) x(n-l-1) \sum_{m=0}^{\infty} x(n-m-1) (A^m B)^T \right\} \\ &= E \left\{ \sum_{l=0}^{\infty} \sum_{m=0}^{\infty} A^l B x(n-l-1) x(n-m-1) (A^m B)^T \right\} \\ &= \sum_{l=0}^{\infty} \sum_{m=0}^{\infty} A^l B E [x(n-l-1) x(n-m-1)] (A^m B)^T \end{aligned} \quad (4.42)$$

สมมุติ  $x(n)$  เป็นสัญญาณรบกวนขาวความแปรปรวนเป็นหนึ่งค่าเฉลี่ยเป็นศูนย์ (zero-mean unit-variance white noise) ดังนั้นจะได้

$$E [x^2(n)] = 1 \quad (4.43)$$

$$E [x(n) x(n-k)] = 0 \quad (4.44)$$

แทนค่าสมการที่ (4.43) และ สมการที่ (4.44) ลงในสมการที่ (4.42) จะได้

$$\begin{aligned} K &= \sum_{l=0}^{\infty} \sum_{m=0}^{\infty} A^l B \delta_{lm} (A^m B)^T = \sum_{l=0}^{\infty} f(l) f^T(l) = \sum_{l=0}^{\infty} A^l B (A^l B)^T \\ &= BB^T + \sum_{l=1}^{\infty} A^l B (A^l B)^T = BB^T + \sum_{k=0}^{\infty} A^{k+1} B (A^{k+1} B)^T \\ &= BB^T + \sum_{k=0}^{\infty} A [A^k B (A^k B)^T] A^T = BB^T + A \left[ \sum_{k=0}^{\infty} A^k B (A^k B)^T \right] A^T \end{aligned} \quad (4.45)$$

ไม่มีการลู่เข้าทั้งส่วน อีกข้างที่นำมาให้ดูเองเนื้อหา และต้องอ้างอิงถึงเงื่อนไขของสมการทุกครั้งที่มีการนำไปใช้ สุดท้ายจะได้ผลเฉลยเป็นสมการเลียปูนอฟ (Lyapunov equation) ดังนี้

$$K = BB^T + AK A^T \quad (4.46)$$

ถ้าบางสเทต  $q_i$  มีค่า  $E[q_i^2]$  มากกว่าของสเทตอื่นๆ ดังนั้น สเทต  $q_i$  จะต้องการจำนวนบิตของความยาวค่าเพิ่มขึ้นซึ่งจะนำไปสู่การใช้ฮาร์ดแวร์ในลักษณะพิเศษและไม่เป็นที่นิยมในการออกแบบ แต่ถ้าใช้การสเกลลิ่งจะทำให้ทุกโหนดมีกำลังงานเท่ากันแน่นอนและทุกโหนดสามารถที่จะใช้ความยาวค่าเดียวกันได้

โครงสร้างของวงจรกรองแบบตั้งฉาก (Orthogonal filter structure) มีนิยามคือ ตัวแปรภายในทั้งหมดจะไม่สหสัมพันธ์กันเลย และมีค่าความแปรปรวนเป็นหนึ่ง โดยที่สมมุติให้อินพุตเป็นสัญญาณรบกวนขาว ซึ่งจะทำให้ได้เงื่อนไขการตั้งฉากกันดังนี้

$$K = I = AA^T + BB^T \quad (4.47)$$

ข้อดีของโครงสร้างวงจรกรองแบบตั้งฉากคือ

- จะเข้าเงื่อนไขของกฎการสเกลลิ่งโดยอัตโนมัติ
- อัตราขยายของสัญญาณรบกวนที่เกิดจากการปัดเศษมีค่าต่ำและไม่เปลี่ยนแปลงภายใต้การแปลงความถี่ (Frequency transformations)
- การแกว่งเนื่องจากการล้น (Overflow oscillations) จะไม่เกิดขึ้น

ในลักษณะที่คล้ายกัน นิยามของเอาต์พุตโคเวเรียนซ์เมตริกซ์ (Output covariance matrix)  $W$  สามารถแสดงได้ดังนี้

$$W = \sum_{n=0}^{\infty} g^T(n) g(n) = \sum_{n=0}^{\infty} (CA^n)^T CA^n \quad (4.48)$$

สุดท้ายจะได้ผลเฉลยเป็นสมการเลียปูโนฟ ดังนี้

$$W = A^T W A + C^T C \quad (4.49)$$

### 4.3.3 การคำนวณการสเกลลิ่งและสัญญาณรบกวนจากการปัดเศษ

ที่ขนาดความยาวค่าเดียวกันสามารถที่จะใช้กับตัวแปรทั้งหมดของระบบได้ ถ้าสเทตทั้งหมดมีกำลังเท่ากัน ซึ่งจะได้มาจากการสเกลลิ่งสเทตเวกเตอร์ด้วยการคูณกับค่าอินเวอร์สของสเกลลิ่งเมตริกซ์  $T$  และถ้าแทนสเทตที่ทำการสเกลแล้วด้วย  $q_s$  ดังนั้นสามารถแสดงได้ดังนี้

$$q_s(n) = T^{-1} q(n) \quad \Rightarrow \quad q(n) = T q_s(n) \quad (4.50)$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

แทนค่า  $q$  จากสมการที่ (4.50) ลงในสมการที่ (4.8) เพื่อหาผลเฉลยคือ  $q_s$  ได้ดังนี้

$$T q_s(n+1) = A T q_s(n) + B x(n) \quad (4.51)$$

$$q_s(n+1) = T^{-1} A T q_s(n) + T^{-1} B x(n) \quad (4.52)$$

$$q_s(n+1) = A_s q_s(n) + B_s x(n) \quad (4.53)$$

โดย  $A_s = T^{-1} A T$ ,  $B_s = T^{-1} B$

ในลักษณะที่คล้ายกัน จากสมการเอาท์พุทคือสมการที่ (4.9) สามารถแสดงได้ดังนี้

$$\begin{aligned} y(n) &= C T q_s(n) + D x(n) \\ &= C_s q_s(n) + D_s x(n) \end{aligned} \quad (4.54)$$

โดย  $C_s = C T$ ,  $D_s = D$

ส่วนเมตริกซ์  $K$  ที่ทำการสเกลแล้วกำหนดโดย

$$\begin{aligned} K_s &= E [q_s q_s^T] = E [T^{-1} q q^T (T^{-1})^T] = T^{-1} E [q q^T] (T^{-1})^T \\ K_s &= T^{-1} K (T^{-1})^T \end{aligned} \quad (4.55)$$

เนื่องจากสิ่งที่ต้องการคือสเปกตรัมทุกสเปกตรัมมีค่าเท่ากัน ดังนั้นเมตริกซ์ที่ใช้ในการแปลง  $T$  จะต้องทำให้เมตริกซ์  $K_s$  ของระบบที่ทำการสเกลแล้วมีส่วนประกอบในแนวทแยงเป็น 1 นอกจากนี้สมมุติให้  $T$  เป็นเมตริกซ์ในแนวทแยง คือ

$$T = \text{diag} [t_{11}, t_{22}, \dots, t_{NN}] \quad (4.56)$$

$$T^{-1} = \text{diag} \left[ \frac{1}{t_{11}}, \frac{1}{t_{22}}, \dots, \frac{1}{t_{NN}} \right] = (T^{-1})^T \quad (4.57)$$

จากสมการที่ (4.55) ถึง สมการที่ (4.57) โดยให้  $(K_s)_{ii} = 1$  จะได้


$$(K_s)_{ii} = \frac{K_{ii}}{t_{ii}^2} = 1 \quad (4.58)$$

$$t_{ii} = \sqrt{K_{ii}} \quad (4.59)$$

สรุปได้ว่าโดยการเลือกค่าในแนวทแยงของเมตริกซ์  $T$  ให้มีค่าเท่ากับรากที่สองของค่าในแนวทแยงของเมตริกซ์  $K$  จะทำให้ค่าสเปกตรัมทั้งหมดในระบบจะมีค่าเท่ากัน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

**ตัวอย่าง** พิจารณาวงจรกรองสัญญาณอันดับที่ 2 ซึ่งยังไม่ได้ทำการสเกลดังรูปที่ 4.10 โดยมีค่าเมตริกซ์ของตัวแปรสแตตดังนี้



รูปที่ 4.10 แสดงกราฟการไหลของสัญญาณของวงจรกรองอันดับที่ 2 ซึ่งยังไม่ได้ทำการสเกล

$$A = \begin{bmatrix} 0 & 1 \\ \frac{1}{16} & 0 \end{bmatrix}, \quad B = \begin{bmatrix} 0 \\ 1 \end{bmatrix}, \quad C = \begin{bmatrix} \frac{1}{16} & -\frac{1}{2} \end{bmatrix}, \quad D = 0$$

สแตตโคเวเรียนซ์เมตริกซ์  $K$  สามารถคำนวณได้โดยใช้สมการที่ (4.46) คือ

$$\begin{aligned} \begin{bmatrix} K_{11} & K_{12} \\ K_{21} & K_{22} \end{bmatrix} &= \begin{bmatrix} 0 & 1 \\ \frac{1}{16} & 0 \end{bmatrix} \begin{bmatrix} K_{11} & K_{12} \\ K_{21} & K_{22} \end{bmatrix} \begin{bmatrix} 0 & \frac{1}{16} \\ 1 & 0 \end{bmatrix} + \begin{bmatrix} 0 & 0 \\ 0 & 1 \end{bmatrix} \\ &= \begin{bmatrix} K_{22} & \frac{1}{16} K_{21} \\ \frac{1}{16} K_{12} & \frac{1}{256} K_{11} + 1 \end{bmatrix} \end{aligned}$$

ดังนั้น จะได้  $K_{11} = K_{22} = \frac{256}{255}$ ,  $K_{12} = K_{21} = 0$

สำหรับการสเกลด้วย  $L_2$  norm จะได้เมตริกซ์ที่ใช้ในการแปลง คือ


$$T = \begin{bmatrix} \frac{16}{\sqrt{255}} & 0 \\ 0 & \frac{16}{\sqrt{255}} \end{bmatrix}$$

ดังนั้น วงจรกรองที่ผ่านการสเกลจะอธิบายด้วยเมตริกซ์ดังต่อไปนี้ และแสดงดังในรูปที่ 4.11

$$A_s = T^{-1} A T = \begin{bmatrix} 0 & 1 \\ \frac{1}{16} & 0 \end{bmatrix}, \quad B_s = T^{-1} B = \begin{bmatrix} 0 \\ \frac{1}{\sqrt{255}} \end{bmatrix}$$

$$C_s = C T = \begin{bmatrix} \frac{1}{\sqrt{255}} & \frac{-8}{\sqrt{255}} \end{bmatrix}, \quad D_s = 0$$

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์ไว้สำหรับนักเรียนที่ศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งยังมีให้คลิกแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.11 แสดงกราฟการไหลของสัญญาณของวงจรกรองอันดับที่ 2 ซึ่งผ่านการสเกล

สังเกตว่า สหคตโคเวเรียนซ์เมตริกซ์  $K_s$  ของวงจรกรองที่ทำการสเกลแล้ว คือ

$$K_s = \begin{bmatrix} \frac{\sqrt{255}}{16} & 0 \\ 0 & \frac{\sqrt{255}}{16} \end{bmatrix} \begin{bmatrix} \frac{256}{255} & 0 \\ 0 & \frac{256}{255} \end{bmatrix} \begin{bmatrix} \frac{\sqrt{255}}{16} & 0 \\ 0 & \frac{\sqrt{255}}{16} \end{bmatrix} = \begin{bmatrix} 1 & 0 \\ 0 & 1 \end{bmatrix}$$

การคำนวณสัญญาณรบกวนที่เกิดจากการบิดเบือนทำการพิจารณาโดยให้  $e_i(n)$  เป็นความผิดพลาดที่เกิดจากการบิดเบือนที่สเตต  $q_i$  ดังนั้นสัญญาณรบกวนจากการบิดเบือนที่เอาต์พุต  $y_i(n)$  ที่เกิดจากความผิดพลาดนี้สามารถเขียนเป็นการคอนโวลูชันของสัญญาณความผิดพลาด  $e_i(n)$  กับผลตอบสนองอิมพัลส์จากสเตตถึงเอาต์พุต  $g_i(n)$  ดังนี้

$$y_i(n) = e_i(n) * g_i(n) = \sum_{l=0}^{\infty} e_i(l) g_i(n-l) \quad (4.60)$$

พิจารณาค่าเฉลี่ยและความแปรปรวนของ  $y_i(n)$  เนื่องจาก  $e_i(n)$  เป็นสัญญาณรบกวนขาวที่มีค่าเฉลี่ยเป็นศูนย์ ดังนั้นจะได้

$$E[y_i(n)] = 0 \quad (4.61)$$

$$\begin{aligned} E[y_i^2(n)] &= E \left[ \sum_l e_i(l) g_i(n-l) \sum_m e_i(m) g_i(n-m) \right] \\ &= \sum_l \sum_m g_i(n-l) E[e_i(l) e_i(m)] g_i(n-m) \end{aligned}$$

และกำหนดให้

$$\begin{aligned} \sigma_e^2 &= E[e_i^2(n)] = \text{variance}[e_i(n)] \\ E[y_i^2(n)] &= \sum_l \sum_m g_i(n-l) \sigma_e^2 \delta_{lm} g_i(n-m) \\ &= \sigma_e^2 \sum_l g_i^2(n-l) = \sigma_e^2 \sum_n g_i^2(n) \end{aligned} \quad (4.62)$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากนั้นทำการขยายเมตริกซ์  $W$  จากสมการที่ (4.48) โดยจะสังเกตได้ว่าส่วนประกอบในแนวทแยงทั้งหมดจะอยู่ในรูป  $\sum_n g_i^2(n)$

$$W = \sum_n g^T(n) g(n) = \sum_n \begin{bmatrix} g_1(n) \\ \dots \\ g_N(n) \end{bmatrix} [g_1(n) \dots g_N(n)] \quad (4.63)$$

$$= \begin{bmatrix} \sum_n g_1^2(n) & \sum_n g_1(n)g_2(n) & \dots & \sum_n g_1(n)g_N(n) \\ \sum_n g_2(n)g_1(n) & \sum_n g_2^2(n) & \dots & \sum_n g_2(n)g_N(n) \\ \dots & \dots & \dots & \dots \\ \sum_n g_N(n)g_1(n) & \sum_n g_N(n)g_2(n) & \dots & \sum_n g_N^2(n) \end{bmatrix} \quad (4.64)$$

โดยการใช้สมการที่ (4.62) สามารถที่จะเขียนสมการแสดงสัญญาณรบกวนที่เกิดจากการปิดเศษรวมที่เอาที่พู่ในเทอมของค่าเทรซ (Trace) ของ เมตริกซ์  $W$  ได้คือ

$$\text{total roundoff noise} = \sigma_e^2 \sum_{i=1}^N \sum_n g_i^2(n) = \sigma_e^2 \sum_{i=1}^N W_{ii} = \sigma_e^2 \text{Trace}(W) \quad (4.65)$$

สมการที่ (4.65) สามารถที่จะใช้ในการคำนวณสัญญาณรบกวนที่เกิดจากการปิดเศษรวมสำหรับระบบที่ผ่านการสเกลแล้ว ในเทอมของค่าเทรซ ของ เมตริกซ์  $W_s$  ที่ทำการสเกลแล้ว ได้คือ

$$\text{total roundoff noise (scaled system)} = \sigma_e^2 \text{Trace}(W_s) \quad (4.66)$$

แทนค่าพารามิเตอร์ต่างๆที่ผ่านการสเกลแล้วลงในสมการที่ (4.49) จะได้

$$W_s = T^T W T \quad (4.67)$$

ดังนั้นสามารถแสดงในเทอมของค่าในแนวทแยงของเมตริกซ์  $T$  ได้คือ

$$\text{Trace}(W_s) = \sum_{i=1}^N (W_s)_{ii} = \sum_{i=1}^N (t_{ii}^2 W_{ii}) \quad (4.68)$$

จาก  $t_{ii} = \sqrt{K_{ii}}$  ดังนั้นสมการที่ (4.68) สามารถแสดงได้ดังสมการที่ (4.69)

$$\text{Trace}(W_s) = \sum_{i=1}^N (K_{ii} W_{ii}) \quad (4.69)$$

ดังนั้น สัญญาณรบกวนที่เกิดจากการปิดเศษรวมสำหรับระบบที่ทำการสเกลแล้ว คือ

$$\text{total roundoff noise (scaled system)} = \sigma_e^2 \sum_{i=1}^N (K_{ii} W_{ii}) \quad (4.70)$$

ถ้าให้นำไปใช้ประโยชน์  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีอานำไปใช้

ตัวอย่าง คำนวณหาค่าสัญญาณรบกวนจากการปิดเศษที่เอาต์พุตของวงจรรองที่ผ่านการสเกลด้วย  $L_2 \text{ norm}$  ดังในรูปที่ 4.11 โดยเมตริกซ์  $W$  สามารถคำนวณโดยใช้สมการที่ (4.49) ดังนี้

$$\begin{aligned} \begin{bmatrix} W_{11} & W_{12} \\ W_{21} & W_{22} \end{bmatrix} &= \begin{bmatrix} 0 & \frac{1}{16} \\ 1 & 0 \end{bmatrix} \begin{bmatrix} W_{11} & W_{12} \\ W_{21} & W_{22} \end{bmatrix} \begin{bmatrix} 0 & 1 \\ \frac{1}{16} & 0 \end{bmatrix} + \begin{bmatrix} \frac{1}{255} & \frac{-8}{255} \\ \frac{-8}{255} & \frac{64}{255} \end{bmatrix} \\ &= \begin{bmatrix} \frac{1}{256}W_{22} + \frac{1}{255} & \frac{1}{16}W_{21} - \frac{8}{255} \\ \frac{1}{16}W_{12} - \frac{8}{255} & W_{11} + \frac{64}{255} \end{bmatrix} \end{aligned}$$

ดังนั้น

$$\begin{bmatrix} W_{11} & W_{12} \\ W_{21} & W_{22} \end{bmatrix} = \begin{bmatrix} 0.0049 & -0.033 \\ -0.0332 & 0.2559 \end{bmatrix}$$

สัญญาณรบกวนจากการปิดเศษที่เอาต์พุตรวมสำหรับวงจรรองที่ผ่านการสเกลแล้ว คือ

$$(W_{11} + W_{22}) \sigma_e^2 = 0.2608 \sigma_e^2$$

#### 4.4 การออกแบบสถาปัตยกรรมของวงจรรองสัญญาณด้วยโครงสร้างเลขคณิตกระจาย


เพื่อที่จะแสดงให้เห็นถึงความแตกต่างทางสถาปัตยกรรมของวงจรรองสัญญาณเชิงเลขที่สร้างขึ้น โดยใช้โครงสร้างเลขคณิตกระจายแต่ใช้รูปแบบของสมการตั้งต้นที่ต่างกันจะทำให้โครงสร้างสุดท้ายที่ได้ต่างกัน เพื่อความสะดวกจะทำการพิจารณาจากวงจรรองสัญญาณเชิงเลขในอันดับที่ 2 โดยแยกเป็นโครงสร้างต่างๆ ดังนี้

##### 4.4.1 โครงสร้างโดยตรง 1


รูปแบบพื้นฐานสำหรับการใช้โครงสร้างเลขคณิตกระจายในการสร้างวงจรรองสัญญาณเชิงเลขโดยทั่วไปอาศัยโครงสร้างแบบโดยตรง 1 ซึ่งจากฟังก์ชันถ่ายโอนในสมการที่ (4.21) สามารถแทนเป็นสมการผลต่างสี่บ่งเนื่องได้ดังนี้

$$y(n) = a_0x(n) + a_1x(n-1) + a_2x(n-2) - b_1y(n-1) - b_2y(n-2) \tag{4.71}$$

โดยแสดงโครงสร้างได้ดังรูป



(a) โครงสร้างแบบโดยตรง 1



(b) โครงสร้างเลขคณิตกระจายสำหรับแบบ โดยตรง 1

รูปที่ 4.12 แสดงโครงสร้างแบบ โดยตรง 1 ที่แทนด้วยโครงสร้างเลขคณิตกระจาย

#### 4.4.2 โครงสร้างปริภูมิสเตทโดยทั่วไป


สำหรับโครงสร้างแบบปริภูมิสเตทโดยทั่วไป ซึ่งอธิบายในสมการที่ (4.19) และสมการที่ (4.20) สามารถแสดงเป็นสมการสเตทและสมการเอาต์พุตได้ดังนี้

$$q_1(n+1) = A_{11}q_1(n) + A_{12}q_2(n) + B_1x(n) \tag{4.72a}$$

$$q_2(n+1) = A_{21}q_1(n) + A_{22}q_2(n) + B_2x(n) \tag{4.72b}$$


$$y(n) = C_1q_1(n) + C_2q_2(n) + D x(n) \tag{4.72c}$$

โดยแสดงโครงสร้างได้ดังรูป



(a) โครงสร้างแบบปริภูมิสเตทโดยทั่วไป

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเบื้องต้นเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้คัดเผยแพร่โดยไม่ได้รับอนุญาตจากทางมหาวิทยาลัยเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง



(b) โครงสร้างเลขคณิตกระจายสำหรับแบบปริภูมิสเตทโดยทั่วไป

รูปที่ 4.13 แสดงโครงสร้างแบบปริภูมิสเตทโดยทั่วไป ที่แทนด้วยโครงสร้างเลขคณิตกระจาย

#### 4.4.3 โครงสร้างปริภูมิสเตทแบบที่นำเสนอ

สำหรับโครงสร้างปริภูมิสเตทแบบที่นำเสนอซึ่งได้มาจากการแปลงสมการผลต่างสืบเนื่องโดยตรง ซึ่งอธิบายในสมการที่ (4.22) และสมการที่ (4.23) สามารถแสดงเป็นสมการสเตทและสมการเอาต์พุตได้ดังนี้

$$q_1(n+1) = q_2(n) \tag{4.73a}$$

$$q_2(n+1) = A_{21}q_1(n) + A_{22}q_2(n) + B_2x(n) \tag{4.73b}$$

$$y(n) = C_1q_1(n) + C_2q_2(n) + Dx(n) \tag{4.73c}$$


จากสมการที่ (4.73a) จะเห็นได้ว่า การหาค่าตัวแปรสเตท  $q_1(n)$  สามารถหาได้โดยการนำ  $q_2(n)$  ผ่านตัวเลื่อนข้อมูลเท่านั้น ดังนั้นสมการที่ใช้แทนระบบสำหรับโครงสร้างแบบที่นำเสนอจึงมีเพียง 2 สมการ คือ

$$q_2(n+1) = A_{22}q_2(n) + A_{21}q_2(n-1) + B_2x(n) \tag{4.74a}$$


$$y(n) = C_2q_2(n) + C_1q_2(n-1) + Dx(n) \tag{4.74b}$$

จะเห็นได้ว่าการใช้โครงสร้างปริภูมิสเตทแบบที่นำเสนอ สมการที่ใช้ในการคำนวณจะน้อยกว่าแบบปริภูมิสเตทโดยทั่วไปที่ต้องคำนวณถึง 3 สมการ ซึ่งสามารถแสดงโครงสร้างได้ดังรูป

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



(a) โครงสร้างปริภูมิสเตตแบบที่นำเสนอ



(b) โครงสร้างเลขคณิตกระจายสำหรับแบบปริภูมิสเตตที่นำเสนอ

รูปที่ 4.14 แสดงโครงสร้างแบบปริภูมิสเตตที่นำเสนอ ที่แทนด้วยโครงสร้างเลขคณิตกระจาย

การใช้โครงสร้างปริภูมิสเตตแบบที่นำเสนอนี้ จะทำให้ตัวแปรที่เป็นลำดับสัญญาณอินพุทของหน่วยความจำเหลือเพียง 3 ตัว ดังนั้นค่าในตารางเปิดดูจะมีค่าเท่ากับ  $2 \times (2^3)$  คำ (words) ในขณะที่โครงสร้างแบบปริภูมิสเตตโดยทั่วไปจะมีค่าเท่ากับ  $3 \times (2^3)$  คำ และโครงสร้างแบบโดยตรง 1 จะมีค่าเท่ากับ  $2^5$  คำ ซึ่งจะเห็นได้ว่าโครงสร้างแบบที่นำเสนอนี้จะใช้ขนาดของหน่วยความจำน้อยที่สุด

สำหรับวงจรกรองสัญญาณเชิงเลขอันดับที่  $N$  ใดๆ ที่ใช้โครงสร้างเลขคณิตกระจายโดยทั่วไป ซึ่งสร้างจากสมการผลต่างสืบเนื่อง อธิบายได้ด้วยสมการ

$$y(n) = -\phi_n(0) + \sum_{i=1}^{L-1} \phi_n(i) 2^{-i} \tag{4.75}$$

โดย  $L$  แทนจำนวนบิตของข้อมูล

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า และ  $\phi_n(i) = \sum_{j=0}^N a_j x_i(n-j) - \sum_{j=1}^N b_j y_i(n-j)$  (4.76) ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลง ทำ และต้องอ้างถึงเจ้าของเอกสารทุกครั้งที่มีกรณีนำไปใช้

ผลจากสมการที่ (4.76) นำมาสร้างเป็นตารางเปิดคู บรรจุค่าไว้ในหน่วยความจำ EPROM ค่าในตารางเปิดคูเป็นค่าของ  $\phi_n(i)$  ซึ่งเกิดจากตัวแปรที่เป็นลำดับสัญญาณอินพุต  $2N+1$  ตัว ดังนั้นค่าของ  $\phi_n(i)$  จะมีค่าเท่ากับ  $2^{2N+1}$  ค่า เพราะฉะนั้นขนาดของหน่วยความจำที่ใช้จะมีขนาด  $(2^{2N+1}) \times L$  บิต

ขั้นตอนต่อไปจะทำการแทนโครงสร้างเลขคณิตกระจายด้วยปริภูมิสเทท [19] โดยพิจารณาสมการที่ (4.8) ซึ่งคือ สมการสเทท แล้วทำการหาค่าของ  $\phi_n(i)$  เพื่อบรรจุไว้ในตารางเปิดคูได้ดังนี้

$$\begin{aligned}\phi_n(i) &= \phi_n(q_i(n), x_i(n)) \\ &= -\left[ \sum_{j=1}^N b_j q_i((n+1)-j) \right] + x_i(n)\end{aligned}\quad (4.77)$$

ซึ่งผลลัพธ์ของสมการสเทท คือ  $q_N(n+1)$  หาได้ดังนี้

$$q_N(n+1) = -\phi_n(0) + \sum_{i=1}^{L-1} \phi_n(i) 2^{-i}\quad (4.78)$$

พิจารณาสมการที่ (4.9) ซึ่งคือสมการเอาท์พุท แล้วทำการหาค่าของ  $\theta_n(i)$  เพื่อบรรจุไว้ในตารางเปิดคูได้ดังนี้


$$\begin{aligned}\theta_n(i) &= \theta_n(q_i(n), x_i(n)) \\ &= \left[ \sum_{j=1}^N c_{(N+1)-j} q_i((n+1)-j) \right] + a_0 x_i(n)\end{aligned}\quad (4.79)$$

ซึ่งผลลัพธ์ของสมการเอาท์พุท คือ  $y(n)$  หาได้ดังนี้

$$y(n) = -\theta_n(0) + \sum_{i=1}^{L-1} \theta_n(i) 2^{-i}\quad (4.80)$$

โดยจากที่กล่าวมาทั้งหมดสามารถออกแบบเป็นวงจรกรองสัญญาณอันดับที่  $N$  ได้ ดังแสดงในรูปที่ 4.15

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.15 แสดงโครงสร้างวงจรกรองสัญญาณเชิงเลขอันดับที่  $N$  ที่นำเสนอ

วิธีการแทนสมการผลต่างสืบเนื่องด้วยปริภูมิสถานะนี้ จะทำให้ตัวแปรที่เป็นลำดับสัญญาณ อินพุตเหลือจำนวนเพียง  $N + 1$  ตัว ดังนั้น ค่าในตารางเปิดดูจะมีค่าเท่ากับ  $2 \times (2^{N+1})$  ค่า เพราะฉะนั้นขนาดของหน่วยความจำที่ใช้จะมีขนาด  $2L \times (2^{N+1})$  บิต ซึ่งจะเห็นได้ว่า วงจรกรองสัญญาณเชิงเลขที่ออกแบบโดยการแทนด้วยปริภูมิสถานะที่นำเสนอจะใช้หน่วยความจำน้อยกว่าการออกแบบจากสมการผลต่างสืบเนื่องโดยตรง และถ้าอันดับของวงจรกรองยังมีค่ามากขึ้นซึ่งโดยปกติขนาดของหน่วยความจำที่ใช้จะมีขนาดเพิ่มขึ้นในลักษณะเอ็กซ์โปเนนเชียล อัตราส่วนการประหยัดหน่วยความจำ (saving ratio) ก็จะมีค่ามากขึ้นตามไปด้วยซึ่งเป็นการใช้หน่วยความจำอย่างมีประสิทธิภาพ โดยสามารถสรุปได้เป็นสมการดังนี้

$$\begin{aligned}
 r &= \frac{L \times (2^{2N+1})}{2L \times (2^{N+1})} \\
 &= \frac{2^{2N}}{2^{N+1}} \\
 \therefore r &= 2^{N-1}
 \end{aligned}
 \tag{4.81}$$

โดย  $r = \text{saving ratio}$

$N =$  อันดับของวงจรกรองสัญญาณ

เอกสารนี้เป็นเอกสารที่จัดทำขึ้นเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

#### 4.5 ตัวอย่างการออกแบบวงจรกรองสัญญาณเชิงเลขที่ใช้โครงสร้างเลขคณิตกระจายโดยการแทนด้วยปริภูมิสเตทในอันดับที่ 2

ฟังก์ชันถ่ายโอนของวงจรกรองสัญญาณเชิงเลขอันดับที่ 2 คือ

$$H(z) = \frac{0.13270 + 0.26406 z^{-1} + 0.13270 z^{-2}}{1 - 0.79957 z^{-1} + 0.36183 z^{-2}} \quad (4.82)$$

สามารถเขียนเป็นสมการผลต่างสืบเนื่องแทนความสัมพันธ์ของวงจรกรองได้ดังนี้

$$y(n) = 0.13270 x(n) + 0.26406 x(n-1) + 0.13270 x(n-2) + 0.79957 y(n-1) - 0.36183 y(n-2) \quad (4.83)$$

ทำการแทนสมการผลต่างสืบเนื่องให้อยู่ในรูปของปริภูมิสเตท โดยทำการหาค่าเมตริกซ์  $A$ ,  $B$ ,  $C$  และ  $D$  ได้ดังนี้

$$A = \begin{bmatrix} 0 & 1 \\ -0.36183 & 0.79957 \end{bmatrix} \quad B = \begin{bmatrix} 0 \\ 1 \end{bmatrix}$$

$$C = [0.08487 \quad 0.371513] \quad D = [0.13270]$$

ทำการหาค่าสเกทโคเวเรียนซ์เมตริกซ์  $K$  เพื่อใช้ในการสร้างเมตริกซ์  $T$  สำหรับการสเกลลิงตามกฎของ  $L_2$  norm โดยการแก้สมการเชิงเส้นดังต่อไปนี้

$$\begin{bmatrix} (1-A_{11}^2) & -A_{11}A_{12} & -A_{11}A_{12} & -A_{12}^2 \\ -A_{11}A_{21} & (1-A_{11}A_{22}) & -A_{12}A_{21} & -A_{12}A_{22} \\ -A_{11}A_{21} & -A_{12}A_{21} & (1-A_{11}A_{22}) & -A_{12}A_{22} \\ -A_{21}^2 & -A_{21}A_{22} & -A_{21}A_{22} & (1-A_{22}^2) \end{bmatrix} \begin{bmatrix} K_{11} \\ K_{12} \\ K_{21} \\ K_{22} \end{bmatrix} = \begin{bmatrix} B_1^2 \\ B_1B_2 \\ B_1B_2 \\ B_2^2 \end{bmatrix} \quad (4.84)$$

จะได้

$$K = \begin{bmatrix} 1.755955 & 1.030994 \\ 1.030994 & 1.755955 \end{bmatrix}$$

ดังนั้น

$$T = \begin{bmatrix} \sqrt{K_{11}} & 0 \\ 0 & \sqrt{K_{22}} \end{bmatrix} = \begin{bmatrix} 1.32512 & 0 \\ 0 & 1.32512 \end{bmatrix} \quad T^{-1} = \begin{bmatrix} \frac{1}{\sqrt{K_{11}}} & 0 \\ 0 & \frac{1}{\sqrt{K_{22}}} \end{bmatrix} = \begin{bmatrix} 0.7546 & 0 \\ 0 & 0.7546 \end{bmatrix}$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ทำการสเกลโดยอาศัยสมการที่ (4.53) และสมการที่ (4.54) จะได้

$$A_s = \begin{bmatrix} 0 & 1 \\ -0.36183 & 0.79957 \end{bmatrix} \quad B_s = \begin{bmatrix} 0 \\ 0.7546 \end{bmatrix}$$

$$C_s = [0.11222 \quad 0.492299] \quad D_s = [0.1327]$$

จากนั้นนำค่าเมตริกซ์ที่ผ่านการสเกลแล้วคือ  $A_s, B_s, C_s, D_s$  มาทำการหาค่าเก็บไว้ในตารางเปิดคู โดยอาศัยสมการที่ (4.77) และสมการที่ (4.79) โดยมีค่าแอดเดรสเริ่มจาก 000 – 111 จากนั้นแทนค่าแอดเดรสทั้งหมดลงในทั้ง 2 สมการก็จะได้ค่า  $\phi_n(i)$  และ  $\theta_n(i)$  ตามลำดับ ซึ่งสามารถแสดงได้ดังนี้

ตารางที่ 4.1 แสดงค่า  $\phi_n(i)$  ที่บรรจุไว้ในตารางเปิดคู

$q_i(n)$	$q_i(n-1)$	$x_i(n)$	$F$	$F/2$	$\phi_n(i)$
0	0	0	0.00000	0.00000	00000000
0	0	1	0.75465	0.37732	00110000
0	1	0	-0.36183	-0.18092	11101001
0	1	1	0.39281	0.19641	00011001
1	0	0	0.79957	0.39978	00110011
1	0	1	1.55421	0.77711	01100011
1	1	0	0.43774	0.21887	00011100
1	1	1	1.19238	0.59619	01001100

ตารางที่ 4.2 แสดงค่า  $\theta_n(i)$  ที่บรรจุไว้ในตารางเปิดคู

$q_i(n)$	$q_i(n-1)$	$x_i(n)$	$F$	$\theta_n(i)$
0	0	0	0.00000	00000000
0	0	1	0.13270	00010001
0	1	0	0.11222	00001110
0	1	1	0.24492	00011111
1	0	0	0.49230	00111111
1	0	1	0.62500	01010000
1	1	0	0.60452	01001101
1	1	1	0.73722	01011110

ทำการหาค่าเอาต์พุตโคแวลเรียนซ์เมตริกซ์  $W$  เพื่อใช้ในการคำนวณสัญญาณรบกวนที่เกิดจากการบิดเบือนรวมที่เอาต์พุต โดยการแก้สมการเชิงเส้นดังต่อไปนี้

$$\begin{bmatrix} (1-A_{11}^2) & -A_{11}A_{21} & -A_{11}A_{21} & -A_{21}^2 \\ -A_{11}A_{12} & (1-A_{11}A_{22}) & -A_{12}A_{21} & -A_{21}A_{22} \\ -A_{11}A_{12} & -A_{12}A_{21} & (1-A_{11}A_{22}) & -A_{21}A_{22} \\ -A_{12}^2 & -A_{12}A_{22} & -A_{12}A_{22} & (1-A_{22}^2) \end{bmatrix} \begin{bmatrix} W_{11} \\ W_{12} \\ W_{21} \\ W_{22} \end{bmatrix} = \begin{bmatrix} C_1^2 \\ C_1C_2 \\ C_1C_2 \\ C_2^2 \end{bmatrix} \quad (4.85)$$

จะได้

$$W = \begin{bmatrix} 0.049093 & -0.04482 \\ -0.04482 & 0.320023 \end{bmatrix}$$

และนิยามของอัตราขยายของสัญญาณรบกวน (noise gain) คือ

$$G_N = \frac{1}{2} \text{Trace}(K) \text{Trace}(W) = \sum_{i=1}^N W_{ii} K_{ii} \quad (4.86)$$

ดังนั้น

$$G_N = \sum_{i=1}^2 W_{ii} K_{ii} = 0.64815$$

สมมติว่าความยาวคำของเอาต์พุตมีขนาด 8 บิต ดังนั้นโดยอาศัยสมการที่ (4.32) และสมการที่ (4.70) จะได้ระดับของกำลังสัญญาณรบกวนจากการบิดเบือนที่เอาต์พุตมีค่า ดังนี้

$$\begin{aligned} \text{total roundoff noise} &= 10 \log \sigma_e^2 \sum_{i=1}^2 (K_{ii} W_{ii}) \quad \text{dB} \\ &= 10 \log \frac{2^{-16}}{3} \times 0.64815 \quad \text{dB} \\ &= -54.82 \quad \text{dB} \end{aligned}$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ในประเด็นด้านการค้าไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

MATLAB Command Window
File Edit Window Help
*****
0.000000000000000 1.000000000000000 0
A = -0.361832556516161 0.799567563056256 B = 7.546465e-001
c = 0.112220480577475 0.492298409364467 D = 0.132703095607664

q_i(n) q_i(n-1) x_i(n) | F | F/2 | phi_n(i)
-----|-----|-----|
0 0 0 | 0.000000000000000 | 0.000000000000000 | 00000000
0 0 1 | 0.754646521121148 | 0.377323260560574 | 00110000
0 1 0 | -0.361832556516161 | -0.180916278258080 | 11101001
0 1 1 | 0.392813964604987 | 0.196406982302494 | 00011001
1 0 0 | 0.799567563056256 | 0.399783781528128 | 00110011
1 0 1 | 1.554214084177404 | 0.777107042088702 | 01100011
1 1 0 | 0.437735006540095 | 0.218867503270048 | 00011100
1 1 1 | 1.192381527661243 | 0.596190763830622 | 01001100

q_i(n) q_i(n-1) x_i(n) | F | zeta_n(i)
-----|-----|-----|
0 0 0 | 0.000000000000000 | 00000000
0 0 1 | 0.132703095607664 | 00010001
0 1 0 | 0.112220480577475 | 00001110
0 1 1 | 0.244923576185139 | 00011111
1 0 0 | 0.492298409364467 | 00111111
1 0 1 | 0.625001504972131 | 01010000
1 1 0 | 0.604518889941942 | 01001101
. . . | . . . | . . .

```

รูปที่ 4.16 แสดงตัวอย่างผลการออกแบบและคำนวณค่าที่เก็บไว้ในหน่วยความจำ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## บทที่ 5


### การออกแบบสร้างวงจรกรองสัญญาณเชิงเลขด้วยภาษา VHDL

การออกแบบวงจรเชิงเลข (Digital Circuit) นั้น ในปัจจุบันก้าวหน้าไปอย่างมาก โดยการใ้ภาษาบรรยายการทำงานของวงจร (Hardware Description Language : HDL) ซึ่งเป็นภาษาที่ใช้สำหรับออกแบบฮาร์ดแวร์ โดยภาษาที่เป็นมาตรฐานสากลเช่น Verilog หรือ VHDL (VHSIC Hardware Description Language (VHSIC : Very High Speed Integrated Circuit)) หรือภาษาที่ไม่เป็นมาตรฐานเช่น AHDL (Altera Hardware Description Language) หรือ PHDL (Philips Hardware Description Language) เป็นต้น มาบรรยายการทำงานของวงจรที่ได้ออกแบบไว้ ซึ่งในวิทยานิพนธ์นี้ ได้ใช้ภาษา VHDL มาทำการออกแบบวงจรกรองสัญญาณเชิงเลข (Digital Filter) ทำให้ลดความยุ่งยากในการนำเอาอุปกรณ์มาเชื่อมต่อให้เป็นวงจร รวมทั้งลดเวลาที่ใช้ในการออกแบบและทดสอบการทำงาน ซึ่งมีความแตกต่างเป็นอย่างมากเมื่อเปรียบเทียบกับวิธีการในอดีตที่ผ่านมา คือผู้ออกแบบจะต้องนำเอาอุปกรณ์แต่ละตัวที่ทำการออกแบบไว้ มาทำการต่อทดลองในแผงวงจรจริง และทำการทดสอบวงจรเพื่อหาข้อผิดพลาด ซึ่งต้องใช้เวลาอันยาวนานกับการแก้ปัญหาแต่ละอย่างที่เกิดขึ้น แต่ในการออกแบบด้วยภาษา VHDL ผู้ออกแบบเพียงแต่เขียนซอสโค้ด (Source Code) บรรยายการทำงานของวงจร หลังจากนั้นก็ทำการคอมไพล์ (Compile) แล้วจำลองการทำงาน (Simulate) ดูว่าได้ฟังก์ชันการทำงานและไทม์มิ่ง (Timing) ตามที่ต้องการหรือไม่ จากนั้นก็นำซอสโค้ดที่ได้ไปทำการสังเคราะห์ด้วยโปรแกรมสังเคราะห์ (Synthesis Tool) สุดท้ายนำวงจรที่ได้จากการสังเคราะห์ไปทำการแมป (Map) ลงไปยัง FPGA (Field Programmable Gate Array) เพื่อเป็นชิป (Chip) ต้นแบบสำหรับการนำไปทดสอบการทำงาน

#### 5.1 การออกแบบจากบนลงล่าง

ในการพัฒนางจรรวมเชิงเลขขนาดใหญ่ที่มีความซับซ้อน ผู้ออกแบบมักจะมองการออกแบบให้อยู่ในรูปของบล็อกไดอะแกรมก่อน จากนั้นจึงวิเคราะห์ให้ลึกถึงรายละเอียดต่อไป ซึ่งภาษา VHDL นั้นอนุญาตให้อธิบายการทำงานของแต่ละบล็อก และวิเคราะห์การทำงาน แก้ไขและปรับปรุงการทำงานจากผลที่วิเคราะห์ เพื่อให้ได้การทำงานตามที่ต้องการ โดยการออกแบบในลักษณะนี้เรียกว่า หลักการออกแบบจากบนลงล่าง (Top-Down Design) ซึ่งถ้าเปรียบเทียบกับวิธีการออกแบบจากล่างขึ้นบน (Bottom-Up Design) จะเห็นได้ว่าการออกแบบจากล่างขึ้นบนจะใช้เวลาในการออกแบบมากกว่า เพราะเป็นการวาดวงจรด้วยอุปกรณ์ต่างๆ (Schematic Capture) ที่ประกอบกันเข้าเป็นวงจรที่ต้องการออกแบบ จำลองการทำงาน ตรวจสอบความถูกต้อง ซึ่งใช้เวลานาน และถ้าวงจรที่ต้องการออกแบบมีความซับซ้อนก็จะเป็นเรื่องที่ยากมากในการออกแบบลักษณะนี้ ดังนั้นการใช้

ภาษา VHDL กับหลักการออกแบบจากบนลงล่างจึงเป็นวิธีการที่เหมาะสมสำหรับการออกแบบและพัฒนางจรที่มีความซับซ้อนมากขึ้น ทั้งยังช่วยลดเวลาและค่าใช้จ่ายในการออกแบบ



รูปที่ 5.1 แสดงขั้นตอนการออกแบบจากบนลงล่าง

จากรูปที่ 5.1 แสดงให้เห็นถึงขั้นตอนการออกแบบจากบนลงล่าง ทั้งนี้ในทางปฏิบัติอาจจะมีข้อแตกต่างไปจากนี้บ้างเล็กน้อย โดยขั้นตอนของการออกแบบจากบนลงล่างมีรายละเอียด ดังนี้

1. ขั้นตอนการสร้างข้อกำหนดของความต้องการ และวิเคราะห์ระบบ เพื่อหาแนวความคิดและหลักการ (Idea and Concept) ในการแก้ปัญหา
2. ขั้นตอนการเขียนรูปแบบของระบบที่ต้องการออกแบบ โดยใช้ภาษา VHDL สำหรับ บรรยายพฤติกรรมการทำงาน พร้อมทั้งจำลองการทำงาน เพื่อเปรียบเทียบและตรวจสอบความถูกต้องกับข้อกำหนด
3. ขั้นตอนการสังเคราะห์ ซึ่งจะต้องทำการกำหนดเทคโนโลยีที่จะมารองรับวงจรถูกออกแบบ และระบบช่วยออกแบบจะทำการสังเคราะห์วงจรถูกออกแบบที่ได้จากรูปแบบที่เขียนขึ้นให้อยู่ในรูปของวงจรถูกประกอบด้วยอุปกรณ์อิเล็กทรอนิกส์ หรือวงจรถูกออกแบบในระดับเกต (Gate Level) และการเชื่อมต่อกันของอุปกรณ์เหล่านั้น หรือ ไม่ก็อยู่ในรูปของเน็ตลิสต์ (Net list) ที่สามารถนำไปผลิตลงบนอุปกรณ์อื่นได้
4. หลังจากการสังเคราะห์วงจรถูกออกแบบในระดับเกตหรือเน็ตลิสต์แล้ว ข้อมูลที่ได้ นอกจากจะเป็นข้อมูลสำหรับจำลองการทำงานในเรื่องของความถูกต้องของฟังก์ชันแล้ว ยังมีข้อมูลที่เกี่ยวข้องกับเวลาดำเนินการ ซึ่งจากความจริงที่ว่า อุปกรณ์อิเล็กทรอนิกส์ทุกชิ้นจะมีเวลาหน่วงของการเคลื่อนผ่าน (Propagation Delay time) เสมอ ถึงแม้ว่าจะเป็นเวลาที่น้อยมากในระดับนาโนวินาที แต่ถ้าภายในวงจรถูกประกอบด้วยเกตของฟังก์ชันต่างๆจำนวน 10,000 เกต ขึ้น

ไป เวลาดังกล่าวนี้จะสะสมกันมากขึ้นจนอาจจะทำให้การทำงานของวงจรทั้งหมดผิดไปหรือไม่สามารถทำงานในย่านความถี่สัญญาณนาฬิกาสูงๆได้

5. ขั้นตอนของการผลิตเป็นวงจรถจริง (Technology and Device Mapping) โดยนำข้อมูลที่ได้จากการสังเคราะห์มาผลิต ซึ่งอาจจะอยู่ในรูปของอุปกรณ์ FPGA หรือวงจรรวม ASIC
6. หลังจากที่ได้วงจรถจริงมาแล้วยังต้องมีความจำเป็นที่จะต้องตรวจสอบการทำงานที่ค้างถึงเวลาด้วยเพื่อความถูกต้องของวงจรครั้งสุดท้ายก่อนที่จะนำไปรวมเข้ากับอุปกรณ์อื่นๆให้เป็นระบบ เพราะในขั้นตอนนี้วงจรที่ออกแบบจะประกอบด้วยอินพุทและเอาต์พุทแพด (Pad) ซึ่งเป็นจุดต่อสำหรับรับและส่งสัญญาณกับภายนอก
7. หลังจากให้นำวงจรที่ออกแบบรวมเข้ากับอุปกรณ์อื่นๆให้เป็นระบบแล้วนั้น จะต้องทดสอบการทำงานรวมทั้งระบบร่วมกับอุปกรณ์อื่นๆอีกครั้ง ซึ่งเป็นการทดสอบการทำงานจริงขั้นสุดท้าย

## 5.2 ภาษา VHDL และ ส่วนประกอบต่างๆของภาษา

วิวัฒนาการของภาษา VHDL นั้นเริ่มต้นประมาณปี ค.ศ. 1981 โดยที่กระทรวงกลาโหมสหรัฐอเมริกา หรือ DOD (Department of Defence) ได้ทำการพัฒนาโครงการที่มีชื่อว่า VHSIC ซึ่งเป็นการพัฒนาโปรแกรมซึ่งจัดเป็นภาษาระดับสูงเช่นเดียวกับภาษา C หรือ Pascal แต่สามารถบรรยายพฤติกรรมการทำงานของวงจรเชิงเลข หรือ โครงสร้างของวงจรได้ ทั้งนี้เพื่อให้สามารถออกแบบและสร้างวงจรรวมได้รวดเร็วขึ้น

ในการเขียนรูปแบบบรรยายระบบเชิงเลขในลักษณะของการออกแบบจากบนลงล่างจะต้องทำความเข้าใจในเรื่องของโครงสร้างและส่วนประกอบต่างๆของรูปแบบภาษา VHDL เสียก่อน ซึ่งส่วนประกอบที่สำคัญและเป็นพื้นฐานของการเขียนมี 4 หน่วย คือ

- หน่วยการออกแบบเอนทิตี (Entity Design unit)
- หน่วยการออกแบบสถาปัตยกรรม (Architecture Design unit)
- หน่วยการออกแบบแพ็คเกจ (Package Design unit)
- หน่วยการออกแบบโครงแบบ (Configuration Design unit)

### 5.2.1 หน่วยการออกแบบเอนทิตี

หน่วยการออกแบบนี้เป็นส่วนที่ใช้สำหรับติดต่อระหว่างภายนอกกับรูปแบบที่เขียนขึ้น โดยเป็นการกำหนดจุดเชื่อมต่อของรูปแบบ กำหนดทิศทางการไหลของสัญญาณ และประเภทของค่าที่สามารถกำหนดให้กับสัญญาณตามจุดต่างๆของข้อมูลที่ไหลผ่านจุดต่อเหล่านั้น รูปที่ 5.2 แสดงให้เห็นถึงโครงสร้างของหน่วยการออกแบบเอนทิตี

```

Entity component_name is
    Input and Output ports
    Physical and other parameters
End [component_name];

```

### รูปที่ 5.2 แสดงโครงสร้างโดยทั่วไปของหน่วยการออกแบบเอนทิตี

ส่วนนี้จะขึ้นต้นด้วยคำว่า Entity และ is ระหว่างคำทั้งสองคำเป็นส่วนสำหรับชื่อของรูปแบบที่ต้องการจะเขียน (component\_name) หลังจากนั้นจะตามด้วยส่วนที่ใช้กำหนดช่องทางเข้าและออกของข้อมูล (input-output) รวมทั้งพารามิเตอร์อื่นๆ และที่สำคัญคือ หน่วยการออกแบบเอนทิตีจะต้องปิดท้ายด้วยคำว่า End และเครื่องหมายอัฒภาคเสมอ (;)


```

Entity RS_ff is
    port(S,R : in bit;
          Q,QB : out bit);
End RS_ff;

```

(a) หน่วยการออกแบบเอนทิตี

ในรูปของภาษา VHDL



(b) มุมมองของตัวเชื่อมประสาน (Interfacing)


### รูปที่ 5.3 แสดงรูปแบบของ RS\_flipflop

ในรูปที่ 5.3 เป็นหน่วยการออกแบบเอนทิตีที่บรรยายอุปกรณ์ชื่อ RS\_flipflop ในส่วนหัวของเอนทิตีมีการกำหนดจุดต่อ 4 จุด ภายได้ชุดคำสั่ง port โดยที่ 2 จุดแรกเป็นจุดให้ข้อมูลไหลผ่านเข้า ได้แก่ R, S ซึ่งกำหนดด้วยทิศทาง การติดต่อกับโลกภายนอกเป็นการไหลเข้าของข้อมูล (in) ส่วนจุดเอาต์พุตเป็นจุดให้ข้อมูลไหลออก ได้แก่ Q,QB ซึ่งกำหนดด้วยทิศทาง การติดต่อกับภายนอกเป็นการไหลออก (out) ส่วนประเภทของข้อมูลที่ไหลเข้าและออกนั้นเป็นประเภท bit ที่สามารถมีค่าได้เพียงสองค่าเท่านั้น คือ “0” และ “1” เท่านั้น

#### 5.2.2 หน่วยการออกแบบสถาปัตยกรรม

หน่วยการออกแบบสถาปัตยกรรม คือส่วนที่ใช้เขียนบรรยายพฤติกรรมของรูปแบบในมุมมองของการจำลองการทำงาน พฤติกรรมต่างๆที่บรรยายในส่วนนี้ขึ้นอยู่กับข้อมูลที่ผ่านเข้าและออก

ตรงช่องทาง ตลอดจนพารามิเตอร์ต่างๆที่กำหนดในหน่วยการออกแบบเอนทิตี รูปที่ 5.4 แสดงให้เห็นถึงโครงสร้างของหน่วยการออกแบบสถาปัตยกรรม



รูปที่ 5.4 แสดงโครงสร้างโดยทั่วไปของหน่วยการออกแบบสถาปัตยกรรม

ส่วนของหน่วยการออกแบบสถาปัตยกรรมเริ่มต้นด้วยคำว่า **Architecture** และตามด้วยชื่อ (identifier) สิ่งที่ต้องกำหนดลงไปได้แก่ สิ่ง que แสดงให้เห็นว่า Architecture นั้นใช้บรรยายหน่วยการออกแบบเอนทิตีใดๆ (of <entity design unit> is) ส่วนที่อยู่ระหว่าง Architecture และ Begin เป็นพื้นที่ส่วนประกาศหน่วยของสถาปัตยกรรมกำหนด (Architecture declaration area) ที่เป็นส่วนเลือเลือก (Option) ในบริเวณนี้สามารถเขียนประกาศกำหนดค่าต่างๆที่จะนำไปใช้ภายในสถาปัตยกรรมนั้นได้ อาทิเช่น ประเภท (Type) ต่างๆ (ตัวอย่างเช่น bit, bit\_vector), สัญญาณ (signal), ค่าคงที่ (constant), โปรแกรมย่อย (ได้แก่ function และ procedure) และอุปกรณ์ (component) ส่วนที่ใช้บรรยายความสัมพันธ์ระหว่างข้อมูลที่ไหลเข้าและไหลออกของรูปแบบ (สัญญาณที่กำหนดในชุดคำสั่ง port) นั้น จะถูกบรรยายในบริเวณเนื้อที่ระหว่างคำว่า Begin กับ End ของหน่วยการออกแบบสถาปัตยกรรม และนอกจากนั้นชุดคำสั่งทุกคำสั่งที่อยู่ภายในบริเวณนี้จะ เป็นชุดคำสั่งแบบแข่งขนาน (Concurrent statement) เท่านั้น คือทุกๆ statement จะทำงานพร้อมกัน ลำดับก่อนหลังจะไม่มีผลต่อการทำงานของรูปแบบ หน่วยการออกแบบสถาปัตยกรรมจะต้องปิดท้ายด้วยคำสั่ง End และชื่อของสถาปัตยกรรมนั้นๆ โดยทั่วไปการเขียนรูปแบบระบบเชิงเลขด้วยภาษา VHDL สามารถเขียนได้ในลักษณะต่างๆ ดังนี้

เอกสารนี้เป็นลักษณะการไหลของข้อมูล (Dataflow style) เท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการคำนวณว่ากรณใดๆ ลักษณะพฤติกรรม (Behavioral style) ต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

- ลักษณะโครงสร้าง (Structural style)
- ลักษณะผสม (Mixed Model style)

**Architecture dataflow of RS\_ff is**

**Begin**

Q <= not(QB or R);


QB <= not(Q or S);

**End dataflow;**

รูปที่ 5.5 แสดงหน่วยการออกแบบสถาปัตยกรรมของ RS\_flipflop

ตามฟังก์ชันบูลีน  $Q = \overline{QB + R}$  และ  $QB = \overline{Q + S}$

รูปที่ 5.5 ส่วนที่บรรยายความสัมพันธ์ระหว่างข้อมูลที่ไหลเข้า (R, S) กับข้อมูลที่ไหลออก (Q, QB) ประกอบด้วยชุดคำสั่งแบบแข่งขันนาน 2 ชุด ซึ่งเขียนเป็นประเภทการไหลของข้อมูล หรือเรียกว่า ระดับการถ่ายโอนข้อมูลระหว่างรีจิสเตอร์ (RTL : Register Transfer Level)



รูปที่ 5.6 แสดงโครงสร้างภายในสถาปัตยกรรมของ RS\_flipflop

รูปที่ 5.7 เป็นหน่วยการออกแบบสถาปัตยกรรมของ RS\_flipflop ในลักษณะโครงสร้าง ซึ่งเปรียบเสมือนการนำอุปกรณ์ที่มีอยู่ในไลบรารี (Library) มาต่อเป็นวงจรตามต้องการ โดยใช้อินพุต 2 อินพุต (nor2) จำนวนสองตัวมาสร้างตามฟังก์ชันบูลีนของรูปที่ 5.6

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะครั้งใดก็ตาม อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

Architecture struc of RS_ff is
    component nor2
        port(a,b : in bit;
            c :out bit);
    end component;

    Begin
        U1 : nor2 port map(R,QB,Q);
        U2 : nor2 port map(S,Q,QB);
    End struc;

```

รูปที่ 5.7 แสดงหน่วยการออกแบบสถาปัตยกรรมของ RS flipflop ในลักษณะโครงสร้าง

```

Architecture behave of RS_ff is
    Begin
        process(R,S)
            begin
                if R='0' and S='1' then
                    Q <= '1';
                    QB <= '0';
                elsif R='1' and S='0' then
                    Q <= '1';
                    QB <= '0';
                end if;
            end process;
        End behave;

```

รูปที่ 5.8 แสดงหน่วยการออกแบบสถาปัตยกรรมของ RS flipflop ในลักษณะพฤติกรรม

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

รูปที่ 5.8 เป็นการเขียนบรรยายการทำงานของรูปแบบในลักษณะพฤติกรรม ซึ่งจะเห็นได้ว่ามีโปรแกรมที่ใดทั้งสี่ อีกทั้งห้ามมิให้คัดแปลง, นื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำ ไปใช้ ลักษณะที่เหมือนกับการเขียน โปรแกรมทั่วไป โดยจะต้องมีการใช้งานส่วนที่เรียกว่า process และการทำงานของรูปแบบจะขึ้นอยู่กับเปลี่ยนแปลงของสิ่งที่อยู่ภายใน process (อินพุท R, S) ซึ่ง

เรียกว่า Sensitivity list การเขียนในลักษณะนี้ลำดับก่อนหลังของชุดคำสั่งจะมีผลต่อการทำงานของรูปแบบที่เขียนขึ้น

```

Architecture mixed of RS_ff is
    component nor2
        port(a,b : in bit;
            c : out bit);
    end component;

Begin
    U1 : nor2 port map(R,QB,Q);
    QB <= not(Q or S);
End mixed;

```

รูปที่ 5.9 แสดงหน่วยการออกแบบสถาปัตยกรรมของ RS\_flipflop ในลักษณะผสม

ไม่ว่าจะเขียนบรรยายส่วนของสถาปัตยกรรมของ RS\_flipflop ในลักษณะของพฤติกรรม การไหลของข้อมูล โครงสร้าง หรือผสมที่นำเอาแต่ละลักษณะมาเขียนไว้ในส่วนของสถาปัตยกรรมก็ตาม ต่างก็มีพฤติกรรมเดียวกัน และจะให้ผลลัพธ์จากการจำลองการทำงานที่เหมือนกัน ซึ่งถือว่าเป็นข้อดีของภาษา VHDL

### 5.2.3 หน่วยการออกแบบแพ็คเกจ

ข้อมูลต่างๆ ตลอดจนโปรแกรมย่อยที่เป็นประโยชน์ต่อการเขียนรูปแบบบรรยายระบบเชิงเลขสามารถเก็บไว้ในส่วนของแพ็คเกจได้ และข้อมูลเหล่านี้สามารถเรียกไปใช้ได้โดยหน่วยการออกแบบเอนทิตี หน่วยการออกแบบสถาปัตยกรรม หรือจากหน่วยการออกแบบแพ็คเกจอื่นๆ โดยปกติแล้ว แพ็คเกจจะแบ่งออกเป็น 2 ส่วน คือ การประกาศแพ็คเกจ (Package Declaration) และส่วนของบอดี้แพ็คเกจ (Package Body) เนื่องจากแพ็คเกจถูกสร้างขึ้นเป็นส่วนแยกต่างหากออกจากรูปแบบที่กำลังเขียนอยู่ ฉะนั้นการที่จะนำแพ็คเกจไปใช้นั้นจะต้องมีการเชื่อมโยงหรืออ้างอิงเสียก่อน ซึ่งในภาษา VHDL สามารถกระทำได้ด้วยชุดคำสั่ง USE

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### Package Declaration

ส่วนที่มีความสำคัญที่สุดของแพ็คเกจ (ถ้ามองในแง่ของการนำไปใช้จากภายนอก) ได้แก่ ส่วนการประกาศแพ็คเกจ เพราะจะเป็นส่วนที่กำหนดชื่อของสิ่งที่ประกาศอยู่ภายในแพ็คเกจสำหรับนำไปใช้ภายนอกตัวของแพ็คเกจเอง สิ่งใดๆที่ถูกประกาศไว้ในส่วนของบอดีแพ็คเกจแต่ไม่ได้ถูกประกาศไว้ในส่วนการประกาศแพ็คเกจจะไม่สามารถถูกนำค่าและพฤติกรรมไปใช้ส่วนนอกได้ ซึ่งสามารถเปรียบเทียบได้กับสิ่งที่ประกาศไว้ในส่วนของการประกาศเอนทิตี คือจุดเชื่อมต่อ หรือพอร์ท ที่มีหน้าที่ติดต่อกับโลกภายนอก ฉะนั้นโดยทั่วไปแล้วแพ็คเกจสามารถสร้างขึ้นได้โดยไม่จำเป็นต้องมีส่วนบอดี และยังสามารถถูกนำไปใช้จากรูปแบบภายนอกได้ เช่น ใช้สำหรับประกาศชนิด (Type) หรือสัญญา เช่นเดียวกันกับส่วนบอดีแพ็คเกจที่ไม่จำเป็นต้องมีส่วนของการประกาศแพ็คเกจ แต่แพ็คเกจนั้นจะไม่สามารถถูกนำไปใช้จากรูปแบบอื่นได้

```
Package package_name is
    Package_declaration_part
End package_name;
```

รูปที่ 5.10 แสดงโครงสร้างโดยทั่วไปของส่วนการประกาศแพ็คเกจ

### Package body

โครงสร้างที่ประกอบด้วยคำสั่งต่างๆในรูปของคำสั่งลำดับ (Sequence) ที่ใช้บรรยายฟังก์ชันการทำงานของโปรแกรมย่อย (Subprogram) ทั้งหมด ที่ชื่อของโปรแกรมย่อยนั้นๆที่ถูกประกาศไปในส่วนของการประกาศแพ็คเกจแล้วจะถูกเก็บไว้ในส่วนบอดีแพ็คเกจ ทั้งนี้รวมทั้งการกำหนดค่าที่ต่างๆ อันได้แก่ค่าที่ที่ถูกประกาศชื่อก่อนในส่วนของการประกาศแพ็คเกจ แต่ถูกกำหนดค่าในส่วนของบอดีแพ็คเกจ ฉะนั้นส่วนบอดีแพ็คเกจจึงไม่จำเป็นต้องมีถ้าในส่วนของการประกาศแพ็คเกจ ไม่มีการประกาศชื่อที่เป็นโปรแกรมย่อยหรือค่าคงที่ การเขียนบอดีแพ็คเกจนั้นเป็นไปตามกฎเกณฑ์ที่แสดงในรูปที่ 5.11

```
Package body package_name is
    declarative part
End package_name;
```

รูปที่ 5.11 แสดงโครงสร้างโดยทั่วไปของบอดีแพ็คเกจ

#### 5.2.4 หน่วยการออกแบบโครงสร้าง

ดังที่ทราบกันแล้วว่ารูปแบบหนึ่งของระบบเชิงเลขไม่ว่าจะเป็นอะไร จะมีหน่วยการออกแบบ เอนทิตีได้เพียงหนึ่งเดียวเท่านั้น แต่หน่วยการออกแบบเอนทิตีหนึ่งหน่วยนี้อาจจะมีสถาปัตยกรรม ที่เป็นหน่วยรองได้หลายหน่วย ดังนั้นจะต้องมีหน่วยการออกแบบ โครงแบบมาเพื่อกำหนดการใช้ โครงแบบ (Configuration) ประกอบเอนทิตีกับหน่วยการออกแบบสถาปัตยกรรมหน่วยไหนเข้าด้วยกัน

```

Configuration identifier of entity_name is
    Configuration_declarative_part
End;
```


รูปที่ 5.12 แสดงโครงสร้างโดยทั่วไปของหน่วยการออกแบบโครงสร้าง

#### 5.3 การออกแบบวงจรเชิงเลขด้วยอุปกรณ์ FPGA

อุปกรณ์ FPGA (Field Programmable Gate Array) เป็นอุปกรณ์ที่ใช้ในการโปรแกรมวงจรที่ได้ ออกแบบลงไปเพื่อให้อุปกรณ์ FPGA มีฟังก์ชันการทำงานตามที่ออกแบบไว้ ในการทำ FPGA ซึ่งเป็นวิธีการออกแบบ IC (Integrated Circuit) แบบ Semicustom อีกวิธีหนึ่ง เมื่อเทียบกับการทำ ASICs (Application Specific Integrated Circuits) แล้วนั้นก็ยังมีทั้งข้อดีและข้อเสีย คือ การทำ FPGA จะมีข้อจำกัดในด้านขนาดของวงจรเพราะภายในอุปกรณ์ FPGA จะมีจำนวนเกต (gate) ให้ใช้ จำนวนจำกัด และการทำ FPGA ก็เหมาะสำหรับการทำผลิตภัณฑ์ต้นแบบหรือเพื่อผลิตในปริมาณต่ำ ส่วนข้อดีของการทำ FPGA ก็คือระยะเวลาที่ใช้ในการทำตั้งแต่เขียนรหัส (code) อธิบายฮาร์ดแวร์ จนกระทั่งดาวน์โหลด (download) นั้นน้อยกว่าการทำ ASIC มากและการตรวจสอบหรือแก้ไขการ ออกแบบก็ทำได้สะดวก


การทำ FPGA ในปัจจุบันมีประสิทธิภาพและความสะดวกมากขึ้น ทั้งนี้ก็เนื่องจากทางบริษัทผู้ ผลิตอุปกรณ์ FPGA ได้เพิ่มความสามารถของอุปกรณ์ FPGA โดยเพิ่มจำนวนองค์ประกอบภายใน หรือปรับปรุงโครงสร้างสถาปัตยกรรมภายในและยังได้เพิ่มประสิทธิภาพของซอฟต์แวร์ที่ใช้ทำ PPR (Partitioning, Placement and Routing) สำหรับอุปกรณ์นั้นๆด้วย ลักษณะของตัวFPGAและ การนำไปใช้งานแสดงดังในรูปที่ 5.13

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 5.13 แสดงลักษณะของตัว FPGA และการนำไปใช้งาน

สำหรับตัวอุปกรณ์ FPGA นั้นก็มีโครงสร้างพื้นฐาน เทคโนโลยีที่ใช้สร้าง ตลอดจนเทคนิควิธีการโปรแกรมที่แตกต่างกันสำหรับผู้ผลิตแต่ละราย นอกจากนั้นอุปกรณ์ FPGA ของแต่ละผู้ผลิตก็ยังมีโครงสร้างและความสามารถที่แตกต่างกันบางส่วน ในการใช้งานนั้นอุปกรณ์ FPGA สามารถนำไปประยุกต์ใช้งานได้ เช่น การประมวลผลสัญญาณเชิงเลข ( DSP : Digital Signal Processing) การออกแบบไมโครคอนโทรลเลอร์ เป็นต้น โดยมีขั้นตอนในการออกแบบ ดังแสดงในรูปที่ 5.14



รูปที่ 5.14 แสดงขั้นตอนการออกแบบโดยใช้อุปกรณ์ FPGA

### 5.3.1 การออกแบบโดยใช้ภาษาอธิบายการทำงานของฮาร์ดแวร์

ในการออกแบบวงจรเชิงเลขนั้นทำได้โดยการวาดวงจร หรือใช้ภาษาอธิบายฮาร์ดแวร์ ในขั้นตอนนี้เป็นขั้นตอนที่ไม่แตกต่างกันระหว่างการออกแบบด้วย FPGA และ ASIC ในกรณีที่ใช้ภาษาอธิบายฮาร์ดแวร์ แต่ในกรณีที่ออกแบบโดยวิธีการวาดวงจรจะแตกต่างกัน โดยที่การทำวิธีนี้จะต้องคำนึงถึงเทคโนโลยีที่จะใช้ซึ่งแต่ละเทคโนโลยีก็มีความแตกต่างกันไป จะเห็นได้ว่าการออกแบบโดยใช้ภาษาอธิบายฮาร์ดแวร์ทำได้สะดวกกว่า เพราะการทำด้วยวิธีนี้ไม่ต้องคำนึงถึงเทคโนโลยีที่จะใช้ (Technology independence) และที่สำคัญการออกแบบด้วยวิธีนี้สามารถที่จะแก้ไขโมเดล (Model) หรือเปลี่ยนแปลงเทคโนโลยีได้สะดวกกว่าเพราะไม่ต้องวาดวงจรใหม่ นั่นคือการออกแบบโดยใช้ภาษาอธิบายฮาร์ดแวร์จะทำให้โมเดลที่ได้ไม่ขึ้นกับเทคโนโลยี

ในการเขียนโค้ด สิ่งที่ต้องคำนึงถึงคือเขียนอย่างไรจึงจะสามารถสังเคราะห์เป็นวงจรได้และให้คุณสมบัติของวงจรตามที่กำหนด เพราะลักษณะการเขียนโค้ดจะมีผลโดยตรงกับวงจรที่ได้ เนื่องจากในการสังเคราะห์วงจรนั้นซอฟต์แวร์สังเคราะห์วงจร (Synthesis Tools) จะทำการสังเคราะห์ตามโค้ดที่เขียน ถ้าอธิบายการทำงานของวงจรเดียวกันแต่เขียนโค้ดในลักษณะที่ต่างกันเมื่อสังเคราะห์แล้วจะได้วงจรที่ต่างกัน และจากวงจรที่ต่างกัน เมื่อนำไปทำต้นแบบด้วย FPGA หรือการทำ ASIC แล้วจะได้ไอซีที่มีคุณสมบัติต่างกันทั้งในด้านของขนาดหรือความเร็ว (area and time) ส่วนการเขียนโค้ดลักษณะใดเพื่อให้ได้ผลลัพธ์ที่ดีที่สุดนั้นก็ขึ้นอยู่กับประสบการณ์ในการออกแบบ

### 5.3.2 การจำลองการทำงานของวงจร (Simulation)

ขั้นตอนนี้เป็นขั้นตอนที่สำคัญเพราะเป็นขั้นตอนที่ใช้ตรวจสอบฟังก์ชันการทำงานของวงจรว่าถูกต้องหรือไม่ มีข้อผิดพลาดตรงไหน เพื่อที่จะได้ทำการแก้ไขให้ถูกต้อง ในขั้นตอนนี้จะใช้ซอฟต์แวร์สำหรับทำการจำลองการทำงานของวงจร เช่น V-System และ ModelSim ของบริษัท Model Technology

### 5.3.3 การสังเคราะห์วงจร

ในขั้นตอนนี้จะใช้ซอฟต์แวร์สังเคราะห์วงจร (Synthesis tools) ทำการสังเคราะห์โค้ดเพื่อให้ได้เป็นวงจรขึ้นมา แต่ต้องตรวจสอบด้วยว่าซอฟต์แวร์นั้นๆสนับสนุนเทคโนโลยี FPGA (FPGA Library) ที่ต้องการใช้หรือไม่ โดย FPGA ที่นิยมใช้งานเช่นของบริษัท Xilinx ตระกูล XC4000 และบริษัท Altera ตระกูล FLEX 10 K ซอฟต์แวร์สังเคราะห์วงจรที่นิยมใช้เช่นโปรแกรม Leonardo Spectrum ของบริษัท Exemplar Logic ซึ่งในขั้นตอนนี้ซอฟต์แวร์สังเคราะห์วงจรจะแปลงโค้ดและทำการออปติไมซ์ (Optimization) เพื่อให้ได้วงจรตามเทคโนโลยีที่เลือกใช้ นอกจากนี้ยังสามารถกำหนดข้อบังคับสำหรับวงจรได้เช่น ข้อบังคับในเรื่องของเวลา (time constraints) หรือข้อบังคับในเรื่องของพื้นที่ ซึ่งข้อบังคับเหล่านี้จะถูกลำนำไปใช้ในขั้นตอนออปติไมซ์เพื่อให้วงจรที่ได้เป็นไปตาม

ที่กำหนด ส่วนสำคัญในการออปติไมซ์คือการเทียบ (mapping) วงจรให้เข้ากับเทคโนโลยีที่ใช้เพื่อให้ได้วงจรที่เหมาะสมกับโครงสร้างสถาปัตยกรรมภายในอุปกรณ์ FPGA ในกรณีของ Xilinx ตระกูล XC4000 และ Altera ตระกูล FLEX 10 K จะเทียบโดยใช้วิธี LUT (Look Up Table) เมื่อทำการสังเคราะห์วงจรเสร็จแล้วซอฟต์แวร์สังเคราะห์วงจรก็จะมีรายงานผลว่าวงจรที่ออกแบบไปนั้นเป็นอย่างไร เช่น มีความหน่วง (delay) เท่าไร ใช้ทรัพยากรต่างๆใน FPGA อะไรบ้าง เป็นต้น

#### 5.3.4 การแบ่งวงจร (Partitioning)

ขั้นตอนนี้เป็นการแบ่งวงจรที่ได้จากการสังเคราะห์ให้เป็นส่วนย่อยๆ สำหรับลงใน CLBs, IOBs หรือองค์ประกอบอื่นๆ ภายในอุปกรณ์ FPGA สำหรับเกณฑ์ที่ใช้ในการแบ่งคือให้แต่ละส่วนที่จะแยกออกจากกันมีจำนวนสัญญาณที่เชื่อมต่อระหว่างกันน้อยที่สุดเท่าที่จะทำได้เพื่อช่วยลดความหนาแน่นในตอนที่ทำการเชื่อมต่อสัญญาณ (routing) ในขั้นตอนนี้จะใช้ซอฟต์แวร์ทำ โดยซอฟต์แวร์จะเทียบส่วนประกอบของวงจรเช่น เกท (gate), ฟลิปฟลอป (flipflop) ลงในทรัพยากรต่างๆ ที่มีอยู่ในอุปกรณ์ FPGA (CLBs, IOBs, BUFT และ edge decoder) หลังจากทำขั้นตอนนี้เสร็จแล้วสามารถที่จะทราบว่าวงจรใช้จำนวนทรัพยากรภายในอุปกรณ์ FPGA ไปเท่าไร ส่วนซอฟต์แวร์ที่ใช้ในขั้นตอนนี้ขึ้นอยู่กับตัว FPGA ที่ใช้งานเช่น FPGA ของบริษัท Xilinx จะใช้ Xilinx Foundation Series 2.1i ซึ่งซอฟต์แวร์ตัวนี้จะรวมเอาซอฟต์แวร์ย่อยอื่นๆอีก เพื่อให้การทำ PPR (Partitioning, Placement and Routing) เป็นไปอย่างต่อเนื่อง ส่วน FPGA ของบริษัท Altera จะใช้ Altera MAX+II

#### 5.3.5 การวางอุปกรณ์ (Placement)

ขั้นตอนนี้เป็นการเลือกทำเลที่ตั้งของแต่ละส่วนของวงจรที่ผ่านการแบ่งวงจร (partitioning) มาแล้วว่าจะอยู่ในตำแหน่งใดในอุปกรณ์ FPGA เพื่อให้ได้ผลลัพธ์ที่ดีที่สุด เช่นวงจรส่วนไหนควรอยู่ใกล้กันเพื่อจะได้ค้นหาเส้นทาง (route) ได้ง่ายหรือช่วยลดความหน่วง จะเห็นได้ว่าตำแหน่งภายในอุปกรณ์ FPGA นั้นมีความสำคัญเพราะถ้าจัดวางวงจรลงในตำแหน่งที่ไม่เหมาะสมแล้วจะทำให้ความหน่วงเพิ่มขึ้นหรือตัว Router ทำการค้นหาเส้นทางสัญญาณได้ไม่หมด

#### 5.3.6 การเชื่อมต่อสัญญาณ (Routing)

ในขั้นตอนนี้เป็นการเชื่อมต่อสัญญาณระหว่างองค์ประกอบต่างๆ ภายในอุปกรณ์ FPGA เช่นระหว่าง CLBs หรือระหว่าง CLBs กับ IOBs ขั้นตอนนี้จะทำต่อเนื่องจากการวางอุปกรณ์ ในกรณีที่ทำการวางอุปกรณ์ไว้ไม่ดีซอฟต์แวร์ก็จะทำการเชื่อมต่อสัญญาณได้ไม่หมดหรือเกิดความหน่วงเกินค่าที่กำหนดในข้อบังคับ โดยสามารถทำขั้นตอนนี้ได้โดยใช้ซอฟต์แวร์ เช่นกัน หรือจะทำการเชื่อมต่อสัญญาณด้วยตัวเอง (manual layout) ก็ได้ แต่ทางที่ดีควรใช้ซอฟต์แวร์ทำดีกว่าโดยให้ทำ

การค้นหาเส้นทางหลายๆครั้งเพื่อหาคั้งที่ดีที่สุด นอกจากนั้นการกำหนดข้อบังคับทางเวลา (time constraints) จะช่วยให้ผลที่ได้จากการทำการเชื่อมต้อสัญญาณดีขึ้นได้

### 5.3.7 การโปรแกรมอุปกรณ์ FPGA (Configuration)

หลังจากที่วงจรผ่านขั้นตอนต่างๆจนกระทั่งผ่านการทำ PPR (Partitioning, Placement and Routing) แล้วนั้น ถึงตอนนี้ก็สามารถที่จะดาวน์โหลด (download) ลงในอุปกรณ์ FPGA ได้แล้ว ในการดาวน์โหลดนี้ก่อนอื่นต้องแปลงแบบวงจรรวมที่ได้ให้เป็นข้อมูลวงจร (Configuration data) ซึ่งอยู่ในรูปของบิตสตรีม (Bit-stream) ก่อนแล้วจึงดาวน์โหลดลงไปเพื่อให้อุปกรณ์ FPGA มีฟังก์ชันการทำงานตามวงจรที่ออกแบบไว้


จากที่อธิบายมาทั้งหมดจะเห็นได้ว่าการออกแบบเพื่อทำ FPGA นั้น ทำได้สะดวกกว่าการทำ ASIC มากเพราะใช้เวลาน้อยกว่ามาก ส่วนสำคัญที่ใช้ในการทำ FPGA คือซอฟต์แวร์ที่ใช้ตั้งแต่การเขียนโค้ดอธิบายฮาร์ดแวร์จนกระทั่งดาวน์โหลดลงในอุปกรณ์ FPGA ซึ่งซอฟต์แวร์ที่ใช้ต้องเป็นซอฟต์แวร์ที่ใช้ทำงานต่อเนื่องกัน

## 5.4 สถาปัตยกรรมภายในของ FPGA

สถาปัตยกรรมภายในของ Xilinx FPGA จะมีลักษณะเป็นตารางของลอจิกบล็อก (Logic Block) และล้อมรอบไปด้วยบล็อกการเชื่อมต่อของไอโอ (I/O Interface Block) การเชื่อมต่อระหว่างซีแอลบี (CLB : Configuration Logic Block) และไอโอบี (IOB : Input Output Block) ทำได้โดยผ่านช่องว่างที่พาดผ่านระหว่างแถว (Row) และคอลัมน์ (Column) หน้าที่ของซีแอลบีและไอโอบีแต่ละตัว การเชื่อมต่อภายใน (Interconnection) จะถูกกำหนดไว้ในโปรแกรมคอนฟิกูเรชัน (Configuration program) โดยแสดงรายละเอียดของทั้ง 3 ส่วนประกอบใหญ่ๆ ได้ดังนี้

### CLB (Configuration Logic Block)


ภายในFPGAจะเป็นเมทริกซ์ของซีแอลบีซึ่งซีแอลบีแต่ละตัวจะประกอบด้วยหน่วยของคอมบิเนชันลอจิกที่สามารถโปรแกรมได้ (Programmable Combination logic) และส่วนของรีจิสเตอร์เก็บข้อมูล (Storage register) ส่วนของวงจรคอมบิเนชันลอจิกสามารถใช้สร้างวงจรทางด้านฟังก์ชันบูลีนของอินพุต ส่วนรีจิสเตอร์รับค่าจากส่วนคอมบิเนชันหรือโดยตรงจากเอาต์พุตของซีแอลบีสามารถขับวงจรคอมบิเนชันลอจิกโดยตรงผ่านเส้นทางเดินย้อนกลับ (Feedback path)



รูปที่ 5.15 แสดงวงจรรภายในของซีแอลบ็อกซ์ของ FPGA ตระกูล XC4000

**IOB (Input Output Block)**


เป็นส่วนติดต่อกับวงจรรภายนอกของ FPGA สร้างมาจากส่วนของอุปกรณ์อินพุต/เอาต์พุตที่สามารถโปรแกรมได้ (Programmable Input/Output device) แต่ละตัวสามารถโปรแกรมได้อย่างอิสระโดยจะให้เป็นอินพุต/เอาต์พุตแบบ 3 สถานะ หรือไอโอแบบสองทิศทางก็ได้ โดยอินพุตสามารถโปรแกรมให้รู้จักทั้งระดับสัญญาณที่ซีแอล และซิมอสเทรคโฮลของไอโอบิตแต่ละตัวมีฟลิปฟลอปสามารถใช้เป็นบัฟเฟอร์สำหรับอินพุตและเอาต์พุต



รูปที่ 5.16 แสดงวงจรรภายในของไอโอบ็อกซ์ของ FPGA ตระกูล XC4000

## Interconnection

ความยืดหยุ่นของการใช้ FPGA มาทำเป็นอุปกรณ์ขึ้นอยู่กับการโปรแกรมทรัพยากรต่างๆที่อยู่ในเข้าด้วยกัน การที่จะควบคุมการเชื่อมต่อระหว่างจุดสองจุดภายในชิปจะประกอบไปด้วยเน็ตเวิร์ก 2 ทิศทาง คือทางแถวและคอลัมน์ ซึ่งวางอยู่ระหว่าง CLB Programmable switch จะทำการเชื่อมต่ออินพุตและเอาต์พุตของ ไอ โอ บี และ ซีแอลบีที่จุดต่อร่วมระหว่างแถวกับคอลัมน์และสามารถสลับสัญญาณจากเส้นทางไปยังส่วนต่างๆได้




รูปที่ 5.17 แสดง Interconnection ระหว่าง ไอ โอ บี กับ ซีแอลบีของ FPGA ตระกูล XC4000


FPGA ของบริษัท Altera ตระกูล FLEX 10 K เป็นอุปกรณ์ที่มีความหนาแน่นเกตประมาณตั้งแต่ 10,000 – 250,000 เกต โดยการจัดโครงสร้าง (Configuration) จะใช้วิธีโหลดโครงสร้างเข้าไปใน SRAM ภายใน ซึ่งหมายความว่าถ้าไม่ได้มีการจ่ายไฟเลี้ยงให้ โครงสร้างที่จัดเอาไว้ก็จะหายไป FPGA ประเภทนี้สามารถโปรแกรมซ้ำได้ไม่จำกัดจำนวนครั้ง และการทำงานตามลอจิกฟังก์ชันจะใช้วิธีการเปิดตารางดู (Look Up table : LUT) โดยโครงสร้างของ FPGA ตระกูล FLEX 10 K แสดงดังรูปที่ 5.18 โดยในโครงสร้างของ FPGA ตระกูล FLEX 10 K สามารถที่จะแบ่งเป็นส่วนต่างๆ ได้ดังนี้

## Logic Element (LE)


ในรูปที่ 5.19 แสดงโครงสร้างภายในของ LE โดยการกระทำทางบูลีนของลอจิกเกตจะสร้างด้วยวิธีการ LUT โดย LUT คือ 1x16 SRAM ซึ่ง LUT เพียงตัวเดียวสามารถนำมาทำโครงข่ายของลอจิกเกตที่มี 4 อินพุต และ 1 เอาต์พุต โดยโครงข่ายของลอจิกเกตจะถูกแปลงไปเป็นตารางค่าความจริง (Truth Table) ดังแสดงในรูปที่ 5.20 และต้องอ้างอิงถึงค่าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 5.18 แสดงโครงสร้างของ FPGA ตระกูล FLEX 10K




รูปที่ 5.19 แสดงโครงสร้างภายในของ LE เนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 5.20 แสดงการใช้งาน LUT เป็นโครงข่ายของลอจิก

ถ้าโครงข่ายของลอจิกเกิดความซับซ้อนขึ้นจะต้องใช้ LUT ของแต่ละ LE เป็นจำนวนหลายตัว โดยเอาที่พุกของ LUT จะส่งต่อไปยังฟลิปฟล็อปและต่อไปยังโครงข่ายการเชื่อมต่อ (Interconnection Network) ดังแสดงในรูปที่ 5.21




รูปที่ 5.21 แสดงโครงข่ายของการเชื่อมต่อ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งยังขอสงวนสิทธิ์และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## Logic Array Block (LAB)

LAB 1 ตัว จะประกอบไปด้วย 8 LE ดังแสดงในรูปที่ 5.22




รูปที่ 5.22 แสดงโครงสร้างภายในของ LAB

## Embedded Array Block (EAB)

สถาปัตยกรรมโดยทั่วไปของ FLEX 10 K จะมีลักษณะของ LAB ที่มีการจัดเรียงแบบเมตริกซ์ และ EAB ซึ่งมีการเชื่อมต่อนานทางแถวและคอลัมน์ โดยในแต่ละแถวจะมี 1 EAB ซึ่ง 1 EAB จะมีขนาด 2048 บิต และสามารถกำหนดความกว้าง (Width) ความลึก (Depth) ของ EAB ได้โดยไม่ส่งผลกระทบต่อความเร็ว

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 5.23 แสดงโครงสร้างภายใน EAB

**Input Out Element (IOE)**

IOE จะถูกต่ออยู่กับขา I/O โดยจะประกอบด้วยส่วนของวงจรที่เป็น Tri State และส่วนที่เป็น ฟลิปฟลอป ซึ่งเป็น option ดังแสดงในรูปที่ 5.24


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 5.24 แสดงโครงสร้างภายในของ IOE

### 5.5 ขั้นตอนในการออกแบบและทดสอบการทำงานของวงจรภายใน

ในการออกแบบโครงสร้างของวงจรกรองสัญญาณเชิงเลขที่ใช้โครงสร้างเลขคณิตกระจาย โดยการแทนด้วยปริภูมิสเตทที่นำเสนอ นั้น จะทำการพิจารณาจากวงจรกรองในอันดับที่ 2 เนื่องจากในวงจรที่มีอันดับสูงขึ้นก็จะมีส่วนประกอบที่ใช้งานที่เหมือนกัน ซึ่งโครงสร้างของวงจรกรองสัญญาณเชิงเลขอันดับที่ 2 จากการแทนด้วยปริภูมิสเตท แสดงดังในรูปที่ 5.25




รูปที่ 5.25 แสดงโครงสร้างของวงจรกรองสัญญาณเชิงเลขอันดับที่ 2 จากการแทนด้วยปริภูมิสเตท

จากรูปที่ 5.25 จะแยกอธิบายขั้นตอนของการทำงานเป็น 4 ขั้นตอน ดังนี้

1. วงจร A/D (Analog to Digital Converter) ซึ่งถูกควบคุมด้วยสัญญาณ /sc จะทำการแปลงสัญญาณเชิงอุปมาน(analog)  $x(t)$  ให้เป็นลำดับสัญญาณเชิงเลข(digital)  $x(n)$  ขนาด 8 บิต
2. สัญญาณควบคุม/lr ทำหน้าที่โหลดลำดับสัญญาณหรือข้อมูล  $x(n)$  เข้าไปเก็บไว้ในรีจิสเตอร์ RX
3. สัญญาณนาฬิกา clk จะทำการเลื่อนข้อมูลภายในรีจิสเตอร์ RX, SR1 และ SR2 ไปครั้งละ 1 บิต เอาท์พุทของรีจิสเตอร์ RX, SR1 และ SR2 ที่ถูกเลื่อนแต่ละครั้งจะเป็นแอดเดรสของ EPROM ทั้ง 2 ตัว เอาท์พุทของ EPROM ทั้ง 2 ตัว จะถูกส่งไปบวกกับค่าที่อยู่ใน ACC ด้วยวงจร ADD/SUB (ซึ่งถูกควบคุมด้วยสัญญาณ s/a) ผลลัพธ์ที่ได้จะถูกโหลดเข้าเก็บไว้ใน ACC ด้วยสัญญาณ lacc (การคูณค่าที่อยู่ใน ACC ด้วย  $2^{-1}$  หรือเป็นการเลื่อนข้อมูลไปทางขวา 1 บิต ก่อนที่จะนำไปบวกกับค่าจาก EPROM ถูกออกแบบในลักษณะฮาร์ดแวร์สเกลลิง (Hardware scaling) จึงไม่จำเป็นที่จะต้องมียังวงจรเลื่อนข้อมูลไปทางขวา 1 บิต)
4. clk จะเลื่อนข้อมูลในแต่ละรีจิสเตอร์ไปอีก 1 บิต แล้วกระทำซ้ำข้อ 3 จนกระทั่ง clk เลื่อนข้อมูลไปถึงบิตที่ 8 จึงนำค่าที่ได้จากเอาท์พุทของ EPROM ทั้ง 2 ตัว ไปลบออกจากค่าที่อยู่ใน ACC ผลลัพธ์ที่ได้จากการคำนวณของ EPROM1 จะถูกโหลดเข้าไปเก็บไว้ในรีจิสเตอร์ SR1 ส่วนผลลัพธ์ที่ได้จากการคำนวณของ EPROM2 จะถูกโหลดเข้าไปเก็บไว้ใน buffer (ด้วยสัญญาณ /lr) เพื่อทำการแปลงสัญญาณเชิงเลขให้เป็นสัญญาณเชิงอุปมาน ด้วยวงจร D/A จากนั้นทำการลบข้อมูลภายใน ACC ด้วยสัญญาณ /clacc และจะวนกลับไปทำงานซ้ำในขั้นตอนที่ 1, 2, 3, 4 ตามลำดับ


ส่วนสัญญาณที่ใช้ในการควบคุมการทำงานสามารถแสดงไทม์มิ่งไดอะแกรม(Timing diagram) ได้ดังนี้




รูปที่ 5.26 แสดงไทม์มิ่งไดอะแกรมของสัญญาณควบคุม

โดยมีขั้นตอนในการออกแบบส่วนต่างๆ ดังนี้

1. รีจิสเตอร์ RX, SR1 ซึ่งเป็น PISO (Parallel in Serial out shift register) และ รีจิสเตอร์ SR2 ซึ่งเป็น SISO (Serial in Serial out shift register) โดยในส่วนของรีจิสเตอร์นี้ถูกออกแบบไว้สำหรับเลื่อนข้อมูลหรือสัญญาณในรีจิสเตอร์ขนาด 8 บิต ซึ่งผลที่ได้จากการเลื่อนข้อมูลแต่ละบิตจะเป็นตัวกำหนดแอดเดรสของ EPROM และรีจิสเตอร์ Buffer ซึ่งใช้ในการเก็บผลลัพธ์ที่ได้จากการคำนวณไว้เพื่อรอการแปลงเป็นสัญญาณเชิงอุปมาน โดยมีฟังก์ชันการทำงานตามผลการจำลองการทำงาน ดังนี้




รูปที่ 5.27 แสดงการจำลองการทำงานของ PISO




รูปที่ 5.28 แสดงการจำลองการทำงานของ SISO

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 5.29 แสดงการจำลองการทำงานของ Buffer


2. หน่วยความจำ EPROM1 และ EPROM2 สำหรับเก็บค่าผลคูณย่อยไว้ในตารางเปิดคู ซึ่งเมื่อเข้าใจหลักการการทำงานของโครงสร้างเลขคณิตกระจายก็จะทราบว่าจะต้องใช้ขนาดของหน่วยความจำเท่าใด กรณีของวงจรกรองในอันดับที่ 2 แต่ละหน่วยความจำจะมีขนาดเท่ากับ  $8 \times 8 = 64$  บิต (กรณีใช้ความยาวค่าของค่าในหน่วยความจำขนาด 8 บิต) โดย EPROM1 จะเก็บค่าที่ใช้คำนวณสมการสเตด และ EPROM2 เก็บค่าที่ใช้ในการคำนวณสมการเอาท์พุท ซึ่งทำการเขียนเป็นหน่วยการออกแบบแพ็คเกจ (Package Design unit) เพื่อเก็บค่าในตารางเปิดคู  $\phi_n(i)$  และ  $\theta_n(i)$  ไว้ในหน่วยการออกแบบนี้ ค่าในตารางเปิดคูนี้สามารถเรียกไปใช้ได้โดยหน่วยการออกแบบเอนทิตี (Entity Design unit) และ หน่วยการออกแบบสถาปัตยกรรม (Architecture Design unit) ผลการจำลองการทำงานสามารถแสดงได้ดังนี้



รูปที่ 5.30 แสดงการจำลองการทำงานของหน่วยความจำ EPROM

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษานานาชาติ ไม่นับญาติให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3. วงจรสเกลลิงแอกคิวมูเลเตอร์ (Scaling Accumulator) โดยอาศัยคุณสมบัติการบวกแบบเลขส่วนเติมเต็มสองแทนการคูณโดยตรง ซึ่งประกอบด้วยวงจรบวก/ลบ (ADD/SUB) และรีจิสเตอร์แอกคิวมูเลเตอร์ เอาท์พุทของรีจิสเตอร์แอกคิวมูเลเตอร์ถูกออกแบบให้เป็นในลักษณะฮาร์ดแวร์สเกลลิง (Hardware Scaling) ด้วย  $2^{-1}$  ก่อนที่จะป้อนกลับไปบวกกับค่าที่ออกมาจากหน่วยความจำตัวต่อไป และเพื่อเป็นการหลีกเลี่ยงการเลื่อนบิตผิดพลาดไปยังตำแหน่งของบิตเครื่องหมายในกรณีที่เกิดการล้น (Overflow) ดังนั้นจึงต้องมีวงจรเพิ่มเติมสำหรับการตรวจสอบบิตเครื่องหมาย (Sign Digit) โดยใช้เอ็กคลูซีฟออร์เกท นั่นคือจะเอาบิตเครื่องหมายของข้อมูลที่เข้าวงจรบวก ( $a^o$  และ  $b^o$ ) และบิตตัวทศ ( $c^o$ ) มาทำเอ็กคลูซีฟออร์กัน โดยจากวงจรบวก ถ้า  $a+b=d$  ดังนั้นบิตเครื่องหมายของผลลัพธ์จากการเลื่อนข้อมูล ( $d$ ) ไปทางขวา 1 บิต ( $2^{-1}d$ ) หาได้จากสมการ  $d^o = a^o \oplus b^o \oplus c^o$




รูปที่ 5.31 แสดงวงจรสเกลลิงแอกคิวมูเลเตอร์

รูปที่ 5.31 แสดงวงจรสเกลลิงแอกคิวมูเลเตอร์ โดยมีวงจร SD ใช้เพื่อป้องกันกรณีที่เกิดการล้นของสัญญาณไปทับบิตเครื่องหมาย และแสดงถึงลักษณะการเชื่อมโยงของสัญญาณในลักษณะของฮาร์ดแวร์สเกลลิงด้วย  $2^{-1}$  หรือเลื่อนข้อมูลไปทางขวา 1 บิต ซึ่งวงจร SD เสมือนเป็นวงจรที่ใช้เติมบิตเครื่องหมายหลังจากการเลื่อนข้อมูลไปทางขวา โดยแสดงเป็นตัวอย่างการทำงานของวงจรเมื่อเปรียบเทียบกับกรคำนวณโดยเลขฐานสิบ ดังนี้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


ค่าจาก EPROM	0.046875	0.000 0000	
ค่าอินพุตที่จะนำมาบวก	+ 0.015625	+ 0.000 0010	
ค่าที่เก็บไว้ใน ACC	0.0625	0 0.000 1000	; วงจร SD จะให้ผลลัพธ์เป็น 0
	÷ 2	÷ 2	
ค่าที่ได้หลังจากการคูณด้วย 2 <sup>-1</sup>	0.03125	0.000 0100	; เลื่อนข้อมูลไปทางขวา 1 บิต
ค่าจาก EPROM	- 0.25	+ 1.110 0000	; ลบเลขแบบส่วนเติมเต็มสอง
∴ เอาท์พุท	- 0.21875	1.110 0100	; มีค่าเท่ากับ -0.21875



รูปที่ 5.32 แสดงการจำลองการทำงานของสเกลลิงแอกคิวมูเลเตอร์


ในกรณีค่าที่จะเก็บไว้ในตารางเปิดคูมีค่าเกิน 1 จะต้องทำการหารให้มีค่าไม่เกินหนึ่ง แต่ก่อนที่จะโหลดเอาท์พุทออกจะต้องมีการคูณกลับก่อน เช่นกรณีที่ค่าในตารางเปิดคูถูกหารด้วย 2 ดังนั้นเวลาโหลดเอาท์พุทออกจะต้องคูณ 2 กลับคืน ซึ่งสามารถแสดงวงจรสเกลลิงแอกคิวมูเลเตอร์ได้ดังนี้

เริ่มเป็นเอกสารที่ส่งวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ในทางอื่น  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 5.33 แสดงวงจรสเกลลิงแอดคิวนูเมอเรอร์ที่มีการคูณ 2 กลับคืน

4. วงจรควบคุม Control Unit มีไว้เพื่อควบคุมส่วนต่างๆภายในวงจรกรองสัญญาณเชิงเลขให้ทำงานสอดคล้องกัน เพื่อที่จะสร้างเอาต์พุตที่ถูกต้องตามต้องการ วงจรควบคุมโดยทั่วไปจะผลิตสัญญาณนาฬิกาให้สอดคล้องกับการทำงานและคงสภาพของระดับสัญญาณนั้นๆ ไว้ตามช่วงเวลาที่เหมาะสมกับการทำงานนั้นๆ โดยในการออกแบบจะใช้วิธีเขียนเป็นสเตตแมชชีน (State Machine) จากไทม์ทิงไดอะแกรมที่กำหนดไว้เพื่อผลิตสัญญาณควบคุม clk, /lr, /sc, lacc, /clacc, s/a โดยมีสเตตไดอะแกรม (State diagram) ดังนี้




รูปที่ 5.34 แสดงสเตตไดอะแกรมของ Control Unit  
 เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้คัดลอกเผยแพร่และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

โดยมีการกำหนดค่าสเตท (State Assignments) ดังนี้

- S1 เป็นสเตทที่ clk, s/a, lacc, /lr, /clacc, /sc มีค่า 100111  
 S2 เป็นสเตทที่ clk, s/a, lacc, /lr, /clacc, /sc มีค่า 101111  
 S3 เป็นสเตทที่ clk, s/a, lacc, /lr, /clacc, /sc มีค่า 000111  
 S4 เป็นสเตทที่ clk, s/a, lacc, /lr, /clacc, /sc มีค่า 000110  
 S5 เป็นสเตทที่ clk, s/a, lacc, /lr, /clacc, /sc มีค่า 010111  
 S6 เป็นสเตทที่ clk, s/a, lacc, /lr, /clacc, /sc มีค่า 110111  
 S7 เป็นสเตทที่ clk, s/a, lacc, /lr, /clacc, /sc มีค่า 111111  
 S8 เป็นสเตทที่ clk, s/a, lacc, /lr, /clacc, /sc มีค่า 000011  
 S9 เป็นสเตทที่ clk, s/a, lacc, /lr, /clacc, /sc มีค่า 000101

ส่วนการจำลองการทำงานสามารถแสดงได้ดังรูป



รูปที่ 5.35 แสดงการจำลองการทำงานของ Control Unit

## 5.6 การออกแบบโครงสร้างของวงจรกรองสัญญาณเชิงเลขในอันดับที่สูงขึ้น


โครงสร้างของวงจรกรองสัญญาณเชิงเลขในอันดับที่สูงๆ มักนิยมใช้วิธีการแบ่งให้เป็นวงจรอันดับที่ 2 หรือ 1 ต่อเรียงกัน (Cascade) หรือ ขนาน (Parallel) เนื่องจากโครงสร้างแบบโดยตรงจะมีปัญหาในการควบคุมปรากฏการณ์ความไม่เป็นเชิงเส้นเนื่องจากการใช้ความยาวค่าจำกัดได้ยาก และการสร้างวงจรกรองอันดับสูงๆ โดยตรง ย่านไดนามิก (Dynamic range) ของสัมประสิทธิ์จะมีค่ามาก ทำให้ต้องใช้ความยาวค่ามาก แต่ในการออกแบบเพื่อสร้างใช้งานจริงขนาดของความยาวค่าที่ใช้มีจำนวนจำกัด ดังนั้นหากทำการสร้างวงจรอันดับสูงๆ โดยตรง อาจส่งผลให้ตำแหน่งของโพลในระบบเกิดการเคลื่อนตัวจนถึงขนาดที่ทำให้โพลหลุดออกนอกวงกลมหนึ่งหน่วย ซึ่งจะทำให้

ระบบขาดเสถียรภาพ แต่ในที่นี้จะเลือกใช้วิธีต่อแบบขนานเนื่องจากโครงสร้างแบบต่อขนานโดยทั่วไปแล้วให้ระดับของสิ่งรบกวนน้อยกว่าแบบต่อเรียงกัน และการต่อเรียงกันลำดับก่อนหลังของวงจรอันดับที่ 2 ย่อยๆ ที่นำมาต่อเนื้จะมีผลต่อระดับของสัญญาณรบกวน แต่แบบขนานลำดับก่อนหลังจะไม่มีผล อีกเหตุผลหนึ่งคือ ความเร็วในการประมวลผลของโครงสร้างแบบขนานจะเร็วกว่าโครงสร้างแบบต่อเรียงกัน และ ภาค Control unit ของแบบต่อเรียงกันจะมีขนาดใหญ่ขึ้นตามจำนวนของวงจรกรองอันดับที่ 2 ย่อยๆ แต่สำหรับแบบขนานจะใช้ภาค Control unit ตัวเดียวกับที่ใช้กับวงจรกรองสัญญาณในอันดับที่ 2

สำหรับโครงสร้างแบบต่อขนาน (Parallel form) หาได้จากการนำฟังก์ชันถ่ายโอน  $H(z)$  มาแยกเป็นเศษส่วนย่อย (Partial fraction) ดังแสดงในสมการที่ (5.1)

$$H(z) = D + \sum_{i=1}^k H_i(z) \tag{5.1}$$

โดยที่  $H_i(z)$  อาจอยู่ในรูปของวงจรกรองสัญญาณเชิงเลขอันดับที่ 1 หรืออันดับที่ 2 โครงสร้างแบบต่อขนานนี้ โดยทั่วไปแล้วจะให้ระดับของสัญญาณรบกวนน้อยกว่าแบบต่อเรียงกัน  $H_i(z)$  จะถูกแทนให้อยู่ในรูปของปริภูมิสเตต ซึ่งโครงสร้างแบบขนานโดยทั่วไปแสดงได้ดังรูปที่ 5.36



รูปที่ 5.36 แสดงโครงสร้างวงจรกรองสัญญาณเชิงเลขแบบต่อขนาน

พิจารณาจากวงจรกรองสัญญาณอันดับที่ 4 ซึ่งสามารถแบ่งเป็นวงจรกรองสัญญาณอันดับที่ 2 ต่อขนานกัน 2 ชุด จะได้

$$H(z) = D + H_1(z) + H_2(z) \tag{5.2}$$

โดยพิจารณาจากสมการที่ (4.73) กรณี  $H_1(z)$  สามารถแทนด้วยปริภูมิสเตต ได้ดังนี้

$$\begin{bmatrix} q1_1(n+1) \\ q1_2(n+1) \end{bmatrix} = \begin{bmatrix} 0 & 1 \\ A1_{21} & A1_{22} \end{bmatrix} \begin{bmatrix} q1_1(n) \\ q1_2(n) \end{bmatrix} + \begin{bmatrix} 0 \\ B1_2 \end{bmatrix} x(n)$$

$$y1(n) = [C1_1 \quad C1_2] \begin{bmatrix} q1_1(n) \\ q1_2(n) \end{bmatrix}$$

$$\therefore q_{12}(n+1) = A_{122} q_{12}(n) + A_{121} q_{12}(n-1) + B_{12} x(n) \quad (5.3a)$$

$$y_1(n) = C_{12} q_{12}(n) + C_{11} q_{12}(n-1) \quad (5.3b)$$

ส่วน  $H_2(z)$  สามารถแทนด้วยปริภูมิสแตท ได้ดังนี้


$$\begin{bmatrix} q_{21}(n+1) \\ q_{22}(n+1) \end{bmatrix} = \begin{bmatrix} 0 & 1 \\ A_{221} & A_{222} \end{bmatrix} \begin{bmatrix} q_{21}(n) \\ q_{22}(n) \end{bmatrix} + \begin{bmatrix} 0 \\ B_{22} \end{bmatrix} x(n)$$

$$y_2(n) = \begin{bmatrix} C_{21} & C_{22} \end{bmatrix} \begin{bmatrix} q_{21}(n) \\ q_{22}(n) \end{bmatrix}$$

$$\therefore q_{22}(n+1) = A_{222} q_{22}(n) + A_{221} q_{22}(n-1) + B_{22} x(n) \quad (5.4a)$$

$$y_2(n) = C_{22} q_{22}(n) + C_{21} q_{22}(n-1) \quad (5.4b)$$

แทนตัวแปร  $q_{12}$  ด้วย  $q_1$  และ  $q_{22}$  ด้วย  $q_2$  จากนั้นพิจารณาโครงสร้างแบบขนานของวงจรกรองสัญญาณแบบปริภูมิสแตทที่ได้ ดังรูป



รูปที่ 5.37 แสดงโครงสร้างแบบขนานของวงจรกรองสัญญาณแบบปริภูมิสแตทอันดับที่ 4

จากรูปที่ 5.37 และสมการที่ (5.3) และสมการที่ (5.4) จะได้ความสัมพันธ์ต่างๆเพื่อหาค่าที่จะเก็บไว้ในตารางเปิดดู ได้ดังนี้ สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นองญาติให้นำไปใช้ประโยชน์ด้านการค้า สำหรับการคำนวณสมการสเตทซุคที่ 1 ลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$\begin{aligned} \phi_{1n}(i) &= \phi_{1n}(q_{1i}(n), q_{1i}(n-1), x_i(n)) \\ &= A_{122} q_1(n) + A_{121} q_1(n-1) + B_{12} x(n) \end{aligned} \quad (5.5)$$

ซึ่งผลลัพธ์ คือ  $q1(n+1)$  หาได้ดังนี้

$$q1(n+1) = -\phi1_n(0) + \sum_{i=1}^{L-1} \phi1_n(i) 2^{-i} \quad (5.6)$$

สำหรับการคำนวณสมการสเตทชดที่ 2

$$\begin{aligned} \phi2_n(i) &= \phi2_n(q2_i(n), q2_i(n-1), x_i(n)) \\ &= A2_{22} q2(n) + A2_{21} q2(n-1) + B2_2 x(n) \end{aligned} \quad (5.7)$$

ซึ่งผลลัพธ์ คือ  $q2(n+1)$  หาได้ดังนี้

$$q2(n+1) = -\phi2_n(0) + \sum_{i=1}^{L-1} \phi2_n(i) 2^{-i} \quad (5.8)$$

สำหรับการคำนวณสมการเอาต์พุต


$$\begin{aligned} \theta_n(i) &= \theta_n(q1_i(n), q1_i(n-1), q2_i(n), q2_i(n-1), x_i(n)) \\ &= C1_2 q1(n) + C1_1 q1(n-1) + C2_2 q2(n) + C2_1 q2(n-1) + D x(n) \end{aligned} \quad (5.9)$$

ซึ่งผลลัพธ์คือ  $y(n) = y1(n) + y2(n)$  หาได้ดังนี้

$$y(n) = -\theta(0) + \sum_{i=1}^{L-1} \theta(i) 2^{-i} \quad (5.10)$$

จากสมการที่ (5.5) ถึงสมการที่ (5.10) จะเห็นได้ว่าการคำนวณค่าตัวแปรสเตท  $q1(n+1)$  และ  $q2(n+1)$  จะมีลักษณะสมการที่มีการป้อนกลับ ดังนั้นลักษณะโครงสร้างที่ได้จะมองได้ว่าเป็นวงจรรองแบบ IIR (Infinite Impulse Response) ส่วนการคำนวณค่าตัวแปรเอาต์พุตจะมีลักษณะสมการที่ไม่มีป้อนกลับ ลักษณะโครงสร้างที่ได้จะมองได้ว่าเป็นวงจรรองแบบ FIR (Finite Impulse Response) ซึ่งวงจรรองสัญญาณเชิงเลขอันดับที่ 4 ที่ใช้โครงสร้างเลขคณิตกระจาย โดยทำการต่อแบบขนานสามารถแสดงได้ดังรูปที่ 5.38

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 5.38 แสดงโครงสร้างเลขคณิตกระจายของวงจรกรองสัญญาณเชิงเลขอันดับที่ 4 ที่นำเสนอ

จากรูปที่ 5.38 จะแยกอธิบายขั้นตอนการทำงานเป็น 5 ขั้นตอน ดังนี้

1. วงจร A/D (Analog to Digital Converter) ซึ่งถูกควบคุมด้วยสัญญาณ /sc จะทำการแปลงสัญญาณเชิงอุปมาน (Analog)  $x(t)$  ให้เป็นลำดับสัญญาณเชิงเลข (Digital)  $x(n)$  ขนาด 8 บิต
2. สัญญาณควบคุม /lr ทำหน้าที่โหลดลำดับสัญญาณ  $x(n)$  เข้าไปเก็บไว้ในรีจิสเตอร์ RX
3. สัญญาณนาฬิกา clk จะทำการเลื่อนข้อมูลภายในรีจิสเตอร์ RX, SR11, SR12, SR21 และ SR22 ไปครั้งละ 1 บิต เอาท์พุทของแต่ละรีจิสเตอร์ คือ  $x_i(n)$ ,  $q1_i(n)$ ,  $q1_i(n-1)$ ,  $q2_i(n)$  และ  $q2_i(n-1)$  ตามลำดับ ที่ถูกเลื่อนแต่ละครั้งจะเป็นแอดเดรสของหน่วยความจำ โดย

$q1_i(n)$ ,  $q1_i(n-1)$  และ  $x_i(n)$  เป็นแอดเดรสของ EPROM  $\phi 1_n(i)$

$q2_i(n)$ ,  $q2_i(n-1)$  และ  $x_i(n)$  เป็นแอดเดรสของ EPROM  $\phi 2_n(i)$

4. เอาท์พุทของ EPROM ทั้ง 3 ตัว จะถูกส่งไปบวกกับค่าที่อยู่ใน ACC ด้วยวงจร ADD/SUB (ซึ่งถูกควบคุมด้วยสัญญาณ s/a) ผลลัพธ์ที่ได้จะถูกโหลดเข้าไปเก็บไว้ใน ACC ด้วยสัญญาณ lacc

5. clk จะเลื่อนข้อมูลในแต่ละรีจิสเตอร์ไปอีก 1 บิต แล้วกระทำซ้ำ ข้อ 3 และ 4 จนกระทั่ง clk เลื่อนข้อมูลไปถึงบิตที่ 8 จึงนำค่าที่ได้จากเอาต์พุตของ EPROM ทั้ง 3 ตัว ไปลบออกจากค่าที่อยู่ใน ACC ผลลัพธ์ที่ได้จากการคำนวณของ EPROM  $\phi_{1n}(i)$  จะถูกโหลดเข้าไปเก็บไว้ในรีจิสเตอร์ SR11 ส่วนผลลัพธ์ที่ได้จากการคำนวณของ EPROM  $\phi_{2n}(i)$  จะถูกโหลดเข้าไปเก็บไว้ในรีจิสเตอร์ SR21 และผลลัพธ์ที่ได้จากการคำนวณของ EPROM  $\theta_n(i)$  จะถูกโหลดเข้าไปเก็บไว้ใน buffer (ด้วยสัญญาณ /lr) เพื่อทำการแปลงสัญญาณเชิงเลขให้เป็นสัญญาณเชิงอุปมานด้วยวงจร D/A จากนั้นทำการลบข้อมูลภายใน ACC ด้วยสัญญาณ /clacc และจะวนกลับไปทำงานซ้ำในขั้นตอนที่ 1-5 ตามลำดับ

ค่าในตารางเปิดดู  $\phi_{1n}(i)$  และ  $\phi_{2n}(i)$  สามารถคำนวณได้โดยใช้สมการที่ (5.5) และสมการที่ (5.7) ตามลำดับ โดยมีค่าแอดเดรสเริ่มจาก 000 - 111 ส่วนค่าในตารางเปิดดู  $\theta_n(i)$  สามารถคำนวณได้โดยใช้สมการที่ (5.9) โดยมีค่าแอดเดรสเริ่มจาก 00000 - 11111 จากนั้นแทนค่าแอดเดรสทั้งหมดลงในทั้ง 3 สมการก็จะได้ค่า  $\phi_{1n}(i)$ ,  $\phi_{2n}(i)$  และ  $\theta_n(i)$  ตามลำดับ ส่วนสัญญาณที่ใช้ในการควบคุมการทำงานจะมีลักษณะเหมือนกับสัญญาณควบคุมวงจรกรองสัญญาณในอันดับที่ 2 โดยมีไทม์มิ่งไดอะแกรม ดังรูปที่ 5.26 ซึ่งตัวอย่างการออกแบบสามารถแสดงได้ดังนี้

พิจารณาฟังก์ชันถ่ายโอนของวงจรกรองสัญญาณเชิงเลขอันดับที่ 4 คือ

$$H(z) = \frac{0.0466 + 0.1863z^{-1} + 0.2795z^{-2} + 0.1863z^{-3} + 0.0466z^{-4}}{1 - 0.7821z^{-1} + 0.6800z^{-2} - 0.1827z^{-3} + 0.0301z^{-4}} \quad (5.11)$$

ทำการแยกเศษส่วนย่อย จะได้

$$\begin{aligned} H(z) &= D + H_1(z) + H_2(z) \\ &= 0.04685 + \frac{-0.58533z^{-1} + 0.37671z^{-2}}{1 - 0.45312z^{-1} + 0.46633z^{-2}} + \frac{0.80809z^{-1} + 0.04471z^{-2}}{1 - 0.32898z^{-1} + 0.06459z^{-2}} \end{aligned} \quad (5.12)$$

แทน  $H_1(z)$  ให้อยู่ในรูปของปริภูมิสเตตซึ่งผ่านการสเกลตามกฎของ  $L_2$  norm แล้ว จะได้

$$A1 = \begin{bmatrix} 0 & 1 \\ -0.46633 & 0.4531 \end{bmatrix} \quad B1 = \begin{bmatrix} 0 \\ 0.84132 \end{bmatrix}$$

เอกสารนี้เป็นเอกสาร [งานเพื่อการศึกษา] กรุณา [ ] เหนือหน้าไปใช้ประโยชน์ด้านการค้า  
ไปว่ากรณีใดๆที่ C1 = [0.44777 -0.69573] นี้ขอหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

แทน  $H_2(z)$  ให้อยู่ในรูปของปริภูมิสเตรตซึ่งผ่านการสเกลตามกฎของ  $L_2$  norm แล้ว จะได้

$$A_2 = \begin{bmatrix} 0 & 1 \\ -0.46633 & 0.4531 \end{bmatrix}$$

$$B_2 = \begin{bmatrix} 0 \\ 0.84132 \end{bmatrix}$$

$$C_2 = [0.44777 \quad -0.69573]$$

จากนั้นหาค่าเพื่อเก็บไว้ในตารางเปิดดู ได้ดังนี้

ตารางที่ 5.1 แสดงค่าที่เก็บไว้ในหน่วยความจำ  $\phi_{1,n}(i)$  ของวงจรกรองสัญญาณอันดับที่ 4

$q_{1_i}(n)$	$q_{1_i}(n-1)$	$x_i(n)$	$F$	$\phi_{1_n}(i)$
0	0	0	0	000000000
0	0	1	0.841317	001101011
0	1	0	-0.466325	111000100
0	1	1	0.374991	000110000
1	0	0	0.453119	000111010
1	0	1	1.294436	010100101
1	1	0	-0.013206	111111110
1	1	1	0.828111	001101010

ตารางที่ 5.2 แสดงค่าที่เก็บไว้ในหน่วยความจำ  $\phi_{2,n}(i)$  ของวงจรกรองสัญญาณอันดับที่ 4

$q_{2_i}(n)$	$q_{2_i}(n-1)$	$x_i(n)$	$F$	$\phi_{2_n}(i)$
0	0	0	0	000000000
0	0	1	0.94907	001111001
0	1	0	-0.064587	111110111
0	1	1	0.884483	001110001
1	0	0	0.328975	000101010
1	0	1	1.278046	010100011
1	1	0	0.264388	000100001
1	1	1	1.213458	010011011

ตารางที่ 5.3 แสดงค่าที่เก็บไว้ในหน่วยความจำ  $\theta_n(i)$  ของวงจรกรองสัญญาณอันดับที่ 4

$q1_i(n)$	$q1_i(n-1)$	$q2_i(n)$	$q2_i(n-1)$	$x_i(n)$	$F$	$\theta_n(i)$
0	0	0	0	0	0	000000000
0	0	0	0	1	0.04658	000000101
0	0	0	1	0	0.04711	000000110
0	0	0	1	1	0.09369	000001011
0	0	1	0	0	0.85146	001101100
0	0	1	0	1	0.89804	001110010
0	0	1	1	0	0.89857	001110011
0	0	1	1	1	0.94515	001111000
0	1	0	0	0	0.44777	000111001
0	1	0	0	1	0.49435	000111111
0	1	0	1	0	0.49488	000111111
0	1	0	1	1	0.54146	001000101
0	1	1	0	0	1.29923	010100110
0	1	1	0	1	1.34581	010101100
0	1	1	1	0	1.34634	010101100
0	1	1	1	1	1.39292	010110010
1	0	0	0	0	-0.69573	110100110
1	0	0	0	1	-0.64915	110101100
1	0	0	1	0	-0.64862	110101100
1	0	0	1	1	-0.60204	110110010
1	0	1	0	0	0.15573	000010011
1	0	1	0	1	0.20231	000011001
1	0	1	1	0	0.20283	000011001
1	0	1	1	1	0.24942	000011111
1	1	0	0	0	-0.24796	111100000
1	1	0	0	1	-0.20138	111100110
1	1	0	1	0	-0.20085	111100110
1	1	0	1	1	-0.15427	111101100
1	1	1	0	0	0.60350	001001101
1	1	1	0	1	0.65008	001010011
1	1	1	1	0	0.65061	001010011
1	1	1	1	1	0.69719	001011001

โดยวงจรที่ออกแบบนี้จะมีขนาดความยาวค่าในหน่วยความจำเท่ากับ 9 บิต และใช้สเกลลิงแอกคิวมูเลเตอร์ขนาด 10 บิต ส่วนวงจร A/D และ D/A จะใช้ขนาด 8 บิต สำหรับในวงจรอันดับที่สูงขึ้นกว่านี้ก็มีการออกแบบในลักษณะเดียวกัน คือทำการแบ่งฟังก์ชันถ่ายโอนให้เป็นเศษส่วนย่อย จากนั้นก็นำแต่ละส่วนของวงจรอันดับที่ 2 (Second order section) มาทำการแปลงให้อยู่ในรูปปริภูมิสเตท โดยจะใช้หน่วยความจำสำหรับคำนวณตัวแปรสเตททั้งหมดเท่ากับจำนวนส่วนย่อยที่เป็นวงจรอันดับที่ 2 ส่วนหน่วยความจำสำหรับคำนวณตัวแปรเอาต์พุตจะมีจำนวนเท่ากับ 1 เนื่องจากเอาต์พุตจะเป็นฟังก์ชันของอินพุตและตัวแปรสเตททั้งหมดของวงจร ส่วนตัวแปรสเตทของแต่ละส่วนย่อยจะเป็นฟังก์ชันของอินพุตและตัวแปรสเตทในส่วนของตัวเองที่ถูกหวนเวลาออกไป โดยสรุปเป็นสมการได้ดังนี้

สำหรับวงจรกรองอันดับที่  $N$  ใดๆ ที่ใช้โครงสร้างแบบค่อขนานโดยประกอบด้วยวงจรกรองอันดับที่ 2 จำนวน  $k$  ชุด จะได้สมการสเตทของแต่ละส่วนย่อยที่เป็นวงจรอันดับที่ 2 คือ

$$\begin{aligned}\phi k_n(i) &= \phi k_n(qk_i(n), x_i(n)) \\ &= \left[ \sum_{j=1}^2 A k_{2j} qk_i((n+j)-2) \right] + B k_2 x_i(n)\end{aligned}\quad (5.13)$$

และสมการเอาต์พุตของวงจรอันดับที่  $N$  คือ

$$\begin{aligned}\theta_n(i) &= \theta_n(qk_i(n), x_i(n)) \\ &= \sum_{k=1}^{N/2} \left[ \sum_{j=1}^2 C k_{3-j} qk_i((n+1)-j) \right] + D x_i(n)\end{aligned}\quad (5.14)$$


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

# บทที่ 6

## สรุปผลการทดลอง

### 6.1 การทดลองและผลการทดลอง

วงจรกรองสัญญาณเชิงเลขที่ได้ออกแบบไว้เป็นวงจรกรองสัญญาณเชิงเลขความถี่ต่ำผ่านแบบบัตเตอร์เวิร์ท อันดับที่ 8 โดยในการทดลองจะใช้ FPGA ของบริษัท Altera ตระกูล FLEX10K เบอร์ EPF10K20RC240-4 และใช้โปรแกรม Max+II เวอร์ชัน 9.5 Baseline ในการพัฒนางจรทั้งหมด โดยใช้ทรัพยากรในการออกแบบทั้งหมด 896 Logic Cell จาก 1152 Logic Cell คิดเป็น 77% และความเร็วสูงสุดในการทำงาน 9.88 MHz ซึ่งโครงสร้างของวงจรที่ออกแบบแสดงได้ดังนี้




รูปที่ 6.1 แสดงโครงสร้างของวงจรกรองสัญญาณเชิงเลขอันดับที่ 8 ที่นำเสนอ

ส่วนข้อกำหนดถึงคุณสมบัติของวงจรกรองที่ออกแบบเป็นดังนี้

ความถี่ตัด (Cut-off frequency) = 12.5 kHz


ความถี่การสุ่มตัวอย่างของสัญญาณ (Sampling frequency) = 100 kHz

โดยในการทดลองจะทำการป้อนสัญญาณอินพุตด้วยสัญญาณไซน์ขนาด 4 Vp-p แล้วทำการปรับความถี่ของสัญญาณอินพุตไป ณ. ความถี่ต่างๆ ได้ผลการทดลอง ดังนี้




รูปที่ 6.2 แสดงสัญญาณอินพุต (บน) และ สัญญาณเอาต์พุต (ล่าง) ที่ความถี่ 500 Hz


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 6.3 แสดงสัญญาณอินพุต (บน) และ สัญญาณเอาต์พุต (ล่าง) ที่ความถี่ 5 kHz




รูปที่ 6.4 แสดงสัญญาณอินพุต (บน) และ สัญญาณเอาต์พุต (ล่าง) ที่ความถี่ 10 kHz



Ref3 100mV 400μs 0.00000 s

รูปที่ 6.5 แสดงสัญญาณอินพุต (บน) และ สัญญาณเอาต์พุต (ล่าง) ที่ความถี่ 15 kHz




Ref3 100mV 400μs 0.00000 s

รูปที่ 6.6 แสดงสัญญาณอินพุต (บน) และ สัญญาณเอาต์พุต (ล่าง) ที่ความถี่ 18 kHz



รูปที่ 6.7 แสดงสัญญาณอินพุต (บน) และ สัญญาณเอาต์พุต (ล่าง) ที่ความถี่ 25 kHz




รูปที่ 6.8 แสดงสัญญาณอินพุต (บน) และ สัญญาณเอาต์พุต (ล่าง) ที่ความถี่ 30 kHz

ตารางที่ 6.1 แสดงผลการทดลองค่าระดับของสัญญาณเอาต์พุต ณ. ความถี่ต่างๆ

Freq (Hz)	Vout (Vp-p)	Normalized	Freq (Hz)	Vout (Vp-p)	Normalized
500	12.8	0.9078	11000	9.9	0.7021
1000	12.8	0.9078	11500	9.2	0.6525
1500	12.8	0.9078	12000	8.5	0.6028
2000	12.9	0.9149	13000	7.3	0.5177
2500	13	0.922	14000	6.2	0.4397
3000	13.1	0.9291	15000	5.2	0.3688
3500	13.2	0.9362	16000	4.5	0.3191
4000	13.4	0.9504	17000	3.9	0.2766
4500	13.6	0.9645	18000	3.4	0.2411
5000	13.8	0.9787	19000	2.9	0.2057
5500	14	0.9929	20000	2.5	0.1773
6000	14.1	1	21000	2.2	0.156
6500	14.1	1	22000	1.9	0.1348
7000	14.1	1	23000	1.6	0.1135
7500	13.9	0.9858	24000	1.3	0.0922
8000	13.6	0.9645	25000	1	0.0709
8500	13.2	0.9362	26000	0.8	0.0567
9000	12.7	0.9007	27000	0.7	0.0496
9500	12.2	0.8652	28000	0.5	0.0355
10000	11.4	0.8085	29000	0.4	0.0284
10500	10.6	0.7518	30000	0.3	0.0213

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ส่วนผลตอบสนองทางความถี่ สามารถแสดงได้ดังนี้



รูปที่ 6.9 แสดงผลตอบสนองความถี่ของวงจรกรองสัญญาณ

จากรูปที่ 6.2 ถึงรูปที่ 6.9 แสดงผลการทดลองและผลตอบสนองทางความถี่ ซึ่งจะเห็นได้ว่า วงจรกรองสัญญาณที่ได้สามารถทำงานเป็นวงจรกรองสัญญาณความถี่ต่ำผ่านได้ แต่ผลตอบสนองทางความถี่จะผิดพลาดไปจากทางทฤษฎี เนื่องจากระบบการประมวลผลที่ใช้มีขนาด 8 บิต (สังเกตจากสัญญาณ clk ที่ใช้ 8 ลูก ต่อ 1 cycle การทำงาน) และขนาดความยาวค่าของค่าสัมประสิทธิ์ที่เก็บไว้ในหน่วยความจำมีขนาดจำกัด ทำให้จำนวนบิตที่เหลือของค่าที่บรรจุไว้ในตารางเปิดดูถูกตัดทิ้งไป ดังนั้นจึงทำให้สัมประสิทธิ์ของวงจรกรองสัญญาณผิดพลาด ส่งผลให้เกิดการเคลื่อนตัวของตำแหน่งโพลและซีโร ทำให้ความชันของกราฟน้อยกว่าทางทฤษฎี ดังนั้นสิ่งสำคัญที่จะส่งผลต่อผลลัพธ์จากการคำนวณก็คือขนาดของความยาวค่าที่ใช้เก็บค่าสัมประสิทธิ์ของหน่วยความจำ และขนาดของข้อมูลอินพุตที่จะใช้เป็นแอดเดรสของหน่วยความจำ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## 6.2 สรุปปัญหาที่เกิดขึ้นและข้อเสนอแนะ

ปัญหาที่เกิดขึ้นในการออกแบบ คือการกำหนดขนาดของความยาวคำที่ใช้ในหน่วยความจำที่เหมาะสม เนื่องจากการประมวลผลเป็นแบบ 8 บิต คือสัญญาณที่ใช้เป็นแอดเดรสของหน่วยความจำมีขนาด 8 บิต ถึงแม้ว่าขนาดของความยาวคำที่ใช้ในหน่วยความจำและวงจรสเกลลิงแอกคิวมูลเตอร์จะมีจำนวนบิตมากๆ ก็ตามก็ไม่ได้ช่วยให้ผลลัพธ์จากการคำนวณถูกต้องขึ้น เนื่องจากผลลัพธ์ที่ได้จากการคำนวณจะถูกตัดให้เหลือเพียง 8 บิต ซึ่งจะทำให้เกิดความผิดพลาดของสัมประสิทธิ์มากกว่าการกำหนดให้ขนาดของความยาวคำมีขนาด  $8+n$  บิต และแอกคิวมูลเตอร์มีขนาด  $9+n$  บิต โดย  $2^n$  คือคำที่ใช้ในการหารสัมประสิทธิ์ในหน่วยความจำไม่ให้มีขนาดเกินหนึ่งเพื่อไม่ให้เกิดการล้นของสัมประสิทธิ์ ผลลัพธ์จากการคำนวณจะต้องทำการคูณ  $2^n$  กลับ หรือเลื่อนข้อมูลไปทางซ้าย  $n$  บิต ซึ่งจะทำให้ผลลัพธ์ที่โผล่ออกมามีขนาด 8 บิตพอดีเทียบได้กับเป็นการปิดเศษของผลลัพธ์

ในส่วนของฝั่งการคำนวณตัวแปรสเตต ซึ่งมองได้ว่าเป็นวงจรกรองแบบ IIR ต้องใช้ขนาดของความยาวคำมากเพื่อป้องกันเรื่องเสถียรภาพของวงจร แต่ในที่นี้ได้ทำการแบ่งเป็นวงจรอันดับที่ 2 ต่อขนานกัน ทำให้ลดเรื่องความไว (Sensitivity) ของสัมประสิทธิ์ลงได้ ส่วนฝั่งการคำนวณเอาต์พุต ซึ่งมองได้ว่าเป็นวงจรกรองแบบ FIR ซึ่งไม่มีปัญหาเรื่องเสถียรภาพ แต่มีปัญหาในเรื่องความถูกต้องของเอาต์พุตเนื่องจากย่านพลวัตของสัมประสิทธิ์จะมีค่ามาก ดังนั้นถ้าแทนด้วยจำนวนบิตจำกัดแล้ว สำหรับวงจรถูกออกแบบนี้วงจรถูกจะมีเสถียรภาพ แต่ผลลัพธ์ที่ได้จากการคำนวณของฝั่งเอาต์พุตจะมีความผิดพลาดเกิดขึ้น ซึ่งทำให้วงจรกรองสัญญาณทำงานได้แต่ให้ผลตอบสนองทางความถี่ผิดพลาดไปจากทางทฤษฎี

ในเรื่องของความเร็วในการทำงาน เนื่องจากใช้โครงสร้างแบบขนาน ดังนั้นความเร็วจะมากกว่าการต่อแบบเรียงกัน แต่โครงสร้างที่นำเสนอนี้ หน่วยความจำ  $\theta_n(i)$  มีจำนวนแอดเดรสที่ค่อนข้างมาก คือ  $2^9 = 512$  แอดเดรส ซึ่งยังอันดับของวงจรกรองสูงขึ้นจำนวนแอดเดรสก็จะเพิ่มขึ้น ซึ่งจะส่งผลให้ความเร็วของวงจรถดลง เนื่องจากจะเกิดปรากฏการณ์คอขวด (Bottle neck) ขึ้นที่หน่วยความจำนั้นๆ โดยสามารถลดผลกระทบอันนี้เพื่อเพิ่มความเร็วของวงจรได้โดยการแบ่งส่วนของหน่วยความจำ  $\theta_n(i)$  เป็นส่วนย่อยๆ แล้วใช้วงจรสเกลลิงแอกคิวมูลเตอร์แบบหลายอินพุต (Multi input Scaling accumulator) แทนสเกลลิงแอกคิวมูลเตอร์เดิม เนื่องจากความเร็วของตัวประมวลผลที่ใช้โครงสร้างเลขคณิตกระจายนี้ ขึ้นอยู่กับเวลามากที่สุดที่ใช้ในการเข้าถึงข้อมูล (Access time) ของหน่วยความจำ ( $\max t_{EPROM}$ ) บวกกับเวลามากที่สุดที่ใช้ในการบวก ( $\max t_{adder}$ )

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสาร ทุกครั้งที่มีการนำไปใช้

## เอกสารอ้างอิง

- [1] A.Antoniou, Digital filters Analysis and Design, McGraw-Hill, 1979.
- [2] A.Peled and B.Liu, "A new hardware realization of Digital filters," IEEE Trans.ASSP., Vol.ASSP-22, No.6, pp. 456-462, December 1974.
- [3] A.Peled and B.Liu, Digital Signal Processing Theory, Design and Implementation, John Wiley & Sons, 1976.
- [4] S.A.White, "Applications of Distributed Arithmetic to Digital Signal Processing : A Tutorial Review," IEEE ASSP. Magazine, Vol.6, No.3, pp. 4-13, July 1989.
- [5] C.S.Burrus, "Digital Filter Structure Described by Distributed Arithmetic," IEEE Trans. Circuits and Systems, Vol. CAS-24, No.12 pp. 674-680 December 1977.
- [6] S.Zohar, "A VLSI Implementation of a Correlator/Digital Filter Based on Distributed Arithmetic," IEEE Trans. ASSP., Vol.37, No.1 pp. 156-160 January 1989.
- [7] D.F.Elliott, Handbook of Digital Signal Processing Engineering Applications, Academic Press, 1987.
- [8] วินัย ทองคั้น, สมยศ จุณณะปิยะ และ กอบชัย เดชหาญ, "การออกแบบและสร้างวงจรกรองสัญญาณเชิงเลขแบบบิตเคอร์เวิร์ธ อันดับที่ 6," วิศวกรรมลาดกระบัง ปีที่ 13 ฉบับที่ 1 หน้า 78-90 กรกฎาคม 2539
- [9] S.Tantaratana, "Who Needs Hardware Multipliers," การประชุมวิชาการทางวิศวกรรมไฟฟ้า ครั้งที่ 21 หน้า 27-32 พฤศจิกายน 2541
- [10] วัลลภ สุระกำพลธร, การประมวลผลสัญญาณเชิงเลข การกรองและการแปลง, สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง 2533
- [11] E.C.Ifechar and B.W.Jervis, Digital Signal Processing A Practical Approach, Addison-Wesley, 1993.
- [12] T.W.Parks and C.S.Burrus, Digital Filter Design, John Wiley & Sons, 1987.
- [13] B.W.Bomar, "New Second-Order State-Space Structures for Realizing Low Roundoff Noise Digital Filters," IEEE Trans. ASSP., Vol. ASSP-33, No.1 pp. 106-110, February 1985.
- [14] W.L.Mills, C.T.Mullis and R.A.Roberts, "Low roundoff noise and normal realizations of fixed point IIR Digital Filters," IEEE Trans. ASSP., Vol. ASSP-29, No. 4., pp. 893-903 August 1981.

- [15] M.Kawamata and T.Higuchi, "A Unified Approach to the Optimal Synthesis of fixed-point State-Space Digital Filters," IEEE Trans. ASSP., Vol. ASSP-33, No.4 pp. 911-920, August 1985.
- [16] B.Psenicka, F.Garcia-Ugalde, J.Savage, S.Herrera-Garcia and V.Davidek, "Design of State Digital Filters," IEEE Trans. Signal Processing, Vol.46, No.9, pp. 2544-2549 September 1998.
- [17] L.Wanhammar, DSP Integrated Circuits, Academic Press, 1999.
- [18] K.K.Parhi, VLSI Digital Signal Processing Systems Design and Implementation, John Wiley & Sons, 1999.
- [19] F. J.Taylor, "An Analysis of the Distributed Arithmetic Digital Filter," IEEE Trans. ASSP., Vol. ASSP-34, No.5, pp. 1165-1170, October 1986.
- [20] The Role of Distributed Arithmetic in FPGA-based Signal Processing, <http://www.xilinx.com>
- [21] D.E.Ott and T.J.Wilderotter, A Designer's Guide to VHDL Synthesis, Kluwer Academic Publishers, 1994.
- [22] S.Sjoholm and L.Lindh, VHDL for Designers, Prentice Hall, 1997.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ภาคผนวก ก.

## การเผยแพร่งานวิจัย



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับกรใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

1. ศรวัฒน์ ชิวปรีชา, กอบชัย เศรษฐาญ, “การออกแบบวงจรรองสัญญาณเชิงเลขที่ใช้โครงสร้างเลขคณิตกระจายโดยการแทนด้วยปริภูมิสเคท,” วิศวกรรมลาดกระบัง ปีที่ 17 ฉบับที่ 1 หน้า 109-114 มีนาคม 2543



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับกรใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## ประวัติผู้เขียน

นายศรวัฒน์ ชิวปรีชา เกิดเมื่อวันที่ 12 กันยายน พ.ศ. 2520 ที่จังหวัดนครปฐม สำเร็จ การศึกษาระดับมัธยมศึกษาจากโรงเรียนสวนกุหลาบวิทยาลัย ปีการศึกษา 2537 และสำเร็จการ ศึกษาวิศวกรรมศาสตรบัณฑิต (วิศวกรรมโทรคมนาคม) จากมหาวิทยาลัยเทคโนโลยีสุรนารี ปีการ ศึกษา 2540



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้