การประยุกต์รีเลย์ป้องกันไม่สมดุลย์ในระบบคาปาซิเตอร์แบงค์แรงดันสูงโดยใช้การแปลงเวฟเล็ตแบบเต็มหน่วย และปัญญาประดิษฐ์

AN APPLICATION OF UNBALANCE PROTECTION RELAY IN HIGH VOLTAGE SHUNT CAPACITOR BANK USING DISCRETE WAVELET TRANSFORM AND ARTIFICIAL INTELLIGENCE



ธีระศักดิ์ พัฒน์เจริญ

THEERASAK PATCHAROEN

วิทยานิพนธ์นี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรปริญญาวิศวกรรมศาสตรดุษฎีบัณฑิต

สาขาวิชาวิศวกรรมไฟฟ้า

คณะวิศวกรรมศาสตร์

สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

พ.ศ.2562

KMITL-2019-EN-D-018-086

การประยุกต์รีเลย์ป้องกันไม่สมดุลย์ในระบบคาปาซิเตอร์แบงค์แรงดันสูงโดยใช้การแปลงเวฟเล็ตแบบเต็มหน่วย และปัญญาประดิษฐ์

AN APPLICATION OF UNBALANCE PROTECTION RELAY IN HIGH VOLTAGE SHUNT CAPACITOR BANK USING DISCRETE WAVELET TRANSFORM AND ARTIFICIAL INTELLIGENCE

ธีระศักดิ์ พัฒน์เจริญ

THEERASAK PATCHAROEN

วิทยานิพนธ์นี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรปริญญาวิศวกรรมศาสตรดุษฎีบัณฑิต

สาขาวิชาวิศวกรรมไฟฟ้า

คณะวิศวกรรมศาสตร์

สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

พ.ศ.2562

KMITL-2019-EN-D-018-086

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

AN APPLICATION OF UNBALANCE PROTECTION RELAY IN HIGH VOLTAGE SHUNT CAPACITOR BANK USING DISCRETE WAVELET TRANSFORM AND ARTIFICIAL INTELLIGENCE

THEERASAK PATCHAROEN

A THESIS SUBMITTED IN PARTIAL FULFILLMENT
OF THE REQUIREMENT FOR THE DEGREE OF
DOCTOR OF ENGINEERING IN ELECTRICAL ENGINEERING
FACULTY OF ENGINEERING
KING MONGKUT'S INSTITUTE OF TECHNOLOGY LADKRABANG
2019

KMITL-2019-EN-D-018-086

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

COPYRIGHT 2019
FACULTY OF ENGINEERING
KING MONGKUT'S INSTITUTE OF TECHNOLOGY LADKRABANG

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

หัวข้อวิทยานิพนธ์	การประยุกต์รีเลย์ป้องกันไม่สมดุลย์ในระบบคาปาซิเตอร์แบงค์แรงดันสูงโดยใช้การแปลงเวฟเล็ตแบบเต็มหน่วยและปัญญาประดิษฐ์
นักศึกษา	นายธีระศักดิ์ พัฒน์เจริญ
รหัสประจำตัว	60601185
ปริญญา	วิศวกรรมศาสตรดุษฎีบัณฑิต
สาขาวิชา	วิศวกรรมไฟฟ้า
พ.ศ.	2562
อาจารย์ที่ปรึกษาวิทยานิพนธ์	รศ.ดร. อรรถพล เจ่าพิทักษ์กุล

บทคัดย่อ

วิทยานิพนธ์ฉบับนี้ได้นำเสนอรูปแบบการประยุกต์ใช้การแปลงเวฟเล็ตแบบเต็มหน่วยและปัญญาประดิษฐ์สำหรับตรวจจับสัญญาณทรานเซี้ยนต์กระแสอินรัช และทรานเซี้ยนต์กระแสฟอลต์ที่เกิดขึ้นในระบบชุดคาปาซิเตอร์แบงค์แรงดันสูง เพื่อพัฒนาแผนงานการป้องกันของรีเลย์ป้องกันกระแสไม่สมดุลย์ในชุดคาปาซิเตอร์แบงค์ เนื่องจากรีเลย์ป้องกันกระแสไม่สมดุลย์ (60C, 51NC) ไม่สามารถทำงานได้อย่างรวดเร็วเพียงพอที่จะป้องกันความเสียหายอันเนื่องมาจากการเกิดลัดวงจรภายในตัวคาปาซิเตอร์ยูนิตได้ รีเลย์ป้องกันกระแสไม่สมดุลย์แบบดั้งเดิมไม่สามารถตรวจจับ และจำแนกสัญญาณทรานเซี้ยนต์กระแสอินรัชจากการสวิตช์ชิ่งชุดคาปาซิเตอร์แบงค์ รวมถึงกระแสฟอลต์ในระบบได้ ทำให้จำเป็นต้องตั้งค่าหน่วงเวลาการทำงานของรีเลย์ป้องกันกระแสไม่สมดุลย์เป็นระยะเวลานานเพื่อป้องกันการทำงานที่ผิดพลาดอันเนื่องมาจากสัญญาณทรานเซี้ยนต์กระแสอินรัชในระบบ ดังนั้นงานวิจัยนี้จึงนำเสนออัลกอริทึมสำหรับตรวจจับ และจำแนกสัญญาณทรานเซี้ยนต์ดังกล่าว โดยสัญญาณทรานเซี้ยนต์ได้จากการสวิตช์ชุดคาปาซิเตอร์แบงค์ขนาดพิกัด 4x72 Mvar 230 kV ด้วยโปรแกรมจำลอง PSCAD จากนั้นสัญญาณทรานเซี้ยนต์กระแสอินรัชและกระแสฟอลต์จากโปรแกรม PSCAD ถูกนำไปเป็นข้อมูลอินพุตให้กับการวิเคราะห์การแปลงเวฟเล็ตแบบเต็มหน่วยสเกลที่ 1 ถึง 30 ค่าสัมประสิทธิ์สูงสุดที่ตรวจจับได้ ค่าเบี่ยงเบนมาตราฐาน และสเกลสูงสุดที่ตรวจจับได้ ถูกนำไปจำแนกและวิเคราะห์หาความแตกต่างระหว่างสัญญาณทรานเซี้ยนต์กระแสอินรัช และกระแสฟอลต์ด้วยเทคนิคปัญญาประดิษฐ์ ผลลัพธ์ที่ได้แสดงให้เห็นว่าวิธีการที่นำเสนอสามารถตรวจจับและจำแนกสัญญาณทรานเซี้ยนต์กระแสอินรัช และกระแสฟอลต์ในระบบได้อย่างมีประสิทธิภาพ มีความแม่นยำสูง โดยวิธีการวิเคราะห์ด้วยการแปลงเวฟเล็ตแบบเต็มหน่วยร่วมกับโครงข่ายประสาทเทียมแบบความน่าจะเป็นสามารถตรวจจับและจำแนกสัญญาณทรานเซี้ยนต์มีความถูกต้องสูงที่สุด เมื่อเปรียบเทียบกับการวิเคราะห์ด้วยการแปลงเวฟเล็ตแบบเต็มหน่วยเพียงอย่างเดียว หรือการแปลงเวฟเล็ตแบบเต็มหน่วยร่วมกับฟัซซี่โลจิก

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Thesis	An Application of Unbalance Protection Relay in High Voltage Shunt Capacitor Bank Using Discrete Wavelet Transform and Artificial Intelligence
Student	Mr. Theerasak Patcharoen
Student ID.	60601185
Degree	Doctor of Engineering
Program	Electrical Engineering
Year	2019
Thesis Advisor	Assoc. Prof. Dr. Atthapol Ngaopitakkul

ABSTRACT

This research presents a new technique using the combination of discrete wavelet transforms (DWT) and artificial intelligence (AI) for detection and discrimination between the transient inrush currents and fault currents which is occurred in the High Voltage shunt capacitor banks in order to develop the protection scheme of unbalance current protection relay in shunt capacitor banks for developing the protection scheme of unbalance current protection relay in shunt capacitor banks. According to the unbalance current protection relay (60C, 51NC) cannot operate fast enough to avoid catastrophic failure against high fault currents within capacitor units because the traditional unbalance current protection relay is not capable for classifying the inrush current and fault current in the system. Time delay relay shall be considered to set long enough for avoiding the maloperation of a relay from these transients. This research proposes a new algorithm for detection and classification these transient signals. The transient signals were obtained from the switched shunt capacitor bank rated 4 x 72 Mvar 230 kV by using PSCAD simulation programs. Then, the transient inrush current and fault current signals from PSCAD is used to be an input of Discrete Wavelet Transforms (DWT) for analyzing from 1 to 30 scales. Maximum coefficient, maximum wavelet scale detection and the standard deviation are used to analyze and classify the difference between transient inrush current and fault current by using the Artificial Intelligence techniques (AI). The results obtained show that the newly proposed method effectively detects and discriminates between the capacitor switching inrush current and fault currents with high accuracy and high performance. Which the analysis method with the combination of discrete wavelet transform and probabilistic neural network can detect and discriminate the transient signals with the high correctness when compared with methods of a discrete wavelet transform or the combination of a discrete wavelet transform and fuzzy logic.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

กิตติกรรมประกาศ

วิทยานิพนธ์ฉบับนี้ สำเร็จลุล่วงได้อย่างด้วยดี ด้วยคำแนะนำและคำปรึกษาที่มีคุณค่าจาก รศ.ดร. อรรถพล เง่าพิทักษ์กุล อาจารย์ที่ปรึกษาวิทยานิพนธ์ ซึ่งเป็นผู้ให้คำแนะนำ และแก้ไขข้อผิดพลาดให้แก่ผู้วิจัยในการทำวิทยานิพนธ์อยู่เสมอ ผู้วิจัยรู้สึกประทับใจ และซาบซึ้งในความอนุเคราะห์จากท่าน และขอกราบขอบพระคุณเป็นอย่างสูง

ขอกราบขอบพระคุณคณาจารย์ทุกๆ ท่านในภาควิชาวิศวกรรมไฟฟ้า คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง ที่ได้มอบความรู้ทางวิชาการให้กับข้าพเจ้าตั้งแต่เริ่มเข้าศึกษาทั้งในระดับปริญญาตรี และปริญญาโท ตลอดจนระดับปริญญาเอก อีกทั้งกรุณาให้คำปรึกษาและแนะนำแนวทางในการทำวิทยานิพนธ์ ผู้วิจัยขอกราบขอบพระคุณเป็นอย่างสูง

วิทยานิพนธ์ฉบับนี้ ได้รับทุนอุดหนุนการวิจัยจากกองทุนเพื่อส่งเสริมการอนุรักษ์พลังงาน ขอขอบคุณกองทุนเพื่อส่งเสริมการอนุรักษ์พลังงาน (EPPO) ที่ได้มอบเงินทุนสนับสนุนการทำวิทยานิพนธ์ในครั้งนี้

ขอขอบคุณเพื่อนๆ นักศึกษาปริญญาตรี และปริญญาโท EPRL ทุกท่าน สำหรับความช่วยเหลือติดต่อประสานงาน และกำลังใจที่มอบให้แก่ผู้วิจัย

ขอขอบคุณบัณฑิตวิทยาลัย สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบังที่มอบเงินทุนสนับสนุนการทำวิทยานิพนธ์ในครั้งนี้

สุดท้ายขอกราบขอบพระคุณ บุคคลที่มีความสำคัญยิ่งต่อข้าพเจ้าได้แก่ คุณพ่อภิรมย์ และคุณแม่ประทีป พัฒน์เจริญ ผู้ซึ่งเป็นบิดาและมารดาที่ได้มอบการอบรมสั่งสอนและสนับสนุนการศึกษาเล่าเรียนตั้งแต่อดีตจวบจนถึงปัจจุบัน รวมถึงทุกคนในครอบครัวสำหรับกำลังใจที่มีให้แก่ผู้วิจัยเสมอมา ผู้วิจัยขอกราบขอบพระคุณเป็นอย่างสูง

คุณค่าและประโยชน์อันพึงมีจากวิทยานิพนธ์ฉบับนี้ ผู้วิจัยขอมอบแด่ผู้มีพระคุณทุกท่าน

ธีระศักดิ์ พัฒน์เจริญ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญ

หน้า

บทคัดย่อภาษาไทย.....I
บทคัดย่อภาษาอังกฤษ.....II
กิตติกรรมประกาศ.....III
สารบัญ.....IV
สารบัญตาราง.....VIII
สารบัญรูป.....XI
บทที่ 1 บทนำ.....1
1.1 ความเป็นมาและความสำคัญของปัญหา.....2
1.2 แนวโน้มงานวิจัยที่ผ่านมา.....5
1.3 วัตถุประสงค์ของการศึกษา.....9
1.4 ขอบเขตของการศึกษา.....9
1.5 วิธีดำเนินการวิจัย.....10
1.6 สมมุติฐานของการวิจัย.....11
1.7 ประโยชน์ที่คาดว่าจะได้รับ.....12
1.8 ข้อตกลงเบื้องต้นของการวิจัย.....13
1.9 นิยามศัพท์เฉพาะ.....13

บทที่ 2 ทฤษฎีชุดคาปาซิเตอร์แบงค์แรงดันสูง.....15
2.1 ความรู้พื้นฐานอุปกรณ์ชุดคาปาซิเตอร์แบงค์แรงดันสูง.....15
2.2 ประเภทของชุดคาปาซิเตอร์แรงดันสูง.....16
2.3 การต่อคาปาซิเตอร์แบงค์.....18
2.3.1 การต่อแบงค์แบบวายลงดิน (Grounded wye-connected banks).....18
2.3.2 การต่อแบงค์แบบวายไม่ลงดิน (Ungrounded wye-connected banks).....19
2.3.3 การต่อแบงค์แบบเดลต้า (Delta-connected banks).....19
2.3.4 การต่อแบงค์แบบ H (H configuration).....19
2.4 สวิตชิ่งทรานเซี้ยนต์ชุดคาปาซิเตอร์แบงค์แรงสูง และวิธีการควบคุม.....19
2.4.1 การสวิตชิ่งชุดคาปาซิเตอร์แบงค์ (Capacitor banks).....19
2.4.2 คาปาซิเตอร์แบงค์แบบแยกเดี่ยว (Isolated capacitor banks).....20
2.4.3 คาปาซิเตอร์แบงค์แบบหลังต่อหลัง (Back-to-back capacitor bank).....22
2.5 วิธีการควบคุมทรานเซี้ยนต์ในระบบขณะชุดคาปาซิเตอร์กำลังจ่ายไฟ.....25
2.5.1 การใช้ตัวต้านทานขนานสวิตช์ (Pre-insertion resistor).....25
2.5.2 การใช้ตัวเหนี่ยวนำขนานสวิตช์ (Pre-insertion inductors).....26
2.5.3 การใช้รีแอคเตอร์จำกัดกระแส (Current limiting reactors).....26
2.5.4 การใช้รีแอคเตอร์ขนาด 6% (6% detuning reactors).....26
2.5.5 การใช้การควบคุมการปิดวงจร (Synchronous closing control).....27

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญ (ต่อ)

หน้า

2.6 รีเลย์ป้องกันแบบไม่สมดุลสำหรับชุดคาปาซิเตอร์แบงค์....28
2.6.1 รูปแบบการป้องกันชุดคาปาซิเตอร์แบงค์แบบไม่สมดุล....28
2.6.2 การปรับตั้งรีเลย์ป้องกันกระแสไม่สมดุล....29

บทที่ 3 การแปลงเวฟเล็ตแบบเต็มหน่วย และเทคนิคปัญญาประดิษฐ์....30
3.1 ทฤษฎีการแปลงเวฟเล็ตแบบเต็มหน่วย....30
3.1.1 การวิเคราะห์สัญญาณด้วยการแปลงเวฟเล็ตแบบเต็มหน่วย....31
3.1.2 การวิเคราะห์ด้วยตัวกรองสัญญาณ (Filter Bank Analysis)....31
3.1.3 เวฟเล็ตแม่ (Mother wavelet)....32
3.2 เทคนิคปัญญาประดิษฐ์....34
3.2.1 ประวัติและความเป็นมาของปัญญาประดิษฐ์....34
3.2.2 คำจำกัดความและคำศัพท์ที่เกี่ยวข้องกับปัญญาประดิษฐ์....35
3.2.3 คุณสมบัติและข้อจำกัดของปัญญาประดิษฐ์....38
3.3 ระบบโครงข่ายประสาทเทียม (Artificial Neural Networks)....40
3.3.1 โครงสร้างของโครงข่ายประสาทเทียม....40
3.3.2 พื้นฐานแนวคิดของโครงข่ายประสาทเทียม (Basis Algorithm of NNs)....42
3.3.3 ประเภทของการเรียนรู้ของโครงข่ายประสาทเทียม....42
3.3.4 ฟังก์ชันกระตุ้น (Activation function)....43
3.3.5 โครงข่ายประสาทเทียมความน่าจะเป็น (Probabilistic Neural Network)....43
3.4 ฟัซซี่ลอจิก (Fuzzy Logic)....45
3.4.1 ฟัซซีเซต....45
3.4.2 ฟังก์ชันความเป็นสมาชิก....46
3.4.3 ตัวแปรภาษาพูดหรือลิงค์จีสติก (Linguistic Variable)....47
3.4.4 กฎของฟัซซี่ (Fuzzy Rules)....47
3.4.5 แบบจำลองฟัซซี่โลจิก....48

บทที่ 4 การจำลองและการวิเคราะห์สัญญาณทรานเซี้ยนต์....52
4.1 การจำลองการสัญญาณทรานเซี้ยนต์กระแสอินรัช....52
4.1.1 แบบจำลองในการจำลองสัญญาณสวิตชิ่งทรานเซี้ยนต์....52
4.1.2 จำลองผลกระทบจากการปรับเปลี่ยนค่าพารามิเตอร์ต่างๆ....56
4.1.3 ลักษณะของสัญญาณทรานเซี้ยนต์ที่ได้จากการจำลองระบบ....57
4.1.4 กรณีเหตุการณ์ทรานเซี้ยนต์ครั้งแรก (The first transient event)....58
4.1.5 กรณีทรานเซี้ยนต์ครั้งที่สอง (The second transient event)....58
4.2 การจำลองการสัญญาณทรานเซี้ยนต์กระแสฟอลต์....60
4.2.1 แบบจำลองในการจำลองสัญญาณทรานเซี้ยนต์กระแสฟอลต์....60

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญ (ต่อ)

หน้า

4.2.2 จำลองผลกระทบจากการปรับเปลี่ยนค่าพารามิเตอร์ต่างๆ.....61
4.3 การประยุกต์ใช้การแปลงเวฟเล็ตสำหรับวิเคราะห์ทรานเซี้ยนต์.....63
4.3.1 การวิเคราะห์ด้วยการแปลงเวฟเล็ต.....63
4.3.2 การตรวจจับสัญญาณทรานเซี้ยนต์.....66
4.3.3 อัลกอริทึมสำหรับการตรวจจับและจำแนกสัญญาณกระแสอินรัช.....67
4.3.5 อัลกอริทึมสำหรับการตรวจจับและจำแนกสัญญาณกระแสฟอลต์.....71
4.4 การวิเคราะห์สัญญาณทรานเซี้ยนต์ด้วยกระบวนการฟัซซี่.....73
4.4.1 การวิเคราะห์ด้วยการกระบวนการฟัซซี่.....73
4.4.2 การจำแนกสัญญาณกระแสอินรัชแบบแยกเดี่ยวและแบบหลังต่อหลัง.....74
4.4.3 การจำแนกเทคนิควิธีการลดทอนขนาดกระแสอินรัชชนิดต่าง ๆ.....77
4.4.4 การจำแนกสัญญาณกระแสอินรัชและกระแสฟอลต์.....84
4.5 การวิเคราะห์สัญญาณทรานเซี้ยนต์ด้วยโครงข่ายประสาทเทียม PNN.....87
4.5.1 การจำแนกสัญญาณกระแสอินรัชแบบแยกเดี่ยวและแบบหลังต่อหลัง.....88
4.5.2 การจำแนกเทคนิควิธีการลดทอนขนาดกระแสอินรัชชนิดต่าง ๆ.....89
4.5.3 การจำแนกสัญญาณกระแสอินรัชและกระแสฟอลต์.....92

บทที่ 5 ผลการทดลอง.....97
5.1 ผลการจำลองการควบคุมขนาดกระแสอินรัช และการแกว่งของแรงดันเกิน.....97
5.1.1 การจำลองในกรณีพื้นฐาน (Simulation in base case).....97
5.1.2 การจำลองในกรณีใช้ตัวต้านทานขนานสวิตช์.....99
5.1.3 การจำลองในกรณีใช้ตัวเหนี่ยวนำขนานสวิตช์.....100
5.1.4 การจำลองในกรณีใช้รีแอคเตอร์จำกัดกระแส.....102
5.1.5 การจำลองในกรณีใช้รีแอคเตอร์ขนาด 6%.....104
5.1.6 การจำลองในกรณีใช้การควบคุมการปิดวงจร.....108
5.1.7 การจำลองกรณีเปลี่ยนแปลงพิกัดกระแสลัดวงจร.....111
5.1.8 การจำลองกรณีเปลี่ยนแปลงขนาดของชุดคาปาซิเตอร์แบงค์.....113
5.2 ผลการทดลองจากการการแปลงเวฟเล็ตแบบเต็มหน่วย.....114
5.2.1 การวิเคราะห์สัญญาณทรานเซี้ยนต์กระแสอินรัชด้วยการแปลงเวฟเล็ต.....114
5.2.2 การวิเคราะห์สัญญาณทรานเซี้ยนต์กระแสฟอลต์ด้วยการแปลงเวฟเล็ต.....125
5.2.3 การจำแนกสัญญาณกระแสอินรัชแบบแยกเดี่ยวและแบบหลังต่อหลัง.....129
5.2.4 การจำแนกสัญญาณทรานเซี้ยนต์กระแสฟอลต์และกระแสอินรัช.....131
5.3 ผลการทดลองการแปลงเวฟเล็ตแบบเต็มหน่วยร่วมกับฟัซซี่ลอจิก.....134
5.3.1 การจำแนกสัญญาณกระแสอินรัชแบบแยกเดี่ยวและแบบหลังต่อหลัง.....134
5.3.2 การจำแนกเทคนิควิธีการควบคุมขนาดสัญญาณทรานเซี้ยนต์กระแสอินรัช.....136
5.3.3 การจำแนกสัญญาณทรานเซี้ยนต์กระแสฟอลต์และกระแสอินรัช.....139

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญ (ต่อ)

หน้า

5.4 ผลการทดลองการแปลงเวฟเล็ตแบบเต็มหน่วยร่วมกับโครงข่ายประสาทเทียม.....142
5.4.1 การจำแนกสัญญาณกระแสอินรัชแบบแยกเดี่ยวและแบบหลังต่อหลัง.....142
5.4.2 การจำแนกเทคนิควิธีการควบคุมขนาดสัญญาณทรานเซี้ยนต์กระแสอินรัช.....144
5.4.3 การจำแนกสัญญาณทรานเซี้ยนต์กระแสฟอลต์และกระแสอินรัช.....147

บทที่ 6 สรุปผลการทดลอง และข้อเสนอแนะ.....150
6.1 สรุปผลการโครงการวิจัย.....150
6.1.1 ผลการจำลองการสวิตช์ชิ่งทรานเซี้ยนต์กระแสอินรัช และการแกว่งของแรงดันเกิน.....150
6.1.2 ผลจากการตรวจจับและจำแนกสัญญาณทรานเซี้ยนต์.....156
6.1.3 ผลการระบุสัญญาณทรานเซี้ยนต์กระแสอินรัชแบบแยกเดี่ยว และแบบหลังต่อหลัง.....157
6.1.4 ผลการจำแนกเทคนิควิธีการควบคุมขนาดสัญญาณ ทรานเซี้ยนต์กระแสอินรัช.....158
6.1.5 ผลการจำแนกสัญญาณทรานเซี้ยนต์กระแสอินรัชและกระแสฟอลต์.....160
6.2 ข้อเสนอแนะ.....162

เอกสารอ้างอิง.....165
ภาคผนวก.....169
ภาคผนวก ก. โมเดลการจำลองสัญญาณสวิตชิ่งทรานเซี้ยนต์ด้วยโปรแกรม PSCAD/EMTDC และรูปคลื่นของแรงดันเกินและกระแสอินรัชทรานเซี้ยนต์ทั้ง 4 สเต็ป.....170
ภาคผนวก ข. พารามิเตอร์ของโมเดลการจำลองการสวิตชิ่ง.....181
ภาคผนวก ค. กรณีศึกษาการทดสอบอัลกอริทึมที่นำเสนอในชุดทดลองห้องปฏิบัติการ พิกัดแรงดัน 5 kvar, 415 V จำนวน 3 สเต็ป.....183
ภาคผนวก ง. กรณีศึกษาการทดสอบอัลกอริทึมที่นำเสนอในชุดคาปาซิเตอร์แบงค์แรงดันสูง พิกัด 15 Mvar, 115 kV จำนวน 2 สเต็ป.....187
ภาคผนวก จ. วิธีการคำนวณกระแสอินรัชทรานเซี้ยนต์.....193
ภาคผนวก ฉ. บทความทางวิชาการที่ได้รับการตีพิมพ์.....200

ประวัตินักศึกษา.....297

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญตาราง

ตารางที่ หน้า
2.1 สรุปประโยชน์ที่ได้รับจากการติดตั้งชุดคาปาซิเตอร์แบงค์....16
3.1 ข้อเปรียบเทียบระหว่างมนุษย์และปัญญาประดิษฐ์....39
3.2 ข้อเปรียบเทียบระหว่างคอมพิวเตอร์ปัญญาประดิษฐ์และคอมพิวเตอร์ทั่วไป....39
4.1 แสดงตัวอย่างค่าตัวแปรอินพุตและเอาต์พุตสำหรับโครงข่ายประสาทเทียมชนิด PNN....88
4.2 แสดงค่าเอาต์พุตของโครงข่ายประสาทเทียมชนิดความน่าจะเป็น (PNN)
สำหรับจำแนกทรานเซี้ยนต์กระแสอินรัชแบบแยกเดี่ยวและแบบหลังต่อหลัง....88
4.3 แสดงค่าเปอร์เซ็นต์ผิดพลาดเฉลี่ยสัมบูรณ์ และเวลาที่ใช้ในการฝึกสอนในแต่ละรอบ
สำหรับการจำแนกสัญญาณทรานเซี้ยนต์กระแสอินรัชแบบแยกเดี่ยวและแบบหลังต่อหลัง....89
4.4 แสดงตัวอย่างค่าตัวแปรอินพุตและเอาต์พุตสำหรับโครงข่ายประสาทเทียมชนิด PNN....90
4.5 แสดงค่าเอาต์พุตของโครงข่ายประสาทเทียมชนิดความน่าจะเป็น (PNN)....90
4.6 แสดงค่าเปอร์เซ็นต์ผิดพลาดเฉลี่ยสัมบูรณ์ และเวลาที่ใช้ในการฝึกสอนในแต่ละรอบ
กรณีสวิตช์ชิ่งแบบแยกเดี่ยว....91
4.7 แสดงค่าเปอร์เซ็นต์ผิดพลาดเฉลี่ยสัมบูรณ์ และเวลาที่ใช้ในการฝึกสอนในแต่ละรอบ
กรณีสวิตช์ชิ่งแบบหลังต่อหลัง....91
4.8 แสดงตัวอย่างค่าตัวแปรอินพุตและเอาท์พุทสำหรับโครงข่ายประสาทเทียมชนิด PNN....92
4.9 แสดงค่าเอาต์พุตของโครงข่ายประสาทเทียมชนิดความน่าจะเป็น (PNN)
สำหรับจำแนกทรานเซี้ยนต์กระแสอินรัชและกระแสฟอลต์....92
4.10 แสดงค่าเปอร์เซ็นต์ผิดพลาดเฉลี่ยสัมบูรณ์ และเวลาที่ใช้ในการฝึกสอนในแต่ละรอบ
สำหรับการจำแนกสัญญาณทรานเซี้ยนต์กระแสอินรัชและกระแสฟอลต์....93
5.1 กระแสอินรัชสูงสุด, เหตุการณ์ความถี่ และแรงดันเกินสูงสุดกรณีพื้นฐาน
(ไม่มีการควบคุม ทรานเซี้ยนต์)....97
5.2 กระแสอินรัชสูงสุด, เหตุการณ์ความถี่ และแรงดันเกินสูงสุด
กรณีใช้วิธีควบคุมทรานเซี้ยนต์ด้วยการต่อตัวต้านทานขนานสวิตช์ขนาด 86 Ω....99
5.3 กระแสอินรัชสูงสุด, เหตุการณ์ความถี่ และแรงดันเกินสูงสุดกรณี
ใช้วิธีควบคุมทรานเซี้ยนต์ด้วยการต่อตัวเหนี่ยวนำขนานสวิตช์ขนาด 119 mH....100
5.4 กระแสอินรัชสูงสุด, เหตุการณ์ความถี่ และแรงดันเกินสูงสุดกรณีใช้วิธีควบคุมสัญญาณ
ทรานเซี้ยนต์ด้วยการต่อรีแอคเตอร์จำกัดกระแสขนาด 1.0 mH....102
5.5 กระแสอินรัชสูงสุด, เหตุการณ์ความถี่ และแรงดันเกินสูงสุดกรณีใช้วิธีควบคุม
ทรานเซี้ยนต์ด้วยการต่อ 6% รีแอคเตอร์ขนาด 166 mH....104
5.6 กระแสอินรัชสูงสุด, เหตุการณ์ความถี่ และแรงดันเกินสูงสุดกรณีใช้วิธีควบคุม
ทรานเซี้ยนต์ด้วยการควบคุมการปิดสวิตช์....108
5.7 เหตุการณ์ทรานเซี้ยนต์ของกระแสลัดวงจรในแต่ละขนาด....111
5.8 ค่าสัมประสิทธิ์จากการแปลงเวฟเล็ตของชุดคาปาซิเตอร์แบงค์สเต็ปที่ 1
ที่มุมของแรงดันไฟฟ้าเฟส A= 90 องศา (กรณีพื้นฐาน)....119

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญตาราง (ต่อ)

ตารางที่ หน้า
5.9 ค่าสัมประสิทธิ์จากการแปลงเวฟเล็ตของชุดคาปาซิเตอร์แบงค์สเต็ปที่ 2 ที่มุมของแรงดันไฟฟ้าเฟส A= 90 องศา (กรณีพื้นฐาน).....120
5.10 ค่าสัมประสิทธิ์จากการแปลงเวฟเล็ตของชุดคาปาซิเตอร์แบงค์สเต็ปที่ 3 ที่มุมของแรงดันไฟฟ้าเฟส A= 90 องศา (กรณีพื้นฐาน).....121
5.11 ค่าสัมประสิทธิ์จากการแปลงเวฟเล็ตของชุดคาปาซิเตอร์แบงค์สเต็ปที่ 4 ที่มุมของแรงดันไฟฟ้าเฟส A= 90 องศา (กรณีพื้นฐาน).....122
5.12 ค่าสัมประสิทธิ์สูงสุดของชุดคาปาซิเตอร์แบงค์สเต็ปที่ 1 ที่มุมของแรงดันไฟฟ้าเฟส A= 90 องศา.....123
5.13 ค่าสัมประสิทธิ์สูงสุดของชุดคาปาซิเตอร์แบงค์สเต็ปที่ 2 ที่มุมของแรงดันไฟฟ้าเฟส A= 90 องศา.....123
5.14 ค่าสัมประสิทธิ์สูงสุดของชุดคาปาซิเตอร์แบงค์สเต็ปที่ 3 ที่มุมของแรงดันไฟฟ้าเฟส A= 90 องศา.....123
5.15 ค่าสัมประสิทธิ์สูงสุดของชุดคาปาซิเตอร์แบงค์สเต็ปที่ 4 ที่มุมของแรงดันไฟฟ้าเฟส A= 90 องศา.....124
5.16 ค่าเบี่ยงเบนมาตรฐานจากการแปลงเวฟเล็ตแบบเต็มหน่วยทั้ง 30 สเกลที่ มุมของแรงดันไฟฟ้าเฟส A= 90 องศา.....124
5.17 ค่าสัมประสิทธิ์การแปลงเวฟเล็ตสำหรับจำแนกสัญญาณทรานเซี้ยนต์กระแสฟอลต์.....126
5.18 แสดงการนับจำนวนสเกลที่สามารถตรวจจับกระแสฟอลต์ได้.....127
5.19 ค่าสัมประสิทธิ์ขององค์ประกอบกระแสลำดับบวกจากการแปลงเวฟเล็ตจำนวน 30 สเกล เพื่อจำแนกสัญญาณทรานเซี้ยนต์กระแสฟอลต์ และกระแสอินรัช.....127
5.20 แสดงผลการนับจำนวนสเกลที่ตรวจจับได้.....128
6.1 สรุปผลของกระแสอินรัชสูงสุดในแต่ละเทคนิควิธีการควบคุมทรานเซี้ยนต์.....153
6.2 สรุปผลของแรงดันไฟฟ้าเกินสูงสุดในแต่ละเทคนิควิธีการควบคุมทรานเซี้ยนต์.....153
6.3 ผลการตรวจจับทรานเซี้ยนต์กระแสอินรัชด้วยการแปลงเวฟเล็ตแบบเต็มหน่วย.....156
6.4 ผลการตรวจจับทรานเซี้ยนต์กระแสฟอลต์ด้วยการแปลงเวฟเล็ตแบบเต็มหน่วย.....156
6.5 สรุปผลการทำงานของรีเลย์ป้องกันเพื่อป้องกันการทำงานที่ผิดพลาดอันเนื่องมาจาก ทรานเซี้ยนต์กระแสอินรัชของชุดคาปาซิเตอร์แบงค์ขณะนำเข้าใช้งานในระบบด้วยวิธี DWT.....156
6.6 ผลการวิเคราะห์โดยใช้เทคนิคการแปลงเวฟเล็ตแบบเต็มหน่วย.....157
6.7 ผลการวิเคราะห์โดยใช้เทคนิคการแปลงเวฟเล็ตแบบเต็มหน่วยร่วมกับฟัซซี่ลอจิก.....157
6.8 ผลการวิเคราะห์โดยใช้เทคนิคการแปลงเวฟเล็ตแบบเต็มหน่วยร่วมกับ โครงข่ายประสาทเทียมแบบความน่าจะเป็น.....158
6.9 ผลการจำแนกวิธีการควบคุมกระแสอินรัชประเภทต่าง ๆ.....158
6.10 ผลการจำแนกวิธีการควบคุมกระแสอินรัชประเภทต่างๆ โดยใช้การแปลงเวฟเล็ต แบบเต็มหน่วยร่วมกับกระบวนการฟัซซี่ลอจิก.....159

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญตาราง (ต่อ)

ตารางที่ หน้า

6.11 ผลการจำแนกวิธีการควบคุมกระแสอินรัชประเภทต่างๆ โดยใช้การแปลงเวฟเล็ต
แบบเต็มหน่วยร่วมกับโครงข่ายประสาทเทียมแบบความน่าจะเป็น.....159
6.12 ผลการวิเคราะห์ด้วยวิธีการแปลงเวฟเล็ตแบบเต็มหน่วย.....160
6.13 ผลการวิเคราะห์ด้วยวิธีการแปลงเวฟเล็ตแบบเต็มหน่วยและกระบวนการฟัซซี่ลอจิก.....160
6.14 ผลการวิเคราะห์ด้วยวิธีการแปลงเวฟเล็ตแบบเต็มหน่วยและโครงข่ายประสาทเทียม
แบบความน่าจะเป็น.....161

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญรูป

รูปที่ หน้า

1.1 แสดงตัวอย่างอุปกรณ์ชุดคาปาซิเตอร์แบงค์แรงดันสูงภายในสถานีไฟฟ้าย่อย....2
1.2 แสดงลักษณะการทำงานที่ผิดพลาดของรีเลย์ป้องกันกระแสไม่สมดุล....4
2.1 แสดงผลจากการติดตั้งชุดคาปาซิเตอร์แบงค์....15
2.2 ลักษณะการต่อคาปาซิเตอร์ยูนิตในแต่ละประเภท....16
2.3 ลักษณะการต่อคาปาซิเตอร์แบงค์แบบวายลงดินและไม่ลงดิน....17
2.4 ลักษณะการต่อชุดคาปาซิเตอร์แบงค์โดยทั่วไป....18
2.5 ไดอะแกรมระบบการจ่ายไฟให้กับคาปาซิเตอร์แบงค์แบบแยกเดี่ยว....20
2.6 รูปแบบแรงดันบัสและกระแสคาปาซิเตอร์ขณะนำคาปาซิเตอร์เข้าใช้งาน....21
2.7 คาปาซิเตอร์แบงค์ต่อขนาน....21
2.8 ไดอะแกรมระบบการจ่ายไฟให้กับคาปาซิเตอร์แบงค์แบบหลังต่อหลัง....23
2.9 วงจรสมมูลย์การสวิตชิ่งคาปาซิเตอร์ด้วยตัวต้านทานขนานสวิตช์....25
2.10 วงจรสมมูลย์การสวิตชิ่งคาปาซิเตอร์ด้วยตัวเหนี่ยวนำขนานสวิตช์....26
2.11 วงจรสมมูลย์การสวิตชิ่งคาปาซิเตอร์ด้วยรีแอคเตอร์จำกัดกระแส....26
2.12 วิธีการควบคุมการปิดวงจรสำหรับเซอร์กิตเบรกเกอร์แบบทำงานหนึ่งโพล ในคาปาซิเตอร์แบงค์ต่อแบบวายลงดิน และไม่ลงดิน....27
2.13 หลักการทำงานพื้นฐานของอุปกรณ์การควบคุมการปิดวงจรสำหรับเซอร์กิตเบรกเกอร์ แบบทำงานหนึ่งโพล (Single-pole operated)....27
2.14 การตรวจจับกระแสไม่สมดุลของชุดคาปาซิเตอร์แบงค์ที่ต่อแบบ H....28
3.1 แสดงลักษณะของคลื่นเวฟเล็ตแบบ Morlet....30
3.2 แสดงการแปลงแยกและแปลงกลับสัญญาณด้วยฟิลเตอร์แบบสองช่องสัญญาณ....32
3.3 แสดงลักษณะการแปลงเวฟเล็ตโดยใช้หลักการวิเคราะห์แบบออคเทฟฟิลเตอร์แบงค์....32
3.4 แสดงลักษณะของเวฟเล็ตแม่ชนิด Daubechies Wavelet....33
3.5 แสดงวิวัฒนาการของปัญญาประดิษฐ์....35
3.6 แสดงศาสตร์แขนงต่างๆ ของปัญญาประดิษฐ์....36
3.7 แสดงโครงสร้างพื้นฐานของโครงข่ายประสาทเทียม....40
3.8 แสดงโครงสร้างของโครงข่ายประสาทเทียมแบบชั้นเดียว....41
3.9 แสดงโครงสร้างของโครงข่ายประสาทเทียมแบบหลายชั้น....42
3.10 แสดงแบบจำลองของโครงข่ายประสาทเทียมชนิดความน่าจะเป็น....44
3.11 ค่าความเป็นสมาชิกของเซต A ในกรณีเป็นเซตธรรมดา....45
3.12 ค่าความเป็นสมาชิกของเทอมเซต A ในกรณีเป็นฟัซซี่เซต....46
3.13 ฟังก์ชันความเป็นสมาชิกของตัวแปร “ความสูง” ที่ประกอบด้วย 3 เทอมเซต....46
3.14 แสดง linguistic variable สำหรับกำหนดย่านความเร็วรถ....47
3.15 แสดงบล็อกไดอะแกรมพื้นฐานของแบบจำลองฟัซซี่....48
3.16 การอนุมานโดยวิธีของ Mamdani....50
3.17 ตัวอย่างกระบวนการฟัซซี่อินเฟอร์เรนซ์....51

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญรูป (ต่อ)

รูปที่ หน้า

4.1 แสดงระบบในสถานีไฟฟ้าย่อย 230 kV ที่ใช้การศึกษาการจำลองสัญญาณการสวิตชิ่งทรานเซี้ยนต์จากคาปาซิเตอร์แบงค์.....53
4.2 ลักษณะการต่อคาปาซิเตอร์แบงค์แบบ H-bridge ขนาดพิกัด 4x72 Mvar, 230 kV.....54
4.3 ลักษณะการต่อคาปาซิเตอร์แบงค์แบบ H-bridge พร้อมด้วยรีเลย์ป้องกัน.....55
4.4 ลักษณะตัวอย่างของรูปคลื่นสัญญาณทรานเซี้ยนต์กระแสอินรัชและแรงดันเกิน.....57
4.5 สัญญาณทรานเซี้ยนต์จากการสวิตชิ่งคาปาซิเตอร์แบงค์แบบแยกเดี่ยว และแบบหลังต่อหลัง.....58
4.6 วงจรสมมูลย์ของกรณีทรานเซียนต์ครั้งแรก (the first transient event).....58
4.7 วงจรสมมูลย์ของกรณีเหตุการณ์ทรานเซี้ยนต์ครั้งที่สอง.....59
4.8 รูปคลื่นทรานเซี้ยนต์กระแสอินรัชของกรณีเหตุการณ์ทรานเซี้ยนต์ครั้งที่ 1 และ 2.....59
4.9 รูปคลื่นสัญญาณทรานเซี้ยนต์กระแสอินรัชพร้อมด้วยเทคนิควิธีการลดทอนต่างๆ.....59
4.10 แสดงสัญญาณทรานเซี้ยนต์กระแสฟอลต์ประเภทต่างๆ ที่เกิดขึ้นที่สเต็ปที่ 1 ในขณะที่สเต็ปที่ 2, 3 และ 4 ต่อเข้าใช้งานในระบบ (ในกรณีพื้นฐาน ไม่มีการควบคุมขนาดกระแสทรานเซี้ยนต์).....61
4.11 แสดงสัญญาณทรานเซี้ยนต์กระแสฟอลต์ประเภทต่างๆ ที่เกิดขึ้นที่สเต็ปที่ 1 ในขณะที่สเต็ปที่ 2, 3 และ 4 ต่อเข้าใช้งานในระบบ (ในกรณีติดตั้งรีแอคเตอร์จำกัดกระแส).....62
4.12 แสดงสัญญาณทรานเซี้ยนต์กระแสฟอลต์ประเภทต่างๆ ที่เกิดขึ้นที่สเต็ปที่ 1 ในขณะที่สเต็ปที่ 2, 3 และ 4 ต่อเข้าใช้งานในระบบ (ในกรณีติดตั้งรีแอคเตอร์ขนาด 6%).....62
4.13 ตัวอย่างสัญญาณขององค์ประกอบกระแสลำดับบวก ขณะเกิดฟอลต์ที่แบงค์ 1.....62
4.14 ผลการแปลงเวฟเล็ตแบบเต็มหน่วยของสัญญาณทรานเซี้ยนต์กระแสอินรัชในสเต็ปที่ 4 โดยกรณีพื้นฐาน (ไม่มีการควบคุมขนาดกระแสอินรัช).....64
4.15 ผลการแปลงเวฟเล็ตแบบเต็มหน่วยของสัญญาณทรานเซี้ยนต์กระแสอินรัชในสเต็ปที่ 4 โดยมีวิธีการควบคุมกระแสอินรัชด้วย 6% reactor.....65
4.16 ผลการแปลงเวฟเล็ตแบบเต็มหน่วยของสัญญาณทรานเซี้ยนต์กระแสอินรัชในสเต็ปที่ 4 โดยมีวิธีการควบคุมกระแสอินรัชด้วย CLR.....65
4.17 บล็อกไดอะแกรมการวิเคราะห์สัญญาณด้วยการแปลงเวฟเล็ตแบบเต็มหน่วย.....66
4.18 แสดงภาพตัดขวางแบบ 3 มิติ จากการแปลงเวฟเล็ตแบบเต็มหน่วยของกระแสอินรัช ในกรณีที่นำคาปาซิเตอร์สเต็ปที่ 4 เข้าใช้งานในระบบ โดยไม่มีการควบคุมขนาดกระแสอินรัช.....69
4.19 การวิเคราะห์สเกลการแปลงเวฟเล็ตสำหรับตรวจจับกระแสอินรัชจากชุดคาปาซิเตอร์แบงค์กรณีชุดคาปาซิเตอร์แบงค์จ่ายไฟปกติเข้าในระบบ.....69
4.20 แสดงแผนผังการตรวจจับและจำแนกสัญญาณกระแสอินรัชด้วยการแปลงเวฟเล็ต.....70
4.21 แสดงแผนผังการตรวจจับและจำแนกสัญญาณกระแสฟอลต์ด้วยการแปลงเวฟเล็ต.....72
4.22 บล็อกไดอะแกรมแสดงการจำแนกคุณลักษณะของสัญญาณทรานเซี้ยนต์กระแสอินรัช.....75
4.23 กราฟฟังก์ชันความเป็นสมาชิกของตัวแปรอินพุตชุดที่ 1 – ค่าสูงสุดของสัมประสิทธิ์จากการแปลงเวฟเล็ตขององค์ประกอบกระแสลำดับบวก.....75
4.24 กราฟฟังก์ชันความเป็นสมาชิกของตัวแปรอินพุตชุดที่ 2 – ค่าเบี่ยงเบนมาตราฐาน.....75

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญรูป (ต่อ)

รูปที่ หน้า
4.25 กราฟฟังก์ชันความเป็นสมาชิกของตัวแปรอินพุตชุดที่ 3 – สเกลสูงสุดที่ตรวจจับได้.....76
4.26 กราฟฟังก์ชันความเป็นสมาชิกของตัวแปรเอาต์พุต – ประเภทการสวิตชิ่งกระแสอินรัช.....76
4.27 กลไกการอนุมานแบบ Mamdani's rule และการทำดีฟัซซิฟิเคชันด้วยวิธี COG method สำหรับการจำแนกประเภทการสวิตช์ชิ่งกระแสอินรัช.....76
4.28 การจำแนกสัญญาณกระแสอินรัชด้วยฟัซซี่.....77
4.29 แสดงขั้นตอนการจำแนกสัญญาณกระแสอินรัชโดยใช้กระบวนการฟัซซี่.....78
4.30 บล็อกไดอะแกรมแสดงการจำแนกคุณลักษณะของสัญญาณทรานเซี้ยนต์กระแสอินรัช.....78
4.31 แสดงตัวอย่าง fuzzy inference surface viewer กรณีการสวิตช์แบบหลังต่อหลัง.....79
4.32 กราฟฟังก์ชันความเป็นสมาชิกของตัวแปรอินพุตชุดที่ 1 - ค่าเบี่ยงเบนมาตรฐาน 30 สเกล สำหรับการสวิตช์ชิ่งแบบแยกเดี่ยว.....79
4.33 กราฟฟังก์ชันความเป็นสมาชิกของตัวแปรอินพุตชุดที่ 2 – สเกลสูงสุดที่ตรวจจับได้ สำหรับการสวิตช์ชิ่งแบบแยกเดี่ยว.....79
4.34 กราฟฟังก์ชันความเป็นสมาชิกของตัวแปรเอาต์พุต – วิธีการควบคุมกระแสอินรัช สำหรับการสวิตช์ชิ่งแบบแยกเดี่ยว.....80
4.35 กราฟฟังก์ชันความเป็นสมาชิกของตัวแปรอินพุตชุดที่ 1 - ค่าเบี่ยงเบนมาตรฐาน 30 สเกล สำหรับการสวิตช์ชิ่งแบบหลังต่อหลังชั้นที่ 1.....80
4.36 แสดงตัวอย่างค่าตัวแปรชุดข้อมูลอินพุตชุดที่ 2 – สเกลสูงสุดที่ตรวจจับได้ สำหรับการสวิตช์ชิ่งแบบหลังต่อหลังชั้นที่ 1.....80
4.37 กราฟฟังก์ชันความเป็นสมาชิกของตัวแปรเอาต์พุต – วิธีการควบคุมกระแสอินรัช สำหรับการสวิตช์ชิ่งแบบหลังต่อหลังชั้นที่ 1.....81
4.38 กราฟฟังก์ชันความเป็นสมาชิกของตัวแปรอินพุตชุดที่ 1 - ค่าเบี่ยงเบนมาตรฐาน 30 สเกล สำหรับการสวิตช์ชิ่งแบบหลังต่อหลังชั้นที่ 2.....81
4.39 แสดงตัวอย่างค่าตัวแปรชุดข้อมูลอินพุตชุดที่ 2 – สเกลสูงสุดที่ตรวจจับได้ สำหรับการสวิตช์ชิ่งแบบหลังต่อหลังชั้นที่ 2.....81
4.40 กราฟฟังก์ชันความเป็นสมาชิกของตัวแปรเอาต์พุต – วิธีการควบคุมกระแสอินรัช สำหรับการสวิตช์ชิ่งแบบหลังต่อหลังชั้นที่ 2.....82
4.41 แสดงตัวอย่างการใช้โปรแกรม MATLAB/TOOLBOX สำหรับสร้าง FIS.....82
4.42 กลไกการอนุมานแบบ Mamdani's rule และการทำดีฟัซซิฟิเคชันด้วยวิธี COG method สำหรับการจำแนกสัญญาณกระแสอินรัชแบบ isolate capacitor switching.....83
4.43 กลไกการอนุมานแบบ Mamdani's rule และการทำดีฟัซซิฟิเคชันด้วยวิธี COG method สำหรับการจำแนกกระแสอินรัชแบบ back-to-back switching ชั้นที่ 1.....83
4.44 กลไกการอนุมานแบบ Mamdani's rule และการทำดีฟัซซิฟิเคชันด้วยวิธี COG method สำหรับการจำแนกกระแสอินรัชแบบ back-to-back switching ชั้นที่ 2.....84
4.45 บล็อกไดอะแกรมแสดงการจำแนกคุณลักษณะของสัญญาณทรานเซี้ยนต์กระแสอินรัช และสัญญาณกระแสฟอลต์.....84

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญรูป (ต่อ)

รูปที่ หน้า
4.46 กราฟฟังก์ชันความเป็นสมาชิกของตัวแปรอินพุตชุดที่ 1 – ค่าสูงสุดของสัมประสิทธิ์ จากการแปลงเวฟเล็ตขององค์ประกอบกระแสลำดับบวก....85
4.47 กราฟฟังก์ชันความเป็นสมาชิกของตัวแปรอินพุตชุดที่ 2 – ค่าเบี่ยงเบนมาตรฐาน....85
4.48 กราฟฟังก์ชันความเป็นสมาชิกของตัวแปรอินพุตชุดที่ 3 – นับจำนวนสเกลที่ตรวจจับได้....85
4.49 กราฟฟังก์ชันความเป็นสมาชิกของตัวแปรอินพุตชุดที่ 3 – สเกลสูงสุดที่ตรวจจับได้....86
4.50 กราฟฟังก์ชันความเป็นสมาชิกของตัวแปรเอาต์พุต – ประเภทการสวิตชิ่งกระแสอินรัช....86
4.51 กลไกการอนุมานแบบ Mamdani's rule และการทำดีฟัซซิฟิเคชันด้วยวิธี COG method สำหรับจำแนกสัญญาณกระแสอินรัชและกระแสฟอลต์....86
4.52 แบบจำลองของโครงข่ายประสาทเทียมชนิดความน่าจะเป็น....87
4.53 แสดงขั้นตอนการฝึกสอนโครงข่ายประสาทเทียมประเภท PNN สำหรับการจำแนกประเภทการสวิตชิ่งกระแสอินรัชแบบแยกเดี่ยวและแบบหลังต่อหลัง....94
4.54 แสดงขั้นตอนการฝึกสอนโครงข่ายประสาทเทียมประเภท PNN สำหรับการจำแนกเทคนิควิธีการลดทอนขนาดกระแสอินรัชประเภทต่าง ๆ....95
4.55 แสดงขั้นตอนการฝึกสอนโครงข่ายประสาทเทียมประเภท PNN สำหรับจำแนกสัญญาณทรานเซี้ยนต์กระแสอินรัชและกระแสฟอลต์....96
5.1 การแกว่งของแรงดันไฟฟ้าเกินที่บัส และแรงดันที่ชุดคาปาซิเตอร์แบงค์เมื่อนำชุดคาปาซิเตอร์สเต็ปที่ 4 เข้าใช้งานในระบบ ขณะที่แรงดันเฟส A มีค่าสูงสุด Vpeak (bus_phase A) = 263.598 kV....98
5.2 กระแสอินรัชเมื่อนำชุดคาปาซิเตอร์สเต็ปที่ 4 เข้าใช้งานในระบบ ขณะที่แรงดันเฟส A มีค่าสูงสุด Ipeak (phase A) = 74.488 kA....98
5.3 การแกว่งของแรงดันไฟฟ้าเกินที่บัส และแรงดันที่ชุดคาปาซิเตอร์แบงค์เมื่อนำชุดคาปาซิเตอร์สเต็ปที่ 4 เข้าใช้งานขณะที่แรงดันเฟส A มีค่าสูงสุด Vpeak (bus_phase A) = 257.648 kV....99
5.4 กระแสอินรัชเมื่อนำชุดคาปาซิเตอร์สเต็ปที่ 4 เข้าใช้งานในระบบ ขณะที่แรงดันเฟส A มีค่าสูงสุด Ipeak (phase A) = 12.714 kA....100
5.5 การแกว่งของแรงดันไฟฟ้าเกินที่บัส และแรงดันที่ชุดคาปาซิเตอร์แบงค์เมื่อนำชุดคาปาซิเตอร์สเต็ปที่ 4 เข้าใช้งานในระบบ ขณะที่แรงดันเฟส A มีค่าสูงสุด Vpeak (bus_phase A) = 299.968 kV....101
5.6 กระแสอินรัชเมื่อนำชุดคาปาซิเตอร์สเต็ปที่ 4 เข้าใช้งานในระบบ ขณะที่แรงดันเฟส A มีค่าสูงสุด Ipeak (phase A) = 9.634 kA....102
5.7 การแกว่งของแรงดันไฟฟ้าเกินที่บัส และแรงดันที่ชุดคาปาซิเตอร์แบงค์เมื่อนำชุดคาปาซิเตอร์สเต็ปที่ 4 เข้าใช้งานในระบบ....103
5.8 กระแสอินรัชเมื่อนำชุดคาปาซิเตอร์สเต็ปที่ 4 เข้าใช้งานในระบบ ขณะที่แรงดันเฟส A มีค่าสูงสุด Ipeak (phase A) = 9.517 kA....103
5.9 การแกว่งของแรงดันไฟฟ้าเกินที่บัส และแรงดันที่ชุดคาปาซิเตอร์แบงค์เมื่อนำชุดคาปาซิเตอร์สเต็ปที่ 4 เข้าใช้งาน....104

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญรูป (ต่อ)

รูปที่ หน้า
5.10 กระแสอินรัชเมื่อนำชุดคาปาซิเตอร์สเต็ปที่ 4 เข้าใช้งานในระบบ ขณะที่แรงดันเฟส A มีค่าสูงสุด Ipeak (phase A) = 879 A....105
5.11 ความถี่กับอิมพีแดนซ์สแกน ณ จุด PCC ในกรณีสวิตชิ่งคาปาซิเตอร์แบงค์ด้วยการต่อรีแอคเตอร์จำกัดกระแสขนาด 1 mH....106
5.12 ความถี่กับอิมพีแดนซ์สแกน ณ จุด PCC ในกรณีสวิตชิ่งคาปาซิเตอร์แบงค์ด้วยการต่อ 6% รีแอคเตอร์ขนาด 166 mH....107
5.13 ความถี่กับอิมพีแดนซ์สแกน ณ จุด PCC ในกรณีสวิตชิ่งคาปาซิเตอร์แบงค์ขนาด 4x72 Mvar พร้อมด้วยการต่อ 6% รีแอคเตอร์ขนาด 166 mH เปรียบเทียบกับกรณีอื่นๆ....107
5.14 การแกว่งของแรงดันไฟฟ้าเกินที่บัส และแรงดันที่ชุดคาปาซิเตอร์แบงค์เมื่อนำชุดคาปาซิเตอร์สเต็ปที่ 4 เข้าใช้งานในระบบ ขณะที่แรงดันเฟส A มีค่าสูงสุด Vpeak (bus_phase A) = 222.931 kV....109
5.15 กระแสอินรัชเมื่อนำชุดคาปาซิเตอร์สเต็ปที่ 4 เข้าใช้งานในระบบ ขณะที่แรงดันเฟส A มีค่าสูงสุด Ipeak (phase A) = 458 A....109
5.16 แสดงแรงดันตกคร่อมหน้าสัมผัสคอนแทคของเพาเวอร์เซอร์กิตเบรกเกอร์แบบทำงานหนึ่งโพล และแรงดันไฟฟ้าที่บัสหลังจากจ่ายไฟให้กับชุดคาปาซิเตอร์แบงค์สเต็ปที่ 4....110
5.17 การแกว่งของแรงดันไฟฟ้าเกินสูงสุดที่บัสเมื่อเปลี่ยนค่าความคลาดเคลื่อนของระยะเวลาในการสับสวิตช์ของเพาเวอร์เซอร์กิตเบรกเกอร์....110
5.18 กระแสอินรัชสูงสุดเมื่อเปลี่ยนค่าความคลาดเคลื่อนของระยะเวลาในการสับสวิตช์ของเพาเวอร์เซอร์กิตเบรกเกอร์....111
5.19 ทรานเซี้ยนต์กระแสอินรัชภายใต้กระแสลัดวงจรในระบบขนาดตั้งแต่ 5 kA ถึง 40 kA....112
5.20 การแกว่งของแรงดันไฟฟ้าเกินทรานเซี้ยนต์ที่บัสภายใต้กระแสลัดวงจรในระบบขนาดตั้งแต่ 5 kA ถึง 40 kA....112
5.21 แสดงกระแสอินรัชที่พิกัดขนาดชุดคาปาซิเตอร์แบงค์ขนาดต่างๆ....113
5.22 แสดงการแกว่งของแรงดันไฟฟ้าเกินที่บัสที่พิกัดขนาดชุดคาปาซิเตอร์แบงค์ขนาดต่างๆ....113
5.23 การวิเคราะห์สเกลการแปลงเวฟเล็ตกรณีชุดคาปาซิเตอร์แบงค์จ่ายไฟปกติที่พิกัด....114
5.24 การวิเคราะห์สเกลการแปลงเวฟเล็ตกรณีสับสวิตช์ชุดคาปาซิเตอร์แบงค์ในสเต็ปที่ 1 เข้าใช้งานในระบบ และไม่มีการควบคุมขนาดกระแสอินรัช (กรณีพื้นฐาน)....115
5.25 การวิเคราะห์สเกลการแปลงเวฟเล็ตกรณีสับสวิตช์ชุดคาปาซิเตอร์แบงค์ในสเต็ปที่ 4 เข้าใช้งานในระบบ และไม่มีการควบคุมขนาดกระแสอินรัช (กรณีพื้นฐาน)....115
5.26 การวิเคราะห์สเกลเวฟเล็ตสูงสุดที่ตรวจจับได้ และค่าเบี่ยงเบนมาตรฐานกรณีพื้นฐาน (ไม่มีการควบคุมขนาดสัญญาณทรานเซี้ยนต์)....116
5.27 การวิเคราะห์สเกลเวฟเล็ตสูงสุดที่ตรวจจับได้ และค่าเบี่ยงเบนมาตรฐานกรณีมีการควบคุมขนาดกระแสอินรัชด้วยวิธีการติดตั้งรีแอคเตอร์จำกัดกระแสขนาด 1.0 mH....116
5.28 การวิเคราะห์สเกลเวฟเล็ตสูงสุดที่ตรวจจับได้ และค่าเบี่ยงเบนมาตรฐานกรณีมีการควบคุมขนาดกระแสอินรัชด้วยวิธีการติดตั้งรีแอคเตอร์ขนาด 6%....117

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญรูป (ต่อ)

รูปที่ หน้า

5.29 การวิเคราะห์สเกลเวฟเล็ตสูงสุดที่ตรวจจับได้ และค่าเบี่ยงเบนมาตรฐานกรณีมีการควบคุมขนาดกระแสอินรัชด้วยวิธีการติดตั้งตัวเหนี่ยวนำขนานสวิตช์.....117

5.30 การวิเคราะห์สเกลเวฟเล็ตสูงสุดที่ตรวจจับได้ และค่าเบี่ยงเบนมาตรฐานกรณีมีการควบคุมขนาดกระแสอินรัชด้วยวิธีการติดตั้งตัวต้านทานขนานสวิตช์.....118

5.31 สเกลสูงสุดที่ตรวจจับได้กรณีสับชุดคาปาซิเตอร์แบงค์สเต็ปที่ 4 เข้าใช้งานที่มุม 90 องศาของแรงดันไฟฟ้าเฟส A ในแต่ละวิธีควบคุมขนาดสัญญาณทรานเซี้ยนต์.....118

5.32 การวิเคราะห์การแปลงเวฟเล็ตในกรณีเกิดฟอลต์แบบ AG ที่สเต็ปที่ 1 (CLR).....125

5.33 การวิเคราะห์การแปลงเวฟเล็ตในกรณีเกิดฟอลต์แบบ AG ที่สเต็ปที่ 1 (6% reactor).....125

5.34 ค่าเบี่ยงเบนมาตรฐานจากค่าสัมประสิทธิ์การแปลงเวฟเล็ตทั้ง 30 สเกล กรณีเกิดกระแสฟอลต์แบบ AG ที่สเต็ปที่ 1 โดยที่สเต็ปที่ 2, 3 และ 4 เชื่อมต่ออยู่ในระบบ.....126

5.35 แสดงเปอร์เซ็นต์ความถูกต้องในการจำแนกสัญญาณทรานเซี้ยนต์กระแสอินรัชขณะนำสเต็ปที่ 1 เข้าใช้งานในระบบ.....129

5.36 แสดงเปอร์เซ็นต์ความถูกต้องในการจำแนกสัญญาณทรานเซี้ยนต์กระแสอินรัชขณะนำสเต็ปที่ 2 เข้าใช้งานในระบบ.....129

5.37 แสดงเปอร์เซ็นต์ความถูกต้องในการจำแนกสัญญาณทรานเซี้ยนต์กระแสอินรัชขณะนำสเต็ปที่ 3 เข้าใช้งานในระบบ.....130

5.38 แสดงเปอร์เซ็นต์ความถูกต้องในการจำแนกสัญญาณทรานเซี้ยนต์กระแสอินรัชขณะนำสเต็ปที่ 4 เข้าใช้งานในระบบ.....130

5.39 แสดงเปอร์เซ็นต์ความถูกต้องในการจำแนกสัญญาณทรานเซี้ยนต์กรณีเกิดฟอลต์ที่ชุดคาปาซิเตอร์แบงค์สเต็ปที่ 1 โดยสเต็ปที่ 2, 3 และ 4 ยังไม่ได้นำเข้าใช้งานในระบบ.....131

5.40 แสดงเปอร์เซ็นต์ความถูกต้องในการจำแนกสัญญาณทรานเซี้ยนต์กรณีเกิดฟอลต์ที่ชุดคาปาซิเตอร์แบงค์สเต็ปที่ 1 โดยสเต็ปที่ 2 เชื่อมต่ออยู่ในระบบ.....131

5.41 แสดงเปอร์เซ็นต์ความถูกต้องในการจำแนกสัญญาณทรานเซี้ยนต์กรณีเกิดฟอลต์ที่ชุดคาปาซิเตอร์แบงค์สเต็ปที่ 1 โดยสเต็ปที่ 2 และ 3 เชื่อมต่ออยู่ในระบบ.....132

5.42 แสดงเปอร์เซ็นต์ความถูกต้องในการจำแนกสัญญาณทรานเซี้ยนต์กรณีเกิดฟอลต์ที่ชุดคาปาซิเตอร์แบงค์สเต็ปที่ 1 โดยสเต็ปที่ 2, 3 และ 4 เชื่อมต่ออยู่ในระบบ.....132

5.43 แสดงเปอร์เซ็นต์ความถูกต้องในการจำแนกสัญญาณทรานเซี้ยนต์กรณีเกิดกระแสอินรัชแต่ละสเต็ปในขณะที่ไม่มีโหลดเชื่อมต่ออยู่ในระบบ.....133

5.44 แสดงเปอร์เซ็นต์ความถูกต้องในการจำแนกสัญญาณทรานเซี้ยนต์กรณีเกิดกระแสอินรัชแต่ละสเต็ปในขณะที่มีโหลดเชื่อมต่ออยู่ในระบบ.....133

5.45 แสดงเปอร์เซ็นต์ความถูกต้องในการจำแนกสัญญาณทรานเซี้ยนต์กระแสอินรัชขณะนำสเต็ปที่ 1 เข้าใช้งานในระบบ.....134

5.46 แสดงเปอร์เซ็นต์ความถูกต้องในการจำแนกสัญญาณทรานเซี้ยนต์กระแสอินรัชขณะนำสเต็ปที่ 2 เข้าใช้งานในระบบ.....134

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญรูป (ต่อ)

รูปที่ หน้า
5.47 แสดงเปอร์เซ็นต์ความถูกต้องในการจำแนกสัญญาณทรานเซี้ยนต์กระแสอินรัช ขณะนำสเต็ปที่ 3 เข้าใช้งานในระบบ....135
5.48 แสดงเปอร์เซ็นต์ความถูกต้องในการจำแนกสัญญาณทรานเซี้ยนต์กระแสอินรัช ขณะนำสเต็ปที่ 4 เข้าใช้งานในระบบ....135
5.49 แสดงเปอร์เซ็นต์ความถูกต้องในการจำแนกวิธีการควบคุมสัญญาณทรานเซี้ยนต์กระแสอินรัช ขณะนำสเต็ปที่ 1 เข้าใช้งานในระบบ....136
5.50 แสดงเปอร์เซ็นต์ความถูกต้องในการจำแนกวิธีการควบคุมสัญญาณทรานเซี้ยนต์กระแสอินรัช ขณะนำสเต็ปที่ 2 เข้าใช้งานในระบบ....136
5.51 แสดงเปอร์เซ็นต์ความถูกต้องในการจำแนกวิธีการควบคุมสัญญาณทรานเซี้ยนต์กระแสอินรัช ขณะนำสเต็ปที่ 3 เข้าใช้งานในระบบ....137
5.52 แสดงเปอร์เซ็นต์ความถูกต้องในการจำแนกวิธีการควบคุมสัญญาณทรานเซี้ยนต์กระแสอินรัช ขณะนำสเต็ปที่ 4 เข้าใช้งานในระบบ....137
5.53 แสดงเปอร์เซ็นต์ความถูกต้องโดยเปรียบเทียบการจำแนกวิธีการควบคุมสัญญาณ ทรานเซี้ยนต์กระแสอินรัชทั้ง 6 วิธี....138
5.54 แสดงเปอร์เซ็นต์ความถูกต้องโดยเปรียบเทียบการสวิตช์ชิ่งแบบแยกเดี่ยวและ แบบหลังต่อหลังทั้ง 6 วิธีการควบคุมสัญญาณทรานเซี้ยนต์....138
5.55 แสดงเปอร์เซ็นต์ความถูกต้องในการจำแนกสัญญาณทรานเซี้ยนต์กรณีเกิดฟอลต์ที่ชุด คาปาซิเตอร์แบงค์สเต็ปที่ 1 โดยสเต็ปที่ 2, 3 และ 4 ไม่ได้นำเข้าใช้งานในระบบ....139
5.56 แสดงเปอร์เซ็นต์ความถูกต้องในการจำแนกสัญญาณทรานเซี้ยนต์กรณีเกิดฟอลต์ที่ชุด คาปาซิเตอร์แบงค์สเต็ปที่ 1 โดยสเต็ปที่ 2 เชื่อมต่ออยู่ในระบบ....139
5.57 แสดงเปอร์เซ็นต์ความถูกต้องในการจำแนกสัญญาณทรานเซี้ยนต์กรณีเกิดฟอลต์ที่ชุด คาปาซิเตอร์แบงค์สเต็ปที่ 1 โดยสเต็ปที่ 2 และ 3 เชื่อมต่ออยู่ในระบบ....140
5.58 แสดงเปอร์เซ็นต์ความถูกต้องในการจำแนกสัญญาณทรานเซี้ยนต์กรณีเกิดฟอลต์ที่ชุด คาปาซิเตอร์แบงค์สเต็ปที่ 1 โดยสเต็ปที่ 2, 3 และ 4 เชื่อมต่ออยู่ในระบบ....140
5.59 แสดงเปอร์เซ็นต์ความถูกต้องในการจำแนกสัญญาณทรานเซี้ยนต์กรณีเกิดกระแสอินรัช แต่ละสเต็ปในขณะที่ไม่มีโหลดเชื่อมต่ออยู่ในระบบ....141
5.60 แสดงเปอร์เซ็นต์ความถูกต้องในการจำแนกสัญญาณทรานเซี้ยนต์กรณีเกิดกระแสอินรัช แต่ละสเต็ปในขณะที่มีโหลดเชื่อมต่ออยู่ในระบบ....141
5.61 แสดงเปอร์เซ็นต์ความถูกต้องในการจำแนกสัญญาณทรานเซี้ยนต์กระแสอินรัช ขณะนำสเต็ปที่ 1 เข้าใช้งานในระบบ....142
5.62 แสดงเปอร์เซ็นต์ความถูกต้องในการจำแนกสัญญาณทรานเซี้ยนต์กระแสอินรัช ขณะนำสเต็ปที่ 2 เข้าใช้งานในระบบ....142
5.63 แสดงเปอร์เซ็นต์ความถูกต้องในการจำแนกสัญญาณทรานเซี้ยนต์กระแสอินรัช ขณะนำสเต็ปที่ 3 เข้าใช้งานในระบบ....143

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญรูป (ต่อ)

รูปที่ หน้า
5.64 แสดงเปอร์เซ็นต์ความถูกต้องในการจำแนกสัญญาณทรานเซี้ยนต์กระแสอินรัช ขณะนำสเต็ปที่ 4 เข้าใช้งานในระบบ....143
5.65 แสดงเปอร์เซ็นต์ความถูกต้องในการจำแนกวิธีการควบคุมสัญญาณทรานเซี้ยนต์กระแสอินรัช ขณะนำสเต็ปที่ 1 เข้าใช้งานในระบบ....144
5.66 แสดงเปอร์เซ็นต์ความถูกต้องในการจำแนกวิธีการควบคุมสัญญาณทรานเซี้ยนต์กระแสอินรัช ขณะนำสเต็ปที่ 2 เข้าใช้งานในระบบ....144
5.67 แสดงเปอร์เซ็นต์ความถูกต้องในการจำแนกวิธีการควบคุมสัญญาณทรานเซี้ยนต์กระแสอินรัช ขณะนำสเต็ปที่ 3 เข้าใช้งานในระบบ....145
5.68 แสดงเปอร์เซ็นต์ความถูกต้องในการจำแนกวิธีการควบคุมสัญญาณทรานเซี้ยนต์กระแสอินรัช ขณะนำสเต็ปที่ 4 เข้าใช้งานในระบบ....145
5.69 แสดงเปอร์เซ็นต์ความถูกต้องโดยเปรียบเทียบการจำแนกวิธีการควบคุมสัญญาณ ทรานเซี้ยนต์กระแสอินรัชทั้ง 6 วิธี....146
5.70 แสดงเปอร์เซ็นต์ความถูกต้องโดยเปรียบเทียบการสวิตช์ชิ่งแบบแยกเดี่ยวและ แบบหลังต่อหลังทั้ง 6 วิธีการควบคุมสัญญาณทรานเซี้ยนต์....146
5.71 แสดงเปอร์เซ็นต์ความถูกต้องในการจำแนกสัญญาณทรานเซี้ยนต์กรณีเกิดฟอลต์ที่ชุด คาปาซิเตอร์แบงค์สเต็ปที่ 1 โดยสเต็ปที่ 2, 3 และ 4 ไม่ได้นำเข้าใช้งานในระบบ....147
5.72 แสดงเปอร์เซ็นต์ความถูกต้องในการจำแนกสัญญาณทรานเซี้ยนต์กรณีเกิดฟอลต์ที่ชุด คาปาซิเตอร์แบงค์สเต็ปที่ 1 โดยสเต็ปที่ 2 เชื่อมต่ออยู่ในระบบ....147
5.73 แสดงเปอร์เซ็นต์ความถูกต้องในการจำแนกสัญญาณทรานเซี้ยนต์กรณีเกิดฟอลต์ที่ชุด คาปาซิเตอร์แบงค์สเต็ปที่ 1 โดยสเต็ปที่ 2 และ 3 เชื่อมต่ออยู่ในระบบ....148
5.74 แสดงเปอร์เซ็นต์ความถูกต้องในการจำแนกสัญญาณทรานเซี้ยนต์กรณีเกิดฟอลต์ที่ชุด คาปาซิเตอร์แบงค์สเต็ปที่ 1 โดยสเต็ปที่ 2, 3 และ 4 เชื่อมต่ออยู่ในระบบ....148
5.75 แสดงเปอร์เซ็นต์ความถูกต้องในการจำแนกสัญญาณทรานเซี้ยนต์กรณีเกิดกระแสอินรัช แต่ละสเต็ปในขณะที่ไม่มีโหลดเชื่อมต่ออยู่ในระบบ....149
5.76 แสดงเปอร์เซ็นต์ความถูกต้องในการจำแนกสัญญาณทรานเซี้ยนต์กรณีเกิดกระแสอินรัช แต่ละสเต็ปในขณะที่มีโหลดเชื่อมต่ออยู่ในระบบ....149
6.1 สรุปผลการลดทอนสัญญาณทรานเซี้ยนต์ในแต่ละเทคนิควิธีการควบคุมสำหรับ การสวิตชิ่งชุดคาปาซิเตอร์แบงค์แบบหลังต่อหลัง....154
6.2 แสดงการเปรียบเทียบเทคนิคการลดกระแสอินรัชระหว่างการใช้รีแอคเตอร์ขนาด 6% กับการใช้การควบคุมสวิตช์ปิดวงจร....154
6.3 เปรียบเทียบผลของการลดกระแสอินรัชและการแกว่งของแรงดันไฟฟ้าเกินในแต่ละเทคนิค วิธีระหว่างการใช้ตัวต้านทานขนานสวิตช์ (PIR), ตัวเหนี่ยวนำขนานสวิตช์ (PIL), รีแอคเตอร์จำกัดกระแส (CLR), รีแอคเตอร์ 6% และการควบคุมสวิตช์ปิดวงจร เมื่อทำการสวิตชิ่งคาปาซิเตอร์แบงค์ในสเต็ปที่ 4....155

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญรูป (ต่อ)

รูปที่ หน้า

6.4 แสดงระบบคาปาซิเตอร์แบงค์พิกัดแรงดัน 230 kV ที่มีใช้อยู่ในสถานีไฟฟ้าย่อย ของประเทศไทยพร้อมด้วยการติดตั้งรีแอคเตอร์จำกัดกระแส.....155

6.5 แสดงการเปรียบเทียบการจำแนกสัญญาณทรานเซี้ยนต์กระแสอินรัชแบบแยกเดี่ยว และแบบหลังต่อหลังในแต่ละเทคนิควิธี.....162

6.6 แสดงการเปรียบเทียบการจำแนกวิธีการควบคุมขนาดสัญญาณทรานเซี้ยนต์ กระแสอินรัชในแต่ละเทคนิควิธี.....162

6.7 แสดงการเปรียบเทียบการจำแนกสัญญาณทรานเซี้ยนต์กระแสอินรัชและทรานเซี้ยนต์ กระแสฟอลต์ในแต่ละเทคนิควิธี.....163

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 1
บทนำ

ในปัจจุบันประเทศไทยมีความต้องการพลังงานไฟฟ้าเป็นจำนวนมาก เนื่องจากการพัฒนาทางด้านเศรษฐกิจ และสังคมรวมถึงการขยายตัวในภาคอุตสาหกรรมของประเทศไทย จึงทำให้เกิดการพัฒนาทางด้านระบบไฟฟ้ากำลังอย่างต่อเนื่อง ระบบส่งจ่ายกำลังไฟฟ้าจึงถือว่าเป็นส่วนที่มีความสำคัญมาก โดยระบบส่งจ่ายกำลังไฟฟ้าจะดำเนินการส่งกำลังไฟฟ้าจากแหล่งจ่ายไฟฟ้าไปยังโหลด ซึ่งโหลดของระบบส่งจ่ายกำลังไฟฟ้าส่วนใหญ่ประกอบด้วยระบบสายส่งไฟฟ้า และหม้อแปลงไฟฟ้ากำลัง ซึ่งจัดได้ว่าเป็นโหลดประเภทเหนี่ยวนำ (inductive loads) นอกจากระบบส่งจ่ายกำลังไฟฟ้าจะต้องจ่ายกำลังไฟฟ้าจริง (real power, P) ให้กับโหลดแล้ว อุปกรณ์เหล่านี้ยังดูดซับกำลังไฟฟ้ารีแอคทีฟ (reactive power, Q) ซึ่งเป็นกำลังไฟฟ้าที่ใช้สร้างสนามแม่เหล็ก ซึ่งอุปกรณ์ไฟฟ้าชนิดเหนี่ยวนำเหล่านี้ มีอยู่เป็นจำนวนมากในระบบไฟฟ้ากำลัง จึงทำให้เกิดการสิ้นเปลือง ส่งผลต่อระบบส่งจ่ายกำลังไฟฟ้า และอุปกรณ์ส่งจ่ายกำลังไฟฟ้า ยิ่งมีการส่งจ่ายกระแสไฟฟ้าไปเป็นระยะทางไกลเท่าไร ก็ยิ่งจะทำให้เกิดปัญหาแรงดันไฟฟ้าตกที่ปลายสายส่งเพิ่มมากขึ้น ทำให้ประสิทธิภาพการส่งจ่ายลดลง รวมถึงมีกำลังการสูญเสียในสายส่งเพิ่มมากขึ้นตามไปด้วย ซึ่งความสิ้นเปลืองดังกล่าวสามารถลดลงได้โดยการใช้อุปกรณ์ที่ทำหน้าที่ชดเชยกำลังงานรีแอคทีฟ (reactive power compensation) ให้กับระบบไฟฟ้า โดยจะจ่ายกระแสไฟฟ้าเพื่อสร้างอำนาจแม่เหล็กให้กับโหลดแทน ดังนั้นจึงสามารถลดขนาดของอุปกรณ์ส่งจ่ายกำลังไฟฟ้าลงได้ ซึ่งอุปกรณ์ที่ทำหน้าที่จ่ายกำลังงานรีแอคทีฟคือ ชุดคาปาซิเตอร์แบงค์นั่นเอง สามารถแสดงลักษณะอุปกรณ์ดังกล่าวตามรูปที่ 1.1

จากเหตุผลดังกล่าวการใช้อุปกรณ์คาปาซิเตอร์แบงค์แบบขนาน (Shunt capacitor bank) จึงถูกนำมาติดตั้งใช้งานในระบบส่งจ่ายกำลังไฟฟ้า เพื่อช่วยควบคุมค่าระดับแรงดันไฟฟ้า หรือช่วยชดเชยค่ากำลังไฟฟ้ารีแอคทีฟ (reactive power) ของระบบส่งจ่ายกำลังไฟฟ้า โดยปกติจะติดตั้งชุดคาปาซิเตอร์แบงค์ขนานเข้ากับระบบส่งจ่ายกำลังไฟฟ้า ซึ่งส่วนใหญ่แล้วจะติดตั้งอยู่ภายในลานไกไฟฟ้า (switchyard) ของสถานีไฟฟ้าย่อย ซึ่งจะช่วยทำให้ความสามารถในการส่งจ่ายของระบบดีขึ้น จึงอาจกล่าวได้ว่าอุปกรณ์คาปาซิเตอร์แบงค์กลายเป็นอุปกรณ์พื้นฐานที่ถูกนำมาใช้จ่ายกำลังงานไฟฟ้ารีแอคทีฟให้กับระบบไฟฟ้ากำลังแบบโครงข่าย ทั้งในระบบส่งจ่ายแรงสูง และระบบจำหน่ายที่ระดับแรงดันต่างๆ นอกจากนี้ยังใช้ชุดคาปาซิเตอร์แบงค์เพื่อปรับปรุงเสถียรภาพของแรงดันไฟฟ้า และลดกำลังสูญเสียที่เกิดขึ้นในระบบ ส่งผลให้ความสามารถในการส่งจ่ายกำลังไฟฟ้ามีความมั่นคง และการควบคุมการไหลของกำลังไฟฟ้ามีประสิทธิภาพมากขึ้น

โดยปกติทั่วไปแล้วชุดคาปาซิเตอร์แบงค์แรงดันสูงจะถูกติดตั้งอยู่ภายในสถานีไฟฟ้าย่อย ซึ่งส่วนใหญ่จะติดตั้งชุดคาปาซิเตอร์หลายๆ สเต็ป แทนที่จะติดตั้งสเต็ปใหญ่เพียงชุดเดียว เนื่องจากสามารถชดเชยกำลังรีแอคทีฟ และรักษาระดับแรงดันที่เปลี่ยนแปลงไปตามระดับของโหลดได้ดีกว่า เนื่องจากความต้องการพลังงานไฟฟ้าในแต่ละวันมีความต้องการไม่คงที่ จึงเป็นเหตุให้มีการสับและปลดชุดคาปาซิเตอร์ด้วยเพาเวอร์เซอร์กิตเบรคเกอร์หลายๆ ครั้งตามปริมาณความต้องการของโหลดในแต่ละช่วงเวลาของวัน โดยการสวิตช์ในแต่ละครั้งจะทำให้เกิดแรงดันเกินชั่วครู่ (Transients Overvoltage) และทรานเซี้ยนต์ กระแสอินรัชซึ่งมีผลกระทบต่อระบบไฟฟ้า อาจเป็นสาเหตุให้เกิดปัญหาเช่น อุปกรณ์เกิดชำรุดหรือเสื่อมสภาพก่อนกำหนด, อุปกรณ์ควบคุมเสียหาย เป็นต้น

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

1.1 ความเป็นมาและความสำคัญของปัญหา

เมื่อระบบโครงข่ายไฟฟ้ากำลังแบบเดิมกำลังถูกเปลี่ยนถ่ายไปเป็นรูปแบบ Smart Grid โดยมีกลุ่มของพลังงานหมุนเวียน (Renewable Energy) เช่น พลังงานลม พลังงานแสงอาทิตย์ พลังงานน้ำ และพลังงานจากชีวมวล เป็นต้น มาทดแทนเพื่อผลิตไฟฟ้าแบบเดิม ดังนั้นจึงมีความจำเป็นที่ต้องมีการควบคุมผลกระทบที่มีต่อคุณภาพไฟฟ้าให้เป็นไปตามข้อกำหนดการเชื่อมต่อโครงข่ายไฟฟ้า (Grid code) ของแต่ละการไฟฟ้าตามระเบียบข้อกำหนดการเชื่อมต่อระบบการผลิตพลังงานไฟฟ้าเข้ากับระบบไฟฟ้า โดยผู้ผลิตไฟฟ้าจะต้องปฏิบัติตามเพื่อให้ได้วิธีการที่เหมาะสมในการเชื่อมต่อกับระบบโครงข่ายไฟฟ้า พร้อมทั้งควบคุมคุณภาพไฟฟ้าในการส่งจ่ายกำลังไฟให้อยู่ในเกณฑ์ข้อกำหนดอย่างมีประสิทธิภาพ ด้วยเหตุนี้เราจึงพบว่าอุปกรณ์ชุดคาปาซิเตอร์แบงค์ได้ถูกนำไปติดตั้งอยู่ในระบบส่งจ่ายกำลังไฟฟ้าทั้งรูปแบบโครงข่ายไฟฟ้าแบบเดิม และแบบสมาร์ตกริดเพื่อควบคุมคุณภาพไฟฟ้าในการส่งจ่ายกำลังไฟฟ้าอย่างมีประสิทธิภาพ



รูปที่ 1.1 แสดงตัวอย่างอุปกรณ์ชุดคาปาซิเตอร์แบงค์แรงดันสูงภายในสถานีไฟฟ้าย่อย

ปกติแล้วชุดคาปาซิเตอร์แบงค์นิยมใช้ติดตั้งในทุกระดับแรงดันไฟฟ้า ตั้งแต่ระดับแรงดันต่ำ แรงดันปานกลาง จนไปถึงแรงดันสูง เพื่อที่จะจ่ายพลังงานรีแอคทีฟให้กับโหลด ซึ่งโหลดส่วนใหญ่เป็นแหล่งโรงงานอุตสาหกรรม นิคมอุตสาหกรรมขนาดใหญ่ และระบบส่งจ่ายกำลังไฟฟ้าของหน่วยงานการไฟฟ้า เป็นต้น ดังนั้นระบบคาปาซิเตอร์แบงค์แรงดันสูงจึงมีขนาดพิกัด Mvar และพิกัดแรงดันอยู่หลากหลายขนาด สำหรับการสวิตชิ่งชุดคาปาซิเตอร์แบงค์ในสถานีไฟฟ้าย่อยนั้น พบว่าจะมีการสับเข้าใช้งานหลายครั้งต่อวันและหลายร้อยครั้งต่อปี ทั้งนี้ขึ้นอยู่กับความต้องการของพลังงานไฟฟ้า โดยส่วนมากจะใช้ชุดคาปาซิเตอร์แบงค์มากกว่าหนึ่งสเต็ปต่อร่วมอยู่บนบัสเดียวกัน เมื่อโหลดและเพาเวอร์แฟคเตอร์เปลี่ยนแปลง ชุดคาปาซิเตอร์แบงค์จะถูกสับเข้าและสับออกตามพฤติกรรมของโหลดและแรงดันไฟฟ้า กล่าวคือเมื่อความต้องการโหลดเพิ่มสูงขึ้น และค่าเพาเวอร์แฟคเตอร์ต่ำในช่วงระยะเวลากลางวัน ชุดคาปาซิเตอร์แบงค์จะสวิตช์เพื่อเพิ่มกำลังงานรีแอคทีฟตามความต้องการของ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

โหลด ตรงกันข้ามเมื่อความต้องการโหลดต่ำลงในช่วงระยะเวลากลางคืน ชุดคาปาซิเตอร์จะถูกปลดออกเพื่อรักษาระดับแรงดันไฟฟ้าให้สม่ำเสมอ

อย่างไรก็ตามการนำชุดคาปาซิเตอร์แบงค์เข้าใช้งานในระบบแต่ละครั้ง ก่อให้เกิดกระแสอินรัชขนาดใหญ่ (inrush current) และการแกว่งของแรงดันเกินทรานเซี้ยนต์ (transient oscillation overvoltage) ณ จุดที่ชุดคาปาซิเตอร์แบงค์เชื่อมต่อ [1] ส่งผลกระทบทางด้านคุณภาพไฟฟ้า เช่น โหลดของลูกค้าเกิดการเปลี่ยนแปลง เนื่องจากแรงดันของระบบเปลี่ยนแปลง ยิ่งไปกว่านั้นกระแสอินรัชยังส่งผลให้รีเลย์ป้องกันทำงานผิดพลาด และระดับการฉนวนป้องกันได้รับความเสียหายเนื่องจากแรงดันในระบบสูงเกิน เนื่องจากปริมาณกระแสอินรัชขนาดใหญ่และมีความถี่สูงจะส่งผลกระทบต่อผู้ใช้ไฟบางราย ซึ่งมีการติดตั้งอุปกรณ์ที่ไวต่อสัญญาณทรานเซี้ยนต์กระแสและแรงดัน กระแสอินรัชอาจเป็นเหตุให้ฟิวส์ของตัวคาปาซิเตอร์ยูนิตขาด หรือทำให้ชุดคาปาซิเตอร์เสียหายได้ จากเหตุการณ์ดังกล่าวจะเห็นได้ว่าผลกระทบของการสับสวิตช์ชุดคาปาซิเตอร์แบงค์เป็นเหตุให้ผู้ผลิต และผู้จำหน่ายไฟฟ้าต้องสูญเสียทั้งเวลา และงบประมาณในการจัดหาฟิวส์และชุดคาปาซิเตอร์มาเปลี่ยน รวมทั้งต้องสูญเสียพลังงานไปเนื่องจากไม่สามารถใช้งานชุดคาปาซิเตอร์แบงค์มาช่วยเพิ่มค่าเพาเวอร์แฟคเตอร์ในระบบได้ ปัญหาทางคุณภาพไฟฟ้าเหล่านี้เป็นสาเหตุที่ทำให้เกิดความเสียหายต่อตัวคาปาซิเตอร์ยูนิต อุปกรณ์ควบคุมต่างๆ ในสถานีไฟฟ้าย่อย หรือรวมถึงระบบไฟฟ้ากำลังในภาพรวม ซึ่งจะมีผลกระทบเป็นอย่างยิ่งต่อความน่าเชื่อถือของระบบส่งจ่ายกำลังไฟฟ้า


ด้วยเหตุที่คาปาซิเตอร์แบงค์เป็นอุปกรณ์ที่มีความสำคัญมากในระบบส่งจ่ายพลังงานไฟฟ้า เช่นเดียวกับหม้อแปลงไฟฟ้ากำลัง โดยเฉพาะอย่างยิ่งในปัจจุบันพบชุดคาปาซิเตอร์แบงค์ถูกติดตั้งอยู่เป็นจำนวนมากตามสถานีไฟฟ้าย่อยของหน่วยงานการไฟฟ้าต่างๆ ภายในประเทศทั้งในระดับแรงดัน 12kV, 22kV, 24kV, 33kV, 115kV และ 230kV ตามลำดับ ดังนั้นเมื่อเกิดฟอลต์ภายในโซนการทำงานชุดคาปาซิเตอร์ หรือคาปาซิเตอร์เสื่อมสภาพตามอายุการใช้งาน ซึ่งจะทำให้คาปาซิเตอร์แบงค์เกิดภาวะการไม่สมดุล (unbalance) นำไปสู่การระเบิด หรือการบวมของตัวคาปาซิเตอร์ตามมา เพื่อเป็นการป้องกันปัญหาดังกล่าว อุปกรณ์ป้องกันคาปาซิเตอร์แบงค์จำเป็นจะต้องสั่งเพาเวอร์เซอร์กิตเบรคเกอร์ปลดวงจรชุดคาปาซิเตอร์แบงค์ออกจากระบบส่งจ่ายกำลังไฟฟ้า ซึ่งถือว่าการปลดชุดคาปาซิเตอร์แบงค์ในแต่ละครั้งสร้างปัญหาหลักที่เกิดขึ้นกับระบบการส่งจ่ายเป็นอย่างมาก เมื่อใดก็ตามที่เกิดเหตุขัดข้องกับอุปกรณ์คาปาซิเตอร์แบงค์ ส่งผลกระทบต่อระบบการส่งจ่ายกำลังไฟฟ้าด้วย ก่อให้เกิดความสูญเสียเป็นอย่างมากเนื่องจากขาดความต่อเนื่องในการส่งจ่ายกำลังไฟฟ้ารีแอคทีฟ อาจทำให้ระบบขาดเสถียรภาพในแง่ด้านคุณภาพของกำลังไฟฟ้าที่ส่งจ่ายออกไป และก่อให้เกิดปัญหาแรงดันไฟฟ้าตกบริเวณปลายทางได้ ส่งผลให้โหลดซึ่งต่ออยู่ที่ปลายสายส่งได้รับความเสียหายเนื่องจากเกิดการรับภาระโหลดเกิน

การตระหนักให้เห็นถึงปัญหาที่เกิดขึ้นเมื่อเกิดฟอลต์ หรือตัวคาปาซิเตอร์ยูนิตเสื่อมสภาพอันเนื่องมาจากการใช้งานปกติ ส่งผลให้เกิดกระแสไม่สมดุลไหลบริเวณจุดนิวทรอลของชุดคาปาซิเตอร์แบงค์ จนทำให้เกิดแรงดันไฟฟ้าสูงเกินขึ้นกับตัวคาปาซิเตอร์ยูนิตตัวอื่นที่ต่ออยู่ในแบงค์ จนนำไปสู่การระเบิดหรือบวมของตัวคาปาซิเตอร์ยูนิตจนไม่สามารถใช้งานต่อไปได้ ถ้าหากรีเลย์ป้องกันสำหรับชุดคาปาซิเตอร์แบงค์ขาดประสิทธิภาพในการตรวจจับสัญญาณ และสั่งปลดชุดคาปาซิเตอร์แบงค์ออกจากระบบได้อย่างทันท่วงทีแล้ว จะส่งผลให้ตัวตัวคาปาซิเตอร์เกิดการระเบิดอย่างต่อเนื่อง (cascade) นอกจากนั้นการนำชุดคาปาซิเตอร์แบงค์หลายๆ ชุด ต่อขนานเข้ากับระบบส่งจ่ายกำลังไฟฟ้าภายในสถานีไฟฟ้าย่อย เมื่อเกิดการสวิตชิ่งของชุดคาปาซิเตอร์แบงค์ที่ติดตั้งอยู่ใกล้เคียง (multi-step back-

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

to-back switching) จะก่อให้เกิดกระแสอินรัชในปริมาณที่มาก เป็นอีกหนึ่งสาเหตุให้รีเลย์ป้องกันไม่สมดุล (unbalance protective relaying) เกิดการสั่งปลดชุดคาปาซิเตอร์แบงค์ขณะนำเข้าใช้งาน ซึ่งลักษณะพฤติกรรมของสัญญาณทรานเซี้ยนต์กระแสอินรัชจะส่งผลโดยตรงให้รีเลย์ป้องกันไม่สมดุลทำงานผิดพลาด (relay maloperation)

ในทางปฏิบัตินิยมใช้การตั้งค่าหน่วงเวลาของรีเลย์ป้องกันกระแสไม่สมดุลประมาณ 0.1 – 1 วินาที เพื่อหลีกเลี่ยงการทำงานที่ผิดพลาดดำเนินการสั่งปลดวงจรชุดคาปาซิเตอร์แบงค์ออกจากระบบอันเนื่องมาจากสัญญาณทรานเซี้ยนต์กระแสอินรัชขนาดสูง [2, 3] ซึ่งวิธีที่ดีที่สุดสำหรับแผนงานการป้องกันชุดคาปาซิเตอร์แบงค์คือ รีเลย์ป้องกันกระแสไม่สมดุลจะต้องมีความสามารถในการตรวจจับและดำเนินการสั่งอุปกรณ์สวิตชิ่งปลดวงจรชุดคาปาซิเตอร์แบงค์ออกจากระบบในสภาวะการเกิดกระแสไม่สมดุลได้อย่างถูกต้อง รวดเร็ว และแม่นยำที่สุด อีกทั้งต้องมีความสามารถในการจำแนกชนิดของสัญญาณ ทรานเซี้ยนต์ในรูปแบบต่างๆ ที่สามารถพบได้ภายในสถานีไฟฟ้าย่อย เช่น สัญญาณทรานเซี้ยนต์กระแสฟอลต์ เป็นต้น ซึ่งหากรีเลย์ป้องกันสามารถจำแนกสัญญาณทรานเซี้ยนต์ต่างๆ ได้อย่างแม่นยำ และถูกต้องแล้ว จะช่วยลดปัญหาจากการสั่งปลดชุดคาปาซิเตอร์แบงค์จากการนำเข้าใช้งานในสภาวะปกติ เป็นการเพิ่มเสถียรภาพในการส่งจ่ายกำลังไฟฟ้า และสามารถทำการซ่อมบำรุงรักษาชุดคาปาซิเตอร์แบงค์ได้อย่างถูกต้อง และมีประสิทธิภาพสูงสุด เมื่อถึงเวลาที่ตัวคาปาซิเตอร์ยูนิตเสียหาย หรือชำรุดจากการเสื่อมสภาพตามอายุการใช้งาน



รูปที่ 1.2 แสดงลักษณะการทำงานที่ผิดพลาดของรีเลย์ป้องกันกระแสไม่สมดุล

จากรูปที่ 1.2 แสดงตัวอย่างการทำงานที่ผิดพลาดของรีเลย์ป้องกันกระแสไม่สมดุล โดยดำเนินการสั่งปลดชุดคาปาซิเตอร์ออกจากระบบขณะนำชุดคาปาซิเตอร์แบงค์เข้าใช้งานในระบบ ดังนั้นเพื่อเป็นการปรับปรุงแผนงานการป้องกันชุดคาปาซิเตอร์แบงค์ รีเลย์ป้องกันกระแสไม่สมดุลจะต้องมีความสามารถแยกแยะว่าสัญญาณที่รีเลย์ตรวจจับได้นั้น เป็นสัญญาณทรานเซี้ยนต์กระแสอินรัชทรานเซี้ยนต์กระแสฟอลต์ หรือสัญญาณกระแสชุดคาปาซิเตอร์แบงค์ขณะใช้งานปกติที่พิกัด

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากปัญหาต่างๆ ตามที่กล่าวมาแล้ว โครงการวิจัยนี้จึงได้มีแนวคิดที่จะนำการแปลงเวฟเล็ตร่วมกับปัญญาประดิษฐ์เข้ามาประยุกต์ใช้ในการวิเคราะห์สัญญาณสวิตชิ่งกระแสอินรัช และจำแนกสัญญาณทรานเซี้ยนต์กระแสอินรัช และกระแสฟอลต์ ทำให้เกิดการวิเคราะห์สัญญาณของระบบการป้องกันไฟฟ้ากำลังแนวใหม่ขึ้น และนำมาออกแบบ และวางแผนงานการป้องกันของอุปกรณ์ชุดคาปาซิเตอร์แบงค์ในประเทศไทยต่อไปในอนาคต เป็นการเพิ่มความน่าเชื่อถือต่อระบบส่งจ่ายกำลังไฟฟ้า

ดังนั้นในวิทยานิพนธ์นี้จึงนำเสนอวิธีการวิเคราะห์กระแสอินรัชและกระแสฟอลต์ โดยระบบที่นำมาวิเคราะห์เป็นระบบการต่อชุดคาปาซิเตอร์แบงค์ขนาด 4x72Mvar, 230kV ต่อขนานอยู่กับระบบส่งจ่ายกำลังไฟฟ้า [30] พฤติกรรมของกระแสอินรัช การแกว่งของแรงดันไฟฟ้าเกิน และกระแสฟอลต์ถูกจำลองโดยโปรแกรม PSCAD/EMTDC [31] รูปแบบของกระบวนการการประมวลผลสัญญาณ (Signal processing) ด้วยการแปลงเวฟเล็ตแบบเต็มหน่วยถูกนำมาใช้สำหรับการวิเคราะห์การเปลี่ยนแปลงขององค์ประกอบความถี่สูงในสัญญาณกระแสฟอลต์ และกระแสอินรัชที่เกิดขึ้น เทคนิคปัญญาประดิษฐ์ถูกนำมาใช้จำแนกลักษณะสัญญาณทรานเซี้ยนต์ที่ตรวจจับได้ จากการศึกษาพบว่าการวิเคราะห์เวฟเล็ตร่วมกับเทคนิคปัญญาประดิษฐ์มีความสามารถในการจำแนกสัญญาณทรานเซี้ยนต์ได้อย่างเป็นที่น่าพอใจ

1.2 แนวโน้มงานวิจัยที่ผ่านมา

ที่ผ่านมาปรากฏผลงานวิจัยที่เกี่ยวข้องกับการจำแนกสัญญาณทรานเซี้ยนต์อยู่มากมาย ส่วนใหญ่งานวิจัยมีความเกี่ยวข้องกับการศึกษาผลกระทบด้านต่างๆ ที่มีต่อระบบส่งจ่ายกำลังไฟฟ้าโดยมีอุปกรณ์ชุดคาปาซิเตอร์แบงค์เชื่อมต่ออยู่ในระบบ ทั้งนี้อาจมีกรณีศึกษาและเงื่อนไขที่ไม่เหมือนกันในประเด็นต่างๆ อาทิ บทความได้นำเสนอวิธีใหม่ๆ ในการตรวจจับและแยกแยะสัญญาณทรานเซี้ยนต์ในระบบไฟฟ้าทั้งในด้านอุตสาหกรรม และระบบส่งจ่ายกำลังไฟฟ้า โดยการจำแนกสัญญาณทรานเซี้ยนต์ที่ปรากฏมีมากมายหลากหลายวิธี อาทิเช่น การประยุกต์ใช้โครงข่ายประสาทเทียม การแปลงเวฟเล็ตแบบไม่ต่อเนื่อง, decision tree-based classifiers และการผสมผสานกันระหว่างการแปลงเวฟเล็ตและเทคนิคปัญญาประดิษฐ์ในหลากหลายรูปแบบ ซึ่งวิธีดังกล่าวเหล่านี้มีประสิทธิ์ภาพในการตรวจจับและจำแนกสัญญาณทรานเซี้ยนต์กระแสอินรัชได้ดี ผู้วิจัยสามารถวิเคราะห์รายละเอียดบทความวรรณกรรมที่เกี่ยวข้องกับงานวิจัยได้ดังต่อไปนี้

งานวิจัยเรื่อง “Analysis and Detection of Transients in Islanded Micro-Grids using Wavelet Transformation” ปี 2018 (Yunqi Wang, Yiqing Kong, Jayashri Ravishankar, Toan Phung and Phu Ngoc Le) นำเสนอในการประชุมทางวิชาการ International Conference on Electric Power and Energy Conversion Systems [4] โดยบทความดังกล่าวได้นำเสนอการประยุกต์ใช้การแปลงเวฟเล็ตในการวิเคราะห์ และจำแนกสัญญาณทรานเซี้ยนต์ที่เกิดขึ้นในระบบไมโครกริด ซึ่งสัญญาณทรานเซี้ยนต์ที่ดำเนินการวิเคราะห์ และจำแนกนั้นเป็นสัญญาณทรานเซี้ยนต์ที่ได้จากชุดจำลองในระดับแรงดันไฟฟ้า 240 V ในห้องปฏิบัติการ การแปลงเวฟเล็ตถูกนำมาใช้ตรวจจับและจำแนกสัญญาณทรานเซี้ยนต์ของแรงดันอินรัช แรงดันตก แรงดันเกิน การแกว่งของแรงดัน และการเกิดไฟฟ้าดับ ซึ่งจะเห็นได้ว่าเป็นการตรวจจับสัญญาณทรานเซี้ยนต์ที่มีความเกี่ยวข้องกับคุณภาพของแรงดันฟ้าในระบบเป็นหลัก

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

งานวิจัยเรื่อง “Detection of power quality disturbances using discrete wavelet transform” ปี 2017 (Fatma Zohra Dekhandji) นำเสนอในการประชุมทางวิชาการ International Conference on Electrical Engineering – Boumerdes [5] โดยบทความดังกล่าวได้นำเสนอการตรวจจับสัญญาณรบกวนที่เกี่ยวข้องกับคุณภาพไฟฟ้า เช่น แรงดันตก แรงดันเกิน และแรงดันฮาร์มอนิกส์ เป็นต้น โดยใช้เทคนิคการแปลงเวฟเล็ตแบบเต็มหน่วยมาช่วยในการวิเคราะห์ อย่างไรก็ตามไม่ได้ปรากฏงานวิจัยการตรวจจับสัญญาณกระแสอินรัชจากการสวิตช์ชุดคาปาซิเตอร์แบงค์แต่อย่างใด

งานวิจัยเรื่อง “Detection and Classification of Current Interruptions and Transients by Using Wavelet Transform and Neural Network” ปี 2016 (Harshit Jain, Suresh Kumar Gawre) นำเสนอในการประชุมทางวิชาการ International Conference on Electrical Power and Energy Systems (ICEPES) [6] โดยบทความดังกล่าวได้นำเสนอการตรวจจับ และจำแนกสัญญาณทรานเซี้ยนต์ในหลากหลายรูปแบบ เช่น สัญญาณทรานเซี้ยนต์จากฟอลต์ หรือการรีโคลส (reclosing) ของอุปกรณ์เพาเวอร์เซอร์กิตเบรกเกอร์ เป็นต้น เครื่องมือที่ใช้วิเคราะห์ถูกนำเสนอด้วยการแปลงเวฟเล็ต และโครงข่ายประสาทเทียม โดยการแปลงเวฟเล็ตถูกนำมาใช้ในการตรวจจับสัญญาณ และโครงข่ายประสาทเทียมถูกนำมาใช้แยกแยะสัญญาณทรานเซี้ยนต์ที่เกิดขึ้น โดยโครงข่ายประสาทเทียมที่นำมาใช้เป็นแบบ 2 ชั้น โดยงานวิจัยนี้มุ่งเน้นไปที่การแยกสัญญาณทรานเซี้ยนต์จากการทำงานของเซอร์กิตเบรกเกอร์ขณะปลดวงจรเพื่อกำจัดฟอลต์ และการปิดซ้ำ หรือ reclosing เป็นหลัก ซึ่งลักษณะของสัญญาณมีความแตกต่างจากสัญญาณ sinusoidal ในสภาวะปกติ

งานวิจัยเรื่อง “Variational Mode Decomposition and Decision Tree Based Detection and Classification of Power Quality Disturbances in Grid-Connected Distributed Generation System” (Pankaj D. Achlerkar, S. R. Samantaray, M. Sabarimalai Manikandan) ปี 2018 นำเสนอในรายงานวิชาการ IEEE Transactions on Smart Grid [7] โดยรายงานการวิจัยดังกล่าวได้นำเสนอการประยุกต์ใช้ variation mode decomposition (VMD) และ decision tree ในการตรวจจับ และจำแนกสัญญาณรบกวนคุณภาพไฟฟ้า (power quality disturbance) ในระบบการกำเนิดพลังงานไฟฟ้าแบบกระจาย (Grid-Connected Distribution Generation) ซึ่งสัญญาณรบกวนคุณภาพไฟฟ้า ได้แก่ แรงดันฮาร์มอนิกส์ แรงดันไฟกระพริบ แรงดันตก แรงดันเกิน ไฟดับ เป็นต้น ซึ่งอัลกอริทึมที่นำเสนอให้ความถูกต้อง และแม่นยำในการตรวจจับ และจำแนกสัญญาณรบกวนทางคุณภาพไฟฟ้าสูงถึง 97%

งานวิจัยเรื่อง “Detection of Power Quality Disturbances Using Discrete Wavelet Transform” (Ankit Kumar Sharma, Om Prakash Mahela, Sheesh Ram Ola) ปี 2016 นำเสนอในการประชุมวิชาการ International Conference on Electrical Power and Energy Systems (ICEPES) [8] โดยบทความดังกล่าวได้นำเสนอเทคนิคการแปลงเวฟเล็ตแบบเต็มหน่วยในการตรวจจับสัญญาณรบกวนทางคุณภาพไฟฟ้า ซึ่งมีความเกี่ยวข้องระบบการปฏิบัติการด้านกำลังฟ้า เช่น สัญญาณสวิตชิ่งจากการปลด-สับของโหลด สัญญาณการปลด-สับของชุดคาปาซิเตอร์แบงค์ สัญญาณทรานเซี้ยนต์จากการปลด และทำซ้ำของระบบสายส่ง ผลจากการวิจัยแสดงให้เห็นถึงความแม่นยำในการตรวจจับสัญญาณทรานเซี้ยนต์มากกว่า 90% อย่างไรก็ตามสัญญาณจากการสวิตช์ชุดคาปาซิเตอร์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

แบงค์ถูกพิจารณาในแง่ของการตรวจจับแรงดันที่บัสที่ชุดคาปาซิเตอร์ถูกติดตั้งอยู่ในระบบ ไม่ใช่สัญญาณกระแสอินรัชจากการสับสวิตช์ชุดคาปาซิเตอร์แบงค์ อีกทั้งเป็นการสับสวิตช์คาปาซิเตอร์แบงค์เพียงหนึ่งสเต็ปเท่านั้น และยังขาดขั้นตอนในการจำแนกสัญญาณทรานเซี้ยนต์ที่เกิดขึ้น

งานวิจัยเรื่อง "Capacitor Bank Switching Classification using Scale Selection Continuous Wavelet Transform" (Rodney H.G. Tan, V.K. Ramachandaramurthy) ปี 2009 นำเสนอในการประชุมวิชาการ International Conference on Power Electronics and Drive Systems (PEDS) [9] โดยบทความดังกล่าวได้นำเสนอการจำแนกสัญญาณทรานเซี้ยนต์กระแสอินรัชจากการสวิตช์ชุดคาปาซิเตอร์แบงค์ โดยใช้หลักการแปลงเวฟเล็ตแบบต่อเนื่อง (Continuous wavelet transforms) แบบเลือกสเกลการจำแนกได้ โดยบทความนี้สามารถจำแนกสัญญาณกระแสอินรัชได้ทั้งการสวิตชิ่งแบบแยกเดี่ยว และแบบหลังต่อหลัง โดยใช้หลักการวิเคราะห์การแปลงเวฟเล็ตแบบไม่ต่อเนื่องของสัญญาณทรานเซี้ยนต์ของแรงดันที่บัสที่เกิดขึ้นจากการสับสวิตช์คาปาซิเตอร์แบงค์ อย่างไรก็ตามงานวิจัยดังกล่าวนี้ยังขาดความสามารถในการจำแนกสัญญาณฟอลต์ในชุดคาปาซิเตอร์แบงค์ และการจำแนกสัญญาณทรานเซี้ยนต์จากการสวิตช์คาปาซิเตอร์แบงค์ ยังทำการจำลองในระบบคาปาซิเตอร์แบงค์เพียงหนึ่งสเต็ปเท่านั้น และไม่เพียงพอต่อแผนงานการป้องกันชุดคาปาซิเตอร์แบงค์ที่มีใช้งานอยู่จริงได้

งานวิจัยเรื่อง "A Hybrid Classifier for Power Quality (PQ) Problems Using Wavelets Packet Transform (WPT) and Artificial Neural Networks (ANN)" (R.Bhavani, Dr.N.Rathina Prabha) นำเสนอในการประชุมวิชาการ IEEE International Conference on Intelligent Techniques in Control, Optimization and Signal Processing ปี 2017 [10] โดยบทความดังกล่าวได้นำเสนอการทำงานผสมผสานกันระหว่างเทคนิคการแปลงเวฟเล็ตแพ็คเกจ และเทคนิคโครงข่ายประสาทเทียม ในการตรวจจับ และจำแนกสัญญาณรบกวนทางคุณภาพไฟฟ้า เช่น สัญญาณแรงดันสภาวะปกติ แรงดันตก แรงดันเกิน และไฟดับ โดยใช้โปรแกรม Matlab เป็นตัวสร้างสัญญาณรบกวนทางคุณภาพไฟฟ้าเหล่านี้

งานวิจัยเรื่อง "Detection of Inrush Current Using S-Transform and Competitive Neural Network" (G. Mokryani, P. Siano, A. Piccolo) ปี 2010 นำเสนอในการประชุมวิชาการ International Conference on Optimization of Electrical and Electronic Equipment, OPTIM 2010 [11] โดยบทความดังกล่าวได้นำเสนอการประยุกต์ใช้ S-transform และโครงข่ายประสาทเทียมในการตรวจจับสัญญาณทรานเซี้ยนต์กระแสอินรัชจากการสับหม้อแปลงไฟฟ้า และการสวิตช์ชุดคาปาซิเตอร์แบงค์เข้าใช้งานในระบบ โดยโปรแกรม EMTP ถูกนำมาใช้ในการจำลองเพื่อสร้างสัญญาณทรานเซี้ยนต์ ผลที่ได้แสดงให้เห็นว่าวิธีดังกล่าวสามารถตรวจจับสัญญาณทรานเซี้ยนต์กระแสอินรัชจากการสับสวิตช์ชุดคาปาซิเตอร์แบงค์ โดยมีความแม่นยำสูงถึง 99% อย่างไรก็ตามสัญญาณกระแสอินรัชที่เกิดขึ้นมีขนาดได้มากหรือน้อยนั้น ขึ้นอยู่กับมุมที่สับสวิตช์ และเทคนิคในการควบคุมขนาดกระแสอินรัชวิธีต่าง อีกทั้งยังขาดอัลกอริทึมในการจำแนกสัญญาณทรานเซี้ยนต์ที่เกิดขึ้นไม่สามารถระบุได้ว่าเป็นสัญญาณจากการสับสวิตช์แบบแยกเดี่ยว หรือแบบหลังต่อหลัง และไม่มีการคำนึงถึงมุมที่สับสวิตช์ สัญญาณกระแสอินรัชที่วิเคราะห์จะเป็นสัญญาณกระแสอินรัชที่มีการต่อ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ควบคุมขนาดกระแสอินรัชโดยใช้การอนุกรมรีแอคเตอร์เพื่อจำกัดขนาดกระแสอินรัชเพียงวิธีเดียวเท่านั้น อย่างไรก็ตามวิธีการวิเคราะห์ดังกล่าวยังไม่พอเพียง และไม่ครอบคลุมแผนงานการป้องกันชุดคาปาซิเตอร์แบงค์ในปัจจุบัน

จากงานวิจัยที่เกี่ยวข้องทั้งหมดข้างต้น พบว่าบางบทความได้นำเสนอการตรวจจับ และแยกแยะสัญญาณทรานเซี้ยนต์กระแสอินรัช ซึ่งเกิดขึ้นจากการสับสวิตช์ชุดคาปาซิเตอร์แบงค์เพียงสเต็ปเดียว และส่วนใหญ่สัญญาณกระแสอินรัชที่วิเคราะห์จะเป็นสัญญาณกระแสอินรัชที่มีการต่อควบคุมขนาดของกระแสอินรัชโดยใช้การต่ออนุกรมรีแอคเตอร์เพื่อจำกัดขนาดกระแสอินรัชเพียงวิธีเดียวเท่านั้น อย่างไรก็ตามวิธีการวิเคราะห์ดังกล่าวยังไม่พอเพียง และไม่ครอบคลุมแผนงานการป้องกันชุดคาปาซิเตอร์แบงค์ เนื่องจากการสวิตช์ชุดคาปาซิเตอร์แบงค์ในปัจจุบันนั้น มีการต่อขนานชุดคาปาซิเตอร์แบงค์กับระบบอยู่เป็นจำนวนหลายๆ สเต็ปด้วยกัน และการสวิตช์ชุดคาปาซิเตอร์แบงค์ มีการนำหลากหลายเทคนิควิธีในการลดทอนขนาดกระแสอินรัชในขณะสวิตช์เช่น การใช้การควบคุมการปิดวงจร (Synchronous closing control) การใช้รีแอคเตอร์จำกัดกระแส (Current limiting reactor) การใช้ดีจูนรีแอคเตอร์ขนาด 6% (6% detuning reactor) หรือการใช้ตัวต้านทานขนานสวิตช์ (Pre-insertion resistor) และการใช้ตัวเหนี่ยวนำขนานสวิตช์ (Pre-insertion inductor) เป็นต้น ซึ่งเทคนิควิธีการลดทอนขนาดกระแสอินรัชแบบต่างๆ มีผลทำให้คุณลักษณะของสัญญาณทรานเซี้ยนต์กระแสอินรัชที่เกิดขึ้นมีความหลากหลายรูปแบบ และมีลักษณะของรูปคลื่นกระแสอินรัชที่แตกต่างกัน นอกจากนี้บางบทความยังเป็นการวิเคราะห์โดยการใช้สัญญาณแรงดันไฟฟ้าที่บัสที่เกิดการแกว่งขึ้นจากการสับสวิตช์ชุดคาปาซิเตอร์แบงค์มาใช้เพื่อวิเคราะห์ และจำแนกสัญญาณทรานเซี้ยนต์อินรัชที่เกิดขึ้น ซึ่งสัญญาณแรงดันไฟฟ้าเหล่านั้นยังไม่รวดเร็วเพียงพอสำหรับแผนงานการป้องกันชุดคาปาซิเตอร์แบงค์ เนื่องจากจำเป็นต้องใช้การวิเคราะห์ที่ละเอียดมากขึ้น

ดังนั้นงานวิจัยนี้จึงได้มีแนวความคิดที่จะนำการแปลงเวฟเล็ตแบบเต็มหน่วยและปัญญาประดิษฐ์เข้ามาประยุกต์ใช้ในการวิเคราะห์สัญญาณสวิตชิ่งทรานเซี้ยนต์กระแสอินรัช และสัญญาณทรานเซี้ยนต์กระแสฟอลต์ โดยระบบที่นำมาวิเคราะห์จะเป็นชุดคาปาซิเตอร์แบงค์แรงดันสูงขนาดพิกัด 4x72Mvar, 230kV ต่อขนานอยู่กับระบบส่งจ่ายกำลังไฟฟ้าภายในสถานีไฟฟ้าย่อยแรงสูงของประเทศไทย พฤติกรรมของกระแสอินรัชและกระแสเกินจากฟอลต์ถูกจำลองขึ้นด้วยโปรแกรม PSCAD/EMTDC จากนั้นลักษณะสัญญาณ ทรานเซี้ยนต์กระแสอินรัชในแต่ละหลากหลายวิธีการควบคุมและสัญญาณกระแสฟอลต์ ได้ถูกดำเนินการวิเคราะห์เพื่อตรวจจับและจำแนกลักษณะสัญญาณทรานเซี้ยนต์ระหว่างกระแสอินรัช และกระแสฟอลต์ที่เกิดขึ้น โดยใช้การผสมผสานกันระหว่างเทคนิคการแปลงเวฟเล็ตแบบเต็มหน่วย และปัญญาประดิษฐ์ โดยการวิเคราะห์สัญญาณกระแสอินรัชมีการควบคุมขนาดกระแสอินรัชด้วยวิธีต่างๆ เช่น การต่อรีแอคเตอร์จำกัดกระแส การต่อ 6% รีแอคเตอร์ การควบคุมการปิดวงจร หรือการใช้ตัวต้านทานขนานสวิตช์ และการใช้ตัวเหนี่ยวนำขนานสวิตช์ เป็นต้น สำหรับสัญญาณกระแสฟอลต์ในชุดคาปาซิเตอร์แบงค์นั้น จะทำการจำลองการเกิดกระแสฟอลต์ที่ สเต็ป 1 เนื่องจากพิกัดของชุดคาปาซิเตอร์แบงค์ในแต่ละสเต็ปมีขนาดพิกัดเท่ากันทุกสเต็ป ซึ่งจากเอกสารอ้างอิงทั้งหมดที่กล่าวมา แสดงให้เห็นอย่างชัดเจนว่าโครงการวิจัยที่นำเสนอนี้เป็นการวิจัยเพื่อหาองค์ความรู้ใหม่อย่างแท้จริง ไม่เป็นการวิจัยซ้ำกับองค์ความรู้ที่มีอยู่แล้ว และผลจากการวิจัยนี้ทำให้ทราบถึงองค์ความรู้ใหม่ที่ยังไม่มีการทำวิจัยมาก่อน นำมาวางแผนการป้องกันระบบไฟฟ้ากำลังในประเทศไทยต่อไปในอนาคตได้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

1.3 วัตถุประสงค์ของการศึกษา

1.3.1 เพื่อศึกษาพฤติกรรมการสวิตชิ่งของชุดคาปาซิเตอร์แบงค์ในระบบแรงดันสูง พร้อมทั้งได้ศึกษาวิธีลดทอนสัญญาณทรานเซี้ยนต์ที่เกิดขึ้นจากการสวิตชิ่งชุดคาปาซิเตอร์แบงค์

1.3.2 เพื่อศึกษาพฤติกรรมการแกว่งของแรงดันเกินทรานเซี้ยนต์ และกระแสอินรัชขณะสวิตชิ่งชุดคาปาซิเตอร์แบงค์แรงดันสูงทั้งแบบแยกเดี่ยว และแบบหลังต่อหลัง ขณะนำชุดคาปาซิเตอร์แบงค์เข้าใช้งาน

1.3.3 เพื่อศึกษาปัจจัยที่มีผลต่อการสวิตชิ่งคาปาซิเตอร์แบงค์เข้ามาใช้งานเช่น ขนาดของแหล่งจ่าย อิมพิแดนซ์ซึ่งมีผลต่อพิกัดกระแสลัดวงจร, พิกัดชุดคาปาซิเตอร์แบงค์ และขนาดของตัวเหนี่ยวนำ เป็นต้น

1.3.4 เพื่อตรวจจับ และจำแนกสัญญาณทรานเซี้ยนต์กระแสอินรัชขณะนำชุดคาปาซิเตอร์แบงค์เข้าใช้งาน อีกทั้งยังสามารถตรวจจับ และจำแนกสัญญาณทรานเซี้ยนต์กระแสฟอลต์ในระบบชุดคาปาซิเตอร์แบงค์

1.3.5 เพื่อระบุรูปแบบของสัญญาณกระแสอินรัชจากการสวิตชิ่งในรูปแบบต่างๆ ที่เกิดขึ้นสำหรับออกแบบแผนงานของรีเลย์ป้องกันไม่สมดุลของอุปกรณ์คาปาซิเตอร์แบงค์

1.3.6 เพื่อเพิ่มขีดความสามารถในแผนงานการป้องกันของรีเลย์ป้องกันกระแสไม่สมดุล

1.3.7 เพื่อศึกษาอัลกอริทึมในการตรวจจับ และจำแนกสัญญาณทรานเซี้ยนต์กระแสอินรัชและกระแสฟอลต์ในชุดคาปาซิเตอร์แบงค์แรงดันสูงด้วยเทคนิคปัญญาประดิษฐ์ในหลากหลายรูปแบบ

1.3.8 เพื่อเป็นแนวทางในการพัฒนาขีดความสามารถทางด้านซอฟแวร์ใหม่ๆ ให้แก่การไฟฟ้าหรือภาคเอกชน โดยสร้างมูลค่าจากการใช้ประโยชน์ของข้อมูลในระบบส่งจ่ายกำลังไฟฟ้าด้วยชุดคาปาซิเตอร์แบงค์ที่มีอยู่เป็นจำนวนมาก เป็นการสร้างเสถียรภาพ และเพิ่มความเชื่อถือได้ในระบบส่งจ่ายกำลังไฟฟ้า เป็นการลดความเสียหายทางเศรษฐกิจอันเนื่องมาจากอุปกรณ์ทำงานผิดพลาด หรือเหตุขัดของของอุปกรณ์ชุดคาปาซิเตอร์แบงค์แรงดันสูง

1.3.9 ได้ประสบการณ์และแนวคิดนำไปใช้ในการกำหนดมาตราฐานแผนงานการป้องกันของอุปกรณ์ชุดคาปาซิเตอร์แบงค์แรงดันสูงที่ถูกเชื่อมต่อในระบบโครงข่ายไฟฟ้า

1.3.10 ก่อให้เกิดประโยชน์ร่วมกันของนักวิจัยในสาขาดังกล่าว ทั้งในด้านการแลกเปลี่ยนความรู้ ความคิดเห็น นับเป็นการพัฒนายกระดับงานวิจัยของประเทศ นอกจากนี้ยังได้สร้างนักวิจัยระดับบัณฑิตศึกษาที่เกี่ยวข้องกับงานวิจัยทางด้านเทคโนโลยีประมวลสัญญาณดิจิตอลร่วมกับเทคนิคปัญญาประดิษฐ์ในงานระบบการป้องกันทางด้านไฟฟ้ากำลัง

1.3.11 ส่งเสริมงานวิจัยให้มีการพัฒนาทางด้านเทคโนโลยีที่เกี่ยวข้องกับระบบรีเลย์ป้องกัน รวมถึงสร้างสรรค์นวัตกรรมทางเทคโนโลยีสมัยใหม่ ซึ่งบทบาทของเทคนิคปัญญาประดิษฐ์กลายเป็นเครื่องมือหลักที่สำคัญสำหรับการวิเคราะห์ระบบไฟฟ้ากำลังในอนาคต

1.4 ขอบเขตของการศึกษา

1.4.1 ระบบสถานีไฟฟ้าย่อยที่ต้องการจะศึกษาได้แก่ สถานีไฟฟ้าย่อยบางกอกน้อยที่มีระดับแรงดันไฟฟ้าใช้งาน 230kV และมีอุปกรณ์ชุดคาปาซิเตอร์แบงค์ต่อขนานอยู่ในระบบ ขนาด 4x72Mvar และมีตัวเหนี่ยวนำจำกัดกระแส (Current limiting reactor) เพื่อจำกัดกระแสอินรัชติดตั้งใช้งานอยู่

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

1.4.2 หาค่าของพารามิเตอร์ต่างๆ ที่มีผลต่อการสวิตช์ชุดคาปาซิเตอร์แบงค์ โดยใช้การสับสวิตช์เซอร์กิตเบรคเกอร์ที่สถานีไฟฟ้าย่อย เช่น ขนาดความจุไฟฟ้าของชุดคาปาซิเตอร์, ขนาดตัวเหนี่ยวนำ, พิกัดกระแสลัดวงจรของระบบ และมุมที่สับชุดคาปาซิเตอร์แบงค์ เป็นต้น

1.4.3 สร้างโมเดลจำลองชุดคาปาซิเตอร์แบงค์ขนาดแรงดัน 230kV พิกัด 72Mvar จำนวน 4 สเต็ปต่อร่วมอยู่บนบัสเดียวกันในสถานีไฟฟ้าย่อย โดยใช้โปรแกรม PSCAD / EMTDC

1.4.4 ทำการจำลองสัญญาณสวิตชิ่งคาปาซิเตอร์แบงค์ และสัญญาณทรานเซี้ยนต์กระแสฟอลต์ โดยศึกษาสัญญาณทรานเซี้ยนต์ในหลากหลายรูปแบบที่มีลักษณะ และพฤติกรรมที่แตกต่างกัน

1.4.5 ศึกษาแนวทางแก้ไขปัญหาเนื่องจากกระแสอินรัช และแรงดันไฟฟ้าเกินทรานเซี้ยนต์ขณะสับสวิตช์นำชุดคาปาซิเตอร์แบงค์เข้าใช้งาน โดยเปรียบเทียบวิธีการลดทอนขนาดกระแสอินรัช และการแกว่งของแรงดันไฟฟ้าเกินในแต่ละวิธี

1.4.6 นำสัญญาณทรานเซี้ยนต์สวิตชิ่งกระแสอินรัช และกระแสฟอต์มาดำเนินการแปลงเวฟเล็ตแบบเต็มหน่วยสำหรับตรวจจับสัญญาณทรานเซี้ยนต์ที่เกิดขึ้น พร้อมใช้เทคนิคปัญญาประดิษฐ์ในจำแนกกระแสทรานเซี้ยนต์ที่เกิดขึ้นในรูปแบบต่างๆ

1.4.7 ทดสอบอัลกอริทึมที่นำเสนอด้วยเทคนิคปัญญาประดิษฐ์ เพื่อประเมินประสิทธิภาพในการตรวจจับ และการจำแนกสัญญาณทรานเซี้ยนต์ที่เกิดขึ้นภายในชุดคาปาซิเตอร์แรงดันสูง

1.4.8 สรุปผลความถูกต้อง และประสิทธิภาพในการตรวจจับและจำแนกสัญญาณทรานเซี้ยนต์กระแสอินรัชความถี่สูงในรูปแบบต่างๆ

1.4.9 นำสัญญาณการสวิตชิ่งทรานเซี้ยนต์กระแสอินรัชจากชุดทดลอง และระบบจริงที่ระดับแรงดันไฟฟ้าใช้งาน 115kV มาดำเนินทการดสอบกับอัลกอริทึมที่นำเสนอด้วยวิธีการแปลงเวฟเล็ตแบบเต็มหน่วยร่วมกับเทคนิคปัญญาประดิษฐ์ สำหรับตรวจจับและจำแนกกระแสทรานเซี้ยนต์อินรัช

1.5 วิธีดำเนินการวิจัย

ขั้นตอนการศึกษาของรายงานการวิจัยนี้ประกอบไปด้วยขั้นตอนต่างๆ ดังต่อไปนี้

1.5.1 ศึกษาทฤษฎีและการใช้โปรแกรม PSCAD และหาค่าของพารามิเตอร์ต่างๆ ที่มีผลต่อการสับสวิตช์ชุดคาปาซิเตอร์แบงค์ที่สถานีไฟฟ้าย่อย เช่น ขนาดความจุไฟฟ้าของชุดคาปาซิเตอร์, ขนาดตัวเหนี่ยวนำ เป็นต้น

1.5.2 สร้างแบบจำลองการสวิตชิ่งคาปาซิเตอร์แบงค์พิกัด 4x72 Mvar ที่สถานีไฟฟ้าย่อยระดับแรงดันไฟฟ้า 230kV ขึ้นมาเพื่อนำมาใช้ในโปรแกรม PSCAD / EMTDC

1.5.3 จำลองสัญญาณทรานเซี้ยนต์จากการสับสวิตช์ชุดคาปาซิเตอร์แบงค์เข้าใช้งานในระบบด้วยโปรแกรม PSCAD/EMTDC เพื่อนำมาสรุปเป็นขั้นตอนการวิเคราะห์ และศึกษาพฤติกรรมรูปแบบของสัญญาณทรานเซี้ยนต์แต่ละประเภทที่เกิดขึ้น รวมถึงศึกษาวิธีการลดทอนสัญญาณสวิตชิ่งทรานเซี้ยนต์เหล่านี้ โดยอาศัยผลการศึกษาจากงานวิจัยที่ผ่านมา

1.5.4 ศึกษาผลของพารามิเตอร์ต่างๆ ที่มีผลต่อขนาดของสัญญาณทรานเซี้ยนต์กระแสอินรัช

1.5.5 ศึกษาและเสนอแนะแนวทางแก้ไขปัญหาเนื่องจากกระแสอินรัช และการแกว่งของแรงดันไฟฟ้าเกินทรานเซี้ยนต์ขณะสับสวิตช์ชุดคาปาซิเตอร์แบงค์เข้าใช้งานในระบบ

1.5.6 จำลองสัญญาณทรานเซี้ยนต์กระแสฟอลต์ในชุดคาปาซิเตอร์แบงค์ ทั้ง 12 ประเภทฟอลต์ โดยมีพิจารณากระแสดิชชาร์จจากชุดคาปาซิเตอร์แบงค์ที่ต่อร่วมใช้งานอยู่ในระบบ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

1.5.7 ศึกษารูปแบบการประมวลผลสัญญาณด้วยเทคนิคการแปลงเวฟเล็ตแบบเต็มหน่วยสำหรับตรวจจับ และจำแนกสัญญาณการสวิตช์ชิ่งกระแสอินรัช และกระแสฟอลต์

1.5.8 ศึกษารูปแบบเทคนิคปัญญาประดิษฐ์สำหรับตรวจจับ และจำแนกสัญญาณทรานเซี้ยนต์ระหว่างสัญญาณกระแสอินรัช และกระแสฟอลต์

1.5.9 ทำการสร้างแบบจำลองโครงข่ายประสาทเทียม และฟัซซี่โลจิก ดำเนินการทดสอบแบบจำลองที่ได้ด้วยข้อมูลอินพุทคือ สเกลสูงสุดที่ตรวจจับได้ และค่าเบี่ยงเบนมาตราฐานทั้ง 30 สเกลที่ได้จากขั้นตอนในข้อที่ 7 โดยอาศัยโปรแกรมฟัซซี่ลอจิกและโครงข่ายประสาทเทียมของโปรแกรม MATLAB เป็นเครื่องมือในการวิเคราะห์วิเคราะห์

1.5.10 สรุปผลการทดลองการตรวจจับ และจำแนกสัญญาณทรานเซี้ยนต์กระแสอินรัช และกระแสฟอลต์ โดยเปรียบเทียบอัลกอริทึมที่แตกต่างกัน เช่น การประยุกต์ใช้การแปลงเวฟเล็ตแบบเต็มหน่วยเพียงอย่างเดียว การแปลงเวฟเล็ตแบบเต็มหน่วยร่วมกับฟัซซี่โลจิก และการแปลงเวฟเล็ตแบบเต็มหน่วยร่วมกับโครงข่ายประสาทเทียมแบบความน่าจะเป็น เป็นต้น

1.6 สมมุติฐานของการวิจัย

รายงานการวิจัยนี้ดำเนินการศึกษาพฤติกรรมการสวิตชิ่งชุดคาปาซิเตอร์แรงดันสูง 230kV จำนวนทั้งหมด 4 สเต็ป และการเกิดทรานเซี้ยนต์กระแสฟอลต์ในระบบคาปาซิเตอร์แบงค์ ภายในสถานีไฟฟ้าย่อยของการไฟฟ้าฝ่ายผลิตแห่งประเทศไทย โดยศึกษาการสับสวิตช์ชุดคาปาซิเตอร์ทั้งลักษณะการต่อแบบแยกเดี่ยว และแบบหลังต่อหลัง ศึกษาเทคนิควิธีการลดทอนขนาดทรานเซี้ยนต์กระแสอินรัช ความถี่ของกระแสอินรัช และการแกว่งของแรงดันไฟฟ้าเกิน อีกทั้งยังศึกษาลักษณะสัญญาณกระแสฟอลต์ในรูปแบบต่างๆ ที่เกิดขึ้นในระบบคาปาซิเตอร์แบงค์ โดยสมมุติการเกิดฟอลต์ขึ้นที่ชุดคาปาซิเตอร์แบงค์สเต็ปที่ 1 ตำแหน่งฟอลต์ที่เกิดขึ้นอยู่ที่สาย ACSR ซึ่งต่ออยู่กับชุดคาปาซิเตอร์ จากนั้นเก็บบันทึกรวบรวมข้อมูลในแต่ละกรณีศึกษา และสรุปผล โดยงานวิจัยฉบับนี้ได้ตั้งสมมุติฐานของการศึกษาโดยอ้างอิงจากพฤติกรรมของสัญญาณสวิตชิ่งทรานเซี้ยนต์ และทรานเซี้ยนต์กระแสฟอลต์ที่เกิดขึ้นคือ เมื่อเกิดการสวิตชิ่งชุดคาปาซิเตอร์แบงค์ หรือเกิดฟอลต์ในชุดคาปาซิเตอร์แบงค์ จะมีขนาดกระแสอินรัช หรือกระแสฟอลต์เพิ่มสูงขึ้น และมีความถี่ในการแกว่งสูง รวมถึงเกิดแรงดันไฟฟ้าเกินในระบบ ทั้งนี้ขนาดและความถี่ในการแกว่งของสัญญาณทรานเซี้ยนต์ดังกล่าวที่เกิดขึ้น จะเปลี่ยนแปลงไปตามความสัมพันธ์กับรูปแบบลักษณะการต่อวงจรชุดคาปาซิเตอร์แบงค์ มุมที่สับสวิตช์ รวมถึงเทคนิคในการลดทอนสัญญาณทรานเซี้ยนต์แต่ละวิธี ดังนั้นข้อสมมุติฐานของการวิเคราะห์นี้จะดำเนินการตามสมุติฐานเดียวกันคือ มุมที่สับสวิตช์เป็นมุมเดียวกัน พิกัดกระแสลัดวงจรเดียวกัน พิจารณาการต่อโหลด และไม่มีโหลดต่อร่วมอยู่ในระบบ เพื่อศึกษาถึงขนาดของกระแส และแรงดันเกินในระบบสูงสุด เมื่อมีสัญญาณกระแสอินรัช หรือกระแสฟอลต์เกิดขึ้นในระบบ จะมีการเปลี่ยนแปลงขององค์ประกอบความถี่ต่างๆ เกิดขึ้น ซึ่งการเปลี่ยนแปลงนี้จะมีความสัมพันธ์กับรูปแบบของสัญญาณทรานเซี้ยนต์ความถี่สูง โดยเฉพาะการเปลี่ยนแปลงขององค์ประกอบความถี่สูงจะมีค่าสูงขึ้น และยังสามารถให้ข้อมูลที่สำคัญเกี่ยวกับกระแสอินรัช และกระแสฟอลต์ที่เกิดขึ้น ข้อมูลของการเปลี่ยนแปลงนี้เมื่อนำการแปลงเวฟเล็ตแบบเต็มหน่วยมาใช้ในการวิเคราะห์ โดยทำการแยกองค์ประกอบความถี่สูง (detail) พิจารณาการเปลี่ยนแปลงขององค์ประกอบความถี่สูงในหลายสเกลหรือหลายช่วงความถี่ ผลที่ได้จากการวิเคราะห์นี้จะนำมาใช้ในการตรวจจับกระแสอินรัช และกระแสฟอลต์ที่เกิดขึ้นในระบบ ค่าสัมประสิทธิ์ของแต่ละเฟส และขององค์ประกอบกระแสลำดับบวกที่ได้จาก

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การแปลงเวฟเล็ตถูกนำมาเปรียบเทียบเพื่อตรวจจับสัญญาณทรานเซี้ยนต์ ค่าสัมประสิทธิ์จากสเกลสูงสุดที่ตรวจจับได้จากการแปลงเวฟเล็ตแบบเต็มหน่วยทั้ง 30 สเกล ถูกนำมาคำนวณหาค่าเบี่ยงเบนมาตราฐาน (standard deviation) จากนั้นนำเอาสเกลสูงสุด และค่าสัมประสิทธิ์จากองค์ประกอบกระแสลำดับบวกจากสเกลสูงสุดที่ตรวจจับได้ ค่าเบี่ยงเบนมาตราฐานจากการแปลงเวฟเล็ตทั้ง 30 สเกล ไปเป็นข้อมูลอินพุตสำหรับเทคนิคปัญญาประดิษฐ์ โดยมีคำตอบที่ต้องการคือ ลักษณะสัญญาณทรานเซี้ยนต์ที่ตรวจจับได้นั้นเป็นสัญญาณกระแสอินรัช หรือกระแสฟอลต์ และถ้าเป็นสัญญาณกระแสอินรัช กระแสอินรัชเกิดจากการสวิตชิ่งชุด คาปาซิเตอร์แบงค์แบบใด และใช้วิธีลดทอนขนาดกระแสอินรัชแบบไหน รีเลย์ป้องกันกระแสไม่สมดุลสามารถทำงานได้อย่างถูกต้อง ไม่ดำเนินการสั่งปลดชุดคาปาซิเตอร์แบงค์จากทรานเซี้ยนต์กระแสอินรัช อีกทั้งยังสมารถตรวจจับและจำแนกกระแสฟอลต์ในลักษณะต่างๆ ได้ งานวิจัยที่นำเสนอนี้เป็นการนำเทคนิควิธีการวิเคราะห์การแปลงเวฟเล็ตแบบเต็มหน่วยร่วมกับปัญญาประดิษฐ์มาประยุกต์ใช้ในการตรวจจับ และระบุประเภทของทรานเซี้ยนต์ได้อย่างแม่นยำ โดยมีความถูกต้องมากกว่า 90% สอดคล้องกับทิศทางการพัฒนาของรีเลย์ป้องกันในอนาคต เป็นการเพิ่มความน่าเชื่อถือต่อระบบส่งจ่ายกำลังไฟฟ้า สร้างเสถียรภาพและความมั่นคงต่อการระบบกำลังไฟฟ้าภายในประเทศ

1.7 ประโยชน์ที่คาดว่าจะได้รับ

1.7.1 ประโยชน์ในด้านการปฏิบัติการระบบส่งจ่ายกำลังไฟฟ้า

1.7.1.1 เป็นส่วนช่วยในการสนับสนุนและส่งเสริมให้มีการค้นคว้าและวิจัยทางด้านการอนุรักษ์พลังงานอย่างต่อเนื่อง เป็นผลให้เกิดการใช้พลังงานอย่างมีประสิทธิภาพ

1.7.1.2 ข้อมูลวิจัยสามารถนำไปใช้ในด้านการพัฒนาระบบป้องกันคาปาซิเตอร์แบงค์ที่มีประสิทธิภาพในการทำงานที่สูงขึ้น เพื่อรักษาสเถียรภาพ และความมั่นคงในการส่งจ่ายกำลังรีแอคทีฟให้แก่ระบบส่งจ่ายกำลังไฟฟ้าได้อย่างต่อเนื่อง

1.7.1.3 เพิ่มความเชื่อถือได้ในระบบส่งจ่าย และระบบจำหน่ายกำลังไฟฟ้าให้แก่ผู้ใช้ไฟฟ้าโดยสามารถตรวจจับการเกิดฟอลต์ ลดจำนวนครั้งของการทำงานที่ผิดพลาดของป้องกันกระแสไม่สมดุลขณะนำชุดคาปาซิเตอร์แบงค์เข้าใช้งานในระบบ

1.7.1.4 เพิ่มความเชื่อมั่น และปลอดภัยแก่ผู้ปฏิบัติงานเกี่ยวกับอุปกรณ์ชุดคาปาซิเตอร์แบงค์แรงดันสูงภายในสถานีไฟฟ้าย่อย

1.7.2 ประโยชน์ในด้านงานวิจัยทางวิศวกรรมไฟฟ้า

1.7.2.1 เข้าใจหลักการ และลกระทบจากการสวิตชิ่งคาปาซิเตอร์แบงค์เข้าใช้งาน

1.7.2.2 เข้าใจเทคนิคและวิธีการในการลดทอนสัญญาณสวิตชิ่งทรานเซี้ยนต์ในระบบชุดคาปาซิเตอร์แบงค์ และสามารถหาแนวทางแก้ไขปัญหาที่เกิดขึ้น

1.7.2.3 ข้อมูลวิจัยสามารถนำไปเป็นแนวคิดในการออกแบบอุปกรณ์ชุดคาปาซิเตอร์แบงค์และระบบรีเลย์ป้องกันที่มีประสิทธิภาพสูงขึ้น

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

1.7.2.4 สามารถอธิบายถึงสาเหตุ พฤติกรรม และผลของพารามิเตอร์ต่างๆ ที่มีผลต่อการสวิตชิ่งชุดคาปาซิเตอร์แรงดันสูงที่สถานีไฟฟ้าย่อยได้

1.7.2.5 เข้าใจเทคนิคการในการตรวจจับ และจำแนกสัญญาณทรานเซี้ยนต์กระแสอินรัชและกระแสฟอลต์แบบต่างๆ ได้ โดยใช้เทคนิคการแปลงเวฟเล็ตแบบเต็มหน่วยเทคนิคปัญญาประดิษฐ์ เพื่อพัฒนาแผนงานการป้องกันของรีเลย์ป้องกันกระแสไม่สมดุลสำหรับชุดคาปาซิเตอร์แบงค์แรงดันสูง

1.7.2.6 ผลจากการวิจัยนี้ทำให้ทราบถึงองค์ความรู้ใหม่ที่ยังไม่มีการทำวิจัยมาก่อน

1.7.2.7 สามารถนำรูปแบบการวิเคราะห์สัญญาณด้วยการแปลงเวฟเล็ตและเทคนิคปัญญาประดิษฐ์ไปประยุกต์ใช้กับหลักการของระบบป้องกันแบบต่างๆ รวมไปถึงการวิเคราะห์สัญญาณในรูปแบบอื่นๆ ที่เกิดขึ้นในระบบไฟฟ้ากำลังได้

1.7.2.8 สามารถนำอัลกอริทึมที่ได้จากงานวิจัยไปพัฒนาต่อในลักษณะสร้างเป็นอุปกรณ์ฮาร์ดแวร์เพื่อเพิ่มศักยภาพให้กับรีเลย์ป้องกันกระแสไม่สมดุล

1.8 ข้อตกลงเบื้องต้นของการวิจัย

ในการศึกษานี้เป็นการศึกษารูปแบบพฤติกรรมของสัญญาณสวิตชิ่งทรานเซี้ยนต์กระแสอินรัชจากการนำชุดคาปาซิเตอร์แบงค์เข้าใช้งานในระบบ และกระแสฟอลต์ในชุดคาปาซิเตอร์แบงค์ โดยมีสมมุติฐานที่ว่าเป็นสัญญาณสวิตชิ่งทรานเซี้ยนต์กระแสอินรัช และกระแสฟอลต์ที่เกิดขึ้นบนบัส 3 เฟสใดๆ ที่มีการต่อชุดคาปาซิเตอร์แบงค์เข้าใช้งานในระบบ โดยมีลักษณะการต่อร่วมใช้งานอยู่บนบัสเดียวกันจำนวน 4 สเต็ป ไม่พิจารณาถึงรูปแบบของสัญญาณรบกวนอื่นๆ ที่คล้ายคลึงกันเช่น สัญญาณฟ้าผ่า, สัญญาณทรานเซี้ยนต์จากแรงดันตกชั่วขณะ หรือการปลดโหลดในระบบที่อาจเกิดขึ้นได้ รวมถึงสัญญาณสวิตชิ่งในลักษณะอื่นๆ เป็นต้น ตำแหน่งของการเกิดฟอลต์ในชุดคาปาซิเตอร์แบงค์ จะตั้งสมมุติฐานที่ว่า มีฟอลต์เกิดขึ้นที่บริเวณสาย ACSR ที่เชื่อมต่อระหว่างรีแอคเตอร์จำกัดกระแสและตัวคาปาซิเตอร์ โดยฟอลต์ที่เกิดขึ้นจะเป็นฟอลต์ในชุดคาปาซิเตอร์แบงค์สเต็ปที่ 1 เท่านั้น เนื่องจากชุดคาปาซิเตอร์แบงค์มีขนาดเท่ากันทุกสเต็ป ความต้านทานฟอลต์ (fault resistance) มีขนาด 5 โอมห์ สัญญาณทรานเซี้ยนต์กระแสอินรัช และกระแสฟอลต์จะถูกควบคุมมุมที่ทำการสับสวิตช์พิจารณาเปรียบเทียบทั้งกรณีคิดและไม่คิดผลกระทบของกระแสดิสชาร์จจากแบงค์อื่นๆ ที่ต่อร่วมในระบบ มีการเปลี่ยนแปลงมุมที่สับระหว่าง 0 ถึง 330 องศาตามลำดับ

1.9 นิยามศัพท์เฉพาะ

1.9.1 การสวิตชิ่งแบบแยกเดี่ยว (isolated หรือ single capacitor switching) หมายถึงการนำชุดคาปาซิเตอร์แบงค์เข้าใช้งานในระบบ ณ ตำแหน่งบนบัสเดียวกัน โดยไม่มีคาปาซิเตอร์แบงค์ชุดอื่นเชื่อมต่ออยู่ในระบบ โดยกระแสอินรัชถูกจำกัดด้วยค่าเหนี่ยวนำของแหล่งจ่าย และอิมพีแดนซ์ภายในตัวของชุดคาปาซิเตอร์แบงค์เอง

1.9.2 การสวิตชิ่งแบบหลังต่อหลัง (back-to-back capacitor switching) หมายถึงการนำชุดคาปาซิเตอร์แบงค์เข้าใช้งานในระบบ ณ ตำแหน่งบนบัสเดียวกัน โดยมีคาปาซิเตอร์แบงค์ชุดอื่นๆ เชื่อมต่ออยู่ในระบบ โดยกระแสอินรัชถูกจำกัดด้วยค่าอิมพีแดนซ์ภายในตัวคาปาซิเตอร์แบงค์เอง และค่าอิมพีแดนซ์ของชุดคาปาซิเตอร์แบงค์ชุดอื่นๆ ที่ต่อร่วมอยู่บนบัสเดียวกัน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

1.9.3 คาปาซิเตอร์แบงค์ (capacitor bank) หมายถึงการประกอบชุดคาปาซิเตอร์ยูนิต และอุปกรณ์ที่จำเป็นต่างๆ เช่น อุปกรณ์สวิตชิ่ง, อุปกรณ์ป้องกัน, วงจรควบคุม เพื่อให้การติดตั้ง และการทำงานเป็นไปอย่างสมบรูณ์ นอกจากนี้ยังอาจรมถึงอุปกรณ์ที่ต้องประกอบในส่วนต่างๆ ที่หน้างาน

1.9.4 กระแสอินรัช (inrush current) หรือกระแสพุ่งเข้า หมายถึงกระแสทรานเซี้ยนต์ที่ใช้ในการชาร์จประจุของตัวคาปาซิเตอร์ ซึ่งกระแสที่ใช้ในการชาร์จประจุนี้สามารถไหลจากแหล่งจ่ายของระบบ หรือจากชุดคาปาซิเตอร์ที่ต่อใช้งานในระบบอยู่ก่อนแล้ว ซึ่งกระแสดังกล่าวจะไหลเข้ามาชาร์จประจุให้กับตัวคาปาซิเตอร์ในขณะที่ชุดคาปาซิเตอร์กำลังเชื่อมต่อเข้ากับแหล่งจ่ายแรงดันไฟฟ้า โดยกระแสอินรัชนี้จะมีขนาดมากหรือน้อยขึ้นอยู่กับแรงดันของระบบ พิกัดของชุดคาปาซิเตอร์ จำนวนชุดคาปาซิเตอร์แบงค์ที่ต่อขนานกันอยู่ในระบบ เป็นต้น

1.9.5 คาปาซิเตอร์กำลัง (power capacitor) หมายถึงการประกอบกันระหว่างไดอิเล็กตริคและอิเล็กโทรด ซึ่งถูกบรรจุอยู่ในกระป๋องปิดมิดชิด มีขั้วบุชชิ่งต่อออกมาด้านนนอก มีหน้าที่เพื่อจ่ายค่ารีแอคทีฟให้กับวงจรไฟฟ้าในระบบ

1.9.6 ฟิวส์ภายในคาปาซิเตอร์ (internal fused capacitor unit) หมายถึงคาปาซิเตอร์ยูนิตซึ่งภายในบรรจุฟิวส์ไว้ โดยฟิวส์จะต่ออนุกรมอยู่กัน Element ของคาปาซิเตอร์แต่ละชุด

1.9.7 การแปลงเวฟเล็ตแบบเต็มหน่วย หมายถึงลักษณะการวิเคราะห์สัญญาณโดยสามารถเปลี่ยนสเกลและการเลื่อนตำแหน่งในลักษณะเป็นช่วงๆ ไม่ต่อเนื่องกัน อีกทั้งยังสามารถเลือกการวิเคราะห์สัญญาณแบบหลากหลายระดับความละเอียดได้อีกด้วย

1.9.8 ปัญญาประดิษฐ์ (Artificial Intelligence) หมายถึงการใช้ระบบคอมพิวเตอร์ในการแก้ไขปัญหาหรือการตัดสินใจ หรือการปฏิบัติงานที่จำเป็นต้องใช้สติปัญญาของมนุษย์ หรืออาจกล่าวอีกนัยหนึ่งว่าแนวทางการพัฒนาทางด้านคอมพิวเตอร์อีกรูปแบบหนึ่ง ซึ่งมีแนวคิดที่สามารถปรับตัวและเรียนรู้ได้จากข้อมูล และสภาพแวดล้อมต่างๆ เพื่อประมวลผลออกมาได้เสมือนการประมวลผลด้วยสติปัญญาของสิ่งมีชีวิต มีสองหรือปัญญาเทียมที่มีความฉลาดเทียบเท่า หรือใกล้เคียงกับมนุษย์ โดยอาศัยหลักการจากการศึกษาวิธีคิด การตัดสินใจหรือหลักของเหตุผลจากมนุษย์

1.9.9 โครงข่ายประสาทเทียมแบบความน่าจะเป็น (Probabilistic Neural Network) หมายถึงโครงข่ายที่ลักษณะป้อนไปข้างหน้า โดยมีการเชื่อมโยงในแต่ละชั้นแบบต่อถึงกันหมด นั่นคือทุกๆ นิวรอนในชั้นอินพุทจะส่งสัญญาณไปยังทุกๆ นิวรอนในชั้นฐานรัศมี และทุกๆ นิวรอนในชั้นฐานรัศมีจะส่งสัญญาณไปยังทุกๆ นิวรอนในชั้นเอาท์พุท

1.9.10 ฟัซซี่ลอจิก (Fuzzy logic) หมายถึงตรรกวิทยาแขนงใหม่ที่สัมพันธ์กับตรรกวิทยาดั้งเดิม โดยใช้ตัวเลขแทนตัวแปรที่เป็นภาษาพูดตามธรรมชาติที่คลุมเครือไม่ชัดเจนของมนุษย์ ฟัซซี่ลอจิกถูกออกแบบมาโดยเฉพาะเพื่อใช้เป็นตัวแทนความไม่แน่นอน และความคลุมเครือด้วยสูตรทางคณิตศาสตร์ และเพื่อใช้เป็นเครื่องมือสำหรับจัดการความคลาดเคลื่อน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 2
ทฤษฎีชุดคาปาซิเตอร์แบงค์แรงดันสูง

รายละเอียดของการประยุกต์ใช้อุปกรณ์ชุดคาปาซิเตอร์แบงค์แรงดันสูง ลักษณะการต่อชุดคาปาซิเตอร์แบงค์ แผนงานการป้องกันชุดคาปาซิเตอร์แบงค์ และการตั้งค่ารีเลย์ป้องกันกระแสไม่สมดุล สามารถอธิบายในรายละเอียดได้ดังต่อไปนี้


2.1 ความรู้พื้นฐานอุปกรณ์ชุดคาปาซิเตอร์แบงค์แรงดันสูง

อุปกรณ์ชุดคาปาซิเตอร์แบงค์กลายเป็นสิ่งที่จำเป็นเพื่อรักษาเสถียรรูปในการทำงานของระบบไฟฟ้ากำลัง คาปาซิเตอร์แบงค์ทำหน้าที่รักษาระดับแรงดันไฟฟ้าของระบบ และลดกระแสรีแอคทีฟที่ไหลไปสู่ระบบไฟฟ้า โดยทั่วไปแล้วเครื่องกำเนิดไฟฟ้าและระบบส่งจ่ายกำลังไฟฟ้าเพียงอย่างเดียว ไม่สามารถรักษาเสถียรรูปของแรงดันไฟฟ้าให้คงอยู่ในเกณฑ์ที่ยอมรับได้ ดังนั้นการใช้งานชุดคาปาซิเตอร์จึงเป็นสิ่งที่จำเป็น ในสภาวะระบบกำลังจ่ายโหลด เมื่อส่วนหนึ่งส่วนใดของระบบส่งจ่ายกำลังไฟฟ้าไม่สามารถใช้งานได้ ในขณะที่ระบบส่วนที่เหลือมีการใช้โหลดเพิ่มมากขึ้น จะส่งผลทำให้เกิดปัญหาแรงดันไฟฟ้าตก อย่างไรก็ตามหากในระบบมีชุดคาปาซิเตอร์แบงค์จ่ายไฟอยู่ ระบบจะสามารถช่วยรักษาแรงดันไว้ได้ แต่หากไม่มีอุปกรณ์คาปาซิเตอร์แบงค์ไม่เพียงพอ อาจทำให้เกิดปัญหาแรงดันตกได้อย่างรุนแรง ในระบบไฟฟ้าส่วนมาก

2.1.1 ประโยชน์จากการติดตั้งคาปาซิเตอร์ (Capacitor benefits) [1]

โหลดและอุปกรณ์ส่งจ่ายกำลังไฟฟ้า เช่น มอเตอร์ สายส่ง และหม้อแปลงไฟฟ้าจะมีลักษณะเป็นตัวเหนี่ยวนำที่ทำให้ค่าเพาเวอร์แฟคเตอร์ล้าหลัง เมื่อระบบทำงานในสภาวะเพาเวอร์แฟคเตอร์ล้าหลัง โหลดในระบบไฟฟ้าต้องการกระแสรีแอคทีฟจากระบบ ส่งผลให้ระบบมีความสามารถในการจ่ายกำลังไฟฟ้าลดลง ความสูญเสียในระบบเพิ่มขึ้น และแรงดันไฟฟ้าลดลง

จากรูปที่ 2.1 แสดงให้เห็นถึงการประยุกต์ใช้งานคาปาซิเตอร์กำลังเพื่อเพิ่มประสิทธิรูปในการส่งจ่ายกำลังไฟฟ้า และลดความสูญเสียในระบบ โดยลดปริมาณความต้องการการใช้กำลังรีแอคทีฟจาก Q_{r1}เหลือเป็น Q_{r2} จากการเพิ่มของชุดคาปาซิเตอร์ Q_c ผลที่ได้นอกจากนี้ยังช่วยให้โหลดในรูปรวมของระบบลดลงจาก S_1 เหลือ S_2 ดังรูปที่ 2.1



รูปที่ 2.1 แสดงผลจากการติดตั้งชุดคาปาซิเตอร์แบงค์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


จากตารางที่ 2.1 สรุปประโยชน์จากการใช้คาปาซิเตอร์ในระบบส่งจ่ายกำลังไฟฟ้า และระบบจำหน่าย การสนับสนุนกำลังงานรีแอคทีฟ และรักษาระดับแรงดันไฟฟ้าเป็นประโยชน์หลักสำหรับระบบส่งจ่ายกำลังไฟฟ้า ขณะที่ประโยชน์ต่อระบบจำหน่ายนั้นอาจเปลี่ยนแปลง ทั้งนี้ขึ้นอยู่กับระบบอยู่ในรูปแบบของการผลิตไฟฟ้า ไม่ได้ผลิตไฟฟ้า หรือเป็นหน่วยงานผู้ใช้ไฟฟ้าในโรงงานอุตสาหกรรม

ตารางที่ 2.1 สรุปประโยชน์ที่ได้รับจากการติดตั้งชุดคาปาซิเตอร์แบงค์ [1]

ประโยชน์	ระบบส่งจ่ายกำลังงานไฟฟ้า	ระบบจำหน่ายไฟฟ้า
ยกระดับแรงดันไฟฟ้า	บทบาทหลัก	บทบาทหลัก
สนันสนุนกำลังงานรีแอคทีฟ	บทบาทหลัก	บทบาทรอง
เพิ่มขีดความสามารถในการจ่ายโหลด	บทบาทรอง	บทบาทหลัก
ลดความสูญเสียในระบบไฟฟ้า	บทบาทรอง	บทบาทหลัก
ลดค่าไฟฟ้า	บทบาทรอง	บทบาทหลัก

2.2 ประเภทของชุดคาปาซิเตอร์แรงดันสูง

ตัวคาปาซิเตอร์ประกอบด้วยแผ่นอิเล็กโทรดบางๆ วางซ้อนทับกับฉนวนเป็นชั้นๆ แล้วม้วนเข้าด้วยกันเป็น Element ซึ่งภายในตัวคาปาซิเตอร์แต่ละตัวประกอบด้วยหลายๆ Element เพื่อให้ได้ขนาดพิกัดแรงดันและกำลังรีแอกทีฟตามที่ต้องการ ตัวคาปาซิเตอร์ยูนิตสามารถแบ่งออกได้เป็น 2 ประเภทคือ ตัวคาปาซิเตอร์ยูนิตที่ใช้ฟิวส์สำหรับป้องกันความผิดพร่อง และตัวคาปาซิเตอร์ยูนิตที่ใช้การลัดวงจรของ Element ภายในตัวคาปาซิเตอร์สำหรับป้องกันความผิดพร่อง ตัวคาปาซิเตอร์ที่ใช้ฟิวส์สำหรับป้องกันความผิดพร่องจะมีอยู่ 2 ชนิด คือตัวคาปาซิเตอร์ที่ใช้ฟิวส์ที่อยู่ภายนอกตัวเก็บประจุ (Externally fused), ตัวคาปาซิเตอร์ที่แต่ละ Elements ภายในตัวคาปาซิเตอร์ต่อเชื่อมเข้ากับฟิวส์ (Internally fused) และตัวคาปาซิเตอร์ที่ใช้การลัดวงจรของ Element ภายในตัวคาปาซิเตอร์สำหรับป้องกันความผิดพร่อง (Fuseless) สำหรับการพิจารณาการแบ่งประเภทของคาปาซิเตอร์ยูนิตตามขีดความสามารถ และข้อจำกัดต่างๆ นั้น สามารถแบ่งออกได้ทั้งหมด 4 ประเภท โดยมีลักษณะการต่อแต่ละประเภทแสดงไว้ดังรูปที่ 2.2




รูปที่ 2.2 ลักษณะการต่อคาปาซิเตอร์ยูนิตในแต่ละประเภท [2]

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

1) ฟิวส์ภายนอก (Externally fused) จะมีการติดตั้งฟิวส์แต่ละตัวไว้ป้องกันตัวคาปาซิเตอร์ยูนิต
2) ฟิวส์ภายใน (Internally fused) จะมีการติดตั้งฟิวส์ไว้ป้องกันแต่ละ element ที่อยู่ภายในตัว คาปาซิเตอร์ยูนิต
3)ฟิวส์เลส (Fuseless) จะมีการเชื่อมต่อคาปาซิเตอร์ยูนิตแบบอนุกรมกันเรียกว่า string ระหว่างไลน์และนิวทรอล (หรือระหว่างไลน์เทอร์มินอล)
4) ไม่มีฟิวส์ (Unfused) การเชื่อมต่อคาปาซิเตอร์ยูนิตมีอยู่หลากหลาย ทั้งการจัดเรียงแบบอนุกรม และขนาน

รูปที่ 2.3 แสดงคำศัพท์พื้นฐานและตัวอย่างการต่อคาปาซิเตอร์แบค์แบบวาย (ลงดินและไม่ลงดิน) โดยใช้ลักษณะการต่อคาปาซิเตอร์ยูนิตทั้ง 4 รูปแบบ




รูปที่ 2.3 ลักษณะการต่อคาปาซิเตอร์แบงค์แบบวายลงดินและไม่ลงดิน [2]

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.3 การต่อคาปาซิเตอร์แบงค์ [2]

การต่อคาปาซิเตอร์แบงค์แบ่งออกได้เป็น 6 ลักษณะตามรูปที่ 2.4 รูปแบบการต่อที่เหมาะสมขึ้นอยู่กับการใช้ประโยชน์ที่ดีที่สุดจากพิกัดแรงดันที่ได้ของคาปาซิเตอร์ยูนิต, ฟิวส์ และรีเลย์ป้องกัน ลักษณะการต่อแบบนี้สามารถใช้การออกแบบคาปาซิเตอร์แบงค์แบบใช้ External fused, internal fused, fuseless (ถ้ามีจำนวน Element ต่ออนุกรมกันอยู่อย่างเพียงพอสำหรับแผนงานการป้องกันที่จะนำไปใช้) และ Unfused ตามความเป็นจริงแล้วคาปาซิเตอร์แบงค์ในสถานีไฟฟ้าย่อยจะต่อเป็นแบบวาย ในระบบคาปาซิเตอร์แบงค์ในระบบจำหน่ายอาจมีลักษณะการต่อเป็นแบบวาย หรือเดลต้า บางชุดคาปาซิเตอร์แบงค์จะใช้การต่อเป็นแบบ H ในแต่ละเฟส โดยมีหม้อแปลงกระแสต่ออยู่ในบรานช์เพื่อตรวจจับความไม่สมดุล



รูปที่ 2.4 ลักษณะการต่อชุดคาปาซิเตอร์แบงค์โดยทั่วไป [2]

2.3.1 การต่อแบงค์แบบวายลงดิน (Grounded wye-connected banks)

คาปาซิเตอร์แบงค์แบบวายลงดินประกอบด้วยการต่อคาปาซิเตอร์แบบอนุกรมและขนานกันต่อเฟส อาจต้องการการป้องกันแรงดันเกิน / ความไม่สมดุลย์ คาปาซิเตอร์แบบต่อลงดินสามารถป้องกันแรงดันเสิร์จและกระแสเสิร์จฟ้าผ่าเพราะเส้นทางของกระแสผิดพร่องไปยังดินมีค่าอิมพีแดนซ์ต่ำ คาปาซิเตอร์แบงค์บางแห่งอาจทำงานได้โดยไม่ต้องใช้กับดักเสริจ์ คาปาซิเตอร์แบบวายลงดินจะช่วยให้เส้นทางการไหลลงดินของกระแสฮาร์มอนิกลำดับที่ 3 หารลงตัวมีอิมพีแดนซ์ที่ต่ำ กระแสฮาร์มอนิกส์เหล่านี้อาจเป็นสาเหตุให้เกิดการรบกวนอุปกรณ์ในระบบสื่อสาร เมื่อนิวทรอลถูกต่อลงดินจะพบว่ากับแรงดันฟื้นคืนตัว (Recover voltage) ในช่วงของการสวิตชิ่งของแบงค์มีค่าลดลง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.3.2 การต่อแบงค์แบบวายไม่ลงดิน (Ungrounded wye-connected banks)

การต่อแบงค์แบบวายไม่ลงดินจะไม่ยอมให้มีกระแสลำดับศูนย์ไหล, กระแสฮาร์มอนิกส์ที่สาม หรือกระแสคลายประจุของคาปาซิเตอร์ขนาดใหญ่ไหลในระบบในระหว่างระบบเกิดฟอลต์ลงดิน จุดนิวทรอลของชุดคาปาซิเตอร์แบงค์ควรมีการฉนวนเหมือนแรงดันไลน์ของระบบ เพราะแรงดันที่จุดนิวทรอลเทียบกับดินจะมีค่าเท่ากับแรงดันเฟส

2.3.3 การต่อแบงค์แบบเดลต้า (Delta-connected banks)

การต่อคาปาซิเตอร์แบงค์แบบเดลต้าปกติแล้วถูกนำมาใช้ในแรงดันสำหรับระบบจำหน่ายเท่านั้น และมีลักษณะการต่อเป็นแบบหนึ่งกลุ่มอนุกรมของคาปาซิเตอร์ เพราะคาปาซิเตอร์แบงค์มีขนาดเล็ก พิกัดแรงดันคาปาซิเตอร์เท่ากันกับแรงดันไลน์-ไลน์ของระบบ การต่อแบงค์แบบเดลต้าต้องการจำนวนบุชชิ่งของคาปาซิเตอร์ยูนิตสองบุชชิ่ง หรือบุชชิ่งเดียว และมีการฉนวนของชั้นโครงเหล็ก ดังนั้นการตรวจจับความไม่สมดุลจึงไม่จำเป็นสำหรับการป้องกัน ไม่มีกระแสองค์ประกอบลำดับศูนย์ หรือกระแสฮาร์มอนิกส์ที่สามไหลในระบบ

2.3.4 การต่อแบงค์แบบ H (H configuration)

ชุดคาปาซิเตอร์แบงค์ที่มีขนาดใหญ่ๆ จะนิยมต่อเป็นแบบ H มีหม้อแปลงกระแสต่ออยู่ระหว่างสองด้านเพื่อเปรียบเทียบกระแสที่ไหลในแต่ละด้าน ตราบใดที่คาปาซิเตอร์ยูนิตทั้งหมดปกติจะไม่มีกระแสไหลผ่านหม้อแปลงกระแส ถ้าฟิวส์ในคาปาซิเตอร์เกิดทำงาน กระแสบางส่วนจะไหลผ่านหม้อแปลงกระแส การต่อแบบบริดจ์นี้สามารถทำให้เกิดความไวในการตรวจจับมาก การจัดเรียงลักษณะนี้จะถูกนำมาใช้กับแบงค์ที่มีขนาดใหญ่ๆ และมีคาปาซิเตอร์ยูนิตต่อขนานอยู่เป็นจำนวนมากๆ

2.4 สวิตชิ่งทรานเซี้ยนต์ชุดคาปาซิเตอร์แบงค์แรงสูง และวิธีการควบคุม

ในหัวข้อนี้เป็นการอธิบายถึงทฤษฎีที่เกี่ยวข้องกับการสับสวิตช์ชุดคาปาซิเตอร์แบงค์แรงดันสูง และหาสมการพื้นฐานในการอธิบายปรากฏการณ์ต่าง ๆ ที่เกิดจาการสับสวิตช์ชุดคาปาซิเตอร์แบงค์

2.4.1 การสวิตชิ่งชุดคาปาซิเตอร์แบงค์ (Capacitor banks)

การประยุกต์ใช้ชุดคาปาซิเตอร์แบงค์สำหรับชดเชยรีแอคทีฟเพาเวอร์ในระบบให้เพิ่มมากขึ้นนั้น โดยทั่วไปจำเป็นต้องใช้จำนวนชุดคาปาซิเตอร์แบงค์ที่มากกว่าหนึ่งสเต็ปเชื่อมต่อเข้ากับระบบที่บัสเดียวกัน ดังนั้นกระแสที่เกิดขึ้น ได้แก่ กระแสอินรัช (inrush current) อย่างไรก็ตามการทำงานของอุปกรณ์ตัดต่อสำหรับนำชุดคาปาซิเตอร์เข้าใช้งานสามารถแบ่งออกได้ 2 รูปแบบ คือ

1) การนำชุดคาปาซิเตอร์แบงค์เข้าใช้งานในระบบ ณ ตำแหน่งบนบัสเดียวกัน โดยไม่มีชุดคาปาซิเตอร์แบงค์ชุดอื่นเชื่อมต่ออยู่ในระบบ เหตุการณ์นี้เรียกว่าการสวิตชิ่งคาปาซิเตอร์แบงค์แบบแยกเดี่ยว (isolated capacitor bank switching)

2) การนำชุดคาปาซิเตอร์แบงค์เข้าใช้งานในระบบ ณ ตำแหน่งบนบัสเดียวกัน โดยมีชุดคาปาซิเตอร์แบงค์ชุดอื่นเชื่อมต่ออยู่ในระบบ เหตุการณ์นี้เรียกว่าการสวิตชิ่งคาปาซิเตอร์แบงค์แบบหลังต่อหลัง (back-to-back capacitor bank switching)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.4.2 คาปาซิเตอร์แบงค์แบบแยกเดี่ยว (Isolated capacitor banks) [12]

จากรูปที่ 2.5 แสดงวงจรสมมูลย์การจ่ายกำลังงานไฟฟ้าของคาปาซิเตอร์แบงค์แบบแยกเดี่ยว เมื่อสวิตช์ปิดวงจร ขนาดแมกนิจูดของกระแสความถี่สูงจะไหลไปยังคาปาซิเตอร์ โดยจะพยายามทำให้แรงดันของระบบเท่ากันกับแรงดันของคาปาซิเตอร์ ถ้าสวิตช์ปิดวงจรในขณะที่แรงดันระบบสูงสุด แรงดันของคาปาซิเตอร์พยายามจะเพิ่มขึ้นอย่างทันทีทันใดจากแรงดันปกติเป็นศูนย์ เป็นสภาวะจากการเปิดวงจร จนไปถึงแรงดันสูงสุด ตามรูปที่ 2.5 แสดงตัวอย่างของรูปคลื่นแรงดันและกระแสทรานเซี้ยนต์ขณะจ่ายไฟ คุณลักษณะของความถี่จะสัมพันธ์กันกับแรงดันไฟฟ้าที่เพิ่มขึ้นในสภาวะอยู่ตัวตามสมการที่ (2.1)

$$f_s = \frac{1}{2\sqrt{L_S C}} = f_{system} \times \sqrt{\left(\frac{S_{SC}\ \text{MVA}}{Q_C\ \text{Mvar}}\right)} = f_{system} \times \sqrt{\left(\frac{1}{V}\right)} \tag{2.1}$$

เมื่อ f_s หมายถึงความถี่สวิตชิ่งทรานเซี้ยนต์

f_{system} หมายถึงความถี่กำลังของระบบ


L_S หมายถึงค่าอินดักแตนซ์แหล่งจ่ายของระบบ

C หมายถึงค่าคาปาซิแตนซ์ของคาปาซิเตอร์แบงค์

S_{SC} หมายถึงกำลังไฟฟ้าลัดวงจรที่บัสของคาปาซิเตอร์แบงค์

Q_C หมายถึงพิกัด Mvar ของคาปาซิเตอร์แบงค์ที่แรงดันระบบปกติ

V หมายถึงแรงดันไฟฟ้าที่เพิ่มขึ้นในสภาวะคงที่ เป็นเปอร์ยูนิตของแรงดันปกติ



รูปที่ 2.5 ไดอะแกรมระบบการจ่ายไฟให้กับคาปาซิเตอร์แบงค์แบบแยกเดี่ยว [12]

พิจารณารูปที่ 2.6 เมื่อกระแสอินรัชจากการจ่ายพลังงานให้กับระบบถูกจำกัดด้วยค่าความเหนี่ยวนำของแหล่งจ่าย และค่าความจุไฟฟ้าของคาปาซิเตอร์แบงค์ชุดที่กำลังนำเข้าใช้งาน ชุดคาปาซิเตอร์แบงค์แบบแยกเดี่ยวถูกนำมาพิจารณาในกรณีถ้าอัตราการเปลี่ยนแปลงสูงสุด (rate of change) ซึ่งเกี่ยวข้องกับเวลาของทรานเซี้ยนต์กระแสอินรัชขณะจ่ายพลังงานให้กับคาปาซิเตอร์แบงค์ที่ยังไม่มีการชาร์จประจุ ต้องมีค่าไม่เกินอัตราการเปลี่ยนแปลงสูงสุดของกระแสลัดวงจรแบบสมมาตร (symmetrical short circuit current) ที่แรงดันและกระแสไฟฟ้าใช้งาน ค่าที่จำกัดต้องมีค่าเท่ากับสมการที่ (2.2)

$$\left(\frac{\mathrm{d}i_i}{\mathrm{d}t}\right) = \omega_s I_{sc}\sqrt{2} \tag{2.2}$$


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เมื่อ

$\left(\frac{di_i}{dt}\right)_{max}$ หมายถึง อัตราการเปลี่ยนแปลงสูงสุด (rate of change) ของกระแสอินรัช *(A/s)*


I_{sc} หมายถึง พิกัดกระแสลัดวงจร *(A)*

$\omega_s = 2\pi f_s$ หมายถึง ความถี่เชิงมุมของระบบ (rad/s) และ f_s หมายถึง ความถี่กำลัง (Hz)



รูปที่ 2.6 รูปแบบแรงดันบัสและกระแสคาปาซิเตอร์ขณะนำคาปาซิเตอร์เข้าใช้งาน

จากวงจรสมมูลย์หนึ่งเฟสเมื่อคาปาซิเตอร์แบงค์สองชุดถูกเชื่อมต่อเข้ากับบัสบาร์ตามรูปที่ 2.7 เมื่อ L_1 และ L_2 หมายถึงความเหนี่ยวนำแฝง (stray inductance) (หรือ ความเหนี่ยวนำแฝงบวกกับความเหนี่ยวนำที่เพิ่มเข้ามาเพื่อหน่วง) ค่าความเหนี่ยวนำ L_s ของแหล่งจ่ายจะมีอยู่หลากหลาย ซึ่งมีขนาดที่มากกว่าค่าของความเหนี่ยวนำ L_1 และ L_2



รูปที่ 2.7 คาปาซิเตอร์แบงค์ต่อขนาน

ในกรณีจ่ายไฟให้กับคาปาซิเตอร์แบงค์ C_1 ซึ่งเป็นคาปาซิเตอร์แบบแยกเดี่ยว โดยที่คาปาซิเตอร์แบงค์ C_2 ยังไม่เชื่อมต่อเข้ากับวงจร (ขนาดของ C_1 และ C_2 เท่ากัน) ตามรูปที่ 2.7 ในวงจรจะประกอบไปด้วยค่าความเหนี่ยวนำของแหล่งจ่าย L_s ต่ออนุกรมอยู่กับคาปาซิเตอร์แบงค์ C_1 ณ ที่นี้ค่าความเหนี่ยวนำ L_1 สามารถไม่นำมาพิจารณาได้ เพราะค่าความเหนี่ยวนำของ $L_S >> L_1$ ในกรณีนี้ค่าสูงสุดของกระแสอินรัช $(i_{i\,peak})$ และความถี่ของกระแสอินรัช (f_s) จะถูกจำกัดไว้ด้วยค่าอิมพีแดนซ์ของแหล่งจ่าย L_s

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.4.3 คาปาซิเตอร์แบงค์แบบหลังต่อหลัง (Back-to-back capacitor bank) [12]

พิจารณาจากรูปที่ 2.8 เมื่อคาปาซิเตอร์แบงค์ถูกจ่ายไฟโดยมีคาปาซิเตอร์แบงค์อีกชุดจ่ายไฟอยู่ก่อนแล้ว กระแสอินรัชความถี่สูงจะไหลเมื่อคาปาซิเตอร์แบงค์ได้รับการจ่ายไฟ อย่างไรก็ตามอินดักแตนซ์จำกัดกระแสซึ่งเป็นอินดักแตนซ์ระหว่างคาปาซิเตอร์แบงค์จะมีค่ามากกว่าอินดักแตนซ์ของระบบ ขนาดแมกนิจูดและความถี่ของกระแสอินรัชนี้จะมีขนาดสูงกว่ากระแสอินรัชจากชุดคาปาซิเตอร์แบงค์แบบแยกเดี่ยว ขนาดและความถี่ของกระแสอินรัชสามารถคำนวณได้จากสมการที่ (2.3) จนถึงสมการที่ (2.7)

$$I_{\max pk} = 1000 \times V_{LL} \times \sqrt{\frac{2}{3}} \times \sqrt{\frac{C_{eq}}{L_{eq}}} \tag{2.3}$$

หรือ

$$I_{\max pk} = 1000 \times \sqrt{\frac{2}{3}} \times \sqrt{\frac{\sqrt{3}\times 1000 \times V_{LL} \times (I_1 \times I_2)}{2 \times f_s \times L_{eq} \times (I_1 + I_2)}} \tag{2.4}$$

หรือ

$$I_{\max pk} = \sqrt{\frac{1000}{3 \times f_s \times V_{LL}}} \times \sqrt{\frac{\left(\frac{Q_1\text{kvar} \times Q_2\text{kvar}}{Q_1\text{kvar} + Q_2\text{kvar}}\right)}{L_{eq}}} \tag{2.5}$$

และ

$$f_t = \frac{1000}{2 \times \sqrt{L_{eq} \times C_{eq}}} \tag{2.6}$$

หรือ

$$f_t = \frac{1}{\sqrt{2}} \times \sqrt{\frac{1000 \times f_s \times V_{LL} \times (I_1 + I_2)}{\sqrt{3} \times L_{eq} \times (I_1 \times I_2)}} \tag{2.7}$$

เมื่อ f_s หมายถึงความถี่ระบบ, Hz

f_t หมายถึงความถี่ของกระแสอินรัช, kHz

C_{eq} หมายถึงคาปาซิแตนซ์สมมูลย์ของคาปาซิเตอร์แบงค์ทั้งสองสเต็ป, Farad

L_{eq} หมายถึงอินดักแตนซ์สมมูลย์ทั้งหมดต่อเฟสระหว่างคาปาซิเตอร์แบงค์, Henry


$I_{\max pk}$ หมายถึงค่าสูงสุดของกระแสอินรัชที่คำนวณได้โดยไม่มีการหน่วง, Ampere

V_{LL} หมายถึงพิกัดแรงดันไฟฟ้าไลน์-ไลน์, kV

Q_1, Q_2 หมายถึงพิกัด kvar สามเฟสของคาปาซิเตอร์แบงค์ขณะกำลังจะสวิตช์ และคาปาซิเตอร์ที่จ่ายไฟอยู่ก่อนแล้วตามลำดับ พิกัด kvar ที่ใช้ควรรวมผลของค่าความคลาดเคลื่อนที่ยอมรับได้ของคาปาซิแตนซ์

I_1, I_2 หมายถึงกระแสของคาปาซิเตอร์แบงค์ขณะกำลังจะสวิตช์ และคาปาซิเตอร์แบงค์ที่จ่ายไฟอยู่ก่อนแล้วตามลำดับ, Ampere คาปาซิเตอร์แบงค์ชุดที่กำลังจะสวิตช์ถูกสมมุติว่ายังไม่ได้รับการชาร์จประจุจนมีการปิดวงจรที่แรงดันยอดของแหล่งจ่ายแรงดัน กระแสที่นำมาคำนวณควรคำนึงถึงผลกระทบของการทำงานของคาปาซิเตอร์แบงค์ที่แรงดันเท่ากันกับแรงดันพิกัดของคาปาซิเตอร์ และผลจากค่าความเคลื่อนที่ยอมรับได้ของคาปาซิแตนซ์ ในกรณีที่ไม่มีข้อมูลแน่ชัดให้คูณด้วย 1.15 เท่าของกระแสคาปาซิเตอร์ขณะใช้งานปกติ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.8 ไดอะแกรมระบบการจ่ายไฟให้กับคาปาซิเตอร์แบงค์แบบหลังต่อหลัง [12]

กระแสอินรัชจากการสวิตชิ่งคาปาซิเตอร์แบบแยกเดี่ยวจะมีขนาดเพิ่มสูงขึ้น เมื่อมีคาปาซิเตอร์แบงค์ชุดอื่นต่อร่วมอยู่บนบัสเดียวกัน ถ้าในรูปที่ 2.8 คาปาซิเตอร์แบงค์ #1 ถูกเชื่อมต่อเข้ากับบัสบาร์ระบบ และคาปาซิเตอร์แบงค์ #2 เพิ่งเชื่อมต่อเข้ากับระบบ กระแสอินรัชจะมีความเกี่ยวข้องกันกับการชาร์จประจุไฟฟ้าของคปาซิเตอร์แบงค์ #2 ซึ่งเป็นประจุที่ถูกจ่ายมาจากคาปาซิเตอร์แบงค์ #1 (กรณีเช่นนี้ เรียกว่า back-to-back) คาปาซิเตอร์แบงค์ #2 ต้องดิสชาร์จพลังงานให้หมด ก่อนเริ่มการจ่ายไฟ ค่ายอดและความถี่ของกระแสอินรัชในขณะนี้จะถูกจำกัดด้วย L_1 และ L_2 ตามสมการที่ (2.8)

$$i_{i\,peak} = U\sqrt{2}\sqrt{\frac{C_{eq}}{L_{eq}}} \tag{2.8}$$

โดย

$$C_{eq} = \frac{C_1 C_2}{C_1 + C_2} \tag{2.9}$$

และ

$$L_{eq} = L_1 + L_2 \tag{2.10}$$

เงื่อนไขนี้สามารถบรรลุถึงจุดสูงสุด เพราะขนาดของ L_{eq} มีเพียงเล็กน้อย ความถี่ของกระแสอินรัชในขณะนี้แสดงได้ตามสมการที่ (2.11)

$$f_i = \frac{1}{2\pi\sqrt{L_{eq}C_{eq}}} \tag{2.11}$$

แทนสมการที่ (2.9) และ (2.10) ลงในสมการที่ (2.8) และ (2.11) จะได้สมการที่ (2.13) และ (2.14) สำหรับคำนวณหาค่ายอดของกระแสอินรัช และความถี่ตามลำดับ

$$i_{i\,peak} = U\sqrt{2}\sqrt{\frac{I_1 I_2}{u\omega_s L_{eq}(I_1+I_2)}} = \sqrt{2}\sqrt{\frac{U\times I_1 I_2}{\omega_s L_{eq}(I_1+I_2)}} \tag{2.12}$$

$$f_i = \frac{1}{2\pi}\sqrt{\frac{\omega_s U(I_1+I_2)}{L_{eq}I_1 I_2}} = \frac{1}{2\pi}\sqrt{\frac{2\pi f_s U(I_1+I_2)}{L_{eq}I_1 I_2}} \tag{2.13}$$

ในสมการที่ (2.12) และ (2.13) สมมุติว่า $I_1 = \omega_s C_1 U$ และ $I_2 = \omega_s C_2$ ชุดคาปาซิเตอร์แบงค์กำลังจะนำเข้าระบบ $C_n + 1$ เมื่อ n หมายถึงคาปาซิเตอร์แบงค์ต่อขนาน ซึ่งได้เชื่อมต่อกับระบบไปแล้ว

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$L' = \frac{1}{\frac{1}{L_1}+\frac{1}{L_2}.....\frac{1}{L_n}} \quad (2.14)$$

และ

$$C' = C_1 + C_2 + \ldots . + C_n \quad (2.15)$$

เพื่อที่จะได้คำนวณค่ายอดของกระแสอินรัช และความถี่สามารถคำนวณได้โดยใช้สมการที่ (2.8) C_{eq} คำนวณได้จากแทน C_1 ด้วย C' และแทน C_2 ด้วย C_{n+1} ในสมการที่ (2.3) L_{eq} สามารถคำนวณได้จากการแทน L_1 ด้วย L' และแทน L_2 ด้วย L_{n+1} ในสมการที่ (2.10)

$C_{eq} = \frac{C' \times C_{n+1}}{C' + C_{n+1}}$ และ $L_{eq} = L' + L_{n+1}$

เนื่องจาก $L_1 = L_2 = \ldots\ldots = L_{n+1} = L$ และ $C_1 = C_2 = \ldots\ldots = C_{n+1} = C$, $L' = L/n$ and $C' = nC$

$$C_{eq} = \frac{nC \times C}{nC + C} = \frac{n}{n+1}C \quad \text{และ} \quad L_{eq} = \frac{L}{n} + L = \frac{n+1}{n}L$$

$$i_{\text{i peak}} = U\sqrt{2}\,\frac{n}{n+1}\sqrt{\frac{C}{L}} \quad (2.16)$$

และ

$$f_i = \frac{1}{2\pi\sqrt{LC}} \quad (2.17)$$

ในกรณีระบบไฟฟ้าสามเฟสสมการข้างต้นอาจนำไปประยุกต์ใช้ได้โดยที่แรงดันไฟฟ้า U ต้องเป็นพิกัดแรงดัน RMS ระหว่างเฟสกับกราวด์ $U_r/\sqrt{3}$ ในกรณีดังกล่าว สมการที่ (2.12) และ (2.13) แปลงให้อยู่ในสมการที่ (2.18) และ (2.19) ได้ตามลำดับ

$$i_{i\,peak} = \sqrt{2}\sqrt{\frac{10^3 U_r I_1 I_2}{2\pi f_s \sqrt{3}\times 10^{-6} L_{eq}(I_1+I_2)}} = 1356\sqrt{\frac{U_r I_1 I_2}{f_s L_{eq}(I_1+I_2)}} \approx 13500\sqrt{\frac{U_r I_1 I_2}{f_s L_{eq}(I_1+I_2)}} \quad (2.18)$$

และ

$$f_i = \frac{1}{2\pi}\sqrt{\frac{2\pi f_s 10^3 U_r (I_1+I_2)}{\sqrt{3}\times 10^{-6} L_{eq} I_1 I_2}} \approx 9.5\sqrt{\frac{f_s U_r (I_1+I_2)}{L_{eq} I_1 I_2}} \quad (2.19)$$

เมื่อ

f_i หมายถึง ความถี่กระแสอินรัช (Hz)

f_s หมายถึง ความถี่กำลังของระบบ (Hz)

I_1, I_2 หมายถึง กระแสคาปาซิเตอร์แบงค์ (A, rms)

$i_{\text{i peak}}$ หมายถึง ค่ายอดของกระแสอินรัช (A, rms)

L_{eq} หมายถึง ค่าความเหนี่ยวนำสมมูลย์ (uH)

U_r หมายถึง พิกัดแรงดันไฟฟ้า (kV, rms)


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.5 วิธีการควบคุมทรานเซี้ยนต์ในระบบขณะชุดคาปาซิเตอร์กำลังจ่ายไฟ

หากมีการสับสวิตช์ชุดคาปาซิเตอร์แบงค์ในขณะที่มีชุดคาปาซิเตอร์แบงค์อื่นต่ออยู่ในระบบ ซึ่งโดยปกติจะมีค่าสูงกว่าการสับชุดคาปาซิเตอร์แบงค์เพียงชุดเดียว จากปัญหาข้างต้นจึงมีการแก้ปัญหาโดยการหาวิธีการลดทอนเพื่อช่วยในการจำกัดผลของแรงดันและกระแสเกินสวิตชิ่งให้มีผลกระทบต่อระบบน้อยที่สุด ดังนั้นในหัวข้อนี้จะเป็นการกล่าวถึงวิธีการควบคุมการเกิดแรงดันและกระแสเกินสวิตชิ่งที่นิยมใช้ทั่วไป ซึ่งมีรายละเอียดดังต่อไปนี้

2.5.1 การใช้ตัวต้านทานขนานสวิตช์ (Pre-insertion resistor)

การใช้ตัวต้านทานขนานสวิตช์นี้เป็นเทคโนโลยีแบบเก่าเพื่อใช้ควบคุมสัญญาณทรานเซี้ยนต์จากการสวิตชิ่งคาปาซิเตอร์ ตัวต้านทานขนานกับเซอร์กิตเบรคเกอร์ [11] จะเป็นตัวช่วยลดแรงดันเกินสวิตชิ่งเนื่องจากการสับสวิตช์ชุดคาปาซิเตอร์แบงค์ จากรูปที่ 2.9 ตัวต้านทานจะทำหน้าที่เป็นอุปกรณ์แบ่งแรงดันระหว่างตัวต้านทาน,ระบบไฟฟ้า และชุดคาปาซิเตอร์ ทั้งยังช่วยหน่วงสัญญาณทรานเซี้ยนต์ที่เกิดขึ้นได้ดีอีกด้วย [13]-[17]



รูปที่ 2.9 วงจรสมมูลย์การสวิตชิ่งคาปาซิเตอร์ด้วยตัวต้านทานขนานสวิตช์

จากรูปที่ 2.9 หลักการทำงานคือสับสวิตช์ S1 ก่อน แล้วสับสวิตช์ S2 ตาม โดยทั่วไปแล้วทำการสับสวิตช์ S2 หลังสับสวิตช์ S1 ไปแล้ว เวลาการทำงานของสวิตช์อยู่ในช่วง ¼ ไซเคิลที่ความถี่ 50 Hz (โดยปกติแล้วประมาณ 5-15 ms) โดยขนาดของตัวต้านทานสามารถคำนวณได้ตามสมการดังนี้

$$r = \frac{1}{2}\sqrt{\frac{L}{C}} \tag{2.20}$$

จากสมการที่ (20) สามารถแก้ใหม่เพื่อให้สะดวกมากขึ้นดังนี้


$$r = \frac{1}{2}\sqrt{\frac{V_{LN}}{I_{SC}\omega C}} \tag{2.21}$$

เมื่อ L หมายถึงค่าความเหนี่ยวนำของแหล่งจ่าย, Henry
C หมายถึงค่าความจุไฟฟ้าของคาปาซิเตอร์แบงค์, Farad
I_{SC} หมายถึงพิกัดกระแสลัดวงจรในระบบ, kA
V_{LN} หมายถึงแรงดันไฟฟ้าระหว่างไลน์-นิวทรอล, kV

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.5.2 การใช้ตัวเหนี่ยวนำขนานสวิตช์ (Pre-insertion inductors)


การใช้ตัวเหนี่ยวนำขนานสวิตช์แสดงได้ตามรูปที่ 2.10 ตัวเหนี่ยวนำนี้จะให้อิมพีแดนซ์ขนาดใหญ่ระหว่างคาปาซิเตอร์แบงค์เพื่อจำกัดกระแสอินรัช สำหรับการใช้ตัวเหนี่ยวนำขนานสวิตช์ [13]-[17] เป็นตัวช่วยลดแรงดันเกินสวิตชิ่งเนื่องจากการสับสวิตช์ชุดคาปาซิเตอร์แบงค์นั้น โดยทั่วไปมีหลักการใช้เหมือนการใช้ตัวต้านทานขนานสวิตช์ แต่ระยะเวลาในการสับ S1 โดยทั่วไปประมาณ 7-12 ไซเคิลก่อนสับ S2 โดยปกติค่าความเหนี่ยวนำที่เหมาะสมจะมีค่าประมาณสองเท่าของค่าความเหนี่ยวนำของระบบ



รูปที่ 2.10 วงจรสมมูลย์การสวิตชิ่งคาปาซิเตอร์ด้วยตัวเหนี่ยวนำขนานสวิตช์

2.5.3 การใช้รีแอคเตอร์จำกัดกระแส (Current limiting reactors)

จากรูปที่ 2.11 วิธีการดังกล่าวนี้สามารถสำเร็จได้ด้วยการใส่รีแอคเตอร์อนุกรมกับชุดคาปาซิเตอร์แบงค์เพื่อลดกระแสอินรัชและการแกว่งของความถี่กระแสอินรัช รีแอคเตอร์ที่เพิ่มเข้าไปจะไปทำให้แมกนิจูดของเสริจ์อิมพีแดนซ์ในวงจรเพิ่มขึ้น ซึ่งมีประสิทธิรูปอย่างมากในการลดขนาดของกระแสอินรัช พิกัดของรีแอคเตอร์จำกัดกระแสควรมีความสามารถในการจำกัดกระแสอินรัชให้มีค่าไม่เกิน 100 เท่าของกระแสใช้งานปกติ [18]



รูปที่ 2.11 วงจรสมมูลย์การสวิตชิ่งคาปาซิเตอร์ด้วยรีแอคเตอร์จำกัดกระแส

2.5.4 การใช้รีแอคเตอร์ขนาด 6% (6% detuning reactors)

วงจรสมมูลย์มีความคล้ายคลึงกันกับการจ่ายไฟให้กับคาปาซิเตอร์แบงค์ด้วยตัวเหนี่ยวนำจำกัดกระแสในรูปที่ 2.11 วิธีนี้ถูกนำมาใช้โดยมีหลักการพื้นฐานเพื่อหลีกเลี่ยงปัญหาการเกิดรีโซแนนซ์ [19] และรักษาจุดรีโซแนนซ์ให้ห่างจุดที่มีโอกาศจะก่อให้เกิดความถี่รีโซแนนซ์ขึ้นระบบ ซึ่งเราต้องพิจาณาขนาดแอมปลิจูดที่เกิดขึ้น วิธีการดังกล่าวสำเร็จได้ด้วยการเปลี่ยนขนาดของรีแอคแตนซ์หรือคาปาซิแตนซ์ในวงจร ขนาดรีแอคเตอร์อาจกำหนดได้โดยอิมพีแดนซ์ตามสมการที่ (22) และ (23)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


$$\rho = \frac{|XL_1|}{|XC_1|} \tag{2.22}$$

ลำดับการจูนคือ


$$\frac{f_{LC}}{f_1} = \sqrt{\frac{1}{\rho}} \tag{2.23}$$

2.5.5 การใช้การควบคุมการปิดวงจร (Synchronous closing control)

เป็นการควบคุมอุปกรณ์การสวิตชิ่งเพื่อปิดวงจรให้ทันทีที่แรงดันไฟฟ้าที่ตกคร่อมสวิตช์เป็นศูนย์ [20] การทำงานด้วยการควบคุมการปิดวงจรจะมีหน้าสัมผัสคอนแทคที่ทำงานอิสระในแต่ละเฟส ณ จุดที่แรงดันเป็นศูนย์ดังรูปที่ 2.12 สำหรับการควบคุมการปิดวงจรในงานการจ่ายไฟชุดคาปาซิเตอร์แบงค์นั้น เซอร์กิตเบรคเกร์แบบสามโพลควรจะทำการปิดวงจรในเวลาที่แตกต่างกัน 1/6 ไซเคิล (3.33 ms สำหรับความถี่ 50 Hz) โดยที่คาปาซิเตอร์แบงค์แบบนิวทรอลไม่ต่อลงดินและแรงดันที่เฟส A (หรือแรงดันที่เฟส L1) เป็นแรงดันอ้างอิง เซอร์กิตเบรคเกอร์สองโพล (เฟส L1 และ L2) ควรปิดวงจรพร้อมๆ กันเมื่อแรงดันเฟส A และ B มีค่าเท่ากับศูนย์ และวงจรเบรคเกอร์ของเฟส C จะปิดวงจรโดยประมาณหลังจาก 1/4 ไซเคิลไปแล้ว (หรือ 5 ms ที่ 50 Hz) [21, 22]



รูปที่ 2.12 วิธีการควบคุมการปิดวงจรสำหรับเซอร์กิตเบรคเกอร์แบบทำงานหนึ่งโพลในคาปาซิเตอร์แบงค์ต่อแบบวายลงดิน และไม่ลงดิน



รูปที่ 2.13 หลักการทำงานพื้นฐานของอุปกรณ์การควบคุมการปิดวงจรสำหรับเซอร์กิตเบรคเกอร์แบบทำงานหนึ่งโพล (Single-pole operated)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


2.6 รีเลย์ป้องกันแบบไม่สมดุลสำหรับชุดคาปาซิเตอร์แบงค์ [2]

การป้องกันชุดคาปาซิเตอร์แบงค์แบบไม่สมดุลย์คือ การป้องกันโดยการตรวจจับปริมาณความไม่สมดุลของแรงดันหรือกระแสที่นิวทรัลของชุดคาปาซิเตอร์แบงค์ ซึ่งการทำงานจะแบ่งออกเป็น 2 ส่วน คือ การแจ้งเตือน และการปลดชุดคาปาซิเตอร์แบงค์ออกจากระบบ โดยทั่วไปการป้องกันแบบไม่สมดุลจะส่งสัญญาณแจ้งเตือนเมื่อเริ่มเกิดการผิดพร่อง หรือเกิดการผิดพร่องขึ้นภายในชุดคาปาซิเตอร์แบงค์แล้วทำให้เกิดแรงดันตกคร่อมตัวคาปาซิเตอร์ยูนิตประมาณ 1.10 เท่าของแรงดันพิกัด หรือเมื่อเกิดความผิดพร่องที่ทำให้แรงดันตกตร่อม Elements เกินกว่า 1.5 เท่าของแรงดันพิกัดของ Element ที่เหลืออยู่ ซึ่งอ้างอิงตามคำแนะนำของผู้ผลิต

2.6.1 รูปแบบการป้องกันชุดคาปาซิเตอร์แบงค์แบบไม่สมดุล

วิธีที่ใช้ในการตรวจวัดความไม่สมดุลย์ของชุดคาปาซิเตอร์แบงค์มีหลากหลายรูปแบบขึ้นอยู่กับการจัดเรียง หรือการต่อของชุดคาปาซิเตอร์แบงค์ รูปแบบการต่อการคาปาซิเตอร์แบงค์ที่เหมาะสมขึ้นอยู่กับการใช้ประโยชน์ที่ดีที่สุดจากพิกัดแรงดันที่ได้ของคาปาซิเตอร์ยูนิต, ฟิวส์ และรีเลย์ป้องกัน ตามความเป็นจริงแล้วชุดคาปาซิเตอร์แบงค์ในสถานีไฟฟ้าย่อยจะต่อเป็นแบบวาย ในระบบคาปาซิเตอร์แบงค์ในระบบจำหน่ายอาจมีลักษณะการต่อเป็นแบบวาย หรือเดลต้า บางชุดคาปาซิเตอร์แบงค์จะใช้การต่อเป็นแบบ H ในแต่ละเฟส โดยมีหม้อแปลงกระแสต่ออยู่ในบรานซ์เพื่อตรวจจับความไม่สมดุลย์ นอกจากนั้นการพิจารณาการต่อลงดินของคาปาซิเตอร์แบงค์ก็เป็นสิ่งสำคัญ เนื่องจากกระแสทรานเชี้ยนต์อินรัชลงดินความถี่สูงนี้เป็นสิ่งที่จะต้องพิจารณาให้ความสำคัญในการออกแบบระบบกราวด์ในสถานีไฟฟ้าย่อย รวมทั้งการต่อคาปาซิเตอร์แบงค์แบบวายลงดิน การใช้ระบบการกราวด์ขนาดใหญ่ช่วยให้สามารถนำกระแสทรานเชี้ยนต์ความถี่สูงออกจากส่วนของสถานีไฟฟ้าย่อยที่ไม่มีการเชื่อมต่อกับชุดคาปาซิเตอร์โดยตรง

จากรูปที่ 2.14 แสดงการต่อชุดคาปาซิเตอร์แบงค์แบบ H-bridge ส่วนใหญ่ใช้กับระบบที่ต้องการขนาดของกำลังรีแอคทีฟปริมาณมากๆ และมีพิกัดแรงดันใช้งานสูงๆ ค่าคาปาซิแตนซ์ในแต่ละเฟสจะถูกแบ่งออกเป็น 4 ส่วน โดยในแต่ละส่วนไม่จำเป็นต้องมีขนาดของคาปาซิแตนซ์ที่เท่ากัน แต่อัตราส่วนของคาปาซิแตนซ์ควรจะมีความสมดุลย์กันในสภาวะปกติ คือ X1 * X4 = X2 * X3 จุดกึ่งกลางของแต่ละเฟสจะมีหม้อแปลงกระแสทำหน้าที่ตรวจจับกระแสไม่สมดุลย์



รูปที่ 2.14 การตรวจจับกระแสไม่สมดุลของชุดคาปาซิเตอร์แบงค์ที่ต่อแบบ H [2]

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ข้อดีคือ

1) ไม่ไวต่อความไม่สมดุลของระบบ แต่จะไวในการตรวจหาตัวคาปาซิเตอร์ยูนิตที่ขัดข้องแม้ว่าชุดคาปาซิเตอร์แบงค์จะมีขนาดใหญ่ และมีกลุ่มอนุกรมมาก
2) มีความแม่นยำในการตรวจจับกระแสไม่สมดุลสูง
3) สามารถใช้กับคาปาซิเตอร์ยูนิตได้ทั้งแบบมีฟิวส์ภายใน และแบบฟิวส์ภายนอก
4) ณ ตำแหน่ง neutral ไม่ต้องการการฉนวน Full insulation เนื่องจากแบงค์ต่อลงดิน

ข้อเสียคือ

1) ราคาค่อนข้างแพง เนื่องจากต้องการหม้อแปลงกระแสถึง 3 ชุด
2) กระแสอินรัชจะไหลลงสู่กราวด์ ดังนั้นอาจจำเป็นต้องติดตั้ง neutral grounding resistor

2.6.2 การปรับตั้งรีเลย์ป้องกันกระแสไม่สมดุล

การปรับตั้งการรีเลย์แบ่งออกเป็น 2 โหมดหลักคือ การแจ้งเตือนและการปลดชุดคาปาซิเตอร์แบงค์ สำหรับการแจ้งเตือนจะกำหนดให้ทำการแจ้งเตือนเมื่อมีการทำงานของฟิวส์ตัวแรกเกิดขึ้นสำหรับชุดคาปาซิเตอร์ที่ใช้ฟิวส์ หรือแจ้งเตือนเมื่อ Element แรกลัดวงจรสำหรับชุดคาปาซิเตอร์ที่ไม่ใช้ฟิวส์ เพื่อป้องกันการผิดพร่องที่อาจเกิดขึ้นโดยที่ไม่ทำให้เกิดความไม่สมดุลและเพื่อกระทำการซ่อมบำรุงหรือเปลี่ยนคาปาซิเตอร์แบงค์ที่เกิดความผิดพร่อง หรือถ้าพิจารณาผลของความไม่สมดุลตามธรรมชาติอาจตั้งค่า 50% – 75% ของค่าการแจ้งเตือนที่ได้จากการคำนวณบนพื้นฐานของชุดคาปาซิเตอร์แบงค์ในอุดมคติ ในกรณีชุดคาปาซิเตอร์แบงค์มีความไม่สมดุลย์ตามธรรมชาติมากถึง 50% ของค่าการแจ้งเตือนที่ได้จากการคำนวณบนพื้นฐานของชุดคาปาซิเตอร์แบงค์ในอุดมคติ ควรจะต้องมีการชดเชยค่าความไม่สมดุลด้วย รวมทั้งการหน่วงรีเลย์ต้องเพียงพอที่จะไม่ทำงานเนื่องจากการรบกวนจากภายนอก เช่น ความผิดพร่องของระบบ และแรงดันเกินชั่วคราว กระแสอินรัช เป็นต้น ปกติจะตั้งค่าไว้ 10 วินาที การปลดชุดคาปาซิเตอร์แบงค์ที่ใช้ฟิวส์ให้พิจารณาจากจำนวนการทำงานของฟิวส์แล้วทำให้เกิดแรงดันตกคร่อมคาปาซิเตอร์แบงค์เกิน 110% ของแรงดันพิกัดหรือตามคำแนะนำของผู้ผลิต สมมติว่าถ้าฟิวส์ทำงานจำนวน 3 ตัวแล้วทำให้แรงดันตกคร่อมคาปาซิเตอร์แบงค์เกิน 110% จะทำการตั้งค่าสัญญาณของรีเลย์ให้อยู่ระหว่างสัญญาณขณะที่ฟิวส์ทำงานตัวที่ 2 และ 3 และต้องคำนึงถึงจำนวนฟิวส์ภายในคาปาซิเตอร์แบงค์สูงสุดที่สามารถยอมให้ทำงานได้สำหรับชุดคาปาซิเตอร์แบงค์แบบ Internally fused โดยทั่วไปการปลดชุดคาปาซิเตอร์แบงค์จะตั้งค่ารีเลย์ไว้ 0.01 – 0.05 วินาที การปลดชุดคาปาซิเตอร์แบงค์ที่ไม่ใช้ฟิวส์ให้พิจารณาจากจำนวน Elements ที่ลัดวงจรแล้วทำให้เกิดแรงดันตกคร่อมคาปาซิเตอร์แบงค์หรือ Element เกิน 110% ของแรงดันพิกัดหรือตามคำแนะนำของผู้ผลิต หรือ Elements ทั้งหมดภายในคาปาซิเตอร์ลัดวงจร สมมติว่าถ้ามีจำนวนElements ที่ลัดวงจร 3 Elements แล้วทำให้แรงดันตกคร่อมคาปาซิเตอร์แบงค์หรือ Element เกิน 110% จะทำการตั้งค่าสัญญาณของรีเลย์ให้อยู่ระหว่างสัญญาณขณะที่ Element ตัวที่ 2 และ 3 ลัดวงจร โดยทั่วไปการปลดชุดคาปาซิเตอร์แบงค์จะตั้งค่ารีเลย์ไว้ 0.01 – 0.5 วินาที

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 3
การแปลงเวฟเล็ตแบบเต็มหน่วย และเทคนิคปัญญาประดิษฐ์

ในบทนี้อธิบายถึงทฤษฎีที่เกี่ยวข้องกับการแปลงเวฟเล็ต (wavelet transform) [23] และเทคนิคปัญญาประดิษฐ์ (Artificial intelligence) [24-27] โดยการแปลงเวฟเล็ตเป็นรูปแบบหนึ่งของกระบวนการประมวลผลสัญญาณ (Signal processing) ที่ได้มีการพัฒนามาจากการแปลงสัญญาณพื้นฐานที่มีอยู่เดิม เช่น การแปลงฟูเรียร์ และการแปลงฟูเรียร์ช่วงสั้น แต่ได้พัฒนารูปแบบให้มีความเหมาะสมกับการใช้งานเฉพาะทางมากยิ่งขึ้น สามารถปรับเปลี่ยนช่วงเวลาให้เหมาะกับช่วงความถี่ที่จะวิเคราะห์ได้ นอกจากนั้นการนำเทคนิคปัญญาประดิษฐ์มาใช้ในการวิเคราะห์สัญญาณทรานเซี้ยนต์กระแสอินรัชและกระแสฟอลต์รูปแบบต่างๆ ในระบบชุดคาปาซิเตอร์แบงค์แรงดันสูง ซึ่งปัญญาประดิษฐ์สามารถวิเคราะห์ระบบการทำงานในภาพรวมของแผนงานรีเลย์ป้องกันกระแสไม่สมดุลได้เป็นอย่างดี โดยทฤษฎีฟัซซี่ลอจิก (fuzzy logic) [28] และโครงข่ายประสาทเทียม (Artificial neural network) [29] ซึ่งเป็นศาสตรแขนงหนึ่งในเทคนิคปัญญาประดิษฐ์ ถูกนำมาใช้เป็นเครื่องมือที่ช่วยในการวิเคราะห์ และดำเนินการตัดสินใจภายใต้ความไม่แน่นอนของข้อมูล โดยยอมให้มีความหยืดหยุ่นได้ ใช้หลักเหตุผลที่คล้ายการเลียนแบบวิธีความคิดที่ซับซ้อนของมนุษย์

3.1 ทฤษฎีการแปลงเวฟเล็ตแบบเต็มหน่วย [23, 30]

การแปลงเวฟเล็ตเป็นรูปแบบหนึ่งของกระบวนการประมวลผลสัญญาณ (Signal processing) ที่ได้มีการพัฒนามาจากการแปลงสัญญาณพื้นฐานที่มีอยู่เดิม (การแปลงฟูเรียร์และการแปลงฟูเรียร์ช่วงสั้น) แต่ได้พัฒนารูปแบบให้มีความเหมาะสมกับการใช้งานเฉพาะทางมากยิ่งขึ้น หรือกล่าวอีกนัยหนึ่งคือ สามารถปรับเปลี่ยนช่วงเวลาให้เหมาะกับช่วงความถี่ที่จะวิเคราะห์ได้ โดยที่สัญญาณความถี่สูงขึ้นจะมีช่วงคาบเวลาในการวิเคราะห์น้อยลงในขณะที่สัญญาณความถี่ต่ำลงจะมีช่วงคาบเวลาในการวิเคราะห์กว้างขึ้น ทฤษฎีเวฟเล็ต (Wavelet Theory) เป็นรูปแบบทางคณิตศาสตร์ที่ใช้อธิบายโครงสร้างของระบบสัญญาณที่ประกอบด้วยกลุ่มของสัญญาณเฉพาะมารวมกันเป็นสัญญาณหนึ่ง โดยสัญญาณเฉพาะนี้จะเป็นคลื่นเล็กๆ ที่เรียกว่า “เวฟเล็ต” ลักษณะของเวฟเล็ตจะเป็นคลื่นที่มีการเปลี่ยนแปลงอย่างต่อเนื่อง (Oscillatary) ตามแนวแกนนอนและขนาดของคลื่นจะลดลงสู่ศูนย์ทั้งทางด้านบวกและด้านลบอย่างรวดเร็วดังรูปที่ 3.1



รูปที่ 3.1 แสดงลักษณะของคลื่นเวฟเล็ตแบบ Morlet

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ดังนั้นการอธิบายสัญญาณใดๆ ด้วยการแปลงเวฟเล็ตคือการนำกลุ่มของเวฟเล็ตที่มีโครงสร้างมาจากฟังก์ชันเดียวกันเป็นตัวอธิบาย ซึ่งฟังก์ชันนี้จะเป็นเวฟเล็ตต้นกำเนิดที่เรียกว่า “เวฟเล็ตแม่” (Mother Wavelets) โดยที่คลื่นเวฟเล็ตแต่ละอันในกลุ่มจะเกิดจากการสเกล (Scaling : a) หรือเป็นการยืดหรือหดตัวของเวฟเล็ตแม่นั้นเอง และการเลื่อนตำแหน่ง (Translation or shifting : k) ซึ่งเป็นการเปลี่ยนตำแหน่งบนแกนเวลา

3.1.1 การวิเคราะห์สัญญาณด้วยการแปลงเวฟเล็ตแบบเต็มหน่วย [31]

การวิเคราะห์สัญญาณด้วยการแปลงเวฟเล็ตแบบเต็มหน่วย คือการวิเคราะห์สัญญาณแบบหลายระดับความละเอียดคือ การวิเคราะห์สัญญาณที่สามารถเลือกระดับความละเอียดได้ โดยการนำสัญญาณเล็กๆ ที่ระดับความละเอียดที่มีการสเกล ซึ่งมีการเลื่อนตำแหน่ง หลายๆ ตำแหน่งมารวมกันให้เกิดเป็นสัญญาณที่ระดับความละเอียดที่เลือกไว้ และเมื่อนำสัญญาณที่ทุกระดับความละเอียดมารวมกันก็จะได้สัญญาณอินพุทจริง โดยมีสมการที่ใช้อธิบายดังต่อไปนี้

$$DWT\ (m,n) = \frac{1}{\sqrt{a_0{}^m}} \sum_k f\ (k)\psi[\frac{n - kb_0 a_0{}^m}{a_0{}^m}] \tag{3.1}$$

เมื่อ m, n, k เป็นเลขจำนวนเต็มโดยที่
n คือ จำนวนข้อมูล
m คือ เลขแสดงการเปลี่ยนแปลงของสเกล
k คือ เลขแสดงการเลื่อนตำแหน่ง

3.1.2 การวิเคราะห์ด้วยตัวกรองสัญญาณ (Filter Bank Analysis)


ลักษณะการวิเคราะห์จะเป็นการแยกสัญญาณอินพุทออกเป็น 2 ส่วนคือ ส่วนของความถี่ต่ำและส่วนของความถี่สูง โดยจะถูกวิเคราะห์ด้วยคู่ชุดกรองซึ่งมีการลดความถี่ออกมาครึ่งหนึ่ง ดังรูปที่ 3.2 ซึ่งเทอมของ 2 แสดงการลดอัตราสุ่มลง (down sampling) ด้วย 2 หรือลดผลการวิเคราะห์จากตัวกรองออกครึ่งหนึ่งในแต่ละขั้นตอนของการวิเคราะห์ เมื่อนำสัญญาณอินพุทมาผ่านการแปลงเวฟเล็ตแบบเต็มหน่วยสัญญาณจะถูกแยกองค์ประกอบ (Decomposition) โดยตัวกรองแบบ 2 ช่อง (Two channel filter banks) ซึ่งจะแยกความถี่ในแบนด์ที่ต้องการออกเป็น 2 ส่วน คือ

1) องค์ประกอบความถี่สูง ซึ่งจะผ่านตัวกรองความถี่สูง (High-Pass Filter : HPF) ที่เรียกว่า “Detail (cD)”
2) องค์ประกอบความถี่ต่ำ ซึ่งจะผ่านตัวกรองความถี่ต่ำ (Low-Pass Filter : LPF) ที่เรียกว่า “Approximation (cA) ”

และในทางกลับกันก็สามารถสังเคราะห์เพื่อสร้างกลับฟิลเตอร์แบบสองช่องสัญญาณโดยการนำ ส่วนของความถี่ต่ำและความถี่สูงมารวมกันเป็นสัญญาณเดิมได้ดังแสดงได้ดังรูปที่ 3.2 (ข) จะสังเกตได้ว่าเทอม 2 แสดงการเพิ่มอัตราสุ่มขึ้น (Up sampling) เป็น 2 เท่า ลักษณะของตัวกรองแบบ 2 ช่องสัญญาณในลักษณะนี้เรียกว่า “Quadrature mirror filters (QMF)” ในลักษณะของ dyadic wavelet transform จะเป็นการนำฟิลเตอร์แบบ 2 ช่องสัญญาณมาเรียงต่อกันในลักษณะ


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

โครงสร้างแบบต้นไม้ โดยใช้สัญญาณเอาท์พุทในส่วนความถี่ต่ำมาทำการแยกความถี่ออกอีกครั้งหนึ่ง โดยที่แต่ละขั้นตอนจะมีการเปลี่ยนแปลงความถี่ในอัตราครั้งละ 2 เท่า



(ก) การแปลงแยกสัญญาณ (ข) การแปลงกลับสัญญาณ

รูปที่ 3.2 แสดงการแปลงแยกและแปลงกลับสัญญาณด้วยฟิลเตอร์แบบสองช่องสัญญาณ




รูปที่ 3.3 แสดงลักษณะการแปลงเวฟเล็ตโดยใช้หลักการวิเคราะห์แบบออคเทฟฟิลเตอร์แบงค์ [32]

3.1.3 เวฟเล็ตแม่ (Mother wavelet) [23]

ในการวิเคราะห์สัญญาณใดๆ ก็ตามนอกจากการเลือกรูปแบบในการวิเคราะห์ที่เหมาะสมแล้วยังมีความจำเป็นที่ต้องเลือกลักษณะของตัวกรองสัญญาณนั้นๆ ให้เหมาะสมด้วย สำหรับการแปลงเวฟเล็ตนั้น ตัวกรองสัญญาณที่ใช้คือเวฟเล็ตแม่นั้นเอง ซึ่งจะมีอยู่ด้วยกันหลายรูปแบบและแต่ละแบบยังมีชนิดย่อยๆ ลงไปอีก ซึ่งแต่ละตระกูลจะมีค่า Number of Vanishing Moments (NVM) ท้ายชื่อตระกูล เช่น Daubechies 4, 8,..., 20, Symmlet 4, 5, 6,..., 10 เป็นต้น และเนื่องจากรูปแบบของเวฟเล็ตแม่ที่มีความหลากหลายนี้เอง จึงทำให้การแปลงเวฟเล็ตมีความยืดหยุ่นและสามารถนำไปประยุกต์ใช้กับงานได้หลากหลายประเภท โดยเลือกเวฟเล็ตแม่ให้เหมาะสมกับสัญญาณที่จะทำการวิเคราะห์ ตระกูลของเวฟเล็ตแม่ที่สำคัญ และนิยมใช้กันอย่างแพร่หลายในปัจจุบันนี้ได้แก่ Haar Wavelet, Maxican Hat Wavelet, Daubechies Wavelet, Symlets Wavelet, Coiflets Wavelet, Morlet Wavelet, Meyer Wavelet และ Biorthogonal Wavelet เป็นต้น สำหรับค่า NVM นั้นได้แสดงจำนวนของสัมประสิทธิ์ตัวกรอง (Filter) ของเวฟเล็ตแม่ตัวนั้นๆ และยังแสดงความราบเรียบ (Smooth) ของเวฟเล็ตแม่ตัวนั้นๆ อีกด้วย เช่น db4 หมายถึงเวฟเล็ตแม่แบบ daubechies ที่มีสัมประสิทธิ์การกรอง 4 ตัว db20 หมายถึงเวฟเล็ตแม่แบบ daubechies ที่มีสัมประสิทธิ์การกรอง 20 ตัว โดยที่ db20 จะมีรูปร่างที่ราบเรียบกว่า db4

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สำหรับเวฟเล็ตแม่ชนิด Daubechies ได้ถูกคิดค้นโดย Ingrid Daubechies ซึ่งเป็นนักวิจัยทางด้านการแปลงสัญญาณเวฟเล็ตที่ประสบสำเร็จและสำคัญคนหนึ่งของโลก เขาได้สร้างสิ่งที่เรียกว่า “ขอบเขตที่แน่นอนของเวฟเล็ตเชิงตั้งฉากปกติ” (compactly-support orthonormal wavelet) ซึ่งเป็นการสร้างการวิเคราะห์การแปลงเวฟเล็ตแบบไม่ต่อเนื่องในทางปฏิบัติขึ้นมาได้สำเร็จ และได้กำหนดค่า NVM ของตระกูลเวฟเล็ตขึ้นมาเพื่อสร้างความหลากหลายในการเลือกใช้งานได้อย่างเหมาะสม ค่า NVM นี้จะกำกับไว้หลังชื่อตระกูลเวฟเล็ต เช่น Duabechies 4 ก็คือมีค่า NVM เท่ากับ 4 โดยเวฟเล็ตแม่ชนิด Daubechies เป็นที่นิยมอย่างแพร่หลายในงานการวิจัยด้านการประมวลผลสัญญาณ เนื่องจากมีความเหมาะสมในการวิเคราะห์สัญญาณในลักษณะทรานเซี้ยนต์ เช่น กระแสฟอลต์ เป็นต้น ซึ่งลักษณะของเวฟเล็ตแม่ชนิดดังกล่าวนี้ มีรูปร่างลักษณะเป็นแบบไม่สมมาตร มีการเปลี่ยนแปลงของรูปคลื่นด้านบวก และด้านลบที่ไม่เท่ากัน ด้วยเหตุนี้จึงทำให้เวฟเล็ตแม่ชนิด Daubechies มีความเหมาะสมสำหรับการวิเคราะห์สัญญาณทรานเซี้ยนต์ในระบบ เพราะรูปคลื่นสัญญาณทรานเซี้ยนต์ในระบบมีความไม่สมมาตรกันเช่นเดียวกับเวฟเล็ตแม่ชนิด Daubechies สำหรับเวฟเล็ตแม่ตระกูล Daubechies นี้จะมีฟังก์ชันพื้นฐาน (basis function) ในลักษณะไม่สมมาตร (Asymmetric) ลักษณะดังรูปที่ 3.21 ซึ่งมีหลากหลายรูปแบบตามค่า NVM



รูปที่ 3.4 แสดงลักษณะของเวฟเล็ตแม่ชนิด Daubechies Wavelet

ในโครงงานวิจัยฉบับนี้ได้นำการแปลงเวฟเล็ตแบบเต็มหน่วยมาใช้สำหรับการวิเคราะห์สัญญาณกระแสอินรัชที่เกิดขึ้นจากการสวิตช์ชิ่งชุดคาปาซิเตอร์แบงค์ และจำแนกกระแสฟอลต์ จากนั้นทำการแยกองค์ประกอบความถี่สูงออกมาหลายช่วงความถี่ (สเกล) แล้วพิจารณาข้อมูลที่ได้จากสัมประสิทธิ์เพื่อนำไปวิเคราะห์ต่อไป และสำหรับการเลือกชนิดของเวฟเล็ตนั้นได้เลือกใช้เป็นแบบ daubechies 4 (db4) เนื่องจากมีความเหมาะสมในการวิเคราะห์สัญญาณในลักษณะทรานเซี้ยนต์ เช่น ฟอลต์ และให้ความแม่นยำทางเวลาที่ดี [33, 34] เนื่องจากมีสัมประสิทธิ์ที่น้อยเพียง 4 ตัว โดยสามารถแบ่งลักษณะการประยุกต์การแปลงเวฟเล็ตมาใช้วิเคราะห์สัญญาณกระแสอินรัช และกระแสฟอลต์ออกเป็น 2 ขั้นตอนด้วยกันคือ การแยกองค์ประกอบของสัญญาณ (Wavelet Decomposition และการรวมกลับสัญญาณ (Wavelet Reconstruction) เพื่อทำการเปรียบเทียบข้อมูลให้มีขนาดเดียวกันหรืออยู่บนฐานเวลาเดียวกันจึงต้องทำการรวมกลับสัญญาณในแต่ละสเกลให้มีจำนวนสัมประสิทธิ์เท่ากับสัญญาณต้นแบบที่ทำการวิเคราะห์ และนอกจากนี้เพื่อให้การพิจารณาเห็นความแตกต่างมากขึ้นจึงยกกำลังสองสัมประสิทธิ์ในแต่ละสเกล ซึ่งสัมประสิทธิ์ทั้งหมดก็จะอยู่ในด้านบวก โดยที่รายละเอียดทั้งหมดจะได้กล่าวอยู่ในบทที่ 4

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.2 เทคนิคปัญญาประดิษฐ์ [24-27]

ปัญญาประดิษฐ์ (Artificial Intelligence) เป็นศาสตร์แขนงหนึ่งของวิทยาการคอมพิวเตอร์ที่ต้องการพัฒนาเครื่องจักรกลต่างๆ เช่น เครื่องคอมพิวเตอร์ หรือหุ่นยนต์ เป็นต้น ให้มีความสามารถทางด้านความคิด การตัดสินใจ และพฤติกรรมที่คล้ายกับมนุษย์มากที่สุด เพื่อการแก้ปัญหาหรือหาเหตุผลจากข้อมูล หรือองค์ความรู้ที่มีอยู่แล้วนำมาวิเคราะห์ และแปลความหมายให้ได้ผลสรุป หรือผลลัพธ์ที่ถูกต้อง และมีความใกล้เคียงกับการตัดสินใจด้วยมนุษย์ ปัญญาประดิษฐ์เป็นศาสตร์ที่ช่วยสนับสนุนระบบงานที่อาศัยการทำงานของเครื่องจักร หรือเครื่องคอมพิวเตอร์ได้เป็นอย่างดี เมื่อมีการพัฒนาปัญญาประดิษฐ์ที่มีประสิทธิภาพการทำงานต่างๆ จะเกิดข้อผิดพลาดน้อย มีการแก้ไขปัญหาและตัดสินใจที่เร็วกว่าการใช้สมองมนุษย์ เนื่องจากมนุษย์ยังต้องอาศัยพื้นฐานทางกายภาพหรือร่างกาย ทำให้การทำงานอาจเกิดความผิดพลาดขึ้นได้เสมอ จึงอาจกล่าวได้ว่าเทคนิคปัญญาประดิษฐ์ หรือ Artificial Intelligence (AI) นั้น เป็นเทคโนโลยีที่เข้ามามีบทบาทสำคัญในชีวิตประจำวันของเรามากขึ้นในทุกวัน โดยระบบเอไอสามารถทำกิจกรรมหลายๆ อย่าง ที่เราไม่เคยคิดว่าเครื่องจักรจะสามารถทำได้ และสามารถทำได้ดีกว่ามนุษย์เสียด้วยซ้ำ


เทคโนโลยีทางด้านปัญญาประดิษฐ์ จึงถือเป็นอีกศาสตร์หนึ่งที่นักวิจัยหลายๆ คนทั่วโลกให้ความสนใจ โดยเฉพาะอย่างยิ่งกับระบบคอมพิวเตอร์ ในปัจจุบันได้มีการนำศาสตร์ทางด้านปัญญาประดิษฐ์ มาประยุกต์ใช้ในหลายๆ ด้าน โดยศาสตร์สาขาของปัญญาประดิษฐ์ประกอบไปด้วย ระบบผู้เชี่ยวชาญ (Expert System), ระบบโครงข่ายประสาทเทียม (neural network), ระบบฟัซซี่ลอจิก (fuzzy logic), ระบบเจนเนติกอัลกอริทึม (Genetic Algorithm), ระบบเอเยนต์ชาญฉลาด (intelligence agents), ระบบที่มีความสามารถในการเข้าใจภาษามนุษย์ (Natural Language Processing) และระบบรูปเหมือนจริง (virtual reality) เป็นต้น

3.2.1 ประวัติและความเป็นมาของปัญญาประดิษฐ์

จากรูปที่ 3.5 งานวิจัยทางด้านปัญญาประดิษฐ์ได้เริ่มต้นขึ้นหลังจากสงครามโลกครั้งที่ 2 ผู้ที่ถือได้ว่าเป็นผู้เริ่มต้นศึกษาวิจัยทางด้านนี้อย่างจริงคือ นักคณิตศาสตร์ชาวอังกฤษชื่อ Alan Turing โดยเขามีความคิดว่า ปัญญาประดิษฐ์เป็นศาสตร์ที่เกี่ยวข้องกับการสร้างโปรแกรมคอมพิวเตอร์มากกว่าจะเป็นการสร้างเครื่องจักรกล ดังจะเห็นได้จากในช่วงปลายทศวรรษที่ 1950 ได้มีนักวิจัยทางด้านนี้เป็นจำนวนเพิ่มมากขึ้น ต่อมาในช่วงปี ค.ศ. 1956 นักวิจัยชื่อ John McCarthy ได้บัญญัติคำว่า “artificial intelligence” หรือปัญญาประดิษฐ์ขึ้นในงานสัมมนาชื่อ Dartmounth Conference ซึ่งเป็นสัมมนาที่มีประเด็นการประชุมเกี่ยวกับระบบปัญญาประดิษฐ์เป็นครั้งแรก ในช่วงปี ค.ศ. 1980-1985 เทคนิคโครงข่ายประสาทเทียม หรือ Neural Networks ถูกนำมาใช้เป็นอัลกอริทึมในระบบปัญญาประดิษฐ์อย่างแพร่หลาย อย่างไรก็ตามถือว่าเป็นยุคที่นักวิจัยประสบกับความยากลาบากในการแก้ปัญหาและพัฒนาปัญญาประดิษฐ์ให้ดีขึ้นไปกว่าเดิม ทำให้นักลงทุนเริ่มไม่เชื่อมั่นในระบบปัญญาประดิษฐ์ และทำให้ทุนวิจัยในสาขาดังกล่าวลดน้อยลงจนทำให้การค้นคว้าหยุดชะงัก หลังปี ค.ศ. ๑๙๙๐ ถือเป็นยุคใหม่ของการประยุกต์ใช้ปัญญาประดิษฐ์โดยการเชื่อมต่อระบบปัญญาประดิษฐ์เข้ากับอินเทอร์เนต ส่งผลให้เป็นการขยายฐานความรู้ที่ป้อนเข้าสู่ปัญญาประดิษฐ์เนื่องจากปัญญาประดิษฐ์สามารถเข้าถึง เรียนรู้ และพัฒนาตนเองจากข้อมูลจำนวนมากที่มีอยู่ในอินเทอร์เนตได้ จึงทำให้การเรียนรู้ของปัญญาประดิษฐ์รวดเร็วขึ้น ในช่วงปี ค.ศ. 1990 - 2000 วิวัฒนาการด้านปัญญาประดิษฐ์ยังพยายามก้าวไกลออกไปด้วยการพยายามคิดค้นหาวิธีการที่

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จะออกแบบอัลกอริทึมที่ทำให้คอมพิวเตอร์เชื่อมโยงความรู้ใหม่ๆ เช่น ด้วยการจับคู่ชุดความรู้ต่างๆ แล้วทำการเชื่อมโยงเปรียบเทียบและเรียนรู้ pattern ที่เกิดขึ้นได้ใกล้ความสมบูรณ์แบบที่เข้าใกล้ 100% หรือที่เราเรียกว่ากลไกการเรียนรู้ (Machine Learning) นับได้ว่าเป็นช่วงที่เทคโนโลยีปัญญาประดิษฐ์มีการพัฒนาการในทุกด้าน ไม่ว่าจะเป็นระบบการเรียนรู้ของเครื่อง (machine learning) ระบบการสอนเสริมอัจฉริยะ (intelligent tutoring) การตัดสินใจและการวางแผนการทำเหมืองข้อมูล (data mining) ระบบการเข้าใจและแปลภาษาเทคโนโลยีเสมือนจริง จนยุคล่าสุดในปี ค.ศ. 2000 จนถึงปัจจุบัน ปัญญาประดิษฐ์สามารถที่จะวิเคราะห์เรียนรู้เชิงลึก (Deep Learning) และสามารถปรับอัลกอริทึมได้ด้วยตัวมันเอง โดยให้มันทำการทำงานประมวลผลตลอดเวลาบนโครงข่ายอินเทอร์เน็ตที่มีข้อมูลมหาศาลที่เราเรียกว่า Big Data จนทำให้คอมพิวเตอร์ ที่บรรจุอัลกอริทึมปัญญาประดิษฐ์สามารถเรียนรู้สิ่งใหม่ ๆ จากข้อมูลจากทั่วทุกมุมโลกในทุกวินาที เมื่อมันได้เรียนรู้ปีแล้วปีเล่า จึงทำให้มันมีขีดความสามารถในการพยากรณ์อนาคตได้แม่นยำมากขึ้นเป็นลำดับ จนมีการคาดการณ์ว่าปัญญาประดิษฐ์จะถูกนำมาใช้ในภาคธุรกิจในทุกอุตสาหกรรม รวมทั้งจะเป็นเครื่องมืออันทรงพลังในการพัฒนาประเทศอีกด้วย




รูปที่ 3.5 แสดงวิวัฒนาการของปัญญาประดิษฐ์ [35]

3.2.2 คำจำกัดความและคำศัพท์ที่เกี่ยวข้องกับปัญญาประดิษฐ์

ปัญญาประดิษฐ์ หรือเรียกสั้นๆ ว่าเอไอ (Artificial Intelligence, AI) หมายถึงแนวทางการพัฒนาทางด้านคอมพิวเตอร์อีกรูปแบบหนึ่ง ซึ่งทำให้เครื่องคอมพิวเตอร์คิดและตัดสินใจได้ใกล้เคียงกับมนุษย์ โดยอาศัยหลักการจากการศึกษาวิธีคิด การตัดสินใจหรือหลักของเหตุผลจากมนุษย์ เพื่อนำไปใช้ในการพัฒนาศักยภาพของเครื่องคอมพิวเตอร์ให้สามารถตอบสนองการทำงานที่มากกว่าเป็นเพียงเครื่องจักรกลหรือโปรแกรมทั่วไป โดยเริ่มจากการนำแนวคิดดังกล่าวมากำหนดเป็นขั้นตอนให้เครื่องคอมพิวเตอร์ทำงานแก้ปัญหา ตัดสิน และเรียนรู้ได้ด้วยตนเอง ส่งผลให้เครื่องคอมพิวเตอร์มีความฉลาดมากขึ้น สามารถทำงานในระบบที่มีความซับซ้อนได้อย่างมีประสิทธิภาพโดยไม่ต้องอาศัยแรงงานจากมนุษย์ ปัญญาประดิษฐ์ (Artificial Intelligence) จึงถือเป็นศาสตร์แขนงหนึ่ง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ของวิทยาการคอมพิวเตอร์ที่ต้องการพัฒนาเครื่องจักรกลต่างๆ เช่น เครื่องคอมพิวเตอร์ หรือหุ่นยนต์ เป็นต้น ให้มีความสามารถทางด้านความคิด การตัดสินใจ และพฤติกรรมที่คล้ายกับมนุษย์มากที่สุด ซึ่งสามารถจำแนกแขนงต่างๆ ของศาสตร์ปัญญาประดิษฐ์ได้ตามรูปที่ 3.6 นอกจากนี้การใช้คำว่าเอไอยังอาจสื่อความหมายไปถึงการใช้ระบบคอมพิวเตอร์ในการแก้ไขปัญหาหรือการตัดสินใจ หรือการปฏิบัติงานที่จำเป็นต้องใช้สติปัญญาของมนุษย์ เช่น การแนะนำภาพยนตร์หรือเพลงให้เหมาะสมกับประเภทของผู้ชมและผู้ฟัง การตรวจสอบการปลอมแปลงเอกสาร การใช้ระบบควบคุมอุปกรณ์ภายในบ้านอัจฉริยะ รวมไปถึงการใช้การจดจำหน้าตาจากรูปภาพใน Facebook การใช้ระบบปัญญาประดิษฐ์ในวีดีโอเกมส์ และการใช้ผู้ช่วยส่วนตัวอัจฉริยะ เป็นต้น ทั้งนี้มีกลุ่มคำศัพท์หลักๆ ที่เกี่ยวข้องกับเทคโนโลยีปัญญาประดิษฐ์ ดังต่อไปนี้



รูปที่ 3.6 แสดงศาสตร์แขนงต่างๆ ของปัญญาประดิษฐ์ [36]

1) ระบบผู้เชี่ยวชาญ (Expert System : ES)

ระบบผู้เชี่ยวชาญเป็นการนาปัญญาประดิษฐ์มาใช้ในอีกรูปแบบหนึ่ง โดยให้เครื่องคอมพิวเตอร์ทาหน้าที่เสมือนเป็นที่ปรึกษา ซึ่งเดิมทีอาจใช้แรงงานมนุษย์ แต่เนื่องจากปัญหามีความซับซ้อนข้อมูลแวดล้อมมีปริมาณมาก การอาศัยแรงงานมนุษย์อาจทาได้ล่าช้างบประมาณที่ใช้สำหรับจ้างผู้เชี่ยวชาญก็ค่อนข้างสูง การนำปัญญาประดิษฐ์มาประยุกต์ใช้เป็นระบบผู้เชี่ยวชาญจึงเป็นอีกทางเลือกหนึ่งที่สามารถแก้ไขปัญหาดังกล่าวได้ ด้วยเหตุผลนี้จึงมีการพัฒนาระบบการจัดการองค์ความรู้ที่เรียกว่า ระบบฐานองค์ความรู้ (Knowledge Base System) เพื่อนำมาใช้สนับสนุนด้านการจัดการองค์ความรู้ที่มีอยู่จำนวนมาก ซึ่งเป็นตัวสนับสนุนผู้เชี่ยวชาญให้สามารถตัดสินใจแก้ปัญหาที่ซับซ้อนได้ โดยมีปัญญาประดิษฐ์เป็นตัวขับเคลื่อนให้ระบบผู้เชี่ยวชาญสามารถแสดงศักยภาพในการตัดสินใจจากฐานความรู้ที่มีได้อย่างถูกต้องและแน่นอน สามารถทดแทนแรงงานมนุษย์ได้เป็นอย่างดี

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2) กลไกการเรียนรู้ (Machine Learning : ML)

เป็นการเรียนรู้ชนิดหนึ่งของปัญญาประดิษฐ์ โดยรวมศาสตร์หลายๆ แขนงเข้าไว้ด้วยกัน อาทิเช่น คณิตศาสตร์ สถิติ วิทยาศาสตร์คอมพิวเตอร์ และชีววิทยา เป็นการช่วยเพิ่มประสิทธิภาพให้กับเครื่องจักรกล และเครื่องคอมพิวเตอร์มีความรู้ในระบบงานที่มีหน้าที่รับผิดชอบ ซึ่งเป็นการเรียนรู้จากสถานการณ์ หรือองค์ความรู้ใหม่ที่เกิดขึ้นตามสภาพแวดล้อมต่างๆ โดยอาจเป็นสิ่งที่เครื่องคอมพิวเตอร์ไม่เคยพบมาก่อน ทำให้การทำงานมีประสิทธิภาพมากขึ้น อีกทั้งยังลดความผิดพลาดลงได้อีกทางหนึ่ง เนื่องจากเครื่องคอมพิวเตอร์หรือเครื่องจักรมีองค์ความรู้ใหม่ที่มีข้อมูลครอบคลุมทุกสถานการณ์หรือปัญหา ปัญญาประดิษฐ์จึงเป็นตัวช่วยให้ระบบของเครื่องคอมพิวเตอร์หรือเครื่องจักรเกิดการเรียนรู้สิ่งต่างๆ ได้ด้วยตนเองโดยไม่ต้องอาศัยการสั่งจากมนุษย์ ทั้งนี้อาจแบ่งกลไกการเรียนรู้หรือ Machine Learning ออกได้เป็น 2 รูปแบบ คือ 1) Supervised Learning : การเรียนรู้โดยต้องอาศัยมนุษย์ในการสอนปัญญาประดิษฐ์ในการเรียนรู้ข้อมูล และ 2) Unsupervised Learning: การเรียนรู้โดยไม่มีการสอนข้อมูล

3) การเรียนรู้เชิงลึก (Deep Learning : DL)

คือศาสตร์แขนงหนึ่งของปัญญาประดิษฐ์ซึ่งแตกแขนงมาจากของกลไกการเรียนรู้ (Machine learning) ซึ่งเป็นการเรียนรู้ที่ซับซ้อนขึ้น โดยใช้การประมวลผลที่เลียนแบบระบบเซลล์ประสาทในสมองของมนุษย์ (Neural Network) ซึ่งมีความสามารถในการคาดเดา แยกแยะ และสร้างรูปแบบการป้อนข้อมูลและการประมวลผลความสัมพันธ์ที่ซับซ้อนยิ่งขึ้น ดังนั้นการเรียนรู้เชิงลึกจึงอาจเปรียบได้เหมือนซอฟแวร์คอมพิวเตอร์ที่สามารถเลียนแบบการทำงานของระบบโครงข่ายประสาท (neurons) ในสมองมนุษย์นั่นเอง แต่การเรียนรู้เชิงลึกจะมีความแตกต่างจากกลไกการเรียนรู้ตรงที่ความสามารถของมันในอนาคตอาจจะเหนือมนุษย์ เนื่องจากสามารถเพิ่มพลังประมวลผลได้ไม่จำกัด เนื่องจากการเรียนรู้เชิงลึกหรือการจำลองโครงข่ายประสาทเทียมจะมีชั้นซ่อน (Hidden Layer) หลายชั้นนั่นเอง เพื่อความสามารถในการคิดที่มากกว่าปกติ และสะท้อนสมองคนได้ดีขึ้น ทำให้มันสามารถคำนวนอะไรที่ซับซ้อนได้เยอะมาก และยังสามารถใช้เทคนิคต่างๆ ได้มากขึ้นด้วย

4) โครงข่ายประสาทเทียม (Artificial Neural Network : ANN)

คือการสร้างคอมพิวเตอร์ที่จำลองเอาวิธีการทำงานของสมองมนุษย์ หรือทำให้คอมพิวเตอร์รู้จักคิดและจดจำในแนวเดียวกับโครงข่ายประสาทของมนุษย์ เพื่อช่วยให้คอมพิวเตอร์ฟังภาษามนุษย์ได้เข้าใจ อ่านออก และรู้จำได้ ซึ่งอาจเรียกได้ว่าเป็น “สมองกล” โครงข่ายประสาทเทียม (Artificial Neural Networks) หรือมักจะเรียกสั้นๆ ว่า โครงข่ายประสาท (Neural Networks) เป็นการประยุกต์ใช้ปัญญาประดิษฐ์อีกแขนงหนึ่งซึ่งเป็นซับเซตของกลไกการเรียนรู้ (Machine learning) ที่มีสถาปัตยกรรมที่แตกต่างจากแขนงอื่นๆ โดยเป็นสาขาที่พยายามใช้โครงสร้างการทำงานที่มีลักษณะเลียนแบบระบบประสาทในสมองของมนุษย์ ระบบโครงข่ายใยประสาทนี้สามารถเรียนรู้และจดจำสารสนเทศในรูปแบบที่ปัญญาประดิษฐ์ทั่วไปไม่สามารถทำได้ ซึ่งก็คือ “ประสบการณ์” เนื่องจากมีการเลียนแบบจากโครงข่ายประสาทของมนุษย์ทำให้สามารถเชื่อมโยงข้อเท็จจริงเข้าด้วยกัน เพื่อใช้หาข้อสรุปโดยอาศัยประสบการณ์ที่ได้จัดเก็บไว้มาเป็นข้อมูลในการเรียนรู้ และทำความเข้าใจจนได้ความเกี่ยวข้องสัมพันธ์กันระหว่างองค์ความรู้ทั้งหมด ซึ่งสามารถนำไปปรับปรุงองค์ความรู้เดิมให้มีประสิทธิภาพมากยิ่งขึ้น เพื่อความทันสมัยและรองรับสถานการณ์ที่จะเกิดขึ้นในอนาคต

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

5) การประมวลผลภาษาธรรมชาติ (Natural Language Processing : NLP)

การประมวลผลภาษาธรรมชาติ คือ รูปแบบการประมวลผลภาษาด้วยการวิเคราะห์จากเครื่องคอมพิวเตอร์ โดยมีจุดประสงค์ให้ผู้ใช้สามารถโต้ตอบกับคอมพิวเตอร์ได้โดยใช้ภาษาธรรมชาติ ซึ่งผู้ใช้เข้าใจเป็นอย่างดีโดยเครื่องคอมพิวเตอร์จะมีการจัดเก็บองค์ความรู้ที่จาเป็นสาหรับวิเคราะห์และแปลเสียงไว้เรียบร้อยแล้ว การประมวลผลภาษาธรรมชาติแบ่งเป็น 2 ประเภท ได้แก่ 1) การทาความเข้าใจภาษาธรรมชาติ (Natural Language Understanding) เป็นกระบวนการที่ทาให้คอมพิวเตอร์สามารถวิเคราะห์คาสั่งหรือเสียงของผู้ใช้ และแปลเป็นข้อมูลที่คอมพิวเตอร์จะเข้าใจได้ 2) การสร้างภาษาธรรมชาติ (Natural Language Generation) เป็นกระบวนการที่คอมพิวเตอร์ใช้สาหรับการสร้างภาษาธรรมชาติจากองค์ความรู้ที่รวบรวมไว้ เพื่อใช้โต้ตอบด้วยภาษาที่ผู้ใช้เข้าใจ โดยสามารถโต้ตอบได้หลายรูปแบบ เช่น ข้อความ และคาพูด เป็นต้น

6) หุ่นยนต์ (Robotic)

เป็นพื้นฐานของวิศวกรรมและสรีรศาสตร์ โดยเป็นการพยายามสร้างหุ่นยนต์ให้มีความฉลาดและถูกควบคุมด้วยคอมพิวเตอร์แต่สามารถเครื่องไหวได้เหมือนกับมนุษย์ นับว่าเป็นการประยุกต์ใช้งานปัญญาประดิษฐ์สำหรับพัฒนาเครื่องจักรกลให้มีความสามารถและฉลาดพอที่จะทำหน้าที่แทนมนุษย์ได้อย่างสมบูรณ์ หรือมีระบบการทำงานแบบอัตโนมัติที่มีความใกล้เคียงกับแรงงานมนุษย์ โดยทั่วไปนิยมใช้กับเครื่องจักรในโรงงานอุตสาหกรรม สาหรับทำงานในด้านต่างๆ แทนมนุษย์เพื่อเพิ่มปริมาณการผลิต ช่วยให้ประหยัดแรงงานหรือบุคลากร ลดอันตรายที่อาจเกิดขึ้น อำนวยความสะดวก เพิ่มประสิทธิภาพในการทำงาน และสร้างความบันเทิงให้กับมนุษย์ ในอนาคตเครื่องจักรหรือหุ่นยนต์เหล่านี้ อาจเป็นตัวแทนของมนุษย์ในการขับเคลื่อน และสร้างประโยชน์ได้ในทุกๆ องค์กร

3.2.3 คุณสมบัติและข้อจำกัดของปัญญาประดิษฐ์ [24]

การทำงานของปัญญาประดิษฐ์เป็นการมองภาพรวมเกี่ยวกับการสร้างเครื่องคอมพิวเตอร์ให้มีความสามารถและฉลาดขึ้นเทียบเท่ากับมนุษย์หรือมากกว่าสำหรับความสามารถของปัญญาประดิษฐ์ เมื่อได้รับการพัฒนาแล้ว จะมีคุณสมบัติดังนี้

1) ความสามารถในการเรียนรู้และทำความเข้าใจประสบการณ์ที่ผ่านมา
2) ความสามารถในการทำความเข้าใจกับเนื้อหา และข้อมูลที่คลุมเครือ หรือมีความขัดแย้ง
3) ความสามารถในการใช้หลักของเหตุและผล โดยนำมาใช้แก้ปัญหาต่างๆ พร้อมทั้งแนะนำวิธีการ หรือแนวทางได้อย่างมีประสิทธิภาพ
4) ความสามารถในการทำความเข้าใจปัญหาที่มีความซับซ้อน และวินิจฉัยเพื่อหาข้อสรุปที่เหมาะสมที่สุดได้
5) ความสามารถในการนำองค์ความรู้มาประยุกต์ใช้ได้อย่างเหมาะสมกับสถานการณ์และสภาพแวดล้อมแบบต่างๆ
6) ความสามารถในการจำแนกความสำคัญของข้อมูล ปัญหา หรือองค์ประกอบที่แตกต่างกันตามสถานการณ์ได้
7) ความสามารถในการรตอบสนองที่รวดเร็ว ถูกต้อง และแม่นยำ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากที่กล่าวมาเป็นความสามารถหรือคุณสมบัติของปัญญาประดิษฐ์บางส่วนเท่านั้น ซึ่งในความเป็นจริง เมื่อนำไปพัฒนาและประยุกต์ใช้งานแล้วจะมีคุณสมบัติที่แตกต่างกันออกไปตามลักษณะงานที่นำไปใช้ ความสามารถส่วนใหญ่ของปัญญาประดิษฐ์มักจำเป็นต้องพึ่งพาการทำงานของเครื่องคอมพิวเตอร์ที่มีประสิทธิภาพสูง เพื่อใช้เป็นตัวควบคุมและสนับสนุนการทำงานในด้านต่างๆ ให้มีความถูกต้องได้อย่างที่ต้องการ

ตารางที่ 3.1 ข้อเปรียบเทียบระหว่างมนุษย์และปัญญาประดิษฐ์ [24]

ความสามารถที่ใช้เปรียบเทียบ	มนุษย์	ปัญญาประดิษฐ์
ความคงทนถาวรขององค์ความรู้	อาจสูญหายไปตามกาลเวลาหรือการตายของผู้เป็นเจ้าขององค์ความรู้	จัดเก็บเป็นองค์ความรู้ได้คงทนถาวร
การคัดลอกและการเผยแพร่องค์ความรู้	ทำได้ยาก ต้องเสียค่าใช้จ่ายให้กับผู้เชี่ยวชาญสูงและใช้เวลานาน	ทำได้ง่าย รวดเร็วและเสียค่าใช้จ่ายน้อย
การจัดทำเป็นเอกสารขององค์ความรู้	ยุ่งยาก ค่าใช้จ่ายสูง	ค่อนข้างง่ายและค่าใช้จ่ายไม่สูงนัก
ความคิดริเริ่มสร้างสรรค์	มีความคิดริเริ่มสร้างสรรค์	ไม่มี
ต้นทุนขององค์ความรู้	สูงมากเมื่อคิดเป็นช่วงเวลานาน เนื่องจากต้องจ่ายให้กับผู้เชี่ยวชาญเป็นประจำ	ค่าใช้จ่ายต่ำกว่า
ความละเอียดอ่อนและยุติธรรม	อาจมีความลำเอียงได้เนื่องจากเหตุผลทางอารมณ์และบางเวลาอาจเกิดความไม่รอบคอบได้	มีความละเอียด รอบคอบและยุติธรรมเสมอตามที่ถูกโปรแกรมไว้


ตารางที่ 3.2 ข้อเปรียบเทียบระหว่างคอมพิวเตอร์ปัญญาประดิษฐ์และคอมพิวเตอร์ทั่วไป [24]

ข้อเปรียบเทียบ	คอมพิวเตอร์ปัญญาประดิษฐ์	คอมพิวเตอร์ทั่วไป
การประมวลผล	ประมวลผลด้วยวิธีการวิเคราะห์รูปแบบสัญลักษณ์	ประมวลผลตาม Algorithm ที่สร้างไว้
ข้อมูลนำเข้า	ข้อมูลนำเข้าไม่จำเป็นต้องสมบูรณ์	ข้อมูลนำเข้าต้องมีความสมบูรณ์
วิธีการค้นหา	ใช้วิธีการที่ไม่อาศัยกฎเกณฑ์ตายตัวที่เรียกว่า Heuristic	ใช้วิธีการตามรูปแบบของ Algorithm
จุดมุ่งหมาย	การได้มาซึ่งองค์ความรู้	การได้มาซึ่งข้อมูล และสารสนเทศ
การให้เหตุผล	สามารถให้เหตุผลได้	ไม่สามารถหาเหตุผลได้
การตัดสินใจ	สามารถตัดสินใจได้ด้วยตนเอง	ต้องอาศัยมนุษย์ช่วยในการตัดสินใจ หากอยู่นอกเหนือ Algorithm
การวิเคราะห์ข้อมูล	วิเคราะห์ข้อมูลอย่างสมเหตุสมผล	วิเคราะห์ข้อมูลตาม Algorithm
การเรียนรู้	สามารถเรียนรู้ได้ด้วยตนเอง	ไม่สามารถเรียนรู้ได้ด้วยตนเอง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.3 ระบบโครงข่ายประสาทเทียม (Artificial Neural Networks)

โครงข่ายประสาทเทียมเกิดจากการใช้ประโยชน์จากความก้าวหน้าของเทคโนโลยี โดยอาศัยหลักการทำงานของสมองมนุษย์ ระบบการประมวลผลข้อมูลของโครงข่ายประสาทเทียมจะมีพฤติกรรมบางอย่างเหมือนกับโครงข่ายประสาทชีวภาพ จึงกล่าวได้ว่า โครงข่ายประสาทเทียมเป็นอัลกอริทึมที่เลียนแบบการเรียนรู้ของสมองมนุษย์ ซึ่งสมองประกอบด้วยหน่วยประมวลผลพื้นฐานที่เรียกว่า นิวรอล (เซลล์ประสาท หรือ neuron) และมีจุดต่อจำนวนโครงข่ายประสาทประกอบขึ้นด้วยส่วนสำคัญ 3 ส่วน คือ ใยประสาท (dendrite) ตัวเซลล์ (soma) และแกนประสาท (axon) ในแต่ละโครงข่ายประสาทจะเชื่อมต่อกันโดยจุดประสานประสาท (synapse) ซึ่งสามารถเปลี่ยนค่าความต้านทานได้ตามสัญญาณที่ส่งระหว่างกันของเซลล์ประสาท โดยโครงสร้างของการส่งสัญญาณประสาทประกอบจากการเชื่อมต่อระหว่างเซลล์ประสาทหลายพันล้านเซลล์ เซลล์ประสาทแต่ละเซลล์ประกอบด้วยแขนงรับสัญญาณประสาทซึ่งเป็นเสมือนหน่วยรับข้อมูลป้อนเข้า เรียกว่า “เดนไดรท์” (dendrites) และส่วนปลายของเซลล์ประสาทในการส่งสัญญาณประสาทซึ่งเป็นเสมือนหน่วยส่งข้อมูลออกของเซลล์ เรียกว่า “แอคซอน” (axon) โดยการส่งสัญญาณประสาทดังกล่าว อาจทำให้เกิดได้ทั้งการกระตุ้นและยับยั้ง ทั้งนี้นอกจากลักษณะดังกล่าวแล้ว วิธีการประมวลผลภายในเซลล์ประสาทแต่ละเซลล์ยังมีการขยายหรือลดขนาดของสัญญาณอีกด้วย โดยสัญญาณจากเดนไดรท์ต่างๆ จะรวมกันเข้าสู่เซลล์ประสาท และหากสัญญาณรวมมีความแรงเกินค่าระดับ (threshold) ของเซลล์ประสาทนั้น ๆ เซลล์ประสาทก็จะส่งสัญญาณออกทางแอคซอนต่อไป ดังรูปที่ 3.7



รูปที่ 3.7 แสดงโครงสร้างพื้นฐานของโครงข่ายประสาทเทียม [37]

3.3.1 โครงสร้างของโครงข่ายประสาทเทียม [38]


การจัดวางนิวรอนเข้าสู่ชั้น (Layer) และการเชื่อมโยงรูปแบบภายในระหว่างชั้นเรียกว่าโครงสร้างโครงข่ายประสาทเทียม โครงข่ายประสาทเทียมเป็นสาขาการเรียนรู้แบบมีผู้สอน (Supervised Learning) ซึ่งเป็น รูปแบบการเรียนรู้ของเครื่องจักร (Machine learning) ซึ่งจะต้องอาศัยข้อมลูในการฝึกหัด ในการเรียนรู้นั้น จะต้องอาศัยชุดข้อมูลฝึกสอน (Training Data) ซึ่งประกอบไปด้วยข้อมูล Input และข้อมูล Output ที่ต้องการ ผลที่ได้จากการเรียนรู้ อาจจะเป็นฟังก์ชั่นค่าต่อเนื่อง (Regression) หรือการทำนายประเภทของข้อมูล (Classification) การจะนำเซลล์ประสาทเทียมมาใช้งานได้นั้น ต้องใช้เซลล์ประสาทเทียมที่มีคุณลักษณะต่างๆ กัน (ค่าถ่วงน้ำหนักจะทำให้คุณสมบัติของเซลล์ประสาทเทียมแต่ละเซลล์มีคุณลักษณะแตกต่างกันไป) มาเชื่อมต่อเซลล์ประสาทหลายๆ ตัวเข้าด้วยกัน ทำให้เกิดเป็นลักษณะของโครงข่ายเป็นชั้นๆ หรือที่เรียกว่าเลเยอร์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

(Layer) ซึ่งเซลล์ประสาทแต่ละตัวที่อยู่ในชั้นเดียวกันจะไม่มีการเชื่อมต่อถึงกัน โดยปกติแล้ว นิวรอนในชั้นเดียวกันมีพฤติกรรมในทางเดียวกัน ดังนั้นตัวตัดสินใจพฤติกรรมของนิวรอนจึงเป็นฟังก์ชันกระตุ้นและรูปแบบการเชื่อมโยงค่าถ่วงน้ำหนักของนิวรอนในชั้นนั้น การจัดวางนิวรอนเข้าสู่ชั้น (Layer) และการเชื่อมโยงรูปแบบภายในระหว่างชั้นเรียกว่าโครงสร้างโครงข่ายประสาทเทียม ประเภทของโครงสร้างการเชื่อมต่อโครงข่ายประสาทเทียม พอจะแบ่งออกเป็นหลัก 2 แบบซึ่งนิยมใช้ในงานวิจัย โดยแต่ละชนิดก็มีคุณลักษณะเด่นที่แตกต่างกันไป โดยมีรายละเอียดดังนี้

1) โครงข่ายประสาทเทียมแบบชั้นเดียว (Single Layer Neural Network)

ประกอบไปด้วยเซลล์ประสาทที่จัดเรียงตัวอยู่ในชั้นต่างๆ อันได้แก่ ชั้นอินพุท และชั้นเอาท์พุท สาเหตุที่จัดโครงสร้างแบบนี้เป็นแบบชั้นเดียว เนื่องมาจากเรานับชั้นเอาท์พุทเพียงชั้นเดียวเท่านั้นว่า เป็นชั้นของเซลล์ประสาท สำหรับชั้นอินพุทเราไม่พิจารณาว่าเป็นชั้นของเซลล์ประสาท ก็เพราะเป็นชั้นที่ไม่มีการประมวลใดๆ จะทำหน้าที่เพียงแค่รับข้อมูลอินพุทเข้ามาและส่งต่อให้กับชั้นถัดไปเท่านั้น ความเข้มของสัญญาณ หรือปริมาณข้อมูลที่นำเข้าสู่โหนดในชั้นส่งข้อมูลออกจะขึ้นอยู่กับค่าน้ำหนักที่อยู่บนเส้นเชื่อมโยง โหนดในชั้นส่งข้อมูลออกจะนำข้อมูลที่ได้รับมาคำนวณโดยใช้ฟังก์ชันทางคณิตศาสตร์ที่เรียกว่า ฟังก์ชันการแปลง (transfer function)




รูปที่ 3.8 แสดงโครงสร้างของโครงข่ายประสาทเทียมแบบชั้นเดียว

2) โครงข่ายประสาทเทียมแบบหลายชั้น (Multi-Layer Neural Network)

นักวิจัยจึงได้เสนอรูปแบบของโครงข่ายประสาทเทียมแบบหลายชั้น ซึ่งโครงสร้างจะประกอบขึ้นจากการจัดเรียงตัวของเซลล์ประสาทตั้งแต่ 2 ชั้นขึ้นไป (ไม่นับรวมชั้นอินพุท) โดยปกติโครงข่ายประสาทเทียมแบบหลายชั้นจะประกอบด้วยโครงข่ายประสาทเทียมแบบชั้นเดียวหลายๆ ตัวต่ออยู่ในโครงสร้างที่มีลำดับชั้นลดลั่นกันลงไป โดยอยู่ในรูปของการทำงานที่ป้อนไปข้างหน้า (Feedforward) ซึ่งชั้นที่อยู่ระหว่างชั้นอินพุทและชั้นเอาท์พุท เรียกว่าชั้นซ่อน (Hidden Layer) ซึ่งชั้นซ่อนนี้เองที่เป็นตัวเพิ่มขีดความสามารถให้แก่โครงข่าย ทั้งนี้จำนวนของชั้นซ่อนสามารถมีได้มากกว่า 1 ชั้น จำนวนของชั้นซ่อนและจำนวนของนิวรอนในแต่ละชั้นจะมีค่าไม่คงที่ โดยแต่ละชั้นอาจจะมีจำนวนนิวรอนที่แตกต่างกัน โครงข่ายแบบหลายชั้นจะใช้ในกรณีที่ปัญหามีความซับซ้อน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3.9 แสดงโครงสร้างของโครงข่ายประสาทเทียมแบบหลายชั้น

3.3.2 พื้นฐานแนวคิดของโครงข่ายประสาทเทียม (Basis Algorithm of NNs)

ข้อมูลหรือตัวอย่าง (sample) ประกอบไปด้วยชุดข้อมูลฝึกสอน (Training set), ชุดข้อมูลตรวจสอบ (Validation set) และชุดข้อมูลทดสอบ (Test set)

1) ชุดฝึกสอน (Training set) : ชุดของตัวอย่างใช้เพื่อเรียนรู้ว่ามีพารามิเตอร์ (เช่น ค่าถ่วงน้ำหนัก) ของการแบ่งประเภท
2) ชุดตรวจสอบ (Validation set) : ชุดของตัวอย่างใช้ปรับพารามิเตอร์ (เช่น โครงสร้างไม่ใช่ค่าถ่วง น้ำหนัก) ของการแบ่งประเภท สำหรับตัวอย่างที่เลือกจำนวนของชั้น ซ่อนในโครงข่ายประสาทเทียม
3) ชุดทดสอบ (Test set) : ชุดของตัวอย่างใช้ประเมินการปฏิบัติของการแบ่งประเภท

3.3.3 ประเภทของการเรียนรู้ของโครงข่ายประสาทเทียม

โดยทั่วไปการเรียนรู้ของโครงข่ายประสาทเทียมคือการสอนโครงข่ายให้ทำการคำนวณข้อมูลเอาต์พุตพร้อมกับปรับปรุงค่าน้ำหนักโดยใช้ข้อมูลอินพุตที่ป้อนให้กับโครงข่ายโดยอาศัยกระบวนการทำซ้ำ (iterative) สามารถแบ่งเป็น 3 ประเภท คือ

1) การเรียนรู้แบบควบคุม (Supervised Learning)

การเรียนรู้แบบวิธีนี้จะมีการกำหนดคู่ของการฝึกสอนระหว่างอินพุทกับเอาท์พุทที่ต้องการให้โครงข่ายที่เรียกว่า เทรนนิ่งแพร์ (Training pairs) โครงข่ายจะถูกฝึกสอนไปตามจำนวนของคู่ที่ป้อน (จำนวนคู่ของอินพุตกับเอาต์พุตที่ต้องการให้โครงข่ายประสาทเทียมรู้จัก) เอาต์พุตที่คำนวณได้จะถูกเปรียบเทียบให้สอดคล้องกับเป้าหมาย ค่าผิดพลาดที่เกิดขึ้นจะถูกป้อนกลับไปยังโครงข่ายและเปลี่ยนแปลงค่าถ่วงน้ำหนักให้สอดคล้องกับอัลกอริทึมที่ทำให้แนวโน้มของค่าผิดพลาดที่เกิดขึ้นระหว่างเอาต์พุตจริงกับเอาต์พุตเป้าหมายโดยเฉลี่ยมีค่าลดต่ำลง หลังจากฝึกสอนโครงข่ายประสาทเทียมจะถูกทดสอบโดยให้เฉพาะค่าอินพุต แต่ไม่ให้ค่าเอาต์พุตที่ต้องการ และทำการพิจารณาว่าเอาต์พุตที่ได้จากโครงข่ายประสาทเทียมมีค่าใกล้เคียงกับค่าเอาต์พุตที่ต้องการหรือค่าเอาต์พุตนั้นมีความถูกต้องหรือไม่ ซึ่งในวิทยานิพนธ์นี้เลือกใช้การเรียนรู้แบบมีผู้สอนเท่านั้น

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2) การเรียนรู้แบบอิสระ (Unsupervised Learning)

ถึงแม้ว่าอัลกอริทึมแบบควบคุม สามารถจะประยุกต์ใช้เพื่อปรับคุณลักษณะของโครงข่ายประสาทเทียมได้สำเร็จ แต่ก็ยังมีข้อด้อยอยู่คือ โครงข่ายดังกล่าวเป็นไปอย่างแบบชีวภาพไม่ได้ และยากที่จะเชื่อได้ว่า กลไกการฝึกสอนของสมองที่ต้องการการเปรียบเทียบระหว่างค่าที่ต้องการกับเอาท์พุทจริง โดยกระบวนการป้อนกลับไปแก้ไขคุณลักษณะของโครงข่ายประสาทเทียม และถ้าสมมุติว่าสมองมีกลไกเช่นนี้ ต้องมีผู้หาเอาท์พุทที่ต้องการเพื่อนำมาเป็นเป้าหมายได้ตลอดเวลา การฝึกสอนด้วยวิธีนี้จึงไม่สามารถแก้ไขปัญหาที่ซับซ้อนได้ ดังนั้นจะนิยมใช้โครงข่ายประสาทเทียมแบบนี้กับงานง่ายๆ ประเภทการเปรียบเทียบเอกลักษณ์ รูปแบบที่สัมพันธ์กันระหว่างอินพุทและเอาท์พุท ที่ถูกกำหนดโดยโครงข่ายประสาทเทียม

3) การเรียนรู้เชิงบังคับ (reinforcement learning)

การเรียนรู้เชิงบังคับนั้นเป็นการเรียนรู้แบบมีผู้สอนและไม่มีผู้สอน โดยจะใช้การเรียนรู้แบบไม่มีผู้สอนในระหว่างการสอนที่มีเพียงชุดข้อมูลอินพุต และจะใช้การเรียนรู้แบบมีผู้สอนคือเมื่อได้ค่าเอาต์พุตและจะทำการบอกว่าถูกหรือผิดแต่จะไม่บอกว่าเอาต์พุตที่ถูกคืออะไร

3.3.4 ฟังก์ชันกระตุ้น (Activation function) [38]

ฟังก์ชันกระตุ้นหรือหนังสือบางเล่มเรียกว่า ฟังก์ชันถ่ายโอน (Transfer function) เป็นตัวกำหนดค่าเอาต์พุท ฟังก์ชันกระตุ้นที่ใช้ในการฝึกสอนโครงข่ายประสาทเทียมมีอยู่หลายชนิด เราอาจแบ่งฟังก์ชันกระตุ้นพื้นฐานออกได้เป็น 3 ชนิดคือ


1) ฟังก์ชันเทรสโฮลด์ (Threshold function)
2) ฟังก์ชันเชิงเส้นอิ่มตัว (Saturating Linear Function)
3) ฟังก์ชันซิกมอยด์ (Sigmoid function)

จากฟังก์ชันกระตุ้นพื้นฐานทั้ง 3 ชนิด ฟังก์ชันซิกมอยด์เป็นฟังก์ชันที่ได้รับความนิยมนำมาใช้เป็นฟังก์ชันกระตุ้นของโครงข่ายประสาทเทียมกันมาก เนื่องจากเป็นฟังก์ชันที่เพิ่มขึ้นอย่างสม่ำเสมอ (Smoothness) นอกเหนือจากฟังก์ชันกระตุ้นพื้นฐานทั้งสาม แล้วยังสามารถนำความสัมพันธ์ระหว่างชุดข้อมูลในรูปแบบอื่นๆ มาเป็นฟังก์ชันกระตุ้นได้ ตัวอย่างเช่น ฟังก์ชันกระตุ้นแบบคอมแพ็ตทิทีฟ (Competitive function)

3.3.5 โครงข่ายประสาทเทียมความน่าจะเป็น (Probabilistic Neural Network) [29]

ในวิทยานิพนธ์ฉบับนี้ได้นำเสนอโครงข่ายประสาทเทียมแบบความน่าจะเป็นซึ่งมีอยู่ในโปรแกรม MATLAB/ Neural Network Toolbox [30] โครงสร้างของโครงข่ายประสาทเทียมชนิดความน่าจะเป็น (Probabilistic neural network : PNN) ประกอบด้วย ชั้นอินพุท (Input layer), ชั้นซ่อนหรือบางครั้งเรียกว่าชั้นฐานรัศมี (Radial basis layer) และ ชั้นเอาท์พุทหรือบางครั้งเรียกว่าชั้นคอมแพ็ตทิทีฟ (Competitive layer) ลักษณะของโครงข่ายชนิดนี้เป็นโครงข่ายที่ป้อนไปข้างหน้าโดยมีการเชื่อมโยงในแต่ละชั้นแบบต่อถึงกันหมด นั่นคือ ทุกๆ นิวรอนในชั้นอินพุทจะส่งสัญญาณไปยังทุกๆ นิวรอนในชั้นฐานรัศมี และทุกๆ นิวรอนในชั้นฐานรัศมีจะส่งสัญญาณไปยังทุกๆ นิวรอนในชั้นเอาท์พุท จากรูปที่ 9 แสดงโครงสร้างพื้นฐานของโครงข่ายประสาทเทียมชนิดความน่าจะเป็น

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3.10 แสดงแบบจำลองของโครงข่ายประสาทเทียมชนิดความน่าจะเป็น [29]

โครงข่ายประสาทเทียมชนิด Probabilistic (Probabilistic Neural Network : PNN) จัดว่าอยู่ในกลุ่มโครงข่ายประสาทเทียมแบบฐานรัศมี (Radial Basis Neural Network : RBNN) ซึ่งสามารถใช้แก้ปัญหาการแบ่งประเภทของสัญญาณทรานเซี้ยนต์ได้ ซึ่งการเชื่อมโยงของแต่ละชั้นดังแสดงในรูปที่ 3.10 และมีฟังก์ชั่นถ่ายโอนที่อยู่ใน ชั้นซ่อนจะใช้ แบบฐานรัศมี (radial basis :f^1) และชั้นเอาต์พุทจะใช้แบบคอมพีติทีฟ (competitive :f^2) เอาต์พุตของโครงข่ายประสาทเทียมแบบความน่าจะเป็นสามารถหาได้ดังนี้

$$\varphi(p) = \exp\left(-\frac{\left\|p - IW_{1,1}\right\|^2}{\sigma_j^2}\right) \tag{3.2}$$

$$\sigma / p_{ANN} = f^2\left(LW_{2,1} * \varphi(p)\right) \tag{3.3}$$

เมื่อ

p = เวกเตอร์อินพุทของโครงข่าย

$IW_{1,1}$ = เวกเตอร์ค่าถ่วงน้ำหนักในชั้นซ่อน

σ = ค่ากระจายค่าคงที่ (ซึ่งจะสัมพันธ์กับค่าไบอัสเท่ากับ 0.8326/spread) ในชั้นฐานรัศมี

$\varphi(p)$ = เป็นเอาต์พุทของนิวรอนที่ j ในชั้นซ่อน

$LW_{2,1}$ = ค่าถ่วงน้ำหนักที่เชื่อมระหว่างชั้นซ่อนกับชั้นเอาต์พุท

f^2 = ฟังก์ชั่นถ่ายโอนแบบคอมพีติทีฟ

การปรับค่าถ่วงน้ำหนักจะปรับโดยเพิ่มจำนวนรอบค่ากระจายของฟังก์ชันกระตุ้นชนิดฐานรัศมี (spread) ทีละรอบ และดำเนินการปรับค่าไบอัสและค่าถ่วงน้ำหนักเช่นนี้ ไปเรื่อยๆ จนกระทั่งหมดจำนวนรอบที่ฝึกสอนจึงจะหยุดการฝึกสอน ซึ่งแนวคิดโครงข่ายประสาทเทียมชนิดความน่าจะเป็นยอมให้ข้อมูลเพิ่มหรือลบจากชุดฝึกสอนปราศจากการฝึกสอนใหม่ที่นานเกินไป ในขณะที่การแก้ไข (การเปลี่ยนแปลง) ใดๆ ชุดฝึกสอนโครงข่ายประสาทเทียมชนิดแพร่ค่าย้อนกลับ (BP) โดยทั่วไปจะต้องทำซ้ำในกระบวนการฝึกสอนทั้งหมด ทำให้โครงข่ายประสาทเทียมแบบความน่าจะเป็นสามารถทำงานได้รวดเร็วกว่าเมื่อเปรียบเทียบกับโครงข่ายประสาทเทียมชนิดแบบแพร่ค่าย้อนกลับ (BP) ที่มีการฝึกสอนซ้ำๆ ที่ใช้เวลาเป็นวันหรือสัปดาห์


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.4 ฟัซซี่ลอจิก (Fuzzy Logic) [39, 40]

ตรรกศาสตร์กำกวม หรือฟัซซี่ลอจิก (Fuzzy Logic) ซึ่งเป็นหนึ่งในแขนงของเทคนิคปัญญาประดิษฐ์ถูกคิดค้นโดย L. A. Zadeh ในปี ค.ศ. 1965 เป็นศาสตร์ด้านคอมพิวเตอร์ที่ทำงานโดยอาศัยตรรกะที่อยู่บนพื้นฐานความเป็นจริงที่ว่า ทุกสิ่งบนโลกแห่งความเป็นจริงไม่ใช่มีเฉพาะสิ่งมีความแน่นอนเท่านั้น แต่มีหลายสิ่งหลายเหตุการณ์ที่เกิดขึ้นอย่างไม่เที่ยงและไม่แน่นอน (Uncertain) อาจเป็นสิ่งที่คลุมเครือ (Fuzzy) ไม่ใช่ชัดเจน (Exact) ฟัซซี่ลอจิกเป็นเครื่องมือที่ช่วยในการตัดสินใจภายใต้ความไม่แน่นอนของข้อมูลโดยยอมให้มีความยืดหยุ่นได้ ใช้หลักเหตุผลที่คล้ายการเลียนแบบวิธีความคิดที่ซับซ้อนของมนุษย์ เช่น เซตของอายุคน อาจแบ่งเป็น วัยทารก วัยเด็ก วัยรุ่น วัยกลางคน และวัยชรา จะเห็นได้ว่าในแต่ละช่วงอายุคนไม่สามารถระบุได้แน่ชัดว่าวัยทารกกับวัยเด็กแยกจากกันแน่ชัดช่วงใด วัยทารกอาจถูกตีความว่าเป็นอายุระหว่าง 0 ถึง 1 ปี บางคนอาจตีความว่าวัยทารกอยู่ในช่วงอายุ 0 ถึง 2 ปี สิ่งเหล่าเป็นตัวอย่างของความไม่แน่นอน ซึ่งเป็นลักษณะทางธรรมชาติที่เกิดขึ้นทั่วไป เซตของเหตุการณ์ที่ไม่แน่นอนเช่นนี้เรียกว่า ฟัซซีเซต (Fuzzy Set)

3.4.1 ฟัซซีเซต


ฟัซซีเซต เป็นเซตที่มีขอบเขตที่ราบเรียบ ทฤษฎีฟัซซีเซตจะครอบคลุมทฤษฎีเซตแบบฉบับ โดยฟัซซีเซตยอมให้มีค่าความเป็นสมาชิกของเซตระหว่าง 0 และ 1 ซึ่งกำหนดโดยฟังก์ชันความเป็นสมาชิก ในโลกแห่งความเป็นจริงเซตไม่ใช่มีเฉพาะเซตแบบฉบับเท่านั้น จะมีเซตแบบฟัซซีด้วย ฟัซซีเซตจะมีขอบเขตแบบฟัซซีไม่ใช่เปลี่ยนแปลงทันทีทันใดจากขาวเป็นดำ พิจารณากราฟรูปที่ 3.11 และ 3.12 จะเห็นว่าในกรณีของฟัซซี่เซต กราฟจะมีความต่อเนื่องของค่าระดับความเป็นสมาชิกในช่วง [0,1] ยกตัวอย่างเช่น คนที่มีความสูง 165 ซม. กรณีของฟัซซี่เซตยังถือว่าเขาเป็นคนสูง โดยมีค่าระดับความเป็นสมาชิกของเซตของคนสูงเท่ากับ 0.5 ในขณะที่เซตธรรมดาเขาไม่ได้เป็นสมาชิกของเซต A เลย ทั้งๆที่เขามีความสูงแตกต่างจากคนสูงของเซตธรรมดาเพียงไม่กี่เซนติเมตรเท่านั้น หรือแม้แต่กรณีของคนสูง 169 ซม. ก็เช่นกัน ในเซตธรรมดาจะถือว่าเขาไม่ใช่คนสูงเลย ซึ่งไม่ตรงตามความเป็นจริง ในขณะที่กรณีฟัซซี่เซตเขาจะเป็นสมาชิกของคนสูงด้วยค่าระดับความเป็นสมาชิกเท่ากับ 0.9 ซึ่งเกือบจะเท่าคนสูงเลยทีเดียว



รูปที่ 3.11 ค่าความเป็นสมาชิกของเซต A ในกรณีเป็นเซตธรรมดา

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


$$\mu_A(x_i) = \begin{cases} \frac{1}{(170-160)}(x_i - 160) & ;160 \le x_i \le 170 \\ 1 & ;x_i > 170 \\ 0 & ; \text{ในกรณีอื่นๆ} \end{cases} \quad (3.4)$$



รูปที่ 3.12 ค่าความเป็นสมาชิกของเทอมเซต A ในกรณีเป็นฟัซซี่เซต

3.4.2 ฟังก์ชันความเป็นสมาชิก

ฟังก์ชันความเป็นสมาชิก (Membership function) เป็นฟังก์ชันที่มีการกำหนดระดับความเป็นสมาชิกของตัวแปรที่ต้องการใช้งาน โดยเริ่มจากการแทนที่กับตัวแทนที่มีความไม่ชัดเจน ไม่แน่นอน และคลุมเครือ ดังนั้นส่วนที่สำคัญต่อคุณสมบัติหรือการดำเนินการของฟัซซี เพราะรูปร่างของฟังก์ชันความเป็นสมาชิกมีความสำคัญต่อกระบวนการคิดและแก้ไขปัญหา โดยฟังก์ชันความเป็นสมาชิกจะไม่สมมาตรกันหรือสมมาตรกันทุกประการก็ได้ จากรูปที่ 3.13 เทอมเซตของคนเตี้ยจะมีโดเมนอยู่ในช่วง 140-160 ซม., เทอมเซตของคนที่สูงปานกลางมีโดเมนอยู่ในช่วง 150-170 ซม. และเทอมเซตของคนสูงจะมีโดเมนอยู่ในช่วง 160-180 ซม.




รูปที่ 3.13 ฟังก์ชันความเป็นสมาชิกของตัวแปร “ความสูง” ที่ประกอบด้วย 3 เทอมเซต

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.4.3 ตัวแปรภาษาพูดหรือลิงค์จีสติก (Linguistic Variable) [40]

หมายถึงตัวแปรที่กำหนดย่าน หรือขนาดปริมาณทางฟิสิกส์ที่สามารถกำหนดเป็นภาษามนุษย์ เช่น “อากาศร้อน”, “อุณหภูมิสูง”, “รถมีความเร็วสูง” หรือ “ความดันปานกลาง” เป็นต้น โดยปริมาณต่างๆ เหล่านี้จะใช้เป็นตัวกำหนดชื่อของฟังก์ชันความเป็นสมาชิกของฟัซซี่



รูปที่ 3.14 แสดง linguistic variable สำหรับกำหนดย่านความเร็วรถ

จากรูปที่ 3.14 ประกอบด้วยฟังก์ชันความเป็นสมาชิกฟัซซี่ของความเร็วรถ 3 ฟังก์ชัน คือ ช้า, ปานกลาง และเร็ว ซึ่งค่า Linguistic variable เหล่านี้ ถือว่าเป็นสิ่งสำคัญและเป็นการจำแนกปริมาณทางฟิสิกส์ โดยความรู้สึกของมนุษย์ หรือประสบการณ์จากผู้เชี่ยวชาญ เพื่อที่จะนำไปประเมินผลจากเหตุการณ์ต่างๆที่เกิดขึ้น หรือเกิดขึ้นแล้วในอดีต

3.4.4 กฎของฟัซซี่ (Fuzzy Rules)

ในระบบของฟัซซี่ จะเป็นการสรุปจากเหตุและผลตามฐานความรู้ของมนุษย์ โดยเราจะกำหนดให้อยู่ในรูปของชุดคำสั่ง IF – THEN เช่น IF <fuzzy proposition>,THEN <fuzzy proposition> ข้อความข้างต้นเป็นที่รู้จักกันดีในนาม “รูปแบบฐานกฎถ้า-แล้ว” (IF-THEN rule-based form) หรือรูปแบบนิรนัย (deductive form) ในรูปแบบการแสดงอนุมาน หากเราทราบความจริง (ข้อตั้งข้อสมมุติฐาน) แล้วเราสามารถอนุมาน หรือหาข้อสรุปความจริงอีกอย่างหนึ่งที่เรียกว่าข้อยุติหรือข้อตาม การแสดงรูปแบบองค์ความรู้นี้ เรียกว่าองค์ความรู้ตื้น (shallow knowledge) ซึ่งค่อนข้างมีความเหมาะสมในบริบทของภาษา เนื่องจากเป็นการแสดงประสบการณ์ของมนุษย์และองค์ความรู้เชิงฮิวริสติก (heuristics) ในรูปแบบประโยคภาษามนุษย์ที่ใช้ในการสื่อสารทั่วไป แต่ไม่เป็นรูปแบบองค์ความรู้ที่ลึกล้ำ กฎของฟัซซี่ลอจิกนิยมเป็นแบบการรวมประพจน์เดี่ยว 2 ประพจน์ หรือมากกว่า โดยเชื่อมด้วยตัวปฏิบัติการ “AND”, “OR” หรือ “NOT” เชื่อมเพื่อใช้เป็นการสรุปเหตุและผล เช่น X is S OR X is NOT M ลักษณะการเชื่อมด้วยตัวปฏิบัติการจะแบ่งได้หลายชนิด ถ้ากำหนดให้ X และ Y เป็นตัวแปรลิงค์จีสติกอยู่ในเอกภพสัมพัทธ์ U และ V ตามลำดับ ส่วน A และ B เป็นฟัซซี่เซตจะได้


- การเชื่อมด้วย “AND” :
  X is A AND Y is B หรือเขียนได้เป็น $\mu_{A\cap B}(x,y) = t[\mu_A(x), \mu_B(y)]$
- การเชื่อมด้วย “OR” :
  X is A OR Y is B หรือเขียนได้เป็น $\mu_{A\cup B}(x,y) = S[\mu_A(x), \mu_B(y)]$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.4.5 แบบจำลองฟัซซี่โลจิก [39,47]

แบบจำลองฟัซซี่ที่จะกล่าวถึงนี้ เป็นตัวควบคุมแบบใช้ฐานความรู้ (Knowledge base) หรือประสบการณ์จากผู้เชี่ยวชาญ ซึ่งเป็นกฎหรือแนวทางที่ใช้ในการควบคุมระบบ จากรูปที่ 3.4 แสดงบล็อกไดอะแกรมพื้นฐานการทำงานของแบบจำลองฟัซซี่ (Fuzzy Model) [41] สำหรับส่วนของการประมวลผล และการตัดสินใจแบบฟัซซี่โลจิก เราจะเรียกว่ากลไกการอนุมานฟัซซี่ (Fuzzy Inference Engine) หรือกระบวนการฟัซซี่อินเฟอร์เรนซ์ (Fuzzy Inference Process) หรือ Fuzzy Rule based System หรือ Fuzzy Reasoning โดยโครงสร้างพื้นฐานของการประมวลผลแบบฟัซซี่ลอจิกจะประกอบด้วยส่วนที่สำคัญ 4 ส่วนดังนี้

1) ฟัซซิฟิเคชันโมดูล (Fuzzification Module)
2) ฐานความรู้ (Knowledge Base)
3) กลไกการอนุมาน (Inference Engine)
4) ดีฟัซซิฟิเคชันโมดูล (Defuzzification Module)



รูปที่ 3.15 แสดงบล็อกไดอะแกรมพื้นฐานของแบบจำลองฟัซซี่

1) คริปส์อินพุท และเอาท์พุท

อินพุท / เอาท์พุทของแบบจำลองฟัซซี่โลจิก ก็คือตัวแปรของฟัซซี่เซต ซึ่งแต่ละตัวแปรสามารถมีได้หลายเทอมเซต โดยอินพุทซึ่งเป็นตัวแปรของระบบ (State Variables) ก็สามารถมีได้หลายตัวแปร โดยขึ้นอยู่กับระบบ ส่วนตัวแปรของเอาท์พุท (Action Variables) เป็นตัวแปรที่ถูกประมาณค่าโดยแบบจำลองฟัซซี่โลจิก เพื่อนำไปใช้ในการออกแบบกฎฟัซซี่ ผลที่ได้จะอยู่ในรูปของคริปส์เอาท์พุทสำหรับใช้ในการควบคุมระบบต่อไป

2) ฟัซซิฟิเคชันโมดูล (Fuzzification Module)

คือการแปลงตัวแปรข้อมูลอินพุทแบบคริสป์เซตไปเป็นค่าระดับความเป็นสมาชิกของแต่ละเทอมเซต ซึ่งเป็นค่าแบบฟัซซี่เซต โดยจะนำตัวแปรอินพุทมาหาค่าระดับความเป็นสมาชิกในฟังก์ชันสมาชิกของอินพุท (Degree of Input membership function) โดยใช้กราฟฟังก์ชันความเป็นสมาชิกแบบต่างๆ เป็นตัวแปลง การเลือกใช้รูปแบบของฟังก์ชันความเป็นสมาชิกนั้นต้องเลือกให้เหมาะสมกับคุณสมบัติของตัวแปร กล่าวคือถ้าตัวแปรมีคุณสมบัติเป็นเชิงเส้นจะต้องเลือกใช้ฟังก์ชันความเป็นสมาชิกที่เป็นเชิงเส้น เช่น สมการรูปสามเหลี่ยม หรือสมการรูปสี่เหลี่ยมคางหมู แต่ถ้าตัวแปรมีคุณสมบัติไม่เป็นเชิงเส้นจะต้องเลือกใช้ฟังก์ชันความเป็นสมาชิกแบบไม่เป็นเชิงเส้นด้วย เช่น ฟังก์ชันรูปตัว S, π, Beta หรือ Guassian เป็นต้น

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3) ฐานความรู้ (Knowledge Base)

การสร้างกฎที่ใช้ควบคุมระบบต้องใช้ทั้งความรู้และประสบการณ์ สำหรับจำนวนกฎในระบบของฟัซซี่โลจิกระบบหนึ่งๆ จะขึ้นอยู่กับจำนวนตัวแปรอินพุทและจำนวนเทอมเซตของตัวแปร เช่น ถ้าอินพุทมี 2 ตัวแปร และแต่ละตัวแปรมี 5 เทอมเซต จะได้จำนวนกฎทั้งหมดเท่ากับ 25 กฎ เป็นต้น ส่วนประกอบของฐานความรู้จะประกอบด้วย


- ฐานข้อมูล (Data Base) : เป็นที่เก็บข้อมูลต่างๆ ที่ใช้ในส่วนประกอบของแบบจำลองฟัซซี่ เช่น ค่าคงที่ของส่วนฟัซซิฟิเคชันโมดูล, กฎ, ดีฟัซซิฟิเคชันโมดูล และฟังก์ชันต่างๆ
- ฐานกฎ (Rules Base) : เป็นที่เก็บกฎการควบคุม ซึ่งอาจจะอยู่ในรูปของ IF – THEN หรือเป็นตารางแสดงความสัมพันธ์แบบฟัซซี่ แนวทางในการออกแบบฐานกฎ จะใช้กลไกการอนุมาน และจากพฤติกรรมการตอบสนองของระบบที่จะควบคุม รูปแบบโดยทั่วไปของกฎการควบคุมแบบฟัซซี่ในกรณีของระบบหลายอินพุทและหนึ่งเอาท์พุท (multi-input-single-output system : MISO)

4) กลไกการอนุมานฟัซซี่ (Fuzzy Inference Engine)

การอนุมานค่าเอาท์พุทแบบฟัซซี่จากกฎต่างๆ ซึ่งกระทำโดยการรวมค่าความเป็นสมาชิก (μ) ที่ได้จากการทำฟัซซิฟิเคชันทั้งหมด โดยใช้ตัวโอเปอร์เรเตอร์หรือตัวปฏิบัติการอาจจะเป็น min หรือ max มาหาค่าน้ำหนัก (Firing Strength หรือ Weight) ในกฎแต่ละข้อ หากแบ่งเป็นส่วนย่อยในส่วนนี้จะประกอบไปด้วยส่วนตัวแปรภาษาพูด (Linguistic Variables) เช่น ต่ำ, อุ่น, สูง ฯลฯ เป็นชื่อที่ใช้อ้างเทอมของ ฟัซซี่เซตที่ซ้อนกันอยู่ ค่าต่างๆที่เป็นรูปสามเหลี่ยมเรียกว่า “ฟังก์ชันความเป็นสมาชิก” (Membership function) ส่วนต่อมาคือส่วนการตัดสินใจ ซึ่งจะกระทำโดยใช้ตัวโอเปอร์เรเตอร์หรือที่เรียกว่าตัวปฏิบัติการของแต่ละกฎ (Decision-Making Unit) ส่วนที่มาของการอนุมานก็ได้มาจากการสร้างความสัมพันธ์ระหว่างอินพุทและเอาท์พุทนั่นเอง การอนุมานฟัซซี่จะอาศัยหลักการของกฎฟัซซี่โลจิกในรูปแบบ IF-THEN จากฐานความรู้ของแบบจำลองฟัซซี่ กฎฟัซซี่ (Fuzzy Rules) ประกอบด้วยประพจน์ของฟัซซี่ ดังตัวอย่างเช่น IF X is small THEN Y is positive เป็นต้น ซึ่งจากตัวอย่าง X และ Y เป็นตัวแปรฟัซซี่ ส่วน small และ positive เป็นเทอมเซตที่สอดคล้องกับตัวแปร X และ Y ส่วนประพจน์ของฟัซซี่เซตคือ X is small และ Y is positive โดยประพจน์ที่ตามหลัง IF จะเป็นเงื่อนไขที่เรียกว่าเหตุ (Antecedent) ซึ่งก็คืออินพุทของแบบจำลองฟัซซี่ ส่วนประพจน์ที่ตามหลัง THEN เรียกว่าผล (Consequent) ก็คือส่วนเอาท์พุทของแบบจำลอง

ประพจน์ที่ตามหลัง IF หรือเหตุ สามารถประกอบไปด้วยหลายประพจน์ โดยขึ้นอยู่กับจำนวนตัวแปรของอินพุท และจำนวนของเทอมเซตของตัวแปรแต่ละตัว ตัวอย่างเช่น กรณีที่อินพุทมี 2 ตัวแปร Antecedent ก็จะมี 2 ประพจน์เชื่อมต่อกันใน 1 กฎ โดยการเชื่อมกันของประพจน์จะอาศัยตัวเชื่อม ที่มีอยู่ด้วยกัน 2 แบบ ก็คือ ยูเนียน (OR) และ อินเตอร์เซกชัน (AND) สำหรับจำนวนกฎของแบบจำลองฟัซซี่โลจิกระบบหนึ่งๆ จะขึ้นอยู่กับจำนวนตัวแปรของอินพุทและจำนวนเทอมเซตของตัวแปร ซึ่งรายละเอียดเกี่ยวกับเรื่องนี้สามารถศึกษาเพิ่มเติมได้จาก [28, 42] จากผลของการหาค่าระดับความเป็นสมาชิก สามารถทำการอนุมานได้ ในที่นี้จะแสดงการอนุมานในรูปแบบของ Mamdani ดังรูปที่ 3.16 [44]

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3.16 การอนุมานโดยวิธีของ Mamdani [44]

5) ดีฟัซซิฟิเคชัน (Defuzzification Module)

ทำหน้าที่แปลงค่าความเป็นสมาชิกที่ได้จากกลไกการอนุมานกลับมาเป็นค่าแบบคริปส์เซต หรืออยู่ในรูปของค่าเอาท์พุทในกระบวนการประมาณค่าของตัวแปรเอาท์พุท การอนุมานค่าความจริงในส่วนของ Antecedent ในแบบจำลองฟัซซี่โลจิก ค่าที่ได้จะเป็นตัวเลขจำนวนจริงที่อยู่ในโดเมนของตัวแปรเอาท์พุท และค่านี้เป็นค่าคาดหวัง (Expected value) ของตัวแปรฟัซซี่เซตเพื่อที่จะนำไปใช้ควบคุมระบบต่อไป สำหรับการหาค่าคาดหวังของฟัซซี่เซตโดยการทำดีฟัซซิฟิเคชันนั้น มีอยู่ด้วยกันหลายวิธี สำหรับงานวิจัยนี้ได้เลือกใช้วิธีการหาค่าจุดศูนย์กลางการถ่วงน้ำหนัก (Center of Gravity, Centroid : COG Method) เป็นการหาค่าเอาท์พุทที่สัมพันธ์กับจุดศูนย์ถ่วง (centroid) ของเอาท์พุทในระดับที่ทำงาน เพราะว่าค่าขอบของฟังก์ชันระดับการเป็นสมาชิกจะไม่ถูกนำมาใช้และจะไม่เกิดความชัดเจน ค่าศูนย์กลางจะสัมพันธ์กับค่าของเอาท์พุทหนึ่งค่า ผลที่ได้จะเป็นการกระทำที่หยาบๆ ภายในช่วงของเอาท์พุท กฎทั่วๆไปจะต้องมีการปฏิบัติเพียงจุดเดียวของแต่ละระบบ ในกรณีที่ต้องทำพร้อมกันหลายๆ กฎ ในการกระทำหนึ่งครั้งจะเกิดการซ้อนทับกัน (overlap) ของฟังก์ชันอินพุทของระดับความเป็นสมาชิก วิธีนี้จะรวมเอาค่าเอาท์พุทของการกระทำหลายๆค่าเป็นค่าเดียวสำหรับใช้ในการควบคุมระบบ ค่าเอาท์พุทค่าเดียวนี้จะเป็นค่าน้ำหนักเฉลี่ยของศูนย์กลางของแต่ละฟังก์ชันระดับความเป็นสมาชิก วิธีการหาค่าจุดศูนย์กลางการถ่วงน้ำหนัก (COG method) มีรูปแบบสมการดังนี้ [44]

$$Z_0 = \frac{\sum_{i=1}^{n} \mu_c(Z_i) \times Z_i}{\sum_{i=1}^{n} \mu_c(Z_i)} \tag{3.5}$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


เมื่อ Z_0 = ตัวแปรเอาท์พุทในรูปของคริปส์เซต

Z_i = ตัวแปรเอาท์พุทที่ได้จากแต่ละกฎ

i = จำนวนกฎที่ถูกประเมิน

$\mu_c(Z_i)$ = ค่าความเป็นสมาชิกที่ได้จากการประเมิน

ในรูปที่ 3.17 เป็นตัวอย่างกลไกการอนุมานหรือกระบวนการฟัซซี่อินเฟอร์เรนซ์



รูปที่ 3.17 ตัวอย่างกระบวนการฟัซซี่อินเฟอร์เรนซ์ [28]

เนื้อหาทั้งหมดในบทที่ 3 ตามที่ได้กล่าวมาแล้วนี้ ได้อธิบายถึงทฤษฎีเบื้องต้นของการแปลงเวฟเล็ตแบบเต็มหน่วย (Discrete wavelet transform) และเทคนิคปัญญาประดิษฐ์ (Artificial intelligence) ซึ่งรูปแบบไกกลการเรียนรู้ (Machine learning) ประเภทโครงข่ายประสาทเทียม (Artificial neural network) และพื้นฐานองค์ความรู้ (Knowledge base) แบบกระบวนการฟัซซี่ลอจิก (Fuzzy logic) ถือเป็นศาสตร์แขนงหนึ่งในเทคนิคของปัญญาประดิษฐ์ ในบทถัดไปเป็นการกล่าวถึงการจำลอง และการวิเคราะห์สัญญาณทรานเซี้ยนต์กระแสอินรัชจากการนำชุดคาปาซิเตอร์แบงค์เข้าใช้งาน และกระแสฟอลต์ โดยเป็นการประยุกต์ใช้เทคนิคการแปลงเวฟเล็ตร่วมกับเทคนิคปัญญาประดิษฐ์ สำหรับใช้ในการระบุตรวจจับ และจำแนกสัญญาณสวิตชิ่งทรานเซี้ยนต์ และกระแสฟอลต์ในหลากหลายรูปแบบที่แตกต่างกัน สำหรับแผนงานการป้องกันชุดคาปาซิเตอร์แบงค์แรงดันสูง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 4
การจำลองและการวิเคราะห์สัญญาณทรานเซี้ยนต์

ในบทนี้เป็นการกล่าวถึงการจำลองสัญญาณการสวิตชิ่งทรานเซี้ยนต์จากการสวิตชิ่งคาปาซิเตอร์แบงค์แรงดันสูง 230 kV และสัญญาณทรานเซี้ยนต์กระแสฟอลต์ภายในชุดคาปาซิเตอร์แบงค์ด้วยโปรแกรม PSCAD/EMTDC [44] รวมถึงเนื้อหาและขั้นตอนการวิเคราะห์สัญญาณทรานเซี้ยนต์กระแสอินรัชและกระฟอลต์ในระบบชุดคาปาซิเตอร์แบงค์ด้วยการประยุกต์ใช้การแปลงเวฟเล็ตแบบเต็มหน่วยร่วมกันกับเทคนิคปัญญาประดิษฐ์ โดยมีเนื้อหาและรายละเอียดของการจำลองสัญญาณทรานเซี้ยนต์รูปแบบต่างและการออกแบบอัลกอริทึมที่นำเสนอดังต่อไปนี้


4.1 การจำลองการสัญญาณทรานเซี้ยนต์กระแสอินรัช

จุดประสงค์เพื่อศึกษาพฤติกรรมของสัญญาณสวิตชิ่งทรานเซี้ยนต์ที่เกิดขึ้นจากการสับสวิตช์ชุดคาปาซิเตอร์แบงค์ระดับแรงดัน 230kV ภายในสถานีไฟฟ้าย่อย ในวิทยานิพนธ์ฉบับนี้ได้จำลองปรากฏการณ์การเกิดทรานเซี้ยนต์จากการสวิตชิ่งชุดคาปาซิเตอร์แบงค์ โดยอาศัยโปรแกรม PSCAD/EMTDC หรือ Power Systems Computer Aided Design / Electromagnetic Transients Including DC Program [44] ที่ได้รับการพัฒนามาจากโปรแกรม ATP/EMTP โดยโปรแกรมดังกล่าวนี้เป็นเครื่องมือที่มีความสามารถในการจำลองการวิเคราะห์ระบบไฟฟ้ากำลัง ในส่วนของ PSCAD จะเป็นการเชื่อมต่อกับผู้ใช้คอมพิวเตอร์แบบกราฟฟิค สามารถสร้างวงจรต่างๆ (construct a circuit) และวิเคราะห์ผลที่ได้ รวมถึงการจัดการของข้อมูล ซึ่งนับได้ว่าเป็นการอำนวยความสะดวกในการสร้างแบบจำลองในระบบไฟฟ้ากำลัง ส่วน EMTDC เป็นชุดของการจำลองผลตอบสนองเชิงเวลา โดยเฉพาะเพื่อใช้สำหรับการศึกษาลักษณะพฤติกรรมการตอบสนองทางด้านทรานเซี้ยนต์เมื่อคุณสมบัติของระบบจำลองเปลี่ยนไป โปรแกรมนี้มีการใช้งานและได้รับการยอมรับอย่างกว้างขวางว่ามีความสามารถในด้านการจำลองระบบไฟฟ้ากำลัง และเหมาะสมสำหรับจำลองผลตอบสนองเชิงโดเมนเวลาแบบทันทีทันใดอย่างแม่นยำ (time domain instantaneous responses) โดยเป็นที่รู้จักกันอย่างแพร่หลายในชื่อของ electromagnetic transient ซึ่งให้ผลตอบสนองเหมือนกับปรากฏการณ์ทางด้านคลื่นแม่เหล็กไฟฟ้าของจริงในระบบไฟฟ้ากำลัง

4.1.1 แบบจำลองในการจำลองสัญญาณสวิตชิ่งทรานเซี้ยนต์

เนื่องจากในสภาวะที่เกิดสวิตชิ่งทรานเซี้ยนต์ขณะนำคาปาซิเตอร์แบงค์เข้าใช้งานในระบบเพื่อส่งจ่ายกำลังงานรีแอคทีฟแต่ละครั้งนั้น จะมีการเปลี่ยนแปลงรูปแบบของเหตุการณ์ที่เกิดขึ้น ดังนั้นเพื่อให้สามารถวิเคราะห์สัญญาณทรานเซี้ยนต์ได้ครอบคลุมในหลากหลายรูปแบบมากที่สุด จึงทำการสร้างโมเดลการจำลองชุดคาปาซิเตอร์แบงค์สวิตชิ่งแบบ 4 สเต็ป เพื่อที่จะได้รับสัญญาณกระแสอินรัชและการแกว่งของแรงดันทรานเซี้ยนต์สำหรับใช้ในการวิเคราะห์ โปรแกรม PSCAD/EMTDC ถูกนำมาใช้ในการจำลองระบบด้วยความถี่ในการสุ่มสัญญาณ 250 kHz ระบบที่ทำการศึกษา ระบบที่นำมาวิเคราะห์จะทำการพิจาณาอินดักแตนซ์ของสายเคเบิล และลูปอินดักแตนซ์ระหว่างคาปาซิเตอร์แบงค์ทั้ง 4 สเต็ป ระบบดังกล่าวเป็นส่วนหนึ่งของสถานีไฟฟ้าย่อยแรงดันสูง พิกัดแรงดัน 230 kV ของระบบส่งจ่ายกำลังไฟฟ้าภายในประเทศไทยตามที่แสดงในรูปที่ 4.1

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 4.1 แสดงระบบในสถานีไฟฟ้าย่อย 230 kV ที่ใช้การศึกษาการจำลองสัญญาณการสวิตชิ่งทรานเซี้ยนต์จากคาปาซิเตอร์แบงค์ [45]

โมเดลแหล่งจ่ายแรงดันไฟฟ้าสามเฟสถูกแสดงให้เห็นด้วยวงจรสมมูลย์ซึ่งมีพิกัดกระแสลัดวงจร 10 kA ถูกเชื่อมต่อเข้ากับบัสของคาปาซิเตอร์แบงค์ ระบบแหล่งจ่าย 500 kV มีองค์ประกอบอิมพีแดนซ์ลำดับบวกคือ 0.00022 pu สำหรับความต้านทาน และ 0.00622 pu สำหรับความเหนี่ยวนำตามลำดับ หม้อแปลงลดระดับแรงดันมีพิกัด 525/242-22 kV และมีแรงดันอิมพีแดนซ์ที่เฟส A คือ 21.63% อิมพีแดนซ์ของบัส (Z_{bus}) ถูกนำมาใช้เพื่อเชื่อมต่อระหว่างคาปาซิเตอร์แบงค์แต่ละสเต็ป ค่าอินดักแตนซ์ต่อเฟสซึ่งอยู่ระหว่างคาปาซิเตอร์แบงค์ที่มีการสวิตชิ่งแบบหลังต่อหลังและอินดักแตนซ์ของแบงค์สำหรับพิกัดแรงดัน 230 kV คือ 0.935 uH/เมตร [12] ค่าดังกล่าวนี้ไม่ได้รวม

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


ค่าอินดักแตนซ์ของชุดคาปาซิเตอร์แบงค์เอง และรีแอคเตอร์ที่ติดตั้งอยู่ในระบบ สายตัวนำจากบัสบาร์มายังคาปาซิเตอร์แบงค์ขนาด 1270 MCM ACSR ต่อเฟส สายตัวนำนี้มีค่าอินดักแตนซ์ 0.072 โอห์มต่อ 1000 ฟุต และค่ารีแอคแตนซ์ 0.0173 โอห์มต่อ 1000 ฟุต ตัวคาปาซิเตอร์ยูนิตมีพิกัด 400 kvar, 6.9 kV เพาเวอร์เซอร์กิตเบรคเกอร์เป็นชนิดทำงานหนึ่งโพลแยกกัน (single pole operated) และมีกลไกทางแมคคานิกส์สำหรับควบคุมการสวิตชิ่ง กลไกดังกล่าวนี้นำมาใช้เพื่อปรับตำแหน่งการปิดวงจรของเซอร์กิตเบรคเกอร์ในแต่ละโพลเป็นไปตามที่กำหนด จากรูปที่ 4.1 คาปาซิเตอร์ กลุ่มที่ 1 ถูกนำมาใช้ในการจำลองโดยที่คาปาซิเตอร์แบงค์กลุ่มที่ 2 ถึง 5 ไม่ต่อถูกจ่ายไฟ เพื่อเป็นการประเมินผลจากการสวิตชิ่งเฉพาะคาปาซิเตอร์แบงค์กลุ่มที่ 1 เท่านั้น จากนั้นพิจารณาต่อโหลดให้กับระบบ โดยพิจารณาคาปาซิเตอร์ชุดอื่นต่อใช้งานในระบบ ชุดคาปาซิเตอร์แบงค์กลุ่มที่ 1 ประกอบไปด้วยชุดคาปาซิเตอร์แบงค์จำนวน 4 สเต็ป มีพิกัด 72 Mvar, 230 kV โดยมีลักษณะการต่อของแบงค์ตามรูปที่ 4.2 คาปาซิเตอร์มีพิกัด 400 kvar, 6.9 kV จำนวนทั้งหมด 180 ยูนิตต่อสเต็ป



รูปที่ 4.2 ลักษณะการต่อคาปาซิเตอร์แบงค์แบบ H-bridge ขนาดพิกัด 4x72 Mvar, 230 kV [45]

การสับและปลดสวิตช์ชุดคาปาซิเตอร์แบงค์ทำให้เกิดแรงดันหรือกระแสเกินสวิตชิ่ง หากแรงดันหรือกระแสดังกล่าวมีค่าสูงเมื่อเทียบกับภาวะปกติ อาจมีผลกระทบต่อระบบได้เช่น ทำให้อุปกรณ์เสียหายหรือเสื่อมสภาพก่อนกำหนด ในกรณีการสับสวิตช์ชุดคาปาซิเตอร์แบงค์เพียงสเต็ปเดียว ความรุนแรงของกระแสจะไม่มีผลกระทบต่อระบบมากนักเพราะขนาดของกระแสจะขึ้นกับค่าอิมพีแดนซ์ของระบบ แต่หากมีการสับสวิตช์ชุดคาปาซิเตอร์แบงค์ในขณะที่มีชุดคาปาซิเตอร์แบงค์สเต็ปอื่นต่อร่วมอยู่ในระบบ ค่ากระแสเกินสวิตชิ่งจะขึ้นกับค่าอิมพีแดนซ์ระหว่างชุดคาปาซิเตอร์แบงค์แทน ซึ่งโดยปกติจะมีค่าสูงกว่าการสับชุดคาปาซิเตอร์แบงค์สเต็ปเพียงชุดเดียว

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.3 ลักษณะการต่อคาปาซิเตอร์แบงค์แบบ H-bridge พร้อมด้วยรีเลย์ป้องกัน

ดังนั้นการจำลองสัญญาณทรานเซี้ยนต์กระแสอินรัชในหลากหลายกรณีจึงถูกนำมาวิเคราะห์เพื่อหาขนาดของกระแสอินรัชสูงสุด, ขนาดแมกนิจูดของแรงดันไฟฟ้าเกินสูงสุดรวมถึงการแกว่งของความถี่กระแสอินรัช โดยได้ดำเนินการพิจารณาวิธีการควบคุม หรือการลดทอนการเกิดแรงดันและกระแสเกินสวิตชิ่งเนื่องจากการสับและปลดสวิตช์ชุดคาปาซิเตอร์แบงค์ โดยเป็นการจ่ายไฟให้กับชุดคาปาซิเตอร์แบงค์ขนาดพิกัด 4 x 72 Mvar, 230 kV, 50 Hz เทคนิคการลดทอนขนาดกระแสอินรัชที่นิยมใช้โดยทั่วไปสามารถแบ่งออกเป็นกรณีศึกษาที่แตกต่างกันได้ 6 กรณีดังนี้

1) กรณีพื้นฐาน (ไม่มีการควบคุมขนาดสัญญาณสวิตชิ่งทรานเซี้ยนต์)
2) กรณีใช้ตัวต้านทานขนานสวิตช์ มีขนาดตัวต้านทาน 86 โอห์ม
3) กรณีใช้ตัวเหนี่ยวนำขนานสวิตช์ มีขนาดความเหนี่ยวนำ 119 mH
4) กรณีใช้รีแอคเตอร์จำกัดกระแส มีขนาดความเหนี่ยวนำ 1 mH ต่อเฟส
5) กรณีใช้ดีจูนนิ่งรีแอคเตอร์ขนาด 6% มีขนาดความเหนี่ยวนำ 166 mH ต่อเฟส
6) กรณีใช้วิธีการควบคุมการปิดวงจร โดยสับสวิตช์ชุดคาปาซิเตอร์แบงค์ที่มุมของแรงดันเป็น 0

ผลการจำลองจากโปรแกรม PSCAD จะถูกส่งไปเข้ากระบวนการแปลงเวฟเล็ตแบบเต็มหน่วยและปัญญาประดิษฐ์สำหรับการตรวจจับสัญญาณ การระบุประเภทของการสวิตช์ชิ่งชุดคาปาซิเตอร์แบงค์ และกระแสฟอลต์ในระบบ เพื่อปรับปรุงแผนงานของรีเลย์การป้องกันกระแสไม่สมดุลต่อไป

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สำหรับการตัดต่อสวิตช์เพื่อควบคุมขนาดทรานเซี้ยนต์กระแสอินรัชด้วยวิธีพื้นฐาน, กรณีประยุกต์ใช้รีแอคเตอร์จำกัดกระแส, กรณีใช้ดีจูนนิ่งรีแอคเตอร์ขนาด 6% จะมีการกำหนดเวลาในการทำงานของอุปกรณ์ตัดต่อวงจรดังนี้

- สเต็ปที่ 1 เริ่มทำงานที่ t = 0.225 วินาที
- สเต็ปที่ 2 เริ่มทำงานที่ t = 0.425 วินาที
- สเต็ปที่ 3 เริ่มทำงานที่ t = 0.625 วินาที
- สเต็ปที่ 4 เริ่มทำงานที่ t = 0.825 วินาที

และทำการจำลองสัญญาณทั้งหมด 50 ไซเคิล (0 – 1 วินาที)

สำหรับการตัดต่อสวิตช์เพื่อควบคุมขนาดทรานเซี้ยนต์กระแสอินรัชด้วยการประยุกต์ใช้วิธีการต่อตัวเหนี่ยวนำขนานสวิตช์ จะมีการกำหนดเวลาในการทำงานของอุปกรณ์ตัดต่อวงจรดังนี้

- สเต็ปที่ 1 เริ่มทำงานที่ t1 = 0.025 วินาที และ t2 = 0.165 วินาที
- สเต็ปที่ 2 เริ่มทำงานที่ t1 = 0.225 วินาที และ t2 = 0.365 วินาที
- สเต็ปที่ 3 เริ่มทำงานที่ t1 = 0.425 วินาที และ t2 = 0.565 วินาที
- สเต็ปที่ 4 เริ่มทำงานที่ t1 = 0.625 วินาที และ t2 = 0.765 วินาที

และทำการจำลองสัญญาณทั้งหมด 50 ไซเคิล (0 – 1 วินาที)

สำหรับการตัดต่อสวิตช์เพื่อควบคุมขนาดทรานเซี้ยนต์กระแสอินรัชด้วยการประยุกต์ใช้วิธีการต่อตัวต้านทานขนานสวิตช์ จะมีการกำหนดเวลาในการทำงานของอุปกรณ์ตัดต่อวงจรดังนี้

- สเต็ปที่ 1 เริ่มทำงานที่ t1 = 0.225 วินาที และ t2 = 0.230 วินาที
- สเต็ปที่ 2 เริ่มทำงานที่ t1 = 0.425 วินาที และ t2 = 0.430 วินาที
- สเต็ปที่ 3 เริ่มทำงานที่ t1 = 0.625 วินาที และ t2 = 0.630 วินาที
- สเต็ปที่ 4 เริ่มทำงานที่ t1 = 0.825 วินาที และ t2 = 0.830 วินาที

และทำการจำลองสัญญาณทั้งหมด 50 ไซเคิล (0 – 1 วินาที)

สำหรับการตัดต่อสวิตช์เพื่อควบคุมขนาดทรานเซี้ยนต์กระแสอินรัชด้วยวิธีการควบคุมการปิดวงจร โดยจะเริ่มจากมุม 0 จากด้านบวก มีการกำหนดเวลาในการทำงานของอุปกรณ์ตัดต่อวงจรดังนี้

- สเต็ปที่ 1 เริ่มทำงานที่ ta = 0.20 วินาที tb = 0.2066 วินาที และ tc = 0.2033 วินาที
- สเต็ปที่ 2 เริ่มทำงานที่ ta = 0.40 วินาที tb = 0.4066 วินาที และ tc = 0.4033 วินาที
- สเต็ปที่ 3 เริ่มทำงานที่ ta = 0.60 วินาที tb = 0.6066 วินาที และ tc = 0.6033 วินาที
- สเต็ปที่ 4 เริ่มทำงานที่ ta = 0.80 วินาที tb = 0.8066 วินาที และ tc = 0.8033 วินาที

และทำการจำลองสัญญาณทั้งหมด 50 ไซเคิล (0 – 1 วินาที)

4.1.2 จำลองผลกระทบจากการปรับเปลี่ยนค่าพารามิเตอร์ต่างๆ

ในการจำลองรูปแบบของสัญญาณสวิตชิ่งคาปาซิเตอร์นั้นเพื่อศึกษาสัญญาณของสวิตชิ่ง ทรานเซี้ยนต์ที่แตกต่างกันจึงทำการการปรับเปลี่ยนพารามิเตอร์ที่มีผลเกี่ยวข้องกับลักษณะของสัญญาณสวิตชิ่ง ทรานเซี้ยนต์ดังต่อไปนี้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

- เปลี่ยนขนาดอิมพีแดนซ์ลัดวงจรของระบบสำหรับศึกษาผลกระทบจากกระแสลัดวงจร ณ จุดที่คาปาซิเตอร์แบงค์เชื่อมต่อ โดยมีพิกัดกระแสลัดวงจร 5 kA, 10 kA, 20 kA, 30 kA และ 40 kA ซึ่งเป็นตัวแทนพิกัดกระแสลัดวงจรของตำแหน่งของสถานีไฟฟ้าย่อยในแต่ละแบบ โดยมีรีแอคเตอร์จำกัดกระแสขนาด 1 mH ต่ออนุกรมอยู่กับชุดคาปาซิเตอร์แบงค์

- เปลี่ยนพิกัดของชุดคาปาซิเตอร์แบงค์เพื่อศึกษาผลกระทบจากขนาดของคาปาซิเตอร์แบงค์ โดยมีพิกัดกำลังของคาปาซิเตอร์แบงค์ 48, 52, 56, 60, 64, 68, 72, 76 และ 80 Mvar ตามลำดับที่แรงดันไฟฟ้าที่บัส 230 kV และรีแอคเตอร์จำกัดกระแสขนาด 1 mH

- เปลี่ยนขนาดพิกัดของรีแอคเตอร์จำกัดกระแสตั้งแต่ 0.1, 1.0, 5.0 และ 10 mH ตามลำดับ เพื่อศึกษาพฤติกรรมของกระแสอินรัชสำหรับคาปาซิเตอร์แบงค์ 230 kV


- ศึกษาสภาวะการเกิดรีโซแนนซ์ทั้งแบบขนาน และอนุกรมจากการสวิตช์ชิ่งชุดคาปาซิเตอร์แบงค์พร้อมด้วยเทคนิควิธีลดทอนขนาดกระแสอินรัชแบบต่างๆ

- มุมที่เริ่มเกิดกระแสอินรัช 0 - 330° เมื่อเทียบกับมุมเฟสของแรงดันที่เฟส A (ช่วงละ 30°) สำหรับกรณีพื้นฐาน การต่อรีแอคเตอร์จำกัดกระแส การต่อรีแอคเตอร์ขนาด 6% การใช้ตัวเหนี่ยวนำและตัวต้านทานขนานสวิตช์ สำหรับวิธีการควบคุมการปิดวงจร จะกำหนดเวลาการทำงานของอุปกรณ์ตัดต่อวงจรที่มุมของแรงดันระบบเป็น 0 เท่านั้น

- ศึกษาการปรับค่าความคลาดเคลื่อนของระยะเวลาในการสับสวิตช์ของอุปกรณ์ตัดต่อวงจรตั้งแต่ 0 – 3 ms สำหรับการควบคุมขนาดกระแสอินรัชด้วยการควบคุมการปิดวงจร

4.1.3 ลักษณะของสัญญาณทรานเซี้ยนต์ที่ได้จากการจำลองระบบ


จากรูปที่ 4.4 และ 4.5 แสดงตัวอย่างลักษณะรูปคลื่นสัญญาณทรานเซี้ยนต์จากการสับชุดคาปาซิเตอร์แบงค์



รูปที่ 4.4 ลักษณะตัวอย่างของรูปคลื่นสัญญาณทรานเซี้ยนต์กระแสอินรัชและแรงดันเกิน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


โดยทั่วไปแล้วชุดคาปาซิเตอร์แบงค์แบบแยกเดี่ยวจะมีความถี่ของกระแสอินรัชอยู่ในช่วง 200 - 400 Hz สำหรับความถี่กระแสอินรัชจากการสับชุดคาปาซิเตอร์แบงค์แบบหลังต่อหลังจะมากกว่า 1 kHz และอาจมากกว่า 20 kHz ทั้งนี้ขึ้นอยู่กับเทคนิคการควบคุมขนาดกระแสอินรัชแต่ละวิธี



รูปที่ 4.5 สัญญาณทรานเซี้ยนต์จากการสวิตชิ่งคาปาซิเตอร์แบงค์แบบแยกเดี่ยว และแบบหลังต่อหลัง

4.1.4 กรณีเหตุการณ์ทรานเซี้ยนต์ครั้งแรก (The first transient event) [46]

เมื่อสวิตช์ถูกสับเพื่อจ่ายพลังงานไฟฟ้า (energized) ให้กับคาปาซิเตอร์แบงค์ชุดที่สองหรือ C_2 ประจุไฟฟ้าที่ถูกชาร์จเก็บสะสมเอาไว้จาก C_1 จะถูกดิสชาร์จพลังงานไฟฟ้า (discharged) มาที่ C_2 ด้วย และจากนั้นประจุไฟฟ้าจะถูกแชร์กันระหว่างคาปาซิเตอร์ทั้งสองชุด ช่วงเวลาที่เกิดขึ้นนี้เร็วมาก โดยกระแสจากระบบไฟฟ้ากำลังจะไม่นำมาพิจารณาในกรณีเหตุการณ์ทรานเซี้ยนต์ครั้งแรก




รูปที่ 4.6 วงจรสมมูลย์ของกรณีทรานเซียนต์ครั้งแรก (the first transient event)


4.1.5 กรณีทรานเซี้ยนต์ครั้งที่สอง (The second transient event) [46]

หลังจากมีการแบ่งปันประจุไฟฟ้าระหว่าง C_1 และ C_2 แล้ว คาปาซิเตอร์ทั้งสองชุดมีค่าแรงดันเท่ากันกับแรงดันปกติ และจะจ่ายพลังงานกลับคืนสู่แหล่งจ่าย ช่วงที่จ่ายแรงดันคืน (restoration) นี้จะเกิดการแกว่งขึ้น เนื่องจากค่าความเหนี่ยวนำ (inductance) ของแหล่งจ่าย L_s และคาปาซิเตอร์ทั้งสองชุดที่ขนานกัน วงจรสมมูลย์ของเหตุการณ์นี้แสดงให้เห็นตามรูปที่ 4.7


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.7 วงจรสมมูลย์ของกรณีเหตุการณ์ทรานเซี้ยนต์ครั้งที่สอง



รูปที่ 4.8 รูปคลื่นทรานเซี้ยนต์กระแสอินรัชของกรณีเหตุการณ์ทรานเซี้ยนต์ครั้งที่ 1 และ 2



รูปที่ 4.9 รูปคลื่นสัญญาณทรานเซี้ยนต์กระแสอินรัชพร้อมด้วยเทคนิควิธีการลดทอนต่างๆ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4.2 การจำลองการสัญญาณทรานเซี้ยนต์กระแสฟอลต์

เนื่องจากในสภาวะที่เกิดฟอลต์นั้นจะมีการเปลี่ยนแปลงรูปแบบของเหตุการณ์ที่เกิดขึ้นทั้งในแง่ของความถี่และขนาดแมกนิจูดที่สูงขึ้น ดังนั้นเพื่อให้สามารถวิเคราะห์ฟอลต์ได้ครอบคลุมในหลากหลายรูปแบบมากที่สุดสำหรับการจำลองสัญญาณทรานเซี้ยนต์กระแสฟอลต์นั้น จะสมมุติว่ามีความต้านทานฟอลต์ (fault resistance) ขนาด 5 โอมห์ โดยสัญญาณกระแสฟอลต์จะเกิดอยู่บริเวณสายที่เชื่อมต่อระหว่างรีแอคเตอร์และด้านหน้าของชุดคาปาซิเตอร์ สำหรับเทคนิควิธีการควบคุมกระแสอินรัชด้วยกรณีพื้นฐาน การต่อตัวต้านทานหรือตัวเหนี่ยวนำขนานสวิตช์ และการควบคุมการปิดวงจร ไม่มีผลต่อขนาดของกระแสฟอลต์ที่เกิดขึ้น เนื่องจากในวงจรของชุดคาปาซิเตอร์แบงค์ไม่มีอิมพีแดนซ์เพื่อไปจำกัดขนาดของกระแสฟอลต์ ซึ่งแตกต่างจากวิธีการควบคุมขนาดสัญญาณทรานเซี้ยนต์ด้วยการต่อรีแอคเตอร์จำกัดกระแส และการต่อรีแอคเตอร์ขนาด 6% ตามลำดับ ซึ่งขนาดของกระแสฟอลต์จะลดลงตามขนาดของอิมพีแดนซ์ในวงจรชุดคาปาซิเตอร์แบงค์ โดยจะทำการจำลองการเกิดกระแสฟอลต์เฉาพะที่สเต็ปที่ 1 เนื่องจากพิกัดของชุดคาปาซิเตอร์แบงค์ในแต่ละสเต็ปมีขนาดพิกัดเท่ากันทุกสเต็ป ดังนั้นพฤติกรรมของขนาดกระแสฟอลต์จะมีค่าเท่ากันหรือใกล้เคียงกัน สำหรับการเกิดทรานเซี้ยนต์กระแสฟอลต์จะมีการกำหนดเวลาในการเริ่มเกิดกระแสฟอลต์ที่ t = 0.225 วินาที และทำการจำลองสัญญาณทั้งหมด 50 ไซเคิล (0 – 1 วินาที) โดยไม่มีการกำจัดฟอลต์ออก

4.2.1 แบบจำลองในการจำลองสัญญาณทรานเซี้ยนต์กระแสฟอลต์

เนื่องจากมีจำนวนชุดคาปาซิเตอร์แบงค์อยู่หลายสเต็ปต่อใช้งานร่วมกันอยู่ในระบบ เมื่อเกิดฟอลต์ที่สเต็ปใดสเต็ปหนึ่ง กระแสดิสชาร์จจากคาปาซิเตอร์ชุดอื่นๆ ที่ต่อร่วมอยู่ในระบบ จะจ่ายกระแสเข้ามายังจุดที่เกิดฟอลต์ ทำให้ขนาดของกระแสฟอลต์มีขนาดเพิ่มขึ้น ดังนั้นในวิทยานิพนธ์นี้จึงจำเป็นต้องพิจารณาเปรียบเทียบทั้งกรณีคิดและไม่คิดผลกระทบของกระแสดิสชาร์จจากแบงค์อื่นๆ ที่ต่อร่วมอยู่ในระบบ โดยสามารถแบ่งกรณีการจำลองสัญญาณทรานเซี้ยนต์กระแสฟอลต์ออกเป็นลักษณะ 3 เหตุการณ์ดังนี้

การเกิดทรานเซี้ยนต์กระแสฟอลต์กรณีมีการประยุกต์ใช้รีแอคเตอร์จำกัดกระแสขนาด 1 mH จะมีการจำลองดังนี้

- ฟอลต์ที่สเต็ปที่ 1 โดยสเต็ปอื่นๆ ไม่ได้ต่อใช้งานอยู่ในระบบ
- ฟอลต์ที่สเต็ปที่ 1 โดยสเต็ปที่ 2 ต่อใช้งาน แต่สเต็ปที่ 3 และ 4 ไม่ได้ต่อใช้งานอยู่ในระบบ
- ฟอลต์ที่สเต็ปที่ 1 โดยสเต็ปที่ 2 และ 3 ต่อใช้งาน แต่สเต็ปที่ 4 ไม่ได้ต่อใช้งานอยู่ในระบบ
- ฟอลต์ที่สเต็ปที่ 1 โดยสเต็ปที่ 2, 3 และ 4 ต่อใช้งานอยู่ในระบบ

การเกิดทรานเซี้ยนต์กระแสฟอลต์กรณีมีการประยุกต์ใช้รีแอคเตอร์ขนาด 6% จะมีลักษณะของการจำลองดังนี้

- ฟอลต์ที่สเต็ปที่ 1 โดยสเต็ปอื่นๆ ไม่ได้ต่อใช้งานอยู่ในระบบ
- ฟอลต์ที่สเต็ปที่ 1 โดยสเต็ปที่ 2 ต่อใช้งาน แต่สเต็ปที่ 3 และ 4 ไม่ได้ต่อใช้งานอยู่ในระบบ
- ฟอลต์ที่สเต็ปที่ 1 โดยสเต็ปที่ 2 และ 3 ต่อใช้งาน แต่สเต็ปที่ 4 ไม่ได้ต่อใช้งานอยู่ในระบบ
- ฟอลต์ที่สเต็ปที่ 1 โดยสเต็ปที่ 2, 3 และ 4 ต่อใช้งานอยู่ในระบบ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การเกิดทรานเซี้ยนต์กระแสฟอลต์กรณีพื้นฐาน การใช้ตัวต้านทานขนานสวิตช์ การใช้ตัวเหนี่ยวนำขนานสวิตช์ และวิธีการควบคุมการปิดวงจร หรือ Point-on-wave จะมีการจำลองดังนี้

- ฟอลต์ที่สเต็ปที่ 1 โดยสเต็ปอื่นๆ ไม่ได้ต่อใช้งานอยู่ในระบบ
- ฟอลต์ที่สเต็ปที่ 1 โดยสเต็ปที่ 2 ต่อใช้งาน แต่สเต็ปที่ 3 และ 4 ไม่ได้ต่อใช้งานอยู่ในระบบ
- ฟอลต์ที่สเต็ปที่ 1 โดยสเต็ปที่ 2 และ 3 ต่อใช้งาน แต่สเต็ปที่ 4 ไม่ได้ต่อใช้งานอยู่ในระบบ
- ฟอลต์ที่สเต็ปที่ 1 โดยสเต็ปที่ 2, 3 และ 4 ต่อใช้งานอยู่ในระบบ


4.2.2 จำลองผลกระทบจากการปรับเปลี่ยนค่าพารามิเตอร์ต่างๆ

ในการจำลองรูปแบบของสัญญาณทรานเซี้ยนต์กระแสฟอลต์นั้นเพื่อศึกษาสัญญาณของทรานเซี้ยนต์กระแสฟอลต์ที่แตกต่างกันจึงทำการการปรับเปลี่ยนพารามิเตอร์ที่มีผลเกี่ยวข้องกับลักษณะของสัญญาณทรานเซี้ยนต์กระแสฟอลต์ในระบบชุดคาปาซิเตอร์แบงค์ดังต่อไปนี้

- ประเภทของฟอลต์ 10 ประเภทได้แก่ AG, BG, CG, ABG, CAG, BCG, ABC, AB, CA, BC


- มุมที่เริ่มเกิดกระแสฟอลต์ 0 - 330° (12 มุม) เมื่อเทียบกับมุมเฟสของแรงดันที่เฟส A (ช่วงละ 30°) สำหรับการต่อรีแอคเตอร์จำกัดกระแส การต่อรีแอคเตอร์ขนาด 6% สำหรับวิธีการควบคุมการปิดวงจร การใช้ตัวเหนี่ยวนำและตัวต้านทานขนานสวิตช์ จะมีขนาดของกระแสฟอลต์ที่เท่ากันกับกรณีพื้นฐาน

จากรูปที่ 4.10 – 4.13 สามารถแสดงตัวอย่างของสัญญาณทรานเซี้ยนต์กระแสฟอลต์ที่จำลองได้ด้วยโปรแกรม PSCAD ซึ่งพบว่าขนาดของกระแสฟอลต์จะมีค่าสูงขึ้นถ้าพิจารณากระแสดิชชาร์จจากชุดคาปาซิเตอร์สเต็ปอื่นที่ต่อร่วมใช้งานอยู่บนบัสเดียวกันสำหรับกรณีพื้นฐาน การใช้ตัวเหนี่ยวนำหรือตัวต้านทานขนานสวิตช์ รวมทั้งการควบคุมการปิดวงจร ในขณะที่การใช้รีแอคเตอร์ต่ออนุกรมอยู่กับชุดคาปาซิเตอร์แบงค์นั้นจะมีกระแสฟอลต์ที่ต่ำกว่า เพราะอิมพีแดนซ์ในวงจรมีค่าสูงขึ้นนั่นเอง




รูปที่ 4.10 แสดงสัญญาณทรานเซี้ยนต์กระแสฟอลต์ประเภทต่างๆ ที่เกิดขึ้นที่สเต็ปที่ 1 ในขณะที่สเต็ปที่ 2, 3 และ 4 ต่อเข้าใช้งานในระบบ (ในกรณีพื้นฐานไม่มีการควบคุมขนาดกระแสทรานเซี้ยนต์)


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.11 แสดงสัญญาณทรานเซี้ยนต์กระแสฟอลต์ประเภทต่างๆ ที่เกิดขึ้นที่สเต็ปที่ 1 ในขณะที่สเต็ปที่ 2, 3 และ 4 ต่อเข้าใช้งานในระบบ (ในกรณีติดตั้งรีแอคเตอร์จำกัดกระแส)



รูปที่ 4.12 แสดงสัญญาณทรานเซี้ยนต์กระแสฟอลต์ประเภทต่างๆ ที่เกิดขึ้นที่สเต็ปที่ 1 ในขณะที่สเต็ปที่ 2, 3 และ 4 ต่อเข้าใช้งานในระบบ (ในกรณีติดตั้งรีแอคเตอร์ขนาด 6%)



รูปที่ 4.13 ตัวอย่างสัญญาณขององค์ประกอบกระแสลำดับบวก ขณะเกิดฟอลต์ที่แบงค์ 1

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4.3 การประยุกต์ใช้การแปลงเวฟเล็ตสำหรับวิเคราะห์ทรานเซี้ยนต์

สมมุติฐานที่ใช้สำหรับการวิเคราะห์สัญญาณทรานเซี้ยนต์กระแสอินรัชและกระแสฟอลต์คือ ในสภาวะปกติสัญญาณกระแสอินรัชและกระแสฟอลต์จะไม่มีองค์ประกอบความถี่สูงรวมอยู่ แต่ในสภาวะที่มีกระแสอินรัชหรือกระแสฟอลต์เกิดขึ้น จะมีการเปลี่ยนแปลงขององค์ประกอบความถี่สูงและเปลี่ยนแปลงไปตามรูปแบบประเภทของเทคนิคการลดทอนขนาดกระแสอินรัช และประเภทของการเกิดฟอลต์ที่เกิดขึ้นด้วย เช่น มุมที่เริ่มสับ, สเต็ปที่ทำการสับสวิตช์ เป็นต้น เนื่องจากการเปลี่ยนแปลงขององค์ประกอบความถี่สูงนั้นมีการเปลี่ยนแปลงที่รวดเร็วกว่าเมื่อเทียบกับองค์ประกอบความถี่พื้นฐานโดยยังคงข้อมูลที่สำคัญต่างๆ ไว้ ดังนั้นการพิจารณาองค์ประกอบความถี่สูงจึงสามารถที่จะลดขนาดของช่วงข้อมูลที่จะใช้วิเคราะห์ และส่งผลให้เวลาที่ใช้คำนวณลดลงอีกด้วย จากการศึกษานี้ได้กำหนดช่วงของข้อมูลพื้นฐานที่ใช้วิเคราะห์โดยใช้สัญญาณในช่วง ¼ ไซเคิลหลังจากเริ่มสับชุดคาปาซิเตอร์แบงค์เข้าใช้งานในระบบ หรือเริ่มเกิดฟอลต์ จากทฤษฎีพื้นฐานการแปลงเวฟเล็ตร่วมกันกับปัญญาประดิษฐ์ดังที่ได้กล่าวมาแล้วในบทที่ 3 ในโครงการวิจัยนี้จึงได้นำการประยุกต์การแปลงเวฟเล็ตแบบเต็มหน่วย (DWT) มาวิเคราะห์สัญญาณทรานเซี้ยนต์กระแสอินรัชและกระแสฟอลต์ที่เกิดขึ้นในชุดคาปาซิเตอร์แบงค์ โดยทำการวิเคราะห์สัญญาณทรานเซี้ยนต์กระแสอินรัชและกระแสฟอลต์ในแต่ละสเต็ป ค่าสัมประสิทธิ์ของกระแสในแต่ละเฟส รวมทั้งองค์ประกอบกระแสลำดับบวกที่ได้จากการแปลงเวฟเล็ตแบบเต็มหน่วย ถูกนำมาใช้สำหรับตรวจจับสัญญาณทรานเซี้ยนต์ที่เกิดขึ้นในระบบ การวิเคราะห์ค่าสัมประสิทธิ์ของกระแสฟอลต์และกระแสอินรัชทั้งหมด 30 สเกลจะถูกนำมาคำนวณหาค่าเบี่ยงเบนมาตราฐาน เพื่อดำเนินจำแนกกระแสอินรัชและกระแสฟอลต์ที่เกิดขึ้นนั้น อีกทั้งยังเป็นการจำแนกว่าเป็นลักษณะการสวิตช์ชิ่งแบบแยกเดี่ยว (isolate switching) หรือแบบหลังต่อหลัง (back-to-back switching) จากนั้นสเกลสูงสุดที่ตรวจจับได้ และค่าเบี่ยงเบนมาตราฐานจะถูกนำไปเป็นข้อมูลอินพุตให้กับเทคนิคปัญญาประดิษฐ์ โดยใช้กระบวนการฟัซซี่อินเฟอร์เรนซ์ (fuzzy inference system: FIS) และโครงข่ายประสาทเทียม (artificial intelligence) เพื่อจำแนกว่าสัญญาณทรานเซี้ยนต์กระแสอินรัชนั้น เกิดขึ้นจากการสวิตช์ชิ่งพร้อมด้วยเทคนิควิธีการลดทอนขนาดสัญญาณกระแสอินรัชด้วยวิธีใด โดยมีคำตอบที่ต้องการคือ เทคนิควิธีการลดทอนกระแสอินรัช 6 วิธี ได้แก่ (1) กรณีพื้นฐาน (2) ใช้ตัวต้านทานขนานสวิตช์ (3) ใช้ตัวเหนี่ยวนำขนานสวิตช์ (4) ใช้รีแอคเตอร์จำกัดกระแส (5) ใช้รีแอคเตอร์ขนาด 6% และ (6) ใช้ตัวควบคุมการปิดวงจร โดยสามารถแสดงรายละเอียดของการวิเคราะห์สัญญาณทรานเซี้ยนต์กระแสอินรัชในหัวข้อถัดไป

4.3.1 การวิเคราะห์ด้วยการแปลงเวฟเล็ต

ขั้นตอนการวิเคราะห์การแปลงเวฟเล็ตแบบเต็มหน่วยจะนำสัญญาณกระแสอินรัชที่ได้จากโปรแกรม PSCAD/EMTDC ในแต่ละเฟสจากการสวิตช์ชิ่งชุดคาปาซิเตอร์แบงค์ในแต่ละสเต็ป ตั้งแต่สเต็ปที่ 1 ถึง 4 มาทำการแปลงให้อยู่ในรูปขององค์ประกอบลำดับต่างๆ โดยใช้เมตริกซ์ของการแปลง (Sequence Transformation matrix) จากนั้นสัญญาณที่ได้จะถูกนำมาวิเคราะห์ด้วยการแปลงเวฟเล็ตแบบเต็มหน่วยโดยใช้ความถี่ของการสุ่ม (Sampling frequency rate) 250 kHz เพื่อทำการแยกองค์ประกอบความถี่สูงออกมาในสเกลที่ 1-30 โดยจำนวนสเกลหรือช่วงความถี่ที่นำมาใช้นั้นมีความสำคัญต่อผลการวิเคราะห์ เนื่องจากการใช้จำนวนสเกลหรือช่วงความถี่ที่มีความหลากหลายนั้นจะทำให้ข้อมูลในการวิเคราะห์มีปริมาณมากขึ้นและสะดวกต่อการตัดสินใจ แต่จะทำให้เวลาที่ใช้ในการวิเคราะห์มากขึ้นตามไปด้วย ดังนั้นการพิจารณาจำนวนสเกลที่เหมาะสมนั้นควรอยู่บนพื้นฐานที่ว่า


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จำนวนสเกลที่น้อยที่สุดที่ให้ความถูกต้องตามหลักการวิเคราะห์ที่สามารถยอมรับได้ เมื่อแยกองค์ประกอบความถี่สูงออกมา 30 สเกลด้วยกันแล้ว ต่อไปจึงพิจารณาการเปลี่ยนแปลงของแต่ละช่วงความถี่จากสัมประสิทธิ์ที่ได้ในแต่ละสเกล ผลที่ได้จะนำมาใช้ในการตรวจจับสัญญาณกระแสอินรัชที่เกิดขึ้น และเลือกข้อมูลในสเกลสูงสุดที่ตรวจจับได้นำไปเป็นอินพุตให้กับฟัซซี่ลอจิกและโครงข่ายประสาทเทียมต่อไป โดยจะเลือกใช้ข้อมูลในช่วง ¼ ไซเคิลหลังจากที่เริ่มเกิดกระแสอินรัช ซึ่งสั้นกว่าเมื่อเทียบกับหลักการเดิมที่ใช้การแปลงฟูเรียร์ที่ต้องใช้ช่วงของข้อมูลในการวิเคราะห์อย่างน้อย 1 ไซเคิล ในโครงงานวิจัยนี้ได้นำสัญญาณกระแสในแต่ละเฟส มาทำการแปลงให้อยู่ในรูปขององค์ประกอบลำดับต่างๆ ดังนั้นก่อนการแปลงจึงต้องทำการหาเมตริกซ์ของการแปลง (Sequence Transformation matrix) ที่ใช้ในการแปลงค่าของกระแสในแต่ละเฟส ให้อยู่ในเทอมขององค์ประกอบลำดับต่างๆ ซึ่งสมการการแปลงได้แสดงอยู่ในสมการที่ 4.1

$$\begin{bmatrix} I_0 \\ I_1 \\ I_2 \end{bmatrix} = [T] \cdot \begin{bmatrix} I_a \\ I_b \\ I_c \end{bmatrix} \tag{4.1}$$


เมื่อ I_0 หมายถึง Zero sequence, I_1 หมายถึง Positive sequence, I_2 หมายถึง Negative sequence และ T หมายถึง เมตริกการแปลงของคาร์ก (Clarke's transformation matrix)

จากนั้นนำสัญญาณของทรานเซี้ยนต์กระแสอินรัชเฟส A, B, C และองค์ประกอบกระแสลำดับบวก และศูนย์ มาดำเนินการแปลงเวฟเล็ตแบบเต็มหน่วยในช่วง ¼ ไซเคิลหลังจากที่เริ่มเกิดกระแสอินรัช ซึ่งสามารถแสดงตัวอย่างผลของการแปลงเวฟเล็ตได้ดังรูปที่ 4.14 – 4.16 ตามลำดับ




รูปที่ 4.14 ผลการแปลงเวฟเล็ตแบบเต็มหน่วยของสัญญาณทรานเซี้ยนต์กระแสอินรัชในสเต็ปที่ 4 โดยกรณีพื้นฐาน (ไม่มีการควบคุมขนาดกระแสอินรัช)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.15 ผลการแปลงเวฟเล็ตแบบเต็มหน่วยของสัญญาณทรานเซี้ยนต์กระแสอินรัชในสเต็ปที่ 4 โดยมีวิธีการควบคุมกระแสอินรัชด้วย 6% reactor




รูปที่ 4.16 ผลการแปลงเวฟเล็ตแบบเต็มหน่วยของสัญญาณทรานเซี้ยนต์กระแสอินรัชในสเต็ปที่ 4 โดยมีวิธีการควบคุมกระแสอินรัชด้วย CLR

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4.3.2 การตรวจจับสัญญาณทรานเซี้ยนต์

การตรวจจับและจำแนกสัญญาณทรานเซี้ยนต์กระแสอินรัชและกระแสฟอลต์เป็นสิ่งสำคัญสำหรับแผนงานการป้องกันรีเลย์กระแสไม่สมดุลสำหรับชุดคาปาซิเตอร์แบงค์แรงดันสูงในระบบส่งจ่ายกำลังไฟฟ้า ถ้าตรวจจับทรานเซี้ยนต์กระแสอินรัช และกระแสฟอลต์ที่เกิดขึ้นนั้นได้อย่างถูกต้อง จะทำให้รีเลย์ป้องกันกระแสไม่สมดุลทำงานได้อย่างถูกต้อง รีเลย์ไม่ปลดวงจรชุดคาปาซิเตอร์แบงค์ออกจากระบบในขณะที่เริ่มจ่ายไฟให้กับชุดคาปาซิเตอร์ อีกทั้งยังสามารถสั่งปลดวงจรชุดคาปาซิเตอร์แบงค์ออกจากระบบได้ทันทีที่เกิดฟอลต์ การเลือกใช้ข้อมูลค่าสัมประสิทธิ์ในสเกลสูงสุดที่ตรวจจับสัญญาณทรานเซี้ยนต์กระแสฟอลต์ หรือกระแสอินรัชได้ จะถูกนำไปคำนวณหาค่าเบี่ยงเบนมาตราฐานเพื่อดำเนินการระบุประเภทของสัญญาณทรานเซี้ยนต์กระแสอินรัชว่าเป็นการสวิตช์แบบแยกเดี่ยว หรือแบบหลังต่อหลัง รวมถึงระบุประเภทของสัญญาณทรานเซี้ยนต์ที่ตรวจจับได้ ซึ่งการตรวจจับสัญญาณทรานเซี้ยนต์กระแสอินรัชและกระแสฟอลต์ สามารถทำได้โดยการนำสัญญาณกระแสในแต่ละเฟส และสัญญาณขององค์ประกอบกระแสลำดับต่างๆ ในแต่ละสเต็ปมาผ่านการแปลงเวฟเล็ตแบบเต็มหน่วย โดยใช้เวฟเล็ตแม่ชนิด daubechies4 (db4) เพื่อแยกองค์ประกอบความถี่สูงออกมา 30 สเกลด้วยกัน โดยเวฟเล็ตแม่ชนิด db4 ถูกนำมาใช้ในการวิเคราะห์สัญญาณทรานเซี้ยนต์ เนื่องจากลักษณะรูปร่างของรูปคลื่นเวฟเล็ตนั้นมีความเหมาะสมกับสัญญาณทรานเซี้ยนต์กระแสอินรัชที่ไม่สมมาตร นอกจากนั้นการแปลงเวฟเล็ตจะใช้ช่วงเวลาในการวิเคราะห์ที่สั้นกว่าเทคนิคอื่นๆ จากรูปที่ 4.17 บล็อกไดอะแกรมประกอบไปด้วยการแปลงเวฟเล็ตแบบเต็มหน่วย การวิเคราะห์สเกลเวฟเล็ต การเลือกเวฟเล็ตสเกลที่สูงที่สุดที่ตรวจจับได้ และการแยกแยะประเภทของสัญญาณทรานเซี้ยนต์กระแสอินรัชและกระแสฟอลต์พร้อมวิธีการลดทอนขนาดกระแสอินรัชทั้ง 6 วิธี เพื่อศึกษาหาสาเหตุความเป็นไปได้ว่า การสวิตช์ชิ่งชุดคาปาซิเตอร์นั้นเป็นการสวิตช์แบบแยกเดี่ยว หรือแบบหลังต่อหลัง หรือเป็นฟอลต์และใช้เทคนิควิธีการควบคุม หรือการลดทอนขนาดกระแสอินรัชด้วยวิธีใด



รูปที่ 4.17 บล็อกไดอะแกรมการวิเคราะห์สัญญาณด้วยการแปลงเวฟเล็ตแบบเต็มหน่วย

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4.3.3 อัลกอริทึมสำหรับการตรวจจับและจำแนกสัญญาณกระแสอินรัช

ค่าสัมประสิทธิ์จากการแปลงเวฟเล็ตในแต่ละเฟสในช่วงสวิตช์ชุดคาปาซิเตอร์แบงค์ถูกมาดำเนินการวิเคราะห์เพื่อตรวจจับสัญญาณทรานเซี้ยนต์กระแสอินรัชความถี่สูง โดยใช้หลักการของชุดคำสั่ง if-then ซึ่งค่าสัมประสิทธิ์ที่ได้ จะถูกนำมาเปรียบเทียบกับค่าสัมประสิทธิ์จากการแปลงเวฟเล็ตในช่วงที่ชุดคาปาซิเตอร์แบงค์จ่ายไฟในสภาวะปกติ ค่าสัมประสิทธิ์ที่ได้จากการแปลงเวฟเล็ตในแต่ละสเกลทั้งหมด 30 สเกล ถูกนำมาคำนวณตามสมการที่ 8

$$E_{\psi}(s) = \sum_{m=0}^{n} |DWT(m,n)|^2 \tag{4.2}$$

ค่าสัมประสิทธิ์จากการแปลงเวฟเล็ตในแต่ละเฟสในช่วงสวิตช์ชุดคาปาซิเตอร์แบงค์ถูกมาดำเนินการวิเคราะห์เพื่อตรวจจับสัญญาณทรานเซี้ยนต์กระแสอินรัชความถี่สูง โดยใช้หลักการของชุดคำสั่ง if-then ซึ่งค่าสัมประสิทธิ์ที่ได้ จะถูกนำมาเปรียบเทียบกับค่าสัมประสิทธิ์จากการแปลงเวฟเล็ตในช่วงที่ชุดคาปาซิเตอร์แบงค์จ่ายไฟในสภาวะปกติ ชุดคำสั่ง if-then สามารถแสดงให้เห็นได้ตามสมการข้างล่างนี้

If (IA,max) > (1.3xThreshold),1,0),
If (IB,max) > (1.3xThreshold),1,0),
If (IC,max) > (1.3xThreshold),1,0),
If (Imax,positive) > (1.3xThreshold),1,0)

และ

If (AND (Imax,positive) = 1,
SUM (IA:IB:IC,max) ≥ 2),"Abnormal","Normal")

ชุดคำสั่ง if-then ดังกล่าวข้างต้นถูกนำมาออกแบบให้มีความสอดคล้องกันกับปรากฏการณ์การเกิดสัญญาณทรานเซี้ยนต์กระแสอินรัชในระบบ และทฤษฎีการตั้งค่ารีเลย์ป้องกันตามมาตรฐาน IEC 60871-1:2014 [18], IEC 60871-3:2015 [3], IEEE Std. 1036-2010 [1] และ IEEE Std. C37.99-2012 [2] โดยตัวคาปาซิเตอร์ต้องมีความสามารถในการทำงานได้ในพิกัดกระแส 1.3 เท่าของพิกัดกระแสปกติที่แรงดันและความถี่ไฟฟ้ากำลัง 50Hz ไม่รวมสัญญาณทรานเซี้ยนต์อื่นๆ ดังนั้นรีเลย์ป้องกันของชุดคาปาซิเตอร์แบงค์จะถูกตั้งค่าของกระแสไว้ในย่าน 1.3 หรือ 1.4 เท่าของกระแสพิกัด โดยเวลาในการทำงานของรีเลย์จะต้องยาวพอที่รีเลย์จะไม่สั่งให้เซอร์กิตเบรคเกอร์ปลดชุดคาปาซิเตอร์แบงค์ออกจากระบบในขณะที่นำชุดคาปาซิเตอร์เข้าใช้งาน จากชุดคำสั่ง if-then ดังกล่าวข้างต้น ตัวเลข 1.3 เท่า จึงได้มาจากค่ากระแสของชุดคาปาซิเตอร์ที่อยู่ในสภาวะโอเวอร์โหลดตามเงื่อนไขการตั้งค่าของรีเลย์ป้องกัน ถ้ากระแสเฟส A, B, C, องค์ประกอบกระแสลำดับบวก มีค่ามากกว่า 1.3 เท่า แสดงให้เห็นว่าอุปกรณ์ชุดคาปาซิเตอร์แบงค์เกิดการโอเวอร์โหลด และมีโอกาสสูงที่ชุดคาปาซิเตอร์ยูนิตจะได้รับความเสียหาย และนำไปสู่การระเบิดในที่สุด เงื่อนไขการตั้งค่า 1.3 เท่านี้ใช้สำหรับรีเลย์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การป้องกันกระแสเกิน ในสภาวะชุดคาปาซิเตอร์แบงค์ปิดวงจร ทรานเซี้ยนต์กระแสอินรัชเฟส A, B, C และองค์ประกอบกระแสลำดับบวกจะมีขนาดเพิ่มขึ้นอย่างรวดเร็ว และสูงมากกว่าค่ากระแสใช้งานปกติตามขนาดพิกัดของชุดคาปาซิเตอร์แบงค์ ดังนั้นผลที่ได้รับจากอัลกอริทึมที่นำเสนอสำหรับตรวจจับกระแสอินรัชคือสภาวะผิดปกติ (abnormal) เนื่องด้วยผลรวมของค่าสัมประสิทธิ์จากการแปลงเวฟเล็ตขององค์ประกอบกระแสลำดับบวกในช่วงสวิตช์ชิ่งจะมีค่าสูงกว่าค่าสัมประสิทธิ์จากการแปลงเวฟเล็ตในช่วงที่ชุดคาปาซิเตอร์แบงค์ขณะใช้งานปกติที่พิกัด และจากผลของค่าสัมประสิทธิ์จากการแปลงเวฟเล็ตในแต่ละเฟสที่ตรวจจับได้มีค่ามากกว่า 2 เฟส จึงสามารถสรุปได้ว่าสัญญาณเหล่านั้นคือสัญญาณในสภาวะผิดปกติ เงื่อนไขที่ต้องใช้ผลรวมของเฟสที่มีค่าสัมประสิทธิ์จากการแปลงเวฟเล็ตที่ตรวจจับได้ที่กระแสเฟส A, B และ C มีค่ามากกว่า 2 เฟส เนื่องจากการสวิตช์ชิ่งที่มุมของแรงดันเฟส A เป็น 0 องศา ดังนั้นขนาดกระแสอินรัชที่เกิดขึ้นจะมีขนาดที่ต่ำ

อย่างไรก็ตามเรายังไม่สามารถตัดสินใจได้ว่าสัญญาณกระแสที่ตรวจจับได้นั้น เป็นสัญญาณทรานเซี้ยนต์กระแสอินรัช หรือกระแสฟอลต์ หรือกระแสชุดคาปาซิเตอร์แบงค์จากการใช้งานปกติที่พิกัด อัลกอริทึมสำหรับการคำนวณค่าเบี่ยงเบนมาตราฐานจึงได้ถูกนำมาดำเนินการเพื่อแยกแยะประเภทของสัญญาณทรานเซี้ยนต์ที่ตรวจจับได้ ด้วยเหตุนี้การคำนวณหาค่าเบี่ยงเบนมาตรฐานจึงเป็นสิ่งที่จำเป็นสำหรับแยกแยะประเภทสัญญาณทรานเซี้ยนต์ที่เกิดขึ้น [9] ดังนั้นอัลกอริทึมที่นำเสนอสามารถสรุปได้ตามสมการดังนี้

$$\sigma = \sqrt{\frac{1}{N}\sum_{s=1}^{N}\left(E_{\psi}(s) - \mu\right)^2} \tag{4.3}$$


ค่าเบี่ยงเบนมาตรฐานจากการวิเคราะห์การแปลงเวฟเล็ต และจำนวนสเกลสูงสุดที่ตรวจจับได้ถูกนำไปวิเคราะห์เพื่อแยกแยะว่าสัญญาณทรานเซี้ยนต์ที่เกิดขึ้นนั้น เป็นสัญญาณทรานเซี้ยนต์กระแสอินรัช หรือเป็นกระแสใช้งานปกติที่พิกัด และถ้าเป็นทรานเซี้ยนต์กระแสอินรัช กระแสอินรัชที่เกิดขึ้นนั้น เกิดจากการสวิตช์ชุดคาปาซิเตอร์แบงค์แบบแยกเดี่ยว หรือแบบหลังต่อหลัง ซึ่งชุดคำสั่ง *if-then* ถูกนำมาใช้ในกรณีนี้ ซึ่งสามารถแสดงให้เห็นถึงชุดคำสั่งดังกล่าวได้ดังนี้

IF (AND (STDEV,inrush,positive) > (1.3*STDEV,threshold,positive), Wavelet,scale max < 0.6 x (Wavelet,scale threshold), “Back-to-Back switching", “Normal switching")


จากอัลกอริทึมที่นำเสนอ ค่าเบี่ยงเบนมาตรฐานจากการแปลงเวฟเล็ตขององค์ประกอบกระแสลำดับบวกจะต้องถูกคูณด้วย 1.30 เท่า เพื่อกำหนดให้เป็นค่าเริ่มต้นในการแยกแยะประเภทของกระแสอินรัช สำหรับตัวแปร STDEV,inrush,positive หมายถึงค่าเบี่ยงเบนมาตรฐานจากการแปลงเวฟเล็ตขององค์ประกอบกระแสลำดับบวก ซึ่งจะถูกคำนวณมาจากค่าเบี่ยงเบนมาตราฐานที่ได้จากการแปลงเวฟเล็ตแบบเต็มหน่วยตั้งแต่สเกลที่ 1 จนถึงสเกลที่ 30 (รวมทั้งหมด 30 สเกล) และสำหรับตัวแปร STDEV,threshold,positive หมายถึงค่าเบี่ยงเบนมาตรฐานจากการแปลงเวฟเล็ตขององค์ประกอบกระแสลำดับบวกตั้งแต่สเกลที่ 1 จนถึงสเกลที่ 30 ของกระแสใช้งานปกติที่พิกัด

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากรูปที่ 4.18 แสดงภาพตัดขวางแบบ 3 มิติ จากการแปลงเวฟเล็ตแบบเต็มหน่วยของกระแสอินรัชในกรณีที่นำชุดคาปาซิเตอร์สเต็ปที่ 4 เข้าใช้งานในระบบ โดยไม่มีการควบคุมขนาดกระแสอินรัช ในขณะที่รูป 4.19 แสดงการวิเคราะห์สเกลการแปลงเวฟเล็ตสำหรับตรวจจับกระแสอินรัช กรณีชุดคาปาซิเตอร์แบงค์จ่ายไฟปกติ จากรูปแบบวิธีการวิเคราะห์สัญญาณทรานเซี้ยนต์กระแสอินรัช รวมถึงอัลกอริทึมที่นำเสนอสามารถแสดงสรุปเป็นแผนภาพ (Flow chart) การทำงานได้ดังรูปที่ 4.18




รูปที่ 4.18 แสดงภาพตัดขวางแบบ 3 มิติ จากการแปลงเวฟเล็ตแบบเต็มหน่วยของกระแสอินรัช ในกรณีที่นำคาปาซิเตอร์สเต็ปที่ 4 เข้าใช้งานในระบบ โดยไม่มีการควบคุมขนาดกระแสอินรัช



รูปที่ 4.19 การวิเคราะห์สเกลการแปลงเวฟเล็ตสำหรับตรวจจับกระแสอินรัชจากชุดคาปาซิเตอร์แบงค์ กรณีชุดคาปาซิเตอร์แบงค์จ่ายไฟปกติเข้าในระบบ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.20 แสดงแผนผังการตรวจจับและจำแนกสัญญาณกระแสอินรัชด้วยการแปลงเวฟเล็ต

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4.3.5 อัลกอริทึมสำหรับการตรวจจับและจำแนกสัญญาณกระแสฟอลต์

ค่าสัมประสิทธิ์จากการแปลงเวฟเล็ตในแต่ละเฟส และองค์ประกอบกระแสลำดับบวกถูกดำเนินการวิเคราะห์เพื่อตรวจจับ และจำแนกสัญญาณทรานเซี้ยนต์กระแสฟอลต์ความถี่สูง โดยใช้หลักการของชุดคำสั่ง if-then ซึ่งค่าสัมประสิทธิ์ที่ได้จะถูกนำมาเปรียบเทียบกับค่าสัมประสิทธิ์จากการแปลงเวฟเล็ตในช่วงที่ชุดคาปาซิเตอร์แบงค์จ่ายไฟในสภาวะปกติ โดยมีขั้นตอนการวิเคราะห์ดังแสดงในรูปที่ 4.21 จากขั้นตอนการตรวจจับและจำแนกกระแสฟอลต์ ค่าสัมประสิทธิ์ที่ได้จากการแปลงเวฟเล็ตแบบเต็มหน่วยจากเฟส A, B , C และองค์ประกอบกระแสลำดับบวกทั้งหมด 30 สเกล ถูกนำมาวิเคราะห์ด้วยชุดคำสั่ง If-then เพื่อตรวจจับสัญญาณทรานเซี้ยนต์กระแสฟอลต์ ดังต่อไปนี้

If (IA, max, post) > (3×Threshold value),1,0),
If (IB, max, post) > (3×Threshold value),1,0),
If (IC, max, post) > (3×Threshold value),1,0),
If (Imax, positive, post) > (3×Threshold value),1,0)

and


If (AND (Imax, positive, post) = 1,
SUM (IA:IB:IC, max, post) ≥ 1),"Abnormal", "Normal")

อัลกอริทึมสำหรับจำแนกสัญญาณทรานเซี้ยนต์ที่ตรวจจับได้นั้น เป็นสัญญาณกระแสฟอลต์หรือกระแสอินรัชสามารถทำได้โดยใช้ชุดคำสั่ง If-then ดังต่อไปนี้

If (X1 ≥ 7th scale, If (AND (X1 ≥ 7th scale, X2 ≥ 9 scale detection), If (X3 <100,"Fault","Switching"), If (AND (X3 > 1, X4 > 5), "Fault", "Switching")), If (AND (X2 9 scale detection, X3 < 100),"Fault", "Switching"))

เมื่อ
X1 = สเกลสูงสุดที่ตรวจจับได้
X2 = นับจำนวนสเกลที่ตรวจจับได้ในกรณี Abnormal case มากกว่าหรือเท่ากับ 9 สเกล จากทั้งหมด 30 สเกล
X3 = STDEV,inrush,positive (ค่าเบี่ยงเบนมาตรฐานจากการวิเคราะห์ค่าสัมประสิทธิ์ทั้ง 30 สเกลขององค์ประกอบกระแสลำดับบวก)
X4 = ค่าสัมประสิทธิ์สูงสุดขององค์ประกอบกระแสลำดับบวกจากการแปลงเวฟเล็ต

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.21 แสดงแผนผังการตรวจจับและจำแนกสัญญาณกระแสฟอลต์ด้วยการแปลงเวฟเล็ต

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4.4 การวิเคราะห์สัญญาณทรานเซี้ยนต์ด้วยกระบวนการฟัซซี่

กลไกการอนุมานฟัซซี่ถูกนำมาวิเคราะห์เพื่อใช้จำแนกลักษณะของสัญญาณกระแสอินรัชที่เกิดขึ้น โดยมีวัตุประสงค์คือต้องมีความสามารถในการระบุได้ว่า สัญญาณกระแสอินรัชที่ตรวจจับได้นั้น เป็นสัญญาณกระแสอินรัชที่เกิดขึ้นการการสวิตช์ชุดคาปาซิเตอร์แบงค์ด้วยเทคนิควิธีการควบคุมขนาดของกระแสอินรัชด้วยวิธีใด เช่น จำแนกได้ว่าเป็นการสวิตช์ชิ่งแบบหลังต่อหลัง โดยใช้เทคนิควิธีการควบคุมขนาดกระแสอินรัชด้วยการติดตั้งรีแอคเตอร์จำกัดกระแส หรือไม่มีการควบคุมขนาดกระแสอินรัชเลย สามารถจำแนกการสวิตชิ่งชุดคาปาซิเตอร์แบบแยกเดี่ยวและแบบหลังต่อหลัง อีกทั้งยังสามารถจำแนกสัญญาณที่ตรวจจับได้นั้น เป็นสัญาณกระแสอินรัชจากการสวิตช์ชุดคาปาซิเตอร์แบงค์ หรือเป็นสัญญาณกระแสฟอลต์ในระบบชุดคาปาซิเตอร์แบงค์ เป็นต้น กฎของแมมดานี (Mamdani) ในกระบวนการฟัซซี่ถูกนำมาใช้จำแนกสัญญาณทรานเซี้ยนต์กระแสอินรัชที่เกิดขึ้น โดยมีรายละเอียดการวิเคราะห์ดังนี้

4.4.1 การวิเคราะห์ด้วยการกระบวนการฟัซซี่

จากที่กล่าวมาแล้วในบทที่ 3 เกี่ยวกับทฤษฎีพื้นฐานของระบบฟัซซี่ลอจิกว่า ฟัซซี่ลอจิกใช้ตัวเลขแทนตัวแปรที่เป็นภาษาพูดตามธรรมชาติที่คลุมเครือไม่ชัดเจนของมนุษย์ ฟัซซี่ลอจิก หรือ ฟัซซี่เซตจึงถูกใช้เพื่ออธิบายสิ่งที่มีความคลุมเครือและไม่สามารถกำหนดขอบเขตได้อย่างชัดเจน ฟัซซี่ลอจิกจัดการกับข้อมูลโดยการประมาณอย่างเป็นระบบ ทำให้สามารถนำฟัซซี่ลอจิกมาใช้ควบคุมระบบที่ไม่เป็นเชิงเส้น หรือจำลองระบบที่ซับซ้อนได้อย่างมีประสิทธิภาพ ส่วนการควบคุมแบบฟัซซี่คือการนำส่วนที่เป็นประสบการณ์หรือความชำนาญของผู้ควบคุมระบบมาสร้างเป็นกฎแบบฟัซซี่ และเก็บไว้เป็นฐานความรู้ ในการออกแบบสร้างแบบจำลองฟัซซี่ที่จะกล่าวถึงต่อไปนี้ จะเป็นตัวควบคุมแบบใช้ฐานความรู้ (Knowledge base) ซึ่งเป็นกฎหรือแนวทางที่ใช้ในการควบคุมระบบ ซึ่งจุดมุ่งหมายของการสร้างแบบจำลองฟัซซี่โลจิกในวิทยานิพนธ์นี้คือ สร้างแบบจำลองฟัซซี่โลจิกเพื่อให้ได้เอาต์พุตตามที่ต้องการ ซึ่งสามารถอธิบายการออกแบบในแต่ละขั้นตอนได้ดังต่อไปนี้

1) ฟัซซิฟิเคชันโมดูล (Fuzzification Module)

เป็นขั้นตอนการแปลงอินพุตแบบคริปส์เซตของข้อมูลอินพุตในแต่ละชุดข้อมูล ให้อยู่ในรูปของฟัซซี่เซต โดยค่าระดับฟังก์ชันความเป็นสมาชิกของข้อมูลมีค่าอยู่ในช่วง [0,1]

2) ฐานความรู้ (Knowledge Base)

ฐานความรู้ประกอบไปด้วยฐานข้อมูล (data base) และฐานกฎ (rules base) ในส่วนของฐานข้อมูลนั้นจะเป็นที่เก็บฟังก์ชันความเป็นสมาชิกต่างๆ ของทั้งตัวแปรอินพุตและเอาท์พุท ส่วนฐานกฎ เป็นที่เก็บกฎการควบคุมของฟัซซี่โลจิก ซึ่งอาจอยู่ในรูปของชุดคำสั่ง IF-THEN ฟังก์ชันความเป็นสมาชิกของอินพุต เป็นฟังก์ชันที่ใช้แปลงข้อมูลอินพุตแบบคริปส์เซตชุดที่ 1 และ 2 เป็นต้นให้อยู่ในรูปของฟัซซี่เซต โดยสามารถกำหนดย่านของเอกภพสัมพัทธ์ของข้อมูลทั้งสองชุดได้ สำหรับโครงงานการวิจัยนี้เลือกใช้การสร้างฟังก์ชันความเป็นสมาชิกให้กับตัวแปรอินพุตเป็นแบบฟังก์ชันรูปสี่เหลี่ยมคางหมู (trapezoidal membership function) เนื่องจากจะมีค่าที่เหมาะสมมากที่สุดอยู่กลุ่มหนึ่งที่ทำให้ค่าความเป็นสมาชิกของเทอมเซตนั้นๆ มีค่าเท่ากับหนึ่ง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3) กลไกการอนุมานฟัซซี่ (Fuzzy Inference Engine)

การอนุมานฟัซซี่จะอาศัยหลักการของกฎฟัซซี่โลจิกในรูปแบบคำสั่ง IF-THEN จากฐานความรู้ของฟัซซี่ โดยประพจน์ที่ตามหลัง IF จะเป็นเงื่อนไขเรียกว่าเหตุ (antecedent) ซึ่งคืออินพุตของฟัซซี่ ส่วนประพจน์ที่ตามหลัง THEN เรียกว่าผล (consequent) ซึ่งเป็นเอาท์พุทของฟัซซี่ ผลของการหาค่าระดับความเป็นสมาชิกสามารถทำการอนุมานได้ตามกฎการอนุมานแบบแมมดานี (Mamdani's rule)

4) ฟังก์ชันความเป็นสมาชิกของเอาต์พุต

เป็นตัวกำหนดค่าตัวแปรเอาต์พุตของฟัซซี่เซต เพื่อค่าที่ได้จะถูกนำไปใช้สำหรับการอนุมาน (Inference) สำหรับโครงงานการวิจัยนี้เลือกใช้การสร้างฟังก์ชันความเป็นสมาชิกให้กับตัวแปรเอาต์พุตเป็นแบบฟังก์ชันรูปสามเหลี่ยม

5) ดีฟัซซิฟิเคชัน (Defuzzification Module)

ทำหน้าที่แปลงค่าความเป็นสมาชิกที่ได้จากกลไกการอนุมานกลับมาเป็นค่าแบบคริปส์เซตโดยการอนุมานจากค่าความจริงในส่วนของเหตุในแบบจำลองฟัซซี่ ค่าที่ได้เป็นเลขจำนวนจริงที่อยู่ในโดเมนของตัวแปรเอาท์พุท ซึ่งใช้ระบุประเภทของสัญญาณทรานเซี้ยนต์กระแสอินรัชต่อไป ในโปรแกรม MATLAB มีการดีฟัซซิฟิเคชันอยู่หลายวิธี สำหรับโครงงานการวิจัยนี้เลือกใช้อัลกอริทึมการหาค่าจุดศูนย์กลางการถ่วงน้ำหนัก (COG method) ดังสมการที่ 4.4 และสามารถแสดงตัวอย่างของกลไกการอนุมานแบบวิธี Mamdani's rule และการทำดีฟัซซิฟิเคชันด้วยวิธี COG method


$$Z_0 = \frac{\sum_{i=1}^{n} \mu_c(Z_i) \times Z_i}{\sum_{i=1}^{n} \mu_c(Z_i)} \qquad (4.4)$$

เมื่อ Z_0 = ตัวแปรเอาท์พุทในรูปของคริปส์เซต, Z_i = ตัวแปรเอาท์พุทที่ได้จากแต่ละกฎ, i = จำนวนกฎที่ถูกประเมิน, $\mu_c(Z_i)$ = ค่าความเป็นสมาชิกที่ได้จากการอนุมาน


4.4.2 การจำแนกสัญญาณกระแสอินรัชแบบแยกเดี่ยวและแบบหลังต่อหลัง

ในวิทยานิพนธ์นี้ได้ทำการเลือกตัวแปรอินพุตในส่วนของการจำแนกสัญญาณกระแสอินรัชแบบแยกเดี่ยว และแบบหลังต่อหลัง โดยใช้ค่าเบี่ยงเบนมาตราฐานจากค่าสัมประสิทธิ์ของผลการแปลงเวฟเล็ตแบบเต็มหน่วยทั้งหมด 30 สเกล, ค่าสูงสุดของสัมประสิทธิ์จากการแปลงเวฟเล็ตขององค์ประกอบกระแสลำดับบวกในสเกลสูงสุดที่ตรวจจับจากการวิเคราะห์ค่าสัมประสิทธิ์ของการแปลงเวฟเล็ตตั้งแต่สเกลที่ 1 จนถึงสเกลที่ 30 และสเกลสูงสุดที่ตรวจจับได้ สามารถแสดงโครงสร้างของกระบวนการฟัซซี่ ค่าฟังก์ชั่นความเป็นสมาชิกของแต่ละชุดข้อมูล ทั้งข้อมูลอินพุตและเอาต์พุต กลไกการอนุมานแบบ Mamdani's rule และการทำดีฟัซซิฟิเคชันด้วยวิธี COG method สำหรับการจำแนกประเภทของการสวิตชิ่งได้ตามรูปดังต่อไปนี้


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.22 บล็อกไดอะแกรมแสดงการจำแนกคุณลักษณะของสัญญาณทรานเซี้ยนต์กระแสอินรัช




รูปที่ 4.23 กราฟฟังก์ชันความเป็นสมาชิกของตัวแปรอินพุตชุดที่ 1 - ค่าสูงสุดของสัมประสิทธิ์จากการแปลงเวฟเล็ตขององค์ประกอบกระแสลำดับบวก




รูปที่ 4.24 กราฟฟังก์ชันความเป็นสมาชิกของตัวแปรอินพุตชุดที่ 2 - ค่าเบี่ยงเบนมาตราฐาน


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.25 กราฟฟังก์ชันความเป็นสมาชิกของตัวแปรอินพุตชุดที่ 3 – สเกลสูงสุดที่ตรวจจับได้



รูปที่ 4.26 กราฟฟังก์ชันความเป็นสมาชิกของตัวแปรเอาต์พุต - ประเภทการสวิตชิ่งกระแสอินรัช




รูปที่ 4.27 กลไกการอนุมานแบบ Mamdani's rule และการทำดีฟัซซิฟิเคชันด้วยวิธี COG method สำหรับการจำแนกประเภทการสวิตช์ชิ่งกระแสอินรัช

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


4.4.3 การจำแนกเทคนิควิธีการลดทอนขนาดกระแสอินรัชชนิดต่าง ๆ

กระบวนการฟัซซี่ลอจิกได้ถูกนำมาใช้วิเคราะห์คุณลักษณะของสัญญาณทางไฟฟ้าได้อย่างเหมาะสม ในโครงงานการวิจัยฉบับนี้จึงได้ทำการเลือกตัวแปรอินพุตในส่วนของการจำแนกประเภทของสัญญาณทรานเซี้ยนต์กระแสอินรัชที่ประกอบไปด้วยทั้ง 6 วิธีการควบคุมขนาดกระแสอินรัช กระบวนการฟัซซี่ประกอบไปด้วยข้อมูลอินพุต 2 ตัวแปร ซึ่งได้แก่ ค่าเบี่ยงเบนมาตราฐาน ซึ่งคำนวณมาจากค่าสัมประสิทธิ์การแปลงเวฟเล็ตแบบเต็มหน่วยของสัญญาณองค์ประกอบกระแสลำดับบวกทั้ง 30 สเกล นำมาเป็นข้อมูลอินพุตชุดที่ 1 และสเกลเวฟเล็ตสูงสุดที่ตรวจจับได้จากการแปลงเวฟเล็ตแบบเต็มหน่วยของสัญญาณองค์ประกอบกระแสลำดับบวกเป็นข้อมูลอินพุตชุดที่ 2 โดยข้อมูลอินพุตมีจำนวนทั้งหมด 488 ชุด (พิจารณาทั้งต่อโหลดและไม่ต่อโหลด) ในส่วนของตัวแปรเอาท์พุทจะมีค่าสัมพันธ์กับประเภทของสัญญาณ ทรานเซี้ยนต์กระแสอินรัชที่ประกอบไปด้วยทั้ง 6 วิธีการควบคุมขนาดกระแสอินรัช ดังแสดงในรูปที่ 4.24 การสร้างแบบจำลองฟัซซี่โลจิกจะมีโครงสร้างประกอบด้วย 2 อินพุต และ 1 เอาท์พุท สำหรับกฎจะมี 21 กฎ สำหรับการสวิตช์ชิ่งแบบแยกเดี่ยว และ 35 กฎ สำหรับการสวิตช์ชิ่งแบบหลังต่อหลัง การสร้างฟังก์ชันความเป็นสมาชิกให้กับตัวแปรอินพุตชุดที่ 1 เป็นแบบฟังก์ชันรูปสี่เหลี่ยมคางหมู และสามารถแสดงกราฟฟังก์ชันความเป็นสมาชิกของตัวแปรอินพุต สำหรับการเตรียมข้อมูลอินพุตชุดที่ 1 นั้น เนื่องจากค่าเบี่ยงเบนมาตรฐานที่คำนวณได้มีค่าต่ำมากมีหน่วยเป็นจุดทศนิยม ทำให้ยากต่อการกำหนดย่านของเอกภพสัมพัทธ์ ดังนั้นเพื่อให้ง่ายต่อการพิจารณาหาย่านเอกภพสัมพัทธ์สำหรับข้อมูลชุดที่ 1 จึงสามารถกำหนดให้ค่าเบี่ยงเบนมาตรฐานจะถูกคูณด้วย 100 เพื่อให้ง่ายต่อการวิเคราะห์ ตามแผนภาพดังรูปที่ 4.28 และ 4.29 เพื่อทำให้ค่าเบี่ยงเบนมาตราฐานเป็นเปลี่ยนเลขจำนวนเต็มแทน แผนผังการจำแนกสัญญาณกระแสอินรัช สามารถแสดงให้เห็นได้ดังรูปที่ 4.30 โดยข้อมูลอินพุตสำหรับฟัซซี่ คือค่าความเบี่ยงเบนมาตราฐานจากค่าสัมประสิทธิ์จากการแปลงเวฟเล็ตทั้ง 30 สเกล และค่าสเกลสูงสุดที่ตรวจจับสัญญาณกระแสอินรัชได้




รูปที่ 4.28 การจำแนกสัญญาณกระแสอินรัชด้วยฟัซซี่

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 4.29 แสดงขั้นตอนการจำแนกสัญญาณกระแสอินรัชโดยใช้กระบวนการฟัซซี่




รูปที่ 4.30 บล็อกไดอะแกรมแสดงการจำแนกคุณลักษณะของสัญญาณทรานเซี้ยนต์กระแสอินรัช


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.31 แสดงตัวอย่าง fuzzy inference surface viewer กรณีการสวิตช์แบบหลังต่อหลัง




รูปที่ 4.32 กราฟฟังก์ชันความเป็นสมาชิกของตัวแปรอินพุตชุดที่ 1 - ค่าเบี่ยงเบนมาตรฐาน 30 สเกล สำหรับการสวิตช์ชิ่งแบบแยกเดี่ยว




รูปที่ 4.33 กราฟฟังก์ชันความเป็นสมาชิกของตัวแปรอินพุตชุดที่ 2 – สเกลสูงสุดที่ตรวจจับได้ สำหรับการสวิตช์ชิ่งแบบแยกเดี่ยว


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.34 กราฟฟังก์ชันความเป็นสมาชิกของตัวแปรเอาท์พุต – วิธีการควบคุมกระแสอินรัช สำหรับการสวิตช์ชิ่งแบบแยกเดี่ยว




รูปที่ 4.35 กราฟฟังก์ชันความเป็นสมาชิกของตัวแปรอินพุตชุดที่ 1 - ค่าเบี่ยงเบนมาตรฐาน 30 สเกล สำหรับการสวิตช์ชิ่งแบบหลังต่อหลังชั้นที่ 1




รูปที่ 4.36 แสดงตัวอย่างค่าตัวแปรชุดข้อมูลอินพุตชุดที่ 2 – สเกลสูงสุดที่ตรวจจับได้ สำหรับการสวิตช์ชิ่งแบบหลังต่อหลังชั้นที่ 1


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.37 กราฟฟังก์ชันความเป็นสมาชิกของตัวแปรเอาท์พุต – วิธีการควบคุมกระแสอินรัช สำหรับการสวิตช์ชิ่งแบบหลังต่อหลังชั้นที่ 1




รูปที่ 4.38 กราฟฟังก์ชันความเป็นสมาชิกของตัวแปรอินพุตชุดที่ 1 - ค่าเบี่ยงเบนมาตรฐาน 30 สเกล สำหรับการสวิตช์ชิ่งแบบหลังต่อหลังชั้นที่ 2




รูปที่ 4.39 แสดงตัวอย่างค่าตัวแปรชุดข้อมูลอินพุตชุดที่ 2 – สเกลสูงสุดที่ตรวจจับได้ สำหรับการสวิตช์ชิ่งแบบหลังต่อหลังชั้นที่ 2

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 4.40 กราฟฟังก์ชันความเป็นสมาชิกของตัวแปรเอาท์พุต – วิธีการควบคุมกระแสอินรัช สำหรับการสวิตช์ชิ่งแบบหลังต่อหลังชั้นที่ 2




รูปที่ 4.41 แสดงตัวอย่างการใช้โปรแกรม MATLAB/TOOLBOX สำหรับสร้าง FIS

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 4.42 กลไกการอนุมานแบบ Mamdani's rule และการทำดีฟัซซิฟิเคชันด้วยวิธี COG method สำหรับการจำแนกสัญญาณกระแสอินรัชแบบ isolate capacitor switching



รูปที่ 4.43 กลไกการอนุมานแบบ Mamdani's rule และการทำดีฟัซซิฟิเคชันด้วยวิธี COG method สำหรับการจำแนกกระแสอินรัชแบบ back-to-back switching ชั้นที่ 1


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.44 กลไกการอนุมานแบบ Mamdani's rule และการทำดีฟัซซิฟิเคชันด้วยวิธี COG method สำหรับการจำแนกกระแสอินรัชแบบ back-to-back switching ชั้นที่ 2


4.4.4 การจำแนกสัญญาณกระแสอินรัชและกระแสฟอลต์

ในวิทยานิพนธ์นี้ได้ทำการเลือกตัวแปรอินพุตทั้งหมด 4 อินพุตในส่วนของการจำแนกสัญญาณกระแสอินรัชและกระแสฟอลต์ โดยใช้ค่าเบี่ยงเบนมาตราฐานจากค่าสัมประสิทธิ์ของผลการแปลงเวฟเล็ตแบบเต็มหน่วยทั้งหมด 30 สเกล, ค่าสูงสุดของสัมประสิทธิ์จากการแปลงเวฟเล็ตขององค์ประกอบกระแสลำดับบวกในสเกลสูงสุดที่ตรวจจับจากการวิเคราะห์ค่าสัมประสิทธิ์ของการแปลงเวฟเล็ตตั้งแต่สเกลที่ 1 จนถึงสเกลที่ 30 ในช่วง ¼ ไซเคิลหลังการสวิตช์ชิ่ง, สเกลสูงสุดที่ตรวจจับได้ และการนับจำนวนสเกลที่ตรวจจับได้ สำหรับค่าเอาท์พุทของโครงข่ายประสาทเทียมมีค่าเปลี่ยนแปลงอยู่ระหว่าง 1 ถึง 2 ซึ่งจะมีค่าสัมพันธ์กับประเภทของสัญญาณทรานเซี้ยนต์กระแสอินรัชและกระแสฟอลต์ สามารถแสดงโครงสร้างของกระบวนการฟัซซี่ ค่าฟังก์ชั่นความเป็นสมาชิกของแต่ละชุดข้อมูล ทั้งข้อมูลอินพุตและเอาต์พุต กลไกการอนุมานแบบ Mamdani's rule และการทำดีฟัซซิฟิเคชันด้วยวิธี COG method สำหรับการจำแนกกระแสอินรัชและกระแสฟอลต์ได้ตามรูปต่อไปนี้




รูปที่ 4.45 บล็อกไดอะแกรมแสดงการจำแนกคุณลักษณะของสัญญาณทรานเซี้ยนต์กระแสอินรัชและสัญญาณกระแสฟอลต์


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.46 กราฟฟังก์ชันความเป็นสมาชิกของตัวแปรอินพุตชุดที่ 1 – ค่าสูงสุดของสัมประสิทธิ์จากการแปลงเวฟเล็ตขององค์ประกอบกระแสลำดับบวก




รูปที่ 4.47 กราฟฟังก์ชันความเป็นสมาชิกของตัวแปรอินพุตชุดที่ 2 - ค่าเบี่ยงเบนมาตราฐาน




รูปที่ 4.48 กราฟฟังก์ชันความเป็นสมาชิกของตัวแปรอินพุตชุดที่ 3 – นับจำนวนสเกลที่ตรวจจับได้


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.49 กราฟฟังก์ชันความเป็นสมาชิกของตัวแปรอินพุตชุดที่ 4 – สเกลสูงสุดที่ตรวจจับได้



รูปที่ 4.50 กราฟฟังก์ชันความเป็นสมาชิกของตัวแปรเอาต์พุต - ประเภทการสวิตชิ่งกระแสอินรัช




รูปที่ 4.51 กลไกการอนุมานแบบ Mamdani's rule และการทำดีฟัซซิฟิเคชันด้วยวิธี COG method สำหรับจำแนกสัญญาณกระแสอินรัชและกระแสฟอลต์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4.5 การวิเคราะห์สัญญาณทรานเซี้ยนต์ด้วยโครงข่ายประสาทเทียม PNN

เนื่องจากการฝึกสอนโครงข่ายประสาทเทียมในวิทยานิพนธ์นี้จะใช้ Neural Network Toolbox [19, 21] ของโปรแกรม MATLAB ฝึกสอนโครงข่ายประสาทเทียม ดังนั้นองค์ประกอบบางชนิดที่มีผลต่อการเรียนรู้ของโครงข่ายประสาทเทียม โปรแกรม MATLAB ได้ทำการกำหนดไว้แล้ว ยกเว้นองค์ประกอบบางชนิด เช่น กลุ่มของรูปแบบอินพุตและเอาต์พุต, จำนวนของข้อมูลฝึกสอนและข้อมูลตรวจสอบ เป็นต้น ตัวผู้ฝึกสอนจะเป็นผู้กำหนดเอง จุดมุ่งหมายของการฝึกสอนโครงข่ายประสาทเทียมในวิทยานิพนธ์คือ ฝึกสอนเพื่อให้ได้เอาต์พุตตามที่ต้องการ นั่นคือ คุณลักษณะของสัญญาณทรานเซี้ยนต์กระแสอินรัชว่ามีการสวิตชิ่งชุดคาปาซิเตอร์แบงค์เป็นแบบการสวิตช์แบบแยกเดี่ยว (isolated capacitor switching) หรือแบบหลังต่อหลัง (back-to-back capacitor switching) อีกทั้งยังระบุการควบคุมขนาด หรือลดทอนกระแสอินรัชด้วยวิธีใด นอกจากนั้นการประยุกต์ใช้โครงข่ายประสาทเทียมยังถูกวิเคราะห์เพื่อจำแนกสัญญาณทรานเซี้ยนต์ที่ตรวจจับได้นั้น เป็นสัญญาณกระแสอินรัชจากชุดคาปาซิเตอร์แบงค์ หรือเป็นกระแสฟอลต์ในชุดคาปาซิเตอร์แบงค์ โครงข่ายประสาทเทียมที่ได้ใช้ในวิทยานิพนธ์ฉบับนี้ เป็นโครงข่ายประสาทเทียมที่มีโครงสร้างพื้นฐานของโครงข่ายประสาทเทียมชนิดความน่าจะเป็น (Probabilistic neural network : PNN) ซึ่งค่าเอาต์พุตของโครงข่ายประสาทเทียมจะมีความสัมพันธ์กับกับประเภทของการสวิตช์ชุดคาปาซิเตอร์แบงค์ หรือการควบคุมขนาดกระแสอินรัช เป็นต้น ขั้นตอนการฝึกสอนและการวิเคราะห์สัญญาณกระแสอินรัชด้วยโครงข่ายประสาทเทียมแบบ PNN โครงข่ายประสาทเทียมที่ได้ใช้ในวิทยานิพนธ์ฉบับนี้ เป็นโครงข่ายประสาทเทียมที่มีอยู่ในโปรแกรม MATLAB/ Neural Network Toolbox [26] โครงสร้างพื้นฐานของโครงข่ายประสาทเทียมชนิดความน่าจะเป็น (Probabilistic neural network : PNN) แสดงได้ในรูปที่ 4.52 และเอาต์พุตของโครงข่ายประสาทเทียมสามารถหาได้ตามรูปแบบสมการที่ 4.5



รูปที่ 4.52 แบบจำลองของโครงข่ายประสาทเทียมชนิดความน่าจะเป็น [26]

เอาท์พุทของโครงข่ายประสาทเทียมสามารถหาได้ดังนี้

$$o / p_{ANN} = f^4\left(LW_{2,1} * \exp\left(-\frac{\|p - w_j\|^2}{\sigma_j^2}\right)\right) \tag{4.5}$$

โดยที่ w_j คือ เวกเตอร์ค่าถ่วงน้ำหนักในชั้นซ่อน

σ_j คือ ค่ากระจายค่าคงที่ (ซึ่งจะสัมพันธ์กับค่าไบอัส $b = \frac{0.8326}{Spread}$) ในชั้นซ่อน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

f^4 คือ ฟังก์ชันกระตุ้นชนิดคอมแพ็ตทิทีฟ (competitive)
$LW_{2,1}$ คือ ค่าถ่วงน้ำหนักที่เชื่อมระหว่างชั้นซ่อนกับชั้นเอาต์พุต
$P = [P_1 , P_2 , \dots , P_R]$ คือ เวกเตอร์อินพุตของโครงข่าย

4.5.1 การจำแนกสัญญาณกระแสอินรัชแบบแยกเดี่ยวและแบบหลังต่อหลัง

ในวิทยานิพนธ์นี้ได้ทำการเลือกตัวแปรอินพุตในส่วนของการจำแนกสัญญาณกระแสอินรัชแบบแยกเดี่ยว (isolated capacitor switching) และแบบหลังต่อหลัง (back-to-back capacitor switching) โดยใช้ค่าเบี่ยงเบนมาตราฐานจากค่าสัมประสิทธิ์ของผลการแปลงเวฟเล็ตแบบเต็มหน่วยทั้งหมด 30 สเกล, ค่าสูงสุดของสัมประสิทธิ์จากการแปลงเวฟเล็ตขององค์ประกอบกระแสลำดับบวกในสเกลสูงสุดที่ตรวจจับจากการวิเคราะห์ค่าสัมประสิทธิ์ของการแปลงเวฟเล็ตตั้งแต่สเกลที่ 1 จนถึงสเกลที่ 30 ในช่วง ¼ ไซเคิลหลังการสวิตช์ชิ่ง และสเกลสูงสุดที่ตรวจจับได้ สำหรับค่าเอาท์พุทของโครงข่ายประสาทเทียมมีค่าเปลี่ยนแปลงอยู่ระหว่าง 1 ถึง 2 ซึ่งจะมีค่าสัมพันธ์กับประเภทของสัญญาณกระแสอินรัชแบบแยกเดี่ยวและแบบหลังต่อหลัง

ตารางที่ 4.1 แสดงตัวอย่างค่าตัวแปรอินพุตและเอาต์พุตสำหรับโครงข่ายประสาทเทียมชนิด PNN

Input 1 (Max positive)	Input 2 (Standard deviation)	Input 3 (Max scale)	Output
0.1058	0.019046221	10	1
0.6202	0.111538429	9	1
1.7346	0.311654341	9	1
2.1432	0.423404751	9	1
1.6141	0.291482701	9	1
0.6807	0.12372065	3	2
650.3246	120.1942646	3	2
2468.6000	449.9950867	3	2
3477.3000	633.7829584	3	2
1691.6000	311.0067947	3	2

ตารางที่ 4.2 แสดงค่าเอาต์พุตของโครงข่ายประสาทเทียมชนิดความน่าจะเป็น (PNN) สำหรับจำแนกทรานเซี้ยนต์กระแสอินรัชแบบแยกเดี่ยวและแบบหลังต่อหลัง

Output of PNN	Types of transient capacitor switching
1	isolated capacitor switching
2	back-to-back capacitor switching

รวมชุดข้อมูลทั้งหมดจำนวน 488 ชุด ถูกจัดระเบียบข้อมูล (Normalization) ก่อนที่นำมาฝึกสอนและทดสอบกับโครงข่ายประสาทเทียม ระหว่างการฝึกสอนโครงข่ายประสาทเทียมชนิดความน่าจะเป็น จะเริ่มต้นด้วยการสุ่มค่าถ่วงน้ำหนัก (Random initial weight) และเพิ่มค่ากระจายค่าคงที่ (Increase spread) ซึ่งจะสัมพันธ์กับค่าไบอัส ($b\frac{0.8326}{spread}$) [26] ในชั้นซ่อน หนึ่งรอบการฝึกสอนจะมี

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การสุ่มค่าถ่วงน้ำหนักและปรับเปลี่ยนค่ากระจายค่าคงที่โดยเริ่มต้นที่ 0.0001 เพื่อคำนวณหาค่าเปอร์เซ็นต์ผิดพลาดเฉลี่ยสัมบูรณ์ (MAPE) ของชุด ข้อมูลตรวจสอบที่ดีที่สุด จากนั้นทำการเพิ่มค่ากระจายค่าคงที่ในชั้นซ่อนเพิ่มขึ้นครั้งละ 0.0001 จนถึง 0.1 (เพื่อหาโครงสร้างของโครงข่ายประสาทเทียมที่มีประสิทธิภาพสูงที่สุด) หลังจากฝึกสอนโครงข่ายประสาทเทียมเสร็จสิ้น ผลสรุปของการฝึกสอนได้แสดงในตารางที่ 4.3 ตามลำดับ และค่าไบแอสที่ทำให้โครงข่ายประสาทเทียมมีประสิทธิภาพสูงที่สุด (ชุดข้อมูลที่มีค่า MAPE ของชุดตรวจสอบดีที่สุด) นำมาทดสอบกับชุดข้อมูลทดสอบ (ผลสรุปการทดสอบได้แสดงในบทถัดไป)

ตารางที่ 4.3 แสดงค่าเปอร์เซ็นต์ผิดพลาดเฉลี่ยสัมบูรณ์ และเวลาที่ใช้ในการฝึกสอนในแต่ละรอบสำหรับการจำแนกสัญญาณทรานเซี้ยนต์กระแสอินรัชแบบแยกเดี่ยวและแบบหลังต่อหลัง

ค่ากระจายค่าคงที่ (Spread)	0.0001	0.0002	0.0003	0.0004	0.0005	0.0006	0.0007	0.0008	0.0009	0.001
MAPE ของชุดฝึกสอน	3.8	3.8	3.8	3.8	3.8	3.8	3.8	3.8	3.8	3.8
MAPE ของชุดตรวจสอบ	3.8	3.8	3.8	3.8	3.8	3.8	3.8	3.8	3.8	3.8
เวลาที่ใช้ในแต่ละรอบ (นาที)	0.0372	0.0396	0.0417	0.0438	0.0458	0.0479	0.0500	0.0524	0.0544	0.0563

ตารางที่ 4.3 (ต่อ)

ค่ากระจายค่าคงที่ (Spread)	0.0011	0.0012	0.0013	0.0014	0.0015	0.0016	0.0017	0.0018	0.0019	0.002*
MAPE ของชุดฝึกสอน	3.8	3.8	3.8	3.8	3.8	3.8	3.8	3.8	3.8	3.8
MAPE ของชุดตรวจสอบ	3.8	3.8	3.8	3.8	3.8	3.8	3.8	3.8	3.8	3.8
เวลาที่ใช้ในแต่ละรอบ (นาที)	0.0586	0.0604	0.0622	0.0646	0.0667	0.0688	0.0709	0.0727	0.0745	0.0763

หมายเหตุ *0.002 คือ ค่ากระจายค่าคงที่ตั้งแต่ 0.002 จนถึง 0.1 ค่า MAPE ทั้งสองชุดมีค่าเท่ากัน

4.5.2 การจำแนกเทคนิควิธีการลดทอนขนาดกระแสอินรัชชนิดต่าง ๆ

ก่อนที่จะเริ่มการฝึกสอนของโครงข่ายประสาทเทียมชนิดความน่าจะเป็น (PNN), โครงสร้างก่อนฝึกสอนจะประกอบไปด้วยจำนวนนิวรอนในแต่ละชั้นดังนี้ ในชั้นอินพุตมี 2 นิวรอนดังแสดงใน รูปที่ 4.52 ในชั้นซ่อนมีจำนวนนิวรอนในชั้นซ่อนจะมีค่าเท่ากับจำนวนชุดฝึกสอนเสมอ และในชั้นเอาท์พุทมี 1 นิวรอน ซึ่งค่าเอาท์พุทของโครงข่ายประสาทเทียมมีค่าเปลี่ยนแปลงอยู่ระหว่าง 1 ถึง 6 ซึ่งจะมีค่าสัมพันธ์กับประเภทของการลดทอนขนาดกระแสอินรัชที่เลือกใช้ ดังแสดงในตารางที่ 4.1 ฟังก์ชันกระตุ้นที่อยู่ในชั้นซ่อนจะใช้ชนิดฐานรัศมี (radial basis) ส่วนชั้นเอาท์พุทจะใช้ฟังก์ชันกระตุ้นชนิดคอมแพ็ตทิทีฟ (competitive)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ตารางที่ 4.4 แสดงตัวอย่างค่าตัวแปรอินพุตและเอาต์พุตสำหรับโครงข่ายประสาทเทียมชนิด PNN

Input 1 (Standard deviation)	Input 2 (Max scale detection)	Output
0.0190462	10	1
0.1115384	9	1
0.3116543	9	1
0.423404	9	1
0.291482	9	1
2.963959	3	2
2.963976	3	2
3.869642	3	2
3.869642	3	2
1.681356	3	2

ตารางที่ 4.5 แสดงค่าเอาต์พุตของโครงข่ายประสาทเทียมชนิดความน่าจะเป็น (PNN)

Output of PNN	Types of transient reduction control
1	Base case (no transient reduction technique)
2	PII (pre-insertion inductor)
3	PIR (pre-insertion resistor)
4	CLR (current limiting reactor)
5	6% REA (6% detuning reactor)
6	SW SYN (synchronous closing control)

ระหว่างการฝึกสอนโครงข่ายประสาทเทียมชนิดความน่าจะเป็น จะเริ่มต้นด้วยการสุ่มค่าถ่วงน้ำหนัก (Random initial weight) และเพิ่มค่ากระจายค่าคงที่ (Increase spread) ซึ่งจะสัมพันธ์กับค่าไบอัส ($b = \frac{0.8326}{Spread}$) ในชั้นซ่อนให้กับโครงสร้างเริ่มต้นของโครงข่ายประสาทเทียมดังที่ได้กล่าวมาแล้วในข้างต้น หนึ่งรอบการฝึกสอนจะมีการสุ่มค่าถ่วงน้ำหนักและปรับเปลี่ยนค่ากระจายค่าคงที่ โดยเริ่มต้นที่ 0.0001 เพื่อคำนวณหาค่าเปอร์เซ็นต์ผิดพลาดเฉลี่ยสัมบูรณ์ (MAPE) ของชุดข้อมูลตรวจสอบที่ดีที่สุด จากนั้นทำการเพิ่มค่ากระจายค่าคงที่ในชั้นซ่อนเพิ่มขึ้นครั้งละ 0.0001 จนถึง 0.1 (เพื่อหาโครงสร้างของโครงข่ายประสาทเทียมที่มีประสิทธิภาพสูงที่สุด) หลังจากฝึกสอนโครงข่ายประสาทเทียมเสร็จสิ้น ผลสรุปของการฝึกสอนได้แสดงในตารางที่ 4.2 และ 4.3 ตามลำดับ และค่าไบแอสที่ทำให้โครงข่ายประสาทเทียมมีประสิทธิภาพสูงที่สุด (ชุดข้อมูลที่มีค่า MAPE ของชุดตรวจสอบดีที่สุด) นำมาทดสอบกับชุดข้อมูลทดสอบ (ผลสรุปการทดสอบได้แสดงในบทถัดไป)

หลังจากฝึกสอนโครงข่ายประสาทเทียมเสร็จสิ้น ผลสรุปของการฝึกสอนได้แสดงในตารางที่ 4.6 โดยจะใช้เวลาในการฝึกสอนที่ดีที่สุดประมาณ 0.0401 นาที และค่ากระจายค่าคงที่เป็น 0.001 (รอบที่ 1) จากนั้นจึงนำค่าถ่วงน้ำหนักในชั้นซ่อนและชั้นเอาต์พุตซึ่งเป็นเมกติกซ์ สำหรับตารางที่ 4.7 เวลาในการฝึกสอนที่ดีที่สุดประมาณ 0.0198 นาที และค่ากระจายค่าคงที่เป็น 0.001 (รอบที่ 1)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากนั้นจึงนำค่าถ่วงน้ำหนักในชั้นซ่อนและชั้นเอาต์พุตซึ่งเป็นเมกติกซ์ ค่าไบแอสที่ทำให้โครงข่ายประสาทเทียมมีประสิทธิภาพสูงที่สุด (ชุดที่มีค่า MAPE ของชุดตรวจสอบดีที่สุด) จะนำมาทดสอบกับชุดข้อมูลทดสอบเพื่อสำหรับหาคำตอบคือวิธีการควบคุมขนาดสัญญาณทรานเซี้ยนต์กระแสอินรัช (ผลสรุปการทดสอบได้แสดงในบทถัดไป)

ตารางที่ 4.6 แสดงค่าเปอร์เซ็นต์ผิดพลาดเฉลี่ยสัมบูรณ์ และเวลาที่ใช้ในการฝึกสอนในแต่ละรอบกรณีสวิตช์ชิ่งแบบแยกเดี่ยว

ค่ากระจายค่าคงที่ (Spread)	0.0001	0.0002	0.0003	0.0004	0.0005	0.0006	0.0007	0.0008	0.0009	0.001
MAPE ของชุดฝึกสอน	0	0	0	0	0	0	0	0	0	0
MAPE ของชุดตรวจสอบ	0	0	0	0	0	0	0	0	0	0
เวลาที่ใช้ในแต่ละรอบ (นาที)	0.0401	0.0417	0.0430	0.0442	0.0454	0.0467	0.0479	0.0494	0.0507	0.0517

ตารางที่ 4.6 (ต่อ)

ค่ากระจายค่าคงที่ (Spread)	0.0011	0.0012	0.0013	0.0014	0.0015	0.0016	0.0017	0.0018	0.0019	0.002*
MAPE ของชุดฝึกสอน	0	0	0	0	0	0	0	0	0	0
MAPE ของชุดตรวจสอบ	0	0	0	0	0	0	0	0	0	0
เวลาที่ใช้ในแต่ละรอบ (นาที)	0.0530	0.0543	0.0556	0.0569	0.0585	0.0598	0.0611	0.0624	0.0637	0.0650

ตารางที่ 4.7 แสดงค่าเปอร์เซ็นต์ผิดพลาดเฉลี่ยสัมบูรณ์ และเวลาที่ใช้ในการฝึกสอนในแต่ละรอบกรณีสวิตช์ชิ่งแบบหลังต่อหลัง

ค่ากระจายค่าคงที่ (Spread)	0.0001	0.0002	0.0003	0.0004	0.0005	0.0006	0.0007	0.0008	0.0009	0.001
MAPE ของชุดฝึกสอน	8.000	8.000	8.000	8.000	8.000	8.000	8.000	8.000	8.000	8.000
MAPE ของชุดตรวจสอบ	0	0	0	0	0	0	0	0	0	0
เวลาที่ใช้ในแต่ละรอบ (นาที)	0.0198	0.0216	0.0229	0.0240	0.0253	0.0266	0.0276	0.0289	0.0302	0.0315

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ตารางที่ 4.7 (ต่อ)

ค่ากระจายค่าคงที่ (Spread)	0.0011	0.0012	0.0013	0.0014	0.0015	0.0016	0.0017	0.0018	0.0019	0.002*
MAPE ของชุดฝึกสอน	8.000	8.000	8.000	8.000	8.000	8.000	8.000	8.000	8.000	8.000
MAPE ของ ชุดตรวจสอบ	0	0	0	0	0	0	0	0	0	0
เวลาที่ใช้ในแต่ละรอบ (นาที)	0.0326	0.0339	0.0349	0.0362	0.0373	0.0386	0.0396	0.0409	0.0419	0.0432

หมายเหตุ *0.002 คือ ค่ากระจายค่าคงที่ตั้งแต่ 0.002 จนถึง 0.1 ค่า MAPE ทั้งสองชุดมีค่าเท่ากัน

4.5.3 การจำแนกสัญญาณกระแสอินรัชและกระแสฟอลต์

ในวิทยานิพนธ์นี้ได้ทำการเลือกตัวแปรอินพุตทั้งหมด 4 อินพุตในส่วนของการจำแนกสัญญาณกระแสอินรัชและกระแสฟอลต์ โดยใช้ค่าเบี่ยงเบนมาตราฐานจากค่าสัมประสิทธิ์ของผลการแปลงเวฟเล็ตแบบเต็มหน่วยทั้งหมด 30 สเกล, ค่าสูงสุดของสัมประสิทธิ์จากการแปลงเวฟเล็ตขององค์ประกอบกระแสลำดับบวกในสเกลสูงสุดที่ตรวจจับจากการวิเคราะห์ค่าสัมประสิทธิ์ของการแปลงเวฟเล็ตตั้งแต่สเกลที่ 1 จนถึงสเกลที่ 30 ในช่วง ¼ ไซเคิลหลังการสวิตช์ชิ่ง สเกลสูงสุดที่ตรวจจับได้และการนับจำนวนสเกลที่ตรวจจับได้ สำหรับค่าเอาท์พุทของโครงข่ายประสาทเทียมมีค่าเปลี่ยนแปลงอยู่ระหว่าง 1 ถึง 2 ซึ่งสัมพันธ์กับประเภทของสัญญาณทรานเซี้ยนต์กระแสอินรัชและกระแสฟอลต์

ตารางที่ 4.8 แสดงตัวอย่างค่าตัวแปรอินพุตและเอาท์พุทสำหรับโครงข่ายประสาทเทียมชนิด PNN

Input 1 (Max positive)	Input 2 (Standard deviation)	Input 3 (Count scale detection)	Input 4 (Max scale)	Output
9.1582	1.814189935	6	12	1
10.0092	1.952506985	10	11	1
11.4479	2.16704453	11	11	1
7.2717	1.539828089	11	11	1
7.3755	1.377986523	8	12	1
0.6807	0.12372065	1	3	2
650.3246	120.1942646	6	3	2
2468.6000	449.9950867	7	3	2
3477.3000	633.7829584	8	3	2
1691.6000	311.0067947	7	3	2

ตารางที่ 4.9 แสดงค่าเอาต์พุตของโครงข่ายประสาทเทียมชนิดความน่าจะเป็น (PNN) สำหรับจำแนกทรานเซี้ยนต์กระแสอินรัชและกระแสฟอลต์

Output of PNN	Types of transient signals
1	Fault current
2	Inrush current

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รวมจำนวนชุดข้อมูลทั้งหมด 1,928 ชุด ถูกจัดระเบียบข้อมูล (Normalization) ก่อนที่นำมาฝึกสอนและทดสอบกับโครงข่ายประสาทเทียม ระหว่างการฝึกสอนโครงข่ายประสาทเทียมชนิดความน่าจะเป็น จะเริ่มต้นด้วยการสุ่มค่าถ่วงน้ำหนัก (Random initial weight) และเพิ่มค่ากระจายค่าคงที่ (Increase spread) ซึ่งจะสัมพันธ์กับค่าไบอัส ($b = \frac{0.8326}{Spread}$) [26] ในชั้นซ่อน หนึ่งรอบการฝึกสอนจะมีการสุ่มค่าถ่วงน้ำหนักและปรับเปลี่ยนค่ากระจายค่าคงที่โดยเริ่มต้นที่ 0.0001 เพื่อคำนวณหาค่าเปอร์เซ็นต์ผิดพลาดเฉลี่ยสัมบูรณ์ (MAPE) ของชุด ข้อมูลตรวจสอบที่ดีที่สุด จากนั้นทำการเพิ่มค่ากระจายค่าคงที่ในชั้นซ่อนเพิ่มขึ้นครั้งละ 0.0001 จนถึง 0.5 (เพื่อหาโครงสร้างของโครงข่ายประสาทเทียมที่มีประสิทธิภาพสูงที่สุด) หลังจากฝึกสอนโครงข่ายประสาทเทียมเสร็จสิ้น ผลสรุปของการฝึกสอนได้แสดงในตารางที่ 4.10 ตามลำดับ และค่าไบแอสที่ทำให้โครงข่ายประสาทเทียมมีประสิทธิภาพสูงที่สุด (ชุดข้อมูลที่มีค่า MAPE ของชุดตรวจสอบดีที่สุด) นำมาทดสอบกับชุดข้อมูลทดสอบ (ผลสรุปการทดสอบได้แสดงในบทถัดไป)

ตารางที่ 4.10 แสดงค่าเปอร์เซ็นต์ผิดพลาดเฉลี่ยสัมบูรณ์ และเวลาที่ใช้ในการฝึกสอนในแต่ละรอบสำหรับการจำแนกสัญญาณทรานเซี้ยนต์กระแสอินรัชและกระแสฟอลต์


ค่ากระจายค่าคงที่ (Spread)	0.0001	0.0002	0.0003	0.0004	0.0005	0.0006	0.0007	0.0008	0.0009	0.001
MAPE ของชุดฝึกสอน	48	48	48	48	48	48	48	48	48	48
MAPE ของชุดตรวจสอบ	48	48	48	48	48	48	48	48	48	48
เวลาที่ใช้ในแต่ละรอบ (นาที)	0.0542	0.0617	0.0685	0.0752	0.0821	0.0889	0.0957	0.1024	0.1092	0.1162

ตารางที่ 4.10 (ต่อ)

ค่ากระจายค่าคงที่ (Spread)	0.0011	0.0012	0.0013	0.0014	0.0015	0.0016	0.0017	0.0018	0.0019	0.002*
MAPE ของชุดฝึกสอน	48	48	48	48	48	48	48	48	48	48
MAPE ของชุดตรวจสอบ	48	48	48	48	48	48	48	48	48	48
เวลาที่ใช้ในแต่ละรอบ (นาที)	0.1229	0.1298	0.1365	0.1433	0.1501	0.1569	0.1639	0.1707	0.1776	0.1845


หมายเหตุ *0.002 คือ ค่ากระจายค่าคงที่ตั้งแต่ 0.002 จนถึง 0.5 ค่า MAPE ทั้งสองชุดมีค่าเท่ากัน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 4.53 แสดงขั้นตอนการฝึกสอนโครงข่ายประสาทเทียมประเภท PNN สำหรับการจำแนกประเภทการสวิตชิ่งกระแสอินรัชแบบแยกเดี่ยวและแบบหลังต่อหลัง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.54 แสดงขั้นตอนการฝึกสอนโครงข่ายประสาทเทียมประเภท PNN สำหรับการจำแนกเทคนิควิธีการลดทอนขนาดกระแสอินรัชประเภทต่าง ๆ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.55 แสดงขั้นตอนการฝึกสอนโครงข่ายประสาทเทียมประเภท PNN สำหรับจำแนกสัญญาณทรานเซี้ยนต์กระแสอินรัชและกระแสฟอลต์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 5
ผลการทดลอง

สำหรับบทนี้เป็นการนำเสนอผลการทดลองซึ่งได้จากการวิเคราะห์สัญญาณสวิตชิ่งทรานเซี้ยนต์กระแสอินรัช การแกว่งของแรงดันเกิน และทรานเซี้ยนต์กระแสฟอลต์สำหรับชุดคาปาซิเตอร์แบงค์แรงดันสูงโดยการจำลองด้วยโปรแกรม PSCAD/EMTDC ตามรูปแบบและวิธีการที่นำเสนอในบทที่ 4 รวมถึงนำเสนอวิธีการควบคุมแรงดันและกระแสเกินสวิตช์ชิ่งจากที่ได้กล่าวในบทที่ 2 มาใช้วิเคราะห์เพื่อเปรียบเทียบข้อดี และข้อเสียของแต่ละเทคนิควิธีที่เหมาะสมสำหรับกับการควบคุมสัญญาณทรานเซี้ยนต์สวิตช์ชิ่งเนื่องจากการสับสวิตช์คาปาซิเตอร์แบงค์เพื่อใช้งานในระบบ จากนั้นการแปลงเวฟเล็ตแบบเต็มหน่วยร่วมกับเทคนิคปัญญาประดิษฐ์จากเนื้อหาในบทที่ 3 ถูกนำมาใช้วิเคราะห์คุณลักษณะของสัญญาณทรานเซี้ยนต์สำหรับการตรวจจับ และจำแนกลักษณะสัญญาณทรานเซี้ยนต์ และประเภทของการลดทอนขนาดกระแสอินรัช สำหรับรีเลย์ป้องกันไม่สมดุล

5.1 ผลการจำลองการควบคุมขนาดกระแสอินรัช และการแกว่งของแรงดันเกิน

5.1.1 การจำลองในกรณีพื้นฐาน (Simulation in base case)

ชุดคาปาซิเตอร์แบงค์ถูกนำเข้าใช้งานในระบบโดยไม่มีการใช้เทคนิควิธีการควบคุมขนาดสัญญาณทรานเซี้ยนต์ การควบคุมชุดคาปาซิเตอร์แบงค์ถูกสวิตช์เพื่อนำเข้าใช้งานในระบบ และการสวิตชิ่งที่รุนแรงที่สุดเกิดขึ้นเมื่อสวิตช์ขณะที่แรงดันไฟฟ้าเฟส A มีค่าสูงสุด กระแสอินรัชสูงสุด ขนาดสูงสุดของแรงดันเกินทรานเซี้ยนต์ และความถี่กระแสอินรัชภายใต้พิกัดกระแสลัดวงจรในระบบ 10 kA ถูกสรุปตามตารางที่ 5.1


ตารางที่ 5.1 กระแสอินรัชสูงสุด เหตุการณ์ความถี่ และแรงดันเกินสูงสุดกรณีพื้นฐาน (ไม่มีการควบคุมทรานเซี้ยนต์)

STEP	PEAK CURRENT AND OVERVOLTAGE IN THE BASE CASE						
	PSCAD/EMTDC				IEEE Std C37.012		IEC Std 60871-1
	$i_{i,\,peak}$ (kA)	$f_{i,1}$ (kHz)	$f_{i,2}$ (kHz)	Voltage BUS (kV)	$i_{i,\,peak}$ (kA)	fi,1 (kHz)	$i_{i,\,peak}$ (kA)
1	1.476	0.284	-	353.516	1.943	0.364	2.063
2	49.584	22.727	0.210	296.023	50.106	18.680	54.052
3	64.470	20.833	0.498	259.736	63.908	17.869	72.069
4	74.488	20.833	0.989	263.598	70.416	17.501	81.078


เมื่อทำการพิจาณาข้อมูลในตารางที่ 5.1 และรูปที่ 5.2 และ 5.3 พบว่าผลจากการจำลองแสดงให้เห็นถึงกระแสอินรัชสูงสุดจะเพิ่มขึ้นตามจำนวนสเต็ปการสวิตชิ่งชุดคาปาซิเตอร์แบงค์เข้าใช้งานในระบบ เนื่องจากการคลายประจุไฟฟ้าขนาดใหญ่จากชุดคาปาซิเตอร์ที่ถูกนำเข้าใช้งานไปแล้วในระบบจะทำการคลายพลังงานประจุไปยังชุดคาปาซิเตอร์แบงค์ซึ่งกำลังจะนำเข้าใช้งาน ถ้าระบบมีการ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สวิตชิ่งชุดคาปาซิเตอร์แบงค์อยู่เป็นจำนวนมาก กระแสอินรัชจะสูงขึ้นมากๆ โดยเฉพาะการสวิตชิ่งในเสต็ปสุดท้าย ในขณะที่การแกว่งของแรงดันเกินทรานเซี้ยนต์สูงสุดที่บัสจะลดลง เนื่องจากมีการแชร์แรงดันในจำนวนของชุดคาปาซิเตอร์ที่เพิ่มขึ้น ดังนั้นขนาดแมกนิจูดของการแกว่งของแรงดันเกินจากการแชร์กันของแรงดันจากแรงดันระบบจะลดลง ในกรณีของความถี่สำหรับกระแสอินรัช ความถี่ของเหตุการณ์ทรานเซี้ยนต์แรกจะรวดเร็วกว่าเหตุการณ์ทรานเซี้ยนต์ครั้งที่สองเนื่องจากลูปอินดักแตนซ์ระหว่างคาปาซิเตอร์แบงค์ทั้งสองชุดมีค่าต่ำมากๆ เมื่อจำนวนสเต็ปของการสวิตชิ่งถูกเพิ่มขึ้น ค่าประจุไฟฟ้าหรือค่าคาปาซิแตนซ์ในระบบเพิ่มขึ้นส่งผลทำให้การแกว่งของความถี่ลดลง



รูปที่ 5.1 การแกว่งของแรงดันไฟฟ้าเกินที่บัส และแรงดันที่ชุดคาปาซิเตอร์แบงค์เมื่อนำชุดคาปาซิเตอร์สเต็ปที่ 4 เข้าใช้งานในระบบ ขณะที่แรงดันเฟส A มีค่าสูงสุด V_{peak} (bus_phase A) = 263.598 kV



รูปที่ 5.2 กระแสอินรัชเมื่อนำชุดคาปาซิเตอร์สเต็ปที่ 4 เข้าใช้งานในระบบ ขณะที่แรงดันเฟส A มีค่าสูงสุด I_{peak} (phase A) = 74.488 kA

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


จากมาตราฐาน IEEE Std C37.06 ได้มีการนำเสนอกระแสจากการสวิตชิ่งคาปาซิเตอร์แบงค์แบบหลังต่อหลังสำหรับเพาเวอร์เซอร์กิตเบรคเกอร์ 245 kV ประมาณ 20 kA และความถี่กระแสอินรัชประมาณ 4.3 kHz จากการพิจาณาผลที่ได้ตามตารางที่ 5.1 พบว่ากระแสอินรัชสำหรับการสวิตชิ่งชุดคาปาซิเตอร์แบบหลังต่อหลังในสเต็ปที่ 2 คือ 49.584 kA และความถี่ประมาณ 22.727 kHz หมายความว่าเพาเวอร์เซอร์กิตเบรกเกอร์ต้องเหมาะกับการนำไปประยุกต์ใช้กับการสวิตชิ่งอุปกรณ์ชุดคาปาซิเตอร์แบงค์แบบหลังต่อหลัง ดังนั้นเพาเวอร์เซอร์กิตเบรคเกอร์จำเป็นต้องมีพิกัดตัดกระแสได้สูงๆ ดังนั้นผลของวิธีการลดทอนในหลากหลายรูปแบบสำหรับจำกัดขนาดกระแสอินรัชจะถูกอธิบายไว้ในหัวข้อถัดไป โดยเปรียบเทียบในแต่ละวิธีสำหรับการควบคุมสัญญาณสวิตชิ่งทรานเซี้ยนต์

5.1.2 การจำลองในกรณีใช้ตัวต้านทานขนานสวิตช์

เพื่อที่จะหน่วงกระแสอินรัชทรานเซี้ยนต์ ตัวต้านทานถูกนำเข้ามาต่ออนุกรมกับชุดสวิตช์ควบคุมคาปาซิเตอร์แบงค์ วิธีการลดทอนกระแสอินรัชและแรงดันเกินนี้เป็นเทคโนโลยีแบบดั้งเดิมซึ่งต้องเพิ่มการใช้สวิตช์อีกหนึ่งตัวเพื่อบายพาสตัวต้านทานภายใน ¼ ไซเคิลหลังจากจ่ายไฟให้กับชุดควบคุมคาปาซิเตอร์แบงค์ ตัวต้านทานที่ถูกบายพาสออกจากวงจรจะช่วยลดความสูญเสียในสภาวะคงที่ ผลจากการจำลองสามารถอธิบายได้ตามตารางที่ 5.2


ตารางที่ 5.2 กระแสอินรัชสูงสุด เหตุการณ์ความถี่ และแรงดันเกินสูงสุดกรณีใช้วิธีควบคุมทรานเซี้ยนต์ด้วยการต่อตัวต้านทานขนานสวิตช์ขนาด 86 Ω

STEP	PRE-INSERT RESISTOR PSCAD/EMTDC			
	$i_{i,\,peak}$ (kA)	$f_{i,1}$ (kHz)	$f_{i,2}$ (kHz)	Voltage BUS (kV)
1	0.851	0.284	-	240.191
2	8.582	20.833	0.218	235.160
3	11.613	20.833	0.497	236.054
4	12.714	20.833	0.873	257.648



รูปที่ 5.3 การแกว่งของแรงดันไฟฟ้าเกินที่บัส และแรงดันที่ชุดคาปาซิเตอร์แบงค์เมื่อนำชุดคาปาซิเตอร์สเต็ปที่ 4 เข้าใช้งานขณะที่แรงดันเฟส A มีค่าสูงสุด V_{peak} (bus_phase A) = 257.648 kV

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 5.4 กระแสอินรัชเมื่อนำชุดคาปาซิเตอร์สเต็ปที่ 4 เข้าใช้งานในระบบ ขณะที่แรงดันเฟส A มีค่าสูงสุด I_{peak} (phase A) = 12.714 kA.


5.1.3 การจำลองในกรณีใช้ตัวเหนี่ยวนำขนานสวิตช์

สำหรับการใช้ตัวเหนี่ยวนำขนานสวิตช์ในการสับสวิตช์ชุดคาปาซิเตอร์แบงค์เพื่อนำเข้าใช้งานในระบบประสบผลสำเร็จได้ด้วยการต่อตัวเหนี่ยวนำขนาด 119 mH (ความต้านทาน 3.783 โอห์ม) ขนานกับชุดสวิตช์ควบคุมการปิดวงจรที่เวลา 0.14 วินาที กรณีทรานเซี้ยนต์รุนแรงสุดเกิดขึ้นเมื่อเริ่มสวิตช์ปิดวงจรที่แรงดันไฟฟ้าสูงสุดและบายพาสอุปกรณ์ตัวเหนี่ยวนำขนานสวิตช์ที่กระแสมีขนาดสูงสุด จากผลการทดลองกระแสอินรัชสูงสุดจะต่ำกว่าการสวิตชิ่งคาปาซิเตอร์แบงค์ในกรณีพื้นฐานและติดตั้งตัวต้านทานขนานสวิตช์ เนื่องจากตัวเหนี่ยวนำที่เพิ่มเข้าไปจะไปช่วยให้อิมพีแดนซ์ในวงจรระหว่างคาปาซิเตอร์แบงค์มีค่าสูงขึ้นเพื่อจำกัดขนาดกระแสอินรัช

ตารางที่ 5.3 กระแสอินรัชสูงสุด เหตุการณ์ความถี่ และแรงดันเกินสูงสุดกรณีใช้วิธีควบคุมทรานเซี้ยนต์ด้วยการต่อตัวเหนี่ยวนำขนานสวิตช์ขนาด 119 mH

STEP	PRE-INSERT INDUCTOR			
	PSCAD/EMTDC			
	$i_{i,\ peak}$ (kA)	$f_{i,1}$ (kHz)	$f_{i,2}$ (kHz)	Voltage BUS (kV)
1	0.366	0.288	-	256.289
2	8.378	20.833	0.204	261.862
3	9.042	20.833	0.498	269.647
4	9.634	20.833	0.876	299.968


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 5.5 การแกว่งของแรงดันไฟฟ้าเกินที่บัส และแรงดันที่ชุดคาปาซิเตอร์แบงค์เมื่อนำชุดคาปาซิเตอร์สเต็ปที่ 4 เข้าใช้งานในระบบ ขณะที่แรงดันเฟส A มีค่าสูงสุด V_{peak} (bus_phase A) = 299.968 kV

จากตารางที่ 5.3 และรูปที่ 5.5 และ 5.6 ค่าความต้านทานสูงๆ ของตัวเหนี่ยวนำขนานสวิตช์จะช่วยจำกัดกระแสอินรัชได้ปริมาณมากรวมไปถึงสามารถหน่วงสัญญาณทรานเซี้ยนต์เหมือนกันกับกรณีสวิตชิ่งคาปาซิเตอร์แบงค์ในกรณีใช้ตัวต้านทานขนานสวิตช์ อย่างไรก็ตามการแกว่งของแรงดันไฟฟ้าเกินทั้งแรงดันที่บัสและแรงดันที่ชุดคาปาซิเตอร์แบงค์จะเพิ่มขึ้นอย่างมีนัยสำคัญเมื่อเปรียบเทียบกับการสวิตชิ่งคาปาซิเตอร์แบงค์ในกรณีพื้นฐาน เนื่องจากขนาดของตัวเหนี่ยวนำมีค่าน้อยกว่าค่าอินดักแตนซ์ของแหล่งจ่าย ดังนั้นมันจึงไม่สามารถลดขนาดแรงดันเกินได้อย่างมีประสิทธิภาพ ตัวเหนี่ยวนำขนานสวิตช์จะมีประสิทธิภาพในการลดแรงดันเกินเมื่อค่าอินดักแตนซ์ของตัวเหนี่ยวนำขนานสวิตช์มีค่าเท่ากับ หรือมากกว่าค่าอินดักแตนซ์ของแหล่งจ่าย อีกประการหนึ่งค่ากระแสอินรัชสูงสุดจะน้อยกว่าข้อกำหนดตามมาตราฐาน แต่ความถี่กระแสอินรัชจะสูงกว่าข้อกำหนดในมาตราฐานอยู่มาก

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 5.6 กระแสอินรัชเมื่อนำชุดคาปาซิเตอร์สเต็ปที่ 4 เข้าใช้งานในระบบ ขณะที่แรงดันเฟส A มีค่าสูงสุด I_{peak} (phase A) = 9.634 kA.

5.1.4 การจำลองในกรณีใช้รีแอคเตอร์จำกัดกระแส


ขนาดของรีแอคเตอร์จำกัดกระแสประมาณ 1 mH ต่อเฟส จากผลการจำลองการสวิตชิ่ง ทรานเซี้ยนต์ ขนาดแมกนิจูดของกระแสอินรัชทรานเซี้ยนต์และความถี่จะลดลงในขณะที่การแกว่งของแรงดันเกินทรานเซี้ยนต์สูงสุดจะลดลงบ้างเล็กน้อยเมื่อเปรียบเทียบกับกรณีการสวิตชิ่งชุดคาปาซิเตอร์แบงค์ในกรณีพื้นฐาน การใช้รีแอคเตอร์จำกัดกระแสอาจก่อให้เกิดการแกว่งของทรานเซี้ยนต์ที่ความถี่ต่ำ วิธีการลดทอนทรานเซี้ยนต์ดังกล่าวนี้ถูกนำไปใช้อย่างแพร่หลายสำหรับการสวิตชิ่งชุดคาปาซิเตอร์แบงค์พิกัดแรงดัน 230 kV ในระบบส่งจ่ายกำลังไฟฟ้าในประเทศไทย

ตารางที่ 5.4 กระแสอินรัชสูงสุด เหตุการณ์ความถี่ และแรงดันเกินสูงสุดกรณีใช้วิธีควบคุมสัญญาณทรานเซี้ยนต์ด้วยการต่อรีแอคเตอร์จำกัดกระแสขนาด 1.0 mH


STEP	PEAK CURRENT AND OVERVOLTAGE IN THE CURRENT LIMITING REACTOR						
	PSCAD/EMTDC				IEEE Std 37.012		IEC Std 60871-1
	$i_{i,\,peak}$ (kA)	$f_{i,1}$ (kHz)	$f_{i,2}$ (kHz)	Voltage BUS (kV)	$i_{i,\,peak}$ (kA)	fi,1 (kHz)	$i_{i,\,peak}$ (kA)
1	1.470	0.274	0.054	357.111	1.943	0.364	2.063
2	6.241	2.506	0.192	291.217	6.438	2.400	5.913
3	7.931	2.488	0.156	276.086	8.577	2.398	7.883
4	9.517	2.469	0.139	258.226	9.646	2.397	8.869

จากผลการจำลองตามตารางที่ 5.4 และรูปที่ 5.7 และ 5.8 กระแสที่ไหลผ่านรีแอคเตอร์ไม่สามารถเปลี่ยนแปลงได้อย่างทันทีทันใด องค์ประกอบความถี่สูงของสัญญาณทรานเซี้ยนต์จะถูกจำกัดและความรุนแรงของกระแสอิรัชทรานเซี้ยนต์จะลดลง ในบางครั้งรีแอคเตอร์จำกัดกระแสจะถูกสร้างขึ้นอย่าตั้งใจให้มีค่าความต้านทานสูงๆเพื่อเพิ่มการหน่วงของสัญญาณทรานเซี้ยนต์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 5.7 การแกว่งของแรงดันไฟฟ้าเกินที่บัส และแรงดันที่ชุดคาปาซิเตอร์แบงค์เมื่อนำชุดคาปาซิเตอร์สเต็ปที่ 4 เข้าใช้งานในระบบ



รูปที่ 5.8 กระแสอินรัชเมื่อนำชุดคาปาซิเตอร์สเต็ปที่ 4 เข้าใช้งานในระบบ ขณะที่แรงดันเฟส A มีค่าสูงสุด I_{peak} (phase A) = 9.517 kA

ค่ากระแสอินรัชจะมีขนาดต่ำกว่าข้อกำหนดตามมาตราฐาน เป็นการยืนยันข้อสมมุติฐานที่ว่า การเพิ่มขึ้นของเสริจ์อิมพีแดนซ์ของวงจรช่วยให้สามารถลดความถี่สูงของสัญญาณทรานเซี้ยนต์ได้ นอกจากนั้นค่ากระแสอินรัชและความถี่ยังมีขนาดน้อยกว่าข้อกำหนดตามมาตราฐาน ดังนั้นจึงสามารถสรุปได้ว่าวิธีการลดทอนกระแสอินรัชและการแกว่งของแรงดันไฟฟ้าเกินด้วยวิธีดังกล่าวนี้ มีความเหมาะสมสำหรับการประยุกต์ใช้งานการสวิตชิ่งคาปาซิเตอร์แบงค์แบบหลังต่อหลังในระดับพิกัดแรงดันไฟฟ้า 230 kV


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

5.1.5 การจำลองในกรณีใช้รีแอคเตอร์ขนาด 6%

รีแอคเตอร์ขนาด 6% ถูกนำมาใช้เพื่อช่วยจำกัดขนาดกระแสอินรัชสูงสุดระหว่างชุดคาปาซิเตอร์แบงค์ ซึ่งวิธีนี้จะมีความคล้ายคลึงกันกับการใช้รีแอคเตอร์จำกัดกระแส แต่มีความแตกต่างกันในแง่ของขนาดอินดักแตนซ์และความเหมาะสมในการนำไปประยุกต์ใช้งาน ผลการจำลองสามารถแสดงได้ตามตารางที่ 5.5

ตารางที่ 5.5 กระแสอินรัชสูงสุด เหตุการณ์ความถี่ และแรงดันเกินสูงสุดกรณีใช้วิธีควบคุมสัญญาณทรานเซี้ยนต์ด้วยการต่อ 6% รีแอคเตอร์ขนาด 166 mH

STEP	PEAK CURRENT AND OVERVOLTAGE IN THE 6% REACTOR						
	PSCAD/EMTDC				IEEE Std C37.012		IEC Std 60871-1
	$i_{i,\,peak}$ (kA)	$f_{i,1}$ (kHz)	$f_{i,2}$ (kHz)	Voltage BUS (kV)	$i_{i,\,peak}$ (kA)	fi,1 (kHz)	$i_{i,\,peak}$ (kA)
1	0.967	0.172	-	237.663	1.766	0.400	1.788
2	0.898	0.190	0.050	226.596	0.458	0.207	0.440
3	0.812	0.205	0.050	243.094	0.611	0.207	0.587
4	0.879	0.212	0.052	242.589	0.687	0.207	0.660




รูปที่ 5.9 การแกว่งของแรงดันไฟฟ้าเกินที่บัส และแรงดันที่ชุดคาปาซิเตอร์แบงค์เมื่อนำชุดคาปาซิเตอร์สเต็ปที่ 4 เข้าใช้งาน

การประยุกต์ใช้รีแอคเตอร์ขนาด 6% เป็นข้อดีในการช่วยลดแรงดันฮาร์มอนิกส์ในระบบ โดยใช้วิธีการดูดซับกระแสฮาร์มอนิกส์ที่มีลำดับสูงกว่าความถี่ในการจูนจากการต่อคาปาซิเตอร์และรีแอคเตอร์อนุกรมกัน ดังนั้นค่าอินดักแตนซ์ในรายงานการวิจัยนี้จะมีขนาดประมาณ 166 mH ต่อเฟส ซึ่งสามารถคำนวณได้จากสมการที่ได้กล่าวเอาไว้ในบทที่ 3 ตามมาตราฐาน IEC 60871-7 [23] และ IEC 61642 [37] ปกติแล้วรีแอคเตอร์ขนาด 6% ถูกนำไปใช้ในการแก้ปัญหารีโซแนนซ์เพื่อรักษา

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ความถี่รีโซแนนซ์ให้ไกลออกไปจากความถี่ฮาร์มอนิกส์ที่มีโอกาสเกิดขึ้นในระบบ โดยการพิจาณาจากขนาดแมกนิจูด




รูปที่ 5.10 กระแสอินรัชเมื่อนำชุดคาปาซิเตอร์สเต็ปที่ 4 เข้าใช้งานในระบบ ขณะที่แรงดันเฟส A มีค่าสูงสุด I_{peak} (phase A) = 879 A

ตามตารางที่ 5.5 กระแสอินรัชสูงสุดจะมีขนาดลดลงเมื่อเปรียบเทียบกับกระแสอินรัชจากการสวิตชิ่งคาปาซิเตอร์แบงค์ในกรณีพื้นฐาน, การใช้ตัวต้านทานขนานสวิตช์, การใช้ตัวเหนี่ยวนำขนานสวิตช์ และการใช้รีแอคเตอร์จำกัดกระแส เนื่องจากค่าอินดักแตนซ์มีขนาดสูงในวงจรช่วยให้จำกัดกระแสอินรัชสูงสุดที่เกิดขึ้นได้ อย่างไรก็ตามขนาดอินดักแตนซ์สูงๆ ของรีแอคเตอร์ 6% ไม่สามารถลดแรงดันไฟฟ้าเกินทั้งแรงดันไฟฟ้าที่บัสที่ชุดคาปาซิเตอร์แบงค์เชื่อมต่ออยู่ และแรงดันของชุดคาปาซิเตอร์แบงค์เอง ความถี่ของกระแสอินรัชจะเกิดการแกว่งที่ความถี่ต่ำ นอกจากนั้นวิธีการลดทอนสัญญาณทรานเซี้ยน์นี้ยังทำให้ขนาดของกำลังงานรีแอคทีฟของคาปาซิเตอร์แบงค์ลดลง ยกตัวอย่างเช่น คาปาซิเตอร์แบงค์ขนาด 72 Mvar จะมีพิกัดกำลังงานลดลงไปประมาณ 6% เมื่อนำรีแอคเตอร์ขนาด 166 mH มาต่ออนุกรมกับชุดคาปาซิเตอร์แบงค์ ดังนั้นกำลังงานรีแอคทีฟของชุดคาปาซิเตอร์แบงค์ต้องมีขนาดเพิ่มขึ้นเมื่อนำไปประยุกต์ใช้กับรีแอคเตอร์ขนาด 6% (6% reactor)

เมื่อทำการพิจารณาผลการสแกนระหว่างความถี่และอิมพีแดนซ์ (impedance scan) ณ บัสที่ชุดคาปาซิเตอร์แบงค์พร้อมด้วยรีแอคเตอร์ขนาด 6% ต่ออนุกรมอยู่พบว่า ขนาดอิมพีแดนซ์ที่จุดคาปาซิเตอร์แบงค์นำเข้าใช้งานในระบบจะมีความสัมพันธ์กันกับความถี่, องค์ประกอบและการเชื่อมต่อของเครื่องกำเนิดไฟฟ้า, สายส่ง, สายเคเบิล, หม้อแปลงไฟฟ้า และโหลด การต่ออนุกรมกันระหว่างอินดักแตนซ์และคาปาซิแตนซ์จะส่งผลให้เกิดอิมพีแดนซ์ขนาดต่ำๆ ในย่านความถี่หนึ่งใกล้กันกับย่านความถี่โซแนนซ์ ผลดังกล่าวเรียกว่าความถี่รีโซแนนนซ์อนุกรม การต่อขนานกันของตัวอินดักแตนซ์และคาปาซิแตนซ์จะทำให้เกิดอิมพีแดนซ์ขนาดสูงๆ ในย่านความถี่หนึ่ง ซึ่งใกล้กันกับความถี่ รีโซแนนซ์ ผลดังกล่าวเรียกว่าความถี่รีโซแนนซ์ขนาน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


จากรูปที่ 5.11 อุปกรณ์คาปาซิเตอร์แบงค์พร้อมกับรีแอคเตอร์จำกัดกระแสขนาด 1 mH สามารถก่อให้เกิดรีโซแนนซ์ขนาน องค์ประกอบของกระแสฮาร์มอนิกส์ซึ่งใกล้กับย่านความถี่รีโซแนนซ์ขนานนี้จะมีขนาดเพิ่มสูงขึ้น ขณะที่กระแสฮาร์มอนิกส์ที่มีอันดับสูงกว่าความถี่รีโซแนนซ์ขนานจะมีขนาดลดลง เนื่องจากผลของคาปาซิเตอร์จะมีอิมพีแดนซ์ที่ต่ำที่ย่านความถี่นี้




รูปที่ 5.11 ความถี่กับอิมพีแดนซ์สแกน ณ จุด PCC ในกรณีสวิตชิ่งคาปาซิเตอร์แบงค์ด้วยการต่อรีแอคเตอร์จำกัดกระแสขนาด 1 mH

เพื่อที่จะป้องกันปัญหาจากการเกิดความถี่รีโซแนนซ์ และหลีกเลี่ยงอายุการใช้งานของตัวคาปาซิเตอร์ยูนิตที่สั้น อุปกรณ์ชุดคาปาซิเตอร์แบงค์พร้อมด้วยการต่ออนุกรมของรีแอคเตอร์ขนาด 6% 166 mH ควรถูกนำมาประยุกต์ใช้ ผลจากอิมพีแดนซ์สแกนสามารถแสดงให้เห็นได้ดังรูปที่ 5.12 ซึ่งเรียกว่าปรากฏการณ์ความถี่รีโซแนนซ์อนุกรม การต่ออนุกรมกันของคาปาซิเตอร์และรีแอคเตอร์จะมีความถี่ในการจูนประมาณ 4.08 ซึ่งที่จุดจูนนิ่งนี้จะทำให้ค่าอินดักทีฟและคาปาซิทีฟรีแอคแตนซ์มีขนาดเท่ากัน ในรูปที่ 5.13 เมื่อเปรียบเทียบกับผลอิมพีแดนซ์สแกนในระบบการเชื่อมต่อกันทั้ง 3 รูปแบบ พบว่าอิมพีแดนซ์สูงจะเกิดขึ้นที่ประมาณองค์ประกอบฮาร์มอนิกส์อันดับที่ 3 เมื่อทำการสวิตช์คาปาซิเตอร์แบงค์ทั้ง 4 สเต็ปพร้อมด้วยรีแอคเตอร์จำกัดกระแส หลังจากเปลี่ยนรีแอคเตอร์จำกัดกระแสไปเป็นรีแอคเตอร์ขนาด 6% อิมพีแดนซ์สูงจะลดลงมาอยู่ที่องค์ประกอบฮาร์มอนิกส์อันดับที่ 2 ดังนั้นแรงดันไฟฟ้าเกินที่เกิดขึ้นจากฮาร์มอนิกส์จะมีขนาดลดลงเนื่องจากอิมพีแดนซ์ที่ฮาร์มอนิกส์อันดับที่ 3 ลดลงนั่นเอง ถ้าวงจรรีโซแนนซ์อนุกรมถูกจ่ายโดยแรงดันไฟฟ้ากระแสสลับที่มีความถี่ใกล้กันกับความถี่รีโซแนนซ์ การเกิดการขยายตัวของกระแสอาจก่อให้เกิดสัญญาณรบกวน กระแสไหลเกิน และสร้างความเสียหายต่อองค์ประกอบในระบบไฟฟ้า อีกด้านหนึ่งถ้าวงจรรีโซแนนซ์ขนานถูกจ่ายจากแหล่งกำเนิดกระแสฮาร์มอนิกส์แบบโหลดไม่เป็นเชิงเส้น อาจส่งผลให้เกิดแรงดันไฟฟ้าเกินในความถี่ที่ตรงกันกับความถี่รีโซแนนซ์ขนาน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 5.12 ความถี่กับอิมพีแดนซ์สแกน ณ จุด PCC ในกรณีสวิตชิ่งคาปาซิเตอร์แบงค์ด้วยการต่อ 6% รีแอคเตอร์ขนาด 166 mH



รูปที่ 5.13 ความถี่กับอิมพีแดนซ์สแกน ณ จุด PCC ในกรณีสวิตชิ่งคาปาซิเตอร์แบงค์ขนาด 4x72 Mvar พร้อมด้วยการต่อ 6% รีแอคเตอร์ขนาด 166 mH เปรียบเทียบกับกรณีอื่นๆ

รูปคลื่นกระแสอินรัชตามที่ได้แสดงดังรูปที่ 5.10 ความถี่กระแสอินรัชจะเกิดแกว่งใกล้กับความถี่ไฟฟ้ากำลังของระบบ ในวิธีการลดทอนดังกล่าวนี้ขนาดคาปาซิแตนซ์ต่อเฟสเปลี่ยนเป็น 3.647 uF ในทางปฏิบัติแล้วรีแอคเตอร์ไม่สามารถเพิ่มเข้ามายังวงจรคาปาซิเตอร์แบงค์เพื่อทำเป็นดีจูนฟิลเตอร์ หรือ 6% รีแอคเตอร์ได้โดยตรง เนื่องจากแรงดันตกคร่อมที่รีแอคเตอร์มีขนาดมาก ดังนั้นชุดคาปาซิเตอร์ที่ถูกติดตั้ง อาจมีพิกัดของแรงดันและกระแสเพิ่มขึ้นเพื่อชดเชยแรงดันตกคร่อมที่

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

อุปกรณ์รีแอคเตอร์ในกรณีเพิ่มรีแอคเตอร์ต่ออนุกรมเข้ามาในระบบ ดังนั้นผู้ทำการออกแบบจึงจำเป็นต้องออกแบบชุดคาปาซิเตอร์ให้เป็นคาปาซิเตอร์ที่มีรีแอคเตอร์ขนาด 6% ต่ออนุกรมอยู่ โดยพิกัดของคาปาซิเตอร์ต้องถูกเพิ่มขนาด Mvar ขึ้นไป ดังนั้นในหัวข้อนี้จึงเป็นการกล่าวถึงการปรับปรุงการออกแบบและเพิ่มประสิทธิภาพอุปกรณ์ชุดคาปาซิเตอร์แบงค์ที่ระดับแรงดัน 230 kV ให้กลายเป็นดีจูนฟิลเตอร์เพื่อกำจัดปัญหาฮาร์มอนิกส์ในอนาคต จึงอาจกล่าวได้ว่าถ้าระบบคาปาซิเตอร์แบงค์ถูกต่ออยู่กับระบบไฟฟ้าที่มีระดับฮาร์มอนิกส์ไหลอยู่ในระบบ การประยุกต์ใช้ชุดคาปาซิเตอร์พร้อมกับรีแอคเตอร์ขนาด 6% สามารถช่วยลดขนาดกระแสอินรัชสูงสุด อีกทั้งยังช่วยลดปัญหาจากการเกิดรีโซแนนซ์ในวงจรได้ดีอีกด้วย นับว่าเป็นข้อดีอีกประการหนึ่งของการติดตั้งรีแอคเตอร์ขนาด 6%

5.1.6 การจำลองในกรณีใช้การควบคุมการปิดวงจร

เทคนิคดังกล่าวนี้ช่วยลดขนาดแมกนิจูดของทรานเซี้ยนต์กระแสอินรัช ซึ่งขึ้นอยู่กับตำแหน่งของรูปคลื่นแรงดันที่ทำการสับสวิตช์ก่อนที่จะเกิดการ Prestrike ระหว่างหน้าสัมผัสคอนแทค วิธีการง่ายๆ เพื่อลดสัญญาณทรานเซี้ยนต์โดยปล่อยให้หน้าสัมผัสคอนแทคของเซอร์กิตเบรคเกอร์ปิดวงจรที่แรงดันตกคร่อมเซอร์กิตเบรคเกอร์เป็นศูนย์ [21] โมเดลการทำงานของเซอร์กิตเบรคเกอร์แบบทำงานพร้อมกันทั้งสามโพลถูกนำมาใช้ในกรณีนี้ อุปกรณ์การสวิตชิ่งจำเป็นต้องมีการทำงานของแต่ละโพลของเซอร์กิตเบรคเกอร์ที่เป็นอิสระตามแรงดันไฟฟ้าสามเฟสในระบบ แรงดันไฟฟ้าตกคร่อมในแต่ละเฟสจะมีเฟสห่างกัน 120 องศา ดังนั้นโมดูลอิเล็กทรอนิกส์สามารถถูกติดตั้งอยู่บนตัวของเซอร์กิตเบรคเกอร์เพื่อเปิด-ปิดวงจรการทำงานแบบทำงานพร้อมกันทั้งสามโพลได้


ตารางที่ 5.6 กระแสอินรัชสูงสุด เหตุการณ์ความถี่ และแรงดันเกินสูงสุดกรณีใช้วิธีควบคุมทรานเซี้ยนต์ด้วยการควบคุมการปิดสวิตช์

Step	SYNCHRONOUS CLOSING CONTROL			
	PSCAD/EMTDC			
	$i_{i,\,peak}$ (kA)	$f_{i,1}$ (kHz)	$f_{i,2}$ (kHz)	Voltage BUS (kV)
1	0.604	1.458	0.289	229.839
2	0.517	22.727	0.212	222.350
3	0.459	21.277	0.463	214.724
4	0.458	21.739	0.749	222.931


ในตารางที่ 5.6 และรูปที่ 5.14 และ 5.15 วิธีการควบคุมสัญญาณทรานเซี้ยนต์ด้วยการควบคุมการปิดวงจร กระแสอินรัชสูงสุดจะลดลงมากกว่าวิธีการลดทอนสัญญาณทรานเซี้ยนต์ด้วยวิธีอื่นๆ ความถี่ของกระแสอินรัชจะมีความคล้ายคลึงกันกับกรณีการจำลองด้วยวิธีพื้นฐาน (ไม่มีการควบคุมทรานเซี้ยนต์) แรงดันไฟฟ้าที่บัสเป็นปกติ ไม่เกิดการแกว่งของแรงดันไฟฟ้าเกินทรานเซี้ยนต์ เป็นเพราะว่าการควบคุมการปิดวงจรไม่ได้มีอิมพีแดนซ์ขนาดใหญ่เพิ่มเข้าไปในวงจรคาปาซิเตอร์แบงค์เพื่อหน่วงทรานเซี้ยนต์ที่เกิดขึ้นในระบบ จากรูปที่ 5.16 แสดงผลของรูปคลื่นแรงดันเมื่อเซอร์กิตเบรคเกอร์แบบสามโพลทำงานพร้อมกันโดยมีกลไกทางเครื่องกลเป็นตัวเลือกเวลาในการสับสวิตช์ในแต่ละโพลให้ทำงานเป็นอิสระ องค์ประกอบเฟสลำดับบวก L1, L2 และ L3 ควรต่อกับเฟสที่โพลของเซอร์กิตเบรคเกอร์ C1, B1 และ A1 ตามลำดับ [16] สำหรับลำดับเฟสสามเฟสจะมีกระแสลำดับศูนย์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เกิดขึ้นในทุกๆ 60 องศาทางไฟฟ้า หรือประมาณ 3.35 ms การศึกษานี้แสดงให้เห็นว่าความแม่นยำของเวลาในการสับสวิตช์ควรอยู่ในช่วง 0.02 – 0.05 ms เพื่อที่จะทำให้แรงดันไฟฟ้าเกินลดลงมากที่สุดเมื่อเปรียบเทียบกับการใช้เทคนิคการลดทอนทรานเซี้ยนต์ด้วยตัวต้านทานขนานสวิตช์และรีแอคเตอร์ขนาด 6%




รูปที่ 5.14 การแกว่งของแรงดันไฟฟ้าเกินที่บัส และแรงดันที่ชุดคาปาซิเตอร์แบงค์เมื่อนำชุดคาปาซิเตอร์สเต็ปที่ 4 เข้าใช้งานในระบบ ขณะที่แรงดันเฟส A มีค่าสูงสุด V_{peak} (bus_phase A) = 222.931 kV




รูปที่ 5.15 กระแสอินรัชเมื่อนำชุดคาปาซิเตอร์สเต็ปที่ 4 เข้าใช้งานในระบบ ขณะที่แรงดันเฟส A มีค่าสูงสุด I_{peak} (phase A) = 458 A

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 5.16 แสดงแรงดันตกคร่อมหน้าสัมผัสคอนแทคของเพาเวอร์เซอร์กิตเบรกเกอร์แบบทำงานหนึ่งโพล และแรงดันไฟฟ้าที่บัสหลังจากจ่ายไฟให้กับชุดคาปาซิเตอร์แบงค์สเต็ปที่ 4



รูปที่ 5.17 การแกว่งของแรงดันไฟฟ้าเกินสูงสุดที่บัสเมื่อเปลี่ยนค่าความคลาดเคลื่อนของระยะเวลาในการสับสวิตช์ของเพาเวอร์เซอร์กิตเบรคเกอร์

อย่างไรก็ตามมันไม่ง่ายเลยที่จะประสบความสำเร็จในการรักษาระยะเวลาการสับสวิตช์ให้ใกล้กับแรงดันเป็นศูนย์ได้ตลอดเวลา กระแสอินรัชและแรงดันไฟฟ้าเกินทรานเซี้ยนต์เหล่านี้จะเพิ่มสูงขึ้นถ้าระยะเวลาในการสับสวิตช์คลาดเคลื่อนไป จากการพิจารณาตามรูปที่ 5.17 และ 5.18 เมื่อดำเนินการเปลี่ยนค่าความคลาดเคลื่อนของระยะเวลาในการสับสวิตช์ของเซอร์กิตเบรคเกอร์จาก 0 ถึง 3 ms ทั้งค่าความคลาดเคลื่อนที่เป็นบวกและลบพบว่า กระแสอินรัชสูงสุดและการแกว่งของแรงดันไฟฟ้าเกินเพิ่มสูงขึ้นเมื่อค่าความคลาดเคลื่อนมีขนาดสูง ผลจากการจำลองแสดงให้เห็นถึงกระแสอินรัชและการแกว่งของแรงดันไฟฟ้าเกินสามารถยอมรับได้ ถ้าค่าความคลาดเคลื่อนของระยะเวลาในการสับสวิตช์ชุดคาปาซิเตอร์แบงค์มีความแม่นยำในการปิดวงจรที่ระยะเวลา $\pm$0.5 ms

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 5.18 กระแสอินรัชสูงสุดเมื่อเปลี่ยนค่าความคลาดเคลื่อนของระยะเวลาในการสับสวิตช์ของเพาเวอร์เซอร์กิตเบรคเกอร์

ดังนั้นวิธีการลดทอนสัญญาณทรานเซี้ยนต์จากกระแสอินรัชและการแกว่งของแรงดันไฟฟ้าเกินด้วยเทคนิคการควบคุมการปิดวงจรจำเป็นต้องมีความแม่นยำในเวลาสำหรับการสับสวิตช์ และควบคุมการทำงานของเซอร์กิตเบรคเกอร์ทั้งสามโพลโดยอิสระด้วยการใช้กลไกทางแมคคานิกเข้ามาช่วย ในระบบวงจรไฟฟ้าและชุดคาปาซิเตอร์แบงค์ที่แตกต่างกัน ผู้ออกแบบต้องทำการวิเคราะห์ถึงความเหมาะสมในการนำไปใช้งานและปรับตัวให้ทันกับเทคโนโลยีของอุปกรณ์สวิตชิ่งที่กำลังพัฒนา


5.1.7 การจำลองกรณีเปลี่ยนแปลงพิกัดกระแสลัดวงจร

เพื่อเป็นการศึกษากระแสอินรัชสูงสุดและการแกว่งของแรงดันไฟฟ้าเกินเนื่องจากผลกระทบจากพิกัดกระแสลัดวงจรในแต่ละสถานีไฟฟ้าย่อยและในแต่ละพื้นที่ ซึ่งอาจจะมีค่ากระแสลัดวงจรไม่เท่ากัน การจำลองดำเนินการโดยใช้การสวิตชิ่งชุดคาปาซิเตอร์แบงค์ขนาด 4x72 Mvar, 230 kV พร้อมด้วยติดตั้งรีแอคเตอร์กำจัดกระแสขนาด 1 mH ถูกนำมาใช้ศึกษาในกรณีดังกล่าว โดยทำการปรับกระแสลัดวงจรในระบบตั้งแต่ 5 kA, 10 kA, 20 kA, 30 kA และ 40 kA ตามลำดับ เพื่อประเมินระดับความรุนแรงของสัญญาณสวิตชิ่งทรานเซี้ยนต์ทั้งการแกว่งของแรงดันเกินและกระแสอินรัชสูงสุดจากกระแสลัดวงจรของแหล่งจ่ายขนาดต่างๆ


ตารางที่ 5.7 เหตุการณ์ทรานเซี้ยนต์ของกระแสลัดวงจรในแต่ละขนาด

Step	Short circuit current 20kA		Short circuit current 40kA	
	$f_{i,1}$ (kHz)	$f_{i,2}$ (Hz)	$f_{i,1}$ (kHz)	$f_{i,2}$ (Hz)
1	2.488	-	2.481	-
2	2.506	359.841	2.493	48.523
3	2.512	275.938	2.497	39.065
4	2.518	248.508	2.515	38.021

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 5.19 ทรานเซี้ยนต์กระแสอินรัชภายใต้กระแสลัดวงจรในระบบขนาดตั้งแต่ 5 kA ถึง 40 kA



รูปที่ 5.20 การแกว่งของแรงดันไฟฟ้าเกินทรานเซี้ยนต์ที่บัสภายใต้กระแสลัดวงจรในระบบขนาดตั้งแต่ 5 kA ถึง 40 kA


จากรูปที่ 5.19 และ 5.20 รวมถึงตารางที่ 5.7 แสดงให้เห็นถึงความสัมพันธ์ของการแกว่งของแรงดันไฟฟ้าเกินระหว่างเฟส-เฟสสูงสุดและกระแสอินรัชสูงสุดอันเนื่องมาจากพิกัดกระแสลัดวงจรในระบบขนาดต่างๆ ตามลำดับ จากผลการจำลองพบว่าที่ขนาดกระแสลัดวงจรสูงสุด 40 kA จะทำให้อิมพีแดนซ์ที่แหล่งจ่ายมีขนาดต่ำสุดซึ่งทำให้ขนาดแมกนิจูดของกระแสอินรัชมีขนาดเพิ่มสูงขึ้นมากที่สุดไปด้วย ในขณะที่ความสัมพันธ์ของแรงดันไฟฟ้าเกินเฟส-เฟสต่ำสุดจะเกิดขึ้นที่กระแสลัดวงจรประมาณ 40 kA เนื่องจากกระแสลัดวงจรสูงๆ ขนาด 40 kA จะมีความถี่ของเหตุการณ์สัญญาณทรานเซี้ยนต์ครั้งที่สองใกล้เคียงกับความถี่กำลังไฟฟ้าของระบบมากที่สุด ในขณะที่ความถี่เหตุการณ์ทรานเซี้ยนต์ครั้งที่หนึ่งของกระแสลัดวงจร 20 kA เกิดขึ้นรวดเร็วมากกว่าทรานเซี้ยนต์ครั้งที่สองของกระแสลัดวงจร 40 kA ในกรณีดังกล่าวนี้แรงดันที่จ่ายให้กับคาปาซิเตอร์จะมีการเปลี่ยนแปลงอย่างรวดเร็วส่งผลให้เกิดแรงดันตกในระบบตามความรวดเร็วของการฟื้นคืนตัวของ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


แรงดัน และในท้ายที่สุดการแกว่งของแรงดันไฟฟ้าเกินทรานเซี้ยนต์จะเพิ่มขึ้นเท่ากับแรงดันไฟฟ้ากำลังปกติ [15] ในสภาวะกระแสลัดวงจรต่ำๆ แรงดันไฟฟ้าเกินอาจเพิ่มขึ้นอย่างมีนัยสำคัญ [38] ปรากฏการณ์ดังกล่าวสามารถดูได้ใน [39] เมื่อขีดความสามารถของพิกัดกระแสลัดวงจรในระบบมีความสัมพันธ์กับขนาดของชุดคาปาซิเตอร์แบงค์ สัญญารบกวนจากการจ่ายไฟให้กับชุดคาปาซิเตอร์แบงค์สามารถเกิดขึ้นอย่างน่าทึ่งที่สุด [21]

5.1.8 การจำลองกรณีเปลี่ยนแปลงขนาดของชุดคาปาซิเตอร์แบงค์

เราทำการพิจารณาผลกระทบของคาปาซิเตอร์แบงค์ด้วยการวิเคราะห์กระแสอินรัชสูงสุดและการแกว่งของแรงดันไฟฟ้าเกินตามรูปที่ 5.21และ 5.22 ตามลำดับ จากผลการจำลองพบว่ากระแสอินรัชสูงสุดจะมีค่าเพิ่มขึ้นเมื่อการสวิตชิ่งคาปาซิเตอร์แบงค์มีพิกัดสูงขึ้น ชุดคาปาซิเตอร์แบงค์ขนาดเล็กอาจส่งผลให้เกิดการแกว่งของแรงดันไฟฟ้าเกินที่ต่ำ ดังนั้นถ้าเราแบ่งชุดคาปาซิเตอร์แบงค์ออกเป็นสเต็ปเล็กๆ หลายๆ สเต็ปจะช่วยให้ทรานเซี้ยนต์จากการสวิตชิ่งมีขนาดที่ลดลงได้



รูปที่ 5.21 แสดงกระแสอินรัชที่พิกัดขนาดชุดคาปาซิเตอร์แบงค์ขนาดต่างๆ



รูปที่ 5.22 แสดงการแกว่งของแรงดันไฟฟ้าเกินที่บัสที่พิกัดขนาดชุดคาปาซิเตอร์แบงค์ขนาดต่างๆ


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

5.2 ผลการทดลองจากการการแปลงเวฟเล็ตแบบเต็มหน่วย

ในวิทยานิพนธ์ฉบับนี้เป็นการนำเสนอผลการทดลองซึ่งได้จากการวิเคราะห์สัญญาณทรานเซี้ยนต์กระแสอินรัชจากการสับสวิตช์ชุดคาปาซิเตอร์แบงค์แรงดันสูง โดยสัญญาณที่ได้เกิดจากการใช้โปรแกรม PSCAD/EMTDC ทำการจำลองตามรูปแบบและวิธีการที่นำเสนอในบทที่ 4 จากนั้นนำสัญญาณที่ได้มาเข้ากระบวนการแปลงเวฟเล็ตแบบเต็มหน่วยร่วมกับเทคนิคปัญญาประดิษฐ์ สำหรับการตรวจจับสัญญาณกระแสอินรัช, การระบุชนิดของการสวิตช์ชิ่งชุดคาปาซิเตอร์แบงค์ และการจำแนกวิธีการลดทอนขนาดกระแสอินรัช สำหรับปรับปรุงแผนงานของรีเลย์การป้องกันกระแสไม่สมดุลย โดยจำนวนชุดข้อมูลทั้งหมดจะถูกนำมาทดสอบกับอัลกอริทึมที่นำเสนอ นอกจากนี้เพื่อแสดงให้เห็นว่าวิธีที่นำเสนอมีประสิทธิภาพ และมีความถูกต้องแม่นยำ จึงได้นำวิธีการวิเคราะห์การแปลงเวฟเล็ตร่วมกับเทคนิคปัญญาประดิษฐ์มาทดสอบกับสัญญาณทรานเซี้ยนต์กระแสอินรัชจริงโดยมีรูปแบบในการนำเสนอดังนี้


5.2.1 การวิเคราะห์สัญญาณทรานเซี้ยนต์กระแสอินรัชด้วยการแปลงเวฟเล็ต

การสวิตช์ชิ่งแบบแยกเดี่ยว (isolated capacitor bank switching) จะมีค่าสัมประสิทธิ์สูงสุดที่ได้จากการแปลงเวฟเล็ตจะอยู่ที่สเกลที่ 9 (สับสวิตช์สเต็ปที่ 1 เข้าใช้งานในระบบ) ในขณะเดียวกันการสวิตช์ชิ่งชุดคาปาซิเตอร์แบงค์แบบหลังต่อหลัง (back-to-back capacitor bank switching) จะมีค่าสัมประสิทธิ์สูงสุดอยู่ที่สเกลที่ 3 เท่านั้น (สับสวิตช์สเต็ปที่ 4 เข้าใช้งานในระบบ) ด้วยลักษณะของคุณสมบัติของค่าสัมประสิทธิ์ที่ได้นี้จะถูกนำไปเพื่อหาความเป็นไปได้สำหรับตรวจจับและแยกแยะประเภทของการสวิตช์ชิ่งชุดคาปาซิเตอร์แบงค์ ซึ่งดำเนินการได้โดยใช้การเปรียบเทียบค่าสัมประสิทธิ์ที่ได้จากการแปลงเวฟเล็ตแบบเต็มหน่วยดังที่ได้แสดงตามรูปที่ 5.23 ถึง 5.25




รูปที่ 5.23 การวิเคราะห์สเกลการแปลงเวฟเล็ตกรณีชุดคาปาซิเตอร์แบงค์จ่ายไฟปกติที่พิกัด

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 5.24 การวิเคราะห์สเกลการแปลงเวฟเล็ตกรณีสับสวิตช์ชุดคาปาซิเตอร์แบงค์ในสเต็ปที่ 1 เข้าใช้งานในระบบ และไม่มีการควบคุมขนาดกระแสอินรัช (กรณีพื้นฐาน)




รูปที่ 5.25 การวิเคราะห์สเกลการแปลงเวฟเล็ตกรณีสับสวิตช์ชุดคาปาซิเตอร์แบงค์ในสเต็ปที่ 4 เข้าใช้งานในระบบ และไม่มีการควบคุมขนาดกระแสอินรัช (กรณีพื้นฐาน)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 5.26 การวิเคราะห์สเกลเวฟเล็ตสูงสุดที่ตรวจจับได้ และค่าเบี่ยงเบนมาตรฐาน กรณีพื้นฐาน (ไม่มีการควบคุมขนาดสัญญาณทรานเซี้ยนต์)




รูปที่ 5.27 การวิเคราะห์สเกลเวฟเล็ตสูงสุดที่ตรวจจับได้ และค่าเบี่ยงเบนมาตราฐานกรณีมีการควบคุมขนาดกระแสอินรัชด้วยวิธีการติดตั้งรีแอคเตอร์จำกัดกระแสขนาด 1.0 mH

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 5.28 การวิเคราะห์สเกลเวฟเล็ตสูงสุดที่ตรวจจับได้ และค่าเบี่ยงเบนมาตราฐานกรณีมีการควบคุมขนาดกระแสอินรัชด้วยวิธีการติดตั้งรีแอคเตอร์ขนาด 6%




รูปที่ 5.29 การวิเคราะห์สเกลเวฟเล็ตสูงสุดที่ตรวจจับได้ และค่าเบี่ยงเบนมาตราฐานกรณีมีการควบคุมขนาดกระแสอินรัชด้วยวิธีการติดตั้งตัวเหนี่ยวนำขนานสวิตช์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 5.30 การวิเคราะห์สเกลเวฟเล็ตสูงสุดที่ตรวจจับได้ และค่าเบี่ยงเบนมาตราฐานกรณีมีการควบคุมขนาดกระแสอินรัชด้วยวิธีการติดตั้งตัวต้านทานขนานสวิตช์



รูปที่ 5.31 สเกลสูงสุดที่ตรวจจับได้กรณีสับชุดคาปาซิเตอร์แบงค์สเต็ปที่ 4 เข้าใช้งานที่มุม 90 องศาของแรงดันไฟฟ้าเฟส A ในแต่ละวิธีควบคุมขนาดสัญญาณทรานเซี้ยนต์

จากรูปจะพบว่าการวิเคราะห์ค่าสัมประสิทธิ์จากการแปลงเวฟเล็ตจะถูกพล็อตลงกราฟซึ่งเป็นความสัมพันธ์ระหว่างสเกลสูงสุดของเวฟเล็ตที่ตรวจจับได้กับค่าสัมประสิทธิ์ที่ได้จาการแปลงเวฟเล็ตแบบเต็มหน่วย ค่าสัมประสิทธิ์ของสเกลที่ตรวจจับได้ในกรณีของชุดคาปาซิเตอร์แบงค์จ่ายไฟในสภาวะใช้งานปกติจะได้จากการแปลงเวฟเล็ตในช่วงที่สับสวิตช์ชุดคาปาซิเตอร์แบงค์ไปแล้ว 100 ms นั่นหมายความว่า กระแสของชุดคาปาซิเตอร์แบงค์เข้าสู่สภาวะคงที่ (steady stage)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ตารางที่ 5.8 ค่าสัมประสิทธิ์จากการแปลงเวฟเล็ตของชุดคาปาซิเตอร์แบงค์สเต็ปที่ 1 ที่มุมของแรงดันไฟฟ้าเฟส A= 90° (กรณีพื้นฐาน)

Wavelet scale	Wavelet Coefficient – the 1st step switching				
	$I_{A\ (post)}$	$I_{B\ (post)}$	$I_{C\ (post)}$	I_{zero}	$I_{postive}$
1	0.0000058698	0.0000014704	0.0000014633	0.0000000000	0.0000044018
2	0.0001616700	0.0000400780	0.0000406230	0.0000000000	0.0001211900
3	0.0001855700	0.0000453730	0.0000472010	0.0000000001	0.0001390700
4	0.0007248400	0.0001803000	0.0001814100	0.0000000002	0.0005432700
5	0.0005339000	0.0001026100	0.0001682100	0.0000000014	0.0004003500
6	0.0036000000	0.0006230600	0.0013000000	0.0000000161	0.0027000000
7	0.0718000000	0.0167000000	0.0193000000	0.0000000521	0.0538000000
8	0.4441000000	0.1295000000	0.1210000000	0.0000000026	0.3330000000
9	**2.8576000000**	**0.6551000000**	**0.8003000000**	**0.0000000023**	**2.1432000000**
10	1.4165000000	0.4203000000	0.4471000000	0.0000000013	1.0624000000
11	0.0932000000	0.0547000000	0.0549000000	0.0000000001	0.0699000000
12	0.1109000000	0.1101000000	0.1181000000	0.0000000000	0.0831000000
13	0.0010000000	0.0010000000	0.0007362600	0.0000000000	0.0007842800
14	0.0010000000	0.0006198800	0.0017000000	0.0000000000	0.0007689100
15	0.0000261260	0.0000420630	0.0000274370	0.0000000000	0.0000195940
16	0.0000152940	0.0000018698	0.0000064687	0.0000000000	0.0000114710
17	0.0001667400	0.0000746960	0.0000185650	0.0000000000	0.0001250700
18	0.0021000000	0.0008803000	0.0002543000	0.0000000000	0.0016000000
19	0.0001358700	0.0000567480	0.0000170140	0.0000000000	0.0001019100
20	0.0000329290	0.0000137440	0.0000041283	0.0000000000	0.0000246990
21	0.0000102440	0.0000042750	0.0000012846	0.0000000000	0.0000076836
22	0.0000032750	0.0000013668	0.0000004106	0.0000000000	0.0000024565
23	0.0000009036	0.0000003772	0.0000001133	0.0000000000	0.0000006778
24	0.0000001666	0.0000000695	0.0000000209	0.0000000000	0.0000001250
25	0.0000000051	0.0000000021	0.0000000006	0.0000000000	0.0000000039
26	0.0000000462	0.0000000193	0.0000000058	0.0000000000	0.0000000347
27	0.0000000891	0.0000000372	0.0000000112	0.0000000000	0.0000000668
28	0.0000001150	0.0000000480	0.0000000144	0.0000000000	0.0000000863
29	0.0000001248	0.0000000521	0.0000000156	0.0000000000	0.0000000936
30	0.0000001235	0.0000000516	0.0000000155	0.0000000000	0.0000000926

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ตารางที่ 5.9 ค่าสัมประสิทธิ์จากการแปลงเวฟเล็ตของชุดคาปาซิเตอร์แบงค์สเต็ปที่ 2 ที่มุมของแรงดันไฟฟ้าเฟส A= 90° (กรณีพื้นฐาน)

Wavelet scale	Wavelet Coefficient – the 2nd step switching				
	$I_{A\ (post)}$	$I_{B\ (post)}$	$I_{C\ (post)}$	I_{zero}	$I_{postive}$
1	239.6818000000	63.1112000000	56.8003000000	0.0000002139	179.7551000000
2	1024.5000000000	270.9679000000	241.6349000000	0.0000008997	768.3268000000
3	**4636.6000000000**	**1227.0000000000**	**1093.0000000000**	**0.0000040648**	**3477.3000000000**
4	469.3568000000	123.7837000000	111.0434000000	0.0000004159	352.0055000000
5	167.6628000000	44.2414000000	39.6443000000	0.0000001494	125.7428000000
6	4.9938000000	1.2523000000	1.2443000000	0.0000000047	3.7452000000
7	2.8519000000	0.7704000000	0.6575000000	0.0000000092	2.1388000000
8	0.2635000000	0.0656000000	0.0661000000	0.0000000019	0.1976000000
9	0.3671000000	0.1344000000	0.0755000000	0.0000000007	0.2753000000
10	0.2970000000	0.1656000000	0.1053000000	0.0000000006	0.2228000000
11	0.0717000000	0.0834000000	0.0622000000	0.0000000003	0.0538000000
12	0.1542000000	0.1157000000	0.1236000000	0.0000000000	0.1156000000
13	0.0011000000	0.0002576900	0.0013000000	0.0000000000	0.0008032900
14	0.0021000000	0.0007730900	0.0006689100	0.0000000000	0.0015000000
15	0.0000016628	0.0001163600	0.0000902100	0.0000000000	0.0000012470
16	0.0000064542	0.0000006105	0.0000110350	0.0000000000	0.0000048407
17	0.0003356300	0.0001364600	0.0000441000	0.0000000000	0.0002517400
18	0.0050000000	0.0021000000	0.0006023100	0.0000000000	0.0037000000
19	0.0004222600	0.0001773100	0.0000523550	0.0000000000	0.0003167200
20	0.0001007500	0.0000422940	0.0000124980	0.0000000000	0.0000755680
21	0.0000301480	0.0000126540	0.0000037406	0.0000000000	0.0000226130
22	0.0000097481	0.0000040916	0.0000012095	0.0000000000	0.0000073116
23	0.0000030034	0.0000012606	0.0000003726	0.0000000000	0.0000022527
24	0.0000007781	0.0000003266	0.0000000965	0.0000000000	0.0000005836
25	0.0000001291	0.0000000542	0.0000000160	0.0000000000	0.0000000968
26	0.0000000026	0.0000000011	0.0000000003	0.0000000000	0.0000000020
27	0.0000000407	0.0000000171	0.0000000051	0.0000000000	0.0000000306
28	0.0000000807	0.0000000339	0.0000000100	0.0000000000	0.0000000605
29	0.0000001048	0.0000000440	0.0000000130	0.0000000000	0.0000000786
30	0.0000001140	0.0000000478	0.0000000141	0.0000000000	0.0000000855

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ตารางที่ 5.10 ค่าสัมประสิทธิ์จากการแปลงเวฟเล็ตของชุดคาปาซิเตอร์แบงค์สเต็ปที่ 3 ที่มุมของแรงดันไฟฟ้าเฟส A= 90° (กรณีพื้นฐาน)

Wavelet scale	Wavelet Coefficient – the 3rd step switching				
	$I_{A\ (post)}$	$I_{B\ (post)}$	$I_{C\ (post)}$	I_{zero}	$I_{postive}$
1	399.6158000000	103.1388000000	96.7067000000	0.0000001678	299.7047000000
2	1673.6000000000	433.3187000000	403.6780000000	0.0000006943	1255.2000000000
3	**7368.0000000000**	**1904.4000000000**	**1780.4000000000**	**0.0000030748**	**5525.9000000000**
4	917.2625000000	237.3520000000	221.3858000000	0.0000003811	687.9307000000
5	259.8543000000	67.4495000000	62.5155000000	0.0000001053	194.8862000000
6	1.6064000000	0.4216000000	0.3894000000	0.0000000013	1.2047000000
7	5.6677000000	1.4677000000	1.3668000000	0.0000000049	4.2507000000
8	1.3393000000	0.3583000000	0.3120000000	0.0000000032	1.0044000000
9	0.0697000000	0.0320000000	0.0150000000	0.0000000006	0.0522000000
10	0.1856000000	0.0682000000	0.0949000000	0.0000000007	0.1392000000
11	0.2299000000	0.0863000000	0.1432000000	0.0000000003	0.1724000000
12	0.1242000000	0.1155000000	0.1216000000	0.0000000000	0.0932000000
13	0.0041000000	0.0047000000	0.0003863300	0.0000000000	0.0031000000
14	0.0003656500	0.0020000000	0.0009643900	0.0000000000	0.0002742300
15	0.0000874000	0.0000532390	0.0000479570	0.0000000000	0.0000655500
16	0.0003455100	0.0001986300	0.0000582660	0.0000000000	0.0002591600
17	0.0054000000	0.0024000000	0.0006157100	0.0000000000	0.0041000000
18	0.0007323300	0.0003130200	0.0000878670	0.0000000000	0.0005493100
19	0.0005796100	0.0002476100	0.0000696130	0.0000000000	0.0004347600
20	0.0001470500	0.0000628130	0.0000176640	0.0000000000	0.0001103000
21	0.0000444850	0.0000190010	0.0000053443	0.0000000000	0.0000333680
22	0.0000144820	0.0000061858	0.0000017399	0.0000000000	0.0000108630
23	0.0000045828	0.0000019575	0.0000005506	0.0000000000	0.0000034375
24	0.0000012771	0.0000005455	0.0000001534	0.0000000000	0.0000009579
25	0.0000002620	0.0000001119	0.0000000315	0.0000000000	0.0000001965
26	0.0000000189	0.0000000081	0.0000000023	0.0000000000	0.0000000142
27	0.0000000146	0.0000000063	0.0000000018	0.0000000000	0.0000000110
28	0.0000000546	0.0000000233	0.0000000066	0.0000000000	0.0000000410
29	0.0000000855	0.0000000365	0.0000000103	0.0000000000	0.0000000641
30	0.0000001012	0.0000000432	0.0000000122	0.0000000000	0.0000000759

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ตารางที่ 5.11 ค่าสัมประสิทธิ์จากการแปลงเวฟเล็ตของชุดคาปาซิเตอร์แบงค์สเต็ปที่ 4 ที่มุมของแรงดันไฟฟ้าเฟส A= 90° (กรณีพื้นฐาน)

Wavelet scale	Wavelet Coefficient – the 4th step switching				
	$I_{A\ (post)}$	$I_{B\ (post)}$	$I_{C\ (post)}$	I_{zero}	$I_{postive}$
1	541.6249000000	132.1703000000	138.6637000000	0.0000001848	406.2100000000
2	2136.5000000000	524.2557000000	544.0349000000	0.0000007351	1602.4000000000
3	**9968.1000000000**	**2439.3000000000**	**2545.0000000000**	**0.0000034142**	**7475.9000000000**
4	1353.2000000000	331.4518000000	345.1929000000	0.0000004635	1014.9000000000
5	280.6280000000	68.7406000000	71.5788000000	0.0000000973	210.4665000000
6	11.7830000000	2.8810000000	3.0109000000	0.0000000047	8.8371000000
7	4.5242000000	1.1052000000	1.1571000000	0.0000000019	3.3931000000
8	0.1078000000	0.0314000000	0.0388000000	0.0000000021	0.0808000000
9	0.1949000000	0.0580000000	0.0638000000	0.0000000006	0.1462000000
10	0.1033000000	0.0466000000	0.0440000000	0.0000000007	0.0775000000
11	0.2545000000	0.1146000000	0.0937000000	0.0000000002	0.1909000000
12	0.1436000000	0.1239000000	0.1378000000	0.0000000000	0.1077000000
13	0.0007208300	0.0055000000	0.0029000000	0.0000000000	0.0005406700
14	0.0006827000	0.0003638200	0.0020000000	0.0000000000	0.0005120400
15	0.0009614600	0.0005387200	0.0000608060	0.0000000000	0.0007211100
16	0.0160000000	0.0071000000	0.0018000000	0.0000000000	0.0120000000
17	0.0043000000	0.0021000000	0.0003926200	0.0000000000	0.0032000000
18	0.0002778900	0.0001333600	0.0000262390	0.0000000000	0.0002084200
19	0.0010000000	0.0004855900	0.0000954750	0.0000000000	0.0007587500
20	0.0002588900	0.0001242500	0.0000244400	0.0000000000	0.0001941700
21	0.0000778750	0.0000373730	0.0000073528	0.0000000000	0.0000584070
22	0.0000254420	0.0000122100	0.0000024023	0.0000000000	0.0000190820
23	0.0000082634	0.0000039656	0.0000007803	0.0000000000	0.0000061977
24	0.0000024625	0.0000011817	0.0000002325	0.0000000000	0.0000018469
25	0.0000005979	0.0000002869	0.0000000565	0.0000000000	0.0000004484
26	0.0000000842	0.0000000404	0.0000000080	0.0000000000	0.0000000632
27	0.0000000021	0.0000000010	0.0000000002	0.0000000000	0.0000000016
28	0.0000000383	0.0000000184	0.0000000036	0.0000000000	0.0000000287
29	0.0000000766	0.0000000368	0.0000000072	0.0000000000	0.0000000574
30	0.0000000998	0.0000000479	0.0000000094	0.0000000000	0.0000000748

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ตารางที่ 5.12 ค่าสัมประสิทธิ์สูงสุดของชุดคาปาซิเตอร์แบงค์สเต็ปที่ 1 ที่มุมของแรงดันไฟฟ้าเฟส A= 90°

Transient Mitigation methods	Max scale detection	Wavelet Coefficient – the 1st step switching					Result
		$I_{A\ max\ (post)}$	$I_{B\ max\ (post)}$	$I_{C\ max\ (post)}$	$Z_{chk,\ max}$	$I_{postive,\ max}$	
Threshold	12	0.1136	0.1136	0.1136	3.51E-10	0.0852	Normal
Base Case	9	2.8576	0.6551	0.8003	5.21E-08	2.1432	Abnormal
CLR	9	2.8073	0.6499	0.7997	2.12E-11	2.1055	Abnormal
6% Reactor	10	1.0653	0.2936	0.4341	1.24E-08	0.799	Abnormal
Syn. closing	12	0.1249	0.1240	0.1297	1.08E-01	0.0936	Normal
PIR	9	0.6816	0.1558	0.1856	6.11E-09	0.5112	Abnormal
PII	12	0.1192	0.1113	0.1242	2.056E-08	0.0894	Normal

ตารางที่ 5.13 ค่าสัมประสิทธิ์สูงสุดของชุดคาปาซิเตอร์แบงค์สเต็ปที่ 2 ที่มุมของแรงดันไฟฟ้าเฟส A= 90°

Transient Mitigation methods	Max scale detection	Wavelet Coefficient – the 2nd step switching					Result
		$I_{A\ max\ (post)}$	$I_{B\ max\ (post)}$	$I_{C\ max\ (post)}$	$Z_{chk,\ max}$	$I_{postive,\ max}$	
Threshold	12	0.1136	0.1136	0.1136	3.51E-10	0.0852	Normal
Base Case	3	4636.60	1227.00	1093.00	4.06E-06	3477.30	Abnormal
CLR	6	66.2643	15.8393	17.3091	3.020E-11	49.6982	Abnormal
6% Reactor	10	0.5059	0.2060	0.1881	1.085E-08	0.3794	Abnormal
Syn. closing	12	0.1425	0.1489	0.1368	0.0611	0.1701	Normal
PIR	3	138.4266	27.4654	42.5835	2.501E-07	103.8251	Abnormal
PII	3	11.2085	3.5563	2.1368	2.795E-08	8.4059	Abnormal

ตารางที่ 5.14 ค่าสัมประสิทธิ์สูงสุดของชุดคาปาซิเตอร์แบงค์สเต็ปที่ 3 ที่มุมของแรงดันไฟฟ้าเฟส A= 90°

Transient Mitigation methods	Max scale detection	Wavelet Coefficient – the 3rd step switching					Result
		$I_{A\ max\ (post)}$	$I_{B\ max\ (post)}$	$I_{C\ max\ (post)}$	$Z_{chk,\ max}$	$I_{postive,\ max}$	
Threshold	12	0.1136	0.1136	0.1136	3.51E-10	0.0852	Normal
Base Case	3	7368.00	1904.40	1780.40	3.07E-06	5525.90	Abnormal
CLR	6	124.5016	30.4578	31.8001	5.468E-11	93.3761	Abnormal
6% Reactor	10	0.611	0.2503	0.2317	9.096E-09	0.4582	Abnormal
Syn. closing	12	0.1461	0.1433	0.1453	0.0606	0.1095	Normal
PIR	3	245.5099	19.3525	127.0194	1.524E-07	184.1377	Abnormal
PII	3	14.2048	5.962	1.7603	6.954E-08	10.6528	Abnormal

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ตารางที่ 5.15 ค่าสัมประสิทธิ์สูงสุดของชุดคาปาซิเตอร์แบงค์สเต็ปที่ 4 ที่มุมของแรงดันไฟฟ้าเฟส A= 90°

Transient Mitigation methods	Max scale detection	Wavelet Coefficient – the 4th step switching					Result
		$I_{A\ max\ (post)}$	$I_{B\ max\ (post)}$	$I_{C\ max\ (post)}$	$Z_{chk,\ max}$	$I_{postive,\ max}$	
Threshold	12	0.1136	0.1136	0.1136	3.51E-10	0.0852	Normal
Base Case	3	9968.100	2439.300	2545.000	3.414E-06	7475.90	Abnormal
CLR	6	184.8825	44.534	47.9384	4.767E-11	138.6618	Abnormal
6% Reactor	10	0.9304	0.2832	0.189	9.123E-09	0.6977	Abnormal
Syn. closing	12	0.1568	0.1574	0.1538	0.0581	0.1176	Normal
PIR	3	306.0946	146.0266	29.2946	3.597E-07	229.580	Abnormal
PII	3	14.8961	7.8179	1.1286	4.187E-07	11.1699	Abnormal


ตารางที่ 5.16 ค่าเบี่ยงเบนมาตรฐานจากการแปลงเวฟเล็ตแบบเต็มหน่วยทั้ง 30 สเกลที่มุมของแรงดันไฟฟ้าเฟส A= 90°

Transient Mitigation methods	Wavelet Coefficient - Positive Sequence (Standard Deviation at 30 Scale)			
	1st-Step	2nd-Step	3rd-Step	4th-Step
Threshold	0.01629	0.01629	0.01629	0.01629
Base Case	0.42340	633.78296	1009.86000	1364.59540
CLR	0.42157	9.14684	17.20200	25.90397
6% Reactor	0.14835	0.08428	0.09282	0.13777
Syn. closing	0.01850	0.02150	0.02281	0.02248
PIR	0.09304	18.86494	33.98662	41.62688
PII	0.01728	1.53296	1.93894	2.02991


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

5.2.2 การวิเคราะห์สัญญาณทรานเซี้ยนต์กระแสฟอลต์ด้วยการแปลงเวฟเล็ต

ค่าสัมประสิทธิ์จากการแปลงเวฟเล็ตในแต่ละเฟสและองค์ประกอบกระแสลำดับบวกถูกดำเนินการวิเคราะห์เพื่อตรวจจับ และจำแนกสัญญาณทรานเซี้ยนต์กระแสฟอลต์ความถี่สูง โดยใช้หลักการของชุดคำสั่ง if-then ซึ่งค่าสัมประสิทธิ์ที่ได้จะถูกนำมาเปรียบเทียบกับค่าสัมประสิทธิ์จากการแปลงเวฟเล็ตในช่วงที่ชุดคาปาซิเตอร์แบงค์จ่ายไฟในสภาวะปกติ โดยมีขั้นตอนการวิเคราะห์ดังที่ได้อธิบายไว้ในบทที่ 4 จากขั้นตอนการตรวจจับและจำแนกกระแสฟอลต์ ค่าสัมประสิทธิ์ที่ได้จากการแปลงเวฟเล็ตแบบเต็มหน่วยจากเฟส A, B , C และองค์ประกอบกระแสลำดับบวกทั้งหมด 30 สเกล ถูกนำมาวิเคราะห์ด้วยชุดคำสั่ง If-then เพื่อตรวจจับสัญญาณทรานเซี้ยนต์กระแสฟอลต์ ซึ่งผลที่ได้สามารถแสดงได้ตามรูปที่ 5.32 – 5.34 ซึ่งเป็นตัวอย่างกระแสฟอลต์ในกรณีเกิดฟอลต์สเต็ปที่ 1 และสเต็ป 2, 3 และ 4 ต่อใช้งานอยู่ในระบบ




รูปที่ 5.32 การวิเคราะห์การแปลงเวฟเล็ตในกรณีเกิดฟอลต์แบบ AG ที่สเต็ปที่ 1 (CLR)



รูปที่ 5.33 การวิเคราะห์การแปลงเวฟเล็ตในกรณีเกิดฟอลต์แบบ AG ที่สเต็ปที่ 1 (6% reactor)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 5.34 ค่าเบี่ยงเบนมาตรฐานจากค่าสัมประสิทธิ์การแปลงเวฟเล็ตทั้ง 30 สเกล กรณีเกิดกระแสฟอลต์แบบ AG ที่สเต็ปที่ 1 โดยที่สเต็ปที่ 2, 3 และ 4 เชื่อมต่ออยู่ในระบบ

ตารางที่ 5.17 ค่าสัมประสิทธิ์การแปลงเวฟเล็ตสำหรับจำแนกสัญญาณทรานเซี้ยนต์กระแสฟอลต์

Transient signals	Max scale detection	Wavelet Coefficient – Bank no. 1 Transient fault current					Result
		$I_{A\ max\ (post)}$	$I_{B\ max\ (post)}$	$I_{C\ max\ (post)}$	Z_{chk}	$I_{postive}$	
Threshold	12	0.1136	0.1136	0.1136	3.51E-10	0.0852	Normal
Base Case							
AG	3	637.99	0.0000	0.0000	212.58	212.702	Abnormal
ABG	3	637.804	80.244	0.0000	88.512	294.714	Abnormal
AB	3	652.670	652.670	0.0000	0.0000	489.502	Abnormal
ABC	3	637.92	80.202	265.741	0.00000	478.443	Abnormal
Current Limiting Reactor							
AG	6	86.358	0.0129	0.0129	29.0248	28.667	Abnormal
ABG	6	85.871	9.9620	0.0031	12.4943	39.160	Abnormal
AB	6	72.728	72.732	0.0000	0.00000	54.546	Abnormal
ABC	6	85.444	10.101	36.788	0.00000	64.083	Abnormal
6% Reactor							
AG	10	0.9620	0.0017	0.0088	0.37250	0.2962	Abnormal
ABG	10	0.9259	0.0533	0.0087	0.29060	0.3179	Abnormal
AB	12	0.2865	0.1239	0.0336	0.00000	0.2149	Abnormal
ABC	10	0.8854	0.0448	0.6368	0.00000	0.6641	Abnormal

จากตารางที่ 5.17 – 5.20 เป็นการวิเคราะห์การแปลงเวฟเล็ตแบบเต็มหน่วยเพื่อจำแนกประเภทสัญญาณทรานเซี้ยนต์ที่เกิดขึ้น โดยจากผลการทดลองดังกล่าว เป็นการยกตัวอย่างค่าสัมประสิทธิ์ที่ได้มาจากการแปลงเวฟเล็ต โดยพิจารณาการเกิดฟอลต์ที่ชุดคาปาซิเตอร์แบงค์ในสเต็ปที่ 1 โดยที่ชุดคาปาซิเตอร์ในสเต็ปที่ 2, 3 และ 4 ถูกต่อใช้งานอยู่ในระบบ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ตารางที่ 5.18 แสดงการนับจำนวนสเกลที่สามารถตรวจจับกระแสฟอลต์ได้

Transient Mitigation methods	Count the wavelet scale detection Wavelet Coefficient - Positive Sequence			
	Bank 1	Bank 2	Bank 3	Bank 4
Inrush Current				
Base Case	3	8	8	7
PIR	1	7	5	7
PII	0	4	3	4
CLR	3	7	6	7
6% Reactor	1	2	0	2
Syn. Closing	0	0	0	0
Fault Current (Fault at bank no. 1)				
Base Case				
AG	15	6	5	5
ABG	14	7	5	5
AB	15	7	7	7
ABC	14	7	6	6
Current Limiting Reactor				
AG	13	3	3	3
ABG	13	4	4	4
AB	14	4	4	4
ABC	14	6	6	6
6% Reactor				
AG	1	0	0	0
ABG	2	0	0	0
AB	0	0	0	0
ABC	3	0	0	0

ตารางที่ 5.19 ค่าสัมประสิทธิ์ขององค์ประกอบกระแสลำดับบวกจากการแปลงเวฟเล็ตจำนวน 30 สเกลเพื่อจำแนกสัญญาณทรานเซี้ยนต์กระแสฟอลต์ และกระแสอินรัช

Transient Mitigation methods	Maximum of Wavelet Coefficient Positive Sequence Current			
	Bank 1	Bank 2	Bank 3	Bank 4
Threshold	0.08520	0.08520	0.08520	0.08520
Inrush Current				
Base Case	2.14320	3477.30000	5525.90000	7475.90000
PIR	0.51120	103.82510	184.13770	229.58000
PII	0.08940	8.40590	10.65280	11.16990
CLR	2.10550	49.69820	93.37610	138.66180
6% Reactor	0.79900	0.37940	0.45820	0.69770
Syn. Closing	0.09360	0.10710	0.10950	0.11760
Fault Current				
Base Case				
AG	212.7029	25.0309	23.6823	22.7390
ABG	294.7146	32.8987	33.1950	32.9150
AB	489.5029	53.5108	55.4994	55.7279
ABC	478.4430	53.4307	53.8870	53.4199

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ตารางที่ 5.19 (ต่อ) ค่าสัมประสิทธิ์ขององค์ประกอบกระแสลำดับบวกจากการแปลงเวฟเล็ตจำนวน 30 สเกลเพื่อจำแนกสัญญาณทรานเซี้ยนต์กระแสฟอลต์ และกระแสอินรัช

Transient Mitigation methods	Maximum of Wavelet Coefficient Positive Sequence Current			
	Bank 1	Bank 2	Bank 3	Bank 4
Current Limiting Reactor				
AG	28.66730	2.60690	2.60220	2.59990
ABG	39.16010	3.55330	3.54710	3.54400
AB	54.54660	5.39040	5.37610	5.36890
ABC	64.08320	5.81620	5.80600	5.80090
6% Reactor				
AG	0.29620	0.03860	0.03860	0.03860
ABG	0.31790	0.03680	0.03680	0.03680
AB	0.21490	0.03380	0.03380	0.03380
ABC	0.66410	0.04220	0.04220	0.04220


ตารางที่ 5.20 แสดงผลการนับจำนวนสเกลที่ตรวจจับได้

Transient Mitigation methods	Count the maximum of wavelet scale detection Wavelet Coefficient - Positive Sequence			
	Bank 1	Bank 2	Bank 3	Bank 4
Inrush Current				
Base Case	3	8	8	7
PIR	1	7	5	7
PII	0	4	3	4
CLR	3	7	6	7
6% Reactor	1	2	0	2
Syn. Closing	0	0	0	0
Fault Current (Fault at bank no. 1): Base Case				
AG	15	6	5	5
ABG	14	7	5	5
AB	15	7	7	7
ABC	14	7	6	6
Fault Current (Fault at bank no. 1): Current Limiting Reactor				
AG	13	3	3	3
ABG	13	4	4	4
AB	14	4	4	4
ABC	14	6	6	6
Fault Current (Fault at bank no. 1): 6% Reactor				
AG	1	0	0	0
ABG	2	0	0	0
AB	0	0	0	0
ABC	3	0	0	0

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


5.2.3 การจำแนกประเภทสัญญาณกระแสอินรัชแบบแยกเดี่ยวและแบบหลังต่อหลัง

5.2.3.1 กรณีการสวิตชิ่งชุดคาปาซิเตอร์แบงค์สเต็ปที่ 1 เข้าใช้งานในระบบ



รูปที่ 5.35 แสดงเปอร์เซ็นต์ความถูกต้องในการจำแนกสัญญาณทรานเซี้ยนต์กระแสอินรัชขณะนำสเต็ปที่ 1 เข้าใช้งานในระบบ


5.2.3.2 กรณีการสวิตชิ่งชุดคาปาซิเตอร์แบงค์สเต็ปที่ 2 เข้าใช้งานในระบบ



รูปที่ 5.36 แสดงเปอร์เซ็นต์ความถูกต้องในการจำแนกสัญญาณทรานเซี้ยนต์กระแสอินรัชขณะนำสเต็ปที่ 2 เข้าใช้งานในระบบ


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

5.2.3.3 กรณีการสวิตชิ่งชุดคาปาซิเตอร์แบงค์สเต็ปที่ 3 เข้าใช้งานในระบบ



รูปที่ 5.37 แสดงเปอร์เซ็นต์ความถูกต้องในการจำแนกสัญญาณทรานเซี้ยนต์กระแสอินรัชขณะนำสเต็ปที่ 3 เข้าใช้งานในระบบ

5.2.3.4 กรณีการสวิตชิ่งชุดคาปาซิเตอร์แบงค์สเต็ปที่ 4 เข้าใช้งานในระบบ




รูปที่ 5.38 แสดงเปอร์เซ็นต์ความถูกต้องในการจำแนกสัญญาณทรานเซี้ยนต์กระแสอินรัชขณะนำสเต็ปที่ 4 เข้าใช้งานในระบบ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


5.2.4 การจำแนกสัญญาณทรานเซี้ยนต์กระแสฟอลต์และกระแสอินรัช

5.2.4.1 จำแนกกระแสฟอลต์กรณีเกิดฟอลต์ที่ชุดคาปาซิเตอร์แบงค์สเต็ปที่ 1 โดยสเต็ปที่ 2, 3 และ 4 ไม่ได้นำเข้าใช้งานในระบบ



รูปที่ 5.39 แสดงเปอร์เซ็นต์ความถูกต้องในการจำแนกสัญญาณทรานเซี้ยนต์กรณีเกิดฟอลต์ที่ชุดคาปาซิเตอร์แบงค์สเต็ปที่ 1 โดยสเต็ปที่ 2, 3 และ 4 ยังไม่ได้นำเข้าใช้งานในระบบ


5.2.4.2 จำแนกกระแสฟอลต์กรณีเกิดฟอลต์ที่ชุดคาปาซิเตอร์แบงค์สเต็ปที่ 1 โดยสเต็ปที่ 2 ต่อใช้งานในระบบ และสเต็ปที่ 3 และ 4 ยังไม่ได้นำเข้าใช้งาน



รูปที่ 5.40 แสดงเปอร์เซ็นต์ความถูกต้องในการจำแนกสัญญาณทรานเซี้ยนต์กรณีเกิดฟอลต์ที่ชุดคาปาซิเตอร์แบงค์สเต็ปที่ 1 โดยสเต็ปที่ 2 เชื่อมต่ออยู่ในระบบ


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

5.2.4.3 จำแนกกระแสฟอลต์กรณีเกิดฟอลต์ที่ชุดคาปาซิเตอร์แบงค์สเต็ปที่ 1 โดยสเต็ปที่ 2 และ 3 ต่อใช้งานในระบบ และสเต็ปที่ 4 ยังไม่ได้นำเข้าใช้งาน



รูปที่ 5.41 แสดงเปอร์เซ็นต์ความถูกต้องในการจำแนกสัญญาณทรานเซี้ยนต์กรณีเกิดฟอลต์ที่ชุดคาปาซิเตอร์แบงค์สเต็ปที่ 1 โดยสเต็ปที่ 2 และ 3 เชื่อมต่ออยู่ในระบบ


5.2.4.4 จำแนกกระแสฟอลต์กรณีเกิดฟอลต์ที่ชุดคาปาซิเตอร์แบงค์สเต็ปที่ 1 โดยสเต็ปที่ 2, 3 และ 4ต่อใช้งานในระบบ



รูปที่ 5.42 แสดงเปอร์เซ็นต์ความถูกต้องในการจำแนกสัญญาณทรานเซี้ยนต์กรณีเกิดฟอลต์ที่ชุดคาปาซิเตอร์แบงค์สเต็ปที่ 1 โดยสเต็ปที่ 2, 3 และ 4 เชื่อมต่ออยู่ในระบบ


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

5.2.4.5 จำแนกกระแสอินรัชกรณีชุดคาปาซิเตอร์แบงค์ไม่มีโหลดต่อในระบบ



รูปที่ 5.43 แสดงเปอร์เซ็นต์ความถูกต้องในการจำแนกสัญญาณทรานเซี้ยนต์กรณีเกิดกระแสอินรัชแต่ละสเต็ปในขณะที่ไม่มีโหลดเชื่อมต่ออยู่ในระบบ

5.2.4.6 จำแนกกระแสอินรัชกรณีชุดคาปาซิเตอร์แบงค์มีโหลดต่อในระบบ




รูปที่ 5.44 แสดงเปอร์เซ็นต์ความถูกต้องในการจำแนกสัญญาณทรานเซี้ยนต์กรณีเกิดกระแสอินรัชแต่ละสเต็ปในขณะที่มีโหลดเชื่อมต่ออยู่ในระบบ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

5.3 ผลการทดลองการแปลงเวฟเล็ตแบบเต็มหน่วยร่วมกับฟัซซี่ลอจิก


5.3.1 การจำแนกประเภทสัญญาณกระแสอินรัชแบบแยกเดี่ยวและแบบหลังต่อหลัง

5.3.1.1 กรณีการสวิตชิ่งชุดคาปาซิเตอร์แบงค์สเต็ปที่ 1 เข้าใช้งานในระบบ



รูปที่ 5.45 แสดงเปอร์เซ็นต์ความถูกต้องในการจำแนกสัญญาณทรานเซี้ยนต์กระแสอินรัชขณะนำสเต็ปที่ 1 เข้าใช้งานในระบบ


5.3.1.2 กรณีการสวิตชิ่งชุดคาปาซิเตอร์แบงค์สเต็ปที่ 2 เข้าใช้งานในระบบ



รูปที่ 5.46 แสดงเปอร์เซ็นต์ความถูกต้องในการจำแนกสัญญาณทรานเซี้ยนต์กระแสอินรัชขณะนำสเต็ปที่ 2 เข้าใช้งานในระบบ


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

5.3.1.3 กรณีการสวิตชิ่งชุดคาปาซิเตอร์แบงค์สเต็ปที่ 3 เข้าใช้งานในระบบ



รูปที่ 5.47 แสดงเปอร์เซ็นต์ความถูกต้องในการจำแนกสัญญาณทรานเซี้ยนต์กระแสอินรัชขณะนำสเต็ปที่ 3 เข้าใช้งานในระบบ

5.3.1.4 กรณีการสวิตชิ่งชุดคาปาซิเตอร์แบงค์สเต็ปที่ 4 เข้าใช้งานในระบบ




รูปที่ 5.48 แสดงเปอร์เซ็นต์ความถูกต้องในการจำแนกสัญญาณทรานเซี้ยนต์กระแสอินรัชขณะนำสเต็ปที่ 4 เข้าใช้งานในระบบ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


5.3.2 การจำแนกเทคนิควิธีการควบคุมขนาดสัญญาณทรานเซี้ยนต์กระแสอินรัช

5.3.2.1 กรณีการสวิตชิ่งชุดคาปาซิเตอร์แบงค์สเต็ปที่ 1 เข้าใช้งานในระบบ



รูปที่ 5.49 แสดงเปอร์เซ็นต์ความถูกต้องในการจำแนกวิธีการควบคุมสัญญาณทรานเซี้ยนต์กระแสอินรัชขณะนำสเต็ปที่ 1 เข้าใช้งานในระบบ


5.3.2.2 กรณีการสวิตชิ่งชุดคาปาซิเตอร์แบงค์สเต็ปที่ 2 เข้าใช้งานในระบบ



รูปที่ 5.50 แสดงเปอร์เซ็นต์ความถูกต้องในการจำแนกวิธีการควบคุมสัญญาณทรานเซี้ยนต์กระแสอินรัชขณะนำสเต็ปที่ 2 เข้าใช้งานในระบบ


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

5.3.2.3 กรณีการสวิตชิ่งชุดคาปาซิเตอร์แบงค์สเต็ปที่ 3 เข้าใช้งานในระบบ




รูปที่ 5.51 แสดงเปอร์เซ็นต์ความถูกต้องในการจำแนกวิธีการควบคุมสัญญาณทรานเซี้ยนต์กระแสอินรัชขณะนำสเต็ปที่ 3 เข้าใช้งานในระบบ

5.3.2.4 กรณีการสวิตชิ่งชุดคาปาซิเตอร์แบงค์สเต็ปที่ 4 เข้าใช้งานในระบบ



รูปที่ 5.52 แสดงเปอร์เซ็นต์ความถูกต้องในการจำแนกวิธีการควบคุมสัญญาณทรานเซี้ยนต์กระแสอินรัชขณะนำสเต็ปที่ 4 เข้าใช้งานในระบบ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 5.53 แสดงเปอร์เซ็นต์ความถูกต้องโดยเปรียบเทียบการจำแนกวิธีการควบคุมสัญญาณทรานเซี้ยนต์กระแสอินรัชทั้ง 6 วิธี




รูปที่ 5.54 แสดงเปอร์เซ็นต์ความถูกต้องโดยเปรียบเทียบการสวิตช์ชิ่งแบบแยกเดี่ยวและแบบหลังต่อหลังทั้ง 6 วิธีการควบคุมสัญญาณทรานเซี้ยนต์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


5.3.3 การจำแนกสัญญาณทรานเซี้ยนต์กระแสฟอลต์และกระแสอินรัช

5.3.3.1 จำแนกกระแสฟอลต์กรณีเกิดฟอลต์ที่ชุดคาปาซิเตอร์แบงค์สเต็ปที่ 1 โดยสเต็ปที่ 2, 3 และ 4 ไม่ได้นำเข้าใช้งานในระบบ



รูปที่ 5.55 แสดงเปอร์เซ็นต์ความถูกต้องในการจำแนกสัญญาณทรานเซี้ยนต์กรณีเกิดฟอลต์ที่ชุดคาปาซิเตอร์แบงค์สเต็ปที่ 1 โดยสเต็ปที่ 2, 3 และ 4 ไม่ได้นำเข้าใช้งานในระบบ


5.3.3.2 จำแนกกระแสฟอลต์กรณีเกิดฟอลต์ที่ชุดคาปาซิเตอร์แบงค์สเต็ปที่ 1 โดยสเต็ปที่ 2 ต่อใช้งานในระบบ และสเต็ปที่ 3 และ 4 ยังไม่ได้นำเข้าใช้งาน



รูปที่ 5.56 แสดงเปอร์เซ็นต์ความถูกต้องในการจำแนกสัญญาณทรานเซี้ยนต์กรณีเกิดฟอลต์ที่ชุดคาปาซิเตอร์แบงค์สเต็ปที่ 1 โดยสเต็ปที่ 2 เชื่อมต่ออยู่ในระบบ


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

5.3.3.3 จำแนกกระแสฟอลต์กรณีเกิดฟอลต์ที่ชุดคาปาซิเตอร์แบงค์สเต็ปที่ 1 โดยสเต็ปที่ 2 และ 3 ต่อใช้งานในระบบ และสเต็ปที่ 4 ยังไม่ได้นำเข้าใช้งาน



รูปที่ 5.57 แสดงเปอร์เซ็นต์ความถูกต้องในการจำแนกสัญญาณทรานเซี้ยนต์กรณีเกิดฟอลต์ที่ชุดคาปาซิเตอร์แบงค์สเต็ปที่ 1 โดยสเต็ปที่ 2 และ 3 เชื่อมต่ออยู่ในระบบ


5.3.3.4 จำแนกกระแสฟอลต์กรณีเกิดฟอลต์ที่ชุดคาปาซิเตอร์แบงค์สเต็ปที่ 1 โดยสเต็ปที่ 2, 3 และ 4ต่อใช้งานในระบบ



รูปที่ 5.58 แสดงเปอร์เซ็นต์ความถูกต้องในการจำแนกสัญญาณทรานเซี้ยนต์กรณีเกิดฟอลต์ที่ชุดคาปาซิเตอร์แบงค์สเต็ปที่ 1 โดยสเต็ปที่ 2, 3 และ 4 เชื่อมต่ออยู่ในระบบ


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

5.3.3.5 จำแนกกระแสอินรัชกรณีชุดคาปาซิเตอร์แบงค์ไม่มีโหลดต่อในระบบ



รูปที่ 5.59 แสดงเปอร์เซ็นต์ความถูกต้องในการจำแนกสัญญาณทรานเซี้ยนต์กรณีเกิดกระแสอินรัชแต่ละสเต็ปในขณะที่ไม่มีโหลดเชื่อมต่ออยู่ในระบบ

5.3.3.6 จำแนกกระแสอินรัชกรณีชุดคาปาซิเตอร์แบงค์มีโหลดต่อในระบบ




รูปที่ 5.60 แสดงเปอร์เซ็นต์ความถูกต้องในการจำแนกสัญญาณทรานเซี้ยนต์กรณีเกิดกระแสอินรัชแต่ละสเต็ปในขณะที่มีโหลดเชื่อมต่ออยู่ในระบบ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

5.4 ผลการการแปลงเวฟเล็ตแบบเต็มหน่วยร่วมกับโครงข่ายประสาทเทียม


5.4.1 การจำแนกประเภทสัญญาณกระแสอินรัชแบบแยกเดี่ยวและแบบหลังต่อหลัง

5.4.1.1 กรณีการสวิตชิ่งชุดคาปาซิเตอร์แบงค์สเต็ปที่ 1 เข้าใช้งานในระบบ



รูปที่ 5.61 แสดงเปอร์เซ็นต์ความถูกต้องในการจำแนกสัญญาณทรานเซี้ยนต์กระแสอินรัชขณะนำสเต็ปที่ 1 เข้าใช้งานในระบบ


5.4.1.2 กรณีการสวิตชิ่งชุดคาปาซิเตอร์แบงค์สเต็ปที่ 2 เข้าใช้งานในระบบ



รูปที่ 5.62 แสดงเปอร์เซ็นต์ความถูกต้องในการจำแนกสัญญาณทรานเซี้ยนต์กระแสอินรัชขณะนำสเต็ปที่ 2 เข้าใช้งานในระบบ


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

5.4.1.3 กรณีการสวิตชิ่งชุดคาปาซิเตอร์แบงค์สเต็ปที่ 3 เข้าใช้งานในระบบ



รูปที่ 5.63 แสดงเปอร์เซ็นต์ความถูกต้องในการจำแนกสัญญาณทรานเซี้ยนต์กระแสอินรัชขณะนำสเต็ปที่ 3 เข้าใช้งานในระบบ

5.4.1.4 กรณีการสวิตชิ่งชุดคาปาซิเตอร์แบงค์สเต็ปที่ 4 เข้าใช้งานในระบบ




รูปที่ 5.64 แสดงเปอร์เซ็นต์ความถูกต้องในการจำแนกสัญญาณทรานเซี้ยนต์กระแสอินรัชขณะนำสเต็ปที่ 4 เข้าใช้งานในระบบ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


5.4.2 การจำแนกเทคนิควิธีการควบคุมขนาดสัญญาณทรานเซี้ยนต์กระแสอินรัช

5.4.2.1 กรณีการสวิตชิ่งชุดคาปาซิเตอร์แบงค์สเต็ปที่ 1 เข้าใช้งานในระบบ



รูปที่ 5.65 แสดงเปอร์เซ็นต์ความถูกต้องในการจำแนกวิธีการควบคุมสัญญาณทรานเซี้ยนต์กระแสอินรัชขณะนำสเต็ปที่ 1 เข้าใช้งานในระบบ


5.4.2.2 กรณีการสวิตชิ่งชุดคาปาซิเตอร์แบงค์สเต็ปที่ 2 เข้าใช้งานในระบบ



รูปที่ 5.66 แสดงเปอร์เซ็นต์ความถูกต้องในการจำแนกวิธีการควบคุมสัญญาณทรานเซี้ยนต์กระแสอินรัชขณะนำสเต็ปที่ 2 เข้าใช้งานในระบบ


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

5.4.2.3 กรณีการสวิตชิ่งชุดคาปาซิเตอร์แบงค์สเต็ปที่ 3 เข้าใช้งานในระบบ




รูปที่ 5.67 แสดงเปอร์เซ็นต์ความถูกต้องในการจำแนกวิธีการควบคุมสัญญาณทรานเซี้ยนต์กระแสอินรัชขณะนำสเต็ปที่ 3 เข้าใช้งานในระบบ

5.4.2.4 กรณีการสวิตชิ่งชุดคาปาซิเตอร์แบงค์สเต็ปที่ 4 เข้าใช้งานในระบบ



รูปที่ 5.68 แสดงเปอร์เซ็นต์ความถูกต้องในการจำแนกวิธีการควบคุมสัญญาณทรานเซี้ยนต์กระแสอินรัชขณะนำสเต็ปที่ 4 เข้าใช้งานในระบบ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 5.69 แสดงเปอร์เซ็นต์ความถูกต้องโดยเปรียบเทียบการจำแนกวิธีการควบคุมสัญญาณทรานเซี้ยนต์กระแสอินรัชทั้ง 6 วิธี




รูปที่ 5.70 แสดงเปอร์เซ็นต์ความถูกต้องโดยเปรียบเทียบการสวิตช์ชิ่งแบบแยกเดี่ยวและแบบหลังต่อหลังทั้ง 6 วิธีการควบคุมสัญญาณทรานเซี้ยนต์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


5.4.3 การจำแนกสัญญาณทรานเซี้ยนต์กระแสฟอลต์และกระแสอินรัช

5.4.3.1 จำแนกกระแสฟอลต์กรณีเกิดฟอลต์ที่ชุดคาปาซิเตอร์แบงค์สเต็ปที่ 1 โดยสเต็ปที่ 2, 3 และ 4 ไม่ได้นำเข้าใช้งานในระบบ



รูปที่ 5.71 แสดงเปอร์เซ็นต์ความถูกต้องในการจำแนกสัญญาณทรานเซี้ยนต์กรณีเกิดฟอลต์ที่ชุดคาปาซิเตอร์แบงค์สเต็ปที่ 1 โดยสเต็ปที่ 2, 3 และ 4 ยังไม่ได้นำเข้าใช้งานในระบบ


5.4.3.2 จำแนกกระแสฟอลต์กรณีเกิดฟอลต์ที่ชุดคาปาซิเตอร์แบงค์สเต็ปที่ 1 โดยสเต็ปที่ 2 ต่อใช้งานในระบบ และสเต็ปที่ 3 และ 4 ยังไม่ได้นำเข้าใช้งาน



รูปที่ 5.72 แสดงเปอร์เซ็นต์ความถูกต้องในการจำแนกสัญญาณทรานเซี้ยนต์กรณีเกิดฟอลต์ที่ชุดคาปาซิเตอร์แบงค์สเต็ปที่ 1 โดยสเต็ปที่ 2 เชื่อมต่ออยู่ในระบบ


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

5.4.3.3 จำแนกกระแสฟอลต์กรณีเกิดฟอลต์ที่ชุดคาปาซิเตอร์แบงค์สเต็ปที่ 1 โดยสเต็ปที่ 2 และ 3 ต่อใช้งานในระบบ และสเต็ปที่ 4 ยังไม่ได้นำเข้าใช้งาน



รูปที่ 5.73 แสดงเปอร์เซ็นต์ความถูกต้องในการจำแนกสัญญาณทรานเซี้ยนต์กรณีเกิดฟอลต์ที่ชุดคาปาซิเตอร์แบงค์สเต็ปที่ 1 โดยสเต็ปที่ 2 และ 3 เชื่อมต่ออยู่ในระบบ


5.4.3.4 จำแนกกระแสฟอลต์กรณีเกิดฟอลต์ที่ชุดคาปาซิเตอร์แบงค์สเต็ปที่ 1 โดยสเต็ปที่ 2, 3 และ 4ต่อใช้งานในระบบ



รูปที่ 5.74 แสดงเปอร์เซ็นต์ความถูกต้องในการจำแนกสัญญาณทรานเซี้ยนต์กรณีเกิดฟอลต์ที่ชุดคาปาซิเตอร์แบงค์สเต็ปที่ 1 โดยสเต็ปที่ 2, 3 และ 4 เชื่อมต่ออยู่ในระบบ


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

5.4.3.5 จำแนกกระแสอินรัชกรณีชุดคาปาซิเตอร์แบงค์ไม่มีโหลดต่อในระบบ



รูปที่ 5.75 แสดงเปอร์เซ็นต์ความถูกต้องในการจำแนกสัญญาณทรานเซี้ยนต์กรณีเกิดกระแสอินรัชแต่ละสเต็ปในขณะที่ไม่มีโหลดเชื่อมต่ออยู่ในระบบ

5.4.3.6 จำแนกกระแสอินรัชกรณีชุดคาปาซิเตอร์แบงค์มีโหลดต่อในระบบ



รูปที่ 5.76 แสดงเปอร์เซ็นต์ความถูกต้องในการจำแนกสัญญาณทรานเซี้ยนต์กรณีเกิดกระแสอินรัชแต่ละสเต็ปในขณะที่มีโหลดเชื่อมต่ออยู่ในระบบ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 6
สรุปผลการทดลอง และข้อเสนอแนะ

ในการสวิตชิ่งชุดคาปาซิเตอร์แบงค์ ขนาดแมกนิจูดและทรานเซี้ยนต์ความถี่สูงสามารถเกิดขึ้นได้ในระบบไฟฟ้าแรงสูง โปรแกรม PSCAD/EMTDC ถูกนำมาใช้ในการจำลองเพื่อประเมินและวิเคราะห์กระแสอินรัช และการแกว่งของแรงดันไฟฟ้าเกินทรานเซี้ยนต์สูงสุด เมื่อดำเนินการจ่ายแรงดันไฟฟ้า 230 kV ให้กับชุดคาปาซิเตอร์แบงค์ในสถานีไฟฟ้าย่อย โดยมีการคำนวณหาขนาดกระแสอินรัชและความถี่ วิธีการคำนวณอ้างอิงจากมาตราฐาน IEC และ IEEE นอกจากนั้นเทคนิคการลดทอนสัญญาณทรานเซี้ยนต์ในหลากหลายกรณีถูกนำมาศึกษาเพื่อหาวิธีการที่เหมาะสมที่สุดสำหรับช่วยจำกัดทรานเซี้ยนต์ที่เกิดขึ้นในระบบ การจำลองสัญญาณทรานเซี้ยนต์จากการสับสวิตช์ชุดคาปาซิเตอร์แบงค์ทั้ง 6 กรณีที่แตกต่างกัน เช่น กรณีพื้นฐาน (ไม่มีเทคนิควิธีการลดทอนสัญญาณทรานเซี้ยนต์) การใช้ตัวต้านทานขนานสวิตช์ การใช้ตัวเหนี่ยวนำขนานสวิตช์ การใช้รีแอคเตอร์จำกัดกระแส การใช้รีแอคเตอร์ขนาด 6% และการควบคุมสวิตช์ปิดวงจรสำหรับลดขนาดกระแสอินรัชและการแกว่งแรงดันไฟฟ้าเกิน อีกทั้งในโครงงานวิจัยนี้ ได้มีการประยุกต์ใช้การแปลงเวฟเล็ตแบบเต็มหน่วยร่วมกับเทคนิคปัญญาประดิษฐ์เพื่อดำเนินการตรวจจับ แยกแยะสัญญาณทรานเซี้ยนต์ กระแสอินรัชความถี่สูง กระแสฟอลต์ และจำแนกประเภทของการสวิตช์ชิ่งชุดคาปาซิเตอร์ เพื่อเพิ่มศักยภาพให้กับรีเลย์ป้องกันกระแสไม่สมดุลในแผนงานการป้องกันชุดคาปาซิเตอร์แบงค์แรงดันสูง โดยสามารถสรุปผลการทดลองทั้งหมดได้ดังนี้

6.1 สรุปผลการโครงการวิจัย

6.1.1 ผลการจำลองการสวิตช์ชิ่งทรานเซี้ยนต์กระแสอินรัช และการแกว่งของแรงดันเกิน

จากผลการศึกษาที่ได้จากการวิจัยการเกิดแรงดันเกินและกระแสอินรัชสวิตชิ่งเนื่องจากการสับสวิตช์ชุดคาปาซิเตอร์แบงค์ที่สถานีไฟฟ้าย่อย วิธีการลดทอนสัญญาณทรานเซี้ยนต์ที่ได้นำเสนอประสบความสำเร็จในการลดขนาดกระแสอินรัชและการแกว่งของแรงดันไฟฟ้าเกิน อย่างไรก็ตามผลการจำลองได้แสดงให้เห็นว่าการใช้วิธีการควบคุมสวิตช์ปิดวงจรสามารถลดขนาดกระแสอินรัชและการแกว่งของแรงดันไฟฟ้าเกินได้มากที่สุดตามที่ได้แสดงในตารางที่ 6.1, 6.2 และรูปที่ 6.1 และ 6.2 ตามลำดับ จากรูปที่ 6.3 แสดงผลสรุปของรูปคลื่นกระแสอินรัชทรานเซี้ยนต์ และการแกว่งของแรงดันไฟฟ้าเกินโดยเปรียบเทียบระหว่างกรณีพื้นฐาน (ไม่มีเทคนิควิธีการลดทอนสัญญาณทรานเซี้ยนต์), การใช้ตัวต้านทานขนานสวิตช์, การใช้ตัวเหนี่ยวนำขนานสวิตช์, การใช้รีแอคเตอร์จำกัดกระแส, การใช้รีแอคเตอร์ขนาด 6% และการควบคุมสวิตช์ปิดวงจร เมื่อดำเนินการสวิตชิ่งคาปาซิเตอร์แบงค์สเต็ปที่ 4 เข้าใช้งานในระบบ ผลลัพธ์แสดงให้เห็นว่าการใช้การควบคุมสวิตช์ปิดวงจรสามารถลดกระแสอินรัชและแรงดันเกินได้ดีมากกว่าเทคนิควิธีอื่นๆ เนื่องจากการสับสวิตช์ที่มุมของแรงดันระบบมีค่าเป็นศูนย์ทำให้แรงดันไฟฟ้าที่ตกคร่อมอุปกรณ์สวิตชิ่งมีค่าเป็นศูนย์ตามไปด้วย จึงมีผลทำให้ขนาดของกระแสอินรัชและการแกว่งของแรงดันเกินมีขนาดลดลง ในรูปที่ 6.3 เมื่อทำการเปลี่ยนขนาดของรีแอคเตอร์จำกัดกระแสให้มากขึ้น ทรานเซี้ยนต์กระแสอินรัชจะมีขนาดเล็กลง ในทางปฏิบัติระบบของสถานีไฟฟ้าย่อยในแต่ละพื้นที่จะมีความแตกต่างกัน ดังนั้นผู้ออกแบบต้องทำ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การประเมินและพิจารณาความเหมาะสมในแต่ละวิธีเพื่อลดทอนสัญญาณทรานเซี้ยนต์เหล่านี้ โดยเฉพาะอย่างยิ่งอุปกรณ์ที่ประกอบไปด้วยความต้านทาน ซึ่งนอกจากจะช่วยลดกระแสอินรัชและแรงดันไฟฟ้าเกินแล้ว ยังทำให้เกิดความสูญเสียในวงจรอีกด้วย การประยุกต์ใช้ตัวต้านทานและตัวเหนี่ยวนำขนานสวิตช์เป็นการออกแบบในลักษณะเฉพาะทางสำหรับนำไปประยุกต์ใช้งานกับอุปกรณ์คาปาซิเตอร์แบงค์การประยุกต์ใช้รีแอคเตอร์จำกัดกระแสเป็นอุปกรณ์ที่ได้รับความนิยมเป็นอย่างมากสำหรับลดสัญญาณทรานเซี้ยนต์จากการสวิตชิ่งชุดคาปาซิเตอร์แบงค์

อีกแง่หนึ่งถ้าระบบมีฮาร์มอนิกส์ การประยุกต์ใช้รีแอคเตอร์ขนาด 6% หรือดีจูนฟิลเตอร์แบงค์จะมีประโยชน์เป็นอย่างมาก นอกจากจะทำให้กระแสอินรัชลดลงแล้วยังช่วยลดระดับแรงดันฮาร์มอนิกส์ที่เกิดขึ้นจากปัญหารีโซแนนซ์ขนานได้ดีอีกด้วย การใช้การควบคุมการปิดวงจรเป็นวิธีที่ดีที่สุดสำหรับลดสวิตชิ่งทรานเซี้ยนต์ อุปกรณ์ดังกล่าวนี้จะเป็นส่วนประกอบในอุดมคติเพื่อลดผลกระทบจากการสวิตชิ่งชุดคาปาซิเตอร์แบงค์แบบหลังต่อหลัง อย่างไรก็ตามในกรณีของการใช้เพาเวอร์เซอร์กิตเบรคเกอร์แบบทำงานพร้อมกันสามโพลจำเป็นต้องมีกลไกทางแมคานิกส์ติดตั้งอยู่ภายใน เพื่อปรับตำแหน่งการปิดวงจรของแต่ละโพลให้เป็นอิสระต่อกัน สัญญาณทรานเซี้ยนต์เหล่านี้จะเพิ่มขึ้นทันที ถ้าเวลาในการปิดวงจรของแต่ละเฟสคลาดเคลื่อนออกไป ดังนั้นระดับความแม่นยำที่แน่นอนในการปิดวงจรของเพาเวอร์เซอร์กิตเบรคเกอร์จึงเป็นเรื่องยาก นอกจากนั้นพารามิเตอร์ในวงจรสามารถก่อให้เกิดผลกระทบต่อขนาดแมกนิจูดของสัญญาณ ทรานเซี้ยนต์และคุณลักษณะของวงจรควรนำมาพิจารณา เช่น ขนาดความแข็งแรงของแหล่งจ่าย (ถ้าอิมพีแดนซ์ของแหล่งจ่ายมีค่าสูงทำให้กระแสลัดวงจรในระบบที่ชุดคาปาซิเตอร์แบงค์ติดตั้งอยู่มีค่าต่ำ ส่งผลให้กระแสอินรัชต่ำลงไปด้วย), อุปกรณ์ที่ทำการสวิตชิ่ง, และอินดักแตนซ์ของลูประหว่างคาปาซิเตอร์แบงค์ การลดลงของความแข็งแรงของแหล่งจ่ายจะส่งผลต่อระดับสัญญาณทรานเซี้ยนต์ ซึ่งอาจเกิดกระแสลัดวงจรในระบบมีค่าสูง ถ้ากระแสลัดวงจรมีค่าต่ำและพิกัดของคาปาซิเตอร์มีขนาดเล็ก ทรานเซี้ยนต์ กระแสอินรัชซึ่งถูกสร้างขึ้นจากการสวิตชิ่งชุดคาปาซิเตอร์แบงค์แบบหลังต่อหลังจะเป็นที่น่าพอใจมากที่สุด เพราะขนาดกระแสอินรัชจะมีขนาดที่ต่ำมากๆ ดังนั้นหน่วยงานการไฟฟ้า หรือผู้ใช้งานควรคำนึงถึงราคาค่าใช้จ่ายที่เพิ่มขึ้นและการเพิ่มอุปกรณ์ที่มีความซับซ้อนเพื่อที่จะประเมินอุปกรณ์การสวิตชิ่งและเทคนิควิธีลดทอนทรานเซี้ยนต์กระแสอินรัชและการแกว่งของแรงดันไฟฟ้าเกินให้มีความน่าเชื่อถือ สามารถมีอายุการใช้งานได้ยาวนาน และเหมาะสมกับค่าใช้จ่ายในการลงทุน

ผลการศึกษาที่ได้จากโครงงานวิจัยการเกิดแรงดันเกินสวิตชิ่งและกระแสอินรัชสูงสุดเนื่องจากการสับสวิตช์ชุดคาปาซิเตอร์แบงค์ที่สถานีไฟฟ้าย่อย 230 kV สามารถสรุปได้ดังนี้

1) พารามิเตอร์ที่มีผลต่อการสับสวิตช์ชุดคาปาซิเตอร์แบงค์

1.1) ผลการจำลองด้วยการจ่ายไฟให้กับชุดคาปาซิเตอร์แบงค์ทั้ง 4 สเต็ป ขนาด 72 Mvar โดยไม่มีการควบคุมสัญญาณทรานเซี้ยนต์พบว่าการสับสวิตช์ชุดคาปาซิเตอร์แบงค์สเต็ปที่ 1 ทำให้เกิดการแกว่งของแรงดันไฟฟ้าเกินสวิตชิ่งที่บัสสูงที่สุด โดยมีขนาดแรงดัน 353.516 kV รองลงมาเป็นการสับสวิตช์ชุดคาปาซิเตอร์แบงค์สเต็ปที่ 2 โดยมีขนาดแรงดัน 296.023 kV ถัดมาเป็นการสับสวิตช์ชุดคาปาซิเตอร์แบงค์สเต็ปที่ 4 โดยมีขนาดแรงดัน 263.598 kV และการสับสวิตช์ชุดคาปาซิเตอร์แบงค์สเต็ปที่ 3 ขนาดแรงดัน 259.736 kV ตามลำดับ ในขณะที่การสับสวิตช์ชุดคาปาซิเตอร์แบงค์สเต็ปที่ 4 ทำให้กระแสอินรัชสูงที่สุด โดยมีขนาดกระแส 74.488 kA รองลงมาเป็นการสับสวิตช์ชุดคาปาซิเตอร์แบงค์ สเต็ปที่ 3 โดยมีขนาดกระแส 64.470 kA ถัดมาเป็นการสับสวิตช์ชุดคาปาซิเตอร์แบงค์สเต็ปที่

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2 โดยมีขนาดกระแส 49.584 kA และการสับสวิตช์ชุดคาปาซิเตอร์แบงค์สเต็ปที่ 1 มีขนาดกระแส 1.476 kA ตามลำดับ การสับสวิตช์สเต็ปที่ 4 จะมีขนาดกระแสอินรัชสูงที่สุดเนื่องจากลูปอินดักแตนซ์ตั้งแต่สเต็ปที่ 1 จนถึงสเต็ปที่ 4 มีค่าน้อยมาก จึงไม่สามารถช่วยลดทอนขนาดกระแสอินรัชในกรณีนี้ได้ ชุดคาปาซิเตอร์สเต็ปที่ 4 จึงได้รับกระแสชาร์จประจุจากสเต็ปที่ 1, 2 และ 3 ตามลำดับ ส่งผลให้ชุดคาปาซิเตอร์แบงค์ในสเต็ปที่ 4 มีขนาดกระแสอินรัชสูงที่สุดเมื่อเปรียบเทียบกับสเต็ปอื่นๆ

1.2) ขนาดพิกัดกระแสลัดวงจรของระบบ สรุปได้ว่าเมื่อขนาดพิกัดกระแสลัดวงจรเพิ่มขึ้น ขนาดการแกว่งของแรงดันไฟฟ้าเกินสวิตชิ่งสูงสุดที่บัสมีค่าลดลง ทั้งการสับสวิตช์ชุดคาปาซิเตอร์แบงค์สเต็ปที่ 1, 2, 3 และ 4 ในทางกลับกันกระแสอินรัชทรานเซี้ยนต์สูงสุดนั้นจะมีค่าเพิ่มมากขึ้น โดยเฉพาะการสับสวิตช์ชุดคาปาซิเตอร์แบงค์ในสเต็ปที่ 4 จะมีค่ากระแสอินรัชทรานเซี้ยนต์สูงที่สุด

1.3) ขนาดพิกัดของตัวเหนี่ยวนำ สามารถสรุปได้ว่าเมื่อขนาดพิกัดของตัวเหนี่ยวนำมีค่าเพิ่มมากขึ้น ขนาดแรงดันไฟฟ้าเกินสวิตชิ่งสูงสุดที่บัสจะมีค่าลดลง แต่สำหรับขนาดกระแสอินรัชทรานเซี้ยนต์สูงสุดจะมีค่าลดลง รูปคลื่นของแรงดันที่ชุดคาปาซิเตอร์แบงค์และรูปคลื่นกระแสที่เกิดมีลักษณะผิดเพี้ยนไปจากรูปคลื่นที่ความถี่ไฟฟ้ากำลัง

1.4) ขนาดพิกัดของชุดคาปาซิเตอร์แบงค์ สรุปผลได้ว่าเมื่อขนาดพิกัดชุดคาปาซิเตอร์แบงค์เพิ่มขึ้น ขนาดแรงดันไฟฟ้าเกินสวิตชิ่งสูงสุดที่บัส และชุดคาปาซิเตอร์แบงค์จะเพิ่มสูงขึ้น อีกทั้งขนาดกระแสอินรัชสวิตชิ่งสูงสุดก็จะมีค่าเพิ่มขึ้น

2) ผลการศึกษาวิธีการควบคุมแรงดันเกินและกระแสอินรัชเนื่องจากการสวิตชิ่งคาปาซิเตอร์

2.1) การใช้ตัวต้านทานขนานสวิตช์ (Pre-insertion resistor : PIR) ซึ่งใช้ตัวต้านทานขนาด 86 โอห์ม สามารถลดขนาดแรงดันเกินและกระแสอินรัชทรานเซี้ยนต์จากการสับสวิตช์ชุดคาปาซิเตอร์แบงค์ได้ดีเมื่อเปรียบเทียบกับการไม่ได้ควบคุมสัญญาณทรานเซี้ยนต์ แต่ผลที่ได้ยังมีค่ามากกว่าการใช้เทคนิคควบคุมทรานเซี้ยนต์ด้วย PIL, CLR, 6% รีแอคเตอร์ และการควบคุมการปิดวงจร

2.2) การใช้ตัวเหนี่ยวนำขนานสวิตช์ (Pre-insertion inductor : PII) พิกัดตัวเหนี่ยวนำขนาด 119 mH และมีความต้านทาน 3.783 โอห์ม สามารถลดขนาดแรงดันเกินสวิตชิ่งที่บัสและกระแส อินรัชทรานเซี้ยนต์ได้ดีพอสมควรเมื่อเปรียบเทียบกับการไม่มีการควบคุมทรานเซี้ยนต์ ในขณะที่แรงดันเกินยังคงมีค่าสูงกว่าการใช้การควบคุมด้วยวิธี PIR, CLR, 6% รีแอคเตอร์ และการควบคุมการปิดวงจร นอกจากนั้นยังส่งผลให้แรงดันที่ชุดคาปาซิเตอร์แบงค์มีขนาดเพิ่มมากขึ้นอีกด้วย

2.3) การใช้รีแอคเตอร์จำกัดกระแส (Current limiting reactor : CLR) สามารถลดแรงดันเกินสวิตชิ่งที่บัสได้เล็กน้อยเท่านั้น ในขณะที่กระแสอินรัชทรานเซี้ยนต์ลดลงได้ดีเมื่อเปรียบเทียบกับวิธี PIR และ PIL นอกจากนั้นยังส่งผลให้แรงดันที่ชุดคาปาซิเตอร์แบงค์มีค่าเพิ่มขึ้น นอกจากนี้ยังทำให้รูปคลื่นแรงดันที่ชุดคาปาซิเตอร์แบงค์และรูปคลื่นกระแสมีความผิดเพี้ยนอีกด้วย

2.4) การใช้รีแอคเตอร์ขนาด 6% สามารถลดแรงดันเกินสวิตชิ่งที่บัสและกระแสอินรัชทรานเซี้ยนต์ได้ดี เมื่อเปรียบเทียบกับการใช้ PIR, PIL และ CLR แต่ส่งผลให้แรงดันที่ชุดคาปาซิเตอร์แบงค์มีค่าเพิ่มขึ้น นอกจากนี้ยังทำให้รูปคลื่นแรงดันที่ชุดคาปาซิเตอร์แบงค์และรูปคลื่นกระแสมีความผิดเพี้ยนเมื่อจำนวนสเต็ปการสวิตชิ่งเพิ่มขึ้น ขนาดของแรงดันเกินจะมีขนาดลดลงในขณะที่กระแสอินรัชจะเพิ่มขึ้นแต่ยังมีขนาดน้อยกว่าวิธีของ PIR, PIL และ CLR

2.5) การใช้ชุดควบคุมการปิดสวิตช์ (Synchronous Closing Control) สามารถลดขนาดแรงดันไฟฟ้าเกินและกระแสอินรัชทรานเซี้ยนต์จากการสับสวิตช์ชุดคาปาซิเตอร์แบงค์ได้ดีที่สุดเมื่อ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เปรียบเทียบกับการใช้ PIR, PIL, CLR และรีแอคเตอร์ 6% แต่ความคลาดเคลื่อนของเวลาในการสับสวิตช์ชุดคาปาซิเตอร์แบงค์ต้องไม่เกินช่วง ± 0.5 ms

2.6) การใช้ชุดควบคุมการปิดสวิตช์สามารถลดแรงดันไฟฟ้าเกินทรานเซี้ยนต์จากการสับสวิตช์ชุดคาปาซิเตอร์แบงค์ได้ดีที่สุด รองมาคือการใช้รีแอคเตอร์ขนาด 6%, ตัวต้านทานขนานสวิตช์ในขณะที่การใช้ตัวเหนี่ยวนำขนานสวิตช์ และการใช้รีแอคเตอร์จำกัดกระแสสามารถลดแรงดันเกินสวิตชิ่งที่บัสได้เล็กน้อย เนื่องจากผลของการเกิดแรงดันเกินสวิตชิ่งที่ชุดคาปาซิเตอร์แบงค์มีค่าสูง

2.7) การใช้ชุดควบคุมการปิดสวิตช์สามารถลดกระแสอินรัชทรานเซี้ยนต์จากการสับสวิตช์ชุดคาปาซิเตอร์แบงค์ได้ดีที่สุด รองมาคือการใช้รีแอคเตอร์ขนาด 6%, รีแอคเตอร์จำกัดกระแส, ตัวเหนี่ยวนำขนานสวิตช์ และตัวต้านทานขนานสวิตช์ตามลำดับ โดยการใช้สวิตช์ควบคุมการปิดวงจรและรีแอคเตอร์ขนาด 6% แสดงให้เห็นว่าทั้งกระแสอินรัชและแรงดันไฟฟ้าเกินทรานเซี้ยนต์ ขนาดแมกนิจูดมีความแตกต่างกันเพียงเล็กน้อยเท่านั้น

ตารางที่ 6.1 สรุปผลของกระแสอินรัชสูงสุดในแต่ละเทคนิควิธีการควบคุมทรานเซี้ยนต์


Mitigation method	Peak Inrush Current (kA)			
	Step 1	Step 2	Step 3	Step 4
Base case	1.476	49.584	64.470	74.488
Pre-insertion resistors	0.851	8.582	11.613	12.714
Pre-insertion inductors	0.366	8.378	9.042	9.634
Current limiting reactor	1.470	6.241	7.931	9.517
6% Reactor	0.967	0.898	0.812	0.879
Synchronous closing control	0.604	0.517	0.459	0.458

ตารางที่ 6.2 สรุปผลของแรงดันไฟฟ้าเกินสูงสุดในแต่ละเทคนิควิธีการควบคุมทรานเซี้ยนต์

Mitigation method	Highest Oscillation Overvoltage (kV)			
	Step 1	Step 2	Step 3	Step 4
Base case	353.516	296.023	259.736	263.598
Pre-insertion resistors	240.191	235.160	236.054	257.648
Pre-insertion inductors	256.289	261.862	269.647	299.968
Current limiting reactor	357.111	291.217	276.086	258.226
6% Reactor	237.663	226.596	243.094	242.589
Synchronous closing control	229.839	222.350	214.724	222.931


จากผลการทดลองในตารางที่ 6.1 และ 6.2 พิจารณาในกรณีสับสวิตช์ชุดคาปาซิเตอร์แบงค์ที่แรงดันไฟฟ้าเฟส A ของระบบเป็นมุม 90 องศา เพื่อเปรียบเทียบผลการลดทอนขนาดกระแสอินรัชและการแกว่งของแรงดันเกิน เนื่องจากสัญญาณทรานเซี้ยนต์กระแสอินรัชและแรงดันเกินจะมีค่าสูงที่สุดที่แรงดันระบบเป็น peak

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




(ก) กระแสอินรัชสูงสุด (ข) การแกว่งของแรงดันเกินสูงสุด

รูปที่ 6.1 สรุปผลการลดทอนสัญญาณทรานเซี้ยนต์ในแต่ละเทคนิควิธีการควบคุมสำหรับการสวิตชิ่งชุดคาปาซิเตอร์แบงค์แบบหลังต่อหลัง




รูปที่ 6.2 แสดงการเปรียบเทียบเทคนิคการลดกระแสอินรัชระหว่างการใช้รีแอคเตอร์ขนาด 6% กับการใช้การควบคุมสวิตช์ปิดวงจร

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 6.3 เปรียบเทียบผลของการลดกระแสอินรัชและการแกว่งของแรงดันไฟฟ้าเกินในแต่ละเทคนิควิธีระหว่างการใช้ตัวต้านทานขนานสวิตช์ (PIR), ตัวเหนี่ยวนำขนานสวิตช์ (PIL), รีแอคเตอร์จำกัดกระแส (CLR), รีแอคเตอร์ 6% และการควบคุมสวิตช์ปิดวงจรเมื่อทำการสวิตชิ่งคาปาซิเตอร์แบงค์ในสเต็ปที่ 4



รูปที่ 6.4 แสดงระบบคาปาซิเตอร์แบงค์พิกัดแรงดัน 230 kV ที่มีใช้อยู่ในสถานีไฟฟ้าย่อยของประเทศไทยพร้อมด้วยการติดตั้งรีแอคเตอร์จำกัดกระแส

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

6.1.2 ผลจากการตรวจจับและจำแนกสัญญาณทรานเซี้ยนต์

ตารางที่ 6.3 ผลการตรวจจับทรานเซี้ยนต์กระแสอินรัชด้วยการแปลงเวฟเล็ตแบบเต็มหน่วย

Type	Transient mitigation	Number of case studies	Results	% Accuracy of Detection
Inrush current	Base Case	96	96	100%
	PIR	96	96	100%
	PII	96	96	100%
	CLR	96	96	100%
	6% Reactor	96	96	100%
	Syn. closing	8	8	100%
Performance Conclusion		488	100%	100%

ตารางที่ 6.4 ผลการตรวจจับทรานเซี้ยนต์กระแสฟอลต์ด้วยการแปลงเวฟเล็ตแบบเต็มหน่วย

Type	Transient mitigation	Number of case studies	Results	% Accuracy of Detection
Fault current	Base Case	480	480	100%
	CLR	480	480	100%
	6% Reactor	480	480	100%
Performance Conclusion		1,440	100%	100%

ตารางที่ 6.5 สรุปผลการทำงานของรีเลย์ป้องกันเพื่อป้องกันการทำงานที่ผิดพลาดอันเนื่องมาจากทรานเซี้ยนต์กระแสอินรัชของชุดคาปาซิเตอร์แบงค์ขณะนำเข้าใช้งานในระบบด้วยวิธี DWT

Transient mitigation	Number of case studies	Transient inrush current	Relay operated	% Accuracy
Base Case	96	96	No	100%
PIR	96	96	No	100%
PII	96	96	No	100%
CLR	96	96	No	100%
6% Reactor	96	96	No	100%
Syn. closing	8	8	No	100%

จากตารางผลการทดลองที่ 6.3 และ 6.4 การประยุกต์ใช้การแปลงเวฟเล็ตแบบเต็มหน่วยสามารถตรวจจับสัญญาณทรานเซี้ยนต์กระแสฟอลต์ และกระแสอินรัชได้อย่างมีประสิทธิภาพ โดยมีความแม่นยำในการตรวจจับสูงสุด 100 เปอร์เซ็นต์ นอกจากนั้นการแปลงเวฟเล็ตแบบเต็มหน่วยเพียงอย่างเดียว สามารถจำแนกสัญญาณกระแสอินรัชโดยมีความถูกต้อง 100 เปอร์เซ็นต์ สำหรับการจำแนกชนิดของสัญญาณทรานเซี้ยนต์ที่ตรวจจับได้ด้วยวิธีการอื่น ๆ นั้น จะแสดงได้ดังหัวข้อถัดไป

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

6.1.3 ผลการระบุสัญญาณทรานเซี้ยนต์กระแสอินรัชแบบแยกเดี่ยวและแบบหลังต่อหลัง

ตารางที่ 6.6 ผลการวิเคราะห์โดยใช้เทคนิคการแปลงเวฟเล็ตแบบเต็มหน่วย

Type	Transient mitigation methods	Number of case studies		DWT		
		Isolated Switching	Back-to-Back Switching	Isolated Switching	Back-to-Back Switching	% Accuracy
Inrush current (Without Load)	Base Case	12	36	12	36	100.00%
	PIR	12	36	12	36	100.00%
	PII	12	36	12	36	100.00%
	CLR	12	36	12	36	100.00%
	6% Reactor	12	36	12	0	25.00%
	Syn. closing	1	3	1	0	25.00%
Inrush current (With Load)	Base Case	12	36	12	36	100.00%
	PIR	12	36	12	36	100.00%
	PII	12	36	12	36	100.00%
	CLR	12	36	12	36	100.00%
	6% Reactor	12	36	12	0	25.00%
	Syn. closing	1	3	1	0	25.00%
Performance Conclusion		488 cases		100.00%	78.69%	**84.02%**

ตารางที่ 6.7 ผลการวิเคราะห์โดยใช้เทคนิคการแปลงเวฟเล็ตแบบเต็มหน่วยร่วมกับฟัซซี่ลอจิก

Type	Transient mitigation methods	Number of case studies		DWT + FIS		
		Isolated Switching	Back-to-Back Switching	Isolated Switching	Back-to-Back Switching	% Accuracy
Inrush current (Without Load)	Base Case	12	36	12	36	100.00%
	PIR	12	36	11	34	93.75%
	PII	12	36	12	36	100.00%
	CLR	12	36	11	36	97.92%
	6% Reactor	12	36	2	23	52.08%
	Syn. closing	1	3	1	0	25.00%
Inrush current (With Load)	Base Case	12	36	12	36	100.00%
	PIR	12	36	12	36	100.00%
	PII	12	36	12	36	100.00%
	CLR	12	36	12	36	100.00%
	6% Reactor	12	36	5	22	56.25%
	Syn. closing	1	3	1	0	25.00%
Performance Conclusion		488 cases		84.43%	90.44%	**88.93%**

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ตารางที่ 6.8 ผลการวิเคราะห์โดยใช้เทคนิคการแปลงเวฟเล็ตแบบเต็มหน่วยร่วมกับโครงข่ายประสาทเทียมแบบความน่าจะเป็น

Type	Transient mitigation methods	Number of case studies		DWT + PNN		
		Isolated Switching	Back-to-Back Switching	Isolated Switching	Back-to-Back Switching	% Accuracy
Inrush current (Without Load)	Base Case	12	36	11	36	97.92%
	PIR	12	36	11	35	95.83%
	PII	12	36	12	36	100.00%
	CLR	12	36	12	36	100.00%
	6% Reactor	12	36	11	33	91.67%
	Syn. closing	1	3	1	0	25.00%
Inrush current (With Load)	Base Case	12	36	12	36	100.00%
	PIR	12	36	12	36	100.00%
	PII	12	36	12	36	100.00%
	CLR	12	36	12	36	100.00%
	6% Reactor	12	36	9	31	83.33%
	Syn. closing	1	3	1	0	25.00%
Performance Conclusion		488 cases		95.08%	95.90%	**95.70%**

6.1.4 ผลการจำแนกเทคนิควิธีการควบคุมขนาดสัญญาณทรานเซี้ยนต์กระแสอินรัช

ตารางที่ 6.9 ผลการจำแนกวิธีการควบคุมกระแสอินรัชประเภทต่าง ๆ

Type	Transient mitigation methods	Number of case studies	DWT + FIS		DWT + PNNs	
			Check	% Accuracy	Check	% Accuracy
Inrush current (Without Load)	Base Case	48	43	89.58%	48	100%
	PIR	48	37	77.08%	47	98%
	PII	48	48	100.00%	46	96%
	CLR	48	45	93.75%	46	96%
	6% Reactor	48	44	91.67%	46	96%
	Syn. closing	4	4	100.00%	3	75%
Inrush current (With Load)	Base Case	48	46	95.83%	48	100%
	PIR	48	33	68.75%	46	96%
	PII	48	38	79.17%	45	94%
	CLR	48	48	100.00%	48	100%
	6% Reactor	48	44	91.67%	48	100%
	Syn. closing	4	2	50.00%	2	50%
Performance Conclusion		488 cases	432	**88.52%**	473	**96.93%**

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ตารางที่ 6.10 ผลการจำแนกวิธีการควบคุมกระแสอินรัชประเภทต่างๆ โดยใช้การแปลงเวฟเล็ตแบบเต็มหน่วยร่วมกับกระบวนการฟัซซี่ลอจิก

Type of inrush current	No. event	Transients inrush current signals by DWT + FIS						Errors	% Accuracy
		Base case	PIR	PII	CLR	6% REA	SW SYN		
Base case	96	**89**	0	0	7	0	0	7	92.71%
PIR	96	1	**70**	14	7	4	0	26	72.92%
PII	96	3	0	**86**	7	0	0	10	89.58%
CLR	96	2	0	0	**93**	1	0	3	96.88%
6% Reactor	96	0	0	2	2	**88**	4	8	91.67%
SW Syn	8	0	0	0	1	1	**6**	2	75.00%
ALL Transients	488 cases								
Performance	ISOLATED CAPACITOR SWITCHING 80.33% BACK-TO_BACK CAPACITOR SWITCHING 91.26% ALL CAPACITOR SWITCHING TRANSIENTS 88.52%								

ตารางที่ 6.11 ผลการจำแนกวิธีการควบคุมกระแสอินรัชประเภทต่างๆ โดยใช้การแปลงเวฟเล็ตแบบเต็มหน่วยร่วมกับโครงข่ายประสาทเทียมแบบความน่าจะเป็น

Type of inrush current	No. events	Transients inrush current signals by DWT + PNN						Errors	% Accuracy
		Base case	PIR	PII	CLR	6% REA	SW SYN		
Base case	96	**96**	0	0	0	0	0	0	100.00%
PIR	96	1	**93**	2	0	0	0	3	96.88%
PII	96	2	3	**91**	0	0	0	5	94.79%
CLR	96	0	0	0	**94**	2	0	2	97.92%
6% Reactor	96	0	0	0	0	**94**	2	2	97.92%
SW Syn	8	2	0	0	0	1	**5**	3	62.50%
ALL Transients	488 cases								
Performance	ISOLATED CAPACITOR SWITCHING 99.18% BACK-TO_BACK CAPACITOR SWITCHING 96.17% ALL CAPACITOR SWITCHING TRANSIENTS 96.93%								

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

6.1.5 ผลการจำแนกสัญญาณทรานเซี้ยนต์กระแสอินรัชและกระแสฟอลต์

ตารางที่ 6.12 ผลการวิเคราะห์ด้วยวิธีการแปลงเวฟเล็ตแบบเต็มหน่วย

Type	Transient mitigation methods	Number of case studies	DWT		
			Inrush current	Fault current	% Accuracy
Inrush current (Without Load)	Base Case	48	48	0	100.00%
	PIR	48	48	0	100.00%
	PII	48	48	0	100.00%
	CLR	48	48	0	100.00%
	6% Reactor	48	48	0	100.00%
	Syn. closing	4	4	0	100.00%
Inrush current (With Load)	Base Case	48	48	0	100.00%
	PIR	48	48	0	100.00%
	PII	48	48	0	100.00%
	CLR	48	48	0	100.00%
	6% Reactor	48	48	0	100.00%
	Syn. closing	4	4	0	100.00%
Fault current	Base Case	480	0	480	100.00%
	CLR	480	0	480	100.00%
	6% Reactor	480	480	0	0%
Performance Conclusion		1928 cases	100.00%	66.67%	**75.10%**

ตารางที่ 6.13 ผลการวิเคราะห์ด้วยวิธีการแปลงเวฟเล็ตแบบเต็มหน่วยและกระบวนการฟัซซี่ลอจิก

Type	Transient mitigation methods	Number of case studies	DWT + FIS		
			Inrush current	Fault current	% Accuracy
Inrush current (Without Load)	Base Case	48	38	10	79.17%
	PIR	48	37	11	77.08%
	PII	48	48	0	100.00%
	CLR	48	34	14	70.83%
	6% Reactor	48	24	24	50.00%
	Syn. closing	4	4	0	100.00%
Inrush current (With Load)	Base Case	48	39	9	81.25%
	PIR	48	48	0	100.00%
	PII	48	48	0	100.00%
	CLR	48	40	8	83.33%
	6% Reactor	48	32	16	66.67%
	Syn. closing	4	4	0	100.00%
Fault current	Base Case	480	1	479	99.79%
	CLR	480	0	480	100.00%
	6% Reactor	480	66	414	86.25%
Performance Conclusion		1928 cases	81.15%	95.35%	**91.75%**

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ตารางที่ 6.14 ผลการวิเคราะห์ด้วยวิธีการแปลงเวฟเล็ตแบบเต็มหน่วยและโครงข่ายประสาทเทียมแบบความน่าจะเป็น


Type	Transient mitigation methods	Number of case studies	DWT + PNN		
			Inrush current	Fault current	% Accuracy
Inrush current (Without Load)	Base Case	48	48	0	100.00%
	PIR	48	48	0	100.00%
	PII	48	36	12	75.00%
	CLR	48	48	0	100.00%
	6% Reactor	48	45	3	93.75%
	Syn. closing	4	4	0	100.00%
Inrush current (With Load)	Base Case	48	48	0	100.00%
	PIR	48	48	0	100.00%
	PII	48	46	2	95.83%
	CLR	48	48	0	100.00%
	6% Reactor	48	44	4	91.67%
	Syn. closing	4	1	3	25.00%
Fault current	Base Case	480	0	480	100%
	CLR	480	0	480	100%
	6% Reactor	480	14	466	97.08%
Performance Conclusion		1928 cases	95.08%	99.03%	**98.03%**

จากตารางสรุปผลการทดลองที่ 6.3 ถึง 6.14 พบว่าอัลกอริทึมที่นำเสนอมีความสามารถในการตรวจจับ และจำแนกสัญญาณทรานเซี้ยนต์กระแสอินรัช และกระแสฟอลต์ได้อย่างเป็นที่น่าพอใจ ค่าสัมประสิทธิ์ที่ได้จากการแปลงเวฟเล็ตแบบเต็มหน่วยมีความสอดคล้องกันกับลำดับของการสวิตช์ชิ่งชุดคาปาซิเตอร์แบงค์ โดยค่าสัมประสิทธิ์จากการแปลงเวฟเล็ตจะมีค่าเพิ่มขึ้นตามจำนวนสเต็ปที่เพิ่มขึ้นของการสวิตช์ชุดคาปาซิเตอร์แบงค์เข้าใช้งานในระบบ โดยเฉพาะอย่างยิ่งเมื่อดำเนินการสวิตช์ชิ่งในสเต็ปสุดท้ายเข้าใช้งาน อีกทั้งกรณีเกิดฟอลต์ขึ้นในระบบ ค่าสัมประสิทธิ์ที่ตรวจจับได้จะมีค่าสูงขึ้นมากกว่าสเต็ปอื่นๆ ที่ไม่เกิดฟอลต์ ซึ่งจะพบว่าค่าสัมประสิทธิ์จากการแปลงเวฟเล็ตจะมีค่าสูงที่สุด ซึ่งสอดคล้องกันกับขนาดทรานเซี้ยนต์กระแสอินรัช และกระแสฟอลต์ที่เกิดขึ้นในระบบ


จากอัลกอริทึมที่นำเสนอในวิทยานิพนธ์นี้ แผนงานของรีเลย์ป้องกันกระแสไม่สมดุลสามารถทำงานได้อย่างถูกต้อง โดยสามารถตรวจจับได้ทั้งสัญญาณทรานเซี้ยนต์กระแสอินรัช และกระแสฟอลต์ได้อย่างมีประสิทธิภาพและมีนัยสำคัญ ค่าสัมประสิทธิ์ที่ได้รับจากการแปลงเวฟเล็ตแบบเต็มหน่วยถูกนำมาใช้เพื่อดำเนินการตัดสินใจให้กับรีเลย์ป้องกันไม่สมดุล ซึ่งรีเลย์ป้องกันไม่สมดุลสามารถจำแนกสัญญาณทรานเซี้ยนต์กระแสอินรัชที่เกิดขึ้นขณะนำชุดคาปาซิเตอร์แบงค์เข้าใช้งาน ทั้งการสวิตช์แบบแยกเดี่ยว หรือแบบหลังต่อหลัง โดยไม่ว่าการสับชุดคาปาซิเตอร์แบงค์นั้นจะมีวิธีการควบคุมหรือการลดทอนกระแสอินรัชด้วยวิธีต่าง ๆ เช่น การติดตั้งรีแอคเตอร์อนุกรม (current limiting reactor) การใช้ 6% รีแอคเตอร์ การใช้ตัวต้านทาน หรือตัวเหนี่ยวนำขนาน (pre-insertion resistor หรือ inductor) โดยรีเลย์ป้องกันสามารถบล็อกสัญญาณทรานเซี้ยนต์กระแสอินรัชที่เกิดขึ้นไม่ให้ไปสั่งเซอร์กิตเบรคเกอร์ปลดวงจรขณะนำชุดคาปาซิเตอร์แบงค์เข้าใช้งานในระบบ ช่วยลดปัญหา

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การปลดคาปาซิเตอร์แบงค์จากการนำเข้าใช้งานปกติได้ นอกจากนั้นการประยุกต์ใช้การแปลงเวฟเล็ตแบบเต็มหน่วยร่วมกับเทคนิคปัญญาประดิษฐ์ยังสามารถตรวจจับสัญญาณทรานเซี้ยนต์กระแสฟอลต์และกระแสอินรัชได้อย่างมีประสิทธิภาพ อีกทั้งในโครงการวิจัยฉบับนี้ระบบโครงข่ายประสาทเทียมหรือ Artificial Neural Networks (ANN) ถูกนำมาใช้เป็นอัลกอริทึมหลักในการจำแนกประเภทของสัญญาณทรานเซี้ยนต์กระแสอินรัชในชุดคาปาซิเตอร์แบงค์แรงดัน 230kV โดยโครงข่ายประสาทเทียมมีความสามารถในการจำแนกสัญญาณกระแสอินรัช ว่าเป็นเป็นกระแสอินรัชที่เกิดขึ้นจากการเทคนิควิธีการควบคุมขนาดกระแสอินรัชด้วยวิธีใด และยังสามารถจำแนกสัญญาณทรานเซี้ยนต์ระหว่างกระแสอินรัช และกระแสฟอลต์ในระบบได้ นอกจากนั้นเทคนิคปัญญาประดิษฐ์แบบฟัซซี่ลอจิก (Fuzzy logic) ถูกนำมาใช้วิเคราะห์เพื่อเปรียบเทียบผลจากการจำแนกสัญญาณทรานเซี้ยนต์ที่เกิดขึ้นในชุดคาปาซิเตอร์แบงค์ โดยจากผลการทดลองสามารถสรุปได้ว่า การแปลงเวฟเล็ตแบบเต็มหน่วยร่วมกับเทคนิคโครงข่ายประสาทเทียม (Artificial Neural Network) มีความถูกต้องแม่นยำสูงสุด เมื่อเปรียบเทียบกับการแปลงเวฟเล็ตแบบเต็มหน่วยเพียงอย่างเดียว หรือการแปลงเวฟเล็ตแบบเต็มหน่วยร่วมกับกระบวนการฟัซซี่ เนื่องจากการใช้โครงข่ายประสาทเทียมมีความสามารถในการจดจำ และจำแนกคุณลักษณะของข้อมูลที่มีความซับซ้อนได้ดีกว่า




รูปที่ 6.5 แสดงการเปรียบเทียบการจำแนกสัญญาณทรานเซี้ยนต์กระแสอินรัชแบบแยกเดี่ยวและแบบหลังต่อหลังในแต่ละเทคนิควิธี



รูปที่ 6.6 แสดงการเปรียบเทียบการจำแนกวิธีการควบคุมขนาดสัญญาณทรานเซี้ยนต์กระแสอินรัชในแต่ละเทคนิควิธี

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 6.7 แสดงการเปรียบเทียบการจำแนกสัญญาณทรานเซี้ยนต์กระแสอินรัชและทรานเซี้ยนต์กระแสฟอลต์ในแต่ละเทคนิควิธี

6.2 ข้อเสนอแนะ

6.2.1 ควรมีการศึกษาในกรณีศึกษาอื่น ๆ เพื่อยืนยันความถูกต้องของแบบจำลองที่ใช้ในโปรแกรม PSCAD/EMTDC เช่น จำลองการสวิตชิ่งในระบบคาปาซิเตอร์แบงค์ 115 kV เป็นต้น

6.2.2 ดำเนินการเปรียบเทียบราคาของการใช้แต่ละเทคนิควิธีในการควบคุมสัญญาณทรานเซี้ยนต์จากการสวิตชิ่งคาปาซิเตอร์แบงค์

6.2.3 เปรียบเทียบผลการจำลองกับกรณีการสวิตชิ่งชุดคาปาซิเตอร์แบงค์จริงในสถานีไฟฟ้าย่อย เพื่อยืนยันผลการทดลองในแต่ละวิธีการควบคุมสัญญาณทรานเซี้ยนต์จากกระแสอินรัชและแรงดันเกิน

6.2.4 วิเคราะห์ผลของพารามิเตอร์ต่างๆ ที่มีต่อขนาดแรงดันและกระแสเกินจากการนำชุดคาปาซิเตอร์แบงค์เข้าใช้งานในระบบ เช่น ขนาดของโหลดในระบบ และผลของชุดคาปาซิเตอร์แบงค์ระดับแรงดันอื่นๆ ที่ต่อร่วมกันในสถานีไฟฟ้าย่อย เป็นต้น

6.2.5 ศึกษาผลของสัญญาณทรานเซี้ยนต์กระแสและแรงดันเกินจากการปลดสวิตช์ชุดคาปาซิเตอร์แบงค์ออกจากระบบ โดยใช้การพิจารณาการต่อดักเสริจในระบบคาปาซิเตอร์แบงค์ เป็นต้น

6.2.6 ควรจะมีโหลดตัวเหนี่ยวนำต่อเพิ่มในระบบของชุดสาธิต เพื่อที่จะได้สังเกตุพฤติกรรมการเปลี่ยนแปลงของสัญญาณเมื่อมีการสวิตชิ่งคาปาซิเตอร์แบงค์เข้าใช้งานได้อย่างชัดเจนยิ่งขึ้น

6.2.7 พัฒนารูปแบบการตรวจจับสัญญาณทรานเซี้ยนต์กระแสอินรัชโดยพิจารณาลักษณะของสัญญาณฟอลต์ที่มาจากสายส่งส่วนอื่นๆ เข้ามาประกอบด้วย เพื่อให้การตรวจจับสัญญาณทรานเซี้ยนต์มีประสิทธิภาพสูงมากยิ่งขึ้น โดยสามารถแยกแยกแยะได้ว่า สัญญาณนั้น เป็นสัญญาณฟอลต์หรือสัญญาณจากการสับสวิตช์ชุดคาปาซิเตอร์แบงค์เข้าใช้งานในระบบ

6.2.8 พัฒนารูปแบบการวิเคราะห์สัญญาณทรานเซี้ยนต์กระแสอินรัชโดยสามารถวิเคราะห์ได้ว่าสัญญาณที่เกิดขึ้นนั้นเป็นสัญญาณฟอลต์หรือเป็นสัญญาณรบกวนที่มีลักษณะคล้ายคลึงกับสัญญาณฟอลต์ เช่น สัญญาณจากการสวิทชิ่งรูปแบบต่างๆ (การปลดสับรีแอคเตอร์ การนำเข้าโหลดในระบบ เป็นต้น), สัญญาณที่เกิดจากฟ้าผ่า และผลกระทบจากสภาวะการแกว่งของพลังงานที่เกิดขึ้นในระบบ (Power oscillation)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

6.2.9 พัฒนาและออกแบบแผนงานการป้องกันสำหรับรีเลย์ป้องกันแบบไม่สมดุลโดยให้มีความสามารรถระบุตำแหน่งของตัวคาปาซิเตอร์ยูนิตที่เสียหายได้

6.2.10 ปรับปรุงวิธีการจำแนกสัญญาณกระแสอินรัชพร้อมด้วยเทคนิควิธีการลดทอนขนาดกระแสอินรัชด้วยวิธีอื่นๆ เช่น การประยุกต์ใช้โครงข่ายประสาทเทียมแบบต่างๆ ให้สามารถระบุประเภทของการสวิตช์ชิ่งที่มีความแม่นยำมากขึ้น

6.2.11 ปรับปรุงการฝึกสอนโครงข่ายประสาทเทียมให้สามารถระบุประเภทของวิธีการควบคุมขนาดกระแสอินรัชให้มีความแม่นยำมากขึ้น โดยการเพิ่มจำนวนข้อมูลอินพุทสำหรับชุดข้อมูลของการฝึกสอน เพื่อให้โครงข่ายเกิดการเรียนรู้และจดจำรูปแบบของเอาท์พุทได้มากขึ้น หรือใช้โครงข่ายประสาทเทียมชนิดอื่น เช่น โครงข่ายประสาทเทียมชนิดแพร่ค่าย้อนกลับ (Back Propagation neural network) เป็นต้น

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เอกสารอ้างอิง

[1] Transmission and Distribution Committee of the IEEE Power & Energy Society. **IEEE Standard 1036-2010 - IEEE Guide for Application of Shunt Power Capacitors.** The Institute of Electrical and Electronics Engineers. 2010.

[2] Power System Relaying Committee of the IEEE Power Engineering Society. **IEEE Standard C37.99-201 2 : IEEE Guide for the Protection of Shunt Capacitor Banks.** The Institute of Electrical and Electronics Engineers, Inc. 2012.

[3] IEC technical committee. **IEC Standard 60871-3 : Shunt Capacitors for A.C. Power Systems Having a Rated Voltage Above 1000V – Part 3 : Protection of shunt capacitors and shunt capacitor banks.** International Electrotechnical Commission. 2015.

[4] Yunqi Wang, Yiqing Kong, Jayashri Ravishankar, Toan Phung and Phu Ngoc Le. "Analysis and Detection of Transients in Islanded Micro-Grids using Wavelet Transformation.", **5th International Conference on Electric Power and Energy Conversion Systems EPECS (2018), Kitakyushu, Japan,** August, 2018. pp. 1-6.

[5] Fatma Zohra Dekhandji. "Detection of power quality disturbances using discrete wavelet transform.", **5th International Conference on Electrical Engineering – Boumerdes ICEE-B (2017), Boumerdes, Algeria,** October, 2017. pp. 1-5.

[6] Harshit Jain and Suresh Kumar Gawre. "Detection and Classification of Current Interruptions and Transients by Using Wavelet Transform and Neural Network", **International Conference on Electrical Power and Energy Systems (ICEPES (2016), Bhopal, India,** May, 2017. pp. 462-468.

[7] Pankaj D. Achlerkar, S. R. Samantaray and M. Sabarimalai Manikandan. "Variational Mode Decomposition and Decision Tree Based Detection and Classification of Power Quality Disturbances in Grid-Connected Distributed Generation System**.", IEEE Transactions on Smart Grid,** vol. 9, issue 4, 2018. pp. 3122-3132.

[8] Ankit Kumar Sharma, Om Prakash Mahela and Sheesh Ram Ola. "Detection of Power quality disturbances using discrete wavelet transform.", **International Conference on Electrical Power and Energy Systems (ICEPES), Bhopal, India,** May, 2017. pp. 450-455.

[9] Rodney H.G. Tan and V.K. Ramachandaramurthy. "Capacitor Bank Switching Classification using Scale Selection Continuous Wavelet Transform.", **International Conference on Power Electronics and Drive Systems (PEDS), Taipei, Taiwan,** November, 2009. pp. 950-955.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

[10] R. Bhavani and N. Rathina Prabha. “A hybrid classifier for power quality (PQ) problems using wavelets packet transform (WPT) and artificial neural networks (ANN).”, **IEEE International Conference on Intelligent Techniques in Control, Optimization and Signal Processing (INCOS), Srivilliputhur, India,** March 2017. pp. 1-7.

[11] G. Mokryani, P. Siano and A. Piccolo. “Detection of Inrush Current Using S-Transform and Competitive Neutral Network.”, **12th International Conference on Optimization of Electrical and Electronic Equipment (OPTIM), Basov, Romania,** May, 2010. pp. 191-196.

[12] IEEE Application Guide for Capacitance Current Switching for AC High-Voltage Circuit Breaker, IEEE Standard C37.012-2005, Dec. 2005.

[13] Skeans, D. W. **Recent Developments in Capacitor Switching Transient Reduction.** Joslyn Hi-Voltage, (n.d.).

[14] Bellei, T. A., O’Leary, R. P., and Camm, E.H. “Evaluating Capacitor Switching Devices for Preventing Nuisance Tripping of Adjustable Speed Drives Due to Voltage Magnification.”, **IEEE Transactions on Power Delivery,** vol. 11, no. 3, 1996. pp. 1373-1378.

[15] Peggs, J.F., Powell, P.W., and Grebe, T.E. “Innovations for Protection and Control of High Voltage Capacitor Banks on the Virginia Power System.”, **Transmission and Distribution Conference, Chicago, IL, USA,** April, 1994. pp. 284- 290.

[16] Michael Beanland, Thomas Speas and Joe Rostron. “Pre-insertion Resistors in High Voltage Capacitor Bank Switching.”, **Western Protective Relay Conference**, 2004. pp. 1-12.

[17] M. F. Iizarry-Silvestrini and T.E. Vélez-Sepúlveda. **Mitigation of Back-to-Back Capacitor Switching Transients on Distribution Circuits.** Department of Electrical and Computer Engineering, University of Puerto Rico, 2006.

[18] IEC technical committee. **IEC Standard 60871-1 - Shunt Capacitors for A.C. Power Systems Having a Rated Voltage Above 1000V – Part 1 : General.** International Electrotechnical Commission. 2005.

[19] IEC technical committee. **IEC Standard 61642 : Industrial A.C. Networks Affected By Harmonics – Application of Filters and Shunt Capacitors.** International Electrotechnical Commission. 1997.

[20] L. Cipeigan, M. Chindris, J. Rull, A. Rusu, A. Sumper R. Ramirez, and R. Alves. “Mitigation of Capacitor Bank Energization Harmonic Transients”, **IEEE/PES Transmission & Distribution Conference and Exposition: Latin America,** Caracas, Venezuela, August, 2006. pp. 1-5.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

[21] Paul Stroica. “Modern Methods for Synchronous switching of the Romanian Power System Circuit Breakers in 400kV Substation.”, **10th Mediterranean Electrotechnical Conference, Lemesos, Cyprus,** May, 2000. pp. 949-953.

[22] ZHANG Qingjie, YUAN Haiwen, LIU Yingyi and WANG Qiusheng. "The Operating Transient Process Analysis and Synchronous Switching Strategies Research of Vacuum Breaker.", **Fourth International Conference on Genetic and Evolutionary Computing, henzhen, China,** December, 2010. pp. 142 - 145.

[23] The MathWorks Inc. **Wavelet Toolbox User’s Guide (R2016a).** The MathWorks, Inc. 2016.

[24] ผู้ช่วยศาสตราจารย์ ดร.ชูพันธุ์ รัตนโภคา. 2559. **เอกสารคำสอนวิชาความรู้เบื้องต้นทางปัญญาประดิษฐ์ (Introduction to Artificial Intelligence).** กรุงเทพฯ : ภาควิชาเทคโนโลยีวิศวกรรมอิเล็กทรอนิกส์, วิทยาลัยเทคโนโลยีอุตสาหกรรม, มหาวิทยาลัยเทคโนโลยีพระจอมเกล้าพระนครเหนือ.

[25] ผู้ช่วยศาสตราจารย์ ดร. ศันสนีย์ เอื้อพันธ์วิริยะกุล. 2556. **เอกสารคำสอนบทนำความฉลาดเชิงคำนวณสำหรับวิศวกรรมคอมพิวเตอร์ (Introduction to Computational Intelligence for Computer Engineering).** ภาควิชาวิศวกรรมคอมพิวเตอร์, คณะวิศวกรรมศาสตร์, มหาวิทยาลัยเชียงใหม่.

[26] ผู้ช่วยศาสตราจารย์ ดร. บุญเสริม กิจศิริกุล. 2546. **เอกสารคำสอนวิชาปัญญาประดิษฐ์.** ภาควิชาวิศวกรรมคอมพิวเตอร์, คณะวิทยาศาสตร์, จุฬาลงกรณ์มหาวิทยาลัย.

[27] Stuart J. Russell and Peter Norvig. 2016. **Artificial Intelligence: A Modern Approach, Third Edition.** Malaysia : Pearson Education Limited.

[28] The MathWorks Inc. **Fuzzy Logic Toolbox User’s Guide (R2017a).** The MathWorks, Inc. 2017.

[29] The MathWorks Inc. **Neural Network Toolbox User’s Guide (R2017b).** The MathWorks, Inc. 2017.

[30] Albert Cohen and Jellena Kovacevic. “Wavelet: The Mathematical Background.”, **Proceedings of the IEEE,** vol. 84, no. 4, April, 1996. pp. 514-522.

[31] วรรัตน์ ภัทรอมรกุล, รศ. ดร. มนัส สังวรศิลป์. **คู่มือการใช้ MATLAB ฉบับสมบูรณ์.** พิมพ์ครั้งที่ 1. สำนักพิมพ์ Info press, เมษายน 2543.

[32] C. Sidney Burrus, Ramesh A. Gopinath and Haitao Guo. **Introduction to Wavelets and Wavelet Transforms.** New Jercy : Prentice-Hall, Inc. 1998.

[33] Brito, N.S.D., Souza, B.A. and Pires F.A.C. “Daubechies wavelets in quality of electrical power.”, **8th International Conference on Harmonics and Quality of Power. Proceedings (Cat. No.98EX227), Athens, Greece,** October, 1998. pp. 511-515.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

[34] L. L. Lai, E. Vaseekar, H. Subasinghe and N. Rajkumar. “Wavelet Transform and Neural Networks for Fault Location of a Teed-network.”, **International Conference on Power System Technology (PowerCon 2000), Perth, WA, Australia,** December, 2000. pp. 807– 811.

[35] Neeraj Kumar. 2017. **What is the difference between Machine Learning and Deep Learning.** Available : https://medium.com/@Say2neeraj/what-is-the-difference-between-machine-learning-and-deep-learning-5795e4415be9

[36] Chethan Kumar GN. 2018. **Artificial Intelligence: Definition, Types, Examples, Technologies.** Available : https://medium.com/@chethankumargn/artificial-intelligence-definition-types-examples-technologies-962ea75c7b9b

[37] Jason Roell. 2017 . **From Fiction to Reality: A Beginner’s Guide to Artificial Neural Networks.** Available : https://towardsdatascience.com/from-fiction-to-reality-a-beginners-guide-to-artificial-neural-networks-d0411777571b

[38] Fausett Laurene. **Fundamentals of Neural Networks.** Englewood Cliffs, New Jersey : Prentice Hall International, Inc. 1994.

[39] สมหญิง พรหมเจริญ. 2544. “การจำแนกข้อมูลภาพถ่ายดาวเทียมด้วยวิธีฟัซซี่นิวรอลเน็ตเวิร์ค.” วิทยานิพนธ์วิศวกรรมศาสตรมหาบัณฑิต สาขาวิศวกรรมไฟฟ้า บัณฑิตวิทยาลัย, สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง.

[40] นิมิต บุญภิรมย์. 2541. “การควบคุมมอเตอร์ไฟฟ้ากระแสตรงด้วยฟัซซี่ชนิดปรับค่าด้วยตัวเอง.” วิทยานิพนธ์วิศวกรรมศาสตรมหาบัณฑิต สาขาวิศวกรรมไฟฟ้า บัณฑิตวิทยาลัย, สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง. 2541.

[41] สุเมธ สุขสวัสดิ์, กิตติ ไพฑูรย์วัฒนกิจ. “การประยุกต์ฟัซซี่โลจิกสำหรับระบบควบคุมสัญญาณรบกวนแบบแอคทีฟ” วารสารการประชุมวิชาการทางวิศวกรรมไฟฟ้าครั้งที่ 28 (EECON28) , หน้า 909-912.

[42] Chen C.H. **Fuzzy Logic and Neutral Network Handbook**. USA : McGraw-Hill, 1996, pp. 15.2-15.3.

[43] Wladyslaw Mielczarski. **Fuzzy logic techniques in power systems**. New York : Physica-Verlag, 1998.

[44] Manitoba HVDC Research Centre. **EMTDC: Transient Analysis for PSCAD Power System Simulation. fourth printing.** Manitoba Canada : Manitoba HVDC Research Centre Inc., 2005.

[45] Electricity Generation Authorization Thailand (EGAT). **Switching and Transmission Line Diagram.** EGAT Thailand : EGAT. 2010.

[46] Thanapong Suwanasri, Sarawut Wattanawongpitak and Cattareeya Suwanasri. “Multi-Step Back-to-Back Capacitor Bank Switching in a 115 kV Substation.”, **The 2010 ECTI International Conference on Electrical Engineering/Electronics, Computer, Telecommunications and Information Technology. Chiang Mai, Thailand,** May, 2010. pp. 459 – 463.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


ภาคผนวก

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ภาคผนวก ก.


โมเดลการจำลองสัญญาณสวิตชิ่งทรานเซี้ยนต์ด้วยโปรแกรม PSCAD/EMTDC และ รูปคลื่นของแรงดันเกินและกระแสอินรัชทรานเซี้ยนต์ทั้ง 4 สเต็ป

1. ตัวอย่างชุดอุปกรณ์คาปาซิเตอร์แบงค์แรงดันสูงในระบบสถานีไฟฟ้าย่อยพิกัดแรงดัน 230 kV ของระบบส่งจ่ายกำลังฟ้าของประเทศไทย




รูปที่ ก-1 แสดงระบบภายในสถานีไฟฟ้าย่อยระดับแรงดัน 230 kV

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ ก-2 โมเดลในโปรแกรม PSCAD สำหรับใช้เป็นแหล่งจ่ายให้กับสถานีไฟฟ้าย่อยระดับแรงดัน 230 kV




รูปที่ ก-3 โมเดลสถานีไฟฟ้าย่อยระดับแรงดัน 230 kV ที่นำมาใช้ในการจำลอง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ ก-4 โมเดลชุดคาปาซิเตอร์แบงค์ขนาด 4x72 Mvar, 230 kV พร้อมด้วยวิธีการควบคุมสัญญาณทรานเซี้ยนต์วิธีต่างๆ




รูปที่ ก-5 ตัวอย่างอัลกอริทึมสำหรับการหาค่าสูงสุดของกระแสอินรัชและการแกว่งของแรงดันไฟฟ้าเกินทรานเซี้ยนต์จากการสวิตชิ่งชุดคาปาซิเตอร์แบงค์ทั้ง 4 สเต็ป

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ ก-6 รูปคลื่นของสัญญาณแรงดันเกินทรานเซี้ยนต์ที่บัสจากการสวิตชิ่งชุดคาปาซิเตอร์แบงค์ทั้ง 4 สเต็ปในกรณีการใช้รีแอคเตอร์ขนาด 6%




รูปที่ ก-7 รูปคลื่นของสัญญาณกระแสอินรัชทรานเซี้ยนต์จากการสวิตชิ่งชุดคาปาซิเตอร์แบงค์ทั้ง 4 สเต็ปในกรณีพื้นฐาน (ไม่มีการควบคุมทรานเซี้ยนต์)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ ก-8 รูปคลื่นของสัญญาณแรงดันเกินทรานเซี้ยนต์ที่บัสจากการสวิตชิ่งชุดคาปาซิเตอร์แบงค์ทั้ง 4 สเต็ปในกรณีพื้นฐาน (ไม่มีการควบคุมทรานเซี้ยนต์)




รูปที่ ก-9 รูปคลื่นของสัญญาณแรงดันเกินทรานเซี้ยนต์ที่ชุดคาปาซิเตอร์จากการสวิตชิ่งชุดคาปาซิเตอร์แบงค์ทั้ง 4 สเต็ปในกรณีพื้นฐาน (ไม่มีการควบคุมทรานเซี้ยนต์)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ ก-10 รูปคลื่นของสัญญาณแรงดันเกินทรานเซี้ยนต์เฟส A ที่บัสด้วยการใช้เทคนิคการควบคุมสัญญาณทรานเซี้ยนต์วิธีต่างๆ จากการสับสวิตช์ชุดคาปาซิเตอร์สเต็ปที่ 1




รูปที่ ก-11 รูปคลื่นของสัญญาณแรงดันเกินทรานเซี้ยนต์เฟส A ที่บัสด้วยการใช้เทคนิคการควบคุมสัญญาณทรานเซี้ยนต์วิธีต่างๆ จากการสับสวิตช์ชุดคาปาซิเตอร์สเต็ปที่ 2

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ ก-12 รูปคลื่นของสัญญาณแรงดันเกินทรานเซี้ยนต์เฟส A ที่บัสด้วยการใช้เทคนิคการควบคุมสัญญาณทรานเซี้ยนต์วิธีต่างๆ จากการสับสวิตช์ชุดคาปาซิเตอร์สเต็ปที่ 3




รูปที่ ก-13 รูปคลื่นของสัญญาณแรงดันเกินทรานเซี้ยนต์เฟส A ที่บัสด้วยการใช้เทคนิคการควบคุมสัญญาณทรานเซี้ยนต์วิธีต่างๆ จากการสับสวิตช์ชุดคาปาซิเตอร์สเต็ปที่ 4

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ ก-14 รูปคลื่นของสัญญาณแรงดันเกินทรานเซี้ยนต์เฟส A ที่ชุดคาปาซิเตอร์จากการใช้เทคนิคการควบคุมสัญญาณทรานเซี้ยนต์วิธีต่างๆ จากการสับสวิตช์ชุดคาปาซิเตอร์สเต็ปที่ 1




รูปที่ ก-15 รูปคลื่นของสัญญาณแรงดันเกินทรานเซี้ยนต์เฟส A ที่ชุดคาปาซิเตอร์จากการใช้เทคนิคการควบคุมสัญญาณทรานเซี้ยนต์วิธีต่างๆ จากการสับสวิตช์ชุดคาปาซิเตอร์สเต็ปที่ 2

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ ก-16 รูปคลื่นของสัญญาณแรงดันเกินทรานเซี้ยนต์เฟส A ที่ชุดคาปาซิเตอร์จากการใช้เทคนิคการควบคุมสัญญาณทรานเซี้ยนต์วิธีต่างๆ จากการสับสวิตช์ชุดคาปาซิเตอร์สเต็ปที่ 3




รูปที่ ก-17 รูปคลื่นของสัญญาณแรงดันเกินทรานเซี้ยนต์เฟส A ที่ชุดคาปาซิเตอร์จากการใช้เทคนิคการควบคุมสัญญาณทรานเซี้ยนต์วิธีต่างๆ จากการสับสวิตช์ชุดคาปาซิเตอร์สเต็ปที่ 4

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ ก-18 รูปคลื่นของสัญญาณกระแสอินรัชทรานเซี้ยนต์เฟส A จากการใช้เทคนิคการควบคุมสัญญาณทรานเซี้ยนต์วิธีต่างๆ จากการสับสวิตช์ชุดคาปาซิเตอร์สเต็ปที่ 1




รูปที่ ก-19 รูปคลื่นของสัญญาณกระแสอินรัชทรานเซี้ยนต์เฟส A จากการใช้เทคนิคการควบคุมสัญญาณทรานเซี้ยนต์วิธีต่างๆ จากการสับสวิตช์ชุดคาปาซิเตอร์สเต็ปที่ 2

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ ก-20 รูปคลื่นของสัญญาณกระแสอินรัชทรานเซี้ยนต์เฟส A จากการใช้เทคนิคการควบคุมสัญญาณทรานเซี้ยนต์วิธีต่างๆ จากการสับสวิตช์ชุดคาปาซิเตอร์สเต็ปที่ 3



รูปที่ ก-21 รูปคลื่นของสัญญาณกระแสอินรัชทรานเซี้ยนต์เฟส A จากการใช้เทคนิคการควบคุมสัญญาณทรานเซี้ยนต์วิธีต่างๆ จากการสับสวิตช์ชุดคาปาซิเตอร์สเต็ปที่ 4

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ภาคผนวก ข.

พารามิเตอร์ของโมเดลการจำลองการสวิตชิ่ง

ตารางที่ ข-1 ตัวอย่างข้อมูลอิมพีแดนซ์ของแหล่งจ่ายกำลังไฟฟ้า 230 และ 500 kV

Location	kV	Impedance (p.u)					
		Positive sequence		Negative sequence		Zero sequence	
		R_1	X_1	R_2	X_2	R_0	X_0
S/S 1	500	0.00022	0.00622	0.00022	0.00622	0.0004	0.00694
S/S 2	230	0.00756	0.05696	0.00756	0.05696	0.0079	0.08227

ตารางที่ ข-2 ข้อมูลของหม้อแปลงไฟฟ้า Step-down

Type	MVA	System Voltage [kV]	Connection	% Z PhA	% Z PhB	% Z PhC
Auto	333.3	525/242/22	Yy0,d1	21.63	21.68	21.42

ตาราง ข-3 ตัวอย่างข้อมูลของสายตัวนำ

Description	4x72 Mvar, 230 kV C-Bank	
	Conductor	Conductor
Codename	HAWK	SKYLARK
Material	ACSR/GA	ACSR/GA
Nominal size	477 MCM	1272 MCM
Standing	26 AL / 7 ST	36 AL / 1 ST
DC resistance at 20° C	0.0357 Ω/1000 Ft.	0.0135 Ω/1000 Ft.
AC resistance 50 Hz at 20° C	0.0366 Ω/1000 Ft.	0.0145 Ω/1000 Ft.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ตาราง ข-4 ข้อมูลพิกัดของชุดคาปาซิเตอร์แบงค์ 230 kV

รายละเอียด	สเต็ปที่ 1	สเต็ปที่ 2	สเต็ปที่ 3	สเต็ปที่ 4
แรงดันใช้งานต่อเนื่อง (kV)	230	230	230	230
ความถี่ (Hz)	50	50	50	50
ขนาดกำลังรีแอคทีฟ (Mvar)	72	72	72	72
รีแอคเตอร์จำกัดกระแส (mH)	1.0	1.0	1.0	1.0
จำนวนคาปาซิเตอร์ยูนิตที่ต่ออนุกรม	20	20	20	20
จำนวนคาปาซิเตอร์ยูนิตที่ต่อขนาน	3	3	3	3
จำนวนคาปาซิเตอร์ยูนิต (กระป๋อง)	180	180	180	180
ค่าความจุไฟฟ้าต่อเฟส (μF)	4.011	4.011	4.011	4.011
XC (โอห์ม)	793.5	793.5	793.5	793.5
ค่ากระแสที่แรงดันใช้งาน (A)	167.39	167.39	167.39	167.39
ค่ากระแสที่แรงดันสูงสุด (A)	176.13	176.13	176.13	176.13

ตาราง ข-5 ข้อมูลพิกัดของคาปาซิเตอร์ยูนิต

รายละเอียด	สเต็ปที่ 1	สเต็ปที่ 2	สเต็ปที่ 3	สเต็ปที่ 4
การติดตั้งฟิวส์	Internal	Internal	Internal	Internal
แรงดันใช้งานต่อเนื่อง (kV)	6.9	6.9	6.9	6.9
ความถี่ (Hz)	50	50	50	50
ขนาดกำลังจินตภาพ (kvar)	400	400	400	400
ค่าความจุไฟฟ้า (μF)	26.74	26.74	26.74	26.74
BIL ของตัวเก็บประจุ (kV)	125	125	125	125

ตาราง ข-6 ข้อมูลพิกัดของเพาเวอร์เซอร์กิตเบรคเกอร์

รายละเอียด	สเต็ปที่ 1	สเต็ปที่ 2	สเต็ปที่ 3	สเต็ปที่ 4
ฉนวน	SF6	SF6	SF6	SF6
กลไกลควบคุมการทำงานแบบ 1 เฟส หรือ 3 เฟส	3 เฟส	3 เฟส	3 เฟส	3 เฟส
BIL, peak	900	900	900	900
ขนิดการตัดวงจร	1-Poles	1-Poles	1-Poles	1-Poles
กระแสใช้งานต่อเนื่อง (A)	4000	4000	4000	4000
กระแสขณะตัดวงจร (kA)	50	50	50	50
พิกัดกระแส Back-to-back (A)	400	400	400	400
พิกัดกระแสอินรัชสวิตชิ่งแบบ Back-to-back (kA)	20	20	20	20
พิกัดความถี่กระแสอินรัช (kHz)	4.25	4.25	4.25	4.25

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ภาคผนวก ค.


กรณีศึกษาการทดสอบอัลกอริทึมที่นำเสนอในชุดทดลองห้องปฏิบัติการ พิกัดแรงดัน 5 kvar, 415 V จำนวน 3 สเต็ป

การทดลองหัวข้อนี้ทำการวัดแรงดันและกระแสไหลพุ่งที่เกิดขึ้นเมื่อมีการตัดต่อวงจรชุดคาปาซิเตอร์แบงค์เข้าใช้งานในแต่ละสเต็ป วงจรชุดคาปาซิเตอร์แบงค์ที่ใช้มีพิกัดกำลังไฟฟ้าขนาด 5 kvar ที่ระดับแรงดันไฟฟ้า 415 V แบ่งการจำลองออกเป็น 2 แบบดังนี้

1. การตัดต่อวงจรชุดคาปาซิเตอร์แบงค์ขณะไม่มีการต่อรีแอคเตอร์ (กรณีพื้นฐาน)
2. การตัดต่อวงจรชุดคาปาซิเตอร์แบงค์ขณะมีการต่อรีแอคเตอร์

สำหรับการขั้นตอนในการเก็บผลการทดลองดังกล่าวสามารถอธิบายแยกออกเป็นแต่ละลำดับขั้นดังนี้


1. วงจรควบคุมชุดคาปาซิเตอร์แบงค์ขนาดแรงดัน 415V กรณีพื้นฐาน



รูปที่ ค.1 ไดะแกรมวงจรการตัดต่อวงจรชุดคาปาซิเตอร์แบงค์กรณีพื้นฐาน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2. วงจรควบคุมชุดคาปาซิเตอร์แบงค์ขนาดแรงดัน 415V กรณีติดตั้ง 7% รีแอคเตอร์



รูปที่ ค.2 ไดะแกรมวงจรการตัดต่อวงจรชุดคาปาซิเตอร์แบงค์ขณะมีการต่อรีแอคเตอร์ขนาด 7%




รูปที่ ค.3 รูปตัวอย่างการติดตั้งใช้งานชุดคาปาซิเตอร์แบงค์พิกัดแรงดัน 415 V ในห้องปฏิบัติการ


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3. สัญญาณการสวิตชิ่งชุดคาปาซิเตอร์แบงค์กรณีติดตั้ง 7% รีแอคเตอร์

ลักษณะรูปคลื่นสัญญาณทรานเซี้ยนต์กระแสอินรัชขณะนำชุดคาปาซิเตอร์แบงค์เข้าใช้งานในระบบโดยมีการต่อรีแอคเตอร์ขนาด 7% อนุกรมกับชุดคาปาซิเตอร์ ซึ่งรูปคลื่นที่ได้ ถูกวัดจากเครื่องมือวัดคุณภาพไฟฟ้า (Power Quality Analyzer) ในห้องปฏิบัติการ




รูปที่ ค.4 ลักษณะรูปคลื่นจากการสวิตช์ชุดคาปาซิเตอร์แบงค์พิกัดแรงดัน 415 V ในห้องปฏิบัติการกรณีต่อรีแอคเตอร์ขนาด 7% อนุกรมกับชุดคาปาซิเตอร์



รูปที่ ค.5 เปรียบเทียบลักษณะรูปคลื่นกระแสอินรัชกับแรงดันไฟฟ้าที่บัส

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4. การแปลงเวฟเล็ตแบบเต็มหน่วยสำหรับวิเคราะห์สัญญาณการสวิตชิ่งชุดคาปาซิเตอร์แบงค์



รูปที่ ค.6 การวิเคราะห์การแปลงเวฟเล็ตแบบเต็มหน่วยสำหรับตรวจจับ และจำแนกสัญญาณทรานเซี้ยนต์กระแสอินรัชขณะสวิตชิ่งสเต็ปที่ 1 เข้าใช้งาน (กรณีติดตั้งรีแอคเตอร์ขนาด 7%)

5. ผลการทดสอบอัลกอริทึมที่นำเสนอ

ตารางที่ ค.1 การตรวจจับและจำแนกสัญญาณทรานเซี้ยนต์กระแสอินรัชด้วยการแปลงเวฟเล็ต

Type of inrush current	Performance conclusion for inrush current classification			% Accuracy
	1st-Step	2nd-Step	3rd-Step	
Base Case	NS	BBS	BBS	100%
7% Reactor	NS	BBS	BBS	100%

Note: NS = Normal switching
BBS = Back-to-back switching


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ภาคผนวก ง.

กรณีศึกษาการทดสอบอัลกอริทึมที่นำเสนอในชุดคาปาซิเตอร์แบงค์แรงดันสูง พิกัด 15Mvar, 115 kV จำนวน 2 สเต็ป

การทดลองในหัวข้อนี้ทำการวัดแรงดันและกระแสอินรัชที่เกิดขึ้นเมื่อมีการสวิตชิ่งอุปกรณ์ตัดต่อวงจรชุดคาปาซิเตอร์แบงค์เข้าใช้งานในแต่ละสเต็ป โดยวงจรชุดคาปาซิเตอร์แบงค์ที่ใช้มีพิกัดกำลังไฟฟ้าขนาด 15 Mvar ที่ระดับแรงดันไฟฟ้า 115 kV สำหรับการขั้นตอนในการเก็บผลการทดลองดังกล่าวสามารถอธิบายแยกออกเป็นแต่ละลำดับขั้นดังนี้

1. กรณีศึกษาชุดคาปาซิเตอร์แบงค์พิกัด 15 Mvar, 115 kV ต่ออนุกรมด้วยรีแอคเตอร์ 6%



รูปที่ ง.1 ไดอะแกรมวงจรชุดคาปาซิเตอร์แบงค์ 15 Mvar, 115 kV ภายในสถานีไฟฟ้าย่อย

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2. ลักษณะการใช้งานจริงของชุดคาปาซิเตอร์แบงค์พิกัด 115 kV กรณีติดตั้ง 6% รีแอคเตอร์



รูปที่ ง.2 แสดงการติดตั้งใช้งานจริงของชุดคาปาซิเตอร์แบงค์ 115 kV และมีการต่อรีแอคเตอร์ขนาด 7% ภายในสถานีไฟฟ้าย่อย




รูปที่ ง.3 รูปตัวอย่างแสดงการตรวจวัดทรานเซี้ยนต์กระแสอินรัชที่ชุดคาปาซิเตอร์แบงค์พิกัดแรงดัน 115 kV ภายในห้องควบคุมการสวิตชิ่ง


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3. ลักษณะรูปคลื่นของชุดคาปาซิเตอร์แบงค์พิกัด 115 kV กรณีติดตั้ง 6% รีแอคเตอร์

ลักษณะรูปคลื่นสัญญาณทรานเซี้ยนต์กระแสอินรัชขณะนำชุดคาปาซิเตอร์แบงค์เข้าใช้งานในระบบโดยมีการต่อรีแอคเตอร์ขนาด 6% อนุกรมกับชุดคาปาซิเตอร์ ซึ่งรูปคลื่นที่ได้ ถูกวัดจากเครื่องมือวัดคุณภาพไฟฟ้า (Power Quality Analyzer) ในสถานีไฟฟ้าย่อย




รูปที่ ง.4 แสดงรูปคลื่นแรงดันไฟฟ้าที่บัส และทรานเซี้ยนต์กระแสอินรัชที่ชุดคาปาซิเตอร์แบงค์พิกัดแรงดัน 115 kV ในสภาวะปกติใช้งานปกติ




รูปที่ ง.5 แสดงรูปคลื่นทรานเซี้ยนต์กระแสอินรัชที่ชุดคาปาซิเตอร์แบงค์พิกัดแรงดัน 115 kV ในกรณีสับเข้าใช้งานในระบบในสเต็ปที่ 1

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ ง.6 แสดงรูปคลื่นทรานเซี้ยนต์กระแสอินรัชที่ชุดคาปาซิเตอร์แบงค์พิกัดแรงดัน 115 kV ในกรณีสับเข้าใช้งานในระบบในสเต็ปที่ 2

4. การวิเคราะห์การแปลงเวฟเล็ตแบบเต็มหน่วย




รูปที่ ง.7 แสดงผลการวิเคราะห์การแปลงเวฟเล็ตของรูปคลื่นทรานเซี้ยนต์กระแสอินรัชที่ชุดคาปาซิเตอร์แบงค์พิกัดแรงดัน 115 kV ในกรณีใช้งานปกติ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ ง.8 แสดงผลการวิเคราะห์การแปลงเวฟเล็ตของรูปคลื่นทรานเซี้ยนต์กระแสอินรัชที่ชุดคาปาซิเตอร์แบงค์พิกัดแรงดัน 115 kV ในกรณีสับเข้าใช้งานในระบบในสเต็ปที่ 1



รูปที่ ง.9 แสดงผลการวิเคราะห์การแปลงเวฟเล็ตของรูปคลื่นทรานเซี้ยนต์กระแสอินรัชที่ชุดคาปาซิเตอร์แบงค์พิกัดแรงดัน 115 kV ในกรณีสับเข้าใช้งานในระบบในสเต็ปที่ 2

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

5. ผลการทดสอบอัลกอริทึมที่นำเสนอ

ตารางที่ ง.1 การตรวจจับและจำแนกสัญญาณทรานเซี้ยนต์กระแสอินรัชด้วยการแปลงเวฟเล็ต กรณีสเต็ปที่ 1 สับเข้าใช้งานในระบบ

Transient Mitigation methods	Max scale detection	Wavelet Coefficient – the 1st step switching					Result
		$I_{A\ max\ (post)}$	$I_{B\ max\ (post)}$	$I_{C\ max\ (post)}$	Z_{chk}	$I_{postive}$	
Threshold	9	6339.2	21293	4389	0.000981	4756.5	Normal
Day-1	6	8804.2	22096	3153.2	79.633	6540.6	Abnormal
Day-2	8	26277	36508	11848	37.8997	19752	Abnormal

ตารางที่ ง.2 การตรวจจับและจำแนกสัญญาณทรานเซี้ยนต์กระแสอินรัชด้วยการแปลงเวฟเล็ต กรณีสเต็ปที่ 2 สับเข้าใช้งานในระบบ

Transient Mitigation methods	Max scale detection	Wavelet Coefficient – the 2nd step switching					Result
		$I_{A\ max\ (post)}$	$I_{B\ max\ (post)}$	$I_{C\ max\ (post)}$	Z_{chk}	$I_{postive}$	
Threshold	9	6339.2	21293	4389	0.000981	4756.5	Normal
Day-1	4	51243	13670	90899	724.61	34611	Abnormal
Day-2	5	12965	59262	81334	560.318	11805	Abnormal

ตารางที่ ง.3 แสดงค่าเบี่ยงเบนมาตรฐานของสเต็ปที่ 1 และสเต็ปที่ 2

Case studied & Transient Mitigation methods	Standard Deviation at 30 Scales	
	1st-Step	2nd-Step
Threshold	873.8119	873.8119
Day 1: 2x15 Mvar 115 kV with 7% Reactor	1200.25366	7291.8960
Day 1: 2x15 Mvar 115 kV with 7% Reactor	4062.70282	2292.9497

ตารางที่ ง.3 ผลการวิเคราะห์สัญญาณทรานเซี้ยนต์กระแสอินรัชด้วยการแปลงเวฟเล็ตแบบเต็มหน่วย

Type of inrush current	Performance conclusion		% Accuracy of detection
	1st-Step	2nd-Step	
Day 1: 15 Mvar 115kV with 7% Reactor	NS	BBS	100%
Day 2: 15 Mvar 115kV with 7% Reactor	NS	BBS	100%

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ภาคผนวก จ.

วิธีการคำนวณกระแสอินรัชทรานเซี้ยนต์

1.1 ชุดคาปาซิเตอร์แบบแยกเดี่ยว (Single or isolated capacitor bank)

ชุดคาปาซิเตอร์แบงค์ถูกนำมาพิจารณาตามเงื่อนไขที่ได้กล่าวเอาไว้ ตารางที่ จ.1 กล่าวถึงสมการที่ใช้สำหรับการคำนวณกระแสอินรัชสำหรับคาปาซิเตอร์แบงค์แบบแยกเดี่ยวและแบบหลังต่อหลัง ซึ่งสมการในการคำนวณดังกล่าวนี้เป็นไปตามมาตรฐาน IEEE C37.012-2005

ตารางที่ จ.1 ตารางสูตรการคำนวณกระแสอินรัช และความถี่สำหรับการสวิตชิ่งคาปาซิเตอร์แบงค์

Condition	Quantity	When using currents
จ่ายไฟให้กับคาปาซิเตอร์แบงค์แบบแยกเดี่ยว (Energizing an isolated bank)	$i_{\text{i peak}}(A)$	$1.4142\sqrt{I_{sc} \times I_1}$
	$f_i(Hz)$	$f_s\sqrt{\frac{I_{sc}}{I_1}}$
จ่ายไฟให้กับคาปาซิเตอร์แบงค์ชุดอื่นที่ต่ออยู่บนบัสเดียวกัน (Energizing a bank with another on the same bus)	$i_{\text{i peak}}(A)$	$13500\sqrt{\frac{U_r I_1 I_2}{f_s L_{eq}(I_1 + I_2)}}$
	$f_i(Hz)$	$9.5\sqrt{\frac{f_s U_r (I_1 + I_2)}{L_{eq}(I_1 \times I_2)}}$
จ่ายไฟให้กับคาปาซิเตอร์แบงค์ที่มีขนาดของแบงค์เท่ากันกับแบงค์ที่จ่ายไฟไปแล้วบนบัสเดียวกัน (Energizing a bank with an equal bank energized on the same bus)	$i_{\text{i peak}}(A)$	$9545\sqrt{\frac{U_r I_1}{f_s L_{eq}}}$
	$f_i(Hz)$	$13.5\sqrt{\frac{f_s U_r}{L_{eq} I_1}}$

เมื่อ

f_s หมายถึงความถี่ของระบบ (Hz)

L_{eq} หมายถึง ความเหนี่ยวนำรวมทั้งหมดต่อเฟสระหว่างคาปาซิเตอร์แบงค์ (uH)

I_1, I_2 หมายถึง กระแส (A) ของแบงค์ ซึ่งเกิดจากการกำลังสวิตช์ และสวิตช์คาปาซิเตอร์แบงค์ไปแล้วตามลำดับ คาปาซิเตอร์แบงค์กำลังสวิตช์ถูกสมมุติว่ายังไม่ผ่านการชาร์จประจุด้วยการปิดวงจรที่แรงดันค่ายอดของแหล่งจ่ายแรงดัน กระแสที่เกิดขึ้นควรประกอบด้วยผลจากการทำงานของคาปาซิเตอร์แบงค์ที่แรงดันมากกว่าพิกัดแรงดันไฟฟ้าใช้งานของตัวคาปาซิเตอร์ และผลจากค่าความคลาดเคลื่อนของคาปาซิแตนซ์ที่เป็นบวก ไม่มีข้อมูลที่แน่ชัดสำหรับตัวคูณ 1.15 เท่าของกระแสใช้งานคาปาซิเตอร์ที่ให้ผลเป็นแบบแผน

$I_{i\,peak}$ กระแสสูงสุด (A) คำนวณโดยไม่คิดการหน่วงในทางปฏิบัติจะมีค่าประมาณ 90% ของค่านี้


U_r พิกัดแรงดัน (kV, rms)

I_{sc} กระแสลัดวงจรแบบสมมาตร (A, rms)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

1.2 ชุดคาปาซิเตอร์แบบหลังต่อหลัง (Back-to-back capacitor bank)

กระแสอินรัชของคาปาซิเตอร์แบงค์แบบหนึ่งสเต็ปจะเพิ่มสูงขึ้น ถ้าหากมีคาปาซิเตอร์แบงค์สเต็ปอื่นๆ ต่อร่วมกันอยู่บนบัสเดียวกัน จากตารางที่ จ.1 กำหนดให้สมการสำหรับคำนวณหากระแสอินรัช และความถี่ทั้งการสวิตชิ่งคาปาซิเตอร์แบงค์แบบแยกเดี่ยว และแบบหลังต่อหลัง (ไม่พิจารณาความต้านทาน) ตัวอย่างรูปแบบสำหรับการสวิตชิ่งแบบหลังต่อหลังแสดงให้เห็นได้ตามรูปที่ จ.1 ค่าอินดักแตนซ์ในวงจรจะเป็นตัวจำกัดการแกว่งกระแสทรานเซี้ยนต์ ซึ่งประกอบไปด้วยค่าความเหนี่ยวนำของบัสระหว่างอุปกรณ์สวิตชิ่ง (L_{bus}) และค่าอินดักแตนซ์ระหว่างอุปกรณ์สวิตชิ่งกับชุดคาปาซิเตอร์แบงค์สเต็ปที่หนึ่ง และชุดคาปาซิเตอร์แบงค์สเต็ปที่สอง (L_1, L_2) และค่าอินดักแตนซ์ของชุดคาปาซิเตอร์แบงค์ (L_{c1}, L_{c2}) และค่ารีแอคแตนซ์อื่นๆ ที่ต่อเพิ่มอยู่ในระบบ ค่าความเหนี่ยวนำรวมทั้งหมดระหว่างคาปาซิเตอร์แบงค์, $L_{c1} + L_{c2} + L_{bus} + L_2 + L_{c2}$, มีค่าน้อยมากๆ เนื่องจากความเหนี่ยวนำของแหล่งจ่าย, L_s ในกรณีส่วนใหญ่ ค่าความเหนี่ยวนำรวมทั้งหมดระหว่างชุดคาปาซิเตอร์แบงค์จะมีค่าน้อยกว่า 1% ของค่าความเหนี่ยวนำของแหล่งจ่าย ส่งผลให้กระแสทรานเซี้ยนต์จากแหล่งจ่ายสามารถมองข้ามได้



รูปที่ จ.1 ตัวอย่างวงจรการสวิตชิ่งแบบหลังต่อหลัง (Typical circuit for back-to-back switching)

ความเหนี่ยวนำของบัสสามารถคำนวณได้ในทำนองเดียวกันกับการคำนวณค่าความเหนี่ยวนำของสายส่ง โดยใช้ค่าที่ได้จากตารางของบริษัทผู้ผลิตตัวนำบัส สำหรับการกำหนดค่าของบัสที่มีความแตกต่างกัน ความเหนี่ยวนำภายในคาปาซิเตอร์แบงค์เองหาได้ไม่ง่าย แต่ปกติทั่วไปมันจะมีค่าอยู่ประมาณ 10uH สำหรับแบงค์ที่มีพิกัดแรงดันมากกว่า 52kV และ 5uH สำหรับแบงค์ที่มีพิกัดแรงดันน้อยกว่า 52kV ค่าต้นแบบนี้เป็นค่าความเหนี่ยวนำต่อเฟสระหว่างคาปาซิเตอร์แบงค์แบบหลังต่อหลัง และค่าความเหนี่ยวนำของแบงค์ในแต่ละระดับแรงดันไฟฟ้าใช้งานตามตารางที่ จ.2

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ตารางที่ จ.2 รูปแบบของค่าความเหนี่ยวนำระหว่างคาปาซิเตอร์แบงค์

พิกัดแรงดันไฟฟ้าสูงสุด (kV)	ค่าความเหนี่ยวนำต่อเฟสของบัสบาร์ (uH/m)	ค่าต้นแบบของความเหนี่ยวนำระหว่างแบงค์ (uH)
17.5 และต่ำกว่า	0.702	10-20
36	0.781	15-30
52	0.840	20-40
72.5	0.840	25-50
123	0.856	35-70
145	0.856	40-80
170	0.879	60-120
245	0.935	85-170

หมายเหตุ ;
ค่าต้นแบบของความเหนี่ยวนำต่อเฟสระหว่างคาปาซิเตอร์แบงค์ ค่าดังกล่าวนี้จะไม่รวมค่าความเหนี่ยวนำของตัวคาปาซิเตอร์แบงค์เอง ค่าความเหนี่ยวนำ 5uH สำหรับแบงค์ที่มีแรงดันต่ำกว่า 52kV และค่าความเหนี่ยวนำ 10uH สำหรับแบงค์ที่มีแรงดันมากกว่า 52kV เป็นค่าความเหนี่ยวนำต้นแบบสำหรับคาปาซิเตอร์แบงค์

ความต้านทานตามธรรมชาติของวงจรเป็นสาเหตุทำให้กระแสทรานเซี้ยนต์มีค่าลดลงอย่างรวดเร็ว โดยตามความเป็นจริง ค่าสูงสุดแรกของกระแสทรานเซี้ยนต์อาจมีค่าสูงถึง 90% ถึง 95% ของค่าที่คำนวณได้สูงสุด ค่าเหล่านี้นำไปประยุกต์ใช้ได้ทั้งแบงค์ที่มีการต่อแบบลงดิน และไม่ลงดิน และการต่อคาปาซิเตอร์แบบวาย และเดลต้า สำหรับแบงค์ที่นิวทรอลไม่ต่อลงดิน กระแสในสองเฟสแรกหลังจากสวิตช์ปิดวงจรจะมีค่าประมาณ 87% ของค่าที่คำนวณ แต่กระแสในเฟสสุดท้ายจะมีค่าเท่ากันกับค่าที่คำนวณ

สมการตามตารางที่ จ.2 สำหรับการสวิตชิ่งแบบหลังต่อหลังจะให้ผลการคำนวณที่ถูกต้อง เมื่อผลจากการสวิตชิ่งคาปาซิเตอร์แบงค์ชุดแรกนำไปเปรียบเทียบกับคาปาซิเตอร์แบงค์ชุดอื่นๆ อย่างไรก็ตามเมื่อสวิตชิ่งคาปาซิเตอร์แบงค์เทียบกับแบงค์อื่นๆ ที่ต่อร่วมอยู่บนบัสเดียวกัน ค่าความเหนี่ยวนำสมมูลย์ที่ถูกต้องจะถูกนำมารวมกันกับความเหนี่ยวนำของคาปาซิเตอร์แบงค์ที่ต่ออยู่บนบัส ซึ่งมันไม่ง่ายที่จะคำนวณได้ จากตัวอย่าง เมื่อสวิตชิ่งคาปาซิเตอร์แบงค์เปรียบเทียบกับคาปาซิเตอร์แบงค์อื่นอีก 3 สเต็ปที่จ่ายไฟอยู่ก่อนแล้วบนบัสเดียวกัน กระแสที่คำนวณได้จะมีค่าสูงมาก ถ้าใช้ความเหนี่ยวนำ $L/3$ อีกประการหนึ่ง หากใช้ค่าความเหนี่ยวนำ $3L$ จะได้ผลของกระแสมีค่าลดลง วิธีแก้ปัญหาที่แน่นอนไม่สามารถทำได้ ลักษณะผลที่ได้ควรใช้วิธีการคำนวณกระแสอินรัช โดยแบ่งค่าความเหนี่ยวนำตามจำนวนคาปาซิเตอร์แบงค์ ผลที่ได้จะมีค่าเพิ่มสูงขึ้น 20% ถึง 30%


1.3 การพิจารณาทรานเซี้ยนต์กระแสอินรัช (Considerations for transient inrush current)

กระแสอินรัชของคาปาซิเตอร์แบงค์ประเภทต่างๆ และในแต่ละส่วนของอุปกรณ์จะมีขนาดกระแสแตกต่างกัน ดังนั้นกระแสอินรัชเหล่านี้สามารถถูกทำให้ลดลงได้อย่างมีนัยสำคัญ โดยการเพิ่มระยะความยาว (เช่น เพิ่มค่าความเหนี่ยวนำ) ของวงจรในแต่ละส่วน วิธีการหนึ่งที่มีประสิทธิภาพเพื่อ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ลดขนาดของกระแสทรานเซี้ยนต์อินรัชคือ เพิ่มความเหนี่ยวนำในวงจรระหว่างชุดคาปาซิเตอร์แบงค์

ขีดความสามารถของเซอร์กิตเบรคเกอร์เพื่อที่จะจัดการกับกระแสอินรัช ส่วนมากมักจะแสดงให้เห็นในเทอมของผลคูณของกระแสอินรัชสูงสุดคูณกับความถี่ของกระแสอินรัช, $i_{\text{i peak}} \times f_i$ (kAkHz) ถึงแม้ว่าเซอร์กิตเบรคเกอร์ปกติแล้วจะผ่านการทดสอบกระแสอินรัชสูงถึง 25kA$_{peak}$ และ 4kHz ผู้ออกแบบระบบควรพยายามที่จะรักษากระแสอินรัชให้ห่างจากค่าดังกล่าวนี้เพื่อเหตุผลทางด้านคุณภาพของระบบไฟฟ้า ตัวอย่างดังต่อไปนี้จะแสดงให้เห็นถึงการประยุกต์ใช้สมการตามตารางที่ ฉ.2 ซึ่งสมมุติว่าระบบ 115kV มีลักษณะการต่อตามรูปที่ ฉ.2



U_r	123kV (115kV nominal volage)
L_s	Source inductance, = 3.77Ω, 10mH (f_s = 60Hz)
L_1', L_2', L_3'	Inductance between circuit breaker and capacitor bank, including inductance of capacitor bank
L_{bus}	Inductance of bus between switching devices
PCB_1, PCB_2	Circuit breakers
	Short circuit of source: 18.6kA at 123kV

รูปที่ จ.2 ตัวอย่างระบบ 115kV

ชุดคาปาซิเตอร์แบงค์ตามรูปที่ จ.2 มีพิกัดใช้งาน 12 Mvar (ประกอบด้วยคาปาซิเตอร์พิกัด 100kvar, 13.28kV) ต่ออนุกรมกัน 5 ยูนิต และอีก 8 ยูนิตต่อขนานกัน) กระแสใช้งานต่อแบงค์ 60A การกำหนดพิกัดของเซอร์กิตเบรคเกอร์เป็นสิ่งที่จำเป็น กระแสเพิ่มขึ้นเนื่องจากแรงดันที่ป้อนให้กับคาปาซิเตอร์, ค่าความคลาดเคลื่อนของคาปาซิเตอร์ และฮาร์มอนิกส์ควรนำมาพิจารณา โดยกระแสจะสูงที่สุดที่พิกัดแรงดันไฟฟ้าสูงสุดดังนี้ แรงดันไฟฟ้าสูงสุดของระบบต่อพิกัดแรงดันไฟฟ้าของคาปาซิเตอร์ = 123/115 = 1.07 สมมุติค่าความคลาดเคลื่อนของคาปาซิเตอร์มีค่าเป็นบวกอยู่ประมาณ +10% ตัวคูณแฟคเตอร์จะเท่ากับ 1.1 และตัวคูณสำหรับองค์ประกอบฮาร์มอนิกส์ในกรณีต่อระบบนิวทรอลของชุดคาปาซิเตอร์แบงค์ลงดินเท่ากับ 1.1

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ผลรวมของตัวคูณแฟคเตอร์ถูกนำมาใช้กำหนดพิกัดกระแสคาปาซิเตอร์ทั้งแบบแยกเดี่ยวและแบบหลังต่อหลังเท่ากับ 1.07 x 1.1 x 1.1 = 1.29 จะได้กะแสเท่ากับ 1.29 x 60A = 78A ถ้าคาปาซิเตอร์แบงค์สเต็ปที่ 2 และ 3 จ่ายไฟให้กับระบบอยู่ก่อนแล้ว กระแสจะไหลผ่าน PCB_2 เท่ากับ 156A เซอร์กิตเบรคเกอร์ที่วางแผนสำหรับทำหน้าที่สวิตชิ่งคาปาซิเตอร์แบงค์ ควรมีพิกัดดังนี้ พิกัดแรงดัน 123kV, พิกัดกระแส 1600A, พิกัดกระแสลัดวงจร 40kA, และพิกัดกระแสอินรัชทั้งแบบแยกเดี่ยว และแบบหลังต่อหลัง 400A

กระแสอินรัชทรานเซี้ยนต์ และความถี่ถูกคำนวณโดยใช้สมการจากตารางที่ 2 ในตัวอย่าง L_1', L_2' และ L_3' เป็นค่าความเหนี่ยวนำระหว่างคาปาซิเตอร์แบงค์ และเซอร์กิตเบรคเกอร์ตามลำดับ รวมทั้งค่าความเหนี่ยวนำองคาปาซิเตอร์ของคาปาซิเตอร์แบงค์เอง L_{bus} เป็นค่าความเหนี่ยวนำของบัสระหว่างเซอร์กิตเบรคเกอร์

ค่าความเหนี่ยวนำตามตารางที่ ฉ.2 สามารถนำมาใช้ได้ หรือคำนวณได้จากการบัสที่มีการติดตั้งใช้งานจริง ในตัวอย่างข้างล่างนี้ รีแอคแตนซ์ที่เพิ่มเข้าไประหว่างเซอร์กิตเบรคเกอร์ และชุดคาปาซิเตอร์แบงค์คือ

$$L_1' = 20.0\ \mu\text{H}$$

$$L_2' = L_3' = 27.1\ \mu\text{H}$$

ค่ารีแอคแตนซ์ของบัสบาร์ L_{bus} คือ 37.6 μH

ในการกำหนดกระแสอินรัช และความถี่ การใช้กระแสอินรัช I_1 และ I_2 ตามตารางที่ 2 ควรรวมผลจากการทำงานของคาปาซิเตอร์แบงค์ที่แรงดันไฟฟ้ามากกว่าพิกัดแรงดันไฟฟ้าของคาปาซิเตอร์ และผลของความคลาดเคลื่อนที่เป็นบวกของคาปาซิแตนซ์ ในตัวอย่างตัวคูณแฟคเตอร์ 1.07 x 1.1 = 1.18 ถูกนำมาใช้ กระแส I_1 = 60 x 1.18 = 71A และกระแส I_2 = 71A หรือ 142A ขึ้นอยู่กับชุดคาปาซิเตอร์แบงค์ 2, แบงค์ 3 หรือทั้งสองแบงค์ได้จ่ายไฟไปก่อนแล้ว

<u>*กรณีที่ 1*</u> : การจ่ายไฟให้กับคาปาซิเตอร์แบงค์สเต็ปที่หนึ่ง โดยสเต็ปที่สองและสามยังไม่ได้ทำการจ่ายไฟ (ได้แก่ การสวิตชิ่งแบบแยกเดี่ยว)

$$i_{\text{i peak}} = 1.4142\sqrt{I_{sc} \times I_1} = 1.4142\sqrt{18600 \times 71} = 1.4142\sqrt{132 \times 10^4} = 1625\ \text{A}$$

$$f_i = f_s\sqrt{\frac{I_{sc}}{I_1}} = 60\sqrt{\frac{18600}{71}} = 971\ \text{Hz}$$

คำนวณพิกัดการเปลี่ยนแปลงของกระแสสำหรับการสวิตชิ่งแบบแยกเดี่ยวคือ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$\left(\frac{di_{\mathrm{i}}}{d_t}\right)_{\max} = 2\pi f_i i_{\mathrm{i\,peak}} = 2\pi \times (971\ \mathrm{Hz}) \times (1625\ \mathrm{A}) = 9.9\ \mathrm{A/\mu s}$$

ค่าดังกล่าวนี้มีค่าน้อยกว่าอัตราการเปลี่ยนแปลงสูงสุดสำหรับพิกัดกระแสลัดวงจรที่ 40kA ซึ่งมีค่าเท่ากันกับ $2\pi f_s\sqrt{2}I_{sc} = 21.3\ \mathrm{A/\mu s}$ และดังนั้นจึงสอดคล้องกับความต้องการของการสวิตชิ่งคาปาซิเตอร์แบงค์แบบแยกเดี่ยว

<u>*กรณีที่ 2 :*</u> การจ่ายไฟให้กับคาปาซิเตอร์แบงค์สเต็ปที่หนึ่ง โดยสเต็ปที่สองและสามจ่ายไฟอยู่ก่อนแล้วบนบัสเดียวกัน (ได้แก่ การสวิตชิ่งแบบหลังต่อหลังที่พิกัดแบงค์เท่ากัน)

$$i_{i\,peak} = 9545\sqrt{\frac{U_r I_1}{f_s L_{eq}}}$$

วงจรสมมูลย์ค่าความเหนี่ยวนำ L_{eq} คือผลรวมของ $L_1' + L_{bus} + L_2' = (20.0 + 37.6 + 27.1)\ \mu\mathrm{H} = 84.7\ \mu\mathrm{H}$

$$i_{\mathrm{i\,peak}} = 9545\sqrt{\frac{123 \times 71}{60 \times 84.7}} = 9545\sqrt{1.7184} = 12512\ \mathrm{A_{peak}}$$

$$f_i = 13.5\sqrt{\frac{f_s U_r}{L_{eq} I_1}} = 13.5\sqrt{\frac{60 \times 123}{84.7 \times 71}} = 15.0\ \mathrm{kHz}$$

การคำนวณกระแสอินรัชแบบหลังต่อหลัง และความถี่นั้น ต้องนำมาเปรียบเทียบกับขีดความสามารถในการสวิตชิ่งแบบหลังต่อหลังตามมาตราฐาน ANSI Std C37.06 สำหรับแรงดันไฟฟ้าสูงสุด 123kV สมมุติค่าพิกัดคือ 20 kA_{peak} และ 4.25 kHz ค่ากระแสอินรัชสูงสุดที่คำนวณได้อยู่ภายในพิกัดที่กำหนดนี้ ความถี่ของกระแสอินรัชมีค่าเกินกว่าสมมุติฐาน และดังนั้นค่าความเหนี่ยวนำจึงต้องถูกเพิ่มเข้ามาระหว่างคาปาซิเตอร์แบงค์ เพื่อลดทอนขนาดความถี่ของกระแสอินรัช ค่าความเหนี่ยวนำที่เพิ่มขึ้นขนาด 1mH จะเป็นตัวจำกัดกระแสอินรัชประมาณ 3.5 kA_{peak} และความถี่ประมาณ 4.18 kHz ซึ่งค่าที่คำนวณได้ทั้งสองค่าจะต่ำกว่าขีดความสามารถที่สมมุติเอาไว้

<u>*กรณีที่ 3 :*</u> การจ่ายไฟให้กับคาปาซิเตอร์แบงค์สเต็ปที่หนึ่ง โดยสเต็ปที่สอง และสามจ่ายไฟอยู่ก่อนแล้วบนบัสเดียวกัน

สำหรับกรณีนี้ สมมุติว่าค่าความเหนี่ยวนำสมมูลย์ของคาปาซิเตอร์แบงค์ที่สอง และแบงค์ที่สามเท่ากัน โดยเป็นครึ่งนึงของ L_2' หรือ (27.1)/2 = 13.6 μH กระแสทั้งหมดของแบงค์สอง และแบงค์สามเท่ากับ 142A ซึ่งอยู่ภายใต้ข้อสมมุติฐานของขีดความสามารถการสวิตชิ่งคาปาซิเตอร์แบงค์แบบแยกเดี่ยว *400A* ตามที่ระบุในมาตราฐาน ANSI Std C37.06 สำหรับกรณีนี้ $\mathrm{I_1}$=71 A, $\mathrm{I_2}$=142 A และความเหนี่ยวนำสมมูลย์ระหว่างคาปาซิเตอร์แบงค์กำลังจะทำการจ่ายไฟ และคาปาซิเตอร์แบงค์ที่จ่ายไฟไปแล้วคือ ผลรวมของ $L_2'/2 + L_{bus} + L_1' = 13.6 + 37.6 + 20 = 71.2\ \mu\mathrm{H}$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$i_{\text{i peak}} = 13500\sqrt{\frac{U_r(I_1 \times I_2)}{f_s L_{eq}(I_1 + I_2)}} = 13500\sqrt{\frac{123 \times 71 \times 142}{60 \times 71.2 \times 213}} = 15760\ \text{A}$$

$$f_i = 9.5\sqrt{\frac{f_s U_r(I_1 + I_2)}{L_{eq}(I_1 \times I_2)}} = 9.5\sqrt{\frac{60 \times 123 \times 213}{71.2 \times 71 \times 142}} = 14.2\ \text{kHz}$$

กระแสอินรัช และความถี่ค่าที่คำนวณได้จะมีค่าเท่ากับ 15.76 kA และ 14.1 kHz ซึ่งเกินกว่าสมมุติฐานของขีดความสามารถการสวิตชิ่งคาปาซิเตอร์แบบหลังต่อหลัง คือ 20 kA และ 4.25 kHz ตามที่ระบุไว้ในมาตราฐาน ANSI Std C37.06 จากกรณีที่ผ่านมาในการสวิตชิ่งคาปาซิเตอร์แบงค์ลักษณะเดียวกัน ความเหนี่ยวนำที่เพิ่มเข้าไปจะไปลดทอนกระแสอินรัช และความถี่ ค่าความเหนี่ยวนำที่เพิ่มมีขนาด 0.71 mH ซึ่งจะลดทอนกระแสอินรัชลงเหลือประมาณ 4.7 kA_{peak} และความถี่ประมาณ 4.24 kHz ซึ่งค่าทั้งสองค่านี้จะมีค่าต่ำกว่าข้อสมมุติฐานของขีดความสามารถในการสวิตชิ่งของเซอร์กิตเบรคเกอร์ขนาด 123 kV ภายใต้ระบบและเงื่อนไขที่ทำการศึกษา เซอร์กิตเบรคเกอร์ควรมีพิกัดตามที่ได้กำหนดเอาไว้ข้างต้น คือ มีพิกัดกระแสลัดวงจร 40 kA และพิกัดกระแสสวิตชิ่งคาปาซิเตอร์แบงค์แบบแยกเดี่ยว 400 A ข้อสมมุติฐานพิกัดกระแสสวิตชิ่งแบบหลังต่อหลัง 20 kA และความถี่ 4250 Hz เป็นที่ชัดเจนว่าที่พิกัดนี้ จะมีค่าความเหนี่ยวนำที่ต่อเพิ่มเข้าไปมีค่าเกินกว่าค่าความเหนี่ยวนำที่ต่ออยู่ระหว่างชุด คาปาซิเตอร์แบงค์เล็กน้อย ค่าความเหนี่ยวนำ 0.71 mH มีนัยสำคัญ ซึ่งเพียงพอที่จะเก็บไว้เป็นสมมุติฐานของพิกัดที่ใช้ได้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ภาคผนวก ฉ.

บทความทางวิชาการที่ได้รับการตีพิมพ์

รายชื่อบทความวิจัยที่ได้รับการตีพิมพ์ในรายงานการประชุมวิชาการ และวารสารวิชาการนานาชาติมีดังต่อไปนี้

1. รายงานการประชุมวิชาการ (Short paper)

1) Theerasak Patcharoen, Atthapol Ngaopitakkul, *"Application of Unbalance Current Protection Relay for HV Shunt Capacitor Using Discrete Wavelet Transforms"*, International conference on Industrial & Commercial Power Systems (I&CPS 2019), Fairmont Palliser, Calgary, Alberta, Canada, pp. 382 – 392, May 6 – 9, 2019.

2) Theerasak Patcharoen, Suntiti Yoomak, Atthapol Ngaopitakkul, and Chaichan Pothisarn, *"Simulation Study for Detection and Classification the Transient Capacitor Inrush Current Using Discrete Wavelet Transform and Artificial Intelligence"*, International Symposium on Electromagnetic Fields in Mechatronics, Electrical and Electronic Engineering (ISEF 2017), September 2017.

3) T. Patcharoen, A. Ngaopitakkul and C. Pothisarn, *"Inrush Current Analysis for Switching Large Shunt Capacitor Bank in a 230 kV Substation System"*, International conference on Electrical Machines and Systems 2013 (ICEMS 2013), Busan, Korea, pp. 1325 – 1329, October 26 - 29, 2013.

2. วารสารวิชาการ (Full paper)

1) Theerasak Patcharoen, Atthapol Ngaopitakkul, *"Transient Inrush Current Detection and Classification in 230 kV Shunt Capacitor Bank Switching Under Various Transient Mitigation Methods Based on Discrete Wavelet Transform"*, IET Generation, Transmission & Distribution, Vol. 12, Issue 15, 28 August 2018, pp. 3718-3725, DOI: http://dx.doi.org/10.1049/iet-gtd.2018.0018.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2) Theerasak Patcharoen, Suntiti Yoomak, Atthapol Ngaopitakkul, and Chaichan Pothisarn, *"Simulation study and experimental results for detection and classification of the transient capacitor inrush current using discrete wavelet transform and artificial intelligence"*, Open Physics, Vol. 16, Issue 1, 18 April 2018, DOI: https://doi.org/10.1515/phys-2018-0016.

3) Theerasak Patcharoen, Atthapol Ngaopitakkul, Chaichan Pothisarn, Monthon Leelajindakrairerk, *"Simulation analysis of the switching of 230 kV substation shunt capacitor banks with a 6% series reactor for limiting transient inrush currents and oscillation overvoltage"*, Electrical Engineering, Vol. 100, No. 2, June 2018, DOI: https://doi.org/10.1007/s00202-017-0516-4.

4) T. Patcharoen, A. Ngaopitakkul, *"Analysis of Transient Signals in a Substation Capacitor Bank System Using an Experimental Setup"*, International Review of Electrical Engineering (I.R.E.E.), Vol. 11, No. 3, Jun 2016.

5) Theerasak Patcharoen, Atthapol Ngaopitakkul, *"A Novel Discrete Wavelet Transform Based on Traveling Wave Technique for Identifying the Fault Location for Transmission Network Systems"*, IEEJ TRANSACTIONS ON ELECTRICAL AND ELECTRONIC ENGINEERING (IEEJ), Aug 2012.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2019 IEEE/IAS 55th Industrial and Commercial Power Systems Technical Conference (I&CPS)



May 6-9, 2019

Fairmont Palliser, Calgary, Alberta, Canada

IEEE Catalog Number: CFP19CPS-ART (Xplore)
ISBN: 978-1-5386-7551-9 2158-4907 (Xplore)
IEEE Catalog Number: CFP19CPS-USB (USB)
ISBN: 978-1-5386-7550-2 (USB)
Online ISSN: 2158-4907

IEEE
Advancing Technology for Humanity

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Discrete Wavelet Transform for Improving the Accuracy of an Unbalance Current Protection Relay Due to Transient Fault and Inrush Current Signals

Theerasak Patcharoen
Faculty of Engineering
King Mongkut's Institute of Technology Ladkrabang
Bangkok, 10520 Thailand
Theerasak_p@hotmail.com

Atthapol Ngaopitakkul
Faculty of Engineering
King Mongkut's Institute of Technology Ladkrabang
Bangkok, 10520 Thailand
knatthap@kmitl.ac.th

***Abstract* -- An unbalance current protection relay (60C, 51NC) cannot operate fast enough to avoid catastrophic failure against high system fault currents within capacitor units because traditional unbalance current protection relays are not capable of distinguishing and classifying transient fault current and switching inrush current. This paper proposes a new algorithm for the detection and classification of such current signals. The program used for the simulation was PSCAD/EMTDC. The current signals output was used as discrete wavelet transform (DWT) input. The wavelet-based fault and inrush current detection and classification unit received the various captured transient current signals, and used DWT to detect and analyse various cases studies. The actual inrush current signals from both the experimental setup and testing on an actual 115 kV HV shunt capacitor bank were used to verify the proposed algorithm. Results show that the proposed algorithm is effective at accurately identifying fault and inrush currents.**

***Index Terms*-- shunt capacitor bank, inrush current, switching transients, isolated capacitor switching, back-to-back capacitor switching, wavelet transform, faults, Relay protection**

I. INTRODUCTION

Many of Thailand's substation shunt capacitor banks in both the Utilities and the Renewable Energy sectors meet the operational requirements for use as multi-stepped stacks for flexible reactive power control. The basic requirements for capacitor bank protection change in accordance with the system configuration, the capacitor steel-rack applied, and type of capacitor unit. Generally, the capacitor bank protection consists of the bank and system protection schemes [1]. The unbalance current protection (60C, 51NC) is the bank protection scheme that protects against both internal faults related to capacitor element/unit failures, and against short-circuits or faults within the capacitor bank. Capacitor unit characteristics such as fusing variant—whether a capacitor is internally fused, fuse-less, or unfused—and the bank configuration itself, affect the sensitivity requirements for unbalance relay protection. The critical step, the unbalance relay tripping stage, is the number of fuse operations that drive the voltage of healthy capacitor units past 110% of their rated voltage or that recommended by their manufacturers. The relay delay time should be minimized to reduce potential arcing-fault damage to the bank structure and prevent exposure of the remaining capacitor units. However, the time delay still needs to be sufficient to avoid false operations due to inrush current, system ground faults, switching of nearby equipment, and non-simultaneous pole operation of the energising switch. Time delays of 0.05 - 0.1 sec and 0.1 – 1.0 sec were used in accordance with the recommendations IEEE standards C37.99-2012 [1] and IEC 60871-3:2015 [2], respectively. Given the requirements and constraints outlined, a clear need exists for an effective unbalance relay protection scheme, further necessitating the capacity to precisely classify currents (as either a transient fault current occurring on the capacitor bank feeder or an inrush current) in order to enable faster tripping in the event of an unbalance fault occurring anywhere from the internal capacitor elements to within the zone of bank protection.

There are many papers reporting feature extraction and classification of transient current signals [3-12]. Researchers have used various approaches to the detection of capacitor inrush currents, transient signals, and other power quality (PQ) disturbances; these include Fourier Transform (FT) (both Short-Times Fourier Transform (STFT) and fast Fourier Transform (FFT)), Wavelet Transform (WT) (both Discrete Wavelet Transform (DWT) and Continuous Wavelet Transform (CWT)), and Mathematical Morphology. Classifiers based on artificial intelligence (AI) techniques such as Artificial Neural Networks and Fuzzy Logic have been applied for feature extraction of PQ events, and many papers report good results achieved by detecting and distinguishing transient signals and PQ disturbances in this manner. However, all prior research has forwarded the detection of transients available in the voltage signals, and only investigated the transient inrush current signal from the capacitor bank switching on using single step switching. This approach does not address the challenges posed by the variety of capacitor bank configuration schemes in existence, many of which have transient mitigation such as a series reactor or Point on Wave (PoW) switching.

Therefore, this research describes a technique for the detection and discrimination of either transient inrush or fault current, applying the DWT approach for consideration of wavelet scale analysis, maximum wavelet scale detection, 30-scales-factor wavelet standard deviation, and an algorithm for determining the wavelet scale detection maximum. Six different cases of transient reduction control, namely a base-

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

978-1-5386-7551-9/19/$31.00 ©2019 IEEE

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

case, pre-insertion resistor (PIR), pre-insertion inductor (PIL), current limiting reactor (CLR), 6% reactor (6% REA), and synchronous closing control (Switch Syn), were used to observe the characteristics of transient inrush current. The fault transient current was assumed for three cases, namely the base, CLR, and 6% REA cases. Ten shunt-type faults were simulated for each capacitor bank system bus. In addition, a 400 V capacitor bank panel experimental laboratory was established, rated 3×50 kvar. Additionally, an existing 115 kV 2×15 Mvar shunt capacitor bank recorded the inrush current signals during switching. The proposed method was designed to reduce the unbalance protection relay time delay, allowing it to trip faster. Moreover, the proposed algorithm provides the capability to discriminate between fault and capacitor switching transient current. In the validation work, the unbalance relay was not operated during energising and could be tripped rapidly with high accuracy in case of either the fault being on the capacitor feeder or the fault originating from the bank protection zone (fault from capacitor element to case, bushing failure, or overvoltage on capacitor elements or unit).

II. System 230 kV Substation Shunt Capacitor [13]

The system used in this study was a typical one, located in Thailand's substation shunt capacitor bank with a 230-kV transmission. PSCAD/ EMTDC [14] was employed to simulated the high transient fault current and switching high transient inrush current with a sampling frequency of 250 kHz. Figure 1 shows a substation shunt capacitor bank rated 4x72 Mvar, 230 kV, used to simulate and record the high transient inrush current in both isolated and back-to-back capacitor switching transients. The 6 different cases of transient reduction control considered were, as outlined previously, the base case (without mitigation method), PIR, PIL, CLR, 6% REA, and Switch Syn. For fault and inrush current analysis, a 50-cycle simulation was carried out. In the first 10 cycles the system showed healthy performance, was but later transient applied for 40 cycles. All ten shunt-type faults were simulated at bank no. 1 of the capacitor bank systems bus.

The fault resistance was assumed to be 5 Ω. In this study, the feeder fault occurred in front of the capacitor units zone. The load was considered during simulation. In order to obtain the transient current signals, the current transformer needed to be captured at all phases as illustrated in Fig. 2. The current signals were simulated by varying the inception angle between 0, 30, 60, 90, 120, 150, 180, 210, 240, 270, 300, and 330 degrees, and the results were recorded. Additionally, the fault current was simulated using 3 transient mitigation methods: the base case (no transient reduction), in series with the CLR, and in series with the 6% REA. The capacitor bank incorporated many banks connected on the same bus, enabling consideration of the effect of the capacitor bank discharge current or outrush current from a large capacitor bank close to a nearby fault.




Fig. 1. The 230 kV substation system modelling [13].




Fig. 2. The 4×72 Mvar 230 kV substation shunt capacitor bank with IED.

In this study, four fault current signal scenarios were simulated, as follows:

- 10 fault types and 12 fault inception angles with 3 transient mitigation methods at bank no. 1; banks no. 2, 3, and 4 were disconnected.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

- 10 fault types and 12 fault inception angles with 3 transient mitigation methods at bank no. 1, with bank no. 2 connected on the same bus, and banks no. 3 and 4 disconnected.
- 10 fault types and 12 fault inception angles with 3 transient mitigation methods at bank no. 1, with banks no. 2 and 3 connected on the same bus, and bank no. 4 disconnected.
- 10 fault types and 12 fault inception angles with 3 transient mitigation methods at bank no. 1, with banks no. 2, 3, and 4 connected on the same bus.

The fault current was only considered for bank no. 1 because the other banks have the same kvar rating, and therefore the magnitude of avrious fault current readings would be the same for all banks [15]. The results of the current waveform are shown in Fig. 3, 4, 5, 6, and 7. The sum total of 1684 case studies was comprised of approximately 1440 and 244 studies on fault current signals and inrush current signals, respectively. All recorded signals were used as input for DWT analysis. HV substation shunt capacitor banks are normally designed using single-phase capacitor units connected in both series and parallel. The internally-fused type of power capacitor unit is rated at 400 kvar, 6.9 kV. The banks shown in Fig. 2 used an H-bridge connection, with a current transformer employed in the connecting branch to detect the unbalanced current.




Fig. 3. Transient back-to-back inrush current signals from the 4th capacitor bank under the 6 different methods of transient reduction.




Fig. 4. Various of fault current signals at bank no. 1, while banks no. 2, 3, and 4 are connected on the systems (base case).

III. Proposed Algorithm

A. The Discrete Wavelet Transform Algorithm

The DWT in this study used the "Daubechis4 (db4)" mother wavelet algorithm [16] as the principle approach to detecting and discriminating between the switching transient inrush current and the transient fault current in the capacitor bank protection zone, by decomposing the high frequency components from these signals. In Fig. 5, the block diagram depicts the discrete wavelet transform, wavelet scale analysis, maximum scale detection, and transient classifier. The DWT is used to analyse the transient inrush current signal and fault signal at scale selection factor of 1 to 30. The wavelet coefficient is determined by Equation (1).

$$E_{\psi}(s) = \sum_{m=0}^{n} |DWT(m,n)|^2 \quad (1)$$




Fig. 5. Various of fault current signals at bank no. 1, while the banks no. 2, 3, and 4 are connected on the same bus (the CLR case).




Fig. 6. Various of fault current signals at bank no. 1, while banks no. 2, 3, and 4 are connected on the same bus (the 6% REA case).




Fig. 7. Various fault positive sequence current signals at bank no. 1.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Clark's transformation matrix was used to consider the positive and negative sequence currents. The transient fault and inrush current signal were extracted using a scale factor of 30, applying DWT for analysing the transient high frequency components using a wavelet toolbox [16]. DWT is a well-known and commonly applied tool in the field of electrical protection and power quality research as it produces a time and frequency reprersentation of the transient signals. DWT provides sufficient information for analysing an original transient signal such as fault current or switching transient current from capacitor switching, and offers the advantage of a significant reduction in the computation time. A block diagram of the working process is shown in Fig. 8.




Fig. 8. Block diagram of DWT for detection and classification of transients fault current and switching inrush current.

B. The Algorithm for the Detection and Classification of Switching Transient Inrush Currents [17]

Using a scale factor of 30, the maximum approximation wavelet coefficients with of the inrush current at phases A, B, and C, as well as a negative and positive-sequence current signal, were obtained using DWT and used to detect inrush currents and to discriminate the type of switching inrush current (either single (isolated) or back-to-back capacitor switching). A conditional (if-then) statement was applied [17], as shown below, and results were compared with the wavelet coefficient, where a threshold value was set based on the value of capacitor normal rated current obtained from the simulation.

If (IA, max, post) > (1.3 × Threshold value),1,0),
If (IB, max, post) > (1.3 × Threshold value),1,0),
If (IC,max, post) > (1.3 × Threshold value),1,0),
If (Imax, positive, post) > (1.3 × Threshold value),1,0)

and

If (AND (Imax, positive, post) = 1,
SUM (IA:IB:IC, max, post) ≥ 2), "Abnormal", "Normal")

The tool for distinguishing the transient current used the standard deviation, as follows:

$$\sigma = \sqrt{\frac{1}{N}\sum_{s=1}^{N}(E_{\psi}(s) - \mu)^2} \qquad (2)$$

where σ = standard deviation, N = total number of wavelet scales, and E_{Ψ} = a coefficient of the particular wavelet scale.

In order to classify the transient inrush current as either isolated or back-to-back capacitor switching, the following conditional statement was used [17].

IF (AND (STDEV,inrush,positive, post) > (1.3✕STDEV,threshold,positive, post), Wavelet,scale max ≤ 0.6✕ (Wavelet,scale threshold value), "Back-to-Back switching", "Isolated switching")

where
STDEV,inrush,positive, post = the standard deviation of a 30-scale wavelet coefficient of the positive-sequence current when the capacitor is being charged (post switching); STDEV,threshold,positive = the standard deviation of a 30-scale wavelet coefficient of the positive-sequence current when the capacitor is already charged (post switching); Wavelet, scale max = the maximum wavelet-scale detection during capacitor charging; and Wavelet, scale threshold value = the maximum of wavelet-scale detection when the capacitor is already charged.

Applying the conditional statement, the standard deviation from a 30-scale analysis was multiplied 1.30 times in order to determine the pick-up current setting (threshold value). Back-to-back capacitor switching provided the standard deviation by which every bank exceeds 1.30 times the threshold value, with the maximum wavelet-scale detection lower than the threshold. Conversely, the single (isolated) capacitor switching provided a standard deviation lower than 1.30 times the threshold value, whereas the maximum of wavelet-scale detection here was higher than or equal to the threshold value. The "1.3 times" criterion reflects the of IEC 60871-1:2014 recommendation that the power capacitor units be capable of carrying a continuous current 1.30 times that of the normal rated current. The criterion that the sum of the wavelet coefficient for phases A, B, and C be equal to or greater than 2-phase detection was applied because some of the switching devices were closed to almost 0°, resulting in a very low-power inrush current signal. This resulted in a low-energy approximation of the wavelet scale coefficient. The wavelet analysis results are shown in Fig. 9.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




Fig. 9. Wavelet scale analysis for discrimination of inrush current in the 1st-step switching case (base case).

C. The Algorithm for the Detection and Classification of Transient Fault Currents

The flow chart for discriminating the transient current signals is shown in Fig. 10. DWT was used to decompose the positive sequence currents of fault current signals, and the comparison of the wavelet coefficients at each scale was considered as illustrated in Fig. 11, 12, and 13 respectively. It can be seen that when a fault occurs, the wavelet coefficients change rapidly compared with those prior to fault occurrence. The values of the wavelet coefficients were determined from positive sequence current during fault occurrence using a conditional statement, and compared with the wavelet coefficient when the capacitor was energised normally (current threshold), as follows:

If (IA, max, post) > (3 × Threshold value),1,0),
If (IB, max, post) > (3 × Threshold value),1,0),
If (IC, max, post) > (3 × Threshold value),1,0),
If (Imax, positive, post) > (3 × Threshold value),1,0)

and

If (AND (Imax, positive, post) = 1,
SUM (IA:IB:IC, max, post) ≥ 1),"Abnormal", "Normal")

When the algorithm for classification of and discrimination between transient fault and inrush current was used, the complexity of the conditional statement increased as follows:

If (X1 ≥ 7th scale, If (AND (X1 ≥ 7th scale, X2 = 1), If (X3 <100,"Fault","Switching"), If (AND (X3 > 1, X4 > 5), "Fault", "Switching")), If (AND (X2 = 1, X3 < 100),"Fault", "Switching"))

where
X1 = Maximum of wavelet scale detection
X2 = Count the maximum of wavelet scale detection "Abnormal case" ≥ 9 scale detection from 30-scale analysis
X3 = STDEV,inrush,positive (the standard deviation of a 30-scale wavelet coefficient of the positive sequence current)
X4 = Maximum of wavelet coefficient of positive sequence




Fig. 10. Flow chart of wavelet analysis for detection and classification of transient inrush current and fault current for the unbalance current protection relay.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

The 7th wavelet scale was employed to classify the fault and inrush current according to the simulation results and wavelet coefficient. Detection of the maximum wavelet scale with a scale factor greater than 7 indicated that the transient current signal, such as isolate capacitor switching and fault current, was significant, if the capacitor discharge current was disregarded. The lowest value determined from maximum wavelet scale detection at a scale factor of 7 was associated with back-to-back capacitor switching and fault current by considering the capacitor discharge current as a nearby fault on the same bus.

In Fig. 10, the flowchart diagram for detection and classification of transient current signals is shown. Another algorithm using standard deviation was applied to discriminate the fault and inrush currents. The standard deviation varied by increasing amounts for back-to-back capacitor switching and fault transmission considering the capacitor discharge current. Conversely, the standard deviation changed only slightly in the case of isolated capacitor switching and fault transmission disregarding the capacitor discharge current. The other algorithm – identifying the wavelet scale detection maximum where abnormal cases were those that differed by 9 scales or more from the 30-scale analysis – was employed to classify the fault and transient inrush current. It can be seen that the fault and back-to-back inrush current exceeded the counting maximum scale by a scale factor of more than 9 scales. Therefore, the algorithm for classification of the above observation of wavelet coefficient, minimum wavelet scale detection, standard deviation from 30-scale analysis and transient current can be established by using the conditional statement given in the flow chart in Fig. 10. All wavelet coefficients obtained from phases A, B, C, and positive sequence currents experienced a rapid change of more than 3 times the normal value (current threshold) during the faults (3-phase fault) and inrush currents. It was sufficient to detect both transient currents. All phase current acted as inputs to the wavelet toolbox for feature extraction using the characteristics of these transient signals. If the 30-scales wavelet coefficient from all phases changed by more than 3 times the threshold value it was considered an "abnormal" signals. The current threshold was set as 3 times the normal value in accordance with the IEC 60871-3:2015 recommendation for short-circuit protection.




Fig. 11. Wavelet scale analysis in case of fault "AG" at bank no. 1 without transient reduction control (base case).




Fig. 12. Wavelet scale analysis in case of fault "AG" at bank no. 1 with a series current limiting reactor 1mH (CLR).




Fig. 13. Wavelet scale analysis in case of fault "AG" at bank no. 1 with a series 6% reactor 166mH (6% REA).




Fig. 14. Standard deviation in case of fault "AG" at bank no. 1, with banks no. 2, 3, and 4 connetced on the network.

In Fig. 11-13, it can be seen that the magnitude of the fault current increased rapidly when the capacitor bank was energised without transient reduction control (base case) or with a series connection with a CLR of 1mH. For a series connection with a 6% reactor, 116mH, the fault current was very low. The standard deviation changes rapidly when a fault occurred, as shown in Fig.14.

IV. Simulation and Investigation Results

In this study, 10 fault-types were assumed to occur at bank no. 1. Banks no. 2, 3, and 4 were considered to be the capacitor discharge current into the nearby fault. The loads were considered to be connected to the 230 kV substation to which the capacitor bank was connected.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Tables I to VI give the wavelet analysis from the proposed algorithm for detection and classification of currents considering the various of fault types (SLG, DLG, LL, and 3P) with an inception angle at 90 degrees to the voltage. The wavelet coefficient for phase A, B, C, Zero, and positive sequence current experienced increasing change under the transient signals of fault and inrush current as shown in Tables I and II. The zero-sequence current would not have occurred if the fault were at AB and ABC respectively, as in the case of switching inrush current due to no path to ground. If the wavelet coefficients from phases A, B, C, and positive sequence were greater than 3 times the threshold value, this indicated that the transient signal was abnormal.

TABLE I
WAVELET COEFFICIENT FOR TRANSIENT INRUSH CURRENT CLASSIFICATION

Transient signals	Max scale detection	Wavelet Coefficient – Bank no. 1 Transient switching inrush current					Result
		$I_{A\ max\ (post)}$	$I_{B\ max\ (post)}$	$I_{C\ max\ (post)}$	Z_{chk}	$I_{postive}$	
Threshold	12	0.1136	0.0724	0.0548	0.00000	0.0852	Normal
Base Case	9	2.8576	0.6551	0.8003	0.00000	2.1432	Abnormal
PIR	9	0.6816	0.1558	0.1856	0.00000	0.5112	Abnormal
PII	12	0.1192	0.1113	0.1242	0.00000	0.0894	Normal
CLR	9	2.8073	0.6499	0.7997	0.00000	2.1055	Abnormal
6% Reactor	10	1.0653	0.2936	0.4341	0.00000	0.7990	Abnormal
Syn. closing	12	0.1249	0.1240	0.1297	0.00250	0.0936	Normal

TABLE II
WAVELET COEFFICIENT FOR TRANSIENT FAULT CURRENT CLASSIFICATION

Transient signals	Max scale detection	Wavelet Coefficient – Bank no. 1 Transient fault current					Result
		$I_{A\ max\ (post)}$	$I_{B\ max\ (post)}$	$I_{C\ max\ (post)}$	Z_{chk}	$I_{postive}$	
Threshold	12	0.1136	0.0724	0.0548	0.0000	0.0852	Normal
Base Case							
AG	3	637.99	0.0000	0.0000	212.58	212.702	Abnormal
ABG	3	637.804	80.244	0.0000	88.512	294.714	Abnormal
AB	3	652.670	652.670	0.0000	0.0000	489.502	Abnormal
ABC	3	637.92	80.202	265.741	0.00000	478.443	Abnormal
Current Limiting Reactor							
AG	6	86.358	0.0129	0.0129	29.0248	28.667	Abnormal
ABG	6	85.871	9.9620	0.0031	12.4943	39.160	Abnormal
AB	6	72.728	72.732	0.0000	0.00000	54.546	Abnormal
ABC	6	85.444	10.101	36.788	0.00000	64.083	Abnormal
6% Reactor							
AG	10	0.9620	0.0017	0.0088	0.37250	0.2962	Abnormal
ABG	10	0.9259	0.0533	0.0087	0.29060	0.3179	Abnormal
AB	12	0.2865	0.1239	0.0336	0.00000	0.2149	Abnormal
ABC	10	0.8854	0.0448	0.6368	0.00000	0.6641	Abnormal

TABLE III
STANDARD DEVIATION FROM 30-SCALE OF DWT ANALYSIS FOR TRANSIENT INRUSH CURRENT SIGNALS.

Transient Mitigation methods	Standard Deviation at 30 Scale for Wavelet Coefficient - Positive Sequence			
	Bank 1	Bank 2	Bank 3	Bank 4
Threshold	0.01629	0.01740	0.01884	0.01884
Base Case	0.43064	644.61764	1027.12381	1387.92350
PIR	0.09464	19.18744	34.56763	42.33850
PII	0.01758	1.55917	1.97209	2.06461
CLR	0.42877	9.30321	17.49608	26.34681
6% Reactor	0.15089	0.08572	0.09440	0.14012
Syn. Closing	0.01882	0.02187	0.02320	0.02286

TABLE VI
PERFORMANCE CONCLUSION FOR CLASSIFICATION OF TRANSIENT INRUSH CURRENT SIGNALS.

Transient mitigation methods	Performance summary for Classification				% Accuracy Detection
	Bank 1	Bank 2	Bank 3	Bank 4	
Base Case	NS	BBS	BBS	BBS	100%
PIR	NS	BBS	BBS	BBS	100%
PII	NS	BBS	BBS	BBS	100%
CLR	NS	BBS	BBS	BBS	100%
6% Reactor	NS	NS	NS	NS	100%
Syn. closing	NS	NS	NS	NS	100%

Note: NS = Normal switching (Isolated);
BBS = Back-to-back switching

TABLE V
STANDARD DEVIATION FROM 30-SCALE OF DWT ANALYSIS FOR TRANSIENT FAULT CURRENT SIGNALS (FAULT AT BANK NO. 1)

Transient Fault Mitigation Methods	Standard Deviation at 30 Scale for Wavelet Coefficient - Positive Sequence			
	Bank 1	Bank 2	Bank 3	Bank 4
Threshold	0.01629	0.01740	0.01884	0.01884
Base Case				
AG	38.37456	4.50529	4.30223	4.19078
ABG	53.13591	5.95257	6.01055	5.99167
AB	93.17416	9.99456	10.62765	10.93578
ABC	86.31554	9.67053	9.76050	9.72749
Current Limiting Reactor				
AG	6.65173	0.68355	0.68186	0.68102
ABG	8.96065	0.95786	0.95554	0.95439
AB	13.18604	1.49057	1.48683	1.48494
ABC	14.66561	1.56268	1.55888	1.55699
6% Reactor				
AG	0.07030	0.00724	0.00724	0.00724
ABG	0.07979	0.00688	0.00688	0.00688
AB	0.06266	0.00627	0.00627	0.00627
ABC	0.16139	0.00797	0.00797	0.00797

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

TABLE VI
COUNTS OF WAVELET SCALE DETECTION MAXIMUMS

Transient Mitigation methods	Count the maximum of wavelet scale detection Wavelet Coefficient - Positive Sequence			
	Bank 1	Bank 2	Bank 3	Bank 4
Inrush Current				
Base Case	3	8	8	7
PIR	1	7	5	7
PII	0	4	3	4
CLR	3	7	6	7
6% Reactor	1	2	0	2
Syn. Closing	0	0	0	0
Fault Current (Fault at bank no. 1)				
Base Case				
AG	15	6	5	5
ABG	14	7	5	5
AB	15	7	7	7
ABC	14	7	6	6
Current Limiting Reactor				
AG	13	3	3	3
ABG	13	4	4	4
AB	14	4	4	4
ABC	14	6	6	6
6% Reactor				
AG	1	0	0	0
ABG	2	0	0	0
AB	0	0	0	0
ABC	3	0	0	0

The standard deviation as shown in Tables III and IV indicated that the inrush current from back-to-back capacitor switching would cause a highly rapid change when compared with the isolated capacitor switching in the base, PIR, PII, and CLR cases [17]. With respect ot the fault classification, the standard deviation from 30-scales DWT analysis was considered significant for identification of the fault or of capacitor discharge current from a nearby fault. A faulty capacitor bank under the fault would have a standard deviation greater than the capacitor discharge current from a typical, functional, bank.

In order to classify the transient current, a wavelet scale detection maximum count needed to be performed, as per Table VI. As a result of wavelet coefficient and scale detection, the capacitor bank under the fault condition could count wavelet scale detection less than 9 scales. Therefore, this criterion was used as the basis for the application of an algorithm to classify the transient type. However, counting wavelet scale detection maximums worked poorly if the capacitor bank was connected in series to a 6% reactor because the 6% reactor provided a large inductance for limiting both transient switching inrush current and fault current. The transient signals were of low magnitude and energy making it difficult to detect whether or not the transient current was a fault and classify it. Table VII shows the maximum wavelet coefficient for a positive sequence current from 30-scale wavelet analysis. The wavelet coefficient was increasingly variant under the fault condition and back-to-back capacitor switching. Nevertheless, variation was not suitably significant to facilitate identification of the fault transient in the case of the 6% reactor. The magnitude of the wavelet coefficient, standard deviation, and maximum wavelet scale detection were low and only changed slightly in comparison to the transient inrush current with a 6% reactor application. The proposed algorithm performed well to classify the transient signals between inrush current from the capacitor bank switching (in both isolated and back-to-back cases) with a 100% detection and classification accuracy. However, the detection and classification of transient faults achieved an accuracy of no more than 66%, resulting in an overall algorithmic performance of approximately 71%.

TABLE VII
THE WAVELET COEFFICIENT MAXIMUM –POSITIVE SEQUENCE CURRENT FROM 30 SCALES OF WAVELET ANALYSIS

Transient Mitigation methods	Maximum of Wavelet Coefficient Positive Sequence Current			
	Bank 1	Bank 2	Bank 3	Bank 4
Threshold	0.08520	0.09100	0.09940	0.09940
Inrush Current				
Base Case	2.14320	3477.30000	5525.90000	7475.90000
PIR	0.51120	103.82510	184.13770	229.58000
PII	0.08940	8.40590	10.65280	11.16990
CLR	2.10550	49.69820	93.37610	138.66180
6% Reactor	0.79900	0.37940	0.45820	0.69770
Syn. Closing	0.09360	0.10710	0.10950	0.11760
Fault Current				
Base Case				
AG	212.7029	25.0309	23.6823	22.7390
ABG	294.7146	32.8987	33.1950	32.9150
AB	489.5029	53.5108	55.4994	55.7279
ABC	478.4430	53.4307	53.8870	53.4199
Current Limiting Reactor				
AG	28.66730	2.60690	2.60220	2.59990
ABG	39.16010	3.55330	3.54710	3.54400
AB	54.54660	5.39040	5.37610	5.36890
ABC	64.08320	5.81620	5.80600	5.80090
6% Reactor				
AG	0.29620	0.03860	0.03860	0.03860
ABG	0.31790	0.03680	0.03680	0.03680
AB	0.21490	0.03380	0.03380	0.03380
ABC	0.66410	0.04220	0.04220	0.04220

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

TABLE VIII
TRANSIENT FAULT DETECTION AND CLASSIFICATION WHEN FAULT OCCURRED AT BANK NO. 1, WITH BANKS NO. 2, 3, AND 4 ENERGISED.

Transient Mitigation	Performance summary for Classification				% Accuracy of detection
	Bank 1	Bank 2	Bank 3	Bank 4	
Base Case					
AG	Fault	No fault	No fault	No fault	
BG	Fault	No fault	No fault	No fault	
CG	Fault	No fault	No fault	No fault	
ABG	Fault	No fault	No fault	No fault	
BCG	Fault	No fault	No fault	No fault	100%
CAG	Fault	No fault	No fault	No fault	
AB	Fault	No fault	No fault	No fault	
BC	Fault	No fault	No fault	No fault	
CA	Fault	No fault	No fault	No fault	
ABC	Fault	No fault	No fault	No fault	
CLR					
AG	Fault	No fault	No fault	No fault	
BG	Fault	No fault	No fault	No fault	
CG	Fault	No fault	No fault	No fault	
ABG	Fault	No fault	No fault	No fault	
BCG	Fault	No fault	No fault	No fault	100%
CAG	Fault	No fault	No fault	No fault	
AB	Fault	No fault	No fault	No fault	
BC	Fault	No fault	No fault	No fault	
CA	Fault	No fault	No fault	No fault	
ABC	Fault	No fault	No fault	No fault	
6% Reactor					
AG	Inrush	No fault	No fault	No fault	
BG	Inrush	No fault	No fault	No fault	
CG	Inrush	No fault	No fault	No fault	
ABG	Inrush	No fault	No fault	No fault	
BCG	Inrush	No fault	No fault	No fault	0%
CAG	Inrush	No fault	No fault	No fault	
AB	Inrush	No fault	No fault	No fault	
BC	Inrush	No fault	No fault	No fault	
CA	Inrush	No fault	No fault	No fault	
ABC	Inrush	No fault	No fault	No fault	

TABLE IX
ACCURACY RESULTS OF UNBALANCE CURRENT RELAY OPERATION UNDER TRANSIENT INRUSH CURRENT AND FAULTS CURRENT

Type	Transient mitigation methods	Number of case studies	Inrush current	Fault Current	% Accuracy
Inrush current	Base Case	48	48	0	100%
	PIR	48	48	0	100%
	PII	48	48	0	100%
	CLR	48	48	0	100%
	6% Reactor	48	48	0	100%
	Syn. closing	4	4	0	100%
Fault current	Base Case	480	0	480	100%
	CLR	480	0	480	100%
	6% Reactor	480	480	0	0%
Performance Conclusion		1,684	100%	66.67%	71.49%

V. ACTUAL EXPERIMENTAL SETUP AT 400 V CAPACITOR BANK [18]

In order to verify the proposed algorithm, a 400 V experimental capacitor bank panel was established in the university laboratory. The LV capacitor bank was a 3-step bank and provided reactive power at 5.0 kvar per step. The capacitor was connected in series to a 7% reactor. The inrush current signals were captured by a Power Quality Analyzer. Then, the recorded data for phases A, B, and C were transformed into positive and negative sequence current and applied as input for DWT to validate the proposed algorithm. The algorithm was applied using the maximum coefficient of DWT at 30-scales, and considered the standard deviation, the main tool for distinguishing the transient current signals.




Fig. 15. Transient inrush current waveform obtained from 400 V shunt capacitor bank - experimental test unit in the university laboratory.

TABLE X
VALIDATION ALGORITHM FOR TRANSIENT INRUSH CURRENT IN AN EXPERIMENTAL LABORATORY SETUP

Type of inrush current	**Performance conclusion for inrush**			**% Accuracy detection**
	1st-Step	**2nd-Step**	**3rd-Step**	
Base Case	NS	BBS	BBS	100%
7% Reactor	NS	BBS	BBS	100%

Note: NS = Normal switching
BBS = Back-to-back switching




Fig. 16. Wavelet scale analysis example (experimental setup).

VI. ACTUAL 115 KV CAPACITOR BANK SWITCHING CURRENT

The Power Quality Analyzer recorded the transient inrush current signal for both single and back-to-back capacitor switching at a 15 Mvar 115 kV substation capacitor bank.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

The capacitor bank here was a 2-step bank, also rated at 15 Mvar. The nominal full load current of the capacitor bank was approximately 75 A_{rms}. The transient waveform sampling rate of the Power Quality Analyzer was 4096 samples/cycle (with a sampling frequency of approximately 204.8 kHz). The transient inrush current waveform and the oscillation overvoltage waveform are both shown in Fig. 17. The bank had a 7% detuning reactor, and an inductance of 211 mH for limiting inrush current during energising and avoiding parallel resonance problems. The current signals and the wavelet scale analysis are shown in Fig. 18 and 19 respectively. In practice, the switching inception angle could not be controlled, and thus sometimes the switching device was closed to near zero-crossing at bus voltage. This resulted in a low-energy wavelet coefficient. However, the proposed algorithm could detect and discriminate transients by considering the standard deviation and maximum scale detection.




Fig. 17. Waveform of transient inrush current and oscillation overvoltage.




Fig. 18. Wavelet scale analysis in the 1st-step switching case.




Fig. 19. Wavelet scale analysis in the 2nd-step switching case.

TABLE XI
VALIDATION ALGORITHM OF 2 × 15 MVAR 115 KV SUBSTATION CAPACITOR

Type of transient inrush current	Performance conclusion for inrush current		% Accuracy of detection
1st: 2× 15 Mvar, 7% Reactor	NS	BBS	100%
2nd: 2× 15 Mvar, 7% Reactor	NS	BBS	100%

Note: NS = Normal switching
BBS = Back-to-back switching

VII. Conclusion

This paper proposed an algorithm for an unbalance current protection relay at a 230 kV substation shunt capacitor bank subjected to a variety of fault types and inrush current, and reported on its performance. The use of DWT enabled a focus on feature extraction of transient signals for the improvement of the accuracy, reliability, and operational speed of the unbalance relay (60C). Moreover, DWT accuracy and sensitivity in the detection and classification of transient inrush and fault current, and both were validated in the laboratory and using an existing 115 kV substation capacitor bank. The relay had to operate a block function (to block an unbalance relay trip) during the switching inrush current and only operate the trip function when detecting either fault current on the capacitor feeder or unbalance current from capacitor case rupture. Results show that applying the proposed method in a numerical multi-functional relay can significantly and reliably restrain false tripping from switching inrush current, while maintaining high accuracy for fault detection and tripping. However, the proposed algorithm was unable to perform accurate fault current classification in the case of a 6% reactor, due to a low-energy wavelet coefficient and standard deviation. It is for this reason that AI is increasingly being applied due to its pattern recognition capabilities, and improved ability to handle more complex data.

References

[1] *IEEE Guide for the Protection of Shunt Capacitor Banks*, IEEE Standard C37.99-2012, Mar. 2013.

[2] *Shunt capacitors for AC power systems having a rated voltage above 1 000 V – Part 3: Protection of shunt capacitors and shunt capacitor banks*, IEC Standard 60871-3:2015, Jun. 2015.

[3] Indra Man Karmacharya, Ramakrishna Gokaraju, "Fault Location in Ungrounded Photovoltaic System Using Wavelets and ANN", *IEEE Transactions on Power Delivery*, vol. 33, pp. 549-559, Apr. 2018.

[4] Yunqi Wang, Yiqing Kong, Jayashri Ravishankar, Toan Phung and Phu Ngoc Le, "Analysis and Detection of Transients in Islanded Micro-Grids using Wavelet Transformation", *in International Conference on Electric Power and Energy Conversion Systems*, pp. 1-6, EPECS (2018).

[5] Kavita Kumari, Atul Kumar Dadhich, Om Prakash Mahela, "Detection of power quality disturbances in the utility grid with solar energy using S-transform", *in Power India International Conference (PIICON)*, pp. 1-6, PIICON (2016).

[6] Sravan K. Buggaveeti, Sukumar M. Brahma, "Improved Overcurrent Protection of Capacitor Banks Using Mathematical Morphology", *IEEE Transactions on Power Delivery*, vol. 26, pp. 1972-1979, Apr. 2011.

[7] Fatma Zohra Dekhandji, "Detection of power quality disturbances using discrete wavelet transform", *in International Conference on Electrical Engineering - Boumerdes*, pp. 1-5, ICEE-B (2017).

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

[8] Ankit Kumar Sharma, Om Prakash Mahela, Sheesh Ram Ola, "Detection of Power quality disturbances using discrete wavelet transform", *in International Conference on Electrical Power and Energy Systems*, pp. 450-455, ICEPES (2016).

[9] P. C. Chang, G. W. Chang, M. H. Shih, Y. Y. Chen, Y. H. Hong, Y. K. Yeh, "A hybrid approach for detection and classification of power quality disturbances", *in IEEE Power & Energy Society General Meeting*, pp. 1-5, IEEE Power & Energy Society General Meeting.

[10] Subhra Jana, Abhinandan De, "A Novel Zone Division Approach for Power System Fault Detection Using ANN-Based Pattern Recognition Technique", *Canadian Journal of Electrical and Computer Engineering,* vol. 40, issue 4, (2017).

[11] Harshit Jain, Suresh Kumar Gawre, "Detection and Classification of Current Interruptions and Transients by Using Wavelet Transform and Neural Network*", in International Conference on Electrical Power and Energy Systems (ICEPES)*, pp. 462-468, ICEPES (2016).

[12] Pankaj D. Achlerkar, S. R. Samantaray, M. Sabarimalai Manikandan, "Variational Mode Decomposition and Decision Tree Based Detection and Classification of Power Quality Disturbances in Grid-Connected Distributed Generation System", *IEEE Transactions on Smart Grid*, vol. 9, issue 4, pp. 3122-3132, (2018).

[13] Theerasak Patcharoen, Atthapol Ngaopitakkul, Chaichan Pothisarn, Monthon Leelajindakrairerk, "Simulation analysis of the switching of 230 kV substation shunt capacitor banks with a 6% series reactor for limiting transient inrush currents and oscillation overvoltage", *Electrical Engineering*, vol. 100, pp. 435–459, Jun. 2018.

[14] Craig Muller, P.Eng, PSCAD Power Systems Computer Aided Design, Manitoba HVDC Research Centre Inc., Manitoba, Canada (2003).

[15] Theerasak Patcharoen and Atthapol Ngaopitakkul, "Application of Unbalance Current Protection Relay for HV Shunt Capacitor Using Discrete Wavelet Transform", presented at Industrial & Commercial Power Systems Conference (I&CPS). Calgary, Alberta, Canada, 2019.

[16] Michel Misiti, Yves Misiti, Georges Oppenheim, Jean-Michel Poggi, Wavelet Toolbox User's Guide. The MathWorks, Inc., 2016. pp. 19-75.

[17] Theerasak Patcharoen1, Atthapol Ngaopitakkul, "Transient inrush current detection and classification in 230 kV shunt capacitor bank switching under various transient-mitigation methods based on discrete wavelet transform", *IET Generation, Transmission & Distribution*, vol. 12, pp. 3718 – 3725, May. 2018.

[18] Theerasak Patcharoen, Suntiti Yoomak, Atthapol Ngaopitakkul, Chaichan Pothisarn, "Simulation study and experimental results for detection and classification of the transient capacitor inrush current using discrete wavelet transform and artificial intelligence", *Open Physics*, vol. 16, pp. 93–104, Apr. 2018.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



18th International Symposium on Electromagnetic Fields in Mechatronics, Electrical and Electronic Engineering

14-16 September 2017, Lodz, Poland

Place of 18th International Symposium on Electromagnetic Fields in Mechatronics, Electrical and Electronic Engineering

Lodz University of Technology
Faculty of Electrical, Electronic, Computer and Control Engineering
18/22 Stefanowskiego Street
90-924 Lodz, POLAND

Authors: Theerasak Patcharoen, Suntiti Yoomak, Atthapol Ngaopitakkul, and Chaichan Pothisarn

Title: Simulation Study for Detection and Classification the Transient Capacitor Inrush Current Using Discrete Wavelet Transform and Artificial Intelligence

Authors:
Theerasak Patcharoen, Suntiti Yoomak, Atthapol Ngaopitakkul, and Chaichan Pothisarn
Title:
Simulation Study for Detection and Classification the Transient Capacitor Inrush Current Using Discrete Wavelet Transform and Artificial Intelligence
Category:
Artificial and computational intelligence
Keywords:
inrush current, back-to-back capacitor switching, discrete wavelet transform, fuzzy inference system

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Simulation Study for Detection and Classification the Transient Capacitor Inrush Current Using Discrete Wavelet Transform and Artificial Intelligence

Theerasak Patcharoen, Suntiti Yoomak, Atthapol Ngaopitakkul, and Chaichan Pothisarn
Department of Electrical Engineering
Faculty of Engineering, King Mongkut's Institute of Technology Ladkrabang
Bangkok, Thailand
knatthap@kmitl.ac.th

***Abstract*—This paper describes the combination of Discrete Wavelet Transforms (DWT) and Artificial Intelligence (AI) are an efficient technique to identify the type of inrush current, analyze the origin and possible cause on the capacitor bank switching. The discrete wavelet transforms are used to detect and classify the inrush current. Then, output from wavelet is act to input of fuzzy inference system for discriminate the type of switching transient inrush current. The proposed technique shows enhanced performance with a discrimination accuracy of 90.57%.**

Keywords—inrush current; back-to-back capacitor switching; discrete wavelet transform; fuzzy inference system.

I. INTRODUCTION

According to the shunt capacitor banks need to be energized and de-energized (switched-in and switch-out) several times in accordance with the behavior of the system load profile which it is not stable. These banks are created the switching transient inrush current when they are switched on. In modern IEDs (Intelligent Electronic Devices), the time overcurrent functions with fundamental frequency band-pass filters are not sensitive to inrush currents. Therefore, when designing the shunt capacitor bank protection scheme, there is very importance to clearly discriminate between the normal capacitor current and transient capacitor inrush current due to capacitor energizing.

Works of literature on transient classification and discrimination techniques were presented in recent publications [1-6]. These papers explain a new method for detecting and classifying the power quality disturbance both industries and utilities. The transient classification using various techniques, for instance, using S-Transform and Competitive Neural Network [2], Mathematic morphology [3], Continuous wavelet transform [4], Decision Tree-based Classifiers and Hidden Markov Model [5] and Wavelet-fuzzy logic [6]. The several results of their literature are effectively detected and classify the transient inrush current from other events. On the other hand, many kinds of literature provide the technique to classify the transient by obtained the inrush current signal from switching capacitor bank with a series reactor only. Some literature simulated only the single step switching. It is not enough and not cover for all of the protection schemes.

Therefore, this paper proposes a new technique for detection and classification the high transient inrush current with the 6-difference cases of transient mitigation methods [1] which are normally found in the application of capacitor bank. The DWT is performed to extract the high-frequency component which is contained in the transient inrush currents. The wavelet coefficients of the scale 1-30 from the DWT will be used for detection. Then, the standard deviation of wavelet scale coefficient will be determined for classifying the possible case of normal switching (isolated) or back-to-back capacitor switching [1]. The total case studies 244-cases is tested and verified with various 12 switching inception angles. The results from DWT are an input to the Artificial Intelligence (AI). The type of intelligence is a "Fuzzy Inference System (FIS)". In order to discriminate the transient inrush current which is occurred from the 6-difference cases of the transient mitigation methods will be used by the fuzzy inference system.

II. SYSTEM SIMULATION STUDY

The 4th-steps capacitor bank which is rated 72 Mvar, 230 kV are used for simulation the high transient inrush current and classifying the possible cases of switching. The three-phase voltage source model is represented by equivalent circuit with a short circuit value of 10 kA [7]. The transient mitigation method for 6-different cases was numerically simulated: a based-case, with a pre-insertion resistor, with a pre-insertion inductor, with a current limiting reactor, with a series 6% reactor and using synchronous closing control [1]. The inrush current with variation of the inception angle for capacitor bank switching at 0, 30, 60, 90, 120, 150, 180, 210, 240, 270, 300, and 330 degrees were recorded. To design a protection scheme of capacitor bank able to detect and classify the transient inrush current. Each kind of transient inrush current is very importance to be prepared. The PSCAD/ EMTDC [8] was used to simulate using the sampling frequency of 250 kHz. These signals recorded were used to be an input for wavelet analysis.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

III. Proposed Techniques

A. Discrete wavelet transform for detection and classification

The discrete wavelet transforms (DWT) based on Daubechis wavelet has been used to detect and classify the high transient inrush current as shown in Fig. 1. The structure is consisting of the discrete wavelet transform, wavelet scale analysis, maximum scale selection and transient classification from the inrush current 6-difference cases of transient mitigation methods in order to investigate the possible cause of capacitor bank switching. The DWT is used to analyze the transient signal at scale selecting between 1 to 30 scales only. The mother wavelet, db4 is also used to analyze the transient disturbance since need less time to do the calculation and provide the classified correctly more than other [5].




Fig. 1. The structure of transient inrush current detection and classification system with DWT.

The wavelet coefficient from each scale will be determined by Equation (1).

$$E_{\psi}(s) = \sum_{m=0}^{n} |DWT(m,n)|^2 \qquad (1)$$

The comparison of the wavelet scale coefficients by Equation (1) is considered as illustrated in Fig. 1. As in the figure, the wavelet scale analysis of capacitor all of step switching is plotted on the wavelet scale versus wavelet coefficient. The wavelet scale coefficient in case of the threshold obtained from DWT during capacitor already energized for a period more than 100 msec. It is meaning that the capacitor current is in a stable stage. In the section of classification algorithm, the standard deviation is very important features to distinguish the transient disturbance classification [9]. Therefore, the equation to calculate the standard deviation is shown in Equation (2).


$$\sigma = \sqrt{\frac{1}{N}\sum_{s=1}^{N}\left(E_{\psi}(s) - \mu\right)^2} \qquad (2)$$

The standard deviation of the discrete wavelet scale analysis and the number of maximum scales to detect in wavelet scale analysis can be used to classify the possible cause and origin of transient inrush current both isolate and back-to-back capacitor switching by using the if-then statement.

B. Fuzzy logic inference system for discrimination

The fuzzy inference system with two linguistic variable that defines 2-concept, the maximum wavelet scale detection is acted as input 1, the standard deviation is acted for input 2. Then, the output is the type of 6-different cases for transient mitigation methods. Diagram for discrimination of high transient inrush current from was shown as in Table I.

TABLE I. DISCRIMINATION SYSTEM BASED ON FUZZY INFERENCE – MAMDAMI RULES.



A fuzzy inference system (FIS) is a system that uses fuzzy set theory to map inputs to outputs. Type of fuzzy inference system which is Mamdani [9, 10]. Mamdani's fuzzy inference method is the most commonly seen fuzzy methodology using using fuzzy set theory. The Mamdani type rules to discriminate the information provided by the two linguistic variable inputs. The scheme of FIS can be shown in Fig. 2. Index of membership function for first and second input are defined by triangular (trimf) and trapezoidal (trapmf) respectively. Output is represented by a triangular (trimf). The surface viewer shows as Fig. 3.




Fig. 2. The block diagram of transient inrush current discrimination with Fuzzyinference schemes based on Mamdani type rules.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




Fig. 3. Example of the fuzzy inference surface viewer based on Mamdani type in case of back-to-back capacitor switching.

A three-dimensional curve that represents the mapping from maximum wavelet scale detection (input1) and standard deviation (input2) to the type of transient reduction control (output). The fuzzy rules for isolated and back-to-back capacitor switching will be established by Mamdani 21-rule and Mamdani 35-rule respectively.

IV. Simulation of Proposed Algorithm

A. *Inrush current detection & calssification using DWT*

The isolated capacitor bank switching provides the maximum wavelet coefficient as the ninth scale (1st step switching). In the meanwhile, the back-to-back capacitor switch as the third scale only. This characteristic will be used to classify the transient inrush current in order to find the possible causes and origin of transient inrush current. The comparison of the wavelet scale coefficients is shown in Fig. 4 to Fig. 6.




Fig. 4. The wavelet scale analysis for detection and classification the transient inrush current in case capacitor bank the 1st-step switching (base case).




Fig. 5. Maximum wavelet scale analysis for transient inrush current in case of the 4th-step switching with the 6-different cases of transient reduction control.






Fig. 6. The transient inrush current in maximum wavelet scale analysis for all the step capacitor bank switching in case of base case (no transient control).

B. *Inrush current discrimination using Fuzzy Inference*


Due to the standard deviation for linguistic variables input 2 is very low. So, they will be multiplied by 100 in order to easy for create the membership functions and Mamdani rules in FIS. In Fig. 7, the maximum wavelet scale detection is a triangular membership function defined as input 1. The standard deviation is a trapezoidal membership function defined as input 2. Then, the output is as a triangular membership function.



(a) Definition of the linguistic variable for input 1 – max scale detection.



(b) Definition of the linguistic variable for input 2 – standard deviation.



(c) Definition of the output FIS – type of transient reduction control.

Fig. 7. Definition of the membership functions in case of back-back switching.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

V. RESULT OF PROPOSED ALGORITHM

The proposed algorithm has shown satisfaction performance to detect, classify and discriminate the transient inrush current in the various type of capacitor switching transient. The errors of an algorithm will have occurred when switching at reference voltage phase A as 0° and 180° degrees because this switching inception angle provides the zero voltage across the circuit breaker [1]. So, the transient inrush current does not occur.

TABLE II. DETECTION AND CLASSIFICATION USING DISCRTE WAVELET

Type of inrush current	Performance Conclusion for Inrush Current Classification				% Accuracy
	1st-Step	2nd-Step	3rd-Step	4th-Step	
Base Case	NS	BBS	BBS	BBS	100%
PIR	NS	BBS	BBS	BBS	100%
PII	NS	BBS	BBS	BBS	100%
CLR	NS	BBS	BBS	BBS	100%
6% Reactor	NS	BBS	BBS	BBS	100%
SW Syn	NS	NS	NS	NS	100%

Note: NS = Normal switching
BBS = Back-to-back switching

TABLE III. DISCRIMINATION USING FUZZY INFERENCE SYSTEM

Type of inrush current	No. events	Transients inrush current signals						Errors	% Correct
		Base case	PIR	PII	CLR	6% REA	SW SYN		
Base case	48	43	0	0	5	0	0	5	89.58
PIR	48	0	37	3	4	4	0	11	77.08
PII	48	0	0	48	0	0	0	0	100.00
CLR	48	2	0	0	45	1	0	3	93.75
6% Reactor	48	0	0	2	0	44	2	4	91.67
SW Syn	4	0	0	0	0	0	4	0	100.00
ALL Transients	244 cases								
Performance	ISOLATED CAPACITOR SWITCHING 78.69% BACK-TO_BACK CAPACITOR SWITCHING 94.54% ALL CAPACITOR SWITCHING TRANSIENTS 90.57%								

CONCLUSION

This paper presented a technique of detection, classification and discrimination the high transient inrush current during capacitor bank switching that occurring on the feeder capacitor bank from normal capacitor rated current in order to avoid the overcurrent relay (50/51) and unbalance current relay (60C) in order to prevent the protective relay mal-operated and tripped. Wavelet scale analysis can be used to detect and classify the possible cause of transient inrush current both isolate and back-to-back capacitor switching. The type of Artificial intelligence is a Fuzzy Inference System which will be used to discriminate and distinguish the type of capacitor switching in the 6-different cases of transient reduction control. The experiment setup used to verify the proposed techniques can be detected and classified the transient inrush current from normal capacitor rated current as shown in Tables IV and V. The proposed techniques will have the highest accuracy and satisfactory for detected, classified and discriminated both an experimental test unit and simulation study. It can be developed to the numerical protective relay in the protection scheme of the HV shunt capacitor bank.

TABLE IV. DETECTION AND CLASSIFICATION USING DISCRTE WAVELET

Type of inrush current	Performance conclusion for inrush current classification			% Accuracy
	1st-Step	2nd-Step	3rd-Step	
Base Case	NS	BBS	BBS	100%
7% Reactor	NS	BBS	BBS	100%

Note: NS = Normal switching
BBS = Back-to-back switching

TABLE V. DISCRIMINATION USING FUZZY INFERENCE SYSTEM

Type of inrush current	No. events	Transients inrush current signals		Errors	% Correct
		Base case	7% Reactor		
Base case	3	3	0	0	100.00
7% Reactor	3	0	3	0	100.00
ALL	6 cases				
Performance	ISOLATED CAPACITOR SWITCHING 100% BACK-TO_BACK CAPACITOR SWITCHING 100% ALL CAPACITOR SWITCHING TRANSIENTS 100%				

ACKNOWLEDGMENT

The authors wish to gratefully acknowledge financial support for this research (No. KREF045507) from King Mongkut's Institute of Technology Ladkrabang Research fund, Thailand.

REFERENCES

[1] Theerasak Patcharoen, Atthapol Ngaopitakkul, Chaichan Pothisarn, Monthon Leelajindakrairerk, "Simulation analysis of the switching of 230 kV substation shunt capacitor banks with a 6% series reactor for limiting transient inrush currents and oscillation overvoltage," in Electrical Engineering (2017).

[2] G. Mokryani, P. Siano, A. Piccolo, "Detection of Inrush Current Using S-Transform and Competitive Neutral Network,", in 12th International Conference on Optimization of Electrical and Electronic Equipment (OPTIM), pp. 191-196, IEEE Conference Publications (2010).

[3] Sravan K. Buggaveeti, Sukumar M. Brahma, "Improved Overcurrent Protection of Capacitor Banks Using Mathematical Morphology," in IEEE Transactions on Power Delivery, vol. 26, No. 3, pp. 1972-1979, IEEE Transactions on Power Delivery (2011).

[4] Rodney H.G. Tan, V.K. Ramachandaramurthy, "Capacitor Bank Switching Classification using Scale Selection Continuous Wavelet Transform," in International Conference on Power Electronics and Drive Systems, pp. 950-955, International Conference on Power Electronics and Drive Systems (PEDS) (2009).

[5] N. Perera, A. D. Rajapakse, "Power System Transient Classification for Protection Relaying," in 13th International Conference on Harmonics and Quality of Power, pp. 1-6, IEEE ICHQP (2008).

[6] M. I. Chacon, J. L. Duran, L. A. Santiesteban, "A Wavelet-Fuzzy Logic Based System to Detect and Identify Electric Power Disturbances," in IEEE Symposium on Computational Intelligence in Image and Signal Processing, pp. 52-57, IEEE CIISP (2007).


[7] IEEE Guide for the Protection of Shunt Capacitor Banks, IEEE Standard C37.99-2000 (R2006), (2006).

[8] EMTDC: Transient Analysis for PSCAD Power System Simulation, Manitoba HVDC Research Centre, Manitoba HVDC Research Centre Inc., Manitoba, Canada (2003).

[9] Fuzzy Logic Toolbox User's Guide (R2016a). The MathWorks, Inc.

[10] Wladyslaw Mielczarski, Fuzzy Logic Techniques in Power Systems, Physica-Verlag Heidelberg, 1998.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Inrush Current Analysis for Switching Large Shunt Capacitor Bank in a 230 kV Substation System

T. Patcharoen[1], A. Ngaopitakkul[1], C. Pothisarn[1],
[1]Department of Electrical Engineering, Faculty of Engineering, King Mongkut's Institute of Technology Ladkrabang, Bangkok 10520 Thailand
E-mail: knatthap@kmitl.ac.th

Abstract — This paper presents the simulation and investigation of switching large shunt capacitor bank in a 230kV Thailand substation system. Simulation is performed using PSCAD/EMTDC. The inrush current is generated by energizing of the 4x72 Mvar, 230 kV shunt capacitor banks. The purpose is to observe the inrush current to ensure safe and successful operations of the shunt capacitor banks. In addition, the effects of parameters such as sizing of current limiting reactor (CLR), pre-insert resistor (PIR) and 6% detuning reactor are investigated. The results of simulations are shown that the 6% detuning reactor can reduce inrush current more than other methods.

I. INTRODUCTION

Capacitor banks are normally used in low voltage (LV), medium voltage (MV) and high voltage (HV) networks to generate the reactive power to industries and utility. High voltage shunt capacitor banks for any power rating or voltage can be designed by series and parallel connection of single phase units. However, the energization of capacitor bank which is the capacitive load may lead to the high inrush current and transient overvoltage oscillation at the capacitor bank terminal. Capacitor bank energizing transients are becoming increasingly more important with the growing number of capacitor bank installations in power systems. This is because capacitor bank switching is one of the most frequent utility operations, potentially occurring multiple times per day and hundreds of time per year throughout the system, depending on the need for system voltage/var support from the banks. There are a number of important concerns when capacitor banks are applied at the transmission system voltage level. Transient related currents and voltages appearing on a power system associated with utility capacitor bank installations including the voltage transients at the capacitor bank substation and neighboring substations, power quality impact on sensitive customer loads due to variations in voltage when energizing capacitor banks and capacitor bank energization inrush currents. Moreover, the inrush current can cause the protective relay mal-operation.

The application of shunt capacitor banks for compensation purposes is increasing; it is common that more than one capacitor bank is connected to the same bus. The capacitor bank is energized from a bus that does not have other capacitor banks energized. This situation is called "isolated capacitor bank switching". On the other hand, the capacitor bank is energized from a bus that has other capacitor banks energized. This situation is called "back-to-back capacitor bank switching" [1].

In several research papers [2-4], the inrush current was analyzed to investigate the behavior of high inrush current and oscillation overvoltage by comparing with the method of mitigation of capacitor bank switching such as applying pre-insert resistor, series reactor and synchronous switching controlled only, and simulated the shunt capacitor bank in LV & MV distribution system. Therefore, this paper presents the analysis of inrush current when switching shunt capacitor bank in HV substation is done to energize reactive power to the transmission system. The system under consideration is the typical configuration of capacitor bank switching in a 230 kV substation in Thailand. The typical sizes of each capacitor bank in a 230 kV system are 4-steps and size of each step is 72 Mvar, and are connected in parallel to the network systems. The inrush current and oscillation overvoltage are simulated using PSCAD/EMTDC, and their obtained waveforms are analyzed for several cases. A technique to reduce transient overvoltage and inrush current is examined with 3 system configurations such as base case (no-transient limiting), current limiting reactor, and detuning reactor (6% reactor). The result of inrush current and oscillation frequency will be compared between PSCAD/EMTDC and calculation method in accordance with IEC standard 60871-1:2005 and IEEE standard C37.012:2005 respectively [5, 6].

II. CAPACITOR BANK SWITCHING THEORY

In a 230 kV substation, the shunt capacitor bank is connected in parallel on the network. The optimum connection depends on the best utilization of the available voltage ratings of capacitor units, fusing, and protective relaying. Normally, all substation banks are wye connected. Distribution capacitor banks, however, may be wye or delta connected. In this paper, these banks use an H-configuration on each phase with a current transformer in the connecting branch to detect the unbalance current [6]. As long as all the capacitors are normal, no current will flow through the current transformer. If a capacitor fuse operates, some current will flow through the current transformer. This bridge connection can be very sensitive. This arrangement is used on large banks with many capacitor units in parallel. The capacitor bank configuration is illustrated in Fig. 1.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

978-1-4799-1447-0/13/$31.00 ©2013 IEEE




Fig. 1. The shunt capacitor bank connected in H-configuration.

In order to use the capacitors banks for compensation purpose is increasing the reactive power. It is common that more than one capacitor bank is connected to the same bus. Two different situations may occur as below.

A. Isolated capacitor bank

From Fig. 2, when the switch is closed, a high frequency, high magnitude current flows into the capacitor, attempting to equalize the system voltage and the capacitor voltage. If the switch is closed at a voltage peak, the voltage on the capacitor attempts to immediately increase from the zero-voltage, de-energized condition to the peak voltage. The circuit consists then of the source inductance L_s in series with the capacitor bank $C_1 \times L_1$ can be disregarded because $L_s \gg L_1$. In this case, the peak of the inrush current $(i_{i\,\mathrm{peak}})$ and inrush current frequency (f_i) are limited by the source impedance L_s [6].




Fig. 2. System diagram and equivalent circuit for analyzing the transient inrush current generated by an isolated capacitor switching operation.

A shunt capacitor bank is considered isolated when the inrush current on energization is limited by the inductance of the source and the capacitance of the bank being energized. A capacitor bank is also considered isolated if the maximum rate of change, with respect to time, of transient inrush current on energizing an uncharged bank does not exceed the maximum rate of change of the symmetrical short-circuit current at the voltage at which the current is applied. Considering a discharged capacitor bank the current is given by equation;

$$\left(\frac{d_i}{d_t}\right)_{\max} = \omega_s I_{sc}\sqrt{2} \tag{1}$$

$$i_{i\max} = \sqrt{2}\sqrt{I_{sc} I_1} \tag{2}$$

$$f_i = f_s\sqrt{\frac{I_{sc}}{I_1}} \tag{3}$$

where,
f_s = The power frequency (Hz)
f_i = The inrush current frequency (Hz)
I_{sc} = The short circuit current of the source (A, rms)
I_1 = The current through capacitor bank no. 1 (A, rms)
$\left(\frac{di_i}{dt}\right)_{max}$ = Maximum rate of change of inrush current (A/s)
ω_s = The angular system frequency (rad/s)

B. Back-to-Back capacitor bank

Back-to-back switching is shown in Fig. 3. When a capacitor bank is energized in close proximity to a previously energized capacitor bank. A high frequency inrush current flows when the capacitor bank is energized. However, the limiting inductance is the inductance between the capacitor banks rather than the system inductance [6].




Fig. 3. System diagram and equivalent circuit for analyzing the transient inrush current generated by back-to-back capacitor switching operation.

In Fig. 3, the capacitor bank 1, 2 and 3 are connected to the busbar and the capacitor bank 4 is to be connected, the inrush current associated with the charging of capacitor bank 4 is supplied by capacitor bank 1 to 3. (i.e., back-to-back switching). In this case, the inrush current magnitude and frequency can be calculated as follows in Equation (4) and Equation (5).

$$i_{i\,\mathrm{peak}} \approx 13500\sqrt{\frac{\mathrm{U_r} I_1 I_2}{f_s L_{eq}(I_1 + I_2)}} \tag{4}$$

$$f_i = 9.5\sqrt{\frac{f_s U_r (I_1 + I_2)}{L_{eq} I_1 I_2}} \tag{5}$$

where,
$I_{i\,peak}$ = The inrush current peak (A, rms)
$I_{1,2}$ = The capacitor bank currents (A, rms)
L_{eq} = The equivalent inductance (μH)
U_r = The rated voltage (kV, rms)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Typical amplitude of the inrush current for back-to-back energization is several kA with frequencies of 2 kHz to 5 kHz. The magnitude and frequency of this inrush current is, therefore, much higher than that of an isolated bank.

III. TRANSIENTS REDUCTION CONTROL

Back-to-back switching is typified by the circuit shown in Fig. 3. The magnitude and frequency of the inrush current must be limited to ensure the proper operation of the switching device as well as relay, fuses, and etc. Where inrush currents are excessive, three system configurations were studied [6, 7].

A. Pre-insert resistors (PIR)

The use of Pre-insertion resistors is an old technology. These resistors are designed to over-damp the circuit, preventing oscillations and allowing the capacitor to become essentially charged to line potential before main contacts of the switch close. In a switch first contacts the resistors before making contact with the capacitors. The operating time of switch is about one fourth of a cycle at 50 Hz (typically 5 ms).

B. Current limiting reactors (CLR)

This method can be done by connecting a reactor in series with the capacitor bank to decrease the peak current and frequency of the oscillatory inrush transients. The reactor increases the magnitude of the surge impedance, effectively reducing the peak value of the inrush current.

C. 6% detuning reactor (6% reactor)

The concept of this method is same as current limiting reactor. But this method can reduce the transients oscillation overvoltage and inrush currents better than CLR. However, the voltage at capacitor bank is increased and waveform of current and voltage are distorted from fundamental frequency. The main purpose of 6% reactor is to reduce inrush current and avoid the harmonic amplification from resonance problem.

Practically, both the current limiting reactor and the 6% detuning reactor will limit the inrush current at the least step to the value not exceeding 50 times of the rated capacitor bank current.

IV. SYSTEM SIMULATION MODELING

In order to obtain inrush current and transient oscillation voltage signals for investigation and analysis, PSCAD/EMTDC [8] was used in simulations with a sampling frequency rate of 250 kHz. The system under study includes cable and loop inductance between 4-step capacitor banks. The system under investigations is a part of Thailand electricity transmission network systems as shown in Fig. 4 [9]. The three phases voltage source model was represented by equivalent circuit with a short circuit value of 5 kA which is the connecting bus of the proposed capacitor bank. The impedance of bus (Z_{bus}) is used to connect between each capacitor bank. Typical values of inductance per phase between back-to-back switching capacitor banks and bank inductance for 230 kV voltage level is 0.935 μH/meter [6]. This value does not include inductance of the capacitor bank itself. The tapping conductor from busbar to capacitor bank is a 1272 MCM ACSR conductor per phase. This cable conductor has an inductance of 0.707 μH/meter.

From Fig. 4, the group of capacitor bank no.1 was simulated while group of capacitor bank no. 2 to 5 disconnected. The capacitor banks switching in group no.1 was includes 4-step capacitors which have rated 72 Mvar, 230 kV and each step has bank configuration as Fig. 1. In order to give the switching transient patterns, the simulation cases to investigate the inrush current, the highest magnitude of transient overvoltage as well as inrush frequencies of oscillation were varied into 4 different cases as follows:

- Base case (no transient limiting employed) by energizing the capacitor bank up to 4-step H-connection with grounded wye, rated 4x72 Mvar, 230 kV, 50 Hz.
- Simulation using the pre-insertion resistor with a resistance value of about 10 Ω.
- Simulations using the current limiting reactors with an inductance value of about 1 mH per phase.
- Simulations using the 6% detuning reactors with an inductance value of about 166 mH per phase.




Fig. 4. The system used in simulation [8]

Finally, condition of the switching substation shunt capacitor banks was simulated without load connected in order to determine the worst case of highest inrush current.

A. Base case

The capacitor banks are energized without transient reduction technique such as pre-insert resistor, current limiting reactor, and etc. The controlled capacitor bank was switched into the network and the worst-case switching occurs at the peak of the phase A system voltage. The peak of inrush current, highest magnitude of transient overvoltage and inrush

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

current frequencies under system short-circuit 5 kA are summarized in Fig. 5 and Table I.

TABLE I
PEAK CURRENT AND HIGHEST OVERVOLTAGE IN THE BASE CASE

Step of switching	PEAK CURRENT AND OVERVOLTAGE IN THE BASE CASE						
	PSCAD/EMTDC			IEEE Std C37.012		IEC Std 60871-1	
	Peak current (kA)	Frequency (kHz)	Peak Bus voltage (kV)	Peak current (kA)	Frequency (kHz)	Peak current (kA)	Frequency (kHz)
Step 1	1.122	0.217	325.700	1.348	0.259	1.327	-
Step 2	53.766	22.727	260.036	44.519	17.012	59.360	-
Step 3	88.140	20.833	267.497	49.283	14.124	79.146	-
Step 4	91.046	22.727	283.957	90.105	22.954	89.039	-




Fig. 5. Inrush current when energizing step 4 at the peak of phase A system voltage, I_{peak}_phA = 91.046 kA.

B. Simulation using the pre-insert resistor (PIR)

In order to damp the transient inrush currents, the resistors were connected in series with the controlled switch capacitor bank. This mitigation method is conventional technology which requires the use of an additional switch to bypass the resistors one quarter of a cycle after the energization of the controlled bank [7]. The resistors were bypassed from the circuit for reduce the steady state losses. The simulation result was shown in Fig. 6 and Table II.

TABLE II
PEAK CURRENT AND HIGHEST OVERVOLTAGE IN THE PIR

Step of switching	PRE-INSERT RESISTOR PSCAD/EMTDC		
	Peak current (kA)	Frequency (kHz)	Peak Bus voltage (kV)
Step 1	1.011	0.212	312.947
Step 2	14.901	22.727	256.154
Step 3	16.718	22.727	257.380
Step 4	18.107	22.727	278.313




Fig. 6. Inrush current when energizing step 4 at the peak of phase A system voltage, I_{peak} (phase A) = 18.107kA.

C. Simulation using the current limiting reactors (CLR)

The inductance value is about 1 mH per phase. This reactor is used for limiting the peak inrush current between the banks. The inductor is selected to limit inrush current below the damage levels for the switching device, the capacitor unit and any associated equipment. From Fig. 7 and Table III. The magnitude of inrush current will be decreased while the highest of transient oscillation overvoltage decreases slightly when comparing with the base case. The use of current limiting reactor results in greater system inductance, which may be occurred to lower frequency of transient oscillation.

TABLE III
PEAK CURRENT AND HIGHEST OVERVOLTAGE IN THE CLR

Step of switching	PEAK CURRENT AND OVERVOLTAGE IN THE CURRENT LIMITING REACTOR						
	PSCAD/EMTDC			IEEE Std C37.012		IEC Std 60871-1	
	Peak current (kA)	Frequency (kHz)	Peak Bus voltage (kV)	Peak current (kA)	Frequency (kHz)	Peak current (kA)	Frequency (kHz)
Step 1	1.120	0.214	324.283	1.348	0.259	1.327	-
Step 2	6.762	2.506	258.114	6.347	2.425	6.300	-
Step 3	9.133	2.494	258.423	8.424	2.414	8.401	-
Step 4	10.829	2.500	278.879	9.564	2.436	9.451	-




Fig. 7. Inrush current when energizing step 4 at the peak of phase A system voltage, I_{peak} (phase A) = 10.829kA.

Since the current though the reactor cannot change instantly, the higher frequency components of the transient are limited and the severity of the current inrush transient is reduced. Sometimes reactors are built intentionally with higher resistances to increase damping of the transient.

D. Simulation using the 6% detuning reactors

The 6% detuning reactor or 6% detuned filter is mainly used to improve power factor same as shunt capacitor bank. But the 6% reactor is to limit the peak inrush current between the banks, which is the same mitigation method as using current limiting reactor. The simulation result was shown in Fig. 8 and Table IV. Moreover, 6% reactor also gives the advantage of reducing the harmonic voltages in the network by absorbing part of the harmonic currents with an order higher than the tuning frequency of the capacitor-reactor arrangement. Therefore, the inductance value in this paper is about 166 mH per phase which can be calculated in accordance with IEC 60871-1 [5] and IEC 61642 [11]. The 6% detuning reactor applied to avoid resonance problems is to keep the resonance frequency as far away as possible from the harmonic frequencies which have considerable amplitudes.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

TABLE IV
PEAK CURRENT AND HIGHEST OVERVOLTAGE IN THE DETUNING REACTOR

Step of switching	PEAK CURRENT AND OVERVOLTAGE IN THE 6% DETUNNING REACTOR						
	PSCAD/EMTDC			IEEE Std C37.012		IEC Std 60871-1	
	Peak current (kA)	Frequency (kHz)	Peak Bus voltage (kV)	Peak current (kA)	Frequency (kHz)	Peak current (kA)	Frequency (kHz)
Step 1	0.899	0.156	243.329	1.325	0.263	1.305	-
Step 2	0.779	0.195	248.849	0.489	0.193	0.484	-
Step 3	0.980	0.207	261.084	0.652	0.193	0.645	-
Step 4	1.107	0.206	274.754	0.734	0.193	0.725	-

In case of 6% detuning reactor, the capacitance per phase is 3.647 μF. Practically, reactors cannot be added to existing capacitors to make a detuned filter because the installed capacitors may not be rated for the additional voltage and/or current caused by the added series reactor. So, if designer need to design capacitor to be a 6% detuning filter, the rated of capacitor must be up sized Mvar. This presents significant improvement in the design and performance of 230 kV shunt capacitor bank to be the detuned filter bank in order to get rid of harmonic problem in the future.




Fig. 8. Inrush current when energizing step 4 at the peak of phase A system voltage, I_{peak} (phase A) = 1.107kA.

V. CONCLUSIONS

PSCAD/EMTDC was employed to evaluate and analyse the inrush current and transient oscillation overvoltage when energizing 230kV shunt capacitor bank in substation transmission system, including conventional calculation of inrush currents and frequencies. Both conventional calculation method based on published standards and transient simulations which are investigated in 4 different cases: base case, energization with pre-inserted resistor, using current limiting reactor and 6% detuning reactor for mitigation inrush current could be similarly in either conventional calculation or simulation (conventional calculation cannot determined in PIR case). From theory and simulation results, the pre-inserted resistors, current limiting reactor, and 6% detuning reactor have successfully mitigated transient inrush current and oscillation overvoltage. However, the simulation results show that the 6% detuning reactor can reduce inrush current and oscillation overvoltage better than other methods as shown in Fig. 9 and Table V.

Practically, the network system of each substation is different, therefore, designer must investigate and consider the situation method to mitigate the inrush current and overvoltage especially devices with resistance provide for reducing voltage and current transients because it is loss in circuit. The application of 6% detuning reactor will be done in the area of high distribution load (more than 4-steps of capacitor bank) and those in the industrial area.

TABLE V
SUMMARIZATION OF PEAK INRUSH CURRENT FOR EACH MITIGATION METHOD

Mitigation method	Peak Inrush Current (kA)			
	Step 1	Step 2	Step 3	Step 4
Base case	1.122	53.766	88.140	91.046
PIR	1.011	14.901	16.718	18.107
CLR	1.120	6.762	9.133	10.829
6% Reactor	0.899	0.779	0.980	1.107




Fig. 9. Summarization of peak inrush current for each mitigation method (Result of 6% detuning reactor is satisfied).

ACKNOWLEDGMENT

As the work presented in this paper is part of a research project sponsored by King Mongkut's Institute of Technology Ladkrabang (KMITL) research fund, Thailand, the authors would like to thank them for this financial support.

REFERENCES

[1] IEEE Standard 1036-2010, "IEEE Guide for Application of Shunt Power Capacitors", 2011.
[2] Ahmed Hassan Aly Amer, "Transient over Voltages in Electric Distribution Networks Due to Switching of Capacitor Banks Steps", International Conference on Electrical, Electronic and Computer Engineering (ICEEC2004), pp. 872-875, 2004.
[3] J. C. Das, "Analysis and Control of Large-Shunt-Capacitor-Bank Switching Transients", IEEE Transactions on Industry Applications, Vol. 41, No. 6, pp. 1444-1451, 2005.
[4] L. Cipeigan, M. Chindris, J. Rull, A. Rusu, A. Sumper, R. Ramirez, and R. Alves, "Mitigation of Capacitor Bank Energization Harmonic Transients", IEEE/PES Transmission & Distribution Conference and Exposition : Latin America, pp. 1-5, 2006.
[5] Thomas M. Blooming, and Daniel J. Carnovale, "Capacitor Application Issues", IEEE Transactions on Industry Applications, Vol. 44, No. 4, pp. 1013-1026, 2008.
[6] IEEE Standard C37.012-2005, "IEEE Application Guide for Capacitance Current Switching for AC High-Voltage Circuit Breaker", 2005.
[7] IEC Standard 60871-1, "Shunt Capacitors for A.C. Power Systems Having a Rated Voltage Above 1000V – Part 1 : General", 2005.
[8] M. F. Iizarry-Silvestrini, and T.E. Vélez-Sepúlveda, "Mitigation of Back-to-Back Capacitor Switching Transients on Distribution Circuits", in Department of Electrical and Computer Engineering, University of Puerto Rico, 2006.
[9] Manitoba HVDC Research Centre, "EMTDC: Transient Analysis for PSCAD Power System Simulation", Manitoba HVDC Research Centre Inc., Manitoba, Canada 2003.
[10] "Switching and Transmission Line Diagram", Electricity Generation Authorization Thailand (EGAT), 2010.
[11] IEC Standard 61642, "Industrial A.C. Networks Affected By Harmonics – Application of Filters and Shunt Capacitors", 1997.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Generation, Transmission & Distribution

Transient inrush current detection and classification in 230 kV shunt capacitor bank switching under various transient-mitigation methods based on discrete wavelet transform

Author(s): Theerasak Patcharoen [1] and Atthapol Ngaopitakkul [1]
View affiliations ▸

Source: Volume 12, Issue 15, 28 August 2018, p. 3718 – 3725
DOI: 10.1049/iet-gtd.2018.0018 , **Print ISSN** 1751-8687, **Online ISSN** 1751-8695

Access Full Text
Recommend to library

« Previous Article | Table of contents | Next Article »

© The Institution of Engineering and Technology

Received 04/01/2018, Accepted 02/05/2018, Revised 06/04/2018, Published 04/05/2018

Purchase

Transient Inrush Current Detection and Classification in 230 kV Shunt Capacitor Bank Switching Under Various Transient Mitigation Methods Based on Discrete Wavelet Transform

Author(s): Theerasak Patcharoen and ATTHAPOL NGAOPITAKKUL
DOI: 10.1049/iet-gtd.2018.0018

For access to this article, please select a purchase option:

Buy eFirst article PDF
$19.95
(plus tax if applicable)
Add to cart

Buy Knowledge Pack
10 articles for $120.00
(plus taxes if applicable)
Add to cart

IET members benefit from discounts to all IET publications and free access to E&T Magazine. If you are an IET member, log in to your account and the discounts will automatically be applied.

Learn more about IET membership

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

IET Generation, Transmission & Distribution

Research Article

IET Journals
The Institution of Engineering and Technology

Transient inrush current detection and classification in 230 kV shunt capacitor bank switching under various transient-mitigation methods based on discrete wavelet transform

ISSN 1751-8687
Received on 4th January 2018
Revised 6th April 2018
Accepted on 2nd May 2018
E-First on 21st June 2018
doi: 10.1049/iet-gtd.2018.0018
www.ietdl.org

Theerasak Patcharoen[1], *Atthapol Ngaopitakkul*[1] ✉

[1]*Faculty of Engineering, King Mongkut's Institute of Technology Ladkrabang, Chalongkrung Road, Ladkrabang, Bangkok 10520, Thailand*

✉ *E-mail: atthapol.ng@kmitl.ac.th*

Abstract: To avoid the failure of instantaneous overcurrent relays (50) owing to fails triggered by transient inrush currents during capacitor-bank switching, this study describes a new approach to detect and classify high-transient inrush current. These currents are due to the energisation of a shunt capacitor bank, rated 4 × 72 Mvar/230 kV, in a substation system in Thailand. The simulation tool power systems computer-aided design (PSCAD) is used to simulate the transient inrush current using six transient-mitigation methods, i.e. (i) a base case, (ii) a pre-insertion resistor, (iii) a pre-insertion inductor, (iv) a current-limiting reactor, (v) a series 6% reactor and (vi) synchronous closing control. Inrush current signals from PSCAD were used as inputs for discrete wavelet transforms. On a scale from 1 to 30, the maximum value of the wavelet coefficient is used to detect the inrush current. The high value of the standard deviation of the wavelet-scale analysis is used to discriminate between the high transient inrush current and the normal capacitor rate current. The results obtained show that the newly proposed method effectively detects and discriminates the capacitor switching inrush current, both isolated and back-to-back switching, with high accuracy.

1 Introduction

The benefits of capacitor banks to both utilities and industries have been reported in many studies [1–4]. Shunt capacitor banks must be energised and de-energised (switched in and switched out) several times in accordance with the behaviour of the system load profile, where loads fluctuate rapidly. These banks generate a switching transient inrush current when they are switched on. This switching transient is also significantly higher, which may damage the switching device. The frequency of the high inrush current, which is generated from back-to-back capacitor switching, is greater more than 1 kHz, and the high magnitude of the inrush current can exceed 100 times that of the capacitor's rated current [5]. The reduction of the transient inrush current can be achieved using several techniques such as the application of pre-insert resistors, pre-insert inductors, current-limiting reactors (CLRs) and synchronous switching control, which have been applied and simulated using systems with shunt capacitor banks [6, 7]. Although these mitigation methods can be employed to limit the high-transient inrush current, the inrush current can remain sufficiently large to result in the failure of protective devices, especially the instantaneous relays (50).

In practise, the three-phase overcurrent relay with time overcurrent (51) is applied with a desirable minimum pick-up of 130–140% of the nominal phase current. The operation delay is set sufficiently long to avoid false trips during switching [7, 8]. If used, the instantaneous relays should be set sufficiently high to override the transient inrush transients. Typically, three to four times the capacitor-rated current (or lower) are sufficient to override back-to-back bank switching [7, 8]. In utilities operating in Thailand, the typical standard for protective relay setting for the overcurrent protection of the capacitor-bank protection scheme can be divided into two functions. (i) Instantaneous overcurrent relay (50): the pick-up current is around 50% of the maximum fault current at the 230 kV bus. If the maximum fault current at 50% is <15 times that of the capacitor-bank rated current, the typical pick-up current value is around 15 times that of the capacitor-rated current. The expected minimum fault current is higher than the 50% of the maximum fault current of the capacitor bank. In practise, the minimum fault current exceeds the transient inrush current owing to the back-to-back discharge of the capacitor. (ii) AC time overcurrent relay (51): the pick-up current setting is around 130% of the capacitor-bank rated current. The time-curve current characteristic is 'IEC Very Inverse' by choosing the time dial at 15 times that of the capacitor-bank rated current. The relay of each functional should not be tripped owing to the high inrush current while the capacitor is being charged. The suitability of the pick-up current setting for the instantaneous function should be three to four times that of the capacitor-bank rated current with a few delay cycles because it is suitable for protecting the capacitor in the case, where harmonic currents are present in the system [7].

Therefore, when designing a shunt capacitor-bank protection scheme, it is very important to clearly discriminate between the normal capacitor current and transient capacitor inrush current. Recently, many studies on transient classification and discrimination techniques have been reported [9–15]. These papers explain a new method for detecting and classifying the power-quality disturbance in both industries and utilities. Transient classification uses various techniques such as the S-transform and competitive neural networks [9], mathematic morphology [11, 12], continuous wavelet transforms [13], decision tree-based classifiers and the hidden Markov model [14], and wavelet-fuzzy logic [15]. The various studies effectively detected and classified the transient inrush current from other events. However, many studies proposed techniques to classify the transient by obtaining the inrush current signal from the switching capacitor bank using only a series reactor. Some studies simulated only the single-step switching; however, this is not sufficient and does not cover all protection schemes. In addition, some methods require only the voltage signal to discriminate the transient capacitor switching. Meanwhile, the problem of classification and discrimination of the transient inrush current remain unresolved in the effort to find improved solutions. In addition, no techniques have been proposed to detect and classify the transient inrush current which occurs from the six different cases of the transient-mitigation methods.

The goal of this paper is to avoid the failure of switching devices owing to the high-transient inrush current by considering the operating speed, selectivity and sensitivity. In this paper, the proposed algorithm clearly discriminates between the normal capacitor current and transient capacitor inrush current. The protective relay can know whether the type of transient signals is

ไม่อนุญาตให้ทำซ้ำ ดัดแปลง หรือใช้ประโยชน์ทางการค้า และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

© The Institution of Engineering and Technology 2018

an inrush current or normal capacitor-rated current. The protective relay will not be tripped (block function) from any transient inrush current signals during the capacitor charging process.

Therefore, this paper proposes a new technique for the detection and classification of high-transient inrush current using six different cases of transient-mitigation methods (base case, pre-insertion resistor (PIR), pre-insertion inductor (PII), CLR, 6% reactor and synchronous closing control) which are normally found in the application of a capacitor banks. The discrete wavelet transform (DWT) is performed to extract the high-frequency component contained in the transient inrush currents. Wavelet coefficients from the 1st to 30th scales are used for detection. The standard deviation of the wavelet-scale coefficient is determined to classify whether possible cases are normal switching (isolated) or back-to-back capacitor switching [5]. A total of 244 case studies were tested and verified with various switching inception angles. The results show that the proposed technique can effectively perform the detection and classification of normal capacitor current and transient inrush current during capacitor switching, providing high accuracy.

2 Proposed techniques

The proposed techniques are able to design a protection scheme for a capacitor bank, which can detect and discriminate the transient inrush current for each kind of transient-mitigation method. More details are described in the following sections.

2.1 Transient inrush current simulations using power systems computer-aided design/electromagnetic transient design and control

Over the past several years, electromagnetic transients programme simulations have been typically presented in several papers with respect to the capacitor switching transient inrush current [16–19]. Currently, to obtain different types of inrush current signals, the simulation tool power systems computer-aided design/electromagnetic transient design and control (PSCAD/EMTDC) [20] is used in simulations with a sampling frequency of 250 kHz. The substation shunt capacitor bank is the model shown in Fig. 1 [21]. A four-step capacitor bank rated at 72 Mvar, 230 kV was used to investigate the high-transient inrush current and to classify the possible cases of switching. From Fig. 1, the capacitor-bank group no. 1 (4×72 Mvar for a 230 kV system) was simulated. The capacitor bank consists of capacitor units rated 400 kvar, 6.9 kV, with a total of 180 units per step. However, the switching capacitor operation for a 69 kV voltage system was not considered in this paper. Various case studies have been performed including the variation of capacitor switching inception angles from 30° to 360° (increasing at each stage: 30°) and with the six different cases of transient-reduction control. To obtain the switching transient patterns of the inrush current signal, the simulations to investigate the peak inrush current were varied for six different cases [6]:

- Simulations using a base case (uncontrolled transient energisation) by charging the capacitor bank up to a four-step H-connection with a grounded wye, rated 4×72 Mvar, 230 kV and 50 Hz.
- Simulation using the PIRs, each with a resistance value of ∼86 Ω.
- Simulation using the PIIs, each with a reactance value of ∼119 mH.
- Simulations using the CLRs, each with an inductance value of ∼1 mH.
- Simulations using the series 6% reactors, each with an inductance value of ∼166 mH.
- Simulations using synchronous closing control for the controlled shunt capacitor bank.

The high-transient inrush current signals are shown in Fig. 2. The inrush current signal was obtained when the capacitor was charged at each step. Then, for each current signal, the maximum amplitudes for the phases A–C were calculated by using control logic in the PSCAD/EMTDC module. The transient signals were recorded and used as inputs of the wavelet analysis.

2.2 Structure of transient classification system

Fig. 3 shows the structure of the proposed techniques for the transient inrush current classifier. The transient signals were recorded using PSCAD/EMTDC [20]. The structure consists of the DWT, wavelet-scale analysis and scale selection, and a transient classifier from the inrush current with six different cases of transient-mitigation methods.

2.3 Discrete wavelet transform for analysis

The wavelet transform is a useful technique for investigating the transient inrush current waveform owing to its ability to decompose a signal into multiple frequency bands. The advantage of the DWT is that it can be used to detect and classify the transient inrush current; it is a signal-processing tool that provides an understandable transient signal representation corresponding to the time–frequency domain [22]. In addition, it is a valuable tool for the analysis of transient non-stationary or time-varying phenomena [23]. The wavelet transforms, which have a change in the analysis scaled by a factor of two, is called a DWT, as expressed in the equation below:

$$\mathrm{DWT}(m, n) = \frac{1}{\sqrt{2^m}} \sum_k f(k) \Psi \left[\frac{n - k2^m}{2^m} \right] \tag{1}$$

where $\Psi[(n - k2^m)/2^m]$ = mother wavelet.

The mother wavelet, db4, is also used to analyse the transient disturbance because it needs less time to perform the calculation and provide the classification more correctly than other methods [14]. In this paper, daubechies4 (db4) is selected as a mother wavelet.

3 Investigation results

In this section, we present transient features which may be considered to design the detector and classifier. Using the DWT, the transient signal is extracted to several scales from 1 to 30 in order to analyse the transient high-frequency components using the wavelet toolbox. The detection and classification algorithms are explained below.

3.1 Detection algorithm

The DWT Daubechies4 (db4) is employed as a mother wavelet to decompose high-frequency components from transient inrush current signals. The maximum coefficient from the first scale to 30 scales of the transient inrush current for phases A–C, as well as a positive-sequence current signal, which is obtained using DWTs, is used to detect high-transient inrush currents. The high value of the wavelet coefficient of the oscillatory transient inrush current can be clearly seen in the wavelet domain 'three-dimensional (3D) isometric', as shown in Fig. 4. The high value of the wavelet coefficient indicates that the transient inrush current has oscillated. The maximum of the wavelet-scale detection at the fifth scale is sufficient to detect the transient and to discriminate the possible cause of the transient using either isolated or back-to-back capacitor switching.

The results of the wavelet coefficient from each scale are determined using the equation below:

$$E_\psi(s) = \sum_{m=0}^{n} |\mathrm{DWT}(m, n)|^2 \tag{2}$$

The values of the wavelet coefficients in each phase during switching are determined to detect the high-transient inrush current using an if–then statement, and they are compared with the wavelet coefficient when the capacitor is already energised (threshold), as follows:

ใช้เพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่อนุญาตให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

© The Institution of Engineering and Technology 2018

If (IA, max)>(1.3 × threshold), 1, 0),
If (IB, max)>(1.3 × threshold), 1, 0),
If (IC, max)>(1.3 × threshold), 1, 0),
If (Imax, positive)>(1.3 × threshold), 1, 0)

and

If (AND (Imax,positive) = 1,
SUM (IA:IB: IC, max)≥2), 'Abnormal', 'Normal').

The above if–then statement is designed to match the high-transient inrush current phenomena and the philosophy of the protective relay setting in accordance with IEC 60871-1:2014, IEC 60871-3:2015, IEEE Std. 1036-2010 and IEEE Std. C37.99-2012. The capacitor units are suitable for transmitting a continuous current which is 1.30 times the normal rated current. Therefore, the overload protection for banks with separate overload and short-circuit protection should normally be within the range of 1.3 or 1.4 times that of the rated current. The operating delay time is set to be long enough to avoid a false trip during switching. The short-circuit protection is set above 3In and has a delay of a few cycles.

With respect to the if–then statement given above, an increase of 130% or 1.3 times was obtained from the maximum of the capacitor overloading condition in accordance with IEC Std. 60871-1. If current phases A–C, as well as a positive-sequence current, are higher than the 1.3 times, there is a risk of capacitor




Fig. 1 *230 kV, 4 × 72 Mvar shunt capacitor-bank system in a substation system in Thailand [6, 17]*

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของลิขสิทธิ์ทุกครั้งที่มีการนำไปใช้

© The Institution of Engineering and Technology 2018




Fig. 2 *Example of a high-transient inrush current waveform for six different cases for transient-mitigation methods when the 4th step is being energised [6]*




Fig. 3 *Illustration of the structure of the transient inrush current classification system*




Fig. 4 *Illustration of 3D isometric plot for transient inrush current in wavelet coefficient when capacitor step-4th energising without transient-mitigation method (base case)*

damage and exposure due to capacitor overloading. This criterion is the pick-up current setting for overcurrent relay protection. During capacitor switching, the transient inrush current phases A–C, and the positive-sequence current are increased rapidly to values which are greater than the threshold. Therefore, the result obtained using the proposed algorithm is the abnormal condition. Moreover, if the summation of the wavelet coefficient of the positive-sequence current is greater than the threshold, and the summation of the wavelet coefficient in each phase can detect more than two phases, we can conclude that this signal is abnormal. The criteria of the summation of the wavelet coefficient for phases A–C are equal to or more than two-phase detection because some of the switching devices are closed nearly to 0°. Thus, the inrush current is a very low-power signal. However, we cannot determine whether the transient signals are the inrush currents. The algorithm to determine the standard deviation is performed in order to determine the type of transients.

A comparison of the wavelet-scale coefficients obtained using (2) is illustrated in Fig. 5*a*. The coefficient value of the wavelet-scale analysis for the threshold is obtained from the DWT when the capacitor has already been charged. This means that the magnitude of the capacitor current is as normal (not transient). Then, the six different transient-mitigation methods were investigated. Isolated capacitor-bank switching provides the maximum wavelet coefficient as the ninth scale (step-1 switching), while the back-to-back capacitor switch provides the maximum of the wavelet scale on the third scale only. The characteristic of the maximum of the wavelet scale is used to classify the transient inrush current in order to determine the possible causes of the transient inrush current, whether it is isolated or back-to-back capacitor switching.

Fig. 5*a* shows the maximum of the wavelet-scale analysis and the six different cases of transient-reduction control. The value of the wavelet coefficient is increased in accordance with the increase in the number of switching steps. The switching in the last step will provide the greatest wavelet coefficient, which corresponds to the inrush current in the system as the capacitor switching theory (isolated and back-to-back capacitor switching). For each of the wavelet coefficients obtained from the six different cases of transient-reduction control, it can be found that the switching capacitor bank without transient-reduction control (base case) has the highest wavelet coefficient value, but the maximum wavelet-scale detection is very small. Furthermore, the switching capacitor bank with the synchronous closing control has the lowest wavelet coefficient value, and the maximum wavelet-scale detection is very high. In summary, the maximum of the wavelet-scale analysis is high and the inrush current is very low. Conversely, if the maximum wavelet-scale detection is low, the magnitude of the inrush current signal is high. The standard deviation results obtained using the wavelet coefficient in the 30th scale detection to analyse the possible case of the inrush current are shown in Figs. 5*b* and *c*.

From Tables 1 and 2, the results of wavelet coefficient and the maximum of wavelet-scale analysis at a switching inception angle of 90° can be described as follows:

- *In the case of the capacitor-bank switching with the transient-reduction control*: for a PIR, PII, CLR and the 6% reactor, the proposed algorithm can be detected the transient as 'Abnormal' because the wavelet coefficient value is greater than the threshold.
- *In case of the capacitor-bank switching with the transient-reduction control*: For synchronous closing, the proposed algorithm can detect the transient signal as 'Normal' because the wavelet coefficient value does not exceed the threshold. The method of synchronous closing control can reduce the inrush current better than other methods. The peak inrush current is lower than other techniques. The circuit breaker is switched to 'closed' at a zero voltage (a simple way of reducing the transients is to close the circuit breaker contact at a zero voltage across the circuit breaker). Therefore, the proposed algorithm will determine the normal capacitor-rated current (when there is no transient).
- In the case of capacitor-bank switching with no transient-reduction control (base case), the wavelet coefficient value is highest when compared with the others. The maximum wavelet-scale analysis can detect within the third scale only, which means that the transient inrush current is very high, and it can detect the inrush current quickly. However, the isolated capacitor-bank switching provides wavelet-scale detection at the ninth scale because the inrush current from isolated capacitor-bank switching has a source impedance, which limits the inrush current in theory.
- In the case where the capacitor-bank switching is isolated, the value of the wavelet coefficient is lower than the wavelet coefficient value obtained from the back-to-back switching. However, the maximum wavelet-scale analysis when switching with back-to-back switching can be detected rapidly compared with the isolated switching owing to the higher rate of change of the wavelet coefficient. This means that the magnitude and oscillation frequency of the inrush current from back-to-back switching is much higher than for the isolated capacitor-bank switching.
- Different values of the wavelet coefficient and the maximum of scale analysis were used to detect and classify the type of the

เอกสารนี้ใช้เพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่อนุญาตให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

© The Institution of Engineering and Technology 2018




Fig. 5 *Illustration showing the result of the new proposed algorithm to detect and discriminate the transient inrush current signal*

(a) Maximum wavelet-scale analysis in the case of the 4th step switching with cases involving the six different transient-mitigation methods,

(b) Maximum wavelet-scale analysis and standard deviation of 30-scale wavelet coefficients for all-step capacitor-bank switching in the base case (no transient-reduction control),

(c) Maximum wavelet-scale analysis and standard deviation of 30-scale wavelet coefficients for all-step capacitor-bank switching in the base case (with series CLR 1.0 mH)

switching capacitor for the normal capacitor (isolated switching) and back-to-back switching.

3.2 Classification algorithm

The standard deviation is a very important feature which is employed to distinguish the transient disturbance classification [12]. Thus, the equation used to calculate the standard deviation is given as follows:

$$\sigma = \sqrt{\frac{1}{N}\sum_{s=1}^{N}\left(E_{\psi}(s) - \mu\right)^2} \tag{3}$$

where σ is the standard deviation, N is the total number of wavelet scales and E_{Ψ} is the coefficient of the respective wavelet scale.

The standard deviation of the discrete wavelet-scale analysis and the number of maximum detected scales were used to classify the possible causes of the transient inrush current, which were either isolated or back-to-back capacitor switching, by using the following if–then statement:

IF (AND (STDEV, inrush, positive)>(1.3×STDEV, threshold, positive), wavelet, scale max<(wavelet, scale threshold), 'back-to-back switching', 'Isolated switching') where

STDEV, inrush, positive = the standard deviation of a 30-scale wavelet coefficient of the positive-sequence current when the capacitor is being charged.

STDEV, threshold, positive = the standard deviation of a 30-scale wavelet coefficient of the positive-sequence current when the capacitor is already charged.

Wavelet, scale max = the maximum wavelet-scale detection during capacitor charging.

Wavelet, scale threshold = the maximum wavelet-scale detection when the capacitor is already charged.

According to the above algorithm, the standard deviation should be multiplied by 1.30 times to be provided with the pick-up current setting (threshold) when the capacitor bank is charged during back-to-back switching. The wavelet coefficient fluctuates rapidly and is very high with an increasing number of step switching operations. As a result, the standard deviation increases in accordance with the behaviour of the high-transient inrush current. The standard deviation of a 30-scale wavelet is a significant feature of the transient inrush current switching. The maximum wavelet-scale detection of the threshold is the 12th scale. If the standard deviation for each step exceeds 1.30 times that of the threshold, and the maximum wavelet-scale detection is lower than the threshold, this kind of switching is referred to as 'back-to-back capacitor switching'. Conversely, if the standard deviation for each step is lower than 1.30 times that of the threshold, and the maximum wavelet-scale detection is higher than or equal the threshold, this kind of the switching is referred to as 'isolate capacitor switching'.

Fig. 6 shows a comparison of results obtained for the maximum wavelet-scale analysis and standard deviation for the classification of the transient inrush current. The standard deviation is increased,

Table 1 Maximum wavelet coefficient obtained during capacitor-bank step-1 energisation (isolated capacitor switching)

Transient-mitigation methods	Maximum scale detection	Wavelet coefficient – the 1st step switching					Result
		$I_{A\ max\ (post)}$	$I_{B\ max\ (post)}$	$I_{C\ max\ (post)}$	Z_{chk}	$I_{positive}$	
threshold	12	0.1136	0.1136	0.1136	3.51×10^{-10}	0.0852	normal
base case	9	2.8576	0.6551	0.8003	2.33×10^{-09}	2.1432	abnormal
CLR	9	2.8073	0.6499	0.7997	6.75×10^{-13}	2.1055	abnormal
6% reactor	10	1.0653	0.2936	0.4341	1.24×10^{-08}	0.799	abnormal
Syn. closing	12	0.1249	0.124	0.1297	0.0025	0.0936	normal
PIR	9	0.6816	0.1558	0.1856	1.02×10^{-09}	0.5112	abnormal
PII	12	0.1192	0.1113	0.1242	3.29×10^{-11}	0.0894	normal

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของลิขสิทธิ์ทุกครั้งที่มีการนำไปใช้

© The Institution of Engineering and Technology 2018

Table 2 Maximum wavelet coefficient obtained during capacitor-bank step-2 energisation (back-to-back switching)

Transient-mitigation methods	Maximum scale detection	Wavelet coefficient – the 2nd step switching					Result
		$I_{A\ max\ (post)}$	$I_{B\ max\ (post)}$	$I_{C\ max\ (post)}$	Z_{chk}	$I_{positive}$	
threshold	12	0.1136	0.1136	0.1136	3.51×10^{-10}	0.0852	normal
base case	3	4636.60	1227.00	1093.00	4.06×10^{-06}	3477.30	abnormal
CLR	6	66.26	15.84	17.31	3.02×10^{-11}	49.70	abnormal
6% reactor	10	0.51	0.21	0.19	1.09×10^{-08}	0.38	abnormal
synchronous closing	12	0.14	0.15	0.14	0.000602	0.11	normal
PIR	3	138.43	27.47	42.58	2.5×10^{-07}	103.83	abnormal
PII	3	11.21	3.56	2.14	2.8×10^{-08}	8.41	abnormal

and corresponds to the number of switching steps; in particular, the capacitor switching in the last step gives the highest standard deviation. Meanwhile, the standard deviation is very low, and the maximum wavelet-scale analysis is high during the first switching step. The different characteristics of the wavelet coefficient value of maximum wavelet-scale detection are used to discriminate the type of transient inrush current signal between isolated and back-to-back capacitor switching. Fig. 6 shows an example of wavelet-scale analysis, which can detect the inrush current in the ninth scale. This scale has a wavelet coefficient value which is >1.30 times that of the wavelet coefficient in normal switching (threshold).

In Table 3, the result showed proves that the wavelet coefficient value obtained from the standard deviation is also the highest in the base case (without the transient-mitigation method). Meanwhile, the standard deviation from the wavelet coefficient value of the synchronous closing control is the most similar to the threshold (normal capacitor-rated current) because the transient-reduction control with synchronous closing has the best approach to reduce the transient inrush current. Thus, the standard deviation of the wavelet coefficient value from the synchronous closing control is slightly more than the other methods. The CLR, 6% reactor, PIR and PII have standard deviation values which are higher than the threshold and the synchronous closing control. The relationship between the standard deviation from each transient-mitigation methods is associated with the oscillations of the transient inrush current signals. Since the high standard deviation can be incurred in accordance with the high oscillation frequency of the transient inrush current, the standard deviation increased when the number of switching steps increased. The last step switching has the greatest standard deviation. Therefore, the frequency of the inrush current and the standard deviation are greatest in the last switching step.




Fig. 6 *Illustration showing the maximum wavelet-scale analysis and positive-sequence signal in the case of the capacitor step-1 switching for the detection of a high-transient inrush current*

Fig. 7*a* describes the procedure used to detect the inrush current by using the high inrush current signals from PSCAD/EMTDC. The inrush current signals obtained from phases A–C, as well as positive and zero sequences act as the inputs of the DWT. Next, the decomposition of DWT from the 1st to the 30th wavelet scales is used to determine the detection of the inrush current, as shown in Fig. 7*b*. If the maximum of the wavelet-scale detection is higher than the maximum of the wavelet scale from the threshold, this situation is considered an abnormal condition (i.e. there is a high inrush current). The standard deviation of the wavelet coefficient for the 30th scale was evaluated to classify the inrush current to determine whether it is isolated or back-to-back capacitor switching.

4 Conclusion

This paper proposed a technique which is used for the detection and classification of high-transient inrush currents during capacitor-bank switching from a normal capacitor current in order to avoid the failure of overcurrent relays (50/51) owing to triggers from a high-transient inrush current. The proposed technique uses the DWT to detect and classify the transient inrush current.

Daubechies4 (db4) is used to differentiate high-frequency components from transient inrush current signals. The maximum wavelet coefficient from the 1st scale to the 30th scale was used to detect the high-transient inrush current. The standard deviation and the maximum of the wavelet-scales detection are used to classify the type of transient inrush current, and to determine whether it is isolated or back-to-back capacitor switching. To do this, it uses an if–then statement. From the results shown in Tables 4 and 5, the proposed algorithm has the highest accuracy for detecting and classifying the transient inrush current. The protective relay can be used to detect and discriminate between the transient inrush current and normal capacitor-rated current. There were no failures of the switch devices resulting from a high-transient inrush current while the capacitor was charging.

Table 3 Standard deviation from discrete wavelet coefficient 30-scale analysis

Transient-mitigation methods	Wavelet coefficient – positive sequence (standard deviation at 30 scale)			
	1st step	2nd step	3rd step	4th step
threshold	0.01629	0.01740	0.01884	0.01884
base case	0.43064	644.61764	1027.12381	1387.92350
CLR	0.42877	9.30321	17.49608	26.34681
6% reactor	0.15089	0.08572	0.09440	0.14012
synchronous closing	0.01882	0.02187	0.02320	0.02286
PIR	0.09464	19.18744	34.56763	42.33850
PII	0.01758	1.55917	1.97209	2.06461

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่อนุญาตให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

© The Institution of Engineering and Technology 2018




Fig. 7 *Flow chart of the techniques proposed for the detection and classification of the high-transient inrush current*
(a) Inrush current detection, ***(b)*** Inrush current classification

Table 4 Summary of the performance of the proposed technique for classification of the high-transient inrush current with six different cases of transient-mitigation methods

Transient-mitigation	Performance summary for classification				Accuracy, %
	1st step	2nd step	3rd -step	4th step	
base case	NS	BBS	BBS	BBS	100
PIR	NS	BBS	BBS	BBS	100
PII	NS	BBS	BBS	BBS	100
CLR	NS	BBS	BBS	BBS	100
6% reactor	NS	BBS	BBS	BBS	100
synchronous closing	NS	NS	NS	NS	100

Note: NS = normal switching (isolated) and BBS = back-to-back switching.

Table 5 Summary of protective relay operation to prevent failure due to inrush current during capacitor switching with various switching inception angles, and for the six different cases of the transient-mitigation method

Transient mitigation	Number of case studies	Transient inrush current	Relay operated	Accuracy, %
base case	48	48	no	100
PIR	48	48	no	100
PII	48	48	no	100
CLR	48	48	no	100
6% reactor	48	48	no	100
synchronous closing	4	4	no	100

5 Acknowledgment

The authors wish to acknowledge the financial support received from the enconfund-research for student, Energy Policy and Planning Office (EPPO) Research Fund, Ministry of Energy, Thailand.

6 References

[1] Kalyuzhny, A., Reshef, B., Yehuda, G., *et al.*: 'Design of capacitor bank in parallel to photovoltaic power plant'. IEEE EUROCON 2013, Zagreb, Croatia, July 2013, pp. 1362–1368

[2] Tilakul, K., Buasri, P., Kaewrawang, A., *et al.*: 'Capacitor location and size determination to reduce power losses of a distribution feeder in Lao PDR', *Int. J. Comput. Electr. Eng.*, 2012, **4**, pp. 32–36

[3] Manglani, T., Shishodia, Y.S.: 'A survey of optimal capacitor placement techniques on distribution lines to reduce losses', *Int. J. Recent Res. Rev.*, 2005, **1**, pp. 1–7

[4] Grunbaum, R., Ingestrom, G., Ekehov, B., *et al.*: '765 kV series capacitors for increasing power transmission capacity to the cape region'. IEEE 2012 Power Engineering Society Conf. Exposition in Africa (Power Africa), Johannesburg, South Africa, July 2012, pp. 1–8

[5] IEEE Standard 1036-2010: 'IEEE guide for application of shunt power capacitors', 2010

[6] Patcharoen, T., Ngaopitakkul, A., Pothisarn, C., *et al.*: 'Simulation analysis of the switching of 230 kV substation shunt capacitor banks with a 6% series reactor for limiting transient inrush currents and oscillation overvoltage', *Electr. Eng.*, 2018, **100**, (2), pp. 1–25

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของลิขสิทธิ์ทุกครั้งที่มีการนำไปใช้

© The Institution of Engineering and Technology 2018

[7] IEEE Standard C37.99-2012: 'IEEE guide for the protection of shunt capacitor banks', 2012
[8] IEC Standard 60871-1: 'Shunt capacitors for A.C. power systems having a rated voltage above 1000 V – part 1: general', 2014
[9] Mokryani, G., Siano, P., Piccolo, A.: 'Detection of inrush current using S-transform and competitive neutral network'. 12th Int. Conf. Optimization of Electrical and Electronic Equipment (OPTIM), Brasov, Romania, May 2010, pp. 191–196
[10] Farias, P.E., Peres de Morais, A., Cardoso, G., *et al.*: 'Transients detection and classification in distribution networks for high impedance faults identification'. 49th Int. Universities Power Engineering Conf. (UPEC), Cluj-Napoca, Romania, September 2014, pp. 1–6
[11] Buggaveeti, S.K., Brahma, S.M.: 'A morphological filter to distinguish a fault from capacitor switching'. 2010 IEEE PES Transmission and Distribution Conf. Exposition, New Orleans, LA, USA, June 2010, pp. 1–5
[12] Buggaveeti, S.K., Brahma, S.M.: 'Improved overcurrent protection of capacitor banks using mathematical morphology', *IEEE Trans. Power Deliv.*, 2011, **26**, (3), pp. 1972–1979
[13] Tan, R.H.G., Ramachandaramurthy, V.K.: 'Capacitor bank switching classification using scale selection continuous wavelet transform'. Int. Conf. Power Electronics and Drive Systems (PEDS), Taipei, Taiwan, January 2010, pp. 950–955
[14] Perera, N., Rajapakse, A.D.: 'Power system transient classification for protection relaying'. 13th Int. Conf. Harmonics and Quality of Power, Wollongong, NSW, Australia, November 2008, pp. 1–6
[15] Chacon, M.I., Duran, J.L., Santiesteban, L.A.: 'A wavelet-fuzzy logic based system to detect and identify electric power disturbances'. IEEE Symp. Computational Intelligence in Image and Signal Processing (CIISP), Honolulu, HI, USA, June 2007, pp. 52–57
[16] Das, J.C.: 'Analysis and control of large-shunt-capacitor-bank switching transients', *IEEE Trans. Ind. Appl.*, 2005, **41**, (6), pp. 1444–1451
[17] Ali, S.A.: 'Capacitor banks switching transients in power systems', *Can. Res. Dev. Center Sci. Cult. Energy Sci. Technol.*, 2011, **2**, (2), pp. 62–73
[18] Iizarry-Silvestrini, M.F., Vélez-Sepúlveda, T.E.: 'Mitigation of back-to-back capacitor switching transients on distribution circuits'. Department of Electrical and Computer Engineering, University of Puerto Rico, 2006
[19] Suwanasri, T., Wattanawongpitak, S., Suwanasri, C.: 'Multi-step back-to-back capacitor bank switching in a 115 kV substation'. Int. Conf. Electrical Engineering/Electronics Computer Telecommunications and Information Technology (ECTI-CON), Chiang Mai, Thailand, June 2010, pp. 459–463
[20] '*EMTDC: transient analysis for PSCAD power system simulation, Manitoba HVDC research centre*' (Manitoba HVDC Research Centre Inc., Manitoba, 2003)
[21] Transmission System Operation Planning Department: '*Switching and transmission line diagram*' (Electricity Generation Authorization Thailand Press, Bangkok, Thailand, 2010)
[22] Masoum, M.A.S., Jamali, S., Ghaffarzadeh, N.: 'Detection and classification of power quality disturbances using discrete wavelet transform and wavelet networks', *IET Sci., Meas. Technol. Meas. Technol.*, 2009, **4**, (4), pp. 193–205
[23] Rodrfguez, A., Aguado, J., Martin, F., *et al.*: 'Classification of power quality disturbances using wavelet and artificial neural network'. Int. Conf. Power System Technology (POWERCON), Hangzhou, China, December 2010, pp. 1–7

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่อนุญาตให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

© The Institution of Engineering and Technology 2018



Open Physics
formerly Central European Journal of Physics

Editor-in-Chief: Seidel, Sally
Managing Editor: Lesna-Szreter, Paulina

1 Issue per year

IMPACT FACTOR 2016 (Open Physics): 0.745
IMPACT FACTOR 2016 (Central European Journal of Physics): 0.765

CiteScore 2016: 0.82

SCImago Journal Rank (SJR) 2015: 0.458
Source Normalized Impact per Paper (SNIP) 2015: 1.142

Volume 16, Issue 1 ‹ Previous Article Next Article ›

Simulation study and experimental results for detection and classification of the transient capacitor inrush current using discrete wavelet transform and artificial intelligence

OPEN ACCESS
DOWNLOAD PDF

Theerasak Patcharoen / Suntiti Yoomak / Atthapol Ngaopitakkul / Chaichan Pothisarn

Published Online: 2018-04-18 | **DOI:** https://doi.org/10.1515/phys-2018-0016

Abstract

This paper describes the combination of discrete wavelet transforms (DWT) and artificial intelligence (AI), which are efficient techniques to identify the type of inrush current, analyze the origin and possible cause on the capacitor bank switching. The experiment setup used to verify the proposed techniques can be detected and classified the transient inrush current from normal capacitor rated current. The discrete wavelet transforms are used to detect and classify the inrush current. Then, output from wavelet is acted as input of fuzzy inference system for discriminating the type of switching transient inrush current. The proposed technique shows enhanced performance with a discrimination accuracy of 90.57%. Both simulation study and experimental results are quite satisfactory with providing the high accuracy and reliability which can be developed and implemented into a numerical overcurrent (50/51) and unbalanced current (60C) protection relay for an application of shunt capacitor bank protection in the future.

Keywords: capacitor switching transient; inrush current; back-to-back capacitor switching; isolated capacitor switching; discrete wavelet transform; fuzzy inference system

PACS: 88.80.F-; 84.60.Ve

Feedback

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Research Article Open Access

Theerasak Patcharoen, Suntiti Yoomak, Atthapol Ngaopitakkul*, and Chaichan Pothisarn

Simulation study and experimental results for detection and classification of the transient capacitor inrush current using discrete wavelet transform and artificial intelligence

https://doi.org/10.1515/phys-2018-0016
Received November 1, 2017; accepted November 30, 2017

Abstract: This paper describes the combination of discrete wavelet transforms (DWT) and artificial intelligence (AI), which are efficient techniques to identify the type of inrush current, analyze the origin and possible cause on the capacitor bank switching. The experiment setup used to verify the proposed techniques can be detected and classified the transient inrush current from normal capacitor rated current. The discrete wavelet transforms are used to detect and classify the inrush current. Then, output from wavelet is acted as input of fuzzy inference system for discriminating the type of switching transient inrush current. The proposed technique shows enhanced performance with a discrimination accuracy of 90.57%. Both simulation study and experimental results are quite satisfactory with providing the high accuracy and reliability which can be developed and implemented into a numerical overcurrent (50/51) and unbalanced current (60C) protection relay for an application of shunt capacitor bank protection in the future.

Keywords: capacitor switching transient; inrush current; back-to-back capacitor switching; isolated capacitor switching; discrete wavelet transform; fuzzy inference system

PACS: 88.80.F-, 84.60.Ve

1 Introduction

According to the shunt capacitor banks need to be energized and de-energized (switched-in and switch-out) several times in accordance with the behavior of the system load profile, which it is not stable, these banks are created that the switching transient inrush current when they are switched on. The three-phase overcurrent protection relay (50/51) with short time overcurrent and instantaneous functions shall be applied with the desirable minimum pickup of 135% of nominal phase current for grounded wye banks or 125% for ungrounded banks. The operation delay is set long enough to avoid false trips during switching [1, 2]. In modern IEDs (Intelligent Electronic Devices), the time overcurrent functions with fundamental frequency band-pass filters are not sensitive to inrush currents. Successful operation of modern IEDs may be obtained by setting instantaneous relays at a lower value compared with relays without band-pass filters; typically, 3 to 4 times the capacitor bank rated current is sufficient to override back-to-back bank switching [1, 2]. Practically, the minimum pickup is around 15 times the capacitor bank rated current (without band-pass filters) which there is less than the rated short-circuit of the system. It is enough to avoid the relay mal-operation from transient inrush current during energizing the reactive power. However, the suitable pickup setting for instantaneous function shall be 3 to 4 times of the capacitor bank rated current and a few cycles delay because it is convenient for protecting the capacitor in case of the harmonic current presence in the system [3]. Therefore, when designing the shunt capacitor bank protection scheme, it is very important to clearly discriminate between the normal capacitor current and transient capacitor inrush current due to capacitor energizing.

Works of literature on transient classification and discrimination techniques were presented in recent publications [4–11]. These papers have explained a new method for detecting and classifying the power quality distur-

***Corresponding Author: Atthapol Ngaopitakkul:** Faculty of Engineering, King Mongkut's Institute of Technology Ladkrabang, Chalongkrung Road, Ladkrabang, Bangkok 10520, Thailand, E-mail: atthapol.ng@kmitl.ac.th

Theerasak Patcharoen, Suntiti Yoomak, Chaichan Pothisarn: Faculty of Engineering, King Mongkut's Institute of Technology Ladkrabang, Chalongkrung Road, Ladkrabang, Bangkok 10520, Thailand

Open Access. © 2018 Theerasak Patcharoen et al., published by De Gruyter. This work is licensed under the Creative Commons Attribution-NonCommercial-NoDerivs 4.0 License.

Unauthenticated
Download Date | 4/30/18 4:48 AM

bance both industries and utilities. The transient classification using various techniques, for instance, using S-Transform and Competitive Neural Network [5], Mathematic morphology [7, 8], Continuous wavelet transform [9], Decision Tree-based Classifiers and Hidden Markov Model [10] and Wavelet-fuzzy logic [11]. The several results of their literatures are effectively detected and classify the transient inrush current from other events. On the other hand, many kinds of literature provide the technique to classify the transient by obtaining the inrush current signal from switching capacitor bank with only a series reactor. Some literatures simulated only the single step switching. It is not enough and does not cover all of the protection schemes. Additionally, some researchers need the voltage signal to investigate the transient oscillation for discriminating the transient capacitor switching. In the meanwhile, the problem of classification and discrimination transient inrush current remains as an open problem for better discussing and improving the solutions. However, the techniques to detect, classify and discriminate the transient inrush current which is occurred from the 6-difference cases of the transient mitigation methods were not presented.

Therefore, this paper proposes a new technique for detection and classification of the high transient inrush current with the 6-difference cases of transient mitigation methods (for instance, pre-insertion resistor, pre-insertion inductor, current limiting reactor, 6% reactor and synchronous closing control) which are normally found in the application of capacitor bank. The DWT is performed to extract the high-frequency component which is contained in the transient inrush currents. The wavelet coefficients of the scale 1-30 from the DWT will be used for detection. Then, the standard deviation of wavelet scale coefficient will be determined for classifying the possible case of normal switching (isolated) or back-to-back capacitor switching [4]. The total case studies of 244 cases have been tested and verified with various 12 switching inception angles. The results from DWT are an input to the Artificial Intelligence (AI). The type of intelligence is a "Fuzzy Inference System (FIS)". In order to discriminate the transient inrush current which is occurred from the 6-difference cases of the transient mitigation methods will be used by the fuzzy inference system. The results show that the proposed technique can effectively perform the detection, classification and discrimination of the transient inrush current during capacitor switching which provides the high accuracy more than 90%. It can be developed to overcurrent (50/51) and unbalanced current (60C) protection relay for avoiding the relay mal-operation from high transient inrush current in the future. In addition, the proposed methods can help an engineer who works in the field of protective relay to identify the type of transient signals.

2 System simulation study

2.1 System modeling

The substation shunt capacitor bank used as a model is shown in Figure 1 [12]. The 4th-steps capacitor bank which is rated 72 Mvar, 230 kV is used to simulate the high transient inrush current and classify the possible cases of switching. The three-phase voltage source model is represented by equivalent circuit with a short circuit value of 10 kA [4]. The transient mitigation method for 6-difference cases was numerically simulated: a base-case, with a pre-insertion resistor, with a pre-insertion inductor, with a current limiting reactor, with a series 6% reactor and using synchronous closing control [3]. The inrush current with variation of the inception angle for capacitor bank switching at 0, 30, 60, 90, 120, 150, 180, 210, 240, 270, 300 and 330 degrees were recorded. The switching transient patterns were varied into 6 different cases as following:

- Simulations using a base case (uncontrolled transient energization)
- Simulation using the pre-insertion resistors; each with a resistance value of approximately 86 Ω.
- Simulation using the pre-insertion inductors; each with a reactance value of approximately 119 mH.
- Simulations using the current limiting reactors; each with inductance value of approximately 1 mH/phase.
- Simulations using the series 6% reactors; each with an inductance value of approximately 166 mH per phase.
- Simulations using synchronous closing control for the controlled shunt capacitor bank.

2.2 High transient inrush current

To design a protection scheme of capacitor bank able to detect and classify the transient inrush current. Each kind of transient inrush current is very important to be prepared. The PSCAD/ EMTDC [13] was used for simulation by using the sampling frequency of 250 kHz. These recorded signals were used to be an input for wavelet analysis. The example of high transient inrush current form 6-difference cases of transient mitigation methods was shown in Figure 2.

The inrush current has been increased while the last step switching. The typical amplitude of the inrush current for back-to-back energization is several kAs with a

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้
Unauthenticated
Download Date | 4/30/18 4:48 AM




Figure 1: The system used in this simulation studies in case of isolated and back-to-back capacitor switching transients [12]




Figure 2: High transient inrush current which is energized by the capacitor bank in 4th-step switching (back-to-back switching) [4]

frequency of more than 2 kHz. The magnitude and frequency of this inrush current is, therefore, much higher than that of an isolated bank. Generally, the isolated capacitor bank switching has an inrush frequency between 300 Hz to 2 kHz and not exceed 20 times of capacitor rated current because the large impedance of network can reduce this inrush current.

3 Proposed techniques

3.1 Discrete wavelet transform for detection and classification

The discrete wavelet transforms based on Daubechis wavelet has been used to detect and classify the high transient inrush current [14]. Figure 3 shows the structure of the proposed techniques for the transient inrush current classifier. The structure is composed of the discrete wavelet transform, wavelet scale analysis, maximum scale selection and transient classification from the inrush current 6-difference cases of transient mitigation methods in order to investigate the possible cause of capacitor bank switching. The DWT is used to analyze the transient signal at scale selecting between 1 to 30 scales only. The mother wavelet, db4 is also used to analyze the transient disturbance owing to less time requirement to do the calculation and provide the classification more correctly than others [10]. The wavelet coefficient from each scale will be determined by Equation (1) [15, 16]. The discrete wavelet transforms (DWT) is used to analyze the transient signal at scale selecting from first scale to thirty scales only.

$$E_{\psi}(s) = \sum_{m=0}^{n} |DWT(m,n)|^{2}(1) \quad (1)$$




Figure 3: The structure of transient inrush current detection and classification system with DWT

The wavelet coefficient in each phase during capacitor switching will be conducted for detection the high transient inrush current by using an if-then statement which will be compared with the wavelet coefficient during capacitor rated current (threshold, steady state) as follows.

If (IA,max) > (1.3xThreshold),1,0),
If (IB,max) > (1.3xThreshold),1,0),
If (IC,max) > (1.3xThreshold),1,0),

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้
Unauthenticated
Download Date | 4/30/18 4:48 AM

If (Imax,positive) > (1.3xThreshold),1,0)
and
If (AND (Imax,positive) = 1,
SUM (IA:IB:IC,max) ≥ 2),"Abnormal","Normal")

The above if-then statement is designed to match the high transient inrush current phenomena and the philosophy of the protective relay setting accordance with IEC 60871-1:2014, IEC 60871-3:2015, IEEE Std. 1036-2010 and IEEE Std. C37.99-2012. The capacitor units shall be suitable for continuous operation at an r.m.s. current of 1.30 times the normal rated current that occurs at rated sinusoidal voltage and rated frequency, excluding transients. Therefore, for banks with separate overload and short-circuit protection, the overload protection is normally set in the range of 1.3 and 1.4 times rated current. The operating delay time is set long enough to avoid false trips during switching. The short-circuit protection is set above 3In and a few cycles delay. Refer to the if-then statement as above, the 130% or 1.3 times is from the maximum of capacitor overloading condition. If current phase A, B, C and positive sequence current are higher than the 1.3 times. It is a risk for capacitor damage and exposure due to capacitor overloading. This criterion is the pick-up current setting for overcurrent relay protection. During capacitor switching to close state, the transient inrush current phase A, B, C and positive sequence current will be increased rapidly and higher than the threshold. Therefore, the result of a proposed algorithm is the abnormal condition. Moreover, if the summation of wavelet coefficient of the positive sequence current is higher than the threshold and the summation of wavelet coefficient in each phase can detect more than 2 phases. We can conclude that these signals are abnormal. The criteria of the summation of wavelet coefficient in phase A, B and C shall be used equally or more than 2-phase detection because some of the switching devices are closed nearly to 0 degrees. Thus, the inrush current is very low signal. However, we cannot judge the transient signal whether it is the inrush current switching or normal capacitor rated current. The algorithm of standard deviation will be performed in order to find the type of these transients.

In the section of classification algorithm, the standard deviation is very important features to distinguish the transient disturbance classification [9]. Therefore, the equation to calculate the standard deviation is shown in Equation (2).

$$\sigma = \sqrt{\frac{1}{N}\sum_{s=1}^{N}\left(E_{\psi}(s) - \mu\right)^2}\,(2) \qquad (2)$$

The standard deviation of the discrete wavelet scale analysis and the number of maximum scales to detect in wavelet scale analysis can be used to classify the possible cause and origin of transient inrush current both isolate and back-to-back capacitor switching by using the if-then statement. The flowchart diagram of the proposed algorithm can be shown in Figure 4.

IF (AND (STDEV,inrush,positive) > (1.3*STDEV,threshold,positive), Wavelet,scale max < (Wavelet,scale threshold), "Normal switching","Back-to-Back switching")

As the above algorithm, the standard deviation must be multiplied with 1.30 times to be setting the pick-up current (threshold). The capacitor unit can withstand for continuous operation at an r.m.s. current of 1.30 times the normal rated current that occurs at rated sinusoidal voltage and rated frequency, excluding transients. The variable "STDEV, inrush, positive" is the standard deviation which is calculated from the wavelet coefficient of positive sequence current by using the equation (2). This variable will be calculated the standard deviation totally 30 scale wavelet analysis. The variable "STDEV, threshold, positive" is the standard deviation which is calculated from wavelet coefficient of positive sequence current during normal capacitor switching totally 30 scale wavelet analysis.

3.2 Fuzzy logic inference system for discrimination

To solve the protective relay of capacitor bank maloperation from transient switching inrush current, a fuzzy-based approach is proposed. The fuzzy logic rules evaluate the multi-resolution features as well as electric characteristics in order to identify the power quality disturbances in network. The fuzzy inference system with two linguistic variables that defines 2-concept, the maximum wavelet scale detection is acted as input 1, the standard deviation is acted for input 2. Then, the output is the type of 6-difference cases for transient mitigation methods. The structure of fuzzy classifier based on the fuzzy inference system (FIS) diagram for discrimination of high transient inrush current is shown in Table 1.

Before building the fuzzy interference system, the standard deviation will be multiplied by 100 in order to easily create the membership function and can be designed a system cable of detecting and classifying the high transient inrush current as shown in Figure 5. A fuzzy inference system (FIS) is a system that uses fuzzy set theory to map inputs to outputs. Type of fuzzy inference system which is Mamdani [17, 18]. Mamdani's fuzzy inference

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้
Unauthenticated
Download Date | 4/30/18 4:48 AM




Figure 4: Flowchart diagram for detection and classification by using the discrete wavelet transforms

method is the most commonly seen fuzzy methodology using fuzzy set theory. The Mamdani type rules to discriminate the information provided by the two linguistic variable inputs. Figure 6 shows the block diagram of transient inrush current discrimination with FIS scheme based on Mamdani type rules.

Table 1: Discrimination system based on fuzzy inference – Mamdami rules

FROM DETECTION SYSTEM	FUZZY LOGIC DISCRIMINATION SYSTEM	FUZZY LOGIC - STAGE 1	FUZZY LOGIC - STAGE 2
ISOLATED SWITCHING	INPUT-1: Maximum scale wavelet Detection INPUT-2: Standard deviation	Base Case Pre-insertion resistor (PIR) Pre-insertion inductor (PII) Current limiting reactor (CLR) 6% Reactor (REA) Synchronous closing control Base Case Pre-insertion inductor (PII) Pre-insertion resistor (PIR)	
BACK-TO-BACK SWITCHING	INPUT-1: Maximum scale wavelet Detection INPUT-2: Standard deviation		Base Case Pre-insertion resistor (PIR) Pre-insertion inductor (PII)




Figure 5: The flowchart diagram for transient inrush current discrimination by using fuzzy rules

3.3 Experiment test unit

A single line diagram of the experimental test unit is shown in Figure 8. The power supply of the system is taken from the university laboratory at a voltage level of 380 V and then connecting to a step-up voltage transformer to be 415 V. The switching capacitor in each step uses the magnetic contactors k1, k2, and k3. The switched capacitor bank can be operated by push button and a power factor controller (PFR). The HRC fuses will be mainly used for short-circuit protection.

The current transformer connected to main incoming phase A to be an input of the controller. The three-phase PQ analyzer is used to do the measurement of the voltage at main bus-bar and transient inrush current in each step. The 3-step capacitor switching will have the reactive power

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้
Unauthenticated
Download Date | 4/30/18 4:48 AM




Figure 6: The block diagram of transient inrush current discrimination with Fuzzy inference schemes based on Mamdani type rules




Figure 7: Example of the fuzzy inference surface viewer based on Mamdani type in case of back-to-back capacitor switching

at 5.0 kvar per step including the series 7% reactor. The inductance rating of series reactor is 0.653 mH per phase. The shunt capacitor bank series with the 7% reactor can be used in high distribution loads (loads with more than 4-steps of capacitor banks) and in industrial applications. The inductor size is normally estimated by 7% of the capacitive reactance of the capacitor bank. The picture of experimental test unit is shown in Figure 9.Voltage and current were measured at a location in the front of the magnetic contactor. The measurement of the oscillation overvoltage and high transient inrush current was done using a power quality analyzer. However, the operation of a capacitor bank in experiment test unit will be controlled by manual mode via push button in the front side of the unit.

The controller unit receives voltage and current measurements from the potential transformer (PT) and current transformer (CT) to calculate the power factor of the system and then compares these data with the power factor




Figure 8: A single line diagram for experimental test unit in laboratory

value that is set inside the unit. After that, it sends an on/off signal to the magnetic contractor to close or open the capacitor bank circuit in each step. This test setup is downscale from the capacitor bank system in the 115-kV substation with a reactive power of 48 MVar in each step. This experimental test unit is downscaled from 115 kV to 415 V in the laboratory by using per-unit calculation to determine the size of the capacitor and other devices or equipment for the test unit.

4 Simulation of the proposed algorithm

4.1 Inrush current detection and classification using DWT

The isolated capacitor bank switching provides the maximum wavelet coefficient as the ninth scale (1st step switching). In the meanwhile, the back-to-back capacitor switches as the third scale only. This characteristic will be used to classify the transient inrush current in order to find the possible causes and origin of transient inrush current. The comparison of the wavelet scale coefficients is shown in Figures 10 – 13. The comparison of the wavelet scale coefficients by Equation (1) is considered as illustrated in Figures 12 and 13. As in the figure, the wavelet scale analysis of

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้
Unauthenticated
Download Date | 4/30/18 4:48 AM



Figure 9: Photography of the experimental test unit in a university laboratory

all step capacitor switching is plotted on the wavelet scale versus wavelet coefficient. The wavelet scale coefficient in case of the threshold obtained from discrete wavelet transform during capacitor was already energized for a period more than 100 msec. It means that the capacitor current is in a stable stage.




Figure 10: The wavelet scale analysis for detection & classification the transient inrush current in case capacitor bank the 1st-step switching (base case)




Figure 11: Maximum wavelet scale analysis for transient inrush current in case of the 4th-step switching with the 6-different cases of transient reduction control




Figure 12: The transient inrush current in maximum wavelet scale analysis for all the step capacitor bank switching in case of base case (no transient control)




Figure 13: The maximum of wavelet scale analysis and standard deviation of 30 scale wavelet coefficients for all step capacitor bank switching in the base case (with series current limiting reactor 1.0 mH)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้
Unauthenticated
Download Date | 4/30/18 4:48 AM

4.2 Inrush current discrimination using Fuzzy Inference

The discrimination system was tested with 244 cases of transient inrush current signals which were generated with the PSCAD simulation. Due to the standard deviation for linguistic variables input 2 is very low. So, they will be multiplied by 100 in order to easy for create the membership functions and Mamdani rules in FIS. In Figure 11, the maximum wavelet scale detection is a triangular membership function defined as input 1. The standard deviation is a trapezoidal membership function defined as input 2. Then, the output is as a triangular membership function.


The scheme of FIS can be shown in Figure 14. Index of membership function for first and second input are defined by triangular (trimf) and trapezoidal (trapmf) respectively. Output is represented by a triangular (trimf). The surface viewer is shown as in Figure 14. A three-dimensional curve represents the mapping from maximum wavelet scale detection (input1) and standard deviation (input2) to the type of transient reduction control (output). The fuzzy rules for isolated and back-to-back capacitor switching will be established by Mamdani 21-rule and Mamdani 35-rule respectively.

4.3 Experimental test set


For the experiment, the system's normal case has been recorded to evaluate switching transients occurred when the energized capacitor back phenomena taken into account are inrush current and voltage transients. The current signals measurement will be acted as input for wavelet transform in order to verify the proposed algorithm. The inrush current waveform and oscillation overvoltage at the bus are shown in Figure 15 and 16, respectively. In the case of a capacitor bank system without an installed reactor (base case), when considering the system current after switching in the first step, the inrush current magnitude rises to approximately 7-8 times the normal current magnitude due to the energizing current to the capacitor bank. Inrush current in the next step is higher than the previous one due to the inrush current occurring when the energizing capacitor bank combines with the current from the energized bank. It causes an increase in magnitude of the inrush current accordance with the theory.

In Figure 15, the inrush current signal for phase A, B, and C will be calculated to determine the symmetrical component of positive, negative and zero sequence. The positive sequence current of each phase will be acted an input of discrete wavelet transform to detect and classify the transient inrush current behavior as shown in Figure 17. Then, the output from wavelet classifier will be used to input for fuzzy inference for discrimination the type of transient reduction control between base case and 7% reactor. The wavelet scale analysis to detect and classify the signals whether transient created from isolated switching or back-to-back switching was shown in Figure 17. The result shows that maximum wavelet coefficient can be founded in the 2nd scale.


The fuzzy inference system for discriminating the type of transient mitigation method in case of an experimental test unit can be built in the same method as the simulation study case. But the membership function for output



(a) Definition of the linguistic variable for input 1 – max scale detection



(b) Definition of the linguistic variable for input 2 – standard deviation



(c) Definition of the output FIS – type of transient reduction control

Figure 14: Definition of the membership functions in case of back-back switching

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้
Unauthenticated
Download Date | 4/30/18 4:48 AM




Figure 15: The 3-phase inrush current waveform measured by the PQ analyzer in a university laboratory




Figure 16: The transient inrush current and voltage at bus signals from an experimental result when the 2nd-step switching with series 7% reactor

variable is different. It is only 2-output between 7% reactor and base case. The maximum wavelet scale detection is a triangular membership function defined as input 1. The standard deviation is a trapezoidal membership function defined as input 2. Then, the output is as a triangular membership function.




Figure 17: The wavelet scale analysis for detection and classification of the transient inrush current in case capacitor bank the 1st-step switching (experimental – 7% reactor).

5 Results of proposed algorithm

5.1 Simulation study results

The proposed algorithm has shown satisfactory performance to detect, classify and discriminate the transient inrush current in the various types of capacitor switching transient. The errors of an algorithm will have occurred when switching at reference voltage phase A as 0 degree and 180 degrees because this switching inception angle provides the zero voltage across the circuit breaker [4]. So, the transient inrush current does not occur.

5.2 Experimental results

The experimental results are shown in Table IV and V. The proposed algorithm shows excellent performance to detect, classify and discriminate the high transient inrush current.

The results of the proposed algorithm were shown in Table 2, 3, 4 and 5 respectively. The wavelet coefficient corresponds with the switching sequence. The wavelet coefficient will be increased when the number of step-switching is increased. The last step-switching provides the highest of wavelet coefficient which is corresponding with the inrush current in the system as the capacitor switching theory (Isolated & Back-to-Back capacitor switching). Each of the wavelet coefficient from the 6-difference cases of transient reduction control can be found that the switching capacitor bank without transient reduction control (base case) have the highest value of wavelet coefficient, but the maximum of wavelet scale detection is very minimum. In the meanwhile, the switching capacitor bank with synchronous closing control has the lowest value of wavelet coefficient, but the maximum of wavelet scale detection is so high. It is concluded that if the maximum of wavelet scale analysis is high, the inrush current is very low. Contrarily, if the maximum of wavelet scale analysis is very low, it has the meaning that the inrush current is very high. On the other hand, if the wavelet coefficient is so high, the inrush current is so high too. Therefore, the wavelet coefficient value is corresponding with the high transient inrush current signal by the wavelet coefficient which will be highest value when the capacitor bank switching in the last step. Regarding the fuzzy inference system, it shows the high accuracy to discriminate the high transient inrush current in case of the transient mitigation method of synchronous switching control and pre-insertion inductor respectively. In the meanwhile, the pre-insertion resis-

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้
Unauthenticated
Download Date | 4/30/18 4:48 AM

Table 2: Detection and classification using DWT

Type of inrush current	Performance Conclusion for Inrush Current Classification				% Accuracy
	1st-Step	2nd-Step	3rd-Step	4th-Step	
Base Case	NS	BBS	BBS	BBS	100%
PIR	NS	BBS	BBS	BBS	100%
PII	NS	BBS	BBS	BBS	100%
CLR	NS	BBS	BBS	BBS	100%
6% Reactor	NS	BBS	BBS	BBS	100%
SW Syn	NS	NS	NS	NS	100%

Note:
NS = Normal switching
BBS = Back-to-back switching

Table 3: Discrimination using fuzzy inference system

Type of inrush current	No. event	Transients inrush current signals						Errors %	Acc.
		Base case	PIR	PII	CLR	6% REA	SW SYN		
Base case	48	43	0	0	5	0	0	5	89.58
PIR	48	0	37	3	4	4	0	11	77.08
PII	48	0	0	48	0	0	0	0	100.00
CLR	48	2	0	0	45	1	0	3	93.75
6% Reactor	48	0	0	2	0	44	2	4	91.67
SW Syn	4	0	0	0	0	0	4	0	100.00
ALL Transients	244 cases								
Performance	ISOLATED CAPACITOR SWITCHING 78.69% BACK-TO_BACK CAPACITOR SWITCHING 94.54% ALL CAPACITOR SWITCHING TRANSIENTS 90.57%								

Table 4: Detection and classification using DWT

Type of inrush current	Performance conclusion for inrush current classification			% Accuracy
	1st-Step	2nd-Step	3rd-Step	
Base Case	NS	BBS	BBS	100%
7% Reactor	NS	BBS	BBS	100%

Note: NS = Normal switching
BBS = Back-to-back switching

tor has the highest of error discrimination because each of transient mitigation method that provided with the value of standard deviation and max scale detection had nearly value in each mitigation method. It is quite difficult to discriminate the type of transient mitigation method with FIS. However, the proposed algorithm provides the accuracy more than 90% for classifying the all capacitor switching transient inrush currents.

6 Conclusion

This paper presents the technique of detection, classification and discrimination of the high transient inrush current during capacitor bank switching occurring on the substation shunt capacitor bank in order to avoid the overcurrent relay (50/51) and unbalanced current relay (60C) maloperation due to failed trip from high transient inrush current. This paper described the approach to detect and classify high transient inrush current, which occurs from the energization of an HV substation shunt capacitor bank, rated 4×72 Mvar/230 kV, in a Thailand's substation system. The main purpose of the new algorithm in this paper is clear to discriminate between the normal capacitor current and transient capacitor inrush current only. The protective relay can be known that the type of transient signals is the inrush current or normal capacitor rated current. Thus, the relay will not be tripped (block function) from the type of transient inrush current signal.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้
Unauthenticated
Download Date | 4/30/18 4:48 AM

Table 5: Discrimination using fuzzy inference system

Type of inrush current	No. events	Transients inrush current signals		Errors	% Accuracy
		Base case	7% Reactor		
Base case	3	3	0	0	100.00
7% Reactor	3	0	3	0	100.00
ALL Transients	6 cases				
Performance	ISOLATED CAPACITOR SWITCHING 100% BACK-TO_BACK CAPACITOR SWITCHING 100% ALL CAPACITOR SWITCHING TRANSIENTS 100%				

PSCAD/EMTDC was used to simulate transient inrush current with the transient mitigation methods in six different cases. Wavelet scale analysis can be used to detect and classify the possible cause of transient inrush current both isolate and back-to-back capacitor switching. The type of Artificial intelligence is a Fuzzy Inference System which will be used to discriminate and distinguish the type of capacitor switching in the 6-different cases of transient reduction control. The proposed techniques show the highest accuracy and satisfaction for detection, classification and discrimination in both the experimental test unit and simulation study. It can be developed to the numerical protective relay in the protection scheme of the HV shunt capacitor bank.

However, the next research will be a further study on how to discriminate between short-circuit current and inrush current signals. The protection algorithm will be conducted. Finally, the author expected that the software engineer who was responsible to develop the computer processor in IED have an idea to classify the type of transient signal during capacitor switching.

Acknowledgement: The authors wish to acknowledge the financial support for this research (No. KREF045507) from the King Mongkut's Institute of Technology Ladkrabang research fund, Thailand.

References

[1] IEEE Standard 1036, IEEE Guide for Application of Shunt Power Capacitors, 2010.

[2] IEC Standard 60871-1, Shunt Capacitors for A.C. Power Systems Having a Rated Voltage above 1000V – Part 1: General, 2014.

[3] IEEE Standard C37.99, IEEE Guide for the Protection of Shunt Capacitor Banks, 2006.

[4] Patcharoen T., Ngaopitakkul A., Pothisarn C., Leelajindakrairerk M., Simulation analysis of the switching of 230 kV substation shunt capacitor banks with a 6% series reactor for limiting transient inrush currents and oscillation overvoltage, Electrical Engineering (2017), (in press), DOI:10.1007/s00202-017-0516-4.

[5] Mokryani G., Siano P., Piccolo A., Detection of Inrush Current Using S-Transform and Competitive Neutral Network, International Conference on Optimization of Electrical and Electronic Equipment (OPTIM) (20-22 May 2010, Brasov, Romania, Romania), IEEE, 2010, 191-196.

[6] Farias P.E., de Morais A.P., Cardoso G., Oliveira A.L., Transients Detection and Classification in Distribution Networks for High Impedance Faults Identification, International Universities Power Engineering Conference (UPEC) (2-5 September 2014, Cluj-Napoca, Romania), IEEE, 2014, 1-6.

[7] Buggaveeti S.K., Brahma S.M., A Morphological Filter to Distinguish a Fault from Capacitor Switching, IEEE PES Transmission and Distribution Conference and Exposition (19-22 April 2010, New Orleans, LA, USA), IEEE, 2010, 1-5.

[8] Buggaveeti S.K., Brahma S.M., Improved Overcurrent Protection of Capacitor Banks Using Mathematical Morphology, IEEE Transactions on Power Delivery, 2011, 26, 3, 1972-1979.

[9] Tan R.H.G., Ramachandaramurthy V.K., Capacitor Bank Switching Classification using Scale Selection Continuous Wavelet Transform, International Conference on Power Electronics and Drive Systems (2-5 November 2009, Taipei, Taiwan), IEEE, 2009, 950-955.

[10] Perera N., Rajapakse A.D., Power System Transient Classification for Protection Relaying, International Conference on Harmonics and Quality of Power (28 September - 1 October 2008, Wollongong, NSW, Australia), IEEE, 2008, 1-6.

[11] Chacon M. I., Duran J.L., Santiesteban L.A., A Wavelet-Fuzzy Logic Based System to Detect and Identify Electric Power Disturbances, IEEE Symposium on Computational Intelligence in Image and Signal Processing (IEEE CIISP (2007) (1-5 April 2007, Honolulu, HI, USA), 52-57.

[12] Transmission System Operation Planning Department, Switching and Transmission Line Diagram, Electricity Generation Authorization Thailand Press., Thailand, 2010.


[13] Manitoba HVDC Research Centre, EMTDC: Transient Analysis for PSCAD Power System Simulation, Manitoba HVDC Research Centre Inc., Manitoba, Canada, 2003.

[14] Masoum M.A.S., Jamali S., Ghaffarzadeh N., Detection and classification of power quality disturbances using discrete wavelet transform and wavelet networks, IET Science, Measurement & Technology, Measurement and Technology, IET, 2010, 4, 193-205.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้
Unauthenticated
Download Date | 4/30/18 4:48 AM

[15] Rodrfguez A., Aguado J., Martin F., Mufioz J., Medina M., Ciumbulea G., Classification of Power Quality Disturbances using Wavelet and Artificial Neural Network, International Conference on Power System Technology (POWERCON) (24-28 October 2010, Hangzhou, China), IEEE, 2010, 14-7.
[16] Wavelet Toolbox User's Guide (R2016a), MathWorks, Inc., 2016.
[17] Fuzzy Logic Toolbox User's Guide (R2016a), MathWorks, Inc., 2016.
[18] Mielczarski W., Fuzzy Logic Techniques in Power Systems, Physica-Verlag Heidelberg, 1998

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้
Unauthenticated
Download Date | 4/30/18 4:48 AM



About this article

Check for updates

Cite this article as:
Patcharoen, T., Ngaopitakkul, A., Pothisarn, C. et al. Electr Eng (2017). https://doi.org/10.1007/s00202-017-0516-4

DOI
https://doi.org/10.1007/s00202-017-0516-4

Publisher Name
Springer Berlin Heidelberg

Print ISSN
0948-7921

Online ISSN
1432-0487

About this journal

Reprints and Permissions

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


Simulation analysis of the switching of $ $230\hbox { kV}$$ 230kV substation shunt capacitor banks with a 6% series reactor for limiting transient inrush currents and oscillation overvoltage

Theerasak Patcharoen, Atthapol Ngaopitakkul, Chaichan Pothisarn & Monthon Leelajindakrairerk

Electrical Engineering
Archiv für Elektrotechnik

ISSN 0948-7921
Volume 100
Number 2

Electr Eng (2018) 100:435-459
DOI 10.1007/s00202-017-0516-4



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Springer

Your article is protected by copyright and all rights are held exclusively by Springer-Verlag Berlin Heidelberg. This e-offprint is for personal use only and shall not be self-archived in electronic repositories. If you wish to self-archive your article, please use the accepted manuscript version for posting on your own website. You may further deposit the accepted manuscript version in any repository, provided it is only made publicly available 12 months after official publication or later and provided acknowledgement is given to the original source of publication and a link is inserted to the published article on Springer's website. The link must be accompanied by the following text: "The final publication is available at link.springer.com".

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Author's personal copy

Electr Eng (2018) 100:435–459
https://doi.org/10.1007/s00202-017-0516-4

ORIGINAL PAPER

Simulation analysis of the switching of 230 kV substation shunt capacitor banks with a 6% series reactor for limiting transient inrush currents and oscillation overvoltage

Theerasak Patcharoen[1] · **Atthapol Ngaopitakkul**[1] · **Chaichan Pothisarn**[1] · **Monthon Leelajindakrairerk**[1]

Received: 16 November 2014 / Accepted: 27 February 2017 / Published online: 10 March 2017
© Springer-Verlag Berlin Heidelberg 2017

Abstract This paper presents the simulation and investigation of switching large shunt capacitor banks in a 230 kV Thailand substation system. Simulations are performed using PSCAD/EMTDC to determine the peak of the transient inrush currents, the oscillation overvoltage and the frequency of the inrush current. The inrush current is generated by energizing the 4 × 72 Mvar, 230 kV shunt capacitor banks. The purpose is to observe and investigate the behaviour of transient inrush currents and oscillation overvoltages to ensure the safe and successful operation of shunt capacitor banks. The methodology of inrush current transient analysis and transient reduction control was studied. The proposed method for controlling system transients during capacitor energization is through the use of a switching shunt capacitor bank with a series 6% reactor. The simulation cases for transient mitigation are numerically conducted for six different cases: a base case, with a pre-insertion resistor, with a pre-insertion inductor, with a current-limiting reactor, with a series 6% reactor and using synchronous closing control. The effects of parameters such as the sizing of the current-limiting reactor, the capacitor bank rating and the short-circuit impedance of the system are investigated. The simulation results demonstrate that the switching shunt capacitor bank with a series 6% reactor is effective in reducing the high transient inrush currents and oscillation overvoltages.

Keywords Shunt capacitor bank · Inrush current · Switching transients · Oscillation overvoltage · Current-limiting reactor · 6% reactor · Back-to-back capacitor switching

✉ Atthapol Ngaopitakkul
atthapol.ng@kmitl.ac.th

[1] Faculty of Engineering, King Mongkut's Institute of Technology Ladkrabang, Chalongkrung Road, Ladkrabang, Bangkok 10520, Thailand

1 Introduction

At present, the shunt capacitor bank is an important electrical equipment when we consider electrical systems in buildings, industries and utilities. The shunt capacitor bank generates the reactive power used in the network system. It is common practice to install shunt capacitors at all voltage levels in the power system. The application of shunt capacitor banks has many advantages such as reducing the power losses in power cables and transformers, improving the voltage profile in long transmission lines, increasing the system capacity, increasing the power factor, reducing the electricity bills and preventing penalty charges on kvar demand. These benefits apply to both distribution and transmission systems. However, the behaviour of the load profile of the system and the bus voltage are not constant, and shunt capacitor banks need to be switched in and out several times. The switching of shunt capacitor bank is a frequent utility operation that potentially occurs multiple times per day and hundreds of time per year throughout the system. It depends on the need for system voltage/Var support from the capacitor banks. Capacitor banks are applied to keep the reactive power at the voltage level of the transmission system. Transient-related currents and voltages appear on a power system as a result of utility capacitor bank installations, including voltage transients at the capacitor bank substation and neighbouring substations, thereby impacting the power quality on sensitive customer loads due to variations in voltage when capacitor banks are energized. In addition, capacitor bank switching can lead to the phenomenon of inrush currents. Inrush currents can cause the mal-operation of protective relays and insulation damage

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Author's personal copy

of power equipment, especially power circuit breakers and capacitor units.

Therefore, the energization of capacitor banks, which affects the capacitive load, may lead to high transient inrush currents and oscillation overvoltage at the capacitor bank terminal. Capacitor bank energizing transients have becoming increasingly more important with the growing number of capacitor bank installations in power systems. When a capacitor bank is energized from a bus that does not have other capacitor banks energized, the situation is called "isolated capacitor bank switching"; on the other hand, when the capacitor bank is energized from a bus that has other capacitor banks energized, it is called "back-to-back capacitor bank switching" [1].

In addition to the work in various fields that are reviewed in this paper [2–42], there are many studies that focus on capacitor switching applications. A new method to determine the optimal location for capacitor banks and distributed generation (DG) systems has been proposed using multi-objective problem-solving techniques based on bacterial foraging particle swarm optimization (BF-PSO) [2]. The results from the simulation show that implementing the optimization algorithm can reduce the costs of power losses and improve the voltage profile of the system. Another study by Injeti and et al. used the Bat algorithm (BA) and Cuckoo search (CS) algorithm to determine the optimal placement of capacitor banks in a radial distribution and minimize the real power loss [3]. A shunt capacitor bank control strategy based on an ant colony system is shown in [4]. This can reduce the penalty bills of consumers by improving the power factor through the appropriate switching of shunt capacitor banks.

Capacitor switching transients were analysed to investigate the behaviour of high inrush currents and oscillation overvoltages for isolated capacitor banks. The transients that occur during capacitor bank energization are presented using both simulation and experimental measurements [5]. The mitigation of capacitor bank switching can be achieved using different techniques such as applying pre-insert resistors and series reactors, and synchronous switching control has been applied and simulated using systems with shunt capacitor banks in LV & MV distribution systems. According to the literature, pre-insertion resistors or pre-insertion inductors have been used in the electric utility industry for many years to control switching transients that result from the energization of the capacitor banks [6–8]. As a result, remote overvoltage mitigation methods have shown that pre-insertion inductors are not always as effective as pre-insertion resistors. The application of synchronous closing control is presented in the literature [9,10]. The paper discusses the functioning principles of modern methods for the synchronous switching of circuit breakers, especially for shunt reactors and capacitors, to limit the transients that occur. The problem of termination or failure on the high-voltage side is due to the installation of the capacitor bank on the low-voltage side [11]. This investigation is performed by the switching of an isolated capacitor bank in an electric distribution network. Methodologies for the analysis and control of the switching transients from the capacitor bank are discussed [12,13]. This includes a theory for controlling the switching transients along with simulation based on a distribution network. Isolated and back-to-back capacitor bank switching were studied. In the literature [14], the harmonic transients mitigation technique was studied by using a pre-insertion resistor at the distribution feeder. As a result, the pre-insertion resistor was effective in slightly reducing the harmonic transients. In addition, the mitigation of transients due to capacitor switching was presented in the literature [15,16]. However, the investigation was performed for a high-voltage system. The results show that the current-limiting reactor, pre-insertion inductor, synchronous switch and pre-insert resistor can significantly reduce the magnitude of transient inrush currents.

New innovations on transient mitigation techniques were presented in recent publications [17–27]. These methods proposed new techniques to limit transient inrush currents and overvoltage. They included decision tables [17], hybrid switches with controlled switching [18], thyristor-switched capacitors [19], changing the series reactor [20], new resistive capacitor switching transient limiters (RCSTLs) [23], mitigation techniques on MV-capacitor banks with VCBs [24], solid-state transient limiters for capacitor bank switching transient [25] and SVCs used instead of circuit breakers [26]. Some research papers have demonstrated the application of FACT devices, for instance, by applying TCSCs, static var compensators, STATCOM and power electronic devices [28–42]. The design of a reactive power control relay that measures reactive power and controls the capacitor bank pattern that can achieve desire reactive values has also been proposed [29]. Karaki and et al. [30] present a method for optimal capacitor placement using genetic algorithms to reduce the effect of simultaneous switching noise. A technique that involves soft-switching CSIs for photovoltaic systems to reduce switching losses with H-type communication modules was proposed in [35]. The optimum sizing of harmonic filters for industrial plants using a GA-based optimization approach is presented in [40]. These applications provide fast switching because of their operation at zero voltage. However, most studies were performed on distribution feeder and involved the use of knowledge in the field of power electronics device including mathematically applied algorithms. The results of these transient mitigation methods were successful. However, when considering harmonic distortion on the system due to nonlinear load connections on the bus, these methods are ineffective because of the resonance problem, and more investigations are required. Therefore, these mitigation methods cannot be implemented in industrial applications where high levels of harmonic currents are present.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Author's personal copy

Therefore, this paper presents a technique of limiting the high transient inrush current and oscillation overvoltage when switching shunt capacitor banks in an HV substation by using a series 6% reactor. The system under consideration is the typical capacitor bank switching configuration in a 230 kV substation in Thailand. The typical size of each capacitor bank in a 230 kV system is 4 steps, and the size of each step is 72 Mvar; the capacitor banks are connected in parallel with the network systems. The inrush current and oscillation overvoltage are simulated using PSCAD/EMTDC. This software is mostly used to analyse the electromagnetic transient phenomena of power system. The inrush current and oscillation voltage waveforms obtained from PSCAD/EMTDC are analysed for various cases. The technique to reduce transient overvoltage and inrush current is examined with six different system configurations including the base case (without transient limiting), using pre-insertion resistors, using pre-insertion reactors, using a current-limiting reactor, using a 6% reactor (the novel proposed technique) and synchronous closing control. This paper covers different operational cases to find the suitable method or technique that can be used to limit the transients from capacitor switching. The effects of parameters such as sizing of the current-limiting reactor, the capacitor bank rating and the short-circuit impedance of the system are investigated. The simulations results show that shunt capacitor bank switching with a series 6% reactor is effective in reducing the high transient inrush current and oscillation overvoltage. The utilization of a series 6% reactor with preselected values is an effective and economical approach to limit high transient inrush current and overvoltage and to prevent harmonic amplifications due to resonance issues. The peak inrush current and oscillation overvoltage obtained using a series 6% reactor are lower than those obtained for the base case, and the pre-insertion inductor, the pre-insertion resistor and current-limiting reactor techniques. The synchronous closing control is more effective than the series 6% reactor in limiting the transient inrush current and overvoltage. However, the results for the inrush current and overvoltage for both methods are similar. The 6% reactor can be used in industrial applications where high levels of harmonic currents are present. On the other hand, the other techniques cannot be implemented when there is harmonic distortion due to resonance issues. In future, the 6% reactor technique is promising and can be implemented for HV industrial loads, which have harmonic distortion. Typically, the 6% reactor method should be implemented for nonlinear loads where more than 25–30% of the total load is on the bus. In addition, the proposed methodology involves easy installation, it does not require autonomous control, it is effective for limiting fault outrush currents and it is low maintenance. However, the space requirement needs to be considered.

Furthermore, the results of the peak inrush current and oscillation frequency are compared for the PSCAD/EMTDC simulation, and the calculation was performed in accordance with public standards, IEC standard 60871-1:2005 [16] and IEEE standard C37.012:2005 [43], when transient reduction control is performed with the current-limiting reactor and only the 6% reactor.

2 Basic theory

2.1 Capacitor bank configuration

HV substation shunt capacitor banks are normally designed by series and parallel connections of single-phase capacitor units. In this paper, these banks use an H-configuration on each phase with a current transformer in the connecting branch to detect the unbalanced current [44]. This arrangement is used on large banks with many capacitor units in parallel. The employed 72 Mvar 230 kV shunt capacitor bank configuration is illustrated in Fig. 1.




Fig. 1 The 4 × 72 Mvar 230 kV substation shunt capacitor bank [45]

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Author's personal copy




Fig. 2 System diagram and equivalent circuit for isolated capacitor switching operation. **a** System diagram. **b** Equivalent circuit

In Fig. 1, the grounded-wye capacitor banks are composed of series- and parallel-connected capacitor units per phase. The existing 72 Mvar, 230 kV shunt capacitor bank has a current-limiting reactor of 1 mH applied in series with the bank for reducing the transients. To compensate the increased reactive power, the capacitor banks are installed more than one step into the system at the same bus.

2.2 Isolated capacitor banks

Figure 2a shows a representative system of the isolated switching capacitor bank, and Fig. 2(b) shows an equivalent circuit for energizing an isolated capacitor bank from a predominantly inductive source. Note that the inductance between the capacitor bank and circuit breaker is L_1, the source inductance of the system is L_s and capacitance of the capacitor bank is C_1. The inductance L_1 includes inductances of the series reactor, capacitor bank and line power cable. This inductance helps to limit the inrush current and frequency. The circuit consists of a source inductance L_s in series with the capacitor bank $C_1 \times L_1$, which can be disregarded when $L_s \gg L_1$. In this case, the peak of the inrush current $\left(i_{i\,\mathrm{peak}}\right)$ is reached, and the inrush current frequency (f_i) is limited by the source impedance L_s [43].

A shunt capacitor bank is considered isolated when the inrush current upon energization is limited by the inductance of the source and the capacitance of the bank being energized. A capacitor bank is also considered isolated if the maximum rate of change, with respect to time, of the transient inrush current upon energizing an uncharged bank does not exceed the maximum rate of change of the symmetrical short-circuit current at the voltage at which the current is applied. Considering a discharged capacitor bank, the current is given by the following equation [43]:

$$\left(\frac{\mathrm{d}i_\mathrm{i}}{\mathrm{d}t}\right)_{\max} = \omega_s I_{\mathrm{sc}}\sqrt{2} \tag{1}$$

$$\left(\frac{\mathrm{d}i_\mathrm{i}}{\mathrm{d}t}\right)_{\max} = 2\pi f_i i_{\mathrm{i\,peak}} \tag{2}$$

$$i_{i\,\max} = \sqrt{2}\sqrt{I_{\mathrm{sc}} I_1} \tag{3}$$

$$f_i = f_s\sqrt{\frac{I_{\mathrm{sc}}}{I_1}} \tag{4}$$

where I_{sc} is the rated symmetrical rms short-circuit current of the source (A, rms), $I_{i\,\mathrm{peak}}$ is the peak value (A) calculated without damping, $\left(\frac{di_\mathrm{i}}{dt}\right)_{max} = 2\pi f_i i_{\mathrm{i\,peak}}$ is the rate of change of current for the isolated bank switching (A/μs), $\left(\frac{di_\mathrm{i}}{dt}\right)_{max} = \omega_s I_{sc}\sqrt{2}$ is the maximum rate of change for a rated short-circuit current (A/μs), $\omega_s = 2\pi f_s$ is the angular frequency of the system (rad/s), f_s is the power frequency (Hz) and f_i is the inrush current frequency (Hz).

The transient inrush current for an isolated bank is less than the available short-circuit current at the capacitor bank terminals. It rarely exceeds 20 times the rated current of the capacitor bank as the frequency approaches 1 kHz. Because a circuit breaker must meet the making current requirements of the system, the transient inrush current is not a limiting factor in isolated capacitor bank applications. So, the transient mitigation method for isolated capacitor banks is not considered.

2.3 Back-to-back capacitor banks

Figure 3a shows a representative system of the back-to-back switching shunt capacitor bank, and Fig. 3b shows an equivalent circuit. Note that the inductance between the capacitor bank and circuit breaker is L_1, the source inductance of the system is L_s, the inductance of the bus between switching devices is L_{bus} and the capacitance of the capacitor bank is C_1. The inductance L_1 includes inductances of the series reactor, capacitor bank and line power cable. The inductance in the circuit that limits the transient oscillatory current is composed of $L_{\mathrm{bus}}, L_1, L_2$ and any additional reactance inserted. Therefore, the limiting inductance (the inductance between bank 1 and bank 2) is very important for reducing the transient inrush currents and frequency [39].

By considering Fig. 3, when the capacitor bank 1 is connected to the busbar and the capacitor bank 2 is about to be connected, the high inrush current associated with the charging of capacitor bank 2 is supplied by capacitor bank 1 (i.e.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Author's personal copy




Fig. 3 System diagram and equivalent circuit for back-to-back capacitor switching operation. **a** System diagram. **b** Equivalent circuit

back-to-back switching). Back-to-back switching involves energizing a capacitor bank on the same bus when another energized bank is present. In this case, the magnitude and frequency of the high inrush current can be calculated as follows in Eqs. 5 and 6 [43]:

$$i_{i\,\text{peak}} \approx 13{,}500\sqrt{\frac{U_r I_1 I_2}{f_s L_{\text{eq}}(I_1 + I_2)}} \tag{5}$$

$$f_i = 9.5\sqrt{\frac{f_s U_r (I_1 + I_2)}{L_{\text{eq}} I_1 I_2}} \tag{6}$$

where $I_{i\,\text{peak}}$ is the inrush current peak (A, rms), $I_{1,2}$ are the capacitor bank currents (A, rms), L_{eq} is the equivalent inductance (μH) and U_r is the rated voltage (kV, rms).

These equations can also be used for computing inrush currents when more than two capacitor banks are switched back to back by accurately calculating the equivalent inductance. In practice, these equations will consider safety factors such as the tolerance of the capacitor unit, the harmonic content for an effective ground and the ratio of the voltage increase [43].

3 Transient reduction control

The magnitude and frequency of the inrush current must be limited to ensure the proper operation of the switching device as well as relay, fuses and more. At the present time, the mitigation methods of capacitor bank switching transients can be controlled by a variety of solutions [17–27]. Some of these techniques are presented here in detail as common methods that are used for the control of transients.

3.1 Pre-insertion resistors (PIRs)

The use of switching resistors in high-voltage breakers is well known to reduce overvoltages and the frequency of the transient recovery voltage. PIRs are usually fitted on circuit breakers and as such add to the complexity of the equipment.




Fig. 4 Equivalent circuit of capacitor switching with PIR

Depending on the design, the added complexity may or may not result in a reduced availability of the equipment.

In Fig. 4, the resistor size is normally based on ensuring that the initial transient when the resistor closes is the same as the subsequent transient for resistor bypass (shorting). The operating time of the switch is about one-fourth of a cycle at 50 Hz (typically 5–15 ms) [46,47]. In power systems, the resistance is typically much less than the reactance. Therefore, the frequency of the transient is reduced to zero by using a pre-insertion resistor with the following value in Eq. 7 and 8 [12]:

$$r = \frac{1}{2}\sqrt{\frac{L}{C}} \tag{7}$$

Equation 7 can be converted into the following convenient form:

$$r = \frac{1}{2}\sqrt{\frac{V_{\text{LN}}}{I_{\text{sc}}\omega C}}. \tag{8}$$

3.2 Pre-insertion inductors (PIIs)

In Fig. 5, the inductors shown provide a large impedance between the capacitor banks to limit the inrush current. The high resistance of pre-insertion inductors will further limit the inrush current through damping similar to the case of pre-insertion resistors. Pre-insertion inductors, which were traditionally primarily used for overcurrent control for back-to-back capacitor switching applications, also provide magnitude reduction for transient overvoltages. Pre-insertion

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Author's personal copy




Fig. 5 Equivalent circuit of capacitor switching with PII




Fig. 6 Equivalent circuit of capacitor switching with CLR

inductors are generally very effective for reducing overvoltages if the inductance is equal to or greater than the source inductance [1].

The limitation of the transients has been performed using inductors (with resistance) inserted into the capacitor closing circuit for 7–12 cycles during the closing of the disconnect blade [46–48].

3.2.1 Current-limiting reactors (CLRs)

As shown in Fig. 6, this method can be performed by putting a reactor in series with the capacitor bank to decrease the peak current and frequency of the oscillatory inrush transients. The reactor increases the magnitude of the surge impedance, which effectively reduces the peak value of the inrush current. The sizing of the current-limiting reactor will limit the inrush current and force it to not exceed 100 times of the rated capacitor bank current [31,43].

Current-limiting reactors are normally used to reduce the current transients associated with back-to-back switching. They do not limit the remote overvoltage.

3.3 Detuning 6% reactor

The equivalent circuit of a detuning 6% reactor is the same as the energized capacitor bank circuit with the CLR, as shown in Fig. 6. This method is used to prevent resonance problems and to keep the resonance frequency as far away as possible from the harmonic frequencies that have considerable amplitudes. The most common solution to avoid resonance problems is to connect a 6% reactor in series with the capacitor and tune it to a series resonance frequency, which is below the lowest frequency of the harmonic voltages and currents in the network. This can be performed by changing the inductive reactance value of the series reactor to a value that is 6% of the capacitive reactance of the capacitor. The reactor may be specified by its relative impedance, as expressed in Eqs. 9 and 10 [49]:

$$\rho = \frac{|XL_1|}{|XC_1|} \tag{9}$$

The tuning order is given as follows:

$$\frac{f_{\mathrm{LC}}}{f_1} = \sqrt{\frac{1}{\rho}} \tag{10}$$

In most networks, the fifth harmonic is the lowest frequency with a considerable amplitude. For such networks, it is useful to choose a capacitor–reactor connection with a tuning frequency below $5 \times f_1$. The capacitor–reactor connection will be tuned to $4.08 \times f_1$ with a $\rho = 6\%$ reactor and a compensation power at the original power frequency.

3.4 Synchronous closing control

This method involves controlling the switching device to close at the instant a zero voltage difference is observed across the switch. Synchronous closing involves the independent contact closing of each phase near a zero voltage, as illustrated in Fig. 7 for grounded and ungrounded capacitor bank. For synchronous closing control of an energized capacitor bank, the three-pole circuit breaker should close at different times. The time differences depend on the application. For controlled capacitor bank energization, the operation of the three poles should be closed with a time separation of 1/6 cycle (3.33 ms at 50 Hz). In addition [9,50,51], the capacitor bank with an ungrounded neutral and voltage phase A (or voltage phase L1), which is the reference phase, and the two-pole circuit breaker (phase L1 and L2) should be closed simultaneously when the voltages of phase A and phase B are zero, and then, after a 1/4 cycle or later (or 5 ms at 50 Hz), the circuit breaker of phase C should be closed. Figure 8 shows the principle of synchronous closing for a single-pole circuit breaker operation, which can be controlled with respect to the point-on-wave position to prevent the generation of harmful transients.

For a three-pole operated circuit breaker, the required time difference must be obtained by modifying the operation mechanism (mechanical staggering) [9].

4 System simulation modelling

To obtain inrush current and transient oscillation voltage signals for investigation and analysis, PSCAD/EMTDC [52]

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Author's personal copy




Fig. 7 Concept of synchronous closing control for single-pole operation of grounded-wye and ungrounded-wye capacitor banks




Fig. 8 Operating principle of synchronous closing control for single-pole operation of a circuit breaker

was used in simulations with a sampling frequency rate of 250 kHz. The system under study includes cable and loop inductances between 4-step capacitor banks. The system under investigation is a 230 kV HV substation that is a part of the Thailand electricity transmission network system, as shown in Fig. 9 [45]. The three-phase voltage source model is represented by equivalent circuit with a short-circuit value of 10 kA, which is the connecting bus of the proposed capacitor bank. The equivalent 500 kV system has a positive impedance sequence of 0.00022 p.u. and 0.00622 p.u. The step-down power transformer is rated 525/242-22 kV, and the impedance voltage at phase A is 21.63%. The bus impedance (Z_{bus}) is connected between each capacitor bank. A typical value of the inductance per phase between back-to-back switching capacitor banks and the bank inductance for a 230 kV voltage level is 0.935 μH/m [43]. This value does not include the inductance of the capacitor bank itself or the inductance of the installed reactor. The tapping conductor from the busbar to capacitor bank is at 1272 MCM ACSR conductor per phase. This cable conductor has an inductance of 0.072 Ω/1000 ft. and a reactance of 0.0173 Ω/1000 ft. The capacitor unit has a rating of 400 kvar, 6.9 kV. The power circuit breaker is three-pole operated with a built-in mechanical phase shift for control switching. The mechanical phase shift is adjusted (staggered) to ensure that the contact closing for all poles occurs at the intended times.

By considering Fig. 9, the capacitor bank no.1 group was simulated while the capacitor bank no. 2 to 5 groups were disconnected. The capacitor bank switching in the no.1 group includes 4-step capacitors, which are rated 72 Mvar, 230 kV, and each step has the bank configuration shown in Fig. 1. Here, the capacitor units are rated 400 kvar, 6.9 kV, with a total of 180 units per step. To obtain the switching transient patterns, the simulations to investigate the peak inrush current, the highest magnitude of the transient overvoltage as well as the inrush oscillation frequencies was varied into six different cases:

- Simulations using a base case (uncontrolled transient energization) by energizing the capacitor bank up to a 4-step H-connection with a grounded wye, rated 4 × 72 Mvar, 230 kV and 50 Hz.
- Simulation using the pre-insertion resistors, each with a resistance value of approximately 86 Ω.
- Simulation using the pre-insertion inductors, each with a reactance value of approximately 119 mH.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Author's personal copy




Fig. 9 System used in simulation studies for back-to-back capacitor switching transients [45]

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Author's personal copy




Fig. 10 Capacitor switching transient for inrush current and oscillation overvoltage waveform at phase A. **a** Energizing as isolated capacitor bank. **b** Energizing as back-to-back capacitor bank

– Simulations using the current-limiting reactors, each with an inductance value of approximately 1 mH per phase.
– Simulations using the series 6% reactors, each with an inductance value of approximately 166 mH per phase.
– Simulations using synchronous closing control for the controlled shunt capacitor bank.

Finally, the switching of the substation shunt capacitor banks was simulated without the connected load to determine the worst case of the highest inrush current and overvoltage.

The capacitor switching transient patterns in the simulations are obtained by changing the system parameters in the following ways:

– Variation of the impedance of short-circuit system to investigate the effect of fault currents at the capacitor bank bus at 5, 10, 20, 30 and 40 kA, which represent various substation locations and energization with a 1 mH CLR.
– Variation of the capacitor bank sizing to study the effect of capacitor bank size at 48, 52, 56, 60, 64, 68, 72, 76 and 80 Mvar at a bus voltage of 230 kV and energization with a 1 mH CLR.
– Variation of the sizing of the current-limiting reactor at 0.1, 1, 5 and 10 mH to study the behaviour of transient inrush currents for the existing 230 kV capacitor bank.

Figure 10 shows the waveform comparison between the isolated and back-to-back switching capacitor banks. Generally, the isolated capacitor bank switching has an inrush frequency between 300 Hz to 2 kHz.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Author's personal copy




Fig. 11 Transient inrush current waveforms of the first (fi, 1) and second transient events

Table 1 Peak inrush current, event frequency and highest bus overvoltage in the base case (no transient limiting)

Step	Peak current and overvoltage in the base case						
	PSCAD/EMTDC				IEEE Std C37.012		IEC Std 60871-1
	$i_{i,\text{peak}}$ (kA)	$f_{i,1}$ (kHz)	$f_{i,2}$ (kHz)	Voltage BUS (kV)	$i_{i,\text{peak}}$ (kA)	$f_{i,1}$ (kHz)	$i_{i,\text{peak}}$ (kA)
1	1.476	0.284	–	353.516	1.943	0.364	2.063
2	49.584	22.727	0.210	296.023	50.106	18.680	54.052
3	64.470	20.833	0.498	259.736	63.908	17.869	72.069
4	74.488	20.833	0.989	263.598	70.416	17.501	81.078

The typical amplitude of the inrush current for back-to-back energization is several kAs with a frequency of more than 2 kHz. The magnitude and frequency of this inrush current are, therefore, much higher than that of an isolated bank.

In Fig. 11, the first rapid transient represents an exchange of charges during the capacitor switching; the two capacitor banks are brought to a common voltage since losses damp out the transients in practical installations. The common voltage is different from the supplied voltage, so a second transient occurs, during which the two capacitor banks are restored to supply voltage [53,54].

5 Simulation results

In this study, the magnitudes of the transient inrush current and oscillation overvoltage were simulated. Then, the simulation results were investigated for different cases, as follows.

5.1 Simulation for the base case

The capacitor banks are energized without the transient reduction technique. The controlled capacitor bank was switched into the network, and the worst-case switching occurs at the peak of the phase A voltage. The peak inrush current, the highest magnitude of the transient overvoltage and the inrush current frequencies under a 10-kA short-circuited system are summarized in Table 1.

By considering the data in Table 1 and Fig. 12, the simulation results indicated that the inrush current at step 4 will higher than when compared with another steps. The peak inrush current increases as the number of switching steps in the system increases because the large electric discharge from the switched capacitor bank will discharge energy to the capacitor bank to which it is to be connected. If the system has many capacitor switching steps, the inrush current is very high, especially for the last switching step. The frequency of inrush was exceeding 20 kHz in last step switching according to PSCAD simulation. Meanwhile, the highest oscillating transient overvoltage at the bus decreases because the shared common voltage among the capacitor banks increases. Therefore, the magnitude of the oscillating voltage from the shared common voltage in the system is reduced. In case of the inrush current frequency, the frequency of the first transient event is faster than that of the second transient event because the loop inductance between capacitor banks is very low. When the number of switching

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Author's personal copy




Fig. 12 Inrush current for energizing step 4 at the peak of the phase A voltage, I_{peak} (phase A) = 74.488 kA

steps is increased, the capacitance in the system is increased, and this leads to a lower oscillation frequency.

The IEEE standard C37.06 is used for the back-to-back capacitor bank switching current for a 245 kV circuit breaker at approximately 20 kA and an inrush current frequency of approximately 4.3 kHz [54]. By considering the results in Table 1, the inrush current for back-to-back switching in the second step is 49.584 kA and the frequency is approximately 22.727 kHz. This indicates that the circuit breaker is suited for the back-to-back capacitor switching application. It requires, then, a breaker of higher interrupting rating. Various mitigation methods for limiting the transient inrush currents will be discussed in the next section of this paper by comparing the effectiveness of each mitigation method in controlling the switching transients.

5.2 Simulation using the pre-insertion resistor

In order to damp the transient inrush currents, the resistors were connected in series with the controlled switching capacitor bank. This mitigation method is a conventional technology that requires the use of an additional switch to bypass the resistors for one quarter of a cycle after the energization of the controlled bank. The resistors were bypassed from the circuit to reduce the steady-state losses. The sizing of the resistor was calculated using Eqs. 7 and 8. The simulation result with the insertion of an 86 Ω resistor is presented in Table 2.

As a result in Fig. 13, the peak inrush current increases as the number of switching steps increases. The simulation indicates that the fourth-step switching is so high when compared with another steps. The first transient event is the capacitor current made through the pre-insertion resistor (S1). The operating time of switching resistor is about 1/4 cycle at 50 Hz (typically 5–15 ms). Then, the switching device will close the main circuit breaker (S2) and bypass the switch of resistor (S1) in order to prevent high losses from resistor. So, the second transient event will occur. The second transient is a high transient inrush current, and the peak is higher than the first transient event because no damping equipment. Transient inrush current flows to main contact of switching device instead resistor. It is interesting to note that the transient was damped faster with these resistors than with reactors. However, when bypass resistor and close with main contact of switching device, the transient was damped longer because the circuit does have resistance for damped. By observing the data in Table 2, the high frequency of inrush current was very similar to the one obtained in the base case simulations. This is because the inductance and capacitance of the circuit were not changed. In addition, the oscillation overvoltage is significantly reduced when compared with the base case. The peak inrush current is lower than the base case because the

Table 2 Peak inrush current, event frequency and highest bus overvoltage with the 86 Ω pre-insertion resistor

Step	Pre-insert resistor			
	PSCAD/EMTDC			
	$i_{i,peak}$ (kA)	$f_{i,1}$ (kHz)	$f_{i,2}$ (kHz)	Voltage BUS (kV)
1	0.851	0.284	–	240.191
2	8.582	20.833	0.218	235.160
3	11.613	20.833	0.497	236.054
4	12.714	20.833	0.873	257.648

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Author's personal copy




Fig. 13 Inrush current for energizing step 4 at the peak of the phase A system voltage, I_{peak} (phase A) = 12.714 kA

inserted resistor reduces the magnitude of inrush currents and provides damping of the transients. The peak inrush current is reduced to half of the base case value. It can be observed that the frequency of the high inrush current was very similar to the one obtained in the base case simulations. This is because the source inductance and capacitance were not changed. The high transient inrush current with the pre-insertion resistor is 12.714 kA, and the frequency is 20.833 kHz. The inrush current value is less than the standard limit. However, the inrush frequency is higher than the standard limit.

5.3 Simulation using the pre-insertion inductor

For this analysis, the energization of the capacitor bank was performed using a 119 mH inductor (with a resistance of 3.783 Ω) inserted into the capacitor closing circuit for 0.14 sec. The worst-case transient occurred when the initial switch closing occurs at a voltage peak, and the bypass for the inserted device occurs at a current peak. As a result, the peak inrush current is lower than the base case and that of the PIR because the inserted inductor provides a high impedance between the capacitor banks to limit the inrush current.

In Table 3 and Fig. 14, the simulation indicated that the isolated capacitor bank switching provides the low transient inrush current. By the way, the fourth-step switching is so high when compared with another steps due to the capacitor bank switched as back to back. The oscillation overvoltage cannot control in last step. The oscillation overvoltage seems to be increased due to the effect of inductor on the circuit. The inductor has a low resistance. So, the transient inrush current has a long time to the final steady state. The shunt capacitor switching has shown that pre-insertion inductor is not

Table 3 Peak inrush current, event frequency and highest bus overvoltage with the 119 mH pre-insertion inductor

Step	Pre-insert inductor			
	PSCAD/EMTDC			
	$i_{i,\text{peak}}$ (kA)	$f_{i,1}$ (kHz)	$f_{i,2}$ (kHz)	Voltage BUS (kV)
1	0.366	0.288	–	256.289
2	8.378	20.833	0.204	261.862
3	9.042	20.833	0.498	269.647
4	9.634	20.833	0.876	299.968

effective to reduce oscillation overvoltage. The high resistance of pre-insertion inductors further limits inrush currents through damping transients, as in the case of PIRs. However, the oscillation overvoltage of both the bus and capacitor bank is significantly increased when we compared with the base case because the sizing of inductor is less than the source inductance. Therefore, the PII method is not effective for overvoltage reduction. The pre-insertion inductor will be effective when the inductance of the pre-inserted inductor is equal to or greater than the source inductance. In addition, the inrush current value is less than the standard limit, but the inrush frequency is higher than the standard limit.

5.4 Simulation using the current-limiting reactor

The inductance value of the current-limiting reactor is approximately 1 mH per phase. As a result, the magnitudes of the inrush current and frequency are decreased, while the highest transient oscillation overvoltage decreases slightly when compared with the base case. The use of the current-

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Author's personal copy




Fig. 14 Inrush current for energizing step 4 at the peak of the phase A system voltage, I_{peak} (phase A) = 9.634 kA

Table 4 Peak inrush current, event frequency and highest bus overvoltage with the 1 mH current-limiting reactor

Step	Peak current and overvoltage in the current-limiting reactor						
	PSCAD/EMTDC				IEEE Std 37.012		IEC Std 60871-1
	$i_{i,peak}$ (kA)	$f_{i,1}$ (kHz)	$f_{i,2}$ (kHz)	Voltage BUS (kV)	$i_{i,peak}$ (kA)	$f_{i,1}$ (kHz)	$i_{i,peak}$ (kA)
1	1.470	0.274	0.054	357.111	1.943	0.364	2.063
2	6.241	2.506	0.192	291.217	6.438	2.400	5.913
3	7.931	2.488	0.156	276.086	8.577	2.398	7.883
4	9.517	2.469	0.139	258.226	9.646	2.397	8.869

limiting reactor may lead to a lower frequency of transient oscillations. This mitigation method is applied in the existing 230 kV capacitor bank in Thailand substation systems.

According to the data in Table 4 and Fig. 15, the simulation results indicated that the fourth-step switching is so high when compared with another steps. The oscillation overvoltage will be reduced when we increase the number of step switching. Also, it can be seen that the frequency of high transient inrush current was reduced so much when compared with base case. The frequency of inrush current will be reduced slightly when we increase the number of step switching. Moreover, the transient inrush current is lower than base case, PIR and PII. Since the current through the reactor cannot change instantly, the higher-frequency components of the transient are limited and the severity of the inrush current transient is reduced. Sometimes reactors are intentionally built with higher resistances to increase the damping of the transient. The inrush current value is lower than the standard limit. This confirmed the assumption that increasing the surge impedance of the circuit would reduce the high-frequency transients. In addition, the inrush current and frequency are less than the standard limits. So, this concludes that this mitigation method is suited for the back-to-back capacitor switching applications in 230 kV systems.

5.5 Simulation using the 6% reactor

The 6% reactor was used to limit the peak inrush current between the banks, which is the same mitigation approach when using the current-limiting reactor. The simulation results are given in Table 5.

In Table 5 and Fig. 16, the simulation results indicated that the transient inrush current is lower than base case, PIR, PII and CLR. The oscillation overvoltage slightly reduces in first step. But when we increase number of step switching, the oscillation overvoltage will increase due to the effects of inductor in circuit. The frequency of inrush current is lower than base case, PIR, PII and CLR because the large inductance values can help to damp the oscillation and fast to final steady state. The transient inrush current when switching in 1st step is higher than another step because the source impedance is lower than the inductance of the capacitor

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Author's personal copy




Fig. 15 Inrush current for energizing step 4 at the peak of the phase A system voltage, I_{peak} (phase A) = 9.517 kA

Table 5 Peak inrush current, event frequency and highest bus overvoltage with the 166 mH 6% reactor

Step	Peak current and overvoltage in the 6% reactor						
	PSCAD/EMTDC				IEEE Std C37.012		IEC Std 60871-1
	$i_{i,peak}$ (kA)	$f_{i,1}$ (kHz)	$f_{i,2}$ (kHz)	Voltage BUS (kV)	$i_{i,peak}$ (kA)	$f_{i,1}$ (kHz)	$i_{i,peak}$ (kA)
1	0.967	0.172	–	237.663	1.766	0.400	1.788
2	0.898	0.190	0.050	226.596	0.458	0.207	0.440
3	0.812	0.205	0.050	243.094	0.611	0.207	0.587
4	0.879	0.212	0.052	242.589	0.687	0.207	0.660

bank each of step. The 6% reactor is also advantageous for reducing the harmonic voltages in the network by absorbing the part of the harmonic currents with orders higher than the tuning frequency of the capacitor–reactor arrangement. Therefore, the inductance value in this paper is approximately 166 mH per phase, which can be calculated by Eq. 9 and is in accordance with IEC 60871-1 [16] and IEC 61642 [49]. The 6% reactor is normally used to prevent resonance problems and to keep the resonance frequency as far away as possible from the harmonic frequencies, which have considerable amplitudes. Consequently in Table 5, the peak inrush current is reduced comparing with the base case, and the PIR, PII and CLR cases because the high inductance value in the circuit limits the peak of the inrush current. However, the large inductance is not sufficient to mitigate the overvoltages at both the bus and capacitor bank. The inrush current oscillates at a low frequency. However, this mitigation method reduces the Mvar generated by the shunt capacitor banks. For example, a 72 Mvar capacitor bank would be de-rated by approximately 6% when a 166 mH series reactor is connected to it. So, the decrease in the Mvar should be considered when applying the 6% reactor.

The inrush current waveform is shown in Fig. 16; here, the inrush frequency oscillates close to the power frequency of the system. In this mitigation method, the capacitance per phase was changed to 3.647 μF. In practice, reactors cannot be added to existing capacitors to make a de-tuned filter because the installed capacitors may not be rated for the additional voltage and/or current caused by the added series reactors. Therefore, to design capacitor that is compatible with 6% reactors, the rated capacitor must be up-sized with respect to Mvar. This results in a significant improvement in the design and performance of 230 kV shunt capacitor banks because the 6% reactor prevents future problems related to harmonic transients.

To verify this method, an impedance scan was performed. In this study, the series connection of an inductor and a capacitor will result in a very low impedance in a certain frequency range, which is close to the series resonance frequency. The parallel connection of an inductor and a capacitor will result in a very high impedance in a certain frequency range, which is close to the parallel resonance frequency. Figure 17 shows that the switching of capacitor banks with a series current-limiting reactor (1 mH) can cause

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Author's personal copy




Fig. 16 Inrush current for energizing step 4 at the peak of the phase A system voltage, I_{peak} (phase A) = 879 A




Fig. 17 Frequency versus impedance scans at the bus when switching the shunt capacitor bank with the current-limiting reactor (1 mH)

a parallel resonance problem. A high impedance occurs at about the third order when the capacitor bank is switched in four steps. The harmonic distortions are close to the parallel resonance frequency. In this situation, the harmonic current can be amplified. Higher-order harmonic currents are reduced because the capacitors have low impedance at these frequencies. On the other hand, other transient mitigation techniques give similar impedance scan results compared with this method.

To prevent the parallel resonance problem and the shortening of life of the capacitor unit, a shunt capacitor bank with a series 6% reactor was applied. An impedance scan indicates a series resonance phenomenon, as shown in Fig. 18. The series 6% reactor and capacitor provide a series resonance at approximately the 4.08th order. The high impedance occurs around the second order when the capacitor bank is switched in four steps. So, the overvoltage that occurs from the harmonic distortions is reduced due to the decreased impedance

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Author's personal copy




Fig. 18 Frequency versus impedance scans at the bus when switching the shunt capacitor bank with the 6% reactor (166 mH) to prevent the parallel resonance problem

at the third order. In this situation, the harmonic distortions on a system are reduced.

5.6 Simulation using synchronous closing control

This technique reduces the magnitude of transient inrush currents depending on the point on the wave of the voltage prior to pre-strike between contacts. A simple way to reduce the transients is to close the circuit breaker contact at a zero voltage across the circuit breaker [14]. The three-pole operation of the circuit breaker is applied here. This switching device requires that each pole of the circuit breaker be independently controlled, as in a three-phase system. The zero crossing in each phase will be displaced by 120° degrees. So, an electronic module can be fitted on the breakers to stagger the opening of the three different poles of the breaker.

In Table 6 and Fig. 19, the peak inrush current is reduced more than in other mitigation methods. The frequency of the inrush current is very similar to the power frequency. The peak of transient inrush current and oscillation overvoltage were nearly same in each step. The transient inrush current would be reduced to a minimum when compared with another transient mitigation methods. Addition, their peak values of inrush current and overvoltage were close to the steady-state results. The bus voltage is normal (there is no occurrence of transient oscillation overvoltage). This is because synchronous control does not provide a large inductance for damping the transients. Figure 20 shows the result of the voltage waveform when the three-pole operated circuit breaker with mechanical staggering has been chosen to control the closing time in the individual poles. The positive phase sequences L1, L2 and L3 should be connected to the phase-pole connections C1, B1 and A1, respectively [5]. For the sequence of the three phases, it should be noted that the zero current occurs at approximately every 60 electrical degrees or 3.35 ms. This study indicates that a closing consistency of 0.02–0.05 ms provides the best overvoltage control, which is comparable to that of a properly sized PIR and the 6% reactor.

Table 6 Peak inrush current, event frequency and highest bus overvoltage with synchronous closing control

Step	Synchronous closing control			
	PSCAD/EMTDC			
	$i_{i,\text{peak}}$ (kA)	$f_{i,1}$ (kHz)	$f_{i,2}$ (kHz)	Voltage BUS (kV)
1	0.604	1.458	0.289	229.839
2	0.517	22.727	0.212	222.350
3	0.459	21.277	0.463	214.724
4	0.458	21.739	0.749	222.931

However, it is not easy to accomplish closing near a zero voltage. The transient inrush currents and overvoltages will increase if the timing calibration drifts. Therefore, it is difficult to achieve the level of precision required. As shown in Figs. 21 and 22, when the timing error in closing the circuit breaker is varied both positively and negatively from 0 to 3 ms, the high inrush current and oscillation overvoltage are increased when the timing error is high. The simulations show that the inrush current and oscillation overvoltage have acceptable values. If the timing error in closing the switching device for the capacitor bank has a closing consistency

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Author's personal copy




Fig. 19 Inrush current for energizing step 4 at the peak of the phase A system voltage, I_{peak} (phase A) = 458 A




Fig. 20 Zero voltage across the circuit breaker and bus overvoltage after energizing the fourth step of the three-pole CB

within ±0.5 ms, this mitigation method requires precise timing closing and control of the three individual poles of the circuit breaker. In the electric network system and capacitor bank, the designer must analyse the situation and tailor the switching device accordingly.

5.7 Variation of system short-circuit current

The switching shunt capacitor bank of 4 × 72 Mvar, 230 kV with a 1 mH current-limiting reactor is considered in this case by varying the impedance of the short-circuit system to change the fault current. The short-circuit current is changed to 5, 10, 20, 30 and 40 kA to investigate the effect of the source impedance on the peak inrush current and transient oscillation overvoltage.

Figures 23, 24 and Table 7 show the dependence of n the peak inrush current, the peak phase-to-phase oscillation overvoltage and the transient frequency, respectively, on the available short-circuit current. The highest short-circuit current at 40 kA provides the lowest driving point impedance, which leads to the highest magnitude of the inrush current. Meanwhile, the relative minimum of the phase-to-phase oscillation overvoltage occurs at an available fault current of approximately 40 kA. This is because for the high short-circuit current of 40 kA, the frequency of the second transient event is close to a fundamental frequency, and the first transient event for the short-circuit current of 20 kA occurs

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Author's personal copy




Fig. 21 The highest oscillation overvoltage at the bus when the timing error in closing the circuit breaker is varied




Fig. 22 Peak of the inrush current when the timing error in closing the circuit breaker is varied

faster than that of 40 kA. In this case, the instantaneous capacitor voltage energization of a capacitor bank results in an immediate drop in the system voltage, followed by a fast voltage recovery and finally an oscillating transient voltage that is superimposed on the fundamental waveform [8]. A low short-circuit power may result in a significant increase in the overvoltage [55]. The same phenomena can be observed in [56]. When the short-circuit capacity of the source is relatively low compared to the size of a capacitor bank, energizing the capacitor bank causes the most dramatic disturbances [14].

5.8 Variation of capacitor bank sizing

We will now consider the effect of capacitor bank sizing by investigating the peak inrush current and oscillation overvoltage. In Figs. 25 and 26, the simulation results indicated that the peak inrush current is very high when switching is performed with the higher-rated capacitor banks. A small capacitor bank results in a minimum oscillation overvoltage. Therefore, the transient capacitor switching can be reduced by dividing the capacitor bank into smaller bank sizes.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Author's personal copy




Fig. 23 Transient inrush current when the short-circuit current of the system is varied from 5 to 40 kA




Fig. 24 Transient oscillation overvoltage at the bus when the short-circuit current of the system is varied from 5 to 40 kA

Table 7 Event frequency for each short-circuit current

Step	Short-circuit current 20 kA		Short-circuit current 40 kA	
	$f_{i,1}$ (kHz)	$f_{i,2}$ (Hz)	$f_{i,1}$ (kHz)	$f_{i,2}$ (Hz)
1	2.488	–	2.481	–
2	2.506	359.841	2.493	48.523
3	2.512	275.938	2.497	39.065
4	2.518	248.508	2.515	38.021

6 Results and discussion

During the switching of shunt capacitor banks, high magnitude and high-frequency transients can occur. The PSCAD/EMTDC was employed to evaluate and analyse the peak inrush current and the highest transient oscillation overvoltage when a 230 kV shunt capacitor bank in a substation system is energized; the analysis includes the conventional calculation of inrush currents and frequencies. The calculation method is based on published standards. Moreover, different cases for mitigating the transients were studied to find the optimal methods or techniques that can be used for limiting the transients. This paper presents the technique of using a series 6% reactor to limit the high transient inrush current and oscillation overvoltage for back-to-back switching of the shunt capacitor bank in the large HV substation system. The transient simulations are investigated in six different cases, including the base case, energization with a pre-inserted resistor, energization with a pre-inserted inductor, the use of a current-limiting reactor, the use of a 6% reactor and synchronous closing control, for mitigating the inrush current and oscillation overvoltage by either conventional calculations or simulations (conventional calculations cannot be used in the case of PII, PIR and synchronous switching).

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Author's personal copy




Fig. 25 Relation between transient inrush current and rated of reactive power at the bus




Fig. 26 Relation between transient oscillation overvoltage and rated of reactive power at the bus

From the simulation results, the mitigation methods presented successfully reduce the transient inrush current and oscillation overvoltage. However, the synchronous closing control technique reduces the inrush current and oscillation overvoltage better than the other methods, as listed in Tables 8 and 9, and Figs. 27 and 28. The series 6% reactor is an effective and economical approach to limit high transient inrush currents and overvoltages and to prevent harmonic amplification due to resonance issues. In addition, the 6% reactor is effective in limiting the outrush current (as the capacitor bank can feed from the capacitor to a fault point). The 6% reactor can limit the outrush current in this situation. Therefore, the application of 6% reactor can be used in harmonic pollution, which is an industrial application where other existing techniques cannot be implemented.

In Tables 8 and 9, the simulation results for limiting the high transient inrush current and oscillation overvoltage are described below.

1. The pre-insertion resistor (PIR) used an 86 ohm resistance to damp the inrush current and overvoltage during the energizing of the capacitor bank. This method effectively limits the inrush current when compared with the base case. However, the inrush current and overvoltage still remain high when compared with other techniques.
2. The pre-insertion inductor (PII) used a 119 mH inductor to damp the switching transients. The results show a successful limitation of the inrush current. However, the overvoltage at the last step still remains high. The oscillation overvoltage may be higher than those in other techniques. This method cannot control the oscil-

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Author's personal copy

Table 8 Summary of peak transient inrush currents

Mitigation method	Peak inrush current (kA)			
	Step 1	Step 2	Step 3	Step 4
Base case	1.476	49.584	64.470	74.488
Pre-insertion resistors	0.851	8.582	11.613	12.714
Pre-insertion inductors	0.366	8.378	9.042	9.634
Current-limiting reactor	1.470	6.241	7.931	9.517
6% Reactor	0.967	0.898	0.812	0.879
Synchronous closing control	0.604	0.517	0.459	0.458

Table 9 Summary of highest bus oscillation overvoltage

Mitigation method	Highest oscillation overvoltage (kV)			
	Step 1	Step 2	Step 3	Step 4
Base case	353.516	296.023	259.736	263.598
Pre-insertion resistors	240.191	235.160	236.054	257.648
Pre-insertion inductors	256.289	261.862	269.647	299.968
Current-limiting reactor	357.111	291.217	276.086	258.226
6% Reactor	237.663	226.596	243.094	242.589
Synchronous closing control	229.839	222.350	214.724	222.931




Fig. 27 Summary of each mitigation method for reducing the switching transients in capacitor banks. **a** Peak of transient inrush current. **b** Highest oscillation overvoltage

lation overvoltage when many steps switching are used. The voltages that appear at the capacitor terminal are increased in this situation.

3. The current-limiting reactor (CLR) method used a 1 mH reactor to damp the switching transients. This method slightly reduces the oscillation overvoltage at the bus. Meanwhile, the high inrush current is successfully reduced. The reduction in the inrush current is lower than that for the base case, and the cases where the pre-insertion inductor and resistor are used. The voltages that appear at the capacitor terminal are increased in this situation.
4. The series 6% reactor method used a 166 mH reactor to limit the high inrush current and oscillation overvoltage. This method effectively reduces the inrush current and overvoltage at the bus. The peak inrush current and oscil-

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Author's personal copy




Fig. 28 Comparison of inrush current reduction between 6% reactor and synchronous closing control techniques

lation overvoltage are lower than those obtained for the base case, and the pre-insertion inductor, pre-insertion resistor and current-limiting reactor methods. However, the voltage and current that appear at the capacitor terminal are increased in this situation.

5. The synchronous closing control is the best solution to limit both the high inrush current and oscillation overvoltage. The peak inrush current and oscillation overvoltage are lower than those in other techniques. However, this method requires precise accuracy in timing for closing of the circuit breaker. The circuit breaker is switched at a zero voltage. The timing error for closing the breaker should be within ±0.5 ms. If the timing error of a circuit breaker is over the limit, the inrush current and overvoltage become too high, and the circuit breaker and capacitor risk damage are due to insulation failure.
6. The synchronous closing control method is the best solution to limit the high inrush current. The order for the effectiveness of the remaining solutions is as follows: the 6% reactor, the current-limiting reactor, the pre-insertion inductor and the pre-insertion resistor techniques, respectively. There is a slight difference in the magnitude of the inrush current from the synchronous closing control and 6% reactor methods.
7. The synchronous closing control method is the best solution to limit the oscillation overvoltage. The second most effective method is the 6% reactor method and the third is the pre-insertion resistor method. On the other hand, the current-limiting reactor and pre-insertion inductor techniques only reduce the overvoltage a little.

Figure 29 shows the summary of transient inrush current and oscillation overvoltage waveforms by comparing between the base case and the pre-insertion resistor, current-limiting reactor, 6% reactor and synchronous closing control methods after the fourth switching step was performed in the system. The results show that the synchronous closing control method can reduce the inrush current and oscillation overvoltage better than other methods. Here, the application of synchronous closing control provides the ideal component to mitigate the effects of back-to-back capacitor switching. However, in the case of the three-pole circuit breaker operation, a specific mechanism (staggering) must be built in. These transients will increase if the timing calibration drifts; therefore, the level of precision required for timing control is difficult to achieve.

Figure 30 shows a comparison of the transient inrush current waveforms obtained from transient reduction with the current-limiting reactor and the base case; energizing the shunt capacitor bank is performed in four steps. As observed in Fig. 30a, the base case (no transient reduction) shows a peak of inrush current that is much higher than that for the current-limiting reactor method. Moreover, the frequency of the inrush current from the base case is very high compared with that from the current-limiting reactor method. This situation occurred because the loop inductance between each step is very low for the base case (there is no series reactor to damp the high inrush current and overvoltage). The transient inrush current was reduced in each step when the current-limiting reactor was connected in series. The sizing variation for the current-limiting reactor is shown in Fig. 30b. The results indicate that the magnitude of the inrush current is reduced when the rating of the current-limiting reactor is increased. The peak inrush current is inversely proportional to the inductance value of the current-limiting reactor. In addition, the frequency of the inrush current is very low when the inductance is large. The frequency of the inrush current is inversely proportional to the rated inductance of the current-limiting reactor.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Author's personal copy





Fig. 29 Comparison of transient inrush current and oscillation overvoltage reduction between base cases, pre-insertion resistor, current-limiting reactor, 6% reactor and synchronous closing control methods when four switching steps are performed in the system

Fig. 30 Relationship between the size of the current-limiting reactor and the transient inrush currents. The existing 230 kV shunt capacitor bank in the Thailand substation system with a series current-limiting reactor is studied



Moreover, the circuit parameters that affect the magnitude and characteristics of the transients, such as the source strength, the switching device and the inductance loop between the banks should be considered. A reduction in the source strength will result in a more severe transient. If the short circuit is very low and the size of a capacitor bank is small, the transient inrush current that is generated by back-to-back capacitor bank switching is the most optimal. Therefore, the utility and/or user, the increased cost and the added complexity of the equipment should all be taken into consideration to evaluate a switching device and determine the mitigation method used to reduce the transient oscillation overvoltage and inrush current. The evaluation would determine the reliability, the capability for a high number of operations and the cost-effectiveness.

Practically, the network system of each substation is different; therefore, a designer must investigate and consider the specific situation to determine the method selected to

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Author's personal copy

mitigate these transients, especially in resistive devices that can add losses to the circuit while reducing the voltage and current transients. The pre-insertion resistors and inductors have to be specially designed for capacitor bank applications; if the system parameters are changed, the inductor and resistor for both methods need to be re-designed. The use of the current-limiting reactor is the most popular method for reducing the transient stresses. Alternatively, if a system has high harmonic pollution, the use of a 6% reactor will be preferred to other techniques. Therefore, each of these transient control methods has various advantages and disadvantages in relation to the transient inrush current and overvoltage reduction, cost, installation requirements, operating/maintenance requirements and reliability. The designer must therefore consider these factors and make decisions to achieve the optimal technique required to limit transients when capacitor bank energizes the reactive power in network systems.

7 Conclusions

This paper presents a technique to limiting inrush current and oscillation overvoltage when switching large shunt capacitor banks in an HV substation system using a 6% series reactor. Comparisons have been provided between the proposed method and various mitigation techniques that are currently used, such as pre-insertion resistors (PIRs), pre-insertion inductors (PIIs), current-limiting reactor (CLRs) and synchronous closing control. The proposed technique and past methodologies have been applied and simulated using the PSCAD/EMTP program for an HV substation that is modelled after part of the Thailand substation system. From the simulation results, the synchronous closing control yields the best result for reducing the inrush current and oscillation overvoltage compared to the proposed methodology using the 6% series reactor. The application of synchronous closing control in the simulations is an ideal way to mitigate the effects of back-to-back switching. However, it is difficult to achieve precision in the actual operation and mechanism of circuit breaker, and the transient level will increase if timing is inaccurately controlled. The 6% series reactor is also advantageous in preventing harmonic amplifications due to resonance issues, especially in industrial applications with harmonic pollution. Thus, the proposed methodology can be used by substation systems as a solution to transient problems caused by energization of capacitor banks.

Acknowledgements The authors wish to gratefully acknowledge financial support for this research (No. KREF045507) from the King Mongkut's Institute of Technology Ladkrabang Research fund, Thailand.

References

1. (2010) IEEE guide for application of shunt power capacitors. IEEE Standard 1036-2010
2. Hooshmand RA, Mohkami H (2011) New optimal placement of capacitors and dispersed generators using bacterial foraging oriented by particle swarm optimization algorithm in distribution systems. Electr Eng 93(1):43–53
3. Injeti SK, Thunuguntla VK, Shareef M (2015) Optimal allocation of capacitor banks in radial distribution systems for minimization of real power loss and maximization of network savings using bio-inspired optimization algorithms. Int J Electr Power Energy Syst 69:441–455
4. Sarkar P, Baral A, Das K (Bhatacharya), Syam P (2016) An ant colony system based control of shunt capacitor banks for bulk electricity consumers. Appl Soft Comput 43:520–534. ISSN 1568-4946
5. Softić M, Tokić A, Uglešić I (2012) 7th Vienna international conference on mathematical modelling measurement, modeling and simulation of capacitor bank switching transients, IFAC proceedings volumes, Volume 45, Issue 2, 2012, pp 1254–1259
6. Bhargava B, Khan AH, Imece Ali F, DiPietro J (1993) Effectiveness of pre-insertion inductors for mitigating remote overvoltages due to shunt capacitor energization. IEEE Trans Power Deliv 8:1226–1238
7. Seyedi H, Golabi S, Abam Z (2010) Limitation of transmission line switching overvoltages. In: IEEE international conference on power and energy (PECon), pp 363–368
8. Peggs JF, Powell PW, Grebe TE (1994) Innovations for protection and control of high voltage capacitor banks on the Virginia power system. In: Proceedings of the 1994 IEEE power engineering society transmission and distribution conference, pp 284–290
9. Stroica P (2000) Modern methods for synchronous switching of the Romanian power system circuit breakers in 400 kV substation. In: 10th Mediterranean electrotechnical conference, MEleCon 2000, vol 3, pp 949–953
10. Zhang Q, Yuan H, Liu Y, Wang Q (2010) The operating transient process analysis and synchronous switching strategies research of vacuum breaker. In: Fourth international conference on genetic and evolutionary computing, pp 142–145
11. Amer AHA (2004) Transient over voltages in electric distribution networks due to switching of capacitor banks steps. In: International conference on electrical, electronic and computer engineering (ICEEC2004), pp 872–875
12. Das JC (2005) Analysis and control of large-shunt-capacitor-bank switching transients. IEEE Trans Ind Appl 41(6):1444–1451
13. Blooming TM, Carnovale DJ (2008) Capacitor application issues. IEEE Trans Ind Appl 44(4):1013–1026
14. Cipeigan L, Chindris M, Rull J, Rusu A, Sumper A, Ramirez R, Alves R (2006) Mitigation of capacitor bank energization harmonic transients. In: IEEE/PES transmission & distribution conference and exposition: Latin America, pp 1–5
15. Sadeghi M, Babaei E, Rabetian M, Nahalparvari H (2011) Mitigation of capacitor banks switching transients considering injected harmonics. In: Iranian conference on electrical engineering (ICEE), pp 1–5
16. Shunt Capacitors for A.C. Power Systems Having a Rated Voltage above 1000 V—Part 1: General, IEC Standard 60871-1, (Jul. 2005)
17. Srithorn P, Khojulklang K, Kulworawanichpong T (2004) Capacitor switching control using a decision table for a 115-kV power transmission system in Thailand. In: Knowledge-based intelligent information and engineering systems, Lecture Notes in Computer Science, vol 3213, pp 1262–1268

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Author's personal copy

18. Alferov DF, Ahmetgareev MR, Budovskii AI, Evsin DV, Ivanov VP, Dermenzhi PG (2010) Hybrid switch with controlled switching for circuits with capacitor banks. Russ Electr Eng 81(3):152–158
19. Preethi B, Sumangala BV (2014) Voltage stabilization through reactive power injection at secondary terminals of distribution level feeders—using thyristor-switched capacitor. In: Emerging research in electronics, computer science and technology, Lecture Notes in Electrical Engineering, vol 248, Springer India. doi:10.1007/978-81-322-1157-0_56
20. Long X, Liu X, Song D (2016) Analysis of the choice of a serial reactor in a parallel capacitor device. In: Proceedings of the 5th international conference on electrical engineering and automatic control, Volume 367 of the series Lecture Notes in Electrical Engineering, pp 385–391
21. Yin W (2012) Transient analysis and time selection of capacitor switched device of reactive power compensation. In: Electrical, information engineering and mechatronics 2011, Lecture Notes in Electrical Engineering, vol 138, pp 1019–1024. doi:10.1007/978-1-4471-2467-2_120
22. Yuan T, Yu Q, Wu Z (2012) Design and implementation of the improved control algorithm for switching capacitor banks. Adv Electr Eng Autom 139:407–413
23. Ghanbari T, Farjah E, Naseri F (2016) Three-phase resistive capacitor switching transient limiter for mitigating power capacitor switching transients. In: IET generation, transmission & distribution, vol 10, pp 142–153. IET. ISSN :1751-8687
24. Upadhyay C, Chandwani H (2014) Modelling of switching effects & its mitigation techniques on MV—capacitor bank with VCB. In: Power and energy systems conference: towards sustainable energy (pp 1–5). IEEE
25. Taherzadeh M, Rostaminia R, Joorabian M, Saniei M (2013) Mitigation of capacitor bank switching transients by using SVCs in large plants instead of capacitor bank and circuit breaker. In: Power electronics, drive systems and technologies conference (PEDSTC), 2013 4th (pp 321–327). IEEE
26. Ghanbari T, Farjah E, Zandnia A (2013) Solid-state transient limiter for capacitor bank switching transients. In: IET generation, transmission & distribution, vol 7, pp 1272–1277. IET
27. Tseng S-T, Chen J-F (2010) A novel method for mitigating the capacitor switching-on transients. In: Universities power engineering conference (AUPEC), 2010 20th Australasian (pp 1–5). IEEE
28. Athanasiadis N (2002) A new technique for a static var compensator using the EMTP modeling environment. Electr Eng 84:85–89
29. Ozdemir A (2006) A reactive power control relay design with a new approach. Electr Eng 88:133–140
30. Karaki SH, Kayssi AI, Karaki HS (2005) Capacitor placement for switching noise reduction using genetic algorithms and distributed computing. Electr Eng 2005(87):11–18
31. Kamarposhti MA, Lesani H (2011) Effects of STATCOM, TCSC, SSSC and UPFC on static voltage stability. Electr Eng 2011(93):33–42
32. Karpagam N, Devaraj D, Subbaraj P (2010) Improved fuzzy logic controller for SVC in power system damping using global signals. Electr Eng 2010(91):395–404
33. Zdravković Z, Vukelja P, Mrvic J (2006) Insulation co-ordination for continuous operating voltages and temporary overvoltages. Electr Eng 2006(88):441–446
34. Ketabi A, Sadeghkhani I, Feuillet R (2013) Network switching and voltage evaluation during power system restoration. Electr Eng 2013(95):241–253
35. Han B-M, Kim H-J, Baek S-T (2004) New soft-switching current source converter for photovoltaic power system. Electr Eng 2004(86):285–291
36. Batura R, Opydo W (2005) Overvoltages caused by switching unloaded cable lines by a vacuum switch. Electr Eng 2005(87):181–189
37. Gitizadeh M, Khalilnezhad H, Hedayatzadeh R (2013) TCSC allocation in power systems considering switching loss using MOABC algorithm. Electr Eng 2013(95):73–85
38. Rahmani R, Othman MF, Shojaei AA, Yusof R (2014) Static VAR compensator using recurrent neural network. Electr Eng 2014(96):109–119
39. Asadi M, Jalilian A (2013) Using an active resistive damper in hybrid active power filter to avoid resonance over-voltage. Electr Eng 2013(95):301–313
40. Menti A, Zacharias T, Milias-Argitis J (2009) Optimal sizing and limitations of passive filters in the presence of background harmonic distortion. Electr Eng 2009(91):89–100
41. Gitizadeh M, Kalantar M (2009) Genetic algorithm-based fuzzy multi-objective approach to congestion management using FACTS devices. Electr Eng 2009(90):539–549
42. Aredes M, Portela C, van Emmerik EL, da Silva Dias RF (2004) Static series compensators applied to very long distance transmission lines. Electr Eng 86:69–76
43. (2005) IEEE application guide for capacitance current switching for AC high-voltage circuit breaker. IEEE Standard C37.012-2005
44. (2006) IEEE guide for the protection of shunt capacitor banks. IEEE Standard C37.99-2000 (R2006)
45. (2010) Switching and transmission line diagram. Electricity generation authorization Thailand (EGAT)
46. Beanland M, Speas T, Rostron J (2004) Pre-insertion resistors in high voltage capacitor bank switching. In: Western protective relay conference (pp 1–12)
47. Iizarry-Silvestrini MF, Vélez-Sepúlveda TE (2006) Mitigation of back-to-back capacitor switching transients on distribution circuits. Department of Electrical and Computer Engineering, University of Puerto Rico
48. Bellei TA, O'Leary RP, Camm EH (1996) Evaluating capacitor-switching devices for preventing nuisance tripping of adjustable-speed drives due to voltage magnification. IEEE Trans Power Deliv 11(3):1373–1378
49. (1997) Industrial A.C. networks affected by harmonics—application of filters and shunt capacitors. IEC Standard 61642
50. Alexander RW (1985) Synchronous closing control for shunt capacitors. IEEE Trans Power Appar Syst PAS–104(9):2619–2626
51. Faria da Silva F, Bak CL, Guomundsdóttir US, Wiechowski W, Knardrupgård MR (2009) Use of a pre-insertion resistor to minimize zero-missing phenomenon and switching overvoltages. In: IEEE power & energy society general meeting (PES' 09), pp 1–7
52. Manitoba HVDC Research Centre (2003) EMTDC: transient analysis for PSCAD power system simulation. Manitoba HVDC Research Centre Inc., Manitoba, Canada
53. Greenwood A (1991) Electrical transients in power systems, 2nd edn. Wiley, New York
54. (2009) IEEE standard for AC high-voltage circuit breakers rated on a symmetrical current basis—preferred ratings and related required capabilities for voltages above 1000 V. IEEE Standard C37.06-2009
55. Sabot A, Morin C, Guillaume C, Pons A (1993) A unique multipurpose damping circuit for shunt capacitor bank switching. IEEE Trans Power Deliv 8(3):1173–1183
56. O' Leary RP, Harner RH (1988) Evaluation of methods for controlling the overvoltages produced by the energization of a shunt capacitor bank. In: International conference on large high voltage electric systems (pp 1–12)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Praise Worthy Prize

International Review of Electrical Engineering (IREE)

Open Access Subscription or Fee Access

Analysis of Transient Signals in a Substation Capacitor Bank System Using an Experimental Setup

Theerasak Patcharoen[(1)], *Atthapol Ngaopitakkul*[(2*)]

[(1)] Faculty of Engineering, King Mongkut's Institute of Technology Ladkrabang, Thailand
[(2)] Faculty of Engineering, King Mongkut's Institute of Technology Ladkrabang, Thailand
[(*)] *Corresponding author*

DOI: https://doi.org/10.15866/iree.v11i3.8073

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Praise Worthy Prize

International Review of Electrical Engineering (I.R.E.E.), Vol. 11, N. 3
ISSN 1827- 6660 *May – June 2016*

Analysis of Transient Signals in a Substation Capacitor Bank System Using an Experimental Setup

T. Patcharoen, A. Ngaopitakkul

Abstract – *The capacitor bank system is one of the important systems in an electric utility, with the benefit of power factor correction and reactive power compensation for transmission and distribution systems. Installation of a capacitor bank system in a substation causes transient signals when switching occurs. The aim of this research is to study the transient signals that occur when the capacitor bank is switched in each step. A capacitor bank-switching experimental test unit has been built to create a downscale capacitor bank system in a distribution–level substation. This unit was modelled after the NongChok substation under the Electricity Generating Authority of Thailand (EGAT). The impact on the distribution system when the capacitor bank is switched has been studied, and phenomena such as inrush currents, voltage transience, and frequency oscillation are taken into consideration. A method to reduce transient issues has been discussed and implemented in the test unit to evaluate the performance impact of these methods on a switching capacitor bank system.* ***Copyright © 2016 Praise Worthy Prize S.r.l. - All rights reserved.***

Keywords: *Substation, Capacitor Bank, Switching Transient, Inrush Current, Experimental Setup*

I. Introduction

Electrical energy has become an important part of human life. Economic growth and the quality of human life have driven the energy consumption rate to increase rapidly, thus causing energy and environmental issues. Statistical data from the International Energy Agency (IEA) [1] have shown that electrical energy usage has been increased significantly between 1987 and 2012, and given the current trend, it can be observed that energy will become a challenge for our world in the future. Many governments are pushing policies to support renewable energy and energy efficiency.

A capacitor bank system is one of the systems that can improve electrical efficiency; this system is applied for power factor correction in the industrial sector, and it can benefit utility power systems in both distribution and transmission systems [2]-[4]. A capacitor bank consists of small capacitor units connected in series and parallel inside an enclosed bank. These banks provide reactive power to the system to compensate for connected inductive loads. A high-power capacitor bank installed in a substation can be used to stabilize the system during a peak load period when voltage drop occurs.

Other advantages of adding a capacitor bank to a system are loss reduction while power is transmitted between regions and the release of power system capacity reactive current can provide to system locally.

Capacitor bank switching transience causes several negative power quality side-effects that must be considered, such as overvoltage transience, inrush current and harmonics problems that can effect power system operation [5].

The advantage of the capacitor bank at both utility and customer levels has been presented in many researches and studies [6]-[10]. With capacitors installed at the transmission level, another benefit of the capacitor bank in distributed generation is shown in A. Kalyuzhnyet al.'s research. Capacitor banks are installed in parallel to photovoltaic (PV) power plants to compensate with reactive power and ensure the stability of distribution systems with large-scale application of PV generators [6].

In terms of line loss reduction [7]-[8], research has shown that capacitor bank installation can reduce the power loss in transmission lines. Grunbaumet al.'s work [9] has shown the result of power transmission capacity when a capacitor bank is installed. Harmonic reduction and power factor correction using a capacitor bank has been presented in Stephen et al.'s work [10].

Researches studies have been conducted on the effects of such a switching capacitor bank [11]-[14]. During switching of the capacitor bank, many transient disturbances can occur. Studies have addressed many transient switching issues such as energization inrush, back-to-back energization, outrush transience, voltage magnificent and transient recovery voltage [11]-[13]. Research on capacitor bank failure during switching has shown that energizing an isolated bank and back-to-back switching cause switching transience. With an optimal switching sequence, the effects of back-to-back switching can be minimized [14]. Issues related to the failure of the circuit breaker used for the switching capacitor bank in the underground cable system have been presented, revealing that the switching capacitor bank back-to-back with the underground cable causes an inrush current that exceeds the "inrush current of isolated capacitor bank" [15].

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Copyright © 2016 Praise Worthy Prize S.r.l. - All rights reserved DOI: 10.15866/iree.v11i3.8073

The voltage magnification resulting from the switching capacitor bank in a high-voltage substation has been addressed [16]. The harmonic amplification and its impact on the distribution network have been presented [17].

Mupparty's work [18] has presented capacitor bank switching transience through the use of Simulink software. In term of protection in switching capacitor bank systems, a capacitor bank protection scheme and optimal design for a protection system in a high-power capacitor bank have been presented in [19]-[21].

Research in multi-step back-to-back capacitor bank switching with a pre-inserted resistor and current-limiting reactor has been performed.

It can be observed from the results of this research that the pre-inserted resistance and current-limiting reactor could effectively reduce the magnitude of transient overvoltage and inrush current [22]. A literature review has been conducted in the field of the wavelet transform and its applications. The application of the wavelet transform to power system transient analysis has been proposed in David et al.'s work [23].

This paper introduced the use of the wavelet transform for the analysis of electromagnetic power system transients, after which much research has been performed using the wavelet transform to analyse various transient phenomena. The application of the wavelet transform on switching capacitor banks has been reviewed.

The selection of a suitable mother wavelet for transient analysis in power systems has been presented in Megahed et al.'s work [24]. The methodology consisted of the decomposition and reconstruction of transient signals with various mother wavelets and then finding the root mean square error between the original signal and the reconstruction signal.

Beg et al.'s work [25] presented a method that utilizes the discrimination of isolated and back-to-back switching capacitor banks via use of the wavelet transform. Rodney and Ramachandaramurthy's research [26] proposed the application of the continuous wavelet transform to classify various capacitor switching transients. It can be seen that scale selection of the wavelet transform can effectively extract transient parameters. Pachi and Satish's work [27] introduced a technique to identify transients due to capacitor switching and faults by using the voltage waveform. This method can be applied to the type of transients that cause voltage disturbances. Application of the wavelet transform to locate the position of capacitor bank switching transients has been reviewed in [28].

This method was performed by using the discrete wavelet transform, fuzzy-c-means and neural networks to determine transient sources.

From the research and studies mentioned above, it can be seen that the capacitor bank system is an important system in power systems. When a switching back capacitor is included in a system, it causes a power quality problem that can damage the capacitor banks, the control equipment in the substation or the entire power system.

Thus, system reliability cannot be archived with such a problem.

The study and analysis of the switching transients must be carried out to determine whether the system can handle these power quality problems before installing the capacitor bank in the substation.

This paper presents the impact of transient phenomena that occur when a switching capacitor is installed in a system by using an experimental test unit that was modelled after the 115-kV NongChok substation under the Electricity Generating Authority of Thailand (EGAT).

Two configurations have been studied in this paper; one with an inductor connected in series with the capacitor bank and one without an inductor. These two data sets are compared to evaluate the effect of an inductor installed in the capacitor bank system. Voltage transients and inrush current in each case are taken into consideration.

After that, transient data obtained from the measurement instrument will be used to analyse the effect of switching transients and the current limiter inductor on transient signal characteristics. Analysis was performed via the wavelet transform to extract the high-frequency component for transient signals, and then comparisons between the case study without an inductor and that with various sizes of inductors were made to evaluate the effect on transient characteristics.

These characteristics must be taken into consideration because a protection device, such as a current limiter, has an impact on signal characteristics, and this will be used as a methodology to locate sources of transient signals or identify types of transients. It causes a misinterpretation of signals and can be affected by the protection scheme of the system.

II. Experimental Setup

II.1. Experimental Setup

The substation used for the model experimental test unit is the NongChok substation under the Electricity Generating Authority of Thailand (EGAT). A single line diagram of the capacitor bank system is shown in Fig. 1.




Fig. 1. Single line diagram of the capacitor bank system in the NongChok substation

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

The substation system consists of a 3-step capacitor bank with a reactive power of 48 MVAr in each step. This experimental test unit is downscaled from 115 kV to 415 V in the laboratory by using per-unit calculation to determine the size of the capacitor and other devices or equipment for the test unit. Thus, the capacitor bank used in the experimental test unit has 5 MVAr in each step with an ungrounded wye for internal connection.

A single line diagram of the experimental test unit is shown in Fig. 2. The power supply of the system is from the laboratory at a voltage level of 380 V before connecting to a variable voltage transformer to a step-up voltage of 415 V. This main power supply will be used for the capacitor bank and other equipment in the experimental test unit. The switching capacitor in each step uses the magnetic contactors K1, K2, and K3.

These magnetic contactors are controlled by a power factor controller. For measurement, current is measured at phase A using a current probe clamping after the main circuit breaker, and voltage is measured at a bus bar for three phases, as shown in Fig. 2.

A control diagram of the capacitor bank system in the experimental test unit is shown in Fig. 3. The system consists of a power factor controller that controls the switching sequence of the capacitor bank in each step. The controller unit receives voltage and current measurements from the potential transformer (PT) and current transformer (CT) to calculate the power factor of the system and then compares these data with the power factor value that is set inside the unit. After that, it sends an on/off signal to the magnetic contractor to close or open the capacitor bank circuit in each step. The actual experimental test setup is shown in Fig. 4. This test setup is downscale from the capacitor bank system in the 115-kV substation. The measurement of the voltage transients and inrush current was conducted using a power quality meter, as shown in Fig. 4. Voltage and current were measured at a location before the magnetic contactor.




Fig. 2. Single line diagram of the experimental setup

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




Fig. 3. Control diagram of the experimental test unit




Fig. 4. Switching capacitor bank test set

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

II.2. Experimental Result


For the experiment, the system's normal case has been recorded to evaluate switching transients that occur when the energized capacitor back phenomena that are taken into account are inrush current and voltage transients. Inductor sizes of 4, 6, 8, and 10 μH have been installed before the capacitor bank to see the effect of inductance on reducing switching transients.

In the case of a capacitor bank system without an installed reactor, when considering the system current, it can be seen that, after switching in the first step, the inrush current magnitude rises to approximately 7-8 times the normal current magnitude due to the energizing current to the capacitor bank. The system current that was recorded from an experimental setup shows that the magnitude of inrush current in the 1st, 2nd, and 3rd steps is 120.2A, 163.7A, and 185.6A, respectively.


Inrush current in the next step is higher than the previous one due to the inrush current occurring when the energizing capacitor bank combines with the current from the energized bank. It causes an increase in magnitude of the inrush current according to the theory. With the 3rd step, that peak current is negative due to the switching angle being 90 degrees in the downside of the sinusoidal wave. The voltage transience in the 1st switching step has a higher spike than in the 2nd and 3rd steps. The current and voltage signals in each step are shown in Figs. 5(a)-5(c), and record data are shown in Table I.

In the case of a switching capacitor bank with a 4-μH inductor, the inrush current in the 1st, 2nd, and 3rd steps is 81.6A, 97.7A, and 179.5A, respectively.


It can be seen that the inrush current magnitude is less than in the previous case due to the inductor that is installed before the capacitor bank.



(a) Transient signal when the capacitor bank switches at the 1st step



(b) Transient signal when the capacitor bank switches at the 2nd step



(c) Transient signal when the capacitor bank switches at the 3rd step

Figs. 5. Capacitor bank voltage transience and inrush current without a reactor

TABLE I
VOLTAGE AND CURRENT DATA IN THE CASE OF NO INDUCTOR

	Voltage (V)			Current (A)		Phase Angle
	PhaseA	PhaseB	PhaseC	RMS	Inrush	
Before Switching	228.88	232.14	231.92	0.3	-	-
Step 1	229.64	232.42	232.20	6.9	120.2	270
Step 2	229.92	232.66	232.42	13.9	163.7	90
Step 3	229.94	232.72	232.44	13.9	185.6	90

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Copyright © 2016 Praise Worthy Prize S.r.l. - All rights reserved

Switching transience occurs at high frequency with the nature of the inductance such that the impedance increases when the frequency increases.


With a reactor installed in the system, it can reduce the inrush current. Voltage transience in the 1st step is higher than in the previous case due to the voltage drop on the inductor that is installed before the capacitor bank. The current and voltage signals in each step are shown in Figs. 6(a)-6(c), and record data are shown in Table II.

In the case of a switching capacitor bank with a 6-μH inductor, the inrush current in the 1st, 2nd, and 3rd steps is 81.4A, 124.7A, and 149.3A, respectively. The inrush current magnitude in the 2nd and 3rd steps is higher than in the 1st step for the same reason as the previous case, and these values are less than in the case of the installed 4-μH inductor due to the increase in the size of the inductor.


The voltage transients in all three steps occur in the same level.

The current and voltage signals in each step are shown in Figs. 7(a)-7(c), and the record data are shown in Table III. In the case of a switching capacitor bank with an 8-μH inductor, the inrush current in the 1st, 2nd, and 3rd steps is 78.6A, 133.3A, and 149.3A, respectively. It can be observed that the inrush current trend is the same as in the previous case. The inrush current increases when the capacitor bank is connected to the system and decreases as the inductor increases. The voltage transience in each case does not change much. The current and voltage signals in each step are shown in Figs. 8(a)-8(c), and the record data are shown in Table IV. In the case of a switching capacitor bank with a 10-μH inductor, the inrush current in the 1st, 2nd, and 3rd steps is 66A, 123.8A, and 135A, respectively.


The voltage transience and inrush current are similar to those of the previous case described above. The current and voltage signals in each step are shown in Figs. 9(a)-9(c), and the record data are shown in Table V.



(a) Transient signal when the capacitor bank switches at the 1st step



(b) Transient signal when the capacitor bank switches at the 2nd step



(c) Transient signal when the capacitor bank switches at the 3rd step


Figs. 6. Capacitor bank voltage transience and inrush current with a 4-μH reactor

TABLE II
VOLTAGE AND CURRENT DATA IN THE CASE OF A 4-μH INDUCTOR


	Voltage (V)			Current (A)		Phase Angle
	PhaseA	PhaseB	PhaseC	RMS	Inrush	
Before Switching	239.74	242.36	241.62	0.2	-	-
Step 1	240.16	242.76	242.10	7.2	81.6	270
Step 2	240.64	243.22	242.50	14.6	97.7	90
Step 3	240.94	243.58	242.82	14.6	179.5	270

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


Copyright © 2016 Praise Worthy Prize S.r.l. - All rights reserved



(a) Transient signal when the capacitor bank switches at the 1st step



(b) Transient signal when the capacitor bank switches at the 2nd step



(c) Transient signal when the capacitor bank switches at the 3rd step

Figs. 7. Capacitor bank voltage transients and inrush current with a 6-μH reactor

TABLE III
VOLTAGE AND CURRENT DATA IN THE CASE OF A 6-μH INDUCTOR

	Voltage (V)			Current (A)		Phase Angle
	PhaseA	PhaseB	PhaseC	RMS	Inrush	
Before Switching	241.16	244.08	242.92	0.4	-	-
Step 1	241.64	244.54	243.42	7.1	81.4	45
Step 2	242.24	244.96	243.84	14.6	124.7	270
Step 3	242.64	245.36	244.20	14.7	149.3	90

TABLE IV
VOLTAGE AND CURRENT DATA IN THE CASE OF AN 8-μH INDUCTOR


	Voltage (V)			Current (A)		Phase Angle
	PhaseA	PhaseB	PhaseC	RMS	Inrush	
Before Switching	237.34	241.84	239.90	0.4	-	-
Step 1	237.74	242.22	240.24	7.2	78.6	270
Step 2	238.30	242.74	240.74	24.5	133.3	270
Step 3	238.64	242.96	240.98	14.5	149.3	90

TABLE V
VOLTAGE AND CURRENT DATA IN THE CASE OF A 10-μH INDUCTOR


	Voltage (V)			Current (A)		Phase Angle
	PhaseA	PhaseB	PhaseC	RMS	Inrush	
Before Switching	236.5	240.94	239.24	0.2	-	-
Step 1	236.92	241.26	239.66	7.1	66.0	270
Step 2	237.22	241.62	239.84	14.4	123.8	0
Step 3	237.64	241.96	240.20	14.4	135.0	180

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


Copyright © 2016 Praise Worthy Prize S.r.l. - All rights reserved



(a) Transient signal when the capacitor bank switches at the 1st step




(b) Transient signal when the capacitor bank switches at the 2nd step




(c) Transient signal when the capacitor bank switches at the 3rd step


Figs. 8. Capacitor bank voltage transients and inrush current with an 8-μH reactor



(a) Transient signal when the capacitor bank switches at the 1st step



(b) Transient signal when the capacitor bank switches at the 2nd step



(c) Transient signal when the capacitor bank switches at the 3rd step

Figs. 9. Capacitor bank voltage transients and inrush current with a 10-μH reactor

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

III. Wavelet Analysis

To study the effects on power system transients of a switching capacitor bank and its protecting device when installed in a capacitor bank system, the analysis of transient signals using the wavelet transform has been implemented in this research. The methodology consists of selecting a suitable wavelet for the switching transients and extracting the high-frequency component from signals for further analysis. The suitable mother wavelet for capacitor bank switching transient analysis has been selected by comparing the original signal and the reconstruction signal to find the mother wavelet that contributes the minimum root mean square error value.

According to Megahedet al.'s work [24], mother wavelets that are suitable for power system transients are the Daubechies family, Symlets family and Coiflets family, so this paper used db2 – db8, sym2 – sym8 and coif1 and coif2.

The root mean square errors of different wavelets in each step are shown in Fig. 10 and Table VI.

From Table VI, it is observed that Symlets8 contributed the minimum root mean square error in all three steps when compared to the mother wavelet in the case without a reactor. Thus, it is suitable for wavelet analysis of capacitor bank switching transients.

From the selection discussed above, the current signal is extracted into 5 scales according to the mother wavelet used, Symlets8 (sym8).To evaluate the effect of the current-limiting inductor on signal characteristics, switching transients were analysed in the case without an inductor and with inductor sizes of 4, 6, 8, and 10 μH. Fig. 11 shows wavelet scales 1-5 in the case of a switching capacitor bank in a system without an installed inductor to limit the current using the phase-A current signal. Each column represents a capacitor bank switching step from 1 – 3, It can be observed that, when the switching of the capacitor bank occurs, the coefficient value rises more than the pre-switching condition due to the sudden change in frequency. When the switching of the capacitor bank occurs in the second or third step, the coefficient value is higher than in the previous step due to the previous energized bank and the inrush current that increases the current amplitude and frequency.

It also indicates that a switching capacitor bank at different phase angles causes different waveform characteristics at scale 3 and higher, as shown in step 1, and step 2. The switching transients of these two steps occur at a phase angle of approximately to 0 degrees, while step 3 occurs at approximately 90 degrees. Fig. 12 shows the wavelet transform of the switching transient signal in the case of a 10-μH inductor installed in the system. The coefficient value in scales 1-5 rises to the peak value when the switching of the capacitor bank occurs similarly to in the previous case. The coefficient value decreases as the size of the inductor increases because the current amplitude and frequency are limited by the inductor. This trend can be seen when comparing using the y-axis scale in Figs. 11-12.




Fig. 10. Root mean square error from the reconstruction wavelet signal in the case of without a reactor

TABLE VI
ROOT MEAN SQUARE ERROR IN THE CASE WITHOUT A REACTOR

	db2	db3	db4	db5	db6	db7	db8	sym2	sym3	sym4	sym5	sym6	sym7	sym8	coif1	coif2
Step1	8.39e-12	8.29e-11	1.69e-11	2.79e-11	1.86e-11	2.31e-11	4.99e-11	8.39e-12	8.29e-11	6.99e-12	2.39e-12	1.15e-11	1.06e-11	1.08e-12	1.29e-11	1.49e-10
Step2	1.90e-11	1.89e-10	3.84e-11	6.37e-11	4.25e-11	5.26e-11	1.14e-10	1.90e-11	1.89e-10	1.58e-11	5.39e-12	2.61e-11	2.39e-11	2.35e-12	2.92e-11	3.38e-10
Step3	2.39e-11	2.46e-10	4.93e-11	8.20e-11	5.38e-11	6.63e-11	1.45e-10	2.39e-11	2.46e-10	1.97e-11	6.73e-12	3.25e-11	2.97e-11	3.74e-12	3.64e-11	4.27e-10

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Results from the use of the wavelet transform on the capacitor bank switching transients in the case study mentioned above are summarized in Table VII. Table VII shows the maximum coefficient value extracted from the phase-A current waveform using the wavelet transform in scales 1-5 in the case without an inductor and the cases with inductors of various size. It can be observed that, when the switching of the capacitor bank occurs at step two or later in the system, the maximum coefficient value is higher than when switching at the first step. This occurs because switching of the capacitor bank in the first step makes it act like an isolated bank, while, when switching at the second or third step, the current from the previous energized bank will combine with the inrush current, causing a high-amplitude and high-frequency value. From Table VII, the phase angle that switching occurs at has a direct effect on the maximum coefficient value from the wavelet transform. In the case of an installed inductor to limit the current, it can be observed that the phase angle has a serious effect on the value of the maximum coefficient. When taking the phase angle into account, the maximum coefficient value decreases when the size of the inductor increases due to the current and frequency being limited by the inductor.




Fig. 11. Wavelet transform of the current signal in the case of a switching capacitor bank without an inductor




Fig. 12. Wavelet transform of the current signal in the case of a switching capacitor bank with an inductor size of 10 μH

TABLE VII
MAXIMUM COEFFICIENT VALUE EXTRACTED FROM THE WAVELET TRANSFORM

	Switching Step	Scale 1	Scale 2	Scale 3	Scale 4	Scale 5
Without inductor	Step 1	349.78	210.82	66.34	34.27	34.77
	Step 2	863.49	723.25	88.41	9.25	134.21
	Step 3	542.50	542.50	542.50	542.50	542.50
4 μH	Step 1	168.72	527.66	521.36	61.61	34.62
	Step 2	949.16	493.79	133.57	89.19	142.36
	Step 3	1708.27	1708.27	1708.27	1708.27	1708.27
6 μH	Step 1	1464.27	452.63	327.03	112.88	33.10
	Step 2	736.60	1761.97	177.89	72.88	142.74
	Step 3	472.28	472.28	472.28	472.28	472.28
8 μH	Step 1	121.86	597.15	79.92	10.99	102.94
	Step 2	1715.04	198.17	88.63	53.31	136.43
	Step 3	451.76	451.76	451.76	451.76	451.76
10 μH	Step 1	572.76	429.36	104.99	90.03	32.73
	Step 2	1225.42	650.28	34.90	19.96	181.71
	Step 3	2308.54	2308.54	2308.54	2308.54	2308.54

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Copyright © 2016 Praise Worthy Prize S.r.l. - All rights reserved

IV. Conclusion

This research aims to study capacitor bank switching transients in a substation by using an experimental test unit. This unit was modelled after the NongChok substation's in 115-kV system, downscaling it to a 415 V system in the laboratory. Switching transients, such as voltage transients and inrush current, have been taken into consideration. To evaluate the effect of a pre-installed inductor, a case study without an inductor and case studies with inductor sizes of 4, 6, 8, and 10 μH have been used.

The results from the experimental test unit have illustrated that, when the magnetic contactor is connected to a capacitor bank in the system, it causes a switching transience due to the capacitor bank being energized, resulting in the sudden occurrence of voltage transients and high inrush current in a short amount of time. In a multi-step capacitor bank system, the inrush current was increased when the next step of the capacitor bank was connected due to the inrush current and current from the previous energized bank.

The results also show that the pre-installed inductor connected in series with the capacitor bank could limit the inrush current magnitude, but it had no effect on the voltage transients. With the increase of the inductor size, the inrush current amplitude has been significantly decreased. When we analysed the waveform using the wavelet transform, it was seen that installing a switching capacitor bank into a system causes a high-frequency component in that period, and it can be seen as a coefficient value that has suddenly risen up higher than the pre-switch condition. The results from the experimental setup show that the coefficient value varies according to the switching phase angle because the experimental setup cannot switch the capacitor bank at a precise phase angle due to the mechanical time that the magnetic contact has to switching capacitor bank into the system. When taking the phase angle into consideration, it is revealed that the inductor causes a decrease in the coefficient value. This changes the signal characteristics, and it can be affect methodologies that require signal analysis to locate transient sources or identify type transients. This analysis can be applied to the system protection of the capacitor bank system in substations to the ensure reliability and stability of power systems.

Acknowledgments

The work presented in this paper is part of a research project sponsored by the Energy policy and planning office (EPPO), Ministry of Energy, Thailand. The authors would like to thank them for their financial support.

References

[1] Key World Energy Statistics 2014, International Energy Agency.

[2] Kumar, R., Thanushkodi, K., Reconfiguration and Capacitor Placement Using Opposition Based Differential Evolution Algorithm in Power Distribution System, (2013) *International Review on Modelling and Simulations (IREMOS),* 6 (4), pp. 1233-1239.

[3] S. K. Injeti, V. K. Thunuguntla, M. Shareef, "Optimal allocation of capacitor banks in radial distribution systems for minimization of real power loss and maximization of network savings using bio-inspired optimization algorithms," *International Journal of Electrical Power & Energy Systems, vol. 69*, pp.441-455, July 2015.

[4] Nayak, M., Kasturi, K., Rout, P., Optimal Placement and Sizing of Multiple Capacitors in Radial Distribution Systems Using Modified TLBO Algorithm, (2013) *International Review of Automatic Control (IREACO)*, 6 (6), pp. 701-713.

[5] R. Natarajan, Power system capacitors. Boca Raton, FL: Taylor & Francis, 2005.

[6] A. Kalyuzhny, B. Reshef, G. Yehuda, G. David, P. Koulbekov, T. Day, Design of capacitor bank in parallel to photovoltaic power plant,*2013 IEEE EUROCON*, 2013, Zagreb, pp. 1362 - 1368.

[7] K. Tilakul, P. Buasri, A. Kaewrawang, J. TriyangkulsriCapacitor Location and Size Determination to Reduce Power Losses of a Distribution Feeder in Lao PDR, *International Journal of Computer and Electrical Engineering, vol. 4, n. 1*, 2012, pp. 32-36.

[8] T. Manglani, Y.S. Shishodia, A Survey of Optimal Capacitor Placement Techniques on Distribution Lines to Reduce Losses, *International Journal of Recent Research and Review, vol. 1*, 2005, pp. 1-7.

[9] R. Grunbaum, G. Ingestrom, B. Ekehov, R. Marais, 765kV Series Capacitors for Increasing Power Transmission Capacity to The Cape Region, *IEEE Power Engineering Society Conference and Exposition in Africa (Power Africa)*, 2012, pp. 1-8.

[10] O.O. Stephen, L. Yanli, S. Hui, Application of Switched Capacitor Banks for Power Factor Improvement and Harmonics Reduction On the Nigerian Distribution Electric Network, *International Journal of Electrical & Computer Sciences IJECS-IJENS, vol. 11 n. 6*, 2011, pp. 58-68.

[11] G. Gopakumar, H. Yan, B.A. Mork, K.K. Mustaphi, Shunt capacitor bank switching transients: A tutorial and case study,*Minnesota Power Systems Conference*, November 2-4, 1999.

[12] S.A. Ali, Capacitor Banks Switching Transients in Power System, *Energy Science and Technology, vol. 2 n. 2*, 2011, pp. 62-73.

[13] T.E. Grebe, Application of distribution system capacitor banks and their impact on power quality,*IEEE Transactions on Industry Applications, vol. 32 n. 3*, 1996, pp. 714- 719.

[14] S. Kanitpanyacharoen, S. Premrudeepreechacharn,Investigation of 115 kV capacitor bank failure during switching in Chiang Mai 3 substation,*North American Power Symposium (NAPS)*, August 4-6, 2011, pp. 1 - 5.

[15] A. Kalyuzhny, Switching Capacitor Bank Back-to-Back to Underground Cables,*IEEE Transactions on Power Delivery, vol. 28 n. 2*, April 2013, pp. 1128 - 1137.

[16] T. Surawut, T. Surapong, C. Seksak, J. Boonseang, *Transient Capacitor Switching for H.V. Substation due to Voltage Magnification*, King Mongkut's Institute of Technology Ladkrabang Bachelor's Thesis, 1999.

[17] A. Baloi, L. Kocewiak, C.L. Bak, A. Pana, Experimental Determination of Harmonic Conditions Amplification in a Distribution Network by Capacitor Bank Switching, *13th International Conference on Optimization of Electrical and Electronic Equipment (OPTIM)*, 2012, pp. 194-199.

[18] D.B. Mupparty, *Capacitor Switching Transient Modeling and Analysis on an Electrical Utility Distribution System Using SIMULINK Software*, University of Kentucky Master's Thesis, 2011.

[19] B. Kasztenny, J. Schaefer, E. Clark, Fundamentals of adaptive protection of large capacitor banks, *Power Systems Conference: Advanced Metering, Protection, Control, Communication, and Distributed Resources*, 2007, pp.154-186.

[20] M.H. Lee, C.S. Park, The Protection System Optimization of 154kV Shunt Capacitor Bank in Korea, *Journal of International Council on Electrical Engineering, vol. 3n. 2,*2013,pp. 141-145.

[21] R. Frye, J. Hicks, E. Price, Achieving Optimum Capacitor Bank Protection and Control, *65th Annual Conference for Protective Relay Engineers*, 2012, pp. 410-424.

[22] T. Suwanasri, S. Wattanawongpitak, C. Suwanasri, Multi-step back-to-back capacitor bank switching in a 115 kV substation,*2010 International Conference on Electrical Engineering/Electronics*

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Computer Telecommunications and Information Technology (ECTI-CON), May 19-21, 2010, pp.459 - 463.
[23] D.C. Robertson, O.I. Camps, J.S. Mayer, W.B. Gish, Wavelets and electromagnetic power system transients,*IEEE Transactions on Power Delivery, vol. 11 n. 2*, April 1996, pp. 1050 - 1058.
[24] A.I. Megahed, A.M. Moussa, H.B. Elrefaie, Y.M. Marghany, Selection of a suitable mother wavelet for analyzing power system fault transients, *2008 IEEE Power and Energy Society General Meeting - Conversion and Delivery of Electrical Energy in the 21st Century*, Pittsburgh, PA, 2008, pp. 1 - 7.
[25] M.A. Beg, M.K. Khedkar, G.M. Dhole, Discrimination of Capacitor Switching Transients Using Wavelet,*Pratibha: International Journal of Science, Spirituality, Business and Technology (IJSSBT), vol. 1 n. 1*, March 2012, pp. 34-37.
[26] R.H.G. Tan, V.K. Ramachandaramurthy, Capacitor bank switching classification using scale selection continuous wavelet transform,*International Conference on Power Electronics and Drive Systems*, November 2-5, 2009, Taipei, Taiwan, pp. 950 - 955.
[27] P. Thorat, S. Turkane. Detection of Capacitor Switching Transients and LG Fault Transients by Implementing Wavelet Transform, *IOSR Journal of Electrical and Electronics Engineering, vol. 2 n. 5*, September-October 2012, pp. 39 - 42.
[28] Y.Y. Hong, B.Y. Chen, Locating Switched Capacitor Using Wavelet Transform and Hybrid Principal Component Analysis Network, *IEEE Transactions on Power Delivery, vol. 22 n. 2*, April 2007, pp. 1145 - 1152.

Authors' information

Faculty of Engineering, King Mongkut's Institute of Technology Ladkrabang, Bangkok 10520 Thailand.



Theerasak Patcharoen is received his B.Eng. and M.Eng. in electrical engineering from King Mongkut's Institute of Technology Ladkrabang, Bangkok, Thailand in 2002 and 2004 respectively. He is currently a Ph.D. candidate at the department of electrical engineering, King Mongkut's Institute of Technology Ladkrabang. His research interests are on the applications of wavelet transform and fuzzy logic in power system analysis.
E-mail: naruto_pwr@hotmail.com



Atthapol Ngaopitakkul is graduated with B. Eng, M. Eng and D. Eng in electrical engineering from King Mongkut's Institute of Technology Ladkrabang, Bangkok, Thailand, in 2002, 2004 and 2007 respectively. He is currently an associate professor at the department of electrical engineering, Faculty of Engineering, King Mongkut's Institute of Technology Ladkrabang, Bangkok, Thailand. His research interests are on the application of wavelet transform and AI for transmission systems and Protection Relay and neural networks in power system analysis.
E-mail: atthapol.ng@kmitl.ac.th

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

IEEJ TRANSACTIONS ON ELECTRICAL AND ELECTRONIC ENGINEERING

IEEJ Transactions on Electrical and Electronic Engineering

Paper

A novel discrete wavelet transform based on traveling wave technique for identifying the fault location for transmission network systems

Theerasak Patcharoen, Atthapol Ngaopitakkul

First published: 9 July 2013 Full publication history

DOI: 10.1002/tee.21877 View/save citation

Cited by (CrossRef): 0 articles Check for updates Citation tools

Volume 8, Issue 5
September 2013
Pages 432–439

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

IEEJ TRANSACTIONS ON ELECTRICAL AND ELECTRONIC ENGINEERING
IEEJ Trans 2013; **8**: 432–439
Published online in Wiley Online Library (wileyonlinelibrary.com). DOI:10.1002/tee.21877

Paper

A Novel Discrete Wavelet Transform Based on Traveling wave Technique for Identifying the Fault Location for Transmission Network Systems

Theerasak Patcharoen, Non-member
Atthapol Ngaopitakkul[a], Non-member

This paper proposes a technique to identify fault location on transmission systems using discrete wavelet transforms (DWTs). Fault conditions are simulated using alternative transients program/electromagnetic transients program (ATP/EMTP) in order to obtain the current signals. Various cases based on Thailand electricity transmission systems are studied to verify the validity of the proposed technique. The comparisons among the maximum coefficients in first scale of all buses that can detect fault are performed to detect the faulty bus. The first peak time of positive sequence current obtained from the faulty bus is used as input data for the traveling wave equation. It is shown that the proposed technique gives satisfactory accuracy and is suitable for all types of fault occurring in different sections of transmission lines. © 2013 Institute of Electrical Engineers of Japan. Published by John Wiley & Sons, Inc.

Keywords: fault location, traveling wave, discrete wavelet transforms, transmission systems

Received 2 March 2012; Revised 13 August 2012

1. Introduction

Fault in transmission lines is a mistake that should not occur in power systems. It is important to identify the fault location on transmission lines as soon as possible to repair or maintain the power system. Precise protection schemes have to be developed, particularly in fault detection and fault location on the transmission lines. Several algorithms for fault detection and fault location have been developed for the protective relays [1–15] but these algorithms use different solutions and techniques. The most effective technique for identifying fault location, which is based on traveling waves, has been proposed in several papers in the 1980s [1–3]. Most researches have only considered the fault location based on traveling waves for Type A and Type D modes. Type A is one-end algorithms that estimate the distance to the fault with the use of voltages and currents acquired at a particular end of the line. One-ended impedance-based fault locators calculate the fault location from the apparent impedance seen looking into the line from one end. The correct fault location estimation is influenced by many factors such as influence of zero-sequence mutual effects on the components, untransposed line, charging capacitance, etc. Type D is two-end algorithms that require both an accurate method of time synchronization and an easy means of bringing the measurements from the two terminals to a common point so that the fault location can be determined. Type D mode is more accurate than Type A mode and is able to minimize or eliminate the effects of fault resistance, loading, and charging current. While calculating a Type D mode, the result requires communication with the data acquisition units in two or more substations; it does not have to be 'online' and can, therefore, use any communication channels. Although the traveling wave technique can provide precise results in fault location, it requires a high sampling rate and has difficulties in distinguishing between traveling waves reflected from the fault point and those from the remote end of the line.

During the 1990s, the development of algorithms for detecting faults on transmission lines progressed and resulted in transient-based techniques [15]. Since transient-based protection can operate accurately, the application of wavelet transform (WT) is widely used. The development of an algorithm for locating faults on the transmission line with WT was initially proposed by Magnago *et al*. [5]. In the literature on fault location, most researches [12–20] have only considered the fault location for single-bus and two-bus systems but not for a multiterminal system. According to Ref. [18], the technique uses principal component analysis (PCA) to identify the dominant pattern of the voltage and current signals preprocessed by the WT at different scales. In addition, use of artificial intelligence (AI) has also been reported in the literature for fault location [8,20,21]. In Ref. [8], a novel hybrid framework that is able to detect and locate a fault on transmission line is presented. Negative-sequence components of the three-phase current and voltage quantities are applied to achieve fault detection, while a set of adaptive structural neural networks is used to predict fault location. Nowadays, fault diagnosis for transmission line has also progressed with the applications of WT and AI [22,23]. Moreover, transmission lines are more complicated as a large grids owing to increasing demand for electric power. During faults, it is necessary that the protection system is able to deal with a complicated transmission network. As a result, it is important to take into account the loop structure of the transmission network for fault detection and location.

Conventional method for fault location employed by the Electricity Generating Authority of Thailand (EGAT) is the line fault locator (LFL) Type 'c'. As the devices of LFL are complicated and expensive, a new technique has to be investigated. This paper aims to present a combination of discrete wavelet transforms (DWTs) and the traveling wave technique for the location of fault on transmission systems. The systems under consideration have loop and radial structures in order to show the advantage of the proposed technique. The fault conditions are simulated using ATP/EMTP. The current waveforms obtained from ATP/EMTP are extracted

[a] Correspondence to: Atthapol Ngaopitakkul.
E-mail: knatthap@kmitl.ac.th

* Department of Electrical Engineering, Faculty of Engineering, King Mongkut's Institute of Technology Ladkrabang, Bangkok 10520, Thailand

เอกสารนี้เป็นเอกสารสงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้
© 2013 Institute of Electrical Engineers of Japan. Published by John Wiley & Sons, Inc.




Fig. 1. Line fault locator (LFL)




Fig. 2. Radar pulse sent to the fault point on transmission line




Fig. 3. Five-level wavelet decomposition tree

to several scales with the WT, and the coefficients of the first scale from the WT are investigated. The maximum coefficients obtained from all buses are compared to detect the faulty bus. The first peak times obtained from the faulty bus are used as input data for the traveling wave equation later. The construction of the decision algorithm is detailed and implemented with various case studies based on Thailand electricity transmission systems.

2. Theory

2.1. Line fault locator (LFL) Generally, when a fault occurs on the transmission line, the protective relay sends the starting signal to LFL to operate and send out a radar pulse (150–450 kHz) into the conductor of the transmission lines to locate the fault point, as illustrated in Fig. 1. The radar pulse signal gets reflected the from the fault point and returns to LFL at the same velocity as the sending pulse in order to calculate the distance of the fault, as illustrated in Fig. 2.

2.2. Wavelet transforms A wavelet is a small localized wave of a particular shape and finite duration that has an average value of zero. WT is a tool that cuts up data, functions, or operators into different frequency components, and then studies each component with a resolution matched to its scale. The advantage of the transform is that the band of analysis can be fine-tuned so that high-frequency components and low-frequency components are detected precisely. Results from the WT are shown in both




Fig. 5. System used in simulations studies for a double-circuit structure [27]




Fig. 6. System used in simulations studies for a loop structure [27]

time domain and frequency domain. WT can expand signals in terms of using a shift in time or translation as well as compression in time or dilation of a fixed wavelet function called *the mother wavelet* [16,24,25]. The WT that has a change in the analysis scaled by the factor of two is called the DWT as expressed in (1).

$$\mathrm{DWT}(m,n) = \frac{1}{\sqrt{2^m}} \sum_k f(k)\psi\left[\frac{n-k2^m}{2^m}\right] \tag{1}$$

where

$\psi\left[\frac{n-k2^m}{2^m}\right]$ = mother wavelet.

In this paper, Daubechies 4 is selected as the mother wavelet.

From Fig. 3, in the first stage (scale 1), it splits up the signal into two parts by passing the signal from a high-pass and a low-pass filter, which results in two different versions of the same signal. The portions of the signal corresponding to low-frequency components of the signal that are used to analyze the low frequencies are called *approximations* (low-pass portion), while the portions of the signal corresponding to high-frequency components of the signal used to analyze the high frequencies are called *details* (high-pass portion).

3. Power System Simulation using EMTP

ATP/EMTP [26] is employed to simulate fault signals at a sampling rate of 200 kHz (corresponding to the chosen sampling time used in ATP/EMTP, which is 5 μs). The fault types are chosen based on the Thailand's transmission system as shown in

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




Fig. 7. Example of original fault signals from digital fault recorder for AG fault




Fig. 8. Example of fault signals from ATP/EMTP for AG fault

Figs 4–6. To avoid complexity, the fault resistance is assumed to be 10 Ω. Fault patterns in the simulations are performed with various changes of the system parameters as follows:

- Fault types under consideration are single phase to ground (SLG: AG, BG, CG); double-line to ground (DLG : ABG, BCG, CAG); line to line (L-L : AB, BC, CA); and three-phase fault (3-P : ABC).
- Fault locations on each transmission lines are at distances of 10, 20, 30, 40, 50, 60, 70, 80, and 90%, measured from the sending end.
- Inception angle on a voltage waveform is varied between 0° and 330°, in steps of 30°. Phase A is used as a reference.

Examples of the original and the ATP/EMTP-simulated fault signals for phase A to ground fault (AG) in each phase at the sending end (MM3) of the transmission lines are illustrated in Figs 7 and 8, respectively.

The similarity between the two waveforms can be seen by visually inspecting the original and simulated fault signals. The fault signals generated using ATP/EMTP are interfaced to the MATLAB/Simulink for the construction of the fault detection process.




Fig. 9. Flowchart for fault detection




Fig. 10. Example of communication system

4. Fault Detection Decision Algorithm

Fault detection is processed using the positive sequence current signals, as illustrated in Fig. 9. The Clark transformation matrix is employed to calculate the positive sequence currents. The fault signals are generated using ATP/EMTP. The measured signals at both the ends are considered to be synchronized and are obtained by a global positioning system (GPS) [28–32] as depicted in Fig. 10. The fault signal is extracted to several

โอกาสรันเป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




Fig. 11. DWT from scale 1 to scale 5 for the positive sequence of current signals shown in Fig. 8

scales with the DWT in order to analyze the transient high-frequency components using the wavelet toolbox. The mother wavelet Daubechies4 (db4) is employed to decompose the high-frequency components from the signals. After applying the DWT to the positive sequence currents, the comparison of the coefficients from each scale is considered, as illustrated in Fig. 8. The coefficients obtained using DWT of signals are squared so that any abrupt change in the spectra can be clearly found. It is clearly seen that, when a fault occurs, the coefficients of the high-frequency components undergo a sudden change compared to those before the occurrence of the fault, as illustrated in Figs 11–13.

By performing many simulations, it was found that the coefficient in scale 1 from DWT was sufficient to indicate the fault inception on the transmission line. However, on careful consideration, it was found that all coefficients obtained from the positive sequence currents at every bus had a change of more than 5 times the normal value during the faults; this is due to the effect of the loop structure of the transmission network. The comparison among the maximum coefficients in first scale of each bus, which can detect the fault, was performed to detect the faulty bus. In case of double circuit, the maximum coefficients obtained from the same bus were also compared to detect the faulty circuit.

From Fig. 12, the maximum coefficients of positive sequence currents from the faulty buses involving with a fault location (in this case, TTK1 and NCO1, with the fault location between them) are the highest values when compared with those of other unfaulty buses. In addition, the maximum coefficients of positive sequence currents from the WN1T and CBG1T are also detected as faulty buses with the highest values. The first peak time obtained from the faulty bus is used as input data for traveling wave equation as shown in (2) and Fig. 14.

where

WN1T is WN bus section WN-CBG circuit 1,
WN2T is WN bus section WN-CBG circuit 2,
WN1O is WN bus section WN-SNO circuit 1,
WN2O is WN bus section WN-SNO circuit 2,
CBG1T is CBG bus section WN-CBG circuit 1,
CBG2T is CBG bus section WN-CBG circuit 2,
CBG1N is CBG bus section SNO-CBG circuit 1,
CBG2N is CBG bus section SNO-CBG circuit 2,
SNO1O is SNO bus section WN-SNO circuit 1,
SNO2O is SNO bus section WN-SNO circuit 2,
SNO1N is SNO bus section SNO-CBG circuit 1, and
SNO2N is SNO bus section SNO-CBG circuit 2.

In case of a single circuit, because MM3(0.04032) and TTK(0.04075) are the two fastest first time obtained from comparison, they are used as input data for the traveling wave equation. In case of double circuit, because TTK1(0.02145499) and NCO1(0.007224603) from the faulty buses are the two highest values, the first peak time in the first scale of faulty buses is used as input data for the traveling wave equation as shown in Figs 15 and 16.

$$d = \frac{[\mathrm{LT} - v \times (t_B - t_A)]}{2} \tag{2}$$

where

d is the fault location measured from the sending end,
LT is the length of the line which the fault is detected,
t_A is the time which the fault at the sending end is detected,
t_B is the time which the fault at the receiving end is detected,
v is velocity of the traveling wave (297 322 km/s).

After the traveling wave equation is processed, the algorithm is employed to calculate the distance of the fault on the




Fig. 12. Example of DWT for the positive sequence of phase A to ground fault at the transmission system (section TTK-NCO)

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




Fig. 13. Example of DWT for the positive sequence of phase A to ground fault at the transmission system (section WN-CBG)




Fig. 14. First peak in the scale 1 at both ends of transmission lines the positive sequence of the current signal shown in Fig. 10

Fig. 15. First peak in the scale 1 at the faulty bus for the signal shown in Fig. 12

transmission systems. The fault location is defined at the distance between 10 and 90% of the transmission line length measured from the sending end and receiving end, respectively. Case studies are employed to verify the algorithm capability. The system under consideration is shown in Figs 4–6. Different case studies are performed with various types of fault at each location on the transmission line including the variation of fault inception angles and locations on each transmission line. The total number of the case studies was 8676. The results obtained from the algorithm proposed in this paper are shown in Table I.

From Tables I and II, it is seen that when tests are conducted with various fault inception angles and locations at each transmission line, the accuracy of fault locations from the prediction of the algorithm is highly satisfactory. In addition, when the inception angles of fault are varied, without changing the distance of the fault, as shown in Table II, it is noted that the first peak time at both sides (t_A and t_B) that can detect fault obtained from the

ไฟล์เอกสารนี้เป็นไฟล์เอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




Fig. 16. First peak in the scale 1 at the faulty bus for the signal shown in Fig. 13




Fig. 17. Modules of identifying the fault location

positive sequence current do not change with increasing inception angles of the fault.

Table I. Results of the fault location

Section	Maximum error (km)	Minimum error (km)	Average error (km)
MM3-TTK	1.2810	0.0000	0.836
TTK-NCO	1.0983	0.0000	0.888
WN-CBG	1.1064	0.0000	0.7104
WN-SNO	0.4833	0.0000	0.2712
SNO-CBG	0.7563	0.0000	0.4103
Average	1.2414	0.0000	0.679




Fig. 19. Comparison of the average error for fault locations at various types of faults

5. CONCLUSION

This paper proposed a technique based on a combination of DWT and the traveling wave technique to identify fault location on transmission systems. DWT was employed to decompose the high-frequency components from the fault signals. Positive sequence current signals were used in fault detection. The maximum coefficients of the positive sequence current obtained from all buses were compared in order to detect the faulty bus on the transmission system. Traveling wave theory was applied to calculate the location of the fault. The first peak times obtained




Fig. 18. Comparison of average error for fault locations at various lengths of the transmission lines where fault occurs

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Table II. Results of AG fault at different inception angle (fault at 30% of length transmission lines)

Real location (km)	Inception angle	First peak time (ms)		Location (km)	
		t_A	t_B	Calculation	Error
97.5 (MM3-TTK)	0	40.32	40.75	98.575	1.075
	60	40.32	40.75	98.575	1.075
	150	40.32	40.75	98.575	1.075
	270	40.32	40.75	98.575	1.075
80 (TTK-NCO)	0	80.265	80.425	79.714	0.286
	60	80.265	80.425	79.714	0.286
	150	80.265	80.425	79.714	0.286
	270	80.265	80.425	79.714	0.286
36.6 (WN-CBG)	0	40.1225	40.4875	37.239	0.639
	60	40.1225	40.4875	37.239	0.639
	150	40.1225	40.4875	37.239	0.639
	270	40.1225	40.4875	37.239	0.639

from the faulty bus were used as input data for the traveling wave equation, as shown in Fig. 17. The results show that the proposed algorithm is capable of detecting the faulty bus with 100% accuracy and identify the fault location with the average error of 0.679 km, as illustrated in Table I. From Figs 18 and 19, it is seen that, when tested with various fault inception angles and location at each transmission line through case studies, the accuracy of fault locations from the prediction of this algorithm could be obtained. As a result, the proposed technique can be considered as a first processing in fault location on transmission systems.

Acknowledgments

This work was partially supported by the National Research Council of Thailand and the King Mongkut's Institute of Technology Ladkrabang Research fund.

References

(1) Crossley PA, McLaren PG. Distance protection based on travelling waves. *IEEE Transactions on Power Apparatus and Systems* 1983; **PAS-102**(**9**):2581–2589.

(2) McLaren PG, Rajendra S. Travelling wave techniques applied to the protection of teed circuits: principle of travelling wave techniques. *IEEE Transactions on Power Apparatus and Systems* 1985; **PAS-104**(**12**):3544–3550.

(3) Ibe AO, Cory BJ. A travelling wave based fault locator for two- and three-terminal networks. *IEEE Transactions on Power Delivery* 1986; **1**(**2**):283–288.

(4) IEEE Std C37.114–2004. *IEEE Guide for Determining Fault Location on AC Transmission and Distribution Lines* IEEE STANDARDS 2005; **1**:1–36.

(5) Magnago FH, Abur A. Fault location using wavelets. *IEEE Transactions on Power Delivery* 1998; **13**(**4**):1475–1480.

(6) Lin Y-H, Liu C-W, Yu C-S. A new fault locator for three-terminal transmission lines-using two-terminal synchronized voltage and current phasors. *IEEE Transactions on Power Delivery* 2002; **17**(**2**):452–459.

(7) Sedighi A, Haghifam M, Malik O, Ghassemian M. High impedance fault detection based on wavelet transform and statistical pattern recognition. *IEEE Transactions on Power Delivery* 2005; **20**(**4**):2414–2421.

(8) Jiang J-A, Chuang C-L, Wang Y-C, Hung C-H, Wang J-Y, Lee C-H, and Hsiao Y-T. A hybrid framework for fault detection, classification, and location part i concept, structure, and methodology. *IEEE Transactions on Power Delivery* 2011; **26**(**3**):1988–1998.

(9) Jiang JA, Chen C-S, Liu C-W. A new protection scheme for fault detection, direction discrimination, classification, and location in transmission line. *IEEE Transactions on Power Delivery* 2003; **18**(**1**):34–42.

(10) Ha Heng-xu, Zhang B-h, Lv Z-l. A novel principle of single-ended fault location technique for EHV transmission lines. *IEEE Transactions on Power Delivery* 2003; **18**(**4**):1147–1151.

(11) Kawady T, Stenzel J. A practical fault location approach for double circuit transmission lines using single end data. *IEEE Transactions on Power Delivery* 2003; **18**(**4**):1166–1173.

(12) Izykowski J, Rosolowski E, Saha MM. Locating faults in parallel transmission lines under availability of complete measurements at one end. *IEE Proceedings on Generation, Transmission and Distribution* 2004; **151**(**2**):268–273.

(13) Brahma SM, Girgis AA. Fault location on a transmission line using synchronized voltage measurements. *IEEE Transactions on Power Delivery* 2004; **19**(**4**):1619–1622.

(14) Song G, Suonan J, Xu Q, Chen P, Ge Y. Parallel transmission lines fault location algorithm based on differential component net. *IEEE Transactions on Power Delivery* 2005; **20**(**4**):2396–2406.

(15) Bo ZQ, Jiang F, Chen Z, Dong XZ, Weller G, Redfern MA. Transient based protection for power transmission systems. *IEEE Power Engineering Society Winter Meeting* 2000; **3**:1832–1837.

(16) Maknimg P, Bunjongjit S, Kunakorn A, Jiriwibhakorn S, Kando M. Fault diagnosis in transmission lines using wavelet transform analysis. *IEEE/PES Transmission and Distribution Conference and Exhibition 2002: Asia Pacific,* 2002; 2246–2250.

(17) Valsan SP, Swarup KS. Wavelet transform based digital protection for transmission lines. *Electrical Power and Energy Systems* 2009; **31**:379–388.

(18) Jafarian P, Sanaye-Pasand M. A traveling wave based protection technique using wavelet/PCA analysis. *IEEE Transactions on Power Delivery* 2010; **25**(**2**):588–599.

(19) Dustegor D, Poroseva SV, Hussaini MY, Woodruff SL. Automated graph-based methodology for fault detection and location in power systems. *IEEE Transactions on Power Delivery* 2010; **25**(**2**): 638–648.

(20) Gracia J, Mazon AJ, Zamora I. Best ANN structures for fault location in single-and double-circuit transmission lines. *IEEE Transactions on Power Delivery* 2005; **20**(**4**):2389–2395.

(21) Lai LL, Vaseekar E, Subasinghe H, Rajkumar N. Wavelet transform and neural networks for fault location of a teed - network. *IEEE Power System Technology* 2000; **2**:807–811.

(22) Chunju F, Li KK, Chan WL, Weiyong Y, Zhaoning Z. Application of wavelet fuzzy neural network in locating single line to ground fault (SLG) in distribution lines. *International Journal of Electrical Power & Energy Systems* 2007; **29**(**6**): 497–503.

(23) Jayabharata Reddy M, Mohanta DK. A wavelet-fuzzy combined approach for classification and location of transmission line faults. *Electrical Power and Energy Systems* 2007; **29**:669–678.

(24) Daubechies I. The wavelet transform, time-frequency localization and signal analysis. *IEEE Transactions of Information Theory* 1990; **36**(**5**):961–1005.

(25) Brito NSD, Souza BA, Pires FAC. Daubechies wavelets in quality of electrical power. *IEEE International Conference on Harmonics and Quality of Power,* 1998; 511–515.

ไม่ควรนำไปเป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

(26) Van Dommelen D. *Alternative Transient Program Rule Book.* Leuven EMTP Center: Belgium; 1991.
(27) Transmission System Operation Planning Department. *Switching and Transmission Line Diagram*, Electricity Generation Authorisation Thailand (EGAT); 2010.
(28) Crossley PA, Southern E. The impact of the global positioning system (GPS) on protection and control. *Proceedings of the International Conference Power System Protection*, 1998; 1–5.
(29) Dewe MB, Sankar S, Arrillaga J. The application of satellite time references to HVDC fault location. *IEEE Transactions on Power Delivery* 1993; **8**:1295–1302.
(30) Bo ZQ, Weller G, Jiang F, Yang QX. Application of GPS based fault location scheme for distribution system. *Proceedings of the International Conference on Power System Technology* 1998; **1**:53–57.
(31) Zhao W, Song YH, Chen WR. Improved GPS traveling wave fault locator for power cables by using wavelet analysis. *Electrical Power and Energy Systems* 2001; **23**:403–411.
(32) Urusawa K, Kanemaru K, Toyota S, Sugiyama K. New fault location system for power transmission lines using composite fiber-optic overhead ground wire (OPGW). *IEEE Transactions on Power Delivery* 1989; **4**:2005–2011.



Theerasak Patcharoen (Non-member) received the B.Eng. and M.Eng. degrees in electrical engineering from King Mongkut's Institute of Technology Ladkrabang (KMITL), Bangkok, Thailand, in 2002 and 2004, respectively. He is currently pursuing the Ph.D. degree in the Department of Electrical Engineering, KMITL. His research interests include applications of wavelet transform and fuzzy logic in power system analysis.



Atthapol Ngaopitakkul (Non-member) is currently an Assistant Professor with the Department of Electrical Engineering, King Mongkut's Institute of Technology Ladkrabang, Bangkok, Thailand. His research interests include transmission systems and protection relays.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ประวัติผู้เขียน

ชื่อ-นามสกุล นายธีระศักดิ์ พัฒน์เจริญ

วัน เดือน ปีเกิด 16 พฤษภาคม 2522 ที่จังหวัดลพบุรี

ประวัติการศึกษา 2550 วิศวกรรมศาสตรมหาบัณฑิต สาขาวิชาวิศวกรรมไฟฟ้า
สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

2545 วิศวกรรมศาสตรบัณฑิต สาขาวิชาวิศวกรรมไฟฟ้า
สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

ประสบการณ์การทำงาน

กรกฎาคม พ.ศ.2550 - เมษายน พ.ศ. 2562
บริษัท เอบีบี (ประเทศไทย) จำกัด
แผนก Power Grid – High Voltages Products, Capacitors & Filters
ตำแหน่งผู้จัดการฝ่ายออกแบบและวิศวกรรม (Design & Engineering Manager

สาขาวิจัยที่มีความชำนาญพิเศษ

My research interests include Power Quality Issue & Solutions, Power system relay & protection, Artificial Intelligence & Digital Signal processing applications to a wide variety of importance transient, and Power system studies.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้