

สำนักหอสมุดกลาง พระจอมเกล้าลาดกระบัง

การออกแบบวงจรมอดูเลทและดีมอดูเลทสัญญาณบีพีเอสเค
DESIGN MODULATION AND DEMODULATION BPSK



เลขหมู่.....
เลขทะเบียน **62907**
วัน,เดือน,ปี **23 ส.ค. 2549**

b.....
i.....

ปริญญาานิพนธ์นี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรปริญญาวิศวกรรมศาสตรบัณฑิต
สาขาอิเล็กทรอนิกส์
คณะวิศวกรรมศาสตร์
สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง
ปีการศึกษา 2548

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การออกแบบวงจรมอดูเลทและดีมอดูเลทสัญญาณบีพีเอสเค
DESIGN MODULATION AND DEMODULATION BPSK



ปฏิญานี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรปริญญาวิศวกรรมศาสตรบัณฑิต
สาขาอิเล็กทรอนิกส์
คณะวิศวกรรมศาสตร์
สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง
ปีการศึกษา 2548

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ปริญญาานิพนธ์ ปีการศึกษา 2548

ภาควิชา อิเล็กทรอนิกส์

คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

เรื่อง การออกแบบวงจรมอดูเลทและดีมอดูเลทสัญญาณบีพีเอสเค

จัดทำโดย

1.นายอดิศักดิ์ กาลาศรี รหัสประจำตัว 46015206

2.นายอนุรักษ ศรีสงคราม รหัสประจำตัว 46015207



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การออกแบบวงจรมอดูเลทและดีมอดูเลทสัญญาณบีพีเอสเค

นาย อติศักดิ์ กาลาศรี รหัส 46015206

นาย อนุรักษ ศรีสงคราม รหัส 46015207

ผศ.ประภากร สุวรรณะ อาจารย์ที่ปรึกษา

ปีการศึกษา 2548

บทคัดย่อ

รายงานฉบับนี้นำเสนอการออกแบบและสร้างวงจรสำหรับการมอดูเลทและดีมอดูเลทสัญญาณโบนารีเฟสซีฟท์ลีย์(บีพีเอสเค) ในปัจจุบัน Phase Shift Keying เป็นวิธีการหนึ่งในหลายวิธี ซึ่งถูกนำมาใช้เพื่อเพิ่มอัตราการส่งผ่านข้อมูล (บิต/วินาที) ในรูปแบบการส่งแบบอนุกรมให้มีอัตราการส่งผ่านข้อมูลมากกว่าวิธีการส่งข้อมูลแบบ Frequency Shift Keying (FSK) ซึ่งถูกจำกัดอัตราการส่งผ่านข้อมูลดิจิทัลอยู่ที่ 1,200 บิตต่อวินาที ส่วนที่สำคัญที่สุดในรูปแบบของ PSK คือส่วนของการดีมอดูเลชันสัญญาณ PSK ให้กลับมาเป็นข้อมูลทางด้านรับ ซึ่งต้องใช้สัญญาณคลื่นพาห้ที่ใช้สำหรับการมอดูเลทในทางภาคส่ง จึงจำเป็นต้องมีส่วนของการสร้างสัญญาณคลื่นพาห้ขึ้นมาใหม่ ทางภาครับซึ่งต้องมีเฟสและความถี่เท่ากับทางด้านส่ง ซึ่งเป็นจุดหนึ่งที่น่าสนใจ

Design BPSK Modulation and Demodulation

Mr. Atisak Kalasri ID.46015206

Mr. Anurak Srisongkram ID.46015207

Asst.Prof. Prapakorn Suwanna (Advisor)

Educational Year 2005

Abstract

This thesis present the design and implementation of the binary phase shift keying (BPSK) demodulation This thesis circuit.Phase shift (PSK) is one of several techniques that was introduce to increase the rate of digital data transmission (bits per second) through the channel in the form of serial transmission.This have an advantage above the earlier technique,Frequency Shift Keying (FSK).Because the data transmission of the FSK is limited to only of 1,200 bits per second.The difference between both techniques besides mentioned above presented by the demodulation process in the receive side that needs to get carrier signal which coherent in such in the transmitter cause the reciever to have the carrier recovery process to achieve a true true carrier signal and become to be interesting topic in PSK techniques.

กิตติกรรมประกาศ

ปริญญานิพนธ์นี้สำเร็จลุล่วงได้อย่างดี ผู้วิจัยขอขอบพระคุณ ผศ.ประภากร สุวรรณะ อาจารย์ที่ปรึกษา สำหรับแนวความคิดแนวทางแก้ไขปัญหาที่เป็นประโยชน์อย่างสูง ขอขอบคุณ พี่ๆ ปริญญาโท ที่คอยให้ความช่วยเหลือในเรื่องต่างๆ ขอขอบคุณห้องทดลอง และเครื่องมือที่มีให้ทดลองทำให้ผ่านไปได้ด้วยดี ขอขอบคุณคณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง ที่สนับสนุนเครื่องมือ และขอขอบคุณเพื่อนๆ น้องๆ ที่ให้ความช่วยเหลือเรื่องงานนำเสนอ ทำให้งานวิจัยสำเร็จไปได้ด้วยดี

สุดท้ายนี้สำคัญที่สุดขอกราบขอบพระคุณ บิดา มารดา ที่เป็นกำลังใจที่ดีที่สุดและคอยสนับสนุนในด้านการเรียน การเงิน มาโดยตลอด



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญ

หน้า

บทคัดย่อภาษาไทย.....	จ
บทคัดย่อภาษาอังกฤษ.....	ก
สารบัญ.....	จ
สารบัญรูป.....	ข
บทที่ 1 บทนำ.....	1
1.1 ความเป็นมาและความสำคัญของปัญหา.....	1
1.2 ความมุ่งหมายและวัตถุประสงค์ของการศึกษา.....	2
1.3 สมมุติฐานของการศึกษา.....	3
1.4 ขอบเขตการวิจัย.....	3
1.5 ขั้นตอนของการศึกษา.....	4
บทที่ 2 พื้นฐานการรับส่งข้อมูล.....	5
2.1 การสื่อสารข้อมูล.....	5
2.2 ลักษณะของการส่งข้อมูล.....	6
2.2.1 การรับส่งข้อมูลแบบขนาน (Parallel).....	6
2.2.2 การรับส่งข้อมูลแบบอนุกรม (Serial).....	6
2.3 รูปแบบของการรับส่งข้อมูลแบบอนุกรม.....	8
2.3.1 การสื่อสารแบบทางเดียว (Simplex).....	8
2.3.2 การสื่อสารแบบทางใดทางหนึ่ง (Half duplex).....	8
2.3.3 การสื่อสารแบบสองทาง (Full duplex).....	8
2.4 ความเร็วในการถ่ายโอนข้อมูลแบบอนุกรม.....	9
2.5 พอร์ตอนุกรม.....	9
บทที่ 3 ทฤษฎีของการมอดูเลทและดีมอดูเลทสัญญาณ PSK.....	16
3.1 การมอดูเลท PSK.....	16
3.1.1 การมอดูเลท BPSK.....	16
3.2 การดีมอดูเลท PSK.....	18
3.2.1 การดีมอดูเลทสัญญาณ BPSK.....	19

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 4	วงจรกรองความถี่ผ่านและวงจร Edge detector.....	20
4.1	วงจรกรองความถี่ต่ำผ่าน (Low pass Filter).....	20
4.2	วงจรกรองแถบความถี่ผ่าน(Band passfilter).....	22
4.3	ดีเทกต์ขอบ (Edge detection).....	23
บทที่ 5	ระบบสังเคราะห์ความถี่แบบที่ใช้เฟสล็อกคูล.....	24
บทที่ 6	การตรวจสอบและแก้ไขข้อมูลไบนารีภายหลังการดีมอดูเลทให้ถูกต้อง.....	27
บทที่ 7	การออกแบบวงจรภาคส่งและวงจรภาครับ.....	30
7.1	การออกแบบวงจรภาคส่ง.....	30
7.1.1	วงจรกำเนิดความถี่.....	30
7.1.2	วงจร Modulated BPSK.....	32
7.1.3	วงจร Low pass filter.....	32
7.2	การออกแบบวงจรภาครับ.....	33
7.2.1	วงจร Comparator และ Edge Detector.....	34
7.2.2	วงจร Bandpass filter.....	35
7.2.3	วงจรเลื่อนเฟส(Phase shifter).....	36
7.2.4	วงจรเฟสล็อกคูล(Phase Lock Loop).....	37
7.2.5	วงจรดีมอดูเลท.....	38
7.2.6	วงจรการรีเซ็ตให้กับระบบ(Resetting Circuit).....	38
7.2.7	วงจรตรวจสอบและแก้ไขข้อมูลไบนารี(ภายหลังการดีมอดูเลท)ให้ถูกต้อง.....	39
บทที่ 8	ผลการทดลอง.....	41
บทที่ 9	สรุปและวิจารณ์ผลการทดลอง.....	48

สารบัญรูป

รูปที่	หน้า
2.1 การรับส่งข้อมูลแบบขนาน.....	6
2.2 การส่งข้อมูลแบบอนุกรม.....	7
2.3 บิตต่างๆของข้อมูลที่ส่งแบบอนุกรม.....	8
2.4 รูปแบบของการติดต่อสื่อสารข้อมูลแบบอนุกรม.....	8
2.5 แสดงการกำหนดข้อต่อ RS-232C.....	10
3.1 บล็อกไดอะแกรมของการกำเนิดสัญญาณ BPSK แบบใช้ตัวมอดูเลเตอร์.....	16
3.2 คลื่นอินพุตและเอาต์พุตของการมอดูเลต BPSK.....	17
3.3 คุณลักษณะของสัญญาณ B P S K (ก) ตารางความจริง; (ข) เฟสเซอร์ไดอะแกรม (phasor diagram); (ค) คอนสเทลเลชันไดอะแกรม (Constellation diagram).....	17
3.4 บล็อกไดอะแกรมของตัวดีมอดูเลตสัญญาณ BPSK.....	19
4.1 คุณสมบัติของ Low pass Filter ในการพิจารณาออกแบบ.....	20
4.2 คุณสมบัติของ Band pass filter ในการพิจารณาออกแบบ.....	22
4.3 ลักษณะของ Output และ Block diagram ของวงจร Edge detection.....	23
5.1 แสดงบล็อกไดอะแกรม วงจรสังเคราะห์ความถี่ที่ใช้เฟสล็อกคูลูป.....	24
6.1 บล็อกไดอะแกรมของการตรวจสอบและแก้ไขข้อมูลไบนารีภายหลังการดีมอดูเลตให้ถูกต้อง.....	27
6.2 บล็อกไดอะแกรมหลักการทำงานของตัวควบคุมการเลือกสถานะทางลอจิก.....	29
7.1 แสดงบล็อกไดอะแกรมของภาคส่งในทางปฏิบัติ.....	30
7.2 Block Diagram วงจรกำเนิดความถี่.....	30
7.3 วงจรผลิตความถี่.....	31
7.4 วงจรมอดูเลต BPSK.....	32
7.5 วงจร Low pass filter.....	32
7.6 แสดงบล็อกไดอะแกรมของภาครับในทางปฏิบัติ.....	33
7.7 วงจร Comparator และ Edge Detector.....	34
7.8 วงจร Bandpass filter.....	35
7.9 วงจรเลื่อนเฟส(Phase shifter).....	36
7.10 แสดงบล็อกไดอะแกรมของวงจรเฟสล็อกคูลูป.....	37
7.11 แสดงวงจรเฟสล็อกคูลูป.....	37
7.12 วงจรดีมอดูเลต.....	38
7.13 วงจรการรีเซ็ต(Resetting Circuit)ให้กับระบบ.....	39

7.14 วงจรตรวจสอบและแก้ไขข้อมูลไบนารี(ภายหลังการคิมอดูเลท)ให้ถูกต้อง.....	40
8.1 รูปคลื่นของ Carrier ซึ่งจะมีเฟสต่างกัน 90° และมีความถี่ 1800 Hz.....	41
8.2 รูปคลื่นของ Clock มีความถี่ 2400 Hz.....	42
8.3 เปรียบเทียบรูปคลื่นระหว่าง Data (รูปบน) และ Carrier (รูปล่าง).....	42
8.4 รูปคลื่นของ Output ที่เกิดจากการ Modulate ใน Exclusive-Or Gate.....	43
8.5 เปรียบเทียบคลื่นระหว่าง Data (รูปบน) กับ Modulated (รูปล่าง).....	43
8.6 รูปคลื่น Output ของ Low Pass Filter.....	44
8.7 รูปคลื่น Output ของ Comparator ที่เปรียบเทียบกับแรงดัน 2.5 V.....	44
8.8 เปรียบเทียบระหว่าง Comparator's Output (รูปบน) กับ Edge Detection's Output.....	45
8.9 รูปคลื่นของ Band Pass Filter.....	45
8.10 รูปคลื่น Output ของ Phase Lock Loop มีความถี่ 3600 Hz.....	46
8.11 รูปคลื่น Carrier ที่มีความถี่ 1800 Hz ระหว่างภาคส่ง (รูปบน) กับ ภาครับ (รูปล่าง).....	46
8.12 รูปคลื่น Data จำลองที่มีความถี่ 1200 Hz ระหว่าง Data ก่อน Modulate (รูปบน) กับ Data หลัง Demodulate (รูปล่าง).....	47

บทที่ 1

บทนำ

1.1 ความเป็นมาและความสำคัญของปัญหา

การนำสัญญาณทางจิตตอลมามอดูเลทไปบนคลื่นพาห้ไซน์ซอซอด้ (Sinusoidal carrier) นั้นสามารถกระทำได้ 3 ลักษณะใหญ่ๆ ด้วยกันคือ การมอดูเลททางขนาดของคลื่นพาห้ หรือที่เรียกว่า ASK (Amplitude shift keying) การมอดูเลททางความถี่ของคลื่นพาห้เรียกว่า FSK (Frequency shift keying) และการมอดูเลททางเฟสของคลื่นพาห้ที่เรียกว่า PSK (Phase shift keying) ซึ่งมีลักษณะคล้ายคลึงกับการมอดูเลทของสัญญาณแอนาลอก (Analog) หรือสัญญาณที่มีการเปลี่ยนแปลงแบบต่อเนื่อง (Continuous) ไปบนคลื่นพาห้ไซน์ซอซอด้ ซึ่งเรียกว่า AM FM และ PM ตามลำดับ ในแต่ละลักษณะของการมอดูเลททางจิตตอลจะมีข้อดีและข้อเสียต่างกันออกไป กล่าวคือ ASK จะมีข้อดีคือเป็นเทคนิคที่ง่ายที่สุดที่ใช้ในการมอดูเลทและการดีมอดูเลท นอกจากนั้นสัญญาณ ASK ยังมีความสิ้นเปลืองแบนด์วิดท์ (Bandwidth) น้อยเท่ากับ PSK (ถ้าพิจารณาที่อัตราการส่งข้อมูลเท่ากัน) อีกด้วย แต่มีข้อเสียก็คือมีความอ่อนแอต่อสัญญาณรบกวนที่อยู่รอบๆ ช่องส่งสัญญาณ (Channel) มากที่สุดเมื่อเทียบกับสัญญาณ FSK และ PSK ส่วนทั้งสัญญาณ FSK และ PSK นั้นเนื่องจากเอนVELOP ของมันมีค่าคงที่ จึงไม่มีผลกระทบต่อสัญญาณรบกวนทางขนาดเมื่อเทียบกับสัญญาณ ASK แต่เนื่องจากสัญญาณ FSK นั้นมีความสิ้นเปลืองแบนด์วิดท์มากที่สุดเมื่อเทียบกับสัญญาณอื่นดังนั้นการมอดูเลท PSK จึงเป็นทางเลือกที่น่าสนใจที่สุดสำหรับงานที่ต้องการทั้งความประหยัดแบนด์วิดท์หรือมีช่องส่งสัญญาณที่มีแบนด์วิดท์แคบ อาทิเช่น สายโทรศัพท์ และยังสามารถต้านทานต่อสัญญาณรบกวนที่อยู่รอบๆ ช่องส่งสัญญาณได้ดีอีกด้วย

โดยส่วนใหญ่แล้ว การดีมอดูเลทนั้นจะมีอุปสรรคหรือความยุ่งยากมากกว่าการมอดูเลทเสมอ ดังนั้นการออกแบบตัวดีมอดูเลทสัญญาณ PSK จะมีความยากลำบากกว่าการออกแบบตัวมอดูเลท PSK ซึ่งในวิทยานิพนธ์นี้เป็นการออกแบบตัวดีมอดูเลทสัญญาณ PSK แบบไบนารีเท่านั้น ในการดีมอดูเลทสัญญาณ PSK นั้นสามารถแบ่งออกเป็น 2 ประเภทใหญ่ๆ คือ โคฮีเรนท์ (Coherent) และนอนโคฮีเรนท์ (Non-coherent) อย่างไรก็ตามวิทยานิพนธ์นี้ได้ใช้การมอดูเลทประเภท โคฮีเรนท์ด้วยเหตุผลที่ว่านอกจาก (โดยทางทฤษฎีแล้ว) จะให้ความผิดพลาดของข้อมูลที่ได้จากการดีมอดูเลทหรือที่เรียกกันทั่วไปว่า BER (Bit error rate) ต่ำกว่าประเภทนอนโคฮีเรนท์แล้ว ยังมีความเป็นไปได้ที่จะสามารถสร้างฮาร์ดแวร์ (ซึ่งยังคงสามารถกระทำได้โดยไม่ยุ่งยากเกินไปนัก) ขึ้นมาได้มากกว่าประเภทนอนโคฮีเรนท์ เพราะสิ่งที่เป็อุปสรรคของนอนโคฮีเรนท์ (ซึ่งหมายถึง Differential PSK) ก็คืออุปกรณ์ที่จะนำมาใช้เป็นตัวดีเลซ์สัญญาณซึ่งจะต้องมีค่าดีเลซ์ที่แน่นอน (เท่ากับคาบเวลาของการให้สัญญาณ หรือ Signaling) ที่ขึ้นกับความถี่ของคลื่นพาห้ ซึ่งอาจเป็นการใช้อุปกรณ์ประเภท Delay line ในงานความถี่สูงๆ เช่น โทรศัพท์ หรือ โทรศัพท์มือถือ ซึ่งมีค่าการดีเลซ์ให้เล็กลงจำกัดและหาซื้อค่อนข้างลำบากในตลาดภายในประเทศ แต่ถ้าเป็นกรณีที่มีการตอบสนองทางเฟสแบบเชิงเส้น (Linear-phase) มาเป็นตัวดีเลซ์สัญญาณก็จะมีความ

ยุ่งยากมากในการปรับค่าอุปกรณ์ให้พอดีกับค่าเฉลี่ยที่ต้องการ แต่ถึงกระนั้นก็ตาม โดยลักษณะทางโครงสร้างของการมอดูเลตประเภทอนโคฮีเรนต์ นั้นเป็นแบบรูปเปิด ซึ่งทำให้เกิด BER ค่อนข้างสูง ในกรณีที่ความถี่คลื่นพาห้ที่มอดูเลต PSK มีค่าเบี่ยงเบนหรือไม่นิ่งพอที่เรียกว่าเกิด phase jitter ขึ้น อันจะก่อให้เกิดผลเสียคือ ค่าเฉลี่ยที่ได้เลยเซตไว้แล้วจะไม่ตรงกับคาบเวลาของการให้สัญญาณ (Signaling period) ซึ่งเมื่อเวลาผ่านไปนานๆ จะทำให้เกิดเฟสสะสม (Accumulated Phase) จนทำให้การมอดูเลตได้ข้อมูลที่ผิดพลาดเป็นช่วงๆ แต่ถ้าเป็นการมอดูเลตประเภทโคฮีเรนต์แล้วปัญหานี้จะไม่เกิดขึ้น เพราะเป็นระบบที่มีการซิงโครไนซ์ทางเฟสกับคลื่นพาห้ที่ใช้ในการมอดูเลตตลอดเวลา ซึ่งถึงแม้ว่าโดยทั่วไปแล้วการมอดูเลตประเภทโคฮีเรนต์ดูเหมือนว่าจะมีความซับซ้อนมากกว่าประเภทอนโคฮีเรนต์ก็ตาม แต่สำหรับในงานที่ใช้คลื่นพาห้ที่มีความถี่ไม่สูงมากนัก (ไม่เกิน 1 MHz) ก็ยังมีความเป็นไปได้ที่จะสามารถกระทำสิ่งใดมากกว่า และอีกประการหนึ่ง (ซึ่งเป็นจุดสำคัญและมีความเกี่ยวข้องกัน) สำหรับกรณีของเทคนิคที่ใช้กับโมเด็มแบบซิงโครนัส (Synchronous modem) ซึ่งส่วนใหญ่จะเป็นโมเด็มความเร็วปานกลางและความเร็วสูง (กรณีที่ใช้ช่องสัญญาณเป็นสายโทรศัพท์ปกติ) มักจะใช้เทคนิคของ PSK และ QAM ตามลำดับ

ดังนั้นงานวิจัยนี้จึงจัดว่าเป็นการเริ่มต้นทางด้านการปฏิบัติ ในการสร้างตัวมอดูเลตสัญญาณ PSK ที่ได้จากการมอดูเลตสัญญาณไบนารีทีละ 1 บิตไปบนคลื่นพาห้ไซน์ซอไซด์ ซึ่งเรียกว่า Binary PSK ซึ่งเป็นแบบโคฮีเรนต์ และจากความรู้ที่ได้จากการศึกษามะลาวิชัยนี้สามารถนำไปพัฒนาต่อในการสร้างตัวมอดูเลตสัญญาณ PSK ที่ถูกมอดูเลตจากสัญญาณไบนารีทีละหลายบิตต่อไปในอนาคตได้ อาทิเช่น QPSK (Quadrature phase shift keying) ซึ่งเป็นการมอดูเลตสัญญาณไบนารีทีละ 2 บิต

1.2 ความมุ่งหมายและวัตถุประสงค์ของการศึกษา

ความมุ่งหมายในการวิจัยนี้ก็เพื่อสร้างฐานทางด้านความรู้ (Knowledge base) ทั้งทางทฤษฎีและทางด้านการปฏิบัติได้จริงในการมอดูเลตสัญญาณ PSK เพื่อที่จะสามารถพัฒนาไปสู่การสร้างโมเด็มที่ใช้หลักการของ PSK ซึ่งมีลักษณะเด่นดังที่ได้กล่าวไปแล้ว อย่างไรก็ตามแม้ว่าจะมีผลิตภัณฑ์ อาทิเช่น Modem (Modulator / Demodulator) ที่ใช้หลักการดังกล่าวผลิตออกจำหน่ายเป็นเวลานานแล้วก็ตาม แต่เนื่องจากวิธีการประดิษฐ์หรือ know-how โดยละเอียดนั้นหาข้อมูลได้ยากมากและไม่ค่อยจะเปิดเผย และแม้ว่าในปัจจุบันจะมีการผลิตชิป (Chip) สำเร็จรูปออกจำหน่ายแล้วก็ตามแต่ยังหาซื้อได้ยากในประเทศหรือไม่ก็ต้องสั่งซื้อมีราคาค่อนข้างแพง

ดังนั้นในการศึกษาและการทำวิทยานิพนธ์นี้จึงมีวัตถุประสงค์หลัก ที่จะใช้เฉพาะชิป หรือ ไอซีที่มีจำหน่ายอยู่แล้วหรือหาซื้อได้ง่าย ภายในประเทศโดยไม่ต้องสั่งซื้อ มาสร้างเป็นตัวมอดูเลตสัญญาณ PSK ซึ่งสามารถใช้ไอซีที่ถูกร่วมกับงานประเภทอื่นได้ (Common chip) และหาซื้อได้ค่อนข้างง่าย เช่น (ที่เกี่ยวข้องกับงานวิจัยนี้) เกตต่างๆ ซี-ฟลิปฟล็อป เฟลลือทูลูปแบบซีมอส รีจิสเตอร์ตัวเลื่อนและอื่นๆ

ซึ่งสามารถนำมาประยุกต์ใช้ได้ โดยเฉพาะกับงานที่ไม่ได้ต้องการความสามารถในการส่งข้อมูลด้วยความเร็วสูงเช่น การวัดระยะไกล (Telemetry) ที่มีการ Update ข้อมูลไม่เร็วนัก เช่น การวัดอุณหภูมิ นอกจากนี้ยังจัดว่าเป็นจุดเริ่มต้นในการพัฒนาไปสู่การสร้าง โมเด็มซิงโครนัส (Synchronous modem) ความเร็วปานกลางหรือความเร็วสูงอีกด้วย

1.3 สมมุติฐานของการศึกษา

ก่อนที่จะสร้างตัวคิโมดูลสัญญาณ PSK นั้นจะต้องทำการศึกษาถึงทฤษฎีของสัญญาณ PSK ทั้งทางคุณลักษณะและผลกระทบที่มีต่อระบบ เช่น แบนด์วิดท์ของสัญญาณชนิดของช่องส่งสัญญาณ และอื่นๆ และศึกษาหลักการมอดูเลต PSK เสียก่อน แล้วจึงทำการศึกษาลักษณะการ คิโมดูลต่อไป จากนั้นจะต้องสร้างหรือจำลองสัญญาณ PSK เพื่อใช้ในการทดสอบ เมื่อมีสัญญาณ PSK เพื่อไว้ใช้สำหรับทดสอบแล้วจึงทำการศึกษาวิธีการที่จะสร้างตัวคิโมดูล แล้วจึงค้นคว้าและเลือกหาอุปกรณ์ที่เหมาะสมที่จะสามารถนำมาประยุกต์ใช้กับงานวิจัย ซึ่งจะต้องมีจำหน่ายภายในประเทศเท่านั้นและค่อนข้างหาซื้อได้ง่ายอีกด้วย เพื่อที่จะนำมาสร้างตัวคิโมดูลสัญญาณ PSK จากนั้นทำการทดสอบการคิโมดูลเพื่อพิสูจน์ว่าสามารถคิโมดูลได้ข้อมูลที่ถูกต้องหรือไม่ และถ้าเกิดข้อผิดพลาดขึ้นจะต้องหาวิธีแก้ไข รวมทั้งบันทึกผลลงเพื่อใช้ในการอ้างอิง ถ้าผลการทดลองเป็นที่พอใจ ซึ่งหมายถึงสามารถคิโมดูลได้ข้อมูลถูกต้องแม้อย่างน้อยที่สุด SNR (Signal to noise ratio) ของสัญญาณ PSK ที่นำมาคิโมดูลจะมีค่าสูง ซึ่งก็คือแทบจะปราศจากสัญญาณรบกวนก็ตาม

1.4 ขอบเขตการวิจัย

สร้างตัวมอดูเลตสัญญาณ BPSK (Binary PSK) ที่มีแบนด์วิดท์ไม่เกิน 3kHz ซึ่งมีความถี่อยู่ในช่วงความถี่ที่สามารถใช้งานกับสายโทรศัพท์ปกติได้ (300 – 3300 Hz) แบบโคอีเรนซ์ โดยสัญญาณ BPSK นี้ใช้คลื่นพาห้ที่มีความถี่ 1,800 Hz โดยมีอัตราบิต 1,800 bps. (Bit per second) และอัตราสัญลักษณ์ (Symbol rate) หรืออัตราการมอดูเลต 1,800 sps. (Symbol per second) โดยใช้ไอซีที่หาซื้อได้ง่ายเป็นส่วนใหญ่และสามารถหาซื้อได้ภายในประเทศไทย

1.5 ขั้นตอนของการศึกษา

ขั้นตอนของการศึกษาและทำการวิจัยมีขั้นตอนต่างๆ ดังต่อไปนี้

- 1.5.1 ศึกษาพื้นฐานการรับส่งข้อมูล
- 1.5.2 ศึกษาระบบการมอดูเลตและการดีมอดูเลตแบบดิจิทัล
- 1.5.3 ศึกษาหลักการของ PSK ทั้งการมอดูเลตและการดีมอดูเลต
- 1.5.4 สร้างสัญญาณ PSK เพื่อใช้ในการทดสอบตัวดีมอดูเลต
- 1.5.5 ศึกษาทฤษฎีของ PLL
- 1.5.6 เลือหาชิป PLL ที่มีจำหน่ายภายในประเทศรวมทั้งศึกษาวิธีการใช้งาน เพื่อทำการทดลองเกี่ยวกับ PLL
- 1.5.7 นำทฤษฎีของ PLL มาประยุกต์ใช้สร้างตัวดีมอดูเลต
- 1.5.8 ทำการทดสอบการดีมอดูเลตสัญญาณ BPSK จากสัญญาณที่ได้สร้างขึ้นจากหัวข้อ 1.5.4 พร้อมทั้งบันทึกผลการทดลอง
- 1.5.9 สรุปผลการทดลองและวิเคราะห์ปัญหาที่เกิดขึ้น รวมทั้งเสนอแนวทางการแก้ปัญหาและเสนอแนวทางในการพัฒนาต่อไป



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 2

พื้นฐานการรับส่งข้อมูล

ในปัจจุบันนี้การติดต่อสื่อสารกันเป็นไปอย่างรวดเร็วและทันสมัยมากขึ้น รวมทั้งมีการพัฒนา รูปแบบการส่งข้อมูลข่าวสารให้ง่ายและสะดวกในการรับ ส่ง มากขึ้นด้วยเช่นกัน ในอดีตการส่งข้อมูลจะใช้สัญญาณอนาล็อก ซึ่งเป็นลักษณะการส่งแบบต่อเนื่องกันไป แต่เนื่องจากรูปแบบของอนาล็อกดังกล่าวนี้มีความจำกัดในด้านความละเอียดและประสิทธิภาพในการส่งข้อมูลไม่สามารถพัฒนาให้สูงมากได้ เพราะข้อจำกัดของอุปกรณ์และการเกิดสัญญาณรบกวนมีได้ง่ายกว่าการส่งข้อมูลในรูปแบบดิจิทัลซึ่ง เป็นอีกรูปแบบหนึ่งของการส่งข้อมูลที่กำลังได้รับความนิยมและถูกพัฒนาขึ้นอย่างมาก เนื่องจาก รูปแบบดิจิทัลมีความละเอียดและความถูกต้องสูงรวมทั้งสามารถติดต่อได้ในระยะทางไกลๆ ได้ดีกว่า แบบอนาล็อก

ในการติดต่อสื่อสารกันระหว่างเครื่องคอมพิวเตอร์นั้น เนื่องจากข้อมูลมีลักษณะเป็นดิจิทัล จึง ใช้การส่งแบบดิจิทัล หลักการของการส่งข้อมูลแบบดิจิทัล คือ การนำเอาสัญญาณข้อมูลที่ต้องการส่ง มาทำการผสมไปกับคลื่นพาห้

2.1 การสื่อสารข้อมูล

การสื่อสารข้อมูลที่เป็นสัญญาณดิจิทัลสามารถแบ่งการส่งผ่านสัญญาณอย่างง่าย ๆ เป็น 2 ลักษณะ คือ การส่งสัญญาณดิจิทัลไปโดยตรงผ่านตัวกลางต่างๆ โดยไม่มีการปรับเปลี่ยนให้เหมาะสม ก่อน หรือการส่งผ่านสัญญาณดิจิทัลแบบเบสแบนด์ และการส่งในอีกลักษณะคือการปรับเปลี่ยน สัญญาณดิจิทัลให้เหมาะสมก่อนแล้วจึงส่งผ่านตัวกลางออกไป เช่น การมอดูเลตสัญญาณดิจิทัลโดย วิธีการเปลี่ยนความถี่ (Frequency Shift Keying) เป็นต้น หรือการส่งสัญญาณดิจิทัลแบบบอร์คแบนด์

การส่งผ่านสัญญาณดิจิทัลแบบเบสแบนด์นั้น เป็นวิธีที่ใช้ในระบบ PCM ทำไป นอกจากนั้นยัง ใช้ในระบบข่ายงานจรท้องถิ่น (Local area network) และในงานสื่อสารข้อมูลระยะไกลรูปแบบอื่นๆ ซึ่งใน ระบบ PCM ที่ส่งผ่านสัญญาณดิจิทัลไปตามสายนำสัญญาณที่ทำด้วยโลหะ เช่น สายคู่ตีเกลียวและสาย โคนแกนเซิล เป็นต้น สัญญาณดิจิทัลที่ถูกส่งออกไปนั้นจะเป็นสัญญาณดิจิทัลแบบเบสแบนด์โดยไม่ทำ การมอดูเลตกับคลื่นพาห้ ซึ่งอาจกล่าวได้ว่าเป็นระบบที่ง่ายเพราะไม่ต้องใช้อุปกรณ์มอดูเลเตอร์ และมอดูเลเตอร์ อย่างไรก็ตามสายสัญญาณนั้นมักจะมีการตอบสนองต่อความถี่จำกัด ทำให้สัญญาณดิจิทัลที่ ส่งผ่านไปค่อยๆ ผิดเพี้ยนไปทั้งเชิงขนาดและเชิงเวลาหน่วง ผลที่เกิดขึ้นก็คือ เมื่อทำการส่งสัญญาณ PCM จึงต้องมีการติดตั้งเครื่องทวนสัญญาณไว้ จึงไม่สะดวกนักในการสื่อสารที่ต้องใช้ระยะทาง ไกลๆ

การส่งสัญญาณดิจิทัลแบบบอร์คแบนด์นั้นเป็นการส่งสัญญาณดิจิทัลโดยการมอดูเลตเข้ากับ คลื่นพาห้ หรือก็คือการนำเอาสัญญาณดิจิทัลที่ต้องการส่ง ไปเปลี่ยนแปลงข่าวสารในสัญญาณคลื่นพาห้


อาจจะเปลี่ยนขนาด เปลี่ยนความถี่ หรือเปลี่ยนเฟสของสัญญาณคลื่นพาห้ให้เปลี่ยนแปลงไปตามสัญญาณดิจิทัลที่เข้ามาออกสู่เลข การมอดูเลตสัญญาณดิจิทัลเท่ากับคลื่นพาห้ที่เราสามารถใช้สัญญาณ 1 สัญญาณ หรือ 1 สัญญาณแทนสัญญาณดิจิทัล 1 บิต หรือมากกว่า 1 บิตได้ ดังนั้นถ้าเป็นสัญญาณไบนารีซึ่งเป็นสัญญาณดิจิทัล 1 บิต สัญญาณคลื่นพาห้ที่มีออกเลขก็จะมีรูปร่าง 2 แบบเท่านั้น แต่ถ้าเป็นสัญญาณแบบ N บิต รูปร่างของสัญญาณคลื่นพาห้ที่ถูกมอดูเลตแล้ว ก็จะมีอย่างน้อย 2^N แบบด้วยกัน เมื่อกกล่าวโดยสรุปก็คือเราสามารถมอดูเลตสัญญาณดิจิทัลที่ละ 1 บิต หรือทีละหลายๆ บิตเข้าไปกับสัญญาณคลื่นพาห้ได้

2.2 ลักษณะของการส่งข้อมูล

การรับส่งข้อมูลในระบบคอมพิวเตอร์โดยทั่วไปจะหมายถึง การรับส่งข้อมูลเป็นไบนารีๆ ให้กับอุปกรณ์ที่เกี่ยวข้องกับคอมพิวเตอร์ ซึ่งอาจแบ่งประเภทของการรับส่งข้อมูลได้สองแบบ

2.2.1 การรับส่งข้อมูลแบบขนาน (Parallel)

การรับส่งข้อมูลแบบขนานจะเป็นการรับส่งข้อมูล จำนวน 1 ไบนารี ออกไปทางพอร์ท ในเวลาเดียวกัน ในระบบคอมพิวเตอร์ 1 ไบนารีจะมีจำนวน 8 บิต คือ D_0-D_7 ถ้ามีการส่งข้อมูลแบบขนานจะใช้สายสัญญาณอย่างน้อย 9 เส้น คือสาย Data 8 เส้น และสายกราวด์ 1 เส้นดังรูป 2.1



รูปที่ 2.1 การรับส่งข้อมูลแบบขนาน

2.2.2 การรับส่งข้อมูลแบบอนุกรม (Serial)

การรับส่งข้อมูลแบบอนุกรม คือ การรับส่งข้อมูลที่ละบิต จนครบ 1 ไบนารี ถ้าต้องการส่งข้อมูล 1 ไบนารี คือ D_0-D_7 อาจส่งบิต D_0 ออกไปก่อนแล้วตามด้วย D_1 ไปเรื่อยๆ จนถึง D_7 การส่งข้อมูลทั้งสองแบบมีข้อดีข้อเสียแตกต่างกันคือ การส่งข้อมูลแบบขนาน สามารถส่งข้อมูลได้เร็วคือส่งทีละหลายๆ บิต

ข้อมูลครบ 1 ไบต์ แต่ถ้าต้องส่งเป็นระยะไกลๆ จะสิ้นเปลืองสายสัญญาณมาก ถ้าเป็นการส่งแบบอนุกรม เมื่อต้องการส่งข้อมูลเป็นระยะไกลๆ จะช่วยประหยัดสายสัญญาณเนื่องจากจะใช้สายอย่างน้อยเพียง 2 เส้น คือสายสัญญาณกับสายกราวด์ แต่การรับส่งข้อมูลจะใช้เวลานานเนื่องจากการส่งทีละบิต


- การรับส่งข้อมูลแบบซิงโครนัส (Synchronous Input /Output)

การรับส่งข้อมูลแบบนี้ไม่ว่าจะเป็นการส่งแบบอนุกรมหรือขนาน ข้อมูลแต่ละไบต์ที่ถูกส่งออกไปจะมีช่วงเวลาห่างกันแน่นอน ระบบนี้เหมาะกับงานที่ไม่มีความยุ่งยากมาก

- การรับส่งข้อมูลแบบอะซิงโครนัส (Asynchronous Input /Output)

การรับส่งข้อมูลแบบนี้ข้อมูลที่ส่งออกไปจะไม่มีเวลาที่แน่นอน ซึ่งจะขึ้นอยู่กับความพร้อมของผู้ส่งและผู้รับ โดยจะมีสายสัญญาณตรวจสอบความพร้อมของระบบทั้งสองว่าพร้อมที่จะติดต่อกันหรือไม่ โดยสัญญาณที่เพิ่มขึ้นมาจากระบบแบบซิงโครนัส เรียกว่า สายสเตตัส (Status Line)

เมื่อไมโครคอมพิวเตอร์ต้องการจะส่งข้อมูลแบบอนุกรม ตัวไมโครคอมพิวเตอร์จะส่งข้อมูลออกไปทางพอร์ตซึ่งเป็นพอร์ตแบบขนานก่อน จากนั้นจะมีอุปกรณ์มาต่อที่พอร์ต เพื่อแปลงข้อมูลแบบขนานให้เป็นแบบอนุกรมอีกทีหนึ่ง (Parallel-to-serial Conversion) ตัวแปลงข้อมูลนี้อาจพิจารณาได้ง่ายๆ ว่าเป็น Shift Register เมื่อข้อมูลที่จะส่งอยู่ใน Shift Register แล้วตัวสัญญาณนาฬิกาจะเป็นตัวกระตุ้นให้ส่งข้อมูลบิตตัวออกไปในเวลาแรก



รูปที่ 2.2 การส่งข้อมูลแบบอนุกรม

สำหรับตัวรับข้อมูลแบบอนุกรมเมื่อตัวรับรับข้อมูลจะเป็นการรับเข้ามาใน Shift Register แล้วส่งข้อมูลให้ไมโครคอมพิวเตอร์แบบขนานอีกทีหนึ่ง (Serial-to-parallel) ระบบคอมพิวเตอร์ในปัจจุบันจะมีตัวแปลง Parallel-to-serial และ Serial-to-parallel อยู่ในชิพไอซี เรียกว่า Universal Asynchronous Receiver Transmitter (UART) การส่งข้อมูลแบบอนุกรมนั้นจะต้องมีการเพิ่มเติมข้อมูลบางอย่างเข้าไป เพื่อให้การรับส่งข้อมูลสามารถทำงานได้ถูกต้องมากขึ้น โดยมีการเติมค่าบิตต่างๆ ลงไปตามรูปที่ 2.3

Stop	P	D7	D6	D5	D4	D3	D2	D1	D0	Start
------	---	----	----	----	----	----	----	----	----	-------

รูปที่ 2.3 บิตต่างๆของข้อมูลที่ส่งแบบอนุกรม

ถ้ามีการส่งข้อมูลแบบ 8 บิต จะต้องส่งบิตแรกออกไปก่อน เรียกว่า บิตเริ่มต้น (Start Bit) ถ้ามีการส่งข้อมูลหลายๆ ไบต์ออกมา บิตนี้จะเป็นตัวบอกว่า มีข้อมูลใหม่มาแล้ว โดยทั่วไปบิตเริ่มต้นมักมีระดับลอจิกเป็น “0” ต่อจากบิตเริ่มต้นจะเป็นข้อมูลบิต D0 ถึง D7 จากนั้นจะตามด้วยบิตตรวจสอบความถูกต้อง (Parity Bit) ถ้าข้อมูล 8 บิต ที่ส่งออกมา จำนวนของบิตที่มีค่าเป็น “1” เป็นจำนวนคู่ บิตนี้จะมีค่าเป็น 0 แต่ถ้าจำนวนของบิตที่มีค่าเป็น “1” เป็นคี่ บิตนี้จะมีค่าเป็น 1 จากนั้น ข้อมูลที่ส่งออกไปจะตามด้วยบิตสิ้นสุดข้อมูล (Stop Bit) เพื่อเป็นการบอกว่าข้อมูลที่ส่งมา 8 บิตนั้นหมดแล้ว ตัวบิต อาจมีจำนวนมากกว่า 1 บิตได้

2.3 รูปแบบของการรับส่งข้อมูลแบบอนุกรม


การติดต่อแบบอนุกรม อาจแบ่งได้ 3 แบบ

2.3.1 การสื่อสารแบบทางเดียว (Simplex) ข้อมูลส่งได้ทิศทางเดียวเท่านั้น บางครั้งก็เรียกว่า การส่งทิศทางเดียว (Unidirection data bus) เช่น การส่งกระจายเสียงวิทยุหรือโทรทัศน์ การส่งข้อมูลจากคอมพิวเตอร์ ไปให้เครื่องพิมพ์

2.3.2 การสื่อสารแบบทางใดทางหนึ่ง (Half duplex) ข้อมูลสามารถส่งได้ทั้ง 2 สถานี แต่จะต้องผลัดกันส่งและผลัดกันรับ จะส่งและรับพร้อมกันไม่ได้ เช่น ระบบวิทยุติดต่อ ระบบ ATM

2.3.3 การสื่อสารแบบสองทาง (Full duplex) ทั้ง 2 สถานีสามารถรับและส่งได้ ในเวลาเดียวกัน เช่น การสื่อสารทางโทรศัพท์ และการสื่อสารทางคอมพิวเตอร์

การไหลของข้อมูล



รูปที่ 2.4 รูปแบบของการติดต่อสื่อสารข้อมูลแบบอนุกรม

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.4 ความเร็วในการถ่ายโอนข้อมูลแบบอนุกรม

ความเร็วในการถ่ายโอนข้อมูลแบบอนุกรม หน่วยวัดเป็นบิตต่อวินาที และหน่วยที่บรรยายถึงการเปลี่ยนแปลงของสัญญาณใน 1 วินาที เรียกว่า บอดเรต (Baud rate) หรืออัตราบอด

$$\text{อัตราบิต (bit rate)} = \text{อัตราบอด (baud rate)} * \text{บิต ใน 1 บอด}$$

โมเด็มข้อมาจาก มอดูเลท และดีมอดูเลท (Amplitude Shift Keying) อุปกรณ์สื่อสารที่ใช้ในการแปลงสัญญาณดิจิทัลให้เหมาะสมก่อนส่งผ่านตัวกลาง ซึ่งโดยมากคือสายโทรศัพท์ การมอดูเลท และดีมอดูเลทสัญญาณดิจิทัล โดยเมื่อสัญญาณดิจิทัล 2 ระดับ คือ "0" และ "1" หลายแบบด้วยกัน

2.5 พอร์ตอนุกรม

พอร์ต RS-232C นี้ทำหน้าที่รับและส่งข้อมูลในแบบอนุกรม เรียกว่า Universal Asynchronous Adapter เนื่องจาก EIA ได้กำหนดมาตรฐานของอุปกรณ์แบบอนุกรมเอาไว้ภายใต้ชื่อว่า RS-232C ความเป็นมาตรฐานของการส่งข้อมูลแบบอนุกรมมีหลายมาตรฐานแต่ที่นิยมใช้กันมากที่สุดสำหรับไมโครคอมพิวเตอร์ก็คือ RS-232C คำว่า RS ข้อมาจาก Recommend Standard ส่วน 232 เป็นหมายเลขบ่งบอกมาตรฐานตัวนี้ C เป็นหมายเลขของฉบับท้ายสุดของมาตรฐานนี้ ความเร็วในการเชื่อมต่อ RS-232C สามารถถ่ายเทข้อมูลได้ในช่วง 0-20000 บิตต่อวินาที และระยะทางในการส่งสัญญาณตามมาตรฐานของ RS-232C ไม่ควรเกิน 50 ฟุต ซึ่งเพียงพอสำหรับการสื่อสารระหว่าง DTE กับ DCE

RS-232C เป็นมาตรฐาน มีชื่อเต็มว่า "Interface between data terminal equipment and data communication equipment employing serial binary data interchange" ซึ่งแปลตรงๆ ก็คือ เป็นมาตรฐานสำหรับการอินเทอร์เฟส อุปกรณ์ data terminal เข้ากับอุปกรณ์ data communication โดยอาศัยวิธีการส่งข้อมูลดิจิทัลแบบอนุกรม

ลักษณะสมบัติทางไฟฟ้าของสัญญาณ RS-232C

1. สถานะ

สำหรับมาตรฐานของการใช้แรงดันไฟฟ้าจะกำหนดไว้ดังตารางมาตรฐานแรงดันไฟฟ้าแรงดันสูงสุดที่จริงใน DTE และ DCE ไม่ควรเกิน 25 V และ Open circuit voltage ต้องไม่เกิน 2 V (วัดเทียบกับกับ Signal ground)

ตาราง มาตรฐานของการใช้แรงดันไฟฟ้า

แรงดันไฟฟ้า	โลจิก	สัญญาณ	ฟังก์ชันในการควบคุม
บวก	0	Space	ON
ลบ	1	Mark	OFF

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2. วงจรขับสัญญาณ

หากเกิดสภาพการลัดวงจรของสายเชื่อมต่อคู่ใดๆ จะต้องมีกระแสลัดวงจรไม่เกิน 0.5 V และแรงดันที่ DCE ต้องไม่เกิน 25 V เมื่อถอด Connector

3. ความต้านทาน


เมื่อมองจากด้านจุด Interface Point ไปยัง DCE จะต้องมีค่า 3000-7000 ohm

4. ความไว

สัญญาณควบคุมจะต้องผ่านช่วงเปลี่ยนแปลงระดับ (-3 ถึง +3V) ภายในเวลาไม่เกิน 1msec ส่วนสัญญาณข้อมูลจะต้องผ่านช่วงเปลี่ยนแปลงระดับภายในเวลาไม่เกิน 1 msec หรือเปอร์เซ็นต์ของความกว้างของรูปสัญญาณนั้น

ลักษณะสมบัติเชิงกลของข้อต่อ (Connector)

RS-232C ไม่ได้กำหนดว่าจะต้องใช้ connector รูปร่างอย่างไร แต่ที่นิยมใช้กันทั่วไปคือ DB-25 connector ซึ่งประกอบด้วยขาทั้งหมด 25 ขา



รูปที่ 2.5 แสดงการกำหนดข้อต่อ RS-232C

สัญญาณที่ใช้ทั้งหมดใน RS-232C

- Protective Ground (PG ขาที่ 1)

หมายถึง ตัวถังของเครื่องหรือสายดิน

- Transmit data (TD ขาที่ 2)

เป็นสัญญาณที่ส่งออกจาก DTE (ตัวไมโครคอมพิวเตอร์) ไปยังโมเด็มหรือต่อเข้าโดยตรงกับไมโครคอมพิวเตอร์ตัวอื่นหรือเครื่องพิมพ์ เมื่อไม่มีสัญญาณส่งออกสถานะของลอจิกจะมีค่าเท่ากับ "1" สถานะ "OFF" หรือเทียบเท่ากับ Stop bit ไม่ว่าจะเป็ระบบอะไร DTE ต้องไม่ส่งข้อมูลออกไปจนกว่าสัญญาณ

1. Request To Sent (RTS)
2. Clear To Sent (CTS)
3. Data Set Ready (DSR)
4. Data Terminal Ready (DTR)

ทั้งหมดนี้อยู่ในสถานะ "ON" อยู่

- Receive Data (RD ขาที่ 3)

เป็นทางของสัญญาณเข้าไปยัง DTE เมื่อไม่มีสัญญาณรับเข้ามา ขานี้จะมีสถานะทางโลกิกเป็น "1" หรือสถานะ "OFF"

- Request To Sent (RTS ขาที่ 4)

จาก DTE ไปยัง DCE

สถานะ ON คือบังคับให้ DCE อยู่ใน Transmitting Mode ต่อไป

สถานะ OFF คือบังคับให้ DCE อยู่ใน Receiving Mode ต่อไป

การเปลี่ยนจาก OFF ไป ON เป็นการบอกให้ DCE จัดการกับระบบสื่อสาร เพื่อให้ช่องทางต่อเชื่อมและให้สัญญาณ Clear To Send (CTS) กลับมาเป็นการบอกว่าส่งต่อได้

การเปลี่ยนจาก ON ไป OFF เป็นการบอกให้ DCE ส่งข้อมูลผ่านช่องสื่อสารให้หมด แล้วกลับไปอยู่ใน Receiving mode หรืออยู่เฉยๆ พร้อมกับให้ CTS เป็น 0

- Clear To Sent (CTS ขาที่ 5)

จาก DCE ไป DTE สถานะ ON หมายความว่าข้อมูลจาก DTE ขา 2 จะถูกส่งต่อไปในช่องทางสื่อสาร (โมเด็มส่งข้อมูลออกสายโทรศัพท์) ทันที CTS จะ ON หลังจาก DSR และ RTS อยู่ในสถานะ ON และการต่อเชื่อมวงจรสื่อสาร (ชุมสายโทรศัพท์) เสร็จแล้ว

- Data Set Ready (DTS ขาที่ 6)

จาก DCE ไป DTE คือความพร้อมของโมเด็มนั่นเอง จะเป็น ON (พร้อม) ต่อเมื่อ

1. DCE (โมเด็ม) เปิดเครื่องอยู่และอยู่ในสถานะ off-hook (เหมือนยกหูโทรศัพท์)

2. DCE ไม่อยู่ใน test mode

3. DCE ทำการส่งสัญญาณไปยังชุมสายเสร็จแล้ว

DSR อยู่ในสถานะ ON เป็นการบอก DTE ว่า โมเด็มต่อเข้ากับสายโทรศัพท์เรียบร้อยแล้ว และพร้อมที่จะส่งได้แล้ว

DSR อยู่ในสถานะ OFF หมายถึงให้ DTE เลิกสนใจสัญญาณตัวอื่นๆ ยกเว้น Ring Indicator

- **Signal Ground (SG** ขาที่ 7)

คือสายร่วมของสายสัญญาณทุกตัว

- **Carrier Detect (CD** ขาที่ 8)

จาก DTE ไป DCE

สถานะ ON หมายถึงว่า DCE เตรียมเพื่อเชื่อมต่อกับตัวอื่น และ (การเชื่อม channel ทำได้หลายทางคือหมุนเรียกด้วยมือหรืออัตโนมัติ) ถ้า DCE สามารถตอบรับสัญญาณเรียก (call) ได้ ก็ให้ตอบรับ (answering) เมื่อมีสัญญาณเรียก Ring Indicator และ DTR ON อยู่

สถานะ OFF คือวางหู และเมื่อ OFF แล้วต้องไม่ ON อีกจนกว่า DSR จะ OFF

- **Ring Indicator (RI** ขาที่ 22)

จาก DCE ไป DTE เหมือนสัญญาณเรียกของโทรศัพท์ แต่เป็นดิจิทัล ใช้ในระบบตอบได้อัตโนมัติ (Auto-answer) สัญญาณนี้จะ ON เมื่อมีสัญญาณกระดิ่งเข้ามา และจะ OFF ระหว่างเสียงดังของกระดิ่ง

ส่วนขาอื่นๆ ที่เหลือนั้น ส่วนมากมีหน้าที่คล้ายกับ 8 ขาแรกที่กล่าวมา และบางเส้นใช้กับงานพิเศษเท่านั้นจึงไม่ขอกล่าวถึงในที่นี้ ขาที่เราใช้สำหรับรับส่งข้อมูลของข้อต่อแบบ DB-25 จึงเหลือเพียงขา 2,3,4,5,7,8,20 และ 22 ยกเว้นการต่อใช้งานบางอย่างจึงจะต่อครบทุกเส้น DB-25 และ DB-9

จากการที่ข้อต่อแบบ 25 ขาเราใช้งานจริงเพียง 9 ขาเท่านั้น เครื่องคอมพิวเตอร์รุ่นใหม่ ๆ จึงได้ลดข้อต่อลงมาใช้แบบ 9 ขาแทน ซึ่งเรียกข้อต่อแบบนี้ว่า DB-9 การใช้ข้อต่อแบบ DB-9 นี้มีข้อดีหลายอย่างคือ ขนาดเล็กกะทัดรัด ราคาของข้อต่อถูกกว่า การต่อสายเคเบิลสะดวกขึ้น และการใช้งานคล่องตัว DB-9 สัญญาณต่างๆ ของข้อต่อแบบ DB-9 บางเส้นจะตรงกับที่ใช้ใน DB-25 เครื่องคอมพิวเตอร์แบบไอบีเอ็มเอที และรุ่นใหม่ ๆ มักจะใช้ข้อต่อแบบ DB-9 สำหรับรับส่งข้อมูลอนุกรมทั้งนั้น แต่อุปกรณ์ต่อพ่วงจำนวนมากยังคงใช้ข้อต่อแบบ DB-25 อยู่ เราจึงต้องใช้สายเคเบิลที่เหมาะสมสำหรับทั้งสองด้านในการรับส่งข้อมูล

สายเคเบิลของการรับส่งข้อมูลอนุกรมแบ่งออกได้เป็นสองแบบ คือ สายตรงและสายสลับที่ต้องมีสายสองแบบนี้ก็เพราะการเชื่อมต่อส่งข้อมูลมีสองกรณี คือ คอมพิวเตอร์ต่อกับคอมพิวเตอร์ และคอมพิวเตอร์ต่อเข้ากับอุปกรณ์ต่างๆ เมื่อเราต่อคอมพิวเตอร์เข้ากับคอมพิวเตอร์เพื่อรับส่งข้อมูลกัน สายสัญญาณรับส่งข้อมูลต้องสลับไขว้กัน เพื่อให้สัญญาณส่งของตัวแรกไปเข้าสัญญาณรับของตัวที่สอง เราจึงเรียกสายเคเบิลแบบนี้ว่าสายสลับ ส่วนการต่อคอมพิวเตอร์เข้ากับอุปกรณ์ต่อพ่วงนั้นสายสัญญาณ

ของอุปกรณ์ต่อพ่วง เช่น โมเด็มและพลอตเตอร์ มักจะสลับสัญญาณรบกวนไว้ภายในแล้ว สายเคเบิลจากเครื่องคอมพิวเตอร์จึงต่อเข้ากับแต่ละเส้นของอุปกรณ์ได้เลย เราจึงเรียกสายเคเบิลแบบนี้ว่าสายตรงกรณีที่วงจรของอุปกรณ์ต่อพ่วงไม่ได้สลับสายไว้ภายใน เราก็ต้องใช้สายสลับต่อระหว่างคอมพิวเตอร์กับอุปกรณ์นั้น ไม่จำเป็นต้องใช้สายตรงเสมอ

การต่อสายเคเบิลแบบสายตรงนั้นไม่ยุ่งยากเท่าใดนัก เนื่องจากสัญญาณแต่ละเส้นตามเบอร์ต่างๆ ของ DB-25 จะเชื่อมต่อกับหัวกันตรงๆ ทั้ง 8 เส้นหรือ 9 เส้น ตามสัญญาณที่ใช้อย่างที่กล่าวไว้ตอนต้น เพียงเท่านี้ก็สามารรับส่งข้อมูลได้ การที่สัญญาณรับส่งข้อมูลและสัญญาณควบคุมต่อเข้าคู่ของมันตรงๆ ทำให้สายเคเบิลแบบนี้ทำขึ้นอย่างง่าย ๆ ได้

มาตรฐานของโมเด็มตาม CCITT V-Series

มาตรฐานของโมเด็มที่เราใช้อยู่ทุกวันนี้เป็นไปตามที่ องค์การมาตรฐานสื่อสารสากลหรือ CCITT เป็นผู้กำหนดขึ้น โดยมีชื่อเรียกแต่ละมาตรฐานของโมเด็มขึ้นต้นด้วยอักษร "V" และตามด้วยตัวเลข เราจึงเรียกมาตรฐานเหล่านี้อีกชื่อหนึ่งว่า V-Series นอกจากมาตรฐานของโมเด็มแล้ว CCITT ยังเป็นผู้กำหนดมาตรฐานทางการสื่อสารอื่นๆ อีก เช่น มาตรฐานของการสื่อสารผ่านดาวเทียม มาตรฐานของโทรสาร (Facsimile) มาตรฐานการสื่อสารข้อมูลต่างๆ ทั้งในแบบดิจิทัลและอนาล็อก รวมถึงมาตรฐานเกี่ยวกับระบบโทรศัพท์อีกด้วย มาตรฐานที่ CCITT เป็นผู้กำหนดได้รับการยอมรับกันทั่วโลก การติดต่อสื่อสารระหว่างประเทศจึงดำเนินไปได้อย่างไม่มีปัญหา เนื่องจากทุกๆ คนต่างก็ทำตามมาตรฐานเดียวกัน

ก่อนอื่นขอทำความเข้าใจก่อนว่ามาตรฐานที่ขึ้นต้นด้วยตัวอักษร V นี้ไม่ใช่มาตรฐานของโมเด็มทั้งหมด บางมาตรฐานอาจหมายถึงการเชื่อมต่อแบบอื่นๆ ก็ได้ เช่น V.24 เป็นมาตรฐานการรับส่งข้อมูลแบบอนุกรมเทียบได้กับ RS-232C นั่นเอง และ V.35 หมายถึง การรับส่งข้อมูลแบบอนุกรมความเร็วสูง เป็นต้น ในที่นี้จะกล่าวถึงมาตรฐานของโมเด็มแบบต่างๆ ที่ใช้กันมากตาม CCITT V-Series ตั้งแต่ความเร็วต่ำไปจนถึงความเร็วสูง

เริ่มตั้งแต่มาตรฐาน V.21 เป็นมาตรฐานของโมเด็มความเร็ว 300 บิตต่อวินาที ใช้เทคนิคการผสมสัญญาณแบบ FSK (Frequency Shift Keying) รับส่งข้อมูลได้ในแบบ Full Duplex เป็นโมเด็มที่ใช้กับสายโทรศัพท์ ปัจจุบันมิใช้กันน้อย เนื่องจากความเร็วในการรับส่งข้อมูลต่ำ

- V.22 รับส่งข้อมูลความเร็ว 1200 บิตต่อวินาที หรือลดความเร็วลงมาที่ 600 บิต ต่อวินาทีได้ การผสมสัญญาณใช้เทคนิคการ FSK (Frequency Shift Keying) รับส่งข้อมูลในแบบ Full Duplex ใช้กับสายโทรศัพท์หรือสายตรงได้ ขึ้นอยู่กับโมเด็มว่าถูกออกแบบมาให้ต่อใช้กับสายตรงหรือไม่ จัดว่าเป็นโมเด็มความเร็วปานกลางที่ได้รับความนิยมอยู่ในปัจจุบัน

- V.22 bis รับส่งข้อมูลด้วยความเร็ว 2400 บิตต่อวินาที หรือ ลดความเร็วลงมาที่ 1200 บิตต่อวินาทีได้ การผสมสัญญาณใช้เทคนิคของโมเด็มความเร็วสูงคือ QAM รับส่งข้อมูลแบบ Full Duplex ใช้กับสายโทรศัพท์หรือสายตรงได้ V.22 bis เป็นมาตรฐานของโมเด็มความเร็วปานกลางที่เข้ามาแทนที่ Half Duplex ซึ่งมาตรฐาน V.22 bis นี้กำลังได้รับความนิยมมาก เนื่องจากความเร็วสูงถึง 2400 บิตต่อวินาทีและราคาของโมเด็มไม่แพงจนเกินไป

- V.23 เป็นมาตรฐานที่คล้ายกับมาตรฐาน V.22 แต่รับส่งข้อมูลแบบ Half Duplex คือมีความเร็ว 1200 บิตต่อวินาที หรือลดความเร็วลงมาที่ 600 บิตต่อวินาที ใช้เทคนิคผสมสัญญาณแบบ FSK ต่อใช้กับสายโทรศัพท์ก็ได้ มาตรฐาน V.23 นี้เราไม่ค่อยได้ใช้งานเท่าไรนัก เพราะประสิทธิภาพของการรับส่งข้อมูลต่ำ และเป็นการติดต่อแบบ Half Duplex จึงสู้มาตรฐานแบบ V.22 หรือ V.22 bis ไม่ได้

- V.26 เป็นมาตรฐานของโมเด็มสายตรง แบบใช้สาย 4 เส้น รับส่งข้อมูลในแบบ Full Duplex ใช้เทคนิคการผสมสัญญาณชนิด PSK มีความเร็วในการรับส่งข้อมูล 2400 บิตต่อวินาที จะนำมาต่อใช้กับสายโทรศัพท์ไม่ได้ มาตรฐาน V.26 เราจึงไม่ค่อยได้พบเห็นกันนัก ปัจจุบันก็มีใช้น้อยเนื่องจากความเร็วต่ำเกินไปสำหรับสายตรง ส่วนมากจะเลือกใช้มาตรฐานอื่นที่ความเร็วสูงกว่านี้

- V.26 bis เป็นมาตรฐานเหมือนกับ V.26 แต่สำหรับใช้กับสายโทรศัพท์แทน มีความเร็วในการรับส่งข้อมูลที่ 2400 บิตต่อวินาที หรือความเร็วลดลงมาที่ 1200 บิตต่อวินาที การรับส่งข้อมูลเป็นแบบ Half Duplex ใช้เทคนิคการผสมสัญญาณแบบ PSK มาตรฐานนี้จึงสู้ V.26 bis ไม่ได้

- V.27 เป็นมาตรฐานสำหรับโมเด็มความเร็ว 4800 บิตต่อวินาทีที่ใช้กับสายตรงเท่านั้น เทคนิคของการผสมสัญญาณเป็นแบบ PSK รับส่งข้อมูลในแบบ Full Duplex ได้ ความเร็ว 4800 บิตต่อวินาที

- V.27 bis คล้ายกับมาตรฐานแบบ V.27 แต่ว่ารับส่งข้อมูลที่ 4800 บิตต่อวินาทีได้ ใช้สำหรับสายตรงแบบ 4 เส้น เท่านั้น การผสมสัญญาณก็เป็นแบบ PSK สามารถรับส่งข้อมูลได้ทั้งในแบบ Full Duplex และ Half Duplex

- V.27 ter เป็นมาตรฐานโมเด็มความเร็ว 4800 บิตต่อวินาที หรือลดความเร็วลงมาที่ 2400 บิตต่อวินาทีได้ สำหรับใช้กับสายโทรศัพท์ การรับส่งข้อมูลเป็นแบบ Half Duplex เท่านั้น เทคนิคการผสมสัญญาณชนิด PSK มาตรฐาน V.27 คล้ายกับ V.27 bis เพียงแต่ใช้กับสายโทรศัพท์แทนที่จะเป็นสายตรง

- V.29 จัดเป็นมาตรฐานของโมเด็มความเร็วสูงใช้กับสายตรงแบบ 4 เส้น เท่านั้น การรับส่งข้อมูลใช้ได้ทั้ง Full Duplex และ Half Duplex สามารถรับส่งข้อมูลได้ตั้งแต่ 9600 บิตต่อวินาทีหรือลดความเร็วลงมาที่ 7200 บิตต่อวินาที และ 4800 บิตต่อวินาทีได้ ที่ความเร็ว 9600 บิตต่อวินาที จะใช้เทคนิคการผสมสัญญาณแบบ QAM ส่วนที่ความเร็ว 7200 และ 4800 บิตต่อวินาที ใช้การผสมสัญญาณแบบ PSK มาตรฐาน V.29 นี้มีใช้กันมากสำหรับการรับส่งข้อมูลผ่านสายตรงระหว่าง คอมพิวเตอร์กับคอมพิวเตอร์

- V.32 เป็นมาตรฐานโมเด็มความเร็วสูงสำหรับใช้กับสายโทรศัพท์ สามารถรับส่งข้อมูลได้ที่ความเร็ว 9600 บิตต่อวินาที ในแบบ Full Duplex หรือ ลดความเร็วลงมาที่ 4800 บิตต่อวินาทีได้

มาตรฐาน V.32 นี้ยังใช้งานกับสายตรงแบบ 2 เส้น ได้อีกด้วย เทคนิคการผสมสัญญาณเป็นแบบ QAM ทั้งที่ความเร็ว 9600 และ 4800 บิตต่อวินาที การรับส่งข้อมูลความเร็วสูงผ่านสาย 2 เส้นของ V.32 ใช้เทคนิค Echo Cancellation แทนที่จะใช้การแบ่งความถี่อย่างในโมเด็มความเร็วต่ำ V.32 นับเป็นมาตรฐานของโมเด็มความเร็วสูงรุ่นใหม่ที่เริ่มใช้กันไม่นานมานี้เอง มาตรฐานของโมเด็มที่รับส่งข้อมูลได้เร็วกว่า V.32 กำลังศึกษาความเป็นไปได้และรายละเอียดอยู่ จึงยังไม่ได้ประกาศออกมาอย่างเป็นทางการในขณะนี้ เช่น มาตรฐานแบบ V.32 bis จะรับส่งข้อมูลที่มีความเร็ว 14400 บิตต่อวินาที ในแบบ Full Duplex และมาตรฐาน V.33 รับส่งข้อมูลที่มีความเร็ว 14400 บิตต่อวินาที Full Duplex เช่นกัน มาตรฐานโมเด็มความเร็วรุ่นหลังจาก V.32 คงจะประกาศใช้โดย CCITT ภายในหนึ่งถึงสองปีนับจากนี้

มาตรฐานโมเด็ม V-Series ที่กล่าวมานี้ เป็นมาตรฐานที่เราพบเห็นได้ทั่วไป ซึ่งยังมีบางมาตรฐานไม่ได้นำมาพูดถึง เนื่องจากใช้งานพิเศษเฉพาะงานเท่านั้น ส่วนมาตรฐานของโมเด็มตามแบบของสหรัฐฯ หรือที่เราเรียกว่า Bell Standard ปัจจุบันค่อยๆ สดความนิยมลง เนื่องจากประเทศต่างๆ ใช้มาตรฐานของ CCITT เป็นหลัก ในประเทศไทยก็ใช้มาตรฐานตาม CCITT เช่นกัน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


บทที่ 3

ทฤษฎีของการมอดูเลตและดีมอดูเลตสัญญาณ PSK

3.1 การมอดูเลต PSK

การมอดูเลต PSK (Phase shift keying) เป็นการมอดูเลตทางดิจิทัล (digital modulation) อย่างหนึ่ง ซึ่งเป็นการนำเอาข้อมูลทางดิจิทัล (โดยส่วนใหญ่จะมีรูปแบบเป็นไบนารี คือมีเพียงสอง ลักษณะที่แตกต่างกัน) ที่เรียงตามกันมา (data stream) มามอดูเลตทางเฟสกับคลื่นพาห้ไซน์ซอซด์ (sinusoidal carrier) ซึ่งเป็นการเลื่อนองค์ประกอบความถี่ (frequency spectrum) ของสัญญาณเบสแบนด์ (baseband) (โดยปกติจะมีช่วงความถี่ต่ำกว่าความถี่ของคลื่นพาห้) ไปยังช่วงความถี่ที่อยู่รอบ ๆ ความถี่คลื่นพาห้

3.1.1 การมอดูเลต BPSK




รูปที่ 3.1 บล็อกไดอะแกรมของการกำเนิดสัญญาณ BPSK แบบใช้ตัวมอดูเลเตอร์สมดุล

การนำสัญญาณไบนารีที่เรียงตามกันมาไปมอดูเลตทางเฟสกับคลื่นพาห้ทีละ 1 บิตนั้น เรียกว่า การมอดูเลตเฟสแบบไบนารี หรือ BPSK (binary phase shift keying) หรือ PRK (phase reversal keying) ซึ่งมีสองเฟสที่เอาต์พุต (ต่างเวลากัน) ซึ่งต่างกัน 180° หรือ π เรเดียน (radian) เพื่อใช้แสดงสถานะทางลอจิกของสัญญาณไบนารี เมื่อเฟสหนึ่งแทนลอจิก '1' และอีกเฟสแทนลอจิก '0' ก็เหมือนกับว่าสัญญาณไบนารีที่อินพุตของตัวมอดูเลเตอร์เปลี่ยนสถานะ เฟสของคลื่นพาห้ทางด้านเอาต์พุตก็จะเปลี่ยนแปลงเฟสตามไปด้วย รูปที่ 3.1 เป็นวิธีหนึ่งที่ใช้ในการให้กำเนิดสัญญาณ BPSK ซึ่งแสดงเป็นบล็อกไดอะแกรมแบบง่าย ๆ ดังนี้ ตัวมอดูเลตแบบสมดุล (Balance modulator) ทำหน้าที่เหมือนกับสวิตช์เลือกการกลับเฟสของออสซิลเลเตอร์คลื่นพาห้อ้างอิง (Reference carrier oscillator) ซึ่งขึ้นอยู่กับเงื่อนไขสัญญาณไบนารีทางด้านอินพุตของมัน ทำให้คลื่นพาห้ถูกส่งไปสู่เอาต์พุต โดยมีเฟสตรงกันหรือตรงข้ามกับเฟสของตัวออสซิลเลเตอร์คลื่นพาห้อ้างอิง สัญญาณไบนารีที่แสดงไว้ในรูปนั้น เป็นสัญญาณดิจิทัลรูปแบบไม่กลับสู่ศูนย์ชั่วคราว (unipolar - NRZ) ซึ่งมีระดับของแรงดันไฟฟ้าเป็น +V หรือ 0 ตาม

สถานะทางลอจิกที่เป็น '1' หรือ '0' ตามลำดับ ดังนั้นก่อนที่จะนำสัญญาณดิจิทัลไปมอดูเลทผ่านตัวมอดูเลเตอร์สมมูล จะต้องทำการเปลี่ยนระดับสัญญาณเป็น +V หรือ -V ตามลอจิกที่เป็น '1' หรือ '0' ตามลำดับเสียก่อน โดยใช้ตัวแปลงระดับสัญญาณ (Level converter) ทำให้เอาต์พุตของตัวมอดูเลเตอร์สมมูลมีค่าเป็น $+\sin(\omega_c t)$ และ $-\sin(\omega_c t)$ หรือ $\sin(\omega_c t \pm \pi)$ ตามลอจิก '1' หรือ '0' ตามลำดับ (ω_c เป็นความถี่เชิงมุมของตัวออสซิลเลเตอร์คลื่นพาห์อ้างอิง) ซึ่งได้แสดงรูปสัญญาณ (อินพุต และเอาต์พุตของตัวมอดูเลเตอร์สมมูล) ไว้ในรูปที่ 3.2 T_b (bit time) ที่ได้แสดงไว้ในรูปนั้น หมายถึงเวลาที่ใช้ไปในการส่งข้อมูลส่วนตัวกรองแถบความถี่ที่ผ่านในรูปที่ 3.1 นั้นมีไว้สำหรับจำกัดความถี่ที่เอาต์พุตของตัวมอดูเลเตอร์สมมูล

ก เป็นการแสดงเงื่อนไขระหว่างข้อมูลไบนารี ที่อินพุตและสัญญาณที่เฟสเอาต์พุตภายหลังการมอดูเลททางเฟส รูป (ข) นั้นเป็นเฟสเซอร์ไคอะแกรมที่เอาต์พุต และรูป (ค) เป็นคอนสเทลเลชันไคอะแกรม (Constellation diagram) ของสัญญาณ BPSK



รูปที่ 3.3 คุณลักษณะของสัญญาณ BPSK (ก) ตารางความจริง; (ข) เฟสเซอร์ไคอะแกรม (phasor diagram); (ค) คอนสเทลเลชันไคอะแกรม (Constellation diagram)

จากรูปที่ 3.1 ตัวมอดูเลเตอร์สมมูลนั้นก็คือตัวมอดูเลเตอร์ผลคูณ (Product modulator) โดยที่เอาต์พุตของมันเป็นผลคูณของ 2 สัญญาณที่อินพุตของมัน ซึ่งก็คือออสซิลเลเตอร์คลื่นพาห์อ้างอิงนั้นถูกคูณด้วยสัญญาณไบนารี คือถ้า +1 V แทนลอจิก '1' และ -1 V แทนลอจิก '0' ดังนั้นคลื่นพาห์ถูกคูณด้วย +1 หรือ -1 ผลที่ได้ตามมาก็คือเอาต์พุตของตัวมอดูเลเตอร์เป็นได้ทั้ง $+1 \sin(\omega_c t)$ และ $-1 \sin(\omega_c t)$ ซึ่งเป็น

สัญญาณที่มีเฟสตรง (In phase) กับเฟสของออสซิลเลเตอร์อ้างอิงหรือไม่ก็มีเฟสตรงข้าม (ต่างเฟสกัน 180°) กับเฟสของออสซิลเลเตอร์อ้างอิง ในแต่ละครั้งที่ลจิกทางด้านอินพุตนั้นเปลี่ยนสถานะ เฟสของเอาต์พุตของตัวมอดูเลเตอร์จะเปลี่ยนตามด้วย ดังนั้นอัตราการเปลี่ยนเฟสที่เอาต์พุต (baud) ก็เท่ากับอัตราการเปลี่ยนสถานะลจิก (bps) ด้วย และแบนด์วิดท์ที่กว้างที่สุดที่เอาต์พุตเกิดขึ้นเมื่อสัญญาณไบนารีมี sequence ของลจิก '0' และ '1' สลับกัน ซึ่งมีความถี่หลักข้อมูล (fundamental frequency) ของ sequence ของ '0' และ '1' ที่สลับไปมานั้นเท่ากับครึ่งหนึ่งของอัตราบิต (bit time) และโดยทางคณิตศาสตร์แล้ว เอาต์พุตของตัวมอดูเลต BPSK จะเป็น

$$\text{BPSK output} = \sin(\omega_c t) \times \sin(\omega_d t) \quad (3.1)$$

เมื่อ ω_c คือความถี่เชิงมุมหลักมูลที่มากที่สุดของสัญญาณไบนารี (radian) และด้วยคุณสมบัติทางตรีโกณของการคูณกันของฟังก์ชันไซน์ เราสามารถเขียนสมการที่ (3.1) ได้เป็น

$$\text{BPSK output} = 0.5 [\cos(\omega_c - \omega_d)t - \cos(\omega_c + \omega_d)t] \quad (3.2)$$

โดยองค์ประกอบความถี่ทางด้านเอาต์พุตจากตัวมอดูเลเตอร์ นั้นโดยคร่าว ๆ แล้วก็เหมือนกับองค์ประกอบความถี่ของสัญญาณแถบข้างคู่ไร้คลื่นพาห้ (DS - SS) ซึ่งมีความถี่ด้านต่ำและด้านสูงที่แยกจากความถี่คลื่นพาห้โดยค่าที่เท่ากับครึ่งหนึ่งของอัตราบิต ดังนั้นแบนด์วิดท์ที่น้อยที่สุดที่ต้องการเพื่อผ่านสัญญาณ BPSK ในกรณีเลวร้ายที่สุดมีค่าเท่ากับอัตราบิต (f_b) ของสัญญาณ ไบนารีทางด้านอินพุต


3.2 การติมอดูเลต PSK

การติมอดูเลตสัญญาณ PSK นั้นพอแบ่งออกเป็น 2 ประเภทใหญ่ ๆ คือ แบบโคฮีเรนต์ (coherent) และแบบนอน โคฮีเรนต์ (non - coherent) กล่าวคือเมื่อตัวรับนั้นใช้เฟสของคลื่นพาห้เพื่อเป็นการอ้างอิงในการตีเทคต์หรือตีมอดูเลตสัญญาณ PSK กระบวนการนั้นจะถูกเรียกว่า “การติมอดูเลตแบบโคฮีเรนต์” แต่เมื่อตัวรับไม่ได้ข่าวสารการอ้างอิงทางเฟสดังกล่าวเพื่อใช้ในการติมอดูเลต กระบวนการนี้จะถูกเรียกว่า “การติมอดูเลตแบบนอน โคฮีเรนต์” ในการสื่อสารทางดิจิทัลนั้น คำว่า “การติมอดูเลต” และ “การตีเทคต์” นั้นสามารถถูกใช้โดยสลับกันได้ แม้ว่าการติมอดูเลตจะเป็นการเน้นถึงการกู้สัญญาณ และการตีเทคต์นั้นจะนำมาซึ่งกระบวนการของการตัดสินใจทางสัญลักษณ์ก็ตาม [4] ในการติมอดูเลตแบบโคฮีเรนต์นั้นตัวรับถูกกล่าวได้ว่าเพื่อที่จะล็อกทางเฟส (phase locked) กับสัญญาณที่กำลังเข้ามา ส่วนในการติมอดูเลตแบบนอน โคฮีเรนต์นั้นไม่ต้องอาศัยการรู้จักเฟสที่แน่นอนของสัญญาณที่กำลังเข้ามา ดังนั้นจึง

ไม่ได้ต้องการการกู้เฟสของคลื่นพาห้ ซึ่งมีประโยชน์ในแง่ของการลดความซับซ้อนให้กับระบบ แต่มีข้อเสียคือเป็นการเพิ่ม BER (bit error rate) ให้กับระบบ (ดังที่ได้เกริ่นไว้ในบทนำ)

อย่างไรก็ตาม ในบทนี้ จะขอกล่าวถึงรายละเอียดของการคิ่มอดูเลททางเฟสของทั้งสองประเภทเพียงอย่างละ 1 แบบคือ การคิ่มอดูเลทสัญญาณ BPSK

3.2.1 การคิ่มอดูเลทสัญญาณ BPSK



รูปที่ 3.4 บล็อกไดอะแกรมของตัวคิ่มอดูเลทสัญญาณ BPSK

การคิ่มอดูเลทสัญญาณ BPSK นั้นต้องการคิ่มอดูเลทแบบ โคฮีเรนต์ ดังนั้นตัวรับจำเป็นที่จะต้องรู้เฟสที่แน่นอนของสัญญาณที่กำลังเข้ามา เพื่อใช้เป็นประโยชน์ในการกู้ข้อมูลไบนารี รูปที่ 3.4 หลักการทำงานของตัวคิ่มอดูเลทสัญญาณ BPSK ที่แสดงเป็นบล็อกไดอะแกรมซึ่งมีหลักการทำงานดังนี้วงจรกรองผ่านแถบความถี่ (BPF : Band pass filter) ทำหน้าที่กรองสัญญาณรบกวนที่เกิดขึ้นระหว่างการส่งสัญญาณ BPSK ($\pm \sin(\omega_c t)$) ผ่านช่องสัญญาณ (Channel) ออกไป ต่อมาสัญญาณที่ผ่าน BPF ได้ถูกแบ่งออกเป็นสองทาง ทางหนึ่งถูกใช้สำหรับกู้เฟส (และความถี่) ของคลื่นพาห้ที่ตัวส่งใช้ในการมอดูเลทผ่านวงจรกู้ทั้งความถี่และเฟสของคลื่นพาห้ (coherent carrier recovery) ส่วนอีกทางก็นำไปมอดูเลทกับคลื่นพาห้ที่กู้ได้จากวงจรกู้คลื่นพาห้ ผ่านตัวมอดูเลเตอร์สมดุลย์ (Balance modulator) จากนั้นเอาต์พุตความถี่สูงของตัวมอดูเลเตอร์จะถูกกรองออกไปผ่านตัวกรองความถี่ต่ำ (LPF : Low pass filter) ซึ่งสัญญาณที่ได้นี้จะเป็นข้อมูลไบนารีที่มอดูเลทมา แต่อย่างไรก็ตามสัญญาณดังกล่าวยังเป็นสัญญาณแอนาลอกหรือขนาดของสัญญาณมีความต่อเนื่องถึงแม้ว่าจะเป็นช่วงที่มีการเปลี่ยนแปลงก็ตาม ดังนั้นจึงต้องทำการแปลงระดับและรูปร่างของสัญญาณให้มีลักษณะเป็นพัลส์เพื่อใช้ในการประมวลผลทางสัญญาณดิจิทัลต่อไป ซึ่งเป็นหน้าที่ของตัวแปรระดับสัญญาณ (Level converter) หลังจากที่ได้อสัญญาณที่มีลักษณะเป็นพัลส์แล้ว สัญญาณจะถูกแบ่งออกเป็นสองทาง ทางหนึ่งนำไปใช้ในการกู้สัญญาณนาฬิกาของข้อมูลไบนารีผ่านวงจรกู้สัญญาณนาฬิกา (clock recovery) และอีกทางหนึ่งถูกนำไปเป็นอินพุตของตัวตรวจจับสัญญาณไบนารีที่กู้ได้จากสัญญาณนาฬิกา เอาต์พุตของตัวตรวจจับสัญญาณไบนารีจะเป็นข้อมูลไบนารีที่ได้อมอดูเลทมาจากตัวส่ง


บทที่ 4

วงจรกรองความถี่ผ่านและวงจร Edge detector

หลักการเบื้องต้นของวงจรกรองความถี่ (Introductory Filter Concepts)

วงจรกรองความถี่ (Filter) คือวงจรที่ใช้ในการจัดรูปขององค์ประกอบของความถี่ (Frequency spectrum) ของสัญญาณไฟฟ้า วงจรกรองความถี่เป็นโครงข่ายที่จำเป็นของระบบสื่อสาร และ ระบบควบคุม

4.1 วงจรกรองความถี่ต่ำผ่าน (Low pass Filter)



รูปที่ 4.1 คุณสมบัติของ Low pass Filter ในการพิจารณาออกแบบ

วงจรกรองความถี่ต่ำผ่าน จะยอมให้ความถี่ต่ำผ่านออกไป โดยมีการสูญเสียเพียงเล็กน้อย และจะลดทอนสัญญาณที่มีความถี่สูง พารามิเตอร์ที่สำคัญที่สุดในการพิจารณาออกแบบวงจรกรองความถี่ จะถูกกำหนดมาจากคุณสมบัติของระบบที่เราต้องการ พารามิเตอร์หรือคุณสมบัติที่สำคัญที่สุดในการออกแบบวงจรกรองความถี่คือ

- แถบความถี่ที่ยอมให้สัญญาณผ่าน (Pass Band Frequencies) : ω_p สัญญาณที่มีความถี่ที่ยอมให้สัญญาณผ่าน จะต้องมีการสูญเสียไม่เกินค่าสูงสุดที่จะยินยอม : A_{max} ω_p และ A_{max} ของวงจรกรองความถี่ต่ำผ่านแสดงดังในรูปที่ 3.3

- แถบความถี่ที่หยุดสัญญาณ (Stop band Frequencies) : ω_s สัญญาณที่มีความถี่ในแถบหยุดหรือกำจัดหรือลดทอนนี้จะต้องมีความสูญเสียอย่างน้อยที่สุดเท่ากับ A_{min}

ω_s และ A_{min} ของ Low pass Filter แสดงในรูป 3.3 แถบความถี่ระหว่าง ω_p และ ω_s เรียกว่า Transition Band

และในการพิจารณาออกแบบวงจรกรองความถี่ บ่อยครั้งการใช้ค่าฟังก์ชันของการสูญเสีย (Loss Function) จะทำให้มีความเข้าใจได้ดีกว่า ฟังก์ชันของการขยาย หรือ

$$\text{Gain} = \frac{V_o(s)}{V_{in}(s)} : \text{Forward Transfer function}$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$\text{Loss} = \frac{V_{in}(s)}{V_{o}(s)} : \text{Reverse Transfer function}$$

และ $\text{Loss} = 1/\text{Gain}$

สำหรับวงจรกรองความถี่ต่ำผ่าน แถบความถี่ที่ยอมให้สัญญาณผ่านคือ ความถี่ตั้งแต่ 0 Hz (dc) จนถึงความถี่คัทออฟ ω_p โดยมีการสูญเสียไม่เกิน A_{max} ในช่วงของแถบความถี่ 0 Hz - ω_p ค่าความถี่ ω_p อาจถูกเรียกว่า Pass band edge Frequency และสัญญาณที่มีความถี่มากกว่า $\omega_s - \infty$ จะต้องถูกลดทอน A_{min} เป็นอย่างต่ำที่สุด ค่าความถี่ ω_s เรียกว่า Stop band edge Frequency

ดังนั้น ฟังก์ชันของ Low pass Filter อันดับ 2 ที่มีความถี่คัทออฟ ω_p และอัตราการขยาย = K จะเป็น

$$\text{Gain} = \frac{K\omega_p^2}{s^2 + \frac{\omega_p s}{Q_p} + \omega_p^2}$$

$$\text{Loss} = \frac{s^2 + \frac{\omega_p s}{Q_p} + \omega_p^2}{K\omega_p^2}$$


K = Pass band Filter

ω_p = Cut off Frequency หรือ Pass band edge Frequency

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4.2 วงจรกรองแถบความถี่ผ่าน(Band pass filter)

วงจรกรองแถบความถี่ผ่าน จะยอมให้สัญญาณที่มีความถี่อยู่ในแถบความถี่ที่ขอมให้ผ่านระหว่าง ω_{p1} กับ ω_{p2} โดยมีการสูญเสียไม่เกิน A_{max} และกำจัดสัญญาณที่มีความถี่มากกว่าหรือน้อยกว่าของแถบความถี่ที่หยุดสัญญาณ ω_{s1} , ω_{s2} อย่างน้อยที่สุด A_{min} ดังแสดงในรูป 4.2



รูปที่ 4.2 คุณสมบัติของ Band pass filter ในการพิจารณาออกแบบ

ทรานสเฟอร์ฟังก์ชันทั่วไปของวงจรเบนด์พาสฟิลเตอร์ อันดับสองคือ


$$H(s) = \frac{K \frac{\omega_p}{Q_p} S}{S^2 + \frac{\omega_p}{Q_p} S + \omega_p^2}$$

K=pass band gain

ω_p =ความถี่ที่ gain มีค่าสูงสุด

4.3 ดีเทกต์ขอบ (Edge detection)

ดังที่ได้แสดงในรูปที่ 4.3 ตัวดีเทกเตอร์ขอบต้องการกรรมวิธีเพื่อรับรู้การเปลี่ยนแปลงของข้อมูล ทั้งขอบบวกและขอบลบ เกต EXOR (exclusive-or) กับอินพุตที่ถูกดีเลย์ Δ ข้างหนึ่งได้ทำการปฏิบัติหน้าที่นี้ ตัวดิฟเฟอเรนทิเอเตอร์ (Differentiator) ผลิตสัญญาณอิมพัลส์ (impulses) ที่สอดคล้องกันกับแต่ละการเปลี่ยนแปลง วงจรยกกำลังสองหรือ ตัวเรกติไฟเออร์ (rectifier) แบบเต็มคลื่น (full wave) เปลี่ยนอิมพัลส์ลบไปเป็นอิมพัลส์บวก



รูปที่ 4.3 ลักษณะของ Output และ Block diagram ของวงจร Edge detection

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 5

ระบบสังเคราะห์ความถี่แบบที่ใช้เฟสล็อกคูล

ระบบสังเคราะห์ความถี่เฟสล็อกคูล (phase lock loop synthesizer) เป็นวงจรสังเคราะห์ความถี่ชนิดโปรแกรมได้ ทำหน้าที่ผลิตสัญญาณความถี่ขนาดพอเหมาะและให้ความถี่ตามที่เรากำหนดโดยการประยุกต์ใช้งานของ เฟสล็อกคูล ซึ่งเป็นระบบป้อนกลับที่มีการเปลี่ยนความถี่และเฟสของวงจรออสซิลเลเตอร์ตามสัญญาณอินพุทที่ป้อนเข้ามา


ซึ่งความจริงแล้ววงจรสังเคราะห์ความถี่ก็คือ วงจรที่ทำหน้าที่ผลิตสัญญาณความถี่ขนาดที่พอเหมาะ และให้ความถี่ตามที่เรากำลังต้องการ วิธีการสังเคราะห์ความถี่ที่มีความซับซ้อนขึ้นอยู่กับช่วงความถี่ (Frequency Range) ช่วงห่างระหว่างขั้น (Step Size) และช่วงความถี่ที่ใช้งานของวงจรสังเคราะห์ ความถี่จะจำกัดอยู่ในช่วงความถี่ที่แน่นอน

วิธีการสังเคราะห์ความถี่สามารถแบ่งออกได้เป็น 2 วิธีคือ

1. วิธีสังเคราะห์โดยตรง (Direct synthesis) ซึ่งต้องใช้ความถี่หลายค่ามาผสมกัน เพื่อให้ได้ความถี่ตามต้องการ โดยปกติจะใช้เรอ์บั้งดับความถี่หลายชุด
2. วิธีสังเคราะห์โดยอ้อม (Indirect synthesis) ซึ่งวิธีนี้จะใช้เฟสล็อกคูล (Phase Lock Loop) โดยอาศัยการกำเนิดสัญญาณจากวงจรออสซิลเลเตอร์ ซึ่งควบคุมความถี่ได้โดยปรับแรงดันที่เรียกว่า VCO สัญญาณจาก VCO จะถูกป้อนกลับมาเปรียบเทียบกับความถี่อ้างอิง แล้วนำผลลัพธ์ความถี่คลาดเคลื่อนมาแปลงเป็นแรงดันไปควบคุมออสซิลเลทของ VCO อีกครั้งหนึ่ง

บล็อกไดอะแกรมเบื้องต้นของเฟสล็อกคูลชนิดซีไอซีเออร์แสดงดังรูปประกอบด้วยส่วนสำคัญ 4 ส่วนดังนี้

1. ส่วนเปรียบเทียบเฟส (Phase Detector :PD)
2. ลูปฟิลเตอร์ (Loop Filter:LF)
3. วงจรออสซิลเลเตอร์ควบคุมความถี่ด้วยแรงดัน (Voltage Control Oscillator:VCO)
4. วงจรหารความถี่ที่สามารถโปรแกรมได้ (Programmable Divider)



รูปที่ 5.1 แสดงบล็อกไดอะแกรม วงจรสังเคราะห์ความถี่ที่ใช้เฟสล็อกคูล

แต่ละส่วนมีผลต่อคุณสมบัติและการทำงานของระบบ ซึ่งหน้าที่ของแต่ละส่วนจะอธิบายได้ดังนี้

1. เฟสดีเทคเตอร์ (Phase detector) ทำหน้าที่เปรียบเทียบเฟสของอินพุตซึ่งจะมีสองผลของเฟสที่ต่างกันเรียกว่า เฟสเออเรอร์ (Phase error) เฟสเออเรอร์นี้จะมีค่าน้อยที่สุดเป็นศูนย์ และจะมีค่ามากที่สุดเป็น $\pi/2$ เฟสดีเทคเตอร์จะทำการเปลี่ยนเฟสเออเรอร์นี้ให้กลายเป็นระดับโวลต์ตรงด้วยค่าคอนเวอร์ชันเกน K_d (volt / radian)

2. ลูปฟิลเตอร์ (Loop filter) ทำหน้าที่กรองสัญญาณความถี่สูงที่ออกมาจากเฟสดีเทคเตอร์ เนื่องจากเฟสดีเทคเตอร์ให้เอาต์พุตเป็นสัญญาณดิจิตอลที่มีอัตราโวลต์ตรงรวมมาด้วยสัญญาณความถี่ที่เกิดขึ้นจากความต่างเฟส ยิ่งต่างเฟสมากความถี่ยิ่งสูง ดังนั้นลูปฟิลเตอร์จึงช่วยกรองเอาสัญญาณความถี่สูง ซึ่งแสดงว่ามีความต่างเฟสมากออกทำให้ระบบสามารถแลกเปลี่ยนสัญญาณได้ในช่วงหนึ่งและช่วยให้ระบบรักษาการลอคไว้ได้อีกด้วย

3. วงจรขยายสัญญาณ (Amplifier) ใช้ปรับขนาดสัญญาณ โฟตรง เพื่อให้การควบคุมดีขึ้น เอาต์พุตของวงจรมีแนวโน้มให้แก่วงจร VCO

4. วีซีโอ (VCO) จะทำหน้าที่ผลิตสัญญาณความถี่ โดยการควบคุมระดับโวลต์ตรงอินพุตด้วยคอนเวอชันเกน K_v (radian / volt) ระดับโวลต์ตรงนี้จะได้ออกเอาต์พุตของลูปฟิลเตอร์ ความถี่ที่ลอคมาจากลูปฟิลเตอร์จะมีผลทำให้เอาต์พุตของวีซีโอเปลี่ยนความถี่ด้วยเช่นกัน

การทำงานของระบบเฟสลอคลูปสามารถอธิบายอย่างคร่าวๆ ได้ดังนี้ เฟสดีเทคเตอร์จะเปรียบเทียบเฟสของสัญญาณอินพุต $V_i(t)$ กับความถี่ของ VCO และทำให้เออเรอร์โวลต์ตรง $V_e(t)$ และกรองผ่านลูปฟิลเตอร์ไปยังคอนโทรลอินพุตของ VCO รูปของแรงดันควบคุมเพื่อควบคุมความถี่ของ VCO ตามปกติเมื่อไม่มีสัญญาณอินพุตป้อนให้กับระบบเฟสลอคลูปเออเรอร์โวลต์ตรง ที่ผ่านลูปฟิลเตอร์ $V_d(t)$ ในฟิลเตอร์จะมีค่าเป็นศูนย์ VCO จะทำงานที่ความถี่ศูนย์กลาง $\omega_0 = 2\pi f_0$ ซึ่งเราเรียกว่าความถี่ฟรีรันนิ่ง ของ VCO ถ้ามีสัญญาณอินพุตเป็นเอซีป้อนให้กับระบบเฟสลอคลูป และสัญญาณดังกล่าวมีความถี่อินพุต $\omega_i = 2\pi f_i$ ใกล้เคียงกับความถี่ฟรีรันนิ่งพอเพียง การเฟดแบ็คของเฟสลอคลูปจะทำให้ได้เออเรอร์โวลต์ตรงไปจับ VCO ให้มีความถี่ซิงโครไนส์กับความถี่อินพุต ซึ่งแสดงว่าระบบเฟสลอคลูปมีความถี่เอาต์พุตลอคกับความถี่ของสัญญาณอินพุต

สมมุติว่าสัญญาณความถี่อ้างอิงภายนอกเป็นสัญญาณราบคาบ (Periodic) เข้ามาที่อินพุต ภาคเทียบเฟสทำหน้าที่เปรียบเทียบเฟสระหว่างสัญญาณอ้างอิงกับสัญญาณจาก VCO เอาต์พุตที่ได้จากภาคเฟสดีเทคเตอร์ จะเป็นแรงดันที่มีแอมพลิจูดเป็นสัดส่วนกับผลต่างในเฟสของสัญญาณทั้งสองที่ทำการเปรียบเทียบ แรงดันผลต่างนี้จะป้อนไปยังวงจรรูปฟิลเตอร์ ซึ่งเป็นฟิลเตอร์ชนิดโลว์พาส กรองเอาเฉพาะความถี่ต่างๆ ตามที่ต้องการ เพื่อส่งไปควบคุมการออสซิลเลทของ VCO

เมื่อลูปอยู่ในสภาวะล็อก (Lock) ความถี่ของ VCO จะเท่ากับความถี่ของสัญญาณที่อินพุทพอดี อาจจะมีเฟสที่แตกต่างกันออกไป แต่เฟสที่แตกต่างกันนั้นจะมีค่าคงที่ (Constant phase difference) ในกรณีที่เฟสไม่ตรงกันภาคเฟสดีเทกเตอร์ จะจ่ายแรงดันคลาดเคลื่อน (Error voltage) ไปควบคุมการทำงานของ VCO เพื่อไม่ให้เฟสคลาดเคลื่อนจนกว่าจะเข้าสู่สภาวะล็อก เอาท์พุทของ VCO จะมีแอมพลิจูดคงที่เสมอ แต่ความถี่จะเปลี่ยนแปลงไปตามสัญญาณอินพุท




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 6

การตรวจสอบและแก้ไขข้อมูลไบนารีภายหลังการตีมอดูเลทให้ถูกต้อง

จากที่กล่าวมาแล้ว ซึ่งไม่ว่าจะเป็นการกู้คลื่นพาห้ที่ใช้หลักการของลูปลยยกกำลังสองหรือลูปลยคอสตาสอาจเกิดปัญหาเรื่องความกำกวมทางเฟส(phase ambiguity)เป็นปริมาณ 180° ระหว่างเฟสของคลื่นพาห้ที่กู้ได้กับเฟสของคลื่นพาห้ที่ตัวส่ง อันทำให้เกิดข้อมูลไบนารีที่ตีมอดูเลทได้มีสถานะทางตรรก(ในแต่ละบิต) กลับกัน (เช่น ส่งมาเป็น '1' กลับรับได้เป็น '0' หรือกลับกัน)กับที่ได้มอดูเลทมา ดังนั้นจึงต้องทำการตรวจสอบและแก้ไขข้อมูลไบนารีที่ได้จากการตีมอดูเลทให้ถูกต้องก่อนที่จะนำไปใช้งานต่อไป ซึ่งมีรายละเอียดดังต่อไปนี้




รูปที่ 6.1 ब्ल็อกไดอะแกรมของการตรวจสอบและแก้ไขข้อมูลไบนารีภายหลังการตีมอดูเลทให้ถูกต้อง

แนวความคิดหนึ่งที่ใช้ในการตรวจสอบและแก้ไขการกลับสถานะลอจิก(logic state) ของข้อมูลไบนารีที่ตีมอดูเลทได้จากข้อมูลไบนารีที่ได้มอดูเลทมา ได้ถูกแสดงไว้ในรูปที่ 5.1 ในกรณีนี้ ตัวรับได้สมมติว่ารู้จักข้อมูลเบื้องต้น(preamble data) อยู่ก่อนแล้ว และได้ตั้งค่า(data preset) ข้อมูลไบนารีไว้ 2 ชุด ซึ่งแต่ละชุดมีข้อมูลไบนารีที่ตรงข้ามกัน เพื่อใช้ในการเปรียบเทียบกับข้อมูลเริ่มต้นที่ตัวส่งจะต้องส่งมาก่อน การส่งข้อมูลที่ใช้ในการสื่อสารจริงๆ เนื่องจากข้อมูลที่ี้ได้จากตัวตีมอดูเลเตอร์นั้นเป็นการเรียงกันมาของข้อมูลไบนารีทีละ 1 บิต หรืออาจเรียกได้ว่าเป็นข้อมูลแบบอนุกรม(serial) แต่การเปรียบเทียบข้อมูลทั้งสองชุดที่ได้ตั้งค่าไว้ นั้นเป็นแบบขนาน เป็นการเปรียบเทียบข้อมูลที่ละ 8 บิต ซึ่งผ่านตัวเปรียบเทียบข้อมูลไบนารี(Binary comparator) 2 ตัว ดังนั้นจึงจำเป็นต้องแปลงข้อมูลแบบอนุกรมให้เป็นแบบขนานเสียก่อน ซึ่งในกรณีนี้ใช้ตัวจิสเตอร์เลื่อน(Shift register) แบบข้อมูลเข้าเป็นแบบอนุกรมข้อมูลออกเป็นแบบขนาน จึงจะสามารถนำข้อมูลที่ได้จากการตีมอดูเลทไปเปรียบเทียบได้ ถ้าข้อมูลไบนารีของชุดใดมี

ค่าตรงอีกชุดจะไม่ตรงกับข้อมูลเริ่มต้นที่ตัวส่งได้มอดูเลทมาก็จะให้สัญญาณที่เป็นลอจิกค่าหนึ่งไปยังตัวควบคุมการเลือกสถานะลอจิก (Logic selecting controller) เพื่อใช้ในการตัดสินใจในการเลือกเส้นทางของข้อมูลผ่านสวิตช์ที่ควบคุมได้ SW1 และ SW2 ที่ได้จากการมอดูเลทว่าจะใช้เส้นทางไหนเป็นเอาต์พุตของตัวมอดูเลเตอร์ที่จะนำไปใช้งานจริง ซึ่งมีสองเส้นทาง คือ เส้นทางที่ออกมาจากตัวมอดูเลเตอร์ตรงๆ หรืออีกเส้นทางหนึ่งผ่านตัวกลับสัญญาณ (Inverter หรือ NOT) นอกจากนั้นจะเห็นได้ว่าไม่จำเป็นที่จะต้องทำการเปรียบเทียบข้อมูลเริ่มต้นอีกต่อไปแล้ว (เพราะจะทำการเปรียบเทียบช่วงเริ่มต้นเพียงครั้งเดียวเท่านั้น) และเพื่อปิดโอกาสที่จะเกิดการเปรียบเทียบข้อมูลที่ใช้ในการสื่อสารที่อาจมีค่าตรงหรือตรงข้ามกับข้อมูลเริ่มต้นอีกก็ได้ (เพราะถ้าเป็นเช่นนั้นอาจเกิดการเลือกเส้นทางของตัวมอดูเลเตอร์ใหม่ที่ต่างไปจากเส้นทางเดิม) ดังนั้นจึงต้องมีสัญญาณอีกสัญญาณหนึ่งที่ออกจากตัวควบคุมการเลือกสถานะลอจิก เพื่อใช้ในการตัดสินใจเส้นทางที่ได้ใช้ในการเปรียบเทียบข้อมูลเริ่มต้น ซึ่งกรณีนี้ใช้การตัดสินใจสัญญาณนาฬิกาที่ได้ใช้กับตัวรีจิสเตอร์เลื่อนแบบข้อมูลเข้าเป็นอนุกรมและข้อมูลออกเป็นขนาน ผ่านสวิตช์ที่ควบคุมได้ (SW3) อีกตำแหน่งทำให้ผลลัพธ์การเปรียบเทียบของตัวเปรียบเทียบข้อมูลไบนารีทั้ง 2 ตัวยังคงค้างอยู่เหมือนเดิมภายหลังที่เจอข้อมูลเริ่มต้นในครั้งแรกเท่านั้น ดังนั้นเอาต์พุตของบล็อกโคอะแกรมนี้จึงเป็นข้อมูลไบนารีที่ได้ถูกแก้ไขให้ถูกต้องแล้ว ซึ่งมีสถานะลอจิกในแต่ละบิตที่ตรงกับที่ได้มอดูเลทมา

เมื่อการสื่อสารสิ้นสุดลง หรือเมื่อขนาดของสัญญาณที่รับได้มีค่าน้อยเกินไปหรือแม้กระทั่งขาดหายไป เอาต์พุตของการเปรียบเทียบข้อมูลไบนารีทั้งสอง รวมถึงเอาต์พุตของตัวรีจิสเตอร์เลื่อนและเอาต์พุตของตัวควบคุมการเลือกสถานะลอจิก จะต้องถูกรีเซ็ตก่อนที่จะทำการรับหรือมอดูเลทครั้งใหม่ ดังนั้นจึงจำเป็นที่จะต้องมีการรีเซ็ตที่ทำหน้าที่รีเซ็ตให้กับระบบเมื่อเกิดเหตุการณ์ดังกล่าวขึ้น และจะต้องทำการรีเซ็ตระบบทุกครั้งในขณะที่ยังไม่เริ่มการทำงานของตัวมอดูเลเตอร์ (power on reset)

ตัวรีจิสเตอร์เลื่อน ตัวเปรียบเทียบข้อมูลไบนารี หรือตัวควบคุมการเลือกสถานะลอจิก อาจต้องการลอจิกควบคุมการรีเซ็ตที่แตกต่างกัน ดังนั้นวงจรนี้จึงมี 2 เอาต์พุตที่ตรงข้ามกัน เพื่อทำการรีเซ็ตให้กับวงจรต่างๆ กล่าวคือเอาต์พุตหนึ่งจะเป็นลอจิกด้านสูง (high reset) ใช้กับวงจรที่ต้องการอินพุตควบคุมการรีเซ็ตที่เป็นลอจิกด้านสูง และอีกเอาต์พุตจะเป็นลอจิกด้านต่ำ (low reset) ใช้กับวงจรที่ต้องการอินพุตควบคุมการรีเซ็ตที่เป็นลอจิกด้านต่ำ ซึ่งมีเพียงตัวรีจิสเตอร์เลื่อนเท่านั้นที่ต้องการอินพุตควบคุมการรีเซ็ตที่เป็นลอจิกด้านต่ำ นอกนั้นจะต้องการอินพุตที่เป็นลอจิกด้านสูง



รูปที่ 6.2 บล็อกไดอะแกรมหลักการทำงานของตัวควบคุมการเลือกสถานะทางลอจิก

หลักการทำงานของตัวควบคุมการเลือกสถานะลอจิก ได้ถูกแสดงเป็นบล็อกไดอะแกรมไว้ในรูปที่ 6.2 ซึ่งประกอบด้วยตัวค้ำสถานะแบบครั้งเดียว (One shot latch) 2 ตัวและเกตแอนด (AND) 1 ตัว อินพุตของตัวค้ำสถานะแต่ละตัวนั้นได้มาจากเอาต์พุตของตัวเปรียบเทียบข้อมูลไบนารีซึ่งเอาต์พุตของแต่ละตัวจะให้ลอจิกที่ตรงข้ามกัน ขณะที่เกิดการเท่ากับกับข้อมูลเริ่มต้น ทำให้เอาต์พุต Q ของตัวค้ำสถานะแต่ละตัวมีลอจิกที่ตรงข้ามกัน (ขณะที่ Q ของตัวหนึ่งเป็น 1 Q ของอีกตัวจะเป็น 0) ซึ่งทำให้เกิดการเลือกเส้นทางเอาต์พุตของตัวดีมัลติเพลเตอร์เพียงเส้นทางเดียว นอกจากนั้นเอาต์พุต Q ของตัวค้ำสถานะแต่ละตัวจะมีลอจิกที่ตรงข้ามกับเอาต์พุต Q ของแต่ละตัวอีกด้วย และหลังจากที่เอาต์พุต Q ของทั้งคู่ผ่านเกตแอนด (AND) ซึ่งจะให้เอาต์พุตเป็นลอจิก 0 เท่านั้น เพื่อใช้ในการตัดสัญญาณพิกษาของตัวรีจิสเตอร์เลื่อน (Shift register) ยกตัวอย่างเช่น เมื่อเกิดการเท่ากับของข้อมูลเริ่มต้นที่ตัวเปรียบเทียบไบนารี 1 (Binary comparator 1) ซึ่งก็จะไม่เกิดที่ตัวเปรียบเทียบไบนารี 2 ทำให้เอาต์พุต Q ของตัวค้ำสถานะ 1 (Latch 1) เป็นลอจิก 1 ซึ่งใช้ในการปิด (closed) สวิตช์ SW1 ขณะที่เอาต์พุต Q ของตัวค้ำสถานะ 2 จะเป็นลอจิก 0 ซึ่งเป็นการเปิด (opened) สวิตช์ SW2 และเอาต์พุต Q ของตัวค้ำสถานะ 1 จะเป็น 0 ทำให้เอาต์พุตของเกตแอนด (AND) เป็น 0 ด้วย ซึ่งเป็นการเปิดสวิตช์ SW3 ดังนั้นเส้นทางเอาต์พุตของตัวดีมัลติเพลเตอร์ที่ถูกเลือกในขณะนั้นจะเป็นเส้นทางที่ผ่านตัวกลับสัญญาณ (NOT) แล้วนั่นเอง และได้เกิดการตัดเส้นทางของสัญญาณพิกษาของตัวรีจิสเตอร์เลื่อนออกแล้วด้วย ซึ่งทำให้เอาต์พุตของมันค้างอยู่เหมือนเดิม หรือกล่าวได้ว่าจะไม่เกิดการเปรียบเทียบข้อมูลไบนารีขึ้นอีกจนกว่าระบบจะถูกรีเซต


บทที่ 7

การออกแบบวงจรภาคส่งและวงจรภาครับ

เมื่อเราได้ศึกษาทฤษฎีของการสื่อสารข้อมูลและทฤษฎีการมอดูเลตและดีมอดูเลต BPSK แล้วก็สามารถออกแบบวงจรได้ โดยโครงงานนี้ได้แบ่งวงจรเป็นสองส่วนคือด้านรับและด้านส่ง ซึ่งจะกล่าวถึงรายละเอียดดังต่อไปนี้


7.1 การออกแบบวงจรภาคส่ง

สร้างข้อมูลจำลองที่เป็น ไบนารีและคลื่นพาห้ที่เป็นสัญญาณพัลส์และใช้ Exclusive-or เป็นตัว Multiplier ซึ่งต่างจากทางทฤษฎีที่ใช้ Balance Modulator และใช้ Sinusoid เป็นคลื่นพาห้ซึ่งวงจรต่างๆ ที่ใช้สร้างจาก IC ที่หาได้ง่ายและมีใช้กันทั่วไป




รูปที่ 7.1 แสดงบล็อกไดอะแกรมของภาคส่งในทางปฏิบัติ

7.1.1 วงจรกำเนิดความถี่



รูปที่ 7.2 Block Diagram วงจรกำเนิดความถี่

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 7.3 วงจรผลิตความถี่

จากวงจรในรูปที่ 7.3 มีตัว X-TAL OSC ผลิตความถี่ โดยที่ $R1$, $R2$, $C1$ และ $C2$ จะทำให้เกิดการออสซิลเลท ป้อนเข้าขา RTC ของ IC HC 4060 ซึ่งเป็นขา OSC IN เราต้องการ O/P เป็นความถี่ 28.8 kHz ดังนั้นเราต้องให้ HC 4060 ทำการหาร 384 โดยการกำหนดให้เป็น 180 H ซึ่งเป็นเลขฐาน 16 จะมีค่าเท่ากับ 384 ในหน่วยเลขฐาน 10 นั่นคือขา 13 และ 14 ซึ่งเป็นขา Q7 และ Q8 ตามลำดับ เป็น 1 และเมื่อ Q3 และ Q4 เป็น 1 AND GATE จะทำงานและ O/P ของ AND GATE จะเข้าขา 12 ซึ่งเป็นขา Reset เราจะได้ O/P ของ HC 4060 ออกจากขา 13 คือขา Q3 มีความถี่ 28.8 kHz ตามต้องการ แล้วก็เอามาเข้าขา 13 ของ IC HC 393 ซึ่งเป็นขา CKB โดยการทำงานของ IC Q1 จะทำหน้าที่หาร 2 Q2 จะทำหน้าที่หาร 4 Q3 และ Q4 จะทำหน้าที่หาร 12 และเราต้องการความถี่ที่ออกจาก HC 393 ชุด B เป็น 2400 Hz โดย I/P เข้าขา 13 เป็นขา CKB O/P จะเลือกเข้าขา 9 เป็นขา Q3B จะหาร 12 จาก 28.8 kHz จะเท่ากับ 2400 Hz และ AND GATE ที่ต่อระหว่างขา 8 และ 9 ซึ่งเป็นขา Q4 และ Q3 ตามลำดับ จะ Reset ให้กับวงจร B โดยเข้าขา 12 ซึ่งเป็นขา Reset และนำ O/P 2400 Hz ที่ได้ไปเข้าขา 1 ของตัว

มันเองซึ่งเป็นขา CKA และจะเลือก O/P ออกที่ขา 3 เป็นขา Q1A และตัว Reset ที่ขา 2 จะใส่ GND ไปเพื่อเป็นการ free running ให้กับมัน ดังนั้น O/P ที่ได้จากขา Q1A จะเป็น 1200 Hz และจาก ชุด B ขา 10 ที่เป็นขา Q2B จะหาร 4 จาก 28.8 kHz เหลือ 7200 Hz นำ 7200 Hz ไปหาร 4 อีกครั้งจะได้เป็น 1800 Hz ซึ่งการนำไปใช้งานแต่ละความถี่ มีดังนี้ ความถี่ 1200 Hz จะใช้เป็น Data จำลอง ความถี่ 1800 Hz จะใช้เป็น carrier และความถี่ 2400 Hz จะใช้เป็น CLK

7.1.2 วงจร Modulated BPSK


ทางทฤษฎีการมอดูเลต BPSK ใช้ Balance Modulator เป็นตัวมอดูเลต และใช้คลื่นพาห้ที่เป็น ไชนูซอยด์ แต่ในทางปฏิบัติของโครงการนี้ ใช้ Exclusive-or เป็นตัวมอดูเลตแทน Balance Modulator และใช้ ฟัลส์เป็นคลื่นพาห้แทน ไชนูซอยด์ ซึ่งแสดงดังรูปต่อไปนี้



รูปที่ 7.4 วงจรมอดูเลต BPSK

7.1.3 วงจร Low pass filter

สัญญาณที่ผ่านการมอดูเลตผ่านวง Low pass filter เพื่อกำจัดสัญญาณความถี่สูงออกไปและให้ความถี่ผ่านเฉพาะช่วง 300-3300 Hz ซึ่งเป็นช่วงความถี่ของสายโทรศัพท์ ซึ่งการออกแบบวงจรจะเป็นแบบ Bessel




รูปที่ 7.5 วงจร Low pass filter

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

7.2 การออกแบบวงจรภาครับ


หลักการที่สำคัญของการตีมอดูเลตคือการกู้คืนสัญญาณคลื่นพาห้ซึ่งต้องมีเฟสและความถี่ตรงกับภาคส่ง ซึ่งใช้หลักการตีมอดูเลตแบบโคฮีเรนท์ ได้กล่าวถึงหลักการไว้ตอนต้นแล้ว โดยหลักการที่สำคัญที่ใช้ในการกู้คืนสัญญาณคลื่นพาห้ คือหลักการของเฟสล็อกคูลูป เมื่อได้คลื่นพาห้ที่มีเฟสและความถี่ตรงกับทางด้านส่ง ต่อไปก็เข้าวงจรตีมอดูเลต ซึ่งข้อมูลที่ตีมอดูเลตได้มี Jitter ต้องวงจร Low pass filter เพื่อกำจัดสัญญาณนี้ หลังจากนั้นผ่านวงจร Comparator ต่อไป ซึ่งจากการทดลองจะพบว่าเกิดความกำกวมทางเฟสของคลื่นพาห้ ข้อมูลที่ได้จึงต้องผ่านการแก้ไข ก่อนเป็นข้อมูลจริง ซึ่งมีวงจรดังต่อไปนี้



รูปที่ 7.6 แสดงบล็อกไดอะแกรมของภาครับในทางปฏิบัติ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

7.2.1 วงจร Comparator และ Edge Detector




รูปที่ 7.7 วงจร Comparator และ Edge Detector

การทำงานของวงจรมีดังนี้ จะนำ O/P ของ LPF มาเปรียบเทียบกับแรงดัน 2.5 V โดยการเปรียบเทียบจะให้ comparator โดยใช้ IC LM 311 เป็นคอมพารเตอร์ โดยจะนำ O/P ของ LPF เข้าขา 2 ของ LM 311 ซึ่งเป็นขา I/P ของ comparator และใช้แรงดัน 2.5 V ซึ่งได้จากการทำ Voltage Divider ของ R 3k 2 ตัว จาก Vcc ซึ่ง Vcc มีค่า +5 V ลดลงครึ่งหนึ่ง เหลือ 2.5 V เข้าขา 3 ของ LM 311 ซึ่งเป็นขา I/P ของ comparator และ O/P จะออกที่ขา 7 โดยมี R3 1k ทำหน้าที่ Pull-up ให้สัญญาณแรงขึ้น O/P ที่ได้ จะไปเข้าขา 1 ของ HC 86 เป็นขา I/P 1 ของ ex-or ตัวที่ 1 และ R4 และ C1 ที่ขา 1 ของ HC 86 จะทำหน้าที่กำหนดค่า time constance ซึ่งค่า LPF จะมีค่า 150 μ S เราจึงกำหนดให้ค่า τ ในกรณีคำนวณ R4 และ C1 มีค่าเป็น 150 μ S เลือกตัวหาคือ 3 จะได้ $\tau = 50 \mu$ S เราจึงกำหนดให้ R4 เท่ากับ 20 k Ω จะได้ C1 เท่ากับ 270 nF และ O/P จากขา 3 ของ HC 86 เป็น O/P ของ ex-or ตัวที่ 1 จะไปเข้าขา 4 ซึ่งเป็น ขา I/P 1 ของ ex-or ตัวที่ 2 จะมี R5 และ C2 อยู่ที่ขา 4 ของ HC 86 จะทำให้ที่เหมือนกับ R4 และ C1 คือ กำหนดค่า τ ซึ่งเป็น $\frac{1}{3}$ ของค่า τ ที่ออกจาก comparator ซึ่งมีค่าเป็น 28 ms จะได้เป็น 9.33 ms กำหนด R4 คือ 1 M Ω จะได้ C2 เท่ากับ 10 nF จากค่า R และ C ที่คำนวณได้ เป็นการกำหนดค่า τ ใช้ในการดีเทคขอบ (Edge Detection) เหมือนเป็นการ Double ความถี่เป็น 2 เท่า

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

7.2.2 วงจร Bandpass filter


จะทำหน้าที่ในการกรองความถี่ที่ได้จากวงจร Edge detector เพื่อกำจัดสัญญาณรบกวนทิ้งไป และเพื่อให้วงจร PLL ทำงานได้ดียิ่งขึ้นเพราะความถี่ที่ได้จากวงจรฟิลเตอร์จะถูกส่งเข้าไปยังวงจร PLL ถ้าหากความถี่ที่ถูกส่งออกไปมีสัญญาณรบกวนอยู่ด้วยก็จะทำให้ PLL ล็อกความถี่ได้ไม่ดีเท่าที่ควร



รูปที่ 7.8 วงจร Bandpass filter

7.2.3 วงจรเลื่อนเฟส(Phase shifter)

เนื่องจากการกู้คืนพลาห์สำหรับใช้ในการดีมอดูเลชั่นสัญญาณที่กู้ได้ต้องมีเฟสและความถี่เท่ากับภาคส่งเท่านั้น จึงต้องมีวงจรเลื่อนเฟสเพื่อปรับเฟสของคลื่นพลาห์ให้เท่ากับด้านส่งเพราะว่าสัญญาณที่ผ่านวงจร PLL มีเฟสเปลี่ยนถ้านำไปเข้าวงจรดีมอดูเลทโดยที่เฟสไม่ตรงจะทำให้ข้อมูลที่ดีมอดูเลทออกมา มีความผิดพลาด




รูปที่ 7.9 วงจรเลื่อนเฟส (Phase shifter)

7.2.4 วงจรเฟสล็อกคูล (Phase Lock Loop)

หลักการที่สำคัญของวงจรนี้คือ การกักเก็บของคลื่นพาห้ ซึ่งวงจรเฟสล็อกคูลทำหน้าที่ในการล็อกความถี่ให้ได้ตามที่ระบบของเราต้องการ วงจรนี้ต้องการล็อกความถี่ 3.6 KHz Lock range 500-10 KHz


แสดงบล็อกไดอะแกรมของวงจรเฟสล็อกคูล



รูปที่ 7.10 แสดงบล็อกไดอะแกรมของวงจรเฟสล็อกคูล

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

แสดงวงจรเฟสล็อกถูปล



รูปที่ 7.11 แสดงวงจรเฟสล็อกถูปล

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

7.2.5 วงจรดีมอดูเลท

สัญญาณจากเอาพุตของเฟสล็อกคูปมีความถี่ 3.6 KHz ผ่านวงจรที่ทำหน้าที่หาร 2 เพื่อให้ได้ความถี่ 1.8 KHz หลังจากที่มีความถี่ของคลื่นพาร์ที่คู่ได้เท่ากับความถี่ของคลื่นพาร์ด้านส่ง ทำการปรับเฟสให้เท่ากัน เพื่อทำการดีมอดูเลท โดยใช้ Exclusive-or เป็นตัวดีมอดูเลเตอร์ สัญญาณ Demodulated มีสัญญาณที่มี Jitter ต้องกำจัดให้หมดไปโดยใช้วงจร Low pass filter หลังจากนั้นก็ผ่านวงจร Comparator เพื่อให้ได้สัญญาณเป็นพัลส์ ก็จะได้สัญญาณ Demodulated




รูปที่ 7.12 วงจรดีมอดูเลท

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

7.2.6 วงจรการรีเซ็ต(Resetting Circuit)ให้กับระบบ


วงจรมีทำหน้าที่กำหนดการรีเซ็ตให้กับระบบ วงจรมีใช้แหล่งจ่ายไฟ +5 โวลต์ และ 0 โวลต์ ใช้ชิป 74HC4538 ซึ่งเป็นวงจรเสถียรเดี่ยว (Monostable) และได้ต่อเป็นวงจรทริกซ้ำ (Retriggerable) วงจรมี 2 เอาต์พุตที่ตรงข้ามกัน เพื่อเป็นสัญญาณที่ใช้ในการรีเซ็ตให้กับวงจรตรวจสอบและแก้ไขข้อมูลไบนารี



รูปที่ 7.13 วงจรการรีเซ็ต(Resetting Circuit)ให้กับระบบ

7.2.7 วงจรตรวจสอบและแก้ไขข้อมูลไบนารี(ภายหลังการติมอดูเลต)ให้ถูกต้อง

วงจรมีทำหน้าที่ตรวจสอบข้อมูลไบนารีภายหลังการติมอดูเลต จากการสุ่มค้นหาด้วยหลักการของคูยกกำลังสอง อาจเกิดปัญหาเรื่องความกำกวมทางเฟส (Phase ambiguity) ระหว่างเฟสของคลื่นพลาที่ผู้ได้ที่ตัวรับและเฟสของคลื่นพลาที่ใช้ในตัวส่งอันทำให้เกิดปัญหาเรื่องข้อมูลไบนารีที่ติมอดูเลตมาได้ (ในแต่ละบิต) นั้นจะมีสถานะทางลอจิกที่กลับกันกับที่ได้มอดูเลตมา ซึ่งวงจรมีสามารถแก้ไขข้อมูลให้มีความถูกต้อง



รูปที่ 7.14 วงจรตรวจสอบและแก้ไขข้อมูลไบนารี(ภายหลังการติมอูเลท)ให้ถูกต้อง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


บทที่ 8

ผลการทดลอง

ในการทดลองรับส่งข้อมูลโดยใช้โปรแกรม Hyper terminal ซึ่งส่งข้อมูลออกทางพอร์ต COM1 ไปยังวงจรมอดูเลทขึ้นและส่งข้อมูลต่อไปยังภาคคีมอดูเลทขึ้นด้วยความเร็ว 1800 BPS แล้วรับข้อมูลด้วยพอร์ต COM2 โดยข้อมูลที่ส่งคือรหัส ASCII


จากการทดลองพบว่าความผิดพลาดของข้อมูลที่ได้รับได้ประมาณ 10% ในการส่งข้อมูลจำนวน 100 ตัวอักษร โดยความผิดพลาดอาจเกิดจากความผิดพลาดของวงจรเลื่อนเฟสหรือความผิดพลาดของอุปกรณ์ที่ใช้งาน

รูปที่ 8.1 รูปคลื่นของ Carrier ซึ่งจะมีเฟสต่างกัน 90° และมีความถี่ 1800 Hz




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รูปที่ 8.2 รูปคลื่นของ Clock มีความถี่ 2400 Hz




รูปที่ 8.3 เปรียบเทียบรูปคลื่นระหว่าง Data (รูปบน) และ Carrier (รูปล่าง)




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รูปที่ 8.4 รูปคลื่นของ Output ที่เกิดจากการ Modulate ใน Exclusive-Or Gate




รูปที่ 8.5 เปรียบเทียบคลื่นระหว่าง Data (รูปบน) กับ Modulated (รูปล่าง)




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รูปที่ 8.6 รูปคลื่น Output ของ Low Pass Filter




รูปที่ 8.7 รูปคลื่น Output ของ Comparator ที่เปรียบเทียบกับแรงดัน 2.5 V




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


รูปที่ 8.8 เปรียบเทียบระหว่าง Comparator's Output (รูปบน) กับ Edge Detection's Output (รูปล่าง)




รูปที่ 8.9 รูปคลื่นของ Band Pass Filter



รูปที่ 8.10 รูปคลื่น Output ของ Phase Lock Loop มีความถี่ 3600 Hz




รูปที่ 8.11 รูปคลื่น Carrier ที่มีความถี่ 1800 Hz ระหว่างภาคส่ง (รูปบน) กับ ภาครับ (รูปล่าง)



เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์การใช้งานเพื่อการศึกษาเท่านั้น เมื่ออนุญาตให้คนอื่นไปใช้ประโยชน์ด้านการค้า
 15 Feb 2006
 ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รูปที่ 8.12 รูปคลื่น Data อ่าลองที่มีความถี่ 1200 Hz ระหว่าง Data ก่อน Modulate (รูปบน)
กับ Data หลัง Demodulate (รูปล่าง)



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 9

สรุปและวิจารณ์ผลการทดลอง

เริ่มจากการศึกษาทฤษฎีของ Digital Modulation เมื่อเข้าใจทฤษฎีแล้วก็ทำการออกแบบวงจรมอดูเลเตอร์ BPSK โดยในทางปฏิบัติจะต่างกับทางทฤษฎี โดยทางปฏิบัติใช้คลื่นพาห้ที่เป็นพัลส์ความถี่ 1.8 KHz แทนคลื่นพาห้ที่เป็นไซน์ซอซอด์ และใช้ Exclusive-or แทน IC Balance Modulator เมื่อทำการมอดูเลทสัญญาณที่ได้จากการมอดูเลทจะเป็นสัญญาณที่มีความถี่สูงและมีสัญญาณรบกวนต้องผ่านวงจร Low Pass Filter เพื่อทำการกรองสัญญาณ สัญญาณที่ได้ก็คือสัญญาณ Modulated ซึ่ง Data ที่ใช้มอดูเลทเป็น data จำลองที่เราได้สร้างขึ้นมาแทนข้อมูลจริงมีความถี่ 1.2 KHz ส่วนที่ต้องพิจารณาเป็นพิเศษก็คือแบนด์วิดของสัญญาณ Modulated ซึ่งต้องไม่เกิน 3 KHz เพราะว่าจะระบบของเราใช้สายโทรศัพท์ในการรับส่งข้อมูล ซึ่งที่กล่าวมาก็คือภาคส่ง ต่อไปเป็นการออกแบบวงจรดีมอดูเลทส่วนแรกก็คือวงจร Comparator ทำหน้าที่ในการเปลี่ยนสัญญาณ Modulated ให้เป็นสัญญาณพัลส์หลังจากนั้นก็ผ่านวงจร Edge detector เพื่อทำการดีเทคท์ขอบของสัญญาณ จากการทดลองถ้าเรานำสัญญาณนี้ไปเข้า PLL ความถี่ที่ได้จากล็อกจะไม่ตรงกับที่ระบบต้องการ วิธีแก้ไขต้องมีวงจร Bandpass Filter เพื่อจำกัดช่วงความถี่ที่สามารถผ่านไปได้ ซึ่งสัญญาณที่ได้เมื่อนำไปเข้า PLL ก็สามารถล็อกสัญญาณได้ตรงกับความถี่ที่ระบบต้องการคือ 3.6 KHz หลังจากวงจร BandPass Filter ต้องมีวงจร Phase shifter เพื่อใช้ในการเลื่อนเฟสของคลื่นพาห้ทางด้านรับ ให้ตรงกับทางด้านส่ง ขั้นตอน Carrier Recovery เป็นขั้นตอนที่สำคัญที่สุดในการดีมอดูเลท เมื่อคลื่นพาห้ที่ถูกล็อกได้ต้องมีค่าและเฟสตรงกับคลื่นพาห้ทางด้านส่งเท่านั้น ข้อมูลที่ดีมอดูเลทได้ก็จะเป็นข้อมูลที่ถูกต้อง หลังจากนั้นก็สามารถทำการดีมอดูเลทโดยใช้ Exclusive-or เป็นตัวดีมอดูเลเตอร์ เมื่อสร้างวงจรดีมอดูเลเตอร์เสร็จแล้ว การทดลองส่งข้อมูลใช้ข้อมูลจริงก็คือส่งรหัส ASCII ผ่าน RS-232 โดยใช้โปรแกรม Hyper terminal ผ่าน COM1 ซึ่งเป็นด้านส่งและ COM2 ซึ่งเป็นด้านรับ จากการทดลองพบว่าการเกิดความไม่แน่นอนของคลื่นพาห้ที่คู่ได้กับทางด้านส่งคือมีเฟสต่างกัน 180° ซึ่งเกิดจากหลักการของลูปยกกำลังสอง ทำให้ข้อมูลที่ดีมอดูเลทมีความผิดพลาด เราจำเป็นต้องมีการแก้ไขข้อมูลก่อนเป็นข้อมูลจริง วิธีการแก้ไขคือ สมมุติว่าตัวรับรู้จักข้อมูลเริ่มต้น (Preamble data) อยู่ก่อนแล้ว โดยหลักการก็คือตั้งค่าข้อมูลที่รู้ล่วงหน้าก่อนแล้ว 2 จุดที่ตรงข้ามกัน โดยในที่นี้ได้ตั้งข้อมูลที่รู้ล่วงหน้าคือ OAH ซึ่งก็คือปุ่ม Enter และที่ตรงข้ามกันก็คือ F5H นั่นก็คือก่อนการส่งข้อมูลจริงเราต้องส่งรหัส OAH ก่อนทุกครั้ง ซึ่งถ้าในการส่งข้อมูลของเราเฟสของคลื่นพาห้ที่คู่ได้มีเฟสตรงกับคลื่นพาห้ทางด้านส่งหรือไม่ตรง ข้อมูลที่ออกมาจะมีความถูกต้อง เพราะระบบมีวงจรแก้ไขไว้คอยตรวจสอบ ซึ่งรายละเอียดการทำงานของวงจรได้กล่าวไว้แล้วตอนต้น ในการทดลองส่งข้อมูลด้วยความเร็ว 2400 BPS จำนวน 100 ตัวอักษรพบความผิดพลาดของข้อมูลที่ได้รับประมาณ 10% ซึ่งความผิดพลาดเกิดจากระบบที่ได้สร้างขึ้นมีความเร็วในการส่งข้อมูลเพียง 1800 BPS และความผิดพลาดของค่าอุปกรณ์ที่ใช้งาน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เอกสารอ้างอิง

- [1] Tomasi, W. **Electronic Communication Systems**. 4 th Ed. New Jersey : Prentice-Hall, Inc. 2001.
- [2] Webb, W. T. and Hanzo, L. **Modern Quadrature Amplitude Modulation**. London : Prentech Press,Ltd. 1995.
- [3] Carlson, A. B. et. Al. **Communication Systems**. 4 th Ed. New York : McGraw-Hill Companies , Inc. 2002.
- [4] Sklar,B. **Digital communication**. 2 nd Ed. New Jersey : Prentice-Hall, Inc. 2001.
- [5] Young, P. H. **Electronic Communication Techniques**. 4 th Ed. New Jersey : Prentice-Hall, Inc. 1999.
- [6] Gardner, F.M. **Phaselock Techniques**. 2 nd Ed. New York : John Wiley and Sons. 1979.
- [7] Couch, L. W. **Digital and Analog Communication Systems**. 6 th Ed. New Jersey : Prentice-Hall, Inc. 2001.
- [8] Xing, F. **Digital Modulation Techniques**. Norwood, MA. : Artech House, Inc. 2000.
- [9] Gayakwad, R. A. **Op-Amp and Linear Integrated Circuits**. 3 rd Ed. New Jersey : Prentice-Hall, Inc. 1993.
- [10] Razavi, B. **Monolithic Phase-Locked Loops and Clock Recovery Circuits**. New York : IEEE Press. 1996.
- [12] ประพัศ ชุ่มชัยรัตน์ และคณะ “การออกแบบวงจรรูปคอสตาสที่ใช้เกตเอกซ์คลูซีฟเฟอร์เป็นมิกเซอร์ด้านอินพุต.” วารสารพระจอมเกล้าลาดกระบัง. พ.ศ. 2547
- [13] Best, R.E. **Phase- Locked Loops : Design, Simulation , and Application**. 5 th Ed. New York: McGraw-Hill Companies, Inc. 2003.
- [14] Proakis, J.G. **Digital Communication**. 4 th Ed. New York : McGraw-Hill Companies,Inc. 2001.
- [15] Lancaster, D. **Lancaster’s Active Filter Cookbook**. 2nd Ed. London : Newnes. 1996.
- [16] Petty, C. et. at. “**Configuring and Applying the MC74HC4046A Phase-Locked Loop.**” Application Note : AN1410. Motorola 1995.
- [17] Bingham. John A. C. **The Theory and Practicc of Modem Design**. New York : John Wiley and Sons. 1988.
- [18] Gray, Paul R., Meyer, Robert G. **Analysis and Design of Analog Integrated Circuits**. 3 rd Ed.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

New York : John Wiley and Sons 1993.

- [19] Grebene, Alan B. **Bipolar and MOS Analog Integrated Circuit Design**. New York : John Wiley And Sons. 1991
- [20] Razavi, B. **Design of Analog CMOS Integrated Circuits**. New York : McGraw-Hill Companies, Inc.2001.
- [21] Wolaver, Dan H. **Phase-Locked Loop Circuit Design**. New Jersey : Prentice-Hall, Inc.1991.
- [22] Shockman, P. “**Phase Look Loop General Operations.**” Application Note : AND8040. ON Semiconductor. 2001.



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ภาคผนวก

ชีทข้อมูล (Data Sheets) ของชิปที่สำคัญๆ ที่ใช้ใน วงจรตัวเต็มอดูเลทสัญญาณ BPSK

ชีทข้อมูลที่นำมาแสดงในภาคผนวกนี้ เป็นชีทข้อมูลของชิป หรือ ไอซี ที่สำคัญๆ ที่ใช้ในวงจรตัวเต็มอดูเลทสัญญาณ BPSK ซึ่งมีรายการดังต่อไปนี้

1. 74HC4060 (14-Stage binary ripple counter with oscillator)
2. 74HC393 (Dual 4-bit binary ripple counter)
3. LM311 (Single Comparator)
4. MC74HC4046 (Phase-locked loop)
5. 74HC164 (8-bit Serial-Input/Parallel-Output shift register)
6. MC74HC688 (8-bit Equality Comparator)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

DATA SHEET

For a complete data sheet, please also download:

- The IC06 74HC/HCT/HCU/HCMOS Logic Family Specifications
- The IC06 74HC/HCT/HCU/HCMOS Logic Package Information
- The IC06 74HC/HCT/HCU/HCMOS Logic Package Outlines

74HC/HCT4060 14-stage binary ripple counter with oscillator

Product specification
File under Integrated Circuits, IC06

December 1990

Philips
Semiconductors



PHILIPS

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

14-stage binary ripple counter with oscillator

74HC/HCT4060

FEATURES

- All active components on chip
- RC or crystal oscillator configuration
- Output capability: standard (except for R_{TC} and C_{TC})
- I_{CC} category: MSI

GENERAL DESCRIPTION

The 74HC/HCT4060 are high-speed Si-gate CMOS devices and are pin compatible with "4060" of the "4000B" series. They are specified in compliance with JEDEC standard no. 7A.

The 74HC/HCT4060 are 14-stage ripple-carry counter/dividers and oscillators with three oscillator

terminals (RS, R_{TC} and C_{TC}), ten buffered outputs (Q₃ to Q₉ and Q₁₁ to Q₁₃) and an overriding asynchronous master reset (MR).

The oscillator configuration allows design of either RC or crystal oscillator circuits. The oscillator may be replaced by an external clock signal at input RS. In this case keep the other oscillator pins (R_{TC} and C_{TC}) floating.

The counter advances on the negative-going transition of RS. A HIGH level on MR resets the counter (Q₃ to Q₉ and Q₁₁ to Q₁₃ = LOW), independent of other input conditions.

In the HCT version, the MR input is TTL compatible, but the RS input has CMOS input switching levels and can be driven by a TTL output by using a pull-up resistor to V_{CC}.

QUICK REFERENCE DATA

GND = 0 V; T_{amb} = 25 °C; t_r = t_f = 6 ns

SYMBOL	PARAMETER	CONDITIONS	TYPICAL		UNIT
			HC	HCT	
t _{PHL} /t _{PLH}	propagation delay	C _L = 15 pF; V _{CC} = 5 V			
	RS to Q ₃		31	31	ns
Q _n to Q _{n+1}	6		6	ns	
t _{PHL}	MR to Q _n		17	18	ns
f _{max}	maximum clock frequency		87	88	MHz
C _I	input capacitance		3.5	3.5	pF
C _{PD}	power dissipation capacitance per package	notes 1, 2 and 3	40	40	pF

Notes

1. C_{PD} is used to determine the dynamic power dissipation (P_D in μW):

$$P_D = C_{PD} \times V_{CC}^2 \times f_i + \sum (C_L \times V_{CC}^2 \times f_o) \text{ where:}$$

f_i = input frequency in MHz

f_o = output frequency in MHz

∑ (C_L × V_{CC}² × f_o) = sum of outputs

C_L = output load capacitance in pF

V_{CC} = supply voltage in V

2. For HC the condition is V_I = GND to V_{CC}
For HCT the condition is V_I = GND to V_{CC} - 1.5 V
3. For formula on dynamic power dissipation see next pages.

ORDERING INFORMATION




See [74HC/HCT4060/4060K: Logic Function Information](#).

14-stage binary ripple counter with oscillator

74HC/HCT4060

PIN DESCRIPTION

PIN NO.	SYMBOL	NAME AND FUNCTION
1, 2, 3	Q ₁₁ to Q ₁₃	counter outputs
7, 5, 4, 6, 14, 13, 15	Q ₃ to Q ₉	counter outputs
8	GND	ground (0 V)
9	C _{TC}	external capacitor connection
10	R _{TC}	external resistor connection
11	RS	clock input/oscillator pin
12	MR	master reset
16	V _{CC}	positive supply voltage



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

14-stage binary ripple counter with oscillator

74HC/HCT4060

DYNAMIC POWER DISSIPATION FOR 74HC

PARAMETER	V _{CC} (V)	TYPICAL FORMULA FOR P _D (μW) (note 1)
total dynamic power	2.0	$C_{PD} \times f_{osc} \times V_{CC}^2 + \sum (C_L \times V_{CC}^2 \times f_o) + 2C_t \times V_{CC}^2 \times f_{osc} + 60 \times V_{CC}$
dissipation when using the on-chip oscillator (P _D)	4.5	$C_{PD} \times f_{osc} \times V_{CC}^2 + \sum (C_L \times V_{CC}^2 \times f_o) + 2C_t \times V_{CC}^2 \times f_{osc} + 1\,750 \times V_{CC}$
	6.0	$C_{PD} \times f_{osc} \times V_{CC}^2 + \sum (C_L \times V_{CC}^2 \times f_o) + 2C_t \times V_{CC}^2 \times f_{osc} + 3\,800 \times V_{CC}$

Note

- GND = 0 V; T_{amb} = 25 °C

DYNAMIC POWER DISSIPATION FOR 74HCT

PARAMETER	V _{CC} (V)	TYPICAL FORMULA FOR P _D (μW) (note 1)
total dynamic power dissipation when using the on-chip oscillator (P _D)	4.5	$C_{PD} \times f_{osc} \times V_{CC}^2 + \sum (C_L \times V_{CC}^2 \times f_o) + 2C_t \times V_{CC}^2 \times f_{osc} + 1\,750 \times V_{CC}$

Notes

- GND = 0 V; T_{amb} = 25 °C
- Where: f_o = output frequency in MHz
 f_{osc} = oscillator frequency in MHz
 $\sum (C_L \times V_{CC}^2 \times f_o)$ = sum of outputs
 C_L = output load capacitance in pF
 C_t = timing capacitance in pF
 V_{CC} = supply voltage in V




Fig.4 Functional diagram.

APPLICATIONS

- Control counters
- Timers
- Frequency dividers
- Time-delay circuits

14-stage binary ripple counter with oscillator

74HC/HCT4060




Fig.5 Logic diagram.




Fig.6 Timing diagram.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

14-stage binary ripple counter with oscillator

74HC/HCT4060

DC CHARACTERISTICS FOR 74HCOutput capability: standard (except for R_{TC} and C_{TC}) I_{CC} category: MSI

Voltages are referenced to GND (ground = 0 V)

SYM-BOL	PARAMETER	T_{amb} (°C)						UNIT	TEST CONDITIONS			
		74HC							V_{CC} (V)	V_I	OTHER	
		+25			-40 to +85		-40 to +125					
		min.	typ.	max.	min.	max.	min.					max.
V_{IH}	HIGH level input voltage MR input	1.5 3.15 4.2	1.3 2.4 3.1		1.5 3.15 4.2		1.5 3.15 4.2	V	2.0 4.5 6.0			
V_{IL}	LOW level input voltage MR input		0.8 2.1 2.8	0.5 1.35 1.8		0.5 1.35 1.8		0.5 1.35 1.8	V	2.0 4.5 6.0		
V_{IH}	HIGH level input voltage RS input	1.7 3.6 4.8			1.7 3.6 4.8		1.7 3.6 4.8	V	2.0 4.5 6.0			
V_{IL}	LOW level input voltage RS input			0.3 0.9 1.2		0.3 0.9 1.2		0.3 0.9 1.2	V	2.0 4.5 6.0		
V_{OH}	HIGH level output voltage R_{TC} output	3.98 5.48			3.84 5.34		3.7 5.2	V	4.5 6.0	RS=GND and MR=GND	$-I_O = 2.6$ mA $-I_O = 3.3$ mA	
		3.98 5.48			3.84 5.34		3.7 5.2	V	4.5 6.0	RS= V_{CC} and MR= V_{CC}	$-I_O = 0.65$ mA $-I_O = 0.85$ mA	
		1.9 4.4 5.9	2.0 4.5 6.0		1.9 4.4 5.9		1.9 4.4 5.9	V	2.0 4.5 6.0	RS=GND and MR=GND	$-I_O = 20$ μ A $-I_O = 20$ μ A $-I_O = 20$ μ A	
		1.9 4.4 5.9	2.0 4.5 6.0		1.9 4.4 5.9		1.9 4.4 5.9	V	2.0 4.5 6.0	RS= V_{CC} and MR= V_{CC}	$-I_O = 20$ μ A $-I_O = 20$ μ A $-I_O = 20$ μ A	
V_{OH}	HIGH level output voltage C_{TC} output	3.98 5.48			3.84 5.34		3.7 5.2	V	4.5 6.0	RS= V_{IH} and MR= V_{IL}	$-I_O = 3.2$ mA $-I_O = 4.2$ mA	
V_{OH}	HIGH level output voltage except R_{TC} output	1.9 4.4 5.9	2.0 4.5 6.0		1.9 4.4 5.9		1.9 4.4 5.9	V	2.0 4.5 6.0	V_{IH} or V_{IL}	$-I_O = 20$ μ A $-I_O = 20$ μ A $-I_O = 20$ μ A	
V_{OH}	HIGH level output voltage except R_{TC} and C_{TC} outputs	3.98 5.48			3.84 5.34		3.7 5.2	V	4.5 6.0	V_{IH} or V_{IL}	$-I_O = 4.0$ mA $-I_O = 5.2$ mA	
V_{OL}	LOW level output voltage R_{TC} output			0.26 0.26		0.33 0.33		0.4 0.4		4.5 6.0	RS= V_{CC} and MR=GND	$I_O = 2.6$ mA $I_O = 3.3$ mA
			0 0 0	0.1 0.1 0.1		0.1 0.1 0.1		0.1 0.1 0.1	V	2.0 4.5 6.0	RS= V_{CC} and MR=GND	$I_O = 20$ μ A $I_O = 20$ μ A $I_O = 20$ μ A

14-stage binary ripple counter with oscillator

74HC/HCT4060

SYM-BOL	PARAMETER	T _{amb} (°C)						UNIT	TEST CONDITIONS			
		74HC							V _{CC} (V)	V _I	OTHER	
		+25			-40 to +85		-40 to +125					
		min.	typ.	max.	min.	max.	min.					max.
V _{OL}	LOW level output voltage C _{TC} output			0.26 0.26		0.33 0.33		0.4 0.4	V	4.5 6.0	RS=V _{IL} and MR=V _{IH}	I _O = 3.2 mA I _O = 4.2 mA
V _{OL}	LOW level output voltage except R _{TC} output		0 0 0	0.1 0.1 0.1		0.1 0.1 0.1		0.1 0.1 0.1	V	2.0 4.5 6.0	V _{IH} or V _{IL}	I _O = 20 μA I _O = 20 μA I _O = 20 μA
V _{OL}	LOW level output voltage except R _{TC} and C _{TC} outputs			0.26 0.26		0.33 0.33		0.4 0.4	V	4.5 6.0	V _{IH} or V _{IL}	I _O = 4.0 mA I _O = 5.2 mA
±I _I	input leakage current			0.1		1.0		1.0	μA	6.0	V _{CC} or GND	
I _{CC}	quiescent supply current			8.0		80.0		160.0	μA	6.0	V _{CC} or GND	I _O = 0

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

14-stage binary ripple counter with oscillator

74HC/HCT4060

AC CHARACTERISTICS FOR 74HC

GND = 0 V; $t_r = t_f = 6$ ns; $C_L = 50$ pF

SYMBOL	PARAMETER	T_{amb} (°C)						UNIT	TEST CONDITIONS		
		74HC							V_{CC} (V)	WAVEFORMS	
		+25			-40 to +85		-40 to +125				
		min.	typ.	max.	min.	max.	min.				max.
t_{PHL}/t_{PLH}	propagation delay RS to Q_3		99 36 29	300 60 51		375 75 64		450 90 77	ns	2.0 4.5 6.0	Fig.12
t_{PHL}/t_{PLH}	propagation delay Q_n to Q_{n-1}		22 8 6	80 16 14		100 20 17		120 24 20	ns	2.0 4.5 6.0	Fig.14
t_{PHL}	propagation delay MR to Q_n		55 20 16	175 35 30		220 44 37		265 53 45	ns	2.0 4.5 6.0	Fig.13
t_{THL}/t_{TLH}	output transition time		19 7 6	75 15 13		95 19 16		110 22 19	ns	2.0 4.5 6.0	Fig.12
t_w	clock pulse width RS; HIGH or LOW	80 16 14	17 6 5		100 20 17		120 24 20		ns	2.0 4.5 6.0	Fig.12
t_w	master reset pulse width MR; HIGH	80 16 14	25 9 7		100 20 17		120 24 20		ns	2.0 4.5 6.0	Fig.13
t_{rem}	removal time MR to RS	100 20 17	28 10 8		125 25 21		150 30 26		ns	2.0 4.5 6.0	Fig.13
f_{max}	maximum clock pulse frequency	6.0 30 35	26 80 95		4.8 24 28		4.0 20 24		MHz	2.0 4.5 6.0	Fig.12

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

14-stage binary ripple counter with oscillator

74HC/HCT4060

DC CHARACTERISTICS FOR 74HCT

Output capability: standard (except for R_{TC} and C_{TC})

I_{CC} category: MSI

Voltages are referenced to GND (ground = 0 V)

SYMBOL	PARAMETER	T_{amb} (°C)										TEST CONDITIONS				
		74HCT					74HCT					V_{CC} (V)	V_i	OTHER		
		-25		-40 to +85		-40 to +125		-25		-40 to +85					-40 to +125	
min.	typ.	max.	min.	max.	min.	max.	min.	max.	min.	max.	UNIT					
V_{IH}	HIGH level input voltage	2.0		0.8	2.0	0.8	2.0	0.8	2.0	0.8	2.0	0.8	V	4.5 to 5.5		note 2
V_{IL}	LOW level input voltage												V	4.5 to 5.5		note 2
V_{OH}	HIGH level output voltage	3.98			3.84	0.8	3.7						V	4.5	RS=GND and MR=GND	$-I_o = 2.6$ mA
	R_{TC} output	3.98			3.84		3.7						V	4.5	RS = V_{CC} and MR = V_{CC}	$-I_o = 0.65$ mA
		4.4	4.5		4.4		4.4						V	4.5	RS=GND and MR=GND	$-I_o = 20$ μ A
		4.4	4.5		4.4		4.4						V	4.5	RS = V_{CC} and MR = V_{CC}	$-I_o = 20$ μ A
V_{OH}	HIGH level output voltage	3.98			3.84		3.7						V	4.5	RS = V_{IH} and MR = V_{IL}	$-I_o = 3.2$ mA
	C_{TC} output												V	4.5		$-I_o = 20$ μ A
V_{OH}	HIGH level output voltage	4.4	4.5		4.4		4.4						V	4.5	V_{IH} or V_{IL}	$-I_o = 20$ μ A
	except R_{TC} output												V	4.5	V_{IH} or V_{IL}	$-I_o = 4.0$ mA
V_{OH}	HIGH level output voltage	3.98			3.84		3.7						V	4.5		$-I_o = 4.0$ mA
	except R_{TC} and C_{TC} outputs												V	4.5		$-I_o = 4.0$ mA
V_{OL}	LOW level output voltage			0.26		0.33		0.4					V	4.5	RS = V_{CC} and MR = GND	$I_o = 2.6$ mA
	R_{TC} output		0	0.1		0.1		0.1					V	4.5	RS = V_{CC} and MR = GND	$I_o = 20$ μ A
V_{OL}	LOW level output voltage			0.26		0.33		0.4					V	4.5	RS = V_{IL} and MR = V_{IH}	$I_o = 3.2$ mA
	C_{TC} output												V	4.5		$I_o = 3.2$ mA
V_{OL}	LOW level output voltage	0		0.1		0.1		0.1					V	4.5	V_{IH} or V_{IL}	$I_o = 20$ μ A
	except R_{TC} output												V	4.5	V_{IH} or V_{IL}	$I_o = 20$ μ A
V_{OL}	LOW level output voltage			0.26		0.33		0.4					V	4.5	V_{IH} or V_{IL}	$I_o = 4.0$ mA
	except R_{TC} and C_{TC} outputs												V	4.5	V_{IH} or V_{IL}	$I_o = 4.0$ mA
$\pm I$	input leakage current			0.1		1.0		1.0					μ A	5.5	V_{CC} or GND	$I_o = 0$
I_{CC}	quiescent supply current			8.0		80.0		160.0					μ A	5.5	V_{CC} or GND	other inputs at V_{CC} or GND;
ΔI_{CC}	additional quiescent supply current per input pin for unit load coefficient is 1 (note 1)		100	360		450		490					μ A	4.5 to 5.5	$V_{CC} - 2.1$ V	$I_o = 0$

14-stage binary ripple counter with oscillator

74HC/HCT4060

Notes

- The value of additional quiescent supply current (ΔI_{CC}) for a unit load of 1 is given here.
To determine ΔI_{CC} per input, multiply this value by the unit load coefficient shown in the table below.
- Only input MR (pin 12) has TTL input switching levels for the HCT versions.

INPUT	UNIT LOAD COEFFICIENT
MR	0.40

AC CHARACTERISTICS FOR 74HCTGND = 0 V; $t_r = t_f = 6$ ns; $C_L = 50$ pF

SYMBOL	PARAMETER	T_{amb} (°C)								UNIT	TEST CONDITIONS	
		74HCT									V_{CC} (V)	WAVEFORMS
		+25			-40 to +85		-40 to +125					
		min.	typ.	max.	min.	max.	min.	max.				
t_{PHL} / t_{PLH}	propagation delay RS to Q_3		33	66		83		99	ns	4.5	Fig.12	
t_{PHL} / t_{PLH}	propagation delay Q_n to Q_{n-1}		8	16		20		24	ns	4.5	Fig.14	
t_{PHL}	propagation delay MR to Q_n		21	44		55		66	ns	4.5	Fig.13	
t_{THL} / t_{TLH}	output transition time		7	15		19		22	ns	4.5	Fig.12	
t_W	clock pulse width RS; HIGH or LOW	16	6		20		24		ns	4.5	Fig.12	
t_W	master reset pulse width MR; HIGH	16	6		20		24		ns	4.5	Fig.13	
t_{rem}	removal time MR to RS	26	13		33		39		ns	4.5	Fig.13	
f_{max}	maximum clock pulse frequency	30	80		24		20		MHz	4.5	Fig.12	

14-stage binary ripple counter with oscillator

74HC/HCT4060




Fig.7 Test set-up for measuring forward transconductance $g_{fs} = di_o / dv_i$ at v_o is constant (see also graph Fig.8); MR = LOW.




Fig.8 Typical forward transconductance g_{fs} as a function of the supply voltage V_{CC} at $T_{amb} = 25\text{ }^{\circ}\text{C}$.





Fig.9 RC oscillator frequency as a function of R_T and C_T at $V_{CC} = 2.0$ to 6.0 V ; $T_{amb} = 25\text{ }^{\circ}\text{C}$. C_T curve at $R_T = 100\text{ k}\Omega$; $R_2 = 200\text{ k}\Omega$. R_T curve at $C_T = 1\text{ nF}$; $R_2 = 2 \times R_T$.



Typical formula for oscillator frequency:
 $f_{osc} = \frac{1}{2.5 \times R_T \times C_T}$

Fig.10 Example of a RC oscillator.

TIMING COMPONENT LIMITATIONS

The oscillator frequency is mainly determined by $R_T C_T$, provided $R_2 \approx 2R_T$ and $R_2 C_2 \ll R_T C_T$. The function of R_2 is to minimize the influence of the forward voltage across the input protection diodes on the frequency. The stray capacitance C_2 should be kept as small as possible. In consideration of accuracy, C_T must be larger than the inherent stray capacitance. R_T must be larger than the "ON" resistance in series with it, which typically is $280\text{ }\Omega$ at $V_{CC} = 2.0\text{ V}$, $130\text{ }\Omega$ at $V_{CC} = 4.5\text{ V}$ and $100\text{ }\Omega$ at $V_{CC} = 6.0\text{ V}$.

The recommended values for these components to maintain agreement with the typical oscillation formula are:

- $C_T > 50\text{ pF}$, up to any practical value,
- $10\text{ k}\Omega < R_T < 1\text{ M}\Omega$.

In order to avoid start-up problems, $R_T \geq 1\text{ k}\Omega$.

DATA SHEET

For a complete data sheet, please also download:

- * The IC06 74HC/HCT/HCU/HCMOS Logic Family Specifications
- * The IC06 74HC/HCT/HCU/HCMOS Logic Package Information
- * The IC06 74HC/HCT/HCU/HCMOS Logic Package Outlines

74HC/HCT393 Dual 4-bit binary ripple counter

Product specification
File under Integrated Circuits, IC06

December 1990

Philips
Semiconductors



PHILIPS

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Dual 4-bit binary ripple counter

74HC/HCT393

FEATURES

- Two 4-bit binary counters with individual clocks
- Divide-by any binary module up to 28 in one package
- Two master resets to clear each 4-bit counter individually
- Output capability: standard
- I_{CC} category: MSI

GENERAL DESCRIPTION

The 74HC/HCT393 are high-speed Si-gate CMOS devices and are pin compatible with low power Schottky TTL (LSTTL). They are specified in compliance with JEDEC standard no. 7A.

The 74HC/HCT393 are 4-bit binary ripple counters with separate clocks ($1\overline{CP}$ and $2\overline{CP}$) and master reset ($1MR$ and $2MR$) inputs to each counter. The operation of each half of the "393" is the same as the "93" except no external clock connections are required.

The counters are triggered by a HIGH-to-LOW transition of the clock inputs. The counter outputs are internally connected to provide clock inputs to succeeding stages. The outputs of the ripple counter do not change synchronously and should not be used for high-speed address decoding.

The master resets are active-HIGH asynchronous inputs to each 4-bit counter identified by the "1" and "2" in the pin description.

A HIGH level on the nMR input overrides the clock and sets the outputs LOW.

QUICK REFERENCE DATA

GND = 0 V; $T_{amb} = 25\text{ }^{\circ}\text{C}$; $t_r = t_f = 6\text{ ns}$

SYMBOL	PARAMETER	CONDITIONS	TYPICAL		UNIT
			HC	HCT	
t_{PHL} / t_{PLH}	propagation delay	$C_L = 15\text{ pF}; V_{CC} = 5\text{ V}$			
	$n\overline{CP}$ to nQ_0		12	20	ns
	nQ to nQ_{n-1}		5	6	ns
	nMR to nQ_n		11	15	ns
f_{max}	maximum clock frequency		99	53	MHz
C_I	input capacitance		3.5	3.5	pF
C_{PD}	power dissipation capacitance per counter	notes 1 and 2	23	25	pF

Notes

1. C_{PD} is used to determine the dynamic power dissipation (P_D in μW):

$$P_D = C_{PD} \times V_{CC}^2 \times f_i + \sum (C_L \times V_{CC}^2 \times f_o) \text{ where:}$$

f_i = input frequency in MHz

f_o = output frequency in MHz

$\sum (C_L \times V_{CC}^2 \times f_o)$ = sum of outputs

C_L = output load capacitance in pF

V_{CC} = supply voltage in V

2. For HC the condition is $V_I = \text{GND to } V_{CC}$
For HCT the condition is $V_I = \text{GND to } V_{CC} - 1.5\text{ V}$

ORDERING INFORMATION




See [74HC/HCT393/393K Logic Low Power Package Information](#).

Dual 4-bit binary ripple counter

74HC/HCT393

PIN DESCRIPTION

PIN NO.	SYMBOL	NAME AND FUNCTION
1, 13	1CP, 2CP	clock inputs (HIGH-to-LOW, edge-triggered)
2, 12	1MR, 2MR	asynchronous master reset inputs (active HIGH)
3, 4, 5, 6, 11, 10, 9, 8	1Q ₀ to 1Q ₃ , 2Q ₀ to 2Q ₃	flip-flop outputs
7	GND	ground (0 V)
14	V _{CC}	positive supply voltage



Dual 4-bit binary ripple counter

74HC/HCT393




Fig.4 Functional diagram.




Fig.5 State diagram.




Fig.6 Logic diagram (one counter).

COUNT SEQUENCE FOR 1 COUNTER

COUNT	OUTPUTS			
	Q ₀	Q ₁	Q ₂	Q ₃
0	L	L	L	L
1	H	L	L	L
2	L	H	L	L
3	H	H	L	L
4	L	L	H	L
5	H	L	H	L
6	L	H	H	L
7	H	H	H	L
8	L	L	L	H
9	H	L	L	H
10	L	H	L	H
11	H	H	L	H
12	L	L	H	H
13	H	L	H	H
14	L	H	H	H
15	H	H	H	H

Notes

- 1. H = HIGH voltage level
- L = LOW voltage level

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Dual 4-bit binary ripple counter

74HC/HCT393

DC CHARACTERISTICS FOR 74HC

For the DC characteristics see "74HC/HCT 74HC/HCT393 Logic Family Specifications".

Output capability: standard

I_{CC} category: MSI

AC CHARACTERISTICS FOR 74HC

$GND = 0\text{ V}$; $t_r = t_f = 6\text{ ns}$; $C_L = 50\text{ pF}$

SYMBOL	PARAMETER	T_{amb} (°C)						UNIT	TEST CONDITIONS		
		74HC							V_{CC} (V)	WAVEFORMS	
		+25			-40 to +85		-40 to +125				
		min.	typ.	max.	min.	max.	min.				max.
t_{PHL}/t_{PLH}	propagation delay $n\overline{CP}$ to nQ_0		41 15 12	125 25 21		155 31 26		190 38 32	ns	2.0 4.5 6.0	Fig.7
t_{PHL}/t_{PLH}	propagation delay nQ_n to nQ_{n+1}		14 5 4	45 9 8		55 11 9		70 14 12	ns	2.0 4.5 6.0	Fig.7
t_{PHL}	propagation delay nMR to nQ_n		39 14 11	140 28 24		175 35 30		210 42 36	ns	2.0 4.5 6.0	Fig.8
t_{THL}/t_{TLH}	output transition time		19 7 6	75 15 13		95 19 16		110 22 19	ns	2.0 4.5 6.0	Fig.7
t_w	clock pulse width HIGH or LOW	80 16 14	17 6 5		100 20 17		120 24 20		ns	2.0 4.5 6.0	Fig.7
t_w	master reset pulse width; HIGH	80 16 14	19 7 6		100 20 17		120 24 20		ns	2.0 4.5 6.0	Fig.8
t_{rem}	removal time nMR to $n\overline{CP}$	5 5 5	3 1 1		5 5 5		5 5 5		ns	2.0 4.5 6.0	Fig.8
f_{max}	maximum clock pulse frequency	6 30 35	30 90 107		5 24 28		4 20 24		MHz	2.0 4.5 6.0	Fig.7

Dual 4-bit binary ripple counter

74HC/HCT393

DC CHARACTERISTICS FOR 74HCT

For the DC characteristics see "74HC/74HCT/74VHC/74VHCT CMOS Logic Family Specifications".

Output capability: standard

I_{CC} category: MSI

Note to HCT types

The value of additional quiescent supply current (ΔI_{CC}) for a unit load of 1 is given in the family specifications. To determine ΔI_{CC} per input, multiply this value by the unit load coefficient shown in the table below.

INPUT	UNIT LOAD COEFFICIENT
1CP	0.4
2CP	0.4
1MR	1.0
2MR	1.0

AC CHARACTERISTICS FOR 74HCT



GND = 0 V; $t_r = t_f = 6$ ns; $C_L = 50$ pF

SYMBOL	PARAMETER	T _{amb} (°C)						UNIT	TEST CONDITIONS		
		74HCT							V _{CC} (V)	WAVEFORMS	
		+25			-40 to +85		-40 to +125				
		min.	typ.	max.	min.	max.	min.				max.
t _{PHL} /t _{PLH}	propagation delay nCP to nQ ₀		15	25		31		38	ns	4.5	Fig.7
t _{PHL} /t _{PLH}	propagation delay nQ _n to nQ _{n+1}		6	10		13		15	ns	4.5	Fig.7
t _{PHL}	propagation delay nMR to nQ _n		18	32		40		48	ns	4.5	Fig.8
t _{THL} /t _{TLH}	output transition time		7	15		19		22	ns	4.5	Fig.7
t _w	clock pulse width HIGH or LOW	19	11		24		29		ns	4.5	Fig.7
t _w	master reset pulse width; HIGH	16	6		20		24		ns	4.5	Fig.8
t _{rem}	removal time nMR to nCP	5	0		5		5		ns	4.5	Fig.8
f _{max}	maximum clock pulse frequency	27	48		22		18		MHz	4.5	Fig.7

Dual 4-bit binary ripple counter

74HC/HCT393

AC WAVEFORMS



PACKAGE OUTLINES

See 74HC/HCT393 (QUAD) Logic Package Outline.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

DATA SHEET

LM111/211/311/311B Voltage comparator

Product data
Supersedes data of 1994 Aug 31
File under Integrated Circuits, IC11 Handbook

2001 Aug 03

Philips
Semiconductors



PHILIPS

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Voltage comparator

LM111/211/311/311B

DESCRIPTION

The LM111 series are voltage comparators that have input currents approximately a hundred times lower than devices like the $\mu A710$. They are designed to operate over a wider range of supply voltages: from standard ± 15 V op amp supplies down to a single 3 V supply. Their output is compatible with RTL, DTL, and TTL as well as MOS circuits. Further, they can drive lamps or relays, switching voltages up to 50 V at currents as high as 50mA.

Both the inputs and the outputs of the LM111 series can be isolated from system ground, and the output can drive loads referred to ground: the positive supply, or the negative supply. Offset balancing and strobe capability are provided and outputs can be wire-ORed.

Although slower than the $\mu A710$ (200 ns response time versus 40 ns), the devices are also much less prone to spurious oscillations. The LM111 series has the same pin configuration as the $\mu A710$ series.

FEATURES

- Operates from single 3 V supply (LM311B)
- Maximum input bias current: 150 nA (LM311: 250 nA)
- Maximum offset current: 20 nA (LM311: 50 nA)
- Differential input voltage range: 130 V
- Power consumption: 135 mW at ± 15 V
- High sensitivity: 200 V/mV
- Zero crossing detector

PIN CONFIGURATION




Figure 1. Pin Configuration

APPLICATIONS

- Precision squarer
- Positive/negative peak detector
- Low voltage adjustable reference supply
- Switching power amplifier

ORDERING INFORMATION

DESCRIPTION	TEMPERATURE RANGE	ORDER CODE	DWG #
8-Pin Plastic Small Outline Package (SO)	-55 °C to +125 °C	LM111D	SOT96-1
8-Pin Plastic Dual In-Line Package (DIP)	-55 °C to +125 °C	LM111N	SOT97-1
8-Pin Plastic Small Outline Package (SO)	-25 °C to +85 °C	LM211D	SOT96-1
8-Pin Plastic Dual In-Line Package (DIP)	-25 °C to +85 °C	LM211N	SOT97-1
8-Pin Plastic Small Outline Package (SO)	0 °C to +70 °C	LM311D	SOT96-1
8-Pin Plastic Dual In-Line Package (DIP)	0 °C to +70 °C	LM311N	SOT97-1
8-Pin Plastic Small Outline Package (SO)	0 °C to +70 °C	LM311BD	SOT96-1
8-Pin Plastic Dual In-Line Package (DIP)	0 °C to +70 °C	LM311BN	SOT97-1

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Voltage comparator

LM111/211/311/311B

EQUIVALENT SCHEMATIC




Figure 2. Equivalent Schematic

ABSOLUTE MAXIMUM RATINGS

SYMBOL	PARAMETER	RATING	UNIT
V _S	Total supply voltage	36	V
	Output to negative supply voltage: LM111/LM211	50	V
	LM311/LM311B	40	V
	Ground to negative supply voltage	30	V
	Differential input voltage	±30	V
V _{IN}	Input voltage ¹	±15	V
P _{D MAX}	Maximum power dissipation, T _{amb} = 25 °C (still-air) ²		
	N package	1190	mW
	D package	730	mW
I	Output short-circuit duration	10	sec
T _{amb}	Operating ambient temperature range		
	LM111	-55 to +125	°C
	LM211	-25 to +85	°C
	LM311/LM311B	0 to +70	°C
T _{stg}	Storage temperature range	-65 to +150	°C
T _{slj}	Lead soldering temperature (10 sec max)	230	°C

NOTES:

1. This rating applies for ±15 V supplies. The positive input voltage limit is 30 V above the negative supply. The negative input voltage limit is equal to the negative supply voltage or 30 V below the positive supply, whichever is less.
2. Derate above 25 °C, at the following rates:
N package at 9.5 mW/°C
D package at 6.2 mW/°C

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Voltage comparator

LM111/211/311/311B

DC ELECTRICAL CHARACTERISTICS^{1, 2, 3, 6}

Over temperature range unless otherwise specified.

SYMBOL	PARAMETER	TEST CONDITIONS	LM111/LM211			LM311			LM311B			UNIT
			Min	Typ	Max	Min	Typ	Max	Min	Typ	Max	
V _{OS}	Input offset voltage ³	T _{amb} = 25 °C; R _S ≤ 50 kΩ		0.7	3.0		2.0	7.5		2.0	7.5	mV
I _{OS}	Input offset current ³	T _{amb} = 25 °C		4.0	10		6.0	50		6	25	nA
I _{BIAS}	Input bias current	T _{amb} = 25 °C		60	100		100	250		100	200	nA
A _v	Voltage gain	T _{amb} = 25 °C		200			200			200		V/mV
	Response time ⁴	T _{amb} = 25 °C		200			200			500		ns
V _{SAT}	Saturation voltage	LM111/211 V _{IN} ≤ -5 mV; I _{OUT} = 50 mA LM311/B V _{IN} ≤ -10 mV; I _{OUT} = 50 mA T _{amb} = 25 °C		0.75	1.5		0.75	1.5		0.75	1.5	V
I _{BAL/STR}	Strobe on current	T _{amb} = 25 °C		3.0			3.0			3.0		mA
I _{LEAKAGE}	Output leakage current ⁵	LM111/211 V _{IN} ≥ 5 mV; V _{OUT} = 35 V LM311/B V _{IN} > 10 mV; V _{OUT} = 35 V T _{amb} = 25 °C; I _{STROBE} = 3 mA (V ₋ = V _{GND} = -5 V)		0.2	10		0.2	50		0.2	50	nA
V _{OS}	Input offset voltage ³	R _S ≤ 50 kΩ			4.0			10			10	mV
I _{OS}	Input offset current ³				20			70			50	nA
I _{BIAS}	Input bias current				150			300			250	nA
V _{IN}	Input voltage range	V = +15 V (Pin 7 may go to 5 V)	-14.5	13.8 to -14.7	13.0	-14.5	13.8 to -14.7	13.0	V ₋ +0.5		V ₊ -1.5	V
V _{OL}	Saturation voltage ⁶	V ₊ ≥ 4.5 V, V ₋ = 0 V LM111/211 V _{IN} ≤ -6 mV; I _{SINK} ≤ 8 mA LM311/B V _{IN} ≤ -10 mV; I _{SINK} ≤ 8 mA		0.23	0.4		0.23	0.4		0.23	0.4	V
I _{OH}	Output leakage current	V _{IN} ≥ 5 mV; V _{OUT} = 35 V		0.1	0.5							μA
I _{CC}	Positive supply current	T _{amb} = 25 °C		5.1	6.0		5.1	7.5		1.6	3.5	mA
I _{EE}	Negative supply current	T _{amb} = 25 °C		4.1	5.0		4.1	5.0				mA

NOTES

1. This rating applies for +15 V supplies. The positive input voltage limit is 30 V above the negative supply. The negative input voltage limit is equal to the negative supply voltage or 30 V below the positive supply, whichever is less.
2. These specifications apply for V_S = ±15 V and 0 °C < T_{amb} < 70 °C unless otherwise specified. With the LM211, however, all temperature specifications are limited to -25 °C ≤ T_{amb} ≤ +85 °C, and for the LM111 is limited to -55 °C < T_{amb} < +125 °C. The offset voltage, offset current, and bias current specifications apply for any supply voltage from a single 5 V supply up to ±15 V supplies.
3. The offset voltages and offset currents given are the maximum values required to drive the output within a volt of either supply with 1 mA load. Thus, these parameters define an error band and take into account the worst case effects of voltage gain and input impedance.
4. The response time specified is for a 100 mV input step with 5 mV over-drive.
5. Do not short the strobe pin to ground; it should be current driven at 3 mA to 5 mA.
6. LM311B, all parameters are at V₊ = 3 V ±10%; V₋ = GND = 0 V.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Voltage comparator

LM111/211/311/311B

TYPICAL APPLICATIONS




Figure 3. Typical Applications




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Voltage comparator

LM111/211/311/311B

DIP8: plastic dual in-line package; 8 leads (300 mil)

SOT97-1



DIMENSIONS (inch dimensions are derived from the original mm dimensions)

UNIT	A max.	A ₁ min.	A ₂ max.	b	b ₁	b ₂	c	D ⁽¹⁾	E ⁽¹⁾	e	e ₁	L	M _E	M _H	w	Z ⁽¹⁾ max.
mm	4.2	0.51	3.2	1.73 1.14	0.51 0.38	1.07 0.89	0.36 0.23	9.8 9.2	6.48 6.20	2.54	7.62	3.60 3.05	8.25 7.80	10.0 9.3	0.254	1.15
inches	0.17	0.020	0.13	0.068 0.045	0.021 0.015	0.042 0.035	0.014 0.009	0.39 0.36	0.26 0.24	0.10	0.30	0.14 0.12	0.32 0.31	0.39 0.33	0.01	0.045

Note

1. Plastic or metal protrusions of 0.25 mm maximum per side are not included.

OUTLINE VERSION	REFERENCES			EUROPEAN PROJECTION	ISSUE DATE
	IEC	JEDEC	EIAJ		
SOT97-1	050301	MO-001	SC-504-B		95-02-04 99-12-27


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Voltage comparator

LM111/211/311/311B

SO8: plastic small outline package; 8 leads; body width 3.9 mm

SOT96-1



DIMENSIONS (inch dimensions are derived from the original mm dimensions)

UNIT	A max.	A ₁	A ₂	A ₃	b _p	c	D ⁽¹⁾	E ⁽²⁾	e	H _g	l	l _p	Q	v	w	y	Z ⁽¹⁾	φ
mm	1.75 0.10	0.25 1.25	1.45 0.25	0.25	0.49 0.36	0.25 0.19	5.0 4.8	4.0 3.8	1.27	6.2 5.8	1.05	1.0 0.4	0.7 0.6	0.25	0.25	0.1	0.7 0.3	0 ⁰
inches	0.069 0.004	0.010 0.049	0.057 0.01	0.01	0.019 0.014	0.0100 0.0075	0.20 0.19	0.16 0.15	0.050	0.244 0.228	0.041	0.039 0.016	0.028 0.024	0.01	0.01	0.004	0.028 0.012	0 ⁰

Notes

- 1. Plastic or metal protrusions of 0.15 mm maximum per side are not included
- 2. Plastic or metal protrusions of 0.25 mm maximum per side are not included

OUTLINE VERSION	REFERENCES			EUROPEAN PROJECTION	ISSUE DATE
	IEC	JEDEC	EIA/J		
SOT96-1	078E03	MS-012			97-05-22 99-12-27

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Voltage comparator

LM111/211/311/311B

Data sheet status

Data sheet status ^[1]	Product status ^[2]	Definitions
Objective data	Development	This data sheet contains data from the objective specification for product development. Philips Semiconductors reserves the right to change the specification in any manner without notice.
Preliminary data	Qualification	This data sheet contains data from the preliminary specification. Supplementary data will be published at a later date. Philips Semiconductors reserves the right to change the specification without notice, in order to improve the design and supply the best possible product.
Product data	Production	This data sheet contains data from the product specification. Philips Semiconductors reserves the right to make changes at any time in order to improve the design, manufacturing and supply. Changes will be communicated according to the Customer Product/Process Change Notification (CPCN) procedure SNW-SQ-650A.

[1] Please consult the most recently issued data sheet when making or completing a design.

[2] The product status of the devices described in this data sheet may have changed since this data sheet was published. The latest information is available on the internet at URL: <http://www.semiconductors.philips.com>

Definitions

Short-form specification — The data in a short-form specification is extracted from a full data sheet with the same type number and title. For detailed information see the relevant data sheet or data handbook.

Limiting values definition — Limiting values given are in accordance with the Absolute Maximum Rating System (IEC 60134). Stress above one or more of the limiting values may cause permanent damage to the device. These are stress ratings only and operation of the device at these or at any other conditions above those given in the Characteristics sections of the specification is not implied. Exposure to limiting values for extended periods may affect device reliability.

Application information — Applications that are described herein for any of these products are for illustrative purposes only. Philips Semiconductors make no representation or warranty that such applications will be suitable for the specified use without further testing or modification.

Disclaimers

Life support — These products are not designed for use in life support appliances, devices or systems where malfunction of these products can reasonably be expected to result in personal injury. Philips Semiconductors customers using or selling these products for use in such applications do so at their own risk and agree to fully indemnify Philips Semiconductors for any damages resulting from such application.

Right to make changes — Philips Semiconductors reserves the right to make changes without notice, in the products, including circuits, standard cells, and/or software, described or contained herein in order to improve design and/or performance. Philips Semiconductors assumes no responsibility or liability for the use of any of these products, conveys no license or title under any patent, copyright, or mask work right to these products, and makes no representations or warranties that these products are free from patent, copyright, or mask work right infringement, unless otherwise specified.

Contact information

For additional information please visit

<http://www.semiconductors.philips.com> Fax: +31 40 27 24825

© Koninklijke Philips Electronics N.V. 2001
All rights reserved. Printed in U.S.A.

Date of release: 12-01

For sales offices addresses send e-mail to:

sales.addresses@www.semiconductors.philips.com

Document order number:

9397 750 09; 16

Let's make things better.

Philips
Semiconductors



PHILIPS

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

This datasheet has been download from:

www.datasheetcatalog.com

Datasheets for electronics components.



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

MC74HC4046A

Phase-Locked Loop High-Performance Silicon-Gate CMOS

The MC74HC4046A is similar in function to the MC14046 Metal gate CMOS device. The device inputs are compatible with standard CMOS outputs; with pullup resistors, they are compatible with LSTTL outputs.

The HC4046A phase locked loop contains three phase comparators, a voltage controlled oscillator (VCO) and unity gain op-amp DEMOUT. The comparators have two common signal inputs, COMP1N and SIG1N. Input SIG1N and COMP1N can be used directly coupled to large voltage signals, or indirectly coupled (with a series capacitor to small voltage signals). The self-bias circuit adjusts small voltage signals in the linear region of the amplifier. Phase comparator 1 (an exclusive OR gate) provides a digital error signal PC1OUT and maintains 90 degrees phase shift at the center frequency between SIG1N and COMP1N signals (both at 50% duty cycle). Phase comparator 2 (with leading-edge sensing logic) provides digital error signals PC2OUT and PCPOUT and maintains a 0 degree phase shift between SIG1N and COMP1N signals (duty cycle is immaterial). The linear VCO produces an output signal VCOOUT whose frequency is determined by the voltage of input VCOIN signal and the capacitor and resistors connected to pins C1A, C1B, R1 and R2. The unity gain op-amp output DEMOUT with an external resistor is used where the VCOIN signal is needed but no loading can be tolerated. The inhibit input, when high, disables the VCO and all op-amps to minimize standby power consumption.

Applications include FM and FSK modulation and demodulation, frequency synthesis and multiplication, frequency discrimination, tone decoding, data synchronization and conditioning, voltage to frequency conversion and motor speed control.

- Output Drive Capability: 10 LSTTL Loads
- Low Power Consumption Characteristic of CMOS Devices
- Operating Speeds Similar to LSTTL
- Wide Operating Voltage Range: 3.0 to 6.0 V
- Low Input Current: 1.0 μ A Maximum (except SIG1N and COMP1N)
- In Compliance with the Requirements Defined by JEDEC Standard No. 7A
- Low Quiescent Current: 80 μ A Maximum (VCO disabled)
- High Noise Immunity Characteristic of CMOS Devices
- Diode Protection on all inputs
- Chip Complexity: 279 FETs or 70 Equivalent Gates



ON Semiconductor

<http://onsemi.com>



MARKING DIAGRAMS



PDIP-16
N SUFFIX
CASE 648




SO-16
D SUFFIX
CASE 751B



TSSOP-16
DT SUFFIX
CASE 948F



SOEIAJ-16
F SUFFIX
CASE 966



A = Assembly Location
WL = Wafer Lot
YY = Year
WW = Work Week

ORDERING INFORMATION

Device	Package	Shipping
MC74HC4046AN	PDIP-16	2000 / Box
MC74HC4046AD	SOIC-16	48 / Rail
MC74HC4046ADR2	SOIC-16	2500 / Reel
MC74HC4046AF	SOIC-EIAJ	See Note
MC74HC4046AFEL	SOIC-EIAJ	See Note


1. For ordering information on the EIAJ version of the SOIC packages, please contact your local ON Semiconductor representative.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

MC74HC4046A

Pin No.	Symbol	Name and Function
1	PCP _{OUT}	Phase Comparator Pulse Output
2	PC1 _{OUT}	Phase Comparator 1 Output
3	COMP _{IN}	Comparator Input
4	VCO _{OUT}	VCO Output
5	INH	Inhibit Input
6	C1A	Capacitor C1 Connection A
7	C1B	Capacitor C1 Connection B
8	GND	Ground (0 V) V _{SS}
9	VCO _{IN}	VCO Input
10	DEM _{OUT}	Demodulator Output
11	R1	Resistor R1 Connection
12	R2	Resistor R2 Connection
13	PC2 _{OUT}	Phase Comparator 2 Output
14	SIG _{IN}	Signal Input
15	PC3 _{OUT}	Phase Comparator 3 Output
16	V _{CC}	Positive Supply Voltage

PIN ASSIGNMENT



MAXIMUM RATINGS*

Symbol	Parameter	Value	Unit
V _{CC}	DC Supply Voltage (Referenced to GND)	-0.5 to +7.0	V
V _{in}	DC Input Voltage (Referenced to GND)	-1.5 to V _{CC} + 1.5	V
V _{out}	DC Output Voltage (Referenced to GND)	-0.5 to V _{CC} + 0.5	V
I _{in}	DC Input Current, per Pin	±20	mA
I _{out}	DC Output Current, per Pin	±25	mA
I _{CC}	DC Supply Current, V _{CC} and GND Pins	±50	mA
P _D	Power Dissipation in Still Air	Plastic DIP†	750
		SOIC Package†	500
T _{sig}	Storage Temperature	-65 to +150	°C
T _L	Lead Temperature, 1 mm from Case for 10 Seconds	Plastic DIP and SOIC Package†	260

This device contains protection circuitry to guard against damage due to high static voltages or electric fields. However, precautions must be taken to avoid applications of any voltage higher than maximum rated voltages to this high-impedance circuit. For proper operation, V_{in} and V_{out} should be constrained to the range GND ≤ (V_{in} or V_{out}) ≤ V_{CC}. Unused inputs must always be tied to an appropriate logic voltage level (e.g., either GND or V_{CC}). Unused outputs must be left open.

*Maximum Ratings are those values beyond which damage to the device may occur. Functional operation should be restricted to the Recommended Operating Conditions.
 †Derating — Plastic DIP: -10 mW/°C from 65° to 125°C
 SOIC Package: -7 mW/°C from 65° to 125°C

For high frequency or heavy load considerations, see Chapter 2 of the ON Semiconductor High-Speed CMOS Data Book (DL129/D).

RECOMMENDED OPERATING CONDITIONS

Symbol	Parameter	Min	Max	Unit
V _{CC}	DC Supply Voltage (Referenced to GND)	3.0	6.0	V
V _{CC}	DC Supply Voltage (Referenced to GND) NON-VCO	2.0	6.0	V
V _{in} , V _{out}	DC Input Voltage, Output Voltage (Referenced to GND)	0	V _{CC}	V
T _A	Operating Temperature, All Package Types	-55	+125	°C
t _r , t _f	Input Rise and Fall Time (Pin 5)	V _{CC} = 2.0 V	0	1000
		V _{CC} = 4.5 V	0	500
		V _{CC} = 6.0 V	0	400

MC74HC4046A

[Phase Comparator Section]

DC ELECTRICAL CHARACTERISTICS (Voltages Referenced to GND)

Symbol	Parameter	Test Conditions	VCC Volts	Guaranteed Limit			Unit
				- 55 to 25° C	≤ 85° C	≤ 125° C	
V _{IH}	Minimum High-Level Input Voltage DC Coupled SIG _{IN} , COMP _{IN}	V _{out} = 0.1 V or VCC - 0.1 V I _{out} ≤ 20 μA	2.0	1.5	1.5	1.5	V
			4.5	3.15	3.15	3.15	
			6.0	4.2	4.2	4.2	
V _{IL}	Maximum Low-Level Input Voltage DC Coupled SIG _{IN} , COMP _{IN}	V _{out} = 0.1 V or VCC - 0.1 V I _{out} ≤ 20 μA	2.0	0.5	0.5	0.5	V
			4.5	1.35	1.35	1.35	
			6.0	1.8	1.8	1.8	
V _{OH}	Minimum High-Level Output Voltage PC _{1OUT} , PC _{2OUT}	V _{in} = V _{IH} or V _{IL} I _{out} ≤ 20 μA	2.0	1.9	1.9	1.9	V
			4.5	4.4	4.4	4.4	
			6.0	5.9	5.9	5.9	
		V _{in} = V _{IH} or V _{IL} I _{out} > 4.0 mA I _{out} ≤ 5.2 mA	4.5	3.98	3.84	3.7	
			6.0	5.48	5.34	5.2	

(continued)

[Phase Comparator Section]

DC ELECTRICAL CHARACTERISTICS – continued (Voltages Referenced to GND)

Symbol	Parameter	Test Conditions	VCC Volts	Guaranteed Limit			Unit
				- 55 to 25° C	≤ 85° C	≤ 125° C	
V _{OL}	Maximum Low-Level Output Voltage Q _a -Q _b PC _{1OUT} , PC _{2OUT}	V _{out} = 0.1 V or VCC - 0.1 V I _{out} ≤ 20 μA	2.0	0.1	0.1	0.1	V
			4.5	0.1	0.1	0.1	
			6.0	0.1	0.1	0.1	
I _{in}	Maximum Input Leakage Current SIG _{IN} , COMP _{IN}	V _{in} = V _{IH} or V _{IL} I _{out} ≤ 4.0 mA I _{out} ≤ 5.2 mA	2.0	± 3.0	± 4.0	± 5.0	μA
			4.5	± 7.0	± 9.0	± 11.0	
			6.0	± 18.0	± 23.0	± 27.0	
I _{OZ}	Maximum Three-State Leakage Current PC _{2OUT}	Output in High-Impedance State V _{in} = V _{IH} or V _{IL} V _{out} = VCC or GND	2.0	± 3.0	± 4.0	± 5.0	μA
			4.5	± 7.0	± 9.0	± 11.0	
			6.0	± 18.0	± 23.0	± 27.0	
I _{CC}	Maximum Quiescent Supply Current (per Package) (VCO disabled) Pins 3, 5 and 14 at VCC Pin 9 at GND; Input Leakage at Pins 3 and 14 to be excluded	V _{in} = VCC or GND I _{out} = 0 μA	2.0	4.0	4.0	16.0	μA
			4.5	4.0	4.0	16.0	
			6.0	4.0	4.0	16.0	

NOTE: Information on typical parametric values can be found in Chapter 2 of the ON Semiconductor High-Speed CMOS Data Book (DL129/D).

[Phase Comparator Section]

AC ELECTRICAL CHARACTERISTICS (C_L = 50 pF, Input t_r = t_f = 6.0 ns)

Symbol	Parameter	VCC Volts	Guaranteed Limit			Unit
			- 55 to 25° C	≤ 85° C	≤ 125° C	
t _{PLH} , t _{PHL}	Maximum Propagation Delay, SIG _{IN} /COMP _{IN} to PC _{1OUT} (Figure 1)	2.0	175	220	265	ns
		4.5	35	44	53	
		6.0	30	37	45	
t _{PLH} , t _{PHL}	Maximum Propagation Delay, SIG _{IN} /COMP _{IN} to PC _{2OUT} (Figure 1)	2.0	340	425	510	ns
		4.5	68	85	102	
		6.0	58	72	87	

<http://onsemi.com>

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

MC74HC4046A

[Phase Comparator Section]

AC ELECTRICAL CHARACTERISTICS ($C_L = 50$ pF, Input $t_r = t_f = 6.0$ ns)

t _{PLH} , t _{PHL}	Maximum Propagation Delay, SIG _{IN} /COMP _{IN} to PC3 _{OUT} (Figure 1)	2.0	270	340	405	ns
		4.5	54	68	81	
		6.0	46	58	69	
t _{PLZ} , t _{PHZ}	Maximum Propagation Delay, SIG _{IN} /COMP _{IN} Output Disable Time to PC2 _{OUT} (Figures 2 and 3)	2.0	200	250	300	ns
		4.5	40	50	60	
		6.0	34	43	51	
t _{PZH} , t _{PZL}	Maximum Propagation Delay, SIG _{IN} /COMP _{IN} Output Enable Time to PC2 _{OUT} (Figures 2 and 3)	2.0	230	290	345	ns
		4.5	46	58	69	
		6.0	39	49	59	
t _{TLH} , t _{TLL}	Maximum Output Transition Time (Figure 1)	2.0	75	95	110	ns
		4.5	15	19	22	
		6.0	13	16	19	

[VCO Section]

DC ELECTRICAL CHARACTERISTICS (Voltages Referenced to GND)

Symbol	Parameter	Test Conditions	V _{CC} Volts	Guaranteed Limit				Unit		
				-55 to 25°C	≤ 85°C	≤ 125°C				
V _{IH}	Minimum High-Level Input Voltage INH	V _{out} = 0.1 V or V _{CC} - 0.1 V I _{out} ≤ 20 μA	3.0	2.1	2.1	2.1	V			
			4.5	3.15	3.15	3.15				
			6.0	4.2	4.2	4.2				
V _{IL}	Maximum Low-Level Input Voltage INH	V _{out} = 0.1 V or V _{CC} - 0.1 V I _{out} ≤ 20 μA	3.0	0.90	0.9	0.9	V			
			4.5	1.25	1.35	1.35				
			6.0	1.8	1.8	1.8				
V _{OH}	Minimum High-Level Output Voltage VCO _{OUT}	V _{in} = V _{IH} or V _{IL} I _{out} ≤ 20 μA	3.0	1.9	1.9	1.9	V			
			4.5	4.4	4.4	4.4				
			6.0	5.9	5.9	5.9				
			4.5	3.98	3.84	3.7				
			6.0	5.48	5.34	5.2				
			6.0	5.48	5.34	5.2				
V _{OL}	Maximum Low-Level Output Voltage VCO _{OUT}	V _{in} = V _{IH} or V _{IL} I _{out} ≤ 20 μA	3.0	0.1	0.1	0.1	V			
			4.5	0.1	0.1	0.1				
			6.0	0.1	0.1	0.1				
			4.5	0.26	0.33	0.4				
			6.0	0.26	0.33	0.4				
			6.0	0.26	0.33	0.4				
I _{in}	Maximum Input Leakage Current INH, VCO _{IN}	V _{in} = V _{CC} or GND	6.0	0.1	1.0	1.0	μA			
V _{COIN}	Operating Voltage Range at VCO _{IN} over the range specified for R1, For linearity see Fig. 15A. Parallel value of R1 and R2 should be > 2.7 kΩ	INH = V _{IL}	3.0	0.1	1.0	0.1	1.0	0.1	1.0	V
			4.5	0.1	2.5	0.1	2.5	0.1	2.5	
			6.0	0.1	4.0	0.1	4.0	0.1	4.0	
			6.0	0.1	4.0	0.1	4.0	0.1	4.0	
R1	Resistor Range		3.0	3.0	300	3.0	300	3.0	300	kΩ
			4.5	3.0	300	3.0	300	3.0	300	
			6.0	3.0	300	3.0	300	3.0	300	
R2	Resistor Range		3.0	3.0	300	3.0	300	3.0	300	kΩ
			4.5	3.0	300	3.0	300	3.0	300	
			6.0	3.0	300	3.0	300	3.0	300	
C1	Capacitor Range		3.0	40	No Limit					pF
			4.5	40						
			6.0	40						

<http://onsemi.com>

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ทางการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

MC74HC4046A

[VCO Section]

AC ELECTRICAL CHARACTERISTICS ($C_L = 50$ pF, Input $t_r = t_f = 6.0$ ns)

Symbol	Parameter	V _{CC} Volts	Guaranteed Limit						Unit
			- 55 to 25 °C		≤ 85 °C		≤ 125 °C		
			Min	Max	Min	Max	Min	Max	
$\Delta f/f$	Frequency Stability with Temperature Changes (Figure 13A, B, C)	3.0 4.5 6.0							%/K
f_0	VCO Center Frequency (Duty Factor = 50%) (Figure 14A, B, C, D)	3.0 4.5 6.0	3 11 13						MHz
$\Delta f/V_{CO}$	VCO Frequency Linearity	3.0 4.5 6.0	See Figures 15A, B, C						%
δV_{CO}	Duty Factor at VCO _{OUT}	3.0 4.5 6.0	Typical 50%						%

[Demodulator Section]

DC ELECTRICAL CHARACTERISTICS

Symbol	Parameter	Test Conditions	V _{CC} Volts	Guaranteed Limit						Unit
				- 55 to 25 °C		≤ 85 °C		≤ 125 °C		
				Min	Max	Min	Max	Min	Max	
R _S	Resistor Range	At R _S > 300 kΩ the Leakage Current can Influence V _{DEMOUT}	3.0 4.5 6.0	50 50 50	300 300 300					kΩ
V _{OFF}	Offset Voltage VCO _{IN} to V _{DEMOUT}	V _I = V _{VCOIN} = 1/2 V _{CC} Values taken over R _S Range	3.0 4.5 6.0	See Figure 12						mV
R _D	Dynamic Output Resistance at DEM _{OUT}	V _{DEMOUT} = 1/2 V _{CC}	3.0 4.5 6.0	Typical 25 Ω						Ω

MC74HC4046A

SWITCHING WAVEFORMS




Figure 1.




Figure 2.




Figure 3.




Figure 4. Test Circuit

DETAILED CIRCUIT DESCRIPTION

Voltage Controlled Oscillator/Demodulator Output

The VCO requires two or three external components to operate. These are R1, R2, C1. Resistor R1 and Capacitor C1 are selected to determine the center frequency of the VCO (see typical performance curves Figure 14). R2 can be used to set the offset frequency with 0 volts at VCO input. For example, if R2 is decreased, the offset frequency is increased. If R2 is omitted the VCO range is from 0 Hz. The effect of R2 is shown in Figure 24, typical performance curves. By increasing the value of R2 the lock range of the PLL is increased and the gain (volts/Hz) is decreased. Thus, for a narrow lock range, large swings on the VCO input will cause less frequency variation.

Internally, the resistors set a current in a current mirror, as shown in Figure 5. The mirrored current drives one side of the capacitor. Once the voltage across the capacitor charges

up to V_{ref} of the comparators, the oscillator logic flips the capacitor which causes the mirror to charge the opposite side of the capacitor. The output from the internal logic is then taken to VCO output (Pin 4).

The input to the VCO is a very high impedance CMOS input and thus will not load down the loop filter, easing the filters design. In order to make signals at the VCO input accessible without degrading the loop performance, the VCO input voltage is buffered through a unity gain Op amp to Demod Output. This Op amp can drive loads of 50K ohms or more and provides no loading effects to the VCO input voltage (see Figure 12).

An inhibit input is provided to allow disabling of the VCO and all Op amps (see Figure 5). This is useful if the internal VCO is not being used. A logic high on inhibit disables the VCO and all Op amps, minimizing standby power consumption.




Figure 5. Logic Diagram for VCO

The output of the VCO is a standard high speed CMOS output with an equivalent LS TTL fan out of 10. The VCO output is approximately a square wave. This output can either directly feed the COMP1 of the phase comparators or

feed external prescalers (counters) to enable frequency synthesis.

Phase Comparators

All three phase comparators have two inputs, SIG_{1N} and COMP_{1N}. The SIG_{1N} and COMP_{1N} have a special DC bias network that enables AC coupling of input signals. If the signals are not AC coupled, standard 74HC input levels are required. Both input structures are shown in Figure 6. The

outputs of these comparators are essentially standard 74HC outputs (comparator 2 is TRI STATEABLE). In normal operation V_{CC} and ground voltage levels are fed to the loop filter. This differs from some phase detectors which supply a current to the loop filter and should be considered in the design. (The MC14046 also provides a voltage).




Figure 6. Logic Diagram for Phase Comparators

Phase Comparator 1

This comparator is a simple XOR gate similar to the 74HC'86. Its operation is similar to an overdriven balanced modulator. To maximize lock range the input frequencies must have a 50% duty cycle. Typical input and output waveforms are shown in Figure 7. The output of the phase detector feeds the loop filter which averages the output voltage. The frequency range upon which the PLL will lock onto if initially out of lock is defined as the capture range. The capture range for phase detector 1 is dependent on the loop filter design. The capture range can be as large as the lock range, which is equal to the VCO frequency range.

To see how the detector operates, refer to Figure 7. When two square wave signals are applied to this comparator, an output waveform (whose duty cycle is dependent on the phase difference between the two signals) results. As the phase difference increases, the output duty cycle increases and the voltage after the loop filter increases. In order to achieve lock when the PLL input frequency increases, the VCO input voltage must increase and the phase difference between COMP_{1N} and SIG_{1N} will increase. At an input frequency equal to f_{min} , the VCO input is at 0 V. This requires the phase detector output to be grounded; hence, the

two input signals must be in phase. When the input frequency is f_{max} , the VCO input must be V_{CC} and the phase detector inputs must be 180 degrees out of phase.




Figure 7. Typical Waveforms for PLL Using Phase Comparator 1

The XOR is more susceptible to locking onto harmonics of the SIG_{1N} than the digital phase detector 2. For instance, a signal 2 times the VCO frequency results in the same output duty cycle as a signal equal to the VCO frequency. The difference is that the output frequency of the 2f example is twice that of the other example. The loop filter and VCO range should be designed to prevent locking on to harmonics.

Phase Comparator 2

This detector is a digital memory network. It consists of four flip-flops and some gating logic, a three state output and a phase pulse output as shown in Figure 6. This comparator acts only on the positive edges of the input signals and is independent of duty cycle.

Phase comparator 2 operates in such a way as to force the PLL into lock with 0 phase difference between the VCO output and the signal input positive waveform edges. Figure 8 shows some typical loop waveforms. First assume that SIG_{IN} is leading the COMP_{IN}. This means that the VCO's frequency must be increased to bring its leading edge into proper phase alignment. Thus the phase detector 2 output is set high. This will cause the loop filter to charge up the VCO input, increasing the VCO frequency. Once the leading edge of the COMP_{IN} is detected, the output goes TRI STATE holding the VCO input at the loop filter voltage. If the VCO still lags the SIG_{IN} then the phase detector will again charge up the VCO input for the time between the leading edges of both waveforms.

If the VCO leads the SIG_{IN} then when the leading edge of the VCO is seen, the output of the phase-comparator goes low. This discharges the loop filter until the leading edge of the SIG_{IN} is detected at which time the output disables itself again. This has the effect of slowing down the VCO to again make the rising edges of both waveforms coincidental.

When the PLL is out of lock, the VCO will be running either slower or faster than the SIG_{IN}. If it is running slower the phase detector will see more SIG_{IN} rising edges and so the output of the phase comparator will be high a majority of the time, raising the VCO's frequency. Conversely, if the VCO is running faster than the SIG_{IN}, the output of the detector will be low most of the time and the VCO's output frequency will be decreased.

As one can see, when the PLL is locked, the output of phase comparator 2 will be disabled except for minor corrections at the leading edge of the waveforms. When PC₂ is TRI STATED, the PCP output is high. This output can be used to determine when the PLL is in the locked condition.

This detector has several interesting characteristics. Over the entire VCO frequency range there is no phase difference between the COMP_{IN} and the SIG_{IN}. The lock range of the PLL is the same as the capture range. Minimal power was consumed in the loop filter since in lock the detector output is a high impedance. When no SIG_{IN} is present, the detector will see only VCO leading edges, so the comparator output will stay low, forcing the VCO to f_{min}.

Phase comparator 2 is more susceptible to noise, causing the PLL to unlock. If a noise pulse is seen on the SIG_{IN}, the comparator treats it as another positive edge of the SIG_{IN}

and will cause the output to go high until the VCO leading edge is seen, potentially for an entire SIG_{IN} period. This would cause the VCO to speed up during that time. When using PC₁, the output of that phase detector would be disturbed for only the short duration of the noise spike and would cause less upset.

Phase Comparator 3

This is a positive edge triggered sequential phase detector using an RS flip-flop as shown in Figure 6. When the PLL is using this comparator, the loop is controlled by positive signal transitions and the duty factors of SIG_{IN} and COMP_{IN} are not important. It has some similar characteristics to the edge sensitive comparator. To see how this detector works, assume input pulses are applied to the SIG_{IN} and COMP_{IN}'s as shown in Figure 9. When the SIG_{IN} leads the COMP_{IN}, the flop is set. This will charge the loop filter and cause the VCO to speed up, bringing the comparator into phase with the SIG_{IN}. The phase angle between SIG_{IN} and COMP_{IN} varies from 0° to 360° and is 180° at t₀. The voltage swing for PC₃ is greater than for PC₂ but consequently has more ripple in the signal to the VCO. When no SIG_{IN} is present the VCO will be forced to f_{max} as opposed to f_{min} when PC₂ is used.

The operating characteristics of all three phase comparators should be compared to the requirements of the system design and the appropriate one should be used.




Figure 8. Typical Waveforms for PLL Using Phase Comparator 2




Figure 9. Typical Waveform for PLL Using Phase Comparator 3

MC74HC4046A




Figure 10. Input Resistance at SIG_{1N}, COMP_{1N} with $\Delta V_1 = 1.0$ V at Self-Bias Point




Figure 11. Input Current at SIG_{1N}, COMP_{1N} with $\Delta V_1 = 500$ mV at Self-Bias Point




Figure 12. Offset Voltage at Demodulator Output as a Function of VCO_{1N} and R_S




Figure 13A. Frequency Stability versus Ambient Temperature: V_{CC} = 3.0 V




Figure 13B. Frequency Stability versus Ambient Temperature: V_{CC} = 4.5 V




Figure 13C. Frequency Stability versus Ambient Temperature: V_{CC} = 6.0 V

MC74HC4046A




Figure 14A. VCO Frequency (f_{VCO}) as a Function of the VCO Input Voltage (V_{VCOIN})




Figure 14B. VCO Frequency (f_{VCO}) as a Function of the VCO Input Voltage (V_{VCOIN})




Figure 14C. VCO Frequency (f_{VCO}) as a Function of the VCO Input Voltage (V_{VCOIN})




Figure 14D. VCO Frequency (f_{VCO}) as a Function of the VCO Input Voltage (V_{VCOIN})




Figure 15A. Frequency Linearity versus R_1 , C_1 and V_{CC}




Figure 15B. Definition of VCO Frequency Linearity

MC74HC4046A




Figure 16. Power Dissipation versus R1




Figure 17. Power Dissipation versus R2




Figure 18. DC Power Dissipation of Demodulator versus RS




Figure 19. VCO Center Frequency versus C1




Figure 20. Frequency Offset versus C1




Figure 21. Typical Frequency Lock Range ($2f_L$) versus R_1C_1

MC74HC4046A




Figure 22. R2 versus f_{max}




Figure 23. R2 versus f_{min}




Figure 24. R2 versus Frequency Lock Range ($2f_L$)

MC74HC4046A


APPLICATION INFORMATION

The following information is a guide for approximate values of R1, R2, and C1. Figures 19, 20, and 21 should be used as references as indicated below; also the values of R1, R2, and C1 should not violate the Maximum values indicated in the DC ELECTRICAL CHARACTERISTICS tables.

Phase Comparator 1		Phase Comparator 2		Phase Comparator 3	
$R_2 = \infty$	$R_2 \neq \infty$	$R_2 = \infty$	$R_2 \neq \infty$	$R_2 = \infty$	$R_2 \neq \infty$
<ul style="list-style-type: none"> Given f_0 Use f_0 with Figure 19 to determine R1 and C1 (see Figure 23 for characteristics of the VCO operation) 	<ul style="list-style-type: none"> Given f_0 and f_L Calculate f_{min} $f_{min} = f_0 - f_L$ Determine values of C1 and R2 from Figure 20. Determine R1-C1 from Figure 21. Calculate value of R1 from the value of C1 and the product of R1C1 from Figure 21 (see Figure 24 for characteristics of the VCO operation) 	<ul style="list-style-type: none"> Given f_{max} and f_0 Determine the value of R1 and C1 using Figure 19 and use Figure 21 to obtain $2f_L$ and then use this to calculate f_{min}. 	<ul style="list-style-type: none"> Given f_0 and f_L Calculate f_{min} $f_{min} = f_0 - f_L$ Determine values of C1 and R2 from Figure 20 Determine R1-C1 from Figure 21. Calculate value of R1 from the value of C1 and the product of R1C1 from Figure 21. (see Figure 24 for characteristics of the VCO operation) 	<ul style="list-style-type: none"> Given f_{max} and f_0 Determine the value of R1 and C1 using Figure 19 and Figure 21 to obtain $2f_L$ and then use this to calculate f_{min} 	<ul style="list-style-type: none"> Given f_0 and f_L Calculate f_{min} $f_{min} = f_0 - f_L$ Determine values of C1 and R2 from Figure 20. Determine R1-C1 from Figure 21. Calculate value of R1 from the value of C1 and the product of R1C1 from Figure 21. (see Figure 24 for characteristics of the VCO operation)

PACKAGE DIMENSIONS

PDIP-16
N SUFFIX
CASE 648-08
ISSUE R



NOTES:

- DIMENSIONING AND TOLERANCING PER ANSI Y14.5M, 1982.
- CONTROLLING DIMENSION: INCH.
- DIMENSION L TO CENTER OF LEADS WHEN FORMED PARALLEL.
- DIMENSION B DOES NOT INCLUDE MOLD FLASH.
- POINDED CORNERS OPTIONAL.

DIM	INCHES		MILLIMETERS	
	MIN	MAX	MIN	MAX
A	0.739	0.770	18.99	19.55
B	0.250	0.270	6.35	6.85
C	0.145	0.175	3.69	4.44
D	0.015	0.021	0.39	0.53
F	0.040	0.070	1.02	1.77
G	0.100 BSC		2.54 BSC	
H	0.050 BSC		1.27 BSC	
J	0.000	0.015	0.01	0.39
K	0.112	0.140	2.80	3.50
L	0.285	0.305	7.20	7.74
M	0	10	0	10
S	0.020	0.040	0.51	1.01


<http://onsemi.com>

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

MC74HC4066A

PACKAGE DIMENSIONS


SOIC-16
D SUFFIX
CASE 751B-05
ISSUE J



- NOTES:
1. DIMENSIONING AND TOLERANCING PER ANSI Y14.5M, 1992.
 2. CONTROLLING DIMENSION: MILLIMETER.
 3. DIMENSIONS A AND B DO NOT INCLUDE MOLD PROTRUSION.
 4. MAXIMUM MOLD PROTRUSION: 0.15 (0.006) PER SIDE.
 5. DIMENSION D DOES NOT INCLUDE DAMBAR PROTRUSION; ALLOWABLE DAMBAR PROTRUSION SHALL BE 0.127 (0.005) TOTAL IN EXCESS OF THE D DIMENSION AT MAXIMUM MATERIAL CONDITION.

DIM	MILLIMETERS		INCHES	
	MIN	MAX	MIN	MAX
A	9.80	10.00	0.386	0.394
B	3.80	4.00	0.150	0.157
C	1.45	1.75	0.054	0.068
D	0.35	0.45	0.014	0.019
F	0.40	1.25	0.016	0.049
G	1.27 BSC		0.050 BSC	
J	0.15	0.25	0.006	0.009
K	0.10	0.25	0.004	0.009
M	0	7	0	7
P	5.00	6.20	0.275	0.244
R	0.25	0.50	0.010	0.019

TSSOP-16
DT SUFFIX
CASE 948F-01
ISSUE O



- NOTES:
1. DIMENSIONING AND TOLERANCING PER ANSI Y14.5M, 1992.
 2. CONTROLLING DIMENSION: MILLIMETER.
 3. DIMENSION A DOES NOT INCLUDE MOLD FLASH, PROTRUSIONS OR GATE BURRS; MOLD FLASH OR GATE BURRS SHALL NOT EXCEED 0.15 (0.006) PER SIDE.
 4. DIMENSION B DOES NOT INCLUDE INTERLEAD FLASH OR PROTRUSION; INTERLEAD FLASH OR PROTRUSION SHALL NOT EXCEED 0.25 (0.010) PER SIDE.
 5. DIMENSION K DOES NOT INCLUDE DAMBAR PROTRUSION; ALLOWABLE DAMBAR PROTRUSION SHALL BE 0.08 (0.003) TOTAL IN EXCESS OF THE K DIMENSION AT MAXIMUM MATERIAL CONDITION.
 6. TERMINAL NUMBERS ARE SHOWN FOR REFERENCE ONLY.
 7. DIMENSION A AND B ARE TO BE DETERMINED AT DATUM PLANE -W-


DIM	MILLIMETERS		INCHES	
	MIN	MAX	MIN	MAX
A	4.80	5.10	0.189	0.201
B	4.30	4.50	0.169	0.177
C	---	1.20	---	0.047
D	5.05	0.15	0.199	0.006
F	0.50	0.75	0.020	0.030
G	0.65 BSC		0.026 BSC	
H	0.15	0.25	0.007	0.011
J	0.09	0.20	0.004	0.008
L	0.50	0.15	0.004	0.006
K	0.14	0.30	0.007	0.012
K1	0.19	0.29	0.007	0.010
L	0.40 BSC		0.016 BSC	
M	0	6	0	6

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

MC74HC406A

PACKAGE DIMENSIONS

SOEIAJ-16
F SUFFIX
PLASTIC EIAJ SOIC PACKAGE
CASE 966-01
ISSUE O



NOTES:

1. DIMENSIONING AND TOLERANCING PER ANSI Y14.5M, 1982.
2. CONTROLLING DIMENSION: MILLIMETER.
3. DIMENSIONS D AND E DO NOT INCLUDE MOLD FLASH OR PROTRUSIONS AND ARE MEASURED AT THE PARTING LINE. MOLD FLASH OR PROTRUSIONS SHALL NOT EXCEED 0.15 (0.006) PER SIDE.
4. TERMINAL NUMBERS ARE SHOWN FOR REFERENCE ONLY.
5. THE LEAD WIDTH DIMENSION (b) DOES NOT INCLUDE DAMBAR PROTRUSION. ALLOWABLE DAMBAR PROTRUSION SHALL BE 0.08 (0.003) TOTAL IN EXCESS OF THE LEAD WIDTH DIMENSION AT MAXIMUM MATERIAL CONDITION. DAMBAR CANNOT BE LOCATED ON THE LOWER RADII OR THE FOOT. MINIMUM SPACE BETWEEN PROTRUSIONS AND ADJACENT LEAD TO BE 0.45 (0.018).

DIM	MILLIMETERS		INCHES	
	MIN	MAX	MIN	MAX
A	---	2.05	---	0.081
A1	0.05	0.20	0.002	0.008
b	0.45	0.50	0.014	0.020
c	0.19	0.21	0.007	0.015
D	9.90	10.30	0.390	0.413
E	5.10	5.45	0.201	0.215
e	1.27 BSC.		0.050 BSC.	
HE	1.40	0.20	0.251	0.122
L	0.50	0.95	0.020	0.033
Le	1.10	1.50	0.043	0.059
M	0	10	0	10
Q1	0.20	0.90	0.008	0.035
Z	---	0.75	---	0.031

ON Semiconductor and **ON** are trademarks of Semiconductor Components Industries, LLC (SCILLC). SCILLC reserves the right to make changes without further notice to any products herein. SCILLC makes no warranty, representation or guarantee regarding the suitability of its products for any particular purpose, nor does SCILLC assume any liability arising out of the application or use of any product or circuit, and specifically disclaims any and all liability, including without limitation special, consequential or incidental damages. Typical parameters which may be provided in SCILLC data sheets and/or specifications can and do vary in different applications and actual performance may vary over time. All operating parameters, including "Typicals" must be validated for each customer application by customer's technical experts. SCILLC does not convey any license under its patent rights nor the rights of others. SCILLC products are not designed, intended, or authorized for use as components in systems intended for surgical implant into the body, or other applications intended to support or sustain life, or for any other application in which the failure of the SCILLC product could create a situation where personal injury or death may occur. Should Buyer purchase or use SCILLC products for any such unintended or unauthorized application, Buyer shall indemnify and hold SCILLC and its officers, employees, subsidiaries, affiliates, and distributors harmless against all claims, costs, damages, and expenses, and reasonable attorney's fees arising out of, directly or indirectly, any claim of personal injury or death associated with such unintended or unauthorized use, even if such claim alleges that SCILLC was negligent regarding the design or manufacture of the part. SCILLC is an Equal Opportunity/Affirmative Action Employer.

PUBLICATION ORDERING INFORMATION

NORTH AMERICA Literature Fulfillment

Literature Distribution Center for ON Semiconductor
P.O. Box 5163, Denver, Colorado 80217 USA
Phone: 303-675-2175 or 800-344-3860 Toll Free USA/Canada
Fax: 303-675-2176 or 800-344-3867 Toll Free USA/Canada
Email: ONlit@hibbertco.com
Fax Response Line: 303-675-2167 or 800-344-3810 Toll Free USA/Canada

N. American Technical Support: 800-262-9855 Toll Free USA/Canada

EUROPE: LDC for ON Semiconductor -- European Support

German Phone: (+1) 303-308-7146 (M-F 1:00pm to 5:00pm Munich Time)
Email: ONlit-german@hibbertco.com
French Phone: (+1) 303-308-7141 (M-F 1:00pm to 5:00pm Toulouse Time)
Email: ONlit-french@hibbertco.com
English Phone: (+1) 303-308-7142 (M-F 12:00pm to 5:00pm UK Time)
Email: ONlit@hibbertco.com

EUROPEAN TOLL-FREE ACCESS: 00-800-4422-3781

*Available from Germany, France, Italy, England, Ireland

CENTRAL/SOUTH AMERICA:

Spanish Phone: 303-308-7143 (Mon-Fri 8:00am to 5:00pm MST)
Email: ONlit-spanish@hibbertco.com

ASIA/PACIFIC: LDC for ON Semiconductor -- Asia Support

Phone: 303-675-2121 (Tue-Fri 9:00am to 1:00pm, Hong Kong Time)
Toll Free from Hong Kong & Singapore:
601-800-4422-3781
Email: ONlit-asia@hibbertco.com

JAPAN: ON Semiconductor Japan Customer Focus Center

4-32-1 Nishi-Gotanda, Shinagawa-ku, Tokyo, Japan 141-8549
Phone: 81-3-5740-2745
Email: r14525@onsemi.com

ON Semiconductor Website: <http://onsemi.com>

For additional information, please contact your local Sales Representative.

MC74HC406A/D

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Copyright © Each Manufacturing Company.

All Datasheets cannot be modified without permission.

This datasheet has been download from :

www.AllDataSheet.com

100% Free DataSheet Search Site.

Free Download.

No Register.

Fast Search System.

www.AllDataSheet.com


8-Bit Serial-Input/ Parallel-Output Shift Register High-Performance Silicon-Gate CMOS

The MC54/74HC164 is identical in pinout to the LS164. The device inputs are compatible with standard CMOS outputs; with pullup resistors, they are compatible with LSTTL outputs.

The MC54/74HC164 is an 8-bit, serial-input to parallel-output shift register. Two serial data inputs, A1 and A2, are provided so that one input may be used as a data enable. Data is entered on each rising edge of the clock. The active-low asynchronous Reset overrides the Clock and Serial Data inputs.

- Output Drive Capability: 10 LSTTL Loads
- Outputs Directly Interface to CMOS, NMOS, and TTL
- Operating Voltage Range: 2 to 6 V
- Low Input Current: 1 μ A
- High Noise Immunity Characteristic of CMOS Devices
- In Compliance with the Requirements Defined by JEDEC Standard No. 7A
- Chip Complexity: 244 FETs or 61 Equivalent Gates

LOGIC DIAGRAM




MC54/74HC164

Do Not Use for New Designs

THIS DEVICE WILL BE SUPERCEDED
BY MC54/74HC164A IN THE
SECOND QUARTER OF 1996



J SUFFIX
CERAMIC PACKAGE
CASE 632-08



N SUFFIX
PLASTIC PACKAGE
CASE 646-06



D SUFFIX
SOIC PACKAGE
CASE 751A-03

ORDERING INFORMATION

MC54HCXXXJ	Ceramic
MC74HCXXXN	Plastic
MC74HCXXXD	SOIC

PIN ASSIGNMENT

A1	1	14	VCC
A2	2	13	QH
QA	3	12	QG
QB	4	11	QF
QC	5	10	QE
QD	6	9	RESET
GND	7	8	CLOCK

FUNCTION TABLE

Inputs				Outputs			
Reset	Clock	A1	A2	QA	QB	...	QH
L	X	X	X	L	L	...	L
H		X	X	No Change			
H		H	D	D	QA _n	...	QG _n
H		D	H	D	QA _n	...	QG _n

D = data input

QA_n - QG_n = data shifted from the preceding stage on a rising edge at the clock input.

MAXIMUM RATINGS*

Symbol	Parameter	Value	Unit
V _{CC}	DC Supply Voltage (Referenced to GND)	- 0.5 to + 7.0	V
V _{in}	DC Input Voltage (Referenced to GND)	- 1.5 to V _{CC} + 1.5	V
V _{out}	DC Output Voltage (Referenced to GND)	- 0.5 to V _{CC} + 0.5	V
I _{in}	DC Input Current, per Pin	± 20	mA
I _{out}	DC Output Current, per Pin	± 25	mA
I _{CC}	DC Supply Current, V _{CC} and GND Pins	± 50	mA
P _D	Power Dissipation in Still Air, Plastic or Ceramic DIP† SOIC Package†	750 500	mW
T _{stg}	Storage Temperature	- 65 to + 150	°C
T _L	Lead Temperature, 1 mm from Case for 10 Seconds (Plastic DIP or SOIC Package) (Ceramic DIP)	260 300	°C

This device contains protection circuitry to guard against damage due to high static voltages or electric fields. However, precautions must be taken to avoid applications of any voltage higher than maximum rated voltages to this high-impedance circuit. For proper operation, V_{in} and V_{out} should be constrained to the range GND ≤ (V_{in} or V_{out}) ≤ V_{CC}. Unused inputs must always be tied to an appropriate logic voltage level (e.g., either GND or V_{CC}). Unused outputs must be left open.

* Maximum Ratings are those values beyond which damage to the device may occur. Functional operation should be restricted to the Recommended Operating Conditions.
 † Derating — Plastic DIP: - 10 mW/°C from 65° to 125°C
 Ceramic DIP: - 10 mW/°C from 100° to 125°C
 SOIC Package: - 7 mW/°C from 65° to 125°C

For high frequency or heavy load considerations, see Chapter 2 of the Motorola High-Speed CMOS Data Book (DL129/D).

RECOMMENDED OPERATING CONDITIONS

Symbol	Parameter	Min	Max	Unit
V _{CC}	DC Supply Voltage (Referenced to GND)	2.0	6.0	V
V _{in} , V _{out}	DC Input Voltage, Output Voltage (Referenced to GND)	0	V _{CC}	V
T _A	Operating Temperature, All Package Types	- 55	+ 125	°C
t _r , t _f	Input Rise and Fall Time (Figure 1)	V _{CC} = 2.0 V V _{CC} = 4.5 V V _{CC} = 6.0 V	0 1000 500 400	ns

DC ELECTRICAL CHARACTERISTICS (Voltages Referenced to GND)

Symbol	Parameter	Test Conditions	V _{CC} V	Guaranteed Limit			Unit
				- 55 to 25°C	≤ 85°C	≤ 125°C	
V _{IH}	Minimum High-Level Input Voltage	V _{out} = 0.1 V or V _{CC} - 0.1 V I _{out} ≤ 20 μA	2.0	1.5	1.5	1.5	V
			4.5	3.15	3.15	3.15	
			6.0	4.2	4.2	4.2	
V _{IL}	Maximum Low-Level Input Voltage	V _{out} = 0.1 V or V _{CC} - 0.1 V I _{out} ≤ 20 μA	2.0	0.3	0.3	0.3	V
			4.5	0.9	0.9	0.9	
			6.0	1.2	1.2	1.2	
V _{OH}	Minimum High-Level Output Voltage	V _{in} = V _{IH} or V _{IL} I _{out} ≤ 20 μA	2.0	1.9	1.9	1.9	V
			4.5	4.4	4.4	4.4	
			6.0	5.9	5.9	5.9	
			V _{in} = V _{IH} or V _{IL} I _{out} ≤ 4.0 mA I _{out} ≤ 5.2 mA	4.5	3.98	3.84	
6.0	5.48	5.34		5.20			
V _{OL}	Maximum Low-Level Output Voltage	V _{in} = V _{IH} or V _{IL} I _{out} ≤ 20 μA	2.0	0.1	0.1	0.1	V
			4.5	0.1	0.1	0.1	
			6.0	0.1	0.1	0.1	
			V _{in} = V _{IH} or V _{IL} I _{out} ≤ 4.0 mA I _{out} ≤ 5.2 mA	4.5	0.26	0.33	
6.0	0.26	0.33		0.40			
I _{in}	Maximum Input Leakage Current	V _{in} = V _{CC} or GND	6.0	± 0.1	± 1.0	± 1.0	μA
I _{CC}	Maximum Quiescent Supply Current (per Package)	V _{in} = V _{CC} or GND I _{out} = 0 μA	6.0	8	80	160	μA

NOTE: Information on typical parametric values can be found in Chapter 2 of the Motorola High-Speed CMOS Data Book (DL129/D).

AC ELECTRICAL CHARACTERISTICS ($C_L = 50$ pF, Input $t_r = t_f = 6$ ns)

Symbol	Parameter	VCC V	Guaranteed Limit			Unit
			- 55 to 25°C	≤ 85°C	≤ 125°C	
f _{max}	Maximum Clock Frequency (50% Duty Cycle) (Figures 1 and 4)	2.0	6.0	4.8	4.0	MHz
		4.5	30	24	20	
		6.0	35	28	24	
t _{PLH} , t _{PHL}	Maximum Propagation Delay, Clock to Q (Figures 1 and 4)	2.0	175	220	265	ns
		4.5	35	44	53	
		6.0	30	37	45	
t _{PHL}	Maximum Propagation Delay, Reset to Q (Figures 2 and 4)	2.0	205	255	310	ns
		4.5	41	51	62	
		6.0	35	43	53	
t _{TLH} , t _{THL}	Maximum Output Transition Time, Any Output (Figures 1 and 4)	2.0	75	95	110	ns
		4.5	15	19	22	
		6.0	13	16	19	
C _{in}	Maximum Input Capacitance	—	10	10	10	pF

NOTES:

- For propagation delays with loads other than 50 pF, see Chapter 2 of the Motorola High-Speed CMOS Data Book (DL129/D).
- Information on typical parametric values can be found in Chapter 2 of the Motorola High-Speed CMOS Data Book (DL129/D).

C _{PD}	Power Dissipation Capacitance (Per Package)*	Typical @ 25°C, VCC = 5.0 V		pF
		140		

* Used to determine the no-load dynamic power consumption: $P_D = C_{PD} V_{CC}^2 f + I_{CC} V_{CC}$. For load considerations, see Chapter 2 of the Motorola High-Speed CMOS Data Book (DL129/D).

TIMING REQUIREMENTS (Input $t_r = t_f = 6$ ns)

Symbol	Parameter	VCC V	Guaranteed Limit			Unit
			- 55 to 25°C	≤ 85°C	≤ 125°C	
t _{su}	Minimum Setup Time, A1 or A2 to Clock (Figure 3)	2.0	50	65	75	ns
		4.5	10	13	15	
		6.0	9	11	13	
t _h	Minimum Hold Time, Clock to A1 or A2 (Figure 3)	2.0	5	5	5	ns
		4.5	5	5	5	
		6.0	5	5	5	
t _{rec}	Minimum Recovery Time, Reset Inactive to Clock (Figure 2)	2.0	5	5	5	ns
		4.5	5	5	5	
		6.0	5	5	5	
t _w	Minimum Pulse Width, Clock (Figure 1)	2.0	80	100	120	ns
		4.5	16	20	24	
		6.0	14	17	20	
t _w	Minimum Pulse Width, Reset (Figure 2)	2.0	80	100	120	ns
		4.5	16	20	24	
		6.0	14	17	20	
t _r , t _f	Maximum Input Rise and Fall Times (Figure 1)	2.0	1000	1000	1000	ns
		4.5	500	500	500	
		6.0	400	400	400	

NOTE: Information on typical parametric values can be found in Chapter 2 of the Motorola High-Speed CMOS Data Book (DL129/D).

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

PIN DESCRIPTIONS

INPUTS

A1, A2 (Pins 1, 2)

Serial Data Inputs. Data at these inputs determine the data to be entered into the first stage of the shift register. For a high level to be entered into the shift register, both A1 and A2 inputs must be high, thereby allowing one input to be used as a data-enable input. When only one serial input is used, the other must be connected to VCC.

Clock (Pin 8)

Shift Register Clock. A positive-going transition on this pin shifts the data at each stage to the next stage. The shift

register is completely static, allowing clock rates down to DC in a continuous or intermittent mode.

OUTPUTS

QA – QH (Pins 3, 4, 5, 6, 10, 11, 12, 13)

Parallel Shift Register Outputs. The shifted data is presented at these outputs in true, or noninverted, form.

CONTROL INPUT

Reset (Pin 9)

Active-Low, Asynchronous Reset Input. A low voltage applied to this input resets all internal flip-flops and sets Outputs QA – QH to the low level state.

SWITCHING WAVEFORMS





Figure 1.

Figure 2.




* Includes all probe and jig capacitance


Figure 3.

Figure 4. Test Circuit

EXPANDED LOGIC DIAGRAM



TIMING DIAGRAM



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

OUTLINE DIMENSIONS

J SUFFIX
CERAMIC DIP PACKAGE
CASE 632-08
ISSUE Y

NOTES:

1. DIMENSIONING AND TOLERANCING PER ANSI Y14.5M, 1982
2. CONTROLLING DIMENSION: INCH
3. DIMENSION L TO CENTER OF LEAD WHEN FORMED PARALLEL
4. DIMENSION F MAY NARROW TO 0.76 (0.030) WHERE THE LEAD ENTERS THE CERAMIC BODY.

DIM	INCHES		MILLIMETERS	
	MIN	MAX	MIN	MAX
A	0.750	0.785	19.05	19.94
B	0.245	0.260	6.23	7.11
C	0.155	0.200	3.94	5.08
D	0.015	0.020	0.39	0.50
F	0.055	0.065	1.40	1.65
G	0.100 BSC		2.54 BSC	
J	0.008	0.015	0.21	0.38
K	0.125	0.170	3.18	4.31
L	0.300 BSC		7.62 BSC	
M	0° - 15°		0° - 15°	
N	0.020	0.040	0.51	1.01

N SUFFIX
PLASTIC DIP PACKAGE
CASE 646-06
ISSUE L

NOTES:

1. LEADS WITHIN 0.13 (0.005) RADIUS OF TRUE POSITION AT SEATING PLANE AT MAXIMUM MATERIAL CONDITION.
2. DIMENSION L TO CENTER OF LEADS WHEN FORMED PARALLEL
3. DIMENSION B DOES NOT INCLUDE MOLD FLASH
4. ROUNDED CORNERS OPTIONAL

DIM	INCHES		MILLIMETERS	
	MIN	MAX	MIN	MAX
A	0.715	0.770	18.16	19.56
B	0.240	0.260	6.10	6.60
C	0.145	0.185	3.69	4.69
D	0.015	0.021	0.38	0.53
F	0.040	0.070	1.02	1.78
G	0.180 BSC		2.54 BSC	
H	0.052	0.095	1.32	2.41
J	0.006	0.015	0.20	0.38
K	0.115	0.135	2.92	3.43
L	0.300 BSC		7.62 BSC	
M	0° - 10°		0° - 10°	
N	0.015	0.039	0.39	1.01

D SUFFIX
PLASTIC SOIC PACKAGE
CASE 751A-03
ISSUE F


NOTES:

1. DIMENSIONING AND TOLERANCING PER ANSI Y14.5M, 1982
2. CONTROLLING DIMENSION: MILLIMETER
3. DIMENSIONS A AND B DO NOT INCLUDE MOLD PROTRUSION
4. MAXIMUM MOLD PROTRUSION 0.15 (0.006) PER SIDE
5. DIMENSION D DOES NOT INCLUDE DAMBAR PROTRUSION. ALLOWABLE DAMBAR PROTRUSION SHALL BE 0.127 (0.005) TOTAL IN EXCESS OF THE D DIMENSION AT MAXIMUM MATERIAL CONDITION.

DIM	MILLIMETERS		INCHES	
	MIN	MAX	MIN	MAX
A	6.55	8.75	0.337	0.344
B	3.80	4.00	0.150	0.157
C	1.35	1.75	0.054	0.068
D	0.35	0.49	0.014	0.019
F	0.40	1.25	0.016	0.049
G	1.27 BSC		0.050 BSC	
J	0.19	0.25	0.008	0.009
K	0.10	0.25	0.004	0.009
M	0° - 7°		0° - 7°	
P	5.80	6.20	0.228	0.244
R	0.25	0.50	0.010	0.019

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



Motorola reserves the right to make changes without further notice to any products herein. Motorola makes no warranty, representation or guarantee regarding the suitability of its products for any particular purpose, nor does Motorola assume any liability arising out of the application or use of any product or circuit, and specifically disclaims any and all liability, including without limitation consequential or incidental damages. "Typical" parameters can and do vary in different applications. All operating parameters, including "Typicals" must be validated for each customer application by customer's technical experts. Motorola does not convey any license under its patent rights nor the rights of others. Motorola products are not designed, intended, or authorized for use as components in systems intended for surgical implant into the body, or other applications intended to support or sustain life, or for any other application in which the failure of the Motorola product could create a situation where personal injury or death may occur. Should Buyer purchase or use Motorola products for any such unintended or unauthorized application, Buyer shall indemnify and hold Motorola and its officers, employees, subsidiaries, affiliates, and distributors harmless against all claims, costs, damages, and expenses, and reasonable attorney fees arising out of, directly or indirectly, any claim of personal injury or death associated with such unintended or unauthorized use, even if such claim alleges that Motorola was negligent regarding the design or manufacture of the part. Motorola and  are registered trademarks of Motorola, Inc. Motorola, Inc. is an Equal Opportunity/Affirmative Action Employer.

How to reach us:

USA/EUROPE: Motorola Literature Distribution;
P.O. Box 20912; Phoenix, Arizona 85036. 1-800-441-2447

JAPAN: Nippon Motorola Ltd.; Tatsumi-SPD-JLDC, Toshikatsu Otsuki,
6F Seibu-Bufuryu-Center, 3-14-2 Tatsumi Koto-Ku, Tokyo 135, Japan. 03-3521-8315

MFAX: RMFAX0@email.sps.mot.com - TOUCHTONE (602) 244-6609
INTERNET: <http://Design-NET.com>

HONG KONG: Motorola Semiconductors H.K. Ltd.; 8B Tai Ping Industrial Park,
51 Ting Kok Road, Tai Po, N.T., Hong Kong. 852-26629298



MOTOROLA

◇ COOLLINE

MC54/74HC164/D



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Copyright © Each Manufacturing Company.

All Datasheets cannot be modified without permission.

This datasheet has been download from :

www.AllDataSheet.com

100% Free DataSheet Search Site.

Free Download.

No Register.

Fast Search System.


www.AllDataSheet.com

8-Bit Equality Comparator High-Performance Silicon-Gate CMOS


The MC54/74HC688 is identical in pinout to the LS688. The device inputs are compatible with standard CMOS outputs; with pullup resistors, they are compatible with LSTTL outputs.

The HC688 compares two 8-bit binary or BCD words and indicates whether or not they are equal. By using the Cascade Input, two or more of the devices may be cascaded to compare words of more than 8 bits.


- Output Drive Capability: 10 LSTTL Loads
- Outputs Directly Interface to CMOS, NMOS, and TTL
- Operating Voltage Range: 2 to 6 V
- Low Input Current: 1 μ A
- High Noise Immunity Characteristic of CMOS Devices
- In Compliance with the Requirements Defined by JEDEC Standard No. 7A
- Chip Complexity: 116 FETs or 29 Equivalent Gates



MC54/74HC688



J SUFFIX
CERAMIC PACKAGE
CASE 732-03



N SUFFIX
PLASTIC PACKAGE
CASE 738-03




DW SUFFIX
SOIC PACKAGE
CASE 751D-04

ORDERING INFORMATION

MC54HC688J Ceramic
MC74HC688N Plastic
MC74HC688DW SOIC

PIN ASSIGNMENT



FUNCTION TABLE

Inputs		Output
Data Words	Cascade	A = B
A = B	L	L
A > B	L	H
A < B	L	H
X	H	H



MAXIMUM RATINGS*

Symbol	Parameter	Value	Unit
V _{CC}	DC Supply Voltage (Referenced to GND)	- 0.5 to + 7.0	V
V _{in}	DC Input Voltage (Referenced to GND)	- 1.5 to V _{CC} + 1.5	V
V _{out}	DC Output Voltage (Referenced to GND)	- 0.5 to V _{CC} + 0.5	V
I _{in}	DC Input Current, per Pin	± 20	mA
I _{out}	DC Output Current, per Pin	± 25	mA
I _{CC}	DC Supply Current, V _{CC} and GND Pins	± 50	mA
P _D	Power Dissipation in Still Air, Plastic or Ceramic DIP† SOIC Package†	750 500	mW
T _{stg}	Storage Temperature	- 65 to + 150	°C
T _L	Lead Temperature, 1 mm from Case for 10 Seconds (Plastic DIP or SOIC Package) (Ceramic DIP)	260 300	°C

This device contains protection circuitry to guard against damage due to high static voltages or electric fields. However, precautions must be taken to avoid applications of any voltage higher than maximum rated voltages to this high-impedance circuit. For proper operation, V_{in} and V_{out} should be constrained to the range GND ≤ (V_{in} or V_{out}) ≤ V_{CC}. Unused inputs must always be tied to an appropriate logic voltage level (e.g., either GND or V_{CC}). Unused outputs must be left open.

* Maximum Ratings are those values beyond which damage to the device may occur. Functional operation should be restricted to the Recommended Operating Conditions.
 † Derating — Plastic DIP: - 10 mW/°C from 65° to 125°C
 Ceramic DIP: - 10 mW/°C from 100° to 125°C
 SOIC Package: - 7 mW/°C from 65° to 125°C

For high frequency or heavy load considerations, see Chapter 2 of the Motorola High-Speed CMOS Data Book (DL129/D).

RECOMMENDED OPERATING CONDITIONS

Symbol	Parameter	Min	Max	Unit
V _{CC}	DC Supply Voltage (Referenced to GND)	2.0	6.0	V
V _{in} , V _{out}	DC Input Voltage, Output Voltage (Referenced to GND)	0	V _{CC}	V
T _A	Operating Temperature, All Package Types	- 55	+ 125	°C
t _r , t _f	Input Rise and Fall Time (Figure 2)	V _{CC} = 2.0 V V _{CC} = 4.5 V V _{CC} = 6.0 V	0 1000 500 400	ns

DC ELECTRICAL CHARACTERISTICS (Voltages Referenced to GND)

Symbol	Parameter	Test Conditions	V _{CC} V	Guaranteed Limit			Unit
				- 55 to 25°C	≤ 85°C	≤ 125°C	
V _{IH}	Minimum High-Level Input Voltage	V _{out} = 0.1 V or V _{CC} - 0.1 V I _{out} ≤ 20 μA	2.0	1.5	1.5	1.5	V
			4.5	3.15	3.15	3.15	
			6.0	4.2	4.2	4.2	
V _{IL}	Maximum Low-Level Input Voltage	V _{out} = 0.1 V or V _{CC} - 0.1 V I _{out} ≤ 20 μA	2.0	0.3	0.3	0.3	V
			4.5	0.9	0.9	0.9	
			6.0	1.2	1.2	1.2	
V _{OH}	Minimum High-Level Output Voltage	V _{in} = V _{IH} or V _{IL} I _{out} ≤ 20 μA	2.0	1.9	1.9	1.9	V
			4.5	4.4	4.4	4.4	
		V _{in} = V _{IH} or V _{IL} I _{out} ≤ 4.0 mA I _{out} ≤ 5.2 mA	4.5	3.98	3.84	3.70	
			6.0	5.48	5.34	5.20	
V _{OL}	Maximum Low-Level Output Voltage	V _{in} = V _{IH} or V _{IL} I _{out} ≤ 20 μA	2.0	0.1	0.1	0.1	V
			4.5	0.1	0.1	0.1	
		V _{in} = V _{IH} or V _{IL} I _{out} ≤ 4.0 mA I _{out} ≤ 5.2 mA	4.5	0.26	0.33	0.40	
			6.0	0.26	0.33	0.40	
I _{in}	Maximum Input Leakage Current	V _{in} = V _{CC} or GND	6.0	± 0.1	± 1.0	± 1.0	μA
I _{CC}	Maximum Quiescent Supply Current (per Package)	V _{in} = V _{CC} or GND I _{out} = 0 μA	6.0	8	80	160	μA

NOTE: Information on typical parametric values can be found in Chapter 2 of the Motorola High-Speed CMOS Data Book (DL129/D).

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

AC ELECTRICAL CHARACTERISTICS ($C_L = 50 \text{ pF}$, Input $t_r = t_f = 6 \text{ ns}$)


Symbol	Parameter	VCC V	Guaranteed Limit			Unit
			- 55 to 25 °C	≤ 85 °C	≤ 125 °C	
t_{PLH} , t_{PHL}	Maximum Propagation Delay, Input A or B to Output A = B (Figures 1 and 3)	2.0	210	265	315	ns
		4.5	42	53	63	
		6.0	36	45	54	
t_{PLH} , t_{PHL}	Maximum Propagation Delay, Cascade Input to Output A = B (Figures 2 and 3)	2.0	120	150	180	ns
		4.5	24	30	36	
		6.0	20	26	31	
t_{TLH} , t_{THL}	Maximum Output Transition Time, Any Output (Figures 2 and 3)	2.0	75	95	110	ns
		4.5	15	19	22	
		6.0	13	16	19	
C_{in}	Maximum Input Capacitance	—	10	10	10	pF

NOTES:


1. For propagation delays with loads other than 50 pF, see Chapter 2 of the Motorola High-Speed CMOS Data Book (DL129/D).
2. Information on typical parametric values can be found in Chapter 2 of the Motorola High-Speed CMOS Data Book (DL129/D).

CPD	Power Dissipation Capacitance (Per Package)*	Typical @ 25 °C, VCC = 5.0 V	
			30

* Used to determine the no-load dynamic power consumption: $P_D = C_{PD} V_{CC}^{2f} + I_{CC} V_{CC}$. For load considerations, see Chapter 2 of the Motorola High-Speed CMOS Data Book (DL129/D).



TEST CIRCUITS



* Includes all probe and jig capacitance


Figure 3.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


MC54/74HC688

TYPICAL APPLICATION

Two or more HC688 8-bit Equality Comparators may be cascaded to compare binary or BCD numbers having more than 8 bits. One method of accomplishing this is shown here.




EXPANDED LOGIC DIAGRAM



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

OUTLINE DIMENSIONS


J SUFFIX
CERAMIC PACKAGE
CASE 732-03
ISSUE E



- NOTES:
 1. LEADS WITHIN 0.25 (0.010) DIAMETER, TRUE POSITION AT SEATING PLANE, AT MAXIMUM MATERIAL CONDITION.
 2. DIMENSION L TO CENTER OF LEADS WHEN FORMED PARALLEL.
 3. DIMENSIONS A AND B INCLUDE MENISCUS.

DIM	MILLIMETERS		INCHES	
	MIN	MAX	MIN	MAX
A	23.88	25.15	0.940	0.990
B	6.60	7.49	0.260	0.296
C	3.81	5.08	0.150	0.200
D	0.38	0.56	0.015	0.022
F	1.40	1.65	0.055	0.065
G	2.54 BSC		0.100 BSC	
H	0.51	1.27	0.020	0.050
J	0.20	0.30	0.008	0.012
K	3.18	4.06	0.125	0.160
L	7.62 BSC		0.300 BSC	
M	0°	15°	0°	15°
N	0.25	1.02	0.010	0.040


N SUFFIX
PLASTIC PACKAGE
CASE 738-03
ISSUE E



- NOTES:
 1. DIMENSIONING AND TOLERANCING PER ANSI Y14.5M, 1982.
 2. CONTROLLING DIMENSION: INCH.
 3. DIMENSION L TO CENTER OF LEAD WHEN FORMED PARALLEL.
 4. DIMENSION B DOES NOT INCLUDE MOLD FLAS.

DIM	INCHES		MILLIMETERS	
	MIN	MAX	MIN	MAX
A	1.010	1.070	25.66	27.17
B	0.240	0.260	6.10	6.50
C	0.150	0.180	3.81	4.57
D	0.015	0.022	0.39	0.55
E	0.050 BSC		1.27 BSC	
F	0.050	0.070	1.27	1.77
G	0.190 BSC		2.54 BSC	
J	0.008	0.015	0.21	0.38
K	0.110	0.140	2.80	3.55
L	0.300 BSC		7.62 BSC	
M	0°	15°	0°	15°
N	0.020	0.040	0.51	1.01

DW SUFFIX
PLASTIC SOIC PACKAGE
CASE 751D-04
ISSUE E




- NOTES:
 1. DIMENSIONING AND TOLERANCING PER ANSI Y14.5M, 1982.
 2. CONTROLLING DIMENSION: MILLIMETER.
 3. DIMENSIONS A AND B DO NOT INCLUDE MOLD PROTRUSION.
 4. MAXIMUM MOLD PROTRUSION 0.150 (0.006) PER SIDE.
 5. DIMENSION D DOES NOT INCLUDE DAMBAR PROTRUSION. ALLOWABLE DAMBAR PROTRUSION, SHALL BE 0.13 (0.005) TOTAL IN EXCESS OF D DIMENSION AT MAXIMUM MATERIAL CONDITION.

DIM	MILLIMETERS		INCHES	
	MIN	MAX	MIN	MAX
A	12.65	12.95	0.499	0.510
B	7.40	7.50	0.292	0.296
C	2.35	2.65	0.093	0.104
D	0.35	0.49	0.014	0.019
F	0.50	0.90	0.020	0.035
G	1.27 BSC		0.050 BSC	
J	0.25	0.32	0.010	0.012
K	0.10	0.25	0.004	0.009
M	0°	7°	0°	7°
P	10.05	10.55	0.395	0.415
R	0.25	0.75	0.010	0.029

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



Motorola reserves the right to make changes without further notice to any products herein. Motorola makes no warranty, representation or guarantee regarding the suitability of its products for any particular purpose, nor does Motorola assume any liability arising out of the application or use of any product or circuit, and specifically disclaims any and all liability, including without limitation consequential or incidental damages. "Typical" parameters can and do vary in different applications. All operating parameters, including "Typicals" must be validated for each customer application by customer's technical experts. Motorola does not convey any license under its patent rights nor the rights of others. Motorola products are not designed, intended, or authorized for use as components in systems intended for surgical implant into the body, or other applications intended to support or sustain life, or for any other application in which the failure of the Motorola product could create a situation where personal injury or death may occur. Should Buyer purchase or use Motorola products for any such unintended or unauthorized application, Buyer shall indemnify and hold Motorola and its officers, employees, subsidiaries, affiliates, and distributors harmless against all claims, costs, damages, and expenses, and reasonable attorney fees arising out of, directly or indirectly, any claim of personal injury or death associated with such unintended or unauthorized use, even if such claim alleges that Motorola was negligent regarding the design or manufacture of the part. Motorola and  are registered trademarks of Motorola, Inc. Motorola, Inc. is an Equal Opportunity/Affirmative Action Employer.

How to reach us:

USA/EUROPE: Motorola Literature Distribution;
P.O. Box 20912; Phoenix, Arizona 85036. 1-800-441-2447

JAPAN: Nippon Motorola Ltd.; Tatsumi-SPD-JLDC, Toshikatsu Otsuki,
6F Seibu-Butsuryu-Center, 3-14-2 Tatsumi Koto-Ku, Tokyo 135, Japan. 03-3521-8315

MFAX: RMFAX0@email.sps.mot.com - TOUCHTONE (602) 244-6609
INTERNET: http://Design-NET.com

HONG KONG: Motorola Semiconductors H.K. Ltd.; 8B Tai Ping Industrial Park,
51 Ting Kok Road, Tai Po, N.T., Hong Kong. 852-26629298



MOTOROLA

◇ CODELINE

MC54/74HC688/D



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Copyright © Each Manufacturing Company.

All Datasheets cannot be modified without permission.

This datasheet has been download from :

www.AllDataSheet.com



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้