

สำนักหอสมุดกลาง พระจอมเกล้าลาดกระบัง

ระบบสังเคราะห์ความถี่  
(FREQUENCY SYNTHESIZER)



ปริญญานิพนธ์นี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรปริญญาอุตสาหกรรมศาสตรบัณฑิต  
สาขาวิชา เทคโนโลยีโทรคมนาคม  
คณะ วิศวกรรมศาสตร์

สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

ปีการศึกษา 2538

๘/๗

๘ 86872

๘๖๘๗๒

๘ ๘๖

เลขหมู่.....

เลขทะเบียน..... 86872

วัน,เดือน,ปี..... ส.ค. 2552

b. 1042225  
i. ....

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



ปริญญาานิพนธ์ประจำปีการศึกษา 2538

ภาควิชาเทคนิคอุตสาหกรรม

คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

เรื่อง ระบบสังเคราะห์ความถี่

ผู้จัดทำ นาย วุฒิพงศ์ นนทพจน์



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ระบบสังเคราะห์ความถี่  
(FREQUENCY SYNTHESIZER)

โดย นายวุฒิพงศ์ นนทพจน์  
รศ. นิกธ สุขุมตันติ อาจารย์ที่ปรึกษา

บทคัดย่อ

ปริญญานิพนธ์ฉบับนี้ เป็นการนำเสนอโครงงานเรื่องวงจรสร้างความถี่แบบดิจิทัลที่ใช้ วงจรเฟสล็อกคูลูปในการผลิตความถี่ โดยใช้ 8031 ไมโครคอนโทรลเลอร์ควบคุมการทำงาน มี วงจรหารแบบเปลี่ยนค่าได้คั่นอยู่ระหว่างลูบของเฟสล็อกคูลูป เพื่อเป็นตัวเลือกความถี่ที่ต้องการ สัญญาณที่ได้จากการหารความถี่จะถูกส่งไปเปรียบเทียบกับความถี่อ้างอิงที่เฟสดีเทคเตอร์ ผลต่าง ของสัญญาณทั้งสองถูกเปลี่ยนไปเป็นสัญญาณที่นำไปควบคุมวิธีโอในการผลิตความถี่ ซึ่งวงจร สามารถให้ความถี่ออกมาจากความถี่ 10 MHz ถึง 30 MHz สามารถเพิ่มและลดความถี่ได้ครั้งละ 10 KHz

ABSTRACT

THIS THESIS IS A DIGITAL FREQUENCY SYNTHESIZER BY USING PHASE LOCK LOOP TECHNIQUE AND USE 8031 MICROCONTROLLER TO CONTROL. THIS CIRCUIT HAVE PROGRAMMABLE DIVIDER LOCATED BETWEEN VOLTAGE CONTROL OSCILLATOR AND PHASE DETECTOR INPUT FOR CONTROL THE DESIRED FREQUENCY OUTPUT. THE DIVIDED FREQUENCY SIGNAL IS SENT TO COMPARE WITH REFERENCE FREQUENCY AT PHASE DETECTOR INPUT. THE ERROR SIGNAL IS CHANGE AND USE FOR CONTROL VOLTAGE CONTROL OSCILLATOR. OUTPUT OF CIRCUIT IS SQUARE WAVE IS RANGE 10 MHz TO 30 MHz WITH 10 KHz STEP.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทคัดย่อ	
ABSTRACT	
บทที่ 1 บทนำ	1
บทที่ 2 หลักการทำงานของวงจรตั้งคราะห์ความถี่	2
บทที่ 3 การทำงานของเฟสล็อกคูล	
3.1 หลักการทำงานของเฟสล็อกคูล	7
3.2 พารามิเตอร์ของระบบ	9
3.3 เฟสดีเทคเตอร์	12
3.3.1 TYPE 1	12
3.3.2 TYPE 2	12
3.3.3 TYPE 3	14
3.3.4 TYPE 4	16
3.4 โวลเตจคอนโทรลลอสซิงเลเตอร์ (วีซีโอ)	18
3.5 โลทาสฟิเลเตอร์	19
บทที่ 4 การออกแบบและการทำงานของวงจรสร้างความถี่อ้างอิง	21
บทที่ 5 การออกแบบวงจรและการทำงานของเฟสล็อกคูล	24
5.1 การออกแบบและการทำงานของวีซีโอ	24
5.2 การออกแบบและการทำงานของเฟสดีเทคเตอร์	25
5.3 การออกแบบและการทำงานของโลทาสฟิเลเตอร์	28
บทที่ 6 การออกแบบและการทำงานของวงจรหารความถี่	35
6.1 การทำงานของ 74F192	35
6.2 การกำหนดค่าหารความถี่ N	37
บทที่ 7 สถาปัตยกรรมของ MCS-51	39
7.1 คุณสมบัติของ MCS-51	39
7.2 โครงสร้างของ MCS-51	40
7.3 โครงสร้างภายในของ MCS-51	43

สารบัญ(ต่อ)

	หน้า
บทที่ 8 ระบบไมโครโปรเซสเซอร์	47
8.1 โครงสร้างทางฮาร์ดแวร์	47
8.2 โครงสร้างทางซอฟต์แวร์	49
บทที่ 9 การ MULTIPLEX สัญญาณ	53
บทที่ 10 สรุปและวิจารณ์	55
ภาคผนวก	58
ภาคผนวก ก.	58
ภาคผนวก ข.	71
เอกสารอ้างอิง	74



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## บทที่ 1

### บทนำ

วิธีการในการสร้างสัญญาณความถี่ออกมาใช้งาน มีวิธีการสร้างและวิธีการออกแบบวงจรอยู่หลายวิธีด้วยกัน อาทิเช่น ใช้ CRYSTAL ใช้วงจร LC CIRCUIT แต่ถ้าหากต้องการเปลี่ยนแปลงความถี่ของทั้งสองวิธีนี้อาจทำได้ค่อนข้างยุ่งยาก ซึ่งสามารถทำได้โดยการเปลี่ยนแปลงค่าของอุปกรณ์ แต่การผลิตสัญญาณความถี่โดยใช้ระบบสังเคราะห์ความถี่ ( FREQUENCY SYNTHESIZER ) สามารถทำการเปลี่ยนแปลงความถี่ได้ง่าย โดยไม่ต้องเปลี่ยนโครงสร้างของวงจรเลย ระบบสังเคราะห์ความถี่ผลิตสัญญาณโดยอาศัยหลักการของระบบ เฟสล็อกลูป (PHASE LOCK LOOP ) ซึ่งความถี่ที่ได้ออกมาค่อนข้างที่จะมีความเที่ยงตรงและมีประสิทธิภาพมากกว่าแบบอื่น เพราะระบบเฟสล็อกลูป ผลิตสัญญาณความถี่ออกมา โดยมีสัญญาณความถี่ค่าหนึ่งเป็นสัญญาณความถี่อ้างอิง ( FREQUENCY REFERENCE ) โดยส่วนใหญ่จะได้ออกมาจากการผลิตความถี่ของคริสตอล ในการเปลี่ยนแปลงความถี่ของระบบสังเคราะห์ความถี่จะถูกควบคุมจากไมโครโปรเซสเซอร์ จึงสามารถทำได้ง่าย โดยการป้อนข้อมูลเข้ามาทางคีย์บอร์ด จากนั้นไมโครโปรเซสเซอร์ก็จะทำการประมวลผลและส่งค่าที่ได้จากการประมวลผล ไปให้ส่วนของวงจรรหารความถี่ที่สามารถเปลี่ยนแปลงค่าในการหารได้ ( VARIABLE DIVIDER ) ซึ่งคั่นอยู่ระหว่างลูปของเฟสล็อกลูป ข้อได้เปรียบของการผลิตความถี่ของระบบสังเคราะห์ความถี่ที่มีต่อวงจรผลิตความถี่แบบอื่นๆ นอกจากความสามารถในการเปลี่ยนแปลงความถี่ที่ง่ายแล้ว ยังได้เปรียบทางด้านโครงสร้างอีก ซึ่งวงจรสังเคราะห์ความถี่จะมีโครงสร้างที่เล็กกว่าแบบอื่น

จากข้อได้เปรียบของวงจรสังเคราะห์ความถี่ในด้านต่างๆ มันจึงถูกนำมาใช้ในการผลิตความถี่ใช้งานในด้านต่างๆ ซึ่งส่วนใหญ่มักจะมีเรื่องของความถี่เกี่ยวข้องกับอยู่เสมอ โดยเฉพาะอย่างยิ่งในงานติดต่อสื่อสารจำเป็นอย่างยิ่ง ที่จะต้องมีส่วนของตัวผลิตสัญญาณความถี่ นอกจากนี้แล้ววงจรสังเคราะห์ความถี่ยังถูกนำมาประยุกต์ใช้งานด้านดนตรี งานด้านเสียงสเตอริโอเฟคแบบต่างๆ ซึ่งจะเห็นว่าวงจรสังเคราะห์ความถี่สามารถประยุกต์ใช้งานได้อีกมากมาย วงจรนี้จึงเป็นพื้นฐานที่จะนำไปสู่การประยุกต์ใช้งาน ซึ่งเป็นวงจรที่แยกแยะแต่ละส่วนเพื่อให้เห็นการทำงานและรูปร่างของสัญญาณในที่ต่างๆ ของวงจรที่สำคัญๆ เพื่อความง่ายต่อการเข้าใจและการประยุกต์ใช้งาน


## บทที่ 2

### หลักการของวงจรสังเคราะห์ความถี่

วงจรสังเคราะห์ความถี่ ให้ความถี่ออกมาโดยอาศัยเฟสล็อกคูลูปทำการผลิตความถี่อาศัยหลักการนำเอาสัญญาณทางเอาท์พุทกลับมาเปรียบเทียบกับ สัญญาณความถี่อีกความถี่หนึ่งทางอินพุทอันเป็นความถี่อ้างอิงคงที่ค่าหนึ่ง ผลของการเปรียบเทียบสัญญาณที่ได้จากการเปรียบเทียบสัญญาณทั้งสองจะขึ้นอยู่กับความแตกต่างทางเฟสของสัญญาณทั้งสอง โดยปกติเมื่อเฟสล็อกคูลูปสามารถล็อกความถี่ของอินพุทกับเอาท์พุทแล้ว ความแตกต่างของเฟสสัญญาณทั้งสองจะมีค่าคงที่ อยู่ค่าหนึ่ง ซึ่งในขณะนั้นความถี่ของสัญญาณทั้งสองจะมีค่าเท่ากัน นั่นคือเมื่อเฟสล็อกคูลูปทำการล็อกสัญญาณระหว่างอินพุทกับเอาท์พุทได้แล้ว ความถี่ของสัญญาณทั้งสองจะเท่ากัน แต่ความแตกต่างทางเฟสจะคงที่อยู่ที่ค่าหนึ่ง จึงมีการประยุกต์เฟสล็อกคูลูปให้มีสัญญาณความถี่อินพุทคงที่อยู่ที่ค่าหนึ่ง แล้วเพิ่มส่วนหารความถี่คั่นระหว่างการป้อนสัญญาณกลับมาเทียบเฟส เพื่อให้สัญญาณที่ถูกนำกลับมาจากเอาท์พุทเปลี่ยนแปลงใช้ได้หลายๆ ค่า เพราะฉะนั้น ผลจากการเปรียบเทียบเฟสระหว่างสัญญาณทางอินพุทกับสัญญาณทางเอาท์พุทที่ถูกหารความถี่ด้วยค่าที่แตกต่างกัน จึงมีความแตกต่างทางเฟสของสัญญาณทั้งสองมีค่าแตกต่างกันไปด้วย และทำให้ค่าของสัญญาณที่นำไปควบคุมส่วนของวงจรผลิตความถี่มีได้หลายค่าเช่นกัน ด้วยเหตุนี้จึงทำให้วงจรในส่วนผลิตความถี่สามารถผลิตความถี่ค่าต่างๆ ออกมาได้ ซึ่งขึ้นอยู่กับขนาดของสัญญาณที่ถูกส่งมาคอยคุม โดยทั้งนี้ขึ้นอยู่กับขีดความสามารถของส่วนผลิตความถี่ว่าจะสามารถผลิตความถี่ได้มากน้อยเพียงใด ในส่วนของวงจรหารความถี่ เราต้องการให้มีค่าเปลี่ยนแปลงไปได้หลายๆ ค่า ดังนั้นในส่วนของวงจรจึงถูกควบคุมโดยไมโครโปรเซสเซอร์อีกที ซึ่งการเปลี่ยนค่าในการหารความถี่จึงสามารถทำได้ง่ายเพียงแค่เราป้อนข้อมูลที่ต้องการจะหารเข้ามาทางอินพุทของไมโครโปรเซสเซอร์ แล้วไมโครโปรเซสเซอร์จะทำการประมวลผลและส่งค่าไปให้ส่วนหารความถี่ทำการหารค่าความถี่อีกที


#### 2.1 หลักการของวงจรสังเคราะห์ความถี่

ส่วนประกอบหลักๆ ของวงจรประกอบไปด้วย เฟสดีเทกเตอร์ ( PD: PHASE DETECTOR ), ลูปฟิลเตอร์ ( LP: LOOP FILTER ), โวลต์เตจคอนโทรลอสซิลเลเตอร์ ( VCO: VOLTAGE CONTROL OSCILLATOR ) ซึ่งรวมเรียกว่าเฟสล็อกคูลูป และส่วนที่เพิ่มเข้ามาคือ ส่วนหารสัญญาณความถี่ ( VARIABLE DIVIDER ) มีหน้าที่หารความถี่ก่อนที่จะส่งมาเปรียบเทียบกับสัญญาณความถี่อ้างอิง โดยตัว VARIABLE DIVIDER ถูกควบคุมการทำงานจากไมโครโปรเซสเซอร์อีกที ดังรูปที่ 2.1



รูปที่ 2.1 แสดง BLOCK DIAGRAM ของวงจรสร้างคราะห์ความถี่

จากรูปที่ 2.1 จะเห็นว่าส่วนของเฟสดีเทคเตอร์จะมีอินพุตอยู่ 2 ขา ขาหนึ่งมาจากส่วนสร้างความถี่อ้างอิง ซึ่งจะสร้างความถี่ค่าหนึ่งออกมา และอีกขาหนึ่งมาจากเอาต์พุตของวีซีโอ เฟสดีเทคเตอร์จะทำหน้าที่เปรียบเทียบเฟสของสัญญาณอินพุตทั้งสอง ได้เอาท์พุตเป็นสัญญาณความแตกต่างเฟส ผ่านฟิลเตอร์ และเข้าสู่ขาอินพุตของวีซีโอ ซึ่งถูกฟิลเตอร์เป็นสัญญาณคิซีควบคุมการผลิตความถี่ของวีซีโอ เมื่อความถี่ของสัญญาณที่อินพุตทั้งสองขาของเฟสดีเทคเตอร์มีค่าเท่ากัน ความแตกต่างของเฟสจะมีค่าคงที่อยู่ค่าหนึ่ง ค่าที่ได้จากการฟิลเตอร์ก็จะคงที่อยู่ค่าหนึ่ง วีซีโอก็จะผลิตสัญญาณความถี่ค่าหนึ่งออกมา และจะยังคงรักษาค่าความถี่เดิมนี้อาไว้ คราบใดที่ค่าระดับโวลต์เดจที่ป้อนให้แก่วีซีโอเป็นค่าเดิมอยู่ ซึ่งเราเรียกสภาวะเช่นนี้ว่าระบบเข้าสู่สภาวะล็อกกับสัญญาณความถี่นั้นๆ แล้ว และจากคุณสมบัติข้อนี้ จะได้ว่าสัญญาณความถี่ที่อินพุตทั้งสองของเฟสดีเทคเตอร์มีค่าเท่ากัน



รูปที่ 2.2 แสดงสถานะล็อกของระบบ

จากรูป 2.1 จะเห็นว่ามีส่วนหารความถี่คั่นอยู่ระหว่างทางการป้อนกลับของสัญญาณเพิ่มเข้ามาซึ่งรูป 2.2 ไม่มีส่วนนี้ ซึ่งเป็นรูปที่แสดงให้เห็นว่าค่าความถี่ของเอาต์พุตที่ป้อนกลับมาทางอินพุตมีค่าเท่ากับกับความถี่ทางอินพุต และเมื่อใดก็ตามถ้าระบบดังรูปที่ 2.1 เกิดสถานะล็อกความถี่ที่ขาอินพุตของส่วนเฟสดีเทคเตอร์ก็ต้องมีค่าเท่ากับเช่นกัน ซึ่งจะได้ว่า

$$F_R = F_O / N$$

หรือ

$$F_O = N \cdot F_R \dots\dots\dots(1)$$

โดยที่ค่า N เป็นค่าของการหารความถี่ในส่วนของวงจรหารความถี่ ซึ่งเป็นตัวแปรสำคัญในการเปลี่ยนแปลงความถี่ของระบบ จากสมการจะเห็นว่าถ้าเราสามารถเปลี่ยนค่า N ไปเป็นค่าต่างๆ ได้ จะทำให้สัญญาณความถี่ทางเอาต์พุต  $F_O$  มีค่าเปลี่ยนแปลงไปได้หลายค่าเช่นเดียวกัน ในการเพิ่มหรือลดค่าในการหาร N เพื่อให้ได้เอาต์พุตออกมามีค่าเปลี่ยนแปลงไปนั้น เราใช้วงจรหารความถี่ที่สามารถโปรแกรมได้ ( PROGRAMMABLE DIVIDER ) โดยนำเอาไมโครโปรเซสเซอร์มาควบคุมการทำงาน โดยเป็นตัวเลือกค่าในการหารความถี่ N จากสมการ เมื่อเราต้องการความถี่ทางเอาต์พุตค่าเท่าใด ก็ทำการโปรแกรมเพื่อเลือกค่าในสมการ N ตามค่าที่ต้องการ จะเห็นได้ว่าสมการที่ (1)  $F_O = N \cdot F_R$  เป็นหัวใจของระบบทีเดียว


จากสมการที่ 1 เมื่อเราทำการกำหนดค่าในการหาร N ไปเป็นค่าต่างๆ ค่าความถี่ทางเอาต์พุต  $F_O$  ก็จะเปลี่ยนไปเป็นจำนวนเท่าของ  $F_R$  ซึ่งถ้าให้เราทราบค่าความละเอียดของสเต็ปในการเพิ่มหรือลดความถี่ของ  $F_O$  ขึ้นอยู่กับค่าของ  $F_R$  ยิ่งค่า  $F_R$  มีค่าน้อยเท่าใดความละเอียดในการเพิ่มหรือลดความถี่ของ  $F_O$  ซึ่งมีความละเอียดยิ่งขึ้น

จากที่ได้ทราบมาแล้วว่าระบบการทำงานของวงจรสังเคราะห์ความถี่ อาศัยหลักการทำงานของระบบเฟสล็อกเป็นหัวใจหลักสำคัญ โดยเพิ่มส่วนวงจรหารความถี่ที่เลือกค่าได้เข้ามาเพิ่มเติม อันเป็นหัวใจหลักของการเปลี่ยนแปลงความถี่ของวงจรสังเคราะห์ความถี่ จากการศึกษาหลักการทำงานของเฟสล็อกคูลูป จะอาศัยการเปลี่ยนแปลงความถี่ทางอินพุต แล้วดูการเปลี่ยนแปลงทางเอาต์พุต เมื่อใดก็ตามที่ความถี่ทางอินพุตและเอาต์พุตมีค่าเท่ากัน เราเรียกว่าระบบเข้าสู่ภาวะล็อก ทั้งนี้และทั้งนั้นช่วงความถี่ที่เฟสล็อกคูลูปสามารถจะทำการล็อกสัญญาณตามอินพุตได้ ก็ขึ้นอยู่กับความสามารถของวีซีโอ ในการผลิตความถี่ ความสามารถในการดีเทคสัญญาณความแตกต่างเฟสของเฟสดีเทคเตอร์ ดังที่ได้กล่าวมาข้างต้นแล้ว ในปัจจุบันนี้ขีดความสามารถของอุปกรณ์ต่างๆ เช่น วีซีโอและเฟสดีเทคเตอร์ถูกรวบรวมอยู่ภายในวงจรรวมเพียงตัวเดียว มีการผลิตออกมาจากหลายๆ บริษัท จึงมีให้เลือกใช้ได้อย่างมากมาย แต่ในส่วนของเฟสดีเทคเตอร์สามารถรู้ถึงความ

แตกต่างเฟสของสัญญาณอินพุตทั้งสองสูงสุดได้ที่ประมาณ 360 องศา หรือ 2 $\pi$  (ในไอซีบางเบอร์) เพราะถ้าความแตกต่างเฟสของสัญญาณมีค่ามากกว่านี้แล้ว เฟสดีเทคเตอร์จะไม่สามารถแยกความแตกต่างเฟสของสัญญาณอินพุตของทั้งสองสัญญาณได้ เพื่อให้ระบบสามารถผลิตความถี่ออกมาให้ควบคุมตลอดผ่านความถี่ที่ต้องการ จึงมีการแบ่งให้วีซีโอทำงานออกเป็นช่วงแล้วจึงนำเอาสัญญาณของเอาต์พุตของวีซีโอมารวมกัน โดยวิธีการมัลติเพล็กซ์ ( MULTIPLEX ) ซึ่งจะได้อัตรารายละเอียดในบทต่อไป โดย BLOCK DIAGRAM ทั้งหมดของวงจรดังแสดงในรูป 2.3



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.3 แสดง BLOCK DIAGRAM ของวงจรรังเคราะห์ความถี่

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## บทที่ 9


### การทำงานของเฟสล็อกคูล

เฟสล็อกคูลเป็นหัวใจหลักในการผลิตความถี่ของวงจรสังเคราะห์ความถี่ เราจึงได้นำมาศึกษาในรายละเอียดการทำงานของเฟสล็อกคูล เพื่อความเข้าใจการทำงานของวงจรสังเคราะห์ความถี่ที่ง่ายขึ้นในบทต่อไป

เฟสล็อกคูลมีพื้นฐานวงจรเป็นวงจรถ่ายโอนนิคส์เซอร์โวลูป (ELECTRONIC SERVO LOOP) ประกอบด้วยตัวเปรียบเทียบเฟส (PHASE DETECTOR) ตัวกรองสัญญาณความถี่ต่ำผ่าน (LOW PASS FILTER) และโวลต์เดจคอนโทรลอสซิลเลเตอร์ ดังที่ได้กล่าวมาข้างแล้ว ระบบเฟสล็อกคูลจะควบคุมให้วีซีโอ ผลิตความถี่ขึ้นมาโดยให้สอดคล้อง (SYNCRONIZE) กับสัญญาณที่รับเข้ามาทางอินพุต

#### 3.1 หลักการทำงานของเฟสล็อกคูล

เฟสล็อกคูลประกอบไปด้วยเฟสดีเทคเตอร์ LOW PASS FILTER ซึ่งอยู่ในทางที่สัญญาณเดินไปหน้า และโวลต์เดจคอนโทรลอสซิลเลเตอร์อยู่ในทางป้อนกลับ BLOCK DIAGRAM ของเฟสล็อกคูล ดังแสดง ในรูปที่ 3.1



รูปที่ 3.1 แสดง BLOCK DIAGRAM ของ PHASE LOCK LOOP

ขณะที่ยังไม่มีสัญญาณอินพุตเข้ามาทางระบบ แรงดันควบคุม ( CONTROL VOLTAGE  $V_d(t)$  ) มีค่าประมาณศูนย์ วีซีโอจะทำงานโดยออสซิลเลตความถี่ค่าหนึ่งๆที่เรียกว่า " FREE RUNNING FREQUENCY " เมื่อสัญญาณเข้ามาในระบบเฟสดีเทคเตอร์จะทำการเปรียบเทียบเฟส และความถี่สัญญาณทางอินพุตทั้งสองขา ที่มาจาก  $F_R$  และจากเอาต์พุตของวีซีโอ และให้แรง

คั่นคลาดเคลื่อน  $V_c^{(n)}$  ที่ได้จากการเปรียบเทียบออกมา แรงคั่นคลาดเคลื่อน  $V_c^{(n)}$  จะถูกฟิลเตอร์ และถูกส่งไปควบคุมวิธีโอ โดยแรงคั่นควบคุม  $V_d^{(n)}$  จะไปควบคุมให้วิธีโอเปลี่ยนแปลงความถี่ ไปในทิศทางที่จะลดความถี่ที่แตกต่างกันระหว่าง เอ้าท์พุทของวิธีโอกับสัญญาณความถี่  $F_R$  ที่อินพุททั้งสองของเฟสดีเทคเตอร์ ถ้าความถี่ของ  $F_R$  ใกล้เคียงกับสัญญาณความถี่  $F_O$  แล้ว จะทำให้เกิดการ SYNCRONIZE หรือ LOCK กับสัญญาณ  $F_R$  ขณะที่ทำการล็อกนั้น ความถี่ของวิธีโอเท่ากับสัญญาณ  $F_R$  แต่เฟสยังมีความแตกต่างกันอยู่ ความแตกต่างของเฟสมีความจำเป็นต่อการผลิตสัญญาณความถี่ของวิธีโอ เพราะว่าความแตกต่างของเฟส จะผลิตแรงคั่นคลาดเคลื่อน  $V_c^{(n)}$  ที่จะคอยไปควบคุมการผลิตความถี่ของวิธีโอให้เท่ากับความถี่  $F_R$  ที่เข้ามา ดังนั้นเฟสล็อกจะยังคงรักษาสภาพการล็อกไว้ได้ ช่วงของความถี่ที่เฟสล็อกสามารถติดตามการล็อกสัญญาณ  $F_R$  ที่เข้ามาเรียกว่า “ LOCK RANGE ” ค่าของมันจะขึ้นอยู่กับแรงคั่นคลาดเคลื่อน แต่ไม่ขึ้นอยู่กับ BAND EDGE ของ LOW PASS FILTER ช่วงความถี่นี้จะมากกว่าช่วงความถี่ที่เฟสล็อกสามารถทำการล็อกได้อย่างแท้จริงกับสัญญาณ  $F_R$  ช่วงความถี่หลังนี้เรียกว่า “ CAPTURE RANGE ” โดยช่วงความถี่ของ CAPTURE RANGE จะขึ้นอยู่กับ BAND EDGE ของ LOW PASS FILTER

ขบวนการ CAPTURE RANGE เป็นขบวนการที่ค่อนข้างอธิบายได้ยาก แต่อาจจะกล่าวได้ว่า ความถี่คือเฟสที่เปลี่ยนแปลงไปตามเวลา และความคลาดเคลื่อนทางเฟสใน LOOP สามารถจะเขียนสมการได้เป็น

$$2\pi\Delta F = d\phi_o / dt$$

เมื่อ  $\Delta F$  เป็นความถี่ระหว่างสัญญาณของ  $F_R$  และความถี่ของวิธีโอ

ถ้าเส้นทางในการป้อนกลับของเฟสล็อกเปิดออก คือระหว่าง LOW PASS FILTER และอินพุทควบคุมวิธีโอ จากความถี่ FREE RUNNING  $F_o$  กับความถี่  $F_R$  ถูก PHASE DETECTOR ทำการเปรียบเทียบและไปปรากฏที่เอ้าท์พุทของ LOW PASS FILTER จากนั้นสมมุติว่า เราทำการต่อลูปที่ เปิดออกให้ครบรูป โดยการต่อ LOW PASS FILTER ไปยังอินพุทของวิธีโอ ดังนั้นสัญญาณความถี่วิธีโอจะถูก MODULATE กับความถี่  $\Delta F$  จาก LOW PASS FILTER ทำให้ความถี่ที่ออกจากวิธีโอมีเปลี่ยนแปลงไปในทิศทางที่เข้าใกล้  $F_R$  ทำให้ความแตกต่างของความถี่ของสัญญาณทั้งสอง  $\Delta F$  มีค่าลดลง ค่า  $d\phi_o / dt$  ก็ลดลง จนมีค่าเป็นศูนย์ในที่สุด

เวลาที่เฟสล็อกถูกใช้ในการ LOCK เรียกว่า “ PULL IN TIME ” ค่าของ PULL IN TIME จะขึ้นอยู่กับความถี่เริ่มแรก และความแตกต่างของเฟสระหว่างสองสัญญาณ และช่วงความกว้างของ LOW PASS FILTER


### 3.2 พารามิเตอร์ของระบบ

เราสามารถวิเคราะห์ระบบโดยใช้ LAPLACE TRANSFORM โดยใช้เฟสที่คลาดเคลื่อนใน LOOP ( $\phi_r - \phi_o$ ) เป็นตัวแปรของระบบ ดังนั้นอัตราขยายแต่ละเทอมที่สอดคล้องกับ BLOCK DIAGRAM เราสามารถกำหนดให้ดังนี้

$K_d$  = อัตราขยายของเฟสดีเทคเตอร์ ( V/rad )

$F_{(s)}$  = TRANSFER CHARACTERISTIC ของ LOW PASS FILTER

$K_o / S$  = อัตราขยายของวีซีโอ ( rad/v )



รูปที่ 3.2 แสดง PHASE LOCK LOOP ในรูปของ FREQUENCY DOMAIN

TRANSFER FUNCTION แบบ OPEN LOOP สำหรับเฟสล็อกสามารถเขียนได้เป็น

$$T_{(s)} = K_T F_{(s)} / s$$

เมื่อ  $K$  เป็นอัตราขยายทั้งหมดของ LOOP ( TOTAL LOOP GAIN ) นั่นคือ

$K_T = K_d K_o$  การวิเคราะห์โดยใช้เทคนิคของการป้อนกลับแบบเชิงเส้นลักษณะของ


TRANSFER FUNCTION แบบ CLOSE LOOP  $H_{(s)}$  สามารถที่จะเขียนได้เป็น

$$H_{(s)} = T_{(s)} / (1 + T_{(s)})$$

และรากของ CHARACTERISTIC SYSTEM POLYNOMIAL สามารถแสดงได้ดังรูปที่ 3.3 ซึ่งแสดง ROOT LOCI ของ PHASE LOCK LOOP เป็น FUNCTION ของอัตราขยายทั้งหมด  $K_T$  สำหรับ SINGLE POLE LOW PASS FILTER  $F(s)$  ซึ่งมีลักษณะเป็น

$$F(s) = 1 / (1 + \tau_1 s)$$

เมื่อ  $\tau_1 = R_1 C_1$  จากรูป OPEN LOOP POLE อยู่ที่จุด ORIGIN เนื่องมาจากการอินทิเกรตของวีซีโอ




รูปที่ 3.3 แสดง ROOT LOCUS ของ PHASE LOCK LOOP

จากคุณสมบัติของ ROOT LOCUS ทำให้เราสามารถตั้งข้อสังเกตได้ว่า

1. เมื่ออัตราขยาย  $K_T$  เพิ่มขึ้นด้วยการเลือก IMAGINARY PART ของ CLOSE LOOP POLE เพิ่มขึ้น ดังนั้นความถี่ธรรมชาติ (NATURAL FREQUENCY) ของลูปเพิ่มขึ้นและลูปจะยิ่งให้ผลตอบสนองเป็น UNDERDAMPED มากขึ้น
2. ถ้า FILTER TIME CONSTANT ( $\tau_1$ ) เพิ่มขึ้น REAL PART ของ CLOSE LOOP จะยิ่งน้อยลง LOOP DAMPING จะลดลง

ในทางปฏิบัติเกี่ยวกับระบบป้อนกลับใดๆ การเลื่อน POLE ระหว่าง PHASE LOCK LOOP สามารถทำให้ ROOT LOCI เบนไปทางขวา HALF PLANE ดังแสดงเป็นเส้นประในรูปที่ 3.3 กรณีเช่นนี้เหมือนกับว่า LOOP GAIN หรือ FILTER TIME CONSTANT มีค่ามากเกินไปทำให้ลูปเกิดการ OSCILLATE

รูปที่ 3.4 แสดงลักษณะของการเปลี่ยนจากความถี่ไปเป็นแรงดัน (FREQUENCY TO VOLTAGE TRANSFER CHARACTERISTIC) ของระบบโดยการสมมุติให้สัญญาณ  $F_R$  ที่เข้ามาเป็น SINE WAVE ที่มีการเปลี่ยนค่าความถี่ไปอย่างช้าๆ ค่าของแกนตั้งเป็นแรงดันคลาดเคลื่อน ค่าตามแกนนอนเป็นค่าของความถี่ รูปที่ 3.4 (ก) เป็นการแสดงในกรณีที่มีความถี่ของสัญญาณ  $F_R$  ที่เข้ามามีความถี่เริ่มเพิ่มขึ้นอย่างช้าๆ และเริ่มลือกับระบบที่ความถี่  $f_1$  และระบบจะไม่สามารถลือกได้เมื่อความถี่เพิ่มขึ้นไปถึงความถี่  $f_2$  ส่วนรูปที่ 3.4 (ข) เป็นการแสดงสัญญาณในกรณีที่มีความถี่เริ่มลดลงอย่างช้าๆ จากค่าความถี่สูงลงมาต่ำ และสามารถลือกับระบบได้ที่ความถี่  $f_4$  ลงมาเรื่อยๆ จนถึงความถี่  $f_3$  ระบบจะไม่สามารถลือกับความถี่ที่เข้ามาได้ ช่วงความถี่  $f_1 - f_3$  เรียกว่าช่วงความถี่ LOCK RANGE ส่วนช่วงความถี่  $f_2 - f_4$  เรียกว่าช่วงความถี่ CAPTURE RANGE



รูปที่ 3.4 แสดงลักษณะการเปลี่ยนจากความถี่ไปเป็นแรงดัน

รูป 3.4 (ก) แสดงกรณีที่มีความถี่  $F_R$  เพิ่มขึ้น

รูป 3.4 (ข) แสดงกรณีที่มีความถี่  $F_R$  ลดลง

### 3.3 เฟสดีเทคเตอร์

#### 3.3.1 TYPE 1

TYPE 1 PHASE DETECTOR มีโครงสร้างเป็นแบบอนาล็อก อยู่ในรูปของการ MULTIPLE สัญญาณทางอินพุตทั้งสอง ได้เอาท์พุทออกมาในรูปของผลบวกผลต่าง และนำเอา เฉพาะความถี่ผลต่าง ไปใช้งาน


$$V_{e(t)} = K_{AB} \cdot \sin(\phi_1 - \phi_2) / 2$$

TYPE 1 PHASE DETECTOR สามารถให้ค่าความแตกต่างเฟสออกมาสูงสุดที่  $180^\circ$  หรือ  $\pi$  และ ค่าต่ำสุดอยู่ที่  $0^\circ$

#### 3.3.2 TYPE 2

TYPE 2 PHASE DETECTOR มีโครงสร้างเป็นดิจิทัล และต้องการสัญญาณที่ นำมาเปรียบเทียบที่เป็นสัญญาณ DIGITAL TYPE 2 เป็น EXCLUSIVE - OR GATE ค่า สัญญาณที่ได้ออกมาเฉลี่ย  $\bar{U}_d$  ที่เอาท์พุท Q ของ EXCLUSIVE - OR GATE ซึ่งขึ้นอยู่กับค่า DUTY CYCLE ของสัญญาณที่นำมาเปรียบเทียบ เมื่อใดก็ตามที่สัญญาณทั้งสองมีเฟสตรงกันที่ เอาท์พุท Q ของ EXCLUSIVE - OR GATE จะมีค่าเป็นศูนย์ ในที่นี้คือ  $\bar{U}_d$  เป็นศูนย์ คือมีค่า ประมาณศูนย์เปอร์เซ็นต์ของค่าโวลต์เคจที่เลี้ยงเกทอยู่

เมื่อใดที่มีค่าความต่างเฟสกันอยู่  $90^\circ$  ( $\pi / 2$ ) สัญญาณที่ขา Q ของ EXCLUSIVE - OR GATE จะเป็นสัญญาณ SQUARE WAVE และมีค่าความถี่เป็นสองเท่าของความถี่ของวีซีโอ สัญญาณเฉลี่ย  $\bar{U}_d$  มีค่าประมาณ 50% ของ SUPPLY VOLTAGE ที่ป้อนให้เกท และเมื่อใดก็ตามที่ สัญญาณทั้งสองมีค่าต่างเฟสกัน  $180^\circ$  ( $\pi$ ) Q OUTPUT ของ EXCLUSIVE - OR GATE มีค่า เป็น LOGIC "1" และสัญญาณเฉลี่ย  $\bar{U}_d$  มีค่าประมาณ 100% ของ SUPPLY VOLTAGE ที่ป้อน ให้กับเกท สัญญาณที่สภาวะต่างๆ แสดงในรูปที่ 3.5 โดยมีข้อจำกัดว่าสัญญาณที่นำมาเปรียบเทียบ จะต้องมีความ DUTY CYCLE 50% มิฉะนั้นแล้วจะเกิดความผิดพลาดได้ดังรูปที่ 3.5 (ข)



รูปที่ 3.5 แสดงสัญญาณที่ขาอินพุตและเอาต์พุตของ TYPE 2 PD

- (ก) เมื่อสัญญาณที่นำมาเปรียบเทียบต่างเฟสกัน  $90^\circ$
- (ข) เมื่อสัญญาณที่นำมาเปรียบเทียบมีเฟสตรงกัน
- (ค) เมื่อสัญญาณที่นำมาเปรียบเทียบมีเฟสต่างกัน  $180^\circ$
- (ง) แสดงค่าผิดพลาดเมื่อสัญญาณที่นำมาเปรียบเทียบมี DUTY CYCLE ไม่เป็น 50 %
- (จ) แสดงค่าสัญญาณเฉลี่ย  $\bar{u}_d$  ที่มีค่าความต่างเฟสต่างๆ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้








### 3.3.3 TYPE 3

TYPE3 PHASE DETECTOR มีโครงสร้างเป็นแบบดิจิทัล และต้องการสัญญาณที่นำมาเปรียบเทียบกับเป็นสัญญาณดิจิทัลเช่นกัน TYPE3 เป็น NEGATIVE EDGE TRIGGERED JK FLIP - FLOP ขอบขาลงของ  $U_{1(0)}$  จะ SET FLIP - FLOP 1 STATE ส่วนขอบขาลงของ  $U_{2(0)}$  จะ RESET FLIP - FLOP

เมื่อใดที่  $U_{1(0)}$  และ  $U_{2(0)}$  มีค่าเฟสต่างกัน  $180^\circ (\pi)$  สัญญาณเอาต์พุตของ TYPE3 จะเป็นสัญญาณ SQUARE WAVE ที่มี DUTY CYCLE 50 % และสัญญาณเฉลี่ย  $\bar{U}_d$  มีค่าประมาณ 50% SUPPLY VOLTAGE ดังแสดงในรูป 3.6 (ข)

เมื่อใดที่  $U_{1(1)}$  และ  $U_{2(1)}$  มีค่าใกล้เคียงค่า DUTY CYCLE ของสัญญาณที่ได้จากการเปรียบเทียบกับมีค่าเข้าใกล้ศูนย์ นั้นหมายความว่า  $\bar{U}_d$  มีค่าเป็นศูนย์ตามไปด้วย ดังแสดงในรูป 3.6 (ก) ในกรณีที่  $\omega_1 \gg \omega_2$  ซึ่งหมายความว่าสัญญาณความถี่อ้างอิง  $F_R$  มีค่ามากกว่า  $F_C$  ของวีซีโอ นั้นหมายถึงว่าการ SET FLIP - FLOP มีมากกว่าการ RESET ดังนั้น DUTY CYCLE  $\bar{U}_d$  จึงมีค่าประมาณ 100% ในทำนองกลับกันเมื่อ  $\omega_1 \leq \omega_2$  การ SET FLIP - FLOP จาก  $U_{2(0)}$  มีค่าน้อยกว่าการ RESET จาก  $U_{2(0)}$  ค่า DUTY CYCLE ของ  $\bar{U}_d$  จึงมีค่าประมาณ 0 %

ในรูป 3.6 (ค) แสดงสัญญาณในกรณีที่  $\omega_1$  มีค่าเป็น 1.1 เท่าของ  $\omega_2$  จะสังเกตเห็นว่าค่า DUTY CYCLE ของ  $\bar{U}_d$  จะมีค่าเพิ่มขึ้นจาก 0% ไปจนถึง 100% สัญญาณเฉลี่ย  $\bar{U}_d$  มีลักษณะเป็น SAW TOOTH ในกรณีที่  $\omega_1 \approx 0.9 \omega_2$  ดังในรูป 3.6 (ข) ค่า DUTY CYCLE ของ  $\bar{U}_d$  มีค่าลดลงจาก 100% ไปจนถึง 0%



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับกรณีใช้เฉพาะที่ ไม่อนุญาตให้ทำไปใช้ประโยชน์ด้านการค้า  
รูปที่ 3.6 แสดงสัญญาณของ TYPE 3 PD ในสถานะต่าง ๆ  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามเผยแพร่ข้อมูลนี้ และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


### 3.3.4 TYPE 4

TYPE 4 PHASE DETECTOR มีโครงสร้างเป็นแบบดิจิทัล และต้องการสัญญาณที่นำมาเปรียบเทียบเป็นแบบดิจิทัลเช่นเดียวกัน TYPE3 นิยมเรียกว่า “ PHASE - FREQUENCY DETECTOR ” วงจรแสดงดังตารางที่ 1 ใน COLUMN ที่ 3 NAND GATE  $G_1$  และ  $G_2$  เรียกว่า “ UP LATCH ” ส่วน NAND GATE  $G_3$  และ  $G_4$  เรียกว่า “ DOWN LATCH ” สัญญาณจากเอาต์พุตของ UP และ DOWN ถูกนำไปควบคุมส่วน CHARGE PUMP เมื่อใดก็ตามถ้าขอบขาขึ้นของ  $U_{1(\omega)}$  ปรากฏในขณะที่  $U_{2(\omega)}$  เป็น LOW ขอบขาลงของ  $U_{1(\omega)}$  จะไป SET LATCH LOW และขอบขาลงของ  $U_{2(\omega)}$  จะไป RESET LATCH HIGH แต่ถ้าเมื่อขอบขาขึ้นของ  $U_{1(\omega)}$  ปรากฏในขณะที่  $U_{2(\omega)}$  เป็น HIGH ขอบขาลงของ  $U_{1(\omega)}$  จะไป SET DOWN LATCH LOW ส่วนขอบขาลงของ  $U_{2(\omega)}$  จะไป RESET LATCH HIGH

รูปที่ 3.7 (ก) แสดงกรณีที่  $\omega_1 = \omega_2$  แต่ถ้า  $U_{1(\omega)}$  มีเฟสนำ  $U_{2(\omega)}$  อยู่ในกรณีนี้จะทำให้เอาต์พุตของ UP LATCH เป็น PULSE ตามสัดส่วนของความแตกต่างเฟสของสัญญาณทั้งสอง ส่วน DOWN LATCH มีค่าเป็น LOW ตลอด ส่วนกรณีที่  $U_{1(\omega)}$  มีเฟสตามหลัง  $U_{2(\omega)}$  ก็จะได้ค่าของเอาต์พุตกลับกันกับกรณีแรก ซึ่งแสดงสัญญาณที่จุดต่างๆ ดังรูปที่ 3.7 (ข)

ในกรณีที่ความถี่ของสัญญาณทั้งสองมีค่าไม่เท่ากัน เช่นในรูปที่ 3.7 (ค) โดยค่า  $\omega_1 \approx 1.1\omega_2$  จะเห็นว่า UP LATCH ปรากฏ PULSE ตามสัดส่วนของ PHASE ที่แตกต่าง ส่วน DOWN LATCH มีค่าเป็น LOW ตลอด ในกรณีที่  $\omega_1 \approx 0.9\omega_2$  ดังรูป 3.7 (ง) DOWN LATCH จะปรากฏ PULSE ส่วน UP LATCH จะเป็น LOW ตลอดเวลา ค่าสัญญาณเฉลี่ย  $\bar{U}_d$  ของ TYPE4 ขึ้นอยู่กับค่า DUTY CYCLE ของ UP และ DOWN LATCH

## สำนักหอสมุดกลาง พระจอมเกล้าลาดกระบัง



รูปที่ 3.7 แสดงลักษณะสัญญาณของ TYPE 4 PD

- (ก) เมื่อ  $U_{1(\omega)}$  LEAD  $U_{2(\omega)}$
- (ข) เมื่อ  $U_{1(\omega)}$  LAG  $U_{2(\omega)}$
- (ค) เมื่อ  $\omega_1 \approx 1.1\omega_2$
- (ง) เมื่อ  $\omega_1 \approx 0.9\omega_2$

1						
1						
2						
3						
4						

ตารางที่ 1 แสดง TYPE ของ PD

### 3.4 วิถีโอ


ในภาวะเริ่มแรก วิถีโอจะออกสวิตเลศความถี่ค่าหนึ่งที่เรียกว่า FREE RUNNING FREQUENCY  $\omega_0$  อันเป็นสภาวะที่ผลจากการเปรียบเทียบเฟสของเฟสดีเทคเตอร์มีค่าเป็นศูนย์ และเมื่อใดก็ตามที่มีการแตกต่างทางเฟสของสัญญาณที่นำมาเปรียบเทียบ จะทำให้ค่าที่ได้จากการเปรียบเทียบเปลี่ยนไป ค่าของความถี่ที่วิถีโอมลิตออกมามีงเปลี่ยนไปด้วย โดยค่าของความถี่ที่เปลี่ยนไปจะมี  $\omega_0$  เป็นจุดศูนย์กลาง โดยวิถีโอเปลี่ยนระดับโวลต์ตรงเป็นสัญญาณความถี่ด้วย

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

คอนเวอร์ชันแกน  $K_o$  ( RADIANT / VOLT ) ความถี่ที่วีซีไอผลิตออกมามีค่าเฟสเออร์เรอร์ให้ชื่อว่า  $\omega_2$  ซึ่งสามารถคำนวณได้จากสมการ

$$\omega_{2(\omega)} = \omega_o + K_o V_{c(\omega)}$$

โดยที่  $V_{c(\omega)}$  เป็นค่าจากการเปรียบเทียบเฟส



รูปที่ 3.8 แสดงความสัมพันธ์ระหว่างความถี่เอาต์พุตของวีซีไอกับ  $V_{c(\omega)}$

วีซีไอที่ดีต้องมีคุณสมบัติดังต่อไปนี้

1. ลักษณะของการแปลงแรงดันไปเป็นความถี่ที่เป็นเชิงเส้น
2. เสถียรภาพของความถี่
3. สามารถใช้กับความถี่สูงได้
4. อัตราขยายสูง
5. พิสัยการติดตามกว้าง
6. การเลือกความถี่ทำได้สะดวก

### 3.5 LOW PASS FILTER

LOW PASS FILTER มีหน้าที่กรองเอาสัญญาณที่เป็นสัญญาณ AC ที่ได้จากเฟสดีเทคเตอร์ให้มาเป็นสัญญาณ DC ในการเปลี่ยนไปเป็นสัญญาณความถี่ค่าต่างๆ ช่วง LOW PASS FILTER จะเป็นตัวกำหนดช่วงของความถี่ที่ระบบจะสามารถ CAPTURE ได้ LOW PASS FILTER มีหลายชนิดด้วยกัน ที่ใช้ในเฟสล็อกเป็นแบบ FIRST ORDER LOW PASS FILTER โดย TRANSFER FUNCTION แสดงได้ดังสมการ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$F(j\omega) = U_{r(j\omega)} / U_{d(j\omega)} = a + b(j\omega) / c + d(j\omega)$$

ชนิดต่างๆ ของ LOW PASS FILTER แสดงดังตารางที่ 2 โดยที่ 1 เป็น PASSIVE RC FILTER ที่ไม่มี ZERO ชนิดที่ 2 เป็น PASSIVE RC FILTER ที่มีทั้ง POLE และ ZERO ชนิดที่ 3 เป็น ACTIVE RC FILTER ที่มี POLE (C=0) และชนิดที่ 4 เป็น ACTIVE RC FILTER ที่ไม่มี ZERO (B,C =0)

Type	PASSIVE		ACTIVE	
	1	2	3	4
Circuit				
Transfer function				
F(jω)	$\frac{1}{1+j\omega r_1}$	$\frac{1+j\omega r_2}{1+j\omega(r_1+r_2)}$	$\frac{1+j\omega r_2}{1+j\omega r_1}$	$\frac{1}{1+j\omega r_1}$
Comment	b=0	a, b, c, d ≠ 0 r <sub>1</sub> = R <sub>1</sub> C    r <sub>2</sub> = R <sub>2</sub> C	c=0	a=c=0


ตารางที่ 2 แสดง TYPE ของ LOW PASS FILTER

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

#### บทที่ 4


### การออกแบบและการทำงานของวงจรสร้างความถี่อ้างอิง

ความถี่อ้างอิงที่ใช้ในวงจรใช้ขนาด 5 KHz แต่ STEP ในการเพิ่มความถี่ของวงจรสามารถทำงานได้ที่ละ 10 KHz เหตุที่ต้องเหลือ  $F_R$  ไว้ที่ 5 KHz แทนที่จะเป็น 10 KHz ตามทฤษฎี ก็เพราะว่าในส่วนของวงจรหารความถี่ สัญญาณที่ได้ออกมามีค่า DUTY CYCLE ไม่เป็น 50% จึงต้องมีการปรับรูปคลื่นโดยการหารด้วยสองอีกทีเพื่อให้มีค่า DUTY CYCLE ตามต้องการ ความถี่อ้างอิง  $F_R$  ใช้ CRYSTAL 4 MHz ผลิตความถี่ออกมาพร้อมกับ NOT GATE 7404 ผ่านวงจรหารสิบสองครั้ง และผ่านวงจรหารสองสามครั้ง ได้ค่าความถี่ออกมา 5 KHz




รูปที่ 4.1 แสดงวงจรกำเนิดความถี่ 4 MHz

ในส่วนของวงจรหารสิบใน IC เบอร์ 74LS90 ซึ่งมีโครงสร้างเป็นวงจร FLIP - FLOP จำนวน 4 ตัว ที่เชื่อมต่อกันเป็นวงจรมับแบบ RIPPLE COUNTER ให้เอาท์พุทออกมาเป็นเลขฐานสอง ดัง DIAGRAM ในรูปที่ 4.2 ซึ่งจะเห็นได้ว่า FLIP - FLOP ทั้ง 4 ตัว ถูกแบ่งออกเป็น 2 ส่วนคือวงจร FLIP - FLOP A จะถูกใช้เป็นตัวหารสอง ส่วนวงจร FLIP - FLOP B, C และ D ซึ่งถูกนำมารวมกันเป็นตัวหาร 5 ทั้งนี้เอาท์พุท QA จะถูกต่อออกมาภายนอกโดยไม่มี การเชื่อมต่อใดๆ กับอินพุทของวงจรมับแบบหาร 5 ซึ่งรับอินพุทเข้ามาทาง FLIP - FLOP B ดังนั้นในกรณีนี้ซึ่งเราต้องการที่จะทำเป็นวงจรหารสิบ เราจึงต้องต่อเอาท์พุทของ QA เข้าไปยังอินพุทของ FLIP - FLOP B ดังรูป 4.3



รูปที่ 4.2 แสดง DIAGRAM ของ 74LS90




รูปที่ 4.3 แสดงการต่อขา 74LS90 ให้เป็นวงจรหารสิบ

ภายใน IC เบอร์ 74LS90 ได้มีส่วนที่เตรียมไว้สำหรับการ RESET ไว้ด้วย ซึ่งการ RESET จะกระทำผ่านขาอินพุต 4 ขา คือ  $R_{\alpha(1)}$ ,  $R_{\alpha(2)}$ ,  $R_{\alpha(1)}$  และ  $R_{\alpha(2)}$  โดยการป้อน LOGIC ต่างๆ ให้กับขา ini ในกรณีนี้เราต้องการให้วงจรทำการนับตามปกติ เราจึงทำการป้อน LOGIC "0" ให้กับอินพุตทั้ง 4 ขานี้


ในส่วนของวงจรหารสองถูกออกแบบโดยใช้ IC เบอร์ 74LS90 ซึ่งประกอบไปด้วย D FLIP - FLOP 2 ตัว โดยมีอินพุต D 1 อินพุต และมีอินพุตแบบอะซิงโครนัส คือ PRESET และ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

CLEAR สำหรับขาอินพุต CLOCK นั้น จะทริกที่ขอบขาขึ้นของสัญญาณ CLOCK ในกรณีนี้เราจะ  
 ต่อขาอะซิงโครนัสให้เป็น HIGH หมด เพราะเราไม่ใช้ในส่วนนี้ ส่วนการต่อ D FLIP - FLOP ให้  
 เป็นวงจรหารสองนั้นทำได้โดยการต่อขา Q ย้อนกลับเข้ามาทางขา INPUT DATA และนำเอาขา Q  
 ไปใช้งานดังแสดงในรูปที่ 4.4



รูปที่ 4.4 แสดงการต่อ D FLIP - FLOP ให้เป็นวงจรหารสอง



รูปที่ 4.5 แสดงวงจรทั้งหมดของส่วนสร้างความถี่อ้างอิง F<sub>0</sub>

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


## บทที่ 5

### การออกแบบวงจรและการทำงานของเฟสล็อกคูล

การอธิบายวงจรในส่วนของเฟสล็อกคูลจะแยกออกเป็น 3 ส่วน ตามส่วนประกอบของเฟสล็อกคูล อันได้แก่ VCO , PHASE DETECTER และ LOW PASS FILTER ในที่นี้ทั้งสามส่วนไม่ได้รวมอยู่ใน IC เบอร์เดียวกัน เพื่อความง่ายต่อการทำความเข้าใจ และอธิบายการทำงาน

#### 5.1 การออกแบบและการทำงานของวีซีโอ

วีซีโอดูกออกแบบให้สามารถผลิตความถี่ครอบคลุมตลอดย่านความถี่ที่ต้องการจาก 10 MHz ถึง 30 MHz แต่เนื่องจากว่า ระบบไม่สามารถที่จะตอบสนองความถี่ตลอดย่านความถี่ 10 MHz ถึง 30 MHz โดยเฟสล็อกคูลชุดเดียวได้ วีซีโอซึ่งถูกออกแบบให้ผลิตความถี่ให้อยู่ในย่านความถี่ตัวละประมาณ 2.5 MHz รวม 8 ตัว แล้วจึงนำเอาเอาท์พุทของวีซีโอมาทำการ MULTIPLEX เพื่อเลือกเอาว่า จะเอาช่วงความถี่ของวีซีโอตัวใดออกไปใช้งาน โดยมีอินพุท CONTROL วีซีโอที่ได้มาจาก PHASE DETECTER ตัวเดียวกัน ซึ่งจะได้พูดถึงรายละเอียดในส่วน ของ PHASE DETECTER อีกที ในการออกแบบเลือกใช้ IC เบอร์ 74S124 ที่เป็น DUAL VCO ที่สามารถผลิตความถี่ได้สูงถึง 80 MHz และมีขา INPUT ENABLE เพื่อเลือกว่าจะใช้งานจากวีซีโอตัวนี้ ซึ่งแสดงดังรูป 5.1



รูปที่ 5.1 แสดงการจัดเรียงขาของ IC เบอร์ 74S124

ที่ขา 4 กับ 5 และ 12 กับ 13 ของ 74S124 เป็นขาที่ใช้สำหรับต่อกับ CAPACITOR ภายนอก อันเป็นตัวกำหนด ค่าความถี่ที่วีซีโอทั้ง 8 ชุด จะมีค่า CAPACITOR ที่นำมาต่อต่างกันออกไป โดยให้  $VCO_1$  ผลิตความถี่ต่ำสุด  $VCO_2$  ผลิตความถี่สูงกว่า  $VCO_1$  ไปเรื่อยๆ จนถึง  $VCO_8$  ซึ่งผลิตความถี่สูงที่สุด

ขา 6 และขา 11 ของ 74S124 แต่ละตัวเป็นขา ENABLE สัญญาณ VCO เอาท์พุทของวีซีโอแต่ละชุด เมื่อใดก็ตามที่ขา 6 หรือขา 11 มีค่าเป็น “ LOW ” VCO ถึงจะปล่อยสัญญาณที่ผลิตได้ออกมา เราจึงนำเอาขา 6 และขา 11 ของ 74S124 ไปต่อกับส่วน MULTIPLEX สัญญาณเพื่อเลือกเอาความถี่ของ VCO ที่จะเอาสัญญาณความถี่ของ VCO ตัวใดออกไปใช้งาน




รูปที่ 5.2 แสดงวีซีโอ 1 ชุด

## 5.2 การออกแบบและการทำงานของเฟสล็อกเทคเตอร์


ในส่วนของเฟสล็อกเทคเตอร์เลือกใช้ TYPE2 ซึ่งเป็น EXCLUSIVE OR GATE ด้วย IC เบอร์ 74S124 สัญญาณจะถูกส่งมาเปรียบเทียบกับขา 1 และขา 2 ส่วนขา 3 เป็นเอาท์พุทที่ได้จากการเปรียบเทียบ สัญญาณในกรณีต่างๆ เช่น เมื่อแสดงคังรูปที่ 5.3 ,5.4 ,5.5 และรูปที่ 5.6 ความแตกต่างเฟสเป็นค่าต่างๆ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 5.3 แสดงสัญญาณเมื่อเฟสแตกต่างกันประมาณ  $0^\circ$


- เส้นที่ 1 แสดง  $F_R$
- เส้นที่ 2 แสดง  $F_O$
- เส้นที่ 3 แสดงเอาต์พุตของ PD



รูปที่ 5.4 แสดงสัญญาณเมื่อเฟสต่างกันประมาณ  $90^\circ$


- เส้นที่ 1 แสดง  $F_R$
- เส้นที่ 2 แสดง  $F_O$
- เส้นที่ 3 แสดงเอาต์พุตของ PD

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 5.5 แสดงสัญญาณเมื่อเฟสต่างกันประมาณ  $180^\circ$

- เส้นที่ 1 แสดง  $F_R$
- เส้นที่ 2 แสดง  $F_O$
- เส้นที่ 3 แสดงเอาต์พุตของ PD



รูปที่ 5.6 แสดงสัญญาณเมื่อระบบ LOCK กับความถี่ HARMONIC


- เส้นที่ 1 แสดง  $F_R$
- เส้นที่ 2 แสดง  $F_O$
- เส้นที่ 3 แสดงเอาต์พุตของ PD

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

PHASE DETECTOR ในวงจรมีเพียงตัวเดียว ในขณะที่ VCO มี 8 จุด PHASE DETECTOR จะทำการเปรียบเทียบความถี่อ้างอิง  $F_R$  กับความถี่เอาต์พุตจากวีซีโอ โดยผ่าน MULTIPLEX เป็นตัวเลือกว่าจะนำค่าความถี่จากวีซีโอตัวใดมาเปรียบเทียบกับความถี่อ้างอิง ซึ่งถูกควบคุมจากไมโครโปรเซสเซอร์อีกที

### 5.3 การออกแบบและการทำงานของ LPP


เลือกใช้ LOW PASS FILTER ชนิดที่ 1 ซึ่งเป็นชนิด RC PASSIVE FILTER แบบไม่มี ZERO



รูปที่ 5.7 แสดงวงจร LPP


สัญญาณที่เข้ามาที่อินพุตของ LOW PASS FILTER ซึ่งเป็น PULSE ที่เกิดจากความแตกต่างเฟสของสัญญาณที่นำมาเปรียบเทียบ จะถูก FILTER ให้กลายเป็นสัญญาณ DC โดยค่า VOLTAGE ที่ได้จะมีค่ามากเมื่อค่าความแตกต่างเฟสเป็น  $180^\circ$  และให้ค่าต่ำสุดเมื่อความแตกต่างเฟสเป็น  $0^\circ$  และมีค่าประมาณ 50 % ของ SUPPLY VOLTAGE เมื่อความแตกต่างของเฟสเป็น  $90^\circ$  ดังแสดงในรูปที่ 5.8 ,5.9 และ 5.10 ตามลำดับ

เนื่องจากสัญญาณที่ได้ออกมาจากเอาต์พุตของเฟสดีเทคเตอร์ชนิด TYPE2 ที่เลือกใช้นั้น ไม่มีส่วนของผลบวกและผลต่างเหมือนกับเฟสดีเทคเตอร์ชนิด TYPE1 ที่เป็นแบบ ANALOG สัญญาณที่ได้จากการเปรียบเทียบจะอยู่ในรูป PULSE ที่ขึ้นอยู่กับความแตกต่างรูปถ่ายจริงทางเฟสของสัญญาณที่ได้กล่าวมาแล้ว ดังนั้น LPP จึงถูกใช้ในการแปลงสัญญาณเอาต์พุตของเฟสดีเทคเตอร์ให้อยู่ในรูป DC SIGNAL เพื่อส่งไปควบคุม VCO เท่านั้น



รูปที่ 5.8 แสดงสัญญาณเมื่อความต่างเฟสเป็น  $180^\circ$


- เส้นที่ 1 แสดงสัญญาณอินพุต
- เส้นที่ 2 แสดงสัญญาณที่เอาต์พุต



รูปที่ 5.9 แสดงสัญญาณเมื่อความต่างเฟสเป็น  $0^\circ$

- เส้นที่ 1 แสดงสัญญาณที่อินพุต
- เส้นที่ 2 แสดงสัญญาณที่เอาต์พุต


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 5.10 แสดงสัญญาณเมื่อความต่างเฟสเป็น  $90^\circ$


- เส้นที่ 1 แสดงสัญญาณที่อินพุต

- เส้นที่ 2 แสดงสัญญาณที่เอาต์พุต




รูปที่ 5.11 แสดงสัญญาณเอาต์พุตของวิธีไอซาคที่ 1

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 5.12 แสดงสัญญาณเอาร์ทพุทของวีซีไอชุดที่ 2




รูปที่ 5.13 แสดงสัญญาณเอาร์ทพุทของวีซีไอชุดที่ 3

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 5.14 แสดงสัญญาณเอาต์พุตของวีซีไอชุดที่ 4




รูปที่ 5.15 แสดงสัญญาณเอาต์พุตของวีซีไอชุดที่ 5

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 5.16 แสดงสัญญาณเอาต์พุตของวีซีไอชุดที่ 6




รูปที่ 5.17 แสดงสัญญาณเอาต์พุตของวีซีไอชุดที่ 7

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 5.18 แสดงสัญญาณเอาต์พุตของวีซีไอชุดที่ 8



รูปที่ 5.19 แสดงสัญญาณเอาต์พุตของโมดูลีพีแอลดี


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## บทที่ 8


### การออกแบบและการทำงานของวงจรการควมดี

#### 6.1 การทำงานของ 74F192

ปัจจุบันวงจรการคูณรวมอยู่ภายในวงจรรวมไอซีเพียงตัวเดียว ทำให้สะดวกในการเลือกใช้  
อย่างมากในการออกแบบเลือกใช้ IC เบอร์ 74F192 ซึ่งมีการจัดเรียงขา และ DIAGRAM ของ  
วงจรดังรูปมรา 6.1 และ 6.2 ตามลำดับ




รูปที่ 6.1 แสดงการจัดเรียงขาของ 74F192



รูปที่ 6.2 แสดง TIMMING DIAGRAM ของ 74F192

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 6.3 แสดง CIRCUIT DIAGRAM ของ 74F192

จากรูปที่ 6.1 จะเห็นว่า วงจรสามารถทำการนับขึ้นและนับลงได้ โดยการป้อนสัญญาณให้กับขาอินพุต UP COUNT (ขา5) เมื่อต้องการให้วงจรนับขึ้น และขอน CLOCK ให้กับขาอินพุต UP DOWN (ขา14) เมื่อต้องการให้วงจรนับลง สำหรับอินพุตที่ไม่ได้ใช้งานจะทำการต่อกับ HIGH LOGIC คือช่วงที่กำหนดให้วงจรนับขึ้น ขาอินพุต DOWN COUNT จะต้องต่อกับ LOGIC "1" และจะต้องต่อ LOGIC "1" ให้กับขาอินพุต UP COUNT เมื่อทำการ SET วงจรให้นับลงและเนื่องจาก CLOCK ถูกต่อผ่าน INVERTER ก่อนที่ป้อนให้กับ FLIP - FLOP จึงทำให้วงจรถูกทริกที่ขอบขาขึ้นของสัญญาณคล็อกที่ป้อนให้กับวงจรผ่านขา UP COUNT หรือ DOWN COUNT

เมื่อทำการต่อ 74F192 เป็นวงจรหารที่สามารถเลือกค่าได้ ซึ่งต้องหาค่าในการหารสูงพอสมควร จึงต้องมีการต่อ 74F192 รวมกันทั้งหมด 4 ตัว เป็นวงจรหาร N ซึ่งในการใช้งานเรากำหนดให้ทำการนับลงอย่างเดียว สำหรับเอาท์พุทของวงจรถูกนำออกทางขา BORROW ของ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

วงจรมีทางด้านขวาสุด โดยความถี่ที่ได้ขึ้นอยู่กับสัญญาณคล็อกและข้อมูลที่ป้อนให้แก่ขาอินพุต A - D ซึ่งเป็นตัวเลขค่า N ในการหารของวงจรมีทุกตัว ซึ่งค่าในการหาร สามารถคำนวณได้จากสมการ


$$F_{OUT} = F_{IN} / N$$

เมื่อ  $F_{OUT}$  = ความถี่ของสัญญาณทางเอาต์พุต

$F_{IN}$  = ความถี่ของสัญญาณ CLOCK ทางอินพุต

N = ค่าที่ต้องการ

$$N = 1.A + 2.B + 4.C + 8.D + 10.E + 20.F + 40.G + 80.H \\ + 100.I + 200.J + 400.K + 800.L + 1000.M + 2000.N \\ + 4000.O + 8000.P$$



รูปที่ 6.4 แสดงวงจรมหาร N

## 6.2 การกำหนดค่าหารความถี่ N

จากสมการ  $F_o = N \cdot F_R$  ความถี่สูงสุดที่เราต้องการคือ 30 MHz ความถี่ต่ำสุดที่เราต้องการคือ 10 MHz และความถี่อ้างอิง  $F_R$  เท่ากับ 10 KHz เพราะฉะนั้นจะได้ว่า

$$N_{MAX} = F_{OMAX} / F_R \\ = 30 \text{ MHz} / 10 \text{ KHz} \\ = 3000$$

$$N_{MIN} = F_{OMIN} / F_R \\ = 10 \text{ MHz} / 10 \text{ KHz} \\ = 1000$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

N ในการกำหนดค่าในการหารความถี่มีค่าจาก 1000 ถึง 3000 ซึ่งเป็นค่าที่จะต้องป้อนให้ แก่วงจรหาร N แต่ละตัว ซึ่งต้องการเป็นตัวเลข BCD CODE

สมมุติว่าเราต้องการความถี่ 25.24 MHz เราจะต้องกำหนดค่าหาร N เป็นค่า 2524 (คำนวณ ได้จากสมการ) เพราะฉะนั้นค่าที่ป้อนให้ IC ตัวที่ 1 ของชุดหารความถี่ จะเป็นเลข 0010B และ ข้อมูลที่ป้อนให้ IC<sub>2</sub> คือ 0101B ข้อมูลที่ป้อนให้ IC<sub>3</sub> คือ 0010 B ข้อมูลที่ป้อนให้ IC<sub>4</sub> 8nv 0100B ซึ่งจะสังเกตได้ว่า IC<sub>1</sub> ทำการหารค่าในหลัก 1000 IC<sub>2</sub> ทำการหารค่าในหลัก 100 IC<sub>3</sub> ทำการหาร ค่าในหลัก 10 และ IC<sub>4</sub> ทำการหารค่าในหลักหน่วย



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สถาปัตยกรรมของ MCS - 51

7.1 คุณสมบัติของ MCS - 51

คุณสมบัติที่สำคัญๆ ของ MCS - 51 มีดังนี้

1. ต้องการไฟเลี้ยง 5 โวลต์
2. มีหน่วยความจำสำหรับเก็บโปรแกรมควบคุมการทำงานอยู่ในชิปจำนวน 4 kbyte ( บางเบอร์ไม่มีหน่วยความจำในส่วนนี้ )
3. มีหน่วยความจำสำหรับเก็บข้อมูลทั่วไป (RAM) อยู่ในชิปจำนวน 128 byte
4. สามารถใช้หน่วยความจำสำหรับเก็บโปรแกรมและข้อมูลที่อยู่ภายนอกชิปอย่างละ 64 byte แยกจากกัน
5. คำสั่งส่วนใหญ่ใช้เวลาเพียง 1  $\mu$ s เมื่อใช้ CLOCK 12 MHz
6. มีพอร์ทที่สามารถรับและส่งข้อมูลได้ทั้งสองทิศทาง จำนวน 4 พอร์ท พอร์ทละ 8 บิต หรือใช้งานเป็นพอร์ทขนาด 1 บิต แยกจากกัน ทำให้เสมือนว่ามีพอร์ท 1 บิต ใช้งานได้ 32 พอร์ท
7. รับและส่งข้อมูลแบบอนุกรมได้ในตัว โดยสามารถกำหนดอัตราเร็วในการรับส่ง (BAUD RATE) ได้ตั้งแต่ 300 ถึง 375 kb / s
8. จัดลำดับความสำคัญของสัญญาณอินเทอร์รัปต์ได้ 2 ระดับ
9. มีรีจิสเตอร์สำหรับใช้งานเป็นไทม์เมอร์ หรือเคาน์เตอร์เพื่อนับจำนวนสัญญาณนาฬิกาภายในชิป หรือนับการเปลี่ยนแปลงสถานะของสัญญาณภายนอกขนาด 16 บิต จำนวน 2 ตัว เพื่อใช้สำหรับนับพัลส์ วัดความกว้างของพัลส์หรือใช้วัดช่วงเวลา
10. จำนวนหน่วยความจำสำหรับเก็บข้อมูลภายในบางส่วนสามารถเข้าถึงข้อมูลทั้งในระดับไบต์และระดับบิต
11. มีคำสั่งคูณและหารเลขขนาด 8 บิต ในตัวเอง
12. สามารถประมวลผลแบบบูลีน เพื่อใช้ในงานควบคุมโดยเฉพาะ
13. ใช้โปรแกรมของไมโครคอนโทรลเลอร์ตระกูล MCS - 48 ได้

ไมโครคอนโทรลเลอร์ตระกูล MCS - 51 เบอร์ที่จะดูว่าเป็นพื้นฐานของตระกูลนี้คือเบอร์ 8051, 8751 และ 8031 ซึ่งมีจำนวนขาภายนอก 40 ขาเท่ากัน ใช้เวลาในการปฏิบัติคำสั่งในแต่ละคำสั่งเท่ากัน ใช้แรงดันไฟฟ้าเท่ากัน แต่สิ่งที่แตกต่างกันระหว่างเบอร์ทั้งสามคือ ขนาดของหน่วย



หน้าที่การใช้งานแต่ละขาของชิปตระกูล MCS - 51 มีดังนี้

- ขา VSS (ขา 20) สำหรับต่อลงกราวด์
- ขา VCC (ขา 40) สำหรับต่อไฟเลี้ยงกระแสตรงขนาด 5 โวลท์
- ขาพอร์ท 0 (ขา 32-39) มี 8 ขา ใช้เป็นขาของพอร์ท 0 ขนาด 8 บิต (P0.0 - P0.7)

แบบสองทิศทาง พอร์ทนี้สามารถใช้งานเป็นอินพุตเอาต์พุตทั่วไปได้ ซึ่งหากต้องการใช้งานเป็นอินพุตพอร์ทต้องป้อนค่า "1" ไปให้แต่ละบิตของพอร์ทนี้ก่อน นอกจากนี้แล้วพอร์ท 0 ยังใช้ในการติดต่อกับหน่วยความจำสำหรับเก็บข้อมูล และโปรแกรมภายนอกชิปได้ โดยการส่งแอดเดรสไบต์ต่ำ (A0 - A7) และมัลติเพล็กซ์กับการรับส่งข้อมูล (D0 - D7) จากหน่วยความจำภายนอกในการเขียนหรืออ่านข้อมูล โดยมีวงจรพุลอัพภายใน

- ขาพอร์ท 1 (ขา 1-8) มี 8 ขา เป็นของพอร์ท 1 (P1.0 - P1.7) สามารถใช้งานเป็นอินพุตเอาต์พุตทั่วไปได้ หากต้องการใช้งานเป็นอินพุต ต้องป้อนค่า "1" ไปให้ทุกบิตก่อนเช่นกัน ขา P1.0 และ P1.1 ในเบอร์ 8052 ยังสามารถใช้งานอย่างอื่นได้อีก

- ขาพอร์ท 2 (ขา 21-28) มี 8 ขา เป็นของพอร์ท 2 (P2.0 - P2.7) ขนาด 8 บิต พอร์ทนี้ยังสามารถใช้เป็นอินพุตเอาต์พุตทั่วไปได้ โดยหากต้องการใช้งานเป็นอินพุตต้องป้อนค่า "1" ไปยังแต่ละบิตก่อน นอกจากนี้แล้วพอร์ท 2 ยังถูกใช้ในการติดต่อกับหน่วยความจำสำหรับเก็บโปรแกรมและข้อมูลภายนอกด้วย โดยใช้สำหรับการส่งแอดเดรสไบต์สูง (A8 - A15) และมีวงจรพุลอัพภายใน

- ขาพอร์ท 3 (ขา 10 -17) มี 8 ขา เป็นของพอร์ท 3 (P3.0 - P3.7) ใช้งานเป็นอินพุตเอาต์พุตทั่วไปได้ นอกจากนี้แล้วยังถูกใช้งานในหน้าที่พิเศษอีกหลายอย่างดังนี้

- ขา P3.0 ใช้รับข้อมูลจากภายนอกแบบอนุกรม
- ขา P3.1 ใช้ส่งข้อมูลออกไปภายนอกแบบอนุกรม
- ขา P3.2 ใช้เป็นอินพุตเพื่อรับสัญญาณอินเทอร์รัปต์ชนิด 0
- ขา P3.3 ใช้เป็นอินพุตเพื่อรับสัญญาณอินเทอร์รัปต์ชนิด 1
- ขา P3.4 สัญญาณอินพุตให้เคาน์เตอร์ของไทม์เมอร์ 0
- ขา P3.5 สัญญาณอินพุตให้เคาน์เตอร์ของไทม์เมอร์ 1
- ขา P3.6 ใช้เป็นสัญญาณควบคุมการเขียนข้อมูลไปยังหน่วยความจำสำหรับเก็บโปรแกรมภายนอกชิป
- ขา P3.7 ใช้เป็นสัญญาณควบคุมการอ่านข้อมูลจากหน่วยความจำสำหรับเก็บโปรแกรมภายนอกชิป

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

- ขา RST (ขา 9) ใช้สำหรับการรีเซ็ตวงจรทุกอย่างที่อยู่ภายในชิป เพื่อเริ่มต้นการทำงานใหม่ เมื่อต้องการรีเซ็ตชิป MCS - 51 ขา RST ต้องมีสถานะ "1" เป็นเวลาอย่างน้อย 2 แมกซ์ซินไซเคิล ระหว่างที่ออสซิลเลเตอร์ยังทำงานอยู่


- ขา ALE / PROG (ขา 30) ใช้สำหรับส่งสัญญาณออกไปภายนอก เพื่อควบคุมการ LATCH ค่าแอดเดรสไบต์ต่ำจากพอร์ท 0 ในระหว่างการติดต่อกับหน่วยความจำ สำหรับเก็บโปรแกรมหรือข้อมูลภายนอกชิป

- ขา PSEN (ขา 29) ใช้ส่งสัญญาณสโตรบ เพื่ออ่านคำสั่งจากโปรแกรมที่เก็บไว้ในหน่วยความจำภายนอกชิป เมื่อชิปทำงานด้วยโปรแกรมจากภายนอก ขานี้จะส่งสัญญาณจากสโตรบ 2 ครั้ง ในแต่ละครั้งแมกซ์ซินไซเคิล

- ขา EA / VPP (ขา 31) เป็นขาที่ใช้เลือกจะให้ MCS - 51 ทำงานจากโปรแกรมที่อยู่ภายในชิปหรืออยู่ภายนอกชิป โดยถ้าหากขานี้มีสถานะเป็นศูนย์ หมายถึงให้ใช้โปรแกรมที่อยู่ภายนอกชิป

- ขา XTAL 1 (ขา 19) ใช้ต่อคริสตัลภายนอก โดยเป็นอินพุตเข้าสู่วงจรออสซิลเลเตอร์

- ขา XTAL 2 (ขา 18) ใช้ต่อคริสตัลภายนอก โดยเป็นเอาต์พุตเข้าสู่วงจรออสซิลเลเตอร์




รูปที่ 7.2 แสดงวงจรสำหรับรีเซ็ต MCS - 51 โดยอัตโนมัติเมื่อเริ่มจ่ายพลังงาน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### 7.3 โครงสร้างภายในของ MCS - 51

โครงสร้างภายในของ MCS - 51 แสดงดังรูป 7.3



รูปที่ 7.3 แสดง โครงสร้างภายในของ MCS - 51

MCS - 51 ทุกเบอร์จะแบ่งหน่วยความจำออกเป็น 2 ส่วนคือ

- หน่วยความจำสำหรับเก็บโปรแกรม ( PROGRAM MEMORY )
- หน่วยความจำสำหรับเก็บข้อมูล ( DATA MEMORY )

สำหรับหน่วยความจำสำหรับเก็บโปรแกรม ในบางเบอร์จะไม่มีส่วนนี้ ทำให้ต้องเก็บโปรแกรมไว้ภายนอกทั้งหมด ส่วนหน่วยความจำสำหรับเก็บข้อมูลทุกเบอร์จะมีส่วนนี้


หน่วยความจำสำหรับเก็บโปรแกรม ถูกแบ่งออกเป็นสองส่วน คือหน่วยความจำ สำหรับเก็บโปรแกรมภายในชิป ( INTERNAL PROGRAM MEMORY ) และหน่วยความจำสำหรับเก็บโปรแกรมภายนอกชิป ( EXTERNAL PROGRAM MEMORY ) ขนาด หน่วยความจำสำหรับเก็บโปรแกรมภายในชิปมีขนาดตั้งแต่ 0, 4, 8, 16 kbyte ขึ้นอยู่กับเบอร์ของชิป

หน่วยความจำสำหรับเก็บข้อมูล แบ่งเป็น INTERNAL และ EXTERNAL MEMORY เช่นกัน สำหรับหน่วยความจำสำหรับเก็บข้อมูลภายในชิปของ MCS - 51 แบ่งออกเป็น 2 ส่วนคือ

- ส่วนที่ใช้เก็บข้อมูลทั่วไป
- ส่วนที่ใช้เป็นรีจิสเตอร์เฉพาะ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

โครงสร้างของหน่วยความจำสำหรับเก็บข้อมูลภายในแสดงในรูป 7.4



รูปที่ 7.4 แผนภาพแสดงหน่วยความจำสำหรับเก็บข้อมูลภายในชิป MCS - 51

หน่วยความจำส่วนที่เก็บข้อมูลทั่วไปภายในชิป มีไว้สำหรับเก็บข้อมูลในขณะที่ทำงาน ส่วนหน่วยความจำเก็บข้อมูลภายในชิปที่ใช้เป็นรีจิสเตอร์ใช้งานเฉพาะ ใช้เป็นที่สำหรับเก็บข้อมูลภายใน MCS - 51 ทุกเบอร์จะมีหน่วยความจำสำหรับเก็บข้อมูลทั่วไปภายในชิปอย่างน้อย 128 byte ไปจนถึง 256 byte ทั้งนี้ขึ้นอยู่กับเบอร์ของชิป หน่วยความจำสำหรับเก็บข้อมูลทั่วไปภายในชิปบริเวณ 128 byte แรกมีชื่อเรียกว่า "LOWER 128" และในบริเวณ 128 byte หลัง ที่มีเพียงในบางเบอร์มีชื่อเรียกว่า "UPPER 128" ดังแสดงในรูป 7.5

FFH	หน่วยความจำสำหรับเก็บข้อมูลในส่วนนี้ มีใน MCS-51 บางเบอร์เท่านั้น
80H 7FH	
2FH	บริเวณหน่วยความจำที่เข้าถึงได้โดยตรง จำนวน 16 ไบต์ x 8 = 128
20H	รีจิสเตอร์ใช้งานทั่วไป 80-87 กลุ่มที่ 4
13H	รีจิสเตอร์ใช้งานทั่วไป 80-87 กลุ่มที่ 3
10H	รีจิสเตอร์ใช้งานทั่วไป 80-87 กลุ่มที่ 2
0BH	รีจิสเตอร์ใช้งานทั่วไป 80-87 กลุ่มที่ 1
00H	

รูปที่ 7.5 แสดงหน่วยความจำสำหรับเก็บข้อมูลทั่วไปภายในชิป

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

หน่วยความจำสำหรับเก็บข้อมูลทั่วไปภายในชิปบริเวณ 128 byte หลัง ( ตำแหน่ง 80H ขึ้นไป ) จะมีตำแหน่งตรงกับหน่วยความจำสำหรับเก็บข้อมูลภายในชิป ที่ใช้งานเป็นรีจิสเตอร์ใช้งานเฉพาะแต่ละจะใช้วิธีการเข้าถึงข้อมูลที่ไม่เหมือนกัน จึงไม่สามารถอยู่บนตำแหน่งเดียวกันได้


รีจิสเตอร์ใช้งานเฉพาะ การควบคุมการทำงานของวงจรรภายใน MCS - 51 จะถูกกระทำผ่านรีจิสเตอร์ที่ถูกกำหนดไว้ล่วงหน้าแล้ว ที่เรียกว่ารีจิสเตอร์ใช้งานเฉพาะ รีจิสเตอร์ใช้งานเฉพาะ แสดงในรูป 7.6

8 ไบต์

F8									FF
F0	B								F7
E8									EF
E0	ACC								E7
D8									DF
D0	PSW								D7
C8	(T2CON)	(RCAP2L)	(RCAP2H)	(TL2)	(TH2)				CF
C0									C7
B8	IP								BF
B0	P3								B7
A8	IE								AF
A0	P2								A7
98	SCON	SBUF							9F
90	P1								97
88	TCON	TMOB	TLO	TL1	TH0	TH1			8F
80	PO	SP	DPL	DPL				PCON	87

รูปที่ 7.6 แสดงโครงสร้างและตำแหน่งของรีจิสเตอร์ใช้งานเฉพาะใน MCS - 51

นอกจากนี้แล้วรีจิสเตอร์สำหรับใช้งานทั่วไปที่ผู้เขียนสามารถนำมาใช้ได้คือ รีจิสเตอร์ A , B ซึ่งอยู่ในรีจิสเตอร์ใช้งานเฉพาะแต่ไม่เรียกว่าเป็นรีจิสเตอร์ใช้งานเฉพาะ เพราะไม่ถูกกำหนดหน้าที่ใช้งานโดยตรง และรีจิสเตอร์ใช้งานทั่วไปอีกชุดหนึ่ง คือ  $R_0 - R_7$  ซึ่งอยู่ในหน่วยความจำสำหรับเก็บข้อมูลทั่วไปภายในชิปบริเวณ 128 byte แรก ซึ่งมีทั้งหมด 4 กลุ่ม แต่ละกลุ่มประกอบด้วยรีจิสเตอร์จำนวน 8 ตัว ( $R_0 - R_7$ ) และมีชื่อเรียกเหมือนกัน ดังนั้นรีจิสเตอร์ใช้งานทั่วไป  $R_0 - R_7$  ใน MCS - 51 จึงมีทั้งหมด 32 ตัว ในการทำงานในขณะใดๆ รีจิสเตอร์ ทั้ง 4 กลุ่ม จะถูกใช้ 1 กลุ่มเท่านั้น โดยการ SET หรือ CLEAR บิต RS0 , RS1 ในรีจิสเตอร์ใช้งานเฉพาะ PSW




รูปที่ 7.7 แสดงการเลือกใช้รีจิสเตอร์ใช้งานทั่วไป  $R_0 - R_7$  ในแต่ละกลุ่ม

TIMER / COUNTER ใน MCS - 51 สามารถทำงานเป็นไทม์เมอร์ หรือ เคาน์เตอร์ได้ โดยสามารถควบคุม ไทม์เมอร์หรือเคาน์เตอร์ได้จากวงจรภายนอก (ควบคุมด้วยสัญญาณที่ขา (INT 0 , INT 1 ) หรือควบคุมจากโปรแกรม


พอร์ตสื่อสารข้อมูลแบบอนุกรม MCS - 51 สามารถสื่อสารข้อมูลแบบอนุกรมได้โดยไม่ต้องพึ่งพาอุปกรณ์ภายนอกแต่อย่างใด ในด้านอัตราเร็วการรับและส่งข้อมูลสามารถกำหนดได้ตามความต้องการของผู้ใช้





รูปที่ 8.2 แสดงการต่อ 8031 กับพอร์ท 8255

8255 ตัวแรก PORT A ถูกใช้ต่อเป็นเอาต์พุตที่พว่ป้อน DATA ให้แก่ DISPLAY ที่เป็น SEVEN SEGMENT จำนวน 4 หลัก ส่วน PORT B ถูกใช้ 4 เส้นคือ PB 0, PB 1, PB 2, PB 3 ใช้ในการเลือก DISPLAY ว่าจะให้ DISPLAY หลักใดติด โดย PB 0, PB 1, PB 2, PB 3 เลือก DISPLAY หลัก A, B, C และหลัก D ตามลำดับ ส่วน PORT C ถูกใช้งาน 7 เส้น ยกเว้น PORT C0 ไม่ถูกใช้งาน PORT C ทั้ง 7 ตัว ถูกต่อรวมกับ KEYBOARD ขนาด 3 x 4 หลัก ดังแสดงในรูป 8.3




รูปที่ 8.3 แสดงการต่อ 8255 กับอุปกรณ์ภายนอก

8.2 โครงสร้างทางซอฟต์แวร์

การควบคุมการทำงานของโปรแกรมถูกกำหนดดังต่อไปนี้


1. รับข้อมูลเข้ามาทาง KEY BOARD
2. แสดงผลออกทาง DISPLAY
3. เมื่อข้อมูลที่ป้อนเข้ามาตัวแรกเป็นศูนย์ DISPLAY จะไม่แสดงตัวเลข "0"
4. เมื่อทำการกดจุด หรือ KEY ENTER ในตอนแรกเครื่องจะไม่สนใจ
6. หลังจากป้อนข้อมูลแล้วกด KEY ENTER ถ้าข้อมูลไม่อยู่ใน RANGE ( 10 MHz ถึง 30 MHz ) DISPLAY จะ SHOW "-BER" แต่ถ้าข้อมูลอยู่ใน RANGE DISPLAY จะ SHOW ค่า DATA ที่ป้อนเข้ามา และมีสัญญาณออกมาทางเอาต์พุต
7. หลังจากป้อนค่าข้อมูล และ ใ้สัญญาณ SQUARE WAVE ที่เอาต์พุตแล้ว เมื่อต้องการป้อนข้อมูลค่าใหม่ ต้องทำการ CLEAR DATA ก่อนโดยการจุด

การทำงานของระบบของโปรแกรมแสดงได้ดัง FLOW CHART




รูปที่ 8.4 แสดง FLOW CHART ของ MAIN PROGRAM :

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 8.5 แสดง FLOW CHART ของการ CHECK DATA RANGE

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 8.6 แสดง FLOW CHART ของการเลือกให้ VCO ทำงาน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า, ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การ MULTIPLEX สัญญาณ

เนื่องจากเราจำเป็นต้องใช้วิธีโอทั้งหมด 8 ชุด ดังนั้นจึงต้องมีส่วนมัลติเพล็กซ์สัญญาณ เพื่อเป็นตัวเลือกที่จะใช้วิธีโอตัวใดให้เอาท์พุทออกมา สัญญาณที่ได้จากวิธีโอจะถูกนำไปเปรียบเทียบกับค่าความถี่อ้างอิง  $F_x$  ได้ค่าที่สออร์รเวอร์กับขนาดความคุมการผลิตความถี่ของวิธีโออีกที IC 74S151 ถูกเลือกมาใช้ในการ MULTIPLEX ร่วมกับ 74LS138 มีวงจรการทำงานดังรูป




รูปที่ 9-1 วงจรการ MULTIPLEX สัญญาณ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สัญญาณเอท์พุทของวีซีโอแต่ละชุดถูกต่อเข้าเป็นสัญญาณอินพุทของ 74S151 โดยที่ขาอินพุท ENABLE ของ VCO แต่ละตัวจะถูกต่ออยู่กับอินพุทของ 74LS138 ซึ่งมีหน้าที่ในการเลือกว่าจะให้วีซีโอชุดใดทำหน้าที่ในการผลิตความถี่ออกมา ซึ่งสัญญาณในการเลือกวีซีโอของ 74S151 กับ 74LS138 เป็นสัญญาณที่ถูกควบคุมจากไมโครโปรเซสเซอร์ ที่มาจากที่เดียวกัน โดยมีการกำหนดช่วงของความถี่ของวีซีโออยู่ที่ 2.5 MHz ทุกตัว ตัวแรกผลิตความถี่ที่ 10.00 MHz ถึง 12.50 MHz ตัวที่สองผลิตความถี่ ที่ 12.50 MHz ถึง 15.00 MHz ไปเรื่อยๆ จนถึงวีซีโอตัวสุดท้าย จะทำการผลิตความถี่ที่ 27.50 MHz ถึง 30.00 MHz ขาสัญญาณควบคุมการผลิตความถี่ของวีซีโอจะถูกต่อรวมกัน ดังนั้นจึงต้องนำเอา 74LS138 มาเลือกว่าจะให้ตัวใดทำงานในเวลาใด เพื่อไม่ให้สัญญาณรบกวนกัน



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปแสดงวงจรรวม

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## สรุปและวิจารณ์


การทำงานของเครื่องอยู่ในย่านความถี่สูง อุปกรณ์ต่างๆ จึงค่อนข้างที่จะหายาก บางตัวสามารถหาซื้อได้แต่หาซื้อ DATA ได้ยากมาก ในการออกแบบก็มีความยากลำบากพอสมควร วงจรที่นำเสนอเป็นวงจรพื้นฐาน จึงมีประโยชน์ในการศึกษา และพัฒนางาน เพื่อใช้งานให้มีประสิทธิภาพยิ่งขึ้น ในการนำ MCS - 51 มาใช้งาน เนื่องจากว่าเราจำเป็นต้องติดต่อกับหน่วยความจำภายนอก ทำให้พอร์ทที่มีอยู่ของ MCS - 51 ถูกนำไปใช้เป็น BUS สำหรับ ADDRESS ส่วนหนึ่ง จึงจำเป็นต้องทำการขยายพอร์ทโดยการต่อ 8255 เพิ่มเข้ามาอีก 2 ตัว

ในการส่งสัญญาณเป็นสัญญาณ BCD CODE ไปให้กับส่วน PROGRAMMABLE DIVIDER มีการ SWAP สัญญาณ BCD CODE ที่มี 4 บิต มารวมกัน BCD CODE อีกชุดหนึ่งได้เป็นข้อมูลขนาด 8 บิต ทั้งนี้เพราะในการส่งข้อมูลออกพอร์ทเราใช้ 8 บิต ดังนั้นจึงใช้พอร์ท 2 พอร์ท ในการส่งข้อมูลออกไปให้ PROGRAMMABLE DIVIDER


ระบบสังเคราะห์ความถี่ FREQUENCY SYNTHESIZER เป็นวงจรผลิตสัญญาณความถี่ที่สามารถทำการเปลี่ยนแปลงค่าความถี่ได้ง่ายมาก ซึ่งถูกควบคุมจากไมโครโปรเซสเซอร์ แต่สิ่งที่ได้กล่าวมาแล้วว่าอุปกรณ์ที่ใช้ต้องเป็นในเรื่องของ SPEED เป็นพิเศษในการซื้ออุปกรณ์จึงค่อนข้างที่จะหายาก ซึ่งในวงจรบางตัวจำเป็นต้องใช้อุปกรณ์ที่มี SPEED ที่ต่ำลงมา เพราะหาอุปกรณ์ที่มี SPEED สูงๆ ไม่ได้ จึงมีผลทำให้รูปคลื่นที่ได้ออกมาไม่ค่อยมีประสิทธิภาพมากนัก

ในส่วนของไอซีที่ใช้ผลิตความถี่ VCO 74S124 ที่เลือกใช้ ซึ่งสามารถผลิตความถี่ได้ถึง 80 MHz แต่ในการทดลองทำให้บางตัวเสียไป เหลือใช้งานได้เพียงตัวเดียว ซึ่งจำเป็นต้องใช้ทั้งหมด 4 ตัว และในตอนนี้ยังหาซื้อ 74S124 มาใช้งานไม่ได้ การผลิตความถี่ของระบบจึงใช้ 74LS629 แทน แต่ 74LS629 ไม่สามารถใช้ความถี่ออกมาในช่วงของความถี่ที่ต้องการได้ เครื่องจึงทำงานได้ไม่สมบูรณ์นัก

จากรูปที่ 10.1 และรูปที่ 10.2 ซึ่งเป็นรูปแสดงสัญญาณความถี่ใช้งานกับสัญญาณที่อินพุทของมัลติเพล็กซ์ ที่ความถี่เดียวกันค่าหนึ่ง ซึ่งถูกผลิตออกมาจากวีซีไอชุดเดียวกัน โดยที่รูปที่ 10.1 เป็นอินพุท ส่วนรูปที่ 10.2 เป็นเอาต์พุทของชุดมัลติเพล็กซ์และเป็นความถี่ใช้งานเหมือนกัน แต่สัญญาณที่ผ่าน ชุดมัลติเพล็กซ์ มีรูปร่างที่แตกต่างไปจากสัญญาณที่อินพุทของชุดมัลติเพล็กซ์อยู่บ้าง อันเนื่องมาจากข้อจำกัดในเรื่องความเร็วสูงสุดในการใช้งานของอุปกรณ์ชุดมัลติเพล็กซ์สัญญาณเอง และรูปร่างสัญญาณที่เป็นความถี่ใช้งานก็ไม่ใช่สัญญาณรูปสี่เหลี่ยมคี่นักอันเนื่องมาจากปัญหาต่างๆดังที่ได้กล่าวมาแล้ว



รูปที่ 10.1 แสดงสัญญาณที่อินพุทของมัลติเพล็กซ์



รูปที่ 10.2 แสดงสัญญาณความถี่ใช้งาน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

หลังจากที่ได้มีการเพิ่มชุดขยายสัญญาณคี่ซี คั่นระหว่างโลพาสฟิลเตอร์ (LOW PASS FILTER) กับ ชุดวีซีโอ (VCO) เพื่อเพิ่มขนาดของสัญญาณที่นำไปควบคุมชุดวีซีโอให้มีขนาดสูงขึ้น เพื่อแก้ปัญหาในการใช้ตัวเก็บประจุ (CAPACITOR) ที่มีค่าต่างกันไป สามารถทำให้ใช้ตัวเก็บประจุที่มีค่าสูงขึ้นมาได้ แต่ขนาดที่เพิ่มขึ้นของสัญญาณที่นำไปควบคุมชุดวีซีโอ ทำให้การเลือกใช้ตัวเก็บประจุต้องใช้ค่าที่ละเอียดมากขึ้น เพราะว่าการเปลี่ยนแปลงค่าความจุของตัวเก็บประจุเพียงนิดเดียว จะมีผลกับค่าความถี่มาก แต่อย่างไรก็ตามการเพิ่มชุดขยายสัญญาณเพิ่มเข้ามาก็ทำให้รูปร่างของสัญญาณที่ได้ออกมา มีรูปร่างที่ดีขึ้น



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## เอกสารอ้างอิง

1. BR. ROLAND E. BEST, " PHASE LOCK LOOP " MCGRAW-HILL BOOK COMPANY
2. ROBERT L. MORRIS AND JOHN R. MILLER, " DESIGNING WITH TTL INTEGRATED CIRCUIT " TEXAS INSTRUMENTS INCORPORATION
3. รานินทร์ ถาวรศาสนวงศ์, " การออกแบบวงจรด้วยไอซี TTL " สำนักพิมพ์ฟิสิกส์เซ็นเตอร์ กรุงเทพมหานคร
4. รศ.ดร. โยธิน เปรมปกรณรัชต์, " เฟสล็อกคูปในระบบสื่อสาร " วารสารอิเล็กทรอนิกส์เวิลด์ ฉบับที่ 106, พ.ศ. 2530
5. ประเมษฐ์ ประณยานันท์ และปิยพงศ์ เผ่าวนิช, " คู่มือและการประยุกต์ใช้งานไมโครคอนโทรลเลอร์ MCS - 51 " บริษัทซีเอ็ดยูเคชั่น จำกัด(มหาชน)
6. สุนทร วิฑูรพจน์, " การโปรแกรมภาษาแอสเซมบลีของไมโครคอนโทรลเลอร์ตระกูล 8051 " บริษัทซีเอ็ดยูเคชั่น จำกัด (มหาชน)



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

CPU "8051.TBL"  
HOF "INT8"

```

PACTRL: EQU 0E0E3H
PBCTRL: EQU 0E0C3H
DAKEY: EQU 0E0E2H
DADSP: EQU 0E0E0H
DSPSEL: EQU 0E0E1H
DIVIA: EQU 0E0C2H
DIVIB: EQU 0E0C1H
DAMUX: EQU 0E0C0H
B: EQU 0F0H
ACC: EQU 0E0H
PSW: EQU 0D0H
DPH: EQU 83H
DPL: EQU 82H
SP: EQU 81H
CY: EQU 0D7H
AC: EQU 0D6H
FO: EQU 0D5H
RS1: EQU 0D4H
RS0: EQU 0D3H
OV: EQU 0D2H
P: EQU 0D0H
TB8: EQU 09BH
RB8: EQU 09AH
IE1: EQU 08BH
IE0: EQU 08AH
IT0: EQU 088H
P0: EQU 80H
P1: EQU 90H
P2: EQU 0A0H
SP: EQU 81H

```

ORG 0000H

```

;*****
; START PROGRAM *
;*****
;

```

```

CLR RS0
CLR RS1
CALL DEL
CALL DEL
CALL DEL
MOV DPTR, #PACTRL
MOV A, #88H
MOVX @DPTR, A
MOV DPTR, #PBCTRL
MOV A, #80H
MOVX @DPTR, A

```

```

START: MOV DPTR, #DAMUX
MOV A, #0
MOVX @DPTR, A
MOV DPTR, #DSTA
MOV A, #0
MOVX @DPTR, A
MOV DPTR, #DSPB
MOV A, #0

```

เอกสารนี้เป็นเอกสารที่สงวนไว้เพื่อรับการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

MOVX @DPTR,A
MOV DPTR,#DSPC
MOV A,#0
MOVX @DPTR,A
MOV DPTR,#DSPD
MOV A,#3FH
MOVX @DPTR,A
;
GET: CALL GETDA
MOV A,R7
CJNE A,#0AH,ENTK
SJMP GET
ENTK: CJNE A,#0BH,DAZE
SJMP GET
DAZE: CJNE A,#0,DAIN
SJMP GET
DAIN: CALL CODE
MOV DPTR,#DSPD
MOV A,R4
MOVX @DPTR,A
LOOP1: CALL GETDA
MOV A,R7
CJNE A,#0AH,ENTK1
MOV DPTR,#DSPD
MOVX A,@DPTR
ORL A,#80H
MOVX @DPTR,A
DO: CALL GETDA
MOV A,R7
CJNE A,#0AH,ENTK1
SJMP DO
ENTK1: CJNE A,#0BH,CBNK
JMP CHDAT
CBNK: CALL CODE
MOV DPTR,#DSPC
MOVX A,@DPTR
CJNE A,#0,BBNK
MOV DPTR,#DSPD
MOVX A,@DPTR
MOV DPTR,#DSPC
MOVX @DPTR,A
MOV R2,A
MOV DPTR,#DSPD
MOV A,R4
MOVX @DPTR,A
JMP LOOP1
BBNK: MOV DPTR,#DSPB
MOVX A,@DPTR
CJNE A,#0,ABNK
MOV DPTR,#DSPC
MOVX A,@DPTR
MOV DPTR,#DSPB
MOVX @DPTR,A
MOV DPTR,#DSPD
MOVX A,@DPTR
MOV DPTR,#DSPC
MOVX @DPTR,A
MOV DPTR,#DSPD
MOV A,R4
MOVX @DPTR,A

```

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์ของมหาวิทยาลัยเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง ไม่อนุญาติให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

ABNK:      JMP     LOOP1
           MOV     DPTR,#DSPA
           MOVX   A,@DPTR
           CJNE  A,#0,EMPT
           MOV     DPTR,#DSPB
           MOVX   A,@DPTR
           MOV     DPTR,#DSPC
           MOVX   @DPTR,A
           MOV     DPTR,#DSPC
           MOVX   A,@DPTR
           MOV     DPTR,#DSPB
           MOVX   @DPTR,A
           MOV     DPTR,#DSPB
           MOVX   A,@DPTR
           MOV     DPTR,#DSPC
           MOVX   @DPTR,A
           MOV     DPTR,#DSPD
           MOV     A,R4
           MOVX   @DPTR,A
           JMP     LOOP1
EMPT:      CALL   GETDA
           MOV     DPTR,#KCODE
           MOVX   A,@DPTR
           CJNE  A,#0BH,EMPT
;
;*****
;          CHECK DATA
;          CHANGE SEG CODE TO BCD CODE
;*****
;
CHDAT:     MOV     DPTR,#DSPC
           MOVX   A,@DPTR
           CJNE  A,#0,CHECK_B
           JMP     ERR
CHECK_B    MOV     DPTR,#DSPB
           MOVX   A,@DPTR
           CJNE  A,#0,CHECK_A
           MOV     DPTR,#DSPC
           MOVX   A,@DPTR
           ANL   A,#80H           ;CHECK DOT3
           CJNE  A,#80H,DT3BLK
           JMP     ERR
DT3BLK:   MOV     DPTR,#DSPC
           MOVX   A,@DPTR
           MOV     R3,A
           CALL  STOB
           CJNE  A,#3,HCARY1
           MOV     DPTR,#DSPD
           MOVX   A,@DPTR
           MOV     R3,A
           CALL  STOB
           CJNE  A,#0,OUTR1
HCARY1:   MOV     DPTR,#DSPC
           MOVX   A,@DPTR
           MOV     DPTR,#DSPA
           MOVX   @DPTR,A
           MOV     DPTR,#DSPD
           MOVX   A,@DPTR
           ORL   A,#80H
           MOV     DPTR,#DSPB

```

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์ไว้เพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามตัดต่อหรือแก้ไขเอกสารต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

MOVX @DPTR,A
MOV DPTR,#DSPC
MOV A,#3FH
MOVX @DPTR,A
MOV DPTR,#DSPD
MOVX @DPTR,A
CALL SELV
JMP LOOP1
CHCARY1: JC HCARY1
OUTR1: JMP ERR
CHECK_A: JMP CHECKA
SELV: CALL SCAND
MOV DPTR,#DSPB
MOVX A,@DPTR
ANL A,#7FH
MOVX @DPTR,A
CALL VCO
CALL DIVI
MOV DPTR,#DSPB
MOVX A,@DPTR
ORL A,#80H
MOVX @DPTR,A
CALL GETDA
MOV A,R7
CJNE A,#0AH,SEL1
JMP SELV
SEL1: CJNE A,#0BH,SEL2
JMP SELV
SEL2: CJNE A,#0,SEL3
JMP SELV
SEL3: MOV R2,A
MOV DPTR,#DAMUX
MOV A,#0
MOVX @DPTR,A
MOV DPTR,#DSPB
MOVX @DPTR,A
MOV DPTR,#DSPC
MOVX @DPTR,A
MOV A,R2
CALL CODE
MOV DPTR,#DSPD
MOV A,R4
MOVX @DPTR,A
RET

;
CHECKA: MOV DPTR,#DSPA
MOVX A,@DPTR
CJNE A,#0,DA_ON
MOV DPTR,#DSPB
MOVX A,@DPTR
ANL A,#80H
CJNE A,#80H,DT2B
ERROR: JMP ERR
DT2B: MOV DPTR,#DSPC
MOVX A,@DPTR
ANL A,#80H
CJNE A,#80H,ERROR ;DT2 & DT3 BLANK DATA ERROR
MOV DPTR,#DSPB
MOVX A,@DPTR
MOV R3,A

```

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์ไว้เพื่อใช้ในการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

CALL STOB
CJNE A,#3,CHCARY2
MOV DPTR,#DSPC
MOVX A,@DPTR
ANL A,#7FH
MOV R3,A
CALL STOB
CJNE A,#0,OUTR1
MOV DPTR,#DSPD
MOVX A,@DPTR
MOVX A,@DPTR
MOV R3,A
CALL STOB
CJNE A,#0,OUTR2
HCARY2: MOV DPTR,#DSPB
MOVX A,@DPTR
MOV DPTR,#DSPA
MOVX @DPTR,A
MOV DPTR,#DSPC
MOVX A,@DPTR
MOV DPTR,#DSPB
MOVX @DPTR,A
MOV DPTR,#DSPD
MOVX A,@DPTR
MOV DPTR,#DSPC
MOVX @DPTR,A
MOV DPTR,#DSPD
MOV A,#3FH
MOVX @DPTR,A
CALL SELV
JMP START ;SENT TO CTRL DIVIDER PATR
CHCARY2: JC HCARY2
OUTR2: JMP ERR
;
DA_ON: MOV DPTR,#DSPA
MOVX A,@DPTR
ANL A,#80H
CJNE A,#80H,DIRG1
JMP OUTR2
DIRG1: MOV DPTR,#DSPC
MOVX A,@DPTR
ANL A,#80H
CJNE A,#80H,DIRG2
JMP OUTR2
DIRG2: MOV DPTR,#DSPB
MOVX A,@DPTR
ANL A,#80H
CJNE A,#80H,OUTR2 ; CHECK DATA
MOV DPTR,#DSPA
MOVX A,@DPTR
MOV R1,A
MOV R3,A
CALL STOB
CJNE A,#3,CHCARY3
MOV DPTR,#DSPB
MOVX A,@DPTR
MOV R2,A
ANL A,#7FH
MOV R3,A
CALL STOB

```

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์สำหรับใช้ภายในเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามแก้ไขตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

CJNE  A,#0,OUTR3
MOV   DPTR,#DSPC
MOVX  A,@DPTR
MOV   R4,A
MOV   R3,A
CALL  STOB
CJNE  A,#0,OUTR3
MOV   DPTR,#DSPD
MOVX  A,@DPTR
MOV   R3,A
CALL  STOB
CJNE  A,#0,OUTR3
HCARY3: CALL  SELV
      JMP  START
CHCARY3: JC   HCARY3
OUTR3:  JMP  ERR

```

```

;
;*****
;      SEGCODE TO BCD CODE      *
;*****
;

```

```

BCD:   MOV   DPTR,#DSPA
      MOVX  A,@DPTR
      MOV   R3,A
      CALL  STOB
      MOV   DPTR,#BCDA
      MOVX  @DPTR,A
      MOV   DPTR,#DSPB
      MOVX  A,@DPTR
      MOV   R3,A
      CALL  STOB
      MOV   DPTR,#BCDB
      MOVX  @DPTR,A
      MOV   DPTR,#DSPC
      MOVX  A,@DPTR
      MOV   R3,A
      CALL  STOB
      MOV   DPTR,#BCDC
      MOVX  @DPTR,A
      MOV   DPTR,#DSPD
      MOVX  A,@DPTR
      MOV   R3,A
      CALL  STOB
      MOV   DPTR,#BCDD
      MOVX  @DPTR,A
      RET

```

```

;
STOB:  MOV   B,#0AH
      MOV   A,#0
      MOV   R4,#0
DATA2: MOV   R7,A
      MOV   DPTR,#DATE1
      MOVC  A,@A+DPTR
      SUBB  A,R3
      CJNE  A,#0,DATA1
      MOV   A,R4
      MOV   DPTR,#DIVITL
      MOVC  A,@A+DPTR
      RET

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

DATA1:      MOV    A,R7
            INC    A
            INC    R4
            DJNZ  B,DATA2
            SJMP  BCD
;
;*****
;          DIVIDER DATA          *
;*****
;
DIVI:       CALL  BCD
            MOV   DPTR,#BCDB
            MOVX  A,@DPTR
            MOV   R7,A
            MOV   DPTR,#BCDA
            MOVX  A,@DPTR
            MOV   R1,A
            SWAP  A
            ORL   A,R7
            MOV   DPTR,#DIVIA
            MOVX  @DPTR,A
            MOV   DPTR,#BCDA
            MOV   A,R1
            MOVX  @DPTR,A          ;DIVI A
            MOV   DPTR,#BCDD
            MOVX  A,@DPTR
            MOV   R7,A
            MOV   DPTR,#BCDC
            MOVX  A,@DPTR
            MOV   R1,A
            SWAP  A
            ORL   A,R7
            MOV   DPTR,#DIVIB
            MOVX  @DPTR,A
            RET
;
;*****
;  DATA OUT OF RANGE DISPLAY SHOW "-ERR" *
;*****
;
ERR         MOV   DPTR,#DSPA
            MOV   A,#40H
            MOVX  @DPTR,A
            MOV   DPTR,#DSPB
            MOV   A,#79H
            MOVX  @DPTR,A          ; E
            MOV   DPTR,#DSPC
            MOV   A,#70H
            MOVX  @DPTR,A          ; R
            MOV   DPTR,#DSPD
            MOVX  @DPTR,A
ERR:        MOV   B,#015H          ; E
ERR1:       CALL  SCAND
            DJNZ  B,ERR1
            LJMP  START
;
;*****
;          GET DATA          *
;*****

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับใช้ภายในเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

GETDA:    CALL  SCAND
          CALL  SCANK
          JC   GETDA
          CALL  REL
          CALL  CODEC
          RET

```

```

;
;*****
;   SIGNAL TO VCO SELECT SUB   *
;*****
;

```

```

VCO:      CALL  BCD
          MOV   DPTR,#BCDB
          MOVX  A,@DPTR
          CJNE A,#2,LOW
          MOV   DPTR,#BCDC
          MOVX  A,@DPTR
          CJNE A,#4,LOW
          MOV   DPTR,#BCDD
          MOVX  A,@DPTR
          CJNE A,#9,LOW
OKLOW:    MOV   DPTR,#BCDA
          MOVX  A,@DPTR
          CJNE A,#1,SET4
          MOV   DPTR,#DAMUX
          MOV   A,#08H
          MOVX  @DPTR,A
          CALL  DELV
          RET
SET4:     CJNE  A,#2,SET7
          MOV   DPTR,#DAMUX
          MOV   A,#0CH
          MOVX  @DPTR,A
          CALL  DELV
          RET
LOW:      JC   OKLOW
          MOV   DPTR,#BCDB
          MOVX  A,@DPTR
          CJNE A,#4,LOW1
          MOV   DPTR,#BCDC
          MOVX  A,@DPTR
          CJNE A,#9,LOW1
          MOV   DPTR,#BCDD
          MOVX  A,@DPTR
          CJNE A,#9,LOW1
OKLOW1:   MOV   DPTR,#BCDA
          MOVX  A,@DPTR
          CJNE A,#1,SET5
          MOV   DPTR,#DAMUX
          MOV   A,#09H
          MOVX  @DPTR,A
          CALL  DELV
          RET
SET5:     MOV   DPTR,#DAMUX
          MOV   A,#0DH
          MOVX  @DPTR,A
          CALL  DELV
          RET

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับครู OKLOW1 เพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามแก้ไขตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

MOVX A,@DPTR
CJNE A,#7,LOW2
MOV DPTR,#BCDC
MOVX A,@DPTR
CJNE A,#4,LOW2
MOV DPTR,#BCDD
MOVX A,@DPTR
CJNE A,#9,LOW2
OKLOW2: MOV DPTR,#BCDA
MOVX A,@DPTR
CJNE A,#1,SET6
MOV DPTR,#DAMUX
MOV A,#0AH
MOVX @DPTR,A
CALL DELV
RET
SET6: MOV DPTR,#DAMUX
MOV A,#0EH
MOVX @DPTR,A
CALL DELV
RET
LOW2: JC OKLOW2
MOV DPTR,#BCDA
MOVX A,@DPTR
CJNE A,#1,SET7
MOV DPTR,#DAMUX
MOV A,#0BH
MOVX @DPTR,A
CALL DELV
RET
SET7: MOV DPTR,#DAMUX
MOV A,#0FH
MOVX @DPTR,A
CALL DELV
RET
;
;*****
; SCAN DISPLAY *
;*****
;
SCAND: MOV DPTR,#DSPA
MOVX A,@DPTR
MOV DPTR,#DADSP
MOVX @DPTR,A
MOV A,#077H
MOV R6,A
CALL SD
MOV DPTR,#DSPB
MOVX A,@DPTR
MOV DPTR,#DADSP
MOVX @DPTR,A
MOV A,#0BBH
MOV R6,A
CALL SD
MOV DPTR,#DSPC
MOVX A,@DPTR
MOV DPTR,#DADSP
MOVX @DPTR,A
MOV A,#0DDH
MOV R6,A

```

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์หรือเนื้อหาการเรียนการสอนเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งหากมีให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

CALL SD
MOV DPTR,#DSPD
MOVX A,@DPTR
MOV DPTR,#DADSP
MOVX @DPTR,A
MOV A,#0EEH
MOV R6,A
CALL SD
MOV DPTR,#DSPSEL
MOV A,#0FFH
MOVX @DPTR,A
RET
SD: MOV DPTR,#DSPSEL
MOV A,R6
MOVX @DPTR,A
CALL DELD
CALL DELD
CALL DELD
RET

```

```

;
;*****
; SCAN KEY *
;*****
;

```

```

SCANK: MOV B,#3
MOV A,#00000001B
SAK: RL A
MOV DPTR,#DAKEY
MOVX @DPTR,A
MOV R7,A
MOVX A,@DPTR
ANL A,#0F0H
MOV R1,A
CJNE A,#0,KEYP
MOV A,R7
DJNZ B,SAK
SETB C
RET
KEYP: MOV DPTR,#OLDC
MOV A,R7
MOVX @DPTR,A
MOV DPTR,#OLDK
MOV A,R1
MOVX @DPTR,A
RET

```

```

;
REL: MOV DPTR,#DAKEY
MOVX A,@DPTR
ANL A,#0F0H
JNZ REL
RET

```

```

CODEC: MOV DPTR,#OLDC
MOVX A,@DPTR
MOV R2,A
MOV DPTR,#OLDK
MOVX A,@DPTR
ORL A,R2

```

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์สำหรับ R6 ในงานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามแก้ไขตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

MOV     A,#0
MOV     R1,#0
DAMAT: MOV     R3,A
        MOV     DPTR,#KTBL
        MOVC    A,@A+DPTR
        SUBB   A,R6
        CJNE   A,#0,NKEY
        MOV     A,R1
        MOV     R7,A
        MOV     DPTR,#DADSP
        MOVX   @DPTR,A
        RET
NKEY   MOV     A,R3
        INC    A
        INC    R1
        DJNZ   R2,DAMAT
DFL:   JMP     SCANK

```

```

;*****
;          SEGMENT DATA          *
;*****
;
CODE:   MOV     A,R7
        MOV     DPTR,#DATBL
        MOVC   A,@A+DPTR
        MOV     R4,A
        RET
;
;*****
;          DELAY PROGRAM          *
;*****
;
DEL:    MOV     B,#9H
DL:     MOV     A,#0FFH
D1:     DEC     A
        JNZ    D1
        MOV    A,#0FFH
D2:     DEC     A
        JNZ    D2
        MOV    A,#0FFH
D3:     DEC     A
        JNZ    D3
        MOV    A,#0FFH
D4:     DEC     A
        JNZ    D4
        DJNZ   B,DL
        RET

```

```

;
;*****
;          DELAY VCO PROGRAM      *
;*****
;
DELV:   MOV     A,#0FFH
DLV:    DEC     A
        NOP
        NOP
        JNZ    DLV
        RET

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามแก้ไขเปลี่ยนแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

;      DELAY DISPLAY      *
;*****
;
DELD:      MOV      A,#0FFH
DELD1:     DEC      A
           NOP
           NOP
           JNZ     DELD1
           MOV     A,#0FFH
DELD2:     DEC      A
           NOP
           NOP
           JNZ     DELD2
           RET

;
;
;*****
;      DATA TABLE      *
;*****
;
KTBL:      DFB      88H,18h,14H,12H,28H,24H
           DFB      22H,48H,44H,42H,84H,82H
DATBL:     DFB      3FH,06H,5BH,4FH,66H
           DFB      6DH,7DH,27H,7FH,6FH
DIVITL:    DFB      0B,1B,10B,11B,100B
           DFB      101B,110B,111B,1000B,1001B

;*****
;      RAM AREAR        *
;*****
;
ORG 3000H


DSPA:      DFS      1
DSPB:      DFS      1
DSPC:      DFS      1
DSPD:      DFS      1
BCDA:      DFS      1
BCDB:      DFS      1
BCDC:      DFS      1
BCDD:      DFS      1
KCODE:     DFS      1
KPRESS:    DFS      1
OLDC:      DFS      1
OLDK:      DFS      1
PLOB:      DFS      1
COL3:      DFS      1

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 10.10 ชุดซีพียูด้านล่าง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



ลายวงจรของชุดสร้างควมดีค่านล่าง



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้  
 ลายวงจรของชุดสร้างควมดีค่านบน