

สำนักหอสมุดกลาง พระจอมเกล้าลาดกระบัง

โปรแกรมรับแฟกซ์ทางอีเมลล์

Fax to E-mail Program



โดย
นาย พุทธิพงษ์ สุขวารี
นาย ภกเดช สรรค์เสถียร

เลขหมู่.....
เลขทะเบียน 72672
วัน,เดือน,ปี 2 1 ส.ย. 2550

b. 1122436
i.....

ปริญญานิพนธ์นี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรปริญญาวิศวกรรมศาสตรบัณฑิต

ภาควิชาวิศวกรรมสารสนเทศ

คณะวิศวกรรมศาสตร์

สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

ปีการศึกษา 2549

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Fax to E-mail Program



BY

Mr. Puttipong Sukvaree

Mr. Pakadate Sunsathien

**A THESIS SUBMITTED IN PARTIAL FULFILLMENT OF
THE REQUIREMENT FOR THE DEGREE OF
BACHELOR IN DEPARTMENT OF INFORMATION ENGINEERING
FACULTY OF ENGINEERING
KING MONGKUT'S INSTITUTE OF TECHNOLOGY LADKRABANG**

2006

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

หัวข้อปริญญาโท	โปรแกรมรับแฟกซ์ทางอีเมลล์
นักศึกษา	นายพุทธิพงษ์ สุขวารี รหัสประจำตัว 46010547
	นายภคเดช สรรค์เสถียร รหัสประจำตัว 46010554
อาจารย์ที่ปรึกษา	ผศ. ไพศาล สิริธิโยภาสกุล
ระดับการศึกษา	ปริญญาตรี วิศวกรรมศาสตรบัณฑิต
	สาขาวิศวกรรมสารสนเทศ
ภาควิชา	วิศวกรรมสารสนเทศ
ปีการศึกษา	2549

บทคัดย่อ

ปัจจุบันนี้การติดต่อสื่อสารมีความสำคัญกับชีวิตประจำวันอย่างมากไม่ว่าจะเป็น โทรศัพท์ อินเทอร์เน็ต อีเมลล์ และโทรสารหรือแฟกซ์ ซึ่งการสื่อสารด้วยเครื่องแฟกซ์นั้นก็เป็ นสิ่งหนึ่งที่มีการใช้กันอย่างแพร่หลายและช่วยเพิ่มความสะดวกรวดเร็วให้กับผู้ใช้เป็นอย่างมากไม่ว่า จะการใช้งานที่ง่าย สะดวก รวดเร็ว และประหยัด ซึ่งแต่เดิมในการรับแฟกซ์นั้น ผู้รับจำเป็นต้องมี เครื่องรับแฟกซ์จึงจะสามารถรับแฟกซ์ได้แต่ถ้าเกิดผู้รับไม่ได้อยู่รับก็จะทำให้ไม่ได้รับข้อมูลที่ส่งมา และข้อมูลที่ได้นั้นจะพิมพ์ลงในกระดาษซึ่งไม่มีความคงทนและเสียหายได้ง่ายโครงการนี้จึงได้ นำเสนอโปรแกรมที่สามารถทำให้รับข้อมูลจากแฟกซ์ได้โดยที่ผู้รับนั้นไม่ต้องอยู่รับ โดยอาศัย อิเล็กทรอนิกส์เมลล์เป็นตัวช่วยในการส่งข้อมูล โดยที่โครงการนี้จะสร้างโปรแกรมที่สามารถรับ ข้อมูลจากแฟกซ์และทำการส่งข้อมูลนั้นผ่านทางตัวอิเล็กทรอนิกส์เมลล์ของผู้ใช้โดยที่ข้อมูลที่รับมา นั้นทางโปรแกรมจะทำการเปลี่ยนเป็นไฟล์รูปภาพที่มีขนาดเล็กลงทำให้สามารถเก็บได้ง่ายและ คงทนกว่าในรูปแบบของกระดาษ และยังสามารถรับแฟกซ์ได้โดยไม่ต้องมีเครื่องรับแฟกซ์อีกด้วย

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องก้ ึ่งอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Thesis Title	Fax to E-mail	
Student	Mr. Puttipong Sukvaree	ID 46010547
	Mr. Pakadate Sunsatiem	ID 46010554
Advisor	Assistant Professor Paisarn Sittiyopassakul	
Degree	Bachelor in Department of Information Engineering	
Academic Year	2006	

Abstract

Nowadays, the information are very important for our life. We can communicate with Telephone , Internet E-mail or Fax. Fax is widely used but traditional Fax have some problem such as receiver much have Fax machine and the output of Fax is print out in paper which is not reliable and easy to damage. So, this project presents the program that can receive information from Fax sender automatically by using Fax modem on computer and electronics mail technology , when sender send information to receiver this program will get the information from Fax modem and compress data to jpeg file to reduce sizes of data then send this information to receiver e-mail. Sending the information to e-mail can solve problem such as Fax machine doesn't need anymore , receiver can use this information from any where, any time and e-mail is reliable and not easy to damage when compare with traditional Fax

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

กิตติกรรมประกาศ

ปริญญาบัตรฉบับนี้สำเร็จลงได้ด้วยความช่วยเหลืออย่างดียิ่งจากหลายๆ ฝ่าย ซึ่งผู้จัดทำใคร่ขอขอบคุณทุกๆ ท่านที่มีส่วนร่วม ช่วยเหลือและแนะนำในทุกๆ ด้าน

ขอขอบพระคุณ ศศ.ไพศาล สิริธโรภาสกุล อาจารย์ที่ปรึกษาปริญญาบัตรที่ได้กรุณาเสียสละเวลาให้คำปรึกษาและข้อเสนอที่เป็นประโยชน์ จึงทำให้ปริญญาบัตรฉบับนี้สำเร็จลุล่วงไปด้วยดี

ขอขอบพระคุณบิดาและมารดาอันเป็นที่รักและเคารพ ผู้ให้การสนับสนุนในด้านการศึกษาคือผู้คอยเป็นกำลังใจและเอาใจใส่เสมอมา

ขอขอบคุณเพื่อนๆ นักศึกษาทุกคนที่ช่วยเหลือให้คำแนะนำต่างๆ ในการจัดทำ ตรวจสอบปริญญาบัตรจนสำเร็จสมบูรณ์และยังคอยให้กำลังใจต่อคณะผู้จัดทำตลอดมา

นายพุทธิพงษ์ สุขวารี
นายภคเดช สรรค์เสถียร

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต่อกว้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

หัวข้อปริญญาบัตร โปแกรมรับแฟกซ์ทางอีเมลล์
ชื่อนักศึกษา นาย พุทธิพงษ์ สุขวาริ รหัสประจำตัว 46010547
นาย ภคเดช สรรค์เสถียร รหัสประจำตัว 46010554
อาจารย์ที่ปรึกษา ผศ.ไพศาล สิทธิโยภาสกุล
ระดับการศึกษา ปริญญาตรี วิศวกรรมศาสตรบัณฑิต
สาขาวิศวกรรมสารสนเทศ
ภาควิชา วิศวกรรมสารสนเทศ
ปีการศึกษา 2549

ปริญญาบัตรฉบับนี้ได้รับการอนุมัติเป็นส่วนหนึ่งของการศึกษาตามหลักสูตรวิศวกรรมศาสตรบัณฑิต คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

.....
(ผศ.ไพศาล สิทธิโยภาสกุล)
อาจารย์ที่ปรึกษา

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญ

	หน้า
บทคัดย่อภาษาไทย	ก
บทคัดย่อภาษาอังกฤษ	ข
กิตติกรรมประกาศ	ค
สารบัญ	ง
สารบัญรูป	ช
สารบัญตาราง	ฉ
บทที่ 1 บทนำ	1
1.1 ความสำคัญและที่มา	1
1.2 วัตถุประสงค์ของโครงการ	1
1.3 ขอบเขตของโครงการ	2
1.4 สถาปัตยกรรมของระบบ	2
1.5 วิธีการดำเนินงาน	3
1.6 ประโยชน์ที่คาดว่าจะได้รับ	3
1.7 ส่วนประกอบของปฏิญานิพนธ์	4
บทที่ 2 ทฤษฎีพื้นฐานที่ใช้ในโครงการ	5
2.1 โครงสร้างของภาษา Visual c#	5
2.1.1 ระบบเนมสเปซ (Namespaces)	5
2.1.2 หลักการทำงานของ Visual C#	6
2.2 โมเด็ม (Modem)	7
2.2.1 หลักการทำงานของ Modem	7
2.2.2 การส่งสัญญาณผ่านระบบโทรศัพท์	7
2.2.3 มาตรฐานของโมเด็ม/การรับส่งและเข้ารหัส (Modulation)	8
2.2.4 การตรวจสอบและแก้ไขข้อผิดพลาด (Error control)	9
2.2.5 การย่อข้อมูล (Data Compression)	10
2.2.6 มาตรฐานคำสั่งของโมเด็ม	10
2.2.7 รูปแบบและการเชื่อมต่อกับพีซี	11
2.2.7.1 Internal และ External	11
2.3 แฟกซ์โมเด็ม (Faxmodem)	12
2.3.1 การส่งแฟกซ์	13

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญ(ต่อ)

	หน้า
2.3.2 การรับแฟกซ์	13
2.3.3 การทำงานเบื้องต้นของระบบแฟกซ์	14
2.3.4 การเข้ารหัสของแฟกซ์	14
2.3.5 มาตรฐานของแฟกซ์โมเด็ม	15
2.3.6 การติดต่อกับแฟกซ์โมเด็ม	16
2.3.7 การเลือกใช้โมเด็มและแฟกซ์โมเด็ม	16
2.4 ระบบอิเล็กทรอนิกส์เมลล์ (Electronics mail Architecture)	17
2.4.1 Simple Mail Transfer Protocol (SMTP)	17
2.4.2 Relay Agent	19
2.4.3 Post Office Protocol (POP)	20
2.4.4 Internet Access Message Protocol(IMAP)	20
2.5 ทฤษฎีการบีบอัดข้อมูล	20
2.5.1 การบีบอัดข้อมูลแบบไม่มีการสูญเสีย (Lossless Compression)	21
2.5.2 การบีบอัดข้อมูลแบบมีการสูญเสีย (Lossy Compression)	21
2.5.3 กระบวนการเข้ารหัสแบบเจเป็ก (JPEG CODEC)	21
2.6 สัญญาณในคู่สายโทรศัพท์	24
2.6.1 วงจรถอดรหัสสัญญาณดีทีเอ็มเอฟ(DTMF)	26
2.7 ไมโครคอนโทรลเลอร์(Micro controller MCS-51)	28
2.7.1 โครงสร้างและสถาปัตยกรรม	28
2.7.2 คุณสมบัติของไมโครคอนโทรลเลอร์ AT89xx	28
2.7.3 โครงสร้างการทำงานของพอร์ต	29
2.7.4 การจัดขาของไมโครคอนโทรลเลอร์	30
2.7.5 หน่วยความจำของโปรแกรม	32
2.7.6 หน่วยความจำข้อมูล	32
2.7.7 กระบวนการรีเซต	33
2.7.8 พอร์ตอนุกรม	33
2.7.9 รูปแบบข้อมูลในคอมพิวเตอร์	34
2.7.9.1 บิตและไบต์	34
2.7.9.2 การเข้ารหัสข้อความ(ASCII)	34

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญ(ต่อ)

	หน้า
บทที่ 3 การออกแบบระบบ	36
3.1 ฐานข้อมูล	36
3.1.1 เพิ่มข้อมูล	36
3.1.2 แก้ไขข้อมูล	36
3.1.3 ลบข้อมูล	37
3.1.4 ค้นหาข้อมูล	37
3.2 การรับสัญญาณ DTMF	37
3.3 การรับแฟกซ์	37
3.4 แปลงไฟล์	37
3.5 ส่งข้อมูลทางอิเล็กทรอนิกส์เมลล์	38
บทที่ 4 ผลการทดลอง	48
4.1 ส่วนของฐานข้อมูล	48
4.1.1 การทดลองการสร้างฐานข้อมูล	48
4.1.2 การจัดการฐานข้อมูล	49
4.1.3 การเพิ่มข้อมูลในฐานข้อมูล	49
4.1.4 การแก้ไขและลบข้อมูลในฐานข้อมูล	50
4.1.5 การค้นหาข้อมูล ในฐานข้อมูล	50
4.2 ส่วนของการรับแฟกซ์	51
4.2.1 การติดตั้ง Fax Services บน Microsoft Windows XP	51
4.2.2 หน้าตาของ Fax Services บน Microsoft Windows XP	51
4.2.3 การเลือกอุปกรณ์ที่ทำการรับ Fax	52
4.2.4 การตั้งค่าต่างๆของการรับ Fax	52
4.3 ส่วนของการส่งอิเล็กทรอนิกส์เมลล์	53
4.3.1 การติดตั้ง Internet Information Services บน Microsoft Windows XP	53
4.3.2 หน้าตาของ ติดตั้ง Internet Information Services บน Microsoft Windows XP	54
4.3.3 การตั้งค่าต่างๆของการส่งอิเล็กทรอนิกส์เมลล์	54

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และดัดแปลงอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญ(ต่อ)

	หน้า
4.4 ส่วนของการรับค่า DTMF	55
4.4.1 การตั้งค่าการรับค่า DTMF	55
4.5 ส่วนการทำงานหลัก	56
4.5.1 หน้าตาของโปรแกรม	56
4.5.2 การรับค่า DTMF และค้นหาข้อมูลในฐานข้อมูล	56
4.6 อุปกรณ์ฮาร์ดแวร์ในการถอดรหัสสัญญาณ DTMF	57
บทที่ 5 สรุปผลการทดลอง	58
บรรณานุกรม	59
ภาคผนวก	60



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญรูป

	หน้า
รูปที่ 1.1 ภาพรวมของโครงการ	2
รูปที่ 2.1 ขั้นตอนการทำงานของ ซีแอลอาร์(CLR)	6
รูปที่ 2.3 ตัวอย่างของ Internal Modem และ External Modem	12
รูปที่ 2.4 กระบวนการในการส่งอิเล็กทรอนิกส์เมลล์	17
รูปที่ 2.5 การทำงานของ Relay Agent	19
รูปที่ 2.6 การเข้ารหัสแบบเจเป็ก	21
รูปที่ 2.7 ค่าความถี่ของปุ่มกด	25
รูปที่ 2.8 สัญญาณกระดิ่ง	25
รูปที่ 2.9 วงจรถอดรหัสสัญญาณ ดิจิทัลเอ็มเอฟ(DTMF)	26
รูปที่ 2.10 ผลที่ได้จากวงจร ดิจิทัลเอ็มเอฟ(DTMF)	27
รูปที่ 2.11 ขาที่ใช้งานของ MCS-51	32
รูปที่ 2.12 ตัวอย่างรหัส ASCII	35
รูปที่ 3.1 ลำดับการทำงานทั้งหมดของ โปรแกรม	39
รูปที่ 3.2 ลำดับการทำงานของ โปรแกรมในส่วนของการเพิ่มข้อมูลลงในฐานข้อมูล	40
รูปที่ 3.3 ลำดับการทำงานของ โปรแกรมในส่วนของการแก้ไขข้อมูลลงในฐานข้อมูล	41
รูปที่ 3.4 ลำดับการทำงานของ โปรแกรมในส่วนของการลบข้อมูลลงในฐานข้อมูล	42
รูปที่ 3.5 ลำดับการทำงานของ โปรแกรมในส่วนของการค้นหาข้อมูลลงในฐานข้อมูล	43
รูปที่ 3.6 ลำดับการทำงานของวงจรรับสัญญาณ DTMF	44
รูปที่ 3.7 ลำดับการทำงานของ โปรแกรมในส่วนของการรับข้อมูลทางแฟกซ์	45
รูปที่ 3.8 ลำดับการทำงานในส่วนของการแสดงภาพข้อมูลและแปลงไฟล์ภาพข้อมูล	46
รูปที่ 3.9 ลำดับการทำงานในส่วนของการส่งไฟล์ข้อมูลผ่านทางE-mail	47
รูปที่ 4.1 การออกแบบฐานข้อมูล	48
รูปที่ 4.2 หน้าต่างการจัดการฐานข้อมูล	49
รูปที่ 4.3 หน้าต่างของการเพิ่มข้อมูลในฐานข้อมูล	49
รูปที่ 4.4 หน้าต่างของการแก้ไขและลบข้อมูลในฐานข้อมูล	50
รูปที่ 4.5 หน้าต่างของการค้นหาข้อมูลในฐานข้อมูล	50
รูปที่ 4.6 การติดตั้ง Fax Services	51
รูปที่ 4.7 หน้าตาของ Fax Services	51
รูปที่ 4.8 หน้าตาของการเลือกอุปกรณ์ที่ทำการรับ Fax	52

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดลอกเนื้อหา และข้อมูลอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญรูป(ต่อ)

	หน้า
รูปที่ 4.9 หน้าตาของการตั้งค่าต่างๆของการรับ Fax	52
รูปที่ 4.10 ส่วนการติดตั้ง Internet Information Services	53
รูปที่ 4.11 ส่วนการทำงานของ Internet Information Services	54
รูปที่ 4.12 หน้าตาของการตั้งค่าต่างๆของการส่งอิเล็กทรอนิกส์เมลล์	54
รูปที่ 4.13 หน้าตาของการตั้งค่าต่างๆของการรับค่า DTMF	55
รูปที่ 4.14 หน้าตาของโปรแกรม	56
รูปที่ 4.15 หน้าตาของการรับค่า DTMF และค้นหาข้อมูลในฐานข้อมูล	56
รูปที่ 4.16 อุปกรณ์ในการถอดสัญญาณ DTMFจากโทรศัพท์	57



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญตาราง

	หน้า
ตารางที่ 2.1 คำมาตรฐานต่างๆของโมเด็ม	8
ตารางที่ 2.2 หมายเลขอินเตอร์รัพท์และพอร์ตที่ใช้	12
ตารางที่ 2.3 คำสั่งที่ใช้ในโปรโตคอล แบบSMTP	18
ตารางที่ 2.4 หน้าที่พิเศษของขาต่างๆ ในพอร์ต 3 ของไมโครคอนโทรลเลอร์	31



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 1

บทนำ

1.1 ความสำคัญและที่มาของโครงการ

เนื่องจากในทุกวันนี้การติดต่อสื่อสารมีความสำคัญกับชีวิตประจำวันอย่างมากไม่ว่าจะเป็นโทรศัพท์ อินเทอร์เน็ต อีเมลล์ และโทรสารหรือแฟกซ์ ซึ่งการสื่อสารด้วยแฟกซ์นั้นก็เป็นสิ่งหนึ่งที่มีการใช้กันอย่างแพร่หลายและช่วยเพิ่มความสะดวกรสบายให้กับผู้ใช้เป็นอย่างมาก แต่ก็ยังคงมีความไม่สะดวกบางอย่างจากเทคโนโลยีนี้ เช่น การส่งแฟกซ์นั้นจำเป็นต้องมีเครื่องแฟกซ์ทั้งฝ่ายรับและฝ่ายส่ง และการแสดงผลนั้นทำโดยการพิมพ์ลงในกระดาษซึ่งไม่มีความคงทนและเสียหายได้ง่าย

ในทุกวันนี้สิ่งหนึ่งที่ช่วยเพิ่มความสะดวกรสบายให้กับการดำเนินชีวิตโดยแทบจะเรียกได้ว่าขาดไม่ได้เลยนั่นก็คือ คอมพิวเตอร์ และหนึ่งในการสื่อสารผ่านทางคอมพิวเตอร์ที่เป็นที่นิยมก็คือจดหมายอิเล็กทรอนิกส์หรืออีเมลล์นั่นเอง โดยถ้าเราสามารถรวมเทคโนโลยีการส่งแฟกซ์เข้ากับอีเมลล์ได้ก็จะช่วยลดปัญหาความไม่สะดวกต่างๆได้มาก โดยทำการสร้างโปรแกรมที่สามารถทำการรับแฟกซ์ได้อย่างอัตโนมัติผ่านทางแฟกซ์โมเด็มซึ่งส่วนใหญ่เครื่องคอมพิวเตอร์จะมีโมเด็มนี้อยู่แล้ว จากนั้นทำการส่งข้อมูลนั้นๆไปยังอีเมลล์ของผู้ใช้ ทำให้ผู้รับสามารถใช้หรือจัดการกับข้อมูลนั้นได้จากที่ใดก็ได้ ทั้งยังแก้ปัญหาเรื่องเครื่องแฟกซ์ซึ่งไม่จำเป็นอีกต่อไป นอกจากนี้การส่งข้อมูลไปให้ผู้รับโดยอีเมลล์นั้นก็ทำให้ข้อมูลนั้นๆมีความคงทนและเสียหายได้ยาก

1.2 วัตถุประสงค์ของโครงการ


ปรวิญญาณิพนธ์ฉบับนี้มุ่งหวังเพื่อศึกษาและออกแบบ โปรแกรมสำหรับการรับแฟกซ์ด้วยเทคโนโลยีอิเล็กทรอนิกส์เมลล์หรืออีเมลล์ เนื่องด้วยทุกวันนี้มีการติดต่อสื่อสารกันอยู่ตลอดเวลาและแฟกซ์ ก็เป็นสิ่งที่เพิ่มความสะดวกรสบายให้ผู้ใช้แต่ก็ยังมีปัญหาบางอย่างที่สะดวกอยู่ โปรแกรมนี้จึงเป็นหนทางหนึ่งที่จะสามารถเพิ่มความสะดวกรสบายให้กับผู้ใช้ได้ ทั้งในเรื่องเครื่องแฟกซ์ ก็ไม่ต้องสิ้นเปลืองค่าใช้จ่ายไปกับเครื่องแฟกซ์แต่สามารถใช้เครื่องคอมพิวเตอร์แทนได้ นอกจากนี้ยังทำให้ผู้รับสามารถรับข้อมูลนั้นได้จากที่ใดก็ได้และข้อมูลนั้นๆ ยังง่ายต่อการจัดการเพราะอยู่ในรูปของอีเมลล์ทำให้เราสามารถพิมพ์ออกมาหรือส่งต่อให้ผู้อื่นได้อีกด้วย

1.3 ขอบเขตของโครงการ

สำหรับโปรแกรมรับแฟกซ์ผ่านทางอีเมลล์ที่ได้พัฒนาขึ้นนี้ ได้กำหนดขอบเขตของการศึกษาและออกแบบระบบเอาไว้ดังนี้

1. โปรแกรมรับแฟกซ์ผ่านทางอีเมลล์นี้สามารถทำงานได้โดยการรับข้อมูลจากผู้ส่งนั้นจะรับข้อมูลผ่านทางแฟกซ์โมเด็ม
2. สัญญาณของข้อมูลนั้นจะถูกแยกแยะโดยวงจรถอดสัญญาณแบบดีทีเอ็มเอฟ(DTMF)ซึ่งทำให้สามารถรู้ว่าสัญญาณที่เข้ามานั้นจะต้องทำการส่งข้อมูลไปให้ผู้รับคนใด
3. ศึกษาการทำงานของไมโครคอนโทรลเลอร์และขั้นตอนกระบวนการในการส่งข้อมูลผ่านทางไมโครคอนโทรลเลอร์เข้าสู่คอมพิวเตอร์
4. ข้อมูลที่ได้รับจากผู้รับนั้นจะถูกแปลงจากไฟล์ประเภททีฟ(tiff) เป็นไฟล์ประเภทเจเป็ก(jpeg) เพื่อลดขนาดของข้อมูลและง่ายต่อการนำไปใช้งานต่อ
5. สามารถส่งไฟล์ข้อมูลที่ได้รับนั้นให้กับผู้รับได้โดยส่งผ่านทางอิเล็กทรอนิกส์เมลล์โดยที่ข้อมูลของผู้ใช้บริการนั้นสามารถที่จะเพิ่มหรือลบออกจากระบบฐานข้อมูลของตัวโปรแกรมได้

1.4 สถาปัตยกรรมของระบบ



รูปที่ 1.1 ภาพรวมของโครงการ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

1.5 วิธีการดำเนินการ

1. ศึกษาทฤษฎีโครงสร้างทางภาษาคำสั่งต่างๆและการทำงานของภาษา ซีชาร์ป(C #)ซึ่งนำมาใช้ในการออกแบบระบบและเขียนแอปพลิเคชันออกมา
2. ศึกษาทฤษฎีของระบบฐานข้อมูลและเขียนโปรแกรมเชื่อมต่อกับฐานข้อมูลเพื่อแสดงข้อมูลต่างๆที่เก็บไว้ในฐานข้อมูลออกมารวมทั้งยังสามารถ เพิ่ม,แก้ไข,ลบและสืบค้นข้อมูลจากฐานข้อมูลได้
3. ศึกษาหลักการทำงานของอิเล็กทรอนิกส์เมลล์(E-Mail)และทำการเขียนโปรแกรมให้สามารถนำข้อมูลที่รับมาส่งเข้าสู่อิเล็กทรอนิกส์เมลล์ได้
4. ศึกษาการบีบอัดข้อมูลแบบเจเป็ก(JPEG)เพื่อนำมาใช้ลดขนาดไฟล์ของมุลที่ได้รับ
5. วิเคราะห์สัญญาณทางโทรศัพท์โดยการสร้างวงจรถอดรหัสสัญญาณแบบดีทีเอ็มเอฟ(DTMF)
6. ศึกษาการทำงานของแฟกซ์โมเด็มในการรับข้อมูลจากการส่งข้อมูลผ่านทางเครื่องโทรสาร
7. วิเคราะห์และออกแบบแผนผังการทำงานทั้งหมด
8. ทำการสร้างตัวโปรแกรมที่ได้ออกแบบไว้
9. ทำการทดสอบและบันทึกผลของโปรแกรมที่ได้สร้างไว้
10. สรุปและวิจารณ์ผลของการทำโครงการ รวมไปถึงเสนอแนะแนวทางการพัฒนาต่อไป

1.6 ประโยชน์ที่คาดว่าจะได้รับ

1. ได้รับความรู้และความเข้าใจเกี่ยวกับทักษะการใช้ภาษาซีชาร์ปมาทำการสร้างแอปพลิเคชันต่างๆ
2. ได้รับความรู้ ความเข้าใจทั้งในด้านทฤษฎีและด้านปฏิบัติเกี่ยวกับการรับส่งข้อมูลทางเครื่องโทรสาร
3. ได้รับความรู้ความเข้าใจทั้งในด้านทฤษฎีและด้านปฏิบัติเกี่ยวกับระบบการส่งอิเล็กทรอนิกส์เมลล์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

1.7 ส่วนประกอบของปริญยานิพนธ์

ปริญยานิพนธ์ฉบับนี้ได้แบ่งเนื้อหาออกเป็น 5 บทด้วยกันคือ

บทที่ 1 กล่าวถึงความสำคัญและที่มาของโครงการ วัตถุประสงค์ของโครงการ ขอบเขตของโครงการ วิธีการดำเนินการ ประโยชน์ที่คาดว่าจะได้รับ และส่วนประกอบของปริญยานิพนธ์

บทที่ 2 กล่าวถึงทฤษฎีที่เกี่ยวข้องที่ใช้ในโครงการ ซึ่งประกอบด้วยทฤษฎีที่เกี่ยวกับโครงสร้างของภาษาวิซวลซีชาร์ป(Visual c#) การทำงานและ โครงสร้างของโมเด็ม(Modem)และ แฟกซ์โมเด็ม(Fax Modem) ทฤษฎีการบีบอัดข้อมูลและกระบวนการเข้ารหัสแบบเจเป็ก(JPEG) การทำงานของระบบอิเล็กทรอนิกส์เมลล์(E-Mail)และการทำงานของไมโครคอนโทรลเลอร์ (Micro Controller)และวงจรถอดรหัสแบบดีทีเอ็มเอฟ(DTMF)

บทที่ 3 กล่าวถึงการออกแบบระบบต่างเพื่อเป็นแนวทางในการเขียนโปรแกรม โดยอธิบายถึงการทำงานของโปรแกรมส่วนต่างๆ

บทที่ 4 กล่าวถึงเรื่องของการทดลองและผลจากการทดลองระบบ

บทที่ 5 เป็นบทวิจารณ์และสรุป ซึ่งกล่าวถึงบทสรุปของโครงการ วิจารณ์สิ่งที่ได้รับจากโครงการ รวมไปถึงข้อเสนอแนะสำหรับเป็นแนวทางในการพัฒนาระบบต่อ

บทที่ 2

ทฤษฎีพื้นฐานที่ใช้ในโครงการงาน

ก่อนที่จะทำการออกแบบหรือพัฒนาระบบใดๆ ขึ้นมานั้น การศึกษาหาข้อมูลของทฤษฎีที่เกี่ยวข้องนั้นเป็นสิ่งที่จะต้องกระทำอย่างหลีกเลี่ยงไม่ได้ เพื่อให้ระบบที่ต้องการออกแบบหรือพัฒนานั้นประสบความสำเร็จสูงสุดและเกิดความผิดพลาดน้อยที่สุด

ในบทนี้จะกล่าวถึงทฤษฎีต่างๆที่เกี่ยวข้องกับการนำมาออกแบบระบบต่างๆของโปรแกรมนี้ ได้แก่ การทำงานและลักษณะโครงสร้างของภาษาวิซวลซีชาร์ป(Visual c#) การทำงานและโครงสร้างของโมเด็ม(Modem)และแฟกซ์โมเด็ม(Fax Modem) ทฤษฎีการบีบอัดข้อมูลและกระบวนการเข้ารหัสแบบเจเป็ก(JPEG Codec) การทำงานของระบบอิเล็กทรอนิกส์เมลล์(E-Mail) วงจรถอดรหัสแบบDTMFและการทำงานของไมโครคอนโทรลเลอร์(Micro Controller) ซึ่งทฤษฎีที่เกี่ยวข้องนี้จะนำไปใช้ในการออกแบบระบบและพัฒนาระบบในบทต่อไป

2.1 โครงสร้างของภาษา Visual c#

Visual c# เป็นภาษาที่ถูกออกแบบมาเพื่อรองรับการทำงานในคอทเน็ต(.NET) โดยมีแนวการเขียนภาษาเป็นแบบการเขียนโปรแกรมเชิงวัตถุสมัยใหม่ (Modern Object Programming) หรือเรียกว่า โมเดิร์น โอโอพี (Modern OOP) สำหรับภาษา Visual C# นั้นจะลดความยุ่งยากในการใช้พอยน์เตอร์(pointer)

แนวความคิดในการเขียนโปรแกรมแบบ Modern OOP นั้นเกิดจากการพัฒนาคลาส(Class)แบบต่างๆขึ้นมา ที่เรียกว่า Base Class Library แล้วนำมาจัดเรียงให้เป็นระเบียบ เมื่อต้องการเรียกใช้งานคลาสใดก็จะอาศัยระบบเนมสเปซ(Namespace System)เข้ามาช่วยในการระบุคลาสต่างๆเพื่อให้สามารถนำออบเจกต์(Object)ต่างๆที่อยู่ในคลาสนั้นๆออกมาใช้ได้ง่าย

2.1.1 ระบบเนมสเปซ (Namespaces)

การสร้างออบเจกต์ต้นแบบใหม่ๆขึ้นมาก็คือ เทคโนโลยีต่างๆที่ถูกนำเสนอออกมาให้ใช้งานกันอยู่ในปัจจุบัน เช่น วิบีคอทเน็ต(VB.NET) การใช้งานภาษาเอเอสพีคอทเน็ต(ASP.NET) การใช้งานกลุ่มออบเจกต์เอดีไอคอทเน็ต(ADO.NET) เป็นต้น

เทคโนโลยีเหล่านี้ถูกนำเสนอออกมาใช้งานในด้านต่างๆ เช่น ADO .NET จะถูกใช้ในด้านฐานข้อมูล กลุ่มออบเจกต์ซีดีไอเอ็นทีเอส (CDONTS) จะใช้ในการส่งอิเล็กทรอนิกส์เมลล์ (E-mail) ระบบไฟล์ซิสเทมออบเจกต์ (File System Object) จะใช้กับไฟล์ (File) ข้อความกลุ่มออบเจกต์ เอ็กซ์เอ็มแอลดีไอเอ็ม(XMLDOM) จะใช้ในการเขียนภาษา XML ซึ่งจะเห็นว่ามียุทธศาสตร์ออบเจกต์มากมายหลายชนิด จึงทำให้เกิดความคิดที่จะรวบรวมกลุ่มออบเจกต์เหล่านี้เข้าด้วยกันทำให้เกิดเป็นระบบเนมสเปซ


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ระบบเนมสเปซ ทำหน้าที่รวบรวมและแบ่งออบเจ็กต์ออกเป็นหมวดหมู่แล้วกำหนดออบเจ็กต์เหล่านี้เป็นออบเจ็กต์หลักของระบบไปเลย ในเนมสเปซ ชั้นบนสุดจะเรียกว่าซิสเทม (System) มีเพียงตัวเดียวประกอบไปด้วยเนมสเปซย่อยๆ สืบทอดลงมาแยกเป็นกลุ่มๆ โดยที่แต่ละลำดับชั้นจะคั่นด้วยเครื่องหมาย ‘ . ’ และถ้าต้องการเรียกใช้ออบเจ็กต์ตัวไหนต้องระบุชื่อของเนมสเปซเพื่อไม่ให้เกิดการเรียกใช้นั้นเกิดข้อผิดพลาด โดยมีรายละเอียดของรูปแบบดังนี้

- System.Drawing
- System.Web
- System.Xml
- System.Data
- System.Data.OleDb
- System.Drawing

2.1.2 หลักการทำงานของ Visual C#

ความสำคัญอีกอย่างหนึ่งของภาษาต่างใน .NET ก็คือ ตัวแปลภาษา หรือที่เรียกว่า คอมไพเลอร์ (Compiler) ในอดีตในแต่ละภาษานั้นจะมี คอมไพเลอร์ เป็นของตัวเอง แต่สำหรับภาษาที่อยู่ในวิซวลสตูดิโอเน็ต(Visual Studio .NET) จะมีการปรับปรุงให้เปลี่ยนไป โดยที่ไม่ว่าจะพัฒนาด้วยแอปพลิเคชัน (Application) ด้วยภาษาใดก็ตาม จะอาศัยตัวแปลภาษาที่เรียกว่า CLR (Common Language Runtime) ทำหน้าที่แปลงโค้ด (Code) ที่เขียนไปสู่ภาษาเครื่อง



รูปที่ 2.1 ขั้นตอนการทำงานของ ซีแอลอาร์ (CLR)

จากรูปที่ 2.1 จะเห็นว่าเมื่อเกิดการแปลโค้ด (Code) ที่มาจากภาษาใดๆ ก็ตามในคอทเน็ต (.NET) จะอาศัยซีแอลอาร์ (CLR) ทำหน้าที่แปลออกมาเป็นภาษากลางที่เรียกว่า IL (Intermediate Language) ก่อน เมื่อได้โค้ดของ IL มาแล้วถ้าต้องการแปลออกมาเป็นภาษาเครื่องก็จะอาศัยหลักการ

ทำงานของเครื่องจักรเสมือน (Virtual Machine) แปลภาษา IL อีกครั้งหนึ่ง โดยอาศัย คอมไพเลอร์ JIT(Just-In-Time) ซึ่งไม่ว่าจะพัฒนาด้วยภาษาใดก็ตามท้ายที่สุดแล้วก็จะได้โค้ด IL ชุดเดียวกันที่พร้อมจะแปลเป็นภาษาเครื่องได้ทันทีทำให้มีความยืดหยุ่นในการพัฒนาแอปพลิเคชัน

2.2 โมเด็ม (Modem)

Modem เป็นอุปกรณ์สำคัญในการสื่อสารข้อมูลของพีซีในปัจจุบัน ทั้งการต่อเข้าอินเทอร์เน็ต รับส่งแฟกซ์และอื่นๆ ชนิดที่เรียกได้ว่าเป็นอุปกรณ์มาตรฐานที่ต้องมีประจำพีซีแทบทุกเครื่อง นอกจากนี้ในปัจจุบันยังมีเทคโนโลยีและอุปกรณ์ใหม่ๆ เพิ่มเข้ามา และอาจมีบทบาทมากขึ้นในอนาคต เช่นการเชื่อมต่อผ่าน ISDN , ระบบ ADSL , cable modem และอื่นๆอีกมาก

2.2.1 หลักการทำงานของ Modem

คำว่า Modem ย่อมาจาก Modulation/Demodulation หลักการทำงานของโมเด็มคือเปลี่ยนข้อมูลที่อยู่ในรูปสัญญาณดิจิทัลคือข้อมูล 0 กับ 1 ให้เป็นสัญญาณเสียง เพื่อให้สามารถส่งไปตามสายโทรศัพท์ได้ และในทางกลับกันก็รับสัญญาณเสียงที่ส่งมาจากโมเด็มทางอีกฟากหนึ่ง มาแปลงกลับเป็นข้อมูลดิจิทัลแบบเดิม ฟังก์ชันง่ายๆ ไม่น่ามีอะไรซับซ้อน แต่ในทางปฏิบัติจริงแล้วเป็นเรื่องไม่ง่ายนักที่จะให้เครื่องคอมพิวเตอร์สองเครื่องที่อยู่ในสภาพแวดล้อมแตกต่างกัน สามารถรับส่งข้อมูลกันได้โดยเพียงแค่อาศัยสายโทรศัพท์เท่านั้น เพราะทั้งสองฝั่งจะต้องทำงานประสานกันอย่างไม่ผิดพลาด ตั้งแต่ระดับฮาร์ดแวร์ที่เป็นพื้นฐานจนถึงซอฟต์แวร์ที่ควบคุม และจะต้องตกลงกันได้ว่าใครจะทำอะไร แบบไหน รับส่งข้อมูลอย่างไร ด้วยความเร็วเท่าไร ฯลฯ รวมทั้งจะต้องฝ่าฟันอุปสรรคอันอาจเกิดขึ้นได้จากระบบโทรศัพท์ที่เป็นสื่อกลาง เช่น สัญญาณรบกวน (noise) ความเพี้ยนหรืออ่อนกำลังของสัญญาณ สายหลุดและอื่นๆอีกมาก

2.2.2 การส่งสัญญาณผ่านระบบโทรศัพท์

ระบบโทรศัพท์ที่ใช้กันทั่วไปเป็นส่วนมากในโลกปัจจุบัน (รวมทั้งในประเทศไทย) เป็นระบบที่ใช้สัญญาณอนาล็อก (Analog) เป็นหลักหรือที่บางทีเรียกกันว่า Plain Old Telephone System (POTS) ก็คือโทรศัพท์ธรรมดาๆ แบบดั้งเดิมนี้เอง จะมีเพียงส่วนน้อยเท่านั้นที่เป็นระบบดิจิทัล เช่นที่เรียกกันว่า ISDN (Integrated Service Digital Network) ซึ่งองค์การโทรศัพท์ได้นำมาใช้บริการแล้ว แต่ก็ยังไม่ได้รับความนิยมแพร่หลายนัก ในระบบโทรศัพท์แบบเดิม ข้อมูลที่จะส่งผ่านสายโทรศัพท์จะไม่สามารถส่งเป็นสัญญาณแบบดิจิทัลจากคอมพิวเตอร์ (หรือที่เรียกกันว่า Baseband) ออกไปตรงๆ ได้ ต้องถูกแปลงเป็นสัญญาณไฟฟ้าในลักษณะเดียวกับที่ได้จากเสียงพูดก่อน โดยจะมีวิธีการแปลงหลายๆแบบให้แทนข้อมูลต่างๆกัน และในการส่งสัญญาณนี้จะต้องให้ความถี่ในช่วงเดียวกับที่ระบบโทรศัพท์สามารถรับเสียงพูดได้ คือความถี่ระหว่าง 300-3000 Hz โดยประมาณ (เสียงพูดของคนจะมีความถี่ไม่บ่อยเกิน 3000 Hz แต่คนเราสามารถได้ยินเสียงที่มี

ความถี่สูงถึง 20000 Hz ได้) ซึ่งช่วงของความถี่ที่ใช้กันนี้เรียกว่าเป็น ความกว้างของช่วงสัญญาณ (Bandwidth) นอกจากความถี่แล้ว ยังมีเรื่องของความถี่หรือความแรงของสัญญาณที่เรียกว่า Amplitude อีกด้วย ซึ่งหลักการทำงานของโมเด็มก็ได้อาศัยคุณสมบัติของสัญญาณเหล่านี้ โดยยึดถือสัญญาณที่มีความถี่และความดังปานกลางไว้อันหนึ่ง เรียกว่าเป็น คลื่นพาหะ (Carrier Signal) การเข้ารหัสแทนข้อมูลใดๆก็ทำได้โดยการดัดแปลงกับคลื่นพาหะนี้ว่าจะให้คุณสมบัติต่างๆของมัน มีการเปลี่ยนแปลงอย่างไร ไม่ว่าจะเป็นความถี่หรือความดัง และการเปลี่ยนแปลงนั้นๆจะมีความหมายหรือแทนข้อมูลอะไรบ้าง

คุณสมบัติที่สำคัญของสัญญาณไฟฟ้าที่จะส่งออกไปนี้ยังมีอีกอย่างหนึ่งที่สำคัญ และถูกนำมาใช้กันอย่างกว้างขวางในโมเด็มความเร็วสูง ก็คือจังหวะของสัญญาณหรือ เฟส (Phase) เพราะสัญญาณที่ส่งจะถูกสร้างขึ้นในลักษณะของลูกคลื่นแบบ sine wave อันเป็นรูปแบบที่เป็นธรรมชาติที่สุดของคลื่นต่างๆ แต่คลื่นชนิดนี้ก็มีจังหวะของมันว่าใน 1 รอบการเปลี่ยนแปลงขึ้นลง (เทียบกับ 1 รอบวงกลมก็คือ 360 องศา) จะมีรูปร่างอย่างไร ณ เวลาใด หากเราสามารถเล่นกับจังหวะนี้ โดยทำให้สัญญาณดังกล่าวมีรูปคลื่นเลื่อนไปจากปกติมากพอสมควร เช่น ช้าลง (เลื่อนออกไป) $\frac{1}{4}$ รอบ (90 องศา) , $\frac{1}{2}$ รอบ (180 องศา) , $\frac{3}{4}$ รอบ (270 องศา) หรือแม้แค่ 360 องศา คือ 1 รอบเต็ม ก็จะนำลักษณะการเปลี่ยนแปลงนี้มาใช้แทนข้อมูลได้มากขึ้นไปอีก

2.2.3 มาตรฐานของโมเด็ม/การรับส่งและเข้ารหัส (Modulation)

เมื่อพูดถึงมาตรฐานของโมเด็ม เรามักนึกถึงมาตรฐานในด้านความเร็วหรือการเข้ารหัสข้อมูลที่ส่ง ซึ่งโมเด็มในปัจจุบันอยู่ในมาตรฐาน CCITT standard ที่กำหนดโดยสหภาพโทรคมนาคมระหว่างประเทศ ซึ่งมีชื่อย่อในภาษาฝรั่งเศสว่า CCITT แต่ปัจจุบันนี้มีชื่อเรียกเป็นภาษาอังกฤษว่า International Telecommunication Union (ITU) ซึ่งมีมาตรฐานต่างๆที่กำหนดไว้มากมายตั้งแต่ยุคก่อนจนถึง modem รุ่นใหม่ๆ บางข้อก็เป็นมาตรฐานชั่วคราวที่ผู้ผลิต เสนอเข้าให้พิจารณาและใช้กันไปพลางๆก่อน ซึ่งบางครั้งมาตรฐานที่ออกมาจริงในเวลาต่อมาก็แตกต่างไปจากที่เสนอ ดังที่จะแสดงเฉพาะรายละเอียดในบางมาตรฐานที่ยังมีผู้นิยมใช้กันอยู่ดังนี้ (Baud rate คือ อัตราการเปลี่ยนแปลงของลูกคลื่นสัญญาณ ซึ่งไม่เท่ากับ Bit rate)

ตารางที่ 2.1 ค่ามาตรฐานต่างๆของ โมเด็ม

มาตรฐาน	Baud rate	Bit Rate (อัตรารับส่งข้อมูลจริง)	Modulation	หมายเหตุ
V.32b bis	2400	7200/9600/12000/14400	Trellis	
V.Fast, V.FC	2400	28800	Trellis	ก่อนมาตรฐาน V.34
V.34	2400	28800	Trellis	กันยายน พ.ศ.2537
V.34+	2400	33600	Trellis	

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

X2	2400	57600	Trellis	ก่อนมาตรฐาน V.90
K56 Flex	2400	57600	Trellis	ก่อนมาตรฐาน V.90
V.90	2400	รับ 57600 ส่ง 33600	Trellis	

ความเร็วของโมเด็มที่พอใช้ได้ในปัจจุบันมีตั้งแต่ 56 Kbps (กิโลบิตต่อวินาที) ไปจนถึง 28.8 Kbps (V.34 ในตาราง) ต่ำกว่านั้นไม่ควรใช้แล้ว โดยเฉพาะอย่างยิ่งการต่อเข้าอินเทอร์เน็ต เพราะจะดึงข้อมูลได้ช้ามาก สำหรับโมเด็มที่ใช้มาตรฐาน X2 กับ K56 Flex นั้นจะถูกแทนที่ด้วยมาตรฐานจริงคือ V.90 จนหมดไปในไม่ช้า นอกจากนี้ยังมีข้อสังเกตบางประการคือ

- ถ้าโมเด็มที่ใช้ต้องต่อผ่านตู้ชุมสาย (PABX) จะไม่สามารถรับข้อมูลที่ความเร็ว 56 Kbps ได้ จะทำได้ไม่เกิน 33.6 Kbps โดยประมาณเท่านั้น ดังนั้นถ้าจะใช้ความเร็วเต็มที่ต้องต่อสายตรงจากชุมสายขององค์การโทรศัพท์โดยตรงเท่านั้น
- ถึงแม้ต่อกับสายขององค์การโดยตรง ความเร็วเต็มของโมเด็ม V.90 นั้นจะรับได้จริงไม่ถึง 56 Kbps เพราะการจะให้ได้ 56 Kbps นั้นจะต้องใช้ความแรงของสัญญาณมากจนอาจเกิดการรบกวนไปยังสายสัญญาณเส้นอื่นๆ (crosstalk) ได้ ซึ่งเป็นกรขัดกับกฎของหน่วยงาน FCC ของรัฐบาล (สหรัฐฯ) ที่ดูแลเรื่องนี้ ดังนั้นในทางปฏิบัติผู้ผลิตโมเด็มจึงถูกบังคับให้ลดความแรงสัญญาณที่ใช้ลงและส่งผลให้ทำได้สูงสุดเพียงไม่เกิน 53 Kbps เท่านั้น

2.2.4 การตรวจสอบและแก้ไขข้อผิดพลาด (Error control)

ยิ่งโมเด็มมีความเร็วสูงขึ้น โอกาสที่จะเกิดข้อผิดพลาดก็ยิ่งสูงขึ้นตามไปด้วย จึงต้องมีวิธีการตรวจสอบและแก้ไขข้อผิดพลาดที่รวดเร็ว ถูกต้อง และรัดกุม ซึ่งผู้ผลิตบางรายก็ใช้วิธีการที่เป็นแบบเฉพาะของตนเอง (proprietary) แต่ถ้าจะให้โมเด็มต่างชนิดกันติดต่อกันได้ ก็จะต้องใช้วิธีการตรวจสอบและแก้ไขข้อผิดพลาดที่เป็นมาตรฐานเดียวกัน เช่น V.42 ตามมาตรฐานของ CCITT

V.42 ประกอบด้วยวิธีการ 2 แบบด้วยกัน แบบแรกเรียกว่า LAPM หรือ Link Access Procedure for Modems แบบที่สองเรียกว่า MNP4 ซึ่งเป็นวิธีที่พัฒนาขึ้นโดยบริษัท Microcom (MNP ย่อมาจาก Microcom Networking Protocol) ในการติดต่อกันเริ่มแรกโมเด็มจะพยายามใช้วิธีการ LAPM ก่อน ถ้าฝ่ายใดฝ่ายหนึ่งไม่สามารถทำงานแบบ LAPM ได้ก็จะลองหันไปใช้วิธีของ MNP 4 คู่ ซึ่งทั้งสองวิธีนี้จะแตกต่างกันในรายละเอียด แต่การตรวจสอบข้อมูลถูกต้องหรือไม่โดยหลักๆแล้วก็จะใกล้เคียงกัน คือใช้การคำนวณค่า CRC (Cyclic Redundancy Check) ซึ่งเป็นสมการทางคณิตศาสตร์แบบ Polynomial ที่จะให้ค่าสำหรับตรวจสอบความถูกต้องของข้อมูล, โดยผู้ส่งจะคำนวณค่า CRC ของข้อมูลในชุดหนึ่งๆ (เรียกว่า frame ซึ่งอาจประกอบด้วยหลายๆไบต์เรียงต่อกัน)

แล้วส่งค่า CRC นั้นกำกับไปด้วย ทางฝั่งรับเมื่อได้รับข้อมูลแล้วก็จะใช้วิธีการเดียวกันในการคำนวณค่า CRC ขึ้นใหม่ ถ้าได้ค่าตรงกับที่กำกับมาก็แสดงว่าข้อมูลถูกต้อง

2.2.5 การย่อข้อมูล (Data Compression)

การย่อข้อมูลที่จะส่งให้มีปริมาณน้อยลงจะทำให้ใช้เวลาส่งน้อยกว่าเดิมหรือในทางกลับกันก็คือเพิ่มความเร็วในการส่งให้มากขึ้นนั่นเอง ตัวอย่างเช่น ข้อมูลขนาด 1 เมกะไบต์ ถ้าใช้ความเร็ว 9600 bps อาจใช้เวลาประมาณ 1000 วินาทีเศษ หรือราวๆ 20 นาที แต่ถ้าใช้การย่อข้อมูลให้เหลือ 0.5 เมกะไบต์ (ย่อ 1 เท่า) ก็จะใช้เวลาเพียง 10 นาที คือเร็วขึ้นเท่าตัว หรือคิดกลับเป็นความเร็วที่ได้คือประมาณ 19200 bps ที่เดียว

การย่อข้อมูลนี้บางครั้งผู้ใช้อาจทำการย่อด้วยโปรแกรมอื่นๆก่อนแล้วค่อยนำมาส่งด้วยโมเด็มก็ได้ หรืออาจส่งข้อมูลเดิมๆมาเลยแล้วให้กลไกของโมเด็มทำการย่อตามวิธีการมาตรฐานให้วิธีการดังกล่าวนี้ที่นิยมใช้กันแพร่หลายก็จะเป็นไปตามมาตรฐานของ CCITT คือ V.42 bis ซึ่งมีหลักการย่อข้อมูลแบบ Lempel-Ziv-Welch (LZW) ที่ใกล้เคียงกับการย่อข้อมูลในดิस्कที่ใช้กันในโปรแกรม PKZIP และ WinZip นั่นเอง วิธีการนี้จะย่อข้อมูลได้ค่อนข้างมาก อาจถึง 4 เท่าทีเดียว (แต่ทั้งนี้ย่อมขึ้นกับลักษณะของข้อมูลที่เข้ามาด้วย เช่นถ้าคุณส่งข้อมูลที่ผ่านการย่อด้วยโปรแกรมอื่นๆมาแล้วไม่ว่า LZW หรือ V.42 bis ก็จะไม่สามารถย่อลงได้อีก) ส่วนอีก 2 วิธีที่มีใช้กันก็คือ MNP 5 และ MNP 7 โดย MNP 7 จะมีประสิทธิภาพดีกว่า MNP 5 โดยอาจย่อได้ถึง 3 เท่าในขณะที่ MNP 5 จะย่อได้เฉลี่ยประมาณ 2 เท่าเท่านั้น

2.2.6 มาตรฐานคำสั่งของโมเด็ม

เครื่องที่ซีจะส่งงานไปที่โมเด็มโดยส่งรหัสคำสั่งไปยังวงจรภายในโมเด็ม ซึ่งจะต้องเป็นรหัสที่โมเด็มเข้าใจและปฏิบัติตามได้อย่างถูกต้อง รหัสคำสั่งสำหรับโมเด็มนี้แบ่งได้เป็น 2 พวกคือคำสั่งในการทำงานทั่วไป และคำสั่งเกี่ยวกับการย่อข้อมูล ซึ่งแต่ละพวกก็จะจัดตามทีออกแบบโดยบริษัทที่เป็นผู้บุกเบิกตลาดในด้านนั้นๆ ดังนี้

1. คำสั่งในการทำงานทั่วไป จะจัดตามแบบโมเด็มรุ่น Smartmodem ของบริษัท Hayes ซึ่งเรียกกันอีกชื่อหนึ่งว่า AT command เพราะแต่ละคำสั่งจะนำหน้าด้วยอักษร 2 ตัวคือ AT (Attention) เป็นการบอกโมเด็มว่าให้หันมาสนใจทำตามคำสั่งได้แล้ว
2. คำสั่งเกี่ยวกับการย่อข้อมูล ก็เป็นคำสั่งที่กำหนดวิธีการย่อข้อมูลที่โมเด็มจะใช้ คำสั่งกลุ่มนี้ก็ยังใช้อักษรนำหน้าคือ AT เช่นเดียวกับคำสั่งทั่วไป เพียงแต่อักษรที่ตามมานั้นจะแตกต่างกันออกไปเท่านั้น

นอกจาก AT command แล้ว Hayes ยังได้กำหนดมาตรฐานของทีเก็บข้อมูลภายในโมเด็ม (เรียกว่า register เช่นเดียวกับในซีพียู) ที่จะใช้เก็บค่าพารามิเตอร์ในการทำงานต่างๆที่ตั้งไว้ อีกด้วย เรียกว่า S-register ซึ่งแต่ละตัวจะมีหมายเลขประจำและความหมายแตกต่างกัน

ตัวที่ใช้กันบ่อยๆมีดังนี้

1. S0 กำหนดจำนวนครั้งที่จะให้ดังก่อนที่โมเด็มจะรับโทรศัพท์
2. S1 เก็บจำนวนครั้งที่ดังไปแล้ว
3. S2 เก็บตัวอักษร Escape
4. S3 เก็บตัวอักษร End-of-Line
5. S4 เก็บตัวอักษร Line Feed
6. S5 เก็บตัวอักษร Backspace


2.2.7 รูปแบบและการเชื่อมต่อกับพีซี

ปกติโมเด็มจะเชื่อมต่อกับพอร์ตอนุกรม (serial port) แต่รุ่นใหม่ก็เริ่มมีที่ต่อกับพอร์ตแบบ USB เข้ามาแล้ว โดยมีทั้งแบบภายใน (internal) และภายนอก (external) ซึ่งมีรายละเอียดแตกต่างกันดังนี้

2.2.7.1 Internal และ External

ในแง่ของรูปลักษณะภายนอกโมเด็ม (และแฟกซ์โมเด็ม) แบบที่เป็นการ์ดเสียบในเครื่องหรือ (internal) จะไม่เคาะกะกิ้นที่บนโต๊ะทำงาน แต่แบบติดตั้งภายนอก (external) จะสามารถให้ข้อมูลสถานะการทำงานที่หน้าเครื่อง (panel) โดยมี LED เป็นไฟบอกสถานะ ซึ่งช่วยในการค้นหาปัญหาและแก้ไขได้ง่ายขึ้น ยิ่งไปกว่านั้น โมเด็มบางรุ่นก็มีจอ LCD สำหรับแสดงข้อความได้ ซึ่งจะให้ข้อมูลสถานะการทำงานได้ละเอียดมากกว่าที่จะเป็นไฟที่หน้าปิดเฉยๆ แต่ราคาก็สูงขึ้นไปอีก

โมเด็มทั้งสองแบบจะมีช่องเสียบภายนอกสำหรับสายโทรศัพท์ ซึ่งช่องหนึ่งที่เขียนว่า LINE จะใช้ต่อกับสายโทรศัพท์จากองค์กรหรือจากตู้ชุมสาย (PABX) ที่ใช้ภายในบริษัทหรือหน่วยงานอีกทีหนึ่ง ส่วนอีกช่องหนึ่งที่เขียนว่า TEL หรือ PHONE ใช้สำหรับต่อเข้ากับเครื่องฟวง ซึ่งช่องที่ต่อฟวงไปยังเครื่องโทรศัพท์ธรรมดา นั้นปกติมันจะถูกตัดโดยอัตโนมัติเมื่อโมเด็มทำงานคือไม่มีสัญญาณออกมา แต่ในโมเด็มรุ่นใหม่บางทีก็ยังคงให้สัญญาณออกทางช่องนี้ด้วยเหมือนกับฟวงกันเฉยๆ หากใครไม่รู้ไปยกหูที่เครื่องฟวงนั้นขึ้นมาใช้งานก็อาจรบกวนให้ข้อมูลที่รับส่งอยู่นั้นเสียไปหรือถึงกับสายหลุดได้



รูปที่ 2.3 ตัวอย่างของ Internal Modem และ External Modem

ในแง่การติดตั้งโมเด็มแบบ internal จะติดตั้งได้ยากกว่าโมเด็มแบบ external เพราะว่า จะต้องมีการเปิดฝาเครื่องเพื่อเสียบการ์ดลงในสล็อตแบบ ISA ซึ่งบางเครื่องก็มีเพียงสล็อตเดียว และมีแนวโน้มจะค่อยๆหมดไปในไม่นานนัก นอกจากนี้โมเด็มแบบ internal ยังต้องการสัญญาณอินเทอร์รัพท์ (Interrupt Request – IRQ) ซึ่งอาจต้องไปแย่งหรือโยกย้ายมาจาก COM port ที่ใช้งานได้อยู่แล้วบนเมนบอร์ด และถ้าไม่ใช่แบบ Plug-and-Play ก็อาจจะต้องมีการเซตจัมเปอร์เพื่อกำหนดสัญญาณ IRQ และ address ของ COM port ให้ถูกต้องด้วย โดยมากแล้วบนเครื่องพีซีจะมี 4 พอร์ตอนุกรมคือ COM 1 ถึง COM 4 แต่ใช้ได้ทีละ 2 เท่านั้น เพราะมีสัญญาณอินเทอร์รัพท์ให้ใช้ได้เพียงสองเส้นคือ IRQ3 และ IRQ4 ดังนั้นจึงต้องแก้ด้วยการออกแบบให้ COM1 ใช้ IRQ4 ร่วมกับ COM3 และ COM2 ใช้ IRQ4 ร่วมกับ COM4 ผลคือพอร์ตที่ใช้ IRQ เดียวกันจะทำงานพร้อมกันไม่ได้ ดังนั้นในการติดตั้งโมเด็มก็ต้องเลือกพอร์ตที่คิดว่าจะไม่มีการใช้อีกพอร์ตพร้อมกัน (ดูตาราง) เพราะอีกพอร์ตที่ใช้ IRQ เดียวกันนั้นก็ใช้งานไม่ได้ เช่นถ้าเลือกให้โมเด็มใช้ IRQ3 แล้วพอร์ต COM2 ก็จะใช้ไม่ได้ กลายเป็นพอร์ต COM4 ของ internal modem ไป ส่วนถ้าเป็นการติดตั้งโมเด็มที่เป็นแบบ Plug-and-Play นั้น Windows ก็จะจัดการให้โดยอัตโนมัติในลักษณะคล้ายๆกัน

ตารางที่ 2.2 หมายเลขอินเทอร์รัพท์และพอร์ตที่ใช้

หมายเลขอินเทอร์รัพท์	พอร์ตที่ใช้
IRQ3	COM2
	COM4
IRQ4	COM1
	COM3

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ส่วนโมเด็มแบบ external จะติดตั้งได้ง่ายกว่า เพียงแค่ต่อสายจากโมเด็มเข้ากับ COM port ของพีซี (ซึ่งเป็นพอร์ตที่ติดตั้งไว้เรียบร้อยแล้ว) ส่วนการติดตั้งซอฟต์แวร์ใน Windows นั้นจะไม่ใช่แค่ต้องให้ Windows ตรวจสอบโมเด็มให้พบและระบุรุ่นให้ถูกต้องเท่านั้น

โมเด็มแบบ internal และ external จะมีประสิทธิภาพในการทำงานที่ไม่ต่างกัน เพียงแต่แบบ internal จะมี COM port มากับโมเด็มเลขและมักจะใช้ชิปที่รับส่งข้อมูลกับพอร์ตเป็นเบอร์ 16550 (หรือดีกว่า) มาแล้ว ส่วนแบบ external จะต้องอาศัยชิปที่เมนบอร์ดมีมาให้ (ซึ่งถ้าเป็นเมนบอร์ดรุ่นใหม่ๆก็จะใช้ชิปที่มีประสิทธิภาพที่ดีแล้วเช่นกัน นอกจากเมนบอร์ดเก่ามากๆอาจยังเป็นเบอร์ 8250/16450 อยู่ซึ่งอาจมีปัญหาเรื่องรับส่งข้อมูลไม่ทันที ความเร็วสูงเกิน 14.4 kbps เพราะบัฟเฟอร์ที่พักข้อมูลเล็กเกินไปได้)

ส่วนในเรื่องราคานั้น โมเด็มแบบ internal จะมีราคาถูกกว่าเล็กน้อยเพราะไม่ต้องเสียค่าใช้จ่ายในเรื่องแหล่งจ่ายไฟ, ตัวถัง (case), และสายสำหรับต่อกับเครื่องคอมพิวเตอร์ แต่ถ้าเป็นโมเด็มภายนอกแบบ USB จะมีข้อดีคือถึงแม้จะต้องต่อสายเข้ากับพอร์ต USB ภายนอกเครื่อง แต่ก็ใช้ไฟเลี้ยงจากพอร์ต USB ได้เลยโดยไม่ต้องมีอะแดปเตอร์ให้เกะกะอีก

2.3 แฟกซ์โมเด็ม (Faxmodem)

เมื่อมีโมเด็มแล้วก็ไม่ยากที่จะทำวงจรเพิ่มเติมให้สามารถรับและส่งโทรสาร (facsimile) หรือที่เรียกกันว่าแฟกซ์ (Fax) ได้ด้วย ดังนั้นในปัจจุบัน โมเด็มทุกตัวที่ขายกันสำหรับเครื่องพีซีจึงสามารถรับส่งแฟกซ์ได้ด้วย ซึ่งต้องพิจารณาแยกเป็น 2 กรณีคือการส่งและการรับแฟกซ์ ดังนี้

2.3.1 การส่งแฟกซ์

1. จากผลลัพธ์ของโปรแกรมภายในเครื่อง เช่น ตัวอักษร รูปภาพที่สร้างจากโปรแกรม วิธีการก็เพียงแค่ส่งพิมพ์ข้อความหรือรูปภาพนั้น แต่เป็นการพิมพ์ออกทางแฟกซ์โมเด็ม (เหมือนเป็นเครื่องพิมพ์ตัวหนึ่ง) แทนที่จะเป็นเครื่องพิมพ์ธรรมดา
2. จากเอกสารภายนอก ต้องมีขั้นตอนเพิ่มเติมในการสแกน (scan) หรือถ่ายเอาภาพของเอกสารนั้นเข้าไปอยู่ภายในเครื่องก่อน เช่น ใช้สแกนเนอร์ถ่ายเข้าไป แล้วจึงจะส่งเป็นแฟกซ์ออกไปได้ หรือจะนำไปประกอบกับผลลัพธ์จากโปรแกรมตามข้อ 1 ก่อนก็ได้

2.3.2 การรับแฟกซ์

1. รับแล้วนำมาแสดงบนจอภาพ หรือพิมพ์ออกมาตามต้นฉบับเดิม หรือส่งต่อให้เครื่องอื่นๆ ทางอีเมลล์ ทางการส่งแฟกซ์ต่อ หรืออื่นๆ เช่น ส่งไปเข้าโปรแกรมอื่นในลักษณะ Client-Server ก็ได้ วิธีนี้ข้อมูลทั้งหมดในแต่ละหน้าจะถูกเก็บเป็นภาพหนึ่งภาพ
2. อาจดึงข้อความที่เป็นตัวอักษรในภาพนั้นไปใช้ได้โดยวิธีการ OCR (Optical Character Recognition) คือให้คอมพิวเตอร์ “อ่าน” อักษรแต่ละตัวแล้วแปลเป็นรหัสข้อมูลของอักษร

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ตัวนั้นๆ แต่วิธีนี้ยังมีความผิดพลาดเกิดขึ้นพอสมควร ไม่ถึงกับใช้ได้ 100% และปัจจุบันยังทำได้ผลดีเฉพาะภาษาอังกฤษเท่านั้น

2.3.3 การทำงานเบื้องต้นของระบบแฟกซ์

ระบบโทรสารหรือแฟกซ์นี้ แต่เดิมเป็นเครื่องชนิดที่แตกต่างหากจากพีซี ใช้การถ่ายหรือสแกนภาพ (scan) และส่งข้อความจากเอกสาร แล้วแปลงให้เป็นสัญญาณไฟฟ้าแบบดิจิทัล ส่งผ่านโมเด็ม (ที่อยู่ภายในเครื่องแฟกซ์) ออกไปยังปลายทาง ซึ่งการแปลงจากภาพบนเอกสารเป็นสัญญาณนี้ ใช้แสงส่องบนต้นฉบับแล้วสะท้อนไปตกที่ตัวรับแสง โดยทำที่ละเส้นตามแนวนอน เมื่อ “ถ่าย” ได้ 1 เส้นแล้วก็เลื่อนต้นฉบับให้ขยับไปอีก 1 เส้นเพื่อ “ถ่าย” เส้นถัดไปเรื่อยๆจนกว่าจะหมด โดยปกติแต่ละเส้นจะห่างกัน 1 ใน 100 ของนิ้ว นั่นคือระยะทาง 1 นิ้วจะต้องถ่าย 100 ครั้ง ส่วนในแต่ละเส้นก็จะมีตัวรับแสงเรียงกันอยู่เป็นจุดในความละเอียด 200 จุดต่อนิ้วเช่นกัน ดังนั้นเครื่องแฟกซ์โดยทั่วไปจึงมีความละเอียด 200 จุด ตามแนวนอนและ 100 จุดตามแนวตั้งหรือพูดรวมๆว่า 100 lpi (line per inch) นั่นเอง แต่ก็สามารถส่งใน mode ความละเอียดสูง (fine) ที่เพิ่มความละเอียดเป็น 200 x 200 จุดและ super fine (400 x 400 จุด) ได้ด้วยถ้าเครื่องแฟกซ์ที่รับสามารถทำงานในความละเอียดเดียวกัน

ทางด้านเครื่องรับ เมื่อได้รับสัญญาณแฟกซ์เข้ามาก็จะแปลงเป็นสัญญาณไปสั่งพิมพ์ภาพลงบนกระดาษทั้งนี้ก็แล้วแต่ชนิดของเครื่องพิมพ์ที่ใช้ในเครื่องแฟกซ์นั้น ซึ่งอาจเป็นแบบใช้ความร้อน (thermal) ที่ใช้หัวพิมพ์จับบนกระดาษพิเศษที่จะดำเมื่อถูกความร้อน (แบบนี้เลิกกะทริดและราคาถูกที่สุด) หรืออาจเป็นเครื่องพิมพ์ที่ใช้เทคโนโลยีอื่นๆ เช่น ink-jet หรือเลเซอร์ ซึ่งจะสามารถพิมพ์ลงบนกระดาษธรรมดาได้ ทำให้ได้เอกสารที่เก็บได้นานไม่ซีดจางเหมือนกระดาษ thermal

โดยทั่วไปเครื่องแฟกซ์จะรับส่งที่ความเร็ว 9600 bps แต่ถ้าเป็นรุ่นใหม่หรือเป็นการรับส่งระหว่างแฟกซ์โมเด็มด้วยกันอาจทำได้ถึง 14400 bps หรือบางโปรแกรมหากพบว่าเป็นการติดต่อระหว่างคอมพิวเตอร์ด้วยกัน ก็อาจเปลี่ยนไปส่งแบบเป็นไฟล์ให้เลยโดยอัตโนมัติ เพื่อรักษาคุณภาพของไฟล์ต้นฉบับไว้โดยไม่ผิดเพี้ยน

2.3.4 การเข้ารหัสของแฟกซ์

การเข้ารหัสของเครื่องแฟกซ์แบ่งได้เป็นหลายกลุ่มตามมาตรฐานต่างๆกัน ดังนี้

- Group 1 และ 2 (Analog) ทำงานได้โดยใช้สัญญาณแบบ analog ล้วนๆที่ได้จากการ scan ภาพมาแปลงเป็นสัญญาณดิจิทัลแล้วส่งออกไป โดยมาตรฐาน group 1 (G1) ซึ่งออกมาในปี 1968 เรียกว่า CCITT T.2 ใช้การเข้ารหัสแบบ Amplitude Modulation ก่อนจะส่งสัญญาณภาพไปยังปลายทาง ส่วน group 2 (G2) นั่นคือมาตรฐาน CCITT T.3 ออกมาในปี 1976 โดยมีลักษณะการทำงานต่างๆไปเหมือน G1 แต่ใช้วิธีเข้ารหัส (modulation) ที่มีประสิทธิภาพดีกว่า จึงส่งได้เร็วขึ้นประมาณ 1 เท่าตัว

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

- Group 3 (Digital) มาตรฐาน CCITT T.4 สำหรับ Group 3 (G3) ทำงานโดยเริ่มจากการ scan ภาพแบบ digital แยกเป็นจุดๆตั้งแต่เริ่มต้น (ตามความละเอียดที่กำหนด) แล้วนำข้อมูลแต่ละจุดที่ได้มาข้อมให้สั้นลงก่อนที่จะส่งออกไป โดยโมเด็มที่ทำงานตามมาตรฐาน V.17 อีกทีหนึ่ง (หรืออาจเป็น V.19 หรือ V.33 ก็ได้) มาตรฐาน G3 นี้ออกมาในปี 1980 และมีการปรับปรุงแก้ไขในปี 1988 และ 1990 โดยกำหนดความละเอียดไว้เป็น 3 ระดับคือ ธรรมดา, fine และ super-fine ดังที่กล่าวมาแล้ว ซึ่งเป็นมาตรฐานที่ใช้กันทั่วไปในปัจจุบัน รวมถึงแฟกซ์โมเด็มสำหรับคอมพิวเตอร์ด้วย
- Group 4 (Digital) เป็นมาตรฐานที่ปรับปรุงเพิ่มเติมจาก G3 โดยจัดเป็นมาตรฐาน CCITT T.6 หรือ Group 4 (G4) ซึ่งเพิ่มเติมในเรื่องการผสมการส่งแฟกซ์เข้ากับการส่งข้อมูลอิเล็กทรอนิกส์ในรูปแบบเอกลักษณ์อื่นๆ รวมทั้งสามารถรับส่งข้อมูลในลักษณะของ text โดยตรงระหว่างเครื่องได้ด้วย โดยไม่ต้องแปลงเป็นภาพก่อนเหมือนกับแฟกซ์ทั่วไป

2.3.5 มาตรฐานของแฟกซ์โมเด็ม

มาตรฐานของแฟกซ์โมเด็ม จะกำหนดโดยดูว่าแฟกซ์โมเด็มนั้นทำหน้าที่อะไรบ้างในการรับส่งแฟกซ์ ซึ่งในการรับส่ง 1 ครั้งหรือ 1 session จะประกอบด้วยขั้นตอนหรือ phase ต่างๆดังนี้

Phase A: call establishment	เริ่มการติดต่อ
B: pre-message procedure	ตกลงเงื่อนไขและพารามิเตอร์ในการรับส่งต่างๆ
C: message transmission	รับส่งข้อมูล
D: post-message procedure	เป็นช่วงยืนยันว่าการรับส่งเรียบร้อยหรือไม่
E: call release	ตัดการติดต่อ

มาตรฐานของแฟกซ์โมเด็มที่กำหนดโดย EIA (Electronics Industries Association) แบ่งแฟกซ์โมเด็มออกเป็น 3 class ด้วยกัน โดยมีหน้าที่หรือขอบเขตความสามารถแตกต่างกันจากน้อยไปมากดังนี้

- Class 1 : เป็นกลุ่มที่มีความสามารถขั้นต่ำสุดเพียงพอที่จะให้รับส่งแฟกซ์ในแบบ G3 ได้เท่านั้น ฟังก์ชันการทำงานและการควบคุมต่างๆ เช่น เมื่อไหร่จะเริ่มส่งข้อมูล (phase C เป็นต้นไป) จะตกเป็นภาระของซอฟต์แวร์บนเครื่องพีซีทั้งหมด
- Class 2 : มีความสามารถในตัวแฟกซ์โมเด็มสูงขึ้นไปกว่า class 1 คือสามารถดูแลการรับส่งแฟกซ์เองได้ตลอดตั้งแต่ phase A ถึง E โดยซอฟต์แวร์บนเครื่องพีซี กลับเป็นฝ่ายรอว่าเมื่อไหร่แฟกซ์โมเด็มใน class 2 นี้จะจัดการติดต่อเสร็จและเรียกให้แปลงภาพเป็นข้อมูลเพื่อส่งให้ หรือเมื่อไหร่จึงจะได้ข้อมูลที่ส่งมาแล้วให้แปลงกลับเป็นภาพ ซึ่งแฟกซ์โมเด็มใน class 2 นี้ บางครั้งก็เรียกว่า class 2.0 โดย .0 หมายถึงเวอร์ชันแรกของมาตรฐาน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

- Class 3 : อยู่ระหว่างการพิจารณามาตรฐาน ใน class นี้แฟกซ์โมเด็มจะทำงานด้วยตัวเองมากขึ้นลดภาระของพีซีลงไปอีก เช่น อาจรวมถึงการแปลงภาพ (เช่นไฟล์ TIFF) หรือตัวอักษร (ASCII text file) ให้เป็นข้อมูลสำหรับแฟกซ์หรือการแปลงกลับที่ปลายทาง เป็นต้น

ส่วนโมเด็มธรรมดาที่รับส่งเฉพาะข้อมูล ไม่รวมถึงแฟกซ์นั้นเรียนกว่าเป็น class C และโมเด็มที่ขายกันอยู่ในปัจจุบันจะสนับสนุน class 1 เป็นหลัก ส่วนบางตัวก็สนับสนุน class 2 ด้วยแต่ไม่เน้นมากนัก

2.3.6 การติดต่อกับแฟกซ์โมเด็ม

เมื่อพีซีจะติดต่อกับแฟกซ์โมเด็มก็จะใช้คำสั่งมาตรฐานของสมาคมอุตสาหกรรมอิเล็กทรอนิกส์ (EIA-Electronic Industry Association) ซึ่งได้กำหนดมาตรฐานคำสั่งสำหรับควบคุมแฟกซ์โมเด็ม class 1 และ class 2.0 ไว้เป็นส่วนเพิ่มเติมจากมาตรฐาน AT (คือแฟกซ์โมเด็มที่จะรับคำสั่งแฟกซ์ของ EIA ได้นั้นจะต้องรับค AT command ได้ด้วย) เรียกว่า EIA fax command โดยใช้ตัวอักษร +F เป็นตัวกำหนดหน้าทุกคำสั่ง เช่น

AT + FCLASS=? ถาม class ของแฟกซ์โมเด็ม

0, 1 ได้คำตอบว่าเป็นทั้ง class 0 (data อย่างเดียว) และ class 1 (แฟกซ์)

สำหรับคำสั่งที่ใช้กับแฟกซ์โมเด็ม ใน class 2.0 จะเพิ่มเติมในเรื่องของการกำหนดค่าและส่งผ่านพารามิเตอร์ในการทำงานระหว่างพีซีกับแฟกซ์โมเด็มให้มากขึ้น

2.3.7 การเลือกใช้โมเด็มและแฟกซ์โมเด็ม

ในการเลือกโมเด็มและแฟกซ์โมเด็มโดยหลักจะต้องพิจารณาถึงโปรโตคอล (protocol) ในการแปลงและรับส่งข้อมูล (Modulation Protocol) ซึ่งกำหนดวิธีที่ใช้ในการแปลงและรับส่งข้อมูลตลอดจนความเร็วในการรับส่งเป็นหลัก การที่โมเด็ม 2 ตัวจะต่อกันได้ต้องใช้ Modulation Protocol ที่เหมือนกัน เช่น V.90 เป็นต้น


โมเด็มความเร็ว 14400 bps (V.32bis) จะเหมาะกับการใช้งานเป็นครั้งคราว เช่น รับส่งไฟล์จาก BBS หรือรับส่ง e-mail (electronic mail) เนื่องจากมีราคาถูก แต่สำหรับผู้ที่ต้องใช้โมเด็มเป็นประจำก็ควรเลือกโมเด็มที่มีความเร็วตั้งแต่ 28800 bps (V.34) ขึ้นไป หรือจะเป็น 56 K ก็ยิ่งดี ซึ่งหากเป็นแบบ 56 K ก็ให้ดูว่าเป็นไปตามมาตรฐานไหน ถ้ายังเป็น x2 หรือ K56Flex ซึ่งออกมาก่อนมาตรฐาน V.90 ก็ควรอัปเดตให้เป็น V.90 เสีย (โดยมากจะทำได้โดยการเปลี่ยน firmware เช่นดาวน์โหลดโปรแกรมใหม่มาแก้ไขโปรแกรมเดิมที่อยู่ในโมเด็ม)

นอกจากการรับส่งข้อมูลคอมพิวเตอร์แล้ว ในการพิจารณาแฟกซ์โมเด็มก็ต้องดูมาตรฐานด้วย แต่ในทางปฏิบัติแล้วทุกตัวจะสามารถใช้งานตามมาตรฐาน Group 3 ของ CCITT ที่ความเร็ว 9600 bps ได้ หรือส่วนมากก็จะใช้ได้ถึง 14400 bps ตามมาตรฐาน V.17 Group 3 ด้วยอยู่แล้ว

2.4 ระบบอิเล็กทรอนิกส์เมลล์ (Electronics mail Architecture)

อิเล็กทรอนิกส์เมลล์ เป็นแอปพลิเคชันหนึ่งที่มีความนิยมอย่างมากในเครือข่ายอินเทอร์เน็ตด้วยความรวดเร็วในการส่งการประหยัดค่าใช้จ่าย และความสะดวกทำให้อีเมลล์เข้ามาทดแทนการส่งจดหมายในระบบธุรกิจยุคใหม่

รูปแบบการทำงานของอิเล็กทรอนิกส์เมลล์จะเริ่มจากผู้ส่งทำการสร้างเมลล์(compose mail) ด้วยโปรแกรมที่เป็น MUA (Message User Agent) เช่น pine , mailx , outlook , Netscape Mail และส่งไปยังเมลล์เซิร์ฟเวอร์ที่เมลล์เซิร์ฟเวอร์จะมี โปรแกรมที่รับเมลล์นั้นและส่งเข้าไปยังคิวเพื่อทำการส่งไปยังผู้รับ



รูปที่ 2.4 กระบวนการในการส่งอิเล็กทรอนิกส์เมลล์

เมื่อถึงคิวของเมลล์ฉบับนั้นเมลล์เซิร์ฟเวอร์จะทำการติดต่อไปยังเมลล์เซิร์ฟเวอร์ของผู้รับด้วย MTA (Message Transfer Agent) หรืออาจติดต่อไปยังเมลล์เซิร์ฟเวอร์อื่นที่เป็นรีเลย์เพื่อส่งเมลล์ ขึ้นอยู่กับการกำหนดของผู้ดูแลระบบ ถ้าการติดต่อเรียบร้อยแล้วก็จะทำการส่งเมลล์นั้น ในกรณีที่เป็นการส่งไปยังรีเลย์ซึ่งเป็นเมลล์เซิร์ฟเวอร์เช่นเดียวกัน รีเลย์นั้นก็จะทำการส่งเมลล์ไปยังผู้รับที่ทอดหนึ่ง

เมื่อเมลล์เซิร์ฟเวอร์ของผู้รับได้รับเมลล์นั้นแล้ว ก็จะนำเมลล์นั้นเขียนลงในไฟล์เมลล์บ็อกซ์ของผู้รับและผู้รับก็จะสามารถอ่านเมลล์ได้โดยใช้โปรแกรมประเภท MUA เช่นเดียวกัน โดยที่โปรโตคอลที่เกี่ยวข้องกับระบบอิเล็กทรอนิกส์เมลล์ในการทำงานบนอินเทอร์เน็ต คือ SMTP , POP และ IMAP

2.4.1 Simple Mail Transfer Protocol (SMTP)

SMTP(RFC 821) เป็นโปรโตคอล TCP/IP ที่ใช้ในการรับ-ส่งอิเล็กทรอนิกส์เมลล์ในเครือข่ายอินเทอร์เน็ต โดยปกติแล้วการติดต่อไปยัง MTA ในรูปแบบของ SMTPจะติดต่อไปที่พอร์ต25ซึ่งเป็นพอร์ตมาตรฐานของเมลล์เซิร์ฟเวอร์

การติดต่อของโปรโตคอล SMTP จะอยู่ในรูปแบบของข้อความปกติ โดยผู้ที่ต้องการส่งจะเรียกว่าไคลเอนต์ (Client) และผู้รับจะเรียกว่าเซิร์ฟเวอร์ (Server) เมื่อการติดต่อไปยังพอร์ต SMTP

สำเร็จแล้ว ไคลเอนต์จะส่งคำสั่งไปยังเซิร์ฟเวอร์และเซิร์ฟเวอร์จะตอบผลของคำสั่งกลับเป็นรหัสตัวเลข โดยมีคำสั่งดังนี้

ตารางที่ 2.3 คำสั่งที่ใช้ในโปรโตคอล แบบSMTP


SMTP Command	Description
HELO	สำหรับแสดงตัวของไคลเอนต์ให้กับเซิร์ฟเวอร์ซึ่งคำสั่ง HELO จะตามด้วยชื่อเครื่องของไคลเอนต์ในลักษณะ Fully Qualify Domain Name
MAIL	ใช้สำหรับเริ่มต้นการส่งเมล มีรูปแบบคือ MAIL FROM:<reverse-path> Reverse-path บอกถึงแอดเดรสของผู้ส่งเมลล์ และอาจเป็นลิสต์ของโฮสต์ที่เมลล์ได้ผ่านมา โดยโฮสต์แรกที่ปรากฏ จะเป็นโฮสต์ล่าสุดที่เมลล์ได้ผ่าน ซึ่งก็คือ โฮสต์ปัจจุบันที่กำลังจะส่งผ่านเมลล์ ลิสต์นี้จะใช้เป็นประโยชน์ในการส่งข้อความเตือนกลับไปยังผู้ส่งต้นทางหากไม่สามารถส่งเมลล์ไปถึงปลายทางได้
RCPT	บอกถึงแอดเดรสของผู้รับเมลล์ ถ้ามีผู้รับมากกว่าหนึ่งผู้รับ ก็อาจใช้คำสั่ง RCPT หลายครั้งสำหรับผู้รับแต่ละคน มีรูปแบบคือ RCPT TO:<forward path>Forward-path เป็นแอดเดรสของเมลล์ผู้รับและอาจเป็นลิสต์ของโฮสต์ที่เป็น Relay Host ซึ่งเมลล์จะถูกส่งผ่านไปตามโฮสต์เหล่านี้จนกระทั่งถึงปลายทาง เมื่อเมลล์ผ่านโฮสต์ใด ชื่อของโฮสต์ในลิสต์ของ forward-path จะถูกลบออกเพื่อไปเพิ่มใน reverse-path แทน
SEND,SOML,SAML	คำสั่งทั้ง 3 นี้มีรูปแบบการใช้งานเช่นเดียวกับคำสั่ง MAIL และจะมีข้อแตกต่างกันดังนี้ SEND จะส่งเมลล์ไปยัง terminal ของผู้รับแทนที่ mailbox SOML(Send or Mail)จะส่งเมลล์ไปยัง terminal ถ้าผู้รับใช้งานเครื่องอยู่ในขณะนั้น แต่ถ้าไม่ได้ใช้งานจะส่งเมลล์ดังกล่าวไปยัง mailbox แทน SAML(Send and Mail) จะส่งเมลล์ไปยังทั้ง terminal และ mailbox ของผู้รับ
RSET	ใช้สำหรับยกเลิกการส่งเมลล์ ข้อมูลเกี่ยวกับผู้ส่ง,ผู้รับ และเนื้อหาของเมลล์ จะถูกยกเลิก
VERFY	ใช้ตรวจสอบแอดเดรสของผู้รับเมลล์โดยไม่มีการส่งจริงจะใช้เพื่อตรวจสอบปัญหาของการส่งเมลล์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

EXPN	ใช้ตรวจสอบ mailing list เซิร์ฟเวอร์จะตอบกลับมาเป็นรายชื่อของแอดเดรสใน mail list นั้น
HELP	จะแสดงข้อความช่วยเหลือ ซึ่งจะเป็นคำสั่ง SMTP ที่มีอยู่ คำสั่ง HELP นี้ยังอาจสามารถแสดงลักษณะ การทำงานของคำสั่ง SMTP ที่ระบุได้
NOOP	จะไม่มีผลใดๆนอกจากทำให้เซิร์ฟเวอร์ตอบกลับว่า OK(รหัส200)
QUIT	ใช้สิ้นสุดการส่งเมลล์ และยกเลิกการติดต่อ
TURN	คำสั่งนี้จะทำให้ไคลเอนท์และเซิร์ฟเวอร์ทำหน้าที่สลับกันซึ่งทำให้สามารถส่งเมลล์กลับทิศทางโดยไม่ต้องยุติการติดต่อและสร้าง การติดต่อใหม่

2.4.2 Relay Agent

ในการส่งเมลล์ MTA ต้นทางและปลายทางอาจไม่ได้ ติดต่อกันโดยตรงแต่อาจผ่าน MTA อื่นๆที่ทำหน้าที่เป็น Relay Agent ประโยชน์ของการใช้ Relay MTA มี 2 ประการ อย่างแรกคือ ลดความยุ่งยากในการติดตั้ง MTA สำหรับโฮสต์ทุกๆ เครื่องประโยชน์ต่อมาคือ สามารถตั้งโฮสต์หนึ่งในองค์กร เพื่อทำหน้าที่เป็น Mail Hub ได้



รูปที่ 2.5 แสดงการทำงานของ Relay Agent

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.4.3 Post Office Protocol (POP)

POP ถูกออกแบบสำหรับการเข้าถึงแบบ offline คือจดหมายจะอยู่ในเซิร์ฟเวอร์และผู้ใช้สามารถใช้โปรแกรมที่สนับสนุน POP ในการเข้าถึงจดหมายจากระยะไกลและทำการดาวน์โหลดจดหมายนั้นทั้งหมดมาที่เครื่องที่ใช้งานอยู่ การจัดการใดๆกับจดหมายจะเป็นการจัดการในเครื่องของผู้ใช้เท่านั้น ถึงแม้ว่าข้อจำกัดของการเข้าถึงแบบ offline จะทำให้เกิดความคิดที่จะทำให้ POP สามารถใช้งานในแบบ online หรือ แบบ disconnected ได้ แต่ POP ขาดคุณสมบัติที่จำเป็นบางอย่างสำหรับการเข้าถึงแบบเสมือน online (pseudo-online) จดหมายจะไม่ถูกลบออกจากเซิร์ฟเวอร์แต่ก็ไม่ใช้การเข้าถึงแบบ online ที่แท้จริงเพราะขาดโปรโตคอลในการเข้าถึงระบบไฟล์ในเครื่องเซิร์ฟเวอร์ในการที่จะเข้าถึงหรือเปลี่ยนแปลง folder หรือสถานะต่างๆของจดหมายตัวอย่างเช่นการตั้งค่าสถานะของจดหมาย เช่น ได้ถูกอ่านแล้ว จะถูกตั้งค่าเพียงเครื่องไคลเอนท์ที่ใช้นั้นแต่สถานะของจดหมายที่แท้จริงบนเซิร์ฟเวอร์ยังคงไม่เปลี่ยนแปลงหรือจัดการเก็บจดหมายลง folder จะถูกจัดเก็บลงในเครื่อง ไคลเอนท์เท่านั้นซึ่งที่จริงควรจะจัดเก็บไว้บนเซิร์ฟเวอร์ เพราะหากมีการใช้ไคลเอนท์เครื่องอื่น ก็ยังสามารถเห็น folder นั้นๆ ได้

2.4.4 Internet Access Message Protocol (IMAP)

IMAP มีความสามารถในการเข้าถึงแบบทั้ง offline และแบบ online จดหมายจะไม่ถูกดึงมาแต่จะเป็นแบบโต้ตอบกับเซิร์ฟเวอร์ นั่นคือผู้ใช้สามารถดึงเฉพาะหัวข้อจดหมาย , บางส่วนของจดหมาย หรือค้นหาจดหมายที่ตรงความต้องการ โดยที่จดหมายถูกเก็บไว้บนเซิร์ฟเวอร์และสามารถตั้งค่าสถานะของจดหมายต่างๆ เช่น ถูกลบไปแล้ว , ตอบไปแล้ว และจะยังอยู่บนเซิร์ฟเวอร์ จนกว่าผู้ใช้จะสั่งลบ สรุปคือ IMAP ถูกออกแบบให้มีการเข้าถึงตัวจดหมายจากระยะทางไกล เหมือนกับการเข้าถึงจดหมายจากภายในเครื่องของผู้ใช้เอง

IMAP ยังสามารถเข้าถึงและจัดการกับเมลล์บ็อกซ์ได้หลายเมลล์บ็อกซ์ รวมทั้งสามารถเปลี่ยนชื่อ , ลบ , แสดงรายชื่อ และเข้าถึง folder ต่างๆนอกเหนือจาก folder ปกติ (inbox) ซึ่ง folder เหล่านี้อาจไม่อยู่บนเซิร์ฟเวอร์เดียวกันก็ได้ โดยเราสามารถเรียกดูได้พร้อมๆกัน หรือทำการเคลื่อนย้ายจาก folder หนึ่งไปยังอีก folder หนึ่ง IMAP มีโปรโตคอลในการจัดเก็บข้อมูลส่วนตัวของผู้ใช้แต่ละคนลงในเซิร์ฟเวอร์ เช่น Internet Message Support Protocol (IMSP) ซึ่งทำให้ผู้ใช้จาก platform ใดๆสามารถเข้าถึงข้อมูลส่วนบุคคลของตนเอง

2.5 ทฤษฎีการบีบอัดข้อมูล

การบีบอัดข้อมูลเป็นการลดขนาดของไฟล์ลงเพื่อให้สามารถจัดเก็บไฟล์ได้มากขึ้น เช่น ข้อมูลขนาด 704 x 576 ลดขนาดลงเป็น 352 x 288 หรือลดจำนวนเฟรมต่อวินาทีลงมาให้น้อยลง เช่น 15 เฟรมต่อวินาที สำหรับการบีบอัดข้อมูลนั้นสามารถแบ่งได้เป็น 2 ประเภทใหญ่ๆ คือ


2.5.1 การบีบอัดข้อมูลแบบไม่มีการสูญเสีย (Lossless Compression)

เป็นเทคนิคการลดขนาดข้อมูลที่รักษาความถูกต้องของข้อมูลได้ 100% ดังนั้นไฟล์ที่ถูกลดขนาดข้อมูล โดยเทคนิคนี้จะต้องมีความถูกต้องของข้อมูลเช่นเดียวกันกับข้อมูลต้นฉบับทุกประการ เทคนิคส่วนใหญ่จะถูกนำมาประยุกต์ใช้กับข้อมูลชนิดตัวอักษร เช่น ไฟล์ประเภทฐานข้อมูล (database) หรือข้อมูลที่ส่งตามเครื่องแฟกซ์ (Fax) เป็นต้น ซึ่งไฟล์ข้อมูลประเภทนี้ล้วนมีความสำคัญทุกๆตัวอักษร(Byte) ดังนั้น ถ้าหากมีการสูญหายหรือเปลี่ยนแปลงข้อมูลในไฟล์ที่ถูกลดขนาดแล้วเพียงแ่ก่บิต (Bit) เดียว ก็อาจทำให้ข้อมูลของไฟล์ที่ถูกขยายขนาดแล้วมีความคลาดเคลื่อนไป ซึ่งอาจจะไม่สามารถถูกประมวลผลได้

2.5.2 การบีบอัดข้อมูลแบบมีการสูญเสีย (Lossy Compression)

เป็นเทคนิคการลดขนาดข้อมูลที่ยอมให้ความถูกต้องของข้อมูลเสียหายไปบ้าง ทั้งนี้ก็เพื่อความเร็วของการลดขนาดข้อมูล ซึ่งวิธีนี้ได้ถูกนำไปใช้ในงานด้านกราฟิกอิมเมจ (Graphic Image) ซึ่งเป็นเทคนิคที่ใช้สำหรับลดขนาดของข้อมูลประเภทนี้ สามารถปรับให้มีความถูกต้องหลายระดับ ซึ่งหากถูกกำหนดให้มีความแม่นยำสูงก็จะมีผลทำให้ขนาดไฟล์ที่ลดมีขนาดใหญ่ขึ้น และใช้เวลาในการประมวลผลนานขึ้น โดยเปรียบเทียบกับกรณีที่กำหนดให้มีความแม่นยำลดลง ในปัจจุบันได้มีซอฟต์แวร์ (Software) หลายประเภทที่เสนอการลดขนาดข้อมูลโดยใช้เทคนิคนี้

2.5.3 กระบวนการเข้ารหัสแบบเจเป็ก (JPEG CODEC)



รูปที่ 2.6 การเข้ารหัสแบบเจเป็ก

ลำดับของการเข้ารหัสแบบเจเป็กเป็นไปตามรูปที่ 2.6 โดยที่ภาพต้นฉบับจะถูกแบ่งออกเป็นบล็อก (Block) เล็กๆ ขนาด 8x8 พิกเซล ถ้าเป็นภาพที่แสดงผลด้วยจำนวน n บิตต่อพิกเซลแล้ว ค่าข้อมูลพิกเซลจะมีค่าตั้งแต่ 0 ถึง 2^n-1 ก่อนที่จะผ่าน การแปลงฟอว์เวิร์ดดิสคริตโคซายน์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

(Forward Discrete Cosine Transform หรือ FDCT) จะมีการสร้างค่าของพิกเซลให้เป็นจำนวนเต็มแบบมีเครื่องหมาย ซึ่งมีค่าตั้งแต่ -2^p ถึง $2^p - 1$ ตัวอย่างเช่น ภาพแบบเกรย์สเกลที่มี 8 บิตต่อพิกเซล (ความเข้ม $2^8 = 256$ ระดับ) มีค่า $0 - 255$ เมื่อจะผ่านการแปลงต้องทำข้อมูลให้เป็น -128 ถึง 127 ก่อน

เมื่อผ่านการแปลงโคไซน์แบบไม่ต่อเนื่อง (DCT) แล้วเอาท์พุทที่ได้จะเป็นค่าสัมประสิทธิ์ทางความถี่ ต่อมาจะเป็น การควอนไทซ์ (Quantized) ค่าสัมประสิทธิ์เหล่านี้ในขั้นตอนนี้เองที่จะมีการลดขนาดของข้อมูลและเกิดความผิดพลาดจากการควอนไทซ์ขึ้น ในการควอนไทซ์นี้จะเป็นแบบไม่เป็นยูนิฟอร์ม (Non - Uniform) กล่าวคือ ค่าสัมประสิทธิ์แต่ละค่าจะถูกควอนไทซ์ด้วยระดับการควอนไทซ์ (Step Size) ที่ไม่เท่ากันเสมอ ขนาดของระดับขั้นหรือสเตป (Step) ในการควอนไทซ์จะถูกกำหนดโดยค่าในตารางเรียกว่าเป็นตารางค่าควอนตัม (Quantum) นั่นเอง ซึ่งค่าในตารางนี้จะเป็นค่าที่ใช้เฉพาะกับสัมประสิทธิ์ ที่ได้จากการแปลงโคไซน์แบบไม่ต่อเนื่องแต่ละค่าเท่านั้น

ค่าสัมประสิทธิ์ที่ถูกควอนไทซ์ จะถูกนำมาจัดตามลำดับซิกแซก (Zigzag) เพื่อความสะดวกในการเข้ารหัสซึ่งอาจใช้วิธีของฮัฟแมน (Huffman encoding) หรือวิธีการเข้ารหัสแบบความยาวของรหัสไม่คงที่ (Variable Length Encoding) เอาท์พุทจากกระบวนการนี้จะเป็นข้อมูลภาพที่ถูกลดขนาดเรียบร้อยแล้ว

จากบล็อกโคอะแกรม การเข้ารหัสแบบเชิงประกอบด้วยบล็อกที่สำคัญ 3 บล็อก คือ

1. ฟอร์เวิร์ดดิสครีต โคไซน์ (Forward Discrete Cosine Transform หรือ FDCT)
2. ควอนไทเซชัน (Quantization)
3. การเข้ารหัสเอนโทรปี (Entropy encoding)

ที่อินพุทของวงจรจะเข้ารหัสแอมพลิจูดของข้อมูลภาพที่ไม่มีเครื่องหมาย (Original unsigned samples) ที่อยู่ในช่วง $[0, 2^p - 1]$ จะถูกเปลี่ยนให้เป็นจำนวนเต็มแบบมีเครื่องหมายซึ่งอยู่ในช่วง $[-2^p, 2^p - 1]$ เช่น ภาพแบบเกรย์สเกลมี $P=8$ แอมพลิจูด (sample) ซึ่งอยู่ในช่วง $[0, 255]$ จะถูกเปลี่ยนให้อยู่ในช่วง $[-128, +127]$

จากนั้นข้อมูลภาพจะถูกแบ่งเป็นบล็อกแบบ 8×8 และแอมพลิจูดจากแต่ละบล็อกจะถูกแปลงให้อยู่ในโดเมนของความถี่ โดยใช้การแปลงโดเมนของความถี่ โดยมีสมการของการแปลงค่าเป็น

$$F(u, v) = \frac{2}{N} C(u)C(v) \sum_{x=0}^{N-1} \sum_{y=0}^{N-1} f(i, j) \cos \left[\frac{(2x+1)u\pi}{2N} \right] \cos \left[\frac{(2y+1)v\pi}{2N} \right] \quad (2.1)$$

และมีสมการแปลงกลับเป็น

$$f(i, j) = \frac{2}{N} \sum_{x=0}^{N-1} \sum_{y=0}^{N-1} C(u)C(v)F(u, v) \cos\left[\frac{(2x+1)u\pi}{2N}\right] \cos\left[\frac{(2y+1)v\pi}{2N}\right] \quad (2.2)$$

โดยที่ $F(u, v)$ คือ ค่าตัวแปร 2 มิติของ $N \times N$ DCT

$F(i, j)$ คือ ค่าของระดับสีในพิกเซล (Pixel)

$u, v, x, y = 0, 1, 2, \dots, N-1$

i, j เป็น Spatial coordinates ใน pixel data block

u, v เป็น Frequency coordinates ใน DCT coefficient block

ทั้งนี้เนื่องจากสมการ ที่ใช้ในการแปลงค่าสัมประสิทธิ์การแปลงแบบดิสครีตโคซายน์ (DCT) ถ้าจำนวนข้อมูลยิ่งมาก (N ยิ่งมาก) จะทำให้ใช้เวลาและกำลังในการคำนวณมาก ดังนั้นเจแป็ก (JPEG) จึงกำหนดการแปลงภาพ โดยแบ่งการแปลงเป็นบล็อกย่อยๆ ของภาพขนาดบล็อกละ 8×8 พิกเซล ($N=8$)

ขั้นตอนต่อไปคือการควอนไทเซชัน (Quantization) ซึ่งเป็นการปรับลดค่าสัมประสิทธิ์ที่ได้จากการทำการแปลงแบบดิสครีตโคซายน์ (DCT) เพื่อลดจำนวนบิตที่ใช้ในการเก็บซึ่งมีผลทำให้ความแม่นยำ (Precision) ของข้อมูลลดลง คือ ทำให้เกิดการสูญเสียข้อมูลบางส่วนไป โดยสัมประสิทธิ์จากการแปลงแบบดิสครีตโคซายน์ทั้ง 64 ค่าจะถูกทำการควอนไทซ์ (Quantized) โดยใช้ตารางการควอนไทซ์ขนาด 64 อิลิเมนต์ (element) การควอนไทเซชันจะลดค่าแอมพลิจูดของสัมประสิทธิ์ที่มีผลกับคุณภาพของภาพน้อยที่สุด เพื่อให้เป็นไปตามหลักการเพิ่มค่าสัมประสิทธิ์ที่มีค่าศูนย์ให้มากขึ้น และลดค่าสัมประสิทธิ์ที่ไม่มีมีความสำคัญลง การควอนไทเซชันกระทำได้ดังสมการต่อไปนี้

$$T(u, v) = \text{round}\left[\frac{T(u, v)}{Q(u, v)}\right] \quad (2.3)$$

และมีสมการควอนไทเซชันดังนี้

$$T^o(u, v) = \hat{T}(u, v)Q(u, v) \quad (2.4)$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เมื่อ $T^o(u, v)$ คือ ค่าสัมประสิทธิ์ที่ได้จากการแปลงคิสคริตโคซายน์
 $\hat{T}(u, v)$ คือ ค่าสัมประสิทธิ์ที่ได้จากการแปลงคิสคริตโคซายน์ เมื่อถูกควอนไทซ์
 $T^c(u, v)$ คือ ค่าสัมประสิทธิ์ที่ได้จากการแปลงคิสคริตโคซายน์ เมื่อถูกควอนไทซ์
 $Q(u, v)$ คือ ค่าควอนไทเซชัน

และ round คือ การหาจำนวนเต็มที่มีค่าใกล้เคียงที่สุดโดย $0 \leq u \leq 7, 0 \leq v \leq 7$

หลังจากผ่านการควอนไทเซชันแล้ว ขั้นตอนต่อไปคือการเรียงข้อมูลแบบซิกแซก โดยเป็นการเรียงค่าสัมประสิทธิ์ที่ได้จากการแปลงแบบคิสคริตโคซายน์ให้เป็นบล็อกข้อมูล 8×8 ค่าให้เป็นแถวข้อมูล 64 ค่า โดยเรียงลำดับจากค่าสัมประสิทธิ์ของความถี่ต่ำไปหาค่าสัมประสิทธิ์ของความถี่สูงซึ่งทำให้ค่าสัมประสิทธิ์ที่มีค่าศูนย์ส่วนใหญ่ในช่วงความถี่สูงอันเนื่องมาจากการควอนไทเซชันมาอยู่ติดกัน ซึ่งจะเป็ประโยชน์ในการเข้ารหัสในขั้นตอนต่อไป ขั้นตอนสุดท้ายคือ การเข้ารหัสแบบเอนโทรปี (entropy encoding) ซึ่งเป็นการเข้ารหัสค่าที่ได้จากการควอนไทเซชันให้อยู่ในรูปลำดับเลขฐานสองที่กระชับขึ้น ซึ่งมาตรฐานเจบีก็มีการเข้ารหัสเอนโทรปี 2 แบบ คือ การเข้ารหัสฮัฟแมน (Huffman Encoding) และ การเข้ารหัสเชิงอริทเมติก (Arithmetic Encoding) ซึ่งในระบบซีเคมเชิลเบสไลน์ จะใช้การเข้ารหัสแบบฮัฟแมนเท่านั้น โดยวิธีการเข้ารหัสฮัฟแมนนั้นเป็นวิธีการเข้ารหัส (encode) ข้อมูลด้วยการสร้างรหัสต่างๆ ขึ้นจากสถิติของจำนวนข้อมูลที่เกิดขึ้นเพื่อนำรหัสที่สร้างขึ้นนั้นไปใช้แทนตัวข้อมูลเดิม โดยพยายามสร้างรหัส ที่มีขนาดสั้นสำหรับใช้แทนตัวข้อมูลที่เกิดขึ้นจำนวนมากและรหัส ที่มีขนาดยาวขึ้นเพื่อแทนตัวข้อมูลที่เกิดขึ้นน้อยลงลดสั้นกันไป สำหรับวิธีการเข้ารหัสฮัฟแมน ที่ใช้ใน JPEG นั้นได้มีการอาศัยเทคนิคการเข้ารหัสวิธีอื่นมาช่วยด้วยคือ การเข้ารหัสแบบวาริเอเบิลเลนซ์ (Variable-length encoding) และการเข้ารหัสแบบรันเลนซ์ (runlength encoding) ซึ่งจะแบ่งการเข้ารหัส เป็น 2 ส่วนคือ การเข้ารหัส ค่า DC และค่า AC ตามลำดับ

2.6 สัญญาณในคู่สายโทรศัพท์

สัญญาณในคู่สายโทรศัพท์ ประกอบไปด้วย 5 สัญญาณ คือ


1. สัญญาณให้หมุน (Dial tone) เมื่อยกหูโทรศัพท์ขึ้นจะได้เสียงสัญญาณ นั่นคือเสียงของสัญญาณให้หมุน ซึ่งประกอบด้วยความถี่ 2 ความถี่ผสมกันคือ 350 Hz และ 440 Hz และมีระดับแรงดันอยู่ที่ประมาณ 5-10 V โดยสัญญาณนี้จะดังอย่างต่อเนื่องจนกว่าจะมีการกดปุ่มเพื่อหมุนหมายเลขโทรศัพท์ หรือยกหูนานเกินไป สัญญาณจะเปลี่ยนเป็นสัญญาณสายไม่ว่างแทน

2. สัญญาณปุ่มโทรศัพท์ หรือ DTMF (Dual Tone Multi-Frequency) เมื่อกดปุ่มโทรศัพท์จะได้ยินเสียงที่แตกต่างกันไปในแต่ละปุ่มโดยสัญญาณโทรศัพท์เกิดจากการผสมกันของความถี่ 2 ความถี่ โดยแบ่งเป็นความถี่ด้านแฉกและความถี่ด้านหลัก โดยแสดงดังรูปที่ 2.7 ตัวอย่างเช่น เมื่อเรากดปุ่ม 1 สัญญาณ DTMF จะประกอบด้วยความถี่ 697Hz และ 1209Hz

1	2	3	A	697Hz	High Tones
4	5	6	B	770Hz	
7	8	9	C	852Hz	
*	0	#	D	941Hz	
1209Hz	1336Hz	1477Hz	1633Hz	Low Tones	

รูปที่ 2.7 ค่าความถี่ของปุ่มกด

3. สัญญาณกระดิ่ง (Ringing tone) เป็นสัญญาณเรียกไปยังหมายเลขปลายทาง หากปลายทางว่างที่เครื่องโทรศัพท์ทางจะได้ยินเสียงกระดิ่งซึ่งโดยสัญญาณกระดิ่งนี้มีความถี่ 25 Hz ระดับแรงดันสูง 175-200 Vp-p โดยสัญญาณกระดิ่งมาตรฐานจะดัง 2 วินาทีและดัง 4 วินาที




รูปที่ 2.8 สัญญาณกระดิ่ง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4. สัญญาณเรียกกลับ (Ring back tone) เป็นสัญญาณที่เกิดขึ้นเมื่อปลายทางว่างโดยมีจังหวะการกำหนดสัญญาณตรงกับสัญญาณกระดิ่ง คือดัง 2 วินาที คับ 4 วินาที หรือดัง 1 วินาที ดัง 3 วินาที สัญญาณเรียกกลับนี้ผู้เรียกจะได้ยินผ่านหูฟังของโทรศัพท์ มีความถี่ผสมกัน 2 ความถี่คือ 440 และ 480 Hz
5. สัญญาณไม่ว่าง (Busy tone) เป็นสัญญาณที่เกิดขึ้นเมื่อปลายทางที่เรียกไปมีการใช้งานอยู่แข็งให้ผู้เรียกรู้ว่าไม่สามารถติดต่อได้เนื่องจากสายไม่ว่างสัญญาณนี้ประกอบไปด้วยความถี่ 2 ความถี่เช่นกันคือ 480 และ 620 Hz สัญญาณกระดิ่งมีอัตราการทำงานเท่ากับดัง 0.5 วินาที ดัง 0.5 วินาที

2.6.1 วงจรถอดรหัสสัญญาณดีทีเอ็มเอฟ(DTMF)

จากวงจรในรูปที่ 2.9 เป็นวงจรถอดรหัสสัญญาณ DTMF ซึ่งหัวใจสำคัญของวงจรมีคือไอซีเบอร์ MT8870 de ซึ่งเป็น ไอซีถอดรหัสสัญญาณ DTMF เป็นเลขฐานสองขนาด 4 บิต โดยสัญญาณ DTMF ที่ปรากฏขึ้นบนคู่สายโทรศัพท์จะถูกคัปปลิง(Coupling)เข้าสู่ไอซี MT 8870 DE โดยตัวเก็บประจุขนาด 0.1 μF ทั้ง 2 ตัวและความต้านทาง 220 กิโลโอห์ม นอกจากนี้ยังทำหน้าที่ลดระดับแรงดันที่อาจจะทำให้วงจรเสียหายได้ ทั้งนี้ทั้งนั้นวงจรที่ได้นี้เป็นวงจรที่ทางบริษัทผู้ผลิตได้ทำการออกแบบ และทางผู้ใช้งานนำมาปรับปรุงแก้ไขดังได้เห็นในวงจรเมื่อ MT8870 ได้รับสัญญาณ DTMT ก็จะมีการถอดรหัสสัญญาณเป็นข้อมูลฐาน 2 ขนาด 4 บิต ออกมา และเมื่อการถอดรหัสเสร็จสมบูรณ์ในแต่ละชุดสัญญาณ MT8870DE จะส่งพัลส์ลอจิก "1" ออกมาทางขาSTDซึ่งใช้ทำการร้องขออินเตอร์รัพจากไมโครคอนโทรลเลอร์ (microcontroller) ให้อ่านข้อมูลเข้าไป



รูปที่ 2.9 วงจรถอดรหัสสัญญาณ ดีทีเอ็มเอฟ(DTMF)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Digit	TOE	INH	Est	Q ₄	Q ₃	Q ₂	Q ₁
ANY	L	X	H	Z	Z	Z	Z
1	H	X	H	0	0	0	1
2	H	X	H	0	0	1	0
3	H	X	H	0	0	1	1
4	H	X	H	0	1	0	0
5	H	X	H	0	1	0	1
6	H	X	H	0	1	1	0
7	H	X	H	0	1	1	1
8	H	X	H	1	0	0	0
9	H	X	H	1	0	0	1
0	H	X	H	1	0	1	0
*	H	X	H	1	0	1	1
#	H	X	H	1	1	0	0
A	H	L	H	1	1	0	1
B	H	L	H	1	1	1	0
C	H	L	H	1	1	1	1
D	H	L	H	0	0	0	0
A	H	H	L	undetected, the output code will remain the same as the previous detected code			
B	H	H	L				
C	H	H	L				
D	H	H	L				

L=LOGIC LOW, H=LOGIC HIGH, Z=HIGH IMPEDANCE
X = DON'T CARE

รูปที่ 2.10 ผลที่ได้จากวงจร ดีทีเอ็มเอฟ(DTMF)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.7 ไมโครคอนโทรลเลอร์(Micro controller MCS-51)

2.7.1 โครงสร้างและสถาปัตยกรรม

ไมโครคอนโทรลเลอร์ตระกูล MCS-51 ที่มีหน่วยความจำเป็นแบบแฟลชของ Atmel มีเบอร์ขึ้นต้นด้วย AT89xx การเรียนรู้เพื่อใช้งานมีด้วยกันหลายประการดังนี้

1. เนื่องจากหน่วยความจำเป็นแบบแฟลช ทำให้สามารถลบและเขียนใหม่ได้นับพันครั้ง จึงสามารถใช้งานในรูปแบบของชิปเดี่ยวโดยไม่ต้องใช้หน่วยความจำภายนอก ทำให้สามารถใช้งานพอร์ตอินพุตและเอาต์พุตได้อย่างเต็มประสิทธิภาพ
2. ต้นทุนและเวลาในการพัฒนาระบบไมโครคอนโทรลเลอร์ลดลงอย่างมาก เพราะไม่ต้องใช้เครื่องมือจำพวกอิมูเลเตอร์ และเครื่อง โปรแกรมอีพรอม
3. บริษัทผู้ผลิตได้ทำการผลิต ไมโครคอนโทรลเลอร์ตระกูลนี้ออกมาหลายเบอร์และมีความสามารถแตกต่างกันออกไปทำให้มีทางเลือกในการใช้งานสูง
4. เนื่องจากใช้หน่วยความจำภายในจึงทำให้สามารถป้องกันการคัดลอกข้อมูล ของหน่วยความจำโปรแกรมได้เป็นอย่างดี
5. ในบางเบอร์ของไมโครคอนโทรลเลอร์สามารถทำการ โปรแกรมข้อมูลในหน่วยความจำ โปรแกรมข้อมูลได้โดยไม่ต้องถอดตัว ไมโครคอนโทรลเลอร์ออกมาทำการ โปรแกรมใหม่หรือที่เรียกว่า การ โปรแกรมในวงจร โดยใช้ลักษณะการติดต่อแบบ SPI (Serial Peripheral Interface) ทำให้การพัฒนาหรือซ่อมบำรุงตลอดจนการปรับปรุงในหน่วยความจำ โปรแกรมทำได้สะดวก ภายใต้งบประมาณที่ไม่สูงมากนัก

2.7.2 คุณสมบัติของไมโครคอนโทรลเลอร์ AT89xx

- เป็นไมโครคอนโทรลเลอร์ที่ใช้ ซีพียูขนาด 8 บิต
- ภายในมีหน่วยความจำโปรแกรมแบบแฟลช สามารถลบและเขียนใหม่ได้พันครั้ง
- หน่วยความจำข้อมูลพื้นฐานเป็นแบบแรมในบางเบอร์จะมีหน่วยความจำแบบอีพรอม
- ขาพอร์ทเป็นแบบสองทิศทาง สามารถใช้ได้ทั้งอินพุต และเอาต์พุต
- มีวงจรสื่อสารอนุกรมแบบฟูลดูเพล็กซ์
- ไทมเมอร์/เคาน์เตอร์ขนาด 16 บิต อย่างน้อย 2 ตัว
- สามารถรองรับแหล่งกำเนิดอินเตอร์รัปต์ได้ 6 ประเภท
- สามารถขยายหน่วยความจำภายนอกเพิ่มเติมได้สูงสุด 64 กิโลไบต์
- มีวงจรถ่ายโอนข้อมูลแบบขนานภายในชิป
- มีวงจรสื่อสารอนุกรมแบบ SPI สำหรับในอนุกรม AT89Sxx

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

โครงสร้างพื้นฐานของไมโครคอนโทรลเลอร์ (MCS-51) ในอนุกรม AT89Sxx จะเหมือนกับไมโครคอนโทรลเลอร์ตระกูล MCS-51 พื้นฐานหากแตกต่างกันเฉพาะหน่วยความจำแบบแฟลชที่เพิ่มเข้ามา

2.7.3 โครงสร้างการทำงานของพอร์ต

ไมโครคอนโทรลเลอร์ MCS-51 แบบแฟลชมีพอร์ตให้ใช้งานทั้งสิ้น 4 พอร์ต คือ พอร์ต 0 ถึง พอร์ต 3 แต่ละพอร์ตมีขนาด 8 บิต เป็นพอร์ตแบบสองทิศทางกล่าวคือ สามารถเป็นได้ทั้งอินพุตสำหรับข้อมูลขาเข้าและเอาต์พุตสำหรับส่งข้อมูลออก โดยมีลักษณะการใช้งานดังนี้

- การใช้งานเป็นพอร์ตอินพุต

ในการกำหนดให้เป็นพอร์ตอินพุต ต้องเริ่มด้วยการเขียนข้อมูล 1 มาที่แต่ละบิตของพอร์ตที่ต้องการใช้งานเป็นอินพุต เพื่อหยุดการทำงานของเฟลทที่ใช้ในการจับสัญญาณเอาต์พุตของบิตนั้นๆ ทำให้ขาสัญญาณของพอร์ตเชื่อมต่อกับวงจรพูลอัพภายในโดยตรง ส่งผลให้ขาพอร์ตนั้นมีลอจิกเป็น 1 สามารถรับสัญญาณลอจิก 0 จากอุปกรณ์ภายนอกได้ง่าย สัญญาณข้อมูลจากอุปกรณ์ภายนอกจะถูกส่งเข้ามาแล้วเก็บไว้ในวงจรบัฟเฟอร์ภายในพอร์ต แล้วรอให้ซีพียูมาอ่านค่าเข้าไปเมื่อเป็นเช่นนี้อุปกรณ์ภายนอกที่เชื่อมต่อกับพอร์ตอินพุตของไมโครคอนโทรลเลอร์ควรถูกกำหนดให้ทำงานในสภาวะลอจิก 0 จะดีและสะดวกที่สุด

- การใช้งานเป็นพอร์ตเอาต์พุต

โดยปกติแล้วพอร์ตจะกำหนดให้มีลักษณะเป็นเอาต์พุตอยู่แล้ว ดังนั้นจึงสามารถส่งข้อมูลออกไปได้อย่างง่ายดายและตรงไปตรงมา กล่าวคือ เมื่อต้องการส่งข้อมูล 0 ออกไปทางเอาต์พุต ก็ให้เขียนข้อมูล 0 ไปยังวงจรแลตช์ ซึ่งก็จะส่งต่อไปจับเฟลท ทำให้เฟลททำงาน ที่ขาพอร์ตที่กำหนดให้ทำงานก็จะเกิดลอจิก 0 ขึ้น ในทางตรงกันข้าม หากต้องการส่งข้อมูล 1 ออกไป ก็ให้เขียนข้อมูล 1 ไปยังวงจรแลตช์ วงจรจับก็จะหยุดทำงาน ทำให้พอร์ตเชื่อมต่อกับวงจรพูลอัพภายในเป็นลอจิก 1 ที่ขาพอร์ตนั้น ซึ่งคล้ายกับการกำหนดให้เป็นขาอินพุตมากเพียงแต่แตกต่างกันที่กระบวนการในการเคลื่อนย้ายข้อมูล โดยถ้าเป็นอินพุตจะมีสัญญาณอ่านข้อมูลที่บัฟเฟอร์ แต่ถ้าเป็นเอาต์พุตจะไม่มี การอ่านข้อมูลที่บัฟเฟอร์แต่อย่างใด เว้นแต่ในกรณีที่ต้องการตรวจสอบข้อมูลที่ส่งออกมาทางเอาต์พุต

2.7.4 การจัดขาของไมโครคอนโทรลเลอร์

ไมโครคอนโทรลเลอร์ MCS-51 ทุกเบอร์มีสถาปัตยกรรมและขาใช้งานพื้นฐานเหมือนกัน โดยมีรายละเอียดดังนี้

- ขา Vcc ใช้สำหรับต่อไฟเลี้ยง +5V
- ขา GND เป็นขากราวด์ใช้สำหรับต่อกับกราวด์ของระบบ
- ขาพอร์ต 0 (P0.0-0.7) มี 8 ขา แต่ละขาสามารถกำหนดเป็นได้ทั้งอินพุตและเอาต์พุต สำหรับใช้งานทั่วไป ถ้าหากต้องการกำหนดให้ขาพอร์ต 0 ขาใดขาหนึ่งเป็นขาอินพุต สามารถทำได้ โดยการเขียนข้อมูล 1 ไปยังแต่ละบิตของพอร์ตที่จะติดต่อด้วย ส่งผลให้ขาพอร์ตนั้นมีสถานะปล่อยลอย (float) จึงมีอินพุตอิมพีแดนซ์สูง สามารถใช้งานเป็นขาอินพุตได้ นอกจากนั้นขาพอร์ตนี้ยังถูกใช้งานในการติดต่อกับขาแอดเดรสไบต์ต่ำ ของหน่วยความจำภายนอก (A0-A7) และขาข้อมูล โดยใช้กระบวนการมัลติเพล็กซ์เข้ามาช่วย เพื่อที่จะสลับการทำงานให้เป็นได้ทั้งขาติดต่อกับแอดเดรส และขาติดต่อกับข้อมูล
- ขาพอร์ต 1 (P1.0-1.7) มี 8 ขา แต่ละขาสามารถกำหนดเป็นได้ทั้งอินพุตและเอาต์พุต ถ้าหากต้องการกำหนดให้ขาพอร์ต 1 ขาใดขาหนึ่งเป็นขาอินพุต สามารถทำได้โดยการเขียนข้อมูล 1 ไปยังแต่ละบิตของพอร์ตที่จะติดต่อด้วย นอกจากนั้นในอนุกรม AT89xx จะใช้ขา P1.0 เป็นขาของอินพุตสำหรับรับค่าของไทมเมอร์ 2 และ P1.1 เป็นขาอินพุตทริกเกอร์ไทมเมอร์ 2 ในขณะที่ขา P1.4 ถึง P1.7 เป็นขาสำหรับเชื่อมต่อกับ SPI เพื่อทำการโปรแกรมข้อมูลในระบบ
- ขาพอร์ต 2 (P2.0-2.7) มี 8 ขา แต่ละขาสามารถกำหนดเป็นได้ทั้งอินพุตและเอาต์พุต สำหรับใช้งานทั่วไป ถ้าหากต้องการกำหนดให้ขาพอร์ต 2 ขาใดขาหนึ่งเป็นขาอินพุต สามารถทำได้ โดยการเขียนข้อมูล 1 ไปยังแต่ละบิตของพอร์ตที่จะติดต่อด้วย ส่งผลให้ขาพอร์ตนั้นมีสถานะปล่อยลอย (float) สามารถใช้งานเป็นขาอินพุตได้ นอกจากนั้นขาพอร์ตนี้ยังถูกใช้งานในการติดต่อกับขาแอดเดรสไบต์ต่ำ ของหน่วยความจำภายนอก(A8-A15)
- ขาพอร์ต 3 (P3.0-3.7) มี 8 ขา แต่ละขาสามารถกำหนดเป็นได้ทั้งอินพุตและเอาต์พุต ถ้าหากต้องการกำหนดให้ขาพอร์ต 3 ขาใดขาหนึ่งเป็นขาอินพุต สามารถทำได้โดยการเขียนข้อมูล 1 ไปยังแต่ละบิตของพอร์ตที่จะติดต่อด้วย ส่งผลให้ขาพอร์ตนั้นมีสถานะปล่อยลอย (float) สามารถใช้งานเป็นขาอินพุตได้ นอกจากนั้นขาพอร์ต 3 ยังเป็นขาที่มีหน้าที่ในการใช้งานพิเศษ โดยมีรายละเอียดดังตารางต่อไปนี้

ตารางที่ 2.4 หน้าที่พิเศษของขาต่างๆ ในพอร์ต 3 ของไมโครคอนโทรลเลอร์

พอร์ต	หน้าที่พิเศษ
P3.0	ใช้เป็นขาอินพุตสำหรับรับข้อมูลจากการสื่อสารแบบอนุกรม หรือขา RxD
P3.1	ใช้เป็นขาอินพุตสำหรับรับข้อมูลจากการสื่อสารแบบอนุกรม หรือขา TxD
P3.2	ใช้เป็นขาอินพุตสำหรับรับสัญญาณอินเทอร์รัปต์จากภายนอกช่องที่ 0 INTO
P3.3	ใช้เป็นขาอินพุตสำหรับรับสัญญาณอินเทอร์รัปต์จากภายนอกช่องที่ 1 INT1
P3.4	ใช้เป็นขาอินพุตสำหรับรับสัญญาณไทมเมอร์จากภายนอกช่องที่ 0 หรือขา Y0
P3.5	ใช้เป็นขาอินพุตสำหรับรับสัญญาณอินเทอร์รัปต์จากภายนอกช่องที่ 1 หรือขา T1
P3.6	ใช้เป็นขาสัญญาณ WR ในกรณีที่ใช้เชื่อมต่อกับหน่วยความจำภายนอก
P3.7	ใช้เป็นขาสัญญาณ RD ในกรณีที่ใช้เชื่อมต่อกับหน่วยความจำภายนอก

-ขา ALE/PROG (Address Latch Enable/Program pulse input) เป็นขาที่ใช้ในการควบคุมการแลตช์ของขาพอร์ต 0 เมื่อมีการใช้งานหน่วยความจำภายนอก นอกจากนั้นขาเนี่ยังใช้เป็นขาสำหรับพัลส์ของการโปรแกรมสำหรับการโปรแกรมข้อมูลลงในไมโครคอนโทรลเลอร์ในรุ่นที่มีหน่วยความจำโปรแกรมเป็นแบบอีอีพรอม

-ขา XTAL1 และ XTAL2 เป็นขาสำหรับต่อคริสตัลเพื่อสร้างสัญญาณนาฬิกาในการกำหนดจังหวะการทำงานของไมโครคอนโทรลเลอร์

-ขา PSEN (Program Store Enable) ขานี้จะใช้ในการส่งสัญญาณเพื่อร้องขอติดต่อกับหน่วยความจำโปรแกรมภายนอกเมื่อไมโครคอนโทรลเลอร์ต้องการอ่านข้อมูลจากหน่วยความจำโปรแกรมภายนอกตัวไมโครคอนโทรลเลอร์ โดยส่งสัญญาณออกมาที่ขานี้ 2 ครั้ง ในแต่ละเมซซินไซเคิล แต่ถ้าหากติดต่อกับหน่วยความจำข้อมูลภายใน ขานี้จะไม่มีส่งสัญญาณใดๆออกมา

-ขา EA/Vpp (External Access enable/Programming voltage input) ใช้สำหรับเลือกติดต่อกับหน่วยความจำโปรแกรมจากภายนอกหรือภายในตัวไมโครคอนโทรลเลอร์ ถ้าหากขานี้เป็น 0 จะเป็นการเลือกให้ไมโครคอนโทรลเลอร์ติดต่อกับหน่วยความจำโปรแกรมภายนอก แต่ถ้าหากขานี้เป็น 1 จะเป็นการเลือกให้ไมโครคอนโทรลเลอร์ติดต่อกับหน่วยความจำโปรแกรมภายใน นอกจากนี้ยังใช้เป็นขาอินพุตสำหรับแรงดันไฟสูงเพื่อโปรแกรมหน่วยความจำโปรแกรมภายในสำหรับไมโครคอนโทรลเลอร์แบบแฟลช ต้องการแรงดัน +12V

(T2) P1.0	1	40	VCC
(T2 EX) P1.1	2	39	P0.0 (AD0)
P1.2	3	38	P0.1 (AD1)
P1.3	4	37	P0.2 (AD2)
P1.4	5	36	P0.3 (AD3)
(MOSI) P1.5	6	35	P0.4 (AD4)
(MISO) P1.6	7	34	P0.5 (AD5)
(SCK) P1.7	8	33	P0.6 (AD6)
RST	9	32	P0.7 (AD7)
(RXD) P3.0	10	31	EA/VPP
(TXD) P3.1	11	30	ALE/PROG
(INT0) P3.2	12	29	PSEN
(INT1) P3.3	13	28	P2.7 (A15)
(T0) P3.4	14	27	P2.6 (A14)
(T1) P3.5	15	26	P2.5 (A13)
(WR) P3.6	16	25	P2.4 (A12)
(RD) P3.7	17	24	P2.3 (A11)
XTAL2	18	23	P2.2 (A10)
XTAL1	19	22	P2.1 (A9)
GND	20	21	P2.0 (A8)

รูปที่ 2.11 ขาที่ใช้งานของ MCS-51

2.7.5 หน่วยความจำของโปรแกรม

การจัดหน่วยความจำโปรแกรมของไมโครคอนโทรลเลอร์แบบแฟลชในเบอร์ต่างๆที่นิยมใช้งานกัน เช่น เบอร์ AT89C51 และ AT89C52 ซึ่งทั้งสองเบอร์สามารถติดต่อหน่วยความจำโปรแกรมได้สูงสุด 64 กิโลไบต์ โดยสามารถเลือกใช้หน่วยความจำโปรแกรมภายในอย่างเดียวหรือร่วมกับภายนอก หรือเลือกใช้หน่วยความจำโปรแกรมภายนอกอย่างเดียวก็ได้ โดย AT89C51 จะมีหน่วยความจำโปรแกรมภายใน 4 กิโลไบต์ ในขณะที่ AT89C52 จะมี 8 กิโลไบต์ ในกรณีที่ใช้หน่วยความจำโปรแกรมภายในและภายนอกพร้อมกัน ถ้าหากเป็น AT89C51 จะสามารถติดต่อกับหน่วยความจำโปรแกรมภายนอกได้ 60 กิโลไบต์ แต่ถ้าเป็น AT89C52 จะสามารถติดต่อกับหน่วยความจำโปรแกรมภายนอกได้ 56 กิโลไบต์

2.7.6 หน่วยความจำข้อมูล

มีด้วยกัน 2 แบบ คือหน่วยความจำข้อมูลภายนอกและภายใน โดยไมโครคอนโทรลเลอร์แบบแฟลชในอนุกรม AT89xx จะสามารถทำการติดต่อกับหน่วยความจำข้อมูลภายนอกได้สูงสุดถึง 64 กิโลไบต์ โดยการติดต่อกับหน่วยความจำข้อมูลภายนอกจะมีลักษณะคล้ายกับการติดต่อกับหน่วยความจำโปรแกรมภายนอกแต่ต่างกันที่สัญญาณที่ใช้สำหรับการอ่านและเขียนหน่วยความจำข้อมูลภายนอก นั่นก็คือขา RD และ WR สำหรับไมโครคอนโทรลเลอร์แบบแฟลชในอนุกรม AT89xx ทุกเบอร์จะมีหน่วยความจำข้อมูลภายในเป็นแบบ RAM โดยในแต่ละเบอร์ก็จะมีขนาดต่างกันไป ในเบอร์ AT89C51 มีขนาด 128 ไบต์ ในขณะที่เบอร์ AT89C52 มีขนาด 256 ไบต์ และ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สำหรับการจัดสรรหน่วยความจำข้อมูลภายในแบ่งออกเป็น 3 ส่วนคือ หน่วยความจำข้อมูลส่วนล่าง (Lower) ส่วนบน(Upper) และรีจิสเตอร์ฟังก์ชันพิเศษ (Special Function Register-SFR) ซึ่งแต่ละส่วนจะมีขนาด 128 ไบต์

2.7.7 กระบวนการรีเซต

เป็นกระบวนการที่ทำให้ชิพในไมโครคอนโทรลเลอร์ กลับไปเริ่มต้นทำงานที่แอดเดรส 0000H ในหน่วยความจำโปรแกรมพร้อมกันนั้น ส่งผลให้เคลียร์ค่าของข้อมูลในรีจิสเตอร์ทุกตัวภายในไมโครคอนโทรลเลอร์ ทำให้กลับไปสู่สถานะเริ่มต้นทำงานใหม่ ดังนั้นจึงอาจจะพิจารณาการรีเซต เสมือนเป็นการอินเทอร์รัพต์อย่างหนึ่งก็ได้ และค่าแอดเดรสอินเทอร์รัพต์เวกเตอร์คือ 0000H ที่แตกต่างกันคือ ในกระบวนการอินเทอร์รัพต์ ค่าของรีจิสเตอร์ต่างๆ ก่อนหน้าการอินเทอร์รัพต์ จะยังคงอยู่ไม่เปลี่ยนแปลง จนกว่าจะมีการทำคำสั่งใน โปรแกรมย่อยการอินเทอร์รัพต์ แต่ในการรีเซต ค่าของรีจิสเตอร์ส่วนใหญ่จะกลายเป็น 00H เว้นแต่รีจิสเตอร์พอร์ตที่จะกลายเป็น FFH การเกิดรีเซตในไมโครคอนโทรลเลอร์ เกิดขึ้นได้ในกรณีเดียว คือ ที่ขา RST ได้รับลอจิก 1 อย่างน้อยเป็นเวลา 2 แมกซีนไซเคิล หรือ 24 คาบเวลาของสัญญาณนาฬิกา โดยที่วงจรกำเนิดสัญญาณจะทำงานอยู่เมื่อเกิดการรีเซตขึ้น ไมโครคอนโทรลเลอร์จะสร้างสัญญาณรีเซตภายในขึ้น เพื่อตอบสนองการรีเซตจากภายนอก

2.7.8 พอร์ตอนุกรม

ในไมโครคอนโทรลเลอร์ตระกูล AT89xx มีวงจรสื่อสารอนุกรมแบบฟูลดูเพล็กซ์ 1 ชุด โดยใช้ขาสัญญาณของพอร์ต 3 คือขา P3.0 เป็นขารับข้อมูลเข้า หรือ RxD และขา P3.1 เป็นขาส่งข้อมูลออกหรือTxDโดยวงจรสื่อสารอนุกรมของไมโครคอนโทรลเลอร์ตระกูลแบบแฟลชเป็นแบบอะซิงโครนัส โดยปกติแล้วพอร์ตอนุกรมของไมโครคอนโทรลเลอร์ จะใช้ในการติดต่อสื่อสารกับพอร์ตอนุกรมของคอมพิวเตอร์ โดยใช้มาตรฐาน RS-232 แต่ว่าในปัจจุบันสามารถติดต่อกันได้ในมาตรฐาน RS-422 หรือ RS-485 ได้แล้ว โดยใช้ไอซีพิเศษที่ทำหน้าที่ในการแปลงสัญญาณการสื่อสารดังกล่าว ในการใช้งานวงจรพอร์ตอนุกรมของไมโครคอนโทรลเลอร์ MCS -51 มักนิยมใช้ในการติดต่อกับคอมพิวเตอร์ ผ่านทางพอร์ตอนุกรมในมาตรฐาน RS-232 เป็นส่วนใหญ่แต่เนื่องจากระดับสัญญาณของพอร์ตอนุกรม RS-232 มีระดับตั้งแต่ +3 ถึง +12V แต่ในขณะที่ระดับสัญญาณของไมโครคอนโทรลเลอร์อยู่ในระดับที่ทีแอล ดังนั้นจึงไม่สามารถเชื่อมต่อกันได้โดยตรง จึงต้องอาศัยการเชื่อมต่อผ่าน ไอซีพิเศษที่ทำหน้าที่ในการแปลงระดับสัญญาณ โดยที่ไอซีที่ทำหน้าที่ในการแปลงระดับสัญญาณนี้ต้องแปลงข้อมูลส่งจากระดับที่ทีแอล ไปเป็นระดับของ RS-232และทำการแปลงข้อมูลจากคอมพิวเตอร์ไปที่ระดับที่ทีแอลเพื่อให้สามารถทำการถ่ายทอดไปยัง

ไมโครคอนโทรลเลอร์ได้ ไอซีดังกล่าวมีด้วยกันหลายเบอร์จากหลายผู้ผลิต เช่น MAX 232 จาก MAXIM หรือ ICL 232 จาก HARRIS เป็นต้น

2.7.9 รูปแบบข้อมูลในคอมพิวเตอร์

การที่จะเข้าใจเกี่ยวกับการส่งผ่านข้อมูล สิ่งหนึ่งที่จะต้องทำความเข้าใจก็คือ วิธีที่ข้อมูลถูกเก็บไว้ในคอมพิวเตอร์

2.7.9.1 บิตและไบต์

ในระบบเลขฐานสิบจะมีเลขอยู่ 10 ตัว คือ 0 ถึง 9 การเพิ่มศูนย์ตัวที่ตำแหน่งท้ายจะเป็นการคูณจำนวนด้วยสิบ ในระบบเลขฐานสองจะมีตัวเลขเพียงสองตัวคือ 0 และ 1 แต่ละตัวในฐานสองจะเรียกว่า บิต(Bit) โดยที่ 8 บิตจะถูกเรียกว่า 1 ไบต์(Byte) ผลที่ตามมาก็คือ ค่าของหนึ่งไบต์จึงเป็นไปได้ตั้งแต่ 00000000 ถึง 11111111 หรือ 0 ถึง 255 ในระบบเลขฐานสิบ บิตที่อยู่ทางขวาสุดของไบต์เรียกว่า บิตศูนย์ และบิตที่อยู่ทางซ้ายสุดเรียกว่า บิตเจ็ด บิตศูนย์เป็นบิตที่มีนัยสำคัญต่ำสุด (Least Significant Bit : LSB) และบิตเจ็ดเป็นบิตที่มีนัยสำคัญสูงสุด (Most Significant Bit : MSB)

คอมพิวเตอร์เกือบทั้งหมดทำงานในระบบเลขฐานสอง เพราะว่าเป็นการง่ายที่จะแปลงรหัส 0 และ 1 ให้เป็นแรงดันไฟฟ้าบวกหรือลบ ในคอมพิวเตอร์ส่วนใหญ่หน่วยที่เล็กที่สุดของหน่วยความจำที่อ้างถึงได้โดยการอ้างแอดเดรส คือ ไบต์ ดังนั้นเมื่อข้อมูลได้ถูกจัดเก็บ และถูกจัดการในคอมพิวเตอร์ตามปกติจึงมักถูกแปลงให้เป็นไบต์ที่เรียงลำดับกัน

2.7.9.2 การเข้ารหัสข้อความ (ASCII)

เมื่อข้อความ(อักขระ เครื่องหมาย และอื่นๆ) ถูกเก็บในคอมพิวเตอร์ แต่ละตัวอักษรที่แตกต่างกันก็จะถูกแทนที่ด้วยจำนวนที่แตกต่างกันออกไป จำนวนเหล่านี้โดยปกติจะมีค่าจาก 0 ถึง 127 หรือจาก 0 ถึง 255 เนื่องจากไบต์หนึ่งสามารถมีค่าจาก 0 ถึง 255 จึงถือเป็นเรื่องธรรมดาที่จะให้ไบต์หนึ่งสามารถมีค่าจาก 0 ถึง 255 ซึ่ง 1 ไบต์ แทนด้วยตัวอักษรหรือเครื่องหมายแต่ละตัวในข้อมูลที่เป็นข้อความ

มีสองวิธีที่ต่างกันสำหรับการจับคู่ตัวอักษรและจำนวน คือ EBCDIC (Extended Binary Coded Decimal Interchange Code) ซึ่งถูกใช้ในคอมพิวเตอร์ชนิดอื่นของ IBM ยกเว้น IBM PC และ ASCII (American Standard Code for International Code) ซึ่งถูกใช้ในคอมพิวเตอร์อื่นส่วนใหญ่ เราจะเกี่ยวข้องกับ ASCII เท่านั้น ตาราง ASCII อย่างเป็นทางการจัดให้จำนวนระหว่าง 32 ถึง 126 แทนตัวเลข ตัวอักษร เครื่องหมายวรรคตอน และสัญลักษณ์ที่ใช้กันทั่วไปอื่นๆจำนวนจาก 0 ถึง 31 และ 127 มีความหมายพิเศษ เช่น Carriage Return , Line Feed และตัวอักษรที่ไม่สามารถแสดงผลได้อื่นๆเนื่องจากจำนวน 127 ในเลขฐานสองใช้เพียงเจ็ดบิต ตัวอักษรทั้งหมดถูกแทนด้วย 0 ถึง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

127 สามารถถูกเก็บใน 1 ไบต์ โดยจะเหลืออีกหนึ่งบิต เนื่องจากเราให้ชื่อบิตในไบต์หนึ่งหนึ่ง ตั้งแต่ 0 ถึง 7 จะเห็นได้ว่ารหัส ASCII ใช้เพียงบิต 0 ถึง 6 เท่านั้น บิต 7 จะถูกสำรองไว้ คอมพิวเตอร์หลายชนิดใช้เต็มที่ 8 บิตสำหรับการเข้ารหัส ทำให้มีรหัสที่แตกต่างกัน 256 ตัว โดย 128 ตัวแรกเป็นไปตาม ASCII และในส่วนที่เหลือถูกใช้สำหรับอักขระต่างชาติ สัญลักษณ์ทางคณิตศาสตร์ อักษรกราฟฟิก และอื่นๆ ตามแต่การออกแบบ แต่ไม่มีมาตรฐานสำหรับอักขระเพิ่มเติมเหล่านี้ ซึ่งมักจะมี ความหมายแตกต่างกันบนคอมพิวเตอร์ต่างชนิดกัน

ASCII Table and Description

ASCII stands for American Standard Code for Information Interchange. Computers can only understand numbers, so an ASCII code is the numerical representation of a character such as 'a' or '@' or an action of some sort. ASCII was developed a long time ago and now the non-printing characters are rarely used for their original purpose. Below is the ASCII character table and this includes descriptions of the first 32 non-printing characters. ASCII was actually designed for use with teletypes and so the descriptions are somewhat obscure. If someone says they want your CV however in ASCII format, all this means is they want 'plain' text with no formatting such as tabs, bold or underlining - the raw format that any computer can understand. This is usually so they can easily import the file into their own applications without issues. Notepad.exe creates ASCII text, or in MS Word you can save a file as 'text only'

Dec	Hx	Oct	Char	Dec	Hx	Oct	Html	Chr	Dec	Hx	Oct	Html	Chr	Dec	Hx	Oct	Html	Chr
0	0	000	NUL (null)	32	20	040	 	Space	64	40	100	@	@	96	60	140	`	`
1	1	001	SOH (start of heading)	33	21	041	!	!	65	41	101	A	A	97	61	141	a	a
2	2	002	STX (start of text)	34	22	042	"	"	66	42	102	B	B	98	62	142	b	b
3	3	003	ETX (end of text)	35	23	043	#	#	67	43	103	C	C	99	63	143	c	c
4	4	004	EOT (end of transmission)	36	24	044	$	&	68	44	104	D	D	100	64	144	d	d
5	5	005	ENQ (enquiry)	37	25	045	%	%	69	45	105	E	E	101	65	145	e	e
6	6	006	ACK (acknowledge)	38	26	046	&	&	70	46	106	F	F	102	66	146	f	f
7	7	007	BEL (bell)	39	27	047	'	'	71	47	107	G	G	103	67	147	g	g
8	8	010	BS (backspace)	40	28	050	((72	48	110	H	H	104	68	150	h	h
9	9	011	TAB (horizontal tab)	41	29	051))	73	49	111	I	I	105	69	151	i	i
10	A	012	LF (NL line feed, new line)	42	2A	052	*	*	74	4A	112	J	J	106	6A	152	j	j
11	B	013	VT (vertical tab)	43	2B	053	+	+	75	4B	113	K	K	107	6B	153	k	k
12	C	014	FF (NP form feed, new page)	44	2C	054	,	,	76	4C	114	L	L	108	6C	154	l	l
13	D	015	CR (carriage return)	45	2D	055	-	-	77	4D	115	M	M	109	6D	155	m	m
14	E	016	SO (shift out)	46	2E	056	.	.	78	4E	116	N	N	110	6E	156	n	n
15	F	017	SI (shift in)	47	2F	057	/	/	79	4F	117	O	O	111	6F	157	o	o
16	10	020	DLE (data link escape)	48	30	060	0	0	80	50	120	P	P	112	70	160	p	p
17	11	021	DC1 (device control 1)	49	31	061	1	1	81	51	121	Q	Q	113	71	161	q	q
18	12	022	DC2 (device control 2)	50	32	062	2	2	82	52	122	R	R	114	72	162	r	r
19	13	023	DC3 (device control 3)	51	33	063	3	3	83	53	123	S	S	115	73	163	s	s
20	14	024	DC4 (device control 4)	52	34	064	4	4	84	54	124	T	T	116	74	164	t	t
21	15	025	NAK (negative acknowledge)	53	35	065	5	5	85	55	125	U	U	117	75	165	u	u
22	16	026	SYN (synchronous idle)	54	36	066	6	6	86	56	126	V	V	118	76	166	v	v
23	17	027	ETB (end of trans. block)	55	37	067	7	7	87	57	127	W	W	119	77	167	w	w
24	18	030	CAN (cancel)	56	38	070	8	8	88	58	130	X	X	120	78	170	x	x
25	19	031	EM (end of medium)	57	39	071	9	9	89	59	131	Y	Y	121	79	171	y	y
26	1A	032	SUB (substitute)	58	3A	072	:	:	90	5A	132	Z	Z	122	7A	172	z	z
27	1B	033	ESC (escape)	59	3B	073	;	;	91	5B	133	[[123	7B	173	{	{
28	1C	034	FS (file separator)	60	3C	074	<	<	92	5C	134	\	\	124	7C	174	|	
29	1D	035	GS (group separator)	61	3D	075	=	=	93	5D	135]]	125	7D	175	}	}
30	1E	036	RS (record separator)	62	3E	076	>	>	94	5E	136	^	^	126	7E	176	~	~
31	1F	037	US (unit separator)	63	3F	077	?	?	95	5F	137	_	_	127	7F	177		DEL

รูปที่ 2.12 ตัวอย่างรหัส ASCII

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 3

การออกแบบระบบ

กระบวนการทั้งหมดของโครงการสามารถแบ่งได้เป็น 4 ส่วนใหญ่ๆ ดังนี้

1. ฐานข้อมูล
2. รับสัญญาณ DTMF
3. รับแฟกซ์
4. แปลงไฟล์
5. ส่งอิเล็กทรอนิกส์เมลล์

3.1 ฐานข้อมูล

ในส่วนนี้จะประกอบไปด้วย 4 ส่วนย่อย คือ

3.1.1 เพิ่มข้อมูล

โดยจะขั้นแรกจะทำการ สร้างเส้นทางการเชื่อมต่อ กับ ฐานข้อมูล แล้วตรวจสอบว่า ฐานข้อมูลนั้นถูกใช้งานอยู่หรือไม่ ถ้าใช้งานอยู่ให้ทำการปิดก่อน หลังจากนั้นให้ทำการเชื่อมต่อกับ ฐานข้อมูล เมื่อเชื่อมต่อได้แล้ว ให้แสดงส่วนที่ให้ผู้ใ้กรอกข้อมูล เมื่อผู้ใ้กรอกข้อมูลให้ทำการ ตรวจสอบว่าครบหรือไม่ ถ้าไม่ครบ ให้ ผู้ใ้กรอกข้อมูลใหม่ แต่ถ้าข้อมูลครบแล้ว ให้ทำการบันทึก ข้อมูล เมื่อบันทึกข้อมูลสำเร็จ ให้ทำการ ปิดการเชื่อมต่อกับ ฐานข้อมูล เป็นขั้นตอนสุดท้ายของการ เพิ่มข้อมูล

3.1.2 แก้ไขข้อมูล

โดยจะขั้นแรกจะทำการ สร้างเส้นทางการเชื่อมต่อ กับ ฐานข้อมูล แล้วตรวจสอบว่า ฐานข้อมูลนั้นถูกใช้งานอยู่หรือไม่ ถ้าใช้งานอยู่ให้ทำการปิดก่อน หลังจากนั้นให้ทำการเชื่อมต่อกับ ฐานข้อมูล เมื่อเชื่อมต่อได้แล้ว ให้แสดงข้อมูลทั้งหมด เพื่อให้ผู้ใช้ เลือก ข้อมูลที่ต้องการแก้ไข เมื่อ เลือกข้อมูลที่ต้องการแก้ไขแล้วให้ทำการ แสดงข้อมูลออกมา เพื่อให้ผู้ใช้แก้ไขข้อมูล โดยให้ ตรวจสอบว่ากรอกข้อมูลครบหรือไม่ ถ้าไม่ครบ ให้ ผู้ใ้กรอกข้อมูลใหม่ แต่ถ้าข้อมูลครบแล้ว ให้ ทำการบันทึกข้อมูล เมื่อบันทึกข้อมูลสำเร็จ ให้ทำการ ปิดการเชื่อมต่อกับ ฐานข้อมูล เป็นขั้นตอน สุดท้ายของการแก้ไขข้อมูล

3.1.3 ลบข้อมูล

โดยจะขั้นแรกจะทำการ สร้างเส้นทางการเชื่อมต่อ กับ ฐานข้อมูล แล้วตรวจสอบว่า ฐานข้อมูลนั้นถูกใช้งานอยู่หรือไม่ ถ้าใช้งานอยู่ให้ทำการปิดก่อน หลังจากนั้นให้ทำการเชื่อมต่อกับ ฐานข้อมูล เมื่อเชื่อมต่อได้แล้ว ให้แสดงข้อมูลทั้งหมด เพื่อให้ผู้ใช้ เลือก ข้อมูลที่ต้องการลบ เมื่อเลือกข้อมูลที่ต้องการลบ แล้วให้ทำการลบข้อมูลออกจาก ฐานข้อมูล เมื่อทำการลบข้อมูลสำเร็จ ให้ทำการปิดการเชื่อมต่อกับ ฐานข้อมูล เป็นขั้นตอนสุดท้ายของการลบข้อมูล

3.1.4 ค้นหาข้อมูล

โดยจะขั้นแรกจะทำการ สร้างเส้นทางการเชื่อมต่อ กับ ฐานข้อมูล แล้วตรวจสอบว่า ฐานข้อมูลนั้นถูกใช้งานอยู่หรือไม่ ถ้าใช้งานอยู่ให้ทำการปิดก่อน หลังจากนั้นให้ทำการเชื่อมต่อกับ ฐานข้อมูล เมื่อเชื่อมต่อได้แล้ว ให้แสดงข้อมูลทั้งหมด หลังจากนั้น ให้ผู้ใช้กรอกข้อมูลที่ต้องการ ค้นหา นำข้อมูลที่ใช้กรอกมาทำการเปรียบเทียบหาข้อมูลที่เหมือนกัน เมื่อหาข้อมูลได้แล้วให้ แสดงรายละเอียดของข้อมูลนั้นออกมา หลังจากนั้นให้ทำการปิดการเชื่อมต่อกับ ฐานข้อมูล เป็น ขั้นตอนสุดท้ายของการค้นหาข้อมูล

3.2 การรับสัญญาณ DTMF

เมื่อต่อไฟเลี้ยงเข้าวงจรแล้ว เมื่อมีสัญญาณ โทรศัพท์เข้ามาแล้ว นำสัญญาณเข้าไอซี MT8870 ไอซี MT8870 จะทำการถอดรหัสสัญญาณ DTMF ออกมาแล้วทำการส่งไปให้ไอซี SN74HC32 และ MCS-51 ค่าที่ได้จากไอซี SN74HC32 จะไปเป็นตัวกระตุ้นอินเทอร์รัพท์ให้ MCS-51 ทำการส่งข้อมูลออกไปให้ไอซี MAX232 ส่วนค่าที่ไอซี MT8870 ส่งให้ MCS-51 นั้น MCS-51 จะนำไปแปลงเป็นรหัสแอสกีให้มีค่าตรงกับตัวเลขในตารางรหัสแอสกี และเมื่อข้อมูลส่งเข้าไอซี MAX232 ไอซี MAX232 ก็จะทำการแปลงระดับไฟเพื่อให้ส่งข้อมูลออกทางพอร์ตอนุกรมได้ต่อไป

3.3 การรับแฟกซ์

ขั้นตอนแรกให้ทำการติดตั้ง และ ตั้งค่า Fax Services ของ Microsoft Windows XP เพื่อเป็นส่วนในการรับแฟกซ์ หลังจากนั้นให้ทำการเลือกไฟล์ที่ได้รับมามีค่าสุด จาก Folder ที่ Fax Services ได้ทำการบรรทึกไว้ซึ่งเป็นไฟล์ประเภท Tiff เพื่อทำการแปลงประเภทของไฟล์ในขั้นตอนต่อไป


3.4 แปลงไฟล์

ขั้นแรกเปิดไฟล์ที่ได้จากการรับแฟกซ์ แล้ว แสดงไฟล์ภาพนั้น ให้ผู้ใช้ทำการเลือกว่าจะ หมุน ,ขยายภาพ หรือ แปลงไฟล์เป็น JPEG แล้วก็ทำการบันทึกไฟล์ภาพที่เป็น JPEG หลังจากนั้นก็ ทำการแสดงไฟล์ภาพที่เป็น ไฟล์ประเภท JPEG เป็นขั้นตอนสุดท้ายของการแปลงไฟล์


3.5 ส่งข้อมูลทางอิเล็กทรอนิกส์เมลล์

ขั้นตอนแรกให้ทำการติดตั้ง และ ตั้งค่า IIS(Internet Information Services) เพื่อเป็น Mail Sever หลังจากนั้นทำการให้ทำการตั้งค่าข้อมูลในการส่งอิเล็กทรอนิกส์เมลล์ เช่น ส่งจากไหน หัวข้อในการส่ง เป็นต้น จากนั้นก็ทำการแนบไฟล์ภาพที่ได้ทำการแปลงเป็น JPEG แล้วลงในอิเล็กทรอนิกส์เมลล์ หลังจากนั้น สร้างเส้นทางการเชื่อมต่อ กับ ฐานข้อมูล แล้วตรวจสอบว่า ฐานข้อมูลนั้นถูกใช้งานอยู่หรือไม่ ถ้าใช้งานอยู่ให้ทำการปิดก่อน หลังจากนั้นให้ทำการเชื่อมต่อกับ ฐานข้อมูล เมื่อเชื่อมต่อได้แล้ว ให้แสดงข้อมูลทั้งหมด หลังจากนั้น ให้ผู้ใช้กรอกข้อมูลที่ต้องการ ค้นหา นำข้อมูลที่ผู้ใช้กรอกมาทำการเปรียบเทียบหาข้อมูลที่เหมือนกัน เมื่อหาข้อมูลได้แล้วให้แสดงรายละเอียดของข้อมูลนั้นออกมา พร้อมทั้งส่ง อิเล็กทรอนิกส์เมลล์ หลังจากนั้นให้ทำการปิดการเชื่อมต่อกับ ฐานข้อมูลเป็นขั้นตอนสุดท้ายของการส่งอิเล็กทรอนิกส์






เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 3.2 ลำดับการทำงานของโปรแกรมในส่วนของการเพิ่มข้อมูลลงในฐานข้อมูล

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 3.3 ลำดับการทำงานของโปรแกรมในส่วนของการแก้ไขข้อมูลลงในฐานข้อมูล

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 3.4 ลำดับการทำงานของโปรแกรมในส่วนของการลบข้อมูลลงในฐานข้อมูล

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 3.5 ลำดับการทำงานของโปรแกรมในส่วนของการค้นหาข้อมูลลงในฐานข้อมูล

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 3.6 ลำดับการทำงานของวงจรรับสัญญาณ DTMF

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 3.7 ลำดับการทำงานของโปรแกรมในส่วนของการรับข้อมูลทางแฟกซ์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3.8 ลำดับการทำงานในส่วนของการแสดงภาพข้อมูลและแปลงไฟล์ภาพข้อมูล

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3.9 ลำดับการทำงานในส่วนของการส่งไฟล์ข้อมูลผ่านทางE-mail

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


บทที่ 4

ผลการทดลอง

4.1 ส่วนของฐานข้อมูล

4.1.1 การสร้างฐานข้อมูล

ในการทดลองนี้ ได้ใช้ ฐานข้อมูลของ Microsoft Access ในการเก็บข้อมูลของ Id, ชื่อ และ อีเล็ทรอนิกส์เมลล์




รูปที่ 4.1 การสร้างฐานข้อมูล

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4.1.2 การจัดการฐานข้อมูล

โดยเมื่อเลือก เมนู Database – Manage... จะเป็นส่วนของการจัดการฐานข้อมูล โดยในหน้าต่างนี้จะสามารถ เพิ่มข้อมูลในฐานข้อมูลได้ และค้นหาข้อมูลได้ รวมทั้งแสดงข้อมูลทั้งหมด เพื่อทำการให้ทำการเลือกที่จะแก้ไขและลบได้



รูปที่ 4.2 หน้าต่างการจัดการฐานข้อมูล

4.1.3 การเพิ่มข้อมูลในฐานข้อมูล

โดยเมื่อเปิดส่วนของการจัดการฐานข้อมูล แล้วทำการเลือก Add โปรแกรมจะแสดงหน้าต่างให้ผู้ใช้กรอกข้อมูลที่ต้องการจะเพิ่มในส่วนของชื่อ และ อีเล็กทรอนิกส์เมลล์ ส่วนของ Id ทางโปรแกรมจะทำการกำหนดให้อัตโนมัติ

Add Database

ID : 20

Name : test

Email : test@kmitl.ac.th


ADD CANCEL

รูปที่ 4.3 หน้าต่างของการเพิ่มข้อมูลในฐานข้อมูล

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4.1.4 การแก้ไขและลบข้อมูลในฐานข้อมูล


โดยเมื่อเปิดส่วนของการจัดการฐานข้อมูล แล้วทำการคลิกเมาส์สองครั้งที่ข้อมูลที่ต้องการแก้ไขหรือลบ โปรแกรมจะแสดงหน้าต่างให้ผู้ใช้ทำการแก้ไขข้อมูลที่ต้องการในส่วนของผู้ชื่อ และ อีเล็กทรอนิกส์เมลล์ โดยส่วนของ Id ทาง โปรแกรมจะไม่อนุญาตให้แก้ไข เมื่อแก้ไขเรียบร้อยแล้วก็เลือก ปุ่ม Edit ข้อมูลนี้ในฐานข้อมูลก็จะถูกแก้ไข หากต้องการลบข้อมูลนี้ก็สามารถเลือก ปุ่ม Delete ข้อมูลนี้ก็จะถูกลบออกจากฐานข้อมูล



รูปที่ 4.4 หน้าต่างของการแก้ไขและลบข้อมูลในฐานข้อมูล

4.1.5 การค้นหาข้อมูล ในฐานข้อมูล

โดยเมื่อเปิดส่วนของการจัดการฐานข้อมูล แล้วทำการเลือกปุ่ม Search โปรแกรมจะแสดงช่องให้ผู้ใช้งานกรอกข้อมูลที่ต้องการจะค้นหา




รูปที่ 4.5 หน้าต่างของการค้นหาข้อมูลในฐานข้อมูล

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


4.2 ส่วนของการรับแฟกซ์

4.2.1 การติดตั้ง Fax Services บน Microsoft Windows XP



รูปที่ 4.6 การติดตั้ง Fax Services

4.2.2 หน้าตาของ Fax Services บน Microsoft Windows XP




รูปที่ 4.7 หน้าตาของ Fax Services

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4.2.3 การเลือกอุปกรณ์ที่ทำกรรับ Fax


เมื่อทำการเปิด โปรแกรมขึ้นมา โปรแกรมจะแสดงหน้าต่างเพื่อให้ผู้ใช้ได้ทำการเลือกว่าจะใช้อุปกรณ์อันไหนในการรับ Fax



รูปที่ 4.8 หน้าตาของการเลือกอุปกรณ์ที่ทำกรรับ Fax

4.2.4 การตั้งค่าต่างๆของการรับ Fax

โดยเมื่อเลือก เมนู Option – Fax... จะเป็นส่วนของตั้งค่าต่างๆของการรับ Fax ของอุปกรณ์ที่ได้ทำการเลือกไว้ในตอนต้นแล้ว




รูปที่ 4.9 หน้าตาของการตั้งค่าต่างๆของการรับ Fax

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4.3 ส่วนของการส่งอิเล็กทรอนิกส์เมลล์

4.3.1 การติดตั้ง Internet Information Services บน Microsoft Windows XP

ทำการติดตั้ง Internet Information Services ของ Microsoft Windows XP ซึ่งเป็นโปรแกรมในการทำเครื่องให้เป็น Mail Server เพื่อให้สามารถส่งอิเล็กทรอนิกส์เมลล์ได้




รูปที่ 4.10 ส่วนการติดตั้ง Internet Information Services

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4.3.2 หน้าตาของ ติดตั้ง Internet Information Services บน Microsoft Windows XP


หน้าตาการทำงานของ Internet Information Services



รูปที่ 4.11 ส่วนการทำงานของ Internet Information Services

4.3.3 การตั้งค่าต่างๆของการส่งอิเล็กทรอนิกส์เมลล์

โดยเมื่อเลือก เมนู Option – Email... จะเป็นส่วนของตั้งค่าต่างๆของการส่งอิเล็กทรอนิกส์เมลล์




รูปที่ 4.12 หน้าตาของการตั้งค่าต่างๆของการส่งอิเล็กทรอนิกส์เมลล์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4.4 ส่วนของการรับค่า DTMF

4.4.1 การตั้งค่าการรับค่า DTMF

โดยเมื่อเลือก เมนู Option – DTMF... จะเป็นส่วนของตั้งค่าต่างๆของการรับค่า DTMF ว่าจะรับเข้ามาทางพอร์ตไหน




รูปที่ 4.13 หน้าตาของการตั้งค่าต่างๆของการรับค่า DTMF

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4.5 ส่วนการทำงานหลัก

4.5.1 หน้าตาของโปรแกรม


โดยเมื่อเปิดโปรแกรมขึ้นมา โปรแกรมจะแสดงหน้าต่างที่มีเมนูให้เลือกใช้งานในส่วนต่างๆ



รูปที่ 4.14 หน้าตาของโปรแกรม

4.5.2 การรับค่า DTMF และค้นหาข้อมูลในฐานข้อมูล


โดยเมื่อเลือก เมนู Project – Start จะเป็นการเริ่มทำงานหลักของโปรแกรมนี้ โดยในส่วนนี้จะทำการรับค่า DTMF เพื่อมาเป็น Id ในการค้นหาอิเล็กทรอนิกส์เมลล์ หลังจากนั้นจะทำการรับ Fax แล้วนำไปข้อมูลนั้นไปทำการบีบอัดข้อมูล และทำการส่งไปยังอิเล็กทรอนิกส์เมลล์ที่ค้นหาได้ต่อไป



รูปที่ 4.15 หน้าตาของการรับค่า DTMF และค้นหาข้อมูลในฐานข้อมูล

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4.6 อุปกรณ์ฮาร์ดแวร์ในการถอดรหัสสัญญาณ DTMF



รูปที่ 4.16 อุปกรณ์ในการถอดสัญญาณ DTMF จากโทรศัพท์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 5

บทสรุป

5.1 สรุปผลจากการทดลอง

จากผลการทดลองจะเห็นว่าโปรแกรมที่สร้างขึ้นสามารถที่จะรับข้อมูลจากผู้ส่งได้ , และสามารถที่จะระบุว่าข้อมูลที่ถูกส่งมานั้นเป็นของใครโดยไฟล์ข้อมูลที่ได้รับนี้ถูกบีบอัดเป็นไฟล์ชนิด JPEG และสามารถทำการส่งไฟล์ข้อมูลนั้นไปยังอีเมลล์ของผู้รับได้ นอกจากนี้โปรแกรมยังสามารถเพิ่มหรือลบข้อมูลของผู้รับได้

5.2 แนวทางการพัฒนาในอนาคต

1. ทำให้ตัวโปรแกรมสามารถทำงานได้ในลักษณะเว็บเบส (Web Base)

5.3 ปัญหาและอุปสรรค

1. ปัจจุบันเครื่องแฟลชยังคงมีราคาแพง
2. เนื่องจากการที่จะสามารถส่งข้อมูลทางอิเล็กทรอนิกส์เมลล์ไปยังผู้รับได้นั้น ต้องมีโดเมนเนม(Domain Name) เป็นของตัวเองก่อน ทำให้ยังไม่สามารถส่งข้อมูลไปยังภายนอกเครือข่ายได้
3. ทางตัวโปรแกรมยังไม่สามารถรับประกันได้ว่าข้อมูลที่ส่งไปนั้นจะถึงผู้รับหรือไม่

บรรณานุกรม

1. สุภชัย สมพานิช,คู่มือการเขียนโปรแกรม Visual C# .NET ฉบับ โปรแกรมเมอร์: อินโฟเพรส, 2546
2. ชีรบูลย์ หล่อวิเชียรรุ่ง,นคร ภักดีชาติ,ชัชวพันธ์ ลิ้มพรจิกรวิไล, ปฏิบัติการไมโครคอนโทรลเลอร์ MCS-51 ด้วยโปรแกรมภาษาC :Innovative Experiment Co.Ltd.
3. สุภชัย สมพานิช , Database Programming ด้วย VB2005 และ VC#2005: DEV BOOK 2006
4. อนิรุทธิ์ รัชตะวราห์, วศิน เพิ่มทรัพย์, ผ่า คอมพิวเตอร์ ฉบับสมบูรณ์: บริษัท โปรวิชั่น จำกัด (Provision Co., Ltd.),

เว็บไซต์อ้างอิง


1. <http://www.datasheetcatalog.com/>
2. <http://msdn2.microsoft.com/en-us/default.aspx>
3. <http://www.codeproject.com/>
4. <http://www.es.co.th/>
5. <http://www.pantip.com/tech/electronics/>
6. <http://www.pantip.com/tech/comsci/>
7. http://www.altera.com/products/ip/dsp/image_video_processing/m-amp-cs6190.html
8. <http://www.lookuptables.com/>
9. <http://en.wikipedia.org/wiki/JPEG>

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

1. รูปวงจรถอดรหัสสัญญาณดีทีเอ็มเอฟ(DTMF) รูปวงจรถอด




2. รูปวงจรถอดรหัส OR GATE(SN74HC32)




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3. รูปร่างจร MAX232



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4. รูปวงจรอครหัสสัญญาณโทรศัพท์



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Features

- Complete DTMF Receiver
- Low power consumption
- Internal gain setting amplifier
- Adjustable guard time
- Central office quality
- Power-down mode
- Inhibit mode
- Backward compatible with MT8870C/MT8870C-1

Ordering Information


MT8870DE/DE-1	18 Pin Plastic DIP
MT8870DC/DC-1	18 Pin Ceramic DIP
MT8870DS/DS-1	18 Pin SOIC
MT8870DN/DN-1	20 Pin SSOP
MT8870DT/DT-1	20 Pin TSSOP
-40 °C to +85 °C	

Description

The MT8870D/MT8870D-1 is a complete DTMF receiver integrating both the bandsplit filter and digital decoder functions. The filter section uses switched capacitor techniques for high and low group filters; the decoder uses digital counting techniques to detect and decode all 16 DTMF tone-pairs into a 4-bit code. External component count is minimized by on chip provision of a differential input amplifier, clock oscillator and latched three-state bus interface.

Applications

- Receiver system for British Telecom (BT) or CEPT Spec (MT8870D-1)
- Paging systems
- Repeater systems/mobile radio
- Credit card systems
- Remote control
- Personal computers
- Telephone answering machine


Figure 1 - Functional Block Diagram




Figure 2 - Pin Connections

Pin Description

Pin #		Name	Description
18	20		
1	1	IN+	Non-Inverting Op-Amp (Input).
2	2	IN-	Inverting Op-Amp (Input).
3	3	GS	Gain Select. Gives access to output of front end differential amplifier for connection of feedback resistor.
4	4	V _{Ref}	Reference Voltage (Output). Nominally V _{DD} /2 is used to bias inputs at mid-rail (see Fig. 6 and Fig. 10).
5	5	INH	Inhibit (Input). Logic high inhibits the detection of tones representing characters A, B, C and D. This pin input is internally pulled down.
6	6	PWDN	Power Down (Input). Active high. Powers down the device and inhibits the oscillator. This pin input is internally pulled down.
7	8	OSC1	Clock (Input).
8	9	OSC2	Clock (Output). A 3.579545 MHz crystal connected between pins OSC1 and OSC2 completes the internal oscillator circuit.
9	10	V _{SS}	Ground (Input). 0V typical.
10	11	TOE	Three State Output Enable (Input). Logic high enables the outputs Q1-Q4. This pin is pulled up internally.
11-14	12-15	Q1-Q4	Three State Data (Output). When enabled by TOE, provide the code corresponding to the last valid tone-pair received (see Table 1). When TOE is logic low, the data outputs are high impedance.
15	17	StD	Delayed Steering (Output). Presents a logic high when a received tone-pair has been registered and the output latch updated; returns to logic low when the voltage on St/GT falls below V _{TSt} .
16	18	EST	Early Steering (Output). Presents a logic high once the digital algorithm has detected a valid tone pair (signal condition). Any momentary loss of signal condition will cause EST to return to a logic low.
17	19	St/GT	Steering Input/Guard time (Output) Bidirectional. A voltage greater than V _{TSt} detected at St causes the device to register the detected tone pair and update the output latch. A voltage less than V _{TSt} frees the device to accept a new tone pair. The GT output acts to reset the external steering time-constant; its state is a function of EST and the voltage on St.
18	20	V _{DD}	Positive power supply (Input). +5V typical.
	7, 16	NC	No Connection.

Functional Description

The MT8870D/MT8870D-1 monolithic DTMF receiver offers small size, low power consumption and high performance. Its architecture consists of a bandsplit filter section, which separates the high and low group tones, followed by a digital counting section which verifies the frequency and duration of the received tones before passing the corresponding code to the output bus.

Filter Section

Separation of the low-group and high group tones is achieved by applying the DTMF signal to the inputs of two sixth-order switched capacitor bandpass filters, the bandwidths of which correspond to the low and high group frequencies. The filter section also incorporates notches at 350 and 440 Hz for exceptional dial tone rejection (see Figure 3). Each filter output is followed by a single order switched capacitor filter section which smooths the signals prior to limiting. Limiting is performed by high-gain comparators which are provided with hysteresis to prevent detection of unwanted low-level signals. The outputs of the comparators provide full rail logic swings at the frequencies of the incoming DTMF signals.

Decoder Section

Following the filter section is a decoder employing digital counting techniques to determine the frequencies of the incoming tones and to verify that they correspond to standard DTMF frequencies. A complex averaging algorithm protects against tone simulation by extraneous signals such as voice while




Figure 4 - Basic Steering Circuit

providing tolerance to small frequency deviations and variations. This averaging algorithm has been developed to ensure an optimum combination of immunity to talk-off and tolerance to the presence of interfering frequencies (third tones) and noise. When the detector recognizes the presence of two valid tones (this is referred to as the "signal condition" in some industry specifications) the "Early Steering" (Est) output will go to an active state. Any subsequent loss of signal condition will cause Est to assume an inactive state (see "Steering Circuit").

Steering Circuit

Before registration of a decoded tone pair, the receiver checks for a valid signal duration (referred to as character recognition condition). This check is performed by an external RC time constant driven by Est. A logic high on Est causes v_c (see Figure 4) to rise as the capacitor discharges. Provided signal




Figure 3 - Filter Response

condition is maintained (EST remains high) for the validation period (t_{GTP}), v_c reaches the threshold (V_{TSI}) of the steering logic to register the tone pair, latching its corresponding 4-bit code (see Table 1) into the output latch. At this point the GT output is activated and drives v_c to V_{DD} . GT continues to drive high as long as EST remains high. Finally, after a short delay to allow the output latch to settle, the delayed steering output flag (StD) goes high, signalling that a received tone pair has been registered. The contents of the output latch are made available on the 4-bit output bus by raising the three state control input (TOE) to a logic high. The steering circuit works in reverse to validate the interdigit pause between signals. Thus, as well as rejecting signals too short to be considered valid, the receiver will tolerate signal interruptions (dropout) too short to be considered a valid pause. This facility, together with the capability of selecting the steering time constants externally, allows the designer to tailor performance to meet a wide variety of system requirements.

Guard Time Adjustment

In many situations not requiring selection of tone duration and interdigital pause, the simple steering circuit shown in Figure 4 is applicable. Component values are chosen according to the formula:

$$t_{REC} = t_{DP} + t_{GTP}$$

$$t_{ID} = t_{DA} + t_{GTA}$$

The value of t_{DP} is a device parameter (see Figure 11) and t_{REC} is the minimum signal duration to be recognized by the receiver. A value for C of 0.1 μ F is




Figure 5 - Guard Time Adjustment

Digit	TOE	INH	EST	Q ₄	Q ₃	Q ₂	Q ₁
ANY	L	X	H	Z	Z	Z	Z
1	H	X	H	0	0	0	1
2	H	X	H	0	0	1	0
3	H	X	H	0	0	1	1
4	H	X	H	0	1	0	0
5	H	X	H	0	1	0	1
6	H	X	H	0	1	1	0
7	H	X	H	0	1	1	1
8	H	X	H	1	0	0	0
9	H	X	H	1	0	0	1
0	H	X	H	1	0	1	0
*	H	X	H	1	0	1	1
#	H	X	H	1	1	0	0
A	H	L	H	1	1	0	1
B	H	L	H	1	1	1	0
C	H	L	H	1	1	1	1
D	H	L	H	0	0	0	0
A	H	H	L	undetected, the output code will remain the same as the previous detected code			
B	H	H	L				
C	H	H	L				
D	H	H	L				

Table 1. Functional Decode Table

L=LOGIC LOW, H=LOGIC HIGH, Z=HIGH IMPEDANCE
X = DON'T CARE

recommended for most applications, leaving R to be selected by the designer.

Different steering arrangements may be used to select independently the guard times for tone present (t_{GTP}) and tone absent (t_{GTA}). This may be necessary to meet system specifications which place both accept and reject limits on both tone duration and interdigital pause. Guard time adjustment also allows the designer to tailor system parameters such as talk off and noise immunity. Increasing t_{REC} improves talk-off performance since it reduces the probability that tones simulated by speech will maintain signal condition long enough to be registered. Alternatively, a relatively short t_{REC} with a long t_{DO} would be appropriate for extremely noisy environments where fast acquisition time and immunity to tone drop-outs are required. Design information for guard time adjustment is shown in Figure 5.

Power-down and Inhibit Mode

A logic high applied to pin 6 (PWDN) will power down the device to minimize the power consumption in a standby mode. It stops the oscillator and the functions of the filters.

Inhibit mode is enabled by a logic high input to the pin 5 (INH). It inhibits the detection of tones representing characters A, B, C, and D. The output code will remain the same as the previous detected code (see Table 1).

Differential Input Configuration

The input arrangement of the MT8870D/MT8870D-1 provides a differential-input operational amplifier as well as a bias source (V_{Ref}) which is used to bias the inputs at mid-rail. Provision is made for connection of a feedback resistor to the op-amp output (GS) for adjustment of gain. In a single-ended configuration, the input pins are connected as shown in Figure 10 with the op-amp connected for unity gain and V_{Ref} biasing the input at $1/2V_{DD}$. Figure 6 shows the differential configuration, which permits the adjustment of gain with the feedback resistor R_5 .

Crystal Oscillator

The internal clock circuit is completed with the addition of an external 3.579545 MHz crystal and is normally connected as shown in Figure 10 (Single-Ended Input Configuration). However, it is possible to configure several MT8870D/MT8870D-1 devices employing only a single oscillator crystal. The oscillator output of the first device in the chain is coupled through a 30 pF capacitor to the oscillator input (OSC1) of the next device. Subsequent devices are connected in a similar fashion. Refer to Figure 7 for details. The problems associated with unbalanced loading are not a concern with the arrangement shown, i.e., precision balancing capacitors are not required.




Figure 6 - Differential Input Configuration




Figure 7 - Oscillator Connection

Parameter	Unit	Resonator
R1	Ohms	10.752
L1	mH	.432
C1	pF	4.984
C0	pF	37.915
Qm	-	896.37
Δf	%	$\pm 0.2\%$

Table 2. Recommended Resonator Specifications
 Note: Qm=quality factor of RLC model, i.e., $1/2\pi fR_1C_1$.

Applications

RECEIVER SYSTEM FOR BRITISH TELECOM SPEC POR 1151

The circuit shown in Fig. 9 illustrates the use of MT8870D-1 device in a typical receiver system. BT Spec defines the input signals less than -34 dBm as the non-operate level. This condition can be attained by choosing a suitable values of R₁ and R₂ to provide 3 dB attenuation, such that -34 dBm input signal will correspond to -37 dBm at the gain setting pin GS of MT8870D-1. As shown in the diagram, the component values of R₃ and C₂ are the guard time requirements when the total component tolerance is 6%. For better performance, it is recommended to use the non-symmetric guard time circuit in Fig. 8.




Figure 8 - Non-Symmetric Guard Time Circuit




Figure 9 - Single-Ended Input Configuration for BT or CEPT Spec

Absolute Maximum Ratings†

	Parameter	Symbol	Min	Max	Units
1	DC Power Supply Voltage	V_{DD}		7	V
2	Voltage on any pin	V_I	$V_{SS}-0.3$	$V_{DD}+0.3$	V
3	Current at any pin (other than supply)	I_I		10	mA
4	Storage temperature	T_{STG}	-65	+150	°C
5	Package power dissipation	P_D		500	mW

† Exceeding these values may cause permanent damage. Functional operation under these conditions is not implied. Derate above 75 °C at 16 mW / °C. All leads soldered to board.

Recommended Operating Conditions - Voltages are with respect to ground (V_{SS}) unless otherwise stated.

	Parameter	Sym	Min	Typ‡	Max	Units	Test Conditions
1	DC Power Supply Voltage	V_{DD}	4.75	5.0	5.25	V	
2	Operating Temperature	T_O	-40		+85	°C	
3	Crystal/Clock Frequency	fc		3.579545		MHz	
4	Crystal/Clock Freq. Tolerance	Δfc		± 0.1		%	

‡ Typical figures are at 25°C and are for design aid only: not guaranteed and not subject to production testing.

DC Electrical Characteristics - $V_{DD}=5.0V \pm 5\%$, $V_{SS}=0V$, $-40^\circ C \leq T_O \leq +85^\circ C$, unless otherwise stated.

	Characteristics	Sym	Min	Typ‡	Max	Units	Test Conditions	
1 2 3	S U P P L Y	Standby supply current	I_{DDQ}	10	25	μA	PWDN= V_{DD}	
		Operating supply current	I_{DD}	3.0	9.0	mA		
		Power consumption	P_O		15		mW	fc=3.579545 MHz
4 5 6 7 8 9 10	I N P U T S	High level input	V_{IH}	3.5		V	$V_{DD}=5.0V$	
		Low level input voltage	V_{IL}			1.5	V	$V_{DD}=5.0V$
		Input leakage current	I_{IH}/I_{IL}		0.1		μA	$V_{IN}=V_{SS}$ or V_{DD}
		Pull up (source) current	I_{SO}		7.5	20	μA	TOE (pin 10)=0, $V_{DD}=5.0V$
		Pull down (sink) current	I_{SI}		15	45	μA	INH=5.0V, PWDN=5.0V, $V_{DD}=5.0V$
		Input impedance (IN+, IN-)	R_{IN}		10		M Ω	@ 1 kHz
		Steering threshold voltage	V_{Tst}	2.2	2.4	2.5	V	$V_{DD} = 5.0V$
11 12 13 14 15 16	O U T P U T S	Low level output voltage	V_{OL}			$V_{SS}+0.03$	V	No load
		High level output voltage	V_{OH}	$V_{DD}-0.03$			V	No load
		Output low (sink) current	I_{OL}	1.0	2.5		mA	$V_{OUT}=0.4 V$
		Output high (source) current	I_{OH}	0.4	0.8		mA	$V_{OUT}=4.6 V$
		V_{Ref} output voltage	V_{Ref}	2.3	2.5	2.7	V	No load, $V_{DD} = 5.0V$
		V_{Ref} output resistance	R_{OR}		1		k Ω	

‡ Typical figures are at 25°C and are for design aid only: not guaranteed and not subject to production testing.

Operating Characteristics - $V_{DD}=5.0V\pm5\%$, $V_{SS}=0V$, $-40^{\circ}C \leq T_O \leq +85^{\circ}C$, unless otherwise stated.

Gain Setting Amplifier

	Characteristics	Sym	Min	Typ [‡]	Max	Units	Test Conditions
1	Input leakage current	I_{IN}			100	nA	$V_{SS} \leq V_{IN} \leq V_{DD}$
2	Input resistance	R_{IN}	10			M Ω	
3	Input offset voltage	V_{OS}			25	mV	
4	Power supply rejection	PSRR	50			dB	1 kHz
5	Common mode rejection	CMRR	40			dB	$0.75 V \leq V_{IN} \leq 4.25 V$ biased at $V_{Ref}=2.5 V$
6	DC open loop voltage gain	A_{VOL}	32			dB	
7	Unity gain bandwidth	f_C	0.30			MHz	
8	Output voltage swing	V_O	4.0			V_{pp}	Load $\geq 100 k\Omega$ to V_{SS} @ GS
9	Maximum capacitive load (GS)	C_L			100	pF	
10	Resistive load (GS)	R_L			50	k Ω	
11	Common mode range	V_{CM}	2.5			V_{pp}	No Load

MT8870D AC Electrical Characteristics - $V_{DD}=5.0V \pm 5\%$, $V_{SS}=0V$, $-40^{\circ}C \leq T_O \leq +85^{\circ}C$, using Test Circuit shown in Figure 10.

	Characteristics	Sym	Min	Typ [‡]	Max	Units	Notes*
1	Valid input signal levels (each tone of composite signal)		-29		+1	dBm	1,2,3,5,6,9
			27.5		869	mV _{RMS}	1,2,3,5,6,9
2	Negative twist accept				8	dB	2,3,6,9,12
3	Positive twist accept				8	dB	2,3,6,9,12
4	Frequency deviation accept		$\pm 1.5\% \pm 2 Hz$				2,3,5,9
5	Frequency deviation reject		$\pm 3.5\%$				2,3,5,9
6	Third tone tolerance			-16		dB	2,3,4,5,9,10
7	Noise tolerance			-12		dB	2,3,4,5,7,9,10
8	Dial tone tolerance			+22		dB	2,3,4,5,8,9,11

[‡] Typical figures are at 25 °C and are for design aid only: not guaranteed and not subject to production testing.

*NOTES

1. dBm= decibels above or below a reference power of 1 mW into a 600 ohm load.
2. Digit sequence consists of all DTMF tones.
3. Tone duration= 40 ms, tone pause= 40 ms.
4. Signal condition consists of nominal DTMF frequencies.
5. Both tones in composite signal have an equal amplitude.
6. Tone pair is deviated by $\pm 1.5\% \pm 2 Hz$.
7. Bandwidth limited (3 kHz) Gaussian noise.
8. The precise dial tone frequencies are (350 Hz and 440 Hz) $\pm 2\%$.
9. For an error rate of better than 1 in 10,000.
10. Referenced to lowest level frequency component in DTMF signal.
11. Referenced to the minimum valid accept level.
12. Guaranteed by design and characterization.

MT8870D-1 AC Electrical Characteristics - $V_{DD}=5.0V\pm 5\%$, $V_{SS}=0V$, $-40^{\circ}C \leq T_O \leq +85^{\circ}C$, using Test Circuit shown in Figure 10.

	Characteristics	Sym	Min	Typ [‡]	Max	Units	Notes*
1	Valid input signal levels (each tone of composite signal)		-31		+1	dBm	Tested at $V_{DD}=5.0V$ 1,2,3,5,6,9
			21.8		869	mV _{RMS}	
2	Input Signal Level Reject		-37			dBm	Tested at $V_{DD}=5.0V$ 1,2,3,5,6,9
			10.9			mV _{RMS}	
3	Negative twist accept				8	dB	2,3,6,9,13
4	Positive twist accept				8	dB	2,3,6,9,13
5	Frequency deviation accept		$\pm 1.5\% \pm 2$ Hz				2,3,5,9
6	Frequency deviation reject		$\pm 3.5\%$				2,3,5,9
7	Third zone tolerance			-18.5		dB	2,3,4,5,9,12
8	Noise tolerance			-12		dB	2,3,4,5,7,9,10
9	Dial tone tolerance			+22		dB	2,3,4,5,8,9,11

[‡] Typical figures are at 25 °C and are for design aid only: not guaranteed and not subject to production testing.

***NOTES**

1. dBm= decibels above or below a reference power of 1 mW into a 600 ohm load.
2. Digit sequence consists of all DTMF tones.
3. Tone duration= 40 ms, tone pause= 40 ms.
4. Signal condition consists of nominal DTMF frequencies.
5. Both tones in composite signal have an equal amplitude.
6. Tone pair is deviated by $\pm 1.5\% \pm 2$ Hz.
7. Bandwidth limited (3 kHz) Gaussian noise.
8. The precise dial tone frequencies are (350 Hz and 440 Hz) $\pm 2\%$.
9. For an error rate of better than 1 in 10,000.
10. Referenced to lowest level frequency component in DTMF signal.
11. Referenced to the minimum valid accept level.
12. Referenced to Fig. 10 input DTMF tone level at -25dBm (-28dBm at GS Pin) interference frequency range between 480-3400Hz.
13. Guaranteed by design and characterization.

AC Electrical Characteristics - $V_{DD}=5.0V\pm 5\%$, $V_{SS}=0V$, $-40^{\circ}C \leq T_D \leq +85^{\circ}C$, using Test Circuit shown in Figure 10.

	Characteristics	Sym	Min	Typ [‡]	Max	Units	Conditions	
1 2 3 4 5 6	T I M I N G	Tone present detect time	t_{DP}	5	11	14	ms	Note 1
		Tone absent detect time	t_{DA}	0.5	4	8.5	ms	Note 1
		Tone duration accept	t_{REC}			40	ms	Note 2
		Tone duration reject	$t_{\overline{REC}}$	20			ms	Note 2
		Interdigit pause accept	t_{IP}			40	ms	Note 2
		Interdigit pause reject	t_{DO}	20			ms	Note 2
7 8 9 10 11	O U T P U T S	Propagation delay (St to Q)	t_{PQ}		8	11	μs	TOE= V_{DD}
		Propagation delay (St to StD)	t_{PSID}		12	16	μs	TOE= V_{DD}
		Output data set up (Q to StD)	t_{QSID}		3.4		μs	TOE= V_{DD}
		Propagation delay (TOE to Q ENABLE)	t_{PTE}		50		ns	load of 10 k Ω , 50 pF
		Propagation delay (TOE to Q DISABLE)	t_{PTD}		300		ns	load of 10 k Ω , 50 pF
12 13	P D W N	Power-up time	t_{PU}		30		ms	Note 3
		Power-down time	t_{PD}		20		ms	
14		Crystal/clock frequency	f_C	3.5759	3.5795	3.5831	MHz	
15 16 17 18	C L O C K	Clock input rise time	t_{LHCL}			110	ns	Ext. clock
		Clock input fall time	t_{HLCL}			110	ns	Ext. clock
		Clock input duty cycle	DC _{CL}	40	50	60	%	Ext. clock
		Capacitive load (OSC2)	C_{LO}			30	pF	

‡ Typical figures are at 25°C and are for design aid only: not guaranteed and not subject to production testing.

*NOTES:

- Used for guard-time calculation purposes only.
- These, user adjustable parameters, are not device specifications. The adjustable settings of these minimums and maximums are recommendations based upon network requirements.
- With valid tone present at input, t_{PU} equals time from PDWN going low until EST going high.




Figure 10 - Single-Ended Input Configuration




Figure 11 - Timing Diagram


Features

- Compatible with MCS-51™ Products
- 4K Bytes of In-System Reprogrammable Flash Memory
 - Endurance: 1,000 Write/Erase Cycles
- Fully Static Operation: 0 Hz to 24 MHz
- Three-Level Program Memory Lock
- 128 x 8-Bit Internal RAM
- 32 Programmable I/O Lines
- Two 16-Bit Timer/Counters
- Six Interrupt Sources
- Programmable Serial Channel
- Low Power Idle and Power Down Modes

Description

The AT89C51 is a low-power, high-performance CMOS 8-bit microcomputer with 4K bytes of Flash Programmable and Erasable Read Only Memory (PEROM). The device is manufactured using Atmel's high density nonvolatile memory technology and is compatible with the industry standard MCS-51™ instruction set and pinout. The on-chip Flash allows the program memory to be reprogrammed in-system or by a conventional nonvolatile memory programmer. By combining a versatile 8-bit CPU with Flash on a monolithic chip, the Atmel AT89C51 is a powerful microcomputer which provides a highly flexible and cost effective solution to many embedded control applications.

Pin Configurations




0265F-A-12/97



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Block Diagram



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

The AT89C51 provides the following standard features: 4K bytes of Flash, 128 bytes of RAM, 32 I/O lines, two 16-bit timer/counters, a five vector two-level interrupt architecture, a full duplex serial port, on-chip oscillator and clock circuitry. In addition, the AT89C51 is designed with static logic for operation down to zero frequency and supports two software selectable power saving modes. The Idle Mode stops the CPU while allowing the RAM, timer/counters, serial port and interrupt system to continue functioning. The Power Down Mode saves the RAM contents but freezes the oscillator disabling all other chip functions until the next hardware reset.

Pin Description

V_{CC}
Supply voltage.

GND
Ground.

Port 0

Port 0 is an 8-bit open drain bidirectional I/O port. As an output port each pin can sink eight TTL inputs. When 1s are written to port 0 pins, the pins can be used as high-impedance inputs.

Port 0 may also be configured to be the multiplexed low-order address/data bus during accesses to external program and data memory. In this mode P0 has internal pullups.

Port 0 also receives the code bytes during Flash programming, and outputs the code bytes during program verification. External pullups are required during program verification.

Port 1

Port 1 is an 8-bit bidirectional I/O port with internal pullups. The Port 1 output buffers can sink/source four TTL inputs. When 1s are written to Port 1 pins they are pulled high by the internal pullups and can be used as inputs. As inputs, Port 1 pins that are externally being pulled low will source current (I_{IL}) because of the internal pullups.

Port 1 also receives the low-order address bytes during Flash programming and verification.

Port 2

Port 2 is an 8-bit bidirectional I/O port with internal pullups. The Port 2 output buffers can sink/source four TTL inputs. When 1s are written to Port 2 pins they are pulled high by the internal pullups and can be used as inputs. As inputs, Port 2 pins that are externally being pulled low will source current (I_{IL}) because of the internal pullups.

Port 2 emits the high-order address byte during fetches from external program memory and during accesses to external data memory that use 16-bit addresses (MOVX @ DPTR). In this application it uses strong internal pullups

when emitting 1s. During accesses to external data memory that use 8-bit addresses (MOVX @ RI), Port 2 emits the contents of the P2 Special Function Register.

Port 2 also receives the high-order address bits and some control signals during Flash programming and verification.

Port 3

Port 3 is an 8-bit bidirectional I/O port with internal pullups. The Port 3 output buffers can sink/source four TTL inputs. When 1s are written to Port 3 pins they are pulled high by the internal pullups and can be used as inputs. As inputs, Port 3 pins that are externally being pulled low will source current (I_{IL}) because of the pullups.

Port 3 also serves the functions of various special features of the AT89C51 as listed below:

Port Pin	Alternate Functions
P3.0	RXD (serial input port)
P3.1	TXD (serial output port)
P3.2	INT0 (external interrupt 0)
P3.3	INT1 (external interrupt 1)
P3.4	T0 (timer 0 external input)
P3.5	T1 (timer 1 external input)
P3.6	\overline{WR} (external data memory write strobe)
P3.7	\overline{RD} (external data memory read strobe)

Port 3 also receives some control signals for Flash programming and verification.

RST

Reset input. A high on this pin for two machine cycles while the oscillator is running resets the device.

ALE/PROG

Address Latch Enable output pulse for latching the low byte of the address during accesses to external memory. This pin is also the program pulse input (\overline{PROG}) during Flash programming.

In normal operation ALE is emitted at a constant rate of 1/6 the oscillator frequency, and may be used for external timing or clocking purposes. Note, however, that one ALE pulse is skipped during each access to external Data Memory.

If desired, ALE operation can be disabled by setting bit 0 of SFR location 8EH. With the bit set, ALE is active only during a MOVX or MOVC instruction. Otherwise, the pin is weakly pulled high. Setting the ALE-disable bit has no effect if the microcontroller is in external execution mode.

PSEN

Program Store Enable is the read strobe to external program memory.



When the AT89C51 is executing code from external program memory, \overline{PSEN} is activated twice each machine cycle, except that two \overline{PSEN} activations are skipped during each access to external data memory.

\overline{EA}/V_{PP}

External Access Enable. \overline{EA} must be strapped to GND in order to enable the device to fetch code from external program memory locations starting at 0000H up to FFFFH. Note, however, that if lock bit 1 is programmed, \overline{EA} will be internally latched on reset.

\overline{EA} should be strapped to V_{CC} for internal program executions.

This pin also receives the 12-volt programming enable voltage (V_{PP}) during Flash programming, for parts that require 12-volt V_{PP} .

XTAL1


Input to the inverting oscillator amplifier and input to the internal clock operating circuit.

XTAL2

Output from the inverting oscillator amplifier.


It should be noted that when idle is terminated by a hardware reset, the device normally resumes program execution, from where it left off, up to two machine cycles before the internal reset algorithm takes control. On-chip hardware inhibits access to internal RAM in this event, but access to the port pins is not inhibited. To eliminate the possibility of an unexpected write to a port pin when Idle is terminated by reset, the instruction following the one that invokes Idle should not be one that writes to a port pin or to external memory.

Figure 1. Oscillator Connections



Note: C1, C2 = 30 pF \pm 10 pF for Crystals
= 40 pF \pm 10 pF for Ceramic Resonators

Figure 2. External Clock Drive Configuration



Oscillator Characteristics

XTAL1 and XTAL2 are the input and output, respectively, of an inverting amplifier which can be configured for use as an on-chip oscillator, as shown in Figure 1. Either a quartz crystal or ceramic resonator may be used. To drive the device from an external clock source, XTAL2 should be left unconnected while XTAL1 is driven as shown in Figure 2. There are no requirements on the duty cycle of the external clock signal, since the input to the internal clocking circuitry is through a divide-by-two flip-flop, but minimum and maximum voltage high and low time specifications must be observed.

Idle Mode

In idle mode, the CPU puts itself to sleep while all the on-chip peripherals remain active. The mode is invoked by software. The content of the on-chip RAM and all the special functions registers remain unchanged during this mode. The idle mode can be terminated by any enabled interrupt or by a hardware reset.

Status of External Pins During Idle and Power Down Modes

Mode	Program Memory	ALE	\overline{PSEN}	PORT0	PORT1	PORT2	PORT3
Idle	Internal	1	1	Data	Data	Data	Data
Idle	External	1	1	Float	Data	Address	Data
Power Down	Internal	0	0	Data	Data	Data	Data
Power Down	External	0	0	Float	Data	Data	Data

Power Down Mode

In the power down mode the oscillator is stopped, and the instruction that invokes power down is the last instruction executed. The on-chip RAM and Special Function Registers retain their values until the power down mode is terminated. The only exit from power down is a hardware reset. Reset redefines the SFRs but does not change the on-chip RAM. The reset should not be activated before V_{CC} is restored to its normal operating level and must be held active long enough to allow the oscillator to restart and stabilize.

Lock Bit Protection Modes

Program Lock Bits				Protection Type
	LB1	LB2	LB3	
1	U	U	U	No program lock features.
2	P	U	U	MOVC instructions executed from external program memory are disabled from fetching code bytes from internal memory, \overline{EA} is sampled and latched on reset, and further programming of the Flash is disabled.
3	P	P	U	Same as mode 2, also verify is disabled.
4	P	P	P	Same as mode 3, also external execution is disabled.

Programming the Flash

The AT89C51 is normally shipped with the on-chip Flash memory array in the erased state (that is, contents = FFH) and ready to be programmed. The programming interface accepts either a high-voltage (12-volt) or a low-voltage (V_{CC}) program enable signal. The low voltage programming mode provides a convenient way to program the AT89C51 inside the user's system, while the high-voltage programming mode is compatible with conventional third party Flash or EPROM programmers.

The AT89C51 is shipped with either the high-voltage or low-voltage programming mode enabled. The respective top-side marking and device signature codes are listed in the following table.

	$V_{PP} = 12V$	$V_{PP} = 5V$
Top-Side Mark	AT89C51 xxxx yyww	AT89C51 xxxx-5 yyww
Signature	(030H)=1EH (031H)=51H (032H)=FFH	(030H)=1EH (031H)=51H (032H)=05H

The AT89C51 code memory array is programmed byte-by-byte in either programming mode. *To program any non-blank byte in the on-chip Flash Memory, the entire memory must be erased using the Chip Erase Mode.*

Program Memory Lock Bits

On the chip are three lock bits which can be left unprogrammed (U) or can be programmed (P) to obtain the additional features listed in the table below:

When lock bit 1 is programmed, the logic level at the \overline{EA} pin is sampled and latched during reset. If the device is powered up without a reset, the latch initializes to a random value, and holds that value until reset is activated. It is necessary that the latched value of \overline{EA} be in agreement with the current logic level at that pin in order for the device to function properly.

Programming Algorithm: Before programming the AT89C51, the address, data and control signals should be set up according to the Flash programming mode table and Figures 3 and 4. To program the AT89C51, take the following steps.

1. Input the desired memory location on the address lines.
2. Input the appropriate data byte on the data lines.
3. Activate the correct combination of control signals.
4. Raise \overline{EA}/V_{PP} to 12V for the high-voltage programming mode.
5. Pulse $\overline{ALE}/\overline{PROG}$ once to program a byte in the Flash array or the lock bits. The byte-write cycle is self-timed and typically takes no more than 1.5 ms. Repeat steps 1 through 5, changing the address and data for the entire array or until the end of the object file is reached.

Data Polling: The AT89C51 features Data Polling to indicate the end of a write cycle. During a write cycle, an attempted read of the last byte written will result in the complement of the written datum on PO.7. Once the write cycle has been completed, true data are valid on all outputs, and the next cycle may begin. Data Polling may begin any time after a write cycle has been initiated.

Ready/Busy: The progress of byte programming can also be monitored by the RDY/ \overline{BSY} output signal. P3.4 is pulled low after \overline{ALE} goes high during programming to indicate BUSY. P3.4 is pulled high again when programming is done to indicate READY.



Program Verify: If lock bits LB1 and LB2 have not been programmed, the programmed code data can be read back via the address and data lines for verification. The lock bits cannot be verified directly. Verification of the lock bits is achieved by observing that their features are enabled.

Chip Erase: The entire Flash array is erased electrically by using the proper combination of control signals and by holding ALE/PROG low for 10 ms. The code array is written with all "1"s. The chip erase operation must be executed before the code memory can be re-programmed.

Reading the Signature Bytes: The signature bytes are read by the same procedure as a normal verification of locations 030H,

031H, and 032H, except that P3.6 and P3.7 must be pulled to a logic low. The values returned are as follows.

(030H) = 1EH indicates manufactured by Atmel
 (031H) = 51H indicates 89C51
 (032H) = FFH indicates 12V programming
 (032H) = 05H indicates 5V programming

Programming Interface

Every code byte in the Flash array can be written and the entire array can be erased by using the appropriate combination of control signals. The write operation cycle is self-timed and once initiated, will automatically time itself to completion.

All major programming vendors offer worldwide support for the Atmel microcontroller series. Please contact your local programming vendor for the appropriate software revision.

Flash Programming Modes

Mode	RST	PSEN	ALE/PROG	EA/V _{PP}	P2.6	P2.7	P3.6	P3.7
Write Code Data	H	L		H/12V	L	H	H	H
Read Code Data	H	L	H	H	L	L	H	H
Write Lock	Bit - 1	H	L		H/12V	H	H	H
	Bit - 2	H	L		H/12V	H	H	L
	Bit - 3	H	L		H/12V	H	L	H
Chip Erase	H	L	(1)	H/12V	H	L	L	L
Read Signature Byte	H	L	H	H	L	L	L	L

Note: 1. Chip Erase requires a 10-ms PROG pulse.

Figure 3. Programming the Flash





Figure 4. Verifying the Flash



Flash Programming and Verification Characteristics

$T_A = 0^\circ\text{C to } 70^\circ\text{C}$, $V_{CC} = 5.0 \pm 10\%$


Symbol	Parameter	Min	Max	Units
$V_{PP}^{(1)}$	Programming Enable Voltage	11.5	12.5	V
$I_{PP}^{(1)}$	Programming Enable Current		1.0	mA
$1/t_{CLCL}$	Oscillator Frequency	3	24	MHz
t_{AVGL}	Address Setup to PROG Low	$48t_{CLCL}$		
t_{GHAX}	Address Hold After PROG	$48t_{CLCL}$		
t_{DVGL}	Data Setup to PROG Low	$48t_{CLCL}$		
t_{GHDX}	Data Hold After PROG	$48t_{CLCL}$		
t_{EHS}	P2.7 (ENABLE) High to V_{PP}	$48t_{CLCL}$		
t_{SHGL}	V_{PP} Setup to PROG Low	10		μs
$t_{GHSL}^{(1)}$	V_{PP} Hold After PROG	10		μs
t_{GLGH}	PROG Width	1	110	μs
t_{AVQV}	Address to Data Valid		$48t_{CLCL}$	
t_{ELQV}	ENABLE Low to Data Valid		$48t_{CLCL}$	
t_{EHOZ}	Data Float After ENABLE	0	$48t_{CLCL}$	
t_{GHBL}	PROG High to BUSY Low		1.0	μs
t_{WC}	Byte Write Cycle Time		2.0	ms

Note: 1. Only used in 12-volt programming mode.




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Flash Programming and Verification Waveforms - High Voltage Mode ($V_{PP} = 12V$)



Flash Programming and Verification Waveforms - Low Voltage Mode ($V_{PP} = 5V$)



Absolute Maximum Ratings*

Operating Temperature	-55°C to +125°C
Storage Temperature	-65°C to +150°C
Voltage on Any Pin with Respect to Ground	-1.0V to +7.0V
Maximum Operating Voltage.....	6.6V
DC Output Current.....	15.0 mA

*NOTICE: Stresses beyond those listed under "Absolute Maximum Ratings" may cause permanent damage to the device. This is a stress rating only and functional operation of the device at these or any other conditions beyond those indicated in the operational sections of this specification is not implied. Exposure to absolute maximum rating conditions for extended periods may affect device reliability.

DC Characteristics

T_A = -40°C to 85°C, V_{CC} = 5.0V ± 20% (unless otherwise noted)

Symbol	Parameter	Condition	Min	Max	Units
V _{IL}	Input Low Voltage	(Except EA)	-0.5	0.2 V _{CC} - 0.1	V
V _{IL1}	Input Low Voltage (EA)		-0.5	0.2 V _{CC} - 0.3	V
V _{IH}	Input High Voltage	(Except XTAL1, RST)	0.2 V _{CC} + 0.9	V _{CC} + 0.5	V
V _{IH1}	Input High Voltage	(XTAL1, RST)	0.7 V _{CC}	V _{CC} + 0.5	V
V _{OL}	Output Low Voltage ⁽¹⁾ (Ports 1,2,3)	I _{OL} = 1.6 mA		0.45	V
V _{OL1}	Output Low Voltage ⁽¹⁾ (Port 0, ALE, PSEN)	I _{OL} = 3.2 mA		0.45	V
V _{OH}	Output High Voltage (Ports 1,2,3, ALE, PSEN)	I _{OH} = -60 μA, V _{CC} = 5V ± 10%	2.4		V
		I _{OH} = -25 μA	0.75 V _{CC}		V
		I _{OH} = -10 μA	0.9 V _{CC}		V
V _{OH1}	Output High Voltage (Port 0 in External Bus Mode)	I _{OH} = -800 μA, V _{CC} = 5V ± 10%	2.4		V
		I _{OH} = -300 μA	0.75 V _{CC}		V
		I _{OH} = -80 μA	0.9 V _{CC}		V
I _{IL}	Logical 0 Input Current (Ports 1,2,3)	V _{IN} = 0.45V		-50	μA
I _{TL}	Logical 1 to 0 Transition Current (Ports 1,2,3)	V _{IN} = 2V, V _{CC} = 5V ± 10%		-650	μA
I _{LI}	Input Leakage Current (Port 0, EA)	0.45 < V _{IN} < V _{CC}		±10	μA
RRST	Reset Pulldown Resistor		50	300	KΩ
C _{IO}	Pin Capacitance	Test Freq. = 1 MHz, T _A = 25°C		10	pF
I _{CC}	Power Supply Current	Active Mode, 12 MHz		20	mA
		Idle Mode, 12 MHz		5	mA
	Power Down Mode ⁽²⁾	V _{CC} = 6V		100	μA
		V _{CC} = 3V		40	μA

Notes: 1. Under steady state (non-transient) conditions, I_{OL} must be externally limited as follows:

Maximum I_{OL} per port pin: 10 mA
 Maximum I_{OL} per 8-bit port: Port 0: 26 mA
 Ports 1, 2, 3: 15 mA

Maximum total I_{OL} for all output pins: 71 mA
 If I_{OL} exceeds the test condition, V_{OL} may exceed the related specification. Pins are not guaranteed to sink current greater than the listed test conditions.

2. Minimum V_{CC} for Power Down is 2V.




AC Characteristics

(Under Operating Conditions; Load Capacitance for Port 0, ALE/PROG, and PSEN = 100 pF; Load Capacitance for all other outputs = 80 pF)


External Program and Data Memory Characteristics

Symbol	Parameter	12 MHz Oscillator		16 to 24 MHz Oscillator		Units
		Min	Max	Min	Max	
$1/t_{CLCL}$	Oscillator Frequency			0	24	MHz
t_{LHLL}	ALE Pulse Width	127		$2t_{CLCL}-40$		ns
t_{AVLL}	Address Valid to ALE Low	43		$t_{CLCL}-13$		ns
t_{LLAX}	Address Hold After ALE Low	48		$t_{CLCL}-20$		ns
t_{LLIV}	ALE Low to Valid Instruction In		233		$4t_{CLCL}-65$	ns
t_{LLPL}	ALE Low to PSEN Low	43		$t_{CLCL}-13$		ns
t_{PLPH}	PSEN Pulse Width	205		$3t_{CLCL}-20$		ns
t_{PLIV}	PSEN Low to Valid Instruction In		145		$3t_{CLCL}-45$	ns
t_{PXIX}	Input Instruction Hold After PSEN	0		0		ns
t_{PXIZ}	Input Instruction Float After PSEN		59		$t_{CLCL}-10$	ns
t_{PXAV}	PSEN to Address Valid	75		$t_{CLCL}-8$		ns
t_{AVIV}	Address to Valid Instruction In		312		$5t_{CLCL}-55$	ns
t_{PLAZ}	PSEN Low to Address Float		10		10	ns
t_{RLRH}	RD Pulse Width	400		$6t_{CLCL}-100$		ns
t_{WLWH}	WR Pulse Width	400		$6t_{CLCL}-100$		ns
t_{RLDV}	RD Low to Valid Data In		252		$5t_{CLCL}-90$	ns
t_{RHDX}	Data Hold After RD	0		0		ns
t_{RHDZ}	Data Float After RD		97		$2t_{CLCL}-28$	ns
t_{LLDV}	ALE Low to Valid Data In		517		$8t_{CLCL}-150$	ns
t_{AVDV}	Address to Valid Data In		585		$9t_{CLCL}-165$	ns
t_{LLWL}	ALE Low to RD or WR Low	200	300	$3t_{CLCL}-50$	$3t_{CLCL}+50$	ns
t_{AVWL}	Address to RD or WR Low	203		$4t_{CLCL}-75$		ns
t_{QVWX}	Data Valid to WR Transition	23		$t_{CLCL}-20$		ns
t_{QVWH}	Data Valid to WR High	433		$7t_{CLCL}-120$		ns
t_{WHQX}	Data Hold After WR	33		$t_{CLCL}-20$		ns
t_{RLAZ}	RD Low to Address Float		0		0	ns
t_{WHLH}	RD or WR High to ALE High	43	123	$t_{CLCL}-20$	$t_{CLCL}+25$	ns

External Program Memory Read Cycle




External Data Memory Read Cycle




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

External Data Memory Write Cycle



External Clock Drive Waveforms



External Clock Drive


Symbol	Parameter	Min	Max	Units
$1/t_{CLCL}$	Oscillator Frequency	0	24	MHz
t_{CLCL}	Clock Period	41.6		ns
t_{CHCX}	High Time	15		ns
t_{CLCX}	Low Time	15		ns
t_{CLCH}	Rise Time		20	ns
t_{CHCL}	Fall Time		20	ns

Serial Port Timing: Shift Register Mode Test Conditions

($V_{CC} = 5.0\text{ V} \pm 20\%$; Load Capacitance = 80 pF)

Symbol	Parameter	12 MHz Osc		Variable Oscillator		Units
		Min	Max	Min	Max	
t_{XLXL}	Serial Port Clock Cycle Time	1.0		$12t_{CLCL}$		μs
t_{QVXH}	Output Data Setup to Clock Rising Edge	700		$10t_{CLCL}-133$		ns
t_{XHGX}	Output Data Hold After Clock Rising Edge	50		$2t_{CLCL}-117$		ns
t_{XHDX}	Input Data Hold After Clock Rising Edge	0		0		ns
t_{XHDX}	Clock Rising Edge to Input Data Valid		700		$10t_{CLCL}-133$	ns

Shift Register Mode Timing Waveforms



AC Testing Input/Output Waveforms⁽¹⁾

Float Waveforms⁽¹⁾



Note: 1. AC Inputs during testing are driven at $V_{CC} - 0.5V$ for a logic 1 and $0.45V$ for a logic 0. Timing measurements are made at V_{IH} min. for a logic 1 and V_{IL} max. for a logic 0.

Note: 1. For timing purposes, a port pin is no longer floating when a 100 mV change from load voltage occurs. A port pin begins to float when 100 mV change from the loaded V_{OH}/V_{OL} level occurs.



Ordering Information

Speed (MHz)	Power Supply	Ordering Code	Package	Operation Range
12	5V ± 20%	AT89C51-12AC	44A	Commercial (0°C to 70°C)
		AT89C51-12JC	44J	
		AT89C51-12PC	40P6	
		AT89C51-12QC	44Q	
		AT89C51-12AI	44A	Industrial (-40°C to 85°C)
		AT89C51-12JI	44J	
		AT89C51-12PI	40P6	
		AT89C51-12QI	44Q	
		AT89C51-12AA	44A	Automotive (-40°C to 105°C)
		AT89C51-12JA	44J	
		AT89C51-12PA	40P6	
		AT89C51-12QA	44Q	
16	5V ± 20%	AT89C51-16AC	44A	Commercial (0°C to 70°C)
		AT89C51-16JC	44J	
		AT89C51-16PC	40P6	
		AT89C51-16QC	44Q	
		AT89C51-16AI	44A	Industrial (-40°C to 85°C)
		AT89C51-16JI	44J	
		AT89C51-16PI	40P6	
		AT89C51-16QI	44Q	
		AT89C51-16AA	44A	Automotive (-40°C to 105°C)
		AT89C51-16JA	44J	
		AT89C51-16PA	40P6	
		AT89C51-16QA	44Q	
20	5V ± 20%	AT89C51-20AC	44A	Commercial (0°C to 70°C)
		AT89C51-20JC	44J	
		AT89C51-20PC	40P6	
		AT89C51-20QC	44Q	
		AT89C51-20AI	44A	Industrial (-40°C to 85°C)
		AT89C51-20JI	44J	
		AT89C51-20PI	40P6	
		AT89C51-20QI	44Q	

Ordering Information

Speed (MHz)	Power Supply	Ordering Code	Package	Operation Range	
24	5V ± 20%	AT89C51-24AC	44A	Commercial (0°C to 70°C)	
		AT89C51-24JC	44J		
		AT89C51-24PC	44P6		
		AT89C51-24QC	44Q		
			AT89C51-24AI	44A	Industrial (-40°C to 85°C)
			AT89C51-24JI	44J	
			AT89C51-24PI	44P6	
			AT89C51-24QI	44Q	



Package Type	
44A	44 Lead, Thin Plastic Gull Wing Quad Flatpack (TQFP)
44J	44 Lead, Plastic J-Leaded Chip Carrier (PLCC)
40P6	40 Lead, 0.600" Wide, Plastic Dual Inline Package (PDIP)
44Q	44 Lead, Plastic Gull Wing Quad Flatpack (PQFP)




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

SN54HC32, SN74HC32 QUADRUPLE 2-INPUT POSITIVE-OR GATES


SCLS200D – DECEMBER 1982 – REVISED AUGUST 2003

- Wide Operating Voltage Range of 2 V to 6 V
- Outputs Can Drive Up To 10 LSTTL Loads
- Low Power Consumption, 20- μ A Max I_{CC}
- Typical $t_{pd} = 8$ ns
- ± 4 -mA Output Drive at 5 V
- Low Input Current of 1 μ A Max

SN54HC32 . . . J OR W PACKAGE
SN74HC32 . . . D, DB, N, NS, OR PW PACKAGE
(TOP VIEW)



SN54HC32 . . . FK PACKAGE
(TOP VIEW)



NC – No internal connection

description/ordering information

The 'HC32 devices contain four independent 2-input OR gates. They perform the Boolean function $Y = \overline{A} \cdot \overline{B}$ or $Y = A + B$ in positive logic.

ORDERING INFORMATION

TA	PACKAGE†		ORDERABLE PART NUMBER	TOP-SIDE MARKING
-40°C to 85°C	PDIP – N	Tube of 25	SN74HC32N	SN74HC32N
	SOIC – D	Tube of 50	SN74HC32D	HC32
		Reel of 2500	SN74HC32DR	
		Reel of 250	SN74HC32DT	
	SOP – NS	Reel of 2000	SN74HC32NSR	HC32
	SSOP – DB	Reel of 2000	SN74HC32DBR	HC32
	TSSOP – PW	Tube of 90	SN74HC32PW	HC32
Reel of 2000		SN74HC32PWR		
Reel of 250		SN74HC32PWT		
-55°C to 125°C	CDIP – J	Tube of 25	SNJ54HC32J	SNJ54HC32J
	CFP – W	Tube of 150	SNJ54HC32W	SNJ54HC32W
	LCCC – FK	Tube of 55	SNJ54HC32FK	SNJ54HC32FK

† Package drawings, standard packing quantities, thermal data, symbolization, and PCB design guidelines are available at www.ti.com/sc/package.



Please be aware that an important notice concerning availability, standard warranty, and use in critical applications of Texas Instruments semiconductor products and disclaimers thereto appears at the end of this data sheet.

PRODUCTION DATA information is current as of publication date. Products conform to specifications per the terms of Texas Instruments standard warranty. Production processing does not necessarily include testing of all parameters.

 **TEXAS
INSTRUMENTS**

POST OFFICE BOX 655303 • DALLAS, TEXAS 75265

Copyright © 2003, Texas Instruments Incorporated
On products compliant to MIL-PRF-38535, all parameters are tested unless otherwise noted. On all other products, production processing does not necessarily include testing of all parameters.

1

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

SN54HC32, SN74HC32 QUADRUPLE 2-INPUT POSITIVE-OR GATES

SCLS200D – DECEMBER 1982 – REVISED AUGUST 2003

FUNCTION TABLE
(each gate)

INPUTS		OUTPUT
A	B	Y
H	X	H
X	H	H
L	L	L

logic diagram (positive logic)



absolute maximum ratings over operating free-air temperature range (unless otherwise noted)†

Supply voltage range, V_{CC}	–0.5 V to 7 V
Input clamp current, I_{IK} ($V_I < 0$ or $V_I > V_{CC}$) (see Note 1)	±20 mA
Output clamp current, I_{OK} ($V_O < 0$ or $V_O > V_{CC}$) (see Note 1)	±20 mA
Continuous output current, I_O ($V_O = 0$ to V_{CC})	±25 mA
Continuous current through V_{CC} or GND	±50 mA
Package thermal impedance, θ_{JA} (see Note 2): D package	86°C/W
DB package	96°C/W
N package	80°C/W
NS package	76°C/W
PW package	113°C/W
Storage temperature range, T_{stg}	–65°C to 150°C

† Stresses beyond those listed under "absolute maximum ratings" may cause permanent damage to the device. These are stress ratings only, and functional operation of the device at these or any other conditions beyond those indicated under "recommended operating conditions" is not implied. Exposure to absolute-maximum-rated conditions for extended periods may affect device reliability.

- NOTES: 1. The input and output voltage ratings may be exceeded if the input and output current ratings are observed.
2. The package thermal impedance is calculated in accordance with JESD 51-7.

recommended operating conditions (see Note 3)

		SN54HC32			SN74HC32			UNIT
		MIN	NOM	MAX	MIN	NOM	MAX	
V_{CC}	Supply voltage	2	5	6	2	5	6	V
V_{IH}	High-level input voltage	$V_{CC} = 2$ V	1.5		1.5			V
		$V_{CC} = 4.5$ V	3.15		3.15			
		$V_{CC} = 6$ V	4.2		4.2			
V_{IL}	Low-level input voltage	$V_{CC} = 2$ V		0.5		0.5		V
		$V_{CC} = 4.5$ V		1.35		1.35		
		$V_{CC} = 6$ V		1.8		1.8		
V_I	input voltage	0		V_{CC}	0		V_{CC}	V
V_O	Output voltage	0		V_{CC}	0		V_{CC}	V
$\Delta t/\Delta v$	Input transition rise/fall time	$V_{CC} = 2$ V		1000		1000		ns
		$V_{CC} = 4.5$ V		500		500		
		$V_{CC} = 6$ V		400		400		
T_A	Operating free-air temperature	–55		125	–40		85	°C

NOTE 3: All unused inputs of the device must be held at V_{CC} or GND to ensure proper device operation. Refer to the TI application report, *Implications of Slow or Floating CMOS Inputs*, literature number SCBA004.



POST OFFICE BOX 655303 • DALLAS, TEXAS 75265

SN54HC32, SN74HC32 QUADRUPLE 2-INPUT POSITIVE-OR GATES

SCLS200D – DECEMBER 1982 – REVISED AUGUST 2003

electrical characteristics over recommended operating free-air temperature range (unless otherwise noted)

PARAMETER	TEST CONDITIONS		V _{CC}	T _A = 25°C			SN54HC32		SN74HC32		UNIT	
				MIN	TYP	MAX	MIN	MAX	MIN	MAX		
V _{OH}	V _I = V _{IH} or V _{IL}	I _{OH} = -20 μA	2 V	1.9	1.998		1.9		1.9	V		
			4.5 V	4.4	4.499		4.4		4.4			
			6 V	5.9	5.999		5.9		5.9			
		I _{OH} = -4 mA	4.5 V	3.98	4.3		3.7		3.84			
		I _{OH} = -5.2 mA	6 V	5.48	5.8		5.2		5.34			
V _{OL}	V _I = V _{IH} or V _{IL}	I _{OL} = 20 μA	2 V		0.002	0.1		0.1		V		
			4.5 V		0.001	0.1		0.1			0.1	
			6 V		0.001	0.1		0.1			0.1	
		I _{OL} = 4 mA	4.5 V		0.17	0.26		0.4			0.33	
		I _{OL} = 5.2 mA	6 V		0.15	0.26		0.4			0.33	
I _I	V _I = V _{CC} or 0		6 V		±0.1	±100		±1000		±1000	nA	
I _{CC}	V _I = V _{CC} or 0, I _O = 0		6 V					40		20	μA	
C _i			2 V to 6 V			3	10		10		10	pF

switching characteristics over recommended operating free-air temperature range, C_L = 50 pF (unless otherwise noted) (see Figure 1)

PARAMETER	FROM (INPUT)	TO (OUTPUT)	V _{CC}	T _A = 25°C			SN54HC32		SN74HC32		UNIT
				MIN	TYP	MAX	MIN	MAX	MIN	MAX	
t _{pd}	A or B	Y	2 V		50	100		150		125	ns
			4.5 V		10	20		30		25	
			6 V		8	17		25		21	
t _t		Y	2 V		38	75		110		95	ns
			4.5 V		8	15		22		19	
			6 V		6	13		19		16	

operating characteristics, T_A = 25°C

PARAMETER	TEST CONDITIONS	TYP	UNIT
C _{pd} Power dissipation capacitance per gate	No load	20	pF




POST OFFICE BOX 655303 • DALLAS, TEXAS 75285

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

SN54HC32, SN74HC32 QUADRUPLE 2-INPUT POSITIVE-OR GATES

SCLS200D – DECEMBER 1982 – REVISED AUGUST 2003

PARAMETER MEASUREMENT INFORMATION



- NOTES:
- C_L includes probe and test-fixture capacitance.
 - Phase relationships between waveforms were chosen arbitrarily. All input pulses are supplied by generators having the following characteristics: $PRR \leq 1 \text{ MHz}$, $Z_O = 50 \Omega$, $t_r = 6 \text{ ns}$, $t_f = 6 \text{ ns}$.
 - The outputs are measured one at a time with one input transition per measurement.
 - t_{PLH} and t_{PHL} are the same as t_{pd} .

Figure 1. Load Circuit and Voltage Waveforms

 **TEXAS
INSTRUMENTS**

POST OFFICE BOX 655303 • DALLAS, TEXAS 75265

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



+5V-Powered, Multichannel RS-232 Drivers/Receivers

MAX220-MAX249

General Description

The MAX220-MAX249 family of line drivers/receivers is intended for all EIA/TIA-232E and V.28/V.24 communications interfaces, particularly applications where $\pm 12V$ is not available.

These parts are especially useful in battery-powered systems, since their low-power shutdown mode reduces power dissipation to less than $5\mu W$. The MAX225, MAX233, MAX235, and MAX245/MAX246/MAX247 use no external components and are recommended for applications where printed circuit board space is critical.

Applications

- Portable Computers
- Low-Power Modems
- Interface Translation
- Battery-Powered RS-232 Systems
- Multidrop RS-232 Networks

Features

Superior to Bipolar

- ◆ Operate from Single +5V Power Supply (+5V and +12V—MAX231/MAX239)
- ◆ Low-Power Receive Mode in Shutdown (MAX223/MAX242)
- ◆ Meet All EIA/TIA-232E and V.28 Specifications
- ◆ Multiple Drivers and Receivers
- ◆ 3-State Driver and Receiver Outputs
- ◆ Open-Line Detection (MAX243)

Ordering Information

PART	TEMP RANGE	PIN-PACKAGE
MAX220CPE	0°C to +70°C	16 Plastic DIP
MAX220CSE	0°C to +70°C	16 Narrow SO
MAX220CWE	0°C to +70°C	16 Wide SO
MAX220C/D	0°C to +70°C	Dice*
MAX220EPE	-40°C to +85°C	16 Plastic DIP
MAX220ESE	-40°C to +85°C	16 Narrow SO
MAX220EWE	-40°C to +85°C	16 Wide SO
MAX220EJE	-40°C to +85°C	16 CERDIP
MAX220MJE	-55°C to +125°C	16 CERDIP

Ordering Information continued at end of data sheet.
*Contact factory for dice specifications.

Selection Table

Part Number	Power Supply (V)	No. of RS-232 Drivers/Rx	No. of Ext. Caps	Nominal Cap. Value (μF)	SHDN & Three-State	Rx Active in SHDN	Data Rate (kbps)	Features
MAX220	+5	2/2	4	0.1	No	—	120	Ultra-low-power, industry-standard pinout
MAX222	+5	2/2	4	0.1	Yes	—	200	Low-power shutdown
MAX223 (MAX213)	+5	4/5	4	1.0 (0.1)	Yes	✓	120	MAX241 and receivers active in shutdown
MAX225	+5	5/5	0	—	Yes	✓	120	Available in SO
MAX230 (MAX200)	+5	5/0	4	1.0 (0.1)	Yes	—	120	5 drivers with shutdown
MAX231 (MAX201)	+5 and +7.5 to +13.2	2/2	2	1.0 (0.1)	No	—	120	Standard +5/+12V or battery supplies; same functions as MAX232
MAX232 (MAX202)	+5	2/2	4	1.0 (0.1)	No	—	120 (64)	Industry standard
MAX232A	+5	2/2	4	0.1	No	—	200	Higher slew rate, small caps
MAX233 (MAX203)	+5	2/2	0	—	No	—	120	No external caps
MAX233A	+5	2/2	0	—	No	—	200	No external caps, high slew rate
MAX234 (MAX204)	+5	4/0	4	1.0 (0.1)	No	—	120	Replaces 1488
MAX235 (MAX205)	+5	5/5	0	—	Yes	—	120	No external caps
MAX236 (MAX206)	+5	4/3	4	1.0 (0.1)	Yes	—	120	Shutdown, three state
MAX237 (MAX207)	+5	5/3	4	1.0 (0.1)	No	—	120	Complements IBM PC serial port
MAX238 (MAX208)	+5	4/4	4	1.0 (0.1)	No	—	120	Replaces 1488 and 1489
MAX239 (MAX209)	+5 and +7.5 to +13.2	3/5	2	1.0 (0.1)	No	—	120	Standard +5/+12V or battery supplies; single-package solution for IBM PC serial port
MAX240	+5	5/5	4	1.0	Yes	—	120	DIP or flatpack package
MAX241 (MAX211)	+5	4/5	4	1.0 (0.1)	Yes	—	120	Complete IBM PC serial port
MAX242	+5	2/2	4	0.1	Yes	✓	200	Separate shutdown and enable
MAX243	+5	2/2	4	0.1	No	—	200	Open-line detection simplifies cabling
MAX244	+5	8/10	4	1.0	No	—	120	High slew rate
MAX245	+5	8/10	0	—	Yes	✓	120	High slew rate, int. caps, two shutdown modes
MAX246	+5	8/10	0	—	Yes	✓	120	High slew rate, int. caps, three shutdown modes
MAX247	+5	8/9	0	—	Yes	✓	120	High slew rate, int. caps, nine operating modes
MAX248	+5	8/8	4	1.0	Yes	✓	120	High slew rate, selective half-chip enables
MAX249	+5	6/10	4	1.0	Yes	✓	120	Available in quad flatpack package



Maxim Integrated Products 1

For pricing, delivery, and ordering information, please contact Maxim/Dallas Direct! at 1-888-629-4642, or visit Maxim's website at www.maxim-ic.com.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

+5V-Powered, Multichannel RS-232 Drivers/Receivers

ABSOLUTE MAXIMUM RATINGS—MAX220/222/232A/233A/242/243

Supply Voltage (V _{CC})	-0.3V to +6V	20-Pin Plastic DIP (derate 8.00mW/°C above +70°C) ...440mW	
Input Voltages		16-Pin Narrow SO (derate 8.70mW/°C above +70°C) ...696mW	
T _{IN}	-0.3V to (V _{CC} - 0.3V)	16-Pin Wide SO (derate 9.52mW/°C above +70°C) ...762mW	
R _{IN} (Except MAX220)	±30V	18-Pin Wide SO (derate 9.52mW/°C above +70°C) ...762mW	
R _{IN} (MAX220)	±25V	20-Pin Wide SO (derate 10.00mW/°C above +70°C) ...800mW	
T _{OUT} (Except MAX220) (Note 1)	±15V	20-Pin SSOP (derate 8.00mW/°C above +70°C) ...640mW	
T _{OUT} (MAX220)	±13.2V	16-Pin CERDIP (derate 10.00mW/°C above +70°C) ...800mW	
Output Voltages		18-Pin CERDIP (derate 10.53mW/°C above +70°C) ...842mW	
T _{OUT}	±15V	Operating Temperature Ranges	
R _{OUT}	-0.3V to (V _{CC} + 0.3V)	MAX2_AC_, MAX2_C_	0°C to +70°C
Driver/Receiver Output Short Circuited to GND	Continuous	MAX2_AE_, MAX2_E_	-40°C to +85°C
Continuous Power Dissipation (T _A = +70°C)		MAX2_AM_, MAX2_M_	-55°C to +125°C
16-Pin Plastic DIP (derate 10.53mW/°C above +70°C)	...842mW	Storage Temperature Range	-65°C to +160°C
18-Pin Plastic DIP (derate 11.11mW/°C above +70°C)	...889mW	Lead Temperature (soldering, 10s)	+300°C

Note 1: Input voltage measured with T_{OUT} in high-impedance state, $\overline{\text{SHDN}}$ or V_{CC} = 0V.

Note 2: For the MAX220, V₊ and V₋ can have a maximum magnitude of 7V, but their absolute difference cannot exceed 13V.

Stresses beyond those listed under "Absolute Maximum Ratings" may cause permanent damage to the device. These are stress ratings only, and functional operation of the device at these or any other conditions beyond those indicated in the operational sections of the specifications is not implied. Exposure to absolute maximum rating conditions for extended periods may affect device reliability.

ELECTRICAL CHARACTERISTICS—MAX220/222/232A/233A/242/243

(V_{CC} = +5V ±10%, C₁-C₄ = 0.1μF, MAX220, C₁ = 0.047μF, C₂-C₄ = 0.33μF, T_A = T_{MIN} to T_{MAX}, unless otherwise noted.)

PARAMETER	CONDITIONS		MIN	TYP	MAX	UNITS
RS-232 TRANSMITTERS						
Output Voltage Swing	All transmitter outputs loaded with 3kΩ to GND		±5	±8		V
Input Logic Threshold Low				1.4	0.8	V
Input Logic Threshold High	All devices except MAX220		2	1.4		V
	MAX220: V _{CC} = 5.0V		2.4			
Logic Pull-Up/Input Current	All except MAX220, normal operation			5	40	μA
	$\overline{\text{SHDN}}$ = 0V, MAX222/242, shutdown, MAX220			±0.01	±1	
Output Leakage Current	V _{CC} = 5.5V, $\overline{\text{SHDN}}$ = 0V, V _{OUT} = ±15V, MAX222/242			±0.01	±10	μA
	V _{CC} = $\overline{\text{SHDN}}$ = 0V, V _{OUT} = ±15V			±0.01	±10	
Data Rate				200	116	kbps
Transmitter Output Resistance	V _{CC} = V ₊ = V ₋ = 0V, V _{OUT} = ±2V		300	10M		Ω
Output Short-Circuit Current	V _{OUT} = 0V		±7	±22		mA
RS-232 RECEIVERS						
RS-232 Input Voltage Operating Range					±30	V
RS-232 Input Threshold Low	V _{CC} = 5V	All except MAX243 R _{2IN}	0.8	1.3		V
		MAX243 R _{2IN} (Note 2)	-3			
RS-232 Input Threshold High	V _{CC} = 5V	All except MAX243 R _{2IN}		1.8	2.4	V
		MAX243 R _{2IN} (Note 2)		-0.5	-0.1	
RS-232 Input Hysteresis	All except MAX243, V _{CC} = 5V, no hysteresis in shdn.		0.2	0.5	1	V
	MAX243			1		
RS-232 Input Resistance			3	5	7	kΩ
TTL/CMOS Output Voltage Low	I _{OUT} = 3.2mA			0.2	0.4	V
TTL/CMOS Output Voltage High	I _{OUT} = -1.0mA		3.5	V _{CC} - 0.2		V
TTL/CMOS Output Short-Circuit Current	Sourcing V _{OUT} = GND		-2	-10		mA
	Shrinking V _{OUT} = V _{CC}		10	30		

+5V-Powered, Multichannel RS-232 Drivers/Receivers

MAX220-MAX249

ELECTRICAL CHARACTERISTICS—MAX220/222/232A/233A/242/243 (continued)

(V_{CC} = +5V ±10%, C₁–C₄ = 0.1μF, MAX220, C₁ = 0.047μF, C₂–C₄ = 0.33μF, T_A = T_{MIN} to T_{MAX}, unless otherwise noted.)

PARAMETER	CONDITIONS		MIN	TYP	MAX	UNITS
TTL/CMOS Output Leakage Current	SHDN = V _{CC} or EN = V _{CC} (SHDN = 0V for MAX222), 0V ≤ V _{OUT} ≤ V _{CC}			±0.05	±10	μA
EN Input Threshold Low	MAX242			1.4	0.8	V
EN Input Threshold High	MAX242		2.0	1.4		V
Operating Supply Voltage			4.5		5.5	V
V _{CC} Supply Current (SHDN = V _{CC}), Figures 5, 6, 11, 19	No load	MAX220		0.5	2	mA
		MAX222/232A/233A/242/243		4	10	
	3kΩ load both inputs	MAX220		12		
		MAX222/232A/233A/242/243		15		
Shutdown Supply Current	MAX222/242	T _A = +25°C		0.1	10	μA
		T _A = 0°C to +70°C		2	50	
		T _A = -40°C to +85°C		2	50	
		T _A = -55°C to +125°C		35	100	
SHDN Input Leakage Current	MAX222/242				±1	μA
SHDN Threshold Low	MAX222/242			1.4	0.8	V
SHDN Threshold High	MAX222/242		2.0	1.4		V
Transition Slew Rate	C _L = 50pF to 2500pF, R _L = 3kΩ to 7kΩ, V _{CC} = 5V, T _A = +25°C, measured from +3V to -3V or -3V to +3V	MAX222/232A/233A/242/243	6	12	30	V/μs
		MAX220	1.5	3	30	
Transmitter Propagation Delay TLL to RS-232 (Normal Operation), Figure 1	t _{PHLT}	MAX222/232A/233A/242/243		1.3	3.5	μs
		MAX220		4	10	
	t _{PLHT}	MAX222/232A/233A/242/243		1.5	3.5	
		MAX220		5	10	
Receiver Propagation Delay RS-232 to TLL (Normal Operation), Figure 2	t _{PHLR}	MAX222/232A/233A/242/243		0.5	1	μs
		MAX220		0.6	3	
	t _{PLHR}	MAX222/232A/233A/242/243		0.6	1	
		MAX220		0.8	3	
Receiver Propagation Delay RS-232 to TLL (Shutdown), Figure 2	t _{PHLS}	MAX242		0.5	10	μs
	t _{PLHS}	MAX242		2.5	10	
Receiver-Output Enable Time, Figure 3	t _{ER}	MAX242		125	500	ns
Receiver-Output Disable Time, Figure 3	t _{DR}	MAX242		160	500	ns
Transmitter-Output Enable Time (SHDN Goes High), Figure 4	t _{ET}	MAX222/242, 0.1μF caps (includes charge-pump start-up)		250		μs
Transmitter-Output Disable Time (SHDN Goes Low), Figure 4	t _{DT}	MAX222/242, 0.1μF caps		600		ns
Transmitter + to - Propagation Delay Difference (Normal Operation)	t _{PHLT} - t _{PLHT}	MAX222/232A/233A/242/243		300		ns
		MAX220		2000		
Receiver + to - Propagation Delay Difference (Normal Operation)	t _{PHLR} - t _{PLHR}	MAX222/232A/233A/242/243		100		ns
		MAX220		225		

Note 3: MAX243 R_{2OUT} is guaranteed to be low when R_{2IN} is ≥ 0V or is floating.

MAXIM




3

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

+5V-Powered, Multichannel RS-232 Drivers/Receivers

Typical Operating Characteristics

MAX220/MAX222/MAX232A/MAX233A/MAX242/MAX243



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

+5V-Powered, Multichannel RS-232 Drivers/Receivers

MAX220-MAX249

ABSOLUTE MAXIMUM RATINGS—MAX223/MAX230-MAX241

V _{CC}	-0.3V to +6V	20-Pin Wide SO (derate 10.00mW/°C above +70°C).....	800mW
V ₊	(V _{CC} - 0.3V) to +14V	24-Pin Wide SO (derate 11.76mW/°C above +70°C).....	941mW
V ₋	+0.3V to -14V	28-Pin Wide SO (derate 12.50mW/°C above +70°C).....	1W
Input Voltages		44-Pin Plastic FP (derate 11.11mW/°C above +70°C).....	889mW
T _{IN}	-0.3V to (V _{CC} + 0.3V)	14-Pin CERDIP (derate 9.09mW/°C above +70°C).....	727mW
R _{IN}	±30V	16-Pin CERDIP (derate 10.00mW/°C above +70°C).....	800mW
Output Voltages		20-Pin CERDIP (derate 11.11mW/°C above +70°C).....	889mW
T _{OUT}	(V ₊ + 0.3V) to (V ₋ - 0.3V)	24-Pin Narrow CERDIP	
R _{OUT}	-0.3V to (V _{CC} + 0.3V)	(derate 12.50mW/°C above +70°C).....	1W
Short-Circuit Duration, T _{OUT}	Continuous	24-Pin Sidebrazed (derate 20.0mW/°C above +70°C).....	1.6W
Continuous Power Dissipation (T _A = +70°C)		28-Pin SSOP (derate 9.52mW/°C above +70°C).....	762mW
14-Pin Plastic DIP (derate 10.00mW/°C above +70°C).....		Operating Temperature Ranges	
16-Pin Plastic DIP (derate 10.53mW/°C above +70°C).....		MAX2 __ C	0°C to +70°C
20-Pin Plastic DIP (derate 11.11mW/°C above +70°C).....		MAX2 __ E	-40°C to +85°C
24-Pin Narrow Plastic DIP		MAX2 __ M	-55°C to +125°C
(derate 13.33mW/°C above +70°C).....		Storage Temperature Range	-65°C to +160°C
24-Pin Plastic DIP (derate 9.09mW/°C above +70°C).....		Lead Temperature (soldering, 10s).....	+300°C
16-Pin Wide SO (derate 9.52mW/°C above +70°C).....			

Stresses beyond those listed under "Absolute Maximum Ratings" may cause permanent damage to the device. These are stress ratings only, and functional operation of the device at these or any other conditions beyond those indicated in the operational sections of the specifications is not implied. Exposure to absolute maximum rating conditions for extended periods may affect device reliability.

ELECTRICAL CHARACTERISTICS—MAX223/MAX230-MAX241

(MAX223/230/232/234/236/237/238/240/241, V_{CC} = +5V ±10%; MAX233/MAX235, V_{CC} = 5V ±5%, C1-C4 = 1.0μF; MAX231/MAX239, V_{CC} = 5V ±10%; V₊ = 7.5V to 13.2V; T_A = T_{MIN} to T_{MAX}; unless otherwise noted.)

PARAMETER	CONDITIONS	MIN	TYP	MAX	UNITS
Output Voltage Swing	All transmitter outputs loaded with 3kΩ to ground	±5.0	±7.3		V
V _{CC} Power-Supply Current	No load, T _A = +25°C	MAX232/233	5	10	mA
		MAX223/230/234-238/240/241	7	15	
		MAX231/239	0.4	1	
V ₊ Power-Supply Current	T _A = +25°C	MAX231	1.8	5	mA
		MAX239	5	15	
Shutdown Supply Current	T _A = +25°C	MAX223	15	50	μA
		MAX230/235/236/240/241	1	10	
Input Logic Threshold Low	T _{IN} ; EN, SHDN (MAX233); EN, SHDN (MAX230/235-241)			0.8	V
Input Logic Threshold High	T _{IN}	2.0			V
	EN, SHDN (MAX223); EN, SHDN (MAX230/235/236/240/241)	2.4			
Logic Pull-Up Current	T _{IN} = 0V		1.5	200	μA
Receiver Input Voltage Operating Range		-30		30	V

+5V-Powered, Multichannel RS-232 Drivers/Receivers

ELECTRICAL CHARACTERISTICS—MAX223/MAX230—MAX241 (continued)

(MAX223/230/232/234/236/237/238/240/241, $V_{CC} = +5V \pm 10\%$; MAX233/MAX235, $V_{CC} = 5V \pm 5\%$, $C_1-C_4 = 1.0\mu F$; MAX231/MAX239, $V_{CC} = 5V \pm 10\%$; $V_+ = 7.5V$ to $13.2V$; $T_A = T_{MIN}$ to T_{MAX} ; unless otherwise noted.)

PARAMETER	CONDITIONS		MIN	TYP	MAX	UNITS
RS-232 Input Threshold Low	$T_A = +25^\circ C$, $V_{CC} = 5V$	Normal operation SHDN = 5V (MAX223) SHDN = 0V (MAX235/236/240/241)	0.8	1.2		V
		Shutdown (MAX223) SHDN = 0V, EN = 5V (R_{4IN} , R_{5IN})	0.6	1.5		
RS-232 Input Threshold High	$T_A = +25^\circ C$, $V_{CC} = 5V$	Normal operation SHDN = 5V (MAX223) SHDN = 0V (MAX235/236/240/241)		1.7	2.4	V
		Shutdown (MAX223) SHDN = 0V, EN = 5V (R_{4IN} , R_{5IN})		1.5	2.4	
RS-232 Input Hysteresis	$V_{CC} = 5V$, no hysteresis in shutdown		0.2	0.5	1.0	V
RS-232 Input Resistance	$T_A = +25^\circ C$, $V_{CC} = 5V$		3	5	7	$k\Omega$
TTL/CMOS Output Voltage Low	$I_{OUT} = 1.6mA$ (MAX231/232/233, $I_{OUT} = 3.2mA$)				0.4	V
TTL/CMOS Output Voltage High	$I_{OUT} = -1mA$		3.5	$V_{CC} - 0.4$		V
TTL/CMOS Output Leakage Current	$0V \leq R_{OUT} \leq V_{CC}$; EN = 0V (MAX223); EN = V_{CC} (MAX235-241)			0.05	± 10	μA
Receiver Output Enable Time	Normal operation	MAX223		600		ns
		MAX235/236/239/240/241		400		
Receiver Output Disable Time	Normal operation	MAX223		900		ns
		MAX235/236/239/240/241		250		
Propagation Delay	RS-232 IN to TTL/CMOS OUT, $C_L = 150pF$	Normal operation		0.5	10	μs
		SHDN = 0V (MAX223)	t_{PHLS}	4	40	
			t_{PLHS}	6	40	
Transition Region Slew Rate	MAX223/MAX230/MAX234-241, $T_A = +25^\circ C$, $V_{CC} = 5V$, $R_L = 3k\Omega$ to $7k\Omega$, $C_L = 50pF$ to $2500pF$, measured from $+3V$ to $-3V$ or $-3V$ to $+3V$		3	5.1	30	V/ μs
	MAX231/MAX232/MAX233, $T_A = +25^\circ C$, $V_{CC} = 5V$, $R_L = 3k\Omega$ to $7k\Omega$, $C_L = 50pF$ to $2500pF$, measured from $+3V$ to $-3V$ or $-3V$ to $+3V$			4	30	
Transmitter Output Resistance	$V_{CC} = V_+ = V_- = 0V$, $V_{OUT} = \pm 2V$		300			Ω
Transmitter Output Short-Circuit Current			± 10			mA


+5V-Powered, Multichannel RS-232 Drivers/Receivers

Typical Operating Characteristics


MAX220-MAX249

MAX223/MAX230-MAX241


TRANSMITTER OUTPUT VOLTAGE (V_{OH}) vs. V_{CC}




TRANSMITTER OUTPUT VOLTAGE (V_{OH}) vs. LOAD CAPACITANCE AT DIFFERENT DATA RATES




TRANSMITTER SLEW RATE vs. LOAD CAPACITANCE




TRANSMITTER OUTPUT VOLTAGE (V_{OL}) vs. V_{CC}




TRANSMITTER OUTPUT VOLTAGE (V_{OL}) vs. LOAD CAPACITANCE AT DIFFERENT DATA RATES



TRANSMITTER OUTPUT VOLTAGE (V_{+} , V_{-}) vs. LOAD CURRENT



V_{+} , V_{-} WHEN EXITING SHUTDOWN ($1\mu\text{F}$ CAPACITORS)



*SHUTDOWN POLARITY IS REVERSED FOR NON MAX241 PARTS

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

+5V-Powered, Multichannel RS-232 Drivers/Receivers

ABSOLUTE MAXIMUM RATINGS—MAX225/MAX244—MAX249

Supply Voltage (V _{CC})	-0.3V to +6V	Continuous Power Dissipation (T _A = +70°C)	
Input Voltages		28-Pin Wide SO (derate 12.50mW/°C above +70°C)	1W
T _{IN} , ENA, ENB, ENR, ENT, ENRA,		40-Pin Plastic DIP (derate 11.11mW/°C above +70°C)	611mW
ENRB, ENTA, ENTB	-0.3V to (V _{CC} + 0.3V)	44-Pin PLCC (derate 13.33mW/°C above +70°C)	1.07W
R _{IN}	±25V	Operating Temperature Ranges	
T _{OUT} (Note 3)	±15V	MAX225C_, MAX24_C_	0°C to +70°C
R _{OUT}	-0.3V to (V _{CC} + 0.3V)	MAX225E_, MAX24_E_	-40°C to +85°C
Short Circuit (one output at a time)		Storage Temperature Range	-65°C to +160°C
T _{OUT} to GND	Continuous	Lead Temperature (soldering, 10s)	+300°C
R _{OUT} to GND	Continuous		

Note 4: Input voltage measured with transmitter output in a high-impedance state, shutdown, or V_{CC} = 0V.

Stresses beyond those listed under "Absolute Maximum Ratings" may cause permanent damage to the device. These are stress ratings only, and functional operation of the device at these or any other conditions beyond those indicated in the operational sections of the specifications is not implied. Exposure to absolute maximum rating conditions for extended periods may affect device reliability.

ELECTRICAL CHARACTERISTICS—MAX225/MAX244—MAX249

(MAX225, V_{CC} = 5.0V ±5%; MAX244-MAX249, V_{CC} = +5.0V ±10%, external capacitors C1-C4 = 1μF; T_A = T_{MIN} to T_{MAX}; unless otherwise noted.)

PARAMETER	CONDITIONS	MIN	TYP	MAX	UNITS
RS-232 TRANSMITTERS					
Input Logic Threshold Low			1.4	0.8	V
Input Logic Threshold High		2	1.4		V
Logic Pull-Up/Input Current	Tables 1a-1d	Normal operation		10	50
		Shutdown		±0.01	±1
Data Rate	Tables 1a-1d, normal operation		120	64	kbps
Output Voltage Swing	All transmitter outputs loaded with 3kΩ to GND	±5	±7.5		V
Output Leakage Current (Shutdown)	Tables 1a-1d	ENA, ENB, ENT, ENTA, ENTB = V _{CC} , V _{OUT} = ±15V		±0.01	±25
		V _{CC} = 0V, V _{OUT} = ±15V		±0.01	±25
Transmitter Output Resistance	V _{CC} = V ₊ = V ₋ = 0V, V _{OUT} = ±2V (Note 4)	300	10M		Ω
Output Short-Circuit Current	V _{OUT} = 0V	±7	±30		mA
RS-232 RECEIVERS					
RS-232 Input Voltage Operating Range				±25	V
RS-232 Input Threshold Low	V _{CC} = 5V	0.8	1.3		V
RS-232 Input Threshold High	V _{CC} = 5V		1.8	2.4	V
RS-232 Input Hysteresis	V _{CC} = 5V	0.2	0.5	1.0	V
RS-232 Input Resistance		3	5	7	kΩ
TTL/CMOS Output Voltage Low	I _{OUT} = 3.2mA		0.2	0.4	V
TTL/CMOS Output Voltage High	I _{OUT} = -1.0mA	3.5	V _{CC} - 0.2		V
TTL/CMOS Output Short-Circuit Current	Sourcing V _{OUT} = GND	-2	-10		mA
	Shrinking V _{OUT} = V _{CC}	10	30		
TTL/CMOS Output Leakage Current	Normal operation, outputs disabled, Tables 1a-1d, 0V ≤ V _{OUT} ≤ V _{CC} , ENR _L = V _{CC}		±0.05	±0.10	μA

+5V-Powered, Multichannel RS-232 Drivers/Receivers

MAX220-MAX249

ELECTRICAL CHARACTERISTICS—MAX225/MAX244-MAX249 (continued)

(MAX225, $V_{CC} = 5.0V \pm 5\%$; MAX244-MAX249, $V_{CC} = +5.0V \pm 10\%$, external capacitors C1-C4 = 1 μ F; $T_A = T_{MIN}$ to T_{MAX} ; unless otherwise noted.)

PARAMETER	CONDITIONS		MIN	TYP	MAX	UNITS
POWER SUPPLY AND CONTROL LOGIC						
Operating Supply Voltage		MAX225	4.75		5.25	V
		MAX244-MAX249	4.5		5.5	
V_{CC} Supply Current (Normal Operation)	No load	MAX225		10	20	mA
		MAX244-MAX249		11	30	
	3k Ω loads on all outputs	MAX225		40		
		MAX244-MAX249		57		
Shutdown Supply Current	$T_A = +25^\circ\text{C}$			8	25	μ A
	$T_A = T_{MIN}$ to T_{MAX}				50	μ A
Control Input	Leakage current				± 1	μ A
	Threshold low			1.4	0.8	V
	Threshold high		2.4	1.4		
AC CHARACTERISTICS						
Transition Slew Rate	$C_L = 50\text{pF}$ to 2500pF , $R_L = 3\text{k}\Omega$ to $7\text{k}\Omega$, $V_{CC} = 5\text{V}$, $T_A = +25^\circ\text{C}$, measured from +3V to -3V or -3V to +3V		5	10	30	V/ μ s
Transmitter Propagation Delay TLL to RS-232 (Normal Operation), Figure 1	t_{PHLT}			1.3	3.5	μ s
	t_{PLHT}			1.5	3.5	
Receiver Propagation Delay TLL to RS-232 (Normal Operation), Figure 2	t_{PHLR}			0.6	1.5	μ s
	t_{PLHR}			0.6	1.5	
Receiver Propagation Delay TLL to RS-232 (Low-Power Mode), Figure 2	t_{PHLS}			0.6	10	μ s
	t_{PLHS}			3.0	10	
Transmitter + to - Propagation Delay Difference (Normal Operation)	$t_{PHLT} - t_{PLHT}$			350		ns
Receiver + to - Propagation Delay Difference (Normal Operation)	$t_{PHLR} - t_{PLHR}$			350		ns
Receiver-Output Enable Time, Figure 3	t_{ER}			100	500	ns
Receiver-Output Disable Time, Figure 3	t_{DR}			100	500	ns
Transmitter Enable Time	t_{ET}	MAX246-MAX249 (excludes charge-pump startup)		5		μ s
		MAX225/MAX245-MAX249 (includes charge-pump startup)		10		ms
Transmitter Disable Time, Figure 4	t_{DT}			100		ns




Note 5: The 300 Ω minimum specification complies with EIA/TIA-232E, but the actual resistance when in shutdown mode or $V_{CC} = 0\text{V}$ is 10M Ω as is implied by the leakage specification.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

+5V-Powered, Multichannel RS-232 Drivers/Receivers

Typical Operating Characteristics

MAX225/MAX244-MAX249



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

+5V-Powered, Multichannel RS-232 Drivers/Receivers

MAX220-MAX249




Figure 1. Transmitter Propagation-Delay Timing




Figure 2. Receiver Propagation-Delay Timing




Figure 3. Receiver-Output Enable and Disable Timing




Figure 4. Transmitter-Output Disable Timing

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

+5V-Powered, Multichannel RS-232 Drivers/Receivers

Table 1a. MAX245 Control Pin Configurations

ENT	ENR	OPERATION STATUS	TRANSMITTERS	RECEIVERS
0	0	Normal Operation	All Active	All Active
0	1	Normal Operation	All Active	All 3-State
1	0	Shutdown	All 3-State	All Low-Power Receive Mode
1	1	Shutdown	All 3-State	All 3-State

Table 1b. MAX245 Control Pin Configurations

ENT	ENR	OPERATION STATUS	TRANSMITTERS		RECEIVERS	
			TA1-TA4	TB1-TB4	RA1-RA5	RB1-RB5
0	0	Normal Operation	All Active	All Active	All Active	All Active
0	1	Normal Operation	All Active	All Active	RA1-RA4 3-State, RA5 Active	RB1-RB4 3-State, RB5 Active
1	0	Shutdown	All 3-State	All 3-State	All Low-Power Receive Mode	All Low-Power Receive Mode
1	1	Shutdown	All 3-State	All 3-State	RA1-RA4 3-State, RA5 Low-Power Receive Mode	RB1-RB4 3-State, RB5 Low-Power Receive Mode

Table 1c. MAX246 Control Pin Configurations

ENA	ENB	OPERATION STATUS	TRANSMITTERS		RECEIVERS	
			TA1-TA4	TB1-TB4	RA1-RA5	RB1-RB5
0	0	Normal Operation	All Active	All Active	All Active	All Active
0	1	Normal Operation	All Active	All 3-State	All Active	RB1-RB4 3-State, RB5 Active
1	0	Shutdown	All 3-State	All Active	RA1-RA4 3-State, RA5 Active	All Active
1	1	Shutdown	All 3-State	All 3-State	RA1-RA4 3-State, RA5 Low-Power Receive Mode	RB1-RB4 3-State, RA5 Low-Power Receive Mode

+5V-Powered, Multichannel RS-232 Drivers/Receivers

MAX220-MAX249

Table 1d. MAX247/MAX248/MAX249 Control Pin Configurations

ENTA	ENTB	ENRA	ENRB	OPERATION STATUS	TRANSMITTERS			RECEIVERS	
					MAX247	TA1-TA4	TB1-TB4	RA1-RA4	RB1-RB5
					MAX248	TA1-TA4	TB1-TB4	RA1-RA4	RB1-RB4
					MAX249	TA1-TA3	TB1-TB3	RA1-RA5	RB1-RB5
0	0	0	0	Normal Operation		All Active	All Active	All Active	All Active
0	0	0	1	Normal Operation		All Active	All Active	All Active	All 3-State, except RB5 stays active on MAX247
0	0	1	0	Normal Operation		All Active	All Active	All 3-State	All Active
0	0	1	1	Normal Operation		All Active	All Active	All 3-State	All 3-State, except RB5 stays active on MAX247
0	1	0	0	Normal Operation		All Active	All 3-State	All Active	All Active
0	1	0	1	Normal Operation		All Active	All 3-State	All Active	All 3-State, except RB5 stays active on MAX247
0	1	1	0	Normal Operation		All Active	All 3-State	All 3-State	All Active
0	1	1	1	Normal Operation		All Active	All 3-State	All 3-State	All 3-State, except RB5 stays active on MAX247
1	0	0	0	Normal Operation		All 3-State	All Active	All Active	All Active
1	0	0	1	Normal Operation		All 3-State	All Active	All Active	All 3-State, except RB5 stays active on MAX247
1	0	1	0	Normal Operation		All 3-State	All Active	All 3-State	All Active
1	0	1	1	Normal Operation		All 3-State	All Active	All 3-State	All 3-State, except RB5 stays active on MAX247
1	1	0	0	Shutdown		All 3-State	All 3-State	Low-Power Receive Mode	Low-Power Receive Mode
1	1	0	1	Shutdown		All 3-State	All 3-State	Low-Power Receive Mode	All 3-State, except RB5 stays active on MAX247
1	1	1	0	Shutdown		All 3-State	All 3-State	All 3-State	Low-Power Receive Mode
1	1	1	1	Shutdown		All 3-State	All 3-State	All 3-State	All 3-State, except RB5 stays active on MAX247

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

+5V-Powered, Multichannel RS-232 Drivers/Receivers

Detailed Description

The MAX220–MAX249 contain four sections: dual charge-pump DC-DC voltage converters, RS-232 drivers, RS-232 receivers, and receiver and transmitter enable control inputs.

Dual Charge-Pump Voltage Converter

The MAX220–MAX249 have two internal charge-pumps that convert +5V to $\pm 10V$ (unloaded) for RS-232 driver operation. The first converter uses capacitor C1 to double the +5V input to +10V on C3 at the V+ output. The second converter uses capacitor C2 to invert +10V to -10V on C4 at the V- output.

A small amount of power may be drawn from the +10V (V+) and -10V (V-) outputs to power external circuitry (see the *Typical Operating Characteristics* section), except on the MAX225 and MAX245–MAX247, where these pins are not available. V+ and V- are not regulated, so the output voltage drops with increasing load current. Do not load V+ and V- to a point that violates the minimum $\pm 5V$ EIA/TIA-232E driver output voltage when sourcing current from V+ and V- to external circuitry.

When using the shutdown feature in the MAX222, MAX225, MAX230, MAX235, MAX236, MAX240, MAX241, and MAX245–MAX249, avoid using V+ and V- to power external circuitry. When these parts are shut down, V- falls to 0V, and V+ falls to +5V. For applications where a +10V external supply is applied to the V+ pin (instead of using the internal charge pump to generate +10V), the C1 capacitor must not be installed and the SHDN pin must be tied to VCC. This is because V+ is internally connected to VCC in shutdown mode.

RS-232 Drivers

The typical driver output voltage swing is $\pm 8V$ when loaded with a nominal 5k Ω RS-232 receiver and VCC = +5V. Output swing is guaranteed to meet the EIA/TIA-232E and V.28 specification, which calls for $\pm 5V$ minimum driver output levels under worst-case conditions. These include a minimum 3k Ω load, VCC = +4.5V, and maximum operating temperature. Unloaded driver output voltage ranges from (V+ -1.3V) to (V- +0.5V).

Input thresholds are both TTL and CMOS compatible. The inputs of unused drivers can be left unconnected since 400k Ω input pull-up resistors to VCC are built in (except for the MAX220). The pull-up resistors force the outputs of unused drivers low because all drivers invert. The internal input pull-up resistors typically source 12 μA , except in shutdown mode where the pull-ups are disabled. Driver outputs turn off and enter a high-impedance state—where leakage current is typically microamperes (maximum 25 μA)—when in shutdown

mode, in three-state mode, or when device power is removed. Outputs can be driven to $\pm 15V$. The power-supply current typically drops to 8 μA in shutdown mode. The MAX220 does not have pull-up resistors to force the outputs of the unused drivers low. Connect unused inputs to GND or VCC.

The MAX239 has a receiver three-state control line, and the MAX223, MAX225, MAX235, MAX236, MAX240, and MAX241 have both a receiver three-state control line and a low-power shutdown control. Table 2 shows the effects of the shutdown control and receiver three-state control on the receiver outputs.

The receiver TTL/CMOS outputs are in a high-impedance, three-state mode whenever the three-state enable line is high (for the MAX225/MAX235/MAX236/MAX239–MAX241), and are also high-impedance whenever the shutdown control line is high.

When in low-power shutdown mode, the driver outputs are turned off and their leakage current is less than 1 μA with the driver output pulled to ground. The driver output leakage remains less than 1 μA , even if the transmitter output is backdriven between 0V and (VCC + 6V). Below -0.5V, the transmitter is diode clamped to ground with 1k Ω series impedance. The transmitter is also zener clamped to approximately VCC + 6V, with a series impedance of 1k Ω .

The driver output slew rate is limited to less than 30V/ μs as required by the EIA/TIA-232E and V.28 specifications. Typical slew rates are 24V/ μs unloaded and 10V/ μs loaded with 3 Ω and 2500pF.

RS-232 Receivers

EIA/TIA-232E and V.28 specifications define a voltage level greater than 3V as a logic 0, so all receivers invert. Input thresholds are set at 0.8V and 2.4V, so receivers respond to TTL level inputs as well as EIA/TIA-232E and V.28 levels.

The receiver inputs withstand an input overvoltage up to $\pm 25V$ and provide input terminating resistors with

Table 2. Three-State Control of Receivers

PART	SHDN	SHDN	EN	EN(R)	RECEIVERS
MAX223	—	Low High High	X Low High	—	High Impedance Active High Impedance
MAX225	—	—	—	Low High	High Impedance Active
MAX235 MAX236 MAX240	Low Low High	—	—	Low High X	High Impedance Active High Impedance

+5V-Powered, Multichannel RS-232 Drivers/Receivers

MAX220-MAX249

nominal 5k Ω values. The receivers implement Type 1 interpretation of the fault conditions of V.28 and EIA/TIA-232E.

The receiver input hysteresis is typically 0.5V with a guaranteed minimum of 0.2V. This produces clear output transitions with slow-moving input signals, even with moderate amounts of noise and ringing. The receiver propagation delay is typically 600ns and is independent of input swing direction.

Low-Power Receive Mode

The low-power receive-mode feature of the MAX223, MAX242, and MAX245-MAX249 puts the IC into shutdown mode but still allows it to receive information. This is important for applications where systems are periodically awakened to look for activity. Using low-power receive mode, the system can still receive a signal that will activate it on command and prepare it for communication at faster data rates. This operation conserves system power.

Negative Threshold—MAX243

The MAX243 is pin compatible with the MAX232A, differing only in that RS-232 cable fault protection is removed on one of the two receiver inputs. This means that control lines such as CTS and RTS can either be driven or left floating without interrupting communication. Different cables are not needed to interface with different pieces of equipment.

The input threshold of the receiver without cable fault protection is -0.8V rather than +1.4V. Its output goes positive only if the input is connected to a control line that is actively driven negative. If not driven, it defaults to the 0 or "OK to send" state. Normally, the MAX243's other receiver (+1.4V threshold) is used for the data line (TD or RD), while the negative threshold receiver is connected to the control line (DTR, DTS, CTS, RTS, etc.).

Other members of the RS-232 family implement the optional cable fault protection as specified by EIA/TIA-232E specifications. This means a receiver output goes high whenever its input is driven negative, left floating, or shorted to ground. The high output tells the serial communications IC to stop sending data. To avoid this, the control lines must either be driven or connected with jumpers to an appropriate positive voltage level.

Shutdown—MAX222-MAX242

On the MAX222, MAX235, MAX236, MAX240, and MAX241, all receivers are disabled during shutdown. On the MAX223 and MAX242, two receivers continue to operate in a reduced power mode when the chip is in shutdown. Under these conditions, the propagation delay increases to about 2.5 μ s for a high-to-low input transition. When in shutdown, the receiver acts as a CMOS inverter with no hysteresis. The MAX223 and MAX242 also have a receiver output enable input (\overline{EN} for the MAX242 and EN for the MAX223) that allows receiver output control independent of \overline{SHDN} (\overline{SHDN} for MAX241). With all other devices, \overline{SHDN} (\overline{SHDN} for MAX241) also disables the receiver outputs.

The MAX225 provides five transmitters and five receivers, while the MAX245 provides ten receivers and eight transmitters. Both devices have separate receiver and transmitter-enable controls. The charge pumps turn off and the devices shut down when a logic high is applied to the ENT input. In this state, the supply current drops to less than 25 μ A and the receivers continue to operate in a low-power receive mode. Driver outputs enter a high-impedance state (three-state mode). On the MAX225, all five receivers are controlled by the \overline{ENR} input. On the MAX245, eight of the receiver outputs are controlled by the \overline{ENR} input, while the remaining two receivers (RA5 and RB5) are always active. RA1-RA4 and RB1-RB4 are put in a three-state mode when \overline{ENR} is a logic high.

Receiver and Transmitter Enable Control Inputs

The MAX225 and MAX245-MAX249 feature transmitter and receiver enable controls.

The receivers have three modes of operation: full-speed receive (normal active), three-state (disabled), and low-power receive (enabled receivers continue to function at lower data rates). The receiver enable inputs control the full-speed receive and three-state modes. The transmitters have two modes of operation: full-speed transmit (normal active) and three-state (disabled). The transmitter enable inputs also control the shutdown mode. The device enters shutdown mode when all transmitters are disabled. Enabled receivers function in the low-power receive mode when in shutdown.

+5V-Powered, Multichannel RS-232 Drivers/Receivers

Tables 1a–1d define the control states. The MAX244 has no control pins and is not included in these tables.

The MAX246 has ten receivers and eight drivers with two control pins, each controlling one side of the device. A logic high at the A-side control input (\overline{ENA}) causes the four A-side receivers and drivers to go into a three-state mode. Similarly, the B-side control input (\overline{ENB}) causes the four B-side drivers and receivers to go into a three-state mode. As in the MAX245, one A-side and one B-side receiver (RA5 and RB5) remain active at all times. The entire device is put into shutdown mode when both the A and B sides are disabled ($\overline{ENA} = \overline{ENB} = +5V$).

The MAX247 provides nine receivers and eight drivers with four control pins. The \overline{ENRA} and \overline{ENRB} receiver enable inputs each control four receiver outputs. The \overline{ENTA} and \overline{ENTB} transmitter enable inputs each control four drivers. The ninth receiver (RB5) is always active. The device enters shutdown mode with a logic high on both \overline{ENTA} and \overline{ENTB} .

The MAX248 provides eight receivers and eight drivers with four control pins. The \overline{ENRA} and \overline{ENRB} receiver enable inputs each control four receiver outputs. The \overline{ENTA} and \overline{ENTB} transmitter enable inputs control four drivers each. This part does not have an always-active receiver. The device enters shutdown mode and transmitters go into a three-state mode with a logic high on both \overline{ENTA} and \overline{ENTB} .

The MAX249 provides ten receivers and six drivers with four control pins. The \overline{ENRA} and \overline{ENRB} receiver enable inputs each control five receiver outputs. The \overline{ENTA} and \overline{ENTB} transmitter enable inputs control three drivers each. There is no always-active receiver. The device enters shutdown mode and transmitters go into a three-state mode with a logic high on both \overline{ENTA} and \overline{ENTB} . In shutdown mode, active receivers operate in a low-power receive mode at data rates up to 20kbits/sec.

Applications Information

Figures 5 through 25 show pin configurations and typical operating circuits. In applications that are sensitive to power-supply noise, VCC should be decoupled to ground with a capacitor of the same value as C1 and C2 connected as close as possible to the device.

+5V-Powered, Multichannel RS-232 Drivers/Receivers

MAX220-MAX249




Figure 5. MAX220/MAX232/MAX232A Pin Configuration and Typical Operating Circuit




Figure 6. MAX222/MAX242 Pin Configurations and Typical Operating Circuit

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้