

สำนักหอสมุดกลาง พระจอมเกล้าลาดกระบัง

เครื่องควบคุมอุปกรณ์ทางโทรศัพท์



รฟ.

ศ 277ค

2535

เลขหมู่.....

เลขทะเบียน.....

วันเดือนปี.....

นางสาวศรีโสภา นิมวิจิตร

นายสยาม เจริญเสียง

612554522

โครงการพิเศษนี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรวิทยาศาสตรบัณฑิต

ภาควิชาฟิสิกส์ประยุกต์

คณะวิทยาศาสตร์

สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

ปีการศึกษา 2535

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

PHONE LINK CONTROLLER



A Special Project Submitted in Partial Fulfillment of the  
Requirement for the Degree of Bachelor of Science  
Department of Applied Physics  
Faculty of Science  
King Mongkut's Institute of Technology Ladkrabang  
1992

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

หัวข้อโครงการพิเศษ

เครื่องควบคุมอุปกรณ์ทางโทรศัพท์

โดย

นางสาวศรีโสภาท นิมวิจิตร

นายสยาม เจริญเสียง

ภาควิชา

ฟิสิกส์ประยุกต์

อาจารย์ที่ปรึกษา

ผศ.ดร. ปรีชา เทียนสมประสงค์

ภาควิชาฟิสิกส์ประยุกต์ คณะวิทยาศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง อนุมัติให้นำโครงการพิเศษฉบับนี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรวิทยาศาสตร์บัณฑิต

..... (ดร. เสน่ห์ เอกะวิภาต) ..... หัวหน้าภาควิชาฟิสิกส์ประยุกต์

คณะกรรมการโครงการพิเศษ

..... (ผศ. สุวรรณ คูสำราญ) ..... ประธานกรรมการ

..... (ผศ.ดร. ปรีชา เทียนสมประสงค์) ..... กรรมการ

..... (ผศ. เครือวัลย์ ศีตะจิตต์) ..... กรรมการ

ลิขสิทธิ์ของภาควิชาฟิสิกส์ประยุกต์ คณะวิทยาศาสตร์  
สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

หัวข้อโครงการพิเศษ

โดย

อาจารย์ที่ปรึกษา

ภาควิชา

ปีการศึกษา

เครื่องควบคุมอุปกรณ์ทางโทรศัพท์

นางสาวศรีโสภา นิ่มวิจิตร

นายสยาม เจริญเสียง

ผศ.ดร. ปรีชา เทียนสมประสงค์

ฟิลิกส์ประยุกต์

2534

### บทคัดย่อ

เครื่องควบคุมอุปกรณ์ทางโทรศัพท์เป็นอุปกรณ์ที่ใช้ควบคุมเวลาเปิด-ปิด อุปกรณ์ไฟฟ้าต่าง ๆ โดยอัตโนมัติ โดยประยุกต์ใช้เครือข่ายโทรศัพท์ในการติดต่อสั่งงาน และใช้สัญญาณดิจิทัลที่ได้จากการถอดรหัส DTMF ซึ่งเกิดขึ้นจากการกดปุ่มโทรศัพท์เป็นข้อมูลในการสั่งงานควบคุมเวลาเปิด-ปิดอุปกรณ์ไฟฟ้า โดยมีไมโครโปรเซสเซอร์เป็นส่วนประมวลผล มีค่าเวลาจากวงจรนาฬิกาเป็นฐานเวลาในการเปรียบเทียบเวลาเปิด-ปิดอุปกรณ์ มีวงจรโซลิตสเตทรีเลย์เป็นส่วนควบคุมการเปิด-ปิดอุปกรณ์ และมีวงจรแปลงสัญญาณดิจิทัลเป็นสัญญาณอนาลอกขนาด 8 บิตทำหน้าที่กำเนิดสัญญาณเสียงพูดและสัญญาณตอบรับ ทำให้ผู้สั่งงานสามารถทราบถึงสภาวะการทำงานได้ทุกขั้นตอน

<b>Special Project Title</b>	Phone Link Controller
<b>Name</b>	Miss Srisopa nimvijit Mr. Siam Charoanseang
<b>Special Project Advisor</b>	Dr. Preecha Teansomprasong
<b>Department</b>	Applied Physics
<b>Academic Year</b>	1991

### Abstract

Phone link controller is a device that automatically controls the on-off time of electrical appliances. It uses the existing telephone network and digital signal from DTMF decoder, DTMF signals are generated from the push - button telephone, as the data for controlling the on-off time of electrical appliances. It consists of a microprocessor that is central of process, time from real time clock circuit is the base time for on-off time comparison, solid state relay circuit is the unit for turning on and turning off electrical appliances, 8 bit digital to analog converter circuit generates voice signal and back-answer signal to user for every process-step information.

## กิตติกรรมประกาศ

โครงการพิเศษนี้สามารถเสร็จสมบูรณ์ได้ด้วยความช่วยเหลือจากบุคคลต่าง ๆ ดังนี้

คุณพ่อและคุณแม่	ที่ให้ความอุปการะในทุก ๆ ด้านจนสำเร็จการศึกษา
ดร. ปรีชา เทียนสมประสงค์	ที่ให้คำแนะนำต่าง ๆ ในการทำโครงการพิเศษนี้
อ. วิชิต ศิริโชติ	ที่คอยให้คำปรึกษาในรายละเอียดต่าง ๆ
คุณมยุรี ฐานานุกิตติ	และ
คุณพงศ์ศิริ อ่อนศรี	ที่เอื้อเฟื้อเครื่องพิมพ์
คุณสุรชัย สุขพาสน์เจริญ	และ
คุณอภิรักษ์ เข้มกลัดนาค	ที่ช่วยเหลือในด้านจัดทำเอกสาร
คุณเฉลิมเกียรติ เทพสำราญ	ที่คอยเป็นห่วงเป็นใย และให้คำแนะนำมาโดยตลอด
เพื่อน ๆ พี่ ๆ น้อง ๆ ทุกคน	ที่คอยให้กำลังใจและให้ความช่วยเหลือในทุก ๆ ด้าน
คณะกรรมการทุกท่าน	ที่ตรวจทานรายงานฉบับนี้
ภาควิชาฟิสิกส์ประยุกต์	ที่ให้ความอนุเคราะห์เครื่องมือและอุปกรณ์ต่าง ๆ

ขอขอบคุณบุคคลเหล่านี้อย่างจริงใจ

ศรียโสภา นิมวิจิตร  
สยาม เจริญเสียง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## สารบัญ

	หน้า
บทคัดย่อภาษาไทย .....	ก
บทคัดย่อภาษาอังกฤษ .....	ข
กิตติกรรมประกาศ .....	ค
สารบัญตาราง .....	ช
สารบัญรูป .....	ซ
บทที่ 1 บทนำ .....	1
บทที่ 2 ทฤษฎีและหลักการทํางาน .....	3
2.1 ระบบโทรศัพท .....	3
2.1.1 ส่วนประกอบของระบบโทรศัพท .....	3
2.1.2 สัญญาณพื้นฐานที่ใช้ในระบบโทรศัพท .....	4
2.1.3 ลักษณะทางไฟฟ้าของสัญญาณ .....	6
2.1.4 ระบบ DTMF .....	6
2.2 ระบบเครื่องควบคุมอุปกรณ์ทางโทรศัพท .....	9
2.2.1 วงจรถอดรหัสความถี่ DTMF .....	10
2.2.2 ไมโครโปรเซสเซอร์ .....	15
2.2.3 วงจรนาฬิกา .....	31
2.2.4 วงจรโซลิตสเตทรีเลย์ .....	39
2.2.5 วงจรแปลงสัญญาณดิจิทัลเป็นอนาลอก .....	42
2.2.6 จอแสดงผลแบบผลึกเหลว .....	45
บทที่ 3 หลักการทํางานของเครื่องควบคุมอุปกรณ์ทางโทรศัพท .....	47
3.1 ส่วนตรวจสอบสัญญาณกริ่ง และถอดรหัส DTMF .....	57
3.1.1 วงจรตรวจสอบสัญญาณกริ่ง .....	59
3.1.2 วงจรตัด-ต่อคู่สายโทรศัพท .....	61
3.1.3 วงจรถอดรหัส DTMF .....	62

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

	หน้า
3.2 ส่วนการทำงานของไมโครโปรเซสเซอร์ .....	64
3.2.1 ส่วนรับสัญญาณพัลส์จากวงจรตรวจสอบสัญญาณ กริ่งโทรศัพท์ .....	66
3.2.2 ส่วนส่งสัญญาณจากพอร์ทไปควบคุมรีเลย์ .....	67
3.2.3 ส่วนรับสัญญาณดิจิทัล 5 บิตจากวงจรถอดรหัสDTMF .....	68
3.2.4 ส่วนรับค่าเวลาจริงจากวงจรมานาฬิกา .....	69
3.2.5 ส่วนแปลงสัญญาณดิจิทัลเป็นสัญญาณเสียง ออกคู่สายโทรศัพท์ .....	70
3.2.6 ส่วนส่งสัญญาณควบคุมจอแสดงผล .....	72
3.2.7 ส่วนส่งสัญญาณควบคุมโซลิตสเตทรีเลย์ .....	73
3.3 ส่วนโปรแกรมควบคุมการทำงาน .....	74
3.3.1 โปรแกรมหลักในการทำงาน .....	75
3.3.1.1 โปรแกรมกำหนดค่าเริ่มต้นของการทำงาน .....	76
3.3.1.2 โปรแกรมแสดงเวลาที่แท้จริง .....	77
3.3.1.3 โปรแกรมตรวจสอบเวลาและเดือน ทุก ๆ 1 ชั่วโมง .....	78
3.3.1.4 โปรแกรมตรวจสอบเวลาเปิด-ปิดอุปกรณ์ .....	79
3.3.1.5 โปรแกรมตรวจสอบเวลา 00:01 น. เพื่อลบ เวลาเปิด-ปิดอุปกรณ์ .....	80
3.3.1.6 โปรแกรมควบคุมเวลาเปิด-ปิดอุปกรณ์ .....	81
3.3.2 โปรแกรมตอบสนองสัญญาณอินเทอร์รัพท์ .....	82
3.3.2.1 โปรแกรมตรวจสอบและนับจำนวนสัญญาณ กริ่งโทรศัพท์ .....	83
3.3.2.2 โปรแกรมตรวจสอบรหัสผ่านเพื่อเข้าสู่ ส่วนรับข้อมูล .....	84
3.3.2.3 โปรแกรมรับข้อมูลเพื่อการประมวลผล .....	85
3.3.2.4 โปรแกรมลบหน้าจอแสดงผล .....	86
3.3.3 โปรแกรมสนับสนุนการทำงาน .....	87
3.3.3.1 โปรแกรมตรวจสอบการกดปุ่มโทรศัพท์ .....	88
3.3.3.2 โปรแกรมแปลงรหัส BCD และ ASCII ให้เป็นไบนารี .....	89

เอกสารนี้เป็นเอกสารที่ควบคุมการเข้าถึง  
 3.3.3.2 โปรแกรมแปลงรหัส BCD และ ASCII ให้เป็นไบนารี .....

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

	หน้า
3.3.3.3 โปรแกรมกำเนิดเสียงพูดและเสียงดนตรี .....	90
3.3.3.4 โปรแกรมหน่วยเวลาการทำงาน .....	91
3.3.3.5 โปรแกรมควบคุมการทำงานของจอแสดงผล .....	92
3.4 ส่วนแหล่งจ่ายไฟตรง .....	93
บทที่ 4 ผลการทดลองและวิจารณ์ .....	94
บทที่ 5 สรุปผลการทดลองและแนวทางการพัฒนา .....	96
ภาคผนวก ก ความรู้ทั่วไปเกี่ยวกับไมโครโปรเซสเซอร์ Z84C11	
ภาคผนวก ข รายละเอียดการใช้งาน LCD MODULE	
ภาคผนวก ค โปรแกรมการทำงานของเครื่องควบคุมอุปกรณ์ทางโทรศัพท์	
ภาคผนวก ง DATA SHEET	
เอกสารอ้างอิง	
ประวัติผู้เขียน	

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## สารบัญตาราง

	หน้า
ตารางที่ 2.1 คุณสมบัติของสัญญาณต่าง ๆ ที่ใช้ในการแจ้งภาวะการใช้ โทรศัพท์ .....	4
ตารางที่ 2.2 ระดับสัญญาณระหว่างคู่สายโทรศัพท์ในช่วงการใช้งานต่าง ๆ	6
ตารางที่ 2.3 ค่าเลขฐานสองที่ได้จากการถอดรหัสความถี่ DTMF .....	10
ตารางที่ 2.4 รายละเอียดของข้อมูลเป็นดิจิทัลในแต่ละเคาน์เตอร์แอดเดรส	32
ตารางที่ 2.5 แอดเดรสฟังก์ชันต่าง ๆ .....	34



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## สารบัญรูป

			หน้า
รูปที่ 2.1	คุณสมบัติของสัญญาณต่าง ๆ ที่ใช้ในระบบโทรศัพท์	.....	5
รูปที่ 2.2	การจัดปุมและระบบสัญญาณ	.....	8
รูปที่ 2.3	โครงสร้างภายในของ MT8870	.....	11
รูปที่ 2.4	การต่อใช้งานเบืองต้นของ MT8870	.....	11
รูปที่ 2.5	วงจรตรวจสอบสัญญาณอย่างง่าย	.....	13
รูปที่ 2.6	การต่อวงจรภาคอินพุท	.....	13
รูปที่ 2.7	การต่อวงจรผลิตความถี่	.....	14
รูปที่ 2.8	โครงสร้างพื้นฐานของไมโครโปรเซสเซอร์	.....	15
รูปที่ 2.9	CP-Z84C11 Parallel I/O Controller	.....	17
รูปที่ 2.10	การเซตตำแหน่ง Jumper ในการกำหนดเบอร์ไอซี	.....	18
รูปที่ 2.11	ตำแหน่งการต่อพอร์ท	.....	18
รูปที่ 2.12	Port Direction Register	.....	19
รูปที่ 2.13	รายละเอียดขา Z80 Bus	.....	20
รูปที่ 2.14	บล็อกไดอะแกรมของ CTC	.....	21
รูปที่ 2.15	การต่อขาเข้ากับขาเรีเซตของ CPU	.....	22
รูปที่ 2.16	การเซต Watch Dog Timer Output	.....	22
รูปที่ 2.17	บล็อกไดอะแกรมของ Watch Dog Timer	.....	23
รูปที่ 2.18	การเซตพอร์ท RS232	.....	23
รูปที่ 2.19	การต่อพอร์ท Keyboard	.....	24
รูปที่ 2.20	การเซต LCD	.....	24
รูปที่ 2.21	การต่อ LCD	.....	25
รูปที่ 2.22	การต่อพอร์ท Printer	.....	26
รูปที่ 2.23	รายละเอียดขาไอซี	.....	29
รูปที่ 2.24	รายละเอียดขาคอนเนคเตอร์	.....	30
รูปที่ 2.25	บล็อกไดอะแกรมของ MM58167	.....	31
รูปที่ 2.26	การอินาเบิลสัญญาณอินเทอร์รัพท์ต่าง ๆ	.....	35
รูปที่ 2.27	วงจรภายในของบอร์ด RTC	.....	38
รูปที่ 2.28	ตัวรับแสงแบบต่าง ๆ ในโซลิตสเททรีเลย์	.....	39

เอกสารนี้เป็นเอกสารที่จัดทำขึ้นเพื่อใช้ในการเรียนการสอนเท่านั้น ไม่สามารถนำไปใช้ประโยชน์อื่น ๆ ได้  
 ไม่วารณใด ๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

	หน้า
รูปที่ 2.29	ตำแหน่งพอร์ตของแผ่นวงจรโซลิตสเตทรีเลย์ . . . . . 40
รูปที่ 2.30	วงจรภายในของแผ่นวงจรโซลิตสเตทรีเลย์ . . . . . 41
รูปที่ 2.31	บล็อกไดอะแกรมของ D/A . . . . . 42
รูปที่ 2.32	วงจร D/A แบบเวจรีซิสเตอร์แลดเดอร์ . . . . . 43
รูปที่ 2.33	วงจร D/A แบบ R-2R แลดเดอร์ . . . . . 44
รูปที่ 2.34	การต่อขาสัญญาณต่าง ๆ ของ HD44780 . . . . . 46
รูปที่ 3.1	ขั้นตอนการใช้งานเครื่องควบคุมอุปกรณ์ทางโทรศัพท์ . . . . . 49
รูปที่ 3.2	บล็อกไดอะแกรมของเครื่องควบคุมอุปกรณ์ทางโทรศัพท์ . . . . . 50
รูปที่ 3.3	แผนผังการทำงานของเครื่องควบคุมอุปกรณ์ทางโทรศัพท์ . . . 51
รูปที่ 3.4	วงจรส่วนตรวจสอบสัญญาณกริ่งโทรศัพท์และถอดรหัส DTMF .. 58
รูปที่ 3.5	วงจรตรวจสอบสัญญาณกริ่ง . . . . . 60
รูปที่ 3.6	วงจรตัด-ต่อคู่สายโทรศัพท์ . . . . . 61
รูปที่ 3.7	วงจรถอดรหัส DTMF . . . . . 63
รูปที่ 3.8	การเชื่อมต่อวงจรตรวจสอบสัญญาณกริ่งกับ ไมโครโปรเซสเซอร์ . . . . . 66
รูปที่ 3.9	การเชื่อมต่อวงจรถอดรหัส DTMF กับไมโครโปรเซสเซอร์ .. 68
รูปที่ 3.10	การเชื่อมต่อวงจรรนาฬิกากับไมโครโปรเซสเซอร์ . . . . . 69
รูปที่ 3.11	การเชื่อมต่อวงจรแปลงสัญญาณดิจิทัลเป็นอนาลอกกับ ไมโครโปรเซสเซอร์ . . . . . 71
รูปที่ 3.12	การเชื่อมต่อจอแสดงผลกับไมโครโปรเซสเซอร์ . . . . . 72
รูปที่ 3.13	การเชื่อมต่อแผ่นวงจรโซลิตสเตทรีเลย์กับ ไมโครโปรเซสเซอร์ . . . . . 73
รูปที่ 3.14	วงจรแหล่งจ่ายไฟตรง . . . . . 93

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## บทที่ 1

### บทนำ

ในปัจจุบัน ระบบโทรศัพท์นับว่าเป็นระบบการสื่อสารที่สำคัญ และมีเครือข่ายที่กว้างขวาง ดังนั้นนอกจากหน้าที่หลักในการติดต่อสื่อสารแล้ว เราจะเห็นได้ว่า ได้มีการประยุกต์ใช้งานระบบโทรศัพท์ในเรื่องต่าง ๆ กันอีกเช่น การส่งข้อมูลดิจิทัลผ่านทางโมเด็มมาตามคู่สายโทรศัพท์ งานควบคุมอุปกรณ์โดยการถอดรหัสสัญญาณกริ่งโทรศัพท์ เป็นต้น สำหรับโครงงานพิเศษนี้ก็เป็นการประยุกต์ใช้งานระบบโทรศัพท์ในการควบคุมเวลาเปิด-ปิดอุปกรณ์ไฟฟ้าโดยอาศัยเครือข่ายของระบบโทรศัพท์มาเป็นตัวกลางในการติดต่อสั่งงาน และการถอดรหัส DTMF จากโทรศัพท์ชนิดกดปุ่ม มาเป็นรหัสข้อมูลในการสั่งงาน โดยเครื่องควบคุมอุปกรณ์ทางโทรศัพท์นี้จะต่อพ่วงไว้กับคู่สายโทรศัพท์ปลายทางที่ต้องการสั่งงาน เมื่อเราติดต่อเรียกโทรศัพท์เครื่องนี้จากภายนอก เครื่องควบคุมอุปกรณ์ทางโทรศัพท์ก็จะตรวจสอบและนับสัญญาณกริ่งที่เข้ามา เมื่อจำนวนสัญญาณกริ่งครบตามกำหนดก็จะต่อคู่สายเข้าสู่ส่วนถอดรหัส DTMF โดยอัตโนมัติ เพื่อรับข้อมูลจากการกดปุ่มโทรศัพท์ของผู้สั่งงาน โดยมีการตรวจสอบรหัสผ่านจำนวน 6 ตัวก่อน เมื่อรหัสผ่านถูกต้อง ก็จะได้รับหมายเลข และเวลาเปิด-ปิดอุปกรณ์ที่ต้องการสั่งงาน โดยการรับและตรวจสอบข้อมูลนั้น จะใช้ไมโครโปรเซสเซอร์เป็นส่วนประมวลผล ซึ่งระหว่างการรับข้อมูลจะมีเสียงสัญญาณการป้อนข้อมูล และเสียงพูดบอกทุกขั้นตอนโดยอาศัยวงจรแปลงสัญญาณดิจิทัลเป็นสัญญาณอนาลอกขนาด 8 บิต ส่วนการเปรียบเทียบเวลาแท้จริงนั้นจะอาศัยข้อมูลจากวงจรรนาฬิกาเป็นฐานเวลา และใช้วงจรโซลิตัสเตทรีเลย์เป็นส่วนควบคุมการเปิด-ปิดอุปกรณ์ไฟฟ้า สำหรับเครื่องควบคุมอุปกรณ์ทางโทรศัพท์นี้สามารถควบคุมเวลาเปิด-ปิดอุปกรณ์ไฟฟ้าต่างๆได้ 8 ชั้นด้วยกัน โดยเราสามารถขยายความสามารถของเครื่องควบคุมอุปกรณ์ทางโทรศัพท์ได้อีกหลายวิธี เช่นเพิ่มจำนวนอุปกรณ์ได้ถึง 256 ชั้น ซึ่งเหมาะสำหรับงานควบคุมขนาดใหญ่ หรือเชื่อมต่อกับเครื่องควบคุมอุปกรณ์ผ่านทางสายไฟสลัป หรือผ่านทางคลื่นวิทยุเพื่อประหยัดสายไฟในการควบคุม หรือต่อกับเทปเพื่อใช้บันทึกข้อความต่าง ๆ เป็นต้น

วัตถุประสงค์ในการทำโครงการพิเศษคือ

- เพื่อศึกษาและประยุกต์ใช้งานการถอดรหัส DTMF จากระบบโทรศัพท์
- เพื่อศึกษาและประยุกต์ใช้ไมโครโปรเซสเซอร์ในงานควบคุม
- เพื่อศึกษาและประยุกต์ใช้งานวงจรรนาฬิกา วงจรแปลงสัญญาณดิจิทัล เป็นอนาลอก และวงจรโซลิตัสเตทรีเลย์
- เพื่อศึกษาและจัดทำเครื่องควบคุมอุปกรณ์ทางโทรศัพท์ ที่มีการตอบรับ การบ่อนข้อมูลเป็นสัญญาณเสียง และมีฐานเวลาที่ถูกต้อง

วิธีดำเนินการ

- เริ่มจากวางขอบเขตของเครื่องควบคุมอุปกรณ์ทางโทรศัพท์ก่อนว่าต้องการให้มีการทำงานในลักษณะใด มีลำดับขั้นตอนอย่างไร
  - เริ่มศึกษาและหาข้อมูลในส่วนต่าง ๆ ของการทำงาน โดยเริ่มจากระบบไมโครโปรเซสเซอร์ก่อนแล้วตามด้วยวงจรรนาฬิกา วงจรกำเนิดเสียงตอบรับ และวงจรควบคุมอุปกรณ์ไฟฟ้า ตามลำดับ
  - ทดสอบการทำงานในแต่ละส่วน เมื่อทำงานได้เรียบร้อยตามต้องการแล้วนำมาเชื่อมต่อกัน ทดสอบ และแก้ไขการทำงานทั้งหมด
  - ทดสอบกับระบบโทรศัพท์ บันทึกผลการทดลอง รวมทั้งปัญหา
  - นำปัญหามาวิเคราะห์ แก้ไขปรับปรุงในส่วนที่บกพร่อง
  - นำมาทดสอบจนการทำงานเป็นไปตามต้องการ
- ประโยชน์ที่ได้รับ
- ทำให้เข้าใจลำดับการทำงานและสัญญาณต่าง ๆ ของโทรศัพท์
  - สามารถประยุกต์ใช้งานการถอดรหัส DTMF จากโทรศัพท์ชนิดกดปุ่มได้
  - เรียนรู้ และสามารถประยุกต์ใช้ไมโครโปรเซสเซอร์ในงานควบคุมได้
  - เรียนรู้การเชื่อมต่อการทำงานระหว่างวงจรประเภทอนาลอกกับวงจรประเภทดิจิทัล
  - สามารถจัดทำเครื่องควบคุมอุปกรณ์ทางโทรศัพท์ที่มีความยืดหยุ่นในการใช้งานได้

การจัดทำโครงการพิเศษชิ้นนี้ เป็นการลำดับใช้ความรู้ที่ได้สะสมมาทั้งทางด้านฟิสิกส์ ในเรื่องของคลื่นสัญญาณต่าง ๆ และการประยุกต์ใช้ฟิสิกส์ในส่วนวงจรไฟฟ้า วงจรดิจิทัล ตลอดจนขั้นตอนการทางวิทยาศาสตร์ในการแก้ไขปัญหาอย่างมีเหตุผล ดังนั้น นอกจากตัวชิ้นงานที่สำเร็จออกมาแล้ว สิ่งสำคัญที่ได้จากการทำงานก็คือ การคิดและทำอย่างมีขั้นตอนและเหตุผล

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## บทที่ 2

### ทฤษฎีและหลักการทำงาน

#### 2.1 ระบบโทรศัพท์

##### 2.1.1 ส่วนประกอบของระบบโทรศัพท์

โทรศัพท์ คือ เครื่องมือสื่อสารเชื่อมโยงนำเสียงพูดระหว่างผู้ใช้ที่อยู่ ณ สถานที่แห่งหนึ่ง กับบุคคลที่ต้องการติดต่อด้วย ณ สถานที่อีกแห่งหนึ่ง ให้สามารถพูดจาติดต่อกันได้ เหมือนบุคคลทั้งสองนั่งสนทนาอยู่ด้วยกัน

ระบบโทรศัพท์มีส่วนประกอบที่สำคัญ 3 ส่วนด้วยกันคือ

##### 1. เครื่องรับโทรศัพท์

เครื่องรับโทรศัพท์เป็นอุปกรณ์ที่ผู้ใช้จะใช้ในการติดต่อระหว่างกัน ประกอบด้วย เครื่องส่ง (transmitter) เครื่องรับ (resiever) กระดิ่ง (ringer) สวิตช์ (hook switch) หน้าปัดสำหรับหมุนหรือกดหมายเลข

เครื่องส่งและเครื่องรับรวมกันเรียกว่า hand set

##### 2. สายโทรศัพท์

เครื่องรับโทรศัพท์แต่ละเครื่อง จะมีสายโทรศัพท์ 1 คู่ เพื่อเชื่อมโยง และเป็นสื่อสัญญาณต่าง ๆ จากชุมสายมายังตัวเครื่องรับโทรศัพท์ ในขณะที่เดียวกัน ก็ทำหน้าที่ เป็นสื่อในการส่งสัญญาณไฟฟ้าที่แปลงมาจากสัญญาณเสียงระหว่างเครื่องรับโทรศัพท์

สายโทรศัพท์ที่ต่อเชื่อมโยงระหว่างชุมสายเพื่อให้บริการระหว่างชุมสายเรียกว่า ทังก์ (trunk)

##### 3. ชุมสายโทรศัพท์

ชุมสายโทรศัพท์ เป็นสถานที่ที่รวมคู่สายของเครื่องรับโทรศัพท์แต่ละเครื่องในละแวกใกล้เคียงกัน และทำหน้าที่ เชื่อมคู่สายให้กับผู้ใช้โทรศัพท์ พร้อมกับส่งสัญญาณแจ้งภาวะการใช้ต่าง ๆ ให้ผู้ใช้ทราบ

ชุมสายโทรศัพท์ระบบเก่าจะเป็นระบบใช้พนักงานต่อ (manual telephone) ซึ่งในปัจจุบันได้รับการพัฒนามาเป็นระบบอัตโนมัติ (automatic telephone)

### 2.1.2 สัญญาณพื้นฐานที่ใช้ในระบบโทรศัพท์

สัญญาณพื้นฐานที่ใช้ในระบบโทรศัพท์ คือ สัญญาณที่แจ้งภาวะการใช้โทรศัพท์ ซึ่งแบ่งออกเป็น 4 ประเภท คือ

1. สัญญาณพร้อมให้หมอน (dial tone) เป็นสัญญาณที่ทางชุมสายใช้แจ้งไปยังผู้เรียกใช้โทรศัพท์ว่า อุปกรณ์ต่าง ๆ ภายในชุมสายพร้อมที่จะทำการต่อโทรศัพท์ให้แก่ผู้ใช้โทรศัพท์

2. สัญญาณเรียกกลับ (ringback tone) เป็นสัญญาณที่บอกให้ผู้เรียกทราบว่า ทางสายของผู้ถูกเรียกว่าง และกำลังเรียกอยู่


3. สัญญาณกริ่ง (ringing tone) เป็นสัญญาณที่ชุมสายส่งไปยังเครื่องผู้รับ บอกให้รู้ว่ามีการติดต่อมา

4. สัญญาณแจ้งว่าสายไม่ว่าง (busy tone) เป็นสัญญาณที่บอกให้ผู้เรียกทราบว่ายังไม่สามารถติดต่อกับเครื่องรับโทรศัพท์เลขหมายนั้นในเวลานั้นได้

คุณสมบัติของสัญญาณต่าง ๆ เหล่านี้ มีแสดงในตารางที่ 2.1 และรูปที่ 2.1

ตารางที่ 2.1 คุณสมบัติของสัญญาณต่าง ๆ ที่ใช้ในการแจ้งภาวะการใช้โทรศัพท์

ชนิดของสัญญาณ	การส่งสัญญาณ	ความถี่ (เฮิรตซ์)
สัญญาณพร้อมให้หมอน	ต่อเนื่องไม่ขาดหาย	480
สัญญาณเรียกกลับ	1 วินาที ขาดหาย 4 วินาที	25
สัญญาณกริ่ง	1 วินาที ขาดหาย 4 วินาที	440 มลล.เลขกับ 480
สัญญาณแจ้งว่าสายไม่ว่าง	- ขาดหาย 30 ครั้งต่อนาที เมื่อสายในชุมสายไม่ว่าง - ขาดหาย 60 ครั้งต่อนาที เมื่อเครื่องรับโทรศัพท์ที่ ต้องการติดต่อถูกให้อยู่ - ขาดหาย 120 ครั้งต่อนาที เมื่อกริ่งไม่ว่าง	480 มลล.เลขกับ 620



รูปที่ 2.1 คุณสมบัติของสัญญาณต่าง ๆ ที่ใช้ในระบบโทรศัพท์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งาน-5-การศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### 2.1.3 ลักษณะทางไฟฟ้าของสัญญาณ

สัญญาณระหว่างคู่สายโทรศัพท์ที่มีทั้งสัญญาณไฟกระแสตรง (DC) และสัญญาณไฟกระแสสลับ (AC) ซึ่งระดับสัญญาณระหว่างคู่สายโทรศัพท์จะแตกต่างกันไปดังที่แสดงไว้ในตารางที่ 2.2 และรูปที่ 2.1

ตารางที่ 2.2 ระดับสัญญาณระหว่างคู่สายโทรศัพท์ในช่วงการใช้งานต่าง ๆ

ช่วงเวลาการใช้งาน	ระดับสัญญาณไฟกระแสตรง	ระดับสัญญาณไฟกระแสสลับ
ไม่ได้ใช้งาน ไม่ได้ยกหูฟังขึ้น	48 โวลต์	-
ยกหูฟังขึ้น มีสัญญาณหมอน	10 โวลต์	600 มิลลิโวลต์
กดหมายเลข	10 โวลต์	ไม่เกิน 0.5 โวลต์
มีสัญญาณแจ้งว่าสายไม่ว่าง	10 โวลต์	400 มิลลิโวลต์
มีสัญญาณเรียกกลับ	10 โวลต์	400 มิลลิโวลต์
มีสัญญาณกริ่ง (สำหรับเครื่องผู้รับ)	48 โวลต์	100 โวลต์
มีการพูดระหว่างสาย	10 โวลต์	ไม่เกิน 1 โวลต์ (สัญญาณเสียง)

### 2.1.4 ระบบ DTMF

ในยุคแรกเริ่มของการใช้โทรศัพท์ เครื่องรับโทรศัพท์ที่ใช้จะเป็นแบบหน้าปัทม์หมุน ซึ่งการหมุนหมายเลขจะทำให้เกิดพัลส์ (pulse) ของกระแส ในจำนวนเท่ากับหมายเลขที่หมุน และพัลส์ที่เกิดขึ้นจะถูกส่งไปยังชุมสายด้วยความเร็ว 10 พัลส์ต่อวินาที (pulse per second, pps) หรือ 20 พัลส์ต่อวินาที

เนื่องจากโทรศัพท์ที่ใช้ระบบหน้าปัทม์หมุนสำหรับการติดต่อผ่านชุมสายไม่ค่อยจะอำนวยความสะดวกให้กับผู้ใช้โทรศัพท์เท่าใดนัก เพราะเป็นระบบเชิงกล ทำงานค่อนข้างช้า ดังนั้น จึงได้มีการคิดสร้างโทรศัพท์ชนิดกดปุ่มขึ้น ระบบโทรศัพท์ชนิดกดปุ่มนี้เรียกว่า ระบบ DTMF (Dual Tone Multifrequency) เนื่องมาจากการกดปุ่มหมายเลขแต่ละปุ่มบนหน้าปัทม์เครื่องรับโทรศัพท์นั้น ทำให้เกิดสัญญาณที่ประกอบขึ้นจากความถี่ 2 ความถี่ ส่งออกไปตามสายโทรศัพท์ไปยังชุมสาย เพื่อบอกให้ชุมสายรู้ว่า ผู้ใช้โทรศัพท์ต้องการติดต่อกับโทรศัพท์เครื่องใด แทนการส่งพัลส์ของกระแสจากการหมุนหน้าปัทม์ของเครื่องรับโทรศัพท์หน้าปัทม์หมุน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ข้อดีของการใช้โทรศัพท์แบบกดปุ่ม

- ลดเวลาในการเรียกเลขหมายลง
- การเรียกเลขหมายทำได้ง่ายขึ้น
- สามารถใช้วงจรถางโซลิตสเตทอิเลคทรอนิกส์แทนอุปกรณ์เชิงกล
- มีความผิดพลาดในการส่งหมายเลขน้อย
- ใช้สัญญาณระดับความถี่เสียง ซึ่งสามารถส่งระหว่างสถานีได้และ

สามารถนำไปใช้งานได้หลายอย่าง

- สามารถที่จะเพิ่มปุ่มได้อีก 4 ปุ่มในคอลัมน์ที่ 4 เพื่อการใช้งานอย่างอื่น

สิ่งที่สำคัญที่สุดสำหรับโทรศัพท์แบบกดปุ่ม คือ ระบบ DTMF

#### ระบบ DTMF


ระบบ DTMF นี้จะมีความถี่มาตรฐานในย่านความถี่เสียงที่แตกต่างกัน 8 ความถี่ โดยจะแบ่งความถี่เหล่านี้ออกเป็น 2 กลุ่มคือ กลุ่มความถี่ต่ำ 4 ความถี่ และกลุ่มความถี่สูง 4 ความถี่ และสัญญาณ DTMF นี้จะมาจากการรวมสัญญาณความถี่จากกลุ่มความถี่ต่ำ 1 ความถี่ และสัญญาณความถี่จากกลุ่มความถี่สูงอีก 1 ความถี่ ดังนั้น สัญญาณ DTMF จึงมีได้ทั้งหมด 16 สัญญาณ (4 ความถี่ต่ำ x 4 ความถี่สูง)

การเลือกความถี่มาตรฐานของระบบ DTMF นี้ ผู้ออกแบบระบบได้ใช้ความพยายามอย่างมากในการเลือกความถี่ที่จะใช้ เนื่องจากต้องระวังไม่ให้สัญญาณเสียงต่าง ๆ ที่เกิดขึ้นในสายโทรศัพท์ เช่น สัญญาณแจ้งภาวะการใช้ต่าง ๆ สัญญาณรบกวนภายในสายโทรศัพท์ มีความถี่อยู่ในช่วงความถี่ DTMF และยังต้องระวังความถี่ที่อาจเกิดขึ้นจากการรวมตัวกันแบบฮาร์โมนิกของค่าความถี่ใดความถี่หนึ่งของความถี่ DTMF และในที่สุด ก็ได้ความถี่มาตรฐานทั้งแปด ดังนี้

- ความถี่มาตรฐานในกลุ่มความถี่ต่ำ 4 ความถี่ คือ 697, 770, 852 และ 941 เฮิรท์ซ
- ความถี่มาตรฐานในกลุ่มความถี่สูง 4 ความถี่ คือ 1209, 1336, 1477 และ 1633 เฮิรท์ซ

ระบบ DTMF นี้เรียกอีกอย่างหนึ่งว่า ระบบ 4 x 4 เนื่องจากการใช้แป้นกดขนาด 4 x 4 ในการสร้างสัญญาณ DTMF และได้กำหนดปุ่มแต่ละปุ่ม

เหล่านั้นไว้ด้วยตัวเลข 0 - 9, \* (star หรือ asterisk), # (pound หรือ octophorpe), A, B, C และ D ซึ่งในการกดปุ่มหนึ่งจะให้สัญญาณความถี่คู่หนึ่งออกมา ดังแสดงไว้ในรูปที่ 2.2



รูปที่ 2.2 การจัดปุ่มและระบบสัญญาณ

ในการใช้งานทั่วไป จะใช้เฉพาะปุ่มตัวเลข 0 - 9 เท่านั้น ส่วนปุ่ม \*, #, A, B, C และ D สามารถนำไปใช้งานอื่น ๆ ได้

โทรศัพท์ที่ใช้ระบบ DTMF ผู้ใช้สามารถฟังเสียงสัญญาณ DTMF ได้ โดยการรอกหูโทรศัพท์ขึ้นฟัง แล้วกดปุ่มใดปุ่มหนึ่งบนหน้าปัทม์ ตัวอย่างเช่น การกดปุ่มหมายเลข 8 จะเกิดสัญญาณความถี่ 852 เฮิรท์ซ และ 1336 เฮิรท์ซ ขึ้นพร้อมกัน สัญญาณจะถูกส่งผ่านคู่สายไปยังชุมสาย และถูกถอดรหัสโดยตัวรับ DTMF ที่ชุมสายโทรศัพท์

ชุมสายโทรศัพท์จะประกอบด้วยอุปกรณ์ควบคุมที่กำหนดหน้าที่ในการจัดการติดต่อโทรศัพท์ภายในท้องถิ่น ในบริเวณหนึ่งภายในพื้นที่หนึ่ง ๆ ซึ่งถูกกำหนดด้วยตัวเลข 3 ตัวแรกของเลขหมาย และหลังจากที่ชุมสายทำการเชื่อมคู่สายระหว่างผู้เรียกและผู้ถูกเรียกเรียบร้อยแล้ว ตัวรับสัญญาณ DTMF ของชุมสายจะหยุดทำงาน ในการกดปุ่มบนหน้าปัทม์โทรศัพท์ครั้งต่อไป จะเป็นการติดต่อกันโดยตรงระหว่างผู้เรียกและผู้ถูกเรียก

## 2.2 ระบบเครื่องควบคุมอุปกรณ์ทางโทรศัพท์

ในปัจจุบัน การสื่อสารระบบโทรศัพท์นั้นเป็นที่นิยมมาก เนื่องจากอำนวยความสะดวกให้กับผู้ใช้บริการอย่างมาก และมีเครือข่ายที่กว้างขวาง

เครื่องควบคุมอุปกรณ์ทางโทรศัพท์ ก็ได้อาศัยระบบการสื่อสารของโทรศัพท์ และการถอดรหัสความถี่ DTMF จากโทรศัพท์ มาประยุกต์ใช้ควบคุมเวลาเปิด-ปิด อุปกรณ์ไฟฟ้าในบ้านหรือในสำนักงาน โดยใช้ไมโครโปรเซสเซอร์เป็นตัวประมวลผล ใช้วงจรรนาฬิกาเป็นฐานเวลา ใช้วงจรโซลิตสเตทรีเลสในการควบคุมการเปิด-ปิดอุปกรณ์ ใช้วงจรแปลงสัญญาณดิจิทัลเป็นอนาลอกขนาด 8 บิตสำหรับส่งสัญญาณเสียงพูดและสัญญาณการทำงาน และใช้จอแสดงผลแบบผลึกเหลวเป็นจอแสดงลำดับขั้นการทำงานต่าง ๆ ซึ่งจะอธิบายหลักการทำงานขั้นพื้นฐานของแต่ละส่วนดังนี้

- 2.2.1 วงจรถอดรหัสความถี่ DTMF
- 2.2.2 ไมโครโปรเซสเซอร์
- 2.2.3 วงจรรนาฬิกา
- 2.2.4 วงจรโซลิตสเตทรีเลส
- 2.2.5 วงจรแปลงสัญญาณดิจิทัลเป็นอนาลอก
- 2.2.6 จอแสดงผลแบบผลึกเหลว

### 2.2.1 วงจรถอดรหัสความถี่ DTMF

การถอดรหัสความถี่ DTMF คือ การแปลงสัญญาณความถี่คู่ที่เกิดขึ้นจากการกดปุ่มบนหน้าปัทม์โทรศัพท์ ให้เป็นระบบตัวเลขทางดิจิทัล หรือเลขฐานสองขนาด 4 บิต ซึ่งค่าเลขฐานสองที่ได้จากการถอดรหัส แสดงไว้ในตารางที่ 2.3


ตารางที่ 2.3 ค่าเลขฐานสองที่ได้จากการถอดรหัสความถี่ DTMF

ความถี่ต่ำ	ความถี่สูง	หมายเลข	$Q_4$	$Q_3$	$Q_2$	$Q_1$
697	1209	1	0	0	0	1
697	1336	2	0	0	1	0
697	1477	3	0	0	1	1
770	1209	4	0	1	0	0
770	1336	5	0	1	0	1
770	1477	6	0	1	1	0
852	1209	7	0	1	1	1
852	1336	8	1	0	0	0
852	1477	9	1	0	0	1
941	1209	0	1	0	1	0
941	1336	*	1	0	1	1
941	1477	#	1	1	0	0
697	1633	A	1	1	0	1
770	1633	B	1	1	1	0
852	1633	C	1	1	1	1
941	1633	D	0	0	0	0


การถอดรหัสความถี่ DTMF ในยุคก่อนจะใช้ไอซีจำพวกเฟสล็อกคูปซึ่งก่อปัญหามากมายเนื่องจากทำให้ความถี่เปลี่ยนไป ตัววงจรมีขนาดใหญ่เพราะใช้ไอซีจำนวนมาก ซึ่งในปัจจุบันนี้ การถอดรหัสความถี่ DTMF สามารถทำได้สะดวกโดยใช้ไอซี MT8870 ซึ่งเป็นไอซีถอดรหัสความถี่ DTMF โดยตรง

## โครงสร้างภายในของ MT8870

โครงสร้างภายในของ MT8870 ประกอบด้วยวงจรกรองความถี่และ วงจรถอดรหัสฟังก์ชันทางดิจิทัล ในส่วนของวงจรกรองความถี่ ใช้เทคนิคของ สวิทช์คาปาซิเตอร์ฟิลเตอร์ สำหรับกรองความถี่สูงและต่ำ ส่วนวงจรถอดรหัสใช้ เทคนิคการนับทางดิจิทัลเพื่อตรวจจับและถอดรหัสทั้ง 16 ความถี่ ออกเป็นเลขฐานสองขนาด 4 บิต และเริ่มช่วงเวลาสัญญาณเข้ามา ส่วนภาคอินพุตเป็น ออปแอมป์ ซึ่งสามารถปรับอัตราขยายได้โดยต่ออุปกรณ์ภายนอก ภาคเอาต์พุตเป็นวงจรแลทช์ 3 สถานะ โครงสร้างภายในของ MT8870 แสดงดังรูปที่ 2.3



รูปที่ 2.3 โครงสร้างภายในของ MT8870



รูปที่ 2.4 การต่อใช้งานเบื้องต้นของ MT8870

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## ฟังก์ชันการทำงานภายในของ MT8870

ภายใน MT8870 ประกอบด้วยส่วนสำคัญ 5 ส่วนคือ

1. ภาคกรองความถี่ (filter section)
2. ภาคถอดรหัส (decoder section)
3. ภาคตรวจสอบสัญญาณ (steering section)
4. ภาคขยายสัญญาณความแตกต่าง (differential section)
5. ภาคกำเนิดความถี่ (oscillator)

### ภาคกรองความถี่



ในส่วนนี้จะแยกสัญญาณ DTMF ที่เข้ามาออกเป็น 2 กลุ่มความถี่คือ ช่วงความถี่สูง และช่วงความถี่ต่ำ โดยใช้วงจรกรองความถี่อันดับ 6 ชนิดสวิทช์คาปาซิเตอร์ (six-order switched capacitor band pass filter)

### ภาคถอดรหัส


ความถี่ DTMF ที่ถูกกรองเรียบร้อยแล้ว จะผ่านเข้าวงจรถอดรหัสความถี่ออกเป็นตัวเลข โดยใช้เทคนิคการนับแบบดิจิทัล และจะมีการตรวจสอบความถี่ที่เข้ามาว่าเป็นความถี่มาตรฐาน DTMF หรือไม่ เพื่อป้องกันความถี่อื่นเข้ามาผสม เมื่อตรวจสอบแล้วว่าความถี่นั้นถูกต้อง สัญญาณที่ขา  $ES_1$  (early steering) ก็จะถูกแอดคัพ โดยค่าที่ถอดรหัสได้จากความถี่ต่าง ๆ แสดงไว้ในตารางที่ 2.3

### ภาคตรวจสอบสัญญาณ

ก่อนที่จะมีการถอดรหัสความถี่ออกไปที่เอาต์พุต จะต้องมีการตรวจสอบช่วงความถี่ที่เข้ามาว่า มีระยะเวลาตามที่กำหนดหรือไม่ โดยสังเกตจากระยะเวลาการกดปุ่มโทรศัพท์ ซึ่งต้องกดปุ่มให้มีความถี่ออกมาเป็นช่วงเวลานานพอสมควร มิฉะนั้นวงจรส่วนนี้จะไม่รับ โดยถือว่าสัญญาณนั้นไม่ถูกต้อง ส่วนช่วงเวลานานเท่าใด สามารถตั้งได้โดยใช้ RC ต่อภายนอก ขา  $ES_2$  จะเป็น "high" นานใกล้เคียงกับระยะเวลาที่มีความถี่ DTMF เข้ามา จากรูปที่ 2.5 เมื่อขา  $ES_2$  เป็น "high" ทำให้  $V_C$  สูงขึ้น ตัวเก็บประจุ C จะคายประจุ ทำให้แรงดัน  $V_C$  สูงขึ้นจนถึงค่าเทรชโฮลด์ วงจรถอดรหัสจึงจะถอดรหัสออกเป็นตัวเลขฐานสองขนาด 4 บิต



a) decreasing  $t_{GTS}$ : ( $t_{GTS} < t_{G1A}$ )



b) decreasing  $t_{G1A}$ : ( $t_{GTS} > t_{G1A}$ )

รูปที่ 2.5 วงจรตรวจสอบสัญญาณอย่างง่าย และการคำนวณการ์ดไทม์


สำหรับช่วงเวลาที่ตั้งไว้โดยการต่อ RC ภายนอกนี้ เรียกว่า การ์ดไทม์ (gard time) ซึ่งเป็นตัวกำหนดช่วงเวลาในการกดปุ่ม โดยในการกดปุ่มแต่ละครั้งจะต้องกดอยู่นานอย่างน้อยเท่ากับการ์ดไทม์ จึงจะทำการถอดรหัสได้

### ภาคขยายสัญญาณความแตกต่าง

วงจรส่วนอินพุทของ MT8870 เป็นภาคขยายออปแอมป์ที่สามารถปรับอัตราขยายโดยต่อวงจรภายนอกเพิ่มเข้าไป รูปที่ 2.6 แสดงการต่อวงจรภายนอกเข้ากับอินพุท ซึ่งสามารถคำนวณอัตราขยายความแตกต่างอินพุท และอิมพีแดนซ์ได้ดังนี้

$$\text{อัตราขยาย (} A_{v \text{ diff}} \text{)} = \frac{R_5}{R_1}$$

$$\text{อินพุทอิมพีแดนซ์ (} Z_{in \text{ diff}} \text{)} = 2 \sqrt{R_1^2 + (1/\omega C)^2}$$



### DIFFERENTIAL INPUT AMPLIFIER

$$C_1 = C_2 = 10 \text{ nF}$$

$$R_1 = R_4 = R_5 = 100 \text{ k}\Omega$$

$$R_2 = 60 \text{ k}\Omega, R_3 = 37.5 \text{ k}\Omega$$

All resistors are  $\pm 1\%$  tolerance.

All capacitors are  $\pm 5\%$  tolerance.

$$R_T = \frac{R_2 R_3}{R_2 + R_3}$$

$$\text{VOLTAGE GAIN (} A_{v \text{ diff}} \text{)} = \frac{R_5}{R_1}$$


### INPUT IMPEDANCE

$$(Z_{in \text{ diff}}) = 2 \sqrt{R_1^2 + \left(\frac{1}{\omega C}\right)^2}$$

รูปที่ 2.6 การต่อวงจรภาคอินพุท

## ภาคกำเนิดความถี่

ในภาคกำเนิดความถี่นี้ ภายในไอซีจะมีวงจรวเวลาอยู่ เพียงต่อแร่คริสตอล ขนาด 3.579545 เมกะเฮิร์ตซ ก็สามารถใช้งานได้ทันที การต่อวงจรถ่ายกำเนิดความถี่แสดงไว้ในรูปที่ 2.7




รูปที่ 2.7 การต่อวงจรถ่ายผลิตความถี่

## 2.2.2 ไมโครโปรเซสเซอร์

ไมโครโปรเซสเซอร์มีโครงสร้างพื้นฐานทั่ว ๆ ไปแบ่งได้เป็นส่วน ๆ

ดังรูปที่ 2.8



รูปที่ 2.8 โครงสร้างพื้นฐานของไมโครโปรเซสเซอร์

จะเห็นว่าระบบไมโครโปรเซสเซอร์ประกอบด้วย

1. หน่วยควบคุม (control unit)
2. หน่วยความจำ (memory unit)
3. หน่วยคำนวณ (arithmetic unit)
4. หน่วยส่งและรับข้อมูล (I/O unit)

ไมโครโปรเซสเซอร์สามารถทำการคำนวณทางคณิตศาสตร์ และทำฟังก์ชันลอจิกได้ หน่วยที่รับผิดชอบด้านคำนวณคือ หน่วยคำนวณ เมื่อหน่วยคำนวณจะทำฟังก์ชันใด ๆ ก็ต้องมีผู้ควบคุม ซึ่งอาศัยหน่วยควบคุม เมื่อทำการคำนวณก็ต้องมีข้อมูลที่จะนำมาคำนวณ แล้วก็ต้องมีที่เก็บผล จึงจำเป็นต้องมีหน่วยความจำ ซึ่งจะเป็นตัวเก็บและให้ข้อมูลแก่หน่วยคำนวณ จุดประสงค์ของการออกแบบไมโครโปรเซสเซอร์ก็เพื่อการใช้งานที่ต้องติดต่อเอาข้อมูลจากภายนอก และต้องแสดงข้อมูลให้ภายนอกได้ด้วย จึงต้องมีหน่วยส่งและรับสัญญาณ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ในปัจจุบัน ระบบไมโครโปรเซสเซอร์ได้รับการพัฒนาอย่างมากเพื่อให้มีประสิทธิภาพดียิ่งขึ้น สามารถนำไปใช้ในระบบประมวลผล และระบบควบคุมการทำงานต่าง ๆ ไมโครโปรเซสเซอร์ที่มีประสิทธิภาพสูงตัวหนึ่งคือ CP-Z84C11 ซึ่งจัดเป็นไมโครคอนโทรลเลอร์ด้วย

#### บอร์ด CP-Z84C11

บอร์ด CP-Z84C11 เป็นบอร์ดที่ใช้ CPU เบอร์ Z84C11 เป็น CPU ประจำบอร์ดที่ทำงานที่ความเร็ว 10 เมกะเฮิรตซ์ CPU Z84C11 นี้คือ CPU ที่รวบรวมเอาชิพวงจรรต่าง ๆ เข้าด้วยกันคือ

- Z84C00 เป็น CPU Z80 แบบ CMOS ทำงานที่ 10 เมกะเฮิรตซ์
- Z84C30 เป็น Z80 CTC แบบ CMOS ทำงานที่ 10 เมกะเฮิรตซ์
- CGC เป็น Clock Generator Control Circuit
- WDT เป็น Watch Dog Timer
- Power On Reset เป็นวงจรรีเซ็ต CPU เมื่อแรงดันไฟเลี้ยงต่ำกว่า 2.2 โวลท์
- 40 Bit Parallel Port เป็นพอร์ท 8 บิต จำนวน 5 พอร์ทใช้งาน


บอร์ด CP-Z84C11 ก็คือ บอร์ดที่มี CPU เป็น Z80 พร้อมด้วยวงจรรต่าง ๆ เพิ่มเข้ามา เหมาะสำหรับผู้ใช้งาน Z80 ที่ต้องการที่ความสามารถสูงประมวลผลได้เร็วขึ้นพร้อมทั้งบอร์ด CP-Z84C11 นี้ยังสามารถต่อกับอุปกรณ์ต่าง ๆ ที่ทั่วไปได้อีก เช่น LCD, printer, keyboard และ EEPROM

นอกจากนี้บอร์ด CP-Z84C11 สามารถไปต่อร่วมกับ ET-Debugger Z84C11 ทำให้สามารถพัฒนาระบบ Z84C11 นี้ร่วมกับเครื่อง PC ผ่านทางพอร์ท RS232 ได้ โดยสามารถสั่งทำงานทั้งหมด สิ่งทำงานที่ละชิ้น ดูค่าในรีจิสเตอร์ โหลดไฟล์จากเครื่อง PC หรือทำแอสเซมเบลอร์ที่ละบรรทัดหรือดิสแอสเซมเบลอร์ได้ด้วย

ข้อมูลของบอร์ด CP-Z84C11

CPU

CPU Z84C11 เป็น CPU ชนิด High Speed Operation ซึ่งมีให้เลือก 2 รุ่น คือทำงานที่ความถี่ 6 เมกะเฮิร์ตซ และ 10 เมกะเฮิร์ตซ ในบอร์ดนี้ใช้ CPU รุ่นที่ทำงานที่ 10 เมกะเฮิร์ตซ CPU เบอร์นี้เป็นแบบ CMOS ทำให้กินกระแสต่ำมาก ขณะที่อยู่ใน Stop Mode กินกระแสเพียง 50 ไมโครแอมแปร์ ข้อดีอีกอย่างหนึ่งของ CPU ตัวนี้ก็คือ ถึงแม้จะทำงานที่ความถี่ 10 เมกะเฮิร์ตซ ก็สามารถเซตให้ทำงานที่ความถี่ 5 เมกะเฮิร์ตซ ได้ในกรณีที่ใช้ RAM หรือ ROM ที่มี Access Time ต่ำ ๆ โดยเมื่อจ่ายไฟเลี้ยงแล้ว CPU จะทำงานที่ความถี่ 5 เมกะเฮิร์ตซ ในตอนเริ่มต้น และเมื่อต้องการให้ทำงานที่ 10 เมกะเฮิร์ตซ ก็สามารถเซตได้ด้วยโปรแกรม รูปลักษณะของ CPU จะเป็น Package แบบ 100 Pin QFP



รูปที่ 2.9 CP-Z84C11 Parallel I/O Controller

Memory

CP-Z84C11 สามารถใส่หน่วยความจำได้สูงสุด 64 กิโลไบต์ โดยแบ่งเป็น

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
-17-

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Socket1 EPROM สามารถใส่ EPROM ขนาด 32 กิโลไบต์ได้โดยเป็นเบอร์ 27256 มีหน่วยความจำที่เริ่มจากตำแหน่งที่ 0000H ถึงตำแหน่งที่ 7FFFH

Socket2 RAM สามารถใส่ RAM ขนาด 8-32 กิโลไบต์ได้ โดยเป็นเบอร์ 6264 หรือ 62256 มีหน่วยความจำที่เริ่มจากตำแหน่งที่ 8000H โดยเซตตำแหน่ง Jumper ในการกำหนดเบอร์ไอซี ดังรูปที่ 2.10




รูปที่ 2.10 การเซตตำแหน่ง Jumper ในการกำหนดเบอร์ไอซี

หน่วยความจำ RAM ส่วนนี้สามารถต่อแบตเตอรี่ 3.6 โวลต์ ใช้เป็นส่วนสำรองข้อมูลของหน่วยความจำนี้ได้ด้วย

Port

CP-Z84C11 จะมีพอร์ต I/O ใช้งานขนาด 40 บิต หรือ 5 พอร์ตด้วยกัน โดย 5 พอร์ตนี้จะเป็นพอร์ตในตัว CPU โดยจะมีตำแหน่งต่อออกมาดังรูปที่ 2.11




รูปที่ 2.11 ตำแหน่งการต่อพอร์ต

พอร์ตที่ต่อออกมานี้จะอยู่เป็นคอนเนคเตอร์ 34 ขา (72I0Z80) สามารถต่อรวมใช้กับอุปกรณ์สนับสนุนต่าง ๆ ได้มากมายเช่น ชุด ET-SSRAC, ET-AD เป็นต้น เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Channel Port	Address Port
Port A Data Port	50 H
Port B Data Port	51 H
Port C Data Port	52 H
Port D Data Port	30 H
Port E Data Port	40 H

Channel Control Port	Address Port
Port A Data Direction Register	54 H
Port B Data Direction Register	55 H
Port C Data Direction Register	56 H
Port D Data Direction Register	34 H
Port E Data Direction Register	44 H


เราสามารถสั่งให้พอร์ตของ Z84C11 เป็นอินพุตหรือเอาต์พุตได้โดยอิสระ บิตต่อบิต โดยถ้าเราเซตค่าที่ออกที่ Port Data Direction Register ถ้าให้บิตใดเป็น "1" ก็คือ ให้พอร์ตข้อมูลของบิตนั้น ๆ เป็นพอร์ตเอาต์พุต (ถ้าเซตพอร์ตนั้นเป็นพอร์ตเอาต์พุต ค่าเริ่มต้นจะเป็นศูนย์) และถ้าเราต้องการให้เป็นพอร์ตอินพุตก็เซตค่าออกที่ Port Data Direction Register เป็นค่า "0"



รูปที่ 2.12 Port Direction Register

## Z80 Bus



CP-Z84C11 จะมีส่วนขยายระบบได้ทาง Z80 Bus โดยมีลักษณะขาที่เหมือนกับ CPU Z80 40 Pin ทำให้เราสามารถต่อขยายบอร์ดได้เช่น ต่อขยายพอร์ท 8255 ได้อีก โดยใช้บอร์ด 72IOZ80 เป็นต้น มีข้อพิเศษคือ เนื่องจาก CPU Z84C11 นี้ มีส่วนวงจร Power On Reset ในตัวอยู่แล้วไม่จำเป็นต้องใช้วงจร Power On Reset ต่อจากภายนอกเช่น CPU เบอร์อื่น ๆ ฉะนั้น ถ้าเราไปต่อร่วมกับ Z80 Bus อื่น ๆ ที่มี R และ C ต่ออยู่แล้วอาจจะทำให้ CPU Z84C11 นี้ อยู่ในสภาวะรีเซ็ตตลอดเวลาได้ บอร์ด CP-Z84C11 จึงมี Jumper ในการเลือกไม่ให้ต่อรีเซ็ตจากภายนอกได้ โดยถ้ามีการต่อ R และ C ที่ขารีเซ็ตภายนอกก็ให้ถอด Jumper Reset (J8) ออก



รูปที่ 2.13 รายละเอียดขา Z80 Bus

## CTC

CP-Z84C11 จะมีวงจร Z84C30 (Z80 CTC) ต่ออยู่ในตัวเรียบร้อยแล้ว โดยบอร์ด CP-Z84C11 จะต่อขาใช้งานของ CTC ออกมาที่คอนเนคเตอร์ขนาด 10 ขาแล้วดังรูปที่ 2.14 ส่วนขา INT ของ CTC จะต่อกับขา INT ของ Z80 ในตัว โดยเป็นแบบ Wired-OR เรียบร้อยในตัวแล้ว รายละเอียดของ CTC ในบอร์ดนี้จะเหมือนกับ Z80 CTC ทั่วไป



รูปที่ 2.14 บล็อกไดอะแกรมของ CTC

**CTC ADDRESS Port**

CHANNEL	ADDRESS Port
CH 0	10 H
CH 1	11 H
CH 2	12 H
CH 3	13 H


**MS1, MS2 (J4)**

MS1 และ MS2 จะเป็นขาอินพุทของ CPU Z84C11 โดยเป็นการเซตให้ CPU ถ้าอยู่ในคำสั่ง HALT แล้วจะให้อยู่ในสภาวะใด (RUN, IDLE1, IDLE2 หรือ STOP)

MS1	MS2	HALT STATE
1	1	RUN Mode
0	0	IDLE1 Mode
0	1	IDLE2 Mode
1	0	STOP Mode

### RESET (J2)


เป็นอินพุตต่อเข้ากับขารีเซ็ตของ CPU Z84C11 ห้ามต่อกับวงจรประเภท R หรือ C RESET



รูปที่ 2.15 การต่อขาเข้ากับรีเซ็ตของ CPU


### WDTOUT (J3)

เป็นขาจากบิตที่ 7 ของพอร์ต E ซึ่งทำหน้าที่ 2 อย่างคือ เป็นพอร์ตข้อมูลทั่ว ๆ ไป และยังเป็น Watch Dog Timer Output ด้วย โดยจะเป็น Open-Drian I/O เมื่อถูกเซตให้เป็น WDTOUT โดยขานี้จะถูกต้องโดยตรงเข้ากับขา รีเซ็ตของ CPU โดยปกติถ้าเราไม่มีการเซต WDTOUT แล้ว ให้ถอด Jumper ออก ห้ามต่อถ้าไม่มีการใช้ WDTOUT เพราะเมื่อเราใช้บิตที่ 7 ของพอร์ต E จะทำให้ CPU ถูกรีเซ็ตตามคำสั่ง OUT Port PE 7 นั้นด้วย



รูปที่ 2.16 การเซต Watch Dog Timer Output


( \* Watch Dog เป็นลักษณะวงจรที่จะทำการรีเซ็ต CPU อยู่เสมอตามเวลาที่กำหนด ซึ่งถ้าไม่ทำการ Disable Watch Dog ภายในเวลาที่กำหนด CPU ก็จะถูกรีเซ็ต เช่นในโปรแกรมทำงานปกติจะ CALL Disable Watch Dog อยู่เสมอ แต่ถ้าขณะที่ CPU กำลังทำงานอยู่ มีสัญญาณรบกวนขึ้น ทำให้ไม่สามารถมาทำงานโปรแกรมปกติที่มีการเรียกใช้โปรแกรม CALL Disable Watch Dog ได้ CPU ก็จะทำให้เกิดการรีเซ็ตขึ้นทันที เพื่อให้กลับไปเริ่มทำงานใหม่อีก)



รูปที่ 2.17 บล็อกไดอะแกรมของ Watch Dog Timer

TX, RX, INT (J6)

เป็นคอนเนคเตอร์ขนาด 6 ขา ที่ต่อจากวงจร RS232 ที่ใช้เปลี่ยนระดับสัญญาณต่อเข้ากับที่ 5 และ 6 ของพอร์ต E และเข้าขา INT ของ Z84C11 โดยถ้าไม่ใช้พอร์ต RS232 ก็ให้ถอด Jumper ออก เพื่อใช้งานที่ 5 และ 6 ของพอร์ต E ได้อย่างอิสระ และอีกส่วนคือ Jumper ของ INT นั้น สามารถเชตให้พอร์ต RS232 รับข้อมูลในรูปแบบของขบวนการอินเทอร์รัพท์ เช่นเดียวกับ การอินเทอร์รัพท์จากพอร์ต RS232 ได้




รูปที่ 2.18 การเชตพอร์ต RS232

Keyboard

เป็นคอนเนคเตอร์ขนาด 10 ขาต่อจากพอร์ต D โดยมี R-Pull-up 10K ต่ออยู่ด้วย โดยคอนเนคเตอร์ขนาด 10 ขานี้ จะสามารถต่อเป็นรูปแบบปุ่มกด เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
-23-  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ขนาด 4x4 คือ 16 ปุ่ม โดยเขียนโปรแกรม scan key ขึ้น หรือจะนำไปใช้เป็นพอร์ตอิสระในงานอื่น ๆ ก็ได้



รูปที่ 2.19 การต่อพอร์ต Keyboard

BAT ON/OFF (J5)


เป็นคอนเนคเตอร์ขนาด 2 ขา ให้ Jumper ช่วยในการปิดและเปิดไฟจากแบตเตอรี่ 3.6 โวลต์ ถ้ามีการต่อใช้งานแบตเตอรี่ด้วย

64,256 (J6)

เป็นคอนเนคเตอร์ 3 ขาใช้เลือกว่า RAM ในบอร์ดจะใช้ไอซีเบอร์ 6264 (8 กิโลไบต์) หรือ 62256 (32 กิโลไบต์)

LCD (J7)


เป็นคอนเนคเตอร์ขนาด 3 ขาใช้เลือกว่าจะต่อ LCD module ประเภทใด คือ LCD module แบบตัวอักษร หรือ LCD module แบบกราฟิก



รูปที่ 2.20 การเซต LCD

## GLCD

เป็นคอนเนคเตอร์ขนาด 20 ขา โดยสามารถต่อใช้ LCD ได้ 2 แบบคือ แบบจุด หรือแบบกราฟิกโดยเราเลือกต่อได้ถ้าเป็นแบบจุดขนาด 14 ขาต่อได้ดังรูปที่ 2.21 หรือถ้าจะเลือกต่อแบบกราฟิกก็จะต่อใช้งาน 18 ขา




รูปที่ 2.21 การต่อ LCD

เราสามารถปรับความคมชัดของ LCD ได้ ด้วยการต่อ VR 10 K เข้าในบอร์ด หรือถ้าต้องการให้ชัดสุดก็จะต่อ VR ตามรูปเลขก็ได้

Channel Port	LCD Address Port
Write Data Instruction	80 H
Write Data TO CG OR DD RAM	82 H
Read Busy Flag Address	84 H

## Printer Port

เป็นคอนเนคเตอร์ 20 ขา ใช้ต่อเข้ากับเครื่องพิมพ์แบบ Centronics  
ธรรมดาทั่ว ๆ ไปได้ โดยพอร์ต printer นี้จะต่อจากบิตที่ 3 และ 4 พอร์ต E  
และบิตที่ 0-8 ของพอร์ต D



รูปที่ 2.22 การต่อพอร์ท Printer

Printer Channel	Address	Port
Data (PD 0-8)	30 H	Address port
STB (PE 4)	40 H	(BIT 4)
Busy (PE 3)	40 H	(BIT 3)

### Memory Map Address

บอร์ด CP-Z84C11 จัดหน่วยความจำออกเป็น 2 ส่วน คือ

Memory CP-Z84C11

I/O Port CP-Z84C11

ROM 0000H-7FFFH
RAM 8000H-FFFFH

CTC CH0	10H
CTC CH1	11H
CTC CH2	12H
CTC CH3	13H
PORT D DATA	30H
PORT D DIR	34H
PORT E DATA	40H
PORT E DIR	44H
PORT A DATA	50H
PORT B DATA	51H
PORT C DATA	52H
PORT A DIR	54H
PORT B DIR	55H
PORT C DIR	56H
PORT LCD	80H-9FH
SCRIP	EEH
WCR, MWBR	EFH
WDTMR	FOH
WDTCR	F1H


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## ส่วนประกอบของบอร์ด CP Z84C11

CPU	: Zilog Z84C11-10 CMOS Type
Memory	: 27256 (32 KByte)
	: 6264 / 62256 (32 KByte)
EEPROM	: 93C46 (1 KBit)
Port	: PA, PB, PC, PD, PE I/O Port 40 Bit
Printer Port	: 1 Port
Serial Port	: 1 Channel RS-232
LCD Port	: 1 LCD Module (Dot or Graphic)
Keyboard	: 1 Port (8 Bit)
CTC Port	: 4 Channel Counter Time Controller (Z80 CTC)
Clock Rate	: 10 MHz
Power Supply	: Consumption 5 V DC & Terminal 5 V DC
Connecter	: 1 40 Pin Expansion Header-Strip 5V (Z80 Bus)
	: 2 34 Pin Expansion Header-Strip (72IOZ80 ETT)
	: 1 20 Pin Expansion Header-Strip (Printer Port)
	: 1 20 Pin Expansion Header-Strip (LCD Port)
	: 1 10 Pin Expansion Header-Strip (Z80 TCT)
	: 1 10 Pin Expansion Header-Strip (Keyboard)
	: 1 4 Pin Jumper (Watch Dog)
	: 1 2 Pin Jumper (Reset SW)
	: 1 6 Pin Jumper (TX , RX , INT)
	: 1 4 Pin Jumper (MS1 , MS2)
	: 1 2 Pin Jumper (ON/OFF BAT)

- : 1 3 Pin Jumper (6264/62256)
- : 1 3 Pin Jumper (DOT / GRAPHIC)
- : 1 2 Pin Jumper (RESET 40 Pin Z80 BUS)
- LED : 1 Power Red LED
- : 1 HALT Green LED
- PCB SIZE : 12.2 x 9 cm

**รายละเอียดขา IC**




\* PE7 for Z84011

**รูปที่ 2.23 รายละเอียดขาไอซี**

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 -29-  
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## รายละเอียดขาคอนเนคเตอร์



รูปที่ 2.24 รายละเอียดขาคอนเนคเตอร์

ความรู้ที่วไปเกี่ยวกับไมโครโปรเซสเซอร์ Z84C11 คุได้จากภาคผนวก ก

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา -30- ต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### 2.2.3 วงจรนาฬิกา


( Real Time Clock , RTC )

การคิดค้นเครื่องมือบอกเวลาได้มีการพัฒนาขึ้นเรื่อย ๆ จนถึงการคิดค้นนาฬิกาที่สามารถบอกได้ทั้งเวลา วัน เดือน และปี ซึ่งเรียกว่า วงจรนาฬิกา (Real Time Clock) โดยอยู่ในรูปของชิพไอซี ซึ่งใช้งานร่วมกับไมโครโปรเซสเซอร์

RTC มีอยู่ด้วยกันหลายเบอร์ แต่บางเบอร์ก็มีปัญหาเกี่ยวกับข้อมูลของเวลาผิดพลาด เมื่อทำการปิดไฟของระบบที่ทำงานร่วมกันอยู่ จากการทดลอง MM58167 เป็น RTC ที่ดี ข้อมูลไม่สูญหายเมื่อหยุดจ่ายไฟแก่ระบบ ทั้งนี้เพราะมีแบตเตอรี่สำรอง

#### MM58167

ชิพ MM58167 นี้เปรียบเสมือนพอร์ตอินพุต/เอาต์พุต ซึ่งสามารถอ่านและเขียนไปที่พอร์ตนั้นได้ ดูจากบล็อกไดอะแกรมในรูปที่ 2.25 จะเห็นว่ามีส่วนประกอบที่สำคัญคือ ตัวกำเนิดสัญญาณนาฬิกา (oscillator) ตัวนับเวลา (real time counter) ตัวเปรียบเทียบ (comperator) และ RAM



รูปที่ 2.25 บล็อกไดอะแกรมของ MM58167

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา -31- ต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การใช้งานนั้นก็เพียงแต่เขียนข้อมูลแบบ BCD ไปที่ตัวนับเวลา ตามแอดเดรสของเคาน์เตอร์แต่ละตัว เช่นของวัน ชั่วโมง หรือนาที ตัวนับเวลา ก็จะเริ่มนับเวลาที่ตั้งให้ และในทางตรงกันข้าม เราก็สามารถอ่านค่าของเวลา จากตัวนับเวลาได้เช่นกัน นอกจากนี้ ผู้ใช้ยังสามารถตั้งเวลาในการให้สัญญาณเตือนได้ โดยสามารถตั้งให้ RTC ให้สัญญาณอินเทอร์รัพท์เอาท์พุทในเวลาใดก็ได้ โดยที่ตั้งเวลาไปที่ RAM เมื่อเวลาของตัวนับเวลาเดินมาตรงเวลากับใน RAM จะทำให้เกิดการเปรียบเทียบขึ้นและให้สัญญาณอินเทอร์รัพท์เอาท์พุท จากรูปที่ 2.24 มีส่วนประกอบที่สำคัญที่จะกล่าวถึงดังนี้

### ตัวนับเวลา

ตัวนับเวลาเป็นตัวนับและจัดการเกี่ยวกับเวลา ถูกแบ่งเป็นดิจิทัล 4 บิต การเข้าถึงตัวนับเวลาจะกระทำครั้งละ 2 ดิจิทัล (ในขณะ read และ write) ซึ่งแต่ละดิจิทัลจะให้ค่า BCD ดังแสดงในตารางที่ 2.4 บิตที่ไม่ใช่จะถูกไฮลด์ด้วยลอจิก "0" ซึ่งเราไม่ต้องสนใจในขณะทำการเขียนข้อมูลลงบนบัสข้อมูล เหตุที่บางบิตไม่ใช่ก็เนื่องจากว่า ไม่จำเป็นต้องใช้ในการให้ข้อมูลแบบ BCD ของบาง

ตารางที่ 2.4 รายละเอียดของข้อมูลเป็นดิจิทัลในแต่ละเคาน์เตอร์แอดเดรส

เคาน์เตอร์ แอดเดรส	หลักหน่วย D <sub>0</sub> D <sub>1</sub> D <sub>2</sub> D <sub>3</sub>	BCD โคด มากที่สุด	หลักสิบ D <sub>4</sub> D <sub>5</sub> D <sub>6</sub> D <sub>7</sub>	BCD โคด มากที่สุด
1/1000 วินาที (00H)	- - - -		D <sub>4</sub> D <sub>5</sub> D <sub>6</sub> D <sub>7</sub>	9
1/100 และ 1/10 วินาที (01H)	D <sub>0</sub> D <sub>1</sub> D <sub>2</sub> D <sub>3</sub>	9	D <sub>4</sub> D <sub>5</sub> D <sub>6</sub> D <sub>7</sub>	9
วินาที (02H)	D <sub>0</sub> D <sub>1</sub> D <sub>2</sub> D <sub>3</sub>	9	D <sub>4</sub> D <sub>5</sub> D <sub>6</sub> -	5
นาที (03H)	D <sub>0</sub> D <sub>1</sub> D <sub>2</sub> D <sub>3</sub>	9	D <sub>4</sub> D <sub>5</sub> D <sub>6</sub> -	5
ชั่วโมง (04H)	D <sub>0</sub> D <sub>1</sub> D <sub>2</sub> D <sub>3</sub>	9	D <sub>4</sub> D <sub>5</sub> - -	2
วันในสัปดาห์ (05H)	D <sub>0</sub> D <sub>1</sub> D <sub>2</sub> -	7	- - - -	0
วันที่ (06H)	D <sub>0</sub> D <sub>1</sub> D <sub>2</sub> D <sub>3</sub>	9	D <sub>4</sub> D <sub>5</sub> - -	3
เดือน (07H)	D <sub>0</sub> D <sub>1</sub> D <sub>2</sub> D <sub>3</sub>	9	D <sub>4</sub> - - -	1

หลัก ตัวอย่างเช่นในหลักสิบของชั่วโมงจะไม่เกินเลข 2 ฉะนั้นเราจะใช้เพียง 2 บิตเท่านั้น ไม่ต้องใช้บิต 6 และ 7 (ดูตารางที่ 2.4)

### RAM

MM88167 มี RAM ขนาด 56 บิต ซึ่งใช้ในการเก็บข้อมูลเมื่อไฟดับ หรือใช้เก็บข้อมูลการตั้งปลุกเพื่อที่จะเปรียบเทียบกับตัวนับเวลา ข้อมูลใน RAM จะสามารถเปรียบเทียบกับตัวนับเวลา และมีดิจิทัลที่ไม่ได้ใช้คือ หลักหน่วยของ 1/1000 ของวินาที และหลักสิบของวินาทีในสปีดาคท์ (เพราะไม่ใช้ในตัวนับเวลา ดูตารางที่ 2.4 ประกอบ)

RAM จะถูกกำหนดให้มีรูปแบบเหมือนกับตัวนับเวลา อย่างไรก็ตามก็ยังมี บิตที่ยังไม่ใช้อยู่ ซึ่งบิตที่ไม่ใช้ในตัวนับเวลานี้ จะเปรียบเทียบกับ "0" ใน RAM

### อินเทอร์รัพท์และตัวเปรียบเทียบ

มีสัญญาณอินเทอร์รัพท์อยู่ 2 อย่าง อย่างแรกคือ อินเทอร์รัพท์เอาท์พุท (แอดคัพ "1") เอาท์พุทนี้สามารถโปรแกรมให้เกิดสัญญาณทางออกได้ 8 อย่าง คือ 10 เฮิร์ทซ์, 1 เฮิร์ทซ์, 1 นาทีต่อครั้ง, 1 ชั่วโมงต่อครั้ง, 1 วันต่อครั้ง, 1 สปีดาคท์ต่อครั้ง, 1 เดือนต่อครั้ง และเมื่อรวมกับตัวนับเวลาจะเกิดการเปรียบเทียบขึ้น

วิธีการที่จะอ่านาเบิลสัญญาณอินเทอร์รัพท์คือ ให้ลอจิก "1" แก่รีจิสเตอร์ควบคุมการอินเทอร์รัพท์ (interrupt control register) ในบิตที่ตรงกับความถี่ที่เราต้องการจะให้เกิดสัญญาณอินเทอร์รัพท์ ดูรูปที่ 2.26 ประกอบ เช่น ต้องการให้สัญญาณอินเทอร์รัพท์ทุก ๆ 1 นาที ก็ให้  $D_2$  เป็น "1" เขียนไปที่รีจิสเตอร์ควบคุมการอินเทอร์รัพท์ โดยดูตารางแอดเดรสได้จากตารางที่ 2.5


เราสามารถเซตรีจิสเตอร์ควบคุมอินเทอร์รัพท์ครั้งละ 1 บิต หรือมากกว่าก็ได้ ตัวอย่างเช่น ต้องการให้มีสัญญาณอินเทอร์รัพท์ทุกวินาที และทุก ๆ ชั่วโมง ก็เซตบิตที่ 3 ( $D_3$ ) กับบิตที่ 2 ( $D_2$ ) ในที่นี้คือ OCH โดยเขียนไปที่แอดเดรสของรีจิสเตอร์ควบคุมอินเทอร์รัพท์ (ดูตารางที่ 2.5)

เมื่อเวลานับมาถึงค่าสูงสุดของแต่ละภาคจะทำให้เกิดคล็อก ให้กับรีจิสเตอร์ควบคุมอินเทอร์รัพท์ ซึ่งจะทำการอินเทอร์รัพท์เอาท์พุทเป็น "1" (บิตใดบิตหนึ่ง

ต้องถูกอินทราเบิ้ลด้วย) การอ่านรีจิสเตอร์ควบคุมอินเทอร์รัพท์ ทำให้เราทราบว่า สัญญาณอินเทอร์รัพท์เป็นสัญญาณของบิตใด อีกทั้งยังเป็นการรีเซตรีจิสเตอร์ควบคุมอินเทอร์รัพท์อีกด้วย

ตารางที่ 2.5 แอดเดรสของฟังก์ชันต่าง ๆ

$A_4$	$A_3$	$A_2$	$A_1$	$A_0$	ฟังก์ชัน
0	0	0	0	0	นับ 1/1000 วินาที
0	0	0	0	1	นับ 1/100 และ 1/10 วินาที
0	0	0	1	0	นับวินาที
0	0	0	1	1	นับนาที
0	0	1	0	0	นับชั่วโมง
0	0	1	0	1	นับวันในสัปดาห์
0	0	1	1	0	นับวันที่
0	0	1	1	1	นับเดือน
0	1	0	0	0	RAM 1/1000 วินาที
0	1	0	0	1	RAM 1/100 และ 1/10 วินาที
0	1	0	1	0	RAM วินาที
0	1	0	1	1	RAM นาที
0	1	1	0	0	RAM ชั่วโมง
0	1	1	0	1	RAM วันในสัปดาห์
0	1	1	1	0	RAM วันที่
0	1	1	1	1	RAM เดือน
1	0	0	0	0	รีจิสเตอร์สถานะอินเทอร์รัพท์
1	0	0	0	1	รีจิสเตอร์ควบคุมอินเทอร์รัพท์
1	0	0	1	0	รีเซตตัวนับเวลา
1	0	0	1	1	รีเซต RAM
1	0	1	0	0	สถานะบิต
1	0	1	0	1	คำสั่ง "GO"
1	0	1	1	0	สแตนด์บายอินเทอร์รัพท์
1	0	1	1	1	โหมดทดสอบ



รูปที่ 2.26 การอ่านาเปิดสัญญาณอินเทอร์รัพต์ต่าง ๆ

การอ่านรีจิสเตอร์ควบคุมอินเทอร์รัพต์นั้นจะได้ข้อมูลบนบัสข้อมูล ซึ่งประกอบด้วยบิตที่ทำให้เกิดการอินเทอร์รัพต์ โดยจะให้ค่าเป็น "1" ที่บิตนั้น (ดูรูปที่ 2.26 ประกอบ) หลังจากกรอบของการอ่านแล้ว จะทำให้รีจิสเตอร์ควบคุมอินเทอร์รัพต์ถูกรีเซ็ต

อินเทอร์รัพต์อีกอย่างหนึ่งคือ สแตนด์บายอินเทอร์รัพต์ (เอาท์พุทเป็นแบบโอเพนเดรน แอดคัพ "0") อินเทอร์รัพต์ตัวนี้จะเกิดขึ้นเมื่อเราได้ทำการอ่านาเปิดไว้และเกิดการเปรียบเทียบใน RAM กับตัวนับเวลา การอ่านาเปิดทำได้โดยเขียน 01H ไปที่แอดเดรส 16H และในทางตรงกันข้าม ถ้าให้ 00H ที่แอดเดรส 16H จะเป็นการดิสเอเบิล

### พาวเวอร์ดาวน์โหมด

พาวเวอร์ดาวน์ (power down) เป็นตัวเลือกที่สำคัญที่สอง มันจะดิสเอเบิลสัญญาณออกมาทั้งหมด ยกเว้นสัญญาณสแตนด์บายอินเทอร์รัพต์ เมื่อ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
-35-

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ขานี้ได้รับลอจิก "0" MM58167 จะไม่ตอบสนองแก่สัญญาณจากภายนอก แต่นาฬิกายังคงเดินตามปกติ และยังให้สัญญาณสแตนด์บายอินเทอร์รัพท์ (ขา 14) ถ้าได้มีการโปรแกรมให้ขานี้ทำงานไว้ก่อนแล้ว

เมื่อต้องการเปลี่ยนจากโหมดการทำงานปกติมาเป็นสแตนด์บายโหมด ควรจะให้ขาพาวเวอร์ดาวน์เป็นลอจิก "0" อย่างน้อยที่สุด  $10^{-6}$  วินาที ก่อนที่จะทำการลดระดับลงมาเป็นสแตนด์บายโหมด

เมื่อต้องการเปลี่ยนกลับเข้าสู่การทำงานปกติ ผู้ใช้ต้องมั่นใจว่าขาอินพุตอื่น ๆ ต้องเป็นสัญญาณที่ถูกต้อง ก่อนที่จะกลับมาสู่โหมดการทำงานปกติ ทั้งนี้เพื่อป้องกันข้อมูลของนาฬิกาเสียไป ซึ่งจะทำให้นาฬิกาเดินผิด ตัวอย่างนี้ได้แก่การที่ขา CS, RD, WR ของ MM58167 มีสัญญาณเปลี่ยนแปลงในขณะที่กลับสู่โหมดปกติ จะทำให้มีการเขียนข้อมูลไปที่ตัวนับเวลาหรือใน RAM

#### ตัวนับเวลาและ RAM รีเซ็ต : คำสั่ง GO

ตัวนับเวลา (counter) และ RAM สามารถรีเซ็ตได้โดยเขียน FFH ที่แอดเดรส 12H, 13H ตามลำดับ การให้พัลส์ของการเขียนไปที่แอดเดรส 15H (คำสั่ง GO) จะรีเซ็ตตัวนับของวินาที ขณะที่ทำการเขียนไปที่แอดเดรส 15H นี้ MM58167 จะไม่สนใจข้อมูลบนบัสข้อมูล แต่ผลของคำสั่ง GO มีดังนี้

ถ้าตัวนับของวินาทีนับได้มากกว่า 39 เมื่อเราใช้คำสั่ง GO (แอดเดรส 15H) จะทำให้หลักของนาฬิกาเพิ่มขึ้น ในกรณีอื่น ๆ จะไม่มีผลต่อหลักนาฬิกา

#### บิตสถานะ

บิตสถานะจะบอกผู้ใช้ว่าขณะที่ทำการอ่านตัวนับนั้น ตัวนับกำลังอยู่ในช่วงของการอัปเดตเวลา ข้อมูลที่อ่านได้ อาจมีการผิดพลาดเกิดขึ้น บิตสถานะนี้จะอ่านได้จากแอดเดรส 14H ของ RTC โดยจะให้ลอจิก "1" ที่บิต 0 ของบัสข้อมูล ในขณะที่บิตอื่น ๆ เป็น "0" หากสัญญาณนี้ปรากฏขึ้นภายหลังการอ่านตัวนับควรมีการอ่านตัวนับใหม่ที่ขอบขาของสัญญาณ read ที่แอดเดรส 14H จะรีเซ็ตบิตสถานะด้วย

#### ตัวกำเนิดสัญญาณนาฬิกา

เป็นตัวกำเนิดสัญญาณนาฬิกาแบบเรโซแนนซ์ขนาน โดยใช้อุปกรณ์ภายนอกเพียงตัวเก็บประจุ 1 ตัว ตัวต้านทาน 1 เมกะโอห์ม 1 ตัว แร่กำเนิด

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ความถี่ 1 ตั้ว โดยตัวต้านทานจะต่ออยู่ระหว่างหัว OSC in (ขา 10) และ OSC out (ขา 11) เพื่อที่จะไปออสตัวอินเวอร์เตอร์ที่อยู่ภายในให้ทำงานอยู่ในช่วงที่เป็นเชิงเส้น สำหรับแร่แบบไมโครพาวเวอร์คริสตอลจะใช้ตัวต้านทานต่ออนุกรมกับขา OSC out โดยใช้ตัวต้านทานมีค่าโดยประมาณ 200 กิโลโอห์ม ส่วนตัวเก็บประจุโดยปกติจะมีค่าอยู่ในช่วง 20 ถึง 25 พิโคฟารัด แร่ที่ใช้มีความถี่ 32768 เฮิรตซ์

### คอนโทรลไทม์

สัญญาณ read write และ chip select เป็นสัญญาณอินพุต ทำหน้าที่ลอจิก "0" และสัญญาณ ready เป็นสัญญาณออก (โอเพนเดรนเอาต์พุต) ที่จุดเริ่มต้นของการอ่านหรือการเขียน ขา ready จะให้สัญญาณเอาต์พุตเป็น "0" อยู่จนกระทั่งข้อมูลปรากฏอยู่บนบัสข้อมูลเรียบร้อย หรือข้อมูลได้ถูกแลตช์ไว้แล้วในขณะช่วงของการเขียน

### โหมดทดสอบ


ในโหมดนี้ใช้เป็นเพียงการทดสอบ RTC ชิป ให้ทำงานที่ความถี่สูงกว่าการทำงานปกติ ในโหมดทดสอบนี้ความถี่ 32 กิโลเฮิรตซ์จะถูกต่อตรงเข้ากับ 1/1000 วินาที ขา CS และ WR ต้องเป็น "0" และให้แอดเดรสเป็น 1FH

### ลักษณะของบอร์ด RTC

บอร์ด RTC มีขนาด 2.7x2.2 นิ้ว มีคอนเน็คเตอร์ 40 ขาสำหรับเสียบลงบนบอร์ดควบคุม และมีคอนเน็คเตอร์สำรองอีกชุด เพื่อขยายระบบออกไปใช้งานร่วมกับระบบอื่นได้ บนบอร์ดมีแบตเตอรี่ขนาด 3.6 โวลต์ ไฟกระแสดตรง ทำการแบคอัพข้อมูลของนาฬิกาในกรณีไฟดับ และยังทำให้นาฬิกาเดินตามปกติ ไม่มีผลกระทบเมื่อไฟดับ

### การดีโคดพอร์ต

บนบอร์ด RTC ใช้ 74LS138 ดีโคดพอร์ตโดยอิสระ และยังมีจัมป์เปอร์ให้เลือกเบอร์ของพอร์ตได้อีก 8 เบอร์คือ 00H, 20H, 40H, 60H, 80H, A0H, C0H และ E0H ผู้ใช้สามารถเลือกจัมป์เปอร์ เพื่อเลือกเบอร์พอร์ตได้โดยอิสระ




รูปที่ 2.27 วงจรภายในของ RTC

## 2.2.4 วงจรโซลิดสเตทรีเลย์

( Solid State Relay, SSR )

โซลิดสเตทรีเลย์คือ อุปกรณ์ทางอิเล็กทรอนิกส์อย่างหนึ่ง ที่ทำหน้าที่เหมือนกับรีเลย์ไฟฟ้ากล โดยปราศจากชิ้นส่วนไฟฟ้ากลที่เคลื่อนไหว โดยพื้นฐานแล้ว โซลิดสเตทรีเลย์จะมีขั้วอินพุตและเอาต์พุตอย่างละ 2 ขั้ว ขั้วอินพุตเป็นขั้วสำหรับป้อนสัญญาณควบคุม หรือสัญญาณกระตุ้น เพื่อบังคับให้สวิทช์ทางด้านขั้วเอาต์พุตปิดหรือเปิด ทั้งนี้จะมีการแยกทางไฟฟ้าระหว่างขั้วอินพุตกับขั้วเอาต์พุต มักจะใช้การเชื่อมโยงด้วยแสง (optocoupling) ซึ่งต่างจากในรีเลย์ไฟฟ้ากลที่ใช้การเชื่อมโยงด้วยแม่เหล็กไฟฟ้า (electromagnetic coupling)


ในโซลิดสเตทรีเลย์ที่ใช้การเชื่อมโยงด้วยแสง วงจรทางด้านอินพุตจะเป็น LED ชนิดแกลเลียมอาร์เซไนด์ (GaAs) และตัวรับแสงด้านเอาต์พุตอาจเป็นโฟโตทรานซิสเตอร์ โฟโตเอสซีอาร์ โฟโตไดรแอค หรือ โฟโตรีซิสเตอร์ วงจรภายในของโซลิดสเตทรีเลย์ แสดงไว้ในรูปที่ 2.28



รูปที่ 2.28 ตัวรับแสงแบบต่าง ๆ ในโซลิดสเตทรีเลย์

- (ก) โฟโตทรานซิสเตอร์
- (ข) โฟโตดาร์ลิ่งตันทรานซิสเตอร์
- (ค) โฟโตเอสซีอาร์
- (ง) โฟโตรีซิสเตอร์

ในปัจจุบันนี้ ได้มีการผลิตแผ่นวงจรโซลิดสเตทรีเลย์ เอาท์พุทไฟฟ้า กระแสสลับขึ้นมา เพื่อขยายการทำงานของระบบไมโครโปรเซสเซอร์สู่การควบคุมระบบไฟฟ้ากระแสสลับ 220 โวลต์ โดยสามารถควบคุมได้แผ่นวงจรละ 8 ช่องสัญญาณ และสามารถนำมาต่อพ่วงกันขยายได้เป็น 24 ช่องสัญญาณ โดยการสลับตำแหน่งพอร์ต



รูปที่ 2.29 ตำแหน่งพอร์ตของแผ่นวงจรโซลิดสเตทรีเลย์

พอร์ต A, B และ C เป็นตำแหน่งของไอซีบัฟเฟอร์ที่จะรับข้อมูลมาจากไมโครโปรเซสเซอร์ เพื่อควบคุมการทำงานของโซลิดสเตทรีเลย์แต่ละตัว ซึ่งบัฟเฟอร์ที่ใช้คือ ไอซีเบอร์ 74LS244 หรือ 74LS245


ข้อดีของแผ่นวงจรโซลิดสเตทรีเลย์คือ

- สามารถถูกขับได้โดยตรงด้วยไอซีหลายตระกูล ซึ่งรวมทั้งไมโครโปรเซสเซอร์ด้วย
- มีอายุการใช้งานยาวนานมาก
- ปลอดภัยจากเสียงรบกวน
- ไม่มีอาการ bounce เกิดขึ้นที่หน้าสัมผัส ซึ่งจะ เป็นตัวก่อให้เกิดสัญญาณรบกวน
- ไม่ก่อให้เกิดสัญญาณรบกวนต่อระบบไฟฟ้าที่ตัวมันต่ออยู่

ส่วนข้อเสียคือ

- ไม่สามารถใช้กับวงจรที่มีโวลต์เตจสูงได้
- มีการสูญเสียค่อนข้างสูง
- ต้องใช้แผ่นระบายความร้อน
- มีกระแสรั่วไหลในภาวะหยุดนำกระแส
- ตัวโซลิดสเตทรีเลย์จะเสียได้ง่าย ถ้าเกิดการลัดวงจรขึ้น

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 2.30 วงจรภายในของแผ่นวงจรโวลิตส์เตทรีเลย์

### 2.2.5 วงจรแปลงสัญญาณดิจิทัลเป็นอนาลอก

( Digital to Analog Converter , D/A )

ในการแปลงสัญญาณดิจิทัลเป็นอนาลอกนี้ จะได้สัญญาณอนาลอกที่มีค่าเทียบเท่ากับสัญญาณดิจิทัลนั้น โดยสัญญาณดิจิทัลจะอยู่ในรูปของเลขฐานสอง และค่าของสัญญาณอนาลอกที่ได้ จะขึ้นอยู่กับค่าในแต่ละบิตของสัญญาณดิจิทัล ดังนี้



รูปที่ 2.31 บล็อกไดอะแกรมของ D/A

ค่าของสัญญาณอนาลอกจะหาได้จากสมการ

$$V_o = (2^{n-1}a_{n-1} + 2^{n-2}a_{n-2} + \dots + 2^2a_2 + 2a_1 + a_0)V$$

โดยที่  $V_o$  คือ ค่าสัญญาณเอาต์พุตเป็นอนาลอก

$V$  คือ ระดับสัญญาณอ้างอิง

$n$  คือ จำนวนบิตของสัญญาณดิจิทัลด้านอินพุต

และ  $a_n$  คือ ค่าเลขฐานสองของบิตที่  $n$  (เป็น 0 หรือ 1)


จากสมการจะเห็นว่า จะได้ค่าอนาลอกของเอาต์พุตเป็นสัดส่วนกับค่าดิจิทัลทางด้านอินพุต โดยความละเอียดของค่าอนาลอกที่ได้ขึ้นอยู่กับจำนวนบิตด้านอินพุต

วงจรแปลงสัญญาณดิจิทัลเป็นอนาลอกที่ใช้กันทั่วไปมี 2 แบบคือ

## 1. วงจรเวจรีซิสเตอร์แลตเตอร์

( Weight resistor ladder )

วงจรชนิดนี้ถูกออกแบบค่าความต้านทานเพื่อเป็นตัวกำหนดน้ำหนักของค่าทางดิจิทัล ให้มีความแตกต่างกันในแต่ละบิต แล้วนำมาต่อเข้ากับวงจรขยายแบบรวมอินพุต (summing amplifier) ดังรูปที่ 2.32



รูปที่ 2.32 วงจร D/A แบบเวจรีซิสเตอร์แลตเตอร์

แรงดันขาออกของวงจรแบบรวมอินพุตสำหรับวงจรแปลงสัญญาณดิจิทัลเป็นอนาลอกขนาด 4 บิต โดยทั่วไปจะมีค่าเป็น


$$V_{out} = -R_f/R (V_0 + V_1/2 + V_2/4 + V_3/8)$$

จากสมการนี้จะเห็นว่า ถ้าเลือกอัตราส่วน  $R_f$  กับ  $R$  อย่างเหมาะสมแล้วจะได้ระดับความต่างศักย์เต็มสเกลที่ต้องการได้ แต่จะได้ค่าแรงดันเอาต์พุตที่มีค่าเป็นลบเสมอ ดังนั้นในทางปฏิบัติจึงมักจะมีการเพิ่มเติมวงจร เพื่อให้ได้แรงดันเอาต์พุตที่เป็นค่าบวก

โดยทั่วไป วงจรแปลงสัญญาณดิจิทัลเป็นอนาลอกขนาด  $n$  บิต จะต้องใช้ตัวต้านทานจำนวน  $n+1$  ตัว และตัวต้านทานที่มีค่าน้อยที่สุดจะต้องมีค่าความต้านทานเป็น  $2^n$  เท่าของตัวต้านทานบ็อนกลับ (feedback resistor) ซึ่งถ้าจำนวนบิตมีมาก ก็จะต้องใช้ค่าความต้านทานค่าสูงมาก เป็นผลให้กระแสไหลได้น้อยลง ทำให้เกิดสัญญาณรบกวน และมีปัญหาในการสร้างค่าความต้านทานสูง ๆ ลงบนวงจรรวม

2. วงจรชั้นบันไดของความต้านทาน หรือ R-2R แลตเตอร์  
( R/2R Ladder )

วงจรชนิดนี้จะใช้ค่าความต้านทานเพียง 2 ค่า ทำให้ค่าความต้านทานไม่สูงมากนัก และทำให้มีความถูกต้องมากยิ่งขึ้นได้ ด้วยการใช้ค่าความต้านทานเพียงค่าเดียวสำหรับทั้งวงจร โดยใช้ตัวต้านทานที่มีค่าความต้านทาน R จำนวน 2 ตัวต่ออนุกรมกัน สำหรับใช้แทนค่าความต้านทาน 2R ในวงจร ค่าความต้านทานที่ใช้จะขึ้นอยู่กับโหนดด้วย ( $R_L$  ในรูปที่ 2.33) ซึ่งโหนดที่จะไปต่อก็คือ ออปแอมป์ที่ใช้เป็นตัวเปรียบเทียบกับค่าแรงดันนั่นเอง



รูปที่ 2.33 วงจร D/A แบบชั้นบันไดของความต้านทาน

วงจรแบบนี้ ต้องการจำนวนตัวต้านทานเป็น 2 เท่าของวงจรเวจรีซีสเตอร์คือต้องการ  $2n+1$  ตัว แต่ค่าความต้านทานที่ต้องการมีเพียง 2 ค่าคือ R และ 2R ดังนั้นปัญหาทางด้านสัญญาณรบกวน และการสร้างตัวต้านทานบนวงจรรวมจึงลดลง และหากต้องการเพิ่มจำนวนบิตให้มากขึ้น ก็เพียงแต่ต่อส่วน R/2R เพิ่มเข้าไปเท่านั้น

## 2.2.6 จอแสดงผลแบบผลึกเหลว

ผลึกเหลวเป็นสารที่รวมกันอย่างได้สัดส่วน ระหว่างของเหลวกับผลึก จุดหลอมเหลวของสารชนิดนี้อยู่ในช่วงอุณหภูมิที่เรียกว่า เมโซเฟส (mesophase) ซึ่งโมเลกุลของสารสามารถเคลื่อนที่ได้เหมือนดังของเหลว แต่สารชนิดนี้ถูกจัดอยู่ในประเภทเดียวกับผลึกชนิดที่เป็นของแข็งทั่ว ๆ ไป แผ่นสารผลึกเหลวสามารถเปลี่ยนตัวเองจากใสกลายเป็นทึบแสง หรือจากทึบแสงกลายเป็นใสได้ โดยการป้อนแรงดันเข้าไป ซึ่งคุณสมบัตินี้ก็คือ หลักการพื้นฐานของจอแสดงผลแบบผลึกเหลว (Liquid Crystal Display , LCD)

ในปัจจุบัน ได้มีการนำเอา LCD มาใช้ในส่วนแสดงผลของอุปกรณ์ต่าง ๆ มากมาย โดย LCD ที่นำมาใช้นี้สามารถแบ่งออกได้เป็น

1. Characteristic LCD module
2. Graphic LCD module
3. Segment display module

โดยในแต่ละแบบนี้มีส่วนประกอบใหญ่ ๆ แบ่งได้เป็น


1. Dot matrix LCD เป็นตัวแสดงผลให้เรามองเห็นในลักษณะการปิดและเปิด
2. วงจรขับแรงดัน เป็นตัวรับสัญญาณจากตัวควบคุมมาขับผลึก LCD
3. วงจรควบคุม เป็นตัวรับข้อมูลจากอุปกรณ์ภายนอกมาและจัดการควบคุม LCD module ให้ทำงานแสดงผลต่าง ๆ เช่น การลบจอภาพ การเกิดตัวอักษร

ในการศึกษาการทำงานและใช้งาน LCD module จำเป็นที่จะต้องเข้าใจในส่วนวงจรควบคุม ซึ่งก็คือจะต้องเข้าใจในหลักการทำงานของไอซีที่ใช้ควบคุมคือ ไอซีเบอร์ HD44780 นั้นเอง

### HD44780

HD44780 เป็นไอซี LSI ที่ใช้ควบคุม LCD โดยแสดงผลในรูปตัวอักษรหรือสัญลักษณ์ต่าง ๆ สามารถต่อใช้งานแบบ 4 บิตหรือ 8 บิตก็ได้ โดยถ้าต่อแบบ 4 บิตจะต่อที่ DB7-DB4 เท่านั้น โดยข้อมูลครั้งแรกที่ส่งนั้น HD44780 จะถือเป็นข้อมูล 4 บิตบน และข้อมูลที่ส่งต่อมานั้นเป็นข้อมูล 4 บิตล่าง

## การต่อใช้งานเข้ากับพอร์ตอินพุท/เอาต์พุท



รูปที่ 2.34 การต่อขาสัญญาณต่าง ๆ ของ HD44780

จากวงจรเป็นการต่อ 8255 ให้เข้าใช้กับ LCD โดยเราจะจำลองสัญญาณต่าง ๆ ขึ้นมาโดยการใช้พอร์ต A และพอร์ต B โดยพอร์ต A จะให้เป็นพอร์ตข้อมูล และพอร์ต B เป็นสัญญาณควบคุม

เมื่อเริ่มเปิดไฟป้อนให้ HD44780 นั้นก็จะทำการรีเซ็ตตัวเองโดยจะใช้เวลาประมาณ  $10^{-6}$  วินาที หลังจากไฟ VDD ถึง 4.5 โวลต์แล้ว โดยจะเซ็ตตัวเองดังนี้

1. DISPLAY CLEAR จะทำการลบข้อมูลจอภาพ LCD
2. FUNCTION SET โดยจะเซ็ตค่าภายในดังนี้
  - DL = 1 เป็นการเซ็ตให้การติดต่อแบบ 8 บิต
  - N = 0 เซ็ตเป็น 1 บรรทัดการแสดงผล
  - F = 0 ตัวอักษรแบบ 5x7
3. DISPLAY ON/OFF
  - D = 0 DISPLAY OFF
  - C = 0 CURSOR OFF
  - B = 0 BLINK OFF
4. ENTRY MODE SET
  - I/D = 1 เพิ่มค่าเคาน์เตอร์ขึ้น 1
  - S = 0 NO SHIFT

รายละเอียดการใช้งาน LCD module ดูได้จากภาคผนวก ข

### บทที่ 3

#### หลักการการทำงานของเครื่องควบคุมอุปกรณ์ทางโทรศัพท์

ส่วนประกอบที่สำคัญของเครื่องควบคุมอุปกรณ์ทางโทรศัพท์ มี 4 ส่วน คือ

3.1 ส่วนตรวจสอบสัญญาณกริ่งโทรศัพท์และถอดรหัส DTMF

3.2 ส่วนการทำงานของไมโครโปรเซสเซอร์

3.3 ส่วนโปรแกรมควบคุมการทำงาน

3.4 ส่วนจ่ายกระแสไฟตรง


ในภาวะปกติที่ไม่มีการสั่งงานนั้น เครื่องควบคุมอุปกรณ์ทางโทรศัพท์จะวนทำงานดังนี้คือ แสดงเวลาบนจอแสดงผล เตือนเวลาด้วยเสียงดนตรีทุก ๆ ชั่วโมง ตรวจสอบและควบคุมเวลาเปิด-ปิดอุปกรณ์แต่ละชั้น โดยการเปรียบเทียบเวลานั้น จะอ่านข้อมูลจากวงจรมานาฬิกา และใช้วงจรโซลิตสแตทรีเลย์ควบคุมการเปิด-ปิดอุปกรณ์ไฟฟ้า แต่เมื่อมีการติดต่อสั่งงานเข้ามาโดยมีสัญญาณกริ่งดังขึ้น สัญญาณกริ่งที่เป็นสัญญาณไฟสลับขนาด 100 โวลท์นั้น ก็จะเข้าสู่วงจรตรวจสอบสัญญาณกริ่ง เพื่อแปลงให้เป็นสัญญาณพัลส์ขนาด 0-5 โวลท์ เพื่อส่งไปยังขาอินเทอร์เฟซของไมโครโปรเซสเซอร์ โปรแกรมส่วนตอบสนองการอินเทอร์เฟซก็จะนับจำนวนพัลส์ซึ่งสอดคล้องกับจำนวนสัญญาณกริ่งที่ดังเข้ามา เมื่อจำนวนสัญญาณกริ่งครบ 5 ครั้งก็จะส่งข้อมูลไปควบคุมให้วงจรถัด-ต่อคู่สาย ทำการเชื่อมต่อคู่สายเข้าสู่วงจรถอดรหัส DTMF หลังจากนั้นผู้สั่งงานจะได้ยินเสียงพูด และสัญญาณให้ป้อนรหัสผ่านจำนวน 6 ตัว โดยการกดปุ่มโทรศัพท์ซึ่งจะให้สัญญาณ DTMF ส่งมาตามเครือข่ายโทรศัพท์เข้าสู่วงจรถอดรหัส DTMF ซึ่งจะได้เอาท์พุทเป็นสัญญาณดิจิทัลป้อนเป็นข้อมูลให้แก่ไมโครโปรเซสเซอร์ใช้ประมวลผล ถ้ารหัสที่ป้อนผิดพลาด โปรแกรมก็จะส่งข้อมูลไปควบคุมให้วงจรถัด-ต่อคู่สาย ทำการตัดคู่สายออกจากวงจรถอดรหัส DTMF ทันที แต่ถ้ารหัสผ่านถูกต้อง ผู้สั่งงานก็จะได้ยินเสียงพูดและสัญญาณให้ป้อนหมายเลขและเวลาเปิด-ปิดอุปกรณ์โดยการกดปุ่มโทรศัพท์อีก โดยการป้อนหมายเลขอุปกรณ์นั้นจะต้องอยู่ระหว่าง 1-8 และเวลาเปิดอุปกรณ์นั้นต้องมากกว่าเวลาในปัจจุบัน และเวลาปิดอุปกรณ์ต้องมากกว่าเวลาเปิดอุปกรณ์ ถ้าไม่เป็นไปตามเงื่อนไขดังกล่าว ก็จะได้ยินเสียงพูดและเสียงสัญญาณแจ้งข้อมูลผิดพลาดพร้อมทั้งให้ป้อนข้อมูลใหม่จนกว่าข้อมูลจะเป็นไปตามเงื่อนไข ซึ่งสัญญาณเสียงพูดและเสียง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปเผยแพร่โดยไม่ได้รับอนุญาต  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดลอกเนื้อที่ 47 และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


สัญญาณนั้น เกิดขึ้นจากการทำงานของวงจรแปลงสัญญาณดิจิทัลเป็นอนาลอกขนาด 8 บิต เมื่อรับข้อมูลครบแล้วจะมีเสียงพูดและเสียงสัญญาณให้เลือกว่า ต้องการป้อนข้อมูลให้แก่อุปกรณ์อื่นอีกหรือไม่ โดยถ้าต้องการทำงานต่อก็ให้กดหมายเลข 1 โปรแกรมจะวนรับหมายเลขอุปกรณ์และเวลาเปิด-ปิดอุปกรณ์อีก ถ้าไม่ต้องการทำงานต่อก็ให้กดหมายเลขอื่นที่ไม่ใช่หมายเลข 1 เครื่องควบคุมอุปกรณ์ทางโทรศัพท์ก็จะกลับเข้าทำงานในภาวะปกติต่อไป สำหรับการป้อนข้อมูลนั้นจะต้องกด หรือปล่อยปุ่มโทรศัพท์ภายในเวลา 1 นาที ถ้าเกินเวลา โปรแกรมก็จะส่งข้อมูลไปควบคุมให้วงจรตัด-ต่อคู่สาย ทำการตัดคู่สายออกจากวงจรถอดรหัส DTMF และระหว่างการป้อนข้อมูลต่าง ๆ นั้น ถ้าเราต้องการสิ้นสุดการสั่งงานในทันทีก็ให้กดปุ่มเครื่องหมาย \* เครื่องควบคุมอุปกรณ์ทางโทรศัพท์ก็จะกลับเข้าทำงานในภาวะปกติทันที



## ขั้นตอนการใช้งานเครื่องควบคุมอุปกรณ์ทางโทรศัพท์




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 3.2 บล็อกไดอะแกรมของเครื่องควบคุมอุปกรณ์ทางโทรศัพท์

## แผนผังการทำงานของเครื่องควบคุมอุปกรณ์ทางโทรศัพท์


### การทำงานในภาวะปกติ






# แผนผังการทำงานของเครื่องควบคุมอุณหภูมิห้องโทรศัพท์


## การทำงานของเมื่อมีการสั่งงาน




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อ-53- เท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 -54-  
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 -55-  
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



### 3.1 ส่วนตรวจสอบสัญญาณกริ่งโทรศัพท์ และถอดรหัส DTMF

แบ่งเป็น 3 ส่วน คือ

- 3.1.1 วงจรตรวจสอบสัญญาณกริ่งทำหน้าที่ตรวจสอบสัญญาณกริ่งจากโทรศัพท์ แล้วจัดสัญญาณให้เป็นพัลส์ที่เหมาะสมเพื่อส่งไปยังขาอินเทอร์รัพท์ของไมโครโปรเซสเซอร์ เพื่อใช้ในการนับจำนวนเสียงกริ่งโทรศัพท์
- 3.1.2 วงจรตัด-ต่อคู่สายโทรศัพท์ ทำหน้าที่เชื่อมต่อคู่สายโทรศัพท์เข้าสู่เครื่องควบคุมอุปกรณ์ทางโทรศัพท์ หลังจากได้รับจำนวนกริ่งโทรศัพท์ครบตามจำนวนที่ตั้งไว้ และตัดคู่สายโทรศัพท์เมื่อสิ้นสุดการทำงานหรือเกิดความผิดพลาดระหว่างทำงาน
- 3.1.3 วงจรถอดรหัส DTMF ทำหน้าที่ถอดรหัส DTMF จากคู่สายโทรศัพท์ให้อยู่ในรูปรหัส BCD พร้อมสัญญาณสตروب เพื่อเป็นข้อมูลส่งไปยังไมโครโปรเซสเซอร์ใช้ประมวลผล



รูปที่ 3.4 วงจรส่วนตรวจจับสัญญาณเครื่องโทรศัพท์และถอดรหัส DTMF


### 3.1.1 วงจรตรวจสอบสัญญาณกริ่งโทรศัพท์

#### หน้าที่การทำงาน

ตรวจสอบว่ามีสัญญาณกริ่งเข้ามาหรือไม่ โดยถ้ามีสัญญาณกริ่งซึ่งเป็นสัญญาณไฟสลักระดับ 100 โวลต์เรียกเข้ามาที่ตู้สายโทรศัพท์ที่มีเครื่องควบคุมอุปกรณ์ทางโทรศัพท์ต่อพ่วงอยู่ วงจรตรวจสอบสัญญาณกริ่งก็จะทำงานโดยจะแปลงสัญญาณกริ่งให้เป็นสัญญาณพัลส์ที่อยู่ในช่วง 0-5 โวลต์ แล้วนำสัญญาณพัลส์นี้ไปเชื่อมต่อกับขาอินเทอร์รัพท์ INT ของไมโครโปรเซสเซอร์

#### หลักการทำงาน

เมื่อมีสัญญาณกริ่งซึ่งเป็นสัญญาณไฟสลักระดับ 100 โวลต์ 25 เฮิร์ตซ์พร้อมอยู่บนสัญญาณไฟตรง 48 โวลต์ ผ่านส่วนแรกของวงจรตรวจสอบสัญญาณกริ่งซึ่งมีตัวเก็บประจุต่ออยู่นั้น จะทำให้สัญญาณไฟตรงไม่สามารถที่จะผ่านไปได้อีก และมีตัวต้านทานเป็นตัวจำกัดกระแสที่ป้อนเข้ามา ส่วนซีเนอร์ไดโอด 2 ตัวที่ต่อติดกันนั้น จะทำหน้าที่ลดแรงดันไฟฟ้าที่คร่อมตัวมัน ให้มีค่าเท่ากับแรงดันไบอัสย้อนกลับสูงสุดของซีเนอร์ไดโอดเอง สัญญาณที่ได้ออกมาจะมีทั้งด้านบวกและลบ แรงดันไฟฟ้าที่ได้จะต่อเข้ากับขา 1 และ 2 ของออปโตคัปเบิล โดยมีไดโอดต่อคร่อมแบบย้อนกลับไว้กับขา 1 และ 2 ส่วนเอาต์พุตของออปโตคัปเบิลนั้น จะต่อคร่อมเข้ากับวงจรดังรูปที่ 3.5 ในกรณีที่ไม่มีสัญญาณกริ่งเรียกเข้ามา ออปโตคัปเบิลจะยังไม่ทำงาน และที่ด้านเอาต์พุตของวงจรจะมีค่าเป็นสัญญาณไฟตรงเท่ากับ 5 โวลต์ ถ้ามีสัญญาณกริ่งเรียกเข้ามา จะทำให้มีแรงดันตกคร่อมที่ออปโตคัปเบิลด้านอินพุต ออปโตคัปเบิลจะทำงานโดยขา 4 และ 5 จะต่อเชื่อมกัน ได้เอาต์พุตของวงจรนี้มีแรงดันเป็น 0 โวลต์ โดยมีตัวต้านทานกับตัวเก็บประจุเป็นวงจรกรองทางด้านเอาต์พุต เอาต์พุตที่ได้จะนำมาเป็นอินพุตของแอมป์ เกทสองตัวที่ต่อกันเป็นบัฟเฟอร์ที่เป็นซิมิทริกเกอร์ ทำให้เวลาที่มีสัญญาณกริ่งเข้ามา ช่วงที่มีเสียงกริ่งดังจะได้สัญญาณเอาต์พุตของวงจรตรวจสอบสัญญาณกริ่งเป็นสัญญาณลอจิกต่ำ ส่วนกรณีที่ไม่มีสัญญาณกริ่ง ที่ด้านเอาต์พุตก็จะได้สัญญาณลอจิกสูง ดังนั้นเมื่อมีสัญญาณกริ่งเข้ามา สัญญาณที่ด้านเอาต์พุตของวงจรตรวจสอบสัญญาณกริ่ง ก็จะมีลักษณะของสัญญาณพัลส์ตามลักษณะของช่วงเสียงกริ่งที่ตั้งขึ้น สัญญาณพัลส์ที่ได้จะส่งไปยังขาอินเทอร์รัพท์ INT ของไมโครโปรเซสเซอร์ต่อไป




รูปที่ 3.5 วงจรตรวจสอบสัญญาณกริ่ง

### 3.1.2 วงจรตัด-ต่อคู่สายโทรศัพท์ หน้าที่การทำงาน

ใช้ตัด-ต่อตัวต้านทานขนาด 560 โอห์มคร่อมคู่สาย เพื่อทำหน้าที่เสมือน มีการยก และวางหูโทรศัพท์ตามลำดับ

#### หลักการทำงาน

วงจรตัด-ต่อคู่สายโทรศัพท์นั้นเป็นวงจรรีเลย์ให้ทำงานเป็นสวิทช์ตัด-ต่อ ตัวต้านทาน 560 โอห์มคร่อมคู่สาย เพื่อให้แรงดันตกคร่อมคู่สายลดลงตามเกณฑ์ กำหนด ทำให้เสมือนมีการยกหูโทรศัพท์ โดยรีเลย์นั้นสามารถทำงานได้โดยให้ แรงดันไฟฟ้าคร่อมรีเลย์มีค่าอยู่ในช่วง  $\pm 10\%$  ของค่าแรงดันไฟฟ้าของตัวรีเลย์นั้น และกระแสที่ไหลผ่านต้องมีค่าตามการทำงานของรีเลย์ โดยเราใช้ทรานซิสเตอร์ เป็นตัวขับให้เกิดการทำงานของรีเลย์ ทำให้รีเลย์ต่อครบวงจร ซึ่งอินพุตของ ทรานซิสเตอร์มาจากสัญญาณลจิกของบิทที่ 5 ของพอร์ทหมายเลข 40H โดยทรานซิสเตอร์จะเริ่มทำงาน ก็ต่อเมื่อเราให้สัญญาณลจิกสูงแก่ทรานซิสเตอร์เท่านั้น และเมื่อทรานซิสเตอร์เริ่มทำงาน จะมีกระแสไหลจากขาคอลเลคเตอร์ไปยังขา อิมิตเตอร์โดยที่รีเลย์คอยล์จะมีไดโอดต่อไบอัสกลับอยู่ เพื่อให้เกิดกระแสไหลได้ ในกรณีที่มี เปลี่ยนแปลงกระแสผ่านขดลวดอย่างกะทันหัน เพื่อป้องกันไม่ให้กระแส ไปทำให้ทรานซิสเตอร์พังได้



รูปที่ 3.6 วงจรตัด-ต่อคู่สายโทรศัพท์


### 3.1.3 วงจรถอดรหัส DTMF

#### หน้าที่การทำงาน

รับสัญญาณ DTMF จากคู่สายแล้ว นำมาถอดรหัส DTMF ให้เป็นสัญญาณดิจิทัลที่เป็นข้อมูล 4 บิต พร้อมสัญญาณดิจิทัลที่เป็นสโตรบอีก 1 บิต เพื่อใช้เป็นข้อมูลส่งให้แก่ส่วนการทำงานของไมโครโปรเซสเซอร์

#### หลักการทำงาน

หลังจากต่อคู่สายโทรศัพท์แบบอัตโนมัติแล้ว มีสัญญาณ DTMF ถูกส่งมาตามคู่สาย สัญญาณนั้นจะเข้าทางอินพุทของไอซี MT8870 ซึ่งจะทำหน้าที่แปลงรหัส DTMF ให้เป็นสัญญาณดิจิทัลที่เป็นข้อมูล 4 บิต พร้อมทั้งสัญญาณสโตรบอีก 1 บิต ตามจำนวนรหัส DTMF ซึ่งมีทั้งหมด 16 รหัส สัญญาณทั้งหมดนี้จะถูกส่งต่อไปยังส่วนการทำงานของไมโครโปรเซสเซอร์ เพื่อเป็นข้อมูลในการประมวลผลและสั่งงานต่อไป



รูปที่ 3.7 วงจรถอดรหัส DTMF

### 3.2 ส่วนการทำงานของไมโครโปรเซสเซอร์

#### หน้าที่การทำงาน

1. รับสัญญาณพัลส์จากวงจรตรวจสอบสัญญาณกริ่งโทรศัพท์ เพื่อนำมาเข้าขาอินเทอร์รัพท์ INT ของไมโครโปรเซสเซอร์ เพื่อให้นับจำนวนกริ่งของโทรศัพท์
2. ส่งสัญญาณจากพอร์ตไปควบคุมรีเลย์ เพื่อทำให้วงจรตัด-ต่อคู่สายโทรศัพท์ทำงานเสมือนยกหูโทรศัพท์ ในกรณีที่เสียงกริ่งโทรศัพท์ครบตามจำนวนที่ตั้งไว้ และส่งสัญญาณจากพอร์ตไปควบคุมรีเลย์ เพื่อทำให้วงจรตัด-ต่อคู่สายโทรศัพท์หยุดการทำงานเสมือนวางหูโทรศัพท์ ในกรณีที่สิ้นสุดการทำงาน หรือเกิดความผิดพลาดระหว่างการทำงาน
3. รับสัญญาณดิจิทัลจำนวน 5 บิตจากวงจรถอดรหัส DTMF เข้าสู่พอร์ตเพื่อใช้เป็นข้อมูลในการประมวลผล และควบคุมอุปกรณ์
4. อ่านค่าเวลาจริง (Real time) จากวงจรมานาฬิกา เพื่อใช้เป็นข้อมูลในการประมวลผล
5. แปลงสัญญาณดิจิทัลเป็นสัญญาณเสียงออกคู่สายโทรศัพท์
6. ส่งสัญญาณควบคุมจอแสดงผล LCD เพื่อแสดงขั้นตอนต่าง ๆ ในระหว่างรับข้อมูลจากผู้ใช้งาน และแสดงเวลาในช่วงเวลาปกติ
7. ส่งสัญญาณจากพอร์ตไปควบคุมการทำงานของโซลิดสเตตรีเลย์ ในการเปิด-ปิดอุปกรณ์ตามเวลาที่สั่งไว้

#### หลักการทำงาน

การทำงานส่วนใหญ่ใช้ไมโครโปรเซสเซอร์เบอร์ Z84C11 เป็นหัวใจในการทำงาน เพื่อให้รับข้อมูลดังต่อไปนี้คือ

- สัญญาณพัลส์จากวงจรตรวจสอบสัญญาณกริ่งมาเข้าขาอินเทอร์รัพท์ INT
- สัญญาณดิจิทัล 5 บิตจากวงจรถอดรหัส DTMF มาเข้าพอร์ตรับข้อมูลหมายเลข 40H
- สัญญาณดิจิทัลจากวงจรมานาฬิกาเข้าพอร์ตรับข้อมูลหมายเลข OA1H-OA4H
- สัญญาณดิจิทัลที่เป็นค่า Busy Flag จากจอแสดงผลมาเข้าพอร์ตรับข้อมูลหมายเลข 84H

ใช้ส่งข้อมูลดังนี้คือ

- สัญญาณดิจิทัลจากบิทที่ 5 ของพอร์ทหมายเลข 40H เพื่อใช้ควบคุมการทำงานของรีเลย์ในวงจรตัด-ต่อคู่สายโทรศัพท์
- สัญญาณดิจิทัลจากพอร์ทหมายเลข 80H และ 82H เพื่อใช้ควบคุมการทำงานของจอแสดงผล
- สัญญาณดิจิทัลจากพอร์ทหมายเลข 50H เพื่อใช้ควบคุมการทำงานของวงจรโพลิตัสเตทรีเลย์
- สัญญาณดิจิทัลจากพอร์ทหมายเลข 30H เพื่อใช้ควบคุมการทำงานของวงจรแปลงสัญญาณดิจิทัลเป็นสัญญาณอนาล็อก




### 3.2.1 ส่วนรับสัญญาณพัลส์จากวงจรตรวจสอบสัญญาณกริ่งโทรศัพท์ หน้าที่การทำงาน

เชื่อมต่อสัญญาณพัลส์จากวงจรตรวจสอบสัญญาณกริ่งโทรศัพท์เข้ากับไมโครโปรเซสเซอร์ เพื่อใช้นับจำนวนเสียงกริ่งโทรศัพท์

#### หลักการทํางาน

สัญญาณพัลส์ที่ได้จากวงจรตรวจสอบสัญญาณกริ่งนั้น จะถูกส่งมาเป็นอินพุตของไอซี 74LS244 ซึ่งทำหน้าที่เป็นบัฟเฟอร์ข้อมูล โดยจะส่งเอาท์พุทที่ได้ไปยังขาอินเทอร์รัพท์ INT ของไมโครโปรเซสเซอร์ โดยจะรับสัญญาณอินเทอร์รัพท์ที่ขอบทาลงของสัญญาณพัลส์ จากนั้นไมโครโปรเซสเซอร์ก็จะเข้าทำงานในส่วนของโปรแกรมตอบสนองอินเทอร์รัพท์ต่อไป



รูปที่ 3.8 การเชื่อมต่อวงจรตรวจสอบสัญญาณกริ่งกับไมโครโปรเซสเซอร์

### 3.2.2 ส่วนส่งสัญญาณจากพอร์ตไปควบคุมรีเลย์

#### หน้าที่การทำงาน

ใช้เชื่อมต่อวงจรตัด-ต่อคู่สายโทรศัพท์กับไมโครโปรเซสเซอร์ เพื่อควบคุมการทำงานของรีเลย์ในวงจรตัด-ต่อคู่สายโทรศัพท์

#### หลักการทำงาน

เมื่อไมโครโปรเซสเซอร์ได้ทำการนับสัญญาณกริ่งจนครบกำหนดแล้ว ก็จะมีการส่งสัญญาณดิจิทัล ซึ่งเป็นสัญญาณลอจิกสูงไปยังอินพุตของวงจรตัด-ต่อคู่สาย เพื่อให้รีเลย์ทำการต่อคู่สายเข้าสู่วงจรถอดรหัส DTMF เมื่อสิ้นสุดการทำงานในส่วนโปรแกรมตอบสนองอินเทอร์รัพท์แล้ว ไมโครโปรเซสเซอร์ก็จะส่งสัญญาณลอจิกต่ำไปยังอินพุตของสัญญาณตัด-ต่อคู่สาย เพื่อหยุดการทำงานของรีเลย์เสมือนเป็นการวางหูโทรศัพท์ จากนั้นไมโครโปรเซสเซอร์ก็จะทำงานในโปรแกรมหลักดังเดิม


### 3.2.3 ส่วนรับสัญญาณดิจิทัล 5 บิตจากวงจรถอดรหัส DTMF

#### หน้าที่การทำงาน

เชื่อมต่อเอาต์พุตของวงจรถอดรหัส DTMF เข้าร่วมกับพอร์ตของไมโครโพรเซสเซอร์

#### หลักการทำงาน

สัญญาณดิจิทัลจากวงจรถอดรหัส DTMF ทั้ง 5 บิตนั้นจะส่งเข้าเป็นอินพุตของไอซี 74LS244 ซึ่งทำหน้าที่เป็นบัฟเฟอร์ข้อมูล โดยเอาต์พุตของไอซีจะส่งไปยังบิตที่ 0-4 ของพอร์ตหมายเลข 40H โดยส่งสัญญาณ Q1-Q4 จากวงจรถอดรหัส DTMF ให้แก่บิตที่ 0-3 เพื่อใช้บอกรหัสของปุ่มโทรศัพท์ที่กดเข้ามา ส่วนสัญญาณสโตรบจากวงจรถอดรหัส DTMF จะส่งให้แกบิตที่ 4 เพื่อใช้เป็นสัญญาณบอกการกด-ปล่อยปุ่มโทรศัพท์



รูปที่ 3.9 การเชื่อมต่อวงจรถอดรหัส DTMF กับไมโครโพรเซสเซอร์

### 3.2.4 ส่วนรับค่าเวลาจริงจากวงจรมานาฬิกา

#### หน้าที่การทำงาน


เพื่อเชื่อมต่อวงจรมานาฬิกากับไมโครโปรเซสเซอร์

#### หลักการทำงาน

ไมโครโปรเซสเซอร์จะอ่านข้อมูลจากวงจรมานาฬิกา โดยผ่านทางพอร์ตรับข้อมูล ดังนี้

- พอร์ตหมายเลข 0A1H อ่านค่า 1/100 วินาที
- พอร์ตหมายเลข 0A2H อ่านค่า วินาที
- พอร์ตหมายเลข 0A3H อ่านค่า นาที
- พอร์ตหมายเลข 0A4H อ่านค่า ชั่วโมง

ซึ่งข้อมูลเหล่านี้จะนำไปใช้ในการเปรียบเทียบเวลาที่ตั้งในโปรแกรมหลัก และโปรแกรมตอบสนองการอินเทอร์รัพท์



รูปที่ 3.10 การเชื่อมต่อวงจรมานาฬิกากับไมโครโปรเซสเซอร์


### 3.2.5 ส่วนแปลงสัญญาณดิจิทัลเป็นสัญญาณเสียงออกคู่สายโทรศัพท์ หน้าที่การทำงาน

เพื่อเชื่อมต่อวงจรแปลงสัญญาณดิจิทัลเป็นสัญญาณอนาลอกขนาด 8 บิตเข้ากับไมโครโปรเซสเซอร์

#### หลักการทํางาน

ไมโครโปรเซสเซอร์จะส่งข้อมูลผ่านทางพอร์ทหมายเลข 30H เพื่อให้ควบคุมวงจรแปลงสัญญาณดิจิทัลเป็นสัญญาณอนาลอกแบบ R-2R โดยมีจุดประสงค์ในการกำเนิดเสียงสัญญาณต่าง ๆ เช่น สัญญาณการให้ป้อนข้อมูล สัญญาณข้อมูล ถูกต้องและข้อมูลผิดพลาด เสียงดนตรีรวมทั้งสัญญาณเสียงพูดด้วย





รูปที่ 3.11 การเชื่อมต่อวงจรแปลงสัญญาณดิจิทัลเป็นอนาลอกกับไมโครโปรเซสเซอร์

### 3.2.6 ส่วนส่งสัญญาณควบคุมจอแสดงผล LCD

#### หน้าที่การทำงาน


เพื่อเชื่อมต่อจอแสดงผลกับไมโครโปรเซสเซอร์

#### หลักการทำงาน

จอแสดงผล LCD นี้จะเชื่อมต่อกับพอร์ทหมายเลข 80H, 82H และ 84H ซึ่งพอร์ทเหล่านี้จะรับส่งข้อมูลดังนี้

- พอร์ทหมายเลข 80H เป็นพอร์ทส่งข้อมูลตัวอักษรให้จอแสดงผล
- พอร์ทหมายเลข 82H เป็นพอร์ทส่งสัญญาณควบคุมจอแสดงผล
- พอร์ทหมายเลข 84H เป็นพอร์ทรับค่า Busy Flag จากจอแสดงผล

โดยโปรแกรมส่วนควบคุมจอแสดงผล LCD จะจำลองสัญญาณต่าง ๆ ขึ้นเพื่อใช้ในการกำหนดค่าเริ่มต้น ส่งข้อมูลตัวอักษร และลบจอภาพ แล้วส่งสัญญาณเหล่านี้ไปยังจอแสดงผลตามช่วงเวลาการทำงานของจอแสดงผลนั้น



รูปที่ 3.12 การเชื่อมต่อจอแสดงผลกับไมโครโปรเซสเซอร์


### 3.2.7 ส่วนส่งสัญญาณควบคุมโซลิดสเตทรีเลย์

#### หน้าที่การทำงาน

เพื่อเชื่อมต่อวงจรโซลิดสเตทรีเลย์กับไมโครโปรเซสเซอร์

#### หลักการทำงาน

ไมโครโปรเซสเซอร์จะส่งข้อมูลผ่านพอร์ทหมายเลข 50H ไปยังภาคอินพุทของวงจรโซลิดสเตทรีเลย์ ซึ่งจะส่งมาให้ไอซี 74LS244 ซึ่งเป็นบัฟเฟอร์ข้อมูล แล้วมาขับให้ทรานซิสเตอร์เบอร์ BC557 ทำงาน ทำให้ไอซี OPTICAL (PHOTO) MOC3082 เปลี่ยนสัญญาณจากไฟฟ้าให้เป็นสัญญาณทางแสงส่งไปยังภาคเอาต์พุท จะเป็นการทำงานในรูปลักษณะ Zero Switching โดยจะต่อวงจรกับไดรแอดก็ต่อเมื่อสัญญาณไฟสลับมีค่าใกล้เคียง 0 โวลท์ โดยถ้าข้อมูลจากพอร์ทหมายเลข 50H บิตใดเป็นสัญญาณลอจิกต่ำ วงจรโซลิดสเตทรีเลย์ที่ต่อด้วยก็จะทำงาน แต่ถ้าบิตนั้นเป็นสัญญาณลอจิกสูง วงจรโซลิดสเตทรีเลย์ที่ต่อด้วยก็จะหยุดทำงานทันที



รูปที่ 3.13 การเชื่อมต่อแผ่นวงจรโซลิดสเตทรีเลย์กับไมโครโปรเซสเซอร์

### 3.3 ส่วนโปรแกรมควบคุมการทำงาน

แบ่งเป็น 3 ส่วน คือ

#### 3.3.1 โปรแกรมหลักในการทำงาน

#### 3.3.2 โปรแกรมตอบสนองสัญญาณอินเทอร์รัพท์

#### 3.3.3 โปรแกรมสนับสนุนการทำงาน

ในภาวะปกตินี้ เครื่องควบคุมอุปกรณ์ทางโทรศัพท์นี้ จะทำงานในส่วนของโปรแกรมหลัก (Main Program) คือทำหน้าที่แสดงเวลาที่แท้จริง ตรวจสอบและควบคุมเวลาเปิด-ปิดอุปกรณ์แต่ละชิ้น แต่ในกรณีที่ไม่มีคนอยู่ที่ที่มีเครื่องควบคุมอุปกรณ์ทางโทรศัพท์ติดตั้งอยู่ และมีการติดต่อเข้ามาที่โทรศัพท์เลขหมายนี้ สัญญาณกริ่งโทรศัพท์จะถูกส่งมาที่วงจรตรวจสอบสัญญาณกริ่ง แล้วเครื่องควบคุมอุปกรณ์ทางโทรศัพท์ก็จะเข้าสู่โปรแกรมตอบสนองสัญญาณอินเทอร์รัพท์ ซึ่งจะทำหน้าที่นับจำนวนเสียงกริ่งโทรศัพท์ ขั้วรีเลย์ในวงจรตัด-ต่อคู่สาย และรับข้อมูลจากการกดปุ่มโทรศัพท์เพื่อใช้เป็นข้อมูลให้แก่โปรแกรมหลัก โดยการทำงานของโปรแกรมสองส่วนนี้ จะมีโปรแกรมสนับสนุนช่วยในการทำงานด้วย อาทิเช่น โปรแกรมย่อยตรวจสอบการกดปุ่มโทรศัพท์ โปรแกรมย่อยกำเนิดเสียง โปรแกรมย่อยควบคุมการทำงานของจอแสดงผล โปรแกรมย่อยหน่วงเวลา โปรแกรมย่อยแปลงรหัส BCD และ ASCII

### 3.3.1 โปรแกรมหลักในการทำงาน

โปรแกรมหลักนี้ จะทำงานในช่วงเวลาปกติ ที่ไม่มีการเรียกเลขหมาย โทรศัพท์ที่มีเครื่องควบคุมอุปกรณ์ทางโทรศัพท์ที่ติดตั้งอยู่ ซึ่งแบ่งเป็น 6 โปรแกรมย่อย ดังนี้คือ

- 3.3.1.1 โปรแกรมกำหนดค่าเริ่มต้นของการทำงาน : MAIN
- 3.3.1.2 โปรแกรมแสดงเวลาที่แท้จริง : RTC
- 3.3.1.3 โปรแกรมตรวจสอบเวลาและเตือนทุก ๆ 1 ชั่วโมง : ALARM
- 3.3.1.4 โปรแกรมตรวจสอบเวลาเปิด-ปิดอุปกรณ์ : CHECK
- 3.3.1.5 โปรแกรมตรวจสอบเวลา 00:01 น. เพื่อลบเวลาเปิด-ปิดอุปกรณ์ : CHKCLR
- 3.3.1.6 โปรแกรมควบคุมเวลาเปิด-ปิดอุปกรณ์ : CONTRL

### 3.3.1.1 โปรแกรมกำหนดค่าเริ่มต้นของการทำงาน : MAIN

#### หน้าที่การทำงาน

ใช้กำหนดค่าเริ่มต้นของสแตคพอยน์เตอร์และจอแสดงผล การทำงานของพอร์ตต่าง ๆ แล้วลบข้อมูลในหน่วยความจำเพื่อจองไว้ใช้งาน

#### หลักการการทำงาน

ในการทำงานของโปรแกรมทั้งหมดนั้น เราจะกำหนดค่าเริ่มต้นของสแตคพอยน์เตอร์ไว้ที่ 0A00H และกำหนดให้พอร์ตหมายเลข 50H และ 30H เป็นพอร์ตส่งข้อมูล เพื่อใช้ในการควบคุมอุปกรณ์ และควบคุมวงจรแปลงสัญญาณดิจิทัลเป็นสัญญาณอนาลอกขนาด 8 บิต ตามลำดับ ส่วนพอร์ตหมายเลข 40H นั้นกำหนดให้เป็นพอร์ตรับข้อมูล เพื่อให้รับข้อมูลจากการกดปุ่มโทรศัพท์ ยกเว้นบิตที่ 5 เท่านั้น ที่เป็นบิตสำหรับส่งข้อมูล เพื่อให้ควบคุมการทำงานของรีเลย์ในวงจรตัด-ต่อคู่สาย ลำดับต่อมาจะทำการลบข้อมูลในหน่วยความจำตำแหน่งที่ 8000H-8037H เพื่อจองไว้ใช้งาน แล้วกำหนดค่าเริ่มต้นของจอแสดงผลให้มีการติดต่อกับไมโครโปรเซสเซอร์แบบ 8 บิต ขนาดตัวแบบ 5x7 ต่อหนึ่งตัวอักษร เปิดหน้าจอภาพ ไม่แสดงเคอร์เซอร์ เมื่อเขียนหรืออ่านข้อมูลแล้วตำแหน่ง DD RAM เพิ่มขึ้น การแสดงผลแบบเคอร์เซอร์ถูกดันไปทางขวา ส่วนข้อมูลจะอยู่กับที่ แล้วแสดงตัวอักษร และเสียงดนตรี แล้วกำหนดให้มีการยอมรับการอินเทอร์รัพท์ในโหมด 1 พร้อมทั้งวนแสดงเวลาบนจอแสดงผล เตือนเวลาทุกชั่วโมงด้วยเสียงดนตรี ตรวจสอบและควบคุมเวลาเปิด-ปิดอุปกรณ์

### 3.3.1.2 โปรแกรมแสดงเวลาแท้จริง : RTC

หน้าที่การทำงาน

ใช้อ่านค่าเวลาจากวงจรมานาฬิกาแล้วแสดงเวลาบนจอแสดงผล

หลักการทำงาน

เริ่มต้นเขียนจากหน้าบนจอแสดงผล แล้วอ่านค่า 1/100 วินาที วินาที นาที และชั่วโมง จากวงจรมานาฬิกาผ่านพอร์ตหมายเลข OA1H-OA4H ตามลำดับ มาแปลงเป็นรหัสแอสกีแล้วแสดงผลออกจอแสดงผล โดยให้โปรแกรมสนับสนุนที่ชื่อ DSPLCD จากนั้นเขียนจากหลังลงบนจอแสดงผล



### 3.3.1.3 โปรแกรมตรวจสอบเวลา และเตือนทุกๆ 1 ชั่วโมง : ALARM

หน้าที่การทำงาน

ใช้ตรวจสอบเวลาและเตือนทุกๆ 1 ชั่วโมง

หลักการทำงาน

โปรแกรมย่อยนี้จะอ่านค่าเศษหนึ่งส่วนร้อยวินาทีจากวงจรมานาฬิกา แล้วเปรียบเทียบกับ 00H ถ้าไม่เป็นจริงก็จะออกจากโปรแกรมย่อย แต่ถ้าเป็นจริงก็จะอ่านค่าวินาทีมาเปรียบเทียบกับ 00H ถ้าไม่เป็นจริงก็จะออกจากโปรแกรมย่อย แต่ถ้าเป็นจริงก็จะอ่านค่านาทีมาเปรียบเทียบกับ 00H อีกครั้งหนึ่ง ถ้าไม่เป็นจริงก็จะออกจากโปรแกรมย่อย แต่ถ้าเป็นจริงก็แสดงว่าครบ 1 ชั่วโมงแล้วก็จะกำเนิดเสียงดนตรีโดยใช้โปรแกรมสนับสนุนที่ชื่อ Title



### 3.3.1.4 โปรแกรมตรวจสอบเวลาเปิด-ปิดอุปกรณ์ : CHECK

หน้าที่การทำงาน

ใช้ตรวจสอบเวลาเปิด-ปิดของอุปกรณ์แต่ละตัว

หลักการทำงาน

โปรแกรมนี้จะประกอบด้วยโปรแกรมย่อยตรวจสอบเวลาเปิด-ปิดอุปกรณ์ ทั้ง 8 ตัว โดยลักษณะโปรแกรมย่อยจะเหมือนกัน จะแตกต่างกันตรงที่การกระทำที่บันทึกของข้อมูลที่ตำแหน่งความจำที่จองไว้ใช้ในการทำงาน โดยโปรแกรมย่อยนี้จะใส่เวลาเปิดอุปกรณ์ไว้ที่รีจิสเตอร์ BC ส่วนเวลาปิดจะเก็บไว้ที่รีจิสเตอร์ DE แล้วอ่านค่าเวลาปัจจุบันมาเก็บไว้ที่รีจิสเตอร์ HL จากนั้นทำการเปรียบเทียบเวลาเปิด โดยถ้าเวลาปัจจุบันน้อยกว่าเวลาเปิด ก็จะกำหนดให้อุปกรณ์ตัวนั้นปิด จากนั้นเปรียบเทียบเวลาปิดอุปกรณ์ ถ้าเวลาปัจจุบันมากกว่าเวลาปิดอุปกรณ์ก็จะกำหนดให้อุปกรณ์ตัวนั้นเปิด ถ้าไม่เป็นจริงทั้งสองกรณี ก็จะกำหนดให้อุปกรณ์ตัวนั้นเปิด โดยจะกำหนดตำแหน่งของหน่วยความจำที่ 80D1H เป็นตำแหน่งที่ใช้เก็บค่าการเปิด-ปิดของแต่ละอุปกรณ์

3.3.1.5 โปรแกรมตรวจสอบเวลา 00:01 น. เพื่อลบเวลาเปิด-ปิดอุปกรณ์ :

CHKCLR

หน้าที่การทำงาน

ใช้ตรวจสอบเวลา 00:01 น. เพื่อจะทำการลบเวลาเปิด-ปิดอุปกรณ์  
จากหน่วยความจำ

หลักการทำงาน

โปรแกรมส่วนนี้จะอ่านค่าชั่วโมง นาที และวินาที แล้วเปรียบเทียบกับ  
เป็นเวลา 00:01 น. หรือไม่ ถ้าไม่เป็นจริงไม่ว่าในกรณีใดก็ตาม ก็จะออกจาก  
โปรแกรมย่อยนี้ แต่ถ้าเป็นจริงทุกประการ ก็จะทำการลบข้อมูลจากตำแหน่งของ  
หน่วยความจำที่จองไว้ เพื่อเก็บค่าเวลาเปิด-ปิดของอุปกรณ์ทั้งหมด



### 3.3.1.6 โปรแกรมควบคุมเวลาเปิด-ปิดอุปกรณ์ : CONTRL

หน้าที่การทำงาน

ใช้ควบคุมการทำงานของโซลิตสเตทรีเลย์ในการเปิด-ปิดอุปกรณ์

หลักการทํางาน

โปรแกรมส่วนนี้ จะนำค่าข้อมูลที่เป็นตัวกำหนดการเปิด-ปิดอุปกรณ์ในหน่วยความจำที่จองไว้มาออกที่พอร์ทส่งข้อมูลโดยค่าข้อมูลในหน่วยความจำนี้จะเก็บไว้ในตัวชี้ตำแหน่งหน่วยความจำที่ชื่อ WCONTRL ซึ่งค่านี้จะเปลี่ยนแปลงตามโปรแกรมย่อยการตรวจสอบเปิด-ปิดอุปกรณ์ทั้งหมด



### 3.3.2 โปรแกรมตอบสนองสัญญาณอินเทอร์รัพท์

แบ่งเป็น 4 ส่วนคือ

#### 3.3.2.1 โปรแกรมตรวจสอบและนับจำนวนสัญญาณกริ่งโทรศัพท์ :

GETRING

#### 3.3.2.2 โปรแกรมตรวจสอบรหัสผ่าน เพื่อต่อคู่สายเข้าสู่วงจรถอดรหัส

DTMF : GETPWD

#### 3.3.2.3 โปรแกรมรับรหัสข้อมูลจากการกดปุ่มโทรศัพท์ เพื่อใช้ในการ

ประมวลผล : GETDATA

#### 3.3.2.4 โปรแกรมลบหน้าจอแสดงผล : CLRSCR

โปรแกรมตอบสนองสัญญาณอินเทอร์รัพท์นี้ จะทำงานในช่วงที่มีการติดต่อ เลขหมายโทรศัพท์ที่มีเครื่องควบคุมอุปกรณ์ทางโทรศัพท์ติดตั้งอยู่ โดยจะเริ่มทำงาน เมื่อมีสัญญาณกริ่งโทรศัพท์เข้ามา หลักสำคัญในการทำงานคือ การรับข้อมูล และการตรวจสอบผลการป้อนข้อมูลต่าง ๆ เช่น รหัสผ่านเข้าการทำงาน หมายเลข อุปกรณ์ที่ต้องการสั่งเปิด-ปิด เวลาเปิด-ปิดอุปกรณ์ และการเลือกที่จะทำงานต่อ โดยการทำงานของโปรแกรมนี้อาจจะสิ้นสุด เมื่อป้อนรหัสผ่านผิดพลาด หรือเมื่อต้องการสิ้นสุดการทำงาน หรือรับข้อมูลครบสมบูรณ์แล้ว

### 3.3.2.1 โปรแกรมตรวจสอบและนับจำนวนสัญญาณกริ่งโทรศัพท์ : GETRING หน้าที่การทำงาน

ใช้ตรวจสอบและนับจำนวนสัญญาณกริ่งโทรศัพท์

#### หลักการทํางาน

โปรแกรมส่วนนี้ใช้หลักการเทียบเวลาที่ว่า สัญญาณกริ่งโทรศัพท์ที่ตั้งขึ้นนั้นจะดังติดต่อกันโดยห่างกันไม่เกิน 1 นาที ดังนั้น เมื่อมีสัญญาณกริ่งแรกเข้ามา ก็จะอ่านค่าเวลาขณะนั้นไว้ แล้วบวกเพิ่มไปอีก 1 นาที แล้วกำหนดให้เป็นเวลาสัญญาณกริ่งสุดท้าย เพื่อใช้ในการเปรียบเทียบกับเวลาที่สัญญาณกริ่งที่เข้ามาใหม่ โดยเวลาที่สัญญาณกริ่งที่เข้ามาใหม่จะต้องน้อยกว่าเวลาสัญญาณกริ่งสุดท้ายที่เก็บไว้ โปรแกรมจึงจะนับสัญญาณกริ่งนั้น แต่ถ้าไม่เป็นจริง แสดงว่าสัญญาณกริ่งที่เข้ามาใหม่นั้น เป็นการเรียกเลขหมายคนละครั้งกับสัญญาณกริ่งสุดท้าย โปรแกรมก็จะกำหนดให้เวลาที่สัญญาณกริ่งที่เข้ามาใหม่ที่บวกเพิ่ม 1 นาทีแล้ว เป็นเวลาสัญญาณกริ่งสุดท้ายแทน แล้วเริ่มต้นนับจำนวนสัญญาณกริ่งใหม่ และจะรีเซตบิทที่ 1 ของแฟลชทดสอบ แล้วออกจากโปรแกรม ในกรณีที่ เป็นจริง โปรแกรมก็จะทำการนับจำนวนสัญญาณกริ่งไปจนครบตามจำนวนที่ตั้งไว้ แล้วเซตบิทที่ 1 ของแฟลชทดสอบ

### 3.3.2.2 โปรแกรมตรวจสอบรหัสผ่านเพื่อเข้าสู่ส่วนรับข้อมูล : GETPWD หน้าที่การทำงาน

รับและตรวจสอบรหัสผ่านจากการกดปุ่มโทรศัพท์เพื่อเข้าสู่ส่วนรับข้อมูล

#### หลักการทำงาน

โปรแกรมส่วนนี้จะทำงานหลังจากนับสัญญาณกริ่งโทรศัพท์ครบตามกำหนด เริ่มต้นโดยส่งสัญญาณลोजิกสูงจากบิตที่ 5 ของพอร์ตหมายเลข 40H มาให้แก่วงจร รีบรีเลย์ เพื่อเชื่อมต่อตัวต้านทาน 560 โอห์มคร่อมคู่สาย ทำหน้าที่เสมือนมีการ ยกหูโทรศัพท์ แล้วทำการรับข้อมูลรหัสผ่านจากการกดปุ่มโทรศัพท์จำนวน 6 หมายเลข โดยเรียกใช้โปรแกรมย่อย GETPWD พร้อมตรวจสอบความถูกต้องของรหัส ที่ป้อนเข้ามาโดยใช้โปรแกรมย่อย CHKPWD ถ้ารหัสที่ป้อนผิดพลาด ก็จะทำการลบ จอแสดงผล แล้วออกจากโปรแกรมย่อย แต่ถ้าถูกต้องก็จะทำงานส่วนรับข้อมูลต่อไป

### 3.3.2.3 โปรแกรมรับข้อมูลเพื่อการประมวลผล : GETDATA

หน้าที่การทำงาน

ใช้รับรหัสข้อมูลที่เป็นหมายเลขอุปกรณ์ และเวลาเปิด-ปิดอุปกรณ์จากการกดปุ่มโทรศัพท์

#### หลักการทำงาน

โปรแกรมส่วนนี้จะทำการรับข้อมูลดังต่อไปนี้ คือ

- หมายเลขอุปกรณ์ 1-8 ที่ต้องการตั้งเวลาเปิด-ปิดอุปกรณ์
  - เวลาที่ต้องการให้อุปกรณ์ที่เลือกนั้น เปิด-ปิด
  - เมื่อสิ้นสุดการรับข้อมูล 1 ชุดแล้ว โปรแกรมจะให้ป้อนข้อมูลว่าต้องการใส่ข้อมูลสำหรับอุปกรณ์หมายเลขอื่นอีกหรือไม่ โดยถ้าต้องการทำงานต่อ ก็ให้กดปุ่มหมายเลข 1
  - ในระหว่างรับข้อมูลทุกขั้นตอน จะตรวจสอบการยกเลิกการทำงาน โดยถ้ามีการกดปุ่มเครื่องหมาย \* ก็จะออกจากโปรแกรมทันที
- โปรแกรมนี้จะมีการตรวจสอบความผิดพลาดทุกขั้นตอน ดังนี้
- การเลือกหมายเลขอุปกรณ์นั้น ต้องอยู่ระหว่าง 1-8 เท่านั้น เพราะเราตั้งอุปกรณ์ไว้ 8 อุปกรณ์ หมายเลขนอกเหนือจากนี้จะไม่ยอมรับ
  - การใส่เวลาเปิดอุปกรณ์นั้น ค่าเวลาที่ใส่ต้องมากกว่าเวลาในปัจจุบัน ถ้าเวลาเปิดอุปกรณ์น้อยกว่าเวลาปัจจุบันก็แจ้งความผิดพลาดพร้อมทั้งให้ใส่ค่าเวลาใหม่ จนกว่าจะได้ข้อมูลตามเงื่อนไข
  - การใส่เวลาปิดอุปกรณ์นั้น ค่าเวลาที่ใส่ต้องมากกว่าเวลาเปิดอุปกรณ์ ถ้าไม่เป็นตามเงื่อนไข ก็จะมีการแจ้งความผิดพลาด พร้อมทั้งให้ใส่ค่าเวลาใหม่ จนกว่าจะได้ข้อมูลตรงตามเงื่อนไข
  - การรับข้อมูลเพื่อทำงานต่อนั้น ถ้ามีการกดหมายเลขอื่นนอกจากหมายเลข 1 โปรแกรมก็จะออกจากการทำงานทันที

### 3.3.2.4 โปรแกรมลหน้าจอแสดงผล : CLRSCR

#### หน้าที่การทำงาน

ใช้ลจอภาพ ตัดการทำงานของรีเลย์ในวงจรตัด-ต่อคู่สายโทรศัพท์ และลบข้อมูลในหน่วยความจำที่เก็บเวลาสัญญาณครั้งสุดท้าย

#### หลักการทำงาน

โปรแกรมส่วนนี้ทำหน้าที่ลบข้อมูลบนจอแสดงผล โดยเรียกใช้โปรแกรมย่อย INITLCD พร้อมทำการตัดการทำงานของรีเลย์ในวงจรตัด-ต่อคู่สายโทรศัพท์ โดยส่งค่า 00H ออกที่บิตที่ 5 ของพอร์ทหมายเลข 40H และลบข้อมูลจากหน่วยความจำที่จองไว้ใช้เก็บเวลาสัญญาณครั้งสุดท้ายตั้งเข้ามาด้วย



### 3.3.3 โปรแกรมสนับสนุนการทำงาน

แบ่งเป็น 5 ส่วนคือ

3.3.3.1 โปรแกรมตรวจสอบการกดปุ่มโทรศัพท์ : SCANK

3.3.3.2 โปรแกรมแปลงรหัส BCD และ ASCII : BCD, ASCII

3.3.3.3 โปรแกรมกำเนิดเสียงพูดและเสียงดนตรี : VOICE, SOUND, SONG

3.3.3.4 โปรแกรมหน่วงเวลาการทำงาน : DELAY, DETIME

3.3.3.5 โปรแกรมควบคุมการทำงานของจอแสดงผล : INITLCD, GOTO, READ, WRBYTE, WRLINE, DSPLCD

โปรแกรมสนับสนุนการทำงานเหล่านี้ จะมีลักษณะเป็นโปรแกรมน้อยๆ ที่ทำงานสิ้นสุดภายในตัวโปรแกรมเอง โปรแกรมส่วนนี้จะช่วยให้โปรแกรมหลักในการทำงาน และโปรแกรมตอบสนองสัญญาณอินเทอร์เฟซทำงานได้อย่างมีประสิทธิภาพ และยืดหยุ่นต่อการตรวจข้อมูลต่าง ๆ ได้สะดวกขึ้น

### 3.3.3.1 โปรแกรมตรวจสอบการกดปุ่มโทรศัพท์ : SCANK

#### หน้าที่การทำงาน

ใช้ตรวจสอบการกดปุ่มโทรศัพท์ พร้อมกับเก็บค่ารหัสของปุ่มที่ถูกกดไว้ในรีจิสเตอร์ A ส่วนค่ารหัสแอสกีของปุ่มจะเก็บไว้ในรีจิสเตอร์ D

#### หลักการการทำงาน

โปรแกรมย่อยนี้จะรับข้อมูลที่เป็นเลขรหัส BCD จากไอซีถอดรหัส DTMF แล้วมาแปลงเป็นเลขฐานสิบหก และเลขรหัสแอสกี เพื่อใช้ในการคำนวณ การเปรียบเทียบ และการแสดงผลบนจอแสดงผล โดยในตอนต้นจะเก็บค่าของเวลาเริ่มต้นที่เรียกใช้งานโปรแกรมย่อยบวกกับอีก 1 นาที เพื่อใช้เป็นค่าอ้างอิงในการเปรียบเทียบในการตรวจสอบการกด-ปล่อยปุ่มโทรศัพท์ เพราะการกด-ปล่อยปุ่มโทรศัพท์นั้นต้องกดหรือปล่อยภายในช่วงเวลา 1 นาที ถ้าเกิน 1 นาทีแล้วยังไม่มีการกด-ปล่อยปุ่มโทรศัพท์ ก็จะออกจากโปรแกรมโดยอัตโนมัติ โดยเมื่อได้ค่าอ้างอิงแล้ว จะตรวจสอบการปล่อยปุ่มโทรศัพท์ โปรแกรมจะวนตรวจสอบจนกว่าจะมีการปล่อยปุ่มโทรศัพท์หรือหมดเวลา 1 นาที ถ้ามีการปล่อยปุ่มโทรศัพท์ ก็จะวนตรวจสอบการกดปุ่มโทรศัพท์ จนกว่าจะมีการกดปุ่มหรือหมดเวลา 1 นาที เมื่อมีการกดปุ่มแล้ว ก็จะตรวจสอบว่าเป็นหมายเลขในช่วง 0-\* หรือไม่ ถ้าไม่เป็นจริง ก็จะวนตรวจสอบการปล่อยปุ่มใหม่อีกครั้ง ถ้าเป็นการกดหมายเลข 0-9 ก็จะเก็บค่ารหัสของปุ่มที่กดไว้ในตัวชี้ตำแหน่งหน่วยความจำที่ชื่อ KEYIN และรีจิสเตอร์ A แล้วแปลงเป็นรหัสแอสกีเก็บไว้ในรีจิสเตอร์ D ถ้าเป็นการกด \* ก็จะแจ้งสิ้นสุดการทำงาน พร้อมทั้งออกจากโปรแกรมย่อยนี้

### 3.3.3.2 โปรแกรมแปลงรหัส BCD และ ASCII : BCD, ASCII

#### หน้าที่การทำงาน

ใช้แปลงเลขฐานสิบหกเป็นเลขรหัส BCD และ ASCII ตามลำดับ

#### หลักการการทำงานของโปรแกรม BCD

โปรแกรมย่อยนี้มีหน้าที่จัดเลขฐานสิบหกที่เป็นรหัสของปุ่มโทรศัพท์ให้เป็นลำดับในรูปของเลขฐานสิบ โดยจะทำงาน 2 ครั้ง เพื่อรับเลขฐานสิบหก 2 ตัว จากโปรแกรมย่อย การตรวจสอบการกดปุ่มโทรศัพท์ ซึ่งปกติจะให้หน่วยความจำในการเก็บค่า 2 ไบต์ แต่หลังจากใช้โปรแกรมนี้อแล้ว จะใช้หน่วยความจำเพียง 1 ไบต์เท่านั้น

#### หลักการการทำงานของโปรแกรม ASCII

โปรแกรมย่อยนี้ทำหน้าที่แปลงเลขฐานสิบหกให้อยู่ในรูปรหัสแอสกี โดยใช้เทคนิคการบวกค่าแบบเลขฐานสิบ ระหว่างเลขฐานสิบหกกับ 90H เมื่อได้ผลลัพธ์ก็บวกกับ 40H อีกครั้ง ผลลัพธ์เลขรหัสแอสกีจะอยู่ในรีจิสเตอร์ A หลังจากนั้นก็ออกจากโปรแกรม

### 3.3.3.3 โปรแกรมกำเนิดเสียง

#### หน้าที่การทำงานของโปรแกรม VOICE

ใช้กำเนิดเสียงพูดเพื่อใช้ตอบรับระหว่างการทำงานในช่วงรับข้อมูล

#### หลักการการทำงานของโปรแกรม VOICE

โปรแกรมย่อยนี้จะนำข้อมูลดิจิทัล ซึ่งเก็บไว้ในรูป 8 บิตมาแปลงเป็นเสียงพูดโดยส่งข้อมูลที่เก็บไว้เป็นชุดของประโยคคำพูดออกทางพอร์ต D ซึ่งเชื่อมต่อกับวงจรแปลงสัญญาณดิจิทัลเป็นสัญญาณอนาลอกขนาด 8 บิตอยู่ โดยให้หน่วยความจำ 3 กิโลไบต์ ต่อการทำงาน 1 ครั้ง ซึ่งสามารถเก็บข้อมูลได้ประมาณ 3 วินาที ต่อหนึ่งชุดประโยคคำพูด

#### หน้าที่การทำงานของโปรแกรม SOUND

ใช้กำเนิดเสียงสัญญาณต่างๆ

#### หลักการการทำงานของโปรแกรม SOUND

โปรแกรมย่อยนี้จะนำข้อมูลในรีจิสเตอร์ B กำหนดเป็นระดับของเสียง ข้อมูลในรีจิสเตอร์ C จะเป็นความถี่ ส่วนข้อมูลในรีจิสเตอร์ HL จะเป็นช่วงเวลากำเนิดเสียง โดยโปรแกรมจะทำการส่งข้อมูลออกที่พอร์ตส่งข้อมูล ซึ่งต่อกับวงจรแปลงสัญญาณดิจิทัลเป็นสัญญาณอนาลอกขนาด 8 บิตและลำโพง ดังนั้นเมื่อมีการเปิด-ปิดการส่งข้อมูล ก็จะทำให้เกิดเป็นพัลส์ความถี่ขึ้นตามค่าในรีจิสเตอร์ C มีระยะเวลาสั้นเท่ากับค่าในรีจิสเตอร์ HL มีฐานเวลาเท่ากับ 5 เมกะเฮิรตซ์

#### หน้าที่การทำงานของโปรแกรม SONG

ใช้กำเนิดเสียงดนตรี

#### หลักการการทำงานของโปรแกรม SONG

โปรแกรมย่อยนี้จะช่วยจัดรูปแบบของเสียงให้เป็นลักษณะตัวโน้ตเพลง คือ มีรีจิสเตอร์ IX เป็นตัวชี้ข้อมูล โดยไบต์แรกจะเป็นระยะเวลากำเนิดเสียง และไบต์ถัดไปจะเป็นระดับความถี่เสียง โดยจำนวนโน้ตจะเก็บไว้ในรีจิสเตอร์ D โปรแกรมย่อยนี้จะเรียกใช้โปรแกรมย่อย SOUND เพื่อใช้กำเนิดเสียงอีกทีหนึ่ง

### 3.3.3.4 โปรแกรมหน่วยเวลาการทำงาน : DELAY, DETIME

#### หน้าที่การทำงาน

ใช้หน่วยเวลาในช่วงกำหนดค่าเริ่มต้นให้แก่จอแสดงผล การแสดงผล

บนจอ

#### หลักการการทำงานของโปรแกรม DELAY

โปรแกรมย่อยนี้มีหน้าที่ หน่วยเวลาการทำงานของไมโครโปรเซสเซอร์ เพื่อใช้ในโปรแกรมย่อยที่ใช้ควบคุมการทำงานของจอแสดงผล โปรแกรมนี้จะกำหนดค่าให้แก่รีจิสเตอร์ B แล้ววนลดค่าจนถึงศูนย์ โดยระหว่างนั้นจะทำการสลับค่าไปมาระหว่างค่าในสแตคพอยน์เตอร์กับค่าในรีจิสเตอร์กับค่าในรีจิสเตอร์ IX ด้วย

#### หลักการการทำงานของโปรแกรม DETIME

โปรแกรมย่อยส่วนนี้ทำหน้าที่เหมือนโปรแกรมย่อย DELAY แต่ช่วงเวลาที่หน่วยจะนานกว่า เพื่อใช้หน่วยเวลาให้เราสามารถมองภาพบนจอแสดงผลได้ทัน นอกจากนี้ ใช้หน่วยเวลาในโปรแกรมรับสัญญาณกริ่งโทรศัพท์ โดยมีการวนลดค่าที่กำหนดไว้ในรีจิสเตอร์ D, C และ B ตามลำดับ

### 3.3.3.5 โปรแกรมควบคุมการทำงานของจอแสดงผล LCD

#### หลักการทํางาน

โปรแกรมย่อย INITLCD ทำหน้าที่ส่งสัญญาณควบคุมให้จอแสดงผล เริ่มทำงานโดยกำหนดให้การติดต่อเป็นแบบ 8 บิต 5x7 จุดต่อหนึ่งตัวอักษร ขนาด 2 บรรทัด ไม่แสดงเคอร์เซอร์ เคลื่อนเคอร์เซอร์ไปทางขวาเมื่อมีการเขียนข้อมูล แล้ว นอกจากนั้นตำแหน่งบนจอจะเพิ่มขึ้นด้วย แล้วทำการลบจอภาพ ส่วนการกระพริบของเคอร์เซอร์นั้นขึ้นกับค่าในตัวแปรที่ตำแหน่งที่ชื่อ BLINK

โปรแกรมย่อย GOTO เป็นส่วนกำหนดตำแหน่งของ DD RAM ADDRESS ที่จะเขียน โดยจากโปรแกรม INITLCD นั้นเรากำหนดให้มีการเขียนข้อมูลลงใน DD RAM แล้วตำแหน่งของ DD RAM จะเพิ่มขึ้นหนึ่งโดยทันที

โปรแกรมย่อย READ เป็นส่วนที่ไม่โครโปรเซสเซอร์ใช้อ่านค่า BUSY FLAG ซึ่งเป็นตัวบอกว่า จอแสดงผลอยู่ในทวนการทำงานภายใน หรืออยู่ในสภาพพร้อมจะรับข้อมูล โดยจะวนอ่านค่าบิตที่ 7 ของค่าที่อ่านได้จากพอร์ท PREAD จนกว่าจอแสดงผลพร้อมจะรับข้อมูลต่อไปได้

โปรแกรมย่อย WRBYTE ทำหน้าที่เขียนข้อมูล 1 ไบต์ในรีจิสเตอร์ D เข้าไปในตำแหน่งหน่วยความจำของ DD RAM ในขณะนั้น

โปรแกรมย่อย WRLINE ทำหน้าที่เขียนข้อมูลทีละหนึ่งบรรทัด เนื่องจากตำแหน่ง DD RAM ที่เกิดบนจอภาพแสดงผลนั้น แต่ละตำแหน่งจะไม่ต่อกันไปในแต่ละบรรทัด โดยอักษร 8 ตัวแรกจะเขียนที่ตำแหน่ง 00H-07H ส่วนอักษร 8 ตัวหลังจะเขียนที่ตำแหน่ง 40H-47H โปรแกรมนี้จะเรียกใช้โปรแกรมย่อย GOTO และ WRBYTE ด้วย

โปรแกรมย่อย DSPLCD ทำหน้าที่แสดงค่าเวลาจากวงจรมานาฬิกา แล้วแปลงเป็นเลขรหัสแอสกีเพื่อแสดงผลออกจอ


### 3.4 ส่วนแหล่งจ่ายไฟตรง

#### หน้าที่การทำงาน

ใช้เป็นแหล่งจ่ายไฟตรงให้แก่เครื่องควบคุมอุปกรณ์ทางโทรศัพท์

#### หลักการ

เมื่อไฟสลับ 220 โวลต์ 50 เฮิร์ตซ์เข้าสู่อินพุทของ Bridge Rectifier แล้วจะได้เอาต์พุทเป็นไฟตรง ซึ่งต้องมีการกรองด้วยตัวเก็บประจุ หลังจากนั้นจะนำเข้าสู่อินพุทของไอซี 7805 แล้วกรองด้วยตัวเก็บประจุ ก็จะได้ไฟตรงขนาด 5 โวลต์ ไว้ใช้กับวงจรต่าง ๆ ภายในเครื่องควบคุมอุปกรณ์ทางโทรศัพท์



รูปที่ 3.14 วงจรแหล่งจ่ายไฟตรง

## บทที่ 4

### ผลการทดลองและวิจารณ์

#### ผลการทดลอง

การวัดค่าสัญญาณที่เกี่ยวข้องกับเครื่องควบคุมอุปกรณ์ทางโทรศัพท์ การทดสอบการทำงานของเครื่องควบคุมอุปกรณ์ทางโทรศัพท์นั้น จำเป็นต้องวัดค่าสัญญาณทางโทรศัพท์ก่อน หลังจากนั้นจึงวัดค่าสัญญาณในเครื่องควบคุมอุปกรณ์ทางโทรศัพท์ โดยใช้ดิจิตอลมัลติมิเตอร์วัดค่าแรงดันที่ตำแหน่งต่าง ๆ และใช้ออสซิลโลสโคปตรวจดูรูปสัญญาณ

#### สัญญาณทางโทรศัพท์

##### สัญญาณระหว่างคู่สาย

ขณะวางหู 46.6 V<sub>DC</sub>

ขณะยกหู 8.81 V<sub>DC</sub>

ขณะยกหูเสมือน 23.5 V<sub>DC</sub>

สัญญาณกริ่งโทรศัพท์ 117 V<sub>AC</sub>

##### สัญญาณ DTMF ขณะกดปุ่ม

ก่อนเข้าหมีอแปลง 0.7 V<sub>AC</sub>

หลังออกหมีอแปลง 0.2 V<sub>AC</sub>

#### สัญญาณในเครื่องควบคุมอุปกรณ์ทางโทรศัพท์

สัญญาณพัลส์จากวงจรตรวจสอบสัญญาณกริ่ง 0-5 V<sub>DC</sub>

สัญญาณจากวงจรถอดรหัส DTMF STB Q<sub>4</sub> Q<sub>3</sub> Q<sub>2</sub> Q<sub>1</sub>

ขณะกดหมายเลข 1 1 0 0 0 1

ขณะกดหมายเลข 9 1 1 0 0 1

สัญญาณเสียงจากวงจรแปลงสัญญาณดิจิตอลเป็นสัญญาณอนาลอก 30 mV<sub>AC</sub>

### การรับข้อมูลจากการสั่งงาน

เมื่อต่อพ่วงเครื่องควบคุมอุปกรณ์ทางโทรศัพท์เข้ากับโทรศัพท์ปลายทาง แล้วทดลองสั่งงานตามวิธีการใช้งาน ตั้งแต่เริ่มต้นเรียกหมายเลขโทรศัพท์ จนถึงสิ้นสุดการป้อนข้อมูล ปรากฏว่าเครื่องควบคุมอุปกรณ์ทางโทรศัพท์นั้นสามารถรับ และตรวจสอบการป้อนข้อมูลจากการกดปุ่มโทรศัพท์จากฝ่ายผู้เรียกได้ตามผังการทำงานทุกขั้นตอน

### การควบคุมเวลาเปิด-ปิดอุปกรณ์

หลังการทดลองสั่งงานให้อุปกรณ์ทุกชิ้นเปิด-ปิดพร้อมกันนาน 1 นาที ปรากฏว่า เครื่องควบคุมอุปกรณ์ทางโทรศัพท์สามารถเปิด-ปิดอุปกรณ์ทุกชิ้นได้ตามกำหนด โดยมีความเที่ยงตรงตามค่าเวลาจากวงจรมานาทีที่แสดงบนจอแสดงผล

### วิจารณ์ผลการทดลอง

โดยทั่วไปแล้ว ค่าสัญญาณต่าง ๆ ในโทรศัพท์แต่ละเครื่องจะมีค่าใกล้เคียงกัน จะแตกต่างกันบ้าง ในกรณีที่มีการต่อพ่วงโทรศัพท์ ซึ่งจำเป็นต้องแจ้งให้องค์การโทรศัพท์ทราบด้วย ส่วนการต่อเครื่องควบคุมอุปกรณ์ทางโทรศัพท์พ่วงเข้ากับคู่สายโทรศัพท์นั้น จะไม่ไหลดคู่สาย ดังนั้น ค่าสัญญาณต่าง ๆ จึงเข้าสู่เครื่องควบคุมอุปกรณ์ทางโทรศัพท์ได้เต็มที่ ซึ่งค่าสัญญาณที่เราจำเป็นต้องใช้มี 2 ส่วน คือ สัญญาณกริ่งโทรศัพท์และสัญญาณ DTMF จากการกดปุ่มโทรศัพท์ จากผลการทดลองค่าสัญญาณทั้งสองนี้ เพียงพอต่อการสั่งงาน ดังนั้น ก่อนการใช้งานเครื่องควบคุมอุปกรณ์ทางโทรศัพท์จึงควรมีการตรวจสอบค่าสัญญาณทั้งสองของโทรศัพท์ด้วย ส่วนผลการทดลองในการรับข้อมูลจากการสั่งงาน และการควบคุมเวลาเปิด-ปิดอุปกรณ์นั้น ได้ผลตามความต้องการ โดยมีความเที่ยงตรงตามค่าเวลาจากวงจรมานาทีที่แสดงอยู่บนจอแสดงผล

## บทที่ 5

### สรุปผลการทดลองและแนวทางการพัฒนา

จากผลการทดลองใช้งานเครื่องควบคุมอุปกรณ์ทางโทรศัพท์พบว่า การทำงานมีความเที่ยงตรงสูง เนื่องจากมีส่วนตรวจสอบการทำงานหลายจุด ตั้งแต่การตรวจสอบสัญญาณกริ่งโทรศัพท์ การตรวจสอบการกดปุ่มบ้อนข้อมูลต้องเป็นไปตามขั้นตอนของการสั่งงาน และค่าข้อมูลต่าง ๆ ต้องเป็นไปตามเงื่อนไขที่กำหนดไว้ ส่วนการทำงานก็มีความยืดหยุ่น และสะดวกต่อการใช้งานเพราะสามารถเปลี่ยนค่ากำหนดต่าง ๆ ได้ รวมทั้งมีเสียงสัญญาณและเสียงพูดบอกทุกขั้นตอนการใช้งาน ซึ่งผลการทดลองรวมทั้งชิ้นงานที่สำเร็จออกมาได้นั้น เป็นผลมาจากขบวนการแก้ปัญหาทางวิทยาศาสตร์อย่างมีเหตุผล โดยศึกษาหาข้อมูล และทดลองตามวัตถุประสงค์และขั้นตอนการดำเนินการที่ได้ตั้งไว้ ซึ่งเริ่มต้นจากการวางขอบข่ายการทำงานไว้ช่วงหนึ่งคือ ให้สามารถควบคุมการเปิด-ปิดอุปกรณ์ได้ตามกำหนด จากนั้นมาปรับปรุงส่วนตรวจสอบต่าง ๆ ทั้งในเรื่องของสัญญาณกริ่งโทรศัพท์ การกดปุ่มโทรศัพท์เพื่อการสั่งงาน เรื่องของเวลา การควบคุมอุปกรณ์ ตลอดจนเรื่องของเสียงสัญญาณและเสียงพูดที่ใช้ตอบรับการบ้อนข้อมูล ซึ่งเป็นส่วนที่อำนวยความสะดวกให้แก่ผู้ใช้งานอย่างมาก เนื่องจากเครื่องควบคุมอุปกรณ์ทางโทรศัพท์นั้น ทำงานเองโดยอัตโนมัติโดยไม่ต้องใช้คนเข้ามาควบคุมอีกที

เนื่องจากโครงสร้างของเครื่องควบคุมอุปกรณ์ทางโทรศัพท์นั้น มีความยืดหยุ่นต่อการใช้งาน และการพัฒนา กลุ่มผู้จัดทำจึงสรุปแนวทางในการพัฒนาเพื่อขยายประสิทธิภาพการทำงาน ทั้งในเรื่องการขยายหน้าที่การทำงาน การควบคุมอุปกรณ์ และการแสดงผล ซึ่งสามารถแบ่งออกได้เป็นดังต่อไปนี้

- 5.1 การเพิ่มช่วงเวลาในการตั้งเวลา (Time controlling expansion)
- 5.2 การเพิ่มจำนวนอุปกรณ์ที่ควบคุม (Equipment controlling expansion)
- 5.3 การเพิ่มหน้าที่การทำงาน (Operation mode expansion)
- 5.4 การเชื่อมต่อกับเครื่องควบคุมอุปกรณ์ทางสายไฟกระแสสลับ (AC line controller interfacing)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา -96- ต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

- 5.5 การเชื่อมต่อกับเครื่องพิมพ์ (Printer interfacing)
- 5.6 การเชื่อมต่อกับเทป (Tape interfacing)
- 5.7 การเชื่อมต่อกับวงจรสังเคราะห์เสียงพูด (Voice processor interfacing)
- 5.8 การเชื่อมต่อกับเครื่องควบคุมอุปกรณ์ทางคลื่นวิทยุ (Radio wave controller interfacing)

#### รายละเอียด

- 5.1 การเพิ่มช่วงเวลาในการตั้งเวลา (Time controlling expansion)

การขยายประสิทธิภาพของเครื่องควบคุมอุปกรณ์ทางโทรศัพท์ทำได้โดยการเขียนโปรแกรมให้เครื่องควบคุมอุปกรณ์ทางโทรศัพท์นั้นสามารถรับข้อมูลการตั้งเวลาเป็นระดับเดือนและวันได้

- 5.2 การเพิ่มจำนวนอุปกรณ์ที่ควบคุม (Equipment controlling expansion)

สามารถต่ออุปกรณ์ต่าง ๆ เข้าสู่เครื่องควบคุมอุปกรณ์ทางโทรศัพท์โดยออกแบบฮาร์ดแวร์เพิ่ม และเขียนโปรแกรมควบคุมพอร์ทให้สามารถควบคุมอุปกรณ์ได้เพิ่มขึ้นเป็น 256 อุปกรณ์ ซึ่งนำไปประยุกต์ใช้ในงานขนาดใหญ่ ๆ ได้

- 5.3 การเพิ่มหน้าที่การทำงาน (Operation mode expansion)

นอกจากการควบคุมเวลาเปิด-ปิดอุปกรณ์แล้ว เรายังประยุกต์ใช้เครื่องควบคุมอุปกรณ์ทางโทรศัพท์ในการตรวจสอบงานต่าง ๆ ในขณะที่เราไม่อยู่บ้านได้ เช่น การตรวจสอบอุณหภูมิในกรณีเกิดเพลิงไหม้แล้วให้เครื่องควบคุมอุปกรณ์ทางโทรศัพท์ โทรแจ้งตำรวจได้ หรือใช้เป็นเครื่องต่อโทรศัพท์อัตโนมัติที่มีส่วนจำหน่ายเลขโทรศัพท์ได้

- 5.4 การเชื่อมต่อกับเครื่องควบคุมอุปกรณ์ทางสายไฟกระแสสลับ (AC line controller interfacing)

เอาท์พุทของส่วนควบคุมอุปกรณ์นั้นมีขนาด 8 บิต ดังนั้นจึงสามารถเชื่อมต่อกับเครื่องควบคุมอุปกรณ์ทางสายไฟกระแสสลับได้ง่าย ทำให้สามารถควบคุมอุปกรณ์ได้ โดยไม่จำเป็นต้องใช้สายไฟยาว ๆ

#### 5.5 การเชื่อมต่อกับเครื่องพิมพ์ (Printer interfacing)

เราสามารถนำข้อมูลการปิด-เปิดอุปกรณ์แต่ละตัว ออกมาพิมพ์บนเครื่องพิมพ์ได้ โดยเขียนโปรแกรมเพิ่มเพียงเล็กน้อย

#### 5.6 การเชื่อมต่อกับเทป (Tape interfacing)

ในกรณีคนภายนอกเรียกหมายเลขโทรศัพท์ที่มีเครื่องควบคุมอุปกรณ์ทางโทรศัพท์ติดตั้งอยู่ และขณะนั้นไม่มีใครอยู่ด้วย เราก็สามารถต่อเครื่องตอบรับโทรศัพท์อัตโนมัติชนิดเทป เข้ากับเครื่องควบคุมอุปกรณ์ทางโทรศัพท์ เพื่อใช้ตอบรับและบันทึกข้อความลงบนเทปได้

#### 5.7 การเชื่อมต่อกับวงจรสังเคราะห์เสียงพูด (Voice processor interfacing)

ถ้าเราต้องการเสียงในการตอบรับ ภายในเครื่องควบคุมอุปกรณ์ทางโทรศัพท์ให้มีคุณภาพดีขึ้น ก็ควรใช้ไอซี UM5100 ต่อกับวงจรบันทึกและเล่นกลับแล้วเชื่อมต่อกับไมโครโปรเซสเซอร์ แล้วเขียนโปรแกรมควบคุมเวลาบันทึกและเล่นกลับ โดยอาจใช้แทนส่วนของเครื่องตอบรับโทรศัพท์อัตโนมัติชนิดเทปก็ได้

#### 5.8 การเชื่อมต่อกับเครื่องควบคุมอุปกรณ์ทางคลื่นวิทยุ (Radio wave controller interfacing)

เอาท์พุทของเครื่องควบคุมอุปกรณ์ทางโทรศัพท์นี้ สามารถต่อกับเครื่องควบคุมอุปกรณ์ทางคลื่นวิทยุได้ ทำให้ประหยัดการใช้สายไฟในการควบคุมได้



ภาคผนวก ก  
ความรู้ทั่วไปเกี่ยวกับไมโครโปรเซสเซอร์ Z84C11

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## ไมโครโปรเซสเซอร์ Z84C11

### Z84011/C11 : Parallel I/O Controller

ไมโครโปรเซสเซอร์ Z84C11 เป็นชิพที่รวมวงจรต่าง ๆ เข้าด้วยกันดังนี่คือ Z84C00 Z80 CPU เป็นส่วนของตัวไมโครโปรเซสเซอร์ เป็น Z80 แบบ CMOS ใช้งานที่ความถี่ 6 หรือ 10 เมกะเฮิร์ตซก็ได้ ทำให้ Z84C11 มีขาและสัญญาณเหมือน Z80 และสามารถใช้คำสั่งของ Z80 ได้ทั้งหมด

### ส่วนประกอบภายในของ Z84C11

Z84C30 Z80 CTC เป็น Counter Timer Controller 4 ช่อง โดย มีขาสัญญาณใช้งานเช่นเดียวกับ Z80 CTC มาตรฐานธรรมดาทั่วไป


POWER ON RESET เป็นส่วนในวงจรรีเซ็ตที่พื้ช โดยไม่จำเป็นต้องมีวงจร R และ C

CLOCK GENERATOR CONTROLLER (CGC) เป็นส่วนกำเนิดความถี่ โดย เพียงต่อคริสตอลเข้าเท่านั้น ไม่ต้องเพิ่มวงจรออสซิลเลเตอร์จากภายนอก


WATCH DOG TIMER เป็นส่วนวงจรในการรีเซ็ตที่พื้ช ให้กลับไปเริ่มทำงานใหม่ ถ้ามีการผิดพลาดขึ้นกับระบบ

WAIT STATE GENERATOR เป็นส่วนของวงจรการทำงานช่วงการรยคอย (wait state) โดยสามารถทำได้จากสัญญาณภายนอกและจากโปรแกรมภายใน เพื่อเซตค่าให้เหมาะสมกับการต่ออุปกรณ์ต่าง ๆ

PORT 40 BIT เป็นพอร์ตใช้งานโดยจะมีถึง 5 พอร์ตคือ พอร์ต A, B, C, D และ E โดยมีข้อเด่นก็คือสามารถใช้ในลักษณะบิทได้อย่างอิสระ กล่าวคือ สามารถกำหนดให้แต่ละบิทของพอร์ตเป็นอินพุต หรือเอาต์พุตก็ได้




(a) Z84011 Functional Block Diagram



(b) Z84C11 Functional Block Diagram

เอกสารนี้เป็นเอกสารที่จัดทำขึ้นโดยบริษัท ก.1 ฟังก์ชันบล็อกโดยแถมของ Z84C11 นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รายละเอียดขาของ Z84C11



รูปที่ ก.2 รายละเอียดขาของ PIC

ขาที่เกี่ยวข้องกับสัญญาณ

A0-A15 เป็นบัสตำแหน่งขนาดหน่วยความจำ  $2^{16}$  หรือ 65536 ตำแหน่ง นอกจากนี้ยังสามารถใช้อ้างตำแหน่งของพอร์ตอินพุต/เอาต์พุต เมื่อใช้คำสั่งกลุ่มอินพุต/เอาต์พุต โดยใช้ 8 บิตด้านต่ำ (A0-A7) เพื่อแสดงตำแหน่งของพอร์ต ดังนั้นจึงสามารถกำหนดพอร์ตอินพุต/เอาต์พุตได้ 256 พอร์ต และในช่วงเวลารีเฟรช (RFSH) บัสทางด้านต่ำ 7 บิต (A0-A6) จะให้แสดงตำแหน่งของหน่วยความจำแบบไดนามิกที่จะได้รับการรีเฟรช การศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

DO-D7 เป็นบิตข้อมูลสองทิศทางขนาด 8 บิต ใช้เพื่อเป็นเส้นทางผ่านของข้อมูลระหว่างไมโครโปรเซสเซอร์ กับหน่วยความจำหรืออุปกรณ์อินพุต/เอาต์พุตต่าง ๆ

RD เป็นขาเอาต์พุตแบบสามสถานะ แอคทีฟที่ลอจิก 0 สัญญาณนี้เพื่อชี้ว่าขณะนี้ไมโครโปรเซสเซอร์ต้องการอ่านข้อมูลจากหน่วยความจำ หรือจากอุปกรณ์อินพุต/เอาต์พุต

WR เป็นขาเอาต์พุตแบบสามสถานะ แอคทีฟที่ลอจิก 0 เมื่อสัญญาณนี้แอคทีฟชี้ว่าขณะนี้ไมโครโปรเซสเซอร์ต้องการเขียนข้อมูลเข้าหน่วยความจำ หรือเข้าอุปกรณ์อินพุต/เอาต์พุต

MREQ เป็นเอาต์พุตแบบสามสถานะ แอคทีฟที่ลอจิก 0 เมื่อสัญญาณนี้แอคทีฟบอกให้ทราบว่าขณะนี้ไมโครโปรเซสเซอร์ต้องการติดต่อกับหน่วยความจำเพื่ออ่านหรือเขียนข้อมูล โดยตำแหน่งของหน่วยความจำจะปรากฏอยู่บนบิตตำแหน่งแล้ว

IORQ เป็นเอาต์พุตแบบสามสถานะ แอคทีฟที่ลอจิก 0 เมื่อแอคทีฟบอกให้ทราบว่าขณะนี้ทางด้านไบต์ต่ำ (A0-A7) ของบิตตำแหน่งบรรจุตำแหน่งของพอร์ทที่จะส่งถ่ายข้อมูลระหว่างไมโครโปรเซสเซอร์กับอุปกรณ์อินพุต/เอาต์พุต นอกจากนี้ยังใช้ร่วมกับสัญญาณ M1 เพื่อตอบรับการอินเทอร์รัพท์ ซึ่งขณะนี้เวกเตอร์ของการอินเทอร์รัพท์จะส่งผ่านเข้ามาในบิตข้อมูล เพื่อกำหนดตำแหน่งของโปรแกรมตอบสนองอินเทอร์รัพท์

M1 เป็นขาเอาต์พุต แอคทีฟที่ลอจิก 0 เมื่อขานี้แอคทีฟแสดงว่ากำลังอยู่ในสภาวะของการเพช้คำสั่ง ถ้าเป็นคำสั่งที่มีรหัส 2 ไบต์ ส่วนของ M1 จะถูกสร้างขึ้นขณะเพช้ในแต่ละไบต์ นอกจากนี้สัญญาณ M1 จะใช้ร่วมกับ IORQ เพื่อสร้างสัญญาณตอบสนองการอินเทอร์รัพท์

RFSH เป็นขาเอาต์พุต แอคทีฟที่ลอจิก 0 RFSH เป็นสัญญาณเพื่อชี้ว่าขณะนี้บิตตำแหน่งทางด้านต่ำ 7 บิต (A0-A6) บรรจุตำแหน่งหน่วยความจำแบบไดนามิกแรมที่รีเฟรชและสัญญาณ MERQ ในที่นี้จะนำไปใช้ เป็นสัญญาณสำหรับอ่านเพื่อรีเฟรชไดนามิกแรมทั้งหมดที่ใช้ในระบบ

INT เป็นขาอินพุต แอคทีฟที่ลอจิก 0 สัญญาณ INT นี้เป็นสัญญาณที่สร้างมาจากอุปกรณ์อินพุต/เอาต์พุต เพื่อต้องการอินเทอร์รัพท์การทำงานตามปกติของไมโครโปรเซสเซอร์ สัญญาณร้องขอนี้จะถูกตรวจสอบ เมื่อถึงสแตทัสสุดท้ายของคำสั่ง และไมโครโปรเซสเซอร์จะจดจำไว้ ถ้าหากว่าโปรแกรมกำหนดให้มีการ

ยอมรับสัญญาณการอินเทอร์รัพท์ได้ โดย IFF1 ถูกเซตเป็น 1 และไม่มีการขอ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นิยมนำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ใช้บัสเสียก่อนคือ ขา BUSRQ ต้องไม่แอกทีฟ เมื่อไมโครโปรเซสเซอร์รับสัญญาณอินเทอร์รัพท์ มันจะตอบสนองโดยการส่งสัญญาณ IORQ ออกมาในช่วงเวลา M1 เพื่อเป็นการตอบรับการอินเทอร์รัพท์ ในช่วงไซเคิลของคำสั่งต่อมา

NMI เป็นขาอินพุท และแอกทีฟที่ขอบพัลส์ขาลง สัญญาณที่ขา NMI นี้มีลำดับความสำคัญสูงกว่าสัญญาณที่ขา INT ไมโครโปรเซสเซอร์จะทำการตรวจสอบขาที่สแตตัสสุดท้ายของคำสั่งเช่นเดียวกับขา INT แต่จะไม่ขึ้นอยู่กั IFF เมื่อไมโครโปรเซสเซอร์ได้รับสัญญาณที่ขา NMI จะเริ่มต้นการทำงานใหม่ที่ตำแหน่ง 0066H ส่วนค่าในโปรแกรมเคาน์เตอร์ ที่มีตำแหน่งของคำสั่งต่อไปก่อนที่พียูจะถูกอินเทอร์รัพท์เสร็จสิ้นแล้ว ในขณะที่พียูอยู่ในจังหวะ wait มันจะไม่รับสัญญาณ NMI นี้ สัญญาณ NMI มีลำดับความสำคัญต่ำกว่าสัญญาณ BUSRQ ดังนั้นในขณะที่พียูกำลังทำโปรแกรมบริการอินเทอร์รัพท์อยู่ มันสามารถรับสัญญาณ BUSRQ ได้

HALT เป็นขาเอาต์พุท แอกทีฟที่ลอจิก 0 เป็นสัญญาณเพื่อชี้ว่าขณะนี้ไมโครโปรเซสเซอร์ปฏิบัติคำสั่ง HALT จากโปรแกรม และกำลังรอสัญญาณการอินเทอร์รัพท์ชนิดนอนมาสเคเบิล หรือมาสเคเบิล (เมื่อสั่งให้ยอมรับ) จากอุปกรณ์ภายนอก ถ้าได้รับสัญญาณการอินเทอร์รัพท์แล้วจึงจะทำงานต่อไปได้ ในขณะที่หยุดรอนี้ พียูจะกระทำคำสั่ง NOP (no-operation) เพื่อให้มีการเฟลทซ์คำสั่งซึ่งจะไม่ทำการรีเฟรชหยุดชะงักลง

BUSRQ เป็นขาอินพุท แอกทีฟที่ระดับ 0 สัญญาณ BUSRQ นี้มีผลทำให้บัสตำแหน่ง บัสข้อมูลและสัญญาณควบคุมที่เป็นขาเอาต์พุทแบบสามสถานะอยู่ในสภาวะอิมพีแดนซ์สูง จากนั้นบัสต่าง ๆ จะถูกควบคุมโดยอุปกรณ์ภายนอก ไมโครโปรเซสเซอร์จะตรวจสอบสัญญาณการขอใช้บัสนี้ ทุก ๆ สแตตัสสุดท้ายของทุกแมทซ์ไซเคิลของคำสั่ง และเมื่อพบการขอใช้บัสพียูจะตอบสนองในไซเคิลถัดไป

BUSAK เป็นขาเอาต์พุท แอกทีฟที่ระดับ 0 สัญญาณนี้ใช้สำหรับตอบรับการขอใช้บัส และแสดงว่าขณะนี้บัสตำแหน่ง บัสข้อมูลและสัญญาณควบคุมที่เป็นเอาต์พุทแบบสามสถานะอยู่ในสภาวะอิมพีแดนซ์สูงแล้ว อุปกรณ์ควบคุมภายนอกสามารถเข้ามาควบคุมบัสได้

WAIT เป็นขาอินพุท แอกทีฟที่ลอจิก 0 เป็นสัญญาณเพื่อชี้ว่าการส่งถ่ายข้อมูลระหว่างไมโครโปรเซสเซอร์ และหน่วยความจำหรืออุปกรณ์อินพุท/เอาต์พุทยังไม่เรียบร้อย และให้ไมโครโปรเซสเซอร์หยุดรอตราบเท่าที่ขานี้ยังแอกทีฟอยู่ ดังนั้นสัญญาณนี้จะใช้เพื่อให้หน่วยความจำ หรืออุปกรณ์อินพุท/เอาต์พุทที่มีความเร็วใต ๆ สามารถทำงานให้เข้าจังหวะกันได้พอดีกับไมโครโปรเซสเซอร์

ให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### ขาสัญญาณ CTC

CLK/TRG0 - CLK/TRG3 เป็นอินพุตสัญญาณตรีก หรือนาฬิกาจากภายนอก แบ่งเป็น 4 แชนแนล ในโหมดการนับจะแอกทีฟเมื่อเปลี่ยนแปลงระดับ โดยจะนับค่าลดลงทีละหนึ่ง และในโหมดไทม์จะแอกทีฟเมื่อเปลี่ยนแปลงระดับ โดยจะสามารถเลือกได้ว่าเป็นแอกทีฟขอบขาขึ้นหรือขอบขาลงก็ได้

ZC/T00 - ZC/T02 เป็นเอาต์พุตสร้างสัญญาณพัลส์ออกมา เมื่อนับลดลงถึงศูนย์แล้ว แต่สำหรับ CLK/TRG3 จะไม่มีขาน

### ขาพอร์ตอินพุต/เอาต์พุต

PA0-PA7 เป็นพอร์ต A ที่ทำหน้าที่เป็นอินพุต/เอาต์พุต โดยกำหนดได้ถึงระดับบิต ซึ่งในต่อนรีเซตระบบ พอร์ตเหล่านี้จะเป็นพอร์ตอินพุตทั้งหมด

PB0-PB7 เป็นพอร์ต B ที่ทำหน้าที่เป็นอินพุต/เอาต์พุต โดยกำหนดได้ถึงระดับบิต ซึ่งในต่อนรีเซตระบบ พอร์ตเหล่านี้จะเป็นพอร์ตอินพุตทั้งหมด

PC0-PC7 เป็นพอร์ต C ที่ทำหน้าที่เป็นอินพุต/เอาต์พุต โดยกำหนดได้ถึงระดับบิต ซึ่งในต่อนรีเซตระบบ พอร์ตเหล่านี้จะเป็นพอร์ตอินพุตทั้งหมด

PD0-PD7 เป็นพอร์ต D ที่ทำหน้าที่เป็นอินพุต/เอาต์พุต โดยกำหนดได้ถึงระดับบิต ซึ่งในต่อนรีเซตระบบ พอร์ตเหล่านี้จะเป็นพอร์ตอินพุตทั้งหมด

PE0-PE6 เป็นพอร์ต E ที่ทำหน้าที่เป็นอินพุต/เอาต์พุต โดยกำหนดได้ถึงระดับบิต ซึ่งในต่อนรีเซตระบบ พอร์ตเหล่านี้จะเป็นพอร์ตอินพุตทั้งหมด

PE7 เป็นขาที่แสดงเป็นทั้งขาเอาต์พุตวอชดีด็อก หรือ ขาอินพุต/เอาต์พุต โดยเมื่อ Watch Dog Timer ถูกเซตให้ใช้งาน ขานี้จะทำหน้าที่เป็น WDOUT และกลายเป็นเอาต์พุตแบบเดรนเปิด ถ้าขา WDOUT ต่อกับขา RESET ที่ต่อความต้านทานกับไฟเลี้ยงไว้ เมื่อ RESET ขานี้จะเซตให้เป็นอินพุต

### ขาสัญญาณควบคุมระบบ

IEI เป็นอินพุต ถ้าเป็นลอจิก 1 CTC จะอยู่ในสภาวะที่สามารถส่งสัญญาณอินเทอร์รัพท์ได้ ในทางตรงกันข้ามถ้าเป็นลอจิก 0 CTC จะไม่สามารถส่งสัญญาณอินเทอร์รัพท์ได้

IEO เป็นเอาต์พุต แอกทีฟที่ลอจิก 1 เมื่อสัญญาณที่ขานี้มีค่าลอจิก 1 แสดงว่า CTC ไม่ได้อยู่ในช่วงของการอินเทอร์รัพท์ ขานี้ใช้สำหรับต่อกับ IEI ของ CTC ตัวอื่น เพื่อเป็นการจัดลำดับความสำคัญของการอินเทอร์รัพท์

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์ไว้เพื่อใช้ประโยชน์เฉพาะเท่านั้น เมื่อผู้ใดเห็นไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

RESET เป็นขารี่เซต ใช้ในการเริ่มต้นไมโครโปรเซสเซอร์หรืออุปกรณ์อื่น ๆ  
 ภายในระบบ และใช้ในการกลับสู่สภาวะนิ่งในโหมด STOP หรือ IDLE ด้วย  
 XTAL1 ขาที่ต่อกับคริสตอล ถ้าใช้วงจรมานาฬิกาภายนอกกับ CGC ก็ให้ป้อนที่  
 ขานี้

XTAL2 ขาที่ใช้ต่อกับคริสตอล

CLK สัญญาณนาฬิกาของระบบ

MS1,MS2 ขาเลือกโหมดที่ 1 และ 2 จากโหมด RUN, IDLE1, IDLE2  
 หรือ STOP

EV ขาสัญญาณ Evaluator เมื่อป้อนลอจิก 1 แก่ขานี้ PIC จะอยู่ใน  
 โหมด Evaluation

$V_{CC}$  ขาสัญญาณไฟตรง +5 โวลท์

$V_{SS}$  ขาสัญญาณไฟตรง 0 โวลท์

TEST ขาทดสอบ ขานี้ควรต่อกับสัญญาณลอจิก 0 ไว้

### รีจิสเตอร์

Z80 ประกอบด้วยรีจิสเตอร์ขนาด 8 บิต ทั้งหมด 16 ตัว และรีจิสเตอร์  
 ขนาด 16 บิต อีก 4 ตัว รูปโครงสร้างของรีจิสเตอร์สามารถเขียนเป็นแผนผังได้ดัง  
 รูปที่ ก.3

A	F
B	C
D	E
H	L
อินเดกซ์รีจิสเตอร์ (IX)	
อินเดกซ์รีจิสเตอร์ (IY)	
สแตคพอยน์เตอร์ (SP)	
โปรแกรมเคาน์เตอร์ (PC)	
	I
	R

A'	F'
B'	C'
D'	E'
H'	L'

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์ การนำเอกสารไปใช้โดยไม่ได้รับอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รีจิสเตอร์มีหน้าที่และการใช้งานที่แตกต่างกัน บางตัวใช้งานเฉพาะอย่าง บางตัวเป็นรีจิสเตอร์ที่สามารถใช้งานทั่วไป สำหรับรีจิสเตอร์ที่ใช้งานเฉพาะอย่าง มีรายละเอียดและหน้าที่การทำงานดังนี้

1. โปรแกรมเคาน์เตอร์ หรือ PC (Program counter)

เป็นรีจิสเตอร์สำหรับเก็บตำแหน่งขนาด 16 บิต มีหน้าที่สำหรับให้ไมโครโปรเซสเซอร์เฟตซ์คำสั่งได้อย่างถูกต้อง และหลังจากที่ได้กระทำคำสั่งเสร็จแล้ว ค่าในโปรแกรมเคาน์เตอร์จะเพิ่มค่าขึ้นโดยอัตโนมัติ

2. สแตคพอยน์เตอร์ หรือ SP (Stack pointer)

เป็นรีจิสเตอร์ขนาด 16 บิต โดยไมโครโปรเซสเซอร์จะใช้สแตคพอยน์เตอร์ที่ไปยังหน่วยความจำ เพื่อบอกว่าที่บนสุดของสแตคอยู่ที่ใด และถ้ามีการกระทำตามคำสั่ง POP หรือคำสั่ง PUSH ก็จะไปเปลี่ยนค่าสแตคพอยน์เตอร์ไปโดยอัตโนมัติ เพื่อชี้ตำแหน่งบนสุดของสแตคในหน่วยความจำ

3. อินเด็กซ์รีจิสเตอร์หรือ IX, IY (Index register)

ทั้ง IX และ IY เป็นรีจิสเตอร์อิสระที่มีขนาด 16 บิต โดยปกติจะใช้เป็นฐานในการที่ไปยังบริเวณหน่วยความจำที่เป็นทางผ่านเข้าออกของข้อมูล การอ้างตำแหน่งจะใช้วิธีเปรียบเทียบกับค่าใน IY เช่น อ้างถึง ADD A, (IY+D) จะหมายความว่า ให้นำค่า D ไปบวกกับค่าใน IY จะได้เป็นค่าที่จะอ้างถึงหน่วยความจำ แล้วนำข้อมูลจากหน่วยความจำมาบวกกับรีจิสเตอร์ A

4. รีจิสเตอร์อินเทอร์รัพท์เพจแอดเดรส หรือ I (Interrupt page address register)

รีจิสเตอร์ประเภทนี้ มีประโยชน์สำหรับการกระโดดไปกระทำโปรแกรมอื่นในขณะที่มีการอินเทอร์รัพท์ โดยรีจิสเตอร์ I จะเป็นตัวกำหนดตำแหน่งในบิต  $A_8-A_{15}$  ส่วนตำแหน่ง  $A_0-A_7$  จะมาจากลักษณะของคำสั่งอินเทอร์รัพท์

5. รีจิสเตอร์รีเฟรชหน่วยความจำ หรือ R (Refresh register)

เป็นรีจิสเตอร์ที่ใช้รีเฟรชหน่วยความจำชนิดไดนามิกได้ รีจิสเตอร์นี้เป็นรีจิสเตอร์ขนาด 8 บิต ซึ่งจะเก็บค่าตำแหน่งของหน่วยความจำที่ต้องการรีเฟรช โดยส่วนของตำแหน่ง จะส่งไปในลักษณะแฉวหรือคอลัมน์ของหน่วยความจำชนิดไดนามิก

6. รีจิสเตอร์ใช้งานทั่วไป

เป็นรีจิสเตอร์ขนาด 8 บิต มีทั้งหมด 14 ตัว และสามารถใช้รวมเป็นคู่รีจิสเตอร์ได้ 7 คู่ ในการใช้งานอาจมองรูปข้อมูลเป็นในลักษณะ 8 บิต

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ผู้เผยแพร่เห็นว่าเป็นประโยชน์ในการนำมาวิจารณ์ใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เพื่อกระทำโดยใช้รีจิสเตอร์ทั่วไปได้ แต่ถ้าเป็นข้อมูลขนาด 16 บิต อาจใช้รีจิสเตอร์แทน

#### 7. รีจิสเตอร์ที่เก็บข้อมูลชั่วคราว

รีจิสเตอร์กลุ่มนี้ประกอบด้วยรีจิสเตอร์ A', F', B', C', D', E', H' และ L' รีจิสเตอร์กลุ่มนี้ไม่สามารถกระทำในลักษณะทางลอจิก หรือทางคณิตศาสตร์ได้ แต่จะมีเพียงคำสั่งย้ายข้อมูลไปกลับระหว่างรีจิสเตอร์ A, F, B, C, D, E, H และ L กับรีจิสเตอร์ A', F', B', C', D', E', H' และ L' เท่านั้น ประโยชน์ของรีจิสเตอร์กลุ่มนี้ที่เห็นได้ชัดคือ สามารถเก็บรักษาสถานะข้อมูลของรีจิสเตอร์ที่สำคัญในขณะที่มีการอินเทอร์รัพท์ไว้ได้ โดยไม่ต้องอาศัยสแตคในหน่วยความจำ

#### การอ้างตำแหน่ง

ในการทำงานของ Z80 เกือบทั้งหมดของคำสั่งทั้งหมดที่ใช้ จะทำงานโดยการกระทำร่วมระหว่างรีจิสเตอร์ต่าง ๆ กับหน่วยความจำอุปกรณ์อินพุต/เอาต์พุต วิธีการกระทำร่วมกันนี้จำเป็นจะต้องอ้างตำแหน่ง ที่วิธีการอ้างตำแหน่ง หรือแอดเดรสมีดังต่อไปนี้

##### 1. การอ้างตำแหน่งแบบทันที (Immediate addressing)

การอ้างตำแหน่งแบบนี้ จะอาศัยไบท์ที่ตามลอปโอดเป็นข้อมูล หรือเป็นตัวโอเปอร์แรนด์โดยตรง

##### 2. การอ้างตำแหน่งแบบขยายข้อมูลโดยทันที (Immediate extended addressing)

การอ้างตำแหน่งแบบนี้ เป็นการขยายแอดเดรสในแบบที่ 1 คือ ใช้โอเปอร์แรนด์ที่เป็นข้อมูลขนาด 2 ไบท์

##### 3. การอ้างตำแหน่งแบบมอดิฟายด์เพจศูนย์ (Modified page zero addressing)

ใน Z80 มีคำสั่งพิเศษอยู่คำสั่งหนึ่งที่ทำหน้าที่เหมือนคำสั่ง CALL คือคำสั่ง RST หรือ Restart คำสั่งนี้สามารถกำหนดค่าให้กับโปรแกรมเคาน์เตอร์ได้โดยตรง ค่าที่กำหนดให้จะเป็นตำแหน่งที่อยู่ในเพจศูนย์ ลักษณะของคำสั่งนี้ประกอบขึ้นจากไบท์เดียวเท่านั้น จึงใช้ประโยชน์ได้หลายอย่าง เช่น ใช้เป็นคำสั่งให้กระทำในขณะที่มีการอินเทอร์รัพท์ นอกจากนี้ข้อมูลเดิมในโปรแกรมก่อนการเปลี่ยนแปลงจะได้รับการเก็บรักษาไว้ได้อีกด้วย แต่เงื่อนไขในการกระโดดไปที่ตำแหน่งในเพจศูนย์มีขอบเขตจำกัดคือเรียกจะกระโดดไปได้เพียงใช้ 8 ตำแหน่งการคำนวณใด ๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เท่านั้น ค่าตำแหน่งที่มันจะไปได้คือ  $00_8, 10_8, \dots, 70_8$  เท่านั้น

4. การอ้างตำแหน่งแบบเปรียบเทียบ (Relative addressing)

การอ้างตำแหน่งแบบนี้จะใช้ข้อมูลไบต์ที่อยู่ตามหลังออปโคด เพื่อบอกตำแหน่งว่าตำแหน่งที่อ้างถึงอยู่ห่างจากค่าในโปรแกรมเคาน์เตอร์เท่าใด

5. การอ้างตำแหน่งแบบขยายข้อมูลตำแหน่ง (Extended addressing)

วิธีการนี้จะใช้ข้อมูล 2 ไบต์ที่ตามออปโคดเป็นตัวกำหนดค่าของตำแหน่งที่จะกระทำใหม่

6. การอ้างตำแหน่งโดยใช้อินเดกซ์รีจิสเตอร์ (Index register addressing)

วิธีการใช้อินเดกซ์รีจิสเตอร์ร่วมในการอ้างตำแหน่งนั้น จะใช้ค่า IX และ IY เป็นฐานเพื่อรวมกับค่าที่ตามหลังออปโคด แล้วนำมารวมเป็นตำแหน่งที่ต้องการ

7. การอ้างตำแหน่งโดยใช้รีจิสเตอร์ (Register addressing)

การออกแบบกลุ่มคำสั่งในขอบเขตของจำนวนบิตออปโคดที่จำกัด ต้องหาวิธีที่ให้ประสิทธิภาพที่ดีที่สุด วิธีหนึ่งที่ใช้คือ การกำหนดรหัสของรีจิสเตอร์ เช่น ถ้าใช้รีจิสเตอร์ 8 ตัว ก็ใช้รหัส 3 บิต ดังนั้นกลุ่มคำสั่งโพลสามารถใช้คำสั่งเพียง 1 ไบต์เพื่อทำการโพลข้อมูลระหว่างรีจิสเตอร์ได้

8. การอ้างตำแหน่งแบบอิมพลี (Implied addressing)

ในกรณีนี้ไมโครโปรเซสเซอร์จะตีความหมายเองโดยตรงว่า รีจิสเตอร์ตัวหนึ่งจะเป็นโอเปอเรนด์

9. การอ้างตำแหน่งเพื่อเข้าสู่บิตต่าง ๆ (Bit addressing)

Z80 มีคำสั่งพิเศษที่สามารถกระทำการเซตหรือรีเซต หรือตรวจสอบบิตใดบิตหนึ่งใน 8 บิตได้

กลุ่มคำสั่ง

คำสั่งของ Z80 มีทั้งหมด 158 คำสั่ง ซึ่งสามารถแบ่งออกเป็นกลุ่ม ๆ ได้ดังนี้

1. กลุ่มคำสั่งเกี่ยวกับการโหลดข้อมูลและแลกเปลี่ยนข้อมูล  
การโหลดเป็นการเคลื่อนย้ายข้อมูลที่สำคัญ ใน Z80 นั้นเราสามารถเคลื่อนย้ายได้อย่างมีประสิทธิภาพ

กลุ่มคำสั่งในการโหลด 8 บิต

นิมิต	สัญลักษณ์การกระทำ	แฟล็ก							บิตที่ได้				จำนวนไบต์	จำนวน M ไซเคิล	No. of T States	Comments		
		S	Z	N	P/V	M	C	7	6	5	4	3					2	1
LD r, r	r ← r	.	.	X	.	X	.	.	.	.	01	r	r	1	1	4	r, s Reg.	
LD r, n	r ← n	.	.	X	.	X	.	.	.	.	00	r	110	2	2	7	000 B	
		.	.	.	.	.	.	.	.	.	-	n	-				001 C	
LD r, (M)	r ← (M)	.	.	X	.	X	.	.	.	.	01	r	110	1	2	7	010 D	
LD r, (IX+d)	r ← (IX+d)	.	.	X	.	X	.	.	.	.	11	011	101	3	5	19	011 E	
		.	.	.	.	.	.	.	.	.	01	r	110				100 H	
		.	.	.	.	.	.	.	.	.	-	d	-				101 L	
LD r, (IY+d)	r ← (IY+d)	.	.	X	.	X	.	.	.	.	11	111	101	3	5	19	111 A	
		.	.	.	.	.	.	.	.	.	01	r	110					
		.	.	.	.	.	.	.	.	.	-	d	-					
LD (M), r	(M) ← r	.	.	X	.	X	.	.	.	.	01	110	r	1	2	7		
LD (IX+d), r	(IX+d) ← r	.	.	X	.	X	.	.	.	.	11	011	101	3	5	19		
		.	.	.	.	.	.	.	.	.	01	110	r					
		.	.	.	.	.	.	.	.	.	-	d	-					
LD (IY+d), r	(IY+d) ← r	.	.	X	.	X	.	.	.	.	11	111	101	3	5	19		
		.	.	.	.	.	.	.	.	.	01	110	r					
		.	.	.	.	.	.	.	.	.	-	d	-					
LD (M), n	(M) ← n	.	.	X	.	X	.	.	.	.	00	110	110	36	2	3	10	
		.	.	.	.	.	.	.	.	.	-	n	-					
LD (IX+d), n	(IX+d) ← n	.	.	X	.	X	.	.	.	.	11	011	101	4	5	19		
		.	.	.	.	.	.	.	.	.	00	110	110	36				
		.	.	.	.	.	.	.	.	.	-	d	-					
		.	.	.	.	.	.	.	.	.	-	n	-					
LD (IY+d), n	(IY+d) ← n	.	.	X	.	X	.	.	.	.	11	111	101	4	5	19		
		.	.	.	.	.	.	.	.	.	00	110	110	36				
		.	.	.	.	.	.	.	.	.	-	d	-					
		.	.	.	.	.	.	.	.	.	-	n	-					
LD A, (BC)	A ← (BC)	.	.	X	.	X	.	.	.	.	00	001	010	0A	1	2	7	
LD A, (DE)	A ← (DE)	.	.	X	.	X	.	.	.	.	00	011	010	1A	1	2	7	
LD A, (nn)	A ← (nn)	.	.	X	.	X	.	.	.	.	00	111	010	3A	3	4	13	
		.	.	.	.	.	.	.	.	.	-	n	-					
		.	.	.	.	.	.	.	.	.	-	n	-					
LD (BC), A	(BC) ← A	.	.	X	.	X	.	.	.	.	00	000	010	02	1	2	7	
LD (DE), A	(DE) ← A	.	.	X	.	X	.	.	.	.	00	010	010	12	1	2	7	
LD (nn), A	(nn) ← A	.	.	X	.	X	.	.	.	.	00	110	010	32	3	4	13	
		.	.	.	.	.	.	.	.	.	-	n	-					
		.	.	.	.	.	.	.	.	.	-	n	-					
LD A, I	A ← I			X	0	X	IFF	0	.	.	11	101	101	EO	2	2	9	
		.	.	.	.	.	.	.	.	.	01	010	111	57				
LD A, R	A ← R			X	0	X	IFF	0	.	.	11	101	101	EO	2	2	9	
		.	.	.	.	.	.	.	.	.	01	011	111	5F				
LD I, A	I ← A	.	.	X	.	X	.	.	.	.	11	101	101	EO	2	2	9	
		.	.	.	.	.	.	.	.	.	01	000	111	47				
LD R, A	R ← A	.	.	X	.	X	.	.	.	.	11	101	101	EO	2	2	9	
		.	.	.	.	.	.	.	.	.	01	001	111	4F				

สังเกตร, s หมายถึงรีจิสเตอร์ A, B, C, D, E, H, L

IFF หมายถึงข้อมูลในฟลิปฟลอปแสดงสถานะการอินเทอร์รัพท์ที่ได้รับการโหลดมาเก็บไว้ใน P/V แฟล็ก

กลุ่มคำสั่งการโหลดข้อมูล 16 บิต

นิโมติก	สัญลักษณ์กำหนดการกระทำ	แฟล็ก							ออกพิกัด				จำนวนไบต์	จำนวน M ไซเคิล	No. of T States	Comments	
		S	Z		H	P/V	N	C	78	843	210	Hex					
LD dd, nn	dd - nn	.	.	X	.	X	.	.	.	00	dd0	001		3	3	10	dd Pair 00 BC 01 DE 10 HL 11 SP
LD IX, nn	IX - nn	.	.	X	.	X	.	.	.	11	011	101	DD 21	4	4	14	
LD IY, nn	IY - nn	.	.	X	.	X	.	.	.	11	111	101	FD 21	4	4	14	
LD HL, (nn)	H - (nn+1) L - (nn)	.	.	X	.	X	.	.	.	00	101	010	2A	3	5	16	
LD dd, (nn)	ddH - (nn+1) ddL - (nn)	.	.	X	.	X	.	.	.	11	101	101	ED	4	6	20	
LD IX, (nn)	IXH - (nn+1) IXL - (nn)	.	.	X	.	X	.	.	.	11	011	101	DD 2A	4	6	20	
LD IY, (nn)	IYH - (nn+1) IYL - (nn)	.	.	X	.	X	.	.	.	11	111	101	FD 2A	4	6	20	
LD (nn), HL	(nn+1) - H (nn) - L	.	.	X	.	X	.	.	.	00	100	010	22	3	5	16	
LD (nn), dd	(nn+1) - ddH (nn) - ddL	.	.	X	.	X	.	.	.	11	101	101	ED	4	6	20	
LD (nn), IX	(nn+1) - IXH (nn) - IXL	.	.	X	.	X	.	.	.	11	011	101	DD 22	4	6	20	
LD (nn), IY	(nn+1) - IYH (nn) - IYL	.	.	X	.	X	.	.	.	11	111	101	FD 22	4	6	20	
LD SP, HL	SP - HL	.	.	X	.	X	.	.	.	11	111	001	F9	1	1	6	
LD SP, IX	SP - IX	.	.	X	.	X	.	.	.	11	011	101	DD	2	2	10	
LD SP, IY	SP - IY	.	.	X	.	X	.	.	.	11	111	001	F9	2	2	10	
PUSH qq	(SP-2) - qqL (SP-1) - qqH	.	.	X	.	X	.	.	.	11	qq0	101	F9	1	3	11	qq Pair 00 BC 01 DE 10 HL 11 AF
PUSH IX	(SP-2) - IXL (SP-1) - IXH	.	.	X	.	X	.	.	.	11	011	101	DD	2	4	15	
PUSH IY	(SP-2) - IYL (SP-1) - IYH	.	.	X	.	X	.	.	.	11	111	101	FD	2	4	15	
POP qq	qqH - (SP+1) qqL - (SP)	.	.	X	.	X	.	.	.	11	qq0	001	F9	1	3	10	
POP IX	IXH - (SP+1) IXL - (SP)	.	.	X	.	X	.	.	.	11	011	101	DD	2	4	14	
POP IY	IYH - (SP+1) IYL - (SP)	.	.	X	.	X	.	.	.	11	111	101	FD	2	4	14	

สังเกต

dd ถัดคู่วิจิสเตอร์ BC, DE, HI, SP

qq ถัดคู่วิจิสเตอร์ AF, BC, DE, HI

ตัวห้อย H หมายถึงข้อมูลไบต์ที่มีนัยสำคัญสูง

ตัวห้อย L หมายถึงข้อมูลไบต์ที่มีนัยสำคัญต่ำ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2. กลุ่มคำสั่งในการค้นหาข้อมูลและการเคลื่อนย้ายข้อมูลเป็นกลุ่ม  
 Z80 มีคำสั่งที่ทำให้การทำงานเป็นไปอย่างมีประสิทธิภาพ โดยสามารถลดขนาดของตัวโปรแกรมลงได้มาก ลักษณะของกลุ่มคำสั่งกลุ่มนี้อาศัยการทำงานร่วมกันของคูรีจิสเตอร์ 3 คู่คือ

HL เป็นคูรีจิสเตอร์ที่อ้างถึงตำแหน่งจุดต้นทาง

DE เป็นคูรีจิสเตอร์ที่อ้างถึงตำแหน่งจุดปลายทาง

BC เป็นตัวนับจำนวนไบต์

นิพจน์	สัญกรณ์การกระทำ	แฟลก						คอปโหด			จำนวนไบต์	จำนวน M ไบต์	จำนวน T สเตท	Comments
		S	Z	H	P/V	N	C	7H	6A3	210				
EX DE, HL	DE ← HL	•	•	•	X	•	•	•	11 101 011	EB	1	1	4	
EX AF, AF'	AF ← AF'	•	•	•	X	•	•	•	00 001 000	0B	1	1	4	
EXX	(DE ← DE') (HL ← HL')	•	•	•	X	•	•	•	11 011 001	0B	1	1	4	การสลับเปลี่ยนค่าในรีจิสเตอร์
EX (SP), HL	H ← (SP+1) L ← (SP)	•	•	X	•	X	•	•	11 100 011	E3	1	5	18	
EX (SP), IX	IXH ← (SP+1) IXL ← (SP)	•	•	X	•	X	•	•	11 011 101	DD	2	6	23	
EX (SP), IY	IYH ← (SP+1) IYL ← (SP)	•	•	X	•	X	•	•	11 111 101	FD	2	8	23	
LDI	(DE) ← (HL) DE ← DE+1 HL ← HL+1 BC ← BC-1	•	•	X	0	X	1	0	11 101 101 10 100 000	ED AD	2	4	16	โหลด (HL) ไปถึง (HL) เพิ่มค่าหน่วยที่เคอร์ และลดค่า (HL) ลง
LDIR	(DE) ← (HL) DE ← DE-1 HL ← HL+1 BC ← BC-1 Repeat until BC = 0	•	•	X	0	X	0	0	11 101 101 10 110 000	ED BD	2	5	21	ถ้า BC ≠ 0 ถ้า BC = 0
LDD	(DE) ← (HL) DE ← DE-1 HL ← HL-1 BC ← BC-1	•	•	X	0	X	1	0	11 101 101 10 101 000	ED AD	2	4	16	
LDOR	(DE) ← (HL) DE ← DE-1 HL ← HL-1 BC ← BC-1 Repeat until BC = 0	•	•	X	0	X	0	0	11 101 101 10 111 000	ED BD	2	5	21	ถ้า BC ≠ 0 ถ้า BC = 0
CPI	A ← (HL) HL ← HL+1 BC ← BC-1	1	1	X	1	X	1	1	11 101 101 10 100 001	ED A1	2	4	16	
CPIR	A ← (HL) HL ← HL+1 BC ← BC-1 Repeat until A = (HL) or BC = 0	1	1	X	1	X	1	1	11 101 101 10 110 001	ED B1	2	5	21	ถ้า BC ≠ 0 และ A ≠ (HL) ถ้า BC = 0 หรือ A = (HL)
CPI	A ← (HL) HL ← HL-1 BC ← BC-1	1	1	X	1	X	1	1	11 101 101 10 101 001	ED A9	2	4	16	
CPDR	A ← (HL) HL ← HL-1 BC ← BC-1 Repeat until A = (HL) or BC = 0	1	1	X	1	X	1	1	11 101 101 10 111 001	ED B9	2	5	21	ถ้า BC ≠ 0 และ A ≠ (HL) ถ้า BC = 0 หรือ A = (HL)

สังเกต 1) P/V แฟลกเป็น 0 ถ้าผลลัพธ์ของ BC-1 = 0 นอกนั้น  
 2) Z แฟลกเป็น 1 ถ้า A = (HL) นอกนั้น Z = 0

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### 3. กลุ่มคำสั่งการกระทำทางคณิตศาสตร์และลอจิก

คำสั่งนี้จะกระทำด้วยรีจิสเตอร์ A เป็นส่วนใหญ่ ในการอ้างตำแหน่งของตัวโอเปอร์แรนด์นั้น ทำได้หลายแบบขึ้นอยู่กับผู้เขียนและผู้ใช้ การกระทำในกลุ่มคำสั่งนี้จะให้ผลลัพธ์เก็บเข้าที่ในรีจิสเตอร์ A นอกจากนี้แล้วค่าของแฟลกจะมีผลต่อการกระทำของคำสั่งด้วย

ปีโนบิต	สัญลักษณ์การกระทำ	แฟลก							ฮอปโค้ด			จำนวนไบต์	จำนวนไบต์เกิด	จำนวนสแตท	หมายเหตุ
		S	Z	N	P/V	O	C								
ADD A, r ADD A, n	A ← A+r	1	1	X	1	X	V	0	1	10 [000] r		1	1	4	r Reg
	A ← A+n	1	1	X	1	X	V	0	1	11 [000] 110		2	2	7	000 B 001 C 010 D 011 E 100 H 101 L 111 A
ADD A, (HL) ADD A, (IX+d)	A ← A+(HL)	1	1	X	1	X	V	0	1	10 [000] 110		1	2	7	
	A ← A+(IX+d)	1	1	X	1	X	V	0	1	11 011 101 10 [000] 110 - d -	0D	3	6	19	
ADD A, (IY+d)	A ← A+(IY+d)	1	1	X	1	X	V	0	1	11 111 101 10 [000] 110 - d -	FD	3	6	19	
ADCA, s	A ← A+s-CY	1	1	X	1	X	V	0	1	[001]					4 คิวรีจิสเตอร์ใด ๆ, n, m, r, (IX+d), (IY+d) จะถือในคำสั่ง
SUB, s	A ← A-s	1	1	X	1	X	V	1	1	[010]					ADH ถ้าเป็นค่าตัวคั่นให้เปลี่ยน 000 ในคำสั่ง
SBCA, s	A ← A-s-CY	1	1	X	1	X	V	1	1	[011]					ADH ให้เป็นไปตามคำสั่งอื่น
AND, s	A ← A & s	1	1	X	1	X	P	0	0	[000]					
OR, s	A ← A   s	1	1	X	0	X	P	0	0	[100]					
XOR, s	A ← A ⊕ s	1	1	X	0	X	P	0	0	[101]					
CP, s	A ← A - s	1	1	X	1	X	V	1	1	[110]					
INC, r	r ← r+1	1	1	X	1	X	V	0	0	00 r [000]		1	1	4	
INC (HL)	(HL) ← (HL)+1	1	1	X	1	X	V	0	0	00 110 [000]		1	3	11	
INC (IX+d)	(IX+d) ← (IX+d)+1	1	1	X	1	X	V	0	0	11 011 101 00 110 [000] - d -	DD	3	6	23	
INC (IY+d)	(IY+d) ← (IY+d)+1	1	1	X	1	X	V	0	0	11 111 101 00 110 [000] - d -	FD	3	6	23	
DEC, s	s ← s-1	1	1	X	1	X	V	1	0	[111]					5 คิวรีจิสเตอร์ใด ๆ, n, m, r, (IX+d), (IY+d) ตัวคั่นอยู่ในคำสั่ง INC ถ้าเป็นแรมเพียงครั้งเดียวก็เพิ่มผลลัพธ์เป็น 100 ส่วน 101

สังเกตว่า แฟลก P/V ถ้า P หมายถึง การแสดงพาริตี และ V หมายถึงการแสดงผลการโอเวอร์โฟลว  
 0 แฟลกไม่เปลี่ยน 0 = แฟลกริเซท 1 = แฟลกเซท  
 X เป็นอะไรก็ได้ = แฟลกจะเป็นไปตามเงื่อนไข  
 กลุ่มคำสั่งการกระทำทางคณิตศาสตร์โดยเฉพาะบางอย่างและการควบคุมขีพียู

ปีโนบิต	สัญลักษณ์การกระทำ	แฟลก							ฮอปโค้ด			จำนวนไบต์	จำนวนไบต์เกิด	จำนวนสแตท	หมายเหตุ
		S	Z	N	P/V	O	C								
DAA	เปลี่ยนข้อมูลในแคคคิวบูลเตอร์ให้เป็นตัวเลข BCD โดยอิงตามผลลัพธ์ที่ ADD หรือ SUB เพื่อบวกหรือลบเลข 16 (a)	1	1	X	1	X	P	0	1	00 100 111	27	1	1	4	การปรับข้อมูลในแคคคิวบูลเตอร์เป็น BCD
CPL	A ← X	0	0	X	1	X	0	1	0	00 101 111	2F	1	1	4	ฟังก์ชันการคอมพลีเมนต์แคคคิวบูลเตอร์
NEG	A ← X+1	1	1	X	1	X	V	1	1	11 101 101 01 000 100	ED 44	2	2	8	รับแคคคิวบูลเตอร์ให้เป็นเลขลบหรือ 2's คอมพลีเมนต์
CCF	CY ← CY	0	0	X	X	X	0	0	1	00 111 111	3F	1	1	4	
SCF	CY ← 1	0	0	X	0	X	0	0	1	00 110 111	37	1	1	4	
NOP	No operation	0	0	X	0	X	0	0	0	00 000 000	00	1	1	4	
HALT	CPU halted	0	0	X	0	X	0	0	0	01 110 110	78	1	1	4	
DI*	IFF ← 0	0	0	X	0	X	0	0	0	11 110 011	F3	1	1	4	
EI*	IFF ← 1	0	0	X	0	X	0	0	0	11 111 011	F8	1	1	4	
IM 0	Set interrupt mode 0	0	0	X	0	X	0	0	0	11 101 101	E0	2	2	8	
										01 000 110	46				
IM 1	Set interrupt mode 1	0	0	X	0	X	0	0	0	11 101 101	E0	2	2	8	
										01 010 110	56				
IM 2	Set interrupt mode 2	0	0	X	0	X	0	0	0	11 101 101	E0	2	2	8	
										01 011 110	6E				

เอกสารนี้เป็นเอกสารของอินเทลคอร์ปอเรชันเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามแก้ไขเปลี่ยนแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ความหมายของแฟลก

- แฟลกไม่เปลี่ยน
- แฟลกริเซท
- 1 แฟลกรเซท
- X เป็นอะไรก็ได้
- ๑ แฟลกเปลี่ยนตามผลการกระทำ

กลุ่มคำสั่งการกระทำทางคณิตศาสตร์ของตัวเลข 16 บิต

มีโมโปก	สัญลักษณ์การกระทำ	แฟลก							ออฟโค้ด				จำนวนบิต	จำนวนแมนชีเซกัล	จำนวนเซกต	หมายเหตุ	
		S	Z	H	P/Y	N	C	76	543	210	Hex						
ADD HL, ss	HL - HL+ss	●	○	X	X	X	○	0	1	00	ss1	001	1	3	11	ss 00 01 10 11	Reg. BC DE HL SP
ADC HL, ss	HL - HL+ss+CY	1	1	X	X	X	Y	0	1	11	101	101	2	4			
SBC HL, ss	HL - HL-ss	1	1	X	X	X	Y	1	1	11	101	101	2	4	15		
ADD IX, pp	IX - IX+pp	○	○	X	X	X	○	0	1	11	011	101	2	4	15	pp 00 01 10 11	Reg. BC DE IX SP
ADD IY, rr	IY - IY+rr	○	○	X	X	X	○	0	1	11	111	101	2	4	15	rr 00 01 10 11	Reg. BC DE IY SP
INC ss	ss - ss+1	○	○	X	○	X	○	○	○	00	ss0	011	1	1	6		
INC IX	IX - IX+1	○	○	X	○	X	○	○	○	11	011	101	2	2	10		
INC IY	IY - IY+1	○	○	X	○	X	○	○	○	11	111	101	2	2	10		
DEC ss	ss - ss-1	○	○	X	○	X	○	○	○	00	ss1	011	1	1	6		
DEC IX	IX - IX-1	○	○	X	○	X	○	○	○	11	011	101	2	2	10		
DEC IY	IY - IY-1	○	○	X	○	X	○	○	○	11	111	101	2	2	10		

สังเกต SS เป็นคู่อริจิสเตอร์ BC, DE, HL, SP

pp เป็นคู่อริจิสเตอร์ BC, DE, IX, SP

rr เป็นคู่อริจิสเตอร์ BC, D, IY, SP

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4. กลุ่มคำสั่งในการเลื่อนข้อมูลเป็นวงและการชิฟท์  
 การกระทำในกลุ่มคำสั่งนี้เกิดขึ้นภายในหน่วยคำนวณ โดยมี การกระทำ  
 ร่วมกับแฟลก ดังนั้นจึงมีผลเกี่ยวข้องกับโดยตรงกับแฟลก

มีโนวิด	สัญลักษณ์การกระทำ	แฟลก							ออฟโค้ด			จำนวน ไบนารี	จำนวน แมจิ้น ไซเคิล	จำนวน สถานะ	หมายเหตุ	
		S	Z	N	P/V	M	C	76	643	210	Hex					
RLCA		0	0	X	0	X	0	0	0	0	00 000 111	07	1	1	4	Rotate left circular accumulator
RLA		0	0	X	0	X	0	0	0	00 010 111	17	1	1	4	Rotate left accumulator	
RRCA		0	0	X	0	X	0	0	0	00 001 111	0F	1	1	4	Rotate right circular accumulator	
RRA		0	0	X	0	X	0	0	0	00 011 111	1F	1	1	4	Rotate right accumulator	
RLC r		1	1	X	0	X	P	0	0	11 001 011	CB	2	2	8	Rotate left circular register r	
RLC (HL)		1	1	X	0	X	P	0	0	11 001 011	CB	2	4	16	Reg. 000 B 001 C 010 D 011 E 100 H 101 L 111 A	
RLC (IX+d)		1	1	X	0	X	P	0	0	11 011 101	DD	4	8	23	011 E 100 H 101 L 111 A	
RLC (IY+d)		1	1	X	0	X	P	0	0	11 001 011	CB	4	8	23	011 E 100 H 101 L 111 A	
RLC (IY+d)		1	1	X	0	X	P	0	0	11 111 101	FD	4	8	23	011 E 100 H 101 L 111 A	
RLC		1	1	X	0	X	P	0	0	11 011 110	DD	4	8	23	011 E 100 H 101 L 111 A	
RRC		1	1	X	0	X	P	0	0	11 011 110	DD	4	8	23	011 E 100 H 101 L 111 A	
RRC		1	1	X	0	X	P	0	0	11 011 110	DD	4	8	23	011 E 100 H 101 L 111 A	
SRA		1	1	X	0	X	P	0	0	11 011 110	DD	4	8	23	011 E 100 H 101 L 111 A	
SRL		1	1	X	0	X	P	0	0	11 011 110	DD	4	8	23	011 E 100 H 101 L 111 A	
RLD		1	1	X	0	X	P	0	0	11 101 101	E0	2	5	18	Rotate digit left and right between the accumulator and location HL. The content of the upper half of the	
RND		1	1	X	0	X	P	0	0	01 100 111	87	2	5	18	Rotate digit left and right between the accumulator and location HL. The content of the upper half of the	

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

5. กลุ่มคำสั่งเกี่ยวกับการกระทำภายในข้อมูลบิตต่าง ๆ

Z80 มีความสามารถในการเซต รีเซต หรือทดสอบบิตใดบิตหนึ่งใน رجิสเตอร์ต่าง ๆ และในหน่วยความจำได้ รายละเอียดของการเซต รีเซต และการทดสอบสามารถแยกออกเป็นกลุ่มย่อย ๆ ในกลุ่มนี้ได้มากมาย เพราะแต่ละคำสั่งจะเท่ากับมีคำสั่งย่อย ๆ ได้ถึง 8 คำสั่ง

กลุ่มคำสั่งในการเซต รีเซต และทดสอบบิต

นิโอมิก	สัญลัษณ์	แฟลก						ออปโค้ด		จำนวน บิต	จำนวน แมริน ไชเกิล	จำนวน T สเตท	หมายเหตุ			
		S	Z	H	P/V	N	C	76 543 210	Hex				r	Reg.		
BIT b, r	$Z - 7b$	X	1	X	1	X	X	0	•	11 001 011 01 b r	CB	2	2	8	r	B
BIT b, (HL)	$Z - (HL)_b$	X	1	X	1	X	X	0	•	11 001 011 01 b 110	CB	2	3	12	000	C
BIT b, (IX+d) <sub>b</sub>	$Z - ((IX+d)_b)$	X	1	X	1	X	X	0	•	11 011 101 11 001 011 - d - 01 b 110	DD CB	4	5	20	010	D
BIT b, (IY+d) <sub>b</sub>	$Z - ((IY+d)_b)$	X	1	X	1	X	X	0	•	11 111 101 11 001 011 - d - 01 b 110	FD CB	4	5	20	011	E
SET b, r	$r_b - 1$	•	•	X	•	X	•	•	•	11 001 011 11 b r	CB	2	2	8	100	H
SET b, (HL)	$(HL)_b - 1$	•	•	X	•	X	•	•	•	11 001 011 11 b 110	CB	2	4	15	101	L
SET b, (IX+d)	$((IX+d)_b) - 1$	•	•	X	•	X	•	•	•	11 011 101 11 001 011 - d - 11 b 110	DD CB	4	6	23	111	A
SET b, (IY+d)	$((IY+d)_b) - 1$	•	•	X	•	X	•	•	•	11 111 101 11 001 011 - d - 11 b 110	FD CB	4	6	23	b	Bit Tested
RES b, r	$r_b - 0$ $r = r, (HL), (IX+d), (IY+d)$	•	•	X	•	X	•	•	•	10						

สังเกตุ สัญลัษณ์  $s_b$  แทนบิต b (0 ถึง 7) ของตำแหน่ง رجิสเตอร์ s หรือ แอดเรส s

6. กลุ่มคำสั่งในการกระโดด

Z80 มีกลุ่มคำสั่งเกี่ยวกับการกระโดดที่มีประสิทธิภาพสูงคือ คำสั่ง JP และ JR การกระโดดไปยังที่ใดก็ได้ในที่นี้คือ การโหลดเปลี่ยนค่าโปรแกรมเคาน์เตอร์นั่นเอง

มีโมดิต	สัญลักษณ์การกระทำ	แฟลท						ออฟทวิต				จำนวนไบต์	จำนวนแฉ่งนไจเกิด	จำนวน T สดท	หมายเหตุ	
		B	Z	H	P/V	M	C	7B	843	218	พวค					
JP nn	PC - nn	•	•	X	•	X	•	•	•	•	11 000 011	CS	3	3	10	
JP cc, nn	If condition cc is true PC - nn, otherwise continue	•	•	X	•	X	•	•	•	•	11 cc 010		3	3	10	cc 00n NZ ไม่ใช้ศูนย์ (Zแฟลท = 0) 001 J (Z = 1) 010 NC (C = 0) 011 C (C = 1) 100 PO (P = 0) 101 PF (P = 1) 110 P (B = 0) 111 M (S = 1)
JR e	PC - PC + e	•	•	X	•	X	•	•	•	•	00 011 000	18	2	3	12	
JR C, e	H C = 0, continue H C = 1, PC - PC + e	•	•	X	•	X	•	•	•	•	00 111 000	38	2	2	7	ถ้าไม่เป็นที่ตรงแฉ่งนไจ
JR NC, e	H C = 1, continue H C = 0, PC - PC + e	•	•	X	•	X	•	•	•	•	00 110 000	30	2	2	7	ถ้าไม่เป็นที่ตรงแฉ่งนไจ
JR Z, e	H Z = 0, continue H Z = 1, PC - PC + e	•	•	X	•	X	•	•	•	•	00 101 000	26	2	2	7	ถ้าไม่เป็นที่ตรงแฉ่งนไจ
JR NZ, e	H Z = 1, continue H Z = 0, PC - PC + e	•	•	X	•	X	•	•	•	•	00 100 000	20	2	2	7	ถ้าไม่เป็นที่ตรงแฉ่งนไจ
JP (HL)	PC - HL	•	•	X	•	X	•	•	•	•	11 101 001	EB	1	1	4	
JP (IX)	PC - IX	•	•	X	•	X	•	•	•	•	11 011 101	OD	2	2	8	
JP (IY)	PC - IY	•	•	X	•	X	•	•	•	•	11 111 101	FD	2	2	8	
DJNZ, e	B - B - 1 H B = 0, continue H B ≠ 0, PC - PC + e	•	•	X	•	X	•	•	•	•	00 010 000	10	2	2	8	ถ้า B ≠ 0
													2	3	13	ถ้า B = 0

สังเกต e แทนข้อมุลที่จะใช้ในการก้างอิง

e เป็นเลข 2's คอมพลีเมนต์ มีค่าจาก -128, 128

e - 2 เป็นออฟทวิตเพื่อให้ค่าแฉ่งนไจของ PC + e เป็นค่า PC ใหม่

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

7. กลุ่มคำสั่งที่อ้างกับโปรแกรมย่อย

เพื่อให้การเรียกโปรแกรมย่อยมีประสิทธิภาพสูง Z-80 ใช้วิธีการเรียก โดยคำสั่ง CALL และคำสั่ง RET คำสั่ง CALL จะกระทำให้ค่าของโปรแกรมเคาน์เตอร์เดิมที่มีอยู่ไปเก็บไว้ที่สแตค แล้วโหลดค่าตำแหน่งของโปรแกรมย่อยกลับคืนมาให้โปรแกรมเคาน์เตอร์ และในการกระทำคำสั่ง RET ก็จะทำกลับกัน นั่นคือจะเป็นการดึงข้อมูลในสแตคมาทำให้โปรแกรมเคาน์เตอร์

กลุ่มคำสั่งในการเรียกโปรแกรมย่อย และกลับเข้าสู่โปรแกรมหลัก

เป็นบิต	สัญลักษณ์การกระทำ	แฟล็ก						ออฟโค้ด				จำนวนไบต์	จำนวนไบต์ที่เกิด	จำนวน T-สเตท	หมายเหตุ		
		S	Z	A	M	P/V	H	C	76	543	210					Hex	
CALL nn	(SP-1) - PC <sub>H</sub> (SP-2) - PC <sub>L</sub> PC - nn	•	•	X	•	X	•	•	•	•	11 001 101	CD	3	5	17		
CALL cc, nn	ถ้าเงื่อนไข CC ไม่เป็นจริง โปรแกรมจะกระทำคอปแบคทีเป็นจริง คำสั่งนี้จะเหมือนกับ CALL nn	•	•	X	•	X	•	•	•	•	11 cc 100	-	-	-	-	-	ถ้า CC ไม่เป็นจริง
												3	5	17			
RET	PC <sub>L</sub> - (SP) PC <sub>H</sub> - (SP+1)	•	•	X	•	X	•	•	•	•	11 001 001	CB	1	3	10		
RET cc	ถ้าเงื่อนไข CC ไม่เป็นจริง โปรแกรมจะกระทำคอปแบคทีเป็นจริง คำสั่งนี้จะเหมือนกับ RET	•	•	X	•	X	•	•	•	•	11 cc 000		1	1	5	ถ้า CC ไม่เป็นจริง	
													1	3	11		
RETI	เป็นการกลับเข้าสู่โปรแกรมหลัก หลังจากถูกอินเตอร์รัพท์	•	•	X	•	X	•	•	•	•	11 101 101 01 001 101	ED 40	2	4	14	CC เงื่อนไข	
RETN1	เป็นการกลับเข้าสู่โปรแกรมหลัก หลังจากได้วิธีการอินเตอร์รัพท์แบบ non-maskable	•	•	X	•	X	•	•	•	•	11 101 101 01 000 101	ED 46	2	4	14	000 NZ (Z = 0) 001 Z (Z = 1) 010 NC (C = 1) 011 C (C = 1) 100 PO (P = 0) 101 PE (P = 1) 110 P (S = 0) 111 M (S = 1)	
RETP	(SP-1) - PC <sub>H</sub> (SP-2) - PC <sub>L</sub> PC <sub>H</sub> - 0 PC <sub>L</sub> - p	•	•	X	•	X	•	•	•	•	11 1 111		1	3	11		

RETN จะกระทำการโหลด IFF<sub>2</sub> IFF<sub>1</sub>

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

8. กลุ่มคำสั่งเกี่ยวกับการติดต่อกับอินพุท/เอาต์พุท  
เป็นกลุ่มคำสั่งที่ใช้ในการส่งผ่านข้อมูล เพื่อทำการติดต่อระหว่างอุปกรณ์  
ภายนอกกับไมโครโปรเซสเซอร์

โมดูล	สัญญาณขาเข้า/ขาออก	แฟล็ก						ฮอปโค้ด				จำนวน ไบต์	จำนวน บิต ไซเคิล	จำนวน T สถานะ	หมายเหตุ	
		S	Z	N	P/V	M	C	7B	543	210	Hex					
INA (n)	A - (n)	•	•	X	•	X	•	•	•	•	11 011 011	DB	2	3	11	n to A <sub>0</sub> ~ A <sub>7</sub> Acc to A <sub>8</sub> ~ A <sub>15</sub>
INr (C)	r - (C) ถ้า r = 110 เท่ากับ แฟล็ก จึงจะแปล	•	•	X	•	X	P	0	•	•	11 101 101 01 r 000	ED	2	3	12	C to A <sub>0</sub> ~ A <sub>7</sub> B to A <sub>8</sub> ~ A <sub>15</sub>
INI	(HL) - (C) B - B - 1 HL - HL + 1	X	1	X	X	X	X	1	•	•	11 101 101 10 100 010	ED A2	2	4	16	C to A <sub>0</sub> ~ A <sub>7</sub> B to A <sub>8</sub> ~ A <sub>15</sub>
INIR	(HL) - (C) B - B - 1 HL - HL + 1 Repeat until B = 0	X	1	X	X	X	X	1	•	•	11 101 101 10 110 010	ED B2	2 2	5 4	21 16	C to A <sub>0</sub> ~ A <sub>7</sub> B to A <sub>8</sub> ~ A <sub>15</sub> (If B ≠ 0) (If B = 0)
IND	(HL) - (C) B - B - 1 HL - HL - 1	X	1	X	X	X	X	1	•	•	11 101 101 10 101 010	ED AA	2	4	16	C to A <sub>0</sub> ~ A <sub>7</sub> B to A <sub>8</sub> ~ A <sub>15</sub>
INDR	(HL) - (C) B - B - 1 HL - HL - 1 ทำซ้ำจนกระทั่ง B = 0	X	1	X	X	X	X	1	•	•	11 101 101 10 111 010	ED BA	2 2	5 4	21 16	C to A <sub>0</sub> ~ A <sub>7</sub> B to A <sub>8</sub> ~ A <sub>15</sub> (If B ≠ 0) (If B = 0)
OUT (n), A	(n) - A	•	•	X	•	X	•	•	•	•	11 010 011	D3	2	3	11	n to A <sub>0</sub> ~ A <sub>7</sub> Acc to A <sub>8</sub> ~ A <sub>15</sub>
OUT (C), r	(C) - r	•	•	X	•	X	•	•	•	•	11 101 101 01 r 001	ED	2	3	12	C to A <sub>0</sub> ~ A <sub>7</sub> B to A <sub>8</sub> ~ A <sub>15</sub>
OUTI	(C) - (HL) B - B - 1 HL - HL + 1	X	1	X	X	X	X	1	•	•	11 101 101 10 100 011	ED A3	2	4	16	C to A <sub>0</sub> ~ A <sub>7</sub> B to A <sub>8</sub> ~ A <sub>15</sub>
OTIR	(C) - (HL) B - B - 1 HL - HL + 1 ทำซ้ำจนกระทั่ง B = 0	X	1	X	X	X	X	1	•	•	11 101 101 10 110 011	ED B3	2 2	5 4	21 16	C to A <sub>0</sub> ~ A <sub>7</sub> B to A <sub>8</sub> ~ A <sub>15</sub> (If B ≠ 0) (If B = 0)
OUTD	(C) - (HL) B - B - 1 HL - HL - 1	X	1	X	X	X	X	1	•	•	11 101 101 10 101 011	ED AB	2	4	16	C to A <sub>0</sub> ~ A <sub>7</sub> B to A <sub>8</sub> ~ A <sub>15</sub>
OTDR	(C) - (HL) B - B - 1 HL - HL - 1 ทำซ้ำจนกระทั่ง B = 0	X	1	X	X	X	X	1	•	•	11 101 101 10 111 011	ED BB	2 2	5 4	21 16	C to A <sub>0</sub> ~ A <sub>7</sub> B to A <sub>8</sub> ~ A <sub>15</sub> (If B ≠ 0) (If B = 0)

สังเกต 1. ถ้าผลลัพธ์ B - 1 เป็นศูนย์  
Z แฟล็ก จะได้รับการเซต นอกนั้นจะได้รับการรีเซต

## อินเทอร์รัพท์

ใน Z80 แบ่งการอินเทอร์รัพท์ออกเป็น 2 แบบคือ มาสเคเบิลอินเทอร์รัพท์ และนอนมาสเคเบิลอินเทอร์รัพท์ การใช้นอนมาสเคเบิลอินเทอร์รัพท์นั้นไม่สามารถกระทำการดิสเอเบิล (disable, DI) ได้ การอินเทอร์รัพท์แบบนี้จะตอบสนองทันทีที่อุปกรณ์เพอริเฟอร์รัลส่งสัญญาณมาเรียก ส่วนการอินเทอร์รัพท์แบบมาสเคเบิลอินเทอร์รัพท์นั้น สามารถเลือกการอีนเอบิล (EI) หรือดิสเอเบิล (DI) ได้

ผลตอบสนองต่อการอินเทอร์รัพท์แบบต่าง ๆ มีรายละเอียดดังนี้

### 1. แบบนอนมาสเคเบิลอินเทอร์รัพท์

เมื่อสัญญาณ NMI เข้ามาจะมีการตอบสนองทันที โดยจะกระโดดไปกระทำยังตำแหน่งตำแหน่ง 0066<sub>16</sub> ทันที และจะเก็บค่าโปรแกรมเคาน์เตอร์เดิมไว้บนสแตค ซึ่งถ้าต้องการให้กลับมาทำงานที่โปรแกรมหลักเมื่อเสร็จสิ้นการอินเทอร์รัพท์แล้ว สามารถใช้คำสั่ง RETN (return from nonmaskable interrupt) ค่าในสแตคจะถูกมาไว้ในโปรแกรมเคาน์เตอร์ เพื่อกระทำกลับไปยังโปรแกรมหลัก

### 2. แบบมาสเคเบิลอินเทอร์รัพท์

การอินเทอร์รัพท์แบบนี้แบ่งออกได้เป็น 3 แบบตามวิธีทางซอฟต์แวร์ดังนี้

#### 1. การอินเทอร์รัพท์โหมด 0 หรือ IMO

การตอบสนองจะกระทำได้ด้วยการหยุดชั่วคราว แล้วอ่านคำสั่งที่สามารถแทรกเข้ามาในบัสข้อมูลได้ ไมโครโปรเซสเซอร์จะนำคำสั่ง 1 ไบต์ที่ได้จากเพอริเฟอร์รัลนี้ไปตีความหมายใน IR (Instruction register) คำสั่งที่จะแทรกเข้าไปได้คือ คำสั่ง 1 ไบต์ โดยใช้ RST b นั่นเอง ดังนั้นเมื่อกระทำคำสั่ง RST b ข้อมูลของโปรแกรมเคาน์เตอร์เดิมจะได้รับการเก็บไว้ในสแตค โดยที่โปรแกรมเคาน์เตอร์ใหม่จะเก็บค่า b ที่มาจากคำสั่ง RST แล้วกระทำคำสั่งถัดไปตามโปรแกรมเคาน์เตอร์

#### 2. การอินเทอร์รัพท์โหมด 1 หรือ IM1

โหมดนี้จะให้ผลตอบสนองต่อสัญญาณอินเทอร์รัพท์โดยการเอกซ์คิวต์คำสั่ง RST 0038 โดยอัตโนมัติ นั่นคือ จะกระโดดไปกระทำที่ตำแหน่ง 0038 โดยอัตโนมัติ

#### 3. การอินเทอร์รัพท์โหมด 2 หรือ IM2

การอินเทอร์รัพท์โหมดนี้มีประสิทธิภาพสูงสุด เพราะทำให้กระโดดไปบริเวณส่วนใดของโปรแกรมก็ได้ โดยใช้วิธีการเรียกตำแหน่ง โดยทางอ้อม เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ไปยังหน่วยความจำที่ใด ๆ โดยใช้ข้อมูลขนาด 8 บิตที่มาจากเพอร์เฟอรัล ซึ่งจะเป็นส่วนของบิตที่นัยสำคัญต่ำรวมกับรีจิสเตอร์ I ที่เป็นบิตนัยสำคัญสูง ซึ่งโดยความจริงแล้วบิตนัยสำคัญต่ำสุดคือ  $A_0$  จะต้องเป็น 0 และจากการรวมของรีจิสเตอร์ I กับ 7 บิต รวมบิต 0 ที่มีค่าเป็น 0 จะชี้ไปยังตำแหน่งหนึ่งในหน่วยความจำ แล้วนำเอาค่าในหน่วยความจำนั้น 2 ไบต์มาเรียงกันเป็นแอดเดรสของการกระโดดไปทำงาน




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

# ตารางการทำงานของ LCD MODULE



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## ตารางคำสั่งของ HD44780

Instruction	Code										Description	Execution time (when fosc is 250 kHz) Note 1	Execution time (when fosc is 160 kHz) Note 2	
	RS	R/W	DB7	DB6	DB5	DB4	DB3	DB2	DB1	DB0				
Clear display	0	0	0	0	0	0	0	0	0	1	Clears all display and returns the cursor to the home position (Address 0).	82 $\mu$ s ~ 1.64 ms	120 $\mu$ s ~ 4.9 ms	
Return home	U	0	0	0	0	0	0	0	0	1	Returns the cursor to the home position (Address 0). Also returns the display being shifted to the original position. DD RAM contents remain unchanged.	40 $\mu$ s ~ 1.6 ms	120 $\mu$ s ~ 4.8 ms	
Entry mode set	0	0	0	0	0	0	0	0	1	I/D	S	40 $\mu$ s	120 $\mu$ s	
Display ON/OFF control	0	0	0	0	0	0	0	1	D	C	B	40 $\mu$ s	120 $\mu$ s	
Cursor and display shift	0	0	0	0	0	1	S/C	R/L	*	*	Moves the cursor and shifts the display without changing DD RAM contents	40 $\mu$ s	120 $\mu$ s	
Function set	0	0	0	0	1	DL	N	F	*	*	Sets interface data length (DL), number of display lines (L) and character font (F).	40 $\mu$ s	120 $\mu$ s	
Set CG RAM address.	0	0	0	1	ACG						Sets the CG RAM address. CG RAM data is sent and received after this setting.	40 $\mu$ s	120 $\mu$ s	
Set DD RAM address	0	0	1	ADD						Sets the DD RAM address. DD RAM data is sent and received after this setting.	40 $\mu$ s	120 $\mu$ s		
Read busy flag & address	0	1	BF	AC						Reads Busy flag (BF) indicating internal operation is being performed and reads address counter contents.	1 $\mu$ s	1 $\mu$ s		
Write data to CG or DD RAM	1	0	Write Data									Writes data into DD RAM or CG RAM.	40 $\mu$ s	120 $\mu$ s
Read data to CG or DD RAM	1	1	Read Data									Reads data from DD RAM or CG RAM.	40 $\mu$ s	120 $\mu$ s
	I/D = 1: Increment (+1) I/D = 0: Decrement (-1) S = 1: Accompanies display shift. S/C = 1: Display shift S/C = 0: Cursor move R/L = 1: Shift to the right. R/L = 0: Shift to the left. DL = 1: 8 bits DL = 0: 4 bits N = 1: 2 lines N = 0: 1 line F = 1: 5 x 10 dots F = 0: 5 x 7 dots BF = 1: Internally operating BF = 0: Can accept instruction										DD RAM: Display data RAM CG RAM: Character generator RAM ACG: CG RAM address ADD: DD RAM address Corresponds to cursor address. AC: Address counter used for both of DD and CG RAM address.	Execution time changes when frequency changes. (Example) When f <sub>osc</sub> is 270 kHz: $40 \mu\text{s} \times \frac{250}{270} = 37 \mu\text{s}$		


\*No effect

Notes 1. Applied to models driven by 1/8 duty or 1/11 duty.  
 2. Applied to models driven by 1/16 duty.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


## รายละเอียดของคำสั่ง HD44780

### 1. CLEAR DISPLAY




คำสั่งนี้จะเป็นการเขียนช่องว่างหรือ SPACE (ASCII 20H) เข้าไปใน DD RAM ทั้งหมด และทำการเซตตำแหน่ง DD RAM เป็นศูนย์ ตัวเคอร์เซอร์จะกลับไปอยู่ตำแหน่งบนสุดซ้ายมือของจอภาพ เซต I/D = 1, S ไม่มีการเปลี่ยน

### 2. RETURN HOME



คำสั่งนี้จะเป็นการเซตตำแหน่ง DD RAM ให้เป็นศูนย์ ตัวเคอร์เซอร์จะกลับไปอยู่ตำแหน่งบนสุดซ้ายมือของจอภาพ ข้อมูลในจอภาพไม่เปลี่ยน

### 3. ENTRY MODE SET



BIT I/D : โดยจะเป็นตัวกำหนดให้ว่า เมื่อเขียนหรืออ่านข้อมูลแล้ว จะทำให้ตำแหน่ง DD RAM เพิ่มขึ้นหนึ่ง หรือลดลงหนึ่ง โดย 1 = เพิ่มขึ้นหนึ่ง และ 0 = ลดลงหนึ่ง

BIT S : เป็นตัวกำหนดแสดงผล โดยถ้า S = 1 จะเป็นการใส่ข้อมูล แล้วตัวเคอร์เซอร์อยู่กับที่ ข้อมูลจะถูกดันไปทางซ้าย ถ้า S = 0 ข้อมูลจะอยู่กับที่ ตัวเคอร์เซอร์จะถูกดันไปทางขวา


#### 4. DISPLAY ON/OFF CONTROL

	RS	R/W	DB <sub>7</sub>					DB <sub>0</sub>
Code	0	0	0	0	0	0	1	D C B

BIT D : เป็นบิตให้เปิดปิดหน้าจอภาพ โดยถ้าให้ D = 1 จะเปิด  
D = 0 จะปิด

BIT C : จะให้แสดงเคอร์เซอร์ บิต C = 1 และถ้าไม่ต้องการ  
แสดงเคอร์เซอร์ บิต C = 0 โดยตัวเคอร์เซอร์จะอยู่  
ใน LINE ที่ 8 ในแบบ 5x7 และจะอยู่ใน LINE ที่ 11  
ในแบบ 5x10

BIT B : เป็นบิตเซตการกระพริบของเคอร์เซอร์ โดย B = 1 มี  
การกระพริบ B = 0 ไม่มีการกระพริบ มีระยะเวลา  
การกระพริบประมาณ 379.2 มิลลิวินาที



#### 5. CURSOR OR DISPLAY SHIFT

	RS	R/W	DB <sub>7</sub>					DB <sub>0</sub>
Code	0	0	0	0	0	1	S/C R/L	. .


\* No effect

เป็นคำสั่งกำหนดให้ตำแหน่งเคอร์เซอร์หรือข้อมูลไปเกิดทางซ้ายหรือขวา  
โดยไม่ต้องเขียนหรืออ่าน โดย

S/C	R/L	
0	0	ทำการย้ายเคอร์เซอร์ไปทางซ้ายจากเดิม 1 ตำแหน่ง
0	1	ทำการย้ายเคอร์เซอร์ไปทางขวาจากเดิม 1 ตำแหน่ง
1	0	เป็นการดันตัวอักษรที่เกิดไปทางซ้าย
1	1	เป็นการดันตัวอักษรที่เกิดไปทางขวา

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## 6. FUNCTION SET



BIT DL : เป็นการเซตการติดต่อว่าจะให้เป็นแบบ 8 บิตหรือ 4 บิต  
ถ้าต้องการติดต่อ 4 บิต DL = 0 และ 8 บิต DL = 1


N : เป็นการเซตบรรทัดการแสดงผล โดย N = 0 เป็นการ  
แสดงผล 1 บรรทัด N = 1 แสดงผล 2 บรรทัด ใน  
กรณีมากกว่า 2 บรรทัด ก็ให้เซต N = 1

F : เป็นการเซตขนาด DOT การแสดงผล 5x7 หรือ 5x10  
โดย F = 0 เป็น 5x7 และ F = 1 เป็น 5x10

N	F	No. of display lines	Character font	Duty factor	Remarks
0	0	1	5 x 7 dots	1/8	
0	1	1	5 x 10 dots	1/11	
1	.	2	5 x 7 dots	1/16	Cannot display 2 lines with 5 x 10 dot character font.


\* No effect

## 7. SET CG RAM ADDRESS



ใน HD44780 นั้นมีหน่วยความจำอยู่ 2 ชุดคือ DISPLAY DATA RAM (DD RAM) จำนวน 80x8 บิต และ CHARACTER GENERATOR RAM (CG RAM) จำนวน 512 บิต และ 7200 บิต คำสั่งนี้เป็นการเซตตำแหน่งใน CG RAM โดยต้องทำการเซตตำแหน่งก่อนเขียนหรืออ่านข้อมูลจาก CG RAM ด้วย

## 8. SET DD RAM ADDRESS



เป็นคำสั่งเซตค่าตำแหน่งใน DD RAM ในการเขียนหรืออ่านค่า จาก DD RAM (DD RAM คือ ส่วนที่จะแสดงผลหน้าจอ LCD) โดยจำนวนตำแหน่งที่จะเกิดขึ้นบนจอขึ้นอยู่กับคำสั่ง N ด้วย

ถ้า N = 0 (1 บรรทัด) จะอยู่ที่ตำแหน่ง 00H-4FH

ถ้า N = 1 (2 บรรทัด) จะอยู่ที่ตำแหน่ง 00H-27H สำหรับบรรทัดที่ 1 และ 40H-67H สำหรับบรรทัดที่ 2

ตัวอย่างการจัดตำแหน่งของ DD RAM หน้าจอ LCD แบบ 16 ตัวอักษร 4 บรรทัด และ 20 ตัวอักษร 2 บรรทัด HDM-16416H, HDM-20216H

	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15	16	← display position
1-line	00	01	02	03	04	05	06	07	08	09	0A	0B	0C	0D	0E	0F	← DD RAM address
2-line	40	41	42	43	44	45	46	47	48	49	4A	4B	4C	4D	4E	4F	
3-line	10	11	12	13	14	15	16	17	18	19	1A	1B	1C	1D	1E	1F	
4-line	50	51	52	53	54	55	56	57	58	59	5A	5B	5C	5D	5E	5F	

HDM-16416H


	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15	16	17	18	19	20	← display position
1-line	00	01	02	03	04	05	06	07	08	09	0A	0B	0C	0D	0E	0F	10	11	12	13	← DD RAM address
2-line	40	41	42	43	44	45	46	47	48	49	4A	4B	4C	4D	4E	4F	50	51	52	53	
3-line	14	15	16	17	18	19	1A	1B	1C	1D	1E	1F	20	21	22	23	24	25	26	27	
4-line	54	55	56	57	58	59	5A	5B	5C	5D	5E	5F	60	61	62	63	64	65	66	67	

(Note) Shift display is as same as 2-line type.

HDM-20216H

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## 9. READ BUSY FLAG และ ADDRESS




เป็นคำสั่งอ่านค่า BUSY FLAG ซึ่งจะเป็นตัวบอกว่าตัว HD44780 นี้อยู่  
ในขบวนการทำงานภายใน หรืออยู่ในสภาพพร้อมจะรับข้อมูล โดย

BF = 1 อยู่ในขบวนการทำงานภายใน ไม่พร้อมจะรับข้อมูลหรือคำสั่ง

BF = 0 พร้อมจะรับข้อมูลหรือคำสั่งได้


นอกจากนี้ยังเป็นคำสั่งอ่านค่าตำแหน่งของ CG RAM หรือ DD RAM ด้วย

## 10. WRITE DATA TO CG หรือ DD RAM



เป็นคำสั่งเขียนข้อมูลเข้าไปใน CG หรือ DD RAM โดยเมื่อเขียนข้อมูล  
และตำแหน่ง จะเพิ่มหรือลดโดยอัตโนมัติตามคำสั่งที่เซตใน ENTRY MODE ข้อ  
กำหนดที่จะรู้ว่าเป็นการเขียนข้อมูลของ CG RAM หรือ DD RAM ทำได้โดยการ  
เซตตำแหน่งของ CG RAM หรือ DD RAM ขึ้นมาก่อนจะเขียนข้อมูล

## 11. READ DATA FROM CG หรือ DD RAM



เป็นคำสั่งอ่านค่าข้อมูลจาก CG RAM หรือ DD RAM โดยก่อนอ่านค่า  
จาก DD RAM หรือ CG RAM นี้ควรจะใช้คำสั่งเซตตำแหน่งก่อน เพื่อให้รู้  
ข้อมูลที่อ่านได้นั้นเป็น DD หรือ CG RAM

จากตารางการทำงาน จะเห็นว่าการใช้งาน LCD Module นั้นง่าย เพียงแต่ส่งคำสั่งแรกเริ่ม และเซตความต้องการในขนาดตัวอักษรและเคอร์เซอร์ หลังจากนั้น เราก็สามารถเขียนตัวอักษรเข้าไปใน DD RAM ตามตารางตัวอักษรที่ให้มานั้น ก็จะเกิดตัวอักษรในจอภาพ LCD เรายังสามารถกำหนดตำแหน่งตัวอักษรที่จะให้เกิดบนจอได้ โดยการเซตตำแหน่ง DD RAM

Character Codes (DD RAM Data)								CG RAM Address								Character Patterns (CG RAM Data)											
7	6	5	4	3	2	1	0	5	4	3	2	1	0	7	6	5	4	3	2	1	0						
--Higher				Lower--				--Higher				Lower--				--Higher				Lower--							
0 0 0 0 x 0 0 0								0 0 0				0 0 0				x x x				0							
								0 0 0				0 1 0				0 0 1				0 0 0				0			
								0 0 0				0 1 1				0 1 0				0 0 0				0			
								0 0 0				1 0 0				1 0 1				0 0 0				0			
0 0 0 0 x 0 0 1								0 0 0				0 0 0				x x x				0							
								0 0 0				0 1 0				0 0 1				0 0 0				0			
								0 0 0				0 1 1				0 1 0				0 0 0				0			
								0 0 0				1 0 0				1 0 1				0 0 0				0			
0 0 0 0 x 1 1 1								0 0 0				0 0 0				x x x				0							
								0 0 0				0 0 1				0 0 1				0 0 0				0			
								0 0 0				1 0 0				1 0 1				0 0 0				0			
								0 0 0				1 1 0				1 1 0				0 0 0				0			
0 0 0 0 x 1 1 1								1 1 1				1 0 0				x x x				0							
								1 1 1				1 0 1				x x x				0 0 0				0			
								1 1 1				1 1 0				x x x				0 0 0				0			
								1 1 1				1 1 1				x x x				0 0 0				0			

For 5 x 7 dot character pattern

นอกจากนี้ LCD module (HD44780) นี้ยังมีส่วนหนึ่งของ CHARACTER GENERATOR ที่เราสามารถเขียนข้อมูล ในการเกิดตัวอักษรขึ้นได้เอง จากตารางตัวอักษร 5x7 DOT นั้น จะเห็นว่าเป็น ตำแหน่งในตาราง 00H ถึง 07H ส่วนตำแหน่ง 08H ถึง 0FH จะเป็นตำแหน่งเดียวกับ 00H ถึง 07H จะเห็นว่า จะมี CHARACTER GENERATOR 8 ตัว ที่เราสามารถเขียนข้อมูลกำหนดเองได้ และถ้าเป็นแบบ 5x7 DOT จะเขียนได้ 4 ตัวอักษร ซึ่งจากข้อพิเศษนี้ทำให้เราสามารถเขียนตัวอักษรสัญลักษณ์ หรืออักษรภาษาไทยได้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้





## การเขียนข้อมูล CHARACTER GENERATOR

เราสามารถเขียนข้อมูลได้โดยกำหนดตำแหน่งของ CG RAM ก่อน โดยเขียนได้ 64 ตำแหน่ง (บิต 5-บิต 0) และเมื่อกำหนดตำแหน่งแล้วก็จะทำการเขียนข้อมูลลงใน CG RAM โดยเป็นลักษณะบิตต่อบิตบนจอ 1 ตัวอักษรคือ 5x7 DOT นั้นจะใช้ข้อมูลบิต 4 ถึงบิต 0 ต่อ 1 ไบท์เท่านั้น 1 ตัวอักษรจะใช้ข้อมูล 8 ไบท์ด้วยกัน ให้ดูจากตารางประกอบไปด้วย และเมื่อเขียนข้อมูลลงใน CG RAM แล้วเวลาเราจะใช้งาน ก็ให้เขียนข้อมูลใน DD RAM คือ ข้อมูลตำแหน่งในตาราง CHARACTER ที่ตำแหน่ง 00H-07H

### ขาต่าง ๆ ในการต่อใช้งาน HD44780

1. RS (REGISTOR SELECTION) จะเป็นขาเลือกรีจิสเตอร์ภายใน ซึ่งมีอยู่ 2 ตัวคือ INSTRUCTION REGISTOR (IR) และ DATA REGISTOR (DR) โดยถ้าเป็น 1 จะเป็นการเลือก DATA และถ้าเป็น 0 จะเป็นการเลือก INTRUCTION
2. R/W (READ/WRITE) เป็นตัวเลือกว่าจะเขียนหรืออ่านข้อมูลจากตัวไอซี โดยอ่านข้อมูล = 1 เขียนข้อมูล = 0
3. E (ENABLE SIGNAL) เป็นขากำหนดสภาพการรับเขียนอ่านข้อมูล

The relation between the operation and the combination of RS, R/W

RS	RW	E	OPERATION
0	0		Write instruction code
0	1		Read busy flag and address counter
1	0		Write data
1	1		Read data

When performing data and instruction code by 4 bit, transfer RS, R/W every time.

4. DBO-DB7 เป็นขารับส่งข้อมูลจากตัวไอซี
5. VDD ไฟเลี้ยงตัววงจร
6. VSS เป็นขา GND
7. VO เป็นขารับโวลต์เตจในการขับ LCD ให้สว่างหรือมืด

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



ภาคผนวก ค  
โปรแกรมการทำงานของเครื่องควบคุมอุปกรณ์ทางโทรศัพท์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

;*****
;*      PHONE LINK CONTROLLER      *
;*                                  *
;*      BY                          *
;*                                  *
;*      SRISOPA NIMVIJIT      310829 *
;*                                  *
;*      SIAM      CHAREONSEANG 310833 *
;*                                  *
;*****
;
0000      ORG 0000H
;
; I/O CONTROL REGISTER ADDRESS
;
0050 =    PA:      EQU 50H          ;Port A number
0030 =    PD:      EQU 30H          ;Port D number
0040 =    PE:      EQU 40H          ;Port E number
;
0054 =    PAC:     EQU 54H          ;Port A control port number
0034 =    PDC:     EQU 34H          ;Port D control port number
0044 =    PEC:     EQU 44H          ;Port E control port number
;
; I/O LCD PORT
0080 =    PDATA:   EQU 80H          ;LCD data port number
0082 =    PSING:   EQU 82H          ;LCD signal port number
0084 =    PREAD:   EQU 84H          ;LCD read port number
;
;RTC I/O PORT
00A1 =    MILLI:   EQU 0A1H         ;Millisecond port number
00A2 =    SEC:     EQU 0A2H         ;Second port number
00A3 =    MIN:     EQU 0A3H         ;Minute port number
00A4 =    HOUR:    EQU 0A4H         ;Hour port number
00B1 =    INTC:    EQU 0B1H         ;Interrupt control port number
;
A000 =    SYSSTK:  EQU 0A000H       ;System stack address
;

0000      CPU "Z80.TBL"
0000      HOF "INT8"

0000 3E0F  PWDLAY: LD  A,0FH          ;Power up Delay
0002 3D    PWDLAY1: DEC A
0003 20FD  JR  NZ,PWDLAY1
0005 C30001 JP  MAIN

0038      ORG 38H          ;Mode 1 Interrupt Address

0038 F3    DI              ;Disable interrupt
0039 C30005 JP  GETDTMF     ;Jump to interrupt service routine

0100      ORG 100H

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

;***** Main Program *****
;
;* Set systemstack and i/o port
;*   *Port A (50H) -out port to on/off equipments
;*   *Port D (30H) -out port to control 8 bit DAC
;*   *Port E (40H) -in port to recieve DTMF code
;*   -out port bit 5 to control relay
;* Initial parameters
;*   *WCONTROL -control word
;*   *STAT      -on/off equipments statistics
;* Initial LCD
;* Show current time
;* Alarm every Hour
;* Check on/off time of each equipment
;* Check time (00:01:00) for clear all on-off time
;* On/off equipments along each on/off time
;
;*****

;***** Initial all parameters *****
;
;
0100 3100A0 MAIN: LD SP,SYSSTK ;Set system stack pointer
0103 3EFF LD A,OFFH ;Set port A & D to be output
0105 D354 OUT (PAC),A
0107 D334 OUT (PDC),A
0109 D350 OUT (PA),A ;Clear solid-state relay
010B 3E20 LD A,20H ;Set bit 5 of port E to be output
010D D344 OUT (PEC),A ;Set another bit of port E to be input
010F AF XOR A ;Clear all buffer
0110 063C LD B,60
0112 210080 LD HL,RINGCNT
0115 77 CLEAR: LD (HL),A
0116 23 INC HL
0117 10FC DJNZ CLEAR
0119 3E0C LD A,OCH
011B 320480 LD (BLINK),A
011E CD9A0B CALL DETIME ;Delay
0121 CD1D0B CALL INITLCD ;Initial LCD
0124 CD9A0B CALL DETIME ;Delay
0127 CDB30B CALL SHOW ;Show idea!
012A ED56 IN 1 ;Set mode 1 interrupt
012C FB EI ;Be enable interrupt
;***** Operation program *****
;
;
012D CD3E01 WORK: CALL RTC ;Show real time clock
0130 CD8301 CALL ALARM ;Alarm every Hour
0133 CD9901 CALL CHECK ;Check on - off time of equipment
0136 CD6204 CALL CHKCLR ;Check 00:01:00 for time buffer clearing
0139 CD7F04 CALL CONTRL ;Control on - off time of equipment

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

013C 18EF          JR    WORK          ;Jump to work

;***** Show time routine *****
;
;

013E 2190D  RTC:  LD    HL,FRONT
0141 CD7801      CALL  WRMASK          ;Display front mask

0144 DBA4        IN    A,(HOUR)
0146 CD700B      CALL  DSPLCD          ;Display Hour
0149 163A        LD    D,":"
014B CD4A0B      CALL  WRBYTE          ;Display ":"
014E DBA3        IN    A,(MIN)
0150 CD700B      CALL  DSPLCD          ;Display Minute

0153 3E40        LD    A,40H
0155 CD3B0B      CALL  GOTO
0158 163A        LD    D,":"
015A CD4A0B      CALL  WRBYTE          ;Display ":"
015D DBA2        IN    A,(SEC)
015F CD700B      CALL  DSPLCD          ;Display Second
0162 163A        LD    D,":"
0164 CD4A0B      CALL  WRBYTE          ;Display ":"
0167 DBA1        IN    A,(MILLI)
0169 CD700B      CALL  DSPLCD          ;Display Millisecond

016C 21930D      LD    HL,REAR
016F CD7801      CALL  WRMASK          ;Display rear mask
0172 3E00        LD    A,00H
0174 CD3B0B      CALL  GOTO
0177 C9          RET

0178 0603  WRMASK: LD    B,3
017A 7E          WRMASK1: LD   A,(HL)
017B 57          LD    D,A
017C CD4A0B      CALL  WRBYTE          ;Display LCD data
017F 23          INC  HL
0180 10F8        DJNZ  WRMASK1
0182 C9          RET

;***** Alarm routine *****
;
;

0183 DBA3  ALARM: IN    A,(MIN)
0186 FE00      CP    00H          ;Check Minute = 00
0187 200F      JR    NZ,ALMEND    ;Jump if be false
0189 DBA2      IN    A,(SEC)
018B FE00      CP    00H          ;Check Second = 00
018D 2009      JR    NZ,ALMEND    ;Jump if be false
018F DBA1      IN    A,(MILLI)
0191 FE00      CP    00H          ;Check Millisecond = 0

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

0193 2003      JR  NZ,ALMEND      ;Jump if be false
0195 CD110B    CALL TITLE      ;Out title sound if be true
0198 C9        ALMEND:  RET

```

```

;***** Check on-off time *****
;
;

```

```

0199 CDB201    CHECK:   CALL CHKE1      ;Check on-off time of equipment 1
019C CD0802    CALL CHKE2      ;Check on-off time of equipment 2
019F CD5E02    CALL CHKE3      ;Check on-off time of equipment 3
01A2 CDB402    CALL CHKE4      ;Check on-off time of equipment 4
01A5 CDOA03    CALL CHKE5      ;Check on-off time of equipment 5
01A8 CD6003    CALL CHKE6      ;Check on-off time of equipment 6
01AB CDB603    CALL CHKE7      ;Check on-off time of equipment 7
01AE CDOC04    CALL CHKE8      ;Check on-off time of equipment 8
01B1 C9        RET

```

```

;
;
;

```

```

01B2 211780    CHKE1:  LD  HL,TIME1      ;Save On-Hour into B
01B5 46        LD  B,(HL)
01B6 23        INC HL
01B7 4E        LD  C,(HL)      ;Save On-Minute into C
01B8 23        INC HL
01B9 56        LD  D,(HL)      ;Save Off-Hour into D
01BA 23        INC HL
01BB 5E        LD  E,(HL)      ;Save Off-Minute into E

```

```

01BC DBA4      IN  A,(HOUR)      ;Save Current-Hour into H
01BE 67        LD  H,A
01BF DBA3      IN  A,(MIN)      ;Save Current-Minute into L
01C1 6F        LD  L,A
01C2 221580    LD  (NOWTIME),HL ;Save Current time into buffer

```

```

01C5 B7        CHKON1: OR  A
01C6 ED42      SBC  HL,BC      ;Compare Current time = > On time
01C8 3824      JR  C,OFF1      ;Jump if be false
01CA 2A1580    LD  HL,(NOWTIME) ;Load time buffer into HL
01CD B7        OR  A
01CE ED52      SBC  HL,DE      ;Compare Current time < off time
01D0 301C      JR  NC,OFF1     ;Jump if be false
01D2 3A1380    LD  A,(STAT)
01D5 CB47      BIT  0,A        ;Check on-off time statistics buffer
01D7 C20702    JP  NZ,CHK1RET   ;Jump if equipment be opened
01DA 211480    LD  HL,WCONTRL
01DD CBC6      SET  0,(HL)      ;Set bit 0 of control word
01DF 7E        LD  A,(HL)
01E0 321480    LD  (WCONTRL),A
01E3 3A1380    LD  A,(STAT)
01E6 CBC7      SET  0,A        ;Set bit 0 of statistics buffer
01E8 321380    LD  (STAT),A

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

01EB C30702      JP   CHK1RET
01EE 3A1380  OFF1: LD   A,(STAT)
01F1 CB47        BIT   0,A           ;Check bit 0 of statistics buffer
01F3 CA0702      JP   Z,CHK1RET     ;Jump if be 0
01F6 211480      LD   HL,WCONTRL
01F9 CB86        RES   0,(HL)       ;Reset bit 0 of control word
01FB 7E         LD   A,(HL)
01FC 321480      LD   (WCONTRL),A
01FF 3A1380      LD   A,(STAT)
0202 CB87        RES   0,A           ;Reset bit 0 of statistics buffer
0204 321380      LD   (STAT),A
0207             CHK1RET:
0207 C9          RET

```

```

0208 211B80  CHK2: LD   HL,TIME2
020B 46        LD   B,(HL)       ;Save On-Hour into B
020C 23        INC  HL
020D 4E        LD   C,(HL)       ;Save On-Minute into C
020E 23        INC  HL
020F 56        LD   D,(HL)       ;Save Off-Hour into D
0210 23        INC  HL
0211 5E        LD   E,(HL)       ;Save Off-Minute into E
0212 DBA4      IN   A,(HOUR)     ;Save Current-Hour into H
0214 67        LD   H,A
0215 DBA3      IN   A,(MIN)    ;Save Current-Minute into L
0217 6F        LD   L,A
0218 221580    LD   (NOWTIME),HL ;Save Current time into buffer

```

```

021B B7        CHKON2: OR   A
021C ED42      SBC  HL,BC       ;Compare Current time = > On time
021E 3824      JR   C,OFF2     ;Jump if be false
0220 2A1580    LD   HL,(NOWTIME) ;Load time buffer into HL
0223 B7        OR   A
0224 ED52      SBC  HL,DE       ;Compare Current time < off time
0226 301C      JR   NC,OFF2    ;Jump if be false
0228 3A1380    LD   A,(STAT)
022B CB4F      BIT   1,A       ;Check on-off time statistics buffer
022D C25D02    JP   NZ,CHK2RET ;Jump if equipment be opened
0230 211480    LD   HL,WCONTRL
0233 CBCE      SET  1,(HL)     ;Set bit 1 of control word
0235 7E         LD   A,(HL)
0236 321480    LD   (WCONTRL),A
0239 3A1380    LD   A,(STAT)
023C BCBF      SET  1,A       ;Set bit 1 of statistics buffer
023E 321380    LD   (STAT),A
0241 C35D02    JP   CHK2RET
0244 3A1380  OFF2: LD   A,(STAT)
0247 CB4F      BIT   1,A       ;Check bit 1 of statistics buffer
0249 CA5D02    JP   Z,CHK2RET  ;Jump if be 0
024C 211480    LD   HL,WCONTRL
024F CB8E      RES   1,(HL)    ;Reset bit 1 of control word
0251 7E         LD   A,(HL)

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

0252 321480      LD      (WCONTRL),A
0255 3A1380      LD      A,(STAT)
0258 CB8F        RES     1,A                ;Reset bit 1 of statistics buffer
025A 321380      LD      (STAT),A
025D             CHK2RET:
025D C9          RET

025E 211F80      CHKE3: LD      HL,TIME3
0261 46          LD      B,(HL)          ;Save On-Hour into B
0262 23          INC     HL
0263 4E          LD      C,(HL)          ;Save On-Minute into C
0264 23          INC     HL
0265 56          LD      D,(HL)          ;Save Off-Hour into D
0266 23          INC     HL
0267 5E          LD      E,(HL)          ;Save Off-Minute into E

0268 DBA4        IN      A,(HOURL)       ;Save Current-Hour into H
026A 67          LD      H,A
026B DBA3        IN      A,(MIN)        ;Save Current-Minute into L
026D 6F          LD      L,A
026E 221580      LD      (NOWTIME),HL     ;Save Current time into buffer

0271 B7          CHKON3: OR     A
0272 ED42        SBC     HL,BC            ;Compare Current time = > On time
0274 3824        JR      C,OFF3         ;Jump if be false
0276 2A1580      LD      HL,(NOWTIME)    ;Load time buffer into HL
0279 B7          OR      A
027A ED52        SBC     HL,DE            ;Compare Current time < off time
027C 301C        JR      NC,OFF3        ;Jump if be false
027E 3A1380      LD      A,(STAT)
0281 CB57        BIT     2,A            ;Check on-off time statistics buffer
0283 C2B302      JP      NZ,CHK3RET      ;Jump if equipment be opened
0286 211480      LD      HL,WCONTRL
0289 CBD6        SET     2,(HL)          ;Set bit 2 of control word
028B 7E          LD      A,(HL)
028C 321480      LD      (WCONTRL),A
028F 3A1380      LD      A,(STAT)
0292 CBD7        SET     2,A            ;Set bit 2 of statistics buffer
0294 321380      LD      (STAT),A
0297 C3B302      JP      CHK3RET
029A 3A1380      OFF3: LD      A,(STAT)
029D CB57        BIT     2,A            ;Check bit 2 of statistics buffer
029F CAB302      JP      Z,CHK3RET      ;Jump if be 0
02A2 211480      LD      HL,WCONTRL
02A5 CB96        RES     2,(HL)          ;Reset bit 2 of control word
02A7 7E          LD      A,(HL)
02A8 321480      LD      (WCONTRL),A
02AB 3A1380      LD      A,(STAT)
02AE CB97        RES     2,A            ;Reset bit 2 of statistics buffer
02B0 321380      LD      (STAT),A
02B3             CHK3RET:
02B3 C9          RET

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

02B4 212380  CHKE4: LD  HL,TIME4
02B7 46      LD  B,(HL)          ;Save On-Hour into B
02B8 23      INC HL
02B9 4E      LD  C,(HL)          ;Save On-Minute into C
02BA 23      INC HL
02BB 56      LD  D,(HL)          ;Save Off-Hour into D
02BC 23      INC HL
02BD 5E      LD  E,(HL)          ;Save Off-Minute into E

02BE DBA4    IN  A,(HOUR)        ;Save Current-Hour into H
02C0 67      LD  H,A
02C1 DBA3    IN  A,(MIN)         ;Save Current-Minute into L
02C3 6F      LD  L,A
02C4 221580 LD  (NOWTIME),HL    ;Save Current time into buffer

02C7 B7      CHKON4: OR  A
02C8 ED42    SBC HL,BC           ;Compare Current time = > On time
02CA 3824    JR  C,OFF4         ;Jump if be false
02CC 2A1580 LD  HL,(NOWTIME)    ;Load time buffer into HL
02CF B7      OR  A
02D0 ED52    SBC HL,DE           ;Compare Current time < off time
02D2 301C    JR  NC,OFF4        ;Jump if be false
02D4 3A1380 LD  A,(STAT)
02D7 CB5F    BIT  3,A           ;Check on-off time statistics buffer
02D9 C20903 JP  NZ,CHK4RET      ;Jump if equipment be opened
02DC 211480 LD  HL,WCONTRL
02DF CBDE    SET  3,(HL)        ;Set bit 3 of control word
02E1 7E      LD  A,(HL)
02E2 321480 LD  (WCONTRL),A
02E5 3A1380 LD  A,(STAT)
02E8 CBDF    SET  3,A           ;Set bit 3 of statistics buffer
02EA 321380 LD  (STAT),A
02ED C30903 JP  CHK4RET
02F0 3A1380 OFF4: LD  A,(STAT)
02F3 CB5F    BIT  3,A           ;Check bit 3 of statistics buffer
02F5 CA0903 JP  Z,CHK4RET      ;Jump if be 0
02F8 211480 LD  HL,WCONTRL
02FB CB9E    RES  3,(HL)        ;Reset bit 3 of control word
02FD 7E      LD  A,(HL)
02FE 321480 LD  (WCONTRL),A
0301 3A1380 LD  A,(STAT)
0304 CB9F    RES  3,A           ;Reset bit 3 of statistics buffer
0306 321380 LD  (STAT),A
0309        CHK4RET:
0309 C9      RET

030A 212780  CHKE5: LD  HL,TIME5
030D 46      LD  B,(HL)          ;Save On-Hour into B
030E 23      INC HL
030F 4E      LD  C,(HL)          ;Save On-Minute into C
0310 23      INC HL
0311 56      LD  D,(HL)          ;Save Off-Hour into D
0312 23      INC HL

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

0313 5E          LD  E,(HL)          ;Save Off-Minute into E

0314 DBA4        IN  A,(HOUR)        ;Save Current-Hour into H
0316 67          LD  H,A
0317 DBA3        IN  A,(MIN)        ;Save Current-Minute into L
0319 6F          LD  L,A
031A 221580      LD  (NOWTIME),HL      ;Save Current time into buffer

031D B7          CHRON5: OR  A
031E ED42        SBC  HL,BC          ;Compare Current time = > On time
0320 3824        JR  C,OFF5        ;Jump if be false
0322 2A1580      LD  HL,(NOWTIME)      ;Load time buffer into HL
0325 B7          OR  A
0326 ED52        SBC  HL,DE          ;Compare Current time < off time
0328 301C        JR  NC,OFF5       ;Jump if be false
032A 3A1380      LD  A,(STAT)
032D CB67        BIT  4,A          ;Check on-off time statistics buffer
032F C25F03      JP  NZ,CHK5RET       ;Jump if equipment be opened
0332 211480      LD  HL,WCONTRL
0335 CB66        SET  4,(HL)        ;Set bit 4 of control word
0337 7E          LD  A,(HL)
0338 321480      LD  (WCONTRL),A
033B 3A1380      LD  A,(STAT)
033E CBE7        SET  4,A          ;Set bit 4 of statistics buffer
0340 321380      LD  (STAT),A
0343 C35F03      JP  CHR5RET
0346 3A1380      OFF5: LD  A,(STAT)
0349 CB67        BIT  4,A          ;Check bit 4 of statistics buffer
034B CA5F03      JP  Z,CHK5RET       ;Jump if be 0
034E 211480      LD  HL,WCONTRL
0351 CBA6        RES  4,(HL)        ;Reset bit 4 of control word
0353 7E          LD  A,(HL)
0354 321480      LD  (WCONTRL),A
0357 3A1380      LD  A,(STAT)
035A CBA7        RES  4,A          ;Reset bit 4 of statistics buffer
035C 321380      LD  (STAT),A
035F            CHR5RET:
035F C9          RET

0360 212B80      CHKE6: LD  HL,TIME6
0363 46          LD  B,(HL)          ;Save On-Hour into B
0364 23          INC  HL
0365 4E          LD  C,(HL)          ;Save On-Minute into C
0366 23          INC  HL
0367 56          LD  D,(HL)          ;Save Off-Hour into D
0368 23          INC  HL
0369 5E          LD  E,(HL)          ;Save Off-Minute into E

036A DBA4        IN  A,(HOUR)        ;Save Current-Hour into H
036C 67          LD  H,A
036D DBA3        IN  A,(MIN)        ;Save Current-Minute into L
036F 6F          LD  L,A
0370 221580      LD  (NOWTIME),HL      ;Save Current time into buffer

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

0373 B7      CHKON6: OR   A
0374 ED42    SBC  HL,BC          ;Compare Current time = > On time
0376 3824    JR    C,OFF6          ;Jump if be false
0378 2A1580  LD    HL,(NOWTIME)        ;Load time buffer into HL
037B B7      OR    A
037C ED52    SBC  HL,DE          ;Compare Current time < off time
037E 301C    JR    NC,OFF6          ;Jump if be false
0380 3A1380  LD    A,(STAT)
0383 CB6F    BIT   5,A              ;Check on-off time statistics buffer
0385 C2B503  JP    NZ,CHK6RET        ;Jump if equipment be opened
0388 211480  LD    HL,WCONTRL
038B CBEE    SET   5,(HL)           ;Set bit 5 of control word
038D 7E      LD    A,(HL)
038E 321480  LD    (WCONTRL),A
0391 3A1380  LD    A,(STAT)
0394 CB6F    SET   5,A              ;Set bit 5 of statistics buffer
0396 321380  LD    (STAT),A
0399 C3B503  JP    CHK6RET
039C 3A1380  OFF6: LD    A,(STAT)
039F CB6F    BIT   5,A              ;Check bit 5 of statistics buffer
03A1 CAB503  JP    Z,CHK6RET        ;Jump if be 0
03A4 211480  LD    HL,WCONTRL
03A7 CBAE    RES   5,(HL)           ;Reset bit 5 of control word
03A9 7E      LD    A,(HL)
03AA 321480  LD    (WCONTRL),A
03AD 3A1380  LD    A,(STAT)
03B0 CBAF    RES   5,A              ;Reset bit 5 of statistics buffer
03B2 321380  LD    (STAT),A
03B5        CHK6RET:
03B5 C9      RET

03B6 212F80  CHK67: LD    HL,TIME7
03B9 46      LD    B,(HL)           ;Save On-Hour into B
03BA 23      INC  HL
03BB 4E      LD    C,(HL)           ;Save On-Minute into C
03BC 23      INC  HL
03BD 56      LD    D,(HL)           ;Save Off-Hour into D
03BE 23      INC  HL
03BF 5E      LD    E,(HL)           ;Save Off-Minute into E

03C0 DBA4    IN   A,(HOUR)        ;Save Current-Hour into H
03C2 67      LD    H,A
03C3 DBA3    IN   A,(MIN)          ;Save Current-Minute into L
03C5 6F      LD    L,A
03C6 221580  LD    (NOWTIME),HL    ;Save Current time into buffer

03C9 B7      CHKON7: OR   A
03CA ED42    SBC  HL,BC          ;Compare Current time = > On time
03CC 3824    JR    C,OFF7          ;Jump if be false
03CE 2A1580  LD    HL,(NOWTIME)        ;Load time buffer into HL
03D1 B7      OR    A
03D2 ED52    SBC  HL,DE          ;Compare Current time < off time

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

03D4 301C      JR  NC,OFF7      ;Jump if be false
03D6 3A1380    LD  A,(STAT)
03D9 CB77      BIT  6,A         ;Check on-off time statistics buffer
03DB C20B04    JP  NZ,CHK7RET   ;Jump if equipment be opened
03DE 211480    LD  HL,WCONTRL
03E1 CBF6      SET  6,(HL)      ;Set bit 6 of control word
03E3 7E        LD  A,(HL)
03E4 321480    LD  (WCONTRL),A
03E7 3A1380    LD  A,(STAT)
03EA CBF7      SET  6,A         ;Set bit 6 of statistics buffer
03EC 321380    LD  (STAT),A
03EF C30B04    JP  CHK7RET
03F2 3A1380    OFF7: LD  A,(STAT)
03F5 CB77      BIT  6,A         ;Check bit 6 of statistics buffer
03F7 CA0B04    JP  Z,CHK7RET   ;Jump if be 0
03FA 211480    LD  HL,WCONTRL
03FD CBB6      RES  6,(HL)      ;Reset bit 6 of control word
03FF 7E        LD  A,(HL)
0400 321480    LD  (WCONTRL),A
0403 3A1380    LD  A,(STAT)
0406 CBB7      RES  6,A         ;Reset bit 6 of statistics buffer
0408 321380    LD  (STAT),A
040B          CHK7RET:
040B C9        RET

040C 213380    CHKE8: LD  HL,TIME8
040F 46        LD  B,(HL)       ;Save On-Hour into B
0410 23        INC  HL
0411 4E        LD  C,(HL)       ;Save On-Minute into C
0412 23        INC  HL
0413 56        LD  D,(HL)       ;Save Off-Hour into D
0414 23        INC  HL
0415 5E        LD  E,(HL)       ;Save Off-Minute into E

0416 DBA4      IN  A,(HOURL)    ;Save Current-Hour into H
0418 67        LD  H,A
0419 DBA3      IN  A,(MIN)     ;Save Current-Minute into L
041B 6F        LD  L,A
041C 221580    LD  (NOWTIME),HL ;Save Current time into buffer

041F B7        CHKON8: OR  A
0420 ED42      SBC  HL,BC      ;Compare Current time = > On time
0422 3824      JR  C,OFF8     ;Jump if be false
0424 2A1580    LD  HL,(NOWTIME) ;Load time buffer into HL
0427 B7        OR  A
0428 ED52      SBC  HL,DE      ;Compare Current time < off time
042A 301C      JR  NC,OFF8     ;Jump if be false
042C 3A1380    LD  A,(STAT)
042F CB7F      BIT  7,A         ;Check on-off time statistics buffer
0431 C26104    JP  NZ,CHK8RET   ;Jump if equipment be opened
0434 211480    LD  HL,WCONTRL
0437 CBFE      SET  7,(HL)      ;Set bit 7 of control word
0439 7E        LD  A,(HL)

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

043A 321480      LD  (WCONTRL),A
043D 3A1380      LD  A,(STAT)
0440 CBBF        SET  7,A          ;Set bit 7 of statistics buffer
0442 321380      LD  (STAT),A
0445 C36104      JP  CHK8RET
0448 3A1380      OFF8: LD  A,(STAT)
044B CB7F        BIT  7,A          ;Check bit 7 of statistics buffer
044D CA6104      JP  Z,CHK8RET    ;Jump if be 0
0450 211480      LD  HL,WCONTRL
0453 CBBE        RES  7,(HL)      ;Reset bit 7 of control word
0455 7E          LD  A,(HL)
0456 321480      LD  (WCONTRL),A
0459 3A1380      LD  A,(STAT)
045C CBBF        RES  7,A          ;Reset bit 7 of statistics buffer
045E 321380      LD  (STAT),A
0461            CHK8RET:
0461 C9          RET

```

```

;***** Check time for clear all on-off time ****
;
;

```

```

0462 DBA4      CHKCLR: IN  A,(HOUR)
0464 FE00      CP  00H          ;Check Hour = 00
0466 2016      JR  NZ,ENDCHKCLR ;Jump if be false
0468 DBA3      IN  A,(MIN)
046A FE01      CP  01H          ;Check Minute = 01
046C 2010      JR  NZ,ENDCHKCLR ;Jump if be false
046E DBA2      IN  A,(SEC)
0470 FE00      CP  00H          ;Check Second = 00
0472 200A      JR  NZ,ENDCHKCLR ;Jump if be false
0474 0620      LD  B,20H          ;Clear all on-off time buffer if be true
0476 AF        XOR  A
0477 211780     LD  HL,TIME1
047A 77        CLRTIME: LD  (HL),A
047B 23        INC  HL
047C 10FC      DJNZ CLRTIME
047E          ENDCHKCLR:
047E C9          RET

```

```

;***** Control equipment *****
;
;

```

```

047F 3A1480     CONTRL: LD  A,(WCONTEL)
0482 2F        CPL
0483 D350      OUT  (PA),A    ;Out to control equipment
0485 C9        RET

```

```

0500          ORG  500H

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

;***** Interrupt Routine *****
;* - Save all registers *
;* - Get and count ring *
;* - Check 6-ring for operation *
;* - Get 6-DTMF code for password *
;* - Check code correction for operation *
;* - Get all data if correct *
;* - Equipment line number *
;* - On - off time of each equipment *
;* - Return to main program if wrong *
;*****

```

```

0500      GETDTMF:
0500 08      EX  AF,AF'      ;Save AF register
0501 D9      EXX             ;Save BC,DE,HL register
0502 CD1905  CALL  GETRING   ;Count telephone ring
0505 CD9E05  CALL  RINGCHK   ;Check ring flag
0508 CDAD05  CALL  GETPWD    ;Get password code
050B CD4806  CALL  CHKPWD    ;Check password
050E CD5706  CALL  GETDATA   ;Get all data
0511 CDBA08  CALL  CLRSCR    ;Clear LCD screen
0514 D9      EXX             ;Reload AF register
0515 08      EX  AF,AF'      ;Reload BC,DE,HL
0516 FB      EI              ;Be enable interrupt
0517 ED4D      RETI

0519      GETRING:
0519 210180  LD  HL,LASTHR      ;Save last Hour into B
051C 46      LD  B,(HL)
051D 23      INC HL
051E 4E      LD  C,(HL)      ;Save last Minute into C

051F DBA4      IN  A,(HOURL)
0521 67      LD  H,A          ;Save Current Hour into H
0522 DBA3      IN  A,(MIN)
0524 6F      LD  L,A          ;Save Current Minute into L

0525 B7      OR  A
0526 ED42      SBC HL,BC      ;Compare Current time < last time
0528 3002      JR  NC,RINGCLR  ;Jump if be false
052A 1845      JR  SAVRING    ;Jump to save count if be true
052C      RINGCLR:
052C 3E01      LD  A,01H
052E 320080  LD  (RINGCNT),A      ;Save 1 to ring count buffer
0531 CD9A0B  CALL  DETIME      ;Delay
0534 CD9A0B  CALL  DETIME      ;Delay
0537 CD9A0B  CALL  DETIME      ;Delay
053A CD9A0B  CALL  DETIME      ;Delay

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

053D DBA4      IN  A,(HOUR)
053F FE23      CP   23H          ;Check Hour = 23
0541 200F      JR   NZ,NOT23    ;Jump if be false
0543 DBA3      IN  A,(MIN)
0545 FE59      CP   59H          ;Check Minute = 59
0547 201B      JR   NZ,NOT59    ;Jump if be false
0549 AF        XOR  A
054A 320180    LD  (LASTHR),A   ;Clear last Hour  buffer
054D 320280    LD  (LASTMIN),A ;Clear last Minute buffer
0550 1843      JR  CLRFLAG     ;Jump to clear ring flag

0552 DBA3      NOT23: IN  A,(MIN)
0554 FE59      CP   59H          ;Check Minute = 59
0556 200C      JR   NZ,NOT59    ;Jump if be false
0558 DBA4      IN  A,(HOUR)     ;Load Current Hour into A register
055A 3C        INC  A          ;Increase A register
055B 320180    LD  (LASTHR),A   ;Save A register into last Hour buffer
055E AF        XOR  A
055F 320280    LD  (LASTMIN),A ;Clear last Minute buffer
0562 1831      JR  CLRFLAG     ;Jump to clear ring flag

0564 DBA3      NOT59: IN  A,(MIN) ;Load Minute into A register
0566 3C        INC  A          ;Increase A register
0567 320280    LD  (LASTMIN),A ;Save A register into last Minute buffer
056A DBA4      IN  A,(HOUR)     ;Load Hour into A register
056C 320180    LD  (LASTHR),A  ;Save A register into last Hour buffer
056F 1824      JR  CLRFLAG     ;Jump to clear ring flag

0571          SAVRING:
0571 3A0080    LD  A,(RINGCNT)
0574 3C        INC  A          ;Increase ring count buffer
0575 320080    LD  (RINGCNT),A
0578 CD9A0B    CALL DETIME      ;Delay
057B CD9A0B    CALL DETIME      ;Delay
057E CD9A0B    CALL DETIME      ;Delay
0581 CD9A0B    CALL DETIME      ;Delay
0584 3A0080    LD  A,(RINGCNT)
0587 FE05      CP   05H          ;Compare ring = 5
0589 200A      JR   NZ,CLRFLAG ;Jump if be false
058B 3A0680    LD  A,(SYSPAG)
058E CBCF      SET  1,A         ;Set bit 1 of system flag
0590 320680    LD  (SYSPAG),A
0593 1808      JR  ENDRING     ;Jump to ring check end
0595          CLRFLAG:
0595 3A0680    LD  A,(SYSPAG)
0598 CB8F      RES  1,A         ;Reset bit 1 of system flag
059A 320680    LD  (SYSPAG),A
059D          ENDRING:
059D C9        RET

059E          RINGCHK:
059E 3A0680    LD  A,(SYSPAG)

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

05A1 CB4F      BIT 1,A           ;Check bit 1 of system flag
05A3 C0        RET NZ           ;Return if not be 0
05A4 AF        XOR A           ;
05A5 D3B1      OUT (INTC),A      ;Clear RTC interrupt status
05A7 D1        POP DE
05A8 D9        EXX           ;Reload AF register
05A9 08        EX AF,AF'       ;Reload BC,DE,HL register
05AA FB        EI           ;Be enable interrupt
05AB ED4D      RETI          ;Return interrupt

```

```

;***** Get 6-DTHF code *****
;
;
;

```

```

05AD 3E20      GETPWD: LD A,20H
05AF D340      OUT (PE),A       ;Hook off line
05B1 3E0D      LD A,0DH
05B3 320480    LD (BLINK),A
05B6 CD1D0B    CALL INITLCD
05B9 21100D    LD HL,DATA10      ;Display "Enter password"
05BC CD530B    CALL WRLINE
05BF CD9A0B    CALL DETIME
05C2 21600E    LD HL,VDATA1      ;Say "Hello!,enter password please"
05C5 CD350A    CALL VOICE
05C8 CD8D0B    CALL DELAY
05CB CD1D0B    CALL INITLCD      ;Initial LCD
05CE 3E01      LD A,01H
05D0 CD3B0B    CALL GOTO
05D3 AF        XOR A
05D4 320A80    LD (COUNT),A    ;Clear buffer
05D7 320B80    LD (SUM),A
05DA DD210C80  LD IX,GET
05DE CD8B0A    CALL RINGBK      ;Out ringback sound

05E1 CDCE08    GETCODE: CALL SCANK ;Get password code
05E4 CD010B    CALL KEYSND
05E7 CD4A0B    CALL WRBYTE      ;Display scan key
05EA DD7700    LD (IX+0),A      ;Save pressed keycode to check
05ED 3A0B80    LD A,(SUM)       ;Sum 6-pressed keycode
05F0 DD8600    ADD A,(IX+0)
05F3 320B80    LD (SUM),A
05F6 3A0A80    LD A,(COUNT)   ;Add-check counter
05F9 C601      ADD A,01H
05FB FE06      CP 06H
05FD 2808      JR Z,CHECK2     ;Jump if 6 times
05FF 320A80    LD (COUNT),A   ;Increase counter
0602 DD23      INC IX          ;Increase get number buffer
0604 C3E105    JP GETCODE

0607 3A0B80    CHECK2: LD A,(SUM)
060A FE12      CP 12H          ;Check sum 6-pressed keycode

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

060C 2022      JR    NZ,WRONG      ;Jump if not equal password sum
060E 0606      LD    B,06H        ;Check each pressed keycode
0610 DD210C80   LD    IX,GET
0614 FD21EC0D   LD    IY,PASSWD
0618 FD7E00     CHECK3: LD    A,{IY+0}
061B DDBE00     CP    (IX+0)
061E 2010      JR    NZ,WRONG      ;Jump if not equal password keycode
0620 DD23      INC   IX
0622 FD23      INC   IY
0624 10F2      DJNZ  CHECK3
0626 3A0680    LD    A,(SYSPAG)    ;Set bit 0 of system flag if pass
0629 CBC7      SET   0,A
062B 320680    LD    (SYSPAG),A
062E 1817      JR    PWDEND

0630 CDE50A    WRONG: CALL  ERRSND      ;Out error sound
0633 216056    LD    HL,VDATA7
0636 CD350A    CALL  VOICE         ;Say "Error Data!"
0639 21604A    LD    HL,VDATA6
063C CD350A    CALL  VOICE         ;Say "Terminate job,Good bye!"
063F 3A0680    LD    A,(SYSPAG)    ;Reset bit 0 of system flag
0642 CB87      RES   0,A
0644 320680    LD    (SYSPAG),A

0647 C9      PWDEND: RET

0648 3A0680    CHRPWD: LD    A,(SYSPAG)
064B CB47      BIT   0,A           ;Check bit 0 of system flag
064D C0      RET    NZ           ;Retrun if not be 0
064E D1      POP   DE
064F CDBA08    CALL  CLRSCR       ;Clear LCD screen
0652 D9      EXX
0653 08      EX    AF,AF'       ;Reload BC,DE,HL register
0654 FB      EI                ;Be enable interrupt
0655 ED4D      RETI               ;Return interrupt

;***** GET ALL CONTROL-DATA *****
;
;

0657 CD110B    GETDATA: CALL  TITLE      ;Out title sound
065A 21200D    LD    HL,DATA11     ;Display *Select equipment from (1-8)*
065D CD530B    CALL  WRLINE
0660 CD9A0B    CALL  DETIME        ;Delay
0663 21300D    LD    HL,DATA12
0666 CD530B    CALL  WRLINE
0669 21601A    LD    HL,VDATA2
066C CD350A    CALL  VOICE         ;Say "Select equipment please!"
066F CD8D0B    CALL  DELAY         ;Delay

0672 3E46      LD    A,46H         ;Get No. of equipment

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

0674 CD3B0B      CALL GOTO
0677 CD8B0A      CALL RINGBK          ;Out ringback sound
067A CDCE08      OVER8: CALL SCANK      ;Scan keycode
067D FE00        CP 00H
067F 28F9        JR Z,OVER8
0681 FE09        CP 09H
0683 D27A06      JP NC,OVER8
0686 CD010B      CALL KEYSND          ;Out key sound
0689 CD4A0B      CALL WRBYTE          ;Display keycode
068C CD110B      CALL TITLE
068F 321280      LD (EQUIP),A

0692 21400D      ONTIME: LD HL,DATA13
0695 CD530B      CALL WRLINE          ;Display *Enter ontime please!*
0698 CD9A0B      CALL DETIME          ;Delay
069B 21600D      LD HL,DATA15
069E CD530B      CALL WRLINE
06A1 216026      LD HL,VDATA3
06A4 CD350A      CALL VOICE           ;Say "Enter ontime please!"
06A7 CD8D0B      CALL DELAY           ;Delay

06AA 111780      LD DE,TIME1          ;Point to time buffer
06AD 3A1280      LD A,(EQUIP)
06B0 3D          DEC A
06B1 CB27        SLA A
06B3 CB27        SLA A
06B5 83          ADD A,B
06B6 5F          LD E,A
06B7 ED530780    LD (NOWBUFF),DE      ;Save time buffer
06BB AF          XOR A
06BC 320580      LD (FHOURL),A        ;Clear first Hour buffer
06BF 320A80      LD (COUNT),A       ;Clear counter buffer
06C2 3E40        LD A,40H
06C4 CD3B0B      CALL GOTO
06C7 CD8B0A      CALL RINGBK          ;Out ringback sound
06CA           H_ONTIME:
06CA CDCE08      CALL SCANK           ;Scan keycode
06CD           CHK_ON:
06CD F5          PUSH AF
06CE 3A0A80      LD A,(COUNT)
06D1 FE00        CP 00H
06D3 2804        JR Z,HFIRST          ;Jump if be first Hour number
06D5 FE01        CP 01H
06D7 280A        JR Z,HSECOND         ;Jump if be second Hour number
06D9 F1          HFIRST: POP AF
06DA FE03        CP 03H               ;Check first Hour number < 3
06DC 30EC        JR NC,H_ONTIME      ;Jump to get again if be false
06DE 320580      LD (FHOURL),A
06E1 1813        JR BNDCHK1           ;Jump to be continue
06E3 3A0580      HSECOND: LD A,(FHOURL)
06E6 FE02        CP 02H
06E8 3807        JR C,OH1             ;Jump if first Hour number < 2
06EA F1          POP AF
06EB FE04        CP 04H

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

06ED 30DB      JR  NC,H_ONTIME      ;Jump if first Hour number => 4
06EF 1805      JR  ENDCHK1          ;Jump to be continue
06F1 F1        OH1:   POP  AF
06F2 FE0A      CP   0AH
06F4 30D4      JR  NC,H_ONTIME      ;Jump if second Hour number => 10
06F6 CD010B    ENDCHK1: CALL KEYSND    ;Out key sound
06F9 CD4A0B    CALL WRBYTE          ;Display keycode
06FC ED5B0780 LD  DE,(NOWBUFF)
0700 CD140A    CALL BCD              ;Convert to BCD code
0703 3A0A80    LD  A,(COUNT)
0706 C601      ADD  A,01H
0708 FE02      CP   02H
070A CA1307    JP  Z,NEXT_ON        ;Jump if Hour data is complete
070D 320A80    LD  (COUNT),A
0710 C3CA06    JP  H_ONTIME         ;Jump to get Hour data
0713 3E3A      NEXT_ON: LD  A,3AH
0715 57        LD  D,A
0716 CD4A0B    CALL WRBYTE          ;Display keycode
0719 ED5B0780 LD  DE,(NOWBUFF)
071D 13        INC  DE
071E ED530780 LD  (NOWBUFF),DE
0722 AF        XOR  A
0723 320A80    LD  (COUNT),A
0726          M_ONTIME:
0726 CDCE08    CALL SCANK           ;Scank keycode
0729          CHRTIME2:
0729 F5        PUSH AF
072A 3A0A80    LD  A,(COUNT)
072D FE00      CP   00H
072F 2804      JR  Z,MFIRST1        ;Jump if be first minute
0731 FE01      CP   01H
0733 2807      JR  Z,MSECONDD1     ;Jump if be second minute
0735 F1        MFIRST1: POP  AF
0736 FE06      CP   06H
0738 30EC      JR  NC,M_ONTIME     ;Jump if first minute number => 6
073A 1805      JR  CHKEND1         ;Jump to be continue
073C          MSECONDD1:
073C F1        POP  AF
073D FE0A      CP   0AH
073F 30E5      JR  NC,M_ONTIME     ;Jump if second minute number => 10
0741 CD010B    CHKEND1: CALL KEYSND    ;Out key sound
0744 CD4A0B    CALL WRBYTE          ;Display keycode
0747 ED5B0780 LD  DE,(NOWBUFF)
074B CD140A    CALL BCD              ;Convert to BCD code
074E 3A0A80    LD  A,(COUNT)
0751 C601      ADD  A,01H
0753 FE02      CP   02H
0755 CA5E07    JP  Z,ONCHK          ;Jump if on time data is complete
0758 320A80    LD  (COUNT),A
075B C32607    JP  M_ONTIME         ;Jump to get minute data

075E ED5B0780 ONCHK:  LD  DE,(NOWBUFF)    ;Check on time > current time
0762 1A        LD  A,(DE)

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

0763 4F          LD  C,A
0764 1B          DEC DE
0765 1A          LD  A,(DE)
0766 47          LD  B,A

0767 DBA3       IN  A,(MIN)
0769 6F          LD  L,A
076A DBA4       IN  A,(HOUR)
076C 67          LD  H,A
076D B7          OR  A
076E ED42       SBC HL,BC
0770 DA8507     JP  C,OFFTIME ;Jump to get off time if be pass
0773 CDE50A     CALL ERRSND ;Out error suond
0776 21800D     LD  HL,DATAERR
0779 CD530B     CALL WRLINE ;Display *Error data!* if be fail
077C 216056     LD  HL,VDATA7
077F CD350A     CALL VOICE ;Say "Error data!"
0782 C39206     JP  ONTIME ;Get new on time

0785 CD110B     OFFTIME: CALL TITLE ;Out title sound
0788            OFFTIME1:
0788 21500D     LD  HL,DATA14
078B CD530B     CALL WRLINE ;Display *Enter off time*
078E CD9A0B     CALL DETIME ;Delay
0791 21600D     LD  HL,DATA15
0794 CD530B     CALL WRLINE
0797 216032     LD  HL,VDATA4
079A CD350A     CALL VOICE ;Say "Enter off time please!"
079D CD8D0B     CALL DELAY ;Delay

07A0 ED5B0780  LD  DE,(NOWBUFF)
07A4 13          INC DE
07A5 ED530780  LD  (NOWBUFF),DE
07A9 AF          XOR  A
07AA 320580     LD  (F HOUR),A
07AD 320A80     LD  (COUNT),A
07B0 3E40       LD  A,40H
07B2 CD3B0B     CALL GOTO
07B5 CD8B0A     CALL RINGBK ;Out ringback sound
07B8 CDCE08     H_OFF: CALL SCANK ;Scan keycode
07BB            CHK HOUR2:
07BB F5          PUSH AF
07BC 3A0A80     LD  A,(COUNT)
07BF FE00       CP  00H
07C1 2804       JR  Z,HFIRST2 ;Jump if be first Hour
07C3 FE01       CP  01H
07C5 280A       JR  Z,HSECOND2 ;Jump if be second Hour
07C7 F1          HFIRST2: POP AF
07C8 FE03       CP  03H
07CA 30EC       JR  NC,H_OFF ;Jump if first Hour number => 3

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

07CC 320580      LD  (F HOUR),A
07CF 1814        JR  ENDCHR2      ;Jump to be continue
07D1            HSECOND2:
07D1 3A0580      LD  A,(F HOUR)
07D4 FE02        CP  02H
07D6 3808        JR  C,OFFH1      ;Jump if first Hour number < 2
07D8 F1         POP  AF
07D9 FE04        CP  04H
07DB D2B807      JP  NC,H_OFF     ;Jump if second Hour number => 4
07DE 1805        JR  ENDCHK2      ;Jump to be continue
07E0 F1         OFFH1: POP  AF
07E1 FE0A        CP  0AH
07E3 30D3        JR  NC,H_OFF     ;Jump if second Hour number => 10
07E5 CD010B      ENDCHK2: CALL KEYSND ;Out keycode sound
07E8 CD4A0B      CALL WRBYTE     ;Display keycode
07EB ED5B0780    LD  DE,(NOWBUFF)
07EF CD140A      CALL BCD        ;Convert to BCD code
07F2 3A0A80      LD  A,(COUNT)
07F5 C601        ADD  A,01H
07F7 FE02        CP  02H
07F9 CA0208      JP  Z,NEXT_OFF   ;Jump if Hour data is complete
07FC 320A80      LD  (COUNT),A
07FF C3B807      JP  H_OFF       ;Jump to get Hour data
0802            NEXT_OFF:
0802 3E3A        LD  A,3AH
0804 57          LD  D,A
0805 CD4A0B      CALL WRBYTE     ;Display keycode
0808 ED5B0780    LD  DE,(NOWBUFF)
080C 13          INC  DE
080D ED530780    LD  (NOWBUFF),DE
0811 AF          XOR  A
0812 320A80      LD  (COUNT),A
0815 CDCE08      M_OFF: CALL SCANK ;Scan keycode
0818 F5          CHK2:  PUSH AF
0819 3A0A80      LD  A,(COUNT)
081C FE00        CP  00H
081E 2804        JR  Z,MFIRST2   ;Jump if be first minute number
0820 FE01        CP  01H
0822 2807        JR  Z,MSECOND2 ;Jump if be second minute number
0824 F1         MFIRST2: POP  AF
0825 FE06        CP  06H
0827 30EC        JR  NC,M_OFF    ;Jump if first minute number => 6
0829 1805        JR  CHKEND2    ;Jump to be continue
082B            MSECOND2:
082B F1         POP  AF
082C FE0A        CP  0AH
082E 30E5        JR  NC,M_OFF    ;Jump if second minute => 10
0830 CD010B      CHKEND2: CALL KEYSND ;Out keycode sound
0833 CD4A0B      CALL WRBYTE     ;Display keycode
0836 ED5B0780    LD  DE,(NOWBUFF)
083A CD140A      CALL BCD        ;Convert to BCD code
083D 3A0A80      LD  A,(COUNT)
0840 C601        ADD  A,01H

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

0842 FE02          CP  02H
0844 CA4D08       JP  Z,OFFCHK          ;Jump if off time is complete
0847 320A80       LD  (COUNT),A
084A C31508       JP  M_OFF            ;Jump to get minute data

084D ED5B0780     OFFCHK: LD  DE,(NOWBUFF)
0851 1A           LD  A,(DE)           ;Save off time into BC
0852 4F           LD  C,A
0853 1B           DEC  DE
0854 1A           LD  A,(DE)
0855 47           LD  B,A

0856 1B           DEC  DE           ;Save on time into HL
0857 1A           LD  A,(DE)
0858 6F           LD  L,A
0859 1B           DEC  DE
085A 1A           LD  A,(DE)
085B 67           LD  H,A
085C B7           OR   A
085D ED42         SBC  HL,BC
085F DA7E08       JP  C,ENDDONE       ;Jump if off time < on time
0862 ED5B0780     LD  DE,(NOWBUFF)
0866 1B           DEC  DE
0867 1B           DEC  DE
0868 ED530780     LD  (NOWBUFF),DE
086C CDE50A       CALL ERRSND         ;Out error sound
086F 21800D       LD  HL,DATAERR
0872 CD530B       CALL WRLINE         ;Display *Error data!*
0875 216056       LD  HL,VDATA7
0878 CD350A       CALL VOICE          ;Say "Error data!"
087B C38807       JP  OFFTIME1       ;Get new off time

087E CD110B       ENDDONE: CALL TITLE ;Out twice title sound
0881 CD110B       CALL TITLE
0884 21700D       LD  HL,DATA16
0887 CD530B       CALL WRLINE         ;Display *Be continue?*
088A 21603E       LD  HL,VDATA5
088D CD350A       CALL VOICE          ;Say "Press 1 if want to be continue!"
0890 CD8D0B       CALL DELAY         ;Delay
0893 3E46         LD  A,46H
0895 CD3B0B       CALL GOTO
0898 CD8B0A       CALL RINGBK        ;Out ringback sound
089B CDCE08       CALL SCANK         ;Scan keycode
089E CD010B       CALL KEYSND
08A1 FE01          CP  01H
08A3 C2AE08       JP  NZ,NOTCON
08A6 1659         LD  D,59H
08A8 CD4A0B       CALL WRBYTE        ;Display scan keycode
08AB C35706       JP  GETDATA        ;If keycode = 1 then get data again
08AE 164E         NOTCON: LD  D,4EH
08B0 CD4A0B       CALL WRBYTE        ;Display scan keycode
08B3 21604A       LD  HL,VDATA6
08B6 CD350A       CALL VOICE          ;Say "Terminate job,Good bye!"
08B9 C9           RET

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

08BA 3E0C    CLRSCR: LD    A,0CH
08BC 320480  LD    (BLINK),A
08BF CD1D0B  CALL  INITLCD    ;Initial LCD
08C2 AF      XOR    A
08C3 D3B1    OUT   (INTC),A   ;Clear RTC interrupt status
08C5 D340    OUT   (PE),A     ;Hook on line
08C7 210180  LD    HL,LASTHR
08CA 77      LD    (HL),A     ;Clear last Hour buffer
08CB 23      INC   HL
08CC 77      LD    (HL),A     ;Clear last Minute buffer
08CD C9      RET

```

```

;***** SCAN KEY & ASCII CODE CONVERT *****
;
;

```

```

08CE          SCANK:
08CE DBA3     IN   A,(MIN)    ;Check 59 minute
08D0 FE59     CP   59H
08D2 2017     JR   NZ,NOT59K   ;Jump if not be 59 minute
08D4 DBA2     IN   A,(SEC)   ;Check 59 second
08D6 FE59     CP   59H
08D8 202A     JR   NZ,NOT59SK   ;Jump if not be 59 second
08DA 320380   LD   (LASTSEC),A    ;Set last second buffer = 59
08DD AF      XOR   A
08DE 320280   LD   (LASTMIN),A   ;Set last minute ring = 00
08E1 3A0680   LD   A,(SYSPAG)   ;Set bit 2 of system flag
08E4 CBD7     SET  2,A
08E6 320680   LD   (SYSPAG),A
08E9 1841     JR   SCANK1      ;Jump scan keycode

08EB DBA2     NOT59K: IN   A,(SEC)    ;Check 59 second
08ED FE59     CP   59H
08EF 2026     JR   NZ,NOT5959K  ;Jump if not be 59 minute
08F1 320380   LD   (LASTSEC),A  ;Set last second buffer = current second
08F4 DBA3     IN   A,(MIN)
08F6 3C      INC   A
08F7 320280   LD   (LASTMIN),A  ;Set last min buffer = current minute + 1
08FA 3A0680   LD   A,(SYSPAG)   ;Reset bit 2 of system flag
08FD CB97     RES  2,A
08FF 320680   LD   (SYSPAG),A
0902 1828     JR   SCANK1      ;Jump scan keycode

0904          NOT59SK:
0904 DBA2     IN   A,(SEC)    ;Set last second buffer = current second
0906 320380   LD   (LASTSEC),A

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

0909 AF          XOR A
090A 320280      LD (LASTMIN),A          ;Clear last min buffer
090D 3A0680      LD A,(SYSFAG)           ;Set bit 2 of system flag
0910 CBD7        SET 2,A
0912 320680      LD (SYSFAG),A
0915 1815        JR SCANK1          ;Jump scan keycode

0917            NOT5959K:
0917 DBA2        IN A,(SEC)          ;Set last second buffer = current second
0919 320380      LD (LASTSEC),A
091C DBA3        IN A,(MIN)
091E 3C          INC A
091F 320280      LD (LASTMIN),A          ;Set last minute buffer = current minute + 1
0922 3A0680      LD A,(SYSFAG)           ;Reset bit 2 of system flag
0925 CB97        RES 2,A
0927 320680      LD (SYSFAG),A
092A 1800        JR SCANK1          ;Jump scan keycode

```

```

092C 3A0680      SCANK1: LD A,(SYSFAG)          ;Check 59 minute 59 second
092F CB57        BIT 2,A
0931 2821        JR Z,CHKKEYTIME2      ;Jump if be true
0933 210280      LD HL,LASTMIN
0936 46          LD B,(HL)
0937 23          INC HL
0938 4E          LD C,(HL)
0939 DBA3        IN A,(MIN)
093B 67          LD H,A
093C DBA2        IN A,(SEC)
093E 6F          LD L,A
093F AF          XOR A
0940 ED42        SBC HL,BC
0942 3831        JR C,SCANK2          ;Jump if not be time out
0944 21604A      LD HL,VDATAG
0947 CD350A      CALL VOICE          ;Say "Terminate job,Good bye!"
094A CDBA08      CALL CLRSCR        ;Clear LCD screen
094D D1          POP DE
094E D1          POP DE
094F D9          EXX
0950 08          EX AF,AF'
0951 FB          EI
0952 ED4D        RETI

```

```

0954            CHKKEYTIME2:
0954 210280      LD HL,LASTMIN
0957 46          LD B,(HL)
0958 23          INC HL
0959 4E          LD C,(HL)

```

```

095A DBA3        IN A,(MIN)

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

095C 67      LD  H,A
095D DBA2    IN  A,(SEC)
095F 6F      LD  L,A

0960 AF      XOR  A
0961 ED42    SEC  HL,BC
0963 3810    JR  C,SCAN2      ;Jump if not be time out
0965 21604A  LD  HL,VDATA6
0968 CD350A  CALL VOICE      ;Say "Terminate job,Good bye!"
096B CDBA08  CALL CLRSCR     ;Clear LCD screen
096E D1      POP  DE
096F D1      POP  DE
0970 D9      EXX
0971 08      EX  AF,AF'
0972 FB      EI
0973 ED4D    RETI

```

```

0975 DB40    SCAN2: IN  A,(PE)
0977 E610    AND  10H
0979 FE10    CP  10H
097B 28AF    JR  Z,SCAN1     ;Check release key
097D CDBD0B  CALL DELAY     ;Delay

```

```

0980 3A0680  SCAN3: LD  A,(SYSFAG) ;Check 59 minute 59 second
0983 CB57    BIT  2,A
0985 2821    JR  Z,CHKKEYTIME3 ;Jump if be true
0987 210280  LD  HL,LASTMIN
098A 46      LD  B,(HL)
098B 23      INC  HL
098C 4E      LD  C,(HL)
098D DBA3    IN  A,(MIN)
098F 67      LD  H,A
0990 DBA2    IN  A,(SEC)
0992 6F      LD  L,A
0993 AF      XOR  A
0994 ED42    SEC  HL,BC
0996 3831    JR  C,SCAN4     ;Jump if not be time out
0998 21604A  LD  HL,VDATA6
099B CD350A  CALL VOICE     ;Say "Terminate job,Good bye!"
099E CDBA08  CALL CLRSCR    ;Clear LCD screen
09A1 D1      POP  DE
09A2 D1      POP  DE
09A3 D9      EXX
09A4 08      EX  AF,AF'
09A5 FB      EI
09A6 ED4D    RETI

```

```

09A8        CHKKEYTIME3:
09A8 210280  LD  HL,LASTMIN
09AB 46      LD  B,(HL)
09AC 23      INC  HL
09AD 4E      LD  C,(HL)

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

09AE DBA3      IN  A,(MIN)
09B0 67        LD  H,A
09B1 DBA2      IN  A,(SEC)
09B3 6F        LD  L,A

09B4 AF        XOR  A
09B5 ED42      SBC  HL,BC
09B7 3810      JR  C,SCANK4      ;Jump if not be time out
09B9 21604A    LD  HL,VDATA6
09BC CD350A    CALL VOICE        ;Say "Terminate job,Good bye!"
09BF CDBA08    CALL CLRSCR      ;Clear LCD screen
09C2 D1        POP  DE
09C3 D1        POP  DE
09C4 D9        EXX
09C5 08        EX  AF,AF'
09C6 FB        EI
09C7 ED4D      RETI

```

```

09C9 DB40      SCANK4: IN  A,(PE)
09CB 320980    LD  (KEYIN),A
09CE E610      AND  10H
09D0 FE10      CP  10H
09D2 20AC      JR  NZ,SCANK3    ;Check press key

09D4 3A0980    LD  A,(KEYIN)
09D7 E60F      AND  0FH
09D9 FE00      CP  00H
09DB CA2C09    JP  Z,SCANK1     ;Jump if key scan = 00H
09DE FE0C      CP  0CH
09E0 D22C09    JP  NC,SCANK1   ;Jump if key scan = 0CH
09E3 FE0B      CP  0BH
09E5 2013      JR  NZ,SCANK5    ;Jump if key scan <> 0BH
09E7 CD010B    CALL KEYSND     ;Out key sound
09EA 21604A    LD  HL,VDATA6
09ED CD350A    CALL VOICE      ;Say "Terminate job,Good bye!"
09F0 CDBA08    CALL CLRSCR     ;Clear LCD screen
09F3 D1        POP  DE
09F4 D1        POP  DE
09F5 D9        EXX
09F6 08        EX  AF,AF'
09F7 FB        EI
09F8 ED4D      RETI

```

```

09FA 21D40D    SCANK5: LD  HL,KEY      ;Point to keycode table
09FD 3D        DEC  A
09FE 85        ADD  A,L
09FF 3001      JR  NC,KEYINC   ;Jump to key increment
0A01 24        INC  H
0A02 6F        KEYINC: LD  L,A
0A03 7E        LD  A,(HL)
0A04 320980    LD  (KEYIN),A

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

0A07 F5          PUSH AF
0A08 21E00D      LD HL,ASCTAB          ;Point to ASCII keycode table
0A0B 85          ADD A,L
0A0C 3001        JR NC,ASCINC         ;Jump to ASCII increment
0A0E 24          INC H
0A0F 6F          ASCINC: LD L,A
0A10 7B          LD A,(HL)
0A11 57          LD D,A
0A12 F1          POP AF
0A13 C9          RET

```

\*\*\*\*\* Convert to BCD code \*\*\*\*\*

;  
;

```

0A14 F5          BCD:  PUSH AF          ;Check first & second HEX group
0A15 3A0A80      LD A,(COUNT)
0A18 FE01        CP 01H
0A1A 280C        JR Z,SBCD           ;Jump if be second HEX group

```

```

0A1C F1          FBCC:  POP AF          ;Convert to first BCD code
0A1D CB27        SLA A
0A1F CB27        SLA A
0A21 CB27        SLA A
0A23 CB27        SLA A
0A25 12          LD (DE),A
0A26 1805        JR ENDBCD         ;Jump to routine end

```

```

0A28 F1          SBCC:  POP AF          ;Convert to second BCD code
0A29 D5          PUSH DE
0A2A E1          POP HL
0A2B B6          OR (HL)
0A2C 12          LD (DE),A
0A2D C9          ENDBCD: RET

```

\*\*\*\*\* Convert to ASCII code \*\*\*\*\*

;  
;

```

0A2E C690        ASCII: ADD A,90H
0A30 27          DAA
0A31 CB40        ADC A,40H
0A33 27          DAA
0A34 C9          RET

```

\*\*\*\*\* VOICE PROCESSOR \*\*\*\*\*

;  
;

```

0A35 160C        VOICE: LD D,12          ;Data 3 kilo byte for 1 process
0A37 1E00        VOICE1: LD E,0
0A39 4E          VOICE2: LD C,(HL)
0A3A 0608        LD B,8

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

0A3C CD510A VOICE3: CALL VOICED ;Delay for sampling rate
0A3F AF XOR A
0A40 CB11 RL C
0A42 3001 JR NC,VOICE4 ;Jump if have carry flag
0A44 3D DEC A
0A45 D330 VOICE4: OUT (PD),A ;Out to DAC
0A47 10F3 DJNZ VOICE3
0A49 23 INC HL
0A4A 1D DEC B
0A4B 20EC JR NZ,VOICE2 ;Jump if not be 256 cycles
0A4D 15 DEC D
0A4E 20E7 JR NZ,VOICE1 ;Jump if not be 18 cycles
0A50 C9 RET

```

```

0A51 3E14 VOICED: LD A,20 ;Delay for sampling rate routine
0A53 3D VOICED1: DEC A
0A54 20FD JR NZ,VOICED1 ;Jump if not be 32 cycles
0A56 C9 RET

```

```

;***** Sound Subroutine *****
;* B - Level *
;* C - Frequency *
;* HL - Length *
;*****

```

```

0A57 E5 SOUND: PUSH HL
0A58 D5 PUSH DE
0A59 1600 SOUND1: LD D,0
0A5B 78 LD A,B
0A5C CD690A CALL SOUND2
0A5F AF XOR A
0A60 CD690A CALL SOUND2
0A63 15 DEC D
0A64 20F3 JR NZ,SOUND1 ;Jump if not be 256 cycles
0A66 D1 POP DE
0A67 E1 POP HL
0A68 C9 RET

```

```

0A69 D330 SOUND2: OUT (PD),A ;Out to DAC
0A6B 59 LD E,C
0A6C 2B SOUND3: DEC HL
0A6D 7C LD A,H
0A6E B5 OR L
0A6F 2001 JR NZ,SOUND4 ;Jump if HL <> 0
0A71 14 INC D
0A72 1D SOUND4: DEC E
0A73 20F7 JR NZ,SOUND3 ;Jump if E <> 0
0A75 C9 RET

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

;***** Song Subrutine *****
;* D - Note Count *
;* (IX) - Note Table (2 Bytes/Note)*
;*****

```

```

0A76 2E00 SONG: LD L,0
0A78 DD6600 LD H,(IX+0) ;Load note length into register H
0A7B 06FF LD B,0FFH
0A7D DD23 INC IX
0A7F DD4E00 LD C,(IX+0) ;Load note pitch into register C
0A82 CD570A CALL SOUND ;Call SOUND subroutine
0A85 DD23 INC IX
0A87 15 DEC D
0A88 20EC JR NZ,SONG ;Jump if not be song end
0A8A C9 RET

```

```

;***** Ring back sound *****
;
;

```

```

0A8B 3E18 RINGBK: LD A,18H ;20 Hz freq shift rate
0A8D F5 RING: PUSH AF ;So that 1 sec has 20 loops
0A8E 0EB3 LD C,0B3H
0A90 210E00 LD HL,0EH
0A93 CDA30A CALL TONE ;320 Hz 25 msec
0A96 0E6C LD C,6CH
0A98 211000 LD HL,10H
0A9B CDA30A CALL TONE ;480 Hz 25 msec
0A9E F1 POP AF
0A9F 3D DEC A
0AA0 20EB JR NZ,RING
0AA2 C9 RET

```

```

;Input :C - period =2*(44+13*C) clock states
; :HL- number of periods
;Output :none
;Destroyed reg.:AF,B(C),DE,HL

```

```

0AA3 29 TONE: ADD HL,HL ;Half period:44+13*C states
0AA4 110100 LD DE,1 ;Double for half-cycle count
0AA7 3EFF LD A,0FFH
0AA9 D330 SQWAVE: OUT (PD),A ;Bit 7 out
0AAB 41 LD B,C
0AAC 10FE DJNZ $
0AAE EE80 XOR 80H ;Toggle output
0AB0 ED52 SBC HL,DE
0AB2 20F5 JR NZ,SQWAVE
0AB4 C9 RET

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

\*\*\*\*\* Rieam Song \*\*\*\*\*

;  
;

0AB5 1617 OLDSONG: LD D,23 ;Out Old song  
0AB7 DD21A60D LD IX,RIEAM  
0ABB CD760A CALL SONG  
0ABE C9 RET

\*\*\*\*\* Haha Sound \*\*\*\*\*

;  
;

0ABF 1E05 HAHA: LD E,5 ;Out Haha sound  
0AC1 0E20 LD C,20H  
0AC3 06FF HAHA1: LD B,0FFH  
0AC5 210100 LD HL,1  
0AC8 1640 LD D,40H  
0ACA CD570A HAHA2: CALL SOUND  
0ACD 0C INC C  
0ACE 15 DEC D  
0ACF 20F9 JR NZ,HAHA2  
0AD1 0E00 DLAYHA: LD C,00H  
0AD3 1600 DLAYHA1: LD D,00H  
0AD5 15 DLAYHA2: DEC D  
0AD6 20FD JR NZ,DLAYHA2  
0AD8 0D DEC C  
0AD9 20F8 JR NZ,DLAYHA1  
0ADB 1D DEC E  
0ADC 20E5 JR NZ,HAHA1  
0ADE C9 RET

\*\*\*\*\* Level Sound \*\*\*\*\*

;  
;

0ADF 1602 LEVEL: LD D,2 ;Out level sound  
0AE1 CD760A CALL SONG  
0AE4 C9 RET

\*\*\*\*\* Error Sound \*\*\*\*\*

;  
;

0AE5 1604 ERRSND: LD D,4 ;Out error sound  
0AE7 DD219E0D LD IX,ERRTAB  
0AEB CD760A CALL SONG  
0AEE C9 RET

\*\*\*\*\* UFO Sound \*\*\*\*\*

;  
;

0AEF 1607 UFO: LD D,7 ;Out UFO sound  
0AF1 0170FF UFO1: LD BC,0FF70H

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

0AF4 210100      LD HL,1
0AF7 CD570A      UFO2: CALL SOUND
0AFA 0D          DEC C
0AFB 20FA        JR NZ,UFO2
0AFD 15          DEC D
0AFE 20F1        JR NZ,UFO1
0B00 C9          RET

```

```

;***** Key Sound *****
;
;

```

```

0B01 F5          KEYSND: PUSH AF          ;Out key sound
0B02 D5          PUSH DE
0B03 210080      LD HL,8000H
0B06 06FF        LD B,0FFH
0B08 C690        ADD A,90H
0B0A 4F          LD C,A
0B0B CD570A      CALL SOUND
0B0E D1          POP DE
0B0F F1          POP AF
0B10 C9          RET

```

```

;***** Title song *****

```

```

0B11 F5          TITLE: PUSH AF
0B12 DD21960D    LD IX,SNGTAB          ;Out title song
0B16 1604        LD D,4
0B18 CD760A      CALL SONG
0B1B F1          POP AF
0B1C C9          RET

```

```

;***** Initial LCD *****
;
;
;

```

```

0B1D 3E38        INITLCD: LD A,00111000B          ;function set 38H
                                           ;DL=1 8 bit,N=1 1/16 duty,F=0 5x7
0B1F D380        OUT (PDATA),A
0B21 CD8D0B      CALL DELAY            ;Delay > 4.1 ms
0B24 3A0480      LD A,{BLINK}         ;Display on/off control
                                           ;D=1 off,C=0 cursor off,B=1 blink
0B27 D380        OUT (PDATA),A
0B29 CD8D0B      CALL DELAY            ;Delay
0B2C 3E06        LD A,00000110B      ;Entry mode set
                                           ;I/D=1 increment,S=0 right
0B2E D380        OUT (PDATA),A
0B30 CD8D0B      CALL DELAY            ;Delay
0B33 3E01        LD A,00000001B      ;Clear all display

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

OB35 D380      OUT (PDATA),A
OB37 CD8D0B    CALL DELAY          ;Delay
OB3A C9       RET

;***** Write line LCD *****
;
;
;
OB3B CBFF     GOTO: SET 7,A
OB3D D380     OUT (PDATA),A          ;Out to LCD data port
OB3F CD430B   CALL READ            ;Read busy flag
OB42 C9       RET

;
OB43 DB84     READ: IN A,(PREAD)     ;Read busy flag
OB45 CB7F     BIT 7,A
OB47 20FA     JR NZ,READ            ;Read until busy flag = 0
OB49 C9       RET

;***** Write Byte Subroutine *****
;
;
;
OB4A F5       WRBYTE: PUSH AF
OB4B 7A       LD A,D
OB4C D382     OUT (PSING),A        ;Out to LCD signal port
OB4E CD430B   CALL READ            ;Read busy flag
OB51 F1       POP AF
OB52 C9       RET

;***** Write Line 16 Character *****
;
; (HL)=Data
; A =Line
;
;
OB53 3E00     WRLINE: LD A,00H      ;Go to address 00H
OB55 CD3B0B   CALL GOTO
OB58 CD640B   CALL WRLM            ;Write line

OB5B 3E40     LD A,40H
OB5D CD3B0B   CALL GOTO            ;Go to address 40H
OB60 CD640B   CALL WRLM            ;Write line
OB63 C9       RET

OB64 0608     WRLM: LD B,8           ;8 Characters
OB66 56       WRL: LD D,(HL)
OB67 C5       PUSH BC
OB68 CD4A0B   CALL WRBYTE          ;Write LCD data
OB6B C1       POP BC
OB6C 23       INC HL
OB6D 10F7     DJNZ WRL
OB6F C9       RET

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

;***** Display LCD *****
;
;
0B70 4F      DSPLCD: LD  C,A
0B71 E6F0    AND  0F0H      ;Get first number
0B73 CB3F    SRL  A
0B75 CB3F    SRL  A
0B77 CB3F    SRL  A
0B79 CB3F    SRL  A
0B7B CD2E0A  CALL ASCII      ;Convert to ASCII code
0B7E 57      LD  D,A
0B7F CD4A0B  CALL WRBYTE    ;Write LCD data
0B82 79      LD  A,C
0B83 E60F    AND  0FH      ;Get second number
0B85 CD2E0A  CALL ASCII      ;Convert to ASCII code
0B88 57      LD  D,A
0B89 CD4A0B  CALL WRBYTE    ;Write LCD data
0B8C C9      RET

```

```

;***** Delay Subrutine1 *****
;
;
0B8D C5      DELAY: PUSH BC
0B8E F5      PUSH AF
0B8F 0680    LD  B,80H
0B91 DDE3    DELAY1: EX (SP),IX ;Exchange between (SP) & IX
0B93 DDE3    EX (SP),IX      ;Exchange between (SP) & IX
0B95 10FA    DJNZ DELAY1    ;Jump if not be 128 cycles
0B97 F1      POP  AF
0B98 C1      POP  BC
0B99 C9      RET

```

```

;***** Delay Subrutine2 *****
;
;
0B9A C5      DETIME: PUSH BC
0B9B D5      PUSH DE
0B9C 0600    LD  B,00H      ;Set 256 cycles delay
0B9E 00      DT1:  NOP
0B9F 00      NOP
0BA0 0E00    LD  C,00H      ;Set 256 cycles delay
0BA2 00      DT2:  NOP
0BA3 00      NOP
0BA4 1602    LD  D,02H      ;Set 2 cycles delay
0BA6 00      DT3:  NOP
0BA7 00      NOP


```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

OBA8 15            DEC D  
 OBA9 20FB        JR NZ,DT3  
 OBAB 0D            DEC C  
 OBAC 20F4        JR NZ,DT2  
 OBAE 10EE        DJNZ DT1  
 OBB0 D1           POP DE  
 OBB1 C1           POP BC  
 OBB2 C9           RET

;\*\*\*\*\* Show our idea!! \*\*\*\*\*  
 ;  
 ;

OBB3 214C0C    SHOW:    LD    HL,TAB1            ;Shcw display & sound  
 OBB6 CD530B    CALL    WRLINE  
 OBB9 CDB50A    CALL    OLDSONG  
  
 OBBC 215C0C    LD    HL,TAB2  
 OBBF DD21F00C    LD    IX,DATA2  
 OBC3 CD530B    CALL    WRLINE  
 OBC6 CD9A0B    CALL    DETIME  
 OBC9 CDDFOA    CALL    LEVEL  
  
 OBCC 216C0C    LD    HL,TAB3  
 OBCF DD21F40C    LD    IX,DATA3  
 OBD3 CD530B    CALL    WRLINE  
 OBD6 CD9A0B    CALL    DETIME  
 OBD9 CDDFOA    CALL    LEVEL  
  
 OBDC 217C0C    LD    HL,TAB4  
 OBDF DD21F80C    LD    IX,DATA4  
 OBE3 CD530B    CALL    WRLINE  
 OBE6 CD9A0B    CALL    DETIME  
 OBE9 CDDFOA    CALL    LEVEL  
  
 OBEC 218C0C    LD    HL,TAB5  
 OBEF DD21FC0C    LD    IX,DATA5  
 OBF3 CD530B    CALL    WRLINE  
 OBF6 CD9A0B    CALL    DETIME  
 OBF9 CDDFOA    CALL    LEVEL  
  
 OBFC 219C0C    LD    HL,TAB6  
 OBFF CD530B    CALL    WRLINE  
 OC02 CD9A0B    CALL    DETIME  
 OC05 CDEF0A    CALL    UFO  
  
 OC08 21AC0C    LD    HL,TAB7  
 OC0B DD21000D    LD    IX,DATA6  
 OC0F CD530B    CALL    WRLINE  
 OC12 CD9A0B    CALL    DETIME  
 OC15 CDDFOA    CALL    LEVEL  
  
 OC18 21BC0C    LD    HL,TAB8



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

0C1B DD21040D      LD   IX,DATA7
0C1F CD530B        CALL WRLINE
0C22 CD9A0B        CALL DETIME
0C25 CDDFOA        CALL LEVEL

0C28 21CC0C        LD   HL,TAB9
0C2B DD21080D      LD   IX,DATA8
0C2F CD530B        CALL WRLINE
0C32 CD9A0B        CALL DETIME
0C35 CDDFOA        CALL LEVEL

0C38 21DC0C        LD   HL,TAB10
0C3B DD210C0D      LD   IX,DATA9
0C3F CD530B        CALL WRLINE
0C42 CD9A0B        CALL DETIME
0C45 CDDFOA        CALL LEVEL
0C48 CDBFOA        CALL HAHA
0C4B C9            RET

```

\*\*\*\*\* All Data Table \*\*\*\*\*

```

0C4C 2A2A2A2048TAB1: DFB  "*** HELLO ! ***"
0C5C 2E2E2E5745TAB2: DFB  "...WELCOME TO..."
0C6C 2A2A205048TAB3: DFB  "*** PHONE LINK ***"
0C7C 2A2A20434FTAB4: DFB  "*** CONTROLLER ***"
0C8C 20203C3C3CTAB5: DFB  " <<<BY*>>>"
0C9C 205349414DTAB6: DFB  " SIAM-&-SRISOPA "
0CAC 204150504CTAB7: DFB  " APPLIED-PHYSICS"
0CBC 2353434945TAB8: DFB  "#SCIENCE*KMIT'L#"
0CCC 42414E474BTAB9: DFB  "BANGKOK-THAILAND"
0CDC 2A2D2A2D2ATAB10: DFB  "*-*-*-*-*-*-*-*"
0CEC 806D8061 DATA1: DFB  80H,6DH,80H,61H
0CF0 60616057 DATA2: DFB  60H,61H,60H,57H
0CF4 40574049 DATA3: DFB  40H,57H,40H,49H
0CF8 20492039 DATA4: DFB  20H,49H,20H,39H
0CFC 10391036 DATA5: DFB  10H,39H,10H,36H
0D00 10361039 DATA6: DFB  10H,36H,10H,39H
0D04 20402049 DATA7: DFB  20H,40H,20H,49H
0D08 20512057 DATA8: DFB  20H,51H,20H,57H
0D0C 4061406D DATA9: DFB  40H,61H,40H,6DH
0D10 2A454E5445DATA10: DFB  "*ENTER PASSWORD*"
0D20 53454C4543DATA11: DFB  "SELECT EQUIPMENT"
0D30 46524F4D2ADATA12: DFB  "FROM**(1-8)**< >"
0D40 2A454E5445DATA13: DFB  "*ENTER ON TIME*"
0D50 2A454E5445DATA14: DFB  "*ENTER OFF TIME*"
0D60 2A48483A4DDATA15: DFB  "*HH:MM < >*"
0D70 424520434FDATA16: DFB  "BE CONTINUE? < >"
0D80 2A20444154DATAERR: DFB  "* DATA ERROR!! *"
0D90 3C2A2A FRONT: DFB  "<***"
0D93 2A3E20 REAR: DFB  "*> "
0D96 306D3057 SNGTAB: DFB  30H,6DH,30H,57H

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

OD9A 30493036      DFB  30H,49H,30H,36H
OD9E 408840AA40ERTAB: DFB  40H,88H,40H,0AAH,40H,0CCH
ODA4 60FF          DFB  60H,0FFH
ODA6 7040703670RIEAM: DFB  70H,40H,70H,36H,70H,30H
ODAC 7036702870      DFB  70H,36H,70H,28H,70H,36H
ODE2 7030704070      DFB  70H,30H,70H,40H,70H,36H
ODB8 7049A04060      DFB  70H,49H,0A0H,40H,60H,51H
DBE 6061606D90      DFB  60H,61H,60H,6DH,90H,51H
ODC4 8049904080      DFB  80H,49H,90H,40H,80H,49H
ODCA 8036904980      DFB  80H,36H,90H,49H,80H,51H
ODD0 C0610051        DFB  0C0H,61H,00H,51H
ODD4 0102030405KEY:  DFB  01H,02H,03H,04H,05H,06H
ODDA 070809000A      DFB  07H,08H,09H,00H,0AH,0BH
ODE0 3031323334ASCTAB: DFB  "0","1","2","3","4","5"
ODE6 363738392A      DFB  "6","7","8","9","*","#"
ODEC 0301000803PASSWD: DFB  03H,01H,00H,08H,03H,03H

```

```

OE60          ORG      OE60H

OE60          VDATA1:          ;Voice data for "Hello,enter password ,please!"

OE60 0000000000 DFB  00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
OE70 0000000000 DFB  00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
OE80 0000000000 DFB  00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
OE90 0000000000 DFB  00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
OEA0 0000000000 DFB  00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
OEB0 0000000000 DFB  00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
OEC0 0000000000 DFB  00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
OED0 0000000000 DFB  00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
OEE0 0000000000 DFB  00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
OEF0 0000000000 DFB  00H, 00H, 00H, 00H, 00H, 08H, 04H, 00H, 00H, 20H, 00H, 00H, 00H, 00H, 02H, 08H
OF00 0000920200 DFB  00H, 00H, 92H, 02H, 00H, 00H, 02H, 50H, 24H, 10H, 00H, 10H, 00H, 92H, 42H, 0AH
OF10 4120904211 DFB  41H, 20H, 90H, 42H, 11H, 01H, 04H, 80H, 00H, 04H, 82H, 04H, 21H, 22H, 14H, 84H
OF20 4A424C2359 DFB  4AH, 42H, 4CH, 23H, 59H, 28H, 70H, 04H, 08H, 48H, 28H, 10H, 20H, 70H, 80H, 04H
OF30 242068580B DFB  24H, 20H, 68H, 58H, 0BH, 0AAH, 80H, 0BH, 0B2H, 38H, 02H, 01H, 56H, 08H, 2AH, 50H
OF40 C0A9A28488 DFB  0C0H, 0A9H, 0A2H, 84H, 88H, 0B4H, 84H, 0B0H, 00H, 00H, 91H, 10H, 02H, 00H, 98H, 00H
OF50 0010862108 DFB  00H, 10H, 86H, 21H, 08H, 02H, 00H, 64H, 00H, 2EH, 20H, 00H, 00H, 00H, 20H, 46H
OF60 150000001F DFB  15H, 00H, 00H, 00H, 1FH, 0FFH, 00H, 00H, 03H, 0FFH, 0E0H, 00H, 00H, 03H, 0FFH, 0F0H
OF70 008000FFFC DFB  00H, 80H, 00H, 0FFH, 0FCH, 00H, 7EH, 00H, 1FH, 0FFH, 00H, 1FH, 80H, 01H, 0FFH, 0E0H
OF80 0FF0003FFC DFB  0FH, 0F0H, 00H, 3FH, 0FCH, 03H, 0FFH, 00H, 03H, 0FFH, 80H, 3FH, 0E0H, 00H, 3FH, 0F8H
OF90 03FE0001FF DFB  03H, 0FEH, 00H, 01H, 0FFH, 0C0H, 7FH, 0E0H, 00H, 0FH, 0FEH, 03H, 0FFH, 00H, 00H, 7FH
OFA0 F01FF80003 DFB  0F0H, 1FH, 0F8H, 00H, 03H, 0FFH, 80H, 0FFH, 0C0H, 00H, 0FH, 0FCH, 07H, 0FEH, 00H, 00H
OFB0 7FE03FF000 DFB  7FH, 0E0H, 3FH, 0F0H, 00H, 01H, 0FFH, 81H, 0DFH, 80H, 00H, 0FH, 0FCH, 06H, 7EH, 00H
OFC0 003FF013F0 DFB  00H, 3FH, 0F0H, 13H, 0F0H, 00H, 00H, 0FFH, 0C0H, 0FH, 0E0H, 00H, 03H, 0FFH, 00H, 3FH
OFD0 B00007FE00 DFB  0B0H, 00H, 07H, 0FEH, 00H, 7FH, 0C0H, 00H, 1FH, 0F8H, 01H, 0FFH, 80H, 00H, 3FH, 0F1H
OFE0 03BF0000EF DFB  03H, 0BFH, 00H, 00H, 0EFH, 0C6H, 06H, 7CH, 40H, 01H, 0EFH, 0CCH, 00H, 78H, 80H, 03H
OFF0 0F18000000 DFB  0FH, 18H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
1000 0000000000 DFB  00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
1010 0000000000 DFB  00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
1020 0000000000 DFB  00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
1030 0000000800 DFB  00H, 00H, 00H, 08H, 00H, 00H, 00H, 31H, 80H, 00H, 00H, 00H, 00H, 0AFH, 79H, 00H
1040 000031BF89 DFB  00H, 00H, 31H, 0BFH, 0B9H, 00H, 00H, 00H, 33H, 0BFH, 0B1H, 00H, 10H, 00H, 0C6H, 0FEH

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้.

1050 C400440677 DFB 0C4H, 00H, 44H, 06H, 77H, 0DEH, 40H, 0CH, 40H, 0CEH, 0FDH, 0CCH, 01H, 88H, 11H, 9FH  
1060 F98031037B DFB 0F9H, 80H, 31H, 03H, 7BH, 0FEH, 20H, 04H, 60H, 8CH, 0BFH, 0CCH, 41H, 18H, 33H, 9BH  
1070 F3104608CE DFB 0F3H, 10H, 46H, 08H, 0CEH, 0F8H, 84H, 31H, 82H, 33H, 0BCB, 22H, 10H, 0C1H, 18H, 0DEH  
1080 1088206E67 DFB 10H, 88H, 20H, 6EH, 67H, 0CH, 0C4H, 10H, 27H, 33H, 88H, 62H, 20H, 23H, 3BH, 0C4H  
1090 2310119DCC DFB 23H, 10H, 11H, 9DH, 0CCH, 31H, 18H, 0DH, 0CCH, 0E6H, 10H, 88H, 0CH, 0CEH, 63H, 08H  
10A0 8406673300 DFB 84H, 06H, 67H, 33H, 00H, 46H, 03H, 33H, 98H, 0C8H, 00H, 00H, 66H, 67H, 33H, 10H  
10B0 0006667310 DFB 00H, 06H, 66H, 73H, 10H, 00H, 00H, 11H, 99H, 8CH, 84H, 00H, 00H, 66H, 73H, 30H  
10C0 0000062111 DFB 00H, 00H, 06H, 21H, 11H, 08H, 00H, 21H, 00H, 00H, 02H, 00H, 00H, 10H, 80H, 00H  
10D0 2100011000 DFB 21H, 00H, 01H, 10H, 00H, 00H, 40H, 00H, 00H, 02H, 00H, 00H, 04H, 20H, 18H, 00H  
10E0 0000000000 DFB 00H, 00H, 00H, 00H, 00H, 02H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H  
10F0 0844000000 DFB 08H, 44H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H  
1100 0000000000 DFB 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 02H, 01H, 00H, 42H, 04H, 30H, 0A3H  
1110 4018060080 DFB 40H, 18H, 06H, 00H, 80H, 18H, 42H, 10H, 06H, 00H, 00H, 20H, 20H, 00H, 31H, 82H  
1120 8803800400 DFB 88H, 03H, 80H, 04H, 00H, 01H, 00H, 00H, 0AH, 02H, 01H, 02H, 20H, 06H, 00H, 00H  
1130 6000F08432 DFB 60H, 00H, 0F0H, 84H, 32H, 80H, 00H, 00H, 00H, 12H, 01H, 77H, 31H, 29H, 00H, 00H  
1140 2040006080 DFB 20H, 40H, 00H, 60H, 80H, 40H, 04H, 30H, 01H, 64H, 40H, 80H, 00H, 00H, 01H, 36H  
1150 DC900000F1 DFB 0DCH, 90H, 00H, 00H, 0F1H, 0CEH, 18H, 10H, 10H, 03H, 12H, 42H, 40H, 00H, 0C1H, 4CH  
1160 7280000088 DFB 72H, 80H, 00H, 00H, 88H, 0CBH, 8CH, 00H, 00H, 80H, 5FH, 0DCH, 58H, 00H, 00H, 04H  
1170 FD83002000 DFB 0FDH, 83H, 00H, 20H, 00H, 0BFH, 0E2H, 0C0H, 00H, 04H, 07H, 0F0H, 34H, 00H, 00H, 83H  
1180 FF8F000001 DFB 0FFH, 8FH, 00H, 00H, 01H, 0FAH, 0EH, 00H, 00H, 00H, 7CH, 07H, 0C0H, 00H, 00H, 3FH  
1190 03F000000F DFB 03H, 0F0H, 00H, 00H, 0FH, 0E0H, 7CH, 00H, 00H, 01H, 0F8H, 1FH, 00H, 00H, 80H, 7EH  
11A0 07C000301F DFB 07H, 0C0H, 00H, 30H, 1FH, 01H, 0F0H, 70H, 0EH, 07H, 0E0H, 3EH, 0EH, 01H, 0C0H, 0F8H  
11B0 0F83C0381F DFB 0FH, 83H, 0C0H, 38H, 1FH, 01H, 0F0H, 78H, 0FH, 07H, 0C0H, 3EH, 0FH, 00H, 0E0H, 0F8H  
11C0 0FC1E01C1F DFB 0FH, 0C1H, 0E0H, 1CH, 1FH, 03H, 0F8H, 1CH, 03H, 81H, 0F0H, 7FH, 03H, 0C0H, 38H, 3EH  
11D0 07F03C0703 DFB 07H, 0F0H, 3CH, 07H, 03H, 0E0H, 7FH, 03H, 0E0H, 70H, 3EH, 0FH, 0F0H, 3EH, 07H, 01H  
11E0 E07F03E070 DFB 0E0H, 7FH, 03H, 0E0H, 70H, 1FH, 07H, 0F0H, 1EH, 07H, 01H, 0F0H, 7FH, 03H, 0E0H, 70H  
11F0 1F07F03F07 DFB 1FH, 07H, 0F0H, 3FH, 07H, 01H, 0F0H, 7FH, 03H, 0F0H, 70H, 1FH, 07H, 0F8H, 1FH, 83H  
1200 80F83F81F8 DFB 80H, 0F8H, 3FH, 81H, 0F8H, 38H, 0FH, 83H, 0FCH, 1FH, 81H, 0C0H, 7CH, 1FH, 0C0H, 0FCH  
1210 1E03E1FE07 DFB 1EH, 03H, 0E1H, 0FEH, 07H, 0E0H, 0E0H, 3EH, 0FH, 0F0H, 0FEH, 07H, 00H, 0F0H, 7FH, 83H  
1220 F03807C1FC DFB 0F0H, 38H, 07H, 0C1H, 0FCH, 1FH, 80H, 0C0H, 1FH, 0FH, 0F0H, 7EH, 07H, 00H, 0F8H, 3FH  
1230 81F01C03E0 DFB 81H, 0F0H, 1CH, 03H, 0E0H, 0FEH, 0FH, 0C0H, 0E0H, 0FH, 87H, 0F8H, 3CH, 01H, 80H, 3EH  
1240 0FE0780700 DFB 0FH, 0E0H, 78H, 07H, 00H, 78H, 3FH, 81H, 0E0H, 1CH, 01H, 0F0H, 7FH, 03H, 0C0H, 78H  
1250 07C1FC1E00 DFB 07H, 0C1H, 0FCH, 1EH, 00H, 0E0H, 0FH, 07H, 0F0H, 3CH, 07H, 80H, 3EH, 0FH, 0E0H, 78H  
1260 1F003E1FC0 DFB 1FH, 00H, 3EH, 1FH, 0C0H, 0F8H, 1EH, 00H, 3EH, 0FH, 0E0H, 78H, 3FH, 00H, 1FH, 0FH  
1270 E03C0F800F DFB 0E0H, 3CH, 0FH, 80H, 0FH, 07H, 0F0H, 3EH, 07H, 80H, 07H, 83H, 0F8H, 0FH, 03H, 0E0H  
1280 20F077C3E0 DFB 20H, 0F0H, 77H, 0C3H, 0E0H, 3EH, 04H, 1EH, 0FH, 0E0H, 7CH, 07H, 80H, 0C1H, 0E0H, 0E0H  
1290 07C07C001E DFB 07H, 0C0H, 7CH, 00H, 1EH, 0FH, 0E0H, 7CH, 07H, 0C0H, 60H, 0F0H, 77H, 81H, 0F0H, 1EH  
12A0 0183C1DE0F DFB 01H, 83H, 0C1H, 0DEH, 0FH, 80H, 3CH, 00H, 07H, 83H, 0BCB, 0FH, 80H, 78H, 00H, 07H  
12B0 83BE0F807C DFB 83H, 0BEH, 0FH, 80H, 7CH, 00H, 03H, 0E0H, 0DFH, 07H, 0C0H, 1EH, 00H, 40H, 78H, 33H  
12C0 E07803C008 DFB 0E0H, 78H, 03H, 0C0H, 08H, 1EH, 04H, 0F8H, 0FH, 80H, 0F0H, 00H, 03H, 0C0H, 1FH, 01H  
12D0 C00E004078 DFB 0C0H, 0EH, 00H, 40H, 78H, 03H, 0E0H, 70H, 03H, 80H, 00H, 0FH, 80H, 7CH, 00H, 00H  
12E0 300003E017 DFB 30H, 00H, 03H, 0E0H, 17H, 00H, 30H, 00H, 00H, 00H, 0F8H, 03H, 0E0H, 03H, 00H, 00H  
12F0 003E005003 DFB 00H, 3EH, 00H, 50H, 03H, 00H, 00H, 00H, 07H, 80H, 00H, 00H, 00H, 00H, 00H, 07H  
1300 E004000000 DFB 0E0H, 04H, 00H, 00H, 00H, 00H, 01H, 0F0H, 00H, 80H, 00H, 00H, 00H, 00H, 0F8H, 00H  
1310 8000000000 DFB 80H, 00H, 00H, 00H, 00H, 7CH, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 3CH, 00H, 00H  
1320 0000001A00 DFB 00H, 00H, 00H, 1AH, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H  
1330 0000000000 DFB 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H  
1340 0000000000 DFB 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H  
1350 0000000000 DFB 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H  
1360 0000000000 DFB 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H  
1370 0000000000 DFB 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H  
1380 0000000000 DFB 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H  
1390 0000000000 DFB 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H  
13A0 0000000000 DFB 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 10H, 00H, 00H, 00H, 00H, 02H

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

13B0 0000800000 DFB 00H, 00H, 80H, 00H, 00H, 00H, 05H, 0E8H, 00H, 00H, 00H, 3CH, 00H, 00H, 1CH, 00H  
 13C0 0006040001 DFB 00H, 06H, 04H, 00H, 01H, 80H, 00H, 01H, 0E1H, 80H, 00H, 18H, 00H, 00H, 7CH, 70H  
 13D0 000700001F DFB 00H, 07H, 00H, 00H, 1FH, 3CH, 00H, 03H, 0E0H, 00H, 07H, 0E9H, 00H, 00H, 0F8H, 00H  
 13E0 03FFC0007C DFB 03H, 0FFH, 0C0H, 00H, 7CH, 00H, 00H, 0FFH, 0E0H, 00H, 7FH, 00H, 00H, 7FH, 0F0H, 00H  
 13F0 3F80001FFC DFB 3FH, 80H, 00H, 1FH, 0FCH, 00H, 0FFH, 0E0H, 00H, 07H, 0FEH, 00H, 3FH, 0F8H, 00H, 01H  
 1400 FD001FFC00 DFB 0FDH, 00H, 1FH, 0FCH, 00H, 00H, 7FH, 00H, 07H, 0FFH, 00H, 00H, 1FH, 0C0H, 01H, 0FFH  
 1410 C00007F000 DFB 0C0H, 00H, 07H, 0F0H, 00H, 0FFH, 0E0H, 00H, 01H, 0FCH, 00H, 1FH, 0F8H, 00H, 00H, 7FH  
 1420 0007FE0000 DFB 00H, 07H, 0FEH, 00H, 00H, 0FH, 0C0H, 01H, 0FBH, 80H, 00H, 03H, 0F0H, 00H, 0F0H, 0C0H  
 1430 0000FE001F DFB 00H, 00H, 0FEH, 00H, 1FH, 90H, 06H, 00H, 3FH, 90H, 0FH, 0ECH, 07H, 80H, 0FH, 0E4H  
 1440 03F601C007 DFB 03H, 0F6H, 01H, 0C0H, 07H, 0F2H, 01H, 0FBH, 80H, 0E0H, 01H, 0F9H, 80H, 0FFH, 0C0H, 70H  
 1450 007E603FF0 DFB 00H, 7EH, 60H, 3FH, 0F0H, 10H, 00H, 3FH, 90H, 0FH, 0F8H, 00H, 00H, 07H, 0F6H, 03H  
 1460 FE000001FF DFB 0FEH, 00H, 00H, 01H, 0FFH, 00H, 3FH, 0E0H, 00H, 00H, 1FH, 0D8H, 01H, 0FCH, 00H, 00H  
 1470 01FF8013C0 DFB 01H, 0FFH, 80H, 13H, 0C0H, 00H, 00H, 1FH, 0F8H, 00H, 7CH, 00H, 00H, 01H, 0FFH, 80H  
 1480 010000000F DFB 01H, 00H, 00H, 00H, 0FH, 0FCH, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 1FH, 0F0H, 00H, 00H, 00H  
 1490 006FFFE000 DFB 00H, 6FH, 0FFH, 0E0H, 00H, 00H, 00H, 08H, 2DH, 0FFH, 0E0H, 00H, 00H, 10H, 3AH, 59H  
 14A0 8300521280 DFB 83H, 00H, 52H, 12H, 80H, 52H, 0B8H, 63H, 80H, 92H, 84H, 92H, 41H, 34H, 86H, 94H  
 14B0 C6A458427A DFB 0C6H, 0A4H, 58H, 42H, 7AH, 18H, 09H, 62H, 89H, 24H, 0D8H, 06H, 0C8H, 0F0H, 79H, 1FH  
 14C0 0600962604 DFB 06H, 00H, 96H, 26H, 04H, 06H, 98H, 01H, 0C6H, 1CH, 0CH, 44H, 06H, 13H, 11H, 0AFH  
 14D0 8617E1211A DFB 86H, 17H, 0E1H, 21H, 1AH, 41H, 88H, 4CH, 14H, 41H, 60H, 50H, 61H, 41H, 83H, 87H  
 14E0 0330C2613B DFB 03H, 30H, 0C2H, 61H, 3BH, 1AH, 16H, 1BH, 60H, 18H, 60H, 10H, 19H, 11H, 86H, 48H  
 14F0 29070981C4 DFB 29H, 07H, 09H, 81H, 0C4H, 21H, 21H, 68H, 43H, 09H, 89H, 81H, 18H, 14H, 01H, 08H  
 1500 8021000108 DFB 80H, 21H, 00H, 01H, 08H, 91H, 20H, 00H, 11H, 02H, 00H, 00H, 00H, 70H, 4FH, 0FFH  
 1510 0000001FFB DFB 00H, 00H, 00H, 1FH, 0FEH, 00H, 00H, 00H, 0FH, 0FEH, 00H, 3DH, 0C0H, 00H, 0FFH, 0C0H  
 1520 07C0000FFC DFB 07H, 0C0H, 00H, 0FH, 0FCH, 01H, 0F8H, 00H, 00H, 3FH, 0F0H, 07H, 0C0H, 00H, 00H, 0FFH  
 1530 C05E006001 DFB 0C0H, 5EH, 00H, 60H, 01H, 0FFH, 81H, 0FCH, 01H, 0E0H, 01H, 0FFH, 01H, 0FCH, 01H, 0E0H  
 1540 01FF03F803 DFB 01H, 0FFH, 03H, 0F8H, 03H, 0E0H, 00H, 0FEH, 07H, 0FCH, 01H, 0F0H, 00H, 7FH, 86H, 0FCH  
 1550 00F8003BC3 DFB 00H, 0F8H, 00H, 3BH, 0C3H, 3FH, 00H, 7EH, 00H, 0EH, 0E0H, 0CFH, 80H, 3FH, 0C0H, 03H  
 1560 DC11F007F0 DFB 0DCH, 11H, 0F0H, 07H, 0F0H, 00H, 7BH, 82H, 3EH, 00H, 7EH, 00H, 07H, 70H, 47H, 0C0H  
 1570 19C000F704 DFB 19H, 0C0H, 00H, 0F7H, 04H, 7CH, 81H, 9CH, 00H, 07H, 70H, 47H, 0C8H, 0DH, 0C0H, 00H  
 1580 77067EC07E DFB 77H, 06H, 7EH, 0C0H, 7EH, 00H, 03H, 0B8H, 23H, 0F6H, 03H, 0F0H, 00H, 1DH, 0C1H, 1FH  
 1590 B00F8000EE DFB 0B0H, 0FH, 80H, 00H, 0EEH, 0CH, 0FDH, 80H, 0FCH, 00H, 07H, 38H, 23H, 0E6H, 03H, 70H  
 15A0 001CE08F98 DFB 00H, 1CH, 0E0H, 8FH, 98H, 03H, 90H, 00H, 73H, 82H, 3EH, 60H, 07H, 00H, 01H, 0EFH  
 15B0 801CE00000 DFB 80H, 1CH, 0E0H, 00H, 00H, 03H, 7FH, 20H, 00H, 31H, 00H, 00H, 06H, 0CEH, 44H, 40H  
 15C0 4340001999 DFB 43H, 40H, 00H, 19H, 99H, 90H, 00H, 8CH, 80H, 00H, 66H, 0E6H, 40H, 06H, 32H, 00H  
 15D0 01B3301039 DFB 01H, 0B3H, 30H, 10H, 39H, 80H, 00H, 0DH, 0DCH, 00H, 0C1H, 0C0H, 04H, 00H, 36H, 0E0H  
 15E0 03DE003001 DFB 03H, 0DEH, 00H, 30H, 01H, 0DFH, 80H, 1EH, 70H, 03H, 80H, 0FH, 0FCH, 00H, 0F0H, 03H  
 15F0 FC007FE0DF DFB 0FCH, 00H, 7FH, 0E0H, 0DFH, 80H, 3FH, 00H, 03H, 90H, 1FH, 0F8H, 03H, 0C0H, 0CH, 38H  
 1600 91E3073800 DFB 91H, 0E3H, 07H, 38H, 00H, 03H, 98H, 1FH, 0F0H, 0FFH, 00H, 00H, 39H, 81H, 0F2H, 0FH  
 1610 E01803D03F DFB 0E0H, 18H, 03H, 0D0H, 3FH, 01H, 0F0H, 07H, 00H, 78H, 07H, 0E0H, 3EH, 01H, 0C0H, 0FH  
 1620 00FC07C078 DFB 00H, 0FCH, 07H, 0C0H, 78H, 01H, 0E0H, 1FH, 01H, 0E8H, 19H, 00H, 3CH, 03H, 0F0H, 1FH  
 1630 018023C13E DFB 01H, 80H, 23H, 0C1H, 3EH, 07H, 0E0H, 0F0H, 00H, 0F8H, 07H, 80H, 0E0H, 3CH, 00H, 1FH  
 1640 01F8080000 DFB 01H, 0F8H, 08H, 00H, 00H, 0FH, 0C2H, 64H, 00H, 00H, 00H, 0FH, 0C0H, 10H, 00H, 00H  
 1650 0007202000 DFB 00H, 07H, 20H, 20H, 00H, 00H, 00H, 66H, 60H, 00H, 00H, 20H, 40H, 4FH, 83H, 00H  
 1660 0000011100 DFB 00H, 00H, 01H, 11H, 00H, 00H, 00H, 00H, 00H, 7CH, 0C0H, 80H, 00H, 00H, 00H, 0E4H  
 1670 C400000102 DFB 0C4H, 00H, 00H, 01H, 02H, 95H, 03H, 00H, 00H, 00H, 07H, 9BH, 12H, 00H, 00H, 00H  
 1680 03E0000000 DFB 03H, 0E0H, 00H, 00H, 00H, 00H, 6EH, 40H, 00H, 00H, 00H, 00H, 0FCH, 00H, 00H, 00H  
 1690 0003F00000 DFB 00H, 03H, 0F0H, 00H, 00H, 00H, 00H, 3DH, 80H, 00H, 00H, 00H, 07H, 0C0H, 00H, 00H  
 16A0 00007C0000 DFB 00H, 00H, 7CH, 00H, 00H, 00H, 00H, 1FH, 80H, 00H, 00H, 00H, 13H, 82H, 00H, 00H  
 16B0 0003E10000 DFB 00H, 03H, 0E1H, 00H, 00H, 00H, 09H, 0E1H, 81H, 00H, 00H, 04H, 0F0H, 0E0H, 00H, 00H  
 16C0 0078700000 DFB 00H, 78H, 70H, 00H, 00H, 00H, 1EH, 1CH, 40H, 80H, 00H, 03H, 83H, 86H, 0CH, 00H  
 16D0 0007870430 DFB 00H, 07H, 87H, 04H, 30H, 20H, 00H, 07H, 87H, 00H, 20H, 0C0H, 00H, 03H, 0C3H, 82H  
 16E0 18300000E0 DFB 18H, 30H, 00H, 00H, 0E0H, 0E2H, 0EH, 0EH, 00H, 00H, 3CH, 39H, 0C1H, 0C7H, 0C4H, 00H  
 16F0 0706387868 DFB 07H, 06H, 38H, 78H, 68H, 00H, 00H, 0F0H, 0C7H, 06H, 60H, 0C0H, 00H, 0EH, 4CH, 0E0H  
 1700 C40C0000E6 DFB 0C4H, 0CH, 00H, 00H, 0E6H, 0CEH, 08H, 71H, 82H, 00H, 0EH, 0E8H, 0E0H, 87H, 1CH, 00H

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

1710 00E786083C DFB 00H,0E7H, 86H, 08H, 3CH,0C0H, 00H, 07H, 7CH, 31H,0C1H, 8EH, 00H, 00H, 3FH,0E0H  
1720 060C380001 DFB 06H, 0CH, 38H, 00H, 01H,0FFH, 00H, 30H,0E0H, 80H, 00H, 0FH,0F8H, 80H, 01H, 1CH  
1730 0000007000 DFB 00H, 00H, 00H, 70H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H  
1740 0000000000 DFB 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H  
1750 0000000000 DFB 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H  
1760 0000000000 DFB 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H  
1770 0000000000 DFB 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H  
1780 0000000000 DFB 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H  
1790 0000000000 DFB 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H  
17A0 0000000000 DFB 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H  
17B0 0000000000 DFB 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H  
17C0 0000000000 DFB 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 39H,0C6H  
17D0 00000386FF DFB 00H, 00H, 03H, 86H,0FFH,0FFH, 80H, 00H, 00H, 00H, 00H,0C1H,0F6H, 7BH,0ECH, 90H  
17E0 00020034C8 DFB 00H, 02H, 00H, 34H,0C8H, 9CH, 44H, 22H, 44H, 07H, 10H, 78H, 17H, 03H, 84H, 0EH  
17F0 01780EC440 DFB 01H, 78H, 0EH,0C4H, 40H,0C0H, 0EH, 06H, 60H, 76H, 23H, 00H, 20H, 10H, 64H, 71H  
1800 98C0400C06 DFB 98H,0C0H, 40H, 0CH, 06H, 70H, 37H, 88H, 30H, 31H, 03H, 47H, 88H, 58H, 00H, 40H  
1810 043F732100 DFB 04H, 3FH, 73H, 21H, 00H, 10H, 01H, 83H,0B9H, 11H, 00H, 00H, 80H, 00H,0F8H, 0EH  
1820 00000003E0 DFB 00H, 00H, 00H, 03H,0E0H,0FCH, 04H, 00H,0C0H, 0FH, 03H,0F0H, 10H, 07H, 00H, 3EH  
1830 0F80101C00 DFB 0FH, 80H, 10H, 1CH, 00H,0FCH, 1FH, 83H,0C0H, 78H, 00H,0FCH, 3FH, 83H,0E0H, 78H  
1840 00783F81F0 DFB 00H, 78H, 3FH, 81H,0F0H, 3CH, 00H, 3EH, 0FH, 80H, 7EH, 0FH, 00H, 0FH, 83H,0F0H  
1850 1F01C001E0 DFB 1FH, 01H,0C0H, 01H,0E0H,0FCH, 07H,0E0H, 70H, 00H, 7CH, 1FH, 80H,0FCH, 0EH, 00H  
1860 0F07E01C01 DFB 0FH, 07H,0E0H, 1CH, 01H, 00H, 01H,0F0H,0FCH, 03H,0C0H, 00H, 00H, 3EH, 0FH,0C0H  
1870 3C140003E0 DFB 3CH, 14H, 00H, 03H,0E0H,0FCH, 03H, 81H,0C0H, 00H, 1FH, 0FH,0C0H, 3CH, 0EH, 00H  
1880 01F07C07C0 DFB 01H,0F0H, 7CH, 07H,0C0H, 60H, 00H, 1FH, 07H,0E0H, 3CH, 0EH, 00H, 00H,0F8H, 3FH  
1890 01F0780007 DFB 01H,0F0H, 78H, 00H, 07H,0C1H,0F8H, 1DH, 03H, 80H, 00H, 3EH, 0FH,0C0H,0E8H, 1EH  
18A0 0000F07E03 DFB 00H, 00H,0F0H, 7EH, 03H, 00H, 70H, 10H, 07H,0C1H,0F8H, 1FH, 03H,0C0H, 00H, 1FH  
18B0 07C0580E00 DFB 07H,0C0H, 58H, 0EH, 00H, 00H, 7CH, 1FH, 01H, 60H,0F0H, 00H, 01H,0E0H,0FCH, 04H  
18C0 01E0000F83 DFB 01H,0E0H, 00H, 0FH, 83H,0F0H, 12H, 03H, 80H, 00H, 3EH, 0FH,0C0H,0C8H, 1CH, 04H  
18D0 00783F0180 DFB 00H, 78H, 3FH, 01H, 80H, 78H, 08H, 01H,0F0H, 7CH, 07H, 00H,0E0H, 30H, 03H,0E0H  
18E0 F80E03C060 DFB 0F8H, 0EH, 03H,0C0H, 60H, 07H, 83H,0F0H, 1EH, 07H,0C0H,0C0H, 0FH, 07H,0E0H, 3EH  
18F0 0781C01F07 DFB 07H, 81H,0C0H, 1FH, 07H,0C0H, 3EH, 0FH, 03H, 80H, 1EH, 0FH,0C0H, 78H, 1FH, 03H  
1900 803E0F8078 DFB 80H, 3EH, 0FH, 80H, 78H, 1EH, 03H, 00H, 3EH, 0FH, 80H, 7CH, 1EH, 07H, 00H, 3EH  
1910 0F807C1F03 DFB 0FH, 80H, 7CH, 1FH, 03H, 80H, 1FH, 0FH, 80H, 7CH, 0FH, 03H, 80H, 1FH, 07H,0C0H  
1920 3E0F81C00F DFB 3EH, 0FH, 81H,0C0H, 0FH, 07H,0E0H, 3EH, 07H,0C0H,0E0H, 07H, 83H,0F0H, 1FH, 03H  
1930 0E0F03C1F8 DFB 0E0H,0F0H, 03H,0C1H,0F8H, 0FH,0C1H,0F0H, 38H, 03H,0E0H,0FCH, 07H,0C0H,0F0H, 1CH  
1940 00F07E01E0 DFB 00H,0F0H, 7EH, 01H,0E0H, 7CH, 0EH, 00H, 7CH, 1FH, 00H,0F8H, 1FH, 03H, 80H, 1EH  
1950 0FC03E07C0 DFB 0FH,0C0H, 3EH, 07H,0C0H,0E0H, 07H, 83H,0F0H, 0FH, 81H,0F0H, 38H, 01H,0E0H, 7EH  
1960 03E07C0F00 DFB 03H,0E0H, 7CH, 0FH, 00H, 7CH, 1FH,0C0H,0F8H, 0FH, 81H,0C0H, 0FH, 03H,0F8H, 1FH  
1970 00F03801E0 DFB 00H,0F0H, 38H, 01H,0E0H, 7FH, 03H,0E0H, 3EH, 07H, 00H, 3CH, 0FH,0E0H, 7EH, 03H  
1980 C00407C13E DFB 0C0H, 04H, 07H,0C1H, 3EH, 07H,0E0H, 3CH, 00H, 80H, 7CH, 03H,0E0H, 1FH, 07H, 80H  
1990 3807803C01 DFB 38H, 07H, 80H, 3CH, 01H,0F0H, 30H, 00H, 00H,0F8H, 03H,0C0H, 1EH, 03H, 80H, 00H  
19A0 07203E00F8 DFB 07H, 20H, 3EH, 00H,0F8H, 08H, 00H, 00H, 7BH, 01H, 82H, 0CH,0C0H,0C0H, 00H, 03H  
19B0 DC0C006086 DFB 0DCH, 0CH, 00H, 60H, 86H, 00H, 00H, 1EH, 60H, 60H, 03H, 10H, 10H, 00H, 00H, 79H  
19C0 81840830C1 DFB 81H, 84H, 08H, 30H,0C1H, 00H, 01H,0FFH, 00H, 18H, 20H, 00H, 00H, 00H, 03H,0DEH  
19D0 0000020000 DFB 00H, 00H, 02H, 00H, 00H, 00H, 07H,0BEH, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 1CH  
19E0 0800000000 DFB 08H, 00H, 00H, 00H, 00H, 00H, 00H, 1FH, 30H, 00H, 00H, 00H, 00H, 00H, 1FH  
19F0 B000000000 DFB 0B0H, 00H, 00H, 00H, 00H, 00H, 00H, 0FH,0D8H, 00H, 00H, 00H, 00H, 00H, 07H  
1A00 E400000000 DFB 0E4H, 00H, 00H, 00H, 00H, 00H, 00H, 01H,0B3H, 80H, 00H, 00H, 80H, 00H, 00H, 00H  
1A10 4FC0000000 DFB 4FH,0C0H, 00H, 00H, 00H, 00H, 00H, 00H, 0EH, 40H, 00H, 00H, 00H, 00H, 00H, 00H  
1A20 03B2000000 DFB 03H,0B2H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 78H, 40H, 00H, 00H, 00H, 00H, 00H  
1A30 000C600000 DFB 00H, 0CH, 60H, 00H, 00H, 00H, 00H, 00H, 00H, 03H,0B2H, 00H, 00H, 00H, 00H, 00H  
1A40 0000090000 DFB 00H, 00H, 09H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 40H, 00H, 00H, 00H, 00H  
1A50 0000000000 DFB 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

1A60

ORG 1A60H

```

1A60          VDATA2:                ;Voice data for "Select equipment ,please!"
1A60 000000000 DFB 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
1A70 000000000 DFB 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
1A80 000000000 DFB 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
1A90 000000000 DFB 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
1AA0 000000000 DFB 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
1AB0 000000000 DFB 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
1AC0 000000000 DFB 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
1AD0 000000000 DFB 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
1AE0 000000000 DFB 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
1AF0 000000000 DFB 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
1B00 000000000 DFB 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
1B10 000000000 DFB 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
1B20 000000000 DFB 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
1B30 000000000 DFB 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
1B40 000000000 DFB 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
1B50 000000000 DFB 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
1B60 000000000 DFB 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
1B70 000000000 DFB 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
1B80 000000000 DFB 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
1B90 000000000 DFB 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
1BA0 000000000 DFB 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
1BB0 000000000 DFB 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
1BC0 000000000 DFB 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
1BD0 000000000 DFB 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
1BE0 000000000 DFB 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
1BF0 000000000 DFB 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
1C00 000000000 DFB 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
1C10 000000000 DFB 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
1C20 000000000 DFB 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
1C30 000000000 DFB 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
1C40 000000000 DFB 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
1C50 000000000 DFB 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
1C60 000000000 DFB 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
1C70 000000000 DFB 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
1C80 000000000 DFB 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
1C90 000000000 DFB 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
1CA0 600000000 DFB 60H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
1CB0 00000FF000 DFB 00H, 00H, 0FH, 0F0H, 00H, 00H, 00H, 00H, 00H, 00H, 24H, 00H, 00H, 00H, 00H, 7FH, 0F0H
1CC0 000007FF8 DFB 00H, 00H, 00H, 7FH, 0F8H, 00H, 63H, 0F0H, 00H, 7FH, 0F8H, 00H, 7FH, 0F0H, 00H, 1FH
1CD0 FC007FF000 DFB 0FCH, 00H, 7FH, 0F0H, 00H, 07H, 0FCH, 00H, 7FH, 0E0H, 01H, 0C0H, 0F0H, 00H, 0FH, 0F0H
1CE0 00701FE000 DFB 00H, 70H, 1FH, 0E0H, 00H, 0FFH, 80H, 0EH, 03H, 0FCH, 00H, 1FH, 0E0H, 01H, 0E0H, 3FH
1CF0 C001FE003C DFB 0C0H, 01H, 0FEH, 00H, 3CH, 03H, 0FCH, 00H, 3FH, 0C0H, 01H, 0C0H, 7FH, 0C0H, 03H, 0FCH
1D00 003807F800 DFB 00H, 38H, 07H, 0F8H, 00H, 3FH, 0C0H, 1EH, 00H, 7FH, 80H, 07H, 0F8H, 01H, 0E0H, 07H
1D10 F8007F801E DFB 0F8H, 00H, 7FH, 80H, 1EH, 00H, 7FH, 80H, 0FH, 0F8H, 01H, 0E0H, 07H, 0F8H, 00H, 0FFH
1D20 801E007F80 DFB 80H, 1EH, 00H, 7FH, 80H, 0FH, 0FCH, 01H, 0F0H, 07H, 0FCH, 00H, 0FFH, 0C0H, 1FH, 00H
1D30 3FE007FE00 DFB 3FH, 0E0H, 07H, 0FEH, 00H, 0F8H, 01H, 0FEH, 00H, 3FH, 0F0H, 07H, 80H, 1FH, 0F0H, 01H
1D40 FF003C00FF DFB 0FFH, 00H, 3CH, 00H, 0FFH, 80H, 0FH, 0FCH, 01H, 0E0H, 03H, 0FCH, 00H, 7FH, 0E0H, 0FH
1D50 001FF001FF DFB 00H, 1FH, 0F0H, 01H, 0FFH, 00H, 78H, 00H, 0FFH, 80H, 0FH, 0F8H, 03H, 0C0H, 07H, 0FCH
1D60 007FC00E00 DFB 00H, 7FH, 0C0H, 0EH, 00H, 1FH, 0E0H, 01H, 0FEH, 00H, 1CH, 00H, 0FFH, 00H, 0FH, 0F8H
1D70 00F003FC00 DFB 00H, 0F0H, 03H, 0FCH, 00H, 3FH, 0C0H, 03H, 0C0H, 1FH, 0F0H, 00H, 0FFH, 00H, 0AH, 00H

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดลอกเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

1D80 7F8007FE00 DFB 7FH, 80H, 07H, 0FEH, 00H, 00H, 01H, 0FEH, 00H, 1FH, 0FCH, 00H, 00H, 0FH, 0F4H, 00H  
1D90 7FF800003F DFB 7FH, 0F8H, 00H, 00H, 3FH, 0D8H, 00H, 0FFH, 0E0H, 00H, 00H, 0FFH, 0F0H, 00H, 1FH, 0F0H  
1DA0 0000700000 DFB 00H, 00H, 70H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H  
1DB0 0000000000 DFB 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H  
1DC0 0000000000 DFB 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H  
1DD0 0000000000 DFB 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H  
1DE0 0000000000 DFB 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H  
1DF0 0000000000 DFB 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 04H, 00H, 00H, 00H, 00H, 00H  
1E00 004A000000 DFB 00H, 4AH, 00H, 00H, 00H, 00H, 00H, 0DH, 40H, 00H, 00H, 00H, 00H, 01H, 0F0H, 80H  
1E10 00000000FC DFB 00H, 00H, 00H, 00H, 0FCH, 00H, 00H, 00H, 00H, 09H, 7EH, 00H, 00H, 00H, 00H, 09H  
1E20 7F10000000 DFB 7FH, 10H, 00H, 00H, 00H, 0DH, 7EH, 00H, 00H, 00H, 00H, 1EH, 0FEH, 00H, 00H, 00H  
1E30 0035FC0000 DFB 00H, 35H, 0FCH, 00H, 00H, 00H, 02H, 7BH, 0F8H, 00H, 00H, 00H, 04H, 0EFH, 0EAH, 00H  
1E40 0000139FC9 DFB 00H, 00H, 13H, 9FH, 0C9H, 00H, 00H, 00H, 4FH, 7FH, 20H, 00H, 00H, 03H, 0FFH, 0F0H  
1E50 0000800FFF DFB 00H, 00H, 80H, 0FH, 0FFH, 80H, 00H, 14H, 01H, 0FFH, 0F0H, 00H, 42H, 00H, 1FH, 0FCH  
1E60 0008E003FF DFB 00H, 08H, 0E0H, 03H, 0FFH, 80H, 01H, 0B8H, 00H, 7FH, 0F0H, 00H, 3FH, 00H, 0FH, 0FEH  
1E70 000EE003FF DFB 00H, 0EH, 0E0H, 03H, 0FFH, 80H, 01H, 0DCH, 00H, 7FH, 0F0H, 00H, 77H, 00H, 1FH, 0FCH  
1E80 003FC007FF DFB 00H, 3FH, 0C0H, 07H, 0FFH, 00H, 1FH, 0B0H, 03H, 0FFH, 80H, 07H, 0CCH, 00H, 0FFH, 0E0H  
1E90 03F6003FF0 DFB 03H, 0F6H, 00H, 3FH, 0F0H, 00H, 0F9H, 80H, 1FH, 0FCH, 00H, 7EH, 0C0H, 0FH, 0FEH, 00H  
1EA0 3F000FFE00 DFB 3FH, 00H, 0FH, 0FEH, 00H, 3FH, 00H, 07H, 0FFH, 00H, 1FH, 80H, 03H, 0FFH, 80H, 1FH  
1EB0 8003FF800F DFB 80H, 03H, 0FFH, 80H, 0FH, 0C0H, 03H, 0FFH, 80H, 0FH, 0C0H, 01H, 0FEH, 0C0H, 0FH, 0C0H  
1EC0 01FFC00FC0 DFB 01H, 0FFH, 0C0H, 0FH, 0C0H, 01H, 0FFH, 0C0H, 0FH, 0C0H, 01H, 0FFH, 0C0H, 0FH, 0C0H, 01H  
1ED0 FFC00FC001 DFB 0FFH, 0C0H, 0FH, 0C0H, 01H, 0FFH, 0C0H, 4FH, 0C0H, 01H, 0FFH, 0C0H, 6FH, 0C0H, 01H, 0FFH  
1EE0 C06FC001FF DFB 0C0H, 6FH, 0C0H, 01H, 0FFH, 0C0H, 7FH, 0C0H, 01H, 0FFH, 0C0H, 7FH, 0E0H, 01H, 0FFH, 0C0H  
1EF0 7FE000FFE0 DFB 7FH, 0E0H, 00H, 0FFH, 0E0H, 3EH, 60H, 00H, 0FFH, 0E0H, 0CH, 70H, 00H, 0FFH, 0E0H, 00H  
1F00 0000FFF000 DFB 00H, 00H, 0FFH, 0F0H, 00H, 00H, 00H, 7FH, 0F8H, 00H, 00H, 00H, 3FH, 0FFH, 00H, 00H  
1F10 000BEF0000 DFB 00H, 0BH, 0EFH, 00H, 00H, 00H, 00H, 3CH, 20H, 00H, 00H, 00H, 00H, 00H, 00H, 00H  
1F20 0000000000 DFB 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H  
1F30 0000000000 DFB 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H  
1F40 0000000000 DFB 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H  
1F50 0000000000 DFB 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H  
1F60 0000000000 DFB 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H  
1F70 0000000000 DFB 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 07H, 0E0H, 00H, 00H  
1F80 0000FF0000 DFB 00H, 00H, 0FFH, 00H, 00H, 00H, 00H, 07H, 0F8H, 00H, 00H, 00H, 00H, 3FH, 80H, 00H  
1F90 000001FF00 DFB 00H, 00H, 01H, 0FFH, 00H, 00H, 00H, 00H, 07H, 0FCH, 00H, 00H, 00H, 00H, 37H, 0F8H  
1FA0 000000003F DFB 00H, 00H, 00H, 00H, 3FH, 0F8H, 00H, 00H, 00H, 00H, 3FH, 0F8H, 10H, 00H, 00H, 00H  
1FB0 1FEE080000 DFB 1FH, 0EEH, 08H, 00H, 00H, 00H, 0FH, 0FFH, 08H, 00H, 00H, 00H, 07H, 0FFH, 0F0H, 00H  
1FC0 000001FFFA DFB 00H, 00H, 01H, 0FFH, 0FAH, 00H, 00H, 00H, 00H, 3FH, 0EFH, 0C0H, 00H, 00H, 00H, 07H  
1FD0 FDF0000001 DFB 0FDH, 0F0H, 00H, 00H, 01H, 04H, 0FFH, 87H, 80H, 00H, 00H, 3FH, 0C0H, 3FH, 0F0H, 07H  
1FE0 8007F03FF8 DFB 80H, 07H, 0F0H, 3FH, 0F8H, 07H, 80H, 00H, 7EH, 0FH, 0FEH, 07H, 80H, 00H, 07H, 0E0H  
1FF0 FFC0600000 DFB 0FFH, 0C0H, 60H, 00H, 00H, 3CH, 1EH, 7CH, 10H, 00H, 00H, 01H, 0E1H, 0E7H, 0C1H, 80H  
2000 00000F0F3E DFB 00H, 00H, 0FH, 0FH, 3EH, 0CH, 00H, 00H, 00H, 78H, 38H, 0F0H, 60H, 0C0H, 80H, 01H  
2010 E1E3C18304 DFB 0E1H, 0E3H, 0C1H, 83H, 04H, 00H, 03H, 83H, 8FH, 07H, 04H, 00H, 00H, 0FH, 0EH, 3CH  
2020 1C3060001E DFB 1CH, 30H, 60H, 00H, 1EH, 18H, 78H, 18H, 03H, 00H, 00H, 3CH, 30H, 0E0H, 0E1H, 86H  
2030 00003C60E1 DFB 00H, 00H, 3CH, 60H, 0E1H, 83H, 0EH, 10H, 00H, 38H, 0E1H, 0E3H, 02H, 0CH, 00H, 00H  
2040 1C70E18304 DFB 1CH, 70H, 0E1H, 83H, 04H, 00H, 00H, 0EH, 30H, 70H, 87H, 06H, 18H, 00H, 07H, 1CH  
2050 3CE0E30C00 DFB 3CH, 0E0H, 0E3H, 0CH, 00H, 01H, 0C6H, 0EH, 30H, 00H, 00H, 00H, 00H, 73H, 83H, 9CH  
2060 208000001C DFB 20H, 80H, 00H, 00H, 1CH, 0E0H, 0EFH, 18H, 60H, 00H, 00H, 07H, 38H, 3BH, 0C0H, 38H  
2070 800001CC2C DFB 80H, 00H, 01H, 0CCH, 2CH, 0F0H, 06H, 10H, 00H, 00H, 39H, 0C0H, 9EH, 00H, 0CEH, 20H  
2080 0007700788 DFB 00H, 07H, 70H, 07H, 88H, 00H, 0C0H, 00H, 00H, 0EEH, 00H, 79H, 03H, 18H, 00H, 00H  
2090 19C01E6007 DFB 19H, 0C0H, 1EH, 60H, 07H, 00H, 00H, 03H, 9CH, 01H, 0E6H, 06H, 71H, 00H, 00H, 77H  
20A0 803D800D80 DFB 80H, 3DH, 80H, 0DH, 80H, 00H, 0EH, 70H, 03H, 0B8H, 01H, 98H, 00H, 01H, 0DEH, 00H  
20B0 FF00270000 DFB 0FFH, 00H, 27H, 00H, 00H, 3BH, 0C0H, 0FH, 0E0H, 00H, 70H, 00H, 0EH, 0F0H, 03H, 7EH  
20C0 001F0003FC DFB 00H, 1FH, 00H, 03H, 0FCH, 00H, 0DFH, 0C0H, 01H, 0E0H, 01H, 0FFH, 80H, 01H, 78H, 00H  
20D0 00006DE000 DFB 00H, 00H, 6DH, 0E0H, 00H, 02H, 00H, 00H, 00H, 36H, 0F0H, 00H, 01H, 24H, 00H, 00H

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

20E0 1B7D000000 DFB 1BH, 7DH, 00H, 00H, 00H, 00H, 00H, 00H, 0DH, 0BCH, 80H, 00H, 02H, 00H, 00H, 0BH, 7FH  
 20F0 0000000000 DFB 00H, 00H, 00H, 00H, 00H, 13H, 0FFH, 40H, 00H, 00H, 00H, 00H, 5BH, 0FDH, 00H, 00H  
 2100 0000024F68 DFB 00H, 00H, 02H, 4FH, 68H, 00H, 00H, 00H, 00H, 12H, 7BH, 40H, 00H, 00H, 00H, 00H  
 2110 17FE000000 DFB 17H, 0FEH, 00H, 00H, 00H, 00H, 0BH, 7FH, 60H, 00H, 00H, 00H, 01H, 27H, 0BEH, 00H  
 2120 0000026F7 DFB 00H, 00H, 00H, 26H, 0F7H, 0C0H, 00H, 00H, 00H, 04H, 9EH, 0F0H, 00H, 00H, 00H, 01H  
 2130 3FB4003F80 DFB 3FH, 0E4H, 00H, 3FH, 80H, 00H, 7FH, 0F0H, 00H, 7FH, 0C0H, 00H, 0FH, 0F0H, 00H, 0BFH  
 2140 C000037C00 DFB 0C0H, 00H, 03H, 7CH, 00H, 0CFH, 80H, 00H, 01H, 0FEH, 00H, 67H, 0E0H, 02H, 00H, 0FEH  
 2150 0067B00000 DFB 00H, 67H, 0B0H, 00H, 00H, 0FFH, 00H, 67H, 20H, 02H, 01H, 0DEH, 00H, 67H, 60H, 02H  
 2160 01FE00CEC0 DFB 01H, 0FEH, 00H, 0CEH, 0C0H, 00H, 03H, 0FCH, 01H, 0BDH, 80H, 00H, 06H, 0F0H, 02H, 7BH  
 2170 00001BE009 DFB 00H, 00H, 1BH, 0E0H, 09H, 0ECH, 00H, 00H, 6FH, 80H, 27H, 0B0H, 00H, 01H, 0BCH, 01H  
 2180 9E80000EF0 DFB 9EH, 80H, 00H, 0EH, 0F0H, 04H, 0F0H, 00H, 00H, 77H, 80H, 37H, 0C0H, 00H, 03H, 0BCH  
 2190 013C00001B DFB 01H, 3CH, 00H, 00H, 1BH, 0C0H, 19H, 0E0H, 00H, 01H, 0DEH, 00H, 9FH, 00H, 00H, 1FH  
 21A0 E009F00001 DFB 0E0H, 09H, 0F0H, 00H, 01H, 0FEH, 00H, 7FH, 00H, 00H, 1FH, 0E0H, 03H, 0F0H, 00H, 01H  
 21B0 FE007F0000 DFB 0FEH, 00H, 7FH, 00H, 00H, 1FH, 0C0H, 07H, 0F0H, 00H, 03H, 0FCH, 00H, 7EH, 00H, 00H  
 21C0 37880FE000 DFB 37H, 88H, 0FH, 0E0H, 00H, 07H, 0F8H, 00H, 0FCH, 00H, 00H, 0FFH, 00H, 0FH, 0C0H, 00H  
 21D0 1FE001FC00 DFB 1FH, 0E0H, 01H, 0FCH, 00H, 03H, 0FEH, 00H, 3FH, 80H, 00H, 3FH, 0C0H, 03H, 0FEH, 00H  
 21E0 07FD000FE0 DFB 07H, 0FDH, 00H, 0FH, 0E0H, 00H, 0FFH, 0F0H, 00H, 0FCH, 00H, 1FH, 0FEH, 00H, 01H, 0E0H  
 21F0 017FC00000 DFB 01H, 7FH, 0C0H, 00H, 00H, 00H, 13H, 0FCH, 00H, 00H, 00H, 00H, 0C6H, 0E0H, 00H, 00H  
 2200 0000000000 DFB 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H  
 2210 0000000000 DFB 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H  
 2220 0000000000 DFB 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H  
 2230 0000000000 DFB 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H  
 2240 0000000000 DFB 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H  
 2250 0000000000 DFB 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H  
 2260 0000000000 DFB 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H  
 2270 0000000000 DFB 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 03H, 0FCH, 00H, 00H, 07H, 0C0H  
 2280 0000008000 DFB 00H, 00H, 00H, 80H, 00H, 00H, 00H, 7FH, 0C0H, 00H, 00H, 0FEH, 00H, 00H, 00H, 00H  
 2290 01FF000003 DFB 01H, 0FFH, 00H, 00H, 03H, 0F0H, 00H, 0FH, 0FCH, 00H, 00H, 1FH, 0E0H, 00H, 3FH, 0FCH  
 22A0 00003FC000 DFB 00H, 00H, 3FH, 0C0H, 00H, 0FFH, 0E0H, 00H, 00H, 0FEH, 00H, 07H, 0FFH, 00H, 00H, 01H  
 22B0 F0000FFE00 DFB 0F0H, 00H, 0FH, 0FEH, 00H, 00H, 00H, 00H, 00H, 0FH, 0FCH, 00H, 00H, 00H, 00H, 00H  
 22C0 007A000000 DFB 00H, 7AH, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H  
 22D0 0000000000 DFB 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H  
 22E0 0000000000 DFB 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H  
 22F0 0000000000 DFB 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H  
 2300 0000000000 DFB 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H  
 2310 0000000000 DFB 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H  
 2320 0000000000 DFB 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H  
 2330 0000000000 DFB 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 16H, 40H, 00H, 00H, 00H, 00H, 00H, 00H  
 2340 0600400000 DFB 06H, 00H, 40H, 00H, 00H, 00H, 00H, 07H, 0FCH, 00H, 00H, 00H, 00H, 00H, 07H, 0FEH  
 2350 031FE00000 DFB 03H, 1FH, 0E0H, 00H, 00H, 07H, 0FEH, 00H, 07H, 0F8H, 00H, 00H, 1FH, 0F0H, 00H, 3FH  
 2360 E000007FC0 DFB 0E0H, 00H, 00H, 7FH, 0C0H, 00H, 7FH, 80H, 00H, 00H, 0FFH, 0C0H, 00H, 7FH, 00H, 00H  
 2370 01FF8000FE DFB 01H, 0FFH, 80H, 00H, 0FEH, 00H, 00H, 03H, 0FFH, 00H, 00H, 0FEH, 00H, 00H, 01H, 0FFH  
 2380 0000780000 DFB 00H, 00H, 78H, 00H, 00H, 00H, 7FH, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H  
 2390 0000000000 DFB 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H  
 23A0 0000000000 DFB 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H  
 23B0 0000000000 DFB 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H  
 23C0 0000000000 DFB 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H  
 23D0 0000000000 DFB 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H  
 23E0 0000000000 DFB 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H  
 23F0 0000000000 DFB 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H  
 2400 0000000000 DFB 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H  
 2410 0000000000 DFB 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H  
 2420 0000000000 DFB 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H  
 2430 0000000000 DFB 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2440 E000000000 DFB 0E0H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 01H, 0FFH, 80H, 00H  
2450 00003FC001 DFB 00H, 00H, 3FH, 0C0H, 01H, 0FFH, 0C0H, 00H, 01H, 0FEH, 00H, 1FH, 0F8H, 00H, 00H, 0FH  
2460 F000FF8007 DFB 0F0H, 00H, 0FFH, 80H, 07H, 00H, 3FH, 0C0H, 03H, 0FFH, 00H, 3EH, 00H, 7FH, 80H, 07H  
2470 F800FC003F DFB 0F8H, 00H, 0FCH, 00H, 3FH, 80H, 07H, 0F8H, 00H, 0FCH, 00H, 3FH, 80H, 07H, 0F0H, 03H  
2480 F8007F800F DFB 0F8H, 00H, 7FH, 80H, 0FH, 0E0H, 1FH, 0F0H, 00H, 7FH, 00H, 3FH, 0E0H, 1FH, 0F0H, 00H  
2490 7F003FE01F DFB 7FH, 00H, 3FH, 0E0H, 1FH, 0E0H, 00H, 7FH, 00H, 7FH, 0C0H, 3FH, 80H, 00H, 7FH, 00H  
24A0 FFC03E0000 DFB 0FFH, 0C0H, 3EH, 00H, 00H, 7FH, 00H, 0FFH, 0C0H, 3EH, 00H, 00H, 7FH, 00H, 0FFH, 0C0H  
24B0 3E00003F80 DFB 3EH, 00H, 00H, 3FH, 80H, 7FH, 0C0H, 3FH, 00H, 00H, 3FH, 80H, 7FH, 0E0H, 3FH, 00H  
24C0 003FC07FE0 DFB 00H, 3FH, 0C0H, 7FH, 0E0H, 1FH, 80H, 00H, 1FH, 0C0H, 3FH, 0E0H, 1FH, 80H, 00H, 1FH  
24D0 E03FE00F80 DFB 0E0H, 3FH, 0E0H, 0FH, 80H, 00H, 0FH, 0E0H, 1FH, 0F0H, 07H, 0C0H, 00H, 07H, 0F0H, 0FH  
24E0 F007E00003 DFB 0F0H, 07H, 0E0H, 00H, 03H, 0F8H, 07H, 0F8H, 01H, 0F0H, 00H, 01H, 0FCH, 03H, 0FEH, 00H  
24F0 F800007F00 DFB 0F8H, 00H, 00H, 7FH, 00H, 0FFH, 00H, 3EH, 00H, 00H, 3FH, 80H, 0FFH, 80H, 3FH, 00H  
2500 001FC03FC0 DFB 00H, 1FH, 0C0H, 3FH, 0C0H, 0FH, 80H, 00H, 0FH, 0F0H, 1FH, 0E0H, 07H, 0E0H, 00H, 03H  
2510 F807F003F0 DFB 0F8H, 07H, 0F0H, 03H, 0F0H, 00H, 01H, 0FEH, 03H, 0FCH, 00H, 0FCH, 00H, 00H, 7FH, 00H  
2520 FF003E0000 DFB 0FFH, 00H, 3EH, 00H, 00H, 1FH, 0C0H, 3FH, 80H, 1FH, 80H, 00H, 0FH, 0F0H, 1FH, 0E0H  
2530 07C00001FC DFB 07H, 0C0H, 00H, 01H, 0FCH, 03H, 0F8H, 01H, 0F8H, 00H, 00H, 7FH, 00H, 0FEH, 00H, 7EH  
2540 00003FC03F DFB 00H, 00H, 3FH, 0C0H, 3FH, 80H, 1FH, 00H, 00H, 07H, 0F8H, 0FH, 0F0H, 03H, 0E0H, 00H  
2550 00FE01FE00 DFB 00H, 0FEH, 01H, 0FEH, 00H, 0FCH, 00H, 00H, 3FH, 0C0H, 7FH, 80H, 1FH, 00H, 00H, 07H  
2560 F00FF007E0 DFB 0F0H, 0FH, 0F0H, 07H, 0E0H, 00H, 01H, 0FEH, 03H, 0F8H, 01H, 0F0H, 00H, 00H, 3FH, 80H  
2570 FC003C0000 DFB 0FCH, 00H, 3CH, 00H, 00H, 07H, 0E0H, 3FH, 00H, 0FH, 00H, 0C0H, 00H, 0FEH, 03H, 0F0H  
2580 00F000001F DFB 00H, 0F0H, 00H, 00H, 1FH, 0C0H, 0FEH, 00H, 3EH, 00H, 00H, 03H, 0F8H, 1FH, 0C0H, 03H  
2590 8000003F01 DFB 80H, 00H, 00H, 3FH, 01H, 0FCH, 00H, 78H, 00H, 00H, 07H, 0E0H, 1FH, 0C0H, 0FH, 00H  
25A0 00007E01DC DFB 00H, 00H, 7EH, 01H, 0DCH, 00H, 0E0H, 00H, 00H, 07H, 0E0H, 1DH, 0E0H, 07H, 00H, 00H  
25B0 00FC01BC00 DFB 00H, 0FCH, 01H, 0BCH, 00H, 00H, 00H, 00H, 0FH, 80H, 07H, 0C0H, 00H, 00H, 00H, 01H  
25C0 F800F80030 DFB 0F8H, 00H, 0F8H, 00H, 30H, 00H, 00H, 1FH, 00H, 0FH, 00H, 07H, 00H, 00H, 01H, 0F8H  
25D0 00F0006000 DFB 00H, 0F0H, 00H, 60H, 00H, 00H, 1FH, 80H, 0FH, 00H, 06H, 00H, 00H, 01H, 0F8H, 00H  
25E0 F000200000 DFB 0F0H, 00H, 20H, 00H, 00H, 1FH, 80H, 0FH, 00H, 00H, 00H, 00H, 00H, 0FCH, 00H, 70H  
25F0 000000000F DFB 00H, 00H, 00H, 00H, 0FH, 0C0H, 07H, 00H, 00H, 00H, 00H, 00H, 0FCH, 00H, 73H, 00H  
2600 00000007E0 DFB 00H, 00H, 00H, 07H, 0E0H, 03H, 38H, 00H, 00H, 00H, 00H, 3FH, 00H, 00H, 0C0H, 00H  
2610 000003F800 DFB 00H, 00H, 03H, 0F8H, 00H, 0EH, 00H, 00H, 00H, 00H, 1FH, 0E0H, 00H, 0F0H, 00H, 00H  
2620 0000FF8001 DFB 00H, 00H, 0FFH, 80H, 01H, 80H, 00H, 00H, 00H, 07H, 0FCH, 00H, 00H, 00H, 00H, 00H  
2630 003FE00000 DFB 00H, 3FH, 0E0H, 00H, 00H, 00H, 00H, 00H, 01H, 0CEH, 00H, 00H, 00H, 00H, 00H, 00H  
2640 0210000000 DFB 02H, 10H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H  
2650 0800000000 DFB 08H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 40H, 00H, 00H, 00H, 00H, 00H, 21H

2660

ORG 02660H

2660 VDATA3: ;Voice data for "Enter on time ,please!"  
2660 0000000000 DFB 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H  
2670 0000000000 DFB 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H  
2680 0000000000 DFB 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H  
2690 0000000000 DFB 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H  
26A0 0000000000 DFB 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H  
26B0 0000000000 DFB 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H  
26C0 0000000000 DFB 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H  
26D0 0000000000 DFB 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H  
26E0 0000000000 DFB 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H  
26F0 0000000000 DFB 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H  
2700 0000000000 DFB 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H  
2710 0000000000 DFB 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H  
2720 0000000000 DFB 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H  
2730 0000000000 DFB 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2740	0000000000	DFB	00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
2750	0000000000	DFB	00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
2760	0000000000	DFB	00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
2770	0000007FE0	DFB	00H, 00H, 00H, 7FH, 0E0H, 00H, 00H, 00H, 01H, 0FFH, 0C0H, 00H, 0FFH, 0C0H, 00H, 1FH
2780	FC001FF800	DFB	0FCH, 00H, 1FH, 0F8H, 00H, 07H, 0FFH, 80H, 01H, 0FFH, 00H, 00H, 0FFH, 0F8H, 00H, 0FH
2790	F8000DFE0	DFB	0F8H, 00H, 0DH, 0FFH, 0E0H, 00H, 7FH, 0C0H, 00H, 01H, 0FFH, 00H, 01H, 0FEH, 00H, 00H
27A0	03FE0007F8	DFB	03H, 0FEH, 00H, 07H, 0F8H, 00H, 00H, 07H, 0F8H, 00H, 1FH, 0E0H, 00H, 00H, 1FH, 0F0H
27B0	003FC00000	DFB	00H, 3FH, 0C0H, 00H, 00H, 3FH, 0E0H, 00H, 7FH, 80H, 00H, 00H, 3FH, 0C0H, 00H, 0FFH
27C0	0000007FC0	DFB	00H, 00H, 00H, 7FH, 0C0H, 01H, 0FEH, 00H, 00H, 00H, 7FH, 0C0H, 03H, 0FEH, 00H, 00H
27D0	007F8003FC	DFB	00H, 7FH, 80H, 03H, 0FCH, 00H, 00H, 00H, 7FH, 0C0H, 03H, 0FCH, 00H, 00H, 00H, 7FH
27E0	C001FE0000	DFB	0C0H, 01H, 0FEH, 00H, 00H, 00H, 3FH, 0C0H, 01H, 0FEH, 00H, 00H, 00H, 3FH, 0C0H, 01H
27F0	FFC000001F	DFB	0FFH, 0C0H, 00H, 00H, 1FH, 0C2H, 00H, 0FFH, 0C0H, 00H, 00H, 0FH, 0F8H, 00H, 1FH, 0C0H
2800	000007FF00	DFB	00H, 00H, 07H, 0FFH, 00H, 0FH, 0E0H, 00H, 00H, 03H, 0FFH, 80H, 03H, 0FFH, 00H, 00H
2810	00FFE001FF	DFB	00H, 0FFH, 0E0H, 01H, 0FFH, 0C0H, 00H, 00H, 3FH, 0F8H, 00H, 03H, 0F0H, 00H, 00H, 0FH
2820	FF00000000	DFB	0FFH, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
2830	0000000000	DFB	00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
2840	0000000000	DFB	00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
2850	0000000000	DFB	00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
2860	0000000000	DFB	00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
2870	0000000000	DFB	00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
2880	0000000000	DFB	00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
2890	0000000000	DFB	00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
28A0	0000000000	DFB	00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
28B0	0000000000	DFB	00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 04H
28C0	02A020040	DFB	02H, 0AH, 02H, 00H, 40H, 00H, 20H, 08H, 11H, 10H, 00H, 40H, 00H, 00H, 84H, 00H
28D0	0000000000	DFB	00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 01H, 00H, 00H
28E0	0000FFC000	DFB	00H, 00H, 0FFH, 0C0H, 00H, 04H, 00H, 77H, 0E6H, 00H, 33H, 00H, 03H, 0BFH, 10H, 07H
28F0	98001DF884	DFB	98H, 00H, 1DH, 0F8H, 84H, 7CH, 40H, 00H, 0F7H, 82H, 3BH, 0E0H, 00H, 23H, 9EH, 10H
2900	FF80200E70	DFB	0FFH, 80H, 20H, 0EH, 70H, 47H, 0FCH, 00H, 0C0H, 39H, 0C1H, 1FH, 0F0H, 07H, 00H, 0EFH
2910	0C7F803807	DFB	0CH, 7FH, 80H, 38H, 07H, 3CH, 23H, 0F8H, 01H, 0E0H, 1DH, 0E0H, 8FH, 0C0H, 47H, 00H
2920	F7047C0338	DFB	0F7H, 04H, 7CH, 03H, 38H, 07H, 0F8H, 33H, 0C0H, 1FH, 80H, 3DH, 0C1H, 9EH, 00H, 0F8H
2930	01EE0DF00F	DFB	01H, 0EEH, 0DH, 0F0H, 0FH, 80H, 0FH, 70H, 0EFH, 00H, 70H, 00H, 0F3H, 07H, 0F0H, 07H
2940	0007B87700	DFB	00H, 07H, 0B8H, 77H, 00H, 70H, 00H, 79H, 87H, 0F8H, 03H, 00H, 07H, 98H, 3BH, 81H
2950	30007983B8	DFB	30H, 00H, 79H, 83H, 0B8H, 13H, 00H, 07H, 98H, 3BH, 81H, 10H, 00H, 79H, 87H, 0B0H
2960	3300073877	DFB	33H, 00H, 07H, 38H, 77H, 03H, 20H, 00H, 0F3H, 07H, 60H, 24H, 00H, 0EH, 70H, 0EEH
2970	040001C61C	DFB	04H, 00H, 01H, 0C6H, 1CH, 0C0H, 0C0H, 00H, 3CH, 0C1H, 0D8H, 10H, 00H, 07H, 98H, 3BH
2980	830000E307	DFB	83H, 00H, 00H, 0E3H, 07H, 60H, 60H, 00H, 1CH, 0E0H, 0CEH, 08H, 00H, 03H, 98H, 3BH
2990	C10000F307	DFB	0C1H, 00H, 00H, 0F3H, 07H, 78H, 20H, 00H, 1CH, 0E0H, 0CEH, 04H, 00H, 03H, 98H, 19H
29A0	E08000E703	DFB	0E0H, 80H, 00H, 0E7H, 03H, 0FCH, 00H, 00H, 1CH, 0C0H, 0EFH, 80H, 00H, 03H, 0B8H, 1DH
29B0	F00000E603	DFB	0F0H, 00H, 00H, 0E6H, 03H, 76H, 00H, 00H, 1DH, 0C0H, 6EH, 0C0H, 00H, 03H, 0F0H, 01H
29C0	D800007E00	DFB	0D8H, 00H, 00H, 7EH, 00H, 33H, 80H, 00H, 0FH, 80H, 06H, 60H, 00H, 01H, 0F0H, 00H
29D0	E800003E00	DFB	0E8H, 00H, 00H, 3EH, 00H, 1FH, 00H, 00H, 07H, 80H, 03H, 0F0H, 00H, 00H, 78H, 00H
29E0	1F00000F00	DFB	1FH, 00H, 00H, 0FH, 00H, 01H, 0F0H, 00H, 01H, 0F0H, 00H, 9EH, 00H, 00H, 1FH, 80H
29F0	1F800003F0	DFB	1FH, 80H, 00H, 03H, 0F0H, 03H, 0F8H, 00H, 00H, 7FH, 00H, 7FH, 00H, 00H, 07H, 0E0H
2A00	03F000007E	DFB	03H, 0FCH, 00H, 00H, 7EH, 00H, 3FH, 00H, 00H, 03H, 0E0H, 03H, 0F8H, 00H, 00H, 3EH
2A10	001FC0000B	DFB	00H, 1FH, 0C0H, 00H, 0BH, 0E0H, 01H, 0FCH, 00H, 00H, 7FH, 00H, 0FH, 0E0H, 00H, 07H
2A20	F000FE0000	DFB	0F0H, 00H, 0FEH, 00H, 00H, 3FH, 80H, 0FH, 0E0H, 00H, 03H, 0FCH, 00H, 0FEH, 00H, 00H
2A30	1FC007E000	DFB	1FH, 0C0H, 07H, 0E0H, 00H, 01H, 0FEH, 00H, 1FH, 0C0H, 00H, 07H, 0F0H, 00H, 7FH, 00H
2A40	003FC001FC	DFB	00H, 3FH, 0C0H, 01H, 0FCH, 00H, 01H, 0FCH, 00H, 0FH, 0C0H, 00H, 0FH, 0F0H, 00H, 7FH
2A50	00001FC003	DFB	00H, 00H, 1FH, 0C0H, 03H, 0FEH, 00H, 00H, 7FH, 0A0H, 0DH, 0F8H, 00H, 01H, 0FEH, 0C0H
2A60	07C00003FC	DFB	07H, 0C0H, 00H, 03H, 0FCH, 00H, 3FH, 00H, 00H, 07H, 0FCH, 00H, 7FH, 00H, 00H, 07H
2A70	F8007F0000	DFB	0F8H, 00H, 7FH, 00H, 00H, 07H, 0F8H, 00H, 7FH, 00H, 00H, 07H, 0F0H, 00H, 7FH, 00H
2A80	00077801BB	DFB	00H, 07H, 78H, 01H, 0BBH, 00H, 00H, 07H, 78H, 01H, 0BFH, 00H, 00H, 03H, 0FCH, 00H
2A90	DF000003FE	DFB	0DFH, 00H, 00H, 03H, 0FEH, 00H, 0CFH, 80H, 00H, 01H, 0FFH, 00H, 67H, 0C0H, 00H, 00H

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2AA0	FFC023E000	DFB	0FFH,0C0H, 23H,0E0H, 00H, 00H, 7FH,0E0H, 03H,0B8H, 00H, 00H, 3FH,0F0H, 00H,0DCH
2AB0	00000FFC00	DFB	00H, 00H, 0FH,0FCH, 00H, 03H, 00H, 00H, 07H,0FFH, 00H, 00H, 00H, 00H, 9FH
2AC0	F900000000	DFB	0F9H, 00H, 00H, 00H, 00H, 0FH,0FCH, 80H, 00H, 00H, 00H, 03H,0FFH, 60H, 00H, 00H
2AD0	0002FFF800	DFB	00H, 02H,0FFH,0F8H, 00H, 00H, 00H, 00H, 1FH,0FAH, 00H, 00H, 08H, 00H, 07H,0FEH
2AE0	C000000001	DFB	0C0H, 00H, 00H, 00H, 01H,0FFH,0D0H, 00H, 00H, 00H, 00H,0BFH,0F4H, 00H, 00H, 10H
2AF0	000FFC8000	DFB	00H, 0FH,0FCH, 80H, 00H, 06H, 00H, 05H,0FFH, 80H, 00H, 07H,0C0H, 00H,0FFH,0F0H
2B00	0003D8001F	DFB	00H, 03H,0D8H, 00H, 1FH,0FEH, 00H, 00H, 7EH, 00H, 07H,0FFH, 80H, 00H, 3FH, 40H
2B10	00FFF00007	DFB	00H,0FFH,0F0H, 00H, 07H,0E0H, 00H, 0FH,0FEH, 00H, 00H,0F8H, 00H, 01H,0FFH,0C0H
2B20	00FF80003F	DFB	00H,0FFH, 80H, 00H, 3FH,0FCH, 00H, 1FH,0A0H, 00H, 07H,0FCH, 00H, 1FH, 80H, 00H
2B30	007F803FC0	DFB	00H, 7FH, 80H, 3FH,0C0H, 0FH, 00H, 07H,0C0H, 0FH, 80H, 1EH, 80H, 40H, 7CH, 01H
2B40	F803C00807	DFB	0F8H, 03H,0C0H, 08H, 07H,0E0H, 1FH, 80H,0FCH, 06H, 80H, 3EH, 01H,0F8H, 0FH, 80H
2B50	E003E01F80	DFB	0E0H, 03H,0E0H, 1FH, 80H,0E0H, 1EH, 00H, 1EH, 06H,0F8H, 1EH, 03H,0E0H, 00H,0F0H
2B60	67C1E01E00	DFB	67H,0C1H,0E0H, 1EH, 00H, 0FH, 03H, 3CH, 1FH, 01H,0E0H, 00H, 78H, 3BH,0E0H,0F0H
2B70	0E0003C1DE	DFB	0EH, 00H, 03H,0C1H,0DEH, 0FH, 80H,0F0H, 00H, 1EH, 0CH,0F0H, 78H, 07H, 00H, 01H
2B80	0F0F03C038	DFB	0F0H,0F6H, 03H,0C0H, 38H, 00H, 0FH, 07H,0F0H, 1EH, 01H, 80H, 00H, 3CH, 1FH, 90H
2B90	F00C0001E0	DFB	0F0H, 0CH, 00H, 01H,0E0H,0E0H, 07H, 00H, 60H, 00H, 0FH, 07H,0E0H, 1CH, 01H, 00H
2BA0	003C1D80E0	DFB	00H, 3CH, 1DH, 80H,0E0H, 08H, 00H, 01H,0E0H,0FCH, 03H, 00H, 00H, 00H, 07H, 83H
2BB0	A21C000000	DFB	0A2H, 1CH, 00H, 00H, 00H, 1CH, 1EH, 98H,0F0H, 00H, 00H, 00H,0F0H, 70H, 43H, 80H
2BC0	000003C1C1	DFB	00H, 00H, 03H,0C1H,0C1H, 86H, 00H, 00H, 00H, 07H, 07H, 06H, 18H, 00H, 00H, 00H
2BD0	1E0E086000	DFB	1EH, 0EH, 08H, 60H, 00H, 00H, 00H, 78H, 38H, 30H, 80H, 00H, 00H, 00H,0F0H, 70H
2BE0	4100000001	DFB	41H, 00H, 00H, 00H, 01H,0E0H,0E0H,0C0H, 00H, 00H, 00H, 01H,0C1H,0C1H, 81H, 80H
2BF0	000003C1C1	DFB	00H, 00H, 03H,0C1H,0C1H, 05H, 00H, 00H, 00H, 03H,0C3H,0C3H, 00H, 00H, 00H, 00H
2C00	03C3830000	DFB	03H,0C3H, 83H, 00H, 00H, 00H, 00H, 03H, 83H, 83H, 03H, 00H, 00H, 00H, 03H, 83H
2C10	8303000000	DFB	83H, 03H, 00H, 00H, 00H, 03H, 83H, 83H, 03H, 00H, 00H, 00H, 03H, 83H,0C3H, 03H
2C20	00000003C1	DFB	00H, 00H, 00H, 03H,0C1H,0C3H, 03H, 00H, 00H, 00H, 03H,0C1H,0E3H, 03H, 80H, 00H
2C30	0001C1E181	DFB	00H, 01H,0C1H,0E1H, 81H, 80H, 00H, 00H, 01H,0E0H,0E1H, 81H, 80H, 00H, 00H, 01H
2C40	E0F1818000	DFB	0E0H,0F1H, 81H, 80H, 00H, 00H, 00H,0E0H, 71H, 81H,0C0H, 00H, 00H, 00H,0F0H, 78H
2C50	00C0000000	DFB	00H,0C0H, 00H, 00H, 00H,0F0H, 39H, 80H,0C0H, 00H, 00H, 00H,0F0H, 39H, 80H, 60H
2C60	000001F03B	DFB	00H, 00H, 01H,0F0H, 3BH, 80H, 20H, 00H, 00H, 01H,0F0H, 00H, 40H, 00H, 00H, 00H
2C70	0000000000	DFB	00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
2C80	0000000000	DFB	00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
2C90	0000000000	DFB	00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
2CA0	0000000000	DFB	00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
2CB0	0000000000	DFB	00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
2CC0	0000000000	DFB	00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
2CD0	0000000000	DFB	00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
2CE0	0000000000	DFB	00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
2CF0	0000000000	DFB	00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
2D00	0000000000	DFB	00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
2D10	0000000000	DFB	00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
2D20	0000000000	DFB	00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
2D30	0000000000	DFB	00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 0FH,0F0H, 00H, 1FH,0C0H
2D40	00007F0003	DFB	00H, 00H, 7FH, 00H, 03H,0F0H, 00H, 78H, 00H,0FEH, 00H, 07H,0FFH, 00H, 00H, 01H
2D50	FC00077E00	DFB	0FCH, 00H, 07H, 7EH, 00H, 00H, 01H,0FCH,0C0H, 03H,0FCH, 00H, 00H, 01H,0FCH, 80H
2D60	03FE000001	DFB	03H,0FEH, 00H, 00H, 01H,0FEH,0C0H, 01H, 7FH, 00H, 00H, 00H,0FEH, 40H, 00H, 7FH
2D70	8000007F60	DFB	80H, 00H, 00H, 7FH, 60H, 00H, 3FH, 80H, 00H, 00H, 3FH,0D8H, 00H, 1FH,0E0H, 00H
2D80	000FF40007	DFB	00H, 0FH,0F4H, 00H, 07H,0F8H, 00H, 00H, 03H,0FDH, 00H, 01H,0FEH, 00H, 00H, 00H
2D90	FE40003F00	DFB	0FEH, 40H, 00H, 3FH, 00H, 00H, 00H, 3FH,0D0H, 00H, 1FH,0E0H, 00H, 00H, 07H,0F6H
2DA0	0003F80000	DFB	00H, 03H,0F8H, 00H, 00H, 00H,0FEH,0C0H, 00H, 7FH, 00H, 00H, 00H, 3FH,0D8H, 00H
2DB0	0FE0000003	DFB	0FH,0E0H, 00H, 00H, 03H,0FBH, 00H, 01H,0FCH, 00H, 00H, 00H, 7FH, 30H, 00H, 3FH
2DC0	80000007F7	DFB	80H, 00H, 00H, 07H,0F7H, 00H, 07H,0F0H, 00H, 00H, 00H, 7FH, 70H, 00H, 7FH, 00H
2DD0	000003FF00	DFB	00H, 00H, 03H,0FFH, 00H, 07H,0F0H, 00H, 00H, 00H, 3FH,0F0H, 00H, 7FH, 80H, 00H
2DE0	0001FF8003	DFB	00H, 01H,0FFH, 80H, 03H,0FCH, 00H, 00H, 00H, 0FH,0FCH, 00H, 1FH,0E0H, 00H, 00H
2DF0	007FE0007F	DFB	00H, 7FH,0E0H, 00H, 7FH, 80H, 00H, 00H, 03H,0FFH, 80H, 01H,0FFH, 80H, 00H, 00H

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2E00	1FDC0007FE	DFB	1FH,0DCH,00H,07H,0FEH,00H,00H,00H,7FH,0E0H,00H,33H,0F0H,00H,00H,01H
2E10	FF8000DFC	DFB	0FFH,80H,00H,0DH,0FCH,00H,00H,03H,0FAH,00H,00H,00H,00H,00H,00H,00H
2E20	000000000	DFB	00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H
2E30	000000000	DFB	00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H
2E40	000000000	DFB	00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H
2E50	000000000	DFB	00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H
2E60	000000000	DFB	00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H
2E70	000000000	DFB	00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H
2E80	000000000	DFB	00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,04H,00H,00H
2E90	000000000	DFB	00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H
2EA0	000000000	DFB	00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H
2EB0	00007C000	DFB	00H,00H,7CH,00H,00H,00H,20H,00H,00H,00H,00H,00H,00H,00H,00H,7FH,80H
2EC0	00001D800	DFB	00H,00H,1DH,80H,00H,00H,00H,0FFH,00H,00H,00H,00H,00H,00H,03H,0FFH
2ED0	000003D00	DFB	00H,00H,03H,0D0H,00H,00H,1FH,0F8H,00H,00H,00H,00H,00H,03H,0F8H,00H
2EE0	000000000	DFB	00H,00H,00H,00H,00H,7AH,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H
2EF0	000000000	DFB	00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H
2F00	000000000	DFB	00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H
2F10	000000000	DFB	00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H
2F20	000000000	DFB	00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H
2F30	000000000	DFB	00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H
2F40	000000000	DFB	00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H
2F50	000000000	DFB	00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H
2F60	000000000	DFB	00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H
2F70	000000000	DFB	00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,01H,00H,00H,00H,00H,00H
2F80	000000000	DFB	00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H
2F90	000000000	DFB	00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,7FH,80H,00H,7CH,00H,00H
2FA0	01FE0001F0	DFB	01H,0FEH,00H,01H,0F0H,00H,00H,01H,0FCH,00H,03H,0F0H,00H,00H,00H,0FEH
2FB0	0001F8000	DFB	00H,01H,0F8H,00H,00H,00H,7FH,80H,00H,7CH,00H,00H,00H,3FH,0C0H,00H
2FC0	040000001F	DFB	04H,00H,00H,00H,1FH,0F0H,00H,00H,00H,00H,00H,03H,0FCH,00H,00H,00H
2FD0	000000000	DFB	00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H
2FE0	000000000	DFB	00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H
2FF0	000000000	DFB	00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H
3000	000000000	DFB	00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H
3010	000000000	DFB	00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H
3020	000000000	DFB	00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H
3030	000000000	DFB	00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H
3040	000000000	DFB	00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H
3050	000000000	DFB	00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H
3060	000000000	DFB	00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H
3070	000000000	DFB	00H,00H,00H,00H,00H,00H,80H,01H,00H,00H,00H,00H,00H,00H,00H,00H,00H
3080	000000000	DFB	00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,01H
3090	FC0000000	DFB	0FCH,00H,00H,00H,00H,00H,0FFH,00H,01H,0FFH,00H,00H,00H,0FFH,00H,03H
30A0	F8000000FE	DFB	0F8H,00H,00H,00H,0FEH,00H,0FH,0E0H,00H,18H,00H,0FEH,00H,0FH,0E0H,00H
30B0	38007F0007	DFB	38H,00H,7FH,00H,07H,0F0H,00H,0FCH,00H,7FH,80H,07H,0F0H,00H,0FCH,00H
30C0	3F8007F803	DFB	3FH,80H,07H,0F8H,03H,0F4H,00H,1FH,0C0H,0BH,0F8H,03H,0F0H,00H,07H,0F0H
30D0	05FC01F00	DFB	05H,0FCH,01H,0F0H,00H,03H,0F8H,03H,0FEH,00H,0F8H,00H,01H,0FCH,01H,0FFH
30E0	807C00007F	DFB	80H,7CH,00H,00H,7FH,00H,0FFH,0C0H,1FH,00H,00H,1FH,0C0H,3FH,0F0H,0FH
30F0	800007E00F	DFB	80H,00H,07H,0E0H,0FH,0F8H,03H,0E0H,00H,03H,0F8H,07H,0FEH,00H,0F8H,00H
3100	00FE01FF80	DFB	00H,0FEH,01H,0FFH,80H,3EH,00H,00H,3FH,80H,7FH,0C0H,0FH,80H,00H,07H
3110	E01FF003E0	DFB	0E0H,1FH,0F0H,03H,0E0H,00H,01H,0FCH,03H,0F8H,00H,0F8H,00H,00H,3FH,00H
3120	FF001F000	DFB	0FFH,00H,1FH,00H,00H,0FH,0E0H,1FH,0E0H,03H,0E0H,00H,01H,0FCH,03H,0F8H
3130	007C00003F	DFB	00H,7CH,00H,00H,3FH,80H,7FH,00H,0FH,80H,00H,07H,0F0H,0FH,0E0H,01H
3140	F00000FE01	DFB	0F0H,00H,00H,0FEH,01H,0FCH,00H,3EH,00H,00H,1FH,0C0H,3FH,80H,07H,0C0H
3150	0003F807F0	DFB	00H,03H,0F8H,07H,0F0H,00H,0F8H,00H,00H,7FH,00H,0FEH,00H,1FH,00H,00H

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

3160 0FE01FC003 DFB 0FH,0E0H,1FH,0C0H,03H,0E0H,00H,01H,0FCH,01H,0F8H,00H,7CH,00H,00H,1FH
3170 C03F800780 DFB 0C0H,3FH,80H,07H,80H,00H,03H,0F8H,07H,0F0H,00H,0F0H,00H,00H,7FH,00H
3180 7E001E0000 DFB 7EH,00H,1EH,00H,00H,0FH,0E0H,0FH,0C0H,03H,0C0H,00H,01H,0FEH,01H,0F8H
3190 007800001F DFB 00H,78H,00H,00H,1FH,0C0H,3FH,80H,07H,00H,00H,03H,0F8H,07H,0E0H,05H
31A0 C000007F80 DFB 0C0H,00H,00H,7FH,80H,7EH,00H,0D8H,00H,00H,07H,0F0H,0FH,0C0H,1FH,00H
31B0 00007F00FC DFB 00H,00H,7FH,00H,0FCH,01H,0A0H,00H,00H,0FH,0E0H,1FH,80H,3AH,00H,00H
31C0 00FE01F803 DFB 00H,0FEH,01H,0F8H,03H,80H,00H,00H,0FH,0E0H,1FH,80H,70H,00H,00H,00H
31D0 FE01F00500 DFB 0FEH,01H,0F0H,05H,00H,00H,00H,07H,0E0H,1FH,00H,00H,00H,00H,00H,7FH
31E0 01F8000000 DFB 01H,0F8H,00H,00H,00H,00H,07H,0F0H,1FH,80H,10H,00H,00H,00H,3FH,01H
31F0 F800000000 DFB 0F8H,00H,00H,00H,00H,01H,0F8H,0FH,80H,00H,00H,00H,00H,1FH,80H,0F8H
3200 0008000000 DFB 00H,08H,00H,00H,00H,0FCH,07H,80H,00H,40H,00H,00H,0FH,0C0H,38H,00H
3210 04000000FC DFB 04H,00H,00H,00H,0FCH,03H,0C0H,00H,00H,00H,00H,07H,0E0H,1CH,00H,00H
3220 0000003F00 DFB 00H,00H,00H,3FH,00H,60H,00H,00H,00H,00H,01H,0F8H,02H,00H,00H,00H
3230 00000F8003 DFB 00H,00H,0FH,80H,03H,00H,00H,00H,00H,00H,7CH,00H,18H,00H,00H,00H
3240 0001F000E0 DFB 00H,01H,0F0H,00H,0E0H,00H,00H,00H,00H,0FH,80H,07H,00H,00H,00H,00H
3250 007C003800 DFB 00H,7CH,00H,38H,00H,00H,00H,00H,03H,0E0H,01H,0C0H,00H,00H,00H,00H

```

3260

ORG 03260H

```

3260          VDATA4:                               ;Voice data for "Enter off time ,please!"
3260 0000000000 DFB 00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H
3270 0000000000 DFB 00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H
3280 0000000000 DFB 00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H
3290 0000000000 DFB 00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H
32A0 0000000000 DFB 00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H
32B0 0000000000 DFB 00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H
32C0 0000000000 DFB 00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H
32D0 0000000000 DFB 00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H
32E0 0000000000 DFB 00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,20H
32F0 0000000000 DFB 00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H
3300 0000000000 DFB 00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H
3310 0000000000 DFB 00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H
3320 0000000000 DFB 00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H
3330 0000000000 DFB 00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H
3340 0000000000 DFB 00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H
3350 0000000000 DFB 00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,04H,00H,00H,00H,20H,00H,1DH
3360 3E00000000 DFB 3EH,00H,00H,00H,00H,00H,00H,03H,0F1H,80H,00H,38H,00H,0FH,8EH,00H
3370 07E00000FE DFB 07H,0E0H,00H,00H,0FEH,30H,00H,0FFH,00H,00H,1FH,0E3H,00H,3FH,0F0H,00H
3380 00FE3003FE DFB 00H,0FEH,30H,03H,0FEH,00H,00H,0FH,0C2H,00H,0FFH,0E0H,00H,00H,0FCH,20H
3390 1F7C00000F DFB 1FH,7CH,00H,00H,0FH,80H,01H,0F7H,80H,00H,41H,0F8H,00H,3FH,78H,00H
33A0 001F8003EF DFB 00H,1FH,80H,03H,0EFH,00H,40H,01H,0F8H,00H,7FH,80H,0CH,00H,3FH,80H
33B0 07F0000003 DFB 07H,0F0H,00H,00H,03H,0F8H,00H,7FH,00H,00H,00H,3FH,80H,07H,0E0H,00H
33C0 0003F8007F DFB 00H,03H,0F8H,00H,7FH,00H,00H,00H,3FH,80H,07H,0F0H,00H,00H,03H,0F8H
33D0 007F000000 DFB 00H,7FH,00H,00H,00H,1FH,0C0H,03H,0F8H,00H,00H,00H,0FEH,00H,1FH,80H
33E0 00000FE000 DFB 00H,00H,0FH,0E0H,00H,0FCH,00H,00H,00H,0FEH,00H,0FH,0C0H,00H,00H,07H
33F0 F0007E0000 DFB 0F0H,00H,7EH,00H,00H,00H,3FH,80H,07H,0F0H,00H,00H,01H,0FCH,00H,3FH
3400 000000FE0 DFB 00H,00H,00H,0FH,0E0H,01H,0F8H,00H,20H,00H,7FH,00H,0FH,80H,01H,00H
3410 03F040F800 DFB 03H,0F0H,40H,0F8H,00H,40H,00H,1FH,0C0H,07H,0DCH,00H,00H,00H,7FH,00H
3420 3F20000001 DFB 3FH,20H,00H,00H,01H,0F8H,00H,78H,0F0H,00H,0C0H,03H,0F8H,01H,83H,80H
3430 02000FECC0 DFB 02H,00H,0FH,0ECH,00H,3CH,00H,00H,20H,3FH,0F0H,02H,00H,00H,00H,00H
3440 FF40000000 DFB 0FFH,40H,00H,00H,00H,10H,0C0H,0C0H,40H,00H,00H,00H,41H,00H,06H,00H
3450 0000011452 DFB 00H,00H,01H,14H,52H,00H,00H,00H,00H,45H,0A2H,0B1H,24H,90H,01H,22H
3460 5118926184 DFB 51H,18H,92H,61H,84H,12H,96H,94H,90H,83H,1CH,8CH,25H,0B4H,91H,0C1H
3470 A352923085 DFB 0A3H,52H,92H,30H,85H,31H,0DH,10H,11H,12H,64H,0CAH,30H,24H,2CH,38H

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3480	649260258D	DFB	64H, 92H, 60H, 25H, 8DH, 0B1H, 0B6H, 0CH, 34H, 0CDH, 21H, 24H, 23H, 83H, 22H, 26H
3490	18C2421426	DFB	18H, 0C2H, 42H, 14H, 26H, 43H, 10H, 44H, 0CH, 88H, 26H, 12H, 00H, 8CH, 11H, 18H
34A0	44C9A6480C	DFB	44H, 0C9H, 0A6H, 48H, 0CH, 10H, 0CCH, 24H, 0C3H, 02H, 63H, 14H, 0E4H, 98H, 09H, 41H
34B0	A314D99604	DFB	0A3H, 14H, 0D9H, 96H, 04H, 34H, 60H, 30H, 8BH, 0A0H, 0C8H, 40H, 0C3H, 0C0H, 13H, 26H
34C0	878124C1B2	DFB	87H, 81H, 24H, 0C1H, 0E2H, 24H, 81H, 00H, 66H, 11H, 81H, 30H, 13H, 91H, 36H, 08H
34D0	2118184220	DFB	21H, 18H, 18H, 42H, 20H, 08H, 08H, 0C1H, 80H, 04H, 00H, 00H, 80H, 00H, 00H, 26H
34E0	0000008000	DFB	00H, 00H, 00H, 80H, 00H, 00H, 00H, 00H, 00H, 01H, 80H, 00H, 00H, 00H, 00H, 0FFH
34F0	00000001FE	DFB	00H, 00H, 00H, 01H, 0FEH, 00H, 00H, 00H, 00H, 1FH, 80H, 0FH, 00H, 00H, 00H, 3FH
3500	003F001000	DFB	00H, 3FH, 00H, 10H, 00H, 3FH, 00H, 3DH, 80H, 0F8H, 00H, 0FH, 0C0H, 1FH, 00H, 78H
3510	0003F00780	DFB	00H, 03H, 0F0H, 07H, 80H, 1EH, 00H, 00H, 7CH, 01H, 0F0H, 03H, 80H, 00H, 07H, 80H
3520	3F00780000	DFB	3FH, 00H, 78H, 00H, 00H, 78H, 03H, 0E0H, 1FH, 80H, 00H, 03H, 0C0H, 1FH, 00H, 0F8H
3530	00001E00F0	DFB	00H, 00H, 1EH, 00H, 0F0H, 07H, 0C0H, 00H, 01H, 0E0H, 0FH, 80H, 3CH, 00H, 80H, 0FH
3540	007C01F000	DFB	00H, 7CH, 01H, 0F0H, 00H, 00H, 3CH, 81H, 0F8H, 0FH, 0E0H, 00H, 01H, 0E0H, 0FH, 0F0H
3550	1FC00003CC	DFB	1FH, 0C0H, 00H, 03H, 0CCH, 1DH, 0E0H, 0FH, 00H, 00H, 0FH, 70H, 33H, 0C0H, 1CH, 0C0H
3560	041E804780	DFB	04H, 1EH, 0E0H, 47H, 80H, 3BH, 0C0H, 08H, 1CH, 0E0H, 0FH, 10H, 03H, 80H, 00H, 3DH
3570	C01F300780	DFB	0C0H, 1FH, 30H, 07H, 80H, 00H, 39H, 0C0H, 1FH, 0F0H, 03H, 0B0H, 00H, 3BH, 0C0H, 19H
3580	F000300077	DFB	0F0H, 00H, 30H, 00H, 77H, 0C0H, 03H, 0F6H, 00H, 20H, 00H, 0EFH, 80H, 07H, 0FEH, 00H
3590	0000CEE004	DFB	00H, 00H, 0CEH, 0E0H, 04H, 0FEH, 80H, 00H, 01H, 0DCH, 0C0H, 0CH, 0FDH, 80H, 00H, 01H
35A0	9CC00CFD80	DFB	9CH, 0C0H, 0CH, 0FDH, 80H, 00H, 01H, 9DH, 0C0H, 0CH, 0FFH, 88H, 00H, 01H, 9DH, 0C0H
35B0	0CF8000003	DFB	0CH, 0FFH, 80H, 00H, 03H, 0BCH, 0C0H, 04H, 7FH, 80H, 00H, 03H, 9CH, 0C0H, 06H, 7FH
35C0	C000039E80	DFB	0C0H, 00H, 03H, 9EH, 0E0H, 03H, 3FH, 0F0H, 00H, 01H, 0DFH, 0E0H, 00H, 3FH, 0F8H, 00H
35D0	01FFE0003F	DFB	01H, 0FFH, 0E0H, 00H, 3FH, 0FCH, 00H, 01H, 0FFH, 0F2H, 00H, 1FH, 0FEH, 00H, 01H, 0FFH
35E0	E6000FFE00	DFB	0E6H, 00H, 0FH, 0FEH, 00H, 03H, 0FFH, 0FCH, 00H, 07H, 0FEH, 00H, 07H, 0FFE, 0F8H, 00H
35F0	07F8000FFF	DFB	07H, 0F8H, 00H, 0FH, 0FFH, 0B0H, 00H, 0FH, 0F8H, 00H, 0FH, 0FFH, 60H, 00H, 1FH, 0F8H
3600	003FFEC000	DFB	00H, 3FH, 0FEH, 0C0H, 00H, 3FH, 0E0H, 00H, 7FH, 0FFH, 00H, 03H, 0FFH, 00H, 01H, 0FFH
3610	FC001FFC00	DFB	0FCH, 00H, 1FH, 0FCH, 00H, 07H, 0FFH, 0F0H, 00H, 0FFH, 0E0H, 00H, 3FH, 0FFH, 80H, 07H
3620	FF8000FFP0	DFB	0FFH, 80H, 00H, 0FFH, 0F0H, 00H, 0DFH, 0ECH, 00H, 03H, 0FFH, 0C0H, 07H, 0FFH, 00H, 00H
3630	1FF6003BFC	DFB	1FH, 0F6H, 00H, 3BH, 0FCH, 00H, 00H, 0F7H, 98H, 01H, 0DFH, 0E0H, 00H, 03H, 0BCH, 80H
3640	0EFB000039	DFB	0EH, 0FBH, 00H, 00H, 39H, 0CCH, 00H, 0FFH, 0F0H, 00H, 01H, 0DCH, 60H, 07H, 7CH, 00H
3650	001DE6007F	DFB	00H, 1DH, 0E6H, 00H, 7FH, 0C0H, 00H, 01H, 0CEH, 60H, 07H, 0FCH, 00H, 00H, 0CH, 0E2H
3660	007F800000	DFB	00H, 7FH, 80H, 00H, 00H, 0CEH, 20H, 07H, 0FCH, 00H, 00H, 1CH, 0E0H, 04H, 7FH, 80H
3670	0001DE0047	DFB	00H, 01H, 0DEH, 00H, 47H, 0F8H, 00H, 00H, 3DH, 0E0H, 0CH, 7CH, 0C0H, 00H, 03H, 9EH
3680	0003CE0000	DFB	00H, 03H, 0CEH, 00H, 00H, 3FH, 0E0H, 00H, 0CH, 70H, 00H, 01H, 9FH, 8CH, 00H, 00H
3690	2000337B80	DFB	20H, 00H, 33H, 7BH, 80H, 00H, 3FH, 00H, 04H, 0FFH, 0E0H, 00H, 3BH, 0D0H, 01H, 7FH
36A0	F8000FEC00	DFB	0F8H, 00H, 0FH, 0ECH, 00H, 6FH, 0F6H, 00H, 17H, 0FCH, 00H, 1FH, 0FCH, 00H, 07H, 0FEH
36B0	0007FF0001	DFB	00H, 07H, 0FFH, 00H, 01H, 0FCH, 00H, 00H, 0FFH, 0C0H, 07H, 0FEH, 00H, 00H, 3FH, 0E0H
36C0	03E006000F	DFB	03H, 0E0H, 06H, 00H, 0FH, 0E0H, 07H, 0F8H, 03H, 0C0H, 03H, 0F8H, 0FH, 0F8H, 0FH, 0E0H
36D0	00F803F00F	DFB	00H, 0F8H, 03H, 0F0H, 0FH, 0E0H, 00H, 1EH, 00H, 7CH, 01H, 0F0H, 00H, 03H, 0C0H, 1FH
36E0	007C000078	DFB	00H, 7CH, 00H, 00H, 78H, 03H, 0E0H, 1FH, 01H, 00H, 07H, 83H, 3CH, 0FH, 0E0H, 70H
36F0	00F837C1FC	DFB	00H, 0F8H, 37H, 0C1H, 0FCH, 0EH, 00H, 0FH, 07H, 78H, 1FH, 01H, 0E0H, 30H, 0F0H, 77H
3700	C1F01E0307	DFB	0C1H, 0F0H, 1EH, 03H, 07H, 83H, 0FCH, 1FH, 01H, 0E0H, 38H, 78H, 3BH, 0E0H, 0F8H, 0FH
3710	0183C1DF07	DFB	01H, 83H, 0C1H, 0DFH, 07H, 80H, 78H, 1CH, 1EH, 0FH, 0F8H, 3CH, 0FH, 0C0H, 0E1H, 0F0H
3720	7F81E07C07	DFB	7FH, 81H, 0E0H, 7CH, 07H, 0FH, 83H, 0FEH, 0FH, 03H, 0A0H, 38H, 7CH, 1FH, 0F0H, 78H
3730	1C01C1E0FF	DFB	1CH, 01H, 0C1H, 0E0H, 0FFH, 83H, 0C0H, 0E0H, 06H, 0FH, 07H, 0FCH, 1FH, 06H, 00H, 30H
3740	783FB0F830	DFB	78H, 3FH, 0E0H, 0F8H, 30H, 01H, 87H, 0C1H, 0FFH, 07H, 0C0H, 00H, 00H, 3EH, 0FH, 0F8H
3750	1E000001F0	DFB	1EH, 00H, 00H, 01H, 0F0H, 7FH, 0C0H, 0F0H, 00H, 00H, 1FH, 03H, 0FEH, 07H, 90H, 08H
3760	01F82FE03F	DFB	01H, 0F8H, 2FH, 0E0H, 3FH, 80H, 00H, 1FH, 80H, 7FH, 01H, 0FCH, 00H, 01H, 0F8H, 02H
3770	F001800BFC	DFB	0F0H, 01H, 80H, 0BH, 0FCH, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
3780	0000000000	DFB	00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
3790	0000000000	DFB	00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
37A0	0000000000	DFB	00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
37B0	0000000000	DFB	00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
37C0	0000000000	DFB	00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
37D0	0000000000	DFB	00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

37E0	0000000000	DFB	00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
37F0	0000800000	DFB	00H, 00H, 80H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
3800	0000000000	DFB	00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
3810	0000000000	DFB	00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
3820	0009008003	DFB	00H, 09H, 00H, 80H, 03H, 04H, 40H, 40H, 00H, 00H, 7FH, 0F8H, 00H, 0EH, 0C0H, 0CH
3830	FFA001FF80	DFB	0FFH, 0A0H, 01H, 0FFH, 80H, 03H, 3FH, 0C0H, 00H, 0FFH, 0F0H, 00H, 0EFH, 0F3H, 00H, 1FH
3840	FC001CFF20	DFB	0FCH, 00H, 1CH, 0FFH, 20H, 03H, 7FH, 80H, 01H, 9FH, 0E6H, 00H, 7FH, 0F8H, 00H, 19H
3850	FEC000FFC0	DFB	0FEH, 0C0H, 00H, 0FFH, 0C0H, 00H, 0DFH, 0EEH, 00H, 0FH, 0FFH, 00H, 06H, 7FH, 0F8H, 00H
3860	3FFC0019FF	DFB	3FH, 0FCH, 00H, 19H, 0FFH, 0E0H, 00H, 1FH, 0F8H, 00H, 13H, 0BFH, 0E0H, 00H, 1FH, 0FFH
3870	0000FF8000	DFB	00H, 00H, 0FFH, 0F8H, 00H, 01H, 0FDH, 0E0H, 00H, 07H, 0FFH, 0E0H, 00H, 00H, 4FH, 0C0H
3880	00003D4000	DFB	00H, 00H, 3DH, 40H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
3890	0000000000	DFB	00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
38A0	0000000000	DFB	00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
38B0	0000000000	DFB	00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
38C0	0000000000	DFB	00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
38D0	0000000000	DFB	00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
38E0	0000000000	DFB	00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
38F0	0000000000	DFB	00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
3900	0000000000	DFB	00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
3910	0000000000	DFB	00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
3920	0000000000	DFB	00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
3930	0000000000	DFB	00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 03H, 0F0H, 00H, 00H, 3FH, 0F8H, 00H, 01H, 0FFH
3940	00007FFC00	DFB	00H, 00H, 7FH, 0FCH, 00H, 03H, 0FEH, 00H, 0FH, 0FFH, 00H, 00H, 0FFH, 80H, 07H, 0FFH
3950	C0003FE000	DFB	0C0H, 00H, 3FH, 0E0H, 00H, 7FH, 0FCH, 00H, 07H, 0FEH, 00H, 07H, 0FFH, 0E0H, 00H, 3FH
3960	F0001FFF80	DFB	0F0H, 00H, 1FH, 0FFH, 80H, 01H, 0FFH, 80H, 00H, 0FFH, 0FEH, 00H, 07H, 0FEH, 00H, 01H
3970	FFF8000FFC	DFB	0FFH, 0F8H, 00H, 0FH, 0FCH, 00H, 03H, 0FFH, 0F0H, 00H, 1FH, 0F8H, 00H, 03H, 0FFH, 0E0H
3980	001FF80001	DFB	00H, 1FH, 0F8H, 00H, 01H, 0FFH, 0E0H, 00H, 0FH, 0FCH, 00H, 01H, 0FFH, 0F0H, 00H, 01H
3990	FE00003FF8	DFB	0FEH, 00H, 00H, 3FH, 0F8H, 00H, 00H, 1FH, 00H, 00H, 00H, 0FFH, 80H, 00H, 00H, 00H, 00H
39A0	000001C800	DFB	00H, 00H, 01H, 0C8H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
39B0	0000000000	DFB	00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
39C0	0000000000	DFB	00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
39D0	0000000000	DFB	00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
39E0	0000000000	DFB	00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
39F0	0000000000	DFB	00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
3A00	0000000000	DFB	00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
3A10	0000000000	DFB	00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 04H
3A20	000000240C	DFB	00H, 00H, 00H, 24H, 0CH, 00H, 0CH, 40H, 03H, 00H, 00H, 3FH, 0F0H, 00H, 7CH, 00H
3A30	007FC001FF	DFB	00H, 7FH, 0C0H, 01H, 0FFH, 80H, 00H, 03H, 0FEH, 00H, 07H, 0F8H, 00H, 04H, 0FH, 0F0H
3A40	003F820070	DFB	00H, 3FH, 82H, 00H, 70H, 3FH, 0C0H, 00H, 0FEH, 1CH, 01H, 0C0H, 0FFH, 40H, 01H, 0FFH
3A50	F00001FFC0	DFB	0F0H, 00H, 01H, 0FFH, 0C0H, 01H, 0FFH, 0C0H, 00H, 01H, 0FFH, 00H, 03H, 0FFH, 80H, 00H
3A60	03FE00017F	DFB	03H, 0FEH, 00H, 01H, 7FH, 0C0H, 00H, 07H, 0FFH, 00H, 00H, 3FH, 80H, 00H, 03H, 0FCH
3A70	A0000FC000	DFB	0A0H, 00H, 0FH, 0C0H, 00H, 00H, 0F8H, 78H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 08H, 00H
3A80	0000000000	DFB	00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
3A90	0000000000	DFB	00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
3AA0	0000000000	DFB	00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
3AB0	0000000000	DFB	00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
3AC0	0000000000	DFB	00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
3AD0	0020000000	DFB	00H, 20H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
3AE0	0008000000	DFB	00H, 08H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
3AF0	0000000000	DFB	00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
3B00	0000000000	DFB	00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 01H
3B10	0000000807	DFB	00H, 00H, 00H, 08H, 07H, 0C1H, 0C0H, 70H, 70H, 60H, 00H, 50H, 38H, 10H, 1EH, 20H
3B20	3018000000	DFB	30H, 18H, 00H, 00H, 00H, 00H, 00H, 3FH, 0A0H, 00H, 00H, 00H, 0FEH, 40H, 07H, 0FEH
3B30	00003F8003	DFB	00H, 00H, 3FH, 80H, 03H, 0FDH, 0C0H, 00H, 07H, 0F8H, 00H, 7FH, 80H, 00H, 00H, 7FH

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3B40 0007F00000 DFB 00H, 07H, 0F0H, 00H, 00H, 07H, 0F0H, 21H, 0FEH, 03H, 00H, 00H, 0FFH, 02H, 6FH, 0C0H  
 3B50 780007F03B DFB 78H, 00H, 07H, 0F0H, 3BH, 7EH, 03H, 0C0H, 00H, 3FH, 81H, 0FBH, 0E0H, 3EH, 00H, 01H  
 3B60 FC0FDF01F0 DFB 0FCH, 0FH, 0DFH, 01H, 0F0H, 00H, 07H, 0F0H, 7FH, 78H, 0FH, 0C0H, 70H, 3FH, 81H, 0F9H  
 3B70 E03E01C0FE DFB 0E0H, 3EH, 01H, 0C0H, 0FEH, 07H, 0E7H, 80H, 0F8H, 07H, 01H, 0FCH, 1FH, 0CEH, 03H, 0F0H  
 3B80 1C07F03F38 DFB 1CH, 07H, 0F0H, 3FH, 38H, 07H, 0C0H, 70H, 1FH, 0C0H, 0FCH, 40H, 1FH, 01H, 0C0H, 7FH  
 3B90 03F0007C07 DFB 03H, 0F0H, 00H, 7CH, 07H, 80H, 0FEH, 07H, 0E0H, 00H, 0F8H, 0EH, 03H, 0F8H, 1FH, 80H  
 3BA0 03E01C0FE0 DFB 03H, 0E0H, 1CH, 0FH, 0E0H, 7EH, 00H, 0FH, 0C0H, 70H, 1FH, 0C0H, 0FCH, 00H, 1FH, 00H  
 3BB0 E07F81F810 DFB 0E0H, 7FH, 81H, 0F8H, 10H, 3EH, 03H, 80H, 0FEH, 07H, 0E0H, 40H, 0F8H, 0FH, 03H, 0F8H  
 3BC0 1F8181F01C DFB 1FH, 81H, 81H, 0F0H, 1CH, 07H, 0F0H, 3FH, 02H, 07H, 0C0H, 70H, 1FH, 0C0H, 0FCH, 08H  
 3BD0 1F80E07F03 DFB 1FH, 80H, 0E0H, 7FH, 03H, 0F0H, 30H, 3EH, 03H, 80H, 0FEH, 07H, 0E0H, 0C0H, 0FCH, 07H  
 3BE0 03F81F8181 DFB 03H, 0F8H, 1FH, 81H, 81H, 0F0H, 1CH, 07H, 0F0H, 3FH, 03H, 03H, 0E0H, 38H, 1FH, 0C0H  
 3BF0 FE040F8070 DFB 0FEH, 04H, 0FH, 80H, 70H, 3FH, 81H, 0F8H, 08H, 1FH, 01H, 0C0H, 7FH, 03H, 0F0H, 30H  
 3C00 3E0380FE07 DFB 3EH, 03H, 80H, 0FEH, 07H, 0E0H, 60H, 7CH, 07H, 01H, 0FCH, 0FH, 0C0H, 0C0H, 0F8H, 0EH  
 3C10 03F81F8181 DFB 03H, 0F8H, 1FH, 81H, 81H, 0F0H, 1CH, 07H, 0F0H, 3FH, 03H, 03H, 0E0H, 38H, 1FH, 0E0H  
 3C20 7E0707C070 DFB 7EH, 07H, 07H, 0C0H, 70H, 1FH, 0C0H, 0FCH, 0EH, 0FH, 80H, 0E0H, 3FH, 81H, 0F8H, 04H  
 3C30 1F01C07F03 DFB 1FH, 01H, 0C0H, 7FH, 03H, 0F8H, 08H, 3EH, 01H, 80H, 0FFH, 03H, 0F0H, 08H, 7CH, 03H  
 3C40 80FE07F000 DFB 80H, 0FEH, 07H, 0F0H, 00H, 7CH, 07H, 01H, 0FEH, 07H, 0E0H, 00H, 0F8H, 07H, 01H, 0FCH  
 3C50 0FE000F80F DFB 0FH, 0E0H, 00H, 0F8H, 0FH, 01H, 0FCH, 0FH, 0C0H, 00H, 0F8H, 0FH, 01H, 0FCH, 0FH, 0C0H  
 3C60 01F80F01FC DFB 01H, 0F8H, 0FH, 01H, 0FCH, 0FH, 0E0H, 00H, 0F8H, 0FH, 01H, 0FEH, 07H, 0E0H, 00H, 0F8H  
 3C70 0F01FE07E0 DFB 0FH, 01H, 0FEH, 07H, 0E0H, 00H, 0F8H, 0FH, 00H, 0FEH, 07H, 0E0H, 00H, 0F8H, 0FH, 00H  
 3C80 FE07F000FC DFB 0FEH, 07H, 0F0H, 00H, 0FCH, 07H, 80H, 0FFH, 03H, 0F0H, 00H, 0FCH, 07H, 80H, 7FH, 03H  
 3C90 F800FC0780 DFB 0F8H, 00H, 0FCH, 07H, 80H, 3FH, 81H, 0F8H, 00H, 0FCH, 03H, 80H, 1FH, 0C0H, 0FCH, 00H  
 3CA0 7E03C00FE0 DFB 7EH, 03H, 0C0H, 0FH, 0E0H, 0FEH, 00H, 3FH, 01H, 0C0H, 07H, 0E0H, 7FH, 00H, 7EH, 00H  
 3CB0 6003F03FC0 DFB 60H, 03H, 0F0H, 3FH, 0C0H, 3EH, 00H, 38H, 01H, 0F8H, 1FH, 0F0H, 3FH, 00H, 1CH, 00H  
 3CC0 FE1FF80F80 DFB 0FEH, 1FH, 0F8H, 0FH, 80H, 1EH, 00H, 3FH, 0FH, 0FEH, 07H, 9CH, 0FH, 00H, 1FH, 82H  
 3CD0 3F01FE0300 DFB 3FH, 01H, 0FEH, 03H, 00H, 07H, 0F0H, 0FH, 0C0H, 3FH, 80H, 18H, 01H, 0FEH, 03H, 0F0H  
 3CE0 0FF002007F DFB 0FH, 0F0H, 02H, 00H, 7FH, 80H, 0FEH, 01H, 7EH, 00H, 38H, 1FH, 0F0H, 3FH, 0C0H, 07H  
 3CF0 800C07FC0C DFB 80H, 0CH, 07H, 0FCH, 0CH, 0F8H, 01H, 0E0H, 00H, 01H, 0FFH, 00H, 1EH, 20H, 73H, 80H  
 3D00 007FC00F3C DFB 00H, 7FH, 0C0H, 0FH, 3CH, 00H, 0C0H, 00H, 3FH, 0F0H, 03H, 0E0H, 10H, 00H, 00H, 0FH  
 3D10 F8C0079C00 DFB 0F8H, 0C0H, 07H, 9CH, 00H, 00H, 03H, 0FFH, 18H, 00H, 01H, 80H, 00H, 00H, 0CH, 70H  
 3D20 8000000000 DFB 80H, 00H, 00H, 00H, 00H, 00H, 07H, 38H, 00H, 00H, 00H, 00H, 00H, 00H, 0DFH, 80H  
 3D30 0000000000 DFB 00H, 00H, 00H, 00H, 00H, 00H, 0FH, 0F8H, 00H, 00H, 00H, 00H, 00H, 03H, 0FFH, 00H, 00H  
 3D40 000000003F DFB 00H, 00H, 00H, 00H, 3FH, 0F0H, 00H, 00H, 00H, 00H, 00H, 03H, 0FCH, 00H, 00H, 00H  
 3D50 0000003FE0 DFB 00H, 00H, 00H, 3FH, 0E0H, 00H, 00H, 00H, 00H, 00H, 03H, 0FFH, 00H, 00H, 00H, 00H  
 3D60 00003FE000 DFB 00H, 00H, 3FH, 0E0H, 00H, 00H, 00H, 00H, 00H, 03H, 0FFH, 00H, 00H, 00H, 00H, 00H  
 3D70 003FF80000 DFB 00H, 3FH, 0F8H, 00H, 00H, 00H, 00H, 00H, 00H, 0FFH, 0C0H, 00H, 00H, 00H, 00H, 00H  
 3D80 07FE000000 DFB 07H, 0FEH, 00H, 00H, 00H, 00H, 00H, 00H, 1FH, 0D8H, 00H, 00H, 00H, 00H, 00H, 00H  
 3D90 FF40000000 DFB 0FFH, 40H, 00H, 00H, 00H, 00H, 00H, 07H, 0FEH, 00H, 00H, 00H, 00H, 00H, 00H, 1FH  
 3DA0 D800000000 DFB 0D8H, 00H, 00H, 00H, 00H, 00H, 00H, 0FFH, 40H, 00H, 00H, 00H, 00H, 00H, 03H, 0FEH  
 3DB0 0000000000 DFB 00H, 00H, 00H, 00H, 00H, 00H, 1FH, 0F8H, 00H, 00H, 00H, 00H, 00H, 00H, 7FH, 0E0H  
 3DC0 0000000000 DFB 00H, 00H, 00H, 00H, 00H, 04H, 0FEH, 00H, 00H, 00H, 00H, 00H, 00H, 07H, 0F8H, 00H  
 3DD0 0000000000 DFB 00H, 00H, 00H, 00H, 00H, 5FH, 0C0H, 00H, 00H, 00H, 00H, 00H, 00H, 0FEH, 00H, 00H  
 3DE0 0000000003 DFB 00H, 00H, 00H, 00H, 03H, 0F2H, 00H, 00H, 00H, 00H, 00H, 00H, 1FH, 0C0H, 00H, 00H  
 3DF0 000000006E DFB 00H, 00H, 00H, 00H, 6EH, 40H, 00H, 00H, 00H, 00H, 00H, 03H, 0F8H, 00H, 00H, 00H  
 3E00 0000001B80 DFB 00H, 00H, 00H, 1BH, 80H, 00H, 00H, 00H, 00H, 00H, 00H, 7CH, 00H, 00H, 00H, 00H  
 3E10 000006A400 DFB 00H, 00H, 06H, 0A4H, 00H, 00H, 00H, 00H, 00H, 00H, 1EH, 00H, 00H, 00H, 00H, 00H  
 3E20 0001D80000 DFB 00H, 01H, 0D8H, 00H, 00H, 00H, 00H, 00H, 00H, 07H, 00H, 00H, 00H, 40H, 00H, 00H  
 3E30 0012000000 DFB 00H, 12H, 00H, 00H, 00H, 00H, 00H, 00H, 01H, 0C0H, 00H, 00H, 00H, 00H, 00H, 00H  
 3E40 0400000000 DFB 04H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H  
 3E50 0000000000 DFB 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H

3E60

ORG 3E60H

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 ไม่สามารถใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

3E60          VDATA5: ;Voice data for "Press 1 if want to be continue!"
3E60 000000000 DFB 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
3E70 000000000 DFB 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
3E80 000000000 DFB 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
3E90 000000000 DFB 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
3EA0 000000000 DFB 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
3EB0 000000000 DFB 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
3EC0 000000000 DFB 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
3ED0 000000000 DFB 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
3EE0 000000000 DFB 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
3EF0 000000000 DFB 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
3F00 000000000 DFB 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
3F10 000000000 DFB 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
3F20 000000000 DFB 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
3F30 000000000 DFB 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
3F40 000000000 DFB 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
3F50 000000000 DFB 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
3F60 000000000 DFB 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
3F70 000000000 DFB 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
3F80 000000000 DFB 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
3F90 000000000 DFB 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
3FA0 000000000 DFB 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
3FB0 0000000410 DFB 00H, 00H, 00H, 04H, 10H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
3FC0 17FC00FF00 DFB 17H, 0FCH, 00H, 0FFH, 00H, 00H, 7FH, 80H, 03H, 0FFH, 0C0H, 00H, 1FH, 0C4H, 00H, 0FFH
3FD0 F80003F000 DFB 0F8H, 00H, 03H, 0F0H, 00H, 1FH, 0E8H, 00H, 01H, 0F8H, 00H, 0FH, 0F7H, 00H, 00H, 0FCH
3FE0 0007F80000 DFB 00H, 07H, 0F8H, 00H, 00H, 3EH, 00H, 07H, 0FEH, 00H, 00H, 7CH, 00H, 07H, 0FEH, 00H
3FF0 003E0003FF DFB 00H, 3EH, 00H, 03H, 0FFH, 00H, 00H, 10H, 00H, 01H, 0FEH, 00H, 00H, 00H, 00H, 01H
4000 FE00000000 DFB 0FEH, 00H, 00H, 00H, 00H, 03H, 0FFH, 80H, 00H, 00H, 00H, 07H, 0FFH, 80H, 00H, 00H
4010 001FF00000 DFB 00H, 1FH, 0FEH, 00H, 00H, 00H, 00H, 0FFH, 0F0H, 00H, 00H, 00H, 07H, 0FFH, 00H, 00H
4020 00007FE000 DFB 00H, 00H, 7FH, 0E0H, 00H, 00H, 00H, 00H, 0FH, 0FFH, 00H, 00H, 00H, 00H, 0FFH, 0C0H, 00H
4030 00000FFC00 DFB 00H, 00H, 0FH, 0FCH, 00H, 00H, 00H, 00H, 7FH, 0C0H, 00H, 00H, 00H, 0FH, 0F8H, 00H
4040 000000FF00 DFB 00H, 00H, 00H, 0FFH, 00H, 00H, 00H, 00H, 07H, 0F8H, 00H, 00H, 00H, 00H, 3CH, 00H
4050 0000000000 DFB 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
4060 0000000000 DFB 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
4070 0000000000 DFB 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
4080 0000000000 DFB 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
4090 0000000000 DFB 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
40A0 0000000000 DFB 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
40B0 0000000000 DFB 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
40C0 00108200E7 DFB 00H, 10H, 82H, 00H, 0E7H, 00H, 30H, 81H, 08H, 21H, 81H, 00H, 20H, 09H, 78H, 90H
40D0 0003FCE000 DFB 00H, 03H, 0FCH, 0E0H, 00H, 0CH, 0F6H, 03H, 80H, 00H, 33H, 0C8H, 1CH, 0E0H, 00H, 73H
40E0 801EE0003B DFB 80H, 1EH, 0E0H, 00H, 3BH, 0C0H, 0FH, 0F0H, 00H, 1DH, 0E0H, 07H, 0B0H, 10H, 07H, 0B8H
40F0 0DEC4400E3 DFB 0DH, 0ECH, 44H, 00H, 0E3H, 03H, 0B8H, 08H, 80H, 3CH, 0C0H, 0E7H, 11H, 10H, 07H, 88H
4100 1CF3200071 DFB 1CH, 0F3H, 20H, 00H, 71H, 01H, 0CFH, 60H, 00H, 0FH, 00H, 38H, 0FCH, 42H, 00H, 0F0H
4110 038FC0600F DFB 03H, 8FH, 0C0H, 60H, 0FH, 00H, 38H, 0FEH, 03H, 00H, 70H, 01H, 87H, 80H, 08H, 03H
4120 800E3E01C0 DFB 80H, 0EH, 3EH, 01H, 0C0H, 1CH, 00H, 71H, 0F0H, 0EH, 00H, 0E0H, 03H, 8FH, 80H, 70H
4130 03800E3C01 DFB 03H, 80H, 0EH, 3CH, 01H, 0C0H, 1EH, 00H, 70H, 0F0H, 0EH, 00H, 38H, 00H, 0C3H, 0C6H
4140 3C00E0030F DFB 3CH, 00H, 0E0H, 03H, 0FH, 10H, 0F0H, 03H, 80H, 0EH, 3EH, 61H, 0C0H, 07H, 00H, 18H
4150 78C3800E00 DFB 78H, 0C3H, 80H, 0EH, 00H, 30H, 0F1H, 87H, 00H, 1CH, 00H, 61H, 0E7H, 1EH, 00H, 38H
4160 00E3E71E00 DFB 00H, 0E3H, 0E7H, 1EH, 00H, 30H, 00H, 0C7H, 0CFH, 3CH, 00H, 30H, 00H, 0CFH, 0F6H, 40H
4170 0030000FFC DFB 00H, 30H, 00H, 0FH, 0FCH, 00H, 00H, 00H, 00H, 00H, 0EH, 00H, 00H, 00H, 00H, 00H
4180 07FF000000 DFB 07H, 0FFH, 00H, 00H, 00H, 00H, 03H, 0FFH, 0E0H, 00H, 00H, 00H, 03H, 0FFH, 0F8H, 00H
4190 000000FFFE DFB 00H, 00H, 00H, 0FFH, 0FEH, 00H, 00H, 00H, 00H, 1FH, 0FFH, 80H, 00H, 00H, 00H, 03H
41A0 FFF8000000 DFB 0FFH, 0F8H, 00H, 00H, 00H, 00H, 1FH, 0FFH, 80H, 00H, 00H, 00H, 00H, 0FFH, 0F8H, 00H

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

41B0	00000007FF	DFB	00H, 00H, 00H, 07H, 0FFH, 0E0H, 00H, 00H, 00H, 00H, 07H, 0FFH, 00H, 00H, 00H, 00H
41C0	0007F80000	DFB	00H, 07H, 0F8H, 00H, 00H, 00H, 00H, 00H, 03H, 0FEH, 00H, 00H, 00H, 00H, 00H, 00H
41D0	0000000000	DFB	00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 01H, 0E8H, 08H
41E0	000000007F	DFB	00H, 00H, 00H, 00H, 7FH, 0F3H, 00H, 00H, 00H, 3FH, 0FFH, 0FFH, 00H, 00H, 01H, 19H
41F0	DFFFC00000	DFB	0DFH, 0FFH, 0C0H, 00H, 00H, 10H, 0FFH, 0FFH, 0E0H, 00H, 00H, 60H, 1FH, 0FFH, 0F8H, 00H
4200	001307FFFE	DFB	00H, 13H, 07H, 0FFH, 0FEH, 00H, 00H, 06H, 61H, 0FFH, 0FFH, 0C0H, 00H, 00H, 88H, 6FH
4210	FFF8000000	DFB	0FFH, 0F8H, 00H, 00H, 00H, 0FH, 0FFH, 0FEH, 00H, 00H, 00H, 00H, 0FFH, 0FFH, 0C0H, 00H
4220	0000000000	DFB	00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 0FFH, 00H, 00H, 00H, 00H, 0FH
4230	FFF8000000	DFB	0FFH, 0F8H, 00H, 00H, 00H, 00H, 0FFH, 0FFH, 00H, 00H, 00H, 00H, 3FH, 0FFH, 0E0H, 00H
4240	000007FFFC	DFB	00H, 00H, 07H, 0FFH, 0FCH, 00H, 00H, 00H, 00H, 7FH, 0FFH, 00H, 00H, 00H, 00H, 07H
4250	FFE0000000	DFB	0FFH, 0E0H, 00H, 00H, 00H, 00H, 0FFH, 0FEH, 00H, 00H, 00H, 00H, 0FH, 0FFH, 0C0H, 00H
4260	000001FFFC	DFB	00H, 00H, 01H, 0FFH, 0FCH, 00H, 00H, 00H, 00H, 1FH, 0FFH, 0C0H, 00H, 00H, 00H, 01H
4270	FFFC000000	DFB	0FFH, 0FCH, 00H, 00H, 00H, 00H, 0FH, 0FFH, 0C0H, 00H, 00H, 00H, 00H, 0FFH, 0FEH, 00H
4280	00000007FF	DFB	00H, 00H, 00H, 07H, 0FFH, 0C0H, 00H, 00H, 00H, 00H, 3FH, 0FFH, 80H, 00H, 00H, 00H
4290	03FFF80000	DFB	03H, 0FFH, 0F8H, 00H, 00H, 00H, 00H, 0FH, 0FFH, 0C0H, 00H, 00H, 00H, 00H, 7FH, 0FFH
42A0	0000000001	DFB	00H, 00H, 00H, 00H, 01H, 0FFH, 0FCH, 00H, 00H, 00H, 00H, 03H, 0FFH, 0F8H, 00H, 00H
42B0	00001FFFC0	DFB	00H, 00H, 1FH, 0FFH, 0C0H, 00H, 00H, 00H, 00H, 3FH, 0FFH, 80H, 00H, 00H, 00H, 06H
42C0	7FF3000000	DFB	7FH, 0F3H, 00H, 00H, 00H, 10H, 06H, 7FH, 71H, 80H, 00H, 06H, 00H, 07H, 0FFH, 73H
42D0	8000061007	DFB	80H, 00H, 06H, 10H, 07H, 0FFH, 31H, 80H, 00H, 46H, 10H, 19H, 0FEH, 71H, 80H, 00H
42E0	46003BFF79	DFB	46H, 00H, 3BH, 0FFH, 79H, 00H, 00H, 0C6H, 00H, 7BH, 0FFH, 38H, 80H, 00H, 0CEH, 00H
42F0	73EF380000	DFB	73H, 0EFH, 38H, 00H, 00H, 8CH, 06H, 7BH, 0F7H, 0BEH, 00H, 01H, 8CH, 06H, 7BH, 0EFH
4300	CE00018C0E	DFB	0CEH, 00H, 01H, 8CH, 0EH, 79H, 0F3H, 0E7H, 00H, 01H, 84H, 0EH, 3BH, 0F9H, 0E6H, 00H
4310	01840E39F1	DFB	01H, 84H, 0EH, 39H, 0F1H, 0E6H, 00H, 01H, 84H, 0EH, 3FH, 0F4H, 0E6H, 00H, 01H, 80H
4320	0E3FF1E300	DFB	0EH, 3FH, 0F1H, 0E3H, 00H, 01H, 80H, 06H, 3FH, 0FCH, 0F1H, 00H, 01H, 0C0H, 07H, 1FH
4330	B8D80000C0	DFB	0B8H, 0D8H, 00H, 00H, 0C0H, 07H, 1FH, 0BCH, 78H, 00H, 00H, 60H, 03H, 8FH, 0DFH, 3CH
4340	00006001C7	DFB	00H, 00H, 60H, 01H, 0C7H, 0FFH, 1EH, 00H, 00H, 30H, 01H, 0E7H, 0EFH, 8FH, 00H, 00H
4350	180073FF87	DFB	18H, 00H, 73H, 0FFH, 87H, 00H, 00H, 00H, 00H, 0FH, 0FFH, 0E0H, 00H, 00H, 00H, 00H
4360	0003E00000	DFB	00H, 03H, 0E0H, 00H, 00H, 00H, 00H, 00H, 00H, 3FH, 0E0H, 00H, 00H, 00H, 00H, 00H
4370	3FFC000000	DFB	3FH, 0FCH, 00H, 00H, 00H, 00H, 00H, 1FH, 0FFH, 00H, 00H, 00H, 00H, 00H, 03H, 0FFH
4380	C000000000	DFB	0C0H, 00H, 00H, 00H, 00H, 00H, 3FH, 0F0H, 00H, 00H, 00H, 00H, 00H, 3FH, 0FEH, 00H
4390	0000000001	DFB	00H, 00H, 00H, 00H, 01H, 0FFH, 0C0H, 00H, 00H, 00H, 00H, 01H, 0FFH, 0F8H, 00H, 00H
43A0	0000001FFE	DFB	00H, 00H, 00H, 1FH, 0FEH, 00H, 00H, 00H, 00H, 00H, 07H, 0FFH, 00H, 00H, 00H, 00H
43B0	0000FFE000	DFB	00H, 00H, 0FFH, 0E0H, 00H, 00H, 00H, 00H, 00H, 0FH, 0E0H, 00H, 00H, 00H, 00H, 00H
43C0	0000000000	DFB	00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
43D0	0000000000	DFB	00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
43E0	0000000000	DFB	00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
43F0	0000000000	DFB	00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
4400	0000000000	DFB	00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
4410	0000000000	DFB	00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
4420	0000000000	DFB	00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 03H, 00H, 00H, 00H, 00H
4430	00000007F8	DFB	00H, 00H, 00H, 07H, 0F8H, 00H, 00H, 00H, 7FH, 00H, 7FH, 80H, 00H, 00H, 3FH, 00H
4440	1F87E00000	DFB	1FH, 87H, 0E0H, 00H, 00H, 7EH, 00H, 7FH, 03H, 0F0H, 00H, 00H, 3FH, 00H, 7FH, 81H
4450	F800000FC0	DFB	0F8H, 00H, 00H, 0FH, 0C0H, 7FH, 0E0H, 7EH, 00H, 00H, 03H, 0F0H, 1FH, 0F8H, 0FH, 0E0H
4460	00007E03FF	DFB	00H, 00H, 7EH, 03H, 0FFH, 81H, 0F0H, 00H, 00H, 07H, 0E0H, 7DH, 10H, 1FH, 80H, 00H
4470	007E03F181	DFB	00H, 7EH, 03H, 0F1H, 81H, 0F8H, 00H, 00H, 03H, 0E0H, 3FH, 0CH, 0FH, 0C8H, 00H, 00H
4480	0F80FC203F	DFB	0FH, 80H, 0FCH, 20H, 3FH, 80H, 00H, 00H, 3EH, 03H, 0F0H, 0C0H, 7EH, 00H, 00H, 00H
4490	FC07C100FC	DFB	0FCH, 07H, 0C1H, 00H, 0FCH, 00H, 00H, 01H, 0F8H, 0FH, 0C0H, 01H, 0FCH, 00H, 00H, 01H
44A0	F80F8000FC	DFB	0F8H, 0FH, 80H, 00H, 0FCH, 00H, 00H, 01H, 0F8H, 0FH, 0C0H, 00H, 0FEH, 00H, 00H, 00H
44B0	7C03E0007F	DFB	7CH, 03H, 0E0H, 00H, 7FH, 00H, 00H, 00H, 3FH, 01H, 0F8H, 00H, 1FH, 80H, 00H, 00H
44C0	0F807E000F	DFB	0FH, 80H, 7EH, 00H, 0FH, 0C0H, 00H, 00H, 07H, 0E0H, 3FH, 00H, 01H, 0F8H, 00H, 00H
44D0	00FC07E000	DFB	00H, 0FCH, 07H, 0E0H, 00H, 7FH, 80H, 00H, 00H, 1FH, 00H, 7CH, 00H, 0FH, 0C0H, 00H
44E0	0001F007C0	DFB	00H, 01H, 0F0H, 07H, 0C0H, 00H, 0FEH, 00H, 00H, 00H, 1FH, 00H, 0FCH, 00H, 1FH, 0C0H
44F0	000001F007	DFB	00H, 00H, 01H, 0F0H, 07H, 80H, 00H, 3FH, 00H, 00H, 00H, 0FH, 80H, 3CH, 00H, 07H
4500	E00000007C	DFB	0E0H, 00H, 00H, 00H, 7CH, 01H, 0F0H, 00H, 1FH, 0C0H, 00H, 00H, 03H, 0E0H, 0FH, 00H

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4510	007E000000	DFB	00H, 7EH, 00H, 00H, 00H, 0FH, 80H, 3CH, 00H, 01H, 0F8H, 00H, 00H, 00H, 3EH, 00H
4520	400007E000	DFB	40H, 00H, 07H, 0E0H, 00H, 00H, 00H, 0F8H, 01H, 00H, 00H, 1FH, 00H, 00H, 00H, 03H
4530	E000001F8	DFB	0E0H, 00H, 00H, 01H, 0F8H, 00H, 00H, 00H, 0FH, 00H, 00H, 00H, 01H, 0C0H, 00H, 00H
4540	003C000020	DFB	00H, 3CH, 00H, 00H, 20H, 0CH, 00H, 00H, 00H, 00H, 00H, 00H, 01H, 0C0H, 00H, 00H
4550	0000000000	DFB	00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
4560	0000000000	DFB	00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
4570	0000000000	DFB	00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
4580	0000000000	DFB	00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
4590	0000000000	DFB	00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
45A0	0000000000	DFB	00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
45B0	0000000000	DFB	00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
45C0	0000000000	DFB	00H, 00H, 00H, 00H, 00H, 00H, 00H, 0FH, 03H, 0E0H, 1EH, 01H, 0C0H, 3BH, 01H, 0F8H
45D0	0E0C03004	DFB	0EH, 00H, 0C0H, 30H, 04H, 00H, 00H, 00H, 1FH, 0FFH, 80H, 00H, 00H, 00H, 0FFH, 0F0H
45E0	01FF00007	DFB	01H, 0FFH, 0E0H, 00H, 07H, 0FFH, 80H, 03H, 0FFH, 00H, 00H, 00H, 03H, 0FFH, 80H, 01H
45F0	FF0000003	DFB	0FFH, 00H, 00H, 00H, 03H, 0FFH, 80H, 03H, 0FEH, 00H, 1EH, 00H, 07H, 0FFH, 0C0H, 01H
4600	FF801F8000	DFB	0FFH, 80H, 1FH, 80H, 00H, 0FFH, 0E0H, 00H, 7FH, 0E0H, 00H, 0C0H, 00H, 1FH, 0FCH, 00H
4610	03FC000000	DFB	03H, 0FCH, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
4620	0000000000	DFB	00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
4630	0000000000	DFB	00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
4640	0000000000	DFB	00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
4650	0000000000	DFB	00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
4660	0000000000	DFB	00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
4670	0000000000	DFB	00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
4680	0000000000	DFB	00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
4690	0000000000	DFB	00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
46A0	0000000000	DFB	00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
46B0	00000000F8	DFB	00H, 00H, 00H, 00H, 0F8H, 00H, 07H, 0F0H, 01H, 0F8H, 00H, 00H, 0FH, 80H, 03H, 0F8H
46C0	0007000000	DFB	00H, 07H, 00H, 00H, 00H, 3EH, 00H, 0CH, 0CH, 03H, 30H, 30H, 00H, 00H, 0C0H, 43H
46D0	A180004000	DFB	0A1H, 80H, 00H, 40H, 00H, 00H, 03H, 81H, 0EH, 06H, 00H, 18H, 88H, 80H, 00H, 0EH
46E0	00381800C6	DFB	00H, 38H, 18H, 00H, 0C6H, 06H, 00H, 00H, 0CH, 40H, 70H, 21H, 80H, 06H, 20H, 10H
46F0	001880C202	DFB	00H, 18H, 80H, 0C2H, 02H, 00H, 18H, 00H, 00H, 00H, 19H, 80H, 0C6H, 02H, 00H, 0CH
4700	C000007301	DFB	0C0H, 00H, 00H, 73H, 01H, 8CH, 00H, 00H, 30H, 00H, 00H, 00H, 00H, 66H, 03H, 18H, 00H
4710	0019800000	DFB	00H, 19H, 80H, 00H, 00H, 0CCH, 06H, 30H, 00H, 02H, 22H, 00H, 00H, 01H, 0CCH, 06H
4720	7000046400	DFB	70H, 00H, 04H, 64H, 00H, 00H, 03H, 98H, 0CH, 71H, 00H, 0CH, 0CCH, 00H, 00H, 03H
4730	3800E20009	DFB	38H, 00H, 0E2H, 00H, 09H, 0C8H, 00H, 00H, 06H, 70H, 00H, 0CCH, 00H, 06H, 60H, 00H
4740	000CE00001	DFB	00H, 0CH, 0E0H, 00H, 01H, 00H, 00H, 80H, 00H, 00H, 23H, 0C0H, 00H, 00H, 00H, 00H
4750	0000000000	DFB	00H, 00H, 00H, 00H, 00H, 00H, 00H, 02H, 00H, 00H, 00H, 00H, 00H, 80H, 00H, 00H
4760	0000000000	DFB	00H, 00H, 00H, 00H, 00H, 48H, 00H, 00H, 04H, 00H, 00H, 00H, 00H, 48H, 80H, 00H
4770	0060000000	DFB	00H, 60H, 00H, 00H, 00H, 29H, 30H, 00H, 02H, 30H, 00H, 00H, 00H, 0EH, 6CH, 00H
4780	019C800000	DFB	01H, 9CH, 80H, 00H, 00H, 4FH, 66H, 00H, 3FH, 82H, 20H, 00H, 00H, 4FH, 60H, 01H
4790	3F8C400001	DFB	3FH, 8CH, 40H, 00H, 01H, 9FH, 0C8H, 02H, 0FEH, 08H, 80H, 00H, 06H, 7FH, 00H, 09H
47A0	F8CC000023	DFB	0F8H, 0CCH, 00H, 00H, 23H, 99H, 00H, 0FH, 0ECH, 0C0H, 00H, 02H, 7BH, 90H, 00H, 77H
47B0	9800004E70	DFB	98H, 00H, 00H, 4EH, 70H, 00H, 1CH, 0EEH, 20H, 00H, 11H, 9CH, 00H, 01H, 6FH, 20H
47C0	0000671000	DFB	00H, 00H, 67H, 10H, 00H, 19H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
47D0	0000000000	DFB	00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
47E0	0000000000	DFB	00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
47F0	0000000000	DFB	00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
4800	0000000000	DFB	00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
4810	0000000000	DFB	00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
4820	0000000000	DFB	00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
4830	0000000000	DFB	00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
4840	0000000000	DFB	00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
4850	0000000000	DFB	00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 3FH, 0C0H, 00H, 00H, 00H
4860	0007FE8000	DFB	00H, 07H, 0FEH, 80H, 00H, 00H, 00H, 00H, 1FH, 0FEH, 00H, 00H, 00H, 00H, 00H, 0FFH

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

4870 F000000000 DFB 0F0H, 00H, 00H, 00H, 00H, 1DH, 0FFH, 0E0H, 00H, 00H, 00H, 00H, 3FH, 0FFH, 0E0H, 00H
4880 0000001FFF DFB 00H, 00H, 00H, 1FH, 0FFH, 0F0H, 00H, 00H, 00H, 00H, 0FH, 0F7H, 0F0H, 00H, 00H, 00H
4890 0077FDFF00 DFB 00H, 77H, 0FDH, 0FEH, 00H, 00H, 00H, 00H, 0FH, 0FFH, 0FFH, 80H, 00H, 00H, 00H, 03H
48A0 FFFFF80000 DFB 0FFH, 0FFH, 0F8H, 00H, 00H, 00H, 00H, 80H, 01H, 0FFH, 0F0H, 00H, 00H, 67H, 0E1H, 1CH
48B0 FFF0000003 DFB 0FFH, 0F0H, 00H, 00H, 03H, 3FH, 88H, 0C7H, 7FH, 0C0H, 00H, 00H, 1CH, 0E8H, 02H, 1DH
48C0 FE00000063 DFB 0FEH, 00H, 00H, 00H, 63H, 0B8H, 08H, 67H, 0F8H, 00H, 00H, 00H, 0CEH, 78H, 21H, 9FH
48D0 F00000011C DFB 0F0H, 00H, 00H, 01H, 1CH, 0F0H, 03H, 0BFH, 0E0H, 00H, 00H, 01H, 1CH, 0E6H, 03H, 3DH
48E0 C00000001C DFB 0C0H, 00H, 00H, 00H, 1CH, 0E6H, 01H, 0BFH, 0C0H, 00H, 00H, 00H, 0E8H, 73H, 00H, 9FH
48F0 E000000003 DFB 0E0H, 00H, 00H, 00H, 03H, 1CH, 0E0H, 07H, 0B8H, 00H, 00H, 00H, 00H, 67H, 38H, 08H
4900 E200000000 DFB 0E2H, 00H, 00H, 00H, 00H, 00H, 3FH, 80H, 04H, 00H, 00H, 00H, 00H, 00H, 00H, 1CH
4910 0000000000 DFB 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 0E6H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
4920 0318000000 DFB 03H, 18H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
4930 0000000000 DFB 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
4940 0000000000 DFB 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
4950 0000000000 DFB 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
4960 0000000000 DFB 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
4970 0000000000 DFB 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
4980 0000000000 DFB 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
4990 0000000000 DFB 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
49A0 0000000000 DFB 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
49B0 0000000000 DFB 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
49C0 0000000000 DFB 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
49D0 0000000000 DFB 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
49E0 0000000000 DFB 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
49F0 0000000000 DFB 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
4A00 0000000000 DFB 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
4A10 0000000000 DFB 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
4A20 0000000000 DFB 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
4A30 0000000000 DFB 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
4A40 0000000000 DFB 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
4A50 0000000000 DFB 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H

```

4A60                   ORG   4A60H

4A60           VDATE6:

;Voice data for "Terminate job, Good bye!"

```

4A60 0000000000 DFB 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
4A70 0000000000 DFB 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
4A80 0000000000 DFB 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
4A90 0000000000 DFB 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
4AA0 0000000000 DFB 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
4AB0 0000000000 DFB 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
4AC0 0000000000 DFB 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
4AD0 0000000000 DFB 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
4AE0 0000000000 DFB 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
4AF0 0000000000 DFB 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
4B00 0000000000 DFB 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
4B10 0000000000 DFB 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
4B20 0000000000 DFB 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
4B30 0000000000 DFB 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
4B40 0000000000 DFB 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
4B50 0000000000 DFB 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
4B60 0000000000 DFB 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
4B70 0000000000 DFB 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4B80	0000000000	DFB	00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
4B90	0000000000	DFB	00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
4BA0	0000000000	DFB	00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
4BB0	0000000000	DFB	00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
4BC0	0000000000	DFB	00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
4BD0	0000000000	DFB	00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
4BE0	0000000000	DFB	00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
4BF0	0000000000	DFB	00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
4C00	0000000000	DFB	00H, 00H, 00H, 00H, 00H, 00H, 00H, 20H, 00H, 00H, 00H, 00H, 80H, 80H, 12H, 08H
4C10	109025A525	DFB	10H, 90H, 25H, 0A5H, 25H, 24H, 2DH, 21H, 25H, 00H, 20H, 82H, 00H, 14H, 00H, 46H
4C20	8C185A2026	DFB	8CH, 18H, 5AH, 20H, 26H, 4AH, 08H, 0D1H, 0CEH, 67H, 2CH, 98H, 38H, 46H, 04H, 60H
4C30	72113020E0	DFB	72H, 11H, 30H, 20H, 0E0H, 94H, 0CCH, 0E0H, 1CH, 7EH, 11H, 98H, 8CH, 66H, 39H, 0C6H
4C40	2641C67309	DFB	26H, 41H, 0C6H, 73H, 09H, 00H, 06H, 46H, 63H, 06H, 18H, 52H, 30H, 0D6H, 38H, 0E3H
4C50	1C639C639C	DFB	1CH, 63H, 9CH, 63H, 9CH, 63H, 86H, 33H, 0B3H, 8FH, 80H, 0CCH, 07H, 31H, 9CH, 10H
4C60	400C624238	DFB	40H, 0CH, 62H, 42H, 38H, 21H, 0C6H, 18H, 0A6H, 08H, 06H, 10H, 02H, 12H, 40H, 1AH
4C70	4881081000	DFB	48H, 81H, 08H, 10H, 00H, 04H, 40H, 00H, 80H, 98H, 00H, 22H, 10H, 04H, 01H, 01H
4C80	0002000000	DFB	00H, 02H, 00H, 00H, 00H, 22H, 0FFH, 0B0H, 00H, 00H, 39H, 0EFH, 0C6H, 20H, 00H, 06H
4C90	7BF9800C00	DFB	7BH, 0F9H, 80H, 0CH, 00H, 04H, 7FH, 0F1H, 00H, 20H, 00H, 08H, 0EFH, 0E2H, 10H, 0C2H
4CA0	0033DD8863	DFB	00H, 33H, 0DDH, 88H, 63H, 30H, 00H, 0CFH, 77H, 01H, 1CH, 0C4H, 02H, 7BH, 0D8H, 04H
4CB0	762019DECO	DFB	76H, 20H, 19H, 0DEH, 0C0H, 23H, 31H, 00H, 0DEH, 0E6H, 02H, 19H, 80H, 09H, 0E9H, 00H
4CC0	01D0009EFO	DFB	01H, 0D0H, 00H, 9EH, 0F0H, 00H, 18H, 00H, 09H, 0FFH, 00H, 01H, 80H, 01H, 1FH, 0E0H
4CD0	01880011FE	DFB	01H, 88H, 00H, 11H, 0FEH, 00H, 31H, 80H, 00H, 3DH, 0E0H, 03H, 00H, 00H, 03H, 0FCH
4CE0	005000001F	DFB	00H, 50H, 00H, 00H, 1FH, 0E0H, 63H, 00H, 00H, 03H, 0F8H, 0CH, 60H, 00H, 00H, 7FH
4CF0	018C000007	DFB	01H, 8CH, 00H, 00H, 07H, 0E0H, 38H, 80H, 00H, 01H, 0FCH, 0EH, 60H, 00H, 00H, 1FH
4D00	8184000007	DFB	81H, 84H, 00H, 00H, 07H, 0F8H, 71H, 00H, 00H, 00H, 7FH, 1CH, 00H, 00H, 00H, 3FH
4D10	C1C0000001	DFB	0C1H, 0C0H, 00H, 00H, 01H, 0F8H, 0F3H, 00H, 00H, 00H, 7EH, 18H, 40H, 00H, 00H, 0FH
4D20	C700000000	DFB	0C7H, 00H, 00H, 00H, 00H, 0E0H, 33H, 00H, 00H, 00H, 0FH, 1CH, 20H, 00H, 60H, 01H
4D30	F381040200	DFB	0F3H, 81H, 04H, 02H, 00H, 0CCH, 90H, 00H, 22H, 48H, 21H, 05H, 0F8H, 10H, 8AH, 23H
4D40	044B0C1A1C	DFB	04H, 4BH, 0CH, 1AH, 1CH, 35H, 0A4H, 92H, 4EH, 1EH, 26H, 33H, 84H, 1AH, 1CH, 91H
4D50	B190478633	DFB	0B1H, 90H, 47H, 86H, 33H, 31H, 87H, 0B0H, 40H, 30H, 92H, 0CAH, 4CH, 32H, 87H, 1CH
4D60	180C27C71E	DFB	18H, 0CH, 27H, 0C7H, 1EH, 6CH, 60H, 30H, 0C7H, 86H, 0E3H, 81H, 0CFH, 06H, 59H, 60H
4D70	430F27B307	DFB	43H, 0FH, 27H, 0B3H, 07H, 0A7H, 0DBH, 0BCH, 38H, 6CH, 3CH, 3EH, 06H, 3AH, 47H, 3FH
4D80	804730C1E7	DFB	80H, 47H, 30H, 0C1H, 0E7H, 8FH, 23H, 81H, 01H, 80H, 0F8H, 0EH, 0A4H, 0B6H, 91H, 83H
4D90	C313FF2928	DFB	0C3H, 13H, 0FFH, 29H, 28H, 1CH, 0A0H, 0FFH, 0E9H, 62H, 98H, 45H, 24H, 29H, 0A6H, 02H
4DA0	02161CD8D0	DFB	02H, 16H, 1CH, 0D8H, 0D0H, 0D5H, 21H, 21H, 14H, 60H, 91H, 48H, 30H, 0C0H, 85H, 00H
4DB0	1990911B00	DFB	19H, 90H, 91H, 1BH, 00H, 0CH, 22H, 03H, 00H, 00H, 0FFH, 0FCH, 00H, 00H, 0FFH, 0FCH
4DC0	000003FFC0	DFB	00H, 00H, 03H, 0FFH, 0C0H, 00H, 7FH, 80H, 3FH, 0FFH, 00H, 03H, 0FCH, 00H, 0FFH, 0FCH
4DD0	000FFC003F	DFB	00H, 0FH, 0FCH, 00H, 3FH, 0FCH, 00H, 07H, 0FBH, 00H, 1FH, 0FEH, 00H, 03H, 0FFH, 00H
4DE0	07FFC0007F	DFB	07H, 0FFH, 0C0H, 00H, 7FH, 0F0H, 00H, 0FFH, 0FCH, 00H, 03H, 0FFH, 80H, 07H, 0FFH, 0E0H
4DF0	0003FC001F	DFB	00H, 03H, 0FCH, 00H, 1FH, 0FFH, 80H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
4E00	0000000000	DFB	00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
4E10	0000000000	DFB	00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
4E20	0000000000	DFB	00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
4E30	0000000000	DFB	00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
4E40	0000000000	DFB	00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 0EH, 66H, 4CH, 46H
4E50	0809000000	DFB	08H, 09H, 00H, 00H, 00H, 80H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
4E60	0000000000	DFB	00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
4E70	0000000000	DFB	00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
4E80	0000000000	DFB	00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
4E90	0000000000	DFB	00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 0C6H, 8EH, 31H, 0C1H
4EA0	9C630E31A1	DFB	9CH, 63H, 0EH, 31H, 0A1H, 99H, 80H, 1CH, 60H, 46H, 38H, 0B0H, 09H, 00H, 00H, 27H
4EB0	380000008F	DFB	38H, 00H, 00H, 00H, 8FH, 0FCH, 00H, 1EH, 40H, 00H, 7FH, 0C0H, 01H, 0FFH, 0C0H, 06H
4EC0	3BFC007FF8	DFB	3BH, 0FCH, 00H, 7FH, 0F8H, 00H, 04H, 07H, 0FCH, 00H, 7FH, 84H, 10H, 02H, 07H, 0FCH
4ED0	00FF818C02	DFB	00H, 0FFH, 81H, 8CH, 02H, 03H, 0FCH, 06H, 0F8H, 01H, 0C6H, 03H, 0FH, 0FCH, 07H, 0F8H

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4BE0	09C0000FE4	DFB	09H,0C0H,00H,0FH,0E4H,07H,0F8H,0DH,80H,00H,07H,0E4H,0FH,0B8H,0CH,0C0H
4EF0	0087E6079C	DFB	00H,87H,0E6H,07H,9CH,0FH,0C0H,00H,07H,0E2H,07H,9CH,0EH,64H,00H,43H
4F00	F203CE0766	DFB	0F2H,03H,0CEH,07H,66H,00H,01H,0F0H,01H,0EFH,83H,0E2H,00H,01H,0F8H,00H
4F10	FFE0000000	DFB	0FFH,0E0H,00H,00H,00H,0FEH,38H,00H,00H,00H,00H,00H,00H,1FH,0E0H,00H
4F20	0580000007	DFB	05H,80H,00H,00H,07H,0FCH,00H,00H,0E0H,00H,00H,01H,0FFH,0C0H,00H,10H
4F30	0000007FE2	DFB	00H,00H,00H,7FH,0E2H,10H,00H,00H,00H,00H,07H,0FFH,00H,00H,20H,00H
4F40	00007FB880	DFB	00H,00H,7FH,0B8H,80H,00H,00H,00H,00H,07H,0FFH,0FCH,00H,00H,00H,00H
4F50	003FFFA000	DFB	00H,3FH,0FFH,0A0H,00H,00H,00H,00H,00H,0FFH,0D4H,00H,00H,00H,00H,00H
4F60	0011700000	DFB	00H,11H,70H,00H,00H,00H,00H,00H,00H,0EH,50H,00H,00H,00H,00H,00H
4F70	0006000000	DFB	00H,06H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H
4F80	0000000001	DFB	00H,00H,00H,00H,01H,90H,84H,0CFH,00H,1BH,0FCH,00H,00H,10H,00H,1BH
4F90	FD00FE0000	DFB	0FDH,00H,0FEH,00H,00H,00H,1FH,0F0H,06H,0FEH,00H,43H,00H,1FH,0E8H,05H
4FA0	FE800300BF	DFB	0FEH,80H,03H,00H,0BFH,70H,1BH,3EH,80H,20H,00H,3FH,0C0H,1EH,0EFH,00H
4FB0	00807FE01F	DFB	00H,80H,7FH,0E0H,1FH,0BFH,0C0H,00H,00H,7FH,0E0H,1FH,0BEH,40H,00H,40H
4FC0	7FC007FF00	DFB	7FH,0C0H,07H,0FFH,00H,00H,40H,7FH,0F8H,00H,1FH,80H,00H,00H,03H,9FH
4FD0	C000400000	DFB	0C0H,00H,40H,00H,00H,00H,1FH,0FFH,00H,00H,00H,00H,00H,0FH,0FFH,0E0H
4FE0	0000000007	DFB	00H,00H,00H,00H,07H,0FFH,0E0H,00H,00H,00H,00H,03H,0FFH,0F8H,00H,00H
4FF0	000001FFFE	DFB	00H,00H,01H,0FFH,0FEH,00H,00H,00H,00H,00H,7FH,0FFH,00H,00H,00H,00H
5000	00FFFC0000	DFB	00H,0FH,0FFH,0C0H,00H,00H,00H,00H,03H,0FFH,0F0H,00H,00H,00H,00H,00H
5010	FFFE000000	DFB	0FFH,0FEH,00H,00H,00H,00H,00H,0FH,0FFH,80H,00H,00H,00H,00H,01H,0FFH
5020	FC00000000	DFB	0FCH,00H,00H,00H,00H,00H,3FH,0FFH,00H,00H,40H,00H,00H,03H,0FFH,0C0H
5030	0000000000	DFB	00H,00H,00H,00H,00H,7FH,0F8H,00H,00H,00H,00H,00H,0FH,0FFH,88H,00H
5040	08000000FF	DFB	08H,00H,00H,00H,0FFH,0F5H,00H,01H,80H,00H,00H,1FH,0FFH,10H,00H,10H
5050	000001FFF4	DFB	00H,00H,01H,0FFH,0F4H,00H,07H,00H,00H,00H,3FH,0FEH,00H,00H,18H,00H
5060	0003FFC000	DFB	00H,03H,0FFH,0C0H,00H,03H,00H,00H,00H,3FH,0FCH,00H,00H,00H,00H,00H
5070	01FFE00003	DFB	01H,0FFH,0E0H,00H,03H,00H,00H,00H,3FH,0FCH,00H,00H,00H,00H,00H,01H
5080	FFE0000080	DFB	0FFH,0E0H,00H,00H,80H,00H,00H,1FH,0FDH,00H,00H,04H,00H,00H,01H,0FFH
5090	E000004000	DFB	0E0H,00H,00H,40H,00H,00H,0FH,0FCH,02H,00H,00H,00H,00H,00H,7FH,0C4H
50A0	3980200000	DFB	39H,80H,20H,00H,00H,3FH,0CEH,23H,8CH,01H,80H,00H,19H,0EEH,30H,8EH
50B0	602400004F	DFB	60H,24H,00H,00H,4FH,0F1H,8CH,7BH,01H,10H,00H,01H,7FH,0CCH,33H,0E0H
50C0	0880008FFE	DFB	08H,80H,00H,8FH,0FEH,31H,0CFH,00H,00H,00H,0CH,7EH,0E3H,0CH,0FCH,00H
50D0	000043F318	DFB	00H,00H,43H,0F3H,18H,67H,0C0H,0CH,00H,06H,3FH,38H,0C7H,0CEH,00H,60H
50E0	0031F18C3E	DFB	00H,31H,0F1H,8CH,3EH,70H,27H,00H,01H,0FH,9CH,70H,0E7H,01H,18H,00H
50F0	08F8C38738	DFB	08H,0F8H,0C3H,87H,38H,09H,0C0H,00H,0C7H,0C6H,1CH,39H,0C0H,0C6H,00H,02H
5100	3E3871C606	DFB	3EH,38H,71H,0C6H,06H,20H,00H,31H,0F1H,0C7H,8FH,30H,19H,0C0H,00H,87H
5110	CE1E39C0CC	DFB	0CEH,1EH,39H,0C0H,0CCH,00H,06H,3EH,30H,71H,0C6H,07H,30H,30H,18H,0F1H
5120	C1871838C0	DFB	0C1H,87H,18H,38H,0C0H,80H,0C7H,0C7H,0EH,3CH,00H,0CCH,02H,03H,1FH,38H
5130	38E003980C	DFB	38H,0E0H,03H,98H,0CH,18H,0FCH,0E0H,0C3H,80H,0EH,30H,30H,63H,0E3H,87H
5140	1E00310181	DFB	1EH,00H,31H,01H,81H,8FH,8EH,1CH,78H,01H,0C6H,06H,06H,3EH,38H,30H
5150	E007001008	DFB	0E0H,07H,00H,10H,08H,7CH,60H,0C3H,0C0H,1CH,10H,40H,61H,0F1H,83H,0FH
5160	003980C087	DFB	00H,39H,80H,0C0H,87H,8EH,0CH,3CH,00H,0E6H,03H,03H,0FH,18H,38H,0F0H
5170	030008043C	DFB	03H,00H,08H,04H,3CH,70H,61H,0E0H,07H,18H,18H,18H,0F8H,0C1H,0C7H,80H
5180	18000000F1	DFB	18H,00H,00H,00H,0F1H,83H,8FH,00H,70H,40H,00H,03H,0C7H,06H,1EH,00H
5190	718181078E	DFB	71H,81H,81H,07H,8EH,1CH,78H,01H,83H,00H,00H,0FH,1CH,38H,70H,01H
51A0	CC0C043C30	DFB	0CCH,0CH,04H,3CH,30H,61H,0E0H,07H,10H,18H,08H,7CH,60H,0C3H,0C0H,01H
51B0	900000F4C1	DFB	90H,00H,00H,0F4H,0C1H,47H,0C0H,02H,00H,00H,01H,0F9H,80H,43H,80H,10H
51C0	000003F300	DFB	00H,00H,03H,0F3H,00H,02H,00H,00H,00H,00H,01H,0F7H,0C0H,00H,00H,00H
51D0	0000002F80	DFB	00H,00H,00H,2FH,80H,00H,00H,00H,00H,00H,00H,1FH,0C0H,00H,00H,00H
51E0	0000001FC1	DFB	00H,00H,00H,1FH,0C1H,00H,00H,00H,00H,00H,00H,07H,0F0H,00H,00H,00H
51F0	00000003F8	DFB	00H,00H,00H,03H,0F8H,40H,00H,00H,00H,00H,00H,01H,0FEH,20H,00H,00H
5200	00000000FF	DFB	00H,00H,00H,00H,0FFH,0A0H,00H,00H,00H,00H,00H,00H,00H,3FH,84H,00H,00H
5210	000000003F	DFB	00H,00H,00H,00H,3FH,70H,00H,00H,00H,00H,00H,00H,00H,07H,0D2H,00H,00H
5220	0000000000	DFB	00H,00H,00H,00H,00H,0CAH,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

5230	0000000000	DFB	00H, 00H, 00H, 00H, 00H, 00H, 0F8H, 0F8H, 00H, 00H, 00H, 00H, 00H, 00H, 04H, 0D6H, 00H
5240	0000000000	DFB	00H, 00H, 00H, 00H, 00H, 00H, 0BFH, 0C0H, 00H, 00H, 00H, 00H, 00H, 00H, 5AH, 70H
5250	0000000000	DFB	00H, 00H, 00H, 00H, 00H, 00H, 00H, 7FH, 00H, 00H, 00H, 00H, 00H, 00H, 08H, 0A3H
5260	C80000000C	DFB	0C8H, 00H, 00H, 00H, 0CH, 10H, 87H, 18H, 0A3H, 00H, 00H, 00H, 52H, 0A4H, 0D0H, 69H
5270	CC30A42198	DFB	0CCH, 30H, 0A4H, 21H, 98H, 14H, 70H, 61H, 0C3H, 46H, 08H, 0C9H, 81H, 0C0H, 3CH, 86H
5280	B1C4329C62	DFB	0B1H, 0C4H, 32H, 9CH, 62H, 21H, 0C4H, 36H, 18H, 0C8H, 63H, 8CH, 71H, 8EH, 92H, 85H
5290	300E31DE73	DFB	30H, 0EH, 31H, 0DEH, 73H, 48H, 01H, 06H, 30H, 23H, 32H, 46H, 74H, 07H, 1CH, 18H
52A0	0607180546	DFB	06H, 07H, 18H, 05H, 46H, 51H, 0C8H, 62H, 03H, 98H, 0C8H, 0C3H, 10H, 0D3H, 91H, 94H
52B0	96300C0214	DFB	96H, 30H, 0CH, 02H, 14H, 95H, 0A4H, 0E1H, 0A1H, 63H, 53H, 84H, 60H, 0CAH, 58H, 80H
52C0	A494C4011A	DFB	0A4H, 94H, 0C4H, 01H, 1AH, 09H, 0D1H, 50H, 84H, 00H, 20H, 01H, 80R, 04H, 42H, 01H
52D0	0C40300600	DFB	0CH, 40H, 30H, 06H, 00H, 00H, 00H, 00H, 02H, 00H, 03H, 0C0H, 00H, 00H, 80H, 00H
52E0	000007FF80	DFB	00H, 00H, 07H, 0FFH, 80H, 00H, 07H, 83H, 0FEH, 40H, 00H, 0FFH, 00H, 00H, 3FH, 0F8H
52F0	0003FF8000	DFB	00H, 03H, 0FFH, 80H, 00H, 2FH, 0FEH, 00H, 01H, 0FFH, 0FCH, 00H, 00H, 1FH, 0FCH, 00H
5300	03FFF20000	DFB	03H, 0FFH, 0F2H, 00H, 00H, 0FH, 0FCH, 00H, 07H, 0FFH, 80H, 00H, 00H, 07H, 0FFH, 80H
5310	03FFC00000	DFB	03H, 0FFH, 0C0H, 00H, 00H, 01H, 0FFH, 0E0H, 00H, 0FFH, 0E0H, 00H, 08H, 00H, 3FH, 0FEH
5320	003FF8003F	DFB	00H, 3FH, 0F8H, 00H, 3FH, 00H, 07H, 0FFH, 80H, 07H, 0FEH, 00H, 3FH, 80H, 00H, 0FFH
5330	F001FF800F	DFB	0F0H, 01H, 0FFH, 80H, 0FH, 0E0H, 00H, 1FH, 0FCH, 00H, 0FFH, 0E0H, 03H, 0F8H, 00H, 03H
5340	FF801FF800	DFB	0FFH, 80H, 1FH, 0F8H, 00H, 0FFH, 00H, 00H, 7FH, 0F0H, 00H, 0FFH, 80H, 0FH, 0F0H, 00H
5350	07FF0007FF	DFB	07H, 0FFH, 00H, 07H, 0FFH, 00H, 00H, 9CH, 84H, 20H, 00H, 00H, 00H, 00H, 00H, 00H
5360	0000000000	DFB	00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
5370	0000000000	DFB	00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
5380	0000000000	DFB	00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
5390	0000000000	DFB	00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
53A0	0000000000	DFB	00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
53B0	0000000000	DFB	00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
53C0	0000000000	DFB	00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
53D0	0000000000	DFB	00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
53E0	0000000000	DFB	00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
53F0	0000000000	DFB	00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
5400	0000000000	DFB	00H, 00H, 00H, 00H, 00H, 19H, 00H, 00H, 01H, 00H, 19H, 0FFH, 0C0H, 00H, 00H, 00H
5410	01BFC88000	DFB	01H, 0BFH, 0C8H, 80H, 00H, 80H, 00H, 33H, 0FFH, 10H, 00H, 38H, 00H, 00H, 0FFH, 0FFH
5420	80009FE400	DFB	80H, 00H, 9FH, 0E4H, 00H, 07H, 0FFH, 0FEH, 00H, 01H, 0BFH, 60H, 00H, 0FH, 0FFH, 0F8H
5430	0003764000	DFB	00H, 03H, 76H, 40H, 00H, 3FH, 0FFH, 0E0H, 00H, 07H, 0FEH, 00H, 00H, 7FH, 0FFH, 0C0H
5440	000FF80000	DFB	00H, 0FH, 0F8H, 00H, 00H, 0FFH, 0FFH, 80H, 00H, 0FH, 0BAH, 00H, 01H, 0FFH, 0FFH, 80H
5450	001FF60001	DFB	00H, 1FH, 0F6H, 00H, 01H, 0FFH, 0FFH, 00H, 00H, 1FH, 0B2H, 00H, 01H, 0FFH, 0FFH, 00H
5460	001FF40001	DFB	00H, 1FH, 0F4H, 00H, 01H, 0FFH, 0FFH, 00H, 00H, 1FH, 0B8H, 00H, 00H, 0FFH, 0FFH, 00H
5470	001BFC0000	DFB	00H, 1BH, 0FCH, 00H, 00H, 0FFH, 0FFH, 80H, 00H, 0DH, 0FEH, 00H, 00H, 7FH, 0FFH, 0C0H
5480	000DDE0000	DFB	00H, 0DH, 0DEH, 00H, 00H, 37H, 0FFH, 0E0H, 00H, 06H, 0FFH, 00H, 00H, 1BH, 0FFH, 0F0H
5490	00037F8000	DFB	00H, 03H, 7FH, 80H, 00H, 06H, 0FFH, 0FCH, 00H, 00H, 0BBH, 0E0H, 00H, 01H, 0FFH, 0F6H
54A0	00004FC800	DFB	00H, 00H, 4FH, 0C8H, 00H, 00H, 7FH, 0FDH, 80H, 00H, 37H, 64H, 00H, 00H, 0FH, 0FFH
54B0	F000099800	DFB	0F0H, 00H, 09H, 98H, 00H, 00H, 09H, 0FFH, 0B0H, 00H, 01H, 31H, 00H, 00H, 01H, 7BH
54C0	B188200090	DFB	0B1H, 88H, 20H, 00H, 90H, 00H, 04H, 66H, 44H, 04H, 49H, 99H, 80H, 23H, 00H, 09H
54D0	2944C4C915	DFB	29H, 44H, 0C4H, 0C9H, 15H, 90H, 8CH, 80H, 14H, 80H, 49H, 0CH, 90H, 84H, 84H, 20H
54E0	0464140804	DFB	04H, 64H, 14H, 08H, 04H, 0C4H, 82H, 44H, 34H, 00H, 00H, 0C8H, 88H, 80H, 80H, 00H
54F0	26C0018C40	DFB	26H, 0C0H, 01H, 8CH, 40H, 12H, 00H, 81H, 02H, 20H, 22H, 11H, 9DH, 44H, 00H, 08H
5500	520044C660	DFB	52H, 00H, 44H, 0C6H, 60H, 00H, 80H, 08H, 46H, 30H, 44H, 42H, 22H, 00H, 31H, 8CH
5510	C423318808	DFB	0C4H, 23H, 31H, 88H, 08H, 82H, 60H, 82H, 20H, 80H, 60H, 03H, 00H, 0C4H, 33H, 10H
5520	86318C4404	DFB	86H, 31H, 8CH, 44H, 04H, 62H, 31H, 00H, 0CCH, 20H, 51H, 18H, 0C4H, 00H, 00H, 01H
5530	4799266300	DFB	47H, 99H, 26H, 63H, 00H, 02H, 30H, 0C3H, 19H, 98H, 0C6H, 00H, 00H, 00H, 0CH, 7DH
5540	B624100000	DFB	0B6H, 24H, 10H, 00H, 00H, 0CH, 5FH, 0DAH, 0CH, 0FCH, 00H, 00H, 00H, 03H, 0FDH, 82H
5550	473E003043	DFB	47H, 3EH, 00H, 30H, 43H, 00H, 0FEH, 00H, 0C0H, 47H, 0E0H, 10H, 0CH, 40H, 7DH, 84H
5560	7000300806	DFB	70H, 00H, 30H, 08H, 06H, 11H, 3FH, 0C0H, 61H, 80H, 06H, 00H, 00H, 80H, 3FH, 00H
5570	092401D000	DFB	09H, 24H, 01H, 0D0H, 00H, 60H, 1FH, 0CCH, 22H, 18H, 00H, 67H, 00H, 0EH, 03H, 0F3H
5580	00C21819C0	DFB	00H, 0C2H, 18H, 19H, 0C0H, 00H, 0E2H, 77H, 88H, 62H, 38H, 01H, 0CCH, 04H, 04H, 1FH

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

5590 F004430019 DFB 0F0H, 04H, 43H, 00H, 19H, 00H, 0C0H, 00H, 77H, 01H, 80H, 12H, 01H, 0C0H, 00H, 00H
55A0 03B00E2000 DFB 03H, 0B0H, 0EH, 20H, 00H, 1FH, 00H, 00H, 00H, 1CH, 80H, 60H, 00H, 00H, 30H, 00H
55B0 8080760180 DFB 80H, 80H, 76H, 01H, 80H, 0C4H, 03H, 10H, 00H, 00H, 03H, 0B8H, 0CH, 48H, 00H, 1CH
55C0 0020001CF0 DFB 00H, 20H, 00H, 1CH, 0F0H, 60H, 30H, 01H, 80H, 00H, 00H, 01H, 0F9H, 80H, 66H, 10H
55D0 184000201C DFB 18H, 40H, 00H, 20H, 1CH, 0E2H, 61H, 96H, 03H, 04H, 00H, 02H, 03H, 6FH, 20H, 86H
55E0 2033008030 DFB 20H, 33H, 00H, 80H, 30H, 01H, 8DH, 82H, 24H, 12H, 20H, 18H, 06H, 04H, 1CH, 0F6H
55F0 4213308000 DFB 42H, 13H, 30H, 80H, 00H, 00H, 00H, 0C7H, 06H, 92H, 06H, 08H, 0C0H, 01H, 83H, 02H
5600 0E301CC866 DFB 0EH, 30H, 1CH, 0C8H, 66H, 60H, 01H, 00H, 83H, 0C3H, 84H, 0CH, 02H, 04H, 40H, 02H
5610 0000F38999 DFB 00H, 00H, 0F3H, 89H, 99H, 0CH, 64H, 00H, 00H, 80H, 02H, 71H, 18H, 64H, 81H, 00H
5620 0060001030 DFB 00H, 60H, 00H, 10H, 30H, 30H, 0E0H, 0C0H, 00H, 80H, 02H, 06H, 18H, 38H, 36H, 70H
5630 18C0400200 DFB 18H, 0C0H, 40H, 02H, 00H, 1EH, 03H, 0EH, 38H, 38H, 00H, 0C0H, 60H, 03H, 06H, 41H
5640 0C46210000 DFB 0CH, 46H, 21H, 00H, 00H, 00H, 00H, 07H, 0CH, 04H, 0CH, 02H, 10H, 00H, 18H, 00H
5650 1070208044 DFB 10H, 70H, 20H, 80H, 44H, 00H, 00H, 18H, 10H, 40H, 40H, 00H, 0C0H, 80H, 00H, 00H

```

```

5660          CRG    5660H
5660          VDATA7:

```

;Voice data for "Error data!"

```

5660 0000000000 DFB 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
5670 0000000000 DFB 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
5680 0000000000 DFB 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
5690 0000000000 DFB 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
56A0 0000000000 DFB 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
56B0 0000000000 DFB 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
56C0 0000000000 DFB 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
56D0 0000000000 DFB 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
56E0 0000000000 DFB 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
56F0 0000000000 DFB 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
5700 0000000000 DFB 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
5710 0000000000 DFB 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
5720 0000000000 DFB 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
5730 0000000000 DFB 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
5740 0000000000 DFB 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
5750 0000000000 DFB 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
5760 0000000000 DFB 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
5770 0000000000 DFB 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
5780 0000000000 DFB 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
5790 0000000000 DFB 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
57A0 0000000000 DFB 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
57B0 0000000000 DFB 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
57C0 0000000000 DFB 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
57D0 0000000000 DFB 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
57E0 0000000000 DFB 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
57F0 0000000000 DFB 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
5800 0000000000 DFB 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
5810 0000000000 DFB 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
5820 4040818101 DFB 40H, 40H, 81H, 81H, 01H, 0C0H, 00H, 00H, 00H, 00H, 01H, 80H, 00H, 10H, 30H, 20H
5830 70003800E4 DFB 70H, 00H, 38H, 00H, 0E4H, 00H, 1CH, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
5840 0000008001 DFB 00H, 00H, 00H, 80H, 01H, 00H, 00H, 17H, 00H, 00H, 42H, 00H, 00H, 00H, 00H, 06H
5850 004F000000 DFB 00H, 4FH, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 05H, 0E1H, 00H, 00H, 00H, 20H
5860 4000000000 DFB 40H, 00H, 00H, 00H, 00H, 00H, 60H, 00H, 00H, 10H, 10H, 10H, 10H, 00H, 00H, 00H
5870 4081E02000 DFB 40H, 81H, 0E0H, 20H, 00H, 00H, 08H, 04H, 04H, 00H, 00H, 00H, 00H, 30H, 00H, 00H
5880 00F0780000 DFB 00H, 0F0H, 78H, 00H, 00H, 01H, 0E0H, 70H, 00H, 00H, 02H, 0F6H, 0F8H, 00H, 01H, 00H
5890 FFE0000101 DFB 0FFH, 0E0H, 00H, 01H, 01H, 0FFH, 80H, 20H, 00H, 03H, 0FFH, 00H, 00H, 00H, 07H, 0F0H
58A0 0000003F80 DFB 00H, 00H, 00H, 3FH, 80H, 0E0H, 00H, 00H, 0FEH, 07H, 00H, 00H, 03H, 0F0H, 1EH, 00H

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

58B0 000FE07C00 DFB 00H, 0FH, 0E0H, 7CH, 00H, 00H, 3FH, 03H, 0F0H, 00H, 00H, 0FCH, 0FH, 0C0H, 00H, 07H  
 58C0 F07E00003F DFB 0F0H, 7EH, 00H, 00H, 3FH, 81H, 0F0H, 00H, 01H, 0FCH, 0FH, 0C0H, 00H, 0FH, 0E0H, 7EH  
 58D0 00007F03E0 DFB 00H, 00H, 7FH, 03H, 0E0H, 00H, 03H, 0F8H, 1FH, 00H, 00H, 1FH, 0C0H, 0F8H, 00H, 00H  
 58E0 FC07C0000F DFB 0FCH, 07H, 0C0H, 00H, 0FH, 0E0H, 3EH, 00H, 00H, 7FH, 03H, 0F0H, 00H, 03H, 0F0H, 1FH  
 58F0 00003F80F8 DFB 00H, 00H, 3FH, 80H, 0F8H, 00H, 01H, 0F8H, 0FH, 80H, 00H, 1FH, 0C0H, 0FCH, 02H, 01H  
 5900 FC0FC0301F DFB 0FCH, 0FH, 0C0H, 30H, 1FH, 0C0H, 0FCH, 03H, 00H, 0FCH, 0FH, 0C0H, 30H, 0FH, 0C0H, 0FCH  
 5910 0300FC0FC0 DFB 03H, 00H, 0FCH, 0FH, 0C0H, 70H, 0FH, 0C0H, 0FCH, 06H, 01H, 0FCH, 0FH, 80H, 60H, 1FH  
 5920 81F80E03F8 DFB 81H, 0F8H, 0EH, 03H, 0F8H, 1FH, 01H, 0C0H, 3FH, 03H, 0F0H, 3EH, 07H, 0E0H, 7CH, 03H  
 5930 00FC0F8060 DFB 00H, 0FCH, 0FH, 80H, 60H, 1FH, 81H, 0F0H, 1CH, 03H, 0F0H, 3EH, 03H, 80H, 7EH, 07H  
 5940 C0700FC0F8 DFB 0C0H, 70H, 0FH, 0C0H, 0F8H, 0CH, 01H, 0F8H, 1FH, 01H, 0C0H, 3FH, 07H, 0C0H, 30H, 0FH  
 5950 C0F80401F8 DFB 0C0H, 0F8H, 04H, 01H, 0F8H, 1FH, 01H, 80H, 3FH, 03H, 0C0H, 10H, 07H, 0E0H, 0F8H, 04H  
 5960 01F81F0080 DFB 01H, 0F8H, 1FH, 00H, 80H, 3FH, 03H, 0E0H, 00H, 07H, 0E0H, 0F8H, 00H, 00H, 0FCH, 0FH  
 5970 00403F81E0 DFB 00H, 40H, 3FH, 81H, 0E0H, 08H, 07H, 0F0H, 3CH, 00H, 00H, 0FEH, 07H, 80H, 00H, 1FH  
 5980 E0700003FC DFB 0E0H, 70H, 00H, 03H, 0FCH, 00H, 00H, 00H, 0FFH, 80H, 00H, 00H, 1FH, 0E0H, 00H, 00H  
 5990 01FE000000 DFB 01H, 0FEH, 00H, 00H, 00H, 1FH, 80H, 00H, 00H, 00H, 0F0H, 1EH, 00H, 00H, 00H, 03H  
 59A0 F80000001F DFB 0F8H, 00H, 00H, 00H, 1FH, 0E0H, 00H, 00H, 00H, 0FFH, 00H, 00H, 00H, 07H, 0FCH, 00H  
 59B0 00021FF000 DFB 00H, 02H, 1FH, 0F0H, 00H, 00H, 00H, 3FH, 0C0H, 00H, 00H, 01H, 0FFH, 00H, 00H, 00H  
 59C0 05FE000000 DFB 05H, 0FEH, 00H, 00H, 00H, 07H, 0FCH, 00H, 00H, 00H, 17H, 0F0H, 00H, 00H, 00H, 1FH  
 59D0 F00000009F DFB 0F0H, 00H, 00H, 00H, 3FH, 0C0H, 00H, 00H, 00H, 7FH, 0C0H, 00H, 00H, 00H, 7FH, 80H  
 59E0 0000007F80 DFB 00H, 00H, 00H, 7FH, 80H, 00H, 00H, 02H, 0FFH, 80H, 00H, 03H, 0FFH, 0FFH, 00H, 00H  
 59F0 07FFC00000 DFB 07H, 0FFH, 0C0H, 00H, 00H, 3FH, 0FCH, 00H, 00H, 00H, 7FH, 0E0H, 00H, 00H, 01H, 0FFH  
 5A00 80000007FF DFB 80H, 00H, 00H, 07H, 0FFH, 00H, 00H, 00H, 1FH, 0FCH, 00H, 00H, 00H, 7FH, 0F0H, 00H  
 5A10 0000FFE000 DFB 00H, 00H, 0FFH, 0E0H, 00H, 00H, 00H, 0FFH, 0C0H, 00H, 00H, 01H, 0FFH, 0C0H, 00H, 00H  
 5A20 01FFC00000 DFB 01H, 0FFH, 0C0H, 00H, 00H, 01H, 0FFH, 0C0H, 00H, 00H, 01H, 0FFH, 0C0H, 00H, 00H, 00H  
 5A30 FFC0020000 DFB 0FFH, 0C0H, 02H, 00H, 00H, 7FH, 0E0H, 0FH, 00H, 00H, 1FH, 0F0H, 0FH, 00H, 3EH, 0FH  
 5A40 F807803C07 DFB 0F8H, 07H, 80H, 3CH, 07H, 0F8H, 07H, 80H, 3CH, 03H, 0FCH, 03H, 00H, 3CH, 01H, 0FFH  
 5A50 800000001F DFB 80H, 00H, 00H, 00H, 1FH, 0F0H, 00H, 00H, 00H, 03H, 0FEH, 00H, 00H, 00H, 00H, 7FH  
 5A60 C000000007 DFB 0C0H, 00H, 00H, 00H, 07H, 0F0H, 80H, 00H, 0CH, 00H, 0FFH, 0F0H, 00H, 07H, 0C0H, 07H  
 5A70 FF00003C00 DFB 0FFH, 00H, 00H, 3CH, 00H, 3FH, 0F8H, 00H, 03H, 80H, 01H, 0FFH, 0C0H, 00H, 4EH, 00H  
 5A80 0FFE000010 DFB 0FH, 0FEH, 00H, 00H, 10H, 00H, 7FH, 0F8H, 00H, 00H, 0C0H, 01H, 0FFH, 0C0H, 00H, 16H  
 5A90 000FFF0000 DFB 00H, 0FH, 0FFH, 00H, 00H, 00H, 00H, 3FH, 0FEH, 00H, 00H, 00H, 00H, 5FH, 0ECH, 00H  
 5AA0 00000027A0 DFB 00H, 00H, 00H, 27H, 0A0H, 00H, 00H, 00H, 00H, 0FH, 80H, 00H, 00H, 00H, 00H, 1BH  
 5AB0 8000000000 DFB 80H, 00H, 00H, 00H, 00H, 0FH, 0C0H, 00H, 00H, 00H, 00H, 00H, 67H, 60H, 00H, 00H, 00H  
 5AC0 0037A00000 DFB 00H, 37H, 0A0H, 00H, 00H, 00H, 00H, 0FH, 0F0H, 00H, 00H, 00H, 00H, 0FH, 0E8H, 00H  
 5AD0 00000005FC DFB 00H, 00H, 00H, 05H, 0FCH, 00H, 00H, 00H, 00H, 03H, 0FEH, 00H, 00H, 00H, 00H, 00H  
 5AE0 1280000000 DFB 12H, 80H, 00H, 00H, 00H, 00H, 01H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H  
 5AF0 0000000000 DFB 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H  
 5B00 0000000000 DFB 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H  
 5B10 0000000000 DFB 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 04H, 70H, 00H  
 5B20 81040000DD DFB 81H, 04H, 00H, 00H, 0DDH, 0FDH, 80H, 70H, 0C6H, 00H, 00H, 0CH, 73H, 84H, 1EH, 0C0H  
 5B30 18000031C3 DFB 18H, 00H, 00H, 31H, 0C3H, 00H, 00H, 00H, 00H, 80H, 00H, 00H, 00H, 00H, 00H, 00H  
 5B40 0C40000000 DFB 0CH, 40H, 00H, 00H, 00H, 98H, 00H, 00H, 00H, 02H, 01H, 00H, 00H, 00H, 00H, 00H  
 5B50 0004810000 DFB 00H, 04H, 81H, 00H, 00H, 00H, 04H, 42H, 00H, 00H, 00H, 00H, 00H, 00H, 12H, 00H  
 5B60 0000000120 DFB 00H, 00H, 00H, 01H, 20H, 00H, 00H, 00H, 00H, 00H, 00H, 33H, 08H, 00H, 00H, 04H, 44H  
 5B70 32C0000000 DFB 32H, 0C0H, 00H, 00H, 00H, 00H, 8FH, 0F1H, 00H, 00H, 00H, 00H, 26H, 0F3H, 00H, 00H  
 5B80 0040046760 DFB 00H, 40H, 04H, 67H, 60H, 00H, 00H, 00H, 00H, 1DH, 0CCH, 00H, 00H, 06H, 40H, 27H  
 5B90 FF800008C0 DFB 0FFH, 80H, 00H, 08H, 0C0H, 00H, 5FH, 78H, 00H, 03H, 39H, 00H, 03H, 7FH, 0C0H, 00H  
 5BA0 05E800067F DFB 05H, 0E8H, 00H, 06H, 7FH, 0C0H, 00H, 04H, 0FEH, 00H, 03H, 3FH, 0E0H, 00H, 00H, 0F3H  
 5BB0 0000677800 DFB 00H, 00H, 67H, 78H, 00H, 00H, 06H, 60H, 00H, 00H, 8CH, 00H, 00H, 00H, 00H, 00H  
 5BC0 0000000000 DFB 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H  
 5BD0 0000000000 DFB 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H  
 5BE0 0000000000 DFB 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H  
 5BF0 0000000000 DFB 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

5C00	0000000000	DFB	00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
5C10	0000000000	DFB	00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
5C20	0000000000	DFB	00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
5C30	0000000000	DFB	00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
5C40	0000000000	DFB	00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
5C50	0000000000	DFB	00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
5C60	0000000000	DFB	00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
5C70	0000000000	DFB	00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
5C80	0000000000	DFB	00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H
5C90	00184018FD	DFB	00H, 18H, 40H, 18H, 0F0H, 00H, 00H, 00H, 7FH, 7FH, 0F8H, 00H, 00H, 00H, 00H, 00H, 00H
5CA0	0000610000	DFB	00H, 00H, 61H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 20H, 00H, 00H, 00H, 00H, 00H, 00H
5CB0	23E0000000	DFB	23H, 0E0H, 00H, 00H, 00H, 00H, 0CH, 00H, 00H, 20H, 00H, 60H, 00H, 10H, 00H, 00H, 00H
5CC0	1800000000	DFB	18H, 00H, 00H, 00H, 00H, 0CAH, 42H, 80H, 00H, 00H, 80H, 11H, 02H, 00H, 00H, 00H, 00H
5CD0	0C00222300	DFB	0CH, 00H, 22H, 23H, 00H, 00H, 00H, 00H, 00H, 10H, 10H, 00H, 00H, 00H, 00H, 00H, 02H
5CE0	1000000000	DFB	10H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 00H, 01H, 88H, 00H, 00H, 00H, 00H
5CF0	0000600000	DFB	00H, 00H, 60H, 00H, 00H, 00H, 00H, 03H, 0B0H, 00H, 00H, 00H, 00H, 07H, 0E0H, 00H, 00H
5D00	0000000FE0	DFB	00H, 00H, 00H, 0FH, 0E0H, 00H, 00H, 00H, 00H, 7FH, 0C0H, 00H, 00H, 00H, 00H, 00H, 0FFH
5D10	8000000003	DFB	80H, 00H, 00H, 00H, 03H, 0FFH, 00H, 03H, 80H, 00H, 0FH, 0FCH, 00H, 0FH, 00H, 00H, 00H
5D20	3FF0007C00	DFB	3FH, 0F0H, 00H, 7CH, 00H, 00H, 0FFH, 0C0H, 00H, 0F0H, 00H, 03H, 0FFH, 00H, 03H, 0C0H, 00H
5D30	000FFC001F	DFB	00H, 0FH, 0FCH, 00H, 1FH, 00H, 00H, 3FH, 0E0H, 00H, 7CH, 00H, 00H, 0FFH, 00H, 00H, 00H
5D40	600003FE00	DFB	60H, 00H, 03H, 0FEH, 00H, 03H, 80H, 00H, 1FH, 0F0H, 00H, 12H, 00H, 00H, 7FH, 00H, 00H
5D50	00100003F8	DFB	00H, 10H, 00H, 03H, 0F8H, 00H, 00H, 00H, 00H, 1FH, 80H, 04H, 00H, 00H, 00H, 0FCH, 00H
5D60	00F8000007	DFB	00H, 0F8H, 00H, 00H, 07H, 0C0H, 0FH, 00H, 70H, 00H, 3EH, 00H, 0F8H, 07H, 00H, 01H, 00H
5D70	F00F80F000	DFB	0F0H, 0FH, 80H, 0F0H, 00H, 1FH, 00H, 78H, 07H, 80H, 40H, 0F8H, 07H, 0C0H, 78H, 04H, 00H
5D80	0F807C0780	DFB	0FH, 80H, 7CH, 07H, 80H, 20H, 7CH, 03H, 0E0H, 3CH, 03H, 07H, 0C0H, 3EH, 03H, 0C0H, 00H
5D90	303E01F01E	DFB	30H, 3EH, 01H, 0F0H, 1EH, 01H, 81H, 0F0H, 1FH, 01H, 0E0H, 1EH, 1FH, 00H, 0F0H, 0FH, 00H
5DA0	01C0F80F80	DFB	01H, 0C0H, 0F8H, 0FH, 80H, 0F0H, 1CH, 0FH, 80H, 0F8H, 07H, 0C0H, 0C0H, 7CH, 07H, 0C0H, 00H
5DB0	780E07C07C	DFB	78H, 0EH, 07H, 0C0H, 7CH, 07H, 80H, 0E0H, 7CH, 07H, 0E0H, 3EH, 02H, 03H, 0E0H, 3EH, 00H
5DC0	03C0703E03	DFB	03H, 0C0H, 70H, 3EH, 03H, 0E0H, 3CH, 07H, 03H, 0E0H, 3EH, 03H, 0C0H, 70H, 3EH, 07H, 00H
5DD0	E03C0703E0	DFB	0E0H, 3CH, 07H, 03H, 0E0H, 3EH, 01H, 0C0H, 70H, 1FH, 03H, 0E0H, 1CH, 06H, 01H, 0F0H, 00H
5DE0	7E03C0701F	DFB	7EH, 03H, 0C0H, 70H, 1FH, 03H, 0E0H, 3CH, 07H, 01H, 0F0H, 3EH, 01H, 0E0H, 60H, 3FH, 00H
5DF0	07E03C0701	DFB	07H, 0E0H, 3CH, 07H, 01H, 0F0H, 3EH, 03H, 0C0H, 60H, 1EH, 07H, 0C0H, 3CH, 05H, 01H, 00H
5E00	E07C01C060	DFB	0E0H, 7CH, 01H, 0C0H, 60H, 3EH, 07H, 0C0H, 3CH, 07H, 03H, 0E0H, 7CH, 03H, 80H, 20H, 00H
5E10	3E07C0380E	DFB	3EH, 07H, 0C0H, 3EH, 0EH, 03H, 0E0H, 7CH, 07H, 80H, 0C0H, 3EH, 0FH, 0C0H, 78H, 0CH, 00H
5E20	07C0FC0781	DFB	07H, 0C0H, 0FCH, 07H, 81H, 80H, 0F8H, 1FH, 80H, 0F8H, 1EH, 0FH, 81H, 0F0H, 0FH, 01H, 00H
5E30	40F81F00F0	DFB	40H, 0F8H, 1FH, 00H, 0F0H, 1EH, 1FH, 03H, 0E0H, 1EH, 03H, 01H, 0F0H, 3EH, 03H, 0E0H, 00H
5E40	303E07E038	DFB	30H, 3EH, 07H, 0E0H, 3EH, 02H, 03H, 0C0H, 0F8H, 03H, 80H, 00H, 7CH, 0FH, 0C0H, 78H, 00H
5E50	0C0F81F80F	DFB	0CH, 0FH, 81H, 0F8H, 0FH, 00H, 00H, 0F8H, 1FH, 00H, 0F0H, 00H, 1FH, 03H, 0E0H, 1EH, 00H
5E60	0101E03E01	DFB	01H, 01H, 0E0H, 3EH, 01H, 0C0H, 00H, 3EH, 07H, 0E0H, 3EH, 00H, 07H, 0C0H, 0F8H, 03H, 00H
5E70	80807C1F00	DFB	80H, 80H, 7CH, 1FH, 00H, 0F8H, 00H, 0FH, 81H, 0F0H, 0EH, 00H, 01H, 0F0H, 3EH, 00H, 00H
5E80	E0003E07C0	DFB	0E0H, 00H, 3EH, 07H, 0C0H, 3CH, 0EH, 03H, 0E0H, 0F8H, 07H, 0C0H, 40H, 7CH, 0FH, 80H, 00H
5E90	78080F81F0	DFB	78H, 08H, 0FH, 81H, 0F0H, 0EH, 00H, 01H, 0F0H, 3EH, 00H, 30H, 10H, 1FH, 07H, 0E0H, 00H
5EA0	380203E07C	DFB	38H, 02H, 03H, 0E0H, 7CH, 03H, 0C0H, 40H, 7EH, 0FH, 80H, 78H, 04H, 07H, 0C1H, 0F8H, 00H
5EB0	070000F81F	DFB	07H, 00H, 00H, 0F8H, 1FH, 00H, 50H, 10H, 0FH, 03H, 0F0H, 0EH, 00H, 01H, 0F0H, 3EH, 00H
5EC0	01C0001F07	DFB	01H, 0C0H, 00H, 1FH, 07H, 0C0H, 1CH, 00H, 03H, 0E0H, 7CH, 03H, 0C0H, 00H, 7CH, 0FH, 00H
5ED0	80380007C0	DFB	80H, 38H, 00H, 07H, 0C0H, 0F8H, 07H, 80H, 80H, 0F8H, 1FH, 80H, 0F0H, 00H, 0FH, 81H, 00H
5EE0	F00F0000F8	DFB	0F0H, 0FH, 00H, 00H, 0F8H, 1FH, 00H, 0E0H, 00H, 0FH, 81H, 0F0H, 07H, 00H, 00H, 78H, 00H
5EF0	1F00600007	DFB	1FH, 00H, 60H, 00H, 07H, 0C1H, 0F8H, 05H, 00H, 00H, 3CH, 0FH, 80H, 38H, 04H, 03H, 00H
5F00	E07C018000	DFB	0E0H, 7CH, 01H, 80H, 00H, 1FH, 03H, 0E0H, 0CH, 00H, 00H, 0F8H, 1FH, 00H, 30H, 00H, 00H
5F10	03E07C0180	DFB	03H, 0E0H, 7CH, 01H, 80H, 00H, 0FH, 81H, 0F0H, 04H, 00H, 00H, 3EH, 07H, 0C0H, 4EH, 00H
5F20	0000F81F00	DFB	00H, 00H, 0F8H, 1FH, 00H, 10H, 00H, 01H, 0F0H, 3EH, 03H, 00H, 00H, 01H, 0F0H, 7CH, 00H
5F30	01800001F0	DFB	01H, 80H, 00H, 01H, 0F0H, 7CH, 03H, 80H, 00H, 00H, 0F0H, 3EH, 01H, 0C0H, 00H, 00H, 00H
5F40	7C1F80E000	DFB	7CH, 1FH, 80H, 0E0H, 00H, 00H, 1FH, 07H, 0F8H, 1CH, 00H, 80H, 03H, 0E0H, 0FEH, 03H, 00H
5F50	C020043E0C	DFB	0C0H, 20H, 04H, 3EH, 0CH, 0F0H, 3EH, 02H, 80H, 00H, 0F0H, 07H, 0C0H, 0F0H, 0EH, 00H, 00H

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

5F60	03E01F01F0	DFB	03H,0E0H,1FH,01H,0F0H,38H,00H,83H,0C0H,1FH,00H,0F8H,18H,00H,0C1H,0E0H
5F70	07803C0600	DFB	07H,80H,3CH,06H,00H,20H,7CH,01H,0E0H,07H,80H,38H,00H,07H,0C0H,1EH
5F80	007800C000	DFB	00H,78H,00H,0C0H,00H,1EH,00H,78H,01H,0F0H,03H,00H,00H,3CH,00H,0F8H
5F90	01E0000000	DFB	01H,0E0H,00H,00H,00H,3CH,00H,0F8H,00H,3CH,00H,00H,00H,0FH,20H,3BH
5FA0	C007800800	DFB	0C0H,07H,80H,08H,00H,01H,0F3H,00H,3CH,00H,7CH,00H,00H,00H,07H,0F8H
5FB0	00F0000600	DFB	00H,0F0H,00H,06H,00H,00H,00H,0FH,78H,00H,01H,80H,00H,00H,00H,00H
5FC0	00C7000000	DFB	00H,0C7H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H
5FD0	0000000000	DFB	00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H
5FE0	0000000000	DFB	00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H
5FF0	0000000000	DFB	00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H
6000	0000000000	DFB	00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H
6010	0000000000	DFB	00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H
6020	0000000000	DFB	00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H
6030	0000000000	DFB	00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H
6040	0000000000	DFB	00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H
6050	0000000000	DFB	00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H
6060	0000000000	DFB	00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H
6070	0000000000	DFB	00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H
6080	0000000000	DFB	00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H
6090	0000000000	DFB	00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H
60A0	0000000000	DFB	00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H
60B0	0000000000	DFB	00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H
60C0	0000000000	DFB	00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H
60D0	0000000000	DFB	00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H
60E0	0000000000	DFB	00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H
60F0	0000000000	DFB	00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H
6100	0000000000	DFB	00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H
6110	0000000000	DFB	00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H
6120	0000000000	DFB	00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H
6130	0000000000	DFB	00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H
6140	0000000000	DFB	00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H
6150	0000000000	DFB	00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H
6160	0000000000	DFB	00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H
6170	0000000000	DFB	00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H
6180	0000000000	DFB	00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H
6190	0000000000	DFB	00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H
61A0	0000000000	DFB	00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H
61B0	0000000000	DFB	00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H
61C0	0000000000	DFB	00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H
61D0	0000000000	DFB	00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H
61E0	0000000000	DFB	00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H
61F0	0000000000	DFB	00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H
6200	0000000000	DFB	00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H
6210	0000000000	DFB	00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H
6220	0000000000	DFB	00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H
6230	0000000000	DFB	00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H
6240	0000000000	DFB	00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H
6250	0000000000	DFB	00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

8000

ORG 8000H

```
*****  
;* All buffer for operation *  
*****
```


```
8000 RINGCNT: DFS 1 ;Ring counter buffer  
8001 LASTHR: DFS 1 ;Last Hour buffer  
8002 LASTMIN: DFS 1 ;Last minute buffer  
8003 LASTSEC: DFS 1 ;Last second buffer  
8004 BLINK: DFS 1 ;LCD Blink buffer  
8005 F HOUR: DFS 1 ;First Hour buffer  
8006 SYSPAG: DFS 1 ;System flag buffer  
8007 NOWBUFF: DFS 2 ;Now equipment buffer  
8009 KEYIN: DFS 1 ;Keyin buffer  
800A COUNT: DFS 1 ;Counter buffer  
800B SUM: DFS 1 ;Summation buffer  
800C GET: DFS 6 ;Password Getting buffer  
8012 EQUIP: DFS 1 ;Equipment buffer  
8013 STAT: DFS 1 ;On - off statistics buffer  
8014 WCONTRL: DFS 1 ;Control word buffer  
8015 NOWTIME: DFS 2 ;Now time buffer  
8017 TIME1: DFS 4 ;On - off time buffer of equipment 1  
801B TIME2: DFS 4 ;On - off time buffer of equipment 2  
801F TIME3: DFS 4 ;On - off time buffer of equipment 3  
8023 TIME4: DFS 4 ;On - off time buffer of equipment 4  
8027 TIME5: DFS 4 ;On - off time buffer of equipment 5  
802B TIME6: DFS 4 ;On - off time buffer of equipment 6  
802F TIME7: DFS 4 ;On - off time buffer of equipment 7  
8033 TIME8: DFS 4 ;On - off time buffer of equipment 8  
  
0000 END
```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

0183	ALARM	0198	ALWEND	0A2E	ASCII
0A0F	ASCINC	0DE0	ASCTAB	0A14	BCD
8004	BLINK	0199	CHECK	0607	CHECK2
0618	CHECK3	0207	CHK1RET	025D	CHK2RET
02B3	CHK3RET	0309	CHK4RET	035F	CHK5RET
03B5	CHK6RET	040B	CHK7RET	0461	CHK8RET
0462	CHKCLR	01B2	CHKE1	0208	CHKE2
025E	CHKE3	02B4	CHKE4	030A	CHKE5
0360	CHKE6	03B6	CHKE7	040C	CHKE8
0741	CHKEND1	0830	CHKEND2	07BB	CHKHOUR2
06CD	CHKH_ON	0954	CHKKEYTIME2	09A8	CHKKEYTIME3
0818	CHKH2	01C5	CHKON1	021B	CHKON2
0271	CHKON3	02C7	CHKON4	031D	CHKON5
0373	CHKON6	03C9	CHKON7	041F	CHKON8
0648	CHKPWD	0729	CHKTIME2	0115	CLEAR
0595	CLRFAG	03BA	CLRSCR	047A	CLRTIME
047F	CONTRL	800A	COUNT	0CEC	DATA1
0D10	DATA10	0D20	DATA11	0D30	DATA12
0D40	DATA13	0D50	DATA14	0D60	DATA15
0D70	DATA16	0CF0	DATA2	0CF4	DATA3
0CF8	DATA4	0CFC	DATA5	0D00	DATA6
0D04	DATA7	0D08	DATA8	0D0C	DATA9
0D80	DATAERR	0B8D	DELAY	0B91	DELAY1
0B9A	DETIME	0AD1	DLAYHA	0AD3	DLAYHA1
0AD5	DLAYHA2	0B70	DSPLCD	0B9E	DT1
0BA2	DT2	0BA6	DT3	0A2D	ENDBCD
06F6	ENDCHK1	07E5	ENDCHK2	047E	ENDCHKCLR
087E	ENDDONE	059D	ENDRING	8012	EQUIP
0AE5	ERRSND	0D9E	ERRTAB	0A1C	FBCD
8005	FHOUR	0D90	FRONT	800C	GET
05E1	GETCODE	0657	GETDATA	0500	GETDTMF
05AD	GETPWD	0519	GETRING	0B3B	GOTO
0ABF	HANA	0AC3	HANA1	0ACA	HANA2
06D9	HFIRST	07C7	HFIRST2	00A4	HOUR
06E3	HSECOND	07D1	HSECOND2	07B8	H_OFF
06CA	H_ONTIME	0B1D	INITLCD	00B1	INTC
0DD4	KEY	8009	KEYIN	0A02	KEYINC
0B01	KEYSND	8001	LASTHR	8002	LASTMIN
8003	LASTSEC	0ADF	LEVBL	0100	MAIN
0735	MFIRST1	0824	MFIRST2	00A1	MILLI
00A3	MIN	073C	MSECOND1	082B	MSECOND2
0815	M_OFF	0726	M_ONTIME	0802	NEXT_OFF
0713	NEXT_ON	0552	NOT23	0564	NOT59
0917	NOT5959K	08EB	NOT59K	0904	NOT59SK
08AE	NOTCON	8007	NOWBUFF	8015	NOWTIME
01EE	OFF1	0244	OFF2	029A	OFF3
02F0	OFF4	0346	OFF5	039C	OFF6
03F2	OFF7	0448	OFF8	084D	OFFCHK
07E0	OFFH1	0785	OFFTIME	0788	OFFTIME1
06F1	OH1	0AB5	OLDSONG	075E	ONCHK
0692	ONTIME	067A	OVER8	0050	PA
0054	PAC	0DEC	PASSWD	0030	PD
0080	PDATA	0034	PDC	0040	PE
0044	PEC	0084	PREAD	0082	PSING

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

0647	PWDEND	0000	PWDLAY	0002	PWDLAY1
0B43	READ	0D93	REAR	0DA6	RIEAM
0A8D	RING	0A8B	RINGBK	059E	RINGCHK
052C	RINGCLR	8000	RINGCNT	013E	RTC
0571	SAVRING	0A28	SBCD	08CE	SCANK
092C	SCANK1	0975	SCANK2	0980	SCANK3
09C9	SCANK4	09FA	SCANK5	00A2	SEC
0BB3	SHOW	0D96	SNGTAB	0A76	SONG
0A57	SOUND	0A59	SOUND1	0A69	SOUND2
0A6C	SOUND3	0A72	SOUND4	0AA9	SQWAVE
8013	STAT	800B	SUM	8006	SYSFAG
A000	SYSSTK	0C4C	TAB1	0CDC	TAB10
0C5C	TAB2	0C6C	TAB3	0C7C	TAB4
0C8C	TAB5	0C9C	TAB6	0CAC	TAB7
0CBC	TAB8	0CCC	TAB9	8017	TIME1
801B	TIME2	801F	TIME3	8023	TIME4
8027	TIME5	802B	TIME6	802F	TIME7
8033	TIME8	0B11	TITLE	0AA3	TOBE
0AEF	UFO	0AF1	UFO1	0AF7	UFO2
0E60	VDATA1	1A60	VDATA2	2660	VDATA3
3260	VDATA4	3E60	VDATA5	4A60	VDATA6
5660	VDATA7	0A35	VOICE	0A37	VOICE1
0A39	VOICE2	0A3C	VOICE3	0A45	VOICE4
0A51	VOICED	0A53	VOICED1	8014	WCONTRL
012D	WORK	0B4A	WRBYTE	0B66	WRL
0B53	WRLINE	0B64	WRLM	0178	WRMASK
017A	WRMASK1	0630	WRONG		



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

54244/74244 Octal Buffers/Line Drivers/Line Receivers

	Schottky TTL			High-Speed TTL			Low-Power Schottky TTL			Standard TTL			Low-Power TTL			
	Device Type	Package			Device Type	Package			Device Type	Package			Device Type	Package		
		C	P	MCF		C	P	MCF		C	P	MCF		C	P	MCF
T. I.									SN54LS244	J						
									SN74LS244	J	N					
FAIRCHILD																
MOTOROLA																
N. S. C.																
PHILIPS																
SIGNETICS																
SIEMENS																
FUJITSU																
HITACHI																
mitsubishi																
NEC																
TOSHIBA																

Electrical Characteristics SN54LS244/SN74LS244

absolute maximum ratings over operating free-air temperature range			
Supply voltage, V <sub>CC</sub>	7V	Operating free-air temperature range	SN54LS 55°C to 125°C
Input voltage	5.5V	temperature range	SN74LS 0°C to 70°C
Intermittent voltage	9.5V	Storage temperature range	-65°C to 150°C

recommended operating conditions							
	LSB4LS244		SN74LS244		UNIT		
	MIN	NOM	MAX	MIN	NOM	MAX	
Supply voltage, V <sub>CC</sub>	4.5	5	5.5	4.75	5	5.25	V
High-level output current, I <sub>OH</sub>			12			15	mA
Low-level output current, I <sub>OL</sub>			12			24	mA
Operating free-air temperature, T <sub>a</sub>	0		125	0		70	°C


electrical characteristics over recommended operating free-air temperature range (unless otherwise noted)

PARAMETER	TEST CONDITIONS †	SN74LS			UNIT
		MIN	TYP ‡	MAX	
V <sub>IH</sub> High-level input voltage			2		V
V <sub>IL</sub> Low-level input voltage				0.8	V
V <sub>IK</sub> Input clamp voltage	V <sub>CC</sub> = MIN, I <sub>I</sub> = -18mA			-1.8	V
V <sub>OH</sub> High-level output voltage	V <sub>CC</sub> = MIN, V <sub>IH</sub> = 2V, V <sub>IL</sub> = V <sub>ILmax</sub> , I <sub>OH</sub> = -3mA	2.4	3.4		V
	V <sub>CC</sub> = MIN, V <sub>IH</sub> = 2V, V <sub>IL</sub> = 0.8V, I <sub>OH</sub> = MAX		2		V
V <sub>OL</sub> Low-level output voltage	V <sub>CC</sub> = MIN, V <sub>IH</sub> = 2V, V <sub>IL</sub> = V <sub>ILmax</sub> , I <sub>OL</sub> = 18mA		0.4		V
	V <sub>CC</sub> = MIN, V <sub>IH</sub> = 2V, V <sub>IL</sub> = V <sub>ILmax</sub> , I <sub>OL</sub> = 24mA			0.3	V
I <sub>OZH</sub> Off-state output current, high-level voltage applied	V <sub>CC</sub> = MAX, V <sub>IH</sub> = 2V, V <sub>OL</sub> = 0.4V			20	µA
I <sub>OZL</sub> Off-state output current, low-level voltage applied	V <sub>CC</sub> = MAX, V <sub>IH</sub> = 2V, V <sub>OL</sub> = 0.4V			-20	µA
I <sub>I</sub> Input current at maximum input voltage	V <sub>CC</sub> = MAX, V <sub>I</sub> = 2V			0.1	mA
I <sub>IH</sub> High-level input current, any input	V <sub>CC</sub> = MAX, V <sub>I</sub> = 2.7V			20	µA
I <sub>IL</sub> Low-level input current	V <sub>CC</sub> = MAX, V <sub>IL</sub> = 0.8V			-2	mA
I <sub>OS</sub> Short-circuit output current †	V <sub>CC</sub> = MAX	-40		-225	mA
I <sub>CC</sub> Supply current	Outputs high	All	13	23	mA
	Outputs low	LS244	27	46	
	All outputs disabled	LS244	32	54	

switching characteristics, V<sub>CC</sub> 5V, T<sub>a</sub> 25°C

PARAMETER	TEST CONDITIONS	MIN	TYP	MAX	UNIT
t <sub>PLH</sub> Propagation delay time, low-to-high-level output			9	14	ns
t <sub>PML</sub> Propagation delay time, high-to-low-level output	C <sub>L</sub> = 45pF, R <sub>L</sub> = 657Ω, See Note 2		12	18	ns
t <sub>PZL</sub> Output enable time to low level			20	30	ns
t <sub>PZH</sub> Output enable time to high level			15	23	ns
t <sub>PL2</sub> Output enable time from low level	C <sub>L</sub> = 50pF, R <sub>L</sub> = 657Ω, See Note 2		15	25	ns
t <sub>PH2</sub> Output enable time from high level			10	18	ns

Pin Assignment (Top View)



SN54LS244 (J) SN74LS244 (J, N)

† For conditions shown as MIN or MAX, use the appropriate value specified under recommended operating conditions.  
 ‡ All typical values are at V<sub>CC</sub> 5V, T<sub>a</sub> 25°C.  
 § Not more than one output should be shorted at a time and duration of the short-circuit should not exceed one second.  
 NOTE 2: Load circuit and voltage wave forms are shown on page 3-11.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 ไม่สามารถใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

54373/74373 Octal D-Type Transparent Latches and Edge-Triggered Flip-Flops

	Schottky TTL				High-Speed TTL				Low-Power Schottky TTL				Standard TTL				Low-Power TTL				
	Device Type		Package		Device Type		Package		Device Type		Package		Device Type		Package		Device Type		Package		
	C	P	M	CF	C	P	M	CF	C	P	M	CF	C	P	M	CF	C	P	M	CF	
T.I.	SN54S373	J(D)							SN54LS373	J(E)											
	SN74S373	J(DNO)							SN74LS373	J(E,N)											
FAIRCHILD																					
MOTOROLA																					
N.S.C.																					
PHILIPS																					
SIGNETICS																					
SIEMENS																					
FUJITSU																					
HITACHI																					
mitsubishi																					
NEC																					
TOSHIBA																					

Electrical Characteristics SN54LS373/SN74LS373

absolute maximum ratings over operating free-air temperature range

Supply voltage, V <sub>CC</sub>	TV	Operating free-air temperature range	SN54LS	-55°C to 125°C
Output voltage	TV	Storage temperature range	SN74LS	0°C to 70°C
				-65°C to 150°C

recommended operating conditions

	SN54LS373			SN74LS373			UNIT
	MIN	NOM	MAX	MIN	NOM	MAX	
Supply voltage, V <sub>CC</sub>	4.5	5	5.5	4.75	5	5.25	V
High-level output current, I <sub>OH</sub>			-1			-2.6	mA
High-level output voltage, V <sub>OH</sub>			5.5			5.5	V
Pulse width, t <sub>w</sub>	Clock enable high	15		15			ns
	Clock enable low	15		15			ns
Setup time, t <sub>SETUP</sub>	0		0	0		0	ns
Hold time, t <sub>HOLD</sub>	10		10	10		10	ns
Operating free-air temperature, T <sub>A</sub>	-55		125	0		70	°C

electrical characteristics over recommended operating free-air temperature range (unless otherwise noted)

PARAMETER	TEST CONDITIONS	MIN	TYP	MAX	UNIT	
V <sub>IH</sub> High-level input voltage		2			V	
V <sub>IL</sub> Low-level input voltage			0.8		V	
V <sub>IK</sub> Input clamp voltage	V <sub>CC</sub> = MIN, I <sub>I</sub> = -16mA			-1.5	V	
V <sub>OH</sub> High-level output voltage	V <sub>CC</sub> = MIN, V <sub>IH</sub> = 2V, V <sub>IL</sub> = V <sub>IL</sub> max, I <sub>OH</sub> = MAX	2.4	3.1		V	
V <sub>OL</sub> Low-level output voltage	V <sub>CC</sub> = MIN, V <sub>IH</sub> = 2V, V <sub>IL</sub> = V <sub>IL</sub> max, I <sub>OL</sub> = 24mA		0.35	0.5	V	
I <sub>OZH</sub> Off-state output current, high-level voltage specified	V <sub>CC</sub> = MAX, V <sub>IH</sub> = 2V, V <sub>O</sub> = 2.7V			20	μA	
I <sub>OZL</sub> Off-state output current, low-level voltage specified	V <sub>CC</sub> = MAX, V <sub>IH</sub> = 2V, V <sub>O</sub> = 0.4V			-20	μA	
I <sub>I</sub> Input current at maximum input voltage	V <sub>CC</sub> = MAX, V <sub>I</sub> = 2V			0.1	mA	
I <sub>IH</sub> High-level input current	V <sub>CC</sub> = MAX, V <sub>I</sub> = 2.7V			20	μA	
I <sub>IL</sub> Low-level input current	V <sub>CC</sub> = MAX, V <sub>I</sub> = 0.4V			-0.6	mA	
I <sub>OS</sub> Short-circuit output current	V <sub>CC</sub> = MAX			-30	-130	mA
I <sub>CC</sub> Supply current	V <sub>CC</sub> = MAX, Output control at 1.4V			24	40	mA

switching characteristics, V<sub>CC</sub> = 5V, T<sub>A</sub> = 25°C



PARAMETER	FROM (INPUT)	TO (OUTPUT)	TEST CONDITIONS	MIN	TYP	MAX	UNIT
t <sub>PROP</sub>							ns
t <sub>PLH</sub>	Data	Any 0	C <sub>L</sub> = 45pF, R <sub>L</sub> = 667Ω, See Notes 2 and 3		12	18	ns
t <sub>PHL</sub>					12	18	ns
t <sub>PLZ</sub>	Clock or enable	Any 0			20	30	ns
t <sub>PHZ</sub>	Output	Any 0		15	28	ns	
t <sub>PZL</sub>	Control	Any 0		25	38	ns	
t <sub>PHZ</sub>	Output	Any 0	C <sub>L</sub> = 5pF, R <sub>L</sub> = 667Ω, See Note 3		12	20	ns
t <sub>PZL</sub>	Control	Any 0		15	25	ns	

† For conditions shown as MIN or MAX, use the appropriate value specified under recommended operating conditions.

‡ All input values are at V<sub>CC</sub> = 5V, T<sub>A</sub> = 25°C.

§ Not more than one output should be shorted at a time and duration of the short circuit should not exceed one second.

Pin Assignments (Top View)



NOTES: 2. Maximum clock frequency is tested with all outputs loaded.  
3. See load circuits and waveforms on page 3-11.

t<sub>PROP</sub> propagation delay time  
t<sub>PLH</sub> propagation delay time, low-to-high-level output  
t<sub>PHL</sub> propagation delay time, high-to-low-level output  
t<sub>PZL</sub> output enable time to high level  
t<sub>PHZ</sub> output disable time from high level  
t<sub>PZL</sub> output disable time from low level

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อ  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดลอกเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



## LM386 Low Voltage Audio Power Amplifier

### General Description

The LM386 is a power amplifier designed for use in low voltage consumer applications. The gain is internally set to 20 to keep external part count low, but the addition of an external resistor and capacitor between pins 1 and 8 will increase the gain to any value up to 200.

The inputs are ground referenced while the output is automatically biased to one half the supply voltage. The quiescent power drain is only 24 milliwatts when operating from a 6 volt supply, making the LM386 ideal for battery operation.

### Features


- Battery operation
- Minimum external parts
- Wide supply voltage range 4V-12V or 5V-18V
- Low quiescent current drain 4 mA

- Voltage gains from 20 to 200
- Ground referenced input
- Self-centering output quiescent voltage
- Low distortion
- Eight pin dual-in-line package


### Applications

- AM-FM radio amplifiers
- Portable tape player amplifiers
- Intercoms
- TV sound systems
- Line drivers
- Ultrasonic drivers
- Small servo drivers
- Power converters

### Equivalent Schematic and Connection Diagrams



Dual-In-Line and Small Outline Packages




Top View

Order Number LM386M-1, LM386N-1, LM386N-3 or LM386N-4  
See NS Package Number MOEA or NOBE


### Typical Applications

Amplifier with Gain = 20  
Minimum Parts



\*Required for LM386N-4 only

Amplifier with Gain = 200



\*Required for LM386N-4 only

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## Absolute Maximum Ratings

If Military/Aerospace specified devices are required, contact the National Semiconductor Sales Office/Distributors for availability and specifications.

Supply Voltage (LM386N-1, -3, LM386M-1)	15V
Supply Voltage (LM386N-4)	22V
Package Dissipation (Note 1) (LM386N-4)	1.25W
Input Voltage	$\pm 0.4V$
Storage Temperature	-65°C to +150°C
Operating Temperature	0°C to +70°C

Junction Temperature	+150°C
Soldering Information	
Dual-In-Line Package	
Soldering (10 sec)	-260°C
Small Outline Package	
Vapor Phase (60 sec)	+215°C
Infrared (15 sec)	+220°C

See AN-450 "Surface Mounting Methods and Their Effect on Product Reliability" for other methods of soldering surface mount devices.

## Electrical Characteristics $T_A = 25^\circ C$

Parameter	Conditions	Min	Typ	Max	Units
Operating Supply Voltage ( $V_S$ ) LM386N-1, -3, LM386M-1		4		12	V
LM386N-4		5		18	V
Quiescent Current ( $I_Q$ )	$V_S = 6V, V_{IN} = 0$		4	8	mA
Output Power ( $P_{OUT}$ ) LM386N-1, LM386M-1	$V_S = 6V, R_L = 8\Omega, THD = 10\%$	250	325		mW
LM386N-3	$V_S = 8V, R_L = 8\Omega, THD = 10\%$	500	700		mW
LM386N-4	$V_S = 16V, R_L = 32\Omega, THD = 10\%$	700	1000		mW
Voltage Gain ( $A_V$ )	$V_S = 6V, f = 1\text{ kHz}$ $10\ \mu F$ from Pin 1 to 8		26 46		dB
Bandwidth (BW)	$V_S = 6V$ , Pins 1 and 8 Open		300		kHz
Total Harmonic Distortion (THD)	$V_S = 6V, R_L = 8\Omega, P_{OUT} = 125\text{ mW}$ $f = 1\text{ kHz}$ , Pins 1 and 8 Open		0.2		%
Power Supply Rejection Ratio (PSRR)	$V_S = 6V, f = 1\text{ kHz}, C_{BYPASS} = 10\ \mu F$ Pins 1 and 8 Open, Referred to Output		50		dB
Input Resistance ( $R_{IN}$ )			50		k $\Omega$
Input Bias Current ( $I_{BIAS}$ )	$V_S = 6V$ , Pins 2 and 3 Open		250		nA

Note 1: For operation at ambient temperatures above 25°C, the device must be derated based on a 150°C maximum junction temperature and 1) a thermal resistance of 80°C/W junction to ambient for the dual-in-line package and 2) a thermal resistance of 170°C/W for the small outline package.

## Application Hints

### GAIN CONTROL

To make the LM386 a more versatile amplifier, two pins (1 and 8) are provided for gain control. With pins 1 and 8 open the 1.35 k $\Omega$  resistor sets the gain at 20 (26 dB). If a capacitor is put from pin 1 to 8, bypassing the 1.35 k $\Omega$  resistor, the gain will go up to 200 (46 dB). If a resistor is placed in series with the capacitor, the gain can be set to any value from 20 to 200. Gain control can also be done by capacitively coupling a resistor (or FET) from pin 1 to ground.

Additional external components can be placed in parallel with the internal feedback resistors to tailor the gain and frequency response for individual applications. For example, we can compensate poor speaker bass response by frequency shaping the feedback path. This is done with a series RC from pin 1 to 5 (paralleling the internal 15 k $\Omega$  resistor). For 6 dB effective bass boost:  $R = 15\text{ k}\Omega$ , the lowest value for good stable operation is  $R = 10\text{ k}\Omega$  if pin 8 is open. If pins 1 and 8 are bypassed then  $R$  as low as 2 k $\Omega$  can be used. This restriction is because the amplifier is only compensated for closed-loop gains greater than 9.

### INPUT BIASING


The schematic shows that both inputs are biased to ground with a 50 k $\Omega$  resistor. The base current of the input transistors is about 250 nA, so the inputs are at about 12.5 mV when left open. If the dc source resistance driving the LM386 is higher than 250 k $\Omega$  it will contribute very little additional offset (about 2.5 mV at the input, 50 mV at the output). If the dc source resistance is less than 10 k $\Omega$ , then shorting the unused input to ground will keep the offset low (about 2.5 mV at the input, 50 mV at the output). For dc source resistances between these values we can eliminate excess offset by putting a resistor from the unused input to ground, equal in value to the dc source resistance. Of course all offset problems are eliminated if the input is capacitively coupled.

When using the LM386 with higher gains (bypassing the 1.35 k $\Omega$  resistor between pins 1 and 8) it is necessary to bypass the unused input, preventing degradation of gain and possible instabilities. This is done with a 0.1  $\mu F$  capacitor or a short to ground depending on the dc source resistance on the driven input.


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## Typical Performance Characteristics


Quiescent Supply Current vs Supply Voltage



Power Supply Rejection Ratio (Referred to the Output) vs Frequency




Peak-to-Peak Output Voltage Swing vs Supply Voltage




Voltage Gain vs Frequency




Distortion vs Frequency




Distortion vs Output Power




Device Dissipation vs Output Power—4Ω Load



Device Dissipation vs Output Power—8Ω Load



Device Dissipation vs Output Power—16Ω Load




TLH'6576-B


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## Typical Applications (Continued)


Amplifier with Gain = 50



Low Distortion Power Wienbridge Oscillator




Amplifier with Bass Boost




\*Required for LM386N-4 only

Square Wave Oscillator




Frequency Response with Bass Boost



TL/M-6976-10

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Typical Applications (Continued)



TL7676-11

Note 1: Twist supply lead and supply ground very tightly.

Note 2: Twist speaker lead and ground very tightly.

Note 3: Ferrite bead is Permagrade KB-0C1-021.3B with 2 turns of wire.

Note 4: R1C1 band limits input signals.

Note 5: All components must be spaced very close to IC.



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



# UM82C8167

## Real-Time Clock(RTC)


### Features

- Microprocessor compatible (8-bit data bus)
- Milliseconds through month counters
- 56 bits of RAM with comparator to compare the real time counter to the RAM data
- 2 INTERRUPT OUTPUTS with 8 possible interrupt signals
- Single +5V power supply
- POWER DOWN input that disables all inputs and outputs except for one of the interrupts
- Status bit to indicate rollover during a read
- 32,768 Hz crystal oscillator
- Four year calendar (no leap year)
- 24 hour clock
- 24 pin dual-in-line package

### General Description

The UM82C8167 is a Si-gate CMOS LSI used as a real time clock in micro system. This product includes an addressable real time counter, 56 bits of static RAM and two interrupt outputs. User can disable the chip from the

rest of the system for standby low power operation by using of a POWER DOWN input. With an on chip oscillation circuit, it can generate the 32,768 Hz time base.



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

**Absolute Maximum Ratings\***

Voltage at All Inputs and Outputs

.....	$V_{DD} + 0.3$ to $V_{SS} - 0.3$
Operating Temperature.....	$-25^{\circ}\text{C}$ to $+85^{\circ}\text{C}$
Storage Temperature.....	$-65^{\circ}\text{C}$ to $+150^{\circ}\text{C}$
$V_{DD} - V_{SS}$ .....	.6V

**Comments\***

Stresses above those listed under 'Absolute Maximum Rating' may cause permanent damage to the device. These are stress ratings only. Functional operation of this device at these or any other conditions above those indicated in the operational sections of this specification is not implied and exposure to absolute maximum rating conditions for extended periods may affect device reliability.

**Electrical Characteristics**

 ( $T_A = -25^{\circ}\text{C}$  to  $+85^{\circ}\text{C}$ ,  $V_{SS} = 0\text{V}$ )

Parameter	Conditions	Min.	Typ.	Max.	Unit
Supply Voltage $V_{DD}$ $V_{DD}$ (Note 1)	Outputs Enabled Power Down Mode	4.0 2.0		5.5 5.5	V V
Supply Current $I_{DD}$ , Static $I_{DD}$ , Dynamic  $I_{DD}$ , Dynamic	Outputs TRI-STATE, $I_{IN} = \text{DC}$ , $V_{DD} = 5.5\text{V}$ Outputs TRI-STATE, $I_{IN} = 32\text{ KHz}$ , $V_{DD} = 5.5\text{V}$ $V_{IH} \geq V_{DD} - 0.3\text{V}$ , $V_{IL} \leq V_{SS} + 0.3\text{V}$ Outputs TRI-STATE, $I_{IN} = 32\text{ KHz}$ $V_{DD} = 5.5\text{V}$ , $V_{IH} = 2.0\text{V}$ , $V_{IL} = 0.8\text{V}$			10 20 5	$\mu\text{A}$ $\mu\text{A}$ mA
Input Voltage $V_{IL}$ Logical Low $V_{IH}$ Logical High		0.0 2.0		0.8 $V_{DD}$	V V
$I_L$ Input Leakage Current	$V_{SS} \leq V_{IN} \leq V_{DD}$	-1		1	$\mu\text{A}$
Output Voltage $V_{OL}$ Logical Low $V_{OH}$ Logical High  TRI-STATE®	(I/O and Interrupt Output) $V_{DD} = 4.75\text{V}$ , $I_{OL} = 1.6\text{mA}$ $V_{DD} = 4.75\text{V}$ , $I_{OH} = -400\mu\text{A}$ , $I_{OH} = -10\mu\text{A}$ $V_{OUT} = 0\text{V}$ , $V_{OUT} = V_{DD}$	2.4 0.8 $V_{DD}$		0.4 -1 1	V V $\mu\text{A}$ $\mu\text{A}$
Output Impedance Logical Low, Sink Logical High, Leakage	(Ready and Standby Interrupt Output) $V_{DD} = 4.75\text{V}$ , $I_{OL} = 1.6\text{mA}$ $V_{OUT} \leq V_{DD}$			0.4 10	V $\mu\text{A}$

Note 1: To insure that no illegal data is read from or written into the chip during power up, the power down input should be enabled only after all other lines (Read, Write, Chip Select, and Data Bus) are valid.

**AC Characteristics**
**Interrupt Timing**

 ( $0^{\circ}\text{C} \leq T_A \leq 70^{\circ}\text{C}$ ,  $4.5\text{V} \leq V_{DD} \leq 5.5\text{V}$ ,  $V_{SS} = 0\text{V}$ )

Symbol	Parameter	Min.	Max.	Units
$t_{INTON}$	Status Register Clock to INTERRUPT OUTPUT (Pin 13) High (Note 1)		5	$\mu\text{s}$
$t_{SBYON}$	Compare Valid to STANDBY INTERRUPT (Pin 14) Low (Note 1)		5	$\mu\text{s}$
$t_{INTOFF}$	Trailing Edge of Status Register Read to INTERRUPT OUTPUT Low		5	$\mu\text{s}$
$t_{SBYOFF}$	Trailing Edge of Write Cycle $9d0 = 0$ ; Address = 16 H) to STANDBY INTERRUPT Off (high Impedance State)		5	$\mu\text{s}$

Note 1: The status register clocks are: The corresponding counter's rollover to its reset state or the compare becomes valid. The compare becomes valid  $61\mu\text{s}$  after the 1/10,000 of a second counter is clocked, if the real time counter data matches the RAM data.

**Read Cycle Timing**
 $(0^{\circ}\text{C} \leq T_A \leq 70^{\circ}\text{C}, 4.5\text{V} \leq V_{DD} \leq 5.5\text{V}, V_{SS} = 0\text{V})$ 

Symbol	Parameter	Min.	Max.	Units
$t_{AR}$	Address Bus Valid to Read Strobe	100		ns
$t_{CSR}$	Chip Select to Read Strobe	0		ns
$t_{RRY}$	Read Strobe to Ready Strobe		150	ns
$t_{RYD}$	Ready Strobe to Data Valid		800	ns
$t_{AD}$	Address Bus Valid to Data Valid		1050	ns
$t_{RH}$	Data Hold Time From Trailing Edge of Read Strobe	0		ns
$t_{HZ}$	Trailing Edge of Read Strobe to TRI-STATE Mode		250	ns
$t_{RYH}$	Read Hold Time after Ready Strobe	0		ns
$t_{RA}$	Address Bus Hold Time from Trailing Edge of Read Strobe	50		ns
$t_{RYDV}$	Rising Edge of Ready to Data Valid		100	ns

Note 2: If  $t_{AR} = 0$  and Chip Select, Address Valid or Read are coincident then they must exist for 1050 ns.

**Write Cycle Timing**
 $(0^{\circ}\text{C} \leq T_A \leq 70^{\circ}\text{C}, 4.5\text{V} \leq V_{DD} \leq 5.5\text{V}, V_{SS} = 0\text{V})$ 

Symbol	Parameter	Min.	Max.	Units
$t_{AW}$	Address Valid to Write Strobe	100		ns
$t_{CSW}$	Chip Select to Write Strobe	0		ns
$t_{DW}$	Data Valid before Write Strobe	100		ns
$t_{WRY}$	Write Strobe to Ready Strobe		150	ns
$t_{RY}$	Ready 1 Strobe Width		800	ns
$t_{RYH}$	Write Hold Time after Ready Strobe	0		ns
$t_{WD}$	Data Hold Time after Write Strobe	50		ns
$t_{WA}$	Address Hold Time after Write Strobe	50		ns

Note 3: If data changes while CS and WR are low, then it must remain coincident with 1050 ns after the data change to ensure a valid writing.


Data bus loading is 100 pF.


Ready output loading is 50 pF and 3 k $\Omega$  pull-up.

Input and output AC timing levels:

Logical one = 2.0V

Logical zero = 0.8V

**Timing Waveforms**
**READ CYCLE TIMING**


**WRITE CYCLE TIMING**

**Functional Description**
**Real Time Counter**

The real time counter is divided into 4 bit digits with 2 digits being accessed during any read or write cycle. Each digit represents a BCD number and is defined in Table 1. Any unused bits are held at a logical zero and ignored during a write. An unused bit is any bit not necessary to provide a full BCD number. For example, tens of hour can not legally exceed the number 2, thus only 2 bits are necessary to define the tens of hours. The other 2 bits

in the tens of hours digit are unused. The unused bits are designated in Table 1 as dashes.

The addressable portion of the counter is from milliseconds to months. The counter itself is a ripple counter. The ripple delay is less than 60µs above 4.0V and 300µs at 2.0V.

**Table 1. Real Time Counter Format**

Counter Addressed	Units				Max. BCD Code	Tens				Max. BCD Code
	D0	D1	D2	D3		D4	D5	D6	D7	
1/10,000 of Seconds (00 <sub>H</sub> )	-	-	-	-		D4	D5	D6	D7	9
Hundredths and Tenths Sec (01 <sub>H</sub> )	D0	D1	D2	D3	9	D4	D5	D6	D7	9
Seconds (02 <sub>H</sub> )	D0	D1	D2	D3	9	D4	D5	D6	-	5
Minutes (03 <sub>H</sub> )	D0	D1	D2	D3	9	D4	D5	D6	-	5
Hours (04 <sub>H</sub> )	D0	D1	D2	D3	9	D4	D5	-	-	2
Day of the Week (05 <sub>H</sub> )	D0	D1	D2	-	7	-	-	-	-	0
Day of the Month (06 <sub>H</sub> )	D0	D1	D2	D3	9	D4	D5	-	-	3
Month (07 <sub>H</sub> )	D0	D1	D2	D3	9	D4	-	-	-	1

(-) Indicates unused bits

**RAM**

56 bits of RAM are contained on-chip. These can be used for any necessary power down storage or as an alarm latch for comparison to the real time counter. The data in the RAM can be compared to the real time counter on a digit basis. The only digits that are not compared are the unit ten thousandths of seconds and tens of days of the week (these are unused in the real time counter). If the two

most significant bits of any RAM digit are ones then this RAM location will always compare.

The RAM is formatted the same as the real time counter, 4 bits per digits, 14 digits, however there are no unused bits. The unused bits in the real time counter will compare only to zeros in the RAM.

### Interrupts and Comparator

There are two interrupt outputs. The first and most flexible is the INTERRUPT OUTPUT (a true high signal). This output can be programmed to provide 8 different output signals. They are: 10 Hz, 1 Hz, once per minute, once per hour, once a day, once a week, once a month, and when a RAM/real time counter comparison occurs. To enable the output a one is written into the interrupt control register at the bit location corresponding the desired output frequency (Figure 1). Once one or more bits have been set in the interrupt control register, the corresponding counter's rollover to its reset state will clock the interrupt status register and cause the interrupt output to go high. To reset the interrupt and to identify which frequency caused the interrupt, the interrupt status register is read. Reading this register places the contents of the status register on the data bus. The interrupt frequency will be identified by a one in the respective bit position. Removing the read will reset the interrupt.

The second interrupt is the STANDBY INTERRUPT (open drain output, active low). This interrupt occurs when enabled and when a RAM/real time counter comparison occurs. The STANDBY INTERRUPT is enabled by writing a one on the D0 line at address 16H or disabled by writing a zero on the D0 line. This interrupt is not triggered by the edge of the compare signal, but rather by the level. Thus if the compare is enabled when the STANDBY INTERRUPT is enabled, the interrupt will turn on immediately.

The comparator is a cascaded exclusive NOR. Its output is latched 61 $\mu$ s after the rising edge of the 1KHz clock signal (input to the ten thousandth of seconds counter). This allows the counter to ripple through before looking at the comparator. For operation at less than 4.0V, the thousandth of seconds counters should not be included in a compare because of the possibility of having a ripple delay greater than 61 $\mu$ s. (For output timing see interrupt timing.)

Table 2 and 3 are referred for the address input codes and functions and for the counter and latch reset format.

### Power Down Mode

The POWER DOWN input is essentially a second chip select. It disables all inputs and outputs except for the STANDBY INTERRUPT. When this input is at a logical zero, the device will not respond to any external signals. It will, however, maintain time keeping and turn on the STANDBY INTERRUPT if programmed to do so. (The programming must be done before the POWER DOWN input goes to a logical zero.) When switching  $V_{DD}$  to the standby or power down mode, the POWER DOWN input should go to a logical zero at least 1 $\mu$ s before  $V_{DD}$  is switched. When switching  $V_{DD}$  all other inputs must remain between  $V_{SS} - 0.3V$  and  $V_{DD} + 0.3V$ . When restoring  $V_{DD}$  to the normal operating mode, it is necessary to insure that all other inputs are at valid levels before switching the POWER DOWN input back to a logical one. These precautions are necessary to insure that no data




Figure 1. Interrupt Register Format

**Table 2. Address Codes and Functions**

A4	A3	A2	A1	A0	Function
0	0	0	0	0	Counter – Thousandths of Seconds
0	0	0	0	1	Counter – Hundredths and Tenths of Seconds
0	0	0	1	0	Counter – Seconds
0	0	0	1	1	Counter – Minutes
0	0	1	0	0	Counter – Hours
0	0	1	0	1	Counter – Day of the Week
0	0	1	1	0	Counter – Day of the Month
0	0	1	1	1	Counter – Months
0	1	0	0	0	Latches – Thousandths of Seconds
0	1	0	0	1	Latches – Hundredths and Tenths of Seconds
0	1	0	1	0	Latches – Seconds
0	1	0	1	1	Latches – Minutes
0	1	1	0	0	Latches – Hours
0	1	1	0	1	Latches – Day of the Week
0	1	1	1	0	Latches – Day of the Month
0	1	1	1	1	Latches – Months
1	0	0	0	0	Interrupt Status Register
1	0	0	0	1	Interrupt Control Register
1	0	0	1	0	Counter Reset
1	0	0	1	1	Latch Reset
1	0	1	0	0	Status Bit
1	0	1	0	1	“GO” Command
1	0	1	1	0	Standby Interrupt
1	1	1	1	1	Test Mode

All others unused.

**Table 3. Counter and Latch Reset Format**

D0	D1	D2	D3	D4	D5	D6	D7	Counter or Latch Reset
1	0	0	0	0	0	0	0	Thousandths of Seconds
0	1	0	0	0	0	0	0	Hundredths and Tenths of Seconds
0	0	1	0	0	0	0	0	Seconds
0	0	0	1	0	0	0	0	Minutes
0	0	0	0	1	0	0	0	Hours
0	0	0	0	0	1	0	0	Days of the Week
0	0	0	0	0	0	1	0	Days of the Month
0	0	0	0	0	0	0	1	Months

For Counter Reset A4–A0 Must be 10010

For Latch Reset A4–A0 Must be 10011

is lost or altered when changing to or from the power down mode.

#### Counter and RAM Resets; GO Command

The counter's and RAM can be reset by writing all 1's (FF) at address 12H or 13H respectively.

A write pulse at address 15H will reset the thousandths, hundredths, tenths, units, and tens of seconds counters. This GO command is used for precise starting of the clock.

The data on the data bus is ignored during the writing. If the seconds counter is at a value greater than 39 when the GO is issued, the minute counter will increment; otherwise the minute counter is unaffected. This command is not necessary to start the clock, but merely a convenient way to start precisely at a given minute.

#### Status Bit

The status bit is provided to inform the user the clock is in the process of rolling over when a counter is read. The

status bit is set if this 1 KHz clock occurs during or after any counter read. This tells the user that the clock is rippling through the real time counter. Because the clock is rippling, invalid data may be read from the counter. If the status bit is set following a counter read, the counter should be reread.

The status bit appears on D0 when address 14H is read. All the other data lines will be zero. The bit is set when a logical one appears. This bit should be read every time a counter read or after a series of counter reads are done. The trailing edge of the read at address 14H will reset the status bit.

#### Oscillator

The oscillator is the standard parallel resonant oscillator. Externally, 2 capacitors, a 20M Ohms resistor and the crystal are required. The 20M Ohms resistor is connected between OSC IN and OSC OUT to bias the internal inverter in the linear region. For micropower crystals a resistor in series with the oscillator output may be necessary to insure the crystal is not overdriven. This resistor should be approximately 200K Ohms. The capacitor values should be typically 20 pF – 25 pF. The crystal frequency is 32,768 Hz.

The oscillator input can be externally driven, if desired. In

#### Typical Application




Figure 2. Standby Interrupt is Enable (ON) for Normal Operation and Disabled for Standby Operation

this case the output should be left floating and the input level should be within 0.3V of the supplies.

A ground line or ground plane between pins 9 and 10 may be necessary to prevent interference of the oscillator by the A4 address.

#### Control Lines

The READ, WRITE, CHIP SELECT signals are active low inputs. The READY signal is an open drain output. At the start of each read or write cycle the READY line (open drain) will pull low and remain low until valid data from a chip read appears on the bus or data on the bus is latched in during a writing. READ and WRITE must be accompanied by a CHIP SELECT (see Timing waveforms for read and write cycle).

During a read or write, address bits must not change while chip select and control strobes are low.

#### Test Mode

The test mode is merely a mode for production testing. It allows the counters to count at a higher than normal rate. In this mode the 32 KHz oscillator input is connected directly to the ten thousandths of seconds counter. The chip select and write lines must be low and the address must be held at 1 FH.



# ISO<sup>2</sup>-CMOS MT8870C/MT8870C-1 Integrated DTMF Receiver

9161-002-094-NA      ISSUE 1      November 1987

## Features

- Complete DTMF Receiver
- Low Power Consumption
- Internal Gain Setting Amplifier
- Adjustable Guard Time
- Central Office Quality
- Power-down Mode
- Inhibit Mode

## Applications

- Receiver System for British Telecom (BT) or CEPT Spec (MT8870C-1)
- Paging Systems
- Repeater Systems/Mobile Radio
- Credit Card Systems
- Remote Control
- Personal Computers
- Telephone Answering Machine

### Pin Connections

IN +	1	18	VDD
IN -	2	17	St/GT
GS	3	16	Est
VRef	4	15	St/D
INH	5	14	Q4
PWDN	6	13	Q3
OSC1	7	12	Q2
OSC2	8	11	Q1
VSS	9	10	TOE

### Ordering Information

MT8870CE/MT8870CE-1 Plastic DIP  
 MT8870CC/MT8870CC-1 CerDip  
 MT8870CS/MT8870CS-1 SOIC  
 -40°C to +85°C

3

## Description

The MT8870C/MT8870C-1 is a complete DTMF receiver integrating both the bandsplit filter and digital decoder functions, fabricated in Mitel's double poly ISO<sup>2</sup>-CMOS technology. The filter section uses switched capacitor techniques for

high and low group filters; the decoder uses digital counting techniques to detect and decode all 16 DTMF tone-pairs into a 4-bit code. External component count is minimized by on chip provision of a differential input amplifier, clock oscillator and latched three-state bus interface.




Figure 1 - Functional Block Diagram

3-53

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

# MT8870C/MT8870C-1 ISO<sup>2</sup>-CMOS

## Absolute Maximum Ratings<sup>1</sup>

	Parameter	Symbol	Min	Max	Units
1	DC Power Supply Voltage	V <sub>DD</sub>		6	V
2	Voltage on any pin	V <sub>I</sub>	V <sub>SS</sub> - 0.3	V <sub>DD</sub> + 0.3	V
3	Current at any pin (other than supply)	I <sub>I</sub>		10	mA
4	Storage temperature	T <sub>STG</sub>	- 65	+ 150	°C
5	Package power dissipation	P <sub>D</sub>		1000	mW

<sup>1</sup> Exceeding these values may cause permanent damage. Functional operation under these conditions is not implied. Derate above 75 °C at 16 mW / °C. All leads soldered to board.

## Recommended Operating Conditions - Voltages are with respect to ground (V<sub>SS</sub>) unless otherwise stated.

	Parameter	Sym	Min	Typ <sup>1</sup>	Max	Units	Test Conditions
1	DC Power Supply Voltage	V <sub>DD</sub>	4.75	5.0	5.25	V	
2	Operating Temperature	T <sub>O</sub>	- 40		+ 85	°C	
3	Crystal/Clock Frequency	f <sub>c</sub>		3.579545		MHz	
4	Crystal/Clock Freq. Tolerance	Δf <sub>c</sub>		± 0.1		%	

<sup>1</sup> Typical figures are at 25 °C and are for design aid only; not guaranteed and not subject to production testing.

## DC Electrical Characteristics - V<sub>DD</sub> = 5.0V ± 5%, V<sub>SS</sub> = 0V, 40 °C ≤ T<sub>O</sub> ≤ + 85 °C, unless otherwise stated

	Characteristics	Sym	Min	Typ <sup>1</sup>	Max	Units	Test Conditions
1 S U P P L Y	Standby supply current	I <sub>DDQ</sub>			100	μA	PWDN = V <sub>DD</sub>
	Operating supply current	I <sub>DD</sub>		3.0	9.0	mA	
	Power consumption	P <sub>O</sub>		15	50	mW	f <sub>c</sub> = 3.579545 MHz
I N P U T S	High level input	V <sub>IH</sub>	3.5			V	V <sub>DD</sub> = 5.0V
	Low level input voltage	V <sub>IL</sub>			1.5	V	V <sub>DD</sub> = 5.0V
	Input leakage current	I <sub>IH</sub> /I <sub>IL</sub>		0.1		μA	V <sub>IN</sub> = V <sub>SS</sub> or V <sub>DD</sub>
	Pull up (source) current	I <sub>SO</sub>		7.5	20	μA	TOE (pin 10) = 0, V <sub>DD</sub> = 5.0V
	Pull down (sink) current	I <sub>SI</sub>		15	45	μA	INH = 5.0V, PWDN = 5.0V, V <sub>DD</sub> = 5.0V
	Input impedance (IN +, IN -)	R <sub>IN</sub>		10		MΩ	@ 1 kHz
	Steering threshold voltage	V <sub>TS</sub>	2.2		2.5	V	V <sub>DD</sub> = 5.0V
O U T P U T S	Low level output voltage	V <sub>OL</sub>			V <sub>SS</sub> + 0.03	V	No load
	High level output voltage	V <sub>OH</sub>	V <sub>DD</sub> - 0.03			V	No load
	Output low (sink) current	I <sub>OL</sub>	1.0	2.5		mA	V <sub>OUT</sub> = 0.4 V
	Output high (source) current	I <sub>OH</sub>	0.4	0.8		mA	V <sub>OUT</sub> = 4.6 V
	V <sub>Ref</sub> output voltage	V <sub>Ref</sub>	2.4		2.7	V	No load, V <sub>DD</sub> = 5.0V
	V <sub>Ref</sub> output resistance	R <sub>OR</sub>		10		kΩ	

<sup>1</sup> Typical figures are at 25 °C and are for design aid only; not guaranteed and not subject to production testing.

# ISO<sup>2</sup>-CMOS MT8870C/MT8870C-1

**Operating Characteristics** -  $V_{DD} = 5.0V \pm 5\%$ ,  $V_{SS} = 0V$ ,  $-40^\circ C \leq T_o \leq +85^\circ C$ , unless otherwise stated.  
**Gain Setting Amplifier**

	Characteristics	Sym	Min	Typ <sup>1</sup>	Max	Units	Test Conditions
1	Input leakage current	$I_{IN}$			100	nA	$V_{SS} \leq V_{IN} \leq V_{DD}$
2	Input resistance	$R_{IN}$	10			M $\Omega$	
3	Input offset voltage	$V_{OS}$			25	mV	
4	Power supply rejection	PSRR	50			dB	1 kHz
5	Common mode rejection	CMRR	40			dB	$-3.0V \leq V_{IN} \leq 3.0V$
6	DC open loop voltage gain	$A_{VOL}$	32			dB	
7	Unity gain bandwidth	$f_C$	0.30			MHz	
8	Output voltage swing	$V_O$	4.0			$V_{pp}$	Load $\geq 100\ k\Omega$ to $V_{SS}$
9	Maximum capacitive load (GS)	$C_L$			100	pF	
10	Maximum resistive load (GS)	$R_L$			50	k $\Omega$	
11	Common mode range	$V_{CM}$	2.5			$V_{pp}$	No Load



**MT8870C AC Electrical Characteristics** -  $V_{DD} = 5.0V \pm 5\%$ ,  $V_{SS} = 0V$ ,  $-40^\circ C \leq T_o \leq +85^\circ C$ , using Test Circuit shown in Figure 2.

	Characteristics	Sym	Min	Typ <sup>1</sup>	Max	Units	Notes <sup>2</sup>	
1	Valid input signal levels (each tone of composite signal)		-29			dBm	1, 2, 3, 5, 6, 9	
			-27.5			mV <sub>RMS</sub>	1, 2, 3, 5, 6, 9	
						+1	dBm	1, 2, 3, 5, 6, 9
						1,869	mV <sub>RMS</sub>	1, 2, 3, 5, 6, 9
2	Negative twist accept				6	dB	2, 3, 6, 9	
3	Positive twist accept				6	dB	2, 3, 6, 9	
4	Frequency deviation accept		$\pm 1.5\% \pm 2\ Hz$				2, 3, 5, 9	
5	Frequency deviation reject		$\pm 3.5\%$				2, 3, 5, 9	
6	Third tone tolerance				-16	dB	2, 3, 4, 5, 9, 10	
7	Noise tolerance				-12	dB	2, 3, 4, 5, 7, 9, 10	
8	Dial tone tolerance				+22	dB	2, 3, 4, 5, 8, 9, 11	

<sup>1</sup>Typical figures are at 25 °C and are for design aid only: not guaranteed and not subject to production testing.

**NOTES**

1. dBm = decibels above or below a reference power of 1 mW into a 600 ohm load.
2. Digit sequence consists of all DTMF tones.
3. Tone duration = 40 ms, tone pause = 40 ms.
4. Signal condition consists of nominal DTMF frequencies.
5. Both tones in composite signal have an equal amplitude.
6. Tone pair is deviated by  $\pm 1.5\% \pm 2\ Hz$ .
7. Bandwidth limited (3 kHz) Gaussian noise.
8. The precise dial tone frequencies are (350 Hz and 440 Hz)  $\pm 2\%$ .
9. For an error rate of better than 1 in 10,000.
10. Referenced to lowest level frequency component in DTMF signal.
11. Referenced to the minimum valid accept level.
12. For guard time calculation purposes.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

# MT8870C/MT8870C-1 ISO<sup>2</sup>-CMOS

**MT8870C-1 AC Electrical Characteristics<sup>1</sup>** -  $V_{DD} = 5.0V \pm 5\%$ ,  $V_{SS} = 0V$ ,  $-40^{\circ}C \leq T_D \leq +85^{\circ}C$ , using Test Circuit shown in Figure 2.

	Characteristics	Sym	Min	Typ <sup>1</sup>	Max	Units	Notes <sup>a</sup>
1	Valid input signal levels (each tone of composite signal)		-31		+1	dBm	$V_{DD} = 5.0V$ 1,2,3,5,6,9
			21.8		869	mV <sub>RMS</sub>	
2	Input Signal Level Reject		-37			dBm	$V_{DD} = 5.0V$ 1,2,3,5,6,9
			10.9			mV <sub>RMS</sub>	
3	Negative twist accept				6	dB	2, 3, 6, 9
4	Positive twist accept				6	dB	2, 3, 6, 9
5	Frequency deviation accept		$\pm 1.5\% \pm 2 \text{ Hz}$				2, 3, 5, 9
6	Frequency deviation reject		$\pm 3.5\%$				2, 3, 5, 9
7	Third tone tolerance		-18.5			dB	2, 3, 4, 5, 9, 13
8	Noise tolerance			-12		dB	2, 3, 4, 5, 7, 9, 10
9	Dial tone tolerance			+22		dB	2, 3, 4, 5, 8, 9, 11

<sup>1</sup>Typical figures are at 25 °C and are for design aid only; not guaranteed and not subject to production testing.

**\* NOTES**

- 1 dBm = decibels above or below a reference power of 1 mW into a 600 ohm load
- 2 Digit sequence consists of all DTMF tones.
- 3 Tone duration = 40 ms, tone pause = 40 ms.
- 4 Signal condition consists of nominal DTMF frequencies.
- 5 Both tones in composite signal have an equal amplitude.
- 6 Tone pair is deviated by  $\pm 1.5\% \pm 2 \text{ Hz}$ .
- 7 Bandwidth limited (3 kHz) Gaussian noise.
- 8 The precise dial tone frequencies are (350 Hz and 440 Hz)  $\pm 2\%$
- 9 for an error rate of better than 1 in 10,000.
- 10 Referenced to lowest level frequency component in DTMF signal.
11. Referenced to the minimum valid accept level.
- 12 For guard time calculation purposes.
13. Referenced to Fig. 10 input DTMF tone level at -25dBm (-28dBm at GS Pin) interference frequency range between 480-3400Hz.

# ISO<sup>2</sup>-CMOS MT8870C/MT8870C-1

AC Electrical Characteristics -  $V_{DD} = 5.0V \pm 5\%$ ,  $V_{SS} = 0V$ ,  $-40^\circ C \leq T_o \leq +85^\circ C$ , using Test Circuit shown in Figure 2.

	Characteristics	Sym	Min	Typ <sup>†</sup>	Max	Units	Conditions
T I M I N G	1 Tone present detect time	$t_{DP}$	5	11	14	ms	Note 12
	2 Tone absent detect time	$t_{DA}$	0.5	4	8.5	ms	Note 12
	3 Tone duration accept	$t_{REC}$			40	ms	User adjustable
	4 Tone duration reject	$t_{\overline{REC}}$	20			ms	User adjustable
	5 Interdigit pause accept	$t_{ID}$			40	ms	User adjustable
	6 Interdigit pause reject	$t_{DO}$	20			ms	User adjustable
O U T P U T S	7 Propagation delay (St to Q)	$t_{PQ}$		8	11	$\mu s$	TOE = $V_{DD}$
	8 Propagation delay (St to StD)	$t_{PStD}$		12	16	$\mu s$	TOE = $V_{DD}$
	9 Output data set up (Q to StD)	$t_{QStD}$		3.4		$\mu s$	TOE = $V_{DD}$
	10 Propagation delay (TOE to Q ENABLE)	$t_{PTE}$		50		ns	load of 10 k $\Omega$ , 50 pF
	11 Propagation delay (TOE to Q DISABLE)	$t_{PID}$		300		ns	load of 10 k $\Omega$ , 50 pF
C L O C K	12 Crystal/dock frequency	$f_c$	3.5759	3.5795	3.5831	MHz	
	13 Clock input rise time	$t_{HLCL}$			110	ns	Ext. clock
	14 Clock input fall time	$t_{HLCL}$			110	ns	Ext. clock
	15 Clock input duty cycle	DCCL	40	50	60	%	Ext. clock
	16 Capacitive load (OSC2)	$C_{LO}$			30	pF	

<sup>†</sup> Typical figures are at 25°C and are for design aid only; not guaranteed and not subject to production testing.




Figure 2 - Single-Ended Input Configuration


3-57

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

# MT8870C/MT8870C-1 ISO<sup>2</sup>-CMOS

## Pin Description

Pin #	Name	Description
1	IN +	Non-Inverting Op-Amp (Input).
2	IN -	Inverting Op-Amp (Input).
3	GS	Gain Select. Gives access to output of front end differential amplifier for connection of feedback resistor.
4	V <sub>Ref</sub>	Reference Voltage (Output), Nominally V <sub>DD</sub> /2 is used to bias inputs at mid-rail (see Fig.2).
5	INH	Inhibit (Input). Logic high inhibits the detection of tones representing characters A, B, C and D. This pin input is internally pulled down.
6	PWDN	Power Down (Input). Active high. Powers down the device and inhibits the oscillator. This pin input is internally pulled down.
7	OSC1	Clock (Input).
8	OSC2	Clock (Output). A 3.579545 MHz crystal connected between pins OSC1 and OSC2 completes the internal oscillator circuit.
9	V <sub>SS</sub>	Negative Power Supply (Input).
10	TOE	Three State Output Enable (Input). Logic high enables the outputs Q1-Q4. This pin is pulled up internally.
11-14	Q1-Q4	Three State Data (Output). When enabled by TOE, provide the code corresponding to the last valid tone-pair received (see Table 1). When TOE is logic low, the data outputs are high impedance.
15	StD	Delayed Steering (Output). Presents a logic high when a received tone-pair has been registered and the output latch updated; returns to logic low when the voltage on St/GT falls below V <sub>TSt</sub> .
16	Est	Early Steering (Output). Presents a logic high once the digital algorithm has detected a valid tone pair (signal condition). Any momentary loss of signal condition will cause Est to return to a logic low.
17	St/GT	Steering Input/Guard time (Output) Bidirectional. A voltage greater than V <sub>TSt</sub> detected at St causes the device to register the detected tone pair and update the output latch. A voltage less than V <sub>TSt</sub> frees the device to accept a new tone pair. The GT output acts to reset the external steering time constant; its state is a function of Est and the voltage on St.
18	V <sub>DD</sub>	Positive power supply (Input).



**EXPLANATION OF EVENTS**

- A) TONE BURSTS DETECTED, TONE DURATION INVALID, OUTPUTS NOT UPDATED.
- B) TONE #n DETECTED, TONE DURATION VALID, TONE DECODED AND LATCHED IN OUTPUTS.
- C) END OF TONE #n DETECTED, TONE ABSENT DURATION VALID, OUTPUTS REMAIN LATCHED UNTIL NEXT VALID TONE.
- D) OUTPUTS SWITCHED TO HIGH IMPEDANCE STATE.
- E) TONE #(n+1) DETECTED, TONE DURATION VALID, TONE DECODED AND LATCHED IN OUTPUTS (CURRENTLY HIGH IMPEDANCE).
- F) ACCEPTABLE DROPOUT OF TONE #(n+1), TONE ABSENT DURATION INVALID, OUTPUTS REMAIN LATCHED.
- G) END OF TONE #(n+1) DETECTED, TONE ABSENT DURATION VALID, OUTPUTS REMAIN LATCHED UNTIL NEXT VALID TONE.

**EXPLANATION OF SYMBOLS**

- $V_{in}$  DTMF COMPOSITE INPUT SIGNAL.
- $EST$  EARLY STEERING OUTPUT. INDICATES DETECTION OF VALID TONE FREQUENCIES.
- $St/GT$  STEERING INPUT/GUARD TIME OUTPUT. DRIVES EXTERNAL RC TIMING CIRCUIT.
- $Q_1, Q_4$  4-BIT DECODED TONE OUTPUT.
- $Std$  DELAYED STEERING OUTPUT. INDICATES THAT VALID FREQUENCIES HAVE BEEN PRESENT/ABSENT FOR THE REQUIRED GUARD TIME THUS CONSTITUTING A VALID SIGNAL.
- $TOE$  TONE OUTPUT ENABLE (INPUT). A LOW LEVEL SHIFTS  $Q_1, Q_4$  TO ITS HIGH IMPEDANCE STATE.
- $t_{REC}$  MAXIMUM DTMF SIGNAL DURATION NOT DETECTED AS VALID.
- $t_{ID}$  MINIMUM DTMF SIGNAL DURATION REQUIRED FOR VALID RECOGNITION.
- $t_{DP}$  MINIMUM TIME BETWEEN VALID DTMF SIGNALS.
- $t_{OA}$  MAXIMUM ALLOWABLE DROP OUT DURING VALID DTMF SIGNAL.
- $t_{GTp}$  TIME TO DETECT THE PRESENCE OF VALID DTMF SIGNALS.
- $t_{GTa}$  TIME TO DETECT THE ABSENCE OF VALID DTMF SIGNALS.
- $t_{GTSD}$  GUARD TIME, TONE PRESENT.
- $t_{PTD}$  GUARD TIME, TONE ABSENT.

Figure 3- Timing Diagram

# MT8870C/MT8870C-1 ISO<sup>2</sup>-CMOS

## Functional Description

The MT8870C/MT8870C-1 monolithic DTMF receiver offers small size, low power consumption and high performance. Its architecture consists of a bandsplit filter section, which separates the high and low group tones, followed by a digital counting section which verifies the frequency and duration of the received tones before passing the corresponding code to the output bus.

### Filter Section

Separation of the low-group and high group tones is achieved by applying the DTMF signal to the inputs of two sixth-order switched capacitor bandpass filters, the bandwidths of which correspond to the low and high group frequencies. The filter section also incorporates notches at 350 and 440 Hz for exceptional dial tone rejection (see Figure 4). Each filter output is followed by a single order switched capacitor filter section which smooths the signals prior to limiting. Limiting is performed by high-gain comparators which are provided with hysteresis to prevent detection of unwanted low-level signals. The outputs of the comparators provide full rail logic swings at the frequencies of the incoming DTMF signals.

### Decoder Section

Following the filter section is a decoder employing digital counting techniques to determine the frequencies of the incoming tones and to verify that they correspond to standard DTMF frequencies. A complex averaging algorithm protects against tone

simulation by extraneous signals such as voice while providing tolerance to small frequency deviations and variations. This averaging algorithm has been developed to ensure an optimum combination of immunity to talk-off and tolerance to the presence of interfering frequencies (third tones) and noise. When the detector recognizes the presence of two valid tones (this is referred to as the "signal condition" in some industry specifications) the "Early Steering" (EST) output will go to an active state. Any subsequent loss of signal condition will cause EST to assume an inactive state (see "Steering Circuit").

### Steering Circuit

Before registration of a decoded tone pair, the receiver checks for a valid signal duration (referred to as character recognition condition). This check is performed by an external RC time constant driven by EST. A logic high on EST causes  $v_c$  (see Figure 5) to rise as the capacitor discharges. Provided signal condition is maintained, (EST remains high) for the validation period ( $t_{GTP}$ ),  $v_c$  reaches the threshold ( $V_{TST}$ ) of the steering logic to register the tone pair, latching its corresponding 4-bit code (see Table 1) into the output latch. At this point the GT output is activated and drives  $v_c$  to  $V_{DD}$ . GT continues to drive high as long as EST remains high. Finally, after a short delay to allow the output latch to settle, the delayed steering output flag (STD) goes high, signalling that a received tone pair has been registered. The contents of the output latch are made available on the 4-bit output bus by raising the three state control input (TOE) to a logic high. The steering circuit works in reverse to validate




Figure 4- Filter Response

Digit	TOE	INH	EST	Q <sub>4</sub>	Q <sub>3</sub>	Q <sub>2</sub>	Q <sub>1</sub>
ANY	L	X	-	Z	Z	Z	Z
1	H	L	H	0	0	0	1
2	H	L	H	0	0	1	0
3	H	L	H	0	0	1	1
4	H	L	H	0	1	0	0
5	H	L	H	0	1	0	1
6	H	L	H	0	1	1	0
7	H	L	H	0	1	1	1
8	H	L	H	1	0	0	0
9	H	L	H	1	0	0	1
0	H	L	H	1	0	1	0
.	H	L	H	1	0	1	1
#	H	L	H	1	1	0	0
A	H	L	H	1	1	0	1
B	H	L	H	1	1	1	0
C	H	L	H	1	1	1	1
D	H	L	H	0	0	0	0
1	H	H	H	0	0	0	1
2	H	H	H	0	0	1	0
3	H	H	H	0	0	1	1
4	H	H	H	0	1	0	0
5	H	H	H	0	1	0	1
6	H	H	H	0	1	1	0
7	H	H	H	0	1	1	1
8	H	H	H	1	0	0	0
9	H	H	H	1	0	0	1
0	H	H	H	1	0	1	0
.	H	H	H	1	0	1	1
#	H	H	H	1	1	0	0
A	H	H	L	undetected, the output code will remain the same as the previous detected code			
B	H	H	L				
C	H	H	L				
D	H	H	L				

L = LOGIC LOW, H = LOGIC HIGH, Z = HIGH IMPEDANCE  
Table 1 - Functional Decode Table

the interdigit pause between signals. Thus, as well as rejecting signals too short to be considered valid, the receiver will tolerate signal interruptions (dropout) too short to be considered a valid pause. This facility, together with the capability of selecting the steering time constants externally, allows the designer to tailor performance to meet a wide variety of system requirements.

**Guard Time Adjustment**

In many situations not requiring selection of tone duration and interdigital pause, the simple steering

circuit shown in Figure 5 is applicable. Component values are chosen according to the formula:

$$t_{REC} = t_{DP} + t_{GTP}$$

$$t_{ID} = t_{DA} + t_{GTA}$$

The value of  $t_{DP}$  is a device parameter (see Figure 3) and  $t_{REC}$  is the minimum signal duration to be recognized by the receiver. A value for C of 0.1  $\mu$ F is recommended for most applications, leaving R to be selected by the designer.

Different steering arrangements may be used to select independently the guard times for tone present ( $t_{GTP}$ ) and tone absent ( $t_{GTA}$ ). This may be necessary to meet system specifications which place both accept and reject limits on both tone duration and interdigital pause. Guard time adjustment also allows the designer to tailor system parameters such as talk off and noise immunity. Increasing  $t_{REC}$  improves talk-off performance since it reduces the probability that tones simulated by speech will maintain signal condition long enough to be registered. Alternatively, a relatively short  $t_{REC}$  with a long  $t_{DP}$  would be appropriate for extremely noisy environments where fast acquisition time and immunity to tone drop-outs are required. Design information for guard time adjustment is shown in Figure 6.

**Power-down and Inhibit Mode**

A logic high applied to pin 6 (PWDN) will power down the device to minimize the power consumption in a standby mode. It stops the oscillator and the functions of the filters.

Inhibit mode is enabled by a logic high input to the pin 5 (INH). It inhibits the detection of tones representing characters A,B,C and D. The output code will remain the same as the previous detected code (see Table 1).

**Differential Input Configuration**

The input arrangement of the MT8870C/MT8870C-1 provides a differential-input operational amplifier as well as a bias source ( $V_{REF}$ ) which is used to bias the inputs at mid-rail. Provision is made for connection of a feedback resistor to the op-amp output (GS) for adjustment of gain. In a single-ended configuration, the input pins are connected as shown in Figure 2 with the op-amp connected for unity gain and  $V_{REF}$  biasing the input at  $\frac{1}{2}V_{DD}$ . Figure 7 shows the differential configuration, which permits the adjustment of gain with the feedback resistor  $R_f$ .



# MT8870C/MT8870C-1 ISO<sup>2</sup>-CMOS




Figure 5- Basic Steering Circuit




Figure 6- Guard Time Adjustment Crystal Oscillator

The internal clock circuit is completed with the addition of an external 3.579545 MHz crystal and is normally connected as shown in Figure 2 (Single Ended Input Configuration). However, it is possible to configure several MT8870C/MT8870C-1 devices




Figure 7- Differential Input Configuration employing only a single oscillator crystal. The oscillator output of the first device in the chain is coupled through a 30 pF capacitor to the oscillator input (OSC1) of the next device. Subsequent devices are connected in a similar fashion. Refer to Figure 8 for details. The problems associated with unbalanced loading are not a concern with the arrangement shown, i.e. precision balancing capacitors are not required.




Figure 8- Oscillator Connection

APPLICATION

RECEIVER SYSTEM FOR BRITISH TELECOM SPEC POR 1151

The circuit shown in Fig. 10 illustrates the use of MT8870C-1 device in a typical receiver system. BT Spec defines the input signals less than -34 dBm as the non-operate level. This condition can be attained by choosing a suitable values of R<sub>1</sub> and R<sub>2</sub> to provide 3 dB attenuation, such that -34 dBm input signal will correspond to -37 dBm at the gain setting pin GS of MT8870C-1. As shown in the diagram, the component values of R<sub>1</sub> and C<sub>2</sub> are the guard time requirements when the total component tolerance is 6%. For better performance, it is recommended to use the non-symmetric guard time circuit in Fig. 9.




Figure 9 - Non-Symmetric Guard Time Circuit




Figure 10 - Single-Ended Input Configuration for BT or CEPT Spec

The following are numbers for the above calculations:

	8 MHz		10 MHz		12.5 MHz	
	Min	Max	Min	Max	Min	Max
Input Buffer delay	10 ns		10 ns		10 ns	
Output Buffer delay	10 ns		10 ns		10 ns	

	8 MHz		PIO part		CTC part		SIO part	
	Min	Max	Min	Max	Min	Max	Min	Max
TdM1(IEO)	60 ns				80 ns		120 ns	
TsIE1(IO)	70 ns				70 ns		70 ns	
TdIE1(IEOI)		50 ns				50 ns		40 ns
TdIE1(IEOI)		50 ns				50 ns		40 ns

	10 MHz		PIO part		CTC part		SIO part	
	Min	Max	Min	Max	Min	Max	Min	Max
TdM1(IEO)	60 ns				60 ns		90 ns	
TsIE1(IO)	50 ns				70 ns		50 ns	
TdIE1(IEOI)		50 ns				50 ns		30 ns
TdIE1(IEOI)		50 ns				50 ns		30 ns

	12.5 MHz		PIO part		CTC part		SIO part	
	Min	Max	Min	Max	Min	Max	Min	Max
TdM1(IEO)	50 ns				50 ns		70 ns	
TsIE1(IO)	40 ns				60 ns		40 ns	
TdIE1(IEOI)		40 ns				40 ns		25 ns
TdIE1(IEOI)		40 ns				40 ns		25 ns

**Note [4] (Continued)**

When using an interrupt from only a portion of the Z80 KIO, these numbers are smaller than the values shown above.

For more details about the "Z80 daisy-chain structure", please refer to the application note "Z80 Family Interrupt Structure," which is included in the Z80 Data Book.



**PRODUCT SPECIFICATION**

**Z84011/C11**  
PARALLEL I/O  
CONTROLLER

**FEATURES**


- Z84C00 Z80 CPU with CGC, Z84C30 Z80 CTC, five 8-bit parallel ports.
- High speed operation (6/10 MHz).
- Low power consumption in four operation modes:
  - 45 mA Typ. (Run mode).
  - 6 mA Typ. (Idle1 mode).
  - 9 mA Typ. (Idle2 mode; Not applicable to Z84011).
  - 1  $\mu$ A Typ. (Stop mode).
- Wide operational voltage range (5V  $\pm$  10%).
- TTL/CMOS compatible.
- Z84011 features:
  - Z84C00 Z80 CPU.
  - On-chip four channel Counter Timer Controller (Z80 CTC).
  - Built-in Clock Generator Controller (CGC).
  - Five 8-bit parallel ports.
  - 100-pin QFP Package.
  - Noise filter to CLK/TRG inputs of the Z80 CTC.
- Z84C11 features:
  - All Z84011 features.
  - Support of Idle 2 Mode.
  - Built-in Watch Dog Timer (WDT).
  - Power-on Reset and Reset Extension.
  - Wait State Generator.
  - Simplified LV Mode Selection.
  - Crystal Divide-by-One Option.
  - External Clock Input Option.

**GENERAL DESCRIPTION**

The Z84011 and Z84C11 Parallel I/O Controllers (PIC) are CMOS 8-bit microprocessors. They are integrated with the CTC and five 8-bit parallel ports into a single 100-pin QFP (Quad Flat Pack) package. The Z84C11 is an upward compatible version of the Z84011. Figure 1(a) shows the block diagram of Z84011, and Figure 1(b) shows the block diagram of the Z84C11. Figure 2 has pin assignments for both versions. These high end superintegrated Parallel I/O Controllers are targeted for a broad range of applica-


tions ranging from embedded controller to enhancement/ cost reductions of existing hardware using Z80 based discrete peripherals.

Hereinafter, the word PIC on the description covering both versions (Z84C11 and Z84011) is used. Use Z84C11 on the description which applies only to the Z84C11, and use Z84011 which applies only to the Z84011.




(a) Z84011 Functional Block Diagram

Figure 1. PIC Functional Block Diagram



(b) Z84C11 Functional Block Diagram

Figure 1. PIC Functional Block Diagram (Continued)



\* PE7 for Z84011

Figure 2. PIC Pin Assignment

**PIN DESCRIPTION**

The pin assignment is shown in Figure 2. Following is the description on each pin. For the description and the pin number, if stated as "X11", it applies to both the Z84C11/Z84011. Otherwise, C11 for Z84C11 and 011 for Z84011.

**CPU SIGNALS**

Signal Name	# of Pins	Pin #	I/O, 3-State	Description
A15-A0	16	(29-44)	I/O	16-bit address bus. Specifies I/O and memory addresses to be accessed. During the refresh period, addresses for refreshing are output. The bus is an input when the external bus is accessing the on-chip peripherals.
D7-D0	8	(6-13)	I/O	8-bit bidirectional data bus. When the on-chip CPU is accessing on-chip peripherals, these lines are set to output and hold the data to/from on-chip peripherals.
/RD	1	(19)	I/O	Read signal. CPU read signal for accepting data from a memory or I/O device. When an external master is accessing the on-chip peripherals, it is an input signal.
/WR	1	(20)	I/O	Write Signal. This signal is output when data, to be stored in a specified memory or peripheral LSI, is on the MPU data bus. When an external master is accessing the on-chip peripherals, it is an input signal.
/MREQ	1	(17)	Output, 3-State	Memory request signal. When an effective address for memory access is on the address bus, "0" is output. When an external master controls the bus, this signal is tri-stated.
/IORQ	1	(18)	I/O	I/O request signal. When addresses for I/O are on the lower 8 bits (A7-A0) of the address bus in the I/O operation, "0" is output. In addition, the /IORQ signal is output with the /M1 signal at the time of the interrupt acknowledge cycle. This informs peripheral LSI of the interrupt response vector state when on the data bus. When an external master controls the bus, it is an input signal.
/M1	1	(25)	I/O	Machine Cycle "1". /MREQ and "0" are output together in the operation code fetch cycle. /M1 is output for every op-code fetch when a two byte op-code is executed. In the maskable interrupt acknowledge cycle, this signal is output together with /IORQ. When an external master controls the bus, it is an input signal.

## CPU SIGNALS

Signal Name	# of Pins	Pin #	I/O, 3-State	Description
/RFSH	1	(26)	Output(011), Output/3-State (C11)	The refresh signal. When the dynamic memory refresh address is on the low order byte on the address bus, this pin goes active along with /MREQ signal.
<p><b>Note:</b> For the Z84011 the /RFSH is not tri-stated during EV mode.</p> <p><b>Note:</b> For the Z84C11 the /RFSH is tri-stated during EV mode.</p>				
/INT	1	(14)	I/O (Open Drain)	Maskable interrupt request signal. Interrupt is generated by peripheral LSI. This signal is accepted if the Interrupt enable Flip-Flop (IFF) is set to "1". The /INT signal of the CTC is internally wired-OR without pull-up resistors and requires external pull-up. The interrupts from on-chip CTC go out from this pin.
/NMI	1	(45)	Input	Non-maskable interrupt request signal. This interrupt request has a higher priority than the maskable interrupt request and does not rely upon the state of the Interrupt enable Flip-Flop (IFF).
/HALT	1	(16)	Output, 3-State	Halt signal. Indicates that the CPU has executed a HALT instruction. This signal is tri-stated in EV mode.
/BUSREQ	1	(23)	Input	Bus request signal. /BUSREQ requests placement of the address bus, data bus, /MREQ, /IORQ, /RD and /WR signals into the high impedance state. /BUSREQ is normally wired-OR and a pull-up resistor is externally connected.
/BUSACK	1	(21)	Output(011), Output, 3-State (C11)	Bus acknowledge signal. In response to /BUSREQ signal, /BUSACK informs a peripheral LSI that the address bus, data bus, /MREQ, /IORQ, /RD, and /WR signals have been placed in the high impedance state.
<p><b>Note:</b> For the Z84011 the /BUSACK will not be tri-stated during EV mode. For the Z84C11 the /BUSACK will be tri-stated during EV mode.</p>				
/WAIT	1	(22)	Input(011), I/O(C11)	Wait signal. /WAIT informs the CPU that specified memory or peripheral is not ready for data transfer. As long as /WAIT signal is active, MPU is continuously kept in the wait state.

**Note:**  
For the Z84C11, the /WAIT pin becomes an output to bring out on-chip Wait State Generator during EV mode.

## CTC SIGNALS

Signal Name	# of Pins	Pin #	I/O, 3-State	Description
CLK/TRG0 - CLK/TRG3	4	(2-5)	Input.	External Clock/Trigger input. These four CLK/TRG pins correspond to four Counter/Timer Channels. In the counter mode, each active edge causes the downcounter to decrement by one. In timer mode, an active edge starts the timer. It is program selectable whether the active edge is rising or falling.
/C/T00 - /C/T023		(97-99)	Output.	Zero count/timer out signal. In either timer or counter mode, pulses are output when the down counter has reached zero. The Counter/Timer Channel 3 does not have this output.

## GENERAL PURPOSE I/O PORT

Signal Name	# of Pins	Pin #	I/O, 3-State	Description
PA7-PA0	8	(61-68)	I/O	General purpose I/O port (Port A). These lines are configured as an input or an output, bit by bit. On Reset, set as "all input."
PB7-PB0	8	(69-76)	I/O	General purpose I/O port (Port B). These lines are configured as an input or an output, bit by bit. On Reset, set as "all input."
PC7-PC0	8	(53-60)	I/O	General purpose I/O port (Port C). These lines are configured as an input or an output, bit by bit. On Reset, set as "all input."
PD7-PD0	8	(88, 89, 91-96)	I/O	General purpose I/O port (Port D). These lines are configured as an input or an output, bit by bit. On Reset, set as "all input."
PE6-PE0	7	(85-79)	I/O	General purpose I/O port (Port E). These lines are configured as an input or an output, bit by bit. On Reset, set as "all input."
PL7 (011 Only)	1	(3)	I/O	General purpose I/O port (Port L: 7). This pin is configured as an input or an output. On Reset, set as "input."
PE7/WDTOUT (C11 Only)	1	(78)	I/O (Open-drain I/O when /WDTOUT)	Port E 7/Watchdog Timer Output (Multiplexed). This pin is configured as a Watch Dog output pin, or as a general purpose input or an output pin. When Watch Dog Timer is enabled, this pin becomes /WDTOUT regardless of the programming as an I/O port, and also becomes an Open-drain output. If /WDTOUT is connected other than a /IF SFT pin, an external pull-up resistor may be required. On Power-on Reset, this pin is set as PL:7 and "input."

## SYSTEM CONTROL SIGNALS

Signal Name	# of Pins	Pin #	I/O, 3-State	Description
IEI	1	(1)	Input	Z80 CTC interrupt enable input signal. This signal is used with the IEO to form an interrupt priority daisy chain when there is more than one interrupt-driven peripheral.
IEO	1	(87)	Output	Z80 CTC interrupt enable output signal. In the daisy chain interrupt control, IEO controls the interrupt of external peripherals. IEO is active when IEI is "1" and the CPU is not servicing an interrupt from the on-chip peripherals.
/RESET	1	(24)	Input (011), I/O (Open Drain) on C11	Reset signal. /M1/SL signal is used for initializing MPU and other devices in the system. Also used to return from the steady state in the STOP or IDLE modes.

**Note:**  
For the Z84011 the /RESET is kept in active state for a period of at least three system clock cycles.

**Note:**  
For the Z84C11, during the power-up sequence, the /RESET becomes Open-drain output and the Z84C11 will drive this pin to "0" for 25 to 75 msec after the power supply passes through approx. 2.2V and then reverts to input. If it receives the /RESET signal after power-on sequence, it will drive the /RESET pin for 16-processor clock cycles depending on the status of the Reset Output Disable bit in the Watch Dog Timer Master Register. If this Reset output is disabled, it must be kept in an active state for a period of at least three system clock cycles. Note, that if using Z84C11 in the Z84011 socket, modification may be required on the Reset circuit since this pin is a "pure input pin" on the Z84011. The /RESET pin does not have internal pull-up resistors and requires external pull-up. For more details of the function, refer to "Functional Description."

Signal Name	# of Pins	Pin #	I/O, 3-State	Description
XTAL1	1	(49)	Input	Crystal oscillator connecting terminal. A parallel resonant crystal is recommended. If an external clock source is used as an input to the CGC unit, supply clock goes into this terminal.

**Note:**  
For the Z84C11, a crystal presence is automatically detected by the Z84C11; oscillator and divide-by-two circuits are activated. The single phase clock generated is output on the CLK pin if the external clock is not applied on CLK pin.

Signal Name	# of Pins	Pin #	I/O, 3-State	Description
XTAL2	1	(48)	Output	Crystal oscillator connecting terminal.
CLK	1	(52)	Output (011), I/O(C11)	System Clock

**Note:**  
For the Z84011, CLK provides Single Phase system clock generated by CGC. For the Z84C11, if the clock is applied on this pin, the internal oscillator and divide-by-two circuits are bypassed. Otherwise, CLK provides System Clock to the system.

## SYSTEM CONTROL SIGNALS

Signal Name	# of Pins	Pin #	I/O, 3-State	Description
MS1, MS2	2	(47,46)	I	Mode select 1 and 2. The mode select input pins. The status on these pins determine one of four power save modes. (Run, Idle1, Idle2 or STOP)
EV	1	(15)	Input	Evaluator signal. When "1" is applied to this pin, PIC is put in Evaluation mode. For details, refer to "Functional Description" on EV mode.

**Note:**  
For the Z84011, together with /BUSREQ, the EV signal puts the Z84011 into the evaluation mode. When this signal becomes active, the status of /M1, /HALT and /RFSH change to input. When using Z84011 as an evaluator chip, the CPU is electrically disconnected after one machine cycle is executed with the EV signal "1" and the /BUSREQ signal "0". It follows the instructions from the other CPU (of ICE). Upon receiving /BUSREQ, A15-A0, /MREQ, /IORQ, /RD and /WR are changed to input and D7-D0 changes its direction. /BUSACK is NOT tri-stated so it should be disconnected by an externally connected circuit.

**Note:**  
For the Z84C11, to access on-chip resources from the CPU (e.g., ICE CPU), the CPU is electrically disconnected; A15-A0, /MREQ, /IORQ, /RD and /WR are changed to input; D7-D0 changes its direction; /M1, /HALT and /RFSH are put into the high impedance state when the EV pin is set to "1." Also, /BUSACK is tri-stated.

Signal Name	# of Pins	Pin #	I/O, 3-State	Description
V <sub>CC</sub>	3	(27, 51, 90)	Power	+5 Volts
V <sub>SS</sub>	4	(28, 50, 77, 100)	GND	0 Volts
TEST	1	(86)	Input	Test pin. This pin should be tied to "0"

**Note:**  
The following pins have different functions between Z84011 and Z84C11:

Pin Name	Pin #	Function
/RESET	24	Functionality is different.
/WAIT	22	Functionality is different in EV mode.
EV	15	Functionality is different.
PE7	78	(Port E 7) on Z84011; PE7/WDTOUT on Z84C11.
/BUSACK	21	In EV mode, tri-stated on Z84C11; remains active on Z84011.

## FUNCTIONAL DESCRIPTION

As shown in Figure 1(a), the Z84011 has a Z80 CPU, CTC, Clock Generator/Controller and Five 8-bit General Purpose I/Os. In addition to these, the Z84C11 has a Watch Dog Timer, Wait State Generator, and Power-on Reset circuit (Figure 1b).

Functionally, the on-chip Z80 CPU and the Z80 CTC are the same as the discrete devices. Therefore, for detailed description of each individual unit, refer to the Product Specification/Technical Manual of each discrete product.

The following subsections describe each individual functional unit of the PIC.

### Z84C00/01 Logic Unit

The CPU unit provides all the capabilities and pins of the Zilog Z80 CPU. This allows 100% software compatibility with existing Z80 software. Refer to "Z84C01 Z80 CPU with CGC" Product Specification.

### Z84C30 Counter/Timer Logic Unit

This logic unit provides the user with four individual 8-bit Counter/Timer Channels that are compatible with the Z84C30 CTC (Figure 3). The Counter/Timers are programmed by the CPU for a broad range of counting and timing applications. Typical applications include event counting, interrupt and interval counting, and serial baud rate clock generation.

Each of the Counter/Timer Channels, designated Channels 0-3, have an 8-bit prescaler (when used in timer mode) and its own 8-bit counter to provide a wide range of count resolution. Each of the channels have their own Clock/Trigger input to quantify the counting process and an output to indicate zero crossing/timeout conditions. Note that Channel 3 doesn't have its output pin. With only one interrupt vector programmed into the logic unit, each channel can generate a unique interrupt vector in response to the interrupt acknowledge cycle.




Figure 3. CTC Block Diagram

### General Purpose I/O Ports

The PIC has five 8-bit General Purpose I/O ports (a total of 40 I/O lines). Each bit is configured as input or output individually. Figure 4 has the block diagram for General Purpose I/O ports. Each port has 2 associated registers. One is the Port Data Register, which latches the data to the port, and the other is the Data Direction Register, which defines the direction of data flow for the individual bits of its port. While the port bit is assigned as output, the contents of Port Data register can be read back through I/O instructions. For the addresses of these registers, refer to Table 1.

Note: For Z84C11, Port 7 bit 7 is multiplexed with Watch Dog Timer Output (WDTOU). When enabling the Watch Dog Timer, the WDTOUT is overriding the function as an I/O port. When used as WDTOUT, a write to Port Data Register has no effect on the PE7/WDTOUT pin, but changes the contents of the Port E data register. A read to this bit returns the status of the WDTOUT. For more details about Watch Dog Timer, refer to the "Watch Dog Timer" Section.




Figure 4. I/O Port Block Diagram

### Watch Dog Timer (WDT) Logic Unit (Z84C11 Only)

This logic unit is being superintegrated into the Z84C11 as an enhanced feature to the Z84011. It detects an operation error, caused by the program runaway, and returns to normal operation. Figure 5, shows the block diagram of the

WDT. While WDT is enabled, the signal PE7/WDTOUT acts as /WDTOUT. During power down mode of operation (either IDLE 1/2 or Stop), Watch Dog Timer is halted. Upon Power-on Reset, it is disabled.




Figure 5. Watch Dog Timer Block Diagram

### WDT Output (PE7/WDTOUT)

Since the Z84C11 doesn't have a dedicated WDT output pin, the WDT output is multiplexed with Port E bit 7. When enabling the Watch Dog Timer, the WDTOUT function overrides PE7 function.

When the WDT is used, the "0" level signal is output from the PE7/WDTOUT pin after a duration of time specified in

the WDTP in the WDTMR. The output pulse width is one of the following, depending on the PE7/WDTOUT pin connection.

The PE7/WDTOUT is connected to the /RESET pin: The "0" level is pulsed for 5TcC (System Clock cycles).

The PE7/WDTOUT is connected to a pin other than the /RESET pin: The "0" level is kept until the Watch Dog timer is cleared by software, or reset by /RESET pin.

### CGC Logic Unit

The PIC has a CGC (Clock Generator/Controller) unit. The PIC allows crystal input (XTAL1, XTAL2) or System Clock Input on the XTAL1 pin. It has clock divide-by-two circuits and generates half-speed clock to the input.

Z84011 Only. The CGC unit is not supporting "Idle 2" mode of operation.

Z84C11 Only. External clock can be also applied from CLK pin. If external clock is provided on the CLK pin, the oscillator and the divide-by-two circuit are bypassed. On Power-on Reset, it comes up in divide-by-two mode. If the external clock or crystal input is provided on the XTAL pins, the internal oscillator is used and the divide-by-two circuit is activated depending upon bit D4 of the WDTMR (See "Programming" section). Power Down modes of the Z84C11 vary based on whether the clock is input on the XTAL1 pin or the CLK pin. If the clock is input on the crystal pin, all of the modes in "halt" state are available. If the system clock is provided from the CLK pin, only the IDLE2 mode is applicable (CGC is kept on running but the internal CPU and Watch Dog Timer are stopped).

### Generating the System Clock

The PIC has a built-in oscillator circuit and the required clock is easily generated by connecting a crystal to the external terminals (XTAL1, XTAL2). Clock output is the half speed of the clock source. Example of an oscillator connection is shown in Figure 6.




Figure 6. Circuit Configuration for Crystal

Z84C11. Clock speed is the same, or half, the frequency of the clock source.

Recommended characteristics of the crystal and the values for the capacitor are as follows, (the values will change with crystal frequency).

- Type of crystal: Fundamental, parallel type crystal (AT cut is recommended).
- Frequency tolerance: Application dependent.
- CL, Load capacitance: Approximately 22pf. (Acceptable range is 20-30pf.)
- Rs, equivalent-series resistance: ≤ 60 ohms
- Drive level: 10mW (for ≤ 10MHz crystal) 5mW (for ≥ 10MHz crystal)
- CIN = COUT = 33pf.

### Power-on Reset Logic Unit (Z84C11 Only)

The Z84C11 has the enhanced feature of a Power-on Reset circuit. During the power-up sequence, the Open-drain gate of the on-chip Power-on Reset circuit drives /RESET pin to "0" for 25 to 75 msec after the power supply passes through approx. 2.2V. After the termination of the "Power-on Reset" cycle, the Open-drain gate of the on-chip Power-on Reset circuit stops to drive the /RESET pin. It is required to have external pull-up resistor on the /RESET pin.

If it receives /RESET input from outside after the power-on sequence, and while Reset Output Disable bit in Watch Dog Master Register is cleared to "0", it drives the /RESET pin for 16 processor clock cycles from the falling edge of external /RESET input. Otherwise, /RESET pin must be kept in active state for a period of at least 3 system clock cycles.

If there are power-on reset circuits outside of this device, drive this pin with OPEN-DRAIN type gates and pull-up resistors because the /RESET signal is driven low for the period mentioned above during the Power-on sequence. If the external Power-on Reset circuit has push-pull type drivers and they drive the /RESET pin to "1" during that period, it may cause damage. In particular, when using Z84C11 in the Z84011 socket, modification may be required on the external reset circuit.

### Wait State Generator Unit (Z84C11 Only)

The Z84C11 has the enhanced feature of a Wait State Generator circuit. It is capable of generating /WAIT signals to the CPU internally. The status of the External /WAIT input line is sampled after the insertion of software wait states, except the wait states insertion for Interrupt Daisy Chain Wait (for this cycle, insertion of a wait state is complex). The Wait State Control Register can be programmed to generate multiple Wait states during different CPU cycles as listed as follows.

#### Memory Wait and Op-code Wait

The Wait State Generator can put 0 to 3 wait states in memory accesses. Additionally, one added wait state can be inserted during an /M1 (Op-code fetch) cycle, because /M1 cycles' timing requirement is lighter than memory Read/Write cycles. It generates wait states to the Memory Access in a specified address range, which is programmed in Memory Wait Boundary Register.

#### I/O Wait

The Wait State Generator can put 0, 2, 4 or 6 wait states to I/O accesses. Regardless of the programming of this field, no I/O wait states are inserted for accesses to on-chip peripherals.

#### Interrupt Vector Wait

During Interrupt acknowledge cycle, the Wait State Generator can insert one wait state after /IORQ goes active, to extend the time between /IORQ fall to vector fetch by CPU. It allows a slow vector response device.

#### Interrupt Daisy Chain Wait and RETI Sequence Extension

During Interrupt acknowledge cycle, the Wait State Generator can insert 0, 2, 4 or 6 wait states between /M1 falling to the /IORQ falling edge. This extends the time required to settle the daisy chain. This also allows a longer daisy chain. Further, this field controls the number of wait states inserted during RETI (Return From Interrupt) cycle. If specified to insert 4 or 6 wait states during Interrupt Acknowledge cycle, the Wait State Generator also inserts wait states during the RETI fetch sequence. This sequence is generated with two op-code fetch cycles (Op-code is EDh followed by 4Dh). It inserts 2 or 4 wait states, respectively, if op-code followed by EDh is 4Dh. One wait state if the following op-code is not 4Dh.

#### Other Functional Features (Z84C11 Only)

For more system design flexibility, the Z84C11 has the following unique features. These features are controlled by WDTMR (Watch Dog Master Register; Address: F0h) For more details, refer to "Programming section."

- Clock Divide-By-One option
- Reset Output Disable
- Control Register Initialize Option

#### Clock Divide-by-One Option

This feature is programmed through Bit D4 of WDTMR. Upon Power-on Reset, the Clock from on-chip CGC is passed through a divide-by-two circuit. By setting this bit to one, the divide-by-two circuit is bypassed so that the system clock is equal to X1AL input. If the clock is applied to the CLK pin from external clock source, the status of this bit is ignored. Upon power-on reset, it is cleared to 0. For details, refer to "Programming" section.

#### Reset Output Disable

This feature is programmed by Bit D3 of WDTMR. If this bit is cleared to "0", the /RESET pin is driven to "0" for 16 clock cycles from the falling edge of /RESET input. This feature is for the cases where /RESET is used to get out from the "HALT" state. If this bit has been set to one, the on-chip reset circuit will not drive the /RESET pin except during power-on sequence.

#### Control Register Initialize Option

This feature is programmed by Bit D2 of WDTMR. This bit determines whether or not to initialize system control registers to initial value on /RESET. An ideal application for using the Watch Dog Timer.

#### Evaluation Mode

The PIC has a built-in evaluation (or development) mode feature which allows the users to utilize standard Z80 development systems conveniently. This mode virtually replaces the on-chip Z80 CPU with the external CPU. In this mode, the on-chip CPU is electrically disconnected from the internal bus and all tri-state signals /S-A0, /S-1X0, /MREQ, /IORQ, /RD, /WR, /HALT, /M1, (for C11, /RFSH and /BUSREQ as well) as they are tri-stated, or changed to input. This allows the development system CPU to take over and use the internal I/O registers of the PIC (like the CPU was on-chip).

Z84011 Only. When the EV pin is active, the /M1 and /HALT pins are put in the high-impedance state. In using the Z84011 as an evaluator chip, the CPU is electrically disconnected (put in high-impedance state) after one machine cycle is executed with the EV signal being "1" and the /BUSREQ signal being "0". Then, on-chip resources are accessed from outside. /BUSACK and /RST1 are disconnected by an externally connected circuit.

Z84C11 Only. If the EV pin is tied to Vcc on power-up, the Z84C11 enters into an evaluation mode. In this mode, the internal CPU is immediately disconnected from the internal bus and all tri-state signals listed above, and /BUSACK and /RFSH signals are tri-stated, or changed to input. Note that the /WAIT pin became the OUTPUT pin in EV mode, and Wait State Generator generates wait states only as programmed. If the target application board has a separate wait state generator, modification of the target may be required.

The Z84C11 acts like regular operation where the /BUSREQ signal is asserted by an external master. This causes all tri-state signals to be tri-stated by the Z84C11 after one clock delay. For this case, /RFSH, /M1, /HALT and /BUSREQ remain active. The /BUSREQ approach was not used for the evaluation mode. This avoided significant external circuitry to work around the time period before the external CPU uses the bus for the Z84C11 accesses.

## PROGRAMMING

### I/O Address Assignment

The PIC's on-chip peripherals' I/O addresses are listed in Table 1. They are fully decoded from A7-A0 and have no image. The registers with Z84C11 located at I/O Address

EEh, EFh, F0h and F1h control enhanced features to the Z84C11, and are not assigned on Z84011.

Table 1. I/O Control Register Address


Address	Device	Channel	Register
10h	CTC	Ch 0	Control Register
11h	CTC	Ch 1	Control Register
12h	CTC	Ch 2	Control Register
13h	CTC	Ch 3	Control Register
50h	PIA	Port A	Port A Data Port (PADP)
54h	PIA	Port A	Port A Data Direction Register (PADR)
51h	PIA	Port B	Port B Data Port (PBDP)
55h	PIA	Port B	Port B Data Direction Register (PBDR)
52h	PIA	Port C	Port C Data Port (PCDP)
56h	PIA	Port C	Port C Data Direction Register (PCDR)
30h	PIA	Port D	Port D Data Port (PDDP)
34h	PIA	Port D	Port D Data Direction Register (PDDR)
40h	PIA	Port E	Port E Data Port (PEDP)
44h	PIA	Port E	Port E Data Direction Register (PEDR)
F0h	WDT		Watch Dog Timer Master Register (WDTMR; Not with Z84011)
F1h	WDT		Watch Dog Timer Control Register (WDTCR; Not with Z84011)
EEh	Misc		System Control Register Pointer (SCRIP; Not with Z84011)
EFh	Misc		System Control Data Port (SCDP; Not with Z84011) Through SCRIP and SCDP Control Register 00 - Wait State Control Register (WCR) Control Register 01 - Memory Wait state Boundary Register (MWB31)

### CTC Control Registers

For more detailed information, refer to the CTC Technical Manual.

#### Channel Control Word

This word sets the operating modes and parameters as described below. Bit D0 is a "1" to indicate that this is a Control Word (Figure 7).



\* Timer Mode Only

Figure 7. CTC Channel Control Word

**Bit D7. Interrupt Enable.** This bit enables the interrupt logic so that an internal INT can be generated at zero count. Interrupts are programmed in either mode and may be enabled or disabled at any time.

**Bit D6. Mode Bit** This bit selects either Timer Mode or Counter Mode.

**Bit D5. Prescaler Factor.** This bit selects the prescaler factor for use in the timer mode. Either divide-by-16 or divide-by-256 is available.

**Bit D4. Clock/Trigger Edge Selector.** This bit selects the active edge of the CLK/TRG input pulses.

**Bit D3. Timer Trigger.** This bit selects the trigger mode for timer operation. Either automatic or external trigger is selected.

**Bit D2. Time Constant.** This bit indicates that the next word programmed is time constant data for the downcounter.

**Bit D1. Software Reset.** Writing 1 to this bit indicates a software reset operation, which stops counting activities until another time constant word is written.

#### Time Constant Word

Before a channel starts counting, it must receive a time constant word. The time constant value is anywhere between 1 and 256, with "0" being accepted as a count of 256 (Figure 8).




Figure 8. CTC Time Constant Word

#### Interrupt Vector Word

If one or more of the CTC channels have interrupt enabled, then the Interrupt Vector Word must be programmed. Only the five most significant bits of this word are programmed, and bit D0 must be "0". Bits D2-D1 are automatically modified by the CTC channels when it responds with an interrupt vector (Figure 9).




Figure 9. CTC Interrupt Vector Word

### PIA Registers

#### Port Direction Registers

The PIA ports can be configured for any combination of input and output bits. The direction is controlled by writing to the Port Direction Registers (PADR, PBDR, PCDR,

PDDR, PEDR). A "1" written to a bit position indicates that the respective bit is an Output. All bits are inputs on reset. This register is write only (Figure 10).




Figure 10. Port Direction Register

#### Port Data Port

This register holds the data to the port bit assigned as output. It holds the data until modified by the CPU. If the bit is assigned as an output, a read to this register gives the

current value on the port pin, or reads back the contents of this register (Figure 11).




Figure 11. Port Data Port

**Writing a Port Data Port.** If the bit location is assigned as an input, a write to the bit location, assigned as an input, changes the contents of the Port Data Port Register without affecting the port's operation.

Port Data Port register, and the content of the register is output on the pin.

If the bit location is assigned as an output, a write to the bit location, assigned as an output, latches the data into the

**Z84C11 Only.** If Port E bit 7 has been assigned as Watch Dog Timer Output (WDOUT), a write to PE7 location will not change the status of the PE7, but changes the bit 7 of PEDR.

**Reading a Port Data Port.** If the bit location is assigned as an input, a read to the bit location, assigned as an input reads the data on the port directly. The contents of the Port Data Port Register are not changed.

If the bit is assigned as an output. A read to the bit location, assigned as an output, reads back the contents of the Port Data Port Register.

**Z84C11 Only.** If Port E bit 7 has been assigned as Watch Dog Timer Output (WDTOUT), a read to PE7 location returns the status of WDTOUT.

As mentioned above, a write to the bit location assigned as input, will not affect the port's operation. When changing its mode to output from input, write data to be output into port data port before programming Data Direction Register to Output, or there may be a glitch in the port pin.

#### Watch Dog Timer Control Registers (Z84C11 Only)

There are two registers to control Watch Dog Timer operations; Watch Dog Timer Master Register (WDTMR; I/O Address F0h) and the WDT Command Register (WDTCR; I/O Address F1h).




Figure 12. Watch Dog Timer Master Register

I/O Address F1h). Watch Dog Timer Logic has a "double key" structure to prevent the WDT disabling error which could lead to WDT operation stop page due to program runaway. Also, these registers program the power-down mode of operation. The "Second Key" is needed when turning off the Watch Dog Timer.

**Enabling the WDT.** The WDT is enabled by setting the WDT Enable Bit (D7:WDTE) to "1" and the WDT Periodic field (D5,D6:WDTP) to the desired time period. These command bits are in the Watch Dog Timer Master Register (WDTMR; I/O Address F0h).

**Disabling the WDT.** The WDT is disabled by clearing WDT Enable bit (WDTE) in the WDTMR to "0" followed by writing "B1h" to the WDT Command Register (WDTCR; I/O Address F1h).

**Clearing the WDT.** The WDT can be cleared by writing "4Eh" into the WDTCR.

**Watch Dog Timer Master Register (WDTMR; I/O address F0h)**  
This register controls the activities of the Watch Dog Timer and system functions (Figure 12).

**Bit D7. Watch Dog Timer Enable (WDTE).** This bit controls the activities of Watch Dog Timer. The WDT is enabled by setting this bit to "1". To disable WDT, write "0" to this bit followed by writing "B1h" in the WDT Command Register. Watch Dog Timer Logic has a "double key" structure to prevent the WDT disabling error which may lead to WDT operation stop, page, due to program runaway. Upon Power-On Reset, this bit is cleared to "0" and the WDT is disabled.

**Bit D6-D5. WDT Periodic field (WDTP).** This two bit field determines the desired time period. Upon Power-on reset, this field is set to "11" and the time period is (TcC x 222).

- 00 - Period is (TcC x 2<sup>16</sup>)
- 01 - Period is (TcC x 2<sup>18</sup>)
- 10 - Period is (TcC x 2<sup>20</sup>)
- 11 - Period is (TcC x 2<sup>22</sup>)

**Bit D4. Clock Divide-by-one option.** "0"-Disable, "1"-enable. On-chip CGC unit has a divide-by-two circuit. By setting this bit to one, this circuit is bypassed and clock on CLK pin is equal to XTAL oscillation frequency (or external clock input on the XTAL1 pin). This bit has no effect when the on-chip CGC unit is not in use and external system clock is fed from CLK pin. Upon Power-on reset, this bit is cleared to "0" and the clock is divided by two.

**Bit D3. Reset Output Disable.** "0"-Reset output is enabled, "1"-Reset output is disabled. This bit controls the /RESET signal and is driven out when /RESET input is used to take the Z84C11 out of the "Hall" state. The reset pulse is driven out for 16-clock cycles from the falling edge of /RESET input, unless this bit is set. Upon Power-on reset, this bit is cleared to "0".

**Bit D2. Control Register Initialize Option.** "0"- Initialize control registers on Reset; "1"- Initialize control registers only on Power-on Reset. D2 determines whether to initialize system control registers to initial values on /RESET. If this bit is cleared to 0, contents of control registers are initialized at /RESET. If this bit is set to 1, contents of control registers are initialized ONLY on Power-on Reset (/RESET will not initialize the control registers). Upon Power-on Reset, this bit is cleared to "0".

**Bit D1-D0. Reserved.** These two bits are reserved and are programmed as "11". A read to these bits returns "11".

#### Watch Dog Timer Command Register (WDTCR; I/O address F1h)

In conjunction with the WDTMR, this register works as a "Second Key" for the Watch Dog Timer. This register is write only (Figure 13).

Write B1h after clearing WDTE to "0" - Disable WDT.  
Write 4Eh - Clear WDT.




Figure 13. Watch Dog Timer Command Register

#### Registers for the Wait State Generator

(The following registers are not available on Z84011).

There are two indirectly accessible registers to program wait states; Wait State Control Register (WCR; Control Register 00h) and Memory Wait Boundary Register (MWB; Control Register 01h). To access these registers, Z84C11 writes "register number to be accessed" to the System Control Register Pointer (SCRIP; I/O address E1h), and then accesses the target register through System Control Data Port (SCDP; I/O address E1h). The pointer which writes into SCRIP is kept until modified.

#### System Control Register Pointer (SCRIP; I/O address E1h)

This register stores the pointer to access WCR and MWB. This register is Read/Write and it holds the pointer value until modified. Upon Power-on reset, all bits are cleared to zero. The pointer value other than 00h and 01h, is reserved and not written. Upon Power-on reset, this register is set to "00h" and points to WCR (Figure 14).




Figure 14. System Control Register Pointer

### System Control Data Port

(SCDP, I/O address EFh)

This register accesses WCR and MWBR (Figure 15)




Figure 15. System Control Data Port




Figure 16. Wait State Control Register

### Wait State Control Register

(WCR, register number 00h)

This register accessed through SCDP with the pointer value 00h in SCRP (Figure 16). To maintain compatibility with the Z84011, the Z84C11 inserts the maximum number of wait states (set all bits of this register to one) for sixteen/M1 cycles after Power-on Reset. It automatically clears the contents of this register (move to no-wait state insertion) on the trailing edge of the 16th/M1 signal unless software has programmed a value. If automatic wait state insertion is needed, the wait state is programmed within this time period. A read to WCR during this period will return FFh, unless programmed.

The Wait State Control register has the following fields:

**Bit 7-6. Interrupt Daisy Chain Wait.** This 2-bit field specifies the number of wait states to be inserted during an Interrupt Daisy Chain settle period of the Interrupt Acknowledge cycle. Which means /IORQ goes low after the settling period from /M1 going active. Also, this field controls the number of wait states inserted during the RETI (Return From Interrupt) cycle. If specified to insert four or six wait states during Interrupt Acknowledge cycle, the Wait State Generator also inserts wait states during the RETI fetch sequence. This sequence is formed with two op-code fetch cycles (Op-code is EDh followed by 4Dh). It inserts one wait state if op-code followed by EDh is NOT 4Dh, and inserts two or four wait states, respectively, if the following op-code is 4Dh.

Interrupt Acknowledge	RETI cycle
00 - No Wait states	No wait states
01 - 2 Wait states	No wait states
10 - 4 Wait states	2 Wait states
11 - 6 Wait states	4 Wait states

For sixteen /M1 cycles from Power-on Reset, bits 7-6 are set to "11". They clear to "00" on the trailing edge of the 16th /M1 signal unless programmed.

**Bit 5. Interrupt Vector Wait.** While this bit is set to one, the wait state generator inserts one wait state after the /IORQ signal goes active during the Interrupt Acknowledge cycle. This gives more time for the vector read cycle. While this bit is clear to zero, no wait state is inserted (Standard timing). For sixteen /M1 cycles from Power-on Reset, this bit is set to "1." It then clears to "0" on the trailing edge of the 16th /M1 signal, unless programmed.

**Bit 4. Op-code fetch Extension.** If this bit is set to "1", one additional wait state is inserted during the Op-code fetch cycle in addition to the number of wait states programmed in the Memory Wait field. For sixteen /M1 cycles from Power-on Reset, this bit is set to "1", then clear to "0" on the trailing edge of the 16th /M1 signal, unless programmed.

**Bit 3-2. Memory Wait states.** This 2-bit field specifies the number of wait states inserted during I/O transactions.

00 - No Wait states
01 - 1 Wait states
10 - 2 Wait states
11 - 3 Wait states

For sixteen /M1 cycles from Power-on Reset, these bits are set to "11", then cleared to "00" on the trailing edge of the 16th /M1 signal, unless programmed.

**Bit 1-0. I/O Wait states.** This 2-bit field specifies the number of wait states inserted during I/O transactions.

00 - No Wait states
01 - 2 Wait states
10 - 4 Wait states
11 - 6 Wait states

For sixteen /M1 cycles from Power-on Reset, these bits are set to "11", then cleared to "00" on the trailing edge of the 16th /M1 signal, unless programmed. For the accesses to the on-chip I/O registers, no Wait states are inserted regardless of the programming of this field.

### Memory Wait Boundary Register

(MWBR, register number 01h)

This register specifies the address range to insert memory wait states. When accessed memory addresses are within this range, the Wait State Generator inserts Memory Wait States specified in the Memory Wait field in WCR. (Figure 17). This register controls the Memory Wait insertions only for normal Memory Read/Write and Op-Code fetch cycle.




Figure 17. Memory Wait Boundary Register

**Bit D7-D4. Memory Wait High Boundary.** This field specifies A15-A12 of the upper address boundary for Memory wait.

**Bit D3-D0. Memory Wait Low Boundary.** This field specifies A15-A12 of the lower address boundary for Memory wait.

Memory wait states are inserted for the address range:

$$(D7-D4 \text{ of MWBR}) \geq A15-A12 \geq (D3-D0 \text{ of MWBR})$$

This register is set to "F0h" on Power-on Reset, which specifies the address range for Memory wait as "0000h to FFFFh".

## OPERATION MODES

There are four kinds of operation modes available for the PIC in connection with clock generation; RUN Mode, IDLE1/2 Modes and STOP Mode.

The Operation mode is effective when the halt instruction executes. Restart of MPU from the stopped state under IDLE1/2 Mode or STOP mode is effected by inputting

either /RESET or interrupt (/NMI or /INT). The mode selection of these power-down modes is made by two external pins (MS1/MS2).

Note: Z84011 is not supporting IDLE 2 mode of operation. Do not use the MS1/MS2 combination of 0 1 with Z84011.

Operation Mode	MS1	MS2	Description at HALT State
RUN Mode	1	1	The PIC continues the operation. If CLK is an output, it supplies clocks to the outside, continuously.
IDLE1 Mode	0	0	The internal oscillator's operation is continued and supplies clocks to the outside, continuously. Clock output (CLK) (and internal clock to the CTC and the Watch Dog Timer) is stopped at "0" level of T4 state in the halt instruction operation code fetch cycle. This mode is not supported with Z84C11 when external clock is applied to the CLK pin.
IDLE2 Mode (C11 Only)	0	1	The internal oscillator and the CTC's operation continues. If the CLK pin has been selected as output, it supplies clock to the outside continuously. But the internal clock to the CPU and the Watch Dog Timer is stopped at "0" level of the T4 state. This is in the cycle immediately after the halt instruction op-code fetch cycle. This mode is also valid when external clock is applied to the CLK pin.
STOP Mode	1	0	All operations of the internal oscillator, clock (CLK) output, internal clock to the CTC, and the Watch Dog Timer are stopped at the "0" level of the T4 state. This is in the cycle immediately after the halt instruction op-code fetch cycle.

**Table 2. Device Status in Halt State**  
(When clock is supplied by on-chip CGC unit)

Mode	CGC	CPU	CTC	WDT	CLK	Note
IDLE1	O	X	X	X	X	
IDLE2	O	X	O	X	O	[1]
STOP	X	X	X	X	X	
RUN	O	O	O	O	O	

O: Operating  
X: Stop

Note:  
[1] Not supported on 011.

## TIMING

### Basic Timing

The basic timing is explained here with emphasis placed on the halt function relative to the on-chip Clock Generator. The following items are identical to those for the Z84C00. For details, refer to the data sheet of the Z84C00.

- Operation Code Fetch Cycle
- Memory Read/Write Operation
- Input/Output Operation
- Bus Request/Acknowledge Operation
- Maskable Interrupt Request Operation
- Non-Maskable Interrupt Request Operation
- Reset Operation

011 Only. All operating modes, except IDLE 2 (Table 2), are valid with Crystal Input (Crystal connected between XTAL1/2 or external Clock input on XTAL1).

C11 Only. All the operating modes in Table 3 are valid with crystal input (Crystal connected between XTAL1/2 or external clock input on XTAL1). For the external clock on the CLK pin, only the IDLE2 and RUN modes are applicable.

### Operation When HALT Instruction is Executed

When the CPU fetches a halt instruction in the op-code fetch cycle, /HALT goes active (Low). This is in synchronization with the falling edge of T4 state before the peripheral LSI and CPU stops the operation. After this, the system clock generation differs, depending upon the operation mode (RUN Mode, IDLE1/2 Mode or STOP Mode). If the internal system clock is running, the CPU continues to execute NOP instructions even in the halt state.

**RUN Mode (MS1=1, MS2=1)**  
Shown in Figure 18 is the basic timing when the halt instruction is executed in RUN Mode.




Figure 18. Timing of RUN Mode  
(AI Halt Instruction Command Execution)

In RUN Mode, internal system clock ( $\emptyset$ ) and clock output (CLK) continues even after the halt instruction is executed. Therefore, until the halt state is released by the interrupt signal (/NMI or /INT) or /RESET signal, MPU continues to execute HALT instruction (internally executing NOP instructions).

**IDLE1 Mode (MS1=0, MS2=0)**  
Shown in Figure 19 is the basic timing when the halt instruction is executed in IDLE1 Mode.




Figure 19. IDLE1 Mode Timing  
(AI Halt Instruction Execution)

In IDLE1 Mode, the internal oscillator continues to operate, but system clock ( $\emptyset$ ) in MPU and clock output (CLK) is stopped at T4 Low state of HALT instruction execution. Then all components in the MPU stop their operation. This mode is not supported when the CGC unit is inactive and the external clock is led from CLK pin.

**IDLE2 Mode (C11 Only; MS1=0, MS2=1)**  
Shown in Figure 20 is the basic timing when the halt instruction is executed in IDLE2 Mode. This mode is not supported on 011, and not with C11 when external clock is applied onto the CLK pin.




Figure 20. IDLE2 Mode Timing  
(AI Halt Instruction Execution)

In IDLE2 Mode, the internal oscillator, clock to CTC and clock output (CLK) to the outside of Z84C11, continues to operate. System Clock ( $\emptyset$ ) in the Z84C11 is stopped at the T4 Low state of HALT instruction execution. Then the CPU and Watch Dog Timer stop their operation.

**STOP Mode (MS1=1, MS2=0)**  
 Shown in Figure 21 is the basic timing when the halt instruction is executed in STOP Mode.




Figure 21. STOP Mode Timing (At Halt Instruction Execution)

In STOP Mode, the on-chip CGC unit is stopped at T4 Low state of HALT instruction execution. Therefore, System Clock ( $\emptyset$ ) in the IPC, operation of Watch Dog timer, CPU, CTC and clock output (CLK) to the outside of the IPC are stopped.

accepted by an active /INT signal ("0" level). Also, the interrupt enable flip-flop is set to "1". The accepted interrupt process is started from the next cycle.

Further, when the internal system clock is stopped (IDLE 1/2 Mode, STOP Mode), it is necessary first to restart the internal system clock. The internal system clock is restarted when /RESET or interrupt signal (/NMI or /INT) is asserted.

**Release From Halt State**

The halt state of the CPU is released when "0" is input to the /RESET signal and the MPU is reset or an interrupt request is accepted. An interrupt request signal is sampled at the leading edge of the last clock cycle (T4 state) of NOP instruction. In the case of maskable interrupt, interrupt is

**RUN Mode (MS1, MS2=1)**

The halt release operation by acceptance of interrupt request in RUN Mode is shown in Figure 22.




Figure 22. Halt Release Operation Timing By Interrupt Request Signal in RUN Mode

In RUN Mode the internal system clock is not stopped. If the interrupt signal is recognized on the rising clock edge of T4 of the continued NOP instruction, the CPU will execute the interrupt process from the next cycle.

The halt release operation by resetting the CPU in RUN Mode is shown in Figure 23. After Reset, the CPU executes

an instruction starting from address 0000H. However, in order to reset CPU, it is necessary to keep /RESET signal at "0" for at least three system clock cycles (For Z84C11; three clock cycles if Reset output is disabled.). In addition, if the /RESET signal becomes "1", after the dummy cycle for at least two T states, the CPU executes an instruction from address 0000H.






Figure 23. Halt Release Operation Timing By Reset in RUN Mode

IDLE1 Mode (MS1=0, MS2=0)  
 IDLE2 Mode (MS1=0, MS2=1)  
 The halt release operation by interrupt signal in IDLE1 Mode is shown in Figure 24(a) and in IDLE2 Mode in Figure 24(b)



(a) IDLE1 Mode

Figure 24. Halt Release Operation Timing By Interrupt Request Signal in IDLE1/2 Mode



(b) IDLE2 Mode

Figure 24. Halt Release Operation Timing By Interrupt Request Signal in IDLE1/2 Mode (Continued)

When receiving /NMI or /INT signal, the stopped internal system clock starts to feed. In IDLE1 Mode, the PIC starts clock output to the outside at the same time.


The operation stop of CPU in IDLE2 mode is taking place at "0" level during T4 state in the halt instruction op-code fetch cycle. Therefore, after being restarted by the interrupt signal, CPU executes one NOP instruction and samples an interrupt signal at the rise of T4 state during the execution of this NOP instruction. It then executes the interrupt process from the next cycle.

If no interrupt signal is accepted during the execution of the first NOP instruction after the internal system clock is restarted, CPU is not released from the halt state. It is

placed in IDLE1/2 Mode again at "0" level during T4 state of the NOP instruction, stopping the internal system clock. If /INT signal is not at "0" level at the rise of T4 state, no interrupt request is accepted.


**The Halt Release Operation By RESET in IDLE1/2 Modes**  
 When /RESET signal at "0" level is input into the PIC, the internal system clock is restarted and the PIC will execute an instruction stored in address 0000H.

At time of /RESET signal input, it is necessary to take the same care as that in resetting the PIC in RUN Mode (Figures 25a and 25b).



(a) IDLE1 Mode

Figure 25. Halt Release Operation Timing By Reset in IDLE1/2 Mode



(b) IDLE2 Mode  
 Figure 25. Halt Release Operation Timing By Reset in IDLE1/2 Mode (Continued)

Halt Release in STOP Mode (MS1=1, MS2=0) By Interrupt  
 The halt release operation by interrupt signal in STOP Mode is shown in Figure 26.




Figure 26. Halt Release Operation Timing By Interrupt Request Signal in STOP Mode

When the PIC receives an interrupt signal, the internal oscillator is restarted. To obtain stabilized oscillation, the internal system clock and clock output (CLK) to the outside are started after a start-up time of  $(2^{14}+2.5)$  TcC (TcC: Clock Cycle) by the internal counter.

CPU executes one NOP instruction after the internal system clock is restarted. At the same time, it samples an interrupt signal at the rise of T4 state during the execution of this NOP instruction. If the interrupt signal is accepted, CPU executes the interrupt process operation from the next cycle.

**Note:** During interrupt signal input, care should be taken like the care of the interrupt signal input in IDLE 1/2 Mode.

The halt release operation by the Z84C11 resetting in STOP Mode is shown in Figure 27.

#### Halt Release in STOP Mode (MS2=0, MS1=1) By /RESET

When /RESET at "0" level is input into the PIC, the internal oscillator is restarted. However, the internal clock counter for warm-up does not operate. Therefore, the operation is not carried out properly due to unstable clock oscillation. It is necessary to hold the /RESET signal at "0" level for sufficient time. The halt release operation by the PIC resetting in STOP Mode is shown in Figure 27.

Z84C11 Only. The /RESET pulse is stretched to a minimum of 16 cycles and driven out of the Z84C11 on the /RESET pin if Reset output is enabled (bit D3 of WD1MR is cleared to "0"). Setting bit D2 disables the driving out of /RESET. If the Control Initialization Option has not been selected (cleared bit D2 of WD1MR), the values programmed in the control registers (WD1MR, SCIRP, WCR and MW3R) are not initialized on /RESET. Otherwise, contents of these registers are initialized to the default value.




Figure 27. Halt Release Operation Timing By Reset in STOP Mode

**Start-up Time At Time of Restart (STOP Mode).** When the MPU is released from the halt state by accepting an interrupt request, it executes an interrupt service routine. Therefore, when an interrupt request is accepted, it starts the generating clock on the CLK pin (after a start-up time), by the internal counter  $[(2^{14}+2.5)$  TcC (TcC: Clock Cycle)]. This obtains a stabilized oscillation for operation. Further, in case of restart by the /RESET signal, the internal counter does not operate.

#### Evaluation Operation

Each of the CPU signals (15-A0, 7-D0, /MREQ, /RD, /WR, /HALT, /M1) can be tri-stated by activating the /V pin. The Z84C11 enhances the counter part by eliminating the requirement of activating /BUSHREQ.

**Instruction set.** The instruction set of the PIC is the same for the Z84C00. For details, refer to the Data Sheet/Technical Manual of the Z84C00.

#### AC TIMING

The following section describes the timing of the PIC. The numbers appearing in the figures refer to the parameters on the Table A - F.

#### CPU Timing

The PIC's CPU executes instructions by proceeding through the following specific sequence of operations:

- Memory read or write
- I/O device read or write
- Interrupt Acknowledge

The basic clock period is referred to as a Time or Cycle and three or more T cycles make up a machine cycle (e.g., M1,

M2 or M3). Machine cycles are extended either by the CPU automatically inserting one or more wait states or by the insertion of one or more wait states by the user.

#### Instruction Op-code Fetch

The CPU places the contents of the Program Counter (PC) on the address bus at the start of the cycle (Figure 28). Approximately one-half clock cycle later, /MREQ goes active. When active, /RD indicates that the memory data can be enabled onto the CPU data bus.

The CPU samples the /WAIT input with the falling edge of clock state T2. During clock states T3 and T4 of an M1 cycle, dynamic RAM refresh can occur while the CPU starts decoding and executing the instruction.




Figure 28. Instruction Op-code Fetch  
(See Table A)

### Memory Read or Write Cycles

Figure 29 shows the timing of memory read or write cycles other than an Op-code fetch (M1) cycle. The /MREQ and /RD signals function like the Op-code fetch cycle.

In a memory write cycle, /MREQ also becomes active other than an Op-code fetch (M1) cycle. The /WR line is active when the Data Bus is stable, so that it is used directly as an R/W pulse to most semiconductor memories.




Figure 29. Memory Read or Write Cycle  
(See Table A)

### Input or Output Cycles

Figure 30 shows the timing for an I/O read or I/O write operation. During I/O operations, the CPU automatically inserts a single wait state (T<sub>WA</sub>). This extra wait state allows sufficient time for an I/O port to decode the address from the port address lines.

When the CPU is accessing the on-chip I/O registers (CTC, PIA and system control registers), the data from/to these registers also appears on the data bus, or data bus output during an I/O cycle.




Figure 30. Input or Output Cycle  
(See Table A)

### Interrupt Request/Acknowledge Cycle

The CPU samples the interrupt signal with the rising edge of the last clock cycle at the end of any instruction (Figure 31). When an interrupt is accepted, a special /M1 cycle is generated.

During this special /M1 cycle, /IORQ becomes active (instead of /MREQ) to indicate that the interrupting device can place an 8-bit vector on the data bus. The CPU automatically adds two wait states to this cycle.





Figure 31. Interrupt Request/Acknowledge Cycle  
(See Table A)

### Non-Maskable Interrupt Request Cycle

$\overline{\text{NMI}}$  is sampled at the same time as the maskable interrupt input  $\overline{\text{INT}}$ , but has higher priority and cannot be disabled under software control. The subsequent timing is similar to that of a normal memory read operation except that data

put on the bus by the memory is ignored. Instead the CPU executes a restart (RST) operation and jumps to the  $\overline{\text{NMI}}$  service routine located at address 0066H (Figure 32).




\* Although  $\overline{\text{NMI}}$  is an asynchronous input, to guarantee its being recognized on the following machine cycle,  $\overline{\text{NMI}}$ 's falling edge must occur no later than the rising edge of the clock cycle preceding the last state of any instruction cycle ( $T_{11}$ ).

Figure 32. Non-Maskable Interrupt Request Operation  
(See Table A)

### Bus Request/Acknowledge Cycle

The CPU samples  $\overline{\text{BUSREQ}}$  with the rising edge of the last clock period of any machine cycle (Figure 33). If  $\overline{\text{BUSREQ}}$  is active, the CPU sets its address, data, and  $\overline{\text{MREQ}}$  to a high-impedance state. The  $\overline{\text{IORQ}}$ ,  $\overline{\text{RD}}$  and  $\overline{\text{WR}}$  lines are set to an input for on-chip peripheral access from external

bus master with the rising edge of the next clock pulse. At that time, any external device can take control of these lines, usually to transfer data between memory and I/O devices.




Notes: 1)  $T_{LM}$  = Last state of any M cycle  
2)  $T_X$  = An arbitrary clock cycle used by requesting device

Figure 33. BUS Request/Acknowledge Cycle  
(See Table A)

### Halt Acknowledge Cycle

Figure 34 shows the timing for the Halt acknowledge cycle.



\* Although /NMI is an asynchronous input, to guarantee its being recognized on the following machine cycle, /NMI's falling edge must occur no later than the rising edge of the clock preceding the last state of any instruction cycle (T<sub>LI</sub>).


Figure 34. Halt Acknowledge  
(See Table A)

### Reset Cycle

/RESET must be active for at least three clock cycles for the CPU to properly accept it. As long as /RESET remains active, the address and data buses float, and the control outputs are inactive.

**Z84C11 Only.** If Reset output is disabled, /RESET must be active for at least three clock cycles for the CPU to properly accept it. Otherwise, /RESET must be active for at least two clock cycles and the on-chip reset circuit extends /RESET signal to at least a minimum of 16 clock cycles.

Once /RESET goes inactive, two internal T cycles are consumed before the CPU resumes normal processing operation. /RESET clears the PC register, so the first opcode fetch location is 0000H (Figure 35).




\* 84C11 Only Reset Output is Enabled

Figure 35. Reset Cycle  
(See Table A)


**CGC Timing**

Figures 36-39 show the timing related CGC and Power-on Reset circuits. Idle 2 mode of operation is not supported on the Z84011.


Parameters referenced in Figures 36-39 appear in Table B




**Figure 36. Reset On Power-up**  
(Applies Only for Z84C11)



**Figure 37. Clock Restart Timing (STOP Mode)**  
(See Table B)




**(a) Clock Restart Timing By /INT, /NMI (IDLE1/2 Mode)**




**(b) Clock Restart Timing By /RESET (IDLE1/2 Mode)**

**Figure 38. Clock Restart Timing (IDLE1/2 Mode)**  
(See Table B)



(a) XTAL1 Timing for External Clock Input




(b) CLK Timing (011 and C11 CLK Pin as Output)

Figure 39. Clock Timing  
(See Table B)


### On-chip Peripheral Access From External Bus Master

The timing for the on-chip I/O device access from the external bus master is shown in Figure 40. This timing also applies to the timing during EV mode of operation.




(a) On-chip Peripheral I/O Access From External Bus Master (See Table C)

Figure 40. On-chip Peripheral Timing From External Bus Master



(b) Interrupt Acknowledge Cycle Timing  
For On-chip peripheral From External Bus Master  
(See Table C)

Figure 40. On-chip Peripheral Timing From External Bus Master (Continued)



(c) Op-code Fetch Cycle Timing for On-chip Peripheral  
From External Bus Master (See Table C)

Figure 40. On-chip Peripheral Timing From External Bus Master (Continued)

CTC Timing

Figure 41 shows the timing for on-chip CTC.






Figure 41. Counter/Timer Timing  
(See Table D)

General I/O Port Timing

Figure 42(a) has the Output timing for General I/O port timing while Figure 42(b) has the Input timing.



(a) I/O Port Output Timing  
(See Table E)



(b) I/O Port Input Timing  
(See Table E)

Figure 42. I/O Port Timing

### Watch Dog Timer Timing (Z84C11 Only).

Figure 43 shows the timing for Watch Dog Timer.




Figure 43. Watch Dog Timer Timing  
(See Table F)

### Precautions

(1) To release the HALT state by /RESET signal in STOP Mode, hold the /RESET signal at "0" until the output from the internal oscillator stabilizes.

Z84011 Only. To reset MPU, it is necessary to hold /RESET signal input at "0" level for at least three clocks.

Z84C11 Only. If Reset output is disabled, /RESET must be active for at least three clock cycles for the CPU to properly accept it. Otherwise, the on-chip Reset circuit extends /RESET signal to at least a minimum of 16 clock cycles.

(2) Releasing the MPU from the HALT state by an interrupt signal in IDLE 1/2 Mode and STOP Mode, does not release the MPU from the HALT state. The internal system clock will stop again unless an interrupt signal is accepted during the execution of a NOP instruction (even when the internal system clock is restarted by the interrupt signal input). Be careful when using /INT.

Other precautions are identical to those for the Z84C00. Refer to the data sheet for the Z84C00.

## ELECTRICAL CHARACTERISTICS

### Absolute Maximum Ratings

Voltage on Vcc with respect to Vss ..... -0.3V to +7.0V  
 Voltages on all inputs  
 with respect to Vss ..... -0.3V to Vcc +0.3V

### Operating Ambient

Temperature ..... See Ordering Information  
 Storage Temperature ..... -65 °C to + 150 °C

Stresses greater than those listed under Absolute Maximum Ratings may cause permanent damage to the device. This is a stress rating only; operation of the device at any condition above those indicated in the operational sections of these specifications is not implied. Exposure to absolute maximum rating conditions for extended periods may affect device reliability.

### STANDARD TEST CONDITIONS

The DC Characteristics and capacitance sections below apply for the following standard test conditions, unless otherwise noted. All voltages are referenced to GND (0V). Positive current flows into the referenced pin.

Available operating temperature range is:

E = -40°C to 100°C  
 Voltage Supply Range:  
 $+4.50V \leq V_{cc} \leq +5.50V$

All AC parameters assume a load capacitance of 100 pf. Add 10 ns delay for each 50 pf increase in load up to a maximum of 150 pf for the data bus and 100 pf for address and control lines. AC timing measurements are referenced to 1.5 volts (except for clock, which is referenced to the 10% and 90% points). Maximum capacitive load for CLK is 125 pf.

The Ordering Information section lists temperature ranges and product numbers. Package drawings are in the Package Information section. Refer to the Literature List for additional documentation.




Figure 44. Standard Test Load

### CAPACITANCE

Guaranteed by design and characterization.

Symbol	Parameter	Min	Max	Unit
$C_{\text{clock}}$	Clock Capacitance	10	pf	
$C_{\text{IN}}$	Input Capacitance	10	pf	
$C_{\text{OUT}}$	Output Capacitance	10	pf	

### DC CHARACTERISTICS

Z84011/Z84C11

$V_{CC} = 5.0V \pm 10\%$  unless otherwise specified

Symbol	Parameter	Min	Max	Unit	Condition
$V_{OLC}$	Clock Output High Voltage	$V_{CC} - 0.6$	$V_{CC}$	V	-2.0mA
$V_{OLC}$	Clock Output Low Voltage		0.4	V	+2.0mA
$V_{IH}$	Input High Voltage	2.2	$V_{CC}$	V	
$V_{IL}$	Input Low Voltage	-0.3	0.8	V	
$V_{ILC}$	XTAL Input Low Voltage	-0.3	0.8	V	
$V_{IHC}$	XTAL1 Input High Voltage	$V_{CC} - 1$	$V_{CC}$	V	
$V_{OL}$	Output Low Voltage		0.4 [5]	V	$I_{LO} = 2.0mA$
$V_{OH1}$	Output High Voltage	2.4 [4]		V	$I_{OH} = -1.6mA$
$V_{OH2}$	Output High Voltage	$V_{CC} - 0.8$ [5]		V	$I_{OH} = -250\mu A$
$I_{CC1}$	Power Supply Current XTALIN=10MHz XTALIN=6MHz		60 30	mA	$V_{CC} = 5V$ $V_{IH} = V_{CC} - 0.2V$ $V_{IL} = 0.2V$
$I_{CC2}$	Power Supply Current (STOP Mode)		50	$\mu A$	$V_{CC} = 5V$
$I_{CC3}$	Power Supply Current (IDLE1 Mode) XTALIN=10MHz XTALIN=6MHz		8 4	mA	$V_{CC} = 5V$ $V_{IH} = V_{CC} - 0.2V$ $V_{IL} = 0.2V$
$I_{CC4}$	Power Supply Current (IDLE2 Mode; C11 only) XTALIN=10MHz XTALIN=6MHz		12 [1] 10 [1]	mA	$V_{CC} = 5V$ $V_{IH} = V_{CC} - 0.2V$ $V_{IL} = 0.2V$
$I_{LU}$	Input Leakage Current	-10	10 [4]	$\mu A$	$V_{IH} = 0.4V$ to $V_{CC}$
$I_{LO}$	Tri-state Output Leakage Current in Float	-10		$\mu A$	$V_{OUT} = 0.4V$ to $V_{CC}$
$I_{OD}$	CTC ZC/TO Darlington Drive Current	-1.5		mA	$V_{OH} = 1.5V$ $R_{EXT} = 1.1K\Omega$

**Notes:**

- [1] Measurements made with outputs floating
- [2] A15-A0, D7-D0, /MREQ, /IORQ, /RD and /WR
- [3]  $I_{CC2}$  Standby Current is guaranteed when the halt pin is low in STOP mode
- [4] All Pins except XTAL1, where  $I_{LU} = \pm 25\mu A$
- [5] A15-A0, D7-D0, /MREQ, /IORQ, /RD, /WR, /HALT, /M1 and /BUSACK.

### AC CHARACTERISTICS

Z84011/Z84C11

Table A. CPU Timing (Figure 28 to 36)

No	Symbol	Parameter	Z84x1106		Z84x1110		Unit	Note
			Min	Max	Min	Max		
1	TcC	Clock Cycle Time	162**	DC	100**	DC	ns	[A1]
2	TwCh	Clock Pulse Width (high)	65	DC	40	DC	ns	[A1]
3	TwCl	Clock Pulse Width (low)	65	DC	40	DC	ns	[A1]
4	TfC	Clock Fall Time		20		10	ns	[A1]
5	TrC	Clock Rise Time		20		10	ns	[A1]
6	TdCr(A)	Address Valid From Clock Rise		90		65	ns	
7	TdA(/MREQf)	Address Valid To /MREQ Fall	35**		5**		ns	
8	TdCl(/MREQf)	Clock Fall To /MREQ Fall Delay		70		55	ns	
9	TdCr(/MREQr)	Clock Rise To /MREQ Rise Delay		70		55	ns	
10	TwMREQh	/MREQ Pulse Width (high)	65**		30**		ns	[A2]
11	TwMREQl	/MREQ Pulse Width (low)	132**		75**		ns	[A2]
12	TdCl(/MREQr)	Clock Fall To /MREQ Rise Delay		70		55	ns	
13	TdCl(/RDf)	Clock Fall To /RD Fall Delay		80		65	ns	
14	TdCr(/RDr)	Clock Rise To /RD Rise Delay		70		55	ns	
15	TsD(Cr)	Data Setup Time To Clock Rise	30		25		ns	
16	ThD(/RDr)	Data Hold Time After /RD Rise	0		0		ns	
17	TsWAIT(Cf)	/WAIT Setup Time To Clock Fall	60		10		ns	
18	ThWAIT(Cf)	/WAIT Hold Time After Clock Fall	15		15		ns	
19	TdCr(/M1f)	Clock Rise To /M1 Fall Delay		80		65	ns	
20	TdCr(/M1r)	Clock Rise To /M1 Rise Delay		80		65	ns	
21	TdCr(/RFSHf)	Clock Rise To /RFSH Fall Delay		110		80	ns	
22	TdCr(/RFSHr)	Clock Rise To /RFSH Rise Delay		100		80	ns	
23	TdCl(/RDf)	Clock Fall To /RD Rise Delay		70		55	ns	
24	TdCr(/RDf)	Clock Rise To /RD Fall Delay		70		55	ns	
25	TsD(Cf)	Data Setup To Clock Fall During M2, M3, M4 Or M5 Cycles	40		25		ns	
26	TdA(/IORQf)	Address Stable Prior To /IORQ Fall	107**		50**		ns	
27	TdCr(/IORQf)	Clock Rise To /IORQ Fall Delay		65		60	ns	
28	TdCl(/IORQr)	Clock Fall To /IORQ Rise Delay		70		65	ns	
29	TdD(/WRf)Mw	Data Stable Prior To /WR Fall	22**		40**		ns	
30	TdCl(/WRf)	Clock Fall To /WR Fall Delay		70		55	ns	
31	TwWR	/WR Pulse Width	132**		75**		ns	
32	TdCl(/WRr)	Clock Fall To /WR Rise Delay		70		55	ns	
33	TdD(/WRf)IO	Data Stable Prior To /WR Fall	-55**		-10**		ns	
34	TdCr(/WRf)	Clock Rise To /WR Fall Delay		60		50	ns	
35	TdWRr(D)	Data Stable From /WR Rise	30**		10**		ns	
36	TdCl(/HALT)	Clock Fall to /HALT '0' or '1'		260		90	ns	
37	TwNMI	/NMI Pulse Width	60		60		ns	
38	TsBUSREQ	/BUSREQ Setup Time To Clock Rise (Cr)	50		30		ns	

**AC CHARACTERISTICS (Continued)**  
Z84011/Z84C11

**Table A. CPU Timing (Figure 28 to 36) (Continued)**

No.	Symbol	Parameter	Z84x1106		Z84x1110		Unit	Note
			Min	Max	Min	Max		
39	ThBUSREQ (Cr)	/BUSREQ Hold Time After Clock Rise	10		10		ns	
40	TdCr (BUSACKI)	Clock Rise To /BASACK Fall Delay		90		75	ns	
41	TdCl (BUSACKr)	Clock Fall To /BASACK Rise Delay		90		75	ns	
42	TdCr(Dz)	Clock Rise To Data Float Delay		80		65	ns	
43	TdCr(CTz)	Clock Rise To Control Outputs Float Delay (/MREQ, /IORQ, /RD And /WR)		70		65	ns	
44	TdCr(Az)	Clock Rise To Address Float Delay		80		75	ns	
45	TdCTr(A)	Address Hold Time From /MREQ, /IORQ, /RD Or /WR	35**		20**		ns	
46	TsRESET(Cr)	/RESET To Clock Rise Setup Time	60		40		ns	
47	ThRESET(Cr)	/RESET To Clock Rise Hold Time	10		10		ns	
48	TsINTI(Cr)	/INT Fall To Clock Rise Setup Time	70		50		ns	
49	ThINTI(Cr)	/INT Rise To Clock Rise Hold Time	10		10		ns	
50	TdM11 (IORQI)	/M1 Fall To /IORQ Fall Delay	359**		220**		ns	
51	TdCl(IORQI)	Clock Fall To /IORQ Fall Delay		70		65	ns	
52	TdCl(IORQr)	Clock Rise To /IORQ Rise Delay		70		65	ns	
53	TdCl(D)	Clock Fall To Data Valid Delay		130		110	ns	
54	TdCl(D)	Clock Fall To Data Valid Delay (Internal Port Read)		120		120	ns	
55	TdIORQI(D)	/IORQ Fall To Data Out Delay (Interrupt Acknowledge Cycle)		80		80	ns	
56	TwRESET	/RESET Pulse Width 011, Or C11 With RESET Output Disabled	3TcC		3TcC		ns	[A3]
57	TwRESEToe	/RESET Pulse Width C11 Only; RESET Output Enabled	2TcC		2TcC		ns	[A3]
58	TwRESETdo	/RESET Drive Duration C11 Only; RESET Output Enabled	16TcC		16TcC		ns	[A3]
59	TwRESETpor	/RESET Drive Duration On Power-On Sequence (C11 Only)	10	75	10	75	ms	[A3]

Note for Table A.

\*\* For clock period other than the minimum shown, calculate parameters using the formula on Footnotes to Table A.

[A1] These parameters apply to C11 and the external Clock input on CLK pin.

For cases where external Clock is fed from XTAL1, please refer to Table B.

[A2] For loading  $\geq 50pF$ , Decrease width by 10ns for each additional 50pF.

[A3] Apply to Z84C11 only.

**Footnotes to Table A**

Number	Symbol	General Parameter	Z84x1106	Z84x1110
1	TcC	TwCh + TwCl + TrC + TIC		
7	TdA(MREQI)	TwCh + TIC		
10	TwMREQh	TwCh + TIC	-50	-45
11	TwMREQI	TcC	-20	-20
			-30	-25
26	TdA(IORQI)	TcC		
29	TdD(WRI)	TcC	-55	-50
31	TwWR	TcC	-140	-60
			-30	-25
33	TdD(WRI)	TwCl + TrC		
35	TdWrr(D)	TwCl + TrC	-140	-60
45	TdCTr(A)	TwCl + TrC	-55	-40
50	TdM11(IORQI)	2TcC + TwCh + TIC	-50	-30
			-50	-30

**AC CHARACTERISTICS (Continued)**  
Z84011/Z84C11

**Table B. CGC Timing (Figure 36 to 39)**

No	Symbol	Parameter	Z84x1106		Z84X1110		Unit	Note
			Min	Max	Min	Max		
1	TRST(INT)S	Clock Restart Time By /INT (STOP Mode)	(Typ) (2 <sup>14</sup> +2.5) TcC		(Typ) (2 <sup>14</sup> +2.5) TcC		ns	
2	TRST(MNI)S	Clock Restart Time By /NMI (STOP Mode)	(Typ) (2 <sup>14</sup> +2.5) TcC		(Typ) (2 <sup>14</sup> +2.5) TcC		ns	
3	TRST(INT)I	Clock Restart Time By /INT (IDLE Mode)	(Typ) 2.5TcT		(Typ) 2.5TcT		ns	
4	TRST(MNI)I	Clock Restart Time By /NMI (IDLE Mode)	(Typ) 2.5TcT		(Typ) 2.5TcT		ns	
5	TRST (RESET)I	Clock Restart Time By /RESET (IDLE Mode)	(Typ)1TcC		(Typ)1TcC		ns	
6	TiCLKOUT	CLK Rise Time		15	10		ns	[B1]
7	TrCLKOUT	CLK Fall Time		15	10		ns	[B1]
8	TcX1	XTAL1 Cycle Time (For External Clock Input On XTAL1) Divide-By-Two Mode Divide-By-One Mode (C11 Only)	81 162		50 100		ns ns	[B2]
9	TwiX1	XTAL1 Low Pulse Width (For External Clock Input On XTAL1) Divide-By-Two Mode Divide-By-One Mode (C11 Only)	35 65		20 40		ns ns	[B2]
10	TwhX1	XTAL1 High Pulse Width (For External Clock Input On XTAL1) Divide-By-Two Mode Divide-By-One Mode (C11 Only)	35 65		20 40		ns ns	
11	TrX1	XTAL1 Rise Time (For External Clock Input On XTAL1)		25	25		ns	[B3]
12	TfX1	XTAL1 Fall Time (For External Clock Input On XTAL1)		25	25		ns	[B3]

**Note for Table B.**

[B1] These parameters apply for 011 CLK pin (as System Clock Output), and C11 when the CLK pin outputs the system clock.  
[B2] Not applicable to Z84011  
[B3] If the parameters B8 and B9 are not met, adjust parameters B11 and B12 to satisfy parameters 8 and 9.

**Table C. Timing for On-chip Peripheral Access from External Bus Master and Daisy Chain Timing (See Figure 40)**

No	Symbol	Parameter	Z84x1106		Z84X1110		Unit	Note
			Min	Max	Min	Max		
1	TsA(RII)	Address Setup Time To /RD, /IORQ Fall	50		40		ns	
2	TsRI(Cr)	/RD, /IORQ Rise To Clock Rise Setup	60		60		ns	
3	Tt	Hold Time For Specified Setup	15		15		ns	
4	TdCr(DO)	Clock Rise To Data Out Delay		100		80	ns	
5	TdRIr(DOz)	/RD, /IORQ Rise To Data Out Float Delay		75		60	ns	
6	ThRDr(D)	/M1, /RD, /IORQ Rise To Data Hold	15	40	15	30	ns	[C1]
7	TsD(Cr)	Data In to Clock Rise Setup Time	30		25		ns	
8	TdIOI(DOI)	/IORQ Fall To Data Out Delay (INTACK Cycle)		95		95	ns	
9	ThIOr(D)	/IORQ Rise To Data Hold	15		15		ns	
10	ThIOr(A)	/IORQ Rise To Address Hold	15		15		ns	
11	ThWII(Cr)	/IORQ, /WR Setup Time To Clock Rise	20		20		ns	[C2]
12	ThWRI(Cr)	Clock Rise To /IORQ, /WR Rise Hold Time	0		0		ns	[C2]
13	TsM1I(Cr)	/M1 Fall To Clock Rise Setup Time	40		40		ns	
14	TsM1r(CI)	/M1 Rise To Clock Rise Setup Time (/M1 Cycle)	-15		-15		ns	
15	TdM1I(IEOI)	/M1 Fall To IEO Fall Delay (Interrupt Immediately Preceding /M1 Fall)		130		70	ns	
16	TsIEI(IOI)	IEI To /IORQ Fall Setup Time (INTACK Cycle)	100		70		ns	
17	TdIEI(IEOI)	IEI Fall To IEO Fall Delay		100		85	ns	
18	TdIEtr(IEOr)	IEI Rise To IEO Rise Delay (After ED Decode)		110		70	ns	
19	TsIEI(Cr)	IEI to Clock Fall Setup (For 4D Decode)		160		150	ns	
20	TdCI(IEOr)	Clock Fall To IEO Rise Delay	50		40		ns	
21	TdCI(IEOI)	Clock Fall To IEO Rise Delay		90		75	ns	

**Note to Table C.**

[C1] For I/O write to CTC.  
[C2] For I/O Write to system control registers.

**AC CHARACTERISTICS (Continued)**  
Z84011/Z84C11

**Table D. CTC Timing (Figure 42)**

No	Symbol	Parameter	Z84x1106		Z84X1110		Unit	Note
			Min	Max	Min	Max		
1	TdCr(INTI)	Clock Rise To /INT Fall Delay		(TcC+100)	(TcC+80)		ns	[D1]
2	TsCTRr (Cr)c	CLK/TRG Rise To Clock Rise Setup Time For Immediate Count	90		90		ns	[D2]
3	TsCTR(CI)	CLK/TRG Rise To Clock Rise Setup Time For Enabling Of Prescaler On Following Clock Rise	90		90		ns	[D1]
4	TdCTRr (INTI)	CLK/TRG Rise To /INT Fall Delay		(1)+(2)	(1)+(2)		ns	[D2]
		TsCTR(C) Satisfied		TcC +	TcC +		ns	[D2]
		TsCTR(C) Not Satisfied		(1)+(2)	(1)+(2)			
5	TcCTR	CLK/TRG Cycle Time	(2TcC)	DC	(2TcC)	DC	ns	[D3]
6	TwCTRl	CLK/TRG Width (low)	90	DC	90	DC	ns	
7	TwCTRh	CLK/TRG Width (high)	90	DC	90	DC	ns	
8	TrCTR	CLK/TRG Rise Time		30	30		ns	
9	TfCTR	CLK/TRG Fall Time		30	30		ns	
10	TdCr(ZCr)	Clock Rise To ZC/TO Rise Delay		80	80		ns	
11	TdC(ZCI)	Clock Fall To ZC/TO Fall Delay		80	80		ns	
12	TdIEI(IEOI)	IEI Fall To IEO Fall Delay		100	70		ns	
13	TdIEI(IEOI)	IEI Rise To IEO Rise Delay		100	70		ns	

**Notes for Table D.**

[D1] Timer Mode

[D2] Counter Mode

[D3] Counter Mode Only; When using a cycle time less than 3TcC, parameter D2 must be met.

**Table E. General Purpose I/O Port Timing (Figure 43)**

No	Symbol	Parameter	Z84x1106		Z84X1110		Unit	Note
			Min	Max	Min	Max		
1	TdC(Pout)	Clock Fall to Port Data Valid Delay		300		300	ns	
2	TsPin (IORDI)	Port Data to /IORQ and /RD Fall Setup Time	0		0		ns	
3	ThPin	Port Input to /IORQ and /RD Fall Hold Time	0		0		ns	

**Table F. Watchdog Timer Timing (C11 Only; Figure 44)**

No	Symbol	Parameter	Z84x1106		Z84X1110		Unit	Note
			Min	Max	Min	Max		
1	TdC(WDTI)	Clock Rise To /WDTOUT Fall Delay		160		160	ns	
2	TwPI	Clock Rise To /WDTOUT Rise Delay		165		165	ns	
3	TcWDT	/WDTOUT Cycle Time						
		WDTP = 00	(Typ)		(Typ)		ns	
			2 <sup>18</sup> TcC		2 <sup>18</sup> TcC			
		WDTP = 01	(Typ)		(Typ)		ns	
			2 <sup>18</sup> TcC		2 <sup>18</sup> TcC			
		WDTP = 10	(Typ)		(Typ)		ns	
			2 <sup>20</sup> TcC		2 <sup>20</sup> TcC			
		WDTP = 11	(Typ)		(Typ)		ns	
			2 <sup>22</sup> TcC		2 <sup>22</sup> TcC			

## เอกสารอ้างอิง

บุรินทร์ ลัมโพธิ์แดน, วิไล บุญนอม "เครื่องควบคุมระยะไกลทางโทรศัพท์"  
วิทยานิพนธ์ระดับปริญญาตรี ภาควิชาฟิสิกส์ประยุกต์ คณะวิทยาศาสตร์ สถาบัน  
เทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง พ.ศ. 2533  
ดร. วิวัฒน์ กิรานนท์ พื้นฐานการสื่อสาร พิมพ์ครั้งที่ 1 หน้า 84-96  
2530

นต. ธวัชชัย เลื่อนนวิ เทคโนโลยีโทรศัพท์ พิมพ์ครั้งที่ 3 บรรเทิงการพิมพ์  
กรุงเทพมหานคร, 2533

ไอซีน่าสน "MT8870 ไอซีถอดรหัสความถี่โทรศัพท์" เซมิคอนดัคเตอร์  
อิเล็กทรอนิกส์ เล่มที่ 88 : หน้า 56-60

ทีมงานอีทีที "RTC ระบบรีลไทม์คล็อก" เซมิคอนดัคเตอร์อิเล็กทรอนิกส์  
เล่มที่ 98 : หน้า 190-197

ปราโมทย์ จูทากร "เข้าใจและใช้งานโซลิตัสเตอรีเลย์" เซมิคอนดัค  
เตอร์อิเล็กทรอนิกส์ เล่มที่ 107 : หน้า 104-114

เปรมจิตต์ วิสุทธีศิริ "LCD : สถาปัตยกรรมของจอแสดงผล" เซมิ  
คอนดัคเตอร์อิเล็กทรอนิกส์ เล่มที่ 98 : หน้า 272-287

William Barden, Jr. The Z-80 Microcomputer Handbook 2nd  
Indianapolis, Indiana, 1979

## ประวัติผู้เขียน

นางสาวศรีโสภา นิ่มวิจิตร เกิดวันที่ 31 พฤษภาคม พ.ศ. 2513 สำเร็จการศึกษาระดับมัธยมศึกษาตอนต้น และ ระดับมัธยมศึกษาตอนปลาย จาก โรงเรียนสตรีศรีสุริโยทัย แล้วเข้าศึกษาต่อในระดับปริญญาตรีสาขาฟิลิกส์ประยุกต์ คณะวิทยาศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง และ สำเร็จการศึกษาในปีการศึกษา 2534

นายสยาม เจริญเสียง เกิดวันที่ 24 กรกฎาคม พ.ศ. 2513 สำเร็จการศึกษาระดับมัธยมศึกษาตอนต้น และ ระดับมัธยมศึกษาตอนปลาย จาก โรงเรียนสวนกุหลาบวิทยาลัย แล้วเข้าศึกษาต่อในระดับปริญญาตรีสาขาฟิลิกส์ประยุกต์ คณะวิทยาศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง และ สำเร็จการศึกษาในปีการศึกษา 2534

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้