

อินทิเกรทแอมป์คลาสดี
Integrated Amplifier Class D



ปริญญานิพนธ์นี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรปริญญาวิศวกรรมศาสตรบัณฑิต
สาขาวิชาอิเล็กทรอนิกส์
คณะวิศวกรรมศาสตร์
สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง
ปีการศึกษา 2550

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สำนักหอสมุดกลาง พระจอมเกล้าลาดกระบัง

อินทิเกรทแอมป์คลาสดี
Integrated Amplifier Class D



รพ.
๐๓๖๐
๒๕๕๐

เลขหมู่.....
เลขทะเบียน.....
วัน,เดือน,ปี.....

ปริญญาานิพนธ์สำหรับปริญญาวิศวกรรมศาสตรบัณฑิต
สาขาวิชาอิเล็กทรอนิกส์
คณะวิศวกรรมศาสตร์
สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

ปีการศึกษา ๒๕๕๐

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไป
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุก

๑๑๔๕๙๙๔
b.....
i.....

ปริญญานิพนธ์ ปีการศึกษา 2550

ภาควิชาอิเล็กทรอนิกส์

คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง
เรื่องอินทิเกรทแอมป์คลาสดี

ผู้จัดทำ

1. นายอัครพัฒน์ พิพัฒน์บัณฑิต 47010967

2. นายอาทิตย์ เสนแสง 47010979



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

อินทิเกรทแอมป์คลาสดี

Integrated Amplifier Class D

นายอักรพัฒน์ พิพัฒน์บัณฑิต 47010967

นายอาทิตย์ เสนแสง 47010979

โครงการได้รับการตรวจสอบแล้ว พร้อมทั้งจะทำการสอบได้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

อินทิกเรทแอมป์คลาสดี

นายอักรพัฒน์ พิพัฒน์บัณฑิต รหัส 47010967

นายอาทิตย์ เสนแสง รหัส 47010979

รศ.จิรวัดน์ ปานกลาง อาจารย์ที่ปรึกษา

ปีการศึกษา 2550

บทคัดย่อ

ได้ทำการออกแบบวงจรอินทิกเรทแอมป์คลาสดีที่วงจรกำลังภาคสุดท้าย โดยสัญญาณเสียงเมื่อป้อนเข้าสู่วงจรแล้วจะทำการปรับแต่งขนาดของความถี่ (ความถี่ต่ำ 40 เฮิร์ต และที่ความถี่สูง 16 กิโลเฮิร์ต) ให้มีขนาดความถี่ที่ผู้ใช้ต้องการ และส่งต่อสัญญาณที่ปรับแต่งแล้วเข้าสู่วงจรสร้างสัญญาณพัลส์วิดมอดคูเลชัน สัญญาณดังกล่าวจะถูกส่งต่อไปกับอุปกรณ์กำลังที่ทำงานในคลาสดี และกรองสัญญาณดังกล่าวด้วยวงจรกรองความถี่ต่ำผ่านอันดับสอง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Integrated amplifier class D

Mr.Akarapat Pipatbandhit ID.47010967

Mr.Atid Sansaeng ID.47010979

Assoc. Prof.Jirawat Pangrang Advisor

Education Year 2007

Abstract

Designed the power amplifier part of integrated amplifier class D circuit. The sound signal is first fed into a circuit to adjust amplitude of frequency (Low frequency 40 Hz and High frequency 16 kHz). After that the signal is sent to generate PWM signal circuit. Later, the power devices worked in class D received the signal from PWM generator. Finally the signal is filtered by the second order low pass filter circuit.

กิตติกรรมประกาศ

ปริญญานิพนธ์นี้สำเร็จลุล่วงได้อย่างดี ด้วยคำแนะนำและคำปรึกษาจากหลายๆฝ่ายด้วยกัน โดยเฉพาะอย่างยิ่ง ข้าพเจ้าขอขอบคุณอาจารย์ที่ปรึกษาที่ให้คำแนะนำ คำปรึกษา การดูแล และให้โอกาสข้าพเจ้าในการทำโครงการนี้ ซึ่งก็คือ รัช.จิรวัฒน์ ปานกลาง ซึ่งข้าพเจ้าขอขอบพระคุณเป็นอย่างสูง

ข้าพเจ้าขอขอบคุณบุคคลที่ทำให้ข้าพเจ้ามีวันนี้ นั่นคือ บิดา มารดา และบุคคลในครอบครัวอันเป็นที่เคารพรัก ซึ่งให้การสนับสนุนข้าพเจ้าเป็นอย่างดี ให้กำลังใจ ให้ทุนสนับสนุนในการทำโครงการ และให้ความรักแก่ข้าพเจ้าเสมอมา ข้าพเจ้าขอกราบขอบพระคุณมา ณ ที่นี้ด้วย

ตลอดจนคณะวิศวกรรมศาสตร์ ภาควิชาอิเล็กทรอนิกส์ ที่เอื้อเฟื้ออุปกรณ์ต่าง เครื่องมือในการวัดและการทำงาน รวมถึงอาจารย์ที่กรุณาห้องทำงานในการทำโครงการนี้ทุกท่าน เพื่อนๆทุกคนในภาคที่คอยช่วยเหลือกันตลอดมา ขอขอบคุณทุกกำลังใจที่มีให้แก่ข้าพเจ้า

อัครพัฒน์ พิพัฒน์บัณฑิต

อาทิตย์ เสนแสง

สารบัญ

บทคัดย่อ	I
Abstract	II
กิตติกรรมประกาศ	III
สารบัญ	IV
สารบัญรูปภาพ	VI
สารบัญตาราง	IX
บทที่ 1 บทนำ	1
บทที่ 2 ทฤษฎีที่เกี่ยวข้อง	2
2.1 วงจรขยายกำลัง	2
2.1.1 Class A	2
2.1.2 Class B	3
2.1.3 Class AB	3
2.1.4 Class C	4
2.1.5 Class D	4
2.2 ความรู้พื้นฐานเกี่ยวกับพัลส์วิดมอดูเลชัน	5
2.2.1 Hysteresis Control	5
2.2.2 เทคนิค Pre-calculated PWM	5
2.2.3 Carrier Based PWM	5
2.2.4 โครงสร้างของ Bipolar และ Unipolar ของ PWM	6
2.3 ภาค Switch Power	8
2.4 วงจรกรองความถี่ (Filter)	9
2.4.1 วงจรกรองแบบต่างๆ	10
2.4.1.1 วงจรกรองความถี่ต่ำผ่าน (Low Pass Filter)	10
2.4.1.2 วงจรกรองความถี่สูงผ่าน (High Pass Filter)	10
2.4.1.3 วงจรกรองแถบความถี่ผ่าน (Band Pass Filter)	11
2.4.1.4 วงจรกรองแถบความถี่หยุด (Band Reject Filter)	12
2.4.2 วงจรกรองความถี่ต่ำผ่านแบบบัทเตอร์เวิร์ธ (Butterworth Low Pass Filter)	12
2.3.2.1 การหาอุปกรณ์เพื่อใช้ในการออกแบบวงจรกรองความถี่ต่ำผ่าน	13

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.4.3 การออกแบบวงจรดีมอดูเลชันฟิลเตอร์ (Demodulation Filter Design)	14
2.5 Power MOSFET	16
2.5.1 ชนิดของ MOSFET	16
2.5.1.1 Depletion MOSFET	17
2.5.1.2 Enhancement MOSFET	18
2.5.2 Steady-State Characteristics	18
2.5.3 Switching Characteristics	22
2.5.4 Gate Driver	24
2.5.5 การสูญเสียพลังงาน (Power Dissipation)	25
2.6 วงจรกรองผ่านความถี่แบบแอคทีฟ (Active Filter)	28
2.6.1 วงจรกรองผ่านความถี่ต่ำแบบบัตเตอร์เวิร์ท -40 dB/decade	28
2.6.2 วงจรกรองความถี่ต่ำผ่านแบบบัตเตอร์เวิร์ท -60 dB/decade	29
บทที่ 3 การออกแบบ	32
3.1 ระบบการทำงานของเครื่อง	32
3.1.1 Signal Stage	33
3.1.2 Pulse Width Modulation: PWM	34
3.1.3 Gate Drive	37
3.1.4 H-Bridge	38
3.1.5 วงจรกรองที่เอาต์พุต (Output Filter)	40
บทที่ 4 ผลการทดลอง	43
4.1 ผลการทดลองภาค Switching Power	43
4.2 ภาควงจรกรองความถี่ต่ำผ่าน (Low Pass Filter)	49
4.3 ประสิทธิภาพของวงจรขยายกำลัง	51
4.4 ผลตอบสนองต่อความถี่	55
บทที่ 5 สรุปผลการทดลอง	56
5.1 สรุปผลและวิจารณ์ผลการทดลอง	56
5.2 แนวทางการพัฒนา	56
บรรณานุกรม	58
ภาคผนวก	59

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญรูป

รูปที่ 2.1 Class A Amplifier	2
รูปที่ 2.2 ก) Class B Amplifier และ ข) Class B Push – Pull Amplifier	3
รูปที่ 2.3 แสดงบล็อกไดอะแกรม อย่างง่าย ๆ ของวงจรขยายแบบคลาสดี	4
รูปที่ 2.4 แสดงรูปคลื่น PWM โดยใช้สัญญาณอินพุตรูปซายน์	6
รูปที่ 2.5 Bipolar PWM	7
รูปที่ 2.6 Unipolar PWM	7
รูปที่ 2.7 วงจรขับเคลื่อนบริดจ์ที่มีโหลดแบบ Single – ended	8
รูปที่ 2.8 วงจรขับเคลื่อนแบบ H – bridge ที่มีโหลดแบบ Bridge – tied	8
รูปที่ 2.9 แสดงผลตอบสนองความถี่ของวงจรกรองความถี่ต่ำผ่าน	10
รูปที่ 2.10 แสดงผลตอบสนองทางความถี่ของวงจรกรองความถี่สูงผ่าน	10
รูปที่ 2.11 แสดงผลตอบสนองทางความถี่ของวงจรกรองแถบความถี่ผ่าน	11
รูปที่ 2.12 แสดงผลตอบสนองทางความถี่ของวงจรกรองแถบความถี่หยุด	12
รูปที่ 2.13 กราฟการตอบสนองความถี่ของวงจรกรองความถี่ต่ำผ่านแบบ Butterworth แสดงเส้นกราฟ ตั้งแต่อันดับที่ 1 ถึง 5 โดยมีความชันคือ $20n$ dB/decade (n คือ อันดับที่)	13
รูปที่ 2.14 แสดงวงจรฟิลเตอร์แบบ n – th order LC Low – Pass Filter	15
รูปที่ 2.15 Depletion – type MOSFET (a) n - Channel Depletion - type MOSFET (b) p - Channel Depletion - type MOSFET	17
รูปที่ 2.16 Enhancement – type MOSFET (a) n - Channel Enhancement - type MOSFET (b) p - Channel Enhancement - type MOSFET	18
รูปที่ 2.17 Transfer Characteristics of MOSFET (a) Depletion - type MOSFET (b) Enhancement - type MOSFET	20
รูปที่ 2.18 Output Characteristics of Enhancement – type MOSFET	21
รูปที่ 2.19 Steady – State Switching Model of MOSFET (a) Circuit Diagram (b) Equivalent Diagram	21
รูปที่ 2.20 Parasitic Mode of Enhancement – Type MOSFET (a) Parasitic Bipolar (b) Internal Diode	22
รูปที่ 2.21 Switching Model of MOSFET	23

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รูปที่ 2.22 Switching Waveform and Times	24
รูปที่ 2.23 Fast – Turn – On Gate Circuit	25
รูปที่ 2.24 แสดงกราฟการเปลี่ยนสถานะที่สมบูรณ์ของ CMOS inverter	25
รูปที่ 2.25 ก) CMOS inverter เมื่อเอาท์พุทสวิตช์จากลอจิกต่ำไปสูง	26
ข) CMOS inverter เมื่อเอาท์พุทสวิตช์ จากลอจิกสูงไปต่ำ	
รูปที่ 2.26 วงจรกรองผ่านความถี่ต่ำและผลตอบสนองทางความถี่ที่มีอัตราการเปลี่ยนแปลงเท่ากับ -40 dB/decade ก) วงจรกรองผ่านความถี่ต่ำ -40 dB/decade	28
ข) ผลตอบสนองทางความถี่ของวงจร	
รูปที่ 2.27 วงจรกรองผ่านความถี่ต่ำ และผลตอบสนองทางความถี่ที่มีอัตราการเปลี่ยนแปลงเท่ากับ -60 dB/decade ก) วงจรกรองผ่านความถี่ต่ำ -60 dB/decade	29
ข) ผลตอบสนองทางความถี่ของวงจร	
รูปที่ 3.1 Block Diagram การทำงานโดยรวมของระบบ	32
รูปที่ 3.2 แสดงวงจรการใช้งานของไอซี LM1036	33
รูปที่ 3.3 วงจร TPA3001D	35
รูปที่ 3.4 แสดงรูปคลื่นของความต่างศักย์และกระแสเอาท์พุทของ TPA3001D ต่อกับ Inductive load	36
รูปที่ 3.5 H-Bridge	36
รูปที่ 3.6 รูปคลื่นของ Unipolar PWM	37
รูปที่ 3.7 วงจร Drive MOSFET และ Low pass filter	38
รูปที่ 3.8 การประมาณค่าประสิทธิภาพที่ภาคกำลังเอาท์พุท	40
รูปที่ 3.9 แบบจำลองครึ่งวงจรของโหลดแบบ Bridge-tied	40
รูปที่ 3.10 การรวมกันของแบบจำลองครึ่งวงจร	41
รูปที่ 4.1 สัญญาณเอาท์พุทที่ V_{01} และ V_{02} โดยยังไม่มีภาระป้อนสัญญาณอินพุท	43
รูปที่ 4.2 สัญญาณอินพุท Sine ขนาด 1 Vpp ความถี่ 1 kHz กับสัญญาณเอาท์พุททางด้าน A	43
รูปที่ 4.3 สัญญาณอินพุท Sine ขนาด 1 Vpp ความถี่ 1 kHz กับสัญญาณเอาท์พุททางด้าน B	44
รูปที่ 4.4 สัญญาณเอาท์พุทที่ V_{01} และ V_{02} โดยป้อนสัญญาณอินพุท Sine ขนาด 1 Vpp ความถี่ 1 kHz	44
รูปที่ 4.5 แสดง Dead-time ของวงจรขับเคลื่อนกำลัง	45
รูปที่ 4.6 สัญญาณอินพุท Sine ขนาด 1 Vpp ความถี่ 10 kHz กับสัญญาณเอาท์พุททางด้าน A	45
รูปที่ 4.7 สัญญาณอินพุท Sine ขนาด 1 Vpp ความถี่ 10 kHz กับสัญญาณเอาท์พุททางด้าน B	46

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รูปที่ 4.8 สัญญาณเอาต์พุตที่ V_{01} และ V_{02} โดยป้อนสัญญาณอินพุต Sine ขนาด 1 Vpp ความถี่ 10 kHz	46
รูปที่ 4.9 สัญญาณเอาต์พุตก่อนผ่านวงจรกรองความถี่ต่ำ คยสัญญาณอินพุต ขนาด 1 Vpp ความถี่ 1kHz	47
รูปที่ 4.10 สัญญาณเอาต์พุตก่อนผ่านวงจรกรองความถี่ต่ำโดยสัญญาณอินพุตขนาด 1 Vppความถี่ 10 kHz	47
รูปที่ 4.11 สัญญาณอินพุตพัลส์สี่เหลี่ยม ขนาด 400 mVpp ความถี่ 1 kHz	48
รูปที่ 4.12 สัญญาณเอาต์พุตพัลส์สี่เหลี่ยม ขนาด 22 Vpp ความถี่ 1 kHz (หลังผ่านวงจรกรองความถี่)	48
รูปที่ 4.13 เปรียบเทียบสัญญาณเอาต์พุตที่ด้าน A และ B	48
รูปที่ 4.14 สัญญาณเอาต์พุตก่อนผ่านวงจรกรองความถี่ต่ำ	49
รูปที่ 4.15 สัญญาณเอาต์พุตเมื่อยังไม่มีการป้อนสัญญาณอินพุต	49
รูปที่ 4.16 สัญญาณเอาต์พุตเปรียบเทียบสัญญาณอินพุต Ch1: สัญญาณอินพุตขนาด 1 Vpp ความถี่ 1 kHz Ch2: สัญญาณเอาต์พุตขนาด 12 Vpp ความถี่ 1 kHz	50
รูปที่ 4.17 สัญญาณเอาต์พุตที่ความถี่ 5 kHz	50
รูปที่ 4.18 สัญญาณเอาต์พุตที่ความถี่ 10 kHz	51
รูปที่ 4.19 สัญญาณเอาต์พุตที่ความถี่ 15 kHz	51
รูปที่ 4.20 กราฟแสดงความสัมพันธ์ระหว่าง Efficiency และ Output power	54
รูปที่ 4.21 กราฟแสดงความสัมพันธ์ระหว่าง V_{out} และ ความถี่	55

สารบัญตาราง

ตารางที่ 2.1 แสดงค่า Butterworth Approximation Function ของ Butterworth Low – Pass Filter	14
ตารางที่ 2.2 แสดงนอร์มอลไลซ์ของค่าอุปกรณ์ต่างๆ ที่ใช้ในวงจร Butterworth Low – Pass Filter	14
ตารางที่ 2.3 แสดงขนาดของ IA_{CL1} ของวงจรกรองผ่านความถี่ต่ำ	30
ตารางที่ 2.4 แสดงมุมเฟสของวงจรกรองผ่านความถี่ต่ำ	31
ตารางที่ 4.1 ผลการวัดประสิทธิภาพของวงจรที่มีสัญญาณอินพุตรูปไซน์ที่ความถี่ 1 kHz	52
ตารางที่ 4.2 ผลการวัดประสิทธิภาพของวงจรที่มีสัญญาณอินพุตรูปไซน์ที่ความถี่ 5 kHz	53
ตารางที่ 4.3 ผลการวัดประสิทธิภาพของวงจรที่มีสัญญาณอินพุตรูปไซน์ที่ความถี่ 10 kHz	53
ตารางที่ 4.4 ผลการวัดประสิทธิภาพของวงจรที่มีสัญญาณอินพุตรูปไซน์ที่ความถี่ 20 kHz	54
ตารางที่ 4.5 ผลการตอบสนองทางความถี่ โดย $V_{in} = 0.4 V_{pp}$	55

บทที่ 1

บทนำ

โครงการนี้เป็นการออกแบบวงจรขยายกำลังกำลังย่านออดิโอ หรือย่านความถี่เสียง เพื่อให้มีกำลังมากพอที่จะสามารถขับโหลด คือลำโพงได้อย่างเพียงพอ

โดยโครงการนี้ได้ใช้การออกแบบวงจรขยายกำลังเป็นแบบคลาสดี เนื่องจากว่า วงจรขยายคลาสดี นั้นจะมีประสิทธิภาพในการทำงานที่สูงกว่าวงจรขยายกำลังแบบคลาสเอและคลาส เอ-บี จึงไม่ก่อให้เกิดความร้อนที่สูญเสียในการทำงานที่มาก ดังนั้นจึงทำให้สามารถนำเอาไปใช้งานได้ทุกที่ตามที่ผู้ใช้งานต้องการ อย่างเช่นในรถยนต์ ในบ้าน ในงานที่ต้องการกำลังขับสูงๆ เช่น งานแสดงคอนเสิร์ต งานแสดงสินค้าตามสถานที่ต่างๆ เป็นต้น

นอกจากนี้ยังมีการนำความรู้จากการออกแบบวงจรมานำไปใช้ในการสร้างวงจรควบคุมเสียงทั้งความถี่ต่ำและสูง(Tone Control) จึงทำให้วงจรมีประสิทธิภาพที่เรานำมาใช้งานได้ตรงตามวัตถุประสงค์ของผู้ใช้งานมากยิ่งขึ้นอีกด้วย

ประโยชน์ที่คาดว่าจะได้รับจากโครงการนี้ คือทำให้สามารถนำความรู้จากบทเรียนในแขนงต่างๆ นำไปประยุกต์ใช้ในการออกแบบ วงจรขยายกำลัง และวงจรต่างๆ ได้ตามต้องการเพื่อให้บรรลุวัตถุประสงค์ที่ตั้งไว้ และยังเป็นการศึกษาแก้ไขปัญหาต่างๆ ที่เกิดขึ้นในการทำงาน โดยใช้ความรู้พื้นฐานเป็นแนวทางในการแก้ไขได้อย่างถูกต้อง และเหมาะสม และฝึกการทำงานเป็นทีม ซึ่งสิ่งเหล่านี้เป็นสิ่งที่สำคัญมากๆ ในอนาคต

บทที่ 2


ทฤษฎีที่เกี่ยวข้อง

2.1 วงจรขยายกำลัง

ในส่วนของภาคเอาต์พุตซึ่งเป็นวงจรขยายกำลังนั้น มีวิธีการขยายสัญญาณได้หลายวิธี อย่างเช่น วงจรขยายแบบ Class A, B, AB, C และ D ซึ่งจะกล่าวถึงวงจรแบบต่างๆนี้เปรียบเทียบให้เห็นความแตกต่างต่อไป

2.1.1 Class A

วงจรขยาย Class A มีความเพี้ยนต่ำกว่าคลาสอื่นๆ โดยมีการไบอัสทรานซิสเตอร์ให้มีกระแสไหลผ่านตลอด 360° ของสัญญาณอินพุต ทำให้กระแส Collector ยังคงมีรูปร่างของสัญญาณเป็น Sine การไบอัสโดยที่ไบอัสทรานซิสเตอร์นำกระแสแม้ว่าจะมีสัญญาณอินพุตหรือไม่ก็ตามนี้ เป็นผลให้มีกำลังงานสูญเสียมากขณะที่ไม่มีสัญญาณอินพุตทำให้มีความเพี้ยนต่ำ วงจรขยาย Class A จึงเหมาะกับสัญญาณระดับต่ำ ถ้าเพิ่มขนาดสัญญาณ ความเพี้ยนของสัญญาณก็จะเพิ่มขึ้น โดยเอาต์พุตจะถูกคลิป์ (Clipping) จึงไม่ค่อยพบในการออกแบบวงจรที่มีกำลังงานสูง วงจรนี้มีประสิทธิภาพต่ำ ซึ่งตามทฤษฎีแล้ว Class A จะมีประสิทธิภาพสูงสุดที่ 25 %




รูปที่ 2.1 Class A Amplifier

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.1.2 Class B

วงจรรขยาย Class B ทรานซิสเตอร์นำกระแสเฉพาะบางส่วนของเวลา บางส่วนของซีกใดซีกหนึ่งของสัญญาณอินพุตเท่านั้น หรือทรานซิสเตอร์จะนำกระแสในช่วง 180° ของสัญญาณอินพุต และในขณะที่ไม่ได้มีสัญญาณอินพุต จะไม่มีกระแสไหล ซึ่งทำให้มีประสิทธิภาพสูงขึ้น และเนื่องจากทรานซิสเตอร์นำกระแสเพียงซีกเดียว จึงต้องใช้ทรานซิสเตอร์ 2 ตัวสลับกันทำงานแต่ละ 180° ของสัญญาณอินพุต เรียกการทำงานแบบนี้ว่า Push – Pull พบว่าประสิทธิภาพสูงสุดที่ภาคขยายสุดท้ายของวงจรรขยาย Class B คือ 78.5% ซึ่งสูงกว่า Class A มากแต่ข้อเสียสำคัญของ Class B คือ ความเพี้ยนจุดตัดข้าม (Crossover Distortion) ซึ่งเกิดจากการหยุดนำกระแสในช่วงเวลาสั้นๆ เมื่อสัญญาณอินพุตไม่มากพอที่จะขับให้ทรานซิสเตอร์ทั้งสองทำงาน



รูปที่ 2.2 ก) Class B Amplifier และ ข) Class B Push – Pull Amplifier

2.1.3 Class AB

วงจรรนี้เป็นกรรวมข้อดีของ Class A และ Class B คือยังคงมีประสิทธิภาพของวงจรรขยาย Class B และมีความเพี้ยนต่ำใกล้เคียงกับวงจรรขยาย Class A โดยวงจรรขยาย Class AB นี้จะใช้ทรานซิสเตอร์ 2 ตัวเหมือนกับ Class B แต่จะไปอัสทรานซิสเตอร์ให้ทำงานเกินกว่า 180° เล็กน้อย ทำให้ความเพี้ยนจุดตัดข้ามถูกกำจัดออกไปได้อย่างมาก

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


2.1.4 Class C

วงจรนี้จะไบอัสให้กระแสไหลผ่านทรานซิสเตอร์เฉพาะช่วงเวลาบางส่วนของซีกใดซีกหนึ่งของสัญญาณอินพุต หรือทรานซิสเตอร์จะนำกระแสในช่วงน้อยกว่า 180° ของสัญญาณอินพุต ในขณะที่ไม่มีสัญญาณอินพุต จะไม่มีกระแสไหลผ่านตัวทรานซิสเตอร์ ภาคขยายชนิดนี้จะมีความเพี้ยนมากจึงไม่สามารถนำมาแก้ไขกับสัญญาณเสียงได้ แต่มักใช้กับวงจรที่ใช้สัญญาณวิทยุ

2.1.5 Class D

ทรานซิสเตอร์ทำงานในลักษณะของ Switching โดยมีมุมในการนำกระแสเป็น 0 องศา คือนำกระแสอิ่มตัว (Saturation) กับไม่นำกระแส (Cut off) ในระหว่างที่มีการสวิตช์ ทรานซิสเตอร์อาจนำกระแสข้ามผ่านช่วงที่เป็นเชิงเส้น (Linear region) ซึ่งกระแสที่ไหลผ่านตัวทรานซิสเตอร์จะมีลักษณะเป็นพัลส์สี่เหลี่ยม (Rectangular pulse) การหลีกเลี่ยงช่วงที่เป็นเชิงเส้นนี้เป็นพื้นฐานที่ทำให้ภาคเอาต์พุตของ Class D มีประสิทธิภาพสูง โดยทั่วไปแล้ววงจรขยาย Class D ที่ออกแบบดีนั้นอาจมีประสิทธิภาพสูงถึง 90%

บล็อกไดอะแกรมอย่างง่ายของวงจรขยายแบบคลาสดี ดังรูปที่ 2.4



รูปที่ 2.3 แสดงบล็อกไดอะแกรมอย่างง่ายของวงจรขยายแบบคลาสดี

จากรูปที่ 2.3 สัญญาณ PWM จะถูกสร้างจากการเปรียบเทียบสัญญาณระหว่างสัญญาณอินพุตกับคลื่นสามเหลี่ยมความถี่สูง หลังจากนั้นภาค Switching Power จะขยายกำลัง แล้ววงจรรองความถี่ต่ำผ่านจะกรององค์ประกอบ Switching ความถี่สูงออกจากสัญญาณเอาต์พุต ทำให้ได้สัญญาณเสียงที่ขยายมากขึ้น

นอกจากนี้ ถ้าเพิ่มลูปป้อนกลับ (Feedback Loop) อีกหนึ่งลูปหรือมากกว่าจะเป็นการลดความเพี้ยนทางฮาร์โมนิกส์ (Total Harmonics Distortion: THD) ของสัญญาณเอาต์พุตอีกด้วย

2.2 ความรู้พื้นฐานเกี่ยวกับพัลส์วีดมอดูเลชัน

พัลส์วีดมอดูเลชัน (Pulse Width Modulation: PWM) เป็นเทคนิคการแบ่งรูปคลื่นใน 1 คาบออกเป็นพัลส์ย่อยๆ หลายพัลส์ โดยแต่ละพัลส์อาจมีความกว้างไม่เท่ากัน การสร้าง Switching แบบ PWM นั้นทำได้หลายวิธี แต่สามารถแบ่งเป็นประเภทใหญ่ได้ 3 ประเภทคือ

2.2.1 Hysteresis Control

การทำงานเหมือนลูปป้อนกลับ ระดับสัญญาณเอาต์พุตที่ต้องการถูกเปรียบเทียบกับสัญญาณเอาต์พุตก่อนหน้า นั่นคือ ส่วนควบคุมตัวมอดูเลตแบบ Hysteresis จะสร้างสัญญาณผิดพลาด (Error signal) เพื่อควบคุมการ Switch ของเอาต์พุต ข้อดีของเทคนิคนี้คือ จะได้ความผิดพลาดที่มีขอบเขตและสามารถทำนายได้และมีการตอบสนองทรานเซียนท์ (Transient response) ที่เร็ว นอกจากนี้ยังมีความเพี้ยนต่ำและนำมาใช้ได้ง่าย แต่มีข้อเสีย คือ คาบของเอาต์พุต Switching นั้นไม่คงที่ ทำให้ออกแบบวงจรกรองที่เอาต์พุตยาก


2.2.2 เทคนิค Pre-calculated PWM

เป็นการทำงานแบบออฟไลน์ (Offline) และมักใช้ในการกำจัดฮาร์โมนิกส์ (Harmonics Elimination) แต่เนื่องจากการเกิดพัลส์ที่ไม่สม่ำเสมอ จึงไม่สามารถตอบสนองกับ ทรานเซียนท์ของวงจรได้ทันที ดังนั้นเทคนิคนี้จึงไม่เหมาะกับวงจรขยาย Class D

2.2.3 Carrier Based PWM

เทคนิคนี้ใช้ความถี่ตายตัวในการสุ่มคลื่นสัญญาณอินพุต ซึ่งตรงกับการนำมาใช้ในวงจรขยาย Class D พอดี เทคนิคนี้มี 2 ประเภทๆ คือ การสุ่มตัวอย่างแบบธรรมชาติ (Natural sampling) และการสุ่มตัวอย่างที่มีรูปแบบ (Uniform sampling) PWM แบบธรรมชาตินั้น การสวิทซ์ของความกว้าง

พัลส์ถูกสร้างที่ส่วนตัดกันของสัญญาณพาหะ (Carrier) และสัญญาณอินพุท พัลส์ของ PWM สามารถเปลี่ยนแปลงโดยใช้สัญญาณชานน์ สัญญาณพัลส์จะสร้างจากการเปรียบเทียบสัญญาณชานน์กับคลื่นรูปสามเหลี่ยม




รูปที่ 2.4 แสดงรูปคลื่น PWM โดยใช้สัญญาณอินพุทรูปชานน์


ส่วน PWM ที่มีการสุ่มที่มีรูปแบบนั้น สัญญาณอินพุทจะถูกสุ่มอย่างสม่ำเสมอและคงที่ ณ จุดเริ่มต้นของแต่ละไซเคิลก่อนที่จะถูกเปรียบเทียบกับสัญญาณพาหะรูปสามเหลี่ยม แต่ PWM ชนิดนี้จะมีการหน่วงเกิดขึ้นทำให้เกิดฮาร์โมนิกส์ลำดับเลขคี่เกิดขึ้นที่สเปคตรัมของเอาต์พุท

2.2.4 โครงสร้างของ Bipolar และ Unipolar ของ PWM

โครงสร้าง 2 แบบ ของ Bipolar และ Unipolar PWM แสดงดังรูปที่ 2.5 และ 2.6 Bipolar PWM หรือ PWM 2 ระดับจะมีสัญญาณเอาต์พุทเป็นบวกและลบ ส่วน Unipolar PWM หรือ PWM 3 ระดับ จะมีเอาต์พุทเป็น บวก ลบ และศูนย์



รูปที่ 2.5 Bipolar PWM




รูปที่ 2.6 Unipolar PWM


Unipolar PWM หรือ PWM แบบ 3 ระดับนั้นจะมีข้อดีคือว่าเพิ่มประสิทธิภาพของ วงจร H-Bridge สามารถสังเกตได้ที่สัญญาณอินพุตเมื่อเท่ากับศูนย์ PWM 2 ระดับนั้น จะมี Duty Cycle เท่ากับ 50% เพราะ MOSFET จะทำการสลับการทำงานและหยุดทำงานเท่ากัน แต่ PWM 3 ระดับนั้นจะ เท่ากับศูนย์ เพราะไม่ต้องจ่ายกระแสไปที่โหลด ด้วยวิธีนี้จะเป็นการประหยัดพลังงาน โดยการที่ MOSFET สวิตช์น้อยๆ และเพิ่มประสิทธิภาพ

2.3 ภาค Switching Power

คุณสมบัติของวงจรขยาย Class D ขึ้นอยู่กับคุณภาพของภาค Switching Power รูปที่ 2.7 และ 2.8 เป็นการแสดงการจัดรูปแบบ 2 แบบที่นิยมที่สุดของภาค Switching Power และโหลด โดยรูปที่ 2.7 เป็นการใช้วงจรขับเคลื่อนครึ่งบริดจ์ที่มีโหลดแบบ Single – ended ส่วนรูปที่ 2.8 เป็นการใช้วงจรขับเคลื่อนแบบ H – bridge ที่มีโหลดแบบ Bridge – tied



รูปที่ 2.7 วงจรขับเคลื่อนครึ่งบริดจ์ที่มีโหลดแบบ Single – ended



รูปที่ 2.8 วงจรขับเคลื่อนแบบ H – bridge ที่มีโหลดแบบ Bridge – tied

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.4 วงจรกรองความถี่ (Filter)

วงจรกรองความถี่ (Filter) คืออุปกรณ์ที่ทำหน้าที่เป็นตัวเลือกผ่านสัญญาณ โดยวงจรกรองจะยอมให้สัญญาณเฉพาะบางย่านความถี่ผ่านไปได้นั้น เราจะเรียกย่านความถี่ที่วงจรกรองยอมให้ผ่านว่า ย่านความถี่ผ่าน (Passband) และย่านความถี่ที่วงจรกรองจะกั้นไว้ไม่ให้ผ่านว่า ย่านความถี่หยุด (Stopband)

วงจรกรองเป็นอุปกรณ์ที่สำคัญมากในงานทางด้านวิศวกรรมอิเล็กทรอนิกส์หลายๆ ด้าน เช่น

- ใช้ในเครื่องขยายภาคต้น (Pre-amplifier) วงจรปรับเท่า (Equalizer) และตัวปรับเครื่องเสียง (Audio System)

- ใช้ในวงจรกำจัดสัญญาณรบกวน (Noise) ที่ไม่ต้องการในระบบสื่อสาร

- ใช้ในการกำจัดไซด์แบนด์ (Sideband) ในระบบสื่อสารแบบไซด์แบนด์เดี่ยว (Single Sideband)

- ใช้ในการดีมอดูเลท (Demodulate) สัญญาณ

- ใช้แก้ปัญหาการสูญเสีย (Loss) ในการส่งสัญญาณในการสายส่ง (transmission Line) และสายเคเบิล

- ใช้ในอุปกรณ์ชีวการแพทย์ (Biomedical Equipment) เช่น เยื่อประสาทหูเทียม (Artificial Cochlea) เป็นต้น

เราสามารถแบ่งวงจรกรองความถี่ได้ตามลักษณะของอุปกรณ์ที่ใช้ในการสร้างได้ดังนี้


- วงจรกรองความถี่แบบพาสซีฟ (Passive Filter) เป็นวงจรกรองสัญญาณแบบต่อเนื่องที่ประกอบไปด้วยตัวต้านทาน ตัวเก็บประจุ และขดลวดเหนี่ยวนำ วงจรกรองประเภทนี้สามารถใช้ในการกรองสัญญาณที่มีความถี่ตั้งแต่สัญญาณไฟตรง (DC) ไปจนถึงประมาณ 300 MHz อย่างไรก็ตามเราไม่นิยมใช้วงจรกรองแบบพาสซีฟในย่านความถี่ต่ำ เนื่องจากจะต้องใช้ขดลวดเหนี่ยวนำขนาดใหญ่ซึ่งมีความสูญเสียมาก ดังนั้นโดยทั่วไปวงจรกรองแบบพาสซีฟ จะถูกใช้งานตั้งแต่ย่านความถี่เสียง (Audio Frequency) ความถี่สัญญาณภาพ (Video Frequency) ไปจนถึงย่านความถี่วิทยุสูงมาก (VHF)

- วงจรกรองความถี่แบบแอ็คทีฟ (Active Filter) เป็นวงจรกรองสัญญาณแบบต่อเนื่องที่นิยมใช้อุปกรณ์ประเภทแอ็คทีฟร่วมกับตัวต้านทานและ/หรือตัวเก็บประจุ วงจรกรองแบบแอ็คทีฟที่นิยมใช้กันในปัจจุบันได้แก่ Active RC และวงจรกรองตัวเก็บประจุสวิตช์ (ซึ่งกรองทั้งสองแบบ

สามารถใช้งานในย่านความถี่ไปจนถึง 500 kHz) ส่วนวงจรกรองแบบ Gm-C สามารถใช้งานในช่วงความถี่สูงกว่านี้ได้

2.4.1 วงจรกรองแบบต่างๆ


2.4.1.1 วงจรกรองความถี่ต่ำผ่าน (Low Pass Filter)



รูปที่ 2.9 แสดงผลตอบสนองความถี่ของวงจรกรองความถี่ต่ำผ่าน

วงจรกรองความถี่ต่ำผ่านเป็นวงจรที่ยอมให้ สัญญาณความถี่ต่ำผ่านแต่จะกั้นสัญญาณความถี่สูงเอาไว้ ดังรูปที่ 2.9 แสดงผลตอบสนองความถี่ของวงจรกรองความถี่ต่ำผ่าน โดยนิยามเราเรียกย่านความถี่ที่วงจรยอมให้ผ่านว่า ย่านความถี่ผ่าน (Passband) หรือแบนด์วิดท์ (Bandwidth) ของวงจร ส่วนย่านความถี่ที่วงจรไม่ยอมให้ผ่านไปเรียกว่า ย่านความถี่หยุด (Stopband)

2.4.1.2 วงจรกรองความถี่สูงผ่าน (High Pass Filter)




รูปที่ 2.10 แสดงผลตอบสนองทางความถี่ของวงจรกรองความถี่สูงผ่าน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

วงจรกรองความถี่สูงผ่านเป็นวงจรที่ยอมให้สัญญาณความถี่สูงผ่านแต่จะกั้นสัญญาณความถี่ต่ำไว้ รูปที่ 2.10 แสดงผลตอบสนองทางความถี่ของวงจรกรองความถี่สูงผ่าน

2.4.1.3 วงจรกรองแถบความถี่ผ่าน (Band Pass Filter)



รูปที่ 2.11 แสดงผลตอบสนองทางความถี่ของวงจรกรองแถบความถี่ผ่าน

วงจรกรองแถบความถี่ผ่านเป็นวงจรที่ยอมรับในช่วงความถี่ใดๆ ผ่านได้ แต่จะไม่ยอมให้ สัญญาณที่มีความถี่ต่ำหรือสูงกว่าความถี่นั้นผ่านได้ รูปที่ 2.11 แสดงผลตอบสนองทางความถี่ของวงจรกรองแถบความถี่ผ่าน โดยทั้งนี้ถ้าให้ ω_2 เป็นจุดปลายของย่านความถี่ผ่านของวงจร โดย $\omega_1 < \omega_2$ เราจะพบว่าแบนด์วิธของวงจรคือ


$$BW = \omega_2 - \omega_1 \quad (2.1)$$

และนิยามความถี่กึ่งกลาง (Center Frequency): ω_0 คือ

$$\omega_0 = \sqrt{\omega_1 \omega_2} \quad (2.2)$$

โดยทั่วไปเราจะกำหนดให้ BW ของวงจรกรองความถี่ผ่านคือ แถบความถี่ที่สัญญาณสามารถผ่านไปได้โดยมีการลดทอนไม่เกิน 3 dB นั่นคือ $BW = BW_{-3dB}$

2.4.1.4 วงจรกรองแถบความถี่หยุด (Band Reject Filter)




รูปที่ 2.12 แสดงผลตอบสนองทางความถี่ของวงจรกรองแถบความถี่หยุด

วงจรกรองแถบความถี่หยุดจะทำหน้าที่ตรงข้ามกับวงจรแถบความถี่ผ่าน กล่าวคือ วงจรกรองแถบความถี่หยุดจะกั้นไม่ให้สัญญาณ ณ ช่วงความถี่ใดๆ ผ่านไปได้ แต่ยอมให้สัญญาณที่มีความถี่ต่ำหรือสูงกว่าช่วงความถี่นั้นผ่านไปได้ ดังรูปที่ 2.12

2.4.2 วงจรกรองความถี่ต่ำผ่านแบบบัตเตอร์เวิร์ธ (Butterworth Low Pass Filter)

วงจรกรองแบบนี้จะมีค่า Q อยู่ที่ระดับปานกลาง (Medium - Q) จึงทำให้มีลักษณะพิเศษตรงที่ให้อัตราขยายการตอบสนองความถี่เท่ากันตลอดย่านความถี่ที่ผ่านไปได้ (มีความเรียบสม่ำเสมอตลอดย่าน) และไม่มีการเกิดสัญญาณกระเพื่อมให้เห็นกัน ดังนั้นลักษณะของรูปคลื่นสัญญาณที่ผ่านจากวงจรนี้จึงมีลักษณะดังรูปที่ 2.13 จึงยับยั้งได้ว่ามีความราบเรียบของแถบความถี่สูงที่สุดในบรรดาวงจรกรองความถี่ชนิดต่างๆ แต่วงจรกรองแบบนี้ก็มีข้อเสียคือตรงที่ช่วงของการลดทอนสัญญาณไม่ค่อยชัน (เส้นกราฟที่หลังจากผ่านจุดตัดความถี่) จึงทำให้เกิดการส่งผ่านของแถบความถี่ (Transition) ขึ้นมา ซึ่งจุดนี้เราสามารถแก้ไขได้โดยการเพิ่มจำนวนของอุปกรณ์ที่มีคุณสมบัติทางรีแอกแตนซ์เข้าไปอีกและจากคุณสมบัติต่างๆ นี้เอง จึงมีการเรียกวงจรชนิดนี้ว่า “การออกแบบในเส้นทางระดับปานกลาง”



รูปที่ 2.13 กราฟการตอบสนองความถี่ของวงจรรองความถี่ต่ำผ่านแบบ Butterworth แสดงเส้นกราฟ ตั้งแต่อันดับที่ 1 ถึง 5 โดยมีความชันคือ $20n$ dB/decade (n คือ อันดับ)

2.4.2.1 การหาอุปกรณ์เพื่อใช้ในการออกแบบวงจรรองความถี่ต่ำผ่าน

ค่าของอุปกรณ์นั้นเราจะอ้างอิงกับพื้นฐานของวงจรรองความถี่ต่ำผ่านแบบ Butterworth ที่มีการต่ออยู่ระหว่างแหล่งจ่ายกับ โหลดที่มีค่าอิมพีแดนซ์ 1 โอห์ม โดยได้ค่า General Form : H_n คือ

$$H_n = 1 \text{ or } (S + 1) \prod_k (S^2 + 2 \cos \Psi_k S + 1) \quad (2.3)$$

ทำให้ได้ค่า Butterworth Approximation Function ของวงจรรองแบบ Butterworth ที่ อันดับต่างๆ ดังตารางที่ 2.1

N	H(S)
1	$S + 1$
2	$S^2 + 1.414S + 1$
3	$(S^2 + S + 1)$
4	$(S^2 + 0.76527S + 1)(S^2 + 1.84776S + 1)$
5	$(S^2 + 0.61802S + 1)(S^2 + 1.61802S + 1)(S + 1)$

ตารางที่ 2.1 แสดงค่า Butterworth Approximation Function ของ Butterworth Low – Pass Filter


จากตารางทำให้ได้ค่าออร์มอลไลซ์ของอุปกรณ์ค่าต่างๆ ดังตารางที่ 2.2

N	L_1	C_2	L_3	C_4	L_5
2	1.4142	0.7071			
3	1.5000	1.3333	0.5000		
4	1.5307	1.5772	1.0824	0.3827	
5	1.5414	1.6944	1.3820	0.8944	0.3090

ตารางที่ 2.2 แสดงออร์มอลไลซ์ของค่าอุปกรณ์ต่างๆ ที่ใช้ในวงจร Butterworth Low – Pass Filter

2.4.3 การออกแบบวงจรคิมอดคูเลชันฟิลเตอร์ (Demodulation Filter Design)

อีกส่วนหนึ่งของระบบพาวเวอร์แอมป์ที่มีความสำคัญมากที่สุด คือ ภาคคิมอดคูเลชันฟิลเตอร์ (Demodulation Filter) หน้าที่หลักของมันคือ เป็นวงจรฟิลเตอร์ที่จะนำมาตัดหรือลดทอนองค์ประกอบของสัญญาณที่มีความถี่สูงให้หมดๆ ไปจากสัญญาณ PWM ที่ขับออกจากเอาต์พุตก่อนส่งสัญญาณไปขับลำโพงต่อไป ดังนั้นเพื่อทำให้ระบบทำงานโดยมีประสิทธิภาพสูงสุด หรืออีกนัยหนึ่งก็คือ มันต้องมีความเป็นตัวต้านทานน้อยที่สุดหรือไม่มีเลย



รูปที่ 2.14 แสดงวงจรฟิลเตอร์แบบ n – th order LC Low – Pass Filter

วงจรในรูปที่ 2.14 แสดงวงจรฟิลเตอร์แบบ n – th order LC Low – Pass Filter โดยที่ค่าอิมพีแดนซ์ของแหล่งจ่าย (Source Impedance) ของวงจรฟิลเตอร์นี้ (เมื่อต่อกับภาคขยายของแอมป์) จะมีค่าประมาณเท่ากับค่าความต้านทานขณะทำงานของแต่ละเพาเวอร์สวิตช์ (On – Resister Power Switch) ในภาคกำลังซึ่งในทางปฏิบัติแล้วมีค่าน้อยมาก ค่าตัวเหนี่ยวนำ (L) และค่าตัวเก็บประจุ (C) ของวงจรฟิลเตอร์จะขึ้นอยู่กับค่าโหลดอิมพีแดนซ์ (Load Impedance) หรือ R_L และค่าความถี่คัทออฟ (Cutoff Frequency) หรือ ω_0 และชนิดของวงจรฟิลเตอร์ เช่น แบบ Butterworth หรือแบบ Chebyshev เป็นต้น แต่โดยทั่วไปมักจะใช้เป็นวงจรฟิลเตอร์แบบ LC Butterworth ที่ออร์เดอร์ที่ 2 หรือ 4

วิธีที่ง่ายที่สุดในการกำหนดค่าของอุปกรณ์ในแต่ละตัวคือการใช้ตารางกำหนดค่าอุปกรณ์แบบนอร์มอลไลซ์ (Normalized Element Value Table) ในตารางที่ 2.2 ซึ่งในตารางนี้จะแสดงค่านอร์มอลไลซ์ของค่าอุปกรณ์ต่างๆ ที่ใช้ในวงจรฟิลเตอร์แบบ Butterworth ตั้งแต่ออร์เดอร์ที่ 2 – 5 ค่าต่างๆที่แสดงในตารางเป็นค่าที่อ้างอิงมาจากวงจรฟิลเตอร์ที่มีค่าความถี่คัทออฟ $\omega_0 = 1 \text{ rad/s}$ และที่โหลดอิมพีแดนซ์ $R_L = 1$ โอห์ม ดังนั้นการออกแบบจึงต้องทำการคืนนอร์มอลไลซ์ใหม่ด้วยสูตรสเกลลิงแฟกเตอร์ (Scaling Factor) ดังนี้

$$L_n = I_n \times \left(\frac{R_L}{\omega_0} \right) \quad (2.4)$$

$$C_n = C_n \times \left(\frac{1}{R_L \times \omega_0} \right) \quad (2.5)$$

เมื่อพิจารณาจากความต้องการของระบบพาวเวอร์แอมป์ที่เราจะนำวงจรฟิลเตอร์ไปใช้พบว่าวงจรแอมป์นี้ต้องสามารถขับโหลดที่ค่า 4 โอห์มและ 8 โอห์มได้ (เพราะเป็นลำโพงขนาด 4 โอห์มหรือ 8 โอห์มเป็นส่วนใหญ่) การออกแบบฟิลเตอร์ให้รองรับโหลดอิมพีแดนซ์ที่น่าจะเหมาะสม

ที่สุดในการนี้ก็คือ การนำค่าเฉลี่ยของค่าสูงที่สุดกับค่าต่ำที่สุดของโพลดิอิมพีแดนซ์มาคำนวณ ซึ่งในการนี้คือ 6 โอห์ม

ดังนั้นเมื่อนำวงจรฟิลเตอร์นี้ไปเชื่อมต่อกับโหลดที่มีอิมพีแดนซ์สูงกว่าที่เราออกแบบไว้มันจะทำให้เกิดค่าพีค (Peak) ขึ้นที่บริเวณช่วงความถี่สูงเนื่องจากฟิลเตอร์อยู่ในภาวะอันเดอร์แดมป์ (Underdamped) แต่เมื่อนำฟิลเตอร์ไปเชื่อมต่อกับโหลดที่มีค่าอิมพีแดนซ์ต่ำกว่ามันจะเกิดการ โอเวอร์แดมป์ (Overdamped) อยู่บ้างในช่วงความถี่สูงแต่ไม่มากจนเกินไป ส่วนการเลือกจุดตัดคัทออฟของวงจรฟิลเตอร์นั้นควรเลือกค่าสูงกว่าค่าสูงสุดของความถี่เสียง (Audio Frequency) ทั่วไป ซึ่งผลจากการเกิดอันเดอร์แดมป์และโอเวอร์แดมป์ของวงจรฟิลเตอร์นี้จะไม่ส่งผลต่อการตอบสนองความถี่ที่ต้องการแต่อย่างใด ดังนั้นค่าที่เหมาะสมที่จะเลือกเป็นจุดตัดคัทออฟของวงจรฟิลเตอร์จึงมีค่าอยู่ที่ประมาณ 40 kHz

2.5 Power MOSFET

A bipolar junction transistor (BJT) เป็นอุปกรณ์ควบคุมกระแสและต้องการกระแสเบส สำหรับเป็นกระแสไหลผ่านไปยังคอลเลกเตอร์ เนื่องจากกระแสที่คอลเลกเตอร์ขึ้นอยู่กับกระแสที่เบส (กระแสอินพุต) และ current gain ขึ้นอยู่กับอุณหภูมิที่รอยต่อ

A power MOSFET เป็นอุปกรณ์ควบคุมศักดาไฟฟ้า และต้องการเพียงกระแสอินพุตที่มีขนาดเล็กๆเท่านั้น ความเร็วในการสวิตช์มีค่าสูงมาก ดังนั้นเวลาในการสวิตช์ซึ่งอยู่ในหน่วย nanoseconds การประยุกต์ใช้งานของเพาเวอร์มอสเฟต จะใช้งานเป็น low pass, high frequency, converter และมอสเฟตนั้นไม่มีปัญหาของปรากฏการณ์เบรคดาวน์ เหมือนอย่าง BJT แต่อย่างไรก็ตามปัญหาของมอสเฟตจะอยู่ที่ Electrostatics discharge และเป็นการยากที่จะป้องกันมอสเฟตจากความผิดพลาดที่เกิดจากการลัดวงจร

2.5.1 ชนิดของ MOSFET


MOSFET มี 2 ชนิด

2.4.1.1 Depletion MOSFET

2.4.1.2 Enhancement MOSFET

2.5.1.1 Depletion MOSFET แสดงตามรูปที่ 2.15 ที่ n channel จะคล้าย p-type silicon substrate และประกอบด้วย n⁺ silicon เพื่อต่อเป็นค่าความต้านทานต่ำที่ gate นี้จะถูกแยกออกมาจาก แชนแนลด้วยชั้นของออกไซด์บางๆ มอสเฟตนี้ประกอบด้วย gate drain และ source โดยปกติให้ สักคาไฟฟ้าลบต่ออยู่กับ source โดยค่าของศักคาไฟฟ้าที่ขั้ว gate และ source คือ V_{gs} เป็นได้ทั้งบวกและลบ

ถ้า V_{gs} เป็นลบ อิเลคตรอนจำนวนหนึ่งใน p channel จะ repel และชั้นของ depletion region จะสร้างชั้นออกไซด์บางๆ และทำให้เกิดช่องแคบๆ มีค่าความต้านทานสูงของขั้ว drain ไปยัง source (R_{ds}) ถ้า V_{gs} มีค่าเป็นลบเพียงพอที่แชนแนลจะกลายเป็นช่องว่าง และทำให้ไม่มีกระแสไหลจาก drain ไปยัง source ดังนั้น $V_{gs} = 0$ และเราเรียกค่าของ V_{gs} ปรากฏการณ์นี้ว่า pinch-off voltage (V_p) ถ้า V_{gs} เป็นบวก ที่แชนแนลจะกว้างขึ้น และค่าของ I_{ds} จะมีค่าเพิ่มขึ้นเนื่องจาก R_{ds} มีค่าลดลง ทำให้ p-channel depletion-type MOSFET โดยค่าของ V_{ds} , I_{ds} , V_{gs} จะ reverse กัน




รูปที่ 2.15 Depletion – type MOSFET

(a) n - Channel Depletion - type MOSFET

(b) p - Channel Depletion - type MOSFET

2.5.1.2 Enhancement MOSFET แสดงตามรูปที่ 2.16 ถ้า V_{gs} เป็นค่าบวก induce voltage จะต้านทานอิเล็กตรอนจาก p-substrate และถ้า V_{gs} มีค่ามากกว่าหรือเท่ากับ Threshold voltage (V_t) ปริมาณกระแสจะไหลจากขั้ว drain ไปยัง source และสำหรับ p-channel enhancement-type MOSFET จะได้ว่าค่าของ V_{gs} , V_{ds} , I_{ds} จะ reverse กัน



2.5.2 Steady-State Characteristics

เนื่องจาก MOSFET เป็นอุปกรณ์แบบ voltage controlled และมี input impedance สูงมากๆ โดยที่ gate draws มีกระแสรั่วไหลเพียงเล็กน้อย (ในหน่วย nanoampres) ค่าของ current gain เป็นอัตราส่วนกระแสเดรน(drain current , I_D) กับกระแสอินพุตเกต (input gate current , I_g)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$\text{Current gain} = \frac{\text{Drain current}}{\text{Input gate current}} \quad (2.6)$$

แต่อย่างไรก็ตาม ค่าของ current gain ยังไม่ใช่ค่าพารามิเตอร์ที่สำคัญ ค่าของ tranconductance ซึ่งเป็นอัตราส่วนระหว่างกระแสเดรน (drain current) กับค่าของความต่างศักย์ที่เกต (gate current)

$$\text{Current gain} = \frac{\text{Drain current}}{\text{Input gate current}} \quad (2.7)$$

ส่วนค่า transfer characteristics ของ n – channel และ p – channel ของ MOSFET แสดงตามรูป 2.17 และรูป 2.18 แสดง output characteristics ของ n – channel enhancement MOSFET และมีย่านการทำงาน 3 ช่วง คือ

1. ย่าน cut off region $V_{gs} \leq V_t$
2. ย่าน pinch off region หรือ saturation region $V_{ds} \geq V_{gs} - V_t$
3. ย่าน linear region $V_{ds} \leq V_{gs} - V_t$

ในย่าน linear region ค่าของกระแสเดรนสูง และศักดาเดรนต่ำ power transistor มีการทำงานแบบสวิตซ์ในช่วง linear region ในย่าน saturation region ค่ากระแสเดรนที่ยังเหลือจะเป็นค่าคงที่โดยจะมีการเพิ่มเพียงเล็กน้อยในค่าของ V_{ds} และการใช้งานของทรานซิสเตอร์ในย่านนี้จะนำไปใช้ประโยชน์เป็น voltage amplification

รูปแบบการ steady-state ซึ่งทั้ง depletion-type และ enhancement-type MOSFET แสดงในรูป 2.19 ค่าของ Tranconductance (g_m) กำหนดโดย


$$g_m = \frac{\Delta I_d}{\Delta V_{ds}} = \text{constant} \quad (2.8)$$

ค่าความต้านทานทางด้าน output


$$R_o = R_{ds} \quad (2.9)$$

$$R_{ds} = \frac{\Delta V_{ds}}{\Delta I_d} \quad (2.10)$$

ซึ่งจะมีค่าสูงมากๆ ในย่าน pinch – off (megaohms) และจะมีค่าน้อยมากๆ ในย่าน linear region (milliohms)



(a) Depletion - type MOSFET




(b) Enhancement - type MOSFET

รูปที่ 2.17 Transfer Characteristics of MOSFET


(a) Depletion - type MOSFET

(b) Enhancement - type MOSFET

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.18 Output Characteristics of Enhancement – type MOSFET



รูปที่ 2.19 Steady – State Switching Model of MOSFET

(a) Circuit Diagram

(b) Equivalent Diagram


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สำหรับ Depletion – type MOSFET ค่าของ gate (หรือ input) จะเป็นบวกหรือลบก็ได้ แต่ใน Enhancement – type MOSFET ศักไฟฟ้าที่ gate จะเป็นบวกเท่านั้น


Power MOSFET โดยปกติจะเป็นชนิด enhancement mode อย่างไรก็ตาม depletion-type MOSFET จะมีประโยชน์และง่ายต่อการออกแบบวงจรลอจิก ซึ่งในทางปฏิบัติต้องการค่า logic -completable ac หรือ dc switch ซึ่งจะอยู่ในลักษณะ logic supply ตกลง และ V_{gs} กลับเป็นศูนย์

2.5.3 Switching Characteristics

เมื่อไม่มีสัญญาณ gate enhancement mode เราจะพิจารณาเป็น diode 2 ตัว คือแบบ parasitic capacitances ต่อกับ source (C_{gs}) และที่ drain , C_{gd} ทรานซิสเตอร์ชนิด npn เป็นรอยต่อแบบ reverse bias จาก Drain ไปยัง Source , C_{ds}



(a) Parasitic Bipolar




(b) Internal Diode

รูปที่ 2.20 Parasitic Mode of Enhancement – Type MOSFET

(a) Parasitic Bipolar

(b) Internal Diode

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.21 Switching Model of MOSFET

รูปที่ 2.20 (a) แสดงวงจรสมมูลของ Parasitic Bipolar Transistor ที่ต่อขนานกับ MOSFET จุดที่ Base ค่อกับ emitter ของ transistor ชนิด npn จะสั้นและมีค่าความต้านจาก base ไปยัง emitter เนื่องจาก bulk resistor ชนิด n และ p (R_{be}) มีขนาดเล็กมาก ดังนั้น MOSFET อาจพิจารณาจากวงจรสมมูลดังแสดงในรูป 2.20 (b)


2.22 วงจร Switching ของ MOSFET แสดงดังรูป 2.21 โดย waveforms และเวลาแสดงในรูป

Turn-on-Delay t_d (on) เป็นเวลาที่ต้องการ charge input capacitance จนถึง threshold voltage level

Rise-Time (t_r) เป็นเวลาในการ charging gate จากระดับ threshold level สู่ full gate voltage V_{gs} เมื่อต้องการขับกระแส transistor เข้าไปยังช่วงบริเวณ linear region

Turn - off Delay Time, t_d (off) เป็นช่วงเวลาที่ input capacitance ต้องการใช้ในการ Discharge จาก Over drive gate voltage V_{gs} เข้าสู่บริเวณช่วง pinch - off region โดยค่าของ V_{gs} ต้องลดลง ก่อนที่ค่าของ V_{ds} จะเริ่มต้นเพิ่มขึ้น

Fall - time t_f เป็นช่วงเวลาที่ต้องใช้เมื่อ input capacitance ทำการ discharge จากช่วง pinch off เข้าสู่ threshold voltage ถ้า $V_{gs} \leq V_t$ ทรานซิสเตอร์ก็จะ turn - off



รูปที่ 2.22 Switching Waveform and Times

2.5.4 Gate Driver

เวลาในการ turn – off ของ MOSFET ขึ้นอยู่กับช่วงเวลาในการประจุตัวเก็บประจุตัวเก็บประจุของ input หรือ gate capacitance โดยช่วงเวลาในการ turn – off นี้จะลดลงได้โดยการต่อวงจร RC เข้าไปดังแสดงดังรูป 2.23 เพื่อทำการ charge gate capacitance ให้เร็วขึ้นเมื่อ gate voltage turn on กระแสเริ่มต้นในการ charging ของ capacitance คือ


$$I_G = \frac{V_G}{R_S} \quad (2.11)$$

และค่า Steady – State ของศักย์ค่าไฟฟ้า ที่ Gate คือ

$$V_{GS} = \frac{R_g \times V_g}{R_s + R_1 + R_g} \quad (2.12)$$

เมื่อ R_s คือค่าความต้านทานของแหล่งกำเนิดของ Gate Driver Source


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.23 Fast – Turn – On Gate Circuit

D1 ต่อไว้เพื่อลด negative transients เวลาที่ MOSFET ไม่ทำงาน จะมีแรงดันตกคร่อมที่เป็นลบ เกิดขึ้นที่output ซึ่งจะมีผลทำให้เกิดค่าแรงดันย้อนกลับที่ขาเกต ($R_s + R_1 + R_g$)

2.5.5 การสูญเสียพลังงาน (Power Dissipation)



รูปที่ 2.24 แสดงกราฟการเปลี่ยนสถานะที่สมบูรณ์ของ CMOS Inverter

ในสถานะจุดทำงานที่แรงดันอินพุตที่ logic0 หรือ1 ค่าPower dissipation ใกล้เคียง0วัตต์ อย่างไรก็ตาม เนื่องจากในช่วงเวลาที่มีการสวิตช์จากจากสถานะหนึ่งไปยังอีกสถานะหนึ่งนั้นจะมีเอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


กระแสไหลขึ้นมาและมีการสูญเสียพลังงานลงบนตัวทรานซิสเตอร์ ซึ่งวงจร CMOS inverter ประเภทนี้จะคำนวณโดยมีตัวเก็บประจุของวงจร MOS ในภาคต่อไป โดยการทำการประจุและคายประจุของตัวโหลดคาปาซิเตอร์ของภาคถัดไปนั่นเอง

ดังรูปที่ 2.24 เอาท์พุทสวิทช์จากต่ำไปสูง ที่อินพุทสวิทช์ไปที่ลอจิกต่ำ, แรงดันขาเกต PMOS อยู่ที่ 0 โวลต์ และ NMOS จะกัคออฟ โหลดที่เป็นตัวเก็บประจุ C_L จะถูกชาร์จผ่าน PMOS เกิดการสูญเสียพลังงานของ PMOS นั้นจะเป็นไปตามสมการ 2.13

$$P_P = i_L v_{SD} = i_L (V_{DD} - v_O) \quad (2.13)$$

ความสัมพันธ์ระหว่างกระแสและแรงดันเอาท์พุทเป็นดังสมการที่ 2.14

$$i_L = C_L \frac{dv_O}{dt} \quad (2.14)$$



รูปที่ 2.25 ก) CMOS inverter เมื่อเอาท์พุทสวิทช์จากลอจิกต่ำไปสูง ข) CMOS inverter เมื่อเอาท์พุทสวิทช์จากลอจิกสูงไปต่ำ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

พลังงานที่สูญเสียไปบนตัวPMOSขณะที่เอาท์พุทจากลอจิกต่ำไปสูง

$$E_p = \int_0^\alpha P_p dt = \int_0^\alpha C_L (V_{DD} - v_o) \frac{dv_o}{dt} dt \quad (2.15)$$

$$= C_L V_{DD} \int_0^{V_{DD}} dv_o - C_L \int_0^{V_{DD}} v_o dv_o \quad (2.16)$$

ซึ่งทำให้ได้

$$E_p = C_L V_{DD} v_o \Big|_0^{V_{DD}} - C_L \frac{v_o^2}{2} \Big|_0^{V_{DD}} = \frac{1}{2} C_L V_{DD}^2 \quad (2.17)$$

หลังจากที่เอาท์พุทได้สวิตช์ไปที่ลอจิกสูงแล้วจะเกิดประจุแรงดันลงบนตัวเก็บประจุ(= $\frac{1}{2} C_L V_{DD}^2$) แล้วเมื่ออินพุทกลับไปที่ลอจิกสูง จึงทำให้เอาท์พุทกลับสู่สถานะลอจิกต่ำ ดังรูปที่ 2.24 PMOS อยู่ทำงานในย่านคัทออฟและ NMOS นำกระแส พลังงานทั้งหมดเก็บอยู่ในตัวเก็บประจุนั้นก็จะถ่ายเข้าที่ NMOS จึงมีพลังงานสูญเสียลงบนตัว NMOS

โดยขณะที่เอาท์พุทสวิตช์เปลี่ยนจากสถานะลอจิกสูงไปดำนั้น พลังงานที่สูญเสียลงบน NMOS คือ

$$E_n = \frac{1}{2} C_L V_{DD}^2 \quad (2.18)$$

พลังงานทั้งหมดที่สูญเสียลงบนตัววงจร Inverter ใน 1 รอบของการสวิตช์คือ

$$E_T = E_p + E_n = \frac{1}{2} C_L V_{DD}^2 + \frac{1}{2} C_L V_{DD}^2 = C_L V_{DD}^2 \quad (2.19)$$

ถ้าวงจร Inverter นั้นถูกสวิตช์ด้วยความถี่ f ดังนั้นพลังงานที่สูญเสียลงบนตัวทรานซิสเตอร์ทั้งสองคือ


$$P = fE_T = fC_L V_{DD}^2 \quad (2.20)$$

ซึ่งสมการที่ 2.20 นั้นแสดงถึงพลังงานที่สูญเสียลงบน CMOS inverter ซึ่งเป็นอัตราส่วนโดยตรงระหว่างความถี่ของการสวิตช์และค่า V_{DD}^2 เอกสารเรียนเชิงอิเล็กทรอนิกส์ที่สงวนลิขสิทธิ์ การศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.6 วงจรกรองผ่านความถี่แบบแอกทีฟ (Active Filter)

2.6.1 วงจรกรองผ่านความถี่ต่ำแบบบัทเทอร์เวิร์ท -40 dB/decade

วงจรกรองผ่านความถี่ต่ำแบบบัทเทอร์เวิร์ท ดังรูปที่ 2.25(ก) จะมีอัตราการเปลี่ยนแปลงเป็น -40 dB/decade หลังจากค่าความถี่ตัด ดังผลตอบสนองของวงจรในรูปที่ 2.25(ข) ออกไป ในวงจรทำหน้าที่เป็นวงจรบัพเฟออร์ โดยมีตัวต้านทานป้อนกลับ R_f ต่อไว้เพื่อลดผลของออฟเซตไฟตรง ดังนั้นแรงดันเอาต์พุต V_{out} ของวงจรก็คือแรงดันคร่อมตัวเก็บประจุ C_1 นั่นเอง เมื่อกำหนดให้ $R_1 = R_2 = R$ แล้ว ขั้นตอนการออกแบบวงจรสามารถสรุปได้ดังนี้



รูปที่ 2.26 วงจรกรองผ่านความถี่ต่ำ และผลตอบสนองทางความถี่ที่มีอัตราการเปลี่ยนแปลงเท่ากับ -40.

dB/decade ก) วงจรกรองผ่านความถี่ต่ำ -40 dB/decade ข) ผลตอบสนองทางความถี่ของวงจร

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



สรุปขั้นตอนการออกแบบ วงจรกรองผ่านความถี่ต่ำดังรูปที่ 2.30 จะได้ 5 ขั้นตอน คือ

- 1) เลือกค่าความถี่ตัด ω_c หรือ f_c ของวงจร
- 2) ทำการเลือกค่า C_1 ที่ใช้ในวงจร โดยทั่วไปควรมีค่าระหว่าง 100 pF ถึง 0.1 μ F
- 3) เลือกค่า $C_2 = 2C_1$
- 4) คำนวณหาค่า R ได้

$$R = 0.707 / (\omega_c C_1) \tag{2.33}$$

- 5) เลือกค่า $R_f = 2R$

2.6.2 วงจรกรองความถี่ต่ำผ่านแบบบัทเทอร์เวิร์ท -60 dB/decade



ข)

รูปที่ 2.27 วงจรกรองผ่านความถี่ต่ำ และผลตอบสนองของทางความถี่ที่มีอัตราการเปลี่ยนแปลงเท่ากับ -60 dB/decade ก) วงจรกรองผ่านความถี่ต่ำ -60 dB/decade ข) ผลตอบสนองของทางความถี่ของวงจร

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รูปที่ 2.26 แสดงวงจรกรองผ่านความถี่แบบบัทเทอร์เวิร์ทที่มีอัตราการเปลี่ยนแปลงเป็น -60 dB/decade ซึ่งจะเห็นว่าสามารถกระทำได้โดยนำวงจรกรองผ่านความถี่ต่ำ -40 dB/decade ในรูปที่ 2.25 มาต่อคาสเคด (cascade) กับวงจรกรองผ่านความถี่ต่ำ -20 dB/decade อัตราขยายแรงดันลูปปิดทั้งหมดของวงจร A_{CL} (Overall closed – loop voltage gain)

$$A_{CL} = V_{out}/V_{in} = (V_{ol}/V_{in}) \times (V_{out}/V_{ol}) \quad (2.34)$$

และขั้นตอนในการออกแบบวงจรขยายกระทำดังต่อไปนี้

สรุปขั้นตอนการออกแบบวงจรกรองผ่านความถี่ต่ำแบบบัทเทอร์เวิร์ท -60

dB/decade

- 1) เลือกค่าความถี่ตัด ω_c หรือ f_c ของวงจร
- 2) ทำการเลือกค่า C_3 ที่ใช้ในวงจร โดยทั่วไปควรมีค่าระหว่าง 0.001 μ F ถึง 0.1 μ F
- 3) เลือกค่า

$$C_1 = C_3/2 \text{ และ } C_2 = 2C_3 \quad (2.35)$$

- 4) คำนวณหาค่า R จากสมการที่ 2.31

$$R = 1/(\omega_c C_3) \quad (2.36)$$

- 5) เลือกค่า $R_1 = R_2 = R_3 = R$ ซึ่งโดยทั่วไปควรมีค่าระหว่าง 10 $k\Omega$ ถึง 100 $k\Omega$
- 6) ทำการเลือกค่า $R_{n1} = 2R$ และ $R_{n2} = R$

ω	-20 dB/decade	-40 dB/decade	-60 dB/decade
$0.1\omega_c$	1.0	1.0	1.0
$0.25\omega_c$	0.97	0.998	0.999
$0.5\omega_c$	0.89	0.97	0.992
ω_c	0.707	0.707	0.707
$2\omega_c$	0.445	0.24	0.124
$4\omega_c$	0.25	0.053	0.022
$10\omega_c$	0.1	0.01	0.001

ตารางที่ 2.3 แสดงขนาดของ $|A_{CL}|$ ของวงจรกรองผ่านความถี่ต่ำ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ω	-20 dB/decade	-40 dB/decade	-60 dB/decade
$0.1\omega_c$	-6	-8	-12
$0.25\omega_c$	-14	-21	-29
$0.5\omega_c$	-27	-43	-60
ω_c	-45	-90	-135
$2\omega_c$	-63	-137	-210
$4\omega_c$	-76	-143	-226
$10\omega_c$	-84	-172	-256

ตารางที่ 2.4 แสดงมุมเฟสของวงจรรองผ่านความถี่ต่ำ

จากข้อมูลในตารางพบว่าขนาดของ $|A_{cl}|$ ของวงจรรองผ่านความถี่ต่ำแบบบัทเทอร์เวิร์ททั้งสามแบบมีขนาดแปรผันระหว่าง 1 ถึง 0 ในช่วงความถี่ต่ำจนถึงความถี่สูง แต่ ณ ที่ความถี่ตัด ω_c ขนาด $|A_{cl}|$ ของทั้งสามวงจรจะมีค่าเท่ากันคือเท่ากับ 0.707 หรือ -3 dB

ขณะที่มุมเฟสในช่วงความถี่ต่ำจนถึงความถี่สูงของวงจรทั้งสาม สามารถสรุปได้ดังนี้

-20 dB/decade มีมุมแปรผันระหว่าง $0^\circ \sim -90^\circ$ และที่ ω_c มีมุมเท่ากับ -45°

-40 dB/decade มีมุมแปรผันระหว่าง $0^\circ \sim -180^\circ$ และที่ ω_c มีมุมเท่ากับ -90°

และ -60 dB/decade มีมุมแปรผันระหว่าง $0^\circ \sim -270^\circ$ และที่ ω_c มีมุมเท่ากับ -135°

ดังนั้นจึงพบว่าการแปรผันมุมเฟสจากช่วงความถี่ต่ำไปจนถึงความถี่สูงของวงจรรองผ่านความถี่ต่ำ -40 dB/decade และ -60 dB/decade นั้น มีค่ามุมเปลี่ยนแปลงเป็นสองเท่าและสามเท่าของวงจรรองผ่านความถี่ต่ำ -20 dB/decade

บทที่ 3

การออกแบบ

3.1 ระบบการทำงานของเครื่อง

ในการออกแบบเครื่องเสียงนั้นมีความจำเป็นอย่างยิ่งที่ผู้ออกแบบต้องทำการออกแบบให้สามารถรองรับการทำงานที่หลากหลาย เช่น วงจรขยายเสียงที่สามารถปรับขนาดสัญญาณเสียงย่านความถี่ต่ำและสูง ได้หลายย่านตามความต้องการ

ในโครงงานอินทิเกรทแอมป์คลาสสิกนี้ ประกอบไปด้วยวงจรต่างๆหลายส่วน ได้แก่ Signal Stage, PWM Stage, Gate Drive Stage, Switching Stage และ Low Pass Filter Stage ซึ่งสามารถเขียนการทำงานโดยรวมของระบบเป็น Block Diagram ได้อย่างคร่าวๆ ดังนี้




รูปที่ 3.1 Block Diagram การทำงานโดยรวมของระบบ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.1.1 Signal Stage

ส่วนแรกในการทำงานของเครื่องขยายเสียงนี้ คือ การปรับแต่งสัญญาณเสียงอินพุท โดยเลือกใช้ไอซีเบอร์ LM1036



รูปที่ 3.2 แสดงวงจรการใช้งานของไอซี LM1036

ซึ่งไอซี LM1036 สามารถรับอินพุทได้สองอินพุท เนื่องจากเป็นไอซีที่สามารถทำงานเป็นแบบสเตอริโอได้ จาก Control รวมถึงการปรับสมดุลของเสียง (Balance Control) ที่จะออกรูปจะเห็นได้ว่าวงจรนี้สามารถปรับขยายเสียงที่ย่านความถี่ต่ำ (Bass Control) และปรับขยายเสียงที่ย่านความถี่สูง (Treble Control) ปรับระดับความดังของเสียง (Volume ทางลำโพงทั้งสองข้าง) ได้ด้วย

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ในการนำมาใช้งานหากต้องการขยายเสียงที่ย่านความถี่ต่ำหรือสูง ที่คัทออฟเท่าใด ให้กำหนดค่า C_b และ C_t ที่เหมาะสมตามต้องการ เป็นไปตามสมการที่ 3.1 และ 3.2

$$\text{Bass Response} = \frac{1 + \frac{0.00065(1 - a_b)}{j\omega C_b}}{1 + \frac{0.00065a_b}{j\omega C_b}} \quad (3.1)$$

$$\text{Treble Response} = \frac{1 + \frac{j\omega 5500(1 - a_t)c_t}{j\omega c_b}}{1 + j\omega 5500a_t C_t} \quad (3.2)$$


ซึ่งถ้าค่า $a_b = a_t = 0$ จะทำให้ได้ค่าของ Bass boost กับ Treble boost ที่มากที่สุด แล้วถ้าค่า $a_b = a_t = 1$ จะได้ค่า Bass cut กับ Treble cut ที่มากที่สุด สำหรับค่าตัวเก็บประจุ $C_b = 0.39 \mu\text{F}$ กับ $C_t = 0.01 \mu\text{F}$ ดังแสดงในรูปที่ 3.2 จะทำให้ได้กำลังขยายสูงสุดที่ 15 dB Boost หรือ Cut ของความถี่ 40 Hz และ 16 kHz

3.1.2 Pulse Width Modulation: PWM

เมื่อทำการปรับแต่งสัญญาณอินพุตแล้ว จากนั้นส่งต่อสัญญาณอินพุตที่ปรับแต่งแล้วไปที่ไอซีเบอร์ TPA3001D เพื่อสร้างสัญญาณ PWM ตามที่ต้องการ โดยความถี่ที่ใช้ในการสวิทช์สามารถคำนวณได้จากค่าของ R_{osc} (ขา 20) และ C_{osc} (ขา 21) โดยคำนวณได้จากสมการ


$$f_s = \frac{6.6}{R_{osc} C_{osc}} \quad (3.3)$$

โดยความถี่ของ PWM ที่ต้องการจะอยู่ในช่วง 225 kHz ถึง 275 kHz ขึ้นอยู่กับค่า R_{osc} และ C_{osc} ที่เลือกมาใช้งาน




รูปที่ 3.3 วงจร TPA3001D

สัญญาณ PWM ที่ได้จากไอซี TPA3001D เอาท์พุทจะสวิตซ์จากกราวด์ ถึง V_{CC} เมื่อไม่มีสัญญาณอินพุท สัญญาณที่ออกมาจากขา OUP และ OUTN จะเป็นเฟสเดียวกัน แล้วเมื่อมีสัญญาณอินพุทเข้ามา ถ้าหาก Duty cycle ของ OUP มากกว่า 50% และ OUTN น้อยกว่า 50% จะได้เอาท์พุทเป็นบวก หรือ Duty cycle ของ OUP น้อยกว่า 50% และ OUTN มากกว่า 50% จะได้เอาท์พุทเป็นลบ ดังรูปที่ 3.4



รูปที่ 3.4 แสดงรูปคลื่นของความต่างศักย์และกระแสเอาต์พุตของ TPA3001D ต่อกับ Inductive load

การมอดูเลทแบบ Unipolar PWM นี้จะช่วยเพิ่มความถี่ในการสวิตช์ได้เป็น 2 เท่าได้อย่างมีประสิทธิภาพ นั่นคือฮาร์โมนิกส์ความถี่สูงสุดแรกคือย่านไซด์แบนด์ที่มีจุดศูนย์กลางอยู่ที่ 2 เท่าของความถี่สวิตช์




รูปที่ 3.5 H-Bridge

จากรูปที่ 3.5 Unipolar PWM จะเกิดขึ้นโดยการสวิตช์ ดังนี้

- เมื่อสัญญาณอินพุต > คลื่นสามเหลี่ยม \rightarrow A₁ ทำงาน, A₂ หยุดทำงาน
- เมื่อสัญญาณอินพุต < คลื่นสามเหลี่ยม \rightarrow A₁ หยุดทำงาน, A₂ ทำงาน
- เมื่อสัญญาณอินพุตที่กลับเฟส < คลื่นสามเหลี่ยม \rightarrow B₁ ทำงาน, B₂ หยุดทำงาน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น เมื่อผู้เผยแพร่เห็นไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

- เมื่อสัญญาณอินพุตที่กลับเฟส > คลื่นสามเหลี่ยม $\rightarrow B_1$ หยุดทำงาน, B_2 ทำงาน




รูปที่ 3.6 รูปคลื่นของ Unipolar PWM

จากรูปที่ 3.6 คลื่น $V(A) - V(B)$ วัดได้ที่โหลดโดยไม่ต่อโดยตรงระหว่าง V_{bridge} และ $-V_{bridge}$ พบว่าแรงดันเปลี่ยนแปลงระหว่าง 0 และ V_{bridge} กับ 0 และ $-V_{bridge}$ จึงเรียก PWM แบบนี้ว่า Unipolar PWM

3.1.3 Gate Drive

ไอซีที่เลือกนำมาใช้ในการขับ MOSFET ใน H-Bridge คือ ไอซีเบอร์ IR2110 ซึ่งเป็นตัวไดรฟ์ที่สามารถไดรฟ์ MOSFET ทั้งด้าน High side และ Low side แยกออกจากกันได้ และสามารถไดรฟ์ MOSFET N-Channel ทางด้าน High side ให้ทำงานที่แรงดันไฟฟ้าสูงสุด 500 ถึง 600 V ได้

ตัวต้านทานที่ต่ออนุกรมกับขาเกตของ MOSFET มีไว้เพื่อหน่วงการอสซิลเลทเนื่องจากวงจร LC ที่เกิดขึ้นจากค่าความจุไฟฟ้าที่อินพุตของ MOSFET และค่าเหนี่ยวนำแฝงระหว่างเอาต์พุตของตัวขับและเกตของ MOSFET



รูปที่ 3.7 วงจร Drive MOSFET และ Low pass filter

3.1.4 H-Bridge

จากรูปที่ 3.5 ใช้ MOSFET เบอร์ IRF530 ในวงจร เพราะมีค่าความต้านทานต่ำ ($R_{ds} = 0.16 \Omega$) และมีประจุที่ขาเกตต่ำ ($Q_g \approx 26 \text{ nC}$)

การประมาณค่ากำลังงานสูญเสียของ MOSFET สามารถหาได้จากการสูญเสียการนำไฟฟ้าและการสูญเสียจากการ Switching

สมมติให้พลังงานเอาต์พุตที่ถูกขับมีค่าเป็น P ดังนั้น จะได้กระแสโหลด rms เท่ากับ $\sqrt{\frac{P}{8}}$ A ถ้าในช่วงเวลาที่กำหนดกระแสโหลดไหลผ่าน MOSFET ที่นำกระแสทั้งสองตัว จะได้พลังงานสูญเสียที่เกิดจากการนำกระแสของ MOSFET เท่ากับ

$$2 \times I_{rms}^2 R_{ds} = 2 \times \left(\sqrt{\frac{P}{8}} \right)^2 \times 0.16 = 0.04P \text{ W} \tag{3.4}$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ค่าตัวเก็บประจุที่เอาต์พุต (C_{OSS}) ของ MOSFET แต่ละตัวจะประจุและคายประจุทุกๆ รอบของการสวิตช์ C_{OSS} นี้มีค่าเท่ากับ $C_{ds} + C_{gd}$ ซึ่งมีค่าประมาณ 250 pF ในเบอร์ IRF530 พลังงานสะสมที่ค่าตัวเก็บประจุที่เอาต์พุตนี้มีค่าเท่ากับ $\frac{1}{2} C_{OSS} V_{bridge}^2$ เมื่อตัวเก็บประจุเอาต์พุตของแต่ละตัวถูกชาร์จผ่านตัวต้านทาน on (on-resistance) ของ MOSFET ตัวใกล้เคียง กระบวนการการคายประจุจะปล่อยพลังงานจำนวนหนึ่งออกมาเท่ากับที่สะสมไว้ หลังจากนั้น พลังงานสะสมในตัวเก็บประจุเอาต์พุตจะถูกปล่อยกลับระหว่างการคายประจุ เป็นผลให้พลังงานสูญเสียที่เก็บไว้ที่เกิดจากตัวเก็บประจุเอาต์พุตมีค่าประมาณ

$$4 \times 2 \times \frac{1}{2} C_{OSS} V_{bridge}^2 f_s \approx 4 \times 2 \times \frac{1}{2} \times 250 \text{ pF} \times 12^2 \times 270 \text{ k} \approx 0.0388 \text{ W} \quad (3.5)$$


ในแต่ละรอบการสวิตช์ แต่ละขาของ MOSFET จะมีการเปลี่ยนแปลงที่รวดเร็วและแทบไม่มีการสูญเสียพลังงาน ทำให้ทิศกระแสตัวเหนี่ยวนำยังคงที่ พลังงานสูญเสียที่เกี่ยวข้องกับการประจุและคายประจุของตัวเก็บประจุนินพุตจะไม่นำมาพิจารณาสำหรับการเปลี่ยนแปลงที่รวดเร็ว และเนื่องจากตัวเก็บประจุนินพุตถูกประจุผ่านตัวต้านทานที่ขาเกตทำให้พลังงานจำนวนที่เท่ากับพลังงานที่เก็บไว้จะถูกใช้ไปขณะที่ทำการประจุ หลังจากนั้นพลังงานที่สะสมถูกปล่อยกลับเมื่อคายประจุเหมือนกับกรณีของตัวเก็บประจุเอาต์พุต ดังนั้นพลังงานสูญเสียที่เกิดจากตัวเก็บประจุนินพุตมีค่าประมาณ

$$2 \times 2 \times \frac{1}{2} V_{gs-pk} Q_G f_s = 2 \times 2 \times \frac{1}{2} \times 12 \times 26 \text{ nC} \times 270 \text{ k} = 0.181 \text{ W} \quad (3.6)$$

ผลรวมของกำลังงานสูญเสียทั้งหมดใน MOSFET ที่กำลังงานเอาต์พุต P มีค่า

$$P_{diss(MOSFET)} = 0.04P + 0.0388 + 0.181 = 0.04P + 0.2198 \text{ W} \quad (3.7)$$

ถ้าความต้านทานและความเหนี่ยวนำแฝงของลายเส้น PCB, อุปกรณ์ตัวกรอง, สายเชื่อม และอื่นๆถูกตัดออก ประสิทธิภาพในภาคกำลังเอาต์พุตจะสามารถประมาณได้ ดังรูปที่ 3.8




รูปที่ 3.8 การประมาณค่าประสิทธิภาพที่ภาคกำลังเอาต์พุต

การต่อไดโอด Fast recovery ที่ต่อขนานกับ MOSFET มีไว้เพื่อป้องกัน Body diode ภายในจากการนำกระแส ดังนั้น การสูญเสียกำลังงานและปัญหาการออสซิลเลทที่เกี่ยวข้องกับ Shoot-through เนื่องจากการคืนตัวผันกลับของ Bode diode ซึ่งได้ถูกกำจัดไป

3.1.5 วงจรกรองที่เอาต์พุต (Output Filter)

วงจรกรองที่เอาต์พุตที่ใช้วงจรกรองความถี่ต่ำผ่าน LC อันดับที่สอง ออกแบบโดยใช้การประมาณค่าแบบ Butterworth

เริ่มต้นด้วยการพิจารณาแบบจำลองครึ่งวงจรของ โหลดแบบ bridge-tied ดังรูปที่ 3.9




รูปที่ 3.9 แบบจำลองครึ่งวงจรของโหลดแบบ Bridge-tied

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$H(s) = \frac{V_{out}}{V_{in}} = \frac{\frac{1}{L_f C_f}}{s^2 + \frac{1}{R_H C_f} s + \frac{1}{L_f C_f}} \quad (3.8)$$

เมื่อนำแบบจำลองวงจรทั้งสองมาต่อเข้าด้วยกันให้เป็นโหมดแบบ Bridge-tied จึงจะได้



รูปที่ 3.10 การรวมกันของแบบจำลองวงจร

จากรูปที่ 3.10 $C_H = 2C_L$, $R_H = R_L/2$ และ $L_H = L$ แทนที่ค่าทั้งหมดลงใน Transfer function ของแบบจำลองวงจร (สมการที่ 3.8) จะได้

$$F(s) = \frac{\frac{1}{2LC_L}}{s^2 + \frac{1}{R_L C_L} s + \frac{1}{2LC_L}} \quad (3.9)$$

การประมาณค่าแบบ Butterworth ของอันดับสองคือ

$$F(s) = \frac{\omega_0^2}{s^2 + \omega_0 \sqrt{2} s + \omega_0^2} \quad (3.10)$$

ซึ่ง ω_0 คือความถี่ตัดของวงจรกรอง

เปรียบเทียบกับสมการที่ 3.11 และ 3.12

$$f_0 = \frac{1}{2\pi\sqrt{2}R_L C_L} \quad (3.11)$$

และ

$$f_0 = \frac{1}{2\pi\sqrt{2}LC_L} \quad (3.12)$$

เนื่องจากลำโพงที่ใช้กันส่วนใหญ่จะมีอิมพีแดนซ์อยู่ที่ประมาณ 4 และ 8 โอห์ม การออกแบบฟิลเตอร์สำหรับรับโหลดอิมพีแดนซ์ที่น่าจะเหมาะสมที่สุดในกรณีนี้ก็ คือ การนำค่าเฉลี่ยของค่า

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สูงที่สุดกับค่าต่ำที่สุดของโพลดิอิมพีแดนซ์มาคำนวณ ซึ่งในกรณีนี้คือ 6 โอห์ม แล้วเรากำหนดคัทออฟที่ต้องการคือ 40 kHz จะได้

$$C = 0.7071 \times \left(\frac{1}{6 \times 2\pi \times 40k} \right) = 468.91 \mu F \quad (3.13)$$

$$L = \frac{1}{2 \times 468.91n \times (2\pi \times 40k)^2} = 16.88 \mu H \quad (3.14)$$

เพราะฉะนั้นเราจึงเลือกใช้ค่า $C=470nF$ และ $L=17\mu H$ ค่าของอุปกรณ์ที่เราเลือกใช้แตกต่างจากที่คำนวณไปเพียงเล็กน้อย ซึ่งส่งผลให้ค่าความถี่คัทออฟเปลี่ยนแปลงไปไม่มากนัก



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


บทที่ 4

ผลการทดลอง


4.1 ผลการทดลองภาค Switching Power

ในภาคนี้ประกอบไปด้วย 2 ส่วนคือ ตัวขับกำลัง และ H-Bridge โดยใช้ตัวขับกำลัง H-Bridge เบอร์ IR2110 นำมาขับโหลดที่ต่อแบบ H-Bridge ซึ่งใช้ MOSFET เบอร์ IRF530

เมื่อนำสัญญาณ PWM จากวงจรกำเนิดสัญญาณ PWM มาป้อนให้กับ IR2110 แล้ววัดสัญญาณเอาต์พุตที่ V_{01} และ V_{02} นำสัญญาณทั้งสองด้านมาเปรียบเทียบกัน โดยสัญญาณที่ได้นี้ยังไม่มี การป้อนสัญญาณอินพุต สัญญาณที่ได้มีลักษณะดังรูปที่ 4.1




รูปที่ 4.1 สัญญาณเอาต์พุตที่ V_{01} และ V_{02} โดย
 ยังไม่มีการป้อนสัญญาณอินพุต




รูปที่ 4.2 สัญญาณอินพุต Sine ขนาด 1 Vpp

ความถี่ 1 kHz กับสัญญาณเอาต์พุตทางด้าน A เพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.3 สัญญาณอินพุต Sine ขนาด 1 Vpp ความถี่ 1 kHz กับสัญญาณเอาต์พุตทางด้าน B


เมื่อป้อนสัญญาณอินพุต Sine ขนาด 1 Vpp ความถี่ 1 kHz แล้วนำสัญญาณทั้งทางด้าน A และ B มาเปรียบเทียบกัน สังเกตได้ว่าเมื่อมีสัญญาณอินพุตเข้ามา สัญญาณพัลส์จะมี Duty cycle ที่เปลี่ยนแปลงไป



รูปที่ 4.4 สัญญาณเอาต์พุตที่ V_{01} และ V_{02} โดยป้อนสัญญาณอินพุต Sine ขนาด 1 Vpp ความถี่ 1 kHz

เมื่อนำสัญญาณมาเปรียบเทียบค่า Dead-time ขณะยังไม่มีสัญญาณอินพุตโดยสังเกตจากช่วงความต่างของเวลาเมื่อ MOSFET สลับกันทำงานจะพบว่ามีช่วงเวลาสั้นๆที่ MOSFET ทั้งสองตัวไม่ทำงาน วัดค่า Dead-time ได้ประมาณ 80 ns แสดงดังรูปที่ 4.5

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



No input signal

Voutput A side = 12Vpp

CH1: Volt/Div = 5V

Time/Div = 200ns

Voutput B side = 12Vpp


Frequency = 270 kHz

CH2: Volt/Div = 5V

Time/Div = 200ns

รูปที่ 4.5 แสดง Dead-time ของวงจรขับเคลื่อน

เมื่อป้อนสัญญาณอินพุต Sine ขนาด 1 Vpp ความถี่ 10 kHz แล้วนำสัญญาณทั้งทางด้าน A และ B มาเปรียบเทียบกัน



Vinput = 1 Vpp freq = 10 kHz

CH1: Volt/Div = 1V

Time/Div = 10 us

Voutput A side = 12Vpp


Frequency = 270 kHz

CH2: Volt/Div = 5V

Time/Div = 10 us

รูปที่ 4.6 สัญญาณอินพุต Sine ขนาด 1 Vpp ความถี่ 10 kHz กับสัญญาณเอาต์พุตทางด้าน A

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



Vinput = 1 Vpp freq = 10 kHz

← CH1: Volt/Div = 1V

Time/Div = 10 us


Voutput B side = 12Vpp

Frequency = 270 kHz

← CH2: Volt/Div = 5V

Time/Div = 10 us

รูปที่ 4.7 สัญญาณอินพุต Sine ขนาด 1 Vpp
ความถี่ 10 kHz กับสัญญาณเอาต์พุตทางด้าน B



Frequency = 270 kHz

Voutput A side = 12Vpp

← CH1: Volt/Div = 5V

Time/Div = 5 us

Frequency = 270 kHz

Voutput B side = 12Vpp


← CH2: Volt/Div = 5V

Time/Div = 5 us

รูปที่ 4.8 สัญญาณเอาต์พุตที่ V'_{01} และ V'_{02} โดย
ป้อนสัญญาณอินพุต Sine ขนาด 1 Vpp ความถี่ 10 kHz


เมื่อวัดสัญญาณเอาต์พุตทั้งสองขณะที่ยังไม่ผ่านวงจรกรองความถี่ต่ำ จะได้ลักษณะของสัญญาณเป็นแบบ Unipolar PWM ดังรูปที่ 4.9

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



Frequency input = 1kHz
 Frequency (PWM) = 270 kHz
 Voutput = 24Vpp
 CH1: Volt/Div = 5V
 Time/Div = 100us

รูปที่ 4.9 สัญญาณเอาต์พุตก่อนผ่านวงจรกรองความถี่ต่ำ
 โดยสัญญาณอินพุตขนาด 1 Vpp ความถี่ 1kHz




Frequency input = 10kHz
 Frequency (PWM) = 270 kHz
 Voutput = 24Vpp
 CH1: Volt/Div = 5V
 Time/Div = 200us

รูปที่ 4.10 สัญญาณเอาต์พุตก่อนผ่านวงจรกรองความถี่ต่ำ
 โดยสัญญาณอินพุตขนาด 1 Vpp ความถี่ 10 kHz


จากที่กล่าวมาเป็นการป้อนสัญญาณอินพุตรูป Sine เท่านั้น ทีนี้เราทำการทดลองใส่
 สัญญาณอินพุตเป็นพัลส์สี่เหลี่ยม

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




Vinput = 400 mVpp,
 Frequency = 1 kHz
 CH1 (Input)
 Volt/Div = 5V
 Time/Div = 250us

รูปที่ 4.11 สัญญาณอินพุตพัลส์สี่เหลี่ยม ขนาด 400 mVpp
 ความถี่ 1 kHz



Voutput = 22 Vpp
 Frequency = 1 kHz
 CH2 (Output)
 Volt/Div = 5V
 Time/Div = 250us

รูปที่ 4.12 สัญญาณเอาต์พุตพัลส์สี่เหลี่ยม ขนาด 22 Vpp
 ความถี่ 1 kHz (หลังผ่านวงจรกรองความถี่)




Voutput A side = 12Vpp, Frequency = 1 kHz
 CH1 (A side)
 Volt/Div = 5V
 Time/Div = 250us

 Voutput B side = 12 Vpp, Frequency = 1 kHz
 CH2 (B side)
 Volt/Div = 5V
 Time/Div = 250us

รูปที่ 4.13 เปรียบเทียบสัญญาณเอาต์พุตที่ด้าน A และ B

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




Frequency input = 1kHz
 Frequency (PWM) = 270 kHz
 Voutput = 24Vpp
 CH1: Volt/Div = 5V
 Time/Div = 100us

รูปที่ 4.14 สัญญาณเอาต์พุตก่อนผ่านวงจรกรองความถี่ต่ำ

4.2 ภาควงจรกรองความถี่ต่ำผ่าน (Low Pass Filter)

หลังจากผ่านภาค Switching Power มาแล้วจะได้สัญญาณพัลส์ซึ่งยังไม่สามารถใช้งานได้ เนื่องจากเป็นองค์ประกอบความถี่สูง จึงต้องนำไปผ่านวงจรกรองความถี่ต่ำผ่านเสียก่อน เพื่อตัดองค์ประกอบของความถี่สูงออกไป ทำให้ได้สัญญาณคล้ายกับสัญญาณอินพุตแต่มีแอมพลิจูดที่ใหญ่ขึ้น โดยในขณะที่ยังไม่มีการป้อนสัญญาณอินพุต สัญญาณเอาต์พุตที่ได้จะมีลักษณะดังรูป


รูปที่ 4.15



No Input Signal
 CH1: Volt/Div = 500 mV
 Time/Div = 100us

รูปที่ 4.15 สัญญาณเอาต์พุตเมื่อยังไม่มีป้อนสัญญาณอินพุต

เมื่อให้สัญญาณอินพุต Sine ขนาด 1 Vpp ความถี่ 1 kHz สัญญาณเอาต์พุตที่ได้จะมีลักษณะดังรูปที่ 4.16
 เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 4.16 สัญญาณเอาต์พุตเปรียบเทียบกับสัญญาณอินพุต

Ch1: สัญญาณอินพุตขนาด 1 Vpp ความถี่ 1 kHz


Ch2: สัญญาณเอาต์พุตขนาด 12 Vpp ความถี่ 1 kHz

จากการทดลองเมื่อใส่สัญญาณอินพุตเป็นพัลส์สี่เหลี่ยมวงได้ทำการวัดสัญญาณเอาต์พุต
 หลังผ่านวงจรกรองความถี่ต่ำผ่านอันดับสอง ที่ความถี่ 5 kHz, 10kHz และ 15 kHz



รูปที่ 4.17 สัญญาณเอาต์พุตที่ความถี่ 5 kHz

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 4.18 สัญญาณเอาต์พุตที่ความถี่ 10 kHz

Voutput = 22 Vpp, Frequency = 10 kHz

CH1 (Output)

Volt/Div = 5V

Time/Div = 50us



รูปที่ 4.19 สัญญาณเอาต์พุตที่ความถี่ 15 kHz

Voutput = 20 Vpp, Frequency = 15 kHz

CH1 (Output)

Volt/Div = 5V

Time/Div = 25us

จะเห็นได้ว่าเมื่อความถี่อินพุตพัลส์สี่เหลี่ยมที่สูงมากขึ้นสัญญาณเอาต์พุตที่ได้จะมีความเพี้ยนมากจะเห็นได้จากสัญญาณเอาต์พุตพัลส์สี่เหลี่ยมดังรูปที่ 4.19

4.3 ประสิทธิภาพของวงจรขยายกำลัง

วงจรขยายกำลังแบบคลาสดีนั้นมีจุดเด่น คือ ประสิทธิภาพของวงจรที่สูง โดยประสิทธิภาพเป็นไปตามสมการที่ 4.1

$$\text{Efficiency}(\eta) = \frac{P_{out}}{P_{in}} \times 100\% \quad (4.1)$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ในการทดลองจะทำการป้อนสัญญาณอินพุตรูปซายน์ความถี่ 1k, 5k, 10k และ 20kHz แล้วทำการปรับระดับเสียงจนกระทั่งได้ค่า V_{out} ตามที่ต้องการ แล้ววัดกระแสไฟเลี้ยง โดยใช้ R_L ขนาด 8Ω และสามารถคำนวณค่ากำลังที่ขาเข้าและกำลังที่ขาออกได้จากสมการที่ 4.2 และ 4.3

$$P_{m(DC)} = V_{CC} I_{CC} \quad (4.2)$$

$$P_{out} = \frac{V_{out(pp)}^2}{8R_L} \quad (4.3)$$

ให้นำผลที่ได้มาวาดกราฟแสดงความสัมพันธ์ระหว่าง Efficiency และ P_{out} ดังรูปที่ 4.12

ผลการทดลอง

สัญญาณอินพุตความถี่ 1 kHz, $V_{CC} = 12V$

$V_{out(pp)}$ (V)	I_{CC} (A)	P_{in} (W)	P_{out} (W)	η (%)
5	0.21	2.52	0.390625	15.500992
10	0.28	3.36	1.5625	46.502976
15	0.41	4.92	3.515625	71.455793
20	0.63	7.56	6.25	82.671958
23.6	0.78	9.36	8.7025	92.975427

ตารางที่ 4.1 ผลการวัดประสิทธิภาพของวงจรที่มีสัญญาณอินพุตรูปซายน์ที่ความถี่ 1 kHz

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สัญญาณอินพุตความถี่ 5 kHz, $V_{cc} = 12V$

Vout(pp) (V)	Icc (A)	Pin (W)	Pout (W)	η (%)
5	0.21	2.52	0.390625	15.50099
10	0.31	3.72	1.5625	42.00269
15	0.42	5.04	3.515625	69.75446
20	0.66	7.92	6.25	78.91414
23.6	0.8	9.6	8.7025	90.65104

ตารางที่ 4.2 ผลการวัดประสิทธิภาพของวงจรที่มีสัญญาณอินพุตรูปไซน์ที่ความถี่ 5 kHz

สัญญาณอินพุตความถี่ 10 kHz, $V_{cc} = 12V$

Vout(pp) (V)	Icc (A)	Pin (W)	Pout (W)	η (%)
5	0.22	2.64	0.390625	14.7964
10	0.33	3.96	1.5625	39.45707
15	0.44	5.28	3.515625	66.58381
20	0.64	7.68	6.25	81.38021
22.2	0.84	10.08	7.700625	76.39509


ตารางที่ 4.3 ผลการวัดประสิทธิภาพของวงจรที่มีสัญญาณอินพุตรูปไซน์ที่ความถี่ 10 kHz

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สัญญาณอินพุตความถี่ 20 kHz, $V_{cc} = 12V$

Vout(pp) (V)	Icc (A)	Pin (W)	Pout (W)	η (%)
5	0.22	2.64	0.390625	14.7964
10	0.33	3.96	1.5625	39.45707
15	0.46	5.52	3.515625	63.68886
20	0.57	6.84	6.25	91.37427
22.22	-	-	-	-

ตารางที่ 4.4 ผลการวัดประสิทธิภาพของวงจรที่มีสัญญาณอินพุตรูปขายน้ที่ความถี่ 20 kHz



รูปที่ 4.20 กราฟแสดงความสัมพันธ์ระหว่าง Efficiency และ Output power


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4.4 ผลตอบสนองต่อความถี่

ในการทดลองจะทำการป้อนสัญญาณอินพุตรูป Sine และวัดขนาดสัญญาณที่เอาต์พุต ณ ความถี่อินพุตตั้งแต่ 20 Hz ถึง 50 kHz

f(Hz)	Vout(pp) (V)	f(Hz)	Vout(pp) (V)
20	19.4	20k	11.6
100	20.2	25k	10.2
500	20.2	30k	9
1k	20	35k	7.84
5k	18.6	40k	6.96
10k	15.4	50k	5.68
15k	13.4		

ตารางที่ 4.5 ผลการตอบสนองทางความถี่ โดย $V_{in} = 0.4 V_{pp}$



เอกสารนี้เป็นเอกสารที่...
รูปที่ 4.21 กราฟแสดงความสัมพันธ์ระหว่าง Vout และ ความถี่
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 5

สรุปและวิจารณ์ผลการทดลอง

5.1 สรุปผลและวิจารณ์ผลการทดลอง

จากการทดลองพบว่าวงจรขยายกำลังคลาสซีที่ออกแบบนั้นมีประสิทธิภาพของวงจรเท่ากับ 92.97% กำลังเอาต์พุต 8.70 วัตต์ โหลด 8 โอห์ม ซึ่งนับว่ามีประสิทธิภาพสูงมากหากเทียบกับวงจรขยายกำลังคลาสอื่นๆ เพราะมีการสูญเสียกำลังที่ตัวอุปกรณ์ Power MOSFET น้อย

ถึงแม้ว่าประสิทธิภาพที่ได้จะสูงแต่สัญญาณเอาต์พุตที่ได้ก็ยังคงมีความผิดเพี้ยนอยู่บ้าง โดยเฉพาะที่ความถี่สูงตั้งแต่ 15 kHz ขึ้นไปแต่สัญญาณเสียงเอาต์พุตที่มีความถี่ต่ำกว่า 15 kHz มีความผิดเพี้ยนน้อยมาก

เนื่องจากว่าวงจรขยายกำลังที่ออกแบบนั้นทั้งส่วนที่เป็นอนาล็อก และส่วนของสัญญาณดิจิทัลที่กินกระแสสูง จึงทำให้เกิดสัญญาณรบกวน โดยมีเสียงฮัมออกมาขณะที่ไม่มียุติสัญญาณอินพุต และขณะที่ใช้งานวงจรขยายที่ออกแบบส่งสัญญาณรบกวนต่ออุปกรณ์ไฟฟ้าชนิดอื่นๆ

5.2 แนวทางการพัฒนา

จากความถี่ของสัญญาณความถี่สูงที่เกิดขึ้นนั้นเราสามารถแก้ไขได้โดยเพิ่มความถี่ในการสวิตช์ให้สูงขึ้นจากเดิม (มากกว่า 270 kHz) เพื่อให้ความถี่สูงที่เอาต์พุตมีความผิดเพี้ยนลดลง จากนั้นทำการปรับความถี่คัทออฟให้กว้างขึ้นประมาณ 60 kHz

จากการรบกวนของเสียงฮัมที่เกิดขึ้นนั้นเกิดจากการมีสัญญาณรบกวนในวงจร ซึ่งเราจะทำการแก้ไขได้โดย ออกแบบวงจร H-Bridge มีความสมดุลกัน รวมไปถึงแผงวงจรให้มี Ground plan ที่กว้างขึ้น และทำการคลีปปลิงสัญญาณ ไฟเลี้ยงที่ไอซีแต่ละตัว และใช้สายชิลด์ในการนำสัญญาณอินพุต เพื่อป้องกันการรบกวน

การป้องกันการรบกวนต่ออุปกรณ์ไฟฟ้าชนิดอื่น สามารถทำได้โดยการหุ้มด้วยกล่องที่เป็นโลหะ หรือกล่องชิลด์ และ เพิ่มเฟอร์ไรต์บีท (Ferrite Bead) ที่สายไฟและสายสัญญาณต่างๆ ที่จะต่อเข้าและออกจากเครื่อง

จากการทำงานพบว่ากำลังที่ไอซี TPA3001D สามารถให้ได้สูงสุดถึง 20 W แต่ว่าเมื่อนำมาผ่านวงจรขยายกำลังที่ใช้ MOSFET กำลังที่ได้เหลือเพียง 8.70 W แต่ว่าตัว Gate driver IR2110 สามารถขับกำลังที่ MOSFET ที่ไฟเลี้ยงสูงถึง 500 – 600 V ได้ โดยใช้ไฟเลี้ยงตัวไอซี IR2110 เพียง 12 V เท่านั้น ถึงแม้ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เพราะฉะนั้นแล้วเราสามารถขยายกำลังเอาท์พุทได้ มากตามที่เราต้องการ โดยเพิ่มไฟเลี้ยงที่ภาคสวิทซ์ซึ่ง โดยภาคอื่นๆยังใช้ไฟเลี้ยง 12 โวลต์เหมือนเดิมได้

สามารถพัฒนาให้มีฟังก์ชันการทำงานที่เพิ่มมากขึ้นได้ อย่างเช่น นำไปพัฒนาเป็น ระบบสเตริโอได้ และสามารถนำไปใช้เป็นเครื่องเสียงติครถยนต์ได้ เป็นต้น



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บรรณานุกรม

ผศ. วรพงษ์ ตั้งศรีรัตน์, “ออปแอมป์ และ การประมวลผลสัญญาณอนาล็อก”, ว.เพ็ชรสกุล, 2545

A. S. Sedra and K. C. Smith, “Microelectronic circuit”, 5th ed. New York: Oxford University Press, 2004.

J. Honda and J. Cerezo, “Class D audio amplifier design”, 2003 www.irf.com/product-info/audio/classdtutorial.pdf.

Christ Flynn, “A Class D Audio Amplifier”, Bachelor Degree Thesis, Department of Engineering in Electrical Engineering, University of Newcastle, Australia, 2004


Keith J. McKenzie, “Eliminating Harmonics in a Cascaded H-Bridges Multilevel Inverter Using Resultant Theory, Symmetric Polynomials and Power Sums”, Master Degree Thesis, Department of Electrical Engineering, University of Tennessee, Knoxville.

R. E. Betz, “Switching Electronics”, class notes for ELE3230, School of Electrical Engineering and Computer Science, University of Newcastle, Australia, 2003, pp.311-312




ภาคผนวก

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้





ภาพชิ้นงานที่เสร็จสมบูรณ์



ภาพการทดสอบประสิทธิภาพของชิ้นงาน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



ภาพแสดงส่วนต่างๆของชิ้นงาน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

IR2110(-1-2)(S)PbF/IR2113(-1-2)(S)PbF

HIGH AND LOW SIDE DRIVER

Features

- Floating channel designed for bootstrap operation Fully operational to +500V or +600V Tolerant to negative transient voltage dV/dt immune
- Gate drive supply range from 10 to 20V
- Undervoltage lockout for both channels
- 3.3V logic compatible Separate logic supply range from 3.3V to 20V Logic and power ground $\pm 5V$ offset
- CMOS Schmitt-triggered inputs with pull-down
- Cycle by cycle edge-triggered shutdown logic
- Matched propagation delay for both channels
- Outputs in phase with inputs


Product Summary

V_{OFFSET} (IR2110)	500V max.
(IR2113)	600V max.
$I_{\text{O}+/-}$	2A / 2A
V_{OUT}	10 - 20V
$t_{\text{on/off}}$ (typ.)	120 & 94 ns
Delay Matching (IR2110)	10 ns max.
(IR2113)	20ns max.


Description

The IR2110/IR2113 are high voltage, high speed power MOSFET and IGBT drivers with independent high and low side referenced output channels. Proprietary HVIC and latch immune CMOS technologies enable ruggedized monolithic construction. Logic inputs are compatible with standard CMOS or LSTTL output, down to 3.3V logic. The output drivers feature a high pulse current buffer stage designed for minimum driver cross-conduction. Propagation delays are matched to simplify use in high frequency applications. The floating channel can be used to drive an N-channel power MOSFET or IGBT in the high side configuration which operates up to 500 or 600 volts.

Packages



Typical Connection



Absolute Maximum Ratings

Absolute maximum ratings indicate sustained limits beyond which damage to the device may occur. All voltage parameters are absolute voltages referenced to COM. The thermal resistance and power dissipation ratings are measured under board mounted and still air conditions. Additional information is shown in Figures 28 through 35.

Symbol	Definition	Min.	Max.	Units	
V _B	High side floating supply voltage (IR2110)	-0.3	525	V	
	(IR2113)	-0.3	625		
V _S	High side floating supply offset voltage	V _B - 25	V _B + 0.3		
V _{HO}	High side floating output voltage	V _S - 0.3	V _B + 0.3		
V _{CC}	Low side fixed supply voltage	-0.3	25		
V _{LO}	Low side output voltage	-0.3	V _{CC} + 0.3		
V _{DD}	Logic supply voltage	-0.3	V _{SS} + 25		
V _{SS}	Logic supply offset voltage	V _{CC} - 25	V _{CC} + 0.3		
V _{IN}	Logic input voltage (HIN, LIN & SD)	V _{SS} - 0.3	V _{DD} + 0.3		
dV _S /dt	Allowable offset supply voltage transient (figure 2)	—	50		V/ns
P _D	Package power dissipation @ T _A ≤ +25°C	(14 lead DIP)	—	1.6	W
		(16 lead SOIC)	—	1.25	
R _{THJA}	Thermal resistance, junction to ambient	(14 lead DIP)	—	75	°C/W
		(16 lead SOIC)	—	100	
T _J	Junction temperature	—	150	°C	
T _S	Storage temperature	-55	150		
T _L	Lead temperature (soldering, 10 seconds)	—	300		

Recommended Operating Conditions

The input/output logic timing diagram is shown in figure 1. For proper operation the device should be used within the recommended conditions. The V_S and V_{SS} offset ratings are tested with all supplies biased at 15V differential. Typical ratings at other bias conditions are shown in figures 36 and 37.

Symbol	Definition	Min.	Max.	Units
V _B	High side floating supply absolute voltage	V _S + 10	V _S + 20	V
V _S	High side floating supply offset voltage (IR2110)	Note 1	500	
	(IR2113)	Note 1	600	
V _{HO}	High side floating output voltage	V _S	V _B	
V _{CC}	Low side fixed supply voltage	10	20	
V _{LO}	Low side output voltage	0	V _{CC}	
V _{DD}	Logic supply voltage	V _{SS} + 3	V _{SS} + 20	
V _{SS}	Logic supply offset voltage	-5 (Note 2)	5	
V _{IN}	Logic input voltage (HIN, LIN & SD)	V _{SS}	V _{DD}	
T _A	Ambient temperature	-40	125	°C

Note 1: Logic operational for V_S of -4 to +500V. Logic state held for V_S of -4V to -V_{BS}. (Please refer to the Design Tip DT97-3 for more details).

Note 2: When V_{DD} < 5V, the minimum V_{SS} offset is limited to -V_{DD}.

Dynamic Electrical Characteristics

V_{BIAS} (V_{CC} , V_{BS} , V_{DD}) = 15V, C_L = 1000 pF, T_A = 25°C and V_{SS} = COM unless otherwise specified. The dynamic electrical characteristics are measured using the test circuit shown in Figure 3.


Symbol	Definition	Figure	Min.	Typ.	Max.	Units	Test Conditions
t_{on}	Turn-on propagation delay	7	—	120	150	ns	$V_S = 0V$
t_{off}	Turn-off propagation delay	8	—	94	125		$V_S = 500V/600V$
t_{sd}	Shutdown propagation delay	9	—	110	140		$V_S = 500V/600V$
t_r	Turn-on rise time	10	—	25	35		
t_f	Turn-off fall time	11	—	17	25		
MT	Delay matching, HS & LS turn-on/off	(IR2110) (IR2113)	—	—	—		10 20

Static Electrical Characteristics

V_{BIAS} (V_{CC} , V_{BS} , V_{DD}) = 15V, T_A = 25°C and V_{SS} = COM unless otherwise specified. The V_{IH} , V_{TH} and I_{IN} parameters are referenced to V_{SS} and are applicable to all three logic input leads: HIN, LIN and SD. The V_O and I_O parameters are referenced to COM and are applicable to the respective output leads: HO or LO.

Symbol	Definition	Figure	Min.	Typ.	Max.	Units	Test Conditions
V_{IH}	Logic "1" input voltage	12	9.5	—	—	V	
V_{IL}	Logic "0" input voltage	13	—	—	6.0		
V_{OH}	High level output voltage, $V_{BIAS} - V_O$	14	—	—	1.2		$I_O = 0A$
V_{OL}	Low level output voltage, V_O	15	—	—	0.1		$I_O = 0A$
I_{LK}	Offset supply leakage current	16	—	—	50	μA	$V_B = V_S = 500V/600V$
I_{QBS}	Quiescent V_{BS} supply current	17	—	125	230		$V_{IN} = 0V$ or V_{DD}
I_{QCC}	Quiescent V_{CC} supply current	18	—	180	340		$V_{IN} = 0V$ or V_{DD}
I_{QDD}	Quiescent V_{DD} supply current	19	—	15	30		$V_{IN} = 0V$ or V_{DD}
I_{IN+}	Logic "1" input bias current	20	—	20	40		$V_{IN} = V_{DD}$
I_{IN-}	Logic "0" input bias current	21	—	—	1.0		$V_{IN} = 0V$
V_{BSUV+}	V_{BS} supply undervoltage positive going threshold	22	7.5	8.6	9.7	V	
V_{BSUV-}	V_{BS} supply undervoltage negative going threshold	23	7.0	8.2	9.4		
V_{CCUV+}	V_{CC} supply undervoltage positive going threshold	24	7.4	8.5	9.6		
V_{CCUV-}	V_{CC} supply undervoltage negative going threshold	25	7.0	8.2	9.4		
I_{O+}	Output high short circuit pulsed current	26	2.0	2.5	—	A	$V_O = 0V$, $V_{IN} = V_{DD}$ $PW \leq 10 \mu s$
I_{O-}	Output low short circuit pulsed current	27	2.0	2.5	—		$V_O = 15V$, $V_{IN} = 0V$ $PW \leq 10 \mu s$

Functional Block Diagram




Lead Definitions

Symbol	Description
V _{DD}	Logic supply
HIN	Logic input for high side gate driver output (HO), in phase
SD	Logic input for shutdown
LIN	Logic input for low side gate driver output (LO), in phase
V _{SS}	Logic ground
V _B	High side floating supply
HO	High side gate drive output
V _S	High side floating supply return
V _{CC}	Low side supply
LO	Low side gate drive output
COM	Low side return

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Lead Assignments



IR2110(-1-2)(S)PbF/IR2113(-1-2)(S)PbF

International
IR Rectifier




Figure 1. Input/Output Timing Diagram




Figure 2. Floating Supply Voltage Transient Test Circuit




Figure 3. Switching Time Test Circuit




Figure 4. Switching Time Waveform Definition




Figure 5. Shutdown Waveform Definitions




Figure 6. Delay Matching Waveform Definitions

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




Figure 7A. Turn-On Time vs. Temperature




Figure 7B. Turn-On Time vs. Vcc/Vbs Supply Voltage




Figure 7C. Turn-On Time vs. VDD Supply Voltage




Figure 8A. Turn-Off Time vs. Temperature




Figure 8B. Turn-Off Time vs. Vcc/Vbs Supply Voltage




Figure 8C. Turn-Off Time vs. VDD Supply Voltage




Figure 9A. Shutdown Time vs. Temperature




Figure 9B. Shutdown Time vs. Vcc/Vbs Supply Voltage




Figure 9C. Shutdown Time vs. VDD Supply Voltage




Figure 10A. Turn-On Rise Time vs. Temperature




Figure 10B. Turn-On Rise Time vs. Voltage




Figure 11A. Turn-Off Fall Time vs. Temperature




Figure 11B. Turn-Off Fall Time vs. Voltage




Figure 12A. Logic "1" Input Threshold vs. Temperature




Figure 12B. Logic "1" Input Threshold vs. Voltage




Figure 13A. Logic "0" Input Threshold vs. Temperature




Figure 13B. Logic "0" Input Threshold vs. Voltage




Figure 14A. High Level Output vs. Temperature




Figure 14B. High Level Output vs. Voltage




Figure 15A. Low Level Output vs. Temperature




Figure 15B. Low Level Output vs. Voltage




Figure 16A. Offset Supply Current vs. Temperature




Figure 16B. Offset Supply Current vs. Voltage




Figure 17A. VBS Supply Current vs. Temperature




Figure 17B. V_{BS} Supply Current vs. Voltage




Figure 18A. V_{CC} Supply Current vs. Temperature




Figure 18B. V_{CC} Supply Current vs. Voltage




Figure 19A. V_{DD} Supply Current vs. Temperature




Figure 19B. V_{DD} Supply Current vs. V_{DD} Voltage




Figure 20A. Logic "1" Input Current vs. Temperature




Figure 20B. Logic "1" Input Current vs. V_{DD} Voltage




Figure 21A. Logic "0" Input Current vs. Temperature




Figure 21B. Logic "0" Input Current vs. V_{DD} Voltage




Figure 22. V_{BS} Undervoltage (+) vs. Temperature




Figure 23. V_{BS} Undervoltage (-) vs. Temperature




Figure 24. V_{CC} Undervoltage (+) vs. Temperature




Figure 25. Vcc Undervoltage (-) vs. Temperature




Figure 26A. Output Source Current vs. Temperature




Figure 26B. Output Source Current vs. Voltage




Figure 27A. Output Sink Current vs. Temperature




Figure 27B. Output Sink Current vs. Voltage




Figure 28. IR2110/IR2113 T_j vs. Frequency
(IRFBC20) $R_{GATE} = 33\Omega$, $V_{CC} = 15V$




Figure 29. IR2110/IT2113 T_J vs. Frequency (IRFBC30) $R_{GATE} = 22\Omega$, $V_{CC} = 15V$




Figure 30. IR2110/IR2113 T_J vs. Frequency (IRFBC40) $R_{GATE} = 15\Omega$, $V_{CC} = 15V$




Figure 31. IR2110/IR2113 T_J vs. Frequency (IRFPE50) $R_{GATE} = 10\Omega$, $V_{CC} = 15V$




Figure 32. IR2110S/IR2113S T_J vs. Frequency (IRFBC20) $R_{GATE} = 33\Omega$, $V_{CC} = 15V$




Figure 33. IR2110S/IR2113S T_J vs. Frequency (IRFBC30) $R_{GATE} = 22\Omega$, $V_{CC} = 15V$




Figure 34. IR2110S/IR2113S T_J vs. Frequency (IRFBC40) $R_{GATE} = 15\Omega$, $V_{CC} = 15V$




Figure 35. IR2110S/IR2113S T_j vs. Frequency (IRFPE50) $R_{GATE} = 10\Omega$, $V_{CC} = 15V$




Figure 36. Maximum V_s Negative Offset vs. V_{bs} Supply Voltage




Figure 37. Maximum V_{ss} Positive Offset vs. V_{cc} Supply Voltage

LM1036

Dual DC Operated Tone/Volume/Balance Circuit

General Description

The LM1036 is a DC controlled tone (bass/treble), volume and balance circuit for stereo applications in car radio, TV and audio systems. An additional control input allows loudness compensation to be simply effected.


Four control inputs provide control of the bass, treble, balance and volume functions through application of DC voltages from a remote control system or, alternatively, from four potentiometers which may be biased from a zener regulated supply provided on the circuit.

Each tone response is defined by a single capacitor chosen to give the desired characteristic.

Features

- Wide supply voltage range, 9V to 16V
- Large volume control range, 75 dB typical
- Tone control, ± 15 dB typical
- Channel separation, 75 dB typical
- Low distortion, 0.06% typical for an input level of 0.3 Vrms
- High signal to noise, 80 dB typical for an input level of 0.3 Vrms
- Few external components required

Block and Connection Diagram



Order Number LM1036N
See NS Package Number N20A

Absolute Maximum Ratings (Note 1)

If Military/Aerospace specified devices are required, please contact the National Semiconductor Sales Office/Distributors for availability and specifications.

Supply Voltage	16V
Control Pin Voltage (Pins 4, 7, 9, 12, 14)	V_{CC}

Operating Temperature Range	0°C to +70°C
Storage Temperature Range	-65°C to +150°C
Power Dissipation	1W
Lead Temp. (Soldering, 10 seconds)	260°C

Note 1: "Absolute Maximum Ratings" indicate limits beyond which damage to the device may occur. Operating Ratings indicate conditions for which the device is functional, but do not guarantee specific performance limits.

Electrical Characteristics

$V_{CC}=12V$, $T_A=25^\circ C$ (unless otherwise stated)

Parameter	Conditions	Min	Typ	Max	Units
Supply Voltage Range	Pin 11	9		16	V
Supply Current			35	45	mA
Zener Regulated Output Voltage	Pin 17		5.4		V
Zener Regulated Output Current				5	mA
Maximum Output Voltage	Pins 8, 13; $f=1$ kHz $V_{CC}=9V$, Maximum Gain $V_{CC}=12V$	0.8	0.8 1.0		Vrms Vrms
Maximum Input Voltage	Pins 2, 19; $f=1$ kHz, $V_{CC} 2V$ Gain=-10 dB	1.3	1.6		Vrms
Input Resistance	Pins 2, 19; $f=1$ kHz	20	30		k Ω
Output Resistance	Pins 8, 13; $f=1$ kHz		20		Ω
Maximum Gain	$V(\text{Pin } 12)=V(\text{Pin } 17)$; $f=1$ kHz	-2	0	2	dB
Volume Control Range	$f=1$ kHz	70	75		dB
Gain Tracking	$f=1$ kHz				
Channel 1-Channel 2	0 dB through -40 dB -40 dB through -60 dB		1 2	3	dB dB
Balance Control Range	Pins 8, 13; $f=1$ kHz		1 -26	-20	dB dB
Bass Control Range (Note 3)	$f=40$ Hz, $C_b=0.39$ μF $V(\text{Pin } 14)=V(\text{Pin } 17)$ $V(\text{Pin } 14)=0V$	12 -12	15 -15	18 -18	dB dB
Treble Control Range (Note 3)	$f=16$ kHz, $C_t=0.01$ μF $V(\text{Pin } 4)=V(\text{Pin } 17)$ $V(\text{Pin } 4)=0V$	12 -12	15 -15	18 -18	dB dB
Total Harmonic Distortion	$f=1$ kHz, $V_{IN}=0.3$ Vrms Gain=0 dB Gain=-30 dB		0.06 0.03	0.3	% %
Channel Separation	$f=1$ kHz, Maximum Gain	60	75		dB
Signal/Noise Ratio	Unweighted 100 Hz-20 kHz Maximum Gain, 0 dB=0.3 Vrms CCIR/ARM (Note 4) Gain=0 dB, $V_{IN}=0.3$ Vrms Gain=-20 dB, $V_{IN}=1.0$ Vrms	75	79 72		dB dB
Output Noise Voltage at Minimum Gain	CCIR/ARM (Note 4)		10	16	μV
Supply Ripple Rejection	200 mVrms, 1 kHz Ripple	35	50		dB
Control Input Currents	Pins 4, 7, 9, 12, 14 ($V=0V$)		-0.6	-2.5	μA
Frequency Response	-1 dB (Flat Response) 20 Hz-16 kHz)		250		kHz

Electrical Characteristics (Continued)


Note 2: The maximum permissible input level is dependent on tone and volume settings. See Application Notes.

Note 3: The tone control range is defined by capacitors C_b and C_t . See Application Notes.


Note 4: Gaussian noise, measured over a period of 50 ms per channel, with a CCIR filter referenced to 2 kHz and an average-responding meter.

Typical Performance Characteristics


Volume Control Characteristics




Balance Control Characteristic




Tone Control Characteristic




Tone Characteristic (Gain vs Frequency)



Tone Characteristic (Gain vs Frequency)




Loudness Compensated Volume Characteristic




Typical Performance Characteristics (Continued)

Input Signal Handling vs Supply Voltage




00514226

THD vs Gain




00514227

Channel Separation vs Frequency




00514228

Loudness Control Characteristic




00514229

Output Noise Voltage vs Gain



00514230

THD vs Input Voltage



00514231

Application Notes

TONE RESPONSE

The maximum boost and cut can be optimized for individual applications by selection of the appropriate values of C_t (treble) and C_b (bass).

The tone responses are defined by the relationships:

$$\text{Bass Response} = \frac{1 + \frac{0.00065(1 - a_b)}{j\omega C_b}}{1 + \frac{0.00065a_b}{j\omega C_b}}$$

$$\text{Treble Response} = \frac{1 + j\omega 5500(1 - a_t)C_t}{1 + j\omega 5500a_t C_t}$$


Where $a_b = a_t = 0$ for maximum bass and treble boost respectively and $a_b = a_t = 1$ for maximum cut.

For the values of C_b and C_t of $0.39 \mu\text{F}$ and $0.01 \mu\text{F}$ as shown in the Application Circuit, 15 dB of boost or cut is obtained at 40 Hz and 16 kHz.

ZENER VOLTAGE

A zener voltage (pin 17=5.4V) is provided which may be used to bias the control potentiometers. Setting a DC level of one half of the zener voltage on the control inputs, pins 4, 9, and 14, results in the balanced gain and flat response condition. Typical spread on the zener voltage is $\pm 100 \text{ mV}$ and this must be taken into account if control signals are used which are not referenced to the zener voltage. If this is the case, then they will need to be derived with similar accuracy.

Application Circuit



00514203

LOUDNESS COMPENSATION

A simple loudness compensation may be effected by applying a DC control voltage to pin 7. This operates on the tone control stages to produce an additional boost limited by the maximum boost defined by C_b and C_t . There is no loudness compensation when pin 7 is connected to pin 17. Pin 7 can be connected to pin 12 to give the loudness compensated volume characteristic as illustrated without the addition of further external components. (Tone settings are for flat response, C_b and C_t as given in Application Circuit.) Modification to the loudness characteristic is possible by changing the capacitors C_b and C_t for a different basic response or, by a resistor network between pins 7 and 12 for a different threshold and slope.

SIGNAL HANDLING

The volume control function of the LM1036 is carried out in two stages, controlled by the DC voltage on pin 12, to improve signal handling capability and provide a reduction of output noise level at reduced gain. The first stage is before the tone control processing and provides an initial 15 dB of gain reduction, so ensuring that the tone sections are not overdriven by large input levels when operating with a low volume setting. Any combination of tone and volume settings may be used provided the output level does not exceed 1 Vrms, $V_{CC}=12\text{V}$ (0.8 Vrms, $V_{CC}=9\text{V}$). At reduced gain (<-6 dB) the input stage will overload if the input level exceeds 1.6 Vrms, $V_{CC}=12\text{V}$ (1.1 Vrms, $V_{CC}=9\text{V}$). As there is volume control on the input stages, the inputs may be operated with a lower overload margin than would otherwise be acceptable, allowing a possible improvement in signal to noise ratio.

Applications Information

OBTAINING MODIFIED RESPONSE CURVES

The LM1036 is a dual DC controlled bass, treble, balance and volume integrated circuit ideal for stereo audio systems. In the various applications where the LM1036 can be used, there may be requirements for responses different to those of the standard application circuit given in the data sheet. This application section details some of the simple variations possible on the standard responses, to assist the choice of optimum characteristics for particular applications.

tone CONTROLS

Summarizing the relationship given in the data sheet, basically for an increase in the treble control range C_t must be increased, and for increased bass range C_b must be reduced.

Figure 1 shows the typical tone response obtained in the standard application circuit. ($C_t=0.01 \mu\text{F}$, $C_b=0.39 \mu\text{F}$). Response curves are given for various amounts of boost and cut.




FIGURE 1. Tone Characteristic (Gain vs Frequency)

Figure 2 and Figure 3 show the effect of changing the response defining capacitors C_t and C_b to $2C_t$, $C_t/2$ and $4C_t$, $C_b/4$ respectively, giving increased tone control ranges. The values of the bypass capacitors may become significant and affect the lower frequencies in the bass response curves.




FIGURE 2. Tone Characteristic (Gain vs Frequency)




FIGURE 3. Tone Characteristic (Gain vs Frequency)

Figure 4 shows the effect of changing C_t and C_b in the opposite direction to $C_t/2$, $2C_b$ respectively giving reduced control ranges. The various results corresponding to the different C_t and C_b values may be mixed if it is required to give a particular emphasis to, for example, the bass control. The particular case with $C_t/2$, C_t is illustrated in Figure 5.

Restriction of Tone Control Action at High or Low Frequencies

It may be desired in some applications to level off the tone responses above or below certain frequencies for example to reduce high frequency noise.

This may be achieved for the treble response by including a resistor in series with C_t . The treble boost and cut will be 3 dB less than the standard circuit when $R=X_C$.

A similar effect may be obtained for the bass response by reducing the value of the AC bypass capacitors on pins 5 (channel 1) and 16 (channel 2). The internal resistance at these pins is 1.3 kΩ and the bass boost/cut will be approximately 3 dB less with X_C at this value. An example of such modified response curves is shown in Figure 6. The input coupling capacitors may also modify the low frequency response.

It will be seen from Figure 2 and Figure 3 that modifying C_t and C_b for greater control range also has the effect of flattening the tone control extremes and this may be utilized, with or without additional modification as outlined above, for the most suitable tone control range and response shape.

Other Advantages of DC Controls


The DC controls make the addition of other features easy to arrange. For example, the negative-going peaks of the output amplifiers may be detected below a certain level, and used to bias back the bass control from a high boost condition, to prevent overloading the speaker with low frequency components.

LOUDNESS CONTROL

The loudness control is achieved through control of the tone sections by the voltage applied to pin 7; therefore, the tone and loudness functions are not independent. There is normally 1 dB more bass than treble boost (40 Hz–16 kHz) with loudness control in the standard circuit. If a greater difference is desired, it is necessary to introduce an offset by means of C_t or C_b or by changing the nominal control voltage ranges.


Figure 7 shows the typical loudness curves obtained in the standard application circuit at various volume levels ($C_b=0.39 \mu\text{F}$).

Applications Information (Continued)




00514207

FIGURE 4. Tone Characteristic (Gain vs Frequency)




00514208

FIGURE 5. Tone Characteristic (Gain vs Frequency)



00514209

FIGURE 6. Tone Characteristic (Gain vs Frequency)




00514210

FIGURE 7. Loudness Compensated Volume Characteristic

Figure 8 and Figure 9 illustrate the loudness characteristics obtained with C_b changed to $C_b/2$ and $C_b/4$ respectively, C_1 being kept at the nominal $0.01 \mu F$. These values naturally modify the bass tone response as in Figure 2 and Figure 3. With pins 7 (loudness) and 12 (volume) directly connected, loudness control starts at typically -8 dB volume, with most of the control action complete by -30 dB.

Figure 10 and Figure 11 show the effect of resistively offsetting the voltage applied to pin 7 towards the control reference voltage (pin 17). Because the control inputs are high impedance, this is easily done and high value resistors may be used for minimal additional loading. It is possible to reduce the rate of onset of control to extend the active range to -50 dB volume control and below.

The control on pin 7 may also be divided down towards ground bringing the control action on earlier. This is illustrated in Figure 12. With a suitable level shifting network between pins 12 and 7, the onset of loudness control and its rate of change may be readily modified.



00514211

FIGURE 8. Loudness Compensated Volume Characteristic

Applications Information (Continued)




FIGURE 9. Loudness Compensated Volume Characteristic




FIGURE 10. Loudness Compensated Volume Characteristic




FIGURE 11. Loudness Compensated Volume Characteristic




FIGURE 12. Loudness Compensated Volume Characteristic

When adjusted for maximum boost in the usual application circuit, the LM1036 cannot give additional boost from the loudness control with reducing gain. If it is required, some additional boost can be obtained by restricting the tone control range and modifying C_b , C_t , to compensate. A circuit illustrating this for the case of bass boost is shown in Figure 13. The resulting responses are given in Figure 14 showing the continuing loudness control action possible with bass boost previously applied.

USE OF THE LM1036 ABOVE AUDIO FREQUENCIES

The LM1036 has a basic response typically 1 dB down at 250 kHz (tone controls flat) and therefore by scaling C_b and C_t , it is possible to arrange for operation over a wide frequency range for possible use in wide band equalization applications. As an example Figure 15 shows the responses obtained centered on 10 kHz with $C_b=0.039 \mu\text{F}$ and $C_t=0.001 \mu\text{F}$.

Applications Information (Continued)




FIGURE 13. Modified Application Circuit for Additional Bass Boost with Loudness Control




FIGURE 14. Loudness Compensated Volume Characteristic





FIGURE 15. Tone Characteristic (Gain vs Frequency)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ทางการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Simplified Schematic Diagram (One Channel)




*Connections reversed

00514219

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้拿去ใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Physical Dimensions inches (millimeters) unless otherwise noted



Molded Dual-In-Line Package (N)
Order Number LM1036N
NS Package Number N20A

N20A (REV G)

National does not assume any responsibility for use of any circuitry described, no circuit patent licenses are implied and National reserves the right at any time without notice to change said circuitry and specifications.

For the most current product information visit us at www.national.com.

LIFE SUPPORT POLICY

NATIONAL'S PRODUCTS ARE NOT AUTHORIZED FOR USE AS CRITICAL COMPONENTS IN LIFE SUPPORT DEVICES OR SYSTEMS WITHOUT THE EXPRESS WRITTEN APPROVAL OF THE PRESIDENT AND GENERAL COUNSEL OF NATIONAL SEMICONDUCTOR CORPORATION. As used herein:

1. Life support devices or systems are devices or systems which, (a) are intended for surgical implant into the body, or (b) support or sustain life, and whose failure to perform when properly used in accordance with instructions for use provided in the labeling, can be reasonably expected to result in a significant injury to the user.
2. A critical component is any component of a life support device or system whose failure to perform can be reasonably expected to cause the failure of the life support device or system, or to affect its safety or effectiveness.

BANNED SUBSTANCE COMPLIANCE

National Semiconductor certifies that the products and packing materials meet the provisions of the Customer Products Stewardship Specification (CSP-9-111C2) and the Banned Substances and Materials of Interest Specification (CSP-9-111S2) and contain no "Banned Substances" as defined in CSP-9-111S2.



National Semiconductor
Americas Customer
Support Center
Email: new.feedback@nsc.com
Tel: 1-800-272-9959


National Semiconductor
Europe Customer Support Center
Fax: +49 (0) 180-530 85 86
Email: europe.support@nsc.com
Deutsch Tel: +49 (0) 69 9508 6208
English Tel: +44 (0) 870 24 0 2171
Français Tel: +33 (0) 1 41 91 8790

National Semiconductor
Asia Pacific Customer
Support Center
Email: ap.support@nsc.com

National Semiconductor
Japan Customer Support Center
Fax: 81-3-5639-7507
Email: jpn.feedback@nsc.com
Tel: 81-3-5639-7560

www.national.com

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



20-W MONO CLASS-D AUDIO POWER AMPLIFIER

FEATURES

- 20 W Into 8-Ω Load From 18-V Supply (10% THD+N)
- Short Circuit Protection (Short to V_{CC}, Short to GND, Short Between Outputs)
- Third-Generation Modulation Technique:
 - Replaces Large LC Filter With Small, Low-Cost Ferrite Bead Filter in Most Applications
 - Improved Efficiency
 - Improved SNR
- Low Supply Current . . . 8 mA Typ at 12 V
- Shutdown Control . . . <1 μA Typ
- Space-Saving, Thermally-Enhanced PowerPAD™ Packaging

APPLICATIONS

- LCD Monitors/TVs
- Hands-Free Car Kits
- Powered Speakers



DESCRIPTION

The TPA3001D1 is a 20-W mono bridge-tied load (BTL) class-D audio power amplifier with high efficiency, eliminating the need for heat sinks. The TPA3001D1 can drive 4-Ω or 8-Ω speakers with only a ferrite bead filter required to reduce EMI.

The gain of the amplifier is controlled by two input terminals, GAIN1 and GAIN0. This allows the amplifier to be configured for a gain of 12, 18, 23.6, and 36 dB. The differential input stage provides high common mode rejection and improved power supply rejection.

The amplifier also includes depop circuitry to reduce the amount of pop at power-up and when cycling SHUTDOWN.

The TPA3001D1 is available in the 24-pin thermally enhanced TSSOP package (PWP) which eliminates the need for an external heat sink.



Please be aware that an important notice concerning availability, standard warranty, and use in critical applications of Texas Instruments semiconductor products and disclaimers thereto appears at the end of this data sheet.

PowerPAD is a trademark of Texas Instruments.

PRODUCTION DATA information is current as of publication date. Products conform to specifications per the terms of Texas Instruments standard warranty. Production processing does not necessarily include testing of all parameters.

Copyright © 2002–2003, Texas Instruments Incorporated

TPA3001D1


SLOS398A - DECEMBER 2002 - REVISED APRIL 2003

AVAILABLE OPTIONS

T _A	PACKAGED DEVICES
	TSSOP (PWP) [†]
-40°C to 85°C	TPA3001D1PWP

[†] The PWP package is available taped and reeled. To order a taped and reeled part, add the suffix R to the part number (e.g., TPA3001D1PWPR).


PWP PACKAGE (TOP VIEW)



Terminal Functions

TERMINAL NAME	NO.	I/O	DESCRIPTION
AGND	18, 19		Analog ground terminal
BSN	8	I	Bootstrap terminal for high-side gate drive of negative BTL output (connect a 0.22- μ F capacitor with a 51- Ω resistor in series from OUTN to BSN)
BSP	17	I	Bootstrap terminal for high-side gate drive of positive BTL output (connect a 0.22- μ F capacitor with a 51- Ω resistor in series from OUTP to BSP)
BYPASS	22	I	Connect 1- μ F capacitor to ground for BYPASS voltage filtering
COSC	21	I	Connect a 220-pF capacitor to ground to set oscillation frequency
GAIN0	3	I	Bit 0 of gain control (see Table 1 for gain settings)
GAIN1	4	I	Bit 1 of gain control (see Table 1 for gain settings)
INN	1	I	Negative differential input
INP	2	I	Positive differential input
OUTN	10, 11	O	Negative BTL output, connect Schottky diode from PGND to OUTN for short-circuit protection
OUTP	14, 15	O	Positive BTL output, connect Schottky diode from PGND to OUTP for short-circuit protection
PGND	6, 12, 13		Power ground
PVCC	9, 16	I	High-voltage power supply (for output stages)
ROSC	20	I	Connect 120 k Ω resistor to ground to set oscillation frequency
SHUTDOWN	5	I	Shutdown terminal (negative logic), TTL compatible, 21-V compliant
VCC	24	I	Analog high-voltage power supply
VCLAMP	7	O	Connect 1- μ F capacitor to ground to provide reference voltage for H-bridge gates
VREF	23	O	5-V internal regulator for control circuitry (connect a 0.1- μ F to 1- μ F capacitor to ground)

functional block diagram



absolute maximum ratings over operating free-air temperature range (unless otherwise noted)†

Supply voltage: V_{CC} , PV_{CC}	-0.3 V to 21 V
Load impedance, R_L	$\geq 3.6 \Omega$
Input voltage: SHUTDOWN	-0.3 V to $V_{CC} + 0.3$ V
GAIN0, GAIN1	-0.3 V to 5.5 V
INN, INP	-0.3 V to 7 V
Continuous total power dissipation	(see Dissipation Rating Table)
Operating free-air temperature range, T_A	-40°C to 85°C
Operating junction temperature range, T_J	-40°C to 150°C
Storage temperature range, T_{stg}	-65°C to 150°C
Lead temperature 1,6 mm (1/16 inch) from case for 10 seconds	260°C

† Stresses beyond those listed under "absolute maximum ratings" may cause permanent damage to the device. These are stress ratings only, and functional operation of the device at these or any other conditions beyond those indicated under "recommended operating conditions" is not implied. Exposure to absolute-maximum-rated conditions for extended periods may affect device reliability.

DISSIPATION RATING TABLE

PACKAGE	$T_A \leq 25^\circ\text{C}$	DERATING FACTOR	$T_A = 70^\circ\text{C}$	$T_A = 85^\circ\text{C}$
PWP	4.16 W	33.33 mW/°C‡	2.67 W	2.16 W

‡ The PowerPAD must be soldered to a thermal land on the printed circuit board. Please refer to the *PowerPAD Thermally Enhanced Package* application note (SLMA002).

TPA3001D1

SLOS398A - DECEMBER 2002 - REVISED APRIL 2003

recommended operating conditions

		MIN	MAX	UNIT
Supply voltage, V_{CC} , PV_{CC}	$R_L \geq 3.6 \Omega^\dagger$	8	18	V
Load impedance, R_L		3.6		Ω
High-level input voltage, V_{IH}	GAIN0, GAIN1, SHUTDOWN	2		V
Low-level input voltage, V_{IL}	GAIN0, GAIN1, SHUTDOWN		0.8	V
Operating free-air temperature, T_A		-40	85	$^\circ\text{C}$

\dagger The TPA3001D1 must not be used with any speaker or load (including speaker with output filter) that could vary below 3.6Ω over the audio frequency band.

electrical characteristics at $T_A = 25^\circ\text{C}$, $PV_{CC} = V_{CC} = 12\text{ V}$ (unless otherwise noted)

PARAMETER		TEST CONDITIONS		MIN	TYP	MAX	UNIT
VOS	Output offset voltage (measured differentially)	$V_I = 0\text{ V}$, $A_V = 12\text{ dB}$, 18, 23.6 dB				50	mV
		$V_I = 0\text{ V}$, $A_V = 36\text{ dB}$				100	
PSRR	Power supply rejection ratio	$PV_{CC} = 11.5\text{ V to }12.5\text{ V}$			-73		dB
I _{IH}	High-level input current	$PV_{CC} = 12\text{ V}$, $V_I = PV_{CC}$				1	μA
I _{IL}	Low-level input current	$PV_{CC} = 12\text{ V}$, $V_I = 0\text{ V}$				1	μA
I _{CC}	Supply current	SHUTDOWN = 2.0 V, No load			8	15	mA
		SHUTDOWN = V_{CC} , $V_{CC} = 18\text{ V}$, $P_O = 20\text{ W}$, $R_L = 8 \Omega$			1.3		
I _{CC(SD)}	Supply current, shutdown mode	SHUTDOWN = 0.8 V			1	2	μA
f _s	Switching frequency	$R_{OSC} = 120\text{ k}\Omega$, $C_{OSC} = 220\text{ pF}$			250		kHz
r _{ds(on)}	Output transistor on resistance (total)	$I_O = 1\text{ A}$, $T_J = 25^\circ\text{C}$		0.2	0.3	0.7	Ω
G	Gain	GAIN1 = 0.8 V, GAIN0 = 0.8 V		10.9	12	12.8	dB
		GAIN1 = 0.8 V, GAIN0 = 2 V		17.1	18	18.5	dB
		GAIN1 = 2 V, GAIN0 = 0.8 V		23	23.6	24.3	dB
		GAIN1 = 2 V, GAIN0 = 2 V		33.9	36	36.5	dB

operating characteristics, $PV_{CC} = V_{CC} = 12\text{ V}$, $T_A = 25^\circ\text{C}$ (unless otherwise noted)

PARAMETER		TEST CONDITIONS		MIN	TYP	MAX	UNIT
P _O	Continuous output power at 10% THD+N	$f = 1\text{ kHz}$, $R_L = 4 \Omega$			12.8		W
		$f = 1\text{ kHz}$, $R_L = 8 \Omega$			9		
	Continuous output power at 1% THD+N	$f = 1\text{ kHz}$, $R_L = 4 \Omega$			10.3		
		$f = 1\text{ kHz}$, $R_L = 8 \Omega$			7.2		
THD + N	Total harmonic distortion plus noise	$P_O = 10\text{ W}$, $R_L = 4 \Omega$, $f = 20\text{ Hz to }20\text{ kHz}$			0.2%		
BOM	Maximum output power bandwidth	THD = 1%			20		kHz
k _{SVR}	Supply ripple rejection ratio	$f = 1\text{ kHz}$, $C_{(BYPASS)} = 1 \mu\text{F}$			-70		dB
SNR	Signal-to-noise ratio	$P_O = 10\text{ W}$, $R_L = 4 \Omega$			95		dB
V _n	Noise output voltage	$C_{(BYPASS)} = 1 \mu\text{F}$, $f = 20\text{ Hz to }22\text{ kHz}$, No weighting filter used, Gain = 12 dB			86		$\mu\text{V(rms)}$
					-81		dBV
		$C_{(BYPASS)} = 1 \mu\text{F}$, $f = 20\text{ Hz to }22\text{ kHz}$, A-weighted filter, Gain = 12 dB			66		$\mu\text{V(rms)}$
Z _i	Input impedance	See Table 1, page 21			>23		k Ω

operating characteristics, $P_{VCC} = V_{CC} = 18\text{ V}$, $T_A = 25^\circ\text{C}$ (unless otherwise noted)

PARAMETER		TEST CONDITIONS	MIN	TYP	MAX	UNIT
P _O	Output power at 10% THD+N	f = 1 kHz, R _L = 4 Ω		12.8		W
		f = 1 kHz, R _L = 8 Ω		20		
	Output power at 1% THD+N	f = 1 kHz, R _L = 4 Ω		10.3		
		f = 1 kHz, R _L = 8 Ω		16		
THD + N	Total harmonic distortion plus noise	P _O = 15 W, R _L = 8 Ω f = 20 Hz to 20 kHz		1%		
		P _O = 2 W, R _L = 8 Ω f = 20 Hz to 20 kHz		0.3%		
B _{OM}	Maximum output power bandwidth	THD = 1%		20		kHz
k _{SVR}	Supply ripple rejection ratio	f = 1 kHz, C _{BYPASS} = 1 μF		-70		dB
SNR	Signal-to-noise ratio	P _O = 15 W, R _L = 8 Ω		102		dB
V _n	Noise output voltage	C _(BYPASS) = 1 μF, f = 20 Hz to 20 kHz, No weighting filter used, Gain = 12 dB		86		μV(rms)
				-81		dBV
		C _(BYPASS) = 1 μF, f = 20 Hz to 22 kHz, A-weighted filter, Gain = 12 dB		66		μV(rms)
				-84		dBV
Z _i	Input impedance	See Table 1, page 21		>23		kΩ

TYPICAL CHARACTERISTICS

Table of Graphs

		FIGURE	
Efficiency	vs Output power	1	
P _O	Output power	vs Load Impedance	2, 3, 4
I _{CC}	Supply current	vs Supply voltage	5
I _{CC(SD)}	Shutdown current		6
THD+N	Total harmonic distortion + noise	vs Output power	7, 8, 9, 10, 11, 12, 13, 14, 15, 16, 17, 18
		vs Frequency	19, 20, 21, 22, 23, 24, 25
k _{SVR}	Supply voltage rejection ratio		26
	Gain and phase	vs Frequency	27
CMRR	Common-mode rejection ratio		28
V _{IO}	Input offset voltage	vs Common-mode input voltage	29

TYPICAL CHARACTERISTICS




Figure 1




Figure 2




Figure 3




Figure 4

TYPICAL CHARACTERISTICS

SUPPLY CURRENT
vs
SUPPLY VOLTAGE




Figure 5

SHUTDOWN CURRENT
vs
SUPPLY VOLTAGE




Figure 6

TOTAL HARMONIC DISTORTION PLUS NOISE
vs
OUTPUT POWER




Figure 7

TOTAL HARMONIC DISTORTION PLUS NOISE
vs
OUTPUT POWER




Figure 8

TYPICAL CHARACTERISTICS




Figure 9




Figure 10




Figure 11




Figure 12

TYPICAL CHARACTERISTICS




Figure 13




Figure 14




Figure 15




Figure 16

TYPICAL CHARACTERISTICS

TOTAL HARMONIC DISTORTION PLUS NOISE vs OUTPUT POWER




Figure 17

TOTAL HARMONIC DISTORTION PLUS NOISE vs OUTPUT POWER




Figure 18

TOTAL HARMONIC DISTORTION PLUS NOISE vs FREQUENCY




Figure 19

TOTAL HARMONIC DISTORTION PLUS NOISE vs FREQUENCY




Figure 20

TYPICAL CHARACTERISTICS

TOTAL HARMONIC DISTORTION PLUS NOISE
vs
FREQUENCY




Figure 21

TOTAL HARMONIC DISTORTION PLUS NOISE
vs
FREQUENCY




Figure 22

TOTAL HARMONIC DISTORTION PLUS NOISE
vs
FREQUENCY




Figure 23

TOTAL HARMONIC DISTORTION PLUS NOISE
vs
FREQUENCY




Figure 24

TYPICAL CHARACTERISTICS

TOTAL HARMONIC DISTORTION PLUS NOISE vs FREQUENCY




Figure 25

SUPPLY VOLTAGE REJECTION RATIO vs FREQUENCY




Figure 26

GAIN and PHASE vs FREQUENCY




Figure 27

COMMON-MODE REJECTION RATIO vs FREQUENCY




Figure 28

TYPICAL CHARACTERISTICS




Figure 29

APPLICATION INFORMATION

application circuit




Figure 30. Typical Application Circuit

APPLICATION INFORMATION

class-D operation

This section focuses on the class-D operation of the TPA3001D1.

traditional class-D modulation scheme

The traditional class-D modulation scheme, which is used in the TPA032D0x family, has a differential output where each output is 180 degrees out of phase and changes from ground to the supply voltage, V_{CC} . Therefore, the differential prefiltered output varies between positive and negative V_{CC} , where filtered 50% duty cycle yields 0 V across the load. The traditional class-D modulation scheme with voltage and current waveforms is shown in Figure 31. Note that even at an average of 0 V across the load (50% duty cycle), the current to the load is high, causing high loss, thus causing a high supply current.




Figure 31. Traditional Class-D Modulation Scheme's Output Voltage and Current Waveforms Into an Inductive Load With No Input

TPA3001D1 modulation scheme

The TPA3001D1 uses a modulation scheme that still has each output switching from ground to V_{CC} . However, OUTP and OUTN are now in phase with each other with no input. The duty cycle of OUTP is greater than 50% and OUTN is less than 50% for positive output voltages. The duty cycle of OUTP is less than 50% and OUTN is greater than 50% for negative output voltages. The voltage across the load is 0 V throughout most of the switching period, greatly reducing the switching current, which reduces any I^2R losses in the load. (See Figure 32 on the following page.)

APPLICATION INFORMATION

TPA3001D1 modulation scheme (continued)




Figure 32. The TPA3001D1 Output Voltage and Current Waveforms Into an Inductive Load

APPLICATION INFORMATION

maximum allowable output power (safe operating area)

The TPA3001D1 can drive load impedances as low as 3.6 Ω from power supply voltages ranging from 8 V to 18 V. To prevent device failure, however, the output power of the TPA3001D1 must be limited. Figure 33 shows the maximum allowable output power versus load impedance for three power supply voltages at an ambient temperature of 25°C. (For ambient temperatures of 45°C and 60°C, see Figures 3 and 4 on page 6.)




Figure 33. Output Power

driving a low-impedance load from a high power supply voltage

When driving low-impedance loads (e.g., a 4-Ω speaker), the output power can be limited by reducing the maximum audio input signal level or by reducing the gain of the TPA3001D1. The maximum input voltage may be calculated with equation 1.

$$V_{in(pp),max} = \frac{\sqrt{8P_{O(avg),max} \times R_L}}{A_v} \tag{1}$$

where

$P_{O(avg),max}$ = maximum continuous output power (W)

R_L = load impedance (Ω)

A_v = voltage gain (V/V) = $10^{\left(\frac{G(dB)}{20}\right)}$

For example, consider an application in which the TPA3001D1 drives a 4-Ω speaker from an 18-V power supply. The gain is selected to be 18 dB. The maximum allowable output power for a 4-Ω load impedance is 12.8 W. From equation 1, the input voltage must not exceed 2.54 V_{pp} .

In this same example, however, if the maximum output voltage of audio signal source is 5 V_{pp} , then the gain of the TPA3001D1 should be reduced to 12 dB to eliminate the need for limiting the input signal.

APPLICATION INFORMATION

The input voltage may be limited using a variety of methods, depending on what is known about the audio signal source. If the maximum output voltage of the source is known, a resistive voltage divider in conjunction with proper TPA3001D1 gain selection may be used to prevent distortion. If the maximum audio source voltage is unknown, diodes may be used to clamp the input voltage, at the cost of distortion when the input signal level exceeds the required clamping voltage.

driving the output into clipping

The output of the TPA3001D1 may be driven into clipping to attain a higher output power than is possible with no distortion. Clipping is typically quantified by a THD measurement of 10%. The amount of additional power into the load may be calculated with equation 2.

$$P_{O(10\% \text{ THD})} = P_{O(1\% \text{ THD})} \times 1.25 \tag{2}$$

For example, consider an application in which the TPA3001D1 drives an 8-Ω speaker from an 18-V power supply. The maximum output power with no distortion (less than 1% THD) is 16 W, which corresponds to a maximum peak output voltage of 16 V. For the same output voltage level driven into clipping (10% THD), the output power is increased to 20 W.

output filter considerations

A ferrite bead filter (shown in Figure 34) should be used in order to pass FCC and/or CE radiated emissions specifications and if a frequency sensitive circuit operating higher than 1 MHz is nearby. The ferrite filter reduces EMI around 1 MHz and higher (FCC and CE only test radiated emissions greater than 30 MHz). When selecting a ferrite bead, choose one with high impedance at high frequencies, but very low impedance at low frequencies.

Use an additional LC output filter if there are low frequency (<1 MHz) EMI sensitive circuits and/or there are long wires (greater than 11 inches) from the amplifier to the speaker, as shown in Figure 35 and Figure 36.




Figure 34. Typical Ferrite Chip Bead Filter (Chip bead example: Fair-Rite 2512067007Y3)




Figure 35. Typical LC Output Filter for 4-Ω Speaker, Cutoff Frequency of 41 kHz

APPLICATION INFORMATION




Figure 36. Typical LC Output Filter for 8-Ω Speaker, Cutoff Frequency of 41 kHz

short-circuit protection

The TPA3001D1 has short circuit protection circuitry on the outputs that prevents damage to the device during output-to-output shorts, output-to-GND shorts, and output-to- V_{CC} shorts. When a short-circuit is detected on the outputs, the part immediately disables the output drive and enters into shutdown mode. This is a latched fault and must be reset by cycling the voltage on the SHUTDOWN pin to a logic low and back to the logic high state for normal operation. This will clear the short-circuit flag and allow for normal operation if the short was removed. If the short was not removed, the protection circuitry will again activate.

Two Schottky diodes are required to provide short-circuit protection. The diodes should be placed as close to the TPA3001D1 as possible, with the anodes connected to PGND and the cathodes connected to OUTP and OUTN as shown in the application circuit schematic. The diodes should have a forward voltage rating of 0.5V at a minimum of 1A output current and a DC blocking voltage rating of at least 30 V. The diodes must also be rated to operate at a junction temperature of 150°C.

If short-circuit protection is not required, the Schottky diodes may be omitted.

thermal protection

Thermal protection on the TPA3001D1 prevents damage to the device when the internal die temperature exceeds 150°C. There is a $\pm 15^\circ\text{C}$ tolerance on this trip point from device to device. Once the die temperature exceeds the thermal set point, the device enters into the shutdown state and the outputs are disabled. This is not a latched fault. The thermal fault is cleared once the temperature of the die is reduced by 15°C. The device begins normal operation at this point with no external system interaction.

APPLICATION INFORMATION

thermal considerations: output power and maximum ambient temperature

To calculate the maximum ambient temperature, the following equation may be used:

$$T_{Amax} = T_{Jmax} - \Theta_{JA} P_{Dissipated} \tag{3}$$

where: $T_{Jmax} = 150^{\circ}C$

$$\Theta_{JA} = 1 / \text{derating factor} = 1 / 0.03333 = 30^{\circ}C/W$$

(The derating factor for the 24-pin PWP package is given in the dissipation rating table on page 3.)

To estimate the power dissipation, the following equation may be used:

$$P_{Dissipated} = P_{O(average)} \times ((1 / \text{Efficiency}) - 1) \tag{4}$$

Efficiency = ~85% for an 8-Ω load

= ~75% for a 4-Ω load

Example. What is the maximum ambient temperature for an application that requires the TPA3001D1 to drive 10 W into an 8-Ω speaker?

$$P_{Dissipated} = 10 \text{ W} \times ((1 / 0.85) - 1) = 1.76 \text{ W}$$

$$T_{Amax} = 150^{\circ}C - (30^{\circ}C/W \times 1.76 \text{ W}) = 97.2^{\circ}C$$

This calculation shows that the TPA3001D1 can drive 10 W into an 8-Ω speaker up to the absolute maximum ambient temperature rating of 85°C, which must never be exceeded. Also, refer to Figures 2, 3, and 4 to determine the minimum load impedance for the desired output power.

gain setting via GAIN0 and GAIN1 inputs

The gain of the TPA3001D1 is set by two input terminals, GAIN0 and GAIN1.

The gains listed in Table 1 are realized by changing the taps on the input resistors inside the amplifier. This causes the input impedance (Z_i) to be dependent on the gain setting. The actual gain settings are controlled by ratios of resistors, so the gain variation from part-to-part is small. However, the input impedance may shift by 30% due to shifts in the actual resistance of the input resistors.

For design purposes, the input network (discussed in the next section) should be designed assuming an input impedance of 23 kΩ, which is the absolute minimum input impedance of the TPA3001D1. At the lower gain settings, the input impedance could increase as high as 313 kΩ.

Table 1. Gain Settings

GAIN1	GAIN0	AMPLIFIER GAIN (dB)	INPUT IMPEDANCE (kΩ)
		TYP	TYP
0	0	12	241
0	1	18	168
1	0	23.6	104
1	1	36	33

CD4069UBC Inverter Circuits

General Description

The CD4069UB consists of six inverter circuits and is manufactured using complementary MOS (CMOS) to achieve wide power supply operating range, low power consumption, high noise immunity, and symmetric controlled rise and fall times.

This device is intended for all general purpose inverter applications where the special characteristics of the MM74C901, MM74C907, and CD4049A Hex Inverter/Buffers are not required. In those applications requiring larger noise immunity the MM74C14 or MM74C914 Hex Schmitt Trigger is suggested.

All inputs are protected from damage due to static discharge by diode clamps to V_{DD} and V_{SS} .

Features


- Wide supply voltage range: 3.0V to 15V
- High noise immunity: $0.45 V_{DD}$ typ.
- Low power TTL compatibility: Fan out of 2 driving 74L or 1 driving 74LS
- Equivalent to MM74C04

Ordering Code:


Order Number	Package Number	Package Description
CD4069UBCM	M14A	14-Lead Small Outline Integrated Circuit (SOIC), JEDEC MS-120, 0.150" Narrow Body
CD4069UBCSJ	M14D	14-Lead Small Outline Package (SOP), EIAJ TYPE II, 5.3mm Wide
CD4069UBCN	N14A	14-Lead Plastic Dual-In-Line Package (PDIP), JEDEC MS-001, 0.300" Wide

Device also available in Tape and Reel. Specify by appending suffix "X" to the ordering code.

Connection Diagram



Schematic Diagram



Absolute Maximum Ratings (Note 1)			Recommended Operating Conditions (Note 2)							
(Note 2)										
DC Supply Voltage (V_{DD})		-0.5V to +18 V_{DC}	DC Supply Voltage (V_{DD})		3V to 15 V_{DC}					
Input Voltage (V_{IN})		-0.5V to $V_{DD} + 0.5 V_{DC}$	Input Voltage (V_{IN})		0V to $V_{DD} V_{DC}$					
Storage Temperature Range (T_S)		-65°C to +150°C	Operating Temperature Range (T_A)		-40°C to +85°C					
Power Dissipation (P_D)			Note 1: "Absolute Maximum Ratings" are those values beyond which the safety of the device cannot be guaranteed. They are not meant to imply that the devices should be operated at these limits. The table of "Recommended Operating Conditions" and Electrical Characteristics table provide conditions for actual device operation.							
Dual-In-Line		700 mW	Note 2: $V_{SS} = 0V$ unless otherwise specified.							
Small Outline		500 mW								
Lead Temperature (T_L)		260°C								
(Soldering, 10 seconds)										
DC Electrical Characteristics (Note 3)										
Symbol	Parameter	Conditions	-40°C		+25°C			+85°C		Units
			Min	Max	Min	Typ	Max	Min	Max	
I_{DD}	Quiescent Device Current	$V_{DD} = 5V,$ $V_{IN} = V_{DD} \text{ or } V_{SS}$		1.0			1.0		7.5	μA
		$V_{DD} = 10V,$ $V_{IN} = V_{DD} \text{ or } V_{SS}$		2.0			2.0		15	μA
		$V_{DD} = 15V,$ $V_{IN} = V_{DD} \text{ or } V_{SS}$		4.0			4.0		30	μA
V_{OL}	LOW Level Output Voltage	$ I_O < 1 \mu A$ $V_{DD} = 5V$		0.05	0	0.05		0.05		V
		$V_{DD} = 10V$		0.05	0	0.05		0.05		V
		$V_{DD} = 15V$		0.05	0	0.05		0.05		V
V_{OH}	HIGH Level Output Voltage	$ I_O < 1 \mu A$ $V_{DD} = 5V$	4.95		4.95			4.95		V
		$V_{DD} = 10V$	9.95		9.95			9.95		V
		$V_{DD} = 15V$	14.95		14.95			14.95		V
V_{IL}	LOW Level Input Voltage	$ I_O < 1 \mu A$ $V_{DD} = 5V, V_O = 4.5V$		1.0			1.0		1.0	V
		$V_{DD} = 10V, V_O = 9V$		2.0			2.0		2.0	V
		$V_{DD} = 15V, V_O = 13.5V$		3.0			3.0		3.0	V
V_{IH}	HIGH Level Input Voltage	$ I_O < 1 \mu A$ $V_{DD} = 5V, V_O = 0.5V$	4.0		4.0			4.0		V
		$V_{DD} = 10V, V_O = 1V$	8.0		8.0			8.0		V
		$V_{DD} = 15V, V_O = 1.5V$	12.0		12.0			12.0		V
I_{OL}	LOW Level Output Current (Note 4)	$V_{DD} = 5V, V_O = 0.4V$	0.52		0.44	0.88		0.36		mA
		$V_{DD} = 10V, V_O = 0.5V$	1.3		1.1	2.25		0.9		mA
		$V_{DD} = 15V, V_O = 1.5V$	3.6		3.0	8.8		2.4		mA
I_{OH}	HIGH Level Output Current (Note 4)	$V_{DD} = 5V, V_O = 4.6V$	-0.52		-0.44	-0.88		-0.36		mA
		$V_{DD} = 10V, V_O = 9.5V$	-1.3		-1.1	-2.25		-0.9		mA
		$V_{DD} = 15V, V_O = 13.5V$	-3.6		-3.0	-8.8		-2.4		mA
I_{IN}	Input Current	$V_{DD} = 15V, V_{IN} = 0V$		-0.30		-10^{-5}		-0.30		μA
		$V_{DD} = 15V, V_{IN} = 15V$		0.30		10^{-5}		0.30		μA
Note 3: $V_{SS} = 0V$ unless otherwise specified. Note 4: I_{OH} and I_{OL} are tested one output at a time.										

AC Electrical Characteristics (Note 5)						
T _A = 25°C, C _L = 50 pF, R _L = 200 kΩ, t _r and t _f ≤ 20 ns, unless otherwise specified						
Symbol	Parameter	Conditions	Min	Typ	Max	Units
t _{PHL} or t _{PLH}	Propagation Delay Time from Input to Output	V _{DD} = 5V V _{DD} = 10V V _{DD} = 15V		50 30 25	90 60 50	ns ns ns
t _{THL} or t _{TLH}	Transition Time	V _{DD} = 5V V _{DD} = 10V V _{DD} = 15V		80 50 40	150 100 80	ns ns ns
C _{IN}	Average Input Capacitance	Any Gate		6	15	pF
C _{PD}	Power Dissipation Capacitance	Any Gate (Note 6)		12		pF






Note 5: AC Parameters are guaranteed by DC correlated testing.

Note 6: C_{PD} determines the no load AC power consumption of any CMOS device. For complete explanation, see Family Characteristics application note—AN-90.


AC Test Circuits and Switching Time Waveforms

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Typical Performance Characteristics




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Physical Dimensions inches (millimeters) unless otherwise noted (Continued)



14-Lead Plastic Dual-In-Line Package (PDIP), JEDEC MS-001, 0.300" Wide
Package Number N14A

LIFE SUPPORT POLICY

FAIRCHILD'S PRODUCTS ARE NOT AUTHORIZED FOR USE AS CRITICAL COMPONENTS IN LIFE SUPPORT DEVICES OR SYSTEMS WITHOUT THE EXPRESS WRITTEN APPROVAL OF THE PRESIDENT OF FAIRCHILD SEMICONDUCTOR CORPORATION. As used herein:

1. Life support devices or systems are devices or systems which, (a) are intended for surgical implant into the body, or (b) support or sustain life, and (c) whose failure to perform when properly used in accordance with instructions for use provided in the labeling, can be reasonably expected to result in a significant injury to the user.
2. A critical component in any component of a life support device or system whose failure to perform can be reasonably expected to cause the failure of the life support device or system, or to affect its safety or effectiveness.


www.fairchildsemi.com

Fairchild does not assume any responsibility for use of any circuitry described, no circuit patent licenses are implied and Fairchild reserves the right at any time without notice to change said circuitry and specifications.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

HEXFET® Power MOSFET

- Dynamic dv/dt Rating
- Repetitive Avalanche Rated
- 175°C Operating Temperature
- Fast Switching
- Ease of Paralleling
- Simple Drive Requirements




$V_{DSS} = 100V$
 $R_{DS(on)} = 0.16\Omega$
 $I_D = 14A$

Description

Third Generation HEXFETs from International Rectifier provide the designer with the best combination of fast switching, ruggedized device design, low on-resistance and cost-effectiveness.

The TO-220 package is universally preferred for all commercial-industrial applications at power dissipation levels to approximately 50 watts. The low thermal resistance and low package cost of the TO-220 contribute to its wide acceptance throughout the industry.



DATA SHEETS

Absolute Maximum Ratings

	Parameter	Max.	Units
I_D @ $T_C = 25^\circ C$	Continuous Drain Current, $V_{GS} \text{ @ } 10 \text{ V}$	14	A
I_D @ $T_C = 100^\circ C$	Continuous Drain Current, $V_{GS} \text{ @ } 10 \text{ V}$	10	
I_{DM}	Pulsed Drain Current ①	56	
P_D @ $T_C = 25^\circ C$	Power Dissipation	88	W
	Linear Derating Factor	0.59	W/°C
V_{GS}	Gate-to-Source Voltage	±20	V
E_{AS}	Single Pulse Avalanche Energy ②	69	mJ
I_{AR}	Avalanche Current ①	14	A
E_{AR}	Repetitive Avalanche Energy ①	8.8	mJ
dv/dt	Peak Diode Recovery dv/dt ③	5.5	V/ns
T_J	Operating Junction and Storage Temperature Range	-55 to +175	°C
T_{STG}	Soldering Temperature, for 10 seconds	300 (1.6mm from case)	
	Mounting Torque, 6-32 or M3 screw	10 lbf·in (1.1 N·m)	

Thermal Resistance

	Parameter	Min.	Typ.	Max.	Units
$R_{\theta JC}$	Junction-to-Case	—	—	1.7	°C/W
$R_{\theta CS}$	Case-to-Sink, Flat, Greased Surface	—	0.50	—	
$R_{\theta JA}$	Junction-to-Ambient	—	—	62	

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดลอกเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

IRF530



Electrical Characteristics @ T_J = 25°C (unless otherwise specified)

Parameter	Parameter	Min.	Typ.	Max.	Units	Test Conditions
V _{(BR)DSS}	Drain-to-Source Breakdown Voltage	100	—	—	V	V _{GS} =0V, I _D =250μA
ΔV _{(BR)DSS/ΔT_J}	Breakdown Voltage Temp. Coefficient	—	0.12	—	V/°C	Reference to 25°C, I _D =1mA
R _{DS(on)}	Static Drain-to-Source On-Resistance	—	—	0.16	Ω	V _{GS} =10V, I _D =8.4A ④
V _{GS(th)}	Gate Threshold Voltage	2.0	—	4.0	V	V _{DS} =V _{GS} , I _D =250μA
g _{fs}	Forward Transconductance	5.1	—	—	S	V _{DS} =50V, I _D =8.4A ④
I _{DSS}	Drain-to-Source Leakage Current	—	—	25	μA	V _{DS} =100V, V _{GS} =0V
		—	—	250	μA	V _{DS} =80V, V _{GS} =0V, T _J =150°C
I _{GSS}	Gate-to-Source Forward Leakage	—	—	100	nA	V _{GS} =20V
	Gate-to-Source Reverse Leakage	—	—	-100	nA	V _{GS} =-20V
Q _g	Total Gate Charge	—	—	26	nC	I _D =14A
Q _{gs}	Gate-to-Source Charge	—	—	5.5	nC	V _{DS} =80V
Q _{gd}	Gate-to-Drain ("Miller") Charge	—	—	11	nC	V _{GS} =10V See Fig. 6 and 13 ④
t _{d(on)}	Turn-On Delay Time	—	10	—	ns	V _{DD} =50V
t _r	Rise Time	—	34	—	ns	I _D =14A
t _{d(off)}	Turn-Off Delay Time	—	23	—	ns	R _G =12Ω
t _f	Fall Time	—	24	—	ns	R _D =3.6Ω See Figure 10 ④
L _D	Internal Drain Inductance	—	4.5	—	nH	Between lead, 6 mm (0.25in.) from package and center of die contact
L _S	Internal Source Inductance	—	7.5	—	nH	
C _{iss}	Input Capacitance	—	670	—	pF	V _{GS} =0V
C _{oss}	Output Capacitance	—	250	—	pF	V _{DS} =25V
C _{rss}	Reverse Transfer Capacitance	—	60	—	pF	f=1.0MHz See Figure 5

Source-Drain Ratings and Characteristics

Parameter	Parameter	Min.	Typ.	Max.	Units	Test Conditions
I _S	Continuous Source Current (Body Diode)	—	—	14	A	MOSFET symbol showing the integral reverse p-n junction diode.
I _{SM}	Pulsed Source Current (Body Diode) ①	—	—	56	A	
V _{SD}	Diode Forward Voltage	—	—	2.5	V	T _J =25°C, I _S =14A, V _{GS} =0V ④
t _{rr}	Reverse Recovery Time	—	150	260	ns	T _J =25°C, I _F =14A
Q _{rr}	Reverse Recovery Charge	—	0.85	1.7	μC	di/dt=100A/μs ④
t _{on}	Forward Turn-On Time	Intrinsic turn-on time is negligible (turn-on is dominated by L _S +L _D)				

Notes:

- ① Repetitive rating; pulse width limited by max. junction temperature (See Figure 11)
- ② V_{DD}=25V, starting T_J=25°C, L=528μH R_G=25Ω, I_{AS}=14A (See Figure 12)
- ③ I_{SD}≤14A, di/dt≤140A/μs, V_{DD}≤V_{(BR)DSS}, T_J≤175°C
- ④ Pulse width ≤ 300 μs; duty cycle ≤2%.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




Fig 1. Typical Output Characteristics, TC=25°C




Fig 2. Typical Output Characteristics, TC=175°C




Fig 3. Typical Transfer Characteristics




Fig 4. Normalized On-Resistance Vs. Temperature

DATA SHEETS

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




Fig 5. Typical Capacitance Vs. Drain-to-Source Voltage




Fig 6. Typical Gate Charge Vs. Gate-to-Source Voltage




Fig 7. Typical Source-Drain Diode Forward Voltage




Fig 8. Maximum Safe Operating Area

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




Fig 9. Maximum Drain Current Vs. Case Temperature




Fig 10a. Switching Time Test Circuit




Fig 10b. Switching Time Waveforms

DATA SHEETS




Fig 11. Maximum Effective Transient Thermal Impedance, Junction-to-Case

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




Fig 12a. Unclamped Inductive Test Circuit




Fig 12b. Unclamped Inductive Waveforms




Fig 12c. Maximum Avalanche Energy Vs. Drain Current




Fig 13a. Basic Gate Charge Waveform




Fig 13b. Gate Charge Test Circuit

Appendix A: Figure 14, Peak Diode Recovery dv/dt Test Circuit – See page 1505

Appendix B: Package Outline Mechanical Drawing – See page 1509

Appendix C: Part Marking Information – See page 1516

Appendix E: Optional Leadforms – See page 1525

International
IRF Rectifier

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้