

ระบบสื่อสารผ่านสายไฟฟ้าบ้าน

AC POWER LINE COMMUNICATION SYSTEMS



โดย

นาย กิตติศักดิ์ มณีประพันธ์

นายไตรรงค์ ศรีมิ่งวงศ์

ส.พ.
ก ๖75 จ
๒55๐

เลขที่.....
83008
.....
วัน, เดือน, ปี.....

๑๑๑๕๘๐๕๑

**ปริญญานิพนธ์นี้เป็นส่วนหนึ่งของการศึกษาหลักสูตรปริญญาวิศวกรรมศาสตรบัณฑิต
สาขาวิชาอิเล็กทรอนิกส์
สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง
ปีการศึกษา ๒๕๕๐**

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ระบบสื่อสารผ่านสายไฟฟ้าบ้าน
AC POWER LINE COMMUNICATION SYSTEMS



ปริญญาานิพนธ์นี้สำหรับปริญญาวิศวกรรมศาสตรบัณฑิต
สาขาวิชาอิเล็กทรอนิกส์
คณะวิศวกรรมศาสตร์
สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง
ปีการศึกษา 2550

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ปริญญาโท ปีการศึกษา 2550

ภาควิชา อิเล็กทรอนิกส์

คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

เรื่อง ระบบสื่อสารผ่านสายไฟบ้าน

ผู้จัดทำ

1. นาย กิตติศักดิ์ มณีประพันธ์ รหัส 48015240

2. นายไตรรงค์ ศรีมีวงค์ รหัส 48015249



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ระบบสื่อสารผ่านสายไฟบ้าน

นาย กิตติศักดิ์ มณีประพันธ์ รหัส 48015240
นาย ไตรรงค์ ศรีมีวงค์ รหัส 48015249
ผศ. ประภากร สุวรรณะ (อาจารย์ที่ปรึกษา)
ปีการศึกษา 2550

บทคัดย่อ

โครงการนี้เป็นการออกแบบและศึกษาการส่งข้อมูลผ่านสายไฟบ้าน เพื่อใช้ในการสื่อสารกันระหว่างตัวอุปกรณ์ภายในที่พักอาศัย ซึ่งประกอบไปด้วยตัวรับข้อมูล และตัวส่งข้อมูล โดยมีหลักการทำงานคือ ข้อมูลที่ใช้ในการสื่อสารระหว่างตัวอุปกรณ์จะถูกส่งไปในสาย AC Line อาศัยการรับส่งสัญญาณที่ความถี่ 14.50 MHz ถึง 14.90 MHz ถูกแบ่งออกเป็น 3 ช่องสัญญาณสามารถเลือกความถี่ได้จาก DIP Switch โดยมีไมโครคอนโทรลเลอร์เป็นตัวควบคุมเพื่อเลือกช่องสัญญาณทั้งภาครับและภาคส่ง การรับส่งข้อมูลเป็นแบบทิศทางเดียว วงจรในภาครับใช้หลักการงานเหมือนเครื่องรับวิทยุเอฟเอ็มทั่วไป วงจรประกอบด้วยภาคอาร์เอฟแอมพลิฟายเออร์ มิกเซอร์ โวลต์เตจคอนโทรลลอซซิลเลเตอร์ และคิมอดดูเลเตอร์ เฟสล็อกคูลซึ่งถูกควบคุมโดยไมโครคอนโทรลเลอร์เพื่อควบคุมความถี่ให้คงที่และสามารถเลือกความถี่ได้ ส่วนหลักการทำงานของภาคส่งนั้นจะใช้หลักการเหมือนเครื่องส่งวิทยุเอฟเอ็ม และใช้ภาคขยายสัญญาณทำการขยายสัญญาณก่อนที่จะส่งผ่านไปยังสายไฟบ้าน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

AC Power Line communication systems

Mr.Kittisak Maneeprapan ID.48015240

Mr.Trirong Srimingwong ID.48015249

Assist.Prof.Prapakorn Suwanna Advisor

Education year 2007

Abstract

This project presents a design and study in sending data pass the AC power line for communication between transmitter and receiver devices in residence. The data transfer to AC power line by Radiofrequency range 14.50 MHz – 14.90 MHz in 3 channels. Frequency can be selected by DIP Switch. The channels of transmitter and receiver are all controlled by Microcontroller devices with simplex communication. The receiver device uses a principle like a common FM radio receiver. It consists of RF amplifier, Mixer, voltage control Oscillator and Phase lock loop are controlled by Microcontroller . At transmitter part that uses principle of FM radio transmitter then it is increased by power amplifier circuit again before transfer to AC power line.

กิตติกรรมประกาศ

รายงานฉบับนี้กว่าจะเสร็จลุล่วงไปได้ด้วยดีนั้นต้องพบกับปัญหาต่างๆมากมายในการทำงาน แต่ก็ผ่านมาได้เพราะได้รับคำแนะนำและคำปรึกษาจาก ผศ.ประภากร สุวรรณะ(อาจารย์ที่ปรึกษา) งานนี้ประสบความสำเร็จด้วยดี รวมทั้งอาจารย์ทุกท่านในภาควิชาอิเล็กทรอนิกส์ที่อบรมสั่งสอน และแนะนำในเรื่องต่างๆและขอขอบคุณภาควิชาอิเล็กทรอนิกส์ คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบังที่ได้สนับสนุนเครื่องมือต่างๆในการทำโครงการให้สำเร็จ

สุดท้ายขอกราบขอบพระคุณ บิดา มารดา ที่คอยเป็นกำลังใจและให้การสนับสนุนในทุกๆ ด้านจนประสบความสำเร็จ



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญ

เรื่อง	หน้า
บทคัดย่อภาษาไทย	
บทคัดย่อภาษาอังกฤษ	
กิตติกรรมประกาศ	
บทที่ 1 บทนำ	1
1.1 วัตถุประสงค์ของโครงการ	2
1.2 ขอบเขตของโครงการ	2
1.3 ประโยชน์ที่คาดว่าจะได้รับ	2
บทที่ 2 การสื่อสารเบื้องต้น	
2.1 ระบบสื่อสารอิเล็กทรอนิกส์	3
2.2 ควอดราเจอร์ตีเทกเตอร์	7
2.3 รูปแบบของการสื่อสาร	9
2.4 การมอดูเลต	10
2.5 ไซด์แบนด์	13
2.6 แบนด์วิดท์ของ FM	15
2.7 หลักการสร้าง FM Modulator	16
บทที่ 3 ทฤษฎีพื้นฐานของเฟสล็อกคูลูป	
3.1 หลักการทำงานพื้นฐานของเฟสล็อกคูลูป	18
3.2 ลักษณะสัญญาณของเฟสล็อกคูลูปในสภาวะล็อก	20
3.3 การพิจารณาสภาวะชั่วขณะของเฟสล็อกคูลูปในสภาวะล็อก	22
3.4 เสถียรภาพของเฟสล็อกคูลูปแบบพื้นฐาน	23
3.5 ตัวดักจับเฟส (Phase Detector)	27
3.6 ตัวดักจับเฟสแบบเอ็กซ์คูซิฟออร์	28
3.7 ตัวดักจับเฟสแบบ J-K ฟลิปฟลอป	30
3.8 ตัวดักจับเฟสแบบเฟส-ความถี่	31
3.9 วงจรกรองความถี่ต่ำผ่าน	36
3.10 วงจรออสซิลเลเตอร์	37
บทที่ 4 ไมโครคอนโทรลเลอร์	
4.1 คุณสมบัติของไมโครคอนโทรลเลอร์ MCS-51 อนุกรม AT89C×051	41
4.2 การจัดขาของ ไมโครคอนโทรลเลอร์ AT89C×051	42

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญญัตื	หน้า
4.3 โครงสร้างและการทำงานของพอร์ต	44
4.4การใช้งานเป็นพอร์ตอินพุต	45
4.5 การใช้งานเป็นพอร์ตเอาต์พุต	46
4.6 การอ่านค่าลอจิกจากพอร์ต	47
4.7 จังหวะการทำงานของไมโครคอนโทรลเลอร์ AT89C×051	47
บทที่ 5 คุณสมบัติเบื้องต้นของระบบสื่อสารผ่านสายไฟฟ้ากำลัง	48
บทที่ 6 การทดลอง	
6.1 ผลการทดลอง(ภาคส่ง)	51
6.2 ผลการทดลอง(ภาครับ)	55
บทที่ 7 บทสรุปและบทวิจารณ์	60
บรรณานุกรม	
ภาคผนวก	



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 1

บทนำ

ปัจจุบันการโทรคมนาคมได้พัฒนาอย่างกว้างขวาง จากการให้บริการด้านเสียงเพียงอย่างเดียว ในยุคแรกๆ จนมาถึงการหลอมรวม การให้บริการด้าน ข้อมูล เสียง และ มัลติมีเดีย เข้าด้วยกัน เพื่อเป็นไปตามนวัตกรรมของเทคโนโลยี เราทราบแล้วว่า โครงสร้างหลักของการให้บริการโทรคมนาคม ประกอบด้วยส่วนใหญ่ๆ 3 ส่วนคือ ชุมสาย ระบบสื่อสารสัญญาณ และ โครงข่ายท้องถิ่น ซึ่งมีทั้งแบบใช้สาย และ ไร้สาย โครงงานนี้จะกล่าวถึง การ ที่ใช้สายไฟฟ้าตามอาคาร บ้านเรือน มาใช้เพื่อติดต่อสื่อสาร และสามารถรองรับ เสียง ข้อมูล ได้ เราเรียกเทคโนโลยีนี้ว่า Power Line Communications(PLC)

PLC เป็นเทคโนโลยีที่ใช้สายไฟฟ้าในระบบจ่ายไฟฟ้าที่มีอยู่เดิม เพื่อให้บริการ รับ ส่ง ข้อมูล การควบคุมอุปกรณ์ไฟฟ้าภายในบ้าน การเฝ้าระวังรักษาความปลอดภัยภายในบ้าน และใช้ในการควบคุม สั่งการต่างๆปัจจุบันได้พัฒนาให้สามารถส่งข้อมูลได้รวดเร็ว ผ่านระบบจ่ายไฟฟ้าแรงต่ำ จึงสามารถใช้เป็น access network ได้ดังจะได้กล่าวต่อไปจากแนวคิดที่ว่า จะทำอย่างไรให้การใช้ชีวิตภายในบ้านนั้นมีความสะดวกสบายมากยิ่งขึ้นและนี่เองที่เป็นที่มาของโครงงานนี้ ซึ่งโครงงานนี้เป็นโครงงานที่ผลิตขึ้นมาใช้กับอาคารหรือสำนักงานที่มีขนาดไม่ใหญ่มากนักได้ ซึ่งหลักการพื้นฐานการทำงานของเครื่องนี้ก็คือ อาศัยการส่งสัญญาณควบคุมเข้าไปในสายไฟฟ้ากำลัง (AC Line) ซึ่งได้มีการติดตั้งอยู่แล้วภายในที่พักอาศัยหรืออาคารสำนักงาน ซึ่งสัญญาณควบคุมนี้จะถูกใช้ในการติดต่อกันระหว่างเครื่องรับและเครื่องส่งในแบบอนุกรม โดยเอาไมโครคอนโทรลเลอร์มาเป็นตัวควบคุมทั้งทางด้านภาครับและทางภาคส่ง โดยสัญญาณควบคุมที่ใช้ติดต่อกันของทางภาครับและทางภาคส่งนั้น จะถูกทำการมอดูเลทก่อนจะถูกส่งออกไปยังสายไฟฟ้ากำลังซึ่งภาครับและภาคส่งได้ออกแบบโดยใช้หลักการเดียวกันกับเครื่องรับส่งวิทยุแบบเฮตเตอร์โรไดน์ จึงจำเป็นต้องศึกษาและสร้างวงจรสังเคราะห์ความถี่ด้วยเฟสล็อกกลูป วงจรขยายสัญญาณวิทยุ วงจรดีมอดูเลเตอร์เครื่องรับส่งวิทยุแบบเฮตเตอร์โรไดน์และการควบคุมโดยใช้ไมโครคอนโทรลเลอร์ ซึ่งได้แสดงรายละเอียดและการออกแบบไว้ในบทต่อไป

วัตถุประสงค์ของโครงการ

- เพื่อศึกษาและเรียนรู้การมอดคูเลทและการคิมอดคูเลทสัญญาณ
- เพื่อศึกษาและเรียนรู้การใช้งานวงจรเฟสลือกูบเพื่อเป็นวงจรสังเคราะห้ความถี่
- เพื่อศึกษาและเรียนรู้การประกุกต์ใช้งานเครื่งรับส่งวิทยุ FM
- เพื่อศึกษาการต่อวงจรเกี่ยวกับ RF
- เพื่อศึกษาและเรียนรู้การประกุกต์ใช้งานไมโครคอนโทรลเลอร์

ขอบเขตของโครงการ

สามารถส่งข้อมูลผ่านสายไฟบ้าน เพื่อใช้ในการเป็นตัวกลางในการสื่อสารข้อมูล ประยุกต์ใช้ในอาคารหรือสำนักงานที่มีขนาดไม่ใหญ่มากนัก โดยสามารถส่งงานได้จากจุดๆเดียว จากเครื่องส่งโดยส่งข้อมูลไปทางสายไฟ 220V โดยโครงการนี้จะทำตัวแม่ 1 ตัว ตัวลูก 1 ตัว เพื่อการทดสอบเท่านั้น

ประโยชน์ที่คาดว่าจะได้รับ

- ได้รับความรู้ในเรื่องการมอดคูเลทและการคิมอดคูเลทสัญญาณ
- ได้รับความรู้ในเรื่องการใช้งานเฟสลือกูบเพื่อเป็นวงจรสังเคราะห้ความถี่
- ได้รับความรู้ในเรื่องการทำงานของเครื่งรับส่งวิทยุ FM
- ได้รับความรู้ในเรื่องการใช้งานไมโครคอนโทรลเลอร์
- ได้รับความรู้ในการต่อวงจรย่านความถี่วิทยุ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 2

การสื่อสารเบื้องต้น

การติดต่อสื่อสารพื้นฐานของมนุษย์นั้นเป็นการสื่อสารความหมายโดยเสียงพูดและการเขียนการสื่อสาร โดยการเขียนพัฒนาจากการส่งข่าวสาร โดยการนำสารและกลายเป็นหนังสือพิมพ์ แล้วก็ระบบไปรษณีย์ เป็นการส่งโทรเลข จนถึงในปัจจุบันเป็นการส่งข่าวสารทางอิเล็กทรอนิกส์สำหรับการสื่อสาร โดยการพูดพัฒนาจาก การพูดคุยระหว่างกันธรรมดาไปเป็น โทรศัพท์และวิทยุวิวัฒนาการต่างๆ มักจะมุ่งเน้นให้ ติดต่อสื่อสารได้ไกลขึ้นและรวดเร็วขึ้น ความเจริญก้าวหน้าทางการสื่อสารด้านวิทยุช่วยให้เราติดต่อกันได้ไกลมากขึ้น โดยวิธีการเปลี่ยนเสียงพูดไปเป็นสัญญาณไฟฟ้า ขยายให้เป็นคลื่นเสียง (Audio) แล้วทำการเกาะผสมกับคลื่นพาหะ (Carrier) แล้วส่งไปยังเครื่องรับที่อยู่ห่างออกไป อย่างไรก็ตามถ้าเราส่งเสียงพูดไปในรูปของคลื่นเสียง(20 Hz-20KHz) ปัญหาจะเกิดขึ้นตามมาหลายประการดังนี้

ประการที่หนึ่ง การที่จะทำให้มีการส่งประสิทธิภาพ เราจะต้องใช้สายอากาศที่มีขนาดความยาวเท่ากับ $1/4$ หรือ $1/2$ ของความยาวคลื่น ฉะนั้นการส่งคลื่น 3000 Hz จะต้องใช้สายอากาศยาวอย่างน้อย 25 กิโลเมตร


ประการที่สอง แม้ว่าเราจะแก้ปัญหาสายอากาศได้ แต่ก็เกิดปัญหาตามมาอีกว่า เราส่งได้เพียงที่ละสถานี เพราะทุกสถานีก็ใช้ความถี่เสียงที่ซ้ำกัน

ประการที่สาม การส่งโดยใช้ความถี่ใกล้เคียงเสียงนั้นจะไม่มีประสิทธิภาพเพราะไปไม่ได้ไม่ไกล

ปัญหาเหล่านี้เราสามารถแก้ไขได้โดยใช้สัญญาณความถี่สูงเป็นพาหะเพื่อให้สัญญาณเสียงพูดเกาะไปเมื่อส่งไปถึงเครื่องรับ พาหะที่มีสัญญาณเสียงพูดเกาะมาด้วยก็จะถูกแยกออกไปและกลับคืนตัวเป็นเสียงพูดตามเดิม

2.1 ระบบสื่อสารอิเล็กทรอนิกส์ (Electronic Communication Systems)

การสื่อสารอิเล็กทรอนิกส์ หมายถึง การส่ง(Transmission),การรับ(Reception)และการประมวลผลข้อมูลหรือข่าวสาร(Information ,Data, Signal) ระหว่างจุดสองจุด หรือมากกว่า ด้วยการใช้อิเล็กทรอนิกส์ ในรูปที่ 2.1 เป็นบล็อกไดอะแกรมของระบบสื่อสารอิเล็กทรอนิกส์



รูปที่ 2.1 บล็อกไดอะแกรมของระบบสื่อสารอิเล็กทรอนิกส์

ตัวกลางการสื่อสาร (Communication Medium) เป็นช่องทางหรือตัวกลางซึ่งสัญญาณของระบบสื่อสารใช้เป็นทางผ่านจากจุดส่งไปยังจุดรับ เราสามารถแบ่งชนิดของการสื่อสาร อิเล็กทรอนิกส์ตามชนิดของตัวกลางสื่อสารได้ 2 แบบ คือ

1. แบบมีสาย (Wire) สายในที่นี้อาจเป็น สายตัวนำไฟฟ้า 1 คู่หรือเส้นใยนำแสง (OpticFiber)
2. แบบไร้สาย (Wireless) หรือวิทยุ (Radio) สัญญาณของระบบสื่อสารแบบไร้สาย จะอยู่ในรูปแบบของคลื่นแม่เหล็กไฟฟ้าซึ่งรวมถึงแสง

เครื่องส่ง (Transmitter) เป็นอุปกรณ์หรือวงจรอิเล็กทรอนิกส์ ที่ ถูกออกแบบสำหรับแปลงสัญญาณจากแหล่งกำเนิดสัญญาณที่จะสื่อสารให้กลายเป็นสัญญาณที่มีรูปแบบ และระดับพลังงานที่เหมาะสมกับตัวกลางสื่อสารของแต่ละระบบเครื่องส่งอาจจะเป็นเพียงแค่อุปกรณ์ของระบบโทรเลขแบบใช้สายหรืออาจเป็นวงจรอิเล็กทรอนิกส์ สลับซับซ้อน ของระบบสื่อสารคววมืดม สัญญาณที่จะสื่อสารอาจอยู่ในรูปของสัญญาณเสียง,ภาพ หรือข้อมูลในรูปของสัญญาณดิจิทัล ซึ่งสัญญาณแต่ละชนิดจะมีค่าความกว้างซึ่งสัญญาณแต่ละชนิดจะมีค่าความกว้าง ของแถบความถี่ (Bandwidth) แตกต่างกัน

จากแผนผังของเครื่องส่ง FM (ในรูปที่ 2.2) สัญญาณเสียงผ่านการขยายแล้วป้อนสู่มอดูเลเตอร์นี้จะทำการเปลี่ยนความถี่ของออสซิลเลเตอร์ โดยมีช่วงความถี่เบี่ยงเบนและอัตราการเบี่ยงเบนขึ้นอยู่กับแอมพลิจูดและความถี่ของสัญญาณเสียงตามลำดับ พาหะ FM ที่ถูกมอดูเลตแล้วจะถูกขยายโดยภาคขยายกำลังสุดท้ายป้อนสู่สายอากาศเพื่อส่งออกอากาศต่อไป



รูปที่ 2.2 แผนผังเครื่องส่ง FM อย่างง่าย


เครื่องส่งที่กล่าวมาข้างต้นอาจเกิดปัญหาเมื่อเราต้องการส่งออกอากาศที่ความถี่สูงๆ เช่น เครื่องส่งกระจายเสียง FM (ซึ่งมีความถี่อยู่ระหว่าง 88 ถึง 108 เมกะเฮิร์ตซ์) ทำงานที่ความถี่สูง ทำให้ยากต่อการควบคุมให้ความถี่คงที่ นอกจากนี้การควบคุมการเบี่ยงเบนความถี่ก็ทำได้ยากขึ้นด้วย วิธีแก้ปัญหาดังกล่าวสามารถทำได้หลายวิธีแตกต่างกันออกไป

ช่วงความถี่เบี่ยงเบนของสัญญาณวิทยุกระจายเสียง FM เท่ากับ ± 75 กิโลเฮิร์ตซ์ ฉะนั้นเอาต์พุตจะต้องมีความถี่เบี่ยงเบนไปเท่ากับค่านี้นี้เมื่อสัญญาณเสียงมอดูเลต (แบบ FM) ใดๆ ก็ดี การมัลติพลายความถี่จะทำให้ปริมาณความถี่เบี่ยงเบนถูกคูณให้กว้างขึ้นไปด้วย เช่น ออสซิลเลเตอร์ 8 เมกะเฮิร์ตซ์เบี่ยงเบนอยู่ระหว่าง 7.9 ถึง 8.1 เมกะเฮิร์ตซ์ (± 0.1 เมกะเฮิร์ตซ์) เมื่อคูณ 12 เท่า พหุคูณความถี่กลางเป็น 96 เมกะเฮิร์ตซ์และเบี่ยงเบนอยู่ระหว่าง 94.8 ถึง 97.2 เมกะเฮิร์ตซ์ (± 1.2 เมกะเฮิร์ตซ์) ดังนั้นถ้าหากเราต้องการให้ความถี่เบี่ยงเบนเป็น ± 75 กิโลเฮิร์ตซ์ที่เอาต์พุต ความถี่ออสซิลเลเตอร์จะต้องเบี่ยงเบนไปเท่ากับ $\pm 75 \div 12 = \pm 6.25$ กิโลเฮิร์ตซ์

ข้อดีอีกประการหนึ่งของระบบ FM ก็คือวงจรขยายกำลัง (power amplifier หรือ PA) สามารถทำงานในคลาส C ซึ่งมีประสิทธิภาพสูงกว่า ทั้งนี้เพราะแอมพลิจูดของสัญญาณ FM คงที่ไม่มีผลทำให้ข่าวสารเพี้ยน (แม้จะเกิดการขลิบยอดสัญญาณ) ข่าวสารนั้น อยู่ในช่วงความเปลี่ยนแปลงความถี่ของสัญญาณ FM เท่านั้น

เครื่องรับ (Receiver) จะเป็นวงจรและอุปกรณ์อิเล็กทรอนิกส์อีกชุดหนึ่งซึ่งจะทำหน้าที่แปลงสัญญาณที่รับมาได้จากตัวกลาง ให้กลายเป็นสัญญาณที่มีรูปแบบและระดับพลังงานที่เหมาะสมกับอุปกรณ์ปลายทาง ด้านรับ เช่น เครื่องรับของระบบโทรเลขใช้สายจะเป็นเพียงขดลวด โซลินอยด์หรือวงจรอิเล็กทรอนิกส์ ที่ซับซ้อนของการรับสัญญาณโทรศัพท์ผ่านดาวเทียมสัญญาณทางอิเล็กทรอนิกส์เกือบทุกสัญญาณจะเกิดจากผลรวมของคลื่นชาวน์หลายๆการเดินทางของสัญญาณในวงจร จากจุดหนึ่งไปยังอีกจุดหนึ่งหรือการเดินทางของสัญญาณ จากวงจรเครื่องรับชนิดซูเปอร์เฮต หรือ ซูเปอร์เฮตเทอโรไดน์ นี้อาศัยหลักการแปลงความถี่ของสัญญาณ RF ให้กลายเป็นความถี่คงที่ค่าหนึ่ง ซึ่งช่วยให้การออกแบบวงจรเครื่องรับทำได้สะดวกขึ้น

วงจรสำคัญก็คือ วงจร โลคอลออสซิลเลเตอร์ (local oscillator) และวงจรมิกเซอร์ สัญญาณ RF จากสายอากาศถูกแปลงความถี่ลงเป็นความถี่ IF ค่าตายตัวค่าหนึ่ง ความถี่ IF ในที่นี้เป็นความถี่ปานกลาง (intermediate frequency) มีค่าอยู่ระหว่างความถี่ RF กับความถี่เสียง (AF) โดยทั่วไปนิยมใช้ค่า IF เท่ากับ 10.7 เมกะเฮิร์ตซ์



รูปที่ 2.4 แผนผังเครื่องรับชนิดซูเปอร์เฮเทอโรไดน์

วิธีการแปลงความถี่ในวงจรมิกเซอร์ เกิดขึ้น เนื่องจากการผสมคลื่น RF กับคลื่น ออสซิลเลเตอร์ ซึ่งมีความถี่ห่างจากความถี่ RF เท่ากับ 10.7 เมกะเฮิร์ตซ์พอดี ความถี่ของ ออสซิลเลเตอร์นี้อาจสูงกว่าหรือต่ำกว่าความถี่ RF ก็ได้ ในรูปที่ 2.4 เราป้อนความถี่ของโลคอลออสซิลเลเตอร์สูงกว่าความถี่ RF การป้อนแบบนี้เรียกว่า ป้อนด้านสูง (high side injection) เมื่อสัญญาณ ทั้ง RF และ โลคอลออสซิลเลเตอร์ป้อนเข้ามาให้ที่วงจรมิกเซอร์ ซึ่งเป็นวงจรที่ทำงานแบบนอน ลินีเยร์ เอาต์พุตที่ได้จากมิกเซอร์ จะประกอบด้วยสัญญาณความถี่ผลรวม และ ความถี่ผลต่างเมื่อ ป้อนให้วงจร IF ซึ่งจูนไว้ที่ความถี่ 10.7 เมกะเฮิร์ตซ์ดังนั้น สัญญาณความถี่ผลรวมจะถูกจำกัดทิ้งไป คงเหลือแต่สัญญาณความถี่ผลต่าง ผ่านการขยายที่วงจรรขยาย IF

วงจรรขยาย IF ก็คือวงจรรขยาย RF ที่จูน ณ ความถี่ ค่าคงที่ (10.7 เมกะเฮิร์ตซ์) วงจร IF นี้จะมีวงจรแทรกทั้งด้านอินพุตและด้านเอาต์พุต และมักมีหลายเสตจ ทั้งนี้เพื่อให้มีอัตราขยายสัญญาณที่รับได้สูงๆ และ ซีเลกทิวิตีดี เนื่องจากวงจรรขยาย IF จูนไว้ที่ความถี่คงที่ซึ่งไม่เปลี่ยนแปลง ดังนั้น การออกแบบวงจรจึงค่อนข้างสะดวกและไม่ต้องมีการปรับจูนยุ่งยากในวงจรภาค IF แต่อย่างใด


ฉะนั้นสัญญาณ FM ขณะนี้มีความถี่ปานกลางเป็น IF 10.7 เมกะเฮิร์ตซ์ เมื่อผ่านการขยายจากวงจรรขยาย IF แล้วก็จะผ่านการคีมอดที่วงจรดีเทกเตอร์ สัญญาณเสียงหลังจากการคีมอดก็ จะถูกขยายกำลังป้อนสู่ลำโพง ต่อไป

2.2 วงจรควอคราเจอร์ดีเทกเตอร์

วงจรถิเทกเตอร์ชนิดนี้อาศัยหลักการคูณสัญญาณ FM กับสัญญาณ FM ตัวเดิมแต่เลื่อนเฟสไป 90 องศา ผลลัพธ์ที่ได้จะเป็นสัญญาณมอดูเลต (สัญญาณเสียง) รูปที่ 2.5 (ก) กระแสที่ไหลในคอยล์จะมีเฟสต่างจากแรงดันค ร่อมคอยล์อยู่ 90 องศา กระแสนี้จะป้อนไปให้วงจรเรโซแนนซ์ขนาน ซึ่งจนความถี่ไว้ที่ความถี่กลางของสัญญาณ FM ที่ผ่านวงจรเรโซแนนซ์จะกลายเป็นสัญญาณ PM หลังจากทีสัญญาณ FM และสัญญาณ FM คูณกัน* (ทำงานในช่วงนอนลิเนียร์) รูปที่ 2.5 (ข) ผลลัพธ์จากการคูณจะเป็นสัญญาณความถี่สูงกับสัญญาณความถี่ต่ำ (คือสัญญาณมอดูเลต) สัญญาณแรกจะถูกกรองทิ้งไปโดยฟิลเตอร์ชนิด โลพาส เอาต์พุตจึงเป็นสัญญาณเสียงตามต้องการ


ความจริงแล้ววงจรควอคราเจอร์ดีเทกเตอร์ทำหน้าที่เสมือน วงจรเทียบเฟสของสัญญาณ FM สองสัญญาณซึ่งมีเฟสต่างกัน 90 องศา รูปที่ 2.5 (ข) ในที่นี้เราเขียนเป็นพัลส์เพื่อความสะดวก สัญญาณความถี่สูงจะถูกกรองทิ้งไป คงเหลือแต่สัญญาณความถี่ต่ำ (เปรียบเทียบค่าเฉลี่ยในรูปคลื่น 1, 2 และ 3) ซึ่งเป็นสัญญาณเสียง สังเกตว่าค่าเฉลี่ยจะเป็นสัดส่วนโดยตรงกับความถี่เบี่ยงเบนของพาหะ (เพราะเมื่อนสัญญาณ FM มีความถี่ต่ำลง พัลส์เอาต์พุตจะแคบลง ค่าเฉลี่ยจะน้อยลง) นั่นคือค่าเฉลี่ยจะเปลี่ยนแปลงไปตามสัญญาณเสียง

โดยทั่วไปวงจรควอคราเจอร์ดีเทกเตอร์ มักจะทำเป็นไอซี ซึ่งจะรวมวงจรขยาย IF วงจรขยาย ลิมิตเตอร์ และ อื่นๆ ไว้ด้วยในไอซีตัวเดียว โดยต่อคอยล์ซึ่งเลื่อนเฟสไว้ภายนอก



(ก) แสดงการเลื่อนเฟสที่คอยล์

รูปที่ 2.5 วงจรควอคราเจอร์ดีเทกเตอร์



รูปที่ 2.6 วงจรควอดราเจอร์ตีเทกเตอร์ (ต่อ)

จากรูปที่ 2.5 ถ้าสัญญาณที่มาจากวงจรขยาย IF มีรูปแบบเป็น

$$v_1 = V_1 \cos \omega t \quad (2.1)$$

และอีกสัญญาณไปผ่านการเลื่อนเฟสได้เป็น

$$v_2 = V_2 \cos(\omega t + \theta) \quad (2.2)$$

เมื่อผ่านวงจรคูณสัญญาณแล้วผลที่ได้คือ

กำหนดให้ x_0 เป็นสัญญาณที่ได้จากวงจรคูณ

$$x_0 = K v_1 v_2 = \frac{K V_1 V_2}{2} [\cos(2\omega t + \theta) + \cos \theta] \quad (2.3)$$

$$x_0 = K^* \cos(2\omega t + \theta) + K^* \cos \theta \quad (2.4)$$

เมื่อนำสัญญาณที่ทางออกไปผ่านวงจรกรองความถี่ต่ำผ่าน(LPF) พจน์ความถี่สูง $K^* (\cos 2\omega t + \theta)$ จะถูกกรองออกไปจะได้


$$x_0 = K^* \cos \theta \quad (2.5)$$

เนื่องจากคลื่น เอฟเอ็มเป็นคลื่นที่มีการเปลี่ยนแปลงความถี่ตามสัญญาณมอดูเลตถึง $\omega_{FM} = k_f v_m(t)$ และค่ามุมเฟส θ เปลี่ยนแปลงตามความถี่

2.3 รูปแบบของการสื่อสาร

เราสามารถแบ่งรูปแบบของการสื่อสารได้หลายรูปแบบหรือหลายชนิดเช่นแบ่งตามลักษณะตัวกลางก็จะแบ่งได้ 2 แบบคือ แบบมีสายกับแบบไร้สายถ้าแบ่งตามรูปแบบของสัญญาณก็จะสามารถแบ่งได้ 2 แบบคือการสื่อสารแบบแถบฐานและการสื่อสารแบบมอดูเลชันไม่ว่าจะเป็นแบบใดในการรับส่งสัญญาณจำนวน n สัญญาณ ผ่านระบบสื่อสารในเวลาเดียวกันและผ่านตัวกลางเดียวกัน จะต้องใช้ช่องสื่อสารจำนวน n ช่องสื่อสารแถบความถี่ของช่องสื่อสารแต่ละช่องจะซ้อนทับกันไม่ได้ และความกว้างแถบความถี่ของช่องสื่อสารแต่ละช่อง ควรมีความกว้างให้น้อยที่สุดเท่าที่จะทำได้ โดยต้องไม่เสียข้อมูลที่มีนัยสำคัญเราอาจแบ่งรูปแบบการสื่อสารตามทิศทางการสื่อสาร หรือจำนวนของช่องสื่อสาร ได้ 3 แบบคือ

1. แบบทิศทางเดียว (Simplex; SPX, SX) ฝ่ายหนึ่งจะส่งเพียงอย่างเดียว อีกฝ่ายหนึ่งจะเป็นฝ่ายรับเพียงอย่างเดียว การสื่อสารแบบทิศทางเดียวนี้ ต้องการช่องสื่อสารเพียง 1 ช่องตัวอย่างของการสื่อสารทิศทางเดียว คือ การส่งวิทยุกระจายเสียง(Broad casting)



รูปที่ 2.7 รูปแบบการสื่อสารตามทิศทาง

2. แบบกึ่งสองทาง (Half Duplex; HDX, HX) เป็นการสื่อสารแบบ 2 ทางแต่สลับเวลากันในขณะที่อีกฝ่ายหนึ่งเป็นฝ่ายส่ง อีกฝ่ายหนึ่งจะเป็นฝ่ายรับ การสื่อสารแบบกึ่งสองทาง ต้องการช่องสื่อสารเพียงช่องเดียว ตัวอย่างเช่น วิทยุโทรคมนาคม(Walkie-Talkie)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3. แบบสองทิศทาง (Full Duplex; FDX,FX) เป็นการสื่อสาร แบบสองทิศทางโดยที่ทั้งสองฝ่าย สามารถ รับส่งพร้อมกันในเวลาเดียวกัน การสื่อสารแบบสองทางนี้ต้องการช่องสื่อสาร 2 ช่องในเวลาเดียวกัน ตัวอย่างเช่น โทรศัพท์มือถือ (Mobile Phone)

2.4 การมอดดูเลท (Modulation)

การมอดดูเลท คือขบวนการเลื่อนแถบความถี่ของสัญญาณ โดยสัญญาณ : Modulating Signal จะไปทำให้ parameter บางประการของคลื่นพาห้: Carrier ซึ่งมักจะมีความถี่สูงกว่าสัญญาณเปลี่ยนแปลงคลื่นพาห้

$$V_c = V_{cp} \sin(\omega_c t + \phi) \quad (2.6)$$

$$\text{สัญญาณ} : V_m = V_{mp} \sin(\omega_m t) \quad (2.7)$$

การมอดดูเลทสามารถทำได้ 2 แบบ คือ การมอดดูเลทเชิงขนาด (Amplitude Modulation) กับการมอดดูเลทเชิงมุม(Angular Modulation)

การมอดดูเลทเชิงขนาด(AM) ขนาดของคลื่นพาห้จะเปลี่ยนแปลงตามขนาดของสัญญาณ

$$V_{am} = [V_{cp} + V_{mp} \sin \omega_m t] \sin \omega_c t \quad (2.8)$$

การมอดดูเลทเชิงมุม แบ่งได้ 2 รูปแบบ คือ

(1) การมอดดูเลททางความถี่ (Frequency Modulation: FM) ความถี่ของคลื่นพาห้จะเปลี่ยนแปลงตามขนาดสัญญาณ

$$V_{FM} = V_{cp} \sin\left[\omega_c t + \frac{K_f V_{mp}}{\omega_m} \sin \omega_m t\right] \quad (2.9)$$

K_f = ค่าคงที่ของการมอดดูเลท

(2) การมอดดูเลททางเฟส (Phase Modulation: PM) เฟสของคลื่นพาห้จะเปลี่ยนตามขนาดของสัญญาณ

$$V_{PM} = V_{cp} [\sin \omega_c t + K_p V_{mp} \sin \omega_m t] \quad (2.10)$$

K_p = ค่าคงที่ของการมอดดูเลท

การดีมอดดูเลทหรือการดีเทคเตอร์(Demodulation or Detector) เป็นขบวนการย้อนกลับของการมอดดูเลท คือการแยกสัญญาณออกจากคลื่นพาห้

การมอดดูเลทเชิงความถี่

การมอดดูเลทเชิงความถี่นั้น สัญญาณข้อมูลจะทำให้ความถี่คลื่นพาห้เปลี่ยนแปลงไปในขณะที่แอมพลิจูด ยังคงเดิม ด้านเครื่องรับจะคัดการเปลี่ยนแปลงของแอมพลิจูดออกไปก่อนที่จะ

นำเข้าไปสู่การมอดูเลต ซึ่งทำให้สัญญาณรบกวนต่างๆที่มีผลทำให้แอมพลิจูดเปลี่ยนแปลงถูกตัดออกไปด้วยลักษณะของสัญญาณมอดูเลตเชิงความถี่

$$\text{สัญญาณข้อมูล } V_a = A \cos \omega_a t \quad (2.11)$$

$$\omega_a = 2\pi f_a$$


$$\text{สัญญาณคลื่นพาห้ } V = B \cos \omega t \quad (2.12)$$

$$\omega = 2\pi f$$

ความถี่ของสัญญาณคลื่นพาห้จะเปลี่ยนแปลงไปรอบๆความถี่ ω_c ดังนั้น

$$\omega = \omega_c + \Delta\omega \cos \omega_a t \quad (2.13)$$

โดย $\Delta\omega$ คือความถี่ที่เปลี่ยนแปลงมากที่สุด ถูกเรียกว่าความถี่เบี่ยงเบน (frequency deviation)



รูปที่ 2.8 (ก) สัญญาณข้อมูล (ข) คลื่นพาห้ (ค) สัญญาณเอฟเอ็ม

สัญญาณที่เกิดจากการมอดูเลตแล้ว

$$V_{fm} = B \cos(\omega_c + \Delta\omega \cos \omega_a t)t \quad (2.14)$$

$$V_{fm} = B \cos(\omega_c + \omega \cos \omega_a t)t \quad (2.15)$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$\theta(t) = (\omega_c + \omega \cos \omega_a t)t \quad (2.16)$$

จาก $\omega t = \theta(t)$ $d \frac{\theta(t)}{dt} = \omega$

$$\therefore \theta(t) = \int_0^t \omega dt$$

$$\theta(t) = \omega_c t + \Delta\omega \int_0^t \cos \omega_a t dt \quad (2.17)$$

จะได้

$$V_{fm} = B \cos(\omega_c t + \Delta\omega \int_0^t \cos \omega_a t dt) \quad (2.18)$$

$$\therefore V_{fm} = B \cos(\omega_c t + m \sin \omega_a t) \quad (2.19)$$

โดย m คือ อัตราส่วนระหว่าง $\frac{\Delta\omega}{\omega_a}$ เรียกว่า ดัชนีการมอดูเลต (modulation index) ซึ่งค่า m นี้มี

ความสำคัญในการกำหนดแบนด์วิดท์

ดัชนีการมอดูเลต

ในระบบ AM ปริมาณการมอดูเลต เรานิยามวัดเป็นเปอร์เซ็นต์การมอดูเลต ซึ่งรู้ได้จากการเปลี่ยนแปลงของแอมพลิจูดหรือกรอบคลื่น AM ทั้งด้านต่ำสุดและสูงสุด แต่ในระบบ FM เราวัดเปอร์เซ็นต์ การมอดูเลตโดยดูจากการเปลี่ยนแปลงความถี่ ซึ่งเรานิยมเรียกชื่อว่า ดัชนีการมอดูเลต ลองพิจารณาความหมายของดัชนีการมอดูเลตต่อไปนี้

$$m = \frac{f_d}{f_m} \quad (2.20)$$

ในที่นี้ f_d คือ ช่วงความถี่เบี่ยงเบน, f_m คือ ความถี่ของสัญญาณที่เข้ามอดูเลต

ค่าตัวเลขของดัชนีการมอดูเลตจะมีค่าสูง (แตกต่างจากเปอร์เซ็นต์การมอดูเลตซึ่งเมื่อคิดเป็นอัตราส่วนจะได้อยู่ระหว่าง 0 ถึง 1) ตัวอย่างเช่น ในระบบวิทยุกระจายเสียง FM เรากำหนดให้ความถี่เบี่ยงเบนของระบบสูงสุดไว้เท่ากับ 75 กิโลเฮิร์ตซ์สมมติว่าเราใช้สัญญาณเสียง 1 กิโลเฮิร์ตซ์ มอดูเลตให้เกิดความถี่เบี่ยงเบนเต็มที่ ค่าดัชนีการมอดูเลตจะเป็น

$$m = \frac{75 \text{ KHz}}{1 \text{ KHz}} = 75$$

สังเกตว่าค่าดัชนีการมอดูเลตในระบบ FM ขึ้นอยู่กับความถี่ของสัญญาณเสียงที่เข้ามอดูเลตในทางปฏิบัติเรานิยามวัดเป็นอัตราส่วนการเบี่ยงเบน (deviation ratio) ซึ่งเป็นอัตราส่วนระหว่าง ความถี่เบี่ยงเบน (ของระบบ) สูงสุด $f_d \text{ max}$ ต่อความถี่สูงสุดของสัญญาณที่เข้ามอดูเลต $f_m \text{ max}$ ในระบบกระจายเสียง FM ค่าอัตราการเบี่ยงเบน (Δ) จะเท่ากับ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$\Delta = \frac{f_a \max}{f_m \max} \quad (2.21)$$

$$= \frac{75 \text{ KHz}}{5 \text{ KHz}} = 5$$

ระบบ AM เมื่อเพิ่มแอมพลิจูดของสัญญาณที่เข้ามอดูเลตเพื่อให้เปอร์เซ็นต์การมอดูเลตสูงขึ้น การเปลี่ยนแปลงแอมพลิจูด (กรอบคลื่น) ของพาห้จะเปลี่ยนแปลงมากขึ้นแต่ในระบบ FM เมื่อเพิ่มแอมพลิจูดของสัญญาณที่เข้ามอดูเลตสูงขึ้น การเบี่ยงเบนความถี่ของพาห้จะเบี่ยงเบนได้มากขึ้นในระบบวิทยุกระจายเสียง FM กำหนดให้ความถี่เบี่ยงเบนของระบบเต็มที่ไม่เกิน 75 กิโลเฮิร์ตซ์ ถ้าเรามอดูเลตทำให้ความถี่ของพาห้เบี่ยงเบนไปเท่ากับ 75 กิโลเฮิร์ตซ์ แสดงว่าเรามอดูเลตเต็มที่ 100 เปอร์เซ็นต์ ซึ่งเราเขียนเป็นสมการได้ดังนี้

$$\text{เปอร์เซ็นต์การมอดูเลต} = \frac{f_a \cdot 100}{f_a \max} \quad (2.22)$$

ในที่นี้ f_a คือ ความถี่เบี่ยงเบน เนื่องจากสัญญาณที่เข้ามอดูเลต

$f_a \max$ คือ ความถี่เบี่ยงเบนสูงสุด

2.5 ไซด์แบนด์ (Sidebands)

สำหรับองค์ประกอบทางความถี่ของสัญญาณ FM นั้นพิจารณาตามค่าดัชนีการมอดูเลต ถ้าค่าของดัชนีการมอดูเลตน้อย ๆ ($m < 0.25$) ซึ่งบางครั้งอาจกำหนดที่ $m < 1$ แล้วจะเรียกสัญญาณ FM นี้ว่า "เอฟเอ็มแบนด์แคบ" (narrowband FM : NBFM) จากสมการ 2.9 เราสามารถกระจายด้วยอนุกรมเทย์เลอร์ (Taylor's series) ได้ดังนี้

$$V_{fm} = B \cos(\omega_c t) - Bm_f \sin \omega_a t \sin \omega_c t - m \left[\frac{B}{2} \sin^2 \omega_a t \cos^2 \omega_c t + \dots \right] \quad (2.23)$$

พิจารณาที่ค่า m มีค่าน้อยๆ สามารถตัดพจน์ที่มีค่า f_m ที่ยกกำลังออกได้ ดังนั้นจะได้

$$V_{fm} = B \cos(\omega_c t) - Bm_f \sin \omega_a t \sin \omega_c t \quad (2.24)$$

จากฟังก์ชันของตรีโกณมิติ


$$\cos(x+y) = \cos(y+x) = \cos x \cos y - \sin x \sin y \quad (2.25)$$

ดังนั้นจะได้

$$V_{fm} = B \cos(\omega_c t) - Bm_f \sin \omega_a t \sin \omega_c t \quad (2.26)$$

ซึ่งจะเห็นได้อย่างชัดเจนว่าหลังจากผ่านการมอดูเลตแล้วจะมีความถี่ของคลื่นพาห้ ω_c ผลรวมและผลต่างความถี่ของคลื่นพาห้กับสัญญาณข้อมูล คือ $\omega_c + \omega_a$ และ $\omega_c - \omega_a$ ตามลำดับนั้นก็หมายความว่าแบนด์วิดท์ของสัญญาณเอฟเอ็มแบนด์แคบจะมีค่าเท่ากับ $2\omega_a$ จากสมการที่ 2.23 ถ้าหากค่าดัชนีการมอดูเลตมีค่ามาก ๆ แล้ว ไม่สามารถตัดพจน์ที่มีค่า m ที่ยกกำลังสูงๆออกได้ ซึ่งจะทำให้เกิดไซด์แบนด์ขึ้นมากมาย เรียกว่า "เอฟเอ็มแบนด์กว้าง" (Wideband :FM) โดยค่าของไซด์

แบบค่านั้น ได้มีการสรุปเป็นกราฟและตารางไว้จากฟังก์ชันของ เบสเซลชนิดที่หนึ่ง (Bessel function of the first kind) ดังแสดงในรูปที่ 2.9 และรูปที่ 2.10



รูปที่ 2.9 ค่าของ $J_n(mf)$ ที่ Modulation Index ต่างๆ

Bessel Functions of the First Kind, $J_n(mf)$

mf	J_0	J_1	J_2	J_3	J_4	J_5	J_6	J_7	J_8	J_9	J_{10}	J_{11}	J_{12}	J_{13}	J_{14}
0.00	1.00	—	—	—	—	—	—	—	—	—	—	—	—	—	—
0.25	0.98	0.12	—	—	—	—	—	—	—	—	—	—	—	—	—
0.5	0.94	0.24	0.03	—	—	—	—	—	—	—	—	—	—	—	—
1.0	0.77	0.44	0.11	0.02	—	—	—	—	—	—	—	—	—	—	—
1.5	0.51	0.56	0.23	0.06	0.01	—	—	—	—	—	—	—	—	—	—
2.0	0.22	0.58	0.35	0.13	0.03	—	—	—	—	—	—	—	—	—	—
2.4	0	0.52	0.43	0.20	0.06	0.02	—	—	—	—	—	—	—	—	—
2.5	-0.05	0.50	0.45	0.22	0.07	0.02	0.01	—	—	—	—	—	—	—	—
3.0	-0.26	0.34	0.49	0.31	0.13	0.04	0.01	—	—	—	—	—	—	—	—
4.0	-0.40	-0.07	0.36	0.43	0.28	0.13	0.05	0.02	—	—	—	—	—	—	—
5.0	-0.18	-0.33	0.05	0.36	0.39	0.26	0.13	0.05	0.02	—	—	—	—	—	—
6.0	0.15	-0.28	-0.24	0.11	0.36	0.36	0.25	0.13	0.06	0.02	—	—	—	—	—
7.0	0.30	0.00	-0.30	-0.17	0.16	0.35	0.34	0.23	0.13	0.06	0.02	—	—	—	—
8.0	0.17	0.23	-0.11	-0.29	-0.10	0.19	0.34	0.32	0.22	0.13	0.06	0.03	—	—	—
9.0	-0.09	0.25	0.14	-0.18	-0.27	-0.06	0.20	0.33	0.31	0.21	0.12	0.06	0.03	0.01	—
10.0	-0.25	0.05	0.25	0.06	-0.22	-0.23	-0.01	0.22	0.32	0.29	0.21	0.12	0.06	0.03	0.01

รูปที่ 2.10 รูปฟังก์ชันของเบสเซลชนิดที่หนึ่ง $J_n(mf)$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.6 แบนด์วิดท์ของ FM

ในระบบ FM จำนวนไซด์แบนด์และแอมพลิจูดของไซด์แบนด์ขึ้นอยู่กับค่าดัชนีการมอดูเลต โดยความถี่ของไซด์แบนด์มีค่าสัมพันธ์กับความถี่ของสัญญาณที่เข้ามามอดูเลต กล่าวคือ ไซด์แบนด์คู่แรกมีความถี่เท่ากับ $f \pm f_c$ ไซด์แบนด์คู่ที่สองมีความถี่เท่ากับ $f_c \pm 2f_m, \dots$ ฯลฯ ฉะนั้น แบนด์วิดท์ของคลื่น FM ต้องครอบคลุมจำนวนไซด์แบนด์ที่สำคัญทุกตัว นั่นคือแบนด์วิดท์ขึ้นอยู่กับดัชนีการมอดูเลตและความถี่ของสัญญาณที่เข้ามามอดูเลต แต่ดัชนีการมอดูเลตเท่ากับ f_c / f_d ดังนั้นถ้าเราทราบค่าความถี่เบี่ยงเบนและความถี่ของสัญญาณมอดูเลต เราก็สามารถคำนวณหาแบนด์วิดท์ได้

ตัวอย่างเช่น ความถี่ของสัญญาณสัญญาณเสียงที่เข้ามามอดูเลตเท่ากับ 3 กิโลเฮิร์ต ความถี่เบี่ยงเบนเท่ากับ 18 กิโลเฮิร์ต เราสามารถคำนวณค่าดัชนีการมอดูเลตได้ดังนี้

$$m = \frac{f_d}{f_m} = \frac{18 \text{ KHz}}{3 \text{ KHz}} = 6$$

นำค่า $m = 6$ ไปหาไซด์แบนด์สำคัญที่พิจารณาได้จากรูปที่ 2.9 จะเห็นได้ว่าเมื่อดัชนีการมอดูเลตเท่ากับ 6 จำนวนไซด์แบนด์จะมีอยู่ 9 คู่ เราจึงคำนวณหาแบนด์วิดท์ได้ดังนี้

$$\begin{aligned} BW &= f_m \cdot \text{จำนวนไซด์แบนด์} \cdot 2 \\ &= 3 \text{ KHz} \cdot 9 \cdot 2 \\ &= 54 \text{ KHz} \end{aligned} \quad (2.27)$$

ในทางปฏิบัตินิยมใช้สูตรคำนวณแบนด์วิดท์แบบประมาณจากค่า $f_d \text{ max}$ และ $f_m \text{ max}$ เลยไม่ต้องเสียเวลานับจำนวนไซด์แบนด์ ดังนี้

$$BW = 2(m + 1)f_m \text{ max} \quad (2.28)$$

หรือ $BW = 2(f_d \text{ max} + f_m \text{ max})$ เมื่อ $m = \frac{f_d \text{ max}}{f_m \text{ max}}$

2.7 หลักการสร้าง FM Modulator

เราสามารถสร้าง FM Modulator ได้โดยใช้วงจรออสซิลเลเตอร์ที่สามารถปรับความถี่ด้วยกระแสหรือแรงดันไฟฟ้า (Current Controlled Oscillator : CCO หรือ Voltage Controlled Oscillator: VCO) เราสามารถใช้วงจรหรือตัวอุปกรณ์ ที่เป็นรีแอกเตอร์ที่ปรับค่าได้เป็นส่วนหนึ่งของตัวควบคุมความถี่ของออสซิลเลเตอร์ในรูปที่ 2.11 เป็นตัวอย่างของวงจร FM Modulator หรือ VCO ซึ่งใช้ วารีแคปหรือวารีแอกเตอร์ไดโอด ควบคุมความถี่


ในกรณีที่เรากำลังการสร้าง FM Modulator ที่มีความถี่คลื่นพาห้ไม่สูงนัก เราอาจใช้วงจรรวมที่เป็นฟังก์ชัน VCO ซึ่งมักใช้หลักการของ RC ออสซิลเลเตอร์ เช่น LM / μA / NE 565, CD

4046 , HC 4046 , NE 564 , XR/ICL 8038 , XR 2206 , MAX 038 ,.....วงจรรวมเหล่านี้ บางเบอร์จะให้สัญญาณออกเป็นพัลส์ หรือ พัลส์และสามเหลี่ยม หรือให้ทั้งรูปซายน์ , สามเหลี่ยม และพัลส์


ตัวอย่างของวงจร FM Modulation ในรูปที่ 2.11 Q1 เป็นวงจร LC ออสซิลเลเตอร์โดยใช้วาริแคป C_v เป็นส่วนหนึ่งของตัวอุปกรณ์ควบคุมความถี่ การเปลี่ยนแปลงค่าของ C_v ที่เกิดจากสัญญาณมอดคูเลตติ้ง $V_m(t)$ จะทำให้ความถี่ของการออสซิลเลทเปลี่ยนแปลงได้จากสัญญาณมอดคูเลตติ้ง และ Q2 จะทำหน้าที่เป็นบัฟเฟอร์

รูปที่ 2.11 (ก) Q1 เป็นวงจร โคลพิทส์ออสซิลเลเตอร์แบบเบสร่วม ค่าความถี่ของการออสซิลเลทจะขึ้นอยู่กับค่า $L1$, $C1$, $C2$, $C3$, $C4$, C_v และ C ภายในทรานซิสเตอร์ ในขณะที่ในรูปที่ 2.11 (ข) Q1 เป็นวงจร โคลพิทส์ออสซิลเลเตอร์แบบคอลเลคเตอร์ร่วม ค่าความถี่จะขึ้นอยู่กับ $L1$, $C1$, $C2$, $C3$, $C4$, $C5$, C_v และ C ภายในตัวทรานซิสเตอร์


กรณีของ FM แถบความถี่แคบ ($m_f \leq 0.25$) ค่าความถี่เบี่ยงเบนจะมีค่าไม่เกิน ± 5 kHz เราสามารถปรับค่าความถี่ของคริสตอลได้เล็กน้อย (ไม่เกิน 500 ppm) ในรูปที่ 2.11 (ก) โดยการต่อคริสตอลร่วมกับ LC , ($L1$, $C4$, C_v) เราสามารถใช้วงจร คริสตอลออสซิลเลเตอร์ทำงานเป็น NARRAW BAND FM MODULATION ได้



ก) Common Base Colpits VCO และ บัฟเฟอร์



ข) Common Collector colpits VCO และ บัฟเฟอร์



ค) Common Collector Voltage Controlled X-TAL Oscillator (VCXO) และ บัฟเฟอร์

รูปที่ 2.11 ตัวอย่างวงจร FM Modulation ที่ใช้ LC OSC เป็น VCO

83008

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 3


ทฤษฎีของเฟสล็อกคูลูป

เฟสล็อกคูลูปเป็นอุปกรณ์หรือวงจรที่ใช้ในการรักษาอัตราการเปลี่ยนแปลงเฟสของสัญญาณระหว่างเฟสของสัญญาณเอาต์พุตกับสัญญาณอินพุตให้มีค่าเท่ากัน โดยจะมีผลทำให้มีความถี่เท่ากัน โดยองค์ประกอบพื้นฐานของเฟสล็อกคูลูปมีอยู่สามส่วนคือ ตัวค้ำจับเฟส วงจรออสซิลเลเตอร์แบบควบคุมความถี่ด้วยแรงดันไฟฟ้า และส่วนของวงจรรองความถี่ต่ำผ่าน ซึ่งองค์ประกอบในแต่ละส่วนก็มีหลายแบบ ดังนั้นเมื่อนำองค์ประกอบดังกล่าวมาประกอบกันเป็นเฟสล็อกคูลูปก็จะได้เฟสล็อกคูลูปหลายแบบเช่นกัน ซึ่งในแต่ละแบบก็จะมีคุณสมบัติการทำงานที่แตกต่างกัน การศึกษาทำความเข้าใจจึงเป็นเรื่องจำเป็นที่จะทำให้สามารถเลือกใช้และออกแบบได้เหมาะสมกับการประยุกต์ใช้งาน


3.1 หลักการทำงานพื้นฐานของเฟสล็อกคูลูป

การทำงานของเฟสล็อกคูลูปในสภาวะล็อก คือ การที่ความถี่เอาต์พุตจากวงจรออสซิลเลเตอร์แบบควบคุมความถี่ด้วยแรงดันไฟฟ้ามีค่าเท่ากับความถี่อ้างอิงหรืออินพุตและอัตราการเปลี่ยนแปลงของเฟสอินพุตและเอาต์พุตเทียบกับเวลาจะมีค่าเท่ากัน พิจารณาถึงการเข้าสู่สภาวะล็อก พิจารณารูปที่ 3.1(ก) แสดงการเปรียบเทียบเฟส ระหว่าง เอาต์พุตจาก VCO กับเฟสของอินพุตอ้างอิงหรือคัล็อก จะเห็นว่าที่ขอบขาขึ้นของ V_{VCO} จะเกิดมี เฟสผิดพลาดขึ้นเป็นเวลา Δ เมื่อเทียบกับ V_{CK} และเราต้องการกำจัดความผิดพลาดนี้ออกไปโดย กำหนดให้ V_{cont} แรงดันอินพุตของ VCO โดยเมื่อ V_{cont} สูงขึ้นความถี่เอาต์พุตก็จะสูงขึ้นพิจารณา รูปที่ 3.1(ข) ความถี่ของ VCO เริ่มสูงขึ้นที่เวลา $t = t_1$ วงจรจะมีการเพิ่มของเฟสอย่างรวดเร็วจนถึงเวลา $t = t_2$ ความผิดพลาดของเฟสจะมีค่าเป็นศูนย์และ V_{cont} กลับเข้าสู่สภาวะแรกโดยเฟสของเอาต์พุตจาก VCO กับเฟสของอินพุตอ้างอิงหรือคัล็อกอินเฟสกัน

จากหลักการข้างต้นทำให้เราสามารถทราบได้ว่าวงจรเฟสล็อกคูลูปแบบง่ายนั้นประกอบด้วย ตัวค้ำจับเฟส (PD) และวงจรออสซิลเลเตอร์แบบควบคุมความถี่ด้วยแรงดันไฟฟ้า (VCO) ต่อกันในลักษณะป้อนกลับดังรูปที่ 3.2(ก) โดย PD จะเป็นตัวเปรียบเทียบเฟสระหว่าง V_{out} กับ V_{in} โดยจะให้ค่าแรงดันเฟสผิดพลาดออกมาไปปรับ VCO จนเฟสมีการปรับและเข้าสู่สภาวะล็อก



(ก)




(ข)

รูปที่ 3.1 การเข้าสู่สภาวะลอคของเฟสลอคคูล

(ก) เฟสเอท์พุดจาก VCO กับเฟสของอินพุท

(ข) การปรับเฟสของวงจรถูกำจัดเฟสผิดพลาด

อย่างไรก็ตามต้องมีการปรับปรุงวงจรรูปที่ 3.2(ก) เนื่องจาก เอท์พุดของ PD หรือ V_{PD} ประกอบด้วยส่วนของแรงดันดิซีและแรงดันเอซีที่มีความถี่สูง ดังนั้นเพื่อให้แรงดันอินพุทของ VCO มีเฉพาะส่วนของดิซี เพื่อให้ความถี่เอท์พุดออกมาตรงที่ตรงต้องการในวงจรความถี่ต่ำผ่านเข้าไประหว่างวงจรถูกำจัดเฟสผิดพลาดกับ VCO ดังรูปที่ 3.2(ข) เพื่อกำจัดส่วนที่มีความถี่สูงออกไปโดย LPF ที่ใส่เข้าไปจะต้องมีอัตราขยายเป็นหนึ่งที่มีความถี่ต่ำ



(ก)

(ข)

รูปที่ 3.2 องค์ประกอบของเฟสลอคคูล

(ก) องค์ประกอบที่ประกอบด้วย PD กับ VCO

(ข) องค์ประกอบที่ประกอบด้วย PD, VCO และ LPF


พิจารณารูปที่ 3.2(ก) เงื่อนไขวงจรภายใต้สภาวะลอคคือ $\phi_{out} - \phi_{in}$ จะต้องมีค่าคงที่ และมีขนาดเล็กและจะต้องไม่เปลี่ยนแปลงกับเวลา โดยสรุปจะได้ว่าเมื่อเฟสลอคคูลอยู่ในสภาวะลอคเฟส

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ของเอาท์พุทจาก VCO เมื่อเทียบกับอินพุทจะต้องมีค่าผิดพลาดเฟสเล็กน้อยแต่ความถี่ทั้งสองจะต้องเท่ากัน

3.2 ลักษณะสัญญาณของเฟสล็อกคูลูปในสภาวะล็อก

เมื่อวงจรเฟสล็อกคูลูปอยู่ในสภาวะล็อกรูปคลื่นสัญญาณในแต่ละจุดนั้นแสดงดังรูปที่ 3.3(ก) โดย V_{out} กับ V_{in} จะมีความต่างเฟสหรือเฟสผิดพลาดน้อยมากแต่ความถี่จะเท่ากัน โดย PD เป็นตัวสร้างพัลส์ที่เกิดจากค่าเฟสผิดพลาดของอินพุทกับเอาท์พุท และ LPF จะกรองเอาเฉพาะแรงดันที่เป็นดีซีคือ V_{PD} ป้อนให้กับ VCO โดยพัลส์ ขนาดเล็กใน V_{LPF} เรียกว่า ริปเปิล (Ripple) พิจารณารูปที่ 3.3(ก) พารามิเตอร์ที่ยังไม่ทราบค่าคือ ϕ_0 และระดับแรงดันดีซีของ V_{cont} สามารถหาค่าได้จากการพิจารณาโดยใช้กราฟแสดงคุณสมบัติของ PD และ VCO ดังแสดงในอยู่รูปที่ 3.3(ข) โดยถ้าเฟสล็อกคูลูปอยู่ในสภาวะล็อกแล้วความถี่ของอินพุทและเอาท์พุทจะมีค่าเท่ากัน โดย กำหนดให้มีค่าเท่ากับ ω_1 และทำให้แรงดันที่วงจร VCO ต้องการคือ V_1 ดังในรูปที่ 3.3(ก)



รูปที่ 3.3 รูปคลื่นสัญญาณของเฟสล็อกคูลูปในสภาวะล็อก

(ก) รูปคลื่นสัญญาณในแต่ละจุด

(ข) กราฟแสดงคุณสมบัติของ VCO และ PD

โดยขนาดแรงดัน V_1 ได้จากส่วนของ PD ซึ่งเกิดจากค่าความผิดพลาดเฟส 0 จากกราฟคุณสมบัติของ PD และ VCO จะได้ $\omega_{out} = \omega_0 + K_{vco} V_{cont}$ และ $V_{PD} = K_{PD} \Delta\phi$ ทำให้ได้

$$V_1 = \frac{\omega_1 - \omega_0}{K_{vco}} \quad (3.1)$$

$$\psi_0 = \frac{V_1}{K_{PD}} = \frac{\omega_1 - \omega_0}{K_{PD}K_{VCO}} \quad (3.2)$$

จากสมการที่ 3.2 ทำให้ทราบคุณสมบัติที่สำคัญสองประการ คือเมื่อความถี่อินพุตเกิดการเปลี่ยนแปลงจะทำให้เกิดความต่างเฟสหรือความผิดพลาดของเฟสขึ้น และค่าผิดพลาดของเฟสจะมีค่าต่ำเมื่อค่า $K_{PD} K_{VCO}$ ต้องมีค่าสูง โดย K_{PD} ก็คือ ค่าอัตราการขยายของวงจรถักจับเฟสหรือ PD และ K_{VCO} คือค่าอัตราการขยายของวงจรรอสซิลเลเตอร์แบบควบคุมความถี่ด้วยแรงดันไฟฟ้า


3.3 การพิจารณาสถานะชั่วขณะของเฟสล็อกคูปในสภาวะถ้อย

เมื่อวงจรถักจับเฟสอยู่ในสภาวะถ้อยแล้วเกิดการเปลี่ยนแปลงเฟสหรือความถี่ที่อินพุตจะทำการพิจารณาหาผลการตอบสนองของเฟสล็อกคูปว่าเป็นอย่างไร โดยจะพิจารณาเมื่อเกิดการเปลี่ยนแปลงของเฟสที่อินพุตก่อน โดยสมมติให้รูปแบบของอินพุตและเอาท์พุตเป็นดังนี้

$$V_m(t) = V_A \cos \omega_1 t \quad (3.3)$$

$$V_{out} = V_B \cos(\omega_1 t + \phi) \quad (3.4)$$

โดยที่ไม่พิจารณาความถี่ฮาร์โมนิกที่สูงและ ϕ_0 คือค่าความผิดพลาดเฟสคงที่ ที่พิจารณารูปที่ 3.4 จะเห็นว่าเฟสอินพุตมีการเปลี่ยนแปลงขึ้นในลักษณะเป็นขั้นคือ ϕ_1 และเกิดขึ้นที่เวลา $t = t_1$ จะทำให้เฟสที่อินพุตมีค่าเท่ากับ $\phi_m = \omega_1 t + \phi_1 u(t_2 + t_1)$ ณ เวลานี้เอาท์พุตของ LPF ยังไม่เพิ่มขึ้นทันทีทันใด และ VCO ยังคงออสซิลเลทที่ความถี่เดิมคือ




รูปที่ 3.4 ผลการตอบสนองของเฟสล็อกคูปเมื่อมีการเปลี่ยนแปลงของเฟสที่อินพุต

หลังจากนั้นค่าความต่างเฟสของอินพุตกับเอาต์พุตค่อย ๆ เพิ่มขึ้นทำให้พัลส์ขึ้นที่เอาต์พุตของ PD และส่งผลให้เกิด V_{LPF} เพิ่มขึ้นผลลัพธ์คือทำให้ความถี่ของ VCO เพิ่มขึ้นเพื่อพยายามลดค่าผิดพลาดของเฟสที่สถานะชั่วคราวนี้จะไม่เกิดการลอคขึ้น เนื่องจากค่าความผิดพลาดเฟสเปลี่ยนแปลงตามเวลา ภายหลังจากที่ความถี่ของ VCO เริ่มเปลี่ยนแล้วเฟสล็อกจะกลับสู่สถานะลอคตามเดิมโดย ω_{out} จะกลับมาเท่ากับ ω_1 นั่นคือ V_{LPF} และ $\phi_{out} - \phi_{in}$ จะกลับสู่ค่าเริ่มต้นตามเดิม โดยเมื่อลอปอยู่ ในสถานะสงบเอาต์พุตจะมีค่าเท่ากับ

$$V_{out}(t) = V_B \cos[\omega_1 t + \phi_0 + \phi_1 u(t - t_1)] \quad (3.5)$$

สิ่งที่สำคัญเมื่อลอปกลับเข้าสู่สถานะลอคคือพารามิเตอร์ทุกตัวจะกลับเข้าสู่สถานะเริ่มต้นทั้งหมด คือ $\phi_{out} - \phi_{in}$, V_{LPF} และค่าความถี่ของ VCO จะเท่ากับสถานะเริ่มต้น ต่อไปเป็นการพิจารณาผลการตอบสนองของเฟสล็อกเมื่อความถี่อินพุตเปลี่ยนแปลงชั่วคราว โดยอินพุตเพิ่มขึ้นจากความถี่เดิม $\Delta\omega$ ที่เวลา $t = t_1$ ดังแสดงในรูปที่ 3.5




รูปที่ 3.5 ผลตอบสนองของเฟสล็อกเมื่อมีการเปลี่ยนแปลงของความถี่ที่อินพุต

โดยความถี่เริ่มต้นของ VCO คือ ω_1 เมื่อความถี่อินพุตเปลี่ยน PD จะกำเนิดพัลส์โดยความกว้างค่อย ๆ เพิ่มมากขึ้นและ V_{LPF} จะมีค่าเพิ่มขึ้นจน ω_{out} เข้าใกล้ $\omega_1 + \Delta\omega$ หรือก็คือความถี่อินพุต โดยเอาต์พุตจาก PD จะมีค่าลดลง ภายใต้อาณัติสงบ ระดับแรงดันคิซีที่วงจรรองความถี่มีค่าเท่ากับ $(\omega_1 + \Delta\omega - \omega_0 / K_{vco})$ จะเห็นได้ว่าการเปลี่ยนแปลงของเฟสหรือความถี่ที่อินพุตจะนำมาซึ่งระดับแรงดันเพื่อควบคุมความถี่ VCO เพื่อลดค่าเฟสผิดพลาดลง

3.4 เสถียรภาพของเฟสล็อกคูลูปแบบพื้นฐาน

การพิจารณาเกี่ยวกับเสถียรภาพของเฟสล็อกคูลูปจะต้องทราบฟังก์ชันถ่ายโอนของระบบ ดังนั้น ต้องพิจารณาหา $\Phi_{out}(s)/\Phi_{in}(s)$ ทั้งแบบลูปเปิดและลูปปิด

พิจารณา $\Phi_{out}(s)/\Phi_{in}(s)$ เป็นตัวบอกให้ทราบถึงอะไรนั้นให้เปรียบเทียบกับฟังก์ชันถ่ายโอนของวงจรกรองความถี่อันดับหนึ่งอย่างง่ายคือ $V_{out}(s)/V_{in}(s)=1/(1+s/\omega_0)$ จกฟังก์ชันถ่ายโอน จะเห็นว่าถ้า V_{in} เปลี่ยนแปลงอย่างรวดเร็ว V_{out} ไม่สามารถที่จะตามอินพุตได้ตลอดย่านที่เปลี่ยนแปลงในทำเดียวกัน $\Phi_{out}(s)/\Phi_{in}(s)$ จะแสดงให้เห็นความสัมพันธ์ว่าเฟสของเอาต์พุตมีการเปลี่ยนแปลงไปกับเฟสของอินพุตอย่างไรเมื่อเฟสอินพุตมีการเปลี่ยนแปลงอย่างช้าหรือเร็ว การเปลี่ยนแปลงของเฟสกับเวลาแสดงดังรูปที่ 3.6 โดยรูปที่ 3.6(ก) เป็นการเปลี่ยนแปลงของเฟสอย่างช้า ๆ และรูปที่ 3.6(ข) เฟสมีการเปลี่ยนแปลงอย่างรวดเร็ว




รูปที่ 3.6 การเปลี่ยนแปลงของเฟสกับเวลา

(ก) การเปลี่ยนแปลงของเฟสอย่างช้า ๆ

(ข) การเปลี่ยนแปลงของเฟสอย่างรวดเร็ว

พิจารณา $\Phi_{out}(s)/\Phi_{in}(s)$ โดยทำการสร้างรูปแบบเชิงเส้นของเฟสล็อกคูลูปดังแสดงในรูปที่ 3.7



รูปที่ 3.7 รูปแบบเชิงเส้นของเฟสล็อกคูลูปชนิดที่หนึ่ง (type I PLL)

โดยพิจารณาจากรูป 3.7 ประกอบด้วยวงจร PD ซึ่งเอาต์พุตประกอบด้วยแรงดันคิซีมีค่า

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เท่ากับ $K_{PD}(\phi_{out} - \phi_{in})$ โดยความถี่สูงจะถูกกำจัดทิ้งโดยวงจรกรองความถี่ จะได้ฟังก์ชันถ่ายโอนของ PD ในรูปแบบวงจรถยาย ซึ่งมีค่าอัตราขยายเท่ากับ K_{PD} และวงจร LPF เป็นวงจรแบบอันดับหนึ่งอย่างง่ายมีฟังก์ชันถ่ายโอนคือ $1/(1+s/\omega_{LPF})$ ในส่วนวงจร VCO มีฟังก์ชันถ่ายโอนคือ $1/(1+s/\omega_{LPF})$ ส่วน Φ_{in} และ Φ_{out} คืออินพุตและเอาต์พุตเฟส ตัวอย่างเช่น ถ้าผลรวมของอินพุตเฟสเป็นฟังก์ชันแบบขั้นบันได คือ $\phi_{in}(t)$ นั่นคือ $\Phi_{in} = \phi_{in}/s$ จากรูปที่ 3.7 ฟังก์ชันถ่ายโอนของรูปเปิดคือ

$$H(s) = \frac{\phi_{out}(s)}{\phi_{in}(s)} \Big|_{open} \quad (3.6)$$

$$= K_{PD} \frac{1}{1 + \frac{s}{\omega_{LPF}}} \frac{K_{VCO}}{s} \quad (3.7)$$

จากสมการที่ 3.7 แสดงให้เห็นว่าตำแหน่งโพลของระบบอยู่ที่ $s = -\omega_{LPF}$ และ $s = 0$ โดยอัตราขยายรูปจะเท่ากับ $H(s)_{open}$ เพราะป้อนกลับแบบเต็มที่เฟคเตอร์การป้อนกลับเป็นหนึ่งโดยระบบที่มีโพลหนึ่งตัวที่จุดกำเนิดเรียกว่า "ชนิดที่หนึ่ง" (type 1)

ต่อไปพิจารณาหาฟังก์ชันถ่ายโอนของระบบปิด ซึ่งมีความสำคัญมากโดยเฟสล็อกจะเข้าสู่สภาวะล็อกเมื่อ Φ_{out} เปลี่ยนแปลงเข้าใกล้ Φ_{in} โดย S จะมีค่าเข้าใกล้ศูนย์ โดยฟังก์ชันถ่ายโอนของระบบปิดแสดงดังสมการที่ 3.8

$$H(s) \Big|_{close} = \frac{K_{PD} K_{VCO}}{\frac{s^2}{\omega_{LPF}^2} + s + K_{PD} K_{VCO}} \quad (3.8)$$

สิ่งที่เราต้องการคือ $H(s)_{open}$ จะต้องมีค่าเข้าใกล้หนึ่งเมื่อ S มีค่าเข้าใกล้ศูนย์นั่นก็คือ อัตราขยายของรูปมีค่าเป็นอนันต์ ภายใต้สภาวะดังกล่าวจะทำให้เฟสล็อกเข้าสู่สภาวะล็อก

จากสมการที่ 3.8 สามารถหาผลตอบสนองแบบขั้นบันได (step response) ของระบบชนิดที่หนึ่ง (type 1) ได้โดยการพิจารณาเปรียบเทียบกับทฤษฎีของระบบควบคุม (Control System) จากรูปแบบของสมการอันดับสองของระบบดังสมการที่ 3.9 นำมาเปรียบเทียบกับสมการที่ 3.8 เพื่อหาค่าพารามิเตอร์ต่างๆ ของระบบเพื่อวิเคราะห์ผลตอบสนองแบบขั้นบันไดของระบบแบบที่หนึ่ง (type 1)

$$H(s) = \frac{\omega_n^2}{s^2 + 2\zeta\omega_n s + \omega_n^2} \quad (3.9)$$

เมื่อ ω_n คือความถี่ธรรมชาติ (Natural frequency) และ ζ คือตัวประกอบการหน่วง (Damping factor) ซึ่งจากสมการที่ 3.8 ถ้าจัดให้อยู่ในรูปแบบมาตรฐานจะได้ค่าความถี่ธรรมชาติและค่าตัวประกอบการหน่วงคือ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$\omega_n = \sqrt{\omega_{LPF} K_{PD} K_{VCO}} \quad (3.10)$$

$$\zeta = \frac{1}{2} \sqrt{\frac{\omega_{LPF}}{K_{PD} K_{VCO}}} \quad (3.11)$$

$$s_{1,2} = -\zeta\omega_n \pm \sqrt{(\zeta^2 - 1)\omega_n^2} \quad (3.12)$$

$$s_{1,2} = (-\zeta \pm \sqrt{(\zeta^2 - 1)})\omega_n \quad (3.13)$$

โดยถ้า $\zeta > 1$ โพลทั้งสองเป็นจำนวนจริงซึ่งจะทำให้ระบบเกิดโอเวอร์แดมและในทางตรงกันข้ามถ้า $\zeta < 1$ โพลเป็นจำนวนจินตภาพจะได้ผลการตอบสนองของเอาต์พุตต่อความถี่อินพุตแบบซันบันไดโดย $\omega_n = \Delta\omega_{u(t)}$ ผลของเอาต์พุตคือ

$$\omega_{out}(t) = \left\{ 1 - e^{-\zeta\omega_n t} \left[\cos(\omega_n \sqrt{1 - \zeta^2} t) + \frac{\zeta}{\sqrt{1 - \zeta^2}} \sin(\omega_n \sqrt{1 - \zeta^2} t) \right] \right\} \Delta\omega_u(t) \quad (3.14)$$

$$= \left[1 - \frac{1}{\sqrt{1 - \zeta^2}} e^{-\zeta\omega_n t} \sin(\omega_n \sqrt{1 - \zeta^2} t + \theta) \right] \Delta\omega_u(t) \quad (3.15)$$

โดย ω_{out} คือผลการเปลี่ยนแปลงของความถี่เอาต์พุต และ θ มีค่าเท่ากับ

$$\theta = \sin^{-1} \sqrt{1 - \zeta^2} \quad (3.16)$$


รูปคลื่นเอาต์พุตแสดงดังรูปที่ 3.8 จะเห็นว่ามีส่วนประกอบของรูปคลื่นซายนโดยมีความถี่เท่ากับ

$$\omega = \omega_n \sqrt{1 - \zeta^2} \quad (3.17)$$

และขนาดของรูปคลื่นซายนดังกล่าวจะมีค่าลดลงด้วยค่าเวลาที่เท่ากับ $(\zeta\omega_n)^{-1}$ การเข้าสู่สภาวะสงบของเฟสล็อกคูลูปอย่างรวดเร็วมีความจำเป็นในการนำไปใช้งาน จากสมการที่ 3.15 ค่าของเอ็กซ์โปเนนเชียลจะลดลงสัมพันธ์กับค่าของเทอม $\zeta\omega_n$ โดยมีค่าเท่ากับ


$$\zeta\omega_n = \frac{1}{2} \omega_{LPF} \quad (3.18)$$

จากผลลัพธ์ที่ได้จะเห็นว่าจะต้องมีการเลือกระหว่างความสามารถเข้าสู่สภาวะสงบอย่างรวดเร็วกับแรงดันริบเบิลที่จะไปควบคุม VCO เช่น ถ้าต้องการให้ ω_{LPF} มีค่าต่ำเพื่อให้สามารถกำจัดความถี่สูงออกจากเอาต์พุต PD แต่มีค่าเวลาเข้าสู่สภาวะสงบ (Settling time) มาก



รูปที่ 3.8 การตอบสนองของเฟสล็อกคูลูปต่อการเปลี่ยนแปลงความถี่แบบขั้นบันได


การเลือกค่าของ ζ นั้นมีความสำคัญมาก ดังแสดงในรูปที่ 3.9 แสดงผลการตอบสนองเมื่อค่า ζ เปลี่ยนเป็นค่าหลายค่าโดยที่ ω_n มีค่าคงที่ โดยผลการตอบสนองจะไม่มีภาวะกระเพื่อมเมื่อค่าของ $\zeta < 1$ ดังนั้นการเลือก ζ จึงมีความสำคัญและนำมาซึ่งการต้องเลือกระหว่าง LPF และค่าเวลาเข้าสู่สภาวะสงบ (Settling time) และจากสมการที่ 3.2 ถ้าเราต้องการลดค่าความผิดพลาดเฟสให้น้อยลงจะต้องลดค่าของ K_{PD} K_{VCO} ลงแต่จากสมการที่ 3.11 จะทำให้ ζ เพิ่มขึ้นทำให้ระบบมีเสถียรภาพต่ำลง



รูปที่ 3.9 การตอบสนองของระบบเมื่อค่า ζ เปลี่ยนแปลง

สรุปแล้วคุณสมบัติของเฟสล็อกคูลูปชนิดที่หนึ่ง (type I PLL) จะต้องมี การเลือกระหว่างค่าเวลาเข้าสู่สภาวะสงบ (Settling time), แรงดันรีเซ็ตที่จะไปควบคุม VCO, ค่าผิดพลาดเฟสและเสถียรภาพของระบบ

การแสดงผลของระบบอาจแสดงได้ด้วยกราฟโพลพล็อตทั้งขนาดและความถี่ดังรูปที่ 3.10 โดยใช้สมการที่ 3.7




รูปที่ 3.10 กราฟโบลต์แสดงเสถียรภาพของ type I PLL

3.5 องค์ประกอบพื้นฐานของเฟสล็อกคูล

ตัวตรวจจับเฟส (Phase Detector)


ตัวตรวจจับเฟส (Phase Detector) หรือ PD คือวงจรที่เอาต์พุตเฉลี่ย V_{out} หรือ V_d มีขนาดสัมพันธ์กับความต่างเฟส $\Delta\phi$ ระหว่างสองอินพุต ในทางอุดมคติความสัมพันธ์ระหว่างเอาต์พุตเฉลี่ย V_{out} กับ $\Delta\phi$ จะมีลักษณะเป็นเชิงเส้นดังแสดงในรูปที่ 3.11



รูปที่ 3.11 คุณสมบัติของตัวตรวจจับเฟสในทางอุดมคติ

โดยเส้นตัดผ่านจุดกำเนิดที่ $\Delta\phi = 0$ และอัตราขยายของ PD คือความชันของเส้นกราฟคือ K_{PD} หน่วยคือ V/rad ตัวตรวจจับเฟสที่นิยมนำมาใช้ในงานดิจิทัลเฟสล็อกคูล คือ แบบเอ็กซ์คูซิฟ ออร์ แบบ J-K ฟลิปฟลอป และแบบเฟส-ความถี่


3.6 ตัวคักจับเฟสแบบเอ็กซ์คลูซีฟออร์



รูปที่ 3.12 ตัวคักจับเฟสแบบเอ็กซ์คลูซีฟออร์

ตัวคักจับเฟสแบบเอ็กซ์คลูซีฟออร์เป็นตัวคักจับเฟสแบบง่ายที่สุดโดยการใช้เอ็กซ์คลูซีฟออร์เกตซึ่งมีคุณสมบัติ คือถ้าสัญญาณอินพุตเหมือนกับเอาท์พุทจะเป็นศูนย์แต่ถ้าสัญญาณอินพุตต่างกัน จะได้เอาท์พุทเป็นหนึ่งหรือ เมื่ออินพุตมีความต่างเฟสกันจะได้เอาท์พุทสัมพันธ์กับอินพุตดังแสดงในรูปที่ 3.12

โดยสัญญาณในวงจรเฟสล็อกแบบดิจิทัลจะเป็นสัญญาณดิจิทัล ซึ่งกำหนดให้เป็นสัญญาณอินพุตทั้งสองคือ V_1 และ V_2 เป็นสัญญาณรูปคลื่นสี่เหลี่ยมที่สมมาตรจากรูปที่ 3.13 แสดงความแตกต่างของค่าผิดพลาดเฟส เมื่อค่าผิดพลาดเฟสเท่ากับศูนย์สัญญาณ V_1 และ V_2 จะต่างเฟสกัน 90 องศา ดังรูปที่ 3.13(ก) ดังนั้นสัญญาณเอาท์พุท V_d ซึ่งเป็นสัญญาณคลื่นสี่เหลี่ยมจะมีค่าเป็น 2 เท่าของสัญญาณอินพุตและค่า Duty Cycle ของสัญญาณ V_d จะมีค่าเท่ากับ 50 เปอร์เซ็นต์ เมื่อถูกกรองด้วยวงจรกรองความถี่จะพิจารณาเพียงค่าของ V_d ซึ่งแสดงได้โดยเส้นประดังรูป ดังรูปที่ 3.13(ก) ค่าเฉลี่ย V_d คือ V_d จะคิดตามหลักของค่าระดับลอจิกทั้งสอง โดยถ้าเอ็กซ์คลูซีฟออร์ถูกจ่ายกำลังโดยจ่ายกำลังไฟโดยแหล่งจ่ายไฟ 5 โวลต์ V_d จะมีค่าประมาณ 2.5 โวลต์ซึ่งค่าแรงดัน ณ จุดนี้จะเป็นจุดสงบของเอ็กซ์คลูซีฟออร์ และกำหนดให้ $V = 0$ V เมื่อสัญญาณเอาท์พุท V มีค่ามากกว่าสัญญาณอ้างอิง V ค่าเฟสผิดพลาด θ_c จะมีค่าไปในทางบวกซึ่งแสดงดังรูปที่ 3.13(ข) โดย ค่า duty cycle จะมีค่ามากกว่า 50 เปอร์เซ็นต์ค่าของ V_d เฉลี่ยก็จะมีค่าเป็นบวก ซึ่งแสดงดังเส้นประในสัญญาณ V_d




รูปที่ 3.13 สัญญาณของตัวคักจับเฟสแบบเอ็กซ์กูลชีฟออร์

(ก) สัญญาณค่าเฟสผิดพลาดเท่ากับศูนย์

(ข) สัญญาณค่าเฟสผิดพลาดมีค่าเป็นบวก

สรุปได้ว่าค่าเฉลี่ยของ V_d จะมีค่ามากที่สุดเมื่อค่าเฟสผิดพลาด $\theta_c = 90$ องศาและมีค่าน้อยสุดเมื่อค่าเฟสผิดพลาด $\theta_c = -90$ องศา ซึ่งจะได้กราฟคุณสมบัติดังรูปที่ 3.14 ค่าเอาต์พุต V_d เฉลี่ยของเอ็กซ์กูลชีฟออร์จะอยู่ในรูปฟังก์ชันสามเหลี่ยมของค่าเฟสผิดพลาด โดยช่วงค่าเฟสผิดพลาดคือ $-90 < \theta_c < 90$ จะเป็นตัวบังคับ ดังนั้นจึงสามารถกำหนดค่า V_d เฉลี่ยได้เป็นสมการที่ 3.19

$$V_d = K_d \theta_c \quad (3.19)$$



รูปที่ 3.14 กราฟคุณสมบัติค่าเอาต์พุต V_d เฉลี่ยของเอ็กซ์กูลชีฟออร์


ในกรณีของชุดเปรียบเทียบแบบเอ็ชคู่ชี่ฟออร์ค่าเกินของตัวดักจับเฟส K_d จะเป็นค่าคงที่เมื่อกำหนดให้แรงดันของแหล่งจ่ายไฟที่จ่ายให้กับเอ็ชคู่ชี่ฟออร์ คือ V_{DD} และศูนย์โดยกำหนดระดับลอจิก คือ V_{DD} และศูนย์ ดังนั้น K_d จะมีค่าดังสมการที่ 3.20

$$K_d = \frac{V_{DD}}{\pi} \tag{3.20}$$


คุณสมบัติโดยสรุปของตัวดักจับเฟสแบบเอ็ชคู่ชี่ฟออร์เมื่อนำมาใช้ในเฟสล็อกคูลป

1. ขณะยังไม่มีสัญญาณอินพุตเข้ามาเอาท์พุตของเอ็ชคู่ชี่ฟออร์จะมีค่าเท่ากับ $V_{DD} / 2$ ทำให้เฟสล็อกคูลปทำงานอยู่ที่ความถี่กลาง
2. เมื่ออยู่ในสภาวะลอคเอาท์พุตของเอ็ชคู่ชี่ฟออร์จะมีค่า Duty Cycle 50 เปอร์เซ็นต์ดังนั้น VCO ที่ใช้งานร่วมกันจะต้องให้เอาท์พุตที่มีค่า Duty Cycle เท่ากับ 50 เปอร์เซ็นต์ด้วย
3. ดักจับเฟสแบบเอ็ชคู่ชี่ฟออร์สามารถลอคที่ความถี่ฮาร์โมนิกได้ดังนั้น พยายามอย่าใช้งานที่ความถี่ซึ่งมีค่าความถี่ฮาร์โมนิกของสัญญาณตรงกับย่านความถี่ของ VCO

3.7 ตัวดักจับเฟสแบบ J-K ฟลิปฟลอป




รูปที่ 3.15 ตัวดักจับเฟสแบบ J-K ฟลิปฟลอป



รูปที่ 3.16 สัญญาณของตัวดักเฟสแบบ J-K ฟลิปฟลอป

- (ก) สัญญาณค่าเฟสผิดพลาดเท่ากับศูนย์
- (ข) สัญญาณค่าเฟสผิดพลาดมีค่าเป็นบวก

J-K ฟลิปฟลอป จะทำงานโดยเมื่อขา J อินพุต ถูกกระตุ้นทำให้สถานะของฟลิปฟลอปเป็นสถานะ 1 ($Q=1$) และที่ขา K อินพุตถูกกระตุ้นทำให้สถานะฟลิปฟลอปเป็นสถานะ 0 ($Q=0$) ดังรูป 3.16 (ก) ซึ่งแสดงรูปสัญญาณของ JK ฟลิปฟลอปในกรณี $\theta_c = 0$ เมื่อไม่มีค่าเฟสผิดพลาด V_1 และ V_2 จะมีเฟสตรงข้ามกัน ค่าเอ้าท์พุท V_d จะมีค่าเป็นค่าสัญญาณสี่เหลี่ยมสมมาตร โดยมีคาบเหมือนกับความถี่อ้างอิง ซึ่งในสถานะนี้ V_d เฉลี่ยจะมีค่าเท่ากับศูนย์ ถ้าค่าเฟสผิดพลาดมีค่าไปในทางบวก ดังรูป 3.16(ข) ค่า Duty Cycle การทำงานของ V_d จะมีค่ามากกว่า 50% และ V_d จะมีค่าเป็นบวก และ V_d จะมีค่าสูงสุดเมื่อค่าเฟสผิดพลาดมีค่าเท่ากับ 180 องศา และมีค่าต่ำสุดเมื่อเฟสผิดพลาดมีค่า -180 องศา ถ้ารูปกราฟของ V_d ต่อ θ_c ซึ่งแสดงดังรูปที่ 3.17



รูปที่ 3.17 กราฟคุณสมบัติค่าเอ้าท์พุท V_d เฉลี่ยของ J-K ฟลิปฟลอป

โดยมีคุณลักษณะเป็นฟังก์ชันเส้นตรง และมีช่วงผิดพลาดเฟสเท่ากับ $-180^\circ < \theta_c < 180^\circ$ ค่าเฉลี่ยสัญญาณ V_d ที่มีผลต่อ θ_c สามารถกำหนดได้จาก

$$\overline{V_d} = K_d \theta_c \quad (3.21)$$

และค่าอัตราขยายของตัวคักเฟสแบบ J-K ฟลิปฟลอป K_d จะมีค่าดังสมการ 3.25


$$K_d = \frac{V_{DD}}{2\pi} \quad (3.22)$$

3.8 ตัวคักจับเฟสแบบเฟส-ความถี่

ตัวคักจับเฟสแบบเฟส-ความถี่ เป็นตัวจับเฟสที่เปรียบเทียบความแตกต่างทั้งความถี่และเฟสของอินพุตกับเอ้าท์พุท จากที่ ได้กล่าวมาแล้วในหัวข้อของเฟสล็อกแบบเอ้าท์พุทเป็นแหล่งจ่ายกระแสคักที่ เมื่อเฟสล็อกทำงานที่สถานะเริ่มต้นหรือเมื่อจ่ายไฟเลี้ยงให้วงจร ความถี่เอ้าท์พุทอาจอยู่ห่างจากความถี่อินพุตมากสถานะนี้เฟสล็อกไม่สามารถเข้าสู่สภาวะล็อกได้ ดังนั้นจึงมีการเพิ่ม

ตัวตรวจจับความถี่เพิ่มเข้ามา โดยเมื่อเกิดสถานะที่ความถี่เอาต์พุตห่างจากอินพุตจะเกิดแรงดันขึ้นมาควบคุมความถี่เอาต์พุตให้มีค่าเข้าใกล้อินพุต และต่อมาจากนั้นตัวตรวจจับเฟสความถี่จะทำงานเหมือนตัวตรวจจับเฟสและดำเนินกระบวนการให้เข้าสู่สภาวะล๊อค

หลักการการทำงานของตัวตรวจจับเฟสความถี่ แสดงดังรูปที่ 3.18 โดยจากรูปอินพุตของวงจรจะมีสองอินพุต A และ B โดยตัวตรวจจับเฟสจะตรวจจับที่ขอบขาขึ้นหรือลงของพัลส์เท่านั้น และจะแสดงผลออกมาที่เอาต์พุต โดยถ้ากำหนดสภาวะเริ่มต้น $Q_A = Q_B = 0$ หลังจากนั้นเฟสอินพุต A นำหน้าอินพุต B จะทำให้เอาต์พุต $Q_A = 1$, $Q_B = 0$ และจะอยู่ในสภาวะนี้ตลอดจนกระทั่งอินพุต B มีค่าระดับลอจิกสูง ที่สภาวะนี้ Q_A จะกลับสู่ค่าศูนย์ดังแสดงในรูป 3.18




รูปที่ 3.18 หลักการของตัวตรวจจับของเฟส - ความถี่

(ก) สัญญาณเอาต์พุตเมื่ออินพุตมีเฟสต่างกัน

(ข) สัญญาณเอาต์พุตเมื่ออินพุตมีความถี่ต่างกัน


โดยรูปที่ 3.18(ก) อินพุตทั้งสองมีความถี่เท่ากันแต่เฟสของอินพุต A นำหน้า B จะทำให้ได้พัลส์เอาต์พุต Q_A ออกมาโดยมีความกว้างเท่ากับช่วงของความต่างเฟส $\phi_A - \phi_B$ โดย Q_B ยังคงเป็นศูนย์และรูปที่ 3.18(ข) เมื่อความถี่ของอินพุต A มากกว่าอินพุต B จะทำให้ได้พัลส์เอาต์พุต Q_A ออกมาและ Q_B ยังคงเป็นศูนย์ ในทางตรงกันข้ามถ้าเฟสอินพุต A ล้าหลัง B หรือความถี่ของอินพุต A น้อยกว่าอินพุต B จะได้พัลส์เอาต์พุต Q_B ออกมาโดย Q_A ยังคงเป็นศูนย์โดยระดับดีซีของอินพุต A น้อยกว่าอินพุต B จะได้พัลส์เอาต์พุต Q_B ออกมาโดย Q_A ยังคงเป็นศูนย์โดยระดับดีซีของ Q_A และ Q_B จะเป็นตัวบอกให้ทราบถึง $\phi_A - \phi_B$ หรือ $\omega_A - \omega_B$ โดยเอาต์พุต Q_A และ Q_B เรียกว่า “up” และ “down”

จากคุณสมบัติของตัวดักจับเฟส - ความถี่ดังกล่าวสามารถที่จะสร้างตัวดักจับเฟส - ความถี่ได้โดยการใช้ D ฟลิปฟลอปมาสร้างเป็นวงจรดังรูปที่ 3.19 โดยเอาท์พุทจะมีคุณสมบัติเหมือนตัวดักจับเฟส-ความถี่



รูปที่ 3.19 การสร้างตัวดักจับเฟสแบบเฟส-ความถี่โดยใช้ D ฟลิปฟลอป

พิจารณาตัวดักจับเฟสแบบเฟส-ความถี่จะเห็นว่าเอาท์พุทจะมีสองจุดจะต้องมีการรวมเอาท์พุทเป็นจุดเดียวกันไปจับวงจรกรองความถี่ โดยการรวมมีอยู่ด้วยกันสองวิธีคือ แบบแรกใช้เป็นกระแสแหล่งจ่ายกระแสที่ดังได้กล่าวถึงแล้วในหัวข้อเฟสล็อกแบบเอาท์พุทเป็นแหล่งจ่ายกระแสที่ แบบที่สองใช้เป็นตัวดักจับเฟสแบบสามสถานะ ซึ่งแบบนี้จะมีข้อเสียคือ ถ้าแหล่งจ่ายไฟเลี้ยงไม่คงที่มีริบเบิลจะทำให้ระบบไม่มีเสถียรภาพ โดยตัวดักจับเฟสแบบเอาท์พุทสามสถานะแสดงดังรูปที่ 3.20



รูปที่ 3.20 ตัวดักจับเฟสแบบเฟสความถี่กับเอาท์พุทแบบสามสถานะ

โดยวงจรประกอบด้วย D-ฟลิปฟล็อป มีเอาต์พุตคือ UP และ DN

UP = 0, DN = 0

UP = 1, DN = 0

UP = 0, DN = 1

UP = 1, DN = 1


เมื่อใส่ AND เกทเข้าไปจะทำให้สภาวะ UP = 1, DN = 1 หายไปเพราะเอาต์พุตของ AND เกทจะไปรีเซตฟลิปฟล็อปทั้งสอง ดังนั้นสภาวะของวงจะเหลือเท่ากับ 3 โดยกำหนดมีสัญลักษณ์คือ -1, 0 และ +1 คือ

DN = 1 , UP = 0 ; state = -1

UP = 0 , DN = 0 ; state = 0

UP = 1 , DN = 0 ; state = +1


การแสดงสภาวะของตัวดักจับเฟสจะกำหนดได้จากสภาวะชั่วขณะของสัญญาณ V_1 และ V_2 ซึ่งแสดงดังรูปที่ 3.21 สภาวะบวกของ V_1 จะมีผลให้ตัวดักจับเฟสเปลี่ยนสภาวะไปเป็นสภาวะที่สูงกว่า เว้นเสียแต่ว่าได้อยู่ในสภาวะ +1 แล้ว ในทำนองเดียวกันสภาวะของ V_2 จะมีผลให้ตัวดักจับเฟสเปลี่ยนสภาวะไปเป็นสภาวะที่ต่ำกว่า เว้นเสียแต่ว่าได้อยู่ในสภาวะ -1 แล้ว เมื่อตัวมีสภาวะ +1 V_2 จะมีค่าเป็นบวก และเมื่อมีสภาวะเป็น -1 V_2 จะมีค่าเป็นลบ และเมื่ออยู่ในสภาวะศูนย์ V_2 จะมีค่าเป็นศูนย์



รูปที่ 3.21 สภาวะของตัวดักจับเฟสแบบเฟส - ความถี่

แต่ในความเป็นจริงสัญญาณที่ใช้เป็นแบบไบนารี ดังนั้นสภาวะ $V_d = 0$ จะกำหนดให้เป็นความต้านทานสูง ซึ่งวงจรในเส้นประของรูปที่ 3.20 แสดงการกำเนิดสัญญาณ V_d เมื่อสัญญาณ UP เป็นค่าสูง P แชนแนลมอสจะนำกระแส ดังนั้น V_d จะมีค่าเท่ากับแหล่งจ่ายแรงดัน V_{DD} เมื่อ DN เป็นค่าสูง N แชนแนลมอสจะนำกระแส ดังนั้น V_d จะมีค่าเท่ากับกราวด์ แต่ถ้าสัญญาณทั้งสองเป็นค่าสูงมอส ทั้งสองจะไม่นำกระแส ค่าสัญญาณ V_d จะเสมือนกับว่าไม่มี คือเป็นค่าความต้านทานสูง โดยถ้าตัวดักจับเฟสแบบเฟส-ความถี่ทำงานจะได้รูปสัญญาณดังรูปที่ 3.22


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3.22 สัญลักษณ์ของตัวคักจับเฟสแบบเฟส- ความถี่

- (ก) สัญลักษณ์ค่าเฟสผิดพลาดเท่ากับศูนย์
- (ข) สัญลักษณ์ค่าเฟสผิดพลาดมีค่าเป็นบวก
- (ค) สัญลักษณ์ค่าเฟสผิดพลาดมีค่าเป็นลบ

ซึ่งในรูปที่ 3.22(ก) แสดงในกรณีค่าเฟสผิดพลาดเท่ากับศูนย์ ซึ่งจะถูกกำหนดให้อยู่ในสถานะศูนย์ สัญลักษณ์ V_1 และ V_2 จะมีค่าเฟสเท่ากัน สัญลักษณ์ขอบขาขึ้นของ V_1 และ V_2 มีช่วงเวลาเท่ากัน ดังนั้นจึงไม่มีสัญญาณด้านเอ้าท์พุท ในรูป 3.22(ข) เมื่อ V_1 นำหน้า V_2 ตัวคักจับเฟสแบบเฟส-ความถี่ จะเปลี่ยนสถานะระหว่าง 0 กับ +1 โดยถ้า V_1 ล้าหลัง V_2 ดังรูปที่ 3.22(ค) ตัวคักจับเฟสแบบเฟส-ความถี่ จะเปลี่ยนสถานะระหว่าง -1 กับ 0 ถ้าพิจารณารูปที่ 3.22(ข) และ (ค) ค่า V_d จะมีค่ามากที่สุดเมื่อเฟสผิดพลาดมีค่าบวกและเข้าใกล้มุม 360 องศา และ V_d จะมีค่าน้อยที่สุดเมื่อค่าเฟสผิดพลาดมีค่าบวกและเข้าใกล้มุม 360 องศา และ V_d จะมีค่าน้อยที่สุดเมื่อค่าลบและเข้าใกล้มุม -360 องศา ถ้าพล็อตกราฟเฉลี่ยของความสัมพันธ์ระหว่างสัญญาณ V_d กับค่าเฟสผิดพลาด $360^\circ \theta_e$ จะได้ฟังก์ชันพื้นเลื่อย ดังรูปที่ 3.23



รูปที่ 3.23 กราฟคุณสมบัติค่าเอาต์พุต V_d เฉลี่ยของตัวตรวจจับเฟสแบบเฟส-ความถี่ ซึ่งจากรูปจะแสดงค่าเฉลี่ยของสัญญาณเอาต์พุตที่ได้จากค่าเฟสผิดพลาดมากกว่า 2π และน้อยกว่า -2π เมื่อค่าเฟสผิดพลาดมีค่าถึง 2π สัญญาณเอาต์พุตจากค่าสูงสุดก็จะมีค่าเริ่มที่ศูนย์ใหม่ซึ่งจะเห็นได้ว่าคุณสมบัติของรูปสัญญาณเป็นลักษณะคาบเวลา โดยมีคาบเวลาเท่ากับ 2π ในทางกลับกันค่าสัญญาณเอาต์พุตจะมีค่าน้อยสุด เมื่อค่าเฟสผิดพลาดมีค่าถึง -2π โดยเมื่อค่าเฟสผิดพลาดอยู่ใน $-2\pi < \theta_e < 2\pi$ ค่าเฉลี่ยของสัญญาณเอาต์พุต V_d คือ

$$V_d = K_d \theta_e \tag{3.23}$$

และค่าอัตราขยาย K_d ของตัวตรวจจับเฟสแบบเฟส-ความถี่แบบเอาต์พุตสามสถานะมีค่าดังสมการ

$$K_d = \frac{V_{DD}}{4\pi} \tag{3.24}$$


และค่าอัตราขยาย K_d ของตัวตรวจจับเฟสแบบเฟส-ความถี่แบบเอาต์พุตเป็นแหล่งจ่ายกระแสคงที่ ดังได้ว่าในหัวข้อเฟสล็อกแบบเอาต์พุตเป็นแหล่งจ่ายกระแสคงที่ มีค่าสมการ

$$K_d = \frac{I_p}{2\pi} \tag{3.25}$$

3.9 วงจรกรองความถี่ต่ำผ่าน

วงจรกรองความถี่ต่ำผ่านแบบพาสซีฟ ลีด-แล็ก

รูปวงจรถ่ายพาสซีฟ ลีด-แล็ก ฟิเตอร์แสดงในรูปที่ 3.24



รูปที่ 3.24 พาสซีฟลีด แล็กฟิเตอร์ออคเกอร์ที่2

มีฟังก์ชันถ่ายโอนเป็น

$$F(s) = \frac{1 + s(\tau_2 + \tau_3)}{1 + s(\tau_1 + \tau_2 + \tau_3) + s^2 \tau_1 \tau_3} \quad (3.26)$$

โดยที่ $\tau_1 = R_1 C_1, \tau_2 = R_2 C_1, \tau_3 = R_2 C_2$ โพลและซีโรของฟังก์ชันถ่ายโอนรูปเปิดเฟสคือกลุ่ม $G(s)$ สามารถเขียนสมการได้เป็น

$$F(s) = \frac{1 + sT_2}{(1 + sT_1)(1 + sT_3)} \quad (3.27)$$

สมการฟังก์ชันถ่ายโอนของรูปเปิดเฟสคือกลุ่มออดเดอร์ที่ 3 จะกลายเป็น


$$G(s) = \frac{K_o K_d}{Ns} = \frac{1 + sT_2}{(1 + sT_1)(1 + sT_3)} \quad (3.28)$$

3.10 วงจรออสซิลเลเตอร์

วงจรออสซิลเลเตอร์มักถูกรวมเป็นองค์ประกอบหนึ่งของระบบอิเล็กทรอนิกส์มีการประยุกต์ใช้งานในการกำเนิดสัญญาณนาฬิกาให้แก่ไมโครโปรเซสเซอร์ไปจนถึงการสร้างสัญญาณคลื่นพาห์ให้แก่ระบบโทรศัพท์เซลล์ลาร์ และวงจรออสซิลเลเตอร์ ถูกใช้เสมอกับระบบเฟสล็อก (Phase locked system) ในกระบวนการขั้นสูง (high-performance) วงจรออสซิลเลเตอร์จะถูกออกแบบโดยใช้เทคโนโลยีของซิมอส

หลักการพื้นฐานของวงจรออสซิลเลเตอร์

วงจรออสซิลเลเตอร์จะผลิตเอาต์พุตพัลส์ออกมาโดยปกติอยู่ในรูปแบบแรงดัน โดยวงจรไม่จำเป็นต้องมีการป้อนอินพุต วงจรผลิตเอาต์พุตออกมาอย่างต่อเนื่องและไม่จำกัด ระบบที่มีการป้อนกลับแบบ (negative feedback) สามารถที่จะออสซิลเลทได้โดยการการออกแบบให้วงจรขยายที่ไม่ดี (badly-designed feedback amplifier) ระบบที่มีการป้อนกลับแบบลบแสดงดังรูปที่ 3.25



รูปที่ 3.25 ระบบที่มีการป้อนกลับแบบลบ

จากรูป 3.27 สมมุติค่าของ β คือค่าคงที่และจะมีค่าเท่ากับหนึ่งถ้าระบบมีการป้อนกลับแบบเต็มที่ได้โดยฟังก์ชันถ่ายโอนของระบบปิดคือ

$$\frac{Y(s)}{X(s)} = \frac{H(s)}{1 + \beta H(s)} \quad (3.29)$$


จากสมการ ถ้าระบบมีค่า $\beta_{H(s=j\omega_1)} = -1$ จะมีผลทำให้อัตราขยายของระบบมีค่านันต์ วงจรจะทำการขยายสัญญาณรบกวนภายในตัวมันเอง (own noise) จนเริ่มเข้าสู่การออสซิลเลท หรือ อากล่าว่า $\beta_{H(j\omega_1)} = -1$ จะทำให้วงจรเกิดการออสซิลเลทที่ความถี่ ω_1 รูปแบบของ $\beta_{H(j\omega_1)} = -1$ สามารถเขียนได้อีกแบบหนึ่งคือ

$$\beta H(j\omega_1) = |\beta H(j\omega_1)| e^{\angle \beta H(j\omega_1)} \quad (3.30)$$

ดังนั้นเงื่อนไขที่ทำให้วงจรเกิดการออสซิลเลทหรือทำให้ $\beta_{H(j\omega)} = -1$ มีสองเงื่อนไขคือ

1. $|\beta_{H(j\omega_1)}| = 1$
2. $\angle \beta_{H(j\omega_1)} = 180^\circ$


โดยถ้าทั้งสองเงื่อนไขเกิดขึ้นพร้อมกันวงจรจะเกิดการออสซิลเลท นอกจากการพิจารณาด้วยเงื่อนไขข้างต้นแล้วการพิจารณาว่าวงจรเกิดการออสซิลเลทหรือไม่นั้นยังสามารถพิจารณาได้จากกราฟโบดพล็อตของระบบ (Bode plot) โดยจะเป็นการนำอัตราขยายระบบในหน่วยของเดซิเบลมาพล็อตกับความถี่ ω ต่างๆ กันจะได้การอัตราขยายที่ความถี่ต่างกันมีขนาดต่างกันโดยปกติเมื่อความถี่สูงขึ้นอัตราขยายจะตกลงเนื่องจากโพลของระบบเราสนใจอัตราขยายเมื่อออกมาที่ศูนย์เดซิเบลหรือก็คือที่ขนาดของ $|\beta_{H(j\omega)}| = 1$ แล้วพิจารณาเฟสของระบบโดยการพล็อตเฟสดำตำแหน่งดังกล่าวมีเฟสถึง 180° วงจรจะเกิดการออสซิลเลทแสดงดังรูปที่ 3.26



รูปที่ 3.26 โบดพล็อตระหว่างระบบที่เกิดการออสซิลเลทกับระบบที่มีเสถียรภาพ

การพิจารณาลักษณะการออสซิลเลทของวงจรพิจารณาจากตำแหน่งของโพลของระบบปิด (closed-loop system) ในระบบเชิงซ้อน (complex plane) เราสามารถเขียนตำแหน่งของโพลในรูป $S_1 = j\omega_p + \sigma_p$ และผลของอิมพัลส์ของระบบอยู่ในเทอม $\exp(j\omega_p + \sigma_p)t$ ฟังก์ชันถ่ายโอนของระบบปิดถ้าค่าของ σ_p ตกลงอยู่ทางฝั่งขวาของระนาบและค่าของ $\sigma_p > 0$ ระบบดังกล่าวจะเกิดการออสซิลเลทแสดงในคาบของเวลาจะเห็นว่าสัญญาณค่อยๆ เพิ่มขึ้นอย่างเอกโปเนนเชียล และท้ายสุดจะถูกจำกัดด้วยไฟเลี้ยงของวงจรแสดงดังรูปที่ 3.27(ก) และถ้า $\sigma_p = 0$ ระบบก็จะออส


ซิลเลทเช่นกันแต่ช่วงสัญญาณจะถูกจำกัดแสดงดังรูปที่ 3.27(ข) แต่ถ้าตำแหน่งของ S_p ตกมาอยู่ทางฝั่งซ้ายของระนาบในคาบของเวลาจะเห็นว่าค่าสัญญาณจะค่อยๆ ลดลงอย่างเอกโปเนนเชียลและนี่เป็นศูนย์ในที่สุดก็คือระบบจะไม่เกิดออสซิลเลทถ้าตำแหน่งของ S_p ถ้าตำแหน่งตกลงมายังฝั่งซ้าย แสดงดังรูปที่ 3.27(ค)



รูปที่ 3.27 ผลของตำแหน่งโพลและรูปแบบการออสซิลเลท
 (ก) ระบบที่ไม่เสถียรภาพขนาดการออสซิลเลทเพิ่มขึ้น
 (ข) ระบบที่ไม่เสถียรภาพขนาดการออสซิลเลทคงที่
 (ค) ระบบที่มีเสถียรภาพการออสซิลเลทลดลงเป็นศูนย์

วงจรรอสซิลเลเตอร์แบบควบคุมความถี่ด้วยแรงดันไฟฟ้า (Voltage-Control Oscillator)

การนำวงจรรอสซิลเลเตอร์ไปใช้งานส่วนมากมักต้องการให้สามารถปรับจูนความถี่ได้ โดยความถี่เอาต์พุตเป็นฟังก์ชันของการควบคุมที่อินพุต โดยมากจะเป็นการควบคุมด้วยแรงดันไฟฟ้าโดยวงจรควบคุมความถี่ด้วยแรงดันไฟฟ้า ในอุดมคติความสัมพันธ์ระหว่างแรงดันอินพุตความถี่เอาต์พุตต้องเป็นเชิงเส้นดังรูปที่ 3.28



รูปที่ 3.28 สมบัติของวงจรรอสซิลเลเตอร์แบบควบคุมความถี่ด้วยแรงดันไฟฟ้าจากรูปจะได้ว่า

$$\omega_{out} = \omega_0 + K_{VCO} V_{cont} \quad (3.31)$$

โดย ω_0 คือความถี่เมื่อ $V_{cont} = 0$ และ K_{VCO} คืออัตราการขยายของวงจรมีหน่วยเป็น rad/s/V และ $\omega_2 - \omega_1$ เรียกว่า "ย่านการจูน" (tuning range)

บทที่ 4


AT89C 4051 ไมโครคอนโทรลเลอร์

ไมโครคอนโทรลเลอร์ตระกูล MCS-51 ที่ใช้ในโครงงานนี้ จะอ้างอิงถึง ไมโครคอนโทรลเลอร์ในอนุกรม AT89C×051 ซึ่งมีหน่วยความจำภายในเป็นแบบแฟลช (flash memory) ของ Atmel Corporation มีเบอร์หลักๆคือ AT89C2051 และ AT89C4051 ซึ่งทั้งสองเบอร์ มีความแตกต่างกันที่ความจุของหน่วยความจำโปรแกรม โดย AT89C2051 มีความจุ 2 กิโลไบต์ ในขณะที่ AT89C4051 มีความจุ 4 กิโลไบต์

4.1 คุณสมบัติของไมโครคอนโทรลเลอร์ MCS-51 อนุกรม AT89C×051

- เป็นไมโครคอนโทรลเลอร์ที่ใช้ซีพียูขนาด 8 บิต
- ภายในมีหน่วยความจำโปรแกรมเป็นแบบแฟลช สามารถลบและเขียนใหม่ได้พันครั้ง ความจุ 2 ถึง 4 กิโลไบต์ ขึ้นอยู่กับเบอร์ของไมโครคอนโทรลเลอร์
- หน่วยความจำข้อมูลพื้นฐานเป็นหน่วยความจำแบบแรม
- ขาพอร์ตเป็นแบบสองทิศทาง สามารถใช้งานเป็นได้ทั้งอินพุตและเอาต์พุต
- มีขาพอร์ตสำหรับต่อใช้งาน 15 ขา โดยแบ่งเป็นพอร์ต 1 (8 บิต : P1.0-P1.7) และพอร์ต 3 (7 บิต : P3.0-P3.5 และ P3.7)
- มีวงจรสื่อสารอนุกรมแบบฟูลดูเพล็กซ์
- ไทมเมอร์/เคาน์เตอร์ขนาด 16 บิต 2 ตัว
- สามารถรองรับแหล่งกำเนิดอินเตอร์รัปต์ได้ 6 ประเภท

ในรูปที่ 4-1 เป็นโครงสร้างพื้นฐานของไมโครคอนโทรลเลอร์ MCS-51 ในอนุกรม AT89C×051 จะเห็นได้ว่า เหมือนกับไมโครคอนโทรลเลอร์ตระกูล MCS-51 พื้นฐาน หากแต่แตกต่างกันที่หน่วยความจำโปรแกรมแบบแฟลชที่เพิ่มเติมเข้ามา และจำนวนขาพอร์ตที่น้อยกว่า



รูปที่ 4-1 โครงสร้างพื้นฐานของไมโครคอนโทรลเลอร์ MCS-51 แบบแฟลชในอนุกรม AT89C×051

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เบอร์ของไมโครคอนโทรลเลอร์	หน่วยความจำโปรแกรม	หน่วยความจำข้อมูล	จำนวนไทมเมอร์/เคาน์เตอร์ 16 บิต
AT89C2051	แบบแฟลช ขนาด 2 กิโลไบต์	แรม 128 ไบต์	2
AT89C4051	แบบแฟลช ขนาด 4 กิโลไบต์	แรม 128 ไบต์	2

ตารางที่ 4-1 รายละเอียดโดยสรุปบางส่วนของไมโครคอนโทรลเลอร์ AT89C×051 แบบแฟลชที่ Atmel ผลิตขึ้น

ในตารางที่ 4-1 แสดงรายละเอียดบางส่วนของไมโครคอนโทรลเลอร์ MCS-51 ในอนุกรม AT89C×051 ที่ Atmel ผลิตขึ้น และมีใช้งานอยู่ในปัจจุบัน

4.2 การจัดขาของไมโครคอนโทรลเลอร์ AT89C×051

ไมโครคอนโทรลเลอร์ MCS-51 ในอนุกรม AT89C×051 ทุกเบอร์จะมีสถาปัตยกรรมและขาใช้งานพื้นฐานเหมือนกัน ดังแสดงในรูปที่ 4-2 โดยมีรายละเอียดขึ้นต้น ดังนี้

ขา Vcc ใช้สำหรับต่อไฟเลี้ยง +5V

ขา GND เป็นขาราวด์ สำหรับต่อกับกราวด์ของระบบ

ขาพอร์ต 1 (P1.0-P1.7) มี 8 ขา แต่ละขาสามารถกำหนดให้เป็นได้ทั้งอินพุตและเอาต์พุตสำหรับใช้งานทั่วไป ถ้าหากต้องการกำหนดให้ขาพอร์ตใดเป็นอินพุต สามารถทำได้โดยการเขียนข้อมูล "1" ไปยังแต่ละบิตของพอร์ตที่ต้องการติดต่อด้วย

ขาพอร์ต 3 (P3.0-P3.5, P3.7) มี 7 ขา สามารถกำหนดให้เป็นได้ทั้งอินพุตและเอาต์พุตสำหรับใช้งานทั่วไป ถ้าหากต้องการกำหนดให้ขาพอร์ตใดเป็นอินพุต สามารถทำได้โดยการเขียนข้อมูล "1" ไปยังแต่ละบิตของพอร์ตที่ต้องการติดต่อด้วย ส่งผลให้ขาพอร์ตนั้นมีสถานะปล่อยลอย (float) จึงมีอินพุตอิมพีแดนซ์สูง สามารถใช้งานเป็นขาพอร์ตอินพุตได้ นอกจากนี้ขาพอร์ต 3 ยังเป็นขาที่มีหน้าที่การใช้งานพิเศษ ดังมีรายละเอียดขึ้นต้นต่อไปนี้

P3.0 ใช้เป็นขาอินพุตสำหรับรับข้อมูลจากการสื่อสารแบบอนุกรม หรือขา RxD

P3.1 ใช้เป็นขาอินพุตสำหรับส่งข้อมูลจากการสื่อสารแบบอนุกรม หรือขา TxD

P3.2 ใช้เป็นขาอินพุตรับสัญญาณอินเตอร์รัปต์จากภายนอกช่อง 0 หรือขา INTO

P3.3 ใช้เป็นขาอินพุตรับสัญญาณอินเตอร์รัปต์จากภายนอกช่อง 1 หรือขา INT1

P3.4 ใช้เป็นขาอินพุตสำหรับรับสัญญาณไทมเมอร์จากภายนอกช่อง 0 หรือขา T0

P3.5 ใช้เป็นขาอินพุตสำหรับรับสัญญาณอินเตอร์รัปต์จากภายนอกช่อง 1 หรือขา T1



P3.7 เป็นขาพอร์ตใช้งานทั่วไป

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สำหรับ P3.6 โดยแท้จริงแล้วใน AT89C×051 มีให้ใช้งาน เพราะ P3.6 เป็นเอาต์พุตของ โมดูลเปรียบเทียบแรงดันอนาล็อก (analog comparator) ที่มีอยู่ภายในตัว AT89C×051 ทุกตัว แต่ ต้องอ่านค่าด้วยซอฟต์แวร์ผ่านทางรีจิสเตอร์ ไม่มีการต่อขาออกมาให้ใช้งานภายนอก

ขารีเซต (Reset) ใช้ในการรีเซตการทำงานของไมโครคอนโทรลเลอร์ โดยในการป้อน สัญญาณเพื่อรีเซต สถานะที่ขานี้ต้องอยู่ในระดับรีเซตอย่างน้อย 2 แมกซ์ซีไนเซกิล โดยที่วงจรกำเนิด สัญญาณนาฬิกายังคงทำงานต่อเนื่องอย่างปกติ

ขา XTAL1 และ XTAL2 เป็นขาสำหรับต่อคริสตอลเพื่อสร้างสัญญาณนาฬิกาในการ กำหนดจังหวะการทำงานของไมโครคอนโทรลเลอร์




รูปที่ 4-2 รายละเอียดโครงสร้างและหลักการจัดขาของไมโครคอนโทรลเลอร์ AT89C×051 ของ Atmel

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


4.3 โครงสร้างและการทำงานของพอร์ต

ไมโครคอนโทรลเลอร์ AT89C×051 มีพอร์ตให้ใช้งาน 2 พอร์ตคือ พอร์ต 1 และพอร์ต 3 แต่ละพอร์ตมีขนาด 8 บิต แต่สำหรับพอร์ต 3 มีต่อให้ใช้งานทางฮาร์ดแวร์จริง 7 บิต เป็นพอร์ตแบบ 2 ทิศทาง กล่าวคือ สามารถเป็นได้ทั้งอินพุตสำหรับรับสัญญาณข้อมูลเข้าและเอาต์พุตสำหรับส่งสัญญาณข้อมูลออก ทุกพอร์ตของไมโครคอนโทรลเลอร์ AT89C×051 มีวงจรแลตซ์และวงจรขับตลอดจนบัฟเฟอร์อินพุต ดังแสดงให้เห็นในสถาปัตยกรรมรูปที่ 4-2

ในรูปที่ 4-3 เป็นวงจรของพอร์ต 1 วงจรแลตซ์ของแต่ละบิตในแต่ละพอร์ตก็คือวงจรดีฟลิปฟล็อป การอ่านค่าสถานะของพอร์ตและสถานะของวงจรแลตซ์สามารถกระทำได้อย่างอิสระด้วยสัญญาณที่แยกจากกัน นั่นคือ สัญญาณอ่านข้อมูลจากขาพอร์ต และสัญญาณอ่านข้อมูลจากวงจรแลตซ์ ส่วนการเขียนข้อมูลมายังพอร์ตต้องส่งสัญญาณมายังขา CLK ของดีฟลิปฟล็อปในขณะที่ข้อมูลจะผ่านมายังขาบัฟเฟอร์ข้อมูลภายในเข้าสู่ขา D ของดีฟลิปฟล็อป มีวงจรพูลอัพภายในของแต่ละบิตของพอร์ต สำหรับรายละเอียดของวงจรพูลอัพแสดงรูปที่ 4-4



รูปที่ 4-3 วงจรภายในของพอร์ต 1 ในไมโครคอนโทรลเลอร์ AT89C×051




วงจรพูลอัพประกอบด้วยเฟตชนิดพีแชนแนล 3 ตัวคือ PFET1-PFET3 โดย NFET1 จะทำงานเมื่อได้รับลอจิก "1" จากขา Q และหยุดทำงานเมื่อได้รับลอจิก "0" วงจรพูลอัพจะเริ่มค้นทำงานเมื่อ NFET1 ได้รับลอจิก "1" PFET1 จะทำงานนานประมาณ 2 คาบเวลาของสัญญาณนาฬิกาภายใน หลังจากที่เกิดการเปลี่ยนแปลงจากลอจิก "0" เป็นลอจิก "1" ในขณะที่ PFET1 ทำงานจะทำให้ PFET3 ทำงานตามไปด้วย ทำให้เกิดการพูลอัพขาพอร์ต

รูปที่ 4-4 วงจรพูลอัพภายในพอร์ต 1 และ 3 ของไมโครคอนโทรลเลอร์ AT89C×051

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4.5 การใช้งานเป็นพอร์ตเอาต์พุต

โดยปกติแล้ว ขาพอร์ตจะกำหนดให้มีลักษณะเป็นเอาต์พุตอยู่แล้ว ดังนั้นจึงสามารถส่งข้อมูลออกไปได้อย่างง่ายดายและตรงไปตรงมา กล่าวคือ เมื่อต้องการส่งข้อมูล “0” ออกไปทางเอาต์พุต ก็ให้เขียนข้อมูล “0” ไปยังวงจรถ่ายสัญญาณ ซึ่งจะส่งต่อไปขับเฟด ทำให้เฟดทำงาน ที่ขาพอร์ต



รูปที่ 4-6 แสดงการขับโหลดในลักษณะกระแสซิงก์ของขาพอร์ตของ ไมโครคอนโทรลเลอร์ AT89C×051

ที่กำหนดให้ทำงานก็จะเกิดลอจิก “0” ขึ้น ในทางตรงกันข้ามหากต้องการส่งข้อมูล “1” ไปยังวงจรถ่ายสัญญาณ วงจรขับก็จะหยุดทำงาน ทำให้ที่ขาพอร์ตเชื่อมต่อกับวงจรถ่ายสัญญาณภายในเกิดเป็นลอจิก “1” ที่ขาพอร์ตนั้น ซึ่งจะคล้ายกับการกำหนดให้เป็นขาอินพุตมาก เพียงแต่แตกต่างกันที่กระบวนการในการเคลื่อนย้ายข้อมูล โดยถ้าเป็นอินพุตจะมีสัญญาณมาอ่านข้อมูลที่บัฟเฟอร์ แต่ก็เป็นเอาต์พุตจะไม่มี การอ่านข้อมูลที่บัฟเฟอร์แต่อย่างใด เว้นแต่ในกรณีที่ต้องการตรวจสอบข้อมูลที่ส่งออกมาทางเอาต์พุต

เมื่อใช้งานเป็นพอร์ตเอาต์พุต แต่ละขา (หรือแต่ละบิต) ของแต่ละพอร์ตมีความสามารถในการจ่ายกระแสหรือที่เรียกว่า กระแสซอร์ส (source current) ได้น้อยมาก (ในหน่วย μA) แต่จะจ่ายกระแสในลักษณะ กระแสซิงก์ (sink current) ซึ่งทำงานด้วยลอจิก “0” ได้สูงถึง 20 mA ต่อขาพอร์ต ในกรณีที่ใช้งานทุกพอร์ตเอาต์พุตจะสามารถจ่ายกระแสได้รวมกันสูงสุด 80 mA ดังนั้นในการใช้งานเป็นพอร์ตเอาต์พุตเพื่อไม่ให้เกิดปัญหาเกี่ยวกับความสามารถในการจ่ายกระแสจึงควรต่อวงจรบัฟเฟอร์ทางเอาต์พุตเพื่อช่วยในการขับกระแสอีกทางหนึ่ง หรือ ขับกระแสในลักษณะซิงก์ นั่นคือ ส่งลอจิก “0” ออกไปทางเอาต์พุตเพื่อขับโหลด ดังแสดงวงจรตัวอย่าง ในรูปที่ 4-6

4.6 การอ่านค่าลอจิกจากพอร์ต

ในไมโครคอนโทรลเลอร์ AT89C×051 สามารถอ่านค่าลอจิกจากพอร์ตได้ 2 ลักษณะ คือ อ่านจากขาพอร์ตโดยตรง และ อ่านจากวงจรแลตช์ ของแต่ละพอร์ต เหมือนกับในไมโครคอนโทรลเลอร์ MCS-51 มาตรฐาน

ในกรณีที่พอร์ตต่อกับขาเบสทรานซิสเตอร์ชนิด NPN และขาอิมิตเตอร์ของทรานซิสเตอร์ตัวนั้นต่อลงกราวด์ หากมีการส่งข้อมูล “1” ไปยังทรานซิสเตอร์ จะทำให้ทรานซิสเตอร์ทำงานสถานะลอจิกที่ขาพอร์ตจะเป็น “0” เนื่องจากเมื่อทรานซิสเตอร์ทำงานจะเสมือนว่าขาพอร์ตนั้นถูกต่อลงกราวด์ ทำให้หากอ่านค่าลอจิกที่ขาพอร์ตจะได้ผลตรงข้ามกับที่ส่งออกมา แต่ถ้าหากอ่านค่าลอจิกที่วงจรแลตช์ จะได้ค่าที่ตรงกับค่าที่ต้องการส่งจริง ดังนั้น ในการอ่านค่าลอจิกจากพอร์ตจึงต้องเลือกวิธีการให้เหมาะสมกับอุปกรณ์ที่นำมาต่อด้วย

4.7 จังหวะการทำงานของไมโครคอนโทรลเลอร์ AT89C×051

เหมือนกับไมโครคอนโทรลเลอร์ MCS-51 มาตรฐาน นั่นคือ ใน 1 รอบการทำงานหรือ 1 แมกซีนไซเคิล ซีพียูในไมโครคอนโทรลเลอร์ใช้เวลา 12 คาบเวลาของสัญญาณนาฬิกา นั่นคือ เวลาในการทำงาน 1 ไซเคิลมีค่าเท่ากับ 1 ms หรือมีความเร็วในการทำงานภายใน 1 MHz ในกรณีที่ใช้ความถี่สัญญาณนาฬิกา 12 MHz ดังนั้นถ้าต้องการทราบความเร็วของการทำงานภายในของไมโครคอนโทรลเลอร์ AT89C×051 สามารถหาได้จากค่าความถี่สัญญาณนาฬิกาหารด้วย 12 และถ้าต้องการหาค่าเวลาของ 1 รอบการทำงานหรือ 1 แมกซีนไซเคิล สามารถทำได้โดยการหารส่วนกลับของความเร็วในการทำงานภายในของไมโครคอนโทรลเลอร์ AT89C×051 สามารถสรุปเป็นสูตรทางคณิตศาสตร์ได้ดังนี้

ความเร็วในการทำงานภายในของไมโครคอนโทรลเลอร์เท่ากับ

ความถี่ของสัญญาณนาฬิกา (ค่าของคริสตัลที่ต่ออยู่ที่ขา XTAL1 และ XTAL2)/12

เวลา 1 แมกซีนไซเคิล = 1/ความเร็วในการทำงานภายในของไมโครคอนโทรลเลอร์

อย่างไรก็ตาม ไมโครคอนโทรลเลอร์ AT89C×051 สามารถทำงานกับสัญญาณนาฬิกาความถี่สูงสุด 24MHz

บทที่ 5

คุณสมบัติเบื้องต้นของระบบสื่อสารผ่านสายไฟฟ้ากำลัง


สายไฟฟ้ากำลังนั้นได้ถูกออกแบบมาสำหรับส่งไฟฟ้าที่ความถี่ 50 – 60 Hz ซึ่งสามารถส่งผ่านข้อมูลไปบนสายไฟฟ้าได้ โดยการส่งที่ความถี่ที่แตกต่างกับความถี่ของไฟฟ้ากำลังส่วนที่สำคัญที่มีผลต่อการส่งผ่านข้อมูลบนสายไฟเช่นสัญญาณรบกวน สายไฟฟ้านั้นสัญญาณรบกวนที่เกิดขึ้นมาจากหลายสาเหตุเช่นจากสภาพแวดล้อมและเกิดจากการใช้อุปกรณ์เครื่องใช้ไฟฟ้าเมื่อเปิดเครื่องขึ้นมาจะมีการกระชากของกระแสทำให้เกิดสัญญาณรบกวนขึ้นเนื่องจากสายไฟฟ้าเป็นแหล่งกำเนิดสัญญาณรบกวนหลายรูปแบบซึ่งเราจะเลือกใช้ความถี่ที่กำหนดโดย FCC สำหรับการสื่อสาร BPL(Broadband over Power Lines)และการลดทอนสัญญาณหรือการลดลงของความเข้มสัญญาณซึ่งเกิดจาก resistance , inductance , capacitance ที่อยู่ระหว่างทางเดินของสัญญาณเป็นสาเหตุให้เกิดการลดทอนเนื่องจากความถี่สูงจะถูกลดทอนลงอย่างรวดเร็วมากกว่าความถี่ต่ำตามระยะทางซึ่งสามารถแก้ไขโดยการลดระยะการส่งผ่านข้อมูลหรือเพิ่มกำลังของภาคส่งให้มากขึ้นแต่อาจแก้ไขด้วยอำนาจความถี่ที่เหมาะสมกับการสื่อสารของระบบนี้

ข้อดีของเทคโนโลยี BPL

- ให้บริการสื่อสารข้อมูลได้อย่างทั่วถึง เนื่องจากระบบไฟฟ้าเป็นโครงสร้างพื้นฐานที่มีการติดตั้งใช้งานครอบคลุมทุกพื้นที่ ไม่ต้องลงทุนเดินสายสัญญาณใหม่ และใช้เวลาไม่นานในการติดตั้งระบบ

ข้อจำกัดของเทคโนโลยี BPL

- สัญญาณ BPL เป็นแหล่งกำเนิดสัญญาณรบกวนไปยังระบบสื่อสารอื่นๆ ที่ใช้งานในย่านความถี่ HF เดียวกัน เช่น กิจกรรมวิทยุสมัครเล่น, วิทยุคลื่นสั้น, วิทยุควบคุมการบิน ฯลฯ เนื่องจากสายไฟฟ้าไม่มีการป้องกันการแพร่กระจายคลื่น (untwisted and unshielded) ดังนั้นจึงไม่สามารถส่งสัญญาณ BPL ด้วยกำลังส่งสูง ทำให้สัญญาณ BPL ไวต่อสัญญาณ รบกวนจากภายนอก, สัญญาณรบกวนภายในระบบไฟฟ้า ส่งผลให้ใช้งาน BPL ได้ใน ระยะทางไม่ไกลนัก (ประมาณ ๒ กม. ในโครงข่ายไฟฟ้าแรงดันปานกลางและ ๒๕๐ ม. ใน โครงข่ายสายไฟฟ้าแรงดันต่ำ)



รูปที่ 5.1 แสดงย่านความถี่ต่างๆ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากรูปที่ 5.1 แสดงย่านความถี่ต่างๆของความถี่วิทยุ ซึ่งในการใช้กับ BPL ได้มีหลายหน่วยงานที่ได้กำหนดมาตรฐานเกี่ยวกับการสื่อสารผ่านสายไฟเช่น FCC , IEC , IEEE, HomePlug Powerline Alliance, UPA และ ETSIPLT ซึ่งเราจะแสดงย่านความถี่ที่ FCC กำหนดให้ใช้สำหรับการสื่อสาร BPL ที่กำหนดอยู่ใน Part 15 Subpart G section 15.615(ก) จะเป็นย่านความถี่ที่ห้ามใช้สำหรับ BPL จากข้อกำหนดดังกล่าวจึงได้มาเป็นความถี่ที่สามารถใช้ได้กับ BPL ดังแสดงในตารางที่ 5.1

FCC-Authorized BPL Transmission Bands (in MHz)
1.705 to 2.850
3.025 to 3.400
3.500 to 4.650
4.700 to 5.450
5.680 to 6.525
6.685 to 8.815
8.965 to 10.005
10.100 to 11.275
11.400 to 13.260
13.360 to 17.900
17.970 to 21.924
22.000 to 74.800
75.200 to 80.000

ตารางที่ 5.1 แสดงความถี่ที่ FCC กำหนดสำหรับการสื่อสารบนสายไฟฟ้ากำลัง และได้กำหนดมาตรฐานอื่นอีกเช่นกำหนดหลักเกณฑ์การควบคุมสัญญาณรบกวนจากเทคโนโลยี BPL อย่างข้อกำหนด

- BPL ใช้งานย่านความถี่ 1.705-80MHz ผ่าน low & medium voltage lines

ระบบBPL ต้องสามารถลดการรบกวนแบบปรับตัวได้

- ในย่านความถี่ต่ำกว่า 30 MHz เมื่อใช้ notch filter เพื่อหลีกเลี่ยงย่านความถี่ที่ได้รับอนุญาตแล้วจะต้องลดการแพร่กระจายคลื่นให้ต่ำกว่าขีดจำกัดอย่างน้อย 20 dBที่กำหนดใน Part 15

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

-ในย่านความถี่มากกว่า 30 MHz เพื่อหลีกเลี่ยงย่านความถี่ที่ได้รับอนุญาตแล้วจะต้องลดการแพร่กระจายคลื่นให้ต่ำกว่าขีดจำกัดอย่างน้อย 10 dBที่กำหนดใน Part 15

- ระบบ Access BPL ต้องสามารถเรียกการตั้งค่าย่านความถี่ใช้งานเดิมขึ้นมาได้ทันทีเมื่อเปิดใช้งานระบบ ไม่ให้เกิดการหน่วงเวลา

- ระบบ Access BPL ต้องสามารถปิดอุปกรณ์จากระยะไกลได้ในกรณีที่เทคนิคลดการรบกวนอื่นๆ ไม่สามารถแก้ปัญหาการรบกวนได้

ข้อกำหนดการแผ่คลื่นความถี่จากอุปกรณ์ที่กำหนดใน FCC Part 15 Subpart C ซึ่งอยู่ใน Section 15.209(a) กำหนดว่า ระดับการแผ่คลื่นออกมานั้นไม่ควรเกินค่าความเข้มสนามไฟฟ้าที่กำหนดไว้ในตารางที่ 5.2

Frequency (MHz)	Field Strength (microvolts/meter)	Measurement Distance (meters)
0.009 - 0.490	2400/F(kHz)	300
0.490 - 1.705	24000/F(kHz)	30
1.705 - 30.0	30	30
30 - 88	100 **	3
88 - 216	150 **	3
216 - 960	200 **	3
Above 960	500	3

** Except as provided in paragraph (g), fundamental emissions from intentional radiators operating under this Section shall not be located in the frequency bands 54-72 MHz, 76-88 MHz, 174-216 MHz or 470-806 MHz. However, operation within these frequency bands is permitted under other sections of this Part, e.g., Sections 15.231 and 15.241.

ตารางที่ 5.2 ข้อกำหนดการแผ่คลื่นความถี่จากอุปกรณ์


บทที่ 6

ผลการทดลอง

6.1 ผลการทดลอง (ภาคส่ง)

ความถี่ที่ได้จากวงจร โวลต์เดจคอนโทรลอสซิลเลเตอร์โดยการป้อนแรงดันไฟตรงไปควบคุมการทำงานของวงจร

กราฟแสดงความสัมพันธ์ระหว่างแรงดันควบคุมกับความถี่ที่ได้จากวงจร
โวลต์เดจคอนโทรลอสซิลเลเตอร์(ภาคส่ง)




รูปที่ 6.1 กราฟแสดงความสัมพันธ์ระหว่างแรงดันควบคุมกับความถี่ที่ได้จากวงจร
โวลต์เดจคอนโทรลอสซิลเลเตอร์(ภาคส่ง)

ความถี่ที่ได้จากวงจรออสซิลเลเตอร์ควบคุมด้วยเฟสล็อกถูปรับในแต่ละช่อง(ภาคส่ง)

ช่องที่	สถานะ Sw			หาร(N)	f_{osc} ที่ต้องการ	f_{osc} ที่วัดได้	ค่าผิดพลาด(%)
	Sw1	Sw2	Sw3				
1	off	Off	Off	145	14.500 MHz	14.500 MHz	0
2	off	Off	On	146	14.600 MHz	14.600 MHz	0
3	off	On	Off	147	14.700 MHz	14.700 MHz	0
4	off	On	On	148	14.800 MHz	14.800 MHz	0
5	on	off	off	149	14.900 MHz	14.900 MHz	0


ตารางที่ 6.1 ความถี่ที่ได้จากวงจรออสซิลเลเตอร์ควบคุมด้วยเฟสล็อก

รูปสัญญาณมอดูเลทแบบ เอฟเอ็มที่ได้จากภาคส่ง




รูปที่ 6.2 สัญญาณที่ป้อนให้ภาคส่งความถี่ 15 KHz

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 6.3 สัญญาณมอดดูเลทเอฟเอ็มที่ได้จากภาคส่งที่ความถี่ 14.50 MHz ที่โหลด 50 Ω



รูปที่ 6.4 สัญญาณมอดดูเลทเอฟเอ็มที่ได้จากภาคส่งที่ความถี่ 14.70 MHz ที่โหลด 50 Ω

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 6.5 สัญญาณมอดคูลเลทเอฟเอ็มที่ได้จากภาคส่งที่ความถี่ 14.90 MHz ที่โหลด 50 Ω

6.2 ผลการทดลอง(ภาครับ)

ความถี่ที่ได้จากวงจร โวลต์เดจคอนโทรลอสซิลเลเตอร์โดยการป้อนแรงดันไฟตรงไปควบคุมการทำงานของวงจร

กราฟแสดงความสัมพันธ์ระหว่างแรงดันควบคุมและความถี่ที่ได้จาก
วงจร โวลต์เดจคอนโทรลอสซิลเลเตอร์




รูปที่ 6.6 กราฟแสดงความสัมพันธ์ระหว่างแรงดันควบคุมกับความถี่ที่ได้จาก
วงจร โวลต์เดจคอนโทรลอสซิลเลเตอร์(ภาครับ)

ความถี่ที่ได้จากวงจรออสซิลเลเตอร์ควบคุมด้วยเฟสล็อกในแต่ละช่อง(ภากรับ)

ช่องที่	สถานะSw			หาร(N)	f_{osc} ที่ต้องการ	f_{osc} ที่วัดได้	ค่าผิดพลาด(%)
	Sw ₁	Sw ₂	Sw ₃				
1	off	off	off	252	25.200MHz	25.202MHz	0.008
2	off	off	on	253	25.300MHz	25.302MHz	0.008
3	off	on	off	254	25.400MHz	25.402MHz	0.008
4	off	on	on	255	25.500MHz	25.502MHz	0.008
5	on	off	off	256	25.600MHz	25.602MHz	0.008

ตารางที่ 6.2 ความถี่ที่ได้จากวงจรออสซิลเลเตอร์ควบคุมด้วยเฟสล็อก


รูปสัญญาณคิมอดูเลทที่ได้จากภากรับก่อนผ่านวงจรคอมพาราเตอร์




รูปที่ 6.7 สัญญาณคิมอดูเลทที่ได้จากช่องความถี่ 14.50 MHz (ก่อนผ่านวงจรคอมพาราเตอร์)

ภาคส่งอยู่ที่ห้อง B 408A ภากรับอยู่ที่ห้อง B409

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 6.8 สัญญาณคิมอดคูลเททที่ได้จากช่องความถี่ 14.70 MHz (ก่อนผ่านวงจรคอมพาราเตอร์)
ภาคส่งอยู่ที่ห้อง B 408A ภาครับอยู่ที่ห้อง B409




รูปที่ 6.9 สัญญาณคิมอดคูลเททที่ได้จากช่องความถี่ 14.90 MHz (ก่อนผ่านวงจรคอมพาราเตอร์)
ภาคส่งอยู่ที่ห้อง B 408A ภาครับอยู่ที่ห้อง B409

รูปสัญญาณคิมอดดูเลขที่ได้จากภาครับหลังจากผ่านวงจรคอมพาราเตอร์




รูปที่ 6.10 สัญญาณคิมอดดูเลขที่ได้จากช่องความถี่ 14.50 MHz(หลังจากผ่านวงจรคอมพาราเตอร์)

ภาคส่งอยู่ที่ห้อง B 408A ภาครับอยู่ที่ห้อง B409



รูปที่ 6.11 สัญญาณคิมอดดูเลขที่ได้จากช่องความถี่ 14.70 MHz(หลังจากผ่านวงจรคอมพาราเตอร์)

ภาคส่งอยู่ที่ห้อง B 408A ภาครับอยู่ที่ห้อง B409



รูปที่ 6.12 สัญญาณคิมอดคูลเลขที่ ได้จากช่องความถี่ 14.90 MHz(หลังจากผ่านวงจรคอมพาราเตอร์)
ภาคส่งอยู่ที่ห้อง B 408A ภาครับอยู่ที่ห้อง B409

บทที่ 7

บทสรุปและบทวิจารณ์

สรุปผลการทดลอง

จากผลการทดลองจะเห็นว่าภาคส่งสามารถทำงานได้อย่างถูกต้องโดยสามารถกำเนิดความถี่พาห์ออกมาได้ตรงตามที่ต้องการทั้งนี้เนื่องจากการควบคุมด้วยเฟสล็อกลูปซึ่งทำให้ความถี่ที่ได้นั้นมีความถูกต้องและคงที่มาก

ในส่วนของภาครับนั้น โดยการทดลองรับสัญญาณที่ส่งมาทางสายไฟ 220V ซึ่งภาครับสามารถที่จะรับสัญญาณที่ส่งมาจากภาคส่งได้และทำการตีมอดดูเลทความถี่ที่ถูกลมอดดูเลทออกมาจากคลื่นพาห์ได้อย่างถูกต้อง

วิจารณ์ผลการทดลอง

ถ้าระยะทางระหว่างภาคส่งและภาครับยิ่งอยู่ห่างกันสัญญาณที่ตีมอดดูเลทออกมาได้นั้นจะมีสัญญาณรบกวนมากเพิ่มขึ้นตามระยะทางจนเมื่อห่างกันมากเกินไปจะไม่สามารถรับสัญญาณได้เลยซึ่งถ้าหากต้องการระยะทางการส่งที่เพิ่มขึ้นก็สามารถทำได้โดยการเพิ่มกำลังของวงจรรขยายกำลังในภาคส่งให้มีค่าที่มากขึ้น

ปัญหาและอุปสรรคในการทดลอง

1. ในการทดลองโครงการนี้ซึ่งเป็นงานทางด้าน RF นี้ จำเป็นต้องมีประสบการณ์ในด้านการต่อวงจร จึงต้องใช้เวลาในการศึกษาและทดลองนานพอสมควร
2. การคำนวณค่าของอุปกรณ์ที่ใช้งานบางตัวไม่มีขายในท้องตลาด ต้องใช้ค่าที่ใกล้เคียง จึงทำให้ต้องมีการปรับค่าของอุปกรณ์บางตัว เพื่อให้วงจรทำงานได้อย่างถูกต้อง
3. เครื่องมือในใช้งานบางอย่างมีค่อนข้างจำกัด

บรรณานุกรม

ประภากร สุวรรณะ ,High Frequency Communication , กรุงเทพมหานคร : สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

ประภากร สุวรรณะ,LPF Designed For PLL Frequencies Synthesizer,กรุงเทพมหานคร: สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง.

สุชาติ กังวารจิตต์,“หลักการทํางานเครื่องรับส่งวิทยุและระบบวิทยุสื่อสาร”,ซีเอ็ดยุคเข็ญ,386หน้า 2532.

ฝ่ายพัฒนาธุรกิจสารสนเทศและการสื่อสาร,“เทคโนโลยีการสื่อสารความเร็วสูงผ่านสายไฟฟ้า”,การไฟฟ้าส่วนภูมิภาค 2550.

นคร ภัคดีชาติ,ชัยวัฒน์ ลิ้มพรจิตรวิไล,“การทดลองและใช้งานไมโครคอนโทรลเลอร์ MCS-51ด้วยโปรแกรมภาษา C,INNOVATIVE EXPERIMENT,192 หน้า 2547.

Floyd M.Gardner ,”Phase lock Techniques” , JOHN WILEY&SONS ,285p 1979.

Roland E.Best ,”Phase-lock Loops” , McGraw-Hill ,421p 2003.


Gilbert Held , “Understanding Broadband over Power Line” , Auerbach Publications, 178p 2006.



ภาคผนวก


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รูปวงจรภาคส่งที่ใช้งานจริงของโครงการนี้



วงจร Phase lock loop


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




วงจรมั Power Amplifier

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รูปวงจรกรับที่ใช้งานจริงของโครงการนี้



วงจรRF amplifier & HV protect



วงจรPhase lock loop

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

60 MHz and 85 MHz Universal Programmable Dual PLL Frequency Synthesizers CMOS


The MC145162 is a dual phase-locked loop (PLL) frequency synthesizer especially designed for CT-1 cordless phone applications worldwide. This frequency synthesizer is also for any product with a frequency operation at 60 MHz or below.

The MC145162-1 is a high frequency derivative of the MC145162, for products with operating frequencies of 85 MHz or below.


The device features fully programmable receive, transmit, reference, and auxiliary reference counters accessed through an MCU serial interface. This feature allows this device to operate in any CT-1 cordless phone application. The device consists of two independent phase detectors for transmit and receive loops. A common reference oscillator, driving two independent reference frequency counters, provides independent reference frequencies for transmit and receive loops. The auxiliary reference counter allows the user to select an additional reference frequency for receive and transmit loops if required.

- Operating Voltage Range: 2.5 to 5.5 V
- Operating Temperature Range: -40 to +75°C
- Operating Power Consumption: 3.0 mA @ 2.5 V
- Maximum Operating Frequency:
 - MC145162 — 60 MHz @ 200 mV p-p, V_{DD} = 2.5 V
 - MC145162-1 — 85 MHz @ 250 mV p-p, V_{DD} = 2.5 V
- Three or Four Pins Used for Serial MCU Interface
- Built-In MCU Clock Output with Frequency of Reference Oscillator $\div 3/\div 4$
- Power Saving Mode Controlled by MCU
- Lock Detect Signal
- On-Chip Reference Oscillator Supports External Crystals to 16.0 MHz
- Reference Frequency Counter Division Range: 16 to 4095
- Auxiliary Reference Frequency Counter Division Range: 16 to 16,383
- Transmit Counter Division Range: 16 to 65,535
- Receive Counter Division Range: 16 to 65,535

MC145162 MC145162-1



P SUFFIX
PLASTIC DIP
CASE 648



D SUFFIX
SOG PACKAGE
CASE 751B

ORDERING INFORMATION


MC145162P	Plastic DIP
MC145162D	SOG Package
MC145162P1	Plastic DIP
MC145162D1	SOG Package

PIN ASSIGNMENT

CLK	1	16	LD
AD _{in}	2	15	TxPD _{out}
D _{in}	3	14	f _{in-T}
ENB	4	13	TxPS/f _{Tx}
MCUCLK	5	12	V _{DD}
V _{SS}	6	11	RxPS/f _{Rx}
OSC _{in}	7	10	RxPD _{out}
OSC _{out}	8	9	f _{in-R}



BLOCK DIAGRAM



MAXIMUM RATINGS* (Voltages Referenced to V_{SS})

Symbol	Rating	Value	Unit
V _{DD}	DC Supply Voltage	- 0.5 to + 6.0	V
V _{in}	Input Voltage, All Inputs	- 0.5 to V _{DD} + 0.5	V
I _{in} , I _{out}	DC Current Drain Per Pin	10	mA
I _{DD} , I _{SS}	DC Current Drain V _{DD} or V _{SS} Pins	30	mA
T _{stg}	Storage Temperature Range	- 65 to + 150	°C

* Maximum Ratings are those values beyond which damage to the device may occur. Functional operation should be restricted to the limits in the Electrical Characteristics tables or Pin Descriptions section.

This device contains protection circuitry to guard against damage due to high static voltages or electric fields. However, precautions must be taken to avoid application of any voltage higher than maximum rated voltages to this high-impedance circuit. For proper operation, V_{in} and V_{out} should be constrained to the range V_{SS} ≤ (V_{in} or V_{out}) ≤ V_{DD}.

Unused pins must always be tied to an appropriate logic voltage level (e.g., either V_{SS} or V_{DD}). Unused outputs must be left open.

ELECTRICAL CHARACTERISTICS (Voltages Referenced to V_{SS}, T_A = 25°C)

Symbol	Characteristic	V _{DD}	Guaranteed Limit		Unit	
			Min	Max		
V _{DD}	Power Supply Voltage Range	—	2.5	5.5	V	
V _{OL}	Output Voltage (I _{out} = 0)	2.5 5.5	— —	0.1 0.1	V	
V _{OH}	(V _{in} = V _{DD} or 0)	2.5 5.5	2.45 5.45	— —	V	
V _{IL}	Input Voltage (V _{out} = 0.5 V or V _{DD} - 0.5 V)	2.5 5.5	— —	0.75 1.65	V	
V _{IH}		2.5 5.5	1.75 3.85	— —	V	
I _{OH}	Output Current (V _{out} = 2.2 V) (V _{out} = 5.0 V)	2.5 5.5	- 0.18 - 0.55	— —	mA	
I _{OL}	(V _{out} = 0.3 V) (V _{out} = 0.5 V)	2.5 5.5	0.18 0.55	— —	mA	
I _{IL}	Input Current (V _{in} = 0)	2.5 5.5	— —	- 30 - 66	μA	
I _{IH}	(V _{in} = V _{DD} - 0.5)	OSC _{in} , f _{in-T} , f _{in-R}	2.5 5.5	— —	- 1.0 - 1.0	μA
		AD _{in} , CLK, D _{in} , ENB	2.5 5.5	— —	— —	
I _{IH}	(V _{in} = V _{DD} - 0.5)	OSC _{in} , f _{in-T} , f _{in-R}	2.5 5.5	— —	30 66	μA
		AD _{in} , CLK, D _{in} , ENB	2.5 5.5	— —	5.0 5.0	
I _{OZ}	Three-State Leakage Current (V _{out} = 0 V or 5.5 V)	5.5	—	± 100	nA	
C _{in}	Input Capacitance	—	—	8.0	pF	
C _{out}	Output Capacitance	—	—	8.0	pF	
I _{DD(stbby)}	Standby Current (All Counters are in Power-Down Mode with Oscillator On)	2.5 5.5	— —	0.3 1.5	mA	
I _{DD}	Operating Current MC145162: 200 mV p-p input at f _{in-T} and f _{in-R} = 60 MHz MC145162-1: 250 mV p-p input at f _{in-T} and f _{in-R} = 85 MHz with OSC = 10.24 MHz	2.5	—	3.0	mA	
		5.5	—	10		

SWITCHING CHARACTERISTICS ($T_A = 25^\circ\text{C}$, $C_L = 50\text{ pF}$)

Symbol	Characteristic	Figure No.	VDD	Guaranteed Limit		Unit	
				Min	Max		
t_{TLH}	Output Rise Time	1	2.5 5.5	— —	200 100	ns	
t_{THL}	Output Fall Time	1	2.5 5.5	— —	200 100	ns	
t_r, t_f	Input Rise and Fall Time	OSC _{in}	2.5 5.5	— —	5.0 4.0	μs	
t_w	Input Pulse Width	CLK and ENB	2.5 5.5	80 60	— —	ns	
f_{max}	Input Frequency Input = Sine Wave @ $\geq 200\text{ mV p-p}$ for MC145162 Input = Sine Wave @ $\geq 250\text{ mV p-p}$ for MC145162-1	OSC _{in} $f_{\text{in-R}}, f_{\text{in-T}}$ $f_{\text{in-R}}, f_{\text{in-T}}$	2.5–5.5 2.5–5.5 2.5–5.5	— — —	16 60 85	MHz	
t_{st}	Minimum Start-Up Time				10	ms	
t_{su}	Setup Time	DATA to CLK ENB to CLK	5 5	2.5 5.5	100 200	— —	ns
t_h	Hold Time	CLK to DATA	5	3.0 5.0	80 40	— —	ns
t_{rec}	Recovery Time	ENB to CLK	5	3.0 5.0	80 40	— —	ns
t_{su1}	Setup Time	ENB to CLK	4	2.5–5.5	80	—	ns
t_{h1}	Hold Time	CLK to ENB	4	2.5–5.5	600	—	ns
f	Phase Detector Frequency				dc	12.5	kHz
f_{MCUCLK}	Output Clock Frequency ($\text{OSC}_{\text{in}} \div 3$)	MCUCLK			dc	5.33	MHz

SWITCHING WAVEFORMS



Figure 1.



Figure 2.




Figure 3.




Figure 4. ENB High During Serial Transfer

Figure 5. ENB Low During Serial Transfer

PIN DESCRIPTIONS

INPUT PINS

OSC_{in} /OSC_{out}

Reference Oscillator Input/Output (Pins 7, 8)

These pins form a reference oscillator when connected to an external parallel-resonant crystal. Figure 6 shows the relationship of different crystal frequencies and reference frequencies for cordless phone applications in various countries. OSC_{in} may also serve as input for an externally generated reference signal which is typically ac coupled.

MCUCLK

System Clock (Pin 5)

This output pin provides a signal of the crystal frequency (OSC_{out}) divided by 3 or 4 that is controlled by a bit in the control register.

This signal can be a clock source for the MCU or other system clocks.

AD_{in}, D_{in}, CLK, ENB

Auxiliary Data In, Data In, Clock, Enable (Pins 2, 3, 1, 4)

These four pins provide an MCU serial interface for programming the reference counter, the transmit-channel counter, and the receive-channel counter. They also provide various controls of the PLL including the power saving mode and the programming format.

TxPS/f_{Tx}, RxPS/f_{Rx}

Transmit Power Save, Receive Power Save (Pins 13, 11)

For a normal application, these output pins provide the status of the internal power saving mode operation. If the transmit-channels counter circuitry is in power down mode, TxPS/f_{Tx} outputs a high state. If the receive-channels counter circuitry is in power down mode, RxPS/f_{Rx} is set high. These outputs can be applied for controlling the external power switch for the transmitter and the receiver to save MCU control pins.

In the Tx/Rx channel counter test mode, the TxPS/f_{Tx} and RxPS/f_{Rx} pins output the divided value of the transmit channel counter (f_{Tx}) and the receive channel counter (f_{Rx}), respectively. This test mode operation is controlled by the

control register. Details of the counter test mode are in the Tx/Rx Channel Counter Test section of this data sheet.

f_{in-T}/f_{in-R}

Transmit/Receive Counter Inputs (Pins 14, 9)

f_{in-T} and f_{in-R} are inputs to the transmit and the receive counters, respectively. These signals are typically driven from the loop VCO and ac coupled. The minimum input signal level is 200 mV p-p @ 60.0 MHz.

OUTPUT PINS

TxPD_{out}/RxPD_{out}

Transmit/Receive Phase Detector Outputs (Pins 15, 10)

These are three-state outputs of the transmit and receive phase detectors for use as loop error signals (see Figure 7 for phase detector output waveforms). Phase detector gain is V_{DD}/4 π volts per radian.

Frequency f_V > f_R or f_V leading: output = negative pulse.
Frequency f_V < f_R or f_V lagging: output = positive pulse.
Frequency f_V = f_R and phase coincidence: output = high-impedance state.

NOTE: f_R is the divided-down reference frequency at the phase detector input and f_V is the divided-down VCO frequency at the phase detector input.

LD

Lock Detect (Pin 16)

The lock detect signal is associated with the transmit loop. The output at a high level indicates an out-of-lock condition (see Figure 7 for the LD output waveform).

POWER SUPPLY

V_{DD}


Positive Power Supply (Pin 12)

V_{DD} is the most positive power supply potential ranging from 2.5 to 5.5 V with respect to V_{SS}.

V_{SS}


Negative Power Supply (Pin 6)

V_{SS} is the most negative supply potential and is usually connected to ground.



Crystal	÷ N Value	f _{R1} →B	f _{R2} →C
11.150 MHz	446	6.25 kHz	1.0 kHz
11.150 MHz	223	12.5 kHz	
10.240 MHz	512	5.0 kHz	
12.000 MHz	600	5.0 kHz	

Figure 6. Reference Frequencies for Cordless Phone Applications of Various Countries



V_H = High voltage level.

V_L = Low voltage level.

*At this point, when both f_R and f_V are in phase, the output is forced to near mid supply.

NOTE: The TxPD_{out} and RxPD_{out} generate error pulses during out-of-lock conditions. When locked in phase and frequency, the output is high impedance and the voltage at that pin is determined by the low-pass filter capacitor.

Figure 7. Phase Detector/Lock Detector Output Waveforms

MCU PROGRAMMING SCHEME

The MCU programming scheme is defined in two formats controlled by the ENB input. If the enable signal is high during the serial data transfer, control register/reference frequency programming is selected. If the ENB is low, programming of the transmit and receive counters is selected. During programming of the transmit and receive counters, both AD_{in} and D_{in} pins can input the data to the transmit and receive counters. Both counters' data is clocked into the PLL internal shift register at the leading edge of the CLK signal. It is not necessary to reprogram the reference frequency counter/control register when using the enable signal to program the transmit/receive channels.

In programming the control register/reference frequency scheme, the most significant bit (MSB) of the programming word identifies whether the input data is the control word or the reference frequency data word. If the MSB is 1, the input data is the control word (Figure 8). Also see Figure 8 and Table 1 for control register and bit function. If the MSB is 0, the input data is the reference frequency (Figure 9).

The reference frequency data word is a 32-bit word containing the 12-bit reference frequency data, the 14-bit auxiliary reference frequency counter information, the reference frequency selection plus, the auxiliary reference frequency counter enable bit (Figure 9).

If the AUX REF ENB bit is high, the 14-bit auxiliary reference frequency counter provides an additional phase reference frequency output for the loops. If AUX REF ENB bit is low, the auxiliary reference frequency counter is forced into

power-down mode for current saving. (Other power down modes are also provided through the control register per Table 2 and Figure 8.) At the falling edge of the ENB signal, the data is stored in the registers.

There are two interfacing schemes for the universal channel mode: the three-pin and the four-pin interfacing schemes. The three-pin interfacing scheme is suited for use with the MCU SPI (serial peripheral interface) (Figure 10), while the four-pin interfacing scheme is commonly used for general I/O port connection (Figure 11).


For the three-pin interfacing scheme, the auxiliary data select bit is set to 0. All 32 bits of data, which define both the 16-bit transmit counter and the 16-bit receive counter, latch into the PLL internal register through the data in pins at the leading edge of CLK. See Figures 12 and 13.

For the four-pin interfacing scheme, the auxiliary data select bit is set to 1. In this scheme, the 16-bit transmit counter's data enters into the AD_{in} pin at the same time as the 16-bit receive counter's data enters into the D_{in} pin. This simultaneous entry of the transmit and receive counters causes the programming period of the four-pin scheme to be half that of the three-pin scheme (see Figures 14 and 15).

While programming Tx/Rx Channel Counter, the ENB pin must be pulsed to provide falling edge to latch the shifted data after the rising edge of the last clock. Maximum data transfer rate is 500 kbps.

NOTE

10 ms should be allowed for initial start-up time for the oscillator to allow all registers to clear and enable programming of new register values.



NOTE: ENB must be high during the serial transfer.

Figure 8. Programming Format of the Control Register

Table 1. Control Register Function Bits Description

Test Bit	Set to 1 for Tx/Rx channel counter test mode Set to 0 for normal application
Aux Data Select	Set to 1 for both AD _{in} and D _{in} pins inputting the transmit 16-bits data and receive 16-bits data respectively. Set to 0 for normal application interfacing with MCU serial peripheral interface. Does not use AD _{in} pin; tie AD _{in} to V _{SS} .
REF _{out} ÷ 3/÷ 4	If set to 1, REF _{out} output frequency is equal to OSC _{out} ÷ 3. If set to 0, REF _{out} output is OSC _{out} ÷ 4.
TxPD Enable	If set to 1, the transmit counter, transmit phase detector, and the associated circuitry is in power-down mode. Tx PS/f _{TX} is set "High".
RxPD Enable	If set to 1, the receive counter, receive phase detector, and the associated circuitry is in power-down mode. Rx PS/f _{RX} is set "High".
Ref PD Enable	If set to 1, both 12-bit and 14-bit reference frequency counters are in power-down mode.

Table 2. Control Register Power Down Bits Function

TxPD Enable	RxPD Enable	REF PD Enable	Tx-Channel Counter	Rx-Channel Counter	Reference Frequency Counter
0	0	0	—	—	—
0	0	1	—	—	Power Down
0	1	0	—	Power Down	—
0	1	1	—	Power Down	Power Down
1	0	0	Power Down	—	—
1	0	1	Power Down	—	Power Down
1	1	0	Power Down	Power Down	—
1	1	1	Power Down	Power Down	Power Down




Figure 9. Programming Format of the Auxiliary/Reference Frequency Counters




Figure 10. MCU Interface Using SPI






Figure 11. MCU Interface Using Normal I/O Ports with Both D_{in} and AD_{in} for Faster Programming Time




NOTE: ENB must be high during the serial transfer.

Figure 12. Programming Format for Control Register (3-Pin Interfacing Scheme)




NOTE: ENB must be low during the serial transfer.

Figure 13. Programming Format for Transmit and Receive Counters (3-Pin Interfacing Scheme)



NOTE: ENB must be high during the serial transfer.

Figure 14. Programming Format for Control Register (4-Pin Interfacing Scheme)



NOTE: ENB must be low during the serial transfer.

Figure 15. Programming Format for Transmit and Receive Counters (4-Pin Interfacing Scheme)

Table 3. Global CT-1 Reference Frequency Setting vs Channel Frequencies

Country	Channels Frequency	f _{R1}	f _{R2}
U.S.A.	46/49 MHz (10, 15, 25 Channels)	5.0 kHz	—
France	26/41 MHz	6.25 kHz/12.5 kHz	—
Spain	31/41 MHz	5.0 kHz	—
Australia	30/39 MHz	5.0 kHz	—
U.K.	1.7/47 MHz	6.25 kHz	1.0 kHz
New Zealand	1.7/34/40 MHz	6.25 kHz	1.0 kHz

REFERENCE FREQUENCY SELECTION AND PROGRAMMING

Figure 16 shows the bit function of the reference frequency programming word. The user can either select the “fixed” reference frequency for all channels accordingly or provide a specific reference frequency for a particular channel by using two reference frequency counters (e.g., for an application in France, the base set transmit channel common fixed reference frequency is 6.25 kHz or 12.5 kHz). (See Table 3 and Figure 6 for reference frequencies for various countries.) However, transmit channels 6, 8, and 14 can be set to 25 kHz, and channel 8 reference frequency can be set to 50 kHz. But this reference frequency may not be applied to the receiving side; therefore, the receiving side reference frequency must be generated by another reference frequency counter. The higher the reference frequency, the better the phase noise performance and faster the lock time, but the PLL consumes more current if both reference frequency counters are in operation.



In general, the 12-bit reference frequency counter plus the $\div 4$ and $\div 25$ module can offer all the reference frequencies

for global CT-1 transmit and receive channel requirements. Users can select their own reference frequency by introducing the additional 14-bit auxiliary reference frequency counter.

Again, the 14-bit auxiliary reference frequency counter can be shut down by the auxiliary reference enable bit in the reference counter programming word by setting the bit to 0. At this state, the f_{R2} is automatically connected to point C (the $\div 25$ block output), and f_{R1} can be connected to point A or B by setting the f_{R1}-S1 and f_{R1}-S2 bits in the reference counter program word. The 14-bit auxiliary reference frequency counter data will be in “Don’t Care” state.

If the 14-bit auxiliary reference frequency counter is enabled (auxiliary reference enable = 1), then f_{R2} is automatically connected to point D (14-bit counter output), and f_{R1} can be selected to connect to point A, B, or C, depending on the bit setting of f_{R1}-S1 and f_{R1}-S2.

Table 4 and Figure 16 describe the functions of the auxiliary reference enable bit and the f_{R1}-S1 and f_{R1}-S2 bits selection.



NOTE: ENB must be high during the serial transfer.

Figure 16. Reference Frequency Counter/Selection Programming Mode

Table 4. Bit Function and the Reference Frequency Selection Bit Setting of the Reference Frequency Counter Programming Word

AUX REF Enable	Auxiliary Reference Frequency Counter Mode	Module Select	fR1 S1	fR1 S2	fR1 Routing
0	14-Bit Auxiliary Reference Frequency Counter Disable	fR2 → C	0	0	N/A
			0	1	fR1 → A
			1	0	fR1 → B
			1	1	N/A
1	14-Bit Auxiliary Reference Frequency Counter Enable	fR2 → D	0	0	N/A
			0	1	fR1 → A
			1	0	fR1 → B
			1	1	fR1 → C

N/A = Not Applicable

POWER SAVING OPERATION

This PLL has a programmable power-saving scheme. The transmit and receive counters and the reference frequency counter can be powered down individually by setting the TxPD enable, RxPD enable, and Ref PD enable bits of the control register. The functions of the power down control bits are explained in Table 2 and the programming format is in Figure 8.

The output pins TxPS/f_{Tx} and RxPS/f_{Rx} output the status of the internal power saving setting. If the bit TxPD enable is set "high" (transmit counter is set to power-down mode), then the TxPS/f_{Tx} pin will also output a "high" state. This TxPS/f_{Tx} output can control an external power switch to switch off the transmitter, as shown in Figure 17. This scheme can be applied to the RxPS/f_{Rx} output to control the receiver power saving operation as required.




Figure 17. TxPS/f_{Tx} and RxPS/f_{Rx} Outputs to Control Power Switches of the Transmitter and the Receiver

Tx/Rx CHANNEL COUNTER TEST

In normal applications, the TxPS/f_{Tx} and the RxPS/f_{Rx} output pins indicate the power saving mode status. However, the user can examine the Tx and Rx channel counter outputs by setting the Test bit in the control register to 1. The final value

of the transmit-channel counter and the receive-channel counter multiplex out to TxPS/f_{Tx} and RxPS/f_{Rx} respectively. The user can verify the divided-down output waveform associated with the RF input level in the PLL circuitry implementation (Figure 18).





Figure 18. RF Buffer Sensitivity

PACKAGE DIMENSIONS

P SUFFIX PLASTIC DIP CASE 648-08




NOTES:

1. DIMENSIONING AND TOLERANCING PER ANSI Y14.5M, 1982.
2. CONTROLLING DIMENSION INCH
3. DIMENSION L TO CENTER OF LEADS WHEN FORMED PARALLEL
4. DIMENSION B DOES NOT INCLUDE MOLD FLASH.
5. ROUNDED CORNERS OPTIONAL.

DIM	INCHES		MILLIMETERS	
	MIN	MAX	MIN	MAX
A	0.740	0.770	18.80	19.55
B	0.250	0.270	6.35	6.85
C	0.145	0.175	3.69	4.44
D	0.015	0.021	0.39	0.53
F	0.040	0.70	1.02	1.77
G	0.100 BSC		2.54 BSC	
H	0.050 BSC		1.27 BSC	
J	0.008	0.015	0.21	0.38
K	0.110	0.130	2.80	3.30
L	0.295	0.305	7.50	7.74
M	0° - 10°		0° - 10°	
S	0.020	0.040	0.51	1.01

D SUFFIX SOG PACKAGE CASE 751B-05



NOTES:

1. DIMENSIONING AND TOLERANCING PER ANSI Y14.5M, 1982.
2. CONTROLLING DIMENSION: MILLIMETER
3. DIMENSIONS A AND B DO NOT INCLUDE MOLD PROTRUSION
4. MAXIMUM MOLD PROTRUSION 0.15 (0.006) PER SIDE.
5. DIMENSION D DOES NOT INCLUDE DAMBAR PROTRUSION. ALLOWABLE DAMBAR PROTRUSION SHALL BE 0.127 (0.005) TOTAL IN EXCESS OF THE D DIMENSION AT MAXIMUM MATERIAL CONDITION.

DIM	MILLIMETERS		INCHES	
	MIN	MAX	MIN	MAX
A	9.80	10.00	0.386	0.393
B	3.80	4.00	0.150	0.157
C	1.35	1.75	0.054	0.068
D	0.35	0.49	0.014	0.019
F	0.40	1.25	0.016	0.049
G	1.27 BSC		0.050 BSC	
J	0.19	0.25	0.008	0.009
K	0.10	0.25	0.004	0.009
M	0° - 7°		0° - 7°	
P	5.80	6.20	0.229	0.244
R	0.25	0.50	0.010	0.019

Motorola reserves the right to make changes without further notice to any products herein. Motorola makes no warranty, representation or guarantee regarding the suitability of its products for any particular purpose, nor does Motorola assume any liability arising out of the application or use of any product or circuit, and specifically disclaims any and all liability, including without limitation consequential or incidental damages. "Typical" parameters which may be provided in Motorola data sheets and/or specifications can and do vary in different applications and actual performance may vary over time. All operating parameters, including "Typicals" must be validated for each customer application by customer's technical experts. Motorola does not convey any license under its patent rights nor the rights of others. Motorola products are not designed, intended, or authorized for use as components in systems intended for surgical implant into the body, or other applications intended to support or sustain life, or for any other application in which the failure of the Motorola product could create a situation where personal injury or death may occur. Should Buyer purchase or use Motorola products for any such unintended or unauthorized application, Buyer shall indemnify and hold Motorola and its officers, employees, subsidiaries, affiliates, and distributors harmless against all claims, costs, damages, and expenses, and reasonable attorney fees arising out of, directly or indirectly, any claim of personal injury or death associated with such unintended or unauthorized use, even if such claim alleges that Motorola was negligent regarding the design or manufacture of the part. Motorola and are registered trademarks of Motorola, Inc. Motorola, Inc. is an Equal Opportunity/Affirmative Action Employer.

Mfax is a trademark of Motorola, Inc

How to reach us:

USA/EUROPE/Locations Not Listed: Motorola Literature Distribution;
P.O. Box 5405, Denver, Colorado, 80217 / 1-303-675-2140 or 1-800-441-2447

Mfax™: RMFAX0@email.sps.mot.com - TOUCHTONE 1-602-244-6609
Motorola Fax Back System - US & Canada ONLY 1-800-774-1848
- http://sps.motorola.com/mfax/

HOME PAGE: <http://motorola.com/sps/>

JAPAN: Nippon Motorola Ltd., SPD, Strategic Planning Office, 4-32-1,
Nishi-Gotanda, Shinagawa-ku, Tokyo 141, Japan 81-3-5487-8488

ASIA/PACIFIC: Motorola Semiconductors H.K. Ltd.; 8B Tai Ping Industrial Park,
51 Ting Kok Road, Tai Po, N.T., Hong Kong. 852-26629298

CUSTOMER FOCUS CENTER: 1-800-521-6274



MC145162/D

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ทางการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



Order this document by MC3356/D

MC3356


Wideband FSK Receiver

The MC3356 includes Oscillator, Mixer, Limiting IF Amplifier, Quadrature Detector, Audio Buffer, Squelch, Meter Drive, Squelch Status output, and Data Shaper comparator. The MC3356 is designed for use in digital data communications equipment.

- Data Rates up to 500 kilobaud
- Excellent Sensitivity: - 3 dB Limiting Sensitivity
30 μ Vrms @ 100 MHz
- Highly Versatile, Full Function Device, yet Few External Parts are Required
- Down Converter Can be Used Independently — Similar to NE602

WIDEBAND FSK RECEIVER

SEMICONDUCTOR TECHNICAL DATA



P SUFFIX
PLASTIC PACKAGE
CASE 738

DW SUFFIX
PLASTIC PACKAGE
CASE 751D
(SO-20L)






Figure 1. Representative Block Diagram



PIN CONNECTIONS



ORDERING INFORMATION

Device	Operating Temperature Range	Package
MC3356DW	$T_A = -40$ to $+85^\circ\text{C}$	SO-20L
MC3356P		Plastic DIP

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

MC3356

MAXIMUM RATINGS

Rating	Symbol	Value	Unit
Power Supply Voltage	$V_{CC(max)}$	15	Vdc
Operating Power Supply Voltage Range (Pins 6, 10)	V_{CC}	3.0 to 9.0	Vdc
Operating RF Supply Voltage Range (Pin 4)	RF V_{CC}	3.0 to 12.0	Vdc
Junction Temperature	T_J	150	°C
Operating Ambient Temperature Range	T_A	- 40 to + 85	°C
Storage Temperature Range	T_{stg}	- 65 to + 150	°C
Power Dissipation, Package Rating	P_D	1.25	W

ELECTRICAL CHARACTERISTICS ($V_{CC} = 5.0$ Vdc, $f_D = 100$ MHz, $f_{osc} = 110.7$ MHz, $\Delta f = \pm 75$ kHz, $f_{mod} = 1.0$ kHz, 50Ω source, $T_A = 25^\circ\text{C}$, test circuit of Figure 2, unless otherwise noted.)

Characteristics	Min	Typ	Max	Unit
Drain Current Total, RF V_{CC} and V_{CC}	-	20	25	mAdc
Input for - 3 dB limiting	-	30	-	μVrms
Input for 50 dB quieting ($\frac{S+N}{N}$)	-	60	-	μVrms
Mixer Voltage Gain, Pin 20 to Pin 5	2.5	-	-	
Mixer Input Resistance, 100 MHz	-	260	-	Ω
Mixer Input Capacitance, 100 MHz	-	5.0	-	pF
Mixer/Oscillator Frequency Range (Note 1)	-	0.2 to 150	-	MHz
IF/Quadrature Detector Frequency Range (Note 1)	-	0.2 to 50	-	MHz
AM Rejection (30% AM, RF $V_{in} = 1.0$ mVrms)	-	50	-	dB
Demodulator Output, Pin 13	-	0.5	-	Vrms
Meter Drive	-	7.0	-	$\mu\text{A/dB}$
Squelch Threshold	-	0.8	-	Vdc

NOTE: 1 Not taken in Test Circuit of Figure 2; new component values required.

Figure 2. Test Circuit




Figure 3. Output Components of Signal, Noise, and Distortion





Figure 4. Meter Current versus Signal Input



GENERAL DESCRIPTION

This device is intended for single and double conversion VHF receiver systems, primarily for FSK data transmission up to 500 K baud (250 kHz). It contains an oscillator, mixer, limiting IF, quadrature detector, signal strength meter drive, and data shaping amplifier.

The oscillator is a common base Colpitts type which can be crystal controlled, as shown in Figure 1, or L-C controlled as shown in the other figures. At higher V_{CC} , it has been operated as high as 200 MHz. A mixer/oscillator voltage gain of 2 up to approximately 150 MHz, is readily achievable.

The mixer functions well from an input signal of 10 μVrms , below which the squelch is unpredictable, up to about 10 mVrms, before any evidence of overload. Operation up to 1.0 Vrms input is permitted, but non-linearity of the meter output is incurred, and some oscillator pulling is suspected. The AM rejection above 10 mVrms is degraded.

The limiting IF is a high frequency type, capable of being operated up to 50 MHz. It is expected to be used at 10.7 MHz in most cases, due to the availability of standard ceramic resonators. The quadrature detector is internally coupled to the IF, and a 5.0 pF quadrature capacitor is internally provided. The -3dB limiting sensitivity of the IF itself is approximately 50 μV (at Pin 7), and the IF can accept signals up to 1.0 Vrms without distortion or change of detector quiescent dc level.

The IF is unusual in that each of the last 5 stages of the 6 state limiter contains a signal strength sensitive, current sinking device. These are parallel connected and buffered to produce a signal strength meter drive which is fairly linear for IF input signals of 10 μV to 100 mVrms (see Figure 4).

A simple squelch arrangement is provided whereby the meter current flowing through the meter load resistance flips a comparator at about 0.8 Vdc above ground. The signal strength at which this occurs can be adjusted by changing the meter load resistor. The comparator (+) input and output are available to permit control of hysteresis. Good positive

action can be obtained for IF input signals of above 30 μVrms . The 130 k Ω resistor shown in the test circuit provides a small amount of hysteresis. Its connection between the 3.3 k resistor to ground and the 3.0 k pot, permits adjustment of squelch level without changing the amount of hysteresis.

The squelch is internally connected to both the quadrature detector and the data shaper. The quadrature detector output, when squelched, goes to a dc level approximately equal to the zero signal level unsquelched. The squelch causes the data shaper to produce a high (V_{CC}) output.

The data shaper is a complete "floating" comparator, with back to back diodes across its inputs. The output of the quadrature detector can be fed directly to either input of this amplifier to produce an output that is either at V_{CC} or V_{EE} , depending upon the received frequency. The impedance of the biasing can be varied to produce an amplifier which "follows" frequency detuning to some degree, to prevent data pulse width changes.


When the data shaper is driven directly from the demodulator output, Pin 13, there may be distortion at Pin 13 due to the diodes, but this is not important in the data application. A useful note in relating high/low input frequency to logic state: low IF frequency corresponds to low demodulator output. If the oscillator is above the incoming RF frequency, then high RF frequency will produce a logic low (input to (+) input of Data Shaper as shown in Figures 1 and 2).

APPLICATION NOTES

The MC3356 is a high frequency/high gain receiver that requires following certain layout techniques in designing a stable circuit configuration. The objective is to minimize or eliminate, if possible, any unwanted feedback.

MC3356

Figure 6. Application with Self-Adjusting Bias on Data Shaper



APPLICATION NOTES (continued)


Depending on the external circuit, inverted or noninverted data is available at Pin 18. Inverted data makes the higher frequency in the FSK signal a "one" when the local oscillator is above the incoming RF. Figure 5 schematic shows the comparator with hysteresis. In this circuit the dc reference voltage at Pin 17 is about the same as the demodulated output voltage (Pin 13) when no signal is present. This type circuit is preferred for systems where the data rates can drop to zero. Some systems have a low frequency limit on the data rate, such as systems using the MC3850 ACIA that has a start or stop bit. This defines the low frequency limit that can appear in the data stream.

Figure 5 circuit can then be changed to a circuit configuration as shown in Figure 6. In Figure 6 the reference voltage for the comparator is derived from the demodulator output through a low pass circuit where τ is much lower than the lowest frequency data rate. This and similar circuits will compensate for small tuning changes (or drift) in the quadrature detector.

Squelch status (Pin 15) goes high (squelch off) when the input signal becomes greater than some preset level set by the resistance between Pin 14 and ground. Hysteresis is added to the circuit externally by the resistance from Pin 14 to Pin 15.

MC3356


Figure 7. Internal Schematic



MC3356

OUTLINE DIMENSIONS

P SUFFIX PLASTIC PACKAGE CASE 738-03




NOTES:

1. DIMENSIONING AND TOLERANCING PER ANSI Y14.5M, 1982.
2. CONTROLLING DIMENSION: INCH
3. DIMENSION "L" TO CENTER OF LEAD WHEN FORMED PARALLEL.
4. DIMENSION "B" DOES NOT INCLUDE MOLD FLASH.
5. 738-02 OBSOLETE, NEW STANDARD 738-03.

DIM	MILLIMETERS		INCHES	
	MIN	MAX	MIN	MAX
A	25.66	27.17	1.010	1.070
B	6.10	6.60	0.240	0.260
C	3.81	4.57	0.150	0.180
D	0.39	0.55	0.015	0.022
E	1.27 BSC		0.050 BSC	
F	1.27	1.77	0.050	0.070
G	2.54 BSC		0.100 BSC	
J	0.21	0.38	0.008	0.015
K	2.80	3.55	0.110	0.140
L	7.62 BSC		0.300 BSC	
M	0°	15°	0°	15°
N	0.51	1.01	0.020	0.040

DW SUFFIX PLASTIC PACKAGE CASE 751D-03 (SO-20L)




NOTES:

1. DIMENSIONING AND TOLERANCING PER ANSI Y14.5M, 1982.
2. CONTROLLING DIMENSION: MILLIMETER.
3. DIMENSION A AND B DO NOT INCLUDE MOLD PROTRUSION.
4. MAXIMUM MOLD PROTRUSION 0.15 (0.006) PER SIDE.
5. 751D-01, AND -02 OBSOLETE, NEW STANDARD 751D-03.

DIM	MILLIMETERS		INCHES	
	MIN	MAX	MIN	MAX
A	12.65	12.95	0.499	0.510
B	7.40	7.60	0.292	0.299
C	2.35	2.65	0.093	0.104
D	0.35	0.49	0.014	0.019
F	0.50	0.90	0.020	0.035
G	1.27 BSC		0.050 BSC	
J	0.25	0.32	0.010	0.012
K	0.10	0.25	0.004	0.009
M	0°	7°	0°	7°
P	10.05	10.55	0.395	0.415
R	0.25	0.75	0.010	0.029

MC3356



Motorola reserves the right to make changes without further notice to any products herein. Motorola makes no warranty, representation or guarantee regarding the suitability of its products for any particular purpose, nor does Motorola assume any liability arising out of the application or use of any product or circuit, and specifically disclaims any and all liability, including without limitation consequential or incidental damages. "Typical" parameters which may be provided in Motorola data sheets and/or specifications can and do vary in different applications and actual performance may vary over time. All operating parameters, including "Typicals" must be validated for each customer application by customer's technical experts. Motorola does not convey any license under its patent rights nor the rights of others. Motorola products are not designed, intended, or authorized for use as components in systems intended for surgical implant into the body, or other applications intended to support or sustain life, or for any other application in which the failure of the Motorola product could create a situation where personal injury or death may occur. Should Buyer purchase or use Motorola products for any such unintended or unauthorized application, Buyer shall indemnify and hold Motorola and its officers, employees, subsidiaries, affiliates, and distributors harmless against all claims, costs, damages, and expenses, and reasonable attorney fees arising out of, directly or indirectly, any claim of personal injury or death associated with such unintended or unauthorized use, even if such claim alleges that Motorola was negligent regarding the design or manufacture of the part. Motorola and  are registered trademarks of Motorola, Inc. Motorola, Inc. is an Equal Opportunity/Affirmative Action Employer

Mfax is a trademark of Motorola, Inc.

How to reach us:

USA/EUROPE/Locations Not Listed Motorola Literature Distribution;
PO Box 5405, Denver, Colorado 80217 303-675-2140 or 1-800-441-2447

JAPAN: Nippon Motorola Ltd. SPD, Strategic Planning Office, 4-32-1,
Nishi-Gotanda, Shinagawa-ku, Tokyo 141, Japan. 81-3-5487-8488

Mfax™: RMFAX0@email.sps.mot.com – TOUCHTONE 602-244-6609
– US & Canada ONLY 1-800-774-1848

ASIA/PACIFIC Motorola Semiconductors H K Ltd., 8B Tai Ping Industrial Park,
51 Ting Kok Road, Tai Po, N.T., Hong Kong 852-26629298

INTERNET: <http://motorola.com/sps>



MOTOROLA

MC3356/D

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้