

สำนักหอสมุดกลาง พระจอมเกล้าลาดกระบัง

**การวิเคราะห์การเกิดคอมมอนโหมดน้อยส ภายใต สภาวะสมดุลและไม่สมดุลของ
ฮาล์ฟบริดจ์คอนเวอร์เตอร์**

**Analysis Common Mode Noise Generation in Unbalanced And Balanced Condition of
Half – Bridge Converter for Balancing Improvement**



โดย

นายยุทธพงษ์ จำเริญสุข

นายสุทธิโชค รักเอียด

นายอุเทน ศิริสุทธิ

เลขหมู่.....
เลขทะเบียน.....**81992**
วัน,เดือน,ปี.....**4 ก.ค. 2551**

b.....
i.....

ปริญญานิพนธ์นี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรปริญญาวิศวกรรมศาสตรบัณฑิต

สาขาวิศวกรรมระบบควบคุม

สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

ปีการศึกษา 2550

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


ปริญญานิพนธ์ปีการศึกษา 2550

ภาควิชาวิศวกรรมระบบควบคุม คณะวิศวกรรมศาสตร์

สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

เรื่อง การวิเคราะห์การเกิดคอมมอนโหมดนอยส์ ภายใต้สภาวะสมดุลและไม่สมดุล
ของฮาล์ฟบริดจ์คอนเวอร์เตอร์
Analysis Common Mode Noise Generation in Unbalanced And Balanced Condition of
Half – Bridge Converter for Balancing Improvement

ผู้จัดทำ นายยุทธพงษ์ จำเริญสุข รหัสประจำตัว 48015301
นายสุทธิโชค รักเอียด รหัสประจำตัว 48015316
นายอุเทน ศิริสุทธิ รหัสประจำตัว 48015321


.....อาจารย์ที่ปรึกษา
(รศ.ดร.โยชิน เปรมปราณีรัชต์)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การวิเคราะห์การเกิดคอมมอนโหมดน้อยส ภายใต สภาวะสมดุลและไม่สมดุล ของฮาล์ฟบริดจ์คอนเวอร์เตอร์

โดย

นายยุทธพงษ์ จำริณสุข

นายสุทธิโชค รักเอียด

นายอุเทน ศิริสุทธิ

อาจารย์ที่ปรึกษา

รศ.ดร.โยธิน เปรมปราณิรัชต์

ปีการศึกษา 2550

บทคัดย่อ

รายงานฉบับนี้เป็นการศึกษาการเกิดคอมมอน โหมดน้อยส ภายใต สภาวะสมดุลและไม่สมดุลของฮาล์ฟบริดจ์คอนเวอร์เตอร์ ความไม่สมดุลของวงจรซึ่งเป็นสาเหตุของการเกิดคอมมอน โหมดน้อย โดยความไม่สมดุลของวงจรเกิดจากความไม่สมดุลของสายส่ง, ที่ขั้วแหล่งจ่ายและที่ขั้ว โหลด คุณสมบัติความ ไม่สมดุลดังกล่าวเป็นสาเหตุที่ทำให้เกิดแรงดันคอมมอน โหมดไม่สมดุลที่ขั้ว ของแหล่งจ่าย ($V_{A3} \neq V_{B3}$) และแรงดันที่ขั้ว โหลด ($V_{13} \neq V_{23}$) จากความไม่สมดุลของแรงดัน ดังกล่าว สามารถหาคอมมอนโหมดน้อยส ที่แหล่งจ่ายและที่ขั้ว โหลดได้คือ $V_{CMoff} = (V_{A3} + V_{B3})$ และ $V_{CMon} = (V_{13} + V_{23})$ ตามลำดับ เมื่อสมดุลที่ขั้วแหล่งจ่าย $V_{CMoff} \cong 0$, อย่างไรก็ตาม ไม่ สามารถสมดุลที่โหลด และสายส่ง, ดังนั้น $V_{CMon} \neq 0$ หนทางการกำจัดคอมมอนโหมดน้อยส ใน วงจรนี้ โดยการกำจัดกราวด์ลูปของฮิตซิงค์ ทั้งสองตัวโดยการย้ายจุดต่อจากเฟรมกราวด์ไปยังขา ซอร์สของมอสเฟต แนวทางการสมดุลที่แหล่งจ่ายนั้นทำให้กำจัดกระแสคอมมอนโหมคลดลงได้ มาก สามารถเปรียบเทียบกันได้จากผลการทดลอง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Analysis Common Mode Noise Generation in Unbalanced And Balanced Condition of Half – Bridge Converter for Balancing Improvement

By

Mr. Yuttapong Jumruensuk

Mr. Suttichok Rukiad

Mr. Utain Sirisut

Advisor

Assoc. Prof. Yothin Premprancerach

Academic Year 2007

ABSTRACT

This project presents the study analysis common mode noise under balanced and unbalanced condition of half-bridge converter. the unbalanced circuit is the cause to generate the common mode noise. The cause of circuit unbalance is due to unbalanced transmission path, unbalance dc source and unbalanced load terminal. Because of these unbalanced characteristics will produce the unbalanced voltage at the dc source ($V_{A3} \neq V_{B3}$) and load terminals ($V_{13} \neq V_{23}$) from these unbalanced voltages we can find CM-noise at the dc source and the load terminals equal to $V_{CMoff} = (V_{A3} + V_{B3})$ and $V_{CMon} = (V_{13} + V_{23})$, respectively. When the dc source is balanced $V_{CMoff} \cong 0$, however, the load terminal balance can not be made due to the unbalanced transmission path of this circuit, so that $V_{CMon} \neq 0$. Another way for suppressing the common mode noise in this circuit is to eliminate the ground loop of the two heat sinks by removing the connection of the frame ground to the source of the MOSFET. By the way of dc source balance and ground loop elimination, the common mode current is greatly reduced this validity can be confirmed by experimental results.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

กิตติกรรมประกาศ

การจัดทำปฏิญานิพนธ์ในครั้งนี้สำเร็จลุล่วงไปด้วยดี เพราะได้รับความเมตตากรุณาจาก รองศาสตราจารย์ ดร. โยธิน เปรมปราณีรัชต์และรุ่นพี่ปฏิญาณเอก ที่คอยแนะนำ ชี้แนะแนวทาง รวมถึงการให้ความสนใจสอบถามความคืบหน้าอย่างสม่ำเสมอ ทำให้คณะผู้จัดทำมีกำลังใจที่ดีในการแก้ปัญหาการทำงานให้สำเร็จอย่างมีระบบ คณะผู้จัดทำรู้สึกซาบซึ้งและกราบขอบพระคุณอย่างสูง

ขอขอบพระคุณ ภาควิชาวิศวกรรมระบบควบคุม และ ศูนย์ทดสอบผลิตภัณฑ์ไฟฟ้าและอิเล็กทรอนิกส์ (PTEC) ที่เอื้อเฟื้อเครื่องมือและอุปกรณ์ ตลอดจนสถานที่ รวมทั้งคำแนะนำที่ดีจาก พี่ๆ ที่ศูนย์แห่งนี้ จนสามารถทำปฏิญานิพนธ์ฉบับนี้เสร็จสิ้นไปด้วยดี

ขอขอบพระคุณอาจารย์ทุกท่าน ที่เคยสั่งสอน คณะผู้จัดทำ จนสามารถสร้างสมประสบการณ์การเรียนรู้ ทำให้เกิดปฏิญานิพนธ์ฉบับนี้ได้

ขอบคุณเพื่อน พี่ น้อง ที่คอยเป็นกำลังใจที่ดี ตลอดการทำปฏิญานิพนธ์ฉบับนี้

และสุดท้ายขอกราบขอบพระคุณ บิดามารดา ของคณะผู้จัดทำที่ได้ให้โอกาสเล่าเรียนจนถึงทุกวันนี้ ตลอดจนการสนับสนุนและให้กำลังใจที่ดีเสมอมา

คณะผู้จัดทำ

นาย สุทธิโชค รักเอียด

นาย ยุทธพงษ์ จำเริญสุข

นาย อุเทน ศิริสุทธิ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญ

	หน้า
บทคัดย่อ	I
บทคัดย่อภาษาอังกฤษ	II
กิตติกรรมประกาศ	III
สารบัญ	IV
สารบัญภาพ	VII
สารบัญตาราง	X
บทที่ 1 บทนำ	
1.1 ความเป็นมาและความสำคัญของปัญหา	1
1.2 วัตถุประสงค์ของการศึกษา	1
1.3 ขอบเขตการศึกษา	1
บทที่ 2 ทฤษฎีและความรู้ที่เกี่ยวข้อง	2
2.1 ความหมายของสัญญาณรบกวน	2
2.2 ทางเดินของสัญญาณรบกวน	2
2.3 การแทรกซ้อนสนามแม่เหล็กผ่านสายตัวนำ (Conducted Emission)	3
2.3.1 สัญญาณรบกวนคอมมอน โหมด	4
2.3.2 สัญญาณรบกวนดิฟเฟอเรนเชียล โหมด	4
2.4 เครื่องมือที่ใช้ในการป้องกันสัญญาณรบกวนผ่านสายตัวนำ	5
2.5 เทคนิคในการวัดสัญญาณรบกวนผ่านสายตัวนำ	7
2.6 วงจรจับเกท	9
บทที่ 3 การวิเคราะห์และการออกแบบ	11
3.1 เทคนิคการลดสัญญาณรบกวน	11
3.2 ทฤษฎีการบาลานซ์วงจรเพื่อการหักล้างกันของสัญญาณรบกวน แบบคอมมอน โหมด	11
3.3 คิกรีของการบาลานซ์	15
3.4 ปัญหาที่เกิดขึ้นในสัญญาณรบกวนในสวิตซ์ซิงคอนเวอร์เตอร์	16
3.4.1 Parasitic element ของวงจรระหว่าง Drain กับ Frame ground	16
3.4.2 Transmission impedance of switching action ช่วงเวลา Turn on และ Turn off	16

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญ (ต่อ)

3.4.2.1	พิจารณาในช่วงสวิตช์ไม่ทำงาน	17
3.4.2.2	พิจารณาในช่วงสวิตช์ทำงาน	18
3.4.3	ความไม่สมดุลระหว่าง Sending Line กับ Returning Line	18
3.4.4	สาเหตุของความไม่สมดุลในวงจร	18
3.5	ทฤษฎีวงจรถ้าฟริดจ์	23
บทที่ 4	การทดลองและผลการทดลอง	24
4.1	เงื่อนไขในการทดลอง	24
4.2	พารามิเตอร์ที่ใช้ในการทดลองวงจรถ้าฟริดจ์คอนเวอร์เตอร์แบบไม่สมดุล ที่คัตออฟ 75 %	24
4.3	พารามิเตอร์ที่ใช้ในการทดลองวงจรถ้าฟริดจ์คอนเวอร์เตอร์แบบสมดุล ที่คัตออฟ 75 %	25
4.4	พารามิเตอร์ที่ใช้ในการทดลองวงจรถ้าฟริดจ์คอนเวอร์เตอร์แบบไม่สมดุล ที่คัตออฟ 35 %	30
4.5	พารามิเตอร์ที่ใช้ในการทดลองวงจรถ้าฟริดจ์คอนเวอร์เตอร์แบบสมดุล ที่คัตออฟ 35 %	31
บทที่ 5	บทวิจารณ์และการสรุป	36
5.1	สรุปผลการทดลองวงจรถ้าฟริดจ์คอนเวอร์เตอร์แบบไม่สมดุล	36
5.2	สรุปผลการทดลองวงจรถ้าฟริดจ์คอนเวอร์เตอร์แบบสมดุล	36
5.3	สรุปการทดลองทั้งหมด	36
5.4	ข้อเสนอแนะ	36
เอกสารอ้างอิง		37
ภาคผนวก		38
	ภาคผนวก ก DATA SHEET	39
	ภาคผนวก ข รูปวงจรถ้าฟริดจ์คอนเวอร์เตอร์ที่ใช้ในการทดลอง	69

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญญภาพ

รูปภาพ

รูปที่ 2.1 แสดงทางเดินของสัญญาณรบกวน	2
รูปที่ 2.2 แสดงทางเดินสัญญาณรบกวนผ่านสายตัวนำแบบคอมมอน โหมด	4
รูปที่ 2.3 แสดงทางเดินสัญญาณรบกวนผ่านสายตัวนำแบบดิฟเฟอเรนเชียล โหมด	4
รูปที่ 2.4 แสดงเส้นทางเดินสัญญาณรบกวนผ่านสายตัวนำแบบคอมมอน โหมด และดิฟเฟอเรนเชียล โหมด	5
รูปที่ 2.5 ลักษณะพื้นฐานของ LISN	6
รูปที่ 2.6 ผลของกระแสสัญญาณรบกวนผ่านสายตัวนำ แบบคอมมอน โหมด และ แบบดิฟเฟอเรนเชียล โหมดที่ปรากฏเมื่อใช้งาน LISN	6
รูปที่ 2.7 แสดงเทคนิคการวัดสัญญาณรบกวนผ่านสายตัวนำแบบคอมมอน โหมด	8
รูปที่ 2.8 แสดงเทคนิคการวัดสัญญาณรบกวนผ่านสายตัวนำแบบดิฟเฟอเรนเชียล โหมด	8
รูปที่ 2.9 แสดงเทคนิคการวัดสัญญาณรบกวนผ่านสายตัวนำของ Common mode noise	9
รูปที่ 2.10 แสดงการจับเทมอสเฟทกำลังด้วยวงจรถูช-พูล	10
รูปที่ 2.11 แสดงอุปกรณ์ที่ใช้แยกกราวด์	10
รูปที่ 3.1 แสดงตัวอย่างวงจรมัลติบาลานซ์	12
รูปที่ 3.2 วงจรที่สมดุลที่แสดงแหล่งกำเนิดสัญญาณรบกวนแบบอินดักทีฟและคาปาซิทีฟ	13
รูปที่ 3.3 อิมพีแดนซ์รวมระหว่างตัวนำในวงจรเทียบกับกราวด์	13
รูปที่ 3.4 การใช้สายโคแอกเซียลในวงจรสมดุล	14
รูปที่ 3.5 แสดงวงจรขยายแบบดิฟเฟอเรนเชียลที่สมดุล	15
รูปที่ 3.6 แสดงการบาลานซ์ส่วนของวงจรที่มีสายส่งยาวๆ โดยการใช้หม้อแปลง 2 ตัว	16
รูปที่ 3.7 การเกิดค่าคาปาซิเตอร์จาก Heat Sink	16
รูปที่ 3.8 แสดงช่วงเวลาสวิตช์ไม่ทำงาน	17
รูปที่ 3.9 แสดงช่วงเวลาสวิตช์ทำงาน	17
รูปที่ 3.10 แสดงเส้นทางเดินของเส้น สายส่งไป (Sending line) และสายส่งกลับ (Returning line)	18
รูปที่ 3.11 แสดงความไม่สมดุลในวงจรจับคิซิมอเตอร์	19
รูปที่ 3.12 แสดงวงจรสมดุลของวงจรจับคิซิมอเตอร์แบบไม่สมดุล	20
รูปที่ 3.13 แสดงวงจรพื้นฐานวงจรจับคิซิมอเตอร์แบบไม่สมดุล	23
รูปที่ 4.1 แสดงวงจรพื้นฐานวงจรจับคิซิมอเตอร์แบบไม่สมดุล	24
รูปที่ 4.2 แสดงวงจรพื้นฐานวงจรจับคิซิมอเตอร์แบบสมดุล	25

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญญภาพ (ต่อ)

รูปที่ 4.3 แสดงรูปลำดับการสวิตซ์ที่คิวตี้ไซเคิล 75%	26
รูปที่ 4.4 แสดงการเปรียบเทียบ V12 ที่คิวตี้ 75%	26
รูปที่ 4.5 แสดงการเปรียบเทียบ VA3+VB3 ที่คิวตี้ไซเคิล 75%	27
รูปที่ 4.6 แสดงการเปรียบเทียบ VA3-VB3 ที่คิวตี้ไซเคิล 75%	27
รูปที่ 4.7 แสดงค่ากระแสคอมมอน โหมด วัดหลัง LISN ของวงจรฮาล์ฟบริดจ์คอนเวอร์เตอร์แบบไม่สมมูลที่คิวตี้ 75%	28
รูปที่ 4.8 แสดงค่ากระแสคอมมอน โหมด วัดหลัง LISN ของวงจรฮาล์ฟบริดจ์คอนเวอร์เตอร์แบบสมมูลที่คิวตี้ 75%	28
รูปที่ 4.9 แสดงการกระจายสัญญาณรบกวนวงจรแบบไม่สมมูล ของฮาล์ฟบริดจ์คอนเวอร์เตอร์ที่คิวตี้ 75%	29
รูปที่ 4.10 แสดงการกระจายสัญญาณรบกวนวงจรแบบสมมูล ของฮาล์ฟบริดจ์คอนเวอร์เตอร์ที่คิวตี้ 75%	29
รูปที่ 4.11 แสดงวงจรพื้นฐานวงจรขับเคลื่อนแบบไม่สมมูล	30
รูปที่ 4.12 แสดงวงจรพื้นฐานวงจรขับเคลื่อนแบบสมมูล	31
รูปที่ 4.13 แสดงรูปลำดับการสวิตซ์ที่คิวตี้ไซเคิล 35%	32
รูปที่ 4.14 แสดงการเปรียบเทียบ V12 ที่คิวตี้ไซเคิล 35%	32
รูปที่ 4.15 แสดงการเปรียบเทียบ VA3+VB3 ที่คิวตี้ไซเคิล 35%	33
รูปที่ 4.16 แสดงการเปรียบเทียบ VA3-VB3 ที่คิวตี้ไซเคิล 35%	33
รูปที่ 4.17 แสดงค่ากระแสคอมมอน โหมด วัดหลัง LISN ของวงจรฮาล์ฟบริดจ์คอนเวอร์เตอร์แบบไม่สมมูลที่คิวตี้ 35%	34
รูปที่ 4.18 แสดงค่ากระแสคอมมอน โหมด วัดหลัง LISN ของวงจรฮาล์ฟบริดจ์คอนเวอร์เตอร์แบบสมมูลที่คิวตี้ 35%	34
รูปที่ 4.19 แสดงการกระจายสัญญาณรบกวนวงจรไม่สมมูล ของวงจรฮาล์ฟบริดจ์คอนเวอร์เตอร์ที่คิวตี้ 35%	35
รูปที่ 4.20 แสดงการกระจายสัญญาณรบกวนวงจรแบบสมมูล ของฮาล์ฟบริดจ์คอนเวอร์เตอร์	35

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 1

บทนำ

1.1 ความเป็นมาและความสำคัญของปัญหา

ในปัจจุบันนี้เรื่องของสัญญาณรบกวนทางแม่เหล็กไฟฟ้า (Electromagnetic Interference : EMI) มีความสำคัญต่อการนำสินค้าและผลิตภัณฑ์ทางด้านอิเล็กทรอนิกส์ไปจำหน่ายทุกประเทศทั่วโลก สัญญาณรบกวนจะส่งผลกระทบต่อการทำงานของอุปกรณ์ เช่นเครื่องใช้ไฟฟ้าและอุปกรณ์อิเล็กทรอนิกส์ต่างๆ ให้มีการทำงานที่ผิดปกติเมื่อเกิดการรบกวน โดยการรบกวนนอกจากจะเกิดการรบกวนจากแหล่งกำเนิดอื่นจากภายนอกแล้ว ยังอาจเกิดการรบกวนภายในตัวของมันเองอีกด้วย นอกจากนี้ที่อุปกรณ์ต่างๆอาจทำตัวเป็นแหล่งกำเนิดสัญญาณรบกวน ซึ่งมารบกวนเครื่องมือและอุปกรณ์ที่อยู่ข้างเคียง การรบกวนเกิดขึ้นได้ 2 ลักษณะ คือการแผ่กระจายทางอากาศ (Radiated EMI) และการรบกวนในสายตัวนำ (Conducted EMI)

ปริญญาโทฉบับนี้เป็นการศึกษาการเกิดสัญญาณรบกวนในสายตัวนำ (Conducted EMI) ของวงจรฮาล์ฟบริดจ์คอนเวอร์เตอร์

1.2 วัตถุประสงค์ของการศึกษา

1. ศึกษาการเกิด คอมมอน โหมดนอยส์ ในวงจรฮาล์ฟบริดจ์คอนเวอร์เตอร์
2. วิเคราะห์สาเหตุความไม่สมดุล ของวงจรฮาล์ฟบริดจ์คอนเวอร์เตอร์
3. พิจารณาหลักการและขั้นตอนเพื่อแก้ไขวงจรฮาล์ฟบริดจ์คอนเวอร์เตอร์ โดยอาศัยเทคนิคการบาลานซ์วงจรให้สมดุลเพื่อลดคอมมอน โหมดนอยส์

1.3 ขอบเขตการศึกษา

ขอบเขตการศึกษาในปริญญาโทฉบับนี้ ศึกษาวิเคราะห์ปัญหาการเกิดสัญญาณรบกวนทางแม่เหล็กไฟฟ้าผ่านสายตัวนำ (Conducted EMI) ของวงจรฮาล์ฟบริดจ์คอนเวอร์เตอร์ในแบบสมดุลและไม่สมดุล พิจารณาถึงสาเหตุของปัญหาและวิธีการสำหรับแก้ไขปัญหาเพื่อปรับปรุงวงจรให้สามารถใช้งานได้ดีเหมือนเดิม แต่สามารถลดสัญญาณรบกวนที่เกิดขึ้นได้ในระดับที่ดี

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 2

ทฤษฎีและความรู้ที่เกี่ยวข้อง

สัญญาณรบกวนสนามแม่เหล็กไฟฟ้า (Electromagnetic Interference : EMI)

สัญญาณรบกวนทางสนามแม่เหล็กไฟฟ้า (Electromagnetic Interference : EMI) สาเหตุการเกิดสัญญาณรบกวนทางสนามแม่เหล็กไฟฟ้าในวงจรอิเล็กทรอนิกส์ จะเกิดจากธรรมชาติของการทำงานของอุปกรณ์ภายในวงจร เช่น การคายประจุของไฟฟ้าสถิต เป็นต้น องค์ประกอบของ EMI จะมีอยู่ด้วยกัน 3 ส่วน คือ แหล่งกำเนิด เหยื่อ และทางผ่าน เมื่อพิจารณาลักษณะทางผ่านของสัญญาณรบกวน EMI สามารถแบ่งออกได้เป็น 2 ลักษณะ คือ สัญญาณรบกวนทางสนามแม่เหล็กผ่านตัวนำ (Conducted EMI) สัญญาณรบกวนทางสนามแม่เหล็กที่แพร่ไปในอากาศ (Radiated EMI)


2.1 ความหมายของการเกิดสัญญาณรบกวน

สัญญาณรบกวน (Noise) คือสัญญาณทางไฟฟ้าในวงจรที่เกิดขึ้น นอกเหนือจากสัญญาณที่ได้ ออกแบบไว้ แต่สัญญาณเอาต์พุตที่มีความสัมพันธ์แบบไม่เป็นเชิงเส้น (Non-Linear) กับอินพุตนั้น ไม่ใช่สัญญาณรบกวนแต่เป็นปัญหาที่เกิดจากการออกแบบวงจร เว้นแต่สัญญาณดังกล่าวนี้ไปรบกวนวงจรอื่น จึงจะเรียกสัญญาณนี้ว่าเป็นสัญญาณรบกวน

การรบกวน (Interference) คือผลของสัญญาณรบกวนที่ทำให้วงจรทำงานได้ไม่ดีเท่าที่ควร โดยมากแล้วเราไม่สามารถกำจัดสัญญาณรบกวนออกไปหมดสิ้นแต่สามารถลดสัญญาณรบกวนจนกระทั่งไม่ก่อให้เกิดการรบกวนได้

2.2 ทางเดินของสัญญาณรบกวน

ทางเดินสัญญาณรบกวน คือเส้นทางเชื่อมโยงสัญญาณจากแหล่งกำเนิดสัญญาณ ไปยังตัวรับหรือการคับปลิง (Coupling) และวงจรตัวรับสัญญาณรบกวน



รูปที่ 2.1 แสดงทางเดินของสัญญาณรบกวน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น เมื่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

1. Noise Source เป็นแหล่งกำเนิดสัญญาณรบกวน
2. Receptor เป็นตัวรับสัญญาณรบกวน
3. Coupling เป็นการส่งผ่านสัญญาณรบกวน ซึ่งสามารถส่งผ่านได้สองทางด้วยกัน คือ ทางสายตัวนำและการแพร่กระจายทางอากาศ

ในการวิเคราะห์เกี่ยวกับปัญหาเรื่องสัญญาณรบกวนนั้น เราจำเป็นต้องตรวจสอบว่าแหล่งกำเนิดสัญญาณและตัวรับสัญญาณรบกวนอยู่ที่ใด และสัญญาณรบกวนถูกคัปปลิงผ่านทางใด ดังนั้นจึงสามารถป้องกันสัญญาณรบกวนได้ 3 วิธี คือ

1. ป้องกันไม่ให้แหล่งกำเนิดสัญญาณส่งสัญญาณรบกวนออกไป
2. ทำให้ตัวรับไม่ตอบสนองต่อสัญญาณรบกวน
3. ลดการส่งสัญญาณรบกวนผ่านทางคัปปลิงลงให้น้อยที่สุด


2.3 การแทรกซ้อนสนามแม่เหล็กผ่านสายตัวนำ (Conducted Emission)

เป็นการแทรกซ้อนผ่านไปยังแหล่งจ่ายหลัก และย้อนกลับเข้าไปในโครงข่ายของระบบ ระบบส่งกำลังสัญญาณ ไซน์ คลื่นความถี่สูงนี้จะผสมเข้าไปในสัญญาณ ไซน์ และไปรบกวนอุปกรณ์อื่น เช่น คอมพิวเตอร์ หรืออุปกรณ์ป้องกันต่างๆ ทำให้อุปกรณ์ป้องกันนั้นไม่สามารถทำงานได้ตรงตามเป้าหมาย

ในการแทรกซ้อนของสนามแม่เหล็กไฟฟ้าจากคอนเวอร์เตอร์ ที่ใช้ในระบบไฟฟ้ากำลัง ผลของการแทรกซ้อนของสนามแม่เหล็กไฟฟ้า จะมีขนาดแปรผันตามขนาดกำลังไฟฟ้า และกระแสไฟฟ้าหลักของระบบด้วย ซึ่งแหล่งกำเนิดสัญญาณแทรกซ้อนของแม่เหล็กไฟฟ้าในกรณีนี้จะแปรผันตามการเปลี่ยนแปลงของอุปกรณ์สวิตชิงแรงดันสูงที่ทำงานตามจังหวะของสัญญาณ PWM ที่นำไปกระตุ้น


กระแสรบกวนที่มีบทบาทสำคัญของการกำเนิดสัญญาณแทรกซ้อนของแม่เหล็กไฟฟ้า จะเป็นสัญญาณรบกวนในโหมดร่วม (Common Mode Noise) เนื่องจาก การเปลี่ยนแปลงของสวิตชิง จะเกิดการเชื่อมโยงกับ เฟรมกราวด์ ตัวเก็บประจุแผ่นผ่านตัวระบายความร้อน ไหลลงสู่เฟรมกราวด์ นอกจากนี้ กระบวนการรบกวนในโหมดร่วม นี้จะแปรสภาพไปเป็นกระแสรบกวนโหมดต่างอีกด้วย แบ่งออกเป็น 2 ประเภท คือ

2.3.1. สัญญาณรบกวนแบบคอมมอนโหมด คือสัญญาณรบกวนที่เกิดขึ้น ระหว่างสายกำลังสาย ใดสายหนึ่งเทียบกับสายกราวด์ ซึ่งเกิดจากจังหวะการสวิตซ์ของอุปกรณ์ที่ทำหน้าที่เป็นสวิตซ์ซึ่งขณะ ทำงานที่ความถี่สูง เช่น มอสเฟต ทำให้กระแสคอมมอน โหมดสามารถไหลผ่านตัวเก็บประจุแฝง (parasitic capacitance)ระหว่างขาเดรนกับ Heat sing ไหลลงเฟรมกราวด์ ดังรูปที่ 2.2




รูปที่ 2.2 แสดงทางเดินสัญญาณรบกวนผ่านสายตัวนำแบบคอมมอน โหมด

2.3.2 สัญญาณรบกวนแบบดิฟเฟอเรนเชียลโหมด คือสัญญาณรบกวนที่เกิดขึ้นระหว่างสาย กำลังทั้งสอง สัญญาณประเภทนี้จะเกิดขึ้นที่ตัวนำของสายส่งระหว่างตัวนำส่ง (Sending Line) และ ตัวนำรับ (Returning Line) ทางเดินของสัญญาณรบกวน จะมีลักษณะเป็นวงจรมัด หรือเป็นลูป เมื่อมี กระแสไฟฟ้าไหลผ่านตัวนำจะเกิดสนามแม่เหล็กคล้องและเชื่อมโยงไปสู่วงจรใกล้เคียงการเชื่อมโยง ชนิดนี้จะเป็นการเชื่อมโยงแบบการเหนี่ยวนำ (Inductive Coupling)



รูปที่ 2.3 แสดงเส้นทางเดินสัญญาณรบกวนผ่านสายตัวนำแบบดิฟเฟอเรนเชียล โหมด

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 2.4 แสดงเส้นทางเดินสัญญาณรบกวนผ่านสายตัวนำแบบคอมมอนโหมด และดิฟเฟอเรนเชียลโหมด


2.4 เครื่องมือที่ใช้ในการป้องกันสัญญาณรบกวนผ่านสายตัวนำ

โดยทั่วไปเครื่องมือที่ใช้ในการป้องกันสัญญาณรบกวนผ่านสายตัวนำ ที่เกิดจากสัญญาณทดสอบและป้องกันสัญญาณรบกวนจากภายนอกไม่ให้เข้ามารบกวนสัญญาณที่ทดสอบ คือ Line Impedance Stabilizer Network หรือเรียกย่อว่า LISN ลักษณะพื้นฐานของวงจร LISN ดังรูป 2.5 ตัวเก็บประจุขนาด $1 \mu\text{F}$ ทำหน้าที่ป้องกันสัญญาณรบกวนที่มาจากด้านไฟฟ้ากระแสสลับ 50Hz ไม่ให้เข้ามารบกวนการทดสอบ ส่วนค่าความเหนี่ยวนำขนาด $50 \mu\text{H}$ จะทำหน้าที่ป้องกันสัญญาณรบกวนที่เข้ามาจากด้านไฟฟ้ากระแสสลับ เช่นเดียวกัน ทำให้สัญญาณรบกวนทางด้านไฟฟ้ากระแสสลับ จะไม่เข้าไปรบกวนการวัด ส่วนตัวเก็บประจุขนาด $1 \mu\text{F}$ ทำหน้าที่ป้องกันสัญญาณดีซีจากอุปกรณ์ที่ทำการทดสอบ ส่วนความต้านทาน $1 \text{k}\Omega$ ทำหน้าที่ป้องกันสัญญาณดีซีจากอุปกรณ์ที่ทำการทดสอบ ส่วนตัวเก็บประจุขนาด $0.1 \mu\text{F}$ ทำหน้าที่ถ่ายประจุในกรณีที่ไม่มีค่าความต้านทาน 50Ω ต่ออยู่ที่ความถี่ของสัญญาณรบกวน โดยตัวเก็บประจุขนาด $1 \mu\text{F}$ และ $0.1 \mu\text{F}$ จะแสดงค่าอิมพีแดนซ์ต่ำ ส่วนค่าความเหนี่ยวนำ $50 \mu\text{H}$ จะแสดงค่าอิมพีแดนซ์ความถี่สูง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.5 ลักษณะพื้นฐานของ LISN



รูปที่ 2.6 ผลของกระแสสัญญาณรบกวนผ่านสายตัวนำ แบบคอมมอน โหมด และ แบบดิฟเฟอเรนเชียล โหมดที่ปรากฏเมื่อใช้งาน LISN

จากรูปที่ 2.6 สามารถนำมาเขียนสมการกระแสและแรงดันได้ดังนี้

สมการกระแส

$$I_{PHASE} = I_{CM} + I_{DM} \tag{2.1}$$

$$I_{NEUTRAL} = I_{CM} - I_{DM} \tag{2.2}$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สมการแรงดัน

$$V_{PHASE} = 50(I_{CM} + I_{DM}) \quad (2.3)$$

$$V_{NEUTRAL} = 50(I_{CM} - I_{DM}) \quad (2.4)$$

แรงดันในสายไลน์และนิวตรอนที่ได้ในสมการที่ (3) และ (4) ประกอบด้วยผลรวมระหว่างกระแสสัญญาณรบกวนผ่านสายตัวนำ แบบคอมมอน โทลด์และดิฟเฟอเรนเชียล โหมด คูณด้วยความต้านทาน 50Ω

จากสมการที่ (3) และ (4) สามารถหาผลรวมและผลต่างของแรงดันเฟสและนิวตรอนได้ดังนี้


$$V_{PHASE} + V_{NEUTRAL} = 2V_{CM} \quad (2.5)$$

$$V_{PHASE} - V_{NEUTRAL} = 2V_{DM} \quad (2.6)$$

การเกิดกระแสสัญญาณรบกวนผ่านสายตัวนำแบบคอมมอนโหมด (I_{CM}) และดิฟเฟอเรนเชียลโหมด (I_{DM}) โดยสัญญาณรบกวนผ่านสายตัวนำแบบคอมมอนโหมดที่ไหลผ่านสายตัวนำไลน์และนิวตรอนมีทิศทางเดียวกัน ขณะที่กระแสสัญญาณรบกวนสายตัวนำแบบดิฟเฟอเรนเชียลโหมดที่ไหลในสายตัวนำทั้งสองจะไหลในทิศทางตรงข้ามกัน


2.5 เทคนิคในการวัดสัญญาณรบกวนผ่านสายตัวนำ

จากความแตกต่างในขณะทีกระแสสัญญาณรบกวนผ่านสายตัวนำแบบคอมมอนโหมดและดิฟเฟอเรนเชียลโหมด ทำให้สามารถใช้เทคนิคในการวัดสัญญาณรบกวนผ่านสายตัวนำทั้งสองแบบโดยใช้โพรบวัดกระแสความถี่สูง (High Frequency Current Probe) สามารถวัดกระแสในย่านความถี่ระหว่าง 9KHz – 30MHZ ซึ่งเป็นย่านความถี่ของการแพร่กระจายบนสายตัวนำ(Conducted EMI)



รูปที่ 2.7 แสดงเทคนิคการวัดสัญญาณรบกวนผ่านสายตัวนำแบบคอมมอน โหมด


รูปที่ 2.7 แสดงการวัดสัญญาณรบกวนผ่านสายตัวนำแบบคอมมอน โหมด ซึ่งในตำแหน่งที่ทำการวัดสัญญาณทั้งสองนั้นขนานกัน โดยใช้เครื่องมือ EMI RECIEVER ในการวัด



รูปที่ 2.8 แสดงเทคนิคการวัดสัญญาณรบกวนผ่านสายตัวนำแบบดิฟเฟอเรนเชียล โหมด

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รูปที่ 2.8 แสดงการวัดสัญญาณรบกวนผ่านสายตัวนำแบบดิฟเฟอเรนเชียลโหมด โดยขดสายตัวนำเส้นใดเส้นหนึ่ง ซึ่งอาจเป็นไลน์หรือนิวตรอน แล้วใช้โพรบวัดความถี่สูง (High Frequency Current Probe) คล้องบริเวณสายที่ขดนั้นกับสายตัวนำที่เหลือ โดยใช้เครื่องมือ EMI RECIEVER ในการวัด



รูปที่ 2.9 แสดงเทคนิคการวัดสัญญาณรบกวนผ่านสายตัวนำของ Common mode noise

2.6 วงจรขับเกต (Gate drive circuit)

มอสเฟทกำลังนั้นไม่ต้องการกำลังงานในการขับเกต แต่ต้องการการประจุและถ่ายประจุของเกตในขณะ turn-on และ turn-off


ในช่วงที่มอสเฟทกำลังนำกระแสแรงดันเกตต้องการระดับแรงดันที่มีการเปลี่ยนแปลง จากจุดที่น้อยกว่า V_T ไปจนถึงจุดที่มากกว่า V_T นั่นคือต้องป้อนพัลส์สี่เหลี่ยม (square wave pulse) เข้าไปที่ขาเกตระหว่างนำกระแสค่าความต้านทานที่ขาเกตของวงจรขับควรมีค่าน้อยมากในช่วงสองตำแหน่งนี้ เพื่อให้มอสเฟทกำลังมีช่วง t_r ที่สั้นนั่นเอง

ในช่วงที่มอสเฟทหยุดนำกระแสต้องการช่วง t_f ที่สั้น ดังนั้นค่าความต้านทานที่เกตจึงควรมีค่าน้อยและสามารถคายประจุได้อย่างรวดเร็ว

ในรูปที่ 2.10 แสดงวงจรขับเกตแบบพุช-พูล (push pull driver) ที่สามารถประจุและถ่ายประจุของเกตได้รวดเร็วในขณะ turn-on และ turn-off

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ชุดขับเคลื่อนจะต่ออยู่กับขาเกทของมอสเฟต และใช้ขาซอร์สเป็นกราวด์อ้างอิง อินพุทของวงจรขับเคลื่อนมาจากวงจรดิจิทัล หรือคอมพิวเตอร์โดยอ้างอิงกราวด์เช่นกัน ในบางวงจรจะมีปัญหาเรื่องการกราวด์ ที่อินพุทเกทของมอสเฟตกำลัง เพราะที่ซอร์สของมอสเฟตกำลังบางตัวอยู่เหนือกราวด์อ้างอิง ดังนั้นที่วงจรเอาต์พุทของวงจรขับเคลื่อนดังกล่าวต้องทำการแยกกราวด์ (Isolate) ทางไฟฟ้ากับวงจรควบคุมเกทพัลส์ (gate control pulse) โดยปกติอุปกรณ์ที่นิยมใช้แยกกราวด์ คือ optical coupling หรือ transformer coupling ดังแสดงในรูปที่ 2.11



รูปที่ 2.10 แสดงการขับเคลื่อนมอสเฟตกำลังด้วยวงจรพุช-พูล รูปที่ 2.11 แสดงอุปกรณ์ที่ใช้แยกกราวด์

บทที่ 3

การวิเคราะห์และการออกแบบ

3.1 เทคนิคการลดสัญญาณรบกวน

วิธีลดสัญญาณรบกวนมีมากมายหลายวิธีแต่วิธีหลักๆ ที่สามารถนำมาประยุกต์ใช้ได้มีดังนี้

- การชิลด์สายสัญญาณ (shielding)
- การต่ออุปกรณ์ลงกราวด์ (grounding)
- การบาลานซ์ (balancing)
- การแยกวงจร (isolation)
- ลดทอนการคัปปลิง (cancellation)


เทคนิคข้างต้นไม่สามารถกำจัดสัญญาณรบกวนออกไปได้ทั้งหมดแต่สามารถลดทอนให้มีค่าต่ำพอที่จะสามารถยอมรับได้ ในบางครั้งจำเป็นต้องใช้เทคนิคมากกว่าหนึ่งวิธีขึ้นไป เพื่อลดสัญญาณรบกวนจนมีค่าพอเพียงแก่การทดสอบให้ผ่านมาตรฐานที่กำหนด

ในปริณญาณิพนธ์เล่มนี้ขอกล่าวถึงทฤษฎีการบาลานซ์

3.2 ทฤษฎีการบาลานซ์วงจรเพื่อการหักล้างกันของสัญญาณรบกวนแบบคอมมอนโหมด

วงจรบาลานซ์ คือ วงจรที่ประกอบด้วยตัวนำสองเส้นที่มีอิมพีแดนซ์เท่ากันเมื่อเทียบกับกราวด์หรือตัวนำอื่นๆ โดยจุดประสงค์ในการบาลานซ์ก็คือ การทำให้สัญญาณรบกวนแบบคอมมอนโหมดที่เกิดขึ้นในตัวนำทั้งสองมีขนาดเท่ากัน แต่มีทิศทางตรงกันข้ามและเกิดการหักล้างกันนั่นเอง

ในหัวข้อนี้จะใช้วงจรคอมมอนโหมด ในการอธิบายถึงหลักการบาลานซ์โหนดนั้นจะมีลักษณะสมดุลอยู่แล้ว ในขณะที่ภาคแหล่งกำเนิดสัญญาณเป็นส่วนที่ไม่สมดุลซึ่งเกิดจากความต้านทานภายในของแหล่งกำเนิด (Rs) ดังนั้นเราสามารถทำให้ภาคแหล่งกำเนิดสมดุลเทียบกับกราวด์ได้ วงจรทั้งระบบก็จะเป็นวงจรที่สมดุล



รูปที่ 3.1 แสดงตัวอย่างวงจรบาลานซ์ (โดยมีเงื่อนไขการบาลานซ์คือ $R_{L1} = R_{L2}$, $R_{S1} = R_{S2}$

$$|V_{13}| = |V_{23}| \text{ และ } I_{CM1} = I_{CM2}$$

V_{13} และ V_{23} คือ แรงดันรบกวนที่เกิดขึ้นที่โหนดเทียบกราวด์ ส่วนแรงดันรวมของ V_{S1} และ V_{S2} เป็นแรงดันที่แหล่งจ่าย

$$V_{13} = I_{CM1}R_{L1} \tag{3.1}$$

$$V_{23} = -I_{CM2}R_{L2} \tag{3.2}$$


จากสมการ (3.1) และ (3.2) สามารถหา V_{CM} คือแรงดันจากสัญญาณรบกวนแบบคอมมอน โหมด และ V_{FG} คือความต่างศักย์ของเฟรมกราวด์ V_{FG} โดยที่ $R_{L1} = R_{L2}$ และ $I_{CM1} = I_{CM2}$ แล้วจะได้ว่า

$$V_{CM} = V_{13} + V_{23} = 0 \tag{3.3}$$

และ


$$V_{FG} = Z_{FG}(I_{CM1} - I_{CM2}) = 0 \tag{3.4}$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3.2 วงจรที่สมดุลที่แสดงแหล่งกำเนิดสัญญาณรบกวนแบบอินดักทีฟและคาปาซิทีฟ

ในวงจรสมดุลดังรูป 3.2 V_1 และ V_2 คือแรงดันรบกวนซึ่งเกิดจากการคัปปลิงผ่านสนามแม่เหล็ก V_3 คือแรงดันรบกวนจากการคัปปลิงของสนามไฟฟ้าผ่านตัวเก็บประจุ C_{31} และ C_{32} ส่วน V_G คือความต่างศักย์ระหว่างกราวด์ แรงดันของสัญญาณรบกวนที่ขั้ว 1 และ 2 ซึ่งเกิดจาก V_3 หาได้จากรูปที่ 3.3 โดยที่อิมพีแดนซ์ Z_1 และ Z_2 คืออิมพีแดนซ์รวมระหว่างตัวนำในวงจรที่ 1 และ 3 เทียบกับกราวด์ ตามลำดับ



รูปที่ 3.3 อิมพีแดนซ์รวมระหว่างตัวนำในวงจรเทียบกับกราวด์

เอกสารนี้เป็นเอกสารลิขสิทธิ์ของสำนักงานคณะกรรมการอาหารและยาแห่งราชอาณาจักรไทย
 ไม่ควรแก้ไขใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


สามารถคำนวณแรงดันรบกวนซึ่งเกิดจาก V_3 ได้โดย

$$V_{N1} = \left(\frac{Z_1}{Z_1 + Z_{31}} \right) V_3 \quad (3.5)$$

และ

$$V_{N2} = \left(\frac{Z_2}{Z_2 + Z_{32}} \right) V_3 \quad (3.6)$$

ถ้าหากวงจรเป็นชนิดสมดุลอิมพีแดนซ์ Z_1 จะเท่ากับ Z_2 และถ้าตัวนำ 1 และ 2 เป็นชนิดคู่ตัวนำที่พันกันอิมพีแดนซ์ Z_{31} จะมีค่าใกล้เคียงกับ Z_{32} ซึ่งในกรณีเช่นนี้ V_{N1} ประมาณเท่ากับ V_{N2} และ สัญญาณรบกวนจะหักล้างกันที่โหลด และเนื่องจากคู่ตัวนำชนิดพันกันสามารถลดสัญญาณรบกวนซึ่งเกิดจากการคัปปลิงแบบอินดักทีฟได้ค่อนข้างดี ในทางปฏิบัติจึงนิยมนำคู่สายตัวนำพันกันมาใช้ในวงจรสมดุล ส่วนสายโคแอกเซียลมีลักษณะเป็นวงจรที่ไม่สมดุลจึงไม่ใช้ในวงจร แต่ถ้านำสายโคแอกเซียลสองเส้นมาใช้ดังรูปที่ 3.4 ก็สามารถทำงานในวงจรสมดุลได้



รูปที่ 3.4 การใช้สายโคแอกเซียลในวงจรสมดุล

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


3.3 ดีกรีของการบาลานซ์

หรืออัตราการจัดสัญญาณชนิดคอมมอนโหมด (Common Mode Rejection Ratio, CMRR) คือ อัตราส่วนระหว่างแรงดันรบกวนชนิดคอมมอนโหมดต่อแรงดันดิฟเฟอเรนเชียลโหมด ซึ่งโดยมากเขียนอยู่ในเดซิเบล ตาม รูปที่ 3.5 CMRR ของระบบนี้ คือ

$$\text{CMRR} = 20\log\left(\frac{V_N}{V_M}\right) \text{ dB} \quad (3.7)$$

ถ้าหากความต้านทานของแหล่งกำเนิด R_S มีความต้านทานมากเทียบกับ R_L และ V_C จะมีค่าเท่ากับ V_N ดังนั้นเราสามารถเขียนสมการได้ใหม่ดังนี้


$$\text{CMRR} = 20\log\left(\frac{V_C}{V_M}\right) \text{ dB} \quad (3.8)$$



รูปที่ 3.5 แสดงวงจรขยายแบบดิฟเฟอเรนเชียลที่สมดุล

รูปที่ 3.6 แสดงการบาลานซ์ส่วนของวงจรที่มีสายส่งยาวๆ โดยการใช้หม้อแปลง 2 ตัว ซึ่งสามารถกำจัดสัญญาณรบกวนที่เหนี่ยวนำขึ้นในสายส่งได้ดี และทำลายกราวด์ลูปได้อีก


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3.6 แสดงการบาลานซ์ส่วนของวงจรที่มีสายส่งยาวๆ โดยการใช้หม้อแปลง 2 ตัว

3.4 ปัญหาที่ทำให้เกิดสัญญาณรบกวนในสวิตช์ซิ่งคอนเวอร์เตอร์ (Switching Converters)

3.4.1 Parasitic element ของวงจรระหว่าง Drain กับ Frame ground




รูปที่ 3.7 การเกิดค่าตัวเก็บประจุแฝงระหว่างขาเดรนของมอสเฟตกับ Heat Sink

3.4.2 Transmission impedance of switching action ช่วงเวลา Turn on และ Turn off

การทำงานของสวิตช์ในวงจร จะทำให้เกิดความไม่สมดุลของในส่วนสายสัญญาณเนื่องจากการเปลี่ยนแปลงที่รวดเร็วของสวิตช์ ในช่วงทำงานกับไม่ทำงาน


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.4.2.1 พิจารณาในช่วงสวิตช์ไม่ทำงาน



รูปที่ 3.8 แสดงเวลาช่วงสวิตช์ไม่ทำงาน

แหล่งจ่ายดีซีจะส่งกระแสผ่านไปยังตัวเก็บประจุแฝง C_P เป็นผลให้ตัวเก็บประจุแฝง C_P เก็บสะสมพลังงาน ทำให้เกิดความไม่สมดุลที่สายส่ง และทำให้เกิดแรงดันคอมมอนที่ไม่สมดุลที่ขั้วของแหล่งจ่าย ($V_{A3} > V_{B3}$) และผลรวมของ V_{A3} กับ V_{B3} ไม่เท่ากับศูนย์ เพราะฉะนั้นแล้ว เราจึงทราบว่า V_{CMoff} ในช่วงเวลาสวิตช์ไม่ทำงาน มีค่ามากกว่าศูนย์



รูปที่ 3.9 แสดงช่วงเวลาสวิตช์ทำงาน


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น เมื่ออนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.4.2.2 พิจารณาในช่วงสวิตช์ทำงาน

จากรูปที่ 3.9 ตัวเก็บประจุแฝง C_p จะคายกระแสผ่านไปยังโหลดและสายส่ง ทำให้เกิดความไม่สมดุลที่สายส่ง และทำให้เกิดแรงดันคอมมอนโหมดที่ไม่สมดุล ($V_{13} > V_{23}$) และผลรวมของ V_{13} กับ V_{23} ไม่เท่ากับศูนย์

3.4.3 ความไม่สมดุลระหว่าง Sending line กับ Return line

สาเหตุของความไม่สมดุลของสายส่งทั้งสอง คือสายตัวนำ 2 เส้น สายส่งไป (Sending line) และสายส่งกลับ (Return line) ที่มีอิมพีแดนซ์เทียบกับกราวด์ไม่เท่ากัน ในช่วงการสวิตช์ (ON/OFF) ของ Active Switch เป็นสาเหตุของความไม่สมดุลในวงจร Transmission Path Unbalance



รูปที่ 3.10 แสดงเส้นทางเดินของเส้น สายส่งไป (Sending line) และสายส่งกลับ (Returning line)


3.4.4 สาเหตุของความไม่สมดุลในวงจรประกอบด้วย 3 ส่วน

3.4.4.1 Transmission Path Unbalance

3.4.4.2 DC Source Terminal Unbalance

3.4.4.3 Load Terminal Unbalance

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3.11 แสดงความไม่สมดุลในวงจรขับเคลื่อนมอเตอร์


3.4.4.1 Transmission Path Unbalance หมายถึง ตัวนำที่ส่งผ่านค่ากระแสไฟฟ้าจากแหล่งจ่ายไปสู่โหลด หรือตัวนำไฟฟ้าที่เชื่อมระหว่างแหล่งจ่ายแรงดันไฟฟ้ากระแสตรงกับโหลด ความไม่สมดุลนี้ เกิดจากการเปลี่ยนแปลงค่าอิมพีแดนซ์ ระหว่างสายส่งไป (Sending Line) และสายส่งกลับ (Returning Line) เมื่ออุปกรณ์สวิตช์ซึ่งนำกระแสและหยุดนำกระแสที่ความถี่สวิตช์ เป็นเหตุให้เกิดการเปลี่ยนของแรงดันและกระแส ที่รอยต่อของเดรนและซอร์ส เกิดการไหลของกระแสคอมมอน โหมดผ่านมอสเฟต และผ่านตัวระบายความร้อนของมอสเฟต ลงสู่เฟรมกราวด์

3.4.4.2 DC Source Terminal Unbalance พิจารณา กระแสคอมมอน โหมดของวงจรที่ไหลลงสู่เฟรมกราวด์ หรือ กราวด์ลูป ซึ่งเปรียบเสมือนทางเดินไฟฟ้าอีกสายหนึ่ง ค่าความต่างศักย์ที่เกิดขึ้นระหว่างสายส่งไป (Sending Line) และสายส่งกลับ (Returning Line) เทียบเฟรมกราวด์ จะขึ้นอยู่กับแรงดันรวมจากผลของ กระแสคอมมอน โหมด กับค่าอิมพีแดนซ์ของทางเดินไฟฟ้า ที่กระแสคอมมอน โหมดผ่าน

3.4.4.3 Load Terminal Unbalance พิจารณาเช่นเดียวกับความไม่สมดุลของกรณีอื่นๆ เมื่อโหลดได้รับแรงดันที่ความถี่สูง จะเกิดการรั่วไหลของค่าประจุ ที่ขั้วของโหลด DC Motor ลงสู่เฟรมกราวด์ ดังแสดงในรูป 3.11

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เราสามารถเขียนวงจรสมมูลของวงจรขับเคลื่อนมอเตอร์แบบไม่สมดุล ได้ดังนี้



รูปที่ 3.12 แสดงวงจรสมมูลของวงจรขับเคลื่อนมอเตอร์แบบไม่สมดุล

C_{23} = parasitic capacitance of dc source terminal

C_P = parasitic capacitance of heat sink

C_{13} = parasitic capacitance of load terminal

V_{AB} , V_{BC} = common mode voltage at dc source terminals with respect to frame ground

V_{12} , V_{23} = common mode voltage at dc load terminals with respect to frame ground

Z_{TP} = the transmission path impedance

Z_{FG} = the frame ground impedance

Z_{RTN} = the returning line impedance

Z_{CIR} = the sending line impedance

R_{ds} = the resistance between drain and source of active switch

จากรูปที่ 3.12 เป็นวงจรสมมูลของวงจรขับเคลื่อนมอเตอร์แบบไม่สมดุล สามารถวิเคราะห์ และเขียนเป็นสมการได้ดังนี้

V_{GN} ที่เกิดจาก Impedance of ground

$$V_{FG} = Z_{FG}(I_{cm1} - I_{cm2} + I_{cm3}) \quad (3.9)$$

แรงดันคอมมอน โหมดที่เกิดขึ้นที่แหล่งจ่ายกับ โหลด

$$V_{CMS} = V_{AC} + V_{BC} \quad (3.10)$$

$$V_{CML} = V_{13} + V_{23} \quad (3.11)$$

ไม่ว่าการณ์ใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

แรงดันดิฟเฟอเรนเชียล โหมดที่เกิดขึ้นที่แหล่งจ่ายกับ โหลด

$$V_{DMS} = V_{AC} - V_{BC} \quad (3.12)$$

$$V_{DMI} = V_{13} - V_{23} \quad (3.13)$$

Sending line impedance และ Returning line impedance ที่เกิดใน Transmission Path

$$Z_{CIR} = R_{ds} + Z_{TP} \quad (3.14)$$

$$Z_{RTN} = Z_{TP} \quad (3.15)$$

จากสมการข้างต้น สามารถพิจารณาความไม่สมดุลของวงจรขั้วดิฟเฟอเรนเชียล ได้ดังนี้

1. Unbalance DC Source เกิดจากความไม่สมดุลของแรงดันคอมมอน โหมดที่เกิดขึ้นที่แหล่งจ่าย ไม่ เท่ากับศูนย์ จากสมการที่ (3.10)

$$V_{CMS} = V_{AC} + V_{BC} \neq 0 \quad (3.16)$$

$$|V_{AC}| \neq |V_{BC}|$$

2. Unbalance Transmission Path เกิดจากความไม่สมดุลที่สายตัวนำทำให้ค่าอิมพีแดนซ์ของสายส่งไป(sending line)และสายส่งกลับ(return line)มีค่าไม่เท่ากัน จากสมการที่ (3.14) และ (3.15)

$$Z_{CIR} = R_{ds} + Z_{TP} \quad (3.18)$$

$$Z_{RTN} = Z_{TP} \quad (3.19)$$

$$Z_{RTN} \neq Z_{CIR}$$

3. Unbalance Load terminal เกิดจากความไม่สมดุลของแรงดันคอมมอน โหมดที่เกิดขึ้นที่โหลดไม่ เท่ากับศูนย์ $|V_{13}| \neq |V_{23}|$

จากสมการที่ (3.11) และ (3.13) ทำให้

$$V_{CML} = V_{13} + V_{23} \neq 0 \quad (3.20)$$

$$|V_{13}| \neq |V_{23}|$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ซึ่งผลของ Unbalance ทั้ง 3 ส่วนนี้ ทำให้สมการที่ (3.9)

$$V_{FG} = Z_{FG}(I_{CM1} - I_{CM2} + I_{CM3}) \neq 0 \quad (3.22)$$

เนื่องจากสัญญาณรบกวนเกิดจากภาวะไม่สมดุล เราจึงนำเสนอวิธีแก้ไขโดยเทคนิคการสร้าง ความสมดุลให้กับวงจร ซึ่งความสมดุลวงจรจะต้องประกอบด้วย

1. Balance DC Source เกิดจาก ความสมดุลของแรงดันคอมมอน โหมดที่เกิดขึ้นที่แหล่งจ่าย เท่ากับ ศูนย์ จากสมการที่ (3.10)

$$V_{CMS} = V_{AC} + V_{BC} = 0 \quad (3.23)$$

$$|V_{AC}| = |V_{BC}|$$

2. Balance Transmission Path เกิดจากความสมดุลที่สายตัวนำทำให้ค่าอิมพีแดนซ์ของสายส่งไป (sending line) และสายส่งกลับ (returning line) มีค่าเท่ากัน ซึ่ง $Z_{RTN} = Z_{CIR}$ จะเท่ากันก็ต่อเมื่อเพิ่ม R_{ds} ลงไปในสมการที่ (3.15) เขียนสมการใหม่ได้เป็น

$$Z_{RTN} = R_{ds} + Z_{TP} \quad (3.25)$$

3. Balance Load terminal เกิดจากความสมดุลของแรงดันคอมมอน โหมดที่เกิดขึ้นที่โหลดเท่ากับศูนย์ จากสมการที่ (3.11)

$$V_{CML} = V_{13} + V_{23} = 0 \quad (3.26)$$

$$|V_{13}| = |V_{23}|$$


ซึ่งผลของ Balance ทั้ง 3 ส่วนนี้ ทำให้สมการที่ (5)

$$V_{FG} = Z_{FG}(I_{CM1} - I_{CM2} + I_{CM3}) = 0 \quad (3.28)$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.5 ทฤษฎีวงจรถ้าฟบริคจ์คอนเวอร์เตอร์

วงจรถ้าฟบริคจ์คอนเวอร์เตอร์ดังรูปที่ 3.13 จะสังเกตเห็นได้ว่าจะต้องมีตัวเก็บประจุ C_1 และ C_2 ที่มีค่าความจุไฟฟ้า น้อยและค่าเท่ากัน โดยแรงดันไฟฟ้าตกคร่อมตัวเก็บประจุทั้งสองจะมีค่าเท่ากันก็คือ 34 V การทำงานของสวิตช์ Q1 และ Q2 จะสลับกันทำงาน ทำให้เกิดแรงดันไฟฟ้าตกคร่อมมอเตอร์ ที่มีลักษณะเป็นรูปคลื่นสัญญาณพัลส์บวกและลบสลับกันไป



รูปที่ 3.13 แสดงวงจรพื้นฐานวงจรขับเคลื่อนมอเตอร์แบบไม่สมมูล

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 4


การทดลองและผลการทดลอง

4.1 เงื่อนไขการทดสอบ

การทดสอบจะใช้ค่าพารามิเตอร์เหมือนกันในทุกการทดลอง


4.2 พารามิเตอร์ที่ใช้ในการทดสอบวงจรฮาล์ฟบริดจ์คอนเวอร์เตอร์แบบไม่สมดุลง

- แรงดันอินพุทของฮาล์ฟบริดจ์คอนเวอร์เตอร์ $V_s = \pm 34 \text{ V}$
- ความถี่ที่ใช้ในการสวิตช์ 100KHZ
- ค่าความถี่ไซเคิลที่ 75%
- มอสเฟท IRFP460
- วงจรขับเคลื่อน ใช้ $R_g = 100 \Omega$, $C_g = 1 \mu\text{F}$, TLP250, $V_{dc} = 9\text{V}$
- โหลดคิซิมอเตอร์
- ตัวเก็บประจุ $0.1 \mu\text{F}$
- ตั้งค่าสายออสซิลโลสโคปไปที่ตำแหน่ง $\times 10$
- ปรับอัตราส่วนออสซิลโลสโคปไปที่ 10:1
- โพรบวัดกระแสความถี่สูง (High Frequency Current Probe) มี Conversion factor = 1A/V




รูปที่ 4.1 แสดงวงจรพื้นฐานวงจรขับเคลื่อนแบบไม่สมดุลง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.3 แสดงรูปลำดับการสวิตซ์ที่คิดไว้ไซเคิล 75%




(ก) วงจรแบบไม่สมดุล

(ข) วงจรแบบสมดุล

รูปที่ 4.4 แสดงการเปรียบเทียบ V12 ที่คิดไว้ 75%

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




(ก) วงจรแบบไม่สมดุค

(ข) วงจรแบบสมดุค

รูปที่ 4.5 แสดงการเปรียบเทียบ $V_{CMs} = (VA3 + VB3)$

ที่คิ่วถี่ไซเคิล 75%




(ก) วงจรแบบไม่สมดุค

(ข) วงจรแบบสมดุค


รูปที่ 4.6 แสดงการเปรียบเทียบ $V_{DM} = (VA3 - VB3)$

ที่คิ่วถี่ไซเคิล 75%

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 4.7 แสดงค่ากระแสคอมมอนโหมด วัดหลัง LISN
ของวงจรฮาล์ฟบริดจ์คอนเวอร์เตอร์แบบ ไม่สมดุลที่คิวตี้ 75%




รูปที่ 4.8 แสดงค่ากระแสคอมมอนโหมด วัดหลัง LISN
ของวงจรฮาล์ฟบริดจ์คอนเวอร์เตอร์แบบสมดุลที่คิวตี้ 75%

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.9 แสดงการกระจายสัญญาณรบกวนวงจรมอดูเลชันแบบไม่สมมูลของฮาร์ดแวร์ที่คิดไว้ที่ 75%




รูปที่ 4.10 แสดงการกระจายสัญญาณรบกวนวงจรมอดูเลชันแบบสมมูลของฮาร์ดแวร์ที่คิดไว้ที่ 75%

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


4.4 พารามิเตอร์ที่ใช้ในการทดสอบวงจรฮาล์ฟบริดจ์คอนเวอร์เตอร์แบบไม่สมมูล

- แรงดันอินพุทของฮาล์ฟบริดจ์คอนเวอร์เตอร์ $V_s = \pm 34 \text{ V}$
- ความถี่ที่ใช้ในการสวิตช์ 100kHz
- ค่าตัวชี้ไขเคล็ดที่ 35%
- มอสเฟท IRFP460
- วงจรจับเกด ใช้ $R_g = 100 \Omega$, $C_g = 1 \mu\text{F}$, TLP250, $V_{dc} = 9\text{V}$
- โหลดคิซิมอเตอร์
- ตัวเก็บประจุ $0.1 \mu\text{F}$
- ตั้งค่าสายออสซิลโลสโคปไปที่ตำแหน่ง x 10
- ปรับอัตราส่วนออสซิลโลสโคปไปที่ 10:1
- โพรบวัดกระแสความถี่สูง (High Frequency Current Probe) มี Conversion factor = 1A/V




รูปที่ 4.11 แสดงวงจรพื้นฐานวงจรขับเคลื่อนมอเตอร์แบบไม่สมมูล

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.13 แสดงรูปลำดับการสวิตซ์ที่ควิตซ์เคิล 35%




(ก) วงจรแบบไม่สมดุล

(ข) วงจรแบบสมดุล

รูปที่ 4.14 แสดงการเปรียบเทียบ V12 ที่ควิตซ์เคิล 35%


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



(ก) วงจรแบบไม่สมมูล

(ข) วงจรแบบสมมูล

รูปที่ 4.15 แสดงการเปรียบเทียบ $V_{cMS} = (VA3 + VB3)$ ที่ควิตซ์ไซ้เกิด 35%




(ก) วงจรแบบไม่สมมูล


(ข) วงจรแบบสมมูล

รูปที่ 4.16 แสดงการเปรียบเทียบ $V_{DM} = (VA3 - VB3)$ ที่ควิตซ์ไซ้เกิด 35%

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 4.17 แสดงค่ากระแสแตรคอมมอนโหมด วัดหลัง LISN ของวงจรฮาล์ฟบริดจ์คอนเวอร์เตอร์แบบไม่สมดุลที่คิวดั 35%




รูปที่ 4.18 แสดงค่ากระแสแตรคอมมอนโหมด วัดหลัง LISN ของวงจรฮาล์ฟบริดจ์คอนเวอร์เตอร์แบบสมดุลที่คิวดั 35%

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.19 แสดงการกระจายสัญญาณรบกวนวงจรมิสมดุลของวงจรฮาล์ฟบริดจ์คอนเวอร์เตอร์ที่ควิตี 35%



รูปที่ 4.20 แสดงการกระจายสัญญาณรบกวนวงจรมิสมดุลของฮาล์ฟบริดจ์คอนเวอร์เตอร์ที่ควิตี 35%

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 5

บทวิจารณ์และการสรุป

5.1 สรุปผลการทดลองวงจรฮาล์ฟบริดจ์คอนเวอร์เตอร์แบบไม่สมดุล

จากการทดลอง สาเหตุที่ทำให้วงจรไม่สมดุลเกิดจากส่วนประกอบ 3 ส่วน ด้วยกัน คือ

1. แหล่งจ่ายไม่สมดุล (Unbalance DC Source) ทำให้แรงดัน $V_{A3} \neq V_{B3}$ ไม่สามารถหักล้างกัน
ได้หมดที่เฟรมกราวด์

2. Unbalance Transmission Path ในวงจรฮาล์ฟบริดจ์คอนเวอร์เตอร์นั้น จังหวะการสวิตช์ทำงาน
เพียงตัวเดียว ทำให้เกิดความไม่สมดุลในสายตัวนำซึ่งมีค่าอิมพีแดนซ์ที่ไม่เท่ากันระหว่างสายส่งไป
(Sending line) กับสายตัวรับ (Returning line)

3. Load terminal unbalance แรงดันคอมมอนโหมคไม่สามารถหักล้างกันได้หมดที่เฟรมกราวด์

5.2 สรุปผลการทดลองฮาล์ฟบริดจ์คอนเวอร์เตอร์แบบสมดุล

จากการทดลอง วงจรสมดุลเกิดจากส่วนประกอบ 3 ส่วน ด้วยกัน คือ

1. แหล่งจ่ายสมดุล (Unbalance DC Source) ทำให้แรงดัน $V_{A3} = V_{B3}$ สามารถหักล้างกันได้หมด
ที่เฟรมกราวด์

2. Balance Transmission Path ในวงจรฮาล์ฟบริดจ์คอนเวอร์เตอร์นั้น จังหวะการสวิตช์ทำงานเพียง
ตัวเดียว ไม่สามารถทำให้เกิดความสมดุลในสายตัวนำได้เนื่องจากค่าอิมพีแดนซ์ขณะจังหวะสวิตช์ที่
ความถี่สูงทำให้สายส่งไป (Sending line) กับสายตัวรับ (Returning line) มีค่าอิมพีแดนซ์ ไม่เท่ากัน

3. Load Terminal Balance ในวงจรฮาล์ฟบริดจ์คอนเวอร์เตอร์ ไม่สามารถทำให้สมดุลได้ เนื่องจาก
Transmission Path Unbalance แต่สามารถทำให้สวิตช์สมดุลได้ โดยการย้ายจุดต่อเดิมของ C_{p1} และ C_{p2}
ที่เดิมต่อลงเฟรมกราวด์ย้ายไปต่อคร่อมสวิตช์ ทำให้ลดกราวด์ลูปของกระแสคอมมอนโหมคลงได้

4.3 สรุปผลการทดลองทั้งหมด

จากการทดลองเปรียบเทียบระหว่างฮาล์ฟบริดจ์คอนเวอร์เตอร์แบบสมดุลและไม่สมดุล จาก
การเกิดจังหวะการสวิตช์เพียงตัวเดียว ทำให้สายส่งไปและสายส่งกลับมีค่าไม่เท่ากันทำให้ในส่วนของ
Transmission Path ไม่สามารถหักล้างกันได้หมดในสายตัวนำ แต่ในส่วนของแหล่งจ่ายสามารถสมดุล
ได้ ทำให้แรงดันคอมมอนโหมคในวงจรรวมสามารถลดได้เป็นอย่างดี

4.4 ข้อเสนอแนะ

จากการออกแบบวงจรที่ใช้ในการทดลองได้ใช้เทคนิคการลดระดับสัญญาณรบกวนโดยใช้
หลักการจัดสมดุลเพียงอย่างเดียว หากทำการพิจารณาพร้อมกับเทคนิคอื่นๆซึ่งมีมากมายหลายวิธีจะทำให้
ให้สามารถลดระดับสัญญาณรบกวนได้มากขึ้น และนอกจากนี้เทคนิคการกำจัดสมดุลสามารถนำไป
ประยุกต์ใช้กับวงจรอื่นๆได้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เอกสารอ้างอิง

- [1] มงคล อัสวโกวิทกรณ์ , วัตสัน ธิรภัทรพงษ์ . การลดสัญญาณรบกวน . กรุงเทพมหานคร : ฟิสิกส์เซนเตอร์ การพิมพ์
- [2] รศ.ดร. วีรเชษฐ์ ชันเงิน , วุฒิพล ธาราธิเศรษฐ์. อิเล็กทรอนิกส์กำลัง **Power Electronics**. พิมพ์ครั้งที่3. กรุงเทพมหานคร : ห้างหุ้นส่วนจำกัด วิ.เจ. พรินติ้ง
- [3] Henry W. Ott. **Noise reduction techniques in electronic systems** Whippany NJ : [s. n],1975
- [4] Daniel W. Hart, Introduction to Power Electronics. New Jersey : Prentice-Hall, Inc. 1997



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

DATA SHEET

1N4729A~1N4764A

GLASS PASSIVATED JUNCTION SILICON ZENER DIODE


VOLTAGE 3.6 to 100 Volts **POWER** 1.0 Watts **DO-41** Unit: inch(mm)

FEATURES

- Low profile package
- Built-in strain relief
- Low inductance
- High temperature soldering : 260°C /10 seconds at terminals
- Plastic package has Underwriters Laboratory Flammability Classification 94V-O
- Pb free product are available : 99% Sn above can meet RoHS environment substance diective request

MECHANICAL DATA

- Case: Molded plastic DO-41
- Epoxy:UL 94V-O rate flame retardant
- Terminals: Axial leads, solderable per MIL-STD-750, Method 2026 guaranteed
- Polarity: Color band denotes positive end
- Mounting position: Any
- Weight: 0.012 ounce, 0.3 gram
- Ordering information :
Suffix : * -P * to order Molded plastic Package



MAXIMUM RATINGS AND ELECTRICAL CHARACTERISTICS

Ratings at 25°C ambient temperature unless otherwise specified.

Parameter	Symbol	Value	Units
Power Dissipation at Tamb = 25 °C	Pror	1*	W
Junction Temperature	Tj	150	°C
Storage Temperature Range	Tstg	-55 to + 150	°C

*Valid provided that leads at a distance of 10mm from case are kept at ambient temperature.

Parameter	Symbol	Min.	Typ.	Max.	Units
Thermal Resistance Junction to Ambient Air	RthA	—	—	170*	K/W
Forward Voltage at If = 200mA	Vf	—	—	1.2	V

*Valid provided that leads at a distance of 10mm from case are kept at ambient temperature.

Note:

This outline drawing is model plastics. Its appearance size same as glass.
เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
แม้ว่ากระดาษพิมพ์นี้ให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้





Part Number	Nominal Zener Voltage			Max. Zener Impedance				Maximum Leakage Current		Marking Code	Package
	Vz @ IzT			ZzT @ IzT		Zzk @ IzK		IR @ VR			
	Nom. V	Min. V	Max. V	Ω	mA	Ω	mA	μA	V		
1.0 Watt Zener Diodes											
1N4729A	3.6	3.42	3.78	10	69.00	400	1.0	100.00	1.00	1N4729A	DO-41
1N4730A	3.9	3.71	4.10	9.0	64.00	400	1.0	50.00	1.00	1N4730A	DO-41
1N4731A	4.3	4.09	4.52	9.0	58.00	400	1.0	10.00	1.00	1N4731A	DO-41
1N4732A	4.7	4.47	4.94	8.0	53.00	500	1.0	10.00	1.00	1N4732A	DO-41
1N4733A	5.1	4.85	5.36	7.0	49.00	550	1.0	10.00	1.00	1N4733A	DO-41
1N4734A	5.6	5.32	5.88	5.0	45.00	600	1.0	10.00	2.00	1N4734A	DO-41
1N4735A	6.2	5.89	6.51	2.0	41.00	700	1.0	10.00	3.00	1N4735A	DO-41
1N4736A	6.8	6.46	7.14	3.5	37.00	700	1.0	5.00	4.00	1N4736A	DO-41
1N4737A	7.5	7.13	7.88	4.0	34.00	700	0.5	5.00	5.00	1N4737A	DO-41
1N4738A	8.2	7.79	8.61	4.5	31.00	700	0.5	5.00	6.00	1N4738A	DO-41
1N4739A	9.1	8.65	9.56	5.0	28.00	700	0.5	0.50	7.00	1N4739A	DO-41
1N4740A	10.0	9.50	10.50	7.0	25.00	700	0.25	0.50	7.60	1N4740A	DO-41
1N4741A	11.0	10.45	11.55	8.0	23.00	700	0.25	0.10	8.40	1N4741A	DO-41
1N4742A	12.0	11.40	12.60	9.0	21.00	700	0.25	0.10	9.10	1N4742A	DO-41
1N4743A	13.0	12.35	13.65	10	19.00	700	0.25	0.10	9.90	1N4743A	DO-41
1N4744A	15.0	14.25	15.75	14	17.00	700	0.25	0.10	11.40	1N4744A	DO-41
1N4745A	16.0	15.20	16.80	16	15.50	700	0.25	0.10	12.20	1N4745A	DO-41
1N4746A	18.0	17.10	18.90	20	14.00	750	0.25	0.10	13.70	1N4746A	DO-41
1N4747A	20.0	19.00	21.00	22	12.50	750	0.25	0.10	15.20	1N4747A	DO-41
1N4748A	22.0	20.90	23.10	23	11.50	750	0.25	0.10	16.70	1N4748A	DO-41
1N4749A	24.0	22.80	25.20	25	10.50	750	0.25	0.10	18.20	1N4749A	DO-41
1N4750A	27.0	25.65	28.35	35	9.50	750	0.25	0.10	20.60	1N4750A	DO-41
1N4751A	30.0	28.50	31.50	40	8.50	1000	0.25	0.10	22.80	1N4751A	DO-41
1N4752A	33.0	31.35	34.65	45	7.50	1000	0.25	0.10	25.10	1N4752A	DO-41
1N4753A	36.0	34.20	37.80	50	7.00	1000	0.25	0.10	27.40	1N4753A	DO-41
1N4754A	39.0	37.05	40.95	60	6.50	1000	0.25	0.10	29.70	1N4754A	DO-41
1N4755A	43.0	40.85	45.15	70	6.00	1500	0.25	0.10	32.70	1N4755A	DO-41
1N4756A	47.0	44.65	49.35	80	5.50	1500	0.25	0.10	35.80	1N4756A	DO-41
1N4757A	51.0	48.45	53.55	95	5.00	1500	0.25	0.10	38.80	1N4757A	DO-41
1N4758A	56.0	53.20	58.80	110	4.50	2000	0.25	0.10	42.60	1N4758A	DO-41
1N4759A	62.0	58.90	65.10	125	4.00	2000	0.25	0.10	47.10	1N4759A	DO-41
1N4760A	68.0	64.60	71.40	150	3.70	2000	0.25	0.10	51.70	1N4760A	DO-41
1N4761A	75.0	71.25	78.75	175	3.30	2000	0.25	0.10	56.00	1N4761A	DO-41
1N4762A	82.0	77.90	86.10	200	3.00	3000	0.25	0.10	62.20	1N4762A	DO-41
1N4763A	91.0	86.45	95.55	250	2.80	3000	0.25	0.10	69.20	1N4763A	DO-41
1N4764A	100	95.00	105.00	350	2.50	3000	0.25	0.10	76.00	1N4764A	DO-41

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

NOTE:

1. Tolerance and Type Number Designation. The type numbers listed have a standard tolerance on the nominal zener voltage of $\pm 5\%$
2. Specials Available Include:
 - A. Nominal zener voltages between the voltages shown and tighter voltage tolerances.
 - B. Matched sets.
3. Zener Voltage (V_Z) Measurement. Guarantees the zener voltage when measured at 90 seconds while maintaining the lead temperature (T_L) at $30^\circ\text{C} \pm 1^\circ\text{C}$, from the diode body.
4. Zener Impedance (Z_Z) Derivation. The zener impedance is derived from the 60 cycle ac voltage, which results when an ac current having an rms value equal to 10% of the dc zener current (I_{ZT} or I_{ZK}) is superimposed on I_{ZT} or I_{ZK} .
5. Surge Current (I_r) Non-Repetitive. The rating listed in the electrical characteristics table is maximum peak, non-repetitive, reverse surge current of 1/2

RATING AND CHARACTERISTICS CURVES



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




FIGURE 3 TYPICAL THERMAL RESISTANCE versus LEAD LENGTH





FIGURE 4 EFFECT OF ZENER CURRENT



This graph represents 90 percentile data points.
FOR worst-case design characteristics, multiply surge power by 2/3

FIGURE 5 MAXIMUM SURGE POWER




FIGURE 6 EFFECT OF ZENER CURRENT ON ZENER IMPEDANCE




FIGURE 7 EFFECT OF ZENER VOLTAGE ON ZENER IMPEDANCE

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




FIGURE.8 TYPICAL LEAKAGE CURRENT




FIGURE.9 TYPICAL CAPACITANCE versus V_Z




FIGURE.10 TYPICAL FORWARD CHARACTERISTICS

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

TOSHIBA Photocoupler GaAlAs Ired & Photo-IC

TLP250

- Transistor Inverter
- Inverter For Air Conditionor
- IGBT Gate Drive
- Power MOS FET Gate Drive


The TOSHIBA TLP250 consists of a GaAlAs light emitting diode and a integrated photodetector.
 This unit is 8-lead DIP package.
 TLP250 is suitable for gate driving circuit of IGBT or power MOS FET.

- Input threshold current: $I_F=5\text{mA}(\text{max.})$
- Supply current (I_{CC}): $11\text{mA}(\text{max.})$
- Supply voltage (V_{CC}): $10\text{--}35\text{V}$
- Output current (I_O): $\pm 1.5\text{A}(\text{max.})$
- Switching time (t_{pLH}/t_{pHL}): $1.5\mu\text{s}(\text{max.})$
- Isolation voltage: $2500V_{rms}(\text{min.})$
- UL recognized: UL1577, file No.E67349
- Option (D4) type
 - VDE approved: DIN VDE0884/06.92,certificate No.76823
 - Maximum operating insulation voltage: $630V_{PK}$
 - Highest permissible over voltage: $4000V_{PK}$


(Note) When a VDE0884 approved type is needed, please designate the "option (D4)"

- Creepage distance: $6.4\text{mm}(\text{min.})$
- Clearance: $6.4\text{mm}(\text{min.})$


Schematic



A 0.1 μF bypass capacitor must be connected between pin 8 and 5 (See Note 5).



Pin Configuration (top view)



- 1: N.C.
- 2: Anode
- 3: Cathode
- 4: N.C.
- 5: GND
- 6: V_O (Output)
- 7: V_O
- 8: V_{CC}

Truth Table

	Tr1	Tr2
Input LED On	On	Off
Input LED Off	Off	On

Absolute Maximum Ratings (Ta = 25°C)

Characteristic		Symbol	Rating	Unit	
LED	Forward current	I _F	20	mA	
	Forward current derating (Ta ≥ 70°C)	ΔI _F / ΔTa	-0.36	mA / °C	
	Peak transient forward current (Note 1)	I _{FPT}	1	A	
	Reverse voltage	V _R	5	V	
	Junction temperature	T _J	125	°C	
Detector	*H*peak output current (P _W ≤ 2.5μs, f ≤ 15kHz) (Note 2)	I _{OPH}	-1.5	A	
	*L*peak output current (P _W ≤ 2.5μs, f ≤ 15kHz) (Note 2)	I _{OPL}	+1.5	A	
	Output voltage	(Ta ≤ 70°C)	V _O	35	V
		(Ta = 85°C)		24	
	Supply voltage	(Ta ≤ 70°C)	V _{CC}	35	V
		(Ta = 85°C)		24	
	Output voltage derating (Ta ≥ 70°C)	ΔV _O / ΔTa	-0.73	V / °C	
	Supply voltage derating (Ta ≥ 70°C)	ΔV _{CC} / ΔTa	-0.73	V / °C	
	Junction temperature	T _J	125	°C	
Operating frequency (Note 3)	f	25	kHz		
Operating temperature range	T _{opr}	-20~85	°C		
Storage temperature range	T _{stg}	-55~125	°C		
Lead soldering temperature (10 s) (Note 4)	T _{sol}	260	°C		
Isolation voltage (AC, 1 min., R.H. ≤ 60%) (Note 5)	BV _S	2500	V _{rms}		

Note 1: Pulse width P_W ≤ 1μs, 300pps

Note 2: Exponential waveform

Note 3: Exponential waveform, I_{OPH} ≤ -1.0A (≤ 2.5μs), I_{OPL} ≤ +1.0A (≤ 2.5μs)

Note 4: It is 2 mm or more from a lead root.

Note 5: Device considered a two terminal device: Pins 1, 2, 3 and 4 shorted together, and pins 5, 6, 7 and 8 shorted together.

Note 6: A ceramic capacitor(0.1μF) should be connected from pin 8 to pin 5 to stabilize the operation of the high gain linear amplifier. Failure to provide the bypassing may impair the switching property. The total lead length between capacitor and coupler should not exceed 1cm.

Recommended Operating Conditions

Characteristic	Symbol	Min.	Typ.	Max.	Unit
Input current, on (Note 7)	I _{F(ON)}	7	8	10	mA
Input voltage, off	V _{F(OFF)}	0	—	0.8	V
Supply voltage	V _{CC}	15	—	30 20	V
Peak output current	I _{OPH} /I _{OPL}	—	—	±0.5	A
Operating temperature	T _{opr}	-20	25	70 85	°C

Note 7: Input signal rise time (fall time) < 0.5 μs.

Electrical Characteristics (Ta = -20~70°C, unless otherwise specified)

Characteristic		Symbol	Test Circuit	Test Condition	Min.	Typ.*	Max.	Unit
Input forward voltage		V _F	—	I _F = 10 mA, Ta = 25°C		1.6	1.8	V
Temperature coefficient of forward voltage		ΔV _F / ΔTa	—	I _F = 10 mA	—	-2.0	—	mV/°C
Input reverse current		I _R	—	V _R = 5V, Ta = 25°C		—	10	μA
Input capacitance		C _T	—	V = 0, f = 1MHz, Ta = 25°C	—	45	250	pF
Output current	"H" level	I _{OPH}	3	V _{CC} = 30V (*1) I _F = 10 mA V _{B-6} = 4V	-0.5	-1.5	—	A
	"L" level	I _{OPL}	2		I _F = 0 V _{B-5} = 2.5V	0.5	2	
Output voltage	"H" level	V _{OH}	4	V _{CC1} = +15V, V _{EE1} = -15V R _L = 200Ω, I _F = 5mA	11	12.8	—	V
	"L" level	V _{OL}	5	V _{CC1} = +15V, V _{EE1} = -15V R _L = 200Ω, V _F = 0.8V	—	-14.2	-12.5	
Supply current	"H" level	I _{CCH}	—	V _{CC} = 30V, I _F = 10mA Ta = 25°C	—	7	—	mA
				V _{CC} = 30V, I _F = 10mA	—	—	11	
	"L" level	I _{CCL}	—	V _{CC} = 30V, I _F = 0mA Ta = 25°C	—	7.5	—	
				V _{CC} = 30V, I _F = 0mA	—	—	11	
Threshold input current	"Output L→H"	I _{FLH}	—	V _{CC1} = +15V, V _{EE1} = -15V R _L = 200Ω, V _O > 0V	—	1.2	5	mA
Threshold input voltage	"Output H→L"	I _{FHL}	—	V _{CC1} = +15V, V _{EE1} = -15V R _L = 200Ω, V _O < 0V	0.8	—	—	V
Supply voltage		V _{CC}	—		10	—	35	V
Capacitance (input-output)		C _S	—	V _S = 0, f = 1MHz Ta = 25°C	—	1.0	2.0	pF
Resistance(input-output)		R _S	—	V _S = 500V, Ta = 25°C R.H. ≤ 60%	1×10 ¹²	10 ¹⁴	—	Ω

* All typical values are at Ta = 25°C (*1): Duration of I_O time ≤ 50μs

Switching Characteristics (Ta = -20~70°C , unless otherwise specified)


Characteristic		Symbol	Test Cir-cuit	Test Condition	Min.	Typ.*	Max.	Unit
Propagation delay time	L→H	t _{pLH}	6	I _F = 8mA (Note 7) V _{CC1} = +15V, V _{EE1} = -15V R _L = 200Ω	—	0.15	0.5	μs
	H→L	t _{pHL}			—	0.15	0.5	
Output rise time		t _r			—	—	—	
Output fall time		t _f			—	—	—	
Common mode transient immunity at high level output		C _{MH}	7	V _{CM} = 600V, I _F = 8mA V _{CC} = 30V, Ta = 25°C	-5000	—	—	V/μs
Common mode transient immunity at low level output		C _{ML}	7	V _{CM} = 600V, I _F = 0mA V _{CC} = 30V, Ta = 25°C	5000	—	—	V/μs

* All typical values are at Ta = 25°C


Note 7: Input signal rise time (fall time) < 0.5 μs.




Test Circuit 1 :




Test Circuit 2 : IOPL




Test Circuit 3 : IOPH





Test Circuit 4 : VOH





Test Circuit 5 : VOL



Test Circuit 6: t_{pLH} , t_{pHL} , t_r , t_f








Test Circuit 7: C_{MH} , C_{ML}



$$C_{ML} = \frac{480 (V)}{t_r (\mu s)}$$

$$C_{MH} = \frac{480 (V)}{t_f (\mu s)}$$

$C_{ML}(C_{MH})$ is the maximum rate of rise (fall) of the common mode voltage that can be sustained with the output voltage in the low (high) state.



RESTRICTIONS ON PRODUCT USE

- The information contained herein is subject to change without notice.
- The information contained herein is presented only as a guide for the applications of our products. No responsibility is assumed by TOSHIBA for any infringements of patents or other rights of the third parties which may result from its use. No license is granted by implication or otherwise under any patent or patent rights of TOSHIBA or others.
- TOSHIBA is continually working to improve the quality and reliability of its products. Nevertheless, semiconductor devices in general can malfunction or fail due to their inherent electrical sensitivity and vulnerability to physical stress. It is the responsibility of the buyer, when utilizing TOSHIBA products, to comply with the standards of safety in making a safe design for the entire system, and to avoid situations in which a malfunction or failure of such TOSHIBA products could cause loss of human life, bodily injury or damage to property.
In developing your designs, please ensure that TOSHIBA products are used within specified operating ranges as set forth in the most recent TOSHIBA products specifications. Also, please keep in mind the precautions and conditions set forth in the "Handling Guide for Semiconductor Devices," or "TOSHIBA Semiconductor Reliability Handbook" etc.
- The TOSHIBA products listed in this document are intended for usage in general electronics applications (computer, personal equipment, office equipment, measuring equipment, industrial robotics, domestic appliances, etc.). These TOSHIBA products are neither intended nor warranted for usage in equipment that requires extraordinarily high quality and/or reliability or a malfunction or failure of which may cause loss of human life or bodily injury ("Unintended Usage"). Unintended Usage include atomic energy control instruments, airplane or spaceship instruments, transportation instruments, traffic signal instruments, combustion control instruments, medical instruments, all types of safety devices, etc. Unintended Usage of TOSHIBA products listed in this document shall be made at the customer's own risk.
- The products described in this document are subject to the foreign exchange and foreign trade laws.
- TOSHIBA products should not be embedded to the downstream products which are prohibited to be produced and sold, under any law and regulations.
- GaAs(Gallium Arsenide) is used in this product. The dust or vapor is harmful to the human body. Do not break, cut, crush or dissolve chemically.

MegaMOS™ Power MOSFET

IRFP 460


$V_{DSS} = 500\text{ V}$
 $I_{D(cont)} = 20\text{ A}$
 $R_{DS(on)} = 0.27\Omega$

N-Channel Enhancement Mode, HDMOS™ Family



Symbol	Test Conditions	Maximum Ratings	TO-247 AD
V_{DSS}	$T_J = 25^\circ\text{C to } 150^\circ\text{C}$	500 V	
V_{DGR}	$T_J = 25^\circ\text{C to } 150^\circ\text{C}; R_{GS} = 1\text{ M}\Omega$	500 V	
V_{GS}	Continuous	± 20 V	
V_{GSM}	Transient	± 30 V	
I_{D25}	$T_C = 25^\circ\text{C}$	20 A	
I_{DM}	$T_C = 25^\circ\text{C}$, pulse width limited by T_{JM}	80 A	
I_{AR}		20 A	
E_{AR}	$T_C = 25^\circ\text{C}$	28 mJ	
dv/dt	$I_S \leq I_{DM}$, $di/dt \leq 100\text{ A}/\mu\text{s}$, $V_{DD} \leq V_{DSS}$, $T_J \leq 150^\circ\text{C}$, $R_G = 2\ \Omega$	3.5 V/ns	
P_D	$T_C = 25^\circ\text{C}$	260 W	
T_J		-55 ... +150 °C	
T_{JM}		150 °C	
T_{stg}		-55 ... +150 °C	
M_d	Mounting torque	1.15/10 Nm/lb.in.	
Weight		6 g	
	Maximum lead temperature for soldering 1.6 mm (0.062 in.) from case for 10 s	300 °C	

TO-247 AD



G = Gate,
S = Source,
D = Drain,
TAB = Drain

Features

- Repetitive avalanche energy rated
- Fast switching times
- Low $R_{DS(on)}$ HDMOS™ process
- Rugged polysilicon gate cell structure
- High Commutating dv/dt Rating


Applications

- Switching Power Supplies
- Motor controls

Symbol	Test Conditions	Characteristic Values ($T_J = 25^\circ\text{C}$, unless otherwise specified)		
		min.	typ.	max.
V_{DSS}	$V_{GS} = 0\text{ V}$, $I_D = 250\ \mu\text{A}$	500		V
$V_{GS(th)}$	$V_{DS} = V_{GS}$, $I_D = 250\ \mu\text{A}$	2		V
I_{GSS}	$V_{GS} = \pm 20\text{ V}_{DC}$, $V_{DS} = 0$			± 100 nA
I_{DSS}	$V_{DS} = 0.8 \cdot V_{DSS}$, $T_J = 25^\circ\text{C}$ $V_{GS} = 0\text{ V}$, $T_J = 125^\circ\text{C}$			25 μA 250 μA
$R_{DS(on)}$	$V_{GS} = 10\text{ V}$, $I_D = 12\text{ A}$ Pulse test, $t \leq 300\ \mu\text{s}$, duty cycle $d \leq 2\%$	0.25	0.27	Ω

Symbol	Test Conditions	Characteristic Values ($T_J = 25^\circ\text{C}$, unless otherwise specified)			
		min.	typ.	max.	
g_{fs}	$V_{DS} = 10\text{ V}; I_D = 12\text{ A}$, pulse test	13	21	S	
C_{iss}	$V_{GS} = 0\text{ V}, V_{DS} = 25\text{ V}, f = 1\text{ MHz}$		4200	pF	
C_{oss}			450	pF	
C_{rss}			135	pF	
$t_{d(on)}$	$V_{GS} = 10\text{ V}, V_{DS} = 250\text{ V}, I_D = 20\text{ A}$ $R_G = 4.3\ \Omega$, (External)		23	35	ns
t_r			81	120	ns
$t_{d(off)}$			85	130	ns
t_f			65	98	ns
$Q_{g(on)}$	$V_{GS} = 10\text{ V}, V_{DS} = 200\text{ V}, I_D = 20\text{ A}$		135	210	nC
Q_{gs}			28	40	nC
Q_{gd}			62	110	nC
R_{thJC}			0.45	K/W	
R_{thCK}			0.25	K/W	

TO-247 AD Outline



Terminals: 1 - Gate 2 - Drain
3 - Source Tab - Drain

Dim.	Millimeter		Inches	
	Min.	Max.	Min.	Max.
A	4.7	5.3	.185	.209
A ₁	2.2	2.54	.087	.102
A ₂	2.2	2.6	.059	.098
b	1.0	1.4	.040	.055
b ₁	1.65	2.13	.065	.084
b ₂	2.87	3.12	.113	.123
C	.4	.8	.016	.031
D	20.80	21.46	.819	.845
E	15.75	16.26	.610	.640
e	5.20	5.72	0.205	0.225
L	19.81	20.32	.780	.800
L1		4.50		.177
∅P	3.55	3.65	.140	.144
Q	5.89	6.40	0.232	0.252
R	4.32	5.49	.170	.216
S	6.15	BSC	242	BSC

Source-Drain Diode		Characteristic Values ($T_J = 25^\circ\text{C}$, unless otherwise specified)			
Symbol	Test Conditions	min.	typ.	max.	
I_S	$V_{GS} = 0\text{ V}$			20	A
I_{SM}	Repetitive; pulse width limited by T_{JM}			80	A
V_{SD}	$I_F = 20\text{ A}, V_{GS} = 0\text{ V}$, Pulse test, $t \leq 300\ \mu\text{s}$, duty cycle $d \leq 2\%$			1.8	V
t_{rr}	$I_F = 20\text{ A}, -di/dt = 100\text{ A}/\mu\text{s}, V_R = 100\text{ V}$		570	860	ns
Q_{rr}			5.7		μC

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า




Figure 1. Output Characteristics at 25°C




Figure 2. Output Characteristics at 125°C




Figure 3. $R_{DS(on)}$ normalized to value at $I_D = 12A$




Figure 4. $R_{DS(on)}$ normalized to value at $I_D = 12A$




Figure 5. Drain Current vs. Case Temperature




Figure 6. Admittance Curves

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า




Figure 11. Transient Thermal Resistance

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

SN5407, SN5417, SN7407, SN7417 HEX BUFFERS/DRIVERS WITH OPEN-COLLECTOR HIGH-VOLTAGE OUTPUTS

SDLS032G - DECEMBER 1983 - REVISED MAY 2004


- Convert TTL Voltage Levels to MOS Levels
- High Sink-Current Capability
- Input Clamping Diodes Simplify System Design
- Open-Collector Driver for Indicator Lamps and Relays
- Inputs Fully Compatible With Most TTL Circuits

description/ordering information


These TTL hex buffers/drivers feature high-voltage open-collector outputs for interfacing with high-level circuits (such as MOS) or for driving high-current loads (such as lamps or relays) and also are characterized for use as buffers for driving TTL inputs. The SN5407 and SN7407 have minimum breakdown voltages of 30 V, and the SN5417 and SN7417 have minimum breakdown voltages of 15 V. The maximum sink current is 30 mA for the SN5407 and SN5417 and 40 mA for the SN7407 and SN7417.

These devices perform the Boolean function $Y = A$ in positive logic.

SN5407, SN5417 . . . J OR W PACKAGE
SN7407, SN7417 . . . D, N, OR NS PACKAGE
(TOP VIEW)



SN5407 . . . FK PACKAGE
(TOP VIEW)



NC - No internal connection

ORDERING INFORMATION

TA	PACKAGE†	ORDERABLE PART NUMBER	TOP-SIDE MARKING	
0°C to 70°C	SOIC - D	Tube	SN7407D	
		Tape and reel	SN7407DR	
		Tube	SN7417D	
		Tape and reel	SN7417DR	
	PDIP - N	Tube	SN7407N	SN7407N
		Tube	SN7417N	SN7417N
SOP - NS	Tape and reel	SN7407NSR	SN7407	
		SN7417NSR	SN7417	
-55°C to 125°C	CDIP - J	Tube	SNJ5407J	
		Tube	SNJ5417J	
	CFP - W	Tube	SNJ5407W	
	LCCC - FK	Tube	SNJ5407FK	

† Package drawings, standard packing quantities, thermal data, symbolization, and PCB design guidelines are available at www.ti.com/sc/package.



Please be aware that an important notice concerning availability, standard warranty, and use in critical applications of Texas Instruments semiconductor products and disclaimers thereto appears at the end of this data sheet.

PRODUCTION DATA information is current as of publication date. Products conform to specifications per the terms of Texas Instruments standard warranty. Production processing does not necessarily include testing of all parameters.



POST OFFICE BOX 655303 • DALLAS, TEXAS 75265

Copyright © 2004, Texas Instruments Incorporated
On products compliant to MIL-PRF-38535, all parameters are tested unless otherwise noted. On all other products, production processing does not necessarily include testing of all parameters.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับลูกค้าเท่านั้น การนำเอกสารนี้ไปอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

SN5407, SN5417, SN7407, SN7417

HEX BUFFERS/DRIVERS

WITH OPEN-COLLECTOR HIGH-VOLTAGE OUTPUTS

SDLS032G – DECEMBER 1983 – REVISED MAY 2004


description/ordering information (continued)

These circuits are completely compatible with most TTL families. Inputs are diode clamped to minimize transmission-line effects, which simplifies design. Typical power dissipation is 145 mW, and average propagation delay time is 14 ns.

logic diagram, each buffer/driver (positive logic)



schematic



Resistor values shown are nominal.

absolute maximum ratings over operating free-air temperature range (unless otherwise noted)†

Supply voltage, V_{CC}	7 V
Input voltage, V_I (see Note 1)	5.5 V
Output voltage, V_O (see Notes 1 and 2): SN5407, SN7407	30 V
SN5417, SN7417	15 V
Package thermal impedance, θ_{JA} (see Note 3): D package	86°C/W
N package	80°C/W
NS package	76°C/W
Storage temperature range, T_{stg}	-65°C to 150°C

† Stresses beyond those listed under "absolute maximum ratings" may cause permanent damage to the device. These are stress ratings only, and functional operation of the device at these or any other conditions beyond those indicated under "recommended operating conditions" is not implied. Exposure to absolute-maximum-rated conditions for extended periods may affect device reliability.

NOTES: 1. All voltage values are with respect to GND.

2. This is the maximum voltage that should be applied to any output when it is in the off state.

3. The package thermal impedance is calculated in accordance with JESD 51-7.



POST OFFICE BOX 655303 • DALLAS, TEXAS 75265

SN5407, SN5417, SN7407, SN7417 HEX BUFFERS/DRIVERS WITH OPEN-COLLECTOR HIGH-VOLTAGE OUTPUTS

SDLS032G - DECEMBER 1983 - REVISED MAY 2004

recommended operating conditions (see Note 4)

		MIN	NOM	MAX	UNIT	
V _{CC}	Supply voltage	SN5407, SN5417	4.5	5	5.5	V
		SN7407, SN7417	4.75	5	5.25	
V _{IH}	High-level input voltage	2			V	
V _{IL}	Low-level input voltage			0.8	V	
V _{OH}	High-level output voltage	SN5407, SN7407		30	V	
		SN5417, SN7417		15		
I _{OL}	Low-level output current	SN5407, SN5417		30	mA	
		SN7407, SN7417		40		
T _A	Operating free-air temperature	SN5407, SN5417	-55	125	°C	
		SN7407, SN7417	0	70		

NOTE 4: All unused inputs of the device must be held at V_{CC} or GND to ensure proper device operation. Refer to the TI application report, *Implications of Slow or Floating CMOS Inputs*, literature number SCBA004.

electrical characteristics over recommended operating free-air temperature range (unless otherwise noted)

PARAMETER	TEST CONDITIONS†		MIN	TYP‡	MAX	UNIT
V _{IK}	V _{CC} = MIN.	I _I = -12 mA			-1.5	V
I _{OH}	V _{CC} = MIN.	V _{IH} = 2 V	V _{OH} = 30 V (SN5407, SN7407)		0.25	mA
			V _{OH} = 15 V (SN5417, SN7417)		0.25	
V _{OL}	V _{CC} = MIN.	V _{IL} = 0.8 V	I _{OL} = 16 mA		0.4	V
			I _{OL} = 30 mA (SN5407, SN5417)		0.7	
			I _{OL} = 40 mA (SN7407, SN7417)		0.7	
I _I	V _{CC} = MAX.	V _I = 5.5 V			1	mA
I _{IH}	V _{CC} = MAX.	V _{IH} = 2.4 V			40	μA
I _{IL}	V _{CC} = MAX.	V _{IL} = 0.4 V			-1.6	mA
I _{CCH}	V _{CC} = MAX.			29	41	mA
I _{CCL}	V _{CC} = MAX.			21	30	mA

† For conditions shown as MIN or MAX, use the appropriate value specified under recommended operating conditions.

‡ All typical values are at V_{CC} = 5 V, T_A = 25°C.

switching characteristics, V_{CC} = 5 V, T_A = 25°C (see Figure 1)

PARAMETER	FROM (INPUT)	TO (OUTPUT)	TEST CONDITIONS	MIN	TYP	MAX	UNIT
t _{PLH}	A	Y	R _L = 110 Ω, C _L = 15 pF	6	10	ns	
t _{PHL}				20	30		
t _{PLH}	A	Y	R _L = 150 Ω, C _L = 50 pF	15		ns	
t _{PHL}				26			




POST OFFICE BOX 655303 • DALLAS, TEXAS 75265

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับลูกค้าเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


SN5407, SN5417, SN7407, SN7417
HEX BUFFERS/DRIVERS
WITH OPEN-COLLECTOR HIGH-VOLTAGE OUTPUTS

SDLS032G - DECEMBER 1983 - REVISED MAY 2004

PARAMETER MEASUREMENT INFORMATION



LOAD CIRCUIT




- NOTES: A. C_L includes probe and jig capacitance.
 B. In the examples above, the phase relationships between inputs and outputs have been chosen arbitrarily.
 C. All input pulses are supplied by generators having the following characteristics: $PRR \leq 1$ MHz, $Z_O = 50 \Omega$, $t_r \leq 7$ ns, $t_f \leq 7$ ns.
 D. The outputs are measured one at a time, with one input transition per measurement.

Figure 1. Load Circuit and Voltage Waveforms


DUAL MONOSTABLE MULTIVIBRATOR

- RETRIGGERABLE/RESETTABLE CAPABILITY
- TRIGGER AND RESET PROPAGATION DELAYS INDEPENDENT OF R_x , C_x
- TRIGGERING FROM LEADING OR TRAILING EDGE
- Q AND \bar{Q} BUFFERED OUTPUTS AVAILABLE
- SEPARATE RESETS
- WIDE RANGE OF OUTPUT-PULSE WIDTHS
- QUIESCENT CURRENT SPECIFIED TO 20V FOR HCC DEVICE
- 5V, 10V, AND 15V PARAMETRIC RATINGS
- INPUT CURRENT OF 100nA AT 18V AND 25°C FOR HCC DEVICE
- 100% TESTED FOR QUIESCENT CURRENT
- MEETS ALL REQUIREMENTS OF JEDEC TENTATIVE STANDARD N° 13A, "STANDARD SPECIFICATIONS FOR DESCRIPTION OF "B" SERIES CMOS DEVICES"



DESCRIPTION

The **HCC4098B** (extended temperature range) and **HCF4098B** (intermediate temperature range) are monolithic integrated circuit, available in 16-lead dual in-line plastic or ceramic package and plastic micropackage. The **HCC/HCF4098B** dual monostable multivibrator provides stable retriggerable/resettable one-shot operation for any fixed-voltage timing application. An external resistor (R_x) and an external capacitor (C_x) control the timing for the circuit. Adjustment of R_x and C_x provides a wide range of output pulse widths from the Q and \bar{Q} terminals. The time delay from trigger input to output transition (trigger propagation delay) and the time delay from reset input to output transition (reset propagation delay) are independent of R_x and C_x . Leading-edge-triggering (+ TR) and trailing-edge-triggering (- TR) inputs are provided for triggering from either edge of an input pulse. An unused + TR input should be tied to V_{SS} . An unused - TR input should be tied to V_{DD} . A RESET (on low level) is provided for immediate termination of the output pulse or to prevent output pulses when power is turned on. An unused RESET input should be tied to V_{DD} . However, if an entire section of the **4098B** is not used, its RESET should be tied to V_{SS} . See table I. In normal operation the circuit triggers (extends the output




HCC/HCF4098B

pulse one period) on the application of each new trigger pulse. For operation in the non-triggerable mode, Q is connected to $-TR$ when leading-edge triggering (+ TR) is used or Q is connected to + TR when trailing-edge triggering ($-TR$) is used. The time period (T) for this multivibrator can be approximated by $T_x = 1/2 R_x C_x$ for $C_x \geq 0.01 \mu\text{F}$. Time periods as a function of R_x for values of C_x and V_{DD} are given in fig. 8. Values of T vary from unit to unit and as a function of voltage, temperature, and $R_x C_x$. The minimum value of external resistance, R_x , is 5 k Ω . The maxi-

imum value of external capacitance, C_x , is 100 μF . Fig.9 shows time periods as a function of C_x for values of R_x and V_{DD} . The output pulse width has variations of $\pm 2.5\%$ typically, over the temperature range of -55°C to 125°C for $C_x = 1000\text{pF}$ and $R_x = 100\text{k}\Omega$. For power supply variations of $\pm 5\%$, the output pulse width has variations of $\pm 0.5\%$ typically, for $V_{DD} = 10\text{V}$ and 15V and $\pm 1\%$ typically, for $V_{DD} = 5\text{V}$ at $C_x = 1000\text{pF}$ and $R_x = 5\text{k}\Omega$.

FUNCTIONAL DIAGRAM



ABSOLUTE MAXIMUM RATINGS

Symbol	Parameter	Value	Unit
V_{DD}^*	Supply Voltage : HCC Types HCF Types	- 0.5 to + 20 - 0.5 to + 18	V
V_i	Input Voltage	- 0.5 to $V_{DD} + 0.5$	V
I_i	DC Input Current (any one input)	± 10	mA
P_{tot}	Total Power Dissipation (per package) Dissipation per Output Transistor for $T_{op} = \text{Full Package-temperature Range}$	200 100	mW
T_{op}	Operating Temperature : HCC Types HCF Types	- 55 to + 125 - 40 to + 85	$^\circ\text{C}$
T_{stg}	Storage Temperature	- 65 to + 150	$^\circ\text{C}$

Stresses above those listed under "Absolute Maximum Ratings" may cause permanent damage to the device. This is a stress rating only and functional operation of the device at these or any other conditions above those indicated in the operational sections of this specification is not implied. Exposure to absolute maximum rating conditions for external periods may affect device reliability.

* All voltage values are referred to V_{SS} pin voltage.

RECOMMENDED OPERATING CONDITIONS

Symbol	Parameter	Value	Unit
V_{DD}	Supply Voltage : HCC Types HCF Types	3 to 18 3 to 15	V
V_i	Input Voltage	0 to V_{DD}	V
T_{op}	Operating Temperature : HCC Types HCF Types	- 55 to + 125 - 40 to + 85	$^\circ\text{C}$

LOGIC DIAGRAMS





Table 1 : Functional Terminal Connections.

Function	Terminal Connections						Other Connections	
	to V _{DD}		to V _{SS}		Input Pulse to		Mono (1)	Mono (2)
	Mono (1)	Mono (2)	Mono (1)	Mono (2)	Mono (1)	Mono (2)		
Leading - Edge Trigger/Retriggerable	3,5	11,13			4	12		
Leading - Edge Trigger/Non - retriggerable	3	13			4	12	5,7	11,9
Trailing - Edge Trigger/Retriggerable	3	13	4	12	5	11		
Trailing - Edge Trigger/Non - retriggerable	3	13			5	11	4,6	12,10
Unused Section	5	11	3,4	12,13				

Notes : 1. A Retriggerable one-shot multivibrator has an output pulse width which is extended one full time period (Tx) after application of the last trigger pulse.
 2. A non-retriggerable one-shot multivibrator has a time period Tx referenced from the application of the first trigger pulse.



HCC/HCF4098B**STATIC ELECTRICAL CHARACTERISTICS** (over recommended operating conditions)

Symbol	Parameter		Test Conditions				Value						Unit	
			V _I (V)	V _O (V)	I _O (μ A)	V _{DD} (V)	T _{Low} *		25°C			T _{High} *		
							Min.	Max.	Min.	Typ.	Max.	Min.		Max.
I _L	Quiescent Current	HCC Types	0/5			5		1		0.02	1		30	μ A
			0/10			10		2		0.02	2		60	
			0/15			15		4		0.02	4		120	
		0/20			20		20		0.04	20		600		
		HCF Types	0/5			5		4		0.02	4		30	
			0/10			10		8		0.02	8		60	
0/15				15		16		0.02	16		120			
V _{OH}	Output High Voltage	0/5		< 1	5	4.95		4.95			4.95		V	
		0/10		< 1	10	9.95		9.95			9.95			
		0/15		< 1	15	14.95		14.95			14.95			
V _{OL}	Output Low Voltage	5/0		< 1	5		0.05			0.05		0.05	V	
		10/0		< 1	10		0.05			0.05		0.05		
		15/0		< 1	15		0.05			0.05		0.05		
V _{IH}	Input High Voltage	0.5/4.5		< 1	5	3.5		3.5			3.5		V	
		1/9		< 1	10	7		7			7			
		1.5/13.5		< 1	15	11		11			11			
V _{IL}	Input Low Voltage	4.5/0.5		< 1	5		1.5			1.5		1.5	V	
		9/1		< 1	10		3			3		3		
		13.5/1.5		< 1	15		4			4		4		
I _{OH}	Output Drive Current	HCC Types	0/5	2.5		5	-2		-1.6	-3.2		-1.15	mA	
			0/5	4.6		5	-0.64		-0.51	-1		-0.36		
			0/10	9.5		10	-1.6		-1.3	-2.6		-0.9		
		0/15	13.5		15	-4.2		-3.4	-6.8		-2.4			
		HCF Types	0/5	2.5		5	-1.53		-1.36	-3.2		-1.1		
			0/5	4.6		5	-0.52		-0.44	-1		-0.36		
0/10	9.5			10	-1.3		-1.1	-2.6		-0.9				
0/15	13.5		15	-3.6		-3.0	-6.8		-2.4					
I _{OL}	Output Sink Current	HCC Types	0/5	0.4		5	0.64		0.51	1		0.36	mA	
			0/10	0.5		10	1.6		1.3	2.6		0.9		
			0/15	1.5		15	4.2		3.4	6.8		2.4		
		HCF Types	0/5	0.4		5	0.52		0.44	1		0.36		
			0/10	0.5		10	1.3		1.1	2.6		0.9		
			0/15	1.5		15	3.6		3.0	6.8		2.4		
I _{IH} , I _{IL}	Input Leakage Current	HCC Types	0/18	Any Input	18		± 0.1		$\pm 10^{-5}$	± 0.1		± 1	μ A	
		HCF Types	0/15		15		± 0.3		$\pm 10^{-5}$	± 0.3		± 1		
C _I	Input Capacitance		Any Input						5	7.5			pF	

* T_{Low} = -55°C for HCC device ; -40°C for HCF device* T_{High} = +125°C for HCC device ; +85°C for HCF deviceThe Noise Margin for both "1" and "0" level is : 1V min. with V_{DD} = 5V, 2V min. with V_{DD} = 10V, 2.5 V min. with V_{DD} = 15V.

HCC/HCF4098B

DYNAMIC ELECTRICAL CHARACTERISTICS ($T_{amb} = 25^{\circ}\text{C}$, $C_L = 50\text{pF}$, $R_L = 200\text{k}\Omega$, typical temperature coefficient for all V_{DD} values is $0.3\%/^{\circ}\text{C}$, all input rise and fall times = 20ns)

Symbol	Parameter	Test Conditions			Value			Unit
		R_X (k Ω)	C_X (pF)	V_{DD} (V)	Min.	Typ.	Max.	
t_{PLH} , t_{PHL}	Trigger Propagation Delay Time (+ TR, - TR to Q, \bar{Q})	5 to 10.000	≥ 15	5		250	500	ns
				10		125	250	
				15		100	200	
t_{WH} , t_{WL}	Trigger Pulse Width	5 to 10.000	≥ 15	5	140	70		ns
				10	60	30		
				15	40	20		
t_{TLH}	Transition Time	5 to 10.000	≥ 15	5		100	200	ns
				10		50	100	
				15		40	80	
t_{THL}	Transition Time	5 to 10.000	15 to 10.000	5		100	200	ns
				10		50	100	
				15		40	80	
		5 to 10.000	0.01 μF to 0.1 μF	5		150	300	
				10		75	150	
				15		65	130	
		5 to 10.000	0.1 μF to 1 μF	5		250	500	
				10		150	300	
				15		80	160	
t_{PLH} , t_{PHL}	Propagation Delay Time (reset)	5 to 10.000	≥ 15	5		225	450	ns
				10		125	250	
				15		75	150	
t_{wR}	Pulse Width (reset)	15	≥ 15	5	200	100		ns
				10	80	40		
				15	60	30		
		100	1000	5	1200	600		ns
				10	600	300		
				15	500	250		
		0.1 μF	5	50	250		μs	
			10	30	15			
			15	20	10			
t_r , t_f (TR)	Rise or Fall Time (trigger)		5 to 15				100	μs
	Pulse Width Match Between Circuits in Same Package	10	10.000	5		5	10	%
				10		7.5	15	
				15		7.5	15	

Figure 8 : Typical External Resistance vs. Pulse Width at Various V_{DD} and C_X .




Figure 9 : Typical External Capacitance vs. Pulse Width at Various V_{DD} and R_X .




Figure 10 : Typical Minimum Reset Pulse Width vs. External Capacitance.





Figure 11 : Average Power Dissipation for 100% Duty Cycle vs. One-shot Pulse width.



To calculate average power dissipation (P) for less than 100% duty cycle :
 P_{100} = average power for 100% duty cycle
 $P = \left(\frac{t_m}{T} \right) P_{100}$ where t_m = one-shot pulse width
 T = trigger pulse period

e.g. : For $t_m = 600\text{ms}$, $T = 1000\text{ms}$,
 $C_X = 0.01\mu\text{F}$, $V_{DD} = 5\text{V}$

$$P = \left(\frac{600}{1000} \right) 103\mu\text{W} = 600\mu\text{W}$$

(see dotted line on graph)

The diagram shows a square wave pulse. The pulse width is labeled t_m and the period is labeled T . Below the diagram is the reference number B-1178.

HCC/HCF4098B

TEST CIRCUITS

Figure 12 : Quiescent -Device Current.




Figure 13 : Input-Voltage.





Figure 14 : Input Leakage.



NOTE: MEASURE INPUTS SEQUENTIALLY TO BOTH VDD AND VSS. CONNECT ALL UNUSED INPUTS TO EITHER VDD OR VSS

TYPICAL APPLICATIONS

Figure 15 : Astable Multivibrator with Restart after Reset Capability.






Figure 16 : Pulse Delay.






รูปแสดงวงจรขับเพาเวอร์มอเตอร์สเฟทของวงจรฮาล์ฟบริดจ์คอนเวอร์เตอร์


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

DUAL MONOSTABLE MULTIVIBRATOR

- RETRIGGERABLE/RESETTABLE CAPABILITY
- TRIGGER AND RESET PROPAGATION DELAYS INDEPENDENT OF R_X , C_X
- TRIGGERING FROM LEADING OR TRAILING EDGE
- Q AND \bar{Q} BUFFERED OUTPUTS AVAILABLE
- SEPARATE RESETS
- WIDE RANGE OF OUTPUT-PULSE WIDTHS
- QUIESCENT CURRENT SPECIFIED TO 20V FOR HCC DEVICE
- 5V, 10V, AND 15V PARAMETRIC RATINGS
- INPUT CURRENT OF 100nA AT 18V AND 25°C FOR HCC DEVICE
- 100% TESTED FOR QUIESCENT CURRENT
- MEETS ALL REQUIREMENTS OF JEDEC TENTATIVE STANDARD N° 13A, "STANDARD SPECIFICATIONS FOR DESCRIPTION OF "B" SERIES CMOS DEVICES"


DESCRIPTION

The **HCC4098B** (extended temperature range) and **HCF4098B** (intermediate temperature range) are monolithic integrated circuit, available in 16-lead dual in-line plastic or ceramic package and plastic micropackage. The **HCC/HCF4098B** dual monostable multivibrator provides stable retriggerable/resettable one-shot operation for any fixed-voltage timing application. An external resistor (R_X) and an external capacitor (C_X) control the timing for the circuit. Adjustment of R_X and C_X provides a wide range of output pulse widths from the Q and \bar{Q} terminals. The time delay from trigger input to output transition (trigger propagation delay) and the time delay from reset input to output transition (reset propagation delay) are independent of R_X and C_X . Leading-edge-triggering (+ TR) and trailing-edge-triggering (- TR) inputs are provided for triggering from either edge of an input pulse. An unused + TR input should be tied to V_{SS} . An unused - TR input should be tied to V_{DD} . A RESET (on low level) is provided for immediate termination of the output pulse or to prevent output pulses when power is turned on. An unused RESET input should be tied to V_{DD} . However, if an entire section of the **4098B** is not used, its RESET should be tied to V_{SS} . See table I. In normal operation the circuit triggers (extends the output


PIN CONNECTIONS


HCC/HCF4098B

pulse one period) on the application of each new trigger pulse. For operation in the non-triggerable mode, Q is connected to $-TR$ when leading-edge triggering (+ TR) is used or Q is connected to + TR when trailing-edge triggering ($-TR$) is used. The time period (T) for this multivibrator can be approximated by $T_X = 1/2 R_X C_X$ for $C_X \geq 0.01 \mu\text{F}$. Time periods as a function of R_X for values of C_X and V_{DD} are given in fig. 8. Values of T vary from unit to unit and as a function of voltage, temperature, and $R_X C_X$. The minimum value of external resistance, R_X , is 5 k Ω . The maxi-

imum value of external capacitance, C_X , is 100 μF . Fig.9 shows time periods as a function of C_X for values of R_X and V_{DD} . The output pulse width has variations of $\pm 2.5\%$ typically, over the temperature range of -55°C to 125°C for $C_X = 1000\text{pF}$ and $R_X = 100\text{k}\Omega$. For power supply variations of $\pm 5\%$, the output pulse width has variations of $\pm 0.5\%$ typically, for $V_{DD} = 10\text{V}$ and 15V and $\pm 1\%$ typically, for $V_{DD} = 5\text{V}$ at $C_X = 1000\text{pF}$ and $R_X = 5\text{k}\Omega$.

FUNCTIONAL DIAGRAM



ABSOLUTE MAXIMUM RATINGS

Symbol	Parameter	Value	Unit
V_{DD}^*	Supply Voltage : HCC Types HCF Types	- 0.5 to + 20 - 0.5 to + 18	V
V_i	Input Voltage	- 0.5 to $V_{DD} + 0.5$	V
I_i	DC Input Current (any one input)	± 10	mA
P_{Tot}	Total Power Dissipation (per package) Dissipation per Output Transistor for $T_{op} = \text{Full Package-temperature Range}$	200 100	mW
T_{op}	Operating Temperature : HCC Types HCF Types	- 55 to + 125 - 40 to + 85	$^\circ\text{C}$
T_{stg}	Storage Temperature	- 65 to + 150	$^\circ\text{C}$

Stresses above those listed under "Absolute Maximum Ratings" may cause permanent damage to the device. This is a stress rating only and functional operation of the device at these or any other conditions above those indicated in the operational sections of this specification is not implied. Exposure to absolute maximum rating conditions for external periods may affect device reliability.

* All voltage values are referred to V_{SS} pin voltage.

RECOMMENDED OPERATING CONDITIONS

Symbol	Parameter	Value	Unit
V_{DD}	Supply Voltage : HCC Types HCF Types	3 to 18 3 to 15	V
V_i	Input Voltage	0 to V_{DD}	V
T_{op}	Operating Temperature : HCC Types HCF Types	- 55 to + 125 - 40 to + 85	$^\circ\text{C}$

LOGIC DIAGRAMS





Table 1 : Functional Terminal Connections.

Function	Terminal Connections						Other Connections	
	to V _{DD}		to V _{SS}		Input Pulse to		Mono (1)	Mono (2)
	Mono (1)	Mono (2)	Mono (1)	Mono (2)	Mono (1)	Mono (2)		
Leading - Edge Trigger/Retriggerable	3,5	11,13			4	12		
Leading - Edge Trigger/Non - retriggerable	3	13			4	12	5,7	11,9
Trailing - Edge Trigger/Retriggerable	3	13	4	12	5	11		
Trailing - Edge Trigger/Non - retriggerable	3	13			5	11	4,6	12,10
Unused Section	5	11	3,4	12,13				

Notes : 1. A Retriggerable one-shot multivibrator has an output pulse width which is extended one full time period (T_x) after application of the last trigger pulse.
 2. A non-retriggerable one-shot multivibrator has a time period T_x referenced from the application of the first trigger pulse.



HCC/HCF4098B

STATIC ELECTRICAL CHARACTERISTICS (over recommended operating conditions)

Symbol	Parameter	Test Conditions				Value						Unit	
		V _I (V)	V _O (V)	I _O (μ A)	V _{DD} (V)	T _{Low} *		25°C			T _{High} *		
						Min.	Max.	Min.	Typ.	Max.	Min.		Max.
I _L	Quiescent Current	HCC Types	0/5			5		1	0.02	1		30	μ A
			0/10			10		2	0.02	2		60	
			0/15			15		4	0.02	4		120	
		0/20			20		20	0.04	20		600		
		HCF Types	0/5			5		4	0.02	4		30	
			0/10			10		8	0.02	8		60	
0/15				15		16	0.02	16		120			
V _{OH}	Output High Voltage	0/5		< 1	5	4.95	4.95			4.95		V	
		0/10		< 1	10	9.95	9.95			9.95			
		0/15		< 1	15	14.95	14.95			14.95			
V _{OL}	Output Low Voltage	5/0		< 1	5				0.05		0.05	V	
		10/0		< 1	10				0.05		0.05		
		15/0		< 1	15				0.05		0.05		
V _{IH}	Input High Voltage		0.5/4.5	< 1	5	3.5		3.5			3.5	V	
			1/9	< 1	10	7		7			7		
			1.5/13.5	< 1	15	11		11			11		
V _{IL}	Input Low Voltage		4.5/0.5	< 1	5		1.5			1.5	1.5	V	
			9/1	< 1	10		3			3	3		
			13.5/1.5	< 1	15		4			4	4		
I _{OH}	Output Drive Current	HCC Types	0/5	2.5		5	-2		-1.6	-3.2		-1.15	mA
			0/5	4.6		5	-0.64		-0.51	-1		-0.36	
			0/10	9.5		10	-1.6		-1.3	-2.6		-0.9	
		0/15	13.5		15	-4.2		-3.4	-6.8		-2.4		
		HCF Types	0/5	2.5		5	-1.53		-1.36	-3.2		-1.1	
			0/5	4.6		5	-0.52		-0.44	-1		-0.36	
0/10	9.5			10	-1.3		-1.1	-2.6		-0.9			
0/15	13.5		15	-3.6		-3.0	-6.8		-2.4				
I _{OL}	Output Sink Current	HCC Types	0/5	0.4		5	0.64		0.51	1		0.36	mA
			0/10	0.5		10	1.6		1.3	2.6		0.9	
			0/15	1.5		15	4.2		3.4	6.8		2.4	
		HCF Types	0/5	0.4		5	0.52		0.44	1		0.36	
			0/10	0.5		10	1.3		1.1	2.6		0.9	
			0/15	1.5		15	3.6		3.0	6.8		2.4	
I _{IH} , I _{IL}	Input Leakage Current	HCC Types	0/18	Any Input	18		± 0.1		$\pm 10^{-5}$	± 0.1		± 1	μ A
		HCF Types	0/15		15		± 0.3		$\pm 10^{-5}$	± 0.3		± 1	
C _I	Input Capacitance		Any Input						5	7.5		pF	

* T_{Low} = -55°C for HCC device ; -40°C for HCF device.* T_{High} = +125°C for HCC device ; +85°C for HCF device.The Noise Margin for both "1" and "0" level is : 1V min. with V_{DD} = 5V, 2V min. with V_{DD} = 10V, 2.5 V min. with V_{DD} = 15V.

HCC/HCF4098B

DYNAMIC ELECTRICAL CHARACTERISTICS ($T_{amb} = 25^{\circ}\text{C}$, $C_L = 50\text{pF}$, $R_L = 200\text{k}\Omega$, typical temperature coefficient for all V_{DD} values is $0.3\%/^{\circ}\text{C}$, all input rise and fall times = 20ns)

Symbol	Parameter	Test Conditions			Value			Unit
		R_x (k Ω)	C_x (pF)	V_{DD} (V)	Min.	Typ.	Max.	
t_{PLH} , t_{PHL}	Trigger Propagation Delay Time (+ TR, - TR to Q, \bar{Q})	5 to 10.000	≥ 15	5	250	500	ns	
				10	125	250		
				15	100	200		
t_{WH} , t_{WL}	Trigger Pulse Width	5 to 10.000	≥ 15	5	140	70	ns	
				10	60	30		
				15	40	20		
t_{LH}	Transition Time	5 to 10.000	≥ 15	5	100	200	ns	
				10	50	100		
				15	40	80		
t_{HL}	Transition Time	5 to 10.000	15 to 10.000	5	100	200	ns	
				10	50	100		
				15	40	80		
		5 to 10.000	0.01 μF to 0.1 μF	5	150	300		
				10	75	150		
				15	65	130		
		5 to 10.000	0.1 μF to 1 μF	5	250	500		
				10	150	300		
				15	80	160		
t_{PLH} , t_{PHL}	Propagation Delay Time (reset)	5 to 10.000	≥ 15	5	225	450	ns	
				10	125	250		
				15	75	150		
t_{WR}	Pulse Width (reset)	100	15	5	200	100	ns	
				10	80	40		
				15	60	30		
		100	1000	5	1200	600	ns	
				10	600	300		
				15	500	250		
		100	0.1 μF	5	50	250	μs	
				10	30	15		
				15	20	10		
t_r , t_f (TR)	Rise or Fall Time (trigger)		5 to 15			100	μs	
	Pulse Width Match Between Circuits in Same Package	10	10.000	5	5	10	%	
				10	7.5	15		
				15	7.5	15		

HCC/HCF4098B

Figure 2 : Typical Output Low (sink) Current Characteristics.




Figure 3 : Minimum Output Low (sink) Current Characteristics.




Figure 4 : Typical Output High (source) Current Characteristics.




Figure 5 : Minimum Output High (source) Current Characteristics.




Figure 6 : Typical Propagation Delay Times vs. Load Capacitance, Trigger in to Q out. (All values of C_x and R_x).




Figure 7 : Transition Time vs. Load Capacitance for $R_x = 5k\Omega$, $10000\ k\Omega$ and $C_x = 15pF$, $10000pF$.




Figure 8 : Typical External Resistance vs. Pulse Width at Various V_{DD} and C_X.




Figure 9 : Typical External Capacitance vs. Pulse Width at Various V_{DD} and R_X.




Figure 10 : Typical Minimum Reset Pulse Width vs. External Capacitance.





Figure 11 : Average Power Dissipation for 100% Duty Cycle vs. One-shot Pulse width.



To calculate average power dissipation (P) for less than 100% duty cycle :
 P₁₀₀ = average power for 100% duty cycle

$$P = \left(\frac{\tau_m}{\tau_T} \right) P_{100}$$
 where τ_m = one-shot pulse width
 τ_T = trigger pulse period
 e.g. : For τ_m = 600ms, τ_T = 1000ms,
 C_X = 0.01μF, V_{DD} = 5V

$$P = \left(\frac{600}{1000} \right) 103\mu W = 60\mu W$$
 (see dotted line on graph)

The diagram shows a square wave pulse with a width labeled τ_m and a period labeled τ_T. Below the diagram is the reference number 9-1171.

HCC/HCF4098B

TEST CIRCUITS

Figure 12 : Quiescent -Device Current.




Figure 13 : Input-Voltage.





Figure 14 : Input Leakage.



TYPICAL APPLICATIONS

Figure 15 : Astable Multivibrator with Restart after Reset Capability.






Figure 16 : Pulse Delay.





รูปแสดงวงจรขับเพาเวอร์มอเตอร์ของวงจรฮาล์ฟบริดจ์คอนเวอร์เตอร์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้