

สำนักหอสมุดกลาง พระจอมเกล้าลาดกระบัง

การวิเคราะห์การเกิดคอมมอนโหมดนอยส์ ภายใต้สภาวะสมดุลและไม่สมดุลของ
ดีซี พาวเวอร์ ซัพพลาย

**Analysis Common Mode Noise Generation Under Balanced And
Unbalanced Condition Of DC Power Supply**



เลขหมู่.....
เลขครุภัณฑ์..... 83061
วันเดือนปี..... 5 ส.ค. 2551

b..... ส.ค. 2551
i.....

ปริญญาบัตรนี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรปริญญาวิศวกรรมศาสตรบัณฑิต
สาขาวิชาวิศวกรรมระบบควบคุม
สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง
ปีการศึกษา 2550

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ปริญญานิพนธ์ปีการศึกษา 2550

ภาควิชาวิศวกรรมระบบควบคุม คณะวิศวกรรมศาสตร์

สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

เรื่อง การวิเคราะห์การเกิดคอมมอนโหมดน้อยสั ภายใต้สภาวะสมดุลและไม่สมดุลของ

ดีซี พาวเวอร์ ชัพพลาย

ผู้จัดทำ

นายคมสันต์ ดวงตะวัน 48015282

นายพิชญ สามเชียง 48015298

นายวรวุฒิ ไหวหาร 48015304




.....อาจารย์ที่ปรึกษา
(รศ.ดร. โบนัส เปรมปราณีรัชต์)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การวิเคราะห์การเกิดคอมมอนโหมดน้อยส่ ภายใต้สภาวะสมดุลและไม่สมดุลของ
ดีซี พาวเวอร์ ซัพพลาย

**Analysis Common Mode Noise Generation Under Balanced And Unbalanced Condition
Of DC Power Supply**



บทคัดย่อ

ปริญญานิพนธ์ฉบับนี้เป็นการศึกษาและเปรียบเทียบความไม่สมดุลของวงจรซึ่งเป็นสาเหตุของการเกิด Common Mode Noise ของวงจร Full wave center tab rectifier และวงจร Full wave bridge rectifier ความไม่สมดุลของวงจรเกิดจากความไม่สมดุลของสายส่ง ที่ขั้วแหล่งจ่าย และที่ขั้วโหลด คุณสมบัติความไม่สมดุลดังกล่าวเป็นสาเหตุให้เกิดแรงดันที่ไม่สมดุลที่ขั้วของแหล่งจ่าย และที่ขั้วโหลด $V_{A3} \neq V_{B3}$ และ $V_{13} \neq V_{23}$ ตามลำดับ จากความไม่สมดุลของโวลต์เตจ ดังกล่าวสามารถหา Common Mode Noise Voltage ได้คือ $V_{CMS} = (V_{A3} + V_{B3})$ และ $V_{CML} = (V_{13} + V_{23})$ ตามลำดับ ได้นำเสนอความไม่สมดุลของทั้งสองวงจรและสามารถเปรียบเทียบความไม่สมดุลได้ ด้วยผลการทดลอง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

**Analysis Common Mode Noise Generation Under Balanced And Unbalanced Condition
Of DC Power Supply**

Mr.Komsan Daungtawan

Mr.Phitsanu Samchiang

Mr.Worawut Wohan

Advisor

Assoc.Prof.Dr.Yothin Prempraneerach

2007

ABSTRACT

This project presents the study and comparison the unbalanced characteristics of the circuit which is the cause of Common Mode Noise appearing in Full wave center tap rectifier and Full wave bridge rectifier circuits. The unbalanced circuit is the caused by the unbalanced transmission path and unbalanced dc source and load terminals. Because of these unbalanced characteristics will produce the unbalanced voltage at the source and load terminals $V_{A3} \neq V_{B3}$ and $V_{13} \neq V_{23}$ respectively. From these unbalanced voltage can find Common Mode Noise Voltage that is $V_{CMS}=(V_{A3}+V_{B3})$ and $V_{CML}=(V_{13}+V_{23})$ respectively. The degree of unbalanced circuit are presented in this project in from of common mode rejection ratio (CMRR). The degrees of unbalanced of circuit can be shown by the experimental results.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

กิตติกรรมประกาศ

ปริญญาบัตรฉบับนี้สามารถสำเร็จลุล่วงไปด้วยดี เพราะว่าได้รับความเมตตา กรุณาจาก รองศาสตราจารย์ ดร.โยธิน เปรมปราณีรัชต์ อาจารย์ที่ปรึกษาที่ได้ให้คำแนะนำในทุกๆเรื่อง ตลอดจนให้ความเอาใจใส่ ถวายความช่วยเหลือและปัญหาต่างๆที่เกิดขึ้นอย่างสม่ำเสมอ ทำให้ผู้จัดทำมีแรงบัลดาลใจในการทำงานและสามารถทำงานได้อย่างมีระบบ ผู้จัดทำรู้สึกซาบซึ้งและขอกราบขอบพระคุณเป็นอย่างสูง

ขอขอบพระคุณ ภาควิชาระบบควบคุม และศูนย์ทดสอบผลิตภัณฑ์ไฟฟ้า และ อิเล็กทรอนิกส์(PTEC)เป็นอย่างสูง ที่เอื้อเฟื้ออุปกรณ์และเครื่องมือตลอดจนสถานที่ รวมทั้งอำนวยความสะดวกในเรื่องต่างๆ จนสามารถจัดทำปริญญาบัตรฉบับนี้สำเร็จได้

ขอขอบพระคุณอาจารย์ทุกท่าน ที่เคยสอนผู้จัดทำ จนสามารถนำความรู้และประสบการณ์มาจัดทำปริญญาบัตร ฉบับนี้ได้

และสุดท้ายนี้ ขอกราบขอบพระคุณ คุณพ่อ คุณแม่ ของคณะผู้จัดทำที่ได้ให้โอกาสเล่าเรียนจนถึงทุกวันนี้ ตลอดจนสนับสนุนและได้ให้กำลังใจเสมอมา

คณะผู้จัดทำ

นายคมสันต์ ควงตะวัน

นายพิชญ์ สามเชียง

นายวรวุฒิ ไหวหาร

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญ

	หน้า
บทคัดย่อ	I
บทคัดย่อภาษาอังกฤษ	II
สารบัญ	III
กิตติกรรมประกาศ	IV
สารบัญ	V
สารบัญรูป	VI
สารบัญตาราง	VIII
บทที่ 1 บทนำ	1
1.1 ความเป็นมาและความสำคัญ	1
1.2 วัตถุประสงค์ของการศึกษา	1
1.3 ขอบเขตของการศึกษา	1
1.4 ขั้นตอนการดำเนินงาน	2
1.5 ประโยชน์ที่คาดว่าจะได้รับ	2
บทที่ 2 ทฤษฎีของสัญญาณรบกวน	3
2.1 ความหมายของสัญญาณรบกวน	3
2.2 ชนิดของสัญญาณรบกวน	3
2.3 ทางเดินของสัญญาณรบกวน	4
2.4 สัญญาณรบกวนในสายตัวนำ	5
2.5 เทคนิคการวัดสัญญาณรบกวนในสายตัวนำ	6
บทที่ 3 การวิเคราะห์สัญญาณคอมมอนโหมดน้อยสโวลเตจ	9
3.1 ทฤษฎีสัญญาณคอมมอนโหมดน้อยสโวลเตจโดยการบาลานซ์ (balancing)	10
3.2 วงจรฟูลเวฟเซ็นเตอร์แทปเร็คติไฟร์เออร์ไม่สมดุล (Unbalance)	10
3.3 วงจรฟูลเวฟเซ็นเตอร์แทปเร็คติไฟร์เออร์สมดุล (Balance)	13
3.4 วงจรฟูลเวฟบริดจ์เร็คติไฟร์เออร์ไม่สมดุล (Unbalance)	16
3.5 วงจรฟูลเวฟบริดจ์เร็คติไฟร์เออร์สมดุล (Balance)	17
3.6 Common Mode Rejection Ratio (CMRR)	19
3.6.1 CMRR ของวงจรฟูลเวฟเซ็นเตอร์แทปเร็คติไฟร์เออร์	20
3.6.2 CMRR ของวงจรฟูลเวฟบริดจ์เร็คติไฟร์เออร์	22

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 4 การทดลองและผลการทดลองของโหลดความต้านทาน (LOAD RESISTER)	24
4.1 การทดลองวงจรฟูลเวฟเซ็นเตอร์แทปเร็คติไฟร์เออร์ (FWCT)	24
4.2 การทดลองวงจรฟูลบริดจ์เร็คติไฟร์เออร์ (FWB)	32
บทที่ 5 การทดลองและผลการทดลองของโหลดมอเตอร์ (LOAD DC MOTOR)	40
5.1 การทดลองวงจรฟูลเวฟเซ็นเตอร์แทปเร็คติไฟร์เออร์ (FWCT)	40
5.2 การทดลองวงจรฟูลบริดจ์เร็คติไฟร์เออร์ (FWB)	48
บทที่ 6 สรุปและข้อเสนอแนะ	56
บรรณานุกรม	57
ภาคผนวก ข้อมูลทางด้านเทคนิคของอุปกรณ์อิเล็กทรอนิกส์ที่ใช้ในวงจรการทดลอง	58



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญรูป

รูป	หน้า
2.1 แสดงทางเดินของสัญญาณรบกวน	4
2.2 แสดงสัญญาณของคิฟเฟอร์เรนเซียน โหมค	5
2.3 แสดงสัญญาณคอมมอน โหมค	5
2.4 แสดงแรงดันคอมมอน โหมค (Vcm) และแรงดันคิฟเฟอร์เรนเซียน โหมค (VDM)	6
2.5 แสดงเทคนิคการวัดสัญญาณรบกวนในสายตัวนำ	7
2.6 แสดงเทคนิคการวัดสัญญาณรบกวนผ่านสายตัวนำของ Common mode noise	8
3.1 แสดงวงจรดีซีฟาวเวอร์ชัพหลายที่ใช้ในการวิเคราะห์คอมมอน โหมค น้อยส์ โวลเตจ	9
3.2 แสดงวงจรสมมูลฟูลเวฟเซ็นเตอร์แทปเร็คติไฟร์เออร์ไม่สมดุล	10
3.3 แสดงวงจรสมมูลฟูลเวฟเซ็นเตอร์แทปเร็คติไฟร์เออร์ไม่สมดุลเมื่อไดโอดสวิตช์ on-off	12
3.4 แสดงวงจรสมมูลฟูลเวฟเซ็นเตอร์แทปเร็คติไฟร์เออร์สมดุล	13
3.5 แสดงวงจรสมมูลฟูลเวฟเซ็นเตอร์แทปเร็คติไฟร์เออร์สมดุลเมื่อไดโอดสวิตช์ on-off	14
3.6 แสดงวงจรสมมูลฟูลเวฟบริดจ์เร็คติไฟร์เออร์ไม่สมดุล	16
3.7 แสดงวงจรสมมูลฟูลเวฟบริดจ์เร็คติไฟร์เออร์ไม่สมดุลเมื่อไดโอดสวิตช์ on-off	17
3.8 แสดงวงจรสมมูลฟูลเวฟบริดจ์เร็คติไฟร์เออร์สมดุล	17
3.9 แสดงวงจรสมมูลฟูลเวฟบริดจ์เร็คติไฟร์เออร์สมดุลเมื่อไดโอด สวิตช์ on-off	18
3.10 รูปคลื่นของวงจรฟูลเวฟเซ็นเตอร์แทปเร็คติไฟร์เออร์ที่ตำแหน่ง โหลดเทอร์มินอล	21
3.11 รูปคลื่นของวงจรฟูลเวฟบริดจ์เร็คติไฟร์เออร์ที่ตำแหน่ง โหลดเทอร์มินอล	23
4.1 แสดงวงจรฟูลเวฟเซ็นเตอร์แทปเร็คติไฟร์เออร์ไม่สมดุล (Unbalance)	24
4.2 แสดงวงจรฟูลเวฟเซ็นเตอร์แทปเร็คติไฟร์เออร์สมดุล (Balance)	24
4.3 แสดงรูปคลื่นแหล่งจ่ายไม่สมดุล (A.C. Source terminal unbalance)	25
4.4 แสดงรูปคลื่นโหลดไม่สมดุล (Load terminal unbalance)	26
4.5 แสดงรูปคลื่นแหล่งจ่ายสมดุล (A.C. Source terminal balance)	27
4.6 แสดงรูปคลื่นโหลดสมดุล (Load terminal balance)	28
4.7 แสดงการเปรียบเทียบความไม่สมดุลและสมดุลของกระแสคอมมอน โหมค (Icm)	29
4.8 The frequency spectrums of conductive common mode noise of the full wave center tap rectifier	30
4.9 แสดงวงจรฟูลเวฟบริดจ์เร็คติไฟร์เออร์ไม่สมดุล (Unbalance)	32
4.10 แสดงวงจรฟูลเวฟบริดจ์เร็คติไฟร์เออร์สมดุล (Balance)	32
4.11 แสดงรูปคลื่นแหล่งจ่ายไม่สมดุล (A.C. Source terminal unbalance)	33
4.12 แสดงรูปคลื่นโหลดไม่สมดุล (Load terminal unbalance)	34

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ทางการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4.13 แสดงรูปคลื่นแหล่งจ่ายสมดุล (A.C. Source terminal balance)	35
4.14 แสดงรูปคลื่นโหลดสมดุล (Load terminal balance)	36
4.15 แสดงการเปรียบเทียบความไม่สมดุลและสมดุลของกระแสคอมมอนโหมด (ICM)	37
4.16 The frequency spectrums of conductive common mode noise of the full wave bridge rectifier	38
5.1 แสดงวงจรฟูลเวฟเซ็นเตอร์แทปเร็คติไฟร์เออร์ไม่สมดุล (Unbalance)	40
5.2 แสดงวงจรฟูลเวฟเซ็นเตอร์แทปเร็คติไฟร์เออร์สมดุล (Balance)	40
5.3 แสดงรูปคลื่นแหล่งจ่ายไม่สมดุล (A.C. Source terminal unbalance)	41
5.4 แสดงรูปคลื่นโหลดไม่สมดุล (Load terminal unbalance)	42
5.5 แสดงรูปคลื่นแหล่งจ่ายสมดุล (A.C. Source terminal balance)	43
5.6 แสดงรูปคลื่นโหลดสมดุล (Load terminal balance)	44
5.7 แสดงการเปรียบเทียบความไม่สมดุลและสมดุลของกระแสคอมมอนโหมด (ICM)	45
5.8 The frequency spectrums of conductive common mode noise of the full wave center tap rectifier	46
5.9 แสดงวงจรฟูลเวฟบริดจ์เร็คติไฟร์เออร์ไม่สมดุล (Unbalance)	48
5.10 แสดงวงจรฟูลเวฟบริดจ์เร็คติไฟร์เออร์สมดุล (Balance)	48
5.11 แสดงรูปคลื่นแหล่งจ่ายไม่สมดุล (A.C. Source terminal unbalance)	59
5.12 แสดงรูปคลื่นโหลดไม่สมดุล (Load terminal unbalance)	50
5.13 แสดงรูปคลื่นแหล่งจ่ายไม่สมดุล (A.C. Source terminal unbalance)	51
5.14 แสดงรูปคลื่นโหลดสมดุล (Load terminal balance)	52
5.15 แสดงการเปรียบเทียบความไม่สมดุลและสมดุลของกระแสคอมมอนโหมด (ICM)	53
5.16 The frequency spectrums of conductive common mode noise of the full wave bridge rectifier	54

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญตาราง

ตาราง	หน้า
3.1 แสดงการเปรียบเทียบระดับความสมดุลโดย Common mode rejection ratio	23
4.1 แสดงการเปรียบเทียบความไม่สมดุลและสมดุลของกระแสคอมมอนโหมด (ICM)	29
4.2 แสดงการเปรียบเทียบความไม่สมดุลและสมดุลของ Frequency common mode noise	31
4.3 แสดงการเปรียบเทียบความไม่สมดุลและสมดุลของกระแสคอมมอนโหมด (ICM)	37
4.4 แสดงการเปรียบเทียบความไม่สมดุลและสมดุลของ Frequency common mode noise	39
5.1 แสดงการเปรียบเทียบความไม่สมดุลและสมดุลของกระแสคอมมอนโหมด (ICM)	45
5.2 แสดงการเปรียบเทียบความไม่สมดุลและสมดุลของ Frequency common mode noise	47
5.3 แสดงการเปรียบเทียบความไม่สมดุลและสมดุลของกระแสคอมมอนโหมด (ICM)	53
5.4 แสดงการเปรียบเทียบความไม่สมดุลและสมดุลของ Frequency common mode noise	55



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 1

บทนำ

1.1 ความเป็นมาและความสำคัญ

ในปัจจุบันมีการให้ความสนใจและให้ความสำคัญ เรื่องของสัญญาณรบกวนทางแม่เหล็กไฟฟ้า (Electromagnetic Interference : EMI) ในวงจรอิเล็กทรอนิกส์และผลิตภัณฑ์ทางด้านอิเล็กทรอนิกส์มากขึ้น เนื่องจากสัญญาณรบกวนที่เกิดขึ้น จะส่งผลกระทบต่อการทำงานของอุปกรณ์หรือเครื่องใช้ไฟฟ้า และอุปกรณ์อิเล็กทรอนิกส์อื่น ๆ ให้มีการทำงานผิดปกติเมื่อได้รับสัญญาณรบกวน สัญญาณรบกวน นอกจากจะเกิดจากแหล่งกำเนิดอื่นจากภายนอกแล้ว ยังอาจเกิดสัญญาณรบกวนภายในของตัวมันเองอีกด้วย และรวมถึงอุปกรณ์ต่าง ๆ อาจเป็นแหล่งกำเนิดสัญญาณรบกวน ซึ่งมารบกวนเครื่องมือและอุปกรณ์ที่อยู่ข้างเคียง โดยสัญญาณรบกวนเกิดขึ้นได้ 2 ลักษณะ ก็คือการไหลผ่านสายตัวนำ (Conducted EMI) และการแพร่กระจายทางอากาศ (Radiated EMI) ซึ่งในปริญญานิพนธ์นี้เป็นการศึกษาการเกิดสัญญาณรบกวนของการไหลผ่านสายตัวนำ (Conducted EMI) ของวงจรดีซีพาวเวอร์ซัพพลาย (D.C. Power Supply)

1.2 วัตถุประสงค์ของการศึกษา

1. ศึกษาการเกิดคอมมอนโหมดนอยส์โวลเตจ (Common mode noise voltage) ของวงจรดีซีพาวเวอร์ซัพพลาย
2. วิเคราะห์สาเหตุความไม่สมดุล (Unbalance) ของวงจรดีซีพาวเวอร์ซัพพลาย
3. พิจารณาขั้นตอนและหลักการทำงานเพื่อแก้ไขวงจรดีซีพาวเวอร์ซัพพลาย โดยอาศัยเทคนิคการบาลานซ์ (Balance) เพื่อลดสัญญาณคอมมอนโหมดนอยส์โวลเตจ (Common mode noise voltage)

1.3 ขอบเขตของการศึกษา

ศึกษาวิเคราะห์ถึงปัญหาการเกิดสัญญาณรบกวนทางแม่เหล็กไฟฟ้าที่ไหลผ่านสายตัวนำ (Conducted EMI) ของวงจรดีซีพาวเวอร์ซัพพลาย ที่ไม่สมดุลและสมดุล และพิจารณาถึงสาเหตุของปัญหาความไม่สมดุลและวิธีการแก้ไขปัญหาความไม่สมดุลของวงจรดีซีพาวเวอร์ซัพพลาย เพื่อปรับปรุงวงจรให้สามารถใช้งานได้ดีเหมือนเดิม แต่สามารถลดสัญญาณรบกวนที่เกิดขึ้นให้ได้ในระดับที่ดีขึ้น

1.4 ขั้นตอนการดำเนินงาน

1. รวบรวมและศึกษาข้อมูลที่เกี่ยวข้องกับงาน
2. รวบรวมและศึกษาข้อมูลที่เกี่ยวข้องกับวงจร
3. ออกแบบวงจรและจัดเลือกอุปกรณ์
4. ทำการสร้างวงจรที่ออกแบบไว้
5. ทำการทดสอบ วิเคราะห์และปรับปรุงเพื่อทำการแก้ไขวงจรให้ดีขึ้น และศึกษารายละเอียด

เพิ่มเติม

1.5 ประโยชน์ที่คาดว่าจะได้รับ

1. สามารถนำความรู้ที่ได้ไปพัฒนาและประยุกต์ใช้ต่อไป
2. มีทักษะในการวิเคราะห์แก้ไขปัญหาในการทำงานได้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 2

ทฤษฎีของสัญญาณรบกวน

สาเหตุของการเกิดสัญญาณรบกวนทางสนามแม่เหล็กไฟฟ้า (Electromagnetic Interference : EMI) ในวงจรอิเล็กทรอนิกส์ จะเกิดจากธรรมชาติของการทำงานของอุปกรณ์ภายในของวงจร เช่น การคายประจุของ Capacitance เป็นต้น องค์ประกอบของ EMI จะมีอยู่ 3 ส่วน คือ แหล่งกำเนิด อุปกรณ์ และทางผ่าน เมื่อพิจารณาลักษณะทางผ่านของสัญญาณรบกวน EMI สามารถแบ่งออกได้เป็น 2 ลักษณะ คือ สัญญาณรบกวนทางสนามแม่เหล็กผ่านตัวนำ (Conducted EMI) สัญญาณรบกวนทางสนามแม่เหล็กที่แพร่ไปในอากาศ (Radiated EMI)

2.1 ความหมายของสัญญาณรบกวน

สัญญาณรบกวน (Noise) คือ สัญญาณไฟฟ้าในวงจรที่เกิดขึ้น นอกเหนือไปจากสัญญาณที่ได้ ออกแบบไว้ แต่สัญญาณเอาต์พุตที่มีความสัมพันธ์แบบไม่เป็นเชิงเส้น (Non-linear) กับอินพุตนั้น ไม่ใช่ สัญญาณรบกวน แต่เป็นปัญหาที่เกิดจากการออกแบบวงจร เว้นแต่สัญญาณดังกล่าวนี้ไปรบกวนวงจรอื่น จึงจะเรียกสัญญาณนี้ว่าเป็นสัญญาณรบกวน

การรบกวน (Interference) คือ ผลของสัญญาณรบกวนที่ทำให้วงจรทำงานได้ไม่ดีเท่าที่ควร โดยส่วนใหญ่แล้วเราไม่สามารถกำจัดสัญญาณรบกวนออกไปให้หมดสิ้น แต่สามารถลดสัญญาณรบกวน จนกระทั่งไม่ก่อให้เกิดการรบกวนได้

ความไวต่อสัญญาณรบกวน (Susceptibility) คือ การแสดงให้เห็นความสามารถของอุปกรณ์ หรือวงจรในการตอบสนองสัญญาณรบกวน โดยที่วงจรนี้ยังสามารถทำงานต่อไปได้อย่างเป็นที่น่าสนใจ

2.2 ชนิดของสัญญาณรบกวน

เราสามารถแบ่งแหล่งกำเนิดสัญญาณรบกวนเป็น 3 ชนิดตามลักษณะของแหล่งกำเนิดดังนี้


1. แหล่งกำเนิดสัญญาณรบกวนภายในเนื้อสาร (Intrinsic noise source) ซึ่งเป็นผลของการปล่อยอิเล็กตรอนหรือโฮล (Hole) ไม่แน่นอน โดยสัญญาณรบกวนชนิดนี้เกิดขึ้นได้ทั้งหลอดสุญญากาศ และอุปกรณ์สารกึ่งตัวนำต่าง ๆ อีกทั้งที่เกิดจากผลของอุณหภูมิ ทำให้อิเล็กตรอนแปรปรวนซึ่งเป็นอิเล็กตรอนในความต้านทาน เช่น เทอร์มอลนอยส์ (Thermal noise) และช็อตนอยส์ (Shot noise) เป็นต้น
2. แหล่งกำเนิดสัญญาณรบกวนที่สร้างโดยมนุษย์ (Man made noise source) เช่น มอเตอร์ หรือสวิตช์ เป็นต้น

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3. แหล่งกำเนิดสัญญาณรบกวนจากธรรมชาติ (Natural noise source) เช่น ฟ้าผ่า ฟ้าร้อง เป็นต้น ซึ่งเกิดจากการเคลื่อนที่ของอิเล็กตรอนจำนวนมากจากจุดหนึ่งไปยังอีกจุดหนึ่ง ที่มีศักย์ไฟฟ้าสูงกว่า เพื่อให้เกิดความสมดุลทางไฟฟ้า โดยการเคลื่อนที่ของอิเล็กตรอนเหล่านี้จะทำให้เกิด แสง เสียง และ สนามแม่เหล็กที่มีความเข้มสูงแพร่กระจายไปรอบทิศทาง

2.3 ทางเดินของสัญญาณรบกวน

ทางเดินของสัญญาณรบกวน คือ เส้นทางเชื่อมโยงสัญญาณจากแหล่งกำเนิดไปยังตัวรับ หรือ การคับปลิง (Coupling) และวงจรตัวรับสัญญาณรบกวนดังแสดงในรูปที่ 2.1



รูปที่ 2.1 แสดงทางเดินของสัญญาณรบกวน

จากรูปที่ 2.1 จะเห็นได้ว่าปัญหาของสัญญาณรบกวนจะเกิดขึ้นนั้นต้องอาศัยองค์ประกอบ 3 ส่วน คือ

1. Noise source เป็นแหล่งกำเนิดสัญญาณรบกวน
2. Coupling channel เป็นตัวส่งผ่านสัญญาณรบกวนจาก Noise source ไปยังตัว Receptor
3. Receptor เป็นตัวรับสัญญาณรบกวน


ในการวิเคราะห์เกี่ยวกับปัญหาของสัญญาณรบกวนนั้น เราจำเป็นต้องตรวจสอบว่าแหล่งกำเนิดของสัญญาณรบกวนและตัวรับของสัญญาณรบกวนอยู่ที่ใด และสัญญาณรบกวนถูกคับปลิงผ่านทางใด ดังนั้นจึงจะสามารถป้องกันการเกิดสัญญาณรบกวนได้โดยมี 3 วิธีคือ

1. ป้องกันไม่ให้แหล่งกำเนิดสัญญาณส่งสัญญาณรบกวนออกไป
2. ทำให้ตัวรับไม่ให้เกิดตอบสนองต่อสัญญาณรบกวน
3. ลดการส่งสัญญาณรบกวนผ่านทางคับปลิงลงให้น้อยที่สุด

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นิยมนำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.4 สัญญาณรบกวนในสายตัวนำ แบ่งออกเป็น 2 ลักษณะคือ

1. สัญญาณดิฟเฟอเรนเชียลโหมด (Differential mode) คือ สัญญาณรบกวนที่เกิดขึ้นระหว่างสายตัวนำทั้งสอง ดังแสดงในรูปที่ 2.2



I_{DM} = the differential mode current


รูปที่ 2.2 แสดงสัญญาณดิฟเฟอเรนเชียลโหมด

และจากรูปที่ 2.2 จะเห็นว่ากระแสดิฟเฟอเรนเชียลโหมด (I_{DM}) ทั้งหมดไหลผ่านโหลด โดยที่แรงดันดิฟเฟอเรนเชียลโหมด (V_{DM}) อธิบายได้ดังนี้

$$V_{DM} = V_1 - V_2$$

ดังนั้น
$$V_{DM} = [V_1 - (-V_2)] = V_L$$

2. สัญญาณคอมมอนโหมด (Common mode) คือ สัญญาณรบกวนที่เกิดขึ้นระหว่างสายตัวนำสายใดสายหนึ่ง เมื่อเทียบกับเฟรมกราวด์ ดังแสดงในรูปที่ 2.3



I_{cm} = the common mode current

C_p = the paracitic capacitance

รูปที่ 2.3 แสดงสัญญาณคอมมอนโหมด


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

และจากรูปที่ 2.3 จะเห็นว่ากระแสคอมมอนโหมด (I_{CM}) ทั้งหมดไหลผ่านเฟรมกราวด์ โดยมี Parasitic capacitance ระหว่างสายตัวนำกับเฟรมกราวด์ โดยที่แรงดันคอมมอนโหมด (V_{CM}) อธิบายได้ดังนี้

$$V_{CM} = V_1 + V_2$$

เมื่อ $V_1 = -V_2$

ดังนั้น $V_{CM} = [V_1 + (-V_2)] = 0$




รูปที่ 2.4 แสดงแรงดันคอมมอนโหมด (V_{CM}) และแรงดันดิฟเฟอเรนเชียลโหมด (V_{DM})


2.5 เทคนิคการวัดสัญญาณรบกวนในสายตัวนำ

โดยทั่วไปเครื่องมือที่ใช้การป้องกันสัญญาณรบกวนผ่านสายตัวนำที่เกิดจากสัญญาณการทดสอบ และป้องกันสัญญาณรบกวนจากภายนอกไม่ให้เข้ามารบกวนสัญญาณที่ทดสอบ คือ Line Impedance Stabilizer Network (LISN) และการเกิดกระแสสัญญาณรบกวนผ่านสายตัวนำแบบคอมมอนโหมด (I_{CM}) และแบบดิฟเฟอเรนเชียลโหมด (I_{DM}) โดยสัญญาณรบกวนแบบคอมมอนโหมดที่ไหลผ่านสายตัวนำไลน์และนิวตรอนมีทิศทางเดียวกัน ขณะที่สัญญาณรบกวนแบบดิฟเฟอเรนเชียลโหมดที่ไหลในสายตัวนำทั้งสองจะไหลในทิศทางตรงข้ามกัน แสดงในรูปที่ 2.5

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



a) แสดงการวัดสัญญาณรบกวนแบบคอมมอนโหมด (ICM)



b) แสดงการวัดสัญญาณรบกวนแบบดิฟเฟอเรนเชียลโหมด (IDM)


รูปที่ 2.5 แสดงเทคนิคการวัดสัญญาณรบกวนในสายตัวนำ

จากรูปที่ 2.5.a) เป็นการวัดสัญญาณรบกวนผ่านสายตัวนำแบบคอมมอนโหมด ซึ่งในการวัดนั้นสายตัวนำทั้งสองนั้นต้องขนานกันหรือมีทิศทางเดียวกัน

และจากรูปที่ 2.5.b) เป็นการวัดสัญญาณรบกวนผ่านสายตัวนำแบบดิฟเฟอเรนเชียลโหมด โดยขดสายตัวนำเส้นใดเส้นหนึ่ง แล้วใช้โพรบวัดความถี่สูงคล้องสายที่ขดนั้นกับสายตัวนำอีกเส้นหนึ่ง

จากความแตกต่างในขณะที่สัญญาณรบกวนผ่านสายตัวนำแบบคอมมอนโหมด และแบบดิฟเฟอเรนเชียลโหมด ทำให้สามารถใช้เทคนิคในการวัดสัญญาณรบกวนผ่านสายตัวนำทั้งสองแบบ โดยใช้โพรบวัดกระแสความถี่สูง (High frequency current probe) ซึ่งสามารถวัดกระแสในย่านความถี่ ระหว่าง 9KHz - 30MHz ซึ่งเป็นย่านความถี่ของการแพร่กระจายบนสายตัวนำ (Conducted :EMI) ดังรูปที่ 2.6

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 2.6 แสดงเทคนิคการวัดสัญญาณรบกวนผ่านสายตัวนำของ Common mode noise

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 3

การวิเคราะห์สัญญาณคอมมอนโหมดน้อยสัโวลเตจ

วงจรซีพาวเวอร์ซัพพลายที่ใช้ในการวิเคราะห์สัญญาณคอมมอนโหมดน้อยสัโวลเตจ (Common mode noise voltage) โดยใช้ไดโอดเป็นตัวสวิตซ์ซึ่งในการทำงาน เปิดและปิดของวงจร ที่อยู่ระหว่างแหล่งจ่ายแรงดันไฟฟ้ากระแสสลับ (A.C. Source) และโหลด (Load) ดังรูปที่ 3.1



รูปที่ 3.1 วงจรซีพาวเวอร์ซัพพลายที่ใช้ในการวิเคราะห์สัญญาณคอมมอนโหมดน้อยสัโวลเตจ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


3.1 ทฤษฎีสัญญาณคอมมอนโหมดน้อยสโวลเตจโดยการบาลานซ์ (Balancing)

การบาลานซ์ (Balancing) คือ การทำให้สัญญาณคอมมอนโหมดน้อยสโวลเตจที่เกิดขึ้นในสายตัวนำทั้งสองเกิดความสมดุลหรือมีขนาดเท่ากัน แต่มีทิศทางตรงข้ามกัน สาเหตุความไม่สมดุลของวงจร มีอยู่ 3 ส่วนด้วยกัน คือ

1. เส้นทางส่งผ่านสัญญาณไม่สมดุล (Transmission path unbalance)
2. แหล่งจ่ายไม่สมดุล (A.C. Source terminal unbalance)
3. โหลดไม่สมดุล (Load terminal unbalance)

3.2 วงจรพูลเวฟเซ็นเตอร์แทปเรกติไฟร์เออร์ไม่สมดุล (Unbalance)

จากรูปที่ 3.1.a) สามารถเขียนวงจรสมมูลได้ดังนี้



รูปที่ 3.2 วงจรสมมูลของพูลเวฟเซ็นเตอร์แทปเรกติไฟร์เออร์ไม่สมดุล


จากรูปที่ 3.2 เส้นทางส่งผ่านสัญญาณไม่สมดุล (Transmission path unbalance) เกิดจากการสวิตช์ on และ off ของไดโอด D1 และ D2 ซึ่งเปลี่ยนแปลงไปตามแหล่งจ่าย (A.C. Source) ที่จ่ายเข้ามา ทำให้ Sending line impedance ไม่เท่ากับ Returning line impedance เป็นผลทำให้ในส่วนของการ Transmission path ไม่สมดุล

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

แหล่งจ่ายไม่สมดุล (A.C. Source terminal unbalance) เกิดจาก Parasitic capacitance (C_{p1}) ที่อยู่ระหว่างแหล่งจ่าย (A.C. Source terminal) และเฟรมกราวด์ (FG)

โหลดไม่สมดุล (Load terminal unbalance) เกิดจาก Parasitic capacitance (C_{p2}) ที่อยู่ระหว่างโหลด (Load terminal) และเฟรมกราวด์ (FG)


การพิจารณาสัญญาณคอมมอนโหมดน้อยสโวลเตจ (V_{CM}) กรณีวงจรไม่สมดุลจะเห็นว่า Sending line impedance และ Returning line impedance ในส่วนของ Transmission path จะไม่เท่ากัน อธิบายได้ดังรูปที่ 3.3



- R_{ak} = the resistance between anode and cathode
- Z_L = the line impedance
- C_p = the parasitic capacitance
- Z_{CIR} = the sending line impedance ($Z_{CIR1} = R_{ak1} + Z_{L1}$)
- Z_{RTN} = the returning line impedance ($Z_{RTN} = Z_{L3}$)

a) วงจรสมมูลฟูลเวฟเซ็นเตอร์แทปเร็คติไฟร์เออร์ไม่สมดุลเมื่อ D1 สวิตช์ on , D2 สวิตช์ off

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



- b) วงจรสมมูลฟูลเวฟเซ็นเตอร์แทปเร็คติไฟร์เออร์ไม่สมดุลเมื่อ D1 สวิตช์ off , D2 สวิตช์ on
รูปที่ 3.3 วงจรสมมูลฟูลเวฟเซ็นเตอร์แทปเร็คติไฟร์เออร์ไม่สมดุลเมื่อ ไดโอดสวิตช์ on-off

จากรูปที่ 3.3 ในกรณีที่ D1,D2 สวิตช์ on สามารถพิจารณาความไม่สมดุล ของวงจรฟูลเวฟเซ็นเตอร์แทปเร็คติไฟร์เออร์ ได้ดังนี้

1. Transmission path unbalance เกิดจาก $Z_{CIR} \neq Z_{RTN}$

$$\text{จะได้ว่า } Z_{CIR1} = R_{k1} + Z_{L1}, Z_{CIR2} = R_{k2} + Z_{L2}$$

$$\text{และ } Z_{RTN} = Z_{L3}$$

$$\text{ทำให้ } Z_{CIR1} = Z_{CIR2} > Z_{RTN}$$

(1)

2. A.C. Source terminal unbalance เกิดจาก $|V_{A1C}| \neq |V_{A2C}|$

$$\text{จะได้ว่า } |V_{A1C}| > |V_{BC}| \text{ และ } |V_{A2C}| > |V_{BC}|$$

$$\text{ทำให้ } |V_{A1C}| \neq |V_{A2C}|$$

(2)

$$V_{CMS} = (V_{A1C} + V_{A2C}) \neq 0$$

(3)

$$V_{DMS} = (V_{A1C} - V_{A2C}) = V_S$$

(4)

3. Load terminal unbalance เกิดจาก $|V_{I3}| \neq |V_{23}|$

$$\text{ทำให้ } V_{CML} = (V_{I3} + V_{23}) \neq 0$$

(5)

$$V_{DML} = (V_{I3} - V_{23}) = V_L$$

(6)

และในกรณีที่ D1,D2 สวิตช์ off สามารถพิจารณาความไม่สมดุล ของวงจรฟูลเวฟเซ็นเตอร์แทปเร็คติไฟร์เออร์ ได้ดังนี้

1. Transmission path unbalance

จะได้ว่า $Z_{CIR1} = Z_{CIR2} = \infty$

$Z_{RTN} = Z_{L3}$

ทำให้ $Z_{CIR1} = Z_{CIR2} \gg Z_{RTN}$ (7)

2. A.C. Source terminal unbalance

จะได้ว่า $|V_{A1C}| > |V_{B1C}|$ และ $|V_{A2C}| > |V_{B2C}|$

ทำให้ $|V_{A1C}| \neq |V_{A2C}|$ (8)

3. Load terminal unbalance


จะได้ว่า $|V_{13}| \approx |V_{23}|$

โดยที่ $V_{23} = (V_{BC} - I_{CM3}Z_{L3}) \approx 0$ (9)

$V_{13} = (V_{23} - V_{12}) \approx 0$ (10)


3.3 วงจรฟูลเวฟเซ็นเตอร์แทปเรกติไฟร์เออร์สมดุล (Balance)

ในส่วนของการทำให้เกิดความสมดุล (Balance) ของวงจร ทำได้โดยการใส่ไดโอด D3 เพิ่มเข้ามาในส่วนของ Returning line เพื่อให้ Sending line impedance และ Returning line impedance เท่ากัน ซึ่งจะทำให้ส่วนของ Transmission Path เกิดการสมดุล และการทำให้แหล่งจ่ายเกิดความสมดุล ทำได้โดยการต่อจุดเซ็นเตอร์แทปของหม้อแปลงลงเฟรมกราวด์ และการทำให้โหลดสมดุล ทำได้โดยการต่ออนุกรมคาปาซิเตอร์ C1 และ C2 เมื่อต่ออนุกรมกันค่าของคาปาซิเตอร์ต้องเท่าเดิม เพื่อเป็นจุดต่อร่วมลงเฟรมกราวด์ ทำให้ผลของ Parasitic impedance ไม่มีผลต่อวงจร ดังรูปที่ 3.4




รูปที่ 3.4 วงจรสมดุลของฟูลเวฟเซ็นเตอร์แทปเรกติไฟร์เออร์สมดุล

ในการพิจารณาสัญญาณคอมมอนโหมดน้อยสโวลเตจ (V_{CM}) กรณีวงจรสมมูลจะเห็นว่า Sending line impedance และ Returning line impedance ในส่วนของ Transmission path จะเท่ากัน และมีทิศทางการไหลของกระแสคอมมอนโหมด (Common mode current) และกระแสดิฟเฟอเรนเชียล โหมด (Differential mode current) อธิบายได้ดังรูปที่ 3.5



a) วงจรสมมูลพูลเวฟเซ็นเตอร์แทปเร็คติไฟเออร์สมมูลเมื่อ D1 สวิตช์ on , D2 สวิตช์ off



b) วงจรสมมูลพูลเวฟเซ็นเตอร์แทปเร็คติไฟเออร์สมมูลเมื่อ D1 สวิตช์ off , D2 สวิตช์ on
รูปที่ 3.5 วงจรสมมูลพูลเวฟเซ็นเตอร์แทปเร็คติไฟเออร์สมมูลเมื่อไดโอดสวิตช์ on-off

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากรูปที่ 3.5 ในกรณีที่ D1,D2 สวิตช์ on สามารถพิจารณาความสมดุล (Balance) ของวงจรฟูลเวฟเซ็นเตอร์แทปเร็คติไฟร์เออร์ ได้ดังนี้

1. Transmission path balance เกิดจาก $Z_{CIR} = Z_{RTN}$

$$\text{จะได้ว่า } Z_{CIR1} = R_{ak1} + Z_{L1}, Z_{CIR2} = R_{ak2} + Z_{L2}$$

$$\text{และ } Z_{RTN} = R_{ak3} + Z_{L3}$$

$$\text{ทำให้ } Z_{CIR1} = Z_{CIR2} = Z_{RTN} \quad (11)$$

2. A.C. Source terminal balance เกิดจาก $|V_{A1C}| = |V_{A2C}|$

$$\text{หรือ } V_{A1C} = -V_{A2C}$$

$$\text{ทำให้ } V_{CMS} = [V_{A1C} + (-V_{A2C})] = 0 \quad (12)$$

$$V_{DMS} = [V_{A1C} - (-V_{A2C})] = V_s \quad (13)$$

3. Load terminal balance เกิดจาก $|V_{13}| = |V_{23}|$

$$\text{จะได้ว่า } V_{13} = -V_{23}$$

$$\text{ทำให้ } V_{CML} = [V_{13} + (-V_{23})] = 0 \quad (14)$$

$$V_{DML} = [V_{13} - (-V_{23})] = V_s \quad (15)$$

และในกรณีที่ D1,D2 สวิตช์ off สามารถพิจารณาความสมดุล (Balance) ของวงจรฟูลเวฟเซ็นเตอร์แทปเร็คติไฟร์เออร์ ได้ดังนี้

1. Transmission path balance

$$\text{จะได้ว่า } Z_{CIR1} = Z_{CIR2} = \infty$$

$$\text{และ } Z_{RTN} = \infty$$

$$\text{ทำให้ } Z_{CIR1} = Z_{CIR2} = Z_{RTN} = \infty \quad (16)$$

2. A.C. Source terminal balance

$$\text{จะได้ว่า } |V_{A1C}| = |V_{A2C}|$$

$$\text{หรือ } V_{A1C} = -V_{A2C} \quad (17)$$

3. Load terminal balance

$$\text{จะได้ว่า } |V_{13}| = |V_{23}|$$


$$\text{หรือ } V_{13} = -V_{23} \quad (18)$$

$$\text{โดยที่ } V_{13} = 0 \text{ และ } V_{23} = 0$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


3.4 วงจรฟูลเวฟบริดจ์เรกติไฟร์เออร์ไม่สมดุล (Unbalance)

จากรูปที่ 3.1.b) สามารถเขียนวงจรสมมูลได้ดังนี้




รูปที่ 3.6 วงจรสมมูลของฟูลเวฟบริดจ์เรกติไฟร์เออร์ไม่สมดุล

จากรูปที่ 3.6 จะเห็นว่าในส่วนของ Transmission Path จะเกิดความสมดุลเนื่องจากการต่อแบบบริดจ์ แต่ในกรณีที่วงจรไม่สมดุลก็เนื่องจาก parasitic capacitance (C_{p1}, C_{p2}) ที่อยู่ระหว่าง A.C. Source Terminal และ Load Terminal ที่ได้กล่าวมาข้างต้น และสามารถพิจารณาสัญญาณคอมมอน โหมดน้อยสโวลเตจ (V_{CM}) ในลักษณะเดียวกันกับการพิจารณาของ วงจรฟูลเวฟเซ็นเตอร์เทปเรกติไฟร์เออร์ ได้ดังนี้



a) วงจรสมมูลฟูลเวฟบริดจ์เรกติไฟร์เออร์ไม่สมดุลเมื่อ D1,D3 สวิตช์ on และ D2,D4 สวิตช์ off


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



b) วงจรสมมูลฟูลเวฟบริดจ์เรกติไฟรเออร์ไม่สมดุลเมื่อ D1,D3 สวิตช์ off และ D2,D4 สวิตช์ on
 รูปที่ 3.7 วงจรสมมูลฟูลเวฟบริดจ์เรกติไฟรเออร์ไม่สมดุลเมื่อไดโอดสวิตช์ on-off


3.5 วงจรฟูลเวฟบริดจ์เรกติไฟรเออร์สมดุล (Balance)

เนื่องจากในส่วนของ Transmission Path เกิดความสมดุลอยู่แล้วจึงไม่จำเป็นต้องแก้ไขในส่วน
 ของ Transmission Path แต่จะต้องแก้ไขในส่วนของ A.C. Source Terminal และ Load Terminal ให้
 เกิดความสมดุลโดยการต่อจุดเซ็นเตอร์แทปของหม้อแปลงลงเฟรมกราวด์ และต่ออนุกรมคาปาซิแตนซ์
 C1 และ C2 เมื่อต่ออนุกรมกันค่าของคาปาซิแตนซ์ต้องเท่าเดิม เพื่อเป็นจุดต่อร่วมลงเฟรมกราวด์ ทำให้ผล
 ของ Parasitic impedance ไม่มีผลต่อวงจร ดังรูปที่ 3.8




รูปที่ 3.8 วงจรสมมูลฟูลเวฟบริดจ์เรกติไฟรเออร์สมดุล

จากรูปที่ 3.8 สามารถพิจารณาสัญญาณคอมมอนโหมดน้อยสโวลเตจ (V_{CM}) ของวงจรที่ทำให้เกิดความสมดุล (Balance) ได้ดังนี้



a) วงจรสมดุลฟูลเวฟบริดจ์เรกติไฟเออร์สมดุลเมื่อ D1,D3 สวิตช์ on และ D2,D4 สวิตช์ off



b) วงจรสมดุลฟูลเวฟบริดจ์เรกติไฟเออร์สมดุลเมื่อ D1,D3 สวิตช์ off และ D2,D4 สวิตช์ on
รูปที่ 3.9 วงจรสมดุลฟูลเวฟบริดจ์เรกติไฟเออร์สมดุลเมื่อไดโอดสวิตช์ on-off

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

และสำหรับการพิจารณาความสมดุล (Balance) และไม่สมดุล (Unbalance) ของวงจรฟูลเวฟ บริดจ์เรกติไฟร์เออร์ สามารถพิจารณาได้ในลักษณะเดียวกันกับ วงจรฟูลเวฟเซ็นเตอร์เทปเรกติไฟร์เออร์ ดังนี้

1. Transmission path balance เกิดจาก $Z_{CIR} = Z_{RTN}$

$$\text{โดยที่} \quad Z_{CIR1} = R_{ak1} + Z_{L1} , Z_{CIR2} = R_{ak2} + Z_{L2}$$

$$\text{และ} \quad Z_{RTN1} = R_{ak3} + Z_{L3} , Z_{RTN2} = R_{ak4} + Z_{L4}$$

$$\text{ทำให้} \quad Z_{CIR1} = Z_{CIR2} = Z_{RTN1} = Z_{RTN2} \quad (19)$$

$$\text{เมื่อ} \quad D1, D3 \text{ สวิตช์ on และ } D2, D4 \text{ สวิตช์ off}$$

$$Z_{CIR1} = Z_{RTN1} , Z_{CIR2} = Z_{RTN2} = \infty \quad (20)$$

$$\text{เมื่อ} \quad D1, D3 \text{ สวิตช์ off และ } D2, D4 \text{ สวิตช์ on}$$

$$Z_{CIR1} = Z_{RTN1} = \infty , Z_{CIR2} = Z_{RTN2} \quad (21)$$

2. A.C. Source terminal unbalance เกิดจาก $|V_{A1C}| \neq |V_{A2C}|$

$$\text{ทำให้} \quad V_{CMS} = (V_{A1C} + V_{A2C}) \neq 0 \quad (22)$$

$$V_{DMS} = (V_{A1C} - V_{A2C}) = V_S \quad (23)$$

3. A.C. Source terminal balance เกิดจาก $|V_{A1C}| = |V_{A2C}|$

$$\text{ทำให้} \quad V_{CMS} = (V_{A1C} + V_{A2C}) = 0 \quad (24)$$

$$V_{DMS} = (V_{A1C} - V_{A2C}) = V_S \quad (25)$$

4. Load terminal unbalance เกิดจาก $|V_{13}| \neq |V_{23}|$

$$\text{ทำให้} \quad V_{CML} = (V_{13} + V_{23}) \neq 0 \quad (26)$$

$$V_{DML} = (V_{13} - V_{23}) = V_L \quad (27)$$

5. Load terminal balance เกิดจาก $|V_{13}| = |V_{23}|$

$$\text{ทำให้} \quad V_{CML} = (V_{13} + V_{23}) = 0 \quad (28)$$

$$V_{DML} = (V_{13} - V_{23}) = V_L \quad (29)$$

3.6 Common Mode Rejection Ratio (CMRR)

Common mode rejection ratio คือ การประเมินค่าระดับความสมดุลของวงจร หลังจากทำการปรับปรุงแก้ไขวงจรให้เกิดความสมดุล สัญญาณคอมมอนโหมดน้อยสโวลเตจบน Sending line และ Returning line เมื่อเปรียบเทียบกับเฟรมกราวด์ แรงดันที่ตกคร่อมโหลดเทอร์มินอลจะมีผลลัพธ์เป็นศูนย์ แต่ดำเนินการปรับปรุงแก้ไขวงจรให้เกิดความสมดุล สัญญาณคอมมอนโหมดน้อยสโวลเตจ (V_{CM})

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จะเปลี่ยนเป็นสัญญาณคิฟเฟอร์เร็นเชียลโหมดน้อยสโวลเตจ (V_{DM}) และระดับของความสมดุลของวงจรสามารถประเมินค่าได้โดย CMRR ดังนี้

$$CMRR = 20\log(V_{CM}/V_{DM}) \quad (30)$$

เมื่อ V_{CM} = the common mode noise voltage

V_{DM} = the differential mode noise voltage

รูปคลื่นของสัญญาณคอมมอนโหมดโวลเตจ (V_{CM}) บน Sending line และ Returning line ที่ตำแหน่งของโพลคเทอร์มินอลเมื่อเปรียบเทียบกับเฟรมกราวด์ สามารถอธิบายดังนี้

3.6.1 CMRR ของวงจรฟูลเวฟเซ็นเตอร์แทปเรกติไฟร์เออร์

จากรูปที่ 3.10.a) สามารถคำนวณหาค่าของ CMRR ได้ดังนี้

$$V_{I3} = 16.83V, \quad V_{23} = 16.41V$$

และ $V_{sum,rms} = V_{sum} \times V/Div = 0.7 \times 20 = 14V$

$$V_{CM,rms} = (16.83 + 16.41)/2 = 16.62V$$

$$V_{DM,rms} = V_{sum,rms} = 14V$$

$$CMRR = 20\log(V_{CM,rms}/V_{DM,rms}) = 20\log(16.62/14) = \underline{1.49dB}$$

จากรูปที่ 3.10.b) สามารถคำนวณหาค่าของ CMRR ได้ดังนี้

$$V_{I3} = 14.89V, \quad V_{23} = 15.22V$$


และ $V_{sum,rms} = V_{sum} \times V/Div = 0.02 \times 20 = 0.4V$

$$V_{CM,rms} = (14.89 + 15.22)/2 = 15.05V$$


$$V_{DM,rms} = V_{sum,rms} = 0.4V$$

$$CMRR = 20\log(V_{CM,rms}/V_{DM,rms}) = 20\log(15.05/0.4) = \underline{37.62dB}$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



- a) รูปคลื่นของวงจรพูลเวฟเซ็นเตอร์แทปเรกติไฟร์เออร์ไม่สมดุล (Trace 1: $V_{13} = 16.83V$.,
Trace 2: $V_{23} = 16.41V$., Trace 3 : $V_{sum_rms} = 0.7 \times 20 = 14V$)



- b) รูปคลื่นของวงจรพูลเวฟเซ็นเตอร์แทปเรกติไฟร์เออร์สมดุล (Trace 1: $V_{13} = 14.89V$.,
Trace 2: $V_{23} = 15.22V$., Trace 3 : $V_{sum_rms} = 0.02 \times 20 = 0.4V$)

รูปที่ 3.10 รูปคลื่นของวงจรพูลเวฟเซ็นเตอร์แทปเรกติไฟร์เออร์ที่ตำแหน่งโหลดเทอร์มินอล

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.6.2 CMRR ของวงจรฟลูตเวฟบริดจ์เรกติไฟร์เออร์

จากรูปที่ 3.11.a) สามารถคำนวณหาค่าของ CMRR ได้ดังนี้

$$V_{I3} = 33.05V, V_{23} = 31.57V$$

และ

$$V_{sum,rms} = V_{sum} \times V/Div = 0.63 \times 20 = 12.6V$$

$$V_{CM,rms} = (33.05 + 31.57)/2 = 32.31V$$

$$V_{DM,rms} = V_{sum,rms} = 12.6V$$

$$CMRR = 20\log(V_{CM,rms}/V_{DM,rms}) = 20\log(32.31/12.6) = \underline{8.18dB}$$

จากรูปที่ 3.11.b) สามารถคำนวณหาค่าของ CMRR ได้ดังนี้

$$V_{I3} = 31.71V, V_{23} = 31.80V$$


และ

$$V_{sum,rms} = V_{sum} \times V/Div = 0.02 \times 20 = 0.4V$$

$$V_{CM,rms} = (31.71 + 31.80)/2 = 31.75V$$


$$V_{DM,rms} = V_{sum,rms} = 0.4V$$

$$CMRR = 20\log(V_{CM,rms}/V_{DM,rms}) = 20\log(31.75/0.4) = \underline{38dB}$$



- a) รูปคลื่นของวงจรฟลูตเวฟบริดจ์เรกติไฟร์เออร์ไม่สมดุล (Trace 1: $V_{I3} = 33.05V$,
Trace 2: $V_{23} = 31.57V$, Trace 3 : $V_{sum_rms} = 0.63 \times 20 = 12.6V$)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



- b) รูปคลื่นของวงจรฟูลเวปบริดจ์เรกติไฟร์เออร์สมดุล (Trace 1: $V_{13} = 31.71V$,
Trace 2: $V_{23} = 31.80V$, Trace 3 : $V_{sum_rms} = 0.02 \times 20 = 0.4V$)

รูปที่ 3.11 รูปคลื่นของวงจรฟูลเวปบริดจ์เรกติไฟร์เออร์ที่ตำแหน่งโหนดเทอร์มินอล

ตารางแสดงการเปรียบเทียบระดับความสมดุลโดย Common mode rejection ratio

FWCT	dB	FWB	dB
Unbalance	1.49	Unbalance	8.18
Balance	37.62	Balance	38

ตารางที่ 3.1 แสดงการเปรียบเทียบระดับความสมดุลโดย Common mode rejection ratio

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 4

การทดลองและผลการทดลองของโหลดความต้านทาน (LOAD RESISTER)


4.1 การทดลองวงจรฟูลเวฟเซ็นเตอร์แทปเรกติไฟเออร์ (FWCT)

4.1.1 เงื่อนไขของการทดลอง


ในการทดลองต้องใช้ค่าของพารามิเตอร์เหมือนกันทุกการทดลอง

4.1.2 พารามิเตอร์ที่ใช้ในการทดลอง

- หม้อแปลงไฟฟ้าแบบเซ็นเตอร์แทป 220V/24V ความถี่ 50Hz
- ไดโอด D1,D2,D3 เบอร์ 1N4002
- โหลดความต้านทาน $R = 100K\Omega$
- คาปาซิเตอร์ $C1, C2 = 0.47\mu F$




รูปที่ 4.1 แสดงวงจรฟูลเวฟเซ็นเตอร์แทปเรกติไฟเออร์ไม่สมดุล (Unbalance)




รูปที่ 4.2 แสดงวงจรฟูลเวฟเซ็นเตอร์แทปเรกติไฟเออร์สมดุล (Balance)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




a) The common mode voltage a.c. source terminal unbalance ($V_{CMS} = V_{AIC} + V_{A2C}$)




b) The different mode voltage a.c. source terminal unbalance ($V_{DMS} = V_{AIC} - V_{A2C}$)

รูปที่ 4.3 แสดงรูปคลื่นแหล่งจ่ายไม่สมดุล (A.C. Source terminal unbalance)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




a) The common mode voltage load terminal unbalance ($V_{CML} = V_{13} + V_{23}$)




b) The different mode voltage load terminal unbalance ($V_{DML} = V_{13} - V_{23}$)

รูปที่ 4.4 แสดงรูปคลื่นโวลตไม่สมดุล (Load terminal unbalance)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




a) The common mode voltage a.c.source terminal balance ($V_{CMS} = V_{AIC} + V_{A2C}$)




b) The different mode voltage a.c.source terminal balance ($V_{DMS} = V_{AIC} - V_{A2C}$)

รูปที่ 4.5 แสดงรูปคลื่นแหล่งจ่ายสมดุล (A.C. Source terminal balance)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




a) The common mode voltage load terminal balance ($V_{CML} = V_{13} + V_{23}$)




b) The different mode voltage load terminal balance ($V_{DML} = V_{13} - V_{23}$)

รูปที่ 4.6 แสดงรูปคลื่นโหลดสมดุล (Load terminal balance)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



a) The common mode current unbalance (ICM)



b) The common mode current balance (ICM)


รูปที่ 4.7 แสดงการเปรียบเทียบความไม่สมดุลและสมดุลของกระแสคอมมอนโหมด (ICM) โดย High frequency current probe มี Conversion factor = 1A/V

ตารางแสดงการเปรียบเทียบ Common mode current


Full wave center tap (FWCT)	P-P (mA)
Unbalance	10.80
Balance	8.00

ตารางที่ 4.1 แสดงการเปรียบเทียบความไม่สมดุลและสมดุลของกระแสคอมมอนโหมด (ICM)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



a) Common mode noise of the full wave center tap rectifier unbalance



b) Common mode noise of the full wave center tap rectifier balance

รูปที่ 4.8 The frequency spectrums of conductive common mode noise of the full wave center tap rectifier

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ตารางแสดงการเปรียบเทียบ Frequency common mode noise

Full wave center tap (FWCT)	Frequency (MHz)	Decibel (dB)
Unbalance	0.45	12
	1.8	12
	16	18
Balance	0.45	0.9
	1.8	10
	16	10

ตารางที่ 4.2 แสดงการเปรียบเทียบความไม่สมดุลและสมดุลของ Frequency common mode noise

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


4.2 การทดลองวงจรฟูลบริดจ์เรกติไฟเออร์ (FWB)

4.2.1 เงื่อนไขของการทดลอง


ในการทดลองต้องใช้ค่าของพารามิเตอร์เหมือนกันทุกการทดลอง

4.2.2 พารามิเตอร์ที่ใช้ในการทดลอง

- หม้อแปลงไฟฟ้าแบบเซินเตอร์แทป 220V/24V ความถี่ 50Hz
- ไดโอด D1,D2,D3,D4 เบอร์ 1N4002
- โหลดความต้านทาน $R = 200K\Omega$
- คาปาซิเตอร์ $C1, C2 = 0.47\mu F$




รูปที่ 4.9 แสดงวงจรฟูลเวฟบริดจ์เรกติไฟเออร์ไม่สมดุล (Unbalance)




รูปที่ 4.10 แสดงวงจรฟูลเวฟบริดจ์เรกติไฟเออร์สมดุล (Balance)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




a) The common mode voltage a.c. source terminal unbalance ($V_{CMS} = V_{A1C} + V_{A2C}$)




b) The different mode voltage a.c. source terminal unbalance ($V_{DMS} = V_{A1C} - V_{A2C}$)

รูปที่ 4.11 แสดงรูปคลื่นแหล่งจ่ายไม่สมดุล (A.C. Source terminal unbalance)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




a) The common mode voltage load terminal unbalance ($V_{CML} = V_{13} + V_{23}$)




b) The different mode voltage load terminal unbalance ($V_{DML} = V_{13} - V_{23}$)

รูปที่ 4.12 แสดงรูปคลื่นโวลตไม่สมดุล (Load terminal unbalance)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




a) The common mode voltage a.c. source terminal balance ($V_{CMS} = V_{A1C} + V_{A2C}$)




b) The different mode voltage a.c. source terminal balance ($V_{DMS} = V_{A1C} - V_{A2C}$)

รูปที่ 4.13 แสดงรูปคลื่นแหล่งจ่ายสมดุล (A.C. Source terminal balance)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




a) The common mode voltage load terminal balance ($V_{CML} = V_{13} + V_{23}$)




b) The different mode voltage load terminal balance ($V_{DML} = V_{13} - V_{23}$)

รูปที่ 4.14 แสดงรูปคลื่นโวลตจสมดุล (Load terminal balance)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



a) the common mode current unbalance (ICM)



b) the common mode current balance (ICM)


รูปที่ 4.15 แสดงการเปรียบเทียบความไม่สมดุลและสมดุลของกระแสคอมมอนโหมด (ICM) โดย High frequency current probe มี Conversion factor = $1A/V$

ตารางแสดงการเปรียบเทียบ Common mode current


Full wave bridge (FWB)	P-P (mA)
Unbalance	10.40
Balance	8.40

ตารางที่ 4.3 แสดงการเปรียบเทียบความไม่สมดุลและสมดุลของกระแสคอมมอนโหมด (ICM)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



a) Common mode noise of the full wave bridge unbalance



b) Common mode noise of the full wave bridge balance

รูปที่ 4.16 The frequency spectrums of conductive common mode noise of the full wave bridge rectifier

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ตารางแสดงการเปรียบเทียบ Frequency common mode noise

Full wave bridge (FWB)	Frequency (MHz)	Decibel (dB)
Unbalance	0.45	11
	1.8	10
	16	13
Balance	0.45	0.8
	1.8	10
	16	10

ตารางที่ 4.4 แสดงการเปรียบเทียบความไม่สมดุลและสมดุลของ Frequency common mode noise

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 5

การทดลองและผลการทดลองของโหลดมอเตอร์ (LOAD DC MOTOR)


5.1 การทดลองวงจรฟูลเวฟเซ็นเตอร์แทปเรกติไฟเออร์ (FWCT)

5.1.1 เงื่อนไขของการทดลอง


ในการทดลองต้องใช้ค่าของพารามิเตอร์เหมือนกันทุกการทดลอง

5.1.2 พารามิเตอร์ที่ใช้ในการทดลอง

- หม้อแปลงไฟฟ้าแบบเซ็นเตอร์แทป 220V/24V ความถี่ 50Hz
- ไดโอด D1,D2,D3 เบอร์ 1N4002
- โหลดคีมอเตอร์
- คาปาซิเตอร์ C1,C2 = 0.47 μ F




รูปที่ 5.1 แสดงวงจรฟูลเวฟเซ็นเตอร์แทปเรกติไฟเออร์ไม่สมดุล (Unbalance)




รูปที่ 5.2 แสดงวงจรฟูลเวฟเซ็นเตอร์แทปเรกติไฟเออร์สมดุล (Balance)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




a) The common mode voltage a.c.source terminal unbalance ($V_{CMS} = V_{A1C} + V_{A2C}$)




b) The different mode voltage a.c.source terminal unbalance ($V_{DMS} = V_{A1C} - V_{A2C}$)

รูปที่ 5.3 แสดงรูปคลื่นแหล่งจ่ายไม่สมดุล (A.C. Source terminal unbalance)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




a) The common mode voltage load terminal unbalance ($V_{CML} = V_{13} + V_{23}$)




b) The different mode voltage load terminal unbalance ($V_{DML} = V_{13} - V_{23}$)

รูปที่ 5.4 แสดงรูปคลื่นโหลดไม่สมดุล (Load terminal unbalance)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




a) The common mode voltage a.c. source terminal balance ($V_{CMS} = V_{A1C} + V_{A2C}$)




b) The different mode voltage a.c. source terminal balance ($V_{DMS} = V_{A1C} - V_{A2C}$)

รูปที่ 5.5 แสดงรูปคลื่นแหล่งจ่ายสมดุล (A.C. Source terminal balance)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




a) The common mode voltage load terminal balance ($V_{CML} = V_{13} + V_{23}$)




b) The different mode voltage load terminal balance ($V_{DML} = V_{13} - V_{23}$)

รูปที่ 5.6 แสดงรูปคลื่นโหลดสมดุล (Load terminal balance)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นิยมนำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



a) The common mode current unbalance (ICM)



b) The common mode current balance (ICM)


รูปที่ 5.7 แสดงการเปรียบเทียบความไม่สมดุลและสมดุลของกระแสคอมมอนโหมด (ICM) โดย High frequency current probe มี Conversion factor = 1A/V

ตารางแสดงการเปรียบเทียบ Common mode current


Full wave center tap (FWCT)	P-P (mA)
Unbalance	11.20
Balance	8.80

ตารางที่ 5.1 แสดงการเปรียบเทียบความไม่สมดุลและสมดุลของกระแสคอมมอนโหมด (ICM)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



a) Common mode noise of the full wave center tap rectifier unbalance



b) Common mode noise of the full wave center tap rectifier balance

รูปที่ 5.8 The frequency spectrums of conductive common mode noise of the full wave center tap rectifier

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ตารางแสดงการเปรียบเทียบ Frequency common mode noise

Full wave center tap (FWCT)	Frequency (MHz)	Decibel (dB)
Unbalance	0.15	16
	1.2	15
	15	25
Balance	0.15	10
	1.2	0.8
	15	10

ตารางที่ 5.2 แสดงการเปรียบเทียบความไม่สมดุลและสมดุลของ Frequency common mode noise

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


5.2 การทดลองวงจรฟูลเวฟบริดจ์เรกติไฟร์เออร์ (FWB)

5.1.1 เงื่อนไขของการทดลอง


ในการทดลองต้องใช้ค่าของพารามิเตอร์เหมือนกันทุกการทดลอง

5.1.2 พารามิเตอร์ที่ใช้ในการทดลอง

- หม้อแปลงไฟฟ้าแบบเซ็นเตอร์แทป 220V/24V ความถี่ 50Hz
- ไดโอด D1,D2,D3,D4 เบอร์ 1N4002
- โหลดคิซิมอเตอร์
- คาปาซิเตอร์ C1,C2 = 0.47 μ F




รูปที่ 5.9 แสดงวงจรฟูลเวฟบริดจ์เรกติไฟร์เออร์ไม่สมดุล (Unbalance)




รูปที่ 5.10 แสดงวงจรฟูลเวฟบริดจ์เรกติไฟร์เออร์สมดุล (Balance)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




a) The common mode voltage a.c.source terminal unbalance ($V_{CMS} = V_{A1C} + V_{A2C}$)




b) The different mode voltage a.e.source terminal unbalance ($V_{DMS} = V_{A1C} - V_{A2C}$)

รูปที่ 5.11 แสดงรูปคลื่นแหล่งจ่ายไม่สมดุล (A.C. Source terminal unbalance)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นิยมนำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




a) The common mode voltage load terminal unbalance ($V_{CML} = V_{13} + V_{23}$)




b) The different mode voltage load terminal unbalance ($V_{DML} = V_{13} - V_{23}$)

รูปที่ 5.12 แสดงรูปคลื่นโวลตจไม่สมดุล (Load terminal unbalance)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นิยมนำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




a) The common mode voltage a.c.source terminal balance ($V_{CMS} = V_{A1C} + V_{A2C}$)




b) The different mode voltage a.c.source terminal balance ($V_{DMS} = V_{A1C} - V_{A2C}$)

รูปที่ 5.13 แสดงรูปคลื่นแหล่งจ่ายสมดุล (A.C. Source terminal balance)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




a) The common mode voltage load terminal balance ($V_{CML} = V_{13} + V_{23}$)




b) The different mode voltage load terminal balance ($V_{DML} = V_{13} - V_{23}$)

รูปที่ 5.14 แสดงรูปคลื่นโวลตจสมดุล (Load terminal balance)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นิยมนำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



a) The common mode current unbalance (ICM)



b) The common mode current balance (ICM)


รูปที่ 5.15 แสดงการเปรียบเทียบความไม่สมดุลและสมดุลของกระแสคอมมอนโหมด (ICM) โดย High frequency current probe มี Conversion factor = 1A/V

ตารางแสดงการเปรียบเทียบ Common mode current


Full wave bridge (FWB)	P-P (mA)
Unbalance	11.20
Balance	8.80

ตารางที่ 5.3 แสดงการเปรียบเทียบความไม่สมดุลและสมดุลของกระแสคอมมอนโหมด (ICM)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



a) Common mode noise of the full wave bridge rectifier unbalance



b) Common mode noise of the full wave bridge rectifier balance

รูปที่ 5.16 The frequency spectrums of conductive common mode noise of the full wave bridge rectifier

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ตารางแสดงการเปรียบเทียบ Frequency common mode noise

Full wave bridge (FWB)	Frequency (MHz)	Decibel (dB)
Unbalance	0.23	17
	1.2	1.1
	15	17
Balance	0.23	12
	1.2	10
	15	12

ตารางที่ 5.4 แสดงการเปรียบเทียบความไม่สมดุลและสมดุลของ Frequency common mode noise

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 6

สรุปและข้อเสนอแนะ

สรุป

เมื่อทำการเปรียบเทียบของวงจรฟูลเวฟเซ็นเตอร์แทปเรกติไฟร์เออร์ และวงจรฟูลเวฟบริดจ์เรกติไฟร์เออร์ จะเห็นว่าวงจรฟูลเวฟเซ็นเตอร์แทปเรกติไฟร์เออร์ จะต้องมีการปรับปรุงวงจรให้เกิดความสมดุลทั้ง 3 ส่วน คือ 1. ทำให้เส้นทางส่งผ่านสัญญาณสมดุล 2. ทำให้แหล่งจ่ายสมดุล 3. ทำให้โหลดสมดุล ซึ่งจะทำให้สัญญาณคอมมอนโหมดที่เกิดขึ้นในวงจรลดลง

แต่ส่วนของ วงจรฟูลเวฟบริดจ์เรกติไฟร์เออร์ เส้นทางส่งผ่านสัญญาณสมดุลจะมีความสมดุลอยู่แล้ว เนื่องจากการต่อแบบบริดจ์ แต่ก็ต้องทำการวิเคราะห์ห้ด้วยเช่นกัน และจะต้องมีการปรับปรุงส่วนของแหล่งจ่าย และโหลดให้เกิดความสมดุลเช่นกัน เพื่อที่จะทำให้สัญญาณคอมมอน โหมดที่เกิดขึ้นในวงจรลดลง

ข้อเสนอแนะ

จากการออกแบบวงจรดีซี พาวเวอร์ ซัพพลาย ที่ใช้ในการทดลองมีการใช้อย่างแพร่หลายในวงจรอิเล็กทรอนิกส์ทั่วไป แต่มีส่วนน้อยที่จะทำการศึกษาเกี่ยวกับการทำให้เกิดการสมดุล (Balance) และการลดสัญญาณรบกวนในตัว ดีซีพาวเวอร์ซัพพลาย

แต่เทคนิคที่ใช้ในการลดสัญญาณรบกวนมีหลายวิธี แต่ในการทดลองนี้ใช้หลักการการทำให้วงจรเกิดความสมดุลสมดุล (Balance) เพียงอย่างเดียว เพราะจะทำให้เราหาสาเหตุการเกิดสัญญาณการรบกวน รวมถึงเป็นการเข้าไปแก้ไขที่ต้นเหตุของการเกิดสัญญาณรบกวนได้

บรรณานุกรม

1. มงคล อัสวโกวิทกรณ์, วัตสัน ธิรภัทรพงศ์, การลดสัญญาณรบกวน.
กรุงเทพมหานคร: ฟิสิกส์เซ็นเตอร์ การพิมพ์.
2. รศ.ดร. วีระเชษฐ์ ชันเงิน, วุฒิพล ชาราธิเศรษฐ์. อิเล็กทรอนิกส์กำลัง Power Electronics.
พิมพ์ครั้งที่ 3. กรุงเทพมหานคร: ห้างหุ้นส่วนจำกัด วี.เจ. พรินติ้ง



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ภาคผนวก

ข้อมูลทางด้านเทคนิคของอุปกรณ์อิเล็กทรอนิกส์ที่ใช้ในวงจรการทดลอง



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

1N4001 - 1N4007

Features

- Low forward voltage drop.
- High surge current capability.

DO-41

COLOR BAND DENOTES CATHODE

General Purpose Rectifiers

Absolute Maximum Ratings*

$T_A = 25^\circ\text{C}$ unless otherwise noted

Symbol	Parameter	Value							Units
		4001	4002	4003	4004	4005	4006	4007	
V_{RRM}	Peak Repetitive Reverse Voltage	50	100	200	400	600	800	1000	V
$I_{F(AV)}$	Average Rectified Forward Current, .375" lead length @ $T_A = 75^\circ\text{C}$	1.0							A
I_{FSM}	Non-repetitive Peak Forward Surge Current 8.3 ms Single Half-Sine-Wave	30							A
T_{stg}	Storage Temperature Range	-55 to +175							$^\circ\text{C}$
T_J	Operating Junction Temperature	-55 to +175							$^\circ\text{C}$

*These ratings are limiting values above which the serviceability of any semiconductor device may be impaired.

Thermal Characteristics

Symbol	Parameter	Value	Units
P_D	Power Dissipation	3.0	W
$R_{\theta JA}$	Thermal Resistance, Junction to Ambient	50	$^\circ\text{C/W}$


Electrical Characteristics

$T_A = 25^\circ\text{C}$ unless otherwise noted


Symbol	Parameter	Device							Units
		4001	4002	4003	4004	4005	4006	4007	
V_F	Forward Voltage @ 1.0 A	1.1							V
I_{rr}	Maximum Full Load Reverse Current, Full Cycle $T_A = 75^\circ\text{C}$	30							μA
I_R	Reverse Current @ rated V_R $T_A = 25^\circ\text{C}$ $T_A = 100^\circ\text{C}$	5.0 500							μA μA
C_T	Total Capacitance $V_R = 4.0\text{ V}, f = 1.0\text{ MHz}$	15							pF

Typical Characteristics


Forward Current Derating Curve




Forward Characteristics



Non-Repetitive Surge Current



Reverse Characteristics



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Radial Lead Type

Series: SU(Bi-polar) Type : A

Country of Origin

Japan
Malaysia


- Features Endurance: 85°C 2000 h
RoHS directive compliant



■ Specifications

Category temp. range	-40 to +85°C							
Rated W.V. Range	6.3 to 50 V .DC							
Nominal Cap. Range	0.47 to 6800 μF							
Capacitance Tolerance	±20 % (120Hz/+20°C)							
DC Leakage Current	$I \leq 0.03 CV + 3(\mu A)$ after 5minutes							
tan δ	Please see the attached standard products list.							
Characteristics at Low Temperature	W.V. (V)	6.3	10	16	25	35	50	(Impedance ratio at 120 Hz)
	Z(-25°C)/Z(+20°C)	4	3	2	2	2	2	
	Z(-40°C)/Z(+20°C)	8	6	4	4	4	3	
Endurance	After 2000 hours application of DC working voltage (1000 hours for each polarity) at +85°C, the capacitor shall meet the following limits.							
	Capacitance change	± 20% of initial measured value						
	tan δ	≤ 150 % of initial specified value						
	DC leakage current	≤ initial specified value						
Shelf Life	After storage for 1000 hours at +85±2 °C with no voltage applied and then being stabilized at +20 °C, capacitors shall meet the limits specified in Endurance (With voltage treatment)							

■ Dimensions in mm (not to scale)



$L \leq 16: L+1.0 \text{ max}$
 $L \geq 20: L+2.0 \text{ max}$

	(mm)						
Body Dia. φD	5	6.3	8	10	12.5	16	18
Lead Dia. φd	0.5	0.5	0.6	0.6	0.6	0.8	0.8
Lead space P	2.0	2.5	3.5	5.0	5.0	7.5	7.5

Design, and specifications are each subject to change without notice. Ask factory for the current technical specifications before purchase and / or use. Should a safety concern arise regarding this product, please be sure to contact us immediately. Mar,2006

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

■ Standard Products(Bi-polar)

W.V. (V)	Cap. (±20%) (μF)	Case size		Specification		Lead Length				Part No.	Min. Packaging Qty	
		Dia. (mm)	Length (mm)	Ripple current (120Hz) (+85°C) (mA)	tan δ (120Hz) (+20°C)	Lead Dia. (mm)	Lead Space				Straight Leads (pcs)	Taping (pcs)
							Straight (mm)	Taping *B (mm)	Taping *i (mm)			
6.3	330	8	11.5	250	0.30	0.6	3.5	5.0		ECEA0JN331U()	200	1000
	470	10	12.5	310	0.30	0.6	5.0	5.0		ECEA0JN471X()	200	500
	1000	10	20	430	0.30	0.6	5.0	5.0		ECEA0JN102U()	200	500
	2200	12.5	25	660	0.32	0.6	5.0	5.0		ECEA0JN222U()	200	500
	3300	16	25	760	0.34	0.8	7.5	7.5		ECEA0JN332U()	100	250
	4700	16	31.5	1170	0.36	0.8	7.5			ECEA0JN472U	100	
	6800	18	35.5	1450	0.40	0.8	7.5			ECEA0JN682U	50	
10	47	5	11.0	90	0.25	0.5	2.0	5.0	2.5	ECEA1AN470U()	200	2000
	100	6.3	11.2	130	0.25	0.5	2.5	5.0	2.5	ECEA1AN101X()	200	2000
	220	8	11.5	200	0.25	0.6	3.5	5.0		ECEA1AN221U()	200	1000
	330	10	16	280	0.25	0.6	5.0	5.0		ECEA1AN331U()	200	500
	470	10	16	340	0.25	0.6	5.0	5.0		ECEA1AN471U()	200	500
	1000	12.5	20	470	0.25	0.6	5.0	5.0		ECEA1AN102X()	200	500
	2200	16	25	690	0.27	0.8	7.5	7.5		ECEA1AN222U()	100	250
	3300	16	31.5	1090	0.29	0.8	7.5			ECEA1AN332U	100	
16	4700	18	35.5	1200	0.31	0.8	7.5			ECEA1AN472U	50	
	10	5	11	40	0.20	0.5	2.0	5.0	2.5	ECEA1CN100U()	200	2000
	22	5	11	60	0.20	0.5	2.0	5.0	2.5	ECEA1CN220U()	200	2000
	33	5	11	80	0.20	0.5	2.0	5.0	2.5	ECEA1CN330U()	200	2000
	47	6.3	11.2	100	0.20	0.5	2.5	5.0	2.5	ECEA1CN470U()	200	2000
	220	10	12.5	260	0.20	0.6	5.0	5.0		ECEA1CN221X()	200	500
	330	10	16	330	0.20	0.6	5.0	5.0		ECEA1CN331U()	200	500
	470	10	20	380	0.20	0.6	5.0	5.0		ECEA1CN471U()	200	500
	1000	12.5	25	560	0.20	0.6	5.0	5.0		ECEA1CN102U()	200	500
	2200	16	31.5	750	0.22	0.8	7.5			ECEA1CN222U	100	
25	3300	18	35.5	900	0.24	0.8	7.5			ECEA1CN332U	50	
	10	5	11	45	0.15	0.5	2.0	5.0	2.5	ECEA1EN100U()	200	2000
	22	5	11	60	0.15	0.5	2.0	5.0	2.5	ECEA1EN220X()	200	2000
	33	6.3	11.2	90	0.15	0.5	2.5	5.0	2.5	ECEA1EN330U()	200	2000
	47	6.3	11.2	110	0.15	0.5	2.5	5.0	2.5	ECEA1EN470U()	200	2000
	100	8	11.5	180	0.15	0.6	3.5	5.0		ECEA1EN101U()	200	1000
	220	10	16	320	0.15	0.6	5.0	5.0		ECEA1EN221U()	200	500
	330	12.5	20	350	0.15	0.6	5.0	5.0		ECEA1EN331U()	200	500
	470	12.5	20	430	0.15	0.6	5.0	5.0		ECEA1EN471U()	200	500
	1000	16	25	680	0.15	0.8	7.5	7.5		ECEA1EN102U()	100	250
35	2200	18	35.5	900	0.17	0.8	7.5			ECEA1EN222U	50	
	10	5	11	43	0.15	0.5	2.0	5.0	2.5	ECEA1VN100U()	200	2000
	22	6.3	11.2	80	0.15	0.5	2.5	5.0	2.5	ECEA1VN220U()	200	2000
	33	8	11.5	100	0.15	0.6	3.5	5.0		ECEA1VN330U()	200	1000
	47	8	11.5	120	0.15	0.6	3.5	5.0		ECEA1VN470U()	200	1000
	100	10	16	230	0.15	0.6	5.0	5.0		ECEA1VN101U()	200	500
	220	12.5	20	360	0.15	0.6	5.0	5.0		ECEA1VN221U()	200	500

When requesting taped product, please put the letter "B" or "i" between the "()". Lead wire pitch B=5mm, 7.5mm, i=2.5mm. The taping dimensions are explained on p.196 of our Catalog. Please use it as a reference guide.

Endurance: 85°C 2000h

Design, and specifications are each subject to change without notice. Ask factory for the current technical specifications before purchase and / or use. Should a safety concern arise regarding this product, please be sure to contact us immediately. Mar.2006

■ Standard Products(Bi-polar)

W.V. (V)	Cap. (±20%) (μF)	Case size		Specification		Lead Length				Part No.	Min.PackagingQty	
		Dia. (mm)	Length (mm)	Ripple current (120Hz) (+85°C) (mA)	tan δ (120Hz) (+20°C)	Lead Dia. (mm)	Lead Space				Straight Leads (pcs)	Taping (pcs)
							Straight (mm)	Taping *B (mm)	Taping *i (mm)			
35	330	12.5	20	450	0.15	0.6	5.0	5.0		ECEA1VN331U()	200	500
	470	12.5	25	590	0.15	0.6	5.0	5.0		ECEA1VN471U()	200	500
50	0.47	5	11	10	0.15	0.5	2.0	5.0	2.5	ECEA1HNR47U()	200	2000
	1	5	11	10	0.15	0.5	2.0	5.0	2.5	ECEA1HN010U()	200	2000
	2.2	5	11	18	0.15	0.5	2.0	5.0	2.5	ECEA1HN2R2U()	200	2000
	3.3	5	11	25	0.15	0.5	2.0	5.0	2.5	ECEA1HN3R3U()	200	2000
	4.7	5	11	30	0.15	0.5	2.0	5.0	2.5	ECEA1HN4R7U()	200	2000
	10	6.3	11.2	50	0.15	0.5	2.5	5.0	2.5	ECEA1HN100U()	200	2000
	22	8	11.5	90	0.15	0.6	3.5	5.0		ECEA1HN220U()	200	1000
	33	8	11.5	110	0.15	0.6	3.5	5.0		ECEA1HN330U()	200	1000
	47	10	12.5	140	0.15	0.6	5.0	5.0		ECEA1HN470U()	200	500
	100	10	20	250	0.15	0.6	5.0	5.0		ECEA1HN101U()	200	500
	220	12.5	25	360	0.15	0.6	5.0	5.0		ECEA1HN221U()	200	500
	330	16	25	450	0.15	0.8	7.5	7.5		ECEA1HN331U()	100	250
470	16	31.5	590	0.15	0.8	7.5			ECEA1HN471U	100		

When requesting taped product, please put the letter "B" or "i" between the "()". Lead wire pitch B=5mm, 7.5mm, i=2.5mm. The taping dimensions are explained on p.196 of our Catalog. Please use it as a reference guide.

Endurance: 85°C 2000h

Design, and specifications are each subject to change without notice. Ask factory for the current technical specifications before purchase and / or use. Should a safety concern arise regarding this product, please be sure to contact us immediately. Mar.2006