

ใบโทฮอสมุดกลาง พระจอมเกล้าลาดกระบัง

อินเวอร์เตอร์

INVETER

โดย

นายกนกพงศ์ ใจห้าว 47010004

นายโคมร ศรีบุญเรือง 47010263

นายทวาทศ ผดุงสุนทรารักษ์ 47010273

อาจารย์ที่ปรึกษา

ศศ. ประภากร สุวรรณะ

2/11
ก/24ค
0550

เลขหามุ.....
เลขทะเบียน.....**82463**
วัน,เดือน,ปี...**11**...**ก.ค.**...**2551**

ปริญญาบัตรนี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรปริญญาวิศวกรรมศาสตรบัณฑิต
สาขาวิชาอิเล็กทรอนิกส์
สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง
ปีการศึกษา 2550

b. **11946246**
i. **.....**

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ปริญญาบัตร ปีการศึกษา 2550

ภาควิชา อิเล็กทรอนิกส์

คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

เรื่อง อินเวอร์เตอร์

ผู้จัดทำ	นาย กนกพงศ์ ใจห้าว	47010004
	นาย โดมร ศรีบุญเรือง	47010263
	นาย ทวาทศ ผดุงสุนทรารักษ์	47010273



..... อาจารย์ที่ปรึกษา

(ผศ. ประภากร สุวรรณะ)

วันที่ 14 / มี.ค. / 2551

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

อินเวอร์เตอร์

นายกนกพงศ์ ใจห้าว 47010004

นายโตมร ศรีบุญเรือง 47010263

นายทวาทศ ผดุงสุนทรารักษ์ 47010273

ผศ.ประภากร สุวรรณะ อาจารย์ที่ปรึกษา

ปีการศึกษา 2550

บทคัดย่อ

รายงานฉบับนี้กล่าวถึงการสร้างวงจร Inverter มีส่วนประกอบหลักด้วยกันอยู่ 2 ส่วน คือ DCto DC converter ซึ่งเป็นการทำงานแบบ Push – Pull ที่ความถี่การสวิตช์ 70 KHz โดยใช้หม้อแปลงเป็นตัวแปลงแรงดันขึ้นจากแรงดัน 24 VDC เป็น 311 VDC และส่วนที่สองคือการนำ DC 311V มาทำการสวิตช์ที่ 20 KHz ด้วยหลักการ PWM โดยใช้ Microcontroller ควบคุมการทำงานของ H-Bridge ให้ออกมาเป็นคลื่นรูป Sine

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Inverter

Mr. Kanokpong Jaihow ID.47010004

Mr. Tomorn Sriboonreung ID.47010263

Mr. Tawatos Phadungsoondarak ID.47010273

Assis Prof. Prapakorn Suwana Advisor

Educational Year 2006

Abstract

This report states a topic about making an inverter which is consisted with 2 parts. First is “DC to DC converter”. This part provides 311 VDC from 24 VDC by using Push – Pull method with 70 KHz operation frequency and High frequency transformer. And the second part is PWM Sinewave shaping. 311 VDC from the first part will be switched by H-Bridge circuitry based on PWMmethod controlled by Microcontroller.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

กิตติกรรมประกาศ

โครงการเรื่องอินเทอร์เน็ตซึ่งประกอบด้วยชิ้นงานและเอกสารประกอบโครงการฉบับนี้
คงจะสำเร็จบรรลุไปได้ด้วยดีได้ หากมิได้อาจารย์ ประภากร สุวรรณะ และอาจารย์ ผลผดุง ผดุงกุล
ที่คอยให้ปรึกษาแนะนำและดูแลเรื่องของวงจรมานำโดยตลอด



นายกนกพงศ์ ใจห้าว

นายโตมร ศรีบุญเรือง

นายทวาทศ ผดุงสุนทรารักษ์

ผู้จัดทำ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญ

	หน้า
บทที่ 1 บทนำ	1
1.1 วงจรสวิตช์	2
1.2 หม้อแปลง	1
1.3 วงจรเรียงกระแส	1
1.4 วงจรกรองแรงดัน	1
1.5 Microcontroller	2
1.6 Buffer	2
1.7 IR2110	2
1.8 MOSFET	2
บทที่ 2 ทฤษฎี DC to DC Converter	3
2.1 DC to DC Converter	3
2.1.1 Forward Converter	3
2.1.1.1 Step-down Converter	3
2.1.1.2 Push-Pull Converter	5
2.1.2 Flyback Converter	5
2.1.2.1 Boots Converter	6
2.1.2.2 Buck-Boots Converter	7
2.2 วงจรสวิตช์	8
2.2.1 MOSFET	8
2.2.1.1 Cut-off Region	9
2.2.1.2 Linear Region	9
2.2.1.3 Saturation Region	9
2.2.2 วงจรควบคุมการทำงานของสวิตช์	10
2.2.2.1 การทำงานของ IC เบอร์ TL494	10
2.3 หม้อแปลง	12
2.3.1 ทฤษฎีพื้นฐานของหม้อแปลง	12
2.3.2 ชนิดและรูปร่างของแกนที่ใช้กับหม้อแปลงความถี่สูง	15
2.3.3 การเลือกขนาดของเส้นลวด	15

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.3.3.1 Skin Effect	15
2.3.4 สรุปขั้นตอนการออกแบบหม้อแปลง	18
2.4 วงจรเรียงกระแส	19
2.4.1 วงจรเรียงกระแสแบบครึ่งคลื่น	19
2.4.2 วงจรเรียงกระแสแบบเต็มคลื่น	19
2.4.2.1 วงจรเรียงกระแสเต็มคลื่นแบบหม้อแปลงมีแท็ป	20
2.4.2.2 วงจรเรียงกระแสเต็มคลื่นแบบบริดจ์	20
2.4.3 การเลือกใช้ Diode	21
2.5 วงจรกรองแรงดัน (Filter)	21
2.5.1 การเลือกใช้ตัวเหนี่ยวนำ	22
2.5.2 การเลือกใช้ตัวเก็บประจุ	23
2.6 วงจร DC to AC Converter	23
2.7 Microcontroller	23
2.7.1 รายละเอียดคำสั่งที่ใช้ใน Program	24
2.8 IR2110 High-side-Gate-Driver	26
2.9 H-Bridge	28
2.10 Filter	29
2.10.1 บัคเตอร์เว็ทฟิลเตอร์	32
2.10.2 การออกแบบบัคเตอร์เว็ทฟิลเตอร์	34
บทที่ 3 การออกแบบ Inverter	37
3.1 ส่วนประกอบของ Inverter	37
3.2 วงจรควบคุม Pulse width	37
3.3 วงจรขับ MOSFET	38
3.4 วงจร Push – pull และหม้อแปลง	39
3.5 วงจร Output filter	41
3.6 วงจรควบคุมการสวิตช์	42
3.7 วงจรขับ MOSFET	44
3.8 Low Pass Filter	45
บทที่ 4 วงจรและรายการอุปกรณ์	46
4.1 วงจรควบคุมการทำงานของสวิตช์	46

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4.2 Power Circuit	48
4.3 วงจร AC to DC Converter	50
บทที่ 5 ผลการทดลอง	52
5.1 ผลการทดลองที่ 25W	53
5.2 ผลการทดลองที่ 100W	55
5.3 ผลการทดลองที่ 300W	56
บทที่ 6 สรุปและวิเคราะห์ผลการทดลอง	57
6.1 สรุปผลการทดลอง	57
6.2 ปัญหาที่เกิดขึ้น และทางแก้ไข	57



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญรูป

	หน้า
ภาพที่ 1.1 Block Diagram การทำงานของ Inverter	2
ภาพที่ 2.1 วงจร Buck Converter	3
ภาพที่ 2.2 การทำงานของวงจร Buck Converter ทั้ง 2 สภาวะ	4
ภาพที่ 2.3 วงจร Push-Pull Converter	5
ภาพที่ 2.4 วงจร Boots Converter	6
ภาพที่ 2.5 การทำงานของ Boots Converter ทั้ง 2 สภาวะ	6
ภาพที่ 2.6 วงจร Buck-Boots Converter	7
ภาพที่ 2.7 วงจร Buck-Boots Converter ที่สภาวะต่างๆ	7
ภาพที่ 2.8 N-channel enhancement MOSFET	8
ภาพที่ 2.9 Block diagram ของ TL 494	10
ภาพที่ 2.10 Timing Diagram ของ TL 494	11
ภาพที่ 2.11 โครงสร้างพื้นฐานของหม้อแปลง	12
ภาพที่ 2.12 การอ่านค่า Bsac จาก Datasheet	13
ภาพที่ 2.13 dimension ต่าง ๆ ของหม้อแปลง	14
ภาพที่ 2.14 แสดงพื้นที่ ที่มีความหนาแน่นกระแสที่ต่างกัน	15
ภาพที่ 2.15 วงจรเรียงกระแสแบบครึ่งคลื่น	19
ภาพที่ 2.16 วงจรเรียงกระแสเต็มคลื่นแบบหม้อแปลงมีแท็ป	20
ภาพที่ 2.17 วงจรเรียงกระแสเต็มคลื่นแบบบริดจ์	20
ภาพที่ 2.18 วงจรกรองแรงดัน	21
ภาพที่ 2.19 วงจร H-Bridge	27
ภาพที่ 2.20 Block Diagram ของ IR2110	27
ภาพที่ 2.21 การเชื่อมต่อของ IR2110	28
ภาพที่ 2.22 วงจร H-Bridge	28
ภาพที่ 2.23 การทำงานของ H-Bridge ครั้งแรก	29
ภาพที่ 2.24 การทำงานของ H-Bridge ครั้งหลัง	29
ภาพที่ 2.25 การตอบสนองของความถี่ของวงจรฟิลเตอร์ชนิดต่าง ๆ	31
ภาพที่ 2.26 การตอบสนองของความถี่ของวงจรกรองความถี่ต่ำผ่านชนิดบัตเตอร์เวิร์ท	32
ภาพที่ 2.27 Attenuation characteristic of Butterworth filters	35

ภาพที่ 2.28 Butterworth LC Elements Values	36
ภาพที่ 3.1 วงจรภายในของ TL494 ส่วนควบคุม Pulse width	37
ภาพที่ 3.2 วงจรป้องกันแรงดันกระแสตรงให้กับขา Deadtime control	38
ภาพที่ 3.3 วงจรขับ MOSFET แบบ Totem pole	38
ภาพที่ 3.4 วงจร Push – pull	39
ภาพที่ 3.5 วงจร Push – pull ที่มี Snubber	40
ภาพที่ 3.6 Output filter	41
ภาพที่ 3.7 รูปวงจร Auto Reset ของ Microcontroller	44
ภาพที่ 4.1 วงจรควบคุมการทำงานของสวิตช์โดยใช้ IC TL494	47
ภาพที่ 4.2 Power Circuit	49
ภาพที่ 4.3 วงจร DC to AC Converter	51
ภาพที่ 5.1 การทดลอง	52
ภาพที่ 5.2 วงจรที่ใช้ทดลอง	52
ภาพที่ 5.3 โหลดที่ใช้ในการทดลอง	52
ภาพที่ 6.1 การแก้ปัญหากระแสช๊อตกรทบกวนวงจรควบคุม	57

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญตาราง

	หน้า
ตารางที่ 2.1 ตารางแสดงความสัมพันธ์ระหว่าง skin effect กับขนาดของเส้นลวด	17
ตารางที่ 5.1 ผลของการใส่ Snubber ที่ 25W	53
ตารางที่ 5.2 ผลของการใส่ Snubber ที่ 100W	55
ตารางที่ 5.3 ผลของการใส่ Snubber ที่ 300W	56



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 1

บทนำ

เนื่องจากในปัจจุบันการเก็บพลังงานทางไฟฟ้าสามารถเก็บไว้ในรูปแบบของไฟฟ้ากระแสตรง (Direct current : DC) ในแบตเตอรี่เท่านั้น ดังนั้นการเก็บพลังงานที่เป็นรูปแบบของกระแสสลับ (Alternating Current : AC) จึงไม่สามารถทำได้ จากข้อจำกัดในการเก็บพลังงานดังกล่าวข้างต้นนี้ เราสามารถที่จะนำพลังงานไฟฟ้ากระแสตรงที่เก็บไว้มาแปลงเป็น (Convert) เป็นไฟฟ้ากระแสสลับเพื่อนำไปใช้งานได้ ซึ่งการแปลงพลังงานจากไฟฟ้ากระแสตรงไปเป็นไฟฟ้ากระแสสลับวงจรที่ทำงานในลักษณะนี้เรียกว่า (DC to AC Converter) ซึ่งวงจรจะมีส่วนประกอบ 2 ส่วนคือ

DC to DC Converter

วงจรนี้จะทำหน้าที่แปลงผันไฟตรงจากแบตเตอรี่ซึ่งมีแรงดันค่าหนึ่งไปเป็นไฟตรงซึ่งมีแรงดันอีกค่าหนึ่งซึ่งมีวงจรหลากหลายแบบ โดยได้ถือใช้วงจร Push – Pull Converter โดยประกอบด้วย

1.1 วงจรสวิตช์

วงจรนี้จะควบคุมลักษณะการไหลของไฟกระแสตรงให้ผ่านขดลวดของหม้อแปลงเพื่อให้หม้อแปลงทำการแปลงผันแรงดันได้

1.2 หม้อแปลง

ทำหน้าที่เปลี่ยนระดับแรงดันไฟสลับที่ได้จากการสวิตช์ให้สูงขึ้น

1.3 วงจรเรียงกระแส

ทำหน้าที่เรียงแรงดันไฟสลับที่ได้จากหม้อแปลงให้เป็นไฟตรงแต่จะมีแรงดันที่กระเพื่อม

1.4 วงจรกรองแรงดัน

ทำหน้าที่ลดการกระเพื่อมของไฟที่ได้จากวงจรเรียงกระแสจะทำให้ได้ไฟตรงที่เรียบขึ้น

DC to AC Converter

วงจรนี้จะทำหน้าที่แปลงผันไฟกระแสตรงที่ได้จากวงจรที่แล้ว (DC to DC converter) ให้เป็นไฟกระแสสลับเราจะใช้ Microcontroller ควบคุมการทำงานของ MOSFET ที่ต่อไว้แบบ H-

Bridge ซึ่งจะทำหน้าที่ Switch สัญญาณที่ได้จาก DC to DC Converter เพื่อนำมาเปลี่ยนเป็นไฟ AC ที่มีคุณสมบัติตามต้องการได้โดยจะประกอบด้วย

1.5 Microcontroller

จะถูก Program เพื่อนำไปควบคุม IC IR2110 เพื่อให้ Drive MOSFET ได้แบบที่ต้องการ

1.6 BUFFER (CD4050)

ทำหน้าที่ขยายกระแสจาก Microcontroller เพื่อนำไปป้อนให้กับ IR2110

1.7 IR2110


เป็น IC MOSFET Driver ที่มีทั้งฝั่ง LOW และฝั่ง HIGH

1.8 MOSFET

ถูกควบคุมด้วย IR2110 และต่อแบบ H-Bridge

1.9 LOW PASS FILTER

จะทำการกรองความถี่สูงที่เกิดจากการ Switch ออกทำให้เหลือแต่ความถี่ที่ต้องการ



ภาพที่ 1.1 Block การทำงานของ Inverter

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 2

ทฤษฎี Inverter


2.1 DC To DC Converter

วงจร DC to DC converter เป็นวงจรที่เปลี่ยนแปลงไฟกระแสตรงจากแรงดันค่าหนึ่งไปยังแรงดันอีกค่าหนึ่ง โดยสามารถทำได้ทั้งเพิ่มแรงดันลดแรงดันหรือกลับขั้วแรงดันโดยทำการ Switch แรงดัน DC จาก Battery ให้เป็นไฟ AC ที่ความถี่ค่าหนึ่งแล้วทำการป้อนให้กับหม้อแปลงความถี่สูง ซึ่งมีข้อดีคือมีขนาดเล็กเพื่อทำการเปลี่ยนแปลงแรงดันให้เป็นไปตามที่ต้องการได้โดยมีวิธีการต่างๆ ดังนี้

2.1.1 Forward Converter

ใน Forward Converter นั้นพลังงานจาก input จะถ่ายเทไปสู่พลังงานไปยังโหลดผ่านอุปกรณ์ที่มีคุณสมบัติแม่เหล็ก


2.1.1.1 Step-down (Buck) Converter




ภาพที่ 2.1 วงจร Buck Converter

Buck Converter เป็นวงจรแปลงไฟลงประกอบด้วย Switch 2 อัน (ส่วนใหญ่คือ Transistor และ Diode) ที่ควบคุมการทำงานระหว่างการชาร์จพลังงานให้เก็บไว้ใน L พร้อมกับให้พลังงานไหลลงและการให้พลังงานที่เก็บไว้ใน L ถ่ายเทไปยังโหลด

On-State




Off-State



ภาพที่ 2.2 การทำงานของวงจร Buck Converter ทั้ง 2 สภาวะ

โดยเมื่อสวิตช์ปิดวงจร (รูป a) นั้นกระแสจะไหลจาก Source ผ่าน L สู่อโหลดและ L จะถูกชาร์จพลังงานไปด้วย ส่วน Diode D นั้นจะถูก Reverse Bias จากแรงดันของ Source (V_{IN}) และ เมื่อสวิตช์เปิดวงจร (รูป b) นั้นกระแสจาก Source จะถูกตัดออกไปทำให้ L นั้นถ่ายเทพลังงานไปยังโหลด และ Diode D จะถูก Forward Bias จากแรงดันของ L ที่เปลี่ยนไปซึ่งถ้าทำการเปิดปิด Switch อย่างเหมาะสมจะทำให้อโหลดนั้นได้รับพลังงานตลอดเวลา Diode ในวงจรนี้โดยทั่วไปเรียกว่า “Free-Wheeling Diode”

2.1.1.2 Push-Pull Converter




ภาพที่ 2.3 วงจร Push-Pull Converter

Push-Pull Converter เป็น DC to DC converter ที่ใช้หม้อแปลงในการเปลี่ยนแปลงแรงดัน โดยแรงดันนั้นกำหนดโดย Turn Ratio ของหม้อแปลง โดยมี Switch ในการควบคุมแรงดันทางด้านขด Primary ให้เป็น AC ทำให้เกิดแรงดันทางด้านขด Secondary และมี Rectifier ทำให้เป็น DC เพื่อใช้ขับโหลดต่อไป โดยจะมี Filter เพื่อกรององค์ประกอบความถี่สูงที่เกิดจากการ Switch ไม่ให้ผ่านไปยังโหลดโดย Switch ในการควบคุมนั้นส่วนใหญ่ใช้ Transistor เป็น Switch และมีวงจรควบคุมการเปิดปิด Switch ให้ได้ความถี่และ Duty Cycle ตามที่ต้องการเพื่อให้ได้ Output ตามที่ต้องการ

2.1.2 Flyback Converter

Flyback Converter นั้นพลังงานจาก input จะถูกเก็บไว้ในอุปกรณ์ที่มีคุณสมบัติแม่เหล็ก หลังจากนั้นอุปกรณ์ที่มีคุณสมบัติแม่เหล็กจะถ่ายเทพลังงานไปยังโหลด

2.1.2.1 Boots Converter




ภาพที่ 2.4 วงจร Boots Converter

วงจร boots converter (Step-up converter) เป็นวงจรที่ให้ output มีแรงดันมากกว่า input ประกอบด้วย Switch 2 ตัว (ในรูปคือ S ซึ่งส่วนใหญ่เป็น Transistor และ Diode D) และอุปกรณ์เก็บพลังงานอย่างน้อย 1 ตัว

On-State



Off-State



ภาพที่ 2.5 การทำงานของ Boots Converter ทั้ง 2 สภาวะ


การทำงานคือเมื่อ สวิตช์ S ปิดวงจร (On-State) กระแสจาก Source จะไหลผ่าน L เพื่อ

สะสมพลังงานเก็บไว้ในสถานะนี้ไหลจะไม่ได้รับพลังงานจาก Source และ Diode จะ Reverse

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Bias และเมื่อสวิตช์ S เปิดวงจร (Off State) ในสถานะนี้โหลดจะได้รับพลังงานจาก Source รวมกับพลังงานที่สะสมไว้ใน L เมื่อ S ปิดวงจรผ่าน Diode ไปยังโหลด


2.1.2.2 Buck-Boots Converter




ภาพที่ 2.6 วงจร Buck-Boots Converter

วงจร buck-boost converter เป็น dc to dc convert ที่ขนาดของแรงดัน output (V_o) สามารถเป็นได้ทั้งมากกว่าและน้อยกว่าแรงดัน input (V_i) จะมีลักษณะการทำงานคล้ายกับ buck converter และ boost converter ค่าแรงดัน output จะขึ้นอยู่กับ Duty Cycle ของ สวิตช์ S (Transistor)

On-State



Off-State



ภาพที่ 2.7 วงจร Buck-Boots Converter ที่สภาวะต่างๆ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

วงจรนี้มีการทำงานคือเมื่อสวิตช์ S ปิดวงจร (on-state) กระแสจาก Source จะไหลผ่าน L และสะสมพลังงานไว้ พร้อมๆกับโหลดจะได้รับพลังงานจาก C และเมื่อสวิตช์ S เปิดวงจร(off-state) Diode จะถูก Forward Bias ทำให้ L ถ่ายเทพลังงานให้ C และ โหลด

2.2 วงจรสวิตช์


วงจรนี้จะทำหน้าที่ควบคุมการไหลของไฟกระแสตรงจากแบตเตอรี่ให้ผ่านขดลวดหม้อแปลงประกอบด้วย อุปกรณ์ดังนี้

2.2.1 MOSFET (metal-oxide-semiconductor field-effect transistor)

มอสเฟทจะทำหน้าที่เป็นสวิตช์เพื่อกำหนดลักษณะการไหลของไฟกระแสตรงจากแบตเตอรี่โดยมอสเฟทนั้นแบ่งได้ 2 ชนิดคือ ดีพลีชัน (Depletion) และ เอนฮานซ์เมนต์ (Enhancement) โดยเราจะใช้แค่ MOSFET แบบ enhancement เพียงชนิดเดียว

Enhancement MOSFET (E-MOSFET)

N-channel enhancement MOSFET



ภาพที่ 2.8 N-channel enhancement MOSFET

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับใช้ในวงการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

N-channel enhancement MOSFET ประกอบด้วยฐานสารกึ่งตัวนำ p (p-substrate) และขั้ว Drain (D) กับขั้ว Source(S) ต่อกับบริเวณที่มีการโดปสารให้เป็นสารกึ่งตัวนำ n (n-doped region) โดยมีรอยต่อเป็นโลหะและจะไม่นำไฟฟ้าจนกว่าจะมี V_{GS} ค่าหนึ่งซึ่งเรียกว่าแรงดันขีดเริ่ม (Threshold Voltage : V_T) จะย่านการทำงาน 3 ย่านคือ

2.2.1.1 Cut-off Region; ($V_{GS} < V_T$)

ในย่านนี้ V_{GS} จะน้อยกว่า V_T MOSFET ยังไม่นำกระแส (ไม่มีกระแสไหลแม้จะมี V_{DS})

2.2.1.2 Linear Region; ($V_{GS} > V_T$ และ $V_{DS} < V_{GS} - V_T$)

ถ้าเราเพิ่ม V_{GS} ขึ้นเรื่อยๆจน V_{GS} มีค่ามากกว่า V_T จะเกิด channel ที่สามารถให้กระแสไหลผ่าน Drain ไปยัง Source ได้โดยจะมีกระแสไหลเมื่อ V_{DS} มีค่าเป็นบวก ($V_{DS} > 0$) แต่ไม่เกินค่า $V_{DSAT}(V_{GS} - V_T)$ ค่าของกระแสที่ไหลจะมีความสัมพันธ์ตามสมการ

$$I_D \approx \mu_N C_{OX} \frac{W}{L} ((V_{GS} - V_{TH})V_{DS} - \frac{V_{DS}^2}{2})$$

μ_N คือ the charge-carrier effective mobility

W คือ ความกว้างของเกต

L คือ ความยาวของเกต

C_{OX} คือ ค่าความจุของตัวเก็บประจุที่เกตต่อพื้นที่ (the gate oxid capacitance per unit area)

2.2.1.3 Saturation Region ; ($V_{GS} > V_T$ และ $V_{DS} > V_{GS} - V_T$)

จาก Linear Region เมื่อเราเพิ่ม V_{DS} กระแสจะเพิ่มตามสมการกระแสแต่เมื่อ V_{DS} เพิ่มขึ้นถึงค่าหนึ่ง ($V_{GS} - V_T$) กระแส I_D ที่ไหลผ่าน MOSFET จะไม่ขึ้นอยู่กับ V_{DS} เพราะ channel จะเกิดการ pinch off และค่าของกระแสจะประมาณได้ตามสมการ


$$I_D \approx \frac{\mu_N C_{OX} W}{2L} (V_{GS} - V_{TH})^2$$

2.2.2 วงจรควบคุมการทำงานของสวิตช์

วงจรมีหน้าที่ควบคุมการทำงานของมอเตอร์ให้ On และ off ในลักษณะต่างๆเพื่อให้กระแสไหลผ่านขดลวดของหม้อแปลงเป็นไปตามรูปแบบที่เราต้องการซึ่งจะควบคุมโดย IC TL494

2.2.2.1 การทำงานของ IC เบอร์ TL494

TL494 เป็น IC ควบคุม PWM ที่มีการเปลี่ยน PWM โดยเปลี่ยน Duty Cycle โดยมีความถี่คงที่โดยจะมี block การทำงานภายในดังนี้




ภาพที่ 2.9 Block diagram ของ TL 494

โดยจาก Block diagram จะมี saw tooth oscillator ภายในที่กำหนดความถี่โดย CT และ RT ที่ต่ออยู่ภายนอกที่ขา 5 และ 6 โดยความถี่จะเป็นไปตามความสัมพันธ์

$$f_{osc} = \frac{1.1}{R_T C_T}$$

PWM ที่ output เกิดขึ้นจากการนำ Voltage ของ CT ที่เป็น saw tooth ไปเปรียบเทียบกับ สัญญาณ Deadtime Control (ขา 4) และ Feedback PWM Comparator Input (ขา 3) และมี NOR Gate ที่ควบคุมการทำงานของ Transistor Q1 และ Q2 โดย Transistor จะ on เมื่อ clock ของ flip-flop มีค่าเป็นลอจิก "0" ซึ่งการที่ logic ของ clock จะเป็น "0" ได้นั้นเกิดจากการที่ voltage ของ saw tooth นั้นมีค่ามากกว่า voltage ที่นำมาเปรียบเทียบกับ ดังนั้น การเพิ่มแรงดันของ สัญญาณที่ขา 3 และขา 4 ทำให้เกิดการเพิ่มของ Pulse Width ของ output ด้วยดังรูป timing diagram




ภาพที่ 2.10 Timing Diagram ของ TL 494

โดยภายในขา 4 นั้นจะมี offset 120mV เพื่อกำหนดให้ค่า deadtime น้อยสุดมีค่าประมาณ 4%ของคาบเวลาของ saw tooth oscillator หรือ duty cycle ของ pulse width จะมีค่ามากที่สุด 96% เมื่อ outputmode control (ขา 13) ต่อดึง Ground และ 48% เมื่อขา 13 ต่อไปยังไฟเลี้ยงและสามารถเพิ่ม deadtime โดยการตั้งค่าจากขา dead-time control (ขา 4) โดยป้อนแรงดันที่มีค่าจาก 0 ถึง 3.3 โวลต์ PWMComparator ทำงานโดยการใช้ error amplifier ในการควบคุมความกว้างของ pulse โดยสามารถนำไปใช้ในการ sense กระแส หรือ แรงดัน output ได้ error amplifier output ของ error amp ทั้งสองตัวและขา 3 จะถูก OR ด้วยกันแล้วนำไปป้อนให้กับขา non inverting ของ PWM comparator เมื่อ CT คายประจุจนแรงดันที่นำไปเปรียบเทียบน้อยกว่าแรงดันที่ขา dead time control output ของ deadtimecomparator จะเป็น “1” ซึ่งจะเข้าไปหยุดการทำงานของ output transistor Q1 , Q2 และให้สัญญาณclock แก่ flip-flop เมื่อต่อ output mode control (ขา 13) เข้าไฟเลี้ยง output ของ flip-flop จะถูกนำไปAND กับ clock ของ flip-flop จะทำให้ Q1 และ Q2 สลับกันทำงานโดยความถี่จะเป็นครึ่งหนึ่งของความถี่ oscillator

2.3 หม้อแปลง

2.3.1 ทฤษฎีพื้นฐานของหม้อแปลง

เนื่องจากถ้ามีกระแสไหลในขดลวดที่พันรอบๆแกนที่เป็นรูปปิด จะทำให้เกิดฟลักแม่เหล็กภายในแกน ถ้ามีกระแสที่มีลักษณะเป็นคาบและมีขดลวดอีกขดพันอยู่รอบแกนเดียวกันนี้ก็จะทำให้เกิดผลที่ตรงกันข้ามกัน กล่าวคือเกิดการเหนี่ยวนำในขดลวดทำให้มีกระแสไหล



ภาพที่ 2.11 โครงสร้างพื้นฐานของหม้อแปลง

ถ้า
หากเราคิดว่าหม้อแปลงใดๆ เป็นหม้อแปลงที่มีประสิทธิภาพสูงใกล้เคียงกับอุดมคติจะได้

$$\frac{N_p}{N_s} = \frac{V_p}{V_s}$$

ดังนั้นหม้อแปลงจึงสามารถทำได้ทั้ง step up และ step down ในตังเดียวกัน

ข้อได้เปรียบอีกอย่างของหม้อแปลงคือสมบัติการแยกโคจรทางไฟฟ้าระหว่างขดลวดต่างๆ จากสมการพื้นฐานความสัมพันธ์ทางแม่เหล็กของหม้อแปลง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$e = N A_e \left(\frac{dB}{dt} \right) 10^{-8}$$

เราจะสามารถหาความหนาแน่น flux (B) ได้เพื่อที่จะแน่ใจว่าหม้อแปลงทำงานอยู่ในช่วงที่เป็นเชิงเส้นของ magnetization curve

$$B = \frac{(V_p) 10^8}{k f N_p A_e} \text{ G}$$

กำหนดให้ V_p คือแรงดันที่ขด primary A_e คือพื้นที่ที่ใช้งานได้ของหม้อแปลง (cm²) N_p คือจำนวนรอบของขด primary และ k เป็นค่าคงที่ซึ่งจะใช้ค่าประมาณ 4.44 ถ้าเป็น sine wave แต่ในการสร้าง switching power supply ส่วนมากจะเป็นคลื่นสี่เหลี่ยม ดังนั้นเราจะใช้ k เท่ากับ 4 ถ้าเป็น pushpull และ $k = 2$ ถ้าเป็น forward converters

Property	Symbol	Condition	Unit	6H10	6H20	6F4C	6H41	6H42
AC initial permeability	μ_i	0.1 MHz	—	2500	2300	2400	2500	3400
Saturation magnetic flux density	B_s ($\times 1000 \text{ A/m}$)	23 °C	mT	510	510	530	530	530
		100 °C		390	390	430	430	430
Residual magnetic flux density	B_r	23 °C	mT	110	130	110	110	110
Coercivity	H_c	23 °C	A/m	13	13	10	10	10
Relative loss factor	$\tan \delta / \mu_i$	0.1 MHz	$\times 10^{-6}$	<5	<5	<3	<3	<3

ภาพที่ 2.12 การอ่านค่า B_{sat} จาก Datasheet

โดยปกติแล้ว B_{max} หรือค่าความหนาแน่น flux ที่แกนสามารถรับได้ในการสร้าง หม้อแปลงผู้ออกแบบจะสามารถเลือกใช้ได้ตามต้องการ โดยให้อยู่ในช่วงที่เป็นเส้น แต่ช่วงที่เหมาะสมที่สุดคือครึ่งหนึ่งของค่าที่แกนทนได้ (B_{sat}) ณ อุณหภูมิที่ใช้งาน จากสมการข้างต้นจะสามารถหาจำนวนรอบของขด primary ได้โดย

$$N_p = \frac{(V_p) 10^8}{k f B_{max} A_e}$$

ตัวแปรที่สำคัญอีก 2 ตัวในการออกแบบหม้อแปลง คือ พื้นที่ในการพันขดลวดของ Bobbin เพื่อจะให้เพียงพอในการพันลวดในขนาดที่เหมาะสมเพื่อลดการสูญเสียที่เกิดขึ้นในเส้นลวด อีกตัวแปรหนึ่งคือความสามารถในการถ่ายเทพลังงาน ซึ่งตัวแปรทั้งสองนี้จะเกี่ยวข้องกับสมการ


$$P_{out} = (1.16 B_{max} f d A_e A_c) 10^{-9}$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

โดย d คือความหนาแน่นกระแสของลวด (A/m^2) A_e คือพื้นที่หน้าตัดของแกน A_c คือพื้นที่ในการพันลวดของ Bobbin (ในบางครั้งอาจเรียกว่า W_a) จักรูปสมการใหม่จะได้ว่า Area product ของ Transformer

$$A_e A_c = \frac{P_{out} \times 10^9}{1.16 B_{max} f d} \text{ cm}^4$$

โดยทั่วไปแล้วค่าความหนาแน่นของกระแสในขดลวดทองแดง (d) จะใช้ประมาณ 3 – 5A/mm²



Characteristic	Relative Size
Core area A_{core}	$1.5 a^2$
Winding area A_w	$1.4 a^2$
Area product $AP = A_w A_c$	$2.1 a^4$
Core volume V_{core}	$13.5 a^3$
Winding volume V_w	$12.3 a^3$
Total surface area of assembled core and winding	$59.6 a^2$

ภาพที่ 2.13 dimension ต่าง ๆ ของหม้อแปลง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.3.2 ชนิดและรูปร่างของแกนที่ใช้กับหม้อแปลงความถี่สูง


ในการออกแบบหม้อแปลงความถี่สูงนั้นสามารถใช้สารแม่เหล็กได้หลายชนิดในการนำมาใช้เป็นแกน แต่ที่นิยมสุดจะเป็นแกนที่ทำจาก ferrite แม้ว่า ferrite อาจจะไม่สามารถมีความหนาแน่นของ flux ได้สูงมากโดยทั่วไปจะอยู่ระหว่าง 3000 – 50000 Gauss(G) แต่ข้อดีของแกนจะมีการสูญเสียที่ความถี่สูงเพราะแกนมีความต้านทานสูงจึงทำให้ลดผลของ Eddy current รูปร่างของแกนที่นิยมใช้ได้แก่ EE, EI, EC ขึ้นอยู่กับการใช้งานและการออกแบบ

2.3.3 การเลือกขนาดของเส้นลวด

การเลือกขนาดของเส้นลวดนั้นจะต้องคำนึงถึงตัวแปรสำคัญสองตัวคือ ความหนาแน่นของกระแสต่อพื้นที่ของลวด เช่นถ้าทองแดงจะมีความหนาแน่นของกระแสประมาณ 3-5 A/mm² และ skin depth ซึ่งจะแปรตามความถี่โดยถ้าความถี่สูงนั้นจะทำให้ความหนาแน่นของกระแสจะอยู่เฉพาะผิวของตัวนำทำให้ไม่สามารถใช้งานเส้นลวดได้เต็มที่

2.3.3.1 Skin Effect

Skin Effect เป็นผลจากการที่กระแสไฟฟ้าของไฟฟ้ากระแสสลับนั้นไม่สามารถไหลในตัวนำได้เต็มที่โดยความหนาแน่นกระแสที่ผิวของตัวนำจะมากกว่าแกนของตัวนำทำให้เหมือนกับกระแสไฟฟ้าไหลได้แค่เพียงบางส่วนของตัวนำโดยจะเหมือนว่าค่าความต้านทานเสมือนของตัวนำเพิ่มขึ้นแปรผันตรงกับความถี่ของกระแสสลับที่ไหลผ่านตัวนำนั้นๆ



ภาพที่ 2.14 แสดงพื้นที่ ที่มีความหนาแน่นกระแสที่ต่างกัน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากวงกลมคือลวดตัวนำ พื้นที่ A คือพื้นที่ที่มีความหนาแน่นกระแสสูงกว่าพื้นที่ B ซึ่งจะ
ทำให้กระแสสามารถไหลได้ในพื้นที่ A ได้สะดวกกว่าพื้นที่ B โดยสามารถลดผลของ Skin effect
ได้โดยการใช้สายเล็กหลายๆเส้นแทนที่จะใช้สายใหญ่ๆเส้นเดียว

ตารางด้านล่างแสดงให้เห็นถึง skin dept ของทองแดงที่ความถี่ต่างๆและขนาดลวดที่เหมาะสม
ของความถี่ใช้งานนั้นๆ

ขนาดลวด (AWG)	เส้นผ่าน ศูนย์กลาง (mm)	ความต้านทาน (Ohms/km)	กระแสสูงสุด (A)	ความถี่สูงสุด ที่ไม่มีผลของ Skin effect
12	2.05232	5.20864	9.3	4150 Hz
13	1.8288	6.56984	7.4	5300 Hz
14	1.62814	8.282	5.9	6700 Hz
15	1.45034	10.44352	4.7	8250 Hz
16	1.29032	13.17248	3.7	11 k Hz
17	1.15062	16.60992	2.9	13 k Hz
18	1.02362	20.9428	2.3	17 kHz
19	0.91186	26.40728	1.8	21 kHz
20	0.8128	33.292	1.5	27 kHz
21	0.7239	41.984	1.2	33 kHz
22	0.64516	52.9392	0.92	42 kHz
23	0.57404	66.7808	0.729	53 kHz
24	0.51054	84.1976	0.577	68 kHz

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้ไปใช้ในประโยชน์ทางการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ค่าหักทอสมุดกลาง พระจอมเกล้าลาดกระบัง

25	0.45466	106.1736	0.457	85 kHz
26	0.40386	133.8568	0.361	107 kHz
27	0.36068	168.8216	0.288	130 kHz
28	0.32004	212.872	0.226	170 kHz
29	0.28702	268.4024	0.182	210 kHz
30	0.254	338.496	0.142	270 kHz
31	0.22606	426.728	0.113	340 kHz
32	0.2032	538.248	0.091	430 kHz
33	0.18034	678.632	0.072	540 kHz
34	0.16002	855.752	0.056	690 kHz
35	0.14224	1079.12	0.044	870 kHz
36	0.127	1360	0.035	1100 kHz
37	0.1143	1715	0.0289	1350 kHz
38	0.1016	2163	0.0228	1750 kHz
39	0.0889	2728	0.0175	2250 kHz
40	0.07874	3440	0.0137	2900 kHz

ตารางที่ 2.1 ตารางแสดงความสัมพันธ์ระหว่าง skin effect กับขนาดของเส้นลวด

82463

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.3.4 สรุปขั้นตอนการออกแบบหม้อแปลง

1. เลือกชนิดของแกนและรูปแบบของแกนเช่น N27, 3C8, 6H20
2. เลือกค่า B_{max} ประมาณ $\frac{B_{sat}}{2}$ ของแกนที่เลือก เช่นถ้า $B_{sat} = 3,000 \text{ G}$ จะใช้ค่า $B_{max} = 1,500 \text{ G}$ เพื่อป้องกันการอิ่มตัว
3. คำนวณหาค่ากระแสสูงสุดของขด primary จากสมการ

$$I_p = \frac{3P_{out}}{V_{in}}$$

4. เลือกขนาดของแกนและ Bobbin จากสมการ Area product เลือกให้ใหญ่กว่าค่าที่คำนวณได้เล็กน้อย

5. เลือกขนาดลวดและจำนวนของขด primary ถ้าหากเป็น push-pull จะต้องพันขด primary เป็น 2 เท้าโดยตั้ง center tap

6. คำนวณย้อนตรวจสอบค่า B_{max} ว่าไม่เกินค่า $\frac{B_{sat}}{2}$

7. คำนวณจำนวนชั้นของการพันขดลวด primary

8. คำนวณขดลวด secondary จาก

$$N_s = N_p \frac{V_s}{V_p}$$

9. คำนวณหาขนาดของลวดขด secondary


10. ตรวจสอบความลัดวงจรของพื้นที่ในการพัน ในการพันลวดจะพันให้เป็นระเบียบเพื่อป้องกัน Leakage inductance

2.4 วงจรเรียงกระแส

วงจรเรียงกระแสที่นำเอาสัญญาณของไดโอดที่ขอมให้กระแสไหลผ่านทางเดียวมาใช้เรียงกระแส(Rectifier) ให้เป็นไปตามที่ต้องการ เราสามารถแบ่งชนิดของวงจรเรียงกระแส(Rectifier) ตามมุมเฟสของกระแสที่ไหลผ่าน โหลด ได้ 2 ชนิด คือแบบครึ่งคลื่นและแบบเต็มคลื่น

2.4.1 วงจรเรียงกระแสแบบครึ่งคลื่น (Half Wave Rectifier :HW)

วงจรจะประกอบด้วยไดโอดตัวเดียวตัวรูปซิ่ง Diode D นำกระแสแค่ครึ่งคาบของ AC (ครึ่งคาบที่ Diode ถูก Forward Bias) จะทำให้ได้กระแสที่ไหลผ่านโหลดแค่ครึ่งคลื่นของ AC โดย Diode จะมี Peak Inverse Voltage เท่ากับ Peak Voltage ของขด Secondary และมีความถี่เท่ากับ ความถี่ของสัญญาณที่ป้อนเข้าขด Primary ข้อดีของวงจรนี้คือใช้อุปกรณ์น้อยทำให้ประหยัด ค่าใช้จ่ายและเป็นวงจรที่ง่ายที่สุด




ภาพที่ 2.15 วงจรเรียงกระแสแบบครึ่งคลื่น (Half Wave Rectifier : HW)

2.4.2 วงจรเรียงกระแสแบบเต็มคลื่น (Full Wave Rectifier)

มีลักษณะการทำงานคือใช้ไดโอด 2 ชุด สลับกันทำงานชุดละครึ่งคาบของไฟ AC สามารถ ต่อได้ 2 แบบ คือ


2.4.2.1 วงจรเรียงกระแสเต็มคลื่นแบบหม้อแปลงมีแท็ป(Full Wave Center Tapped:FWCT)



ภาพที่ 2.16 วงจรเรียงกระแสเต็มคลื่นแบบหม้อแปลงมีแท็ป (Full Wave Center Tapped : FWCT)

เป็นวงจรที่ประกอบด้วย Diode 2 ตัวและหม้อแปลงที่มี ขด Secondary แบบมีแท็ปกลาง โดยจะให้ Diode สลับกันทำงานทีละครึ่งคาบคือที่มุม $0 - 180$ องศา จะทำให้ D1 นั้นถูก Forward Bias และ D2ถูก Reverse Bias จะทำให้ D1 นำกระแสและมีแรงดันคร่อมโหลดตามรูปและเมื่อ AC ที่มุม $180 - 360$ องศา จะทำให้ D1 ถูก Reverse Bias และ D2 ถูก Forward Bias ทำให้ D2 นำกระแส ซึ่งเราจะได้กระแสไหลผ่าน โหลดและได้แรงดันคร่อม โหลดเต็มคลื่นของ AC โดยไดโอดแต่ละตัว จะต้องสามารถทน Peak inverse voltage ได้เป็น 2 เท่า Peak voltage ที่คร่อมโหลดหรือ 2 เท่าของ Peak Voltage ของขดSecondary ขดใดขดหนึ่ง และสูญเสีย Forward Bias Voltage ให้กับ Diode 1 ตัวและความถี่ของสัญญาณที่ Rectify ได้จะเป็น 2 เท่าจากความถี่ของสัญญาณที่มาจากขด Primary

2.4.2.2 วงจรเรียงกระแสเต็มคลื่นแบบบริดจ์ (Full-Wave Bridge : FWB)



ภาพที่ 2.17 วงจรเรียงกระแสเต็มคลื่นแบบบริดจ์ (Full-Wave Bridge : FWB)

เป็นการเรียงกระแสโดยใช้ Diode 4 ตัวคั้งรูปโดยไดโอดจะนำกระแสทีละ 2 ตัวในวงจร โดยจะสลับการนำกระแสให้กระแสไหลผ่าน โหลดได้เต็มช่วงของคลื่น AC ซึ่งการต่อแบบนี้จะทำให้ Peak inverse voltage ของ Diode แต่ละตัวนั้นลดลงครึ่งหนึ่งของวงจร Full wave center-tap สำหรับวงจรนี้จะสูญเสีย Forward Bias Voltage ให้กับ Diode 2 ตัว ไม่นุญาติให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


หลังจากหม้อแปลงจะได้แรงดันกระแสสลับที่มีรูปคลื่นเป็นสี่เหลี่ยมที่ความถี่ Switching จากนั้นต้องทำการจัดเรียงกระแส โดยมีวิธีคล้ายคลึงกับการจัดเรียงกระแสของ AC Line ความแตกต่างคือ Switching power supply จะมีรูปคลื่นเป็นสี่เหลี่ยม ซึ่งจะมีค่า dv/dt ที่สูงมาก และความถี่ที่สูงมากดังนั้นจึงต้องใช้ Diode ที่สามารถทำงานได้ทัน

2.4.3 การเลือกใช้ Diode

ต้องเป็นชนิด Fast recovery หรือ Ultra fast recovery ขึ้นไปซึ่งจะมีข้อดีคือสามารถตอบสนองความถี่ได้สูง มีแรงดันตกคร่อมประมาณ 0.8 – 1.2 V และมี breakdown ที่สูงแต่ในการใช้งานความถี่ที่สูงขึ้นจะต้องใช้ Diode ชนิด Schottky barrier ซึ่งจะมีความเร็วสูงมากจนสามารถละทิ้งได้ในการคำนวณ มีแรงดันตกคร่อมที่ต่ำมากประมาณ 0.5 V แต่มีข้อเสียคือมี Breakdown voltage ที่ต่ำไม่เกิน 100V

2.5 วงจรกรองแรงดัน (Filter)

Filter จะต้องมีความสามารถในการรับค่า dv/dt ได้ โดยมีวงจรพื้นฐานดังนี้



ภาพที่ 2.18 วงจรกรองแรงดัน

2.5.1 การเลือกใช้ตัวเหนี่ยวนำ

หน้าที่ของ Inductor ใน switching power supply มี 2 ข้อคือเก็บพลังงานเพื่อใช้ในการจ่าย ในช่วงที่ transistor หยุดทำงาน หรือ notch เพื่อรักษาให้กระแสไหลได้อย่างต่อเนื่อง อีกข้อคือรักษาระดับค่าเฉลี่ยของแรงดันขาออกให้ค่ากระเพื่อมอยู่ในค่าที่กำหนด

วัสดุที่ใช้เป็นแกนมีหลายชนิดแต่ที่นิยมมากที่สุดจะเป็นพวก iron powder และ MPP เนื่องจากคุณลักษณะดังนี้

1. มีค่า Bsat ที่สูงถึง 8,000 G
2. มีค่าความจุพลังงานที่สูง
3. มี air gap โดยธรรมชาติของวัสดุ จึงไม่จำเป็นต้องสร้าง air gap
4. มีหลายขนาด

ในการใช้ Inductor มาเป็น Filter สามารถคำนวณได้ดังนี้

เนื่องจาก

$$V_L = L \frac{di}{dt}$$

โดยที่

$$V_L = (E_{in} - E_{out}) \quad V$$

จะได้

$$V_L = \frac{(E_{in} - E_{out})}{\delta I_L} \quad H$$

ในการใช้งานจริงจะต้องมีการจำกัดค่ากระแส peak ในการทำงานให้ไม่สูงเกินไปจะได้

สมการ

$$L = \frac{E_{out} t_{off}}{0.25 I_{out}} \quad H$$

ค่า t_{off} สามารถหาได้จาก

$$t_{off} = \frac{1 - \left(\frac{E_{out}}{E_{in}}\right)}{2f} \quad s$$

2.5.2 การเลือกใช้ตัวเก็บประจุ

ข้อแรกที่เราควรคำนึงถึงก็คือค่า Equivalent Series Resistance (ESR) เนื่องจากค่า ESR สูงจะทำให้เกิดการสูญเสียพลังงานที่ตกคร่อม R ภายในตามสมการ I^2R และยังลดทอนผลของ C ลงด้วย แรงดันของ C จะขึ้นอยู่กับกระแสดังสมการ

$$V = \frac{1}{C} \int_{t_1}^{t_2} i dt$$

แต่ค่ากระแสเฉลี่ยระหว่างเวลา t_1 และ t_2 คือ $\frac{[\Delta I_{out}]}{2}$ หรือ $\frac{\Delta I_{out}}{4}$ จึงได้

$$V_{out} = \frac{I_{out}}{4} \frac{T}{2C_{out}} = \frac{(\Delta I_{out})T}{8C_{out}} = \frac{\Delta I_{out}}{8fC_{out}}$$

ได้

$$C_{out} = \frac{\Delta I_{out}}{8f\Delta V_{out}}$$

โดยค่า ESR ควรจะมีค่าไม่เกิน

$$ESR_{max} = \frac{\Delta V_{out}}{\Delta I_{out}}$$

2.6 วงจร DC To AC Converter

วงจร DC To AC Converter มีหน้าที่ทำการแปลงไฟกระแสตรงให้เป็นไฟกระแสสลับโดยเราสามารถควบคุมสมบัติของ AC ที่เราต้องการได้ซึ่งเราได้ใช้วงจรแบบ H-Bridge โดยมี Microcontroller คอยควบคุมการทำงาน

2.7 Micro Controller

Micro Controller นั้นเป็นอุปกรณ์ที่สามารถโปรแกรมให้มีการทำงานอย่างที่ต้องการได้ซึ่งจะโปรแกรมด้วยภาษา C หรือ Assembly ซึ่งจะใช้เป็นตัวควบคุมการทำงานของ IR2110 เพื่อให้ IR2110 ไป Drive MOSFET ของ H-Bridge ให้ Switch ได้ AC ตามคุณสมบัติที่เราต้องการคือ 50Hz Sine Pulse Width Modulation

2.7.1 รายละเอียดคำสั่งที่ใช้ใน Program

MOV Rn,#data

การทำงาน : (Rn)<---#data

นำข้อมูลมาเก็บไว้ที่รีจิสเตอร์ R0-R7

จำนวนไบต์ : 2 จำนวนไซเคิล : 1

SETB bit (Set bit)

การทำงาน : (bit)<---1

ทำการเซตค่าของข้อมูลในบิตที่กำหนดให้เท่ากับ "1"

จำนวนไบต์ : 2 จำนวนไซเคิล : 1

CLR bit (Clear bit)

การทำงาน : (bit)<---0

ทำการเคลียร์ค่าของข้อมูลในบิตที่กำหนดให้เท่ากับ "0"

จำนวนไบต์ : 2 จำนวนไซเคิล : 1

NOP (No Operation)

การทำงาน : (PC)<---(PC)+1

เป็นคำสั่งที่ทำให้เกิดการเลื่อนแอดเดรสไปหนึ่งแอดเดรส

จำนวนไบต์ : 1 จำนวนไซเคิล : 1

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

LJMP addr16 (Long Jump)

การทำงาน : กำหนดให้ซีพียูมาทำงานยังแอดเดรสที่ระบุไว้ใน addr16 มีขอบเขต 64 กิโลไบต์ (0000H - FFFFH)

จำนวนไบต์ : 1 จำนวนไซเคิล : 2

DJNZ Rn,rel (Decrement and Jump if Not Zero)

การทำงาน : กำหนดให้ซีพียูกระโดดไปยังแอดเดรสปลายทางตามค่าสัมพันธ์ (rel) เมื่อทำการลดค่าของรีจิสเตอร์ R0-R7 ลงหนึ่งค่าแล้วผลลัพธ์ไม่เท่ากับศูนย์

จำนวนไบต์ : 2 จำนวนไซเคิล : 2

LCALL addr16 (Long Call)

การทำงาน : กำหนดให้ซีพียูกระโดดไปยังโปรแกรมย่อยซึ่งมีแอดเดรสอยู่ในขอบเขตสัมพันธ์แบบไกล ซึ่งสามารถอ้างแอดเดรสได้สูงสุด 64 กิโลไบต์ และจะกลับมาโปรแกรมหลักก็ต่อเมื่อพบคำสั่ง RET

จำนวนไบต์ : 3 จำนวนไซเคิล : 2

RET (Return from subroutine)

การทำงาน : กำหนดให้ซีพียูกระโดดออกจากโปรแกรมย่อยกลับไปยังโปรแกรมหลัก เป็นคำสั่งสุดท้ายของทุกโปรแกรมย่อย ยกเว้น โปรแกรมย่อยบริการอินเตอร์รัปต์

จำนวนไบต์ : 1 จำนวนไซเคิล : 2

ORG แอดเดรสเริ่มต้นหรือชื่อของลาเบลที่เป็นตำแหน่งเริ่มต้น

การทำงาน : กำหนดจุดเริ่มต้นหรือแอดเดรสเริ่มต้นของหน่วยความจำส่วนต่างๆ ที่ทำงานอยู่ ณ บรรทัดนั้น ซึ่งอาจเป็นส่วนหนึ่งของหน่วยความจำโปรแกรมก็ได้

END

การทำงาน : แจ้งให้โปรแกรมแอสเซมเบลอร์

BIT


ชื่อตัวแปร BIT แอดเดรสเริ่มต้นตำแหน่งบิตที่มีในหน่วยความจำข้อมูลภายในแบบฮาร์ดแวร์โดยตรง (ในแอดเดรส 20H-2FH) หรือบิตในรีจิสเตอร์ของระบบที่สามารถเข้าถึงได้ในระดับบิต

2.8 IR2110 : High-side Gate Driver

โดยปกติแล้วการใช้งาน MOSFET ในการทำหน้าที่เป็นสวิตช์ จะนิยมใช้ N-MOSFET มากกว่า P-MOSFET ด้วยเหตุผลหลายประการ เช่น ความเร็วในการทำงาน, ขนาดของ MOSFET และราคา เป็นต้น

N-MOSFET จะสามารถทำหน้าที่เป็นสวิตช์ได้ก็ต่อเมื่อมีศักดา V_{GS} เป็นบวกเท่านั้น ถ้าหากเรานำมาใช้งานในวงจรในลักษณะ Common source จะสามารถทำการขับขา Gate ได้ไม่ยาก เพราะว่าแรงดันในการขับ Gate ไม่สูงเกินไฟเลี้ยงของวงจร แต่ถ้าหากต้องการใช้งาน N-MOSFET แบบ Common drain จะเห็นว่าถ้าหาก MOSFET ทำงาน จะทำให้ศักดาที่ขา Drain และ ขา Source มีค่าเท่ากัน ซึ่งมีค่าเท่ากับไฟเลี้ยงของวงจร แต่แรงดันที่จะต้องให้ขับ Gate ต้องมีค่าสูงกว่า Source ซึ่งก็หมายความว่าต้องสูงกว่าไฟเลี้ยงเช่นกัน ดังนั้นจึงเป็นไปได้ที่จะขับ Gate ด้วยวิธีธรรมดา ตัวอย่างของวงจรที่ต้องใช้ N-MOSFET เป็นแบบ Common drain เช่น Top drive ของวงจร H-Bridge


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



ภาพที่ 2.19 : วงจร H-Bridge

จากตัวอย่างข้างต้นจะเห็นได้ว่า เราจะต้องทำการจ่ายแรงดันที่มีค่าสูงกว่าไปเลี้ยงของวงจรให้กับ Gate โดยสามารถทำได้หลายวิธี เช่น ใช้แหล่งจ่ายไฟมากกว่าหนึ่งแหล่งเพื่อใช้ในการขับ Gate โดยเฉพาะ หรือใช้ Pulse transformer หรือใช้ตัวเก็บประจุในการจ่ายแรงดันให้ Gate


สำหรับ IC เบอร์ IR2110 นี้ใช้ตัวเก็บประจุในการขับ Gate โดยการ Bootstrap ผ่าน CMOS



ภาพที่ 2.20 : Block diagram ของ IR2110

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Typical Connection




ภาพที่ 2.21 : การเชื่อมต่อของ IR2110

สัญญาณที่ได้จาก Input จะผ่านวงจร Level shift ที่ใช้สำหรับเปลี่ยนระดับแรงดันของ Pulse จากระดับไฟเลี้ยง Logic เป็นระดับไฟเลี้ยงของ Power state

ในขณะที่ Logic ด้าน High side เป็น 0 และ Low side เป็น 1 ภา V_s จะมีแรงดันเท่ากับ Ground ซึ่งจะทำให้กระแสไหลผ่าน Bootstrap diode มาประจุตัวเก็บประจุ ในขณะที่ Logic ด้าน High side เป็น 1 และ Low side เป็น 0 ภา V_s จะมีแรงดันเท่ากับ ไฟเลี้ยง แต่แรงดันที่ภา V_b จะมีค่าเท่ากับ $V_{cc} + V_c$ แล้ว MOSFET ตัวบนจะทำงาน จึงทำให้แรงดันนี้ไปขับ Gate


2.9 H-Bridge



ภาพที่ 2.22 วงจร H-Bridge


วงจร H-Bridge จะเป็นการต่อ MOSFET 4 ตัวเป็นสวิตซ์ดังภาพที่ 2.22 โดยจะมีการทำงาน สลับกันเพื่อแปลง ไฟตรงให้เป็น ไฟสลับดังนี้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



ภาพที่ 2.23 การทำงานของ H-Bridge ครึ่งแรก

จากรูป 2.23 จะเห็นว่า Switch S1 และ S4 จะ on พร้อมกันในขณะที่เดียวกัน S2 และ S3 จะ off ในช่วงเวลา $0 - \pi$ ทำให้มีกระแสไหลผ่าน โหลดกระแสไหลเข้าทาง S1 และออกจากโหลดทาง S4 จะทำให้ได้ V_{out} ดังรูป



ภาพที่ 2.24 การทำงานของ H-Bridge ครึ่งหลัง

จากรูป 2.24 จะเห็นว่า Switch S2 และ S3 จะ on พร้อมกันในขณะที่เดียวกัน S1 และ S4 จะ off ในช่วงเวลา $\pi - 2\pi$ ทำให้กระแสไหลเข้าสู่โหลดทาง S3 และไหลออกจากโหลดทาง S2 จะทำให้ได้ V_{out} ตรงข้ามกับในภาพที่ 2.23

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.10 Filters

Filters คือ วงจรที่ใช้สำหรับกรองสัญญาณให้ความถี่เฉพาะที่ต้องการใช้ผ่านออกมาได้เท่านั้น ส่วนความถี่อื่น ๆ ที่ไม่ต้องการผ่านจะถูกลดทอนจนหมดไป


แบ่งตามหน้าที่การทำงานของวงจรฟิลเตอร์ เราสามารถแบ่งออกเป็น 4 ชนิด ด้วยกัน คือ แบบกรองความถี่ต่ำผ่าน (low-pass) แบบกรองความถี่สูงผ่าน (high-pass) แบบกรองความถี่ผ่านเฉพาะบางช่วง (band-pass) และแบบที่กันไม่ให้ความถี่ผ่านเฉพาะบางช่วง (band-eliminate หรือ band-reject)

วงจรแบบกรองความถี่ต่ำจะยอมให้ความถี่ผ่านได้ในช่วงตั้งแต่สัญญาณที่เป็นแรงดัน DC ไปจนถึง ความถี่คัตออฟ (cut-off frequency) แทนด้วยเครื่องหมาย f_c ความถี่คัตออฟคือความถี่ ณ ขณะที่อัตราขยายของวงจรมีค่าลดลงเป็น 0.707 เท่าของอัตราขยายปกติ (-3 เดซิเบล) บางครั้งอาจเรียกความถี่นี้ได้ว่า ความถี่มุม (corner frequency) ถ้ามีความถี่ที่สูงเกิน f_c ผ่านวงจรจะลดทอนขนาดความถี่นั้นจนมีค่าน้อยมาก ๆ จากในรูปเส้นทึบแสดงถึงผลในทางอุดมคติ ส่วนเส้นประแสดงถึงผลของวงจรในทางความเป็นจริง ในช่วงที่ยอมให้ความถี่ผ่านได้เราเรียกว่า ช่วงผ่าน (pass band) และช่วงที่ไม่ยอมให้ความถี่ผ่านเรียกว่า ช่วงลดทอน (stop band)


วงจรกรองความถี่สูงจะทำการลดทอนสัญญาณในช่วงที่มีความถี่ต่ำและยอมให้ผ่านได้เฉพาะสัญญาณในช่วงความถี่ที่สูงกว่าความถี่คัตออฟ f_c โดยในช่วงความถี่สูง ๆ นั้นจะมีอัตราขยายคงที่

วงจรแบบที่ยอมให้ความถี่ผ่านได้เฉพาะช่วงจะยอมให้ความถี่ผ่านได้ในบางช่วงเท่านั้น ความถี่ที่นอกเหนือจากนั้นจะถูกลดทอนไป


วงจรแบบที่ไม่ยอมให้ความถี่ผ่านเฉพาะช่วง วงจรแบบนี้มีความหมายในทิศทางตรงข้ามกับวงจรแบบที่ยอมให้ความถี่ผ่านเฉพาะช่วง วงจรแบบนี้มีความหมายในทิศทางตรงข้ามกับวงจรแบบที่ยอมให้ความถี่ผ่านได้เฉพาะช่วงคือ จำกัดไม่ให้สัญญาณผ่านได้ในบางช่วงของความถี่ เส้นกราฟที่แสดงทั้งหมดนั้น เส้นประแสดงถึงผลในทางความเป็นจริง ส่วนเส้นทึบแสดงถึงผลในทางอุดมคติ




(ก) แบบกรองความถี่ต่ำผ่าน



(ข) แบบกรองความถี่สูงผ่าน



(ค) แบบกรองความถี่ผ่านเฉพาะบางช่วง




ภาพที่ 2.25 : การตอบสนองความถี่ของวงจรฟิลเตอร์ชนิดต่าง ๆ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.10.1 บัต์เตอร์เวิร์ทฟิลเตอร์

ในการออกแบบวงจรกรองสัญญาณความถี่ต่ำนั้น นอกจากจะต้องให้ได้จุดคัทออฟที่ถูกต้องแล้ว ยังต้องทำให้อัตราการขยายแบบลอการิทึมมีค่าเท่ากับ 1 ในช่วงผ่าน บัต์เตอร์เวิร์ทฟิลเตอร์ เป็นวงจรที่มีคุณสมบัติเด่นในเรื่องของอัตราขยายของวงจร โดยจะให้ค่า A_{CL} ที่คงที่ตลอดในสัญญาณช่วงผ่าน บางครั้งจึงเรียกวงจรแบบนี้ว่า Maximally flat หรือ flat-flat filter

ภาพด้านล่าง แสดงถึงผลตอบสนองทางความถี่ เส้นทึบแสดงถึงผลในทางอุดมคติ ส่วนเส้นประแสดงถึงผลในทางความเป็นจริง ที่ค่าความชันในการลดลงแตกต่างกัน 3 แบบคือ -20 เดซิเบลต่อดีเคด -40 เดซิเบลต่อดีเคด และ -60 เดซิเบลต่อดีเคด



ภาพที่ 2.26: การตอบสนองความถี่ของวงจรกรองความถี่ต่ำผ่านชนิดบัต์เตอร์เวิร์ท

วงจรหนึ่งในช่วงความถี่ที่สูงกว่า มีความชันของ $|A_{CL}|$ เป็น -20 เดซิเบลต่อดีเคด ถ้า นำเอาวงจรนี้ 2 วงจรมาต่อรวมกัน จะทำให้ได้ความชันเป็น -40 เดซิเบลต่อดีเคด แต่จะเป็นการ สิ้นเปลืองและไม่สะดวก เนื่องจากต้องใช้โอปแอมป์ถึงสองตัว ในหัวข้อที่ 3 นี้จะได้กล่าวถึงการ นำเอาโอปแอมป์เพียงตัวเดียวมาสร้างเป็นวงจรบัต์เตอร์เวิร์ทที่ให้ความชันในการลดลงของ เป็น -40 เดซิเบลต่อดีเคด มาต่อรวมกับวงจรที่มีความชัน -20 เดซิเบลต่อดีเคด เพื่อให้ได้ค่าความชันเป็น -60 เดซิเบลต่อดีเคด

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


การนำเอาวงจรบัตเตอร์เวิร์ทไปใช้งาน มักจะเป็นการออกแบบวงจรที่ไม่ต้องการค่านิ่งถึงเฟสที่เลื่อนไปอื่นเนื่องมาจากความถี่มากขึ้นนี้เพราะ ณ ตำแหน่งที่ความถี่คัตออฟ ω_c วงจรจะเกิดการเลื่อนเฟสไปมีค่าคงที่เสมอ ตัวอย่างเช่น

วงจรที่มีอัตราการลดลงของ $|A_{CL}|$ เป็น -20 เดซิเบลต่อดีเคด จะมีเฟสเลื่อนไป -45 องศาที่ $\omega = \omega_c$

วงจรที่มีอัตราการลดลงของ $|A_{CL}|$ เป็น -40 เดซิเบลต่อดีเคด จะมีเฟสเลื่อนไป -90 องศาที่ $\omega = \omega_c$

วงจรที่มีอัตราการลดลงของ $|A_{CL}|$ เป็น -60 เดซิเบลต่อดีเคด จะมีเฟสเลื่อนไป -135 องศาที่ $\omega = \omega_c$

จากทั้งหมดนี้อาจกล่าวได้ว่า การเพิ่มขึ้นของความชันทุก ๆ -20 เดซิเบลต่อดีเคด จะทำให้มีมุมเลื่อนไป -45 องศาที่ $\omega = \omega_c$ เสมอ (ค่าของการเลื่อนเฟสนี้วัดจากมุมที่แตกต่างกันของเอาต์พุตเมื่อเทียบกับอินพุต)



2.10.2 การออกแบบบัตเตอร์เวิร์ทฟิลเตอร์

เมื่อเรารู้ความถี่ที่เป็นองค์ประกอบ เราจะสามารถหาค่าความลดทอนของ Passband และ Stopband ได้จากตาราง Attenuation characteristic of Butterworth filters โดยจะทราบค่า Normalize frequency ได้จาก


$$\Omega = \frac{f}{f_p} \quad \text{โดยที่ } f_p = \text{Cut-off frequency}$$

จากนั้นนำค่า f_p ที่ได้มาคำนวณหาค่าของอุปกรณ์ในวงจร Filter โดยดูจากตาราง Butterworth LC Element Values โดยจะสามารถหาค่า Normalize ได้จาก

$$R = R_n Z$$

$$L = \frac{L_n Z}{2\pi f_p}$$

$$C = \frac{C_n}{2\pi f_p Z}$$




Attenuation characteristics for Butterworth filters. (From Anatol I. Zverev, Handbook of Filter Synthesis, John Wiley and Sons, Inc., New York, 1967. By permission of the publishers.)


ภาพที่ 2.27 : Attenuation characteristic of Butterworth filters

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Butterworth LC Element Values*



n	R_1	C_1	L_2	C_3	L_n
2	1.0000	1.4142	1.4142		
	1.1111	1.0353	1.8352		
	1.2500	0.8485	2.1213		
	1.4286	0.6971	2.4387		
	1.6667	0.5657	2.8284		
	2.0000	0.4483	3.3461		
	2.5000	0.3419	4.0951		
	3.3333	0.2447	5.3126		
	5.0000	0.1557	7.7067		
	10.0000	0.0743	14.8138		
Inf.	1.4142	0.7071			
3	1.0000	1.0000	2.0000	1.0000	
	0.9000	0.8082	1.6332	1.5994	
	0.8000	0.8442	1.3840	1.5259	
	0.7000	0.9152	1.1652	2.2774	
	0.6000	1.0225	0.9650	2.7024	
	0.5000	1.1811	0.7789	3.2612	
	0.4000	1.4254	0.6042	4.0642	
	0.3000	1.8380	0.4396	5.3634	
	0.2000	2.6687	0.2842	7.9102	
	0.1000	5.1672	0.1377	15.4554	
Inf.	1.5000	1.3333	0.5000		
4	1.0000	0.7654	1.8478	1.8478	0.7654
	1.1111	0.4657	1.5924	1.7439	1.4690
	1.2500	0.3882	1.6946	1.5110	1.8109
	1.4286	0.3251	1.8618	1.2913	2.1752
	1.6667	0.2690	2.1029	1.0824	2.6131
	2.0000	0.2175	2.4524	0.8826	3.1868
	2.5000	0.1692	2.9858	0.6911	4.0094
	3.3333	0.1237	3.8826	0.5072	5.3381
	5.0000	0.0804	5.6835	0.3307	7.9397
	10.0000	0.0392	11.0942	0.1616	15.6421
Inf.	1.5307	1.5772	1.0824	0.3827	



* Reprinted from A. I. Zverev, *Handbook of Filter Synthesis*, John Wiley and Sons, New York, 1967.

ภาพที่ 2.28 : Butterworth LC Element Values

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 3

การออกแบบ Inverter

3.1 ส่วนประกอบของ Inverter

ประกอบด้วยส่วนของ DC – DC Converter และ DC – AC Converter


DC – DC Converter ประกอบด้วยวงจรอยู่ 4 ภาคคือ

- 1) วงจรควบคุม Pulse width
- 2) วงจรขับ MOSFET
- 3) วงจร Push – pull และหม้อแปลง
- 4) วงจร Output filter

DC – AC Converter ประกอบด้วยวงจรอยู่ 3 ภาคคือ


- 1) วงจรควบคุมการ Switch
- 2) วงจร ขับ MOSFET
- 3) วงจร Low Pass Filter

3.2 วงจรควบคุม Pulse width



ภาพที่ 3.1 วงจรภายในของ TL494 ส่วนควบคุม Pulse width


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



ภาพที่ 3.2 วงจรป้อนแรงดันกระแสตรงให้กับขา Deadtime control

หลักการในการควบคุม Pulse width ที่ใช้ในการทดลองนี้ ใช้ IC สำเร็จรูปเบอร์ TL494 ซึ่งมีการทำงานคือ นำแรงดัน DC ที่ป้อนเข้าทางขา Deadtime control ไปเปรียบเทียบกับคลื่นรูปสามเหลี่ยมที่ได้จาก Oscillator ที่ทำงานที่ความถี่ 35 KHz ซึ่งช่วงของแรงดัน DC ที่นำมาป้อนจะได้ออกมาจากการปรับตัวต้านทานปรับค่าได้ซึ่งตั้งอยู่ภายนอก และมีช่วงของแรงดันตั้งแต่ 0 ถึง 2.5 โวลต์ ทำให้ได้ Duty cycle ตั้งแต่ 0% จนถึง 48%

3.3 วงจรขับ MOSFET



ภาพที่ 3.3 วงจรขับ MOSFET แบบ Totem pole

วงจรขับ MOSFET ที่ใช้งานในวงจรนี้ ใช้รูปแบบของ Totem pole ซึ่งจะทำหน้าที่เป็น Bufferรักษาแรงดันที่ใช้ในการขับ Gate ของ MOSFET ให้เท่ากับแรงดันที่ได้จาก TL494 แต่จะสามารถขับกระแสได้สูงกว่า หรือจะสามารถเรียกได้ว่าเป็น Voltage follower โดยหากกระแสที่ใช้ขับได้จากสมการ

เมื่อกำหนดให้ค่าความจุที่ Gate ของ MOSFET เบอร์ IRF2807 เท่ากับ 3820pF แรงดันในการขับ Gate คือ 12 โวลต์ และกำหนดให้ Rise time และ Fall time ไม่เกิน 5% ของคาบเวลาซึ่งเท่ากับ 1.43µs จะได้


$$I = (3820 \times 10^{-12}) \left(\frac{12}{1.43 \times 10^{-6}} \right)$$

$$I = 32.05 \text{ mA}$$

Transistor ที่เลือกใช้คือคู่ complementary เบอร์ KTC3209 และ KTA1281 ซึ่งสามารถจ่ายกระแสได้สูงถึง 2A เพียงพอต่อการขับ MOSFET 2 ตัว

3.4 วงจร Push – pull และหม้อแปลง

3.4.1 วงจร Push – pull



ภาพที่ 3.4 วงจร Push – pull

วงจรที่ใช้งานในตอนแรกเป็นวงจร Push – pull ธรรมดาทั่วไป โดยใช้ MOSFET ทั้งหมด 4 ตัวแยกทำงานเป็นคู่ เนื่องจากต้องการความสามารถในการรับกระแสกระชาก และค่าความต้านทานขณะนำกระแสเต็มที่ ซึ่ง MOSFET เบอร์ที่ใช้งานนี้จะมีค่าความต้านทานขณะนำกระแสเต็มที่ 13mΩ เมื่อนำมาขนานกัน จะทำให้มีความต้านทาน 6.5mΩ จะมีผลทำให้สูญเสียพลังงานลดลงครึ่งหนึ่งจากสมการ

$$P = I^2R$$

แต่จากวงจรข้างต้นจะไม่สามารถใช้ในการออกแบบวงจรที่ให้พลังงานสูงได้ เนื่องจากวงจรที่ให้พลังงานสูงจะต้องมีหม้อแปลงขนาดใหญ่ ซึ่งก็หมายความว่าค่า Inductance ของหม้อแปลงจะมีค่ามากไปด้วย จะทำให้เกิดแรงดันชั่วขณะ หรือ Spike ขึ้น เช่นวงจรในภาพ ถูกกำหนดให้ทำงานที่ 300W หม้อแปลงมีค่า Inductance ประมาณ 24µH กำหนดขนาดของ magnetizing current


ให้ไม่เกิน 1 ใน 3 ของกระแสที่วงจรถ่ายใช้ขั้วพลังงานซึ่งก็คือประมาณ 10A และเวลาในการหยุดนำกระแส 1.43 μ s จะได้

$$V = L \frac{\Delta I}{\Delta t}$$

$$V = (24 \times 10^{-6}) \left(\frac{10}{1.43 \times 10^{-6}} \right)$$

$$V = 167.88 \quad V$$


จะเห็นว่าแรงดันที่เกิดจากการคายพลังงานของขดลวดของหม้อแปลงมีค่าสูงมาก ทำให้ไม่สามารถหา MOSFET ที่สามารถรับกระแส และแรงดันได้ เนื่องจากถ้า MOSFET สามารถรับกระแสสูงได้ ก็จะทนแรงดันได้ต่ำ และถ้ารับแรงดันได้สูง ก็จะรับกระแสได้ต่ำ และจะมีความต้านทานขณะนำกระแสเต็มที่สูง ซึ่งก็หมายถึงการสูญเสียพลังงานที่มากขึ้น



ภาพที่ 3.5 วงจร Push – pull ที่มี Snubber

จากปัญหาข้างต้น จึงต้องเลือก MOSFET ที่สามารถรับกระแสได้สูง และความต้านทานขณะนำกระแสเต็มที่ต่ำ ส่วนแรงดัน Spike จะต้องใช้วงจร Snubber เข้าช่วย จึงทดลองใส่ Snubber คร่อม MOSFET ทีละ 100nF แล้วสังเกตผลของ Spike จนได้ข้อสรุปว่าใส่ Snubber ข้างละ 500nF จะทำให้ Spike ที่เกิดขึ้นลดลงเหลือ 57.6V ที่ 300W เหลือ 43V ที่ 100W และ 25V ที่ 25W

3.5 วงจร Output filter



ภาพที่ 3.6 Output filter

จากหม้อแปลงจะได้แรงดัน AC แบบ PWM ที่ 400V ต้องนำมาจัดเรียงกระแสโดยการใช Bridge rectifier ซึ่ง Diode ที่ใช้ ต้องสามารถตอบสนองความถี่สูงได้ ซึ่งที่เลือกใช้คือเบอร์ RHRP1820ซึ่งเป็น Hyperfast recovery สามารถตอบสนองได้ภายใน 55ns ซึ่งถ้าเทียบกับคาบเวลา จะเป็นแค่ 0.38%ซึ่งถือว่าน้อยมาก และ Diode นี้สามารถทนแรงดันได้ถึง 1200V เพียงพอสำหรับการใช้งาน

Inductor จะสามารถหาได้โดยเริ่มจากการหาช่วงเวลา t_{off} ของคาบ

$$t_{off} = \frac{1 - \left(\frac{E_{out}}{E_{in}}\right)}{2f}$$

$$t_{off} = \frac{1 - \left(\frac{311}{400}\right)}{2 \times 70 \times 10^3}$$

$$t_{off} = 1.5 \times 10^{-6}$$

จากนั้นจะนำค่า t_{off} ไปคำนวณต่อ

$$L = \frac{E_{out} t_{off}}{0.25 I_{out}}$$

$$L = \frac{311 \times 1.5 \times 10^{-6}}{0.25 \times 2}$$

$$L = 933 \quad \mu\text{H}$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากนั้นจะคำนวณหา Capacitor จาก

$$C_{out} = \frac{\Delta I_{out}}{8f\Delta V_{out}}$$

$$C_{out} = \frac{2}{8 \times 70 \times 10^3 \times 0.5}$$

$$C_{out} = 7.14 \quad \mu F$$

3.6. วงจรควบคุมการ สวิตช์

ในส่วนของ Controller ใช้ Microcontroller MCS-51 ที่มีความถี่ 24 MHz ซึ่งทำหน้าที่สร้างชุดของ Pulse ซึ่งมีความถี่ 20 KHz โดยกำหนดให้ความกว้างของ Pulse แปรเปลี่ยนตามค่า Sine จนครบ 360° เพื่อสร้างคลื่น Sine 50 Hz โดยการคำนวณหาว่าในหนึ่งลูกคลื่น Sine จะมี Pulse อยู่ที่ Pulse

$$\text{Number of Pulses} = \frac{\text{PWM Switching frequency}}{\text{Filtered frequency}}$$

$$\text{Number of Pulses} = \frac{20\text{KHz}}{50\text{Hz}} = 400 \text{ Pulses}$$

จากนั้น เมื่อรู้จำนวนของ Pulse ก็นำมาหาต่อว่าหนึ่ง Pulse ใช้กี่องศาโดย

$$\text{Degrees per pulse} = \frac{360^\circ}{\text{Pulses}}$$

$$\text{Degrees per pulse} = \frac{360^\circ}{400} = 0.9 \text{ Degrees}$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เราทราบแล้วว่าต้องสร้าง Pulse ทั้งหมด 400 Pulses และแต่ละลูกจะมีความต่างกัน 0.9 องศา จากนั้นนำไปคำนวณหา Duty ratio โดยสมการ

$$\text{Duty ratio} = \sin(0.9X) \quad ; \quad X = [0,400]$$

หาจำนวน Machine cycle จากสมการ

$$\text{Machine cycles} = \frac{\text{CPU Clock}}{\text{Clocks in 1 machine cycle} \times \text{Switching frequency}}$$

$$\text{Machine cycles} = \frac{24 \text{ MHz}}{12 \times 20 \text{ KHz}} = 100 \text{ Cycles}$$

จากนั้นจะได้จำนวน Machine cycles ที่ต้อง on ในหนึ่ง Pulse จากสมการ


$$\text{"ON" Machine cycles} = \text{Duty ratio} \times \text{Machine cycles}$$

และ Pulse ที่ off

$$\text{"OFF" Machine cycles} = \text{Machine cycles} - \text{"ON" Machine cycle}$$

การเลือก RC สำหรับการ AUTO RESET เมื่อเริ่มมีไฟเข้าสู่ Microcontroller เราจะต้องวงจรดังรูป

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



ภาพที่ 3.7 รูปวงจร Auto Reset ของ Microcontroller

ขา RST จะทำการ Reset Microcontroller เมื่อมี Logic เป็น “1” ขณะเริ่มต้น C (1uF) จะไม่มีประจุทำให้กระแสไหลผ่าน R (10K) จะทำให้มี Logic ที่ขา RST เป็น “1” และจะค่อยๆ ชาร์จ C จนเมื่อ C มีประจุเต็ม กระแสจะหยุดไหลทำให้ Logic ที่ขา RST เป็น “0” จะทำให้ Microcontroller เริ่มทำงาน เราสามารถประมาณเวลาที่ Micro จะเริ่มทำงานหลังจากป้อนไฟเป็นเวลา $T = RC$ ซึ่งเราเลือก $R = 10K$ และ $C = 1\mu F$ จะได้ $T = 10^4 \times 10^{-6} = 0.1$ วินาที

3.7. วงจรขับ MOSFET

ในส่วนวงจรขับ MOSFET ซึ่งต่อกันอยู่เป็น H-Bridge จะต้องมีการขับ MOSFET ในส่วน Top drive ซึ่งไม่สามารถขับได้โดยวิธีปกติ จึงต้องใช้ IC ขับเบอร์ IR2110 โดยจะใช้วิธีการ Bootstrap เพื่อขับ Gate ของ MOSFET ตัว Top drive

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.8. Low Pass Filter

Filter ส่วนนี้เป็นส่วนที่ทำหน้าที่ในการกรองความถี่ในการ Switch ที่ 20 KHz ออกจากความถี่ 50 Hz โดยใช้ Filter ชนิด Butterworth 4th order หาค่าความลดทอนของ Passband และ Stopband จากตาราง Attenuation characteristic of Butterworth filters จะได้

$$f_p = 9.5\text{KHz}$$

$$20\text{ KHz} : \quad \Omega = 2.10 \quad \text{Stopband attenuation} = 25\text{ dB}$$


$$50\text{ Hz} : \quad \Omega = 5.2\text{m} \quad \text{Passband attenuation} \rightarrow 0\text{ dB}$$

$$L1 = 4.2\text{ mH}$$

$$C1 = 165\text{ nF}$$

$$L2 = 2.9\text{ mH}$$

$$C2 = 40\text{ nF}$$



บทที่ 4


วงจรและรายการอุปกรณ์

4.1 วงจรควบคุมการทำงานของสวิทช์

ชนิดรายการอุปกรณ์		จำนวน
IC	TL494	1
Diode	RGP10M	1
Resistor	5 K Ω	2
	10 K Ω	1
	18 K Ω	1
	VR10 K Ω	1
	Capacitor	10 nF
	100 nF	1
	470 μ F	1



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




ภาพที่ 4.1 วงจรควบคุมการหมุนของมอเตอร์โดยใช้ IC TL494

4.2 Power Circuit

ชนิดรายการอุปกรณ์		จำนวน
Transistor	KTC3209	2
	KTA1281	2
	IRF2807	2
Transformer	6H20 Ferrite Core	1
Diode	RHRP8120	4
Resistor	1 Ω	4
	10 Ω	4
Inductor	150 μ H	1
Capacitance	100 nF	10
	100 μ F	1
	880 μ F	1



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



ภาพที่ 4.2 Power Circuit

4.3 วงจร DC to AC Converter

ชนิดรายการอุปกรณ์

จำนวน

IC	AT89C52	1
	CD4050	1
	IR2110	2
	7805	1
Diode	1N4007	1
	RGP10M	2
Resistor	10K Ω	1
	10 Ω	4
Capacitor	30 pF	2
	100 nF	4
	1 uF	1
	100 uF	3
	100 nF (Poly)	2
	47 nF (Poly)	1
Inductor	2.9 mH	1
	4.2 mH	1
XTAL	24MHz	1

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


บทที่ 5

การทดสอบประสิทธิภาพ



ภาพที่ 5.1 การทดลอง

การทดลองเพื่อลด Spike ของวงจร DC – DC Converter ทดลองโดยการศึกษาค่าผลของการใส่ Snubber ที่ 25W, 100W และ 300W ได้ผลดังนี้



ภาพที่ 5.2 วงจรที่ใช้ทดลอง

ภาพที่ 5.3 โหลดที่ใช้ในการทดลอง




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

5.1 ผลการทดลองที่ 25W


เงื่อนไขการทดลอง

1. ใช้ MOSFET ข้างละ 1 ตัว
2. ติด Heatsink ที่มีพื้นที่ 62.75 cm²
3. แรงดัน Output รักษาไว้ที่ 220V คงที่

ตารางที่ 5.1 ผลของการใส่ Snubber ที่ 25W

Snubber attached (each side)	Approx V_{DS} Spike Voltage	Temperature at 5 minutes	Waveform 20V/Div
0	30V	Over 100	
100nF	40V	75	
200nF	30V	55	

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



จะเห็นว่าเมื่อใส่ Snubber แล้ว Spike จะมีค่าลดลง เช่นเดียวกับอุณหภูมิ จนกระทั่ง Snubber ที่ 300nF การลดของ Spike และอุณหภูมิ จะเริ่มคงที่ จึงใส่ Snubber ไว้แค่ 500nF


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

5.2 การทดลองใส่ Snubber ที่ 100W

เงื่อนไขการทดลอง

1. ใช้ MOSFET ข้างละ 1 ตัว
2. ติด Heatsink ที่มีพื้นที่ 62.75 cm^2
3. แรงดันเอาต์พุต ที่ 220.0V 100W
4. หยุดทดลองเมื่ออุณหภูมิหม้อแปลงถึง 75 องศาเซลเซียส

ตารางที่ 5.2 ผลของการใส่ Snubber ที่ 100W

Snubber attached (each side)	Approx V_{DS} Spike Voltage	Waveform 10V Div
500nF	43.5V	


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

5.3 การทดลองใส่ Snubber ที่ 300W

เงื่อนไขการทดลอง

1. ใช้ MOSFET ข้างละ 1 ตัว
2. ติด Heatsink ที่มีพื้นที่ 62.75 cm²
3. แรงดันเอาต์พุต ที่ 220.0V 100W
4. หดชุดทดลองเมื่ออุณหภูมิหม้อแปลงถึง 75 องศาเซลเซียส

ตารางที่ 5.3 ผลของการใส่ Snubber ที่ 300W

Snubber attached (each side)	Approx V_{DS} Spike Voltage	Waveform 10V Div
500nF	57.6V	

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

5.4 กราฟของสัญญาณเอาต์พุตที่โหลดค่าต่างๆ


เงื่อนไขการทดลอง

1. แรงดันเอาต์พุตที่รักษาไว้ที่ 220V คงที่
2. ทำการเปลี่ยนแปลงโหลดค่าต่างๆ
3. บันทึกสัญญาณเอาต์พุตที่โหลดค่าต่างๆ

ตารางที่ 5.4 กราฟของสัญญาณที่โหลดค่าต่างๆ

โหลดค่าต่างๆ (Watts)	กราฟของสัญญาณ V_{OUT}
0	
100	

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

5.5 การทดสอบประสิทธิภาพของวงจร (Efficiency)

เงื่อนไขการทดลอง

1. แรงดันเอาต์พุตรักษาไว้ที่ 220V คงที่
2. ทำการเปลี่ยนแปลงโหลดค่าต่างๆ
3. บันทึกค่ากระแส และแรงดัน ทั้งทางด้านอินพุตและเอาต์พุต

$$\text{Efficiency (Eff)} = \frac{P_{out}}{P_{in}} \times 100\%$$

$$\text{Percent of Load Regulation} = \frac{(V_{NO\,LOAD} - V_{FULL\,LOAD})}{V_{FULL\,LOAD}} \times 100 \%$$

ตารางที่ 5.5 ประสิทธิภาพของวงจรที่โหลดค่าต่างๆ

Load(W)	I _{in} (A)	V _{in} (V)	I _{out} (A)	V _{out} (V)	P _{in} (w)	P _{out} (w)	Eff(%)
0	1.02	12.17	0.00	225	12.45	0.00	0.00
100	13.40	11.60	0.46	223	155.44	103.25	66.42
200	21.00	11.58	0.95	219	243.18	208.05	85.55
300	27.60	11.55	1.43	217	318.78	310.31	97.34

Percent of Load Regulation

$$\text{At } 100 \text{ W} = 0.90 \%$$

$$\text{At } 200 \text{ W} = 2.74 \%$$

$$\text{At } 300 \text{ W} = 3.69 \%$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 6

สรุปและวิเคราะห์ผลการทดลอง


6.1 สรุปผลการทดลอง

จากการทดลอง ทำให้ทราบถึงความแตกต่างระหว่าง Forward converter ที่ไม่มี และมีหม้อแปลง โดย converter ที่ไม่มีหม้อแปลงจะมี Spike หรือแรงดันที่เกิดจากการคายพลังงานของขดลวดหม้อแปลงขึ้น ซึ่งเป็นปัญหาในการเลือกใช้ MOSFET มาก เพราะ MOSFET ที่สามารถรับกระแสได้สูง จะไม่สามารถทนแรงดันได้สูง ซึ่งจะไม่สามารถทนต่อ Spike ได้ จึงต้องหาวิธีแก้ไขโดยการใช้ Snubber ซึ่งจากการทดลอง จะได้ค่า Snubber ที่เหมาะสมที่ 500nF ซึ่งจะสามารถลด Spike และอุณหภูมิของ MOSFET ได้ด้วย และที่ 300W จะมี Spike เท่ากับ 57.6V จากข้อมูลของ MOSFET ที่ใช้สามารถทนได้ 75 V เพียงพอต่อการใช้งาน แต่ยังไม่เป็นที่น่าพอใจ เพราะใกล้เคียงกับค่าสูงสุดที่รับได้เกินไป

จากการทดลองวัดประสิทธิภาพของวงจรอินเวอร์เตอร์ที่ออกแบบจะเห็นได้ว่า เมื่อมีการโหลดสัญญาณมากขึ้นจะทำให้รูปของสัญญาณมีความผิดเพี้ยนไปจากสัญญาณไซน์มากขึ้น ซึ่งจากการคำนวณหาโหลดเรกกูเลชัน โหลดเรกกูเลชันจะสูงขึ้นเมื่อมีการโหลดมากขึ้น และเมื่อทำการทดลองประสิทธิภาพของวงจร (Efficiency) จะเห็นว่าประสิทธิภาพของวงจรจะมีค่าสูงเมื่อมีการโหลดมากขึ้น

6.2 ปัญหาที่เกิดขึ้น และทางแก้ไข

ปัญหาในการทดลองส่วนใหญ่เกิดมาจากกระแสกระชากในการ Switch ของวงจร ทำให้เกิดการรบกวนส่วนของวงจรควบคุม จึงต้องออกแบบวงจรเพื่อแก้ปัญหานี้ โดยการใช้ Diode และ Capacitor ที่มีค่ามากพอ และ ESR ต่ำ



ภาพที่ 6.1 การแก้ปัญหากระแสกระชากรบกวนวงจรควบคุม

หนังสืออ้างอิง

1. พลพวง ผดุงกุล, “อิเล็กทรอนิกส์กำลัง 1”, 222หน้า
- 2 วรพงษ์ กรแก้ววัฒนกุล, ชัยวัฒน์ ลิ้มพรจิตรวิไล, “เรียนรู้และปฏิบัติการไมโครคอนโทรลเลอร์ MCS – 51 ฉบับ AT89C5X/AT89SXXX”, บริษัท อินโทเวคฟ เอ็กเพอริเมต์ จำกัด, 455 หน้า, 2521
3. George Chryssis, “High –frequency switching power supplies : Theory and design ”, McGraw-Hill, 286p, 1989.
4. Abraham I. Pressman, “Switching power supply design”, McGraw-Hill, 541p, 1992.
5. Sanjaya Maniktala, “Switching power supply design & optimization”, McGraw-Hill, 395p, 2004.



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Standard material characteristics (Power material)

Property	Symbol	Condition	Unit	6H10	6H20	6H40	6H41	6H42	7H10	7H20	
AC initial permeability	μ_i	0.1 MHz	—	2500	2300	2400	2500	3400	1500	1000	
Saturation magnetic flux density	Bs (1000 A/m)	23 °C	mT	510	510	530	530	530	480	480	
		100 °C		390	390	430	430	430	380	380	
Residual magnetic flux density	Br	23 °C	mT	110	130	110	110	110	150	130	
Coercivity	Hc	23 °C	A/m	13	13	10	10	10	30	25	
Relative loss factor	$\tan\delta/\mu_i$	0.1 MHz	$\times 10^{-6}$	<5	<5	<3	<3	<3	<5	<4	
Core loss	200 mT	25 kHz	23 °C	kW/m ³	—	—	90	75	60	—	—
			40 °C		—	—	75	60	50	—	—
			60 °C		65	80	60	50	40	—	—
			80 °C		55	65	50	40	45	—	—
		100 °C	80	55	40	45	55	—	—		
		100 kHz	23 °C	kW/m ³	—	—	650	550	450	—	—
			40 °C		—	—	550	450	350	—	—
			60 °C		450	550	450	350	300	—	—
	80 °C		400		450	350	300	325	—	—	
	100 °C	500	400	300	325	375	—	—			
	50 mT	500 kHz	60 °C	kW/m ³	—	—	—	—	—	100	50
			80 °C		—	—	—	—	—	80	40
			100 °C		—	—	—	—	—	100	50
		1 MHz	60 °C	kW/m ³	—	—	—	—	—	400	200
80 °C			—		—	—	—	—	400	200	
100 °C			—		—	—	—	—	500	250	
Temperature coefficient	$\alpha_{\mu r}$	20 °C ~ 80 °C	$\times 10^{-6}$	8	8	8	8	8	8		
Curie temperature	Tc	—	°C	>200	>200	>200	>200	>200	>200	>200	
Resistivity	ρ	—	$\Omega \cdot m$	3	3	2	2	2	5	5	
Apparent density	d	—	$\times 10^3 \text{ kg/m}^3$	4.8	4.8	4.9	4.9	4.9	4.8	4.8	

Standard material 6H Series

6H series are FDK's standard power material with low core loss and high saturation flux density, and are suitable for wide range of transformers and choke coils for switching power supply.


6H20 is standard material with superb characteristics and high cost performance. 6H10 has higher permeability than 6H20 in room temperature, and is suitable for ungapped cores for FF type transformers.

In addition to above, FDK has developed new materials with lower core loss and higher magnetic flux density, which satisfies latest requirements of digital and mobile electronics.

Core loss of new 6H40 material is around 25 % lower than that of standard 6H20, and is suitable for transformers and choke coils for flat, low profile power supplies and AC/DC adaptors of electronic equipments (such as notebook PCs), which strictly require low temperature rise.

For transformers and choke coils of mobile electronic equipments, FDK has developed 6H41 material (bottom temperature of core loss curve 80 °C) and 6H42 (bottom temperature 50 °C), which enables low operation temperature of transformers. (This is key point for mobile equipments, which have frequent contact with human body.)

● μ_i vs. Freq.



เอกสารนี้เป็นเอกสารของบริษัทฯ ห้ามนำออกนอกระบบโดยไม่ได้รับอนุญาต
 ไม่ควรนำข้อมูลนี้ไปใช้โดยไม่ได้รับอนุญาตจากผู้ขาย
 ข้อมูลนี้เป็นข้อมูลเบื้องต้นเท่านั้น ข้อมูลจริงอาจแตกต่างกันไป



TL494


SWITCHMODE™ Pulse Width Modulation Control Circuit

The TL494 is a fixed frequency, pulse width modulation control circuit designed primarily for SWITCHMODE power supply control.

- Complete Pulse Width Modulation Control Circuitry
- On-Chip Oscillator with Master or Slave Operation
- On-Chip Error Amplifiers
- On-Chip 5.0 V Reference
- Adjustable Deadtime Control
- Uncommitted Output Transistors Rated to 500 mA Source or Sink
- Output Control for Push-Pull or Single-Ended Operation
- Undervoltage Lockout

SWITCHMODE PULSE WIDTH MODULATION CONTROL CIRCUIT

SEMICONDUCTOR TECHNICAL DATA



D SUFFIX
PLASTIC PACKAGE
CASE 751B
(SO-16)




N SUFFIX
PLASTIC PACKAGE
CASE 648

MAXIMUM RATINGS (Full operating ambient temperature range applies, unless otherwise noted.)

Rating	Symbol	TL494C	TL494I	Unit
Power Supply Voltage	V _{CC}	42		V
Collector Output Voltage	V _{C1} , V _{C2}	42		V
Collector Output Current (Each transistor) (Note 1)	I _{C1} , I _{C2}	500		mA
Amplifier Input Voltage Range	V _{IR}	-0.3 to +42		V
Power Dissipation @ T _A ≤ 45°C	P _D	1000		mW
Thermal Resistance, Junction-to-Ambient	R _{θJA}	80		°C/W
Operating Junction Temperature	T _J	125		°C
Storage Temperature Range	T _{stg}	-55 to +125		°C
Operating Ambient Temperature Range TL494C TL494I	T _A	0 to +70 -25 to +85		°C
Derating Ambient Temperature	T _A	45		°C

NOTE: 1. Maximum thermal limits must be observed.

PIN CONNECTIONS



ORDERING INFORMATION

Device	Operating Temperature Range	Package
TL494CD	T _A = 0° to +70°C	SO-16
TL494CN		Plastic
TL494IN	T _A = -25° to +85°C	Plastic

TL494

RECOMMENDED OPERATING CONDITIONS

Characteristics	Symbol	Min	Typ	Max	Unit
Power Supply Voltage	V _{CC}	7.0	15	40	V
Collector Output Voltage	V _{C1} , V _{C2}	–	30	40	V
Collector Output Current (Each transistor)	I _{C1} , I _{C2}	–	–	200	mA
Amplified Input Voltage	V _{in}	–0.3	–	V _{CC} – 2.0	V
Current Into Feedback Terminal	I _{fb}	–	–	0.3	mA
Reference Output Current	I _{ref}	–	–	10	mA
Timing Resistor	R _T	1.8	30	500	kΩ
Timing Capacitor	C _T	0.0047	0.001	10	μF
Oscillator Frequency	f _{osc}	1.0	40	200	kHz

ELECTRICAL CHARACTERISTICS (V_{CC} = 15 V, C_T = 0.01 μF, R_T = 12 kΩ, unless otherwise noted.)

For typical values T_A = 25°C, for min/max values T_A is the operating ambient temperature range that applies, unless otherwise noted.

Characteristics	Symbol	Min	Typ	Max	Unit
-----------------	--------	-----	-----	-----	------

REFERENCE SECTION

Reference Voltage (I _O = 1.0 mA)	V _{ref}	4.75	5.0	5.25	V
Line Regulation (V _{CC} = 7.0 V to 40 V)	Reg _{line}	–	2.0	25	mV
Load Regulation (I _O = 1.0 mA to 10 mA)	Reg _{load}	–	3.0	15	mV
Short Circuit Output Current (V _{ref} = 0 V)	I _{SC}	15	35	75	mA

OUTPUT SECTION

Collector Off-State Current (V _{CC} = 40 V, V _{CE} = 40 V)	I _{C(off)}	–	2.0	100	μA
Emitter Off-State Current (V _{CC} = 40 V, V _C = 40 V, V _E = 0 V)	I _{E(off)}	–	–	–100	μA
Collector–Emitter Saturation Voltage (Note 2) Common–Emitter (V _E = 0 V, I _C = 200 mA) Emitter–Follower (V _C = 15 V, I _E = –200 mA)	V _{sat(C)} V _{sat(E)}	– –	1.1 1.5	1.3 2.5	V
Output Control Pin Current Low State (V _{OC} ≤ 0.4 V) High State (V _{OC} = V _{ref})	I _{OCL} I _{OCH}	– –	10 0.2	– 3.5	μA mA
Output Voltage Rise Time Common–Emitter (See Figure 12) Emitter–Follower (See Figure 13)	t _r	– –	100 100	200 200	ns
Output Voltage Fall Time Common–Emitter (See Figure 12) Emitter–Follower (See Figure 13)	t _f	– –	25 40	100 100	ns

NOTE: 2. Low duty cycle pulse techniques are used during test to maintain junction temperature as close to ambient temperature as possible.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

TL494

ELECTRICAL CHARACTERISTICS ($V_{CC} = 15\text{ V}$, $C_T = 0.01\ \mu\text{F}$, $R_T = 12\ \text{k}\Omega$, unless otherwise noted.)

For typical values $T_A = 25^\circ\text{C}$, for min/max values T_A is the operating ambient temperature range that applies, unless otherwise noted.

Characteristics	Symbol	Min	Typ	Max	Unit
-----------------	--------	-----	-----	-----	------

ERROR AMPLIFIER SECTION

Input Offset Voltage (V_O (Pin 3) = 2.5 V)	V_{IO}	–	2.0	10	mV
Input Offset Current (V_O (Pin 3) = 2.5 V)	I_{IO}	–	5.0	250	nA
Input Bias Current (V_O (Pin 3) = 2.5 V)	I_{IB}	–	–0.1	–1.0	μA
Input Common Mode Voltage Range ($V_{CC} = 40\text{ V}$, $T_A = 25^\circ\text{C}$)	V_{ICR}	–0.3 to $V_{CC} - 2.0$			V
Open Loop Voltage Gain ($\Delta V_O = 3.0\text{ V}$, $V_O = 0.5\text{ V}$ to 3.5 V , $R_L = 2.0\ \text{k}\Omega$)	A_{VOL}	70	95	–	dB
Unity-Gain Crossover Frequency ($V_O = 0.5\text{ V}$ to 3.5 V , $R_L = 2.0\ \text{k}\Omega$)	f_{C-}	–	350	–	kHz
Phase Margin at Unity-Gain ($V_O = 0.5\text{ V}$ to 3.5 V , $R_L = 2.0\ \text{k}\Omega$)	ϕ_m	–	65	–	deg.
Common Mode Rejection Ratio ($V_{CC} = 40\text{ V}$)	CMRR	65	90	–	dB
Power Supply Rejection Ratio ($\Delta V_{CC} = 33\text{ V}$, $V_O = 2.5\text{ V}$, $R_L = 2.0\ \text{k}\Omega$)	PSRR	–	100	–	dB
Output Sink Current (V_O (Pin 3) = 0.7 V)	I_{O-}	0.3	0.7	–	mA
Output Source Current (V_O (Pin 3) = 3.5 V)	I_{O+}	2.0	–4.0	–	mA

PWM COMPARATOR SECTION (Test Circuit Figure 11)

Input Threshold Voltage (Zero Duty Cycle)	V_{TH}	–	2.5	4.5	V
Input Sink Current ($V_{Pin 3} = 0.7\text{ V}$)	I_{I-}	0.3	0.7	–	mA

DEADTIME CONTROL SECTION (Test Circuit Figure 11)

Input Bias Current (Pin 4) ($V_{Pin 4} = 0\text{ V}$ to 5.25 V)	I_{IB} (DT)	–	–2.0	–10	μA
Maximum Duty Cycle, Each Output, Push-Pull Mode ($V_{Pin 4} = 0\text{ V}$, $C_T = 0.01\ \mu\text{F}$, $R_T = 12\ \text{k}\Omega$) ($V_{Pin 4} = 0\text{ V}$, $C_T = 0.001\ \mu\text{F}$, $R_T = 30\ \text{k}\Omega$)	DC_{max}	45	48	50	%
		–	45	50	
Input Threshold Voltage (Pin 4) (Zero Duty Cycle) (Maximum Duty Cycle)	V_{th}	–	2.8	3.3	V
		0	–	–	

OSCILLATOR SECTION

Frequency ($C_T = 0.001\ \mu\text{F}$, $R_T = 30\ \text{k}\Omega$)	f_{osc}	–	40	–	kHz
Standard Deviation of Frequency* ($C_T = 0.001\ \mu\text{F}$, $R_T = 30\ \text{k}\Omega$)	$\sigma_{f_{osc}}$	–	3.0	–	%
Frequency Change with Voltage ($V_{CC} = 7.0\text{ V}$ to 40 V , $T_A = 25^\circ\text{C}$)	Δf_{osc} (ΔV)	–	0.1	–	%
Frequency Change with Temperature ($\Delta T_A = T_{low}$ to T_{high}) ($C_T = 0.01\ \mu\text{F}$, $R_T = 12\ \text{k}\Omega$)	Δf_{osc} (ΔT)	–	–	12	%

UNDERVOLTAGE LOCKOUT SECTION

Turn-On Threshold (V_{CC} increasing, $I_{ref} = 1.0\ \text{mA}$)	V_{th}	5.5	6.43	7.0	V
---	----------	-----	------	-----	---

TOTAL DEVICE


Standby Supply Current (Pin 6 at V_{ref} , All other inputs and outputs open) ($V_{CC} = 15\text{ V}$) ($V_{CC} = 40\text{ V}$)	I_{CC}	–	5.5	10	mA
		–	7.0	15	
Average Supply Current ($C_T = 0.01\ \mu\text{F}$, $R_T = 12\ \text{k}\Omega$, $V_{Pin 4} = 2.0\text{ V}$) ($V_{CC} = 15\text{ V}$) (See Figure 12)		–	7.0	–	mA

* Standard deviation is a measure of the statistical distribution about the mean as derived from the formula, $\sigma = \sqrt{\frac{\sum_{n=1}^N (X_n - \bar{X})^2}{N - 1}}$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า


TL494

Figure 1. Representative Block Diagram



This device contains 46 active transistors.

Figure 2. Timing Diagram



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

TL494

APPLICATIONS INFORMATION

Description

The TL494 is a fixed-frequency pulse width modulation control circuit, incorporating the primary building blocks required for the control of a switching power supply. (See Figure 1.) An internal-linear sawtooth oscillator is frequency-programmable by two external components, R_T and C_T . The approximate oscillator frequency is determined by:

$$f_{osc} \approx \frac{1.1}{R_T \cdot C_T}$$

For more information refer to Figure 3.

Output pulse width modulation is accomplished by comparison of the positive sawtooth waveform across capacitor C_T to either of two control signals. The NOR gates, which drive output transistors Q1 and Q2, are enabled only when the flip-flop clock-input line is in its low state. This happens only during that portion of time when the sawtooth voltage is greater than the control signals. Therefore, an increase in control-signal amplitude causes a corresponding linear decrease of output pulse width. (Refer to the Timing Diagram shown in Figure 2.)

The control signals are external inputs that can be fed into the deadtime control, the error amplifier inputs, or the feedback input. The deadtime control comparator has an effective 120 mV input offset which limits the minimum output deadtime to approximately the first 4% of the sawtooth-cycle time. This would result in a maximum duty cycle on a given output of 96% with the output control grounded, and 48% with it connected to the reference line. Additional deadtime may be imposed on the output by setting the deadtime-control input to a fixed voltage, ranging between 0 V to 3.3 V.

Functional Table

Input/Output Controls	Output Function	$\frac{f_{out}}{f_{osc}} =$
Grounded	Single-ended PWM @ Q1 and Q2	1.0
@ V_{ref}	Push-pull Operation	0.5

The pulse width modulator comparator provides a means for the error amplifiers to adjust the output pulse width from the maximum percent on-time, established by the deadtime control input, down to zero, as the voltage at the feedback pin varies from 0.5 V to 3.5 V. Both error amplifiers have a common mode input range from -0.3 V to $(V_{CC} - 2V)$, and

may be used to sense power-supply output voltage and current. The error-amplifier outputs are active high and are ORed together at the noninverting input of the pulse-width modulator comparator. With this configuration, the amplifier that demands minimum output on time, dominates control of the loop.

When capacitor C_T is discharged, a positive pulse is generated on the output of the deadtime comparator, which clocks the pulse-steering flip-flop and inhibits the output transistors, Q1 and Q2. With the output-control connected to the reference line, the pulse-steering flip-flop directs the modulated pulses to each of the two output transistors alternately for push-pull operation. The output frequency is equal to half that of the oscillator. Output drive can also be taken from Q1 or Q2, when single-ended operation with a maximum on-time of less than 50% is required. This is desirable when the output transformer has a ringback winding with a catch diode used for snubbing. When higher output-drive currents are required for single-ended operation, Q1 and Q2 may be connected in parallel, and the output-mode pin must be tied to ground to disable the flip-flop. The output frequency will now be equal to that of the oscillator.

The TL494 has an internal 5.0 V reference capable of sourcing up to 10 mA of load current for external bias circuits. The reference has an internal accuracy of $\pm 5.0\%$ with a typical thermal drift of less than 50 mV over an operating temperature range of 0° to 70°C.

Figure 3. Oscillator Frequency versus Timing Resistance




Figure 4. Open Loop Voltage Gain and Phase versus Frequency




Figure 5. Percent Deadtime versus Oscillator Frequency




Figure 6. Percent Duty Cycle versus Deadtime Control Voltage




Figure 7. Emitter-Follower Configuration Output Saturation Voltage versus Emitter Current




Figure 8. Common-Emitter Configuration Output Saturation Voltage versus Collector Current






Figure 9. Standby Supply Current versus Supply Voltage



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

- Advanced Process Technology
- Ultra Low On-Resistance
- Dynamic dv/dt Rating
- 175°C Operating Temperature
- Fast Switching
- Fully Avalanche Rated



$V_{DS} = 100V$
 $R_{DS(on)} = 23m\Omega$
 $I_D = 57A$

Description

Advanced HEXFET® Power MOSFETs from International Rectifier utilize advanced processing techniques to achieve extremely low on-resistance per silicon area. This benefit, combined with the fast switching speed and ruggedized device design that HEXFET power MOSFETs are well known for, provides the designer with an extremely efficient and reliable device for use in a wide variety of applications.

The TO-220 package is universally preferred for all commercial-industrial applications at power dissipation levels to approximately 50 watts. The low thermal resistance and low package cost of the TO-220 contribute to its wide acceptance throughout the industry.



TO-220AB


Absolute Maximum Ratings

	Parameter	Max.	Units
$I_D @ T_C = 25^\circ C$	Continuous Drain Current, $V_{GS} @ 10V$	57	A
$I_D @ T_C = 100^\circ C$	Continuous Drain Current, $V_{GS} @ 10V$	40	
I_{DM}	Pulsed Drain Current ①	230	
$P_D @ T_C = 25^\circ C$	Power Dissipation	200	W
	Linear Derating Factor	1.3	W/°C
V_{GS}	Gate-to-Source Voltage	± 20	V
I_{AR}	Avalanche Current ②	28	A
E_{AR}	Repetitive Avalanche Energy ②	20	mJ
dv/dt	Peak Diode Recovery dv/dt ③	5.8	V/ns
T_J	Operating Junction and	-55 to + 175	°C
T_{STG}	Storage Temperature Range		
	Soldering Temperature, for 10 seconds		
	Mounting torque, 6-32 or M3 screw	10 lbf•in (1.1N•m)	

Thermal Resistance

	Parameter	Typ.	Max.	Units
$R_{\theta JC}$	Junction-to-Case	—	0.75	°C/W
$R_{\theta CS}$	Case-to-Sink, Flat, Greased Surface	0.50	—	
$R_{\theta JA}$	Junction-to-Ambient	—	62	

Electrical Characteristics @ $T_J = 25^\circ\text{C}$ (unless otherwise specified)

	Parameter	Min.	Typ.	Max.	Units	Conditions
$V_{(BR)DSS}$	Drain-to-Source Breakdown Voltage	100	—	—	V	$V_{GS} = 0V, I_D = 250\mu A$
$\Delta V_{(BR)DSS}/\Delta T_J$	Breakdown Voltage Temp. Coefficient	—	0.13	—	V/°C	Reference to $25^\circ\text{C}, I_D = 1\text{mA}$
$R_{DS(on)}$	Static Drain-to-Source On-Resistance	—	—	23	m Ω	$V_{GS} = 10V, I_D = 28A$ ①
$V_{GS(th)}$	Gate Threshold Voltage	2.0	—	4.0	V	$V_{DS} = V_{GS}, I_D = 250\mu A$
g_{fs}	Forward Transconductance	32	—	—	S	$V_{DS} = 25V, I_D = 28A$ ②
I_{DSS}	Drain-to-Source Leakage Current	—	—	25	μA	$V_{DS} = 100V, V_{GS} = 0V$
		—	—	250		$V_{DS} = 80V, V_{GS} = 0V, T_J = 150^\circ\text{C}$
I_{GSS}	Gate-to-Source Forward Leakage	—	—	100	nA	$V_{GS} = 20V$
	Gate-to-Source Reverse Leakage	—	—	-100		$V_{GS} = -20V$
Q_g	Total Gate Charge	—	—	130	nC	$I_D = 28A$
Q_{gs}	Gate-to-Source Charge	—	—	26		$V_{DS} = 80V$
Q_{gd}	Gate-to-Drain ("Miller") Charge	—	—	43		$V_{GS} = 10V$, See Fig. 6 and 13
$t_{d(on)}$	Turn-On Delay Time	—	12	—		$V_{DD} = 50V$
t_r	Rise Time	—	58	—	ns	$I_D = 28A$
$t_{d(off)}$	Turn-Off Delay Time	—	45	—		$R_G = 2.5\Omega$
t_f	Fall Time	—	47	—		$V_{GS} = 10V$, See Fig. 10 ③
L_D	Internal Drain Inductance	—	4.5	—	nH	Between lead, 6mm (0.25in.) from package and center of die contact
L_S	Internal Source Inductance	—	7.5	—		
C_{iss}	Input Capacitance	—	3130	—	pF	$V_{GS} = 0V$
C_{oss}	Output Capacitance	—	410	—		$V_{DS} = 25V$
C_{rss}	Reverse Transfer Capacitance	—	72	—		$f = 1.0\text{MHz}$, See Fig. 5
E_{AS}	Single Pulse Avalanche Energy ④	—	1060 ⑤	280 ⑥	mJ	$I_{AS} = 28A, L = 0.70\text{mH}$

Source-Drain Ratings and Characteristics

	Parameter	Min.	Typ.	Max.	Units	Conditions
I_S	Continuous Source Current (Body Diode)	—	—	57	A	MOSFET symbol showing the integral reverse p-n junction diode.
I_{SM}	Pulsed Source Current (Body Diode) ①	—	—	230		
V_{SD}	Diode Forward Voltage	—	—	1.2	V	$T_J = 25^\circ\text{C}, I_S = 28A, V_{GS} = 0V$ ②
t_{rr}	Reverse Recovery Time	—	140	220	ns	$T_J = 25^\circ\text{C}, I_F = 28A$
Q_{rr}	Reverse Recovery Charge	—	670	1010	nC	$di/dt = 100A/\mu s$ ③
t_{on}	Forward Turn-On Time	Intrinsic turn-on time is negligible (turn-on is dominated by $L_S + L_D$)				

Notes:

- ① Repetitive rating; pulse width limited by max. junction temperature. (See fig. 11)
- ② Starting $T_J = 25^\circ\text{C}, L = 0.70\text{mH}$
 $R_G = 25\Omega, I_{AS} = 28A, V_{GS} = 10V$ (See Figure 12)
- ③ $I_{SD} \leq 28A, di/dt \leq 380A/\mu s, V_{DD} \leq V_{(BR)DSS}, T_J \leq 175^\circ\text{C}$
- ④ Pulse width $\leq 400\mu s$; duty cycle $\leq 2\%$.
- ⑤ This is a typical value at device destruction and represents operation outside rated limits.
- ⑥ This is a calculated value limited to $T_J = 175^\circ\text{C}$.




Fig 1. Typical Output Characteristics




Fig 2. Typical Output Characteristics




Fig 3. Typical Transfer Characteristics




Fig 4. Normalized On-Resistance Vs. Temperature




Fig 5. Typical Capacitance Vs. Drain-to-Source Voltage




Fig 6. Typical Gate Charge Vs. Gate-to-Source Voltage




Fig 7. Typical Source-Drain Diode Forward Voltage




Fig 8. Maximum Safe Operating Area




Fig 9. Maximum Drain Current Vs. Case Temperature




Fig 10a. Switching Time Test Circuit




Fig 10b. Switching Time Waveforms




Fig 11. Maximum Effective Transient Thermal Impedance, Junction-to-Case




Fig 12a. Unclamped Inductive Test Circuit




Fig 12b. Unclamped Inductive Waveforms




Fig 12c. Maximum Avalanche Energy Vs. Drain Current




Fig 13a. Basic Gate Charge Waveform




Fig 13b. Gate Charge Test Circuit

CD4049UBC • CD4050BC Hex Inverting Buffer • Hex Non-Inverting Buffer

General Description

The CD4049UBC and CD4050BC hex buffers are monolithic complementary MOS (CMOS) integrated circuits constructed with N- and P-channel enhancement mode transistors. These devices feature logic level conversion using only one supply voltage (V_{DD}). The input signal high level (V_{IH}) can exceed the V_{DD} supply voltage when these devices are used for logic level conversions. These devices are intended for use as hex buffers, CMOS to DTL/TTL converters, or as CMOS current drivers, and at $V_{DD} = 5.0V$, they can drive directly two DTL/TTL loads over the full operating temperature range.

Features

- Wide supply voltage range: 3.0V to 15V
- Direct drive to 2 TTL loads at 5.0V over full temperature range
- High source and sink current capability
- Special input protection permits input voltages greater than V_{DD}

Applications

- CMOS hex inverter/buffer
- CMOS to DTL/TTL hex converter
- CMOS current "sink" or "source" driver
- CMOS HIGH-to-LOW logic level converter



Ordering Code:

Order Number	Package Number	Package Description
CD4049UBCM	M16A	16-Lead Small Outline Integrated Circuit (SOIC), JEDEC MS-012, 0.150" Narrow
CD4049UBCN	N16E	16-Lead Plastic Dual-In-Line Package (PDIP), JEDEC MS-001, 0.300" Wide
CD4050BCM	M16A	16-Lead Small Outline Integrated Circuit (SOIC), JEDEC MS-012, 0.150" Narrow
CD4050BCN	N16E	16-Lead Plastic Dual-In-Line Package (PDIP), JEDEC MS-001, 0.300" Wide



Devices also available in Tape and Reel. Specify by appending the suffix letter "X" to the ordering code.

Connection Diagrams

Pin Assignments for DIP



Schematic Diagrams



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Absolute Maximum Ratings (Note 1)			Recommended Operating Conditions (Note 2)						
Supply Voltage (V_{DD})		-0.5V to +18V	Supply Voltage (V_{DD})	3V to 15V					
Input Voltage (V_{IN})		-0.5V to +18V	Input Voltage (V_{IN})	0V to 15V					
Voltage at Any Output Pin (V_{OUT})		-0.5V to $V_{DD} + 0.5V$	Voltage at Any Output Pin (V_{OUT})	0 to V_{DD}					
Storage Temperature Range (T_S)		-65°C to +150°C	Operating Temperature Range (T_A)	-40°C to +85°C					
Power Dissipation (P_D)			CD4049UBC, CD4050BC						
Dual-In-Line		700 mW	Note 1: "Absolute Maximum Ratings" are those values beyond which the safety of the device cannot be guaranteed; they are not meant to imply that the devices should be operated at these limits. The table of "Recommended Operating Conditions" and "Electrical Characteristics" provides conditions for actual device operation.						
Small Outline		500 mW	Note 2: $V_{SS} = 0V$ unless otherwise specified.						
Lead Temperature (T_L)		260°C							
(Soldering, 10 seconds)									
DC Electrical Characteristics (Note 3)									
Symbol	Parameter	Conditions	-40°C		+25°C		+85°C		Units
			Min	Max	Min	Typ	Max	Min	
I_{DD}	Quiescent Device Current	$V_{DD} = 5V$		4	0.03	4.0		30	μA
		$V_{DD} = 10V$		8	0.05	8.0		60	μA
		$V_{DD} = 15V$		16	0.07	16.0		120	μA
V_{OL}	LOW Level Output Voltage	$V_{IH} = V_{DD}, V_{IL} = 0V, I_{OL} < 1 \mu A$							
		$V_{DD} = 5V$		0.05	0	0.05		0.05	V
		$V_{DD} = 10V$		0.05	0	0.05		0.05	V
V_{OH}	HIGH Level Output Voltage	$V_{IH} = V_{DD}, V_{IL} = 0V, I_{OL} < 1 \mu A$							
		$V_{DD} = 5V$	4.95		4.95	5		4.95	V
		$V_{DD} = 10V$	9.95		9.95	10		9.95	V
V_{IL}	LOW Level Input Voltage (CD4050BC Only)	$I_{OL} < 1 \mu A$							
		$V_{DD} = 5V, V_O = 0.5V$		1.5	2.25	1.5		1.5	V
		$V_{DD} = 10V, V_O = 1V$		3.0	4.5	3.0		3.0	V
V_{IL}	LOW Level Input Voltage (CD4049UBC Only)	$I_{OL} < 1 \mu A$							
		$V_{DD} = 5V, V_O = 4.5V$		1.0	1.5	1.0		1.0	V
		$V_{DD} = 10V, V_O = 9V$		2.0	2.5	2.0		2.0	V
V_{IH}	HIGH Level Input Voltage (CD4050BC Only)	$I_{OL} < 1 \mu A$							
		$V_{DD} = 5V, V_O = 4.5V$	3.5		3.5	2.75		3.5	V
		$V_{DD} = 10V, V_O = 9V$	7.0		7.0	5.5		7.0	V
V_{IH}	HIGH Level Input Voltage (CD4049UBC Only)	$I_{OL} < 1 \mu A$							
		$V_{DD} = 5V, V_O = 0.5V$	4.0		4.0	3.5		4.0	V
		$V_{DD} = 10V, V_O = 1V$	8.0		8.0	7.5		8.0	V
I_{OL}	LOW Level Output Current (Note 4)	$V_{IH} = V_{DD}, V_{IL} = 0V$							
		$V_{DD} = 5V, V_O = 0.4V$	4.6		4.0	5		3.2	mA
		$V_{DD} = 10V, V_O = 0.5V$	9.8		8.5	12		6.8	mA
I_{OH}	HIGH Level Output Current (Note 4)	$V_{IH} = V_{DD}, V_{IL} = 0V$							
		$V_{DD} = 5V, V_O = 4.6V$	-1.0		-0.9	-1.6		-0.72	mA
		$V_{DD} = 10V, V_O = 9.5V$	-2.1		-1.9	-3.6		-1.5	mA
I_{IN}	Input Current	$V_{DD} = 15V, V_{IN} = 0V$	-0.3		-0.3	-10^{-5}		-1.0	μA
		$V_{DD} = 15V, V_{IN} = 15V$	0.3		0.3	10^{-5}		1.0	μA

Note 3: $V_{SS} = 0V$ unless otherwise specified.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

DC Electrical Characteristics (Continued)

Note 4: These are peak output current capabilities. Continuous output current is rated at 12 mA maximum. The output current should not be allowed to exceed this value for extended periods of time. I_{OL} and I_{OH} are tested one output at a time.

AC Electrical Characteristics (Note 5)

CD4049UBC

$T_A = 25^\circ\text{C}$, $C_L = 50\text{ pF}$, $R_L = 200\text{ k}\Omega$, $t_r = t_f = 20\text{ ns}$, unless otherwise specified

Symbol	Parameter	Conditions	Min	Typ	Max	Units
t_{PHL}	Propagation Delay Time HIGH-to-LOW Level	$V_{DD} = 5\text{V}$		30	65	ns
		$V_{DD} = 10\text{V}$		20	40	ns
		$V_{DD} = 15\text{V}$		15	30	ns
t_{PLH}	Propagation Delay Time LOW-to-HIGH Level	$V_{DD} = 5\text{V}$		45	85	ns
		$V_{DD} = 10\text{V}$		25	45	ns
		$V_{DD} = 15\text{V}$		20	35	ns
t_{THL}	Transition Time HIGH-to-LOW Level	$V_{DD} = 5\text{V}$		30	60	ns
		$V_{DD} = 10\text{V}$		20	40	ns
		$V_{DD} = 15\text{V}$		15	30	ns
t_{TLH}	Transition Time LOW-to-HIGH Level	$V_{DD} = 5\text{V}$		60	120	ns
		$V_{DD} = 10\text{V}$		30	55	ns
		$V_{DD} = 15\text{V}$		25	45	ns
C_{IN}	Input Capacitance	Any Input		15	22.5	pF

Note 5: AC Parameters are guaranteed by DC correlated testing.

AC Electrical Characteristics (Note 6)

CD4050BC

$T_A = 25^\circ\text{C}$, $C_L = 50\text{ pF}$, $R_L = 200\text{ k}\Omega$, $t_r = t_f = 20\text{ ns}$, unless otherwise specified

Symbol	Parameter	Conditions	Min	Typ	Max	Units
t_{PHL}	Propagation Delay Time HIGH-to-LOW Level	$V_{DD} = 5\text{V}$		60	110	ns
		$V_{DD} = 10\text{V}$		25	55	ns
		$V_{DD} = 15\text{V}$		20	30	ns
t_{PLH}	Propagation Delay Time LOW-to-HIGH Level	$V_{DD} = 5\text{V}$		60	120	ns
		$V_{DD} = 10\text{V}$		30	55	ns
		$V_{DD} = 15\text{V}$		25	45	ns
t_{THL}	Transition Time HIGH-to-LOW Level	$V_{DD} = 5\text{V}$		30	60	ns
		$V_{DD} = 10\text{V}$		20	40	ns
		$V_{DD} = 15\text{V}$		15	30	ns
t_{TLH}	Transition Time LOW-to-HIGH Level	$V_{DD} = 5\text{V}$		60	120	ns
		$V_{DD} = 10\text{V}$		30	55	ns
		$V_{DD} = 15\text{V}$		25	45	ns
C_{IN}	Input Capacitance	Any Input		5	7.5	pF

Note 6: AC Parameters are guaranteed by DC correlated testing.


POWER AMPLIFIER APPLICATION.
POWER SWITCHING APPLICATION.

FEATURE

- Low Saturation Voltage.
: $V_{CE(sat)}=0.5V(MAX)$ ($I_C=1A$)
- High Speed Switching Time : $t_{stg}=1.0\mu S(TYP.)$
- Complementary to KTA1281.

MAXIMUM RATINGS ($T_a=25^\circ C$)


CHARACTERISTIC	SYMBOL	RATING	UNIT
Collector-Base Voltage	V_{CBO}	50	V
Collector-Emitter Voltage	V_{CEO}	50	V
Emitter-Base Voltage	V_{EBO}	5	V
Collector Current	I_C	2	A
Emitter Current	I_E	-2	A
Collector Power Dissipation	P_C	1	W
Junction Temperature	T_j	150	$^\circ C$
Storage Temperature Range	T_{stg}	-55~150	$^\circ C$



ELECTRICAL CHARACTERISTICS ($T_a=25^\circ C$)

CHARACTERISTIC	SYMBOL	TEST CONDITION	MIN.	TYP.	MAX.	UNIT
Collector Cut-off Current	I_{CBO}	$V_{CB}=50V, I_E=0$	-	-	0.1	μA
Emitter Cut-off Current	I_{EBO}	$V_{EB}=5V, I_C=0$	-	-	0.1	μA
Collector-Emitter Breakdown Voltage	$V_{(BR)CEO}$	$I_C=10mA, I_B=0$	50	-	-	V
Emitter-Base Breakdown Voltage	$V_{(BR)EBO}$	$I_E=1mA, I_C=0$	5	-	-	V
DC Current Gain	$h_{FE(1)}$ (Note)	$V_{CE}=2V, I_C=0.5A$	70	-	240	
	$h_{FE(2)}$ (Note)	$V_{CE}=2V, I_C=1.5A$	40	-	-	
Collector-Emitter Saturation Voltage	$V_{CE(sat)}$	$I_C=1.0A, I_B=0.05A$	-	-	0.5	V
Base-Emitter Saturation Voltage	$V_{BE(sat)}$	$I_C=1.0A, I_B=0.05A$	-	-	1.2	V
Transition Frequency	f_T	$V_{CE}=2V, I_C=0.5A$	-	100	-	MHz
Collector Output Capacitance	C_{ob}	$V_{CB}=10V, I_E=0, f=1MHz$	-	30	-	pF
Switching Time	Turn on Time	t_{on}		0.1	-	μS
	Storage Time	t_{stg}		1.0	-	
	Fall Time	t_f		0.1	-	

Note : h_{FE} Classification O:70~140, Y:120~240



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


POWER AMPLIFIER APPLICATIONS.
POWER SWITCHING APPLICATIONS.

FEATURES

- Low Collector Saturation Voltage
: $V_{CE(sat)} = -0.5V(\text{Max.}) (I_C = -1A)$
- High Speed Switching Time : $t_{stg} = 1.0\mu S(\text{Typ.})$
- Complementary to KTC3209.

MAXIMUM RATING (Ta=25°C)

CHARACTERISTIC	SYMBOL	RATING	UNIT
Collector-Base Voltage	V_{CBO}	-50	V
Collector-Emitter Voltage	V_{CEO}	-50	V
Emitter-Base Voltage	V_{EBO}	-5	V
Collector Current	I_C	-2	A
Collector Power Dissipation	P_C	1	W
Junction Temperature	T_J	150	°C
Storage Temperature Range	T_{stg}	-55 ~ 150	°C



ELECTRICAL CHARACTERISTICS (Ta=25°C)

CHARACTERISTIC	SYMBOL	TEST CONDITION	MIN.	TYP.	MAX.	UNIT	
Collector Cut-off Current	I_{CBO}	$V_{CB} = -50V, I_E = 0$	-	-	-0.1	μA	
Emitter Cut-off Current	I_{EBO}	$V_{EB} = -5V, I_C = 0$	-	-	-0.1	μA	
Collector-Emitter Breakdown Voltage	$V_{(BR)CEO}$	$I_C = -10mA, I_B = 0$	-50	-	-	V	
DC Current Gain	$h_{FE}(1)$	$V_{CE} = -2V, I_C = -0.5A$ (Note)	70	-	240		
	$h_{FE}(2)$	$V_{CE} = -2V, I_C = -1.5A$	40	-	-		
Collector-Emitter Saturation Voltage	$V_{CE(sat)}$	$I_C = -1A, I_B = -0.05A$	-	-	-0.5	V	
Base-Emitter Saturation Voltage	$V_{BE(sat)}$	$I_C = -1A, I_B = -0.05A$	-	-	-1.2	V	
Transition Frequency	f_T	$V_{CE} = -2V, I_C = -0.5A$	-	100	-	MHz	
Collector Output Capacitance	C_{ob}	$V_{CB} = -10V, I_E = 0, f = 1MHz$	-	40	-	pF	
Switching Time	Turn-on Time	t_{on}					-
	Storage Time	t_{stg}	-	1.0	-	μS	
	Fall Time	t_f	-	0.1	-		

Note : h_{FE} Classification 0:70 ~ 140, Y:120 ~ 240

FQP7N80

800V N-Channel MOSFET

General Description

These N-Channel enhancement mode power field effect transistors are produced using Fairchild's proprietary, planar stripe, DMOS technology.

This advanced technology has been especially tailored to minimize on-state resistance, provide superior switching performance, and withstand high energy pulse in the avalanche and commutation mode. These devices are well suited for high efficiency switch mode power supply.

Features

- 6.6A, 800V, $R_{DS(on)} = 1.5\Omega @ V_{GS} = 10V$
- Low gate charge (typical 40 nC)
- Low C_{rss} (typical 19 pF)
- Fast switching
- 100% avalanche tested
- Improved dv/dt capability



Absolute Maximum Ratings $T_C = 25^\circ\text{C}$ unless otherwise noted

Symbol	Parameter	FQP7N80	Units
V_{DSS}	Drain-Source Voltage	800	V
I_D	Drain Current - Continuous ($T_C = 25^\circ\text{C}$) - Continuous ($T_C = 100^\circ\text{C}$)	6.6	A
		4.2	A
I_{DM}	Drain Current - Pulsed (Note 1)	26.4	A
V_{GSS}	Gate-Source Voltage	± 30	V
E_{AS}	Single Pulsed Avalanche Energy (Note 2)	580	mJ
I_{AR}	Avalanche Current (Note 1)	6.6	A
E_{AR}	Repetitive Avalanche Energy (Note 1)	16.7	mJ
dv/dt	Peak Diode Recovery dv/dt (Note 3)	4.0	V/ns
P_D	Power Dissipation ($T_C = 25^\circ\text{C}$) - Derate above 25°C	167	W
		1.34	W/°C
T_J, T_{STG}	Operating and Storage Temperature Range	-55 to +150	°C
T_L	Maximum lead temperature for soldering purposes, 1/8" from case for 5 seconds	300	°C

Thermal Characteristics


Symbol	Parameter	Typ	Max	Units
$R_{\theta JC}$	Thermal Resistance, Junction-to-Case	—	0.75	°C/W
$R_{\theta CS}$	Thermal Resistance, Case-to-Sink	0.5	—	°C/W
$R_{\theta JA}$	Thermal Resistance, Junction-to-Ambient	—	62.5	°C/W

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


RGP10A - RGP10M

Features

- 1.0 ampere operation at $T_A = 55^\circ\text{C}$ with no thermal runaway.
- High temperature metallurgically bonded construction.
- Glass passivated cavity-free junction.
- Typical I_R less than $1\mu\text{A}$.
- Fast switching for high efficiency.



DO-41
COLOR BAND DEMOTES CATHODE



1.0 Ampere Glass Passivated Fast Recovery Rectifiers

Absolute Maximum Ratings*

$T_A = 25^\circ\text{C}$ unless otherwise noted

Symbol	Parameter	Value	Units
I_O	Average Rectified Current .375" lead length @ $T_L = 55^\circ\text{C}$	1.0	A
$i_{r(\text{surge})}$	Peak Forward Surge Current 8.3 ms single half-sine-wave Superimposed on rated load (JEDEC method)	30	A
P_D	Total Device Dissipation Derate above 25°C	2.5 17	W mW/ $^\circ\text{C}$
$R_{\theta JA}$	Thermal Resistance, Junction to Ambient	50	$^\circ\text{C}/\text{W}$
T_{stg}	Storage Temperature Range	-65 to +175	$^\circ\text{C}$
T_J	Operating Junction Temperature	-65 to +175	$^\circ\text{C}$








*These ratings are limiting values above which the serviceability of any semiconductor device may be impaired.

Electrical Characteristics

$T_A = 25^\circ\text{C}$ unless otherwise noted

Parameter	Device							Units
	10A	10B	10D	10G	10J	10K	10M	
Peak Repetitive Reverse Voltage	50	100	200	400	600	800	1000	V
Maximum RMS Voltage	35	70	140	280	420	560	700	V
DC Reverse Voltage (Rated V_R)	50	100	200	400	600	800	1000	V
Maximum Reverse Current @ rated V_R	5.0 200							μA
								$T_A = 25^\circ\text{C}$
Maximum Reverse Recovery Time $I_F = 0.5\text{ A}, I_R = 1.0\text{ A}, I_{TR} = 0.25\text{ A}$	150			250		500		nS
Maximum Forward Voltage @ 1.0 A	1.3							V
Typical Junction Capacitance $V_R = 4.0\text{ V}, f = 1.0\text{ MHz}$	15							pF

Typical Characteristics



Reverse Recovery Time Characteristic and Test Circuit Diagram

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

8A, 1200V Hyperfast Diode

The RHRP8120 is a hyperfast diodes with soft recovery characteristics ($t_{rr} < 55ns$). It has half the recovery time of ultrafast diodes and is of silicon nitride passivated ion-implanted epitaxial planar construction.

This device is intended for use as a freewheeling/clamping diode and rectifier in a variety of switching power supplies and other power switching applications. Its low stored charge and hyperfast soft recovery minimize ringing and electrical noise in many power switching circuits, thus reducing power loss in the switching transistors.

Formerly developmental type TA49096.

Ordering Information

PART NUMBER	PACKAGE	BRAND
RHRP8120	TO-220AC	RHRP8120

NOTE: When ordering, use the entire part number.

Symbol



Features


- Hyperfast with Soft Recovery <55ns
- Operating Temperature 175°C
- Reverse Voltage 1200V
- Avalanche Energy Rated
- Planar Construction

Applications

- Switching Power Supplies
- Power Switching Circuits
- General Purpose

Packaging

JEDEC TO-220AC



Absolute Maximum Ratings $T_C = 25^{\circ}C$, Unless Otherwise Specified

	RHRP8120	UNITS
Peak Repetitive Reverse Voltage	V_{RRM} 1200	V
Working Peak Reverse Voltage	V_{RWM} 1200	V
DC Blocking Voltage	V_R 1200	V
Average Rectified Forward Current	$I_{F(AV)}$ 8	A
($T_C = 140^{\circ}C$)		
Repetitive Peak Surge Current	I_{FRM} 16	A
(Square Wave, 20kHz)		
Nonrepetitive Peak Surge Current	I_{FSM} 100	A
(Halfwave, 1 Phase, 60Hz)		
Maximum Power Dissipation	P_D 75	W
Avalanche Energy (See Figures 10 and 11)	E_{AVL} 20	mJ
Operating and Storage Temperature	T_{STG}, T_J -65 to 175	°C

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

RHRP8120

Electrical Specifications $T_C = 25^\circ\text{C}$, Unless Otherwise Specified

SYMBOL	TEST CONDITION	MIN	TYP	MAX	UNITS
V_F	$I_F = 8\text{A}$	-	-	3.2	V
	$I_F = 8\text{A}, T_C = 150^\circ\text{C}$	-	-	2.6	V
I_R	$V_R = 1200\text{V}$	-	-	100	μA
	$V_R = 1200\text{V}, T_C = 150^\circ\text{C}$	-	-	500	μA
t_{rr}	$I_F = 1\text{A}, di_F/dt = 200\text{A}/\mu\text{s}$	-	-	55	ns
	$I_F = 8\text{A}, di_F/dt = 200\text{A}/\mu\text{s}$	-	-	70	ns
t_a	$I_F = 8\text{A}, di_F/dt = 200\text{A}/\mu\text{s}$	-	30	-	ns
t_b	$I_F = 8\text{A}, di_F/dt = 200\text{A}/\mu\text{s}$	-	20	-	ns
Q_{RR}	$I_F = 8\text{A}, di_F/dt = 200\text{A}/\mu\text{s}$	-	165	-	nC
C_J	$V_R = 10\text{V}, I_F = 0\text{A}$	-	25	-	pF
$R_{\theta JC}$		-	-	2	$^\circ\text{C}/\text{W}$

DEFINITIONS

V_F = Instantaneous forward voltage ($p_w = 300\mu\text{s}, D = 2\%$).

I_R = Instantaneous reverse current.

t_{rr} = Reverse recovery time (See Figure 9), summation of $t_a + t_b$.

t_a = Time to reach peak reverse current (See Figure 9).

t_b = Time from peak I_{RM} to projected zero crossing of I_{RM} based on a straight line from peak I_{RM} through 25% of I_{RM} (See Figure 9).

Q_{RR} = Reverse Recovery Charge.

C_J = Junction Capacitance.

$R_{\theta JC}$ = Thermal resistance junction to case.

p_w = Pulse Width.

D = Duty Cycle.

Typical Performance Curves




FIGURE 1. FORWARD CURRENT vs FORWARD VOLTAGE




FIGURE 2. REVERSE CURRENT vs REVERSE VOLTAGE

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

Typical Performance Curves (Continued)




FIGURE 3. t_{rr} , t_a AND t_b CURVES vs FORWARD CURRENT




FIGURE 4. t_{rr} , t_a AND t_b CURVES vs FORWARD CURRENT




FIGURE 5. t_{rr} , t_a AND t_b CURVES vs FORWARD CURRENT




FIGURE 6. CURRENT DERATING CURVE




FIGURE 7. JUNCTION CAPACITANCE vs REVERSE VOLTAGE

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Features


- Compatible with MCS-51™ Products
- 8K Bytes of In-System Reprogrammable Flash Memory
 - Endurance: 1,000 Write/Erase Cycles
 - Fully Static Operation: 0 Hz to 24 MHz
- Three-Level Program Memory Lock
- 56 x 8-Bit Internal RAM
- 2 Programmable I/O Lines
- Three 16-Bit Timer/Counters
- Eight Interrupt Sources
- Programmable Serial Channel
- Low Power Idle and Power Down Modes

Description

The AT89C52 is a low-power, high-performance CMOS 8-bit microcomputer with 8K Bytes of Flash programmable and erasable read only memory (PEROM). The device is manufactured using Atmel's high density nonvolatile memory technology and is compatible with the industry standard 80C51 and 80C52 instruction set and pinout. The on-chip Flash allows the program memory to be reprogrammed in-system or by a conventional nonvolatile memory programmer. By combining a versatile 8-bit CPU with Flash on a monolithic chip, the Atmel AT89C52 is a powerful microcomputer which provides a highly flexible and cost effective solution to many embedded control applications.

(continued)

Pin Configurations



0313F-A-12/97



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

AC Characteristics

Under operating conditions, load capacitance for Port 0, ALE/ $\overline{\text{PROG}}$, and $\overline{\text{PSEN}}$ = 100 pF; load capacitance for all other outputs = 80 pF.

External Program and Data Memory Characteristics

Symbol	Parameter	12 MHz Oscillator		Variable Oscillator		Units
		Min	Max	Min	Max	
$1/t_{\text{CLCL}}$	Oscillator Frequency			0	24	MHz
t_{LHLL}	ALE Pulse Width	127		$2t_{\text{CLCL}}-40$		ns
t_{AVLL}	Address Valid to ALE Low	43		$t_{\text{CLCL}}-13$		ns
t_{LLAX}	Address Hold After ALE Low	48		$t_{\text{CLCL}}-20$		ns
t_{LLIV}	ALE Low to Valid Instruction In		233		$4t_{\text{CLCL}}-65$	ns
t_{LLPL}	ALE Low to $\overline{\text{PSEN}}$ Low	43		$t_{\text{CLCL}}-13$		ns
t_{PLPH}	$\overline{\text{PSEN}}$ Pulse Width	205		$3t_{\text{CLCL}}-20$		ns
t_{PLIV}	$\overline{\text{PSEN}}$ Low to Valid Instruction In		145		$3t_{\text{CLCL}}-45$	ns
t_{PXIX}	Input Instruction Hold After $\overline{\text{PSEN}}$	0		0		ns
t_{PXIZ}	Input Instruction Float After $\overline{\text{PSEN}}$		59		$t_{\text{CLCL}}-10$	ns
t_{PXAV}	$\overline{\text{PSEN}}$ to Address Valid	75		$t_{\text{CLCL}}-8$		ns
t_{AVIV}	Address to Valid Instruction In		312		$5t_{\text{CLCL}}-55$	ns
t_{PLAZ}	$\overline{\text{PSEN}}$ Low to Address Float		10		10	ns
t_{RLRH}	$\overline{\text{RD}}$ Pulse Width	400		$6t_{\text{CLCL}}-100$		ns
t_{WLWH}	$\overline{\text{WR}}$ Pulse Width	400		$6t_{\text{CLCL}}-100$		ns
t_{RLDV}	$\overline{\text{RD}}$ Low to Valid Data In		252		$5t_{\text{CLCL}}-90$	ns
t_{RHDX}	Data Hold After $\overline{\text{RD}}$	0		0		ns
t_{RHDX}	Data Float After $\overline{\text{RD}}$		97		$2t_{\text{CLCL}}-28$	ns
t_{LLDV}	ALE Low to Valid Data In		517		$8t_{\text{CLCL}}-150$	ns
t_{AVDV}	Address to Valid Data In		585		$9t_{\text{CLCL}}-165$	ns
t_{LLWL}	ALE Low to $\overline{\text{RD}}$ or $\overline{\text{WR}}$ Low	200	300	$3t_{\text{CLCL}}-50$	$3t_{\text{CLCL}}+50$	ns
t_{AVWL}	Address to $\overline{\text{RD}}$ or $\overline{\text{WR}}$ Low	203		$4t_{\text{CLCL}}-75$		ns
t_{QVWX}	Data Valid to $\overline{\text{WR}}$ Transition	23		$t_{\text{CLCL}}-20$		ns
t_{QVWH}	Data Valid to $\overline{\text{WR}}$ High	433		$7t_{\text{CLCL}}-120$		ns
t_{WHQX}	Data Hold After $\overline{\text{WR}}$	33		$t_{\text{CLCL}}-20$		ns
t_{RLAZ}	$\overline{\text{RD}}$ Low to Address Float		0		0	ns
t_{WHLH}	$\overline{\text{RD}}$ or $\overline{\text{WR}}$ High to ALE High	43	123	$t_{\text{CLCL}}-20$	$t_{\text{CLCL}}+25$	ns



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Electrical Characteristics $T_C = 25^\circ\text{C}$ unless otherwise noted

Symbol	Parameter	Test Conditions	Min	Typ	Max	Units
BV_{DSS}	Drain-Source Breakdown Voltage	$V_{GS} = 0\text{ V}, I_D = 250\ \mu\text{A}$	800	--	--	V
$\Delta BV_{DSS} / \Delta T_J$	Breakdown Voltage Temperature Coefficient	$I_D = 250\ \mu\text{A}$, Referenced to 25°C	--	0.77	--	$\text{V}/^\circ\text{C}$
I_{DSS}	Zero Gate Voltage Drain Current	$V_{DS} = 800\text{ V}, V_{GS} = 0\text{ V}$	--	--	10	μA
		$V_{DS} = 640\text{ V}, T_C = 125^\circ\text{C}$	--	--	100	μA
I_{GSSF}	Gate-Body Leakage Current, Forward	$V_{GS} = 30\text{ V}, V_{DS} = 0\text{ V}$	--	--	100	nA
I_{GSSR}	Gate-Body Leakage Current, Reverse	$V_{GS} = -30\text{ V}, V_{DS} = 0\text{ V}$	--	--	-100	nA

On Characteristics

$V_{GS(th)}$	Gate Threshold Voltage	$V_{DS} = V_{GS}, I_D = 250\ \mu\text{A}$	3.0	--	5.0	V
$R_{DS(on)}$	Static Drain-Source On-Resistance	$V_{GS} = 10\text{ V}, I_D = 3.3\text{ A}$	--	1.2	1.5	Ω
g_{FS}	Forward Transconductance	$V_{DS} = 50\text{ V}, I_D = 3.3\text{ A}$ (Note 4)	--	5	--	S

Dynamic Characteristics

C_{iss}	Input Capacitance	$V_{DS} = 25\text{ V}, V_{GS} = 0\text{ V},$ $f = 1.0\text{ MHz}$	--	1420	1850	pF
C_{oss}	Output Capacitance		--	150	195	pF
C_{rss}	Reverse Transfer Capacitance		--	19	25	pF

Switching Characteristics

$t_{d(on)}$	Turn-On Delay Time	$V_{DD} = 400\text{ V}, I_D = 6.6\text{ A},$ $R_G = 25\ \Omega$	--	35	80	ns
t_r	Turn-On Rise Time		--	80	170	ns
$t_{d(off)}$	Turn-Off Delay Time		--	95	200	ns
t_f	Turn-Off Fall Time		(Note 4, 5)	--	55	120
Q_g	Total Gate Charge	$V_{DS} = 640\text{ V}, I_D = 6.6\text{ A},$ $V_{GS} = 10\text{ V}$	--	40	52	nC
Q_{gs}	Gate-Source Charge		--	8.5	--	nC
Q_{gd}	Gate-Drain Charge		(Note 4, 5)	--	20	--

Drain-Source Diode Characteristics and Maximum Ratings

I_S	Maximum Continuous Drain-Source Diode Forward Current	--	--	6.6	A	
I_{SM}	Maximum Pulsed Drain-Source Diode Forward Current	--	--	26.4	A	
V_{SD}	Drain-Source Diode Forward Voltage	$V_{GS} = 0\text{ V}, I_S = 6.6\text{ A}$	--	--	1.4	V
t_{rr}	Reverse Recovery Time	$V_{GS} = 0\text{ V}, I_S = 6.6\text{ A},$	--	400	--	ns
Q_{rr}	Reverse Recovery Charge	$di_F / dt = 100\text{ A}/\mu\text{s}$ (Note 4)	--	4.3	--	μC

Notes:

1. Repetitive Rating : Pulse width limited by maximum junction temperature
2. $L = 25\text{ mH}, I_{AS} = 6.6\text{ A}, V_{DD} = 50\text{ V}, R_G = 25\ \Omega$, Starting $T_J = 25^\circ\text{C}$
3. $I_{SD} \leq 6.6\text{ A}, di/dt \leq 400\text{ A}/\mu\text{s}, V_{DD} \leq BV_{DSS}$, Starting $T_J = 25^\circ\text{C}$
4. Pulse Test : Pulse width $\leq 300\ \mu\text{s}$, Duty cycle $\leq 2\%$
5. Essentially independent of operating temperature

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Typical Characteristics




Figure 1. On-Region Characteristics




Figure 2. Transfer Characteristics




Figure 3. On-Resistance Variation vs. Drain Current and Gate Voltage




Figure 4. Body Diode Forward Voltage Variation vs. Source Current and Temperature




Figure 5. Capacitance Characteristics




Figure 6. Gate Charge Characteristics

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Typical Characteristics (Continued)




Figure 7. Breakdown Voltage Variation vs. Temperature.




Figure 8. On-Resistance Variation vs. Temperature




Figure 9. Maximum Safe Operating Area




Figure 10. Maximum Drain Current vs. Case Temperature






Figure 11. Transient Thermal Response Curve

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


Gate Charge Test Circuit & Waveform



Resistive Switching Test Circuit & Waveforms




Unclamped Inductive Switching Test Circuit & Waveforms



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


Peak Diode Recovery dv/dt Test Circuit & Waveforms



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Package Dimensions

TO-220



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

TRADEMARKS

The following are registered and unregistered trademarks Fairchild Semiconductor owns or is authorized to use and is not intended to be an exhaustive list of all such trademarks.

ACE _x ™	HiSeC™	SuperSOT™-8
Bottomless™	ISOPLANAR™	SyncFET™
CoolFET™	MICROWIRE™	TinyLogic™
CROSSVOLT™	POP™	UHC™
E ² CMOS™	PowerTrench®	VCX™
FACT™	QFET™	
FACT Quiet Series™	QS™	
FAST®	Quiet Series™	
FAST _r ™	SuperSOT™-3	
GTO™	SuperSOT™-6	

DISCLAIMER

FAIRCHILD SEMICONDUCTOR RESERVES THE RIGHT TO MAKE CHANGES WITHOUT FURTHER NOTICE TO ANY PRODUCTS HEREIN TO IMPROVE RELIABILITY, FUNCTION OR DESIGN. FAIRCHILD DOES NOT ASSUME ANY LIABILITY ARISING OUT OF THE APPLICATION OR USE OF ANY PRODUCT OR CIRCUIT DESCRIBED HEREIN; NEITHER DOES IT CONVEY ANY LICENSE UNDER ITS PATENT RIGHTS, NOR THE RIGHTS OF OTHERS.

LIFE SUPPORT POLICY

FAIRCHILD'S PRODUCTS ARE NOT AUTHORIZED FOR USE AS CRITICAL COMPONENTS IN LIFE SUPPORT DEVICES OR SYSTEMS WITHOUT THE EXPRESS WRITTEN APPROVAL OF FAIRCHILD SEMICONDUCTOR INTERNATIONAL.

As used herein:

1. Life support devices or systems are devices or systems which, (a) are intended for surgical implant into the body, or (b) support or sustain life, or (c) whose failure to perform when properly used in accordance with instructions for use provided in the labeling, can be reasonably expected to

result in significant injury to the user.

2. A critical component is any component of a life support device or system whose failure to perform can be reasonably expected to cause the failure of the life support device or system, or to affect its safety or effectiveness.

PRODUCT STATUS DEFINITIONS

Definition of Terms

Datasheet Identification	Product Status	Definition
Advance Information	Formative or In Design	This datasheet contains the design specifications for product development. Specifications may change in any manner without notice.
Preliminary	First Production	This datasheet contains preliminary data, and supplementary data will be published at a later date. Fairchild Semiconductor reserves the right to make changes at any time without notice in order to improve design.
No Identification Needed	Full Production	This datasheet contains final specifications. Fairchild Semiconductor reserves the right to make changes at any time without notice in order to improve design.
Obsolete	Not In Production	This datasheet contains specifications on a product that has been discontinued by Fairchild semiconductor. The datasheet is printed for reference information only.

IR2110(-1-2)(S)PbF/IR2113(-1-2)(S)PbF

HIGH AND LOW SIDE DRIVER

Features

- Floating channel designed for bootstrap operation Fully operational to +500V or +600V Tolerant to negative transient voltage dV/dt immune
- Gate drive supply range from 10 to 20V
- Undervoltage lockout for both channels
- 3.3V logic compatible Separate logic supply range from 3.3V to 20V Logic and power ground $\pm 5V$ offset
- CMOS Schmitt-triggered inputs with pull-down
- Cycle by cycle edge-triggered shutdown logic
- Matched propagation delay for both channels
- Outputs in phase with inputs


Product Summary

V_{OFFSET} (IR2110)	500V max.
(IR2113)	600V max.
$I_{O+/-}$	2A / 2A
V_{OUT}	10 - 20V
$t_{on/off}$ (typ.)	120 & 94 ns
Delay Matching (IR2110)	10 ns max.
(IR2113)	20ns max.


Description

The IR2110/IR2113 are high voltage, high speed power MOSFET and IGBT drivers with independent high and low side referenced output channels. Proprietary HVIC and latch immune CMOS technologies enable ruggedized monolithic construction. Logic inputs are compatible with standard CMOS or LSTTL output, down to 3.3V logic. The output drivers feature a high pulse current buffer stage designed for minimum driver cross-conduction. Propagation delays are matched to simplify use in high frequency applications. The floating channel can be used to drive an N-channel power MOSFET or IGBT in the high side configuration which operates up to 500 or 600 volts.

Packages



Typical Connection



(Refer to Lead Assignments for correct pin configuration). This/These diagram(s) show electrical connections only. Please refer to our Application Notes and Design Tips for proper circuit board layout.

Absolute Maximum Ratings

Absolute maximum ratings indicate sustained limits beyond which damage to the device may occur. All voltage parameters are absolute voltages referenced to COM. The thermal resistance and power dissipation ratings are measured under board mounted and still air conditions. Additional information is shown in Figures 28 through 35.

Symbol	Definition	Min.	Max.	Units	
V _B	High side floating supply voltage (IR2110)	-0.3	525	V	
	(IR2113)	-0.3	625		
V _S	High side floating supply offset voltage	V _B - 25	V _B + 0.3		
V _{HO}	High side floating output voltage	V _S - 0.3	V _B + 0.3		
V _{CC}	Low side fixed supply voltage	-0.3	25		
V _{LO}	Low side output voltage	-0.3	V _{CC} + 0.3		
V _{DD}	Logic supply voltage	-0.3	V _{SS} + 25		
V _{SS}	Logic supply offset voltage	V _{CC} - 25	V _{CC} + 0.3		
V _{IN}	Logic input voltage (HIN, LIN & SD)	V _{SS} - 0.3	V _{DD} + 0.3		
dV _S /dt	Allowable offset supply voltage transient (figure 2)	—	50		V/ns
P _D	Package power dissipation @ T _A ≤ +25°C	(14 lead DIP)	—	1.6	W
		(16 lead SOIC)	—	1.25	
R _{THJA}	Thermal resistance, junction to ambient	(14 lead DIP)	—	75	°C/W
		(16 lead SOIC)	—	100	
T _J	Junction temperature	—	150	°C	
T _S	Storage temperature	-55	150		
T _L	Lead temperature (soldering, 10 seconds)	—	300		

Recommended Operating Conditions

The input/output logic timing diagram is shown in figure 1. For proper operation the device should be used within the recommended conditions. The V_S and V_{SS} offset ratings are tested with all supplies biased at 15V differential. Typical ratings at other bias conditions are shown in figures 36 and 37.

Symbol	Definition	Min.	Max.	Units
V _B	High side floating supply absolute voltage	V _S + 10	V _S + 20	V
V _S	High side floating supply offset voltage (IR2110)	Note 1	500	
	(IR2113)	Note 1	600	
V _{HO}	High side floating output voltage	V _S	V _B	
V _{CC}	Low side fixed supply voltage	10	20	
V _{LO}	Low side output voltage	0	V _{CC}	
V _{DD}	Logic supply voltage	V _{SS} + 3	V _{SS} + 20	
V _{SS}	Logic supply offset voltage	-5 (Note 2)	5	
V _{IN}	Logic input voltage (HIN, LIN & SD)	V _{SS}	V _{DD}	
T _A	Ambient temperature	-40	125	°C

Note 1: Logic operational for V_S of -4 to +500V. Logic state held for V_S of -4V to -V_B. (Please refer to the Design Tip DT97-3 for more details).

Note 2: When V_{DD} < 5V, the minimum V_{SS} offset is limited to -V_{DD}.

Dynamic Electrical Characteristics

V_{BIAS} (V_{CC} , V_{BS} , V_{DD}) = 15V, C_L = 1000 pF, T_A = 25°C and V_{SS} = COM unless otherwise specified. The dynamic electrical characteristics are measured using the test circuit shown in Figure 3.


Symbol	Definition	Figure	Min.	Typ.	Max.	Units	Test Conditions
t_{on}	Turn-on propagation delay	7	—	120	150	ns	$V_S = 0V$
t_{off}	Turn-off propagation delay	8	—	94	125		$V_S = 500V/600V$
t_{sd}	Shutdown propagation delay	9	—	110	140		$V_S = 500V/600V$
t_r	Turn-on rise time	10	—	25	35		
t_f	Turn-off fall time	11	—	17	25		
MT	Delay matching, HS & LS turn-on/off	(IR2110) (IR2113)	— —	— —	— —		10 20

Static Electrical Characteristics

V_{BIAS} (V_{CC} , V_{BS} , V_{DD}) = 15V, T_A = 25°C and V_{SS} = COM unless otherwise specified. The V_{IH} , V_{TH} and I_{IN} parameters are referenced to V_{SS} and are applicable to all three logic input leads: HIN, LIN and SD. The V_O and I_O parameters are referenced to COM and are applicable to the respective output leads: HO or LO.

Symbol	Definition	Figure	Min.	Typ.	Max.	Units	Test Conditions
V_{IH}	Logic "1" input voltage	12	9.5	—	—	V	
V_{IL}	Logic "0" input voltage	13	—	—	6.0		
V_{OH}	High level output voltage, $V_{BIAS} - V_O$	14	—	—	1.2		$I_O = 0A$
V_{OL}	Low level output voltage, V_O	15	—	—	0.1		$I_O = 0A$
I_{LK}	Offset supply leakage current	16	—	—	50	μA	$V_B = V_S = 500V/600V$
I_{QBS}	Quiescent V_{BS} supply current	17	—	125	230		$V_{IN} = 0V$ or V_{DD}
I_{QCC}	Quiescent V_{CC} supply current	18	—	180	340		$V_{IN} = 0V$ or V_{DD}
I_{QDD}	Quiescent V_{DD} supply current	19	—	15	30		$V_{IN} = 0V$ or V_{DD}
I_{IN+}	Logic "1" input bias current	20	—	20	40	V	$V_{IN} = V_{DD}$
I_{IN-}	Logic "0" input bias current	21	—	—	1.0		$V_{IN} = 0V$
V_{BSUV+}	V_{BS} supply undervoltage positive going threshold	22	7.5	8.6	9.7	V	
V_{BSUV-}	V_{BS} supply undervoltage negative going threshold	23	7.0	8.2	9.4		
V_{CCUV+}	V_{CC} supply undervoltage positive going threshold	24	7.4	8.5	9.6		
V_{CCUV-}	V_{CC} supply undervoltage negative going threshold	25	7.0	8.2	9.4		
I_{O+}	Output high short circuit pulsed current	26	2.0	2.5	—	A	$V_O = 0V$, $V_{IN} = V_{DD}$ $PW \leq 10 \mu s$
I_{O-}	Output low short circuit pulsed current	27	2.0	2.5	—		$V_O = 15V$, $V_{IN} = 0V$ $PW \leq 10 \mu s$

Functional Block Diagram




Lead Definitions

Symbol	Description
V _{DD}	Logic supply
HIN	Logic input for high side gate driver output (HO), in phase
SD	Logic input for shutdown
LIN	Logic input for low side gate driver output (LO), in phase
V _{SS}	Logic ground
V _B	High side floating supply
HO	High side gate drive output
V _S	High side floating supply return
V _{CC}	Low side supply
LO	Low side gate drive output
COM	Low side return

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Lead Assignments



ORG 0000H	SETB P50_1	SETB PPWM1
MOV R0,#0	MOV R0,#44	;6
MOV P2,#00H	NOP	MOV R0,#1
DELAY_2_CYCLE:DJN	LCALL	LCALL
Z R0,DELAY_2_CYCLE	DELAY_2_CYCLE	DELAY_2_CYCLE
RET	CLR P50_1	CLR PPWM1
PPWM1 BIT P2.2	SETB PPWM1	SETB P50_1
PPWM2 BIT P2.7	;4	MOV R0,#42
P50_1 BIT P2.0	NOP	LCALL
P50_2 BIT P2.5	NOP	DELAY_2_CYCLE
SETB P50_2	NOP	CLR P50_1
MAIN:	NOP	SETB PPWM1
;1	CLR PPWM1	;7
SETB P50_1	SETB P50_1	MOV R0,#1
MOV R0,#46	MOV R0,#43	NOP
LCALL	NOP	LCALL
DELAY_2_CYCLE	LCALL	DELAY_2_CYCLE
CLR P50_1	DELAY_2_CYCLE	CLR PPWM1
SETB PPWM1	CLR P50_1	SETB P50_1
;2	SETB PPWM1	MOV R0,#41
NOP	;5	NOP
CLR PPWM1	NOP	LCALL
SETB P50_1	NOP	DELAY_2_CYCLE
MOV R0,#45	NOP	CLR P50_1
LCALL	NOP	SETB PPWM1
DELAY_2_CYCLE	NOP	;8
CLR P50_1	CLR PPWM1	MOV R0,#2
SETB PPWM1	SETB P50_1	NOP
;3	MOV R0,#43	LCALL
NOP	LCALL	DELAY_2_CYCLE
NOP	DELAY_2_CYCLE	CLR PPWM1
CLR PPWM1	CLR P50_1	SETB P50_1

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

MOV R0,#40	LCALL	LCALL
NOP	DELAY_2_CYCLE	DELAY_2_CYCLE
LCALL	CLR PPWM1	CLR P50_1
DELAY_2_CYCLE	SETB P50_1	SETB PPWM1
CLR P50_1	MOV R0,#38	;14
SETB PPWM1	LCALL	MOV R0,#7
;9	DELAY_2_CYCLE	LCALL
MOV R0,#3	CLR P50_1	DELAY_2_CYCLE
NOP	SETB PPWM1	CLR PPWM1
LCALL	;12	SETB P50_1
DELAY_2_CYCLE	MOV R0,#5	MOV R0,#36
CLR PPWM1	NOP	LCALL
SETB P50_1	LCALL	DELAY_2_CYCLE
MOV R0,#39	DELAY_2_CYCLE	CLR P50_1
NOP	CLR PPWM1	SETB PPWM1
LCALL	SETB P50_1	;15
DELAY_2_CYCLE	MOV R0,#37	MOV R0,#8
CLR P50_1	NOP	LCALL
SETB PPWM1	LCALL	DELAY_2_CYCLE
;10	DELAY_2_CYCLE	CLR PPWM1
MOV R0,#4	CLR P50_1	SETB P50_1
LCALL	SETB PPWM1	MOV R0,#35
DELAY_2_CYCLE	;13	LCALL
CLR PPWM1	MOV R0,#6	DELAY_2_CYCLE
SETB P50_1	NOP	CLR P50_1
MOV R0,#39	LCALL	SETB PPWM1
LCALL	DELAY_2_CYCLE	;16
DELAY_2_CYCLE	CLR PPWM1	MOV R0,#8
CLR P50_1	SETB P50_1	NOP
SETB PPWM1	MOV R0,#36	LCALL
;11	NOP	DELAY_2_CYCLE
MOV R0,#5		CLR PPWM1

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

SETB P50_1	MOV R0,#11	LCALL
MOV R0,#34	LCALL	DELAY_2_CYCLE
NOP	DELAY_2_CYCLE	CLR P50_1
LCALL	CLR PPWM1	SETB PPWM1
DELAY_2_CYCLE	SETB P50_1	;22
CLR P50_1	MOV R0,#32	MOV R0,#13
SETB PPWM1	LCALL	LCALL
;17	DELAY_2_CYCLE	DELAY_2_CYCLE
MOV R0,#9	CLR P50_1	CLR PPWM1
NOP	SETB PPWM1	SETB P50_1
LCALL	;20	MOV R0,#30
DELAY_2_CYCLE	MOV R0,#11	LCALL
CLR PPWM1	NOP	DELAY_2_CYCLE
SETB P50_1	LCALL	CLR P50_1
MOV R0,#33	DELAY_2_CYCLE	SETB PPWM1
NOP	CLR PPWM1	;23
LCALL	SETB P50_1	MOV R0,#14
DELAY_2_CYCLE	MOV R0,#31	LCALL
CLR P50_1	NOP	DELAY_2_CYCLE
SETB PPWM1	LCALL	CLR PPWM1
;18	DELAY_2_CYCLE	SETB P50_1
MOV R0,#10	CLR P50_1	MOV R0,#29
LCALL	SETB PPWM1	LCALL
DELAY_2_CYCLE	;21	DELAY_2_CYCLE
CLR PPWM1	MOV R0,#12	CLR P50_1
SETB P50_1	NOP	SETB PPWM1
MOV R0,#33	LCALL	;24
LCALL	DELAY_2_CYCLE	MOV R0,#14
DELAY_2_CYCLE	CLR PPWM1	NOP
CLR P50_1	SETB P50_1	LCALL
SETB PPWM1	MOV R0,#30	DELAY_2_CYCLE
;19	NOP	CLR PPWM1

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นิยมนำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

SETB P50_1	MOV R0,#17	LCALL
MOV R0,#28	LCALL	DELAY_2_CYCLE
NOP	DELAY_2_CYCLE	CLR P50_1
LCALL	CLR PPWM1	SETB PPWM1
DELAY_2_CYCLE	SETB P50_1	;30
CLR P50_1	MOV R0,#26	MOV R0,#19
SETB PPWM1	LCALL	LCALL
;25	DELAY_2_CYCLE	DELAY_2_CYCLE
MOV R0,#15	CLR P50_1	CLR PPWM1
NOP	SETB PPWM1	SETB P50_1
LCALL	;28	MOV R0,#24
DELAY_2_CYCLE	MOV R0,#17	LCALL
CLR PPWM1	NOP	DELAY_2_CYCLE
SETB P50_1	LCALL	CLR P50_1
MOV R0,#27	DELAY_2_CYCLE	SETB PPWM1
NOP	CLR PPWM1	;31
LCALL	SETB P50_1	MOV R0,#19
DELAY_2_CYCLE	MOV R0,#25	NOP
CLR P50_1	NOP	LCALL
SETB PPWM1	LCALL	DELAY_2_CYCLE
;26	DELAY_2_CYCLE	CLR PPWM1
MOV R0,#16	CLR P50_1	SETB P50_1
LCALL	SETB PPWM1	MOV R0,#23
DELAY_2_CYCLE	;29	NOP
CLR PPWM1	MOV R0,#18	LCALL
SETB P50_1	NOP	DELAY_2_CYCLE
MOV R0,#27	LCALL	CLR P50_1
LCALL	DELAY_2_CYCLE	SETB PPWM1
DELAY_2_CYCLE	CLR PPWM1	;32
CLR P50_1	SETB P50_1	MOV R0,#20
SETB PPWM1	MOV R0,#24	NOP
;27	NOP	

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

LCALL	;35	LCALL
DELAY_2_CYCLE	MOV R0,#22	DELAY_2_CYCLE
CLR PPWM1	NOP	CLR P50_1
SETB P50_1	LCALL	SETB PPWM1
MOV R0,#22	DELAY_2_CYCLE	;38
NOP	CLR PPWM1	MOV R0,#24
LCALL	SETB P50_1	NOP
DELAY_2_CYCLE	MOV R0,#20	LCALL
CLR P50_1	NOP	DELAY_2_CYCLE
SETB PPWM1	LCALL	CLR PPWM1
;33	DELAY_2_CYCLE	SETB P50_1
MOV R0,#21	CLR P50_1	MOV R0,#18
LCALL	SETB PPWM1	NOP
DELAY_2_CYCLE	;36	LCALL
CLR PPWM1	MOV R0,#23	DELAY_2_CYCLE
SETB P50_1	LCALL	CLR P50_1
MOV R0,#22	DELAY_2_CYCLE	SETB PPWM1
LCALL	CLR PPWM1	;39
DELAY_2_CYCLE	SETB P50_1	MOV R0,#25
CLR P50_1	MOV R0,#20	LCALL
SETB PPWM1	LCALL	DELAY_2_CYCLE
;34	DELAY_2_CYCLE	CLR PPWM1
MOV R0,#22	CLR P50_1	SETB P50_1
LCALL	SETB PPWM1	MOV R0,#18
DELAY_2_CYCLE	;37	LCALL
CLR PPWM1	MOV R0,#24	DELAY_2_CYCLE
SETB P50_1	LCALL	CLR P50_1
MOV R0,#21	DELAY_2_CYCLE	SETB PPWM1
LCALL	CLR PPWM1	;40
DELAY_2_CYCLE	SETB P50_1	MOV R0,#26
CLR P50_1	MOV R0,#19	LCALL
SETB PPWM1		DELAY_2_CYCLE

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

CLR PPWM1	MOV R0,#27	LCALL
SETB P50_1	NOP	DELAY_2_CYCLE
MOV R0,#17	LCALL	CLR P50_1
LCALL	DELAY_2_CYCLE	SETB PPWM1
DELAY_2_CYCLE	CLR PPWM1	;46
CLR P50_1	SETB P50_1	MOV R0,#29
SETB PPWM1	MOV R0,#15	NOP
;41	NOP	LCALL
MOV R0,#26	LCALL	DELAY_2_CYCLE
NOP	DELAY_2_CYCLE	CLR PPWM1
LCALL	CLR P50_1	SETB P50_1
DELAY_2_CYCLE	SETB PPWM1	MOV R0,#13
CLR PPWM1	;44	NOP
SETB P50_1	MOV R0,#28	LCALL
MOV R0,#16	NOP	DELAY_2_CYCLE
NOP	LCALL	CLR P50_1
LCALL	DELAY_2_CYCLE	SETB PPWM1
DELAY_2_CYCLE	CLR PPWM1	;47
CLR P50_1	SETB P50_1	MOV R0,#30
SETB PPWM1	MOV R0,#14	LCALL
;42	NOP	DELAY_2_CYCLE
MOV R0,#27	LCALL	CLR PPWM1
LCALL	DELAY_2_CYCLE	SETB P50_1
DELAY_2_CYCLE	CLR P50_1	MOV R0,#13
CLR PPWM1	SETB PPWM1	LCALL
SETB P50_1	;45	DELAY_2_CYCLE
MOV R0,#16	MOV R0,#29	CLR P50_1
LCALL	LCALL	SETB PPWM1
DELAY_2_CYCLE	DELAY_2_CYCLE	;48
CLR P50_1	CLR PPWM1	MOV R0,#30
SETB PPWM1	SETB P50_1	NOP
;43	MOV R0,#14	

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

LCALL	;51	NOP
DELAY_2_CYCLE	MOV R0,#32	LCALL
CLR PPWM1	NOP	DELAY_2_CYCLE
SETB P50_1	LCALL	CLR P50_1
MOV R0,#12	DELAY_2_CYCLE	SETB PPWM1
NOP	CLR PPWM1	;54
LCALL	SETB P50_1	MOV R0,#34
DELAY_2_CYCLE	MOV R0,#10	LCALL
CLR P50_1	NOP	DELAY_2_CYCLE
SETB PPWM1	LCALL	CLR PPWM1
;49	DELAY_2_CYCLE	SETB P50_1
MOV R0,#31	CLR P50_1	MOV R0,#9
LCALL	SETB PPWM1	LCALL
DELAY_2_CYCLE	;52	DELAY_2_CYCLE
CLR PPWM1	MOV R0,#33	CLR P50_1
SETB P50_1	LCALL	SETB PPWM1
MOV R0,#12	DELAY_2_CYCLE	;55
LCALL	CLR PPWM1	MOV R0,#34
DELAY_2_CYCLE	SETB P50_1	NOP
CLR P50_1	MOV R0,#10	LCALL
SETB PPWM1	LCALL	DELAY_2_CYCLE
;50	DELAY_2_CYCLE	CLR PPWM1
MOV R0,#32	CLR P50_1	SETB P50_1
LCALL	SETB PPWM1	MOV R0,#8
DELAY_2_CYCLE	;53	NOP
CLR PPWM1	MOV R0,#33	LCALL
SETB P50_1	NOP	DELAY_2_CYCLE
MOV R0,#11	LCALL	CLR P50_1
LCALL	DELAY_2_CYCLE	SETB PPWM1
DELAY_2_CYCLE	CLR PPWM1	;56
CLR P50_1	SETB P50_1	MOV R0,#35
SETB PPWM1	MOV R0,#9	

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

LCALL	SETB PPWM1	MOV R0,#5
DELAY_2_CYCLE	;59	NOP
CLR PPWM1	MOV R0,#36	LCALL
SETB P50_1	NOP	DELAY_2_CYCLE
MOV R0,#8	LCALL	CLR P50_1
LCALL	DELAY_2_CYCLE	SETB PPWM1
DELAY_2_CYCLE	CLR PPWM1	;62
CLR P50_1	SETB P50_1	MOV R0,#38
SETB PPWM1	MOV R0,#6	LCALL
;57	NOP	DELAY_2_CYCLE
MOV R0,#35	LCALL	CLR PPWM1
NOP	DELAY_2_CYCLE	SETB P50_1
LCALL	CLR P50_1	MOV R0,#5
DELAY_2_CYCLE	SETB PPWM1	LCALL
CLR PPWM1	;60	DELAY_2_CYCLE
SETB P50_1	MOV R0,#37	CLR P50_1
MOV R0,#7	LCALL	SETB PPWM1
NOP	DELAY_2_CYCLE	;63
LCALL	CLR PPWM1	MOV R0,#38
DELAY_2_CYCLE	SETB P50_1	NOP
CLR P50_1	MOV R0,#6	LCALL
SETB PPWM1	LCALL	DELAY_2_CYCLE
;58	DELAY_2_CYCLE	CLR PPWM1
MOV R0,#36	CLR P50_1	SETB P50_1
LCALL	SETB PPWM1	MOV R0,#4
DELAY_2_CYCLE	;61	NOP
CLR PPWM1	MOV R0,#37	LCALL
SETB P50_1	NOP	DELAY_2_CYCLE
MOV R0,#7	LCALL	CLR P50_1
LCALL	DELAY_2_CYCLE	SETB PPWM1
DELAY_2_CYCLE	CLR PPWM1	;64
CLR P50_1	SETB P50_1	MOV R0,#39

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นิยมนำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

LCALL	SETB PPWM1	LCALL
DELAY_2_CYCLE	;67	DELAY_2_CYCLE
CLR PPWM1	MOV R0,#40	CLR P50_1
SETB P50_1	LCALL	SETB PPWM1
MOV R0,#4	DELAY_2_CYCLE	;70
LCALL	CLR PPWM1	MOV R0,#41
DELAY_2_CYCLE	SETB P50_1	LCALL
CLR P50_1	MOV R0,#3	DELAY_2_CYCLE
SETB PPWM1	LCALL	CLR PPWM1
;65	DELAY_2_CYCLE	SETB P50_1
MOV R0,#39	CLR P50_1	MOV R0,#2
LCALL	SETB PPWM1	LCALL
DELAY_2_CYCLE	;68	DELAY_2_CYCLE
CLR PPWM1	MOV R0,#40	CLR P50_1
SETB P50_1	NOP	SETB PPWM1
MOV R0,#4	LCALL	;71
LCALL	DELAY_2_CYCLE	MOV R0,#41
DELAY_2_CYCLE	CLR PPWM1	NOP
CLR P50_1	SETB P50_1	LCALL
SETB PPWM1	MOV R0,#2	DELAY_2_CYCLE
;66	NOP	CLR PPWM1
MOV R0,#39	LCALL	SETB P50_1
NOP	DELAY_2_CYCLE	MOV R0,#1
LCALL	CLR P50_1	NOP
DELAY_2_CYCLE	SETB PPWM1	LCALL
CLR PPWM1	;69	DELAY_2_CYCLE
SETB P50_1	MOV R0,#41	CLR P50_1
MOV R0,#3	LCALL	SETB PPWM1
NOP	DELAY_2_CYCLE	;72
LCALL	CLR PPWM1	MOV R0,#42
DELAY_2_CYCLE	SETB P50_1	LCALL
CLR P50_1	MOV R0,#2	DELAY_2_CYCLE

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นิยมนำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

CLR PPWM1	SETB PPWM1	CLR PPWM1
SETB P50_1	;75	SETB P50_1
MOV R0,#1	MOV R0,#43	NOP
LCALL	LCALL	NOP
DELAY_2_CYCLE	DELAY_2_CYCLE	NOP
CLR P50_1	CLR PPWM1	NOP
SETB PPWM1	SETB P50_1	CLR P50_1
;73	NOP	SETB PPWM1
MOV R0,#42	NOP	;78
LCALL	NOP	MOV R0,#44
DELAY_2_CYCLE	NOP	LCALL
CLR PPWM1	NOP	DELAY_2_CYCLE
SETB P50_1	CLR P50_1	CLR PPWM1
MOV R0,#1	SETB PPWM1	SETB P50_1
LCALL	;76	NOP
DELAY_2_CYCLE	MOV R0,#43	NOP
CLR P50_1	LCALL	NOP
SETB PPWM1	DELAY_2_CYCLE	CLR P50_1
;74	CLR PPWM1	SETB PPWM1
MOV R0,#42	SETB P50_1	;79
NOP	NOP	MOV R0,#44
LCALL	NOP	LCALL
DELAY_2_CYCLE	NOP	DELAY_2_CYCLE
CLR PPWM1	NOP	CLR PPWM1
SETB P50_1	NOP	SETB P50_1
NOP	CLR P50_1	NOP
NOP	SETB PPWM1	NOP
NOP	;77	NOP
NOP	MOV R0,#43	CLR P50_1
NOP	NOP	SETB PPWM1
NOP	LCALL	;80
CLR P50_1	DELAY_2_CYCLE	MOV R0,#44

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นิยมนำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

NOP	LCALL	CLR P50_1
LCALL	DELAY_2_CYCLE	SETB PPWM1
DELAY_2_CYCLE	CLR PPWM1	;87
CLR PPWM1	SETB P50_1	MOV R0,#46
SETB P50_1	NOP	LCALL
NOP	CLR P50_1	DELAY_2_CYCLE
NOP	SETB PPWM1	CLR PPWM1
CLR P50_1	;84	CLR P50_1
SETB PPWM1	MOV R0,#45	SETB PPWM1
;81	LCALL	;88
MOV R0,#44	DELAY_2_CYCLE	MOV R0,#46
NOP	CLR PPWM1	LCALL
LCALL	SETB P50_1	DELAY_2_CYCLE
DELAY_2_CYCLE	NOP	CLR PPWM1
CLR PPWM1	CLR P50_1	CLR P50_1
SETB P50_1	SETB PPWM1	SETB PPWM1
NOP	;85	;89
NOP	MOV R0,#45	MOV R0,#46
CLR P50_1	NOP	LCALL
SETB PPWM1	LCALL	DELAY_2_CYCLE
;82	DELAY_2_CYCLE	CLR PPWM1
MOV R0,#45	CLR PPWM1	CLR P50_1
LCALL	SETB P50_1	SETB PPWM1
DELAY_2_CYCLE	CLR P50_1	;90
CLR PPWM1	SETB PPWM1	MOV R0,#46
SETB P50_1	;86	NOP
NOP	MOV R0,#45	LCALL
CLR P50_1	NOP	DELAY_2_CYCLE
SETB PPWM1	LCALL	CLR PPWM1
;83	DELAY_2_CYCLE	SETB PPWM1
MOV R0,#45	CLR PPWM1	;91
	SETB P50_1	MOV R0,#46

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นิยมนำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

NOP	MOV R0,#47	LCALL
LCALL	LCALL	DELAY_2_CYCLE
DELAY_2_CYCLE	DELAY_2_CYCLE	NOP
CLR PPWM1	NOP	;103
SETB PPWM1	;97	MOV R0,#47
;92	MOV R0,#47	LCALL
MOV R0,#46	LCALL	DELAY_2_CYCLE
NOP	DELAY_2_CYCLE	NOP
LCALL	NOP	;104
DELAY_2_CYCLE	;98	MOV R0,#47
CLR PPWM1	MOV R0,#47	LCALL
SETB PPWM1	LCALL	DELAY_2_CYCLE
;93	DELAY_2_CYCLE	NOP
MOV R0,#46	NOP	;105
NOP	;99	MOV R0,#47
LCALL	MOV R0,#47	LCALL
DELAY_2_CYCLE	LCALL	DELAY_2_CYCLE
CLR PPWM1	DELAY_2_CYCLE	NOP
SETB PPWM1	NOP	;106
;94	;100	MOV R0,#47
MOV R0,#46	MOV R0,#47	LCALL
NOP	LCALL	DELAY_2_CYCLE
LCALL	DELAY_2_CYCLE	NOP
DELAY_2_CYCLE	NOP	;107
CLR PPWM1	;101	MOV R0,#47
SETB PPWM1	MOV R0,#47	LCALL
;95	LCALL	DELAY_2_CYCLE
MOV R0,#47	DELAY_2_CYCLE	NOP
LCALL	NOP	;108
DELAY_2_CYCLE	;102	MOV R0,#46
NOP	MOV R0,#47	NOP

;96

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

LCALL	;113	NOP
DELAY_2_CYCLE	MOV R0,#46	LCALL
CLR PPWM1	LCALL	DELAY_2_CYCLE
SETB PPWM1	DELAY_2_CYCLE	CLR PPWM1
;109	CLR PPWM1	SETB P50_1
MOV R0,#46	CLR P50_1	CLR P50_1
NOP	SETB PPWM1	SETB PPWM1
LCALL	;114	;118
DELAY_2_CYCLE	MOV R0,#46	MOV R0,#45
CLR PPWM1	LCALL	LCALL
SETB PPWM1	DELAY_2_CYCLE	DELAY_2_CYCLE
;110	CLR PPWM1	CLR PPWM1
MOV R0,#46	CLR P50_1	SETB P50_1
NOP	SETB PPWM1	NOP
LCALL	;115	CLR P50_1
DELAY_2_CYCLE	MOV R0,#46	SETB PPWM1
CLR PPWM1	LCALL	;119
SETB PPWM1	DELAY_2_CYCLE	MOV R0,#45
;111	CLR PPWM1	LCALL
MOV R0,#46	CLR P50_1	DELAY_2_CYCLE
NOP	SETB PPWM1	CLR PPWM1
LCALL	;116	SETB P50_1
DELAY_2_CYCLE	MOV R0,#45	NOP
CLR PPWM1	NOP	CLR P50_1
SETB PPWM1	LCALL	SETB PPWM1
;112	DELAY_2_CYCLE	;120
MOV R0,#46	CLR PPWM1	MOV R0,#45
NOP	SETB P50_1	LCALL
LCALL	CLR P50_1	DELAY_2_CYCLE
DELAY_2_CYCLE	SETB PPWM1	CLR PPWM1
CLR PPWM1	;117	SETB P50_1
SETB PPWM1	MOV R0,#45	NOP

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นิยมนำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

CLR P50_1	NOP	SETB P50_1
SETB PPWM1	CLR P50_1	NOP
;121	SETB PPWM1	NOP
MOV R0,#44	;124	NOP
NOP	MOV R0,#44	NOP
LCALL	LCALL	NOP
DELAY_2_CYCLE	DELAY_2_CYCLE	CLR P50_1
CLR PPWM1	CLR PPWM1	SETB PPWM1
SETB P50_1	SETB P50_1	;127
NOP	NOP	MOV R0,#43
NOP	NOP	LCALL
CLR P50_1	NOP	DELAY_2_CYCLE
SETB PPWM1	CLR P50_1	CLR PPWM1
;122	SETB PPWM1	SETB P50_1
MOV R0,#44	;125	NOP
NOP	MOV R0,#43	NOP
LCALL	NOP	NOP
DELAY_2_CYCLE	LCALL	NOP
CLR PPWM1	DELAY_2_CYCLE	NOP
SETB P50_1	CLR PPWM1	CLR P50_1
NOP	SETB P50_1	SETB PPWM1
NOP	NOP	;128
CLR P50_1	NOP	MOV R0,#42
SETB PPWM1	NOP	NOP
;123	NOP	LCALL
MOV R0,#44	CLR P50_1	DELAY_2_CYCLE
LCALL	SETB PPWM1	CLR PPWM1
DELAY_2_CYCLE	;126	SETB P50_1
CLR PPWM1	MOV R0,#43	NOP
SETB P50_1	LCALL	NOP
NOP	DELAY_2_CYCLE	NOP
NOP	CLR PPWM1	NOP

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นิยมนำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

NOP	SETB P50_1	LCALL
NOP	MOV R0,#1	DELAY_2_CYCLE
CLR P50_1	NOP	CLR PPWM1
SETB PPWM1	LCALL	SETB P50_1
;129	DELAY_2_CYCLE	MOV R0,#2
MOV R0,#42	CLR P50_1	NOP
LCALL	SETB PPWM1	LCALL
DELAY_2_CYCLE	;132	DELAY_2_CYCLE
CLR PPWM1	MOV R0,#41	CLR P50_1
SETB P50_1	LCALL	SETB PPWM1
MOV R0,#1	DELAY_2_CYCLE	;135
LCALL	CLR PPWM1	MOV R0,#40
DELAY_2_CYCLE	SETB P50_1	LCALL
CLR P50_1	MOV R0,#2	DELAY_2_CYCLE
SETB PPWM1	LCALL	CLR PPWM1
;130	DELAY_2_CYCLE	SETB P50_1
MOV R0,#42	CLR P50_1	MOV R0,#3
LCALL	SETB PPWM1	LCALL
DELAY_2_CYCLE	;133	DELAY_2_CYCLE
CLR PPWM1	MOV R0,#41	CLR P50_1
SETB P50_1	LCALL	SETB PPWM1
MOV R0,#1	DELAY_2_CYCLE	;136
LCALL	CLR PPWM1	MOV R0,#39
DELAY_2_CYCLE	SETB P50_1	NOP
CLR P50_1	MOV R0,#2	LCALL
SETB PPWM1	LCALL	DELAY_2_CYCLE
;131	DELAY_2_CYCLE	CLR PPWM1
MOV R0,#41	CLR P50_1	SETB P50_1
NOP	SETB PPWM1	MOV R0,#3
LCALL	;134	NOP
DELAY_2_CYCLE	MOV R0,#40	LCALL
CLR PPWM1	NOP	DELAY_2_CYCLE

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นิยมนำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

CLR P50_1	NOP	LCALL
SETB PPWM1	LCALL	DELAY_2_CYCLE
;137	DELAY_2_CYCLE	CLR PPWM1
MOV R0,#39	CLR P50_1	SETB P50_1
LCALL	SETB PPWM1	MOV R0,#6
DELAY_2_CYCLE	;140	LCALL
CLR PPWM1	MOV R0,#38	DELAY_2_CYCLE
SETB P50_1	LCALL	CLR P50_1
MOV R0,#4	DELAY_2_CYCLE	SETB PPWM1
LCALL	CLR PPWM1	;143
DELAY_2_CYCLE	SETB P50_1	MOV R0,#36
CLR P50_1	MOV R0,#5	NOP
SETB PPWM1	LCALL	LCALL
;138	DELAY_2_CYCLE	DELAY_2_CYCLE
MOV R0,#39	CLR P50_1	CLR PPWM1
LCALL	SETB PPWM1	SETB P50_1
DELAY_2_CYCLE	;141	MOV R0,#6
CLR PPWM1	MOV R0,#37	NOP
SETB P50_1	NOP	LCALL
MOV R0,#4	LCALL	DELAY_2_CYCLE
LCALL	DELAY_2_CYCLE	CLR P50_1
DELAY_2_CYCLE	CLR PPWM1	SETB PPWM1
CLR P50_1	SETB P50_1	;144
SETB PPWM1	MOV R0,#5	MOV R0,#36
;139	NOP	LCALL
MOV R0,#38	LCALL	DELAY_2_CYCLE
NOP	DELAY_2_CYCLE	CLR PPWM1
LCALL	CLR P50_1	SETB P50_1
DELAY_2_CYCLE	SETB PPWM1	MOV R0,#7
CLR PPWM1	;142	LCALL
SETB P50_1	MOV R0,#37	DELAY_2_CYCLE
MOV R0,#4		CLR P50_1

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

SETB PPWM1	MOV R0,#8	LCALL
;145	NOP	DELAY_2_CYCLE
MOV R0,#35	LCALL	CLR PPWM1
NOP	DELAY_2_CYCLE	SETB P50_1
LCALL	CLR P50_1	MOV R0,#10
DELAY_2_CYCLE	SETB PPWM1	LCALL
CLR PPWM1	;148	DELAY_2_CYCLE
SETB P50_1	MOV R0,#34	CLR P50_1
MOV R0,#7	LCALL	SETB PPWM1
NOP	DELAY_2_CYCLE	;151
LCALL	CLR PPWM1	MOV R0,#32
DELAY_2_CYCLE	SETB P50_1	NOP
CLR P50_1	MOV R0,#9	LCALL
SETB PPWM1	LCALL	DELAY_2_CYCLE
;146	DELAY_2_CYCLE	CLR PPWM1
MOV R0,#35	CLR P50_1	SETB P50_1
LCALL	SETB PPWM1	MOV R0,#10
DELAY_2_CYCLE	;149	NOP
CLR PPWM1	MOV R0,#33	LCALL
SETB P50_1	NOP	DELAY_2_CYCLE
MOV R0,#8	LCALL	CLR P50_1
LCALL	DELAY_2_CYCLE	SETB PPWM1
DELAY_2_CYCLE	CLR PPWM1	;152
CLR P50_1	SETB P50_1	MOV R0,#32
SETB PPWM1	MOV R0,#9	LCALL
;147	NOP	DELAY_2_CYCLE
MOV R0,#34	LCALL	CLR PPWM1
NOP	DELAY_2_CYCLE	SETB P50_1
LCALL	CLR P50_1	MOV R0,#11
DELAY_2_CYCLE	SETB PPWM1	LCALL
CLR PPWM1	;150	DELAY_2_CYCLE
SETB P50_1	MOV R0,#33	CLR P50_1

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นิยมนำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

SETB PPWM1	LCALL	LCALL
;153	DELAY_2_CYCLE	DELAY_2_CYCLE
MOV R0,#31	CLR P50_1	CLR PPWM1
LCALL	SETB PPWM1	SETB P50_1
DELAY_2_CYCLE	;156	MOV R0,#14
CLR PPWM1	MOV R0,#29	NOP
SETB P50_1	NOP	LCALL
MOV R0,#12	LCALL	DELAY_2_CYCLE
LCALL	DELAY_2_CYCLE	CLR P50_1
DELAY_2_CYCLE	CLR PPWM1	SETB PPWM1
CLR P50_1	SETB P50_1	;159
SETB PPWM1	MOV R0,#13	MOV R0,#27
;154	NOP	NOP
MOV R0,#30	LCALL	LCALL
NOP	DELAY_2_CYCLE	DELAY_2_CYCLE
LCALL	CLR P50_1	CLR PPWM1
DELAY_2_CYCLE	SETB PPWM1	SETB P50_1
CLR PPWM1	;157	MOV R0,#15
SETB P50_1	MOV R0,#29	NOP
MOV R0,#12	LCALL	LCALL
NOP	DELAY_2_CYCLE	DELAY_2_CYCLE
LCALL	CLR PPWM1	CLR P50_1
DELAY_2_CYCLE	SETB P50_1	SETB PPWM1
CLR P50_1	MOV R0,#14	;160
SETB PPWM1	LCALL	MOV R0,#27
;155	DELAY_2_CYCLE	LCALL
MOV R0,#30	CLR P50_1	DELAY_2_CYCLE
LCALL	SETB PPWM1	CLR PPWM1
DELAY_2_CYCLE	;158	SETB P50_1
CLR PPWM1	MOV R0,#28	MOV R0,#16
SETB P50_1	NOP	LCALL
MOV R0,#13		DELAY_2_CYCLE

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นิยมนำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

CLR P50_1	MOV R0,#18	LCALL
SETB PPWM1	LCALL	DELAY_2_CYCLE
;161	DELAY_2_CYCLE	CLR PPWM1
MOV R0,#26	CLR P50_1	SETB P50_1
NOP	SETB PPWM1	MOV R0,#20
LCALL	;164	LCALL
DELAY_2_CYCLE	MOV R0,#24	DELAY_2_CYCLE
CLR PPWM1	NOP	CLR P50_1
SETB P50_1	LCALL	SETB PPWM1
MOV R0,#16	DELAY_2_CYCLE	;167
NOP	CLR PPWM1	MOV R0,#22
LCALL	SETB P50_1	NOP
DELAY_2_CYCLE	MOV R0,#18	LCALL
CLR P50_1	NOP	DELAY_2_CYCLE
SETB PPWM1	LCALL	CLR PPWM1
;162	DELAY_2_CYCLE	SETB P50_1
MOV R0,#26	CLR P50_1	MOV R0,#20
LCALL	SETB PPWM1	NOP
DELAY_2_CYCLE	;165	LCALL
CLR PPWM1	MOV R0,#24	DELAY_2_CYCLE
SETB P50_1	LCALL	CLR P50_1
MOV R0,#17	DELAY_2_CYCLE	SETB PPWM1
LCALL	CLR PPWM1	;168
DELAY_2_CYCLE	SETB P50_1	MOV R0,#22
CLR P50_1	MOV R0,#19	LCALL
SETB PPWM1	LCALL	DELAY_2_CYCLE
;163	DELAY_2_CYCLE	CLR PPWM1
MOV R0,#25	CLR P50_1	SETB P50_1
LCALL	SETB PPWM1	MOV R0,#21
DELAY_2_CYCLE	;166	LCALL
CLR PPWM1	MOV R0,#23	DELAY_2_CYCLE
SETB P50_1		CLR P50_1

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นิยมนำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

SETB PPWM1	MOV R0,#23	NOP
;169	NOP	LCALL
MOV R0,#21	LCALL	DELAY_2_CYCLE
LCALL	DELAY_2_CYCLE	CLR PPWM1
DELAY_2_CYCLE	CLR P50_1	SETB P50_1
CLR PPWM1	SETB PPWM1	MOV R0,#25
SETB P50_1	;172	NOP
MOV R0,#22	MOV R0,#19	LCALL
LCALL	LCALL	DELAY_2_CYCLE
DELAY_2_CYCLE	DELAY_2_CYCLE	CLR P50_1
CLR P50_1	CLR PPWM1	SETB PPWM1
SETB PPWM1	SETB P50_1	;175
;170	MOV R0,#24	MOV R0,#17
MOV R0,#20	LCALL	LCALL
NOP	DELAY_2_CYCLE	DELAY_2_CYCLE
LCALL	CLR P50_1	CLR PPWM1
DELAY_2_CYCLE	SETB PPWM1	SETB P50_1
CLR PPWM1	;173	MOV R0,#26
SETB P50_1	MOV R0,#18	LCALL
MOV R0,#22	NOP	DELAY_2_CYCLE
NOP	LCALL	CLR P50_1
LCALL	DELAY_2_CYCLE	SETB PPWM1
DELAY_2_CYCLE	CLR PPWM1	;176
CLR P50_1	SETB P50_1	MOV R0,#16
SETB PPWM1	MOV R0,#24	LCALL
;171	NOP	DELAY_2_CYCLE
MOV R0,#19	LCALL	CLR PPWM1
NOP	DELAY_2_CYCLE	SETB P50_1
LCALL	CLR P50_1	MOV R0,#27
DELAY_2_CYCLE	SETB PPWM1	LCALL
CLR PPWM1	;174	DELAY_2_CYCLE
SETB P50_1	MOV R0,#17	CLR P50_1

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นิยมนำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

SETB PPWM1	SETB P50_1	NOP
;177	MOV R0,#29	LCALL
MOV R0,#15	LCALL	DELAY_2_CYCLE
NOP	DELAY_2_CYCLE	CLR PPWM1
LCALL	CLR P50_1	SETB P50_1
DELAY_2_CYCLE	SETB PPWM1	MOV R0,#31
CLR PPWM1	;180	NOP
SETB P50_1	MOV R0,#13	LCALL
MOV R0,#27	LCALL	DELAY_2_CYCLE
NOP	DELAY_2_CYCLE	CLR P50_1
LCALL	CLR PPWM1	SETB PPWM1
DELAY_2_CYCLE	SETB P50_1	;183
CLR P50_1	MOV R0,#30	MOV R0,#11
SETB PPWM1	LCALL	LCALL
;178	DELAY_2_CYCLE	DELAY_2_CYCLE
MOV R0,#14	CLR P50_1	CLR PPWM1
NOP	SETB PPWM1	SETB P50_1
LCALL	;181	MOV R0,#32
DELAY_2_CYCLE	MOV R0,#12	LCALL
CLR PPWM1	NOP	DELAY_2_CYCLE
SETB P50_1	LCALL	CLR P50_1
MOV R0,#28	DELAY_2_CYCLE	SETB PPWM1
NOP	CLR PPWM1	;184
LCALL	SETB P50_1	MOV R0,#10
DELAY_2_CYCLE	MOV R0,#30	LCALL
CLR P50_1	NOP	DELAY_2_CYCLE
SETB PPWM1	LCALL	CLR PPWM1
;179	DELAY_2_CYCLE	SETB P50_1
MOV R0,#14	CLR P50_1	MOV R0,#33
LCALL	SETB PPWM1	LCALL
DELAY_2_CYCLE	;182	DELAY_2_CYCLE
CLR PPWM1	MOV R0,#11	CLR P50_1

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นิยมนำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

SETB PPWM1	SETB P50_1	NOP
;185	MOV R0,#35	LCALL
MOV R0,#9	LCALL	DELAY_2_CYCLE
NOP	DELAY_2_CYCLE	CLR PPWM1
LCALL	CLR P50_1	SETB P50_1
DELAY_2_CYCLE	SETB PPWM1	MOV R0,#37
CLR PPWM1	;188	NOP
SETB P50_1	MOV R0,#7	LCALL
MOV R0,#33	LCALL	DELAY_2_CYCLE
NOP	DELAY_2_CYCLE	CLR P50_1
LCALL	CLR PPWM1	SETB PPWM1
DELAY_2_CYCLE	SETB P50_1	;191
CLR P50_1	MOV R0,#36	MOV R0,#5
SETB PPWM1	LCALL	LCALL
;186	DELAY_2_CYCLE	DELAY_2_CYCLE
MOV R0,#8	CLR P50_1	CLR PPWM1
NOP	SETB PPWM1	SETB P50_1
LCALL	;189	MOV R0,#38
DELAY_2_CYCLE	MOV R0,#6	LCALL
CLR PPWM1	NOP	DELAY_2_CYCLE
SETB P50_1	LCALL	CLR P50_1
MOV R0,#34	DELAY_2_CYCLE	SETB PPWM1
NOP	CLR PPWM1	;192
LCALL	SETB P50_1	MOV R0,#4
DELAY_2_CYCLE	MOV R0,#36	LCALL
CLR P50_1	NOP	DELAY_2_CYCLE
SETB PPWM1	LCALL	CLR PPWM1
;187	DELAY_2_CYCLE	SETB P50_1
MOV R0,#8	CLR P50_1	MOV R0,#39
LCALL	SETB PPWM1	LCALL
DELAY_2_CYCLE	;190	DELAY_2_CYCLE
CLR PPWM1	MOV R0,#5	CLR P50_1

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นิยมนำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

SETB PPWM1	CLR PPWM1	;198
;193	SETB P50_1	NOP
MOV R0,#3	MOV R0,#41	NOP
NOP	NOP	NOP
LCALL	LCALL	NOP
DELAY_2_CYCLE	DELAY_2_CYCLE	CLR PPWM1
CLR PPWM1	CLR P50_1	SETB P50_1
SETB P50_1	SETB PPWM1	MOV R0,#43
MOV R0,#39	;196	NOP
NOP	MOV R0,#1	LCALL
LCALL	LCALL	DELAY_2_CYCLE
DELAY_2_CYCLE	DELAY_2_CYCLE	CLR P50_1
CLR P50_1	CLR PPWM1	SETB PPWM1
SETB PPWM1	SETB P50_1	;199
;194	MOV R0,#42	NOP
MOV R0,#2	LCALL	NOP
NOP	DELAY_2_CYCLE	CLR PPWM1
LCALL	CLR P50_1	SETB P50_1
DELAY_2_CYCLE	SETB PPWM1	MOV R0,#44
CLR PPWM1	;197	NOP
SETB P50_1	NOP	LCALL
MOV R0,#40	NOP	DELAY_2_CYCLE
NOP	NOP	CLR P50_1
LCALL	NOP	SETB PPWM1
DELAY_2_CYCLE	NOP	;200
CLR P50_1	CLR PPWM1	NOP
SETB PPWM1	SETB P50_1	CLR PPWM1
;195	MOV R0,#43	SETB P50_1
MOV R0,#1	LCALL	MOV R0,#46
NOP	DELAY_2_CYCLE	LCALL
LCALL	CLR P50_1	DELAY_2_CYCLE
DELAY_2_CYCLE	SETB PPWM1	CLR P2.3

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นิยมนำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

;1	NOP	SETB PPWM2
NOP	CLR PPWM2	;7
SETB P50_2	SETB P50_2	MOV R0,#1
MOV R0,#46	MOV R0,#43	NOP
LCALL	NOP	LCALL
DELAY_2_CYCLE	LCALL	DELAY_2_CYCLE
CLR P50_2	DELAY_2_CYCLE	CLR PPWM2
SETB PPWM2	CLR P50_2	SETB P50_2
;2	SETB PPWM2	MOV R0,#41
NOP	;5	NOP
CLR PPWM2	NOP	LCALL
SETB P50_2	NOP	DELAY_2_CYCLE
MOV R0,#45	NOP	CLR P50_2
LCALL	NOP	SETB PPWM2
DELAY_2_CYCLE	NOP	;8
CLR P50_2	CLR PPWM2	MOV R0,#2
SETB PPWM2	SETB P50_2	NOP
;3	MOV R0,#43	LCALL
NOP	LCALL	DELAY_2_CYCLE
NOP	DELAY_2_CYCLE	CLR PPWM2
CLR PPWM2	CLR P50_2	SETB P50_2
SETB P50_2	SETB PPWM2	MOV R0,#40
MOV R0,#44	;6	NOP
NOP	MOV R0,#1	LCALL
LCALL	LCALL	DELAY_2_CYCLE
DELAY_2_CYCLE	DELAY_2_CYCLE	CLR P50_2
CLR P50_2	CLR PPWM2	SETB PPWM2
SETB PPWM2	SETB P50_2	;9
;4	MOV R0,#42	MOV R0,#3
NOP	LCALL	NOP
NOP	DELAY_2_CYCLE	LCALL
NOP	CLR P50_2	DELAY_2_CYCLE

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นิยมนำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

CLR PPWM2	NOP	LCALL
SETB P50_2	LCALL	DELAY_2_CYCLE
MOV R0,#39	DELAY_2_CYCLE	CLR P50_2
NOP	CLR PPWM2	SETB PPWM2
LCALL	SETB P50_2	;15
DELAY_2_CYCLE	MOV R0,#37	MOV R0,#8
CLR P50_2	NOP	LCALL
SETB PPWM2	LCALL	DELAY_2_CYCLE
;10	DELAY_2_CYCLE	CLR PPWM2
MOV R0,#4	CLR P50_2	SETB P50_2
LCALL	SETB PPWM2	MOV R0,#35
DELAY_2_CYCLE	;13	LCALL
CLR PPWM2	MOV R0,#6	DELAY_2_CYCLE
SETB P50_2	NOP	CLR P50_2
MOV R0,#39	LCALL	SETB PPWM2
LCALL	DELAY_2_CYCLE	;16
DELAY_2_CYCLE	CLR PPWM2	MOV R0,#8
CLR P50_2	SETB P50_2	NOP
SETB PPWM2	MOV R0,#36	LCALL
;11	NOP	DELAY_2_CYCLE
MOV R0,#5	LCALL	CLR PPWM2
LCALL	DELAY_2_CYCLE	SETB P50_2
DELAY_2_CYCLE	CLR P50_2	MOV R0,#34
CLR PPWM2	SETB PPWM2	NOP
SETB P50_2	;14	LCALL
MOV R0,#38	MOV R0,#7	DELAY_2_CYCLE
LCALL	LCALL	CLR P50_2
DELAY_2_CYCLE	DELAY_2_CYCLE	SETB PPWM2
CLR P50_2	CLR PPWM2	;17
SETB PPWM2	SETB P50_2	MOV R0,#9
;12	MOV R0,#36	NOP
MOV R0,#5		

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

LCALL	;20	MOV R0,#30
DELAY_2_CYCLE	MOV R0,#11	LCALL
CLR PPWM2	NOP	DELAY_2_CYCLE
SETB P50_2	LCALL	CLR P50_2
MOV R0,#33	DELAY_2_CYCLE	SETB PPWM2
NOP	CLR PPWM2	;23
LCALL	SETB P50_2	MOV R0,#14
DELAY_2_CYCLE	MOV R0,#31	LCALL
CLR P50_2	NOP	DELAY_2_CYCLE
SETB PPWM2	LCALL	CLR PPWM2
;18	DELAY_2_CYCLE	SETB P50_2
MOV R0,#10	CLR P50_2	MOV R0,#29
LCALL	SETB PPWM2	LCALL
DELAY_2_CYCLE	;21	DELAY_2_CYCLE
CLR PPWM2	MOV R0,#12	CLR P50_2
SETB P50_2	NOP	SETB PPWM2
MOV R0,#33	LCALL	;24
LCALL	DELAY_2_CYCLE	MOV R0,#14
DELAY_2_CYCLE	CLR PPWM2	NOP
CLR P50_2	SETB P50_2	LCALL
SETB PPWM2	MOV R0,#30	DELAY_2_CYCLE
;19	NOP	CLR PPWM2
MOV R0,#11	LCALL	SETB P50_2
LCALL	DELAY_2_CYCLE	MOV R0,#28
DELAY_2_CYCLE	CLR P50_2	NOP
CLR PPWM2	SETB PPWM2	LCALL
SETB P50_2	;22	DELAY_2_CYCLE
MOV R0,#32	MOV R0,#13	CLR P50_2
LCALL	LCALL	SETB PPWM2
DELAY_2_CYCLE	DELAY_2_CYCLE	;25
CLR P50_2	CLR PPWM2	MOV R0,#15
SETB PPWM2	SETB P50_2	NOP

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นิยมนำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

LCALL	;28	MOV R0,#24
DELAY_2_CYCLE	MOV R0,#17	LCALL
CLR PPWM2	NOP	DELAY_2_CYCLE
SETB P50_2	LCALL	CLR P50_2
MOV R0,#27	DELAY_2_CYCLE	SETB PPWM2
NOP	CLR PPWM2	;31
LCALL	SETB P50_2	MOV R0,#19
DELAY_2_CYCLE	MOV R0,#25	NOP
CLR P50_2	NOP	LCALL
SETB PPWM2	LCALL	DELAY_2_CYCLE
;26	DELAY_2_CYCLE	CLR PPWM2
MOV R0,#16	CLR P50_2	SETB P50_2
LCALL	SETB PPWM2	MOV R0,#23
DELAY_2_CYCLE	;29	NOP
CLR PPWM2	MOV R0,#18	LCALL
SETB P50_2	NOP	DELAY_2_CYCLE
MOV R0,#27	LCALL	CLR P50_2
LCALL	DELAY_2_CYCLE	SETB PPWM2
DELAY_2_CYCLE	CLR PPWM2	;32
CLR P50_2	SETB P50_2	MOV R0,#20
SETB PPWM2	MOV R0,#24	NOP
;27	NOP	LCALL
MOV R0,#17	LCALL	DELAY_2_CYCLE
LCALL	DELAY_2_CYCLE	CLR PPWM2
DELAY_2_CYCLE	CLR P50_2	SETB P50_2
CLR PPWM2	SETB PPWM2	MOV R0,#22
SETB P50_2	;30	NOP
MOV R0,#26	MOV R0,#19	LCALL
LCALL	LCALL	DELAY_2_CYCLE
DELAY_2_CYCLE	DELAY_2_CYCLE	CLR P50_2
CLR P50_2	CLR PPWM2	SETB PPWM2
SETB PPWM2	SETB P50_2	;33

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นิยมนำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

MOV R0,#21	CLR P50_2	NOP
LCALL	SETB PPWM2	LCALL
DELAY_2_CYCLE	;36	DELAY_2_CYCLE
CLR PPWM2	MOV R0,#23	CLR P50_2
SETB P50_2	LCALL	SETB PPWM2
MOV R0,#22	DELAY_2_CYCLE	;39
LCALL	CLR PPWM2	MOV R0,#25
DELAY_2_CYCLE	SETB P50_2	LCALL
CLR P50_2	MOV R0,#20	DELAY_2_CYCLE
SETB PPWM2	LCALL	CLR PPWM2
;34	DELAY_2_CYCLE	SETB P50_2
MOV R0,#22	CLR P50_2	MOV R0,#18
LCALL	SETB PPWM2	LCALL
DELAY_2_CYCLE	;37	DELAY_2_CYCLE
CLR PPWM2	MOV R0,#24	CLR P50_2
SETB P50_2	LCALL	SETB PPWM2
MOV R0,#21	DELAY_2_CYCLE	;40
LCALL	CLR PPWM2	MOV R0,#26
DELAY_2_CYCLE	SETB P50_2	LCALL
CLR P50_2	MOV R0,#19	DELAY_2_CYCLE
SETB PPWM2	LCALL	CLR PPWM2
;35	DELAY_2_CYCLE	SETB P50_2
MOV R0,#22	CLR P50_2	MOV R0,#17
NOP	SETB PPWM2	LCALL
LCALL	;38	DELAY_2_CYCLE
DELAY_2_CYCLE	MOV R0,#24	CLR P50_2
CLR PPWM2	NOP	SETB PPWM2
SETB P50_2	LCALL	;41
MOV R0,#20	DELAY_2_CYCLE	MOV R0,#26
NOP	CLR PPWM2	NOP
LCALL	SETB P50_2	LCALL
DELAY_2_CYCLE	MOV R0,#18	DELAY_2_CYCLE

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นิยมนำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

CLR PPWM2	;44	NOP
SETB P50_2	MOV R0,#28	LCALL
MOV R0,#16	NOP	DELAY_2_CYCLE
NOP	LCALL	CLR P50_2
LCALL	DELAY_2_CYCLE	SETB PPWM2
DELAY_2_CYCLE	CLR PPWM2	;47
CLR P50_2	SETB P50_2	MOV R0,#30
SETB PPWM2	MOV R0,#14	LCALL
;42	NOP	DELAY_2_CYCLE
MOV R0,#27	LCALL	CLR PPWM2
LCALL	DELAY_2_CYCLE	SETB P50_2
DELAY_2_CYCLE	CLR P50_2	MOV R0,#13
CLR PPWM2	SETB PPWM2	LCALL
SETB P50_2	;45	DELAY_2_CYCLE
MOV R0,#16	MOV R0,#29	CLR P50_2
LCALL	LCALL	SETB PPWM2
DELAY_2_CYCLE	DELAY_2_CYCLE	;48
CLR P50_2	CLR PPWM2	MOV R0,#30
SETB PPWM2	SETB P50_2	NOP
;43	MOV R0,#14	LCALL
MOV R0,#27	LCALL	DELAY_2_CYCLE
NOP	DELAY_2_CYCLE	CLR PPWM2
LCALL	CLR P50_2	SETB P50_2
DELAY_2_CYCLE	SETB PPWM2	MOV R0,#12
CLR PPWM2	;46	NOP
SETB P50_2	MOV R0,#29	LCALL
MOV R0,#15	NOP	DELAY_2_CYCLE
NOP	LCALL	CLR P50_2
LCALL	DELAY_2_CYCLE	SETB PPWM2
DELAY_2_CYCLE	CLR PPWM2	;49
CLR P50_2	SETB P50_2	MOV R0,#31
SETB PPWM2	MOV R0,#13	

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

LCALL	SETB PPWM2	LCALL
DELAY_2_CYCLE	;52	DELAY_2_CYCLE
CLR PPWM2	MOV R0,#33	CLR P50_2
SETB P50_2	LCALL	SETB PPWM2
MOV R0,#12	DELAY_2_CYCLE	;55
LCALL	CLR PPWM2	MOV R0,#34
DELAY_2_CYCLE	SETB P50_2	NOP
CLR P50_2	MOV R0,#10	LCALL
SETB PPWM2	LCALL	DELAY_2_CYCLE
;50	DELAY_2_CYCLE	CLR PPWM2
MOV R0,#32	CLR P50_2	SETB P50_2
LCALL	SETB PPWM2	MOV R0,#8
DELAY_2_CYCLE	;53	NOP
CLR PPWM2	MOV R0,#33	LCALL
SETB P50_2	NOP	DELAY_2_CYCLE
MOV R0,#11	LCALL	CLR P50_2
LCALL	DELAY_2_CYCLE	SETB PPWM2
DELAY_2_CYCLE	CLR PPWM2	;56
CLR P50_2	SETB P50_2	MOV R0,#35
SETB PPWM2	MOV R0,#9	LCALL
;51	NOP	DELAY_2_CYCLE
MOV R0,#32	LCALL	CLR PPWM2
NOP	DELAY_2_CYCLE	SETB P50_2
LCALL	CLR P50_2	MOV R0,#8
DELAY_2_CYCLE	SETB PPWM2	LCALL
CLR PPWM2	;54	DELAY_2_CYCLE
SETB P50_2	MOV R0,#34	CLR P50_2
MOV R0,#10	LCALL	SETB PPWM2
NOP	DELAY_2_CYCLE	;57
LCALL	CLR PPWM2	MOV R0,#35
DELAY_2_CYCLE	SETB P50_2	NOP
CLR P50_2	MOV R0,#9	

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

LCALL	CLR P50_2	MOV R0,#5
DELAY_2_CYCLE	SETB PPWM2	LCALL
CLR PPWM2	;60	DELAY_2_CYCLE
SETB P50_2	MOV R0,#37	CLR P50_2
MOV R0,#7	LCALL	SETB PPWM2
NOP	DELAY_2_CYCLE	;63
LCALL	CLR PPWM2	MOV R0,#38
DELAY_2_CYCLE	SETB P50_2	NOP
CLR P50_2	MOV R0,#6	LCALL
SETB PPWM2	LCALL	DELAY_2_CYCLE
;58	DELAY_2_CYCLE	CLR PPWM2
MOV R0,#36	CLR P50_2	SETB P50_2
LCALL	SETB PPWM2	MOV R0,#4
DELAY_2_CYCLE	;61	NOP
CLR PPWM2	MOV R0,#37	LCALL
SETB P50_2	NOP	DELAY_2_CYCLE
MOV R0,#7	LCALL	CLR P50_2
LCALL	DELAY_2_CYCLE	SETB PPWM2
DELAY_2_CYCLE	CLR PPWM2	;64
CLR P50_2	SETB P50_2	MOV R0,#39
SETB PPWM2	MOV R0,#5	LCALL
;59	NOP	DELAY_2_CYCLE
MOV R0,#36	LCALL	CLR PPWM2
NOP	DELAY_2_CYCLE	SETB P50_2
LCALL	CLR P50_2	MOV R0,#4
DELAY_2_CYCLE	SETB PPWM2	LCALL
CLR PPWM2	;62	DELAY_2_CYCLE
SETB P50_2	MOV R0,#38	CLR P50_2
MOV R0,#6	LCALL	SETB PPWM2
NOP	DELAY_2_CYCLE	;65
LCALL	CLR PPWM2	MOV R0,#39
DELAY_2_CYCLE	SETB P50_2	

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

LCALL	SETB PPWM2	LCALL
DELAY_2_CYCLE	;68	DELAY_2_CYCLE
CLR PPWM2	MOV R0,#40	CLR P50_2
SETB P50_2	NOP	SETB PPWM2
MOV R0,#4	LCALL	;71
LCALL	DELAY_2_CYCLE	MOV R0,#41
DELAY_2_CYCLE	CLR PPWM2	NOP
CLR P50_2	SETB P50_2	LCALL
SETB PPWM2	MOV R0,#2	DELAY_2_CYCLE
;66	NOP	CLR PPWM2
MOV R0,#39	LCALL	SETB P50_2
NOP	DELAY_2_CYCLE	MOV R0,#1
LCALL	CLR P50_2	NOP
DELAY_2_CYCLE	SETB PPWM2	LCALL
CLR PPWM2	;69	DELAY_2_CYCLE
SETB P50_2	MOV R0,#41	CLR P50_2
MOV R0,#3	LCALL	SETB PPWM2
NOP	DELAY_2_CYCLE	;72
LCALL	CLR PPWM2	MOV R0,#42
DELAY_2_CYCLE	SETB P50_2	LCALL
CLR P50_2	MOV R0,#2	DELAY_2_CYCLE
SETB PPWM2	LCALL	CLR PPWM2
;67	DELAY_2_CYCLE	SETB P50_2
MOV R0,#40	CLR P50_2	MOV R0,#1
LCALL	SETB PPWM2	LCALL
DELAY_2_CYCLE	;70	DELAY_2_CYCLE
CLR PPWM2	MOV R0,#41	CLR P50_2
SETB P50_2	LCALL	SETB PPWM2
MOV R0,#3	DELAY_2_CYCLE	;73
LCALL	CLR PPWM2	MOV R0,#42
DELAY_2_CYCLE	SETB P50_2	LCALL
CLR P50_2	MOV R0,#2	DELAY_2_CYCLE

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นิยมนำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

CLR PPWM2	NOP	LCALL
SETB P50_2	CLR P50_2	DELAY_2_CYCLE
MOV R0,#1	SETB PPWM2	CLR PPWM2
LCALL	;76	SETB P50_2
DELAY_2_CYCLE	MOV R0,#43	NOP
CLR P50_2	LCALL	NOP
SETB PPWM2	DELAY_2_CYCLE	NOP
;74	CLR PPWM2	CLR P50_2
MOV R0,#42	SETB P50_2	SETB PPWM2
NOP	NOP	;79
LCALL	NOP	MOV R0,#44
DELAY_2_CYCLE	NOP	LCALL
CLR PPWM2	NOP	DELAY_2_CYCLE
SETB P50_2	NOP	CLR PPWM2
NOP	CLR P50_2	SETB P50_2
NOP	SETB PPWM2	NOP
NOP	;77	NOP
NOP	MOV R0,#43	NOP
NOP	NOP	CLR P50_2
NOP	LCALL	SETB PPWM2
CLR P50_2	DELAY_2_CYCLE	;80
SETB PPWM2	CLR PPWM2	MOV R0,#44
;75	SETB P50_2	NOP
MOV R0,#43	NOP	LCALL
LCALL	NOP	DELAY_2_CYCLE
DELAY_2_CYCLE	NOP	CLR PPWM2
CLR PPWM2	NOP	SETB P50_2
SETB P50_2	CLR P50_2	NOP
NOP	SETB PPWM2	NOP
NOP	;78	CLR P50_2
NOP	MOV R0,#44	SETB PPWM2
NOP		;81

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นิยมนำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

MOV R0,#44	CLR PPWM2	LCALL
NOP	SETB P50_2	DELAY_2_CYCLE
LCALL	NOP	CLR PPWM2
DELAY_2_CYCLE	CLR P50_2	CLR P50_2
CLR PPWM2	SETB PPWM2	SETB PPWM2
SETB P50_2	;85	;89
NOP	MOV R0,#45	MOV R0,#46
NOP	NOP	LCALL
CLR P50_2	LCALL	DELAY_2_CYCLE
SETB PPWM2	DELAY_2_CYCLE	CLR PPWM2
;82	CLR PPWM2	CLR P50_2
MOV R0,#45	SETB P50_2	SETB PPWM2
LCALL	CLR P50_2	;90
DELAY_2_CYCLE	SETB PPWM2	MOV R0,#46
CLR PPWM2	;86	NOP
SETB P50_2	MOV R0,#45	LCALL
NOP	NOP	DELAY_2_CYCLE
CLR P50_2	LCALL	CLR PPWM2
SETB PPWM2	DELAY_2_CYCLE	SETB PPWM2
;83	CLR PPWM2	;91
MOV R0,#45	SETB P50_2	MOV R0,#46
LCALL	CLR P50_2	NOP
DELAY_2_CYCLE	SETB PPWM2	LCALL
CLR PPWM2	;87	DELAY_2_CYCLE
SETB P50_2	MOV R0,#46	CLR PPWM2
NOP	LCALL	SETB PPWM2
CLR P50_2	DELAY_2_CYCLE	;92
SETB PPWM2	CLR PPWM2	MOV R0,#46
;84	CLR P50_2	NOP
MOV R0,#45	SETB PPWM2	LCALL
LCALL	;88	DELAY_2_CYCLE
DELAY_2_CYCLE	MOV R0,#46	CLR PPWM2

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นิยมนำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

SETB PPWM2	LCALL	NOP
;93	DELAY_2_CYCLE	;105
MOV R0,#46	NOP	MOV R0,#47
NOP	;99	LCALL
LCALL	MOV R0,#47	DELAY_2_CYCLE
DELAY_2_CYCLE	LCALL	NOP
CLR PPWM2	DELAY_2_CYCLE	;106
SETB PPWM2	NOP	MOV R0,#47
;94	;100	LCALL
MOV R0,#46	MOV R0,#47	DELAY_2_CYCLE
NOP	LCALL	NOP
LCALL	DELAY_2_CYCLE	;107
DELAY_2_CYCLE	NOP	MOV R0,#47
CLR PPWM2	;101	LCALL
SETB PPWM2	MOV R0,#47	DELAY_2_CYCLE
;95	LCALL	NOP
MOV R0,#47	DELAY_2_CYCLE	;108
LCALL	NOP	MOV R0,#46
DELAY_2_CYCLE	;102	NOP
NOP	MOV R0,#47	LCALL
;96	LCALL	DELAY_2_CYCLE
MOV R0,#47	DELAY_2_CYCLE	CLR PPWM2
LCALL	NOP	SETB PPWM2
DELAY_2_CYCLE	;103	;109
NOP	MOV R0,#47	MOV R0,#46
;97	LCALL	NOP
MOV R0,#47	DELAY_2_CYCLE	LCALL
LCALL	NOP	DELAY_2_CYCLE
DELAY_2_CYCLE	;104	CLR PPWM2
NOP	MOV R0,#47	SETB PPWM2
;98	LCALL	;110
MOV R0,#47	DELAY_2_CYCLE	MOV R0,#46

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นิยมนำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

NOP	SETB PPWM2	NOP
LCALL	;115	CLR P50_2
DELAY_2_CYCLE	MOV R0,#46	SETB PPWM2
CLR PPWM2	LCALL	;119
SETB PPWM2	DELAY_2_CYCLE	MOV R0,#45
;111	CLR PPWM2	LCALL
MOV R0,#46	CLR P50_2	DELAY_2_CYCLE
NOP	SETB PPWM2	CLR PPWM2
LCALL	;116	SETB P50_2
DELAY_2_CYCLE	MOV R0,#45	NOP
CLR PPWM2	NOP	CLR P50_2
SETB PPWM2	LCALL	SETB PPWM2
;112	DELAY_2_CYCLE	;120
MOV R0,#46	CLR PPWM2	MOV R0,#45
NOP	SETB P50_2	LCALL
LCALL	CLR P50_2	DELAY_2_CYCLE
DELAY_2_CYCLE	SETB PPWM2	CLR PPWM2
CLR PPWM2	;117	SETB P50_2
SETB PPWM2	MOV R0,#45	NOP
;113	NOP	CLR P50_2
MOV R0,#46	LCALL	SETB PPWM2
LCALL	DELAY_2_CYCLE	;121
DELAY_2_CYCLE	CLR PPWM2	MOV R0,#44
CLR PPWM2	SETB P50_2	NOP
CLR P50_2	CLR P50_2	LCALL
SETB PPWM2	SETB PPWM2	DELAY_2_CYCLE
;114	;118	CLR PPWM2
MOV R0,#46	MOV R0,#45	SETB P50_2
LCALL	LCALL	NOP
DELAY_2_CYCLE	DELAY_2_CYCLE	NOP
CLR PPWM2	CLR PPWM2	CLR P50_2
CLR P50_2	SETB P50_2	SETB PPWM2

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

;122	SETB PPWM2	SETB P50_2
MOV R0,#44	;125	NOP
NOP	MOV R0,#43	NOP
LCALL	NOP	NOP
DELAY_2_CYCLE	LCALL	NOP
CLR PPWM2	DELAY_2_CYCLE	NOP
SETB P50_2	CLR PPWM2	CLR P50_2
NOP	SETB P50_2	SETB PPWM2
NOP	NOP	;128
CLR P50_2	NOP	MOV R0,#42
SETB PPWM2	NOP	NOP
;123	NOP	LCALL
MOV R0,#44	CLR P50_2	DELAY_2_CYCLE
LCALL	SETB PPWM2	CLR PPWM2
DELAY_2_CYCLE	;126	SETB P50_2
CLR PPWM2	MOV R0,#43	NOP
SETB P50_2	LCALL	NOP
NOP	DELAY_2_CYCLE	NOP
NOP	CLR PPWM2	NOP
NOP	SETB P50_2	NOP
CLR P50_2	NOP	NOP
SETB PPWM2	NOP	CLR P50_2
;124	NOP	SETB PPWM2
MOV R0,#44	NOP	;129
LCALL	NOP	MOV R0,#42
DELAY_2_CYCLE	CLR P50_2	LCALL
CLR PPWM2	SETB PPWM2	DELAY_2_CYCLE
SETB P50_2	;127	CLR PPWM2
NOP	MOV R0,#43	SETB P50_2
NOP	LCALL	MOV R0,#1
NOP	DELAY_2_CYCLE	LCALL
CLR P50_2	CLR PPWM2	DELAY_2_CYCLE

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นิยมนำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

CLR P50_2	MOV R0,#2	LCALL
SETB PPWM2	LCALL	DELAY_2_CYCLE
;130	DELAY_2_CYCLE	CLR PPWM2
MOV R0,#42	CLR P50_2	SETB P50_2
LCALL	SETB PPWM2	MOV R0,#3
DELAY_2_CYCLE	;133	LCALL
CLR PPWM2	MOV R0,#41	DELAY_2_CYCLE
SETB P50_2	LCALL	CLR P50_2
MOV R0,#1	DELAY_2_CYCLE	SETB PPWM2
LCALL	CLR PPWM2	;136
DELAY_2_CYCLE	SETB P50_2	MOV R0,#39
CLR P50_2	MOV R0,#2	NOP
SETB PPWM2	LCALL	LCALL
;131	DELAY_2_CYCLE	DELAY_2_CYCLE
MOV R0,#41	CLR P50_2	CLR PPWM2
NOP	SETB PPWM2	SETB P50_2
LCALL	;134	MOV R0,#3
DELAY_2_CYCLE	MOV R0,#40	NOP
CLR PPWM2	NOP	LCALL
SETB P50_2	LCALL	DELAY_2_CYCLE
MOV R0,#1	DELAY_2_CYCLE	CLR P50_2
NOP	CLR PPWM2	SETB PPWM2
LCALL	SETB P50_2	;137
DELAY_2_CYCLE	MOV R0,#2	MOV R0,#39
CLR P50_2	NOP	LCALL
SETB PPWM2	LCALL	DELAY_2_CYCLE
;132	DELAY_2_CYCLE	CLR PPWM2
MOV R0,#41	CLR P50_2	SETB P50_2
LCALL	SETB PPWM2	MOV R0,#4
DELAY_2_CYCLE	;135	LCALL
CLR PPWM2	MOV R0,#40	DELAY_2_CYCLE
SETB P50_2		CLR P50_2

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นิยมนำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

SETB PPWM2	LCALL	LCALL
;138	DELAY_2_CYCLE	DELAY_2_CYCLE
MOV R0,#39	CLR P50_2	CLR PPWM2
LCALL	SETB PPWM2	SETB P50_2
DELAY_2_CYCLE	;141	MOV R0,#6
CLR PPWM2	MOV R0,#37	NOP
SETB P50_2	NOP	LCALL
MOV R0,#4	LCALL	DELAY_2_CYCLE
LCALL	DELAY_2_CYCLE	CLR P50_2
DELAY_2_CYCLE	CLR PPWM2	SETB PPWM2
CLR P50_2	SETB P50_2	;144
SETB PPWM2	MOV R0,#5	MOV R0,#36
;139	NOP	LCALL
MOV R0,#38	LCALL	DELAY_2_CYCLE
NOP	DELAY_2_CYCLE	CLR PPWM2
LCALL	CLR P50_2	SETB P50_2
DELAY_2_CYCLE	SETB PPWM2	MOV R0,#7
CLR PPWM2	;142	LCALL
SETB P50_2	MOV R0,#37	DELAY_2_CYCLE
MOV R0,#4	LCALL	CLR P50_2
NOP	DELAY_2_CYCLE	SETB PPWM2
LCALL	CLR PPWM2	;145
DELAY_2_CYCLE	SETB P50_2	MOV R0,#35
CLR P50_2	MOV R0,#6	NOP
SETB PPWM2	LCALL	LCALL
;140	DELAY_2_CYCLE	DELAY_2_CYCLE
MOV R0,#38	CLR P50_2	CLR PPWM2
LCALL	SETB PPWM2	SETB P50_2
DELAY_2_CYCLE	;143	MOV R0,#7
CLR PPWM2	MOV R0,#36	NOP
SETB P50_2	NOP	LCALL
MOV R0,#5		DELAY_2_CYCLE

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นิยมนำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

CLR P50_2	MOV R0,#9	LCALL
SETB PPWM2	LCALL	DELAY_2_CYCLE
;146	DELAY_2_CYCLE	CLR PPWM2
MOV R0,#35	CLR P50_2	SETB P50_2
LCALL	SETB PPWM2	MOV R0,#10
DELAY_2_CYCLE	;149	NOP
CLR PPWM2	MOV R0,#33	LCALL
SETB P50_2	NOP	DELAY_2_CYCLE
MOV R0,#8	LCALL	CLR P50_2
LCALL	DELAY_2_CYCLE	SETB PPWM2
DELAY_2_CYCLE	CLR PPWM2	;152
CLR P50_2	SETB P50_2	MOV R0,#32
SETB PPWM2	MOV R0,#9	LCALL
;147	NOP	DELAY_2_CYCLE
MOV R0,#34	LCALL	CLR PPWM2
NOP	DELAY_2_CYCLE	SETB P50_2
LCALL	CLR P50_2	MOV R0,#11
DELAY_2_CYCLE	SETB PPWM2	LCALL
CLR PPWM2	;150	DELAY_2_CYCLE
SETB P50_2	MOV R0,#33	CLR P50_2
MOV R0,#8	LCALL	SETB PPWM2
NOP	DELAY_2_CYCLE	;153
LCALL	CLR PPWM2	MOV R0,#31
DELAY_2_CYCLE	SETB P50_2	LCALL
CLR P50_2	MOV R0,#10	DELAY_2_CYCLE
SETB PPWM2	LCALL	CLR PPWM2
;148	DELAY_2_CYCLE	SETB P50_2
MOV R0,#34	CLR P50_2	MOV R0,#12
LCALL	SETB PPWM2	LCALL
DELAY_2_CYCLE	;151	DELAY_2_CYCLE
CLR PPWM2	MOV R0,#32	CLR P50_2
SETB P50_2	NOP	SETB PPWM2

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นิยมนำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

;154	NOP	LCALL
MOV R0,#30	LCALL	DELAY_2_CYCLE
NOP	DELAY_2_CYCLE	CLR PPWM2
LCALL	CLR P50_2	SETB P50_2
DELAY_2_CYCLE	SETB PPWM2	MOV R0,#15
CLR PPWM2	;157	NOP
SETB P50_2	MOV R0,#29	LCALL
MOV R0,#12	LCALL	DELAY_2_CYCLE
NOP	DELAY_2_CYCLE	CLR P50_2
LCALL	CLR PPWM2	SETB PPWM2
DELAY_2_CYCLE	SETB P50_2	;160
CLR P50_2	MOV R0,#14	MOV R0,#27
SETB PPWM2	LCALL	LCALL
;155	DELAY_2_CYCLE	DELAY_2_CYCLE
MOV R0,#30	CLR P50_2	CLR PPWM2
LCALL	SETB PPWM2	SETB P50_2
DELAY_2_CYCLE	;158	MOV R0,#16
CLR PPWM2	MOV R0,#28	LCALL
SETB P50_2	NOP	DELAY_2_CYCLE
MOV R0,#13	LCALL	CLR P50_2
LCALL	DELAY_2_CYCLE	SETB PPWM2
DELAY_2_CYCLE	CLR PPWM2	;161
CLR P50_2	SETB P50_2	MOV R0,#26
SETB PPWM2	MOV R0,#14	NOP
;156	NOP	LCALL
MOV R0,#29	LCALL	DELAY_2_CYCLE
NOP	DELAY_2_CYCLE	CLR PPWM2
LCALL	CLR P50_2	SETB P50_2
DELAY_2_CYCLE	SETB PPWM2	MOV R0,#16
CLR PPWM2	;159	NOP
SETB P50_2	MOV R0,#27	LCALL
MOV R0,#13	NOP	DELAY_2_CYCLE

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

CLR P50_2	NOP	CLR PPWM2
SETB PPWM2	LCALL	SETB P50_2
;162	DELAY_2_CYCLE	MOV R0,#20
MOV R0,#26	CLR P50_2	NOP
LCALL	SETB PPWM2	LCALL
DELAY_2_CYCLE	;165	DELAY_2_CYCLE
CLR PPWM2	MOV R0,#24	CLR P50_2
SETB P50_2	LCALL	SETB PPWM2
MOV R0,#17	DELAY_2_CYCLE	;168
LCALL	CLR PPWM2	MOV R0,#22
DELAY_2_CYCLE	SETB P50_2	LCALL
CLR P50_2	MOV R0,#19	DELAY_2_CYCLE
SETB PPWM2	LCALL	CLR PPWM2
;163	DELAY_2_CYCLE	SETB P50_2
MOV R0,#25	CLR P50_2	MOV R0,#21
LCALL	SETB PPWM2	LCALL
DELAY_2_CYCLE	;166	DELAY_2_CYCLE
CLR PPWM2	MOV R0,#23	CLR P50_2
SETB P50_2	LCALL	SETB PPWM2
MOV R0,#18	DELAY_2_CYCLE	;169
LCALL	CLR PPWM2	MOV R0,#21
DELAY_2_CYCLE	SETB P50_2	LCALL
CLR P50_2	MOV R0,#20	DELAY_2_CYCLE
SETB PPWM2	LCALL	CLR PPWM2
;164	DELAY_2_CYCLE	SETB P50_2
MOV R0,#24	CLR P50_2	MOV R0,#22
NOP	SETB PPWM2	LCALL
LCALL	;167	DELAY_2_CYCLE
DELAY_2_CYCLE	MOV R0,#22	CLR P50_2
CLR PPWM2	NOP	SETB PPWM2
SETB P50_2	LCALL	;170
MOV R0,#18	DELAY_2_CYCLE	MOV R0,#20

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นิยมนำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

NOP	LCALL	LCALL
LCALL	DELAY_2_CYCLE	DELAY_2_CYCLE
DELAY_2_CYCLE	CLR P50_2	CLR PPWM2
CLR PPWM2	SETB PPWM2	SETB P50_2
SETB P50_2	;173	MOV R0,#26
MOV R0,#22	MOV R0,#18	LCALL
NOP	NOP	DELAY_2_CYCLE
LCALL	LCALL	CLR P50_2
DELAY_2_CYCLE	DELAY_2_CYCLE	SETB PPWM2
CLR P50_2	CLR PPWM2	;176
SETB PPWM2	SETB P50_2	MOV R0,#16
;171	MOV R0,#24	LCALL
MOV R0,#19	NOP	DELAY_2_CYCLE
NOP	LCALL	CLR PPWM2
LCALL	DELAY_2_CYCLE	SETB P50_2
DELAY_2_CYCLE	CLR P50_2	MOV R0,#27
CLR PPWM2	SETB PPWM2	LCALL
SETB P50_2	;174	DELAY_2_CYCLE
MOV R0,#23	MOV R0,#17	CLR P50_2
NOP	NOP	SETB PPWM2
LCALL	LCALL	;177
DELAY_2_CYCLE	DELAY_2_CYCLE	MOV R0,#15
CLR P50_2	CLR PPWM2	NOP
SETB PPWM2	SETB P50_2	LCALL
;172	MOV R0,#25	DELAY_2_CYCLE
MOV R0,#19	NOP	CLR PPWM2
LCALL	LCALL	SETB P50_2
DELAY_2_CYCLE	DELAY_2_CYCLE	MOV R0,#27
CLR PPWM2	CLR P50_2	NOP
SETB P50_2	SETB PPWM2	LCALL
MOV R0,#24	;175	DELAY_2_CYCLE
	MOV R0,#17	CLR P50_2

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นิยมนำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

SETB PPWM2	LCALL	LCALL
;178	DELAY_2_CYCLE	DELAY_2_CYCLE
MOV R0,#14	CLR P50_2	CLR PPWM2
NOP	SETB PPWM2	SETB P50_2
LCALL	;181	MOV R0,#32
DELAY_2_CYCLE	MOV R0,#12	LCALL
CLR PPWM2	NOP	DELAY_2_CYCLE
SETB P50_2	LCALL	CLR P50_2
MOV R0,#28	DELAY_2_CYCLE	SETB PPWM2
NOP	CLR PPWM2	;184
LCALL	SETB P50_2	MOV R0,#10
DELAY_2_CYCLE	MOV R0,#30	LCALL
CLR P50_2	NOP	DELAY_2_CYCLE
SETB PPWM2	LCALL	CLR PPWM2
;179	DELAY_2_CYCLE	SETB P50_2
MOV R0,#14	CLR P50_2	MOV R0,#33
LCALL	SETB PPWM2	LCALL
DELAY_2_CYCLE	;182	DELAY_2_CYCLE
CLR PPWM2	MOV R0,#11	CLR P50_2
SETB P50_2	NOP	SETB PPWM2
MOV R0,#29	LCALL	;185
LCALL	DELAY_2_CYCLE	MOV R0,#9
DELAY_2_CYCLE	CLR PPWM2	NOP
CLR P50_2	SETB P50_2	LCALL
SETB PPWM2	MOV R0,#31	DELAY_2_CYCLE
;180	NOP	CLR PPWM2
MOV R0,#13	LCALL	SETB P50_2
LCALL	DELAY_2_CYCLE	MOV R0,#33
DELAY_2_CYCLE	CLR P50_2	NOP
CLR PPWM2	SETB PPWM2	LCALL
SETB P50_2	;183	DELAY_2_CYCLE
MOV R0,#30	MOV R0,#11	CLR P50_2


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นิยมนำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

SETB PPWM2	LCALL	LCALL
;186	DELAY_2_CYCLE	DELAY_2_CYCLE
MOV R0,#8	CLR P50_2	CLR PPWM2
NOP	SETB PPWM2	SETB P50_2
LCALL	;189	MOV R0,#38
DELAY_2_CYCLE	MOV R0,#6	LCALL
CLR PPWM2	NOP	DELAY_2_CYCLE
SETB P50_2	LCALL	CLR P50_2
MOV R0,#34	DELAY_2_CYCLE	SETB PPWM2
NOP	CLR PPWM2	;192
LCALL	SETB P50_2	MOV R0,#4
DELAY_2_CYCLE	MOV R0,#36	LCALL
CLR P50_2	NOP	DELAY_2_CYCLE
SETB PPWM2	LCALL	CLR PPWM2
;187	DELAY_2_CYCLE	SETB P50_2
MOV R0,#8	CLR P50_2	MOV R0,#39
LCALL	SETB PPWM2	LCALL
DELAY_2_CYCLE	;190	DELAY_2_CYCLE
CLR PPWM2	MOV R0,#5	CLR P50_2
SETB P50_2	NOP	SETB PPWM2
MOV R0,#35	LCALL	;193
LCALL	DELAY_2_CYCLE	MOV R0,#3
DELAY_2_CYCLE	CLR PPWM2	NOP
CLR P50_2	SETB P50_2	LCALL
SETB PPWM2	MOV R0,#37	DELAY_2_CYCLE
;188	NOP	CLR PPWM2
MOV R0,#7	LCALL	SETB P50_2
LCALL	DELAY_2_CYCLE	MOV R0,#39
DELAY_2_CYCLE	CLR P50_2	NOP
CLR PPWM2	SETB PPWM2	LCALL
SETB P50_2	;191	DELAY_2_CYCLE
MOV R0,#36	MOV R0,#5	CLR P50_2

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นิยมนำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


SETB PPWM2	SETB P50_2	;199
;194	MOV R0,#42	NOP
MOV R0,#2	LCALL	NOP
NOP	DELAY_2_CYCLE	CLR PPWM2
LCALL	CLR P50_2	SETB P50_2
DELAY_2_CYCLE	SETB PPWM2	MOV R0,#44
CLR PPWM2	;197	NOP
SETB P50_2	NOP	LCALL
MOV R0,#40	NOP	DELAY_2_CYCLE
NOP	NOP	CLR P50_2
LCALL	NOP	SETB PPWM2
DELAY_2_CYCLE	NOP	;200
CLR P50_2	CLR PPWM2	NOP
SETB PPWM2	SETB P50_2	CLR PPWM2
;195	MOV R0,#43	SETB P50_2
MOV R0,#1	LCALL	MOV R0,#45
NOP	DELAY_2_CYCLE	LCALL
LCALL	CLR P50_2	DELAY_2_CYCLE
DELAY_2_CYCLE	SETB PPWM2	LJMP MAIN
CLR PPWM2	;198	END
SETB P50_2	NOP	
MOV R0,#41	NOP	
NOP	NOP	
LCALL	NOP	
DELAY_2_CYCLE	CLR PPWM2	
CLR P50_2	SETB P50_2	
SETB PPWM2	MOV R0,#43	
;196	NOP	
MOV R0,#1	LCALL	
LCALL	DELAY_2_CYCLE	
DELAY_2_CYCLE	CLR P50_2	
CLR PPWM2	SETB PPWM2	

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




ลายวงจร DC to AC Converter

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




230 (mm)

157.5 (mm)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้ในเพื่อการศึกษาเท่านั้น เมื่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้