

สำนักหอสมุดกลาง พระจอมเกล้าลาดกระบัง

การส่งข้อมูลและสัญญาณเสียงด้วยแสงผ่านอากาศ
FREE SPACE TRANSMISSION OF DATA AND VOICE SIGNAL
VIA OPTICAL BEAM TRANSCEIVER



โดย

นายพิทักษ์ เนตรพระ

นายสราวุธ เอ็มโอช

รพ.
๗๖73๗
2550

เลขหา.....
เลขทะเบียน..... 83271
วัน,เดือน,ปี..... 11 ส.ค. 2551

b. 11๙๖๖130

ปริญญานิพนธ์นี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรปริญญาวิศวกรรมศาสตรบัณฑิต
สาขาวิชาวิศวกรรมโทรคมนาคม
สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง
ปีการศึกษา 2550

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การส่งข้อมูลและสัญญาณเสียงด้วยแสงผ่านอากาศ
**FREE SPACE TRANSMISSION OF DATA AND VOICE SIGNAL
VIA OPTICAL BEAM TRANSCEIVER**



ปริญญานิพนธ์นี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรปริญญาวิศวกรรมศาสตรบัณฑิต
สาขาวิชาวิศวกรรมโทรคมนาคม
สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ปริญญาโทปีการศึกษา 2550

ภาควิชาวิศวกรรมโทรคมนาคม


คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

เรื่อง การส่งข้อมูลและสัญญาณเสียงด้วยแสงผ่านอากาศ

**FREE SPACE TRANSMISSION OF DATA AND VOICE SIGNAL
VIA OPTICAL BEAM TRANSCIEIVER**

ผู้จัดทำ

1. นายพิทักษ์ เนตรพระ 48015025
2. นายสรารุช เอ็มโอช 48015040


.....
(ผศ.ดร. สุทธิชัย นพนาถิพงษ์)

อาจารย์ที่ปรึกษา



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การส่งข้อมูลและสัญญาณเสียงด้วยแสงผ่านอากาศ
FERR SPACE TRANSMISSION OF DATA AND VOICE SIGNAL
VIA OPTICAL BEAM TRANSCEIVER

โดย นายพิทักษ์ เนตรพระ 48015025
นายสรารุช เอ็มโอช 48015040

อาจารย์ที่ปรึกษา ผศ.ดร. สุทธิชัย นพนาทิพงษ์

บทคัดย่อ

โครงการนี้เป็นกรนำสัญญาณข้อมูลจากคอมพิวเตอร์กับสัญญาณเสียงส่งผ่านด้วยแสงแบบไร้สาย โดยแยกออกเป็นสองส่วน คือ ภาคส่งและภาครับ โดยในส่วนของทางภาคส่งจะนำข้อมูลจากคอมพิวเตอร์จำนวนหนึ่งช่องสัญญาณจากพอร์ต RS232 กับสัญญาณเสียง โดยใช้เทคนิคมัลติเพล็กซ์แบบแบ่งช่วงความถี่ (Frequency Division Multiplex) นำสัญญาณจากวงจรมัลติเพล็กซ์มาแปลงเป็นสัญญาณแสงโดยใช้เลเซอร์ ส่วนทางภาครับจะทำการแปลงสัญญาณแสงให้เป็นสัญญาณไฟฟ้า จากนั้นทำการดีมัลติเพล็กซ์แบบแบ่งช่วงความถี่เพื่อแยกสัญญาณเสียงกับข้อมูลคอมพิวเตอร์ออกจากกัน

ABSTRACT

This project presents wireless digital and audio signal transmission via light. It consists of 2 part. They are light transmitter and receiver. The transmitter uses computer digital data from RS232 ports and audio signal from microphone multiplex with FDM (Frequency Division Multiplex) then convert electrical signal to light signal using laser. The second part is the receiver which convert light signal to electrical signal. After that the receiver de-multiplex (Frequency Division Multiplex) the signal into the original.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

กิตติกรรมประกาศ

ปริญญาบัตรฉบับนี้สามารถสำเร็จลุล่วงไปได้ด้วยดี ต้องขอขอบคุณหลายๆ ฝ่ายที่ คอยให้ความช่วยเหลือตลอดมา ต้องขอกราบขอบคุณท่านอาจารย์ที่ปรึกษา ศศ.ดร. สุทธิชัย นพนาดีพงษ์ ที่คอยให้คำปรึกษาและคำแนะนำต่างๆ ตลอดจนอุปกรณ์เครื่องมือต่างๆ ที่ใช้ในการดำเนินงาน นอกจากนี้คณะผู้จัดทำต้องขอขอบคุณนาย ราชนันท์ อันตะยา ที่คอยช่วยให้คำแนะนำในการใช้โปรแกรม และที่สำคัญยิ่งต้องขอขอบคุณ พ่อแม่ ผู้ให้กำเนิดและคอยให้การสนับสนุนทุกๆ เรื่องมาตลอดทั้งชีวิต สุดท้ายนี้ขอขอบคุณผู้สร้างสรรค้วทยาการต่างๆ ในโลกนี้ที่ให้เราเราได้ใช้ชีวิตกันอย่างสะดวกสบายและมีความสุขที่สุด

คณะผู้จัดทำ

นาย พิทักษ์ เนตรพระ

นาย สราวุธ เอ็มโอช



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญ

	หน้า
บทที่ 1 บทนำ	
1.1 ความสำคัญและความเป็นมา	1
บทที่ 2 ทฤษฎีและหลักการ	
2.1 หลักการของการมัลติเพล็กซ์ (Multiplexing)	2
2.2 ฟริควนซีดิวิชั่นมัลติเพล็กซ์ (Frequency Division Multiplexing: FDM)	3
2.3 ฟริควนซีชิฟต์คีย์อิง (Frequency Shift Keying: FSK)	4
2.3.1 ตัวกำเนิดสัญญาณฟริควนซีชิฟต์คีย์อิง (FSK Generator)	4
2.3.2 แบนด์วิธของสัญญาณฟริควนซีชิฟต์คีย์อิง (FSK Bandwidth)	5
2.3.3 ฟริควนซีชิฟต์คีย์อิงดีมอดูเลเตอร์ (FSK Demodulator)	9
2.4 การมอดูเลตทางความถี่ (Frequency Modulation: FM)	9
2.4.1 สัญญาณการมอดูเลตความถี่ (Frequency Modulation Signal)	10
2.4.2 ไซด์แบนด์ และแบนด์วิธของการมอดูเลตทางความถี่	10
2.4.3 ดัชนีการมอดูเลต (Modulation Index: MI)	11
2.4.4 ไซด์แบนด์ของการมอดูเลตทางความถี่ (Sideband of FM)	11
2.4.5 แบนด์วิธของการมอดูเลตทางความถี่ (Bandwidth of FM)	12
2.4.6 การสร้างสัญญาณ FM แบบทางตรง	12
2.4.7 การสร้างสัญญาณ FM แบบทางอ้อม	13
2.4.8 การดีมอดูเลตของการมอดูเลตทางความถี่ (FM Demodulation)	16
2.5 เฟสล็อกคัล	16
2.6 ไอซี MAX232	19
2.6.1 พอร์ตอนุกรม RS-232	19
2.6.2 แสดงการเชื่อมต่ออุปกรณ์ภายนอกเข้ากับคอมพิวเตอร์ด้วยสาย DB9	20
2.6.3 รูปแบบการสื่อสารแบบอนุกรม	20
2.6.4 อัตราการส่งข้อมูล (Baud rate)	21
2.6.5 ลักษณะการรับและส่งข้อมูลแบบอนุกรม	21
2.7 เลเซอร์ไดโอด	22
2.7.1 กลไกการเปล่งแสงของเลเซอร์ไดโอด	22
2.7.2 ลักษณะสมบัติของเลเซอร์ไดโอด	25
2.7.3 ลักษณะสมบัติของโหมดตามขวาง (Transverse Mode)	26
2.7.4 ลักษณะสมบัติของโหมดตามยาว (Longitudinal Mode)	27
2.7.5 การขับเลเซอร์ไดโอด	27
2.7.6 การประวิงเวลาก่อนการเล็ง	28

สารบัญ

	หน้า
2.7.7 อธิพทลของอุนหภูมิ	28
2.7.8 การใช้งานเลเซอร์ไดโอด	28
2.7.9 อายุการใช้งานของเลเซอร์ไดโอด (Life Time)	28
2.8 โครงสร้างและการทำงานของการรับแสง	29
2.8.1 สารและโครงสร้างของอุปกรณ์รับแสง	30
บทที่ 3 การคำนวณและการสร้าง	
3.1 ภาคส่ง	33
3.1.1 Frequency Shift Keying	33
3.1.2 การมอดูเลตทางความถี่ (Frequency Modulation: FM)	34
3.1.3 วงจรรวมสัญญาณ (Summing Circuit)	35
3.1.4 วงจรขับเลเซอร์ (Laser Driver)	36
3.1.5 ภาค Voltage Converter	38
3.1.6 วงจรภาคจ่ายไฟ	39
3.1.7 วงจรรวมของภาคส่ง	40
3.2 ภาครับ	41
3.2.1 วงจรตรวจจับสัญญาณแสงและวงจรรขยายสัญญาณ	41
3.2.2 วงจรกรองความถี่ (Filter)	42
3.2.3 ภาค FSK Demodulator	45
3.2.4 ภาค Frequency Demodulator	46
3.2.5 ภาค Voltage Comparator	47
3.2.6 วงจรรขยายสัญญาณโคขไอ้ออปแอมป์	47
3.2.7 วงจรรวมของภาครับ	48
บทที่ 4 การทดลองและผลการทดลอง	
4.1 ภาคส่ง	50
4.1.1 ภาค Voltage Converter	50
4.1.2 ภาค Frequency Shift Keying Modulation	51
4.1.3 ภาค Frequency Modulation	53
4.1.4 วงจร Summing	54
4.2 ภาครับ	55
4.2.1 วงจรตรวจจับแสง	55
4.2.2 วงจร LC Filter	55
4.2.3 ภาค FSK Demodulator	56

สารบัญ

	หน้า
4.2.4 การ FM Demodulator	57
4.2.5 แสดงผลการวัดระยะทาง	58
บทที่ 5 บทวิจารณ์และบทสรุป	



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญรูปภาพ

	หน้า
รูปที่ 2.1 แสดงหลักการของการมัลติเพล็กซ์	2
รูปที่ 2.2 แสดงโครงสร้างการส่งข้อมูลแบบแบ่งช่วงความถี่	3
รูปที่ 2.3 แสดงโครงสร้างการรับข้อมูลแบบแบ่งช่วงความถี่	4
รูปที่ 2.4 ตัวกำเนิดสัญญาณพรีแควนซีซีฟคีย์อิง	4
รูปที่ 2.5 อินพุตและเอาต์พุตของตัวกำเนิดสัญญาณพรีแควนซีซีฟคีย์อิง	5
รูปที่ 2.6 พรีแควนซีซีฟคีย์อิงมอดูเลเตอร์	6
รูปที่ 2.7 การเบี่ยงเบนความถี่	6
รูปที่ 2.8 แสดงสเปกตรัมความถี่ของตัวอย่าง	8
รูปที่ 2.9 PLL-FSK Demodulation	9
รูปที่ 2.10 รูปคลื่นของสัญญาณการมอดูเลตทางความถี่	10
รูปที่ 2.11 ตัวอย่างวงจรที่ใช้วาเรคเตอร์ในการสร้างสัญญาณ FM	12
รูปที่ 2.12 ส่วนประกอบของวงจรที่ใช้สร้างสัญญาณ FM แบบทางอ้อม	13
รูปที่ 2.13 แสดงตัวอย่างการสร้างสัญญาณ FM วิธีอาร์มสตรองร่วมกับวงจรคูณความถี่และมิกเซอร์	15
รูปที่ 2.14 บล็อกไดอะแกรมการดีมอดูเลตของการมอดูเลตทางความถี่	16
รูปที่ 2.15 ส่วนประกอบของวงจรเฟสล็อกคัลป์	17
รูปที่ 2.16 วงจรเปรียบเทียบเฟสและสัญญาณขาออกที่เกิดจากค่าคลาดเคลื่อนเฟส	17
รูปที่ 2.17 แสดงตำแหน่งขาของ MAX232	19
รูปที่ 2.18 การเชื่อมต่ออุปกรณ์ภายนอกผ่าน DB9 แบบ 3 เส้น และแบบ Null modem	20
รูปที่ 2.19 แสดงการสื่อสารแบบซิงโครนัส	20
รูปที่ 2.20 แสดงการสื่อสารแบบอะซิงโครนัส	21
รูปที่ 2.21 ลักษณะของแถบพลังงานของสารกึ่งตัวนำที่ไดโอดเปล่งแสงที่มีความเข้มที่สูงมาก	22
รูปที่ 2.22 รอยต่อพีเอ็นที่กำเนิดแสงเลเซอร์ในเลเซอร์ไดโอด	23
รูปที่ 2.23 ลักษณะสมบัติความสัมพันธ์ของความเข้มแสงและกระแสไฟฟ้าในเลเซอร์ไดโอด	24
รูปที่ 2.24 กลไกการเปล่งแสงเลเซอร์ในเลเซอร์ไดโอดยุคต้นๆ	24
รูปที่ 2.25 เปรียบเทียบการเกิดปรากฏการณ์ประชากรผกผันเลเซอร์แก๊สและเลเซอร์ไดโอด	25
รูปที่ 2.26 ตัวอย่างสเปกตรัมของแสงเลเซอร์	25
รูปที่ 2.27 ความสัมพันธ์ระหว่างค่าคงตัวแลตทิซและช่องว่าง	26
รูปที่ 2.28 วิธีการวัดภาพลำแสงเลเซอร์	26
รูปที่ 2.29 สเปกตรัมของเลเซอร์ที่มีโหมดแบบตามยาว	27
รูปที่ 2.30 แสดงการขับเลเซอร์ไดโอดแบบต่างๆ	28
รูปที่ 2.31 แสดงบริเวณเขตปลอดภัย	29
รูปที่ 2.32 แสดงความยาวคลื่นในการรับแสงของอุปกรณ์รับแสงแต่ละชนิด	30

สารบัญรูปภาพ

	หน้า
รูปที่ 2.33 แสดงหลักการทำงานการรับแสงของ PIN-PD	31
รูปที่ 2.34 แสดงหลักการทำงานการรับแสงและระดับของพลังงานของ เอพีดี	32
รูปที่ 3.1 แสดงบล็อกไดอะแกรมของภาคส่ง	33
รูปที่ 3.2 แสดงวงจร Frequency Shift Keying	34
รูปที่ 3.3 แสดงวงจรการมอดูเลตทางความถี่	35
รูปที่ 3.4 แสดงวงจรรวมสัญญาณ	35
รูปที่ 3.5 แสดงวงจรขับเลเซอร์	38
รูปที่ 3.6 แสดงวงจร Voltage Converter	39
รูปที่ 3.7 แสดงวงจรภาคจ่ายไฟ	39
รูปที่ 3.8 แสดงวงจรรวมของภาคส่ง	40
รูปที่ 3.9 แสดงบล็อกไดอะแกรมด้านรับ	41
รูปที่ 3.10 แสดงวงจรตรวจจับสัญญาณแสงและวงจรขยายสัญญาณ	42
รูปที่ 3.11 แสดงวงจรต้นแบบของวงจรกรองความถี่ต่ำผ่านทั้ง 2 แบบ	43
รูปที่ 3.12 แสดงวงจรต้นแบบของวงจรกรองความถี่ต่ำผ่าน	43
รูปที่ 3.13 แสดงวงจรกรองความถี่ต่ำผ่าน	44
รูปที่ 3.14 แสดงวงจรต้นแบบของวงจรกรองความถี่สูงผ่าน	44
รูปที่ 3.15 แสดงวงจรกรองความถี่สูงผ่าน	45
รูปที่ 3.16 แสดงวงจร FSK Demodulator	46
รูปที่ 3.17 แสดงวงจร FM Demodulator	46
รูปที่ 3.18 แสดงวงจร Voltage Comparator	47
รูปที่ 3.19 แสดงวงจรขยายสัญญาณ โดยใช้โอปแอมป์	47
รูปที่ 3.20 แสดงวงจรรวมของภาครับ	48
รูปที่ 4.1 แสดงบล็อกไดอะแกรมของภาคส่ง	49
รูปที่ 4.2 แสดงบล็อกไดอะแกรมด้านรับ	49
รูปที่ 4.3 แสดงการแปลงระดับสัญญาณ $\pm 9V$ ให้เป็นสัญญาณ TLL (0 v, 5 v)	50
รูปที่ 4.4 แสดงการแปลงระดับสัญญาณ TLL (0 v, 5 v) ให้เป็นสัญญาณ $\pm 9V$	50
รูปที่ 4.5 แสดงคลื่นพาห้ความถี่ 3 MHz	51
รูปที่ 4.6 แสดงคลื่นพาห้ความถี่ 3 MHz	52
รูปที่ 4.7 แสดงผลของวงจร Frequency Shift Keying Modulation	52
รูปที่ 4.8 แสดงความถี่ของคลื่นพาห้ 400 KHz	53
รูปที่ 4.9 แสดงความถี่ของคลื่นพาห้ 400 KHz	53
รูปที่ 4.10 แสดงผลของการมอดูเลตทางความถี่	54

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ทางการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญรูปภาพ

	หน้า
รูปที่ 4.11 แสดงการรวมความถี่สองความถี่เข้าด้วยกัน	54
รูปที่ 4.12 แสดงรูปของสัญญาณที่รับได้	55
รูปที่ 4.13 แสดงกราฟของวงจรรองความถี่ต่ำผ่าน	55
รูปที่ 4.14 แสดงกราฟของวงจรรองความถี่สูงผ่าน	56
รูปที่ 4.15 แสดงการกรองความถี่	56
รูปที่ 4.16 แสดงการมอดูเลตสัญญาณ FSK	57
รูปที่ 4.17 แสดงการมอดูเลตทางความถี่	57
รูปที่ 4.18 แสดงผลการวัดระยะทางที่ 50 เมตร	58
รูปที่ 4.19 แสดงรูปขยายสัญญาณข้อมูลที่รับได้ที่ระยะ 50 เมตร	58
รูปที่ 4.20 แสดงผลการวัดระยะทางที่ 100 เมตร	59
รูปที่ 4.21 แสดงรูปขยายสัญญาณข้อมูลที่รับได้ที่ระยะ 100 เมตร	59
รูปที่ 4.22 แสดงผลการวัดระยะทางที่ 150 เมตร	60
รูปที่ 4.23 แสดงรูปขยายสัญญาณข้อมูลที่รับได้ที่ระยะ 150 เมตร	60
รูปที่ 4.24 แสดงรูปวงจรภายในของเครื่องส่งและเครื่องรับในกล่องเดียวกัน	61
รูปที่ 4.25 แสดงรูปด้านหน้าของเครื่องส่งและรับ	61
รูปที่ 4.26 แสดงรูปด้านหลังของเครื่องส่งและรับ	62
รูปที่ 4.27 แสดงวงจรภายในของเครื่องส่งและรับในกล่องเดียวกันทั้ง 2 เครื่อง	62
รูปที่ 4.28 แสดงภาพรวมของทั้งสองเครื่อง	63

สารบัญตาราง

	หน้า
ตารางที่ 2.1 Bessel Function Table	8
ตารางที่ 2.2 การกระจายคลื่นพาหะและไซด์แบนด์ที่ดัชนีการมอดูเลตค่าต่างๆ	11
ตารางที่ 2.3 แสดงการจัดขาของคอนเน็คเตอร์อนุกรมแบบ DB9	19
ตารางที่ 3.1 แสดงตารางกำหนดค่าต่างๆในการเลือกอันดับของวงจรกรองความถี่ต้นแบบ	42



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 1

บทนำ

1.1 ความสำคัญและความเป็นมา

ปัจจุบันนี้การสื่อสารถือเป็นสิ่งสำคัญสำหรับทุกคน เนื่องจากทุกคนต้องมีการติดต่อสื่อสารถึงกันทุกวัน ทั้งการพูดคุย การส่ง-รับข้อมูล ระบบการสื่อสารมีความก้าวหน้าขึ้นเป็นอย่างมากในทุกๆด้าน ไม่ว่าจะเป็น การสื่อสารในระบบโมโครเวฟ การสื่อสารผ่านดาวเทียม การสื่อสารผ่านเส้นใยแก้วนำแสง การสื่อสารโดยใช้คลื่นวิทยุ และอื่นๆ

การสื่อสารในปัจจุบันแบ่งออกได้เป็น 2 แบบ คือ แบบแรกเป็นแบบที่ต้องใช้สายในการติดต่อสื่อสาร ซึ่งการติดต่อสื่อสารแบบที่ใช้สายนั้นจะต้องมีการวางสายเพื่อเป็นตัวกลางในการส่งสัญญาณข้อมูล การติดต่อสื่อสารแบบที่สอง คือ เป็นแบบที่ไม่ใช้สายในการติดต่อสื่อสาร หรือที่เรียกกันว่า การสื่อสารไร้สาย (Wireless Communication) โดยจะทำการส่งข้อมูลผ่านอากาศ ซึ่งระหว่างต้นทางและปลายทางไม่ต้องมีการวางสายสัญญาณ แต่จะใช้คลื่นวิทยุ คลื่น โมโครเวฟ และ คลื่นแสงเป็นพาหะในการนำข้อมูลไปยังปลายทาง อย่างไรก็ตามการสื่อสารที่กล่าวถึงนี้ไม่ว่าจะเป็นแบบใช้สาย หรือแบบไร้สาย จะต้องได้รับอนุญาตก่อนที่จะมีการใช้งานจริง ซึ่งระบบที่ต้องใช้สายนั้นจะต้องเสียค่าใช้จ่ายเพิ่มขึ้นเพื่อที่จะฝังสายไว้ใต้ดิน หรือแขวนไว้ระหว่างเสาไฟฟ้าอีกด้วย ทำให้เกิดความคิดที่จะทำการส่งข้อมูลได้ โดยเฉพาะบางพื้นที่ที่มีสัญญาณรบกวนสูง ทำให้อาจเกิดความผิดพลาดในการส่งข้อมูลได้ อย่างเช่น ในโรงงานอุตสาหกรรม ที่มีสัญญาณรบกวนที่เป็นคลื่นแม่เหล็กไฟฟ้า (Electromagnetic noise) ที่เกิดจากการทำงานของเครื่องจักร หรือ มอเตอร์ โดยจะมีแนวทางในการแก้ปัญหาคือ

ทางเลือกที่ 1 จะใช้สายใยแก้วนำแสง เป็นวิธีการที่มีประสิทธิภาพมากที่สุด แต่มีปัญหาในเรื่องของการวางสาย และมีค่าใช้จ่ายในการลงทุนสูงมาก

ทางเลือกที่ 2 คือ การใช้ระบบที่ใช้ Radio Frequency เช่น โมโครเวฟ หรือ LMDS (Local Multipoint Distribution System) ข้อดีคือ ส่งได้ในระยะทางที่ไกล แต่มีปัญหาเรื่องการลงทุนสูง และเกี่ยวกับการขออนุญาตใช้สเปกตรัมความถี่ รวมทั้งมี Capacity ก่อนข้างจำกัด และไม่สามารถแก้ปัญหาสัญญาณรบกวนได้ทั้งหมด

ทางเลือกที่ 3 คือ ใช้สายทองแดง เช่น STP, UTP โครแอคเซียล เป็นต้น ถ้าสายที่สามารถป้องกันสัญญาณรบกวนได้ดีจะมีราคาก่อนข้างสูง และเกิด Loss ที่ระยะทางไกลๆ

ทางเลือกที่ 4 คือ FSO (Free Space Optic) เป็นทางเลือกที่เหมาะสมที่สุดทั้งในแง่ของเทคโนโลยี ขนาดของแบนด์วิดท์ที่มีช่วงการใช้งานที่กว้างมาก สามารถติดตั้งและใช้งานได้อย่างรวดเร็วและค่าใช้จ่ายก่อนข้างต่ำกว่าทางเลือกอื่นๆ

บทที่ 2 ทฤษฎีและหลักการ

2.1 หลักการของการมัลติเพล็กซ์ (Multiplexing)

ในระบบการสื่อสารนันทวิทยาการต่างๆ (เช่นความถี่ในการใช้งาน, ปริมาณคู่สาย ฯลฯ) ที่ถูกนำมาใช้งานนั้นล้วนมีอยู่อย่างจำกัด เราจึงต้องใช้ทรัพยากรต่างๆ ที่มีอยู่ให้คุ้มค่าที่สุดที่สุดการมัลติเพล็กซ์ก็เป็นเทคนิคอย่างหนึ่งในการแก้ปัญหาดังกล่าว ความหมายของมัลติเพล็กซ์ก็คือการรวม (combination) ให้ช่องสัญญาณที่มีขนาดความจุของข่าวสารต่ำ สามารถใช้งานผ่านสื่อสัญญาณ (transmission media) ที่มีขนาดความจุสูงชุดเดียวกันได้ ทำให้ความจุของระบบสื่อสัญญาณนั้นถูกใช้งานอย่างคุ้มค่าที่สุด หลักการของการมัลติเพล็กซ์สามารถแสดงได้ดังรูปที่ 2.1



รูปที่ 2.1 แสดงหลักการของการมัลติเพล็กซ์

จากรูปที่ 2.1 เราให้ช่องสัญญาณข้อมูล n อินพุต ถูกส่งเข้าไปยัง MUX ซึ่งจะทำหน้าที่ในการรวมช่องสัญญาณทั้งหมดแล้วส่งผ่านไปนช่องสัญญาณที่มีความจุขนาดช่องสัญญาณ n ข้อมูล ชุดหนึ่งเมื่อถึงปลายทางแล้วช่องสัญญาณที่ถูกรวมกันนั้นจะถูกแยก (DEMUX) ออกมาเป็นช่องสัญญาณข้อมูล n เอาต์พุต ตามเดิม

การที่หลักการของการมัลติเพล็กซ์ได้รับการใช้งานอย่างกว้างขวางเนื่องจาก

- 1) การที่สามารถทำให้ช่องสัญญาณที่ใช้ในการส่งผ่านข้อมูลมีความจุสูงมากขึ้นเท่าใด ก็จะเป็นการทำให้ต้นทุนของการใช้งานการส่งสัญญาณต่ำลงเท่านั้น
- 2) ในการส่งข้อมูลทั่วไปนั้นอุปกรณ์ที่ถูกนำมาใช้งานเช่น data terminal equipment มักมีความเร็วไม่สูงนัก เช่นในการส่งข้อมูลที่มีขนาดของข้อมูลไม่ใหญ่เกินไปนักอัตราการส่งข้อมูลระหว่าง 9,600 bps ถึง 64 kbps ก็เพียงพอแล้ว
- 3) ความมีอยู่อย่างจำกัดของการใช้งานผ่านสื่อสัญญาณ ดังที่ได้กล่าวแล้วนั้น ทำให้ความต้องการส่งสัญญาณต่างๆ ผ่านสื่อสัญญาณชุดเดียวกันมีความจำเป็นมากขึ้น


2.2 ฟรีแควนซีดิวิชันมัลติเพล็กซ์ (Frequency Division Multiplexing: FDM)

การสื่อสารที่ต้องการส่งข่าวสารจำนวนมากๆ พร้อมกันเราจะใช้วิธีการที่เรียกว่า มัลติเพล็กซ์ ซึ่งมัลติเพล็กซ์ก็คือการส่งสัญญาณข่าวสารหลายๆ สัญญาณภายใต้คลื่นพาห์ตัวเดียวกันโดยมัลติเพล็กซ์ แบ่งออกเป็น 2 ชนิดคือ

1. เอฟดีเอ็ม (Frequency Division Multiplexing: FDM)
2. ทีดีเอ็ม (Time Division Multiplexing: TDM)

โดยจะกล่าวถึงฟรีแควนซีดิวิชันมัลติเพล็กซ์ เพียงอย่างเดียว ฟรีแควนซีดิวิชันมัลติเพล็กซ์หรือ เอฟดีเอ็ม คือการแบ่งแถบความถี่ (Band width) เป็นช่วงๆ แก่สัญญาณข่าวสารจำนวนมากกว่า 1 ช่อง โดยไม่มีการเหลื่อมล้ำกัน แล้วนำสัญญาณเหล่านี้ไปมอดูเลตกับคลื่นพาห์ตัวเดียวกันเพื่อส่งสัญญาณต่อไป สัญญาณข่าวสารแต่ละสัญญาณนี้สามารถเอาออกมาจากสัญญาณเอฟดีเอ็มได้ โดยการดีมอดูเลตสัญญาณ เอฟดีเอ็มก่อน แล้วผ่านเครื่องกรองความถี่ที่มีความถี่ตรงกัน การใช้งานของเอฟดีเอ็มนี้สามารถ ใช้ใน โทรศัพท์ระยะทางไกล เอฟดีเอ็มสเตริโอ การแพร่ภาพทีวี และอื่นๆ อีกมากมาย


หลักการของเอฟดีเอ็ม แสดงดังรูปที่ 2.2 สำหรับสัญญาณข่าวสาร ($m(t)$) จำนวน n ตัว ซึ่งสมมติว่าถูกจำกัดแถบความถี่ โดยทั่วไปถ้าสัญญาณข่าวสารไม่ถูกจำกัดความถี่ก็จะให้ผ่านวงจรกรองความถี่ต่ำแทน สัญญาณที่ถูกจำกัดแถบความถี่แต่ละตัวจะนำมามอดูเลตกับคลื่นพาห์ที่มีความถี่ต่างกัน (f_1, f_2, \dots, f_n) สัญญาณที่ผ่านการมอดูเลตแล้ว ($s_1(t), s_2(t), \dots, s_n(t)$) จะนำมารวมกันเป็นสัญญาณ ($m_b(t)$) แล้วนำสัญญาณที่ได้ส่งผ่านสัญญาณออกไป



รูปที่ 2.2 แสดงโครงสร้างการส่งข้อมูลแบบแบ่งช่วงความถี่

การกู้คืนสัญญาณข่าวสารเดิมกลับมานั้นแสดงในรูปที่ 2.3 การกลับคืนสู่สัญญาณข่าวสารเดิมคือการดีมอดูเลตเพื่อให้ได้สัญญาณเดิมกลับคืนมา เริ่มแรกจะนำสัญญาณที่รับได้มาผ่านวงจรกรองความถี่แบบแถบความถี่ผ่าน (Bandpass filter) โดยมีความถี่ตัดอยู่ที่ f_1, f_2, \dots, f_n เพื่อที่จะกรองเฉพาะความถี่ที่ต้องการออกหลังจากนั้นนำสัญญาณที่ได้แต่ละตัวมาทำการดีมอดูเลตเพื่อที่จะแยกคลื่นพาห์กับสัญญาณข้อมูลออกจากกัน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 2.3 แสดง โครงสร้างการรับข้อมูลแบบแบ่งช่วงความถี่

2.3 ฟรีแควนซีชิฟต์คีย์อิง (Frequency Shift Keying: FSK)

Frequency Shift Keying (FSK) คือขบวนการแปลงสัญญาณดิจิทัลให้เป็นสัญญาณแอนะล็อก จะทำการอาศัยกระบวนการมอดูเลชันซึ่งทำการมอดูเลตสัญญาณคลื่นพาห์เข้ากับข้อมูลข่าวสารดิจิทัล โดยมีหลักการว่าเมื่อมีข้อมูลที่เป็นสัญญาณดิจิทัลที่มีลักษณะเป็นข้อมูลไบนารีเข้ามา จะทำให้ความถี่เลื่อนหรือเบี่ยงเบนไปตามการเปลี่ยนแปลงของข้อมูลไบนารีที่เข้ามา ดังนั้นสัญญาณทางเอาต์พุตของตัวกำเนิด FSK จะอยู่ในรูปของความถี่ที่มีการเปลี่ยนแปลงอย่างต่อเนื่อง


2.3.1 ตัวกำเนิดสัญญาณฟรีแควนซีชิฟต์คีย์อิง (FSK Generator)

ตัวกำเนิดสัญญาณฟรีแควนซีชิฟต์คีย์อิง ก็คือตัวส่งสัญญาณฟรีแควนซีชิฟต์คีย์อิง (FSK Transmitter) เมื่อข้อมูลไบนารีด้านอินพุตเปลี่ยนแปลงสถานะลอจิก “1” เป็นลอจิก “0” (ในทางกลับกันคือการเปลี่ยนลอจิก “0” เป็นลอจิก “1”) สัญญาณเอาต์พุตจากฟรีแควนซีชิฟต์คีย์อิงก็จะเลื่อนความถี่ระหว่าง 2 ความถี่ด้วยกันคือความถี่ที่ลอจิก “1” หรือความถี่มาร์ค (f_m) และความถี่ที่ลอจิก “0” หรือความถี่สเปซ (f_s)



รูปที่ 2.4 ตัวกำเนิดสัญญาณฟรีแควนซีชิฟต์คีย์อิง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้





รูปที่ 2.5 อินพุตและเอาต์พุตของตัวกำเนิดสัญญาณฟริควเอนซ์ชิฟต์คีย์อิง

การเปลี่ยนแปลงหรือการเลื่อน ของความถี่แต่ละครั้งจะเกิดขึ้นเมื่อสถานะของลอจิกด้านสัญญาณเข้าเปลี่ยนแปลง นั่นคืออัตราการเปลี่ยนแปลงของสัญญาณออกจะเท่ากับการเปลี่ยนแปลงของสัญญาณเข้า ซึ่งในกรณีของลอจิกนั้น อัตราการเปลี่ยนแปลงของสัญญาณด้านอินพุตของ FSK Generator จะเรียกว่า อัตราบิต (Bit Rate) มีหน่วยเป็นบิตต่อวินาที (bps) ส่วนอัตราการเปลี่ยนแปลงของสัญญาณทางด้านเอาต์พุตของ FSK Generator จะเรียกว่า อัตราบอर्ड (Baud Rate) ดังนั้นในการส่งข้อมูลด้วยเทคนิค FSK อัตราบิตจะเท่ากับอัตราบอर्डเสมอ

2.3.2 แบนด์วิดท์ของสัญญาณฟริควเอนซ์ชิฟต์คีย์อิง (FSK Bandwidth)

ในการสื่อสารข้อมูลด้วยสัญญาณแอนะล็อกสิ่งที่จำเป็นต้องพิจารณามากที่สุดก็คือ แบนด์วิดท์ เนื่องจากหลักการของฟริควเอนซ์ชิฟต์คีย์อิง นั้นอยู่บนพื้นฐานเดียวกันกับการมอดูเลตทางความถี่ ดังนั้นการอธิบายถึงสูตรต่างๆ ก็ใช้หลักการเดียวกันกับการมอดูเลตทางความถี่

จากรูป 2.6 แสดงถึงตัวฟริควเอนซ์ชิฟต์คีย์อิงมอดูเลเตอร์ซึ่งใช้หลักการเดียวกันกับการมอดูเลตทางความถี่ซึ่งก็คือ หลักการของ VCO (Voltage Control Oscillator) จะเห็นว่าอัตราการเปลี่ยนแปลงที่เร็วที่สุดของสัญญาณอินพุตจะเกิดขึ้นก็ต่อเมื่อข้อมูลไบนารีมีลักษณะเป็น “1” และ “0” สลับกัน ซึ่งนั่นก็คือสัญญาณสี่เหลี่ยมนั่นเองตามรูปที่ 2.6 แสดงสัญญาณในช่วง T1




รูปที่ 2.6 ฟรีควนซ์ซีฟทีบีเอ็มมอดูเลเตอร์

ความถี่หลักของคลื่นสี่เหลี่ยมจะเท่ากับครึ่งหนึ่งของอัตราการส่งข้อมูล ดังนั้นถ้าพิจารณาเฉพาะความถี่หลักเพียงอย่างเดียวทำให้ความถี่สูงสุดของสัญญาณดิจิทัลที่ต้องการนำมามอดูเลตแบบฟรีควนซ์ซีฟทีบีเอ็มจะเท่ากับครึ่งหนึ่งของอัตราการส่งข้อมูลคือ

$$f_{a,max} = \text{Bit Rate}/2 \tag{2.1}$$

เมื่อ $f_{a,max}$ คือ ความถี่สูงสุดของสัญญาณดิจิทัลที่นำมามอดูเลต ความถี่กลาง (Center Frequency: f_0) ของวงจรแรงดันควบคุมออสซิลเลเตอร์จะอยู่ในตำแหน่งกลางระหว่างความถี่มาร์คกับความถี่สเปซดังแสดงในรูปที่ 2.7



รูปที่ 2.7 การเบี่ยงเบนความถี่

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ลอจิก “1” ด้านอินพุตจะเลื่อนความถี่ของวงจรแรงดันควบคุมออสซิลเลเตอร์จาก f_0 ไปเป็น f_s จะเห็นว่า การเปลี่ยนแปลงของข้อมูลไบนารีด้านอินพุตจาก “1” ไปเป็น “0” หรือจาก “0” ไปเป็น “1” จะทำให้ความถี่เอาต์พุตของวงจรควบคุมแรงดันออสซิลเลเตอร์เกิดการเลื่อนหรือเบี่ยงเบนไปมาระหว่าง f_m กับ f_s เนื่องจากได้กล่าวมาแล้วว่าเฟริควเอนซีซีฟคีย์อิ่ง นั่นก็คือการมอดูเลตทางความถี่คั้งนั้นคั้งนี้การมอดูเลต (Modulate Index: MI) ในเฟริควเอนซีซีฟคีย์อิ่ง สามารถหาได้จากสมการ

$$MI = \Delta f / f_s \quad (2.2)$$

เมื่อ MI คือ คั้งนี้การมอดูเลต

Δf คือ การเบี่ยงเบนของความถี่ใดๆ จากความถี่กลาง

f_s คือ ความถี่ของสัญญาณที่นำมามอดูเลต

โดยที่ค่า MI ที่ยอมได้สูงสุดคือค่า MI ที่ทำให้แบนด์วิดท์กว้างที่สุดซึ่งจะเกิดขึ้นเมื่อการเบี่ยงเบนของความถี่ถูกมอดูเลตแล้วและความถี่ที่นำมามอดูเลตมีค่าสูงสุด

ในเฟริควเอนซีซีฟคีย์อิ่งมอดูเลต ค่า Δf เป็นการเบี่ยงเบนความถี่สูงสุด (Peak Frequency Deviation) ของสัญญาณที่ถูกมอดูเลตซึ่งมีค่าเท่ากับความแตกต่างระหว่าง f_m หรือ f_0 กับ f_s ซึ่งก็คือ ครึ่งหนึ่งของความแตกต่างระหว่าง f_m กับ f_s นั่นคือ

$$\Delta f = (f_s - f_m) / 2 \quad (2.3)$$

การเบี่ยงเบนของความถี่สูงจะขึ้นอยู่กับขนาดหรือแอมพลิจูดของสัญญาณที่นำมามอดูเลต เมื่อสถานะทางลอจิกเป็น “1” จะให้แรงดันออกมาก่าหนึ่งคั้งที่ (เช่น 5 โวลท์) หรือถ้าลอจิกเป็น “0” แรงดันจะออกมาคั้งที่เช่นกัน (เช่น 0 โวลท์)

f_s เป็นความถี่ของข้อมูลไบนารีด้านอินพุต ซึ่งจะทำให้แบนด์วิดท์กว้างที่สุดเมื่อ $f_s = \text{Bit Rate} / 2$ เท่านั้น เพราะฉะนั้นเราสามารถหาค่า MI ได้จาก

$$MI = (f_s - f_m) / f_0 \quad (2.4)$$

เมื่อ $f_s - f_m$ คือ ความถี่เบี่ยงเบนสูงสุด

f_0 คือ อัตราบิตของไบนารีอินพุต

ในการส่งสัญญาณการมอดูเลตทางความถี่ โดยทั่วๆ ไปความกว้างของแบนด์วิดท์จะแปรผันตรงกับค่า MI ซึ่งเช่นเดียวกันกับเฟริควเอนซีซีฟคีย์อิ่ง ที่ค่า MI ทั่วๆ ไปจะต้องมีค่าต่ำกว่า 1.0 เพื่อให้เป็นเอฟเอ็มแบนด์แคบค่าแบนด์วิดท์ที่แคบที่สุดเรียกว่า Minimum Nyquist Bandwidth (f_n)

ตัวอย่าง การส่งข้อมูลแบบเฟริควเอนซีซีฟคีย์อิ่ง มีความถี่กลาง (f_0) = 7 kHz ความถี่สเปซ (f_s) = 8 kHz และความถี่มาร์ค (f_m) = 6 kHz ข้อมูลไบนารีอินพุตมี Bit Rate = 2 kHz สามารถหาการมอดูเลตทางความถี่ได้คั้งนี้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


$$MI = (6 \text{ kHz} - 8 \text{ kHz}) / 2 \text{ kHz}$$

$$MI = 1.0$$

MI	J_0	J_1	J_2	J_3	J_4
0.0	1.0				
0.25	0.98	0.12			
0.5	0.94	0.24	0.03		
1.0	0.77	0.44	0.11	0.02	
1.5	0.51	0.50	0.23	0.06	0.01
2.0	0.22	0.58	0.35	0.13	0.03

ตารางที่ 2.1 Bessel Function Table

จากตาราง Bessel Function ในตารางช่องแรก เมื่อ $MI = 1.0$ จะได้แถบความถี่ข้าง (Sideband Frequency) ออกมาข้างละ 3 ความถี่ โดยแต่ละความถี่จะห่างจากค่ากลาง (f_0) = 1 kHz ซึ่งก็คือ $f_0/2$ เมื่อ f_0 คือ Bit Rate ซึ่งเท่ากับ 2 kHz สามารถเขียนเป็นสเปกตรัมความถี่ได้ดังรูปที่ 2.8




รูปที่ 2.8 แสดงสเปกตรัมความถี่ของตัวอย่าง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.3.3 ฟรีแควนซีฟีดแบ็กจิมมอดูเลเตอร์ (FSK Demodulator)

FSK Demodulator คือ ตัวรับสัญญาณ FSK (FSK Receive) จะเป็นตัวแยกสัญญาณไบนารีออกจากสัญญาณ FSK โดยส่วนมากจะใช้วงจร PLL (Phase Locked Loop) ดังแสดงในรูปที่ 2.9

PLL ใน FSK Demodulator มีหลักการทำงานเหมือนกับ PLL ใน FM Detector ทุกอย่าง คือจะมีความถี่ free running frequency เท่ากับ center frequency (f_0) และในขณะที่อินพุตเลื่อนไปมาระหว่าง f_m กับ f_s จะทำให้เกิดแรงดันคลาดเคลื่อนไฟตรง (DC Error Voltage) เป็นผลมาจากการเปรียบเทียบทางเฟส (Phase Comparator) ของสัญญาณอินพุต เนื่องจากความถี่อินพุตที่เข้ามายัง PLL มีเพียง 2 ความถี่คือ f_m และ f_s ดังนั้นค่าแรงดันดังกล่าวจึงมีเพียงสองระดับเท่านั้น ซึ่งสามารถแทนด้วยลอจิก "1" และลอจิก "0" เมื่อความถี่ทางอินพุตเป็น f_m และ f_s ตามลำดับ เราจึงได้สัญญาณทางเอาต์พุตจาก PLL กลับมาเป็นข้อมูลไบนารีเหมือนกับตอนแรกที่ส่งมาทุกประการ



รูปที่ 2.9 PLL-FSK Demodulation

2.4 การมอดูเลตทางความถี่ (Frequency Modulation: FM)

การมอดูเลตทางความถี่หรือที่เรียกกันสั้นๆว่า เอฟเอ็ม หลักการของการมอดูเลตทางความถี่ คือ ความถี่ของคลื่นพาห์ (Carrier Wave) จะเปลี่ยนแปลงตามข้อมูลข่าวสารที่ทำการส่ง โดยการเปลี่ยนแปลงนี้ถ้าสัญญาณมีค่าเป็นบวกก็จะทำให้ความถี่ของคลื่นพาห์สูงขึ้น แต่ถ้าสัญญาณเป็นลบก็จะทำให้ความถี่ของคลื่นพาห์ลดลง หรืออาจจะพูดได้ว่าขนาดของข้อมูลข่าวสารเป็นตัวทำให้ความถี่ของคลื่นพาห์เกิดการเปลี่ยนแปลง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.4.1 สัญญาณการมอดูเลตความถี่ (Frequency Modulation Signal)

สัญญาณการมอดูเลตความถี่ คือ สัญญาณที่เกิดจากการมอดูเลตที่ความถี่ของคลื่นพาห้เปลี่ยนแปลงตามขนาดของข้อมูลข่าวสาร โดยมีรูปของสมการทั่วไปคือ


$$x_c(t) = A_c \cos[\omega_c t + \phi(t)] \quad (2.5)$$

ความถี่ชั่วขณะ (Instantaneous frequency) ของสัญญาณที่ถูกมอดูเลตสามารถเขียนให้อยู่ในรูปของสมการได้เป็น

$$\omega_i(t) = \frac{d}{dt} \theta_i(t) \quad (2.6)$$

โดยที่ค่าความถี่ชั่วขณะ $\omega_i(t)$ จะหมายถึงค่ามุมเฟสทั้งหมดของสัญญาณรูปไซน์ กล่าวคือ พจน์ทั้งหมดในวงเล็บที่เป็นตัวแปรของฟังก์ชันโคไซน์ในสมการ(2.5)

จากรูปที่ 2.10 แสดงลักษณะของการมอดูเลตทางความถี่จะเห็นว่าขนาดของสัญญาณการมอดูเลตทางความถี่ มีค่าคงที่เสมอจะมีแต่ความถี่ที่เปลี่ยนแปลงตามข้อมูลข่าวสารเพียงเท่านั้น



รูปที่ 2.10 รูปคลื่นของสัญญาณการมอดูเลตทางความถี่

2.4.2 ไซด์แบนด์ และแบนด์วิดท์ของการมอดูเลตทางความถี่

ในที่นี้จะพิจารณาสัญญาณข่าวสารที่เป็นรูปไซน์ โดยจะเกิดไซด์แบนด์ (Sideband) จำนวนอนันต์ และในสัญญาณการมอดูเลตทางความถี่จะมีขนาดหรือแอมพลิจูด (Amplitude) คงที่เสมอ ซึ่งหมายความว่ากำลังของคลื่นพาห้ย่อมกระจายไปอยู่ในไซด์แบนด์ ความสัมพันธ์ของคลื่นพาห้กับไซด์แบนด์ในการมอดูเลตทางความถี่จะขึ้นอยู่กับดัชนีการมอดูเลต เนื่องจากดัชนีการมอดูเลตเป็นตัวกำหนดไซด์แบนด์ที่สำคัญ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.4.3 ดัชนีการมอดูเลต (Modulation Index: MI)

โดยที่ดัชนีการมอดูเลตเขียนให้อยู่ในรูปของสมการได้เป็น

$$m = f_d / f_m \quad (2.7)$$

เมื่อ f_d คือ ความถี่เบี่ยงเบน

f_m คือ ความถี่ของสัญญาณที่เข้ามามอดูเลต

ค่าดัชนีการมอดูเลตจะมีค่าสูง ดังนั้นค่าดัชนีการมอดูเลตจะขึ้นอยู่กับค่าของสัญญาณที่เข้ามามอดูเลตแต่ในทางปฏิบัติแล้วนิยามวัดเป็นอัตราส่วนเบี่ยงเบน (Deviation Ratio) ซึ่งจะเป็นอัตราส่วนระหว่างความถี่เบี่ยงเบนสูงสุดต่อความถี่สูงสุดของสัญญาณที่เข้ามามอดูเลต โดยที่ดัชนีการเบี่ยงเบนสามารถเขียนให้อยู่ในรูปสมการได้เป็น

$$\Delta = f_{d_{max}} / f_{m_{max}} \quad (2.8)$$

ดังนั้นในระบบการมอดูเลตทางความถี่ เมื่อเพิ่มขนาดของสัญญาณที่เข้ามามอดูเลตจะทำให้การเบี่ยงเบนความถี่ของคลื่นพหุมากขึ้น โดยที่ในระบบวิทยุกระจายเสียง การมอดูเลตทางความถี่จะกำหนดให้ค่าความถี่เบี่ยงเบนของระบบสูงสุดได้ไม่เกิน 75 kHz

2.4.4 ไซด์แบนด์ของการมอดูเลตทางความถี่ (Sideband of FM)

เมื่อเราทราบดัชนีการมอดูเลตของสัญญาณแล้วเราสามารถหาไซด์แบนด์ของการมอดูเลตทางความถี่ได้ โดยเมื่อดัชนีการมอดูเลตเป็นศูนย์จะมีเฉพาะคลื่นพาห้อย่างเดียวเท่านั้น ดังนั้นไซด์แบนด์จะเป็นศูนย์ด้วย แต่เมื่อดัชนีการมอดูเลตสูงขึ้นจะทำให้จำนวนไซด์แบนด์เพิ่มขึ้นด้วยและขนาดของไซด์แบนด์ก็จะเพิ่มขึ้น แต่ขนาดของคลื่นพาห้กลับเล็กลงจนกระทั่งดัชนีการมอดูเลตเท่ากับ 2.4 คลื่นพาห้จะเป็นศูนย์ ขณะนี้กำลังของการมอดูเลตทางความถี่จะไปอยู่กับไซด์แบนด์ทั้งหมด เมื่อดัชนีการมอดูเลตเพิ่มขึ้นอีก สังเกตว่าจุดที่คลื่นพาห้เป็นศูนย์จะมีอยู่หลายจุด

ดัชนีการมอดูเลต	คลื่นพาห้	ไซด์แบนด์คู่ที่							
		1	2	3	4	5	6	7	8
0	1								
0.25	0.98	0.12							
0.5	0.94	0.24	0.03						
1	0.77	0.44	0.11	0.02					
1.5	0.51	0.56	0.23	0.06	0.01				
2	0.22	0.58	0.35	0.13	0.03				
2.5	-0.05	0.5	0.45	0.22	0.07	0.02			
3	-0.26	0.34	0.49	0.31	0.13	0.04	0.01		
4	-0.4	-0.07	0.36	0.43	0.28	0.13	0.05	0.02	
5	-0.18	-0.33	0.05	0.36	0.39	0.26	0.13	0.05	0.02

เอกสารนี้เป็นเอกสารที่เผยแพร่โดยมหาวิทยาลัยเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.4.5 แบนด์วิดท์ของการมอดูเลตทางความถี่ (Bandwidth of FM)

ในระบบการมอดูเลตทางความถี่ ไซด์แบนด์คู่แรกมีความถี่เท่ากับ $f_c + f_m$ และ $f_c - f_m$ ไซด์แบนด์คู่ที่สองมีความถี่เท่ากับ $f_c + 2f_m$ และ $f_c - 2f_m$ ส่วนคู่ถัดมาก็จะเพิ่มขึ้นแบบนี้เรื่อยๆ ดังนั้นแบนด์วิดท์ของการมอดูเลตทางความถี่ต้องครอบคลุมจำนวนไซด์แบนด์ที่สำคัญทุกตัวนั้น คือ แบนด์วิดท์จะขึ้นอยู่กับดัชนีการมอดูเลตและความถี่ของสัญญาณที่เข้ามามอดูเลต จากสมการดัชนีการมอดูเลต ถ้าเราทราบค่าความถี่เบี่ยงเบนและความถี่ของสัญญาณมอดูเลตเราจะหาแบนด์วิดท์ได้จากสมการ

$$BW = 2f_m \times \text{Sideband} \quad (2.9)$$


ในทางปฏิบัติจะคำนวณจากสมการที่ใช้หาค่าแบนด์วิดท์โดยประมาณ

$$BW = 2(f_{d_{\max}} + f_{m_{\max}}) \quad (2.10)$$

ในการกำเนิดสัญญาณการมอดูเลตทางความถี่นั้น โดยทั่วไปจะแบ่งออกเป็น 2 วิธีใหญ่ ๆ คือ โดยทางตรง และ โดยทางอ้อม

2.4.6 การสร้างสัญญาณ FM แบบทางตรง

การสร้างสัญญาณ FM แบบทางตรงนั้นเป็นการนำเอาสัญญาณที่จะเข้ามามอดูเลตไปเปลี่ยนความถี่ของคลื่นพาห์โดยตรง ซึ่งออสซิลเลเตอร์ที่ทำงานในลักษณะนี้ได้ก็มี รีเฟล็กซ์ไคลตรอน (reflex klystron) และ กันนิงไดโอด (Gunn diode) ที่ใช้ในย่านความถี่ไมโครเวฟเป็นต้น ออสซิลเลเตอร์ทั้งสองแบบนี้ ความถี่ที่ออสซิลเลเตอร์ออกมาจะเปลี่ยนไปตามแรงดันไบอัสในรูปเชิงเส้น ดังนั้นเมื่อนำสัญญาณที่เข้ามามอดูเลตไปเปลี่ยนแรงดันไบอัสก็จะทำให้สัญญาณ FM ออกมาโดยตรง สำหรับความถี่ต่ำกว่าไมโครเวฟลงมานั้น เรามักจะใช้จันส์ส่วนอิเล็กทรอนิกส์ที่เรียกว่า วาเรคเตอร์ (varactor) จันส์ส่วนนี้จะมีคุณสมบัติเฉพาะคือค่าคาปาซิแตนซ์จะเปลี่ยนแปลงไปตามระดับของแรงดันที่คล่อมอยู่ ดังนั้นถ้าเราใช้วาเรคเตอร์นี้เป็นส่วนหนึ่งของวงจรเรโซแนนซ์ที่ใช้ในวงจรออสซิลเลเตอร์ เราก็จะสามารถสร้างสัญญาณ FM ได้โดยป้อนสัญญาณที่เข้ามามอดูเลตไปเปลี่ยนค่าคาปาซิแตนซ์ของวาเรคเตอร์ ดังรูปที่ 2.11 แสดงตัวอย่างวงจรที่ใช้วาเรคเตอร์ดังกล่าวนี้



รูปที่ 2.11 ตัวอย่างวงจรที่ใช้วาเรคเตอร์ในการสร้างสัญญาณ FM

ในการวิเคราะห์หาค่าความถี่เบี่ยงเบนที่จะสร้างได้นั้นอาจจะทำได้โดยหาค่าของส่วนที่เป็นคาปาซิแตนซ์เขียนสมการได้เป็น

$$C(t) = C_0 - C_v v(t) \quad (2.11)$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

โดยที่ค่า $C_v v(t)$ มีขนาดเล็กเมื่อเทียบกับ C_0 เนื่องจากความถี่เรโซแนนซ์ของวงจรเรโซแนนซ์เขียนได้เป็น $f_c(t) = 1/(2\pi\sqrt{LC})$ เมื่อใช้ค่า $C(t)$ ตามสมการ(2.11) จะเขียนความถี่เรโซแนนซ์นี้ได้ในรูปแบบต่อไปนี้


$$\begin{aligned} f_c(t) &= \frac{1}{2\pi\sqrt{LC(t)}} = \frac{1}{2\pi\sqrt{LC}} \left(1 - \frac{C_v v(t)}{C_0}\right)^{-1/2} \\ &= f_c \left(1 + \frac{C_v}{2C_0} v(t)\right) \\ &= f_c + \frac{C_v}{2C_0} f_c v(t) \end{aligned} \quad (2.12)$$

ตามผลที่ได้ในสมการ(2.12) จะเห็นได้ว่าค่าความถี่เบี่ยงเบนชั่วขณะจะแปรผันตรงกับสัญญาณที่เข้ามามอดูเลต แสดงว่าเราสามารถสร้างสัญญาณ FM ได้โดยตรงจากการเปลี่ยนค่าคาปาซิแตนซ์ของวงจรรีแคเตอร์ดังกล่าวข้างต้น

วิธีสร้างสัญญาณ FM แบบทางตรงที่กล่าวมานี้มีข้อดีที่ทำได้ง่าย และค่าเบี่ยงเบนความถี่ที่ได้จะสูงพอสมควร แต่ก็มีข้อเสียที่สำคัญคือ ค่าของ f_c นั้นมันจะครีฟท์ (drift) ได้ง่าย จึงจำเป็นต้องมีวงจรชดเชยอุณหภูมิและวงจรควบคุมความถี่ f_c ให้คงที่ซึ่งก็จะเพิ่มความยุ่งยากของวงจรให้สูงขึ้น

2.4.7 การสร้างสัญญาณ FM แบบทางอ้อม

การสร้างสัญญาณ FM แบบทางอ้อมนั้นโดยทั่วไปจะใช้ส่วนประกอบของวงจรตามที่แสดงไว้ในรูปที่ 2.12 กล่าวคือ จะใช้วงจรอินทิเกรเตอร์ในการอินทิเกรตสัญญาณที่เข้ามามอดูเลต และส่วนที่เป็นบาลานซ์มอดูเลเตอร์จะเป็นสัญญาณ FM



รูปที่ 2.12 ส่วนประกอบของวงจรที่ใช้สร้างสัญญาณ FM แบบทางอ้อม

ในการแสดงว่าสัญญาณที่แต่ละจุดเปลี่ยนแปลงไปอย่างไรนั้น จะพิจารณาโดยใช้รูปที่ 2.12 ประกอบดังนี้ ก่อนอื่นสัญญาณคลื่นพาห์และสัญญาณ $v_2(t)$ ที่เข้าสู่วงจรบาลานซ์มอดูเลเตอร์ จะทำให้เกิดสัญญาณขาออกเป็นสัญญาณ DSB ที่เขียนได้ในรูปแบบต่อไปนี้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$f_1(t) = Av_2(t) \cos \omega_c t \quad (2.13)$$

ส่วนสัญญาณคลื่นพาห์ที่ผ่านเฟสชิฟเตอร์ 90° นั้นจะเขียนได้ดังนี้

$$f_2(t) = B \cos\left(\omega_c t - \frac{\pi}{2}\right) = B \sin \omega_c t \quad (2.14)$$

เมื่อสัญญาณทั้งสองนี้มารวมกันที่วงจรบวก สัญญาณขาออกก็จะเป็นดังนี้

$$\begin{aligned} f(t) &= f_1(t) + f_2(t) = Av_2(t) \cos \omega_c t + B \sin \omega_c t \\ &= B \sqrt{1 + \frac{A^2}{B^2} v_2^2(t)} \sin[\omega_c t + \phi(t)] \end{aligned} \quad (2.15)$$

$$\text{โดยที่ } \phi(t) = \tan^{-1}\left(\frac{A}{B} v_2(t)\right) \quad (2.16)$$

ถ้าระดับของสัญญาณคลื่นพาห์สูงมากจนทำให้ $A/B \ll 1$ สมการ(2.16) ก็จะประมาณค่าได้เป็น

$$\phi(t) = \frac{A}{B} v_2(t) \quad (2.17)$$

และเนื่องจาก $v_2(t)$ ก็มีขนาดเล็กเช่นเดียวกันเมื่อเทียบกับขนาดของคลื่นพาห์ดังนั้นสมการ(2.15)จะประมาณค่าได้เป็น

$$f(t) = B \sin\left[\omega_c t + \frac{A}{B} v_2(t)\right] \quad (2.18)$$

สมการ(2.18) จะแสดงสัญญาณ PM ที่มี $v_2(t)$ เป็นสัญญาณที่เข้ามามอดูเลต และมี A/B เป็นมอดูเลชันอินเด็กซ์ซึ่งในกรณีนี้ก็จะมีขนาดเล็กมาก เนื่องจากสัญญาณ $v_2(t)$ ได้จากการอินทรีเกรตสัญญาณที่เข้ามามอดูเลตจริงๆ ก็คือ $v_1(t)$ ดังนั้นสมการ(2.18) จะเขียนได้เป็น

$$f(t) = B \sin\left[\omega_c t + \frac{A}{B} \int_{-\infty}^t v_1(t) dt\right] \quad (2.19)$$


ซึ่งสัญญาณในสมการ(2.19) จะเป็นสัญญาณ FM ที่มีค่าเบี่ยงเบนความถี่ต่ำ วิธีที่จะสร้างสัญญาณแบบทางอ้อมที่กล่าวมานี้มีชื่อเรียกว่า วิธีมอดูเลตแบบอาร์มสตรอง (Armstrong modulation method) ในการมอดูเลตแบบนี้จะมีข้อจำกัดที่ค่าเบี่ยงเบนความถี่ต่ำ ซึ่งหมายถึงสัญญาณที่ได้ก็จะเป็นสัญญาณ FM แบบเบนด์วิดท์แคบ กรณีที่ต้องการสัญญาณ FM แบบเบนด์วิดท์กว้างก็จะต้องมีการออกแบบตั้งแต่ต้นคือ ใช้ออกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

วงจรรวมความถี่เข้ามาช่วย วงจรนี้จะทำให้ความถี่ของคลื่นพาห้สูงขึ้นพร้อมๆ กับทำให้ค่าเบี่ยงเบนความถี่สูงขึ้น สัญญาณที่ผ่านออกจากวงจรรวมความถี่และฟิลเตอร์ผ่านแถบความถี่อันดับที่ n แล้วจะสามารถเขียนได้ในรูปต่อไปนี้

$$v_c(t) = C \sin \left[n\omega_c t + nk \int_{-\infty}^t v_1(t) dt \right] \quad (2.20)$$

ในทางปฏิบัติค่า n ที่ใช้มักจะเป็น 2 หรือ 3 เพราะเป็นช่วงที่ใช้งานได้ผลที่สุด กรณีที่ต้องการวงจรรวมความถี่ที่มีตัวคูณสูงกว่านี้ ก็จะทำให้โดยใช้ตัวคูณหลายตัวประกอบ เช่น ต้องการรวมความถี่ 64 เท่า ก็จะทำให้โดยใช้ตัวคูณความถี่ 2 เท่า จำนวน 6 ตัว เป็นต้น ข้อสังเกตที่สำคัญของการรวมความถี่ที่กล่าวมานี้คือ ค่ามอดูเลชันอินเด็กซ์หรือ β จะสูงขึ้น ซึ่งผลที่ตามมาคือค่าเบี่ยงเบนความถี่หรือ Δf จะสูงขึ้น นั่นหมายความว่าถ้าสัญญาณเบสแบนด์ที่เข้ามามอดูเลตมีความถี่เป็น f_m ขนาดของไซด์แบนด์ก็จะกว้างออกไป โดยที่ช่วงห่างระหว่างสเปกตรัมที่อยู่ติดกันในไซด์แบนด์ยังเป็น f_m เหมือนเดิม แต่สิ่งที่แตกต่างกันก็คือขนาดของสเปกตรัมจะเปลี่ยนแปลงไปจากเดิม

ในทางปฏิบัตินั้นการใช้วงจรรวมหลายๆ ชั้นเพื่อให้ได้ค่าเบี่ยงเบนความถี่ตามที่ต้องการนั้น ถ้าค่าเบี่ยงเบนความถี่ขั้นต้นมีค่าต่ำมาก ก็จะต้องมีการรวมความถี่หลายชั้นมาก ซึ่งอาจจะทำให้ความถี่ของสัญญาณคลื่นพาห้สูงกว่าความถี่ของคลื่นพาห้ที่ต้องการได้ รูปที่ 2.13 แสดงตัวอย่างของระบบที่ต้องการสร้างสัญญาณ FM ความถี่ 96 MHz จากความถี่คลื่นพาห้เริ่มต้นเป็น 200 kHz โดยที่วงจรมอดูเลเตอร์ในขั้นแรกสามารถสร้างค่าเบี่ยงเบนความถี่เพียง 25 Hz แต่ตามมาตรฐานของวิทยุกระจายเสียง FM จะยอมให้ใช้ค่าเบี่ยงเบนความถี่ถึง 75 kHz การเพิ่มค่าเบี่ยงเบนความถี่ให้ได้ค่าตามต้องการนี้ จะต้องมียวงจรรวมความถี่หลายๆ ชั้นมาทำการรวมความถี่ขึ้นไปอีกประมาณ $75 \text{ kHz} / 25 \text{ Hz} = 3,000$ เท่า ซึ่งอาจจะใช้วงจรรวมความถี่ 2 เท่า จำนวน 10 วงจร ร่วมกับวงจรรวมความถี่ 3 เท่า อีก 1 วงจร ซึ่งผลคูณนี้จะออกมาเป็น $2^{10} \times 3 = 3,072$ เท่า




รูปที่ 2.13 แสดงตัวอย่างการสร้างสัญญาณ FM วิธีอาร์มสรองร่วมกับวงจรรวมความถี่และมิกเซอร์
เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์ไว้เพื่อการศึกษาเท่านั้น เมื่ออนุญาตให้เผยแพร่ใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ผลที่ได้นี้จะทำให้ความถี่ของสัญญาณคลื่นพาห้สูงขึ้นเป็น $3,072 \times 200 \text{ kHz} = 614.4 \text{ MHz}$ และเมื่อต้องการใช้มิกเซอร์ในการแปลงความถี่นี้มาเป็น 96 MHz สัญญาณจากโลกอลอสซิลเลเตอร์ก็ต้องมีความถี่เป็น $614.4 \pm 96 \text{ MHz} = 710.4 \text{ MHz}$ หรือ 518.4 MHz ซึ่งก็หมายความว่าต้องใช้โลกอลอสซิลเลเตอร์ที่มีความถี่สูงมาก ถ้าต้องการหลีกเลี่ยงสภาพดังกล่าวก็จะทำได้โดยวิธีที่แสดงไว้ในรูปที่ 2.13 คือ การแทรกโลกอลอสซิลเลเตอร์ไว้ระหว่างกลางของกลุ่มวงจรความถี่ในกรณี que แสดงไว้ในรูปนั้นความถี่ของโลกอลอสซิลเลเตอร์ที่ต้องการก็จะลดต่ำลงเหลือ 10.8 MHz ซึ่งความถี่ขนาดนี้จะสามารถสร้างให้มีเสถียรภาพของความถี่สูงๆ ได้โดยใช้ผลึกแร่ และอันที่จริงความถี่ 10 MHz นี้อาจจะสร้างได้โดยใช้ผลึกแร่ตัวเดียวกับที่ใช้สร้างความถี่ 200 kHz ได้โดยการคูณความถี่ 54 เท่า เมื่อใช้ผลึกแร่รวมกันก็จะมีข้อดีที่สำคัญคือ คริฟท์ของความถี่ที่เกิดขึ้นในออสซิลเลเตอร์ต้นทางก็จะเกิดขึ้นในโลกอลอสซิลเลเตอร์พร้อมกันไป และผลเสียจากการคริฟท์ก็จะน้อยลงทำให้สัญญาณขาออกมีความถี่คลื่นพาห้คงที่ตลอดเวลา

2.4.8 การตีมอดูเลตของการมอดูเลตทางความถี่ (FM Demodulation)


จากรูปที่ 2.14 แสดงบล็อกไดอะแกรมของการตีมอดูเลตของการมอดูเลตความถี่ ซึ่งจะประกอบด้วยส่วนของวงจรมิติเตอร์ (Limiter), วงจรกรองแถบความถี่ผ่าน (Band Pass Filter), วงจรดิฟเฟอเรนชิเอเตอร์ (Differentiator) และดีเท็คเตอร์ (Envelope Detector) โดยส่วนของวงจรมิติเตอร์และดีเท็คเตอร์ จะเรียกรวมกันว่า ดิสคริมิเนเตอร์ (Discriminator) ซึ่งเป็นส่วนที่เปลี่ยนสัญญาณการมอดูเลตทางความถี่ให้กลับมาเป็นสัญญาณข่าวสารดั้งเดิม



รูปที่ 2.14 บล็อกไดอะแกรมการตีมอดูเลตของการมอดูเลตทางความถี่

2.5 เฟสล็อกคูลูป

การใช้เฟสล็อกคูลูปในการตีมอดูเลตสัญญาณ FM นั้น จะอาศัยหลักการในการที่วงจรเฟสล็อกคูลูปพยายามที่จะล็อกหรือซิงโครไนซ์ มุมชั่วขณะของสัญญาณจากวงจร VCO (Voltage Control Oscillator) เข้ากับมุมชั่วขณะของสัญญาณที่เข้ามาดังรายละเอียดที่จะกล่าวต่อไปนี้ การล็อกมุมชั่วขณะนี้จะหมายความว่ารวมทั้งความถี่และเฟสของสัญญาณ ส่วนประกอบพื้นฐานของวงจรเฟสล็อกคูลูปจะเป็นดังที่ได้แสดงในรูปที่ 2.15 โดยจะประกอบไปด้วยวงจรเปรียบเทียบเฟสและวงจร VCO ซึ่งเป็นวงจรรออสซิลเลเตอร์ที่ความถี่ออสซิลเลตถูกควบคุมด้วย โวลท์เตจจากสัญญาณภายนอก จึงมีลักษณะเหมือนวงจรมอดูเลเตอร์ของสัญญาณ FM ทั่วไป



รูปที่ 2.15 ส่วนประกอบของวงจรเฟสล็อกคูล

วงจรเปรียบเทียบเฟสนั้นจะสร้างขึ้นได้โดยใช้วงจรคูณหรือมิกเซอร์ร่วมกับฟิลเตอร์ผ่านความถี่ต่ำดังที่ได้แสดงไว้ในรูปที่ 2.15 การทำงานจะเป็นดังนี้คือ ถ้าให้สัญญาณขาเข้าเป็น

$$x(t) = A \cos[\omega_c t + \phi(t)] = A \cos[\theta_c(t)] \quad (2.21)$$

และสัญญาณที่มาจากวงจร VCO เขียนได้เป็น

$$v(t) = B \cos[\theta_v(t)] \quad (2.22)$$


และถ้าจะให้เห็นผลต่างของมุมของสัญญาณทั้งสองเขียนได้เป็น

$$\theta_c(t) - \theta_v(t) = -\frac{\pi}{2} + \varepsilon(t) \quad (2.23)$$

สัญญาณขาออกที่ผ่านวงจรกรองความถี่ต่ำผ่าน จะสามารถเขียนได้ในรูปต่อไปนี้

$$\begin{aligned} y(t) &= \frac{1}{2} AB \cos[\theta_c(t) - \theta_v(t)] \\ &= \frac{1}{2} AB \cos[\varepsilon(t) - \frac{\pi}{2}] = \frac{1}{2} AB \sin[\varepsilon(t)] \end{aligned} \quad (2.24)$$

สัญญาณ $\varepsilon(t)$ คือ ค่าความคลาดเคลื่อนเฟส (phase error) ซึ่งเมื่อนำสมการ(2.24) ไปพล็อตกราฟก็จะได้ตามรูป 2.16 การที่เราเลือกให้ผลต่างของเฟสเป็นดังที่สมการ(2.23) ก็เพื่อให้สัญญาณขาออก $y(t)$ เป็นศูนย์เมื่อ $\varepsilon(t) = 0$ ทั้งนี้ก็เพื่อให้ผลที่ได้นี้สามารถใช้งานได้สะดวกและตรงกับสิ่งที่เกิดขึ้นในวงจรที่สร้างขึ้นจริง ลักษณะดังกล่าวนี้ถือได้ว่าวงจรเฟสล็อกคูลจะสามารถล็อกคูลได้เมื่อเฟสของสัญญาณขาออกกับเฟสของสัญญาณจากวงจร VCO ต่างกันอยู่ $\pi/2$ ซึ่งจะคล้ายคลึงกับหลักการของควอดเรเจอร์ดีเทกชัน



เอกสารนี้เป็นรูปที่ 2.16 วงจรเปรียบเทียบเฟสและสัญญาณขาออกที่เกิดจากค่าคลาดเคลื่อนเฟส ประโยชน์ด้านการคำนวณว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เมื่อพิจารณาการทำงานของวงจร VCO พร้อมกันไปด้วยจะสามารถอธิบายการทำงานรวมของวงจรเฟสล็อกคูลูปได้ดังนี้ ก่อนอื่นถ้าเราตั้งเฟสล็อกคูลูปให้ล็อกความถี่ ω_c โดยมีสัญญาณขาออกเป็นศูนย์ที่เวลา $t=0$ ถ้าความถี่ของสัญญาณที่เข้ามาเปลี่ยนอย่างรวดเร็วจาก ω_c ไปเป็น $\omega_c \pm \Delta\omega$ ซึ่งหมายถึง เฟส $\phi(t)$ จะเป็น $\Delta\omega t$ ค่า $\phi(t)$ นี้จะมีค่ามากขึ้นตามเวลา และจะส่งผลให้สัญญาณขาออกจากวงจรเปรียบเทียบกับเฟสมีค่าสูงขึ้นตามไปด้วย อย่างไรก็ตามสัญญาณขาออกนี้จะถูกป้อนกลับมาควบคุมความถี่ของวงจร VCO ให้สูงขึ้นเพื่อติดตามการเปลี่ยนแปลงของสัญญาณ $x(t)$ ถ้าวงจร VCO มีการตอบสนองที่รวดเร็ว ก็จะทำให้สามารถติดตามความถี่ของสัญญาณขาเข้าได้ทันที และทำให้เกิดสภาพสมมูลขึ้นที่ความถี่ใหม่ ในสภาพสมมูลอันใหม่นี้ถึงแม้สัญญาณความถี่จากวงจร VCO เท่ากับความถี่ของ $x(t)$ ก็จริง แต่เฟสของสัญญาณทั้งสองจะต่างกันเป็นค่าที่ไม่ใช่ $\pi/2$ เพราะการที่วงจร VCO ให้กำเนิดความถี่ที่ต่างจาก ω_c ที่ตั้งค่าไว้ย่อมหมายความว่า มีสัญญาณ $y(t)$ ที่ไม่ใช่ศูนย์เข้ามาควบคุมวงจร VCO อยู่ ถ้า $y(t)$ ไม่เป็นศูนย์ก็แสดงว่าเฟสของสัญญาณที่เข้าสู่วงจรเปรียบเทียบกับเฟสต่างกันไม่เป็น $\pi/2$ และเนื่องจากสัญญาณที่ออกจากวงจร VCO มีลักษณะเป็นสัญญาณ FM ที่มี $y(t)$ เข้ามาโมดูเลตอยู่ ดังที่กล่าวไว้ข้างต้น สัญญาณนี้ก็จะสามารถเขียนได้ในรูปต่อไปนี้คือ

$$v(t) = B \cos[\omega_c t + k \int_{-\infty}^t y(\alpha) d\alpha] \quad (2.25)$$

ถ้าบอกว่าสัญญาณ $v(t)$ นี้มีความถี่เท่ากับสัญญาณ $x(t)$ ก็จะได้เห็นความสัมพันธ์ระหว่างเฟสของสัญญาณทั้งสองเป็นดังนี้

$$\begin{aligned} \omega_c + ky(t) &= \omega_c + \frac{d}{dt} \theta(t) \\ ky(t) &= \Delta\omega \end{aligned} \quad (2.26)$$


ซึ่งก็หมายความว่าสัญญาณขาออกของเฟสล็อกคูลูปคือ $y(t)$ จะแปรผันตรงกับความเบี่ยงเบนของสัญญาณขาเข้า และเนื่องจากความถี่เบี่ยงเบนนี้แปรผันตรงกับขนาดของสัญญาณเบสแบนด์ ดังนั้น $y(t)$ ก็แปรผันตรงกับสัญญาณเบสแบนด์ $m(t)$ นั่นคือเฟสล็อกคูลูปก็จะให้สัญญาณขาออกที่เป็นสัญญาณคิมอูเลตของสัญญาณ FM ที่เข้ามา

เฟสล็อกคูลูปโดยทั่วไปจะสามารถจับความถี่ได้ในช่วงหนึ่ง กล่าวคือในขณะที่เฟสล็อกคูลูปทำงานอย่างอิสระ (free running) แล้วเกิดมีสัญญาณความถี่อื่นเข้ามา เฟสล็อกคูลูปจะพยายามติดตามเพื่อจับความถี่นั้น ช่วงความถี่ที่เฟสล็อกคูลูปสามารถติดตามจับได้นี้เรียกว่าช่วงความถี่ตรวจจับ (capture range) และเมื่อเฟสล็อกคูลูปติดตามจับความถี่ได้แล้ว ช่วงความถี่ที่เฟสล็อกคูลูปจะติดตามจับได้ตลอดเวลาจะเรียกว่าช่วงความถี่ล็อก (lock range) โดยทั่วไปช่วงความถี่ล็อกจะกว้างกว่าช่วงความถี่ตรวจจับ เช่น ช่วงความถี่ล็อกเป็น 1 MHz แต่ช่วงความถี่ตรวจจับเป็น 100 kHz เป็นต้น ทั้งนี้เนื่องจากเฟสล็อกคูลูปจะทำงานอย่างมีเสถียรภาพในช่วงที่ $\varepsilon(t)$ ดังแสดงในรูปที่ 2.16 (ข) อยู่ในช่วงที่ทำให้เส้นกราฟมีค่าอนุพันธ์เป็นบวก คือในช่วงที่เป็น $-\pi/2$ ถึง $\pi/2$ เท่านั้น

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.6 ไอซี MAX232

ไอซี MAX232 เป็นไอซีที่แปลงระดับสัญญาณจากระดับ TTL ไปเป็นระดับของ RS-232 และในทำนองเดียวกันก็รับระดับสัญญาณจาก RS-232 เพื่อแปลงเป็นระดับสัญญาณ TTL ไปเป็นระดับสัญญาณ RS-232



รูปที่ 2.17 แสดงตำแหน่งขาของ MAX232


2.6.1 พอร์ตอนุกรม RS-232

โดยปกติพอร์ตอนุกรม RS-232 จะสามารถต่อสายได้ยาว 50 ฟุต โดยประมาณ ขึ้นอยู่กับ ชนิดของสายสัญญาณ, ระยะทาง, และ ปริมาณของสัญญาณรบกวน โดยปกติพอร์ตอนุกรมของ PC จะเป็นคอนเน็คเตอร์แบบ DB9 ตัวผู้ (Male) และพอร์ตอนุกรมของอุปกรณ์ภายนอก จะเป็นคอนเน็คเตอร์แบบ DB9 ตัวเมีย (Female)

Pin	Description	Type
1	Data Carrier Detect (DCD)	Input
2	Received Data (RXD)	Input
3	Transmitted Data (TXD)	Output
4	Data Terminal Ready (DTR)	Output
5	Signal Ground (GND)	Input
6	Data Set Ready (DSR)	Input
7	Request To Send (RTS)	Output
8	Clear to Send (CTS)	Input
9	Ring Indicator (RI)	Input

เอกสารนี้เป็นเอกสาร **ตารางที่ 2.3** แสดงการจัดขาของคอนเน็คเตอร์อนุกรมแบบ DB9 นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.6.2 แสดงการเชื่อมต่ออุปกรณ์ภายนอกเข้ากับคอมพิวเตอร์ด้วยสาย DB9



รูปที่ 2.18 การเชื่อมต่ออุปกรณ์ภายนอกผ่าน DB9 แบบ 3 เส้น และแบบ Null modem

การทำงานของขาสัญญาณ DB9


- 1) TXD เป็นขาที่ใช้ส่งข้อมูล
- 2) RXD เป็นขาที่ใช้รับข้อมูล
- 3) DTR แสดงสถานะพอร์ตว่าเปิดใช้งาน และ DSR ตรวจสอบว่าพอร์ต ที่ติดต่อกับ เปิดอยู่หรือไม่ เมื่อเปิดพอร์ตอนุกรม ขา DTR จะ ON เพื่อให้อุปกรณ์ได้รับทราบว่าการติดต่อกับ ในขณะที่เดียวกันก็จะตรวจสอบขา DSR ว่าอุปกรณ์พร้อมหรือไม่
- 4) RTS แสดงสถานะพอร์ตว่าต้องการส่งข้อมูล และ CTS ตรวจสอบว่าพอร์ตที่ติดต่อกับ ต้องการส่งข้อมูลหรือไม่ เมื่อต้องการส่งข้อมูลขา RTS จะ ON และจะส่งข้อมูลออกที่ขา TXD เมื่อส่งเสร็จก็จะ OFF ในขณะที่เดียวกันก็จะตรวจสอบขา CTS ว่าอุปกรณ์ต้องการที่จะส่งข้อมูลหรือไม่
- 5) GND ขา ground

2.6.3 รูปแบบการสื่อสารแบบอนุกรม

มีด้วยกันอยู่ 2 แบบ คือแบบซิงโครนัส (Synchronous) และแบบอะซิงโครนัส (Asynchronous)

- 1) การสื่อสารแบบซิงโครนัส (Synchronous)

การสื่อสารแบบนี้การรับส่งข้อมูล จะมีสัญญาณนาฬิกา ซึ่งเป็นตัวกำหนด จังหวะเวลา การส่งข้อมูลรวมอยู่ด้วยอีกเส้นหนึ่ง ใช้คู่กับสัญญาณข้อมูล ตัวอย่างเช่น การส่งสัญญาณจากคีย์บอร์ด



รูปที่ 2.19 แสดงการสื่อสารแบบซิงโครนัส


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น เมื่ออนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2) การสื่อสารแบบอะซิงโครนัส (Asynchronous)

การสื่อสารแบบอะซิงโครนัส เป็นการรับส่งข้อมูล โดยที่ไม่จำเป็นต้อง มีสัญญาณนาฬิกา รวมอยู่ด้วย แต่จะใช้ให้ตัวส่ง และ ตัวรับมีอัตราส่งข้อมูล ที่เท่ากัน รูปแบบข้อมูลแบบอะซิงโครนัส

ประกอบด้วย 4 ส่วนคือ

1. บิตเริ่มต้น (Start bit) มีขนาด 1 บิต
2. บิตข้อมูล (Data) มีขนาด 5,6,7 หรือ 8 บิต
3. บิตตรวจสอบพาริตี (Parity bit) มีขนาด 1 บิตหรือไม่มี
4. บิตหยุด (Stop bit) มีขนาด 1, 1.5, 2 บิต



รูปที่ 2.20 แสดงการสื่อสารแบบอะซิงโครนัส

- เมื่อไม่มีการส่งข้อมูล ขา data จะมีสถานะเป็น โลจิก "1" หรือ สถานะหยุดรอ (Waiting stage)
- เมื่อเริ่มต้นส่งข้อมูลจะให้ขา data เป็น โลจิก "0" เป็นจำนวน 1 บิต เรียกว่าบิตเริ่มต้น (Start bit)
- จากนั้นก็จะเริ่มต้นส่งข้อมูล โดยส่งบิตต่ำไปก่อน (LSB)
- แล้วตามด้วยพาริตีบิต (จะมีหรือไม่มีก็ได้ ขึ้นอยู่กับการติดตั้งค่า ของทั้งสองฝ่าย)
- สุดท้ายตามด้วย โลจิก "1" อย่างน้อย 1 บิต (มีขนาด 1, 1.5, หรือ 2 บิต) เพื่อแสดงว่าสิ้นสุดข้อมูล

2.6.4 อัตราการส่งข้อมูล (Baud rate)

คือความเร็วของการรับ-ส่งข้อมูล เป็นจำนวนบิตต่อวินาทีเช่น 300, 1200, 2400, 4800, 9600, 14400, 19200, 38400, 56000 เป็นต้น การเลือกอัตราการส่งข้อมูลขึ้นอยู่กับ ชนิดของสายสัญญาณ ระยะทาง และปริมาณสัญญาณรบกวน

2.6.5 ลักษณะการรับและส่งข้อมูลแบบอนุกรม

- 1) แบบซิมเพลกซ์ (Simplex) เป็นการส่ง หรือรับข้อมูล แบบทิศทางเดียว เท่านั้น
- 2) แบบฮาล์ฟดูเพลกซ์ (Half Duplex) เป็นการส่งและรับข้อมูลแบบสลับกัน
- 3) แบบฟูลดูเพลกซ์ (Full Duplex) สามารถรับ-ส่งข้อมูลในเวลาเดียวกันได้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.7 เลเซอร์ไดโอด


เลเซอร์อีกชนิดหนึ่งที่มีความสำคัญมากคือ เลเซอร์ชนิดสารกึ่งตัวนำ (semiconductor laser) หรือ เลเซอร์ไดโอด (laser diode) แนวคิดของเลเซอร์ไดโอดถูกเสนอเป็นครั้งแรกใน ค.ศ. 1970 และการผลิตได้สำเร็จจริงๆ ใน ค.ศ. 1962 ซึ่งตอนนั้นต้องทำงานที่อุณหภูมิไนโตรเจนเหลว (77k) ต่อมาใน ค.ศ. 1970 มีการผลิตเป็นรอยต่อพีเอ็นชนิดโครงสร้างแบบดับเบิลเฮเทอโร (double heterojunction) ทำให้เลเซอร์ไดโอดทำงานได้ที่อุณหภูมิห้องและเปล่งแสงแบบต่อเนื่อง เลเซอร์ไดโอดมีโครงสร้างรอยต่อแบบพีเอ็นของสารกึ่งตัวนำทำจากสารประกอบกึ่งตัวนำเช่น GaAs, InP มีขนาดเล็กมากมีปริมาตรเพียงไม่ถึง 1 ลูกบาศก์มิลลิเมตร บรรจุอยู่ในกล่องโลหะ (metal package) ที่มีขาติดอยู่เพื่อใช้ป้อนกระแสไฟฟ้า คุณสมบัติเด่นของเลเซอร์ไดโอดซึ่งเลเซอร์ชนิดอื่นไม่มี

1. มีขนาดเล็กและเบา
2. มีประสิทธิภาพสูง
3. สามารถออกแสงความเข้มของการเปล่งแสงด้วยกระแสไฟฟ้าได้โดยตรง
4. มีอายุการใช้งานยาวนาน
5. ผลิตจำนวนมากได้ง่ายและราคาถูก

2.7.1 กลไกการเปล่งแสงของเลเซอร์ไดโอด


โครงสร้างพื้นฐานของเลเซอร์ไดโอดคือ รอยต่อพีเอ็นของสารกึ่งตัวนำที่มีช่องว่างพลังงานแบบตรง (direct band gap) สารเจือปนสำหรับชนิดพีได้แก่ Zn หรือ Be และสารเจือปนสำหรับชนิดเอ็นได้แก่ Te หรือ Si ลักษณะของแถบพลังงานของสารกึ่งตัวนำชนิดพีและเอ็นแสดงในรูปที่ 2.21 ในการได้ปสารเจือปนที่มีความเข้มข้นสูงมาก ระดับพลังงานของเฟอร์มิจะล้เข้าไปในแถบวาเลนซ์สำหรับชนิดพี และเข้าไปในแถบคอนดักชันสำหรับชนิดเอ็น เราเรียกสารกึ่งตัวนำที่ได้ปมากเช่นนี้ว่า ดีเจเนอเรต (degenerated semiconductor) เมื่อนำสารกึ่งตัวนำทั้งสองชนิดมาสร้างเป็นรอยต่อพี-เอ็นแบบไดโอดจะได้แถบพลังงานในรูปที่ 2.21 (ก)

ในการกระตุ้นพาหะเพื่อให้เกิดเลเซอร์นั้น จะใช้วิธีจ่ายกระแสไฟฟ้าจากภายนอกให้ไหลเข้าสู่รอยต่อพีเอ็น โดยป้อนแรงดันไฟฟ้าแบบไบออส นั่นคือ ป้อนแรงดันบวกเข้าด้านพี และป้อนแรงดันลบเข้าด้านเอ็น จะทำให้แถบพลังงานเปลี่ยนรูปเป็นรูปที่ 2.21 (ข)




เอกสารรูปที่ 2.21 ลักษณะของแถบพลังงานของสารกึ่งตัวนำที่ได้ปสารเจือปนที่มีความเข้มข้นสูงมาก ข้นด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

โดยอิเล็กตรอนจะไหลจากด้านเอ็นเข้าสู่รอยต่อ และโฮลจะไหลจากด้านพีเข้าสู่รอยต่อ ที่บริเวณ รอยต่อจะมีคู่ของอิเล็กตรอนและโฮลเกิดขึ้นจำนวนมาก เมื่ออิเล็กตรอนและโฮลรวมตัวกัน (Crecombine) จะเกิดการเปล่งแสงออกมาด้วยพลังงานโฟตอนเท่ากับช่องว่างพลังงานของรอยต่อ $E = h\nu$ หลักการ เปล่งแสงเช่นนี้คล้ายกับกรณี LED แต่การทำให้เกิดแสงเลเซอร์นั้นจะต้องจ่ายกระแสไฟฟ้าให้มากเป็น พิเศษดังที่แสดงในรูปที่ 2.22 (ก) ถ้ากระแสไฟฟ้ามีค่าน้อยการเปล่งแสงจะเป็นแบบเกิดขึ้นเอง (spontaneous) และเมื่อเพิ่มกระแสไฟฟ้าให้สูงกว่ากระแสไฟฟ้าขีดเริ่ม (threshold current ; I) จะเกิด ประชากรผกผัน (population inversion) กล่าวคือ ถ้าจำนวนคู่ของอิเล็กตรอนและโฮลมีค่ามากกว่าค่าๆ หนึ่งก็จะทำให้เกิดการรวมตัวของอิเล็กตรอนและโฮลทำให้เกิดการเปล่งแสงแบบเร่งเร็ว (stimulated emission) ที่ด้านข้างภายนอกของรอยต่อพีเอ็นจะถูกออกแบบให้เป็นผิวมันแบบกระจก ให้ทำหน้าที่เป็น ออปติคัลเรโซเนเตอร์ (optical resonator) แสงที่สะท้อนกลับไปภายในเรโซเนเตอร์นี้จะกลายเป็นแสง เลเซอร์วิ่งออกสู่ภายนอกในที่สุด




รูปที่ 2.22 (ก) รอยต่อพีเอ็นที่ได้ปสารเจือปนที่มีความเข้มข้นสูง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับ: (ข) รอยต่อพีเอ็นที่กำเนิดแสงเลเซอร์ในเลเซอร์ไดโอด ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.23 ลักษณะสมบัติความสัมพันธ์ของความเข้มแสงและกระแสไฟฟ้าในเลเซอร์ไดโอด




รูปที่ 2.24 กลไกการเปล่งแสงเลเซอร์ในเลเซอร์ไดโอดยุคต้นๆ

ในรูปที่ 2.23 เมื่อเกิดการเปล่งแสงแบบเร่งเร็ว กระแสไฟฟ้าจะเพิ่มขึ้นอย่างรวดเร็ว เราเรียกกระแสไฟฟ้าที่เริ่มทำให้เกิดการเปล่งแสงแบบเร่งเร็ว่า กระแสไฟฟ้าขีดเริ่ม (threshold current ; I) ในยุคแรกๆ โครงสร้างของเลเซอร์ไดโอดเป็นรอยต่อทีเอ็นของวัสดุที่มีช่องว่างพลังงานเท่ากันเรียกว่า รอยต่อแบบโฮโม ซึ่งมีข้อเสียว่าพาหะที่ถูกฉีดเข้าไปนั้นบางตัวแทนที่จะรวมตัวกันแต่จะวิ่งแพร่กระจายไปทั่วทั้งรูปที่ 2.24 ทำให้ประสิทธิภาพของเลเซอร์มีค่าต่ำ และต้องใช้วิธีการฉีดกระแสไฟฟ้าแบบพัลส์ ต่อมาได้มีการแซ่ตัวของเลเซอร์ไดโอดในไนโตรเจนเหลว (77k) ทำให้การแพร่กระจายของพาหะลดน้อย จึงเกิดเลเซอร์แบบต่อเนื่องได้จนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


2.7.2 ลักษณะสมบัติของเลเซอร์ไดโอด

ความยาวคลื่นของแสงเอาต์พุตของเลเซอร์ไดโอดจะถูกกำหนดโดยช่องว่างพลังงานของสารกึ่งตัวนำที่นำมาผลิตเป็นเลเซอร์ไดโอด แต่เนื่องจากการแจกแจงของอิเล็กตรอนในแถบคอนดักชันและของโฮลในแถบวาเลนซ์มีลักษณะแผ่ออกเป็นแถบกว้างหลายระดับดังที่แสดงในรูปที่ 2.25 และเนื่องจากการเปลี่ยนสถานะของพาหะเหล่านั้น มิได้เกิดระหว่างขอบล่างสุดของแถบคอนดักชันและขอบบนสุดของแถบวาเลนซ์เท่านั้น ดังนั้นการเปลี่ยนสถานะของพาหะจึงเกิดได้ในลักษณะวงกว้าง จึงทำให้สเปกตรัมของแสงเอาต์พุตมีรูปแผ่กว้างกว่ากรณีของเลเซอร์ชนิดกึ่งตัวนำ

นอกจากนี้ ถ้าอุณหภูมิของเลเซอร์ไดโอดสูงขึ้นก็จะทำให้การแจกแจงพาหะกว้างขึ้น จึงทำให้สเปกตรัมยิ่งกว้างขึ้นด้วย การเพิ่มกระแสไฟฟ้ามากขึ้น จะทำให้เอาต์พุตสูงขึ้น แต่จะทำให้ชั้นแอคทีฟมีอุณหภูมิสูงขึ้นได้ดังแสดงในรูปที่ 2.26 ด้วยเหตุผลเหล่านี้บางครั้งจึงบอกไม่ได้ชัดเจนว่าเลเซอร์ไดโอดที่กำลังใช้งานให้แสงที่มีความยาวคลื่นเท่าใด แต่อาจบอกเป็นย่านกว้างๆ ได้โดยทั่วไปแล้วความต้องการเลเซอร์ไดโอดย่านความยาวคลื่นเท่าไร สามารถเลือกได้ตามขนาดของช่องว่างพลังงานของสารกึ่งตัวนำ ดังแสดงในรูป 2.27 และควรเป็นสารกึ่งตัวนำที่มีช่องว่างพลังงานชนิดตรง




รูปที่ 2.25 เปรียบเทียบการเกิดปรากฏการณ์ประชากรหมกหมกเลเซอร์แก๊สและเลเซอร์ไดโอด



รูปที่ 2.26 ตัวอย่างสเปกตรัมของแสงเลเซอร์ซึ่งแสดงให้เห็นว่าการเพิ่มกำลังเอาต์พุตทำให้สเปกตรัม

เอกสาร์นี้เปลี่ยนที่ไปทางความยาวคลื่นที่ยาวขึ้นเพื่อการศึกษาดังนั้น ไม่นุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 2.27 ความสัมพันธ์ระหว่างค่าคงตัวแสดงถึงพลังงานที่ 300 K และช่องว่าง

2.7.3 ลักษณะสมบัติของโหมดตามขวาง (Transverse Mode)

โดยทั่วไปเนื่องจากพื้นที่ตัดขวางของบริเวณที่เปล่งแสงของเลเซอร์ไดโอดมีขนาดเล็กมากเพียงหลายสิบลำดับ μm^2 จึงทำให้แสงเอาต์พุตถูกหักเหให้แผ่กว้างออก ถ้าให้ D คือ เส้นผ่านศูนย์กลางของส่วนตัดขวางของชั้นแอกทีฟ และความยาวคลื่นแสง จะได้มุมของการบานออกของแสง θ_d เท่ากับ

$$\theta_d = \lambda / D$$

ดังนั้นถ้า D ยิ่งเล็ก มุม θ_d จะยิ่งกว้างขึ้น นอกจากนี้ถ้าส่วนตัดขวางชั้นแอกทีฟมีรูปเป็นสี่เหลี่ยมผืนผ้า จะทำให้มุมในทิศทางด้านสั้นนั้นกว้างออกมากเป็นพิเศษ จึงทำให้ลักษณะของบีมมีรูปเป็นวงรีดังแสดงในรูปที่ 2.28 (ข)




รูปที่ 2.28 วิธีการวัดภาพลำแสงเลเซอร์ (ก) แบบรูปสนามใกล้ (near field pattern) และ (ข) แบบรูปสนามไกล (far field pattern) ทรัพยากรใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ในกรณีโครงสร้างสัตรีปแบบดับเบิลเฮเทโรของ AlGaAs นั้น ชั้นแอกทิฟหนาเพียง $0.1 \mu\text{m}$ ซึ่งมีค่าน้อยกว่าความยาวคลื่นแสงเลเซอร์จะทำให้มุม θ_d มีค่าเกือบ 20 องศา ในกรณีเลเซอร์ไดโอดซึ่งเกิดโหนดตามขวางและชนิดซึ่งเกิดโหนดตามยาว มีการออกแบบให้มุม θ_d มีค่าเพียง 5-10 องศา ลักษณะการสังเกตการณ์เปล่งแสงในรูปที่ 2.28 (ก) เรียกว่าภาพแบบรูปสนามใกล้ (near field pattern) และรูป 2.28 (ข) เรียกว่าภาพแบบรูปสนามไกล (far field pattern)

2.7.4 ลักษณะสมบัติของโหนดตามยาว (Longitudinal Mode)

ในทำนองเดียวกันกับเลเซอร์ชนิดอื่นๆ ลักษณะของโหนดตามยาวของเลเซอร์ไดโอดจะขึ้นกับความยาวของออปติคัลเรโซเนเตอร์ (optical resonator length) และความยาวคลื่นแสงเลเซอร์ ตัวอย่างเช่น ถ้าเลเซอร์ไดโอดยาว 0.1-0.3 mm และเส้นสเปกตรัมกว้างประมาณ 2-3 nm จะทำให้เกิดโหนดตามยาวจำนวนหลายเส้นดังรูปที่ 2.29 (ก) ซึ่งเรียกว่ามัลติโหนด (multi-mode)


ส่วนในกรณีเลเซอร์ไดโอดโครงสร้างทางนำแสงและสัตรีปจะมีซึ่งเกิดโหนดตามยาว ถ้ากระแสไฟฟ้ามี่ค่าน้อยๆ สเปกตรัมอาจเป็นมัลติโหนด แต่ถ้ากระแสไฟฟ้ามี่ค่ามากๆ จะกลายเป็นซึ่งเกิดโหนดดังรูปที่ 2.29 (ข)



รูปที่ 2.29 สเปกตรัมของเลเซอร์ที่มีโหนดแบบตามยาว (ก) มัลติโหนด (ข) ซึ่งเกิดโหนด

2.7.5 การขับเลเซอร์ไดโอด

ความแตกต่างระหว่างการขับไดโอดเปล่งแสง (LED) และเลเซอร์ไดโอด (LD) ได้แก่ ความสว่างของไดโอดเปล่งแสงนั้นเพิ่มขึ้นแบบค่อนข้างจะเป็นเชิงเส้นกับกระแสไฟฟ้า ในขณะที่ความสว่างของเลเซอร์ไดโอดจะเพิ่มขึ้นอย่างรวดเร็วที่กระแสไฟฟ้าซึ่งเริ่มเปลี่ยนดังแสดงในรูปที่ 2.30 (ก) การใช้งานเลเซอร์ไดโอดแบบดิจิตอลจะต้องใช้กระแสไฟฟ้าที่ต่ำกว่าซึ่งเริ่มเปลี่ยนเมื่อต้องการสัญญาณ '0' การใช้งานเลเซอร์ไดโอดแบบแอนะล็อกจะต้องใช้กระแสไฟฟ้าที่สูงกว่าซึ่งเริ่มเปลี่ยนเสมอ ดังที่แสดงในรูปที่ 2.30 (ค) โดยทั่วไปแล้วการใช้งานเลเซอร์ไดโอดแบบทั้งสองกรณีจะต้องมีกระแสไฟฟ้าไบแอสเลี้ยงไว้ตลอดเวลาคือตามที่แสดงในรูปที่ 2.30 (ข) ใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.30 (ก) ลักษณะสมบัติเอาต์พุตของไดโอดเปล่งแสงและเลเซอร์ไดโอด
(ข) จงจรสมมูลการขับเลเซอร์ไดโอดมีการไบแอสกระแสไฟฟ้าเลี้ยง
(ค) การออกแบบการขับเลเซอร์ไดโอดแบบดิจิตอลและแอนะล็อก

2.7.6 การประวิงเวลาก่อนการเล็ง

ปกติเมื่อเลเซอร์ไดโอดได้รับกระแสไฟฟ้าพัลส์ไม่ว่าจะเริ่มจากตอนไม่มีกระแสไฟฟ้าเลยหรือเริ่มจากระดับต่ำกว่าขีดเริ่มเปลี่ยนเล็กน้อย เลเซอร์ไดโอดจะต้องใช้เวลาระยะหนึ่งในการรวบรวมโฟตอนเพื่อให้เกิดการเปล่งแสงแบบเร่งเร็ว เวลาที่ใช้ดังกล่าวเรียกว่า เวลาประวิง (turn-on delay time) ในช่วงเวลาที่กระแสไฟฟ้ามีค่าน้อยกว่าขีดเริ่มเปลี่ยน เลเซอร์ไดโอดจะมีคุณสมบัติแบบไดโอดเปล่งแสงและสามารถแสดงพฤติกรรมได้ด้วยสมการอัตรา (rate equation)

2.7.7 อิทธิพลของอุณหภูมิ

ดังที่ได้กล่าวไปแล้วว่ากระแสขีดเริ่มเปลี่ยนของเลเซอร์ไดโอดเป็นฟังก์ชันของอุณหภูมิ ถ้าอุณหภูมิสูงขึ้นจะทำให้กระแสขีดเริ่มเปลี่ยนมีค่าสูงขึ้น การขับเลเซอร์ไดโอดโดยการไบแอสกระแสไฟฟ้าไว้ที่ใกล้ขีดเริ่มเปลี่ยน จะช่วยทำให้อุณหภูมิของเลเซอร์ไดโอดคงที่ และแม้ขีดกระแสไฟฟ้าเพื่อให้เกิดการเล็งก็จะไม่ทำให้อุณหภูมิเพิ่มมากเท่าใดนัก

2.7.8 การใช้งานเลเซอร์ไดโอด

เนื่องจากเลเซอร์ไดโอดทั่วไปมีการตอบสนองเร็วมาก (มากกว่า 1 GHz) และแรงดันที่ใช้งานมีค่าต่ำ (โดยทั่วไปประมาณ 2 โวลต์) ดังนั้นเลเซอร์ไดโอดจึงเกิดการเสียหายได้ง่าย โดยมีสาเหตุมาจากคลื่นกระแสไฟฟ้าที่มีค่าสูงแบบช่วงสั้นๆ (surge currents) อันเนื่องมาจากการเกิดไฟฟ้าสถิต (electrostatic) และเมื่อกระแสที่ไหลผ่านเลเซอร์ไดโอดมีค่ามากเกินกว่าขีดจำกัดของเลเซอร์ไดโอดเอง กำลังแสงที่ออกมาจะมีค่าเพิ่มขึ้นอย่างมากส่งผลทำให้เกิดความเสียหายแก่อุปกรณ์

2.7.9 อายุการใช้งานของเลเซอร์ไดโอด (Life Time)

อายุการใช้งานเลเซอร์ไดโอดจะมีค่าประมาณ 10^6 ชั่วโมงที่อุณหภูมิห้อง ซึ่งเราไม่สามารถจะทดสอบอายุการใช้งานจริงๆ ได้ แต่สามารถที่จะคำนวณความน่าจะเป็นของอายุการใช้งานได้ โดยการทดลองใช้อุปกรณ์ดังกล่าว ในอุณหภูมิที่สูงมากๆ และควรมีอายุการใช้งานที่ชั่วโมง จากนั้นจึงนำมาหาความน่าจะเป็นของอายุการใช้งานในอุณหภูมิห้อง เพราะว่าอัตราการเสียหายของอุปกรณ์ของสารกึ่งตัวนำจะเป็นสัดส่วนโดยตรงกับอุณหภูมิที่ใช้งาน ใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.8 โครงสร้างและการทำงานของารรับแสง


การรับแสงหมายถึงการเปลี่ยนแสงให้เป็นไฟฟ้า ในการทำงานนี้แบ่งออกได้เป็น 2 วิธีคือ

1. เปลี่ยนสัญญาณแสงให้เป็นไฟฟ้าโดยตรง (Photo Electric Effect)
2. เปลี่ยนพลังงานแสงให้เป็นพลังงานความร้อนแล้วจึงเปลี่ยนเป็นไฟฟ้า (Sensitive Heat Effect)

วิธีการตรวจแสงโดยใช้การเปลี่ยนพลังงานแสงให้เป็นพลังงานความร้อนก่อนแล้วจึงเปลี่ยนเป็นไฟฟ้านั้นโดยทั่วไปจะมีการตอบสนองช้ามากจึงไม่นำมาใช้กับการสื่อสารด้วยแสง ดังนั้น สำหรับการสื่อสารด้วยแสงจึงควรทำความเข้าใจโครงสร้างและการทำงานของารรับแสงโดยการเปลี่ยนสัญญาณแสงให้เป็นสัญญาณไฟฟ้าโดยตรง สำหรับสารกึ่งตัวนำต่อไปนี้จะกล่าวถึงการเปลี่ยนสัญญาณแสงให้เป็นไฟฟ้าโดยตรง

หลักการของการเปลี่ยนสัญญาณแสงให้เป็นไฟฟ้าโดยตรง ใช้ขบวนการดูดพลังงานตามที่ได้กล่าวมาแล้ว นั่นคือเมื่อมีแสงมากระทบสารกึ่งตัวนำอิเล็กตรอนที่อยู่ในระดับพลังงานต่ำจะเลื่อนขึ้นไปอยู่ที่ระดับพลังงานสูง แต่การเลื่อนขึ้นไปนี้เป็นแต่เพียงอิเล็กตรอนเคลื่อนที่ไปเท่านั้นและในที่สุดมันจะไปรวมกันใหม่กับโฮลในระดับพลังงานต่ำอีกทำให้ไม่ได้รับการเปลี่ยนสัญญาณแสงให้เป็นไฟฟ้าโดยตรงด้วยเหตุนี้ เพื่อที่จะเปลี่ยนแสงให้เป็นไฟฟ้าจะต้องใช้สภาพการแยกกันของอิเล็กตรอนกับโฮลก่อนที่มันจะรวมกัน

สำหรับอุปกรณ์รับแสงสารกึ่งตัวนำก็เช่นเดียวกับอุปกรณ์กำเนิดแสงนั่นคือเพื่อจะแยกอิเล็กตรอนกับโฮลนั้นโดยทั่วไปใช้รอยต่อของพี-เอ็น ซึ่งเกิดสนามไฟฟ้าในที่ว่าง (Space Electric Filed) ขึ้น แต่มันจะถูกดึงด้วยอิเล็กตรอนของสารกึ่งตัวนำชนิดเอ็นและโฮลของสารกึ่งตัวนำชนิดพี ซึ่งมีประจุไฟฟ้าเป็นลบและบวกเป็นผลให้เกิดบริเวณที่ไม่มีอิเล็กตรอนและโฮลขึ้นตรงรอยต่อบริเวณนี้เรียก เขตปลอดพาหะ ดังแสดงในรูปที่ 2.31



รูปที่ 2.31 แสดงบริเวณเขตปลอดพาหะ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ในสภาพอย่างนี้เมื่อมีแสงมากระทบจากทางด้านบริเวณสารกึ่งตัวนำชนิดพี แสงนั้นจะถูกพร้อมทั้งเคลื่อนที่ไปทางบริเวณสารกึ่งตัวนำชนิดเอ็น แต่ที่บริเวณเขตปลอดพาหะอิเล็กตรอนและโฮลที่เกิดจากการดูดพลังงานจากแสงจะถูกสนามไฟฟ้าในที่ว่างแยกไปในทิศทางตรงข้ามกล่าวคือ อิเล็กตรอนไปทางด้าน N และโฮลไปทางด้าน P อนึ่งที่บริเวณซึ่งอยู่ห่างจากเขตปลอดพาหะนั้น เนื่องจากไม่มีสนามไฟฟ้าอิเล็กตรอนและโฮลที่เกิดจากการเปลี่ยนสัญญาณแสงให้เป็นไฟฟ้าโดยตรง จะรวมตัวกันใหม่ ในขณะที่เคลื่อนที่ แต่สำหรับอิเล็กตรอนและโฮลที่เคลื่อนที่เข้าไปในสนามไฟฟ้าในที่ว่างแล้วนั้นก็สามรถเข้าไปบริเวณตรงข้ามผลที่ได้ก็คือ จะเกิดแรงดันไฟฟ้าที่เป็นสัดส่วนกับปริมาณของอิเล็กตรอนและโฮลที่ถูกแยกระหว่างปลายทั้งสองของสารกึ่งตัวนำชนิดพีและสารกึ่งตัวนำชนิดเอ็น ถ้าหากนำวงจรภายนอกมาต่อปลายทั้งสองนี้จะทำให้อิเล็กตรอนและโฮล สามารถรวมตัวกันได้โดยผ่านวงจรภายนอกนั้นคือมีกระแสที่ตนเองกระแสที่เกิดที่เขตปลอดพาหะเรียกว่า กระแสครีฟท์ (Drift Current) ส่วนกระแสที่เกิดตรงบริเวณที่อยู่ห่างจาก เขตปลอดพาหะเรียกว่า กระแสดิฟฟูชัน (Diffusion Current) และกระแสนี้เป็นหลักการของการเปลี่ยนแสงเป็นไฟฟ้า

2.8.1 สารและโครงสร้างของอุปกรณ์รับแสง

1. สารของอุปกรณ์รับแสงสำหรับอุปกรณ์รับแสงก็เช่นเดียวกับอุปกรณ์กำเนิดแสงนั้นคือมีสารหลายชนิดนอกจากนั้นผลต่างของพลังงานของระดับพลังงานสูงและระดับพลังงานต่ำของอุปกรณ์รับแสงมีค่าแตกต่างกันทำให้มีย่านความยาวคลื่นต่างกันที่ดูดสัญญาณแสงที่เข้ามาได้ง่าย (ความไวในการรับแสงดี) คุณสมบัติความไวในการรับแสงแต่ละชนิดแสดงดังรูปที่ 2.32

ในการออกแบบระบบการสื่อสารด้วยแสงนั้นจะต้องเลือกอุปกรณ์รับแสงที่เหมาะสมกับความยาวคลื่นที่ใช้เช่นเดียวกันกับอุปกรณ์กำเนิดแสง สำหรับย่านความยาวคลื่นที่ต่ำกว่า $1 \mu\text{m}$ จะใช้ซิลิคอน (Silicon: Si) สำหรับย่านความยาวคลื่นจาก $1 \sim 1.7 \mu\text{m}$ ใช้เจอร์มันเนียม (Germanium: Ge) เป็นส่วนใหญ่ นอกจากนั้นในปัจจุบันสำหรับความยาวคลื่นในย่าน $1.5 \mu\text{m}$ เป็นความยาวคลื่นที่มีการสูญเสียในเส้นใยแสงน้อยมาก การใช้งานอุปกรณ์ชนิดใหม่ที่ทำจากสารที่เป็นสารประกอบของสารกึ่งตัวนำ InGaAs และอื่นๆ ที่มีความไวในการรับแสงดีมากนั้น กำลังได้รับความนิยมเพิ่มขึ้นเรื่อยๆ



รูปที่ 2.32 แสดงความยาวคลื่นในการรับแสงของอุปกรณ์รับแสงแต่ละชนิด


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2. โครงสร้างของอุปกรณ์รับแสง ในหัวข้อที่แล้วได้กล่าวถึงสนามไฟฟ้าในที่ว่างตรงรอยต่อที่เอ็น ที่ทำให้อิเล็กตรอนและโฮลเคลื่อนที่ไปในทิศทางตรงกันข้าม แต่ถ้าให้แรงดันไฟฟ้ากลับทิศทางจากภายนอกกล่าวคือทางด้านพี ให้โฟลบและทางด้านเอ็นให้ไฟบวกจะทำให้การเคลื่อนที่ของอิเล็กตรอนและโฮลตรงรอยต่อมีอัตราเร่งมากขึ้น

อุปกรณ์รับแสงที่มีสารกึ่งตัวนำนี้แบ่งออกเป็นพวกใหญ่ๆ ได้ 2 พวก ตามปริมาณแรงดันไฟฟ้าที่ป้อนให้จากภายนอก คือ


โฟโตไดโอด (Photo Diode: PD) กับเอวอลันทโฟโตไดโอด (Avalanche Photo Diode: APD) พวกโฟโตไดโอดนั้นเป็นพวกที่ได้รับการป้อนแรงดันไฟฟ้าปริมาณน้อย ส่วนพวก เอพีดี เป็นพวกที่ได้รับการป้อนแรงดันไฟฟ้าเป็นจำนวนมาก

ตัวอย่างของ โฟโตไดโอด คือ PIN-PD ดังแสดงในรูปที่ 2.33 PIN หมายถึงในสารกึ่งตัวนำชนิดพีและสารกึ่งตัวนำชนิดเอ็น มีสารกึ่งตัวนำแบบที่เรียกว่า Intrinsic กั้นอยู่ ตามที่ได้กล่าวมาแล้ว กระแสรีฟที่นั่นเกิดขึ้นในเขตปลอดพาหะและผลของสนามไฟฟ้าทำให้มีการตอบสนองเร็ว แต่ในทางตรงกันข้ามกระแสรีฟที่นั่นที่เกิดขึ้นภายนอกเขตปลอดพาหะนั้นมีการตอบสนองช้า ดังนั้นถ้าความกว้างของเขตปลอดพาหะยิ่งกว้างมากเท่าใด Quantum Efficiency และความเร็วของการตอบสนองความถี่ก็ยิ่งดีขึ้น โฟโตไดโอดที่ใช้ในระบบสื่อสารนั้น โดยทั่วไปต้องการความเร็วในการตอบสนองสูง ดังนั้นส่วนใหญ่จะใช้ PIN-PD



รูปที่ 2.33 แสดงหลักการทำงานการรับแสงของ PIN-PD

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.34 แสดงหลักการทำงานการรับแสงและระดับของพลังงานของ เอฟีดี

อนึ่ง เอฟีดี นั้นใช้ปฏิกิริยาการขยายของอิเล็กตรอนและโฮล ในสารกึ่งตัวนำเมื่อเปรียบเทียบกับโฟโตไดโอดแล้วเป็นอุปกรณ์รับแสงที่ให้กระแสจำนวนมาก หลักการของเอฟีดีโครงสร้างส่วนใหญ่ทางด้าน P ของรอยต่อพีเอ็น จะมีสารกึ่งตัวนำชนิดพีที่มีความหนาแน่นของโฮลสูงติดอยู่ (ส่วนที่แสดงด้วย P+ ในรูปที่ 2.34) โดยการทำเช่นนี้จะทำให้สนามไฟฟ้าภายในของบริเวณใกล้ๆ รอยต่อที่มีชั้น P- เป็นศูนย์กลางมีค่ามาก อิเล็กตรอนที่ดูดแสงที่มาจากกระทบบจากด้าน P+ และถูกกระตุ้นจากระดับพลังงานต่ำไปยังระดับพลังงานสูงในระหว่างที่มันได้รับอัตราเร่งและผ่านชั้น P- นั้นมันจะได้รับพลังงานมากกว่าผลต่างของพลังงานของระดับพลังงานสูงกับระดับพลังงานต่ำ จากผลนี้ทำให้สามารถกระตุ้นอิเล็กตรอนที่อยู่ในระดับพลังงานต่ำและทำให้เกิดอิเล็กตรอนกับโฮลใหม่ได้และอิเล็กตรอนกับโฮลใหม่นี้ยังถูกสนามไฟฟ้าเร่งอัตราเร่งอีก ทำให้เกิดอิเล็กตรอนโฮลออกมาอีก เมื่อขบวนการนี้เกิดขึ้นอย่างต่อเนื่องกัน จำนวนของอิเล็กตรอนกับโฮล จะเพิ่มขึ้นเป็นจำนวนมากมาข เป็นผลทำให้เกิดการขยายที่เรียกว่า Avalanche Multiplication ผลนี้ทำให้กระแสถูกขยายนั่นเอง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


บทที่ 3

การคำนวณและการสร้าง

3.1 ภาคส่ง

โครงการนี้ประกอบไปด้วย 2 ส่วน ซึ่งในแต่ละส่วนจะประกอบไปด้วยวงจรภาคส่งและวงจรภาครับและลักษณะการสื่อสารเป็นแบบพЛУดิวเพิล็กซ์

โครงการนี้สามารถส่งได้ทั้งสัญญาณเสียง (Audio) สัญญาณดิจิทัล (Data) โดยนำสัญญาณเสียงมาทำการมอดูเลตทางความถี่ (Frequency Modulation) และนำสัญญาณดิจิทัลมาทำการมอดูเลตแบบ FSK (Frequency Shift Keying) โดยใช้สัญญาณคลื่นพาห้ที่ความถี่ต่างกัน แล้วนำสัญญาณทั้งหมดส่งผ่านไปยังวงจรรวมสัญญาณ (Summing) ก่อนที่จะนำสัญญาณที่ได้ไปควบคุมอุปกรณ์กำเนิดแสง (Light Source) ซึ่งใช้ LED โดยวิธี Intensity Modulation เป็นการนำขนาดของสัญญาณไปควบคุมให้ความเข้มของแสงเปลี่ยนแปลงไปแล้วจึงทำการส่งออกอากาศต่อไป



รูปที่ 3.1 แสดงบล็อกไดอะแกรมของภาคส่ง

3.1.1 Frequency Shift Keying: FSK

สัญญาณ FSK เป็นสัญญาณดิจิทัลที่มีความถี่เปลี่ยนแปลงตามขนาดของเบสแบนด์พัลส์ โดยทั่วไปมักนิยมใช้ FSK ชนิด 2 ความถี่เท่านั้น ตามวิธีการส่งสัญญาณดังนี้ รหัส 0 จะถูกส่งโดยพัลส์ที่มีความถี่ของคลื่นพาห้ภายในเท่ากับ ω_{C0} และรหัส 1 จะถูกส่งโดยพัลส์ที่มีความถี่ของคลื่นพาห้ภายในเท่ากับ ω_{C1} ข้อมูลดิจิทัลของสัญญาณจะถูกฝากไปกับความถี่คลื่นพาห้ภายในคลื่นพัลส์นี้

สัญญาณ FSK นั้นอาจจะมองได้ว่าเป็น ASK สองชุดที่เกิดสลับกัน โดยชุดที่หนึ่งใช้ความถี่ของคลื่นพาห้เท่ากับ ω_{C0} และอีกชุดหนึ่งใช้ความถี่ของคลื่นพาห้เท่ากับ ω_{C1} ดังนั้นค่า PSD ของสัญญาณ FSK จึงมีค่าเท่ากับผลบวกของสัญญาณ ASK ที่มีความถี่ของสัญญาณพาห้เท่ากับ ω_{C0} และ ω_{C1} โดยที่เราสามารถแสดงให้เห็นได้ว่าการเลือก ω_{C0} และ ω_{C1} อย่างเหมาะสมจะทำให้ส่วนที่เป็นสัญญาณดิจิตอลลูกออก

เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


การมอดูเลตแบบ FSK จะเปลี่ยนระดับสัญญาณอินพุตที่เป็นลอจิก (0,1) ให้เป็นความถี่ที่แตกต่างกันซึ่งโครงงานนี้จะมอดูเลตแบบ FSK โดยใช้ IC เบอร์ 74HC4046 ซึ่งเป็นไอซีเฟสล็อกสามารถกำเนิดความถี่กลาง ได้สูงถึง 13 MHz การใช้งานไอซีเบอร์นี้ต้องทำการหาค่า R_1 , R_2 และ C_1 เพื่อกำหนดค่าความถี่กลาง f_0 และช่วงความถี่สีก $2f_L$ ซึ่งมีลำดับขั้นตอนดังนี้

- กำหนดความถี่อยู่ในช่วง 2 MHz ถึง 4 MHz
- ดังนั้นมีความถี่กลาง (f_0) ประมาณ 3 MHz
- มี f_L ประมาณ 1 MHz
- ใช้กราฟในคาต้าชีทหาค่า R โดยได้ค่าประมาณ 10 K Ω และหาค่าของ C_1 ประมาณ 100 pF เพื่อความสะดวกจะใช้ R_1 เป็น ใช้งานจะใช้ตัวต้านทานปรับค่าได้ 10 K Ω แทน ค่า $R_2 = \infty$
- ค่า K ของ VCO ได้จากสมการ $K_{VCO} = \frac{2f_L}{(V_{cc} - 0.9) - 0.9} = \frac{2(1 \times 10^6)}{(5 - 0.9) - 0.9} = 0.625 \text{ MHz/V}$
- เมื่อค่าความถี่เบี่ยงเบนสูงสุดเท่ากับ 1 MHz หาค่าแอมพลิจูดสูงสุดของสัญญาณข่าวสารจาก

$$\Delta f_{\max} = \alpha_{\max} \times K_{VCO}$$

$$\alpha_{\max} = \frac{\Delta f_{\max}}{K_{VCO}} = \frac{1 \text{ MHz}}{625 \text{ KHz/V}} = 1.6 \text{ V}$$

ดังนั้นค่าแอมพลิจูดสูงสุดที่ป้อนให้กับวงจรประมาณ 1.6 V



รูปที่ 3.2 แสดงวงจร Frequency Shift Keying

3.1.2 การมอดูเลตทางความถี่ (Frequency Modulation: FM)

ภาค FM Modulator หรือการมอดูเลตทางความถี่จะใช้ไอซีเบอร์ 74HC4046 ซึ่งเป็นไอซีเฟสล็อก (PLL) สามารถกำเนิดความถี่กลางได้สูงถึง 13 MHz การออกแบบก็เหมือนกับภาค FSK Modulator โดยมีรายละเอียดดังนี้

- กำหนดความถี่อยู่ในช่วง 100 KHz ถึง 700 KHz
- ดังนั้นมีความถี่กลาง (f_0) ประมาณ 400 KHz

เอกสารนี้ มี f_L ประมาณ 300 KHz ทรัพยากรการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

- ใช้กราฟในค่าตัวชี้หาค่า R โดยได้ค่าประมาณ 10 KΩ และหาค่าของ C₁ ประมาณ 1 nF เพื่อความสะดวกจะใช้ R₁ เป็น ใช้งานจะใช้ตัวต้านทานปรับค่าได้ 10 KΩ แทน ค่า R₂ = ∞


- ค่า K ของ VCO ได้จากสมการ $K_{VCO} = \frac{2f_L}{(V_{cc} - 0.9) - 0.9} = \frac{2(3 \times 10^3)}{(5 - 0.9) - 0.9} = 187.5 \text{ KHz}$

- เมื่อค่าความถี่เบี่ยงเบนสูงสุดเท่ากับ 300 KHz หาค่าแอมพลิจูดสูงสุดของสัญญาณข่าวสารจาก

$$\Delta f_{\max} = \alpha_{\max} \times K_{VCO}$$

$$\alpha_{\max} = \frac{\Delta f_{\max}}{K_{VCO}} = \frac{300 \text{ KHz}}{187.5 \text{ KHz/V}} = 1.6 \text{ V}$$


ดังนั้นค่าแอมพลิจูดสูงสุดที่ป้อนให้กับวงจรประมาณ 1.6 V



รูปที่ 3.3 แสดงวงจรการมอดูเลตทางความถี่

3.1.3 วงจรรวมสัญญาณ (Summing Circuit)

วงจรรวมสัญญาณได้ใช้ออปแอมป์เบอร์ LM361 ซึ่งเป็นออปแอมป์ที่มีค่าเกนแบนด์วิดท์ที่กว้างซึ่งมีค่าประมาณ 35 MHz ในการออกแบบวงจรขยายโดยใช้ออปแอมป์สำหรับวงจรรวมสัญญาณจะเป็นวงจรขยายแบบกลับเฟส ส่วนขา 3 ของออปแอมป์ จะต่อกับตัวต้านทานปรับค่าได้ 500 KΩ ซึ่งทำหน้าที่เปรียบเทียบกับแรงดัน



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับรูปที่ 3.4 แสดงวงจรรวมสัญญาณ ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การคำนวณสามารถคำนวณได้จากสมการ

$$f_{-3dB} = \frac{GBw}{1 + \frac{R_f}{R_{in}}}$$

$$\text{อัตราขยาย (G)} = -\frac{R_f}{R_{in}}$$

จะเห็นว่าเมื่อลดค่า $\frac{R_f}{R_{in}}$ จะทำให้ค่า f_{-3dB} มากขึ้นแต่อัตราขยายจะลดลง

$$\text{เราสามารถหาค่า } \frac{R_f}{R_{in}} \text{ ได้จากสมการ } \frac{R_f}{R_{in}} \leq \frac{GBw}{f_{-3dB}} - 1 \text{ เมื่อ } GBw = 35 \text{ MHz}$$

ส่วนในโครงการนี้คิดที่องค์ประกอบความถี่ที่มากที่สุดของสัญญาณคือ 4 MHz

$$\text{ดังนั้น } f_{-3dB} = 4 \text{ MHz}$$

$$\frac{R_f}{R_{in}} \leq \frac{35}{4} - 1$$

$$\leq 7.75$$

ดังนั้นเลือก $R_{in} = 1 \text{ K}\Omega$ จะได้ $R_f = 7.75 \text{ K}\Omega$

เพื่อความสะดวกในการใช้งานจึงกำหนดให้ R_2 เป็นตัวต้านทานปรับค่าได้ $10 \text{ K}\Omega$ แทน ซึ่งทำให้สามารถขยายสัญญาณสูงสุดได้ 10 เท่า

$$\text{ส่วนแรงดันเอาต์พุตจะมีค่าตามสมการ } V = -\frac{R_f}{R_i}(V_1 + V_2)$$

3.1.4 วงจรขับเลเซอร์ (Laser Driver)

ในการส่งสัญญาณแสงนั้น จะเลือกใช้เลเซอร์แสงสีแดง ที่มีความยาวคลื่นประมาณ 620-700 นาโนเมตร โดยทำการส่งแสงเลเซอร์ผ่านอากาศ ส่วนทางด้านรับจะให้ตัวรับเป็น PD (Photo Diode) เป็นตัวตรวจจับสัญญาณ

ในการออกแบบจะต้องคำนึงถึง Forward current (I_f) ที่ไหลผ่านเลเซอร์ เพราะเลเซอร์สามารถทนกระแสที่ไหลผ่านตัวมัน (Forward current) ได้ระหว่าง $10 \text{ mA} - 100 \text{ mA}$ เท่านั้น ดังนั้นการออกแบบเรา จะใช้วงจรขยายแบบ class A โดยทำการตั้ง V_C เป็นครึ่งหนึ่งของ V_{cc} และตั้งค่า $I_C = 70 \text{ mA}$

$$\text{กำหนดให้ } I_f = 70 \text{ mA} , V_F = 1.7 \text{ V} , I_f = I_{C2} = 70 \text{ mA}$$

$$\text{กำหนดให้ } \beta_{Q2} = 50 , V_{cf2} = 1 \text{ V} , V_{BE} = 0.7 \text{ V} , V_T = 25 \text{ mV}$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$\text{จากค่าตัวชี้ที่ } I_{C2} = \frac{V_{CC} - V_F - V_{CE2}}{R_{C2} + R_{E2}} ; R_{C2} + R_{E2} = \frac{V_{CC} - V_F - V_{CE2}}{I_{C2}} = \frac{12 - 1.7 - 1}{70\text{mA}} = \frac{9.3}{0.07}$$

$$R_{C2} + R_{E2} = 132.8 \ \Omega$$

$$\text{เลือก } R_{C2} = 15 \ \Omega \quad R_{E2} = 120 \ \Omega$$

$$V_{C2} = V_{CC} - V_F - I_{C2}R_{C2} = 12 - 1.7 - 70\text{mA}(15) = 9.25 \text{ V}$$

$$V_{E2} = V_{C2} - V_{CE2} = 9.25 - 1 = 8.25 \text{ V}$$

$$V_{E1} = V_{B2} = V_{E2} + V_{BE} = 8.25 + 0.7 = 8.95 \text{ V}$$

Q_1 ทำหน้าที่เป็น Buffer โดยกำหนดให้

$$\text{ให้ } A_i = 1.5, \beta_{Q2} = \beta_{Q1} = 50$$

$$A_i \approx \frac{R_B}{R_L} = \frac{R_B}{R_{INQ2}} = \frac{R_B}{\beta_{Q2}R_{E2} + r_\pi}$$

$$R_B = A_i \left(\beta_{Q2}R_{E2} + \frac{V_T}{I_{E2}} \right) = 1.5 \left(50(120) + \frac{25\text{mV}}{70\text{mA}} \right) = 9000 \ \Omega$$

เลือก $R_1 = 17 \text{ K}\Omega$ จะได้ $R_2 = 18 \text{ K}\Omega$

$$\text{จากสมการ } I_C = \frac{V_{BB} - V_{BE}}{\frac{R_B}{\beta} + R_E}$$

เนื่องจากค่า β ขึ้นอยู่กับอุณหภูมิ อาจมีการเปลี่ยนแปลงได้ง่ายทำให้วงจรเกิดความไม่เสถียร ในการออกแบบจึงควรทำให้ค่า $\frac{R_B}{\beta} \ll R_E$

$$\text{กำหนดให้ } \frac{R_B}{\beta} = 0.1R_E$$

$$\text{ดังนั้นจะได้ } R_{C1} = \frac{R_B}{\beta_{Q1}(0.1)} = \frac{9000}{50(0.1)} = 1.8 \text{ K}\Omega$$

$$I_{C1} = \frac{V_{BB} - V_{BE}}{\frac{R_B}{\beta_{Q1}} + R_{E1}} \quad \text{เมื่อ } V_{pp} = \left(\frac{R_2}{R_1 + R_2} \right) V_{CC} = 6.171 \text{ V}$$

$$I_{C1} = \frac{6.17 - 0.7}{\frac{9000}{50} + 18000} = \frac{5.47}{1980} = 2.76 \text{ mA}$$

$$R_{E1} = \frac{8.95}{2.76} = 3.242 \approx 3 \text{ K}\Omega$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สรุปค่าความต้านทานที่นำไปใช้งาน

$R = 17\text{ K}\Omega$


$R = 18\text{ K}\Omega$

$R = 1.8\text{ K}\Omega$

$R = 3\text{ K}\Omega$

$R = 15\text{ K}\Omega$

$R = 120\text{ K}\Omega$




รูปที่ 3.5 แสดงวงจรขับเลเซอร์

3.1.5 ภาค Voltage Converter

จะเป็นส่วนที่ทำหน้าที่แปลงแรงดันตามมาตรฐาน RS 232 ให้เป็นระดับแรงดัน TTL (0 v, 5 v) เพื่อให้สามารถต่อใช้งานกับวงจรรายนอกได้โดยจะใช้ไอซีที่ทำหน้าที่นี้โดยเฉพาะซึ่งก็คือ MAX 232 ซึ่งมีลักษณะภายใน การต่อใช้งานและตำแหน่งขาค้างรูปที่ 3.6

MAX 232 ประกอบด้วย 3 ส่วนคือ Transmitter, Receiver และ Charge pump Dc – Dc Voltage Converter ในส่วนแรกซึ่งก็คือ Transmitter จะเปลี่ยนระดับแรงดันอินพุตที่เป็น TTL หรือ CMOS ไปเป็นแรงดันตามมาตรฐาน RS 232 ซึ่งเอาต์พุตปกติจะเป็น $\pm 9V$ ในส่วนที่สองนี้คือ Receiver จะทำการเปลี่ยนระดับแรงดันจาก $\pm 5V$ ถึง $\pm 15V$ ซึ่งเป็นของสัญญาณ RS 232 ให้เป็น $5V$ TTL/CMOS เอาต์พุต และในส่วนที่สามจะเป็น Charge pump voltage converter ทำหน้าที่เปลี่ยนแรงดัน $\pm 5V$ เป็น $\pm 10V$ ซึ่งการทำงานในส่วนนี้อาศัยตัวเก็บประจุ C_1, C_2, C_3 และ C_4 ในการเพิ่มโวลต์เตจและฟิลเตอร์โวลต์เตจ โดยในโครงงานนี้จะใช้ C แต่ละตัวมีค่าเท่ากับ 10 nF


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3.6 แสดงวงจร Voltage Converter

3.1.6 วงจรภาคจ่ายไฟ


ในการออกแบบภาคจ่ายไฟนั้นเป็นส่วนสำคัญอีกส่วนหนึ่ง เพื่อให้วงจรส่วนอื่นๆ ทำงานได้อย่างถูกต้องและมีประสิทธิภาพ และสามารถจ่ายกำลังได้เพียงพอต่อความต้องการของโหลด จึงได้ทำการเลือกใช้หม้อแปลงขนาด 800 mA แรงดันเอาต์พุต 12-0-12 โวลต์ จากนั้นนำไปทำการเรกติไฟเออร์แบบเต็มรูปคลื่นด้วยไดโอดเรกติไฟร์ โดยแรงดันเอาต์พุตที่เราต้องการมีดังนี้ -5 V, +5 V, -12 V, +12 V ซึ่งเป็นไฟฟ้ากระแสตรงได้มาจากการใช้ IC เรกกูเลเตอร์ เบอร์ 7805, 7905, 7812, 7912 ซึ่งจะทำได้แรงดันตามที่เรากำลังต้องการ



รูปที่ 3.7 แสดงวงจรภาคจ่ายไฟ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.1.7 วงจรรวมของภาคส่ง




รูปที่ 3.8 แสดงวงจรรวมของภาคส่ง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.2 ภาครับ

ในทางด้านการรับ Photo Diode จะทำการเปลี่ยนสัญญาณแสงที่รับได้ให้เป็นสัญญาณไฟฟ้า แล้วส่งไปยังวงจรขยายสัญญาณเพื่อให้มีขนาดสัญญาณที่สูงขึ้น เมื่อขยายสัญญาณเสร็จแล้วจะส่งไปยังวงจรกรองความถี่ (Filter) เพื่อแยกสัญญาณที่ไม่ต้องการออกไป แล้วนำสัญญาณที่ผ่านการกรองแล้ว ไปผ่านกระบวนการ Demodulation เพื่อคัดแยกสัญญาณเสียงและสัญญาณดิจิทัล ให้กลับเป็นเหมือนเดิม



รูปที่ 3.9 แสดงบล็อกไดอะแกรมด้านรับ

3.2.1 วงจรตรวจจับสัญญาณแสงและวงจขยายสัญญาณ

ในโครงการนี้ได้ใช้ PD (Photo Diode) ในการแปลงแสงให้เป็นสัญญาณไฟฟ้า แต่สัญญาณเอาต์พุตที่ได้ออกมาไม่แรงพอจึงต้องมีการขยายสัญญาณให้เหมาะสมก่อนส่งไปยังวงจรส่วนต่างๆ ต่อไป

ในส่วนของวงจขยายสัญญาณจะรับสัญญาณเข้ามาแล้วทำการขยายสัญญาณ ให้มีความแรงพอที่จะนำไปใช้งานต่อได้ โดยที่โฟโตไดโอดที่ใช้เป็นเบอร์ BPW 34 ซึ่งมีลักษณะการตอบสนองต่อความยาวแสงดังแสดงในกราฟที่ค่าซ้ำที่ และในส่วนของวงจขยายสัญญาณจะใช้โอปแอมป์เบอร์ LM6361 เป็นวงจขยายแบบกลับเฟส ซึ่งเอาต์พุตของรูปที่ 3.10 นี้จะถูกต่อเข้ากับวงจรกรองความถี่ต่ำผ่านและวงจรกรองความถี่สูงผ่าน

โดยทำการออกแบบได้ดังนี้

$$f_{-3dB} = \frac{GBw}{1 + \frac{R_2}{R_1}}$$

$$\text{อัตราขยาย (G)} = -\frac{R_2}{R_1}$$

$$GBw = 35 \text{ MHz}$$

องค์ประกอบความถี่สูงสุดในโครงการนี้คือ 4 MHz

$$f_{-3dB} = 4 \text{ MHz}$$


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$\frac{R_2}{R_1} \leq \frac{35}{4} - 1$$

$$\leq 9$$

ดังนั้นเลือก $R_1 = 1 \text{ K}\Omega$ จะได้ $R_2 = 7.75 \text{ K}\Omega$

เพื่อความสะดวกในการใช้งานจึงกำหนดให้ R_2 เป็นตัวต้านทานปรับค่าได้ $10 \text{ K}\Omega$ แทน ซึ่งทำให้สามารถขยายสัญญาณสูงสุดได้ 10 เท่า




รูปที่ 3.10 แสดงวงจรตรวจจับสัญญาณแสงและวงจขยายสัญญาณ

3.2.2 วงจรกรองความถี่ (Filter)


ทำการออกแบบ low pass filter และ high pass filter โดยใช้วิธีของ Butterworth – equal termination filter ในการออกแบบโดยจะมีวงจรต้นแบบของ low pass filter อยู่ 2 แบบ คือ capacitor input และ conductor input การใช้งานอยู่ที่เราว่าสะดวกจะใช้อันไหน ส่วนในโครงการนี้จะใช้ capacitor input การกำหนดค่าของอุปกรณ์แต่ละตัวในวงจรและอันดับของวงจรกรองความถี่จะดูที่ตารางที่ 3.1

n stages	C1	L2	C3	L4	C5	L6	C7
2	1.414	1.414					
3	1.000	2.000	1.000				
4	0.765	1.848	1.848	0.765			
5	0.618	1.618	2.000	1.618	0.618		
6	0.518	1.414	1.932	1.932	1.414	0.518	
7	0.445	1.247	1.802	2.000	1.802	1.247	0.518
n stages	L1	C2	L3	C4	L5	C6	L7

เอกสารตารางที่ 3.1 แสดงตารางกำหนดค่าต่างๆในการเลือกอันดับของวงจรกรองความถี่ต้นแบบ โยชน์ด้านการคำนวณว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



(ก)




(ข)

รูปที่ 3.11 แสดงวงจรต้นแบบของวงจรกรองความถี่ต่ำผ่าน

(ก) แบบ capacitor input (ข) แบบ inductor input

ทำการออกแบบวงจร low pass filter โดยใช้วงจรต้นแบบ capacitor input เลือกอันดับที่ 7 โดยค่าของ C และ L จากตารางที่ 1 จะได้วงจรต้นแบบของ low pass filter ที่พร้อมจะนำมาทำวงจร low pass filter ต่อไป



รูปที่ 3.12 แสดงวงจรต้นแบบของวงจรกรองความถี่ต่ำผ่าน

เมื่อได้วงจรต้นแบบสำหรับสร้างวงจร low pass filter เรียบร้อยแล้ว ก็เริ่มทำการสร้างวงจร low pass filter โดยทำการกำหนดค่า cut off frequency และค่าความต้านทานลงไป โดยใช้สูตรในการหาค่าของ capacitor และค่าของ conductor ดังนี้

$$C = \frac{C_n}{2\pi f_c R} \quad , \quad L = \frac{RL_n}{2\pi f_c}$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


ให้ $f_c = 800 \text{ KHz}$, $R = 50 \Omega$

$$C_1 = \frac{0.445}{2\pi(800 \times 10^3)50} = 1.77 \times 10^{-09} \text{ F} \quad C_2 = \frac{1.802}{2\pi(800 \times 10^3)50} = 7.16 \times 10^{-09} \text{ F}$$

$$C_3 = \frac{1.802}{2\pi(800 \times 10^3)50} = 1.77 \times 10^{-09} \text{ F} \quad C_4 = \frac{0.518}{2\pi(800 \times 10^3)50} = 2.06 \times 10^{-09} \text{ F}$$


$$L_1 = \frac{50(1.247)}{2\pi(800 \times 10^3)} = 12.40 \times 10^{-06} \text{ H} \quad L_2 = \frac{50(2)}{2\pi(800 \times 10^3)} = 19.80 \times 10^{-06} \text{ H}$$

$$L_3 = \frac{50(1.247)}{2\pi(800 \times 10^3)} = 12.40 \times 10^{-06} \text{ H}$$



รูปที่ 3.13 แสดงวงจรกรองความถี่ต่ำผ่าน

จากนั้นก็ทำการสร้างวงจร high pass filter โดยการแปลงจากวงจรต้นแบบของ low pass filter ให้เป็นวงจรต้นแบบของ high pass filter ขั้นตอนการแปลงคือ จากวงจรต้นแบบของ low pass filter เราจะทำการแปลงจากตัว capacitor ในวงจรให้เป็นตัว conductor และทำการเปลี่ยนตัว conductor ให้เป็นตัว capacitor ส่วนค่าของตัว capacitor และ conductor ตัวใหม่นั้น มีค่าเท่ากับการ invert ค่า capacitor และ conductor ตัวเดิม ดังสมการนี้ $L_{new} = \frac{1}{C_{old}}$ และ $C_{new} = \frac{1}{L_{old}}$ เมื่อทำตามขั้นตอนเรียบร้อยแล้วจะได้วงจร high pass filter ที่เป็นต้นแบบอันดับที่ 7 ที่พร้อมจะนำไปสร้างวงจร high pass filter ในการนำไปใช้งานต่อไป



รูปที่ 3.14 แสดงวงจรต้นแบบของวงจรกรองความถี่สูงผ่าน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เมื่อได้วงจรต้นแบบสำหรับสร้างวงจร high pass filter เรียบร้อยแล้ว ก็เริ่มทำการสร้างวงจร high pass filter โดยทำการกำหนดค่า cut off frequency และค่าความต้านทานลงไป โดยใช้สูตรในการหาค่าของ capacitor และค่าของ conductor ดังนี้

$$C = \frac{C_n}{2\pi f_c R} \quad , \quad L = \frac{RL_n}{2\pi f_c}$$

ให้ $f_c = 900 \text{ KHz}$ $R = 50 \text{ } \Omega$


ดังนั้นจะได้ค่า

$$C_1 = \frac{0.802}{2\pi(900 \times 10^3)50} = 2.83 \times 10^{-09} \text{ F} \quad C_2 = \frac{0.50}{2\pi(900 \times 10^3)50} = 1.77 \times 10^{-09} \text{ F}$$

$$C_3 = \frac{0.802}{2\pi(900 \times 10^3)50} = 2.83 \times 10^{-09} \text{ F}$$

$$L_1 = \frac{50(2.2472)}{2\pi(900 \times 10^3)} = 19.80 \times 10^{-06} \text{ H} \quad L_2 = \frac{50(0.5549)}{2\pi(900 \times 10^3)} = 4.90 \times 10^{-06} \text{ H}$$

$$L_3 = \frac{50(0.5549)}{2\pi(900 \times 10^3)} = 4.90 \times 10^{-06} \text{ H} \quad L_4 = \frac{50(1.9305)}{2\pi(900 \times 10^3)} = 17.06 \times 10^{-06} \text{ H}$$




รูปที่ 3.15 แสดงวงจรกรองความถี่สูงผ่าน

3.2.3 ภาค FSK Demodulator

จะใช้ไอซีเบอร์ 74HC4046 นำไปออกแบบให้เป็นวงจรดีมอดูเลเตอร์ ซึ่งจะคล้ายกับภาคส่งที่ต้องคำนวณหาค่า R_1 , R_2 และ C_1 เมื่อกำหนดค่าความถี่กลาง (f_0) และช่วงความถี่เลือก ($2f_1$) ซึ่งการออกแบบคล้ายกับ FSK Modulator สามารถออกแบบได้ดังนี้

- กำหนดความถี่อยู่ในช่วง 2 MHz ถึง 4 MHz
- ดังนั้นมีความถี่กลาง (f_0) ประมาณ 3 MHz
- มี f_1 ประมาณ 1 MHz
- ใช้กราฟในคาตาลีซิทาค่า R โดยได้ค่าประมาณ 10 K Ω และหาค่าของ C_1 ประมาณ 100 pF เพื่อความสะดวกจะใช้ R_1 เป็น ใช้งานจะใช้ตัวต้านทานปรับค่าได้ 10 K Ω แทน ค่า $R_2 = \infty$
- โดยที่ขา 9 ของไอซีเบอร์ 74HC4046 จะทำหน้าที่เป็นลูปฟิลเตอร์ซึ่งสามารถหาค่าได้จาก

สมการ $f_c = \frac{1}{2\pi RC}$ ดังนั้นเราจะได้ค่า $R_3 = 10 \text{ K}\Omega$ ดังนั้น $C_3 = 5.3 \text{ pF}$ แต่ใช้ 7 pF เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์ไว้สำหรับใช้ในการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 3.16 แสดงวงจร FSK Demodulator

3.2.4 ภาค Frequency Demodulator

ภาค FM Demodulator จะใช้งานไอซีเบอร์ 74HC4046 ซึ่งเป็นไอซีเฟสล็อก (PLL) สามารถกำเนิดความถี่กลางได้สูงถึง 13 MHz การใช้งานของไอซีเบอร์นี้จะต้องทำการหาค่า R_1 และ C_1 เมื่อกำหนดความถี่กลาง (f_0) และช่วงความถี่ล็อก ($2f_L$) ซึ่งมีการออกแบบคล้ายกับวงจร FM Modulator ซึ่งสามารถออกแบบได้ดังนี้

- กำหนดความถี่อยู่ในช่วง 100 KHz ถึง 700 KHz
- ดังนั้นมีความถี่กลาง (f_0) ประมาณ 400 KHz
- มี f_L ประมาณ 300 KHz
- ใช้กราฟในคาตาลีซหาค่า R โดยได้ค่าประมาณ 10 K Ω และหาค่าของ C_1 ประมาณ 1 nF
- เพื่อความสะดวกจะใช้ R_1 เป็น ใช้งานจะใช้ตัวต้านทานปรับค่าได้ 10 K Ω แทน ค่า $R_2 = \infty$
- โดยที่ขา 9 ของไอซีเบอร์ 74HC4046 จะทำหน้าที่เป็นลูปฟิลเตอร์ซึ่งสามารถหาค่าได้จาก


$$\text{สมการ } f_c = \frac{1}{2\pi RC} \text{ กำหนดให้ค่า } R_3 = 10 \text{ K}\Omega \text{ ดังนั้นจะได้ } C_3 = 39 \text{ pF}$$



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับรูปที่ 3.17 แสดงวงจร FM Demodulator ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.2.5 ภาค Voltage Comparator

ในภาคนี้ใช้เปรียบเทียบแรงดันที่ออกมาจากเอาต์พุตของวงจร FSK Demodulator โดยจะต่อออปแอมป์แบบไม่มีการป้อนกลับ ทำการปรับแรงดันเปรียบเทียบ V_T ซึ่งการปรับ V_R จะมีผลต่อ duty cycle ของเอาต์พุต




รูปที่ 3.18 แสดงวงจร Voltage Comparator

3.2.6 วงจรขยายสัญญาณโดยใช้ออปแอมป์

เมื่อสัญญาณที่ผ่านวงจรกรองความถี่สูงกับวงจรกรองความถี่ต่ำที่มีค่าอันดับ 7 ทำให้เอาต์พุตที่ได้มีความแรงของสัญญาณต่ำ เมื่อต่อเข้ากับวงจร Frequency Demodulator ทำให้ไม่สามารถกู้สัญญาณกลับมาได้ จึงต้องใช้วงจรขยายสัญญาณโดยใช้ออปแอมป์ ในส่วนของออปแอมป์ได้ใช้ไอซีเบอร์ LM6361 เป็นออปแอมป์ที่มีค่าเกนแบนด์วิดท์กว้าง ซึ่งมีค่าประมาณ 35 MHz ส่วนในการออกแบบจะคล้ายกับการออกแบบวงจรรวมสัญญาณ

ส่วนวงจรขยายสัญญาณที่ได้จากวงจร FM Modulator จะใช้ออปแอมป์เบอร์ LF353 แทน เนื่องจากไม่ต้องการเกนการขยายแบนด์วิดท์กว้าง และจากทางด้านราคา ไอซีเบอร์ LF353 จะมีราคาถูกกว่า ไอซีเบอร์ LM6361 ก่อนข้างมาก




เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์โดยมหาวิทยาลัยเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


บทที่ 4

การทดลองและผลการทดลอง

ในบทนี้จะแสดงถึงผลการทดลองของวงจรภาคต่างๆ ทั้งทางด้านส่งและทางด้านรับ โดยจะทำการวัดสัญญาณที่ได้จากวงจรที่ได้ออกแบบไว้ แสดงดังบล็อกไดอะแกรมรูปที่ 4.1 และ 4.2 ตามลำดับ



รูปที่ 4.1 แสดงบล็อกไดอะแกรมของภาคส่ง



รูปที่ 4.2 แสดงบล็อกไดอะแกรมด้านรับ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


4.1 ภาคส่ง

ทางด้านภาคส่งได้ทำการวัดสัญญาณที่จุดต่างๆ แยกตามบล็อกโคอะแกรมได้ดังนี้


4.1.1 ภาค Voltage Convertor

ต่อวงจรตามรูปที่ 3.6 แล้วทำการป้อนสัญญาณอินพุตจากพอร์ต RS 232 โดยใช้หัวต่อแบบ DB9 นำสัญญาณจากขา 3 (Tx) จากพอร์ต DB9 ต่อเข้ากับขา 13 ของไอซีเบอร์ MAX 232 แล้ววัดสัญญาณเอาต์พุตที่ออกมาที่ขา 12 ของไอซีเบอร์ MAX 232

ในขณะที่เดียวกันนำสัญญาณจากขา 12 ของไอซีต่อเข้ากับขา 11 ของไอซีตัวเดียวกัน แล้วทำการวัดสัญญาณที่ขา 14 ซึ่งต่อกับขา 2 (Rx) ของพอร์ต DB9



รูปที่ 4.3 แสดงการเปลี่ยนสัญญาณขา 3 ของ RS232 ที่ระดับสัญญาณ $\pm 9V$ ให้เป็นสัญญาณ TLL (0 v, 5 v)



รูปที่ 4.4 แสดงการนำสัญญาณขา 12 ของไอซี ต่อกับขา 11 ของไอซีและขา 14 ของไอซีต่อกับขา 2 ของ DB9

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


จากรูปที่ 4.3 เป็นผลจากการต่อวงจรตามรูปที่ 3.6 เป็นการเปลี่ยนสัญญาณจากขา 3 (Tx) ของพอร์ต RS 232 ที่มีระดับสัญญาณ $\pm 9V$ ให้เป็นสัญญาณที่มีระดับ TLL (0 v, 5 v) Channel 1 เป็นอินพุตที่ป้อนมีระดับสัญญาณ ($\pm 9V$) Channel 2 เป็น เอาต์พุตที่วัดได้ซึ่งมีระดับสัญญาณ (0 v, 5 v)

จากรูปที่ 4.4 เป็นผลจากการนำสัญญาณจากขา 12 ของไอซี ต่อเข้ากับขา 11 ของไอซี สัญญาณจากขา 12 ของไอซีจะเป็นสัญญาณ TLL (0 v, 5 v) และเมื่อวัดเอาต์พุตที่ขา 14 ของไอซีที่ต่อกับขา 2 (Rx) ของพอร์ต DB9 สัญญาณที่วัดได้จะเป็น $\pm 9V$ Channel 1 เป็นอินพุตที่ป้อนมีระดับสัญญาณ (0 v, 5 v) Channel 2 เป็น เอาต์พุตที่วัดได้ ซึ่งมีระดับสัญญาณ $\pm 9V$

4.1.2 ภาค Frequency Shift Keying Modulation


ต่อวงจรตามรูปที่ 3.2 เมื่อยังไม่ได้ป้อนอินพุตเข้าที่ขา 9 ของไอซีเบอร์ 74HC4046 แล้วปรับค่า R_1 เท่ากับ $10 K\Omega$ เพื่อให้ได้สัญญาณเอาต์พุตที่ขา 4 ของไอซี ได้ความถี่ 3 MHz ตามรูปที่ 3.2

เมื่อทำการป้อนสัญญาณ TLL ที่ได้จากภาค Voltage Convertor สัญญาณที่ได้จะเป็นดังรูปที่ 4.7




รูปที่ 4.5 แสดงคลื่นพหาคความถี่ 3 MHz

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.6 แสดงคลื่นพลาที่ความถี่ 3 MHz




รูปที่ 4.7 แสดงผลของวงจร Frequency Shift Keying Modulation

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


4.1.3 ภาวะ Frequency Modulation

ต่อวงจรตามรูปที่ 3.3 เมื่อยังไม่ป้อนอินพุตเข้ามายังวงจร ทำการปรับค่า R_1 ซึ่งใช้ตัวต้านทานปรับค่าได้ $10\text{ K}\Omega$ เพื่อให้สัญญาณเอาต์พุตที่ขา 4 ของไอซี ได้ความถี่ 400 KHz ตามรูปที่ 3.3

ทำการป้อนสัญญาณรูปไซน์ความถี่ 1 KHz เข้ามาทางอินพุตสัญญาณเอาต์พุตที่ได้จะเป็นดังรูปที่ 4.10




รูปที่ 4.8 แสดงความถี่ของคลื่นพาด์ 400 KHz



รูปที่ 4.9 แสดงความถี่ของคลื่นพาด์ 400 KHz


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.10 แสดงผลของการมอดูเลตทางความถี่

4.1.4 วงจร Summing

ต่อวงจรตามรูปที่ 3.4 แล้วทำการวัดสัญญาณ โดยที่ ช่องที่ 1 คือสัญญาณที่ความถี่ 2 MHz ส่วน ช่องที่ 2 คือสัญญาณที่ความถี่ 500 KHz และ R1 คือผลของการรวมของสองสัญญาณเข้าด้วยกัน




รูปที่ 4.11 แสดงการรวมความถี่สองความถี่เข้าด้วยกัน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4.2 ภาครับ

4.2.1 วงจรตรวจจับแอส




รูปที่ 4.12 แสดงรูปของสัญญาณที่รับได้

รูปแรกจะเป็นสัญญาณที่ส่งมาโดยผ่านวงจรรวมสัญญาณ ส่วนรูปที่สองจะเป็นรูปของสัญญาณที่รับได้และรูปสุดท้ายคือสัญญาณที่รับได้แล้วนำมาทำการขยายสัญญาณ


4.2.2 วงจร LC Filter

จะประกอบด้วยวงจรกรองความถี่ต่ำผ่าน (Low pass filter) และวงจรกรองความถี่สูงผ่าน (High pass filter) โดยที่วงจรกรองความถี่ต่ำผ่านจะมี cut off frequency 800 KHz เพื่อกรองสัญญาณที่ได้จากวงจรมอดูเลตทางความถี่ ที่มีความถี่ 500 KHz ส่วนวงจรกรองความถี่สูงผ่านมีความถี่ cut off frequency 900 KHz เพื่อกรองสัญญาณที่ได้จากวงจร Frequency Shift Keying Modulation ซึ่งมีความถี่คือ 2 MHz




รูปที่ 4.13 แสดงกราฟของวงจรกรองความถี่ต่ำผ่าน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.14 แสดงกราฟของวงจกรองความถี่สูงผ่าน




รูปที่ 4.15 แสดงการกรองความถี่

รูปที่ 4.15 ที่ R1 คือผลรวมของสัญญาณความถี่ที่ 2 MHz และความถี่ 500 KHz ส่วนช่องที่ 1 คือ สัญญาณที่ผ่านวงจกรองความถี่ต่ำคือ ความถี่ 500 KHz และช่องที่ 2 คือ สัญญาณที่ผ่านวงจกรองความถี่สูงคือ ความถี่ 2 MHz

4.2.3 ภาค FSK Demodulator

ป้อนสัญญาณ TTL เข้าที่ FSK Modulator แล้วนำไปผ่านวงจรรวมสัญญาณกับวงจรมอดูเลตทางความถี่แล้วส่งออกผ่านเลเซอร์ไปยังภาครับ โฟโอดีโอดทำการแปลงสัญญาณแสงให้เป็นสัญญาณไฟฟ้าแล้วทำการขยายสัญญาณให้แรงขึ้นแล้วไปผ่านวงจกรองความถี่สูงแล้วทำการ FSK Demodulator

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดลอกเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 4.16 แสดงการมอดูเลตสัญญาณ FSK

4.2.4 การ FM Demodulator

ป้อนสัญญาณ sine ความถี่ 1 KHz เข้าที่ FM Modulator แล้วนำไปผ่านวงจรรวมสัญญาณกับวงจรมอดูเลตทางความถี่แล้วส่งออกผ่านเลเซอร์ไปยังภาครับ โฟโต้ไดโอดทำการแปลงสัญญาณแสงให้เป็นสัญญาณไฟฟ้าแล้วทำการขยายสัญญาณให้แรงขึ้นแล้วไปผ่านวงจรกรองความถี่ต่ำแล้วทำการ FM Demodulator


รูปแรก คือสัญญาณข้อมูลที่ทำกรส่งรูปสอง คือสัญญาณที่ได้มาจากวงจร FM Modulator ส่วนรูปสามคือ สัญญาณที่ได้มาจากการ FM Demodulator




รูปที่ 4.17 แสดงการมอดูเลตทางความถี่

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4.2.5 แสดงผลการวัดระยะทาง




รูปที่ 4.18 แสดงผลการวัดระยะทางที่ 50 เมตร




รูปที่ 4.19 แสดงรูปขยายสัญญาณข้อมูลที่ได้รับได้ที่ระยะ 50 เมตร

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 4.20 แสดงผลการวัดระยะทางที่ 100 เมตร




รูปที่ 4.21 แสดงรูปขยายสัญญาณข้อมูลที่รับได้ที่ระยะ 100 เมตร

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.22 แสดงผลการวัดระยะทางที่ 150 เมตร




รูปที่ 4.23 แสดงรูปขยายสัญญาณข้อมูลที่รับได้ที่ระยะ 150 เมตร

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 4.24 แสดงรูปวงจรภายในของเครื่องส่งและเครื่องรับ ในกล่องเดียวกัน




รูปที่ 4.25 แสดงรูปด้านหน้าของเครื่องส่งและรับ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.26 แสดงรูปด้านหลังของเครื่องส่งและรับ



รูปที่ 4.27 แสดงวงจรภายในของเครื่องส่งและรับในกล่องเดียวกันทั้ง 2 เครื่อง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.28 แสดงภาพรวมของทั้งสองเครื่อง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 5

บทวิจารณ์และบทสรุป

โครงการนี้ได้ทำการศึกษาหลักการและทฤษฎี ตลอดจนได้ทำการสร้างและทดลองการส่งสัญญาณ โดยใช้แสงเลเซอร์ส่งผ่านอากาศ โดยมีส่วนประกอบหลักๆ 2 ส่วนคือ ภาคส่งและภาครับ ซึ่งมีหลักการโดยสรุปดังนี้ นำสัญญาณเสียงไปมอดูเลตแบบ FM และนำสัญญาณข้อมูลจากคอมพิวเตอร์ไปมอดูเลตแบบ FSK แล้วนำสองสัญญาณมารวมกันแล้วส่งผ่านเลเซอร์ ภาครับจะใช้โฟโต้ไดโอดในการแปลงสัญญาณแสงเป็นสัญญาณไฟฟ้าแล้วนำไปขยายให้สัญญาณแรงขึ้นหลังจากนั้นนำไปผ่านวงจรกรองความถี่ต่ำเพื่อแยกเอาสัญญาณ FM และผ่านวงจรกรองความถี่สูงผ่านเพื่อแยกเอาสัญญาณ FSK แล้วทำการมอดูเลตสัญญาณทั้งสองแบบ

จากการทดลองทางด้านส่งพบว่าสัญญาณที่ได้ ๗ ต่างๆ เป็นไปตามทฤษฎี แต่ยังมีสัญญาณรบกวนอยู่ทางด้านรับเมื่อทำการแปลงสัญญาณแสงให้เป็นสัญญาณไฟฟ้าแล้วทำการวัดสัญญาณตามจุดต่างๆ เป็นไปตามทฤษฎี แต่ก็ยังมีปัญหาเรื่องสัญญาณรบกวนค่อนข้างมาก อันเกิดจากตัวอุปกรณ์เองและสภาพแวดล้อม ปัญหาในการทำงาน

1. มีข้อจำกัดเรื่องอุปกรณ์ คือหาซื้อได้ยากและมีราคาแพง
2. เกิดสัญญาณรบกวนขึ้นในระบบค่อนข้างมาก

แนวทางการพัฒนา

1. เพิ่มความถี่ของสัญญาณพาห้ให้สูงขึ้นเพื่อจะได้ส่งสัญญาณข้อมูลได้เร็วขึ้น
2. ในการรับแสงควรใช้เลนส์ในการรวมแสงทั้งทางด้านส่งและด้านรับเพื่อเพิ่มระยะทางในการส่ง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

หนังสืออ้างอิง

1. วิวัฒน์ กิรานนท์, วิศวกรรมการสื่อสาร คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง
2. อภินันท์ มัชฌานนท์, การสื่อสารเส้นใยแสง คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง
3. ปรีชา อุพาพิน, เครือข่ายใยแก้วนำแสง สมาคมส่งเสริมเทคโนโลยี (ไทย-ญี่ปุ่น)
4. <http://www.thaimicrotron.com>, MAX232
5. <http://www.thaimicrotron.com>, การใช้งานการใช้งานพอร์ตอนุกรม RS232



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

DATA SHEET

For a complete data sheet, please also download:

- The IC06 74HC/HCT/HCU/HCMOS Logic Family Specifications
- The IC06 74HC/HCT/HCU/HCMOS Logic Package Information
- The IC06 74HC/HCT/HCU/HCMOS Logic Package Outlines

74HC/HCT4046A Phase-locked-loop with VCO

Product specification

1997 Nov 25

Supersedes data of September 1993

File under Integrated Circuits, IC06

Phase-locked-loop with VCO

74HC/HCT4046A

FEATURES

- Low power consumption
- Centre frequency of up to 17 MHz (typ.) at $V_{CC} = 4.5\text{ V}$
- Choice of three phase comparators: EXCLUSIVE-OR; edge-triggered JK flip-flop; edge-triggered RS flip-flop
- Excellent VCO frequency linearity
- VCO-inhibit control for ON/OFF keying and for low standby power consumption
- Minimal frequency drift
- Operating power supply voltage range: VCO section 3.0 to 6.0 V
digital section 2.0 to 6.0 V
- Zero voltage offset due to op-amp buffering
- Output capability: standard
- I_{CC} category: MSI.

GENERAL DESCRIPTION

The 74HC/HCT4046A are high-speed Si-gate CMOS devices and are pin compatible with the "4046" of the "4000B" series. They are specified in compliance with JEDEC standard no. 7A.

The 74HC/HCT4046A are phase-locked-loop circuits that comprise a linear voltage-controlled oscillator (VCO) and three different phase comparators (PC1, PC2 and PC3) with a common signal input amplifier and a common comparator input.

The signal input can be directly coupled to large voltage signals, or indirectly coupled (with a series capacitor) to small voltage signals. A self-bias input circuit keeps small voltage signals within the linear region of the input amplifiers. With a passive low-pass filter, the "4046A" forms a second-order loop PLL. The excellent VCO linearity is achieved by the use of linear op-amp techniques.

The VCO requires one external capacitor C1 (between C1_A and C1_B) and one external resistor R1 (between R1 and GND) or two external resistors R1 and R2 (between R1 and GND, and R2 and GND). Resistor R1 and capacitor C1 determine the frequency range of the VCO. Resistor R2 enables the VCO to have a frequency offset if required.

The high input impedance of the VCO simplifies the design of low-pass filters by giving the designer a wide choice of resistor/capacitor ranges. In order not to load the low-pass filter, a demodulator output of the VCO input voltage is

provided at pin 10 (DEM_{OUT}). In contrast to conventional techniques where the DEM_{OUT} voltage is one threshold voltage lower than the VCO input voltage, here the DEM_{OUT} voltage equals that of the VCO input. If DEM_{OUT} is used, a load resistor (R_S) should be connected from DEM_{OUT} to GND; if unused, DEM_{OUT} should be left open. The VCO output (VCO_{OUT}) can be connected directly to the comparator input (COMP_{IN}), or connected via a frequency-divider. The VCO output signal has a duty factor of 50% (maximum expected deviation 1%), if the VCO input is held at a constant DC level. A LOW level at the inhibit input (INH) enables the VCO and demodulator, while a HIGH level turns both off to minimize standby power consumption.

The only difference between the HC and HCT versions is the input level specification of the INH input. This input disables the VCO section. The sections of the comparator are identical, so that there is no difference in the SIG_{IN} (pin 14) or COMP_{IN} (pin 3) inputs between the HC and HCT versions.

Phase comparators

The signal input (SIG_{IN}) can be directly coupled to the self-biasing amplifier at pin 14, provided that the signal swing is between the standard HC family input logic levels. Capacitive coupling is required for signals with smaller swings.

Phase comparator 1 (PC1)

This is an EXCLUSIVE-OR network. The signal and comparator input frequencies (f_i) must have a 50% duty factor to obtain the maximum locking range. The transfer characteristic of PC1, assuming ripple ($f_r = 2f_i$) is

$$\text{suppressed, is: } V_{\text{DEMOUT}} = \frac{V_{CC}}{\pi} (\phi_{\text{SIGIN}} - \phi_{\text{COMPIN}})$$

where V_{DEMOUT} is the demodulator output at pin 10;
 $V_{\text{DEMOUT}} = V_{\text{PC1OUT}}$ (via low-pass filter).

$$\text{The phase comparator gain is: } K_p = \frac{V_{CC}}{\pi} (V/r).$$

The average output voltage from PC1, fed to the VCO input via the low-pass filter and seen at the demodulator output at pin 10 (V_{DEMOUT}), is the resultant of the phase differences of signals (SIG_{IN}) and the comparator input (COMP_{IN}) as shown in Fig.6. The average of V_{DEMOUT} is equal to $\frac{1}{2}V_{CC}$ when there is no signal or noise at SIG_{IN} and with this input the VCO oscillates at the centre frequency (f_0). Typical waveforms for the PC1 loop locked at f_0 are shown in Fig.7.

Phase-locked-loop with VCO

74HC/HCT4046A

The frequency capture range ($2f_c$) is defined as the frequency range of input signals on which the PLL will lock if it was initially out-of-lock. The frequency lock range ($2f_l$) is defined as the frequency range of input signals on which the loop will stay locked if it was initially in lock. The capture range is smaller or equal to the lock range.

With PC1, the capture range depends on the low-pass filter characteristics and can be made as large as the lock range.

This configuration retains lock even with very noisy input signals. Typical behaviour of this type of phase comparator is that it can lock to input frequencies close to the harmonics of the VCO centre frequency.

Phase comparator 2 (PC2)

This is a positive edge-triggered phase and frequency detector. When the PLL is using this comparator, the loop is controlled by positive signal transitions and the duty factors of SIG_{IN} and $COMP_{IN}$ are not important. PC2 comprises two D-type flip-flops, control-gating and a 3-state output stage. The circuit functions as an up-down counter (Fig.5) where SIG_{IN} causes an up-count and $COMP_{IN}$ a down-count. The transfer function of PC2, assuming ripple ($f_r = f_i$) is suppressed,

$$\text{is: } V_{\text{DEMOUT}} = \frac{V_{\text{CC}}}{4\pi} (\phi_{\text{SIGIN}} - \phi_{\text{COMPIN}})$$

where V_{DEMOUT} is the demodulator output at pin 10;
 $V_{\text{DEMOUT}} = V_{\text{PC2OUT}}$ (via low-pass filter).

The phase comparator gain is: $K_p = \frac{V_{\text{CC}}}{4\pi} (V/r)$.

V_{DEMOUT} is the resultant of the initial phase differences of SIG_{IN} and $COMP_{IN}$ as shown in Fig.8. Typical waveforms for the PC2 loop locked at f_0 are shown in Fig.9.

When the frequencies of SIG_{IN} and $COMP_{IN}$ are equal but the phase of SIG_{IN} leads that of $COMP_{IN}$, the p-type output driver at $PC2_{OUT}$ is held "ON" for a time corresponding to the phase difference (ϕ_{DEMOUT}). When the phase of SIG_{IN} lags that of $COMP_{IN}$, the n-type driver is held "ON".

When the frequency of SIG_{IN} is higher than that of $COMP_{IN}$, the p-type output driver is held "ON" for most of the input signal cycle time, and for the remainder of the cycle both n and p-type drivers are "OFF" (3-state). If the SIG_{IN} frequency is lower than the $COMP_{IN}$ frequency, then it is the n-type driver that is held "ON" for most of the cycle. Subsequently, the voltage at the capacitor (C2) of the low-pass filter connected to $PC2_{OUT}$ varies until the signal

and comparator inputs are equal in both phase and frequency. At this stable point the voltage on C2 remains constant as the PC2 output is in 3-state and the VCO input at pin 9 is a high impedance. Also in this condition, the signal at the phase comparator pulse output (PCP_{OUT}) is a HIGH level and so can be used for indicating a locked condition.

Thus, for PC2, no phase difference exists between SIG_{IN} and $COMP_{IN}$ over the full frequency range of the VCO. Moreover, the power dissipation due to the low-pass filter is reduced because both p and n-type drivers are "OFF" for most of the signal input cycle. It should be noted that the PLL lock range for this type of phase comparator is equal to the capture range and is independent of the low-pass filter. With no signal present at SIG_{IN} the VCO adjusts, via PC2, to its lowest frequency.

Phase comparator 3 (PC3)

This is a positive edge-triggered sequential phase detector using an RS-type flip-flop. When the PLL is using this comparator, the loop is controlled by positive signal transitions and the duty factors of SIG_{IN} and $COMP_{IN}$ are not important. The transfer characteristic of PC3, assuming ripple ($f_r = f_i$) is suppressed,

$$\text{is: } V_{\text{DEMOUT}} = \frac{V_{\text{CC}}}{2\pi} (\phi_{\text{SIGIN}} - \phi_{\text{COMPIN}})$$

where V_{DEMOUT} is the demodulator output at pin 10;
 $V_{\text{DEMOUT}} = V_{\text{PC3OUT}}$ (via low-pass filter).

The phase comparator gain is: $K_p = \frac{V_{\text{CC}}}{2\pi} (V/r)$.

The average output from PC3, fed to the VCO via the low-pass filter and seen at the demodulator output at pin 10 (V_{DEMOUT}), is the resultant of the phase differences of SIG_{IN} and $COMP_{IN}$ as shown in Fig.10. Typical waveforms for the PC3 loop locked at f_0 are shown in Fig.11.

The phase-to-output response characteristic of PC3 (Fig.10) differs from that of PC2 in that the phase angle between SIG_{IN} and $COMP_{IN}$ varies between 0° and 360° and is 180° at the centre frequency. Also PC3 gives a greater voltage swing than PC2 for input phase differences but as a consequence the ripple content of the VCO input signal is higher. The PLL lock range for this type of phase comparator and the capture range are dependent on the low-pass filter. With no signal present at SIG_{IN} the VCO adjusts, via PC3, to its lowest frequency.

Phase-locked-loop with VCO

74HC/HCT4046A

QUICK REFERENCE DATA

GND = 0 V; T_{amb} = 25 °C

SYMBOL	PARAMETER	CONDITIONS	TYPICAL		UNIT
			HC	HCT	
f _o	VCO centre frequency	C1 = 40 pF; R1 = 3 kΩ; V _{CC} = 5 V	19	19	MHz
C _I	input capacitance (pin 5)		3.5	3.5	pF
C _{PD}	power dissipation capacitance per package	notes 1 and 2	24	24	pF

Notes

- C_{PD} is used to determine the dynamic power dissipation (P_D in μW):

$$P_D = C_{PD} \times V_{CC}^2 \times f_i + \sum (C_L \times V_{CC}^2 \times f_o)$$
 where:
 f_i = input frequency in MHz.
 f_o = output frequency in MHz.
 C_L = output load capacitance in pF.
 V_{CC} = supply voltage in V.
 ∑ (C_L × V_{CC}² × f_o) = sum of outputs.
- Applies to the phase comparator section only (VCO disabled). For power dissipation of the VCO and demodulator sections see Figs 22, 23 and 24.

ORDERING INFORMATION

See "74HC/HCT/HCU/HCMOS Logic Package Information".

APPLICATIONS

- FM modulation and demodulation
- Frequency synthesis and multiplication
- Frequency discrimination
- Tone decoding
- Data synchronization and conditioning
- Voltage-to-frequency conversion
- Motor-speed control.

PACKAGE OUTLINES

See "74HC/HCT/HCU/HCMOS Logic Package Outlines".

Phase-locked-loop with VCO

74HC/HCT4046A

PIN DESCRIPTION

PIN NO.	SYMBOL	NAME AND FUNCTION
1	PCP _{OUT}	phase comparator pulse output
2	PC1 _{OUT}	phase comparator 1 output
3	COMP _{IN}	comparator input
4	VCO _{OUT}	VCO output
5	INH	inhibit input
6	C1 _A	capacitor C1 connection A
7	C1 _B	capacitor C1 connection B
8	GND	ground (0 V)
9	VCO _{IN}	VCO input
10	DEM _{OUT}	demodulator output
11	R ₁	resistor R1 connection
12	R ₂	resistor R2 connection
13	PC2 _{OUT}	phase comparator 2 output
14	SIG _{IN}	signal input
15	PC3 _{OUT}	phase comparator 3 output
16	V _{CC}	positive supply voltage




Fig.1 Pin configuration.




Fig.2 Logic symbol.






Fig.3 IEC logic symbol.


Phase-locked-loop with VCO

74HC/HCT4046A



Phase-locked-loop with VCO

74HC/HCT4046A



$$V_{\text{DEMOUT}} = V_{\text{PC2OUT}} = \frac{V_{\text{CC}}}{\pi} (\phi_{\text{SIGIN}} - \phi_{\text{COMPIN}})$$

$$\phi_{\text{DEMOUT}} = (\phi_{\text{SIGIN}} - \phi_{\text{COMPIN}})$$

Fig.6 Phase comparator 1: average output voltage versus input phase difference.





Fig.7 Typical waveforms for PLL using phase comparator 1, loop locked at f_0 .



$$V_{\text{DEMOUT}} = V_{\text{PC2OUT}} = \frac{V_{\text{CC}}}{4\pi} (\phi_{\text{SIGIN}} - \phi_{\text{COMPIN}})$$

$$\phi_{\text{DEMOUT}} = (\phi_{\text{SIGIN}} - \phi_{\text{COMPIN}})$$

Fig.8 Phase comparator 2: average output voltage versus input phase difference.

Phase-locked-loop with VCO

74HC/HCT4046A





Fig.9 Typical waveforms for PLL using phase comparator 2, loop locked at f_0 .



$$V_{DEMOUT} = V_{PC3OUT} = \frac{V_{CC}}{2\pi} (\phi_{SIGIN} - \phi_{COMPIN})$$

$$\phi_{DEMOUT} = (\phi_{SIGIN} - \phi_{COMPIN})$$

Fig.10 Phase comparator 3: average output voltage versus input phase difference:




Fig.11 Typical waveforms for PLL using phase comparator 3, loop locked at f_0 .

Phase-locked-loop with VCO

74HC/HCT4046A

RECOMMENDED OPERATING CONDITIONS FOR 74HC/HCT

SYMBOL	PARAMETER	74HC			74HCT			UNIT	CONDITIONS
		min.	typ.	max.	min.	typ.	max.		
V _{CC}	DC supply voltage	3.0	5.0	6.0	4.5	5.0	5.5	V	
V _{CC}	DC supply voltage if VCO section is not used	2.0	5.0	6.0	4.5	5.0	5.5	V	
V _I	DC input voltage range	0		V _{CC}	0		V _{CC}	V	
V _O	DC output voltage range	0		V _{CC}	0		V _{CC}	V	
T _{amb}	operating ambient temperature range	-40		+85	-40		+85	°C	see DC and AC CHARACTERISTICS
T _{amb}	operating ambient temperature range	-40		+125	-40		+125	°C	
t _r , t _f	input rise and fall times (pin 5)		6.0	1000		6.0	500	ns	V _{CC} = 2.0 V
			6.0	500		6.0	500	ns	V _{CC} = 4.5 V
			6.0	400		6.0	500	ns	V _{CC} = 6.0 V

RATINGS

Limiting values in accordance with the Absolute Maximum System (IEC 134)

Voltages are referenced to GND (ground = 0 V)

SYMBOL	PARAMETER	MIN.	MAX.	UNIT	CONDITIONS
V _{CC}	DC supply voltage	-0.5	+7	V	
±I _{IK}	DC input diode current		20	mA	for V _I < -0.5 V or V _I > V _{CC} + 0.5 V
±I _{OK}	DC output diode current		20	mA	for V _O < -0.5 V or V _O > V _{CC} + 0.5 V
±I _O	DC output source or sink current		25	mA	for -0.5 V < V _O < V _{CC} + 0.5 V
±I _{CC} ; ±I _{GND}	DC V _{CC} or GND current		50	mA	
T _{stg}	storage temperature range	-65	+150	°C	
P _{tot}	power dissipation per package				for temperature range: - 40 to +125 °C 74HC/HCT
	plastic DIL		750	mW	above + 70 °C: derate linearly with 12 mW/K
	plastic mini-pack (SO)		500	mW	above + 70 °C: derate linearly with 8 mW/K

Phase-locked-loop with VCO

74HC/HCT4046A

DC CHARACTERISTICS FOR 74HC

Quiescent supply current

Voltages are referenced to GND (ground = 0 V)

SYMBOL	PARAMETER	T _{amb} (°C)						UNIT	TEST CONDITIONS		
		74HC							V _{CC} (V)	OTHER	
		+25			-40 to +85		-40 to +125				
		min.	typ.	max.	min.	max.	min.		max.		
I _{CC}	quiescent supply current (VCO disabled)			8.0		80.0		160.0	µA	6.0	pins 3, 5, and 14 at V _{CC} ; pin 9 at GND; I _I at pins 3 and 14 to be excluded

Phase comparator section

Voltages are referenced to GND (ground = 0 V)

SYM-BOL	PARAMETER	T _{amb} (°C)						UNIT	TEST CONDITIONS			
		74HC							V _{CC} (V)	V _I	OTHER	
		+25			-40 to +85		-40 to +125					
		min.	typ.	max.	min.	max.	min.		max.			
V _{IH}	DC coupled HIGH level input voltage SIG _{IN} , COMP _{IN}	1.5	1.2		1.5		1.5	V	2.0			
		3.15	2.4		3.15		3.15		4.5			
		4.2	3.2		4.2		4.2		6.0			
V _{IL}	DC coupled LOW level input voltage SIG _{IN} , COMP _{IN}		0.8	0.5		0.5		0.5	V	2.0		
			2.1	1.35		1.35		1.35		4.5		
			2.8	1.8		1.8		1.8		6.0		
V _{OH}	HIGH level output voltage PCP _{OUT} , PC _n OUT	1.9	2.0		1.9		1.9	V	2.0	V _{IH} or V _{IL}	-I _O = 20 µA	
		4.4	4.5		4.4		4.4		4.5		-I _O = 20 µA	
		5.9	6.0		5.9		5.9		6.0		-I _O = 20 µA	
V _{OH}	HIGH level output voltage PCP _{OUT} , PC _n OUT	3.98	4.32		3.84		3.7	V	4.5	V _{IH} or V _{IL}	-I _O = 4.0 mA	
		5.48	5.81		5.34		5.2		6.0		-I _O = 5.2 mA	
V _{OL}	LOW level output voltage PCP _{OUT} , PC _n OUT		0	0.1		0.1		0.1	V	2.0	V _{IH} or V _{IL}	I _O = 20 µA
			0	0.1		0.1		0.1		4.5		I _O = 20 µA
			0	0.1		0.1		0.1		6.0		I _O = 20 µA
V _{OL}	LOW level output voltage PCP _{OUT} , PC _n OUT		0.15	0.26		0.33		0.4	V	4.5	V _{IH} or V _{IL}	I _O = 4.0 mA
			0.16	0.26		0.33		0.4		6.0		I _O = 5.2 mA
±I _I	input leakage current SIG _{IN} , COMP _{IN}			3.0		4.0		5.0	µA	2.0 3.0 4.5 6.0	V _{CC} or GND	
				7.0		9.0		11.0				
				18.0		23.0		27.0				
				30.0		38.0		45.0				
±I _{OZ}	3-state OFF-state current PC2 _{OUT}			0.5		5.0		10.0	µA	6.0	V _{IH} or V _{IL}	V _O = V _{CC} or GND

Phase-locked-loop with VCO

74HC/HCT4046A

SYM-BOL	PARAMETER	T _{amb} (°C)						UNIT	TEST CONDITIONS			
		74HC							V _{CC} (V)	V _I	OTHER	
		+25			-40 to +85		-40 to +125					
		min.	typ.	max.	min.	max.	min.					max.
R _I	input resistance SIG _{IN} , COMP _{IN}		800						kΩ	3.0	V _I at self-bias operating point; ΔV _I = 0.5 V; see Figs 12, 13 and 14	
			250					kΩ	4.5			
			150					kΩ	6.0			

VCO section

Voltages are referenced to GND (ground = 0 V)

SYM-BOL	PARAMETER	T _{amb} (°C)						UNIT	TEST CONDITIONS			
		74HC							V _{CC} (V)	V _I	OTHER	
		+25			-40 to +85		-40 to +125					
		min.	typ.	max.	min.	max.	min.					max.
V _{IH}	HIGH level input voltage INH	2.1	1.7		2.1	2.1	2.1	V	3.0			
		3.15	2.4		3.15	3.15	3.15	4.5				
		4.2	3.2		4.2	4.2	4.2	6.0				
V _{IL}	LOW level input voltage INH		1.3	0.9		0.9	0.9	V	3.0			
			2.1	1.35		1.35	1.35	4.5				
			2.8	1.8		1.8	1.8	6.0				
V _{OH}	HIGH level output voltage VCO _{OUT}	2.9	3.0		2.9	2.9	2.9	V	3.0	V _{IH}	-I _O = 20 μA	
		4.4	4.5		4.4	4.4	4.4		4.5	or	-I _O = 20 μA	
		5.9	6.0		5.9	5.9	5.9		6.0	V _{IL}	-I _O = 20 μA	
V _{OH}	HIGH level output voltage VCO _{OUT}	3.98	4.32		3.84	3.7	3.7	V	4.5	V _{IH}	-I _O = 4.0 mA	
		5.48	5.81		5.34	5.2	5.2		6.0	or	-I _O = 5.2 mA	
V _{OL}	LOW level output voltage VCO _{OUT}		0	0.1		0.1	0.1	V	3.0	V _{IH}	I _O = 20 μA	
			0	0.1		0.1	0.1		4.5	or	I _O = 20 μA	
			0	0.1		0.1	0.1		6.0	V _{IL}	I _O = 20 μA	
V _{OL}	LOW level output voltage VCO _{OUT}		0.15	0.26		0.33	0.4	V	4.5	V _{IH}	I _O = 4.0 mA	
			0.16	0.26		0.33	0.4		6.0	or	I _O = 5.2 mA	
V _{OL}	LOW level output voltage C1 _A , C1 _B			0.40		0.47	0.54	V	4.5	V _{IH}	I _O = 4.0 mA	
				0.40		0.47	0.54		6.0	or	I _O = 5.2 mA	
±I _I	input leakage current INH, VCO _{IN}			0.1		1.0	1.0	μA	6.0	V _{CC} or GND		
R1	resistor range	3.0		300				kΩ	3.0		note 1	
		3.0		300					4.5			
		3.0		300					6.0			

Phase-locked-loop with VCO

74HC/HCT4046A

SYM-BOL	PARAMETER	T _{amb} (°C)							UNIT	TEST CONDITIONS		
		74HC								V _{CC} (V)	V _I	OTHER
		+25			-40 to +85		-40 to +125					
		min.	typ.	max.	min.	max.	min.	max.				
R ₂	resistor range	3.0		300					kΩ	3.0 4.5 6.0		note 1
C1	capacitor range	40		no limit					pF	3.0 4.5 6.0		
V _{VCOIN}	operating voltage range at VCO _{IN}	1.1		1.9					V	3.0 4.5 6.0		over the range specified for R1; for linearity see Figs 20 and 21

Note

1. The parallel value of R1 and R2 should be more than 2.7 kΩ. Optimum performance is achieved when R1 and/ or R2 are/is > 10 kΩ.

Demodulator section

Voltages are referenced to GND (ground = 0 V)

SYMBOL	PARAMETER	T _{amb} (°C)							UNIT	TEST CONDITIONS	
		74HC								V _{CC} V	OTHER
		+25			-40 to+85		-40 to +125				
		min.	typ.	max.	min.	max.	min.	max.			
R _S	resistor range	50		300					kΩ	3.0 4.5 6.0	at R _S > 300 kΩ the leakage current can influence V _{DEMOUT}
V _{OFF}	offset voltage VCO _{IN} to V _{DEMOUT}		±30						mV	3.0 4.5 6.0	V _I = V _{VCOIN} = 1/2 V _{CC} ; values taken over R _S range; see Fig.15
R _D	dynamic output resistance at DEM _{OUT}		25						Ω	3.0 4.5 6.0	V _{DEMOUT} = 1/2 V _{CC}

Phase-locked-loop with VCO

74HC/HCT4046A

AC CHARACTERISTICS FOR 74HC

Phase comparator section

GND = 0 V; $t_r = t_f = 6$ ns; $C_L = 50$ pF

SYMBOL	PARAMETER	T _{amb} (°C)						UNIT	TEST CONDITIONS		
		74HC							V _{CC} (V)	OTHER	
		+25			-40 to +85		-40 to +125				
		min.	typ.	max.	min.	max.	min.				max.
t _{PHL} / t _{PLH}	propagation delay SIG _{IN} , COMP _{IN} to PC1 _{OUT}		63	200		250		300	ns	2.0	Fig.16
			23	40		50		60			
			18	34		43		51			
t _{PHL} / t _{PLH}	propagation delay SIG _{IN} , COMP _{IN} to PCP _{OUT}		96	340		425		510	ns	2.0	Fig.16
			35	68		85		102			
			28	58		72		87			
t _{PHL} / t _{PLH}	propagation delay SIG _{IN} , COMP _{IN} to PC3 _{OUT}		77	270		340		405	ns	2.0	Fig.16
			28	54		68		81			
			22	46		58		69			
t _{PZH} / t _{PZL}	3-state output enable time SIG _{IN} , COMP _{IN} to PC2 _{OUT}		83	280		350		420	ns	2.0	Fig.17
			30	56		70		84			
			24	48		60		71			
t _{PHZ} / t _{PLZ}	3-state output disable time SIG _{IN} , COMP _{IN} to PC2 _{OUT}		99	325		405		490	ns	2.0	Fig.17
			36	65		81		98			
			29	55		69		83			
t _{THL} / t _{TLH}	output transition time		19	75		95		110	ns	2.0	Fig.16
			7	15		19		22			
			6	13		16		19			
V _{I(p-p)}	AC coupled input sensitivity (peak-to-peak value) at SIG _{IN} or COMP _{IN}		9						mV	2.0	f _i = 1 MHz
			11								
			15								
			33								

Phase-locked-loop with VCO

74HC/HCT4046A

DC CHARACTERISTICS FOR 74HCT

Phase comparator section

Voltages are referenced to GND (ground = 0 V)

SYMBOL	PARAMETER	T _{amb} (°C)								UNIT	TEST CONDITIONS		
		74HCT									V _{CC} (V)	V _I	OTHER
		+25			-40 to +85		-40 to +125						
		min	typ.	max	min	max	min.	max.					
V _{IH}	DC coupled HIGH level input voltage SIG _{IN} , COMP _{IN}	3.15	2.4						V	4.5			
V _{IL}	DC coupled LOW level input voltage SIG _{IN} , COMP _{IN}		2.1	1.35					V	4.5			
V _{OH}	HIGH level output voltage PCP _{OUT} , PC _n OUT	4.4	4.5		4.4		4.4		V	4.5	V _{IH} or V _{IL}	-I _O = 20 μA	
V _{OH}	HIGH level output voltage PCP _{OUT} , PC _n OUT	3.98	4.32		3.84		3.7		V	4.5	V _{IH} or V _{IL}	-I _O = 4.0 mA	
V _{OL}	LOW level output voltage PCP _{OUT} , PC _n OUT		0	0.1		0.1		0.1	V	4.5	V _{IH} or V _{IL}	I _O = 20 μA	
V _{OL}	LOW level output voltage PCP _{OUT} , PC _n OUT		0.15	0.26		0.33		0.4	V	4.5	V _{IH} or V _{IL}	I _O = 4.0 mA	
±I _I	input leakage current SIG _{IN} , COMP _{IN}			30		38		45	μA	5.5	V _{CC} or GN D		
±I _{OZ}	3-state OFF-state current PC2 _{OUT}			0.5		5.0		10.0	μA	5.5	V _{IH} or V _{IL}	V _O = V _{CC} or GND	
R _I	input resistance SIG _{IN} , COMP _{in}		250						kΩ	4.5	V _I at self-bias operating point; Δ V _I = 0.5 V; see Figs 12, 13 and 14		

Phase-locked-loop with VCO

74HC/HCT4046A

DC CHARACTERISTICS FOR 74HCT

VCO section

Voltages are referenced to GND (ground = 0 V)

SYMBOL	PARAMETER	T _{amb} (°C)							UNIT	TEST CONDITIONS		
		74HCT								V _{CC} (V)	V _I	OTHER
		+25			-40 to +85		-40 to +125					
		min	typ.	max	min	max	min.	max.				
V _{IH}	HIGH level input voltage INH	2.0	1.6		2.0		2.0		V	4.5 to 5.5		
V _{IL}	LOW level input voltage INH		1.2	0.8		0.8		0.8	V	4.5 to 5.5		
V _{OH}	HIGH level output voltage VCO _{OUT}	4.4	4.5		4.4		4.4		V	4.5	V _{IH} or V _{IL}	-I _O = 20 µA
V _{OH}	HIGH level output voltage VCO _{OUT}	3.98	4.32		3.84		3.7		V	4.5	V _{IH} or V _{IL}	-I _O = 4.0 mA
V _{OL}	LOW level output voltage VCO _{OUT}		0	0.1		0.1		0.1	V	4.5	V _{IH} or V _{IL}	I _O = 20 µA
V _{OL}	LOW level output voltage VCO _{OUT}		0.15	0.26		0.33		0.4	V	4.5	V _{IH} or V _{IL}	I _O = 4.0 mA
V _{OL}	LOW level output voltage C1 _A , C1 _B (test purposes only)			0.40		0.47		0.54	V	4.5	V _{IH} or V _{IL}	I _O = 4.0 mA
±I _I	input leakage current INH, VCO _{IN}			0.1		1.0		1.0	µA	5.5	V _{CC} or GND	
R ₁	resistor range	3.0		300					kΩ	4.5		note 1
R ₂	resistor range	3.0		300					kΩ	4.5		note 1
C ₁	capacitor range	40		no limit					pF	4.5		
V _{VCOIN}	operating voltage range at VCO _{IN}	1.1		3.4					V	4.5		over the range specified for R ₁ ; for linearity see Figs 20 and 21

Note

- The parallel value of R₁ and R₂ should be more than 2.7 kΩ. Optimum performance is achieved when R₁ and/or R₂ are/is > 10 kΩ.

Phase-locked-loop with VCO

74HC/HCT4046A

DC CHARACTERISTICS FOR 74HCT

Demodulator section

Voltages are referenced to GND (ground = 0 V)

SYMBOL	PARAMETER	T _{amb} (°C)						UNIT	TEST CONDITIONS		
		74HCT							V _{CC} (V)	OTHER	
		+25			-40 to +85		-40 to +125				
		min.	typ.	max.	min.	max.	min.				max.
R _S	resistor range	50		300				kΩ	4.5	at R _S > 300 kΩ the leakage current can influence V _{DEMOUT}	
V _{OFF}	offset voltage VCO _{IN} to V _{DEMOUT}		±20					mV	4.5	V _I = V _{VCOIN} = 1/2 V _{CC} ; values taken over R _S range; see Fig.15	
R _D	dynamic output resistance at DEM _{OUT}		25					Ω	4.5	V _{DEMOUT} = 1/2 V _{CC}	

AC CHARACTERISTICS FOR 74HCT

Phase comparator section

GND = 0 V; t_r = t_f = 6 ns; C_L = 50 pF

SYMBOL	PARAMETER	T _{amb} (°C)						UNIT	TEST CONDITIONS		
		74HCT							V _{CC} (V)	OTHER	
		+25			-40 to +85		-40 to +125				
		min.	typ.	max.	min.	max.	min.				max.
t _{PHL} / t _{PLH}	propagation delay SIG _{IN} , COMP _{IN} to PC1 _{OUT}		23	40		50		60	ns	4.5	Fig.16
t _{PHL} / t _{PLH}	propagation delay SIG _{IN} , COMP _{IN} to PCP _{OUT}		35	68		85		102	ns	4.5	Fig.16
t _{PHL} / t _{PLH}	propagation delay SIG _{IN} , COMP _{IN} to PC3 _{OUT}		28	54		68		81	ns	4.5	Fig.16
t _{PZH} / t _{PZL}	3-state output enable time SIG _{IN} , COMP _{IN} to PC2 _{OUT}		30	56		70		84	ns	4.5	Fig.17

Phase-locked-loop with VCO

74HC/HCT4046A

SYMBOL	PARAMETER	T _{amb} (°C)						UNIT	TEST CONDITIONS		
		74HCT							V _{CC} (V)	OTHER	
		+25			-40 to +85		-40 to +125				
		min.	typ.	max.	min.	max.	min.				max.
t _{PHZ} / t _{PLZ}	3-state output disable time SIG _{IN} , COMP _{IN} to PC2 _{OUT}		36	65		81		98	ns	4.5	Fig.17
t _{THL} / t _{TLH}	output transition time		7	15		19		22	ns	4.5	Fig.16
V _{I (p-p)}	AC coupled input sensitivity (peak-to-peak value) at SIG _{IN} or COMP _{IN}		15						mV	4.5	f _i = 1 MHz

VCO section

GND = 0 V; t_r = t_f = 6 ns; C_L = 50 pF

SYMBOL	PARAMETER	T _{amb} (°C)						UNIT	TEST CONDITIONS		
		74HCT							V _{CC} (V)	OTHER	
		+25			-40 to +85		-40 to +125				
		min.	typ.	max.	min.	max.	min.				max.
Δf/T	frequency stability with temperature change				0.15				%/K	4.5	V _i = V _{VCOIN} within recommended range; R1 = 100 kΩ; R2 = ∞; C1 = 100 pF; see Fig.18b
f _o	VCO centre frequency (duty factor = 50%)	11.0	17.0						MHz	4.5	V _{VCOIN} = 1/2 V _{CC} ; R1 = 3 kΩ; R2 = ∞; C1 = 40 pF; see Fig.19
Δf _{VCO}	VCO frequency linearity		0.4						%	4.5	R1 = 100 kΩ; R2 = ∞; C1 = 100 pF; see Figs 20 and 21
δ _{VCO}	duty factor at VCO _{OUT}		50						%	4.5	

Phase-locked-loop with VCO

74HC/HCT4046A

FIGURE REFERENCES FOR DC CHARACTERISTICS




Fig.12 Typical input resistance curve at SIG_{IN}, COMP_{IN}.




Fig.13 Input resistance at SIG_{IN}, COMP_{IN} with $\Delta V_i = 0.5 \text{ V}$ at self-bias point.




Fig.14 Input current at SIG_{IN}, COMP_{IN} with $\Delta V_i = 0.5 \text{ V}$ at self-bias point.






Fig.15 Offset voltage at demodulator output as a function of VCO_{IN} and R_S.

Phase-locked-loop with VCO


74HC/HCT4046A

AC WAVEFORMS




Phase-locked-loop with VCO

74HC/HCT4046A




Phase-locked-loop with VCO

74HC/HCT4046A



Phase-locked-loop with VCO

74HC/HCT4046A



To obtain optimum temperature stability, C1 must be as small as possible but larger than 100 pF.

Fig.19 Graphs showing VCO frequency (f_{VCO}) as a function of the VCO input voltage (V_{VCOIN}).

Phase-locked-loop with VCO

74HC/HCT4046A




Fig.20 Definition of VCO frequency linearity:
 $\Delta V = 0.5 \text{ V}$ over the V_{CC} range:
 for VCO linearity

$$f'_0 = \frac{f_1 + f_2}{2}$$

$$\text{linearity} = \frac{f'_0 - f_0}{f'_0} \times 100\%$$




Fig.21 Frequency linearity as a function of R_1 , C_1 and V_{CC} : $R_2 = \infty$ and $\Delta V = 0.5 \text{ V}$.




Fig.22 Power dissipation versus the value of R_1 :
 $C_L = 50 \text{ pF}$;
 $R_2 = \infty$;
 $V_{VCOIN} = 1/2 V_{CC}$;
 $T_{amb} = 25 \text{ }^\circ\text{C}$.




Fig.23 Power dissipation versus the value of R_2 :
 $C_L = 50 \text{ pF}$;
 $R_1 = \infty$;
 $V_{VCOIN} = \text{GND} = 0 \text{ V}$;
 $T_{amb} = 25 \text{ }^\circ\text{C}$.




Fig.24 Typical dc power dissipation of demodulator sections as a function of R_S :
 $R_1 = R_2 = \infty$;
 $T_{amb} = 25 \text{ }^\circ\text{C}$;
 $V_{VCOIN} = 1/2 V_{CC}$.

Phase-locked-loop with VCO

74HC/HCT4046A

APPLICATION INFORMATION

This information is a guide for the approximation of values of external components to be used with the 74HC/HCT4046A in a phase-lock-loop system.

References should be made to Figs 29, 30 and 31 as indicated in the table.


Values of the selected components should be within the following ranges:

R1 between 3 kΩ and 300 kΩ;

R2 between 3 kΩ and 300 kΩ;


R1 + R2 parallel value > 2.7 kΩ;

C1 greater than 40 pF.

SUBJECT	PHASE COMPARATOR	DESIGN CONSIDERATIONS
<p>VCO frequency without extra offset</p>	<p>PC1, PC2 or PC3</p>	<p>VCO frequency characteristic</p> <p>With $R2 = \infty$ and $R1$ within the range $3\text{ k}\Omega < R1 < 300\text{ k}\Omega$, the characteristics of the VCO operation will be as shown in Fig.25. (Due to $R1, C1$ time constant a small offset remains when $R2 = \infty$.)</p>  <p>Fig.25 Frequency characteristic of VCO operating without offset: f_0 = centre frequency; $2f_L$ = frequency lock range.</p>
	<p>PC1</p>	<p>Selection of R1 and C1</p> <p>Given f_0, determine the values of R1 and C1 using Fig.29.</p>
	<p>PC2 or PC3</p>	<p>Given f_{max} and f_0, determine the values of R1 and C1 using Fig.29, use Fig.31 to obtain $2f_L$ and then use this to calculate f_{min}.</p>







Phase-locked-loop with VCO

74HC/HCT4046A

SUBJECT	PHASE COMPARATOR	DESIGN CONSIDERATIONS
VCO frequency with extra offset	PC1, PC2 or PC3	<p>VCO frequency characteristic</p> <p>With R1 and R2 within the ranges $3\text{ k}\Omega < R1 < 300\text{ k}\Omega$, $3\text{ k}\Omega < R2 < 300\text{ k}\Omega$, the characteristics of the VCO operation will be as shown in Fig.26.</p>  <p>Fig.26 Frequency characteristic of VCO operating with offset: f_0 = centre frequency; $2f_L$ = frequency lock range.</p>
	PC1, PC2 or PC3	<p>Selection of R1, R2 and C1</p> <p>Given f_0 and f_L, determine the value of product $R1C1$ by using Fig.31. Calculate f_{off} from the equation $f_{off} = f_0 - 1.6f_L$. Obtain the values of C1 and R2 by using Fig.30. Calculate the value of R1 from the value of C1 and the product $R1C1$.</p>
PLL conditions with no signal at the SIG _{IN} input	PC1	VCO adjusts to f_0 with $\phi_{DEMOUT} = 90^\circ$ and $V_{VCOIN} = 1/2 V_{CC}$ (see Fig.6).
	PC2	VCO adjusts to f_0 with $\phi_{DEMOUT} = -360^\circ$ and $V_{VCOIN} = \text{min.}$ (see Fig.8).
	PC3	VCO adjusts to f_0 with $\phi_{DEMOUT} = -360^\circ$ and $V_{VCOIN} = \text{min.}$ (see Fig.10).


Phase-locked-loop with VCO

74HC/HCT4046A

SUBJECT	PHASE COMPARATOR	DESIGN CONSIDERATIONS
PLL frequency capture range	PC1, PC2 or PC3	<p>Loop filter component selection</p>    <p>(a) $\tau = R3 \times C2$ (b) amplitude characteristic (c) pole-zero diagram</p> <p>A small capture range ($2f_c$) is obtained if $2f_c \approx \frac{1}{\pi} \sqrt{2\pi f_L / \tau}$</p> <p>Fig. 27 Simple loop filter for PLL without offset; $R3 \geq 500 \Omega$.</p>    <p>(a) $\tau1 = R3 \times C2$; (b) amplitude characteristic (c) pole-zero diagram $\tau2 = R4 \times C2$; $\tau3 = (R3 + R4) \times C2$</p> <p>Fig. 28 Simple loop filter for PLL with offset; $R3 + R4 \geq 500 \Omega$.</p>
PLL locks on harmonics at centre frequency	PC1 or PC3	yes
	PC2	no
noise rejection at signal input	PC1	high
	PC2 or PC3	low
AC ripple content when PLL is locked	PC1	$f_r = 2f_i$, large ripple content at $\phi_{\text{DEMOUT}} = 90^\circ$
	PC2	$f_r = f_i$, small ripple content at $\phi_{\text{DEMOUT}} = 0^\circ$
	PC3	$f_r = f_i$, large ripple content at $\phi_{\text{DEMOUT}} = 180^\circ$

Phase-locked-loop with VCO

74HC/HCT4046A




To obtain optimum VCO performance, C1 must be as small as possible but larger than 100 pF.
 Interpolation for various values of R1 can be easily calculated because a constant R1C1 product will produce almost the same VCO output frequency.

Fig.29 Typical value of VCO centre frequency (f_o) as a function of C1: $R_2 = \infty$; $V_{VCOIN} = 1/2 V_{CC}$; INH = GND; $T_{amb} = 25^\circ C$.

Phase-locked-loop with VCO

74HC/HCT4046A



To obtain optimum VCO performance, C1 must be as small as possible but larger than 100 pF.
 Interpolation for various values of R2 can be easily calculated because a constant R2C1 product will produce almost the same VCO output frequency.

Fig.30 Typical value of frequency offset as a function of C1: R1 = ∞; V_{VCOIN} = 1/2 V_{CC}; INH = GND; T_{amb} = 25 °C.

Phase-locked-loop with VCO

74HC/HCT4046A




Fig.31 Typical frequency lock range ($2f_L$) versus the product $R1C1$: V_{VCOIN} range = 0.9 to $(V_{CC} - 0.9)$ V; $R2 = \infty$; VCO gain:

$$K_V = \frac{2f_L}{V_{VCOIN \text{ range}}} 2\pi \text{ (r/s/V)}.$$

Phase-locked-loop with VCO

74HC/HCT4046A

PLL design example

The frequency synthesizer, used in the design example shown in Fig.32, has the following parameters:

Output frequency: 2 MHz to 3 MHz
 frequency steps : 100 kHz
 settling time : 1 ms
 overshoot : < 20%

The open-loop gain is
 $H(s) \times G(s) = K_p \times K_f \times K_o \times K_n$.

Where:

K_p = phase comparator gain
 K_f = low-pass filter transfer gain
 K_o = K_v/s VCO gain
 K_n = 1/n divider ratio

The programmable counter ratio N_n can be found as follows:

$$N_{\min.} = \frac{f_{\text{out}}}{f_{\text{step}}} = \frac{2 \text{ MHz}}{100 \text{ kHz}} = 20$$

$$N_{\max.} = \frac{f_{\text{out}}}{f_{\text{step}}} = \frac{3 \text{ MHz}}{100 \text{ kHz}} = 30$$

The VCO is set by the values of R1, R2 and C1, R2 = 10 k Ω (adjustable). The values can be determined using the information in the section "DESIGN CONSIDERATIONS".

With $f_o = 2.5$ MHz and $f_L = 500$ kHz this gives the following values ($V_{CC} = 5.0$ V):
 R1 = 10 k Ω
 R2 = 10 k Ω
 C1 = 500 pF

The VCO gain is:

$$K_v = \frac{2f_L \times 2 \times \pi}{0.9 - (V_{CC} - 0.9)} = \frac{1 \text{ MHz}}{3.2} \times 2\pi \approx 2 \times 10^6 \text{ r/s/V}$$

The gain of the phase comparator is:

$$K_p = \frac{V_{CC}}{4 \times \pi} = 0.4 \text{ V/r.}$$

The transfer gain of the filter is given by:

$$K_f = \frac{1 + \tau_2 s}{1 + (\tau_1 + \tau_2) s}$$

Where:

$$\tau_1 = R3C2 \text{ and } \tau_2 = R4C2.$$

The characteristics equation is:
 $1 + H(s) \times G(s) = 0$.

This results in:

$$s^2 + \frac{1 + K_p \times K_v \times K_n \times \tau_2}{(\tau_1 + \tau_2)} s + \frac{K_p \times K_v \times K_n}{(\tau_1 + \tau_2)} = 0.$$

The natural frequency ω_n is defined as follows:

$$\omega_n = \sqrt{\frac{K_p \times K_v \times K_n}{(\tau_1 + \tau_2)}}.$$

and the damping value ζ is defined as follows:

$$\zeta = \frac{1}{2\omega_n} \times \frac{1 + K_p \times K_v \times K_n \times \tau_2}{(\tau_1 + \tau_2)}$$

In Fig.33 the output frequency response to a step of input frequency is shown.

The overshoot and settling time percentages are now used to determine ω_n . From Fig.33 it can be seen that the damping ratio $\zeta = 0.45$ will produce an overshoot of less than 20% and settle to within 5% at $\omega_n t = 5$. The required settling time is 1 ms.

This results in:

$$\omega_n = \frac{5}{t} = \frac{5}{0.001} = 5 \times 10^3 \text{ r/s.}$$

Rewriting the equation for natural frequency results in:

$$(\tau_1 + \tau_2) = \frac{K_p \times K_v \times K_n}{\omega_n^2}.$$

The maximum overshoot occurs at $N_{\max.}$:

$$(\tau_1 + \tau_2) = \frac{0.4 \times 2 \times 10^6}{5000^2 \times 30} = 0.0011 \text{ s.}$$

When C2 = 470 nF, then

$$R4 = \frac{(\tau_1 + \tau_2) \times 2 \times \omega_n \times \zeta - 1}{K_p \times K_v \times K_n \times C2} = 315 \Omega$$

now R3 can be calculated:

$$R3 = \frac{\tau_1}{C2} - R4 = 2 \text{ k}\Omega.$$

Phase-locked-loop with VCO

74HC/HCT4046A




Fig.32 Frequency synthesizer.

note

For an extensive description and application example please refer to application note ordering number 9398 649 90011.

Also available a computer design program for PLL's ordering number 9398 961 10061.




Fig.33 Type 2, second order frequency step response.

Since the output frequency is proportional to the VCO control voltage, the PLL frequency response can be observed with an oscilloscope by monitoring pin 9 of the VCO. The average frequency response, as calculated by the Laplace method, is found experimentally by smoothing this voltage at pin 9 with a simple RC filter, whose time constant is long compared to the phase detector sampling rate but short compared to the PLL response time.




Fig.34 Frequency compared to the time response.

Phase-locked-loop with VCO

74HC/HCT4046A

SOLDERING**Introduction**

There is no soldering method that is ideal for all IC packages. Wave soldering is often preferred when through-hole and surface mounted components are mixed on one printed-circuit board. However, wave soldering is not always suitable for surface mounted ICs, or for printed-circuits with high population densities. In these situations reflow soldering is often used.

This text gives a very brief insight to a complex technology. A more in-depth account of soldering ICs can be found in our "IC Package Databook" (order code 9398 652 90011).

DIP**SOLDERING BY DIPPING OR BY WAVE**

The maximum permissible temperature of the solder is 260 °C; solder at this temperature must not be in contact with the joint for more than 5 seconds. The total contact time of successive solder waves must not exceed 5 seconds.

The device may be mounted up to the seating plane, but the temperature of the plastic body must not exceed the specified maximum storage temperature ($T_{stg\ max}$). If the printed-circuit board has been pre-heated, forced cooling may be necessary immediately after soldering to keep the temperature within the permissible limit.

REPAIRING SOLDERED JOINTS

Apply a low voltage soldering iron (less than 24 V) to the lead(s) of the package, below the seating plane or not more than 2 mm above it. If the temperature of the soldering iron bit is less than 300 °C it may remain in contact for up to 10 seconds. If the bit temperature is between 300 and 400 °C, contact may be up to 5 seconds.

SO, SSOP and TSSOP**REFLOW SOLDERING**

Reflow soldering techniques are suitable for all SO, SSOP and TSSOP packages.

Reflow soldering requires solder paste (a suspension of fine solder particles, flux and binding agent) to be applied to the printed-circuit board by screen printing, stencilling or pressure-syringe dispensing before package placement.

Several techniques exist for reflowing; for example, thermal conduction by heated belt. Dwell times vary between 50 and 300 seconds depending on heating method.

Typical reflow temperatures range from 215 to 250 °C. Preheating is necessary to dry the paste and evaporate the binding agent. Preheating duration: 45 minutes at 45 °C.

WAVE SOLDERING

Wave soldering can be used for all SO packages. Wave soldering is **not** recommended for SSOP and TSSOP packages, because of the likelihood of solder bridging due to closely-spaced leads and the possibility of incomplete solder penetration in multi-lead devices.

If wave soldering is used - **and cannot be avoided for SSOP and TSSOP packages** - the following conditions must be observed:

- A double-wave (a turbulent wave with high upward pressure followed by a smooth laminar wave) soldering technique should be used.
- The longitudinal axis of the package footprint must be parallel to the solder flow and must incorporate solder thieves at the downstream end.

Even with these conditions:

- **Only consider wave soldering SSOP packages that have a body width of 4.4 mm, that is SSOP16 (SOT369-1) or SSOP20 (SOT266-1).**
- **Do not consider wave soldering TSSOP packages with 48 leads or more, that is TSSOP48 (SOT362-1) and TSSOP56 (SOT364-1).**

During placement and before soldering, the package must be fixed with a droplet of adhesive. The adhesive can be applied by screen printing, pin transfer or syringe dispensing. The package can be soldered after the adhesive is cured.

Maximum permissible solder temperature is 260 °C, and maximum duration of package immersion in solder is 10 seconds, if cooled to less than 150 °C within 6 seconds. Typical dwell time is 4 seconds at 250 °C.

A mildly-activated flux will eliminate the need for removal of corrosive residues in most applications.

REPAIRING SOLDERED JOINTS

Fix the component by first soldering two diagonally-opposite end leads. Use only a low voltage soldering iron (less than 24 V) applied to the flat part of the lead. Contact time must be limited to 10 seconds at up to 300 °C. When using a dedicated tool, all other leads can be soldered in one operation within 2 to 5 seconds between 270 and 320 °C.

Phase-locked-loop with VCO

74HC/HCT4046A

DEFINITIONS

Data sheet status	
Objective specification	This data sheet contains target or goal specifications for product development.
Preliminary specification	This data sheet contains preliminary data; supplementary data may be published later.
Product specification	This data sheet contains final product specifications.
Limiting values	
Limiting values given are in accordance with the Absolute Maximum Rating System (IEC 134). Stress above one or more of the limiting values may cause permanent damage to the device. These are stress ratings only and operation of the device at these or at any other conditions above those given in the Characteristics sections of the specification is not implied. Exposure to limiting values for extended periods may affect device reliability.	
Application information	
Where application information is given, it is advisory and does not form part of the specification.	

LIFE SUPPORT APPLICATIONS

These products are not designed for use in life support appliances, devices, or systems where malfunction of these products can reasonably be expected to result in personal injury. Philips customers using or selling these products for use in such applications do so at their own risk and agree to fully indemnify Philips for any damages resulting from such improper use or sale.

This datasheet has been download from:

www.datasheetcatalog.com

Datasheets for electronics components.



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

LM6161/LM6261/LM6361 High Speed Operational Amplifier

General Description

The LM6161 family of high-speed amplifiers exhibits an excellent speed-power product in delivering 300 V/ μ s and 50 MHz unity gain stability with only 5 mA of supply current. Further power savings and application convenience are possible by taking advantage of the wide dynamic range in operating supply voltage which extends all the way down to +5V. These amplifiers are built with National's VIP™ (Vertically Integrated PNP) process which provides fast PNP transistors that are true complements to the already fast NPN devices. This advanced junction-isolated process delivers high speed performance without the need for complex and expensive dielectric isolation.

- High unity gain freq 50 MHz
- Low supply current 5 mA
- Fast settling 120 ns to 0.1%
- Low differential gain <0.1%
- Low differential phase 0.1°
- Wide supply range 4.75V to 32V
- Stable with unlimited capacitive load
- Well behaved; easy to apply



Applications

- Video amplifier
- High-frequency filter
- Wide-bandwidth signal conditioning
- Radar
- Sonar

Features

- High slew rate 300 V/ μ s

Connection Diagrams



Temperature Range			Package	NSC Drawing
Military -55°C ≤ T _A ≤ +125°C	Industrial -25°C ≤ T _A ≤ +85°C	Commercial 0°C ≤ T _A ≤ +70°C		
	LM6261N	LM6361N	8-Pin Molded DIP	N08E
LM6161J/883 5962-8962101PA		LM6361J	8-Pin Ceramic DIP	J08A
	LM6261M	LM6361M	8-Pin Molded Surface Mt.	M08A
LM6161WG/883 5962-8962101XA			10-Lead Ceramic SOIC	WG10A
LM6161W/883 5962-8962101HA			10-Pin Ceramic Flatpak	W10A

VIP™ is a trademark of National Semiconductor Corporation.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Absolute Maximum Ratings (Note 12)

If Military/Aerospace specified devices are required, please contact the National Semiconductor Sales Office/ Distributors for availability and specifications.

Supply Voltage ($V^+ - V^-$)	36V
Differential Input Voltage (Note 8)	$\pm 8V$
Common-Mode Voltage Range (Note 10)	$(V^+ - 0.7V)$ to $(V^- + 0.7V)$
Output Short Circuit to GND (Note 1)	Continuous
Soldering Information	
Dual-In-Line Package (N, J) Soldering (10 sec.)	260°C
Small Outline Package (M) Vapor Phase (60 sec.) Infrared (15 sec.)	215°C 220°C

See AN-450 "Surface Mounting Methods and Their Effect on Product Reliability" for other methods of soldering surface mount devices.

Storage Temp Range	-65°C to +150°C
Max Junction Temperature	150°C
ESD Tolerance (Notes 6, 7)	$\pm 700V$

Operating Ratings (Note 12)

Temperature Range (Note 2)	
LM6161	$-55^\circ C \leq T_J \leq +125^\circ C$
LM6261	$-25^\circ C \leq T_J \leq +85^\circ C$
LM6361	$0^\circ C \leq T_J \leq +70^\circ C$
Supply Voltage Range	4.75V to 32V

DC Electrical Characteristics

The following specifications apply for Supply Voltage = $\pm 15V$, $V_{CM} = 0$, $R_L \geq 100\text{ k}\Omega$ and $R_S = 50\Omega$ unless otherwise noted. Boldface limits apply for $T_J = T_{MIN}$ to T_{MAX} ; all other limits $T_J = 25^\circ C$.

Symbol	Parameter	Conditions	Typ	LM6161	LM6261	LM6361	Units
				Limit (Notes 3, 11)	Limit (Note 3)	Limit (Note 3)	
V_{OS}	Input Offset Voltage		5	7	7	20	mV
				10	9	22	Max
V_{OS} Drift	Input Offset Voltage Average Drift		10				$\mu V/^\circ C$
I_b	Input Bias Current		2	3	3	5	μA
				6	5	6	Max
I_{OS}	Input Offset Current		150	350	350	1500	nA
				800	600	1900	Max
I_{OS} Drift	Input Offset Current Average Drift		0.4				nA/°C
R_{IN}	Input Resistance	Differential	325				k Ω
C_{IN}	Input Capacitance	$A_V = +1$ @ 10 MHz	1.5				pF
A_{VOL}	Large Signal Voltage Gain	$V_{OUT} = \pm 10V$, $R_L = 2\text{ k}\Omega$ (Note 9)	750	550	550	400	V/V
		$R_L = 10\text{ k}\Omega$ (Note 9)	2900	300	400	350	Min
V_{CM}	Input Common-Mode Voltage Range	Supply = $\pm 15V$	+14.0	+13.9	+13.9	+13.8	Volts
			+13.8	+13.8	+13.7	Min	
			-13.2	-12.9	-12.9	-12.8	Volts
			-12.7	-12.7	-12.7	Min	
		Supply = +5V (Note 4)	4.0	3.9	3.9	3.8	Volts
			3.8	3.8	3.7	Min	
1.8	2.0		2.0	2.1	Volts		
	2.2	2.2	2.2	Max			
CMRR	Common-Mode Rejection Ratio	$-10V \leq V_{CM} \leq +10V$	94	80	80	72	dB
				74	76	70	Min
PSRR	Power Supply Rejection Ratio	$\pm 10V \leq V^* \leq \pm 16V$	90	80	80	72	dB
				74	76	70	Min

DC Electrical Characteristics (Continued)

The following specifications apply for Supply Voltage = $\pm 15V$, $V_{CM} = 0$, $R_L \geq 100\text{ k}\Omega$ and $R_S = 50\Omega$ unless otherwise noted. **Boldface** limits apply for $T_J = T_{MIN}$ to T_{MAX} ; all other limits $T_J = 25^\circ\text{C}$.

Symbol	Parameter	Conditions	Typ	LM6161	LM6261	LM6361	Units	
				Limit (Notes 3, 11)	Limit (Note 3)	Limit (Note 3)		
V_O	Output Voltage Swing	Supply = $\pm 15V$ and $R_L = 2\text{ k}\Omega$	+14.2	+13.5 +13.3	+13.5 +13.3	+13.4 +13.3	Volts Min	
			-13.4	-13.0 -12.7	-13.0 -12.8	-12.9 -12.8	Volts Min	
		Supply = +5V and $R_L = 2\text{ k}\Omega$ (Note 4)	4.2	3.5 3.3	3.5 3.3	3.4 3.3	Volts Min	
			1.3	1.7 2.0	1.7 1.9	1.8 1.9	Volts Max	
	Output Short Circuit Current	Source	65	30 20	30 25	30 25	mA Min	
			Sink	65	30 20	30 25	30 25	mA Min
		I_S	Supply Current	5.0	6.5 6.8	6.5 6.7	6.8 6.9	mA Max

AC Electrical Characteristics

The following specifications apply for Supply Voltage = $\pm 15V$, $V_{CM} = 0$, $R_L \geq 100\text{ k}\Omega$ and $R_S = 50\Omega$ unless otherwise noted. **Boldface** limits apply for $T_J = T_{MIN}$ to T_{MAX} ; all other limits $T_J = 25^\circ\text{C}$.

Symbol	Parameter	Conditions	Typ	LM6161	LM6261	LM6361	Units
				Limit (Notes 3, 11)	Limit (Note 3)	Limit (Note 3)	
GBW	Gain-Bandwidth Product	@ $f = 20\text{ MHz}$	50	40	40	35	MHz
				30	35	32	Min
		Supply = $\pm 5V$	35				MHz
SR	Slew Rate	$A_V = +1$ (Note 8)	300	200 180	200 180	200 180	V/ μs Min
		Supply = $\pm 5V$ (Note 8)	200				V/ μs
PBW	Power Bandwidth	$V_{OUT} = 20 V_{PP}$	4.5				MHz
t_S	Settling Time	10V Step to 0.1% $A_V = -1$, $R_L = 2\text{ k}\Omega$	120				ns
ϕ_m	Phase Margin		45				Deg
A_D	Differential Gain	NTSC, $A_V = +4$	<0.1				%
ϕ_D	Differential Phase	NTSC, $A_V = +4$	0.1				Deg
e_{n-p-p}	Input Noise Voltage	$f = 10\text{ kHz}$	15				nV/ $\sqrt{\text{Hz}}$
i_{n-p-p}	Input Noise Current	$f = 10\text{ kHz}$	1.5				pA/ $\sqrt{\text{Hz}}$

Note 1: Continuous short-circuit operation at elevated ambient temperature can result in exceeding the maximum allowed junction temperature of 150°C .

Note 2: The typical junction-to-ambient thermal resistance of the molded plastic DIP (N) is 105°C/W , the molded plastic SO (M) package is 155°C/W , and the cerdip (J) package is 125°C/W . All numbers apply for packages soldered directly into a printed circuit board.

Note 3: Limits are guaranteed by testing or correlation.

Note 4: For single supply operation, the following conditions apply: $V^+ = 5V$, $V^- = 0V$, $V_{CM} = 2.5V$, $V_{OUT} = 2.5V$. Pin 1 & Pin 8 (Vos Adjust) are each connected to Pin 4 (V^-) to realize maximum output swing. This connection will degrade V_{OS} , $V_{OS\text{ Drift}}$, and Input Voltage Noise.

Note 5: $C_L \leq 5\text{ pF}$.

Note 6: In order to achieve optimum AC performance, the input stage was designed without protective clamps. Exceeding the maximum differential input voltage results in reverse breakdown of the base-emitter junction of one of the input transistors and probable degradation of the input parameters (especially Vos, Ios, and Noise).

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

AC Electrical Characteristics (Continued)

Note 7: The average voltage that the weakest pin combinations (those involving Pin 2 or Pin 3) can withstand and still conform to the datasheet limits. The test circuit used consists of the human body model of 100 pF in series with 1500Ω.

Note 8: $V_{IN} = 8V$ step. For supply = $\pm 5V$, $V_{IN} = 5V$ step.

Note 9: Voltage Gain is the total output swing (20V) divided by the input signal required to produce that swing.


Note 10: The voltage between V^+ and either input pin must not exceed 36V.

Note 11: A military RETS electrical test specification is available on request. At the time of printing, the RETS6161X specs complied with all **Boldface** limits in this column.


Note 12: Absolute Maximum Ratings indicate limits beyond which damage to the device may occur. Operating Ratings indicate conditions for which the device is intended to be functional, but do not guarantee specific performance limits. For guaranteed specifications and test conditions, see the Electrical Characteristics. The guaranteed specifications apply only for the test conditions listed.

Typical Performance Characteristics ($R_L = 10\text{ k}\Omega$, $T_A = 25^\circ\text{C}$ unless otherwise specified)


Supply Current vs Supply Voltage




Common-Mode Rejection Ratio




Power Supply Rejection Ratio




Gain-Bandwidth Product




Propagation Delay Rise and Fall Times




Gain-Bandwidth Product vs Load Capacitance




Slew Rate vs Load Capacitance



Overshoot vs Capacitive Load




Slew Rate




Typical Performance Characteristics ($R_L = 10\text{ k}\Omega$, $T_A = 25^\circ\text{C}$ unless otherwise specified) (Continued)


Voltage Gain vs Load Resistance




Gain vs Supply Voltage



Differential Gain (Note 13)




Differential Phase (Note 13)



Note 13: Differential gain and differential phase measured for four series LM6361 op amps configured as unity-gain followers, in series with an LM6321 buffer. Error added by LM6321 is negligible. Test performed using Tektronix Type 520 NTSC test system.


Step Response; $A_v = +1$




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Typical Performance Characteristics ($R_L = 10\text{ k}\Omega$, $T_A = 25^\circ\text{C}$ unless otherwise specified) (Continued)


Input Noise Voltage




Input Noise Current




Power Bandwidth




Open-Loop Frequency Response




Open-Loop Frequency Response




Output Impedance (Open-Loop)




Common-Mode Input Saturation Voltage



Output Saturation Voltage




Bias Current vs Common-Mode Voltage



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Typical Applications (Continued)


Modulator with Differential-to-Single-Ended Converter




DS008067-11

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Physical Dimensions inches (millimeters) unless otherwise noted (Continued)



Moulded Dual-In-Line Package (N)
Order Number LM6261N or LM6361N
NS Package Number N08E



10-Pin Ceramic Flatpak
Order Number LM6161W/883
NS Package Number W10A


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Notes

**LIFE SUPPORT POLICY**

NATIONAL'S PRODUCTS ARE NOT AUTHORIZED FOR USE AS CRITICAL COMPONENTS IN LIFE SUPPORT DEVICES OR SYSTEMS WITHOUT THE EXPRESS WRITTEN APPROVAL OF THE PRESIDENT AND GENERAL COUNSEL OF NATIONAL SEMICONDUCTOR CORPORATION. As used herein:

1. Life support devices or systems are devices or systems which, (a) are intended for surgical implant into the body, or (b) support or sustain life, and whose failure to perform when properly used in accordance with instructions for use provided in the labeling, can be reasonably expected to result in a significant injury to the user.
2. A critical component is any component of a life support device or system whose failure to perform can be reasonably expected to cause the failure of the life support device or system, or to affect its safety or effectiveness.

 **National Semiconductor Corporation**
Americas
Tel: 1-800-272-9959
Fax: 1-800-737-7018
Email: support@nsc.com

www.national.com

National Semiconductor Europe
Fax: +49 (0) 1 80-530 85 86
Email: europe.support@nsc.com
Deutsch Tel: +49 (0) 1 80-530 85 85
English Tel: +49 (0) 1 80-532 78 32
Français Tel: +49 (0) 1 80-532 83 58
Italiano Tel: +49 (0) 1 80-534 16 80

National Semiconductor Asia Pacific Customer Response Group
Tel: 65-2544486
Fax: 65-2504488
Email: sea.support@nsc.com

National Semiconductor Japan Ltd.
Tel: 81-3-5639-7560
Fax: 81-3-5639-7507

National does not assume any responsibility for use of any circuitry described, no circuit patent licenses are implied and National reserves the right at any time without notice to change said circuitry and specifications.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Silicon PIN Photodiode

Description

The BPW34 is a high speed and high sensitive PIN photodiode in a miniature flat plastic package. Its top view construction makes it ideal as a low cost replacement of TO-5 devices in many applications.

Due to its waterclear epoxy the device is sensitive to visible and infrared radiation. The large active area combined with a flat case gives a high sensitivity at a wide viewing angle.



Features

- Large radiant sensitive area ($A = 7.5 \text{ mm}^2$)
- Wide angle of half sensitivity $\phi = \pm 65^\circ$
- High photo sensitivity
- Fast response times
- Small junction capacitance
- Suitable for visible and near infrared radiation
- Lead (Pb)-free component
- Component in accordance to RoHS 2002/95/EC and WEEE 2002/96/EC

Applications

- High speed photo detector

Absolute Maximum Ratings

$T_{\text{amb}} = 25^\circ\text{C}$, unless otherwise specified

Parameter	Test condition	Symbol	Value	Unit
Reverse Voltage		V_R	60	V
Power Dissipation	$T_{\text{amb}} \leq 25^\circ\text{C}$	P_V	215	mW
Junction Temperature		T_J	100	$^\circ\text{C}$
Storage Temperature Range		T_{stg}	-55 to +100	$^\circ\text{C}$
Soldering Temperature	$t \leq 3 \text{ s}$	T_{sd}	260	$^\circ\text{C}$
Thermal Resistance Junction/Ambient		R_{thJA}	350	K/W

Electrical Characteristics

$T_{\text{amb}} = 25^\circ\text{C}$, unless otherwise specified

Parameter	Test condition	Symbol	Min	Typ.	Max	Unit
Breakdown Voltage	$I_R = 100 \mu\text{A}$, $E = 0$	$V_{(BR)}$	60			V
Reverse Dark Current	$V_R = 10 \text{ V}$, $E = 0$	I_{r0}		2	30	nA
Diode capacitance	$V_R = 0 \text{ V}$, $f = 1 \text{ MHz}$, $E = 0$	C_D		70		pF
	$V_R = 3 \text{ V}$, $f = 1 \text{ MHz}$, $E = 0$	C_D		25	40	pF

Optical Characteristics

T_{amb} = 25 °C, unless otherwise specified

Parameter	Test condition	Symbol	Min	Typ.	Max	Unit
Open Circuit Voltage	E ₀ = 1 mW/cm ² , λ = 950 nm	V _o		350		mV
Temp. Coefficient of V _o	E ₀ = 1 mW/cm ² , λ = 950 nm	TK _{V_o}		-2.6		mV/K
Short Circuit Current	E _A = 1 klx	I _k		70		μA
	E ₀ = 1 mW/cm ² , λ = 950 nm	I _k		47		μA
Temp. Coefficient of I _k	E ₀ = 1 mW/cm ² , λ = 950 nm	TK _{I_k}		0.1		%/K
Reverse Light Current	E _A = 1 klx, V _R = 5 V	I _{ra}		75		μA
	E ₀ = 1 mW/cm ² , λ = 950 nm, V _R = 5 V	I _{ra}	40	50		μA
Angle of Half Sensitivity		φ		± 65		deg
Wavelength of Peak Sensitivity		λ _p		900		nm
Range of Spectral Bandwidth		λ _{0.5}		600 to 1050		nm
Noise Equivalent Power	V _R = 10 V, λ = 950 nm	NEP		4 × 10 ⁻¹⁴		W/√Hz
Rise Time	V _R = 10 V, R _L = 1 kΩ, λ = 820 nm	t _r		100		ns
Fall Time	V _R = 10 V, R _L = 1 kΩ, λ = 820 nm	t _f		100		ns

Typical Characteristics

T_{amb} = 25 °C, unless otherwise specified




Figure 1. Reverse Dark Current vs. Ambient Temperature




Figure 2. Relative Reverse Light Current vs. Ambient Temperature




Figure 3. Reverse Light Current vs. Irradiance




Figure 6. Diode Capacitance vs. Reverse Voltage




Figure 4. Diode Capacitance vs. Reverse Voltage




Figure 7. Relative Spectral Sensitivity vs. Wavelength




Figure 5. Reverse Light Current vs. Reverse Voltage





Figure 8. Relative Radiant Sensitivity vs. Angular Displacement

Package Dimensions In mm



Ozone Depleting Substances Policy Statement

It is the policy of Vishay Semiconductor GmbH to

1. Meet all present and future national and international statutory requirements.
2. Regularly and continuously improve the performance of our products, processes, distribution and operating systems with respect to their impact on the health and safety of our employees and the public, as well as their impact on the environment.

It is particular concern to control or eliminate releases of those substances into the atmosphere which are known as ozone depleting substances (ODSs).

The Montreal Protocol (1987) and its London Amendments (1990) intend to severely restrict the use of ODSs and forbid their use within the next ten years. Various national and international initiatives are pressing for an earlier ban on these substances.

Vishay Semiconductor GmbH has been able to use its policy of continuous improvements to eliminate the use of ODSs listed in the following documents.

1. Annex A, B and list of transitional substances of the Montreal Protocol and the London Amendments respectively
2. Class I and II ozone depleting substances in the Clean Air Act Amendments of 1990 by the Environmental Protection Agency (EPA) in the USA
3. Council Decision 88/540/EEC and 91/690/EEC Annex A, B and C (transitional substances) respectively.

Vishay Semiconductor GmbH can certify that our semiconductors are not manufactured with ozone depleting substances and do not contain such substances.

We reserve the right to make changes to improve technical design and may do so without further notice.

Parameters can vary in different applications. All operating parameters must be validated for each customer application by the customer. Should the buyer use Vishay Semiconductors products for any unintended or unauthorized application, the buyer shall indemnify Vishay Semiconductors against all claims, costs, damages, and expenses, arising out of, directly or indirectly, any claim of personal damage, injury or death associated with such unintended or unauthorized use.

Vishay Semiconductor GmbH, P.O.B. 3535, D-74025 Heilbronn, Germany

Notice

Specifications of the products displayed herein are subject to change without notice. Vishay Intertechnology, Inc., or anyone on its behalf, assumes no responsibility or liability for any errors or inaccuracies.

Information contained herein is intended to provide a product description only. No license, express or implied, by estoppel or otherwise, to any intellectual property rights is granted by this document. Except as provided in Vishay's terms and conditions of sale for such products, Vishay assumes no liability whatsoever, and disclaims any express or implied warranty, relating to sale and/or use of Vishay products including liability or warranties relating to fitness for a particular purpose, merchantability, or infringement of any patent, copyright, or other intellectual property right.

The products shown herein are not designed for use in medical, life-saving, or life-sustaining applications. Customers using or selling these products for use in such applications do so at their own risk and agree to fully indemnify Vishay for any damages resulting from such improper use or sale.

