

สำนักหอสมุดกลาง พระจอมเกล้าลาดกระบัง

เครื่องวัดและการประมวลผลคลื่นสัญญาณไฟฟ้าหัวใจ
Electrocardiogram Monitoring and Processing Unit

โดย

นายกฤตชัย รุ่งสมบัติพรกุล เลขประจำตัวนักศึกษา 47010020
นางสาวอรกานต์ อนุสรราชกิจ เลขประจำตัวนักศึกษา 47010949

อาจารย์ที่ปรึกษา

รศ.ดร.ชูชาติ ปิณฑวิรุจน์

๒๗.
ก ๒๗๔ค
๒๕๕๐

เลขามู.....
เลขทะเบียน..... 82181
วัน,เดือน,ปี..... - 9 ก.ค. 2551

ปริญญานิพนธ์สำหรับปริญญาวิศวกรรมศาสตรบัณฑิต
สาขาวิชาอิเล็กทรอนิกส์
คณะวิศวกรรมศาสตร์
สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง
ปีการศึกษา ๒๕๕๐

๗๑๙๒๕๑๕๑
b.....
i.....

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไป
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เครื่องวัดและการประมวลผลคลื่นสัญญาณไฟฟ้าหัวใจ
Electrocardiogram Monitoring and Processing Unit



ปริญญานิพนธ์นี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรปริญญาวิศวกรรมศาสตรบัณฑิต
สาขาวิชาอิเล็กทรอนิกส์
สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง
ปีการศึกษา 2550

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ปริญญาานิพนธ์ ปีการศึกษา 2550


ภาควิชาอิเล็กทรอนิกส์

คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

เรื่อง เครื่องวัดและการประมวลผลคลื่นสัญญาณไฟฟ้าหัวใจ (Electrocardiogram Monitoring and Processing Unit)

ผู้จัดทำ

1. นายกฤษณีย์ รุ่งสมบัติพรกุล เลขประจำตัวนักศึกษา 47010020
2. นางสาวอรกานต์ อนุสรราชกิจ เลขประจำตัวนักศึกษา 47010949


.....อาจารย์ที่ปรึกษา
(รศ.ดร.ชูชาติ ปิณฑวิรุจน์)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เครื่องวัดและการประมวลผลสัญญาณคลื่นไฟฟ้าหัวใจ

นายกฤษณ์ รุ่งสมบัติพรกุล รหัส 47010020

นางสาวอรกานต์ อนุสรราชกิจ รหัส 47010949

รศ.ดร.ชูชาติ ปิณฑวิรุจน์ ที่ปรึกษา

ปีการศึกษา 2550

บทคัดย่อ

ปริญญานิพนธ์ฉบับนี้ศึกษาเกี่ยวกับการออกแบบและโครงสร้างของเครื่องวัดและการประมวลผลสัญญาณคลื่นไฟฟ้าหัวใจแบบไร้สาย โดยจะทำการตรวจจับสัญญาณคลื่นไฟฟ้าหัวใจ และแสดงผลที่จอคอมพิวเตอร์ ซึ่งโครงงานนี้จะใช้ไมโครคอนโทรลเลอร์ PSoC (Programmable System on Chip) ในการแปลงสัญญาณอนาล็อกไปเป็นสัญญาณดิจิทัลและใช้ชุด ET-RF24G V1 RS232 โมดูลในการส่งสัญญาณแบบไร้สาย นอกจากนี้เครื่องวัดสัญญาณไฟฟ้าหัวใจยังสามารถกำจัดความถี่ที่ 50 เฮิร์ตซ์โดยใช้ตัวกรองเลือกความถี่และใช้โปรแกรม C++ Builder ในการสร้างหน้าจอการใช้งานบนคอมพิวเตอร์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Electrocardiogram Monitoring and Processing Unit

Mr.Krittanaï Rungsombutpornkul ID:47010020

Ms. Orakarn Anussornrajkit ID:47010949

Asst.Prof.Dr.Chuchart Pintaviruj Adviser

Education Year 2007

Abstract

This thesis concerns about the design and construction of wireless Electrocardiogram (ECG) Monitoring system. The system detects the Electrocardiogram (ECG) and displays the output signal on PC. The wireless Electrocardiogram (ECG) uses the Programmable System on Chip (PSoC) Microcontroller to convert the analog signal to digital signal and uses the ET-RF24G V1 RS232 wireless module to sent the data to PC . Moreover we use notch filter to reject 50Hz frequency . Monitoring the Electrocardiogram signal uses C++ Builder to build the monitoring application .

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

กิตติกรรมประกาศ

ปริญญานิพนธ์ฉบับนี้สามารถสำเร็จลุล่วงได้ด้วยดีนั้นทางผู้จัดขอขอบคุณอาจารย์ที่ปรึกษา
รศ.ดร.ชูชาติ ปิณฑวิรุจน์ ที่ได้ให้แนวคิด คำปรึกษาและความช่วยเหลือในขั้นตอนการทำงานต่างๆ
ซึ่งทางผู้จัดทำรู้สึกซาบซึ้งในความอนุเคราะห์จากท่านและขอขอบคุณเป็นอย่างสูงมา ณ ที่นี้ด้วย

นอกจากนี้ทางคณะผู้จัดทำขอขอบคุณอาจารย์ในภาควิชาทุกท่านที่ได้ให้คำแนะนำและ
แนวคิดต่างๆที่เป็นประโยชน์ต่อโครงงานนี้ให้สามารถสำเร็จลุล่วงไปได้ด้วยดี ขอขอบคุณพีธีรศักดิ์
จันทร์วิเมตติอรุ่นพี่และเพื่อนๆทุกคนในห้องโปรเจกต์ที่ได้ให้ความช่วยเหลือในด้านต่างๆและ
ขอขอบคุณบิดา มารดา รวมทั้งผู้มีพระคุณทุกท่าน

คุณค่าและประโยชน์อันพึงมีในรายงานเล่มนี้ ผู้จัดทำขอมอบแด่ผู้มีพระคุณทุกท่าน

คณะผู้จัดทำ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญ

	หน้า
บทคัดย่อ	I
Abstract	II
กิตติกรรมประกาศ	III
สารบัญ	IV
สารบัญรูปภาพ	VII
สารบัญตาราง	X
บทที่ 1 บทนำ	1
1.1ความเป็นมา	1
1.2 วัตถุประสงค์	1
1.3 ขอบเขตของโครงการ	1
1.4 โครงสร้างของรายงาน	2
บทที่ 2 ทฤษฎีและหลักการ	3
2.1 สัญญาณไฟฟ้าหัวใจ	3
2.1.1 โครงสร้างและหน้าที่ของหัวใจ	3
2.1.2 ระบบการนำไฟฟ้าของหัวใจ	5
2.1.3 ขั้นตอนการเกิดคลื่นไฟฟ้าหัวใจ	7
2.1.4 สัญญาณไฟฟ้าจากหัวใจ	8
2.1.5 อิเล็กโทรคาร์ดิโอแกรม(Electrocardiogram: ECG)	10
2.1.6 รายละเอียดของเครื่อง อิเล็กโทรคาร์ดิโอแกรม	13
2.2 ไมโครคอนโทรลเลอร์ PSoC	14
2.2.1 แนะนำไมโครคอนโทรลเลอร์ PSoC	14
2.2.2 โครงสร้างไมโครคอนโทรลเลอร์ PSoC	15
2.2.2.1 คุณสมบัติที่สำคัญของ PSoC	16
2.2.3 โครงสร้างทางฮาร์ดแวร์	17
2.2.3.1 แกนหลักในการประมวลผล (PSoC Core)	18
2.2.3.2 Digital System	20
2.2.3.3 Analog System	21

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.2.3.4 System Resources	22
2.2.3.5 พอร์ต (PORT)	23
2.2.3.6 วงจรกำเนิดสัญญาณพิก้า (Oscillator)	25
2.2.3.7 การรีเซต (Reset)	26
2.2.3.8 การโปรแกรมข้อมูลลงสู่ชิพไมโครคอนโทรลเลอร์	27
2.3 การสื่อสารข้อมูลแบบอนุกรม	27
2.3.1 พื้นฐานการสื่อสารอนุกรม	27
2.3.2 รูปแบบการสื่อสารข้อมูล	28
2.3.3 การติดต่อ PSoC กับ RS232	29
2.3.4 มาตรฐานพอร์ตอนุกรมแบบ RS232	29
2.3.5 การเชื่อมต่อกับพอร์ตอนุกรมของคอมพิวเตอร์	30
2.3.6 คอนเน็กเตอร์สำหรับพอร์ต RS232 และการเชื่อมต่อ	30
2.4 RS232 to RF-Wireless (RF2.4GHz) CONVERTER รุ่น ET-RF24G V1.0	32
2.4.1 ลักษณะโดยทั่วไป	32
2.4.2 Power Supply	33
2.4.3 โหมดการทำงาน	34
2.4.3.1 การใช้งานเครื่อง ET-RF24G V1.0 ใน RUN MODE	34
2.4.3.1.1 การทำงานแบบ RF Receive Only	35
2.4.3.1.2 การทำงานแบบ RF Transmit Only	35
2.4.3.1.3 การทำงานแบบ RF Auto Direction	36
2.4.3.2. การใช้งานเครื่อง ET-RF24G V1.0 ใน Setup Mode	38
บทที่ 3 การออกแบบวงจร	44
3.1 โครงสร้างของวงจร	44
3.2 ส่วนของวงจรอินสตรูเมนต์เช่นแอมพลิฟายเออร์ (Instrumentation Amplifier)	44
3.3 วงจรบัฟเฟอร์และปรับศูนย์ (Amplifier and Zero Adjust)	46
3.4 วงจรกำจัดสัญญาณรบกวนความถี่ 50 เฮิรตซ์ (Notch filter)	47
3.5 ส่วนของไมโครคอนโทรลเลอร์ PSoC (PSoC Microcontroller)	48
3.5.1. PGA (Programmable Gain Amplifier) User Module	50
3.5.2. 8Bit Delta Sigma ADC User Module	51

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.5.3 LPF User Module (Second Order)	53
3.6 การสื่อสารแบบอนุกรมผ่าน RS232 Wireless Module	55
บทที่ 4 วิธีการทดลองและผลทดลอง	58
4.1 วงจรอินสตรูเมนต์เซ็นแอมพลิฟายเออร์	58
4.2 วงจรกรองแบบกำจัดแถบความถี่ (Notch Filter)	61
4.3 การกรองความถี่ต่ำผ่าน โดยใช้ LPF User Module (2 Order)	63
4.4 การทดลองส่วนของการแปลงสัญญาณอนาล็อกเป็นสัญญาณดิจิทัล	65
4.4.1 การเชื่อมต่อภายใน	65
4.4.2 หน้าที่การทำงานและการกำหนดพารามิเตอร์ให้กับโมดูล	68
4.4.3 ผลการทดลองการแปลงสัญญาณอนาล็อกเป็นสัญญาณดิจิทัล	70
4.5 การส่งข้อมูลแบบอนุกรมผ่าน โมดูล ET-RF24G V1.0	71
บทที่ 5 สรุปและวิจารณ์ผลโครงการ	73
บรรณานุกรม	
ภาคผนวก	

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญรูป

	หน้า
รูปที่ 2.1 ส่วนประกอบของหัวใจและระบบสูบฉีดเลือดโลหิตของหัวใจ	4
รูปที่ 2.2 การนำไฟฟ้าภายในหัวใจ	5
รูปที่ 2.3 ช่วงเวลาที่ใช้ในการส่งพัลส์ไฟฟ้าจาก SA node ไปยังส่วนต่างๆของหัวใจ	7
รูปที่ 2.4 สัญญาณที่ได้จากจุดต่างๆและสัญญาณ ECG	8
รูปที่ 2.5 ช่วงเวลาของการเปลี่ยนแปลงศักย์ไฟฟ้าของเซลล์กล้ามเนื้อหัวใจ	9
รูปที่ 2.6 การกระจายของศักย์ไฟฟ้าบนผิวหนังมีลักษณะเสมือนเป็นอิเล็กทริกไดโพล	11
รูปที่ 2.7 องค์ประกอบต่างๆของคลื่นไฟฟ้าหัวใจ	12
รูปที่ 2.8 ระบบไมโครคอนโทรลเลอร์ที่มีวงจรดิจิทัลเพียงอย่างเดียว	14
รูปที่ 2.9 ระบบไมโครคอนโทรลเลอร์ที่มีวงจรอินเทอร์เฟสกับสัญญาณอนาล็อก	15
รูปที่ 2.10 บล็อกไดอะแกรมไมโครคอนโทรลเลอร์	18
รูปที่ 2.11 PSoC Core	19
รูปที่ 2.12 Digital System	21
รูปที่ 2.13 Analog System	22
รูปที่ 2.14 System Resource	23
รูปที่ 2.15 การต่อ Crystal Oscillator 32 KHz เข้ากับ PSoC	25
รูปที่ 2.16 Oscillator Module	26
รูปที่ 2.17 การต่อขาเรซีตเข้ากับ PSoC	26
รูปที่ 2.18 แสดงลักษณะการรับส่งข้อมูลแบบอนุกรมและแบบขนาน	27
รูปที่ 2.19 การรับส่งข้อมูลแบบ Simplex , Half duplex และ Full duplex	28
รูปที่ 2.20 สัญญาณในการติดต่อแบบ Asynchronous	29
รูปที่ 2.21 แสดงคอนเน็กเตอร์ตัวเมียและตัวผู้ของ DB-9	30
รูปที่ 2.22 การจัดขาของคอนเน็กเตอร์พอร์ตอนุกรมตามมาตรฐาน RS-232 แบบ DB-9	30
รูปที่ 2.23 การต่ออุปกรณ์ภายนอกกับพอร์ตอนุกรมของคอมพิวเตอร์ แบบ RS-232 โดยใช้สายสัญญาณเพียง 3 เส้น	31
รูปที่ 2.24 แสดงขาต่างๆและวงจรภายในของ MAX-232	31
รูปที่ 2.25 RS232 to RF-Wireless (RF2.4GHz) Converter	32
รูปที่ 2.26 แสดงการต่อแหล่งจ่ายไฟภายนอก	33

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ในการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รูปที่ 2.27 แสดงการเลือกโหมดการทำงานสำหรับใช้งานปกติ(RUN MODE)	34
รูปที่ 2.28 แสดงสายสัญญาณ RS232 เพื่อใช้กับ ET-RF24G ในโหมด RF Receive Only และ RF Transmit Only	36
รูปที่ 2.29 แสดงการเลือกโหมดการทำงาน สำหรับกำหนด ค่า Configuration (Setup Mode)	38
รูปที่ 2.30 แสดงรูปโปรแกรมที่ใช้สำหรับกำหนดค่า Configuration ของ ET-RF24G V1.0	39
รูปที่ 2.31 แสดงแผนผังการต่อสายRS232 เพื่อใช้งานกับET-RF24G V1.0 ในโหมดAuto Direction	43
รูปที่ 3.1 แสดงบล็อกไดอะแกรมการออกแบบวงจรใช้งานเครื่อง ECG	44
รูปที่ 3.2 โครงสร้างภายในของอินสตรูเมนต์เซ็นแอมพลิฟายเออร์เบอร์ INA126	45
รูปที่ 3.3 วงจรอินสตรูเมนต์เซ็นแอมพลิฟายเออร์ที่ใช้ในการทดลอง	46
รูปที่ 3.4 วงจรบัฟเฟอร์และวงจรปรับศูนย์	46
รูปที่ 3.5 วงจรกำจัดสัญญาณรบกวนความถี่ 50 เฮิร์ตซ์	47
รูปที่ 3.6 วงจร Notch filter	48
รูปที่ 3.7 แสดงการเชื่อมต่อภายใน PSoc Microcontroller	49
รูปที่ 3.8 แสดงการกำหนดค่า Global Resources ใน PSoc Microcontroller	49
รูปที่ 3.9 PGA Block Diagram	50
รูปที่ 3.10 การกำหนดค่าพารามิเตอร์ให้กับ PGA User Module	51
รูปที่ 3.11 DELSIG8 Block Diagram	51
รูปที่ 3.12 แสดงการกำหนดค่าพารามิเตอร์ให้กับ DELDIG8	52
รูปที่ 3.13 LPF Block Diagram	53
รูปที่ 3.14 Switched Capacitor Resistor	53
รูปที่ 3.15 แสดงการกำหนดค่าพารามิเตอร์ให้กับ โมดูล LPF	55
รูปที่ 3.16 การตั้งค่าพารามิเตอร์ให้กับ ET-RF24G V1.0	56
รูปที่ 3.17 วงจรรวมของเครื่องวัดสัญญาณไฟฟ้าหัวใจ	57
รูปที่ 4.1 วงจรอินสตรูเมนต์เซ็นแอมพลิฟายเออร์	58
รูปที่ 4.2 ผลการทดลอง Differential Mode ของอินสตรูเมนต์เซ็นแอมพลิฟายเออร์	59
รูปที่ 4.3 ผลการทดลอง Common Mode ของอินสตรูเมนต์เซ็นแอมพลิฟายเออร์	60

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รูปที่ 4.4 ผลที่วัดจากขา P0[7]	60
รูปที่ 4.5 วงจร Notch Filter ที่ใช้ในการทดลอง	61
รูปที่ 4.6 แสดงผลการตอบสนองความถี่ของวงจรที่ความถี่ต่าง ๆ	63
รูปที่ 4.7 วิธีการตั้งค่าของ LPF User Module	64
รูปที่ 4.8 ผลการทดลองของ LPF (2 Order)	65
รูปที่ 4.9 การเชื่อมต่อภายใน	66
รูปที่ 4.10 การกำหนดพอร์ต P2.1 เป็นอนาล็อกอินพุต	67
รูปที่ 4.11 การกำหนดพอร์ต P2.1 เป็นอนาล็อกอินพุตแบบอินพุตอิมพีแดนซ์สูง	67
รูปที่ 4.12 การกำหนดพารามิเตอร์ Global Resources	68
รูปที่ 4.13 การกำหนดพารามิเตอร์ให้กับโมดูลDELSIG8_1	68
รูปที่ 4.14 ทำการกำหนดพอร์ต P0 ให้ Drive แบบ Strong	69
รูปที่ 4.15 วงจรที่ใช้ในการทดลอง	69
รูปที่ 4.16 สัญญาณที่ได้จากการต่อผ่านสาย RS232	71
รูปที่ 4.17 สัญญาณที่ได้จากการส่งผ่าน ET-RF24G V1.0 (ไร้สาย)	72
รูปที่ 4.18 แสดงลำดับการตั้งค่าบน ECG Monitoring ในการใช้งาน	72

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญตาราง

	หน้า
ตารางที่ 2.1 ช่วงเวลาต่างๆของคลื่นหัวใจไฟฟ้า	12
ตารางที่ 2.2 จากตารางข้างต้นเป็นการกำหนดขาสัญญาณมาตรฐานของ PSoC	24
ตารางที่ 4.1แสดงผลการทดลองวงจร Notch Filter ที่ความถี่ต่าง ๆ	62
ตารางที่ 4.2 ผลการทดลองของ LPF (2 Order)	64
ตารางที่ 4.3 ผลการทดลองการแปลงสัญญาณอนาล็อกเป็นสัญญาณดิจิทัล	70



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 1

บทนำ

1.1 ความเป็นมา

ในอดีตเครื่องวัดคลื่นสัญญาณไฟฟ้าหัวใจ(Electrocardiogram หรือ ECG) เป็นเครื่องมือที่มีอยู่ตามโรงพยาบาลทั่วไป ซึ่งการวัดแต่ละครั้งนั้นต้องเสียเงินและเวลาเป็นอย่างมากเนื่องจากการวัดแต่ละครั้งต้องใช้เวลาเป็นวันๆเพื่อนำผลไปวิเคราะห์

ในปัจจุบันเครื่องวัดคลื่นสัญญาณไฟฟ้าหัวใจได้พัฒนาขึ้นจนถึงระดับทำให้ราคานั้นถูกลงและการทำงานก็สะดวกยิ่งขึ้นคือสามารถวัดได้โดยผู้ป่วยอยู่ที่บ้านก็ได้โดยต่อเครื่องวัดเข้ากับเครื่องคอมพิวเตอร์เพื่อแสดงผลและเก็บข้อมูลแล้วค่อยส่งผลให้แพทย์นำไปวิเคราะห์ต่อไป แต่การที่เครื่องวัดต่ออยู่กับคอมพิวเตอร์ที่มีขนาดใหญ่ทำให้เวลาวัดผู้ป่วยไม่สามารถเคลื่อนย้ายตัวไปไหนๆได้ จึงทำให้ผู้ป่วยไม่สามารถทำอะไรได้ตามปกติ

1.2 วัตถุประสงค์

1. เพื่อศึกษาลักษณะของคลื่นไฟฟ้าหัวใจและความผิดปกติของสัญญาณคลื่นไฟฟ้าหัวใจ
2. เพื่อออกแบบและสร้างเครื่องมือวัดสัญญาณไฟฟ้าหัวใจ โดยแสดงผลออกทางหน้าจอคอมพิวเตอร์

1.3 ขอบเขตของโครงการ

- 1.) วงจรอินสตรูเมนต์แอมพลิฟายเออร์เพื่อทำการขยายสัญญาณไฟฟ้าหัวใจ
- 2.) วงจรการแปลงสัญญาณจากอนาล็อกเป็นดิจิทัล(ADC)และวงจรกรองความถี่ต่ำผ่าน (LPF) ซึ่งจะใช้โมดูลในไมโครคอนโทรลเลอร์ PSoC นอกจากนี้ยังมีวงจรกรองความถี่เฉพาะ(Notch filter) ทำหน้าที่กรองสัญญาณ 50 Hz ออกจากสัญญาณไฟฟ้าหัวใจด้วย
- 3.) แสดงผลของคลื่นสัญญาณไฟฟ้าหัวใจที่หน้าจอคอมพิวเตอร์โดยใช้โปรแกรมC++Builder ในการสร้างหน้าจอการใช้งานบนคอมพิวเตอร์โดยจะทำการส่งข้อมูลแบบไร้สายโดยใช้ ET-RF24G V1 RS232 wireless module ทำการติดต่อระหว่าง PSoC และคอมพิวเตอร์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

1.4 โครงสร้างของรายงาน

รายงานฉบับนี้ได้อธิบายทฤษฎี ขั้นตอนวิธีการในการออกแบบวงจร ผลการทดลอง คุณสมบัติต่างๆของเครื่องวัดและการประมวลผลสัญญาณคลื่นไฟฟ้าหัวใจ โดยมีเนื้อหาแบ่ง เป็นบทต่างๆดังนี้

บทที่ 2 ทฤษฎี จะกล่าวถึงทฤษฎีและหลักการพื้นฐานต่างๆที่เกี่ยวข้องกับการออกแบบ และสร้างเครื่องวัดและการประมวลผลสัญญาณคลื่นไฟฟ้าหัวใจ

บทที่ 3 การออกแบบ จะกล่าวถึงขั้นตอนในการออกแบบส่วนต่างๆ ตั้งแต่เครื่องวัดไปจนถึงการประมวลผลสัญญาณคลื่นไฟฟ้าหัวใจ

บทที่ 4 การทดลองและผลการทดลอง จะกล่าวถึงการทดลองและผลการทดลองเพื่อทำการทดสอบคุณสมบัติต่างๆของเครื่องวัดและการประมวลผลบนหน้าจอคอมพิวเตอร์

บทที่ 5 สรุปและวิจารณ์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 2

ทฤษฎีและหลักการ


2.1 สัมพันธภาพไฟฟ้าหัวใจ

2.1.1 โครงสร้างและหน้าที่ของหัวใจ

หัวใจเป็นอวัยวะที่ทำหน้าที่สูบฉีดโลหิตไปเลี้ยงส่วนต่างๆของร่างกายเพื่อนำออกซิเจนไปให้เซลล์และคาร์บอนไดออกไซด์และของเสียมา โดยปกติหัวใจจะสูบฉีดเลือด 5.5 ลิตรต่อนาทีแต่ในขณะที่ออกกำลังกายจะสูบฉีดได้ถึง 35 ลิตรต่อนาที จะเห็นได้ว่าหัวใจจะต้องมีแรงดันสูงมากเพื่อจะสูบฉีดเลือดไปตามส่วนต่างๆของร่างกาย

หัวใจทำหน้าที่เหมือนลูกสูบที่สูบฉีดโลหิตไปเลี้ยงเซลล์ต่างๆของร่างกาย รวมถึงเซลล์กล้ามเนื้อหัวใจเอง โดยหัวใจตั้งอยู่ในทรวงอกเหนือกระบังลมก่อนไปทางซ้าย ภายในหัวใจแบ่งออกเป็น 4 ห้อง ทำงานเหมือนเป็นลูกสูบ 2 อันที่วางขนานกันและมีผนังกั้นระหว่างซีกซ้ายและซีกขวาเรียกว่าเซปตัม (Septum) โดยห้องหัวใจที่อยู่ด้านบนขวา (Right Atrium) จะทำหน้าที่รับโลหิตดำจากส่วนต่างๆของร่างกายซึ่งไหลกลับเข้าสู่หัวใจทางโลหิตดำใหญ่ที่เรียกว่า ซุปพีเรียเวนาคาวา (Superior venacava) และ อินฟีเรียเวนาคาวา (Inferior venacava) แล้วเลือดจากหัวใจห้องบนขวาจะไหลไปที่หัวใจห้องล่างขวา (Right Ventricle) ซึ่งมีลิ้นไตรคัสปิด (Tricuspid Valve) ช่วยป้องกันการไหลย้อนกลับของเลือดสู่หัวใจห้องบนขวา หลังจากนั้นเลือดจะออกจากหัวใจห้องล่างขวาเข้าสู่ปอดซึ่งเลือดจะได้รับออกซิเจนและขจัดคาร์บอนไดออกไซด์ออกไปจากนั้นโลหิตแดงที่ได้รับออกซิเจนจากปอดจะเข้าสู่หัวใจทางหลอดเลือดแดงพัลโมนารีเวิน (Pulmonary veins) เข้าสู่หัวใจห้องบนซ้าย (Left Ventricle) หัวใจห้องล่างซ้ายจะสูบฉีดเลือดผ่านลิ้นเอออร์ติก (Aortic Valve) ออกไปเลี้ยงส่วนต่างๆของร่างกาย

จากที่กล่าวมาการบีบตัวของกล้ามเนื้อหัวใจ เพื่อส่งโลหิตออกไปจะกระทำพร้อมกันทั้งหัวใจซีกซ้ายและซีกขวา โดยหลังจากที่หัวใจห้องบนหดตัวส่งโลหิตมายังหัวใจห้องล่างชั่วครู่หัวใจห้องล่างจะหดตัวส่งโลหิตออกไปพร้อมกันทั้งซีกซ้ายและซีกขวา หัวใจห้องล่างขวาจะส่งโลหิตดำไปยังปอดเพื่อรับออกซิเจนโดยผ่านหลอดเลือดดำใหญ่พัลโมนารีอาเตอร์รี่ (Pulmonary Artery) และห้องล่างซ้ายจะส่งโลหิตไปเลี้ยงส่วนต่างๆของร่างกาย โดยผ่านทางหลอดเลือดแดงใหญ่เอออร์ตาอาร์ อาเตอร์รี่ (Aorta Artery)




รูปที่ 2.1 ส่วนประกอบของหัวใจและระบบสูบฉีดเลือดโลหิตของหัวใจ

การสูบฉีดโลหิตจะมีอยู่ 2 เฟส คือ Diastole และ Systole โดย Diastole จะเป็นช่วงการเกร็งตัวของหัวใจและมีโลหิตอยู่เต็มหัวใจ ส่วน Systole จะเป็นช่วงที่หัวใจทำงานบีบเลือดออกไป หัวใจจะถูกควบคุมด้วยสัญญาณไฟฟ้าทำให้เกิดชุดของเหตุการณ์ต่างๆขึ้นคือหัวใจมีการพักระหว่างทุกครั้งที่มีการเต้น โดยหัวใจห้องบนทั้งซีกซ้ายและซีกขวามีการหดตัว จากนั้นหัวใจห้องล่างทั้งสองจึงมีการบีบตัว ระหว่างการเต้นหัวใจจะพักให้เลือดจากร่างกายและปอดเข้าสู่หัวใจห้องบนทั้งซีกซ้ายและซีกขวาตามลำดับ พร้อมกันนั้นเลือดจะไหลลงสู่หัวใจห้องล่าง จากนั้นหัวใจห้องบนจะบีบตัวเป็นการบังคับให้เลือดไหลลงสู่หัวใจส่วนล่างมากขึ้นและหยุดอยู่ในขณะนั้นชั่วคราวเพื่อให้เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เลือดไหล จากนั้นหัวใจห้องล่างขวาและหัวใจห้องล่างซ้ายเข้าสู่ปอดและเข้าสู่ส่วนต่างๆของร่างกายตามลำดับ เส้นเลือดแดงใหญ่จะแตกแยกเป็นแขนงของเส้นเลือดแดงที่มีขนาดเล็กลง แขนงของเส้นเลือดแดงเหล่านี้จะแตกย่อยต่อไปอีกเป็นเส้นเลือดแดงที่มีขนาดเล็กลงเรื่อยๆ ในที่สุดจะเป็นเส้นเลือดฝอยขนาดเล็กจำนวนมากมาย เส้นเลือดฝอยเหล่านี้จะรวมกันกลายเป็นเส้นเลือดดำเล็กๆหลายเส้น จากเส้นเลือดดำเล็กๆจะรวมตัวกันเป็นเลือดดำที่มีขนาดใหญ่ขึ้นและเส้นเลือดดำเหล่านี้จะรวมตัวกันเป็นเส้นเลือดดำที่มีขนาดใหญ่ส่งเลือดกลับไปยังหัวใจห้องบนขวา ซึ่งการให้ออกซิเจนจะเกิดขึ้นที่ระดับเส้นเลือดฝอย จากการทำงานที่กล่าวมาทั้งหมดสามารถแสดงได้ดังรูปที่ 2.1

2.1.2 ระบบการนำไฟฟ้าของหัวใจ




รูปที่ 2.2 การนำไฟฟ้าภายในหัวใจ

การทำงานของกล้ามเนื้อหัวใจก็เป็นไปในลักษณะเดียวกับกล้ามเนื้ออื่นๆ กล่าวคือจะถูกกระตุ้นด้วยศักดาไฟฟ้าทำงาน แต่การกระตุ้นนี้ไม่ได้มาจากระบบประสาทส่วน กลางหรือสมอง แต่เป็นการกระตุ้นต่อเซลล์กล้ามเนื้อหัวใจที่เกิดขึ้นจากภายในหัวใจเอง โดยประกอบด้วยกลุ่มเซลล์กลุ่มหนึ่งที่ทำหน้าที่ผลิตพัลส์ไฟฟ้าเพื่อกระตุ้นต่อกล้ามเนื้อหัวใจและระบบนำไฟฟ้า (Conduction System) ของหัวใจเองซึ่งทำหน้าที่คล้ายกับเส้นประสาท โดยระบบการนำไฟฟ้านี้จะนำพัลส์ไฟฟ้าไปกระตุ้นเซลล์กล้ามเนื้อหัวใจดังรูปที่ 2.2

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บริเวณผนังด้านในของหัวใจระหว่างหลอดเลือดดำใหญ่ซูปพีเรียเวนาคาวาและอินฟีเรียเวนาคาวาจะมีเซลล์อยู่กลุ่มหนึ่งที่มีคุณสมบัติพิเศษ เซลล์กลุ่มนี้จะสร้างพัลส์ไฟฟ้าเพื่อกระตุ้นเซลล์กล้ามเนื้อของหัวใจซึ่งเซลล์กลุ่มนี้เรียกว่า SA node (Sinoatrial Node) หรือ ไซนัส โหนด หรือ เพส-เมคเกอร์ (Pacemaker) โดยความถี่ของพัลส์ที่ SA node สร้างขึ้นจะมีอิทธิพลในการกำหนดอัตราการเต้นของหัวใจ ซึ่งโดยปกติแล้วจะพบว่าค่าของอัตราการเต้นของหัวใจจะเท่ากับค่าของพัลส์ที่ SA node ที่ปล่อยออกมา พัลส์ไฟฟ้านี้แผ่กระจายออกจาก SA node แล้วผ่านหัวใจห้องบนซ้ายและขวาไปสู่ AV node (Atrioventricular node) โดยที่ AV node นี้อยู่ที่ผนังกั้นหัวใจทางด้านขวา ระหว่างห้องหัวใจบนขวาและหัวใจห้องล่างขวา พัลส์ไฟฟ้าที่ผ่านหัวใจห้องบนจะทำให้หัวใจห้องบนหดตัวบีบโลหิตลงมายังห้องล่าง เส้นทางการนำไฟฟ้าจาก SA node เป็น AV node ประกอบด้วยเส้นทางการนำไฟฟ้า 3 เส้นทาง ซึ่งแต่ละเส้นทางจะนำพัลส์ไฟฟ้าจาก SA node ไปสู่ AV node ดังรูปที่ 2.2 ที่ AV node นี้ประกอบด้วยเซลล์ประสาทที่ทำหน้าที่หน่วงเวลาประมาณ 70 ms เพื่อให้การทำงานของหัวใจห้องบนและห้องล่างสัมพันธ์กัน จาก AV node จะมีระบบนำไฟฟ้าในการนำไฟฟ้าในการนำพัลส์ไฟฟ้าไปสู่กล้ามเนื้อหัวใจในส่วนของบันเดิลออฟฮิส (Bundle of His) ซึ่งแยกออกเป็น 3 เส้นทาง โดยจะเข้าสู่หัวใจห้องล่างซ้ายลงสาขา และห้องล่างขวาอีกหนึ่งสาขา แต่ละสาขานำพัลส์ไฟฟ้าไปกระตุ้นเซลล์กล้ามเนื้อหัวใจห้องล่าง โดยผ่านกล้ามเนื้อหัวใจในส่วนของเพอร์กินเจไฟเบอร์ (Purkinje Fibers)

ในรูปที่ 2.3 แสดงให้เห็นถึงช่วงเวลาที่ใช้ในการส่งพัลส์ไฟฟ้าจากจุดกำเนิดที่ SA node ไปยังส่วนต่างๆของหัวใจ ซึ่งที่ AV node ก็มีการผลิตพัลส์ไฟฟ้าขึ้นมาเช่นเดียวกับที่ SA node แต่ความถี่ของพัลส์ไฟฟ้าที่ AV node ผลิตขึ้นจะมีอัตราต่ำกว่าความถี่ของพัลส์ไฟฟ้าที่ SA node ผลิตขึ้นมา สำหรับคนปกติแล้ว AV node จะถูกระงับด้วยพัลส์จาก SA node ทำให้อัตราการเต้นของหัวใจมีค่าเท่ากับค่าของ SA node แต่เส้นทางการนำไฟฟ้าจาก SA node ไปสู่ AV node ผิดปกติหรือถูกสกัดกั้น (AV Block) หัวใจก็จะเต้นด้วยพัลส์ที่ AV node สร้างขึ้นมา ซึ่งจะมีค่าประมาณ 40-45 ครั้งต่อนาที




รูปที่ 2.3 ช่วงเวลาที่ใช้ในการส่งพัลส์ไฟฟ้าจาก SA node ไปยังส่วนต่างๆของหัวใจ

2.1.3 ขั้นตอนการเกิดคลื่นไฟฟ้าหัวใจ

- 1.) การกระตุ้นจะเกิดจากจุด Sinoatrial node (SA node) เนื่องจากกล้ามเนื้อหัวใจเป็นส่วนที่ทำให้เคลื่อนไหวซึ่งมีคุณสมบัติคล้ายเส้นประสาทมีความสามารถกระตุ้นทางไฟฟ้าได้ SA node เป็นชิ้นของกล้ามเนื้อหัวใจที่สามารถให้การกระตุ้นได้อย่างรุนแรงและเป็นเสมือน Pacemaker ของหัวใจ ศักดาไฟฟ้าที่เกิดขึ้นจะนำไปสู่การบีบตัวของหัวใจ คือการเกิดการทำงานของ SA node
- 2.) การบีบตัวของหัวใจห้องบน เมื่อ SA node เกิดการ Depolarize คลื่นของการกระตุ้นจะกระจายไปหัวใจห้องบนและมันจะบีบส่งโลหิตไปยังหัวใจห้องล่าง
- 3.) การกระตุ้นของ Atrioventricular node (AV node) ได้หัวใจห้องบนขวาจะมีอีกส่วนที่เกิดการกระตุ้นได้สูง คือ AV node เมื่อถึงจุดนี้มันจะถูก Depolarize และแยกไปเป็นแขนงของมัดโปรตีนที่เรียกว่า Bundle of His
- 4.) การแพร่กระจายสู่ด้านล่างของ Bundle of His นั่นคือการไหลผ่านของกระแสกระตุ้นจากหัวใจห้องบนไปหัวใจห้องล่างและการบีบตัวจะเริ่มจากด้านล่างของหัวใจห้องล่าง
- 5.) Purkinje System Fibers เป็นส่วนเชื่อมของการแพร่กระจายสู่ด้านล่างของ Bundle of His กับการบีบตัวของหัวใจห้องล่าง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

6.) การบีบตัวของหัวใจห้องล่าง เป็นเฟสสุดท้ายของการทำงานของหัวใจ โดยเป็นการสูบฉีดโลหิตไปยังปอดและส่วนต่างๆของร่างกายจะเห็นว่าหัวใจทางซ้ายจะรับภาระมากกว่าจึงมีผนังที่หนากว่าด้านขวา




รูปที่ 2.4 สัญญาณที่ได้จากจุดต่างๆและสัญญาณ ECG

2.1.4 สัญญาณไฟฟ้าจากหัวใจ

ตามปกติเซลล์กล้ามเนื้อของหัวใจจะมีแรงดันไฟฟ้าภายในเซลล์มีค่าเป็นลบมากกว่าแรงดันไฟฟ้าภายนอกเซลล์ประมาณ 90 mV แสดงตามรูปที่ 2.5 แรงดันไฟฟ้างกล่าวเรียกว่า ศักย์ไฟฟ้าขณะอยู่นิ่งนี้มีค่าสูงกว่าขีดจำกัดค่าหนึ่งจะมีการแตกตัวของอนุภาคและประจุไฟฟ้าเกิดขึ้นเมื่อมีการแตกตัวให้ประจุเกิดขึ้นศักย์ไฟฟ้าภายในเซลล์จะมีค่าประมาณ +30 mV และเซลล์กล้ามเนื้อจะมีการหดตัวทำให้เซลล์มีขนาดเล็กลงหลังจากนั้นประมาณ 20 mV ศักย์ไฟฟ้าภายในเซลล์จะกลับไปมีค่าเท่ากับศักย์ไฟฟ้าขณะหยุดนิ่งและเซลล์จะอยู่ในลักษณะคลายตัวจนกว่าวัฏจักรจะเริ่มซ้ำ (เมื่อศักย์ไฟฟ้าหยุดนิ่งเพิ่มขึ้นอีก)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.5 ช่วงเวลาของการเปลี่ยนแปลงศักย์ไฟฟ้าของเซลล์กล้ามเนื้อหัวใจ

หัวใจส่วนบนมีการเกี่ยวพันทางไฟฟ้ากับเซลล์ข้างเคียง ดังนั้นเมื่อมีเซลล์หนึ่งเกิดการแตกตัวให้กับประจุ เซลล์ข้างเคียงจะได้รับการกระตุ้นให้ปลดปล่อยประจุด้วยคลื่นของการปลดปล่อยประจุจะกระจายไฟทั่วหัวใจส่วนบน ในที่สุดเซลล์ทุกเซลล์ในหัวใจส่วนบนจะมีการแตกตัวให้ประจุหัวใจส่วนบนจะหดตัว คลื่นของการปลดปล่อยประจุเกิดจากเซลล์จำนวนมากทำให้เกิดความต่างศักย์ไฟฟ้ามากพอที่จะวัดได้โดยการใช้ขั้วไฟฟ้าวางบนผิวหนัง ค่าแรงดันที่วัดได้ด้วยวิธีนี้เรียกว่าอิเล็กโทรคาร์ดิโอแกรม

ในทำนองเดียวกันกับเหตุการณ์ที่เกิดขึ้นในห้องหัวใจห้องบนเซลล์ทั้งหมดที่เป็นองค์ประกอบของกล้ามเนื้อหัวใจส่วนล่างทั้ง 2 ห้องจะมีความสัมพันธ์ทางไฟฟ้ากับเซลล์ข้างเคียง ดังนั้นเซลล์ใดเซลล์หนึ่งในหัวใจส่วนล่างมีการแตกตัวของอนุภาคและให้ประจุไฟฟ้าออกมาในทุกๆเซลล์ของหัวใจส่วนล่าง

อย่างไรก็ตามหัวใจส่วนบนและหัวใจส่วนล่างไม่ได้เชื่อมต่อกันโดยตรงบริเวณแนวเชื่อมต่อของทางไฟฟ้าของหัวใจส่วนบนและหัวใจส่วนล่างเรียกว่า โหนดเอวี (AV node) การส่งผ่านสัญญาณทางไฟฟ้าระหว่างหัวใจส่วนบนและหัวใจส่วนล่างจะทำให้ทั้งสองส่วนได้รับสัญญาณช้ากว่ากัน 0.04 วินาที การช้านี้ทำให้หัวใจส่วนบนที่เวลาฉีดเลือดให้หัวใจส่วนล่างการล่าช้าดังกล่าวยังเป็นตัวจำกัดจำนวนครั้งต่อนาทีที่หัวใจบีบตัวตลอดจากหัวใจส่วนบนจนถึงหัวใจ

เอกสารนี้ออกสในกรณีที่หัวใจส่วนบนมีการบีบรัดตัวเร็วเกินไปการจำกัดอัตราการบีบรัดตัวของหัวใจไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ส่วนล่างเป็นการทำให้ปลอดภัย ทั้งนี้เพราะการสูบฉีดเลือดของหัวใจส่วนล่างนี้เองที่ทำให้เลือดไหลไปสู่สมองและอวัยวะต่างๆ ได้มากที่สุด ถ้าการบีบรัดตัวดังกล่าวเกิดเร็วเกินไปการไหลของเลือดจะลดลงเนื่องจากไม่มีเวลามากพอที่จะใช้สูบเลือดเข้าสู่หัวใจส่วนล่างซึ่งเวลาดังกล่าวก็คือช่วงเวลาการหดตัว


กลับไปดูรูปที่ 2.1 ซึ่งเป็นแผนภาพวงจรควบคุมการปลดปล่อยประจุของเซลล์กล้ามเนื้อหัวใจ ถ้าไม่มีการกระตุ้นจากภายนอกทำให้เกิดการแตกตัวให้ประจุไฟฟ้า เซลล์หัวใจจะค่อยเปลี่ยนแปลงจากสภาพที่มีศักย์ไฟฟ้าเท่ากับศักย์ไฟฟ้าขณะหยุดนิ่งมีการแตกตัวของอนุภาคให้ประจุไฟฟ้าด้วยจำนวนครั้งต่อนาทีที่คงที่ เซลล์ที่มีการปลดปล่อยประจุไฟฟ้าได้รวดเร็วที่สุดจะเป็นเซลล์ที่ทำให้เกิดการปลดปล่อยประจุที่โนดเอวี สัญญาณจากการปลดปล่อยประจุจากเซลล์นั้นจะกระจายสู่เซลล์ต่างๆ ในหัวใจส่วนบนก่อน จากนั้นโนดเอวีจะนำสัญญาณไฟฟ้าไปยังเส้นใยนำไฟฟ้า ซึ่งจะนำเข้าสู่หัวใจส่วนบนก่อนที่จะนำสัญญาณไฟฟ้าไปยังเส้นใยนำไฟฟ้า ซึ่งจะนำไฟฟ้าสู่ส่วนล่างอย่างรวดเร็ว การกระตุ้นให้เกิดการปลดปล่อยประจุในหัวใจส่วนล่างทั้งสองห้องจะเกิดขึ้นพร้อมกัน โดยเริ่มจากภายในออกสู่ผนังหัวใจภายนอก เซลล์ในหัวใจคอนบนมีแนวโน้มที่จะเกิดการปลดปล่อยประจุประมาณ 60-100 ครั้งต่อวินาที เซลล์ในแนวโนดเอวีซึ่งเป็นรอยต่อระหว่างหัวใจส่วนบนกับส่วนล่างมีแนวโน้มที่จะเกิดการปลดปล่อยประจุ 30 ครั้งต่อนาที

ดังนั้นการหดตัวของหัวใจส่วนบนจะเกิดขึ้นก่อน ตามด้วยระยะเวลาที่ทิ้งช่วงและการหดตัวของหัวใจส่วนล่าง จากนั้นจะมีระยะหยุดพักก่อนที่จะมีการบีบตัวของหัวใจหรือวัฏจักรการทำงานของหัวใจครั้งต่อไปจะเกิดขึ้น เซลล์กล้ามเนื้อหัวใจมีการปลดปล่อยประจุและหดตัวเป็นลำดับเป็นเวลาเป็นจังหวะ สัญญาณจากโนดเอวีจะเข้ามาแล้วทำให้เกิดการปลดปล่อยประจุและหดตัวตามอัตราที่เป็นลักษณะเฉพาะตัว ดังนั้นโนดเอวีจึงเป็นผู้นำในการทำงานของหัวใจ ถ้าหากโนดเอวีไม่ทำงานหรือสัญญาณส่งมาถูกแนวโนดเอวีที่เป็นโรคก็ไว้ หัวใจส่วนล่างจะยังคงประจุได้เองและทำตัวเป็นผู้นำในหัวใจส่วนล่างอัตราการเต้นของหัวใจในลักษณะนี้จะช้า(ประมาณ 30 ครั้งต่อนาที) แต่จังหวะการเต้นของหัวใจเพื่อความอยู่รอดเช่นนี้มักจะเพียงพอที่จะทำให้ชีวิตรอดได้จนกว่าคนไข้จะได้รับการช่วยเหลือ

2.1.5 อิเล็กโทรคาร์ดิโอแกรม (Electrocardiogram : ECG)

การทำงานของกล้ามเนื้อเกิดจากการที่พัลส์ไฟฟ้ามากระตุ้นทำให้กล้ามเนื้อเกิดการหดตัวและเกิดศักย์ไฟฟ้าขึ้น ซึ่งกล้ามเนื้อหัวใจก็เป็นเช่นเดียวกัน การเคลื่อนที่ของไอออนภายในเซลล์กล้ามเนื้อทำให้เกิดศักย์ไฟฟ้าทำงานและทำให้หัวใจเต้น การเคลื่อนที่ของไอออนภายในเซลล์กล้ามเนื้อหัวใจจะรวมตัวกันเป็นการไหลของกระแสไฟฟ้าและเป็นผลทำให้เกิดความต่างศักย์ไฟฟ้า เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดลอกเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ภายนอกเนื้อเยื่อและที่บริเวณผิวหนังของร่างกาย การไหลของกระแสจะเกิดขึ้นเฉพาะเวลาที่เกิดการกระจายของศักดาไฟฟ้าที่วัดได้นี้ เรียกว่า สัญญาณคลื่นไฟฟ้าหัวใจ(Electrocardiogram : ECG) โดยคลื่นไฟฟ้าหัวใจที่วัดได้ระหว่างจุดต่างๆจะไม่เหมือนกันขึ้นอยู่กับมุมและระยะทางของตำแหน่งที่วัดกระทำต่อแกนหัวใจ(Heart axis)




รูปที่ 2.6 การกระจายของศักดาไฟฟ้าบนผิวหนังมีลักษณะเสมือนเป็นอิเล็กตริกไดโพล

โดยการนำขั้วไฟฟ้าไปติดที่แขนขวาและซ้ายหรือที่เรียกว่า ลีด (Lead) สัญญาณคลื่นไฟฟ้าหัวใจที่วัดได้จากคนปกติ จะเป็นดังรูปที่ 2.7 แต่ละช่วงของสัญญาณจะมีชื่อเรียกแทนด้วยตัวอักษร P,Q,R,S,T,U ซึ่งจะมีความสัมพันธ์กับการทำงานของหัวใจในช่วงต่างๆภายในหนึ่งรอบของการเต้นของหัวใจ แต่ละช่วงของสัญญาณจะมีความหมายดังต่อไปนี้

- 1) สัญญาณ P เกิดจากการทำงานของหัวใจห้องบน จะมีคาบเวลาประมาณ 80-120 ms
- 2) สัญญาณ QRS เกิดจากการทำงานของหัวใจห้องล่างจะมีคาบเวลาประมาณ 80-100 ms โดยสัญญาณ R จะมีขนาดสูงสุดเนื่องจากหัวใจห้องล่างจะต้องบีบโลหิตส่งไปยังทุกส่วนของร่างกาย
- 3) ผนังของหัวใจห้องล่างจึงมีความหนามากกว่าส่วนอื่นๆ การที่สัญญาณมีขนาดสูงเป็นเพราะผลรวมของศักดาไฟฟ้าทำงานของเซลล์เป็นจำนวนมาก
- 4) สัญญาณ T เกิดจากการคลายตัวของกล้ามเนื้อห้องล่าง มีคาบเวลาประมาณ 200 ms และมีขนาดประมาณ 30 เปอร์เซ็นต์ของสัญญาณ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

5) สัญญาณ U ยังไม่ทราบสาเหตุแน่นอนแต่สันนิษฐานกันว่าเกิดจากการกลับคืนสู่ระดับศักดาไฟฟ้าขณะอยู่นิ่งๆอย่างช้าๆของเซลล์กล้ามเนื้อหัวใจห้องล่าง หรือที่เรียกว่า ศักดาไฟฟ้าตามหลัง (After Potential)



รูปที่ 2.7 องค์ประกอบต่างๆของคลื่นไฟฟ้าหัวใจ

เวลาในแต่ละช่วงของคลื่นไฟฟ้าหัวใจ แสดงถึงการส่งผ่านสัญญาณไฟฟ้าไปยังเนื้อเยื่อกล้ามเนื้อหัวใจที่จุดต่างๆ ซึ่งเวลาในแต่ละช่วงของสัญญาณปกติได้สรุปไว้ในตารางที่ 2.1 ตารางที่ 2.1 ช่วงเวลาต่างๆของคลื่นหัวใจไฟฟ้า

ช่วงเวลาต่างๆของคลื่นไฟฟ้าของหัวใจ	ช่วงเวลาปกติ (วินาที)	
	ค่าเฉลี่ย	ช่วงเวลา
ช่วงเวลาของ PR	0.18	0.12-0.20
ช่วงเวลาของ QR	0.08	ถึง 0.10
ช่วงเวลาของ QT	0.40	ถึง 0.43
ช่วงเวลาของ ST(QT-QRS)	0.32	-

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

*หมายเหตุ ช่วงเวลาของ PR วัดได้จากเวลาของสัญญาณ P ถึงเวลาเริ่มของสัญญาณรวมQRS

2.1.6 รายละเอียดของเครื่อง อิเล็กทรอนิกส์ไอแอม

คณะกรรมการของการตรวจอิตาลีของสมาคมโรคหัวใจแห่งสหรัฐอเมริกาได้ให้ข้อเสนอแนะสำหรับเครื่องอิตาลีข้อเสนอแนะมีดังนี้

1) Linearity and distortion ความแม่นยำและความผิดเพี้ยนเป็นคุณสมบัติที่สำคัญของเครื่องอิตาลี การเบี่ยงเบนไปจากความถูกต้องควรมีค่าน้อยกว่า 5% เมื่อทำการบันทึกลงกระดาษด้วยความสูง 5 และ 50 มม. ความต้องการนี้ครอบคลุมถึงคลื่นไฟฟ้าที่มีความถี่ระหว่าง 0.05-100 Hz

2) Input range เครื่องอิตาลี ต้องสามารถขยายสัญญาณได้ในช่วงกว้างคือ ช่วงที่ความสูงได้ถึง 10 mV

3) Input Impedance and Current อินพุตอิมพีแดนซ์ระหว่างอิเล็กโตรดกับพื้นดินควรจะมีค่าน้อยกว่า 5 เมกะโอห์ม ในระหว่างการวัดนั้นอิเล็กโตรดทุกอันควรจะต้องลงดินทั้งหมด เครื่องอิตาลีไม่ควรจะมีกระแสไฟฟ้ามากกว่า 1.0 ไมโครแอมป์ไหลผ่านผู้ป่วย (ปัจจุบันกระแสรั่วไหลที่ไม่มากกว่า 10 ไมโครแอมป์ นั้นเป็นที่ยอมรับกัน โดยทั่วไป)

4) Central Terminal วงจรรีซิสแดนซ์ที่ต้องการเพื่อทำให้เกิด Central Terminal ไม่ควรทำให้เกิดการผิดเพี้ยนของสัญญาณเพิ่มขึ้นจากที่ได้กล่าวไว้ในข้อที่ 1 อีกมากกว่า 2% เมื่อรวมกับความต้องการทางอินพุตอิมพีแดนซ์ ค่ารีซิสแดนซ์ที่น้อยที่สุดควรมีค่า 3.3 เมกะโอห์ม

5) Gain เครื่อง อิตาลี ควรจะมีที่ปรับกำลังขยายได้ 3 เท่า คือ 5,10,และ 20 มม./ มิลลิโวลต์

6) Frequency Response การตอบสนองของเครื่องอิตาลี ในช่วงความถี่ตั้งแต่ 0.14-25 Hz ควรจะเท่ากันดีไม่ควรต่างกันเกิน 0.5dB สำหรับสัญญาณที่มีความสูงน้อยกว่าหรือเท่ากับ 5 มม. บนกระดาษบันทึกเมื่อใช้ความถี่ 25 Hz แล้วการตอบสนองต่อสัญญาณรูปซายน์ไม่ควรจะลดลงมากกว่า 3 dB

7) Common-Mode-Rejection-Ratio (CMRR) ในทุกตำแหน่งของสวิตช์ที่ใช้เลือกสายต่อ (Lead Selector Switch) เมื่อปรับตั้งกำลังขยายของเครื่องบันทึกไว้ที่ 10ม.ม./มิลลิโวลต์ ต่อสายอิเล็กโตรดทั้งหมดเข้ากับไฟสลับ 60 เฮิร์ตซ์120โวลต์ พร้อมกับสายอีกข้างหนึ่งลงดิน ส่วนสายอีกข้างหนึ่งนั้นซึ่งต่อกับจุดรวมของสายอิเล็กโตรดทั้งหมด จะนำไปต่ออนุกรมกับคาปาซิแตนซ์ 20 pF ผลที่ได้นั้นไม่ควรจะมีการเคลื่อนที่ของเข็มบันทึกมากกว่า 20 มม.ข้อกำหนดเฉพาะนี้จะยังคงได้อยู่ทั้งเมื่อต่อรีซิสแดนซ์ 100 กิโลโอห์ม แบบอนุกรมกับสายอินพุตด้วย

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

8) Calibration เครื่องอ็ชีจีควรมีสักคาไฟฟ้ามาตรฐานขนาด 1.0 มิลลิโวลต์ สำหรับปรับเทียบค่ากำลังขยายของเครื่อง

9) Chart Speed ความเร็วของกระดาษบันทึกมาตรฐานควรจะเป็น 25 มม./วินาที นอกจากนั้นควรมีความเร็ว 50 มม./วินาที ความแม่นยำของความเร็วควรมีค่า 2%


10) Output เอาท์พุทอิมพีแดนซ์ควรมีค่าน้อยกว่า 100 โอห์ม เอาท์พุทสูงสุดควรมีค่า 1 โวลต์

11) Event Marker อุปกรณ์ที่ทำเครื่องขยายด้วยมือควรมีไว้ในเครื่องอ็ชีจีสำหรับให้ผู้ใช้เครื่องทำเครื่องหมายเมื่อทำการบันทึกคลื่น ไฟฟ้าอ็ชีจี

2.2 ไมโครคอนโทรลเลอร์ (PSoC)


2.2.1 แนะนำไมโครคอนโทรลเลอร์ PSoC

ไมโครคอนโทรลเลอร์ในยุคแรกๆนั้นมีความสามารถในการประมวลผลได้เฉพาะสัญญาณalogicหรือสัญญาณดิจิตอลเท่านั้นดังรูปที่ 2.8 โดยหากระบบใดมีความจำเป็นติดต่อเชื่อมโยงเข้ากับสัญญาณอนาล็อก ก็จำเป็นต้องติดต่อเชื่อมโยงเข้ากับสัญญาณอนาล็อกก็จำเป็นที่จะต้องเพิ่มเติมวงจรอินเทอร์เฟซเข้าไปเพื่อให้ระบบมีความสามารถที่จะรองรับการทำงานในส่วนที่ต้องการใช้งานซึ่งแสดงดังรูปที่ 2.9 โดยจะเห็นได้ว่าการพัฒนาระบบไมโครคอนโทรลเลอร์นั้นไม่ใช่แค่เพียงการศึกษาโครงสร้างและการเขียนโปรแกรมเท่านั้น หากแต่ยังจำเป็นต้องศึกษาถึงวงจรอินเทอร์เฟซในรูปแบบต่างๆเพื่อทำให้ระบบไมโครคอนโทรลเลอร์นั้นสามารถใช้งานได้อย่างเต็มประสิทธิภาพและครอบคลุมความต้องการของงาน



รูปที่ 2.8 ระบบไมโครคอนโทรลเลอร์ที่มีวงจรดิจิตอลเพียงอย่างเดียว

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.9 ระบบไมโครคอนโทรลเลอร์ที่มีวงจรมอนิเตอร์เฟสกับสัญญาณอนาล็อก

เมื่อเปรียบเทียบระหว่างรูปที่ 2.8 และ 2.9 จะสังเกตเห็นอย่างชัดเจนว่าระบบไมโครคอนโทรลเลอร์ที่มีความจำเป็นต้องทำงานร่วมกับสัญญาณอนาล็อกจากภายนอกนั้น จำเป็นต้องมีวงจรมอนิเตอร์เฟสเพิ่มเติมได้แก่

Input Amplifier/Buffer : วงจรขยายสัญญาณในกรณีที่สัญญาณอนาล็อกอินพุตต่างๆ เช่น การวัดอุณหภูมิด้วย Thermo couple หรือ RTD

วงจรถ่าย ADC : วงจรแปลงสัญญาณอนาล็อกเป็นดิจิทัลเพื่อป้อนให้แก่ดิจิทัลอินพุตของไมโครคอนโทรลเลอร์ ซึ่งไมโครคอนโทรลเลอร์จะสามารถรับรู้การเปลี่ยนแปลงของสัญญาณอนาล็อกได้จากข้อมูลนี้โดยทั่วไปวงจรถ่ายส่วนนี้จะนิยมเลือกใช้ไอซีสำเร็จรูปที่ทำงานด้านนี้โดยเฉพาะมีทั้งความละเอียด 8/10/12/14/16 และ 24 bit ให้เลือกใช้ใช้งานตามความต้องการ

วงจรถ่าย DAC : วงจรแปลงสัญญาณจากดิจิทัลเป็นอนาล็อกเพื่อแปลงค่าการประมวลผลที่ได้จากไมโครคอนโทรลเลอร์ในรูปของสัญญาณดิจิทัลไปสู่สัญญาณอนาล็อก

Output Amplifier / Buffer : วงจรขยายสัญญาณ ในกรณีที่สัญญาณเอาต์พุตที่มีระดับสัญญาณแตกต่างไปของระบบซึ่งโดยปกติแรงดันไฟเลี้ยงของระบบไมโครคอนโทรลเลอร์ที่ 5v แรงดันสูงสุดของวงจรถ่าย DAC ก็จะมีค่าไม่เกิน 5v ด้วย ดังนั้นหากต้องการยกระดับแรงดันเอาต์พุตที่สูงกว่าก็จำเป็นต้องมีวงจรถ่ายสัญญาณเพิ่มเติมต่อไป

2.2.2 โครงสร้างไมโครคอนโทรลเลอร์ PSoC

จากรูปแบบของระบบไมโครคอนโทรลเลอร์เดิมซึ่งสามารถรองรับการทำงานในรูปแบบเฉพาะสัญญาณทางดิจิทัลตลอดจนการขยายขีดความสามารถที่เพิ่มขึ้นทางด้านอนาล็อกซึ่งจำเป็นต้องอาศัยทักษะความรู้ความชำนาญในการออกแบบจึงได้มีการพัฒนาชิพไมโครคอนโทรลเลอร์ขึ้นเพื่อลดปัญหาและข้อจำกัดของระบบไมโครคอนโทรลเลอร์เดิมตามหลักการที่ว่า PSoC หรือ

Programmable System On Chip ซึ่งหมายถึงการโปรแกรมชิพให้มีความสามารถที่สอดคล้องกับเอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น เมื่ออนุญาตเห็นใบเซอร์ใบนี้เป็นการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดลอกเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ความต้องการของระบบที่ต้องการได้นั้นเอง หรืออาจจะกล่าวอีกนัยหนึ่งได้ว่าชิพ PSoC นี้สามารถโปรแกรมฟังก์ชันการทำงานที่จำเป็นสำหรับระบบไมโครคอนโทรลเลอร์ เช่น วงจรแปลงสัญญาณ ADC, DAC, PWM, Amplifier, Filter และอื่นๆ อีกมากมาย ให้อยู่รวมกันภายในชิพเดียวกันได้จึงถือได้ว่าเป็นประโยชน์ต่อการพัฒนาเป็นอย่างยิ่ง เพราะนั่นหมายถึงการลดความยุ่งยากในการจัดทำวงจรอินเทอร์เฟซเพิ่มเติมจึงไม่จำเป็นต้องสิ้นเปลืองสายสัญญาณของไมโครคอนโทรลเลอร์เพื่อควบคุมอุปกรณ์อินเทอร์เฟซต่างๆ

2.2.2.1 คุณสมบัติที่สำคัญของ PSoC

จากที่กล่าวมาในช่วงแรกเป็นเพียงการเกริ่นนำที่จะให้ผู้อ่านได้สังเกตเห็นถึงคุณสมบัติที่สำคัญของไมโครคอนโทรลเลอร์ PSoC ซึ่งมีคุณสมบัติที่สำคัญและโดดเด่นอยู่หลายประการดังนี้

- 1.) มีโครงสร้างของระบบภายในแบบ Harvard Architecture ด้วยหน่วยประมวลผลภายในแบบ M8C และสามารถทำงานได้ที่ความถี่สูงถึง 24 MHz
- 2.) มีวงจรคูณเลขภายในแบบ 8x8 Multiply (32 Bit Accumulate)
- 3.) สามารถทำงานได้ที่ระดับแรงดันไฟฟ้าตั้งแต่ 3.0 ถึง 5.25v
- 4.) มีโหมดการทำงานแบบ Switch Mode Pump (SMP) ซึ่งช่วยให้ระบบสามารถทำงานกับแรงดันไฟเลี้ยงที่มีระดับต่ำถึง 1v ได้
- 5.) สามารถนำไปประยุกต์ใช้งานภาคอุตสาหกรรมได้เป็นอย่างดี โดยสามารถทำงานได้ในช่วงอุณหภูมิ -40 องศา ถึง 85 องศา
- 6.) วงจรกำเนิดสัญญาณนาฬิกาที่มีความเที่ยงตรงสูง โดยสามารถเลือกใช้ได้ตามความต้องการได้แก่
 - ใช้วงจรกำเนิดสัญญาณนาฬิกาภายใน 24/48 MHz โดยมีค่าความผิดพลาดที่ +/- 2.5% โดยไม่จำเป็นต้องใช้อุปกรณ์ภายนอกอื่นๆ เช่น R-C เป็นต้น
 - ทำงานร่วมกับ X-TAL 32.768 KHz ประกอบกับคุณสมบัติ PLL ที่มีอยู่ภายในชิพเพื่อกำเนิดสัญญาณนาฬิกาที่ 24/48 MHz
 - ทำงานร่วมกับ External Oscillator ได้ที่ความถี่สูงสุด 24 MHz
 - มีวงจรกำเนิดสัญญาณภายในอิสระ สำหรับการทำงานในโหมด Sleep และ Watch dog เพื่อเพิ่มเสถียรภาพของระบบไมโครคอนโทรลเลอร์
- 7.) หน่วยความจำโปรแกรมที่มีความยืดหยุ่นสูง
 - 16 KB Flash Memory สำหรับเบอร์ CY27-Series และ 32 KB สำหรับเบอร์ CY29-Series ที่มีจำนวนรอบต่อการลบและเขียนข้อมูลใหม่ได้สูงสุด 50000 ครั้ง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สำนักหอสมุดกลาง พระจอมเกล้าลาดกระบัง


- หน่วยความจำ RAM ภายในขนาด 256 Byte สำหรับเบอร์ CY27-Series และ 2KB สำหรับเบอร์ CY29-Series
 - สามารถโปรแกรมข้อมูลลงชิพด้วยรูปแบบของ In-System Programming ได้โดยไม่ต้องถอดชิพออกจากบอร์ด
 - สามารถโปรแกรมเพื่ออัปเดตข้อมูลบางส่วนได้ (Partial Flash Updates)
 - หลากหลายกับโหมดการป้องกัน(Protection Mode)
 - สามารถใช้งานพื้นที่ว่างของ Flash Memory เพื่อนำมาประยุกต์ใช้เป็นหน่วยความจำชนิด EEPROM ได้โดยไม่ต้องอินเทอร์เฟสกับ EEPROM จากภายนอก
- 8.) สามารถโปรแกรมฟังก์ชันการทำงานให้กับขาต่างๆของไมโครคอนโทรลเลอร์ได้
- สามารถขับกระแสได้ 25 mA ทุกขาในโหมด GPIO
 - สามารถเลือกรูปแบบการทำงานของแต่ละขาได้อย่างอิสระ ได้แก่ Pull Up , Pull Down , High Z , Strong , Open Drain High และ Open Drain Low
 - ทุกๆขาสามารถกำหนดให้เป็นแหล่งกำเนิดสัญญาณอินเทอร์รัพต์ได้
- 9.) ทรัพยากรเพิ่มเติมที่มีอยู่ภายในระบบ ได้แก่
- การสื่อสารแบบ I²C Slave , Master และ Muti-Mater
 - มีวงจรการทำงานของ Watchdog และ Sleep Timer
 - ผู้ใช้สามารถกำหนดค่าระดับแรงดันในการทำงานได้
 - มีวงจร Supervisory ประกอบอยู่ภายใน
 - มีวงจรกำหนดแรงดันอ้างอิงภายในที่มีความเที่ยงตรงสูง
- 10.) มีซอฟต์แวร์สำหรับการพัฒนาให้ใช้งานได้ทั้งภาษา C และ Assembly

2.2.3 โครงสร้างทางฮาร์ดแวร์

การศึกษาและการใช้งานไมโครคอนโทรลเลอร์จะเกิดประโยชน์สูงสุดผู้ใช้งานจำเป็นต้องรู้ถึงโครงสร้างภายในตัวชิพไมโครคอนโทรลเลอร์ สำหรับไมโครคอนโทรลเลอร์ PSoC มีรูปแบบดังรูปที่ 2.10

82181

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 2.10 บล็อกไดอะแกรมไมโครคอนโทรลเลอร์ PSoC

2.2.3.1 แกนหลักในการประมวลผลและการควบคุม (PSoC Core)

PSoC Core เป็นส่วนของโปรแกรมหลักในการประมวลผลและควบคุมการทำงานภายในทั้งหมดอันประกอบไปด้วยหน่วยประมวลผลแบบ M8C , Flash Memory หรือหน่วยความจำโปรแกรม

Supervisory ROM(SROM) หน่วยความจำภายในที่ทำหน้าที่ควบคุมระบบการทำงานภายในของไมโครคอนโทรลเลอร์ เช่น การ Boot ระบบ , การ Calibrate วงจรภายในและการจัดการข้อมูลกับ Flash Memory

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.11 PSoC Core

SRAM หน่วยความจำแบบ RAM ภายในสำหรับใช้ในการเก็บข้อมูลระหว่างการทำงานของโปรแกรม นอกจากนี้พื้นที่ของ Stack Pointer ก็เก็บไว้ในหน่วยความจำส่วนนี้ด้วยเช่นกัน
 วงจรกำเนิดสัญญาณนาฬิกาประกอบด้วย

- 24 MHz Internal Main Oscillator หรือ IMO เป็นวงจรถูกกำเนิดสัญญาณนาฬิกาภายในที่มีความถี่ 24 MHz โดยไม่จำเป็นต้องใช้สัญญาณนาฬิกาหรือ X-TAL จากภายนอก ซึ่งถือได้ว่าเป็นส่วนของวงจรถูกกำเนิดสัญญาณนาฬิกาที่มีบทบาทและสำคัญ เพราะนอกจากการใช้งานขาต่างๆของไมโครคอนโทรลเลอร์ได้อย่างครบถ้วนโดยไม่จำเป็นต้องต่ออุปกรณ์ในการกำเนิดสัญญาณนาฬิกาจากภายนอกแล้วยังสามารถกำเนิดความถี่ในการทำงานได้สูงถึง 24 MHz ประกอบด้วยค่า Error เพียง 2.5 %
- Internal Low Speed Oscillator หรือ ILO เป็นวงจรถูกกำเนิดสัญญาณความถี่ต่ำอีกชุดหนึ่งซึ่งแยกออกมาเป็นอิสระ เพื่อใช้เป็นวงจรถูกกำเนิดสัญญาณนาฬิกาให้กับการทำงานของ Watchdog และ Sleep Timer การแยกวงจรถูกกำเนิดสัญญาณนาฬิกาส่วนนี้ออกมาก็เพื่อต้องการให้มั่นใจได้ว่าระบบจะมีเสถียรภาพที่ตีนั้นเอง


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

- 32 KHz Crystal Oscillator หรือ ECO เป็นโหมดการทำงานของวงจรกำเนิดสัญญาณนาฬิกาซึ่งจะต้องทำงานร่วมกับ X-TAL 32.768 MHz จากภายนอก การใช้งานรูปแบบนี้ก็เพื่อต้องการให้ความถี่ของสัญญาณนาฬิกาภายในมีค่าความเที่ยงตรงสูงสุดที่ 24 MHz ซึ่งผู้อ่านหลายท่านอาจสงสัยว่าเหตุใด X-TAL 32.768 MHz จึงสามารถสร้างความถี่นาฬิกาภายในได้สูงสุดถึง 24 MHz เหตุที่สามารถทำงานเช่นนั้นได้ก็เพราะมีวงจร PLL (Phase Lock Loop) ประกอบอยู่ภายใน
- Sleep and Watchdog เป็นโหมดควบคุมการทำงานในแบบ Sleep และระบบตรวจสอบการทำงานของระบบไมโครคอนโทรลเลอร์ด้วย Watchdog
- Interrupt Controller หน่วยควบคุมการอินเทอร์รัพต์ โดยทำหน้าที่ควบคุมการตอบสนองต่ออินเทอร์รัพต์จากแหล่งต่างๆ และการจัดลำดับความสำคัญของการอินเทอร์รัพต์

2.2.3.2 Digital System

เป็นพื้นที่การทำงานของระบบดิจิทัลโดยเป็นส่วนการทำงานทาง Hardware ที่แยกเป็นอิสระจาก PSoC Core โดยโครงสร้างส่วนนี้เองที่ผู้ใช้สามารถกำหนดคุณสมบัติฟังก์ชันทางด้านดิจิทัลให้แก่ชิพไมโครคอนโทรลเลอร์ได้ เพื่อให้ชิพไมโครคอนโทรลเลอร์มีคุณสมบัติทางด้านดิจิทัลตามต้องการ สำหรับชิพรุ่น CY27-Series มีให้ใช้งานได้ 8 Digital Block และชิพรุ่น CY29-Series สามารถใช้งานได้ถึง 16 Digital Block สำหรับคุณสมบัติพื้นฐานของแต่ละบล็อกคือ มีขนาดข้อมูลเท่ากับ 8 บิต โดยแสดงดังรูปที่ 2.12

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 2.12 Digital System

2.2.3.3 Analog System

เป็นพื้นที่การทำงานของระบบอนาล็อกโดยมีลักษณะเป็นส่วนการทำงานทาง Hardware ที่แยกเป็นอิสระจาก PSOC Core เช่นเดียวกับ Digital System โดยโครงสร้างในส่วนนี้ผู้ใช้สามารถกำหนดคุณสมบัติฟังก์ชันทางด้านอนาล็อกให้แก่ซีไมโครคอนโทรลเลอร์ได้ ดังนั้นสำหรับชิพรุ่น CY27-Series และ CY29-Series มีพื้นที่ให้ใช้งานได้เท่ากับคือ 12 Analog Block

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.13 Analog System


2.2.3.4 System Resources

เป็นส่วนของทรัพยากรรวมภายในระบบซึ่งแต่ละส่วนของระบบไมโครคอนโทรลเลอร์สามารถติดต่อถึงกันได้ผ่านซิสเต็มบัส (System Bus) อันประกอบด้วย

- 1.) Digital Clock สำหรับควบคุมการหารความถี่สัญญาณนาฬิกา
- 2.) Multiply Accumulate (MAC)
- 3.) Decimator
- 4.) I²C สำหรับการสื่อสารด้วยรูปแบบ I²C
- 5.) POR และ LVD สำหรับควบคุมระบบรีเซ็ตและระบบตรวจสอบระดับแรงดันไฟเลี้ยงต่ำกว่ากำหนด

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

- 6.) Internal Voltage Reference แรงดันอ้างอิงภายใน สามารถกำหนดใช้งานเป็นค่าแรงดันอ้างอิงภายในให้แก่วงจร ADC หรือส่งค่าแรงดันอ้างอิงออกไปสู่ขาสัญญาณเพื่อนำออกไปใช้งานภายนอกได้
- 7.) Switch Mode Pump โหมคควบคุมการทำงานสำหรับบูทค่าแรงดันไฟเลี้ยงระดับต่ำให้มีความแรงดันสูงขึ้นและเพียงพอสำหรับการทำงานของระบบไมโครคอนโทรลเลอร์ได้ สำหรับการประยุกต์ใช้งานแรงดันไฟฟ้าจากแบตเตอรี่



รูปที่ 2.14 System Resources

2.2.3.5 พอร์ต (Ports)

เป็นขาสัญญาณต่างๆที่ใช้สำหรับการอินเทอร์เฟตไปยังวงจรต่างๆ โดยจำนวนของพอร์ตจึงขึ้นอยู่กับเบอร์ของไมโครคอนโทรลเลอร์ที่เลือกนำมาใช้งาน โดยมีขนาดตั้งแต่ 8/20/28/44 และ 48 ขาให้เลือกใช้งานตามความเหมาะสมของการนำไปใช้งาน

ขาสัญญาณต่างๆของ PSoC ไมโครคอนโทรลเลอร์

ขาสัญญาณของ PSoC มีลักษณะคล้ายกับไมโครคอนโทรลเลอร์เบอร์อื่นๆคือ มีทั้งขาสัญญาณอินพุตและเอาต์พุต ซึ่งในบางขาอาจทำหน้าที่มากกว่า 1 หน้าที่ หน้าที่การทำงานของขาสัญญาณต่างๆสามารถสรุปได้ดังตารางต่อไปนี้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Pin Name	Description	Input/Output
SMP	Switch Mode Pump	Power
Vdd	Supply Voltage	Power
Vss	Ground	Power
XRES	External Reset (Active High)	Input
P0[0]-P0[1]	Port 0[0] , 0[1] , Analog Input	Input/Output
P0[2]-P0[5]	Port 0[2] , 0[3] , 0[4] ,0[5] , Analog Input/Output	Input/Output
P0[6]-P0[7]	Port 0[6] , 0[7] , Analog Input	Input/Output
P1[0]	Port 1[0] ,XTAL Out/SDATA/I ² C SDA	Input/Output
P1[1]	Port 1[1] ,XTAL In/SCLK/I ² C SCL	Input/Output
P1[2]	Port 1[2]	Input/Output
P1[3]	Port 1[3]	Input/Output
P1[4]	Port 1[4] , EXTCLK	Input/Output
P1[5]	Port 1[5] , I ² C SDA	Input/Output
P1[6]	Port 1[6]	Input/Output
P1[7]	Port 1[7] , I ² C SCL	Input/Output
P2[0]-P2[3]	Port 2[0] ,2[1] ,2[2] , 2[3] , Non-Multiplexed Analog Input	Input/Output
P2[4]	Port 2[4] , External AGND	Input/Output
P2[5]	Port 2[5]	Input/Output
P2[6]	Port 2[6] , External VREF	Input/Output
P2[7]	Port 2[7]	Input/Output
P3[0]-3[7]	Port 3[0] ,3[1] ,3[2] ,3[3] ,3[4] ,3[5] ,3[6] ,3[7]	Input/Output
P4[0]-4[7]	Port 4[0] , 4[1] , 4[2] , 4[3] ,4[4] , 4[5] , 4[6] , 4[7]	Input/Output
P 5[0]-5[3]	Port 5[0] , 5[1] , 5[2] , 5[3]	Input/Output

ตารางที่ 2.2 จากตารางข้างต้นเป็นการกำหนดขาสัญญาณมาตรฐานของ PSoc
ไมโครคอนโทรลเลอร์ทั้งเบอร์เล็กและเบอร์ใหญ่นั้นหมายความว่าบางเบอร์อาจจะไม่มี
ขาสัญญาณบางขาปรากฏอยู่ในตารางที่ 2.2

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.2.3.6 วงจรกำเนิดสัญญาณพิก้า (Oscillator)

ไมโครคอนโทรลเลอร์ PSoC สามารถทำงานได้ด้วยวงจรถูกกำเนิดความถี่ภายในได้ถึง 24 MHz แต่อย่างไรก็ดีการใช้วงจรถูกกำเนิดความถี่มีความผิดพลาด โดยปกติจะมีค่าไม่เกิน 2.5 % ดังนั้นสำหรับงานที่ต้องการความเที่ยงตรงสูงกว่านี้ สามารถใช้วงจรถูกกำเนิดความถี่จากภายนอกซึ่งสามารถรองรับการใช้งานได้ 2 ลักษณะคือ

- 1.) Crystal Oscillator 32 KHz : เป็นคริสตอลชนิดเดียวกันกับที่ใช้ชิพนาฬิกา หรือ RTC แม้ว่าความถี่ในการทำงานจะมีค่าเป็น 32 KHz แต่ไมโครคอนโทรลเลอร์ PSoC สามารถใช้เป็นความถี่อ้างอิงสำหรับผลิตความถี่ 24MHz ภายในไมโครคอนโทรลเลอร์ได้ โดยใช้คุณสมบัติของ PLL (Phase Lock Loop) การเลือกใช้วงจรถูกกำเนิดความถี่ประเภทนี้ จะต้องต่อผ่านขาไมโครคอนโทรลเลอร์ P[0] , P[1] ประกอบกับตัวเก็บประจุจากภายนอกอีก 2 ตัวดังรูปที่


2.15



รูปที่ 2.15 การต่อ Crystal Oscillator 32 KHz เข้ากับ PSoC

- 2.) Oscillator Module : เป็นโมดูลกำเนิดความถี่สามารถทำงานที่ความถี่ 1MHz - 24MHz โดยต่อผ่านทางขา P[4] ดังแสดงในรูปที่ 2.16 ไมโครคอนโทรลเลอร์จะใช้ความถี่ที่ป้อนเข้ามาจากภายนอกนี้เป็นความถี่อ้างอิงในการทำงานแทนความถี่ที่กำเนิดขึ้นจากภายใน ดังนั้นความเที่ยงตรงของค่าความถี่ในการทำงานจึงขึ้นตรงกับความถี่ของ Oscillator Module นั้นเอง


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.16 Oscillator Module

2.2.3.7 การรีเซ็ต (Reset)

ขาสัญญาณรีเซ็ตของไมโครคอนโทรลเลอร์ PSoC หรือ XRES จะมีอยู่ในคอนโทรลเลอร์ทุกรุ่น ยกเว้นรุ่นที่มีขนาด 8 ขา ซึ่งจะไม่มียาสัญญาณนี้ การรีเซ็ตจะเกิดขึ้นได้เมื่อได้รับลอจิก “1” หรือแรงดันไฟเลี้ยง +5V ดังนั้นวงจรรีเซ็ตจึงสามารถแสดงได้ดังรูปที่ 2.17



รูปที่ 2.17 การต่อขารีเซ็ตเข้ากับ PSoC

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.2.3.8 การโปรแกรมข้อมูลเข้าสู่ไฟไมโครคอนโทรลเลอร์ (In-Circuit Program Interface)


การโปรแกรมข้อมูลลงสู่ไฟไมโครคอนโทรลเลอร์ PSoC สามารถรองรับการโปรแกรมในลักษณะ ISP โดยไม่ต้องถอดชิพออกจากบอร์ด ขาสัญญาณสำหรับการโปรแกรมประกอบด้วย P1[0], P1[1] และ XRES

2.3 การสื่อสารข้อมูลแบบอนุกรม

ระบบคอมพิวเตอร์สามารถส่งข้อมูลได้สองรูปแบบคือแบบขนาน (Parallel) ซึ่งจะส่งข้อมูลทุกบิตออกไปพร้อมกันและแบบอนุกรม (Serial) ซึ่งจะส่งข้อมูลออกไปทีละบิต การส่งข้อมูลแบบขนานนี้จะต้องใช้สายในการส่งข้อมูลจำนวนมากซึ่งไม่เหมาะสมกับการส่งระยะไกล โดยมากแล้วจะใช้ส่งระยะใกล้ ส่วนการส่งข้อมูลระยะไกลๆควรใช้การส่งข้อมูลแบบอนุกรมโดยส่งข้อมูลออกไปทีละบิต

2.3.1 พื้นฐานการสื่อสารอนุกรม

เมื่อไมโครโปรเซสเซอร์ต้องการติดต่อกับอุปกรณ์ภายนอก ตัวมันจะส่งข้อมูลออกมา มีขนาดเป็นไบนารีหรือ 8 บิต แต่เนื่องจากไมโครโปรเซสเซอร์มีบัสข้อมูลขนาด 8 บิต การถ่ายโอนข้อมูลต่างๆจะทำแบบขนานถ้าต้องการส่งข้อมูลออกไปแบบอนุกรมจะต้องเปลี่ยนข้อมูลแบบขนานนี้ให้เป็นอนุกรมเสียก่อนแล้วจึงส่งออกไป ส่วนการรับข้อมูลแบบอนุกรมจะรับเข้ามาทีละบิตและเปลี่ยนข้อมูลให้เป็นแบบขนานแล้วส่งให้ไมโครโปรเซสเซอร์ประมวลผลต่อไป ในระบบคอมพิวเตอร์ตัวที่เปลี่ยนข้อมูลอนุกรมเป็นขนานและเปลี่ยนข้อมูลขนานเป็นอนุกรมเรียกว่า UART (Universal Asynchronous Receiver Transmitter) เป็นดังรูปที่ 2.18




รูปที่ 2.18 แสดงลักษณะการรับส่งข้อมูลแบบอนุกรมและแบบขนาน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.3.2 รูปแบบการสื่อสารข้อมูล

การสื่อสารข้อมูลระหว่างตัวรับและตัวส่งนั้นมีหลายวิธี ถ้าหากตัวส่งทำหน้าที่ส่งอย่างเดียว และตัวรับทำหน้าที่รับอย่างเดียวเรียกว่าการสื่อสารแบบซิมเพล็กซ์ (Simplex) ถ้าหากตัวรับและตัวส่งสามารถรับและส่งข้อมูลได้แต่ทำในเวลาต่างกันเรียกว่าการสื่อสารแบบฮาล์ฟดูเพล็กซ์ (half duplex) แต่ถ้าหากตัวรับและตัวส่งสามารถรับส่งข้อมูลได้สองทิศทางในเวลาเดียวกันเรียกว่าการสื่อสารแบบฟูลดูเพล็กซ์ (full duplex) เป็นดังรูปที่ 2.19



รูปที่ 2.19 การรับส่งข้อมูลแบบ Simplex , Half duplex และ Full duplex

สำหรับวิธีการส่งข้อมูลแบบอนุกรมมี 2 วิธีคือการส่งแบบเข้าจังหวะเวลา (Synchronous) และการส่งแบบไม่เข้าจังหวะเวลา (Asynchronous) โดยการส่งแบบเข้าจังหวะเวลาจะต้องมีการส่งสัญญาณนาฬิกาพร้อมไปด้วยเพื่อควบคุมการรับส่งข้อมูล แต่การรับส่งข้อมูลแบบไม่เข้าจังหวะเวลา เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ไม่ต้องมีแต่จะใช้การกำหนดอัตราเร็วในการรับส่งข้อมูลให้มีค่าเท่ากันที่เรียกว่า Baud rate ซึ่งมีหน่วยเป็นบิตต่อวินาที (bit per second: bps)

2.3.3 การติดต่อ PSoc กับ RS-232

สำหรับการสื่อสารแบบอนุกรมเป็นแบบ Asynchronous การส่งแต่ละรอบจะประกอบไปด้วย Start bit , actual data , parity bit และ stop bit ตัวอย่างเช่น ข้อมูล 01101001 (69h) การส่งจะเริ่มจาก start bit ตามด้วยข้อมูล 8 บิตโดยจะเริ่มด้วยบิตต่ำสุด (LSB) ก่อนจนครบ 8 บิตตามด้วย parity bit (มีหรือไม่มีก็ได้) และปิดท้ายด้วย stop bit แสดงดังรูปที่ 2.20



รูปที่ 2.20 สัญญาณในการติดต่อแบบ Asynchronous

การส่งข้อมูลด้านส่งและด้านรับจะต้องทำงานด้วยอัตราส่งข้อมูลต่อวินาที (Baud rate) ที่เท่ากัน ด้านรับจะรู้ว่าจะต้องใช้เวลานานเท่าไรที่บิตถัดไปจะเข้ามา ตัวอย่างเช่น ถ้าเราใช้ baud rate 9600 bps ด้านรับจะอ่านข้อมูลบิตถัดไปทุกๆ 1/9600 วินาที ถ้าข้อมูลที่ส่งมา parity bit (บิตตรวจสอบ) ด้านรับจะใช้ parity bit นี้ ตรวจสอบว่าข้อมูลที่รับมานี้ถูกต้องหรือไม่ โดยการตรวจสอบจำนวนเลข 1 ที่มีในข้อมูล 1 byte ที่ส่งมา สุดท้ายคือ stop bit ด้านรับจะไม่อ่านข้อมูลเข้ามาจนกว่าจะมี start bit ของข้อมูล byte ต่อไปเข้ามา

2.3.4 มาตรฐานพอร์ตอนุกรมแบบ RS-232

มาตรฐานการเชื่อมต่อแบบอนุกรม RS-232 เป็นมาตรฐานอุตสาหกรรมที่ออกแบบมาเพื่อใช้ในการส่งข้อมูลอนุกรมแบบอะซิงโครนัส 2 ทิศทาง โดยมาตรฐาน RS-232 ในอดีตนั้นถูกออกแบบมาเพื่อส่งผ่านข้อมูลจากคอมพิวเตอร์ไปยังโมเด็มเพียงอย่างเดียว เพื่อที่จะนำข้อมูลจากโมเด็มนี้ สื่อสารผ่านสายโทรศัพท์ไปยังคอมพิวเตอร์อีกชุดหนึ่งซึ่งอยู่ห่างไกลกัน โดยคณะกรรมการที่เรียกว่า สมาคมอุตสาหกรรมอิเล็กทรอนิกส์ (Electronic Industries Association: EIA) ได้วางมาตรฐานที่มีชื่อเรียกว่า EIA RS-232 มาตรฐานนี้ในช่วงแรกจะใช้คอนเน็กเตอร์เป็นแบบ DB-25 โดยกำหนดความยาวสูงสุดของสายสัญญาณไว้ที่ 50 ฟุต มีระดับสัญญาณตั้งแต่ -3 ถึง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

-12 V แสดงว่ามีข้อมูล (Mark) และ +3 ถึง +12V แสดงว่าเป็นช่องว่างมาตรฐาน RS-232 ได้กำหนดรูปแบบของอุปกรณ์เชื่อมต่อข้อมูล (Data Terminal Equipment :DTE)

2.3.5 การเชื่อมต่อกับพอร์ตอนุกรมของคอมพิวเตอร์

การใช้งานพอร์ตอนุกรมของคอมพิวเตอร์มาตรฐาน RS-232 นั้นเนื่องจากระดับสัญญาณของพอร์ตอนุกรม RS-232 มีระดับแรงดันตั้งแต่ $\pm 3V$ ถึง $\pm 12V$ ในขณะที่ระดับสัญญาณไมโครคอนโทรลเลอร์ PSoc อยู่ที่ระดับ TTL ดังนั้นจึงเชื่อมต่อกันโดยตรงได้ จึงต้องอาศัยการเชื่อมต่อผ่าน IC MAX-232 ทำหน้าที่ในการแปลงระดับสัญญาณจากระดับ TTL ไปเป็นระดับของ RS-232 เพื่อให้สามารถถ่ายโอนข้อมูลถึงกันได้

2.3.6 คอนเน็กเตอร์สำหรับพอร์ต RS-232 และการเชื่อมต่อ


มาตรฐานการเชื่อมต่อแบบ RS-232 จะใช้คอนเน็กเตอร์แบบ DB-25 ตัวผู้หรือ DB-9 ตัวผู้ ซึ่งคอนเน็กเตอร์แบบ DB-25 จะมีขาต่อใช้งานเพียง 9 เส้นเช่นเดียวกับคอนเน็กเตอร์แบบ DB-9 เนื่องจากขาอื่นๆ ที่เคยใช้งานในอดีต ปัจจุบันมีการใช้งานไม่มากนัก จึงถูกยกเลิกไป โดยแสดงดังรูปที่ 2.21

DB9 Male Connector DB9 Female Connector




รูปที่ 2.21 แสดงคอนเน็กเตอร์ตัวเมียและตัวผู้ของ DB-9


Signal Ground.....	GND	—	5
Ring Indicator	RI	IN	9
Data Terminal Ready..	DTR	OUT	4
Clear To Send	CTS	IN	8
Transmit Data	TXD	OUT	3
Request To Send.....	RTS	OUT	7
Receive Data	RXD	IN	2
Data Set Ready	DSR	IN	6
Carrier Detect	DCD	IN	1



เอกสารนี้เป็นรูปที่ 2.22 การจัดทำของคอนเน็กเตอร์พอร์ตอนุกรมตามมาตรฐาน RS-232 ใต้โปรแกรมดำเนินการคำนวณว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.23 การต่ออุปกรณ์ภายนอกกับพอร์ตอนุกรมของคอมพิวเตอร์แบบ RS-232 โดยใช้สายสัญญาณเพียง 3 เส้น



รูปที่ 2.24 แสดงขาต่างๆและวงจรภายในของ MAX-232

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.4 RS232 to RF-Wireless (RF2.4GHz) CONVERTER รุ่น ET-RF24G V1.0



รูปที่ 2.25 RS232 to RF-Wireless (RF2.4GHz) Converter

2.4.1 ลักษณะโดยทั่วไป

ET-RF24G V1.0 เป็นชุด Signal Converter สำหรับใช้แปลงสัญญาณระหว่าง RS232 และ RF-Wireless โดยในโหมดการทำงานของการส่งข้อมูล (Transmitter) จะทำหน้าที่รอรับข้อมูลจากพอร์ตสื่อสารอนุกรม RS232 จากขา RX แล้วแปลงเป็นสัญญาณความถี่ (GFSK) ส่งออกไปในอากาศ และในทางกลับกันในโหมดการทำงานแบบรับ (Receiver) ชุด ET-RF24G V1.0 ก็จะทำหน้าที่คอยตรวจจับข้อมูลที่อยู่ในรูปของสัญญาณความถี่ (GFSK) จากด้าน RF เพื่อแปลงกลับเป็นข้อมูลแบบ RS232 ส่งออกไปทางขา TX ได้ด้วย

ซึ่งจะเห็นได้ว่าชุดแปลงสัญญาณ ET-RF24G V1.0 นั้นสามารถนำไปต่อใช้งานร่วมกับพอร์ตสื่อสารอนุกรมแบบ RS232 เพื่อใช้งานในลักษณะของการสื่อสารอนุกรมแบบไร้สาย (Transceiver) ได้โดยตรงโดยจะมีข้อดีก็คือ สามารถรับส่งข้อมูลกันได้ในระยะที่ไกลกว่า RS232 หลายเท่าตัวและประการสำคัญคือไม่จำเป็นต้องใช้สายสัญญาณที่เป็นตัวนำสัญญาณทางไฟฟ้าในการสื่อสารข้อมูลกัน ทำให้สามารถเปลี่ยนแปลงหรือเคลื่อนย้ายจุดรับส่งข้อมูลได้ตลอดเวลา ซึ่งถ้าเป็นการรับส่งข้อมูลด้วยระบบ RS232 แบบที่ใช้สายสัญญาณนั้นจะเกิดความยุ่งยากในการติดตั้งสายสัญญาณเป็นอย่างมาก


แต่อย่างไรก็ตามการรับส่งข้อมูลโดยใช้อากาศเป็นตัวกลางในการสื่อสารนั้น ก็มีข้อจำกัดบางประการเหมือนกัน โดยเฉพาะอย่างยิ่งเรื่องความน่าเชื่อถือของข้อมูลที่รับส่งกัน ซึ่งมีโอกาสผิดพลาดหรือสูญหายได้เหมือนกันเนื่องจากการลำเลียงข้อมูลนั้นไม่ได้ใช้สายสัญญาณเป็นตัวกลางในการรับส่งข้อมูล แต่ใช้อากาศเป็นตัวกลางในการรับส่งข้อมูลแทน ซึ่งมีโอกาสที่ข้อมูลจะเกิดการรบกวนจากสัญญาณอื่นๆที่มีย่านความถี่ใกล้เคียงกันแล้วทำให้ข้อมูลผิดเพี้ยนไปได้บ้าง

เหมือนกัน ซึ่งระบบการจัดการข้อมูลของเครื่อง ET-RF24G V1.0 นั้นมีระบบการเข้ารหัสและเอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ถอดรหัสข้อมูลที่มีความน่าเชื่อถืออยู่ในเกณฑ์ที่จัดว่าดี โดยข้อมูลแต่ละ Byte ที่มีการรับส่งกันนั้น จะมีการตรวจสอบความถูกต้องของข้อมูลให้ด้วยแล้ว โดยข้อมูลที่รับได้จากด้าน RF นั้นรับประกันได้ว่าเป็นข้อมูลที่มีความถูกต้องแน่นอน แต่อย่างไรก็ตามการรับส่งข้อมูลนั้นมีโอกาสผิดพลาดในเรื่องของการสูญหายของข้อมูลบ้างเหมือนกัน เนื่องจากกลไกในการรับส่งข้อมูลของเครื่อง ET-RF24G V1.0 นั้น จะมีการตรวจสอบข้อมูลทุก Byte ที่รับได้จาก RF เสมอ ซึ่งถ้าพบว่ามีความผิดพลาดเกิดขึ้นจะทิ้งข้อมูล Byte นั้นไป ซึ่งผู้ใช้ควรมีกลไกในการตรวจสอบข้อมูลที่รับส่งกันว่าครบถ้วนหรือไม่ด้วยซึ่งหากพบว่ามี การสูญหายของข้อมูลเกิดขึ้นก็ให้ร้องขอให้มีการส่งข้อมูลนั้นซ้ำใหม่อีกครั้งหนึ่งก็จะสามารถแก้ไขปัญหาดังกล่าวได้

2.4.2 Power Supply

สำหรับการต่อแหล่งจ่ายไฟให้กับเครื่อง ET-RF24G V1.0 นั้นจะสามารถเลือกต่อแหล่งจ่ายไฟให้กับตัวเครื่องได้ 2 ทางด้วยกัน โดยเครื่อง ET-RF24G V1.0 นั้นต้องการไฟเลี้ยงวงจร ซึ่งเป็นแหล่งจ่ายกระแสตรง ขนาดประมาณ +5VDC ถึง +9VDC โดยจุดเชื่อมต่อแหล่งจ่ายไฟของเครื่อง ET-RF24G V1.0 นี้ สามารถเชื่อมต่อได้ 2 จุดด้วยกันโดยผู้ใช้สามารถเลือกต่อแหล่งจ่ายไฟให้กับเครื่อง ET-RF24G V1.0 จุดใดจุดหนึ่งก็ได้



รูปที่ 2.26 แสดงการต่อแหล่งจ่ายไฟภายนอก


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.4.3 โหมดการทำงาน

สำหรับโหมดการทำงานของ ET-RF24G V1.0 นั้นจะแบ่งออกเป็น 2 โหมดด้วยกัน โดยการกำหนดโหมดการทำงานของ ET-RF24G V1.0 นั้นจะกระทำผ่าน switch เลือกโหมดที่อยู่ด้านใต้กล่อง โดยการเลือกโหมดการทำงานนั้นจะต้องทำให้เสร็จเรียบร้อยก่อนการจ่ายไฟให้กับ ET-RF24G V1.0 ด้วยเสมอ เนื่องจากการทำงานของเครื่อง ET-RF24G V1.0 นั้นจะทำการตรวจสอบโหมดการทำงานของเครื่องจาก Switch เลือกโหมด เฉพาะในช่วงของการจ่ายไฟเลี้ยงให้เครื่อง เริ่มต้นทำงานครั้งแรก (Power-ON) เท่านั้น ซึ่งการเปลี่ยนแปลงตำแหน่งการทำงานของ switch เลือกโหมด หลังจากทำการจ่ายไฟให้กับ ET-RF24G V1.0 ไปแล้วจะไม่มีผลต่อการทำงานของเครื่องแต่อย่างใด โดยการทำงานของเครื่อง ET-RF24G V1.0 นั้นจะมี LED แสดงสถานะการทำงานของเครื่องจำนวน 2 หลอดคือ LED POWER ซึ่งเป็น LED สีแดง โดยที่ LED POWER นี้จะติดสว่างให้เห็นตลอดเวลาที่มีการจ่ายไฟเลี้ยงให้เครื่องทำงานอยู่ ส่วน LED อีกดวงนั้นจะเป็น LED สีเขียว ใช้แสดงสถานะการทำงานของเครื่องซึ่งเรียกว่า LED STATUS โดย LED STATUS นี้จะเกิดการกะพริบตามจังหวะของการรับส่งข้อมูลกันในแต่ละครั้งโดยในสภาวะปกตินั้น ถ้าเครื่องทำงานอยู่ใน RUN MODE หลอด LED STATUS จะดับอยู่ตลอดเวลาถ้าไม่มีการรับส่งข้อมูลแต่ถ้าตัวเครื่องทำงานอยู่ใน SETUP MODE หลอด LED STATUS จะติดอยู่ตลอดเวลาถ้าไม่มีการรับส่งข้อมูล โดยโหมดการทำงานของ ET-RF24G V1.0 จะมีอยู่ด้วยกัน 2 โหมดคือ

2.4.3.1 การใช้งานเครื่อง ET-RF24G V1.0 ใน RUN MODE

การใช้งานใน RUN MODE ซึ่งเป็นโหมดการใช้งานตามปกติของเครื่อง โดยเมื่อเครื่อง ET-RF24G V1.0 เข้าทำงานในโหมดนี้แล้ว จะสังเกตเห็นหลอดไฟแสดงสถานะการทำงาน หรือ LED STATUS ดับอยู่ แต่เมื่อมีการรับหรือส่งข้อมูลเกิดขึ้น สถานะการทำงานของ LED STATUS จึงจะกะพริบตามจังหวะของการรับส่งข้อมูลนั้นๆ แต่ถ้ายังไม่มีการรับส่งข้อมูลกัน LED STATUS จะดับอยู่ตลอดเวลา



รูปที่ 2.27 แสดงการเลือกโหมดการทำงานสำหรับใช้งานปกติ(RUN MODE)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สำหรับการทำงานใน Run Mode นั้นจะแบ่งลักษณะการทำงานออกเป็น 3 แบบด้วยกัน โดยลักษณะการทำงานนี้จะถูกกำหนดไว้แล้วใน Configuration ของเครื่องใน Setup Mode ดังนั้น ก่อนการใช้งานเครื่องในครั้งแรกจะต้องทำการกำหนดค่า Configuration ต่างๆให้เรียบร้อยเสียก่อน โดยเมื่อเครื่อง ET-RF24G V1.0 เริ่มต้นเข้าทำงานใน Run Mode แล้วมันจะทำการอ่านค่า Configuration ที่เก็บไว้ออกมาเพื่อใช้เป็นเงื่อนไขในการทำงานตามค่าที่ได้กำหนดไว้ โดยลักษณะการทำงานใน Run Mode แบ่งออกเป็นดังนี้


2.4.3.1.1 การทำงานแบบ RF Receive Only

เป็นการทำงานแบบทิศทางเดียว โดยการทำงานในโหมดนี้จะเป็นการรอรับข้อมูลความถี่แบบ GFSK จากด้าน RF แล้วเปลี่ยนเป็นข้อมูลอนุกรมส่งออกไปทางขา TX (Transmit) ของ RS232 โดยการทำงานจะวนรอบอยู่เช่นนี้ไปตลอด ซึ่งในการใช้งานเครื่อง ET-RF24G V1.0 ในโหมดนี้จะต้องนำสัญญาณ TX (Transmit) ไปต่อขาสัญญาณ RX (Receive) ของอุปกรณ์ด้านตรงข้าม (RS232 ของคอมพิวเตอร์ PC) โดยในโหมดนี้การทำงานของขาสัญญาณ RX ด้าน RS232 ของเครื่อง ET-RF24G V1.0 จะถูกเปลี่ยนหน้าที่เป็นสัญญาณ CTS (Clear To Send) สำหรับใช้ตรวจสอบความพร้อมในการส่งข้อมูลไปให้อุปกรณ์ด้านตรงข้ามแทน ซึ่งในการใช้งานจะต้องนำสัญญาณนี้ไปต่อเข้ากับสัญญาณ RTS (Ready To Send) ของอุปกรณ์ด้านตรงข้าม โดยเครื่อง ET-RF24G V1.0 จะทำการตรวจสอบสถานะของสัญญาณ RX ซึ่งในโหมดนี้เสมือน CTS ว่ามีค่าเป็น “0” หรือไม่โดยถ้าพบว่าเป็น “0” จึงจะส่งข้อมูลออกไปให้ทางขา TX แต่ถ้าพบว่าสถานะของขาสัญญาณนี้เป็น “1” แสดงว่าอุปกรณ์ด้านตรงข้ามยังไม่พร้อมรับข้อมูลก็จะรอจนกว่าจะพบว่าสถานะของสัญญาณดังกล่าวมีค่าเป็น “0” จึงจะส่งข้อมูลออกไปให้ โดยเครื่อง ET-RF24G V1.0 จะสามารถจัดเก็บข้อมูลไว้ใน Buffer เพื่อรอการส่งได้สูงสุด 64 Byte เท่านั้น ซึ่งถ้าในระหว่างที่รอความพร้อมอยู่นั้นมีข้อมูลด้าน RF ส่งเข้ามาเกินกว่า 64 Byte จะทำให้ข้อมูลที่เกินมานั้นสูญหายไป

2.4.3.1.2 การทำงานแบบ RF Transmit Only

เป็นการทำงานแบบทิศทางเดียว โดยการทำงานในโหมดนี้จะมีลักษณะตรงกันข้ามกับ RF Receive Only กล่าวคือเครื่อง ET-RF24G V1.0 จะทำหน้าที่รอรับข้อมูลจากขา Rx (Receive) ด้าน RS232 แล้วเปลี่ยนเป็นข้อมูลแบบ GFSK ส่งออกไปทางด้าน RF โดยการใช้งานเครื่องในโหมดนี้จะต้องนำสัญญาณ TX (Transmit) ซึ่งเป็นขาส่งข้อมูลจาก RS232 ของอุปกรณ์ด้านตรงข้ามมาต่อเข้ากับขา RX (Receive) ของเครื่อง ET-RF24G V1.0 ส่วนขาสัญญาณ TX จะถูกเปลี่ยนหน้าที่เป็น RTS (Ready To Send) เพื่อใช้แสดงสถานะความพร้อมในการรับข้อมูลจากด้าน RS232 ซึ่งในการใช้งานเอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น เมื่อนุญาตเห็นไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จะต้องนำสัญญาณ TX ซึ่งในขณะนี้เปรียบเสมือนกับ RTS นำไปต่อเข้ากับสัญญาณ CTS (Clear To Send) ของอุปกรณ์ด้านตรงข้ามเพื่อใช้ในการตรวจสอบความพร้อมในการรับข้อมูลโดยอุปกรณ์ด้านตรงข้ามจะต้องทำการตรวจสอบสถานะของสัญญาณ RTS นี้ เพื่อตรวจสอบความพร้อมในการรับข้อมูลของ ET-RF24G V1.0 ด้วย โดยถ้าเครื่อง ET-RF24G V1.0 พร้อมรับข้อมูลจาก RS232 มันจะส่งสัญญาณจาก RTS ให้มีค่าเป็น “0” รอไว้ และเมื่อใดก็ตามที่การรับข้อมูลทางด้านของ RS232 มีจำนวนข้อมูลที่ยังไม่สามารถเปลี่ยนเป็น GFSK เพื่อส่งออกไปทางด้าน RF ได้ทันจนเกือบจะเต็ม Buffer แล้วเครื่อง ET-RF24G V1.0 จะทำการส่งสัญญาณ RTS ให้มีค่าเป็น “1” ออกไปบอกให้อุปกรณ์ด้านตรงข้ามทราบเพื่อจะได้หยุดการส่งข้อมูลออกมา โดยอุปกรณ์โนตรงข้ามจะต้องหยุดการส่งข้อมูลและรอนกว่าสถานะของสัญญาณ RTS จะกลับเป็น “0” จึงจะเริ่มต้นส่งข้อมูลออกมาใหม่ ซึ่งหลังจากที่เครื่อง ET-RF24G V1.0 ส่งสัญญาณ RTS ด้วยค่า “1” ออกไปแล้วจะยังคงสามารถรับข้อมูลได้เพิ่มเติมอีกไม่เกิน 16 Byte เท่านั้น ซึ่งถ้าอุปกรณ์ด้านตรงข้ามยังส่งข้อมูลต่อเนื่องมาอีกจนเกินขนาดของ Buffer ที่เครื่อง ET-RF24G V1.0 จะรับไว้ได้จะทำให้ข้อมูลที่เกินมานั้นเกิดการสูญหายได้โดยเราสามารถนำเครื่อง ET-RF24G V1.0 จำนวน 4 ชุด มาต่อใช้งานร่วมกันเพื่อใช้งานในการรับส่งข้อมูลกันแบบ Full Duplex โดยแบ่งการใช้งานออกเป็น 2 ด้าน คือ ด้านทาง และ ปลายทาง ด้านละ 2 ชุด โดยแต่ละด้านให้กำหนดหน้าที่การทำงานเป็น RF Receive Only 1 ชุด และ RF Transmit Only อีก 1 ชุด



รูปที่ 2.28 แสดงสายสัญญาณ RS232 เพื่อใช้กับ ET-RF24G ในโหมด RF Receive Only และ RF Transmit Only

2.4.3.1.3 การทำงานแบบ RF Auto Direction


เป็นการทำงานชนิด 2 ทิศทาง แบบ Half Duplex หรือ ผลัดกันรับผลัดกันส่ง ซึ่งสามารถใช้รับส่งข้อมูลระหว่างต้นทาง และ ปลายทาง ได้ โดยใช้เครื่อง ET-RF24G V1.0 ด้านละ 1 ชุด เท่านั้น เพียงแต่การรับส่งข้อมูลแบบนี้จะไม่สามารถส่งข้อมูลสวนทางกันได้เหมือนกับแบบ Full Duplex แต่จะต้องใช้วิธีการผลัดกันรับข้อมูลและส่งข้อมูลแทน โดยเมื่อฝ่ายรับทำการรับข้อมูลได้จนครบเอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

แล้วจึงจะสลับหน้าที่เป็นฝ่ายส่งเพื่อส่งข้อมูลย้อนกลับไปโดยในโหมดนี้ เครื่อง ET-RF24G V1.0 จะทำหน้าที่เป็นทั้ง ฝ่ายรับ และ ฝ่ายส่ง ข้อมูล แบบอัตโนมัติ โดยในสถานะปกติจะอยู่ในสถานะของการรอรับข้อมูลทั้งด้าน RF และ RS232 ซึ่งถ้าพบว่ามีข้อมูลส่งเข้ามาทางด้านของ RF ก็จะนำข้อมูลนั้นส่งออกไปทางด้าน TX ของ RS232 ทันที และในทำนองเดียวกัน ถ้าพบว่ามีข้อมูลส่งเข้ามาทางด้าน RX ของ RS232 มันก็จะทำการรับข้อมูลนั้นจาก RS232 พร้อมกับเปลี่ยนทิศทางของอุปกรณ์ RF จากการรอรับข้อมูลให้ทำหน้าที่เป็นตัวส่งข้อมูลแทน เพื่อทำการส่งข้อมูลที่รับได้จาก RS232 ออกไปทาง RF ในทันที ซึ่งหลังจากที่เครื่อง ET-RF24G V1.0 ทำการสลับโหมดการทำงานของอุปกรณ์ด้าน RF จากการรอรับเป็นการส่งและทำการเริ่มต้นส่งข้อมูลออกไปทางด้าน RF เรียบร้อยแล้ว มันจะวนกลับไปตรวจสอบการรับข้อมูลจากด้าน RS232 อีกว่ายังมีข้อมูลส่งเข้ามาอีกหรือไม่ ถ้าพบว่ามีข้อมูลส่งเข้ามามีอีกก็จะทำการแปลงข้อมูลนั้นเพื่อส่งออกไปยังด้าน RF ต่อไปอีก จนกว่าการส่งข้อมูลด้าน RS232 จะสิ้นสุดลง ซึ่งข้อมูลด้าน RS232 ที่ส่งเข้ามานั้นควรส่งอย่างต่อเนื่อง โดยเมื่อเครื่อง ET-RF24G V1.0 ทำ การส่งข้อมูลแต่ละ Byte ออกไปทางด้าน RF เรียบร้อยแล้วมันจะวนรอบรอรับข้อมูล Byte ถัดไปจาก RS232 ภายในเวลา 2.5 mS ถ้าไม่พบข้อมูลส่งเข้ามาอีกภายในระยะเวลาดังกล่าวมันจึงจะทำการเปลี่ยนหน้าที่ของอุปกรณ์ด้าน RF ให้กลับมาทำหน้าที่เป็นการรอรับข้อมูลตามเดิม โดยในขณะที่อุปกรณ์ด้าน RF ถูกกำหนดให้เป็นฝ่ายส่งข้อมูลอยู่นั้น จะไม่สามารถทำการรับข้อมูลจาก RF ได้ ซึ่งถ้ามีการส่งข้อมูลเข้ามา ในขณะนั้นก็จะไม่สามารถรับได้โดยค่าเวลาที่จะใช้ในการสลับโหมดการทำงานของ RF จากฝ่ายส่งข้อมูลให้เป็นผู้รับข้อมูลนั้น จะมีค่าเป็น 2.5mS ดังนั้นเมื่อฝ่ายรับสามารถรับข้อมูลได้ครบหมดแล้วก่อนที่จะทำการส่งข้อมูลเพื่อตอบกลับไปยังฝ่ายตรงข้ามนั้นควรทำการหน่วงเวลาไว้ไม่น้อยกว่า3mS นับจากรับข้อมูล Byte สุดท้ายได้เรียบร้อยแล้วจึงเริ่มต้นส่งข้อมูล Byte แรกย้อนกลับไป ซึ่งถ้าฝ่ายรับทำการส่งข้อมูลตอบกลับไปยังฝ่ายตรงข้ามเร็วกว่านี้อาจทำให้ฝ่ายตรงข้ามไม่สามารถรับข้อมูล Byte แรกได้ทัน สำหรับการใช้งานเครื่อง ET-RF24G V1.0 ใน โหมด RF Auto Direction นี้ การรับและส่งข้อมูลด้านRS232 จะไม่มีการตรวจสอบความพร้อมของฝ่ายรับและส่งด้วยสัญญาณทางไฟฟ้า (CTS/RTS) เหมือนกับการใช้งานใน 2 โหมดที่ผ่านมาแล้ว โดยเมื่อมันสามารถรับข้อมูลจาก RF ได้ ก็จะทำการส่งข้อมูลนั้นออกไปทาง TX(Transmit) ของ RS232 ในทันที โดยไม่สนใจว่า อุปกรณ์ที่ต่อไว้ด้าน RS232 จะพร้อมรับข้อมูลหรือไม่ ซึ่งถ้าด้านRS232 ไม่พร้อมรับข้อมูลก็จะทำให้ข้อมูล Byte นั้นสูญหายไปทันที ซึ่งในการใช้งานนั้น ผู้ใช้ควรกำหนดค่าความเร็วในการรับส่งข้อมูลด้าน RS232 ที่จะใช้กับเครื่อง ET-RF24G V1.0 ทุกๆตัวด้วยค่าความเร็วที่เท่ากันด้วย เพื่อให้การรับและส่งข้อมูลเกิดความสัมพันธ์กันอย่างเหมาะสม- สมสำหรับความสามารถในการรอรับข้อมูลจาก RS232 ของเครื่อง ET-RF24G V1.0 ในโหมดนี้ จะสามารถรับข้อมูลได้อย่างต่อเนื่องสูงสุด ไม่เกิน 64 Byte ดังนั้นในเอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

กรณีที่มีการส่งข้อมูลจากด้าน RS232 ด้วยข้อมูลจำนวนมากกว่า 64 Byte ต่อเนื่องกันนั้น ควรทำการแบ่งข้อมูลออกเป็นชุดๆ โดยให้มีขนาดชุดละไม่เกิน 64 Byte ซึ่งหลังจากทำการส่งข้อมูลอย่างต่อเนื่องไปได้ 1 ชุด (64 Byte) แล้วควรทำการหน่วงเวลาไว้ช่วงหนึ่งอย่างน้อย 1mS แล้วจึงเริ่มส่งข้อมูลชุดถัดไป สลับกับการหน่วงเวลาอย่างนี้เรื่อยๆ เพื่อให้เครื่อง ET-RF24G V1.0 สามารถนำข้อมูลที่รับได้ จากด้าน RS232 ส่งออกไปทางด้าน RF ได้ทัน ซึ่งถ้าทำการส่งข้อมูลอย่างต่อเนื่อง โดยไม่มีการหน่วงเวลาเลยอาจทำให้ข้อมูลบาง Byte เกิดการสูญหายไป

2.4.3.2. การใช้งานเครื่อง ET-RF24G V1.0 ใน Setup Mode


การใช้งานเครื่อง ET-RF24G V1.0 ใน Setup Mode ซึ่งเป็นโหมดสำหรับใช้กำหนดค่า Configuration ต่างๆ สำหรับควบคุมการทำงานของเครื่อง ET-RF24G V1.0 ที่จะใช้ในขณะเครื่องทำงานอยู่ใน Run Mode โดยในการ Setup ค่า Configuration ต่างๆนั้นจะกระทำร่วมกับโปรแกรม “ET_RF24G_V1.EXE” ของ อีทีที ซึ่งเมื่อเครื่อง ET-RF24G V1.0 เข้าทำงานในโหมด Setup แล้ว จะสังเกตเห็นหลอดไฟแสดงสถานะการทำงาน หรือ LED STATUS ติดสว่างค้างอยู่ตลอดเวลา แต่เมื่อมีการสั่งอ่านหรือเขียนข้อมูลกับบอร์ด สถานะการทำงานของ LED STATUS จึงจะกระพริบตามจังหวะของการรับส่งข้อมูล แต่ถ้ายังไม่มีการรับส่งข้อมูลกัน LED STATUS จะติดค้างอยู่ตลอดเวลา



รูปที่ 2.29 แสดงการเลือกโหมดการทำงานสำหรับกำหนดค่า Configuration (Setup Mode)

ซึ่งการกำหนดค่า Configuration ให้กับ ET-RF24G V1.0 นั้นจะต้องกระทำในขณะที่ตัวเครื่องทำงานอยู่ใน Setup Mode เท่านั้น (เลือก Switch กำหนดโหมดไว้ทางด้าน Setup แล้วจ่ายไฟให้เครื่องเริ่มต้นทำงาน) โดยค่าของ Configuration ต่างๆนั้นจะถูกใช้สำหรับเป็นเงื่อนไขในการทำงานของ ET-RF24G V1.0 ในขณะที่อยู่ใน Run Mode ดังนั้นก่อนการเริ่มต้นใช้งานเครื่องในครั้งแรกนั้นจึงจำเป็นอย่างยิ่งที่จะต้องทำการกำหนดค่าของ Configuration ต่างๆให้ถูกต้องและตรงกับความต้องการที่จะใช้งานเสียก่อน โดยเมื่อทำการกำหนดค่าตัวเลือกต่างๆของ Configuration เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาก็เท่านั้น เมื่อนักผู้ได้เห็นว่าเว็บไซต์นี้เป็นการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เรียบร้อยแล้ว ก็สามารถเปลี่ยนโหมดการทำงานของตัวเครื่องกลับเป็น Run Mode พร้อมกับการปิดไฟที่จ่ายให้กับตัวเครื่อง (Power-OFF) ชั่วขณะหนึ่ง จากนั้นจึงเริ่มต้นจ่ายไฟให้กับตัวเครื่องใหม่ (Power-ON) ก็สามารถใช้งาน ET-RF24G V1.0 ตามค่าของ Configuration ที่กำหนดไว้แล้วได้ทันที โดยค่าตัวเลือกต่างๆของ Configuration ที่ได้กำหนดไว้แล้วจะถูกเก็บไว้ในตัวเครื่องอย่างถาวร ถึงแม้ว่าจะไม่ได้ทำการจ่ายไฟให้กับตัวเครื่องแล้วก็ตาม ดังนั้นเมื่อทำการกำหนดค่า Configuration ต่างๆเรียบร้อยแล้ว ถ้าไม่มีการเปลี่ยนแปลงเงื่อนไขการทำงานของตัวเครื่องต่างไปจากเงื่อนไขเดิมที่ได้กำหนดไว้แล้ว ก็ไม่จำเป็นต้องทำการกำหนดค่า Configuration ใหม่อีกแต่อย่างใด โดยทุกๆครั้งที่เริ่มต้นจ่ายไฟเข้าเครื่องในครั้งแรกนั้น การทำงานของ ET-RF24G V1.0 จะเป็นไปตามเงื่อนไขที่กำหนดไว้ใน Configuration เสมอทุกครั้ง โดยคุณสมบัติของ Configuration ต่างๆนั้นมีดังนี้



รูปที่ 2.30 แสดงรูปโปรแกรมที่ใช้สำหรับกำหนดค่า Configuration ของ ET-RF24G V1.0

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

• **User RS232 Baudrate** ใช้สำหรับกำหนดค่าความเร็วในการรับส่งข้อมูลทางด้าน RS232 ของตัวเครื่อง ในขณะที่ทำงานอยู่ใน Run Mode ซึ่งสามารถกำหนดได้ 5 ค่าคือ

- 1200 BPS
- 2400 BPS
- 4800 BPS
- 9600 BPS
- 19200 BPS

• **RF Data Rate** ใช้สำหรับกำหนดความเร็วในการรับส่งข้อมูลทางด้าน RF ของ ET-RF24G V1.0 ซึ่งจะต้องกำหนดให้เครื่อง ET-RF24G V1.0 ทุกๆตัว ที่จะนำมาใช้ติดต่อสื่อสารกัน มีค่าอัตราความเร็วในการรับส่งข้อมูลด้าน RF หรือ RF Data Rate นี้มีค่าเท่ากันทั้งหมด ซึ่งถ้ากำหนดค่าความเร็วต่างกันจะไม่สามารถรับส่งข้อมูลกันได้ ซึ่งค่าอัตราความเร็วในการส่งข้อมูลนี้จะมีผลต่อระยะทางการรับส่งข้อมูลด้วย ซึ่งถ้าใช้ความเร็วในการส่งสูง (1Mbps) จะทำให้รัศมีการรับส่งข้อมูลได้ระยะทางสั้นลง แต่ถ้าใช้ความเร็วในการรับส่งข้อมูลที่ช้าลง (250Kbps) จะทำให้ได้รัศมีการรับส่งไกลขึ้น โดยค่า RF Data Rateสามารถกำหนดได้ 2 ค่า คือ

- 250 Kbps
- 1 Mbps

• **RF Operation Mode** ใช้สำหรับกำหนดโหมดการทำงานของ ET-RF24G V1.0 ซึ่งสามารถกำหนดหน้าที่การทำงานได้ 3 แบบ ด้วยกันคือ

- RF Receive Only เป็นการกำหนดให้ ET-RF24G V1.0 ทำหน้าที่เป็นฝ่ายรอรับข้อมูลทางด้าน RF เพื่อเปลี่ยนเป็นข้อมูลแบบ RS232 และส่งออกไปทางด้านขา TX ของ RS232 ตลอดเวลา
- RF Transmit Only เป็นการกำหนดให้ ET-RF24G V1.0 ทำหน้าที่เป็นฝ่ายรอรับข้อมูลทางด้าน RS232 จากขา RX เพื่อเปลี่ยนเป็นข้อมูลแบบ GFSK และส่งออกไปทางด้าน RF ตลอดเวลา
- RF Auto Direction เป็นการกำหนดโหมดการทำงานแบบ Half Duplex 2 ทิศทาง ซึ่งสามารถสลับโหมดการทำงานระหว่างการรับและส่งข้อมูลได้เองโดยอัตโนมัติ โดยในโหมดการทำงานนี้ เครื่อง ET-RF24G V1.0 จะรอตรวจสอบข้อมูลทั้งจากด้าน RS232 และด้าน RF อยู่ตลอดเวลาโดยถ้าได้รับข้อมูลจากด้าน RS232 ก็จะทำการแปลงแล้วส่งออกไปทางด้าน RF จากนั้นก็จะกำหนดให้ด้าน RF กลับมาเป็นฝ่ายรอรับข้อมูลตามเดิมและเมื่อได้รับข้อมูลจากด้าน RF ก็จะ แปลงเป็นข้อมูลแล้วส่งออกไปทางด้าน RS232 โดยอัตโนมัติ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

- **RF Power Gain** เป็นการกำหนดกำลังส่งของวงจร RF Power ที่ใช้ในการส่งข้อมูล โดยค่า +0dBmเป็นค่ากำลังส่งสูงสุด ส่วน -20dBm เป็นค่ากำลังส่งต่ำสุด โดยสามารถกำหนดได้ 4 ระดับคือ

- -20dBm (กำลังส่งต่ำสุด)
- -10dBm
- -5dBm
- +0dBm (กำลังส่งสูงสุด)

- **RXD ID Code** เป็นรหัส ID Code ของเครื่อง ET-RF24G V1.0 ในโหมดของการรับข้อมูลจาก RF โดยเมื่อเครื่อง ET-RF24G V1.0 ด้านส่งจะทำการส่งข้อมูลออกไปทาง RF นั้นจะมีการระบุหมายเลข ID Code ของด้านรับรวมไปกับชุดข้อมูลด้วยเสมอ โดยเมื่อเครื่อง ET-RF24G V1.0 ที่อยู่ทางด้านรับทำการรับข้อมูลจากด้าน RF ได้ อันดับแรกมันจะทำการเปรียบเทียบรหัส ID Code ที่รวมมากับข้อมูลที่รับมาได้ว่าตรงกับรหัสของ RXD ID Code ที่กำหนดไว้ในตัวมันหรือไม่ ซึ่งถ้าถูกต้องก็จะแยกเอาเฉพาะส่วนของข้อมูลที่รับเข้ามาได้เพื่อเปลี่ยนเป็นข้อมูลแบบ RS232 แล้วส่งออกไปทางด้าน TX ของ RS232 แต่ถ้ารหัส ID Code ที่รับมาได้ไม่ตรงกับรหัส RXD ID Code ที่กำหนดไว้ เครื่อง ET-RF24G V1.0 จะทิ้งข้อมูลชุดนั้นไปทันที โดยค่า RXD ID Code นั้นสามารถกำหนดได้ 256 ค่าในรูปแบบของเลขฐานสิบหก (00H-FFH)

- **TXD ID Code** เป็นรหัส ID Code ปลายทางที่จะส่งข้อมูลไปหาโดยที่เครื่อง ET-RF24G V1.0 ที่ถูกกำหนดให้ทำหน้าที่เป็นฝ่ายส่งข้อมูลนั้น เมื่อมันสามารถรับข้อมูลจาก RS232 ได้แล้ว มันจะทำการนำเอาข้อมูลนั้นไปเข้ารหัสรวมกับ TXD ID Code ที่กำหนดไว้ แล้วส่งออกไปทางด้าน RF โดยรหัสของTXD ID Code นี้หมายถึงรหัส RXD ID Code ของฝ่ายรับที่ต้องการส่งข้อมูลไปหาตัวเอง โดยค่า TXD ID Code นั้นสามารถกำหนดได้ 256 ค่าในรูปแบบของเลขฐานสิบหก (00H-FFH)

- **RF Frequency Channel** เป็นการกำหนดค่าของช่องความถี่ที่จะใช้ในการรับส่งข้อมูลกัน โดยสามารถเลือกกำหนดช่องความถี่ได้สูงสุดมากถึง 125 ช่อง (0-124) โดยการที่เครื่อง ET-RF24G V1.0 จะทำการรับส่งข้อมูลกันได้นั้นจะต้องกำหนดช่องความถี่ที่ตรงกันและใช้อัตราความเร็ว RF Data Rate ที่เท่ากันด้วย ซึ่งที่สามารถเลือกกำหนดช่องความถี่ RF Frequency Channel ได้นั้น จะมีประโยชน์เป็นอย่างมากในกรณีที่มีการใช้งานเครื่อง ET-RF24G V1.0 จำนวนหลายๆกลุ่มในบริเวณพื้นที่ใกล้เคียงกัน โดยให้กำหนดช่องความถี่ของ ET-RF24G V1.0 กลุ่มที่จะสื่อสารข้อมูลร่วมกันไว้ที่ช่องความถี่เดียวกัน ส่วนกลุ่มอื่นๆก็ให้เลือกกำหนดช่องความถี่ที่แตกต่างกันออกไป เพื่อลดปัญหาการรบกวนกัน

ข้อเสนอแนะในการกำหนดค่า Configuration

การกำหนดค่า Configuration ให้กับเครื่อง ET-RF24G V1.0 นั้นสามารถเลือกกำหนดได้ตามความต้องการและจุดประสงค์ของการใช้งาน โดยแต่ละโหมดของการใช้งานนั้นจะมีค่า

Configuration ที่เหมาะสมต่างกันซึ่งขอแนะนำวิธีการกำหนดค่า Configuration ดังแนวทางต่อไปนี้

- ความเร็วในการรับส่งข้อมูลด้าน RS232 หรือ User RS232 Baudrate ที่ความเร็ว 19200 Bps นั้นเหมาะกับการใช้งาน ET-RF24G V1.0 แบบ Receive Only หรือ Transmit Only ซึ่งมีการตรวจสอบความพร้อมของสัญญาณในการรับส่งข้อมูลกันด้วย แต่ถ้าต้องการใช้งานเครื่อง ET-RF24G V1.0 ในโหมด Auto Direction นั้น ควรกำหนดค่า User RS232 Baudrate ไว้ที่ความเร็วไม่เกิน 9600 Bps จะดีที่สุดและควรกำหนดค่า Baudrate ของทั้งสองฝ่ายให้มีค่าเท่ากันด้วย

- ค่าความเร็วของการรับส่งข้อมูลด้าน RF หรือ RF Data Rate ที่สามารถรับส่งข้อมูลกันได้ระยะทางไกลมากที่สุด และมีโอกาสผิดพลาดน้อยที่สุด คือ 250Kbps



- ค่า RF Power Gain ที่ดีที่สุดคือ 0dBm ซึ่งเป็นค่ากำลังส่งสูงสุดซึ่งจะทำให้สามารถส่งข้อมูลได้ระยะทางไกลที่สุดแต่ถ้าระยะการรับส่งข้อมูลไม่ไกลกันมากและมีการใช้งานเครื่อง ET-RF24G V1.0 จำนวนหลายกลุ่มในพื้นที่ใกล้เคียงกันก็อาจทำการลดกำลังส่งให้ต่ำลงเพื่อลดปัญหาการรบกวนกันหรือกำหนดช่องความถี่ RF Frequency Channel ให้ห่างกันมากๆ

- ในกรณีที่มีการใช้เครื่อง ET-RF24G V1.0 หลายกลุ่มในพื้นที่ใกล้เคียงกันควรกำหนดช่องความถี่ในการใช้งาน หรือ RF Frequency Channel ให้ห่างกันด้วยเพื่อป้องกันการรบกวนกัน

- การใช้งานเครื่อง ET-RF24G V1.0 แบบ Auto Direction นั้น ถ้ามีการส่งข้อมูลจำนวนมากๆ ควรจัดแบ่งข้อมูลออกเป็นชุดๆ โดยให้มีขนาดข้อมูลชุดละไม่เกิน 64 Byte โดยในการส่งข้อมูลแต่ละชุดนั้นให้ทำการส่งข้อมูลอย่างต่อเนื่องโดยให้ข้อมูลแต่ละ Byte มีระยะเวลาห่างกันไม่เกิน 2.5ms เนื่องจากถ้าข้อมูลขาดหายไปนานกว่านี้ เครื่อง ET-RF24G V1.0 จะทำการเปลี่ยนโหมดของการส่งข้อมูลกลับเป็นโหมดของการรับข้อมูลแทน ซึ่งเมื่อมีการส่งข้อมูล Byte ถัดไปมาอีกก็จะต้องเสียเวลาในการสลับโหมดจากฝ่ายรอรับข้อมูลให้เป็นฝ่ายส่งข้อมูลอีก ซึ่งจะทำให้ประสิทธิภาพในการจัดส่งข้อมูลลดลงเนื่องจากต้องเสียเวลาในการสลับโหมดการทำงานของวงจรภาค RF อยู่ตลอดเวลา โดยที่เมื่อทำการจัดส่งข้อมูลครบ 64 Byte แล้ว ให้ทำการหน่วงเวลาไว้ชั่วขณะหนึ่งประมาณ 1ms-2ms แล้วจึงส่งข้อมูลชุดถัดไปอีกอย่างนี้เรื่อยๆ จะทำให้การรับส่งข้อมูลมีประสิทธิภาพสูงสุด

- การใช้งานเครื่อง ET-RF24G V1.0 แบบ Auto Direction นั้น ควรหน่วงเวลาในการสลับโหมดจากฝ่ายของการรอรับข้อมูลเป็นฝ่ายส่งข้อมูล อย่างน้อยที่สุด 3ms – 5ms ซึ่งถ้าส่งข้อมูลย้อนกลับด้วยเวลาที่เร็วกว่านี้อาจทำให้ฝ่ายตรงข้ามไม่สามารถรับข้อมูล Byte แรกได้ทัน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.31 แสดงแผนผังการต่อสายRS232 เพื่อใช้งานกับET-RF24G V1.0 ในโหมดAuto Direction


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 3

การออกแบบวงจร

3.1 โครงสร้างของวงจร

วงจรวัดและส่วนแสดงคลื่นสัญญาณไฟฟ้าหัวใจ ซึ่งประกอบไปด้วยส่วนต่างๆ ดังแสดงได้ดังรูปที่ 3.1 ซึ่งแสดงส่วนต่างๆ ได้ตามบล็อกไดอะแกรม




รูปที่ 3.1 แสดงบล็อกไดอะแกรมการออกแบบวงจรใช้งานเครื่อง ECG

3.2 ส่วนของวงจรอินสตรูเมนต์เซ็นแอมพลิฟายเออร์ (Instrumentation Amplifier)

ส่วนของวงจรอินสตรูเมนต์เซ็นแอมพลิฟายเออร์ได้ใช้ IC-เบอร์ INA126 ซึ่งเป็น IC สำเร็จรูป ในการทำงานจะมีวงจรประกอบดังแสดงในรูปที่ 3.2 ซึ่งวงจรอินสตรูเมนต์เซ็นแอมพลิฟายเออร์เป็นวงจรแรกที่ทำหน้าที่ขยายสัญญาณไฟฟ้าหัวใจ ที่มีขนาดของสัญญาณน้อยมากเพียงประมาณ 0.5-5 mV โดยการรับสัญญาณจากอิเล็กโทรดที่ติดบนผิวหนัง ซึ่งมีความต้านทานสูงมาก และมีสัญญาณรบกวนจากไฟฟ้ากระแสสลับ 220 โวลต์ ความถี่ 50 เฮิร์ตซ์ปะปนมาด้วย ดังนั้นวงจรขยายที่จะนำมาใช้ต้องมีคุณสมบัติดังนี้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


1. อินพุตอิมพีแดนซ์สูงมาก เมื่อเทียบกับความต้านทานของผิวหนังเพื่อป้องกันการเสียดสีของวงจรและการบั่นทอนสัญญาณที่ป้อนเข้าสู่อินพุต การเสียดสีของวงจรจะมีผลเสียดต่อวงจรขยายคือ สัญญาณรบกวนที่เข้ามาในลักษณะสัญญาณคอมมอนโหมด(Common Mode Signal) ไม่สามารถกำจัดออกไปได้และยังทำให้เกิดศักดาไฟฟ้าออฟเซต(offset voltage) ซึ่งจะถูกลบออกให้มีขนาดมากขึ้นที่เอาต์พุต ถ้าศักดาไฟฟ้าออฟเซตมีค่ามากจะทำให้วงจรขยายอิมพัลส์มีศักดาไฟฟ้าเอาต์พุตค้างอยู่มีค่าเกือบเท่ากับศักดาไฟฟ้าของแหล่งจ่ายไฟฟ้าด้านใดด้านหนึ่งทำให้วงจรไม่สามารถทำงานได้



รูปที่ 3.2 โครงสร้างภายในของอินสตรูเมนต์แอมพลิฟายเออร์เบอร์ INA126

2. ค่า CMRR (Common Mode Rejection Ratio) ค่า CMRR เป็นคุณสมบัติอย่างหนึ่งของวงจรขยายความแตกต่าง ที่สามารถกำจัดสัญญาณรบกวนได้คุณสมบัตินี้คือการมีอัตราขยายดิฟเฟอเรนเชียลโหมดสูง และมีอัตราขยายคอมมอนโหมดต่ำ ซึ่งควรจะมีค่าไม่ต่ำกว่า 60 dB สำหรับอินสตรูเมนต์แอมพลิฟายเออร์ INA126P มีค่าอัตราขยายคอมมอน โหมดหรือค่า CMRR ประมาณ 83 dB สำหรับค่า Min และจะอธิบายอีกครั้งในบทของการทดลอง


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3.3 วงจรอิมพีแดนซ์แอมพลิฟายเออร์ที่ใช้ในการทดลอง

จากรูปจะเห็นว่า U2B ทำหน้าที่ขยายสัญญาณที่ได้รับเข้ามาทางด้านอินพุตเพื่อให้มีขนาดของสัญญาณที่จะวัดนั้นมีค่าที่ชัดเจนยิ่งขึ้น และ U2A ทำหน้าที่เป็นบัฟเฟอร์ของสัญญาณ

3.3 วงจรบัฟเฟอร์และวงจรปรับศูนย์ (Buffer and Zero Adjust)




รูปที่ 3.4 วงจรบัฟเฟอร์และวงจรปรับศูนย์

เมื่อสัญญาณไฟฟ้าหัวใจผ่านวงจรขยายความแตกต่าง สักดาออฟเซ็ทจะถูกขยายออกมาด้วย ปัญหาคือเมื่อผู้ป่วยขยับตัวจะทำให้ความผันผวนตรงรอยต่อสัมผัสของอิเล็กโทรดกับผิวหนัง เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เปลี่ยนแปลงและวงจรเสถียรสมดุลเกิดศักดาไฟฟ้าออฟเซ็ทที่เอาท์พุทของวงจรขยายความแตกต่าง คลื่นไฟฟ้าหัวใจจะลอยออกห่างจากศูนย์และกลับเข้าสู่ระดับศูนย์ช้ามาก เนื่องจากคาบเวลาคงที่ของ ตัวเก็บประจุกับความต้านทานอินพุทของวงจรถัดไปมีค่ามากวงจรปรับศูนย์จะช่วยลดค่าคาบเวลา คงที่ให้น้อยลงเมื่อเกิดศักดาไฟฟ้าออฟเซ็ทถึงระดับที่กำหนด

3.4 วงจรกำจัดสัญญาณรบกวนความถี่ 50 เฮิร์ตซ์ (Notch filter)




รูปที่ 3.5 วงจรกำจัดสัญญาณรบกวนความถี่ 50 เฮิร์ตซ์

วงจรนี้จะทำการกำจัดสัญญาณรบกวน 50 เฮิร์ตซ์ ซึ่งเกิดจากการเหนี่ยวนำจากไฟบ้าน แต่เนื่องจากคลื่นไฟฟ้าหัวใจมีความถี่ต่ำอยู่ในช่วง 0.5 ถึง 200 เฮิร์ตซ์ ถ้าใช้วงจรกรองความถี่ต่ำหรือ วงจรความถี่สูง (Low/High Pass Filter) ก็จะทำให้สัญญาณไฟฟ้าหัวใจบางช่วงขาดหายไปเช่นถ้าใช้ วงจรกรองความถี่ต่ำ ก็จะทำให้สัญญาณไฟฟ้าหัวใจในช่วงที่มีความถี่มากกว่า 50 เฮิร์ตซ์ถูกกำจัดไป ดังนั้นจึงจำเป็นต้องใช้วงจรกรองความถี่แบบช่องอบก (Notch filter) ซึ่งจะยอมให้สัญญาณความถี่ สูงและต่ำกว่า 50 เฮิร์ตซ์ผ่านไปได้ ส่วนสัญญาณรบกวน 50 เฮิร์ตซ์จะถูกกำจัดออกไป

ในการออกแบบวงจรจะใช้สมการแสดงความสัมพันธ์ดังนี้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



$$F_c = \frac{1}{2} \pi C \sqrt{3R_a R_b}$$

$$R_1 = 6(R_2 + R_3 + R_4)$$

$$R_a = R_2 + R_{3a}$$

$$R_b = R_4 + R_{3b}$$


$$R_3 = R_{3a} + R_{3b}$$

รูปที่ 3.6 วงจร Notch filter

โดยเราทำการปรับค่าความต้านทานปรับค่าได้ R3 จะทำให้เกิดการเปลี่ยนแปลงค่าความถี่ที่ต้องการจะกำจัด ซึ่งเราต้องการกำจัด 50 เฮิร์ตซ์ เราต้องทำการปรับค่าความต้านทานให้ได้ขนาด 11 กิโลโอห์ม (ค่าความต้านทานปรับค่าได้ 22 กิโลโอห์ม)

3.5 ส่วนของไมโครคอนโทรลเลอร์ PSoC (PSoC Microcontroller)

ภายในโครงสร้างของไมโครคอนโทรลเลอร์ PSoC ที่ใช้ในโครงงานนี้ประกอบไปด้วย PGA User Module, ADC(8Bit) User Module, LPF(2 Order) User Module ซึ่งการเชื่อมต่อภายในแสดงดังรูปที่ 3.7



รูปที่ 3.7 แสดงการเชื่อมต่อภายใน PSoC Microcontroller


โดยกำหนดค่า Global Resources ดังรูปที่ 3.8

Global Resources	Value
CPU_Clock	24_MHz (SysClk/1)
32K_Select	Internal
PLL_Mode	Disable
Sleep_Timer	512_Hz
VC1= SysClk/N	4
VC2= VC1/N	3
VC3 Source	VC2
VC3 Divider	39
SysClk Source	Internal
SysClk*2 Disable	No
Analog Power	SC On/Ref Low
Ref Mux	(V _{dd} /2)+/-(V _{dd} /2)
AGndBypass	Disable
Op-Amp Bias	Low
A_Buff_Power	Low
SwitchModePump	OFF

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับอาจารย์และบุคลากรศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
รูปที่ 3.8 แสดงการกำหนดค่า Global Resources ใน PSoC Microcontroller
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.5.1 PGA (Programmable Gain Amplifier) User Module

PGA User Module เป็นวงจรขยายแบบ Non-Inverting สามารถกำหนดค่า Gain ได้ทั้งจาก Device Editor และจาก API ฟังก์ชันมีอินพุตที่แอมป์สูงและสามารถกำหนดแรงดัน Reference ได้อย่างอิสระแสดงดังรูปที่ 3.9



รูปที่ 3.9 PGA Block Diagram

พารามิเตอร์ของ PGA User Module

input

Input ของ PGA กำหนดได้ใน Device Editor โดยสามารถกำหนดให้เป็น Analog column input multiplexer และจาก PSoC Block อื่นๆ

Reference

Reference Input สามารถกำหนดให้เป็น AGND และ PSoC Block ข้างเคียง Analog Bus เป็นทางออกของสัญญาณเอาต์พุตอีกทางหนึ่งสามารถกำหนดให้เชื่อมต่อกับ Analog Block ที่อยู่ใกล้ๆกับ Block ที่วางโมดูล

API ฟังก์ชันของ PGA Module

PGA_Start

ใช้กำหนดค่าเริ่มต้นต่างๆที่จำเป็นสำหรับ PGA Moduleและทำหน้าที่กำหนดค่า Power

Setting

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

PGA_SetGain

ฟังก์ชันที่ใช้กำหนดค่าGain ให้กับ PGA Module โดยค่าที่ต้องส่งให้กับฟังก์ชันที่ค่า Gain ต่างๆนั้นสามารถดูได้จากตาราง


ในการออกแบบนั้นได้กำหนดค่าพารามิเตอร์ให้กับ PGA User Module ดังรูปที่ 3.10

User Module Parameters	Value
Gain	1,000
Input	AnalogColumn_InputMUX_0
Reference	VSS
AnalogBus	Disable

รูปที่ 3.10 การกำหนดค่าพารามิเตอร์ให้กับ PGA User Module

3.5.2. 8Bit Delta Sigma ADC User Module

- 1) Output เป็นแบบ 2's complement ความละเอียด 8 บิต
- 2) Simple rate ได้สูงสุด 32 ksps
- 3) Input range นิยามโดยมีสัญญาณนาฬิกาข้างนอกและข้างในเพื่อการใช้งานที่หลากหลายขึ้น



DELSIG8 Block Diagram

รูปที่ 3.11 DELSIG8 Block Diagram

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Sampling Rate คือ อัตราความเร็วในการสุ่มตัวอย่างสัญญาณ เพื่อนำไปเก็บบันทึกหรืออ่านข้อมูล หรือ จำนวนครั้งในการเก็บข้อมูลใน 1 วินาที มีหน่วย เป็น Hertz ซึ่งหมายถึงจำนวนคลื่น (cycle) ใน 1 วินาทีนั่นเอง

การคำนวณค่า Sampling Rate จะขึ้นอยู่กับ Data Clock ที่ป้อนให้กับ โมดูล DELSIG8 ซึ่งมีค่า ตั้งแต่ 0.032 ถึง 8.0 และ ค่าSampling Rate จะมีได้ 0.125 ถึง 31.25 ksps ภายในโมดูล DELSIG8 จะมีTimerซึ่งเมื่อนับClockครบ 256 จะทำการInterrupt และsampling ค่าสัญญาณ ออกมาหนึ่งครั้ง ดังนั้นเราสามารถคำนวณหาค่า Sampling Rate ได้ดังนี้

$$\text{Sampling Rate} = \text{Data Clock}/256$$

8-Bit Delta Sigma ADC User Module เป็น ADC ขนาด 8บิต โดยเอาท์พุทที่จะได้อยู่ในรูป 2's complement มีค่าอยู่ในช่วง +127 ถึง -128 ส่วนช่วงของแรงดันอินพุทนั้นขึ้นอยู่กับค่าที่กำหนดค่า Ref Mux โดยมีสูตรที่ใช้สำหรับคำนวณหาค่าแรงดันอินพุทจากค่าดิจิตอลที่อ่านได้ดังนี้

$$V_{in} = \{(n-128)/128\} V_{ref} \dots 1$$

หรือ
$$V_{ref} = (128V_{in})/(n-128) \dots 2$$

เมื่อ V_{in} = แรงดันอินพุทที่รับเข้ามาเทียบกับค่าแรงดันอ้างอิง (ต้อง + V_{ref} เมื่อต้องการเทียบ GND)

n = ค่าดิจิตอลที่ได้ในช่วงบวกรวมมีค่าอยู่ในช่วง 0- 256

V_{ref} = ค่าแรงดันอ้างอิงซึ่งขึ้นอยู่กับค่าที่ตั้งค่า Ref Mux

ในการออกแบบนั้นได้กำหนดค่าพารามิเตอร์ให้กับ DELSIG8 ดังนี้

DELSIG8_1	
User Module Parameters	Value
TMR Clock	VC1
Input	ASD20
ClockPhase	Normal
Polling	Enable

รูปที่ 3.12 แสดงการกำหนดค่าพารามิเตอร์ให้กับ DELSIG8


จาก Global Resources ได้ทำการกำหนดค่า $VC1 = \text{SysClk}/N$ ซึ่งมีค่าเท่ากับ $24\text{MHz}/4 = 6\text{MHz}$ และจะนำค่า $VC1$ ไปเป็น Data Clock ให้กับโมดูล DELSIG8 ต่อไป เราสามารถคำนวณค่า Sampling Rate ได้

$$\text{Sampling Rate} = \text{Data Clock} / 256 = 24\text{MHz}/256 = 23.437 \text{ ksps}$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น เมื่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


3.5.3 LPF User Module (Second Order)

วัตถุประสงค์และวิธีการของ LPF User Module มีหลักการโดยทั่วไปมีว่า corner frequency(f_c) และ damping ratio(d) เป็นฟังก์ชันของความถี่สัญญาณพิกษาและอัตราส่วนของค่าความจุไฟฟ้าที่เราเลือก โดย corner frequency(f_c) สามารถที่จะตั้งหรือปรับได้จากการควบคุมอัตราสัญญาณพิกษาที่ป้อนให้ LPF อันดับที่ 4 หรืออันดับที่สูงกว่ามีวิธีการเช่นเดียวกันกับ LPF อันดับที่ 2 โดย LPF ที่ใช้ในการทดลองเราใช้ใน PSoc controller ซึ่งเป็นแบบ Active Filter โดยจะอาศัยหลักการของ Switched Capacitor ดังรูปที่ 3.13



รูปที่ 3.13 LPF Block Diagram

หลักการของ Switched Capacitor มีอยู่ว่าฟังก์ชันของตัวต้านทานตัวหนึ่งนั้นสามารถจะแทนได้ด้วยการใช้ตัวเก็บประจุทำงานร่วมกับสวิทซ์อีกตัวหนึ่งโดยมีโครงสร้างดังรูปที่ 3.14



รูปที่ 3.14 Switched Capacitor Resistor

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เมื่อเริ่มต้นสวิตช์จะอยู่ในตำแหน่ง ก. ตัวเก็บประจุจะถูกชาร์จด้วยแรงดัน V_1 จากนั้นสวิตช์จะสับย้ายไปยังตำแหน่งในรูป ข. ในตำแหน่งตัวเก็บประจุคายประจุในช่วงเวลาหนึ่งจนแรงดันคร่อมตัวมันจะเท่ากับ V_2 ซึ่งการโอนย้ายประจุสามารถเขียนสมการทางคณิตศาสตร์ได้เป็น

$$Q = C (V_1 - V_2)$$

ถ้าหากสวิตช์นี้ถูกโยกกลับไปตามด้วยความถี่ F_{clk} กระแสที่ไหลเข้า-ออก(i) จากตัวเก็บประจุจะเป็นดังนี้

$$i = C (V_1 - V_2) F_{clk}$$

โดย F_{clk} เป็นอัตราการสับหรือความถี่ของสัญญาณควบคุมสวิตช์ให้โยกกลับไปมา จากกฎของโอห์มความต้านทานของ Switched Capacitor Resistor (R_{cq}) จะเท่ากับ

$$R_{cq} = (V_1 - V_2) / i = 1 / (C F_{clk})$$


ตามปกติวงจร Switched Capacitor จะใช้วงจรดังรูปที่ 3.10 สวิตช์ทั้งสองจะทำงานสลับกันหรือถูกควบคุมด้วยสัญญาณนาฬิกาที่มีเฟสสลับกันและไม่ทับซ้อน เพราะฉะนั้นความต้านทานตัวนี้จะเป็นอุปกรณ์ส่วนหนึ่งในวงจรฟิลเตอร์ ทำงานร่วมกับตัวเก็บประจุเพื่อกำหนดค่าความถี่คัทออฟ การออกแบบ Low Pass filter จะทำการกำหนดค่าให้จาก Filter Design Wizard ดังนี้

Filter Parameters

F_{Corner} (Hz): Filter Type:

F_{Sample} (Hz):

Gain (dB):




รูปที่ 3.15 แสดงการกำหนดค่าพารามิเตอร์ให้กับ โมดูล LPF

3.6 การสื่อสารแบบอนุกรมผ่าน RS232 Wireless Module


ในการสื่อสารระหว่าง PSoC Microcontroller และคอมพิวเตอร์นั้นได้ใช้ ET-RF24G V1.0 ในการส่งสัญญาณแบบไร้สาย โดยการกำหนดค่าพารามิเตอร์ต่างๆให้กับโมดูลดังนี้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3.16 การตั้งค่าพารามิเตอร์ให้กับ ET-RF24G V1.0

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3.17 วงจรรวมของเครื่องวัดสัญญาณไฟฟ้าหัวใจ


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 4

วิธีการทดลองและผลทดลอง

4.1 วงจรอินสตรูเมนต์แอมพลิฟายเออร์

วงจรอินสตรูเมนต์แอมพลิฟายเออร์ ทำหน้าที่ขยายคลื่นไฟฟ้าหัวใจที่มีขนาดของสัญญาณน้อยมากเพียงประมาณ 1 mV โดยการรับสัญญาณจากเครื่องกำเนิดสัญญาณ ไฟฟ้าหัวใจ โดยวงจรที่ใช้ทดลองในโครงการเป็นดังรูป 4.1



รูปที่ 4.1 วงจรอินสตรูเมนต์แอมพลิฟายเออร์

จากการทดลองเราใช้ไอซีสำเร็จรูปเบอร์ INA 126 เพื่อทดสอบหาค่า CMRR (Common Mode Rejection Ratio) ค่า CMRR เป็นคุณสมบัติอย่างหนึ่งของวงจรขยายความแตกต่าง ที่สามารถกำจัดสัญญาณรบกวนได้มีคุณสมบัติดังนี้คือการมีค่าอัตราขยายดิฟเฟอเรนเชียลโหมดสูงและมีอัตราขยายคอมมอนโหมดต่ำซึ่งควรจะมีค่าไม่ต่ำกว่า 60dB

สำหรับอินสตรูเมนต์แอมพลิฟายเออร์ INA126P มีค่าอัตราขยายคอมมอน โหมดหรือค่า CMRR (Common Mode Rejection Ratio) ประมาณ 83 dB สำหรับค่า Min เมื่อทำการต่อวงจรตามรูปและป้อนแรงดันทั้ง Differential Mode และ Common Mode แล้วได้อ่านค่าของทั้ง 2 โหมดได้ดังนี้


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

1. ป้อนอินพุตเป็น Differential Mode แรงดันสูงสุด 10 mV_{p-p}

2. อ่านค่าแรงดันเอาต์พุตได้ประมาณ 7 V_{p-p}

$$A_d = V_o/V_{in} = (7 \text{ V})_{p-p} / (10 \text{ mV})_{p-p} = 700$$

ซึ่งสัญญาณที่ได้เป็นดังรูป 4.2 โดยสัญญาณ Channel 2 เป็นอินพุต และ Channel 1 เป็นเอาต์พุต



รูปที่ 4.2 ผลการทดลอง Differential Mode ของอินสตรูเมนต์ชั้นแอมพลิฟายเออร์


3. ป้อนอินพุตเป็น Common Mode แรงดันสูงสุดประมาณ 10 mV_{p-p}

4. อ่านค่าแรงดันเอาต์พุตได้ประมาณ 2 mV_{p-p}

$$\text{ดังนั้น } A_c = V_o/V_{in} = (2 \text{ mV})_{p-p} / (10 \text{ mV})_{p-p} = 0.2$$

ซึ่งสัญญาณที่ได้เป็นดังรูป 4.3 โดยสัญญาณ Channel 1 เป็นอินพุต และ Channel 2 เป็นเอาต์พุต


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.3 ผลการทดลอง Common Mode ของอินสตรูเมนต์ชั้นแอมพลิฟายเออร์ เพราะฉะนั้นค่า CMRR ได้ว่า

$$\begin{aligned} \text{CMRR} &= 20 \log (A_d)/(A_c) \\ &= 20 \log (700/0.2) \\ &= 70.88 \text{ dB} \end{aligned}$$

เมื่อทำการทดลองในส่วนนี้โดยเรานำสัญญาณจากสัญญาณที่ได้จากวงจรอินสตรูเมนต์ชั้นแอมพลิฟายเออร์ไปเข้าวงจรปรับศูนย์ต่อไปโดยสัญญาณที่ได้จะได้อิงรูป




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการรูปที่ 4.4 ผลที่วัดจากขา P0[7] อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4.2 วงจรกรองแบบกำจัดแถบความถี่ (Notch Filter)

วงจรกรองแบบกำจัดแถบความถี่ เป็นวงจรที่นำมาใช้เพื่อกำจัดสัญญาณในช่วงความถี่ที่ไม่ต้องการเพียงช่วงแคบๆ หรือความถี่ที่ไม่ต้องการค่าใดค่าหนึ่ง ซึ่งวิธีการทดลองและผลการทดลองคือเมื่อเราป้อนสัญญาณชายนี้นขนาด 1 Vpp ให้แก่วงจรโดยเริ่มตั้งแต่ความถี่ที่มีค่าประมาณ 20Hz และทำการปรับค่าความถี่เพิ่มขึ้นไปเรื่อยๆและอ่านค่าของแรงดันเอาต์พุตซึ่งได้ค่าความถี่คัทออฟประมาณ 50Hz โดยเราปรับค่าความถี่ไปถึงประมาณ 120Hz ซึ่งวงจรที่ใช้ในการทดลองเป็นดังรูปที่

4.5



รูปที่ 4.5 วงจร Notch Filter ที่ใช้ในการทดลอง


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ผลการทดลองวงจร Notch Filter ที่ความถี่ต่าง ๆ เมื่อป้อน $V_{in} = 1$ Vpp $f_{notch} = 50$ Hz

ความถี่ F (Hz)	แรงดันเอาต์พุต (V_o)	V_o/V_{in}	A_v (dB)
20	0.95	0.95	-0.44
25	0.91	0.91	-0.81
30	0.90	0.90	-0.91
35	0.84	0.84	-1.15
40	0.72	0.72	-1.85
45	0.60	0.60	-4.43
50	0.28	0.28	-11.05
55	0.64	0.64	-3.87
60	0.76	0.76	-2.38
65	0.86	0.86	-1.31
70	0.90	0.90	-0.91
75	0.94	0.94	-0.53
80	0.94	0.94	-0.53
85	0.96	0.96	-0.35
90	0.96	0.96	-0.35
95	0.96	0.96	-0.35
100	0.96	0.96	-0.35
105	0.96	0.96	-0.35
110	0.96	0.96	-0.35
115	0.96	0.96	-0.35
120	0.96	0.96	-0.35
130	0.96	0.96	-0.35
140	0.96	0.96	-0.35
150	0.96	0.96	-0.35

ตารางที่ 4.1 แสดงผลการทดลองวงจร Notch Filter ที่ความถี่ต่าง ๆ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.6 แสดงผลการตอบสนองความถี่ของวงจรที่มีความถี่ต่าง ๆ

วงจรกรองความถี่แบบก้ำจัดแถบความถี่มีพารามิเตอร์ที่สำคัญคือค่า Quality Factor (Q) เป็นค่าที่บอกคุณภาพของการก้ำจัดแถบความถี่ของวงจร ถ้าวงจรมีค่า Q สูงแสดงว่าวงจรมีแบนด์วิดท์แคบมากสามารถก้ำจัดความถี่ที่ไม่ต้องการได้ดี

การคำนวณค่า Quality Factor (Q)

Quality Factor (Q) = ความถี่ที่ต้องการก้ำจัด/ผลต่างของความถี่ที่ -3 dB (Band Width)

$$= 50 / (59 - 41)$$

$$= 2.78$$

4.3 การกรองความถี่ต่ำผ่านโดยใช้ LPF User Module (2 Order)

LPF ที่ใช้ในการทดลองเราใช้ใน PSoC Micocontroller โดยเรียกว่า LPF User Module (2 Order) ซึ่งอาศัยหลักการของ Switched Capacitor โดยในการทำงานได้ทำการตั้งค่าต่างๆและผลการทดลองเป็นดังรูปที่ 4.7 และ 4.8


Filter Parameters

F _{Corner} (Hz):	100	Filter Type:	Butterworth
F _{Sample} (Hz):	14000		
Gain (dB):	0.0		

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Calculated Values

Damping Ratio (d):	1.414
Calculated d:	1.445
Scaled f0:	100
Gain (V/V):	1
Calc Gain (C1/C2):	1
C1:	1
C2:	1
C3:	2
C4:	31
CA:	32
CB:	32
Divide by n:	429
Column Clock (Hz):	56000
Oversample Ratio:	140




รูปที่ 4.7 วิธีการตั้งค่าของ LPF User Module

เมื่อทำการวาง LPF User Module แล้วทำการตั้งค่าโดยการเข้าที่ Filter Design Wizard แล้วทำการกำหนดค่า corner frequency (f_c) ที่ 100 Hz และทำการตั้งค่า C2, C4 เพื่อให้ค่า d (damping ratio) ที่คำนวณได้มีค่าใกล้เคียงกับที่ d (damping ratio) ที่ตัวคอนโทรลเลอร์ตั้งไว้ ดังนั้นเราทำการป้อนอินพุตโดยให้ความถี่ตั้งแต่ 20 Hz- 1360 Hz ซึ่งกำหนดแรงดันอินพุตเป็น 1mV และอ่านค่าแรงดันเอาต์พุตออกมาเมื่อนำมาพล็อตกราฟจะเห็นได้ว่าสัญญาณเปลี่ยนแปลงหรือคัทออฟที่ความถี่ประมาณ 90 Hz หรือที่มีการลดทอนสัญญาณ -3 dB โดยตรวจสอบได้จากรูปกราฟ

f(Hz)	Av(dB)
20	-0.15
40	-0.28
60	-0.62
80	-1.52
100	-2.92
120	-4.7
140	-6.64
160	-8.46
180	-10.31
200	-11.94
220	-13.51
240	-14.8
260	-16.24
280	-17.45
300	-18.7
320	-19.65
340	-20.68

ตารางที่ 4.2 ผลการทดลองของ LPF (2 Order)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.8 ผลการทดลองของ LPF (2 Order)


4.4 การทดลองส่วนของการแปลงสัญญาณอนาล็อกเป็นสัญญาณดิจิทัล

การทดลองนี้จะใช้โมดูล Analog Digital Converter (ADC) แบบเคลด้าซิกม่า ซึ่งเป็น ADC ขนาด 8 บิต เพียงโมดูลเดียว ทดลองโดยการป้อนสัญญาณอนาล็อก ขนาดแรงดัน 0-5 V โดยใช้โมดูล ADC แบบ DELSIG8 จากนั้นทำการส่งสัญญาณข้อมูลดิจิทัลขนาด 8 บิต ที่แปลงได้ ออกมาที่พอร์ต P0 และทำการต่อพอร์ตด้วย LED เพื่อแสดงสถานะของข้อมูลที่ได้ที่พอร์ต P0 แล้วทำการบันทึกข้อมูลที่ได้

4.4.1 การเชื่อมต่อภายใน

การเชื่อมต่อในส่วนของ Hardware Module ภายในจะใช้โมดูล ADC แบบ DELSIG8 เพียงโมดูลเดียว การเชื่อมต่อภายในของการทดลองนี้ จะใช้โปรแกรม PSoC Designer การเชื่อมต่อแสดงดังรูปที่ 4.9


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.9 การเชื่อมต่อภายใน

การรับข้อมูลนาฬิกาจะใช้พอร์ต P2.1 เป็นนาฬิกาอินพุต โดยการกำหนดให้ P2.1 เป็นอินพุตนาฬิกาที่มีอินพุตที่มีอิมพีแดนซ์สูง (High Z Analog) การกำหนดแสดงดังรูปที่ 4.10 และรูปที่ 4.11 ตามลำดับ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.10 การกำหนดพอร์ต P2.1 เป็นอนาล็อกอินพุต

Name	Port	Select	Drive	Interrupt
Port_1_7	P1[7]	StdCPU	High Z	DisableInt
Port_2_0	P2[0]	StdCPU	High Z	DisableInt
Port_2_1	P2[1]	AnalogInp	High Z	DisableInt
Port_2_2	P2[2]	StdCPU	High Z	
Port_2_3	P2[3]	StdCPU	High Z Analog	
Port_2_4	P2[4]	StdCPU	Open Drain High	
Port_2_5	P2[5]	StdCPU	Open Drain Low	
Port_2_6	P2[6]	StdCPU	Pull Down	
Port_2_7	P2[7]	StdCPU	Pull Up	
			Strong	
			Strong Slow	

รูปที่ 4.11 การกำหนดพอร์ต P2.1 เป็นอนาล็อกอินพุตแบบอินพุตอิมพีแดนซ์สูง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การกำหนดพารามิเตอร์ Global Resources

Global Resources	Value
CPU_Clock	24_MHz (SysClk/1)
32K_Select	Internal
PLL_Mode	Disable
Sleep_Timer	512_Hz
VC1= SysClk/N	4
VC2= VC1/N	3
VC3 Source	VC2
VC3 Divider	39
SysClk Source	Internal
SysClk*2 Disable	No
Analog Power	SC 0n/Ref Low
Ref Mux	(Vdd/2)+/(Vdd/2)
AGndBypass	Disable
Op-Amp Bias	Low
A_Buff_Power	Low
SwitchModePump	OFF

รูปที่ 4.12 การกำหนดพารามิเตอร์ Global Resources

4.4.2 หน้าที่การทำงานและการกำหนดพารามิเตอร์ให้กับโมดูล

โมดูล DELSIG8 เป็นโมดูลแปลงสัญญาณอนาล็อกเป็นสัญญาณดิจิทัลขนาด 8 บิต ข้อมูลที่ได้จะเป็นสัญญาณดิจิทัลที่เป็น 2' Complement มีค่าอยู่ในช่วง 127 -> 0 -> -128 เราต้องนำค่าที่ได้มาทำการแปลงให้เป็นแบบ 1' Complement จากนั้นนำค่าที่ได้ ส่งออกพอร์ต P0 แสดงผลด้วย LED 8 ดวง

User Module Parameters	Value
TMR Clock	VC1
Input	Port_2_1
ClockPhase	Normal
Polling	Enable


รูปที่ 4.13 การกำหนดพารามิเตอร์ให้กับโมดูลDELSIG8_1

เราเลือกใช้ Clock คือ VC1=24MHz ดังนั้นเราสามารถคำนวณค่า Sampling Rate ได้ดังนี้

$\text{Sampling Rate} = 6\text{MHz}/256 = 23.437 \text{ ksps}$ เท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Name	Port	Select	Drive	Interrupt
Port_0_0	P0[0]	StdCPU	Strong	DisableInt
Port_0_1	P0[1]	StdCPU	Strong	DisableInt
Port_0_2	P0[2]	StdCPU	Strong	DisableInt
Port_0_3	P0[3]	StdCPU	Strong	DisableInt
Port_0_4	P0[4]	StdCPU	Strong	DisableInt
Port_0_5	P0[5]	StdCPU	Strong	DisableInt
Port_0_6	P0[6]	StdCPU	Strong	DisableInt
Port_0_7	P0[7]	StdCPU	Strong	DisableInt
Port_1_0	P1[0]	StdCPU	High Z	DisableInt
Port_1_1	P1[1]	StdCPU	High Z	DisableInt
Port_1_2	P1[2]	StdCPU	High Z	DisableInt
Port_1_3	P1[3]	StdCPU	High Z	DisableInt
Port_1_4	P1[4]	StdCPU	High Z	DisableInt
Port_1_5	P1[5]	StdCPU	High Z	DisableInt
Port_1_6	P1[6]	StdCPU	High Z	DisableInt
Port_1_7	P1[7]	StdCPU	High Z	DisableInt

รูปที่ 4.14 ทำการกำหนดพอร์ต P0 ให้ Drive แบบ Strong



รูปที่ 4.15 วงจรที่ใช้ในการทดลอง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4.4.3 ผลการทดลองการแปลงสัญญาณอนาล็อกเป็นสัญญาณดิจิทัล

แรงดัน Vin	ค่าเลขฐาน 2 ที่ได้	ค่าเลขฐาน 10
0.0	00000000	0
0.2	00000000	0
0.4	00000000	0
0.6	00000000	0
0.8	00000000	0
1.0	00000000	0
1.2	00000000	0
1.4	00001000	8
1.6	00100000	32
1.8	00110100	52
2.0	01000000	64
2.2	01011000	88
2.4	01100000	96
2.6	01110000	112
2.8	10001000	136
3.0	10101100	172
3.2	10111000	184
3.4	11001100	204
3.6	11100000	224
3.8	11110100	244
4.0	11111111	255
4.2	11111111	255
4.4	11111111	255
4.6	11111111	255
4.8	11111111	255
5.0	11111111	255

ตารางที่ 4.3 ผลการทดลองการแปลงสัญญาณอนาล็อกเป็นสัญญาณดิจิทัล


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จะเห็นได้ว่าการแปลงสัญญาณอนาล็อกเป็นสัญญาณดิจิทัลโดย ADC Delta Sigma ภายในไมโครคอนโทรลเลอร์ PSoc สามารถทำให้ได้ผลการทดลองที่น่าพอใจ โดยใช้โมดูล DELSIG8 เป็นโมดูลแปลงสัญญาณอนาล็อกเป็นสัญญาณดิจิทัลขนาด 8 บิต

$$\begin{aligned} \text{ค่า Sampling Rate} &= 6\text{MHz}/256 \\ &= 23.437 \text{ ksp/s} \end{aligned}$$


ข้อมูลที่ได้จะเป็นสัญญาณดิจิทัลที่เป็น 2' Complement มีค่าอยู่ในช่วง +127 ถึง -128 เราต้องนำค่าที่ได้มาทำการแปลงให้เป็นแบบ 1' Complement โดยการทำให้ค่าเป็น 0-255 ด้วยการบวกด้วยค่า 128 จะทำให้ได้ค่าที่เป็น 1' Complement แล้วส่งค่าที่ได้ให้แสดงผลที่ LED ถ้าเป็น 0 LED จะติด ถ้าเป็น 1 LED จะดับเนื่องจากเราต่อแบบ Common Anode ดังรูปที่ 4.15 อ่านค่าและบันทึกค่าที่ได้ดังตารางที่ 4.3

4.5 การส่งข้อมูลแบบอนุกรมผ่านโมดูล ET-RF24G V1.0




รูปที่ 4.16 สัญญาณที่ได้จากการต่อผ่านสาย RS232

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.17 สัญญาณที่ได้จากการส่งผ่าน ET-RF24G V1.0 (ไว้สาย)

คำอธิบายรูปคือประกอบไปด้วยส่วนของ Serial Port เพื่อใช้ติดต่อกับคอมพิวเตอร์และไมโครคอนโทรลเลอร์โดยใช้การสื่อสารแบบอนุกรม และส่วนของ Baud Rate เป็นตัวกำหนดอัตราการติดต่อข้อมูลหรือกำหนดค่าสัญญาณนาฬิกาให้กับไมโครคอนโทรลเลอร์ ส่วนต่อมาก็คือส่วนของ Sampling Rate คืออัตราการสุ่มข้อมูลของ ADC ในที่นี้อัตราการสุ่มของ ADC ในพีชอกไมโครคอนโทรลเลอร์เราใช้ทั้งหมดและนำค่าที่ได้จากการสุ่มแล้วมาทำการสุ่มซ้ำอีกเพื่อเพิ่มอัตราการสุ่มให้มีความมากขึ้นในการติดต่อโดยใช้ซอฟต์แวร์ในการช่วยทำการสุ่มเพิ่มต่อจากนั้นเป็นส่วนของ Threshold เป็นตัวกำหนดค่าแอมพลิจูดของสัญญาณโดยกำหนดไว้ที่ 50 ต่อจากนั้นนำค่าจาก Threshold มาคำนวณหา Heart Rate ได้ผลตามที่ทดลอง เราสามารถแสดงบล็อกไดอะแกรมการตั้งค่าของเครื่องมือได้ดังนี้



รูปที่ 4.18 แสดงลำดับการตั้งค่าบน ECG Monitoring ในการนำไปใช้งาน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 5

สรุปและวิจารณ์ผลการทดลอง

ในการทดลองและสร้างเครื่องวัดสัญญาณไฟฟ้าหัวใจ สิ่งที่สำคัญคือการออกแบบวงจรขยายสัญญาณไฟฟ้าหัวใจให้มีประสิทธิภาพ จึงเลือกใช้วงจขยายแบบอินสตรูเมนต์ชันแอมพลิฟายเออร์ แบบสำเร็จรูปที่มีส่วนประกอบที่สำคัญคือดิฟเฟอเรนเชียลแอมป์ที่มีคุณสมบัติลดทอนสัญญาณรบกวนได้และเราสามารถออกแบบเกณฑ์การขยายจากวงจรที่ต่อร่วมภายนอก วงจรจะสามารถขยายสัญญาณที่มีความแตกต่างกันคือสัญญาณหัวใจที่เราต้องการให้มีขนาดใหญ่ขึ้นเพื่อที่จะนำสัญญาณที่ได้ส่งไปประมวลผลต่อใน PSoC ซึ่งจะทำการแปลงจากสัญญาณอนาล็อกไปเป็นสัญญาณดิจิทัล นอกจากนี้ยังนำวงจรกำจัดความถี่เฉพาะมาใช้เพื่อทำหน้าที่ในการกำจัดความถี่ 50 เฮิร์ตซ์ ที่มาจากไฟบ้านด้วย

ในส่วนของการแปลงสัญญาณอนาล็อกเป็นสัญญาณดิจิทัลและภาคกรองความถี่เราสามารถทำได้โดยใช้ไมโครคอนโทรลเลอร์พีซอค (PSoC) ซึ่งเป็นไมโครคอนโทรลเลอร์ที่มีคุณสมบัติที่รวมเอาการออกแบบทั้งทางด้านอนาล็อกและดิจิทัลมาไว้ด้วยกัน และในส่วนของการแสดงผลเราใช้โปรแกรม C++ Builder ในการออกแบบหน้าจอการใช้งาน

บรรณานุกรม

1. นุกูล กระจาย , “การเขียนโปรแกรมแบบวิซวลด้วย C++ Builder 5” , บริษัท เคสี้ด ไทย จำกัด , 2544
2. ประยงค์ อยู่ประสิทธิ์วงศ์ , “หลักการเขียนโปรแกรม และการแก้ไขปัญหา ด้วยภาษา C++ ” , ดวงกมลสมัย , 2549.
3. ดร.วัลลภ สุระกำพลธร, “การประมวลผลสัญญาณเชิงเลขการกรองและการแปลง” , สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง , 2533



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

CODE PSoC

```
//-----
```

```
// C main line
```

```
//-----
```

```
#include <m8c.h> // part specific constants and macros  
#include "PSoC_API.h" // PSoC API definitions for all User Modules  
#include "ioport.h"  
#include "delay.h"
```

```
void delay2us(unsigned int d)
```

```
{  
    unsigned int t;  
    for (t=0;t<=16*d;t++)  
    {  
        asm("nop");  
        asm("nop");  
    }  
}
```

```
void main()
```

```
{  
    unsigned char RxHighByte,RxLowByte,SR,MyData;  
    unsigned int SampleNumMax,SampleNum;  
    char SamplingData;  
  
    M8C_EnableGInt;  
    DELSIG8_1_Start(3);
```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```
DELSIG8_1_StartAD();  
Counter16_1_Start();  
PGA_1_Start(3);  
LPF2_1_Start(3);  
My_UART_1_Start(UART_PARITY_NONE);  
SetBit1_0;
```

```
while(1)  
{  
while(!(My_UART_1_bReadRxStatus()&UART_RX_COMPLETE));  
RxLowByte=My_UART_1_bReadRxData();  
while(!(My_UART_1_bReadRxStatus()&UART_RX_COMPLETE));  
RxHighByte=My_UART_1_bReadRxData();  
while(!(My_UART_1_bReadRxStatus()&UART_RX_COMPLETE));  
SR=My_UART_1_bReadRxData();  
  
SampleNumMax=(RxHighByte<<8)+RxLowByte;  
  
SampleNum=0;  
while(SampleNum<=SampleNumMax)  
{  
ClrBit1_0;  
if(DELSIG8_1_fIsDataAvailable())  
{  
//SamplingData=DELSIG8_1_cGetDataClearFlag();  
if(SamplingData<=128)MyData=SamplingData+127;  
else MyData=SamplingData-127;  
My_UART_1_SendData(DELSIG8_1_cGetDataClearFlag());  
while(!(My_UART_1_bReadTxStatus()&UART_TX_COMPLETE));
```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```
if(SR!=0) delay2us(SR);  
//if(SR!=0) Delay1mS(SR);  
SampleNum++;  
}  
SetBit1_0;  
}  
}  
}
```




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

CY8C27143, CY8C27243,
CY8C27443, CY8C27543, and CY8C27643



Features

- **Powerful Harvard Architecture Processor**
 - M8C Processor Speeds to 24 MHz
 - 8x8 Multiply, 32-Bit Accumulate
 - Low Power at High Speed
 - 3.0 to 5.25V Operating Voltage
 - Operating Voltages Down to 1.0V Using On-Chip Switch Mode Pump (SMP)
 - Industrial Temperature Range: -40°C to +85°C
- **Advanced Peripherals (PSoC Blocks)**
 - 12 Rail-to-Rail Analog PSoC Blocks Provide:
 - Up to 14-Bit ADCs
 - Up to 9-Bit DACs
 - Programmable Gain Amplifiers
 - Programmable Filters and Comparators
 - 8 Digital PSoC Blocks Provide:
 - 8- to 32-Bit Timers, Counters, and PWMs
 - CRC and PRS Modules
 - Up to 2 Full-Duplex UARTs
 - Multiple SPI™ Masters or Slaves
 - Connectable to all GPIO Pins
 - Complex Peripherals by Combining Blocks
- **Precision, Programmable Clocking**
 - Internal 2.5% 24/48 MHz Oscillator
 - 24/48 MHz with Optional 32 kHz Crystal
 - Optional External Oscillator, up to 24 MHz
 - Internal Oscillator for Watchdog and Sleep
- **Flexible On-Chip Memory**
 - 16K Flash Program Storage 50,000 Erase/Write Cycles
 - 256 Bytes SRAM Data Storage
 - In-System Serial Programming (ISSP)
 - Partial Flash Updates
 - Flexible Protection Modes
 - EEPROM Emulation in Flash
- **Programmable Pin Configurations**
 - 25 mA Sink on all GPIO
 - Pull up, Pull down, High Z, Strong, or Open Drain Drive Modes on all GPIO
 - Up to 12 Analog Inputs on GPIO
 - Four 30 mA Analog Outputs on GPIO
 - Configurable interrupt on all GPIO
- **Additional System Resources**
 - I²C™ Slave, Master, and Multi-Master to 400 kHz
 - Watchdog and Sleep Timers
 - User-Configurable Low Voltage Detection
 - Integrated Supervisory Circuit
 - On-Chip Precision Voltage Reference
- **Complete Development Tools**
 - Free Development Software (PSoC Designer™)
 - Full-Featured, In-Circuit Emulator and Programmer
 - Full Speed Emulation
 - Complex Breakpoint Structure
 - 128K Trace Memory



PSoC® Functional Overview

The PSoC® family consists of many *Mixed-Signal Array with On-Chip Controller* devices. These devices are designed to replace multiple traditional MCU-based system components with one, low cost single-chip programmable device. PSoC devices include configurable blocks of analog and digital logic, as well as programmable interconnects. This architecture allows the user to create customized peripheral configurations that match the requirements of each individual application. Additionally, a fast CPU, Flash program memory, SRAM data memory, and configurable IO are included in a range of convenient pinouts and packages.

The PSoC architecture, as illustrated on the left, is comprised of four main areas: PSoC Core, Digital System, Analog System, and System Resources. Configurable global busing allows all the device resources to be combined into a complete custom system. The PSoC CY8C27x43 family can have up to five IO ports that connect to the global digital and analog interconnects, providing access to 8 digital blocks and 12 analog blocks.

The PSoC Core

The PSoC Core is a powerful engine that supports a rich feature set. The core includes a CPU, memory, clocks, and configurable GPIO (General Purpose IO).

The M8C CPU core is a powerful processor with speeds up to 24 MHz, providing a four MIPS 8-bit Harvard architecture micro-

processor. The CPU utilizes an interrupt controller with 17 vectors, to simplify programming of real time embedded events. Program execution is timed and protected using the included Sleep and Watch Dog Timers (WDT).


Memory encompasses 16K of Flash for program storage, 256 bytes of SRAM for data storage, and up to 2K of EEPROM emulated using the Flash. Program Flash utilizes four protection levels on blocks of 64 bytes, allowing customized software IP protection.

The PSoC device incorporates flexible internal clock generators, including a 24 MHz IMO (internal main oscillator) accurate to 2.5% over temperature and voltage. The 24 MHz IMO can also be doubled to 48 MHz for use by the digital system. A low power 32 kHz ILO (internal low speed oscillator) is provided for the Sleep timer and WDT. If crystal accuracy is desired, the ECO (32.768 kHz external crystal oscillator) is available for use as a Real Time Clock (RTC) and can optionally generate a crystal-accurate 24 MHz system clock using a PLL. The clocks, together with programmable clock dividers (as a System Resource), provide the flexibility to integrate almost any timing requirement into the PSoC device.

PSoC GPIOs provide connection to the CPU, digital and analog resources of the device. Each pin's drive mode may be selected from eight options, allowing great flexibility in external interfacing. Every pin also has the capability to generate a system interrupt on high level, low level, and change from last read.

The Digital System

The Digital System is composed of 8 digital PSoC blocks. Each block is an 8-bit resource that can be used alone or combined with other blocks to form 8, 16, 24, and 32-bit peripherals, which are called user module references.



Digital System Block Diagram

Digital peripheral configurations include those listed below.

- PWMs (8 to 32 bit)
- PWMs with Dead band (8 to 32 bit)
- Counters (8 to 32 bit)
- Timers (8 to 32 bit)
- UART 8 bit with selectable parity (up to 2)
- SPI slave and master (up to 2)
- I2C slave and multi-master (1 available as a System Resource)
- Cyclical Redundancy Checker/Generator (8 to 32 bit)
- IrDA (up to 2)
- Pseudo Random Sequence Generators (8 to 32 bit)

The digital blocks can be connected to any GPIO through a series of global buses that can route any signal to any pin. The buses also allow for signal multiplexing and for performing logic operations. This configurability frees your designs from the constraints of a fixed peripheral controller.


Digital blocks are provided in rows of four, where the number of blocks varies by PSoC device family. This allows you the optimum choice of system resources for your application. Family resources are shown in the table titled "PSoC Device Characteristics" on page 3.

The Analog System

The Analog System is composed of 12 configurable blocks, each comprised of an opamp circuit allowing the creation of complex analog signal flows. Analog peripherals are very flexible and can be customized to support specific application requirements. Some of the more common PSoC analog functions (most available as user modules) are listed below.

- Analog-to-digital converters (up to 4, with 6- to 14-bit resolution, selectable as Incremental, Delta Sigma, and SAR)
- Filters (2, 4, 6, and 8 pole band-pass, low-pass, and notch)
- Amplifiers (up to 4, with selectable gain to 48x)
- Instrumentation amplifiers (up to 2, with selectable gain to 93x)
- Comparators (up to 4, with 16 selectable thresholds)
- DACs (up to 4, with 6- to 9-bit resolution)
- Multiplying DACs (up to 4, with 6- to 9-bit resolution)
- High current output drivers (four with 30 mA drive as a Core Resource)
- 1.3V reference (as a System Resource)
- DTMF Dialer
- Modulators
- Correlators
- Peak detectors
- Many other topologies possible

Analog blocks are provided in columns of three, which includes one CT (Continuous Time) and two SC (Switched Capacitor) blocks, as shown in the figure below.



Additional System Resources

System Resources, some of which have been previously listed, provide additional capability useful to complete systems. Additional resources include a multiplier, decimator, switch mode pump, low voltage detection, and power on reset. Statements describing the merits of each system resource are below.

- Digital clock dividers provide three customizable clock frequencies for use in applications. The clocks can be routed to both the digital and analog systems. Additional clocks can be generated using digital PSoC blocks as clock dividers.
- Multiply accumulate (MAC) provides fast 8-bit multiplier with 32-bit accumulate, to assist in general math and digital filters.
- The decimator provides a custom hardware filter for digital signal processing applications including the creation of Delta Sigma ADCs.
- The I2C module provides 100 and 400 kHz communication over two wires. Slave, master, and multi-master modes are all supported.
- Low Voltage Detection (LVD) interrupts can signal the application of falling voltage levels, while the advanced POR (Power On Reset) circuit eliminates the need for a system supervisor.
- An internal 1.3V reference provides an absolute reference for the analog system, including ADCs and DACs.
- An integrated switch mode pump (SMP) generates normal operating voltages from a single 1.2V battery cell, providing a low cost boost converter.

PSoC Device Characteristics

Depending on your PSoC device characteristics, the digital and analog systems can have 16, 8, or 4 digital blocks and 12, 6, or 4 analog blocks. The following table lists the resources available for specific PSoC device groups. The PSoC device covered by this data sheet is highlighted below.

PSoC Device Characteristics

PSoC Part Number	Digital IO	Digital Rows	Digital Blocks	Analog Inputs	Analog Outputs	Analog Columns	Analog Blocks	SRAM Size	Flash Size
CY8C29x66	up to 64	4	16	12	4	4	12	2K	32K
CY8C27x43	up to 44	2	8	12	4	4	12	256 Bytes	16K
CY8C24x94	49	1	4	48	2	2	6	1K	16K
CY8C24x23	up to 24	1	4	12	2	2	6	256 Bytes	4K
CY8C24x23A	up to 24	1	4	12	2	2	6	256 Bytes	4K
CY8C21x34	up to 28	1	4	28	0	2	4 ^a	512 Bytes	8K
CY8C21x23	16	1	4	8	0	2	4 ^a	256 Bytes	4K
CY8C20x34	up to 28	0	0	28	0	0	3 ^b	512 Bytes	8K

a. Limited analog functionality.
 b. Two analog blocks and one CapSense.

Getting Started

The quickest path to understanding the PSoC silicon is by reading this data sheet and using the PSoC Designer Integrated Development Environment (IDE). This data sheet is an overview of the PSoC integrated circuit and presents specific pin, register, and electrical specifications. For in-depth information, along with detailed programming information, reference the *PSoC Mixed-Signal Array Technical Reference Manual*.

For up-to-date Ordering, Packaging, and Electrical Specification information, reference the latest PSoC device data sheets on the web at <http://www.cypress.com/psoc>.

Development Kits

Development Kits are available from the following distributors: Digi-Key, Avnet, Arrow, and Future. The Cypress Online Store contains development kits, C compilers, and all accessories for PSoC development. Go to the Cypress Online Store web site at <http://www.cypress.com>, click the Online Store shopping cart icon at the bottom of the web page, and click *PSoC (Programmable System-on-Chip)* to view a current list of available items.

Technical Training

Free PSoC technical training is available for beginners and is taught by a marketing or application engineer over the phone. PSoC training classes cover designing, debugging, advanced analog, as well as application-specific classes covering topics such as PSoC and the LIN bus. Go to <http://www.cypress.com>, click on Design Support located on the left side of the web page, and select Technical Training for more details.

Consultants

Certified PSoC Consultants offer everything from technical assistance to completed PSoC designs. To contact or become a PSoC Consultant go to <http://www.cypress.com>, click on Design Support located on the left side of the web page, and select CYPros Consultants.

Technical Support

PSoC application engineers take pride in fast and accurate response. They can be reached with a 4-hour guaranteed response at <http://www.cypress.com/support/login.cfm>.

Application Notes


A long list of application notes will assist you in every aspect of your design effort. To view the PSoC application notes, go to the <http://www.cypress.com> web site and select Application Notes under the Design Resources list located in the center of the web page. Application Notes are sorted by date by default.

Development Tools

PSoC Designer is a Microsoft® Windows-based, integrated development environment for the Programmable System-on-Chip (PSoC) devices. The PSoC Designer IDE and application runs on Windows NT 4.0, Windows 2000, Windows Millennium (Me), or Windows XP. (Reference the PSoC Designer Functional Flow diagram below.)

PSoC Designer helps the customer to select an operating configuration for the PSoC, write application code that uses the PSoC, and debug the application. This system provides design database management by project, an integrated debugger with In-Circuit Emulator, in-system programming support, and the CYASM macro assembler for the CPUs.

PSoC Designer also supports a high-level C language compiler developed specifically for the devices in the family.



PSoC Designer Subsystems

PSoC Designer Software Subsystems

Device Editor

The Device Editor subsystem allows the user to select different onboard analog and digital components called user modules using the PSoC blocks. Examples of user modules are ADCs, DACs, Amplifiers, and Filters.

The device editor also supports easy development of multiple configurations and dynamic reconfiguration. Dynamic configuration allows for changing configurations at run time.

PSoC Designer sets up power-on initialization tables for selected PSoC block configurations and creates source code for an application framework. The framework contains software to operate the selected components and, if the project uses more than one operating configuration, contains routines to switch between different sets of PSoC block configurations at run time. PSoC Designer can print out a configuration sheet for a given project configuration for use during application programming in conjunction with the Device Data Sheet. Once the framework is generated, the user can add application-specific code to flesh out the framework. It's also possible to change the selected components and regenerate the framework.

Design Browser

The Design Browser allows users to select and import preconfigured designs into the user's project. Users can easily browse a catalog of preconfigured designs to facilitate time-to-design. Examples provided in the tools include a 300-baud modem, LIN Bus master and slave, fan controller, and magnetic card reader.

Application Editor

In the Application Editor you can edit your C language and Assembly language source code. You can also assemble, compile, link, and build.

Assembler. The macro assembler allows the assembly code to be merged seamlessly with C code. The link libraries automatically use absolute addressing or can be compiled in relative mode, and linked with other software modules to get absolute addressing.

C Language Compiler. A C language compiler is available that supports Cypress MicroSystems' PSoC family devices. Even if you have never worked in the C language before, the product quickly allows you to create complete C programs for the PSoC family devices.

The embedded, optimizing C compiler provides all the features of C tailored to the PSoC architecture. It comes complete with embedded libraries providing port and bus operations, standard keypad and display support, and extended math functionality.

Debugger

The PSoC Designer Debugger subsystem provides hardware in-circuit emulation, allowing the designer to test the program in a physical system while providing an internal view of the PSoC device. Debugger commands allow the designer to read and program and read and write data memory, read and write IO registers, read and write CPU registers, set and clear breakpoints, and provide program run, halt, and step control. The debugger also allows the designer to create a trace buffer of registers and memory locations of interest.

Online Help System

The online help system displays online, context-sensitive help for the user. Designed for procedural and quick reference, each functional subsystem has its own context-sensitive help. This system also provides tutorials and links to FAQs and an Online Support Forum to aid the designer in getting started.

Hardware Tools

In-Circuit Emulator

A low cost, high functionality ICE (In-Circuit Emulator) is available for development support. This hardware has the capability to program single devices.


The emulator consists of a base unit that connects to the PC by way of the parallel or USB port. The base unit is universal and will operate with all PSoC devices. Emulation pods for each device family are available separately. The emulation pod takes the place of the PSoC device in the target board and performs full speed (24 MHz) operation.



LF151
LF251 - LF351

WIDE BANDWIDTH SINGLE J-FET OPERATIONAL AMPLIFIER

- INTERNALLY ADJUSTABLE INPUT OFFSET VOLTAGE
- LOW POWER CONSUMPTION
- WIDE COMMON-MODE (UP TO V_{CC}^+) AND DIFFERENTIAL VOLTAGE RANGE
- LOW INPUT BIAS AND OFFSET CURRENT
- OUTPUT SHORT-CIRCUIT PROTECTION
- HIGH INPUT IMPEDANCE J-FET INPUT STAGE
- INTERNAL FREQUENCY COMPENSATION
- LATCH UP FREE OPERATION
- HIGH SLEW RATE : $16V/\mu s$ (typ)




DESCRIPTION

These circuits are high speed J-FET input single-operational amplifiers incorporating well matched, high voltage J-FET and bipolar transistors in a monolithic integrated circuit.

The devices feature high slew rates, low input bias and offset currents, and low offset voltage temperature coefficient.

PIN CONNECTIONS (top view)




ORDER CODE


Part Number	Temperature Range	Package	
		N	D
LF351	0°C, +70°C	•	•
LF251	-40°C, +105°C	•	•
LF151	-55°C, +125°C	•	•

N = Dual in Line Package (DIP)
D = Small Outline Package (SO) - also available in Tape & Reel (DT)

SCHEMATIC DIAGRAM



INPUT OFFSET VOLTAGE NULL CIRCUIT



ABSOLUTE MAXIMUM RATINGS

Symbol	Parameter	LF151	LF251	LF351	Unit
V_{CC}	Supply voltage - note ¹⁾		± 18		V
V_i	Input Voltage - note ²⁾		± 15		V
V_{id}	Differential Input Voltage - note ³⁾		± 30		V
P_{tot}	Power Dissipation		680		mW
	Output Short-circuit Duration - note ⁴⁾		Infinite		
T_{oper}	Operating Free-air Temperature Range	-55 to +125	-40 to +105	0 to +70	$^{\circ}C$
T_{stg}	Storage Temperature Range		-65 to +150		$^{\circ}C$

1. All voltage values, except differential voltage, are with respect to the zero reference level (ground) of the supply voltages where the zero reference level is the midpoint between V_{CC+} and V_{CC-} .
2. The magnitude of the input voltage must never exceed the magnitude of the supply voltage or 15 volts, whichever is less.
3. Differential voltages are the non-inverting input terminal with respect to the inverting input terminal.
4. The output may be shorted to ground or to either supply. Temperature and/or supply voltages must be limited to ensure that the dissipation rating is not exceeded.

ELECTRICAL CHARACTERISTICS

V_{CC} = ±15V, T_{amb} = +25°C (unless otherwise specified)

Symbol	Parameter	Min.	Typ.	Max.	Unit
V _{io}	Input Offset Voltage (R _S = 10kΩ) T _{amb} = +25°C T _{min} ≤ T _{amb} ≤ T _{max}		3	10 13	mV
DV _{io}	Input Offset Voltage Drift		10		μV/°C
I _{io}	Input Offset Current- note 1) T _{amb} = +25°C T _{min} ≤ T _{amb} ≤ T _{max}		5	100 4	μA nA
I _{ib}	Input Bias Current -note 1 T _{amb} = +25°C T _{min} ≤ T _{amb} ≤ T _{max}		20	200 20	nA
A _{vd}	Large Signal Voltage Gain (R _L = 2kΩ, V _o = ±10V) T _{amb} = +25°C T _{min} ≤ T _{amb} ≤ T _{max}	50 25	200		V/mV
SVR	Supply Voltage Rejection Ratio (R _S = 10kΩ) T _{amb} = +25°C T _{min} ≤ T _{amb} ≤ T _{max}	80 80	86		dB
I _{CC}	Supply Current, no load T _{amb} = +25°C T _{min} ≤ T _{amb} ≤ T _{max}		1.4	3.4 3.4	mA
V _{icm}	Input Common Mode Voltage Range	±11	+15 -12		V
CMR	Common Mode Rejection Ratio (R _S = 10kΩ) T _{amb} = +25°C T _{min} ≤ T _{amb} ≤ T _{max}	70 70	86		dB
I _{OS}	Output Short-circuit Current T _{amb} = +25°C T _{min} ≤ T _{amb} ≤ T _{max}	10 10	40	60 60	mA
±V _{opp}	Output Voltage Swing T _{amb} = +25°C T _{min} ≤ T _{amb} ≤ T _{max}	R _L = 2kΩ 10 R _L = 10kΩ 12 R _L = 2kΩ 10 R _L = 10kΩ 12	12 13.5		V
SR	Slew Rate V _i = 10V, R _L = 2kΩ, C _L = 100pF, T _{amb} = +25°C, unity gain	12	16		V/μs
t _r	Rise Time V _i = 20mV, R _L = 2kΩ, C _L = 100pF, T _{amb} = +25°C, unity gain		0.1		μs
K _{ov}	Overshoot V _i = 20mV, R _L = 2kΩ, C _L = 100pF, T _{amb} = +25°C, unity gain		10		%
GBP	Gain Bandwidth Product f = 100kHz, T _{amb} = +25°C, V _{in} = 10mV, R _L = 2kΩ, C _L = 100pF	2.5	4		MHz
R _i	Input Resistance		10 ¹²		Ω
THD	Total Harmonic Distortion (f = 1kHz, A _v = 20dB R _L = 2kΩ, C _L = 100pF, T _{amb} = +25°C, V _o = 2V _{pp})		0.01		
e _n	Equivalent Input Noise Voltage R _S = 100Ω, f = 1KHz		15		$\frac{nV}{\sqrt{Hz}}$
∅m	Phase Margin		45		Degrees


1. The input bias currents are junction leakage currents which approximately double for every 10°C increase in the junction temperature.

MAXIMUM PEAK-TO-PEAK OUTPUT




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


VOLTAGE versus FREQUENCY




VOLTAGE versus FREQUENCY




MAXIMUM PEAK-TO-PEAK OUTPUT VOLTAGE versus FREQUENCY




MAXIMUM PEAK-TO-PEAK OUTPUT VOLTAGE versus FREE AIR TEMP.



MAXIMUM PEAK-TO-PEAK OUTPUT VOLTAGE versus LOAD RESISTANCE



MAXIMUM PEAK-TO-PEAK OUTPUT VOLTAGE versus SUPPLY VOLTAGE




MAXIMUM PEAK-TO-PEAK OUTPUT


INPUT BIAS CURRENT versus FREE AIR

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


TEMPERATURE




AMPLIFICATION versus FREE AIR TEMP.




LARGE SIGNAL DIFFERENTIAL VOLTAGE AMPLIFICATION AND PHASE SHIFT versus FREQUENCY




TOTAL POWER DISSIPATION versus FREE AIR TEMPERATURE



SUPPLY CURRENT PER AMPLIFIER versus FREE AIR TEMPERATURE



SUPPLY CURRENT PER AMPLIFIER versus SUPPLY VOLTAGE




LARGE SIGNAL DIFFERENTIAL VOLTAGE




COMMON MODE REJECTION RATIO versus

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


FREE AIR TEMPERATURE




VOLTAGE FOLLOWER LARGE SIGNAL PULSE RESPONSE




OUTPUT VOLTAGE versus ELAPSED TIME



EQUIVALENT INPUT NOISE VOLTAGE versus FREQUENCY



TOTAL HARMONIC DISTORTION versus FREQUENCY






LF153
LF253 - LF353

WIDE BANDWIDTH DUAL J-FET OPERATIONAL AMPLIFIERS

- LOW POWER CONSUMPTION
- WIDE COMMON-MODE (UP TO V_{CC}^+) AND DIFFERENTIAL VOLTAGE RANGE
- LOW INPUT BIAS AND OFFSET CURRENT
- OUTPUT SHORT-CIRCUIT PROTECTION
- HIGH INPUT IMPEDANCE J-FET INPUT STAGE
- INTERNAL FREQUENCY COMPENSATION
- LATCH UP FREE OPERATION
- HIGH SLEW RATE : 16V/ μ s (typ)




DESCRIPTION

The LF353 are high speed J-FET input dual operational amplifiers incorporating well matched, high voltage J-FET and bipolar transistors in a monolithic integrated circuit.

The devices feature high slew rates, low input bias and offset currents, and low offset voltage temperature coefficient.

PIN CONNECTIONS (top view)




ORDER CODE

Part Number	Temperature Range	Package	
		N	D
LF353	0°C, +70°C	•	•
LF253	-40°C, +105°C	•	•
LF153	-55°C, +125°C	•	•

N = Dual in Line Package (DIP)
D = Small Outline Package (SO) - also available in Tape & Reel (DT)

SCHEMATIC DIAGRAM (each amplifier)



ABSOLUTE MAXIMUM RATINGS

Symbol	Parameter	LF153	LF253	LF353	Unit
V_{CC}	Supply voltage - note 1)		± 18		V
V_i	Input Voltage - note 2)		± 15		V
V_{id}	Differential Input Voltage - note 3)		± 30		V
P_{tot}	Power Dissipation		680		mW
	Output Short-circuit Duration - note 4)		Infinite		
T_{oper}	Operating Free-air Temperature Range	-55 to +125	-40 to +105	0 to +70	$^{\circ}C$
T_{stg}	Storage Temperature Range		-65 to +150		$^{\circ}C$

1. All voltage values, except differential voltage, are with respect to the zero reference level (ground) of the supply voltages where the zero reference level is the midpoint between V_{CC+} and V_{CC-} .
2. The magnitude of the input voltage must never exceed the magnitude of the supply voltage or 15 volts, whichever is less.
3. Differential voltages are the non-inverting input terminal with respect to the inverting input terminal.
4. The output may be shorted to ground or to either supply. Temperature and/or supply voltages must be limited to ensure that the dissipation rating is not exceeded.

ELECTRICAL CHARACTERISTICS

V_{CC} = ±15V, T_{amb} = +25°C (unless otherwise specified)


Symbol	Parameter	Min.	Typ.	Max.	Unit
V _{io}	Input Offset Voltage (R _S = 10kΩ) T _{amb} = +25°C T _{min} ≤ T _{amb} ≤ T _{max}		3	10 13	mV
DV _{io}	Input Offset Voltage Drift		10		μV/°C
I _{io}	Input Offset Current- note 1) T _{amb} = +25°C T _{min} ≤ T _{amb} ≤ T _{max}		5	100 4	pA nA
I _{ib}	Input Bias Current -note 1 T _{amb} = +25°C T _{min} ≤ T _{amb} ≤ T _{max}		20	200 20	nA
A _{vd}	Large Signal Voltage Gain (R _L = 2kΩ, V _o = ±10V) T _{amb} = +25°C T _{min} ≤ T _{amb} ≤ T _{max}	50 25	200		V/mV
SVR	Supply Voltage Rejection Ratio (R _S = 10kΩ) T _{amb} = +25°C T _{min} ≤ T _{amb} ≤ T _{max}	80 80	86		dB
I _{CC}	Supply Current, no load T _{amb} = +25°C T _{min} ≤ T _{amb} ≤ T _{max}		1.4	3.2 3.2	mA
V _{icm}	Input Common Mode Voltage Range	±11	+15 -12		V
CMR	Common Mode Rejection Ratio (R _S = 10kΩ) T _{amb} = +25°C T _{min} ≤ T _{amb} ≤ T _{max}	70 70	86		dB
I _{OS}	Output Short-circuit Current T _{amb} = +25°C T _{min} ≤ T _{amb} ≤ T _{max}	10 10	40	60 60	mA
±V _{opp}	Output Voltage Swing T _{amb} = +25°C T _{min} ≤ T _{amb} ≤ T _{max}	R _L = 2kΩ 10 R _L = 10kΩ 12 R _L = 2kΩ 10 R _L = 10kΩ 12	12 13.5		V
SR	Slew Rate V _i = 10V, R _L = 2kΩ, C _L = 100pF, T _{amb} = +25°C, unity gain	12	16		V/μs
t _r	Rise Time V _i = 20mV, R _L = 2kΩ, C _L = 100pF, T _{amb} = +25°C, unity gain		0.1		μs
K _{ov}	Overshoot V _i = 20mV, R _L = 2kΩ, C _L = 100pF, T _{amb} = +25°C, unity gain		10		%
GBP	Gain Bandwidth Product f = 100kHz, T _{amb} = +25°C, V _{in} = 10mV, R _L = 2kΩ, C _L = 100pF	2.5	4		MHz
R _i	Input Resistance		10 ¹²		Ω
THD	Total Harmonic Distortion (f = 1kHz, A _v = 20dB R _L = 2kΩ, C _L = 100pF, T _{amb} = +25°C, V _o = 2V _{pp})		0.01		
e _n	Equivalent Input Noise Voltage R _S = 100Ω, f = 1KHz		15		$\frac{nV}{\sqrt{Hz}}$
∅m	Phase Margin		45		Degrees
V _{o1} /V _{o2}	Channel Separation (A _v = 100, T _{amb} = +25°C)		120		dB

1. The input bias currents are junction leakage currents which approximately double for every 10°C increase in the junction temperature.




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


MAXIMUM PEAK-TO-PEAK OUTPUT VOLTAGE versus FREQUENCY




MAXIMUM PEAK-TO-PEAK OUTPUT VOLTAGE versus FREQUENCY




MAXIMUM PEAK-TO-PEAK OUTPUT VOLTAGE versus FREQUENCY




MAXIMUM PEAK-TO-PEAK OUTPUT VOLTAGE versus FREE AIR TEMP.




MAXIMUM PEAK-TO-PEAK OUTPUT VOLTAGE versus LOAD RESISTANCE




MAXIMUM PEAK-TO-PEAK OUTPUT VOLTAGE versus SUPPLY VOLTAGE




INPUT BIAS CURRENT versus FREE AIR TEMPERATURE




LARGE SIGNAL DIFFERENTIAL VOLTAGE AMPLIFICATION versus FREE AIR TEMP.




LARGE SIGNAL DIFFERENTIAL VOLTAGE AMPLIFICATION AND PHASE SHIFT versus FREQUENCY




TOTAL POWER DISSIPATION versus FREE AIR TEMPERATURE



SUPPLY CURRENT PER AMPLIFIER versus FREE AIR TEMPERATURE




SUPPLY CURRENT PER AMPLIFIER versus SUPPLY VOLTAGE




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


COMMON MODE REJECTION RATIO versus FREE AIR TEMPERATURE




VOLTAGE FOLLOWER LARGE SIGNAL PULSE RESPONSE




OUTPUT VOLTAGE versus ELAPSED TIME



EQUIVALENT INPUT NOISE VOLTAGE versus FREQUENCY



TOTAL HARMONIC DISTORTION versus FREQUENCY



MAXIM

+5V-Powered, Multichannel RS-232 Drivers/Receivers

General Description

The MAX220–MAX249 family of line drivers/receivers is intended for all EIA/TIA-232E and V.28/V.24 communication interfaces, particularly applications where $\pm 12V$ is not available.

These parts are especially useful in battery-powered systems, since their low-power shutdown mode reduces power dissipation to less than $5\mu W$. The MAX225, MAX233, MAX235, and MAX245/MAX246/MAX247 use no external components and are recommended for applications where printed circuit board space is critical.

Applications

Portable Computers
Low-Power Modems
Interface Translation
Battery-Powered RS-232 Systems
Multidrop RS-232 Networks

Features

Superior to Bipolar

- ◆ Operate from Single +5V Power Supply (+5V and +12V—MAX231/MAX239)
- ◆ Low-Power Receive Mode in Shutdown (MAX223/MAX242)
- ◆ Meet All EIA/TIA-232E and V.28 Specifications
- ◆ Multiple Drivers and Receivers
- ◆ 3-State Driver and Receiver Outputs
- ◆ Open-Line Detection (MAX243)

Ordering Information

PART	TEMP RANGE	PIN-PACKAGE
MAX220CPE	0°C to +70°C	16 Plastic DIP
MAX220CSE	0°C to +70°C	16 Narrow SO
MAX220CWE	0°C to +70°C	16 Wide SO
MAX220C/D	0°C to +70°C	Dice*
MAX220EPE	-40°C to +85°C	16 Plastic DIP
MAX220ESE	-40°C to +85°C	16 Narrow SO
MAX220EWE	-40°C to +85°C	16 Wide SO
MAX220EJE	-40°C to +85°C	16 CERDIP
MAX220MJE	-55°C to +125°C	16 CERDIP

Ordering Information continued at end of data sheet.

*Contact factory for dice specifications.

Selection Table

Part Number	Power Supply (V)	No. of RS-232 Drivers/Rx	No. of Ext. Caps	Nominal Cap. Value (μF)	SHDN & Three-State	Rx Active in SHDN	Data Rate (kbps)	Features
MAX220	+5	2/2	4	0.1	No	—	120	Ultra-low-power, industry-standard pinout
MAX222	+5	2/2	4	0.1	Yes	—	200	Low-power shutdown
MAX223 (MAX213)	+5	4/5	4	1.0 (0.1)	Yes	✓	120	MAX241 and receivers active in shutdown
MAX225	+5	5/5	0	—	Yes	✓	120	Available in SO
MAX230 (MAX200)	+5	5/0	4	1.0 (0.1)	Yes	—	120	5 drivers with shutdown
MAX231 (MAX201)	+5 and +7.5 to +13.2	2/2	2	1.0 (0.1)	No	—	120	Standard +5/+12V or battery supplies; same functions as MAX232
MAX232 (MAX202)	+5	2/2	4	1.0 (0.1)	No	—	120 (64)	Industry standard
MAX232A	+5	2/2	4	0.1	No	—	200	Higher slew rate, small caps
MAX233 (MAX203)	+5	2/2	0	—	No	—	120	No external caps
MAX233A	+5	2/2	0	—	No	—	200	No external caps, high slew rate
MAX234 (MAX204)	+5	4/0	4	1.0 (0.1)	No	—	120	Replaces 1488
MAX235 (MAX205)	+5	5/5	0	—	Yes	—	120	No external caps
MAX236 (MAX206)	+5	4/3	4	1.0 (0.1)	Yes	—	120	Shutdown, three state
MAX237 (MAX207)	+5	5/3	4	1.0 (0.1)	No	—	120	Complements IBM PC serial port
MAX238 (MAX208)	+5	4/4	4	1.0 (0.1)	No	—	120	Replaces 1488 and 1489
MAX239 (MAX209)	+5 and +7.5 to +13.2	3/5	2	1.0 (0.1)	No	—	120	Standard +5/+12V or battery supplies; single-package solution for IBM PC serial port
MAX240	+5	5/5	4	1.0	Yes	—	120	DIP or flatpack package
MAX241 (MAX211)	+5	4/5	4	1.0 (0.1)	Yes	—	120	Complete IBM PC serial port
MAX242	+5	2/2	4	0.1	Yes	✓	200	Separate shutdown and enable
MAX243	+5	2/2	4	0.1	No	—	200	Open-line detection simplifies cabling
MAX244	+5	8/10	4	1.0	No	—	120	High slew rate
MAX245	+5	8/10	0	—	Yes	✓	120	High slew rate, int. caps, two shutdown modes
MAX246	+5	8/10	0	—	Yes	✓	120	High slew rate, int. caps, three shutdown modes
MAX247	+5	8/9	0	—	Yes	✓	120	High slew rate, int. caps, nine operating modes
MAX248	+5	8/8	4	1.0	Yes	✓	120	High slew rate, selective half-chip enables
MAX249	+5	6/10	4	1.0	Yes	✓	120	Available in quad flatpack package

MAXIM

Maxim Integrated Products 1

For pricing, delivery, and ordering information, please contact Maxim/Dallas Direct! at 1-888-629-4642, or visit Maxim's website at www.maxim-ic.com.

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

MAX220-MAX249

+5V-Powered, Multichannel RS-232 Drivers/Receivers

ABSOLUTE MAXIMUM RATINGS—MAX220/222/232A/233A/242/243

Supply Voltage (V _{CC})	-0.3V to +6V	20-Pin Plastic DIP (derate 8.00mW/°C above +70°C)	440mW
Input Voltages		16-Pin Narrow SO (derate 8.70mW/°C above +70°C)	696mW
T _{IN}	-0.3V to (V _{CC} - 0.3V)	16-Pin Wide SO (derate 9.52mW/°C above +70°C)	762mW
R _{IN} (Except MAX220)	±30V	18-Pin Wide SO (derate 9.52mW/°C above +70°C)	762mW
R _{IN} (MAX220)	±25V	20-Pin Wide SO (derate 10.00mW/°C above +70°C)	800mW
T _{OUT} (Except MAX220) (Note 1)	±15V	20-Pin SSOP (derate 8.00mW/°C above +70°C)	640mW
T _{OUT} (MAX220)	±13.2V	16-Pin CERDIP (derate 10.00mW/°C above +70°C)	800mW
Output Voltages		18-Pin CERDIP (derate 10.53mW/°C above +70°C)	842mW
T _{OUT}	±15V	Operating Temperature Ranges	
R _{OUT}	-0.3V to (V _{CC} + 0.3V)	MAX2_ _AC_ _ , MAX2_ _C_ _	0°C to +70°C
Driver/Receiver Output Short Circuited to GND	Continuous	MAX2_ _AE_ _ , MAX2_ _E_ _	-40°C to +85°C
Continuous Power Dissipation (T _A = +70°C)		MAX2_ _AM_ _ , MAX2_ _M_ _	-55°C to +125°C
16-Pin Plastic DIP (derate 10.53mW/°C above +70°C)	842mW	Storage Temperature Range	-65°C to +160°C
18-Pin Plastic DIP (derate 11.11mW/°C above +70°C)	889mW	Lead Temperature (soldering, 10s)	+300°C

Note 1: Input voltage measured with T_{OUT} in high-impedance state, SHDN or V_{CC} = 0V.

Note 2: For the MAX220, V₊ and V₋ can have a maximum magnitude of 7V, but their absolute difference cannot exceed 13V.

Stresses beyond those listed under "Absolute Maximum Ratings" may cause permanent damage to the device. These are stress ratings only, and functional operation of the device at these or any other conditions beyond those indicated in the operational sections of the specifications is not implied. Exposure to absolute maximum rating conditions for extended periods may affect device reliability.

ELECTRICAL CHARACTERISTICS—MAX220/222/232A/233A/242/243

(V_{CC} = +5V ±10%, C₁-C₄ = 0.1μF, MAX220, C₁ = 0.047μF, C₂-C₄ = 0.33μF, T_A = T_{MIN} to T_{MAX}, unless otherwise noted.)

PARAMETER	CONDITIONS	MIN	TYP	MAX	UNITS	
RS-232 TRANSMITTERS						
Output Voltage Swing	All transmitter outputs loaded with 3kΩ to GND	±5	±8		V	
Input Logic Threshold Low			1.4	0.8	V	
Input Logic Threshold High	All devices except MAX220	2	1.4		V	
	MAX220: V _{CC} = 5.0V	2.4				
Logic Pull-Up/Input Current	All except MAX220, normal operation		5	40	μA	
	SHDN = 0V, MAX222/242, shutdown, MAX220		±0.01	±1		
Output Leakage Current	V _{CC} = 5.5V, SHDN = 0V, V _{OUT} = ±15V, MAX222/242		±0.01	±10	μA	
	V _{CC} = SHDN = 0V, V _{OUT} = ±15V		±0.01	±10		
Data Rate			200	116	kbps	
Transmitter Output Resistance	V _{CC} = V ₊ = V ₋ = 0V, V _{OUT} = ±2V	300	10M		Ω	
Output Short-Circuit Current	V _{OUT} = 0V	±7	±22		mA	
RS-232 RECEIVERS						
RS-232 Input Voltage Operating Range				±30	V	
RS-232 Input Threshold Low	V _{CC} = 5V	All except MAX243 R _{2IN}	0.8	1.3	V	
		MAX243 R _{2IN} (Note 2)	-3			
RS-232 Input Threshold High	V _{CC} = 5V	All except MAX243 R _{2IN}		1.8	2.4	V
		MAX243 R _{2IN} (Note 2)		-0.5	-0.1	
RS-232 Input Hysteresis	All except MAX243, V _{CC} = 5V, no hysteresis in shdn.		0.2	0.5	1	V
	MAX243			1		
RS-232 Input Resistance		3	5	7	kΩ	
TTL/CMOS Output Voltage Low	I _{OUT} = 3.2mA		0.2	0.4	V	
TTL/CMOS Output Voltage High	I _{OUT} = -1.0mA	3.5	V _{CC} - 0.2		V	
TTL/CMOS Output Short-Circuit Current	Sourcing V _{OUT} = GND	-2	-10		mA	
	Shrinking V _{OUT} = V _{CC}	10	30			

+5V-Powered, Multichannel RS-232 Drivers/Receivers

MAX220-MAX249


ELECTRICAL CHARACTERISTICS—MAX220/222/232A/233A/242/243 (continued)

(V_{CC} = +5V ±10%, C₁–C₄ = 0.1μF, MAX220, C₁ = 0.047μF, C₂–C₄ = 0.33μF, T_A = T_{MIN} to T_{MAX}, unless otherwise noted.)

PARAMETER	CONDITIONS		MIN	TYP	MAX	UNITS
TTL/CMOS Output Leakage Current	SHDN = V _{CC} or EN = V _{CC} (SHDN = 0V for MAX222), 0V ≤ V _{OUT} ≤ V _{CC}			±0.05	±10	μA
EN Input Threshold Low	MAX242			1.4	0.8	V
EN Input Threshold High	MAX242		2.0	1.4		V
Operating Supply Voltage			4.5		5.5	V
V _{CC} Supply Current (SHDN = V _{CC}), Figures 5, 6, 11, 19	No load	MAX220		0.5	2	mA
		MAX222/232A/233A/242/243		4	10	
	3kΩ load both inputs	MAX220		12		
		MAX222/232A/233A/242/243		15		
Shutdown Supply Current	MAX222/242	T _A = +25°C		0.1	10	μA
		T _A = 0°C to +70°C		2	50	
		T _A = -40°C to +85°C		2	50	
		T _A = -55°C to +125°C		35	100	
SHDN Input Leakage Current	MAX222/242				±1	μA
SHDN Threshold Low	MAX222/242			1.4	0.8	V
SHDN Threshold High	MAX222/242		2.0	1.4		V
Transition Slew Rate	C _L = 50pF to 2500pF, R _L = 3kΩ to 7kΩ, V _{CC} = 5V, T _A = +25°C, measured from +3V to -3V or -3V to +3V	MAX222/232A/233A/242/243	6	12	30	V/μs
		MAX220	1.5	3	30	
Transmitter Propagation Delay TLL to RS-232 (Normal Operation), Figure 1	t _{PHLT}	MAX222/232A/233A/242/243		1.3	3.5	μs
		MAX220		4	10	
	t _{PLHT}	MAX222/232A/233A/242/243		1.5	3.5	
		MAX220		5	10	
Receiver Propagation Delay RS-232 to TLL (Normal Operation), Figure 2	t _{PHLR}	MAX222/232A/233A/242/243		0.5	1	μs
		MAX220		0.6	3	
	t _{PLHR}	MAX222/232A/233A/242/243		0.6	1	
		MAX220		0.8	3	
Receiver Propagation Delay RS-232 to TLL (Shutdown), Figure 2	t _{PHLS}	MAX242		0.5	10	μs
	t _{PLHS}	MAX242		2.5	10	
Receiver-Output Enable Time, Figure 3	t _{ER}	MAX242		125	500	ns
Receiver-Output Disable Time, Figure 3	t _{DR}	MAX242		160	500	ns
Transmitter-Output Enable Time (SHDN Goes High), Figure 4	t _{ET}	MAX222/242, 0.1μF caps (includes charge-pump start-up)		250		μs
Transmitter-Output Disable Time (SHDN Goes Low), Figure 4	t _{DT}	MAX222/242, 0.1μF caps		600		ns
Transmitter + to - Propagation Delay Difference (Normal Operation)	t _{PHLT} - t _{PLHT}	MAX222/232A/233A/242/243		300		ns
		MAX220		2000		
Receiver + to - Propagation Delay Difference (Normal Operation)	t _{PHLR} - t _{PLHR}	MAX222/232A/233A/242/243		100		ns
		MAX220		225		

Note 3: MAX243 R_{2OUT} is guaranteed to be low when R_{2IN} is ≥ 0V or is floating.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



**INA126
INA2126**

MicroPOWER INSTRUMENTATION AMPLIFIER Single and Dual Versions

FEATURES

- **LOW QUIESCENT CURRENT:** 175µA/chan.
- **WIDE SUPPLY RANGE:** ±1.35V to ±18V
- **LOW OFFSET VOLTAGE:** 250µV max
- **LOW OFFSET DRIFT:** 3µV/°C max
- **LOW NOISE:** 35nV/√Hz
- **LOW INPUT BIAS CURRENT:** 25nA max
- **8-PIN DIP, SO-8, MSOP-8 SURFACE-MOUNT
DUAL: 16-Pin DIP, SO-16, SSOP-16**

APPLICATIONS


- **INDUSTRIAL SENSOR AMPLIFIER:**
Bridge, RTD, Thermocouple
- **PHYSIOLOGICAL AMPLIFIER:**
ECG, EEG, EMG
- **MULTI-CHANNEL DATA ACQUISITION**
- **PORTABLE, BATTERY OPERATED SYSTEMS**

DESCRIPTION

The INA126 and INA2126 are precision instrumentation amplifiers for accurate, low noise differential signal acquisition. Their two-op-amp design provides excellent performance with very low quiescent current (175µA/chan.). This, combined with wide operating voltage range of ±1.35V to ±18V, makes them ideal for portable instrumentation and data acquisition systems.

Gain can be set from 5V/V to 10000V/V with a single external resistor. Laser trimmed input circuitry provides low offset voltage (250µV max), low offset voltage drift (3µV/°C max) and excellent common-mode rejection.

Single version package options include 8-pin plastic DIP, SO-8 surface mount, and fine-pitch MSOP-8 surface-mount. Dual version is available in the space-saving SSOP-16 fine-pitch surface mount, SO-16, and 16-pin DIP. All are specified for the -40°C to +85°C industrial temperature range.



International Airport Industrial Park • Mailing Address: PO Box 11400, Tucson, AZ 85734 • Street Address: 6730 S. Tucson Blvd., Tucson, AZ 85706 • Tel: (520) 746-1111 • Twx: 910-852-1111
Internet: <http://www.burr-brown.com/> • FAXLine: (800) 548-6133 (US/Canada Only) • Cable: BBRCORP • Telex: 066-6491 • FAX: (520) 889-1510 • Immediate Product Info: (800) 548-6132

SPECIFICATIONS

At $T_A = +25^\circ\text{C}$, $V_S = \pm 15\text{V}$, $R_L = 25\text{k}\Omega$, unless otherwise noted.

PARAMETER	CONDITIONS	INA126P, U, E INA2126P, U, E			INA126PA, UA, EA INA2126PA, UA, EA			UNITS
		MIN	TYP	MAX	MIN	TYP	MAX	
INPUT								
Offset Voltage, RTI vs Temperature	$V_S = \pm 1.35\text{V to } \pm 18\text{V}$		± 100	± 250		± 150	± 500	μV
vs Power Supply (PSRR)			± 0.5	± 3		*	± 5	$\mu\text{V}/^\circ\text{C}$
Input Impedance				5	15		*	50
Safe Input Voltage	$R_S = 0$	(V-) -0.5		(V+) +0.5	*		*	$\Omega \parallel \text{pF}$
	$R_S = 1\text{k}\Omega$	(V-) -10		(V+) +10	*		*	V
Common-Mode Voltage Range	$V_O = 0\text{V}$	± 11.25	± 11.5		*	*		V
Channel Separation (dual)	$G = 5, \text{dc}$		130					dB
Common-Mode Rejection INA2126U (dual SO-16)	$R_S = 0, V_{CM} = \pm 11.25\text{V}$	83	94		74	90		dB
		80	94					dB
INPUT BIAS CURRENT			-10	-25		*	-50	nA
vs Temperature			± 30			*		$\text{pA}/^\circ\text{C}$
Offset Current			± 0.5	± 2		*	± 5	nA
vs Temperature			± 10			*		$\text{pA}/^\circ\text{C}$
GAIN			G = 5 to 10k			*		V/V
Gain Equation			G = 5 + 80k Ω /R _G			*		V/V
Gain Error	$V_O = \pm 14\text{V}, G = 5$		± 0.02	± 0.1		*	± 0.18	%
vs Temperature	$G = 5$		± 2	± 10		*	*	$\text{ppm}/^\circ\text{C}$
Gain Error	$V_O = \pm 12\text{V}, G = 100$		± 0.2	± 0.5		*	± 1	%
vs Temperature	$G = 100$		± 25	± 100		*	*	$\text{ppm}/^\circ\text{C}$
Nonlinearity	$G = 100, V_O = \pm 14\text{V}$		± 0.002	± 0.012		*	*	%
NOISE						*		
Voltage Noise, f = 1kHz			35			*		$\text{nV}/\sqrt{\text{Hz}}$
f = 100Hz			35			*		$\text{nV}/\sqrt{\text{Hz}}$
f = 10Hz			45			*		$\text{nV}/\sqrt{\text{Hz}}$
f _B = 0.1Hz to 10Hz			0.7			*		$\mu\text{Vp-p}$
Current Noise, f = 1kHz			60			*		$\text{fA}/\sqrt{\text{Hz}}$
f _B = 0.1Hz to 10Hz			2			*		pAp-p
OUTPUT						*		
Voltage, Positive	$R_L = 25\text{k}\Omega$	(V+) -0.9	(V+) -0.75		*	*		V
Negative	$R_L = 25\text{k}\Omega$	(V-) +0.95	(V-) +0.8		*	*		V
Short-Circuit Current	Short-Circuit to Ground		+10/-5		*	*		mA
Capacitive Load Drive			1000		*	*		pF
FREQUENCY RESPONSE						*		
Bandwidth, -3dB	$G = 5$		200			*		kHz
	$G = 100$		9			*		kHz
	$G = 500$		1.8			*		kHz
Slew Rate	$V_O = \pm 10\text{V}, G = 5$		0.4			*		V/ μs
Settling Time, 0.01%	10V Step, G = 5		30			*		μs
	10V Step, G = 100		160			*		μs
	10V Step, G = 500		1500			*		μs
Overload Recovery	50% Input Overload		4			*		μs
POWER SUPPLY						*		
Voltage Range		± 1.35	± 15	± 18	*	*	*	V
Current (per channel)	$I_O = 0$		± 175	± 200		*	*	μA
TEMPERATURE RANGE						*		
Specification Range		-40		+85	*		*	$^\circ\text{C}$
Operation Range		-55		+125	*		*	$^\circ\text{C}$
Storage Range		-55		+125	*		*	$^\circ\text{C}$
Thermal Resistance, θ_{JA}								
8-Pin DIP			100			*		$^\circ\text{C}/\text{W}$
SO-8 Surface-Mount			150			*		$^\circ\text{C}/\text{W}$
MSOP-8 Surface-Mount			200			*		$^\circ\text{C}/\text{W}$
16-Pin DIP (dual)			80			*		$^\circ\text{C}/\text{W}$
SO-16 (dual)			100			*		$^\circ\text{C}/\text{W}$
SSOP-16 (dual)			100			*		$^\circ\text{C}/\text{W}$


* Specification same as INA126P, INA126U, INA126E; INA2126P, INA2126U, INA2126E.

The information provided herein is believed to be reliable; however, BURR-BROWN assumes no responsibility for inaccuracies or omissions. BURR-BROWN assumes no responsibility for the use of this information, and all use of such information shall be entirely at the user's own risk. Prices and specifications are subject to change without notice. No patent rights or licenses to any of the circuits described herein are implied or granted to any third party. BURR-BROWN does not authorize or warrant any BURR-BROWN product for use in life support devices and/or systems.



INA126, INA2126

PIN CONFIGURATION (Single)




ABSOLUTE MAXIMUM RATINGS⁽¹⁾

Power Supply Voltage, V+ to V-	36V
Input Signal Voltage ⁽²⁾	(V-) -0.7 to (V+) +0.7V
Input Signal Current ⁽²⁾	10mA
Output Short Circuit	Continuous
Operating Temperature	-55°C to +125°C
Storage Temperature	-55°C to +125°C
Lead Temperature (soldering, 10s)	+300°C

NOTES: (1) Stresses above these ratings may cause permanent damage. (2) Input signal voltage is limited by internal diodes connected to power supplies. See text.

PIN CONFIGURATION (Dual)



ELECTROSTATIC DISCHARGE SENSITIVITY

This integrated circuit can be damaged by ESD. Burr-Brown recommends that all integrated circuits be handled with appropriate precautions. Failure to observe proper handling and installation procedures can cause damage.

ESD damage can range from subtle performance degradation to complete device failure. Precision integrated circuits may be more susceptible to damage because very small parametric changes could cause the device not to meet its published specifications.







PACKAGE INFORMATION

PRODUCT	PACKAGE	PACKAGE DRAWING NUMBER ⁽¹⁾	PACKAGE MARKING	ORDERING NUMBER	TRANSPORT MEDIA
Single					
INA126PA	8-Pin DIP	006	INA126PA	INA126PA	Rails
INA126P	8-Pin DIP	006	INA126P	INA126P	Rails
INA126UA	SO-8	182	INA126UA	INA126UA	Rails or Reel
INA126U	SO-8	182	INA126U	INA126U	Rails or Reel
INA126EA ⁽²⁾	MSOP-8	337	A26 ⁽³⁾	INA126EA-250	Reel Only
"	"	"	"	INA126EA-2500	"
INA126E ⁽²⁾	MSOP-8	337	A26 ⁽³⁾	INA126E-250	Reel Only
"	"	"	"	INA126E-2500	"
Dual					
INA2126PA	16-Pin DIP	180	INA2126PA	INA2126PA	Rails
INA2126P	16-Pin DIP	180	INA2126P	INA2126P	Rails
INA2126UA	SO-16	265	INA2126UA	INA2126UA	Rails
INA2126U	SO-16	265	INA2126U	INA2126U	Rails
INA2126EA ⁽²⁾	SSOP-16	322	INA2126EA	INA2126EA-250	Reel Only
"	"	"	"	INA2126EA-2500	"
INA2126E ⁽²⁾	SSOP-16	322	INA2126E	INA2126E-250	Reel Only
"	"	"	"	INA2126E-2500	"

NOTES: (1) For detailed drawing and dimension table, see end of data sheet, or Appendix C of Burr-Brown IC Data Book. (2) MSOP-8 and SSOP-16 packages are available only on 250 or 2500 piece reels. (3) Grade designation is marked on reel.

TYPICAL PERFORMANCE CURVES

At $T_A = +25^\circ\text{C}$ and $V_S = \pm 15\text{V}$, unless otherwise noted.



INA126, INA2126

LOW FREQUENCY AMPLIFIER

- Collector-Base Voltage : $V_{CBO} = -50V$
- Complement to KSC1815



TO-92

1. Emitter 2. Collector 3. Base

PNP Epitaxial Silicon Transistor

Absolute Maximum Ratings $T_a = 25^\circ C$ unless otherwise noted

Symbol	Parameter	Ratings	Units
V_{CBO}	Collector-Base Voltage	-50	V
V_{CEO}	Collector-Emitter Voltage	-50	V
V_{EBO}	Emitter-Base Voltage	-5	V
I_C	Collector Current	-150	mA
I_B	Base Current	-50	mA
P_C	Collector Power Dissipation	400	mW
T_J	Junction Temperature	125	$^\circ C$
T_{STG}	Storage Temperature	-65 ~ 150	$^\circ C$

Electrical Characteristics $T_a = 25^\circ C$ unless otherwise noted

Symbol	Parameter	Test Condition	Min.	Typ.	Max.	Units
BV_{CBO}	Collector-Base Breakdown Voltage	$I_C = -100\mu A, I_E = 0$	-50			V
BV_{CEO}	Collector-Emitter Breakdown Voltage	$I_C = -10mA, I_B = 0$	-50			V
BV_{EBO}	Emitter-Base Breakdown Voltage	$I_E = -10\mu A, I_C = 0$	-5			V
I_{CBO}	Collector Cut-off Current	$V_{CB} = -50V, I_E = 0$			-0.1	μA
I_{EBO}	Emitter Cut-off Current	$V_{EB} = -5V, I_C = 0$			-0.1	μA
h_{FE1}	DC Current Gain	$V_{CE} = -6V, I_C = -2mA$	70		400	
h_{FE2}		$V_{CE} = -6V, I_C = -150mA$	25			
$V_{CE(sat)}$	Collector-Emitter Saturation Voltage	$I_C = -100mA, I_B = -10mA$		-0.1	-0.3	V
$V_{BE(sat)}$	Base-Emitter Saturation Voltage	$I_C = -100mA, I_B = -10mA$			-1.1	V
f_T	Current Gain Bandwidth Product	$V_{CE} = -10V, I_C = -1mA$	80			MHz
C_{ob}	Output Capacitance	$V_{CB} = -10V, I_E = 0, f = 1MHz$		4	7	pF
NF	Noise Figure	$V_{CE} = -6V, I_C = -0.1mA$ $f = 100Hz, R_G = 10k\Omega$		0.5	6	dB

h_{FE} Classification

Classification	O	Y	GR
h_{FE1}	70 ~ 140	120 ~ 240	200 ~ 400

Typical Characteristics




Figure 1. Static Characteristic




Figure 2. DC current Gain




Figure 3. Base-Emitter Saturation Voltage
Collector-Emitter Saturation Voltage




Figure 4. Base-Emitter On Voltage




Figure 5. Collector Output Capacitance





Figure 6. Current Gain Bandwidth Product

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

- 3-Terminal Regulators
- Output Current Up to 100 mA
- No External Components Required
- Internal Thermal-Overload Protection
- Internal Short-Circuit Current Limiting
- Direct Replacement for Motorola MC79L00 Series




TO-92
79L05ACZ



description

This series of fixed negative-voltage integrated-circuit voltage regulators is designed for a wide range of applications. These include on-card regulation for elimination of noise and distribution problems associated with single-point regulation. In addition, they can be used to control series pass elements to make high-current voltage-regulator circuits. One of these regulators can deliver up to 100 mA of output current. The internal current-limiting and thermal-shutdown features make them essentially immune to overload. When used as a replacement for a zener-diode and resistor combination, these devices can provide effective improvement in output impedance of two orders of magnitude, with lower bias current.

SOT-89
79L05CPK




electrical characteristics at specified virtual junction temperature, $V_I = -10\text{ V}$, $I = 40\text{ mA}$ (unless otherwise noted)

PARAMETER	TEST CONDITIONS	T ‡	79L05			UNIT
			MIN	TYP	MAX	
Output voltage	$I_O = 1\text{ mA to } 40\text{ mA}$, $V_I = -7\text{ V to } -20\text{ V}$ $I_O = 1\text{ mA to } 70\text{ mA}$	25°C	-4.8	-5	-5.2	V
		Full range	-4.75		-5.25	
		Full range	-4.75		-5.25	
Input voltage regulation	$V_I = -7\text{ V to } -20\text{ V}$ $V_I = -8\text{ V to } -20\text{ V}$	25°C	15		150	mV
					100	
Ripple rejection	$V_I = -8\text{ V to } -18\text{ V}$ $f = 120\text{ Hz}$	25°C	41	49		dB
Output voltage regulation	$I_O = 1\text{ mA to } 100\text{ mA}$	25°C	20		60	mV
	$I_O = 1\text{ mA to } 40\text{ mA}$		10		30	
Output noise voltage	$f = 10\text{ Hz to } 100\text{ kHz}$	25°C	40			µV
Dropout voltage		25°C	1.7			V
Bias current		25°C			6	mA
		125°C			5.5	
Bias current change	$V_I = -8\text{ V to } -20\text{ V}$ $I_O = 1\text{ mA to } 40\text{ mA}$	Full range			1.5	mA
					0.1	

‡ Pulse-testing techniques maintain T_J as close to T_A as possible. Thermal effects must be taken into account separately. All characteristics are measured with a 0.33-µF capacitor across the input and a 0.1-µF capacitor across the output. Full range for the 79L05 is $T_J = 0^\circ\text{C to } 100^\circ\text{C}$

WS 79L05

equivalent schematic




absolute maximum ratings over operating free-air temperature range (unless otherwise noted)†

Input voltage: 79L05	-30V
Operating free-air, case, or virtual junction temperature	150 °C
Lead temperature 1.6 mm (1/16 inch) from case for 10 seconds	260°C
Storage temperature range, T_{stg}	-65°C to 150°C

recommended operating conditions

79L05	MIN	MAX	UNIT
Input voltage, V_I	-7	-20	v
Output current, I_O		100	mA
Operating virtual junction temperature, T_J	0	70	°C

Pad Location WS79L00



chip size 1.15 x 1.35mm

Pad Location Coordinates

Pad N	Pad Name	X(μ m)	Y(μ m)
1	Ground	1150	115
2	Input	115	690
3	Output	115	950

μA78L00 SERIES POSITIVE-VOLTAGE REGULATORS


SLVS010I – JANUARY 1976 – REVISED JULY 1999

- 3-Terminal Regulators
- Output Current up to 100 mA
- No External Components
- Internal Thermal-Overload Protection
- Internal Short-Circuit Current Limiting
- Direct Replacements for Fairchild μA78L00 Series


description

This series of fixed-voltage integrated-circuit voltage regulators is designed for a wide range of applications. These applications include on-card regulation for elimination of noise and distribution problems associated with single-point regulation. In addition, they can be used with power-pass elements to make high-current voltage regulators. One of these regulators can deliver up to 100 mA of output current. The internal limiting and thermal-shutdown features of these regulators make them essentially immune to overload. When used as a replacement for a zener diode-resistor combination, an effective improvement in output impedance can be obtained, together with lower bias current.


The μA78L00C series is characterized for operation over the virtual junction temperature range of 0°C to 125°C.



NC – No internal connection



TO-226AA



AVAILABLE OPTIONS

T _J	V _{O(NOM)} (V)	PACKAGED DEVICES						CHIP FORM (Y)
		SMALL OUTLINE (D)		PLASTIC CYLINDRICAL (LP)		SOT-89 (PK)		
		OUTPUT VOLTAGE TOLERANCE						
		5%	10%	5%	10%	5%	10%	
0°C to 125°C	2.6	μA78L02ACD	–	μA78L02ACL	μA78L02CLP	μA78L02ACPK	μA78L02CPK	μA78L02Y
	5	μA78L05ACD	μA78L05CD	μA78L05ACL	μA78L05CLP	μA78L05ACPK	μA78L05CPK	μA78L05Y
	6.2	μA78L06ACD	μA78L06CD	μA78L06ACL	μA78L06CLP	μA78L06ACPK	μA78L06CPK	μA78L06Y
	8	μA78L08ACD	μA78L08CD	μA78L08ACL	μA78L08CLP	μA78L08ACPK	μA78L08CPK	μA78L08Y
	9	μA78L09ACD	μA78L09CD	μA78L09ACL	μA78L09CLP	μA78L09ACPK	μA78L09CPK	μA78L09Y
	10	μA78L10ACD	–	μA78L10ACL	μA78L10CLP	μA78L10ACPK	μA78L10CPK	μA78L10Y
	12	μA78L12ACD	μA78L12CD	μA78L12ACL	μA78L12CLP	μA78L12ACPK	μA78L12CPK	μA78L12Y
	15	μA78L15ACD	μA78L15CD	μA78L15ACL	μA78L15CLP	μA78L15ACPK	μA78L15CPK	μA78L15Y

D and LP packages are available taped and reeled. Add the suffix R to the device type (e.g., μA78L05ACDR). The PK package is only available taped and reeled (e.g., μA78L02ACPKR). Chip forms are tested at T_A = 25°C.



Please be aware that an important notice concerning availability, standard warranty, and use in critical applications of Texas Instruments semiconductor products and disclaimers thereto appears at the end of this data sheet.

PRODUCTION DATA information is current as of publication date. Products conform to specifications per the terms of Texas Instruments standard warranty. Production processing does not necessarily include testing of all parameters.

**TEXAS
INSTRUMENTS**


Copyright © 1999, Texas Instruments Incorporated

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานภายในเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

μA78L00 SERIES POSITIVE-VOLTAGE REGULATORS

SLVS010I – JANUARY 1976 – REVISED JULY 1999

schematic



NOTE: Resistor values shown are nominal.



POST OFFICE BOX 655303 • DALLAS, TEXAS 75265

μA78L00 SERIES POSITIVE-VOLTAGE REGULATORS

SLVS0101 – JANUARY 1976 – REVISED JULY 1999

absolute maximum ratings over operating temperature range (unless otherwise noted)†

	μA78Lxx	UNIT
Input voltage, V_I	μA78L02AC, μA78L05C–μA78L09C, μA78L10AC	30
	μA78L12C, μA78L12AC, μA78L15C, μA78L15AC	35
Package thermal impedance, θ_{JA} (see Notes 1 and 2)	D package	97
	LP package	156
	PK package	52
Virtual junction temperature range, T_J	0 to 150	°C
Lead temperature 1,6 mm (1/16 inch) from case for 10 seconds	260	°C
Storage temperature range, T_{stg}	–65 to 150	°C

† Stresses beyond those listed under "absolute maximum ratings" may cause permanent damage to the device. These are stress ratings only, and functional operation of the device at these or any other conditions beyond those indicated under "recommended operating conditions" is not implied. Exposure to absolute-maximum-rated conditions for extended periods may affect device reliability.

- NOTES: 1. Maximum power dissipation is a function of $T_J(\max)$, θ_{JA} , and T_A . The maximum allowable power dissipation at any allowable ambient temperature is $P_D = (T_J(\max) - T_A)/\theta_{JA}$. Operating at the absolute maximum T_J of 150°C can impact reliability. Due to variations in individual device electrical characteristics and thermal resistance, the built-in thermal-overload protection may be activated at power levels slightly above or below the rated dissipation.
2. The package thermal impedance is calculated in accordance with JESD 51, except for through-hole packages, which use a trace length of zero.

recommended operating conditions

		MIN	MAX	UNIT
Input voltage, V_I	μA78L02AC	4.75	20	V
	μA78L05C, μA78L05AC	7	20	
	μA78L06C, μA78L06AC	8.5	20	
	μA78L08C, μA78L08AC	10.5	23	
	μA78L09C, μA78L09AC	11.5	24	
	μA78L10AC	12.5	25	
	μA78L12C, μA78L12AC	14.5	27	
	μA78L15C, μA78L15AC	17.5	30	
Output current, I_O			100	mA
Operating virtual junction temperature, T_J		0	125	°C



Super Voltage Converter

The ICL7660S Super Voltage Converter is a monolithic CMOS voltage conversion IC that guarantees significant performance advantages over other similar devices. It is a direct replacement for the industry standard ICL7660 offering an **extended** operating supply voltage range up to 12V, with **lower** supply current. **No external diode** is needed for the ICL7660S. In addition, a **Frequency Boost pin** has been incorporated to enable the user to achieve lower output impedance despite using smaller capacitors. All improvements are highlighted in the Electrical Specifications section. **Critical parameters are guaranteed over the entire commercial, industrial and military temperature ranges.**

The ICL7660S performs supply voltage conversion from positive to negative for an input range of 1.5V to 12V, resulting in complementary output voltages of -1.5V to -12V. Only 2 non-critical external capacitors are needed for the charge pump and charge reservoir functions. The ICL7660S can be connected to function as a voltage doubler and will generate up to 22.8V with a 12V input. It can also be used as a voltage multiplier or voltage divider.

The chip contains a series DC power supply regulator, RC oscillator, voltage level translator, and four output power MOS switches. The oscillator, when unloaded, oscillates at a nominal frequency of 10kHz for an input supply voltage of 5.0V. This frequency can be lowered by the addition of an external capacitor to the "OSC" terminal, or the oscillator may be over-driven by an external clock.

The "LV" terminal may be tied to GND to bypass the internal series regulator and improve low voltage (LV) operation. At medium to high voltages (3.5V to 12V), the LV pin is left floating to prevent device latchup.

Features


- Guaranteed Lower Max Supply Current for All Temperature Ranges
- Wide Operating Voltage Range 1.5V to 12V
- 100% Tested at 3V
- No External Diode Over Full Temperature and Voltage Range
- Boost Pin (Pin 1) for Higher Switching Frequency
- Guaranteed Minimum Power Efficiency of 96%
- Improved Minimum Open Circuit Voltage Conversion Efficiency of 99%
- Improved SCR Latchup Protection
- Simple Conversion of +5V Logic Supply to $\pm 5V$ Supplies
- Simple Voltage Multiplication $V_{OUT} = (-)nV_{IN}$
- Easy to Use - Requires Only 2 External Non-Critical Passive Components
- Improved Direct Replacement for Industry Standard ICL7660 and Other Second Source Devices

Applications


- Simple Conversion of +5V to $\pm 5V$ Supplies
- Voltage Multiplication $V_{OUT} = \pm nV_{IN}$
- Negative Supplies for Data Acquisition Systems and Instrumentation
- RS232 Power Supplies
- Supply Splitter, $V_{OUT} = \pm V_S/2$

Pinouts

ICL7660S (PDIP, SOIC)
TOP VIEW



ICL7660S (CAN)
TOP VIEW



Ordering Information

PART NUMBER	TEMP. RANGE (°C)	PACKAGE	PKG. NO.
ICL7660SCBA	0 to 70	8 Ld P SOIC (N)	M8.15
ICL7660SCPA	0 to 70	8 Ld PDIP	E8.3
ICL7660SIBA	-40 to 85	8 Ld P SOIC (N)	M8.15
ICL7660SIPA	-40 to 85	8 Ld PDIP	E8.3
ICL7660SMTV (Note)	-55 to 125	8 Pin Metal Can	T8.C

NOTE: Add /883B to part number if 883B processing is required.

ICL7660S

Absolute Maximum Ratings

Supply Voltage	+13.0V
LV and OSC Input Voltage (Note 1)	
V+ < 5.5V	-0.3V to V+ + 0.3V
V+ > 5.5V	V+ - 5.5V to V+ + 0.3V
Current into LV (Note 1)	
V+ > 3.5V	20µA
Output Short Duration	
V _{SUPPLY} ≤ 5.5V	Continuous
Storage Temperature Range	-65°C to 150°C

Thermal Information

Thermal Resistance (Typical, Note 2)	θ_{JA} (°C/W)	θ_{JC} (°C/W)
PDIP	150	N/A
Plastic SOIC	170	N/A
Metal Can	155	70
Maximum Lead Temperature (Soldering 10s)	300°C (SOIC - Lead Tips Only)	

Operating Conditions

Temperature Range	
ICL7660SM	-55°C to 125°C
ICL7660SI	-40°C to 85°C
ICL7660SC	0°C to 70°C

CAUTION: Stresses above those listed in "Absolute Maximum Ratings" may cause permanent damage to the device. This is a stress only rating and operation of the device at these or any other conditions above those indicated in the operational sections of this specification is not implied.

NOTES:

- Connecting any terminal to voltages greater than V+ or less than GND may cause destructive latchup. It is recommended that no inputs from sources operating from external supplies be applied prior to "power up" of ICL7660S.
- θ_{JA} is measured with the component mounted on an evaluation PC board in free air.

Electrical Specifications V+ = 5V, T_A = 25°C, OSC = Free running, Test Circuit Figure 12, Unless Otherwise Specified

PARAMETER	SYMBOL	TEST CONDITIONS	MIN	TYP	MAX	UNITS
Supply Current (Note 5)	I+	R _L = ∞, 25°C	-	80	160	µA
		0°C < T _A < +70°C	-	-	180	µA
		-40°C < T _A < 85°C	-	-	180	µA
		-55°C < T _A < 125°C	-	-	200	µA
Supply Voltage Range - High (Note 6)	V _H	R _L = 10K, LV Open, T _{MIN} < T _A < T _{MAX}	3.0	-	12	V
Supply Voltage Range - Low	V _L	R _L = 10K, LV to GND, T _{MIN} < T _A < T _{MAX}	1.5	-	3.5	V
Output Source Resistance	R _{OUT}	I _{OUT} = 20mA	-	60	100	Ω
		I _{OUT} = 20mA, 0°C < T _A < 70°C	-	-	120	Ω
		I _{OUT} = 20mA, -25°C < T _A < 85°C	-	-	120	Ω
		I _{OUT} = 20mA, -55°C < T _A < 125°C	-	-	150	Ω
		I _{OUT} = 3mA, V+ = 2V, LV = GND, 0°C < T _A < 70°C	-	-	250	Ω
		I _{OUT} = 3mA, V+ = 2V, LV = GND, -40°C < T _A < 85°C	-	-	300	Ω
		I _{OUT} = 3mA, V+ = 2V, LV = GND, -55°C < T _A < 125°C	-	-	400	Ω
Oscillator Frequency (Note 5)	f _{OSC}	C _{OSC} = 0, Pin 1 Open or GND	5	10	-	kHz
		C _{OSC} = 0, Pin 1 = V+	-	35	-	kHz
Power Efficiency	P _{EFF}	R _L = 5kΩ	96	98	-	%
		T _{MIN} < T _A < T _{MAX} R _L = 5kΩ	95	97	-	-
Voltage Conversion Efficiency	V _{OUTEFF}	R _L = ∞	99	99.9	-	%

ICL7660S

Electrical Specifications $V+ = 5V$, $T_A = 25^\circ C$, OSC = Free running, Test Circuit Figure 12, Unless Otherwise Specified (Continued)

PARAMETER	SYMBOL	TEST CONDITIONS	MIN	TYP	MAX	UNITS
Oscillator Impedance	Z_{OSC}	$V+ = 2V$	-	1	-	M Ω
		$V+ = 5V$	-	100	-	k Ω

NOTES:

- Derate linearly above $50^\circ C$ by $5.5mW/^\circ C$
- In the test circuit, there is no external capacitor applied to pin 7. However, when the device is plugged into a test socket, there is usually a very small but finite stray capacitance present, of the order of 5pF.
- The Intersil ICL7660S can operate without an external diode over the full temperature and voltage range. This device will function in existing designs which incorporate an external diode with no degradation in overall circuit performance.
- All significant improvements over the industry standard ICL7660 are highlighted.

Typical Performance Curves (Test Circuit Figure 12)




FIGURE 1. OPERATING VOLTAGE AS A FUNCTION OF TEMPERATURE




FIGURE 2. OUTPUT SOURCE RESISTANCE AS A FUNCTION OF SUPPLY VOLTAGE




FIGURE 3. OUTPUT SOURCE RESISTANCE AS A FUNCTION OF TEMPERATURE




FIGURE 4. POWER CONVERSION EFFICIENCY AS A FUNCTION OF OSCILLATOR FREQUENCY

Typical Performance Curves (Test Circuit Figure 12) (Continued)




FIGURE 5. FREQUENCY OF OSCILLATION AS A FUNCTION OF EXTERNAL OSCILLATOR CAPACITANCE




FIGURE 6. UNLOADED OSCILLATOR FREQUENCY AS A FUNCTION OF TEMPERATURE




FIGURE 7. OUTPUT VOLTAGE AS A FUNCTION OF OUTPUT CURRENT




FIGURE 8. SUPPLY CURRENT AND POWER CONVERSION EFFICIENCY AS A FUNCTION OF LOAD CURRENT




FIGURE 9. OUTPUT VOLTAGE AS A FUNCTION OF OUTPUT CURRENT




FIGURE 10. SUPPLY CURRENT AND POWER CONVERSION EFFICIENCY AS A FUNCTION OF LOAD CURRENT

Typical Performance Curves (Test Circuit Figure 12) (Continued)





FIGURE 11. OUTPUT SOURCE RESISTANCE AS A FUNCTION OF OSCILLATOR FREQUENCY

NOTE:

7. These curves include in the supply current that current fed directly into the load R_L from the $V+$ (See Figure 12). Thus, approximately half the supply current goes directly to the positive side of the load, and the other half, through the ICL7660S, to the negative side of the load. Ideally, $V_{OUT} \approx 2V_{IN}$, $I_S \approx 2I_L$, so $V_{IN} \times I_S \approx V_{OUT} \times I_L$.

Detailed Description

The ICL7660S contains all the necessary circuitry to complete a negative voltage converter, with the exception of 2 external capacitors which may be inexpensive 10 μF polarized electrolytic types. The mode of operation of the device may be best understood by considering Figure 13, which shows an idealized negative voltage converter. Capacitor C_1 is charged to a voltage, $V+$, for the half cycle when switches S_1 and S_3 are closed. (Note: Switches S_2 and S_4 are open during this half cycle.) During the second half cycle of operation, switches S_2 and S_4 are closed, with S_1 and S_3 open, thereby shifting capacitor C_1 to C_2 such that the voltage on C_2 is exactly $V+$, assuming ideal switches and no load on C_2 . The ICL7660S approaches this ideal situation more closely than existing non-mechanical circuits.



NOTE: For large values of C_{OSC} ($>1000\mu F$) the values of C_1 and C_2 should be increased to 100 μF.

FIGURE 12. ICL7660S TEST CIRCUIT

In the ICL7660S, the 4 switches of Figure 13 are MOS power switches; S_1 is a P-Channel devices and S_2 , S_3 and S_4 are N-Channel devices. The main difficulty with this approach is that in integrating the switches, the substrates of S_3 and S_4

must always remain reverse biased with respect to their sources, but not so much as to degrade their "ON" resistances. In addition, at circuit start up, and under output short circuit conditions ($V_{OUT} = V+$), the output voltage must be sensed and the substrate bias adjusted accordingly. Failure to accomplish this would result in high power losses and probable device latchup.

This problem is eliminated in the ICL7660S by a logic network which senses the output voltage (V_{OUT}) together with the level translators, and switches the substrates of S_3 and S_4 to the correct level to maintain necessary reverse bias.

The voltage regulator portion of the ICL7660S is an integral part of the anti-latchup circuitry, however its inherent voltage drop can degrade operation at low voltages. Therefore, to improve low voltage operation "LV" pin should be connected to GND, disabling the regulator. For supply voltages greater than 3.5V the LV terminal must be left open to insure latchup proof operation, and prevent device damage.

Theoretical Power Efficiency Considerations

In theory a voltage converter can approach 100% efficiency if certain conditions are met:

1. The drive circuitry consumes minimal power.
2. The output switches have extremely low ON resistance and virtually no offset.
3. The impedance of the pump and reservoir capacitors are negligible at the pump frequency.

The ICL7660S approaches these conditions for negative voltage conversion if large values of C_1 and C_2 are used. **ENERGY IS LOST ONLY IN THE TRANSFER OF CHARGE BETWEEN CAPACITORS IF A CHANGE IN VOLTAGE OCCURS.** The energy lost is defined by:

$$E = \frac{1}{2}C_1(V_1^2 - V_2^2)$$

where V_1 and V_2 are the voltages on C_1 during the pump and transfer cycles. If the impedances of C_1 and C_2 are relatively high at the pump frequency (refer to Figure 13) compared to the value of R_L , there will be substantial difference in the voltages V_1 and V_2 . Therefore it is not only desirable to make C_2 as large as possible to eliminate output voltage ripple, but also to employ a correspondingly large value for C_1 in order to achieve maximum efficiency of operation.




FIGURE 13. IDEALIZED NEGATIVE VOLTAGE CONVERTER

Do's and Don'ts

1. Do not exceed maximum supply voltages.
2. Do not connect LV terminal to GND for supply voltage greater than 3.5V.
3. Do not short circuit the output to V^+ supply for supply voltages above 5.5V for extended periods, however, transient conditions including start-up are okay.
4. When using polarized capacitors, the + terminal of C_1 must be connected to pin 2 of the ICL7660S and the + terminal of C_2 must be connected to GND.
5. If the voltage supply driving the ICL7660S has a large source impedance ($25\Omega - 30\Omega$), then a $2.2\mu\text{F}$ capacitor from pin 8 to ground may be required to limit rate of rise of input voltage to less than $2V/\mu\text{s}$.
6. User should insure that the output (pin 5) does not go more positive than GND (pin 3). Device latch up will occur under these conditions.
A 1N914 or similar diode placed in parallel with C_2 will prevent the device from latching up under these conditions. (Anode pin 5, Cathode pin 3).

Typical Applications

Simple Negative Voltage Converter

The majority of applications will undoubtedly utilize the ICL7660S for generation of negative supply voltages. Figure 14 shows typical connections to provide a negative supply where a positive supply of +1.5V to +12V is available. Keep in mind that pin 6 (LV) is tied to the supply negative (GND) for supply voltage below 3.5V.




FIGURE 14. SIMPLE NEGATIVE CONVERTER AND ITS OUTPUT EQUIVALENT

The output characteristics of the circuit in Figure 14 can be approximated by an ideal voltage source in series with a resistance as shown in Figure 14B. The voltage source has a value of $-(V^+)$. The output impedance (R_O) is a function of the ON resistance of the internal MOS switches (shown in Figure 13), the switching frequency, the value of C_1 and C_2 , and the ESR (equivalent series resistance) of C_1 and C_2 . A good first order approximation for R_O is:

$$R_O \approx 2(R_{SW1} + R_{SW3} + ESR_{C1}) + 2(R_{SW2} + R_{SW4} + ESR_{C1}) + \frac{1}{f_{PUMP} \times C_1} + ESR_{C2}$$

($f_{PUMP} = \frac{f_{OSC}}{2}$, R_{SWX} = MOSFET switch resistance)

Combining the four R_{SWX} terms as R_{SW} , we see that:

$$R_O \approx 2 \times R_{SW} + \frac{1}{f_{PUMP} \times C_1} + 4 \times ESR_{C1} + ESR_{C2}$$

R_{SW} , the total switch resistance, is a function of supply voltage and temperature (See the Output Source Resistance graphs), typically 23Ω at 25°C and 5V. Careful selection of C_1 and C_2 will reduce the remaining terms, minimizing the output impedance. High value capacitors will reduce the $1/(f_{PUMP} \times C_1)$ component, and low ESR capacitors will lower the ESR term. Increasing the oscillator frequency will reduce the $1/(f_{PUMP} \times C_1)$ term, but may have the side effect of a net increase in output impedance when $C_1 > 10\mu\text{F}$ and is not long

enough to fully charge the capacitors every cycle. In a typical application where $f_{OSC} = 10\text{kHz}$ and $C = C_1 = C_2 = 10\mu\text{F}$:

$$R_O \approx 2 \times 23 + \frac{1}{(5 \times 10^3 \times 10 \times 10^{-6})} + 4 \times \frac{ESR_{C_1} + ESR_{C_2}}{ESR_{C_2}}$$

$$R_O \approx 46 + 20 + 5 \times ESR_{C_2}$$

Since the ESRs of the capacitors are reflected in the output impedance multiplied by a factor of 5, a high value could potentially swamp out a low $(1/f_{PUMP} \times C_1)$ term, rendering an increase in switching frequency or filter capacitance ineffective. Typical electrolytic capacitors may have ESRs as high as 10Ω .

Output Ripple

ESR also affects the ripple voltage seen at the output. The total ripple is determined by 2 voltages, A and B, as shown in Figure 15. Segment A is the voltage drop across the ESR of C_2 at the instant it goes from being charged by C_1 (current flowing into C_2) to being discharged through the load (current flowing out of C_2). The magnitude of this current change is $2 \times I_{OUT}$, hence the total drop is $2 \times I_{OUT} \times ESR_{C_2}V$. Segment B is the voltage change across C_2 during time t_2 , the half of the cycle when C_2 supplies current the load. The drop at B is $I_{OUT} \times t_2/C_2V$. The peak-to-peak ripple voltage is the sum of these voltage drops:

$$V_{RIPPLE} = \frac{1}{2 \times f_{PUMP} \times C_2} + 2 \times ESR_{C_2} \times I_{OUT}$$

Again, a low ESR capacitor will result in a higher performance output.

Paralleling Devices

Any number of ICL7660S voltage converters may be paralleled to reduce output resistance. The reservoir capacitor, C_2 , serves all devices while each device requires its own pump capacitor, C_1 . The resultant output resistance would be approximately:

$$R_{OUT} = \frac{R_{OUT} \text{ (of ICL7660S)}}{n \text{ (number of devices)}}$$

Cascading Devices

The ICL7660S may be cascaded as shown to produce larger negative multiplication of the initial supply voltage. However, due to the finite efficiency of each device, the practical limit is 10 devices for light loads. The output voltage is defined by:

$$V_{OUT} = -n(V_{IN})$$

where n is an integer representing the number of devices cascaded. The resulting output resistance would be approximately the weighted sum of the individual ICL7660S R_{OUT} values.

Changing the ICL7660S Oscillator Frequency

It may be desirable in some applications, due to noise or other considerations, to alter the oscillator frequency. This can be achieved simply by one of several methods described below.

By connecting the Boost Pin (Pin 1) to $V+$, the oscillator charge and discharge current is increased and, hence, the oscillator frequency is increased by approximately $3^{1/2}$ times. The result is a decrease in the output impedance and ripple. This is of major importance for surface mount applications where capacitor size and cost are critical. Smaller capacitors, e.g. $0.1\mu\text{F}$, can be used in conjunction with the Boost Pin in order to achieve similar output currents compared to the device free running with $C_1 = C_2 = 10\mu\text{F}$ or $100\mu\text{F}$. (Refer to graph of Output Source Resistance as a Function of Oscillator Frequency).

Increasing the oscillator frequency can also be achieved by overdriving the oscillator from an external clock, as shown in Figure 18. In order to prevent device latchup, a $1k\Omega$ resistor must be used in series with the clock output. In a situation where the designer has generated the external clock frequency using TTL logic, the addition of a $10k\Omega$ pullup resistor to $V+$ supply is required. Note that the pump frequency with external clocking, as with internal clocking, will be $1/2$ of the clock frequency. Output transitions occur on the positive going edge of the clock.




FIGURE 15. EXTERNAL CLOCKING

It is also possible to increase the conversion efficiency of the ICL7660S at low load levels by lowering the oscillator frequency. This reduces the switching losses, and is shown in Figure 19. However, lowering the oscillator frequency will cause an undesirable increase in the impedance of the pump (C_1) and reservoir (C_2) capacitors; this is overcome by increasing the values of C_1 and C_2 by the same factor that the frequency has been reduced. For example, the addition of a 100pF capacitor between pin 7 (OSC and $V+$) will lower the oscillator frequency to 1kHz from its nominal frequency of 10kHz (a multiple of 10), and thereby necessitate corresponding increase in the value of C_1 and C_2 (from $10\mu\text{F}$ to $100\mu\text{F}$).





FIGURE 16. LOWERING OSCILLATOR FREQUENCY

Positive Voltage Doubling

The ICL7660S may be employed to achieve positive voltage doubling using the circuit shown in Figure 20. In this application, the pump inverter switches of the ICL7660S are used to charge C₁ to a voltage level of V₊ - V_F (where V₊ is the supply voltage and V_F is the forward voltage on C₁ plus the supply voltage (V₊) is applied through diode D₂ to capacitor C₂. The voltage thus created on C₂ becomes (2V₊) - (2V_F) or twice the supply voltage minus the combined forward voltage drops of diodes D₁ and D₂.

The source impedance of the output (V_{OUT}) will depend on the output current, but for V₊ = 5V and an output current of 10mA it will be approximately 60Ω.



NOTE: D₁ and D₂ can be any suitable diode.

FIGURE 17. POSITIVE VOLTAGE DOUBLER

Combined Negative Voltage Conversion and Positive Supply Doubling

Figure 21 combines the functions shown in Figure 14 and Figure 20 to provide negative voltage conversion and positive voltage doubling simultaneously. This approach would be, for example, suitable for generating +9V and -5V from an existing +5V supply. In this instance capacitors C₁ and C₃ perform the pump and reservoir functions respectively for the generation of the negative voltage, while capacitors C₂ and C₄ are pump and reservoir respectively for the doubled positive voltage. There is a penalty in this configuration which combines both functions, however, in that the source impedances of the generated supplies will be somewhat higher due to the finite impedance of the common charge pump driver at pin 2 of the device.




FIGURE 18. COMBINED NEGATIVE VOLTAGE CONVERTER AND POSITIVE DOUBLER

Voltage Splitting

The bidirectional characteristics can also be used to split a high supply in half, as shown in Figure 22. The combined load will be evenly shared between the two sides, and a high value resistor to the LV pin ensures start-up. Because the switches share the load in parallel, the output impedance is much lower than in the standard circuits, and higher currents can be drawn from the device. By using this circuit, and then the circuit of Figure 17, +15V can be converted (via +7.5, and -7.5 to a nominal -15V, although with rather high series output resistance (≈250Ω).




FIGURE 19. SPLITTING A SUPPLY IN HALF

Regulated Negative Voltage Supply

In Some cases, the output impedance of the ICL7660S can be a problem, particularly if the load current varies substantially. The circuit of Figure 23 can be used to overcome this by controlling the input voltage, via an ICL7611 low-power CMOS op amp, in such a way as to maintain a nearly constant output voltage. Direct feedback is inadvisable, since the ICL7660S's output does not respond instantaneously to change in input, but only after the switching delay. The circuit shown supplies enough delay to accommodate the ICL7660S, while maintaining adequate feedback. An increase in pump and storage capacitors is desirable, and the values shown provides an output impedance of less than 5Ω to a load of 10mA.

