



ภาควิชาครุศาสตร์ศึกษาศาสตร์  
คณะครุศาสตร์อุตสาหกรรม  
สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง  
ใบรับรองปริญญาโท

ชื่อหัวข้อ เครื่องซ้อมรับพระราชทานปริญญาบัตร  
Graduation Rehearsal Aids Equipment

ชื่อนักศึกษา 1. นายปรัชญา สุขดี รหัสประจำตัว 48035502  
2. นายศิริพัฒน์ พิเรศรัมย์ รหัสประจำตัว 48035519  
3. นายสมศักดิ์ ดีเพิ่ม รหัสประจำตัว 48035521

หลักสูตร ครุศาสตร์อุตสาหกรรมบัณฑิต สาขาวิชา วิศวกรรมอิเล็กทรอนิกส์  
อาจารย์ที่ปรึกษา อ.พิชญ์สินี มะโน  
อาจารย์ที่ปรึกษาร่วม ผศ.กิติพงศ์ มะโน

คณะกรรมการสอบปริญญาโท	ลายมือชื่อ
1. อ.สุรพงษ์ สิริพงศ์ดี	
2. รศ.พีระวุฒิ สุวรรณจันทร์	
3. อ.อมรชัย ชัยชนะ	
4. ผศ.กิติพงศ์ มะโน	
5. อ.พิชญ์สินี มะโน	

วันเดือนปีที่สอบ วันศุกร์ที่ 9 เดือนมีนาคม พ.ศ. 2550 เวลา 13.00 น.

สถานที่สอบ ห้อง ค.310 คณะครุศาสตร์อุตสาหกรรม สจล.

ภาควิชารับรองแล้ว

ลงนาม.....

(ผศ.สุรสิทธิ์ รัตวี)

หัวหน้าภาควิชาครุศาสตร์ศึกษาศาสตร์

วันที่ 30 เดือน มี.ค. พ.ศ. 50



<BT492102>

เครื่องซ้อมรับพระราชทานปริญญาบัตร

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่จำกัดใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ปริญญาบัตร

เครื่องช้อมรับพระราชทานปริญญาบัตร

GRADUATION REHEARSAL AIDS EQUIPMENT



ปรัชญา                      สุขดี  
ศิริพัฒน์                  พิเรศรัมย์  
สมศักดิ์                  ดีเพิ่ม

รพ.  
ปจธ  
2549  
เลขหมู่.....  
เลขทะเบียน..... 75180  
วัน,เดือน,ปี..... 24 ต.ค. 2550

b. 118 14235  
i.....

ปริญญาบัตรฉบับนี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรครุศาสตร์อุตสาหกรรมบัณฑิต สาขาวิชาวิศวกรรมอิเล็กทรอนิกส์  
ภาควิชาครุศาสตร์วิศวกรรม คณะครุศาสตร์อุตสาหกรรม  
สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง  
ปีการศึกษา 2549

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## ปริญญาานิพนธ์

เรื่อง เครื่องซ้อมรับพระราชทานปริญญาบัตร

Graduation Rehearsal AIDS Equipment

### วัตถุประสงค์

1. เพื่อศึกษาแนวทางและหลักการของเครื่องซ้อมรับพระราชทานปริญญาบัตร
2. เพื่อออกแบบเครื่องซ้อมรับพระราชทานปริญญาบัตร
3. เพื่อสร้างเครื่องซ้อมรับพระราชทานปริญญาบัตร
4. เพื่อทดลองการทำงานของเครื่องซ้อมรับพระราชทานปริญญาบัตร
5. เพื่อนำเครื่องซ้อมรับพระราชทานปริญญาบัตรนำไปใช้งานจริง

### ประโยชน์ที่คาดว่าจะได้รับ

1. ได้รับความรู้เกี่ยวกับหลักการของเครื่องซ้อมรับพระราชทานปริญญาบัตร
2. ได้แบบเครื่องซ้อมรับพระราชทานปริญญาบัตร
3. ได้สร้างเครื่องซ้อมรับพระราชทานปริญญาบัตร
4. ได้ผลการทดลองการทำงานของเครื่องซ้อมรับพระราชทานปริญญาบัตร
5. ได้เครื่องซ้อมรับพระราชทานปริญญาบัตรมาใช้งานจริง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ชื่อหัวข้อ	เครื่องซ้อมรับพระราชทานปริญญาบัตร	
นักศึกษา	นายปรัชญา	สุขดี
	นายศิริพัฒน์	พิเรศรัมย์
	นายสมศักดิ์	ดีเพิ่ม
อาจารย์ที่ปรึกษา	อาจารย์พิชญ์สินี	มะโน
อาจารย์ที่ปรึกษาร่วม	ผู้ช่วยศาสตราจารย์กิตติพงศ์	มะโน
หลักสูตร	วิศวกรรมอุตสาหการมบัณฑิต	
สาขาวิชา	วิศวกรรมอิเล็กทรอนิกส์	
ปีการศึกษา	2549	

### บทคัดย่อ

วัตถุประสงค์ของโครงการนี้คือการสร้างเครื่องซ้อมรับพระราชทานปริญญาบัตร ซึ่งประกอบไปด้วย 4 ส่วนหลัก ส่วนแรกจะเป็นการออกแบบส่วนจ่ายใบปริญญาบัตรซึ่งสามารถจ่ายใบปริญญาบัตรได้อย่างต่อเนื่อง ส่วนที่สองเป็นการออกแบบและการสร้างส่วนสำรองใบปริญญาบัตร ส่วนที่สามจะเป็นไมโครคอนโทรลเลอร์โปรแกรมคำนวณจำนวนนักศึกษาที่รับใบปริญญาบัตรต่อหนึ่งนาที และส่วนที่สี่เป็นส่วนแสดงผล ซึ่งจะแสดงจำนวนนักศึกษาที่รับใบปริญญาบัตรต่อหนึ่งนาที นอกจากนี้ยังมีส่วนจำลองเสียงซัตเตอร์ซึ่งสามารถจะเปิดหรือปิดได้ เครื่องซ้อมรับพระราชทานปริญญาบัตรที่สร้างขึ้นนี้ สามารถจ่ายใบปริญญาบัตรได้ไม่ต่ำกว่า 30 ใบต่อนาที และชุดสำรองใบปริญญาบัตรสามารถทำงานได้อย่างถูกต้องเหมาะสม

<b>Thesis Title</b>	Graduation Rehearsal AIDS Equipment	
<b>Students</b>	Mr.Pratchaya	Sukdee
	Mr.Siripat	Piredrum
	Mr.Somsak	Deepherm
<b>Advisor</b>	Mrs.Pitsini	Mano
<b>Co-Advisor</b>	Assist.Prof.Kitipong	Mano
<b>Education Level</b>	Bachelor of Science in Industrial Education	
<b>Program in</b>	Electronic Engineering	
<b>Academic Year</b>	2006	

### ABSTRACT

The objective of this thesis is to develop the Graduation Rehearsal AIDS Equipment. The system consisted of 4 main parts. 1) The design of the diploma source which can source the diploma continuously, 2) The design and construction of the spare diploma stack, 3) The development of a microcontroller program for calculate the number of student that take the diploma per minute, and 4) the display system whose can display the number of student that take the diploma per minute. It also include the sound like shutter simulation which can turn on and off as order. Then, the Graduation Rehearsal AIDS Equipment was tested and finally the results were analyzed. The results from these tests show that the Graduation Rehearsal AIDS Equipment can source 30 diploma per minute and the spare diploma stack can work properly.

## กิตติกรรมประกาศ

ปริญญานิพนธ์ฉบับนี้สามารถสำเร็จลุล่วงได้ด้วยดีนั้น เนื่องมาจากความร่วมมือร่วมใจของสมาชิกภายในกลุ่มทุกท่าน คณะผู้จัดทำต้องขอขอบคุณอาจารย์พิชญ์สินี มะโน ผู้ช่วยศาสตราจารย์กิติพงศ์ มะโน และอาจารย์ประจำภาควิชาเศรษฐศาสตร์วิศวกรรมทุกท่านเป็นอย่างสูงที่ได้กรุณาให้คำปรึกษาและให้คำแนะนำในการแก้ไขปัญหาต่างๆ ตลอดจนจนถึงข้อมูลและอุปกรณ์ที่เป็นประโยชน์ต่อการทดลองรวมถึงขั้นตอนต่างๆ ในการสร้างโครงงาน และในการจัดทำปริญญานิพนธ์ฉบับนี้ ขอขอบคุณห้องสมุดคณะครุศาสตร์อุตสาหกรรม ห้องสมุดคณะวิศวกรรมศาสตร์และสำนักหอสมุดกลางที่ช่วยอำนวยความสะดวกและเอื้อเฟื้อสถานที่ในการศึกษาและค้นคว้าหาข้อมูล

ขอกราบขอบพระคุณบิดา มารดา ผู้มีพระคุณทุกท่านที่กรุณาพวกเราและยังให้การสนับสนุนทุกสิ่งทุกอย่างทางด้านการศึกษาตลอดมาจนถึงปัจจุบัน ที่ขาดไม่ได้คือขอขอบคุณนายภูณเชน ทองแมน เป็นที่ปรึกษาในด้านแมคคาทรอนิกส์ และช่วยลงแรงทำเครื่องสำรองด้วย และสุดท้ายต้องขอขอบคุณเพื่อนๆ ที่เป็นกำลังใจให้พวกเราเสมอมา

## สารบัญ

เรื่อง	หน้า
บทคัดย่อภาษาไทย	I
บทคัดย่อภาษาอังกฤษ	II
กิตติกรรมประกาศ	III
สารบัญ	IV
สารบัญตาราง	V
สารบัญรูป	VI
บทที่ 1 บทนำ	1
1.1 ความเป็นมาและความสำคัญ	1
1.2 จุดมุ่งหมายของโครงการ	1
1.3 สมมุติฐานของการจัดทำโครงการ	1
1.4 ขีดความสามารถของโครงการ	2
1.5 ขั้นตอนการทำโครงการ	2
1.6 เนื้อหาโดยสังเขป	2
บทที่ 2 ทฤษฎีและหลักการ	4
2.2 กล่าวนำ	4
2.2 ไมโครคอนโทรลเลอร์เบสิกแอสตมป์ 2SX	4
2.2.1 การทำงานของไมโครคอนโทรลเลอร์ทั่วไปและทางในการพัฒนา	6
2.2.2 เบสิกอินเตอร์พรีเตอร์	7
2.2.3 ข้อแตกต่างของไมโครคอนโทรลเลอร์เบสิกแอสตมป์กับ MCS-51 โดยสังเขป	9
2.2.4 คุณสมบัติของ BS2SX	9
2.3 อุปกรณ์ตรวจจับแอลอีดี อินฟราเรด	10
2.4 สวิตชิงเพาเวอร์ซัพพลาย	11
2.4.1 สวิตชิงเพาเวอร์ซัพพลายกับแหล่งจ่ายไฟเชิงเส้น	11
2.4.2 หลักการทำงานของสวิตชิงเพาเวอร์ซัพพลาย	12
2.4.3 คอนเวอร์เตอร์	12

## สารบัญ (ต่อ)

เรื่อง	หน้า
2.5 มอเตอร์ไฟฟ้า	13
2.5.1 มอเตอร์ไฟฟ้ากระแสตรง(Direct Current Motor)	15
2.5.2 คุณลักษณะประจำของมอเตอร์ไฟฟ้ากระแสตรง (Motor Characteristics)	16
บทที่ 3 การออกแบบ การสร้าง และการทำงาน	22
3.1 กล่าวนำ	22
3.2 การออกแบบ	22
3.2.1 การออกแบบโครงสร้างภายนอก	22
3.2.1.1 การออกแบบโครงสร้างชุดจ่ายป้อน	23
3.2.1.2 การออกแบบโครงสร้างชุดจ่ายออก	23
3.2.1.3 การออกแบบโครงสร้างกล่องบรรจุป้อน	24
3.2.1.4 การออกแบบโครงสร้างชุดป้อน	26
3.2.1.5 การออกแบบโครงสร้างชุดสำรองจ่าย	27
3.2.2 การออกแบบวงจร	29
3.2.2.1 วงจรควบคุม	30
3.2.2.2 วงจรนับ	31
3.2.2.3 วงจรบันทึกเสียงกลอง	31
บทที่ 4 การทดลองและผลการทดลอง	33
4.1 การทดลองและผลการทดลอง	33
4.1.1 การทดลองกล่องบรรจุป้อน	33
4.1.1.1 อุปกรณ์ที่ใช้ในการทดลอง	33
4.1.1.2 ขั้นตอนการทดลอง	33
4.1.1.3 ผลการทดลอง	33
4.1.2 การทดลองกล่องป้อนสำรอง	33
4.1.2.1 อุปกรณ์ที่ใช้ในการทดลอง	33
4.1.2.2 ขั้นตอนการทดลอง	34
4.1.2.3 ผลการทดลอง	35

## สารบัญ (ต่อ)

เรื่อง	หน้า
4.1.3 การทดลองตัวเลือกเสียงจำลองของกล้องถ่ายรูป	35
4.1.3.1 อุปกรณ์ที่ใช้ในการทดลอง	35
4.1.3.2 ขั้นตอนการทดลอง	35
4.1.3.3 ผลการทดลอง	36
4.1.4 การทดลองการนับจำนวนบัณฑิตทั้งหมด	36
4.1.4.1 อุปกรณ์ที่ใช้ในการทดลอง	36
4.1.4.2 ขั้นตอนการทดลอง	36
4.1.4.3 ผลการทดลอง	37
4.1.5 การทดลองการนับจำนวนเฉลี่ยของบัณฑิตต่อเวลาหนึ่งนาที	37
4.1.5.1 อุปกรณ์ที่ใช้ในการทดลอง	37
4.1.5.2 ขั้นตอนการทดลอง	38
4.1.5.3 ผลการทดลอง	39
4.1.6 การทดสอบเครื่องช่วยซ่อมรับพระราชทานปริญญาบัตร	39
4.1.6.1 อุปกรณ์ที่ใช้ในการทดลอง	39
4.1.6.2 ขั้นตอนการทดลอง	39
4.1.6.3 ผลการทดลอง	40
4.1.7 การทดลองการทำงานความเร็วสูงสุดของเครื่องช่วยซ่อมรับพระราชทานปริญญาบัตร	40
4.1.7.1 อุปกรณ์ที่ใช้ในการทดลอง	40
4.1.7.2 ขั้นตอนการทดลอง	40
4.1.7.2 ขั้นตอนการทดลอง	41
4.1.8 การทดลองความแข็งแรงของโครงสร้างเครื่องช่วยซ่อมรับพระราชทานปริญญาบัตร	41
4.1.8.1 ผลการทดลอง	42
บทที่ 5 บทสรุป	43
5.1 สรุป	43
5.2 ปัญหาและแนวทางแก้ไข	43
5.3 แนวทางการพัฒนา	44
บรรณานุกรม	45
ภาคผนวก ก เครื่องต้นแบบ	46

## สารบัญ (ต่อ)

เรื่อง	หน้า
ภาคผนวก ข วงจรและแผนวงจรพิมพ์	50
ภาคผนวก ค รายการอุปกรณ์	56
ภาคผนวก ง รายละเอียดและคุณสมบัติของอุปกรณ์	59
ภาคผนวก จ แผนผังการทำงานและรหัสต้นฉบับของโปรแกรม	105
ภาคผนวก ฉ รหัสต้นฉบับของโปรแกรม	109
ภาคผนวก ช คู่มือการใช้งาน	115
ประวัติผู้แต่ง	121



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## สารบัญตาราง

ตารางที่	หน้า
2.1 ชื่อและหน้าที่ของไมโครคอนโทรลเลอร์เบสิกแอสตมป์	5
4.1 ผลการทดลองกล่องบรรจุปริญาบัตรจำลองใน 40 ครั้ง	34
4.2 การทดลองใช้หรือไม่ใช้เสียงจำลองของกล่องถ่ายรูป	35
4.2 (ต่อ) การทดลองใช้หรือไม่ใช้เสียงจำลองของกล่องถ่ายรูป	36
4.3 การทดลองการนับจำนวนบัตรติดทั้งหมดจำนวน 40 ครั้ง	37
4.4 การนับจำนวนเฉลี่ยของบัตรติดต่อเวลาหนึ่งนาทีจำนวน 40 ครั้ง	39
4.5 การทดสอบเครื่องซ้อมรับพระราชทานปริญาบัตรจำนวน 40 ครั้ง	39
4.5 (ต่อ) การทดสอบเครื่องซ้อมรับพระราชทานปริญาบัตรจำนวน 40 ครั้ง	40
4.6 การทดลองการทำงานความเร็วสูงสุดของเครื่องซ้อมรับพระราชทานปริญาบัตร	41

## สารบัญรูป

รูปที่	หน้า
2.1 การจัดหาและหน้าตาของ I-Stamp	5
2.2 ผังการทำงานของเบสิกอินเตอร์	8
2.3 สัญลักษณ์ของอินฟราเรดแอลอีดี	10
2.4 วงจรสมมูลและสัญลักษณ์ของโฟโต้ทรานซิสเตอร์	11
2.5 องค์ประกอบพื้นฐานของสวิตชิงเพาเวอร์ซัพพลาย	12
2.6 คุณสมบัติของแม่เหล็กไฟฟ้า	14
2.7 ส่วนประกอบ Stator และ Rotot	14
2.8 การแบ่งประเภทของมอเตอร์ไฟฟ้า	14
2.9 มอเตอร์แบบขดลวดอาร์เมเจอร์แบบอนุกรม	15
2.10 มอเตอร์แบบขดลวดอาร์เมเจอร์ต่อแบบขนาน	15
2.11 มอเตอร์แบบขดลวดอาร์เมเจอร์ต่อแบบผสม	16
2.12 ความสัมพันธ์ระหว่างความเร็วกับแรงบิด	16
2.13 ความสัมพันธ์ระหว่างแรงบิดกับกระแสของมอเตอร์ขนาน	17
2.14 ความสัมพันธ์ระหว่างความเร็วกับแรงบิดของมอเตอร์ขนาน	18
2.15 ความสัมพันธ์ระหว่างความเร็วกับแรงบิด	19
2.16 ความสัมพันธ์ระหว่างความเร็วกับแรงบิดของมอเตอร์อนุกรม	19
2.17 ความสัมพันธ์ระหว่างความเร็ว S กับกระแสอาร์เมเจอร์ $I_a$	20
2.18 ความสัมพันธ์ระหว่างความเร็ว S กับแรงบิด T ของมอเตอร์อนุกรม	20
3.1 แบบและโครงสร้างของเครื่องชั่งรับพระราชทานปริญญาบัตร	22
3.2 โครงสร้างชุดจ่ายปริญญาบัตร	23
3.3 ด้านบนโครงสร้างส่วนประกอบชุดจ่ายออก	24
3.4 ด้านข้างโครงสร้างส่วนประกอบชุดจ่ายออก	24
3.5 ด้านข้างโครงสร้างส่วนประกอบของกล่องบรรจุปริญญาบัตร	25
3.6 ด้านบนโครงสร้างส่วนประกอบของกล่องบรรจุปริญญาบัตร	25
3.7 ด้านบนของโครงสร้างส่วนประกอบกล่องบรรจุปริญญาบัตรและชุดผลักออก	26
3.8 ด้านข้างของโครงสร้างส่วนประกอบกล่องบรรจุปริญญาบัตรและชุดผลักออก	27

## สารบัญรูป (ต่อ)

รูปที่	หน้า
3.9 โครงสร้างชุดสำรองจ่าย	28
3.10 ด้านบนโครงสร้างและส่วนประกอบชุดสำรองจ่ายปริมาตร	28
3.11 ด้านข้างโครงสร้างและส่วนประกอบชุดสำรองจ่ายปริมาตร	29
3.12 วงจรควบคุมรวมโดยใช้ไมโครคอนโทรลเลอร์เบสิกแอสแตมป์ 2SX	30
3.13 วงจรนับ	31
3.14 วงจรบันทึกเสียงกล็อง	32



# บทที่ 1

## บทนำ

### 1.1 ความเป็นมาและความสำคัญ

ในปัจจุบันมนุษย์ได้มีการพัฒนาสิ่งประดิษฐ์ รวมทั้งยังนำเอาเทคโนโลยีใหม่ๆ เข้ามาใช้ในการชีวิตประจำวันทั้งนี้เพื่อความสะดวกสบาย ยิ่งเป็นทางด้านอุตสาหกรรมของภายในประเทศได้มีแนวโน้มในการนำเครื่องจักรและเทคโนโลยีมาใช้แทนมนุษย์ อย่างเช่นการลดแรงงานคนแล้วหันมาใช้เครื่องจักรแทน ซึ่งสังเกตได้จากเครื่องจักรและเทคโนโลยีมาใช้แทนมนุษย์ ที่เป็นจากเครื่องจักรและอุปกรณ์ที่สามารถทำงานโดยอัตโนมัติ หรือมีการควบคุมอย่างต่อเนื่องซึ่งระบบดังกล่าวนี้ ได้ถูกนำมาควบคุมและประยุกต์ใช้ในการสร้างเครื่องจักรและเครื่องอำนวยความสะดวกต่างๆ แต่อุปกรณ์อำนวยความสะดวกต่างๆ ผู้จัดทำได้สังเกตเห็นว่าควรที่จะนำทักษะและประสบการณ์ที่ได้จากการเรียนมาประยุกต์ใช้ให้เกิดผล เกิดประโยชน์มากขึ้น

ดังนั้นจึงมีแนวคิดที่จะประดิษฐ์เครื่องซ่อมรับพระราชทานปริญญาบัตรที่เป็นเครื่องจักรและอุปกรณ์อิเล็กทรอนิกส์ โดยไม่ต้องอาศัยคนซึ่งสามารถซ่อมรับพระราชทานปริญญาบัตรได้

### 1.2 จุดมุ่งหมายของโครงการ

- 1.2.1 เพื่อศึกษาแนวทางและหลักการของเครื่องซ่อมรับพระราชทานปริญญาบัตร
- 1.2.2 เพื่อออกแบบเครื่องซ่อมรับพระราชทานปริญญาบัตร
- 1.2.3 เพื่อสร้างเครื่องซ่อมรับพระราชทานปริญญาบัตร
- 1.2.4 เพื่อทดลองการทำงานเครื่องซ่อมรับพระราชทานปริญญาบัตร
- 1.2.5 เพื่อนำเครื่องซ่อมรับพระราชทานปริญญาบัตรนำไปใช้งานจริง

### 1.3 สมมุติฐานของการจัดทำโครงการ

- 1.3.1 ได้รับความรู้เกี่ยวกับหลักการการทำงานของเครื่องซ่อมรับพระราชทานปริญญาบัตร
- 1.3.2 ได้แบบเครื่องซ่อมรับพระราชทานปริญญาบัตร
- 1.3.3 ได้เครื่องซ่อมรับพระราชทานปริญญาบัตร
- 1.3.4 ได้ผลการทดลองการทำงานเครื่องซ่อมรับพระราชทานปริญญาบัตร
- 1.3.5 ได้เครื่องซ่อมรับพระราชทานปริญญาบัตรใช้งานจริง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## 1.4 ซีดความสามารถของโครงการ

- 1.4.1 สามารถใช้ในการซ่อมรับพระราชทานปริญญาบัตรขนาด 19 X 25 ซม. หน้า 1.5 ซม.
- 1.4.2 สามารถแสดงจำนวนผู้เข้ารับพระราชทานปริญญาบัตรทั้งหมดด้วยตัวเลขเจ็ดส่วน
- 1.4.3 สามารถแสดงจำนวนเฉลี่ยของบัณฑิตต่อเวลาหนึ่งนาทีด้วยตัวเลขเจ็ดส่วน
- 1.4.4 สามารถใช้เสียงหรือไม่ใช้เสียงจำลองกล้องถ่ายรูปได้
- 1.4.5 สามารถสำรองการจ่ายใบปริญญาบัตรได้จำนวน 30 ใบ

## 1.5 ขั้นตอนการทำงาน

โดยงานนี้ประกอบด้วยฮาร์ดแวร์และซอฟต์แวร์ ซึ่งการทำงานในระยะแรกจะเริ่มต้นจากการทำฮาร์ดแวร์ หลังจากนั้นเมื่อสร้างฮาร์ดแวร์ได้ในระดับหนึ่งเพียงพอสำหรับการเขียนโปรแกรมควบคุมได้ก็จะเริ่มเขียนโปรแกรมทดสอบพร้อมกับการทำฮาร์ดแวร์ส่วนอื่นเพิ่มเติม หลังจากนั้นนำโครงไปทดสอบและวิเคราะห์ผลต่อไป

## 1.6 เนื้อหาโดยสังเขป

เนื้อหาในปฏิญานีพนธ์ฉบับนี้แบ่งออกเป็นบทต่างๆ เพื่อสะดวกต่อการศึกษา และทำความเข้าใจในแต่ละบทจะประกอบด้วยเนื้อหาต่อไปนี้

บทที่ 1 กล่าวถึงความเป็นมาและความสำคัญของปฏิญานีพนธ์ ซีดความสามารถของโครงการ และเนื้อหาในบทต่างๆ โดยสังเขป

บทที่ 2 กล่าวถึงทฤษฎีและหลักการ ความเป็นมาของเครื่องซ่อมรับพระราชทานปริญญาบัตร ประโยชน์ของเครื่องซ่อมพระราชทานปริญญาบัตร เกี่ยวกับลักษณะทั่วไปของเครื่องซ่อมพระราชทานปริญญาบัตร การทำงานของไมโครคอนโทรลเลอร์ อุปกรณ์ตรวจจับ และมอเตอร์ไฟฟ้ากระแสตรง

บทที่ 3 กล่าวถึงเนื้อหาที่เกี่ยวข้องกับ แผนผังการทำงานของโครงสร้างผังวงจรต่างๆ ที่ใช้ในโครงการ ตลอดจนการออกแบบ และการสร้างส่วนประกอบต่างๆ เช่น วงจรแสดงผลเจ็ดส่วน วงจรควบคุมการทำงานของโครงร่างของชิ้นงาน พร้อมทั้งการทำงานของส่วนต่างๆ

บทที่ 4 การทดลองและผลการทดลอง กล่าวถึงการทดลองและผลการทดลองการขับเคลื่อนของเครื่องซ่อมรับพระราชทานปริญญาบัตร วงจรการทำงานของมอเตอร์ และการทำงานในส่วนต่างๆ ของเครื่องซ่อมรับพระราชทานปริญญาบัตร

บทที่ 5 เป็นการสรุปผลการจัดทำโครงการ ปัญหาที่เกิดขึ้น และแนวทางในการแก้ไขรวมทั้งแนวทางการพัฒนาโครงการ

ภาคผนวก ก แสดงภาพเครื่องซ่อมรับพระราชทานปริญญาบัตรต้นแบบ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

- ภาคผนวก ข วุจรและแผนางจรพิมพ์
- ภาคผนวก ค รายการอุปกรณั
- ภาคผนวก ง แสดงรายละเอียดและคุณสมบัติของอุปกรณั
- ภาคผนวก จ แสดงผังการงานโปรแกรม
- ภาคผนวก ฉ รหัสต้นฉบับของโปรแกรม
- ภาคผนวก ช คู่มือการใช้งาน



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## บทที่ 2

### ทฤษฎีที่เกี่ยวข้อง

#### 2.1 กล่าวนำ



เนื้อหาของปริณญาณิพนธ์ในบทนี้เป็นทฤษฎีและหลักการที่จะนำมาใช้ประกอบการสร้างโครงงานประกอบด้วย ไมโครคอนโทรลเลอร์ ตัวแสดงผลเจ็ดส่วน อุปกรณ์ตรวจจับ สวิตชิงเพาเวอร์ซัพพลาย และมอเตอร์ไฟฟ้ากระแสตรง

#### 2.2 ไมโครคอนโทรลเลอร์เบสิกแสตมป์ 2SX

เบสิกแสตมป์ (BASIC Stamp) คือแผงวงจรไมโครคอนโทรลเลอร์สำเร็จรูปที่บรรจุตัวแปลงภาษาเบสิกหรือเบสิกอินเตอร์พรีตเตอร์ (BASIC Interpreter) รวมไว้ด้วยกัน สามารถใช้การเขียนโปรแกรมด้วยภาษาเบสิกควบคุมการทำงานได้ ในการพัฒนาระบบด้วยเบสิกแสตมป์ไม่จำเป็นต้องใช้เครื่องโปรแกรม (Programmer) หรือเครื่องเลียนแบบ (Emulator) แต่อย่างใด เพียงต่อสายจากคอมพิวเตอร์เข้ากับเบสิกแสตมป์เท่านั้น ก็สามารถพัฒนาโปรแกรมได้แล้วและเหตุผลที่คำว่าแสตมป์ต่อท้ายก็เพื่อต้องการให้ทราบว่าแผงวงจรไมโครคอนโทรลเลอร์ตัวนี้มีขนาดเล็กเท่ากับแสตมป์หรือตราไปรษณียากรนั่นเอง

การพัฒนาโปรแกรมของเบสิกแสตมป์จะใช้ชุดคำสั่งภาษาเบสิกที่เรียกว่าพีเบสิก (BASIC) ซึ่งมีด้วยกัน 36-39 คำสั่ง ทำให้การเรียนรู้ง่ายและรวดเร็ว แต่ละคำสั่งสามารถนำไปใช้ได้ทันที ไม่ต้องเขียนโปรแกรมย่อยมากมายในขณะที่ความเร็วในการกระทำคำสั่งของเบสิกแสตมป์ โดยเฉพาะเบสิกแสตมป์ 2SX สูงถึง 10,000 คำสั่งภาษาเบสิกต่อวินาที

I-Stamp คือ เบสิกแสตมป์ 2SX สัญชาติไทย สามารถทำงานได้เหมือนกับโมดูลเบสิกแสตมป์ 2SX (BS2SX-IC) แตกต่างกันเพียงต้องจ่ายไฟเลี้ยง +5 V เข้าที่ขา 21 เท่านั้น ในรูปที่ 2.1 แสดงรายละเอียดของหน้าที่และการจัดขาเชื่อมต่อของ I-Stamp ในขณะที่ตารางที่ 2.1 เป็นตารางสรุปชุดคำสั่งของเบสิกแสตมป์ 2SX สำหรับรายละเอียดของคำสั่งทั้งหมดของ I-Stamp หรือเบสิกแสตมป์ 2SX สามารถอ่านได้จากหนังสือ “คุณสมบัติทางฮาร์ดแวร์และชุดคำสั่งของเบสิกแสตมป์” ซึ่งจัดพิมพ์โดยบริษัท อินโนเวตีฟ เอ็กเพอริเมนต์ จำกัด



รูปที่ 2.1 การจัดขาและหน้าตาของ I-Stamp

ตารางที่ 2.1 ชื่อขาและหน้าที่ของไมโครคอนโทรลเลอร์เบสิกแสตมป์

ขาที่	ชื่อขา	หน้าที่
1	TX หรือ SOUT	ส่งข้อมูลออกแบบอนุกรมเชื่อมต่อกับขา RXD (ขา 2) ของพอร์ตอนุกรมคอมพิวเตอร์ผ่านคอนเน็กเตอร์ DB.9
2	RX หรือ SIN	รับข้อมูลเข้าแบบอนุกรมเชื่อมต่อกับขา TXD (ขา 3) ของพอร์ตอนุกรมคอมพิวเตอร์ผ่านคอนเน็กเตอร์ DB.9
3	ATN	ขารีเซตลอจิกสูง เชื่อมต่อกับขา DTR (ขา 4) ของพอร์ตอนุกรมคอมพิวเตอร์ผ่านคอนเน็กเตอร์ DB.9
4	VSS/GND	ขากราวด์เชื่อมต่อกับขา GND (ขา 5) GND ของพอร์ตอนุกรมคอมพิวเตอร์ผ่านคอนเน็กเตอร์ DB.9
5-20	P0.P15	ขาพอร์ตอินพุตเอาต์พุต 16 ขา
21	+5V	ขาไฟเลี้ยง +5V จากภายนอก
22	RES	ขารีเซตลอจิกต่ำ สำหรับรีเซต I.Stamp
23	VSS/GND	ขากราวด์ของ I.Stamp
24	N/A	ขาที่ไม่มีการใช้งาน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### 2.2.1 การทำงานของไมโครคอนโทรลเลอร์ทั่วไปและแนวทางในการพัฒนา

ไมโครคอนโทรลเลอร์จะสามารถทำงานได้เมื่อจ่ายไฟเลี้ยงและต่อวงจรกำเนิดสัญญาณนาฬิกา จากนั้น ไมโครคอนโทรลเลอร์จะติดต่อกับหน่วยความจำโปรแกรมเพื่ออ่านข้อมูลคำสั่งแล้วทำงานตามคำสั่งที่บรรจุอยู่ในหน่วยความจำโปรแกรม นั่นหมายความว่าต้องมีการเขียนข้อมูลลงในหน่วยความจำโปรแกรมก่อนโดยไมโครคอนโทรลเลอร์ แต่ละเบอร์มีรูปแบบของข้อมูลคำสั่งที่แตกต่างกัน ซึ่งอาศัยกระบวนการเขียนโปรแกรม (Programming) ภาษาที่ใช้เขียนโปรแกรมสามารถแบ่งได้ 2 ระดับคือ ภาษาสูง (High Language) และภาษาแอสเซมบลี (Assembly Language) โดยปกติไมโครคอนโทรลเลอร์ต้องการโปรแกรมที่เขียนด้วยภาษาแอสเซมบลี เนื่องจากสามารถทำงานได้รวดเร็วผ่านกระบวนการแปลงข้อมูล คำสั่งเป็นข้อมูลเลขฐานสิบหกหรือที่เรียกว่า ออปโค้ด (Opcode) แต่ข้อเสียของการเขียนโปรแกรมด้วยภาษาแอสเซมบลีคือผู้เขียนจะต้องทำความเข้าใจในชุดคำสั่งของไมโครคอนโทรลเลอร์เบอร์นั้นๆ อย่างท่องแท้เมื่อเปลี่ยนเบอร์ไมโครคอนโทรลเลอร์ก็ต้องเรียนรู้และทำความเข้าใจชุดคำสั่งใหม่ซึ่งอาจทำให้เสียเวลามาก และการเขียนโปรแกรมด้วยภาษาแอสเซมบลีผู้เขียนต้องมีทักษะในการเขียนโปรแกรมสูงพอสมควรและเข้าใจถึงสถาปัตยกรรมของไมโครคอนโทรลเลอร์เป็นอย่างดี

ในขณะที่ยังเขียนโปรแกรมด้วยภาษาสูงเช่น ภาษาซีหรือภาษาเบสิก ต้องผ่านกระบวนการที่เรียกว่า คอมไพล์ (Compile) เพื่อแปลงภาษาระดับสูงเหล่านั้นเป็นภาษาเครื่องหรือออปโค้ดของไมโครคอนโทรลเลอร์เบอร์นั้นๆ เสียก่อนและโปรแกรมที่ใช้ในการคอมไพล์นั้นเรียกว่าคอมไพเลอร์ (Compiler) มักจะมีราคาแพงเมื่อใช้เครื่องมือทางซอฟต์แวร์ตัวนี้ผู้เขียนโปรแกรมอาจไม่จำเป็นต้องศึกษาสถาปัตยกรรมการทำงานและชุดคำสั่งของไมโครคอนโทรลเลอร์เบอร์นั้นๆ อย่างลึกซึ้ง ทั้งนี้เพราะคอมไพเลอร์จะทำหน้าที่ในส่วนนี้แทน ดังนั้นผู้ใช้งานเปลี่ยนเบอร์ไมโครคอนโทรลเลอร์ก็เพียงแค่จัดกาคอมไพเลอร์ที่เหมาะสมมาใช้งานและศึกษาสถาปัตยกรรมของไมโครคอนโทรลเลอร์เบอร์ใหม่อีกเล็กน้อยก็สามารถใช้งานได้ แต่ข้อเสียของการใช้คอมไพเลอร์คือ ราคาแพงมาก

ตัวแปลภาษา ทางออกหนึ่งของการเขียนโปรแกรมไมโครคอนโทรลเลอร์ด้วยภาษาสูงโดยหลีกเลี่ยงการใช้คอมไพเลอร์ที่มีราคาแพงคือ การใช้ตัวแปลภาษาหรืออินเตอร์พรีเตอร์ (Interpreter) โดยตัวแปลภาษานี้ทำหน้าที่แปลภาษาของโปรแกรมที่เขียนขึ้นเพื่อส่งต่อไปยังซีพียู ให้เข้าใจ และสามารถทำงานได้สะดวกขึ้น กล่าวคือ แทนที่เราจะเขียนโปรแกรมด้วยภาษาแอสเซมบลีหรือภาษาเครื่องซึ่งยากและซับซ้อนมาก เปลี่ยนมาใช้โปรแกรมภาษาอื่นที่ง่ายกว่า เช่น เบสิก และในโปรแกรมพัฒนาภาษาเบสิกจะต้องมีตัวแปลภาษาบรรจุรวมอยู่ด้วย ทำให้ผู้ใช้วานเพียงเขียนโปรแกรมภาษาเบสิกตามรูปแบบที่กำหนด จากนั้นตัวแปลภาษาจะทำหน้าที่แปลเป็นข้อมูลที่ซีพียูเข้าใจ เพื่อให้เกิดการทำงานได้ ดังนั้นตัวแปลภาษาจึงมีด้วยกัน 2 ลักษณะคือ เป็นซอฟต์แวร์อย่างเดียว และเป็นซอฟต์แวร์และฮาร์ดแวร์ทำงานร่วมกัน กรณีเป็นซอฟต์แวร์อย่างเดียว ในโปรแกรมพัฒนาจะบรรจุตัวแปลภาษาไว้ด้วย ทำให้ขนาดของโปรแกรมใหญ่และต้องเรียกใช้งานทั้งหมด ส่งผลให้การงานช้าและการควบคุมอุปกรณ์ทางฮาร์ดแวร์ข้อดีคือสามารถทำงานได้โดยลำพัง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

กรณีใช้ฮาร์ดแวร์และซอฟต์แวร์ร่วมกัน ฮาร์ดแวร์ที่ใช้คือ ไมโครคอนโทรลเลอร์ตัวหนึ่งที่บรรจุโปรแกรมแปลภาษาลงในหน่วยความจำโปรแกรมไว้ แล้วหากเป็นตัวแปลภาษาเบสิกจะเรียกว่า เบสิกอินเตอร์พรีตเตอร์ เป็นต้น ซึ่งจำเป็นต้องต่อหน่วยความจำเพิ่มเติม อาจใช้จากภายในไมโครคอนโทรลเลอร์ตัวนั้นเลยก็ได้แต่จะมีความจุน้อยมากซึ่งไม่เป็นที่นิยม หรือใช้หน่วยความจำเพิ่มเติมภายนอกซึ่งสามารถกำหนดให้มีความจุได้ตามต้องการ โดยหน่วยความจำภายนอกที่ใช้มักเป็นหน่วยความจำอีพีรอมที่สามารถลบและเขียนใหม่ได้นับแสนนับล้านครั้ง สำหรับซอฟต์แวร์ที่ทำงานร่วมด้วยนั้นจะทำหน้าที่เป็นพื้นที่เขียนโปรแกรมที่เรียกว่า เท็กซ์เอดิเตอร์ (Text Editor) ซึ่งมีการทำงานคล้ายกับ Notepad หรือ Wordpad ใน Windows และตรวจสอบไวยากรณ์หรือหลักภาษาของโปรแกรม พร้อมกันนั้นยังใช้ดาวน์โหลดหรือส่งข้อมูลจากคอมพิวเตอร์มายังตัวอินเตอร์พรีตเตอร์ เรียกได้ว่า พร้อมสรรพในซอฟต์แวร์ตัวเดียว

ด้วยการใช้ฮาร์ดแวร์ร่วม ในการแปลภาษาทำให้สามารถทำงานได้เร็วขึ้นมาก ทั้งยังใช้ประโยชน์ในการควบคุมอุปกรณ์ทางฮาร์ดแวร์ได้อย่างมีประสิทธิภาพมากกว่า อย่างไรก็ตามตัวแปลภาษาที่เป็นซอฟต์แวร์อย่างเดียว ก็สามารถจะพัฒนาให้ทำงานได้เร็วและดีพอๆ กับการใช้ฮาร์ดแวร์ร่วมด้วย แต่ราคาของโปรแกรมก็จะสูงมากตาม ในทางตรงข้ามตัวแปลภาษาที่ใช้ฮาร์ดแวร์ด้วยผู้ผลิตมักจะแจกตัวที่เป็นซอฟต์แวร์ฟรี แต่ต้องซื้อตัวไมโครคอนโทรลเลอร์จากผู้ผลิตตัวแปลภาษาเท่านั้น ไม่สามารถใช้ไมโครคอนโทรลเลอร์ที่มีขายทั่วไปได้ ทำให้ต้องรับภาระราคาของตัวชิปที่บรรจุโปรแกรมแปลภาษาซึ่งสูงกว่าตัวไมโครคอนโทรลเลอร์ที่ยังไม่มีโปรแกรมมากพอสมควร แต่ผู้ใช้งานไม่ต้องจ่ายค่าโปรแกรมแปลภาษาในราคาที่สูงมากในคราวเดียว ปัจจุบันด้วยความตื่นตัวด้านลิขสิทธิ์ซอฟต์แวร์และเพื่อป้องกันการคัดลอกโปรแกรม ผู้พัฒนาจึงพยายามผลักดันการใช้ตัวแปลภาษาที่ต้องประกอบกันทั้งฮาร์ดแวร์และซอฟต์แวร์ทั้งนี้เพื่อสร้างมูลค่าเพิ่มให้กับตัวซอฟต์แวร์ซึ่งมักจะแจกฟรี


### 2.2.2 เบสิกอินเตอร์พรีตเตอร์

ในกรณีของภาษาเบสิก (BASIC Language) เป็นภาษาที่ผู้เขียนโปรแกรมให้ความสนใจและนิยมเขียนกันมาก เนื่องจากชุดคำสั่งสามารถทำความเข้าใจได้ง่าย ตรงไปตรงมา โครงสร้างของโปรแกรม (Structure) สามารถทำความเข้าใจได้ง่ายไม่ซับซ้อนมาก จึงมีการพัฒนาตัวแปลโปรแกรมสำหรับภาษาเบสิกแล้วบรรจุลงในหน่วยความจำโปรแกรมของตัวไมโครคอนโทรลเลอร์ในบางส่วนเรียกว่า เบสิกอินเตอร์พรีตเตอร์ (BASIC Interpreter) โดยเบสิกอินเตอร์พรีตเตอร์นี้จะแปลงข้อมูลคำสั่งภาษาเบสิกเป็นออปโค้ดให้แก่ซีพียูเพื่อทำงานตามคำสั่ง ด้วยกระบวนการนี้ทำให้การใช้งานไมโครคอนโทรลเลอร์สามารถกระทำได้อย่างได้โปรแกรมภาษาเบสิก ส่งผลให้การใช้งานง่ายขึ้นอย่างมาก แต่ข้อด้อยของวิธีการนี้คือ ความเร็วในการทำงานของไมโครคอนโทรลเลอร์จะลดลง

จุดนี้เองคือ จุดอ่อนของการเขียนโปรแกรมด้วยภาษาเบสิก ดังนั้นผู้ผลิตไมโครคอนโทรลเลอร์จึงพยายามหาวิธีการเพื่อให้ไมโครคอนโทรลเลอร์เมื่อทำงานด้วยภาษาเบสิกแล้วมีความเร็วสูงมากขึ้นทางแก้ไขคือเลือกใช้ไมโครคอนโทรลเลอร์ที่มีความเร็วในการทำงานสูงมากๆ และเลือกใช้ไอซีหน่วยความจำที่ใช้เก็บ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

หน่วยความจำโปรแกรมมีค่าเวลาในการเข้าถึงข้อมูล (Access Time) ต่ำมากในปัจจุบันสามารถพัฒนาไมโครคอนโทรลเลอร์ ให้ใช้ได้กับสัญญาณของนาฬิกาความถี่สูง 50 เมกกะเฮิร์ตซ์ ขึ้นไปได้แล้ว ทำให้ความเร็วในการกระทำคำสั่งภาษาเบสิก สามารถกระทำได้สูงมากถึง 10,000 คำสั่งต่อวินาทีขึ้นไป ผนวกเข้ากับข้อดีของภาษาเบสิกในเรื่องความง่ายและชุดคำสั่งที่ไม่ซับซ้อนทำให้ ณ วันนี้และอนาคตการเขียนโปรแกรมเพื่อควบคุมไมโครคอนโทรลเลอร์ ด้วยภาษาเบสิกจึงได้รับความนิยมมากขึ้น และยังส่งผลให้ผู้ที่สนใจไมโครคอนโทรลเลอร์สามารถก้าวเข้าทำการเรียนรู้ตลอดจนการประยุกต์ใช้งานได้ง่ายขึ้น



รูปที่ 2.2 ผังการทำงานของเบสิกอินเตอร์

ในรูปที่ 2.2 แสดงกระบวนการทำงานอย่างง่ายของไมโครคอนโทรลเลอร์ที่มีการใช้เบสิกอินเตอร์พรีตเตอร์ เริ่มต้นด้วยการเขียนโปรแกรมภาษาเบสิกบนคอมพิวเตอร์ จากนั้นจะมีการตรวจสอบไวยากรณ์หรือตรวจสอบว่า เขียนโปรแกรมถูกต้องตามหลักภาษาเบสิกหรือไม่ โดยตัวซอฟต์แวร์บนคอมพิวเตอร์ซึ่งไม่ใช้การตรวจสอบว่า โปรแกรมที่เขียนทำงานถูกต้องหรือไม่ เพราะเป็นไปได้บ่อยครั้งที่เขียนโปรแกรมถูกต้องตามข้อกำหนดทุกประการแต่ไมโครคอนโทรลเลอร์ทำงานไม่ตรงกับที่ตั้งใจไว้

จากนั้นส่งข้อมูลออกทางพอร์ตอนุกรมมายังไมโครคอนโทรลเลอร์ ซึ่งจะมีส่วนจัดการข้อมูลทำหน้าที่รับข้อมูลและตรวจสอบการเชื่อมต่อกับพอร์ตอนุกรม (ตามสูตร 1) จากนั้นข้อมูลจะถูกถ่ายถอดมายังซีพียู ซึ่งจะจัดการแปลงข้อมูลโปรแกรมนั้น โดยติดต่อกับหน่วยความจำโปรแกรมแปลภาษาเบสิก แล้วเขียนไปในหน่วยความจำที่ใช้เก็บโปรแกรมภาษาเบสิกของผู้ใช้งานผ่านทางพอร์ตของไมโครคอนโทรลเลอร์หลัก (ตามเอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ลูกศร 2) เมื่อต้องการรันโปรแกรมซีพียูจะไปอ่านข้อมูลจากหน่วยความจำเก็บโปรแกรมของผู้ใช้งานประมวลผล (ตามลูกศร 3) ดังนั้นจะเห็นว่าในเบสิกอินเทอร์พรีเตอร์จะมีขั้นตอนการทำงานที่เพิ่มจากไมโครคอนโทรลเลอร์ทั่วไป ตรงที่มีขั้นตอนในการอ่าน เขียนหน่วยความจำภายนอกที่ใช้เก็บโปรแกรมผู้ใช้งาน และจำนวนรอบของการโปรแกรมข้อมูลลงในไมโครคอนโทรลเลอร์แบบนี้จึงขึ้นอยู่กับความสามารถในการโปรแกรมซ้ำของหน่วยความจำเก็บโปรแกรมของผู้ใช้งานที่อยู่ภายนอกและเมื่อครบก็สามารถเปลี่ยนได้

### 2.2.3 ข้อแตกต่างของไมโครคอนโทรลเลอร์เบสิกแอสตมป์กับ MCS51 โดยสังเขป

1. ความเร็วเหนือกว่า MCS-51
2. I-Stamp มี PWM อยู่ในตัว แต่ MCS-51 ไม่มี
3. I-Stamp มี ADC อยู่ในตัว แต่ MCS-51 ไม่มี
4. Stability เหนือกว่า MCS51 มาก
5. การเขียน Software จะใช้ภาษา Basic ซึ่งง่ายกว่า Assembly มาก
6. การเบิร์น Program ผ่านทาง Port USB ง่าย, สะดวกและรวดเร็ว
7. การ Interface กับ Hardrare ง่าย
8. และอีกมากมายที่คุณพบได้ด้วยตัวเองใน Basic Stamp

### 2.2.4 คุณสมบัติของ BS2SX

1. ความสามารถเทียบเท่า BS2SX.IC ใช้เบสิกแอสตมป์ 2SX อินเทอร์พรีเตอร์ลิขสิทธิ์จาก Parallax หน่วยความจำ 16 กิโลไบต์ แบ่งเป็น 8 ส่วน ส่วนละ 2 กิโลไบต์เรียกให้ทำงานต่อเนื่องกันได้ข้อมูลไม่สูญหายแม้ปลัดไฟเลี้ยงเก็บได้นาน 10 ปี สามารถเขียนลบได้ 100,000 รอบ
2. หน่วยความจำแรม 32 ไบต์
3. หน่วยความจำแรมสแครตช์แพด (Scratch pad Ram) 64 ไบต์
4. พอร์ตอินพุตเอาต์พุต 16 ช่อง ทำงานอิสระจากกันหรือจัดเป็นกลุ่มได้ตั้งแต่ 4, 8 และ 16 ขา จ่ายกระแสชอร์ต/ซิงก์ต่อขา 30 มิลลิแอมป์ / 30 มิลลิแอมป์ ชับแอลอีดีและเซอร์ด้วยมอเตอร์เล็กได้
5. จ่ายกระแสชอร์ต/ซิงก์สูงสุดต่อกลุ่ม 8 ขา (P0.7 และ P8.15) 60 มิลลิแอมป์ / 60 มิลลิแอมป์
6. ขนาดเล็ก 1.7 x 1.2 นิ้ว เท่านั้น
7. ติดตั้งลงบนซ็อกเก็ต 24 ขาแบบธรรมดาได้ทันที
8. ความถี่สัญญาณนาฬิกา 50 เมกกะเฮิรตซ์
9. ความเร็วของการประมวลผล 10,000 คำสั่งต่อภาษาเบสิกต่อวินาที
10. ไปเลี้ยง +5 โวลต์ กระแสขณะทำงาน 65 มิลลิแอมป์ และ 200 ไมโครแอมป์ในโหมดสลีป

11. เชื่อมต่อกับคอมพิวเตอร์ผ่านพอร์ตอนุกรม RS.232 สำหรับดาวน์โหลดโปรแกรมและสื่อสารข้อมูล ไม่ต้องใช้เครื่องโปรแกรมในการพัฒนาเพียงเขียนโปรแกรมแล้วดาวน์โหลดลงบนตัวบอร์ดก็ใช้งานได้ทันที

### 2.3 อุปกรณ์ตรวจจับแอลอีดี อินฟราเรด

ในวงจรอิเล็กทรอนิกส์ในส่วนนำสัญญาณเข้าที่ทำหน้าที่เป็นส่วนรับความรู้สึกต่างๆ เรียกว่าตัวตรวจจับ ซึ่งจะทำการเปลี่ยนแปลงความรู้สึกต่างๆ ที่ได้รับเป็นสัญญาณทางไฟฟ้า ซึ่งอาจจะเป็นแรงดันหรือกระแสก็ได้ และส่งให้กับวงจรอิเล็กทรอนิกส์เพื่อตีความหมาย และนำผลดังกล่าวไปใช้งานได้ตามต้องการ

ตัวตรวจจับแบบพื้นฐานที่เราคุ้นเคยกันดีเช่น สวิตช์กลไก สวิตช์แม่เหล็ก โฟโต้ทรานซิสเตอร์ เซลล์รับแสงออปโตคัปเลอร์ ตัวตรวจจับตำแหน่ง ตัวตรวจจับแรงดัน ตัวตรวจจับอุณหภูมิ ตัวตรวจจับเสียง เป็นต้น ตัวตรวจจับต่างๆ เหล่านี้จะทำหน้าที่เปลี่ยนสถานะรูปทางฟิสิกส์ให้เป็นสัญญาณทางไฟฟ้าเพื่อนำมาประยุกต์ใช้งานในด้านวงจรอิเล็กทรอนิกส์ให้สามารถทำงานได้ตามต้องการ ซึ่งในโครงงานนี้ได้นำ แอลอีดีอินฟราเรดใช้เป็นอุปกรณ์ตรวจจับ

แอลอีดี อินฟราเรด ถูกสร้างขึ้นเพื่อกำเนิดแสงในย่านอินฟราเรด เมื่อตัวมันนำกระแสอิเล็กทรอนิกส์เคลื่อนที่ผ่านสารกึ่งตัวนำชนิดพิเศษและเกิดพลังงานจากโฟตรอน การเกิดพลังงานดังกล่าวเป็นไปในทันทีที่มีกระแสไฟฟ้าไหลผ่าน

แอลอีดี อินฟราเรด สามารถกำเนิดแสงอินฟราเรดได้ในช่วงสองความยาวคลื่นดังนี้ คือ อินฟราเรดดี ที่สร้างจากสารแกเลียมอาร์เซไนด์ (Gallium Arsenide: GaAs) จะให้ความยาวคลื่นประมาณ 940 นาโนเมตรและอินฟราเรดดีที่สามารถสร้างจากอีกชนิดหนึ่งซึ่งเรียกว่าแกเลียมอะลูมิเนียมอาร์เซไนด์ (Gallium Aluminum Arsenide: GaAlAs) ซึ่งจะกำเนิดแสงอินฟราเรดที่มีความยาวคลื่นประมาณ 880 นาโนเมตร



รูปที่ 2.3 สัญลักษณ์ของอินฟราเรดแอลอีดี



รูปที่ 2.4 วงจรสมมูลและสัญลักษณ์ของไฟโตทรานซิสเตอร์

## 2.4 สวิตชิงพาวเวอร์ซัพพลาย

ในภาคจ่ายไฟในโครงงานนี้ได้เลือกใช้แหล่งจ่ายสวิตชิงพาวเวอร์ซัพพลาย (Switching Power Supply) เป็นแหล่งจ่ายให้กับวงจร ซึ่งเป็นแหล่งจ่ายที่ตรงคงค่าแรงดันแบบหนึ่ง และสามารถเปลี่ยนแรงดันไฟจากฟูลสโวลต์สูง ให้เป็นแรงดันไฟตรงค่าต่ำเพื่อใช้ในงานอิเล็กทรอนิกส์ได้เช่นเดียวกับแหล่งจ่ายไฟเชิงเส้น (Linear Power Supply) ถึงแม้พาวเวอร์ซัพพลายทั้งสองแบบจะต้องมีการใช้หม้อแปลงในการลดทอนแรงดันสูงให้เป็นแรงดันต่ำ เช่นเดียวกันแต่สวิตชิงพาวเวอร์ซัพพลายจะต้องการใช้หม้อแปลงที่มีขนาดเล็กและมีน้ำหนักน้อยกว่า เมื่อเทียบกับแหล่งจ่ายไฟเชิงเส้น อีกทั้งสวิตชิงพาวเวอร์ซัพพลายยังมีประสิทธิภาพสูงกว่าอีกด้วย

ในปัจจุบันสวิตชิงพาวเวอร์ซัพพลายได้เข้ามามีบทบาทกับชีวิตเราอย่างมาก เครื่องใช้อิเล็กทรอนิกส์ขนาดเล็กซึ่งต้องการแหล่งจ่ายไฟที่มีกำลังสูงแต่มีขนาดเล็ก เช่น เครื่องคอมพิวเตอร์ เครื่องโทรสารและโทรศัพท์ จำเป็นจะต้องใช้สวิตชิงพาวเวอร์ซัพพลาย แนวโน้มการนำสวิตชิงพาวเวอร์ซัพพลายมาใช้ในเครื่องคอมพิวเตอร์หรือใช้กับเครื่องอิเล็กทรอนิกส์ทุกประเภทจึงเป็นไปได้สูง การศึกษาหลักการการทำงานและการออกแบบสวิตชิงพาวเวอร์ซัพพลายจึงเป็นสิ่งจำเป็นที่ไม่อาจหลีกเลี่ยงได้ สำหรับผู้ที่เกี่ยวข้องกับงานอิเล็กทรอนิกส์ทุกประเภท

ในส่วนนี้ได้นำเสนอหลักการการทำงานเบื้องต้นของสวิตชิงพาวเวอร์ซัพพลาย โดยเน้นในส่วนของคนเวอร์เตอร์ และวงจรควบคุม ซึ่งเป็นหัวใจในการทำงานของสวิตชิงพาวเวอร์ซัพพลายพร้อมทั้งยกตัวอย่างและอธิบายการทำงานของวงจรสวิตชิงพาวเวอร์ซัพพลายที่สมบูรณ์ และใช้งานได้จริง

### 2.4.1 สวิตชิงพาวเวอร์ซัพพลายกับแหล่งจ่ายไฟเชิงเส้น

ข้อได้เปรียบของสวิตชิงพาวเวอร์ซัพพลายเมื่อเปรียบเทียบกับแหล่งจ่ายไฟเชิงเส้น คือประสิทธิภาพที่สูง ขนาดเล็ก และน้ำหนักเบากว่าแหล่งจ่ายเชิงเส้น เนื่องจากแหล่งจ่ายไฟเชิงเส้นให้หม้อแปลงความถี่ต่ำจึงมีขนาดใหญ่และน้ำหนักมาก ขณะการใช้งานจะมีแรงดันและกระแสผ่านตัวหม้อแปลงตลอดเวลา กำลังงานสูญเสียที่เกิดจากหม้อแปลงจึงมีค่าสูงการคงค่าแรงดันแหล่งจ่ายไฟเชิงเส้นส่วนมากจะใช้พาวเวอร์ทรานซิสเตอร์ต่ออนุกรมที่อัตราพุด เพื่อจ่ายกระแสและคงค่าแรงดันกำลังงานสูญเสียในรูปความร้อนจะมีค่าสูงและต้องใช้


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

แผ่นระบายความร้อนขนาดใหญ่ซึ่งกินเนื้อที่เมื่อเพาเวอร์ซัพพลายต้องจ่ายกำลังงานสูงๆ จะทำให้มีขนาดใหญ่ และมีน้ำหนักมาก ปกติแหล่งจ่ายไฟเชิงเส้นจะมีประสิทธิภาพประมาณ 30% หรืออาจทำให้ได้สูงถึง 50% ในบางกรณี ซึ่งนับได้ว่าค่อนข้างต่ำเมื่อเปรียบเทียบกับสวิตซิ่งเพาเวอร์ซัพพลายซึ่งมีประสิทธิภาพในช่วง 60-80%

สวิตซิ่งเพาเวอร์ซัพพลายมีช่วงเวลาโคลด์สตาร์ทประมาณ 20 - 50 มิลลิวินาที ในขณะที่แหล่งจ่ายไฟเชิงเส้นจะทำได้เพียงประมาณ 20 มิลลิวินาที ซึ่งมีผลต่อการจัดหาแหล่งจ่ายไฟสำรองเพื่อป้องกันการหยุดทำงานของอุปกรณ์ที่ใช้กับเพาเวอร์ซัพพลายเมื่อเกิดการหยุดจ่ายแรงดันไฟสลับรวมทั้งสวิตซิ่งเพาเวอร์ซัพพลายสามารถทำงานได้ในช่วงแรงดันอินพุตค่อนข้างกว้างจึงยังคงสามารถทำงานได้เมื่อเกิดกรณีแรงดันไปตกอีกด้วย อย่างไรก็ตาม สวิตซิ่งเพาเวอร์ซัพพลายจะมีเสถียรภาพในการทำงานที่ต่ำกว่า และก่อให้เกิดสัญญาณรบกวนได้สูงเมื่อเปรียบเทียบกับแหล่งจ่ายไฟเชิงเส้น รวมทั้งสวิตซิ่งเพาเวอร์ซัพพลายยังคงมีความซับซ้อนของวงจรมากกว่าและมีราคาสูง ที่กำลังงานต่ำๆ แหล่งจ่ายไฟเชิงเส้นจะประหยัดกว่า และให้ผลดีเท่าเทียมกัน ดังนั้นสวิตซิ่งเพาเวอร์ซัพพลายจึงมีการนำมาใช้ในงานที่ต้องการกำลังงานตั้งแต่ 20 วัตต์ขึ้นไปเท่านั้น

## 2.4.2 หลักการทำงานของสวิตซิ่งเพาเวอร์ซัพพลาย

สวิตซิ่งเพาเวอร์ซัพพลาย โดยทั่วไปมีองค์ประกอบพื้นฐานที่คล้ายคลึงกันและไม่ซับซ้อนมากนัก หัวใจสำคัญของสวิตซิ่งเพาเวอร์ซัพพลายจะอยู่ที่คอนเวอร์เตอร์ เนื่องจากทำหน้าที่ทั้งลดทอนแรงดันและคงค่าแรงดันเอาต์พุตด้วย องค์ประกอบต่างๆ ทำงานตามลำดับดังนี้



รูปที่ 2.5 องค์ประกอบพื้นฐานของสวิตซิ่งเพาเวอร์ซัพพลาย

แรงดันไฟสลับค่าสูงจะผ่านเข้ามาทางวงจร RFI ฟิลเตอร์ เพื่อกรองสัญญาณรบกวนและแปลงเป็นไฟตรงค่าสูงด้วยวงจรเรกติไฟเออร์ เพาเวอร์ทรานซิสเตอร์จะทำงานเป็นเพาเวอร์คอนเวอร์เตอร์โดยการตัดต่อแรงดันเป็นช่วงๆ ที่ความถี่ประมาณ 20 - 200 กิโลเฮิรตซ์ จากนั้นจะผ่านไปยังหม้อแปลงสวิตซิ่งเพื่อ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

แรงดันลง เอาต์พุตของหม้อแปลงจะต่อกับวงจรเรียงกระแส และกรองแรงดันให้เรียบร้อย การคงค่าแรงดัน จะทำได้โดยการป้อนกลับค่อแรงดันที่เอาต์พุตกลับมายังวงจรควบคุม เพื่อควบคุมให้เพาเวอร์ทรานซิสเตอร์นำ กระแสมากขึ้นหรือน้อยลงตามการเปลี่ยนแปลงของแรงดันที่เอาต์พุตซึ่งมีผลทำให้แรงดันเอาต์พุตคงที่ไป

### 2.4.3 คอนเวอร์เตอร์

คอนเวอร์เตอร์นับว่าเป็นส่วนสำคัญที่สุดในสวิตซิงเพาเวอร์ซัพพลาย มีหน้าที่ลดทอนแรงดันไฟตรง ค่าสูงลงมาเป็นแรงดันไฟตรงค่าต่ำ และสามารถคงค่าแรงดันได้คอนเวอร์เตอร์มีหลายแบบขึ้นอยู่กับลักษณะ การจัดวงจรภายใน โดยคอนเวอร์เตอร์แต่ละแบบจะมีข้อดีข้อเสียที่แตกต่างกันออกไป การเลือกใช้คอนเวอร์ เตอร์เตอร์แบบใดสำหรับสวิตซิงเพาเวอร์ซัพพลายนั้นมีข้อควรพิจารณาจากลักษณะพื้นฐานของคอนเวอร์เตอร์ แต่ละแบบดังนี้

1. ลักษณะการแยกกันทางไฟฟ้าระหว่างอินพุตกับเอาต์พุตของคอนเวอร์เตอร์
2. ค่าแรงดันอินพุตที่จะนำมาใช้กับคอนเวอร์เตอร์
3. ค่ากระแสสูงสุดที่ไหลผ่านเพาเวอร์ทรานซิสเตอร์ในคอนเวอร์เตอร์ขณะทำงาน
4. ค่าแรงดันสูงสุดที่ตกคร่อมเพาเวอร์ทรานซิสเตอร์ในคอนเวอร์เตอร์ขณะทำงาน
5. การรักษาระดับแรงดันในกรณีนี้ที่คอนเวอร์เตอร์มีเอาต์พุตหลายค่าแรงดัน
6. การกำเนิดสัญญาณรบกวน RFI / EMI ของคอนเวอร์เตอร์

จากข้อพิจารณาดังกล่าว จะทำให้ผู้ออกแบบทราบขีดจำกัดของคอนเวอร์เตอร์และตัดสินใจเลือกใช้ คอนเวอร์เตอร์แบบใดก็ได้ ปัจจุบันได้มีการพัฒนาคอนเวอร์เตอร์ในรูปแบบต่างๆ ขึ้นมามากมายในที่นี้จะ กล่าวถึงเฉพาะคอนเวอร์เตอร์ที่นิยมใช้ในงานอุตสาหกรรมของสวิตซิงเพาเวอร์ซัพพลายคือ


1. ฟลายแบคคอนเวอร์เตอร์ (Flyback Converter)
2. ฟอว์เวิร์ดคอนเวอร์เตอร์ (Forward Converter)
3. พูช-พูลคอนเวอร์เตอร์ (Push - Pull Converter)
4. ฮาล์ฟบริดจ์คอนเวอร์เตอร์ (Half - Bridge Converter)
5. ฟูลบริดจ์คอนเวอร์เตอร์ (Full - Bridge Converter)

คอนเวอร์เตอร์ทั้ง 5 แบบนี้ มีลักษณะการทำงานที่ไม่แตกต่างกันจนเกินไปนัก และค่อนข้างง่ายต่อ การทำความเข้าใจและศึกษาคอนเวอร์เตอร์เหล่านี้ยังสามารถแบ่งย่อยได้อีกหลายประเภท โดยการเพิ่มเทคนิค บางประการให้กับคอนเวอร์เตอร์


## 2.5 มอเตอร์ไฟฟ้า

มอเตอร์ไฟฟ้ามีบทบาทสำคัญต่อชีวิตประจำวันทั้งภายในบ้าน ที่ทำงาน สถานที่สาธารณะต่างๆ รวมทั้งในโรงงานอุตสาหกรรมทั่วไป ความหมายของมอเตอร์ไฟฟ้านั้นคือ เครื่องกลไฟฟ้าชนิดหนึ่งที่ทำหน้าที่

เปลี่ยนพลังงานไฟฟ้าเป็นพลังงานกล มอเตอร์ไฟฟ้าเปรียบเสมือนต้นกำลังในงานอุตสาหกรรมทั่วไป โดยลักษณะการทำงานเป็นแบบเชิงมุมหรือในลักษณะของการหมุน ซึ่งหลักการหมุนในมอเตอร์นั้นเกิดจากการดูดและผลักกันของขั้วแม่เหล็ก แสดงดังรูปที่ 2.6




รูปที่ 2.6 คุณสมบัติของแม่เหล็กไฟฟ้า



รูปที่ 2.7 ส่วนประกอบ Stator และ Rotor

จากหลักการดังกล่าว จึงทำให้มอเตอร์มีส่วนประกอบที่สำคัญอยู่ 2 ส่วน คือ ส่วนที่อยู่กับที่ (Stator) และส่วนที่เคลื่อนที่ (Rotor) โดยขั้วแม่เหล็กอาจใช้เป็นแม่เหล็กถาวรหรือแม่เหล็กไฟฟ้าก็ได้แสดงในรูปที่ 2.7

จากโครงสร้างและการทำงานของมอเตอร์ทำให้มอเตอร์มีอยู่หลายแบบหลายชนิดด้วยกันโดยในที่นี้จะแบ่งมอเตอร์ออกเป็น 3 ประเภท แสดงดังรูปที่ 2.8



รูปที่ 2.8 การแบ่งประเภทของมอเตอร์ไฟฟ้า

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับ... (The text is partially obscured and blurry, but appears to be a disclaimer or copyright notice.)


### 2.5.1 มอเตอร์ไฟฟ้ากระแสตรง (Direct Current Motor)

มีโครงสร้างและส่วนประกอบที่สำคัญ 2 ส่วน คือ ส่วนที่อยู่กับที่และส่วนที่เคลื่อนที่ ซึ่งส่วนนี้เรียกว่า อาร์เมเจอร์ (A มิลลิแอมป์ Ture)

ขดลวดที่บรรจุลงในช่องสลิตของแกนเหล็กอาร์เมเจอร์ ด้านปลายของขดลวดจะถูกไปต่อเข้ากับคอมมิวเตเตอร์ ซึ่งเป็นส่วนที่รับกระแสไฟฟ้าจากภายนอกโดยผ่านแปรงถ่าน (Brushes) เข้ามาเพื่อสร้างสนามแม่เหล็ก

การต่อขดลวดของอาร์เมเจอร์กับขดลวดสเตเตอร์ (Field) เข้ากับแหล่งจ่ายไปกระแสตรงภายนอกนั้นสามารถทำได้ 3 แบบ คือ

#### 1. มอเตอร์ไฟฟ้ากระแสตรงแบบอนุกรม




รูปที่ 2.9 มอเตอร์แบบขดลวดอาร์เมเจอร์แบบอนุกรม

มอเตอร์แบบนี้ขดลวดอาร์เมเจอร์จะต่อแบบอนุกรมกับขดลวดที่สเตเตอร์ (Field) ข้อดีของมอเตอร์แบบนี้ คือ ให้แรงบิดขณะที่เริ่มเดินสูงและมีความเร็วรอบต่ำ เมื่อโหลดมากๆ และความเร็วสูง เมื่อโหลดน้อยๆ ซึ่งอาจทำให้มอเตอร์ได้รับอันตรายได้ จึงควรต่อโดยตรงกับโหลด (Coupling)

#### 2. มอเตอร์ไฟฟ้ากระแสตรงแบบขนาน


มอเตอร์แบบนี้ขดลวดอาร์เมเจอร์จะต่อขนานกับขดลวดที่สเตเตอร์ โดยให้ความเร็วที่ค่อนข้างคงที่และเริ่มบิดขณะเริ่มเดินไม่สูง เมื่อเปรียบเทียบกับมอเตอร์แบบ



รูปที่ 2.10 มอเตอร์แบบขดลวดอาร์เมเจอร์ต่อแบบขนาน


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### 3. มอเตอร์ไฟฟ้ากระแสตรงแบบผสม



รูปที่ 2.11 มอเตอร์แบบขดลวดอาร์เมเจอร์ต่อแบบผสม

มอเตอร์แบบนี้จะมีขดลวดที่สเตเตอร์ 2 ชุด และต่อเป็นแบบผสมร่วมกับขดลวดที่อาร์เมเจอร์ หรือกล่าวอีกอย่างหนึ่งว่า การนำมอเตอร์แบบอนุกรมและขนานมารวมไว้ในตัวเดียวกัน จึงทำให้คุณสมบัติของมอเตอร์แบบนี้อยู่ระหว่างมอเตอร์ทั้ง 2 แบบ



รูปที่ 2.12 ความสัมพันธ์ระหว่างความเร็วกับแรงบิด

ในรูปที่ 2.12 เป็นการแสดงความสัมพันธ์ระหว่างความเร็ว (Speed) และแรงบิด (Torque) ของมอเตอร์ทั้ง 3 แบบเปรียบเทียบกัน

#### 2.5.2 คุณลักษณะประจำของมอเตอร์ไฟฟ้ากระแสตรง (Motor Characteristics)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

คุณลักษณะประจำของมอเตอร์ คือ เส้นกราฟที่แสดงความสัมพันธ์ระหว่างปริมาณต่างๆ ที่มอเตอร์ได้ส่งออกมาและได้รับเข้าไป ซึ่งมีทั้งปริมาณไฟฟ้าและปริมาณทางกล ความสัมพันธ์ต่างๆ ที่พิจารณา มีดังต่อไปนี้

**2.5.2.1 แรงบิดและกระแสอาร์เมเจอร์**

คือการแสดงความสัมพันธ์ระหว่างแรงบิดกับกระแสตัวเอง (T/Ia)

**2.5.2.2 ความเร็วและกระแสอาร์เมเจอร์**

คือความสัมพันธ์ระหว่างความเร็วที่ไหลในอาร์เมเจอร์นั้นคือ คุณลักษณะของ (S/Ia)

**2.5.2.3 ความเร็วและแรงบิด**

คือการแสดงความสัมพันธ์โดยใช้เส้นกราฟระหว่างความเร็วกับแรงบิด S/T คุณลักษณะเช่นนี้เรียกว่า คุณลักษณะทางกล


เมื่อ S คือ ความเร็ว

La คือ กระแสที่ไหลในอาร์เมเจอร์

T คือ แรงบิด

คุณลักษณะประจำของมอเตอร์แบบชาน (Characteristics of Shunt Motor) คุณลักษณะที่พิจารณามีดังนี้

1. คุณลักษณะระหว่างแรงบิด T กับกระแสอาร์เมเจอร์ Ia ในการพิจารณาคุณลักษณะเช่นนี้ จะกำหนดให้เห็นว่าความเร็วเชิงมุม เส้นแรงแม่เหล็กความเร็วเชิงมุม ที่เกิดจากสนามกระตุ้นมีค่าคงที่ตลอดไป แม้ว่าเมื่อมอเตอร์ได้รับภาระหนักจะทำให้ความเร็วเชิงมุมลดลงไปก็ตาม นั่นคือให้ความเร็วเชิงมุมเป็นค่าคงที่ทุกๆ ภาระที่มอเตอร์ได้รับ




รูปที่ 2.13 ความสัมพันธ์ระหว่างแรงบิดกับกระแสของมอเตอร์ชาน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นิยมนำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เมื่อพล็อตกราฟระหว่าง  $T$  กับ  $I_a$  จึงได้กราฟเป็นเส้นตรงโดยเริ่มต้นจากค่าศูนย์ด้วยกันทั้งคู่ ดังรูปที่ 2.13 เส้นกราฟที่ได้นี้เป็นเส้นตรงผ่านจุดเริ่มต้น แรงบิด ที่พล็อตนี้เป็นแรงบิดที่เกิดขึ้นที่อาร์เมเจอร์ ดังนั้นแรงบิดที่เกิดขึ้นที่แกนของมอเตอร์เมื่อส่งออกมาภายนอกนั้น จึงต้องมีค่าน้อยกว่าแรงบิดที่เกิดขึ้น ณ ที่กระแสเดียวกันเส้นกราฟของแรงบิดจึงมีความชันเท่ากับเส้นกราฟของจากรูปพบว่า เราไม่อาจใช้มอเตอร์ชานสตาร์ทในขณะที่มีโหลดหนักๆ ได้ เพราะการทำเช่นนั้นย่อมทำให้มอเตอร์ต้องดึงกระแสเป็นจำนวนมากเข้าไปให้ด้วย นั่นคือ มอเตอร์ชานจะไม่ใช้ในการสตาร์ทโหลดที่หนักๆ

2. คุณลักษณะระหว่างความเร็วกับกระแสอาร์เมเจอร์ในการพิจารณากรณีนี้ยังคงให้ความเร็วเชิงมุมคงที่ตลอดไป นั่นคือจะได้ค่าความเร็วเป็นสัดส่วน โดยตรงกับแรงเคลื่อนไฟสวน  $E_b$  ในทางปฏิบัติแล้วมักให้ความเร็วที่ใช้งานกับโหลดมีค่าคงที่ นั่นคือ  $E_b$  ต้องคงที่ด้วย แต่ถ้าจะกล่าวตามความเป็นจริงแล้ว ทั้ง  $E_b$  และความเร็วเชิงมุมลดไปเมื่อโหลดเพิ่มขึ้น



รูปที่ 2.14 ความสัมพันธ์ระหว่างความเร็วกับแรงบิดของมอเตอร์ชาน


แต่การลดลงของ  $E_b$  นี้ลดลงไปมากกว่าการลดลงของ ความเร็วเชิงมุมฉะนั้น เมื่อรวมผลทั้งหมดที่เกิดขึ้นแล้ว ความเร็วย่อมลดลงไป ดังแสดงในรูป 2.14 ด้วยเส้นปะ เมื่อมอเตอร์ได้รับโหลดแต่ในทางปฏิบัติแล้ว มักใช้มอเตอร์ชานเมื่อต้องการควบคุมความเร็วคงที่

3. คุณลักษณะประจำของเครื่องระหว่างความเร็ว  $S$  และแรงบิด  $T$  นี้ก็อาศัยจากหลักการในข้อ (1) และ (2) ข้างบนนั่นเอง ดังนั้น จึงได้ความสัมพันธ์ระหว่าง  $S$  กับ  $T$  ดังรูปที่ 2.15


คุณลักษณะประจำตัวของมอเตอร์ชนิดอนุกรม (Characteristics of Series Motor) คุณลักษณะที่พิจารณามีดังนี้

คุณลักษณะประจำตัวของมอเตอร์ในเรื่องของแรงบิด กับกระแสในอาร์เมเจอร์และความเร็ว ของมอเตอร์ชนิดนี้เช่นกัน โดยแบ่งการพิจารณาความสัมพันธ์แต่ละอย่างได้ดังนี้

คุณลักษณะประจำระหว่างแรงบิด  $T$  กับกระแสอาร์เมเจอร์  $I_a$  สามารถพิจารณาได้จากสมการที่ แสดงความสัมพันธ์ระหว่างแรงบิด  $t$  กับกระแส  $I_a$  จากสมการที่ได้พิสูจน์มาแล้ว คือ



รูปที่ 2.15 ความสัมพันธ์ระหว่างความเร็วกับแรงบิด




รูปที่ 2.16 ความสัมพันธ์ระหว่างความเร็วกับแรงบิดของมอเตอร์อนุกรม

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

นั่นคือ T/Ia Curve จะเป็นพาราโบลา ดังรูปที่ 2.16 ฉะนั้นขณะที่โหลดน้อย Ia ก็จะไม่ค่อยและ เมื่อโหลดมากขึ้นจะได้แรงบิดเพิ่มขึ้นเป็นอัตราส่วนกับกระแสอาร์เมเจอร์กำลังสองจึงสรุปได้ว่ามอเตอร์แบบอนุกรมนี้เหมาะสำหรับที่จะจุดโหลดเริ่มแรกที่มีโหลดหนักๆ ได้จึงเหมาะที่จะใช้กับโหลดหนักในขณะเริ่มแรก เช่น บันจัน รถไฟฟ้า และอื่นๆ


คุณลักษณะประจำระหว่างความเร็วกับกระแสอาร์เมเจอร์ของมอเตอร์อนุกรมพบว่าความเร็ว S เป็นสัดส่วนโดยตรงกับแรงเคลื่อนส่วน Eb แต่ว่า Eb มีการเปลี่ยนแปลงน้อยมาก และพบว่า ความเร็ว S แปรผกผันกับเส้นแรงแม่เหล็กความเร็วเชิงมุม แต่เส้นแรงแม่เหล็กความเร็วเชิงมุมนี้แปรผันโดยตรงกับกระแสที่ไหลผ่านอาร์เมเจอร์ นั่นคือ ความเร็วแปรผกผันกับกระแสอาร์เมเจอร์ เมื่อมีการเปลี่ยนแปลงของโหลดจึงทำให้ความเร็ว มีการแปรผกผันกับความเร็วเชิงมุมมากกว่ามาก นั่นคือ S แปรผกผันกับ Ia โดยตรงนั่นเอง ดังรูปที่ 2.17 เมื่อมีโหลดมากๆ จะทำให้มอเตอร์ต้องใช้กระแส Ia มากๆ ด้วย ดังนั้นความเร็วของมอเตอร์แบบนี้จะลดลงอย่างรวดเร็ว ความเร็วเชิงมุม ซึ่งโหลดทำให้ลด Eb ลงไปด้วยและนั่นก็คือกระแสอาร์เมเจอร์ไหลเข้าไปในมอเตอร์มากขึ้นความเร็วเชิงมุม แต่ในกรณีที่มีมอเตอร์มีโหลดน้อยความเร็วเชิงมุม ก็จะน้อยลงไปด้วยจำนวนมากดังนั้นความเร็ว S ก็จะสูงขึ้น จนอาจเป็นอันตรายต่อมอเตอร์ได้



รูปที่ 2.17 ความสัมพันธ์ระหว่างความเร็ว S กับกระแสอาร์เมเจอร์ Ia

คุณลักษณะทางกลของเครื่อง (Mechanical Characteristics) หรือความสัมพันธ์ระหว่างความเร็ว S กับแรงบิด T ที่เกิดขึ้น ความสัมพันธ์ในกรณีนี้ อาศัยหลักเกณฑ์จากข้อความเร็วเชิงมุม (1) และความเร็วเชิงมุม (2) ที่กล่าวมาแล้วข้างต้น ดังนั้นจึงนับได้ว่าเมื่อความเร็วสูงมอเตอร์ก็ให้แรงบิดต่ำ และในทำนองกลับกัน เมื่อความเร็วต่ำก็ให้แรงบิดสูง ดังแสดงความสัมพันธ์ระหว่างความเร็วกับแรงบิด T กับความเร็ว S ไว้ในรูปที่ 2.18

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.18 ความสัมพันธ์ระหว่างความเร็ว  $S$  กับแรงบิด  $T$  ของมอเตอร์อนุกรม

คุณลักษณะประจำของมอเตอร์แบบผสม (Characteristics of Compound Motor) คุณลักษณะที่พิจารณามีดังนี้

ลักษณะประจำตัวของมอเตอร์แบบนี้ก็คือ การนำเอาคุณลักษณะประจำตัวของมอเตอร์ทั้ง 2 แบบมาผสมกัน ทั้งนี้เพื่อให้เหมาะสมกับการใช้งาน มอเตอร์แบบผสมนี้แบ่งเป็น 2 แบบ

มอเตอร์ผสมชนิดสะสมหรือเสริมสนามแม่เหล็กให้มากขึ้น (Cumulative Compound Motor) มอเตอร์แบบนี้ จะต่อสนามอนุกรม (Series Field) เพิ่มเข้าไป นั่นคือ ขณะที่มอเตอร์ได้รับโหลดสนามอนุกรมก็เพิ่มสนามแม่เหล็กขึ้น จึงทำให้เกิดแรงบิดมากขึ้นกว่าเมื่อเป็นมอเตอร์แบบขนานและอาจกล่าวไปในทางอื่นก็ได้ ในการนำมอเตอร์ชนิดนี้ไปใช้งานนั้น มักนำไปใช้ในการขับโหลดที่หนักๆ เช่น เครื่องโม่หิน เครื่องตัดเหล็ก (Sgear) หรือเครื่องอัดยา (Punch) เป็นต้น

มอเตอร์ชนิดผสมชนิดที่มีสนามแตกต่าง (Differential Compound) หรือชนิดที่สนามอนุกรมหักล้างกับสนามขนาน มอเตอร์ชนิดนี้มีสนามอนุกรมสวนทางกับสนามขนาน ดังนั้นจึงทำให้สนามแม่เหล็กลดไป ขณะที่มอเตอร์ได้รับโหลดมากขึ้น ฉะนั้นจึงทำให้มอเตอร์มีความคงที่ชั่วขณะหนึ่ง หรือความเร็วเพิ่มขึ้นเมื่อโหลดเพิ่มขึ้น เมื่อมอเตอร์ได้รับโหลดมากขึ้น แทนที่จะมีความเร็วลดลงไปกลับกลายเป็นว่ามีความเร็วเพิ่มขึ้นมากเท่าเดิมตามที่โหลดเพิ่มขึ้น ดังนั้นมอเตอร์ชนิดนี้จึงต้องการนำไปใช้กับโหลดที่ต้องการให้มีความเร็วคงที่มากๆ แต่มอเตอร์ชนิดนี้มีข้อเสียตรงที่ว่า เมื่อได้รับโหลดมากเกินไป ย่อมทำให้สนามแม่เหล็กอ่อนลงไปมาก นั่นคือความเร็วของมอเตอร์ ก็จะมีแนวโน้มเพิ่มสูงขึ้นอย่างไม่เสถียรภาพและทำให้มอเตอร์วิ่งเกินเลยไปซึ่งจะทำความเสียหายกับมอเตอร์ ในการทำให้มอเตอร์เริ่มหมุน ต้องทำการลัดวงจรสนามอนุกรมทั้งนี้เพราะขณะเริ่มงาน มอเตอร์กินกระแสไฟมาก ดังนั้นสนามแม่เหล็กที่เกิดจากสนามอนุกรมอาจมีค่ามากกว่าค่าสนามแม่เหล็กที่เกิดจากสนามขนาน ซึ่งจะทำให้มอเตอร์หมุนผิดทิศทางได้

## บทที่ 3

### การออกแบบการสร้างและการทำงาน


#### 3.1 กล่าวนำ

ในบทนี้จะกล่าวถึงการออกแบบ การสร้างและการทำงานของเครื่องซ้อมรับพระราชทานปริญญาบัตร โดยการออกแบบนั้นจะเริ่มตั้งแต่ การออกแบบโครงสร้างภายนอกของเครื่องซ้อมรับพระราชทานปริญญาบัตร การออกแบบวงจร การออกแบบโปรแกรม การออกแบบการทำงานของเครื่องซ้อมรับพระราชทานปริญญาบัตร ในหัวข้อการสร้างนั้นจะกล่าวถึงการสร้างโครงสร้าง การสร้างวงจร การสร้างเครื่องซ้อมรับพระราชทานปริญญาบัตรและการประกอบเครื่องซ้อมรับพระราชทานปริญญาบัตรใช้งานและในหัวข้อของการทำงานจะกล่าวถึงการทำงานของวงจรการทำงานสวิทช์ วงจรตรวจสอบสถานะด้วยแสงอินฟราเรด การทำงานของวงจรควบคุมมอเตอร์ วงจรนับ วงจรบันทึกเสียงการทำงานของมอเตอร์ การทำงานของตัวเครื่องซ้อมรับพระราชทานปริญญาบัตรโดยรวมซึ่งจะกล่าวเป็นหัวข้อไว้ดังนี้

#### 3.2 การออกแบบ

##### 3.2.1 การออกแบบโครงสร้างภายนอก

ในการออกแบบโครงสร้างภายนอกนั้นแบ่งออกเป็นสองส่วนคือ ชุดจ่ายปริญญาบัตรและชุดสำรองจ่าย ซึ่งทางภายในประกอบด้วยประกอบด้วย โครงสร้างที่ทำจากอลูมิเนียม มอเตอร์เกียร์ ภาคจ่ายไฟฟ้า ส่วนแสดงผลด้วยตัวเลขเจ็ดส่วน วงจรควบคุมรวม วงจรบันทึกเสียงกล้องถ่ายรูป วงจรนับ ซึ่งการออกแบบภายนอกได้ใช้แผ่นพลาสติกเป็นฝาครอบปิดโครงสร้างภายในตั้งรูปที่ออกแบบคือรูปที่ 3.1




รูปที่ 3.1 แบบและโครงสร้างของเครื่องซ้อมรับพระราชทานปริญญาบัตร

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### 3.2.1.1 การออกแบบโครงสร้างชุดจ่ายปริญาบัตร

ในการออกแบบทางด้านโครงสร้างของชุดจ่ายปริญาบัตร มีการออกแบบกล่องบรรจุปริญาบัตร ชุดขับเคลื่อนด้วยมอเตอร์ไฟฟ้ากระแสตรงจะสามารถรับน้ำหนักและทำความเร็วการจ่ายปริญาบัตรได้ตามต้องการ


จากการออกแบบโครงสร้างชุดจ่ายปริญาบัตรมีความสูง 270 มิลลิเมตร ความกว้าง 430 มิลลิเมตร และความลึก 460 มิลลิเมตร ดังรูปที่ 3.2




รูปที่ 3.2 โครงสร้างชุดจ่ายปริญาบัตร

### 3.2.1.2 การออกแบบโครงสร้างชุดจ่ายปริญาบัตร

ชุดหลักปริญาบัตรประกอบไปด้วยล้อวางผลักริญาบัตรออกจำนวน 36 ล้อซึ่งติดอยู่กับเพลลาขับ 4 ชุดโดยใช้สายพานเชื่อมต่อกับมอเตอร์เพลลาที่มีด้านบนและล่างทำหน้าที่บีบจับใบปริญาบัตรไว้ภายในโครงสร้างมีหลักยึดและสปริงเป็นตัวควบคุมการบีบจับใบปริญาบัตรทำหน้าที่ผลักริญาบัตรออกจากเครื่อง โครงสร้างทำจากอลูมิเนียมมีน้ำหนักเบาและแข็งแรงโดยมีความสูง 94 มิลลิเมตร ความกว้าง 180 มิลลิเมตร ความยาว 380 มิลลิเมตร




รูปที่ 3.3 ด้านบนโครงสร้างส่วนประกอบชุดจ่ายปริญาบัตร



รูปที่ 3.4 ด้านข้างโครงสร้างส่วนประกอบชุดจ่ายปริญาบัตร

**3.2.1.3 การออกแบบโครงสร้างกล่องบรรจุปริญาบัตร**

ชุดกล่องบรรจุปริญาบัตรหลักประกอบด้วยล้อที่ทำหน้าที่ผลึกปริญาบัตรต่ออยู่กับมอเตอร์กระแสตรงซึ่งเป็นตัวขับเคลื่อนไปยังชุดผลึกปริญาบัตรออกและมีล้ออิสระทำหน้าที่ทำให้ปริญาบัตรเคลื่อนตัวได้สะดวกมากขึ้นทำหน้าที่ส่งปริญาบัตรในด้านยาวไปให้ชุดผลึกปริญาบัตรออก โครงสร้างทำจากอลูมิเนียม มีน้ำหนักเบาและแข็งแรง ส่วนสูง 270 มิลลิเมตร ความกว้าง 260 มิลลิเมตร ความยาว 250 มิลลิเมตร




รูปที่ 3.5 ด้านข้างโครงสร้างส่วนประกอบของกล่องบรรจุอุปกรณ์

รูปที่ 3.6 ด้านบนโครงสร้างส่วนประกอบของกล่องบรรจุอุปกรณ์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


### 3.2.1.4 การออกแบบโครงสร้างชุดจ่ายปริญาบัตรหลัก

ชุดกล่องบรรจุถูกออกแบบให้ประกอบด้วย ชุดจ่ายปริญาบัตร กล่องบรรจุปริญาบัตร เชื่อมต่อกับท่อฉลากอลูมิเนียมซึ่งมีน้ำหนักเบาทำหน้าที่สำรองจ่ายและผลักปริญาบัตรออก ส่วนสูง 280 มิลลิเมตร ความกว้าง 430 มิลลิเมตร ความยาว 460 มิลลิเมตร



รูปที่ 3.7 ด้านบนของโครงสร้างส่วนประกอบกล่องบรรจุปริญาบัตรและชุดผลักปริญาบัตร

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3.8 ด้านข้างของโครงสร้างส่วนประกอบกล่องบรรจุปริญาบัตรและชุดผลักริญาบัตร

### 3.2.1.5 การออกแบบโครงสร้างชุดสำรองจ่าย


ในการออกแบบทางด้านโครงสร้างกลไกของชุดสำรองจ่ายปริญาบัตรต้องออกแบบทำให้ใบปริญาบัตรจ่ายเข้ากับกล่องจ่ายหลักได้ตรงตามต้องการ

การออกแบบทางด้านโครงสร้างกลไกของชุดสำรองจ่ายปริญาบัตรสามารถแยกออกเป็นส่วนต่าง ๆ ดังรูปต่อไปนี้

การออกแบบโครงสร้างประกอบด้วยล้อผลักริญาบัตร 8 ล้อ อยู่บนเพลา 2 เพลา เชื่อมต่อด้วยโซ่ไปยังมอเตอร์กระแสตรง ทำหน้าที่ผลักริญาบัตรออกไปยังกล่องบรรจุปริญาบัตรหลัก โครงสร้างทำจากอลูมิเนียมซึ่งมีน้ำหนักเบาและแข็งแรง ส่วนสูง 680 มิลลิเมตร ความกว้าง 260 มิลลิเมตร ความยาว 310 มิลลิเมตร




รูปที่ 3.9 โครงสร้างชุดสำรองจ่ายปริญญาบัตร



รูปที่ 3.10 ด้านบนโครงสร้างและส่วนประกอบชุดสำรองจ่ายปริญญาบัตร

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3.11 ด้านข้างโครงสร้างและส่วนประกอบชุดสำรองจ่ายปริญญาบัตร

### 3.2.2 การออกแบบวงจร


การออกแบบวงจรภายในของเครื่องซ้อมรับพระราชทานปริญญาบัตรนั้นใช้หลักการของวงจรทางด้านสัญญาณแอนะล็อกและวงจรสัญญาณทางด้านดิจิทัลโดยคำนึงถึงอัตราลดทอน กระแสไฟฟ้าที่ใช้ในวงจร ความร้อนที่เกิดขึ้นในขณะทำงานซึ่งภายในเครื่องซ้อมรับพระราชทานปริญญาบัตร ประกอบด้วยวงจรควบคุม วงจรนับ วงจรบันทึกเสียง ซึ่งจะได้กล่าวในหัวข้อต่อไป

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.2.2.1 วงจรควบคุม

วงจรควบคุมโดยใช้ไมโครคอนโทรลเลอร์เบสิกสเตมป์ 2SX เป็นตัวควบคุมหลักในการประมวลผลค่าข้อมูล โดยมีวงจรรวม (IC) ไมโครคอนโทรลเลอร์เพื่อทำการประมวลผลและภายในวงจรรวมประกอบด้วยวงจรต่างๆ คือ วงจรขับมอเตอร์ วงจรรับสัญญาณจากสวิทช์แอลอีดี อินฟราเรดเซนเซอร์ ซึ่งในการออกแบบได้นำมารวมเป็นวงจรเดียวกันดังรูปที่ 3.12

วงจรควบคุมประกอบด้วย วงจรไมโครคอนโทรลเลอร์ เบสิกสเตมป์ ทำหน้าที่ประมวลผลข้อมูล และเชื่อมต่อกับคอมพิวเตอร์ ด้วยแจ็ค DB9 ภาคจ่ายไฟ 5 โวลต์ ด้วย IC Regulator 7805 แจ็คเชื่อมต่อออกไปยังวงจรรันับ แจ็คเชื่อมต่อออกไปยังวงจรถาเนิดเสียงจำลองถ่ายรูป วงจรตรวจสอบด้วยแสงอินฟราเรด จำนวน 2 ชุด และวงจรขับมอเตอร์ ในวงจรมีใช้ไอซีขับมอเตอร์สำเร็จรูป เบอร์ L293D จำนวน 2 ชุด สามารถขับมอเตอร์ได้ 4 ตัว จากวงจรที่กล่าวมา ได้ถูกเชื่อมต่อเข้ากับขาใช้งานของไอซี ไมโครคอนโทรลเลอร์เบสิกสเตมป์




รูปที่ 3.12 วงจรควบคุมรวมโดยใช้ไมโครคอนโทรลเลอร์เบสิกสเตมป์ 2SX

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### 3.2.2.2 วงจรนับ

วงจรมีความสามารถนับได้ 4 หลัก โดยไม่มีทศนิยม การรับค่าจากวงจรมานอก วงจรนี้ใช้ไอซีเคาน์เตอร์สำเร็จรูป เบอร์ 74HC192 ซึ่งสามารถตั้งค่าให้นับขึ้น หรือนับลงก็ได้ แต่ในวงจรนี้ตั้งค่าให้นับขึ้นอย่างเดียว การออกแบบโดยให้ IC 74HC192 ต่ออนุกรมกัน 4 ตัว เพื่อให้นับได้อีก 4 หลักเอาท์พุต ออกเป็นรหัส 8421 และนำเอารหัส 8421 ไปถอดรหัสเป็นรหัสไบนารี ด้วยไอซี 74HC447 เพื่อนำเอารหัสไบนารีส่งไปยัง 7-segment เพื่อแสดงผลออกมาเป็นตัวเลข อย่างที่ตาเรามองเห็น ทั้งหมด 4 หลักเป็นวงจรที่ออกแบบเพื่อแสดงจำนวนของผู้เข้าชื่อสมัครพระราชทานปริญญาบัตรทั้งหมดโดยใช้วงจรที่ออกแบบดังรูปที่ 3.13




รูปที่ 3.13 วงจรนับ

### 3.2.2.3 วงจรบันทึกเสียงกลอง

วงจรมีบันทึกเสียงชุดนี้เป็นวงจรมบันทึกเสียงแบบดิจิทัล ซึ่งบันทึกเสียงเข้าไปเก็บไว้ภายในตัวไอซีโดยวงจรมนี้แม้ไม่มีไฟเลี้ยงก็จะยังเก็บเสียงไว้ได้ สามารถบันทึกซ้ำได้สามารถบันทึกเสียงได้สูงสุด 20 วินาทีใช้ไฟเลี้ยง 5 โวลต์ดีซีกินกระแสสูงสุดประมาณ 40 มิลลิแอมป์โดยการออกแบบให้สามารถใช้งานสะดวกโดยทำ

ช่องเชื่อมต่อกับวงจรม

เอกสารนี้เป็นลิขสิทธิ์ของสถาบันวิจัยและพัฒนาเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3.14 วงจรบันทึกเสียงกลอง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## บทที่ 4

### การทดลองและผลการทดลอง

#### 4.1 การทดลองและผลการทดลอง

การทดลองวงจรและส่วนต่างๆ ของเครื่องช่อมรับพระราชทานปริญญาบัตร

เมื่อทำการประกอบโครงสร้างทุกส่วนเข้าด้วยกันหมดแล้ว ก็ควรที่จะตรวจสอบส่วนต่างๆ ดูความเรียบร้อย ดูลายวงจรที่ทำการบัดกรีว่าติดกันหรือมีลายวงจรขาดหรือไม่ ถ้าทุกอย่างเรียบร้อยดี ก็ลองทำการป้อนไฟให้วงจร วัดไฟตรงจุดต่างๆ ของวงจรว่ามีไฟไหลผ่านตามที่เราได้ออกแบบไว้หรือไม่

##### 4.1.1 การทดลองกล่องบรรจุปริญญาบัตร

###### 4.1.1.1 อุปกรณ์ที่ใช้ในการทดลอง

1. กล่องบรรจุปริญญาบัตร
2. ปริญญาบัตร

###### 4.1.1.2 ขั้นตอนการทดลอง

1. บรรจุปริญญาบัตรลงในกล่องบรรจุปริญญาบัตรทั้ง 2 กล่องคือกล่องหลักและกล่องสำรองให้เต็มทั้ง 2 กล่อง
2. ใช้มือดึงปริญญาบัตรออกจากกล่องที่ละแผ่นจนหมดทั้งสองกล่อง
3. สังเกตผลการทดลองว่าปริญญาบัตรเกิดการติดขัดระหว่างการเข้าออกกล่องบรรจุปริญญาบัตรหรือไม่

###### 4.1.1.3 ผลการทดลอง

กล่องสำรองจ่ายใส่ปริญญาบัตรสามารถบรรจุปริญญาบัตรได้เพียง 15 ใบตัวกล่องพอกับปริญญาบัตรทำให้ปริญญาบัตรเข้า และ ออกกล่องได้สะดวกได้แต่มีบางจังหวะที่ปริญญาบัตรไม่สามารถออกได้เนื่องจากปริญญาบัตรที่ทำการทดสอบได้จัดทำขึ้นเองจึงมีบางเล่มไม่ได้คุณภาพ

กล่องใส่ปริญญาบัตรหลักสามารถบรรจุปริญญาบัตรได้เพียง 15 ใบตัวกล่องไม่มีปริญญาบัตรทำให้ปริญญาบัตรเข้าไปในกล่องได้สะดวกและออกได้สะดวก

##### 4.1.2 การทดลองกล่องบรรจุปริญญาสำรอง

###### 4.1.2.1 อุปกรณ์ที่ใช้ในการทดลอง

1. ปริญญาบัตร
2. เครื่องช่อมรับพระราชทานปริญญาบัตร

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## 4.1.2.2 ขั้นตอนการทดลอง

1. บรรจุปริมาตรลงในกล่องบรรจุปริมาตรสำรอง
2. เปิดเครื่องชั่งรับพระราชทานปริมาตร
3. ทดลองชั่งรับพระราชทานปริมาตร
4. สังเกตผลว่าปริมาตรที่ออกจากกล่องบรรจุปริมาตรสำรองว่าลงกล่องบรรจุปริมาตรหลักหรือไม่
5. บันทึกผลการทดลอง

ตารางที่ 4.1 ผลการทดลองกล่องบรรจุปริมาตรสำรองใน 40 ครั้ง

ครั้งที่	กล่องบรรจุปริมาตรสำรอง		ครั้งที่	กล่องบรรจุปริมาตรสำรอง	
	ผลการทดลอง			ผลการทดลอง	
1	ลง		21	ลง	
2	ลง		22	ลง	
3	ลง		23	ไม่ลง	
4	ลง		24	ไม่ลง	
5	ลง		25	ไม่ลง	
6	ลง		26	ลง	
7	ลง		27	ลง	
8	ลง		28	ไม่ลง	
9	ลง		29	ลง	
10	ลง		30	ลง	
11	ลง		31	ลง	
12	ลง		32	ลง	
13	ลง		33	ลง	
14	ลง		34	ลง	
15	ลง		35	ลง	
16	ลง		36	ลง	
17	ลง		37	ลง	
18	ลง		38	ลง	
19	ลง		39	ลง	
20	ไม่ลง		40	ลง	
เฉลี่ย				87.5%	

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาค้นคว้าเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

#### 4.1.2.3 ผลการทดลอง

1. ล้อผลักับปริญญาบัตรหลักทำหน้าที่ส่งปริญญาบัตรให้ชุดผลักออกสามารถผลักับปริญญาบัตรได้ดีโดยการผลักับปริญญาบัตร 15 ใบมีการทดสอบ 40 ครั้งมี 39 ครั้งที่ปริญญาบัตรออกไม่ติดขัดโดยคิดเป็น 97.5%

#### 4.1.3 การทดลองใช้หรือไม่ใช้เสียงจำลองของกล้องถ่ายรูป

โดยเครื่องซ้อมรับพระราชทานปริญญาบัตรมีความสามารถเลือกใช้เสียงจำลองของกล้องถ่ายรูปทำการทดลองโดยการกดปุ่มเลือกการทำงาน มีสวิทช์เลือกใช้งานซึ่งต่ออยู่กับวงจรควบคุมหลักเพื่อดูผลการทำงานว่าเป็นไปตามที่เลือกไว้หรือไม่โดยการเปรียบเทียบกับจังหวะการดึงปริญญาบัตรให้สัมพันธ์กัน

##### 4.1.3.1 อุปกรณ์ที่ใช้ในการทดลอง

1. วงจรบันทึกเสียง
2. วงจรควบคุมหลัก
3. แหล่งจ่ายไฟกระแสตรง
4. เครื่องซ้อมรับพระราชทานปริญญาบัตร

##### 4.1.3.2 ขั้นตอนการทดลอง

1. ต่อแหล่งจ่ายไฟกระแสลับเข้ากับเครื่องซ้อมรับพระราชทานปริญญาบัตร
2. ทดสอบการทำงานของเครื่องซ้อมรับพระราชทานปริญญาบัตร
3. ทดสอบการรับจริงจากเครื่องซ้อมรับพระราชทานปริญญาบัตรเพื่อสังเกตว่ามีเสียงหรือไม่ระหว่างการรับปริญญาบัตรกับเสียงจำลองของกล้องถ่ายรูป

ตารางที่ 4.2 การทดลองใช้หรือไม่ใช้เสียงจำลองของกล้องถ่ายรูป

ครั้งที่	ใช้เสียงจำลองของกล้องถ่ายรูป	ไม่ใช้เสียงจำลองของกล้องถ่ายรูป
1	มีเสียง	ไม่มีเสียง
2	มีเสียง	ไม่มีเสียง
3	มีเสียง	ไม่มีเสียง
4	มีเสียง	ไม่มีเสียง
5	มีเสียง	ไม่มีเสียง
6	มีเสียง	ไม่มีเสียง
7	มีเสียง	ไม่มีเสียง
8	มีเสียง	ไม่มีเสียง
9	มีเสียง	ไม่มีเสียง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น เมื่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ตารางที่ 4.2 (ต่อ) การทดลองใช้หรือไม่ใช้เสียงจำลองของกล้องถ่ายรูป

ครั้งที่	ใช้เสียงจำลองของกล้องถ่ายรูป	ไม่ใช้เสียงจำลองของกล้องถ่ายรูป
10	มีเสียง	ไม่มีเสียง
11	มีเสียง	ไม่มีเสียง
12	มีเสียง	ไม่มีเสียง
15	มีเสียง	ไม่มีเสียง
16	มีเสียง	ไม่มีเสียง
17	มีเสียง	ไม่มีเสียง
18	มีเสียง	ไม่มีเสียง
19	มีเสียง	ไม่มีเสียง
20	มีเสียง	ไม่มีเสียง
เฉลี่ย	75%	80%

4.1.3.3 ผลการทดลอง

1. จากกการทดลองใช้เสียงจำลองของกล้องถ่ายรูปจากวงจรับันทึกเสียงทั้งหมด 20 ครั้งเพื่อสังเกตความเพื่อสังเกตว่ามีเสียงหรือไม่ออกมาใช้ได้คิดเป็น 100 %
2. จากกการทดลองใช้เสียงจำลองของกล้องถ่ายรูปจากวงจรับันทึกเสียงทั้งหมด 20 ครั้งเพื่อสังเกตความเพื่อสังเกตว่ามีเสียงหรือไม่ออกมาใช้ได้คิดเป็น 100 %

4.1.4 การทดลองการนับจำนวนบันทึกทั้งหมด

4.1.4.1 อุปกรณ์ที่ใช้ในการทดลอง

1. เครื่องซ้อมรับพระราชทานปริญญาบัตร
2. ปริญญาบัตร

4.1.4.2 ขั้นตอนการทดลอง

1. บรรจปริญญาบัตรลงในกล่องแล้วทดลองซ้อมรับพระราชทานปริญญาบัตร
2. เปิดเครื่องซ้อมรับพระราชทานปริญญาบัตร
3. ทดลองซ้อมรับปริญญาบัตรเพื่อสังเกตความสัมพันธ์กับการรับปริญญาบัตรกับการนับและบันทึก

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ตารางที่ 4.3 การทดลองการนับจำนวนบัณฑิตทั้งหมดจำนวน 40 ครั้ง

ครั้งที่	ผลการนับ	ครั้งที่	ผลการนับ
1	เรียงลำดับ	11	เรียงลำดับ
2	เรียงลำดับ	12	เรียงลำดับ
3	เรียงลำดับ	13	เรียงลำดับ
4	เรียงลำดับ	14	เรียงลำดับ
5	เรียงลำดับ	15	เรียงลำดับ
6	เรียงลำดับ	16	เรียงลำดับ
7	เรียงลำดับ	17	เรียงลำดับ
8	เรียงลำดับ	18	เรียงลำดับ
9	เรียงลำดับ	19	เรียงลำดับ
10	ข้าม	20	เรียงลำดับ
21	เรียงลำดับ	21	เรียงลำดับ
22	เรียงลำดับ	22	เรียงลำดับ
23	เรียงลำดับ	23	เรียงลำดับ
24	เรียงลำดับ	24	เรียงลำดับ
25	เรียงลำดับ	25	เรียงลำดับ
26	เรียงลำดับ	26	เรียงลำดับ
27	เรียงลำดับ	27	เรียงลำดับ
28	เรียงลำดับ	28	เรียงลำดับ
29	เรียงลำดับ	29	เรียงลำดับ
30	เรียงลำดับ	40	เรียงลำดับ
เฉลี่ย		95%	

#### 4.1.4.3 ผลการทดลอง

โดยเครื่องช่วยซ่อมรับพระราชทานปริญญาบัตรมีความสามารถนับจำนวนบัณฑิตทั้งหมด ทำการทดลองโดยการจำลองการใช้งานจริงเพื่อสังเกตความสัมพันธ์กับการรับปริญญาบัตรกับการนับจำนวนบัณฑิต การทำงานคือมีการนับก็ต่อเมื่อบัณฑิตได้ตั้งปริญญาบัตรออกมิงจรตรวจสอบซึ่งต่ออยู่กับวงจรควบคุมหลัก เพื่อดูผลการทำงานของการนับ ผลที่นับเรียงลำดับ 39 ครั้งคิดเป็น 97.5 %

#### 4.1.5 การทดลองการนับจำนวนเฉลี่ยของบัณฑิตต่อหน้าที่

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

#### 4.1.5.1 อุปกรณ์ที่ใช้ในการทดลอง

1. เครื่องเชื่อมรับพระราชทานปริญญาบัตร
2. ปริญญาบัตร

#### 4.1.5.2 ขั้นตอนการทดลอง

1. บรรจุปริญญาบัตรลงในเครื่องเชื่อมรับพระราชทานปริญญาบัตร
2. เปิดเครื่องช่วยเชื่อมรับพระราชทานปริญญาบัตร
3. ทดลองเชื่อมรับพระราชทานปริญญาบัตรจริงและบันทึกจำนวนสถิติ
4. บันทึกผลการทดลอง

ตารางที่ 4.4 การนับจำนวนเฉลี่ยของบัณฑิตต่อหน้าที่จำนวน 40 ครั้ง

ครั้งที่	ผลการนับ	ครั้งที่	ผลการนับ
1	เรียงลำดับ	11	เรียงลำดับ
2	เรียงลำดับ	12	เรียงลำดับ
3	เรียงลำดับ	13	เรียงลำดับ
4	เรียงลำดับ	14	เรียงลำดับ
5	เรียงลำดับ	15	เรียงลำดับ
6	เรียงลำดับ	16	เรียงลำดับ
7	เรียงลำดับ	17	เรียงลำดับ
8	เรียงลำดับ	18	เรียงลำดับ
9	เรียงลำดับ	19	เรียงลำดับ
10	ข้าม	20	เรียงลำดับ
21	เรียงลำดับ	21	เรียงลำดับ
22	เรียงลำดับ	22	เรียงลำดับ
23	เรียงลำดับ	23	เรียงลำดับ
24	เรียงลำดับ	24	เรียงลำดับ
25	เรียงลำดับ	25	เรียงลำดับ
26	เรียงลำดับ	26	เรียงลำดับ
27	เรียงลำดับ	27	เรียงลำดับ
28	เรียงลำดับ	28	เรียงลำดับ
29	เรียงลำดับ	29	เรียงลำดับ
30	เรียงลำดับ	40	เรียงลำดับ
เฉลี่ย		95%	

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

#### 4.1.5.3 ผลการทดลอง

โดยเครื่องซ้อมรับพระราชทานปริญญาบัตรมีความสามารถนับจำนวนเฉลี่ยบัณฑิต ทำการทดลองโดยการจำลองการใช้งานจริงเพื่อทดสอบการแสดงผลของการนับจำนวนเฉลี่ยของบัณฑิต จะมีการนับก็ต่อเมื่อบัณฑิตได้รับปริญญาบัตร โดยมีวงจรตรวจสอบซึ่งต่ออยู่กับวงจรควบคุมหลัก เพื่อดูผลของการนับจำนวนเฉลี่ยต่อหน้าที่เปรียบเทียบกับผลที่นับจริงลำดับ 39 ครั้งคิดเป็น 97.5 %

#### 4.1.6 การทดสอบเครื่องซ้อมรับพระราชทานปริญญาบัตร

##### 4.1.6.1 อุปกรณ์ที่ใช้ในการทดลอง

1. เครื่องช่วยซ้อมรับพระราชทานปริญญาบัตร
2. ปริญญาบัตร

##### 4.1.6.2 ขั้นตอนการทดลอง

1. เปิดเครื่องช่วยซ้อมรับพระราชทานปริญญาบัตร
2. บรรจุปริญญาบัตรลงในเครื่องซ้อมรับพระราชทานปริญญาบัตร
3. ทดลองซ้อมรับพระราชทานปริญญาบัตรจริง
4. บันทึกผลการทดลอง

ตารางที่ 4.5 การทดสอบเครื่องซ้อมรับพระราชทานปริญญาบัตรจำนวน 40 ครั้ง

ครั้งที่	ผลที่ได้	ครั้งที่	ผลที่ได้
1	ออก	11	ออก
2	ออก	12	ออก
3	ออก	13	ออก
4	ออก	14	ออก
5	ออก	15	ออก
6	ออก	16	ออก
7	ออก	17	ไม่ออก
8	ออก	18	ออก
9	ออก	19	ออก
10	ออก	20	ออก
21	ไม่ออก	21	ออก
22	ออก	22	ออก
23	ออก	23	ออก
24	ออก	24	ออก

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ตารางที่ 4.5 (ต่อ) สอบเครื่องซ่อมรับพระราชทานปริญญาบัตรจำนวน 40 ครั้ง

ครั้งที่	ผลที่ได้	ครั้งที่	ผลที่ได้
26	ออก	26	ออก
27	ออก	27	ออก
28	ออก	28	ออก
29	ออก	29	ออก
30	ออก	40	ออก
เฉลี่ย		95%	

#### 4.1.6.3 ผลการทดลอง

โดยเครื่องซ่อมรับพระราชทานปริญญาบัตรมีความสามารถจ่ายปริญญาบัตรได้ต่อเนื่อง ทำการทดลองโดยการจำลองการใช้งานจริงเพื่อทดสอบการทำงานของเครื่องซ่อมรับพระราชทานปริญญาบัตรเกิดการติดขัด 2 ครั้งเนื่องจากปริญญาบัตรได้วัดไม่เท่ากันเนื่องจากปริญญาบัตรได้ทำขึ้นมาเองบางเล่มไม่ได้มาตรฐาน คิดเป็น 95%

#### 4.1.7 การทดลองการทำงานความเร็วสูงสุดของเครื่องซ่อมรับพระราชทานปริญญาบัตร

##### 4.1.7.1 อุปกรณ์ที่ใช้ในการทดลอง

1. เครื่องช่วยซ่อมรับพระราชทานปริญญาบัตร
2. ปริญญาบัตร

##### 4.1.7.2 ขั้นตอนการทดลอง

1. เปิดเครื่องช่วยซ่อมรับพระราชทานปริญญาบัตร
2. บรรจุปริญญาบัตรลงในเครื่องซ่อมรับพระราชทานปริญญาบัตร
3. ทดลองซ่อมรับพระราชทานปริญญาบัตรจริง
4. บันทึกผลการทดลอง

ตารางที่ 4.6 การทดลองการทำงานความเร็วสูงสุดของเครื่องซ้อมรับพระราชทานปริญญาบัตร

ครั้งที่	จำนวนครั้งต่อนาที
1	22
2	24
3	18
4	20
5	19
6	23
7	20
8	23
9	22
10	19

#### 4.1.7.3 ผลการทดลอง

การทดลองจำนวนซ้อมรับปริญญาบัตรจำนวน 10 รอบพบว่าเครื่องซ้อมรับปริญญาบัตรสามารถจ่ายปริญญาบัตรด้วยความเร็วสูงสุด 24 ใบต่อนาทีซึ่งความเร็วขึ้นอยู่กับการดึงปริญญาบัตรออกจากเครื่อง หากต้องการเพิ่มความเร็วควรดึงด้วยความเร็วสูงสุดและต่อเนื่อง

#### 4.1.8 การทดลองความแข็งแรงของโครงสร้างเครื่องซ้อมรับพระราชทานปริญญาบัตร

เนื่องจากวัสดุที่นำมาทำโครงสร้างของเครื่องซ้อมรับพระราชทานปริญญาบัตร ทำมาจากแท่งอะลูมิเนียมซึ่งมีคุณสมบัติคือไม่เป็นสนิม มีน้ำหนักเบาและมีราคาที่ย่อมเยาซึ่งถูกสามารถหาซื้อได้ง่ายตามร้านขายอุปกรณ์ก่อสร้างทั่วไป ถึงแม้ว่าจะไม่มีความแข็งแรงมากเท่ากับเหล็กแต่เมื่อนำมาประกอบเป็นชิ้นงานแล้ว ก็มีความแข็งแรงพอสมควร สามารถเคลื่อนย้ายได้สะดวกเพราะมีน้ำหนักเบาด้วยเหตุผลต่างๆที่กล่าวมานี้จึงทำให้ผู้จัดทำเลือกที่จะใช้วัสดุนี้ในการทำโครงสร้างของเครื่องช่วยซ้อมรับพระราชทานปริญญาบัตร ในการทดสอบความแข็งแรงของโครงสร้างเครื่องช่วยซ้อมรับพระราชทานปริญญาบัตรนั้นทำการทดลองโดยการวางวัสดุที่มีน้ำหนักมากพอสมควรทับลงบนโครงเครื่องซ้อมรับพระราชทานปริญญาบัตร แล้วสังเกตดูการสั่นของส่วนต่างๆว่าหลวมหรือไม่แล้วจึงลองเอาอุปกรณ์ต่างๆ ใส่เข้าไปในตัวเครื่องเนื่องจากว่าอุปกรณ์ต่างๆที่นำมาใช้งานนั้นค่อนข้างที่จะมีน้ำหนักเบาทำให้โครงสร้างสามารถรับน้ำหนักได้โดยไม่ยากนักในการทดลองครั้งนี้ใช้อุปกรณ์ที่จะนำมาใช้งานจริงทำการทดลองจึงทำให้สามารถประเมินได้ว่าจะต้องแต่งเติม หรือปรับปรุงส่วนใดบ้าง

#### 4.1.8.1 ผลการทดลอง

การทดลองครั้งนี้ได้ผลที่น่าพึงพอใจมากเมื่อทดลองจัดวางอุปกรณ์ต่างๆตามจุดที่ได้กำหนดเอาไว้ โครงสร้างเครื่องซ้อมรับพระราชทานปริญญาบัตร สามารถรองรับอุปกรณ์ต่างๆได้อย่างพอดีด้วยความกว้างที่พอเหมาะความสูงที่พอดีและความลึกที่สามารถวางกลไกต่างๆ ได้อย่างลงตัวทำให้โครงสร้างของเครื่องซ้อมรับพระราชทานปริญญาบัตร เครื่องนี้เป็นที่น่าพึงพอใจ อะลูมิเนียมที่ดูไปแล้วเหมือนจะไม่แข็งแรง แต่เมื่อนำมาประกอบกันเป็นโครงสร้างแล้วก็จะมีความแข็งแรงรองรับน้ำหนักได้ดี



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## บทที่ 5

### บทสรุป

#### 5.1 สรุป

จากการศึกษาการออกแบบและการลงมือปฏิบัติทำเครื่องซ่อมรับพระราชทานปริญญาบัตร ทำให้รู้จักวิธีการทำกลไกต่างๆภายในเครื่องซ่อมรับพระราชทานปริญญาบัตร และรู้ว่าจะทำอย่างไรเครื่องซ่อมรับพระราชทานปริญญาบัตรจึงจะสามารถทำงานได้ ทำให้เครื่องซ่อมรับพระราชทานปริญญาบัตร ที่ได้สร้างขึ้นมาประสบความสำเร็จสามารถทำการจ่ายใบปริญญาบัตรได้ตรงตามวัตถุประสงค์และขอบเขตที่ได้กำหนดเอาไว้ โดยการจ่ายใบปริญญาบัตรนั้นจะมีเซ็นเซอร์ตรวจสอบว่ามีใบปริญญาบัตรอยู่หรือไม่ ถ้ามีจึงจะทำการจ่ายใบปริญญาบัตรออกมาและยังมีเซ็นเซอร์เช็คดูว่าบัณฑิตมีการดึงใบปริญญาบัตรออกหรือไม่ถ้ายังไม่ดึงออกก็จะไม่จ่ายใบปริญญาบัตรใบต่อไป

จากการร่วมกันทำงานเป็นกลุ่มทำให้เกิดความสามัคคี มีใจเป็นน้ำหนึ่งอันเดียวกัน สามารถแลเห็นถึงปัญหาต่างๆที่เกิดขึ้นระหว่างการทำงานและสามารถแก้ไขปัญหานั้นได้โดยการปรึกษาซึ่งกันและกัน มีความคิดที่กว้างไกลในการทำงานรู้จักคิดประยุกต์สิ่งต่างๆ มาเพิ่มเติมและแก้ไขในเครื่องซ่อมพระราชทานปริญญาบัตร เพื่อที่จะทำให้เครื่องซ่อมพระราชทานปริญญาบัตร มีประสิทธิภาพมากยิ่งขึ้นรู้จักปรับแต่งสิ่งที่มีอยู่แล้วมาทำให้เกิดประโยชน์ มีคุณธรรมจริยธรรมในการทำงานเห็นอกเห็นใจซึ่งกันและกันไม่เอาัดเอาเปรียบกัน ทำให้การทำงานสามารถประสบความสำเร็จลุล่วงไปด้วยดีซึ่งด้วยเหตุนี้เองที่จะทำให้สมาชิกผู้จัดทำนำไปใช้ในการประกอบอาชีพในอนาคตได้

#### 5.2 ปัญหาและแนวทางแก้ไข

จากการดำเนินการสร้าง ทดสอบ พบว่ามีปัญหาที่เกิดขึ้นหลายประการ และได้ดำเนินการแก้ไขไปแล้ว ซึ่งสรุปได้ดังนี้

1. **ปัญหา** แผ่นพลาสติกที่ใช้ในการทำอุปกรณ์รวมถึงระบบกลไกต่างๆ เป็นวัสดุที่มีความแข็งแต่เปราะแตกหักง่ายทำให้เกิดรอยร้าวหรือแตกเมื่อทำการเจาะเกิดรอยขีดข่วนได้ง่ายจากระบบกระทั่งกับวัสดุอื่น

**วิธีการแก้ไข** การแตกร้าวและการเกิดรอยขีดข่วนของแผ่นพลาสติกโดยการใช้กระดาษรองในระหว่างการทำงานใช้ส่วนที่ดอกมีความคมในการเจาะและใช้ความระมัดระวังในการเจาะ

2. **ปัญหา** ตัวจับใบปริญญาบัตรจับใบปริญญาบัตรไม่อยู่

**วิธีการแก้ไข** ออกแบบตัวจับใบปริญญาบัตรใหม่โดยใช้เนื้อตัวยึดระยะห่างพอประมาณและใช้สปริงในการเหนี่ยวให้แน่นกว่าเดิม

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3. ปัญหา มอเตอร์ตัวหลักใบปริญญาบัตรไม่ออก  
วิธีการแก้ไข ออกแบบการวางมอเตอร์ใหม่และเปลี่ยนตัวมอเตอร์ให้มีกำลังมากกว่าเดิม
4. ปัญหา ใบปริญญาบัตรจ่ายออกมาพร้อมกันสองใบ  
วิธีการแก้ไข ทำการนำพลาสติกตัดให้พอดีที่จะให้ใบปริญญาบัตรออกมาแค่หนึ่งใบ
5. ปัญหา ชุดสำรองใบปริญญาบัตรจ่ายใบปริญญาบัตรให้แก่ชุดทำงานหลักไม่ได้  
วิธีการแก้ไข เกิดจากเฟืองขับที่จะจ่ายใบปริญญาบัตรเกิดการตกและหย่อนแก้ไขโดยการยึดตัวเฟืองกับมอเตอร์ใหม่และปรับขนาดของโซ่ใหม่
6. ปัญหา ตัวเซ็นเซอร์ทำงานผิดพลาด  
วิธีการแก้ไข ตัวเซ็นเซอร์ทำงานผิดพลาด เนื่องจากกล่องที่ใส่ใบปริญญาบัตรทำจากพลาสติกที่มีความใสทำให้ตัวเซ็นเซอร์ที่ติดเอาไว้ที่กล่องใสปากกาแต่ละกล่องเกิดการบดบังการแก้ไขทำได้โดยการเปลี่ยนตัวเซ็นเซอร์โดยใช้เป็นตัว แอลอีดีอินฟราเรด
7. ปัญหา วงจรจ่ายไฟของเครื่องซ่อมพระราชทานปริญญาบัตรจ่ายไฟไม่พอ  
วิธีการแก้ไข เนื่องจากในตอนแรกใช้แหล่งจ่ายไฟแบบสวิตช์พาวเวอร์ จึงเปลี่ยนมาใช้หม้อแปลงและใช้วงจรเรียงกระแสเพื่อให้จ่ายไฟฟ้าได้เพียงพอ

### 5.3 แนวทางการพัฒนา

ในการพัฒนาเครื่องซ่อมรับพระราชทานปริญญาบัตรให้มีประสิทธิภาพมากขึ้น

1. พัฒนาส่วนกลไกและส่วนควบคุมให้สามารถทำงานได้หลายรูปแบบ
2. พัฒนาส่วนของรูปแบบและโครงสร้างให้มีขนาดพอเหมาะแก่การใช้งานและในการเคลื่อนย้าย

## บรรณานุกรม

ชัยวัฒน์ ลิ้มพรจิตรวิสัย. 2543. เรียนรู้และสนุกกับไมโครคอนโทรลเลอร์อย่างง่ายด้วยโปรแกรมภาษาโลโก้. พิมพ์ครั้งที่ 2. กรุงเทพฯ : บริษัท อินโนวาทิฟ จำกัด.

ทีมงานสมาร์ทเลิร์นนิ่ง. 2549. การออกแบบลายวงจรพิมพ์ด้วยProtel DXP. พิมพ์ครั้งที่ 1. กรุงเทพฯ : ห้างหุ้นส่วนสามัญ สมาร์ทเลิร์นนิ่ง.

วราพจน์ กรแก้ววัฒนกุล. 2545. คุณสมบัติทางฮาร์ดแวร์และชุดคำสั่งของเบสิกสเตมบี 25X. กรุงเทพฯ : บริษัท อินโนวาทิฟ จำกัด.

<http://www.datasheet.com>




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น! ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



ภาคผนวก ก  
แสดงภาพเครื่องช้อมรับพระราชทานปริญญาบัตรเครื่องต้นแบบ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ ก.1 ด้านหน้าของเครื่องข้อมรับพระราชทานปริญญาบัตร



รูปที่ ก.2 ด้านข้างของเครื่องข้อมรับพระราชทานปริญญาบัตร

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ ก.3 โครงสร้างภายในของเครื่องซ่อมรับพระราชทานปริญญาบัตร



รูปที่ ก.4 โครงสร้างภายในของเครื่องซ่อมรับพระราชทานปริญญาบัตร

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ ก.5 ด้านหลังของเครื่องซอมรับพระราชทานปริญญาบัตร


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



ภาคผนวก ข


วงจรและแผ่นวงจรพิมพ์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ ข.1 วงจรควบคุมรวม

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ ข.2 แผ่นวงจรพิมพ์วงจรควบคุมรวม




รูปที่ ข.3 ตำแหน่งการวางอุปกรณ์แผ่นวงจรพิมพ์วงจรควบคุมรวม

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ ๔.4 วงจรนับ



รูปที่ ๔.5 แผงวงจรนับ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้







เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ตารางที่ ค.1 รายการของอุปกรณ์ของวงจรควบคุม

ชื่ออุปกรณ์	รายละเอียด	จำนวน
<b>วงจรรวม</b>		
IC1	7805	1 ตัว
IC2	BASIC 2SX	1 ตัว
IC3	L293D	2 ตัว
<b>อุปกรณ์สารกึ่งตัวนำ</b>		
Q1,Q2	BD139	2 ตัว
D1-D17	1N4001	17 ตัว
LED	สีแดง	2 ตัว
<b>ตัวเก็บประจุ</b>		
C1	4700uF	1 ตัว
<b>ตัวความต้านทาน</b>		
R1-R4	220Ω	4 ตัว
R6,R7	470Ω	2 ตัว
R7-R9	10kΩ	3 ตัว
VR1,VR2	5kΩ	2 ตัว
<b>อุปกรณ์อื่นๆ</b>		
SW	กดติดปล่อยดับ	1 ตัว
J2-J7	Connector 2 Pin	6 ตัว
J11,J12	Connector 2 Pin	2 ตัว
J15	Connector 2 Pin	1 ตัว
J13,J16	Connector 3 Pin	2 ตัว
J14	Connector 4 Pin	1 ตัว

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ตารางที่ ค.2 รายการของอุปกรณ์ของวงจรนับบัดดีด

ชื่ออุปกรณ์	รายละเอียด	จำนวน
<b>วงจรรวม</b>		
IC1-IC4	74HC192	4 ตัว
IC5-IC8	74LS447	4 ตัว
<b>ตัวความต้านทาน</b>		
R1-R28	220Ω	28 ตัว
R29	10kΩ	1 ตัว
<b>อุปกรณ์อื่นๆ</b>		
J1	Connecter 4 Pin	1 ตัว
J2-J5	Connecter 10 Pin	4 ตัว

ตารางที่ ค.3 รายการของอุปกรณ์ของวงจรบันทึกเสียง

ชื่ออุปกรณ์	รายละเอียด	จำนวน
<b>วงจรรวม</b>		
IC1	ISD1420	1 ตัว
<b>อุปกรณ์สารกึ่งตัวนำ</b>		
D1,D2	1N4148	2 ตัว
LED	สีแดง	1 ตัว
<b>ตัวเก็บประจุ</b>		
C1,C2	10uF	2 ตัว
C3	4.7uF	1 ตัว
C4-C6	0.1uF	3 ตัว
C7	10uF	1 ตัว
<b>อุปกรณ์สารกึ่งตัวนำ</b>		
SW	กดติดปล่อยดับ	3 ตัว

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



**ภาคผนวก ง**  
**แสดงรายละเอียดและคุณสมบัติของอุปกรณ์**

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



## SX20AC/SX28AC

### Configurable Communications Controllers with EE/Flash Program Memory, In-System Programming Capability and On-Chip Debug

#### 1.0 PRODUCT OVERVIEW

##### 1.1 Introduction

The Ubicom SX family of configurable communications controllers are fabricated in an advanced CMOS process technology. The advanced process, combined with a RISC-based architecture, allows high-speed computation, flexible I/O control, and efficient data manipulation. Throughput is enhanced by operating the device at frequencies up to 75 MHz and by optimizing the instruction set to include mostly single-cycle instructions. In addition, the SX architecture is deterministic and totally reprogrammable. The unique combination of these characteristics

enables the device to implement hard real-time functions as software modules (Virtual Peripheral™) to replace traditional hardware functions.

On-chip functions include a general-purpose 8-bit timer with prescaler, an analog comparator, a brown-out detector, a watchdog timer, a power-save mode with multi-source wakeup capability, an internal R/C oscillator, user-selectable clock modes, and high-current outputs.




Figure 1-1. Block Diagram

Ubicom™ and the Ubicom logo are trademarks of Ubicom, Inc.  
iC™ is a trademark of Philips Corporation

All other trademarks mentioned in this document are property of their respective companies.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## Table of Contents

<b>1.0</b>	<b>Product Overview</b>	<b>1</b>	<b>10.0</b>	<b>Real Time Clock (RTCC)/Watchdog Timer</b>	<b>23</b>
1.1	Introduction	1	10.1	RTCC	23
1.2	Key Features	3	10.2	Watchdog Timer	23
1.3	Architecture	4	10.3	The Prescaler	24
	1.3.1 The Virtual Peripheral Concept	4	<b>11.0</b>	<b>Comparator</b>	<b>25</b>
	1.3.2 The Communications Controller	4	<b>12.0</b>	<b>Reset</b>	<b>27</b>
1.4	Programming and Debugging Support	4	<b>13.0</b>	<b>Brown-Out Detector</b>	<b>28</b>
1.5	Applications	4	<b>14.0</b>	<b>Register States Upon Different reset operations</b>	<b>29</b>
<b>2.0</b>	<b>Connection Diagrams</b>	<b>5</b>	<b>15.0</b>	<b>Instruction Set</b>	<b>30</b>
2.1	Pin Assignments	5	15.1	Instruction Set Features	30
2.2	Pin Descriptions	5	15.2	Instruction Execution	30
2.3	Part Numbering	6	15.3	Addressing Modes	30
<b>3.0</b>	<b>Port Descriptions</b>	<b>7</b>	15.4	RAM Addressing	31
3.1	Reading and Writing the Ports	7	15.5	The Bank Instruction	31
	3.1.1 Read-Modify-Write Considerations	9	15.6	Bit Manipulation	31
3.2	Port Configuration	9	15.7	Input/Output Operation	31
	3.2.1 MODE Register	9	15.8	Increment/Decrement	31
	3.2.2 Port Configuration Registers	9	15.9	Loop Counting and Data Pointing Testing	31
	3.2.3 Port Configuration Upon Reset	10	15.10	Branch and Loop Call Instructions	31
<b>4.0</b>	<b>Special-Function Registers</b>	<b>11</b>	15.10.1	Jump Operation	31
4.1	PC Register (02h)	11	15.10.2	Page Jump Operation	32
4.2	STATUS Register (03h)	11	15.10.3	Call Operation	32
4.3	OPTION Register	12	15.10.4	Page Call Operation	32
<b>5.0</b>	<b>Device Configuration Registers</b>	<b>13</b>	15.11	Return Instructions	32
5.1	FUSE Word (Read/Program at FFFh in main memory map)	13	15.12	Subroutine Operation	33
5.2	FUSEX Word (Read/Program via Programming Command)	14	15.12.1	Push Operation	33
5.3	DEVICE Word (Hard-Wired Read-Only)	14	15.12.2	Pop Operation	33
<b>6.0</b>	<b>Memory Organization</b>	<b>15</b>	15.13	Comparison and Conditional Branch Instructions	34
6.1	Program Memory	15	15.14	Logical Instruction	34
	6.1.1 Program Counter	15	15.15	Shift and Rotate Instructions	34
	6.1.2 Subroutine Stack	15	15.16	Complement and SWAP	34
6.2	Data Memory	15	15.17	Key to Abbreviations and Symbols	34
	6.2.1 File Select Register (04h)	15	<b>16.0</b>	<b>Instruction Set Summary Table</b>	<b>35</b>
<b>7.0</b>	<b>Power Down Mode</b>	<b>17</b>	16.1	Equivalent Assembler Mnemonics	36
7.1	Multi-Input Wakeup	17	<b>17.0</b>	<b>Electrical Characteristics</b>	<b>39</b>
7.2	Port B MIWU/Interrupt Configuration	18	17.1	Absolute Maximum Ratings	39
<b>8.0</b>	<b>Interrupt Support</b>	<b>19</b>	17.2	DC Characteristics	40
<b>9.0</b>	<b>Oscillator Circuits</b>	<b>21</b>	17.3	AC Characteristics	41
9.1	XT, LP or HS modes	21	17.4	Comparator DC and AC Specifications	41
9.2	External RC Mode	23	17.5	Typical Performance Characteristics	42
9.3	Internal RC Mode	23	<b>18.0</b>	<b>Package Dimensions</b>	<b>45</b>

## 1.2 Key Features

### 50 MIPS Performance

- SX20AC/SX28AC: DC - 75 MHz
- SX20AC/SX28AC: 13.3 ns instruction cycle, 39.9 ns internal interrupt response
- 1 instruction per clock (branches 3)

### EE/FLASH Program Memory and SRAM Data Memory

- Access time of < 13.3 ns provides single cycle access
- EE/Flash rated for > 10,000 rewrite cycles
- 2048 Words EE/Flash program memory
- 136x8 bits SRAM data memory

### CPU Features

- Compact instruction set
- All instructions are single cycle except branch
- Eight-level push/pop hardware stack for subroutine linkage
- Fast table lookup capability through run-time readable code (IREAD instruction)
- Totally predictable program execution flow for hard real-time applications

### Fast and Deterministic Interrupt

- Jitter-free 3-cycle internal interrupt response
- Hardware context save/restore of key resources such as PC, W, STATUS, and FSR within the 3-cycle interrupt response time
- External wakeup/interrupt capability on Port B (8 pins)

### Flexible I/O

- All pins individually programmable as I/O
- Inputs are TTL or CMOS level selectable
- All pins have selectable internal pull-ups
- Selectable Schmitt Trigger inputs on Ports B, and C
- All outputs capable of sourcing/sinking 30 mA
- Port A outputs have symmetrical drive
- Analog comparator support on Port B (RB0 OUT, RB1 IN-, RB2 IN+)
- Selectable I/O operation synchronous to the oscillator clock

### Hardware Peripheral Features

- One 8-bit Real Time Clock/Counter (RTCC) with programmable 8-bit prescaler
- Watchdog Timer (shares the RTCC prescaler)
- Analog comparator
- Brown-out detector
- Multi-Input Wakeup logic on 8 pins
- Internal RC oscillator with configurable rate from 31.25 kHz to 4 MHz
- Power-On-Reset

### Packages

- 20-pin SSOP, 28-pin DIP/SSOP

### Programming and Debugging Support

- On-chip in-system programming support with serial and parallel interfaces
- In-system serial programming via oscillator pins
- On-chip in-System debugging support logic
- Real-time emulation, full program debug, and integrated development environment offered by third party tool vendors

### 1.3 Architecture

The SX devices use a modified Harvard architecture. This architecture uses two separate memories with separate address buses, one for the program and one for data, while allowing transfer of data from program memory to SRAM. This ability allows accessing data tables from program memory. The advantage of this architecture is that instruction fetch and memory transfers can be overlapped with a multi-stage pipeline, which means the next instruction can be fetched from program memory while the current instruction is being executed using data from the data memory.

Ubicom has developed a revolutionary RISC-based architecture and memory design techniques that is 20 times faster than conventional MCUs, deterministic, jitter free, and totally reprogrammable.

The SX family implements a four-stage pipeline (fetch, decode, execute, and write back), which results in execution of one instruction per clock cycle. For example, at the maximum operating frequency of 75 MHz, instructions are executed at the rate of one per 13.3ns clock cycle.

#### 1.3.1 The Virtual Peripheral Concept

Virtual Peripheral concept enables the "software system on a chip" approach. Virtual Peripheral, a software module that replaces a traditional hardware peripheral, takes advantage of the Ubicom architecture's high performance and deterministic nature to produce same results as the hardware peripheral with much greater flexibility.

The speed and flexibility of the Ubicom architecture complemented with the availability of the Virtual Peripheral library, simultaneously address a wide range of engineering and product development concerns. They decrease the product development cycle dramatically, shortening time to production to as little as a few days.

Ubicom's time-saving Virtual Peripheral library gives the system designers a choice of ready-made solutions, or a head start on developing their own peripherals. So, with Virtual Peripheral modules handling established functions, design engineers can concentrate on adding value to other areas of the application.

The concept of Virtual Peripheral combined with in-system re-programmability provides a power development platform ideal for the communications industry because of the numerous and rapidly evolving standards and protocols.

Overall, the concept of Virtual Peripheral provides benefits such as using a more simple device, reduced component count, fast time to market, increased flexibility in design, customization to your application, and ultimately overall system cost reduction.

Some examples of Virtual Peripheral modules are:

- Communication interfaces such as I<sup>2</sup>C™, Microwire™ (μ-Wire), SPI, IrDA Stack, UART, and Modem functions
- Frequency generation and measurement
- PPM/PWM output

- Delta/Sigma ADC
- DTMF generation/detection
- PSK/FSK generation/detection
- FFT/DFT based algorithms

#### 1.3.2 The Communications Controller

The combination of the Ubicom hardware architecture and the Virtual Peripheral concept create a powerful, creative platform for the communications design communities: SX communications controller. Its high processing power, reconfigurability, cost-effectiveness, and overall design freedom give the designer the power to build products for the future with the confidence of knowing that they can keep up with innovation in standards and other areas.

### 1.4 Programming and Debugging Support

The SX devices are currently supported by third party tool vendors. On-chip in-system debug capabilities have been added, allowing tools to provide an integrated development environment including editor, macro assembler, debugger, and programmer. Un-obtrusive in-system programming is provided through the OSC pins. There is no need for a bon-out chip, so the user does not have to worry about the potential variations in electrical characteristics of a bond-out chip and the actual chip used in the target applications. The user can test and revise the fully debugged code in the actual SX, in the actual application, and get to production much faster.

### 1.5 Applications


Emerging applications and advances in existing ones require higher performance while maintaining low cost and fast time-to-production.

The device provides solutions for many familiar applications such as process controllers, electronic appliances/tools, security/monitoring systems, consumer automotive, sound generation, motor control, and personal communication devices. In addition, the device is suitable for applications that require DSP-like capabilities, such as closed-loop servo control (digital filters), digital answering machines, voice notation, interactive toys, and magnetic-stripe readers.

Furthermore, the growing Virtual Peripheral library features new components, such as the Internet Protocol stack, and communication interfaces, that allow design engineers to embed Internet connectivity into all of their products at extremely low cost and very little effort.

## 2.0 CONNECTION DIAGRAMS

### 2.1 Pin Assignments



### 2.2 Pin Descriptions

Name	Pin Type	Input Levels	Description
RA0	I/O	TTL/CMOS	Bidirectional I/O Pin; symmetrical source / sink capability
RA1	I/O	TTL/CMOS	Bidirectional I/O Pin; symmetrical source / sink capability
RA2	I/O	TTL/CMOS	Bidirectional I/O Pin; symmetrical source / sink capability
RA3	I/O	TTL/CMOS	Bidirectional I/O Pin; symmetrical source / sink capability
RB0	I/O	TTL/CMOS/ST	Bidirectional I/O Pin; comparator output; MIWU/Interrupt input
RB1	I/O	TTL/CMOS/ST	Bidirectional I/O Pin; comparator negative input; MIWU/Interrupt input
RB2	I/O	TTL/CMOS/ST	Bidirectional I/O Pin; comparator positive input; MIWU/Interrupt input
RB3	I/O	TTL/CMOS/ST	Bidirectional I/O Pin; MIWU/Interrupt input
RB4	I/O	TTL/CMOS/ST	Bidirectional I/O Pin; MIWU/Interrupt input
RB5	I/O	TTL/CMOS/ST	Bidirectional I/O Pin; MIWU/Interrupt input
RB6	I/O	TTL/CMOS/ST	Bidirectional I/O Pin; MIWU/Interrupt input
RB7	I/O	TTL/CMOS/ST	Bidirectional I/O Pin; MIWU/Interrupt input
RC0	I/O	TTL/CMOS/ST	Bidirectional I/O pin
RC1	I/O	TTL/CMOS/ST	Bidirectional I/O pin
RC2	I/O	TTL/CMOS/ST	Bidirectional I/O pin
RC3	I/O	TTL/CMOS/ST	Bidirectional I/O pin
RC4	I/O	TTL/CMOS/ST	Bidirectional I/O pin
RC5	I/O	TTL/CMOS/ST	Bidirectional I/O pin
RC6	I/O	TTL/CMOS/ST	Bidirectional I/O pin
RC7	I/O	TTL/CMOS/ST	Bidirectional I/O pin
RTCC	I	ST	Input to Real-Time Clock/Counter
MCLR	I	ST	Master Clear reset input – active low
OSC1/In/V <sub>pp</sub>	I	ST	Crystal oscillator input – external clock source input
OSC2/Out	O	CMOS	Crystal oscillator output – in R/C mode, internally pulled to V <sub>dd</sub> through weak pull-up
V <sub>dd</sub>	P	–	Positive supply pin
Vss	P	–	Ground pin

Note: I = input, O = output, I/O = Input/Output, P = Power, TTL = TTL input, CMOS = CMOS input, ST = Schmitt Trigger input, MIWU = Multi-Input Wakeup input

SX20AC/SX28AC

### 2.3 Part Numbering

Table 2-1. Ordering Information

Device	Pins	I/O	Operating Frequency (MHz)	EE/Flash (Words)	RAM (Bytes)	Operating Temp. (°C)
SX20AC/SS	20	12	50	2K	136	-40°C to +85°C
SX20AC/SS	20	12	75	2K	136	0°C to +70°C
SX28AC/DP	28	20	50	2K	136	-40°C to +85°C
SX28AC/DP	28	20	75	2K	136	0°C to +70°C
SX28AC/SS	28	20	50	2K	136	-40°C to +85°C
SX28AC/SS	28	20	75	2K	136	0°C to +70°C




Figure 2-1. Part Number Reference Guide

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### 3.0 PORT DESCRIPTIONS

The device contains a 4-bit I/O port (Port A) and two 8-bit I/O ports (Port B, Port C). Port A provides symmetrical drive capability. Each port has three associated 8-bit registers (Direction, Data, TTL/CMOS Select, and Pull-Up Enable) to configure each port pin as Hi-Z input or output, to select TTL or CMOS voltage levels, and to enable/disable the weak pull-up resistor. The upper four bits of the registers associated with Port A are not used. The least significant bit of the registers corresponds to the least significant port pin. To access these registers, an appropriate value must be written into the MODE register.

Upon power-up, all bits in these registers are initialized to "1".

The associated registers allow for each port bit to be individually configured under software control as shown below:

Table 3-1. Port Configuration

Data Direction Registers: RA, RB, RC		TTL/CMOS Select Registers: LVL_A, LVL_B, LVL_C		Pullup Enable Registers: PLP_A, PLP_B, PLP_C	
0	1	0	1	0	1
Output	Hi-Z Input	CMOS	TTL	Enable	Disable




Figure 3-1. Port A Configuration

### 3.1 Reading and Writing the Ports

The three ports are memory-mapped into the data memory address space. To the CPU, the three ports are available as the RA, RB, and RC file registers at data memory addresses 05h, 06h, and 07h, respectively.

Writing to a port data register sets the voltage levels of the corresponding port pins that have been configured to operate as outputs. Reading from a register reads the voltage levels of the corresponding port pins that have been configured as inputs.




Figure 3-2. Port B, Port C Configuration

For example, suppose all four Port A pins are configured as outputs and with RA0 and RA1 to be high, and RA2 and RA3 to be low:

```
mov W,#03      ;load W with the value 03h
                ;(bits 0 and 1 high)
mov $05,W      ;write 03h to Port A data
                ;register
```

The second "mov" instruction in this example writes the Port A data register (RA), which controls the output levels of the four Port A pins, RA0 through RA3. Because Port A has only four I/O pins, only the four least significant bits of this register are used. The four high-order register bits are "don't care" bits. Port B and Port C are both eight bits wide, so the full widths of the RB and RC registers are used.

When a write is performed to a bit position for a port that has been configured as an input, a write to the port data register is still performed, but it has no immediate effect on the pin. If later that pin is configured to operate as an output, it will reflect the value that has been written to the data register.

When a read is performed from a bit position for a port, the operation is actually reading the voltage level on the pin itself, not necessarily the bit value stored in the port data register. This is true whether the pin is configured to operate as an input or an output. Therefore, with the pin configured to operate as an input, the data register contents have no effect on the value that you read. With the pin configured to operate as an output, what is read generally matches what has been written to the register.

### 3.1.1 Read-Modify-Write Considerations

Caution must be exercised when performing two successive read-modify-write instructions (SETB or CLR instructions) on I/O port pin. Input data used for an instruction must be valid *during* the time the instruction is executed, and the output result from an instruction is valid only *after* that instruction completes its operation. Unexpected results from successive read-modify-write operations on I/O pins can occur when the device is running at high speeds. Although the device has an internal write-back section to prevent such conditions, it is still recommended that the user program include a NOP instruction as a buffer between successive read-modify-write instructions performed on I/O pins of the same port.

Also note that reading an I/O port is actually reading the pins, not the output data latches. That is, if the pin output driver is enabled and driven high while the pin is held low externally, the port pin will read low.

### 3.2 Port Configuration

Each port pin offers the following configuration options:

- data direction
- input voltage levels (TTL or CMOS)
- pullup type (pullup resistor enable or disable)
- Schmitt trigger input (for Port B and Port C only)

Port B offers the additional option to use the port pins for the Multi-Input Wakeup/Interrupt function and/or the analog comparator function.

Port configuration is performed by writing to a set of control registers associated with the port. A special-purpose instruction is used to write these control registers:

- `mov !RA,W` (move W to Port A control register)
- `mov !RB,W` (move W to Port B control register)
- `mov !RC,W` (move W to Port C control register)

Each one of these instructions writes a port control register for Port A, Port B, or Port C. There are multiple control registers for each port. To specify which one you want to access, you use another register called the MODE register.

#### 3.2.1 MODE Register

The MODE register controls access to the port configuration registers. Because the MODE register is not memory-mapped, it is accessed by the following special-purpose instructions:

- `mov M, #lit` (move literal to MODE register)
- `mov M,W` (move W to MODE register)
- `mov W,M` (move MODE register to W)

The value contained in the MODE register determines which port control register is accessed by the `mov !rx,W` instruction as indicated in Table 3-3. MODE register values not listed in the table are reserved for future expansion and should not be used. Therefore, the MODE register should always contain a value from 08h to 0Fh. Upon reset, the MODE register is initialized to 0Fh, which enables access to the port direction registers.

After a value is written to the MODE register, that setting remains in effect until it is changed by writing to the MODE register again. For example, you can write the value 0Eh to the MODE register just once, and then write to each of the three pullup configuration registers using the three `mov !rx,W` instructions.

**Table 3-3. MODE Register and Port Control Register Access**

MODE Reg.	<code>mov !RA,W</code>	<code>mov !RB,W</code>	<code>mov !RC,W</code>
08h	not used	CMP_B	not used
09h	not used	WKPND_B	not used
0Ah	not used	WKED_B	not used
0Bh	not used	WKEN_B	not used
0Ch	not used	ST_B	ST_C
0Dh	LVL_A	LVL_B	LVL_C
0Eh	PLP_A	PLP_B	PLP_C
0Fh	RA Direction	RB Direction	RC Direction

The following code example shows how to program the pullup control registers.

```

mov M, #0Eh ;MODE=0Eh to access port pullup
               ;registers
mov W, #03   ;W = 0000 0011
mov !RA,W    ;disable pullups for A0 and A1
mov W, #FF   ;W = 1111 1111
mov !RB,W    ;disable all pullups for B0-B7
mov W, #00   ;W = 0000 0000
mov !RC,W    ;enable all pullups for C0-C7

```

First the MODE register is loaded with 0Eh to select access to the pullup control registers (PLP\_A, PLP\_B, and PLP\_C). Then the `MOV !rx,W` instructions are used to specify which port pins are to be connected to the internal pullup resistors. Setting a bit to 1 disconnects the corresponding pullup resistor, and clearing a bit to 0 connects the corresponding pullup resistor.

#### 3.2.2 Port Configuration Registers

The port configuration registers that you control with the `MOV !rx,W` instruction operate as described below.

##### RA, RB, and RC Data Direction Registers (MODE=0Fh)

Each register bit sets the data direction for one port pin. Set the bit to 1 to make the pin operate as a high-impedance input. Clear the bit to 0 to make the pin operate as an output.

**PLP\_A, PLP\_B, and PLP\_C: Pullup Enable Registers (MODE=0Eh)**

Each register bit determines whether an internal pullup resistor is connected to the pin. Set the bit to 1 to disconnect the pullup resistor or clear the bit to 0 to connect the pullup resistor.

**LVL\_A, LVL\_B, and LVL\_C: Input Level Registers (MODE=0Dh)**

Each register bit determines the voltage levels sensed on the input port, either TTL or CMOS, when the Schmitt trigger option is disabled. Program each bit according to the type of device that is driving the port input pin. Set the bit to 1 for TTL or clear the bit to 0 for CMOS.

**ST\_B and ST\_C: Schmitt Trigger Enable Registers (MODE=0Ch)**

Each register bit determines whether the port input pin operates with a Schmitt trigger. Set the bit to 1 to disable Schmitt trigger operation and sense either TTL or CMOS voltage levels; or clear the bit to 0 to enable Schmitt trigger operation.

**WKEN\_B: Wakeup Enable Register (MODE=0Bh)**

Each register bit enables or disables the Multi-Input Wakeup/Interrupt (MIWU) function for the corresponding Port B input pin. Clear the bit to 0 to enable MIWU operation or set the bit to 1 to disable MIWU operation. For more information on using the Multi-Input Wakeup/Interrupt function, see Section 7.0.

**WKED\_B: Wakeup Edge Register (MODE=0Ah)**

Each register bit selects the edge sensitivity of the Port B input pin for MIWU operation. Clear the bit to 0 to sense rising (low-to-high) edges. Set the bit to 1 to sense falling (high-to-low) edges.

**WKPND\_B: Wakeup Pending Bit Register (MODE=09h)**

When you access the WKPND\_B register using MOV !RB,W, the CPU does an exchange between the contents of W and WKPND\_B. This feature lets you read the WKPND\_B register contents. Each bit indicates the status of the corresponding MIWU pin. A bit set to 1 indicates that a valid edge has occurred on the corresponding MIWU pin, triggering a wakeup or interrupt. A bit set to 0 indicates that no valid edge has occurred on the MIWU pin.

**CMP\_B: Comparator Register (MODE=08h)**

When you access the CMP\_B register using MOV !RB,W, the CPU does an exchange between the contents of W and CMP\_B. This feature lets you read the CMP\_B register contents. Clear bit 7 to enable operation of the comparator. Clear bit 6 to place the comparator result on the RB0 pin. Bit 0 is a result bit that is set to 1 when the voltage on RB2 is greater than RB1, or cleared to 0 otherwise. (For more information using the comparator, see Section 11.0.)

**3.2.3 Port Configuration Upon Reset**

Upon reset, all the port control registers are initialized to FFh. Thus, each pin is configured to operate as a high-impedance input that senses TTL voltage levels, with no internal pullup resistor connected. The MODE register is initialized to 0Fh, which allows immediate access to the data direction registers using the "MOV !rx,W" instruction.

#### 4.0 SPECIAL-FUNCTION REGISTERS

The CPU uses a set of special-function registers to control the operation of the device.

The CPU registers include an 8-bit working register (W), which serves as a pseudo accumulator. It holds the second operand of an instruction, receives the literal in immediate type instructions, and also can be program-selected as the destination register.

A set of 31 file registers serves as the primary accumulator. One of these registers holds the first operand of an instruction and another can be program-selected as the destination register. The first eight file registers include the Real-Time Clock/Counter register (RTCC), the lower eight bits of the 11-bit Program Counter (PC), the 8-bit STATUS register, three port control registers for Port A, Port B, Port C, the 8-bit File Select Register (FSR), and INDF used for indirect addressing.

The five low-order bits of the FSR register select one of the 31 file registers in the indirect addressing mode. Calling for the file register located at address 00h (INDF) in any of the file-oriented instructions selects indirect addressing, which uses the FSR register. It should be noted that the file register at address 00h is not a physically implemented register. The CPU also contains an 8-level, 11-bit hardware push/pop stack for subroutine linkage.

Table 4-1. Special-Function Registers

Addr	Name	Function
00h	INDF	Used for indirect addressing
01h	RTCC	Real Time Clock/Counter
02h	PC	Program Counter (low byte)
03h	STATUS	Holds Status bits of ALU
04h	FSR	File Select Register
05h	RA	Port RA Control register
06h	RB	Port RB Control register
07h	RC*	Port RC Control register

\*In the SX18 package, Port C is not used, and address 07h is available as a general-purpose RAM location.

##### 4.1 PC Register (02h)

The PC register holds the lower eight bits of the program counter. It is accessible at run time to perform branch operations.

##### 4.2 STATUS Register (03h)

The STATUS register holds the arithmetic status of the ALU, the page select bits, and the reset state. The STATUS register is accessible during run time, except that bits PD and TO are read-only. It is recommended that only SETB and CLR B instructions be used on this register. Care should be exercised when writing to the STATUS register as the ALU status bits are updated upon completion of the write operation, possibly leaving

the STATUS register with a result that is different than intended.

PA2	PA1	PA0	TO	PD	Z	DC	C	
Bit 7								Bit 0

Bit 7-5: Page select bits PA2:PA0

000 = Page 0 (000h – 01FFh)

001 = Page 1 (200h – 03FFh)

010 = Page 2 (400h – 05FFh)

011 = Page 3 (600h – 07FFh)

Bit 4: Time Out bit, TO

1 = Set to 1 after power up and upon execution of CLRWDT or SLEEP instructions

0 = A watchdog time-out occurred

Bit 3: Power Down bit, PD

1 = Set to a 1 after power up and upon execution of the CLRWDT instruction

0 = Cleared to a '0' upon execution of SLEEP instruction

Bit 2: Zero bit, Z

1 = Result of math operation is zero

0 = Result of math operation is non-zero

Bit 1: Digit Carry bit, DC

After Addition:

1 = A carry from bit 3 occurred

0 = No carry from bit 3 occurred

After Subtraction:

1 = No borrow from bit 3 occurred

0 = A borrow from bit 3 occurred

Bit 0: Carry bit, C

After Addition:

1 = A carry from bit 7 of the result occurred

0 = No carry from bit 7 of the result occurred

After Subtraction:

1 = No borrow from bit 7 of the result occurred

0 = A borrow from bit 7 of the result occurred

Rotate (RR or RL) Instructions:

The carry bit is loaded with the low or high order bit, respectively. When CF bit is cleared, Carry bit works as input for ADD and SUB instructions.

### 4.3 OPTION Register

RTW	RTE_IE	RTS	RTE_ES	PSA	PS2	PS1	PS0
Bit 7				Bit 0			

When the OPTIONX bit in the FUSE word is cleared, bits 7 and 6 of the OPTION register function as described below.

When the OPTIONX bit is set, bits 7 and 6 of the OPTION register read as '1's.

RTW	RTCC/W register selection: 0 = Register 01h addresses W 1 = Register 01h addresses RTCC
RTE_IE	RTCC edge interrupt enable: 0 = RTCC roll-over interrupt is enabled 1 = RTCC roll-over interrupt is disabled
RTS	RTCC increment select: 0 = RTCC increments on internal instruction cycle 1 = RTCC increments upon transition on RTCC pin
RTE_ES	RTCC edge select: 0 = RTCC increments on low-to-high transitions 1 = RTCC increments on high-to-low transitions
PSA	Prescaler Assignment: 0 = Prescaler is assigned to RTCC, with divide rate determined by PS0-PS2 bits 1 = Prescaler is assigned to WDT, and divide rate on RTCC is 1:1
PS2-PS0	Prescaler divider (see Table 4-2)

Table 4-2. Prescaler Divider Ratios

PS2, PS1, PS0	RTCC Divide Rate	Watchdog Timer Divide Rate
000	1:2	1:1
001	1:4	1:2
010	1:8	1:4
011	1:16	1:8
100	1:32	1:16
101	1:64	1:32
110	1:128	1:64
111	1:256	1:128

Upon reset, all bits in the OPTION register are set to 1.

## 5.0 DEVICE CONFIGURATION REGISTERS

The SX device has three registers (FUSE, FUSEX, DEVICE) that control functions such as operating the device in Turbo mode, extended (8-level deep) stack operation, and speed selection for the internal RC oscillator. These registers are not programmable "on the fly"

during normal device operation. Instead, the FUSE and FUSEX registers can only be accessed when the SX device is being programmed. The DEVICE register is a read-only, hard-wired register, programmed during the manufacturing process.

### 5.1 FUSE Word (Read/Program at FFFh in main memory map)

TURBO	SYNC	Reserved	Reserved	IRC	DIV1/ IFBD	DIV0/ FOSC2	Re- served	CP	WDTE	FOSC1	FOSC0
Bit 11											Bit 0

TURBO	Turbo mode enable: 0 = turbo (instruction clock = $osc/1$ ) 1 = instr clock = $osc/4$
SYNC	Synchronous input enable (for turbo mode): This bit synchronizes the signal presented at the input pin to the internal clock through two internal flip-flops. 0 = enabled 1 = disabled
IRC	Internal RC oscillator enable: 0 = enabled - OSC1 pulled low by weak pullup, OSC2 pulled high by weak pullup 1 = disabled - OSC1 and OSC2 behave according to FOSC2: FOSC0
DIV1: DIV0	Internal RC oscillator divider: 00b = 4 MHz 01b = 1 MHz 10 = 128 KHz 11b = 32 KHz
IFBD	Internal crystal/resonator oscillator feedback resistor (1 M $\Omega$ ): 0 = disabled Internal feedback resistor disable (external feedback required) 1 = enabled Internal feedback resistor enabled (valid when IRC = 1)
CP	Code protect enable: 0 = enabled (FUSE, code, and ID memories read back as garbled data) 1 = disabled (FUSE, code, and ID memories can be read normally)
WDTE	Watchdog timer enable: 0 = disabled 1 = enabled
FOSC2: FOSC0	External oscillator configuration (valid when IRC = 1): 000b = LP1 – low power crystal (32KHz) 001b = LP2 – low power crystal/resonator (32 KHz to 1 MHz) 010b = XT1 – normal crystal/resonator (32 KHz to 10 MHz) 011b = XT2 – normal crystal/resonator (1MHz to 24 MHz) 100b = HS1 – high speed crystal/resonator/external crystal oscillator (1MHz to 50 MHz) 101b = HS2 – high speed crystal/resonator/external crystal oscillator (1 MHz to 50 MHz) 110b = HS3 – high speed crystal/resonator/external crystal oscillator (1 MHz to 75 MHz) 111b = RC network - OSC2 is pulled high with a weak pullup (no CLKOUT output) Note: The frequencies are target values.

SX20AC/SX28AC

## 5.2 FUSEX Word (Read/Program via Programming Command)

IRCTRIM2	PINS	IRCTRIM1	IRCTRIM0	OPTIONX/ STACKX	CF	BOR1	BOR0	BORTRIM1	BORTRIM0	BP1	BP0	
Bit 11												Bit 0

**IRCTRIM2:** Internal RC oscillator trim bits. This 3-bit field adjusts the operation of the internal RC oscillator to make it operate within the target frequency range 4 MHz plus or minus 8%. Parts are shipped from the factory untrimmed. The device relies on the programming tool to provide the trimming function.

IRCTRIM0

000b = minimum frequency

111b = maximum frequency

each step about 3%

**PINS**

Selects the number of pins.

0 = 18/20 pins

1 = 28 pins

**OPTIONX/  
STACKX**

OPTION Register Extension and Stack Extension. Set to 1 to disable the programmability of bit 6 and bit 7 in the OPTION register, the RTW and RTE\_IE bits (in other words, to force these two bits to 1) and to limit the program stack size to two locations. Clear to 0 to enable programming of the RTW and RTE\_IE bits in the OPTION register, and to extend the stack size to eight locations.

**CF**

active low – makes carry bit input to ADD and SUB instructions.

**BOR1: BOR0**

Brown-Out Reset; These bits enable or disable the brown-out reset function and set the brown-out threshold voltage as follows:

00b = 4.2V

01b = 2.6V

10b = 2.2V

11b = Brown-Out disabled

**BORTRIM1:**

Brown-Out trim bits (parts are shipped out of factory untrimmed).

**BORTRIM0**

**BP1:BP0**

Configure Memory Size:

00b = 1 page, 1 bank

01b = 2 pages, 1 bank

10b = 4 pages, 4 banks

11b = 4 pages, 8 banks (default configuration)

## 5.3 DEVICE Word (Hard-Wired Read-Only)

1	1	1	1	1	1	0	0	1	1	1	0	
Bit 11												Bit 0

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## 6.0 MEMORY ORGANIZATION

### 6.1 Program Memory

The program memory is organized as 2K, 12-bit wide words. The program memory words are addressed sequentially by a binary program counter. The program counter starts at zero. If there is no branch operation, it will increment to the maximum value possible for the device and roll over and begin again.

Internally, the program memory has a semi-transparent page structure. A page is composed of 512 contiguous program memory words. The lower nine bits of the program counter are zeros at the first address of a page and ones at the last address of a page. This page structure has no effect on the program counter. The program counter will freely increment through the page boundaries.

#### 6.1.1 Program Counter

The program counter contains the 11-bit address of the instruction to be executed. The lower eight bits of the program counter are contained in the PC register (02h) while the upper bits come from the upper three bits of the STATUS register (PA0, PA1, PA2). This is necessary to cause jumps and subroutine calls across program memory page boundaries. Prior to the execution of a branch operation, the user program must initialize the upper bits of the STATUS register to cause a branch to the desired page. An alternative method is to use the PAGE instruction, which automatically causes branch to the desired page, based on the value specified in the operand field. Upon reset, the program counter is initialized with 07FFh.

#### 6.1.2 Subroutine Stack

The subroutine stack consists of eight 11-bit save registers. A physical transfer of register contents from the program counter to the stack or vice versa, and within the stack, occurs on all operations affecting the stack, primarily calls and returns. The stack is physically and logically separate from data RAM. The program cannot read or write the stack.

### 6.2 Data Memory

The data memory consists of 136 bytes of RAM, organized as eight banks of 16 registers plus eight registers which are not banked. Both banked and non-banked memory locations can be addressed directly or indirectly using the FSR (File Select Register). The special-function registers are mapped into the data memory.

#### 6.2.1 File Select Register (04h)

Instructions that specify a register as the operand can only express five bits of register address. This means that only registers 00h to 1Fh can be accessed. The File Select Register (FSR) provides the ability to access registers beyond 1Fh.

Figure 6-1 shows how FSR can be used to address RAM locations. The three high-order bits of FSR select one of eight SRAM banks to be accessed. The five low-order bits select one of 32 SRAM locations within the selected bank. For the lower 16 addresses, Bank 0 is always accessed, irrespective of the three high-order bits. Thus, RAM register addresses 00h through 0Fh are "global" in that they can always be accessed, regardless of the contents of the FSR.

The entire data memory (including the dedicated-function registers) consists of the lower 16 bytes of Bank 0 and the upper 16 bytes of Bank 0 through Bank 7, for a total of  $(1+8)*16 = 144$  bytes. Eight of these bytes are for the function registers, leaving 136 general-purpose memory locations. In the 18-pin SX packages, register RC is not used, which makes address 07h available as an additional general-purpose memory location.

Below is an example of how to write to register 10h in Bank 4:

```
mov   FSR, # $90      ;Select Bank 4 by
                       ;setting FSR<7:5>
mov   $10, # $64     ;load register 10h with
                       ;the literal 64h
```




Figure 6-1. Data Memory Organization

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### 7.0 POWER DOWN MODE

The power down mode is entered by executing the SLEEP instruction.

In power down mode, only the Watchdog Timer (WDT) is active. If the Watchdog Timer is enabled, upon execution of the SLEEP instruction, the Watchdog Timer is cleared, the TO (time out) bit is set in the STATUS register, and the PD (power down) bit is cleared in the STATUS register.

There are three different ways to exit from the power down mode: a timer overflow signal from the Watchdog Timer (WDT), a valid transition on any of the Multi-Input Wakeup pins (Port B pins), or through an external reset input on the MCLR pin.

To achieve the lowest possible power consumption, the Watchdog Timer should be disabled and the device should exit the power down mode through the Multi-Input Wakeup (MIWU) pins or an external reset.

#### 7.1 Multi-Input Wakeup

Multi-Input Wakeup is one way of causing the device to exit the power down mode. Port B is used to support this

feature. The WKEN\_B register (Wakeup Enable Register) allows any Port B pin or combination of pins to cause the wakeup. Clearing a bit in the WKEN\_B register enables the wakeup on the corresponding Port B pin. If multi-input wakeup is selected to cause a wakeup, the trigger condition on the selected pin can be either rising edge (low to high) or falling edge (high to low). The WKED\_B register (Wakeup Edge Select) selects the desired transition edge. Setting a bit in the WKED\_B register selects the falling edge on the corresponding Port B. Clearing the bit selects the rising edge. The WKEN\_B and WKED\_B registers are set to FFh upon reset.

Once a valid transition occurs on the selected pin, the WKPND\_B register (Wakeup Pending Register) latches the transition in the corresponding bit position. A logic '1' indicates the occurrence of the selected trigger edge on the corresponding Port B pin.

Upon exiting the power down mode, the Multi-Input Wakeup logic causes program counter to branch to the maximum program memory address (same as reset).

Figure 7-1 shows the Multi-Input Wakeup block diagram.




Figure 7-1. Multi-Input Wakeup Block Diagram

## 7.2 Port B MIWU/Interrupt Configuration

The WKPND\_B register comes up with a random value upon reset. The user program must clear the register prior to enabling the wake-up condition or interrupts. The proper initialization sequence is:

1. Select the desired edge (through WKED\_B register).
2. Clear the WKPND\_B register.
3. Enable the Wakeup condition (through WKEN\_B register).

Below is an example of how to read the WKPND\_B register to determine which Port B pin caused the wakeup or interrupt, and to clear the WKPND\_B register:

```
mov M,#$09
clr W
mov !RB,W ;W contains WKPND_B
           ;contents of W exchanged
           ;with contents of WKPND_B
```

The final "mov" instruction in this example performs an exchange of data between the working register (W) and the WKPND\_B register. This exchange occurs only with Port B accesses. Otherwise, the "mov" instruction does not perform an exchange, but only moves data from the source to the destination.

Here is an example of a program segment that configures the RB0, RB1, and RB2 pins to operate as Multi-Input Wakeup/Interrupt pins, sensitive to falling edges:

```
mov M,$0F ;prepare to write port data
           ;direction registers
mov W,$07 ;load W with the value 07h
mov !RB,W ;configure RB0-RB2 to be inputs

mov M,$0A ;prepare to write WKED_B
           ;(edge) register
           ;W contains the value 07h
mov !RB,W ;configure RB0-RB2 to sense
           ;falling edges
mov M,$09 ;prepare to access WKPND_B
           ;(pending) register
mov W,$00 ;clear W
mov !RB,W ;clear all wakeup pending bits

mov M,$0B ;prepare to write WKEN_B (enable)
           ;register
mov W,$F8h ;load W with the value F8h
mov !RB,W ;enable RB0-RB2 to operate as
           ;wakeup inputs
```

To prevent false interrupts, the enabling step (clearing bits in WKEN\_B) should be done as the last step in a sequence of Port B configuration steps. After this program segment is executed, the device can receive interrupts on the RB0, RB1, and RB2 pins. If the device is put into the power down mode (by executing the SLEEP instruction), the device can then receive wakeup signals on those same pins.

### 8.0 INTERRUPT SUPPORT

The device supports both internal and external maskable interrupts. The internal interrupt is generated as a result of the RTCC rolling over from 0FFh to 00h. This interrupt source has an associated enable bit located in the OPTION register. There is no pending bit associated with this interrupt.

Port B provides the source for eight external software selectable, edge sensitive interrupts. These interrupt sources share logic with the Multi-Input Wakeup circuitry. The WKEN\_B register allows interrupt from Port B to be individually enabled or disabled. Clearing a bit in the WKEN\_B register enables the interrupt on the corresponding Port B pin. The WKED\_B selects the transition

edge to be either positive or negative. The WKEN\_B and WKED\_B registers are set to FFh upon reset. Setting a bit in the WKED\_B register selects the falling edge while clearing the bit selects the rising edge on the corresponding Port B pin.

The WKPND\_B register serves as the external interrupt pending register.

The WKPND\_B register comes up with a random value upon reset. The user program must clear the WKPND\_B register prior to enabling the interrupt. The proper sequence is described in Section 7.2

Figure 8-1 shows the structure of the interrupt logic.




Figure 8-1. Interrupt Structure

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


All interrupts are global in nature; that is, no interrupt has priority over another. Interrupts are handled sequentially. Figure 8-2 shows the interrupt processing sequence. Once an interrupt is acknowledged, all subsequent global interrupts are disabled until return from servicing the current interrupt. The PC is pushed onto the single level interrupt stack, and the contents of the FSR, STATUS, and W registers are saved in their corresponding shadow registers. The status bits PA0, PA1, and PA2 bits are cleared after the STATUS register has been saved in its shadow register. The interrupt logic has its own single-level stack and is not part of the CALL subroutine stack. The vector for the interrupt service routine is address 0.

Once in the interrupt service routine, the user program must check all external interrupt pending bits (contained in the WKPND\_B register) to determine the source of the interrupt. The interrupt service routine should clear the corresponding interrupt pending bit. If both internal and external interrupts are enabled, the user program may also need to read the contents of RTCC to determine any recent RTCC rollover. This is needed since there is no interrupt pending bit associated with the RTCC rollover.

Normally it is a requirement for the user program to process every interrupt without missing any. To ensure this, the longest path through the interrupt routine must take less time than the shortest possible delay between interrupts.

If an external interrupt occurs during the interrupt routine, the pending register will be updated but the trigger will be ignored unless interrupts are disabled at the beginning of the interrupt routine and enabled again at the end. This also requires that the new interrupt does not occur before interrupts are disabled in the interrupt routine. If there is a possibility of additional interrupts occurring before they can be disabled, the device will miss those interrupt triggers. In other words, using more than one interrupt, such as multiple external interrupts or both RTCC and external interrupts, can result in missed or, at best, jittery interrupt handling should one occur during the processing of another. When handling external interrupts, the interrupt routine should clear at least one pending register bit. The bit that is cleared should represent the interrupt being handled in order for the next interrupt to trigger.

Upon return from the interrupt service routine, the contents of PC, FSR, STATUS, and W registers are restored from their corresponding shadow registers. The interrupt service routine should end with instructions such as RETI and RETIW. RETI pops the interrupt stack and the special shadow registers used for storing W, STATUS, and FSR (preserved during interrupt handling). RETIW behaves like RETI but also adds W to RTCC. The interrupt return instruction enables the global interrupts.



Note: The interrupt logic has its own single-level stack and is not part of the CALL subroutine stack.

Figure 8-2. Interrupt Processing

**9.0 OSCILLATOR CIRCUITS**

The device supports several user-selectable oscillator modes. The oscillator modes are selected by programming the appropriate values into the FUSE Word register. These are the different oscillator modes offered:

- LP: Low Power Crystal
- XT: Crystal/Resonator
- HS: High Speed Crystal/Resonator
- RC: External Resistor/Capacitor  
Internal Resistor/Capacitor

**9.1 XT, LP or HS modes**

In XT, LP or HS, modes, you can use either an external resonator network or an external clock signal as the device clock.

To use an external resonator network, you connect a crystal or ceramic resonator to the OSC1/CLKIN and OSC2/CLKOUT pins according to the circuit configuration shown in Figure 9-1. A parallel resonant crystal type is recommended. Use of a series resonant crystal may result in a frequency that is outside the crystal manufacturer specifications. Table 9-1 shows the recommended external components associated with a crystal-based oscillator. Table 9-2 shows the recommended external component values for a resonator-based oscillator.

Bits 0, 1 and 5 of the FUSE register (FOSC1:FOSC2) are used to configure the different external resonator/crystal oscillator modes. These bits allow the selection of the appropriate gain setting for the internal driver to match the desired operating frequency. If the XT, LP, or HS mode is selected, the OSC1/CLKIN pin can be driven by an external clock source rather than a resonator network, as long as the clock signal meets the specified duty cycle, rise and fall times, and input levels (Figure 9-2). In this case, the OSC2/CLKOUT pin should be left open.




Figure 9-1. Crystal Operation (or Ceramic Resonator) (HS, XT or LP OSC Configuration)




Figure 9-2. External Clock Input Operation (HS, XT or LP OSC Configuration)

Table 9-1. External Component Selection for Crystal Oscillator (Vdd=5.0V), Rs = 0 Ω

FOSC2:FOSC0	Crystal Frequency	C1	C2	R <sub>F</sub>
010	4 MHz	15 pF	22 pF	1 MΩ
011	8 MHz	56 pF	33 pF	1 MΩ
011	20 MHz	33 pF	22 pF	1 MΩ
011	32 MHz	15 pF	22 pF	1 MΩ
100	50* MHz	15 pF	15 pF	1 MΩ

\* 50 MHz fundamental crystal

Table 9-2. External Component Selection for Murata Ceramic Resonators (Vdd=5.0V)

FOSC2:FOSC0	Resonator Frequency	Resonator Part Number	C1	C2	R <sub>F</sub>	R <sub>S</sub>
011	4 MHz	CSA4.00MG	30 pF	30 pF	1MΩ	0 Ω
011	4 MHz	CST4.00MGW	Internal (30 pF)	Internal (30 pF)	1 MΩ	0 Ω
011	4 MHz	CSTCC4.00G0H6	Internal (47 pF)	Internal (47 pF)	1 MΩ	0 Ω
011	8 MHz	CSA8.00MTZ	30 pF	30 pF	1 MΩ	0 Ω
011	8 MHz	CST8.00MTW	Internal (30 pF)	Internal (30 pF)	1 MΩ	0 Ω
011	8 MHz	CSTCC8.00MG0H6	Internal (47 pF)	Internal (47 pF)	1 MΩ	0 Ω
011	20 MHz	CSA20.00MXZ040	5 pF	5 pF	1 MΩ	0 Ω
011	20 MHz	CST20.00MXW0H1	Internal (5 pF)	Internal (5 pF)	1 MΩ	0 Ω
011	20 MHz	CSACV20.00MXJ040	5 pF	5 pF	22 kΩ	0 Ω
011	20 MHz	CSTCV20.00MXJ0H1	Internal (5 pF)	Internal (5 pF)	22 kΩ	0 Ω
100	33 MHz	CSA33.00MXJ040	5 pF	5 pF	1 MΩ	0 Ω
100	33 MHz	CST33.00MXW040	Internal (5 pF)	Internal (5 pF)	1 MΩ	0 Ω
100	33 MHz	CSACV33.00MXJ040	5 pF	5 pF	1 MΩ	0 Ω
100	33 MHz	CSTCV33.00MXJ040	Internal (5 pF)	Internal (5 pF)	1 MΩ	0 Ω
101	50 MHz	CSA50.00MXZ040	15 pF	15 pF	10 kΩ	0 Ω
101	50 MHz	CST50.00MXW0H3	Internal (15 pF)	Internal (15 pF)	10 kΩ	0 Ω
101	50 MHz	CSACV50.00MXJ040	15 pF	15 pF	10 kΩ	0 Ω
101	50 MHz	CSTCV50.00MXJ0H3	Internal (15 pF)	Internal (15 pF)	10 kΩ	0 Ω

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## 9.2 External RC Mode

The external RC oscillator mode provides a cost-effective approach for applications that do not require a precise operating frequency. In this mode, the RC oscillator frequency is a function of the supply voltage, the resistor (R) and capacitor (C) values, and the operating temperature. In addition, the oscillator frequency will vary from unit to unit due to normal manufacturing process variations. Furthermore, the difference in lead frame capacitance between package types also affects the oscillation frequency, especially for low C values. The external R and C component tolerances contribute to oscillator frequency variation as well.

Figure 9-3 shows the external RC connection diagram. The recommended R value is from 3k $\Omega$  to 100k $\Omega$ . For R values below 2.2k $\Omega$ , the oscillator may become unstable, or may stop completely. For very high R values (such as 1 M $\Omega$ ), the oscillator becomes sensitive to noise, humidity, and leakage.

Although the oscillator will operate with no external capacitor (C = 0pF), it is recommended that you use values above 20 pF for noise immunity and stability. With no or small external capacitance, the oscillation frequency can vary significantly due to variation in PCB trace or package lead frame capacitances.




Figure 9-3. RC Oscillator Mode

## 9.3 Internal RC Mode

The internal RC mode uses an internal oscillator, so the device does not need any external components. At 4 MHz, the internal oscillator provides typically  $\pm 8\%$  accuracy over the allowed temperature range. The internal clock frequency can be divided down to provide one of eight lower-frequency choices by selecting the desired value in the FUSE Word register. The frequency range is from 31.25 KHz to 4 MHz. The default operating frequency of the internal RC oscillator may not be 4 MHz. This is due to the fact that the SX device requires trimming to obtain 4 MHz operation. The parts shipped out of the factory are not trimmed. The device relies on the programming tool provided by the third party vendors to support trimming.

## 10.0 REAL TIME CLOCK (RTCC)/WATCHDOG TIMER

The device contains an 8-bit Real Time Clock/Counter (RTCC) and an 8-bit Watchdog Timer (WDT). An 8-bit programmable prescaler extends the RTCC to 16 bits. If the prescaler is not used for the RTCC, it can serve as a postscaler for the Watchdog Timer. Figure 10-1 shows the RTCC and WDT block diagram.

### 10.1 RTCC

RTCC is an 8-bit real-time timer that is incremented once each instruction cycle or from a transition on the RTCC pin. The on-board prescaler can be used to extend the RTCC counter to 16 bits.

The RTCC counter can be clocked by the internal instruction cycle clock or by an external clock source presented at the RTCC pin.

To select the internal clock source, bit 5 of the OPTION register should be cleared. In this mode, RTCC is incremented at each instruction cycle unless the prescaler is selected to increment the counter.

To select the external clock source, bit 5 of the OPTION register must be set. In this mode, the RTCC counter is incremented with each valid signal transition at the RTCC pin. By using bit 4 of the OPTION register, the transition can be programmed to be either a falling edge or rising edge. Setting the control bit selects the falling edge to increment the counter. Clearing the bit selects the rising edge.

The RTCC generates an interrupt as a result of an RTCC rollover from 0FF to 000. There is no interrupt pending bit to indicate the overflow occurrence. The RTCC register must be sampled by the program to determine any overflow occurrence.

## 10.2 Watchdog Timer

The watchdog logic consists of a Watchdog Timer which shares the same 8-bit programmable prescaler with the RTCC. The prescaler actually serves as a postscaler if used in conjunction with the WDT, in contrast to its use as a prescaler with the RTCC.

## 10.3 The Prescaler

The 8-bit prescaler may be assigned to either the RTCC or the WDT through the PSA bit (bit 3 of the OPTION register). Setting the PSA bit assigns the prescaler to the WDT. If assigned to the WDT, the WDT clocks the prescaler and the prescaler divide rate is selected by the PS0, PS1, and PS2 bits located in the OPTION register. Clearing the PSA bit assigns the prescaler to the RTCC. Once assigned to the RTCC, the prescaler clocks the RTCC and the divide rate is selected by the PS0, PS1, and PS2 bits in the OPTION register. The prescaler is not mapped into the data memory, so run-time access is not possible.

The prescaler cannot be assigned to both the RTCC and WDT simultaneously.




Figure 10-1. RTCC and WDT Block Diagram

## 11.0 COMPARATOR

The device contains an on-chip differential comparator. Ports RB0-RB2 support the comparator. Ports RB1 and RB2 are the comparator negative and positive inputs, respectively, while Port RB0 serves as the comparator output pin. To use these pins in conjunction with the comparator, the user program must configure Ports RB1 and RB2 as inputs and Port RB0 as an output. The CMP\_B register is used to enable the comparator, to read the output of the comparator internally, and to enable the output of the comparator to the comparator output pin.

The comparator enable bits are set to "1" upon reset, thus disabling the comparator. To avoid drawing additional current during the power down mode, the comparator should be disabled before entering the power down mode. Here is an example of how to setup the comparator and read the CMP\_B register.

```

mov M,#$08 ;set MODE register to access
;CMP_B
mov W,#$00 ;clear W
mov !RB,W ;enable comparator and its
;output
... ;delay after enabling
;comparator for response
mov M,#$08 ;set MODE register to access
;CMP_B
mov W,#$00 ;clear W
mov !RB,W ;enable comparator and its
;output and also read CMP_B
;(exchange W and CMB_B)
and W,$01 ;set/clear Z bit based on
;comparator result
snb $03.2 ;test Z bit in STATUS reg
;(0 => RB2<RB1)
jmp rb2_hi ;jump only if RB2>RB1
...

```

The final "mov" instruction in this example performs an exchange of data between the working register (W) and the CMP\_B register. This exchange occurs only with Port B accesses. Otherwise, the "mov" instruction does not perform an exchange, but only moves data from the source to the destination.

Figure 11-1 shows the comparator block diagram.

### CMP\_B - Comparator Enable/Status Register

CMP_EN	CMP_OE	Reserved	CMP_RES
Bit 7	Bit 6	Bits 5-1	Bit 0

**CMP\_RES** Comparator result: 1 for RB2>RB1 or 0 for RB2<RB1. Comparator must be enabled (CMP\_EN = 0) to read the result. The result can be read whether or not the CMP\_OE bit is cleared.

**CMP\_OE** When cleared to 0, enables the comparator output to the RB0 pin.

**CMP\_EN** When cleared to 0, enables the comparator.





Figure 11-1. Comparator Block Diagram

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

**12.0 RESET**

Power-On-Reset, Brown-Out reset, watchdog reset, or external reset initializes the device. Each one of these reset conditions causes the program counter to branch to the top of the program memory. For example, on the device with 2048K words of program memory, the program counter is initialized to 07FF.

The device incorporates an on-chip Power-On Reset (POR) circuit that generates an internal reset as  $V_{dd}$  rises during power-up. Figure 12-1 is a block diagram of the circuit. The circuit contains an 10-bit Delay Reset Timer (DRT) and a reset latch. The DRT controls the reset time-out delay. The reset latch controls the internal reset signal. Upon power-up, the reset latch is set (device held in reset), and the DRT starts counting once it detects a valid logic high signal at the MCLR pin. Once DRT reaches the end of the timeout period (typically 72 msec), the reset latch is cleared, releasing the device from reset state.




Note:Ripple counter is 10 bits for Power on Reset (POR) only.

**Figure 12-1. Block Diagram of On-Chip Reset Circuit**

Figure 12-2 shows a power-up sequence where  $\overline{\text{MCLR}}$  is not tied to the  $V_{dd}$  pin and  $V_{dd}$  signal is allowed to rise and stabilize before MCLR pin is brought high. The device will actually come out of reset  $T_{drt}$  msec after MCLR goes high.

The brown-out circuitry resets the chip when device power ( $V_{dd}$ ) dips below its minimum allowed value, but not to zero, and then recovers to the normal value.



**Figure 12-2. Time-Out Sequence on Power-Up (MCLR not tied to  $V_{dd}$ )**

Figure 12-3 shows the on-chip Power-On Reset sequence where the MCLR and V<sub>dd</sub> pins are tied together. The V<sub>dd</sub> signal is stable before the DRT time-out period expires. In this case, the device will receive a proper reset. However, Figure 12-4 depicts a situation where V<sub>dd</sub> rises too slowly. In this scenario, the DRT will time-out prior to V<sub>dd</sub> reaching a valid operating voltage level (V<sub>dd min</sub>). This means the device will come out of reset and start operating with the supply voltage not at a valid level. In this situation, it is recommended that you use the external RC circuit shown in Figure 12-5. The RC delay should exceed the time period it takes V<sub>dd</sub> to reach a valid operating voltage




Figure 12-3. Time-out Sequence on Power-up (MCLR tied to V<sub>dd</sub>): Fast V<sub>dd</sub> Rise Time




Figure 12-4. Time-out Sequence on Power-up (MCLR tied to V<sub>dd</sub>): Slow Rise Time




Figure 12-5. External Power-On Reset Circuit (For Slow V<sub>dd</sub> Power-up)

Note 1: The external Power-On Reset circuit is required only if V<sub>dd</sub> power-up is too slow. The diode D helps discharge the capacitor quickly when V<sub>dd</sub> powers down.

Note 2: R < 40 kΩ is recommended to make sure that voltage drop across R does not violate the device electrical specifications.

Note 3: R1 = 100Ω to 1kΩ will limit any current flowing into MCLR from external capacitor C. This helps prevent MCLR pin breakdown due to Electrostatic Discharge (ESD) or Electrical Overstress (EOS).

### 13.0 BROWN-OUT DETECTOR

The on-chip brown-out detection circuitry resets the device when V<sub>dd</sub> dips below the specified brown-out voltage. The device is held in reset as long as V<sub>dd</sub> stays below the brown-out voltage. The device will come out of reset when V<sub>dd</sub> rises above the brown-out voltage. The brown-out level is preset to approximately 4.2V at the factory. The brown-out circuit can be disabled through BOR0 and BOR1 bits contained in the FUSEX Word register.

#### 14.0 REGISTER STATES UPON DIFFERENT RESET OPERATIONS

The effect of different reset operation on a register depends on the register and the type of reset operation. Some registers are initialized to specific values, some are left unchanged, some are undefined, and some are initialized to an unknown value.

A register that starts with an unknown value should be initialized by the software to a known value; you cannot simply test the initial state and rely on it starting in that state consistently.

Table 14-1 lists the SX registers and shows the state of each register upon different reset.

Table 14-1. Register States Upon Different Resets

Register	Power-On	Wakeup	Brown-out	Watchdog Timeout	MCLR
W	Undefined	Unchanged	Undefined	Unchanged	Unchanged
OPTION	FFh	FFh	FFh	FFh	FFh
MODE	0Fh	0Fh	0Fh	0Fh	0Fh
RTCC (01h)	Undefined	Unchanged	Undefined	Unchanged	Unchanged
PC (02h)	FFh	FFh	FFh	FFh	FFh
STATUS (03h)	Bits 0-2: Undefined Bits 3-4: 11 Bits 5-7: 000	Bits 0-2: Unchanged. Bits 3-4: Unch. Bits 5-7: 000	Bits 0-4: Undefined Bits 5-7: 000	Bits 0-2: Unchanged Bits 3-4: (Note 1) Bits 5-7: 000	Bits 0-2: Unchanged Bits 3-4: (Note 2) Bits 5-7: 000
FSR (04h)	Undefined	Bits 0-6: Unchanged Bit 7: 1	Bits 0-6: Undefined Bit 7: 1	Bits 0-6: Unchanged Bit 7: 1	Bits 0-6: Unchanged Bit 7: 1
RA/RB/RC Direction	FFh	FFh	FFh	FFh	FFh
RA/RB/RC Data	Undefined	Unchanged	Undefined	Unchanged	Unchanged
Other File Registers - SRAM	Undefined	Unchanged	Undefined	Unchanged	Unchanged
CMP_B	Bits 0, 6-7: 1 Bits 1-5: Undefined	Bits 0, 6-7: 1 Bits 1-5: Undefined	Bits 0, 6-7: 1 Bits 1-5: Undefined	Bits 0, 6-7: 1 Bits 1-5: Undefined	Bits 0, 6-7: 1 Bits 1-5: Undefined
WKPND_B	Undefined	Unchanged	Undefined	Unchanged	Unchanged
WKED_B	FFh	FFh	FFh	FFh	FFh
WKEN_B	FFh	FFh	FFh	FFh	FFh
ST_B/ST_C	FFh	FFh	FFh	FFh	FFh
LVL_A/LVL_B/LVL_C	FFh	FFh	FFh	FFh	FFh
PLP_A/PLP_B/PLP_C	FFh	FFh	FFh	FFh	FFh
Watchdog Counter	Undefined	Unchanged	Undefined	Unchanged	Unchanged
NOTE:	1. Watchdog reset during power down mode: 00 (TO, PD) Watchdog reset during Active mode: 01 (TO, PD)				
NOTE:	2. External reset during power down mode: 10 (TO, PD) External reset during Active mode: Unchanged (TO, PD)				

## 15.0 INSTRUCTION SET

As mentioned earlier, the SX family of devices uses a modified Harvard architecture with memory-mapped input/output. The device also has a RISC type architecture in that there are 43 single-word basic instructions. The instruction set contains byte-oriented file register, bit-oriented file register, and literal/control instructions.

Working register W is one of the CPU registers, which serves as a pseudo accumulator. It is a pseudo accumulator in a sense that it holds the second operand, receives the literal in the immediate type instructions, and also can be program-selected as the destination register. The bank of 31 file registers can also serve as the primary accumulators, but they represent the first operand and may be program-selected as the destination registers.

### 15.1 Instruction Set Features

1. All single-word (12-bit) instructions for compact code efficiency.
2. All instructions are single cycle except the jump type instructions (JMP, CALL) and failed test instructions (DECSZ fr, INCSZ fr, SB bit, SNB bit), which are two-cycle.
3. A set of File registers can be addressed directly or indirectly, and serve as accumulators to provide first operand; W register provides the second operand.
4. Many instructions include a destination bit which selects either the register file or the accumulator as the destination for the result.
5. Bit manipulation instructions (Set, Clear, Test and Skip if Set, Test and Skip if Clear).
6. STATUS Word register memory-mapped as a register file, allowing testing of status bits (carry, digit carry, zero, power down, and timeout).
7. Program Counter (PC) memory-mapped as register file allows W to be used as offset register for indirect addressing of program memory.
8. Indirect addressing data pointer FSR (file select register) memory-mapped as a register file.
9. IREAD instruction allows reading the instruction from the program memory addressed by W and upper four bits of MODE register.
10. Eight-level, 11-bit push/pop hardware stack for sub-routine linkage using the Call and Return instructions.
11. Six addressing modes provide great flexibility.

### 15.2 Instruction Execution

An instruction goes through a four-stage pipeline to be executed (Figure 15-1). The first instruction is fetched from the program memory on the first clock cycle. On the second clock cycle, the first instruction is decoded and the second instruction is fetched. On the third clock cycle, the first instruction is executed, the second instruction is decoded, and the third instruction is fetched. On the fourth clock cycle, the first instruction's results are written to its destination, the second instruction is executed, the third instruction is decoded, and the fourth instruction is

fetched. Once the pipeline is full, instructions are executed at the rate of one per clock cycle.

Instructions that directly affect the contents of the program counter (such as jumps and calls) require that the pipeline be cleared and subsequently refilled. Therefore, these instructions take more than one clock cycle.

The instruction execution time is derived by dividing the oscillator frequency by either one (turbo mode) or four (non-turbo mode). The divide-by factor is selected through the FUSE Word register.




Figure 15-1. Pipeline and Clock Scheme

### 15.3 Addressing Modes

The device support the following addressing modes:

- Data Direct
- Data Indirect
- Immediate
- Program Direct
- Program Indirect
- Relative

Both direct and indirect addressing modes are available. The INDF register, though physically not implemented, is used in conjunction with the indirect data pointer (FSR) to perform indirect addressing. An instruction using INDF as its operand field actually performs the operation on the register pointed by the contents of the FSR. Consequently, processing two multiple-byte operands requires alternate loading of the operand addresses into the FSR pointer as the multiple byte data fields are processed.

Examples:

Direct addressing:

```
mov RA,#01 ;move "1" to RA
```

Indirect Addressing:

```
mov FSR,#RA ;FSR = address of RA
mov INDF,#$01 ;move "1" to RA
```

## 15.4 RAM Addressing

### Direct Addressing

The FSR register must be initialized with an appropriate value in order to address the desired RAM register. The following table and code example show how to directly access the banked registers.

Bank	FSR Value
0	010h
1	030h
2	050h
3	070h
4	090h
5	0B0h
6	0D0h
7	0F0h

```

mov FSR, #070 ;Select RAM Bank 3
clr $010 ;Clear register 10h on
;Bank 3

mov FSR, #D0 ;Select RAM Bank 6
clr $010 ;Clear register 10h on
;Bank 6

```

### Indirect Addressing

To access any register via indirect addressing, simply move the eight-bit address of the desired register into the FSR and use INDF as the operand. The example below shows how to clear all RAM locations from 10h to 1Fh in all eight banks:

```

clr FSR ;clear FSR to 00h (at address
;04h)
:loop setb SFR.4 ;set bit 4: address 10h-1Fh,
;30-3Fh, etc
clr INDF ;clear register pointed to by
;FSR
incsz FSR ;increment FSR and test, skip
;jmp if 00h
jmp :loop ;jump back and clear next
;register

```

## 15.5 The Bank Instruction

Often it is desirable to set the bank select bits of the FSR register in one instruction cycle. The Bank instruction provides this capability. This instruction sets the upper bits of the FSR to point to a specific RAM bank without affecting the other FSR bits.

Example:

```

bank $F0 ;Select Bank 7 in FSR
inc $1F ;increment file register
;1Fh in Bank 7

```

## 15.6 Bit Manipulation

The instruction set contains instructions to set, reset, and test individual bits in data memory. The device is capable of bit addressing anywhere in data memory.

## 15.7 Input/Output Operation

The device contains three registers associated with each I/O port. The first register (Data Direction Register), configures each port pin as a Hi-Z input or output. The second register (TTL/CMOS Register), selects the desired input level for the input. The third register (Pull-Up Register), enables a weak pull-up resistor on the pin configured as an input. In addition to using the associated port registers, appropriate values must be written into the MODE register to configure the I/O ports.

When two successive read-modify-write instructions are used on the same I/O port with a very high clock rate, the "write" part of one instruction might not occur soon enough before the "read" part of the very next instruction, resulting in getting "old" data for the second instruction. To ensure predictable results, avoid using two successive read-modify-write instructions that access the same port data register if the clock rate is high.

## 15.8 Increment/Decrement

The bank of 31 registers serves as a set of accumulators. The instruction set contains instructions to increment and decrement the register file. The device also includes both INCSZ fr (increment file register and skip if zero) and DECSZ fr (decrement file register and skip if zero) instructions.

## 15.9 Loop Counting and Data Pointing Testing


The device has specific instructions to facilitate loop counting. The DECSZ fr (decrement file register and skip if zero) tests any one of the file registers and skips the next instruction (which can be a branch back to loop) if the result is zero.

## 15.10 Branch and Loop Call Instructions

The device contains an 8-level hardware stack where the return address is stored with a subroutine call. Multiple stack levels allow subroutine nesting. The instruction set supports absolute address branching.


### 15.10.1 Jump Operation

When a JMP instruction is executed, the lower nine bits of the program counter is loaded with the address of the specified label. The upper two bits of the program counter are loaded with the page select bits, PA1:PA0, contained in the STATUS register. Therefore, care must be exercised to ensure the page select bits are pointing to the correct page *before* the jump occurs.



**15.10.2 Page Jump Operation**

When a JMP instruction is executed and the intended destination is on a different page, the page select bits must be initialized with appropriate values to point to the desired page before the jump occurs. This can be done easily with SETB and CLRB instructions or by writing a value to the STATUS register. The device also has the PAGE instruction, which automatically selects the page in a single-cycle execution.




Note: "N" must be 0, 1, 2, or 3.

**15.10.3 Call Operation**

The following happens when a CALL instruction is executed:

- The current value of the program counter is incremented and pushed onto the top of the stack.
- The lower eight bits of the label address are copied into the lower eight bits of the program counter.
- The ninth bit of the Program Counter is cleared to zero.
- The page select bits (in STATUS register) are copied into the upper two bits of the Program Counter.

This means that the call destination must *start* in the lower half of any page. For example, 00h-0FFh, 200h-2FFh, 400h-4FFh, etc.



**15.10.4 Page Call Operation**

When a subroutine that resides on a different page is called, the page select bits must contain the proper values to point to the desired page before the call instruction is executed. This can be done easily using SETB and CLRB instructions or writing a value to the STATUS register. The device also has the PAGE instruction, which automatically selects the page in a single-cycle execution.

Note: "N" must be 0, 1, 2, or 3.

**15.11 Return Instructions**

The device has several instructions for returning from subroutines and interrupt service routines. The return from subroutine instructions are RET (return without affecting W), RETP (same as RET but affects PA1:PA0), RETI (return from interrupt), RETIW (return and add W to RTCC), and RETW #literal (return and place literal in W). The literal serves as an immediate data value from memory. This instruction can be used for table lookup operations. To do table lookup, the table must contain a string of RETW #literal instructions. The first instruction just in front of the table calculates the offset into the table. The table can be used as a result of a CALL.


## 15.12 Subroutine Operation

### 15.12.1 Push Operation

When a subroutine is called, the return address is pushed onto the subroutine stack. Specifically, each address in the stack is moved to the next lower level in order to make room for the new address to be stored. Stack 1 receives the contents of the program counter. Stack 8 is overwritten with what was in Stack 7. The contents of stack 8 are lost.

### 15.12.2 Pop Operation

When a return instruction is executed the subroutine stack is popped. Specifically, the contents of Stack 1 are copied into the program counter and the contents of each stack level are moved to the next higher level. For example, Stack 1 receives the contents of Stack 2, etc., until Stack 7 is overwritten with the contents of Stack 8. Stack 8 is left unchanged, so the contents of Stack 8 are duplicated in Stack 7.



### 15.13 Comparison and Conditional Branch Instructions

The instruction set includes instructions such as DECSZ fr (decrement file register and skip if zero), INCSZ fr (increment file register and skip if zero), SNB bit (bit test file register and skip if bit clear), and SB bit (bit test file register and skip if bit set). These instructions will cause the next instruction to be skipped if the tested condition is true. If a skip instruction is immediately followed by a PAGE or BANK instruction (and the tested condition is true) then two instructions are skipped and the operation consumes three cycles. This is useful for conditional branching to another page where a PAGE instruction precedes a JMP. If several PAGE and BANK instructions immediately follow a skip instruction then they are all skipped plus the next instruction and a cycle is consumed for each.

### 15.14 Logical Instruction

The instruction set contain a full complement of the logical instructions (AND, OR, Exclusive OR), with the W register and a selected memory location (using either direct or indirect addressing) serving as the two operands.

### 15.15 Shift and Rotate Instructions

The instruction set includes instructions for left or right rotate-through-carry.

### 15.16 Complement and SWAP

The device can perform one's complement operation on the file register (fr) and W register. The MOV W,<>fr instruction performs nibble-swap on the fr and puts the value into the W register.

### 15.17 Key to Abbreviations and Symbols

Symbol	Description
W	Working register
fr	File register (memory-mapped register in the range of 00h to FFh)
PC	Lower eight bits of program counter (file register 02h)
STATUS	STATUS register (file register 03h)
FSR	File Select Register (file register 04h)
C	Carry bit in STATUS register (bit 0)
DC	Digit Carry bit in STATUS register (bit 1)
Z	Zero bit in STATUS register (bit 2)
PD	Power Down bit in STATUS register (bit 3)
TO	Watchdog Timeout bit in STATUS register (bit 4)
PA2:PA0	Page select bits in STATUS register (bits 7:5)
OPTION	OPTION register (not memory-mapped)
WDT	Watchdog Timer register (not memory-mapped)
MODE	MODE register (not memory-mapped)
rx	Port control register pointer (RA, RB, or RC)
!	Non-memory-mapped register designator
f	File register address bit in opcode
k	Constant value bit in opcode
n	Numerical value bit in opcode
b	Bit position selector bit in opcode
.	File register / bit selector separator in assembly language instruction
#	Immediate literal designator in assembly language instruction
lit	Literal value in assembly language instruction
addr8	8-bit address in assembly language instruction
addr9	9-bit address in assembly language instruction
addr12	12-bit address in assembly language instruction
/	Logical 1's complement
	Logical OR
^	Logical exclusive OR
&	Logical AND
<>	Swap high and low nibbles (4-bit segments)
<<	Rotate left through carry bit
>>	Rotate right through carry bit
--	Decrement file register
++	Increment file register

## 16.0 INSTRUCTION SET SUMMARY TABLE

Table 16-1 lists all of the instructions, organized by category. For each instruction, the table shows the instruction mnemonic (as written in assembly language), a brief description of what the instruction does, the number of instruction cycles required for execution, the binary opcode, and the status bits affected by the instruction.

The "Cycles" column typically shows a value of 1, which means that the overall throughput for the instruction is one per clock cycle. In some cases, the exact number of

cycles depends on the outcome of the instruction (such as the test-and-skip instructions) or the clocking mode (Compatible or Turbo). In those cases, all possible numbers of cycles are shown in the table.

The instruction execution time is derived by dividing the oscillator frequency by either one (Turbo mode) or four (Compatible mode). The divide-by factor is selected through the FUSE Word register.

Table 16-1. The SX Instruction Set

Mnemonic, Operands	Description	Cycles (Compatible)	Cycles (Turbo)	Opcode	Bits Affected
<b>Logical Operations</b>					
AND fr, W	AND of fr and W into fr ( $fr = fr \& W$ )	1	1	0001 011f ffff	Z
AND W, fr	AND of W and fr into W ( $W = W \& fr$ )	1	1	0001 010f ffff	Z
AND W, #lit	AND of W and Literal into W ( $W = W \& lit$ )	1	1	1110 kkkk kkkk	Z
NOT fr	Complement of fr into fr ( $fr = fr \wedge FFh$ )	1	1	0010 011f ffff	Z
OR fr, W	OR of fr and W into fr ( $fr = fr   W$ )	1	1	0001 001f ffff	Z
OR W, fr	OR of W and fr into fr ( $W = W   fr$ )	1	1	0001 000f ffff	Z
OR W, #lit	OR of W and Literal into W ( $W = W   lit$ )	1	1	1101 kkkk kkkk	Z
XOR fr, W	XOR of fr and W into fr ( $fr = fr \wedge W$ )	1	1	0001 101f ffff	Z
XOR W, fr	XOR of W and fr into W ( $W = W \wedge fr$ )	1	1	0001 100f ffff	Z
XOR W, #lit	XOR of W and Literal into W ( $W = W \wedge lit$ )	1	1	1111 kkkk kkkk	Z
<b>Arithmetic and Shift Operations</b>					
ADD fr, W	Add W to fr ( $fr = fr + W$ ); carry bit is added if CF bit in FUSEX register is cleared to 0	1	1	0001 111f ffff	C, DC, Z
ADD W, fr	Add fr to W ( $W = W + fr$ ); carry bit is added if CF bit in FUSEX register is cleared to 0	1	1	0001 110f ffff	C, DC, Z
CLR fr	Clear fr ( $fr = 0$ )	1	1	0000 011f ffff	Z
CLR W	Clear W ( $W = 0$ )	1	1	0000 0100 0000	Z
CLR !WDT	Clear Watchdog Timer, clear prescaler if assigned to the Watchdog (TO = 1, PD = 1)	1	1	0000 0000 0100	TO, PD
DEC fr	Decrement fr ( $fr = fr - 1$ )	1	1	0000 111f ffff	Z
DECSZ fr	Decrement fr and Skip if Zero ( $fr = fr - 1$ and skip next instruction if result is zero)	1 or 2 (skip)	1 or 2 (skip)	0010 111f ffff	none
INC fr	Increment fr ( $fr = fr + 1$ )	1	1	0010 101f ffff	Z
INCSZ fr	Increment fr and Skip if Zero ( $fr = fr + 1$ and skip next instruction if result is zero)	1 or 2 (skip)	1 or 2 (skip)	0011 111f ffff	none
RL fr	Rotate fr Left through Carry ( $fr = \ll fr$ )	1	1	0011 011f ffff	C
RR fr	Rotate fr Right through Carry ( $fr = \gg fr$ )	1	1	0011 001f ffff	C
SUB fr, W	Subtract W from fr ( $fr = fr - W$ ); complement of the carry bit is subtracted if CF bit in FUSEX register is cleared to 0	1	1	0000 101f ffff	C, DC, Z
SWAP fr	Swap High/Low Nibbles of fr ( $fr = \leftrightarrow fr$ )	1	1	0011 101f ffff	none

SX20AC/SX28AC

Table 16-1. The SX Instruction Set (Continued)

Mnemonic, Operands	Description	Cycles (Compatible)	Cycles (Turbo)	Opcode	Bits Affected
<b>Bitwise Operations</b>					
CLRB fr.bit	Clear Bit in fr (fr.bit = 0)	1	1	0100 bbbf ffff	none
SB fr.bit	Test Bit in fr and Skip if Set (test fr.bit and skip next instruction if bit is 1)	1 or 2 (skip)	1 or 2 (skip)	0111 bbbf ffff	none
SETB fr.bit	Set Bit in fr (fr.bit = 1)	1	1	0101 bbbf ffff	none
SNB fr.bit	Test Bit in fr and Skip if Clear (test fr.bit and skip next instruction if bit is 0)	1 or 2 (skip)	1 or 2 (skip)	0110 bbbf ffff	none
<b>Data Movement Instructions</b>					
MOV fr,W	Move W to fr (fr = W)	1	1	0000 001f ffff	none
MOV W,fr	Move fr to W (W = fr)	1	1	0010 000f ffff	Z
MOV W,fr-W	Move (fr-W) to W (W = fr - W); complement of carry bit is subtracted if CF bit in FUSEX register is cleared to 0	1	1	0000 100f ffff	C, DC, Z
MOV W,#lit	Move Literal to W (W = lit)	1	1	1100 kkkk kkkk	none
MOV W,/fr	Move Complement of fr to W (W = fr ^ FFh)	1	1	0010 010f ffff	Z
MOV W,-fr	Move (fr-1) to W (W = fr - 1)	1	1	0000 110f ffff	Z
MOV W,++fr	Move (fr+1) to W (W = fr + 1)	1	1	0010 100f ffff	Z
MOV W,<<fr	Rotate fr Left through Carry and Move to W (W = << fr)	1	1	0011 010f ffff	C
MOV W,>>fr	Rotate fr Right through Carry and Move to W (W = >> fr)	1	1	0011 000f ffff	C
MOV W,<>fr	Swap High/Low Nibbles of fr and move to W (W = <> fr)	1	1	0011 100f ffff	none
MOV W,M	Move MODE Register to W (W = MODE), high nibble is cleared	1	1	0000 0100 0010	none
MOVSZ W,-fr	Move (fr-1) to W and Skip if Zero (W = fr - 1 and skip next instruction if result is zero)	1 or 2 (skip)	1 or 2 (skip)	0010 110f ffff	none
MOVSZ W,++fr	Move (fr+1) to W and Skip if Zero (W = fr + 1 and skip next instruction if result is zero)	1 or 2 (skip)	1 or 2 (skip)	0011 110f ffff	none
MOV M,W	Move W to MODE Register (MODE = W)	1	1	0000 0100 0011	none
MOV M,#lit	Move Literal to MODE Register (MODE = lit)	1	1	0000 0101 kkkk	none
MOV !rx,W	Move W to Port Rx Control Register:rx <=> W (exchange W and WKPND_B or CMP_B) or rx = W (move W to rx for all other port control registers)	1	1	0000 0000 0fff	none
MOV IOPTION, W	Move W to OPTION Register (OPTION = W)	1	1	0000 0000 0010	none
TEST fr	Test fr for Zero (fr = fr to set or clear Z bit)	1	1	0010 001f ffff	Z

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Table 16-1. The SX Instruction Set (Continued)

Mnemonic, Operands	Description	Cycles (Compatible)	Cycles (Turbo)	Opcode	Bits Affected
<b>Program Control instruction</b>					
CALL addr8	Call Subroutine: top-of-stack = program counter + 1 PC(7:0) = addr8 program counter (8) = 0 program counter (10:9) = PA1:PA0	2	3	1001 kkkk kkkk	none
JMP addr9	Jump to Address: PC(7:0) = addr9(7:0) program counter (8) = addr9(8) program counter (10:9) = PA1:PA0	2	3	101k kkkk kkkk	none
NOP	No Operation	1	1	0000 0000 0000	none
RET	Return from Subroutine (program counter = top-of-stack)	2	3	0000 0000 1100	none
RETP	Return from Subroutine Across Page Boundary (PA1:PA0 = top-of-stack (10:9) and program counter = top-of-stack)	2	3	0000 0000 1101	PA1, PA0
RETI	Return from Interrupt (restore W, STATUS, FSR, and program counter from shadow regis- ters)	2	3	0000 0000 1110	all STA- TUS, ex- cept TO, PD
RETIW	Return from Interrupt and add W to RTCC (re- store W, STATUS, FSR, and program counter from shadow registers; and add W to RTCC)	2	3	0000 0000 1111	all STA- TUS, ex- cept TO, PD
RETW lit	Return from Subroutine with Literal in W (W = lit and program counter = top-of-stack)	2	3	1000 kkkk kkkk	none
<b>System Control Instructions</b>					
BANK addr8	Load Bank Number into FSR(7:5) FSR(7:5) = addr8(7:5)	1	1	0000 0001 1nnn	none
IREAD	Read Word from Instruction Memory MODE:W = data at (MODE:W)	1	4	0000 0100 0001	none
PAGE addr12	Load Page Number into STATUS(7:5) STATUS(7:5) = addr12(11:9)	1	1	0000 0001 0nnn	PA1, PA0
SLEEP	Power Down Mode WDT = 00h, TO = 1, stop oscillator (PD = 0, clears prescaler if assigned)	1	1	0000 0000 0011	TO, PD

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

SX20AC/SX28AC

### 16.1 Equivalent Assembler Mnemonics

Some assemblers support additional instruction mnemonics that are special cases of existing instructions or alternative mnemonics for standard ones. For example, an assembler might support the mnemonic "CLC" (clear

carry), which is interpreted the same as the instruction "clrb \$03.0" (clear bit 0 in the STATUS register). Some of the commonly supported equivalent assembler mnemonics are described in Table 16-2.

Table 16-2. Equivalent Assembler Mnemonics

Syntax	Description	Equivalent	Cycles
CLC	Clear Carry bit	CLRB \$03.0	1
CLZ	Clear Zero bit	CLRB \$03.2	1
JMP W	Jump Indirect W	MOV \$02,W	4 or 3 (note 1)
JMP PC+W	Jump Indirect W Relative	ADD \$02,W	4 or 3 (note 1)
MODE imm4	Move Immediate to MODE Register	MOV M,#iit	1
NOT W	Complement W	XOR W,\$FF	1
SC	Skip if Carry bit Set	SB \$03.0	1 or 2 (note 2)
SKIP	Skip Next Instruction	SNB \$02.0 or SB \$02.0	4 or 2 (note 3)

Note 1: The JMP W or JMP PC+W instruction takes 4 cycles in the "compatible" clocking mode or 3 cycles in the "turbo" clocking mode.


Note 2: The SC instruction takes 1 cycle if the tested condition is false or 2 cycles if the tested condition is true.

Note 3: The assembler converts the SKIP instruction into a SNB or SB instruction that tests the least significant bit of the program counter, choosing SNB or SB so that the tested condition is always true. The instruction takes 4 cycles in the "compatible" clocking mode or 2 cycles in the "turbo" clocking mode.

## 17.0 ELECTRICAL CHARACTERISTICS

### 17.1 Absolute Maximum Ratings

Ambient temperature under bias	-40°C to +85°C
Storage temperature	-65°C to +150°C
Voltage on $V_{dd}$ with respect to $V_{ss}$	0 V to +7.0V
Voltage on OSC1 with respect to $V_{ss}$	0 V to +13.5V
Voltage on $\overline{MCLR}$ with respect to $V_{ss}$	0 V to +13.5V
Voltage on all other pins with respect to $V_{ss}$	-0.6 V to ( $V_{dd} + 0.6V$ )V
Total power dissipation	700 mW
Max. current out of $V_{ss}$ pin	130 mA
Max. current into $V_{dd}$ pin	130 mA
Max. DC current into an input pin (with internal protection diode forward biased)	$\pm 500 \mu\text{A}$
Max. allowable sink current per I/O pin	45 mA
Max. allowable source current per I/O pin	45 mA



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

SX20AC/SX28AC

**17.2 DC Characteristics**

SX20/28AC at 75MHz(Temp Range: 0°C ≤ Ta ≤ +70°C)

SX20/28AC at 50MHz (Temp Range: -40°C ≤ Ta ≤ +85°C)

Symbol	Parameter	Conditions	Min	Typ	Max	Units
$V_{dd}$	Supply Voltage (Note 1)	$F_{osc} = 32$ MHz	2.7	-	5.5	V
		$F_{osc} = 50$ MHz	3.0	-	5.5	V
		$F_{osc} = 75$ MHz	4.5	-	5.5	V
$S_{V_{dd}}$	$V_{dd}$ rise rate (Note 1)		0.05	-	-	V/ms
$I_{dd}$	Supply Current, active	$V_{dd} = 5.0V, F_{osc} = 75$ MHz (External OSC)	-	100	105	mA
		$V_{dd} = 5.0V, F_{osc} = 50$ MHz (Crystal)	-	77	82	mA
		$V_{dd} = 5.0V, F_{osc} = 4$ MHz (Crystal)	-	7.5	8	mA
		$V_{dd} = 2.7V, F_{osc} = 20$ MHz (Crystal)	-	17	18	mA
$I_{pd}$	Supply Current, power down	$V_{dd} = 3.0V, WDT$ enabled (before timeout)	-	10	20	μA
		$V_{dd} = 3.0V, WDT$ disabled	-	1.0	9.0	μA
		$V_{dd} = 4.5V, WDT$ enabled	-	-	110	μA
		$V_{dd} = 4.5V, WDT$ disabled	-	-	100	μA
$V_{in}, V_{il}$	Input Levels MCLR, OSC1, RTCC Logic High Logic Low		$0.8V_{dd}$		$V_{dd}$	V
			$V_{ss}$		$0.2V_{dd}$	V
	All Other Inputs CMOS Logic High Logic Low		$0.7V_{dd}$		$V_{dd}$	V
			$V_{ss}$		$0.3V_{dd}$	V
	TTL Logic High Logic Low		2.0		$V_{dd}$	V
			$V_{ss}$		0.8	V
$I_{il}$	Input Leakage Current	$V_{in} = V_{dd}$ or $V_{ss}$	-1.0		+1.0	μA
$I_{ip}$	Weak Pullup Current	$V_{dd} = 5.5V, V_{in} = 0V$	100		190	μA
		$V_{dd} = 3.0V, V_{in} = 0V$	25		50	μA
$V_{oh}$	Output High Voltage Ports B, C	$I_{oh} = 20mA, V_{dd} = 4.5V$				V
		$I_{oh} = 12mA, V_{dd} = 3.0V$				V
	Port A	$I_{oh} = 30mA, V_{dd} = 4.5$				V
		$I_{oh} = 20mA, V_{dd} = 3.0V$				V
$V_{ol}$	Output Low Voltage All Ports	$I_{ol} = 30mA, V_{dd} = 4.5V$			0.6	V
		$I_{ol} = 20mA, V_{dd} = 3.0V$			0.6	V

Note 1:  $V_{dd}$  must start rising from  $V_{ss}$  to ensure proper Power-On-Reset when relying on the internal Power-On-Reset circuitry.

### 17.3 AC Characteristics

SX20/28AC at 75MHz (Temp Range:  $0^{\circ}\text{C} \leq T_a \leq +70^{\circ}\text{C}$ )

SX20/28AC at 50MHz (Temp Range:  $-40^{\circ}\text{C} \leq T_a \leq +85^{\circ}\text{C}$ )

Symbol	Parameter	Min	Typ	Max	Units	Conditions		
$F_{osc}$	External CLKIN Frequency	DC	-	32	KHz	LP1		
				1.0	MHz	LP2		
				4.0	MHz	RC		
				10	MHz	XT1		
				24	MHz	XT2		
				50	MHz	HS1/HS2/HS3		
	Oscillator Frequency	DC	-	32	KHz	LP1		
		0.032		1.0	MHz	LP2		
		DC		4.0	MHz	RC		
		0.032		10.0	MHz	XT1		
		1.0		24.0	MHz	XT2		
		1.0		50	MHz	HS1/HS2/HS3		
	Oscillator Frequency	1.0		75	MHz	HS3		
		$T_{osc}$	External CLKIN Period	31.25	-	-	$\mu\text{s}$	LP1
				1.0			$\mu\text{s}$	LP2
				250			ns	RC
				100			ns	XT1
				41.7			ns	XT2
20					ns	HS1/HS2/HS3		
	Oscillator Period	31.25	-	-	$\mu\text{s}$	LP1		
		1.0		31.25	$\mu\text{s}$	LP2		
		250		-	$\mu\text{s}$	RC		
		0.1		31.25	$\mu\text{s}$	XT1		
		41.7		1000.0	ns	XT2		
		20		1000.0	ns	HS1/HS2/HS3		
	Oscillator Period	13.3		-	ns	HS3		
		$T_{osL}, T_{osH}$	Clock in (OSC1) Low or High Time	2.0	-	-	$\mu\text{s}$	LP1/LP2
				50			ns	XT1/XT2
				8.0			ns	HS1/HS2/HS3
				5.3			ns	HS3


Note: Data in the Typical ("TYP") column is at  $25^{\circ}\text{C}$  unless otherwise stated.

### 17.4 Comparator DC and AC Specifications (50 MHz and 75 MHz Operation)

Parameter	Conditions	Min	Typ	Max	Units
Input Offset Voltage	$0.4\text{V} < V_{in} < V_{dd} - 1.5\text{V}$		+/- 10	+/- 25	mV
Input Common Mode Voltage Range		0.4		$V_{cc} - 1.3$	V
Voltage Gain			300k		V/V
DC Supply Current (enabled)	$V_{dd} = 5.5\text{V}$			120	$\mu\text{A}$
Response Time	$V_{overdrive} = 25\text{mV}$			250	ns

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


### 17.5 Typical Performance Characteristics (25°C)




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

17.7 Typical Performance Characteristics (Continued)


Active Supply Current Vs Operating Frequency  
(External Clock)  
SX18AC75/SX20AC75/SX28AC75




Active Supply Current Vs V<sub>dd</sub>  
(Crystal Clock)



Active Supply Current Vs V<sub>dd</sub>  
(External Clock)




Active Supply Current Vs V<sub>dd</sub>  
(32 kHz Crystal Clock)




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

17.7 Typical Performance Characteristics (25°C)



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


18.0 PACKAGE DIMENSIONS (DIMENSIONS ARE IN INCHES/(MILLIMETERS))



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

SX20AC/SX28AC

SX28AC/DP




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้





รูปที่ จ.1 (ต่อ) ผังงานของโปรแกรมหลัก Basic Stamp

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



ภาคผนวก ฉ  
รหัสต้นฉบับของโปรแกรม

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## โปรแกรมการทำงานของเครื่องซ้อมรับพระราชทานปริญญาบัตร

```
' {$STAMP BS2sx}

btn   VAR   Byte      "ประกาศตัวแปร btn เป็นข้อมูลระดับ8 บิต"
on    VAR   Byte      "ประกาศตัวแปร on เป็นข้อมูลระดับ8 บิต"
op    VAR   Byte      "ประกาศตัวแปร op เป็นข้อมูลระดับ8 บิต"
disop VAR   Byte      "ประกาศตัวแปร disop เป็นข้อมูลระดับ8 บิต"
counter VAR   Word    "ประกาศตัวแปร counter เป็นข้อมูลระดับ 16 บิต"
time  VAR   Word      "ประกาศตัวแปร time เป็นข้อมูลระดับ 16 บิต"
Limit VAR   IN3       "ประกาศตัวแปร Limit มีค่าเท่ากับอินพุตพอร์ต3"
full  VAR   IN0       "ประกาศตัวแปร full มีค่าเท่ากับอินพุตพอร์ต0"
ele   VAR   IN2       "ประกาศตัวแปร ele มีค่าเท่ากับอินพุตพอร์ต2"
stm1  VAR   IN3       "ประกาศตัวแปร stm1 มีค่าเท่ากับอินพุตพอร์ต3"
play  VAR   IN6       "ประกาศตัวแปร play มีค่าเท่ากับอินพุตพอร์ต6"
sub   VAR   IN1       "ประกาศตัวแปร sub มีค่าเท่ากับอินพุตพอร์ต1"
m1    CON   14        "ประกาศตัวแปร m1 มีค่าเท่ากับพอร์ต14"
m2    CON   15        "ประกาศตัวแปร m2 มีค่าเท่ากับพอร์ต15"
cn    CON   7         "ประกาศตัวแปร cn มีค่าเท่ากับพอร์ต7"
spk   CON   9         "ประกาศตัวแปร spk มีค่าเท่ากับพอร์ต9"
rpm   CON   10        "ประกาศตัวแปร rpm มีค่าเท่ากับพอร์ต10"
rescs CON   11        "ประกาศตัวแปร rescs มีค่าเท่ากับพอร์ต11"
rescnt CON  13        "ประกาศตัวแปร rescntมีค่าเท่ากับพอร์ต13"
OUT11 = 0            "กำหนดเอาต์พุตพอร์ต11มีค่าเท่ากับศูนย์"
OUT9  = 0            "กำหนดเอาต์พุตพอร์ต9 มีค่าเท่ากับศูนย์"

*****

loop: IF play = 1 THEN main "Loop ถ้าปุ่ม play ถูกกดให้ไปยัง main"
      HIGH rescs           "รีเซ็ตวงจรมีค่าเฉลี่ย"
      PAUSE 5              "หน่วงเวลา 5ms"
      LOW rescs            "ใช้งานวงจรมีค่าเฉลี่ย"
```

HIGH	rescnt	"รีเซตวงจรรีบ"
PAUSE	5	"หน่วงเวลา 5ms"
LOW	rescnt	"ใช้งานวงจรรีบค่าเฉลี่ย"
LOW	spk	"รีเซตวงจรรีบที่กเสียง"
BUTTON	12,1,255,255,on,1,timeloop	"ถ้ามีพัลส์เข้าที่พอร์ต 12 ให้ไปยัง time Loop"
GOTO	loop	"กลับไปยัง Loop"
main:	IF ele = 1 THEN rm1	"main ถ้ามีปริญญาบัตรให้ไปที่ rm1"
	IF ele = 0 THEN stp	"ถ้าไม่มีปริญญาบัตรให้ไปที่ stp"
	IF play = 0 THEN plus	"ถ้าปุ่ม PAUSE ถูกกดให้ไปยัง plus"
	IF full = 1 THEN stp	"ถ้าปริญญาบัตรเต็มกล่องบรรจุให้ไปที่ stp"
BUTTON	12,1,255,255,on,1,timemain	"ถ้ามีพัลส์เข้าที่พอร์ต 12 ให้ไปยัง time main"
GOTO	main	"กลับไปยัง main"
RM1:	BUTTON 12,1,255,255,on,1,timerm1	"rm1 ถ้ามีพัลส์เข้าที่พอร์ต 12 ให้ไปยัง timerm1"
HIGH	m1	"หมุนมอเตอร์ 1"
PAUSE	1000	"หน่วงเวลา 1000ms"
IF play	= 0 THEN plus	"ถ้าปุ่ม PAUSE ถูกกดให้ไปยัง plus"
IF stm1	= 1 THEN STPM1	"ถ้ามอเตอร์ 1 หมุดระยะให้ไปที่ stpm1"
GOTO	RM1	"กลับไปยัง rm1"
STPM1:	BUTTON 12,1,255,255,on,1,timestpm1	"stpm1 ถ้ามีพัลส์เข้าที่พอร์ต 12 ให้ไปยัง timestpm1"
IF limit	= 0 THEN STPM2	"ถ้าหมุดระยะมอเตอร์ 2 ให้ไปที่ stpm2"
IF play	= 0 THEN plus	"ถ้าปุ่ม PAUSE ถูกกดให้ไปยัง plus"
HIGH	m2	"หมุน m1"
PAUSE	60	"หน่วงเวลา 60ms"
LOW	m2	"หยุด m2"

PAUSE	20	"หน่วยเวลา 20ms "
LOW	m1	"หยุด m2 "
GOTO	STPM1	"กลับไปยัง rm1 "
STPM2:BUTTON 12,1,255,255,on,1,timestpm2 "stpm2 ถ้ามีพัลส์เข้าที่พอร์ต 12 ให้ไปยัง timestpm2"		
IF play	= 0 THEN plus	"ถ้าปุ่ม PAUSE ถูกกดให้ไปยัง plus"
IF out	= 0 THEN CNT	"ถ้ามีคนบริษฏญาบัตรออกให้ไปที่ speker"
LOW	m2	"หยุด m2"
GOTO	speker	"กลับไปยัง rm1"
speker:BUTTON 12,1,255,255,on,1,timespeker"speker ถ้ามีพัลส์เข้าที่พอร์ต 12 ให้ไปยัง timespeker"		
IF play	= 0 THEN plus	"ถ้าปุ่ม PAUSE ถูกกดให้ไปยัง plus"
PAUSE	500	"หน่วยเวลา20ms"
HIGH	spk	"ใช้งาน เสียงซัดเตอร์"
PAUSE	500	"หน่วยเวลา20ms"
LOW	spk	"หยุดใช้งาน เสียงซัดเตอร์"
GOTO	otp	"กลับไปยังspeker "
otp: BUTTON 12,1,255,255,on,1,timeotp "otp ถ้ามีพัลส์เข้าที่พอร์ต12ให้ไปยังtimeotp"		
IF play	= 0 THEN plus	"ถ้าปุ่มPAUSEถูกกดให้ไปยังplus"
IF out	= 0 THEN CNT	"ถ้ามีคนบริษฏญาบัตรออกให้ไปที่cnt"
GOTO	otp	"กลับไปยัง otp"
CNT: BUTTON 12,1,255,255,on,1,timecnt "cnt ถ้ามีพัลส์เข้าที่พอร์ต12ให้ไปยังtimecnt"		
IF play	= 0 THEN plus	"ถ้าปุ่มPAUSEถูกกดให้ไปยังplus"
LOW	cn	"ใช้งานวงจรมับ"
PAUSE	1	"หน่วยเวลาms"
HIGH	cn	"หยุดใช้งานวงจรมับ"
counter	= counter + 1	"counter + 1เก็บไว้ที่counter"

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

GOTO main	"กลับไปยัง main "
stp: BUTTON 12,1,255,255,on,1,timestp "stp	"ถ้ามีพัลส์เข้าที่พอร์ต12ให้ไปยัง"
PAUSE 100	"หน่วงเวลาms"
IF full = 1 THEN main	"ถ้าปริมาตรเต็มให้ไปที่ main"
GOTO stp	"กลับไปยังstp "
outp: op = counter / (time - 1)	"time - 1 ทหารด้วย counter เก็บค่าไว้ที่ op"
FOR disop = 1 TO op	"วงรูป dis จาก 1 ถึง op"
LOW 10	"ใช้งานวงจรนับค่าเฉลี่ย"
PAUSE 5	"หน่วงเวลาms"
HIGH 10	"ใช้งานวงจรนับค่าเฉลี่ย"
NEXT	"ทำบรรทัดต่อไป"
PAUSE 8000	"หน่วงเวลา8000ms"
GOTO plus	"กลับไปยัง plus"
plus: BUTTON 12,1,255,255,on,1, timeplus	"plus ถ้ามีพัลส์เข้าที่พอร์ต12ให้ไปยัง"
timeplus"	
IF play = 1 THEN main	"ถ้าปุ่มPAUSEถูกกดให้ไปยังplus"
IF sub = 0 THEN outp	"ถ้าปุ่มแสดงค่าเฉลี่ย ให้ไปที่ outp"
LOW m1	"หยุด m1"
LOW m2	"หยุดm2"
GOTO plus	"กลับไปยัง plus"
timeloop: time = time + 1	"time + 1 เก็บไว้ที่ time"
GOTO loop	"กลับไปยังloop "
timemain: time = time + 1	"time + 1 เก็บไว้ที่ time"
GOTO main	"กลับไปยัง main"
timerm1: time = time + 1	"time + 1 เก็บไว้ที่ time"
GOTO rm1	"กลับไปยังrm1 "

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

timestpm1:time = time + 1	"time + 1 เก็บไว้ที่ time"
GOTO stpm1	"กลับไปยังstpm1 "
timestpm2:time = time + 1	"time + 1 เก็บไว้ที่ time"
GOTO stpm2	"กลับไปยังstpm2 "
timecnt: time = time + 1	"time + 1 เก็บไว้ที่ time"
GOTO cnt	"กลับไปยัง cnt"
timestp: time = time + 1	"time + 1 เก็บไว้ที่ time"
GOTO stp	"กลับไปยังstp "
timeplus: time = time + 1	"time + 1 เก็บไว้ที่ time"
GOTO plus	"กลับไปยังplus "
timespeker: time = time + 1	"time + 1 เก็บไว้ที่ time"
GOTO speker	"กลับไปยังspeker "
timeotp: time = time + 1	"time + 1 เก็บไว้ที่ time"
GOTO otp	"กลับไปยัง otp"

รูป ๑.1 รหัสต้นฉบับของโปรแกรมเครื่องซ้อมรับพระราชทานปริญญาบัตร

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



ภาคผนวก ช  
คู่มือการใช้งาน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

**คู่มือการใช้งาน**  
**เครื่องช่วยซ่อมรับพระราชทานปริญญาบัตร**



**ภาควิชาครุศาสตร์วิศวกรรม**

**คณะครุศาสตร์อุตสาหกรรม**


**สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบังปีการศึกษา 2549**

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## 1. คำแนะนำเบื้องต้น


ก่อนที่จะใช้งานเครื่องช่วยซ้อมรับพระราชทานปริญญาบัตร ควรทำการศึกษารูปร่างการใช้งานจากคู่มือให้เข้าใจ เพื่อให้การใช้งานเป็นไปอย่างถูกต้องเต็มประสิทธิภาพ และเป็นการป้องกันความเสียหายที่อาจจะเกิดขึ้นกับเครื่องช่วยซ้อมรับพระราชทานปริญญาบัตรและผู้ใช้งาน

## 2. ส่วนประกอบและปุ่มควบคุม



รูป ข.1 ส่วนประกอบด้านหน้าเครื่องช่วยซ้อมรับพระราชทานปริญญาบัตร

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูป ช.2 ส่วนประกอบด้านหน้าเครื่องช่วยซ่อมรับพระราชทานปริญญาบัตร

มีรายละเอียดต่างๆ ดังนี้

- ① ช่องบรรจุปริญญาบัตรด้านบน
- ② ถาดรอง
- ③ ช่องบรรจุปริญญาบัตรด้านล่าง
- ④ ช่องรับปริญญาบัตร
- ⑤ ชุดเชื่อมต่อเครื่องช่วยซ่อมรับพระราชทานปริญญาบัตรกับกล่องสำรอง
- ⑥ ลำโพง
- ⑦ ปุ่มเลือกใช้เสียงจำลองของกล้องถ่ายรูป
- ⑧ ปุ่มเลือกใช้การเชื่อมต่อชุดสำรองจ่าย
- ⑨ ขั้วเชื่อมต่อระหว่างชุดสำรองจ่ายกับชุดจ่ายหลัก
- ⑩ จอแสดงจำนวนผู้เข้ารับพระราชทานปริญญาบัตรทั้งหมด

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

- 11) จอแสดงค่าเฉลี่ยผู้เข้ารับต่อหนึ่งนาที
- 12) ปุ่ม Reset จำนวนผู้เข้ารับพระราชทานปริญญาบัตรทั้งหมด
- 13) ปุ่มเลือกกดเพื่อแสดงค่าเฉลี่ยจำนวนผู้เข้ารับต่อหนึ่งนาที
- 14) ปุ่มเลือก Play / Pause
- 15) ปลั๊กไฟฟ้ากระแสสลับ 220 โวลต์
- 16) ปุ่มเปิด-ปิดเครื่อง
- 17) ปุ่ม Reset หลักของเครื่อง

### 3. การติดตั้งและการใช้งาน

#### 3.1 การใช้งานเครื่องช่วยซ้อมรับพระราชทานปริญญาบัตร

- 3.1 วางเครื่องบนโต๊ะในตำแหน่งที่เหมาะสม
- 3.2 เสียบปลั๊กไฟ 220 โวลต์เข้าเครื่อง (หมายเลข15)
- 3.3 บรรจุปริญญาบัตรลงในกล่องสำรองซึ่งอยู่ด้านบนสุด
- 3.4 เลือกปุ่มใช้การเชื่อมต่อชุดสำรองจ่าย (หมายเลข8) ให้อยู่ในตำแหน่ง ON
- 3.5 เลือกปุ่ม Play/Pause ให้อยู่ตำแหน่ง Pause
- 3.6 กดปุ่ม Power ให้อยู่ในตำแหน่ง 1 (หมายเลข16)
- 3.7 เลือกปุ่ม Play/Pause ให้อยู่ตำแหน่ง Play
  - 3.7.1 หากต้องการหยุดเครื่องให้กดปุ่ม Power Play/Pause ให้อยู่ในตำแหน่ง(หมายเลข14)
  - 3.7.2 หากต้องการเริ่มนับจำนวนบัณฑิตทั้งหมดใหม่กดปุ่ม Reset Counter(หมายเลข12)
  - 3.7.3 หากเครื่องรวนกดปุ่ม Main Reset (หมายเลข17)
  - 3.7.4 กดปุ่ม Power ให้อยู่ในตำแหน่ง 0เมื่อต้องการเลิกใช้งาน (หมายเลข11)

### 4. การแก้ปัญหาเบื้องต้น

เมื่อท่านผู้ใช้งานประสบปัญหาในการใช้งานเครื่องช่วยซ้อมรับพระราชทานปริญญาบัตรสามารถตรวจสอบแนวทางแก้ปัญหาเบื้องต้นได้ดังต่อไปนี้

### ตารางที่ จ.1 อาการ สาเหตุและวิธีแก้ไข

อาการ	สาเหตุและ/หรือวิธีแก้ไข
1. เมื่อเปิดสวิตช์แล้วจอแสดงผลไม่ทำงาน	1. ตรวจสอบเช็คขั้วปลั๊กไฟ 220 โวลต์
2. เมื่อเปิดสวิตช์แล้วเครื่องไม่สามารถจ่ายปริญาบัตรออกได้	1. ตรวจสอบเช็คการจัดวางปริญาบัตรใหม่
3. เมื่อในขณะที่เครื่องทำงานเกิดอาการรวน	1. กดปุ่ม Reset (หมายเลข10)

## 5. การดูแลรักษาและข้อควรระวัง

### 5.1 การดูแลรักษา

5.1.1. อ่านคู่มือการใช้งานก่อนใช้งานอย่างละเอียด

5.1.2. ปิดสวิตช์ทุกครั้งเมื่อใช้งานเสร็จ

5.1.3. ทำความสะอาดทุกครั้งที่ใช้งานเสร็จ

### 5.2 ข้อควรระวัง

5.2.1. ไม่ควรใส่ปริญาบัตรมากเกินไปจนขนาดที่กำหนดไว้

5.2.2. การวางเครื่องบนโต๊ะในตำแหน่งที่มั่นคง เพราะอาจทำให้เครื่องตกจากโต๊ะ

5.2.3 ควรใส่ปริญาบัตรให้ทันกับการจ่ายออก

## 6. ข้อมูลจำเพาะ

### ตารางที่ 2 คุณสมบัติ รายละเอียด

คุณสมบัติ	รายละเอียด
ต้องการแหล่งจ่ายไฟฟ้า	ไฟฟ้ากระแสสลับ 220 โวลต์
การใช้งานต่อเนื่อง	ใช้เวลา 4 ชั่วโมง
ระบบ	มีระบบการทำงานแบบอัตโนมัติ และกึ่งอัตโนมัติ
ความเร็วสูงสุดขณะจ่ายปริญาบัตร	40 คน ต่อ นาที
ระบบป้องกันไฟฟ้ารั่ว	มี
ความสูง	68 เซนติเมตร
น้ำหนัก	20 กิโลกรัม

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## ประวัติผู้แต่ง



ชื่อ-สกุล

นายปรัชญา สุขดี

วัน เดือน ปีเกิด

19 ธันวาคม พ.ศ. 2527

ภูมิลำเนา

20/61 หมู่ 4 แขวงสะพานสูง เขตสะพานสูง จังหวัด  
กรุงเทพมหานคร  
10240

ประวัติการศึกษา

ประถมศึกษา

โรงเรียนบ้านบางกะปิ จังหวัดกรุงเทพมหานคร

มัธยมศึกษาตอนต้น

โรงเรียนบางกะปิสุขุมวิทอุปถัมภ์ จังหวัด  
กรุงเทพมหานคร

ประกาศนียบัตรวิชาชีพ

โรงเรียนเทคโนโลยีช่างอุตสาหกรรมกรุงเทพ

ประกาศนียบัตรวิชาชีพชั้นสูง

สถาบันเทคโนโลยีราชมงคลวิทยาเขตนนทบุรี

ปริญญาตรี

สาขาวิชาวิศวกรรมอิเล็กทรอนิกส์

ภาควิชาวิศวกรรมอิเล็กทรอนิกส์

คณะวิศวกรรมศาสตร์อุตสาหกรรม สจล.

คติพจน์

ความทุกข์ที่เกินทนจะหลอมคนให้ทนทาน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## ประวัติผู้แต่ง



นายศิริพัฒน์ พิเรศรัมย์

ชื่อ-สกุล

วัน เดือน ปีเกิด

26 กรกฎาคม พ.ศ. 2527

ภูมิลำเนา

114 หมู่.8 ตำบลชุมเห็ด อำเภอเมือง  
จังหวัดบุรีรัมย์ 31000

ประวัติการศึกษา

ประถมศึกษา

โรงเรียนบ้านโกรกขี้หนู จังหวัดบุรีรัมย์

มัธยมศึกษาตอนต้น

โรงเรียนพระครูพิทยาคม จังหวัดบุรีรัมย์

ประกาศนียบัตรวิชาชีพ

วิทยาลัยเทคนิคบุรีรัมย์

ประกาศนียบัตรวิชาชีพชั้นสูง

วิทยาลัยเทคนิคบุรีรัมย์

ปริญญาตรี

สาขาวิศวกรรมอิเล็กทรอนิกส์

ภาควิชาครุศาสตร์วิศวกรรม

คณะครุศาสตร์อุตสาหกรรม สจล.

คติพจน์

การที่เราเข้าใจในสิ่งที่คิดว่าเลวร้ายที่สุด บางครั้งก็ไม่ได้  
ทำให้ชีวิตดีขึ้น แต่อย่างน้อยก็ทำให้เรามีความสุข

## ประวัติผู้แต่ง



ชื่อ-สกุล	นายสมศักดิ์ ดีเพิ่ม
วัน เดือน ปีเกิด	30 ตุลาคม พ.ศ. 2527
ภูมิลำเนา	9 หมู่ 7 ตำบลโคกสะอาด อำเภอปราสาท จังหวัดสุรินทร์ 32140
ประวัติการศึกษา	
ประถมศึกษา	โรงเรียนบ้านกบกระบือ จังหวัดสุรินทร์
มัธยมศึกษาตอนต้น	โรงเรียนประสาทวิทยาคาร จังหวัดสุรินทร์
ประกาศนียบัตรวิชาชีพ	วิทยาลัยเทคนิคสุรินทร์ จังหวัดสุรินทร์
ประกาศนียบัตรวิชาชีพชั้นสูง	วิทยาลัยเทคนิคสุรินทร์ จังหวัดสุรินทร์
ปริญญาตรี	สาขาวิชาวิศวกรรมอิเล็กทรอนิกส์ ภาควิชาวิศวกรรมอิเล็กทรอนิกส์ คณะครุศาสตร์อุตสาหกรรม สจล.
คติพจน์	จะไม่รู้จักคำว่าดี ถ้าไม่เคยทำผิด แต่ผิดแล้วต้องแก้ไข มิใช่แก้ตัว

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้