

สำนักหอสมุดกลาง พระจอมเกล้าลาดกระบัง

เครื่องวัดความส่องสว่าง



นางสาวนิภาวรรณ วงศ์ภูมิ
นางสาวอิสราภรณ์ ชุนสิงห์

2/พ.
26629ด
2549

เลขที่.....
เลขทะเบียน..... **76662**
วัน,เดือน,ปี..... **-3 S.ค. 2550**

b. **11850292**
i.

โครงการพิเศษนี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรปริญญาวิทยาศาสตรบัณฑิต
ภาควิชาฟิสิกส์ประยุกต์
คณะวิทยาศาสตร์
สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง
ปีการศึกษา 2549

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

LUX METER



Miss.Nipawan Wongphoom
Miss.Issarapom Khunsing

A Special Project Submitted in Partial Fulfillment of the Requirement for the Degree of Bachelor
of Science

Department of Applied Physics

Faculty of Science

King Mongkut's Institute of Technology Ladkrabang

Academic Year 2006

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

โครงการพิเศษเรื่อง

เครื่องวัดความส่องสว่าง
LUX METER

นักศึกษา

นางสาวนิภาวรรณ วงศ์ภูมิ
นางสาวอิสราภรณ์ ขุนสิงห์

ภาควิชา

ฟิสิกส์ประยุกต์


สาขาวิชา


ฟิสิกส์ประยุกต์-เครื่องมือวิทยาศาสตร์และ
อุตสาหกรรม

อาจารย์ที่ปรึกษา

รศ.วิชิต ศิริโชติ

ภาควิชาฟิสิกส์ประยุกต์ คณะวิทยาศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าลาดกระบัง
อนุมัติให้โครงการพิเศษฉบับนี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรวิทยาศาสตรบัณฑิต

คณะกรรมการตรวจสอบ	ลายมือชื่อ
ประธานกรรมการ อ.ชนกรณ์ ลีลาวัฒนานนท์ กรรมการ อ.กิริบุทธิ์ ศรีนวลจันทร์ กรรมการ อ.ธรรมรัตน์ แต่งตั้ง กรรมการที่ปรึกษา รศ.วิชิต ศิริโชติ	


.....
(รองศาสตราจารย์วิชาญ เตชะดิระ)
หัวหน้าภาควิชาฟิสิกส์ประยุกต์

ลิขสิทธิ์ของภาควิชาฟิสิกส์ประยุกต์ คณะวิทยาศาสตร์
สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

โครงการพิเศษ	เครื่องวัดความส่องสว่าง
นักศึกษา	นางสาวนิภาวรรณ วงศ์ภูมิ นางสาวอิสราภรณ์ ขุนสิงห์
ภาควิชา	ฟิสิกส์ประยุกต์ คณะวิทยาศาสตร์
สาขาวิชา	ฟิสิกส์ประยุกต์ – เครื่องมือวิทยาศาสตร์และ อุตสาหกรรม
ปีการศึกษา	2549
อาจารย์ที่ปรึกษา	รองศาสตราจารย์วิชุด ศิริโชติ

บทคัดย่อ

ลักซ์มิเตอร์เป็นอุปกรณ์ที่พัฒนาขึ้นเพื่อใช้วัดความส่องสว่าง มิเตอร์จะถูกสร้างขึ้นโดย PIC ไมโครคอนโทรลเลอร์ และโฟโตไดโอดเป็นตัวตรวจจับแสงโดยอินพุทของวงจรจะแปลงค่ากระแสตรงจากโฟโตไดโอดเป็นแรงดัน โดยสัญญาณที่ได้จะถูกแปลงเป็นข้อมูลดิจิทัลด้วยวงจร successive approximation ADC ขนาด 10 บิต ที่อยู่ภายใน ค่าที่อ่านได้จะถูก calibrate เป็นหน่วย ลักซ์ โดย ลักซ์มิเตอร์ที่มีขายทั่วไป ย่านการวัดจะอยู่ในช่วง 0-1000 ลักซ์ ซึ่งลักซ์มิเตอร์สามารถนำไปใช้ในการอนุรักษ์พลังงานแสงสว่าง ในอาคารและสำนักงาน

Special Project Title	LUX METER
Name	Miss.Nipawan Wongphoom Miss.Issaraporn Khunsing
Department	Applied Physics
Program	Applied Physics-Science and Industry Instrumentation
Academic Year	2549
Special Project Advisor	Assoc.Prof. Wichit Sirichote

ABSTRACT

A device used for measuring luminance has been developed. The meter is built with the PIC microcontroller and the photodiode for light sensing. The input circuit converts dc current from photodiode to voltage. The signal is converted to digital data with the internal 10-bit successive approximation ADC. The reading is calibrated with Lux unit by commercial Lux meter. The measuring range is 0- 1000 Lux. The Lux meter can be used for energy conservation of lighting in the office and building.

กิตติกรรมประกาศ

โครงการพิเศษฉบับนี้สำเร็จลุล่วงได้ด้วยดี เนื่องจากได้รับความเมตตากรุณาเป็นอย่างยิ่งจาก รศ.วิจิต ศรีโชติ อาจารย์ประจำภาควิชาฟิสิกส์ประยุกต์ คณะวิทยาศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง ซึ่งได้ให้คำปรึกษา คำแนะนำในการดำเนินการทดลองและการแก้ปัญหาต่างๆ ตลอดจนแนวทางในการทำโครงการพิเศษฉบับนี้ ผู้จัดทำรู้สึกซาบซึ้งในความกรุณาของท่านอาจารย์ และขอกราบขอบพระคุณเป็นอย่างสูงไว้ ณ ที่นี้

ขอกราบขอบพระคุณ รศ.วิญญ เพชรภา รศ.อนุพงศ์ สรงประภา และอาจารย์อาจารย์ประจำภาควิชาฟิสิกส์ประยุกต์ทุกท่าน ที่ได้ให้ความกรุณาประสิทธิ์ประสาทวิชาความรู้ และอนุเคราะห์เครื่องมือและอุปกรณ์ให้แก่ผู้จัดทำ

ขอกราบขอบพระคุณ ภาควิชาฟิสิกส์ประยุกต์ คณะวิทยาศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง ที่ให้ใช้สถานที่ในการศึกษาหาความรู้และการทำโครงการพิเศษ ตลอดจนให้การสนับสนุนทางด้านงบประมาณในการดำเนินงาน

ขอกราบขอบพระคุณ บิดา มารดา ผู้มีพระคุณอย่างยิ่ง ที่ได้ให้ความรัก ให้ความช่วยเหลือทางด้านทุนทรัพย์และคอยให้กำลังใจอย่างดีเสมอมา

สุดท้ายขอขอบคุณพี่ ๆ และเพื่อนร่วมรุ่นทุกคน ให้การสนับสนุน ให้ความช่วยเหลือและให้กำลังใจเสมอมา

นางสาวนิภาวรรณ วงศ์ภูมิ

นางสาวอิสราภรณ์ ขุนสิงห์

สารบัญ

	หน้า
บทคัดย่อภาษาไทย	ก
บทคัดย่อภาษาอังกฤษ	ข
กิตติกรรมประกาศ	ค
สารบัญ	ง
สารบัญตาราง	ฉ
สารบัญรูป	ช
บทที่ 1 บทนำ	
1.1 ความเป็นมาและแนวคิดที่สำคัญ	1
1.2 วัตถุประสงค์	2
1.3 ขอบเขตของการวิจัย	2
1.4 ขั้นตอนการดำเนินงาน	2
1.5 ผลที่คาดว่าจะได้รับ	3
บทที่ 2 ทฤษฎีและหลักการ	
2.1 ระบบแสงสว่าง	
2.1.1 มุมต้น	4
2.1.2 ปริมาณแสงหรือฟลักซ์ส่องสว่าง	5
2.1.3 ความเข้มแห่งการส่องสว่าง	6
2.1.4 ความส่องสว่าง	6
2.1.5 ความสว่าง	7
2.1.6 ประสิทธิภาพการส่องสว่าง	8
2.2 หลักการส่องสว่าง	
2.2.1 Inverse Square Law	8
2.2.2 Cosine Law	8
2.3 คุณสมบัติของ PIC18F2550	
2.3.1 การตั้งค่าโหมดออสซิลเลเตอร์	
2.3.1.1 ชนิดของออสซิลเลเตอร์	12
2.3.1.2 คริสตอลออสซิลเลเตอร์/เซรามิกเรโซเนเตอร์	13

สารบัญ(ต่อ)

	หน้า
2.3.2 ตัวแปลงอนาลอกเป็นดิจิทัล10-BIT	
2.3.2.1 โครงสร้างการแปลงอนาลอกเป็นดิจิทัล10-BIT	13
2.3.3 I/O พอร์ต	
2.3.3.1 PORTA, TRISA and LATA Registers	18
2.3.3.2 PORTB, TRISB และ LATB Register	20
2.4 ระดับความสว่างมาตรฐาน	22
บทที่ 3 วิธีการดำเนินการ	
3.1 อุปกรณ์ตรวจจับแสง	23
3.2 วงจรขยายสัญญาณ	23
3.3 ส่วน ไมโครคอนโทรลเลอร์	24
3.4 ส่วนแสดงผล LCD	26
3.5 โปรแกรมที่แสดงการทำงานของโปรแกรม	27
บทที่ 4 ผลการทดลอง และ การอภิปรายผล	
4.1 การทดสอบการแปลงค่าสัญญาณอนาลอกเป็นดิจิทัล	28
4.2 การทดลองการเลือกอัตราขยายที่เหมาะสม	31
4.3 การทดลองวัดเทียบกับ Lux Meter ที่ใช้งานทั่วไป	32
4.4 การทดลองวัดค่าความส่องสว่าง	35
บทที่ 5 สรุปและข้อเสนอแนะ	
5.1 สรุปผลการทดลอง	36
5.2 ข้อเสนอแนะ	36
5.3 ข้อเสนอแนะ	37
บรรณานุกรม	
ภาคผนวก	

สารบัญตาราง

ตารางที่	หน้า
2.1 แสดงคุณสมบัติของ PIC18F2550	11
2.2 แสดงการเลือกตัวเก็บประจุสำหรับ CRYSTAL OSCILLATOR	13
2.3 แสดง REGISTER ที่ควบคุม A/D 0 (ADCON0)	14
2.4 แสดง REGISTER ที่ควบคุม A/D 1 (ADCON1)	15
2.5 แสดง REGISTER ที่ควบคุม A/D 2 (ADCON2)	16
2.6 แสดงรายละเอียดของ PORTA I/O	19
2.7 สรุปรีจิสเตอร์ที่สัมพันธ์กับพอร์ตA	20
2.8 แสดง I/O พอร์ต	21
2.9 แสดงระดับความสว่างมาตรฐาน	22
4.1 แสดงความสัมพันธ์ระหว่าง Input Voltage และ เลขดิจิตอล	29
4.2 แสดงความสัมพันธ์ของค่า Lux ที่ได้เมื่อปรับความต้านทานที่ค่าต่างๆ	31
4.3 แสดงความสัมพันธ์ระหว่าง เลขดิจิตอล กับ Lux	33
4.4 ความสัมพันธ์ระหว่าง Lux ที่ได้จากเครื่อง Lux Meter ที่ใช้งานโดยทั่วไป กับ ค่า Lux ที่ได้จากชุดทดลอง	35

สารบัญรูป

รูปที่	หน้า
1.1 แสดงเครื่องวัดความสว่าง ที่นิยมใช้ทั่วไป	1
2.1 แสดงรูปทรงกลมตัน	4
2.2 Point source	5
2.3 ลักษณะของลักซ์การส่องสว่าง (Luminous Flux)	5
2.4 หน่วยของความส่องสว่าง	7
2.5 แสดงมุมระหว่างทิศทางของแสงกับแนวตั้งฉากกับพื้นที่รับแสง	9
2.6 แสดงโครงสร้างของ PIC 18F2550 แบบ 28 ขา	11
2.7 แสดงการทำงานของวงจร ที่ใช้ Crystal หรือ ceramic resonator	12
3.1 บล็อกไดอะแกรมแสดงโครงสร้างของลักซ์มิเตอร์ (LUX METER)	23
3.2 แสดงการต่อวงจร โฟโต้ไดโอด กับ ออป-แอมป์ (TLC 251)	24
3.3 แสดงขาของ PIC 18F2550	24
3.4 แสดงโครงสร้างของ PIC18F2550 Project Board	25
3.5 แสดงโมดูลของ LCD แบบอักษร	26
4.1 แผนภาพแสดงการต่อวงจรทดสอบการแปลงค่าอนาล็อกเป็นดิจิทัล	28
4.2 กราฟแสดงความสัมพันธ์ระหว่าง ADC Reading และ Input Voltage (V)	30
4.3 ไดอะแกรมแสดงวิธีการทดลอง	31
4.4 แสดงการจัดชุดการทดลองหาค่า Calibration curve	32
4.5 กราฟแสดงความสัมพันธ์ระหว่าง ADC Reading และ Lux	34
4.6 Lux Meter ที่เสร็จสมบูรณ์	35
4.7 แสดงการทดลองวัดค่าความส่องสว่าง	35

บทที่ 1

บทนำ

1.1 ความเป็นมาและแนวคิดที่สำคัญ

แสงเป็นคลื่นแม่เหล็กไฟฟ้าที่มีความยาวคลื่นอยู่ระหว่าง 380-780 นาโนเมตร การเปลี่ยนแปลงความยาวคลื่นของแสงสว่างไปต่าง ๆ จะทำให้คนรู้สึกเห็นเป็นสีต่างๆ กันไปตามความยาวคลื่น

ความสว่างมีผลต่อสุขภาพตาและเป็นสาเหตุของอุบัติเหตุต่างๆ ถ้าความสว่างน้อยเกินไป ทำให้กล้ามเนื้อตาต้องทำงานมากขึ้น เกิดความเมื่อยล้าสายตาเพราะต้องเพ่งมาก ปวดตา ปวดศีรษะ ประสิทธิภาพการทำงานลดลง และถ้าความสว่างมากเกินไป ทำให้ผู้ทำงานเกิดความไม่สบายเมื่อยล้าปวดตามีนิ่วในตา การมองเห็นลดลง ดังนั้นความสว่างที่เหมาะสมเป็นสิ่งสำคัญที่ช่วยให้ตาสามารถมองเห็นสิ่งต่าง ๆ ได้ชัดเจนและรวดเร็ว เป็นการเพิ่มประสิทธิภาพในการทำงาน และลดอุบัติเหตุได้อย่างดียิ่ง

รูปที่ 1.1 แสดงเครื่องวัดความส่องสว่าง ที่นิยมใช้ทั่วไป

เครื่องวัดความสว่างจึงมีความจำเป็นสำหรับ ที่พักอาศัย สำนักงาน สถานศึกษา เครื่องวัดความสว่างเป็นอุปกรณ์ที่จำเป็นในตรวจสภาพแหล่งกำเนิดแสง ควบคุมแสงสว่างในแต่ละสถานที่ตามค่ามาตรฐาน และใช้ในการพิจารณาค่าแห่งการติดตั้งแหล่งกำเนิดแสง เพื่อให้มีแสงสว่างที่พอเหมาะกับสถานที่ที่ใช้ปฏิบัติงาน และ ช่วยในเรื่องการอนุรักษ์พลังงานอีกด้วย

ในสำนักงาน และสถานศึกษา ส่วนใหญ่จะใช้เครื่องวัดความส่องสว่างในการตรวจวัดแสงสว่าง แต่เครื่องวัดความส่องสว่าง ที่มีจำหน่ายในท้องตลาดโดยทั่วไป

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

(ดังแสดงในรูปที่ 1.1) นั้นมีราคาสูง ดังนั้นผู้จัดทำโครงการพิเศษนี้จึงนำ PIC 18F2550 ซึ่งมีความสามารถในการแปลงค่า ADC ได้ 10 bit มาประยุกต์ใช้ในการสร้างเครื่องวัดความส่องสว่างที่มีการประมวลผลอย่างรวดเร็ว โดยแสดงผลทางจอ LCD เป็นตัวเลข ซึ่งจะได้เครื่องวัดความส่องสว่าง ที่ราคาถูกลง แต่ยังคงมีประสิทธิภาพในการวัดความสว่างเท่าเทียมกับเครื่องวัดความส่องสว่าง โดยทั่วไป

1.2 วัตถุประสงค์

- 1.2.1 เพื่อศึกษาเกี่ยวกับหลักการการส่องสว่าง
- 1.2.2 เพื่อศึกษาการแปลงสัญญาณ อนุภาคเป็นดิจิตอล
- 1.2.3 เพื่อศึกษาระบบการตรวจวัดสัญญาณของ โฟโต้ไดโอด
- 1.2.4 เพื่อศึกษาการใช้งานวงจรขยาย ออปแอมป์ และนำมาประยุกต์ใช้กับระบบตรวจจับสัญญาณ
- 1.2.5 เพื่อศึกษาการเชื่อมต่อของ PIC18F2550 Project Board กับระบบตรวจจับสัญญาณ
- 1.2.6 ศึกษา ระบบไมโครคอนโทรลเลอร์ (PIC18F2550) ในการแปลงค่า และการคำนวณให้ได้ปริมาณที่ต้องการทราบ
- 1.2.7 ศึกษาการพัฒนาโปรแกรมแสดงผลทาง LCD

1.3 ขอบเขตของการวิจัย

- 1.3.1 ศึกษาและสร้างชุดทดลองให้แสดงผลทาง LCD โดยใช้ไมโครคอนโทรลเลอร์ควบคุม
- 1.3.2 นำชุดทดลองไปสอบเทียบกับเครื่องวัดความส่องสว่าง ที่ใช้วัด โดยทั่วไป
- 1.3.3 สามารถนำชุดทดลองวัดความส่องสว่าง ไปใช้วัดได้จริง

1.4 ขั้นตอนการดำเนินงาน

- ศึกษาการแปลงค่าความส่องสว่าง เป็นกระแสหรือเป็น โวลต์
- ศึกษาและสร้าง PIC18F2550 Project Board
- ศึกษา และ รวบรวมข้อมูลเกี่ยวกับ อนุภาคหูกิจิตอล
- ศึกษาการเชื่อมต่อระหว่าง อนุภาคหูกิจิตอลกับระบบ ไมโครคอนโทรลเลอร์
- ศึกษา ระบบตรวจวัดสัญญาณของ โฟโต้ไดโอด
- ศึกษาการใช้งานวงจรขยาย (ออป-แอมป์)

- ศึกษาการพัฒนาโปรแกรมที่ใช้สำหรับควบคุมไมโครคอนโทรลเลอร์
- ศึกษาโปรแกรมขับ LCD
- นำบอร์ดไปทดลองวัดจริง
- สอบเทียบค่าที่วัดได้กับเครื่องมือวัดที่เป็นมาตรฐานและมีความละเอียดสูงกว่า
- นำบอร์ดไปทดลองวัดจริงเป็นครั้งสุดท้าย
- สรุป และ รายงานผล

1.5 ผลที่คาดว่าจะได้รับ

- 1.5.1 สร้างและพัฒนาเครื่องวัดความส่องสว่าง แบบดิจิทัลขึ้นใช้เอง ในราคาที่เหมาะสม
- 1.5.2 ได้เครื่องวัดความส่องสว่าง ที่สามารถวัดความส่องสว่างแสงที่ต้องการ ได้อย่างถูกต้อง และมีราคาถูก
- 1.5.3 รู้จักประยุกต์ใช้งานระบบไมโครคอนโทรลเลอร์ ให้เกิดประโยชน์มากยิ่งขึ้น
- 1.5.4 สามารถนำเครื่องวัดความส่องสว่าง ไปใช้ประโยชน์ทางด้านงานวัดการควบคุมความสว่างภายในอาคารเรียน และที่อยู่อาศัย
- 1.5.5 สามารถนำ PIC18F2550 Project Board ไปประยุกต์ใช้งานเครื่องมือวัดปริมาณทางฟิสิกส์ใดๆ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 2

ทฤษฎีที่เกี่ยวข้อง

2.1 ระบบแสงสว่าง

2.1.1. มุมตัน

มุมตัน (Solid angle) คือ มุมยอดที่ถูกรองรับด้วยพื้นผิวใดๆคืออัตราส่วนระหว่างพื้นที่ผิวส่วนที่พิจารณาของทรงกลมต่อรัศมีของทรงกลมนั้นๆ ยกกำลังสอง แทนด้วยสัญลักษณ์ ω มีหน่วยเป็น สเตอเรเดียน (steradian) ใช้อักษรย่อ Sr. และสามารถหาได้จากสูตร

$$\omega = \frac{A}{r^2} \quad (2.1)$$

โดยที่ A คือ พื้นที่ที่รองรับมุม

r คือ รัศมี หรือระยะทางจากจุดยอดมุมถึงพื้นที่ที่รองรับมุม



รูปที่ 2.1 แสดงรูปทรงกลมตัน

จากรูปที่ 2.1 แสดงทรงกลมที่มีรัศมี 1 เมตร หากถ้าเจาะพื้นที่ที่ทรงกลมลงไปดังรูป

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

โดยให้ผิวทรงกลมมีพื้นที่ขนาด 1 ตารางเมตรก็จะได้ มุมตัน 1 Sr. พอดี ถ้าพิจารณาพื้นที่ผิวทรงกลมทั้งหมดซึ่งมีค่าเท่ากับ $4\pi r^2$ ก็อาจกล่าวได้ว่ามุมตันรอบทรงกลม มีค่าเท่ากับ $\frac{4\pi r^2}{r^2}$ หรือเท่ากับ 4π สเตอเรเดียน

2.1.2 ปริมาณแสงหรือฟลักซ์ส่องสว่าง


ปริมาณแสงหรือฟลักซ์การส่องสว่าง (Luminous Flux) คือ ปริมาณแสงทั้งหมดที่เปล่งออกมาจากแหล่งกำเนิดแสง ที่ผ่านพื้นที่หนึ่งในเวลา 1 วินาที แทนด้วยสัญลักษณ์ Φ หรือ F มีหน่วยเป็น ลูเมน (lumen) หรือใช้อักษรย่อ lm. ซึ่งมีค่าเท่ากับปริมาณแสงที่ตกลงพื้นที่ 1 ตารางหน่วย ที่ห่างจากจุดกำเนิดแสง 1 แคนเดลาเป็นระยะทาง 1 หน่วย

ปริมาณแสง 1 ลูเมน หมายถึงปริมาณแสงที่เปล่งออกไปในมุม solid angle 1 Sr. ด้วย Point source ที่มีความเข้มแห่งการส่องสว่าง 1 candela. หรือหมายถึง ปริมาณแสงที่เปล่งจาก Point source 1 candela ไปตกบนพื้นที่ 1 ตารางฟุตบนพื้นผิววัตถุซึ่งวางห่าง 1 ฟุต



รูปที่ 2.2 Point source

Point source คือ แหล่งกำเนิดแสง ที่เป็นจุดมีความจําาก เช่น ดวงอาทิตย์, เทียนไข, หลอดอินแคนเดสเซนต์ เป็นต้น



รูปที่ 2.3 ลักษณะของฟลักซ์การส่องสว่าง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$\Delta F = I \frac{\Delta A}{R^2} \quad (2.2)$$

โดยที่ F คือ ฟลักซ์ส่องสว่าง หน่วยเป็น ลูเมน (Lumen)

I คือ ความเข้มแห่งการส่องสว่าง หน่วยเป็น แคนเดลา (Candela)

ΔA คือ พื้นที่ที่รองรับมุม

R^2 คือ รัศมี หรือระยะทางจากจุดยอดมุมถึงพื้นที่ที่รองรับมุม

ปริมาณแสงมีความสัมพันธ์กับปริมาณอื่นๆ ทางด้านแสงสว่างหลายตัว เช่น ความเข้มแห่งการส่องสว่าง, ความส่องสว่าง, ความสว่าง เป็นต้น

2.1.3. ความเข้มแห่งการส่องสว่าง

ความเข้มแห่งการส่องสว่าง (Luminous intensity) คือ ความหนาแน่นของปริมาณแสงภายในมุม solid angle ที่กำหนดให้ความเข้มแสงจะชี้ให้เห็นถึงความสามารถของแหล่งกำเนิดแสง ในการให้ค่าการส่องสว่างในทิศทางที่กำหนด แทนด้วยสัญลักษณ์ I หน่วยเป็น candela ใช้อักษรย่อ cd. ซึ่งความเข้มแสงจะชี้ให้เห็นถึงความสามารถของแหล่งกำเนิดแสงในการให้ค่าการส่องสว่างในทิศทางที่กำหนด สามารถหาได้จากสูตร

$$I = \frac{P}{4\pi R^2} \quad (2.3)$$

โดยที่ P คือ กำลังไฟฟ้า หน่วยเป็น วัตต์ (W)

โดย 1 cd = 1 lm/Sr.

2.1.4. ความส่องสว่าง

ความส่องสว่าง (Illuminance) คือ ความหนาแน่นของฟลักซ์ส่องสว่าง (ปริมาณแสง) ที่ตกกระทบบนพื้นผิวใดๆ แทนด้วยสัญลักษณ์ E มีหน่วยเป็น ลูเมนต่อหนึ่งหน่วยพื้นที่ ซึ่งสามารถหาได้จากสูตร

$$E = I/R^2 = F/A \quad (2.4)$$

โดยที่ E คือ ความสว่าง (lux)

I คือ ความเข้มแห่งการส่องสว่าง (แคนเดลา, cd)

$$E = I/R^2 = F/A \quad (2.4)$$

โดยที่ E คือ ความสว่าง (lux)

I คือ ความเข้มแห่งการส่องสว่าง (แคนเดลลา , cd)

R คือ ระยะห่างจากหลอดไฟถึงผิวที่พิจารณา (m)

A คือ พื้นที่ที่พิจารณา(m²)

F คือ ฟลักซ์ส่องสว่าง หน่วยเป็น ลูเมน (Lumen)



รูปที่ 2.4 หน่วยของความส่องสว่าง

หน่วยของความส่องสว่างที่นิยมใช้มี 2 ระบบคือ

ระบบอังกฤษ มีหน่วยเป็น foot - candle เขียนย่อ fc. โดย

ระบบ SI มีหน่วยเป็น lux เขียนย่อ lx โดย

หมายเหตุ $1 \text{ fc} = 10.76 \text{ lux}$

2.1.5. ความสว่าง

ความสว่าง (Luminance) คือ ปริมาณแสงที่สะท้อนออกมาจากวัตถุต่อพื้นที่ มีหน่วยเป็น แคนเดลาต่อตารางเมตร ในระบบ SI หรือเป็น foot - lambert (fl.) ในระบบอังกฤษ ปริมาณแสงที่เท่ากันเมื่อตกกระทบลงมาบนวัตถุที่มีสีต่างกัน จะมีปริมาณแสงสะท้อนกลับต่างกัน นั่นคือ ลูมิแนนซ์ ต่างกัน สาเหตุที่ต่างกันก็เนื่องมาจากสัมประสิทธิ์การสะท้อนแสงของวัสดุ ต่างกัน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.2 หลักการส่องสว่าง

2.2.1 Inverse Square Law

ปริมาณการส่องสว่าง (Illuminance; E) ที่จุดใด ๆ จากจุดกำเนิดแสงที่ตกกระทบพื้นผิวจะแปรผกผันกับระยะทาง ระหว่างแหล่งกำเนิดที่จุดนั้นยกกำลังสอง และแปรผันตรงกับความเข้มแสง (Luminous) intensity; I) แสดงได้ดังสมการ

$$E = \frac{I}{d^2} \quad (2.5)$$

โดยที่ E คือ ปริมาณการส่องสว่าง (lux)

I คือ ความเข้มแสง(Candela)

d คือ ระยะทางระหว่างแหล่งกำเนิดแสงถึงจุดวัดแสง

2.2.2 Cosine Law


ปริมาณการส่องสว่างบนพื้นผิวใดก็ตามจะเป็นสัดส่วนโดยตรงกับโคไซน์ของมุม (θ) ระหว่างทิศทางของแสงกับทิศทางตั้งฉากกับพื้นที่ตั้งรูปที่ 1 เนื่องจากการลดลงเรื่อย ๆ ของพื้นที่ตั้งฉากกับทิศทางแสงเมื่อมุมเพิ่มขึ้นจาก $0-90^\circ$ ที่ระยะห่างระหว่างแหล่งกำเนิดแสงกับจุดรับแสง r แสดงได้ดังสมการ

$$E = E_0 \cos \theta = \frac{I \cos \theta}{d} \quad (2.6)$$

โดยที่ E_0 คือ ปริมาณการส่องสว่างที่มุม 0 มีค่าเป็นศูนย์

h คือ ระยะทาง = $d \cos \theta$

$$E = \frac{I \cos \theta}{h^2} \quad (2.7)$$



รูปที่ 2.5 แสดงมุมระหว่างทิศทางของแสงกับแนวตั้งฉากกับพื้นที่รับแสง

2.3 คุณสมบัติของ PIC18F2550

Universal Serial Bus Features:

- สามารถต่อ USB V2.0 ได้
- แบบ Low Speed (1.5 Mb/s) และ แบบ Full Speed (12 Mb/s)
- สนับสนุนการควบคุม การInterrupt, การสื่อสารข้อมูลแบบ Isochronous และ Bulk
- สนับสนุน ถึง 32 Endpoints (16 bidirectional)
- เข้าถึง RAM แบบ Dual ได้ 1-Kbyte สำหรับ USB
- รับส่ง USB แบบ On-Chip ด้วย Voltage Regulator
- การเชื่อมต่อ แบบ Off-Chip สำหรับการรับส่ง USB
- การส่งข้อมูล แบบ Streaming Parallel Port (SPP) สำหรับ USB

โหมดการจัดการพลังงาน (Power-Managed Modes)

- Run: CPU on, อุปกรณ์ภายนอก on
- Idle: CPU off, อุปกรณ์ภายนอก on
- Sleep: CPU off, อุปกรณ์ภายนอก off
- Idle mode กระแสจะลดลงถึง 5.8 μA
- Sleep mode กระแสจะลดลงถึง 0.1 μA

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

- Timer1 Oscillator: 1.1 μ A, 32 kHz, 2V
- Timer ที่ควบคุม: 2.1 μ A
- การเริ่มต้นของ Oscillator แบบ Two-Speed

โหมดสร้างของ Oscillator ที่สามารถยืดหยุ่นได้ (Flexible Oscillator Structure)

- มีคริสตอลโหมด 4 โหมด, รวมไปถึง PLL ความแม่นยำสูง สำหรับ USB
- โหมดสัญญาณพิกากายนอก 2 โหมด ใช้ความถี่ถึง 48 MHz
- บล็อกของออสซิลเลเตอร์ภายใน:
 - สามารถเลือกได้ 8 ความถี่ ตั้งแต่ 31 kHz ถึง 8 MHz
 - ผู้ใช้สามารถปรับ ให้เท่ากับความถี่ที่เลื่อนไปได้
- ทูตียกมิ โดยการใช้ ไทม์เมอร์1 ที่ 32 kHz
- ไมโครคอนโทรลเลอร์ ยอมให้ทางเลือกแบบDual Oscillator และ USB โมดูล เมื่อ รันด้วยความเร็ว ของสัญญาณพิกาด่างๆ
- Fail-Safe Clock Monitor:
 - Allows for safe shutdown if any clock stops

ไฮไลท์ของอุปกรณ์ภายนอก (Peripheral Highlights)

- กระแส ชิงค์/ซอส สูงสุด: 25 mA/25 mA
- มี อินเตอร์รัปปี ภายนอก 3 ตัว
- มี โมดูล ไทม์เมอร์ 4 ตัว (Timer0 to Timer3)
- มีโมดูล ในการ แคปเจอร์ 2 ตัว/ ตัวเปรียบเทียบ/ ตัว PWM (CCP)
 - Capture สูงสุด 16-bit มี เรสโซลูชัน 5.2 ns (TCY/16)
 - เปรียบเทียบ สูงสุด 16-bit มี เรสโซลูชัน 83.3 ns (TCY)
 - PWM เอ้าท์พุท: มี เรสโซลูชัน 1 ถึง 10 บิท
- โมดูลของ Enhanced Capture/Compare/PWM (ECCP) ที่เสริมขึ้นมา คือ
 - มีเอ้าท์พุทหลายโหมด
 - Selectable polarity
 - Programmable dead time
 - ชัตดาวอต์ โนมิตี และ รีสตาร์ทอต์ โนมิตี

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

- โมดูล USART ที่เสริมคุณภาพ
 - สนับสนุน LIN บัส
- โมดูล Master Synchronous Serial Port (MSSP) module สนับสนุน 3 สาย SPI (ทั้ง 4 modes) และ I²C โหมด มาสเตอร์ และ สลอฟ
- โมดูล อนุลอกทูดิจิตอลคอนเวอร์เตอร์ มากถึง 13-ขาเนล 10 บิต
- Dual Analog Comparators with Input Multiplexing


ลักษณะพิเศษของ ไมโครคอนโทรลเลอร์ (Special Microcontroller Features)

- ใช้ C Compiler เขียนโปรแกรม ด้วย ออปชั่น ของคำสั่งที่เพิ่มขึ้น
- ย่านแรงดัน กอนข้างกว้าง (2.0V ถึง 5.5V)
- สามารถโปรแกรมตัวเองได้ ภายใต้การควบคุมของซอฟต์แวร์

Device	Program Memory		Data Memory		V _D	10-Bit A/D (ch)	CCP/ECCP (PWM)	SPP	MSSP		EA/USART	Comparators	Timers 8/16-Bit
	Flash (bytes)	# Single-Word Instructions	SRAM (bytes)	EEPROM (bytes)					SPI	Master I ² C™			
PIC18F2455	24K	12288	2048	256	24	10	2/0	No	Y	Y	1	2	1/3
PIC18F2550	32K	16384	2048	256	24	10	2/0	No	Y	Y	1	2	1/3
PIC18F4455	24K	12288	2048	256	25	13	1/1	Yes	Y	Y	1	2	1/3
PIC18F4550	32K	16384	2048	256	35	13	1/1	Yes	Y	Y	1	2	1/3

ตารางที่ 2.1 แสดงคุณสมบัติของ PIC18F2550

28-Pin PDIP, SOIC



รูปที่ 2.6 แสดงโครงสร้างของ PIC 18F2550 แบบ 28 ขา

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.3.1 การตั้งค่าโหมดออสซิลเลเตอร์


2.3.1.1 ชนิดของออสซิลเลเตอร์

อุปกรณ์ PIC18F2455/2550/4455/4550 สามารถทำงานได้ 12 โหมด

1. XT Crystal/Resonator
2. XTPLL Crystal/Resonator with PLL enabled
3. HS High-Speed Crystal/Resonator
4. HSPLL High-Speed Crystal/Resonator with PLL enabled
5. EC External Clock with FOSC/4 output
6. ECIO External Clock with I/O on RA6
7. ECPLL External Clock with PLL enabled and FOSC/4 output on RA6
8. ECPIO External Clock with PLL enabled, I/O on RA6
9. INTHS Internal Oscillator used as microcontroller clock source, HS Oscillator used as USB clock source
10. INTXT Internal Oscillator used as microcontroller clock source, XT Oscillator used as USB clock source
11. INTIO Internal Oscillator used as microcontroller clock source, EC Oscillator used as USB clock source, digital I/O on RA6
12. INTCKO Internal Oscillator used as microcontroller clock source, EC Oscillator used as USB clock source, FOSC/4 output on RA6

2.3.1.2 คริสตรออสซิลเลเตอร์/เซรามิกรีโซเนเตอร์

ภายใน HS, HSPLL, XT และ XTPLL ของ ออสซิลเลเตอร์ ทั้ง คริสตอล หรือ วงจรเซรามิกรีโซเนเตอร์ จะถูกเชื่อมต่อกับขา OSC1 และ OSC2 ในรูปที่ 2.7 จะแสดงการเชื่อมต่อ



รูปที่ 2.7 แสดงการทำงานของวงจร ที่ใช้ คริสตอล หรือ เซรามิกรีโซเนเตอร์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Osc Type	Crystal Freq	Typical Capacitor Values Tested:	
		C1	C2
XT	4 MHz	27 pF	27 pF
HS	4 MHz	27 pF	27 pF
	8 MHz	22 pF	22 pF
	20 MHz	15 pF	15 pF

Capacitor values are for design guidance only.
 These capacitors were tested with the crystals listed below for basic start-up and operation. These values are not optimized.
 Different capacitor values may be required to produce acceptable oscillator operation. The user should test the performance of the oscillator over the expected VDD and temperature range for the application.
 See the notes following this table for additional information.

Crystals Used:

4 MHz
8 MHz
20 MHz

ตารางที่ 2.2 การเลือกตัวเก็บประจุสำหรับ คริสตอลออสซิลเลเตอร์

2.3.2 ตัวแปลงอนาลอกเป็นดิจิตอล10-บิต

2.3.2.1 โครงสร้างการแปลงอนาลอกเป็นดิจิตอล10-บิต

โมดูลของ อนาลอกทูดิจิตอล (A/D) มี10 อินพุต สำหรับในอุปกรณ์ 28 ขา ซึ่งโมดูลนี้ จะทำการแปลงสัญญาณ อนาลอกอินพุต ได้สัมพันธ์กับ ดิจิตอล 10 บิต โมดูลจะมี รีจิสเตอร์ 5 ตัว ได้แก่

- A/D Result High Register (ADRESH)
- A/D Result Low Register (ADRESL)
- A/D Control Register 0 (ADCON0) ดังแสดงในรูปที่ 2.3
- A/D Control Register 1 (ADCON1)
- A/D Control Register 2 (ADCON2)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รีจิสเตอร์ ของ ADCON0 ที่แสดงในรูปที่ 2.3 เป็นการทำงานของ A/D โมดูล และ ADCON1 แสดงในรูปที่ 2.4 แสดงองค์ประกอบและฟังก์ชันการทำงาน ส่วน รีจิสเตอร์ ของ ADCON2 แสดงในรูปที่ 2.5 องค์ประกอบของ แหล่งกำเนิดสัญญาณนาฬิกา ของ A/D สามารถโปรแกรมเวลาที่ทำได้มาและการ โอนตัวเลข

U-0	U-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0
—	—	CHS3	CHS2	CHS1	CHS0	GO/DONE	ADON
bit 7						bit 0	

Legend:			
R = Readable bit	W = Writable bit	U = Unimplemented bit, read as '0'	
-n = Value at POR	'1' = Bit is set	'0' = Bit is cleared	x = Bit is unknown

ตารางที่ 2.3 แสดง รีจิสเตอร์ ที่ควบคุม A/D 0 (ADCON0)

bit 7-6 Unimplemented: Read as '0'

bit 5-2 CHS3:CHS0: Analog Channel Select bits

0000 = Channel 0 (AN0)

0001 = Channel 1 (AN1)

0010 = Channel 2 (AN2)

0011 = Channel 3 (AN3)

0100 = Channel 4 (AN4)

0101 = Channel 5 (AN5)^(1,2)

0110 = Channel 6 (AN6)^(1,2)

0111 = Channel 7 (AN7)^(1,2)

1000 = Channel 8 (AN8)

1001 = Channel 9 (AN9)

1010 = Channel 10 (AN10)

1011 = Channel 11 (AN11)

1100 = Channel 12 (AN12)

1101 = Unimplemented⁽²⁾

1110 = Unimplemented⁽²⁾

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

1111 = Unimplemented⁽²⁾

bit 1 GO/DONE: A/D Conversion Status bit

When ADON = 1:

1 = A/D conversion in progress

0 = A/D Idle

bit 0 ADON: A/D On bit

1 = A/D converter module is enabled

0 = A/D converter module is disabled

Note 1: These channels are not implemented on 28-pin devices.

2: Performing a conversion on unimplemented channels will return a floating input measurement.

U-0	U-0	R/W-0	R/W-0	R/W-0 ⁽¹⁾	R/W ⁽¹⁾	R/W ⁽¹⁾	R/W ⁽¹⁾
—	—	VCFG0	VCFG0	PCFG3	PCFG2	PCFG1	PCFG0
bit 7							bit 0

Legend:			
R = Readable bit	W = Writable bit	U = Unimplemented bit, read as '0'	
-n = Value at POR	'1' = Bit is set	'0' = Bit is cleared	x = Bit is unknown

ตารางที่ 2.4 แสดง REGISTER ที่ควบคุม A/D 1 (ADCON1)

bit 7-6 Unimplemented: Read as '0'

bit 5 VCFG0: Voltage Reference Configuration bit (VREF- source)

1 = VREF- (AN2)

0 = VSS

bit 4 VCFG0: Voltage Reference Configuration bit (VREF+ source)

1 = VREF+ (AN3)

0 = VDD

bit 3-0 PCFG3:PCFG0: A/D Port Configuration Control bits:

PCFG3: PCFG0	AN12	AN11	AN10	AN9	AN8	AN7(2)	AN6(2)	AN5(2)	AN4	AN3	AN2	AN1	AN0
0000 ⁽¹⁾	A	A	A	A	A	A	A	A	A	A	A	A	A
0001	A	A	A	A	A	A	A	A	A	A	A	A	A
0010	A	A	A	A	A	A	A	A	A	A	A	A	A
0011	D	A	A	A	A	A	A	A	A	A	A	A	A
0100	D	D	A	A	A	A	A	A	A	A	A	A	A
0101	D	D	D	A	A	A	A	A	A	A	A	A	A
0110	D	D	D	D	A	A	A	A	A	A	A	A	A
0111 ⁽¹⁾	D	D	D	D	D	A	A	A	A	A	A	A	A
1000	D	D	D	D	D	D	A	A	A	A	A	A	A
1001	D	D	D	D	D	D	D	A	A	A	A	A	A
1010	D	D	D	D	D	D	D	D	A	A	A	A	A
1011	D	D	D	D	D	D	D	D	D	A	A	A	A
1100	D	D	D	D	D	D	D	D	D	D	A	A	A
1101	D	D	D	D	D	D	D	D	D	D	D	A	A
1110	D	D	D	D	D	D	D	D	D	D	D	D	A
1111	D	D	D	D	D	D	D	D	D	D	D	D	D

A = Analog Input

D = Digital I/O

Note 1: The POR value of the PCFG bits depends on the value of the PBADEN

Configuration bit. When PBADEN = 1, PCFG<3:0> = 0000; when PBADEN = 0, PCFG<3:0> = 0111.

2: AN5 through AN7 are available only on 40/44-pin devices.

R/W-0	U-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0
ADFM	—	ACQT2	ACQT1	ACQT0	ADCS2	ADCS1	ADCS0
bit 7							bit 0

Legend:

R = Readable bit
-n = Value at POR

W = Writable bit
'1' = Bit is set

U = Unimplemented bit, read as '0'

'0' = Bit is cleared

x = Bit is unknown

ตารางที่ 2.5 แสดง รีจิสเตอร์ ที่ควบคุม A/D 2 (ADCON2)

Bit 7	ADFM: A/D Result Format Select bit
	1 = Right justified
	0 = Left justified
bit 6	Unimplemented: Read as '0'
bit 5-3	ACQT2:ACQT0: A/D Acquisition Time Select bits
	111 ~ 20 TAD
	110 = 16 TAD
	101 = 12 TAD

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สำนักหอสมุดกลาง พระจอมเกล้าลาดกระบัง

100 = 8 TAD

011 = 6 TAD

010 = 4 TAD

001 = 2 TAD

000 = 0 TAD (1)

bit 2-0

ADCS2:ADCS0: A/D Conversion Clock Select bits

111 = FRC (clock derived from A/D RC oscillator)(1)

110 = FOSC/64

101 = FOSC/16

100 = FOSC/4

011 = FRC (clock derived from A/D RC oscillator)(1)

010 = FOSC/32

001 = FOSC/8

000 = FOSC/2

Note 1: If the A/D FRC clock source is selected, a delay of one TCY (instruction cycle) is added before the A/D clock starts. This allows the SLEEP instruction to be executed before starting a conversion.

โวลต์อ้างอิงของสัญญาณ อนุภาค ที่เป็น ซอฟต์แวร์ สามารถเลือกเป็น V_{DD} และ V_{SS} หรือ ระดับแรงดันที่ขา RA3/AN3/ V_{REF-} และ RA2/AN2/ V_{REF+}/CV_{REF}

เอพิดคอนเวอร์เตอร์ มีลักษณะพิเศษที่แตกต่างจากสิ่งอื่น คือ สามารถที่จะทำงานขณะที่ อุปกรณ์อยู่ในสลิป โหมด โดยการต่อสัญญาณนาฬิกาของ เอพิดคอนเวอร์ชันจะต้องได้มาจากวง อาร์ชีออสซิลเลเตอร์ ภายใน A/D

เอาท์พุท ของตัวอย่าง และ โฮล คือ อินพุท ของ คอนเวอร์เตอร์ ซึ่งจะให้ผลลัพธ์โดยผ่าน ซักเซสซีฟแอฟพลีคชัน

ค่าในรีจิสเตอร์ ADRESH: ADRESL จะไม่ถูกเปลี่ยนแปลงสำหรับ Power-on Reset และ รีจิสเตอร์ ADRESH: ADRESL จะบรรจุข้อมูลที่ไม่ทราบค่า หลังจาก Power-on Reset โมดูลของ A/D ออกแบบไว้ตามความต้องการจะเลือก ชานเนล ก่อนที่จะเริ่มการเปลี่ยนแปลงค่า โดย ชานเนล ของ อนุภาค อินพุทจะต้องเหมือนกับ ชานเนล ที่เลือก โดย บิต ของ TRIS เลือกเป็น อินพุท และ กำหนด acquisition time หลังจากเวลาของ acquisition time ผ่านไป acquisition time สามารถ ไปรแกรมไปที่บิต GO/DONE และเริ่มเปลี่ยนแปลงตามจริง

76662

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.3.3 I/O พอร์ต

I/O PORTS ขึ้นอยู่กับอุปกรณ์และลักษณะการ Enabled ซึ่งมันมีถึง port 5 แต่ละ พอร์ต มี รีจิสเตอร์ ในการทำงานของตัวเอง 3 ตัว ได้แก่

- รีจิสเตอร์ TRIS (data direction register)
- พอร์ตรีจิสเตอร์ (reads the levels on the pins of the device)
- รีจิสเตอร์ LAT (output latch)

โดย ค่าตัวเลขรีจิสเตอร์ (LATA) จะใช้สำหรับการคำนวณในการ read modify-Write โดยค่าที่ได้ถูกขับไปยัง ขา I/O

2.3.3.1 PORTA, TRISA and LATA Registers

PORTA มีขนาด 8 bit เป็น Port แบบ 2 ทิศทาง และ รีจิสเตอร์ ข้อมูลโดยตรง คือ TRISA การตั้งค่า บิต TRISA (=1) จะทำให้มีความสัมพันธ์กับขา อินพุท ของ PORTA การเคลียร์ TRISA (=0) จะทำให้มีความสัมพันธ์กับขา เอาท์พุท ของ PORTA การอ่านรีจิสเตอร์ ของ PORTA จะอ่านสถานะของขา การเขียนมันจะเขียนที่ พอร์ตเลข

LATA คือ การสร้างความสัมพันธ์ไว้ในหน่วยความจำ Read-modify-write จะมีการทำงานตามการอ่านค่าของ รีจิสเตอร์ LATA และ เขียนค่า เอาท์พุท ไปที่ เลข สำหรับ พอร์ตเอ ขา RA4 จะถูกมัลติพลีด้วยโมดูลของ ไทม์เมอร์ 0 อินพุทของ clock จะกลายเป็นขา RA4/T0CKI ขา RA6 จะถูก multiplex ด้วยขา main oscillator มันจึงอาจถูกเลือกเป็นขาออสซิลเลเตอร์ หรือ ขา I/O โดยการเลือกของ ออสซิลเลเตอร์หลัก ในโครงสร้างของ Register 1H หลายๆ ขาของ PORTA จะถูก multiplex ด้วย สัญญาณอนาลอกอินพุท, V_{REF+} และ V_{REF-} inputs เป็นเอาท์พุท ของแรงดันอ้างอิงในคอมพารเตอ์การทำงานของเขา RA5 และ RA3:RA0 เหมือน อินพุท ของ A/D คอนเวอร์เตอร์ จะเลือก โดยการ clearing/setting บิตที่ใช้ควบคุมใน รีจิสเตอร์ ADCON1 (A/D Control Register 1) ขาอื่นๆ ของ พอร์ตเอ ทุกขา มีระดับอินพุท TTL และ full output ที่ขับ CMOS

Pin	Function	TRIS Setting	I/O	I/O Type	Description
RA0/AN0	RA0	0	OUT	DIG	LATA<0> data output; not affected by analog input.
		1	IN	TTL	PORTA<0> data input; disabled when analog input enabled.
	AN0	1	IN	ANA	A/D input channel 0 and Comparator C1- input. Default configuration on POR; does not affect digital output.
RA1/AN1	RA1	0	OUT	DIG	LATA<1> data output; not affected by analog input.
		1	IN	TTL	PORTA<1> data input; reads '0' on POR.
	AN1	1	IN	ANA	A/D input channel 1 and Comparator C2- input. Default configuration on POR; does not affect digital output.
RA2/AN2/ VREF-/CVREF	RA2	0	OUT	DIG	LATA<2> data output; not affected by analog input. Disabled when CVREF output enabled.
		1	IN	TTL	PORTA<2> data input. Disabled when analog functions enabled; disabled when CVREF output enabled.
	AN2	1	IN	ANA	A/D input channel 2 and Comparator C2+ input. Default configuration on POR; not affected by analog output.
	VREF-	1	IN	ANA	A/D and comparator voltage reference low input.
	CVREF	x	OUT	ANA	Comparator voltage reference output. Enabling this feature disables digital I/O.
RA3/AN3/ VREF+	RA3	0	OUT	DIG	LATA<3> data output; not affected by analog input.
		1	IN	TTL	PORTA<3> data input; disabled when analog input enabled.
	AN3	1	IN	ANA	A/D input channel 3 and Comparator C1+ input. Default configuration on POR.
	VREF+	1	IN	ANA	A/D and comparator voltage reference high input.
RA4/T0CKI/ C1OUT/RCV	RA4	0	OUT	DIG	LATA<4> data output; not affected by analog input.
		1	IN	ST	PORTA<4> data input; disabled when analog input enabled.
	T0CKI	1	IN	ST	Timer0 clock input.
	C1OUT	0	OUT	DIG	Comparator 1 output; takes priority over port data.
	RCV	x	IN	TTL	External USB transceiver RCV input.
RA5/AN4/SS/ HLVDIN/C2OUT	RA5	0	OUT	DIG	LATA<5> data output; not affected by analog input.
		1	IN	TTL	PORTA<5> data input; disabled when analog input enabled.
	AN4	1	IN	ANA	A/D input channel 4. Default configuration on POR.
	SS	1	IN	TTL	Slave select input for SSP (MSSP module).
	HLVDIN	1	IN	ANA	High/Low-Voltage Detect external trip point input.
	C2OUT	0	OUT	DIG	Comparator 2 output; takes priority over port data.
OSC2/CLKO/ RA6	OSC2	x	OUT	ANA	Main oscillator feedback output connection (all XT and HS modes).
		x	OUT	DIG	System cycle clock output (FOSC/4); available in EC, ECPLL and INTCKO modes.
	RA6	0	OUT	DIG	LATA<6> data output. Available only in ECIO, ECPIO and INTIO modes; otherwise, reads as '0'.
		1	IN	TTL	PORTA<6> data input. Available only in ECIO, ECPIO and INTIO modes; otherwise, reads as '0'.

ตารางที่ 2.6 แสดงรายละเอียดของ PORTA I/O

Legend: OUT = Output, IN = Input, ANA = Analog Signal, DIG = Digital Output, ST = Schmitt Buffer Input, TTL = TTL Buffer Input, x = Don't care (TRIS bit does not affect port direction or is overridden for this option)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Name	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	Reset Values on page
PORTA	—	RA6 ⁽¹⁾	RA5	RA4	RA3	RA2	RA1	RA0	54
LATA	—	LATA6 ⁽¹⁾	LATA5	LATA4	LATA3	LATA2	LATA1	LATA0	54
TRISA	—	TRISA6 ⁽¹⁾	TRISA5	TRISA4	TRISA3	TRISA2	TRISA1	TRISA0	54
ADCON1	—	—	VCFG1	VCFG0	PCFG3	PCFG2	PCFG1	PCFG0	52
CMCON	C2OUT	C1OUT	C2INV	C1INV	CIS	CM2	CM1	CM0	53
CVRCON	CVREN	CVROE	CVRR	CVRSS	CVR3	CVR2	CVR1	CVR0	53
UCON	—	PPBRST	SE0	PKTDIS	USBEN	RESUME	SUSPND	—	55

ตารางที่ 2.7 ตารางสรุปรีจิสเตอร์ที่สัมพันธ์กับพอร์ต A

คำอธิบายรูปภาพ: — = ไม่มีอุปกรณ์ซึ่งจะอ่านได้ค่า '0' และในเซลล์ที่มีสีทึบจะไม่ใช้ในพอร์ต A

Note 1: RA6 and its associated latch and data direction bits are enabled as I/O pins based on oscillator configuration; otherwise, they are read as '0'.

2.3.3.2 PORTB, TRISB และ LATB Register

PORTB มี 8-bit เป็น Port 2 ที่ทิศทาง TRISB คือ รีจิสเตอร์ ที่ข้อมูลโดยตรง การตั้งค่า TRISB = 1 จะทำให้ขาของ พอร์ตบี เป็น อินพุต และการเคลียร์ บิต ของ TRISB bit (= 0) จะทำให้ พอร์ต เหมือนเป็น เอาท์พุท

Data Latch register (LATB) คือ การส่งข้อมูลไปที่ หน่วยความจำ การทำงานของ Read-modify-write ของ LATB จะอ่านและเขียนค่าของเอาท์พุท ที่ถูกเลขสำหรับ พอร์ตบี

แต่ละขาของ พอร์ตบี มี pull-up ภายในอ่อนๆ บิต ที่ควบคุมแบบเดี่ยวสามารถเปิด pull-up ทั้งหมด นี่คือการทำงานโดยการเคลียร์บิต RBPU (INTCON2<7>) weak pull-up is จะถูกปิดโดย อัดโนบิตเมื่อขาของ พอร์ต ถูกกำหนดให้เป็นเหมือน เอาท์พุท โดย pull-up จะไม่ทำงานเมื่อ พาวเวอร์รีเซต

4 ขาของ PORTB (RB7:RB4) มีลักษณะเฉพาะเป็น interrupt on-change มีเพียงขาที่มี โครงสร้างเป็นอินพุท ก็สามารถทำให้เกิด อินเตอร์รัปป์ ได้ แต่ขาใดๆ ใน RB7:RB4 เป็นเอาท์พุท ก็ จะถูกแยกออกจาก interrupt on-change เป็นตัวเปรียบเทียบแทน โดยขาที่ถูกเปรียบเทียบกับข้อมูลที่ อ่านคือ ORed เข้าด้วยกัน เมื่อทำให้เกิด RB Port Change Interrupt ด้วย with แฟล็กมีค่าเป็น 1, RBIF (INTCON<0>)

Pin	Function	TRIS Setting	IO	IO Type	Description
RB0/AN12/ INT0/FLT0/ SDI/SDA	RB0	0	OUT	DIG	LATB<0> data output; not affected by analog input.
		1	IN	TTL	PORTB<0> data input; weak pull-up when RBPU bit is cleared. Disabled when analog input enabled. ⁽¹⁾
	AN12	1	IN	ANA	A/D input channel 12. ⁽¹⁾
	INT0	1	IN	ST	External interrupt 0 input.
	FLT0	1	IN	ST	Enhanced PWM Fault input (ECCP1 module); enabled in software.
	SDI	1	IN	ST	SPI data input (MSSP module).
	SDA	1	OUT	DIG	I ² C™ data output (MSSP module); takes priority over port data.
		1	IN	I ² C/SMB	I ² C data input (MSSP module); input type depends on module setting.
RB1/AN10/ INT1/SCK/ SCL	RB1	0	OUT	DIG	LATB<1> data output; not affected by analog input.
		1	IN	TTL	PORTB<1> data input; weak pull-up when RBPU bit is cleared. Disabled when analog input enabled. ⁽¹⁾
	AN10	1	IN	ANA	A/D input channel 10. ⁽¹⁾
	INT1	1	IN	ST	External interrupt 1 input.
	SCK	0	OUT	DIG	SPI clock output (MSSP module); takes priority over port data.
		1	IN	ST	SPI clock input (MSSP module).
	SCL	0	OUT	DIG	I ² C clock output (MSSP module); takes priority over port data.
		1	IN	I ² C/SMB	I ² C clock input (MSSP module); input type depends on module setting.
RB2/AN8/ INT2/VMO	RB2	0	OUT	DIG	LATB<2> data output; not affected by analog input.
		1	IN	TTL	PORTB<2> data input; weak pull-up when RBPU bit is cleared. Disabled when analog input enabled. ⁽¹⁾
	AN8	1	IN	ANA	A/D input channel 8. ⁽¹⁾
	INT2	1	IN	ST	External interrupt 2 input.
	VMO	0	OUT	DIG	External USB transceiver VMO data output.
RB3/AN9/ CCP2/VPO	RB3	0	OUT	DIG	LATB<3> data output; not affected by analog input.
		1	IN	TTL	PORTB<3> data input; weak pull-up when RBPU bit is cleared. Disabled when analog input enabled. ⁽¹⁾
	AN9	1	IN	ANA	A/D input channel 9. ⁽¹⁾
	CCP2 ⁽²⁾	0	OUT	DIG	CCP2 Compare and PWM output.
		1	IN	ST	CCP2 Capture input.
	VPO	0	OUT	DIG	External USB transceiver VPO data output.
RB4/AN11/ KBI0/CSSPP	RB4	0	OUT	DIG	LATB<4> data output; not affected by analog input.
		1	IN	TTL	PORTB<4> data input; weak pull-up when RBPU bit is cleared. Disabled when analog input enabled. ⁽¹⁾
	AN11	1	IN	ANA	A/D input channel 11. ⁽¹⁾
	KBI0	1	IN	TTL	Interrupt-on-pin change.
	CSSPP ⁽⁴⁾	0	OUT	DIG	SPP chip select control output.
RB5/KBI1/ PGM	RB5	0	OUT	DIG	LATB<5> data output.
		1	IN	TTL	PORTB<5> data input; weak pull-up when RBPU bit is cleared.
	KBI1	1	IN	TTL	Interrupt-on-pin change.
	PGM	x	IN	ST	Single-Supply Programming mode entry (ICSP™). Enabled by LVP Configuration bit; all other pin functions disabled.
RB6/KBI2/ PGC	RB6	0	OUT	DIG	LATB<6> data output.
		1	IN	TTL	PORTB<6> data input; weak pull-up when RBPU bit is cleared.
	KBI2	1	IN	TTL	Interrupt-on-pin change.
	PGC	x	IN	ST	Serial execution (ICSP™) clock input for ICSP and ICD operation. ⁽³⁾
RB7/KBI3/ PGD	RB7	0	OUT	DIG	LATB<7> data output.
		1	IN	TTL	PORTB<7> data input; weak pull-up when RBPU bit is cleared.
	KBI3	1	IN	TTL	Interrupt-on-pin change.
	PGD	x	OUT	DIG	Serial execution data output for ICSP and ICD operation. ⁽³⁾
		x	IN	ST	Serial execution data input for ICSP and ICD operation. ⁽³⁾

ตารางที่ 2.8 ตารางแสดงสรุป I/O พอร์ต

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.4 ระดับความสว่างมาตรฐาน


สถานที่	ลักซ์(Lux)
อาคารทั่วไป	
พื้นที่ที่ระบายอากาศ, ระเบียง	100
บันได, ลิฟต์	150
ห้องปื้มบัตรเวลา, ห้องน้ำ	150
ห้องเก็บของ, ห้องเก็บสินค้า	150
อุตสาหกรรมสิ่งทอ	
ห้องเตรียมวัตถุดิบ, ทอผ้า	300
ห้องปั่น, ม้วน, ทอผ้า, ห้องย้อมสี	500
ห้องทำผ้าละเอียด (เส้นเล็ก), ห้องกรอผ้า	750
ห้องเย็บแก้, ตรวจสอบ	100
สำนักงาน	
สำนักงานทั่วไป, งานพิมพ์, ห้องคอมพิวเตอร์	500
ห้องประชุมย่อยเพื่อวางแผน	750
ห้องเขียนแบบ	750
ห้องประชุมใหญ่	500
โรงเรียน	
ห้องเรียน, ห้องบรรยายรวม	300
ห้องปฏิบัติการ, ห้องสมุด, ห้องงานหนังสือ, ห้องศิลปะ	500

ตารางที่ 2.9 แสดงระดับความสว่างมาตรฐาน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 3

วิธีการดำเนินการ



รูปที่ 3.1 บล็อกไดอะแกรมแสดงโครงสร้างของเครื่องวัดความส่องสว่าง

การออกแบบและสร้างเครื่องวัดความส่องสว่าง ตามรูปที่ 3.1 โดยใช้ โฟโตไดโอดเป็นตัวตรวจจับแสง และจะถูกส่ง ไปยังวงจรรขยายสัญญาณ เพื่อนำประมวลผลโดยไมโครคอนโทรลเลอร์ ที่ทำหน้าที่ควบคุมการทำงานทั้งหมด เช่น การคำนวณค่าที่วัดได้ให้เป็นค่าความเข้มแสงในหน่วยลักซ์ (LUX) และส่งค่าที่คำนวณได้แสดงผลออกทาง LCD


3.1 อุปกรณ์ตรวจจับแสง

โฟโตไดโอดเทคนเตอร์

ในงานวิจัยนี้เราใช้ โฟโตไดโอด เบอร์ BS112C เป็นตัวตรวจจับแสง BS112C เป็นเซนเซอร์ทางแสงที่สามารถแปลงความเข้มแสงให้เป็นกระแส และสามารถตรวจจับแสงได้ในช่วงความยาวคลื่น 350-1150 นาโนเมตร

3.2 วงจรรขยายสัญญาณ


สัญญาณที่ได้จากโฟโตไดโอดจะเป็นกระแสดังนั้นจะต้องต่อกับวงจรรขยายสัญญาณ เพื่อแปลงกระแสให้เป็นแรงดัน ในงานวิจัยนี้ที่เลือกใช้ ออป-แอมป์ (TLV2451C) เพราะ Op-Amp ตัวนี้สามารถใช้งานได้ที่แรงดันไฟฟ้าตั้งแต่ 2.7 V – 6 V จากนั้นทำการปรับเทียบค่า เอาท์พุท ที่ออกมา เพื่อให้มีค่าใกล้เคียงกับค่า LUX ที่อ่านได้จาก LUX METER อ้างอิง โดยการปรับค่า R



รูปที่ 3.2 แสดงการต่อวงจร ไฟโตไดโอด กับ ออป-แอมป์ (TLV 2451C)

3.3 ไมโครคอนโทรลเลอร์

28-Pin PDIP, SOIC




รูปที่ 3.3 แสดงขาของ PIC 18F2550

คุณสมบัติที่สำคัญของไมโครคอนโทรลเลอร์ PIC18F2550

- เป็นไมโครคอนโทรลเลอร์ที่ใช้ซีพียูขนาด
- รองรับการเชื่อมต่อ USB V2.0
- สนับสนุนการควบคุม, การอินเตอร์รัปป์, และการสื่อสารข้อมูลแบบ Bulk และ Isochronous
- ภายในมีหน่วยความจำโปรแกรมเป็นแบบแฟลชลบ และเขียนใหม่ได้หนึ่งแสนครั้ง
- หน่วยความจำข้อมูลพื้นฐานเป็นหน่วยความจำแบบแรมขนาด 2048 ไบต์ และหน่วยความจำแบบอีพรอมขนาด 256 ไบต์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

- ภายในมีหน่วยความจำโปรแกรมเป็นแบบแฟลชลบ และเขียนใหม่ได้หนึ่งแสนครั้ง
- หน่วยความจำข้อมูลพื้นฐานเป็นหน่วยความจำแบบแรมขนาด 2048 ไบต์ และหน่วยความจำแบบ อีพ롬ขนาด 256 ไบต์
- มีพอร์ต I/O 5 พอร์ต บางขาของพอร์ต I/O สามารถสลับฟังก์ชันการทำงานแทนกันได้ตามลักษณะของอุปกรณ์ภายนอกที่นำมาต่อ
- ขาพอร์ตเป็นแบบสองทิศทาง สามารถใช้งานได้ทั้งอินพุตและเอาต์พุต
- มีโมดูล ไทม์เมอร์ 4 ตัว
- A/D converter ขนาด 10 บิต, 13 ช่องในตัว
- โมดูลพอร์ตอนุกรมแบบ มาสเตอร์ซิงโครนัส สนับสนุน แบบSPI 3 สาย,แบบ I²C ในโหมด มาสเตอร์และสลาฟ
- มีวอตช์ดอก ไทม์เมอร์ในตัว
- มีโครงสร้างของออสซิลเลเตอร์ที่สามารถเปลี่ยนแปลงได้
- มี Capture/Compare/PWM(ECCP) โมดูล เสริมขึ้นมา
- สามารถเขียนด้วยโปรแกรม C Compiler ได้ผลดีที่สุด ด้วยทางเลือกในการเซตคำสั่งขยายมากขึ้น



รูปที่ 3.4 แสดง โครงสร้างของ PIC18F2550 Project Board

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.4 ส่วนแสดงผล LCD


ปัจจุบันนี้อุปกรณ์แสดงผลที่ใช้ในการเชื่อมต่อกับไมโครคอนโทรลเลอร์ มีอยู่หลายชนิด ตัวอย่าง เช่น 7-Segment, LED ชนิดดวง และ LED เป็นต้น โดยในงานวิจัยนี้ได้ใช้ LCD แบบตัวอักษร ขนาด 16×2 เพราะว่ามีกรจำหน่ายแพร่หลายและนิยมใช้ค่อนข้างมาก



รูปที่ 3.5 แสดง โมดูลของ LCD แบบอักษร

ตัวแสดงผล ภายในผลิตภัณฑ์ที่สามารถแสดงผลให้เห็น โดยอาศัยแสงจากภายนอก ดังนั้น จึงต้องมีมุมในการมองข้อมูลที่แสดงผลบนจอ LCD

3.5 ไฟร์ชาร์ทแสดงการทำงานของโปรแกรม




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 4

ผลการทดลอง และ การอภิปรายผล

4.1 การทดสอบการแปลงค่าสัญญาณอนาลอกเป็นดิจิทัล

เพื่อหาความสัมพันธ์ในการแปลงสัญญาณอนาลอกอินพุท เป็นค่าดิจิทัลได้อย่างไร โดยมี การออกแบบการทดลองดังแสดงในรูปที่ 4.1 ใช้ตัวต้านทานปรับค่าได้ขนาด 20K โอห์มต่อเข้ากับ พอร์ต RA0 และ ปรับค่าแรงดันอินพุทตั้งแต่ 0-5 V ไปเป็นค่าดิจิทัลตั้งแต่ 0-1023




รูปที่ 4.1 แผนภาพแสดงการต่อวงจรทดสอบการแปลงค่าอนาลอกเป็นดิจิทัล

จะได้ผลการทดลองดังตารางที่ 4.1 จากตารางที่ 4.1 เมื่อนำไปพลอตกราฟจะทำให้ได้ผลดังรูปที่ 4.1

ครั้งที่1		ครั้งที่2		ครั้งที่3		ครั้งที่4		ครั้งที่5		เฉลี่ย	
ADC	V1	ADC	V2	ADC	V3	ADC	V4	ADC	V5	ADC	Vavr
0	0.0001	0	0.0001	0	0.0006	0	0.0001	0	0.0002	0	0.00016
50	0.2554	50	0.2542	50	0.2384	50	0.2505	50	0.2503	50	20.1496
100	0.4835	100	0.4894	100	0.4903	100	0.4883	100	0.4836	100	40.29264
150	0.7431	150	0.7277	150	0.7442	150	0.7303	150	0.7423	150	60.443
200	0.972	200	0.9904	200	0.9691	200	0.977	200	0.9753	200	80.5863
250	1.2158	250	1.2094	250	1.2095	250	1.218	250	1.2094	250	100.7269
300	1.4713	300	1.4624	300	1.4465	300	1.4517	300	1.4397	300	120.876
350	1.7024	350	1.6984	350	1.6984	350	1.7017	350	1.6965	350	141.0198
400	1.9457	400	1.9398	400	1.9339	400	1.9337	400	1.9364	400	161.1639
450	2.1866	450	2.1926	450	2.1829	450	2.181	450	2.1747	450	181.3124
500	2.4346	500	2.4262	500	2.4278	500	2.4231	500	2.4209	500	201.4577
550	2.6719	550	2.6624	550	2.6694	550	2.6681	550	2.6677	550	221.6007
600	2.8481	600	2.9088	600	2.9087	600	2.9037	600	2.9028	600	241.7331
650	3.169	650	3.1458	650	3.1441	650	3.1493	650	3.1271	650	261.8918
700	3.3975	700	3.3867	700	3.386	700	3.3964	700	3.3949	700	282.034
750	3.6385	750	3.6356	750	3.6373	750	3.6284	750	3.6285	750	302.1823
800	3.898	800	3.8836	800	3.8717	800	3.8901	800	3.8751	800	322.3307
850	4.1137	850	4.1189	850	4.1121	850	4.1143	850	4.1212	850	342.4689
900	4.3835	900	4.3484	900	4.3605	900	4.354	900	4.3553	900	362.6185
950	4.5909	950	4.6036	950	4.6075	950	4.6013	950	4.6022	950	382.7604
1000	4.844	1000	4.8326	1000	4.8529	1000	4.8534	1000	4.8342	1000	402.9059
1023	4.9539	1023	4.9538	1023	4.9538	1023	4.9538	1023	4.9538	1023	412.1723

ตารางที่ 4.1 ตารางแสดงความสัมพันธ์ระหว่าง แรงดันอินพุต และ ADC reading

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 4.2 กราฟแสดงความสัมพันธ์ระหว่าง ADC Reading และ Input Voltage (V)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4.2 การทดลองการเลือกอัตราขยายที่เหมาะสม

เนื่องจากการใช้งานจริงเราจะใช้งาน LUX METER ในย่าน ตั้งแต่ 0-1000 LUX เป็นส่วนมากดังนั้น ในการแปลงค่าความสว่างเป็นสัญญาณไฟฟ้าในที่นี้เราจะใช้โฟโตไดโอด เป็นตัวตรวจจับแสง และ โฟโตไดโอด มีคุณสมบัติ แปลงความสว่างเป็นกระแส ซึ่งแรงดันอ้างอิงที่ป้อน มีค่า 0-5 V ดังนั้นจึงต้องทดลองหาค่าอัตราขยายที่เหมาะสม โดยทำการทดลองดังโคะแกรมรูปที่ 4.2



รูปที่ 4.3 โคะแกรมแสดงวิธีการทดลอง

ทดลองโดยนำ เซนเซอร์ ไปต่อเข้ากับวงจรขยายสัญญาณเพื่อแปลงกระแสเป็นแรงดันและนำไปวัดค่าความสว่างของหลอดตะเกียบที่ให้ค่าความส่องสว่าง 1,000 LUX โดยวัดเทียบกับ LUX Meter ที่ใช้งานกันโดยทั่วไป จากนั้นปรับค่าตัวต้านทานเพื่อให้ได้แรงดันที่สัมพันธ์กับค่าลักซ์ที่วัดได้ ซึ่งจากการทดลองจะได้ผลดังตารางต่อไปนี้

ค่า R (Ω)	แรงดัน (V)		หมายเหตุ
	1000 LUX	500 LUX	
1 M	4.95	3.05	ค่าล้นสเกล
900 K	4.95	3.00	ค่าล้นสเกล
550 K	4.93	3.35	-
500 K	4.89	3.12	-
450 K	4.85	2.75	-
420 K	4.8	2.50	-
400 K	4.71	2.46	-

ตารางที่ 4.2 แสดงความสัมพันธ์ของค่า Lux ที่ได้เมื่อปรับความต้านทานที่ค่าต่างๆ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4.3 การทดลองวัดเทียบกับ Lux Meter ที่ใช้งานทั่วไป

เป็นการหาค่า Calibration curve เพื่อเป็นการปรับเทียบค่าADC Readingให้ได้ค่า Lux ที่ถูกต้อง ซึ่งจะได้ผลการทดลองดังตารางที่ 4.3 สามารถจัดชุดการทดลองได้ดังรูป




รูปที่ 4.4 รูปแสดงการจัดชุดการทดลองหาค่า Calibration curve

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ครั้งที่ 1		ครั้งที่ 2		ครั้งที่ 3		ครั้งที่ 4		ครั้งที่ 5		ค่าเฉลี่ย	
ADC	LUX	ADC	LUX	ADC	LUX	ADC	LUX	ADC	LUX	ADCavr	LUXavr
953	1038	932	1002	931	1000	956	1048	933	1010	956.4	1019.6
762	785	770	801	727	760	763	794	739	777	759.8	783.4
595	628	619	651	578	623	597	633	586	628	603.4	632.6
465	499	454	499	467	505	463	501	448	486	467	498
369	399	377	410	390	415	374	404	380	407	383.4	407
314	335	311	339	325	362	327	344	321	341	323.6	344.2
275	288	264	286	267	282	277	290	278	291	274.8	287.4
228	241	232	247	225	237	231	244	231	243	231.8	242.4
201	209	203	213	201	207	201	210	202	211	203.4	210
176	182	172	180	176	180	174	182	180	189	177.4	182.6
156	160	153	159	158	162	156	161	157	161	156.8	160.6
141	144	140	143	141	143	139	143	137	142	140.6	143
129	131	127	129	127	128	125	128	125	127	127	128.6
121	121	116	117	116	117	115	116	115	117	117	117.6
109	108	104	105	105	104	104	104	104	105	105.4	105.2
99	98	96	98	95	99	95	99	94	95	96	97.8
90	89	88	87	86	87	86	86	95	85	87	86.8
84	83	81	80	82	80	80	80	79	79	81.2	80.4
77	76	75	74	74	73	75	73	73	73	74.8	73.8
72	70	70	69	69	68	69	68	70	68	69.6	68.6
67	65	67	64	65	63	65	63	76	64	65.6	63.8
62	60	61	59	61	59	59	58	61	59	60.4	59
59	57	59	57	56	55	56	54	58	58	57.6	56.2

ตารางที่ 4.3 แสดงความสัมพันธ์ระหว่าง ADC Reading กับ Lux

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.5 กราฟแสดงความสัมพันธ์ระหว่าง ADC Reading และ Lux

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.6 Lux Meter ที่เสร็จสมบูรณ์

4.4 การทดลองวัดค่าความส่องสว่าง

สถานที่	Lux Meter(Lux)	ชุดทดลอง(Lux)	%ความผิดพลาด
บันได,ลิฟท์	79	75	5.063%
ทางเดิน	91	87	4.395%
โต๊ะทำงานอาจารย์	181	175	3.314%
โต๊ะทำงาน(หน้าจอคอมพิวเตอร์)	232	229	1.293%
ห้องปฏิบัติการอิเล็กทรอนิกส์	291	284	2.405%
% ความผิดพลาดเฉลี่ย			3.294%

ตารางที่ 4.4 แสดงความสัมพันธ์ระหว่าง Lux ที่ได้จากเครื่อง Lux Meter และ ที่ได้จากชุดทดลอง



รูปที่ 4.7 แสดงการทดลองวัดค่าความส่องสว่าง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 5

สรุปและข้อเสนอแนะ

5.1 สรุปผลการทดลอง

จากการทดลองที่ 4.1 จะเห็นว่าค่าสัญญาณดิจิตอลที่อ่านได้จะมีจำนวนที่แปรตามสัญญาณอินพุตอ้างอิงที่ป้อนเข้าไป จากกราฟที่ 4.1 จะเห็นว่ามีลักษณะเป็นเชิงเส้น ส่วนในการทดลองที่ 4.2 จะทำให้เราได้ค่าอัตราการขยายที่เหมาะสมในย่านที่เราต้องการ โดยจะเลือกอัตราการขยายจากการปรับค่า R เท่ากับ $500 \text{ k}\Omega$ จากการทดลองที่ 4.3 จะพบว่าค่าความส่องสว่างแปรผันตรงกับสัญญาณ ADC Reading โดยกราฟจะมีลักษณะเป็นเชิงเส้น และเมื่อนำมาหาสมการ จะทำให้ได้สมการในการ calibration คือ $y = 1.0618x - 5.1504$ ซึ่ง y คือ ค่าความส่องสว่าง (Lux) x คือ ค่า ADC Reading ที่ได้จากการแปลงสัญญาณอนาล็อกที่วัดได้เป็นดิจิตอลเอาท์พุท ส่วนการทดลองที่ 4.4 เมื่อนำชุดทดลองมาทดลองวัดจริงเทียบกับเครื่อง Lux Meter ที่ใช้โดยทั่วไป พบว่ามีเปอร์เซ็นต์ความผิดพลาดเฉลี่ยเท่ากับ 3.294%

5.2 วิจารณ์ผลการทดลอง

จากการทดลองที่ 4.1 ข้อผิดพลาดอาจมาจากการอ่านสเกลของผู้ทดลองเองเนื่องจากตัวเลขมีค่าไม่นิ่งและในการปรับตัวด้านทานปรับค่าได้ ในการทดลองที่ 4.2 ตำแหน่งของเซนเซอร์ที่รับแสงอาจจะไม่ตั้งฉากกับแหล่งกำเนิดแสงพอดีและเมื่อนำมาปรับค่าตัวด้านทานใหม่ในแต่ละครั้งเซนเซอร์อาจจะเคลื่อนที่ไปจากจุดเดิมได้ ในการทดลองที่ 4.3 เมื่อทำการเลื่อนหลอดไปเพื่อให้ได้ค่าลักซ์ที่ตำแหน่งต่างๆในการเลื่อนแต่ละครั้งอาจทำให้แหล่งกำเนิดแสงไม่ตั้งฉากกับเซนเซอร์รับแสง เหมือนตอนที่เซตครั้งแรกจึงทำให้ค่าที่อ่านได้ผิดพลาดได้ และตำแหน่งเซนเซอร์ของชุดทดลองอาจจะไม่ได้อยู่ตรงกับตำแหน่งของเซนเซอร์ของ Lux มิเตอร์ที่นำมาสอบเทียบพอดีทุกครั้ง ทำให้ค่าที่อ่านได้ผิดพลาด โดยเมื่อเรานำมาวัดในสถานที่ใช้งานจริงจะทำให้เกิดเปอร์เซ็นต์ความผิดพลาดได้

5.3 ข้อเสนอแนะ

จากการทดลองสร้างเครื่องมือวัดความส่องสว่างในโครงการพิเศษนี้ สามารถระบุแนวทางในการพัฒนาได้ดังนี้

1. สามารถพัฒนาเครื่องวัดความส่องสว่างให้สามารถวัดปริมาณทางฟิสิกส์อื่นได้อีก โดยการเปลี่ยนโมดูลในส่วนของ sensor
2. สามารถพัฒนาเครื่องวัดความส่องสว่างให้สามารถวัดความส่องสว่างในย่านที่สูงหรือต่ำกว่านี้ได้โดยการออกแบบระบบการทดลองที่สามารถให้ค่าความส่องสว่างในย่านที่สูงหรือต่ำกว่านี้เพื่อเพิ่มประสิทธิภาพในการใช้งานให้กว้างขึ้น
3. สามารถพัฒนาให้แสดงค่าความส่องสว่างให้ละเอียดมากขึ้นได้โดยการเพิ่มหลักทศนิยมและใช้ ADC ที่มีความละเอียดมากขึ้นซึ่งในชุดการทดลองนี้เราใช้ ADC ขนาด 10บิต



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บรรณานุกรม

Wichit Sirichote. "Building Your Own Microcontroller Project." [Online], Available :

<http://www.kmitl.ac.th/~kswichit.2006>

NECTEC. "ศัพท์เฉพาะในระบบแสงสว่าง" [Online], Available :

[http://www.nectec.or.th/courseware/electrical/illumination/terminology.html.2006.](http://www.nectec.or.th/courseware/electrical/illumination/terminology.html.2006)

สำนักเทคโนโลยีความปลอดภัย. "ความรู้เรื่องแสง". [Online], Available :

[http://www2.diw.go.th/safety.2006.](http://www2.diw.go.th/safety.2006)

Microchip Technology Inc. "PIC18F2550". [Online] , Available :

<http://ww1.microchip.com/downloads/en/DeviceDoc/39632D.pdf> .2006.

SHARP. "BS112 Photodiode". [Online], Available :

http://www.datasheetcatalog.com/datasheets_pdf/B/S/1/1/BS112.shtml.2006



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




ภาคผนวก

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

1:
2:
3: char *text = "LUX METER";
4: int x1,x2,x3,x4,x5,x6,x7,x8,x9,x10;
5: int low_pass_filter1(void)
6: {
7:     x10=x9;
8:     x9=x8;
9:     x8=x7;
10:    x7=x6;
11:    x6=x5;
12:    x5=x4;
13:    x4=x3;
14:    x3=x2;
15:    x2=x1;
16:    x1=Adc_Read(0);
17:    return(x1+x2+x3+x4+x5+x6+x7+x8+x9+x10)/10;
18: }
19: int read_Lux_filter1(void)
20: {
21:     return(1.0618*low_pass_filter1()-5.1504);
22: }
23:
24: void main() {
25:
26:     unsigned short btnRes;
27:     char buffer[20];
28:     Delay_ms(100);
29:     ADCON1 = 0x0E;
30:     TRISA = 0xFF; // PORTA is input
31:
32:     TRISB = 0; // PORTB is output
33:
34:     Delay_ms(100);
35:     Lcd_Init(&PORTB); // Initialize LCD connected to PORTB
36:     Lcd_Cmd(LCD_CLEAR); // Clear display
37:     Lcd_Cmd(LCD_CURSOR_OFF); // Turn cursor off
38:     Lcd_Out(1,4, text); // Print text to LCD, 2nd row, 1st column
39:
40:     Lcd_Cmd(LCD_SECOND_ROW);
41:
42:
43:     while (1)
44:     {
45:
46:         sprintf(buffer,"%04d Lux",read_Lux_filter1());
47:
48:         Lcd_Cmd(LCD_SECOND_ROW);
49:         Lcd_Out_CP(buffer);
50:         Delay_ms(500);
51:
52:     }
53:
54: } //~!
55:

```



File	<TMB>
Size	8
Document Number	<DOC>
Version	1.0
Created	Wednesday, April 11, 2007
Sheet	1 of 2

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่าในรูปแบบใด ๆ ที่สิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

BS112/BS142 Wide Wavelength Band Type Photodiode

T-41-51

Features


1. A wide range of sensitivity wavelength (λ : 350~1,150nm)
2. High reliability (hermetic seal package)
3. High sensitivity (BS112 I_{sc} : MIN. 5.5 μ A, BS142 I_{sc} : MIN. 18 μ A at $E_v=100lx$)

Applications

1. Illuminance meters
2. Scientific color measuring instruments, such as colorimeters, flame color meters, analyzers and spectral photo meters
3. Precise optical instruments

Outline Dimensions

(Unit: mm)



4

Absolute Maximum Ratings

($T_a=25^\circ C$)

Parameter	Symbol	BS112	BS142	Unit
Reverse voltage	V_R	5	5	V
Operating temperature	T_{opr}	-10~+60	-10~+60	$^\circ C$
Storage temperature	T_{stg}	-20~+80	-20~+80	$^\circ C$
Soldering temperature	T_{sol}	260	260	$^\circ C$

*1 For 5 seconds

Electro-optical Characteristics

($T_a=25^\circ C$)

Parameter	Symbol	Conditions	BS112			BS142			Unit
			MIN.	TYP.	MAX.	MIN.	TYP.	MAX.	
Open circuit voltage	V_{oc}	$E_v=100 lx$	0.25	0.32	—	0.25	0.32	—	V
Short circuit current	I_{sc}	$E_v=100 lx$	5.5	7.0	—	18	22	—	μA
Dark current	I_d	$V_R=1V$	—	5×10^{-9}	10^{-7}	—	5×10^{-9}	10^{-7}	A
Peak sensitivity wavelength	λ_p		—	850	—	—	850	—	nm
Sensitivity wavelength width	λ		350	—	1,150	350	—	1,150	nm
Response time	t_r, t_f	$R_L=1k\Omega$	—	20	—	—	27	—	μs

*2 E_v : Illuminance by CIE standard light source A (tungsten lamp)

SHARP

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

T-41-51

Fig. 1 Spectral Sensitivity




Fig. 2 Photocurrent vs. Illuminance (BS112)




Fig. 3 Photocurrent vs. Illuminance (BS142)




Fig. 4 Photocurrent vs. Forward Voltage (BS112)




Fig. 5 Photocurrent vs. Forward Voltage (BS142)





Fig. 6 Short Circuit Current, Open Circuit Voltage vs. Ambient Temperature



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Fig. 7 Dark Current vs. Reverse Voltage (BS112)




Fig. 8 Dark Current vs. Reverse Voltage (BS142) T-41-51




Fig. 9 Response Time vs. Load Resistance (BS112)






Fig. 10 Response Time vs. Load Resistance (BS142)



4

Test Circuit for Response Time




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

TLV2450, TLV2451, TLV2452, TLV2453, TLV2454, TLV2455, TLV245xA FAMILY OF 23- μ A 220-kHz RAIL-TO-RAIL INPUT/OUTPUT OPERATIONAL AMPLIFIERS WITH SHUTDOWN

SLOS218F - DECEMBER 1998 - REVISED JANUARY 2005

- Supply Current . . . 23 μ A/Channel
- Gain-Bandwidth Product . . . 220 kHz
- Output Drive Capability . . . \pm 10 mA
- Input Offset Voltage . . . 20 μ V (typ)
- V_{DD} Range . . . 2.7 V to 6 V
- Power Supply Rejection Ratio . . . 106 dB
- Ultralow-Power Shutdown Mode
 I_{DD} . . . 16 nA/ch
- Rail-To-Rail Input/Output (RRIO)
- Ultrasmall Packaging
 - 5 or 6 Pin SOT-23 (TLV2450/1)
 - 8 or 10 Pin MSOP (TLV2452/3)

Operational Amplifier



description

The TLV245x is a family of rail-to-rail input/output operational amplifiers that sets a new performance point for supply current and ac performance. These devices consume a mere 23 μ A/channel while offering 220 kHz of gain-bandwidth product, much higher than competitive devices with similar supply current levels. Along with increased ac performance, the amplifier provides high output drive capability, solving a major shortcoming of older micropower rail-to-rail input/output operational amplifiers. The TLV245x can swing to within 250 mV of each supply rail while driving a 2.5-mA load. Both the inputs and outputs swing rail-to-rail for increased dynamic range in low-voltage applications. This performance makes the TLV245x family ideal for portable medical equipment, patient monitoring systems, and data acquisition circuits.

FAMILY PACKAGE TABLE

DEVICE	NUMBER OF CHANNELS	PACKAGE TYPES					SHUTDOWN	UNIVERSAL EVM BOARD
		PDIP	SOIC	SOT-23	TSSOP	MSOP		
TLV2450	1	8	8	6	—	—	Yes	Refer to the EVM Selection Guide (Lit# SLOU060)
TLV2451	1	8	8	5	—	—	—	
TLV2452	2	8	8	—	—	8	—	
TLV2453	2	14	14	—	—	10	Yes	
TLV2454	4	14	14	—	14	—	—	
TLV2455	4	16	16	—	16	—	Yes	

A SELECTION OF SINGLE-SUPPLY OPERATIONAL AMPLIFIER PRODUCTS†

DEVICE	V_{DD} (V)	BW (MHz)	SLEW RATE (V/ μ s)	I_{DD} (per channel) (μ A)	RAIL-TO-RAIL
TLV245X	2.7 – 6.0	0.22	0.11	23	I/O
TLV247X	2.7 – 6.0	2.8	1.5	600	I/O
TLV246X	2.7 – 6.0	6.4	1.6	550	I/O
TLV277X	2.5 – 6.0	5.1	10.5	1000	O

† All specifications measured at 5 V.



Please be aware that an important notice concerning availability, standard warranty, and use in critical applications of Texas Instruments semiconductor products and disclaimers thereto appears at the end of this data sheet.

All trademarks are the property of their respective owners.

PRODUCTION DATA Information is current as of publication date. Products conform to specifications per the terms of Texas Instruments standard warranty. Production processing does not necessarily include testing of all parameters.

**TEXAS
INSTRUMENTS**

WWW.TI.COM
POST OFFICE BOX 1443 • HOUSTON, TEXAS 77251-1443

Copyright © 1998–2005, Texas Instruments Incorporated

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษเท่านั้น ไม่นิยมนำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดลอกเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

TLV2450, TLV2451, TLV2452, TLV2453, TLV2454, TLV2455, TLV245xA

FAMILY OF 23- μ A 220-KHz RAIL-TO-RAIL INPUT/OUTPUT

OPERATIONAL AMPLIFIERS WITH SHUTDOWN

SLOS218F – DECEMBER 1998 – REVISED JANUARY 2005

description (continued)

Three members of the family (TLV2450/3/5) offer a shutdown terminal for conserving battery life in portable applications. During shutdown, the outputs are placed in a high-impedance state and the amplifier consumes only 16 nA/channel. The family is fully specified at 3 V and 5 V across an expanded industrial temperature range (-40°C to 125°C). The singles and duals are available in the SOT23 and MSOP packages, while the quads are available in TSSOP. The TLV2450 offers an amplifier with shutdown functionality all in a 6-pin SOT23 package, making it perfect for high density circuits.

TLV2450 and TLV2451 AVAILABLE OPTIONS

T _A	PACKAGED DEVICES			
	SMALL OUTLINE (D) [†]	SOT-23		PLASTIC DIP (P)
		(DBV)	SYMBOL	
0°C to 70°C	TLV2450CD TLV2451CD	TLV2450CDBV TLV2451CDBV	VAQC VARC	TLV2450CP TLV2451CP
-40°C to 125°C	TLV2450ID TLV2451ID	TLV2450IDBV TLV2451IDBV	VAQI VARI	TLV2450IP TLV2451IP
	TLV2450AID TLV2451AID	— —	— —	TLV2450AIP TLV2451AIP

[†] This package is available taped and reeled. To order this packaging option, add an R suffix to the part number (e.g., TLV2450CDR).

TLV2452 and TLV2453 AVAILABLE OPTIONS

T _A	PACKAGED DEVICES						
	SMALL OUTLINE (D) [†]	MSOP				PLASTIC DIP (N)	PLASTIC DIP (P)
		(DGK) [†]	SYMBOL [‡]	(DGS) [†]	SYMBOL [‡]		
0°C to 70°C	TLV2452CD TLV2453CD	TLV2452CDGK —	xxTIABI —	— TLV2453CDGS	— xxTIABK	— TLV2453CN	TLV2452CP —
-40°C to 125°C	TLV2452ID TLV2453ID	TLV2452IDGK —	xxTIABJ —	— TLV2453IDGS	— xxTIABL	— TLV2453IN	TLV2452IP —
	TLV2452AID TLV2453AID	— —	— —	— —	— —	— TLV2453AIN	TLV2452AIP —

[†] This package is available taped and reeled. To order this packaging option, add an R suffix to the part number (e.g., TLV2452CDR).
[‡] xx represents the device date code.

TLV2454 and TLV2455 AVAILABLE OPTIONS

T _A	PACKAGED DEVICES		
	SMALL OUTLINE (D) [†]	PLASTIC DIP (N)	TSSOP (PW) [†]
0°C to 70°C	TLV2454CD TLV2455CD	TLV2454CN TLV2455CN	TLV2454CPW TLV2455CPW
-40°C to 125°C	TLV2454ID TLV2455ID	TLV2454IN TLV2455IN	TLV2454IPW TLV2455IPW
	TLV2454AID TLV2455AID	TLV2454AIN TLV2455AIN	TLV2454AIPW TLV2455AIPW

[†] This package is available taped and reeled. To order this packaging option, add an R suffix to the part number (e.g., TLV2454CDR).

NOTE: For the most current package and ordering information, see the Package Option Addendum located at the end of this data sheet, or refer to our web site at www.ti.com.




WWW.TI.COM
 POST OFFICE BOX 1443 • HOUSTON, TEXAS 77251-1443

TLV2450, TLV2451, TLV2452, TLV2453, TLV2454, TLV2455, TLV245xA FAMILY OF 23- μ A 220-KHz RAIL-TO-RAIL INPUT/OUTPUT OPERATIONAL AMPLIFIERS WITH SHUTDOWN


SLOS218F - DECEMBER 1998 - REVISED JANUARY 2005

TLV245x PACKAGE PINOUTS(1)


TLV2450
DBV PACKAGE
(TOP VIEW)




TLV2450
D OR P PACKAGE
(TOP VIEW)




TLV2451
DBV PACKAGE
(TOP VIEW)




TLV2451
D OR P PACKAGE
(TOP VIEW)




TLV2452
D, DGK, OR P PACKAGE
(TOP VIEW)




TLV2453
DGS PACKAGE
(TOP VIEW)




TLV2453
D OR N PACKAGE
(TOP VIEW)



TLV2454
D, N, OR PW PACKAGE
(TOP VIEW)




TLV2455
D, N, OR PW PACKAGE
(TOP VIEW)



NC - No internal connection
(1) SOT-23 may or may not be indicated

TYPICAL PIN 1 INDICATORS



**TEXAS
INSTRUMENTS**

WWW.TI.COM
POST OFFICE BOX 1443 • HOUSTON, TEXAS 77251-1443

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

TLV2450, TLV2451, TLV2452, TLV2453, TLV2454, TLV2455, TLV245xA FAMILY OF 23- μ A 220-KHz RAIL-TO-RAIL INPUT/OUTPUT OPERATIONAL AMPLIFIERS WITH SHUTDOWN

SLOS218F – DECEMBER 1998 – REVISED JANUARY 2005

absolute maximum ratings over operating free-air temperature range (unless otherwise noted)[†]

Supply voltage, V_{DD} (see Note 1)	7 V
Differential input voltage, V_{ID}	$\pm V_{DD}$
Continuous total power dissipation	See Dissipation Rating Table
Operating free-air temperature range, T_A : C suffix	0°C to 70°C
I suffix	-40°C to 125°C
Maximum junction temperature, T_J	150°C
Storage temperature range, T_{stg}	-65°C to 150°C
Lead temperature 1,6 mm (1/16 inch) from case for 10 seconds	260°C

[†] Stresses beyond those listed under "absolute maximum ratings" may cause permanent damage to the device. These are stress ratings only, and functional operation of the device at these or any other conditions beyond those indicated under "recommended operating conditions" is not implied. Exposure to absolute-maximum-rated conditions for extended periods may affect device reliability.

NOTE: All voltage values, except differential voltages, are with respect to GND.

DISSIPATION RATING TABLE

PACKAGE	θ_{JC} (°C/W)	θ_{JA} (°C/W)	$T_A \leq 25^\circ\text{C}$ POWER RATING
D (8)	38.3	176	710 mW
D (14)	26.9	122.3	1022 mW
D (16)	25.7	114.7	1090 mW
DBV (5)	55	324.1	385 mW
DBV (6)	55	294.3	425 mW
DGK (8)	54.2	259.9	481 mW
DGS (10)	54.1	257.7	485 mW
N (14, 16)	32	78	1600 mW
P (8)	41	104	1200 mW
PW (14)	29.3	173.6	720 mW
PW (16)	28.7	161.4	774 mW

recommended operating conditions

		MIN	MAX	UNIT
Supply voltage, V_{DD}	Single supply	2.7	6	V
	Split supply	± 1.35	± 3	
Common-mode input voltage range, V_{ICR}		0	V_{DD}	V
Operating free-air temperature, T_A	C-suffix	0	70	°C
	I-suffix	-40	125	
Shutdown on/off voltage level [‡]	V_{IH}	2		V
	V_{IL}	$V_{DD} = 5\text{V}$	0.8	V
		$V_{DD} = 3\text{V}$	0.5	V

[‡] Relative to voltage on the GND terminal of the device.



WWW.TI.COM
POST OFFICE BOX 1443 • HOUSTON, TEXAS 77251-1443



MICROCHIP

PIC18F2455/2550/4455/4550 Data Sheet

**28/40/44-Pin, High-Performance,
Enhanced Flash, USB Microcontrollers
with nanoWatt Technology**



MICROCHIP

PIC18F2455/2550/4455/4550

28/40/44-Pin, High-Performance, Enhanced Flash, USB Microcontrollers with nanoWatt Technology

Universal Serial Bus Features:

- USB V2.0 Compliant
- Low Speed (1.5 Mb/s) and Full Speed (12 Mb/s)
- Supports Control, Interrupt, Isochronous and Bulk Transfers
- Supports up to 32 Endpoints (16 bidirectional)
- 1-Kbyte Dual Access RAM for USB
- On-Chip USB Transceiver with On-Chip Voltage Regulator
- Interface for Off-Chip USB Transceiver
- Streaming Parallel Port (SPP) for USB streaming transfers (40/44-pin devices only)

Power-Managed Modes:

- Run: CPU on, peripherals on
- Idle: CPU off, peripherals on
- Sleep: CPU off, peripherals off
- Idle mode currents down to 5.8 μ A typical
- Sleep mode currents down to 0.1 μ A typical
- Timer1 Oscillator: 1.1 μ A typical, 32 kHz, 2V
- Watchdog Timer: 2.1 μ A typical
- Two-Speed Oscillator Start-up

Flexible Oscillator Structure:

- Four Crystal modes, including High Precision PLL for USB
- Two External Clock modes, up to 48 MHz
- Internal Oscillator Block:
 - 8 user-selectable frequencies, from 31 kHz to 8 MHz
 - User-tunable to compensate for frequency drift
- Secondary Oscillator using Timer1 @ 32 kHz
- Dual Oscillator options allow microcontroller and USB module to run at different clock speeds
- Fail-Safe Clock Monitor:
 - Allows for safe shutdown if any clock stops

Peripheral Highlights:

- High-Current Sink/Source: 25 mA/25 mA
- Three External Interrupts
- Four Timer modules (Timer0 to Timer3)
- Up to 2 Capture/Compare/PWM (CCP) modules:
 - Capture is 16-bit, max. resolution 5.2 ns (TCY/16)
 - Compare is 16-bit, max. resolution 83.3 ns (TCY)
 - PWM output: PWM resolution is 1 to 10-bit
- Enhanced Capture/Compare/PWM (ECCP) module:
 - Multiple output modes
 - Selectable polarity
 - Programmable dead time
 - Auto-shutdown and auto-restart
- Enhanced USART module:
 - LIN bus support
- Master Synchronous Serial Port (MSSP) module supporting 3-wire SPI (all 4 modes) and I²C™ Master and Slave modes
- 10-bit, up to 13-channel Analog-to-Digital Converter module (A/D) with Programmable Acquisition Time
- Dual Analog Comparators with Input Multiplexing

Special Microcontroller Features:


- C Compiler Optimized Architecture with optional Extended Instruction Set
- 100,000 Erase/Write Cycle Enhanced Flash Program Memory typical
- 1,000,000 Erase/Write Cycle Data EEPROM Memory typical
- Flash/Data EEPROM Retention: > 40 years
- Self-Programmable under Software Control
- Priority Levels for Interrupts
- 8 x 8 Single-Cycle Hardware Multiplier
- Extended Watchdog Timer (WDT):
 - Programmable period from 41 ms to 131s
- Programmable Code Protection
- Single-Supply 5V In-Circuit Serial Programming™ (ICSP™) via two pins
- In-Circuit Debug (ICD) via two pins
- Optional dedicated ICD/ICSP port (44-pin devices only)
- Wide Operating Voltage Range (2.0V to 5.5V)

Device	Program Memory		Data Memory		I/O	10-Bit A/D (ch)	CCP/ECCP (PWM)	SPP	MSSP		EUSART	Comparators	Timers 8/16-Bit
	Flash (bytes)	# Single-Word Instructions	SRAM (bytes)	EEPROM (bytes)					SPI	Master I ² C™			
PIC18F2455	24K	12288	2048	256	24	10	2/0	No	Y	Y	1	2	1/3
PIC18F2550	32K	16384	2048	256	24	10	2/0	No	Y	Y	1	2	1/3
PIC18F4455	24K	12288	2048	256	35	13	1/1	Yes	Y	Y	1	2	1/3
PIC18F4550	32K	16384	2048	256	35	13	1/1	Yes	Y	Y	1	2	1/3


PIC18F2455/2550/4455/4550

Pin Diagrams

28-Pin PDIP, SOIC



40-Pin PDIP



Note 1: RB3 is the alternate pin for CCP2 multiplexing.

PIC18F2455/2550/4455/4550

TABLE 1-2: PIC18F2455/2550 PINOUT I/O DESCRIPTIONS

Pin Name	Pin Number	Pin Type	Buffer Type	Description
	PDIP, SOIC			
MCLR/VPP/RE3 MCLR	1	I	ST	Master Clear (input) or programming voltage (input). Master Clear (Reset) input. This pin is an active-low Reset to the device. Programming voltage input. Digital input.
VPP RE3		P	ST	
OSC1/CLKI OSC1 CLKI	9	I	Analog	Oscillator crystal or external clock input. Oscillator crystal input or external clock source input. External clock source input. Always associated with pin function OSC1. (See OSC2/CLKO pin.)
		I	Analog	
OSC2/CLKO/RA6 OSC2	10	O	—	Oscillator crystal or clock output. Oscillator crystal output. Connects to crystal or resonator in Crystal Oscillator mode. In select modes, OSC2 pin outputs CLKO which has 1/4 the frequency of OSC1 and denotes the instruction cycle rate. General purpose I/O pin.
CLKO		O	—	
RA6		I/O	TTL	

Legend: TTL = TTL compatible input CMOS = CMOS compatible input or output
 ST = Schmitt Trigger input with CMOS levels I = Input
 O = Output P = Power

Note 1: Alternate assignment for CCP2 when CCP2MX Configuration bit is cleared.
2: Default assignment for CCP2 when CCP2MX Configuration bit is set.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

PIC18F2455/2550/4455/4550

TABLE 1-2: PIC18F2455/2550 PINOUT I/O DESCRIPTIONS (CONTINUED)

Pin Name	Pin Number	Pin Type	Buffer Type	Description
	PDIP, SOIC			
RA0/AN0 RA0 AN0	2	I/O I	TTL Analog	PORTA is a bidirectional I/O port. Digital I/O. Analog input 0.
RA1/AN1 RA1 AN1	3	I/O I	TTL Analog	Digital I/O. Analog input 1.
RA2/AN2/VREF-/CVREF RA2 AN2 VREF- CVREF	4	I/O I I O	TTL Analog Analog Analog	Digital I/O. Analog input 2. A/D reference voltage (low) input. Analog comparator reference output.
RA3/AN3/VREF+ RA3 AN3 VREF+	5	I/O I I	TTL Analog Analog	Digital I/O. Analog input 3. A/D reference voltage (high) input.
RA4/T0CKI/C1OUT/RCV RA4 T0CKI C1OUT RCV	6	I/O I O I	ST ST — TTL	Digital I/O. Timer0 external clock input. Comparator 1 output. External USB transceiver RCV input.
RA5/AN4/SS/ HLVDIN/C2OUT RA5 AN4 SS HLVDIN C2OUT	7	I/O I I I O	TTL Analog TTL Analog —	Digital I/O. Analog input 4. SPI slave select input. High/Low-Voltage Detect input. Comparator 2 output.
RA6	—	—	—	See the OSC2/CLKO/RA6 pin.

Legend: TTL = TTL compatible input CMOS = CMOS compatible input or output
 ST = Schmitt Trigger input with CMOS levels I = Input
 O = Output P = Power

Note 1: Alternate assignment for CCP2 when CCP2MX Configuration bit is cleared.
2: Default assignment for CCP2 when CCP2MX Configuration bit is set.

PIC18F2455/2550/4455/4550

TABLE 1-2: PIC18F2455/2550 PINOUT I/O DESCRIPTIONS (CONTINUED)

Pin Name	Pin Number	Pin Type	Buffer Type	Description
	PDIP, SOIC			
RB0/AN12/INT0/FLT0/SDI/SDA	21			PORTB is a bidirectional I/O port. PORTB can be software programmed for internal weak pull-ups on all inputs.
RB0		I/O	TTL	Digital I/O.
AN12		I	Analog	Analog input 12.
INT0		I	ST	External interrupt 0.
FLT0		I	ST	PWM Fault input (CCP1 module).
SDI		I	ST	SPI data in.
SDA		I/O	ST	I ² C™ data I/O.
RB1/AN10/INT1/SCK/SCL	22			
RB1		I/O	TTL	Digital I/O.
AN10		I	Analog	Analog input 10.
INT1		I	ST	External interrupt 1.
SCK		I/O	ST	Synchronous serial clock input/output for SPI mode.
SCL		I/O	ST	Synchronous serial clock input/output for I ² C mode.
RB2/AN8/INT2/VMO	23			
RB2		I/O	TTL	Digital I/O.
AN8		I	Analog	Analog input 8.
INT2		I	ST	External interrupt 2.
VMO		O	—	External USB transceiver VMO output.
RB3/AN9/CCP2/VPO	24			
RB3		I/O	TTL	Digital I/O.
AN9		I	Analog	Analog input 9.
CCP2 ⁽¹⁾		I/O	ST	Capture 2 input/Compare 2 output/PWM 2 output.
VPO		O	—	External USB transceiver VPO output.
RB4/AN11/KBI0	25			
RB4		I/O	TTL	Digital I/O.
AN11		I	Analog	Analog input 11.
KBI0		I	TTL	Interrupt-on-change pin.
RB5/KBI1/PGM	26			
RB5		I/O	TTL	Digital I/O.
KBI1		I	TTL	Interrupt-on-change pin.
PGM		I/O	ST	Low-Voltage ICSP™ Programming enable pin.
RB6/KBI2/PGC	27			
RB6		I/O	TTL	Digital I/O.
KBI2		I	TTL	Interrupt-on-change pin.
PGC		I/O	ST	In-Circuit Debugger and ICSP programming clock pin.
RB7/KBI3/PGD	28			
RB7		I/O	TTL	Digital I/O.
KBI3		I	TTL	Interrupt-on-change pin.
PGD		I/O	ST	In-Circuit Debugger and ICSP programming data pin.

Legend: TTL = TTL compatible input CMOS = CMOS compatible input or output
 ST = Schmitt Trigger input with CMOS levels I = Input
 O = Output P = Power

Note 1: Alternate assignment for CCP2 when CCP2MX Configuration bit is cleared.
2: Default assignment for CCP2 when CCP2MX Configuration bit is set.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

PIC18F2455/2550/4455/4550

TABLE 1-2: PIC18F2455/2550 PINOUT I/O DESCRIPTIONS (CONTINUED)

Pin Name	Pin Number	Pin Type	Buffer Type	Description
	PDIP, SOIC			
RC0/T1OSO/T13CKI	11			PORTC is a bidirectional I/O port.
RC0		I/O	ST	Digital I/O.
T1OSO		O	—	Timer1 oscillator output.
T13CKI		I	ST	Timer1/Timer3 external clock input.
RC1/T1OSI/CCP2/ \overline{UOE}	12			
RC1		I/O	ST	Digital I/O.
T1OSI		I	CMOS	Timer1 oscillator input.
CCP2 ⁽²⁾		I/O	ST	Capture 2 input/Compare 2 output/PWM 2 output.
\overline{UOE}		—	—	External USB transceiver \overline{OE} output.
RC2/CCP1	13			
RC2		I/O	ST	Digital I/O.
CCP1		I/O	ST	Capture 1 input/Compare 1 output/PWM 1 output.
RC4/D-/VM	15			
RC4		I	TTL	Digital input.
D-		I/O	—	USB differential minus line (input/output).
VM		I	TTL	External USB transceiver VM input.
RC5/D+/VP	16			
RC5		I	TTL	Digital input.
D+		I/O	—	USB differential plus line (input/output).
VP		O	TTL	External USB transceiver VP input.
RC6/TX/CK	17			
RC6		I/O	ST	Digital I/O.
TX		O	—	EUSART asynchronous transmit.
CK		I/O	ST	EUSART synchronous clock (see RX/DT).
RC7/RX/DT/SDO	18			
RC7		I/O	ST	Digital I/O.
RX		I	ST	EUSART asynchronous receive.
DT		I/O	ST	EUSART synchronous data (see TX/CK).
SDO		O	—	SPI data out.
RE3	—	—	—	See MCLR/VPP/RE3 pin.
VUSB	14	O	—	Internal USB 3.3V voltage regulator.
VSS	8, 19	P	—	Ground reference for logic and I/O pins.
VDD	20	P	—	Positive supply for logic and I/O pins.

Legend: TTL = TTL compatible input CMOS = CMOS compatible input or output
 ST = Schmitt Trigger input with CMOS levels I = Input
 O = Output P = Power

Note 1: Alternate assignment for CCP2 when CCP2MX Configuration bit is cleared.
2: Default assignment for CCP2 when CCP2MX Configuration bit is set.

2.0 OSCILLATOR CONFIGURATIONS

2.1 Overview

Devices in the PIC18F2455/2550/4455/4550 family incorporate a different oscillator and microcontroller clock system than previous PIC18F devices. The addition of the USB module, with its unique requirements for a stable clock source, make it necessary to provide a separate clock source that is compliant with both USB low-speed and full-speed specifications.

To accommodate these requirements, PIC18F2455/2550/4455/4550 devices include a new clock branch to provide a 48 MHz clock for full-speed USB operation. Since it is driven from the primary clock source, an additional system of prescalers and postscalers has been added to accommodate a wide range of oscillator frequencies. An overview of the oscillator structure is shown in Figure 2-1.

Other oscillator features used in PIC18 enhanced microcontrollers, such as the internal oscillator block and clock switching, remain the same. They are discussed later in this chapter.

2.1.1 OSCILLATOR CONTROL

The operation of the oscillator in PIC18F2455/2550/4455/4550 devices is controlled through two Configuration registers and two control registers. Configuration registers, CONFIG1L and CONFIG1H, select the oscillator mode and USB prescaler/postscaler options. As Configuration bits, these are set when the device is programmed and left in that configuration until the device is reprogrammed.

The OSCCON register (Register 2-2) selects the Active Clock mode; it is primarily used in controlling clock switching in power-managed modes. Its use is discussed in **Section 2.4.1 "Oscillator Control Register"**.

The OSCTUNE register (Register 2-1) is used to trim the INTRC frequency source, as well as select the low-frequency clock source that drives several special features. Its use is described in **Section 2.2.5.2 "OSCTUNE Register"**.

2.2 Oscillator Types

PIC18F2455/2550/4455/4550 devices can be operated in twelve distinct oscillator modes. In contrast with previous PIC18 enhanced microcontrollers, four of these modes involve the use of two oscillator types at once. Users can program the FOSC3:FOSC0 Configuration bits to select one of these modes:

1. XT Crystal/Resonator
2. XTPLL Crystal/Resonator with PLL enabled
3. HS High-Speed Crystal/Resonator
4. HSPLL High-Speed Crystal/Resonator with PLL enabled
5. EC External Clock with Fosc/4 output
6. ECIO External Clock with I/O on RA6
7. ECPLL External Clock with PLL enabled and Fosc/4 output on RA6
8. ECPIO External Clock with PLL enabled, I/O on RA6
9. INTHS Internal Oscillator used as microcontroller clock source, HS Oscillator used as USB clock source
10. INTXT Internal Oscillator used as microcontroller clock source, XT Oscillator used as USB clock source
11. INTIO Internal Oscillator used as microcontroller clock source, EC Oscillator used as USB clock source, digital I/O on RA6
12. INTCKO Internal Oscillator used as microcontroller clock source, EC Oscillator used as USB clock source, Fosc/4 output on RA6


2.2.1 OSCILLATOR MODES AND USB OPERATION

Because of the unique requirements of the USB module, a different approach to clock operation is necessary. In previous PICmicro® devices, all core and peripheral clocks were driven by a single oscillator source; the usual sources were primary, secondary or the internal oscillator. With PIC18F2455/2550/4455/4550 devices, the primary oscillator becomes part of the USB module and cannot be associated to any other clock source. Thus, the USB module must be clocked from the primary clock source; however, the microcontroller core and other peripherals can be separately clocked from the secondary or internal oscillators as before.

Because of the timing requirements imposed by USB, an internal clock of either 6 MHz or 48 MHz is required while the USB module is enabled. Fortunately, the microcontroller and other peripherals are not required to run at this clock speed when using the primary oscillator. There are numerous options to achieve the USB module clock requirement and still provide flexibility for clocking the rest of the device from the primary oscillator source. These are detailed in **Section 2.3 "Oscillator Settings for USB"**.

PIC18F2455/2550/4455/4550

FIGURE 2-1: PIC18F2455/2550/4455/4550 CLOCK DIAGRAM



PIC18F2455/2550/4455/4550

2.2.2 CRYSTAL OSCILLATOR/CERAMIC RESONATORS

In HS, HSPLL, XT and XTPLL Oscillator modes, a crystal or ceramic resonator is connected to the OSC1 and OSC2 pins to establish oscillation. Figure 2-2 shows the pin connections.

The oscillator design requires the use of a parallel cut crystal.

Note: Use of a series cut crystal may give a frequency out of the crystal manufacturer's specifications.

FIGURE 2-2: CRYSTAL/CERAMIC RESONATOR OPERATION (XT, HS OR HSPLL CONFIGURATION)




TABLE 2-1: CAPACITOR SELECTION FOR CERAMIC RESONATORS

Typical Capacitor Values Used:			
Mode	Freq	OSC1	OSC2
XT	4.0 MHz	33 pF	33 pF
HS	8.0 MHz	27 pF	27 pF
	16.0 MHz	22 pF	22 pF

Capacitor values are for design guidance only.
 These capacitors were tested with the resonators listed below for basic start-up and operation. **These values are not optimized.**
 Different capacitor values may be required to produce acceptable oscillator operation. The user should test the performance of the oscillator over the expected VDD and temperature range for the application.
 See the notes following Table 2-2 for additional information.

Resonators Used:
4.0 MHz
8.0 MHz
16.0 MHz

TABLE 2-2: CAPACITOR SELECTION FOR CRYSTAL OSCILLATOR

Osc Type	Crystal Freq	Typical Capacitor Values Tested:	
		C1	C2
XT	4 MHz	27 pF	27 pF
HS	4 MHz	27 pF	27 pF
	8 MHz	22 pF	22 pF
	20 MHz	15 pF	15 pF

Capacitor values are for design guidance only.

These capacitors were tested with the crystals listed below for basic start-up and operation. **These values are not optimized.**

Different capacitor values may be required to produce acceptable oscillator operation. The user should test the performance of the oscillator over the expected VDD and temperature range for the application.

See the notes following this table for additional information.

Crystals Used:

4 MHz
8 MHz
20 MHz

Note 1: Higher capacitance increases the stability of oscillator but also increases the start-up time.

Note 2: When operating below 3V VDD, or when using certain ceramic resonators at any voltage, it may be necessary to use the HS mode or switch to a crystal oscillator.

Note 3: Since each resonator/crystal has its own characteristics, the user should consult the resonator/crystal manufacturer for appropriate values of external components.

Note 4: Rs may be required to avoid overdriving crystals with low drive level specification.


Note 5: Always verify oscillator performance over the VDD and temperature range that is expected for the application.

An internal postscaler allows users to select a clock frequency other than that of the crystal or resonator. Frequency division is determined by the CPUDIV Configuration bits. Users may select a clock frequency of the oscillator frequency, or 1/2, 1/3 or 1/4 of the frequency.

An external clock may also be used when the microcontroller is in HS Oscillator mode. In this case, the OSC2/CLKO pin is left open (Figure 2-3).

PIC18F2455/2550/4455/4550

FIGURE 2-3: EXTERNAL CLOCK INPUT OPERATION (HS OSC CONFIGURATION)




2.2.3 EXTERNAL CLOCK INPUT

The EC, ECIO, ECPLL and ECPIO Oscillator modes require an external clock source to be connected to the OSC1 pin. There is no oscillator start-up time required after a Power-on Reset or after an exit from Sleep mode.


In the EC and ECPLL Oscillator modes, the oscillator frequency divided by 4 is available on the OSC2 pin. This signal may be used for test purposes or to synchronize other logic. Figure 2-4 shows the pin connections for the EC Oscillator mode.

FIGURE 2-4: EXTERNAL CLOCK INPUT OPERATION (EC AND ECPLL CONFIGURATION)



The ECIO and ECPIO Oscillator modes function like the EC and ECPLL modes, except that the OSC2 pin becomes an additional general purpose I/O pin. The I/O pin becomes bit 6 of PORTA (RA6). Figure 2-5 shows the pin connections for the ECIO Oscillator mode.

FIGURE 2-5: EXTERNAL CLOCK INPUT OPERATION (ECIO AND ECPIO CONFIGURATION)



The internal postscaler for reducing clock frequency in XT and HS modes is also available in EC and ECIO modes.

2.2.4 PLL FREQUENCY MULTIPLIER


PIC18F2455/2550/4255/4550 devices include a Phase Locked Loop (PLL) circuit. This is provided specifically for USB applications with lower speed oscillators and can also be used as a microcontroller clock source.

The PLL is enabled in HSPLL, XTPLL, ECPLL and ECPIO Oscillator modes. It is designed to produce a fixed 96 MHz reference clock from a fixed 4 MHz input. The output can then be divided and used for both the USB and the microcontroller core clock. Because the PLL has a fixed frequency input and output, there are eight prescaling options to match the oscillator input frequency to the PLL.

There is also a separate postscaler option for deriving the microcontroller clock from the PLL. This allows the USB peripheral and microcontroller to use the same oscillator input and still operate at different clock speeds. In contrast to the postscaler for XT, HS and EC modes, the available options are 1/2, 1/3, 1/4 and 1/6 of the PLL output.

The HSPLL, ECPLL and ECPIO modes make use of the HS mode oscillator for frequencies up to 48 MHz. The prescaler divides the oscillator input by up to 12 to produce the 4 MHz drive for the PLL. The XTPLL mode can only use an input frequency of 4 MHz which drives the PLL directly.

FIGURE 2-6: PLL BLOCK DIAGRAM (HS MODE)



PIC18F2455/2550/4455/4550

2.2.5 INTERNAL OSCILLATOR BLOCK

The PIC18F2455/2550/4455/4550 devices include an internal oscillator block which generates two different clock signals; either can be used as the microcontroller's clock source. If the USB peripheral is not used, the internal oscillator may eliminate the need for external oscillator circuits on the OSC1 and/or OSC2 pins.

The main output (INTOSC) is an 8 MHz clock source which can be used to directly drive the device clock. It also drives the INTOSC postscaler which can provide a range of clock frequencies from 31 kHz to 4 MHz. The INTOSC output is enabled when a clock frequency from 125 kHz to 8 MHz is selected.

The other clock source is the internal RC oscillator (INTRC) which provides a nominal 31 kHz output. INTRC is enabled if it is selected as the device clock source; it is also enabled automatically when any of the following are enabled:

- Power-up Timer
- Fail-Safe Clock Monitor
- Watchdog Timer
- Two-Speed Start-up

These features are discussed in greater detail in **Section 25.0 "Special Features of the CPU"**.

The clock source frequency (INTOSC direct, INTRC direct or INTOSC postscaler) is selected by configuring the IRCF bits of the OSCCON register (page 32).

2.2.5.1 Internal Oscillator Modes

When the internal oscillator is used as the microcontroller clock source, one of the other oscillator modes (External Clock or External Crystal/Resonator) must be used as the USB clock source. The choice of the USB clock source is determined by the particular internal oscillator mode.

There are four distinct modes available:

1. INTHS mode: The USB clock is provided by the oscillator in HS mode.
2. INTXT mode: The USB clock is provided by the oscillator in XT mode.
3. INTCKO mode: The USB clock is provided by an external clock input on OSC1/CLKI; the OSC2/CLKO pin outputs Fosc/4.
4. INTIO mode: The USB clock is provided by an external clock input on OSC1/CLKI; the OSC2/CLKO pin functions as a digital I/O (RA6).

Of these four modes, only INTIO mode frees up an additional pin (OSC2/CLKO/RA6) for port I/O use.

2.2.5.2 OSCTUNE Register

The internal oscillator's output has been calibrated at the factory but can be adjusted in the user's application. This is done by writing to the OSCTUNE register (Register 2-1). The tuning sensitivity is constant throughout the tuning range.

When the OSCTUNE register is modified, the INTOSC and INTRC frequencies will begin shifting to the new frequency. The INTRC clock will reach the new frequency within 8 clock cycles (approximately, $8 * 32 \mu s = 256 \mu s$). The INTOSC clock will stabilize within 1 ms. Code execution continues during this shift. There is no indication that the shift has occurred.

The OSCTUNE register also contains the INTSRC bit. The INTSRC bit allows users to select which internal oscillator provides the clock source when the 31 kHz frequency option is selected. This is covered in greater detail in **Section 2.4.1 "Oscillator Control Register"**.

2.2.5.3 Internal Oscillator Output Frequency and Drift

The internal oscillator block is calibrated at the factory to produce an INTOSC output frequency of 8.0 MHz. However, this frequency may drift as VDD or temperature changes, which can affect the controller operation in a variety of ways.

The low-frequency INTRC oscillator operates independently of the INTOSC source. Any changes in INTOSC across voltage and temperature are not necessarily reflected by changes in INTRC and vice versa.

10.0 I/O PORTS

Depending on the device selected and features enabled, there are up to five ports available. Some pins of the I/O ports are multiplexed with an alternate function from the peripheral features on the device. In general, when a peripheral is enabled, that pin may not be used as a general purpose I/O pin.


Each port has three registers for its operation. These registers are:

- TRIS register (data direction register)
- PORT register (reads the levels on the pins of the device)
- LAT register (output latch)

The Data Latch register (LATA) is useful for read-modify-write operations on the value driven by the I/O pins.

A simplified model of a generic I/O port, without the interfaces to other peripherals, is shown in Figure 10-1.

FIGURE 10-1: GENERIC I/O PORT OPERATION



10.1 PORTA, TRISA and LATA Registers

PORTA is an 8-bit wide, bidirectional port. The corresponding data direction register is TRISA. Setting a TRISA bit (= 1) will make the corresponding PORTA pin an input (i.e., put the corresponding output driver in a high-impedance mode). Clearing a TRISA bit (= 0) will make the corresponding PORTA pin an output (i.e., put the contents of the output latch on the selected pin).

Reading the PORTA register reads the status of the pins; writing to it will write to the port latch.

The Data Latch register (LATA) is also memory mapped. Read-modify-write operations on the LATA register read and write the latched output value for PORTA.

The RA4 pin is multiplexed with the Timer0 module clock input to become the RA4/T0CKI pin. The RA6 pin is multiplexed with the main oscillator pin; it is enabled as an oscillator or I/O pin by the selection of the main oscillator in Configuration Register 1H (see **Section 25.1 "Configuration Bits"** for details). When not used as a port pin, RA6 and its associated TRIS and LAT bits are read as '0'.

RA4 is also multiplexed with the USB module; it serves as a receiver input from an external USB transceiver. For details on configuration of the USB module, see **Section 17.2 "USB Status and Control"**.

Several PORTA pins are multiplexed with analog inputs, the analog VREF+ and VREF- inputs and the comparator voltage reference output. The operation of pins RA5 and RA3:RA0 as A/D converter inputs is selected by clearing/setting the control bits in the ADCON1 register (A/D Control Register 1).

Note: On a Power-on Reset, RA5 and RA3:RA0 are configured as analog inputs and read as '0'. RA4 is configured as a digital input.

All other PORTA pins have TTL input levels and full CMOS output drivers.

The TRISA register controls the direction of the RA pins, even when they are being used as analog inputs. The user must ensure the bits in the TRISA register are maintained set when using them as analog inputs.

EXAMPLE 10-1: INITIALIZING PORTA

```

CLRF   PORTA   ; Initialize PORTA by
              ; clearing output
              ; data latches
CLRF   LATA    ; Alternate method
              ; to clear output
              ; data latches
MOVLW  0Fh    ; Configure A/D
MOVWF  ADCON1 ; for digital inputs
MOVLW  07h    ; Configure comparators
MOVWF  CMCON  ; for digital input
MOVLW  0CFh  ; Value used to
              ; initialize data
              ; direction
MOVWF  TRISA  ; Set RA<3:0> as inputs
              ; RA<5:4> as outputs
    
```

PIC18F2455/2550/4455/4550

TABLE 10-1: PORTA I/O SUMMARY

Pin	Function	TRIS Setting	I/O	I/O Type	Description
RA0/AN0	RA0	0	OUT	DIG	LATA<0> data output; not affected by analog input.
		1	IN	TTL	PORTA<0> data input; disabled when analog input enabled.
	AN0	1	IN	ANA	A/D input channel 0 and Comparator C1- input. Default configuration on POR; does not affect digital output.
		0	OUT	DIG	LATA<1> data output; not affected by analog input.
RA1/AN1	RA1	1	IN	TTL	PORTA<1> data input; reads '0' on POR.
		1	IN	ANA	A/D input channel 1 and Comparator C2- input. Default configuration on POR; does not affect digital output.
RA2/AN2/ VREF-/CVREF	RA2	0	OUT	DIG	LATA<2> data output; not affected by analog input. Disabled when CVREF output enabled.
		1	IN	TTL	PORTA<2> data input. Disabled when analog functions enabled; disabled when CVREF output enabled.
	AN2	1	IN	ANA	A/D input channel 2 and Comparator C2+ input. Default configuration on POR; not affected by analog output.
	VREF-	1	IN	ANA	A/D and comparator voltage reference low input.
	CVREF	x	OUT	ANA	Comparator voltage reference output. Enabling this feature disables digital I/O.
RA3/AN3/ VREF+	RA3	0	OUT	DIG	LATA<3> data output; not affected by analog input.
		1	IN	TTL	PORTA<3> data input; disabled when analog input enabled.
	AN3	1	IN	ANA	A/D input channel 3 and Comparator C1+ input. Default configuration on POR.
	VREF+	1	IN	ANA	A/D and comparator voltage reference high input.
RA4/T0CKI/ C1OUT/RCV	RA4	0	OUT	DIG	LATA<4> data output; not affected by analog input.
		1	IN	ST	PORTA<4> data input; disabled when analog input enabled.
	T0CKI	1	IN	ST	Timer0 clock input.
	C1OUT	0	OUT	DIG	Comparator 1 output; takes priority over port data.
	RCV	x	IN	TTL	External USB transceiver RCV input.
RA5/AN4/SS/ HLVDIN/C2OUT	RA5	0	OUT	DIG	LATA<5> data output; not affected by analog input.
		1	IN	TTL	PORTA<5> data input; disabled when analog input enabled.
	AN4	1	IN	ANA	A/D input channel 4. Default configuration on POR.
	SS	1	IN	TTL	Slave select input for SSP (MSSP module).
	HLVDIN	1	IN	ANA	High/Low-Voltage Detect external trip point input.
OSC2/CLKO/ RA6	C2OUT	0	OUT	DIG	Comparator 2 output; takes priority over port data.
	OSC2	x	OUT	ANA	Main oscillator feedback output connection (all XT and HS modes).
	CLKO	x	OUT	DIG	System cycle clock output (Fosc/4); available in EC, ECPLL and INTCKO modes.
	RA6	0	OUT	DIG	LATA<6> data output. Available only in ECIO, ECPIO and INTIO modes; otherwise, reads as '0'.
		1	IN	TTL	PORTA<6> data input. Available only in ECIO, ECPIO and INTIO modes; otherwise, reads as '0'.

Legend: OUT = Output, IN = Input, ANA = Analog Signal, DIG = Digital Output, ST = Schmitt Buffer Input, TTL = TTL Buffer Input, x = Don't care (TRIS bit does not affect port direction or is overridden for this option)

PIC18F2455/2550/4455/4550

TABLE 10-2: SUMMARY OF REGISTERS ASSOCIATED WITH PORTA

Name	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	Reset Values on page
PORTA	—	RA6 ⁽¹⁾	RA5	RA4	RA3	RA2	RA1	RA0	54
LATA	—	LATA6 ⁽¹⁾	LATA5	LATA4	LATA3	LATA2	LATA1	LATA0	54
TRISA	—	TRISA6 ⁽¹⁾	TRISA5	TRISA4	TRISA3	TRISA2	TRISA1	TRISA0	54
ADCON1	—	—	VCFG1	VCFG0	PCFG3	PCFG2	PCFG1	PCFG0	52
CMCON	C2OUT	C1OUT	C2INV	C1INV	CIS	CM2	CM1	CM0	53
CVRCON	CVREN	CVROE	CVRR	CVRSS	CVR3	CVR2	CVR1	CVR0	53
UCON	—	PPBRST	SE0	PKTDIS	USBEN	RESUME	SUSPND	—	55

Legend: — = unimplemented, read as '0'. Shaded cells are not used by PORTA.

Note 1: RA6 and its associated latch and data direction bits are enabled as I/O pins based on oscillator configuration; otherwise, they are read as '0'.



PIC18F2455/2550/4455/4550

10.2 PORTB, TRISB and LATB Registers

PORTB is an 8-bit wide, bidirectional port. The corresponding data direction register is TRISB. Setting a TRISB bit (= 1) will make the corresponding PORTB pin an input (i.e., put the corresponding output driver in a high-impedance mode). Clearing a TRISB bit (= 0) will make the corresponding PORTB pin an output (i.e., put the contents of the output latch on the selected pin).

The Data Latch register (LATB) is also memory mapped. Read-modify-write operations on the LATB register read and write the latched output value for PORTB.

Each of the PORTB pins has a weak internal pull-up. A single control bit can turn on all the pull-ups. This is performed by clearing bit, RBPU (INTCON2<7>). The weak pull-up is automatically turned off when the port pin is configured as an output. The pull-ups are disabled on a Power-on Reset.

Note: On a Power-on Reset, RB4:RB0 are configured as analog inputs by default and read as '0'; RB7:RB5 are configured as digital inputs. By programming the Configuration bit, PBADEN (CONFIG3H<1>), RB4:RB0 will alternatively be configured as digital inputs on POR.

Four of the PORTB pins (RB7:RB4) have an interrupt-on-change feature. Only pins configured as inputs can cause this interrupt to occur. Any RB7:RB4 pin configured as an output is excluded from the interrupt-on-change comparison. The pins are compared with the old value latched on the last read of PORTB. The "mismatch" outputs of RB7:RB4 are ORed together to generate the RB Port Change Interrupt with Flag bit, RBIF (INTCON<0>).

The interrupt-on-change can be used to wake the device from Sleep. The user, in the Interrupt Service Routine, can clear the interrupt in the following manner:

- Any read or write of PORTB (except with the MOVFF (ANY), PORTB instruction). This will end the mismatch condition.
- Clear flag bit, RBIF.

A mismatch condition will continue to set flag bit, RBIF. Reading PORTB will end the mismatch condition and allow flag bit, RBIF, to be cleared.

The interrupt-on-change feature is recommended for wake-up on key depression operation and operations where PORTB is only used for the interrupt-on-change feature. Polling of PORTB is not recommended while using the interrupt-on-change feature.

Pins, RB2 and RB3, are multiplexed with the USB peripheral and serve as the differential signal outputs for an external USB transceiver (TRIS configuration). Refer to Section 17.2.2.2 "External Transceiver" for additional information on configuring the USB module for operation with an external transceiver.

RB4 is multiplexed with CSSPP, the chip select function for the Streaming Parallel Port (SPP) – TRIS setting. Details of its operation are discussed in Section 18.0 "Streaming Parallel Port".

EXAMPLE 10-2: INITIALIZING PORTB

```
CLRF   PORTB   ; Initialize PORTB by
              ; clearing output
              ; data latches
CLRF   LATB    ; Alternate method
              ; to clear output
              ; data latches
MOVLW  0Eh    ; Set RB<4:0> as
MOVWF  ADCON1  ; digital I/O pins
              ; (required if config bit
              ; PBADEN is set)
MOVLW  0CFh   ; Value used to
              ; initialize data
              ; direction
MOVWF  TRISB  ; Set RB<3:0> as inputs
              ; RB<5:4> as outputs
              ; RB<7:6> as inputs
```

PIC18F2455/2550/4455/4550

TABLE 10-3: PORTB I/O SUMMARY

Pin	Function	TRIS Setting	I/O	I/O Type	Description
RB0/AN12/ INT0/FLT0/ SDI/SDA	RB0	0	OUT	DIG	LATB<0> data output; not affected by analog input.
		1	IN	TTL	PORTB<0> data input; weak pull-up when RBPU bit is cleared. Disabled when analog input enabled. ⁽¹⁾
	AN12	1	IN	ANA	A/D input channel 12. ⁽¹⁾
	INT0	1	IN	ST	External interrupt 0 input.
	FLT0	1	IN	ST	Enhanced PWM Fault input (ECCP1 module); enabled in software.
	SDI	1	IN	ST	SPI data input (MSSP module).
	SDA	1	OUT	DIG	I ² C™ data output (MSSP module); takes priority over port data.
		1	IN	I ² C/SMB	I ² C data input (MSSP module); input type depends on module setting.
RB1/AN10/ INT1/SCK/ SCL	RB1	0	OUT	DIG	LATB<1> data output; not affected by analog input.
		1	IN	TTL	PORTB<1> data input; weak pull-up when RBPU bit is cleared. Disabled when analog input enabled. ⁽¹⁾
	AN10	1	IN	ANA	A/D input channel 10. ⁽¹⁾
	INT1	1	IN	ST	External interrupt 1 input.
	SCK	0	OUT	DIG	SPI clock output (MSSP module); takes priority over port data.
		1	IN	ST	SPI clock input (MSSP module).
	SCL	0	OUT	DIG	I ² C clock output (MSSP module); takes priority over port data.
1		IN	I ² C/SMB	I ² C clock input (MSSP module); input type depends on module setting.	
RB2/AN8/ INT2/VMO	RB2	0	OUT	DIG	LATB<2> data output; not affected by analog input.
		1	IN	TTL	PORTB<2> data input; weak pull-up when RBPU bit is cleared. Disabled when analog input enabled. ⁽¹⁾
	AN8	1	IN	ANA	A/D input channel 8. ⁽¹⁾
	INT2	1	IN	ST	External interrupt 2 input.
	VMO	0	OUT	DIG	External USB transceiver VMO data output.
RB3/AN9/ CCP2/VPO	RB3	0	OUT	DIG	LATB<3> data output; not affected by analog input.
		1	IN	TTL	PORTB<3> data input; weak pull-up when RBPU bit is cleared. Disabled when analog input enabled. ⁽¹⁾
	AN9	1	IN	ANA	A/D input channel 9. ⁽¹⁾
	CCP2 ⁽²⁾	0	OUT	DIG	CCP2 Compare and PWM output.
		1	IN	ST	CCP2 Capture input.
VPO	0	OUT	DIG	External USB transceiver VPO data output.	
RB4/AN11/ KBI0/CSSPP	RB4	0	OUT	DIG	LATB<4> data output; not affected by analog input.
		1	IN	TTL	PORTB<4> data input; weak pull-up when RBPU bit is cleared. Disabled when analog input enabled. ⁽¹⁾
	AN11	1	IN	ANA	A/D input channel 11. ⁽¹⁾
	KBI0	1	IN	TTL	Interrupt-on-pin change.
	CSSPP ⁽⁴⁾	0	OUT	DIG	SPP chip select control output.
RB5/KBI1/ PGM	RB5	0	OUT	DIG	LATB<5> data output.
		1	IN	TTL	PORTB<5> data input; weak pull-up when RBPU bit is cleared.
	KBI1	1	IN	TTL	Interrupt-on-pin change.
	PGM	x	IN	ST	Single-Supply Programming mode entry (ICSP™). Enabled by LVP Configuration bit; all other pin functions disabled.

Legend: OUT = Output, IN = Input, ANA = Analog Signal, DIG = Digital Output, ST = Schmitt Buffer Input, I²C/SMB = I²C/SMBus input buffer, TTL = TTL Buffer Input, x = Don't care (TRIS bit does not affect port direction or is overridden for this option)

Note 1: Configuration on POR is determined by PBADEN Configuration bit. Pins are configured as analog inputs when PBADEN is set and digital inputs when PBADEN is cleared.

2: Alternate pin assignment for CCP2 when CCP2MX = 0. Default assignment is RC1.

3: All other pin functions are disabled when ICSP™ or ICD operation is enabled.

4: 40/44-pin devices only.

PIC18F2455/2550/4455/4550

TABLE 10-3: PORTB I/O SUMMARY (CONTINUED)

Pin	Function	TRIS Setting	I/O	I/O Type	Description
RB6/KBI2/ PGC	RB6	0	OUT	DIG	LATB<6> data output.
		1	IN	TTL	PORTB<6> data input; weak pull-up when RBPU bit is cleared.
	KBI2	1	IN	TTL	Interrupt-on-pin change.
	PGC	x	IN	ST	Serial execution (ICSP™) clock input for ICSP and ICD operation. ⁽³⁾
RB7/KBI3/ PGD	RB7	0	OUT	DIG	LATB<7> data output.
		1	IN	TTL	PORTB<7> data input; weak pull-up when RBPU bit is cleared.
	KBI3	1	IN	TTL	Interrupt-on-pin change.
	PGD	x	OUT	DIG	Serial execution data output for ICSP and ICD operation. ⁽³⁾
		x	IN	ST	Serial execution data input for ICSP and ICD operation. ⁽³⁾

Legend: OUT = Output, IN = Input, ANA = Analog Signal, DIG = Digital Output, ST = Schmitt Buffer Input, I²C/SMB = I²C/SMBus input buffer, TTL = TTL Buffer Input, x = Don't care (TRIS bit does not affect port direction or is overridden for this option)

- Note 1:** Configuration on POR is determined by PBA DEN Configuration bit. Pins are configured as analog inputs when PBA DEN is set and digital inputs when PBA DEN is cleared.
- 2:** Alternate pin assignment for CCP2 when CCP2MX = 0. Default assignment is RC1.
- 3:** All other pin functions are disabled when ICSP™ or ICD operation is enabled.
- 4:** 40/44-pin devices only.

TABLE 10-4: SUMMARY OF REGISTERS ASSOCIATED WITH PORTB

Name	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	Reset Values on page
PORTB	RB7	RB6	RB5	RB4	RB3	RB2	RB1	RB0	54
LATB	LATB7	LATB6	LATB5	LATB4	LATB3	LATB2	LATB1	LATB0	54
TRISB	TRISB7	TRISB6	TRISB5	TRISB4	TRISB3	TRISB2	TRISB1	TRISB0	54
INTCON	GIE/GIEH	PEIE/GIEL	TMR0IE	INT0IE	RBIE	TMR0IF	INT0IF	RBIF	51
INTCON2	RBPU	INTEDG0	INTEDG1	INTEDG2	—	TMR0IP	—	RBIP	51
INTCON3	INT2IP	INT1IP	—	INT2IE	INT1IE	—	INT2IF	INT1IF	51
ADCON1	—	—	VCFG1	VCFG0	PCFG3	PCFG2	PCFG1	PCFG0	52
SPPCON ⁽¹⁾	—	—	—	—	—	—	SPPOWN	SPPEN	55
SPPCFG ⁽¹⁾	CLKCFG1	CLKCFG0	CSEN	CLK1EN	WS3	WS2	WS1	WS0	55
UCON	—	PPBRST	SE0	PKTDIS	USBEN	RESUME	SUSPND	—	55

Legend: — = unimplemented, read as '0'. Shaded cells are not used by PORTB.

Note 1: These registers are unimplemented on 28-pin devices.

PIC18F2455/2550/4455/4550

21.0 10-BIT ANALOG-TO-DIGITAL CONVERTER (A/D) MODULE

The Analog-to-Digital (A/D) converter module has 10 inputs for the 28-pin devices and 13 for the 40/44-pin devices. This module allows conversion of an analog input signal to a corresponding 10-bit digital number.

The module has five registers:

- A/D Result High Register (ADRESH)
- A/D Result Low Register (ADRESL)
- A/D Control Register 0 (ADCON0)
- A/D Control Register 1 (ADCON1)
- A/D Control Register 2 (ADCON2)

The ADCON0 register, shown in Register 21-1, controls the operation of the A/D module. The ADCON1 register, shown in Register 21-2, configures the functions of the port pins. The ADCON2 register, shown in Register 21-3, configures the A/D clock source, programmed acquisition time and justification.

REGISTER 21-1: ADCON0: A/D CONTROL REGISTER 0

U-0	U-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0
—	—	CHS3	CHS2	CHS1	CHS0	GO/DONE	ADON
bit 7							bit 0

Legend:			
R = Readable bit	W = Writable bit	U = Unimplemented bit, read as '0'	
-n = Value at POR	'1' = Bit is set	'0' = Bit is cleared	x = Bit is unknown

- bit 7-6 **Unimplemented:** Read as '0'
- bit 5-2 **CHS3:CHS0:** Analog Channel Select bits
- 0000 = Channel 0 (AN0)
 - 0001 = Channel 1 (AN1)
 - 0010 = Channel 2 (AN2)
 - 0011 = Channel 3 (AN3)
 - 0100 = Channel 4 (AN4)
 - 0101 = Channel 5 (AN5)^(1,2)
 - 0110 = Channel 6 (AN6)^(1,2)
 - 0111 = Channel 7 (AN7)^(1,2)
 - 1000 = Channel 8 (AN8)
 - 1001 = Channel 9 (AN9)
 - 1010 = Channel 10 (AN10)
 - 1011 = Channel 11 (AN11)
 - 1100 = Channel 12 (AN12)
 - 1101 = Unimplemented⁽²⁾
 - 1110 = Unimplemented⁽²⁾
 - 1111 = Unimplemented⁽²⁾
- bit 1 **GO/DONE:** A/D Conversion Status bit
- When ADON = 1:**
- 1 = A/D conversion in progress
 - 0 = A/D idle
- bit 0 **ADON:** A/D On bit
- 1 = A/D converter module is enabled
 - 0 = A/D converter module is disabled

Note 1: These channels are not implemented on 28-pin devices.

Note 2: Performing a conversion on unimplemented channels will return a floating input measurement.

PIC18F2455/2550/4455/4550

REGISTER 21-2: ADCON1: A/D CONTROL REGISTER 1

U-0	U-0	R/W-0	R/W-0	R/W-0 ⁽¹⁾	R/W ⁽¹⁾	R/W ⁽¹⁾	R/W ⁽¹⁾
—	—	VCFG0	VCFG0	PCFG3	PCFG2	PCFG1	PCFG0
bit 7							bit 0

Legend:			
R = Readable bit	W = Writable bit	U = Unimplemented bit, read as '0'	
-n = Value at POR	'1' = Bit is set	'0' = Bit is cleared	x = Bit is unknown

bit 7-6 **Unimplemented:** Read as '0'

bit 5 **VCFG0:** Voltage Reference Configuration bit (VREF- source)

1 = VREF- (AN2)
0 = VSS

bit 4 **VCFG0:** Voltage Reference Configuration bit (VREF+ source)

1 = VREF+ (AN3)
0 = VDD

bit 3-0 **PCFG3:PCFG0:** A/D Port Configuration Control bits:

PCFG3: PCFG0	AN12	AN11	AN10	AN9	AN8	AN7 ⁽²⁾	AN6 ⁽²⁾	AN5 ⁽²⁾	AN4	AN3	AN2	AN1	AN0
0000 ⁽¹⁾	A	A	A	A	A	A	A	A	A	A	A	A	A
0001	A	A	A	A	A	A	A	A	A	A	A	A	A
0010	A	A	A	A	A	A	A	A	A	A	A	A	A
0011	D	A	A	A	A	A	A	A	A	A	A	A	A
0100	D	D	A	A	A	A	A	A	A	A	A	A	A
0101	D	D	D	A	A	A	A	A	A	A	A	A	A
0110	D	D	D	D	A	A	A	A	A	A	A	A	A
0111 ⁽¹⁾	D	D	D	D	D	A	A	A	A	A	A	A	A
1000	D	D	D	D	D	D	A	A	A	A	A	A	A
1001	D	D	D	D	D	D	D	A	A	A	A	A	A
1010	D	D	D	D	D	D	D	D	A	A	A	A	A
1011	D	D	D	D	D	D	D	D	D	A	A	A	A
1100	D	D	D	D	D	D	D	D	D	D	A	A	A
1101	D	D	D	D	D	D	D	D	D	D	D	A	A
1110	D	D	D	D	D	D	D	D	D	D	D	D	A
1111	D	D	D	D	D	D	D	D	D	D	D	D	D

A = Analog input

D = Digital I/O

Note 1: The POR value of the PCFG bits depends on the value of the PBADEN Configuration bit. When PBADEN = 1, PCFG<3:0> = 0000; when PBADEN = 0, PCFG<3:0> = 0111.

Note 2: AN5 through AN7 are available only on 40/44-pin devices.

PIC18F2455/2550/4455/4550

REGISTER 21-3: ADCON2: A/D CONTROL REGISTER 2

R/W-0	U-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0
ADFM	—	ACQT2	ACQT1	ACQT0	ADCS2	ADCS1	ADCS0
bit 7							bit 0

Legend:

R = Readable bit W = Writable bit U = Unimplemented bit, read as '0'
 -n = Value at POR '1' = Bit is set '0' = Bit is cleared x = Bit is unknown

- bit 7 **ADFM:** A/D Result Format Select bit
 1 = Right justified
 0 = Left justified
- bit 6 **Unimplemented:** Read as '0'
- bit 5-3 **ACQT2:ACQT0:** A/D Acquisition Time Select bits
 111 = 20 TAD
 110 = 16 TAD
 101 = 12 TAD
 100 = 8 TAD
 011 = 6 TAD
 010 = 4 TAD
 001 = 2 TAD
 000 = 0 TAD⁽¹⁾
- bit 2-0 **ADCS2:ADCS0:** A/D Conversion Clock Select bits
 111 = FRC (clock derived from A/D RC oscillator)⁽¹⁾
 110 = FOSC/64
 101 = FOSC/16
 100 = FOSC/4
 011 = FRC (clock derived from A/D RC oscillator)⁽¹⁾
 010 = FOSC/32
 001 = FOSC/8
 000 = FOSC/2

Note 1: If the A/D FRC clock source is selected, a delay of one T_{CY} (instruction cycle) is added before the A/D clock starts. This allows the SLEEP instruction to be executed before starting a conversion.

PIC18F2455/2550/4455/4550

The analog reference voltage is software selectable to either the device's positive and negative supply voltage (VDD and VSS) or the voltage level on the RA3/AN3/VREF+ and RA2/AN2/VREF-/CVREF pins.


The A/D converter has a unique feature of being able to operate while the device is in Sleep mode. To operate in Sleep, the A/D conversion clock must be derived from the A/D's internal RC oscillator.

The output of the sample and hold is the input into the converter, which generates the result via successive approximation.

A device Reset forces all registers to their Reset state. This forces the A/D module to be turned off and any conversion in progress is aborted.

Each port pin associated with the A/D converter can be configured as an analog input or as a digital I/O. The ADRESH and ADRESL registers contain the result of the A/D conversion. When the A/D conversion is complete, the result is loaded into the ADRESH:ADRESL register pair, the GO/DONE bit (ADCON0 register) is cleared and A/D Interrupt Flag bit, ADIF, is set. The block diagram of the A/D module is shown in Figure 21-1.

FIGURE 21-1: A/D BLOCK DIAGRAM



PIC18F2455/2550/4455/4550

The value in the ADRESH:ADRESL registers is not modified for a Power-on Reset. The ADRESH:ADRESL registers will contain unknown data after a Power-on Reset.

After the A/D module has been configured as desired, the selected channel must be acquired before the conversion is started. The analog input channels must have their corresponding TRIS bits selected as an input. To determine acquisition time, see Section 21.1 "A/D Acquisition Requirements". After this acquisition time has elapsed, the A/D conversion can be started. An acquisition time can be programmed to occur between setting the GO/DONE bit and the actual start of the conversion.

The following steps should be followed to perform an A/D conversion:

1. Configure the A/D module:
 - Configure analog pins, voltage reference and digital I/O (ADCON1)
 - Select A/D input channel (ADCON0)
 - Select A/D acquisition time (ADCON2)
 - Select A/D conversion clock (ADCON2)
 - Turn on A/D module (ADCON0)
2. Configure A/D interrupt (if desired):
 - Clear ADIF bit
 - Set ADIE bit
 - Set GIE bit
3. Wait the required acquisition time (if required).
4. Start conversion:
 - Set GO/DONE bit (ADCON0 register)

5. Wait for A/D conversion to complete, by either:
 - Polling for the GO/DONE bit to be cleared
 OR
 - Waiting for the A/D interrupt
6. Read A/D Result registers (ADRESH:ADRESL); clear bit ADIF, if required.
7. For next conversion, go to step 1 or step 2, as required. The A/D conversion time per bit is defined as TAD. A minimum wait of 3 TAD is required before the next acquisition starts.

FIGURE 21-2: A/D TRANSFER FUNCTION




FIGURE 21-3: ANALOG INPUT MODEL

