

สำนักหอสมุดกลาง พระจอมเกล้าลาดกระบัง

หนังสือพูดสำหรับคนตาบอด  
DIGITAL TALKING BOOK

โดย  
ทัศนีย์ เทวีอำนาจทรัพย์  
กนกกร หนูหมื่นศรี  
ชนบดี เม้าสวัสดิ์ชัยรวง

เลขหมู่.....  
เลขทะเบียน..... 71945  
วัน,เดือน,ปี..... - 6 ส.ย. 2550

b. 11250231  
i. ....

ปริญญาโทนี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรปริญญาวิศวกรรมศาสตรบัณฑิต  
สาขาวิชาอิเล็กทรอนิกส์  
สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง  
ปีการศึกษา 2549

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

หนังสือพูดสำหรับคนตาบอด  
DIGITAL TALKING BOOK

โดย

นายทัศนัย เทวีอำนวยการฯ รหัส 46010263

นายทินกร หมุ่มหมื่นศรี รหัส 46010264

นายธนบดี เผ่าธวัชศิษย์รหัส รหัส 46010274

อาจารย์ที่ปรึกษา  
ดร.กิตติพล จิตตฤกษ์

ปริญญาโทสำหรับปริญญาวิศวกรรมศาสตรบัณฑิต  
สาขาวิชาอิเล็กทรอนิกส์  
คณะวิศวกรรมศาสตร์  
สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง  
ปีการศึกษา 2549

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ประจำภาคเรียนที่ 1 ปีการศึกษา 2549

โครงการเรื่อง หนังสือพูดสำหรับคนตาบอด  
(Digital Talking Book)

จัดทำโดย นายทัศนัย เทวีอำนวยทรัพย์ รหัส 46010263 ชั้นปีที่ 4C  
นายทินกร หม่อมมีนศรี รหัส 46010264 ชั้นปีที่ 4C  
นายชนบดี เผ่าสวัสดิ์รณรงค์ รหัส 46010274 ชั้นปีที่ 4C  
อาจารย์ที่ปรึกษา ดร.กิตติพล ชิตสกุล

รายงานฉบับนี้ได้ผ่านการตรวจสอบโดยอาจารย์ที่ปรึกษาแล้ว

ลงชื่อ.....

(ดร.กิตติพล ชิตสกุล)

อาจารย์ที่ปรึกษา

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ปริญญาโทปีการศึกษา 2549

ภาควิชาอิเล็กทรอนิกส์

คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

เรื่อง หนังสือพูดสำหรับคนตาบอด (Digital Talking Book)

ผู้จัดทำ 1.นายทัศนัย เทวีอำนวยทรัพย์ รหัส 46010263

2.นายทินกร หมุ่มมื่นศรี รหัส 46010264

3.นายธนบดี เผ่าสวัสดิ์ขรรยง รหัส 46010274



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## หนังสือพูดสำหรับคนตาบอด

นายทัศนัย เทวีอำนาจทรัพย์ รหัส 46010263  
 นายทินกร หมุ่มหมื่นศรี รหัส 46010264  
 นายธนบดี เผ่าสวัสดิ์ชัยรยง รหัส 46010274  
 คร.กิติพล ชิตสกุล อาจารย์ที่ปรึกษา  
 ปีการศึกษา 2549

### บทคัดย่อ

โครงการนี้เป็นการออกแบบและสร้างหนังสือพูดสำหรับคนตาบอด ทั้งนี้เพื่อเป็นการอำนวยความสะดวกให้กับคนตาบอดให้มีโอกาสได้รับความรู้และข้อมูลจากสื่อใหม่ๆ โดยบรรจุข้อมูลลงใน SD Card ซึ่งเป็นสื่อที่นิยมใช้กันในปัจจุบันเนื่องจากมีขนาดเล็กและสามารถเก็บข้อมูลได้มาก ในส่วนของรูปแบบการทำงานของตัวหนังสือนี้จะเน้นไปที่รูปแบบการใช้งานพื้นฐานที่ไม่ซับซ้อน เพื่อให้ผู้พิการทางสายตาสามารถใช้งานได้ด้วยตนเอง โดยผู้ใช้สามารถที่จะกดปุ่มเพื่อเลือกการทำงานของหนังสือได้ เช่น เลือกรับบทของหนังสือ บทก่อนหน้า บทถัดไป ระบุความดังของเสียง เป็นต้น และโครงการนี้ออกแบบมาให้มีขนาดเล็กสามารถพกพาได้ โดยหลักการการทำงานของโครงการนี้จะเป็นการนำไมโครคอนโทรลเลอร์มาใช้ในการอ่านข้อมูลจาก SD Card ซึ่งเป็นไฟล์ MP3 แล้วส่งข้อมูลไปยังไอซีถอดรหัสเพื่อให้ได้เป็นสัญญาณเสียงออกทางหูฟัง และใช้ในการควบคุมการทำงานของหนังสือให้สัมพันธ์กับการกดปุ่มต่างๆของหนังสือจากผู้ใช้งาน

## DIGITAL TALKING BOOK

Mr.Tassanai Taveaumnuaysup ID.46010263

Mr.Thinnakorn Mhumuensri ID.46010264

Mr.Tanabordee Phaosawadyanyong ID.46010274

Dr.Kitiphol Chitsakul Advisor

Educational Year 2006

### Abstract

This project is a design and construction of digital talking book. It can provide a good opportunity for disabled blind person to obtain information. We utilize SD card to store data which in the form of MP3 format. SD Card is a popular storage device because of small size and more storages. We specially design the book for blinds who can use easily the book by themself. Due to the book has small and compact size, any user can bring to anywhere. The book includes several buttons to interact with the user such as chapter selection buttons, next button, previous button, increase volume button, decrease volume button, etc. We have used a microcontroller to interface between SD card and MP3 codec IC and to control the functions relating to switches which pressed by user.

## กิตติกรรมประกาศ

รายงานหนังสือพูดสำหรับคนตาบอด ฉบับนี้นั้นสำเร็จลงด้วยดีเพราะได้รับความเอื้อเฟื้อในด้านต่างๆจาก ดร.กิตติพล ชิตสกุล ซึ่งเป็นอาจารย์ที่ปรึกษา และได้รับคำแนะนำในเรื่องของการเขียนโปรแกรมจากคุณอาร์มภีย์ จันทร์ไย รวมไปถึงครอบครัวของคณะผู้จัดทำที่คอยให้กำลังใจและช่วยเหลืออยู่เสมอ

จึงขอขอบพระคุณอาจารย์ และผู้ที่ได้ให้ความช่วยเหลือในด้านต่างๆมา ณ โอกาสนี้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

# สารบัญ

	หน้า
บทคัดย่อ	I
Abstract	II
กิตติกรรมประกาศ	III
สารบัญ	
บทที่ 1 บทนำ	1
1.1 ความเป็นมาของโครงการ	1
1.2 วัตถุประสงค์	1
1.3 รายละเอียดโครงการ	1
1.4 ขอบเขตของโครงการ	1
1.5 โครงสร้างของรายงาน	2
บทที่ 2 ทฤษฎี	3
2.1 ไมโครคอนโทรลเลอร์ AVR	3
- คุณสมบัติทั่วไปของไมโครคอนโทรลเลอร์ AVR	3
- ขาพอร์ตอินพุตเอาต์พุต	3
2.2 การบีบอัดข้อมูลแบบเอ็มพีเอก(MPEG)	5
- หลักการและพื้นฐานการใช้งาน เอ็มพี 3	6
- การเข้ารหัสแบบ MPEG	8
- โครงสร้างของข้อมูล เอ็มพี 3	12
2.3 ระบบการจัดการข้อมูล	14
- FAT : File Allocation Table	14
2.4 เอสดีการ์ด (SD Card)	19
- คุณลักษณะรูปร่างและโครงสร้าง	19
- การทำงานในโหมด SD และโหมด SPI	19
- โครงสร้างภายใน	20
- การเชื่อมต่ออุปกรณ์ต่อพ่วงแบบอนุกรม(Serial Peripheral Interface:SPI)	21
2.5 โครงสร้างของ SPI	21
บทที่ 3 การออกแบบ	23
3.1 Microcontroller	23
3.2 การเชื่อมต่อกับการ์ดหน่วยความจำ (SD Card Interface)	24

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.3 การเชื่อมต่อกับไอซีถอดรหัสเอ็มพีสาม (MP3 Audio Codec Interface)	26
3.4 วงจรชาร์จแบตเตอรี่ (Battery charger)	28
3.5 การเชื่อมต่อกับคีย์แพดหรือสวิตช์เมตริกซ์	31
บทที่ 4 ผลการทดลอง	32
- การทดลองที่ 1: การทำงานของโปรแกรม	32
- การทดลองที่ 2: วงจรชาร์จแบตเตอรี่ลิเทียมไอออน	41
บทที่ 5 บทสรุป	43
5.1 สรุป	43
5.2 ปัญหาและแนวทางแก้ไข	43
5.3 ประโยชน์ที่ได้รับ	44
บรรณานุกรม	45
ภาคผนวก	



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

# สารบัญรูป

หน้า

รูปที่ 2.1 แสดงขาพอร์ต AVR (ATmega16) ตัวถึงแบบ TQFP/MLF และ PDIP	5
รูปที่ 2.2 กราฟแสดงถึงความไวของหูมนุษย์ต่อเสียงที่ทุกระดับต่าง ๆ	9
รูปที่ 2.3 แสดงการบังทางด้านความถี่ (Frequency Masking) ที่ความถี่ 1 กิโลเฮิร์ตซ์	10
รูปที่ 2.4 ย่านความถี่วิกฤต (Critical Band) ที่ความถี่ต่างๆ	10
รูปที่ 2.5 ขอบเขตของช่วงความถี่ที่ถูกบังในการใช้ไซโคอคูสติก (Psychoacoustic)	11
รูปที่ 2.6 ขอบเขตของช่วงความถี่ที่ถูกบังในการใช้ไซโคอคูสติกที่ระดับความดังต่างๆ	12
รูปที่ 2.7 แสดงรูปแบบข้อมูลเอ็มพีเอ็มพี 3	12
รูปที่ 2.8 ส่วนประกอบและโครงสร้างของ เอ็มพี 3	13
รูปที่ 2.9 แสดงรูปร่าง และตำแหน่งขาของ SD Card	19
รูปที่ 2.10 โครงสร้างภายในของ SD Card	20
รูปที่ 2.11 แสดง โครงสร้างของ SPI	21
รูปที่ 3.1 บล็อกไดอะแกรมของโครงการหนังสือสำหรับคนตาบอด	23
รูปที่ 3.2 แสดงการเชื่อมต่อสายสัญญาณระหว่างHost กับ SD Card	24
รูปที่ 3.3 Timing diagram ของการอ่านข้อมูลจากเอสดีการ์ด	25
รูปที่ 3.4 แสดงไฟล์ชาร์ทการอ่านข้อมูลจากเอสดีการ์ดในระบบไฟล์FAT16	25
รูปที่ 3.5 การเชื่อมต่อแบบ SPI ระหว่างไมโครคอนโทรลเลอร์และไอซีถอดรหัสเอ็มพีสาม ร่วมกับ SD Card	26
รูปที่ 3.6 Timing diagram ของการเชื่อมต่อข้อมูลแบบอนุกรม (SDI)	27
รูปที่ 3.7 Timing diagram ของการอ่านSCI	28
รูปที่ 3.8 Timing diagram ของการเขียนSCI	28
รูปที่ 3.9 วงจรชาร์จแบตเตอรี่	29
รูปที่ 3.10 กราฟแสดงความสัมพันธ์ของแรงดันกับกระแสต่อเวลาของวงจรชาร์จแบตเตอรี่	29
รูปที่ 3.11 กราฟแสดงความสัมพันธ์ของวงจรชาร์จกับแบตเตอรี่	30
รูปที่ 3.12 คีย์แพดที่ใช้ในการติดต่อระหว่างผู้ใช้กับคอนโทรลเลอร์	31
รูปที่ 4.1 แสดงผลของโปรแกรมเมื่อเริ่มทำงาน	32
รูปที่ 4.2 แสดงผลของโปรแกรมเมื่อโปรแกรมตรวจสอบพบว่ามีการใส่เอสดีการ์ด	33
รูปที่ 4.3 แสดงผลของโปรแกรมเมื่อส่งคำสั่งรีเซตการ์ดให้ทำงานในโหมดSPI	33
รูปที่ 4.4 แสดงผลของโปรแกรมเมื่อส่งคำสั่งCMD9 และคำสั่ง CMD10	34

เพื่ออ่านข้อมูลจากรีจิสเตอร์CSD และ CID ตามลำดับ

รูปที่ 4.5 แสดงค่าในตารางFAT ที่ได้จากโปรแกรมWinHex ที่ตำแหน่งแอดเดรส 0x00000000 35

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น เมื่อผู้ผู้ใดเห็นใจระเบียบข้อบังคับด้านการค้า

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รูปที่ 4.6 แสดงค่าที่อ่านได้จากเอสดีการ์ดที่ตำแหน่งแอดเดรส 0x00000000	35
รูปที่ 4.7 แสดงค่าในตารางFAT ที่ได้จากโปรแกรมWinHex ที่ตำแหน่งแอดเดรส 0x0003E00026	36
รูปที่ 4.8 แสดงค่าที่อ่านได้จากเอสดีการ์ดที่ตำแหน่งแอดเดรส 0x0003E000	37
รูปที่ 4.9 แสดงค่าในตารางFAT ที่ได้จากโปรแกรมWinHex ที่ตำแหน่งแอดเดรส 0x00000C00	38
รูปที่ 4.10 แสดงค่าที่อ่านได้จากเอสดีการ์ดที่ตำแหน่งแอดเดรส 0x00000C00	38
รูปที่ 4.11 แสดงค่าในตารางFAT ที่ได้จากโปรแกรมWinHex ที่ตำแหน่งแอดเดรส 0x00042000	39
รูปที่ 4.12 แสดงค่าที่อ่านได้จากเอสดีการ์ดที่ตำแหน่งแอดเดรส 0x00042000	40
รูปที่ 4.13 กราฟแสดงความสัมพันธ์ของกระแสและแรงดันต่อเวลา	42



## สารบัญตาราง

	หน้า
ตารางที่ 2.1 แสดงอัตราการบีบอัดข้อมูลและความเร็วในการส่งข้อมูลจากเครื่องอ่านของข้อมูลที่ถูกบีบอัดตามมาตรฐาน MPEG-1	7
ตารางที่ 2.2 แสดงเวลาที่ใช้ในการแปลงข้อมูล	7
ตารางที่ 2.3 แสดงความสัมพันธ์ระหว่างคุณภาพเสียงที่ต้องการกับขนาดของข้อมูลที่ถูกบีบอัด	8
ตารางที่ 2.4 แสดงค่าของข้อจำกัดต่างๆของระบบไฟล์แบบ FAT	15
ตารางที่ 2.5 เปรียบเทียบขนาดระหว่างคลัสเตอร์ FAT32 และ FAT16	16
ตารางที่ 2.6 เปรียบเทียบเปอร์เซ็นต์การใช้งานคลัสเตอร์ที่เสียโดยเปล่าประโยชน์	17
ตารางที่ 2.7 เปรียบเทียบการเก็บในฮาร์ดดิสก์แบบ FAT32 (ขนาดคลัสเตอร์ 4 Kilobyte ) และ FAT16 (ขนาดคลัสเตอร์ 32 Kilobyte)	18
ตารางที่ 2.8 รายละเอียดต่างๆของSD Card	20
ตารางที่ 2.9 แสดงแผนผังเวลาการถ่ายโอนข้อมูลของการสื่อสารแบบ SPI	22
ตารางที่ 3.1 แสดงหน้าที่ของขาสัญญาณเมื่อไอซีลอจิกฮาร์ดแวร์สามทำงานในโหมดVS1002 native	26
ตารางที่ 3.2 แสดง Instruction byte สำหรับการอ่านและเขียน	27
ตารางที่ 4.1 แสดงผลของแรงดันและกระแสต่อเวลาของวงจรชาร์จแบตเตอรี่	41

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

# บทที่ 1

## บทนำ

### 1.1 ความเป็นมาของโครงการ

หนังสือพูดสำหรับคนตาบอด เป็นโครงการที่จัดทำขึ้นเนื่องมาจากในทุกวันนี้เทคโนโลยีต่างๆ ได้ก้าวหน้าขึ้นมากอีกทั้งข้อมูลข่าวสารในปัจจุบันมีอิทธิพลต่อการดำเนินชีวิตอย่างมาก ดังนั้นเพื่อเป็นการเปิดโลกทัศน์ในการรับรู้ข่าวสารและสาระใหม่ๆ ให้กับคนตาบอด จึงได้จัดทำโครงการนี้เพื่อหวังจะให้เป็นที่สื่อการเรียนรู้ให้กับคนตาบอดได้มีโอกาสรับรู้ข่าวสารและสาระได้อย่างทัดเทียมกับคนที่ปกติทั่วไป

### 1.2 วัตถุประสงค์

1. เพื่อศึกษาและพัฒนาสื่อใหม่ให้กับผู้พิการทางสายตา
2. เพื่อศึกษาและประยุกต์ใช้งานไมโครคอนโทรลเลอร์
3. เพื่อศึกษาการเขียนโปรแกรมเพื่อติดต่อและควบคุมให้มีการทำงานตามที่ต้องการ

### 1.3 รายละเอียดโครงการ

รายงานฉบับนี้จะแสดงถึงรายละเอียดของการออกแบบและการสร้างหนังสือพูดสำหรับคนตาบอด โดยโครงการนี้สามารถแบ่งออกได้เป็น 2 ส่วนในการออกแบบคือ

1. ส่วนของไมโครคอนโทรลเลอร์ ในโครงการนี้ได้เลือกใช้ไมโครคอนโทรลเลอร์ตระกูล AVR ในการเขียนโปรแกรมเพื่อเชื่อมต่อกับเอสดีการ์ดและ ไอซีถอดรหัสเอ็มพีสาม โดยจะทำการอ่านข้อมูลในเอสดีการ์ดเพื่อส่งไปให้ไอซีถอดรหัสเอ็มพีสามแล้วส่งออกหูฟังเป็นเสียงต่อไป
2. ส่วนของวงจร นั่นคือส่วนของวงจรแสดงผลส่วนของวงจรควบคุมการทำงานที่ติดต่อกันระหว่างผู้ใช้กับตัวไมโครคอนโทรลเลอร์ (ปุ่มกด) ส่วนวงจรชาร์จแบตเตอรี่ (Battery charger)

### 1.4 ขอบเขตของโครงการ

1. การเขียนโปรแกรมและการใช้งานไมโครคอนโทรลเลอร์ในการเชื่อมต่อกับอุปกรณ์ภายนอก
2. ส่วนของการแสดงผลและการสื่อสารระหว่างผู้ใช้กับตัวชิ้นงานจะคำนึงถึงความสามารถและความสะดวกสบายของคนตาบอดเป็นหลัก

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### 1.5 โครงสร้างของรายงาน

รายงานฉบับนี้ได้อธิบายขั้นตอน และวิธีการในการออกแบบ รวมทั้งวงจร และผลการทดลอง ทดสอบคุณสมบัติต่างๆของรถบังคับด้วยคลื่นวิทยุ โดยมีเนื้อหาแบ่งเป็นบทต่างๆ ดังนี้

**บทที่ 1** บทนำกล่าวถึงความเป็นมาของโครงการและแนวคิดที่ใช้

**บทที่ 2** ทฤษฎี จะกล่าวถึงทฤษฎี และหลักการพื้นฐานต่างๆ ที่เกี่ยวข้องกับการออกแบบ และสร้างหนังสือพูดสำหรับคนตาบอด

**บทที่ 3** การออกแบบ จะกล่าวถึงขั้นตอนในการออกแบบส่วนต่างๆ

**บทที่ 4** การทดลอง และผลการทดลอง จะกล่าวถึงการทดลอง และผลการทดลอง เมื่อทำการทดสอบคุณสมบัติต่างๆของตัวชิ้นงานในปัจจุบัน

**บทที่ 5** บทสรุป ปัญหาและแนวทางการแก้ไข และประโยชน์ที่ได้รับจากการทำโครงการนี้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## บทที่ 2

### ทฤษฎี

#### 2.1) ไมโครคอนโทรลเลอร์ AVR

##### คุณสมบัติทั่วไปของไมโครคอนโทรลเลอร์ AVR

- สถาปัตยกรรมภายในเป็นแบบ Advanced RISC (Reduce Instruction Set Computer)
- มีคำสั่งควบคุมการทำงานมากกว่า 100 คำสั่ง โดยมีความเร็วในการประมวลผล 1 คำสั่ง ต่อ 1 สัญญาณนาฬิกา ( 1 MIPS/1 MHz)
- มีรีจิสเตอร์ใช้งานทั่วไปขนาด 8 บิต จำนวน 32 ตัว(ทำให้สะดวกต่อการพัฒนาโปรแกรมด้วยภาษา C เป็นอย่างมาก)
- ความเร็วในการทำงาน 1 MIPS ต่อ 1 MHz และมากถึง 16 MIPS เมื่อใช้ความถี่ที่ 16 MHz (ความสามารถในการใช้งานความถี่สัญญาณนาฬิกาขึ้นอยู่กับเบอร์ที่เลือกใช้งาน)
- หน่วยความจำ ROM แบบ Flash (มีโหมดป้องกันหน่วยความจำ) ขนาด 512 ไบต์ (เขียน/ลบ ได้ 10000 ครั้ง)
- หน่วยความจำข้อมูลแบบ SRAM 1 กิโลไบต์
- ไทมเมอร์/คาน์เตอร์ทั้ง 8 บิตและ 16 บิต พร้อมปริสเกลเลอร์
- มีระบบตรวจสอบความผิดพลาดในการทำงานของซอฟต์แวร์ ( Watchdog Timer with On-Chip Oscillator)
- โมดูลสร้างสัญญาณ PWM (Pulse Width Modulator) มีจำนวน 4 ช่อง
- มีโมดูลแปลงสัญญาณอะนาลอกเป็นดิจิตอล (ADC) ขนาด 10 บิตมากถึง 8 ช่อง
- โมดูลเปรียบเทียบแรงดันอะนาลอก (Analog Comparator)
- การสื่อสารข้อมูลอนุกรมมีทั้งแบบ UART (Universal Asynchronous Receiver Transmitters) หรือแบบ RS232, SPI (Serial Peripheral Interface) และแบบ I<sup>2</sup>C เป็นต้น
- พอร์ตอินพุตเอาต์พุตขึ้นอยู่กับเบอร์ AVR ที่เลือกใช้งานมีตั้งแต่ 8 ขาจนมากกว่า 100 ขา พอร์ต (ATmega 16 มีขาพอร์ตอินพุตเอาต์พุต 32 ขา)
- แรงดันไฟเลี้ยงและความเร็วในการทำงานขึ้นอยู่กับเบอร์ AVR ที่เลือกใช้งาน

**หมายเหตุ** คุณสมบัติต่างๆจะเกี่ยวข้องโดยตรงกับเบอร์ของ AVR ที่เลือกใช้งาน ซึ่งจะมีคุณสมบัติแตกต่างกันไปในแต่ละเบอร์


#### ขาพอร์ตอินพุตเอาต์พุต

ขาพอร์ตอินพุตเอาต์พุตของไมโครคอนโทรลเลอร์ ATmega 16 มีจำนวน 40 ขา โดยแบ่งเป็นขาพอร์ตอินพุตเอาต์พุตอิสระ จำนวน 32 ขา ประกอบไปด้วย PA, PB, PC, PD ขนาด 8 บิต เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปเผยแพร่บนสื่อออนไลน์ ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

และขาพอร์ตที่เกี่ยวข้องกับสัญญาณอนาล็อกจำนวน 2 ขาพอร์ต คือ AREF และ AVCC รายละเอียดขาพอร์ตทั้งหมดแสดงดังรูปที่ 2.1 และมีรายละเอียดในแต่ละขาพอร์ตดังนี้

1. VCC  
ขาแรงดันไฟตรง
2. GND  
ขากราวด์
3. Port A (PA0...PA7)  
ขาพอร์ตเป็นอินพุตเอาต์พุตดิจิตอล กำหนดการพูลอัพภายในขาพอร์ตได้ (internal pull-up register) และสามารถกำหนดใช้งานเป็นพอร์ตอินพุตสัญญาณอนาล็อก (A/D Converter) ได้
4. Port B (PB0...PB7)  
เป็นขาพอร์ตเป็นอินพุตเอาต์พุตดิจิตอล กำหนดการพูลอัพภายในขาพอร์ตได้ (internal pull-up register) และเป็นขาพอร์ตหน้าที่พิเศษอีกด้วย เช่น ขาสำหรับการ โปรแกรมชิพ ขาป้อนสัญญาณนาฬิกาภายนอก เป็นต้น
5. Port C (PC0...PC7)  
นอกจากจะเป็นขาพอร์ตอินพุตเอาต์พุตดิจิตอล ที่กำหนดการพูลอัพภายในขาพอร์ตได้ (internal pull-up register) แล้วยังเป็นขาพอร์ตหน้าที่พิเศษ เช่น ขาเชื่อมต่อกับดีบั๊กและโปรแกรมด้วยการเชื่อมต่อแบบ JTAG เป็นต้น
6. Port D (PD0...PD7)  
เป็นขาพอร์ตอินพุตเอาต์พุตดิจิตอล กำหนดการพูลอัพภายในขาพอร์ตได้ (internal pull-up register) และขาพอร์ตทำหน้าที่พิเศษ เช่น ขาเชื่อมต่อพอร์ตอนุกรม ขาอินเตอร์รัปต์ เนื่องจากสัญญาณภายนอก เป็นต้น
7. /RESET  
ขารีเซ็ตวงจร
8. XTAL1  
ขาต่อคริสตัลออกอสซิลเลเตอร์ ช่องที่ 1 ด้านอินพุต
9. XTAL2  
ขาต่อคริสตัลออกอสซิลเลเตอร์ ช่องที่ 2 ด้านเอาต์พุต
10. AVCC  
ขาแรงดันสำหรับพอร์ต A และ โมดูลแปลงสัญญาณอนาล็อกเป็นดิจิตอล
11. AREF  
ขาแรงดันอนาล็อกอ้างอิงสำหรับโมดูลแปลงสัญญาณอนาล็อกเป็นดิจิตอล

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.1 แสดงขาพอร์ต AVR (ATmega16) ตัวถังแบบ TQFP/MLF และ PDIP

## 2.2) การบีบอัดข้อมูลแบบเอ็มเป็ก(MPEG)

เอ็มเป็ก(MPEG) นั้นย่อมาจาก Moving Picture Expert Group ซึ่งเป็นชื่อของกลุ่มคนที่ร่วมมือกันสร้างมาตรฐานสากล(International Standard) เพื่อที่จะใช้ในการเข้ารหัสข้อมูลภาพและเสียงที่อยู่ในรูปแบบของสัญญาณดิจิทัล ต่อจากนั้นได้มีกลุ่มนักวิชาการชาวยุโรปได้มีการเฝ้าระวังและเป็นเอกสารที่ลงนามไว้สำหรับการแข่งขันเพื่อการศึกษาค้นคว้าหาหนทางใหม่ ๆ เพื่อพัฒนาเทคโนโลยีด้านนี้ ไม่นานมานี้ได้เห็นนโยบายด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

พัฒนาการบีบอัดไฟล์ในรูปแบบของเอ็มเป็กต่อจนกลายมาเป็นการบีบอัดไฟล์แบบ “เอ็มพี3” (MP3 : MPEG-1 Audio Layer 3) ซึ่งใช้กันอย่างแพร่หลายในปัจจุบันภายใต้มาตรฐาน ISO/IEC ซึ่งเป็นมาตรฐานที่นำมาใช้ในการเข้ารหัสหรือถอดรหัสข้อมูลของตนเองได้โดยไม่ต้องขออนุญาตหรือจ่ายค่าลิขสิทธิ์ให้กับผู้ใด โดยมาตรฐานของเอ็มพี 3 คือ ISO/IEC 11172-3

มาตรฐานการบีบอัดไฟล์แบบเอ็มเป็กนั้นแบ่งออกได้เป็นกลุ่มๆ ตามชนิดข้อมูลที่ถูกรหัส และการนำไปใช้งานซึ่งแบ่งออกได้เป็น 5 กลุ่มดังนี้

1. MPEG-1 ข้อมูลภาพและเสียง ใช้ในระบบวีดิโอซีดี และเสียงเพลง
  2. MPEG-2 เข้ารหัสข้อมูลภาพและเสียง ใช้ในระบบโทรทัศน์ดิจิทัลและดีวีดี
  3. MPEG-4 เป็นส่วนขยายของ MPEG-1 เพื่อรับรูปแบบมัลติมีเดียต่างๆ เช่น 3D หรือการเข้ารหัสที่มีประสิทธิภาพมากขึ้น MPEG-4 แบ่งออกเป็นหลายส่วนตามหน้าที่แต่ละส่วน และทาง MPEG จะปล่อยให้ผู้ผลิตซอฟต์แวร์เป็นผู้พัฒนา โปรแกรมที่ใช้จริงๆ ไม่จำเป็นต้องตาม MPEG-4 เต็มชุดก็ได้ พัฒนาได้เป็นบางส่วนก็พอ (แบบเดียวกับเอ็มพี 3 ที่หยิบแต่ส่วนออดิโอไปทำ)
  4. MPEG-7 ไม่ใช่มาตรฐานเกี่ยวกับภาพและเสียงเหมือนอันอื่นๆ แต่เป็นมาตรฐานที่ใช้เก็บข้อมูลเกี่ยวกับตัวมีเดีย (metadata) เช่น หน้าแผ่นนี้ชื่ออะไร หรือถ้าหนังเล่นมาถึงตอนนี้ ให้เล่นเพลงนี้ พร้อมขึ้นซับไทเทิลไฟล์นี้ เป็นต้น เก็บข้อมูลเป็น XML
  5. MPEG-21 เป็นมาตรฐานที่กำหนดขึ้นว่าด้วยเรื่องเกี่ยวกับ Multimedia Framework
- นอกจากทั้ง 5 กลุ่มนี้ยังมีรูปแบบอื่นๆอีกแต่ไม่ได้ใช้กันในปัจจุบันคือ

MPEG-3 เป็นมาตรฐานที่เตรียมใช้กับ HDTV (High Definition Television หรือโทรทัศน์ความละเอียดสูง) แต่สุดท้ายไม่ได้ใช้ เพราะพบว่าแค่เทคโนโลยี MPEG-2 ที่มีอยู่เดิมเพียงพอสำหรับ HDTV แล้ว

### หลักการและพื้นฐานการใช้งาน เอ็มพี 3

เอ็มพี 3 คือรูปแบบไฟล์ที่ใช้กันอย่างแพร่หลายในปัจจุบัน โดยมีรูปแบบการบีบอัดไฟล์อยู่ในรูปแบบมาตรฐานแบบ MPEG-1 ซึ่งเป็นรูปแบบของการเข้ารหัสข้อมูลแบบข้อมูลภาพและเสียง โดยตัวของ MPEG-1 นี้จะแบ่งออกเป็น 3 เลเยอร์ (layer) ตามความสามารถและความซับซ้อนในการเข้ารหัสข้อมูล โดยเลเยอร์ที่ 1 จะมีความซับซ้อนในการเข้ารหัสน้อยทำให้สามารถบีบอัดข้อมูลได้น้อย และในทางกลับกันเลเยอร์ที่ 3 ก็มีความซับซ้อนในการเข้ารหัสข้อมูลมากที่สุดนั่นคือเอ็มพี 3 จะมีรูปแบบการเข้ารหัสที่มีความซับซ้อนสูงและสามารถที่จะบีบอัดข้อมูลได้มากจึงสามารถจัดเก็บข้อมูลได้เป็นจำนวนมาก แต่ถึงอย่างไรรูปแบบในการบีบอัดของทั้ง 3 เลเยอร์ก็มีรูปแบบมาตรฐานเหมือนกันทั้งหมด โดยความเร็วในการบีบอัดและลักษณะที่แตกต่างกันของทั้ง 3 เลเยอร์แสดงได้ดังตาราง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

มาตรฐานการบีบอัด	อัตราส่วน	ความเร็วในการส่งข้อมูล
MPEG-1 Layer 1	1:4	384 กิโลบิต/วินาที
MPEG-1 Layer 2	1:6 ถึง 1:8	256-192 กิโลบิต/วินาที
MPEG-1 Layer 3	1: 10 ถึง 1:12	128-115 กิโลบิต/วินาที

ตารางที่ 2.1 แสดงอัตราการบีบอัดข้อมูลและความเร็วในการส่งข้อมูลจากเครื่องอ่านของข้อมูลที่ถูกรีบอัดตามมาตรฐาน MPEG-1

มาตรฐานการบีบอัด	อัตราส่วนการบีบอัด	เวลาที่ใช้ในการถอดรหัส
MPEG-1 Layer 1	4:1	19 ns
MPEG-1 Layer 2	6:1	35 ns
MPEG-1 Layer 3	12:1	59 ns

ตารางที่ 2.2 แสดงเวลาที่ใช้ในการแปลงข้อมูล

จากการที่เอ็มพี 3 เป็นการเข้ารหัสข้อมูลที่มีกระบวนการเข้ารหัสที่ซับซ้อนที่สุดทำให้บีบอัดข้อมูลได้มาก หรือทำให้เหลือขนาดของข้อมูลเล็กมาก แต่ขนาดข้อมูลที่เล็กลงนี้ก็เล็กลงไปพร้อมกับการสูญเสียข้อมูลไปบางส่วนทั้งนี้เนื่องมาจากการบีบอัดข้อมูลแบบ MPEG นั้นเป็นการบีบอัดข้อมูลที่มีการสูญเสีย (Lossy Compression) แต่ถึงอย่างไรข้อมูลที่สูญเสียไปก็ไม่ได้ส่งผลให้ข้อมูลหลักถึงกับเสียหายเนื่องจากส่วนข้อมูลที่หายไปนั้นจะเป็นส่วนของข้อมูลที่เกินขีดจำกัดของการรับรู้ทั่วไปของมนุษย์ในกรณีที่มีการแปลงกลับมาเป็นข้อมูลเดิม

จากข้อมูลในตารางข้างต้นแสดงให้เห็นถึงประโยชน์ที่ได้จากการบีบอัดข้อมูลแบบเอ็มพี 3 โดยหากนำมาเปรียบเทียบกับกรณีเก็บข้อมูลปกติในแผ่นซีดีรอมแล้วนำมาแปลงกลับจะพบว่าข้อมูลที่อ่านได้จากซีดีรอมเพลงธรรมดานั้นมีจำนวนถึง 1,411,200 บิตต่อความยาว 1 วินาที ดังนั้นความเร็วในการส่งข้อมูลจากเครื่องอ่านไปยังตัวแปลงข้อมูลจะต้องสูงคาไปด้วยคือประมาณ 1.4 เมกะบิตต่อวินาที ซึ่งจากตารางแสดงการบีบอัดข้อมูลแสดงให้เห็นถึงอัตราการบีบอัดข้อมูลและความเร็วในการส่งข้อมูลจากเครื่องอ่านของข้อมูลที่ถูกรีบอัดตามมาตรฐาน MPEG-1 เลขอร์ต่างๆ โดยอ้างอิงเสียงที่ได้จากการแปลงกลับให้อยู่ในระดับคุณภาพเสียงของซีดีรอม ซึ่งเห็นได้ว่าข้อมูลที่ถูกรีบอัดตามมาตรฐานของเอ็มพี 3 หรือเลขอร์ที่ 3 นั้นจะเหลืออัตราความเร็วในการส่งข้อมูลเพียง 128 กิโลบิตต่อวินาที นั่นหมายความว่าข้อมูลเสียงเพลง 1 นาทีจากเดิมที่มีขนาดประมาณ 10 เมกะไบต์จะเหลือเพียงประมาณ 1 เมกะไบต์เท่านั้น ซึ่งจะทำให้จากเดิมซีดีรอมจะสามารถเก็บเพลงได้ประมาณ 14-18 เพลงรวมความยาวได้ 65 นาทีเมื่อนำมาเก็บข้อมูลในรูปแบบของเอ็มพี 3 จะ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาค้นคว้าเท่านั้น ไม่อนุญาตให้เผยแพร่โดยไม่ได้รับอนุญาต

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สามารถเก็บเพลงได้ 200 เพลงรวมความยาวได้มากกว่า 600 นาที ส่วนการเก็บข้อมูลเสียงที่คุณภาพต่างๆจะแสดงดังตาราง

คุณภาพเสียง	แบนด์วิธ (กิโลเฮิร์ตซ์)	ระบบเสียง	อัตราการส่งข้อมูล (กิโลบิต/s)	อัตราส่วนการบีบอัดข้อมูล
โทรศัพท์	2.5	โมโน	8	96:1
ดีกว่า shortwave	4.5	โมโน	16	48:1
ดีกว่าคลื่นวิทยุ AM	7.5	โมโน	32	24:1
ใกล้เคียงวิทยุ FM	11	สเตริโอ	56 ถึง 64	26 ถึง 24 :1
ใกล้เคียง CD	15	สเตริโอ	96	16:1
CD	มากกว่า 15	สเตริโอ	112 ถึง 128	14 ถึง 12 :1

ตารางที่ 2.3 แสดงความสัมพันธ์ระหว่างคุณภาพเสียงที่ต้องการกับขนาดของข้อมูลที่ถูกบีบอัด

จากตารางจะเห็นข้อมูลของระบบเสียง ซึ่งการบีบอัดข้อมูลตามมาตรฐาน MPEG-1 นั้นได้ผลลัพธ์เป็นข้อมูลที่เรียงต่อกัน (Data Stream) ซึ่งจะรองรับทั้งในแบบ 1 ช่องสัญญาณและ 2 ช่องสัญญาณ แยกออกเป็นระบบเสียงต่างๆได้ถึง 4 ระบบ คือ


1. ระบบโมโน (Mono) คือได้ผลลัพธ์เป็นข้อมูลเพียง 1 ช่องสัญญาณ ซึ่งอาจจะเป็นเสียงจากช่องซ้ายหรือขวาก็ได้
2. ระบบคู่อัด โมโน (Dual-Mono) ได้ข้อมูลที่ประกอบด้วย 2 ช่องสัญญาณเช่นกันแต่ช่องหนึ่งจะเป็นผลรวมของเสียงลำโพงซ้าย และอีกช่องหนึ่งเป็นเสียงของลำโพงขวา
3. ระบบสเตริโอ (Stereo) ข้อมูลที่ได้ประกอบด้วย 2 ช่องสัญญาณเช่นกันแต่ช่องหนึ่งจะเป็นผลรวมของเสียงลำโพงซ้ายกับลำโพงขวา อีกช่องหนึ่งเป็นผลต่างของลำโพงซ้ายกับลำโพงขวา
4. ระบบจอยท์ สเตริโอ (Joint-Stereo) มีลักษณะคล้ายกับระบบสเตริโอแต่จะมีการรวมสัญญาณที่ความถี่ต่ำๆไว้ในช่องสัญญาณเดียว และแยกเสียงที่ความถี่สูงขึ้นมา เหมือนกับระบบสเตริโอปกติทั่วไปเนื่องจากธรรมชาติของหูมนุษย์จะแยกแยะตำแหน่งของแหล่งกำเนิดเสียงได้ยากถ้าเสียงนั้นมีความถี่ต่ำ

### การเข้ารหัสแบบ MPEG

การเข้ารหัสแบบ MPEG นั้น โดยทั่วไปแล้วจะทำการตัดข้อมูลเสียงที่จัดเก็บบางส่วนออก แต่สามารถคงรายละเอียดของเสียงที่ได้ยินไว้เท่าเดิม ทั้งนี้เนื่องมาจากการลดขนาดข้อมูลตาม


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

มาตรฐาน MPEG นั้นใช้พฤติกรรมการได้ยินเสียงของมนุษย์มาเป็นเครื่องมือในการลดขนาดข้อมูลอย่างที่เราคุ้นเคย โดยทั่วไปว่าหูของมนุษย์นั้นมีขีดจำกัดในด้านการรับฟัง โดยความถี่ที่มนุษย์สามารถรับฟังได้คือความถี่ระหว่าง 20-20,000 เฮิรตซ์ ซึ่งถ้าอยู่เกินช่วงนี้ไปหูของมนุษย์จะไม่สามารถได้ยินเสียงนั้นได้ แต่ถึงอย่างไรหูของมนุษย์ก็เชื่อว่ามีความไวต่อทุกๆความถี่ที่ได้ยินเท่ากันทุกคน จากผลการทดลองของนักวิทยาศาสตร์โดยสร้างห้องปิดที่ไม่มีเสียงรบกวนจากภายนอกขึ้น ให้ผู้ทดสอบเข้าไปข้างในห้อง จากนั้นทำการทดลองโดยการสร้างเสียงความถี่ต่ำขึ้นแล้วค่อยๆเพิ่มความดังของเสียงขึ้นเรื่อยๆจนหูของผู้ทดสอบได้ยินจึงเริ่มบันทึกค่าไว้แล้วเปลี่ยนความถี่ไปเรื่อยๆจนครบตลอดย่านความถี่แล้วนำมาวาดกราฟได้ดังรูปที่ 2.2




รูปที่ 2.2 กราฟแสดงถึงความไวของหูมนุษย์ต่อเสียงที่พูดระดับต่าง ๆ

จากรูปจะเห็นว่าที่ความถี่ 2-4 กิโลเฮิรตซ์ หูของมนุษย์มีความไวต่อเสียงมากที่สุดและเมื่อสังเกตที่ความถี่ต่างๆจะพบว่าที่ความถี่สูงมากหรือต่ำมากมีความจำเป็นที่จะต้องเพิ่มความดังมากๆเพื่อที่จะทำให้มนุษย์ได้ยิน นอกจากการทดลองนี้ที่ใช้เพียงความถี่เดียวแล้วยังได้มีการทดลองเสียง 2 ความถี่ที่ใกล้เคียงกันกำเนิดพร้อมกันในห้องปิดแล้วสร้างเสียง 1 กิโลเฮิรตซ์กับ 0.9 กิโลเฮิรตซ์ที่ระดับความดัง 60dB แล้วเพิ่มความดังไปเรื่อยๆจนกว่าหูจะได้ยินแล้วบันทึกค่าพร้อมวาดกราฟจะได้กราฟดังรูปที่ 2.3



รูปที่ 2.3 แสดงการบังทางด้านความถี่ (Frequency Masking) ที่ความถี่ 1 กิโลเฮิรตซ์

จากรูปที่ 2.3 เมื่อพิจารณาเส้นกราฟจะพบว่าความถี่เสียงที่ใกล้เคียงกันนั้นจำเป็นที่จะต้องมีความดังมากๆ จึงจะทำให้มนุษย์สามารถได้ยินได้ หากมีความดังน้อยกว่าเส้นกราฟนั้นหมายความว่า จะไม่สามารถได้ยินเสียงนั้นได้เลยจากคุณสมบัติของมนุษย์ตรงจุดนี้จึงทำให้เกิดย่านความถี่วิกฤต (Critical Band) ถ้ามองจากรูปก็คือช่วงความถี่ที่อยู่ในส่วนฐานของสามเหลี่ยม และเรียกความถี่ที่เป็นยอดของสามเหลี่ยมนี้ว่าความถี่มาสก์ (Masking Tone) สรุปแล้วย่านความถี่วิกฤตก็คือ ย่านความถี่ในช่วงที่ได้ยินหรือแยกแยะเสียงได้ยากถ้ามีเสียงความถี่มาสก์ของแบนด์นั้นๆ อยู่จะเรียกคุณสมบัติข้อนี้ของหูมนุษย์ว่าการบังความถี่ (Frequency Masking) นอกจากการไม่ได้ยินเสียงที่อยู่ในย่านความถี่วิกฤตนี้แล้ว ยังมีคุณสมบัติอีกข้อหนึ่งที่จะทำให้หูของมนุษย์ไม่ได้ยินเสียงไปชั่วคราวคือคุณสมบัติการบังเสียงชั่วคราว (Temporal Masking) คือเมื่อมนุษย์ได้ยินเสียงที่เป็นความถี่มาสก์ค้างขึ้นมาในระดับหนึ่ง หละจากเสียงนั้นหยุดลงเราจะต้องเสียเวลาช่วงหนึ่งก่อนที่เราจะได้ยินเสียงที่มีความถี่ใกล้เคียงกับความถี่มาสก์นั้นๆ ดังรูปที่ 2.4




รูปที่ 2.4 ย่านความถี่วิกฤต (Critical Band) ที่ความถี่ต่างๆ

จากรูปที่ 2.4 เป็นรูปภาพที่ได้จากการทดลองสร้างเสียงความถี่มาสก์ 1 กิโลเฮิรตซ์ ที่มี ความถี่ 60 dB หลังจากนั้นปิดเสียงที่เป็นความถี่มาสก์ทดลองสร้างความถี่ที่ใกล้เคียงอีกความถี่หนึ่ง ซึ่งจากการทดลองนี้ได้ใช้ความถี่ 1.1 กิโลเฮิรตซ์ ที่มีความดังค่าหนึ่งขึ้นหลังจากนั้นก็จับเวลาตั้งแต่ เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาก็เท่านั้น เมื่อผู้ผู้เห็นประโยชน์จะขอรับการค้ำ ไม้ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


เริ่มสร้างจนกระทั่งได้ยินเสียงนั้น แล้วทำการทดลองซ้ำโดยเปลี่ยนระดับความดังของเสียงที่เกิดขึ้นที่หลังไปเรื่อยๆแล้วนำข้อมูลที่ได้มาวาดกราฟ ซึ่งจากกราฟจะเห็นว่ายิ่งเสียงที่เกิดขึ้นมีความดังน้อยเท่าไรก็ยังมีระยะที่มนุษย์ไม่สามารถได้ยินเสียงยาวขึ้นเท่านั้น

จากคุณสมบัติการรับฟังทั้งหมดที่กล่าวมานั้นเรียกรวมกันว่า “ไซโคอคูสติกโมเดล” (Psychoacoustic Model) ซึ่งถือเป็นเครื่องมือที่สำคัญมากในการนำมาเป็นตัวกรองเพื่อลดขนาดในการบีบอัดข้อมูลเสียงตามมาตรฐาน MPEG ซึ่งมีลำดับกระบวนการในการบีบอัดดังนี้

1. นำข้อมูลเสียงดิจิทัลคอลป้อนเข้าฟิลเตอร์ (Filter) เพื่อแยกเสียงออกเป็นช่วงความถี่ย่อยๆ (Sub-bands) ซึ่งมีความกว้างเท่ากับย่านความถี่วิกฤต จำนวน 32 ช่องความถี่เรียกสั้นๆว่า Sub-band Filtering
2. ใช้ไซโคอคูสติกโมเดลเป็นเครื่องมือในการวิเคราะห์ข้อมูลส่วนที่ไม่มีผลต่อการได้ยินของมนุษย์ออกไป โดยพิจารณาระหว่างช่วงความถี่ 2 ช่วงที่ติดกันและพิจารณาข้อยกลงไปในแต่ละช่วงความถี่ด้วย
3. ถ้าวิเคราะห์แล้วพบว่าเสียงช่วงใดไม่มีผลกระทบต่อกรได้ยิน ให้ตัดข้อมูลส่วนนั้นออกไปและไม่นำไปเข้ารหัสในส่วนถัดไป
4. นำข้อมูลที่เหลือมาเข้ารหัสซึ่งจะมีวิธีที่แตกต่างกันขึ้นอยู่กับแต่ละเลขอร์



รูปที่ 2.5 ขอบเขตของช่วงความถี่ที่ถูกบังในการใช้ไซโคอคูสติก (Psychoacoustic)



รูปที่ 2.6 ขอบเขตของช่วงความถี่ที่ถูกบังในการใช้ไซโคอคูสติกที่ระดับความดังต่างๆ

### โครงสร้างของข้อมูล เอ็มพี 3

ข้อมูลที่ถูกบีบอัดตามมาตรฐาน เอ็มพี 3 นั้นจะอยู่ในลักษณะของเฟรมข้อมูล โดยในแต่ละเฟรมข้อมูลจะมีส่วนประกอบภายในอยู่ 4 ส่วนคือ

- หัวข้อมูล (Header) เป็นข้อมูลขนาด 32 บิตแสดงลักษณะทั่วไปของไฟล์นั้นๆ
- ส่วนตรวจสอบความผิดพลาด (CRC) เป็นข้อมูลขนาด 16 บิต ใช้ตรวจสอบข้อมูลภายในเฟรมว่าถูกต้องหรือไม่จะมีหรือไม่ก็ได้
- ข้อมูลข้างเคียง (Side Information) มีขนาด 17 หรือ 32 ไบต์ (17 ไบต์สำหรับระบบโมโน 32 ไบต์สำหรับระบบอื่นๆ) เป็นส่วนที่เก็บองค์ประกอบที่ใช้ในการถอดรหัส
- ข้อมูลหลัก (Main Data) มีความยาวขึ้นอยู่กับอัตราการส่งข้อมูล (Baud rate) และอัตราการสุ่มข้อมูลในการแปลงกลับเป็นสัญญาณอะนาล็อก (Sampling Frequency)

หัวข้อมูล (Header)	ตรวจสอบความผิดพลาด (CRC)	ข้อมูลข้างเคียง (Side Information)	ข้อมูลหลัก (Main Data)
-----------------------	-----------------------------	---------------------------------------	---------------------------

รูปที่ 2.7 แสดงรูปแบบข้อมูลเอ็มพี 3



### 2.3) ระบบการจัดการข้อมูล

โดยปกติในการใช้ฮาร์ดดิสก์ผู้ใช้ต้องทำการฟอร์แมต (Format) ฮาร์ดดิสก์ก่อนที่จะนำไปบรรจุข้อมูล การฟอร์แมตฮาร์ดดิสก์เป็นการแบ่งฮาร์ดดิสก์ออกเป็นส่วนๆ เพื่อให้คอมพิวเตอร์รู้ว่าตำแหน่งของข้อมูลอยู่ตรงไหนของฮาร์ดดิสก์ การแบ่งนี้จะแบ่งออกเป็น เซ็กเตอร์ (Sector) และแทร็ก (Track) โดยเซ็กเตอร์นั้นจะเป็นการแบ่งตามแนวตั้งฉากกับศูนย์กลางของแผ่นดิสก์ และแทร็กจะเป็นการแบ่งเป็นเส้นขวางรอบศูนย์กลางของแผ่นดิสก์ FAT เป็นระบบไฟล์ชนิดหนึ่งที่ถูกกำหนดโดยซอฟต์แวร์ระบบปฏิบัติการ (operating system) ซึ่งระบบไฟล์ที่นิยมใช้กันอยู่ในปัจจุบันมี

- FAT ของระบบปฏิบัติการดอส (DOS) และวินโดวส์ (Windows)
- NTFS ของระบบปฏิบัติการวินโดวส์เอ็นที (Windows NT)
- HPFS ของระบบปฏิบัติการโอเอสทู (OS2)
- Unix File System

#### **FAT : File Allocation Table**

เป็นระบบไฟล์ที่ใช้ในระบบปฏิบัติการในตระกูล Microsoft และเป็นระบบไฟล์ที่มีพัฒนาการมาอย่างต่อเนื่อง ระบบไฟล์ในตระกูลนี้มีลักษณะคือ เป็นการกำหนดหมายเลขให้กับทุกๆ คลัสเตอร์ (Cluster) ในแต่ละ พาร์ทิชัน (Partition) แล้วทำการสร้างตารางที่มีจำนวนช่องตามจำนวน คลัสเตอร์ นั้น เพื่อเป็นการระบุสถานที่หรือ คลัสเตอร์ ที่ทำการเก็บข้อมูลของไฟล์แต่ละไฟล์ และมีตารางอีกตารางหนึ่งที่เรียกว่า “ไดเรกทอรี” (Directory) สำหรับเก็บข้อมูลรายละเอียดของไฟล์ เช่น คุณสมบัติต่าง ๆ และ หมายเลข คลัสเตอร์ เริ่มต้นที่เก็บตัวข้อมูลจริง ๆ ระบบไฟล์ FAT มีหลายรุ่นดังต่อไปนี้

1. FAT 12 เป็นระบบไฟล์ที่ใช้ใน Floppy Disk และ Harddisk ที่มีขนาดไม่เกิน 16 MBs หมายเลข คลัสเตอร์ มีขนาด 12 บิต จึงสามารถอ้างถึง คลัสเตอร์ ได้เพียง 4096 คลัสเตอร์ เท่านั้น
2. FAT 16 ใช้ตัวเลขขนาด 16 บิต ในการกำหนดหมายเลข คลัสเตอร์ จึงกำหนดหมายเลขได้ 65536 หมายเลข ระบบไฟล์นี้ มีใช้ในระบบปฏิบัติการของ Microsoft ทุกรุ่น พาร์ทิชัน ที่จะใช้ระบบไฟล์นี้ได้ ต้องมีขนาดไม่เกิน 2GBs. FAT 16 ได้รับการปรับปรุงให้มีความสามารถมากขึ้นใน Windows 95 เพื่อให้สามารถใช้งานกับไฟล์ที่มีชื่อยาวได้ไม่เกิน 256 ตัว เรียก FAT 16 รุ่นนี้ว่า Virtual FAT หรือ VFAT

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3. FAT 32 ระบบไฟล์ระบบนี้จะใช้หมายเลขขนาด 28 บิต ซึ่งตามทฤษฎีจะสามารถกำหนด คลัสเตอร์ ได้มากถึง 268,435,456 คลัสเตอร์ และสามารถใช้กับ พาร์ทิชัน ที่มีขนาดใหญ่ได้ถึง 2 TeraBytes ระบบไฟล์แบบ FAT32 นี้มีใช้ใน Windows 95 OSR2 ขึ้นไป แต่ใช้ไม่ได้ใน Windows NT

คุณลักษณะ	FAT12	FAT16	FAT32
ใช้สำหรับ	Floppies and very small hard disk volumes	Small to moderate-sized hard disk	Medium-sized to very large hard disk volumes
ขนาดของการเข้ารหัสข้อมูล	12 bits	16 bits	28 bits
จำนวนมากที่สุดของคลัสเตอร์	4,086	65,526	~268,435,456
ขนาดของคลัสเตอร์ที่ใช้งาน	0.5 KB to 4 KB	2 KB to 32 KB	4 KB to 32 KB
ขนาดความจุสูงสุด	16,736,256	2,147,123,200	about 2 <sup>41</sup>

ตารางที่ 2.4 แสดงค่าข้อจำกัดต่าง ๆ ของ ระบบไฟล์แบบ FAT

FAT ที่นิยมใช้กันอยู่ใน ของระบบปฏิบัติการคอส และวินโดวส์ คือ FAT16 โดย FAT จะทำหน้าที่จัดการข้อมูลหลายๆ เซ็กเตอร์โดยในแต่ละเซ็กเตอร์จะแบ่งย่อยออกเป็นอีกหลายๆ คลัสเตอร์ (Cluster) ซึ่งในระบบ FAT16 (16 บิต) นั้นสามารถอ้างอิงหรือชี้ตำแหน่งคลัสเตอร์ได้สูงสุด 65,536 คลัสเตอร์ (ข้อมูลทางดิจิทัลจำนวน 1 bit สามารถเป็นได้เพียง 2 สถานะคือ 0 และ 1 ดังนั้นถ้าเป็น 16 บิต สามารถเป็นได้เท่ากับ 2 ยกกำลัง 16 ซึ่งเท่ากับ 65,536) แต่ในระบบ FAT16 นั้นสามารถมีขนาดของคลัสเตอร์ใหญ่ที่สุด 32 KB (Kilobyte) ดังนั้นในระบบ FAT16 จึงสามารถอ้างอิงข้อมูลในหนึ่งพาร์ทิชัน (partition) ได้สูงที่สุดที่ 2 GB (gigabyte) (32 KB คูณ 65,536 คลัสเตอร์ เท่ากับ 2,097,152 KB หรือ 2,048 MB หรือ 2 GB)

ดังนั้นถ้าต้องการใช้ฮาร์ดดิสก์ขนาด 2 GB หรือฮาร์ดดิสก์ที่มีพาร์ทิชันเท่ากับ 2GB หมายความว่าขนาดของคลัสเตอร์ที่เล็กที่สุดเท่ากับ 32 KB ซึ่งหมายความว่าไม่ว่าไฟล์ที่ต้องการเก็บในฮาร์ดดิสก์จะมีขนาดเล็กแค่ไหนก็ตาม ฮาร์ดดิสก์ก็ต้องจองพื้นที่ให้ไฟล์นี้ไม่ต่ำกว่า 32 KB ตัวอย่างเช่น ถ้าต้องการเก็บไฟล์ขนาด 1 KB ลงในฮาร์ดดิสก์ที่เป็น FAT 16 ฮาร์ดดิสก์ก็ต้องจองพื้นที่เพื่อเก็บ ไฟล์นี้ 32 KB ซึ่งหมายความว่าต้องสูญเสียพื้นที่ในฮาร์ดดิสก์ไปโดยไม่สามารถใช้ได้ถึง 31 KB ดังนั้นยังมีไฟล์ขนาดเล็กกว่า 32 KB มากเท่าไร หมายความว่า จะสูญเสียเนื้อที่ว่า เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บนฮาร์ดดิสก์ไปโดยไม่ได้ใช้ประโยชน์มากขึ้นเท่านั้น วิธีแก้ไขปัญหาคาการสูญเสียเนื้อที่นี้อาจจะทำได้ 2 กรณีคือ

1. ถ้ายังต้องการใช้ฮาร์ดดิสก์ที่เป็น FAT16 อยู่จะต้องใช้วิธีการแบ่งพาร์ติชันฮาร์ดดิสก์ให้มีขนาดเล็กลง เพื่อให้ฮาร์ดดิสก์มีขนาดคลัสเตอร์เล็กลง จะได้ทำให้เนื้อที่ว่างที่ไม่สามารถใช้งานเหลือน้อยลง ดังตารางข้างล่างนี้คือถ้าใช้แบ่งพาร์ติชันฮาร์ดดิสก์ไว้ที่ขนาด 512 MB ต่อพาร์ติชันขนาดของคลัสเตอร์จะลดลงเหลือแค่ 8 KB ซึ่งจะทำให้ความสูญเสียเนื้อที่บนฮาร์ดดิสก์โดยเปล่าประโยชน์ลดน้อยลงถึง 3 เท่าเมื่อเทียบกับการแบ่งพาร์ติชันไว้ที่ขนาด 2 GB แต่วิธีการแบ่งฮาร์ดดิสก์ออกเป็นหลายๆ พาร์ติชันนี้อาจทำให้เกิดความยุ่งยากเช่น มีไคร์ฟฮาร์ดดิสก์หลายๆ ไคร์ฟอาจทำให้สับสนเวลาใช้งาน

2. ให้ใช้ฮาร์ดดิสก์ที่เป็น FAT32 ซึ่งเป็นระบบ FAT แบบใหม่ 32 บิต ซึ่งมีในระบบปฏิบัติการวินโดวส์ 95 OSR2 (Windows 95 OEM Service Release 2) หรือในวินโดวส์ 98 หรือใช้โปรแกรมที่ช่วยแปลง FAT16 ให้เป็น FAT32 อย่างเช่น Partition-It, Partition Magic เป็นต้น สำหรับ FAT32 นี้ จำนวนคลัสเตอร์ที่จะอ้างอิงถึงได้เท่ากับ 2 ยกกำลัง 28 หรือเท่ากับ 268,436,456 คลัสเตอร์ ดังนั้นเมื่อใช้ขนาดของคลัสเตอร์ 4 KB ขนาดของพาร์ติชันสูงสุดที่จะมีได้จะเท่ากับ 8 GB และถ้าขนาดของคลัสเตอร์สูงสุดที่ 32 KB จะทำให้ฮาร์ดดิสก์สามารถมีพาร์ติชันได้สูงที่สุดที่ 2 TB (1 Teta Byte เท่ากับ 1,024 GB)

ขนาดของพาร์ติชัน	ขนาดของคลัสเตอร์ FAT32	ขนาดของคลัสเตอร์ FAT16
น้อยกว่า 260 Megabyte	512 byte	4 kilobyte
260-511 Megabyte	4 kilobyte	8 kilobyte
512-1023 Megabyte	4 kilobyte	8 kilobyte
1024-2048 Megabyte	4 kilobyte	16 kilobyte
2-8 Gigabyte	4 kilobyte	32 kilobyte
8-16 Gigabyte	8 kilobyte	32 kilobyte
16-32 Gigabyte	16 kilobyte	32 kilobyte
มากกว่า 32 Gigabyte	32 kilobyte	32 kilobyte

ตารางที่ 2.5 เปรียบเทียบขนาดระหว่างคลัสเตอร์ FAT32 และ FAT16

ในเครื่องคอมพิวเตอร์ที่ใช้ระบบปฏิบัติการวินโดวส์ 95 นั้น ถ้าสำรวจดูในโฟลเดอร์ (Folder) ต่างๆ จะพบว่า มีไฟล์ขนาดเล็กๆ เป็นจำนวนหลายร้อยไฟล์ ตัวอย่างเช่น ไฟล์ที่มีนามสกุล .dll ซึ่งไฟล์เหล่านี้จะเป็นต้นตอของการทำให้เกิดการสูญเสียเนื้อที่ในฮาร์ดดิสก์อย่างไม่มีประโยชน์ โดยไม่ว่าฮาร์ดดิสก์จะมีคลัสเตอร์เป็นแบบ FAT32 หรือ FAT 16 ก็ตาม จากตารางข้างล่างต่อไปนี้ เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นับผูกต่อนโยบายหรือเงื่อนไขด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จะแสดงถึงไฟล์ต่างๆ ในไฟล์เตอร์ของวินโดวส์ 95 โดยทั่วไป เมื่อใช้ฮาร์ดดิสก์มีคลัสเตอร์เป็น 4 Kilobyte (FAT32) เนื้อที่ในฮาร์ดดิสก์ 83.5 เปอร์เซ็นต์เป็นเนื้อที่ที่เสียไปโดยไม่มีประโยชน์ และเมื่อใช้ฮาร์ดดิสก์มีคลัสเตอร์เป็น 32 Kilobyte (FAT16) เนื้อที่ในฮาร์ดดิสก์ 97.9 เปอร์เซ็นต์เป็นเนื้อที่ที่เสียไปโดยไม่มีประโยชน์

ไฟล์ขนาด 2,048 byte หรือน้อยกว่า	ขนาดของไฟล์ (byte)	คลัสเตอร์ขนาด 4 กิโลไบต์ (FAT32)	คลัสเตอร์ขนาด 32 กิโลไบต์ (FAT16)
MIDIMAP.CFG	1	4,096	32,768
BLANK.HTM	93	4,096	32,768
POWER.DRV	1,920	4,096	32,768
3WINNET16.DLL	2,000	4,096	32,768
JETSQL35.CNT	2,018	4,096	32,768
เนื้อที่ที่เกิดจากไฟล์เล็กๆ จำนวน 400 ไฟล์ (หน่วยเป็นไบต์)		1,638,400	13,107,200
เนื้อที่ที่ที่ต้องใช้จริงๆ		269,771	269,771
เนื้อที่ที่เสียไปโดยเปล่าประโยชน์		1,368,629	12,837,429
เปอร์เซ็นต์ของเนื้อที่ที่เสียไปโดยเปล่าประโยชน์		<b>83.5</b>	<b>97.9</b>

ตารางที่ 2.6 เปรียบเทียบเปอร์เซ็นต์การใช้งานคลัสเตอร์ที่เสียโดยเปล่าประโยชน์

ในระบบปฏิบัติการวินโดวส์ 95 นั้น สามารถหาไฟล์จำนวน 2000 ไฟล์ ที่มีขนาดรวมกันประมาณ 200 เมกะไบต์ได้ ซึ่งเมื่อคิดเฉลี่ยแล้วแต่ละไฟล์มีขนาด 100,000 ไบต์ ดังนั้นเมื่อเปรียบเทียบการเก็บในฮาร์ดดิสก์ที่เป็นทั้งแบบ FAT32 (ขนาดคลัสเตอร์ 4 Kilobyte) และ FAT16 (ขนาดคลัสเตอร์ 32 Kilobyte) ดังตารางข้างล่างแล้ว จะพบว่าแบบ FAT 32 จะสามารถช่วยประหยัดเนื้อที่บนฮาร์ดดิสก์ได้เป็นจำนวนมาก

71945

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สำหรับไฟล์ขนาด 100,000 byte แต่ละไฟล์	คลัสเตอร์ขนาด 4 Kilobyte (FAT32)	คลัสเตอร์ขนาด 32 Kilobyte (FAT16)
เนื้อที่ที่ใช้	102,400	131,072
เนื้อที่ที่ต้องการจริงๆ	100,000	100,000
เนื้อที่เปล่าประโยชน์	2,400	31,072
เปอร์เซ็นต์ของเนื้อที่ที่เสียไป โดยเปล่าประโยชน์	<b>2.3</b>	<b>23.7</b>

ตารางที่ 2.7 เปรียบเทียบการเก็บในฮาร์ดดิสก์แบบFAT32 (ขนาดคลัสเตอร์ 4 Kilobyte) และ FAT16 (ขนาดคลัสเตอร์ 32 Kilobyte)




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## 2.4) เอสดีการ์ด (SD Card)

### คุณลักษณะรูปร่างและโครงสร้าง

ลักษณะภายนอกของเอสดีการ์ด นั้นจะมีขนาดที่มีการกำหนดไว้เป็นมาตรฐาน คือ มีความกว้าง 24 มิลลิเมตร, ความยาว 32 มิลลิเมตร และความหนา 2.1 มิลลิเมตร มีน้ำหนักโดยประมาณ 2 กรัม และจะมีมุมตัดที่มุมบนขวามือ(ดังรูปที่ 2.9ก.) ขาที่ใช้ในการติดต่อกับอุปกรณ์ภายนอกของ SD Card นั้นมีทั้งหมด 9 ขาซึ่งมีมากกว่า MMC ที่มี 7 ขา แสดงการเปรียบเทียบของขาสัมผัสระหว่างSD Card กับ MMC ได้ดังรูปที่ 2.9 ข. SD Card นั้นที่ตำแหน่งด้านข้างทางซ้ายจะมีสวิตช์เลื่อน (ดังรูปที่ 2.8 ค.) หากเลื่อนมายังตำแหน่ง Lock จะเป็นการไม่อนุญาตให้ทำการเขียนหรือลบข้อมูลบนตัวการ์ดได้ (Write Protect) แต่ถ้าหากเลื่อนสวิตช์มายังตำแหน่ง Un-Lock จะอนุญาตให้ทำการเขียนหรือลบข้อมูลบนตัวการ์ดได้ ซึ่งทั้งสองกรณีนี้จะไม่รวมถึงการอ่านไม่ว่าตำแหน่งของสวิตช์จะอยู่สถานะLocd หรือ Un-Lock ก็สามารถที่จะอ่านข้อมูลได้ตลอดเวลา



รูปที่ 2.9 แสดงรูปร่าง และตำแหน่งขาของ SD Card

### การทำงานในโหมด SD และโหมด SPI

การติดต่อสื่อสารของSD Card นั้นมีวิธีการติดต่ออยู่ 2 โหมด คือ โหมด SPI และโหมด SD ซึ่งหากดูรายละเอียดจากตารางที่ 2.9 จะทราบถึงข้อเปรียบเทียบการทำงานของการ์ด SD คือ การ์ดจะสามารถกำหนดโหมดการทำงานได้ 2 โหมด คือ โหมด SD และโหมด SPI ดังที่กล่าวไว้ข้างต้น ซึ่งในแต่ละโหมดจะมีการอ้างอิงถึงการใช้คำสั่ง กล่าวคือหากต้องการติดต่อกับการ์ดในโหมด SPI ที่ขาสัญญาณ CS (CS หรือ Chip Select ในบางแหล่งจะใช้ชื่อเป็น SS หรือ Slave Select ซึ่งเป็นอันที่เข้าใจว่าเป็นขาสัญญาณเดียวกัน) จะต้องกำหนดให้มีสถานะลอจิกต่ำ(Logic Low)ไว้ตลอดเวลา และขาสัญญาณที่ต้องกำหนดให้ใช้งานด้วย คือขา SCLK(Serial Clock), MISO(Master-In-Slave-Out) และ MOSI(Master-Out-Slave-In) การส่งข้อมูลนั้นจะมีการรับและส่งข้อมูลระหว่างตัวอุปกรณ์(Host) กับการ์ดทีละ 1 บิต ข้อมูลในแต่ละบิตนั้นจะต้องมีการอ้างอิงสัญญาณนาฬิกาที่ขา SCLK ขึ้นมา 1 ลูกต่อข้อมูล 1 บิต

สำหรับการติดต่อกันแบบ SD โหมดนั้น ขาที่เคยทำหน้าที่เป็นขา CS ใน SPI โหมด จะทำหน้าที่เป็นขา Card Detect และเมื่อมีการกำหนดการติดต่อกันในโหมด SD แล้ว จะมีขาที่ทำหน้าที่เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


เป็นขาข้อมูล (Data) ทั้งหมด 4 ขา เพราะฉะนั้นจะได้รับความเร็วในการสื่อสารมากเป็น 4 เท่าเมื่อเปรียบเทียบกับโหมด SPI

Pin	SD Mode		SPI Mode	
	Name	Description	Name	Description
1	CD/DAT3	Card detect/Data Line[Bit3]	CS	Chip Select
2	CMD	Command/Response	DI	Data In
3	VSS	Supply Voltage Ground	VSS	Supply Voltage Ground
4	VDD	Supply Voltage	VDD	Supply Voltage
5	CLK	Clock	SCLK	Clock
6	VSS2	Supply Voltage Ground	VSS2	Supply Voltage Ground
7	DAT0	Data Line[Bit0]	DO	Data Out
8	DAT1	Data Line[Bit1]	RSV	-
9	DAT2	Data Line[Bit2]	RSV	-

ตารางที่ 2.8 รายละเอียดขาต่างๆของSD Card

### โครงสร้างภายใน

โครงสร้างภายใน(ดังรูปที่ 2.10)ที่กำหนดการทำงานของการ์ดจะประกอบด้วยส่วนที่เป็น Copyright Protection และหน่วยควบคุมการทำงานที่มีการติดต่อกับพื้นที่ที่ใช้เก็บข้อมูล สำหรับพื้นที่ที่ใช้เก็บข้อมูลจะเป็นหน่วยความจำแบบ (Flash memory) จะไม่มีการติดต่อโดยตรงกับอินพุตหรือเอาต์พุต(I/O) ภายนอก กล่าวคือ จะต้องผ่านหน่วยควบคุมหลัก (Card interface Controller) โดยในหน่วยควบคุมหลักนี้ยังมีการติดต่อกับรีจิสเตอร์เพื่อบ่งบอกสิ่งสำคัญต่างๆเกี่ยวกับสิ่งที่อยู่ในแผ่นการ์ดด้วย




รูปที่ 2.10 โครงสร้างภายในของ SD Card

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### การเชื่อมต่ออุปกรณ์ต่อพ่วงแบบอนุกรม(Serial Peripheral Interface:SPI)

การเชื่อมต่ออุปกรณ์ต่อพ่วงแบบอนุกรมเป็นวิธีหนึ่งที่ใช้ในการเชื่อมต่อติดต่อสื่อสารระหว่างไอซีภายในบอร์ด การเชื่อมต่ออุปกรณ์ต่อพ่วงแบบอนุกรมนี้ถูกเผยแพร่โดย Motorola, Inc. (Freescale Semiconductor) เนื่องจากวิธีการเชื่อมต่อแบบนี้สามารถทำได้ง่าย จึงเป็นอีกทางเลือกหนึ่งในการเชื่อมต่อกันระหว่างไอซีนอกจากการเชื่อมต่อแบบ IIC การเชื่อมต่ออุปกรณ์ต่อพ่วงแบบอนุกรมนี้จะใช้สายสัญญาณในการสื่อสาร 3 ถึง 4 เส้นซึ่งจะมากกว่าแบบ IIC ซึ่งใช้เพียง 2 เส้น แต่การเชื่อมต่อแบบSPI จะสามารถส่งผ่านข้อมูลได้มากกว่า ซึ่งสามารถส่งข้อมูลได้สูง 20ล้านบิตต่อวินาที (ทั้งนี้ขึ้นอยู่กับข้อจำกัดของอุปกรณ์) ปัจจุบันได้มีการนำวิธีการเชื่อมต่ออุปกรณ์แบบSPIไปใช้ในไอซีแปลงอะนาล็อกเป็นดิจิทัล, ไอซีแปลงดิจิทัลเป็นอะนาล็อก หรือไอซีด้านการสื่อสารต่างๆที่ต้องการความเร็วในการส่งข้อมูลสูงๆ

#### 2.4) โครงสร้างของ SPI



รูปที่ 2.11 แสดงโครงสร้างของ SPI

จากรูปด้านบนแสดงโครงสร้างของการเชื่อมต่ออุปกรณ์ภายนอกแบบอนุกรมซึ่งไอซีที่เป็นมาสเตอร์ถูกเชื่อม โยงกับ ไอซีที่เป็นสเลฟ ด้วยสายสัญญาณ 3 สาย คือ

1. SCLK(Serial Clock)
2. MISO(Master-In-Slave-Out)
3. MOSI(Master-Out-Slave-In)


และภายในไอซีทั้ง 2 ประกอบไปด้วยชิพรีจิสเตอร์ 8 บิตซึ่งใช้ในการแลกเปลี่ยนข้อมูลโดยการเลื่อนข้อมูลเข้าไปยังชิพรีจิสเตอร์ตามจังหวะของสัญญาณนาฬิกาซึ่งสร้างจากไอซีที่เป็นมาสเตอร์ นอกจากนี้ ยังมีอีกหนึ่งขาสัญญาณนอกจากขาทั้ง 3 ข้างต้น คือ ขา SS(Slave Select) ซึ่งใช้ในการบอกไอซีว่าให้เริ่มรับชุดข้อมูล ซึ่งจะใช้ในการกำหนดว่าจะให้ไอซีที่เป็นสเลฟตัวไหนรับข้อมูลในกรณีที่มีการต่อไอซีสเลฟหลายตัว การกำหนดชื่อของขาสัญญาณในไอซีต่างๆกันอาจจะกำหนดชื่อต่างกันออกไป เช่น DI, DO, CS เป็นต้น

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ในการชิฟต์ข้อมูลและการแลทช์ข้อมูลของการสื่อสารแบบ SPI จะทำงานที่ขอบของสัญญาณนาฬิกาตรงข้ามกัน นอกจากนี้ยังแบ่งการเชื่อมต่อกับอุปกรณ์ภายนอกแบบอนุกรมออกเป็น 4 แบบ เนื่องจากขั้ว และเฟสของสัญญาณนาฬิกา ดังแสดงในตารางที่ 2.9

### SPI Transfer Timing

## SPI Mode Timing Diagram




ตารางที่ 2.9 แสดงแผนผังเวลาการถ่ายโอนข้อมูลของการสื่อสารแบบ SPI

## บทที่ 3

### การออกแบบ

ในบทนี้จะเป็นการอธิบายการออกแบบวงจร และการเลือกใช้อุปกรณ์ต่าง โดยการทำงานของโครงการหนังสือสำหรับคนตาบอดแสดงเป็นบล็อกโคอะแกรมได้ดังรูปที่ 3.1



รูปที่ 3.1 บล็อกโคอะแกรมของโครงการหนังสือสำหรับคนตาบอด


#### 3.1 Microcontroller

ไมโครคอนโทรลเลอร์ที่เลือกใช้คือ ไมโครคอนโทรลเลอร์ตระกูล AVR เบอร์ ATmega32L เนื่องจากมีความสามารถเพียงพอที่จะนำมาใช้ในการทำโครงการนี้ กล่าวคือรองรับการเชื่อมต่อกับอุปกรณ์ภายนอกแบบอนุกรม มีแรม และพอร์ตอินพุต/เอาต์พุต เพียงพอที่จะใช้ในการทำโครงการนี้ได้ โดยคุณสมบัติของไมโครคอนโทรลเลอร์เบอร์ ATmega32L บางส่วนแสดงได้ดังนี้

1. 32K Bytes of In-System Self-Programmable Flash
2. 2K Byte Internal SRAM
3. Master/Slave SPI Serial Interface
4. 32 Programmable I/O Lines
5. Operating Voltages  
- 2.7 - 5.5V for ATmega32
6. Speed Grades  
- 0 - 8 MHz for ATmega32

### 3.2 การเชื่อมต่อกับการค้นหาคหน่วยความจำ (SD Card Interface)


การเชื่อมต่อระหว่างไมโครคอนโทรลเลอร์ กับ SD Card จะเป็นการเชื่อมต่อแบบSPI โดยจะเชื่อมต่อกับHostหรือ ไมโครคอนโทรลเลอร์ โดยใช้สายสัญญาณ 4 เส้น คือ MOSI, MISO, SCK และ CS ดังรูปที่ 3.2



รูปที่ 3.2 แสดงการเชื่อมต่อสายสัญญาณระหว่างHost กับ SD Card


การเขียน โปรแกรมในการอ่านข้อมูลจากเอสดีการ์ดมีขั้นตอนดังต่อไปนี้

1. เปลี่ยนสถานะของขาCS เป็นลอจิกต่ำ
2. ส่งคำสั่ง 48 บิต
3. หลังจากส่งคำสั่งแล้วให้คานด้วยสัญญาณนาฬิกา 8 ถึง 64 ลูก การ์ดก็จะส่งผลตอบสนองของคำสั่ง
4. ส่งสัญญาณนาฬิกา
5. หลังจากนั้นหากไม่เกิด error ขึ้นการ์ดจะส่งข้อมูลเพื่อเป็นการเริ่มต้นส่งข้อมูลจากการ์ด(0xFE)
6. เปลี่ยนสถานะของขาCS เป็นลอจิกสูง
7. ส่งสัญญาณนาฬิกา 8 ลูก เพื่อเป็นการสิ้นสุดการส่งคำสั่ง



รูปที่3.3 Timing diagram ของการอ่านข้อมูลจากฮาร์ดดิสก์

ในการเขียนโปรแกรมเพื่ออ่านไฟล์ในฮาร์ดดิสก์ซึ่งถูกจัดเก็บในระบบไฟล์แบบตาราง (File Allocation Table: FAT) จะต้องทำการอ่านหมายเลขคลัสเตอร์จาก directory entry จากนั้นจึงทำการแปลงหมายเลขคลัสเตอร์นั้นให้เป็น LBA เพื่อเป็นตำแหน่งแอดเดรสที่จะใช้ในการอ้างอิงตำแหน่งที่จะเข้าถึงข้อมูลในฮาร์ดดิสก์ สามารถเขียนเป็นโฟลว์ชาร์ทได้ดังรูปที่3.4




รูปที่3.4 แสดง โฟลว์ชาร์ทการอ่านข้อมูลจากฮาร์ดดิสก์ในระบบไฟล์FAT16

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### 3.3 การเชื่อมต่อกับไอซีถอดรหัสเอ็มพีสาม (MP3 Audio Codec Interface)

ไอซีถอดรหัสเอ็มพีสามเบอร์ที่ใช้คือ VS1011B ซึ่งการเชื่อมต่อระหว่างไมโครคอนโทรลเลอร์กับ ไอซีถอดรหัสเอ็มพีสาม จะเป็นการเชื่อมต่อแบบSPI เช่นเดียวกับ SD Card ดังนั้นการเชื่อมต่อระหว่างไมโครคอนโทรลเลอร์ และไอซีถอดรหัสเอ็มพีสาม ร่วมกับ SD Card แสดงได้ดังรูปที่ 3.5



รูปที่ 3.5 การเชื่อมต่อแบบ SPI ระหว่างไมโครคอนโทรลเลอร์ และไอซีถอดรหัสเอ็มพีสาม ร่วมกับ SD Card


จากรูปเป็นการเชื่อมต่อกับไอซีถอดรหัสเอ็มพีสามในโหมด VS1002 native ซึ่งจะต้องเขียนโปรแกรมลงไปไนรีจิสเตอร์ SCI\_MODE ที่บิตSM\_SDINewเพื่อกระตุ้นการทำงานให้เป็นโหมดนี้ หลังจากไอซีถอดรหัสเอ็มพีสามอยู่ในโหมด VS1002 native แล้วในการเข้าถึงการเชื่อมต่อคำสั่งแบบอนุกรมจะต้องให้ xCS เป็นลอจิกต่ำ และในการเชื่อมต่อข้อมูลแบบอนุกรมจะต้องให้ xDCS เป็นลอจิกต่ำ และหลังจากการส่งถ่ายข้อมูลเสร็จสิ้นเรียบร้อยแล้วจะต้องทำให้ xCS หรือ xDCS กลับไปอยู่ในสถานะลอจิกสูง

SDI Pin	SCI Pin	Description
XDCS	XCS	ใช้เลือกว่าจะสื่อสารเป็นข้อมูลหรือคำสั่ง
SCK		สัญญาณนาฬิกาเพื่อเป็นจังหวะในการเลื่อนข้อมูลเข้า
SI		สัญญาณเข้า
-	SO	สัญญาณขาออก

ตารางที่3.1 แสดงหน้าที่ของขาสัญญาณเมื่อไอซีถอดรหัสเอ็มพีสามทำงานใน โหมดVS1002 native

### 3.3.1) การเชื่อมต่อข้อมูลแบบอนุกรม (Serial Data Interface: SDI)

ในการส่งข้อมูลSDI จะต้องทำการตรวจสอบสถานะที่ขา DREQ ด้วย ถ้ามีสถานะเป็นลอจิกสูงแสดงว่าไอซีลอตรหัสเอ็มพีสามสามารถรับข้อมูลได้อย่างน้อย 32 ไบต์ และเมื่อมีพื้นที่ว่างน้อยกว่า32 ไบต์ DREQ จะเปลี่ยนสถานะเป็นลอจิกต่ำและต้องหยุดส่งข้อมูลใหม่จนกระทั่ง DREQ กลับเป็นสถานะลอจิกสูง



รูปที่3.6 Timing diagram ของการเชื่อมต่อข้อมูลแบบอนุกรม (SDI)

### 3.3.2) การเชื่อมต่อคำสั่งแบบอนุกรม (Serial Command Interface: SCI)


โปรโตคอลของการเชื่อมต่อคำสั่งแบบอนุกรมจะประกอบไปด้วย

- Instruction byte
- Address byte
- 16 bit data word

Instruction		
Name	Opcode	Operation
READ	0000 0011	Read data
WRITE	0000 0010	Write data


ตารางที่3.2 แสดง Instruction byte สำหรับการอ่านและเขียน

ในการอ่านSCI เริ่มต้นด้วยการดึงสถานะของxCS ให้มีสถานะเป็นลอจิกต่ำ จากนั้นส่ง instruction byte เพื่อบอกว่าต้องการอ่านค่าในรีจิสเตอร์ของไอซีลอตรหัสเอ็มพีสามในที่นี้คือส่งค่า 0x03 จากนั้น ไอซีลอตรหัสเอ็มพีสามก็จะรับค่าแอดเดรส 8 บิต จากนั้น ไอซีลอตรหัสเอ็มพีสามก็จะเลื่อนข้อมูลขนาด16 บิต ออกทางขาเอาต์พุต (SO) แล้วจึงเปลี่ยนสถานะของxCS ให้กลับเป็นลอจิกสูง



รูปที่3.7 Timing diagram ของการอ่านSCI


ในการเขียนSCI เริ่มต้นด้วยการดึงสถานะของ xCS ให้มีสถานะเป็นลอจิกต่ำ จากนั้นส่ง instruction byte เพื่อบอกว่าต้องการเขียนค่าในรีจิสเตอร์ของไอซีถดครหัสเอ็มพีสามในที่นี้คือส่งค่า 0x02 จากนั้นไอซีถดครหัสเอ็มพีสามก็จะรับค่าแอดเดรส 8 บิต จากนั้นไอซีถดครหัสเอ็มพีสามก็จะเลื่อนข้อมูลขนาด 16 บิต เข้าทางขาอินพุต (SI) แล้วจึงเปลี่ยนสถานะของ xCS ให้กลับเป็นลอจิกสูง



รูปที่3.8 Timing diagram ของการเขียนSCI


### 3.4 วงจรชาร์จแบตเตอรี่ (battery charger)

ในการออกแบบวงจรชาร์จแบตเตอรี่นั้น ได้ออกแบบมาเพื่อสอดคล้องกับชนิดเซลล์ของแบตเตอรี่ ทั้งนี้เพราะเซลล์ของแบตเตอรี่ที่ต่างกันก็จะมีความต้องการในรูปแบบของลักษณะของวงจรชาร์จที่ต่างกันด้วย โดยในที่นี้ได้ทำการใช้แบตเตอรี่ที่มีเซลล์ประเภท ลิเทียม-ไอออน (Li-ion) จึงได้ออกแบบวงจรที่มีลักษณะดังรูปที่ 3.9




รูปที่ 3.9 วงจรชาร์จแบตเตอรี่

จากรูปวงจรเป็นวงจรชาร์จแบตเตอรี่แบบ ลิเทียม-ไอออนซึ่งรูปแบบการทำงานของวงจรโดยทั่วไปนั้นคือ เมื่อเริ่มต้นชาร์จแบตเตอรี่วงจรจะทำงานในรูปแบบของวงจรจ่ายกระแสคงที่ หลังจากนั้นจะเปลี่ยนไปเป็นการทำงานในรูปแบบของวงจรจ่ายแรงดันคงที่ ซึ่งจะได้ความสัมพันธ์ดังกราฟรูปที่ 3.10



รูปที่ 3.10 กราฟแสดงความสัมพันธ์ของแรงดันกับกระแสต่อเวลาของวงจรชาร์จแบตเตอรี่

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3.11 กราฟแสดงความสัมพันธ์ของวงจรชาร์จกับแบตเตอรี่


จากกราฟรูปที่ 3.11 จะพบว่าจุดเริ่มต้นของกราฟอยู่ที่ 2.5 โวลต์ ทั้งนี้เพราะคุณสมบัติของแบตเตอรี่ชนิดลิเทียม-ไอออนมีวงจรภายในที่จะควบคุมไม่ให้แบตเตอรี่มีแรงดันต่ำกว่า 2.5 โวลต์ เพื่อรักษาคุณภาพของเซลล์เอาไว้ โดยหากแรงดันต่ำกว่า 2.5 โวลต์เมื่อวัดที่เอาต์พุตของแบตเตอรี่ จะพบว่าค่าแรงดันจะเป็น 0 โวลต์โดยทันที

#### หน้าที่ของอุปกรณ์

- LM 317 ทำหน้าที่เป็นตัวเรกกูเลต
- LED จะแสดงสถานการณ์ชาร์จ โดยเมื่อชาร์จเสร็จไฟ LED จะดับ
- ความต้านทาน 470(R1) ทำหน้าที่ในการกำหนดกระแสที่ไหลผ่าน LED
- ความต้านทาน 47 โอห์ม ทำหน้าที่กำหนดการติดดับหรือกำหนดขอบเขตของการชาร์จ
- ความต้านทาน 4.7 โอห์ม ทั้ง 3 ตัวทำหน้าที่กำหนดกระแสเอาต์พุตของวงจร
- ความต้านทาน 1 กิโลโอห์ม และ 5 กิโลโอห์มชนิดปรับค่าได้ทำหน้าที่กำหนดค่าแรงดันเอาต์พุตของวงจร
- ตัวเก็บประจุทั้ง 2 ตัวช่วยในการลดสัญญาณรบกวนและป้องกัน LM 317 เกิดการออสซิลเลต

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### 3.5 การเชื่อมต่อกับคีย์แพดหรือสวิตช์เมตริกซ์



รูปที่ 3.12 คีย์แพดที่ใช้ในการติดต่อระหว่างผู้ใช้กับคอนโทรลเลอร์

ในโครงการนี้จะวางตำแหน่งสวิตช์ดังรูปที่ 3.12 โดยจัดเรียงเป็นแบบสวิตช์เมตริกซ์ ทั้งนี้เพื่อเป็นการประหยัดพอร์ตของคอนโทรลเลอร์ที่ใช้ในการเชื่อมต่อกับสวิตช์ โดยสวิตช์ที่ใช้มีทั้งหมด 15 ตัว ซึ่งทำหน้าที่ต่างๆ ดังนี้

- |                     |   |
|---------------------|---|
| 1. สวิตช์เลข 0 – 9  | ใช้สำหรับเลือกว่าจะให้เริ่มอ่านที่บทที่เท่าไร |
| 2. สวิตช์เมนู       | ใช้สำหรับกดเพื่อฟังสารบัญว่ามีเนื้อหาอะไรบ้าง |
| 3. สวิตช์ก่อนหน้า   | ใช้สำหรับกดเพื่อฟังบทก่อนหน้า                 |
| 4. สวิตช์ถัดไป      | ใช้สำหรับกดเพื่อฟังบทถัดไป                    |
| 5. สวิตช์เพิ่มเสียง | ใช้สำหรับกดเพื่อเพิ่มความดังของเสียง          |
| 6. สวิตช์ลดเสียง    | ใช้สำหรับกดเพื่อลดความดังของเสียง             |

## บทที่ 4

### ผลการทดลอง

ในบทนี้เราได้แบ่งการทำการทดลองออกเป็น 2 การทดลองคือ


1. การทดลองในส่วนการทำงานของโปรแกรม
2. การทดลองในส่วนการทำงานของวงจรชาร์จแบตเตอรี่ลิเทียมไอออนแล้วทำการบันทึกผลการทดลองที่ได้

#### การทดลองที่ 1: การทำงานของโปรแกรม

จากการทดลองการเชื่อมต่อระหว่างไมโครคอนโทรลเลอร์กับ SD Card โดยส่งข้อมูลผ่านทางพอร์ตอนุกรม (RS-232) เพื่อไปแสดงผลทางจอคอมพิวเตอร์ด้วยโปรแกรม Hyper Terminal โดยได้ทำการบันทึกผลการทดลองเป็นรูปภาพเปรียบเทียบผลที่ได้จากไมโครคอนโทรลเลอร์กับข้อมูลที่ได้จากโปรแกรม WinHex

#### ขั้นตอนการทดลองและผลการทดลอง


1. เมื่อเริ่มต้นโปรแกรมจะแสดงข้อความดังรูปที่ 4.1



รูปที่ 4.1 แสดงผลของ โปรแกรมเมื่อเริ่มทำงาน


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2. โปรแกรมจะหยุดจนกระทั่งมีการใส่เอสดีการ์ด จากนั้นจะปรากฏข้อความดังภาพ



รูปที่4.2 แสดงผลของโปรแกรมเมื่อโปรแกรมตรวจสอบพบว่ามีการ์ดใส่เอสดีการ์ด


3. จากนั้นโปรแกรมจะทำการกำหนดค่าเริ่มต้นของตัวแปรและพอร์ตต่างๆ จากนั้นก็จะทำการส่งคำสั่งCMD0แล้วตามด้วยคำสั่งACMD41 เพื่อรีเซ็ตการ์ดให้ทำงานในโหมดSPI ได้ผลการทดลองดังภาพ



รูปที่4.3 แสดงผลของโปรแกรมเมื่อส่งคำสั่งรีเซ็ตการ์ดให้ทำงานในโหมดSPI

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4. ทดลองอ่านค่าความจุและชื่อของเอสดีการ์ดโดยการส่งคำสั่งCMD9 และคำสั่ง CMD10 เพื่ออ่านข้อมูลจากรีจิสเตอร์CSD และ CID ตามลำดับ ได้ผลดังภาพ



```
DT - Book - HyperTerminal
File Edit View Call Transfer Help
[Icons]

Digital Telling Book V1.1
Card Detected
>> Initialization
Send CMD 0 for SDC go to IDLE State
Now, SD Card is in IDLE STATE!
SD Card is in Idle State
SD Card is in Idle State
SD Card is in Idle State
SD Card is in Idle State
SD Card is in Idle State
SD Card is in Idle State
SD Card is Activated
Volume Info:
Memory Capacity = 122 MB
Card name: S128B

Disconnected Auto detect 9600 8-N-1 115.1
```

รูปที่ 4.4 แสดงผลของ โปรแกรมเมื่อส่งคำสั่งCMD9 และคำสั่ง CMD10 เพื่ออ่านข้อมูลจากรีจิสเตอร์CSD และ CID ตามลำดับ

5. ทดลองอ่านข้อมูลจากFAT ที่ตำแหน่งแอดเดรส 0x00000000 ซึ่งเป็นตำแหน่งของ Boot Sector โดยนำผลที่ได้มาเปรียบเทียบกับตารางFATที่ได้จากโปรแกรมWinHexดังรูป

The screenshot shows the WinHex interface with the FAT table for drive F: displayed. The table has columns for Offset, Hexadecimal values (0-15), and ASCII characters. The first entry at offset 00000000 shows the boot sector signature: EB 3C 90 4D 53 44 4F 53. The ASCII column shows the start of the FAT16 boot sector code, including "e<IMSDOS5.0.....".

Offset	0	1	2	3	4	5	6	7	8	9	A	B	C	D	E	F	ASCII
00000000	EB	3C	90	4D	53	44	4F	53	35	2E	30	00	02	04	06	00	e<IMSDOS5.0.....
00000010	02	00	02	00	00	F8	F5	00	3F	00	FF	00	00	00	00	00	.....øø.?.y.....
00000020	00	D4	03	00	00	00	29	D6	28	D6	7C	4E	4F	20	4E	41	.ò.....)ò(òNO NA
00000030	4D	45	20	20	20	20	46	41	54	31	36	20	20	20	33	C9	ME FAT16 3E
00000040	8E	D1	BC	F0	78	8E	D9	B8	00	20	8E	C0	FC	BD	00	7C	INMs(IÜ. IÄH.
00000050	38	4E	24	7D	24	8B	C1	99	E8	3C	01	72	1C	83	EB	3A	ONS)SIAte<r.Ië:
00000060	66	A1	1C	7C	26	66	3B	07	26	8A	57	FC	75	06	80	CA	Fl. &F .SiWuu.Ië
00000070	02	88	56	02	80	C3	10	73	EB	33	C9	8A	46	10	98	F7	.IV.IÄ.sø3E.F.I=
00000080	66	16	03	46	1C	13	56	1E	03	46	0E	13	D1	8B	76	11	f..F.V..F..Niv.
00000090	60	89	46	FC	89	56	FE	B8	20	00	F7	E6	8B	5E	0B	03	IFuIVp. +el^..
000000A0	C3	48	F7	F3	01	46	FC	11	4E	FE	61	BF	00	00	E8	E6	ÄH=ö.Fü.Npaü..ëe
000000B0	00	72	39	26	38	2D	74	17	60	B1	08	BE	A1	7D	F3	A6	.r9&B-t..t..xi)ó;
000000C0	61	74	32	4E	74	09	83	C7	20	3B	FB	72	E6	EB	0C	A0	at2Nt.IC püræü
000000D0	F8	7D	B4	7D	8B	F0	AC	98	40	74	0C	48	74	13	B4	0E	ú)};13-1@t.Ht..
000000E0	BB	07	00	CD	10	EB	EF	A0	FD	7D	EB	E6	A0	FC	7D	EB	».i.i.øi y)ëø ú)ë
000000F0	E1	CD	16	CD	19	26	8B	55	1A	52	B0	01	BB	00	00	E8	áí.i.&IU.R*.».ë
00000100	3B	00	72	E8	5B	8A	56	24	BE	0B	7C	8B	FC	C7	46	F0	:.rø[IVSM. IüçFø
00000110	3D	7D	C7	46	F4	29	7D	8C	D9	89	4E	F2	89	4E	F6	C6	=)çFø)IÜINøIN&E
00000120	06	96	7D	CB	EA	03	00	00	20	0F	B6	C8	66	8B	46	F8	.I)Eø... çEçFø
00000130	66	03	46	1C	66	8B	D0	66	C1	EA	10	EB	5E	0F	B6	C9	f.F.fçDfAø..e^çE
00000140	4A	4A	8A	46	0D	32	E4	F7	E2	03	46	FC	13	56	FE	EB	JJIF.2a+A.Fü.Vpø
00000150	4A	52	50	06	53	6A	01	6A	10	91	8B	46	18	96	92	33	JRP.Sj.j..IF.I'3
00000160	D2	F7	F6	91	F7	F6	42	87	CA	F7	76	1A	8A	F2	8A	E8	ò=ö^øBIë+V.IøIø
00000170	00	CC	02	0A	CC	B8	01	02	80	7E	02	0E	75	04	B4	42	Äi..i...^..u..B
00000180	8B	F4	8A	56	24	CD	13	61	61	72	0B	40	75	01	42	03	IøIVSÍ.aar.øu.B.
00000190	5E	0B	49	75	06	F8	C3	41	BB	00	00	60	66	6A	00	EB	^..Iu.øAA*....fj.ø
000001A0	B0	4E	54	4C	44	52	20	20	20	20	20	20	0D	0A	52	65	*NTLDR ..Re
000001B0	6D	6F	76	65	20	64	69	73	6B	73	20	6F	72	20	6F	74	move disks or ot
000001C0	68	65	72	20	6D	65	64	69	61	2E	FF	0D	0A	44	69	73	her media.y..Dis
000001D0	6B	20	65	72	72	6F	72	FF	0D	0A	50	72	65	73	74	61	k errorry..Press
000001E0	61	6E	79	20	68	65	79	20	74	6F	20	72	65	73	74	61	any key to resta
000001F0	72	74	0D	0A	00	00	00	00	00	00	00	AC	CB	D8	55	AA	rt.....-EøU*

รูปที่ 4.5 แสดงค่าในตาราง FAT ที่ได้จากโปรแกรม WinHex ที่ตำแหน่งแอดเดรส 0x00000000

The screenshot shows a Hyperterminal window displaying a hex dump of data. The data starts at offset 00000000 and consists of hexadecimal values arranged in lines of 16 characters each. The first few lines of data are: EB 3C 90 4D 53 44 4F 53 35 2E 30 02 04 06 00 00.


```

Offset>>[0 0 0 0]
EB 3C 90 4D 53 44 4F 53 35 2E 30 02 04 06 00 00
0 D4 3 0 0 0 29 D6 28 D6 7C 4E 4F 20 4E 41 4D 45 20 20 20 20 46 41 54 31 36 20 2 9
0 20 33 C9 8E D1 BC F0 7B 8E D9 B8 0 20 8E C0 FC BD 0 7C 38 4E 24 7D 24 8B C1 99
E8 3C 1 72 1C 83 EB 3A 66 A1 1C 7C 26 66 3B 7 26 8A 57 FC 75 6 80 CA 2 88 56 2
80 C3 10 73 EB 33 C9 8A 46 10 98 F7 66 16 3 46 1C 13 56 1E 3 46 E 13 D1 8B 76 11
60 89 46 FC 89 56 FE B8 20 0 F7 E6 8B 5E B 3 C3 48 F7 F3 1 46 FC 11 4E FE 61 BF
0 0 E8 E6 0 72 39 26 38 2D 74 17 60 B1 B BE A1 7D F3 A6 61 74 32 4E 74 9 83 C7
20 3B FB 72 E6 EB DC A0 FB 7D B4 7D 8B F0 AC 98 40 74 C 48 74 13 B4 E BB 7 0 CD
10 EB EF A0 FD 7D EB E6 A0 FC 7D EB E1 CD 16 CD 19 26 8B 55 1A 52 B0 1 BB 0 0 E8
3B 0 72 E8 5B 8A 56 24 BE B 7C 8B FC C7 46 F0 3D 7D C7 46 F4 29 7D 8C D9 89 4E
F2 89 4E F6 C6 6 96 7D CB EA 3 0 0 20 F B6 C8 66 8B 46 F8 66 3 46 1C 66 8B D0 66
C1 EA 10 EB 5E F B6 C8 4A 4A 8A 46 D 32 E4 F7 E2 3 46 FC 13 56 FE EB 4A 52 50 6
53 6A 1 6A 10 91 8B 46 18 96 92 33 D2 F7 F6 91 F7 F6 42 87 CA F7 76 1A 8A F2 8A
E8 C0 CC 2 A CC B8 1 2 80 7E 2 E 75 4 B4 42 8B F4 8A 56 24 CD 13 61 61 72 B 40
75 1 42 3 5E B 49 75 6 F8 C3 41 BB 0 0 60 66 6A 0 EB B0 4E 54 4C 44 52 20 20 6
20 20 20 D A 44 62 65 6D 6F 76 65 20 64 69 73 6B 73 20 6F 72 20 6F 74 68 65 72 20 6
D 65 64 69 61 2E FF D A 44 69 73 6B 20 65 72 72 6F 72 FF D A 50 72 65 73 73 20 6
1 6E 79 20 6B 65 79 20 74 6F 20 72 65 73 74 61 72 74 D A 0 0 0 0 0 0 0 0 AC CB D8
55 AA
  
```

รูปที่ 4.6 แสดงค่าที่อ่านได้จากเฮกซ์ที่ตำแหน่งแอดเดรส 0x00000000

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

6. ทดลองอ่านข้อมูลจากFAT ที่ตำแหน่งแอดเดรส 0x0003E000 ซึ่งเป็นตำแหน่งของ Root Directory โดยนำผลที่ได้มาเปรียบเทียบกับตารางFATที่ได้จากโปรแกรมWinHexดังรูป



รูปที่ 4.7 แสดงค่าในตารางFAT ที่ได้จากโปรแกรมWinHex ที่ตำแหน่งแอดเดรส 0x0003E000

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



Drive F: 95% free  
File system: FAT16  
Default Edit Mode: original  
Undo level: 0  
Undo reverses: n.a.  
Alloc. of visible drive space:  
Cluster No.: n.a.  
FAT 1 reserved  
Snapshot taken: 8 min. ago  
Used space: 5.7 MB  
Free space: 117 MB  
Total capacity: 123 MB  
Bytes per cluster: 2,048  
Free clusters: 59,585  
Total clusters: 62,568  
Bytes per sector: 512  
Usable sectors: 250,352  
First data sector: 228  
Display mode: hexadecimal  
Character set: ANSI-SCII  
Bytes per page: 32\*16=512  
Window #: 1  
No. of windows: 1

Offset	0	1	2	3	4	5	6	7	8	9	A	B	C	D	E	F
00000C00	FB	FF	FF	FF	03	00	04	00	05	00	06	00	07	00	08	00
00000C10	09	00	0A	00	0B	00	0C	00	0D	00	0E	00	0F	00	10	00
00000C20	11	00	12	00	13	00	14	00	15	00	16	00	17	00	18	00
00000C30	19	00	1A	00	1B	00	1C	00	1D	00	1E	00	1F	00	20	00
00000C40	21	00	22	00	23	00	24	00	25	00	26	00	27	00	28	00
00000C50	29	00	2A	00	2B	00	2C	00	2D	00	2E	00	2F	00	30	00
00000C60	31	00	32	00	33	00	34	00	35	00	36	00	37	00	38	00
00000C70	39	00	3A	00	3B	00	3C	00	3D	00	3E	00	3F	00	40	00
00000C80	41	00	42	00	43	00	44	00	45	00	46	00	47	00	48	00
00000C90	49	00	4A	00	4B	00	4C	00	4D	00	4E	00	4F	00	50	00
00000CA0	51	00	52	00	53	00	54	00	55	00	56	00	57	00	58	00
00000CB0	59	00	5A	00	5B	00	5C	00	5D	00	5E	00	5F	00	60	00
00000CC0	61	00	62	00	63	00	64	00	65	00	66	00	67	00	68	00
00000CD0	69	00	6A	00	6B	00	6C	00	6D	00	6E	00	6F	00	70	00
00000CE0	71	00	72	00	73	00	74	00	75	00	76	00	77	00	78	00
00000CF0	79	00	7A	00	7B	00	7C	00	7D	00	7E	00	7F	00	80	00
00000D00	81	00	82	00	83	00	84	00	85	00	86	00	87	00	88	00
00000D10	89	00	8A	00	8B	00	8C	00	8D	00	8E	00	8F	00	90	00
00000D20	91	00	92	00	93	00	94	00	95	00	96	00	97	00	98	00
00000D30	99	00	9A	00	9B	00	9C	00	9D	00	9E	00	9F	00	AA	00
00000D40	A1	00	A2	00	A3	00	A4	00	A5	00	A6	00	A7	00	A8	00
00000D50	A9	00	AA	00	AB	00	AC	00	AD	00	AE	00	AF	00	B0	00
00000D60	B1	00	B2	00	B3	00	B4	00	B5	00	B6	00	B7	00	B8	00
00000D70	B9	00	BA	00	BB	00	BC	00	BD	00	BE	00	BF	00	C0	00
00000D80	C1	00	C2	00	C3	00	C4	00	C5	00	C6	00	C7	00	C8	00
00000D90	C9	00	CA	00	CB	00	CC	00	CD	00	CE	00	CF	00	D0	00
00000DA0	D1	00	D2	00	D3	00	D4	00	D5	00	D6	00	D7	00	D8	00
00000DB0	D9	00	DA	00	DB	00	DC	00	DD	00	DE	00	DF	00	E0	00
00000DC0	E1	00	E2	00	E3	00	E4	00	E5	00	E6	00	E7	00	E8	00
00000DD0	E9	00	EA	00	EB	00	EC	00	ED	00	EE	00	EF	00	F0	00
00000DE0	F1	00	F2	00	F3	00	F4	00	F5	00	F6	00	F7	00	F8	00
00000DF0	F9	00	FA	00	FB	00	FC	00	FD	00	FE	00	FF	00	01	00

Sector #: 2280860 Offset: C00 = 248 Block: 42000-421FF Size: 200

รูปที่ 4.9 แสดงค่าในตาราง FAT ที่ได้จากโปรแกรม WinHex ที่ตำแหน่งแอดเดรส 0x0000C00

```


Offset>>[0 0 C 0]
F8 FF FF FF 3 0 4 0 5 0 6 0 7 0 8 0 9 0 A 0 B 0 C 0 D 0 E 0 F 0 10 0 11 0 12 0
13 0 14 0 15 0 16 0 17 0 18 0 19 0 1A 0 1B 0 1C 0 1D 0 1E 0 1F 0 20 0 21 0 22 0
23 0 24 0 25 0 26 0 27 0 28 0 29 0 2A 0 2B 0 2C 0 2D 0 2E 0 2F 0 30 0 31 0 32 0
33 0 34 0 35 0 36 0 37 0 38 0 39 0 3A 0 3B 0 3C 0 3D 0 3E 0 3F 0 40 0 41 0 42 0
43 0 44 0 45 0 46 0 47 0 48 0 49 0 4A 0 4B 0 4C 0 4D 0 4E 0 4F 0 50 0 51 0 52 0
53 0 54 0 55 0 56 0 57 0 58 0 59 0 5A 0 5B 0 5C 0 5D 0 5E 0 5F 0 60 0 61 0 62 0
63 0 64 0 65 0 66 0 67 0 68 0 69 0 6A 0 6B 0 6C 0 6D 0 6E 0 6F 0 70 0 71 0 72 0
73 0 74 0 75 0 76 0 77 0 78 0 79 0 7A 0 7B 0 7C 0 7D 0 7E 0 7F 0 80 0 81 0 82 0
83 0 84 0 85 0 86 0 87 0 88 0 89 0 8A 0 8B 0 8C 0 8D 0 8E 0 8F 0 90 0 91 0 92 0
93 0 94 0 95 0 96 0 97 0 98 0 99 0 9A 0 9B 0 9C 0 9D 0 9E 0 9F 0 A0 0 A1 0 A2 0
A3 0 A4 0 A5 0 A6 0 A7 0 A8 0 A9 0 AA 0 AB 0 AC 0 AD 0 AE 0 AF 0 B0 0 B1 0 B2 0
B3 0 B4 0 B5 0 B6 0 B7 0 B8 0 B9 0 BA 0 BB 0 BC 0 BD 0 BE 0 BF 0 C0 0 C1 0 C2 0
C3 0 C4 0 C5 0 C6 0 C7 0 C8 0 C9 0 CA 0 CB 0 CC 0 CD 0 CE 0 CF 0 D0 0 D1 0 D2 0
D3 0 D4 0 D5 0 D6 0 D7 0 D8 0 D9 0 DA 0 DB 0 DC 0 DD 0 DE 0 DF 0 E0 0 E1 0 E2 0
E3 0 E4 0 E5 0 E6 0 E7 0 E8 0 E9 0 EA 0 EB 0 EC 0 ED 0 EE 0 EF 0 F0 0 F1 0 F2 0
F3 0 F4 0 F5 0 F6 0 F7 0 F8 0 F9 0 FA 0 FB 0 FC 0 FD 0 FE 0 FF 0 0 1
  
```

Disconnected ANSIV 9500 2-14-1 NUM

รูปที่ 4.10 แสดงค่าที่อ่านได้จากเฮกซ์ที่ตำแหน่งแอดเดรส 0x0000C00

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

8. ทดลองอ่านข้อมูลจากFAT ที่ตำแหน่งแอดเดรส 0x00042000 ซึ่งเป็นตำแหน่งของSector แรกในส่วนของข้อมูลของไฟล์ โดยนำผลที่ได้มาเปรียบเทียบกับตารางFATที่ได้จากโปรแกรมWinHexดังรูป



รูปที่4.11 แสดงค่าในตารางFAT ที่ได้จากโปรแกรมWinHex ที่ตำแหน่งแอดเดรส 0x00042000

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```
e DT - Book - Hyperterminal
File Edit View Shell Transfer Help
[Icons]
Offset>>{0 4 20 0}
49 44 33 3 0 0 0 1 76 50 52 49 56 0 0 0 27 0 0 57 4D 2F 4D 65 64 69 61 43 6C
61 73 73 50 72 69 6D 61 72 79 49 44 0 BC 7D 60 D1 29 E3 E2 4B 86 A1 48 A4 2A 28
44 1E 50 52 49 56 0 0 0 29 0 0 57 4D 2F 4D 65 64 69 61 43 6C 61 73 73 59 65 63 6
F 6E 64 61 72 79 49 44 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
0 28 31 32 29 50 52 49 56 0 0 0 E 0 0 50 65 61 6B 56 61 6C 75 65 0 57 4A 0 0 0 0
52 49 56 0 0 0 11 0 0 41 76 65 72 61 67 65 4C 65 76 65 6C 0 39 8 0 0 0 0 0 0 0 0
0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
4 0 0 0 0 0 4B 0 0 0 0 0 9 60 0 0 0 0 1 2C 0 0 0 0 0 25 80 0 0 0 FF FF FF
FF FF FF FF FF FF FF FF FF FF FF FF FF FF FF FF FF FF FF FF FF FF FF FF FF
FF FF FF FF FF FF FF FF FF FF FF FF FF FF FF FF FF FF FF FF FF FF FF FF FF
FF FF FF FF FF FF FF FF FF FF FF FF FF FF FF FF FF FF FF FF FF FF FF FF FF
FF FF FF FF FF FF FF FF FF FF FF FF FF FF FF FF FF FF FF FF FF FF FF FF FF
FF FF FF FF FF FF FF FF FF FF FF FF FF FF FF FF FF FF FF FF FF FF FF FF FF
FF FF FF FF FF FF FF FF FF FF FF FF FF FF FF FF FF FF FF FF FF FF FF FF FF
FF FF FF FF FF FF FF FF FF FF FF FF FF FF FF FF FF FF FF FF FF FF FF FF FF
FF FF FF FF
```

รูปที่ 4.12 แสดงค่าที่อ่านได้จากเอสดีการ์ดที่ตำแหน่งแอดเดรส 0x00042000

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## การทดลองที่ 2: วงจรชาร์จแบตเตอรี่ลิเทียมไอออน


### ขั้นตอนการทดลองและผลการทดลอง

การวัดผลการทดลองในส่วนของวงจรชาร์จแบตเตอรี่ได้ทำการวัดผลการทดลองในช่วงตั้งแต่เริ่มคั่นชาร์จจนกระทั่งไฟ LED ดับ โดยผลการทดลองนั้นได้ทำการวัดในส่วนของกระแส(วัดในส่วนของเอาต์พุตของวงจร)กับแรงดัน(วัดในส่วนเอาต์พุตของแบตเตอรี่)ต่อเวลาเพื่อตรวจสอบการทำงานของวงจรว่าได้ผลตามที่ต้องการหรือไม่โดยผลของการวัดนั้นได้แสดงดังตารางที่ 4.1

เวลา	แรงดัน (โวลต์)	กระแส (มิลลิแอมป์)
0-	0	0
0+	2.5	350
1 นาที	3.43	153
5 นาที	3.51	127
10 นาที	3.57	107.5
20 นาที	3.63	89.4
30 นาที	3.68	77.6
40 นาที	3.72	68.1
50 นาที	3.76	53.6
1 ชั่วโมง	3.78	46.7
2 ชั่วโมง	3.82	32.3
3 ชั่วโมง	3.88	28.2
4 ชั่วโมง	3.94	24.5
5 ชั่วโมง	3.99	21.2
6 ชั่วโมง	4.12	9.7

ตารางที่ 4.1 แสดงผลของแรงดันและกระแสต่อเวลาของวงจรชาร์จแบตเตอรี่

จากตารางที่ 4.1 จะพบว่าสถานะของ LED จะดับลงเมื่อค่าของกระแสที่เอาต์พุตมีค่าประมาณ 10 มิลลิแอมป์และค่าแรงดันที่ 4.12 โวลต์ซึ่งมีค่าที่ใกล้เคียงกับค่าแรงดันเอาต์พุตของวงจรที่กำหนดให้มีค่าอยู่ที่ 4.2 โวลต์ จากนั้นนำผลที่ได้ดังตารางไปวาดกราฟเพื่อดูความสัมพันธ์ของแรงดันและกระแสต่อเวลาดังกราฟรูปที่ 4.1



รูปที่ 4.13 กราฟแสดงความสัมพันธ์ของกระแสน้ำและแรงดันต่อเวลา

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## บรรณานุกรม

1. ประจัน พลังสันติกุล, “การเขียน โปรแกรมควบคุมไมโครคอนโทรลเลอร์ AVR ด้วยภาษา C กับ WinAVR(C Compiler)”, แอปซอพต์เทค, 365 หน้า, 2549
2. อารัมภ์ย์ จันทร์โย, “อ่าน/เขียนการ์ด SD/MMC ด้วย”, วารสารเซมิคอนดักเตอร์อิเล็กทรอนิกส์, ฉบับที่291, 2549, หน้า156-160
3. Richard Barbett, Larry O’Cull and Sarah Cox, “Embedded C Programming and the Atmel AVR”, Thomson Delmar Learning, 495 p., 2004
4. SD Card Association, “SD Specifications Part1 Physical Layer Simplified Specification Version 1.10”, 114 p., 2006
5. Jan Axelson, “Usb Mass Storage Designing and Programming devices and Embedded Hosts”, Lakeview Research LLC, 287 p., 2006



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



## วงจรถ่ายในโครงการ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปร่างของหนังสือพูดสำหรับคนตาบอด

เอกสารที่สงวนลิขสิทธิ์การใช้งานเพื่อการศึกษาเท่านั้น ไม่นอนุญาตให้ไปใช้ประโยชน์ด้านการค้า  
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้






เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปถ่ายเอกสาร

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปถ่ายลิขสิทธิ์ของข้าพเจ้า

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปนี้เป็นรูปที่ถ่ายโดยผู้จัดทำ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



ฆ้องวงมโหรี


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



## Flow Chart การทำงานของระบบ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

**Flow Chart**  
แสดงการทำงานของ  
หนังสือพูดสำหรับคนตาบอด



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## DT\_book.c

\*\*\*\*\*

This program was produced by the

CodeWizardAVR V1.24.8d Professional

Automatic Program Generator

© Copyright 1998-2006 Pavel Haiduc, HP InfoTech s.r.l.

<http://www.hpinfotech.com>

Project : Digital Telling Book

Version : 1.1

Date : 1/11/2006

Author : TEE

Company : KMITL

Comments:

Chip type : ATmega32

Program type : Application

Clock frequency : 4.000000 MHz

Memory model : Small

External SRAM size : 0

Data Stack size : 1024

\*\*\*\*\*/

```
#include <atmega32.h>
```

```
#include <global.h>
```

```
#include <string.h>
```

```
#include <delay.h>
```

```
#include <stdio.h>
```

```
#include <uart9600.c>
```

```
#include <spi_io.c>
```

```
#include <SDC_media.c>
```

```
#include <fat_process.c>
```

```
#include <vs1011b.c>
```

```
#include <player.c>
```

```
#include <keypad.c>
```

สารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

void main(void)
{
FILEOBJ    fo;
word      index;
byte      fat_buf[512];
byte      resp;
signed char  result;
UART9600_init();
printf("\n\nDigital Telling Book V1.1\n\n");
keypad_init();
spi_init();
SDC_hw_init();
VS1011B_init();
    while(!Detect_SDC()){};
SDC_media_init();
SD_get_volume_info();
printf("\n\n***** Main Program *****\n\n");
VS1011B_volume(volume[3],volume[3]);
FAT_init(fat_buf);
FAT_cache_file(fat_buf);
while(1)
{
    player_process(fat_buf);
}
printf("\n\n***** END *****\n\n");
}

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## global.h

```
/*
*****
***** GLOBAL.H *****
*****
*/

#define true 0x01
#define false 0x00
#define FAIL 0x00

//-----
//----- Type Define -----
//-----

typedef unsigned char byte;
typedef unsigned int word;
typedef unsigned long dword;
//-----
//----- Global Variable -----
//-----

typedef struct
{
    // byte* buffer; //pointer to a buffer equal to one sector
    //dword first_sector; //LBA of the volume's first sector
    //dword fat; //LBA of the volume's FAT
    //dword root; //LBA of the volume's root directory
    //dword data; //LBA of the volume's data area
    word rsv_sector;
    word maxroot; //maximum number of entries in the root directory
    dword maxcls; //maximum number of data clusters in the volume
    //word fat_size; //number of sectors in the FAT
    //byte fat_copy; //number of copies of the FAT
    //dword SecPerClus; //number of sectors per cluster
    //byte type; //type of FAT (FAT16, FAT32)
    //byte mount; //TRUE if the media is mounted, FALSE if notmounted
}DISK;
```

unsigned int global\_tmp; ที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

char    key_press;

byte    volume[]= {0, 13, 26, 39, 52, 65, 78, 91, 104, 117,
                  130, 143, 156, 169, 182, 195, 208, 221, 234, 255};

static byte  vol_left,vol_right;

word first_cluster[20];

byte chapter;

/* ERROR Handling */

#define ERROR_CARD_NOT_FOUND  0x3

#define ERROR_CARD_RESPONSE   0x4

#define ERROR_FAT_INVALID_FS   0x5

//-----
//-----DEFINE VS1011B-----
//-----

#define START  0x01
#define STOP   0x00
/* VS1001 Interface */
/* PORTA */
#define VS1011B_PORT      PORTA
#define VS1011B_DDR       DDRA
#define VS1011B_PIN       PINA
#define PIN_VS1011B_DREQ   PA3
#define PIN_VS1011B_XCS    PA2
#define PIN_VS1011B_XDCS   PA1
#define PIN_VS1011B_XRESET PA0
#define VS_XCS_LO          VS1011B_PORT.PIN_VS1011B_XCS = 0
#define VS_XCS_HI          VS1011B_PORT.PIN_VS1011B_XCS = 1
#define VS_XDCS_LO        VS1011B_PORT.PIN_VS1011B_XDCS = 0
#define VS_XDCS_HI        VS1011B_PORT.PIN_VS1011B_XDCS = 1
#define VS_XRESET_LO      VS1011B_PORT.PIN_VS1011B_XRESET = 0
#define VS_XRESET_HI      VS1011B_PORT.PIN_VS1011B_XRESET = 1
#define VS1011B_READ      spi_io(0x03)
#define VS1011B_WRITE     spi_io(0x02)
#define VS1011B_ALLOW_DATA VS1011B_PIN.PIN_VS1011B_DREQ == 1
#define VS1011B_NOT_ALLOW_DATA การใช้ VS1011B_PIN.PIN_VS1011B_DREQ == 0  ระยะเวลาในการค้า

```

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```
#define WAIT_VS1011B_ALLOW_DATA while((VS1011B_PIN & (0x01 <<
PIN_VS1011B_DREQ))!= 0x00){}
```


```
#define REG_MODE 0x0
#define REG_STATUS 0x1
#define REG_BASS 0x2
#define REG_CLOCKF 0x3
#define REG_DECODETIME 0x4
#define REG_AUDATA 0x5
#define REG_WRAM 0x6
#define REG_WRAMADDR 0x7
#define REG_HDAT0 0x8
#define REG_HDAT1 0x9
#define REG_AIADDR 0xa
#define REG_VOL 0xb
#define REG_AICTRL0 0xe
#define REG_AICTRL1 0xd
#define REG_AICTRL2 0xe
#define REG_AICTRL3 0xf
```

```
//REG_SCI_MODE(RW)
```

```
#define SM_DIFF 0
#define SM_SETTOZERO1 1
#define SM_RESET 2 //SOFT RESET
#define SM_OUTOFWAV 3
#define SM_SETTOZERO2 4
#define SM_TESTS 5
#define SM_STREAM 6
#define SM_SETTOZERO3 7
#define SM_DACT 8
#define SM_SDIORD 9
#define SM_SDISHARE 10
#define SM_SDINEW 11 //VS1002 native SPI modes
```

```
#define SM_SETTOZERO4 12
```

```
#define SM_SETTOZERO5 13
```



สงวนไว้สำหรับใช้ในงานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
อีกทั้งห้ามมิให้เปลี่ยนแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

#define HIBYTE(x)          (( x & 0xff00)>>8)
#define LOBYTE(x)         (x&0xff)

//-----
//-----Define SD Card Interface-----
//-----

// defines for the SD hardware

#define SD_DDR             DDRB
#define SD_PIN             PINB
#define SD_PORT            PORTB
#define PIN_SD_CS         PB0
#define PIN_SD_CD         PB1
#define PIN_SD_ALLOW_SCI  PB2
#define ALLOW_SCI          SD_PORT |= (1 <<PIN_SD_ALLOW_SCI)
#define NO_ALLOW_SCI      SD_PORT &= ~(1 <<PIN_SD_ALLOW_SCI)

// look in datasheet for complete list of commands
#define SD_CMD_0_GO_IDLE  0
#define SD_CMD_1_SEND_OP_COND  1
#define SD_CMD_9_SEND_CSD  9
#define SD_CMD_10_SEND_CID  10
#define SD_CMD_12_STOP  12
#define SD_CMD_13_SEND_STATUS  13
#define SD_CMD_16_BLOCKLEN  16
#define SD_CMD_17_READ_SINGLE  17
#define SD_CMD_18_READ_MULTIPLE  18
#define SD_CMD_24_WRITE_SINGLE  24
#define SD_CMD_55_APP_CMD  55
#define SD_ACMD_41_SEND_OP_COND  41

// bit definitions for R1
#define SD_R1_IN_IDLE  0x01
#define SD_R1B_BUSY_BYTE  0x00

// different defines for tokens etc ...
#define SD_START_TOKEN_SINGLE  0xfe
#define SD_START_TOKEN_MULTI  0xfc

// return values from a write operation
#define SD_DATA_ACCEPT 0x2

```

รับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 ห้ามมิให้ดัดแปลง และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```
#define SD_DATA_CRC          0x5
#define SD_DATA_WRITE_ERROR 0x6
```

```
static dword fat_u32;
static word fat_u16;
static byte fat_u08;
```



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## spl\_io.c

```
#include<ATMEGA32.h>

// For Master Mode
/*
PB7 --> SCK  As OUTPUT
PB6 --> MISO As INPUT
PB5 --> MOSI As OUTPUT
PB4 --> /SS As OUTPUT
*/

#define SCK  PB7
#define MISO PB6
#define MOSI PB5
#define SS   PB4

#define MSTR 4
#define SPE  6
#define SPIF 7

void spi_init(void)
{
    DDRB |= (1<<PB5)|(1<<PB4)|(1<<PB7);
    PORTB &= ~(1<<PB7);
    SPCR = ((1<<MSTR)|(1<<SPE) );
}

unsigned char spi_io(unsigned char data)
{
    SPDR = data;
    while((SPSR&(1<<SPIF)) == 0x00){};
    return SPDR;
}
```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## UART9600.c

```
#define UART_newline() printf("\n\r");

void UART9600_init(void)
{
// USART initialization
// Communication Parameters: 8 Data, 1 Stop, No Parity
// USART Receiver: Off
// USART Transmitter: On
// USART Mode: Asynchronous
// USART Baud rate: 9600
UCSRA=0x00;
UCSRB=0x08;
UCSRC=0x86;
UBRRH=0x00;
UBRRL=0x19;
}

void UART_SendByte(unsigned char data)
{
//Wait for empty transmit buffer
while( !(UCSRA & (1 << UDRE)));
/* Put data into buffer, sends the data */
UDR = data;
}

void UART_printbyte(byte data)
{
printf(" %X",data);
}

void UART_printword(word data)
{
byte tmp;
tmp = (data & 0xff00)>>8;
printf("{%X}",tmp);
tmp = (data & 0x00ff);
printf(" %X",tmp);
```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## SDC\_medla.c

```
//----- SDC_media-----  
  
#define SDC_select    SD_PORT.PIN_SD_CS = 0;  
#define SDC_deselect SD_PORT.PIN_SD_CS = 1;  
#define Send8Clk()    spi_io(0xff);  
#define ReadCRC()     spi_io(0xff);spi_io(0xff);  
#define SDC_FLOATING_BUS    0xFF  
#define SDC_BAD_RESPONSE    SDC_FLOATING_BUS  
#define SDC_SECTOR_SIZE    512  
#define DATA_START_TOKEN    0xFE  
static unsigned int current_blocklen = 0;  
//***** Command & Response Structure*****  
  
//RESPONSE_1  
typedef union  
{  
    byte_byte;  
    //struct  
    //{  
    unsigned IN_IDLE_STATE:1;  
    unsigned ERASE_RESET:1;  
    unsigned ILLEGAL_CMD:1;  
    unsigned CRC_ERR:1;  
    unsigned ERASE_SEQ_ERR:1;  
    unsigned ADDRESS_ERR:1;  
    unsigned PARAM_ERR:1;  
    unsigned B7:1;  
    //};  
}RESPONSE_1;  
  
//RESPONSE_2  
typedef union  
{  
    word_word;  
    //struct
```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

    //{
    byte _byte0;
    byte _byte1;
    //};
    //struct
    //{
    unsigned IN_IDLE_STATE:1;
    unsigned ERASE_RESET:1;
    unsigned ILLEGAL_CMD:1;
    unsigned CRC_ERR:1;
    unsigned ERASE_SEQ_ERR:1;
    unsigned ADDRESS_ERR:1;
    unsigned PARAM_ERR:1;
    unsigned B7:1;
    unsigned CARD_IS_LOCKED:1;
    unsigned WP_ERASE_SKIP_LK_FAIL:1;
    unsigned ERROR:1;
    unsigned CC_ERROR:1;
    unsigned CARD_ECC_FAIL:1;
    unsigned WP_VIOLATION:1;
    unsigned ERASE_PARAM:1;
    unsigned OUTRANGE_CSD_OVERWRITE:1;
    //};
}RESPONSE_2;

//SDC_RESPONSE
typedef union
{
    RESPONSE_1 r1;
    RESPONSE_2 r2;
}SDC_RESPONSE;

//***** Error Codes*****
typedef enum

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

sdcValid = 0,      //No error
sdcCardInitCommFailure, //Communication hasn't been established with the card.
sdcCardNotInitFailure, //Card did not initialize.
sdcCardInitTimeout,  //Card initialization timed out.
sdcCardTypeInvalid,  //Card type was not able to be defined.
sdcCardBadCmd,       //Card did not recognize the command.
sdcCardTimeout,      //Card timed out during a read, write or erase sequence.
sdcCardCRCError,     //A CRC error occurred during a read.
sdcCardDataReject,   //CRC did not match.
sdcCardEraseTimeOut  //Erase timed out.

```

```

}SDC_Error;

```

```

void Check_error(SDC_Error error)

```

```

{
    switch(error)
    {
        case sdcValid: printf("sdcValid\n\r"); break;
        case sdcCardInitCommFailure: printf("sdcCardInitCommFailure\n\r"); break;
        case sdcCardNotInitFailure: printf("sdcCardNotInitFailure\n\r"); break;
        case sdcCardInitTimeout: printf("sdcCardInitTimeout\n\r"); break;
        case sdcCardTypeInvalid: printf("sdcCardTypeInvalid\n\r"); break;
        case sdcCardBadCmd: printf("sdcCardBadCmd\n\r"); break;
        case sdcCardTimeout: printf("sdcCardTimeout\n\r"); break;
        case sdcCardCRCError: printf("sdcCardCRCError\n\r"); break;
        case sdcCardDataReject: printf("sdcCardDataReject\n\r"); break;
        case sdcCardEraseTimeOut: printf("sdcCardEraseTimeOut\n\r"); break;
    }
}

```

```

/*****SD_init*****/

```

```

//init pin which used for SD_Card Interface

```

```

void SDC_hw_init(void)

```

```

{
    SD_PORT |= (1<<PIN_SD_CS)|(1 << PIN_SD_CD);

```

```

// SD_CS ใช้นี้ PB0 --> Output ใช้นี้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

```

```

// SD_CD ใช้นี้ PB1 --> INPUT with R pull up ใช้นี้สำหรับดึงสถานะของการ์ด และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

```

SD_DDR |= (1<<PIN_SD_CS);
SD_DDR |= (1<<PIN_SD_ALLOW_SCI);
ALLOW_SCI;
}

```

```

unsigned char Detect_SDC(void)
{
    if(SD_PIN.PIN_SD_CD) return 0; //Card not presented
    else {printf("\tCard Detected\n\r");return 1;} //Card presented
}

```

```

/*****spi_io_sd*****/

```

```

void spi_io_sd(unsigned char* data, unsigned int length)

```

```

{
// transmit 'length' bytes via spi

```

```

while(length)
    {
    spi_io(*data);
    data++;
    length--;
    };
}

```

```

void SDC_cleanup(void)

```

```

{
SDC_deselect;
//pulse the SCK 8 times
Send8Clk();
}

```

```

/***** A Function for Sending Command*****/

```

```

/*****SD_send_cmd*****/

```

```

void SD_send_cmd(unsigned cmd, unsigned long data)

```

```

{
    เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
    unsigned char buffer[6]; //array 6 block for stores command sequence
    ำงอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้
}

```

```

buffer[0] = 0x40 + cmd;
buffer[1] = (data>>24)&0xff;
buffer[2] = (data>>16)&0xff;
buffer[3] = (data>>8)&0xff;
buffer[4] = (data&0xff);
buffer[5] = 0x95;//CRC Value
spi_io_sd(buffer,6);//send_data
}

```

```

/*****SD_get_R1*****/

```

```

unsigned char SD_get_R1(void)
{
unsigned char retval;
unsigned char max_errors = 255;
    //wait for first valid response byte
do
{
    retval = spi_io(0xff);
    max_errors--;
}while( (retval & 0x80) && (max_errors>0) );
return retval;
}

```

```

/*****SD_get_R1b*****/

```

```

//get a byte long R1b and then waits for the card to be available again

```

```

unsigned char SD_get_R1b(unsigned char max_busy)

```

```

{
unsigned char retval;
unsigned char max_errors = 64;
    //wait for first valid response byte
do
{
    retval = spi_io(0xff);
    max_errors--;
} while( (retval == 0xff) && max_errors );

```

```

//loop while card sends the busy byte
do
{
retval = spi_io(0xff);
max_busy--;
}while( (retval == SD_R1B_BUSY_BYTE) && max_busy );
return retval;
}

```

```

/*****SD_get_R2*****/

```

```

unsigned int SD_get_R2(void)
{
unsigned int retval;
unsigned char max_errors = 64;
//wait for first valid response byte
do
{
retval = spi_io(0xff);
max_errors--;
}while( (retval & 0x80) && (max_errors>0) );
//move data to upper byte
retval = (retval <<8);
//get second byte
max_errors = spi_io(0xff);
retval += max_errors;
return retval;
}

```

```

/*****SD_send_start_data_token*****/

```

```

//Send the start data block token to the SD
//Start Block is 7[11111110]0 = 0xfe
void SD_send_start_data_token(void)
{
spi_io(SD_START_TOKEN_SINGLE);
}

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

```

/*****SD_wait_for_start_token*****/

```

ถ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

//waits for the card to send the start data block token
void SD_wait_for_start_token(unsigned char max_errors)
{
unsigned char retval;
do
{
//get a byte from the SPI Bus
retval = spi_io(0xff);
//keep track of the trys
max_errors--;
//UART_printbyte(retval);
}while( (retval != SD_START_TOKEN_SINGLE) );
}
/*****SD_GET_DATA*****/
//gets n bytes + crc from spi bus
void SD_get_data(unsigned char *ptr_data, unsigned int length)
{
SD_wait_for_start_token(128);
while(length)
{
*ptr_data = spi_io(0xff);
length--;
ptr_data++;
};
//get the 2 CRC bytes
ReadCRC();
}
/***** SD_set_blocklength*****/
//set the blocklength for transmission
void SD_set_blocklen(unsigned int blocklen)
{
//make sure this block length is not already set
if(current_blocklen != blocklen)

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 current\_blocklen != blocklen; ห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

SDC_select;

//tell the SD card that we want to know its status

SD_send_cmd(SD_CMD_16_BLOCKLEN, blocklen);

//get the response

SD_get_R1();

SDC_cleanup();

};

}

```

```

/***** Reading CSD Register *****/

```

```

void SD_get_CSD(unsigned char *ptr_data)

```

```

{
//select card
SDC_select;

//tell the SD card that we want to know its status
SD_send_cmd(SD_CMD_9_SEND_CSD,0x0);

//get the response
SD_get_R1();

//get the register data
SD_get_data(ptr_data, 16);

//return CS to 1 and send 8 clk
SDC_cleanup();
}

```

```

/*****SD_get_CID*****/

```

```

//read the CID register from the card

```

```

void SD_get_CID(unsigned char *ptr_data)

```

```

{
//select card
SDC_select;

//tell the SD card that we want to know its status
SD_send_cmd(SD_CMD_10_SEND_CID,0x0);

//get the response
SD_get_R1();

//get the register data

```

```

SD_get_data(ptr_data, 16);
//cleanup

```

สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 ภาครณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

SDC_cleanup();
}


/*****SD_get_volume_info*****/

void SD_get_volume_info(void)
{
/*
Memory capacity = BLOCKNR*BLOCK_LEN
BLOCDNR = (C_SIZE + 1)*MULT
MULT = 2^(C_SIZE_MULT+2)
BLOCK_LEN = 2^(READ_BL_LEN)
*/
unsigned char data[16];
unsigned char name[6];
unsigned char i;
unsigned char mem_cap;
unsigned char C_size_mult;
unsigned int C_size;
unsigned char MULT = 1;
printf("Volume Info:\n\r\n");
//read the CSD register
SD_get_CSD(data);
//printf("Get CSD Already!");

//Get C_Size(12 bits) from the CSD register(width 128 bit) that located in bit [73:62] of data
C_size = data[6] & 03; // data[6]>>>>[80:72]
C_size <<= 8;
C_size += data[7]; //data[7]>>>>[71:64]
C_size <<= 2;
C_size += (data[8] & 0xC0) >> 6; //data[8]>>>>[63:56]
//printf("C_size = %i ",C_size);

//Get C_Size_Mult(3 bits) from the CSD register that located in bit [49:47]
C_size_mult = data[9] & 03; //data[9]>>>>[55:48]
C_size_mult <<= 1;
C_size_mult += (data[10] & 80) >> 7; //data[10]>>>>[47:40]

```



เอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 ต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

//printf("C_size_mult = %u ",C_size_mult);

//MULT = 2^(9-C_size_mult)
for (i = 0; i < (9-C_size_mult); i++)
    MULT *= 2; //2^(9-C_size_mult)

//compute MEMORY CAPACITY
mem_cap = (C_size+1)/MULT;

printf("Memory Capacity = %u MB\n\r\t\t",mem_cap);

```

```

SD_get_CID(data);
name[0] = data[3];
name[1] = data[4];
name[2] = data[5];
name[3] = data[6];
name[4] = data[7];
name[5] = '\0';
printf("Card name: %s\n\r",name);
}
//----- Read single block-----
/*****SD_get_sec_start*****/
//starts the read process of a sector
byte SD_get_sec_start(unsigned long sector)
{
byte response;
SD_set_blocklen(512);
//printf("set blocklength");
//turn sectors into byte addr
//sector = sector <<9;
/* printf("\n\rOffset>>");
UART_printdword(sector);
UART_newline();*/

```

//selcct cardนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า SDC\_select; รมณ์ใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

//tell the SD card that we want to know its status
SD_send_cmd(SD_CMD_17_READ_SINGLE, sector); //printf("send cmd17");

//get the response
response = SD_get_R1();

//wait untill Card starts sending data
SD_wait_for_start_token(255);
//printf("wait start token");
return response;
}

/*****SD_get_sec_stop*****/
//stop read process of a sector
void SD_get_sec_stop(void)
{
//get 2 CRC bytes
spi_io(0xff);
spi_io(0xff);
SDC_cleanup();
}

/*****SD_get_sector*****/
//get a whole sector and put it in the data buffer
void SD_get_sector(unsigned long sector, unsigned char* data)
{
    byte response;
    SD_set_blocklen(512);
    /*printf("\n\rOffset>>");
    UART_printdword(sector);
    UART_newline();*/

//select card
SDC_select;

//tell the SD card that we want to know its status
SD_send_cmd(SD_CMD_17_READ_SINGLE, sector);

//get the response
response = SD_get_R1();

```

เอกสารที่ส่งวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```
//wait untill Card starts sending data
```

```
SD_wait_for_start_token(255);
```

```
global_tmp = 0;
```

```
while (global_tmp++ < 512)
```

```
{
```

```
  *data = spi_io(0xff);
```

```
  data++;
```

```
};
```

```
//cleanup behind us
```

```
SD_get_sec_stop();
```

```
}
```

```
/******Check_resp******/
```

```
void Check_resp(RESPONSE_1 resp)
```

```
{
```

```
delay_ms(100);
```

```
  if(resp.IN_IDLE_STATE == 1) printf("SD Card is in Idle State\n\r");
```

```
  else if(resp.ERASE_RESET == 1) printf("Erase Reset\n\r");
```

```
  else if(resp.ILLEGAL_CMD == 1) printf("Illegal Command\n\r");
```

```
  else if(resp.CRC_ERR == 1) printf("CRC_ERR\n\r");
```

```
  else if(resp.ERASE_SEQ_ERR == 1) printf("ERASE_SEQ_ERR\n\r");
```

```
  else if(resp.ADDRESS_ERR == 1) printf("ADDRESS_ERR\n\r");
```

```
  else if(resp.PARAM_ERR == 1) printf("PARAM_ERR\n\r");
```

```
  else if(resp.B7 == 1) printf("B7\n\r");
```

```
}
```

```
/******SD_reset******/
```

```
//Reset card and used SPI Interface
```

```
void SDC_media_init(void)
```

```
{
```

```
unsigned char i;
```

```
RESPONSE_1 resp;
```

```
//make sure card is ready to comm
```

สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

{
    spi_io(0xff);
};

printf(">> Initialization\n\r");
//select card by pull down CS_PIN
SDC_select;
//put SD to Idle
SD_send_cmd(SD_CMD_0_GO_IDLE,0x0);
printf("\tSend CMD 0 for SDC go to IDLE State!\n\r");
//get the response
resp_byte = SD_get_R1();
Send8Clk();
if (resp.IN_IDLE_STATE == 1)
{
    //lcd_clear();
    //lcd_putsf("Now, SD Card is\n in IDLE STATE!");
    //delay_ms(2000);
    printf("\tNow, SD Card is in IDLE STATE!\n\r");
}
SDC_cleanup();
//SD_SEND_OP_COND
while(resp.IN_IDLE_STATE == 1)
{
    SDC_select;
    //Tell Card that next command is APP_CMD
    SD_send_cmd(SD_CMD_55_APP_CMD,0x0);
    Send8Clk();
    resp_byte = SD_get_R1();
    Send8Clk();
    SDC_cleanup();

    //Send APP_CMD to active card

```

เอกสาร SDC\_select; ที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 ไม่ว่า SD\_send\_cmd(SD\_CMD\_41\_SEND\_OP\_COND,0x0); จนถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

Send8Clk();
resp_byte = SD_get_R1();
Send8Clk();
Check_resp(resp);
//Cleanup
SDC_cleanup();
};

printf("\tSD Card is Activated\n\r");
}

```

```

/*****SD_write_sector*****/

```

```

unsigned char SD_write_sector(unsigned long sector, unsigned char *data)

```

```
{
```

```
unsigned int tmp = 512;
```

```
SD_set_blocklen(512);
```

```
//turn sectors into byte addr
```

```
sector = sector << 9;
```

```
//select card
```

```
SDC_select;
```

```
//tell the SD card that we want to write a sector
```

```
SD_send_cmd(SD_CMD_24_WRITE_SINGLE, sector);
```

```
//get the response
```

```
SD_get_R1();
```

```
//send the start token
```

```
spi_io(SD_START_TOKEN_SINGLE);
```

```
while(tmp--)
```

```
{
```

```
spi_io(*data);
```

```
data++;
```

```
};
```

```
//send2crcs
```

```
spi_io(0xff);
```

```
spi_io(0xff);
```

```
//get the data response token
```

```
/* ไม่ว่ากรรมใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้
```

can be one of the following:

SD\_DATA\_ACCEPT

SD\_DATA\_CRC

SD\_DATA\_WRITE\_ERROR

\*/

```
tmp = (spi_io(0xff) & 0xf) >>1;
```

```
if(tmp != SD_DATA_ACCEPT)
```

```
{
```

```
printf("ERROR!!!");
```

```
};
```

```
//all ok, wait while busy
```

```
while(spi_io(0xff) == SD_R1B_BUSY_BYTE){};
```

```
return tmp;
```

```
}
```



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## fat\_process.c

```
/****** Accessing the FAT *****/
```

```
//Volume Information
```

```
#define FAT16 2
```

```
#define FAT32 3
```

```
    dword lba_first_sector;    //LBA of the volume's first sector
    dword lba_fat;             //LBA of the volume's FAT
    dword lba_root;           //LBA of the volume's root directory
    dword lba_data;           //LBA of the volume's data area
    word  rsv_sector;
    word  maxroot;            //maximum number of entries in the root directory
    dword maxcls;             //maximum number of data clusters in the volume
    word  fatsize;            //number of sectors in the FAT
    byte  fatcopy;            //number of copies of the FAT
    dword sec_per_clus;       //number of sectors per cluster
```

```
//File Information
```

```
#define FILE_NAME_SIZE 11
```

```
typedef struct
```

```
{
    DISK *disk;                //a DISK structure for the volume containing the file
    //word cluster;            //number of the first file's cluster
    word  ccls;                //current cluster
    word  sec;                 //current sector in the current cluster
    word  pos;                 //current byte location in the current sector
    dword seek;                //current byte location in the file
    dword size;                //file size
    word  time;
    word  date;
    char  name[FILE_NAME_SIZE]; //file name
    word  entry;                //Position of the file's entry in its directory
    word  chk;                  //FILE structure checksum = ~(entry+name[0])
    word  attributes;           //file's attributes
    word  dirclus;              //first cluster of the file's directory
    word  dircls;                //current cluster of the file's directory
```

เอกสารที่สงวนลิขสิทธิ์ของมหาวิทยาลัยเทคโนโลยีพระจอมเกล้าพระนครเหนือ  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```
}FILE;
```

```
typedef FILE *FILEOBJ; //FILEOBJ is a pointer to a FILE structure
```

```
//Using Directories
```

```
//Storing an Entry
```

```
#define DIR_NAMESIZE 8
```

```
#define DIR_EXTENSION 3
```

```
#define NULL 0
```

```
#define FALSE 0
```

```
#define TRUE !FALSE
```

```
typedef struct
```

```
{
```

```
char DIR_Name[DIR_NAMESIZE]; //name
```

```
char DIR_Extension[DIR_EXTENSION]; //extension
```

```
byte DIR_Attr; //Attributes
```

```
byte DIR_NTRes; //reserved by NT
```

```
byte DIR_CrtTimeTenth;
```

```
word DIR_CrtTime;
```

```
word DIR_CrtDate;
```

```
word DIR_LstAccDate;
```

```
word DIR_FstClusHI;
```

```
word DIR_WrtTime;
```

```
word DIR_WrtDate;
```

```
word DIR_FstClusLO;
```

```
dword DIR_FileSize; //filesize
```

```
}_DIRENTRY;
```

```
typedef _DIRENTRY* DIRENTRY;
```

```
#define FAT_SecPerClus 13
```

```
#define FAT_RSV_SECTOR 14
```

```
#define FAT_COPY 16
```

```
#define FAT_MAX_ENT 17
```

```
#define FAT_SIZE 22
```

```
void FAT_init(unsigned char *data)
```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่อนุญาตให้นำออก หรือ ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

{
    word index;
    word tmp;
printf("\n\r***** FAT init *****\n\r");
SD_get_sector(0x00,data);
//UART_printbyte(*(data+14));
rsv_sector = *(data + 14);
rsv_sector += (word)*(data+15)<<8;
lba_fat = 0x00 + rsv_sector;
lba_fat <<= 9;
printf("LBA_fat = "); UART_printdword(lba_fat);UART_newline();
fatcopy = *(data + 16);
fatsize = *(data + 22);
fatsize += *(data + 23)<<8;
lba_root = rsv_sector + (fatcopy*fatsize);
lba_root <<= 9;
printf("LBA_root = "); UART_printdword(lba_root);UART_newline();

sec_per_clus = *(data + 13);
printf("dsk->SecPerClus = "); UART_printdword(sec_per_clus);UART_newline();

lba_data = (lba_root + (0x20<<9));
printf("LBA_data = "); UART_printdword(lba_data);UART_newline();
}

```

```

void FAT_cache_file(unsigned char *data)

```

```

{
    word index,temp;
    byte num_of_files;
    byte end = TRUE;
    unsigned char *backup;
    DIRENTRY dir;

```

```

    backup = data;
    SD_get_sector(lba_root,data);
    num_of_files = 0;

```

เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 ห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

while(end)
{
    //UART_printbyte(*data);
    if(*data == 0) end = FALSE;
    else
    {
        num_of_files++;
        data += 32;
    };
};

printf("\n\nNumber of files in SDC = %u\n\n",num_of_files);
data = backup;
for(index = 0; index < num_of_files; index++)
{
    temp = *(data+26);
    temp += (word)*(data+27)<<8;
    first_cluster[index] = temp;
    data += 32;
    UART_printword(first_cluster[index]);
}
}

#define CLUSTER_FAIL      0xffff
#define LAST_CLUSTER      0xff8
#define LAST_CLUSTER_FAT16  0xff8
//Obtaining a Cluster's Logical Block Address
dword Cluster2Sector(word cluster)
{
    dword sector;
    //UART_printword(cluster);
    //Data clusters 0 and 1 don't exist.
    if(cluster == 0 || cluster ==1) sector = lba_root + cluster;
    else
    {
        //sec_per_clus <= 9; //0x0800
        //UART_printdword(sec_per_clus);UART_newline();

```

```

sector = ((dword)(cluster - 2) * sec_per_clus) << 9;
sector += lba_data;
//UART_printdword(sector);UART_newline();
}
return(sector);
}
//Reading From FAT
#define RAMreadW(a,f) *(word*)(a+f)

word FAT_read(word cluster, byte *data)
{
word next_cluster;
dword sector;
dword offset, cnt = 0;
word index;

offset = 0x04 + (2*(cluster-2));
while(offset >= 512)
{
cnt++;
offset -= 0x200;
}
//UART_printdword(offset);UART_newline();
sector = lba_fat + (cnt << 9);
//UART_printdword(sector);UART_newline();
SD_get_sector(sector,data);

next_cluster = *(data + offset);
next_cluster += (word)*(data+1+offset) << 8;
//UART_printword(next_cluster);UART_newline();
return next_cluster;
}

```

/\* เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
void FAT\_clear\_sector(unsigned long sector){ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```
// make sure the fatbuffer is invalidated
fat_buf_sec = 0xffffffff;
for(fat_u16 = 0; fat_u16 < 512; fat_u16++)
{
    fat_buf[fat_u16] = 0;
};
SD_write_sector(sector, fat_buf);
}
*/
```



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

vs1011b.c

```
void VS1011B_send_SCI(unsigned char reg, unsigned int data)
```

```
{  
    unsigned int temp;  
    // pull the CS line low  
    VS_XCS_LO;  
    delay_ms(1);  
    // do the pseudo i2c start  
    VS1011B_WRITE;  
    spi_io(reg);  
    // send the data  
    temp = (data & 0xff00)>>8;  
    spi_io(temp);  
    temp = (data & 0x00ff);  
    spi_io(temp);  
    // pull the cs line back up  
    VS_XCS_HI;  
}
```

```
unsigned int VS1011B_read_SCI(unsigned char reg)
```

```
{  
    unsigned int data;  
    // pull the CS line low  
    VS_XCS_LO;  
    // do the pseudo i2c start  
    VS1011B_READ;  
    spi_io(reg);  
    // get the reg data  
    data = 0;  
    data = spi_io(0x00);  
    data <<= 8;  
    data += spi_io(0x00);  
    // pull the cs line back up  
    VS_XCS_HI;
```

เอกสารนี้เป็นเอกสารที่เผยแพร่ไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
หรือทำซ้ำโดยไม่ได้รับอนุญาต หากมีข้อผิดพลาดประการใด ขออภัยเป็นอย่างสูง และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

    return data;
}

void VS1011B_send_SDI(unsigned char data)
{
    VS_XDCS_LO;
    spi_io(data);
    VS_XDCS_HI;
}

void VS1011B_send_zeros(unsigned char count)
{
    do{
        VS1011B_send_SDI(0x0);
        count--;
    }while(count);
}

void VS1011B_SW_reset(void)
{
    unsigned int regval;
    regval |= (1 << SM_RESET);
    // set bit 2 of mode reg to 1 for reset
    VS1011B_send_SCI(REG_MODE, regval);
    while(VS1011B_NOT_ALLOW_DATA){};
    // for sanity
    delay_ms(50);
    regval = 0x00;
    regval |= (1 << SM_SDINEW); // set bit 11 of mode reg to 1 for work in native mode(new mode)
    VS1011B_send_SCI(REG_MODE, regval);
    delay_ms(1);
    VS1011B_send_zeros(32);
}

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 วิศวกรรมอิเล็กทรอนิกส์ทั้งหมดทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

    delay_ms(500);
    // pull down the reset pin for 1 second
    VS_XRESET_LO;
    // delay
    //DELAY_1SEC;
    delay_ms(500);
    // pull up again
    VS_XRESET_HI;
}

```

```

void VS1011B_init(void)

```

```

{
    // set XRESET output high;
    VS1011B_PORT |= (1 << PIN_VS1011B_XRESET);
    VS1011B_DDR |= (1 << PIN_VS1011B_XRESET);

    // set XCS output HIGH
    VS1011B_PORT |= (1 << PIN_VS1011B_XCS);
    VS1011B_DDR |= (1 << PIN_VS1011B_XCS);

    // set XDACS output HIGH
    VS1011B_PORT |= (1 << PIN_VS1011B_XDACS);
    VS1011B_DDR |= (1 << PIN_VS1011B_XDACS);

    // set DREQ input with pull up
    VS1011B_PORT |= (1 << PIN_VS1011B_DREQ);
    VS1011B_DDR &= ~(1 << PIN_VS1011B_DREQ);

    //printf("Init port to interface VS1011B\n\r");

    //reset
    VS1011B_HW_reset();

    //printf("Hardware Reset Already\n\r");

    VS1011B_SW_reset();

    //printf("Software Resct Already\n\r");
}

```

ใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```
void VS1011B_sine(unsigned char state, unsigned char freq) // state is START or STOP, freq is 1-255
```

```
{
```

```
    unsigned int regval;
```

```
    regval |= (1 << SM_RESET);
```

```
    // set bit 2 of mode reg to 1 for reset
```

```
    VS1011B_send_SCI(REG_MODE, regval);
```

```
    while(VS1011B_NOT_ALLOW_DATA){};
```

```
    // for sanity
```

```
    delay_ms(50);
```

```
    regval = 0x00;
```

```
    regval |= (1 << SM_SDINERW)|(1 << SM_TESTS);
```

```
    VS1011B_send_SCI(REG_MODE, regval);
```

```
    delay_ms(1);
```

```
    VS1011B_send_zeros(32);
```

```
    if(state == 0x01){
```

```
        VS1011B_send_SDI(0x53);
```

```
        VS1011B_send_SDI(0xEF);
```

```
        VS1011B_send_SDI(0x6E);
```

```
        VS1011B_send_SDI(freq);
```

```
        VS1011B_send_zeros(0x04);
```

```
    } else {
```

```
        VS1011B_send_SDI(0x45);
```

```
        VS1011B_send_SDI(0x78);
```

```
        VS1011B_send_SDI(0x69);
```

```
        VS1011B_send_SDI(0x74);
```

```
        VS1011B_send_zeros(0x04);
```

```
        VS1011B_SW_reset();
```

```
    };
```

```
}
```

```
// sets the Volume register for VS1001
```

```
void VS1011B_volume(unsigned char left, unsigned char right)
```

```
{
```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

    unsigned int regval;
    regval = left;
    regval <<= 8;
    regval += right;
    VS1011B_send_SCI(REG_VOL, regval);
}
/*
// read the decode time in seconds from the VS1001
u16 VS1001_get_decode_time(void){
    return VS1001_read_SCI(REG_DECODETIME);
};*/
/*
// used to decode the bitrate val read from the AUDATA register
const unsigned int sample_rate_values[15] PROGMEM = {0, 44100, 48000, 32000, 22050, 24000, 16000,
11025, 12000, 8000};

// read the AUDATA register from VS1011B and fill structure
void VS1011B_get_audio_data(AUDIO_DATA* audio){
    unsigned int audata = VS1011B_read_SCI(REG_AUDATA);
    audio->sample_rate = pgm_read_word(sample_rate_values+((audata&0x1E00)>>9));
    audio->bitrate = audata&0x1FF;
    audio->is_stereo = (audata&0x8000)>>15;
} */

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

player.c

```
char scan_key(void);
```

```
void volume_up(void)
```

```
{  
    vol_left--;  
    vol_right--;  
    if((vol_left <= 0) || (vol_right <= 0))  
    {  
        vol_left = 0;  
        vol_right = 0;  
    }  
    VS1011B_volume(volume[vol_left],volume[vol_right]);  
}
```

```
void volume_down(void)
```

```
{  
    vol_left++;  
    vol_right++;  
    if((vol_left > 19) || (vol_right > 19))  
    {  
        vol_left = 0;  
        vol_right = 0;  
    }  
    VS1011B_volume(volume[vol_left],volume[vol_right]);  
}
```

```
byte play_sector(dword sector, byte *data)
```

```
{  
    word index;  
    SD_get_sector(sector,data);  
    NO_ALLOW_SCI;  
    for(index = 0; index < 512; index++)
```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่า `//if((512%32) == 0)` ห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

    WAIT_VS1011B_ALLOW_DATA;
    VS_XDCS_LO;
    spi_io(*data);

    delay_us(3);
    VS_XDCS_HI;
    //UART_printbyte(*data);
    data++;
}

// trigger the 74hc08 so that the MMC can receive data
ALLOW_SCI;
// get the 2nd CRC bytes
ReadCRC();
// give enough time
SDC_cleanup();
}

```

```

void fplay(word cluster, byte *data)
{
    FILEOBJ fo;
    dword sector;
    word index,next_cluster;
    byte *backup;
    backup = data;
    //parameter eluster is The first cluster of file
    fo->ccls = cluster;
    do
    {
        key_press = scan_key();
        sector = Cluster2Sector(fo->ccls);
        for(index = 0; index < sec_per_clus; index++)
        {
            play_sector(secter,data);

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

next_cluster = FAT_read(fo->ccls,data);
UART_printword(next_cluster);UART_newline();
if(next_cluster == 0xffff) break;
else fo->ccls++;
}while(1);
}

```

```

void fplay_menu(byte *data)

```

```

{
FILEOBJ fo;
dword sector;
word index,next_cluster;
byte *backup;
chapter = 0;
backup = data;
//parameter cluster is The first cluster of file
fo->ccls = first_cluster[0];
do
{
key_press = scan_key();
sector = Cluster2Sector(fo->ccls);
for(index = 0; index < sec_per_clus; index++)
{
play_sector(sector,data);
sector += 0x200;
}
next_cluster = FAT_read(fo->ccls,data);
UART_printword(next_cluster);UART_newline();
if(next_cluster == 0xffff) break;
else fo->ccls++;
}while(chapter == 0 );
}

```

```

void player_process(byte *data)

```

```

{

```

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```
printf("\n\rplay content\n\r");
fplay_menu(data);
fplay(first_cluster[chapter],data);
}
```



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## key\_pad.c

```
#include <ATMEGA32.h>

void keypad_init(void)
{
    /*
        col4 --> PA7      row4 --> PC3      menu --> PD2
        col3 --> PA6      row3 --> PC2      stop --> PD3
        col2 --> PA5      row2 --> PC1      play --> PD4
        col1 --> PA4      row1 --> PC0
    */

    //Output PortA-->Bit 4-7
    DDRA |= (1<<PA7)|(1<<PA6)|(1<<PA5)|(1<<PA4);
    PORTA |= (1<<PA7)|(1<<PA6)|(1<<PA5)|(1<<PA4);
    //DDRC |= (1<<PC7);
    // PORTC |= (1<<PC7);
    //Input PortC-->Bit0-3 And PortD-->Bit 2-4
    //DDRC &= ~((1<<PC0)|(1<<PC1)|(1<<PC3)|(1<<PC2));
    //PORTC &= ~((1<<PC5)|(1<<PC4)|(1<<PC3)|(1<<PC2));
    DDRC = 0x00;
    PORTC = 0x00;
    DDRD &= ~((1<<PD4)|(1<<PD3)|(1<<PD2));
    PORTD &= ~((1<<PD4)|(1<<PD3)|(1<<PD2));
}

#define KEY_PLAY    PIND.4
#define KEY_STOP    PIND.3
#define KEY_MENU    PIND.2
#define KEY_PORT    PORTA
#define KEY_PIN     PINC
#define COL1        KEY_PORT.4
#define COL2        KEY_PORT.5
#define COL3        KEY_PORT.6
#define COL4        KEY_PORT.7
#define ROW1        KEY_PIN.5
#define ROW2        KEY_PIN.6
```

เอกสารนี้เป็นเอกสารสงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

#define ROW3      KEY_PIN.2
#define ROW4      KEY_PIN.3

char check_state(void)
{
char press;

    delay_ms(10);
    if(KEY_PLAY == 0)
    {
        while(KEY_PLAY == 0){};
        press = 'p';
        UART_SendByte(press);
        //return 1;
    }
    if(KEY_STOP == 0)
    {
        while(KEY_STOP == 0){};
        press = 's';
        UART_SendByte(press);
        //return 0;
    }
    if(KEY_MENU == 0)
    {
        while(KEY_MENU == 0){};
        press = 'm';
        UART_SendByte(press);
    }
    return press;
}

```

```

char scan_key(void)
{
char press = '\0';
static char last_key;

```

COL1 = 0; เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 delay\_us(10); ทุกสิ่งทุกอย่างที่มีให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

if(ROW1 == 0)
{
while(ROW1 == 0){};
press = '1';
chapter = 10;
UART_SendByte(press);
}
if(ROW2 == 0)
{
while(ROW2 == 0){};
press = '4';
chapter = 7;
UART_SendByte(press);
}
if(ROW3 == 0)
{
while(ROW3 == 0){};
press = '7';
chapter = 4;
UART_SendByte(press);
}
if(ROW4 == 0)
{
while(ROW4 == 0){};
press = '*';
chapter--;
UART_SendByte(press);
}
COL1 = 1;

COL2 = 0;
delay_us(10);
if(ROW1 ==0)

```

{ เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

while(ROW1 == 0){};

อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

press = '2';
chapter = 9;
UART_SendByte(press);
}
if(ROW2 == 0)
{
while(ROW2 == 0){};
press = '5';
chapter = 6;
UART_SendByte(press);
}
if(ROW3 == 0)
{
while(ROW3 == 0){};
press = '8';
chapter = 3;
UART_SendByte(press);
}
if(ROW4 == 0)
{
while(ROW4 == 0){};
press = '0';
UART_SendByte(press);
}
COL2 = 1;

COL3 = 0;
delay_us(10);
if(ROW1 == 0)
{
while(ROW1 == 0){};
press = '3';
chapter = 8;
UART_SendByte(press);
}

```

เอกสารนี้เป็นเอกสารสงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 } ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

if(ROW2 == 0)
{
while(ROW2 == 0){};
press = '6';
chapter = 5;
UART_SendByte(press);
}
if(ROW3 == 0)
{
while(ROW3 == 0){};
press = '9';
chapter = 2;
UART_SendByte(press);
}
if(ROW4 == 0)
{
while(ROW4 == 0){};
press = '#';
chapter++;
UART_SendByte(press);
}
COL3 = 1;

COL4 = 0;
delay_us(10);
if(ROW1 == 0)
{
//while(ROW1 == 0){};
delay_ms(10);
press = 'u';
UART_SendByte(press);
volume_up();
}

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 { ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```
//while(ROW2 == 0){};
```

```
delay_ms(10);
```

```
press = 'd';
```

```
UART_SendByte(press);
```

```
volume_down();
```

```
}
```

```
COL4 = 1;
```

```
check_state();
```

```
if(press == '\0')
```

```
{
```

```
last_key = press;
```

```
}else return press;
```

```
return last_key;
```

```
}
```



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## Features

High-performance, Low-power AVR<sup>®</sup> 8-bit Microcontroller  
Advanced RISC Architecture

- 131 Powerful Instructions – Most Single-clock Cycle Execution
- 32 x 8 General Purpose Working Registers
- Fully Static Operation
- Up to 16 MIPS Throughput at 16 MHz
- On-chip 2-cycle Multiplier
- Non-volatile Program and Data Memories
- 32K Bytes of In-System Self-Programmable Flash
  - Endurance: 10,000 Write/Erase Cycles
- Optional Boot Code Section with Independent Lock Bits
- In-System Programming by On-chip Boot Program
- True Read-While-Write Operation
- 1024 Bytes EEPROM
  - Endurance: 100,000 Write/Erase Cycles
- 2K Byte Internal SRAM
- Programming Lock for Software Security
- JTAG (IEEE std. 1149.1 Compliant) Interface
- Boundary-scan Capabilities According to the JTAG Standard
- Extensive On-chip Debug Support
- Programming of Flash, EEPROM, Fuses, and Lock Bits through the JTAG Interface

Peripheral Features

- Two 8-bit Timer/Counters with Separate Prescalers and Compare Modes
- One 16-bit Timer/Counter with Separate Prescaler, Compare Mode, and Capture Mode
- Real Time Counter with Separate Oscillator
- Four PWM Channels
- 8-channel, 10-bit ADC
  - 8 Single-ended Channels
  - 7 Differential Channels in TQFP Package Only
  - 2 Differential Channels with Programmable Gain at 1x, 10x, or 200x
- Byte-oriented Two-wire Serial Interface
- Programmable Serial USART
- Master/Slave SPI Serial Interface
- Programmable Watchdog Timer with Separate On-chip Oscillator
- On-chip Analog Comparator

Special Microcontroller Features

- Power-on Reset and Programmable Brown-out Detection
- Internal Calibrated RC Oscillator
- External and Internal Interrupt Sources
- Six Sleep Modes: Idle, ADC Noise Reduction, Power-save, Power-down, Standby and Extended Standby

Package Options

- 12 Programmable I/O Lines
- 10-pin PDIP, 44-lead TQFP, and 44-pad QFN/MLF
- Operating Voltages
  - 1.7 - 5.5V for ATmega32L
  - 1.5 - 5.5V for ATmega32
- Performance Grades
  - 8 MHz for ATmega32L
  - 16 MHz for ATmega32
- Low Power Consumption at 1 MHz, 3V, 25°C for ATmega32L
  - Active: 1.1 mA
  - Idle Mode: 0.35 mA
  - Power-down Mode: < 1 µA



8-bit AVR<sup>®</sup>  
Microcontroller  
with 32K Bytes  
In-System  
Programmable  
Flash

ATmega32  
ATmega32L

Summary

2503HS-AVR-03/05



Note: This is a summary document. A complete document is available on our Web site at [www.atmel.com](http://www.atmel.com).

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




## Overview

The ATmega32 is a low-power CMOS 8-bit microcontroller based on the AVR enhanced RISC architecture. By executing powerful instructions in a single clock cycle, the ATmega32 achieves throughputs approaching 1 MIPS per MHz allowing the system designer to optimize power consumption versus processing speed.

## Block Diagram

Figure 2. Block Diagram





The AVR core combines a rich instruction set with 32 general purpose working registers. All the 32 registers are directly connected to the Arithmetic Logic Unit (ALU), allowing two independent registers to be accessed in one single instruction executed in one clock cycle. The resulting architecture is more code efficient while achieving throughputs up to ten times faster than conventional CISC microcontrollers.

The ATmega32 provides the following features: 32K bytes of In-System Programmable Flash Program memory with Read-While-Write capabilities, 1024 bytes EEPROM, 2K byte SRAM, 32 general purpose I/O lines, 32 general purpose working registers, a JTAG interface for Boundary-scan, On-chip Debugging support and programming, three flexible Timer/Counters with compare modes, Internal and External Interrupts, a serial programmable USART, a byte oriented Two-wire Serial Interface, an 8-channel, 10-bit ADC with optional differential input stage with programmable gain (TQFP package only), a programmable Watchdog Timer with Internal Oscillator, an SPI serial port, and six software selectable power saving modes. The Idle mode stops the CPU while allowing the USART, Two-wire interface, A/D Converter, SRAM, Timer/Counters, SPI port, and interrupt system to continue functioning. The Power-down mode saves the register contents but freezes the Oscillator, disabling all other chip functions until the next External Interrupt or Hardware Reset. In Power-save mode, the Asynchronous Timer continues to run, allowing the user to maintain a timer base while the rest of the device is sleeping. The ADC Noise Reduction mode stops the CPU and all I/O modules except Asynchronous Timer and ADC, to minimize switching noise during ADC conversions. In Standby mode, the crystal/resonator Oscillator is running while the rest of the device is sleeping. This allows very fast start-up combined with low-power consumption. In Extended Standby mode, both the main Oscillator and the Asynchronous Timer continue to run.

The device is manufactured using Atmel's high density nonvolatile memory technology. The On-chip ISP Flash allows the program memory to be reprogrammed in-system through an SPI serial interface, by a conventional nonvolatile memory programmer, or by an On-chip Boot program running on the AVR core. The boot program can use any interface to download the application program in the Application Flash memory. Software in the Boot Flash section will continue to run while the Application Flash section is updated, providing true Read-While-Write operation. By combining an 8-bit RISC CPU with In-System Self-Programmable Flash on a monolithic chip, the Atmel ATmega32 is a powerful microcontroller that provides a highly-flexible and cost-effective solution to many embedded control applications.

The ATmega32 AVR is supported with a full suite of program and system development tools including: C compilers, macro assemblers, program debugger/simulators, in-circuit emulators, and evaluation kits.

## Descriptions

Digital supply voltage.

Ground.

(PA7..PA0)

Port A serves as the analog inputs to the A/D Converter.

Port A also serves as an 8-bit bi-directional I/O port, if the A/D Converter is not used. Port pins can provide internal pull-up resistors (selected for each bit). The Port A output buffers have symmetrical drive characteristics with both high sink and source capability. When pins PA0 to PA7 are used as inputs and are externally pulled low, they will source current if the internal pull-up resistors are activated. The Port A pins are tri-stated when a reset condition becomes active, even if the clock is not running.

**ATmega32(L)**

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มี 2503HS-AVR-03/05

## B (PB7..PB0)

Port B is an 8-bit bi-directional I/O port with internal pull-up resistors (selected for each bit). The Port B output buffers have symmetrical drive characteristics with both high sink and source capability. As inputs, Port B pins that are externally pulled low will source current if the pull-up resistors are activated. The Port B pins are tri-stated when a reset condition becomes active, even if the clock is not running.

Port B also serves the functions of various special features of the ATmega32 as listed on page 55.

## C (PC7..PC0)

Port C is an 8-bit bi-directional I/O port with internal pull-up resistors (selected for each bit). The Port C output buffers have symmetrical drive characteristics with both high sink and source capability. As inputs, Port C pins that are externally pulled low will source current if the pull-up resistors are activated. The Port C pins are tri-stated when a reset condition becomes active, even if the clock is not running. If the JTAG interface is enabled, the pull-up resistors on pins PC5(TDI), PC3(TMS) and PC2(TCK) will be activated even if a reset occurs.

The TD0 pin is tri-stated unless TAP states that shift out data are entered.

Port C also serves the functions of the JTAG interface and other special features of the ATmega32 as listed on page 58.

## D (PD7..PD0)

Port D is an 8-bit bi-directional I/O port with internal pull-up resistors (selected for each bit). The Port D output buffers have symmetrical drive characteristics with both high sink and source capability. As inputs, Port D pins that are externally pulled low will source current if the pull-up resistors are activated. The Port D pins are tri-stated when a reset condition becomes active, even if the clock is not running.

Port D also serves the functions of various special features of the ATmega32 as listed on page 60.

## $\bar{R}$

Reset Input. A low level on this pin for longer than the minimum pulse length will generate a reset, even if the clock is not running. The minimum pulse length is given in Table 15 on page 35. Shorter pulses are not guaranteed to generate a reset.

## I

Input to the inverting Oscillator amplifier and input to the internal clock operating circuit.

## O

Output from the inverting Oscillator amplifier.

AVCC is the supply voltage pin for Port A and the A/D Converter. It should be externally connected to  $V_{CC}$ , even if the ADC is not used. If the ADC is used, it should be connected to  $V_{CC}$  through a low-pass filter.

AREF is the analog reference pin for the A/D Converter.



# Register Summary

Address	Name	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	Page
0x5F	SREG	I	T	H	S	V	N	Z	C	8
0x5E	SPH	-	-	-	-	SP11	SP10	SP9	SP8	10
0x5D	SPL	SP7	SP6	SP5	SP4	SP3	SP2	SP1	SP0	10
0x5C	OCR0	Timer/Counter0 Output Compare Register								10
0x5B	GICR	INT1	INT0	INT2	-	-	-	IVSEL	IVCE	80
0x5A	GIFR	INTF1	INTF0	INTF2	-	-	-	-	-	45, 65
0x59	TIMSK	OCIE2	TOIE2	TICIE1	OCIE1A	OCIE1B	TOIE1	OCIE0	TOIE0	66
0x58	TIFR	OCF2	TOV2	ICF1	OCF1A	OCF1B	TOV1	OCF0	TOV0	80, 110, 128
0x57	SPMCR	SPMIE	RWWSB	-	RWWSRE	BLBSET	PGWRT	PGERS	SPMEN	81, 111, 128
0x56	TWCR	TWINT	TWEA	TWSTA	TWSTO	TWWC	TWEN	-	TWIE	246
0x55	MCUCR	SE	SM2	SM1	SMT0	ISC11	ISC10	-	ISC00	175
0x54	MCUCSR	JTD	ISC2	-	JTRF	WDRF	BORF	EXTRF	PORF	30, 64
0x53	TCCR0	FOC0	WGM00	COM01	COM00	WGM01	CS02	CS01	CS00	38, 65, 226
0x52	TCNT0	Timer/Counter0 (8 Bits)								78
0x51 <sup>(1)</sup>	OSCCAL	Oscillator Calibration Register								80
	OCDR	On-Chip Debug Register								28
0x50	SFIOR	ADTS2	ADTS1	ADTS0	-	ACME	PUD	PSR2	PSR10	222
0x4F	TCCR1A	COM1A1	COM1A0	COM1B1	COM1B0	FOC1A	FOC1B	WGM11	WGM10	54, 83, 129, 196, 216
0x4E	TCCR1B	ICNC1	ICES1	-	WGM13	WGM12	CS12	CS11	CS10	105
0x4D	TCNT1H	Timer/Counter1 - Counter Register High Byte								108
0x4C	TCNT1L	Timer/Counter1 - Counter Register Low Byte								109
0x4B	OCR1AH	Timer/Counter1 - Output Compare Register A High Byte								109
0x4A	OCR1AL	Timer/Counter1 - Output Compare Register A Low Byte								109
0x49	OCR1BH	Timer/Counter1 - Output Compare Register B High Byte								109
0x48	OCR1BL	Timer/Counter1 - Output Compare Register B Low Byte								109
0x47	ICR1H	Timer/Counter1 - Input Capture Register High Byte								109
0x46	ICR1L	Timer/Counter1 - Input Capture Register Low Byte								110
0x45	TCCR2	FOC2	WGM20	COM21	COM20	WGM21	CS22	CS21	CS20	110
0x44	TCNT2	Timer/Counter2 (8 Bits)								123
0x43	OCR2	Timer/Counter2 Output Compare Register								125
0x42	ASSR	-	-	-	-	AS2	TCN2UB	OCR2UB	TCR2UB	126
0x41	WDTCSR	-	-	-	WDTOE	WDE	WDP2	WDP1	WDP0	40
0x40 <sup>(2)</sup>	UBRRH	URSEL	-	-	-	-	UBRR[11:8]			162
	UCSRC	URSEL	UMSEL	UPM1	UPM0	USBS	UCSZ1	UCSZ0	UCPOL	160
0x3F	EEARH	-	-	-	-	-	-	EEAR9	EEAR8	17
0x3E	EEARL	EEPROM Address Register Low Byte								17
0x3D	EEDR	EEPROM Data Register								17
0x3C	EEDR	-	-	-	-	EERIE	EEMWE	EWE	EERE	17
0x3B	PORTA	PORTA7	PORTA6	PORTA5	PORTA4	PORTA3	PORTA2	PORTA1	PORTA0	62
0x3A	DDRA	DDA7	DDA6	DDA5	DDA4	DDA3	DDA2	DDA1	DDA0	62
0x39	PINA	PINA7	PINA6	PINA5	PINA4	PINA3	PINA2	PINA1	PINA0	62
0x38	PORTB	PORTB7	PORTB6	PORTB5	PORTB4	PORTB3	PORTB2	PORTB1	PORTB0	62
0x37	DDRB	ddb7	ddb6	ddb5	ddb4	ddb3	ddb2	ddb1	ddb0	62
0x36	PINB	PINB7	PINB6	PINB5	PINB4	PINB3	PINB2	PINB1	PINB0	62
0x35	PORTC	PORTC7	PORTC6	PORTC5	PORTC4	PORTC3	PORTC2	PORTC1	PORTC0	63
0x34	DDRC	DDC7	DDC6	DDC5	DDC4	DDC3	DDC2	DDC1	DDC0	63
0x33	PINC	PINC7	PINC6	PINC5	PINC4	PINC3	PINC2	PINC1	PINC0	63
0x32	PORTD	PORTD7	PORTD6	PORTD5	PORTD4	PORTD3	PORTD2	PORTD1	PORTD0	63
0x31	DDRD	DDD7	DDD6	DDD5	DDD4	DDD3	DDD2	DDD1	DDD0	63
0x30	PIND	PIND7	PIND6	PIND5	PIND4	PIND3	PIND2	PIND1	PIND0	63
0x2F	SPDR	SPI Data Register								136
0x2E	SPSR	SPIF	WCOL	-	-	-	-	-	SPI2X	136
0x2D	SPCR	SPIE	SPE	DORD	MSTR	CPOL	CPHA	SPR1	SPR0	134
0x2C	UDR	USART I/O Data Register								157
0x2B	UCSRA	RXC	TXC	UDRE	FE	DOR	PE	U2X	MPCM	158
0x2A	UCSRB	RXCIE	TXCIE	UDRIE	RXEN	TXEN	UCSZ2	RXB8	TXB8	159
0x29	UBRRL	USART Baud Rate Register Low Byte								162
0x28	ACSR	ACD	ACBG	ACO	ACI	ACIE	ACIC	ACIS1	ACIS0	197
0x27	ADMUX	REFS1	REFS0	ADLAR	MUX4	MUX3	MUX2	MUX1	MUX0	212
0x26	ADCSRA	ADEN	ADSC	ADATE	ADIF	ADIE	ADPS2	ADPS1	ADPS0	214
0x25	ADCH	ADC Data Register High Byte								215
0x24	ADCL	ADC Data Register Low Byte								215
0x23	TWDR	Two-wire Serial Interface Data Register								177
0x22	TWAR	TWA6	TWA5	TWA4	TWA3	TWA2	TWA1	TWA0	TWGCE	177

Address	Name	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	Page
01 (\$21)	TWSR	TWS7	TWS6	TWS5	TWS4	TWS3	-	TWPS1	TWPS0	176
00 (\$20)	TWBR	Two-wire Serial Interface Bit Rate Register								175

- s:
1. When the OCDEN Fuse is unprogrammed, the OSCCAL Register is always accessed on this address. Refer to the debugger specific documentation for details on how to use the OCDR Register.
  2. Refer to the USART description for details on how to access UBRRH and UCSRC.
  3. For compatibility with future devices, reserved bits should be written to zero if accessed. Reserved I/O memory addresses should never be written.
  4. Some of the Status Flags are cleared by writing a logical one to them. Note that the CBI and SBI instructions will operate on all bits in the I/O Register, writing a one back into any flag read as set, thus clearing the flag. The CBI and SBI instructions work with registers \$00 to \$1F only.





# Instruction Set Summary

mnemonics	Operands	Description	Operation	Flags	#Clocks
<b>ARITHMETIC AND LOGIC INSTRUCTIONS</b>					
	Rd, Rr	Add two Registers	$Rd \leftarrow Rd + Rr$	Z,C,N,V,H	1
	Rd, Rr	Add with Carry two Registers	$Rd \leftarrow Rd + Rr + C$	Z,C,N,V,H	1
	RdI,K	Add Immediate to Word	$Rdh:Rdl \leftarrow Rdh:Rdl + K$	Z,C,N,V,S	2
	Rd, Rr	Subtract two Registers	$Rd \leftarrow Rd - Rr$	Z,C,N,V,H	1
	Rd, K	Subtract Constant from Register	$Rd \leftarrow Rd - K$	Z,C,N,V,H	1
	Rd, Rr	Subtract with Carry two Registers	$Rd \leftarrow Rd - Rr - C$	Z,C,N,V,H	1
	Rd, K	Subtract with Carry Constant from Reg.	$Rd \leftarrow Rd - K - C$	Z,C,N,V,H	1
	RdI,K	Subtract Immediate from Word	$Rdh:Rdl \leftarrow Rdh:Rdl - K$	Z,C,N,V,S	2
	Rd, Rr	Logical AND Registers	$Rd \leftarrow Rd \& Rr$	Z,N,V	1
	Rd, K	Logical AND Register and Constant	$Rd \leftarrow Rd \& K$	Z,N,V	1
	Rd, Rr	Logical OR Registers	$Rd \leftarrow Rd \vee Rr$	Z,N,V	1
	Rd, K	Logical OR Register and Constant	$Rd \leftarrow Rd \vee K$	Z,N,V	1
	Rd, Rr	Exclusive OR Registers	$Rd \leftarrow Rd \oplus Rr$	Z,N,V	1
	Rd	One's Complement	$Rd \leftarrow \$FF - Rd$	Z,C,N,V	1
	Rd	Two's Complement	$Rd \leftarrow \$00 - Rd$	Z,C,N,V,H	1
	Rd,K	Set Bit(s) in Register	$Rd \leftarrow Rd \vee K$	Z,N,V	1
	Rd,K	Clear Bit(s) in Register	$Rd \leftarrow Rd \& (\$FF - K)$	Z,N,V	1
	Rd	Increment	$Rd \leftarrow Rd + 1$	Z,N,V	1
	Rd	Decrement	$Rd \leftarrow Rd - 1$	Z,N,V	1
	Rd	Test for Zero or Minus	$Rd \leftarrow Rd \& Rd$	Z,N,V	1
	Rd	Clear Register	$Rd \leftarrow Rd \& Rd$	Z,N,V	1
	Rd	Set Register	$Rd \leftarrow \$FF$	None	1
	Rd, Rr	Multiply Unsigned	$R1:R0 \leftarrow Rd \times Rr$	Z,C	2
	Rd, Rr	Multiply Signed	$R1:R0 \leftarrow Rd \times Rr$	Z,C	2
	Rd, Rr	Multiply Signed with Unsigned	$R1:R0 \leftarrow Rd \times Rr$	Z,C	2
	Rd, Rr	Fractional Multiply Unsigned	$R1:R0 \leftarrow (Rd \times Rr) \lll 1$	Z,C	2
	Rd, Rr	Fractional Multiply Signed	$R1:R0 \leftarrow (Rd \times Rr) \lll 1$	Z,C	2
	Rd, Rr	Fractional Multiply Signed with Unsigned	$R1:R0 \leftarrow (Rd \times Rr) \lll 1$	Z,C	2
<b>BRANCH INSTRUCTIONS</b>					
	k	Relative Jump	$PC \leftarrow PC + k + 1$	None	2
		Indirect Jump to (Z)	$PC \leftarrow Z$	None	2
	k	Direct Jump	$PC \leftarrow k$	None	3
	k	Relative Subroutine Call	$PC \leftarrow PC + k + 1$	None	3
		indirect Call to (Z)	$PC \leftarrow Z$	None	3
	k	Direct Subroutine Call	$PC \leftarrow k$	None	4
		Subroutine Return	$PC \leftarrow Stack$	None	4
		Interrupt Return	$PC \leftarrow Stack$	I	4
	Rd,Rr	Compare, Skip if Equal	$if (Rd = Rr) PC \leftarrow PC + 2 \text{ or } 3$	None	1/2/3
	Rd,Rr	Compare	$Rd - Rr$	Z, N,V,C,H	1
	Rd,Rr	Compare with Carry	$Rd - Rr - C$	Z, N,V,C,H	1
	Rd,K	Compare Register with Immediate	$Rd - K$	Z, N,V,C,H	1
	Rr, b	Skip if Bit in Register Cleared	$if (Rr(b)=0) PC \leftarrow PC + 2 \text{ or } 3$	None	1/2/3
	Rr, b	Skip if Bit in Register is Set	$if (Rr(b)=1) PC \leftarrow PC + 2 \text{ or } 3$	None	1/2/3
	P, b	Skip if Bit in I/O Register Cleared	$if (P(b)=0) PC \leftarrow PC + 2 \text{ or } 3$	None	1/2/3
	P, b	Skip if Bit in I/O Register is Set	$if (P(b)=1) PC \leftarrow PC + 2 \text{ or } 3$	None	1/2/3
	s, k	Branch if Status Flag Set	$if (SREG(s) = 1) \text{ then } PC \leftarrow PC + k + 1$	None	1/2
	s, k	Branch if Status Flag Cleared	$if (SREG(s) = 0) \text{ then } PC \leftarrow PC + k + 1$	None	1/2
	k	Branch if Equal	$if (Z = 1) \text{ then } PC \leftarrow PC + k + 1$	None	1/2
	k	Branch if Not Equal	$if (Z = 0) \text{ then } PC \leftarrow PC + k + 1$	None	1/2
	k	Branch if Carry Set	$if (C = 1) \text{ then } PC \leftarrow PC + k + 1$	None	1/2
	k	Branch if Carry Cleared	$if (C = 0) \text{ then } PC \leftarrow PC + k + 1$	None	1/2
	k	Branch if Same or Higher	$if (C = 0) \text{ then } PC \leftarrow PC + k + 1$	None	1/2
	k	Branch if Lower	$if (C = 1) \text{ then } PC \leftarrow PC + k + 1$	None	1/2
	k	Branch if Minus	$if (N = 1) \text{ then } PC \leftarrow PC + k + 1$	None	1/2
	k	Branch if Plus	$if (N = 0) \text{ then } PC \leftarrow PC + k + 1$	None	1/2
	k	Branch if Greater or Equal, Signed	$if (N \oplus V = 0) \text{ then } PC \leftarrow PC + k + 1$	None	1/2
	k	Branch if Less Than Zero, Signed	$if (N \oplus V = 1) \text{ then } PC \leftarrow PC + k + 1$	None	1/2
	k	Branch if Half Carry Flag Set	$if (H = 1) \text{ then } PC \leftarrow PC + k + 1$	None	1/2
	k	Branch if Half Carry Flag Cleared	$if (H = 0) \text{ then } PC \leftarrow PC + k + 1$	None	1/2
	k	Branch if T Flag Set	$if (T = 1) \text{ then } PC \leftarrow PC + k + 1$	None	1/2
	k	Branch if T Flag Cleared	$if (T = 0) \text{ then } PC \leftarrow PC + k + 1$	None	1/2
	k	Branch if Overflow Flag is Set	$if (V = 1) \text{ then } PC \leftarrow PC + k + 1$	None	1/2
	k	Branch if Overflow Flag is Cleared	$if (V = 0) \text{ then } PC \leftarrow PC + k + 1$	None	1/2

ATmega32(L)

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มี 2503HS-AVR-03/05

Asmnics	Operands	Description	Operation	Flags	#Clocks
	k	Branch if Interrupt Enabled	if (I = 1) then PC ← PC + k + 1	None	1/2
	k	Branch if Interrupt Disabled	if (I = 0) then PC ← PC + k + 1	None	1/2
<b>A TRANSFER INSTRUCTIONS</b>					
	Rd, Rr	Move Between Registers	Rd ← Rr	None	1
W	Rd, Rr	Copy Register Word	Rd+1:Rd ← Rr+1:Rr	None	1
	Rd, K	Load Immediate	Rd ← K	None	1
	Rd, X	Load Indirect	Rd ← (X)	None	2
	Rd, X+	Load Indirect and Post-Inc.	Rd ← (X), X ← X + 1	None	2
	Rd, -X	Load Indirect and Pre-Dec.	X ← X - 1, Rd ← (X)	None	2
	Rd, Y	Load Indirect	Rd ← (Y)	None	2
	Rd, Y+	Load Indirect and Post-Inc.	Rd ← (Y), Y ← Y + 1	None	2
	Rd, -Y	Load Indirect and Pre-Dec.	Y ← Y - 1, Rd ← (Y)	None	2
	Rd, Y+q	Load Indirect with Displacement	Rd ← (Y + q)	None	2
	Rd, Z	Load Indirect	Rd ← (Z)	None	2
	Rd, Z+	Load Indirect and Post-Inc.	Rd ← (Z), Z ← Z + 1	None	2
	Rd, -Z	Load Indirect and Pre-Dec.	Z ← Z - 1, Rd ← (Z)	None	2
	Rd, Z+q	Load Indirect with Displacement	Rd ← (Z + q)	None	2
	Rd, k	Load Direct from SRAM	Rd ← (k)	None	2
	X, Rr	Store Indirect	(X) ← Rr	None	2
	X+, Rr	Store Indirect and Post-Inc.	(X) ← Rr, X ← X + 1	None	2
	-X, Rr	Store Indirect and Pre-Dec.	X ← X - 1, (X) ← Rr	None	2
	Y, Rr	Store Indirect	(Y) ← Rr	None	2
	Y+, Rr	Store Indirect and Post-Inc.	(Y) ← Rr, Y ← Y + 1	None	2
	-Y, Rr	Store Indirect and Pre-Dec.	Y ← Y - 1, (Y) ← Rr	None	2
	Y+q, Rr	Store Indirect with Displacement	(Y + q) ← Rr	None	2
	Z, Rr	Store Indirect	(Z) ← Rr	None	2
	Z+, Rr	Store Indirect and Post-Inc.	(Z) ← Rr, Z ← Z + 1	None	2
	-Z, Rr	Store Indirect and Pre-Dec.	Z ← Z - 1, (Z) ← Rr	None	2
	Z+q, Rr	Store Indirect with Displacement	(Z + q) ← Rr	None	2
	k, Rr	Store Direct to SRAM	(k) ← Rr	None	2
	Rd, Z	Load Program Memory	R0 ← (Z)	None	3
	Rd, Z+	Load Program Memory and Post-Inc	Rd ← (Z), Z ← Z + 1	None	3
	Rd, P	In Port	(Z) ← R1:R0	None	-
	P, Rr	Out Port	Rd ← P	None	1
	Rr	Push Register on Stack	P ← Rr	None	1
	Rd	Pop Register from Stack	Stack ← Rr	None	2
	Rd	Pop Register from Stack	Rd ← Stack	None	2
<b>D BIT-TEST INSTRUCTIONS</b>					
	P, b	Set Bit in I/O Register	I/O(P, b) ← 1	None	2
	P, b	Clear Bit in I/O Register	I/O(P, b) ← 0	None	2
	Rd	Logical Shift Left	Rd(n+1) ← Rd(n), Rd(0) ← 0	Z, C, N, V	1
	Rd	Logical Shift Right	Rd(n) ← Rd(n+1), Rd(7) ← 0	Z, C, N, V	1
	Rd	Rotate Left Through Carry	Rd(0) ← C, Rd(n+1) ← Rd(n), C ← Rd(7)	Z, C, N, V	1
	Rd	Rotate Right Through Carry	Rd(7) ← C, Rd(n) ← Rd(n+1), C ← Rd(0)	Z, C, N, V	1
	Rd	Arithmetic Shift Right	Rd(n) ← Rd(n+1), n=0..6	Z, C, N, V	1
	Rd	Swap Nibbles	Rd(3..0) ← Rd(7..4), Rd(7..4) ← Rd(3..0)	None	1
	s	Flag Set	SREG(s) ← 1	SREG(s)	1
	s	Flag Clear	SREG(s) ← 0	SREG(s)	1
	Rr, b	Bit Store from Register to T	T ← Rr(b)	T	1
	Rd, b	Bit load from T to Register	Rd(b) ← T	None	1
		Set Carry	C ← 1	C	1
		Clear Carry	C ← 0	C	1
		Set Negative Flag	N ← 1	N	1
		Clear Negative Flag	N ← 0	N	1
		Set Zero Flag	Z ← 1	Z	1
		Clear Zero Flag	Z ← 0	Z	1
		Global Interrupt Enable	I ← 1	I	1
		Global Interrupt Disable	I ← 0	I	1
		Set Signed Test Flag	S ← 1	S	1
		Clear Signed Test Flag	S ← 0	S	1
		Set Twos Complement Overflow	V ← 1	V	1
		Clear Twos Complement Overflow	V ← 0	V	1
		Set T in SREG	T ← 1	T	1
		Clear T in SREG	T ← 0	T	1
		Set Half Carry Flag in SREG	H ← 1	H	1



Operands	Description	Operation	Flags	#Clocks
	Clear Half Carry Flag in SREG	H ← 0	H	1
CONTROL INSTRUCTIONS				
	No Operation		None	1
EP	Sleep	(see specific descr. for Sleep function)	None	1
WDR	Watchdog Reset	(see specific descr. for WDR/timer)	None	1
AK	Break	For On-Chip Debug Only	None	N/A



# ATmega32(L)

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มี 2503HS-AVR-03/05

## Ordering Information

Speed (MHz)	Power Supply	Ordering Code	Package <sup>(1)</sup>	Operational Range
8	2.7 - 5.5V	ATmega32L-8AC	44A	Commercial (0°C to 70°C)
		ATmega32L-8PC	40P6	
		ATmega32L-8MC	44M1	
		ATmega32L-8AI	44A	Industrial (-40°C to 85°C)
		ATmega32L-8PI	40P6	
		ATmega32L-8MI	44M1	
ATmega32L-8AU <sup>(2)</sup>	44A			
ATmega32L-8PU <sup>(2)</sup>	40P6			
ATmega32L-8MU <sup>(2)</sup>	44M1			
16	4.5 - 5.5V	ATmega32-16AC	44A	Commercial (0°C to 70°C)
		ATmega32-16PC	40P6	
		ATmega32-16MC	44M1	
		ATmega32-16AI	44A	Industrial (-40°C to 85°C)
		ATmega32-16PI	40P6	
		ATmega32-16MI	44M1	
		ATmega32-16AU <sup>(2)</sup>	44A	
		ATmega32-16PU <sup>(2)</sup>	40P6	
		ATmega32-16MU <sup>(2)</sup>	44M1	


1. This device can also be supplied in wafer form. Please contact your local Atmel sales office for detailed ordering information and minimum quantities.
2. Pb-free packaging alternative. Complies to the European Directive for Restriction of Hazardous Substances (RoHS directive). Also Halide free and fully Green.

### Package Type

44-lead, 10 x 10 x 1.0 mm, Thin Profile Plastic Quad Flat Package (TQFP)
40-pin, 0.600" Wide, Plastic Dual Inline Package (PDIP)
44-pad, 7 x 7 x 1.0 mm, Quad Flat No-Lead/Micro Lead Frame Package (QFN/MLF)



# Packaging Information



**COMMON DIMENSIONS**  
(Unit of Measure = mm)



SYMBOL	MIN	NOM	MAX	NOTE
A	-	-	1.20	
A1	0.05	-	0.15	
A2	0.95	1.00	1.05	
D	11.75	12.00	12.25	
D1	9.90	10.00	10.10	Note 2
E	11.75	12.00	12.25	
E1	9.90	10.00	10.10	Note 2
B	0.30	-	0.45	
C	0.09	-	0.20	
L	0.45	-	0.75	
e	0.80 TYP			

- Notes:
1. This package conforms to JEDEC reference MS-026, Variation ACB.
  2. Dimensions D1 and E1 do not include mold protrusion. Allowable protrusion is 0.25 mm per side. Dimensions D1 and E1 are maximum plastic body size dimensions including mold mismatch.
  3. Lead coplanarity is 0.10 mm maximum.

10/5/2001

2325 Orchard Parkway San Jose, CA 95131	TITLE	DRAWING NO.	REV.
	<b>44A</b> , 44-lead, 10 x 10 mm Body Size, 1.0 mm Body Thickness, 0.8 mm Lead Pitch, Thin Profile Plastic Quad Flat Package (TQFP)	44A	B

## ATmega32(L)




**COMMON DIMENSIONS**  
(Unit of Measure = mm)

SYMBOL	MIN	NOM	MAX	NOTE
A	-	-	4.826	
A1	0.381	-	-	
D	52.070	-	52.578	Note 2
E	15.240	-	15.875	
E1	13.462	-	13.970	Note 2
B	0.356	-	0.559	
B1	1.041	-	1.651	
L	3.048	-	3.556	
C	0.203	-	0.381	
eB	15.494	-	17.526	
e	2.540 TYP			

- Notes:
1. This package conforms to JEDEC reference MS-011, Variation AC.
  2. Dimensions D and E1 do not include mold Flash or Protrusion.  
Mold Flash or Protrusion shall not exceed 0.25 mm (0.010").


09/28/01

 2325 Orchard Parkway  
San Jose, CA 95131

**TITLE**  
40P6, 40-lead (0.600"/15.24 mm Wide) Plastic Dual  
Inline Package (PDIP)

**DRAWING NO.** 40P6  
**REV.** B





Note: JEDEC Standard MO-220, Fig. 1 (SAW Singulation) VKKD-3.

3/18/05

2325 Orchard Parkway  
San Jose, CA 95131

**TITLE**  
**44M1, 44-pad, 7 x 7 x 1.0 mm Body, Lead Pitch 0.50 mm,  
5.20 mm Exposed Pad, Micro Lead Frame Package (MLF)**

**DRAWING NO.**  
44M1

**REV.**  
F

# ATmega32(L)

ata

mega32, rev. A to E

There are no errata for this revision of ATmega32. However, a proposal for solving problems regarding the JTAG instruction IDCODE is presented below.

### **IDCODE masks data from TDI input**

The public but optional JTAG instruction IDCODE is not implemented correctly according to IEEE1149.1; a logic one is scanned into the shift register instead of the TDI input while shifting the Device ID Register. Hence, captured data from the preceding devices in the boundary scan chain are lost and replaced by all-ones, and data to succeeding devices are replaced by all-ones during Update-DR.

If ATmega32 is the only device in the scan chain, the problem is not visible.

### **Problem Fix / Workaround**

Select the Device ID Register of the ATmega32 (Either by issuing the IDCODE instruction or by entering the Test-Logic-Reset state of the TAP controller) to read out the contents of its Device ID Register and possibly data from succeeding devices of the scan chain. Note that data to succeeding devices cannot be entered during this scan, but data to preceding devices can. Issue the BYPASS instruction to the ATmega32 to select its Bypass Register while reading the Device ID Registers of preceding devices of the boundary scan chain. Never read data from succeeding devices in the boundary scan chain or upload data to the succeeding devices while the Device ID Register is selected for the ATmega32. Note that the IDCODE instruction is the default instruction selected by the Test-Logic-Reset state of the TAP-controller.

### **Alternative Problem Fix / Workaround**

If the Device IDs of all devices in the boundary scan chain must be captured simultaneously (for instance if blind interrogation is used), the boundary scan chain can be connected in such way that the ATmega32 is the first device in the chain. Update-DR will still not work for the succeeding devices in the boundary scan chain as long as IDCODE is present in the JTAG Instruction Register, but the Device ID registered cannot be uploaded in any case.



## Revision History

Please note that the referring page numbers in this section are referred to this document. The referring revision in this section are referring to the document revision.

Revisions from Rev. 3G-11/04 to Rev. 3H-03/05

1. MLF-package alternative changed to “Quad Flat No-Lead/Micro Lead Frame Package QFN/MLF”.
2. Updated “Electrical Characteristics” on page 285
3. Updated “Ordering Information” on page 11.

Revisions from Rev. 3F-12/03 to Rev. 3G-11/04

1. “Channel” renamed “Compare unit” in Timer/Counter sections, ICP renamed ICP1.
2. Updated Table 7 on page 27, Table 15 on page 35, Table 81 on page 205, Table 114 on page 270, Table 115 on page 271, and Table 118 on page 287.
3. Updated Figure 1 on page 2, Figure 46 on page 98.
4. Updated “Version” on page 224.
5. Updated “Calibration Byte” on page 256.
6. Added section “Page Size” on page 256.
7. Updated “ATmega32 Typical Characteristics” on page 294.
8. Updated “Ordering Information” on page 11.

Revisions from Rev. E-09/03 to Rev. F-12/03

1. Updated “Calibrated Internal RC Oscillator” on page 27.

Revisions from Rev. D-02/03 to Rev. E-09/03

1. Updated and changed “On-chip Debug System” to “JTAG Interface and On-chip Debug System” on page 33.
2. Updated Table 15 on page 35.
3. Updated “Test Access Port – TAP” on page 217 regarding the JTAGEN fuse.
4. Updated description for Bit 7 – JTD: JTAG Interface Disable on page 226.
5. Added a note regarding JTAGEN fuse to Table 104 on page 255.
6. Updated Absolute Maximum Ratings\* , DC Characteristics and ADC Characteristics in “Electrical Characteristics” on page 285.
7. Added a proposal for solving problems regarding the JTAG instruction IDCODE in “Errata” on page 15.

# ATmega32(L)

anges from Rev.  
13C-10/02 to Rev.  
13D-02/03

1. Added EEAR9 in EEARH in “Register Summary” on page 6.
2. Added Chip Erase as a first step in “Programming the Flash” on page 282 and “Programming the EEPROM” on page 283.
3. Removed reference to “Multi-purpose Oscillator” application note and “32 kHz Crystal Oscillator” application note, which do not exist.
4. Added information about PWM symmetry for Timer0 and Timer2.
5. Added note in “Filling the Temporary Buffer (Page Loading)” on page 249 about writing to the EEPROM during an SPM Page Load.
6. Added “Power Consumption” data in “Features” on page 1.
7. Added section “EEPROM Write During Power-down Sleep Mode” on page 20.
8. Added note about Differential Mode with Auto Triggering in “Prescaling and Conversion Timing” on page 202.
9. Updated Table 89 on page 230.
10. Added updated “Packaging Information” on page 12.

anges from Rev.  
13B-10/02 to Rev.  
13C-10/02

1. Updated the “DC Characteristics” on page 285.

anges from Rev.  
13A-03/02 to Rev.  
13B-10/02

1. Changed the endurance on the Flash to 10,000 Write/Erase Cycles.
2. Bit nr.4 – ADHSM – in SFIOR Register removed.
3. Added the section “Default Clock Source” on page 23.
4. When using External Clock there are some limitations regards to change of frequency. This is described in “External Clock” on page 29 and Table 117 on page 287.
5. Added a sub section regarding OCD-system and power consumption in the section “Minimizing Power Consumption” on page 32.
6. Corrected typo (WGM-bit setting) for:
  - “Fast PWM Mode” on page 73 (Timer/Counter0)
  - “Phase Correct PWM Mode” on page 74 (Timer/Counter0)
  - “Fast PWM Mode” on page 118 (Timer/Counter2)
  - “Phase Correct PWM Mode” on page 119 (Timer/Counter2)
7. Corrected Table 67 on page 162 (USART).
8. Updated  $V_{IL}$ ,  $I_{IL}$ , and  $I_{IH}$  parameter in “DC Characteristics” on page 285.
9. Updated Description of OSCCAL Calibration Byte.

In the datasheet, it was not explained how to take advantage of the calibration bytes for 2, 4, and 8 MHz Oscillator selections. This is now added in the following sections:

Improved description of "Oscillator Calibration Register – OSCCAL" on page 28 and "Calibration Byte" on page 256.

10. Corrected typo in Table 42.
11. Corrected description in Table 45 and Table 46.
12. Updated Table 118, Table 120, and Table 121.
13. Added "Errata" on page 15.





## Atmel Corporation

325 Orchard Parkway  
San Jose, CA 95131, USA  
Tel: 1(408) 441-0311  
Fax: 1(408) 487-2600

## Regional Headquarters

**Europe**  
Atmel Sarl  
Route des Arsenaux 41  
Case Postale 80  
CH-1705 Fribourg  
Suisse  
Tel: (41) 26-426-5555  
Fax: (41) 26-426-5500

**Asia**  
Room 1219  
Tinianchem Golden Plaza  
Mody Road Tsimshatsui  
Kowloon  
Hong Kong  
Tel: (852) 2721-9778  
Fax: (852) 2722-1369

**Japan**  
Atmel, Tonetsu Shinkawa Bldg.  
1-4-8 Shinkawa  
Nagano-ku, Tokyo 104-0033  
Japan  
Tel: (81) 3-3523-3551  
Fax: (81) 3-3523-7581

## Atmel Operations

**Memory**  
2325 Orchard Parkway  
San Jose, CA 95131, USA  
Tel: 1(408) 441-0311  
Fax: 1(408) 436-4314

**Microcontrollers**  
2325 Orchard Parkway  
San Jose, CA 95131, USA  
Tel: 1(408) 441-0311  
Fax: 1(408) 436-4314

**La Chanterrie**  
BP 70602  
44306 Nantes Cedex 3, France  
Tel: (33) 2-40-18-18-18  
Fax: (33) 2-40-18-19-60

**ASIC/ASSP/Smart Cards**  
Zone Industrielle  
13106 Rousset Cedex, France  
Tel: (33) 4-42-53-60-00  
Fax: (33) 4-42-53-60-01

1150 East Cheyenne Mtn. Blvd.  
Colorado Springs, CO 80906, USA  
Tel: 1(719) 576-3300  
Fax: 1(719) 540-1759

Scottish Enterprise Technology Park  
Maxwell Building  
East Kilbride G75 0QR, Scotland  
Tel: (44) 1355-803-000  
Fax: (44) 1355-242-743

**RF/Automotive**  
Theresienstrasse 2  
Postfach 3535  
74025 Heilbronn, Germany  
Tel: (49) 71-31-67-0  
Fax: (49) 71-31-67-2340

1150 East Cheyenne Mtn. Blvd.  
Colorado Springs, CO 80906, USA  
Tel: 1(719) 576-3300  
Fax: 1(719) 540-1759

**Biometrics/Imaging/Hi-Rel MPU/  
High Speed Converters/RF Datacom**  
Avenue de Rochepleine  
BP 123  
38521 Saint-Egreve Cedex, France  
Tel: (33) 4-76-58-30-00  
Fax: (33) 4-76-58-34-80

**Literature Requests**  
[www.atmel.com/literature](http://www.atmel.com/literature)

Disclaimer: The information in this document is provided in connection with Atmel products. No license, express or implied, by estoppel or otherwise, to any intellectual property right is granted by this document or in connection with the sale of Atmel products. EXCEPT AS SET FORTH IN ATMEL'S TERMS AND CONDITIONS OF SALE LOCATED ON ATMEL'S WEB SITE, ATMEL ASSUMES NO LIABILITY WHATSOEVER AND DISCLAIMS ANY EXPRESS, IMPLIED OR STATUTORY LIABILITY RELATING TO ITS PRODUCTS INCLUDING, BUT NOT LIMITED TO, THE IMPLIED WARRANTY OF MERCHANTABILITY, FITNESS FOR A PARTICULAR PURPOSE, OR NON-INFRINGEMENT. IN NO EVENT SHALL ATMEL BE LIABLE FOR ANY DIRECT, INDIRECT, CONSEQUENTIAL, PUNITIVE, SPECIAL OR INCIDENTAL DAMAGES (INCLUDING, WITHOUT LIMITATION, DAMAGES FOR LOSS OF PROFITS, BUSINESS INTERRUPTION, OR LOSS OF INFORMATION) ARISING OUT OF THE USE OR INABILITY TO USE THIS DOCUMENT, EVEN IF ATMEL HAS BEEN ADVISED OF THE POSSIBILITY OF SUCH DAMAGES. Atmel makes no representations or warranties with respect to the accuracy or completeness of the contents of this document and reserves the right to make changes to specifications and product descriptions at any time without notice. Atmel does not make any commitment to update the information contained herein. Atmel's products are not authorized, or warranted for use as components in applications intended to support or sustain life.

© Atmel Corporation 2005. All rights reserved. Atmel®, logo and combinations thereof, AVR®, and AVR Studio® are registered trademarks, and "Where You Are<sup>SM</sup>" are the trademarks of Atmel Corporation or its subsidiaries. Other terms and product names may be trademarks of their respective owners.



Printed on recycled paper.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ทางการค้า  
2503HS-AVR-03/05  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

# VS1011b - MP3 AUDIO CODEC


## Features

- Decodes MPEG 1 & 2 audio layer 3 (ISO 11172-3), WAV and PCM files
- Supports VBR (variable bitrate) for MP3
- Stream support
- Can be used as a slave co-processor
- Operates with single clock 12.288..14 MHz or 24.576..28 MHz.
- Low-power operation
- High-quality stereo DAC with no phase error between channels
- Stereo earphone driver capable of driving a 30Ω load
- Separate 2.5 .. 3.6V operating voltages for analog and digital
- 5.5 KiB On-chip RAM for user code / data
- Serial control and data interfaces
- New functions may be added with software and 4 GPIO pins

## Description

VS1011b is a single-chip MP3 audio decoder. The chip contains a high-performance, low-power DSP processor core VS\_DSP<sup>4</sup>, working memory, 5 KiB instruction RAM and 0.5 KiB data RAM for user applications, serial control and input data interfaces, 4 general purpose I/O pins, as well as a high-quality variable-sample-rate stereo DAC, followed by an earphone amplifier and a ground buffer.

VS1011b receives its input bitstream through a serial input bus, which it listens to as a system slave. The input stream is decoded and passed through a digital volume control to an 18-bit over-sampling, multi-bit, sigma-delta DAC. The decoding is controlled via a serial control bus. In addition to the basic decoding, it is possible to add application specific features, like DSP effects, to the user RAM memory.



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 การทำซ้ำหรือดัดแปลงโดยไม่ได้รับอนุญาตจะถือว่าผิดกฎหมาย และต้องแจ้งไปยังเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## Contents

<b>1 License</b>	<b>8</b>
<b>2 Disclaimer</b>	<b>8</b>
<b>3 Definitions</b>	<b>8</b>
<b>4 Characteristics &amp; Specifications</b>	<b>9</b>
4.1 Analog Characteristics	9
4.2 Power Consumption	10
4.3 DAC Interpolation Filter Characteristics	10
4.4 Absolute Maximum Ratings	10
4.5 Recommended Operating Conditions	11
4.6 Digital Characteristics	11
4.7 Switching Characteristics - Clocks	12
4.8 Switching Characteristics - DREQ Signal	12
4.9 Switching Characteristics - SPI Interface Output	12
4.10 Switching Characteristics - Boot Initialization	12
<b>5 Packages and Pin Descriptions</b>	<b>13</b>
5.1 Packages	13
5.1.1 LQFP-48	13
5.1.2 BGA-49	13
5.1.3 SOIC-28	14
5.2 Pin Descriptions	15
5.2.1 LQFP-48 and BGA-49 Pin Descriptions	15

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 ใดๆทั้งสิ้น หากจำเป็นต้องแก้ไขหรือดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

5.2.2	SOIC-28 Pin Descriptions	16
<b>6</b>	<b>Connection Diagram, LQFP-48</b>	<b>17</b>
<b>7</b>	<b>SPI Buses</b>	<b>18</b>
7.1	General	18
7.2	SPI Bus Pin Descriptions	18
7.2.1	VS1002 Native Modes (New Mode)	18
7.2.2	VS1001 Compatibility Mode	18
7.3	Serial Protocol for Serial Data Interface (SDI)	19
7.3.1	General	19
7.3.2	SDI in VS1002 Native Modes (New Mode)	19
7.3.3	SDI in VS1001 Compatibility Mode	19
7.3.4	SDI and DREQ	20
7.4	Serial Protocol for Serial Command Interface (SCI)	20
7.4.1	General	20
7.4.2	SCI Read	21
7.4.3	SCI Write	21
7.5	SPI Timing Diagram	22
7.6	SPI Examples with SM_SDINew and SM_SDISHARED set	23
7.6.1	Two SCI Writes	23
7.6.2	Two SDI Bytes	23
7.6.3	SCI Operation in Middle of Two SDI Bytes	23
<b>8</b>	<b>Functional Description</b>	<b>24</b>
8.1	Main Features	24

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น และขอสงวนสิทธิ์ในข้อมูลเปลี่ยนแปลง และต้องอ้างอิงถึงชื่อเอกสารทุกครั้งที่มีการนำไปใช้

8.2	Supported Audio Codecs . . . . .	24
8.2.1	Supported MP3 (MPEG layer 3) Formats . . . . .	24
8.2.2	Supported RIFF WAV Formats . . . . .	25
8.3	Data Flow of VS1011b . . . . .	25
8.4	Serial Data Interface (SDI) . . . . .	26
8.5	Serial Control Interface (SCI) . . . . .	26
8.6	SCI Registers . . . . .	26
8.6.1	SCLMODE (RW) . . . . .	27
8.6.2	SCLSTATUS (RW) . . . . .	28
8.6.3	SCLBASS (RW) . . . . .	28
8.6.4	SCLCLOCKF (RW) . . . . .	29
8.6.5	SCLDECODE_TIME (RW) . . . . .	29
8.6.6	SCLAUDATA (RW) . . . . .	30
8.6.7	SCLWRAM (RW) . . . . .	30
8.6.8	SCLWRAMADDR (RW) . . . . .	30
8.6.9	SCLHDAT0 and SCLHDAT1 (R) . . . . .	31
8.6.10	SCLAIADDR (RW) . . . . .	32
8.6.11	SCLVOL (RW) . . . . .	32
8.6.12	SCLAICTRL[x] (RW) . . . . .	32
8.7	Stereo Audio DAC . . . . .	33
<b>9</b>	<b>Operation</b> . . . . .	<b>34</b>
9.1	Clocking . . . . .	34
9.2	Hardware Reset . . . . .	34
9.3	Software Reset . . . . .	34

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น ผู้ที่ขโมยหรือทำซ้ำโดยไม่ได้รับอนุญาตจะถือว่าผิดกฎหมาย และต้องรับผิดชอบต่อเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

9.4	Play/Decode	34
9.5	Feeding PCM data	35
9.6	SDI Tests	35
9.6.1	Sine Test	35
9.6.2	Pin Test	36
9.6.3	Memory Test	36
9.6.4	Erk Test	36
9.6.5	SCI Test	36
<b>10</b>	<b>VS1011b Registers</b>	<b>37</b>
10.1	Who Needs to Read This Chapter	37
10.2	The Processor Core	37
10.3	VS1011b Memory Map	37
10.4	SCI Registers	37
10.5	Serial Data Registers	38
10.6	DAC Registers	39
10.7	GPIO Registers	39
10.8	Interrupt Registers	40
10.9	System Vector Tags	41
10.9.1	AudioInt, 0x20	41
10.9.2	SciInt, 0x21	41
10.9.3	DataInt, 0x22	41
10.9.4	UserCodec, 0x0	41
10.10	System Vector Functions	42
10.10.1	WriteIRam(), 0x2	42

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่าในรูปแบบใดก็ตาม และขอสงวนสิทธิ์ในข้อมูลและข้อความทั้งหมดของเอกสารทุกครั้งที่มีการนำไปใช้

10.10.2 ReadIRam(), 0x4 . . . . .	42
10.10.3 DataBytes(), 0x6 . . . . .	42
10.10.4 GetDataByte(), 0x8 . . . . .	43
10.10.5 GetDataWords(), 0xa . . . . .	43
<b>11 Document Version Changes</b>	<b>44</b>
11.1 Version 1.01 for VS1011b, 2004-11-19 . . . . .	44
11.2 Version 1.00 for VS1011b, 2004-10-22 . . . . .	44
11.3 Version 0.71 for VS1011, 2004-07-20 . . . . .	44
11.4 Version 0.70 for VS1011, 2004-05-13 . . . . .	44
11.5 Version 0.62 for VS1011, 2004-03-24 . . . . .	44
11.6 Version 0.61 for VS1011, 2004-03-11 . . . . .	44
11.7 Version 0.6 for VS1011, 2004-02-13 . . . . .	44
<b>12 Contact Information</b>	<b>45</b>

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 ไม่ควรคัดลอก หรือทำซ้ำ สิ่งนี้ช่วยให้คัดลอกเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

List of Figures

1	Pin Configuration, LQFP-48. . . . .	13
2	Pin Configuration, BGA-49. . . . .	13
3	Pin Configuration, SOIC-28. . . . .	14
4	Typical Connection Diagram Using LQFP-48. . . . .	17
5	BSYNC Signal - one byte transfer. . . . .	19
6	BSYNC Signal - two byte transfer. . . . .	19
7	SCI Word Read . . . . .	21
8	SCI Word Write . . . . .	21
9	SPI Timing Diagram. . . . .	22
10	Two SCI Operations. . . . .	23
11	Two SDI Bytes. . . . .	23
12	Two SDI Bytes Separated By an SCI Operation. . . . .	23
13	Data Flow of VS1011b. . . . .	25
14	User's Memory Map. . . . .	38

## 1 License

MPEG Layer-3 audio decoding technology licensed from Fraunhofer IIS and Thomson.

## 2 Disclaimer

All properties and figures are subject to change.

## 3 Definitions

**ASIC** Application Specific Integrated Circuit.

**B** Byte, 8 bits.

**b** Bit.

**IC** Integrated Circuit.

**Ki** "Kibi" =  $2^{10} = 1024$  (IEC 60027-2).

**Mi** "Mebi" =  $2^{20} = 1048576$  (IEC 60027-2).

**VS\_DSP** VLSI Solution's DSP core.

**W** Word. In VS\_DSP, instruction words are 32-bit and data words are 16-bit wide.

## 4 Characteristics & Specifications

Unless otherwise noted: AVDD=2.7..3.6V, DVDD=2.3..3.6V, TA=-30..+85°C, XTALI=26.000MHz, Full-Scale Output Sinewave at 1.526 kHz, measurement bandwidth 20..20000 Hz, analog output load 30Ω with ground buffer, bitstream 128 kbit/s, local components as shown in Figure 4.

Note, that some analog values are in practice better than in these tables if chips are used within a limited temperature range and not too close to lower voltage limits.

### 4.1 Analog Characteristics

Parameter	Symbol	Min	Typ	Max	Unit
DAC Resolution			16		bits
Total Harmonic Distortion	THD		0.1	0.2	%
Dynamic Range (DAC unmuted, A-weighted)	IDR		88		dB
S/N Ratio (full scale signal)	SNR	70	81		dB
Interchannel Isolation (Crosstalk) <sup>1</sup>			41		dB
Interchannel Isolation (Crosstalk) <sup>2</sup>			90		dB
Interchannel Isolation (Crosstalk) <sup>3</sup>			70		dB
Interchannel Gain Mismatch		-0.5		0.5	dB
Frequency Response, 20..15000 Hz		-0.2		0.2	dB
Full Scale Output Voltage (Peak-to-peak)		1.4	1.6 <sup>4</sup>	2.1	V <sub>pp</sub>
Deviation from Linear Phase				5	°
Out of Band Energy			-90		dB
Analog Output Load Resistance	AOLR		30 <sup>5</sup>		Ω
Analog Output Load Capacitance <sup>6</sup>				10	pF

<sup>1</sup> Ground buffer, 30Ω load

<sup>2</sup> Ground buffer, no load

<sup>3</sup> AC coupled towards ground, 30Ω load

<sup>4</sup> Double voltage can be achieved with +-to-+ wiring for mono difference sound.

<sup>5</sup> AOLR may be much lower, but below *Typical* distortion performance may be compromised.

<sup>6</sup> Use small series resistor if load is capacitive.

## 4.2 Power Consumption

Following table measured with XTALI=12.288MHz, clock doubler on.

Parameter	Symbol	Min	Typ	Max	Unit
Power Supply Rejection			40		dB
Power Supply Consumption AVDD, Reset			1.4	30.0	$\mu$ A
Power Supply Consumption AVDD, no load, no signal			6.2	8.0	mA
Power Supply Consumption AVDD, o. @ 30 $\Omega$ .			6.5	40.0	mA
Power Supply Consumption DVDD, Reset			6.5	30.0	$\mu$ A
Power Supply Consumption DVDD			16.0		mA

## 4.3 DAC Interpolation Filter Characteristics

Parameter	Symbol	Min	Typ	Max	Unit
Passband (to -3dB corner)		0		0.453	Fs
Passband (Ripple Spec)		0		0.340	Fs
Passband Ripple				$\pm$ 0.2	dB
Stop Band		0.560Fs			Hz
Stop Band Rejection		85			dB
Group Delay			15/Fs		s

Fs is conversion frequency

## 4.4 Absolute Maximum Ratings

Parameter	Symbol	Min	Max	Unit
Analog Positive Supply	AVDD	-0.3	3.6	V
Digital Positive Supply	DVDD	-0.3	3.6	V
Current at Any Digital Output			$\pm$ 50	mA
Voltage at Any Digital Input		DGND-1.0	DVDD+1.0	V
Operating Temperature		-30	+85	$^{\circ}$ C
Functional Operating Temperature		-40	+95	$^{\circ}$ C
Storage Temperature		-65	+150	$^{\circ}$ C

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
หรือการเผยแพร่ข้อมูลอื่นใดโดยไม่ได้รับอนุญาตจากบริษัท

#### 4.5 Recommended Operating Conditions

Parameter	Symbol	Min	Typ	Max	Unit
Analog and Digital Ground	AGND DGND		0.0		V
Positive Analog	AVDD	2.5	2.7	3.6	V
Positive Digital	DVDD	2.3	2.5	3.6	V
Ambient Operating Temperature		-30		+85	°C

The following values are to be used when the clock doubler is active:

Parameter	Symbol	Min	Typ	Max	Unit
Input Clock Frequency	XTALI		12.288	15	MHz
Internal Clock Frequency <sup>1</sup>	CLKI		24.576	30	MHz

<sup>1</sup> The maximum sample rate that may be played with correct speed is CLKI/512.

The following values are to be used when the clock doubler is not active:

Parameter	Symbol	Min	Typ	Max	Unit
Input Clock Frequency	XTALI		24.576	30	MHz
Internal Clock Frequency <sup>1</sup>	CLKI		24.576	30	MHz

<sup>1</sup> The maximum sample rate that may be decoded with correct speed is CLKI/512.

Note: See Application notes for what clock speeds are required to play specific bit rates and sample rates.

#### 4.6 Digital Characteristics

Parameter	Symbol	Min	Typ	Max	Unit
High-Level Input Voltage		0.7DVDD			V
Low-Level Input Voltage				0.3DVDD	V
High-Level Output Voltage at $I_O = -1.0$ mA		0.7DVDD			V
Low-Level Output Voltage at $I_O = 1.0$ mA				0.3DVDD	V
Input Leakage Current		-1.0		1.0	μA

#### 4.7 Switching Characteristics - Clocks

Parameter	Symbol	Min	Typ	Max	Unit
Master Clock Frequency <sup>1</sup>	XTALI		12.288		MHz
Master Clock Frequency <sup>2</sup>	XTALI		24.576		MHz
Master Clock Duty Cycle		40	50	60	%
Clock Output <sup>3</sup>	XTALO		XTALI		MHz

<sup>1</sup> Clock doubler active.

<sup>2</sup> Clock doubler not active.

<sup>3</sup> Do not load XTALO by connecting other devices to it.

#### 4.8 Switching Characteristics - DREQ Signal

Parameter	Symbol	Min	Typ	Max	Unit
Data Request Signal	DREQ			200	ns

#### 4.9 Switching Characteristics - SPI Interface Output

Parameter	Symbol	Min	Typ	Max	Unit
SPI Input Clock Frequency				$\frac{CLKI}{6}$	MHz
Rise time for SO				25	ns

Note: Maximum load for SO is 100 pF.

#### 4.10 Switching Characteristics - Boot Initialization

Parameter	Symbol	Min	Max	Unit
_RESET active time		2		XTALI
Power-up to software ready			2 ms + 30000 XTALI	
_RESET inactive to software ready			30000	XTALI

## 5 Packages and Pin Descriptions

### 5.1 Packages

#### 5.1.1 LQFP-48




Figure 1: Pin Configuration, LQFP-48.

LQFP-48 package dimensions are at <http://www.vlsi.fi/vs1001/lqfp48.pdf>.

#### 5.1.2 BGA-49




Figure 2: Pin Configuration, BGA-49.

BGA-49 package dimensions are at <http://www.vlsi.fi/vs1001/bga49.pdf>

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
หากต้องการข้อมูลเพิ่มเติมให้ติดต่อแผนกนี้ขอรายละเอียดและตัวอย่างฉบับจริงของเอกสารชุดนี้ที่มีตรงไปใช้

5.1.3 SOIC-28




Figure 3: Pin Configuration, SOIC-28.

SOIC-28 package dimensions are at <http://www.vlsi.fi/vs1001/soic28.pdf>.



## 5.2 Pin Descriptions

### 5.2.1 LQFP-48 and BGA-49 Pin Descriptions

Pin Name	LQFP-48 Pin	BGA49 Ball	Pin Type	Function
XRESET	3	B1	DI	active low asynchronous reset
DGND0	4	D2	PWR	digital ground
DVDD0	6	D3	PWR	digital power supply
DREQ	8	E2	DO	data request, input bus
GPIO2 <sup>2</sup> / DCLK <sup>1</sup>	9	E1	DI	general purpose IO 2 / serial input data bus clock
GPIO3 <sup>2</sup> / SDATA <sup>1</sup>	10	F2	DI	general purpose IO 3 / serial data input
XDCS / BSYNC <sup>1</sup>	13	E3	DI	data chip select / byte sync, connect to DVDD if not used
DVDD1	14	F3	PWR	digital power supply
DGND1	16	F4	PWR	digital ground
XTALO	17	G3	AO	crystal output
XTALI	18	E4	AI	crystal input
DVDD2	19	G4	PWR	digital power supply
DGND2	20	F5	PWR	digital ground (in BGA-49, DGND2, 3, 4 conn. together)
DGND3	21	G5	PWR	digital ground
DGND4	22	F6	PWR	digital ground
XCS	23	G6	DI	chip select input (active low)
SCLK	28	D6	DI	clock for serial bus
SI	29	E7	DI	serial input
SO	30	D5	DO3	serial output
TEST	32	C6	DI	reserved for test, connect to DVDD
GPIO0 <sup>2</sup>	33	C7	DIO	general purpose IO 0, use 100 k $\Omega$ pull-down resistor
GPIO1 <sup>2</sup>	34	B6	DIO	general purpose IO 1
AGND0	37	C5	PWR	analog ground, low-noise reference
AVDD0	38	B5	PWR	analog power supply
RIGHT	39	A6	AO	right channel output
AGND1	40	B4	PWR	analog ground
AGND2	41	A5	PWR	analog ground
GBUF	42	C4	AO	ground buffer
AVDD1	43	A4	PWR	analog power supply
RCAP	44	B3	AIO	filtering capacitance for reference
AVDD2	45	A3	PWR	analog power supply
LEFT	46	B2	AO	left channel output
AGND3	47	A2	PWR	analog ground

<sup>1</sup> First pin function is active in New Mode, latter in Compatibility Mode.

<sup>2</sup> If not used, use 100 k $\Omega$  pull-down resistor.

Pin types:

Type	Description	Type	Description
DI	Digital input, CMOS Input Pad	AI	Analog input
DO	Digital output, CMOS Input Pad	AO	Analog output
DIO	Digital input/output	AIO	Analog input/output
DO3	Digital output, CMOS Tri-stated Output Pad	PWR	Power supply pin

In BGA-49, no-connect balls are A1, A7, B7, C1, C2, C3, D1, D4, D7, E5, E6, F1, F7, G1, G2, G7.

In LQFP-48, no-connect pins are 1, 2, 5, 7, 11, 12, 15, 24, 25, 26, 27, 31, 35, 36, 48.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 การทำซ้ำ การเผยแพร่ หรือการแจกจ่ายโดยไม่ได้รับอนุญาตจาก LSI Solution Inc. หรือผู้ถือลิขสิทธิ์ที่เกี่ยวข้อง

**5.2.2 SOIC-28 Pin Descriptions**

Pin Name	Pin	Pin Type	Function
DREQ	1	DO	data request, input bus
GPIO2 <sup>2</sup> / DCLK <sup>1</sup>	2	DIO	serial input data bus clock
GPIO3 <sup>2</sup> / SDATA <sup>1</sup>	3	DI	serial data input
XDCS / BSYNC <sup>1</sup>	4	DI	byte synchronization signal
DVDD1	5	PWR	digital power supply
DGND1	6	PWR	digital ground
XTALO	7	CLK	crystal output
XTALI	8	CLK	crystal input
DVDD2	9	PWR	digital power supply
DGND2	10	PWR	digital ground
XCS	11	DI	chip select input (active low)
SCLK	12	DI	clock for serial bus
SI	13	DI	serial input
SO	14	DO3	serial output
TEST	15	DI	reserved for test, connect to DVDD
GPIO0 <sup>2</sup>	16	DIO	reserved for test, <i>do not connect!</i>
GPIO1 <sup>2</sup>	17	DIO	reserved for test, <i>do not connect!</i>
AGND0	18	PWR	analog ground
AVDD0	19	PWR	analog power supply
RIGHT	20	AO	right channel output
AGND2	21	PWR	analog ground
RCAP	22	AIO	filtering capacitance for reference
AVDD2	23	PWR	analog power supply
LEFT	24	AO	left channel output
AGND3	25	PWR	analog ground
XRESET	26	DI	active low asynchronous reset
DGND0	27	PWR	digital ground
DVDD0	28	PWR	digital power supply

<sup>1</sup> First pin function is active in New Mode, latter in Compatibility Mode.

<sup>2</sup> If not used, use 100 k $\Omega$  pull-down resistor.

Pin types:

Type	Description	Type	Description
DI	Digital input, CMOS Input Pad	AI	Analog input
DO	Digital output, CMOS Input Pad	AO	Analog output
DIO	Digital input/output	AIO	Analog input/output
DO3	Digital output, CMOS Tri-stated Output Pad	PWR	Power supply pin

## 6 Connection Diagram, LQFP-48




Figure 4: Typical Connection Diagram Using LQFP-48.

The ground buffer GBUF can be used for common voltage (1.25 V) for earphones. This will eliminate the need for large isolation capacitors on line outputs, and thus the audio output pins from VS1011b may be connected directly to the earphone connector.

If GBUF is not used, LEFT and RIGHT must be provided with 100  $\mu$ F capacitors.

Note: This connection assumes SM\_SDINew is active (see Chapter 8.6.1). If also SM\_SDISHARE is used, xDCS doesn't need to be connected (see Chapter 7.2.1).

## 7 SPI Buses

### 7.1 General

The SPI Bus - that was originally used in some Motorola devices - has been used for both VS1011b's Serial Data Interface SDI (Chapters 7.3 and 8.4) and Serial Control Interface SCI (Chapters 7.4 and 8.5).

### 7.2 SPI Bus Pin Descriptions

#### 7.2.1 VS1002 Native Modes (New Mode)

These modes are active on VS1011b when SM\_SDINEW is set to 1. DCLK, SDATA and BSYNC are replaced with GPIO2, GPIO3 and XDCS, respectively.

SDI Pin	SCI Pin	Description
XDCS	XCS	Active low chip select input. A high level forces the serial interface into standby mode, ending the current operation. A high level also forces serial output (SO) to high impedance state. If SM_SDISHARE is 1, pin XDCS is not used, but the signal is generated internally by inverting XCS.
SCK		Serial clock input. The serial clock is also used internally as the master clock for the register interface. SCK can be gated or continuous. In either case, the first rising clock edge after XCS has gone low marks the first bit to be written.
SI		Serial input. If a chip select is active, SI is sampled on the rising CLK edge.
-	SO	Serial output. In reads, data is shifted out on the falling SCK edge. In writes SO is at a high impedance state.

#### 7.2.2 VS1001 Compatibility Mode

This mode is active when SM\_SDINEW is 0 (default). In this mode, DCLK, SDATA and BSYNC are active.

SDI Pin	SCI Pin	Description
-	XCS	Active low chip select input. A high level forces the serial interface into standby mode, ending the current operation. A high level also forces serial output (SO) to high impedance state. There is no chip select for SDI, which is always active.
DCLK	SCK	Serial clock input. The serial clock is also used internally as the master clock for the register interface. SCK can be gated or continuous. In either case, the first rising clock edge after XCS has gone low marks the first bit to be written.
SDATA	SI	Serial input. SI is sampled on the rising SCK edge, if XCS is low.
-	SO	Serial output. In reads, data is shifted out on the falling SCK edge. In writes SO is at a high impedance state.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
หรือการเผยแพร่ข้อมูลอื่น ๆ ภายนอกองค์กรโดยไม่ได้รับอนุญาตจากทางบริษัท

## 7.3 Serial Protocol for Serial Data Interface (SDI)

### 7.3.1 General

The serial data interface operates in slave mode so the DCLK signal must be generated by an external circuit.

Data (SDATA signal) can be clocked in at either the rising or falling edge of DCLK (Chapter 8.6).

VS1011b assumes its data input to be byte-synchronized. SDI bytes may be transmitted either MSb or LSB first, depending of contents of SCL\_MODE (Chapter 8.6).

### 7.3.2 SDI in VS1002 Native Modes (New Mode)

In VS1002 native modes (which are available also in VS1011b), byte synchronization is achieved by XDCS (or XCS if SM\_SDISHARE is 1). The state of XDCS (or XCS) may not change while a data byte transfer is in progress. To always maintain data synchronization even if there may be glitches in the boards using VS1011b, it is recommended to turn XDCS (or XCS) every now and then, for instance once after every flash data block or a few kilobytes, just to keep sure the host and VS1011b are in sync.

For new designs, using VS1002 native modes are recommended, as they are easier to implement than BSYNC generation.

### 7.3.3 SDI in VS1001 Compatibility Mode




Figure 5: BSYNC Signal - one byte transfer.

When VS1011b is running in VS1001 compatibility mode, a BSYNC signal must be generated to ensure correct bit-alignment of the input bitstream. The first DCLK sampling edge (rising or falling, depending on selected polarity), during which the BSYNC is high, marks the first bit of a byte (LSB, if LSB-first order is used, MSB, if MSB-first order is used). If BSYNC is '1' when the last bit is received, the receiver stays active and next 8 bits are also received.




Figure 6: BSYNC Signal - two byte transfer.

Using VS1001 compatibility mode in new designs is strongly discouraged.

### 7.3.4 SDI and DREQ

The DREQ signal of the data interface is used in slave mode to signal if VS1011b's FIFO is capable of receiving more input data. If DREQ is high, VS1011b can take at least 32 bytes of data. When there is less than 32 bytes of free space, DREQ is turned low, and the sender should stop transferring new data. Because of the 32-byte safety area, the sender may send upto 32 bytes of data at a time without checking the status of DREQ, making controlling VS1011b easier for low-speed microcontrollers.

Note: DREQ may turn low or high at any time, even during a byte transmission. Thus, DREQ should only be used to decide whether to send more bytes. It should not abort a byte transmission that has already started.

## 7.4 Serial Protocol for Serial Command Interface (SCI)

### 7.4.1 General

The serial bus protocol for the Serial Command Interface SCI (Chapter 8.5) consists of an instruction byte, address byte and one 16-bit data word. Each read or write operation can read or write a single register. Data bits are read at the rising edge, so the user should update data at the falling edge. Bytes are always send MSb first.

The operation is specified by an 8-bit instruction opcode. The supported instructions are read and write. See table below.

Instruction		
Name	Opcode	Operation
READ	0000 0011	Read data
WRITE	0000 0010	Write data

Note: After sending an SCI command, it is not allowed to send SCI or SDI data for 5 microseconds.

7.4.2 SCI Read

VS1011b registers are read by the following sequence, as shown in Figure 7. First, XCS line is pulled SI line followed by an 8-bit word address. After the address has been read in, any further data on SI is ignored. The 16-bit data corresponding to the received address will be shifted out onto the SO line.

XCS should be driven high after data has been shifted out.




Figure 7: SCI Word Read

7.4.3 SCI Write

VS1011b registers are written to using the following sequence, as shown in Figure 8. First, XCS line is pulled low to select the device. Then the WRITE opcode (0x2) is transmitted via the SI line followed by an 8-bit word address.

After the word has been shifted in and the last clock has been sent, XCS should be pulled high to end the WRITE sequence.




Figure 8: SCI Word Write

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### 7.5 SPI Timing Diagram




Figure 9: SPI Timing Diagram.

Symbol	Min	Max	Unit
tXCSS	5		ns
tSU	-26		ns
tH	2		XTALI cycles
tZ	0		ns
tWL	2		XTALI cycles
tWH	2		XTALI cycles
tV		2 (+ 25ns <sup>1</sup> )	XTALI cycles
tXCSH	-26		ns
tXCS	2		XTALI cycles
tDIS		10	ns

<sup>1</sup> 25ns is when pin loaded with 100pF capacitance. The time is shorter with lower capacitance.

Note: As tWL and tWH, as well as tH require at least 2 clock cycles, the maximum speed for the SPI bus that can easily be used is 1/6 of VS1011b's external clock speed XTALI. Slightly higher speed can be achieved with very careful timing tuning. For details, see Application Notes for VS10XX.

Note: Negative numbers mean that the signal can change in different order from what is shown in the diagram.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## 7.6 SPI Examples with SM\_SDINew and SM\_SDISHARED set

### 7.6.1 Two SCI Writes




Figure 10: Two SCI Operations.

Figure 10 shows two consecutive SCI operations. Note that xCS *must* be raised to inactive state between the writes.

### 7.6.2 Two SDI Bytes




Figure 11: Two SDI Bytes.

SDI data is synchronized with a raising edge of xCS as shown in Figure 11. However, every byte doesn't need separate synchronization.

### 7.6.3 SCI Operation in Middle of Two SDI Bytes




Figure 12: Two SDI Bytes Separated By an SCI Operation.

Figure 12 shows how an SCI operation is embedded in between SDI operations. The changes in xCS are used to synchronize both SDI and SCI.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## 8 Functional Description

### 8.1 Main Features

VS1011b is based on a proprietary digital signal processor, VS\_DSP. It contains all the code and data memory needed for MPEG and WAV PCM audio decoding, together with serial interfaces, a multirate stereo audio DAC and analog output amplifiers and filters.

VS1011b can play all MPEG 1 and 2 layer III files, with all sample rates and bitrates, including variable bitrate (VBR).

### 8.2 Supported Audio Codecs

Conventions	
Mark	Description
+	Format is supported
-	Format exists but is not supported
	Format doesn't exist

#### 8.2.1 Supported MP3 (MPEG layer 3) Formats

MPEG 1.0<sup>1</sup>:

Samplerate / Hz	Bitrate / kbit/s													
	32	40	48	56	64	80	96	112	128	160	192	224	256	320
48000	+	+	+	+	+	+	+	+	+	+	+	+	+	+
44100	+	+	+	+	+	+	+	+	+	+	+	+	+	+
32000	+	+	+	+	+	+	+	+	+	+	+	+	+	+

MPEG 2.0<sup>1</sup>:

Samplerate / Hz	Bitrate / kbit/s													
	8	16	24	32	40	48	56	64	80	96	112	128	144	160
24000	+	+	+	+	+	+	+	+	+	+	+	+	+	+
22050	+	+	+	+	+	+	+	+	+	+	+	+	+	+
16000	+	+	+	+	+	+	+	+	+	+	+	+	+	+

MPEG 2.5<sup>1 2</sup>:

Samplerate / Hz	Bitrate / kbit/s													
	8	16	24	32	40	48	56	64	80	96	112	128	144	160
12000	+	+	+	+	+	+	+	+	+	+	+	+	+	+
11025	+	+	+	+	+	+	+	+	+	+	+	+	+	+
8000	+	+	+	+	+	+	+	+	+	+	+	+	+	+

<sup>1</sup> Also all variable bitrate (VBR) formats are supported.

<sup>2</sup> Incompatibilities may occur because MPEG 2.5 is not a standard format.

<sup>3</sup> Nominal CLKI=24.576 MHz may be too little for glitchless playback.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### 8.2.2 Supported RIFF WAV Formats

The most common RIFF WAV subformats are supported.

Format	Name	Supported	Comments
0x01	PCM	+	16 and 8 bits, any sample rate ≤ 48kHz
0x02	ADPCM	-	
0x03	IEEE_FLOAT	-	
0x06	ALAW	-	
0x07	MULAW	-	
0x10	OKLADPCM	-	
0x11	IMA_ADPCM	-	
0x15	DIGISTD	-	
0x16	DIGIFIX	-	
0x30	DOLBY_AC2	-	
0x31	GSM610	-	
0x3b	ROCKWELL_ADPCM	-	
0x3c	ROCKWELL_DIGITALK	-	
0x40	G721_ADPCM	-	
0x41	G728_CELP	-	
0x50	MPEG	-	
0x55	MPEGLAYER3	+	For supported MP3 modes, see Chapter 8.2.1
0x64	G726_ADPCM	-	
0x65	G722_ADPCM	-	

### 8.3 Data Flow of VS1011b




Figure 13: Data Flow of VS1011b.

First, depending on the audio data, MP3 or PCM WAV data is received and decoded from the SDI bus.

After decoding, data may be sent to the Bass Enhancer depending on SCI\_BASS.

Then, if SCI\_A1ADDR is non-zero, application code is executed from the address pointed to by that register. For more details, see Application Notes for VS10XX.

After the optional user application, the signal is fed to the volume control unit, which also copies the data to the Audio FIFO.

The Audio FIFO holds the data, which is read by the Audio interrupt (Chapter 10.9.1) and fed to the sample rate converter and DACs. The size of the audio FIFO is 512 stereo (2×16-bit) samples.

The sample rate converter converts all different sample rates to CLKI/512 and feeds the data to the DAC, which in order creates a stereo in-phase analog signal. This signal is then forwarded to the earphone amplifier.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 ไม่สามารถบิดงอ, หักสั้น, ลอกทั้งหน้าเพื่อให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## 8.4 Serial Data Interface (SDI)

The serial data interface is meant for transferring compressed MP3 audio data as well as WAV PCM data.

Also several different tests may be activated through SDI as described in Chapter 9.

## 8.5 Serial Control Interface (SCI)

The serial control interface is compatible with the SPI bus specification. Data transfers are always 16 bits. VS1011b is controlled by writing and reading the registers of the interface.

The main controls of the control interface are:

- control of the operation mode
- uploading user programs
- access to header data
- status information
- feeding input data

## 8.6 SCI Registers

SCI registers, prefix SCI_, offset 0xC000				
Reg	Type	Reset	Abbrev[bits]	Description
0x0	rw	0	MODE	Mode control.
0x1	rw	0x1C <sup>1</sup>	STATUS	Status of VS1011b.
0x2	rw	0	BASS	Built-in bass enhancer.
0x3	rw	0	CLOCKF	Clock freq + doubler.
0x4	r	0	DECODE_TIME	Decode time in seconds.
0x5	rw	0	AUDATA	Misc. audio data.
0x6	rw	0	WRAM	RAM write.
0x7	rw	0	WRAMADDR	Base address for RAM write.
0x8	r	0	HDATA0	Stream header data 0.
0x9	r	0	HDATA1	Stream header data 1.
0xA	rw	0	AIADDR	Start address of application.
0xB	rw	0	VOL	Volume control.
0xC	rw	0	AICTRL0	Application control register 0.
0xD	rw	0	AICTRL1	Application control register 1.
0xE	rw	0	AICTRL2	Application control register 2.
0xF	rw	0	AICTRL3	Application control register 3.

<sup>1</sup> Firmware changes the value of this register immediately to 0x18, and in less than 100 ms to 0x10.

## 8.6.1 SCLMODE (RW)

SCLMODE is used to control operation of VS1011b.

Bit	Name	Function	Value	Description
0	SM_DIFF	Differential	0	normal in-phase audio
			1	left channel inverted
1	SM_SETTOZERO1	Set to zero	0	right
			1	wrong
2	SM_RESET	Soft reset	0	no reset
			1	reset
3	SM_OUTOFWAV	Jump out of WAV decoding	0	no
			1	yes
4	SM_SETTOZERO2	set to zero	0	right
			1	wrong
5	SM_TESTS	Allow SDI tests	0	not allowed
			1	allowed
6	SM_STREAM	Stream mode	0	no
			1	yes
7	SM_SETTOZERO3	set to zero	0	right
			1	wrong
8	SM_DACT	DCLK active edge	0	rising
			1	falling
9	SM_SDIORD	SDI bit order	0	MSb first
			1	MSb last
10	SM_SDISHARE	Share SPI chip select	0	no
			1	yes
11	SM_SDINEW	VS1002 native SPI modes	0	no
			1	yes
12	SM_SETTOZERO4	set to zero	0	right
			1	wrong
13	SM_SETTOZERO5	set to zero	0	right
			1	wrong

When SM\_DIFF is set, the player inverts the left channel output. For a stereo input this creates a virtual surround, and for a mono input this effectively creates a differential left/right signal.

By setting SM\_RESET to 1, the player is software reset. This bit clears automatically.

When the user decoding a WAV file wants to get out of the file without playing it to the end, set SM\_OUTOFWAV, and send zeros to VS1002c until SM\_OUTOFWAV is again zero. If the user doesn't want to check SM\_OUTOFWAV, send 128 zeros.

If SM\_TESTS is set, SDI tests are allowed. For more details on SDI tests, look at Chapter 9.6.

SM\_STREAM activates VS1011b's stream mode. In this mode, data should be sent with as even intervals as possible (and preferable with data blocks of less than 512 bytes), and VS1011b makes every attempt to keep its input buffer half full by changing its playback speed up to 5%. For best quality sound, the เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาด้านนี้ เมื่อนำมาใช้ประโยชน์ด้านการค้า

average speed error should be within 0.5%, the bitrate should not exceed 160 kbit/s and VBR should not be used. For details, see Application Notes for VS10XX.

SM\_DACT defines the active edge of data clock for SDI. If clear data is read at the rising edge, and if set data is read at the falling edge.

When SM\_SDIORD is clear, bytes on SDI are sent as a default MSb first. By setting SM\_SDIORD, the user may reverse the bit order for SDI, i.e. bit 0 is received first and bit 7 last. Bytes are, however, still sent in the default order. This register bit has no effect on the SCI bus.

Setting SM\_SDISHARE makes SCI and SDI share the same chip select, as explained in Chapter 7.2, if also SM\_SDINEW is set.

Setting SM\_SDINEW will activate VS1002 native serial modes as described in Chapters 7.2.1 and 7.3.2.

### 8.6.2 SCLSTATUS (RW)

SCLSTATUS contains information on the current status of VS1011b and lets the user shutdown the chip without audio glitches.

Name	Bits	Description
SS_VER	6..4	Version
SS_APDOWN2	3	Analog driver powerdown
SS_APDOWN1	2	Analog internal powerdown
SS_AVOL	1..0	Analog volume control

SS\_VER is 0 for VS1001, 1 for VS1011, 2 for VS1002 and 3 for vs1003.

SS\_APDOWN2 controls analog driver powerdown. Normally this bit is controlled by the system firmware. However, if the user wants to powerdown VS1011b with a minimum power-off transient, turn this bit to 1, then wait for at least a few milliseconds before activating reset. For more details, see Application Notes for VS10XX.

SS\_APDOWN1 controls internal analog powerdown. This bit is meant to be used by the system firmware only.

SS\_AVOL is the analog volume control: 0 = -0 dB, 1 = -6 dB, 3 = -12 dB. This register is meant to be used automatically by the system firmware only.

### 8.6.3 SCLBASS (RW)

Name	Bits	Description
SB_AMPLITUDE	7..4	Enhancement in 1 dB steps (0..15)
SB_FREQLIMIT	3..0	Lower limit frequency in 10 Hz steps (2..15)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
โดยไม่ได้รับอนุญาตจาก LSI และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

The Bass Enhancer VSBE is a powerful bass boosting DSP algorithm, which tries to take the most out of the users earphones without causing clipping.

VSBE is activated when SB\_AMPLITUDE is set to non-zero. SB\_AMPLITUDE should be set to the user's preferences, and SB\_FREQLIMIT to roughly 1.5 times the lowest frequency the user's audio system can reproduce.

Note: Because VSBE tries to avoid clipping, it gives the best bass boost with dynamical music material, or when the playback volume is not set to maximum.

#### 8.6.4 SCLCLOCKF (RW)

SCLCLOCKF is used to tell if the input clock XTALI is running at something else than 24.576 MHz. XTALI is set in 2 kHz steps. Thus, the formula for calculating the correct value for this register is  $\frac{XTALI}{2000}$  (XTALI is in Hz). Values may be between 0..32767, although hardware limits the highest allowed speed. Also, with speeds lower than 24.576 MHz all sample rates and bitstream widths are no longer available.

Setting the MSB of SCLCLOCKF to I activates internal clock-doubling. A clock of upto 15 MHz may be doubled depending on the voltage provided to the chip.

Note: SCLCLOCKF must be set before beginning decoding audio data; otherwise the sample rate will not be set correctly.

Note: SCLCLOCKF needs to be rewritten after each software reset. This is different from how VS1002 operates.

Example 1: For a 26 MHz clock the value would be  $\frac{26000000}{2000} = 13000$ .

Example 2: For a 13 MHz external clock and using internal clock-doubling for a 26 MHz internal frequency, the value would be  $0x8000 + \frac{13000000}{2000} = 39268$ .

Example 3: For a 24.576 MHz clock the value would be either  $\frac{24576000}{2000} = 12288$ , or just the default value 0. For this clock frequency, SCLCLOCKF doesn't need to be set.

#### 8.6.5 SCLDECODE\_TIME (RW)

When decoding correct data, current decoded time is shown in this register in full seconds.

The user may change the value of this register. However, in that case the new value should be written twice.

SCLDECODE\_TIME is reset at every software reset.

### 8.6.6 SCLAUDATA (RW)

When decoding correct data, the current sample rate and number of channels can be found in bits 15..1 and 0 of SCLAUDATA, respectively. Bits 15..1 contain the sample rate divided by two, and bit 0 is 0 for mono data and 1 for stereo. Writing to this register will change the sample rate on the run to the number given.

Example: 44100 Hz stereo data reads as 0xAC45 (44101).

### 8.6.7 SCLWRAM (RW)

SCLWRAM is used to upload application programs and data to instruction and data RAMs. The start address must be initialized by writing to SCLWRAMADDR prior to the first call of SCLWRAM. As 16 bits of data can be transferred with one SCLWRAM write, and the instruction word is 32 bits long, two consecutive writes are needed for each instruction word. The byte order is big-endian (i.e. MSBs first). After each full-word write, the internal pointer is autoincremented.

SM_WRAMADDR Start...End	Dest. addr. Start...End	Bits/ Word	Description
0x1380...0x13FF	0x1380...0x13FF	16	X data RAM
0x4780...0x47FF	0x0780...0x07FF	16	Y data RAM
0x8030...0x84FF	0x0030...0x04FF	32	Instruction RAM

### 8.6.8 SCLWRAMADDR (RW)

SCLWRAMADDR is used to set the program address for following SCLWRAM writes.

## 8.6.9 SCLHDAT0 and SCLHDAT1 (R)

Bit	Function	Value	Explanation
HDAT1[15:5]	syncword	2047	stream valid
HDAT1[4:3]	ID	3	ISO 11172-3 1.0
		2	MPG 2.0 (1/2-rate)
		1	MPG 2.5 (1/4-rate)
		0	MPG 2.5 (1/4-rate)
HDAT1[2:1]	layer	3	I
		2	II
		1	III
		0	reserved
		0	reserved
HDAT1[0]	protect bit	1	No CRC
		0	CRC protected
HDAT0[15:12]	bitrate		ISO 11172-3
HDAT0[11:10]	sample rate	3	reserved
		2	32/16/8 kHz
		1	48/24/12 kHz
		0	44/22/11 kHz
		0	44/22/11 kHz
HDAT0[9]	pad bit	1	additional slot
		0	normal frame
HDAT0[8]	private bit		not defined
HDAT0[7:6]	mode	3	mono
		2	dual channel
		1	joint stereo
		0	stereo
HDAT0[5:4]	extension		ISO 11172-3
HDAT0[3]	copyright	1	copyrighted
		0	free
HDAT0[2]	original	1	original
		0	copy
HDAT0[1:0]	emphasis	3	CCITT J.17
		2	reserved
		1	50/15 microsec
		0	none

When read, SCLHDAT0 and SCLHDAT1 contain header information that is extracted from MPEG stream being currently being decoded. Right after resetting VS1011b, 0 is automatically written to both registers, indicating no data has been found yet.

The “sample rate” field in SCLHDAT0 is interpreted according to the following table:

“sample rate”	ID=3 / Hz	ID=2 / Hz	ID=0,1 / Hz
3	-	-	-
2	32000	16000	8000
1	48000	24000	12000
0	44100	22050	11025

The “bitrate” field in HDAT0 is read according to the following table:

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ควรถูกแก้ไข ดัดแปลง หรือทำซ้ำโดยไม่ได้รับอนุญาตจากผู้จัดทำเอกสารชุดนี้

“bitrate”	ID=3 / kbit/s	ID=0,1,2 / kbit/s
15	forbidden	forbidden
14	320	160
13	256	144
12	224	128
11	192	112
10	160	96
9	128	80
8	112	64
7	96	56
6	80	48
5	64	40
4	56	32
3	48	24
2	40	16
1	32	8
0	-	-

When decoding a WAV file, SPI\_HDAT0 and SPI\_HDAT1 read as 0x7761, and 0x7665, respectively.

#### 8.6.10 SCLAIADDR (RW)

SCLAIADDR indicates the start address of the application code written earlier with SCLWRAMADDR and SCLWRAM registers. If no application code is used, this register should not be initialized, or it should be initialized to zero. For more details, see Application Notes for VS10XX.

#### 8.6.11 SCLVOL (RW)

SCLVOL is a volume control for the player hardware. For each channel, a value in the range of 0..191 or 255 may be defined to set its attenuation from the maximum volume level (in 0.5 dB steps). The left channel value is then multiplied by 256 and the values are added. Thus, maximum volume is 0 and total silence if 0xFFFF. Example: for a volume of -2.0 dB for the left channel and -3.5 dB for the right channel:  $(4 \times 256) + 7 = 0x407$ . Note, that at startup volume is set to full volume. Resetting the software does not reset the volume setting.

Note: Setting the volume to total silence (255 for both left and right channels) will turn analog power off.

#### 8.6.12 SCLAICTRL[x] (RW)

SCLAICTRL[x] registers (  $x=[0..3]$  ) can be used to access the user's application program.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
หรือการอื่นใดโดยไม่ได้รับอนุญาตจากบริษัทและต้องอ้างอิงถึงข้อมูลเอกสารทุกครั้งที่มีการนำไปใช้

### 8.7 Stereo Audio DAC

Decoded digital data is transformed into analog format by an 18/20-bit oversampling multi-bit sigma-delta D/A converter. The oversampled output is low-pass filtered by an on-chip analog filter. The output rate of the D/A converter is always 1/4 of the clock rate, or 128 times the highest usable sample rate. For instance for a 24.576 MHz clock, the D/A converter operates at 128x48 kHz, which is 6.144 MHz. If the input sample rate is other than 48 kHz, it is internally converted to 48 kHz by the DAC. This removes the need for complex PLL-based clocking schemes and allows almost unlimited sample rate accuracy with one fixed master clock frequency.

If the input of the decoder is invalid or it is not received fast enough, analog outputs are automatically muted.



## 9 Operation

### 9.1 Clocking

VS1011b operates on a single, nominally 24.576 MHz fundamental frequency master clock. This clock can be generated by external circuitry (connected to pin XTALI) or by the internal clock crystal interface (pins XTALI and XTALO). This clock is sufficient to support a high quality audio output for almost all standard sample rates and bit-rates (see Application Notes for VS10XX).

### 9.2 Hardware Reset

When the XRESET -signal is driven low, VS1011b is reset and all the control registers and internal states are set to the initial values. XRESET-signal is asynchronous to any external clock. The reset mode doubles as a full-powerdown mode, where both digital and analog parts of VS1011b are in minimum power consumption stage, and where clocks are stopped. Also XTALO and XTALI are grounded.

After a hardware reset (or at power-up), the user should set such basic software registers as SCLVOL for volume (and SCLCLOCKF if the input clock is anything else than 24.576 MHz) before starting decoding.

### 9.3 Software Reset

In some cases the decoder software has to be reset. This is done by activating bit 2 in SCLMODE register (Chapter 8.6.1). Then wait for at least 2  $\mu$ s, then look at DREQ. DREQ will stay down for at least 6000 clock cycles, which means an approximate 250  $\mu$ s delay if VS1011b is run at 24.576 MHz. After DREQ is up, you may continue playback as usual.

If you want to make sure VS1011b doesn't cut the ending of low-bitrate data streams and you want to do a software reset, it is recommended to feed 2048 zeros to the SDI bus after the file and before the reset.

### 9.4 Play/Decode

This is the normal operation mode of VS1011b. SDI data is decoded. Decoded samples are converted to analog domain by the internal DAC. If there are bad problems in the decoding process, the error flags of SCLHDAT0 and SCLHDAT1 are set to 0 and analog outputs are muted.

When there is no input for decoding, VS1011b goes into idle mode (lower power consumption than during decoding) and actively monitors the serial data input for valid data.

### 9.5 Feeding PCM data

VS1011b can be used as a PCM decoder by sending to it a WAV file header. If the length sent in the WAV file is 0 or 0xFFFFFFFF, VS1011b will stay in PCM mode indefinitely. 8-bit linear and 16-bit linear audio is supported in mono or stereo.

### 9.6 SDI Tests

There are several test modes in VS1011b, which allow the user to perform memory tests, SCI bus tests, and several different sine wave tests.

All tests are started in a similar way: VS1011b is hardware reset, SM\_TESTS is set, and then a test command is sent to the SDI bus. Each test is started by sending a 4-byte special command sequence, followed by 4 zeros. The sequences are described below.

#### 9.6.1 Sine Test

Sine test is initialized with the 8-byte sequence 0x53 0xEF 0x6E *n* 0 0 0 0, where *n* defines the sine test to use. *n* is defined as follows:

<i>n</i> bits		
Name	Bits	Description
$F_sIdx$	7:5	Sample rate index
$S$	4:0	Sine skip speed

$F_sIdx$	$F_s$
0	44100 Hz
1	48000 Hz
2	32000 Hz
3	22050 Hz
4	24000 Hz
5	16000 Hz
6	11025 Hz
7	12000 Hz

The frequency of the sine to be output can now be calculated from  $F = F_s \times \frac{S}{128}$ .

Example: Sine test is activated with value 126, which is 0b01111110. Breaking *n* to its components,  $F_sIdx = 0b011 = 1$  and thus  $F_s = 22050Hz$ .  $S = 0b11110 = 30$ , and thus the final sine frequency  $F = 22050Hz \times \frac{30}{128} \approx 5168Hz$ .

To exit the sine test, send the sequence 0x45 0x78 0x69 0x74 0 0 0 0.

Note: Sine test signals go through the digital volume control, so it is possible to test channels separately.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 ไม่สามารถนำเอกสารนี้ไปทำซ้ำหรือแก้ไขโดยไม่ได้รับอนุญาตจากผู้จัดทำเอกสารทุกครั้งที่มีการนำไปใช้

### 9.6.2 Pin Test

Pin test is activated with the 8-byte sequence 0x50 0xED 0x6E 0x54 0 0 0 0. This test is meant for chip production testing only.

### 9.6.3 Memory Test

Memory test mode is initialized with the 8-byte sequence 0x4D 0xEA 0x6D 0x54 0 0 0 0. After this sequence, wait for 200000 clock cycles. The result can be read from the SCI register SCL\_HDAT0, and 'one' bits are interpreted as follows:

Bit(s)	Meaning
15	Test finished
14..7	Unused
6	Mux test succeeded
5	Good I RAM
4	Good Y RAM
3	Good X RAM
2	Good I ROM
1	Good Y ROM
0	Good X ROM

Memory tests overwrite the current contents of the RAM memories.

### 9.6.4 Erk Test

Erk test is activated with the 8-byte sequence 0xCB 0x72 0x6B 0x54 0 0 0 0. This test is meant for chip production testing only.

### 9.6.5 SCI Test

Sci test is initialized with the 8-byte sequence 0x53 0x70 0xEE  $n$  0 0 0 0, where  $n - 48$  is the register number to test. The content of the given register is read and copied to SCL\_HDAT0. If the register to be tested is HDAT0, the result is copied to SCL\_HDAT1.

Example: if  $n$  is 48, contents of SCI register 0 (SCLMODE) is copied to SCL\_HDAT0.

## 10 VS1011b Registers

### 10.1 Who Needs to Read This Chapter

User software is required when a user wishes to add some own functionality like DSP effects or tone controls to VS1011b.

However, most users of VS1011b don't need to worry about writing their own code, or about this chapter, including those who only download software plug-ins from VLSI Solution's Web site.

### 10.2 The Processor Core

VS\_DSP is a 16/32-bit DSP processor core that also had extensive all-purpose processor features. VLSI Solution's free VSKIT Software Package contains all the tools and documentation needed to write, simulate and debug Assembly Language or Extended ANSI C programs for the VS\_DSP processor core. VLSI Solution also offers a full Integrated Development Environment VSIDE for full debug capabilities.

### 10.3 VS1011b Memory Map

VS1011b's Memory Map is shown in Figure 14.

### 10.4 SCI Registers

SCI registers described in Chapter 8.6 can be found here between 0xC000..0xC00F. In addition to these registers, there is one in address 0xC010, called SPI.CHANGE.

SPI registers, prefix SPI.				
Reg	Type	Reset	Abbrev[bits]	Description
0xC010	r	0	CHANGE[5:0]	Last SCI access address.

SPI.CHANGE bits		
Name	Bits	Description
SPI.CH_WRITE	4	1 if last access was a write cycle.
SPI.CH_ADDR	3:0	SPI address of last access.




Figure 14: User's Memory Map.

### 10.5 Serial Data Registers

SDI registers, prefix SER				
Reg	Type	Reset	Abbrev[bits]	Description
0xC011	r	0	DATA	Last received 2 bytes, big-endian.
0xC012	w	0	DREQ[0]	DREQ pin control.

## 10.6 DAC Registers

DAC registers, prefix DAC_				
Reg	Type	Reset	Abbrev[bits]	Description
0xC013	rw	0	FCTLL	DAC frequency control, 16 LSbs.
0xC014	rw	0	FCTLH[4:0]	Clock doubler + DAC frequency control MSbs.
0xC015	rw	0	LEFT	DAC left channel PCM value.
0xC016	rw	0	RIGHT	DAC right channel PCM value.

Every fourth clock cycle, an internal 26-bit counter is added to by  $\text{DAC\_FCTLH}[3:0] \times 65536 + \text{DAC\_FCTLL}$ . Whenever this counter overflows, values from `DAC_LEFT` and `DAC_RIGHT` are read and a DAC interrupt is generated.

If `DAC_FCTL[4]` is 1, the internal clock doubler is activated.

## 10.7 GPIO Registers

GPIO registers, prefix GPIO_				
Reg	Type	Reset	Abbrev[bits]	Description
0xC017	rw	0	DDR[3:0]	Direction.
0xC018	r	0	IDATA[3:0]	Values read from the pins.
0xC019	rw	0	ODATA[3:0]	Values set to the pins.

`GPIO_DIR` is used to set the direction of the GPIO pins. 1 means output. `GPIO_ODATA` remembers its values even if a `GPIO_DIR` bit is set to input.

GPIO registers don't generate interrupts.

Note: Bits 2 and 3 of `GPIO_DDR` and `GPIO_ODATA` are switched in some pre-production VS1011's dated 2003. Thus, for example, writing 8 to both registers in such a chip will set pin `GPIO2` to 1 instead of `GPIO3`.

## 10.8 Interrupt Registers

Interrupt registers, prefix INT_				
Reg	Type	Reset	Abbrev[bits]	Description
0xC01a	rw	0	ENABLE[2:0]	Interrupt enable.
0xC01b	w	0	GLOB_DIS[-]	Write to add to interrupt counter.
0xC01c	w	0	GLOB_ENA[-]	Write to subtract from interrupt counter.
0xC01d	rw	0	COUNTER[4:0]	Interrupt counter.

INT\_ENABLE controls the interrupts. The control bits are as follows:

INT_ENABLE bits		
Name	Bits	Description
INT_EN_SDI	2	Enable Data interrupt.
INT_EN_SCI	1	Enable SCI interrupt.
INT_EN_DAC	0	Enable DAC interrupt.

Note: It may take up to 6 clock cycles before changing INT\_ENABLE has any effect.

Writing any value to INT\_GLOB\_DIS adds one to the interrupt counter INT\_COUNTER and effectively disables all interrupts. It may take up to 6 clock cycles before writing to this register has any effect.

Writing any value to INT\_GLOB\_ENA subtracts one from the interrupt counter (unless INT\_COUNTER already was 0). If the interrupt counter becomes zero, interrupts selected with INT\_ENABLE are re-stored. An interrupt routine should always write to this register as the last thing it does, because interrupts automatically add one to the interrupt counter, but subtracting it back to its initial value is the responsibility of the user. It may take up to 6 clock cycles before writing this register has any effect.

By reading INT\_COUNTER the user may check if the interrupt counter is correct or not. If the register is not 0, interrupts are disabled.

## 10.9 System Vector Tags

The System Vector Tags are tags that may be replaced by the user to take control over several decoder functions.

### 10.9.1 AudioInt, 0x20

Normally contains the following VS\_DSP assembly code:

```
jmp_i DAC_INT_ADDRESS, (i6)+1
```

The user may, at will, replace the instruction with a *jmp\_i* command to gain control over the audio interrupt.

### 10.9.2 SciInt, 0x21

Normally contains the following VS\_DSP assembly code:

```
jmp_i SCI_INT_ADDRESS, (i6)+1
```

The user may, at will, replace the instruction with a *jmp\_i* command to gain control over the SCI interrupt.

### 10.9.3 DataInt, 0x22

Normally contains the following VS\_DSP assembly code:

```
jmp_i SDI_INT_ADDRESS, (i6)+1
```

The user may, at will, replace the instruction with a *jmp\_i* command to gain control over the SDI interrupt.

### 10.9.4 UserCodec, 0x0

Normally contains the following VS\_DSP assembly code:

```
j_r  
nop
```

If the user wants to take control away from the standard decoder, the first instruction should be replaced with an appropriate *j* command to user's own code.

Unless the user is feeding MP3 data at the same time, the system activates the user program in less than 1 ms. After this, the user should steal interrupt vectors from the system, and insert user programs.

## 10.10 System Vector Functions

The System Vector Functions are pointers to some functions that the user may call to help implementing his own applications.

### 10.10.1 WriteIRam(), 0x2

VS\_DSP C prototype:

```
void WriteIRam(register __i0 u_int16 *addr, register __a1 u_int16 msW, register __a0 u_int16 lsW);
```

This is the only supported way to write to the User Instruction RAM. This is because Instruction RAM cannot be written when program control is in RAM. Thus, the actual implementation of this function is in ROM, and here is simply a tag to that routine.

### 10.10.2 ReadIRam(), 0x4

VS\_DSP C prototype:

```
u_int32 ReadIRam(register __i0 u_int16 *addr);
```

This is the only supported way to read from the User Instruction RAM. This is because Instruction RAM cannot be read when program control is in RAM. Thus, the actual implementation of this function is in ROM, and here is simply a tag to that routine.

A1 contains the MSBs and a0 the LSBs of the result.

### 10.10.3 DataBytes(), 0x6

VS\_DSP C prototype:

```
u_int16 DataBytes(void);
```

If the user has taken over the normal operation of the system by switching the pointer in UserCodec to point to his own code, he may read data from the Data Interface through this and the following two functions.

This function returns the number of data bytes that can be read.

#### 10.10.4 GetDataByte(), 0x8

VS\_DSP C prototype:

```
u_int16 GetDataByte(void);
```


Reads and returns one data byte from the Data Interface. This function will wait until there is enough data in the input buffer.

#### 10.10.5 GetDataWords(), 0xa

VS\_DSP C prototype:

```
void GetDataWords(register __i0 __y u_int16 *d, register __a0 u_int16 n);
```

Read  $n$  data byte pairs and copy them in big-endian format (first byte to MSBs) to  $d$ . This function will wait until there is enough data in the input buffer.



## 11 Document Version Changes

This chapter describes the most important changes to this document.

### 11.1 Version 1.01 for VS1011b, 2004-11-19

- Removed non-existing SCIMB\_POWERDOWN bit.
- Added SOIC-28 package to Chapters 5.1.3 and 5.2.2.

### 11.2 Version 1.00 for VS1011b, 2004-10-22

- Fully qualified values to tables in Chapter 4.
- Reassigned BGA-49 balls for pins DVDD2, DGND2 and DGND3 in Chapter 5.2.

### 11.3 Version 0.71 for VS1011, 2004-07-20

- Added instructions to add 100 k $\Omega$  pull-down resistor to unused GPIOs to Chapter 5.2.

### 11.4 Version 0.70 for VS1011, 2004-05-13

- Removed SM\_JUMP.

### 11.5 Version 0.62 for VS1011, 2004-03-24

- Rewrote and clarified Chapter 8.2, Supported Audio Codecs.

### 11.6 Version 0.61 for VS1011, 2004-03-11


- Added samplerate and bitrate tables to Chapter 8.6.9.

### 11.7 Version 0.6 for VS1011, 2004-02-13

- Added BGA-49 to Packages and Pin Descriptions (Chapter 5).
- Added new Chapter 8.2, Supported Audio Codecs.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
หากมีข้อผิดพลาดหรือข้อสงสัย กรุณาแจ้งให้เราทราบ และขออภัยในความผิดพลาดของเอกสารชุดนี้ที่ได้นำไปใช้

## 12 Contact Information



VLSI Solution Oy  
 Hermiankatu 6-8 C  
 FIN-33720 Tampere  
 FINLAND

Fax: +358-3-316 5220  
 Phone: +358-3-316 5230  
 Email: sales@vlsi.fi  
 URL: <http://www.vlsi.fi/>

Note: If you have questions, first see <http://www.vlsi.fi/vs1011/faq/>.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่าจะโดยวิธีใดก็ตาม สิ่งทั้งหมดนี้ไม่ได้แปลว่าเราอนุญาตให้มีการใช้ซ้ำโดยไม่ได้รับอนุญาตจากผู้ขาย

# SN54HC08, SN74HC08 QUADRUPLE 2-INPUT POSITIVE-AND GATES

SCLS081B - DECEMBER 1982 - REVISED MAY 1997

- Package Options Include Plastic Small-Outline (D), Thin Shrink Small-Outline (PW), and Ceramic Flat (W) Packages, Ceramic Chip Carriers (FK), and Standard Plastic (N) and Ceramic (J) 300-mil DIPs

## description


These devices contain four independent 2-input AND gates. They perform the Boolean function  $Y = A \cdot B$  or  $Y = \overline{A + B}$  in positive logic.

The SN54HC08 is characterized for operation over the full military temperature range of  $-55^{\circ}\text{C}$  to  $125^{\circ}\text{C}$ . The SN74HC08 is characterized for operation from  $-40^{\circ}\text{C}$  to  $85^{\circ}\text{C}$ .


FUNCTION TABLE  
(each gate)

INPUTS		OUTPUT
A	B	Y
H	H	H
L	X	L
X	L	L

SN54HC08 ... J OR W PACKAGE  
SN74HC08 ... D, N, OR PW PACKAGE  
(TOP VIEW)




SN54HC08 ... FK PACKAGE  
(TOP VIEW)



NC - No internal connection

## logic symbol†



† This symbol is in accordance with ANSI/IEEE Std 91-1984 and IEC Publication 617-12. Pin numbers shown are for the D, J, N, PW, and W packages.

## logic diagram (positive logic)



Please be aware that an important notice concerning availability, standard warranty, and use in critical applications of Texas Instruments semiconductor products and disclaimers thereto appears at the end of this data sheet.

PRODUCTION DATA information is current as of publication date. Products conform to specifications per the terms of Texas Instruments standard warranty. Production processing does not necessarily include testing of all parameters.

**TEXAS  
INSTRUMENTS**

Copyright © 1997, Texas Instruments Incorporated

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับใช้ศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามเผยแพร่โดยไม่ได้รับอนุญาตจากเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

POST OFFICE BOX 655303 • DALLAS, TEXAS 75265



# SN54HC08, SN74HC08 QUADRUPLE 2-INPUT POSITIVE-AND GATES

SCLS081B – DECEMBER 1982 – REVISED MAY 1997

electrical characteristics over recommended operating free-air temperature range (unless otherwise noted)

PARAMETER	TEST CONDITIONS		V <sub>CC</sub>	T <sub>A</sub> = 25°C			SN54HC08		SN74HC08		UNIT
				MIN	TYP	MAX	MIN	MAX	MIN	MAX	
V <sub>OH</sub>	V <sub>I</sub> = V <sub>IH</sub> or V <sub>IL</sub>	I <sub>OH</sub> = -20 μA	2 V	1.9	1.998		1.9		1.9	V	
			4.5 V	4.4	4.499		4.4		4.4		
			6 V	5.9	5.999		5.9		5.9		
		I <sub>OH</sub> = -4 mA	4.5 V	3.98	4.3		3.7		3.84		
		I <sub>OH</sub> = -5.2 mA	6 V	5.48	5.8		5.2		5.34		
V <sub>OL</sub>	V <sub>I</sub> = V <sub>IH</sub> or V <sub>IL</sub>	I <sub>OL</sub> = 20 μA	2 V		0.002	0.1		0.1		0.1	V
			4.5 V		0.001	0.1		0.1		0.1	
			6 V		0.001	0.1		0.1		0.1	
		I <sub>OL</sub> = 4 mA	4.5 V		0.17	0.26		0.4		0.33	
		I <sub>OL</sub> = 5.2 mA	6 V		0.15	0.26		0.4		0.33	
I <sub>I</sub>	V <sub>I</sub> = V <sub>CC</sub> or 0		6 V		±0.1	±100		±1000		±1000	nA
I <sub>CC</sub>	V <sub>I</sub> = V <sub>CC</sub> or 0, I <sub>O</sub> = 0		6 V			2		40		20	μA
C <sub>i</sub>			2 V to 6 V		3	10		10		10	pF

switching characteristics over recommended operating free-air temperature range, C<sub>L</sub> = 50 pF (unless otherwise noted) (see Figure 1)

PARAMETER	FROM (INPUT)	TO (OUTPUT)	V <sub>CC</sub>	T <sub>A</sub> = 25°C			SN54HC08		SN74HC08		UNIT
				MIN	TYP	MAX	MIN	MAX	MIN	MAX	
t <sub>pd</sub>	A or B	Y	2 V		50	100		150		125	ns
			4.5 V		10	20		30		25	
			6 V		8	17		25		21	
t <sub>t</sub>		Y	2 V		38	75		110		95	ns
			4.5 V		8	15		22		19	
			6 V		6	13		19		16	


operating characteristics, T<sub>A</sub> = 25°C

PARAMETER	TEST CONDITIONS	TYP	UNIT
C <sub>pd</sub> Power dissipation capacitance per gate	No load	20	pF

# V54HC08, SN74HC08 QUADRUPE 2-INPUT POSITIVE-AND GATES

S081B - DECEMBER 1982 - REVISED MAY 1997

## PARAMETER MEASUREMENT INFORMATION



- TES: A.  $C_L$  includes probe and test-fixture capacitance.  
 B. Phase relationships between waveforms were chosen arbitrarily. All input pulses are supplied by generators having the following characteristics:  $PRR \leq 1 \text{ MHz}$ ,  $Z_O = 50 \Omega$ ,  $t_r = 6 \text{ ns}$ ,  $t_f = 6 \text{ ns}$ .  
 C. The outputs are measured one at a time with one input transition per measurement.  
 D.  $t_{pLH}$  and  $t_{pHL}$  are the same as  $t_{pd}$ .

Figure 1. Load Circuit and Voltage Waveforms

## IMPORTANT NOTICE

Texas Instruments and its subsidiaries (TI) reserve the right to make changes to their products or to discontinue any product or service without notice, and advise customers to obtain the latest version of relevant information to verify, before placing orders, that information being relied on is current and complete. All products are sold subject to the terms and conditions of sale supplied at the time of order acknowledgement, including those pertaining to warranty, patent infringement, and limitation of liability.

TI warrants performance of its semiconductor products to the specifications applicable at the time of sale in accordance with TI's standard warranty. Testing and other quality control techniques are utilized to the extent TI deems necessary to support this warranty. Specific testing of all parameters of each device is not necessarily performed, except those mandated by government requirements.

CERTAIN APPLICATIONS USING SEMICONDUCTOR PRODUCTS MAY INVOLVE POTENTIAL RISKS OF DEATH, PERSONAL INJURY, OR SEVERE PROPERTY OR ENVIRONMENTAL DAMAGE ("CRITICAL APPLICATIONS"). TI SEMICONDUCTOR PRODUCTS ARE NOT DESIGNED, AUTHORIZED, OR WARRANTED TO BE SUITABLE FOR USE IN LIFE-SUPPORT DEVICES OR SYSTEMS OR OTHER CRITICAL APPLICATIONS. INCLUSION OF TI PRODUCTS IN SUCH APPLICATIONS IS UNDERSTOOD TO BE FULLY AT THE CUSTOMER'S RISK.

In order to minimize risks associated with the customer's applications, adequate design and operating safeguards must be provided by the customer to minimize inherent or procedural hazards.

TI assumes no liability for applications assistance or customer product design. TI does not warrant or represent that any license, either express or implied, is granted under any patent right, copyright, mask work right, or other intellectual property right of TI covering or relating to any combination, machine, or process in which such semiconductor products or services might be or are used. TI's publication of information regarding any third party's products or services does not constitute TI's approval, warranty or endorsement thereof.

Copyright © 1998, Texas Instruments Incorporated

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

# LM1117/LM1117I

## 800mA Low-Dropout Linear Regulator

### General Description

The LM1117 is a series of low dropout voltage regulators with a dropout of 1.2V at 800mA of load current. It has the same pin-out as National Semiconductor's industry standard LM317.

The LM1117 is available in an adjustable version, which can set the output voltage from 1.25V to 13.8V with only two external resistors. In addition, it is also available in five fixed voltages, 1.8V, 2.5V, 2.85V, 3.3V, and 5V.

The LM1117 offers current limiting and thermal shutdown. Its circuit includes a zener trimmed bandgap reference to assure output voltage accuracy to within  $\pm 1\%$ .

The LM1117 series is available in LLP, TO-263, SOT-223, TO-220, and TO-252 D-PAK packages. A minimum of 10 $\mu$ F tantalum capacitor is required at the output to improve the transient response and stability.

### Features


- Available in 1.8V, 2.5V, 2.85V, 3.3V, 5V, and Adjustable Versions
- Space Saving SOT-223 and LLP Packages
- Current Limiting and Thermal Protection
- Output Current 800mA
- Line Regulation 0.2% (Max)
- Load Regulation 0.4% (Max)
- Temperature Range
  - LM1117 0°C to 125°C
  - LM1117I -40°C to 125°C

### Applications

- 2.85V Model for SCSI-2 Active Termination
- Post Regulator for Switching DC/DC Converter
- High Efficiency Linear Regulators
- Battery Charger
- Battery Powered Instrumentation


### Typical Application

#### Active Terminator for SCSI-2 Bus



10091905

#### Fixed Output Regulator




\* Required if the regulator is located far from the power supply filter.

10091928






## Ordering Information

Package	Temperature Range	Part Number	Packaging Marking	Transport Media	NSC Drawing
3-lead SOT-223	0°C to +125°C	LM1117MPX-ADJ	N03A	Tape and Reel	MP04A
		LM1117MPX-1.8	N12A	Tape and Reel	
		LM1117MPX-2.5	N13A	Tape and Reel	
		LM1117MPX-2.85	N04A	Tape and Reel	
		LM1117MPX-3.3	N05A	Tape and Reel	
		LM1117MPX-5.0	N06A	Tape and Reel	
	-40°C to +125°C	LM1117IMPX-ADJ	N03B	Tape and Reel	
		LM1117IMPX-3.3	N05B	Tape and Reel	
		LM1117IMPX-5.0	N06B	Tape and Reel	
3-lead TO-220	0°C to +125°C	LM1117T-ADJ	LM1117T-ADJ	Rails	T03B
		LM1117T-1.8	LM1117T-1.8	Rails	
		LM1117T-2.5	LM1117T-2.5	Rails	
		LM1117T-2.85	LM1117T-2.85	Rails	
		LM1117T-3.3	LM1117T-3.3	Rails	
		LM1117T-5.0	LM1117T-5.0	Rails	
3-lead TO-252	0°C to +125°C	LM1117DTX-ADJ	LM1117DT-ADJ	Tape and Reel	TD03B
		LM1117DTX-1.8	LM1117DT-1.8	Tape and Reel	
		LM1117DTX-2.5	LM1117DT-2.5	Tape and Reel	
		LM1117DTX-2.85	LM1117DT-2.85	Tape and Reel	
		LM1117DTX-3.3	LM1117DT-3.3	Tape and Reel	
		LM1117DTX-5.0	LM1117DT-5.0	Tape and Reel	
	-40°C to +125°C	LM1117IDTX-ADJ	LM1117IDT-ADJ	Tape and Reel	
		LM1117IDTX-3.3	LM1117IDT-3.3	Tape and Reel	
		LM1117IDTX-5.0	LM1117IDT-5.0	Tape and Reel	
8-lead LLP	0°C to +125°C	LM1117LDX-ADJ	1117ADJ	Tape and Reel	LDC08A
		LM1117LDX-1.8	1117-18	Tape and Reel	
		LM1117LDX-2.5	1117-25	Tape and Reel	
		LM1117LDX-2.85	1117-28	Tape and Reel	
		LM1117LDX-3.3	1117-33	Tape and Reel	
		LM1117LDX-5.0	1117-50	Tape and Reel	
	-40°C to 125°C	LM1117ILDX-ADJ	1117IAD	Tape and Reel	
		LM1117ILDX-3.3	1117I33	Tape and Reel	
		LM1117ILDX-5.0	1117I50	Tape and Reel	
TO-263	0°C to +125°C	LM1117SX-ADJ	LM1117SADJ	Tape and Reel	TS3B
		LM1117SX-2.85	LM1117S2.85	Tape and Reel	
		LM1117SX-3.3	LM1117S3.3	Tape and Reel	
		LM1117SX-5.0	LM1117S5.0	Tape and Reel	

**Block Diagram**



**Connection Diagrams**



When using the LLP package  
 Pins 2, 3 & 4 must be connected together and  
 Pins 5, 6 & 7 must be connected together

**Absolute Maximum Ratings** (Note 1)

If Military/Aerospace specified devices are required, please contact the National Semiconductor Sales Office/Distributors for availability and specifications.

Maximum Input Voltage ( $V_{IN}$ to GND)	20V
Power Dissipation (Note 2)	Internally Limited
Junction Temperature ( $T_J$ ) (Note 2)	150°C
Storage Temperature Range	-65°C to 150°C
Lead Temperature	

TO-220 (T) Package	260°C, 10 sec
SOT-223 (IMP) Package	260°C, 4 sec
ESD Tolerance (Note 3)	2000V

**Operating Ratings** (Note 1)

Input Voltage ( $V_{IN}$ to GND)	15V
Junction Temperature Range ( $T_J$ )(Note 2)	
LM1117	0°C to 125°C
LM1117I	-40°C to 125°C

**LM1117 Electrical Characteristics**

Typicals and limits appearing in normal type apply for  $T_J = 25^\circ\text{C}$ . Limits appearing in **Boldface** type apply over the entire junction temperature range for operation, 0°C to 125°C.

Symbol	Parameter	Conditions	Min (Note 5)	Typ (Note 4)	Max (Note 5)	Units		
$V_{REF}$	Reference Voltage	LM1117-ADJ $I_{OUT} = 10\text{mA}$ , $V_{IN} - V_{OUT} = 2\text{V}$ , $T_J = 25^\circ\text{C}$	1.238	1.250	1.262	V		
		$10\text{mA} \leq I_{OUT} \leq 800\text{mA}$ , $1.4\text{V} \leq V_{IN} - V_{OUT} \leq 10\text{V}$	<b>1.225</b>	<b>1.250</b>	<b>1.270</b>	V		
$V_{OUT}$	Output Voltage	LM1117-1.8 $I_{OUT} = 10\text{mA}$ , $V_{IN} = 3.8\text{V}$ , $T_J = 25^\circ\text{C}$ $0 \leq I_{OUT} \leq 800\text{mA}$ , $3.2\text{V} \leq V_{IN} \leq 10\text{V}$	1.782 <b>1.746</b>	1.800 1.800	1.818 <b>1.854</b>	V V		
		LM1117-2.5 $I_{OUT} = 10\text{mA}$ , $V_{IN} = 4.5\text{V}$ , $T_J = 25^\circ\text{C}$ $0 \leq I_{OUT} \leq 800\text{mA}$ , $3.9\text{V} \leq V_{IN} \leq 10\text{V}$	2.475 <b>2.450</b>	2.500 2.500	2.525 <b>2.550</b>	V V		
		LM1117-2.85 $I_{OUT} = 10\text{mA}$ , $V_{IN} = 4.85\text{V}$ , $T_J = 25^\circ\text{C}$ $0 \leq I_{OUT} \leq 800\text{mA}$ , $4.25\text{V} \leq V_{IN} \leq 10\text{V}$ $0 \leq I_{OUT} \leq 500\text{mA}$ , $V_{IN} = 4.10\text{V}$	2.820 <b>2.790</b> <b>2.790</b>	2.850 2.850 2.850	2.880 <b>2.910</b> <b>2.910</b>	V V V		
		LM1117-3.3 $I_{OUT} = 10\text{mA}$ , $V_{IN} = 5\text{V}$ , $T_J = 25^\circ\text{C}$ $0 \leq I_{OUT} \leq 800\text{mA}$ , $4.75\text{V} \leq V_{IN} \leq 10\text{V}$	3.267 <b>3.235</b>	3.300 3.300	3.333 <b>3.365</b>	V V		
		LM1117-5.0 $I_{OUT} = 10\text{mA}$ , $V_{IN} = 7\text{V}$ , $T_J = 25^\circ\text{C}$ $0 \leq I_{OUT} \leq 800\text{mA}$ , $6.5\text{V} \leq V_{IN} \leq 12\text{V}$	4.950 <b>4.900</b>	5.000 5.000	5.050 <b>5.100</b>	V V		
		$\Delta V_{OUT}$	Line Regulation (Note 6)	LM1117-ADJ $I_{OUT} = 10\text{mA}$ , $1.5\text{V} \leq V_{IN} - V_{OUT} \leq 13.75\text{V}$		0.035	0.2	%
				LM1117-1.8 $I_{OUT} = 0\text{mA}$ , $3.2\text{V} \leq V_{IN} \leq 10\text{V}$		1	6	mV
				LM1117-2.5 $I_{OUT} = 0\text{mA}$ , $3.9\text{V} \leq V_{IN} \leq 10\text{V}$		1	6	mV
				LM1117-2.85 $I_{OUT} = 0\text{mA}$ , $4.25\text{V} \leq V_{IN} \leq 10\text{V}$		1	6	mV
				LM1117-3.3 $I_{OUT} = 0\text{mA}$ , $4.75\text{V} \leq V_{IN} \leq 15\text{V}$		1	6	mV
LM1117-5.0 $I_{OUT} = 0\text{mA}$ , $6.5\text{V} \leq V_{IN} \leq 15\text{V}$				1	10	mV		

**M1117 Electrical Characteristics** (Continued)

Typicals and limits appearing in normal type apply for  $T_J = 25^\circ\text{C}$ . Limits appearing in **Boldface** type apply over the entire junction temperature range for operation,  $0^\circ\text{C}$  to  $125^\circ\text{C}$ .

Symbol	Parameter	Conditions	Min (Note 5)	Typ (Note 4)	Max (Note 5)	Units	
$V_{OUT}$	Load Regulation (Note 6)	LM1117-ADJ $V_{IN}-V_{OUT} = 3\text{V}, 10 \leq I_{OUT} \leq 800\text{mA}$		0.2	<b>0.4</b>	%	
		LM1117-1.8 $V_{IN} = 3.2\text{V}, 0 \leq I_{OUT} \leq 800\text{mA}$		1	<b>10</b>	mV	
		LM1117-2.5 $V_{IN} = 3.9\text{V}, 0 \leq I_{OUT} \leq 800\text{mA}$		1	<b>10</b>	mV	
		LM1117-2.85 $V_{IN} = 4.25\text{V}, 0 \leq I_{OUT} \leq 800\text{mA}$		1	<b>10</b>	mV	
		LM1117-3.3 $V_{IN} = 4.75\text{V}, 0 \leq I_{OUT} \leq 800\text{mA}$		1	<b>10</b>	mV	
		LM1117-5.0 $V_{IN} = 6.5\text{V}, 0 \leq I_{OUT} \leq 800\text{mA}$		1	<b>15</b>	mV	
		$V_{OUT}$	Dropout Voltage (Note 7)	$I_{OUT} = 100\text{mA}$		1.10	<b>1.20</b>
$I_{OUT} = 500\text{mA}$				1.15	<b>1.25</b>	V	
$I_{OUT} = 800\text{mA}$				1.20	<b>1.30</b>	V	
MIT	Current Limit	$V_{IN}-V_{OUT} = 5\text{V}, T_J = 25^\circ\text{C}$	<b>800</b>	1200	1500	mA	
	Minimum Load Current (Note 8)	LM1117-ADJ $V_{IN} = 15\text{V}$		1.7	<b>5</b>	mA	
		LM1117-1.8 $V_{IN} \leq 15\text{V}$		5	<b>10</b>	mA	
	Quiescent Current	LM1117-2.5 $V_{IN} \leq 15\text{V}$		5	<b>10</b>	mA	
		LM1117-2.85 $V_{IN} \leq 10\text{V}$		5	<b>10</b>	mA	
		LM1117-3.3 $V_{IN} \leq 15\text{V}$		5	<b>10</b>	mA	
		LM1117-5.0 $V_{IN} \leq 15\text{V}$		5	<b>10</b>	mA	
		Thermal Regulation	$T_A = 25^\circ\text{C}, 30\text{ms Pulse}$		0.01	0.1	%/W
	Ripple Regulation	$f_{\text{RIPPLE}} = 1\text{ 20Hz}, V_{IN}-V_{OUT} = 3\text{V } V_{\text{RIPPLE}} = 1V_{\text{PP}}$	<b>60</b>	75		dB	
	Adjust Pin Current			60	<b>120</b>	$\mu\text{A}$	
	Adjust Pin Current Change	$10 \leq I_{OUT} \leq 800\text{mA},$ $1.4\text{V} \leq V_{IN}-V_{OUT} \leq 10\text{V}$		0.2	<b>5</b>	$\mu\text{A}$	
	Temperature Stability			0.5		%	
	Long Term Stability	$T_A = 125^\circ\text{C}, 1000\text{Hrs}$		0.3		%	
	RMS Output Noise	(% of $V_{OUT}$ ), $10\text{Hz} \leq f \leq 10\text{kHz}$		0.003		%	
	Thermal Resistance Junction-to-Case	3-Lead SOT-223			15.0		$^\circ\text{C/W}$
		3-Lead TO-220			3.0		$^\circ\text{C/W}$
		3-Lead TO-252			10		$^\circ\text{C/W}$
Thermal Resistance Junction-to-Ambient (No air flow)	3-Lead SOT-223 (No heat sink)			136		$^\circ\text{C/W}$	
	3-Lead TO-220 (No heat sink)			79		$^\circ\text{C/W}$	
	3-Lead TO-252 (Note 9) (No heat sink)			92		$^\circ\text{C/W}$	
	3-Lead TO-263			55		$^\circ\text{C/W}$	
	8-Lead LLP (Note 10)			40		$^\circ\text{C/W}$	

## LM1117I Electrical Characteristics





Typicals and limits appearing in normal type apply for  $T_J = 25^\circ\text{C}$ . Limits appearing in **Boldface** type apply over the entire junction temperature range for operation,  $-40^\circ\text{C}$  to  $125^\circ\text{C}$ .

Symbol	Parameter	Conditions	Min (Note 5)	Typ (Note 4)	Max (Note 5)	Units	
$V_{REF}$	Reference Voltage	LM1117I-ADJ $I_{OUT} = 10\text{mA}$ , $V_{IN}-V_{OUT} = 2\text{V}$ , $T_J = 25^\circ\text{C}$	1.238	1.250	1.262	V	
		$10\text{mA} \leq I_{OUT} \leq 800\text{mA}$ , $1.4\text{V} \leq V_{IN}-V_{OUT} \leq 10\text{V}$	<b>1.200</b>	1.250	<b>1.290</b>	V	
$V_{OUT}$	Output Voltage	LM1117I-3.3 $I_{OUT} = 10\text{mA}$ , $V_{IN} = 5\text{V}$ , $T_J = 25^\circ\text{C}$	3.267	3.300	3.333	V	
		$0 \leq I_{OUT} \leq 800\text{mA}$ , $4.75\text{V} \leq V_{IN} \leq 10\text{V}$	<b>3.168</b>	3.300	<b>3.432</b>	V	
		LM1117I-5.0 $I_{OUT} = 10\text{mA}$ , $V_{IN} = 7\text{V}$ , $T_J = 25^\circ\text{C}$	4.950	5.000	5.050	V	
		$0 \leq I_{OUT} \leq 800\text{mA}$ , $6.5\text{V} \leq V_{IN} \leq 12\text{V}$	<b>4.800</b>	5.000	<b>5.200</b>	V	
$\Delta V_{OUT}$	Line Regulation (Note 6)	LM1117I-ADJ $I_{OUT} = 10\text{mA}$ , $1.5\text{V} \leq V_{IN}-V_{OUT} \leq 13.75\text{V}$		0.035	<b>0.3</b>	%	
		LM1117I-3.3 $I_{OUT} = 0\text{mA}$ , $4.75\text{V} \leq V_{IN} \leq 15\text{V}$		1	<b>10</b>	mV	
		LM1117I-5.0 $I_{OUT} = 0\text{mA}$ , $6.5\text{V} \leq V_{IN} \leq 15\text{V}$		1	<b>15</b>	mV	
$\Delta V_{OUT}$	Load Regulation (Note 6)	LM1117I-ADJ $V_{IN}-V_{OUT} = 3\text{V}$ , $10 \leq I_{OUT} \leq 800\text{mA}$		0.2	<b>0.5</b>	%	
		LM1117I-3.3 $V_{IN} = 4.75\text{V}$ , $0 \leq I_{OUT} \leq 800\text{mA}$		1	<b>15</b>	mV	
		LM1117I-5.0 $V_{IN} = 6.5\text{V}$ , $0 \leq I_{OUT} \leq 800\text{mA}$		1	<b>20</b>	mV	
$V_{IN}-V_{OUT}$	Dropout Voltage (Note 7)	$I_{OUT} = 100\text{mA}$		1.10	<b>1.30</b>	V	
		$I_{OUT} = 500\text{mA}$		1.15	<b>1.35</b>	V	
		$I_{OUT} = 800\text{mA}$		1.20	<b>1.40</b>	V	
$I_{LIMIT}$	Current Limit	$V_{IN}-V_{OUT} = 5\text{V}$ , $T_J = 25^\circ\text{C}$	800	1200	1500	mA	
	Minimum Load Current (Note 8)	LM1117I-ADJ $V_{IN} = 15\text{V}$		1.7	<b>5</b>	mA	
	Quiescent Current	LM1117I-3.3 $V_{IN} \leq 15\text{V}$		5	<b>15</b>	mA	
		LM1117I-5.0 $V_{IN} \leq 15\text{V}$		5	<b>15</b>	mA	
	Thermal Regulation	$T_A = 25^\circ\text{C}$ , 30ms Pulse		0.01	0.1	%/W	
	Ripple Regulation	$f_{RIPPLE} = 1\text{ 20Hz}$ , $V_{IN}-V_{OUT} = 3\text{V}$ , $V_{RIPPLE} = 1V_{PP}$	<b>60</b>	75		dB	
	Adjust Pin Current			60	<b>120</b>	$\mu\text{A}$	
	Adjust Pin Current Change	$10 \leq I_{OUT} \leq 800\text{mA}$ , $1.4\text{V} \leq V_{IN}-V_{OUT} \leq 10\text{V}$		0.2	<b>10</b>	$\mu\text{A}$	
	Temperature Stability			0.5		%	
	Long Term Stability	$T_A = 125^\circ\text{C}$ , 1000Hrs		0.3		%	
	RMS Output Noise	(% of $V_{OUT}$ ), $10\text{Hz} \leq f \leq 10\text{kHz}$		0.003		%	
	Thermal Resistance Junction-to-Case	3-Lead SOT-223			15.0		$^\circ\text{C/W}$
		3-Lead TO-252			10		$^\circ\text{C/W}$
Thermal Resistance Junction-to-Ambient (No air flow)	3-Lead SOT-223 (No heat sink)			136		$^\circ\text{C/W}$	
	3-Lead TO-252 (No heat sink)(Note 9)			92		$^\circ\text{C/W}$	
	8-Lead LLP(Note 10)			40		$^\circ\text{C/W}$	

**Note 1:** Absolute Maximum Ratings indicate limits beyond which damage to the device may occur. Operating Ratings indicate conditions for which the device is intended to be functional, but specific performance is not guaranteed. For guaranteed specifications and the test conditions, see the Electrical Characteristics.


- ote 2: The maximum power dissipation is a function of  $T_{J(max)}$ ,  $\theta_{JA}$ , and  $T_A$ . The maximum allowable power dissipation at any ambient temperature is  $P_D = (T_{J(max)} - T_A) / \theta_{JA}$ . All numbers apply for packages soldered directly into a PC board.
- ote 3: For testing purposes, ESD was applied using human body model, 1.5k $\Omega$  in series with 100pF.
- ote 4: Typical Values represent the most likely parametric norm.
- ote 5: All limits are guaranteed by testing or statistical analysis.
- ote 6: Load and line regulation are measured at constant junction room temperature.
- ote 7: The dropout voltage is the input/output differential at which the circuit ceases to regulate against further reduction in input voltage. It is measured when the output voltage has dropped 100mV from the nominal value obtained at  $V_{IN} = V_{OUT} + 1.5V$ .
- ote 8: The minimum output current required to maintain regulation.
- ote 9: Minimum pad size of 0.038in<sup>2</sup>
- ote 10: Thermal Performance for the LLP was obtained using JE5D51-7 board with six vias and an ambient temperature of 22°C. For information about improved thermal performance and power dissipation for the LLP, refer to Application Note AN-1187.

## Typical Performance Characteristics




# Typical Performance Characteristics (Continued)

**LM1117-ADJ Ripple Rejection vs. Current**




10091907

**Temperature Stability**




10091925

**Adjust Pin Current**




10091926

**LM1117-2.85 Load Transient Response**




10091908

**LM1117-5.0 Load Transient Response**




10091909

**LM1117-2.85 Line Transient Response**



10091910

## Typical Performance Characteristics (Continued)



10091911

## Application Note

### External Capacitors/Stability

#### Input Bypass Capacitor

An input capacitor is recommended. A  $10\mu F$  tantalum on the input is a suitable input bypassing for almost all applications.

#### Adjust Terminal Bypass Capacitor

The adjust terminal can be bypassed to ground with a bypass capacitor ( $C_{ADJ}$ ) to improve ripple rejection. This bypass capacitor prevents ripple from being amplified as the output voltage is increased. At any ripple frequency, the reactance of the  $C_{ADJ}$  should be less than  $R1$  to prevent the ripple from being amplified:

$$1/(2\pi \cdot f_{RIPPLE} \cdot C_{ADJ}) < R1$$

$R1$  is the resistor between the output and the adjust pin. Its value is normally in the range of  $100-200\Omega$ . For example, if  $R1 = 124\Omega$  and  $f_{RIPPLE} = 120\text{Hz}$ , the  $C_{ADJ}$  should be  $> 0.1\mu F$ .


#### Output Capacitor

The output capacitor is critical in maintaining regulator stability, and must meet the required conditions for both minimum amount of capacitance and ESR (Equivalent Series Resistance). The minimum output capacitance required by LM1117 is  $10\mu F$ , if a tantalum capacitor is used. Any increase of the output capacitance will merely improve the stability and transient response. The ESR of the output capacitor should range between  $0.3\Omega - 22\Omega$ . In the case of adjustable regulator, when the  $C_{ADJ}$  is used, a larger output capacitance ( $22\mu F$  tantalum) is required.

#### Output Voltage

The LM1117 adjustable version develops a  $1.25V$  reference voltage,  $V_{REF}$ , between the output and the adjust terminal. As shown in Figure 1, this voltage is applied across resistor  $R1$  to generate a constant current  $I1$ . The current  $I_{ADJ}$  from the adjust terminal could introduce error to the output. But since it is very small ( $60\mu A$ ) compared with the  $I1$  and very constant with line and load changes, the error can be ignored. The constant current  $I1$  then flows through the output resistor  $R2$  and sets the output voltage to the desired

fixed voltage devices,  $R1$  and  $R2$  are integrated inside the devices.



10091917


**FIGURE 1. Basic Adjustable Regulator**

### 3.0 Load Regulation

The LM1117 regulates the voltage that appears between its output and ground pins, or between its output and adjust pins. In some cases, line resistances can introduce errors to the voltage across the load. To obtain the best load regulation, a few precautions are needed.

Figure 2, shows a typical application using a fixed output regulator. The  $R_{t1}$  and  $R_{t2}$  are the line resistances. It is obvious that the  $V_{LOAD}$  is less than the  $V_{OUT}$  by the sum of the voltage drops along the line resistances. In this case, the load regulation seen at the  $R_{LOAD}$  would be degraded from the data sheet specification. To improve this, the load should be tied directly to the output terminal on the positive side and directly tied to the ground terminal on the negative side.

## Application Note (Continued)




$$V_{LOAD} = V_{OUT} - I_L (R_{L1} + R_{L2})$$

10091918

**FIGURE 2. Typical Application using Fixed Output Regulator**

When the adjustable regulator is used (Figure 3), the best performance is obtained with the positive side of the resistor R1 tied directly to the output terminal of the regulator rather than near the load. This eliminates line drops from appearing effectively in series with the reference and degrading regulation. For example, a 5V regulator with 0.05Ω resistance between the regulator and load will have a load regulation due to line resistance of 0.05Ω x I<sub>L</sub>. If R1 (=125Ω) is connected near the load, the effective line resistance will be 0.05Ω (1+R2/R1) or in this case, it is 4 times worse. In addition, the ground side of the resistor R2 can be returned near the ground of the load to provide remote ground sensing and improve load regulation.



$$V_{LOAD} = V_{REF} (R_1 + R_2) / R_1 - I_L R_{L1}$$

10091919

**FIGURE 3. Best Load Regulation using Adjustable Output Regulator**


### 4.0 Protection Diodes

Under normal operation, the LM1117 regulators do not need any protection diode. With the adjustable device, the internal resistance between the adjust and output terminals limits the current. No diode is needed to divert the current around the regulator even with capacitor on the adjust terminal. The adjust pin can take a transient signal of ±25V with respect to the output voltage without damaging the device.

When an output capacitor is connected to a regulator and the input is shorted to ground, the output capacitor will discharge into the output of the regulator. The discharge current depends on the value of the capacitor, the output voltage of the regulator, and rate of decrease of V<sub>IN</sub>. In the LM1117 regulators, the internal diode between the output and input pins can withstand microsecond surge currents of 10A to 20A.

With an extremely large output capacitor (≥1000 μF), and with input instantaneously shorted to ground, the regulator could be damaged.

In this case, an external diode is recommended between the output and input pins to protect the regulator, as shown in Figure 4.



10091915


**FIGURE 4. Regulator with Protection Diode**

### 5.0 Heatsink Requirements

When an integrated circuit operates with an appreciable current, its junction temperature is elevated. It is important to quantify its thermal limits in order to achieve acceptable performance and reliability. This limit is determined by summing the individual parts consisting of a series of temperature rises from the semiconductor junction to the operating environment. A one-dimensional steady-state model of conduction heat transfer is demonstrated in Figure 5. The heat generated at the device junction flows through the die to the die attach pad, through the lead frame to the surrounding case material, to the printed circuit board, and eventually to the ambient environment. Below is a list of variables that may affect the thermal resistance and in turn the need for a heatsink.

R <sup>θ</sup> JC (Component Variables)	R <sup>θ</sup> CA (Application Variables)
Leadframe Size & Material	Mounting Pad Size, Material, & Location
No. of Conduction Pins	Placement of Mounting Pad
Die Size	PCB Size & Material
Die Attach Material	Traces Length & Width
Molding Compound Size and Material	Adjacent Heat Sources
	Volume of Air
	Ambient Temperature
	Shape of Mounting Pad

## Application Note (Continued)




**FIGURE 5. Cross-sectional view of Integrated Circuit mounted on a printed circuit board. Note that the case temperature is measured at the point where the leads contact with the mounting pad surface**

The LM1117 regulators have internal thermal shutdown to protect the device from over-heating. Under all possible operating conditions, the junction temperature of the LM1117 must be within the range of 0°C to 125°C. A heatsink may be required depending on the maximum power dissipation and maximum ambient temperature of the application. To determine if a heatsink is needed, the power dissipated by the regulator,  $P_D$ , must be calculated:

$$P_D = I_L + I_G$$

$$P_D = (V_{IN} - V_{OUT})I_L + V_{IN}I_G$$

Figure 6 shows the voltages and currents which are present in the circuit.



**FIGURE 6. Power Dissipation Diagram**

**TABLE 1.  $\theta_{JA}$  Different Heatsink Area**

Layout	Copper Area		Thermal Resistance	
	Top Side (in <sup>2</sup> )*	Bottom Side (in <sup>2</sup> )	( $\theta_{JA}$ , °C/W) SOT-223	( $\theta_{JA}$ , °C/W) TO-252
1	0.0123	0	136	103
2	0.066	0	123	87
3	0.3	0	84	60
4	0.53	0	75	54
5	0.76	0	69	52
6	1	0	66	47
7	0	0.2	115	84
8	0	0.4	98	70
9	0	0.6	89	63
10	0	0.8	82	57
11	0	1	79	57
12	0.066	0.066	125	89
13	0.175	0.175	93	72

The next parameter which must be calculated is the maximum allowable temperature rise,  $T_R(\max)$ :

$$T_R(\max) = T_J(\max) - T_A(\max)$$

where  $T_J(\max)$  is the maximum allowable junction temperature (125°C), and  $T_A(\max)$  is the maximum ambient temperature which will be encountered in the application.

Using the calculated values for  $T_R(\max)$  and  $P_D$ , the maximum allowable value for the junction-to-ambient thermal resistance ( $\theta_{JA}$ ) can be calculated:

$$\theta_{JA} = T_R(\max)/P_D$$

If the maximum allowable value for  $\theta_{JA}$  is found to be  $\geq 136^\circ\text{C/W}$  for SOT-223 package or  $\geq 79^\circ\text{C/W}$  for TO-220 package or  $\geq 92^\circ\text{C/W}$  for TO-252 package, no heatsink is needed since the package alone will dissipate enough heat to satisfy these requirements. If the calculated value for  $\theta_{JA}$  falls below these limits, a heatsink is required.

As a design aid, Table 1 shows the value of the  $\theta_{JA}$  of SOT-223 and TO-252 for different heatsink area. The copper patterns that we used to measure these  $\theta_{JA}$ s are shown at the end of the Application Notes Section. Figure 7 and Figure 8 reflects the same test results as what are in the Table 1

Figure 9 and Figure 10 shows the maximum allowable power dissipation vs. ambient temperature for the SOT-223 and TO-252 device. Figures Figure 11 and Figure 12 shows the maximum allowable power dissipation vs. copper area (in<sup>2</sup>) for the SOT-223 and TO-252 devices. Please see AN1028 for power enhancement techniques to be used with SOT-223 and TO-252 packages.

\*Application Note AN-1187 discusses improved thermal performance and power dissipation for the LLP.

## Application Note (Continued)

TABLE 1.  $\theta_{JA}$  Different Heatsink Area (Continued)

Layout	Copper Area		Thermal Resistance	
14	0.284	0.284	83	61
15	0.392	0.392	75	55
16	0.5	0.5	70	53

\*Tab of device attached to topside copper



Application Note (Continued)




FIGURE 7.  $\theta_{JA}$  vs. 1oz Copper Area for SOT-223




FIGURE 8.  $\theta_{JA}$  vs. 2oz Copper Area for TO-252




FIGURE 9. Maximum Allowable Power Dissipation vs. Ambient Temperature for SOT-223




FIGURE 10. Maximum Allowable Power Dissipation vs. Ambient Temperature for TO-252




FIGURE 11. Maximum Allowable Power Dissipation vs. 1oz Copper Area for SOT-223




FIGURE 12. Maximum Allowable Power Dissipation vs. 2oz Copper Area for TO-252

# Application Note (Continued)





FIGURE 13. Top View of the Thermal Test Pattern in Actual Scale


10091941



10091942


FIGURE 14. Bottom View of the Thermal Test Pattern in Actual Scale

### Typical Application Circuits



Adjusting Output of Fixed Regulators


10091930



\* Min. output  $\approx$  1.25V


10091927

5V Logic Regulator with Electronic Shutdown\*



Regulator with Reference

10091931



$$V_{OUT} = 1.25 \left( 1 + \frac{R_2}{R_1} \right)$$


\*  $C_{Adj}$  is optional, however it will improve ripple rejection.

10091929

1.25V to 10V Adjustable Regulator with Improved Ripple Rejection

Typical Application Circuits (Continued)


LM1117/LM1117I



\* Select for charge rate.

10091932

Battery Backed-Up Regulated Supply






10091933

Low Dropout Negative Supply

# Physical Dimensions inches (millimeters)



unless otherwise noted



DIMENSIONS ARE IN MILLIMETERS

MP04A (Rev B)


## 3-Lead SOT-223 NS Package Number MP04A



## 3-Lead TO-220 NS Package Number T03B

T03B (REV L)


**Physical Dimensions** inches (millimeters) unless otherwise noted (Continued)



3-Lead TO-263  
NS Package Number TS3B


TS3B (REV C)

**Physical Dimensions** inches (millimeters) unless otherwise noted (Continued)




DIMENSIONS ARE IN MILLIMETERS

**LAND PATTERN RECOMMENDATION**





**3-Lead TO-252**  
**NS Package Number TD03B**



DIMENSIONS ARE IN MILLIMETERS  
DIMENSIONS IN ( ) FOR REFERENCE ONLY

**RECOMMENDED LAND PATTERN**  
1:1 RATIO WITH PKG SOLDER PADS



**8-Lead LLP**  
**NS Package Number LDC08A**

## Notes

LM1117/LM1117I 800mA Low-Dropout Linear Regulator



### Life Support Policy

NATIONAL'S PRODUCTS ARE NOT AUTHORIZED FOR USE AS CRITICAL COMPONENTS IN LIFE SUPPORT DEVICES OR SYSTEMS WITHOUT THE EXPRESS WRITTEN APPROVAL OF THE PRESIDENT AND GENERAL MANAGER OF NATIONAL SEMICONDUCTOR CORPORATION. As used herein:

1. Life support devices or systems are devices or systems which, (a) are intended for surgical implant into the body, or (b) support or sustain life, and whose failure to perform when properly used in accordance with instructions for use provided in the labeling, can be reasonably expected to result in a significant injury to the user.

2. A critical component is any component of a life support device or system whose failure to perform can be reasonably expected to cause the failure of the life support device or system, or to affect its safety or effectiveness.

### Banned Substance Compliance

National Semiconductor certifies that the products and packing materials meet the provisions of the Customer Products and Packaging Specification (CSP-9-111C2) and the Banned Substances and Materials of Interest Specification (CSP-9-111S2) and contain no "Banned Substances" as defined in CSP-9-111S2.

National Semiconductor  
Americas Customer  
Support Center  
Email: new.feedback@nsc.com  
Tel: 1-800-272-9959

National Semiconductor  
Europe Customer Support Center  
Fax: +49 (0) 180-530 85 86  
Email: europe.support@nsc.com  
Deutsch Tel: +49 (0) 69 9508 6208  
English Tel: +44 (0) 870 24 0 2171  
Français Tel: +33 (0) 1 41 91 8790

National Semiconductor  
Asia Pacific Customer  
Support Center  
Email: ap.support@nsc.com

National Semiconductor  
Japan Customer Support Center  
Fax: 81-3-5639-7507  
Email: jpn.feedback@nsc.com  
Tel: 81-3-5639-7560

nsc.com

National Semiconductor does not assume any responsibility for use of any circuitry described, no circuit patent licenses are implied and National reserves the right at any time without notice to change said circuitry and specifications.

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้