

สำนักหอสมุดกลาง พระจอมเกล้าลาดกระบัง

การเข้าถึงข้อมูลของ SD CARD สำหรับภาพดิจิทัล

SD MEMORY CARD ACCESS FOR DIGITAL PICTURE



ปริญญานิพนธ์นี้เป็นส่วนหนึ่งของการศึกษาคามหลักสูตรปริญญาวิศวกรรมศาสตรบัณฑิต
สาขา วิชาอิเล็กทรอนิกส์
สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง
ปีการศึกษา 2549

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

**การเข้าถึงข้อมูลของ SD CARD สำหรับภาพดิจิทัล
SD MEMORY CARD ACCESS FOR DIGITAL PICTURE**

โดย

นาย คำรงค์ชัย แทนทอง
นาย ทรงพล นาคานุรักษ์

อาจารย์ที่ปรึกษา

ดร. กิตติพล ชิตสกุล

ปริญญาานิพนธ์นี้สำหรับปริญญาวิศวกรรมศาสตรบัณฑิต
สาขา วิชาอิเล็กทรอนิกส์
คณะ วิศวกรรมศาสตร์
สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง
ปีการศึกษา 2549

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ปริญญาโทบริหารศึกษาศาสตร์ 2549

ภาควิชาอิเล็กทรอนิกส์

คณะวิศวกรรมศาสตร์

สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

เรื่อง การเข้าถึงข้อมูลของ SD CARD สำหรับภาพดิจิทัล

ผู้จัดทำ

1. นาย คำรงค์ชัย แทนทอง

2. นาย ทรงพล นาคานุรักษ์



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การเข้าถึงข้อมูลของ SD CARD สำหรับภาพดิจิทัล

นาย คำรงค์ชัย แทนทอง รหัส 47015244

นาย ทรงพล นาคานุรักษ์ รหัส 47015245

คร.กิตติพล ชิตสกุล อาจารย์ที่ปรึกษา

ปีการศึกษา 2549

บทคัดย่อ

ปริญญานิพนธ์ฉบับนี้ได้นำเสนอแนวคิดในการเข้าถึงข้อมูลใน SD Memory Card ที่เก็บบันทึกจากกล้องถ่ายภาพดิจิทัล โดยการติดต่อกับหน่วยความจำ SD Memory Card นอกกล้องผ่านไมโครคอนโทรลเลอร์ PSOC ไปเก็บไว้ในฮาร์ดดิสก์ของไมโครคอมพิวเตอร์ผ่านทางพอร์ตอนุกรม

SD MEMORY CARD ACCESS FOR DIGITAL PICTURE

Mr.Damrongchai Tantong ID.47015244

Mr.Songpol Nakanuruk ID.47015245

Dr. Kitiphol Chitsakul Advisor

Educational Year 2006

Abstract

This thesis presents a method for data access from SD card of a digital camera. By using a microcontroller type PSoC, the system provides accessing data in the SD card such as digital pictures. A picture file is transferred to the hard disk of a microcomputer via serial port and displayed by any software.

กิตติกรรมประกาศ

ขอขอบคุณอาจารย์ที่ปรึกษาที่คอยให้คำปรึกษาและแนะนำในการทำโครงงานนี้ ขอขอบคุณ พี่ๆ นักศึกษาปริญญาโทที่ช่วยในการให้คำปรึกษาและแก้ปัญหาในการปฏิบัติสอนหลายๆสิ่งและให้กำลังใจขอขอบคุณเพื่อนๆในห้องที่ร่วมกันแบ่งปันความรู้ช่วยเหลือและแก้ไขข้อบกพร่องและสุดท้ายขอขอบคุณเหล่าคณาจารย์ที่สอนวิชาความรู้ทำให้โครงงานนี้สำเร็จลุล่วงไปด้วยดี



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญ

บทคัดย่อ	I
ABSTRACT	II
กิตติกรรมประกาศ	III
สารบัญ	IV
สารบัญรูป	VI
สารบัญตาราง	VII
บทที่ 1 บทนำ	1
1.1 วัตถุประสงค์	1
1.2 ขอบเขต	1
1.3 ประโยชน์ที่คาดว่าจะได้รับ	1
บทที่ 2 ไมโครคอนโทรลเลอร์ PSOC	2
2.1 คุณสมบัติที่สำคัญของ PSOC	2
2.2 โครงสร้างทางฮาร์ดแวร์	3
2.2.1) PSOC Core	4
2.2.2) Digital System	5
2.2.3) Analog System	6
2.2.4) System Resources	6
2.2.5) PORT	7
2.2.6) Crystal Oscillator 32 KHz	8
2.2.7) RESET	8
2.2.8) In-Circuit Programming Interface	9
2.2.9) UART User Module	9
บทที่ 3 การใช้หน่วยความจำแอสติการ์ด	23
3.1) คุณลักษณะของหน่วยความจำแอสติการ์ด	23
3.2) SPI MODE	24
3.3) Command and Response	24
3.4) SPI Command Set	25
3.5) SPI Response	26

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.6) ขั้นตอนการตั้งค่าเริ่มต้นสำหรับ SPI Mode	27
3.6.1) Power On	27
3.6.2) Software Reset	27
3.6.3) Initialization	27
3.7) การโอนย้ายของข้อมูล	28
3.7.1) Data Packet and Data Response	28
3.7.2) การอ่านแบบ Single Block	28
3.7.2) การอ่านแบบ Multiple Block	29
3.8) การอ่านค่ารีจิสเตอร์ CSD และ CID	29
บทที่ 4 FAT (File Allocation Table)	30
4.1) ความหมายของ FAT	30
4.2) ประเภทของ FAT	30
4.2.1) FAT (File Allocation Table)	30
4.2.2) FAT32 (32-bit File Allocation System)	30
4.2.3) VFAT (Virtual File Allocation Table)	30
4.2.4) NTFS (NT Files System) 29	30
4.2.5) HPFS (High Performance File System)	31
4.3) ข้อเสียของ FAT 32	35
บทที่ 5 รายละเอียดการออกแบบและการสร้าง	36
5.1) ขั้นตอนการทำงาน	36
5.2) ศึกษามาตรฐานการเชื่อมต่อและทฤษฎีที่เกี่ยวข้อง	36
5.3) ออกแบบวงจร	36
บทที่ 6 บทสรุป	
แนวทางการพัฒนา	45
บรรณานุกรม	
ภาคผนวก	

สารบัญรูป

รูปที่ 2.1	แผนผังการทำงานไมโครคอนโทรลเลอร์ PSoC	4
รูปที่ 2.2	แผนผังการทำงานของ Digital System	6
รูปที่ 2.3	การรีเซตของไมโครคอนโทรลเลอร์ PSoC	9
รูปที่ 3.1	ลักษณะของหน่วยความจำเอสดีและเอ็มเอ็มซี	23
รูปที่ 3.2	ลักษณะคอนแทคของหน่วยความจำเอสดีและเอ็มเอ็มซี	24
รูปที่ 3.3	ลักษณะของ Command Frame	25
รูปที่ 3.4	ไบต์ของ R1 Response และ R3 Response	26
รูปที่ 3.5	แสดงกลุ่มข้อมูลที่จะทำการ โอนย้าย	28
รูปที่ 3.6	แสดงการอ่านแบบ single block	27
รูปที่ 4.1	แสดงส่วนประกอบของฮาร์ดดิสก์	32
รูปที่ 5.1	แผนผังการทำงานของการเข้าถึงข้อมูลใน SD CARD	36
รูปที่ 5.2	แสดงการส่งคำสั่ง Power on โดยการเขียนคำสั่ง	37
รูปที่ 5.3	แสดงการส่งคำสั่งรีเซต โดยการเขียนคำสั่ง	37
รูปที่ 5.4	แสดงการส่งค่ากลับของคำสั่งรีเซต	38
รูปที่ 5.5	แสดงการส่งคำสั่ง Initial SD Card โดยการเขียนคำสั่ง	38
รูปที่ 5.6	แสดงการส่งค่ากลับของคำสั่ง Initial SD Card	39
รูปที่ 5.7	แสดงการส่งคำสั่งในการอ่านข้อมูลตาราง FAT จากเอสดีการ์ด โดยการเขียนคำสั่ง	39
รูปที่ 5.8	แสดงหน้าต่างควบคุมวิซวลเบสิก	40
รูปที่ 5.9	แสดงหน้าต่างก่อนการ Save ภาพ	41
รูปที่ 5.10	แสดงหน้าต่างหลังการ Save ภาพ	42
รูปที่ 5.11	แสดงการเปิดข้อมูลของภาพด้วย Win hex	43
รูปที่ 5.12	แสดงภาพที่อ่านได้จาก SD CARD	44

สารบัญตาราง

ตารางที่ 2.1	หน้าที่ของขาสัญญาณต่างๆของ PSoC	7
ตารางที่ 2.2	แสดงค่าความถี่สัญญาณนาฬิกาที่ค่า Baud Rate ต่างๆ	9
ตารางที่ 2.3	แสดงสัญญาณนาฬิกาที่มีให้เลือกใช้งาน	11
ตารางที่ 2.4	แสดงค่าฟังก์ชันของ UART_Low Level UART API	13
ตารางที่ 2.5	แสดงค่าฟังก์ชันของ UART_high Level UART API	14
ตารางที่ 2.6	แสดงค่าฟังก์ชันของ UART_Start	15
ตารางที่ 2.7	แสดงค่าฟังก์ชันของ UART_bReadTxStatus	16
ตารางที่ 2.8	แสดงค่าฟังก์ชันของ UART_bReadRxStatus	17
ตารางที่ 2.9	แสดงค่าฟังก์ชันของ UART_ImCtrl	17
ตารางที่ 2.10	แสดงโหมดการทำงานของ SPI Mode	20
ตารางที่ 2.11	แสดงค่าโหมดการทำงานต่างๆ ของ SPI Mode	21
ตารางที่ 2.12	แสดงค่าคำสั่งอ่านค่าสถานะจากรีจิสเตอร์ควบคุม ของโมดูล SPIM	22
ตารางที่ 3.1	Commandที่ใช้ทั่วไปในการอ่านเขียนและกำหนดค่าเริ่มต้น ของการ์ด	25
ตารางที่ 4.1	แสดงตัวอย่างระบบปฏิบัติการกับระบบไฟล์ที่ใช้	31
ตารางที่ 4.2	แสดงการเปรียบเทียบขนาดระหว่างคลัสเตอร์ FAT32 และ FAT16	34

บทที่ 1

บทนำ

ปฏิญานិพนธ์นี้เป็น โครงการงานชุดอ่านข้อมูล ไฟล์รูปภาพจาก SD CARD ซึ่งเป็นหน่วยความจำ ใช้ในกล้องถ่ายภาพนามเก็บในไมโครคอมพิวเตอร์เพื่อการแสดงผล โดยใช้ไมโครคอนโทรลเลอร์ (PSOC) ในการเข้าถึงข้อมูลและการส่งผ่านข้อมูลที่ได้ในรูปแบบฐานสิบหกและสามารถแปลง กลับคืนให้เป็นไฟล์รูปภาพได้

1.1 วัตถุประสงค์

สร้างระบบเข้าถึงข้อมูลภาพใน SD card นำไฟล์ภาพมาเก็บและแสดงบนจอภาพของ ไมโครคอมพิวเตอร์ได้ถูกต้อง

1.2 ขอบเขต

ทำการเขียนโปรแกรมอ่านข้อมูลที่อยู่ใน SD SARD โดยไมโครคอนโทรลเลอร์ (PSOC) แล้ว ทำส่งข้อมูลที่ได้ให้มาปรากฏเป็นไฟล์รูปภาพที่คอมพิวเตอร์ ให้สำเร็จตามวัตถุประสงค์ที่วางไว้

1.3 ประโยชน์ที่คาดว่าจะได้รับ

เนื่องจากปัจจุบันมีการเกิดน้ำท่วมแบบเฉียบพลันบ่อยครั้งมาก ทำให้เกิดความเสียหายแก่ ประชาชนและระบบเศรษฐกิจเนื่องจากขาดการเตือนภัยที่ดี จึงเกิดแนวความคิดทำโครงการนี้ขึ้น เพื่อเตือนภัย ผู้จัดทำก็หวังว่าโครงการนี้จะเกิดประโยชน์ไม่มากนักน้อย

1.4 โครงสร้างของปฏิญานิพนธ์

ปฏิญานิพนธ์ฉบับนี้ได้รวบรวม ข้อมูล ขั้นตอนการออกแบบสร้างระบบเข้าถึงข้อมูลของ SD CARD สำหรับภาพดิจิทัล โดยรวบรวมเป็นบทตอนดังนี้

บทที่ 1 กล่าวถึงวัตถุประสงค์ความเป็นมาของโครงการ

บทที่ 2 กล่าวถึงไมโครคอนโทรลเลอร์ PSoC

บทที่ 3 กล่าวถึง การใช้หน่วยความจำแอสติการ์ด

บทที่ 4 อธิบายถึง FAT (File Allocation Table) ของ SD card

บทที่ 5 กล่าวถึง รายละเอียดการออกแบบและการสร้าง การทดลอง และผลการทดลอง

บทที่ 6 เป็น บทสรุป

บทที่ 2

ไมโครคอนโทรลเลอร์ PSoC

จากรูปแบบของระบบไมโครคอนโทรลเลอร์เดิม ซึ่งสามารถรองรับการทำงานในรูปแบบเฉพาะสัญญาณทางดิจิทัลตลอดจนการขยายขีดความสามารถที่เพิ่มทางด้านอนาล็อกซึ่งจำเป็นต้องอาศัยทักษะความรู้ความชำนาญ ในการออกแบบ จึงได้มีการพัฒนา ไมโครคอนโทรลเลอร์ขึ้นเพื่อลดปัญหาและข้อจำกัดของระบบไมโครคอนโทรลเลอร์เดิม ตามคอนเซ็ปต์ที่ว่า PSoC หรือ Programmable System on Chip ซึ่งหมายถึงการโปรแกรมชิปให้มีความสามารถที่สอดคล้องกับความต้องการของระบบที่ต้องการนั่นเอง

2.1 คุณสมบัติที่สำคัญของ PSoC

2.1.1) มีโครงสร้างของระบบภายในแบบ Harvard Architecture ด้วยหน่วยประมวลผลภายในแบบ M8C ทำงานที่ความถี่สูงถึง 24MHz

2.1.2) มีวงจรถุนเลขภายในแบบ 8x8 Multiply (32 Bit Accumulate)

2.1.3) สามารถทำงานที่ระดับแรงดัน 3.0 ถึง 5.0 V

2.1.4) มีโหมดการทำงานแบบ Switch Mode Pump (SMP) ซึ่งช่วยให้สามารถทำงานที่ระดับแรงดันต่ำถึง 1 โวลต์ได้

2.1.5) สามารถนำไปประยุกต์ใช้งานภาคอุตสาหกรรมเป็นอย่างดี โดยสามารถทำงานได้ในย่านอุณหภูมิ -40 องศาถึง 85 องศา

2.1.6) วงจรกำเนิดสัญญาณที่มีความเที่ยงตรงสูง โดยสามารถเลือกใช้ได้ตามความต้องการ

- ใช้วงจรกำเนิดสัญญาณนาฬิกาภายใน 24/48 MHz โดยมีค่าความผิดพลาดที่ +/-2.5% โดยไม่จำเป็นต้องใช้อุปกรณ์ภายนอก

- ทำงานร่วมกับ X-TAL 32.768 KHz ประกอบกับคุณสมบัติ PLL ที่มีอยู่ภายในชิปเพื่อกำเนิดสัญญาณนาฬิกาที่ 24/48MHz

- ทำงานร่วมกับ External Oscillator ได้ที่ความถี่สูงสุด 24MHz

- มีวงจรถุนเลขสัญญาณภายในอิสระ สำหรับการทำงานในโหมด Sleep และ Watch dog เพื่อเพิ่มเสถียรภาพ ของระบบไมโครคอนโทรลเลอร์

2.1.7) หน้าที่ความจำโปรแกรมที่มีความยืดหยุ่นสูง

- 16 KB Flash Memory สำหรับเบอร์ CY27- series และ 32 KB สำหรับเบอร์ CY29-series ที่มีจำนวนรอบต่อการลบและเขียนข้อมูลใหม่ได้สูงสุด 50,000 ครั้ง

- หน่วยความจำ RAM ภายในขนาด 256 BYTE สำหรับเบอร์ CY27- series และ 2K สำหรับเบอร์ CY29- series

- สามารถทำการ โปรแกรมลงชิพด้วยรูปแบบของ In – System Programing ได้โดยไม่จำเป็นต้องถอดชิพออกจากบอร์ด

- สามารถโปรแกรมเพื่ออัปเดตข้อมูลบางส่วนได้

- หลากหลายกับโหมดป้องกัน

- สามารถใช้พื้นที่ว่างของ Flash Memory เพื่อนำไปประยุกต์เป็นหน่วยความจำชนิด EEPROM ได้โดยไม่จำเป็นต้องอินเทอร์เฟสกับหน่วยความจำภายนอก

2.1.8) สามารถ โปรแกรมฟังก์ชันการทำงานให้กับขาต่างๆ ของ ไมโครคอนโทรลเลอร์ได้

- สามารถขับกระแสได้ 25 mA ทุกขาในโหมด GPIO

- สามารถเลือกรูปแบบการทำงานของแต่ละขาได้อย่างอิสระ ได้แก่ Pull Up ,Pull Down,High Z ,Strong,Open,Drain High และ Open Drain Low

- ทุกๆขาสัญญาณสามารถกำหนดให้เป็นแหล่งกำเนิดสัญญาณอินเทอร์รัพต์

2.1.9) ทรัพยากรเพิ่มเติม ที่มีอยู่ภายในระบบ

- การสื่อสารแบบ I2C Slave,Master และ Multi Master

- มีวงจรการทำงานของ Watchdog และ Sleep Timer


- มีวงจร Supervisory ภายใน

- มีวงจรกำเนิดแรงดันอ้างอิงความเที่ยงตรงสูง

2.1.10) มีซอฟต์แวร์สำหรับการพัฒนาให้ใช้งานทั้งภาษา C และ Assembl

2.2 โครงสร้างทางฮาร์ดแวร์

การศึกษาและใช้งาน ไมโครคอนโทรลเลอร์ให้เกิดประโยชน์และมีประสิทธิภาพสูงสุด ผู้ใช้งาน จำเป็นที่จะต้องทราบถึงองค์ประกอบและความสามารถภายในตัวชิพ ไมโครคอนโทรลเลอร์เพื่อที่จะสามารถนำไปประยุกต์ใช้งานได้อย่างถูกต้องและเหมาะสมต่อไป สำหรับไมโครคอนโทรลเลอร์ PSoC มีรูปแบบโครงสร้างของระบบภายในดังรูป



รูปที่ 2.1 แผนผังการทำงาน ไมโครคอนโทรลเลอร์ PSoc

จากภาพแสดงให้เห็นถึงองค์ประกอบโดยรวมของไมโครคอนโทรลเลอร์ซึ่งสามารถอธิบายการทำงานภายในได้ดังนี้

2.2.1) PSoc Core

PSoc Core เป็นส่วนของแกนหลักในการประมวลผลและควบคุมการทำงานภายในทั้งหมด ประกอบด้วย หน่วยประมวลผลแบบ M8C , Flash Memory หรือหน่วยความจำโปรแกรม Supervisory ROM (SROM) หน่วยความจำโปรแกรมภายในที่ทำหน้าที่ควบคุมระบบการทำงานภายในของ ไมโครคอนโทรลเลอร์ เช่น การ BOOT ระบบ, การ Calibrate วงจรภายใน และการจัดการข้อมูลกับ Flash Memory

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

SRAM หน่วยความจำ RAM ภายใน สำหรับใช้ในการเก็บข้อมูลระหว่างการทำงานของโปรแกรมนอกจากพื้นที่นี้ของ Stock Pointer ก็เก็บไว้ในหน่วยความจำนี้เช่นกัน
วงจรถ่ายเก็บสัญญาณนาฬิกาประกอบด้วย

- 24 MHz Internal Main Oscillator หรือ IMO เป็นวงจรถ่ายเก็บสัญญาณนาฬิกาภายในที่มีความถี่ 24 MHz โดยไม่จำเป็นต้องใช้สัญญาณนาฬิกาจากภายนอก ซึ่งถือได้ว่าเป็นส่วนของวงจรถ่ายเก็บสัญญาณนาฬิกาที่มีบทบาทและความสำคัญมากเพราะนอกจากการใช้งานหลายๆ ของไมโครคอนโทรลเลอร์ได้อย่างครบถ้วน โดยไม่ต้องต่ออุปกรณ์ถ่ายเก็บสัญญาณนาฬิกาจากภายนอกแล้ว ยังสามารถถ่ายเก็บความถี่ได้สูงถึง 24 MHz

- Internal Low Speed Oscillator หรือ ILO เป็นวงจรถ่ายเก็บสัญญาณนาฬิกาแบบความถี่ต่ำอีกชุดหนึ่ง ซึ่งแยกออกมาเป็นอิสระเพื่อใช้เป็นวงจรถ่ายเก็บสัญญาณให้กับการทำงานของ Watchdog และ Sleep timer การแยกวงจรถ่ายเก็บสัญญาณนาฬิกาเพื่อทำให้มั่นใจว่าระบบมีเสถียรภาพที่ดีนั่นเอง


- 32 KHz Crystal Oscillator หรือ ECO เป็นโหมดการทำงานของสัญญาณนาฬิกาซึ่งจะต้องทำงานร่วมกับ X - TAL 32.768 KHz จากภายนอก การใช้งานรูปแบบนี้ก็เพื่อต้องการให้ความถี่ของสัญญาณนาฬิกาภายในมีค่าความความถี่ตรงสูงสุดที่ 24 MHz

- Sleep and Watchdog เป็นโหมดการทำงานแบบ Sleep และระบบตรวจสอบการทำงานของระบบไมโครคอนโทรลเลอร์ด้วย Watchdog

- Interrupt Controller หน่วยควบคุมการอินเทอร์รัพท์ โดยทำหน้าที่ควบคุมการตอบสนองอินเทอร์รัพท์จากตำแหน่งต่างๆ และการจัดลำดับความสำคัญของการอินเทอร์รัพท์

2.2.2) Digital System

เป็นพื้นที่การทำงานของระบบดิจิทัลโดยเป็นส่วนการทำงานทาง Hardware ที่แยกอิสระออกจาก PSoc Core โครงสร้างส่วนนี้สามารถกำหนดคุณสมบัติฟังก์ชันการทำงานทางด้านดิจิทัลให้แก่ชิพไมโครคอนโทรลเลอร์ได้ เช่น Timer , Counter , PWM , I2C และ UART เพื่อให้ชิพไมโครคอนโทรลเลอร์มีคุณสมบัติทางด้านดิจิทัลตามต้องการ สำหรับรุ่น CY27-Series มีให้ใช้งานได้ 8 Digital และรุ่น CY29-Series มีให้ใช้งาน 16 Digital สำหรับคุณสมบัติพื้นฐานของแต่ละบล็อก คือ มีขนาดเท่ากับ 8 บิต เช่น Timer ขนาด 8 / 16 / 24 บิต



รูปที่ 2.2 แผนผังการทำงานของ Digital System

2.2.3) Analog System

เป็นพื้นที่การทำงานของระบบอนาล็อก โดยมีลักษณะเป็นส่วนการทำงานทาง Hardware ที่แยกเป็นอิสระจาก PSoc Core เช่นเดียวกับ Digital โดยโครงสร้างในส่วนนี้สามารถกำหนดฟังก์ชันทางด้านอนาล็อกให้แก่ชิปไมโครคอนโทรลเลอร์งานได้ เช่น Amplifier, ADC and DAC เป็นต้น

2.2.4) System Resources

เป็นส่วนของทรัพยากรรวมในระบบซึ่งแต่ละส่วนของระบบไมโครคอนโทรลเลอร์สามารถติดต่อกันได้ผ่านซิสเต็มบัส (System Bus) อันประกอบด้วย

- Digital Clock สำหรับควบคุมการหารความถี่ของสัญญาณนาฬิกา
- Multiply Accumulate (MAC)
- Decimator
- I2C สำหรับการสื่อสารข้อมูลแบบ I2C

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

- POR และ LVD สำหรับควบคุมระบบ Reset และระบบตรวจสอบแรงดันไฟเลี้ยงต่ำกว่ากำหนด

- Internal Voltage Reference แรงดันอ้างอิงภายในสามารถกำหนด ADC หรือส่งค่าแรงดันอ้างอิงมาภายนอกเพื่อนำออกไปใช้งาน

2.2.5) PORT

เป็นขาสัญญาณต่างๆ ที่ใช้สำหรับอินเทอร์เฟซไปยังวงจรต่าง โดยจำนวนของ Port จึงขึ้นอยู่กับเบอร์ของไมโครคอนโทรลเลอร์ที่เลือกนำมาใช้โดยมีขนาดตั้งแต่ 8 / 20 / 28 / 44 และ 48 ขา ให้เลือกตามความเหมาะสมของงาน

ขาสัญญาณต่างๆของ ไมโครคอนโทรลเลอร์

ขาของสัญญาณ PSoc มีลักษณะคล้ายกับไมโครคอนโทรลเลอร์เบอร์อื่นๆ คือมีทั้งขาสัญญาณอินพุต เอาท์พุต ซึ่งในบางขาอาจทำหน้าที่มากกว่าหนึ่งหน้าที่หน้าที่การทำงานของขาสัญญาณต่างๆของ PSoc สามารถสรุปได้ดังตารางต่อไปนี้

Pin Name	Description	Input/Output
SMP	Switch Mode Pump	Power
Vdd	Supply Voltage	Power
Vss	Ground	Power
XRES	External Reset (Active High)	Input
P0[0]-P0[1]	Port0[0],0[1], Analog Input	Input/Output
P0[2]-P0[5]	Port 0[2],0[3],0[4],0[5], Analog Input/Output	Input/Output
P0[6]-P0[7]	Port 0[6],0[7] Analog Input	Input/Output
P1[0]	Port1[0], XTALOUT/SDATA/I2C SDA	Input/Output
P1[2]	Port1[2]	Input/Output
P1[3]	Port1[3]	Input/Output
P1[4]	Port1[4], EXTCLK	Input/Output
P1[5]	Port1[5], I2C SDA	Input/Output
P1[6]	Port1[6]	Input/Output
P1[7]	Port1[7] I2C SDA	Input/Output

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

P2[0]-P2[3]	Port [2]0,2[1],2[2],2[3],Non Multiplexed Analog input (Switched Capaciter)	Input/Output
P2[4]	Port2[4],External AGND	Input/Output
P2[5]	Port2[5]	Input/Output
P2[6]	Port2[6] External VREF	Input/Output
P2[7]	Port2[7]	Input/Output
P3[0]-P3[7]	Port 3[0], 3[1], 3[2], 3[3], 3[4], 3[5], 3[6], 3[7]	Input/Output
P4[0]-P4[7]	Port 4[0], 4[1], 4[2], 4[3], 4[4], 4[5], 4[6], 4[7]	Input/Output
P5[0]-P5[3]	Port 5[0] 5[1], 5[2], 5[3],	Input/Output

ตารางที่ 2.1 หน้าที่ของขาสัญญาณต่างๆของ PSoC

2.2.6) Crystal Oscillator 32 KHz:


เป็นคริสตอลชนิดเดียวกับที่ใช้กับชิพนาฬิกา RTC แม้ว่าความถี่ในการทำงานจะมีค่าเป็น 32Khz แต่ไมโครคอนโทรลเลอร์PSoC สามารถใช้ความถี่อ้างอิงสำหรับผลิตความ 24MHz ภายในไมโครคอนโทรลเลอร์ได้ โดยใช้คุณสมบัติจิง PLL(Phase Lock Loop) การเลือกใช้วงจรกำเนิดความถี่ประเภทนี้ จะต้องผ่านค่าขาไมโครคอนโทรลเลอร์ P1 [0] P1 [1] ประกอบกับค่าตัวเก็บประจุจากภายนอกอีก 2 ตัว

2.2.6.1) Oscillator Module

เป็นโมดูล กำเนิดความถี่ สามารถทำงานได้ที่ความถี่ 1MHz-24MHz โดยต่อผ่านทางขา P1 [4] ดังแสดงในรูปไมโครคอนโทรลเลอร์จะใช้ความถี่ป้อนมาจากภายนอกนี้ เป็นความถี่อ้างอิงในการทำงาน แทนความถี่ที่กำเนิดขึ้นจากภายใน ดังนั้นความถี่ตรงของค่าความถี่ในการทำงานจึงขึ้นตรงกับค่าความถี่ของ Oscillator Module

2.2.7) RESET

ขาปรับสัญญาณรีเซตของไมโครคอนโทรลเลอร์ PSoC หรือขา XRES มีอยู่ในคอนโทรลเลอร์ทุกรุ่น ยกเว้นรุ่นที่มีขนาด 8 ขาซึ่งจะไม่มีขาสัญญาณนี้การรีเซตจะเกิดขึ้นเมื่อได้รับลอจิก “1” หรือแรงดันไฟ +5V ดังนั้นวงจรรีเซตจึงสามารถแสดงได้ดังรูป



รูปที่ 2.3 การรีเซ็ตของไมโครคอนโทรลเลอร์ PSoC

2.2.8) In-Circuit Programming Interface

การโปรแกรมข้อมูลลงสู่ชิพไมโครคอนโทรลเลอร์ PSoC สามารถรองรับโปรแกรมในลักษณะ ISP โดยไม่ต้องถอดชิพออกจากบอร์ดขาสัญญาสำหรับการโปรแกรมประกอบด้วย P[0], P[1] และ XRES

2.2.9) UART User Module

UART User Module เป็นโมดูลที่ทำหน้าที่เป็นตัวส่งข้อมูลแบบอนุกรมมาตรฐาน RS-232 ที่มีคุณสมบัติในการกำหนด Clock In ได้อย่างอิสระอีกทั้งยังสามารถกำหนดการทำงานให้เป็นแบบ Polling หรือแบบ Interrupt ทำให้สะดวกและมีความยืดหยุ่นในการใช้งานเป็นอย่างมาก

UART User Module ใช้ดีจิจิตอลบล็อกจำนวน 2 บล็อกในการทำงาน โดยแบ่งเป็นตัวรับและตัวส่งอย่างละ 1 ตัว โดยที่ Clock ที่จ่ายให้กับดีจิจิตอลบล็อกทั้ง 2 นั้นถูกใช้งานร่วมกันและจะต้องมีค่าเป็น 8 เท่าของค่า Baud rate ของข้อมูลตารางของค่าความถี่ Clock ที่ค่า Baud rate ต่างๆ

Baud rate	ค่าความถี่ Clock
2400	1.92KHz
4800	3.84KHz
9600	7.68KHz
19200	153.6KHz
57600	460.8KHz

ตารางที่ 2.2 แสดงค่าความถี่สัญญาณนาฬิกาที่ค่า Baud Rate ต่างๆ

2.2.9.1) การทำงานในโหมด Command Buffer ของตัวรับ Rx

ตัวรับของ UART User Module สามารถทำงานในโหมด Command Buffer ซึ่งเป็น High Level API ฟังก์ชัน โดยเมื่อทำงานในโหมดดังกล่าว ตัวรับจะทำหน้าที่รับเข้ามาไว้ใน Buffer จนกว่าจะเจอ Command Terminator หรือจนกว่า Buffer ของตัวรับข้อมูลไว้นเต็ม (จำนวนข้อมูลที่เก็บได้=RXBufferSize-1)และข้อมูลที่รับเข้ามาภายหลังจะถูกตัดทิ้งไปจนกว่าจะมีการเรียกใช้ฟังก์ชัน UART_CmdReset

เราสามารถเรียกใช้ฟังก์ชัน UART_bCmdCheck เพื่อตรวจสอบว่าตัวรับข้อมูลที่ได้รับเข้ามานั้นมีการรับ Command Terminator เข้ามาแล้วหรือไม่ โดยฟังก์ชันดังกล่าวจะส่งค่าที่ไม่เท่ากับ 0 กลับมาเมื่อตัวรับได้ Command Terminator

เมื่อได้รับ Command Terminator แล้วก็สามารถนำข้อมูลที่เก็บไว้ใน Buffer ออกมาใช้งาน โดยข้อมูลจะเก็บไว้ที่ UART_aRxBuffer[] ซึ่งเป็นตัวแปรแบบ BYTE Array

2.2.9.2) พารามิเตอร์ของ UART User Module

Clock

เป็น Clock ที่จ่ายให้กับ UART User Module โดยค่าความถี่ใช้ต้องมีค่า 8 เท่าของค่า Baudrate เช่น Baudrate = 9600 Clock = $9600 * 8 = 76.8$ KHz ค่าความถี่นี้ อาจจะใช้จาก VC1, VC2 หรือ VC3 หรือใช้ Counter Module มาหารก็สามารถทำได้ ทั้งนี้เพื่อความยืดหยุ่นในการทำงานค่า Baudrate

Rx Input

อินพุตของตัวรับสามารถเชื่อมต่อเพื่อรับสัญญาณจากภายนอกผ่านทาง Row Input อีกทั้งยังสามารถรับอินพุตจากบล็อกอื่นๆ ได้อีกด้วย

Tx Output

เอาต์พุตของตัวส่งสามารถเชื่อมต่อไปที่ Row_Output ซึ่งใช้เชื่อมต่อไปยังภายนอก หรือ PSoC Block อื่นๆ

TX Interrupt Mode

ใช้อินเทอร์รัพของ UART User Module เมื่อใช้งานในอินเทอร์รับโหมดว่าจะให้อินเทอร์รัพต์

ClockSync

ClockSync เป็นพารามิเตอร์ ที่จะต้องกำหนดให้กับ User Module ที่มีการใช้ Digital Block การเลือก ClockSync ขึ้นอยู่กับ Clock ที่เลือกใช้ตามตาราง

ClockSync	Clock
	ใช้ในกรณีที่ Clock มีแหล่งกำเนิดมาจาก SysClk เช่น VC1,VC2,VC3
Sync to SysClk	(เมื่อVC3 หารมาจากSysClk), 32KHz และจาก Digital PSoC Block ที่ใช้ SysClk
Sync to SysClk*2	ใช้ในกรณีที่ Clock มีแหล่งกำเนิดมาจาก SysClk*2 ยกเว้นใช้ SysClk*2 โดยตรง
Use SysClk	ใช้ในกรณีที่ Clock มีแหล่งกำเนิดมาจาก SysClk โดยตรง
Direct	
	ใช้ในกรณีที่ Clock มีแหล่งกำเนิดมาจาก SysClk*2 โดยตรง และเมื่อไม่ต้องการ
Unsynchronized	Synchronized สัญญาณ

ตารางที่ 2.3 แสดงสัญญาณนาฬิกาที่มีให้เลือกใช้งาน

RXCmdBuffer

ใช้สำหรับเปิดและปิด การทำงานในแบบ Command Buffer ของตัวรับ และต้องเปิดใช้ UART RX อินเทอร์รัพ จึงสามารถใช้งานในโหมดนี้ได้

RXBufferSize

เป็นตัวกำหนดจำนวนหน่วยความจำที่นำมาใช้เป็นตัวเก็บข้อมูลทางด้านตัวรับ ค่า RXBufferSize จะมีผลก็ต่อเมื่อเปิดใช้การทำงานแบบ Command Buffer และ UART RX อินเทอร์เฟซ

CommandTerminator

เป็นค่าของตัวอักษรที่จะใช้บอกจุดสิ้นสุดของข้อมูล ของตัวรับในขณะที่ทำงานแบบ Command Buffer ระวังทำหน้าที่เก็บข้อมูลที่รับเข้ามาไว้ใน Buffer จนกว่าจะพบ CommandTerminator Param_Delimiter

เป็นค่าของตัวอักษรที่ใช้แบ่ง ข้อมูลที่เก็บไว้ใน Buffer ของตัวรับ ยกตัวอย่างเช่น หากกำหนดให้ Param_Delimiter เป็น " " (space bar) หรือ [32] H ข้อมูลที่อยู่ระหว่าง " " จะถูกเรียกว่า "Parameter" หากข้อมูลใน Buffer ของตัวรับเป็น "cmdpsoc uart b2" จะเกิดตัว parameter เป็น "cmd", "psoc", "uart" และ "b2" โดยทุกครั้งที่ใช้ฟังก์ชัน szGetParam() จะได้ค่า Pointer ที่ชี้ไปที่ Parameter แต่ละตัวเรียงลำดับจาก ขวาไปซ้าย

IgnoreChrsBelow

ใช้เป็นตัวกำหนดค่าของข้อมูล ที่ค่าที่สุดที่จะยอมให้ตัวรับเก็บไว้ใน Buffer โดยจะมีผลต่อเมื่อใช้งานในโหมด Command Buffer เท่านั้น

RX Output

เป็นเอาต์พุตที่มาจากสัญญาณ Rx Input ซึ่งสามารถต่อออกไปยัง Row_Output สามารถนำไปใช้ในการตรวจสอบความถูกต้องของข้อมูล เช่น การหาค่า CRC

Rx Clock Out

เป็นเอาต์พุตที่ต่อมาจากสัญญาณ Bit Clock ของตัวส่ง ซึ่งมีค่าเท่ากับ Clock Input/8 สามารถนำไปใช้ในการตรวจสอบความถูกต้องของข้อมูล เช่น การหาค่า CRC

TX Clock Out

เป็นเอาต์พุตที่ต่อมาจากสัญญาณ Bit Clock ของตัวรับ ซึ่งมีค่าเท่ากับ Clock Input/8 สามารถนำไปใช้ในการตรวจสอบความถูกต้องของข้อมูล เช่น การหาค่า CRC

InvertRX Input

ใช้สำหรับกำหนดสัญญาณอินพุตของตัวรับว่าจะให้ทำการ Invert หรือ ไม่มีการ Invert

UART API Function

API ของฟังก์ชัน UART User Module มีให้เลือกใช้งานทั้งแบบ Low Level และ High Level ซึ่ง API ฟังก์ชันทั้งหมดของ UART User Module สามารถสรุปเป็นตารางได้ดังนี้

Low Level UART API

Function	Description
Void UART_Start(BYTE bPARity)	Enable user module and set parity
Void UART_Stop(void)	Disable user module
Void UART_EnableInt(void)	Enable both RX and TX interrupts
Void UART_DisableInt(void)	Disable both RX and interrupts
Void UART_SetTxintMode(BYTE bTxIntMode)	Set the source of the Tx interrupts
void UART_SendData(BYTE bTxData)	Send byte without checking TX status
BYTE UART_bReadTxStatus(void)	Return status of TX status register
BYTE UART_bReadRxData(void)	Return data in RX Data register without checking status of character is valid
BYTE UART_bReadRxStatus(void)	Check status of RX Status register

ตารางที่ 2.4 แสดงค่าฟังก์ชันของ UART_Low Level UART API

High Level UART API

Function	Description
void UART_InCnt(BYTE bMask)	Selectively enable/disable RX and TX interrupts.
void UART_PutString(char*szStr)	Send NULL terminated string out TX port.
void UART_CPutString(const char*azStr)	Send NULL terminated constant (ROM) string out TX port.
void UART_PutChar(char bData)	Send character to TX port when TX register is empty. Function will not return until TX Data register can be written to without a data overrun error.
char UART_cGetChar(void)	Return character from RX Data register when valid data is available. Function will not return until character is received.
void UART_write(char*aStr,BYTE bCnt)	Send bCnt bytes from aStr array to TX port.
void UART_Cwrite(const char*aStr,int iCnt)	Send iCnt bytes from constant aStr array to TX port.
char UART_cReadChar(void)	Read RX Data register immediately. If valid data not available,return 0, otherwise ASCII char between 1 and 255 is returned.
int UART_iReadChar(void)	Read RX Data register immediately. If data is not available or an error condition exists, return an error status in the MSB. The received char is returned in the LSB.
void UART_PutSHexByte(BYTE bValue)	Send a two character hex representation of bvalue to the TX port.
void UART_PutSHexInt(int iValue)	Send a four character hex representation of bvalue to the TX port.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

void UART_PutCRLF(void)	Send a carriage return (0x0D) and a line feed (0x0A) to the TX port.
void UART_CmdReset(void)	Reset RX command buffer.
BYTE UART_bCmdCheck(void)	Returns a non-zero value if a valid command terminator has been received.
BYTE UART_bCmdLength(void)	Returns the current command length.
char*UART_szGetParam(void)	Return pointer to next parameter in RX buffer.
char*UART_szGetRestOfParam(void)	Return pointer to remaining parameter string.
BYTE UART_bErrCheck(void)	Return command buffer error status

ตารางที่ 2.5 แสดงค่าฟังก์ชันของ UART high Level UART API

UART_Start

ฟังก์ชันที่ทำหน้าที่เปิดการทำงานของ UART และกำหนดค่าพาริตีของข้อมูล โดยค่า bParity setting ที่ต้องส่งให้กับฟังก์ชันมีดังนี้

TX Parity	Value
UART_PARITY_NONE	0X00
UART_PARITY_EVEN	0X02
UART_PARITY_ODD	0X06

ตารางที่ 2.6 แสดงค่าฟังก์ชันของ UART_Start

C Prototype:

Void UART_Start(BYTE bparitySetting)

UART_Stop

ฟังก์ชันที่ทำหน้าที่ปิดการทำงานของ UART

C Prototype:

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Void UART_Stop(void)

UART_EnableInt

ใช้สำหรับเปิดใช้การทำงานแบบอินเทอร์รัพต์ของทั้งตัวรับและตัวส่ง

C Prototype:

Void UART_EnableInt(void)

UART_DisableInt

ใช้สำหรับปิดการใช้งานแบบอินเทอร์รัพต์ของทั้งตัวรับและตัวส่ง

C Prototype:

Void UART_DisableInt(void)

UART_bReadTxStatus

ใช้สำหรับอ่านค่า TX Control register โดยค่าของ TX Control register มีรายละเอียดดังนี้

RX Status Masks	Value
UART_TX_COMPLETE	0x20
UART_TX_BUFFER-EMPTY	0x10

ตารางที่ 2.7 แสดงค่าฟังก์ชันของ UART_bReadTxStatus

C Prototype:

BYTE UART_bReadTxStatus(void)

UART_bReadRxStatus

ใช้สำหรับอ่านค่า RX Contor register โดยค่าของ RX Contor register มีรายละเอียดดังนี้

สำนักหอสมุดกลาง พระจอมเกล้าลาดกระบัง

RX Status Masks	Value	Description(when bit is set)
UART_RX_REG_FULL	0x08	Data register contains un-read data
UART_RX_PARITY_ERROR	0x80	Parity error since last time status read
UART_RX_OVERRUN_ERROR	0x40	Data has been over written to buffer register
UART_RX_FRAMING_ERROR	0x20	Stop bit was low
UART_RX_ERROR	0xE0	All Error bits OR ed together

ตารางที่ 2.8 แสดงค่าฟังก์ชันของ UART_bReadRxStatus

C Prototype:

BYTE UART_bReadRxStatus(void)

UART_IntCntrl

ใช้สำหรับปิดหรือเปิด การทำงานอินเทอร์รัพ ให้กับตัวรับหรือตัวส่งตัวใดตัวหนึ่ง โดยมีค่าที่ต้องส่งกับฟังก์ชัน 1 ค่า โดยมีรายละเอียดตามตาราง

Mask	Description
UART_ENABLE_RX_INT	Enable Receiver
UART_ENABLE_TX_INT	Enable Transmitter
UART_DISABLE_RX_INT	Disable Receiver
UART_DISABLE_TX_INT	Disable Transmitter

ตารางที่ 2.9 แสดงค่าฟังก์ชันของ UART_IntCntrl

C Prototype:

Void UART_IntCntrl (BYTE bMask)

72023

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

UART_PutString

ฟังก์ชันส่งข้อความจากหน่วยความจำแรม

C Prototype:

```
Void UART_PutString(char * szROMString)
```

UART_CputString

ฟังก์ชันส่งข้อความจากหน่วยความจำรอม

C Prototype:

```
Void UART_CPutString(const char * szROMString)
```

UART_PutChar

ฟังก์ชันในการส่งข้อมูลตัวอักษร 1 ตัว

C Prototype:

```
Void UART_PutChar(CHAR cData)
```

UART_cGetChar

ฟังก์ชันสำหรับอ่านค่าจากตัวรับ 1 ไบต์โดยฟังก์ชันจะรอจนกว่าจะได้รับข้อมูล

C Prototype:

```
CHAR UART_cGetChar (void)
```

UART_PutSHexByte

ฟังก์ชันสำหรับส่งค่าตัวเลข 1 Byte (0-255) ในฐาน 16 โดยตัวเลขจะถูกแบ่งเป็นข้อความก่อน จากนั้นจึงส่งข้อความที่เป็นค่าของตัวเลขออกไป

C Prototype:

```
Void UART_PutSHexByte(BYTR bData)
```

UART_PutSHexInt

ฟังก์ชันสำหรับส่งค่าตัวเลข Integer (-32768 – 32768) ในฐาน 16 แบบโดยตัวเลขจะถูกแปลงเป็นข้อความก่อน จากนั้นจึงส่งข้อความที่เป็นค่าของตัวเลขออกไป

C Prototype:

Void UART_PutSHexInt(INT iData)

UART_PutCRLF

ส่งข้อมูล[0D]H หรือ คำสั่ง carriage return ของ ASCII code แล้วตามด้วย[0A]H หรือ คำสั่ง line feed

C Prototype:

Void UART_PutCRLF(void)

UART_CmdReset

ใช้สำหรับรีเซ็ตสถานะ และข้อมูลใน Command Buffer ซึ่งต้องรีเซ็ตทุกครั้งที่อ่านข้อมูลจาก Buffer ของตัวรับเสร็จเพื่อให้ ตัวรับการทำข้อมูลชุดใหม่

C Prototype:

Void UART_CmdResrt(void)

UART_bCmdCheck

ใช้สำหรับตรวจสอบสถานะของตัวรับว่าได้รับ Command Terminator แล้วหรือยัง โดย ฟังก์ชันจะคืนค่าที่ไม่เท่ากับ 0 เมื่อได้รับ Command Buffer

C Prototype:

BYTE UATR_bCmdCheck(void)

UART_bCmdLength

ฟังก์ชันที่ทำหน้าที่อ่านจำนวนของข้อมูลที่เก็บไว้ใน Buffer ของตัวรับ

C Prototype:

BYTE UART_bCmdLenght(void)

UART_szGerParam

ฟังก์ชันจะทำการค่าส่ง Pointer ของตัว Parameter ที่อยู่ใน Buffer ของตัวรับตัวต่อไป โดย ข้อมูลใน Buffer ของตัวรับจะถูกแบ่งเป็นตัว Parameter ด้วย Param_Delimmeter ที่กำหนดไว้

C Prototype:

Char * UART_szGetParam(void)

2.3) การใช้งาน SPIM (Serial Peripheral Interconnect Master)

คุณสมบัติของโมดูล

-สนับสนุนการเชื่อมต่อในโหมดมาสเตอร์ ด้วยโปรโตคอลการสื่อสารแบบ SPI (Serial Peripheral Interconnect)

- สนับสนุนโหมดสัญญาณนาฬิกาของโหมด 0,1,2 และ 3
- สามารถกำหนดแหล่งสัญญาณนาฬิกาได้
- สามารถเลือกการเชื่อมต่อเอาต์ของสัญญาณ MOIS และ SCLK ได้
- สามารถสร้างสัญญาณอินเตอร์รัพท์ได้
- ความเร็วสูงสุดในการรับส่งข้อมูล 12MHz

โมดูล SPIM คือ โมดูลการสื่อสารอนุกรมที่มีโปรโตคอลในการสื่อสารเป็นแบบ SPI โดยจะเป็นการส่งแบบเข้าจังหวะ 8 บิตข้อมูล พูลคิเพิล็กซ์ (Full-duplex) โดยโมดูลนี้จะทำงานเป็นมาสเตอร์ สามารถที่จะนำไปต่อกับอุปกรณ์ SPI ที่เป็นสลาฟมากกว่าหนึ่งตัว ขึ้นอยู่กับการนำไปใช้งาน โดยภายใน SPIM จะประกอบด้วยโมดูล Tx Buffer, Rx buffer, Control และ Shift registers การใช้งานโมดูลจะเรียกผ่านฟังก์ชัน API โดยค่าเริ่มต้นของโมดูล SPIM จะถูกตั้งค่ามีการส่งข้อมูลแบบส่งบิตน้อยสำคัญค่าสุดท้ายก่อน (LSB First) และจะสนับสนุนการทำงานในโหมดต่างๆ ตั้งแต่โหมด 0,1,2,3 ซึ่งควรจะมีการเซตโหมดของสัญญาณนาฬิการะหว่างอุปกรณ์ SPI Master และ อุปกรณ์ SPI Slave ให้มีสัญญาณนาฬิกาเป็นโหมดเดียวกัน โดยโหมดการทำงานจะเป็นดังตาราง

SPI Mode			
Mode	SCLK Edge Performing Data Latch	Clock Polarity	Note
0	Leading	Non-inverting	Leading edge latches data. Data change on trailing edge of clock
1	Leading	Inverting	Trailing edge latches data. Data change on leading edge of clock
2	Trailing	Non-inverting	Leading edge latches data. Data change on trailing edge of clock
3	Trailing	Inverting	Trailing edge latches data. Data change on leading edge of clock

ตารางที่ 2.10 แสดงโหมดการทำงานของ SPI Mode

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ขาสัญญาณการเชื่อมต่อ

- SCLK คือ ขาสัญญาณนาฬิกาที่ให้จังหวะในการส่งข้อมูลแบบ SPI
- MOSI (Master-Out-Slave-Input-data) คือ ขาสัญญาณเอาต์พุตข้อมูลของตัวอุปกรณ์มาสเตอร์ ซึ่งจะไปเป็นขาสัญญาณอินพุตของอุปกรณ์สลาฟ

การใช้งานฟังก์ชัน API

การใช้งาน โมดูลจะกระทำการผ่านการเรียกใช้ฟังก์ชัน API ซึ่งการใช้งานฟังก์ชันนี้อาจมีผลทำให้ค่าของรีจิสเตอร์ A และ X มีการเปลี่ยนแปลง

SPIM_Start

ฟังก์ชันการกำหนดโหมดการทำงานของ SPI พร้อมทั้งเปิดการทำงานของโมดูล โดยการกำหนดโหมดการทำงาน จะต้องผ่านค่าให้กับฟังก์ชันทางรีจิสเตอร์ A ซึ่งมีโหมดต่างๆดังนี้

Symbolic Name	Value	ความหมาย
SPIM_MODE_0	0x00	การทำงานของ SPI ในโหมด 0
SPIM_MODE_1	0x02	การทำงานของ SPI ในโหมด 1
SPIM_MODE_2	0x04	การทำงานของ SPI ในโหมด 2
SPIM_MODE_3	0x06	การทำงานของ SPI ในโหมด 3
SPIM_LSB_FIRST	0x80	ส่งข้อมูลทางด้านบิตต่ำก่อน
SPIM_MSB_FIRST	0x00	ส่งข้อมูลทางด้านบิตสูงก่อน

ตารางที่ 2.11 แสดงค่าโหมดการทำงานต่างๆ ของ SPI Mode

SPIM_Stop

ฟังก์ชันการปิดการทำงานของโมดูล SPIM ฟังก์ชันนี้จะไปเคลียร์ค่าในบิต Enable ของรีจิสเตอร์ Control ทำให้โมดูล SPIM หยุดการทำงาน

SPIM_EnableInt

ฟังก์ชันเปิดการอินเทอร์รัพท์ของ SPIM ตามเงื่อนไขของการอินเทอร์รัพท์

SPIM_DisableInt

ปิดการอินเตอร์รัพต์ของ SPIM

SPIM_SendTxData

ส่งข้อมูลแบบ SPI ไปยังอุปกรณ์สถาปัตยกรรมที่ต่อร่วมด้วย

SPIM_bRedaRxData

ฟังก์ชันอ่านรับค่าจากไบต์ข้อมูลจากอุปกรณ์สถาปัตยกรรม โดยควรทำการเช็คสถานะของบัฟเฟอร์ Rx Buffer ก่อนว่าว่างหรือไม่ ก่อนที่จะทำการเรียกใช้ฟังก์ชันนี้

SPIM_bReadStatus

เป็นคำสั่งอ่านค่าสถานะจากรีจิสเตอร์ควบคุม ของโมดูล SPIM ซึ่งภายในรีจิสเตอร์ จะประกอบด้วยสถานะการทำงานต่างๆ จะรีเทิร์นค่าออกมาทางรีจิสเตอร์ A ค่าต่างๆจะเป็นดังตาราง

Symbolic Name	Value	ความหมาย
SPIM_DONE	0x20	การทำงาน SPIM เสร็จสิ้น
SPIM_RX_OVERRUN_ERROR	0x40	เกิดการ Overrun Error ของการรับข้อมูล
SPIM_TX_BUFFER_EMPTY	0x10	บัฟเฟอร์ของการส่งว่าง
SPIM_RX_BUFFER_FULL	0x08	บัฟเฟอร์ของการรับข้อมูลเต็ม


ตารางที่ 2.12 แสดงค่าคำสั่งอ่านค่าสถานะจากรีจิสเตอร์ควบคุม ของโมดูล SPIM

บทที่ 3

การใช้หน่วยความจำแอสติการ์ด

3.1) คุณลักษณะของหน่วยความจำแอสติการ์ด

หน่วยความจำแอสติการ์ดนี้เป็นหน่วยความจำที่ได้รับความนิยมมากสำหรับเป็นอุปกรณ์ที่สามารถพกพาสะดวก ซึ่งหน่วยความจำแอสติการ์ดนี้จะมีฟังก์ชันการทำงานคล้ายกับหน่วยความจำชนิดเอ็มเอ็มซี ซึ่งภายในหน่วยความจำแอสติการ์ดนี้จะมีไมโครคอนโทรลเลอร์, แฟลชเมมโมรีคอนโทรล (erase, read, write and error control) ซึ่งการโอนย้ายข้อมูลโดยปกติระหว่างเมมโมรีกับโฮลคอนโทรลนี้จะโอนย้าย 512 ไบต์ต่อบล็อก คำนึงมันจะดูเหมือนฮาร์ดดิสก์ทุกอย่างไปนั่นเองซึ่งในจุดนี้เราสามารถนำไปประยุกต์ต่างๆ ได้ โดยทั่วไปไฟร์ระบบนั้นจะเป็นแบบแฟลช 16/32 เท่านั้นสำหรับการทำการแบ่งส่วน จะเป็นแฟลช 32 นั้นความจุของหน่วยความจำนี้จะต้องมีค่ามากกว่า 2 จิกะไบต์



รูปที่ 3.1 ลักษณะของหน่วยความจำแอสติและเอ็มเอ็มซีที่มีจำหน่ายตามท้องตลาดทั่วไป

จากรูปที่ 3.2 แสดงช่องคอนแทคของหน่วยความจำแอสติและเอ็มเอ็มซี ซึ่งหน่วยความจำเอ็มเอ็มซีจะมี 7 คอนแทค ส่วนหน่วยความจำแอสตินั้นจำเพิ่มมาอีก 2 คอนแทค ในการโอนย้ายข้อมูลระหว่างโฮสกับการ์ดนั้นจะกระทำในสัญญาณนาฬิกา



รูปที่ 3.2 ลักษณะคอนแทคของหน่วยความจำเอสดีและเอ็มเอ็มซี


การติดต่อระหว่างโฮสกับหน่วยความจำเอสดีนั้นจำมีอยู่ 2 โหมดด้วยกันคือ โหมด SD MODE และ SPI MODE ซึ่งในการติดต่อนี้จะทำการติดต่อหน่วยความจำเป็นแบบเอสพีไอโหมด

3.2) SPI MODE

เอสพีไอโหมดเป็นการกระทำทางเลือกหนึ่งในการติดต่อจากโฮสภายนอก ซึ่งหน่วยความจำจะสามารถติดต่อโดยช่องทางของ SPI Port หรือ GPIO Port ที่มีภายในไมโครคอนโทรลเลอร์ทั่วไป เพราะฉะนั้นเอสพีไอโหมด จะเหมาะสมกับการประยุกต์ใช้งานในที่นี้ ซึ่งการติดต่อหน่วยความจำนี้จะทำการเลือกโหมดการทำงานของเอสพีไอโหมดเป็นโหมด 0 (positive clock, front edge latch, back edge shift) ดังนั้น SPI MODE 0 จะเหมาะสมสำหรับการตั้งค่าสำหรับติดต่อกับหน่วยความจำเอสดี

3.3) Command and Response

ในเอสพีไอ โหมดทิศทางข้อมูลจะอยู่บน signal line ซึ่งการ โอนย้ายอนุกรมข้อมูลจะกำหนดเป็นไบต์ ส่วนเฟรมของ command เป็นการส่งผ่านจาก โฮส ไปยังการ์ดซึ่งมีความยาวของขนาดเท่ากับ 6 ไบต์ต่อ 1 คำสั่งคอมมานด์ เมื่อเฟรมของคอมมานด์เป็นการส่งผ่าน ไปยังการ์ดแล้วค่า Response (R1,R2,R3)ของคอมมานด์ที่ส่งไปนั้นจะถูกส่งคอบกลับมายังโฮส ซึ่งโฮสนั้นจะต้องอ่านค่า Response มาตลอดจนกว่าจะส่งมาอย่างถูกต้องของ Response ที่คอมมานด์นั้นเพราะการส่งผ่านข้อมูลของการคมายังโฮสนั้นจะต้องถูกขยับจากสัญญาณนาฬิกาที่โฮสกำเนิดมานั้นเอง command response time (NCR) นั้นจะมีโครงสร้าง 0 ถึง 8 ไบต์ สัญญาณ CS นี้จะต้องควบคุมให้เป็น 0 ในระหว่างการติดต่อ Command , Response และ Data transfer ยังคงกระทำอยู่ ส่วนไบต์ของ CRC นั้นจะเป็นส่วนประกอบของชุดเฟรมของ Command ซึ่งเป็นทางเลือกใน SPI mode สำหรับการตรวจสอบความถูกต้องของข้อมูลที่ส่งออกไป



รูปที่ 3.3 ลักษณะของ Command Frame

3.4) SPI Command Set

แต่ละ Command เป็นการแสดงเป็นเครื่องหมายในการย่อของ GO_IDLE_STATE หรือ CMD<n>, โดยที่ <n> นั้นเป็นตัวเลขของ command index และค่าของ n นี้จะสามารถเป็นได้ 0 ถึง 63 ซึ่งรูปแบบของตาราง command จะอธิบาย command ที่ใช้ทั่วไปในการ อ่านเขียนและการ กำหนดค่าเริ่มต้นของการ์ด สำหรับ command อื่นๆสามารถที่จะดูได้ที่ Data Sheet ของ MMCA and SDCA.

Command Index	Argument	Response	Data	Abreviations	Description
CMD0	None(0)	R1	No	GO_IDLE_STATE	Software reset.
CMD1	None(0)	R1	No	SEND_OP_COND	Initiate initialization process.
ACMD41(*1)	None(0)	R1	No	APP_SEND_OP_COND	For only SDC. Initiate initialization process.
CMD9	None(0)	R1	Yes	SEND_CSD	Read CSD register.
CMD10	None(0)	R1	Yes	SEND_CID	Read CID register.
CMD12	None(0)	R1b	No	STOP_TRANSMISSION	Stop to read data.
CMD17	Address[31:0]	R1	Yes	READ_SINGLE_BLOCK	Read a block.
CMD18	Address[31:0]	R1	Yes	READ_MULTIPLE_BLOCK	Read multiple blocks.
CMD23	Number of blocks[15:0]	R1	No	SET_BLOCK_COUNT	For only MMC. Define number of blocks to transfer with next multi-block read/write command.
ACMD23(*1)	Number of blocks[22:0]	R1	No	SET_WR_BLOCK_ERASE_COUNT	For only SDC. Define number of blocks to pre-erase with next multi-block write command.
CMD24	Address[31:0]	R1	Yes	WRITE_BLOCK	Write a block.
CMD25	Address[31:0]	R1	Yes	WRITE_MULTIPLE_BLOCK	Write multiple blocks.
CMD55(*1)	None(0)	R1	No	APP_CMD	Application specific command.
CMD58	None(0)	R3	No	READ_OCR	Read OCR.

*1: ACMD<n> means a command sequence of CMD55-CMD<n>.

ตารางที่ 3.1 Command ที่ใช้ทั่วไปในการอ่านเขียนและกำหนดค่าเริ่มต้นของการ์ด

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.5) SPI Response

รูปแบบของ Response นั้นจะมีอยู่ 3 รูปแบบ คือ R1 , R2 และ R3 ซึ่งจะขึ้นอยู่กับแต่ละ command ที่ใช้นั้นๆ โดยไบต์ของ Response R1 จะเป็นการส่งค่ากลับมาของ command ส่วนใหญ่



รูปที่ 3.4 ไบต์ของ R1 Response และ R3 Response

ซึ่งในแต่ละบิตสำหรับ R1 Response ที่แสดงนั้นถ้าค่าของ ไบต์ R1 = 0x00 จะหมายความว่าติดต่อกับหน่วยความจำแอสติการ์ครั้งนี้สำเร็จ เมื่อไหร่ก็ตามที่เกิดข้อผิดพลาดเกิดขึ้นบิตของ R1 นั้นจะเซตขึ้นคั้งที่สอดคล้องกับรูป ค่าของ R3 Response นั้น จะสำหรับ CMD 58 เท่านั้น มันจะมีไบต์แรกเหมือนกับ R1 และจะต่อท้ายเป็นขบวนที่บรรจุของ OCR

บางคอมมานด์จะใช้เวลานานมากกว่าจำนวนของ NCR ที่กำหนดคั้งนั้น โฮสคอนโทรลเลอร์นั้นจะต้องรอค่า response กลับมาด้วย โดยการส่งค่า 0xff ตลอดจนกว่าจะรับ response กลับมาได้แล้ว

3.6) ขั้นตอนการเซตค่าเริ่มต้นสำหรับ SPI Mode

หลังจาก Power on reset หน่วยความจำเอสดีนั้นจะเข้าสู่โหมดการทำงาน native mode ซึ่งมีรูปแบบของขั้นตอนดังนี้

3.6.1) Power On

หลังจากแหล่งจ่ายมาถึงค่าแรงดันที่ 2.2 โวลต์ เราจะต้องเซตค่าของ DI และ CS ให้เป็น 1 ให้มากกว่า 74 พัลส์ของสัญญาณนาฬิกา ซึ่งจะทำให้การ์ดนั้นสามารถที่จะรับคอมมานด์ต่างๆได้

3.6.2) Software Reset

ส่ง CMD0 ร่วมกับ CS เป็น 0 เพื่อที่จะไปรีเซตการ์ด การ์ดนั้นจะตรวจสอบสัญญาณ CS เมื่อ CMD0 ถูกตรวจพบ ถ้า CS เป็น 0 นั้นการ์ดจะเข้าสู่ SPI Mode ดังนั้น CMD0 จะต้องส่ง native command ด้วยและในส่วนของ CRC นั้นจะต้องมีค่าของ CRC ที่ถูกต้องด้วย ทั้งนี้ที่การ์ดเข้าสู่ SPI Mode การตรวจสอบค่าของ CRC จะไม่ถูกพิจารณาอีกต่อไป ดังนั้นในการส่ง CMD0 จะกำหนดค่าของ CRC ให้เท่ากับ 0x95 ได้เลย เมื่อ CMD0 นั้นถูกยอมรับเสร็จการ์ดนั้นจะเข้าสู่สถานะว่าง (idle state) และผลของค่า response R1 นั้นจะมีค่าเท่ากับ 0x01 นั่นคือบิตของ in idle state จะถูกเซตขึ้น ซึ่งแสดงว่าการ์ดเอสดีนี้อยู่ในสถานะว่าง

3.6.3) Initialization

ในสถานะว่างเอสดีการ์ดนั้นจะยอมรับเฉพาะ CMD0 , CMD1 และ CMD58 เท่านั้น คอมมานด์อื่นๆจะถูกปฏิเสธ เมื่อการ์ดนั้นตรวจพบ CMD1 การ์ดนั้นมันจะเริ่มพร้อมที่จะทำงาน ซึ่งโฮสนั้นจะต้องส่ง CMD1 ซ้ำเรื่อยๆและคอยตรวจสอบค่า response นี้ด้วยจนกว่าค่าของ response R1 จะตอบกลับมาเป็น 0x00 นั่นคือ CMD1 นั้นเป็นการเคลียร์ค่าของ R1 นั้นเองเพื่อที่จะทำการส่งค่าคอมมานด์ต่อไป ในขบวนการ initial การ์ดนี้จะใช้เวลาหลายร้อยมิลลิวินาทีขึ้นอยู่กับขนาดของการ์ดนั้นๆดังนั้นเราจะต้องพิจารณาหาค่าเวลานี้เองหรือใช้ค่า data sheet ที่ผู้ผลิตให้มา หลังจากทำการ initial เสร็จก็จะสามารถอ่านและเขียนข้อมูลทั่วไปได้แล้ว ในช่วงเวลานี้จะสามารถอ่านค่ารีจิสเตอร์ OCR และ CID ได้เพื่อที่จะหาข่าของแรงดันที่กระทำและขนาดของการ์ดหรือคุณสมบัติอื่นๆถ้าต้องการได้

3.7) การโอนย้ายของข้อมูล

3.7.1) Data Packet and Data Response

ในการติดต่อเกี่ยวกับการ โอนย้ายของข้อมูล 1block หรือมากกว่า 1 block นั้นจะต้องทำการส่งหรือรับหลังจาก command response ซึ่งการ โอนย้ายข้อมูลนั้นจะประกอบไปด้วยกลุ่มของข้อมูลคือ data Token 1 ไบต์ Data Block 1-2048 ไบต์และ CRC อีก 2 ไบต์

Data Packet

Data Token	Data Block	CRC
1 byte	1 – 2048 bytes	2 bytes

Data Token

1 1 1 1 1 1 1 0	Data token for CMD17/18/24
1 1 1 1 1 1 0 0	Data token for CMD25
1 1 1 1 1 1 0 1	Stop Tran token for CMD25

Error Token

0 0 0	Flags
	<ul style="list-style-type: none"> — Error — CC error — Card ECC failed — Out of range — Card is locked

Data Response

X/X/X 0	Status 1
0 1 0	— Data accepted
1 0 1	— Data rejected due to a CRC error
1 1 0	— Data rejected due to a write error

รูปที่ 3.5 แสดงกลุ่มข้อมูลที่จะทำการ โอนย้าย

3.7.2) การอ่านแบบ Single Block


argument นั้นเป็นการระบุตำแหน่งที่จะเริ่มทำการอ่านในหน่วยของ ไบต์ เมื่อ CMD17 ถูกยอมรับแล้วการกระทำการอ่านข้อมูล data block จะส่งไปยังโฮส หลังจาก data token ถูกตรวจพบสิ่งที่โฮสจะได้รับตามมาคือ data block และ CRC 2 ไบต์ โดยปกติขนาดของบล็อกจะเท่ากับ 512 ไบต์ซึ่งเราสามารถเปลี่ยนแปลงได้โดย CMD16 ถ้าเกิดข้อผิดพลาดในระหว่างการอ่านข้อมูล error token จะถูกส่งมาแทน



รูปที่ 3.6 แสดงการอ่านแบบ single block

3.7.3) การอ่านแบบ Multiple Block

การอ่านข้อมูลแบบ Multiple Block เป็นคำสั่งในการอ่าน multiple block เป็นลำดับจากการระบุที่อยู่ เมื่อจำนวนของการโอนย้าย block จะไม่เจาะจงก่อน command นี้ การติดต่อจะเริ่มต้นที่การเปิดและจบการอ่าน multi block การอ่านนั้นจะต่อเนื่องจนกระทั่งหยุดโดย CMD12 ไบต์ที่ได้รับโดยทันทีทันใดนั้นจะตามหลัง CMD12 มันจะถูกตัดทิ้งก่อนได้รับ response ของ CMD12



รูปที่ 3.7 แสดงการอ่านข้อมูลแบบ Multiple Block

3.8) การอ่านคำริชิตเตอร์ CSD และ CID

การอ่านคำริชิตเตอร์ทั้งสองนี้จะเหมือนกับการอ่านแบบ Single block ยกเว้นสำหรับขนาดความยาวของ block CID และ CSD จะถูกส่งไปยังโฮสต์เท่ากับ 16 ไบต์ของ data block

บทที่ 4

FAT (File Allocation Table)

4.1) ความหมายของ FAT

FAT ย่อมาจากคำว่า File Allocation Table ซึ่งคือตารางที่ใช้เก็บตำแหน่งของข้อมูลต่างๆ ที่อยู่บนฮาร์ดดิสก์ เพื่อใช้ในการจัดสรรและติดตามการใช้เนื้อที่ในฮาร์ดดิสก์

4.2) ประเภทของ FAT

FAT เป็นระบบไฟล์ที่ถูกกำหนดโดยซอฟต์แวร์ระบบปฏิบัติการ (operating system) จึงแตกต่างกันไปได้หลายแบบ FAT ที่เป็นที่รู้จัก ได้แก่

4.2.1) FAT (File Allocation Table)

เป็นระบบไฟล์มาตรฐานสำหรับ DOS และ Windows และด้วยการที่ FAT เป็นที่นิยมใช้อย่างกว้างขวาง จึงสามารถใช้ร่วมกับระบบปฏิบัติการอื่น เช่น Linux, OS/2 และระบบปฏิบัติการอื่นๆ อีกด้วย

4.2.2) FAT32 (32-bit File Allocation System)

ระบบไฟล์แบบนี้จะอยู่ใน Windows95 OSR2 ในรุ่นที่มีการติดตั้งจากผู้ผลิต และ Windows98, FAT32 กำจัดข้อจำกัดของ FAT หลายประการออกไป แต่ระบบไฟล์นี้จะไม่สามารถใช้กับระบบปฏิบัติการอื่นนอกจาก Windows95 OSR2, Windows98

4.2.3) VFAT (Virtual File Allocation Table)

เป็นระบบไฟล์ FAT เวอร์ชันที่มีลักษณะเป็น Protected Mode ซึ่งจะถูกใช้โดย Windows 9x ระบบไฟล์นี้จะคล้ายๆ กับ FAT ต่างกันตรงที่สามารถรับชื่อไฟล์ยาวๆ ได้

4.2.4) NTFS (NT Files System)

เป็นระบบไฟล์ที่ถูกออกแบบมาเพื่อใช้กับ Windows NT โดยเฉพาะ แม้ว่าท่านจะสามารถติดตั้ง Windows NT ในระบบไฟล์ FAT32 ได้ แต่ NTFS จะให้ประสิทธิภาพที่ดีกว่าในด้านระบบความปลอดภัยในการเข้าถึงไฟล์มากกว่า และเสียน้อยกว่า

4.2.5) HPFS (High Performance File System)


เป็นระบบไฟล์ที่ออกแบบมาเพื่อใช้กับ OS/2 ซึ่ง HPFS ก็เหมือนกับ NTFS ที่จะมีระบบรักษาความปลอดภัยที่ดี, มีความเชื่อถือได้ของข้อมูล มีประสิทธิภาพและความเร็วสูงกว่า FAT

ระบบปฏิบัติการ	ระบบไฟล์ที่สนับสนุน
MS DOS 6.22	FAT 16
Windows 3.1	FAT 16
Windows 95 และ 95A	FAT 16
Windows 95B และ 95C	FAT 16 , FAT 32
Windows 98 และ Me	FAT 16 , FAT 32
Windows NT4	FAT 16 , NTFS (SP4)
Windows 2000	FAT 16 , FAT32 , NTFS
Windows XP	FAT 32 , NTFS

ตารางที่ 4. 1 แสดงตัวอย่างระบบปฏิบัติการกับระบบไฟล์ที่ใช้

ปกติเมื่อผู้ใช้ซื้อฮาร์ดดิสก์มาใหม่ 1 ตัว ผู้ใช้ต้องทำการฟอร์แมต (Format) ฮาร์ดดิสก์ก่อนที่จะนำไปบรรจุข้อมูล การฟอร์แมตฮาร์ดดิสก์เป็นการแบ่งฮาร์ดดิสก์ออกเป็นส่วนๆ เพื่อให้คอมพิวเตอร์รู้ว่าตำแหน่งของ เซกเตอร์ (Sector) และแทร็ก (Track)

ในการจัดสรรเนื้อที่บันทึกข้อมูลในฮาร์ดดิสก์ เพื่อให้การอ่าน-เขียนกระทำได้อย่างรวดเร็วจะใช้วิธีกำหนดเป็น ไซลินเดอร์ (cylinder) หรือเพื่อให้แทร็กที่ตรงกันทุกหน้าของฮาร์ดดิสก์ ซึ่งการกำหนดพาร์ติชันของฮาร์ดดิสก์ก็เป็นการแบ่งตามกลุ่ม ไซลินเดอร์ที่อยู่ต่อเนื่องกัน ทำให้มีลักษณะเป็น โลกจตุรทิศ และในแต่ละพาร์ติชันก็จะมีการจัดทำตาราง FAT สำหรับพาร์ติชันนั้น



รูปที่ 4.2 แสดงส่วนประกอบของฮาร์ดดิสก์

FAT กำหนดเนื้อที่สำหรับไฟล์โดยใช้หน่วย คลัสเตอร์ (cluster) คือเป็นกลุ่มของเซ็กเตอร์ ซึ่งอาจประกอบด้วย 4 ถึง 64 เซ็กเตอร์ หรือ ขนาดตั้งแต่ 2K ถึง 32K

ระบบปฏิบัติการคอส และวินโดวส์รุ่นแรกๆ ใช้ FAT16 (16 บิต) สามารถอ้างอิงหรือชี้ตำแหน่ง คลัสเตอร์ได้สูงสุด 65,536 คลัสเตอร์ (2^{16}) ในระบบ FAT16 สามารถมีขนาดของคลัสเตอร์ใหญ่ที่สุด 32 KB (Kilobyte) ดังนั้นจึงสามารถอ้างข้อมูลในหนึ่งพาร์ทิชัน (partition) ได้สูงสุดที่ 2 GB (gigabyte) ($32 \text{ KB} \times 65,536 \text{ คลัสเตอร์} = 2,097,152 \text{ KB}$ หรือ 2,048 MB หรือ 2 GB)

ดังนั้นถ้าผู้ใช้ต้องการใช้ฮาร์ดดิสก์ขนาด 2 GB หรือฮาร์ดดิสก์ที่มีพาร์ทิชันเท่ากับ 2 GB หมายความว่าขนาดของคลัสเตอร์ที่เล็กที่สุดเท่ากับ 32 KB ซึ่งหมายความว่าไม่ว่าไฟล์ที่ต้องการเก็บในฮาร์ดดิสก์จะมีขนาดเล็กแค่ไหนก็ตาม ฮาร์ดดิสก์ก็ต้องจองพื้นที่ให้ไฟล์นี้ไม่ต่ำกว่า 32 KB ตัวอย่างเช่น ถ้าต้องการเก็บไฟล์ขนาด 1 KB ลงในฮาร์ดดิสก์ที่เป็น FAT 16 ฮาร์ดดิสก์จะต้องจองพื้นที่เพื่อเก็บไฟล์นี้ 32 KB ซึ่งหมายความว่าผู้ใช้จะต้องสูญเสียพื้นที่ในฮาร์ดดิสก์ไปโดยไม่สามารถใช้ได้ถึง 31 KB ดังนั้นยังมีไฟล์ขนาดเล็กกว่า 32 KB มากเท่าไร หมายความว่า จะสูญเสียเนื้อที่ว่างบนฮาร์ดดิสก์ไปโดยไม่ได้ใช้ประโยชน์มากขึ้นเท่านั้น

ในระบบ FAT32 (32 บิต) จำนวนคลัสเตอร์ที่จะอ้างอิงถึงได้เท่ากับ 2^{28} หรือเท่ากับ 268,436,456 คลัสเตอร์ ดังนั้นเมื่อใช้ขนาดของคลัสเตอร์ 4 KB ขนาดของพาร์ทิชันสูงสุดที่จะมีได้จะเท่ากับ 8 GB และถ้าขนาดของคลัสเตอร์สูงสุดที่ 32 KB จะทำให้ฮาร์ดดิสก์สามารถมีพาร์ทิชันได้สูงที่สุดที่ 2 TB (1 Teta Byte เท่ากับ 1,024 GB)

FAT เป็นระบบไฟล์ชนิดหนึ่งที่ถูกกำหนดโดยซอฟต์แวร์ระบบปฏิบัติการ (operating system) ซึ่งระบบไฟล์ที่นิยมใช้กันอยู่ในปัจจุบันมี

- FAT ของระบบปฏิบัติการดอส (DOS) และวินโดวส์ (Windows)
- NTFS ของระบบปฏิบัติการวินโดวส์เอ็นที (Windows NT)
- HPFS ของระบบปฏิบัติการโอเอสทู (OS2)

FAT ที่นิยมใช้กันอยู่ใน ของระบบปฏิบัติการดอส และวินโดวส์ คือ FAT16 โดย FAT จะทำหน้าที่จัดการข้อมูลหลายๆ เซกเตอร์โดยในแต่ละเซกเตอร์จะแบ่งย่อยออกเป็นอีกหลายๆ คลัสเตอร์ (Cluster) ซึ่งในระบบ FAT16 (16 บิต) นั้นสามารถอ้างอิงหรือชี้ตำแหน่งคลัสเตอร์ได้สูงสุด 65,536 คลัสเตอร์ (ข้อมูลทางทวิจิตลอจจำนวน 1 bit สามารถเป็นได้เพียง 2 สถานะคือ 0 และ 1 ดังนั้นถ้าเป็น 16 บิต สามารถเป็นได้เท่ากับ 2 ยกกำลัง 16 ซึ่งเท่ากับ 65,536) แต่ในระบบ FAT16 นั้นสามารถมีขนาดของคลัสเตอร์ใหญ่ที่สุด 32 KB (Kilobyte) ดังนั้นในระบบ FAT16 จึงสามารถอ้างข้อมูลในหนึ่งพาร์ทิชัน (partition) ได้สูงที่สุดที่ 2 GB (gigabyte) (32 KB คูณ 65,536 คลัสเตอร์ เท่ากับ 2,097,152 KB หรือ 2,048 MB หรือ 2 GB)

ดังนั้นถ้าผู้ใช้ต้องการใช้ฮาร์ดดิสก์ขนาด 2 GB หรือฮาร์ดดิสก์ที่มีพาร์ทิชันเท่ากับ 2GB หมายความว่าขนาดของคลัสเตอร์ที่เล็กที่สุดเท่ากับ 32 KB ซึ่งหมายความว่าไม่ว่าไฟล์ที่ต้องการเก็บในฮาร์ดดิสก์จะมีขนาดเล็กแค่ไหนก็ตาม ฮาร์ดดิสก์ก็จะต้องจองพื้นที่ให้ไฟล์นี้ไม่ต่ำกว่า 32 KB ตัวอย่างเช่น ถ้าต้องการเก็บไฟล์ขนาด 1 KB ลงในฮาร์ดดิสก์ที่เป็น FAT 16 ฮาร์ดดิสก์จะต้องจองพื้นที่เพื่อเก็บไฟล์นี้ 32 KB ซึ่งหมายความว่าผู้ใช้จะต้องสูญเสียพื้นที่ในฮาร์ดดิสก์ไปโดยไม่สามารถใช้ได้ถึง 31 KB ดังนั้นยังมีไฟล์ขนาดเล็กกว่า 32 KB มากเท่าไร หมายความว่า จะสูญเสียเนื้อที่ว่างบนฮาร์ดดิสก์ไปโดยไม่ได้ใช้ประโยชน์มากขึ้นเท่านั้น วิธีแก้ไขปัญหาคือการสูญเสียเนื้อที่นี้อาจทำได้ 2 กรณีคือ

1. ถ้าผู้ใช้ยังต้องการใช้ฮาร์ดดิสก์ที่เป็น FAT16 อยู่ ผู้ใช้ต้องแบ่งพาร์ทิชันฮาร์ดดิสก์ให้มีขนาดเล็กลง เพื่อให้ฮาร์ดดิสก์มีขนาดคลัสเตอร์เล็กลง จะได้ทำให้เนื้อที่ว่างที่ไม่สามารถใช้งานเหลืออยู่ลดลง ดังตารางข้างล่างนี้ ถ้าผู้ใช้แบ่งพาร์ทิชันฮาร์ดดิสก์ไว้ที่ขนาด 512 MB ต่อพาร์ทิชัน ขนาดของคลัสเตอร์จะลดลงเหลือแค่ 8 KB ซึ่งจะทำให้ความสูญเสียเนื้อที่บนฮาร์ดดิสก์โดยเปล่าประโยชน์ลดน้อยลงถึง 3 เท่าเมื่อเทียบกับการแบ่งพาร์ทิชันไว้ที่ขนาด 2 GB แต่วิธีการแบ่ง

ฮาร์ดดิสก์ออกเป็นหลายๆ พาร์ทิชันนี้อาจทำให้เกิดความยุ่งยากเช่น มีไคร์ฟฮาร์ดดิสก์หลายๆ ไคร์ฟ อาจทำให้สับสนเวลาใช้งาน

2. ให้ใช้ฮาร์ดดิสก์ที่เป็น FAT32 ซึ่งเป็นระบบ FAT แบบใหม่ 32 บิต ซึ่งมีในระบบปฏิบัติการ วินโดวส์ 95 OSR2 (Windows 95 OEM Service Release 2) หรือในวินโดวส์ 98 หรือใช้โปรแกรมที่ช่วยแปลง FAT16 ให้เป็น FAT32 อย่างเช่น Partition-It, Partition Magic เป็นต้น สำหรับ FAT32 นี้ จำนวนคลัสเตอร์ที่จะอ้างอิงถึงได้เท่ากับ 2 ยกกำลัง 28 หรือเท่ากับ 268,436,456 คลัสเตอร์ ดังนั้นเมื่อใช้ขนาดของคลัสเตอร์ 4 KB ขนาดของพาร์ทิชันสูงสุดที่จะมีได้จะเท่ากับ 8 GB และถ้าขนาดของคลัสเตอร์สูงสุดที่ 32 KB จะทำให้ฮาร์ดดิสก์สามารถมีพาร์ทิชันได้สูงที่สุดที่ 2 TB (1 Teta Byte เท่ากับ 1,024 GB)

ขนาดของพาร์ติชัน	ขนาดของคลัสเตอร์ FAT 32	ขนาดของคลัสเตอร์ FAT 16
น้อยกว่า 260 Megabyte	512 byte	4 kilobyte
260-510 Megabyte	4 kilobyte	8 kilobyte
512-1023 Megabyte	4 kilobyte	8 kilobyte
1024-2048 Megabyte	4 kilobyte	16 kilobyte
2-8 Gigabyte	4 kilobyte	32 kilobyte
8-16 Gigabyte	8 kilobyte	32 kilobyte
16-32 Gigabyte	16 kilobyte	32 kilobyte
มากกว่า 32 Gigabyte	32 kilobyte	32 kilobyte

ตารางที่ 4. 2 แสดงการเปรียบเทียบขนาดระหว่างคลัสเตอร์ FAT32 และ FAT16

ในเครื่องคอมพิวเตอร์ที่ใช้ระบบปฏิบัติการวินโดวส์ 95 นั้น ถ้าผู้ใช้สำรวจดูในไฟล์เดอร์ (Folder) ต่างๆ จะพบว่า มีไฟล์ขนาดเล็กๆ เป็นจำนวนหลายร้อยไฟล์ ตัวอย่างเช่น ไฟล์ที่มีนามสกุล .dll ซึ่งไฟล์เหล่านี้จะเป็นต้นตอของการทำให้เกิดการสูญเสียเนื้อที่ในฮาร์ดดิสก์อย่างไม่มีประโยชน์ โดยไม่ว่าฮาร์ดดิสก์จะมีคลัสเตอร์เป็นแบบ FAT32 หรือ FAT 16 ก็ตาม จากตารางข้างล่างต่อไปนี้ จะแสดงถึง ไฟล์ต่างๆ ในไฟล์เดอร์ของวินโดวส์ 95 โดยทั่วไป เมื่อใช้ฮาร์ดดิสก์มีคลัสเตอร์เป็น 4 Kilobyte (FAT32) เนื้อที่ในฮาร์ดดิสก์ 83.5 เปอร์เซ็นต์เป็นเนื้อที่ที่เสียไปโดยไม่มีประโยชน์ และ

เมื่อใช้ฮาร์ดดิสก์มีคลัสเตอร์เป็น 32 Kilobyte (FAT16) เนื้อที่ในฮาร์ดดิสก์ 97.9 เปอร์เซ็นต์เป็นเนื้อที่ที่เสียไปโดยไม่มีประโยชน์

4.3) ข้อเสียของ FAT 32

4.3.1) ไม่สนับสนุนการทำงานร่วมกับระบบปฏิบัติการอื่น รวมถึงวินโดวส์ 95 เวอร์ชันเดิม และวินโดวส์เอ็นที 4.0

4.3.2) ในการใช้โปรแกรม Utility ที่จัดการกับดิสก์ ผู้ใช้ต้องตรวจสอบโปรแกรมนั้นว่าสนับสนุนระบบ FAT32 หรือไม่ ถ้าไม่สนับสนุนหรือไม่ได้ตรวจสอบแล้วผู้ใช้ใช้โปรแกรมนั้นกับฮาร์ดดิสก์ที่เป็น FAT32 จะทำให้เกิดความเสียหายกับข้อมูลในฮาร์ดดิสก์ โดยไม่สามารถกู้ข้อมูลกลับคืนมาสำหรับโปรแกรมวินโดวส์ 95 OSR2 นั้นจะมีซอฟต์แวร์ Fdisk, Format, Scandisk และ Defrag ที่สนับสนุน FAT32 แต่มีซอฟต์แวร์ 1 ตัวในวินโดวส์เวอร์ชันนี้ที่ไม่สนับสนุน FAT32 คือ DriveSpace3 ดังนั้นจึงห้ามใช้ซอฟต์แวร์นี้กับฮาร์ดดิสก์ที่เป็น FAT32 เป็นอันขาด

บทที่ 5

การออกแบบและการสร้างและทดสอบ

5.1 ขั้นตอนการทำงาน


แนวความคิดในการ ออกแบบโครงการนี้จะแบ่งออกเป็น 2 ส่วนคือ ส่วนแรกส่วนของโปรแกรมในไมโครคอนโทรลเลอร์ที่ใช้ในการติดต่อการเข้าถึงข้อมูลใน SD CARD และส่วนที่สองคือ ส่วนของโปรแกรมทางคอมพิวเตอร์ที่จะต้องรับข้อมูลเข้ามาจากไมโครคอนโทรลเลอร์ที่ใช้ในการติดต่อการเข้าถึงข้อมูลใน SD CARD เพื่อนำมาแสดงผลทางคอมพิวเตอร์

5.2) ศึกษามาตรฐานการเชื่อมต่อและทฤษฎีที่เกี่ยวข้อง

การติดต่อกับหน่วยความจำนั้นจะมีมาตรฐานการติดต่ออยู่ 2 แบบ คือ SD Mode และ SPI Mode ซึ่งการติดต่อกับหน่วยความจำเอสดีการ์ดในโครงการนี้จะใช้การติดต่อทาง SPI Mode


5.3) ออกแบบวงจรและทดสอบ

จะใช้ไมโครคอนโทรลเลอร์ PSoC ในการควบคุมการติดต่อกับหน่วยความจำเอสดีการ์ดและจะรับคำสั่งจากผู้ใช้งานผ่านทางคอมพิวเตอร์ในการเข้าถึงของข้อมูลที่ต้องการ การทำงานของวงจรแสดงดังรูปที่ 5.1 และนำมาสร้างเป็นระบบมีวงจร โดยรวมดังแสดงในภาคผนวก ก. โดยเริ่มต้นจาก 5.3.1) ทำการต่อวงจร โดยต่อไมโครคอนโทรลเลอร์เข้ากับวงจรมัลติเพล็กซ์ซึ่งทำหน้าที่แยกช่องสัญญาณที่ใช้ร่วมกันในระหว่างการติดต่อของกล่องกับ SD CARD และ ในระหว่างการติดต่อของไมโครคอนโทรลเลอร์ กับ SD CARD



รูป 5.1 แผนผังการทำงานของ การเข้าถึงข้อมูลใน SD CARD

5.3.2) ทำการเขียน โปรแกรม Power on โดยการส่ง 0xff ความถี่ 80 พัลส์เป็นอย่างต่ำดังรูปภาพข้างล่าง




รูปที่ 5.2 แสดงการส่งคำสั่ง Power on โดยการเขียนคำสั่ง

5.3.3) เขียนโปรแกรมส่งคำสั่ง CMD0 (0x40) ซึ่งเป็นคำสั่งรีเซ็ต SD CARD แล้ว SD CARD จะตอบสนองค่า 0x01h ดังรูปภาพข้างล่างออกมา



รูปที่ 5.3 แสดงการส่งคำสั่งรีเซ็ต โดยการเขียนคำสั่ง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 5.4 แสดงการส่งค่ากลับของคำสั่งรีเซ็ต

5.3.4) เขียนโปรแกรมส่งคำสั่ง CMD1 (0x41) ซึ่งเป็นคำสั่ง Initial SD CARD แล้ว SD CARD จะตอบสนองค่า 0x00 ดังรูปภาพข้างล่างออกมา



รูปที่ 5.5 แสดงการส่งคำสั่ง Initial SD Card โดยการเขียนคำสั่ง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 5.6 แสดงการส่งค่ากลับของคำสั่ง Initial SD Card


5.3.5). เขียน โปรแกรมส่งคำสั่ง CMD17 (0x51) ซึ่งเป็นคำสั่งในการเข้าไปอ่านข้อมูล SD CARD แล้ว SD CARD จะตอบสนองค่า 0x01 ตามด้วย 0xFEh และสุดท้ายตามด้วย ขบวนการข้อมูลที่ออกมาจาก SD CARD ดังรูปภาพข้างล่างออกมามีลำดับ



รูปที่ 5.7 แสดงการส่งคำสั่งในการอ่านข้อมูลตาราง FAT จากฮาร์ดดิสก์ โดยการเขียนคำสั่ง


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

5.3.6) ทำการออกแบบลักษณะหน้าต่างในการควบคุมและเขียน โปรแกรมควบคุม ไปควบคุม ไมโครคอนโทรลเลอร์ซึ่งจากรูปด้านล่างเป็นการเข้าถึงข้อมูลภาพใน SD CARD ในกล้อง ซึ่งในขณะที่อยู่ในการติดต่อระหว่าง SD CARD กับ ไมโครคอนโทรลเลอร์ (MODE1) ซึ่งการทำงานของโหมดหนึ่งคือจะไปเลือกตัวมัลติเพล็กซ์เซอร์ให้ใช้ช่องสัญญาณระหว่าง SD CARD กับ ไมโครคอนโทรลเลอร์เท่านั้น และในโหมดศูนย์ คือจะเป็นการเลือกให้ตัวมัลติเพล็กซ์เซอร์ให้ใช้ช่องสัญญาณระหว่างกล้องดิจิทัลกับ SD CARD เท่านั้นซึ่งในการเลือกโหมดนั้นจะเป็นการตั้งค่าของมัลติเพล็กซ์เซอร์ว่าเป็น 1 หรือ 0 ซึ่งก็คือการตั้งค่าโหมดนั่นเอง



รูปที่ 5.8 แสดงหน้าต่างควบคุมวิซวลเบสิก

จากหน้าต่างควบคุมนั้นเราได้ทำการเขียนโปรแกรมควบคุมไมโครคอนโทรลเลอร์ในการเข้าถึงข้อมูลใน SD CARD ซึ่งจากรูปนั้นผลคือ จำนวน ไฟล์ทั้งหมดที่อยู่ใน SD CARD และสามารถที่จะเลือกไฟล์นั้น ได้ในการเข้าถึงข้อมูลของไฟล์นั้นๆ จากนั้นจะเป็นการเขียนไฟล์นั้นๆมาไว้ที่คอมพิวเตอร์ทางพอร์ตอนุกรม



รูปที่ 5.9 แสดงหน้าต่างก่อนการ Save ภาพ

จากรูปที่ 5.9 คำนบนแสดงหน้าต่างก่อนการบันทึกข้อมูลในการเข้าถึงข้อมูลใน SD CARD ซึ่งเราจะทำการบันทึกไว้ที่ไดรฟ์ซีของเครื่องคอมพิวเตอร์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

		Offset	0	1	2	3	4	5	6	7	8	9	A	B	C	D	E	F
	[unregistered]																	
	D:\DSC00193.JPG.JPEG	00000000	FF	D8	FF	E0	00	10	4A	46	49	46	00	01	01	00	00	01
	D:\	00000010	00	01	00	00	FF	DB	00	43	00	11	0C	0D	0F	0D	0B	11
File size:	17.4 KB	00000020	0F	0E	0F	13	12	11	15	1A	2B	1C	1A	18	18	1A	35	26
	17,851 bytes	00000030	28	1F	2B	3F	37	42	41	3E	37	3C	3B	45	4E	63	54	45
DOS name:	DSC001~1.JPE	00000040	49	5E	4B	3B	3C	56	76	57	5E	67	6A	6F	70	6F	43	53
		00000050	7A	83	79	6C	82	63	6D	6F	6B	FF	DB	00	43	01	12	13
Default Edit Mode		00000060	13	1A	17	1A	33	1C	1C	33	6B	47	3C	47	6B	6B	6B	6B
State:	original	00000070	6B	6B	6B	6B	6B	6B	6B	6B	6B	6B	6B	6B	6B	6B	6B	6B
Undo level:	0	00000080	6B	6B	6B	6B	6B	6B	6B	6B	6B	6B	6B	6B	6B	6B	6B	6B
Undo reverses:	na	00000090	6B	6B	6B	6B	6B	6B	6B	6B	6B	6B	6B	6B	6B	6B	FF	C0
Creation time:	07/03/2007 16:31:47	000000A0	00	11	08	02	58	01	C2	03	01	22	00	02	11	01	03	11
		000000B0	01	FF	C4	00	1F	00	00	01	05	01	01	01	01	01	01	00
Last write time:	07/03/2007 16:54:38	000000C0	00	00	00	00	00	00	00	01	02	03	04	05	06	07	08	09
		000000D0	0A	0B	FF	C4	00	B5	10	00	02	01	03	03	02	04	03	05
		000000E0	05	04	04	00	00	01	7D	01	02	03	00	04	11	05	12	21
Attributes:	A	000000F0	31	41	06	13	51	61	07	22	71	14	32	81	91	A1	08	23
Icons:	G	00000100	42	B1	C1	15	52	D1	F0	24	33	62	72	82	09	0A	16	17
Mode:	Text	00000110	18	19	1A	25	26	27	28	29	2A	34	35	36	37	38	39	3A
Character set:	ANSI ASCII	00000120	43	44	45	46	47	48	49	4A	53	54	55	56	57	58	59	5A
Offsets:	hexadecimal	00000130	63	64	65	66	67	68	69	6A	73	74	75	76	77	78	79	7A
Bytes per page:	36x16=576	00000140	83	84	85	86	87	88	89	8A	92	93	94	95	96	97	98	99
Window #:	1	00000150	9A	A2	A3	A4	A5	A6	A7	AB	A9	AA	B2	B3	B4	B5	B6	B7
No. of windows:	1	00000160	B8	B9	BA	C2	C3	C4	C5	C6	C7	C8	C9	CA	D2	D3	D4	D5
Clipboard:	available	00000170	D6	D7	D8	D9	DA	E1	E2	E3	E4	E5	E6	E7	E8	E9	EA	F1
TEMP folder:	0.8 GB free	00000180	F2	F3	F4	F5	F6	F7	F8	F9	FA	FF	C4	00	1F	01	00	03
OCUME~1\BEE\LOCALS~1\Temp		00000190	01	01	01	01	01	01	01	01	01	00	00	00	00	00	00	01
		000001A0	02	03	04	05	06	07	08	09	0A	0B	FF	C4	00	B5	11	00

รูปที่ 5.11 แสดงการเปิดข้อมูลของภาพด้วย Win hex

จากรูปที่ 5.11 ด้านบนแสดงหน้าต่างของโปรแกรม win hex ซึ่งใช้ในการเปิดข้อมูลของข้อมูลภาพที่ได้หลังจากการบันทึกข้อมูลลงไดรฟ์เพื่อตรวจสอบความถูกต้องของข้อมูลว่าข้อมูลที่อยู่ในคอมพิวเตอร์กับที่อ่านได้จาก SD CARD เหมือนกันหรือไม่



รูปที่ 5.12 แสดงภาพที่อ่านได้จาก SD CARD

จากรูปที่ 5.12 คำนบนแสดงรูปภาพที่ได้จากการอ่านข้อมูลจาก SD CARD แล้วนำมา บันทึกข้อมูลลงไคร์ท

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 6

บทสรุป

ในปฏิญญาพันธบัตรฉบับนี้ ได้กล่าวถึงการสร้างและทดสอบระบบการเข้าถึงข้อมูลภาพใน SD Card โดยได้ให้รายละเอียดของไมโครคอนโทรลเลอร์ PSoc ที่ใช้รวมทั้งรายละเอียดของ SD Card ที่จำเป็นในการทำความเข้าใจแนวคิดในการทำโครงการนี้

จากผลการทดลองโครงการนี้สรุปได้ว่า เมื่อทำต่อวงจรเรียบร้อยแล้วส่วนที่สำคัญคือการเขียนโปรแกรมเข้าไปอ่านข้อมูลใน SD CARD การเขียนเริ่มด้วยการเซตค่าความถี่ของสัญญาณนาฬิกาที่ป้อนให้กับ SD CARD ให้ได้ประมาณ 4 MHz ที่ใช้ในการทดลอง แต่ต้องไม่เกินไม่เกิน 25 MHz ถ้าความถี่สูงมากเกินไปจะทำให้เกิดการความผิดพลาดในการสื่อสาร หรือ ไม่สามารถติดต่อกับ SD CARD ได้เลย การกำหนด Clock มีความยากมากเนื่องจากต้องใช้ Clock จำนวนสองความถี่จากแหล่งกำเนิดเพียงแหล่งเดียวต้องหารให้ลงตัวเพื่อนำไปป้อนเป็น Clock ให้ SD CARD และ ความถี่ Baud rate ในการสื่อสารแบบอนุกรมกับคอมพิวเตอร์

จากการทดลองอันดับแรกที่จะเข้าถึงข้อมูลของ SD CARD นั้นจะต้องทำการตั้งค่าเริ่มต้นให้กับ SD CARD ก่อนเป็นอันดับแรก และต่อไปจะต้องอ่านค่าของตาราง FAT ใน SD CARD เพื่อที่จะได้รู้ตำแหน่งที่อยู่ของไฟล์ทั้งหมดที่อยู่ใน SD CARD นั้น ซึ่งจะใช้ค่าของตำแหน่งที่อยู่ของแต่ละไฟล์นั้น ในการเข้าถึงข้อมูลใน SD CARD นั้นๆ ได้อย่างถูกต้อง ซึ่งจากการทดลองในการเขียนโปรแกรมเข้าไปอ่านข้อมูลใน SD CARD ผลปรากฏว่าข้อมูลได้ที่ออกมาจาก SD CARD นั้นเป็นไปตามที่ต้องการ มีข้อมูลออกมาครั้งละ 1 ไบต์และต่อกันมารวมจำนวนที่ออกมาได้ 512 ไบต์และทำการอ่านทีละ 512 ไบต์ถัดไปจนครบข้อมูลไฟล์ซึ่งสัมพันธ์กับไมโครคอนโทรลเลอร์ เนื่องจากการจองเนื้อที่หน่วยความจำในไมโครคอนโทรลเลอร์การนำข้อมูลที่อ่านได้จาก SD CARD มาเก็บ แล้วทำการส่งข้อมูลที่ไปยังเครื่องรับซึ่งเป็นคอมพิวเตอร์ (PC) ซึ่งได้ทำการเขียนโปรแกรมบน Visual Basic และกำหนดค่าต่างๆเรียบร้อยแล้วพร้อมรับไฟล์ที่ส่งมาจากไมโครคอนโทรลเลอร์แล้วนำไป บันทึก (Save) เป็นไฟล์รูปภาพ. JPG ซึ่งการโอนย้ายข้อมูลระหว่างไมโครคอนโทรลเลอร์กับคอมพิวเตอร์นั้นเมื่อโอนย้ายผ่านทางพอร์ตอนุกรมนั้นจากการทดลองจะใช้เวลาในการโอนย้ายข้อมูลใน SD CARD นั้นมากเนื่องจากความเร็วของสัญญาณนาฬิกาที่กำหนดนั่นเอง

แนวทางการพัฒนา

แนวทางในการพัฒนาโครงการนี้คือ พัฒนาด้านไมโครคอนโทรลเลอร์ให้สามารถที่จะทำการเข้าถึงไฟล์ข้อมูลใน SD CARD ที่อยู่ในไฟล์เดอร์หรือ sub directory ซึ่งภาพของกล้องดิจิทัล

ทุกเครื่องและทุกยี่ห้อที่หอนั้นจะอยู่ใน sub directory ที่กลิ้งคิจัดอลเครื่องนั้นๆทำการสร้างขึ้นมาเพื่อเก็บข้อมูล




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บรรณานุกรม

1. อุกฤษฏ์ คันทศุทธานนท์ .การเขียนโปรแกรมไมโครคอนโทรลเลอร์ PSoC ด้วยภาษาซี
2. Paul Stoffregen ,” Mp3 Player & Fat ”,
<http://www.pjrc.com/tech/mp3/>
3. mikroe.com,” Schematic “,
http://mikroe.com/pdf/mmc_sd_board_schematic.pdf
4. Chan ,”About SPI “,
<http://www.elm-chan.org/docs/spi-e.htm/>
5. cypress.com,” PSoC “,
<http://www.cypress.com>



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



Title		รูปวงจร ทรานซิสเตอร์ ในการอ่าน ลิขสิทธิ์ของ SD CARD	
Size	Number	Revision	
A4			
Date:	12/2/2007	Sheet of	
File:	C:\Documents and Settings\Shirel sch\Documents	Drawn By:	

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

November 1997 - Revised July 2004

Features

- **Wide Analog Input Voltage Range** ±5V Max
- **Low "On" Resistance**
 - 70Ω Typical ($V_{CC} - V_{EE} = 4.5V$)
 - 40Ω Typical ($V_{CC} - V_{EE} = 9V$)
- **Low Crosstalk between Switches**
- **Fast Switching and Propagation Speeds**
- **"Break-Before-Make" Switching**
- **Wide Operating Temperature Range** . . -55°C to 125°C
- **CD54HC/CD74HC Types**
 - **Operation Control Voltage** 2V to 6V
 - **Switch Voltage** 0V to 10V
 - **High Noise Immunity** . . . $N_{IL} = 30\%$, $N_{IH} = 30\%$ of V_{CC} , $V_{CC} = 5V$
- **CD54HCT/CD74HCT Types**
 - **Operation Control Voltage** 4.5V to 5.5V
 - **Switch Voltage** 0V to 10V
 - **Direct LSTTL Input Logic Compatibility** . . . $V_{IL} = 0.8V$ Max, $V_{IH} = 2V$ Min
 - **CMOS Input Compatibility** $I_I \leq 1\mu A$ at V_{OL} , V_{OH}

Description

These devices are digitally controlled analog switches which utilize silicon gate CMOS technology to achieve operating speeds similar to LSTTL with the low power consumption of standard CMOS integrated circuits.

These analog multiplexers/demultiplexers control analog voltages that may vary across the voltage supply range (i.e. V_{CC} to V_{EE}). They are bidirectional switches thus allowing any analog input to be used as an output and vice-versa. The switches have low "on" resistance and low "off" leakages. In addition, all three devices have an enable control which, when high, disables all switches to their "off" state.

Ordering Information

PART NUMBER	TEMP. RANGE (°C)	PACKAGE
CD54HC4051F3A	-55 to 125	16 Ld CERDIP
CD54HC4052F3A	-55 to 125	16 Ld CERDIP
CD54HC4053F3A	-55 to 125	16 Ld CERDIP
CD54HCT4051F3A	-55 to 125	16 Ld CERDIP

Ordering Information

PART NUMBER	TEMP. RANGE (°C)	PACKAGE
CD74HC4051E	-55 to 125	16 Ld PDIP
CD74HC4051M	-55 to 125	16 Ld SOIC
CD74HC4051MT	-55 to 125	16 Ld SOIC
CD74HC4051M96	-55 to 125	16 Ld SOIC
CD74HC4051NSR	-55 to 125	16 Ld SOP
CD74HC4051PWR	-55 to 125	16 Ld TSSOP
CD74HC4051PWT	-55 to 125	16 Ld TSSOP
CD74HC4052E	-55 to 125	16 Ld PDIP
CD74HC4052M	-55 to 125	16 Ld SOIC
CD74HC4052MT	-55 to 125	16 Ld SOIC
CD74HC4052M96	-55 to 125	16 Ld SOIC
CD74HC4052NSR	-55 to 125	16 Ld SOP
CD74HC4052PW	-55 to 125	16 Ld TSSOP
CD74HC4052PWR	-55 to 125	16 Ld TSSOP
CD74HC4052PWT	-55 to 125	16 Ld TSSOP
CD74HC4053E	-55 to 125	16 Ld PDIP
CD74HC4053M	-55 to 125	16 Ld SOIC
CD74HC4053MT	-55 to 125	16 Ld SOIC
CD74HC4053M96	-55 to 125	16 Ld SOIC
CD74HC4053NSR	-55 to 125	16 Ld SOP
CD74HC4053PW	-55 to 125	16 Ld TSSOP
CD74HC4053PWR	-55 to 125	16 Ld TSSOP
CD74HC4053PWT	-55 to 125	16 Ld TSSOP
CD74HCT4051E	-55 to 125	16 Ld PDIP
CD74HCT4051M	-55 to 125	16 Ld SOIC
CD74HCT4051MT	-55 to 125	16 Ld SOIC
CD74HCT4051M96	-55 to 125	16 Ld SOIC
CD74HCT4052E	-55 to 125	16 Ld PDIP
CD74HCT4052M	-55 to 125	16 Ld SOIC
CD74HCT4052MT	-55 to 125	16 Ld SOIC
CD74HCT4052M96	-55 to 125	16 Ld SOIC
CD74HCT4053E	-55 to 125	16 Ld PDIP
CD74HCT4053M	-55 to 125	16 Ld SOIC
CD74HCT4053MT	-55 to 125	16 Ld SOIC
CD74HCT4053M96	-55 to 125	16 Ld SOIC
CD74HCT4053PWR	-55 to 125	16 Ld TSSOP
CD74HCT4053PWT	-55 to 125	16 Ld TSSOP

NOTE: When ordering, use the entire part number. The suffixes 96 and R denote tape and reel. The suffix T denotes a small-quantity reel of 250.


CAUTION: These devices are sensitive to electrostatic discharge. Users should follow proper IC Handling Procedures.

Copyright © 2004, Texas Instruments Incorporated


'HC4051, 'HCT4051, 'HC4052, CD74HCT4052, 'HC4053, CD74HCT4053

Pinouts


CD54HC4051, CD54HCT4051
(CERDIP)
CD74HC4051
(PDIP, SOIC, SOP, TSSOP)
CD74HCT4051
(PDIP, SOIC)
TOP VIEW




CD54HC4052
(CERDIP)
CD74HC4052
(PDIP, SOIC, SOP, TSSOP)
CD74HCT4052
(PDIP, SOIC)
TOP VIEW



CD54HC4053
(CERDIP)
CD74HC4053
(PDIP, SOIC, SOP, TSSOP)
CD74HCT4053
(PDIP, SOIC, TSSOP)
TOP VIEW



Functional Diagram of HC/HCT4051




**TRUTH TABLE
HC/HCT4051**

INPUT STATES				"ON" CHANNELS
ENABLE	S ₂	S ₁	S ₀	
L	L	L	L	A0
L	L	L	H	A1
L	L	H	L	A2
L	L	H	H	A3
L	H	L	L	A4
L	H	L	H	A5
L	H	H	L	A6
L	H	H	H	A7
H	X	X	X	None

X = Don't care

Functional Diagram of 'HC4052, CD74HCT4052




TRUTH TABLE
'HC4052, CD74HCT4052

INPUT STATES			"ON" CHANNELS
ENABLE	S ₁	S ₀	
L	L	L	A0, B0
L	L	H	A1, B1
L	H	L	A2, B2
L	H	H	A3, B3
H	X	X	None

X = Don't care

Functional Diagram of 'HC4053, CD74HCT4053



TRUTH TABLE
'HC4053, CD74HCT4053

INPUT STATES				"ON" CHANNELS
ENABLE	S ₀	S ₁	S ₂	
L	L	L	L	C0, B0, A0
L	H	L	L	C0, B0, A1
L	L	H	L	C0, B1, A0
L	H	H	L	C0, B1, A1
L	L	L	H	C1, B0, A0
L	H	L	H	C1, B0, A1
L	L	H	H	C1, B1, A0
L	H	H	H	C1, B1, A1
H	X	X	X	None

X = Don't care

'HC4051, 'HCT4051, 'HC4052, CD74HCT4052, 'HC4053, CD74HCT4053

Absolute Maximum Ratings (Note 2)

DC Supply Voltage, $V_{CC} - V_{EE}$	-0.5V to 10.5V
DC Supply Voltage, V_{CC}	-0.5V to +7V
DC Supply Voltage, V_{EE}	+0.5V to -7V
DC Input Diode Current, I_{IK}	
For $V_I < -0.5V$ or $V_I > V_{CC} + 0.5V$	$\pm 20mA$
DC Switch Diode Current, I_{OK}	
For $V_I < V_{EE} - 0.5V$ or $V_I > V_{CC} + 0.5V$	$\pm 20mA$
DC Switch Current, (Note 2)	
For $V_I > V_{EE} - 0.5V$ or $V_I < V_{CC} + 0.5V$	$\pm 25mA$
DC V_{CC} or Ground Current, I_{CC}	$\pm 50mA$
DC V_{EE} Current, I_{EE}	-20mA

Thermal Information

Package Thermal Impedance, θ_{JA} (see Note 1):

E (PDIP) Package	67°C/W
M (SOIC) Package	73°C/W
NS (SOP) Package	64°C/W
PW (TSSOP) Package	108°C/W
Maximum Junction Temperature	150°C
Maximum Storage Temperature Range	-65°C to 150°C
Maximum Lead Temperature (Soldering 10s)	300°C

NOTE:

- The package thermal impedance is calculated in accordance with JESD 51-7.

Recommended Operating Conditions

For maximum reliability, nominal operating conditions should be selected so that operation is always within the following ranges

PARAMETER	MIN	MAX	UNITS
Supply Voltage Range (For T_A = Full Package Temperature Range), V_{CC} (Note 2)			
CD54/74HC Types	2	6	V
CD54/74HCT Types	4.5	5.5	V
Supply Voltage Range (For T_A = Full Package Temperature Range), $V_{CC} - V_{EE}$			
CD54/74HC Types, CD54/74HCT Types (See Figure 1)	2	10	V
Supply Voltage Range (For T_A = Full Package Temperature Range), V_{EE} (Note 3)			
CD54/74HC Types, CD54/74HCT Types (See Figure 2)	0	-8	V
DC Input Control Voltage, V_I	GND	V_{CC}	V
Analog Switch I/O Voltage, V_{IS}	V_{EE}	V_{CC}	V
Operating Temperature, T_A	-55	125	°C
Input Rise and Fall Times, t_r, t_f			
2V	0	1000	ns
4.5V	0	500	ns
6V	0	400	ns

CAUTION: Stresses above those listed in "Absolute Maximum Ratings" may cause permanent damage to the device. This is a stress only rating and operation of the device at these or any other conditions above those indicated in the operational sections of this specification is not implied.

NOTES:

- All voltages referenced to GND unless otherwise specified.
- In certain applications, the external load resistor current may include both V_{CC} and signal line components. To avoid drawing V_{CC} current when switch current flows into the transmission gate inputs, the voltage drop across the bidirectional switch must not exceed 0.6V (calculated from r_{ON} values shown in Electrical Specifications table). No V_{CC} current will flow through R_L if the switch current flows into terminal 3 on the HC/HCT4051; terminals 3 and 13 on the HC/HCT4052; terminals 4, 14 and 15 on the HC/HCT4053.

Recommended Operating Area as a Function of Supply Voltages




FIGURE 1.




FIGURE 2.

'HC4051, 'HCT4051, 'HC4052, CD74HCT4052, 'HC4053, CD74HCT4053

DC Electrical Specifications

PARAMETER	TEST CONDITIONS				AMBIENT TEMPERATURE, T _A						UNITS	
	V _{IS} (V)	V _I (V)	V _{EE} (V)	V _{CC} (V)	25°C			-40°C - 85°C		-55°C - 125°C		
					MIN	TYP	MAX	MIN	MAX	MIN		MAX
HC TYPES												
High Level Input Voltage, V _{IH}				2	1.5	-	-	1.5	-	1.5	-	V
				4.5	3.15	-	-	3.15	-	3.15	0	V
				6	4.2	-	-	4.2	-	4.2	-	V
Low Level Input Voltage, V _{IL}				2	-	-	0.5	-	0.5	-	0.5	V
				4.5	-	-	1.35	-	1.35	-	1.35	V
				6	-	-	1.8	-	1.8	-	1.8	V
On Resistance, r _{ON} I _O = 1mA, (Figure 11)	V _{CC} or V _{EE}	V _{IL} or V _{IH}	0	4.5	-	70	160	-	200	-	240	Ω
			0	6	-	60	140	-	175	-	210	Ω
			-4.5	4.5	-	40	120	-	150	-	180	Ω
	V _{CC} to V _{EE}		0	4.5	-	90	180	-	225	-	270	Ω
			0	6	-	80	160	-	200	-	240	Ω
			-4.5	4.5	-	45	130	-	162	-	195	Ω
Maximum On Resistance Between any Two Channels, Δr _{ON}			0	4.5	-	10	-	-	-	-	Ω	
			0	6	-	8.5	-	-	-	-	Ω	
			-4.5	4.5	-	5	-	-	-	-	Ω	
Switch On/Off Leakage Current, I _z	For Switch Off: When V _{IS} = V _{CC} , V _{OS} = V _{EE} ; When V _{IS} = V _{EE} , V _{OS} = V _{CC} For Switch On: All Applicable Combinations of V _{IS} and V _{OS} Voltage Levels	V _{IL} or V _{IH}										
1 and 2 Channels			0	6	-	-	±0.1	-	±1	-	±1	μA
4053			-5	5	-	-	±0.1	-	±1	-	±1	μA
4 Channels			0	6	-	-	±0.1	-	±1	-	±1	μA
4052			-5	5	-	-	±0.2	-	±2	-	±2	μA
8 Channels			0	6	-	-	±0.2	-	±2	-	±2	μA
4051	-5	5	-	-	±0.4	-	±4	-	±4	μA		
Control Input Leakage Current, I _{IL}		V _{CC} or GND	0	6	-	-	±0.1	-	±1	-	±1	μA
Quiescent Device Current, I _{CC} I _O = 0	When V _{IS} = V _{EE} , V _{OS} = V _{CC}	V _{CC} or GND	0	6	-	-	8	-	80	-	160	μA
	When V _{IS} = V _{CC} , V _{OS} = V _{EE}		-5	5	-	-	16	-	160	-	320	μA

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

'HC4051, 'HCT4051, 'HC4052, CD74HCT4052, 'HC4053, CD74HCT4053

DC Electrical Specifications (Continued)

PARAMETER	TEST CONDITIONS				AMBIENT TEMPERATURE, T _A						UNITS		
	V _{IS} (V)	V _I (V)	V _{EE} (V)	V _{CC} (V)	25°C			-40°C - 85°C		-55°C - 125°C			
					MIN	TYP	MAX	MIN	MAX	MIN		MAX	
HCT TYPES													
High Level Input Voltage, V _{IH}				4.5 to 5.5	2	-	-	2	-	2	-	V	
Low Level Input Voltage, V _{IL}				4.5 to 5.5	-	-	0.8	-	0.8	-	0.8	V	
On Resistance, r _{ON} I _O = 1mA, (Figure 15)	V _{CC} or V _{EE}	V _{IL} or V _{IH}	0	4.5	-	70	160	-	200	-	240	Ω	
			-	-	-	-	-	-	-	-	-	Ω	
			-4.5	4.5	-	40	120	-	150	-	180	Ω	
	V _{CC} to V _{EE}		0	4.5	-	90	180	-	225	-	270	Ω	
			-	-	-	-	-	-	-	-	-	-	Ω
			-4.5	4.5	-	45	130	-	162	-	195	Ω	
Maximum On Resistance Between any Two Channels, Δr _{ON}			0	4.5	-	10	-	-	-	-	-	Ω	
			-	-	-	-	-	-	-	-	-	Ω	
			-4.5	4.5	-	5	-	-	-	-	-	Ω	
Switch On/Off Leakage Current, I _{Iz}	For Switch Off: When V _{IS} = V _{CC} , V _{OS} = V _{EE} ; When V _{IS} = V _{EE} , V _{OS} = V _{CC} For Switch On: All Applicable Combinations of V _{IS} and V _{OS} Voltage Levels	V _{IL} or V _{IH}											
			1 and 2 Channels	0	6	-	-	±0.1	-	±1	-	±1	μA
			4053	-5	5	-	-	±0.1	-	±1	-	±1	μA
			4 Channels	0	6	-	-	±0.1	-	±1	-	±1	μA
			4052	-5	5	-	-	±0.2	-	±2	-	±2	μA
			8 Channels	0	6	-	-	±0.2	-	±2	-	±2	μA
4051	-5	5	-	-	±0.4	-	±4	-	±4	μA			
Control Input Leakage Current, I _{IL}	-	(Note 4)	-	5.5	-	-	±0.1	-	±1	-	±1	μA	
Quiescent Device Current, I _{CC} I _O = 0	When V _{IS} = V _{EE} , V _{OS} = V _{CC}	V _{CC} or GND	0	5.5	-	-	8	-	80	-	160	μA	
	When V _{IS} = V _{CC} , V _{OS} = V _{EE}		-4.5	5.5	-	-	16	-	160	-	320	μA	
Additional Quiescent Device Current Per Input Pin: 1 Unit Load	ΔI _{CC} (Note 5)	V _{CC} - 2.1	4.5 to 5.5	-	100	360	-	450	-	490	μA		

NOTES:

- Any voltage between V_{CC} and GND.
- For dual supply systems theoretical worst case (V_I = 2.4V, V_{CC} = 5.5V) specification is 1.8mA.

HCT Input Loading Table

TYPE	INPUT	UNIT LOADS (NOTE)
4051, 4053	All	0.5
4052	All	0.4

NOTE: Unit load is ΔI_{CC} limit specified in DC Specifications table, e.g., 360mA max. at 25°C.

'HC4051, 'HCT4051, 'HC4052, CD74HCT4052, 'HC4053, CD74HCT4053

Switching Specifications $V_{CC} = 5V, T_A = 25^\circ C, \text{Input } t_r, t_f = 6ns$

PARAMETER	C_L (pF)	TYPICAL						UNITS
		4051		4052		4053		
		HC	HCT	HC	HCT	HC	HCT	
Propagation Delay Switch IN to OUT, t_{PHL}, t_{PLH}	15	4	4	4	4	4	4	ns
Switch Turn-Off (S or \bar{E}), t_{PHZ}, t_{PLZ}	15	19	19	21	21	18	18	ns
Switch Turn-On (S or \bar{E}), t_{PZH}, t_{PZL}	15	19	23	27	29	18	20	ns
Power Dissipation Capacitance, C_{PD} (Note 6)	-	50	52	74	76	38	42	pF

NOTE:

6. C_{PD} is used to determine the dynamic power consumption, per package.

$$P_D = C_{PD} V_{CC}^2 f_i + \sum (C_L + C_S) V_{CC}^2 f_O$$

f_O = output frequency

f_i = input frequency

C_L = output load capacitance

C_S = switch capacitance

V_{CC} = supply voltage

Switching Specifications $C_L = 50pF, \text{Input } t_r, t_f = 6ns$

PARAMETER	V_{EE} (V)	V_{CC} (V)	AMBIENT TEMPERATURE, T_A										UNITS			
			25°C				-40°C - 85°C				-55°C - 125°C					
			HC		HCT		HC		HCT		HC	HCT				
			MIN	MAX	MIN	MAX	MIN	MAX	MIN	MAX	MIN	MAX				
Propagation Delay, Switch In to Out, t_{PLH}, t_{PHL}	0	2	-	60	-	-	-	75	-	-	-	90	-	-	ns	
	0	4.5	-	12	-	12	-	15	-	15	-	18	-	18	ns	
	0	6	-	10	-	-	-	13	-	-	-	15	-	-	ns	
	-4.5	4.5	-	8	-	8	-	10	-	10	-	12	-	12	ns	
Maximum Switch Turn "Off" Delay from S or \bar{E} to Switch Output t_{PHZ}, t_{PLZ}	4051	0	2	-	225	-	-	-	280	-	-	-	340	-	-	ns
		0	4.5	-	45	-	45	-	56	-	56	-	68	-	68	ns
		0	6	-	38	-	-	-	48	-	-	-	57	-	-	ns
		-4.5	4.5	-	32	-	32	-	40	-	40	-	48	-	48	ns
	4052	0	2	-	250	-	-	-	315	-	-	-	375	-	-	ns
		0	4.5	-	50	-	50	-	63	-	63	-	75	-	75	ns
		0	6	-	43	-	-	-	54	-	-	-	65	-	-	ns
		-4.5	4.5	-	38	-	38	-	48	-	48	-	57	-	57	ns
	4053	0	2	-	210	-	-	-	265	-	-	-	315	-	-	ns
		0	4.5	-	42	-	44	-	53	-	55	-	63	-	66	ns
		0	6	-	36	-	-	-	45	-	-	-	54	-	-	ns
		-4.5	4.5	-	29	-	31	-	36	-	39	-	44	-	47	ns

'HC4051, 'HCT4051, 'HC4052, CD74HCT4052, 'HC4053, CD74HCT4053

Switching Specifications $C_L = 50\text{pF}$, Input $t_r, t_f = 6\text{ns}$ (Continued)

PARAMETER	V _{EE} (V)	V _{CC} (V)	AMBIENT TEMPERATURE, T _A												UNITS	
			25°C				-40°C - 85°C				-55°C - 125°C					
			HC		HCT		HC		HCT		HC		HCT			
			MIN	MAX	MIN	MAX	MIN	MAX	MIN	MAX	MIN	MAX	MIN	MAX		
Maximum Switch Turn "On" Delay from S or E to Switch Output t_{PZL}, t_{PZH}	4051	0	2	-	225	-	-	-	280	-	-	-	340	-	-	ns
		0	4.5	-	45	-	55	-	56	-	69	-	68	-	83	ns
		0	6	-	38	-	-	-	48	-	-	-	57	-	-	ns
		-4.5	4.5	-	32	-	39	-	40	-	49	-	48	-	59	ns
	4052	0	2	-	325	-	-	-	405	-	-	-	490	-	-	ns
		0	4.5	-	65	-	70	-	81	-	68	-	98	-	105	ns
		0	6	-	55	-	-	-	69	-	-	-	83	-	-	ns
		-4.5	4.5	-	46	-	48	-	58	-	60	-	69	-	72	ns
	4053	0	2	-	220	-	-	-	275	-	-	-	330	-	-	ns
		0	4.5	-	44	-	48	-	55	-	60	-	66	-	72	ns
		0	6	-	37	-	-	-	47	-	-	-	56	-	-	ns
		-4.5	4.5	-	31	-	34	-	39	-	43	-	47	-	51	ns
Input (Control) Capacitance, C _i	-	-	-	10	-	10	-	10	-	10	-	10	-	10	pF	

Analog Channel Specifications Typical Values at T_A = 25°C

PARAMETER	TEST CONDITIONS	HC/HCT TYPES	V _{EE} (V)	V _{CC} (V)	HC/HCT	UNITS
Switch Input Capacitance, C _i		All	-	-	5	pF
Common Output Capacitance, C _{COM}		4051	-	-	25	pF
		4052	-	-	12	pF
		4053	-	-	8	pF
Minimum Switch Frequency Response at -3dB, f _{MAX} (Figures 12, 14, 16)	See Figure 3 (Notes 7, 8)	4051	-2.25	2.25	145	MHz
		4052			165	MHz
		4053			200	MHz
		4051	-4.5	4.5	180	MHz
		4052			185	MHz
		4053			200	MHz

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

'HC4051, 'HCT4051, 'HC4052, CD74HCT4052, 'HC4053, CD74HCT4053

Analog Channel Specifications Typical Values at $T_A = 25^\circ\text{C}$

PARAMETER	TEST CONDITIONS	HC/HCT TYPES	V_{EE} (V)	V_{CC} (V)	HC/HCT	UNITS
Crosstalk Between any Two Switches (Note 10)	See Figure 4 (Notes 8, 9)	4051	-2.25	2.25	N/A	dB
		4052			(TBE)	dB
		4053			(TBE)	dB
		4051	-4.5	4.5	N/A	dB
		4052			(TBE)	dB
		4053			(TBE)	dB
Sinewave Distortion	See Figure 5	All	-2.25	2.25	0.035	%
		All	-4.5	4.5	0.018	%
\bar{E} or S to Switch Feedthrough Noise	See Figure 6 (Notes 8, 9)	4051	-2.25	2.25	(TBE)	mV
		4052				mV
		4053				mV
		4051	-4.5	4.5	(TBE)	mV
		4052				mV
		4053				mV
Switch "OFF" Signal Feedthrough (Figures 13, 15, 17)	See Figure 7 (Notes 8, 9)	4051	-2.25	2.25	-73	dB
		4052			-65	dB
		4053			-64	dB
		4051	-4.5	4.5	-75	dB
		4052			-67	dB
		4053			-66	dB

NOTES:

7. Adjust input voltage to obtain 0dBm at V_{OS} for $f_{IN} = 1\text{MHz}$.
8. V_{IS} is centered at $(V_{CC} - V_{EE})/2$.
9. Adjust input for 0dBm.
10. Not applicable for HC/HCT4051.

Test Circuits and Waveforms




FIGURE 3. FREQUENCY RESPONSE TEST CIRCUIT




FIGURE 4. CROSSTALK BETWEEN TWO SWITCHES TEST CIRCUIT





FIGURE 5. SINEWAVE DISTORTION TEST CIRCUIT




FIGURE 6. CONTROL TO SWITCH FEEDTHROUGH NOISE TEST CIRCUIT




FIGURE 7. SWITCH OFF SIGNAL FEEDTHROUGH

Test Circuits and Waveforms (Continued)




FIGURE 8A.




FIGURE 8B. HC TYPES




FIGURE 8C. HCT TYPES

FIGURE 8. SWITCH PROPAGATION DELAY, TURN-ON, TURN-OFF TIMES



FIGURE 9. SWITCH ON/OFF PROPAGATION DELAY TEST CIRCUIT



FIGURE 10. SWITCH IN TO SWITCH OUT PROPAGATION DELAY TEST CIRCUIT

Typical Performance Curves




FIGURE 11. TYPICAL ON RESISTANCE vs INPUT SIGNAL VOLTAGE




FIGURE 12. CHANNEL ON BANDWIDTH (HC/HCT4051)




FIGURE 13. CHANNEL OFF FEEDTHROUGH (HC/HCT4051)




FIGURE 14. CHANNEL ON BANDWIDTH (HC/HCT4052)




FIGURE 15. CHANNEL OFF FEEDTHROUGH (HC/HCT4052)

Typical Performance Curves (Continued)




FIGURE 16. CHANNEL ON BANDWIDTH (HC/HCT4053)




FIGURE 17. CHANNEL OFF FEEDTHROUGH (HC/HCT4053)



PACKAGING INFORMATION

Orderable Device	Status ⁽¹⁾	Package Type	Package Drawing	Pins	Package Qty	Eco Plan ⁽²⁾	Lead/Ball Finish	MSL Peak Temp ⁽³⁾
5962-8775401EA	ACTIVE	CDIP	J	16	1	TBD	A42 SNPB	N / A for Pkg Type
5962-8855601EA	ACTIVE	CDIP	J	16	1	TBD	A42 SNPB	N / A for Pkg Type
5962-9065401MEA	ACTIVE	CDIP	J	16	1	TBD	A42 SNPB	N / A for Pkg Type
CD54HC4051F	ACTIVE	CDIP	J	16	1	TBD	A42 SNPB	N / A for Pkg Type
CD54HC4051F3A	ACTIVE	CDIP	J	16	1	TBD	A42 SNPB	N / A for Pkg Type
CD54HC4052F	ACTIVE	CDIP	J	16	1	TBD	A42 SNPB	N / A for Pkg Type
CD54HC4052F3A	ACTIVE	CDIP	J	16	1	TBD	A42 SNPB	N / A for Pkg Type
CD54HC4053F	ACTIVE	CDIP	J	16	1	TBD	A42 SNPB	N / A for Pkg Type
CD54HC4053F3A	ACTIVE	CDIP	J	16	1	TBD	A42 SNPB	N / A for Pkg Type
CD54HCT4051F3A	ACTIVE	CDIP	J	16	1	TBD	A42 SNPB	N / A for Pkg Type
CD74HC4051E	ACTIVE	PDIP	N	16	25	Pb-Free (RoHS)	CU NIPDAU	N / A for Pkg Type
CD74HC4051EE4	ACTIVE	PDIP	N	16	25	Pb-Free (RoHS)	CU NIPDAU	N / A for Pkg Type
CD74HC4051M	ACTIVE	SOIC	D	16	40	Green (RoHS & no Sb/Br)	CU NIPDAU	Level-1-260C-UNLIM
CD74HC4051M96	ACTIVE	SOIC	D	16	2500	Green (RoHS & no Sb/Br)	CU NIPDAU	Level-1-260C-UNLIM
CD74HC4051M96E4	ACTIVE	SOIC	D	16	2500	Green (RoHS & no Sb/Br)	CU NIPDAU	Level-1-260C-UNLIM
CD74HC4051ME4	ACTIVE	SOIC	D	16	40	Green (RoHS & no Sb/Br)	CU NIPDAU	Level-1-260C-UNLIM
CD74HC4051MT	ACTIVE	SOIC	D	16	250	Green (RoHS & no Sb/Br)	CU NIPDAU	Level-1-260C-UNLIM
CD74HC4051MTE4	ACTIVE	SOIC	D	16	250	Green (RoHS & no Sb/Br)	CU NIPDAU	Level-1-260C-UNLIM
CD74HC4051NSR	ACTIVE	SO	NS	16	2000	Green (RoHS & no Sb/Br)	CU NIPDAU	Level-1-260C-UNLIM
CD74HC4051NSRE4	ACTIVE	SO	NS	16	2000	Green (RoHS & no Sb/Br)	CU NIPDAU	Level-1-260C-UNLIM
CD74HC4051PWR	ACTIVE	TSSOP	PW	16	2000	Green (RoHS & no Sb/Br)	CU NIPDAU	Level-1-260C-UNLIM
CD74HC4051PWRE4	ACTIVE	TSSOP	PW	16	2000	Green (RoHS & no Sb/Br)	CU NIPDAU	Level-1-260C-UNLIM
CD74HC4051PWRG4	ACTIVE	TSSOP	PW	16	2000	Green (RoHS & no Sb/Br)	CU NIPDAU	Level-1-260C-UNLIM
CD74HC4051PWT	ACTIVE	TSSOP	PW	16	250	Green (RoHS & no Sb/Br)	CU NIPDAU	Level-1-260C-UNLIM
CD74HC4051PWTE4	ACTIVE	TSSOP	PW	16	250	Green (RoHS & no Sb/Br)	CU NIPDAU	Level-1-260C-UNLIM
CD74HC4051PWTG4	ACTIVE	TSSOP	PW	16	250	Green (RoHS & no Sb/Br)	CU NIPDAU	Level-1-260C-UNLIM
CD74HC4052E	ACTIVE	PDIP	N	16	25	Pb-Free (RoHS)	CU NIPDAU	N / A for Pkg Type
CD74HC4052EE4	ACTIVE	PDIP	N	16	25	Pb-Free (RoHS)	CU NIPDAU	N / A for Pkg Type
CD74HC4052M	ACTIVE	SOIC	D	16	40	Green (RoHS & no Sb/Br)	CU NIPDAU	Level-1-260C-UNLIM

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Orderable Device	Status ⁽¹⁾	Package Type	Package Drawing	Pins	Package Qty	Eco Plan ⁽²⁾	Lead/Ball Finish	MSL Peak Temp ⁽³⁾
CD74HC4052M96	ACTIVE	SOIC	D	16	2500	Green (RoHS & no Sb/Br)	CU NIPDAU	Level-1-260C-UNLIM
CD74HC4052M96E4	ACTIVE	SOIC	D	16	2500	Green (RoHS & no Sb/Br)	CU NIPDAU	Level-1-260C-UNLIM
CD74HC4052ME4	ACTIVE	SOIC	D	16	40	Green (RoHS & no Sb/Br)	CU NIPDAU	Level-1-260C-UNLIM
CD74HC4052MT	ACTIVE	SOIC	D	16	250	Green (RoHS & no Sb/Br)	CU NIPDAU	Level-1-260C-UNLIM
CD74HC4052MTE4	ACTIVE	SOIC	D	16	250	Green (RoHS & no Sb/Br)	CU NIPDAU	Level-1-260C-UNLIM
CD74HC4052NSR	ACTIVE	SO	NS	16	2000	Green (RoHS & no Sb/Br)	CU NIPDAU	Level-1-260C-UNLIM
CD74HC4052NSRE4	ACTIVE	SO	NS	16	2000	Green (RoHS & no Sb/Br)	CU NIPDAU	Level-1-260C-UNLIM
CD74HC4052PW	ACTIVE	TSSOP	PW	16	90	Green (RoHS & no Sb/Br)	CU NIPDAU	Level-1-260C-UNLIM
CD74HC4052PWE4	ACTIVE	TSSOP	PW	16	90	Green (RoHS & no Sb/Br)	CU NIPDAU	Level-1-260C-UNLIM
CD74HC4052PWG4	ACTIVE	TSSOP	PW	16	90	Green (RoHS & no Sb/Br)	CU NIPDAU	Level-1-260C-UNLIM
CD74HC4052PWR	ACTIVE	TSSOP	PW	16	2000	Green (RoHS & no Sb/Br)	CU NIPDAU	Level-1-260C-UNLIM
CD74HC4052PWRE4	ACTIVE	TSSOP	PW	16	2000	Green (RoHS & no Sb/Br)	CU NIPDAU	Level-1-260C-UNLIM
CD74HC4052PWRG4	ACTIVE	TSSOP	PW	16	2000	Green (RoHS & no Sb/Br)	CU NIPDAU	Level-1-260C-UNLIM
CD74HC4052PWT	ACTIVE	TSSOP	PW	16	250	Green (RoHS & no Sb/Br)	CU NIPDAU	Level-1-260C-UNLIM
CD74HC4052PWTE4	ACTIVE	TSSOP	PW	16	250	Green (RoHS & no Sb/Br)	CU NIPDAU	Level-1-260C-UNLIM
CD74HC4052SM	OBSOLETE	SSOP	DB	16		Green (RoHS & no Sb/Br)	CU NIPDAU	Level-1-260C-UNLIM
CD74HC4053E	ACTIVE	PDIP	N	16	25	Pb-Free (RoHS)	CU NIPDAU	N / A for Pkg Type
CD74HC4053EE4	ACTIVE	PDIP	N	16	25	Pb-Free (RoHS)	CU NIPDAU	N / A for Pkg Type
CD74HC4053M	ACTIVE	SOIC	D	16	40	Green (RoHS & no Sb/Br)	CU NIPDAU	Level-1-260C-UNLIM
CD74HC4053M96	ACTIVE	SOIC	D	16	2500	Green (RoHS & no Sb/Br)	CU NIPDAU	Level-1-260C-UNLIM
CD74HC4053M96E4	ACTIVE	SOIC	D	16	2500	Green (RoHS & no Sb/Br)	CU NIPDAU	Level-1-260C-UNLIM
CD74HC4053ME4	ACTIVE	SOIC	D	16	40	Green (RoHS & no Sb/Br)	CU NIPDAU	Level-1-260C-UNLIM
CD74HC4053MT	ACTIVE	SOIC	D	16	250	Green (RoHS & no Sb/Br)	CU NIPDAU	Level-1-260C-UNLIM
CD74HC4053MTE4	ACTIVE	SOIC	D	16	250	Green (RoHS & no Sb/Br)	CU NIPDAU	Level-1-260C-UNLIM
CD74HC4053NSR	ACTIVE	SO	NS	16	2000	Green (RoHS & no Sb/Br)	CU NIPDAU	Level-1-260C-UNLIM
CD74HC4053NSRG4	ACTIVE	SO	NS	16	2000	Green (RoHS & no Sb/Br)	CU NIPDAU	Level-1-260C-UNLIM

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Orderable Device	Status ⁽¹⁾	Package Type	Package Drawing	Pins	Package Qty	Eco Plan ⁽²⁾	Lead/Ball Finish	MSL Peak Temp ⁽³⁾
CD74HC4053PW	ACTIVE	TSSOP	PW	16	90	Green (RoHS & no Sb/Br)	CU NIPDAU	Level-1-260C-UNLIM
CD74HC4053PWE4	ACTIVE	TSSOP	PW	16	90	Green (RoHS & no Sb/Br)	CU NIPDAU	Level-1-260C-UNLIM
CD74HC4053PWG4	ACTIVE	TSSOP	PW	16	90	Green (RoHS & no Sb/Br)	CU NIPDAU	Level-1-260C-UNLIM
CD74HC4053PWR	ACTIVE	TSSOP	PW	16	2000	Green (RoHS & no Sb/Br)	CU NIPDAU	Level-1-260C-UNLIM
CD74HC4053PWRE4	ACTIVE	TSSOP	PW	16	2000	Green (RoHS & no Sb/Br)	CU NIPDAU	Level-1-260C-UNLIM
CD74HC4053PWRG4	ACTIVE	TSSOP	PW	16	2000	Green (RoHS & no Sb/Br)	CU NIPDAU	Level-1-260C-UNLIM
CD74HC4053PWT	ACTIVE	TSSOP	PW	16	250	Green (RoHS & no Sb/Br)	CU NIPDAU	Level-1-260C-UNLIM
CD74HC4053PWTE4	ACTIVE	TSSOP	PW	16	250	Green (RoHS & no Sb/Br)	CU NIPDAU	Level-1-260C-UNLIM
CD74HC4053PWTG4	ACTIVE	TSSOP	PW	16	250	Green (RoHS & no Sb/Br)	CU NIPDAU	Level-1-260C-UNLIM
CD74HCT4051E	ACTIVE	PDIP	N	16	25	Pb-Free (RoHS)	CU NIPDAU	N / A for Pkg Type
CD74HCT4051EE4	ACTIVE	PDIP	N	16	25	Pb-Free (RoHS)	CU NIPDAU	N / A for Pkg Type
CD74HCT4051M	ACTIVE	SOIC	D	16	40	Green (RoHS & no Sb/Br)	CU NIPDAU	Level-1-260C-UNLIM
CD74HCT4051M96	ACTIVE	SOIC	D	16	2500	Green (RoHS & no Sb/Br)	CU NIPDAU	Level-1-260C-UNLIM
CD74HCT4051M96E4	ACTIVE	SOIC	D	16	2500	Green (RoHS & no Sb/Br)	CU NIPDAU	Level-1-260C-UNLIM
CD74HCT4051M96G4	ACTIVE	SOIC	D	16	2500	Green (RoHS & no Sb/Br)	CU NIPDAU	Level-1-260C-UNLIM
CD74HCT4051ME4	ACTIVE	SOIC	D	16	40	Green (RoHS & no Sb/Br)	CU NIPDAU	Level-1-260C-UNLIM
CD74HCT4051MG4	ACTIVE	SOIC	D	16	40	Green (RoHS & no Sb/Br)	CU NIPDAU	Level-1-260C-UNLIM
CD74HCT4051MT	ACTIVE	SOIC	D	16	250	Green (RoHS & no Sb/Br)	CU NIPDAU	Level-1-260C-UNLIM
CD74HCT4051MTE4	ACTIVE	SOIC	D	16	250	Green (RoHS & no Sb/Br)	CU NIPDAU	Level-1-260C-UNLIM
CD74HCT4052E	ACTIVE	PDIP	N	16	25	Pb-Free (RoHS)	CU NIPDAU	N / A for Pkg Type
CD74HCT4052EE4	ACTIVE	PDIP	N	16	25	Pb-Free (RoHS)	CU NIPDAU	N / A for Pkg Type
CD74HCT4052M	ACTIVE	SOIC	D	16	40	Green (RoHS & no Sb/Br)	CU NIPDAU	Level-1-260C-UNLIM
CD74HCT4052M96	ACTIVE	SOIC	D	16	2500	Green (RoHS & no Sb/Br)	CU NIPDAU	Level-1-260C-UNLIM
CD74HCT4052M96E4	ACTIVE	SOIC	D	16	2500	Green (RoHS & no Sb/Br)	CU NIPDAU	Level-1-260C-UNLIM
CD74HCT4052M96G4	ACTIVE	SOIC	D	16	2500	Green (RoHS & no Sb/Br)	CU NIPDAU	Level-1-260C-UNLIM
CD74HCT4052ME4	ACTIVE	SOIC	D	16	40	Green (RoHS & no Sb/Br)	CU NIPDAU	Level-1-260C-UNLIM

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Orderable Device	Status ⁽¹⁾	Package Type	Package Drawing	Pins	Package Qty	Eco Plan ⁽²⁾	Lead/Ball Finish	MSL Peak Temp ⁽³⁾
CD74HCT4052MG4	ACTIVE	SOIC	D	16	40	Green (RoHS & no Sb/Br)	CU NIPDAU	Level-1-260C-UNLIM
CD74HCT4052MT	ACTIVE	SOIC	D	16	250	Green (RoHS & no Sb/Br)	CU NIPDAU	Level-1-260C-UNLIM
CD74HCT4052MTE4	ACTIVE	SOIC	D	16	250	Green (RoHS & no Sb/Br)	CU NIPDAU	Level-1-260C-UNLIM
CD74HCT4053E	ACTIVE	PDIP	N	16	25	Pb-Free (RoHS)	CU NIPDAU	N / A for Pkg Type
CD74HCT4053EE4	ACTIVE	PDIP	N	16	25	Pb-Free (RoHS)	CU NIPDAU	N / A for Pkg Type
CD74HCT4053M	ACTIVE	SOIC	D	16	40	Green (RoHS & no Sb/Br)	CU NIPDAU	Level-1-260C-UNLIM
CD74HCT4053M96	ACTIVE	SOIC	D	16	2500	Green (RoHS & no Sb/Br)	CU NIPDAU	Level-1-260C-UNLIM
CD74HCT4053M96E4	ACTIVE	SOIC	D	16	2500	Green (RoHS & no Sb/Br)	CU NIPDAU	Level-1-260C-UNLIM
CD74HCT4053ME4	ACTIVE	SOIC	D	16	40	Green (RoHS & no Sb/Br)	CU NIPDAU	Level-1-260C-UNLIM
CD74HCT4053MT	ACTIVE	SOIC	D	16	250	Green (RoHS & no Sb/Br)	CU NIPDAU	Level-1-260C-UNLIM
CD74HCT4053MTE4	ACTIVE	SOIC	D	16	250	Green (RoHS & no Sb/Br)	CU NIPDAU	Level-1-260C-UNLIM
CD74HCT4053PWR	ACTIVE	TSSOP	PW	16	2000	Green (RoHS & no Sb/Br)	CU NIPDAU	Level-1-260C-UNLIM
CD74HCT4053PWRE4	ACTIVE	TSSOP	PW	16	2000	Green (RoHS & no Sb/Br)	CU NIPDAU	Level-1-260C-UNLIM
CD74HCT4053PWRG4	ACTIVE	TSSOP	PW	16	2000	Green (RoHS & no Sb/Br)	CU NIPDAU	Level-1-260C-UNLIM
CD74HCT4053PWT	ACTIVE	TSSOP	PW	16	250	Green (RoHS & no Sb/Br)	CU NIPDAU	Level-1-260C-UNLIM
CD74HCT4053PWTE4	ACTIVE	TSSOP	PW	16	250	Green (RoHS & no Sb/Br)	CU NIPDAU	Level-1-260C-UNLIM
CD74HCT4053PWTG4	ACTIVE	TSSOP	PW	16	250	Green (RoHS & no Sb/Br)	CU NIPDAU	Level-1-260C-UNLIM

⁽¹⁾ The marketing status values are defined as follows:

ACTIVE: Product device recommended for new designs.

LIFEBUY: TI has announced that the device will be discontinued, and a lifetime-buy period is in effect.

NRND: Not recommended for new designs. Device is in production to support existing customers, but TI does not recommend using this part in a new design.

PREVIEW: Device has been announced but is not in production. Samples may or may not be available.

OBsolete: TI has discontinued the production of the device.

⁽²⁾ Eco Plan - The planned eco-friendly classification: Pb-Free (RoHS), Pb-Free (RoHS Exempt), or Green (RoHS & no Sb/Br) - please check <http://www.ti.com/product/content> for the latest availability information and additional product content details.

TBD: The Pb-Free/Green conversion plan has not been defined.

Pb-Free (RoHS): TI's terms "Lead-Free" or "Pb-Free" mean semiconductor products that are compatible with the current RoHS requirements for all 6 substances, including the requirement that lead not exceed 0.1% by weight in homogeneous materials. Where designed to be soldered at high temperatures, TI Pb-Free products are suitable for use in specified lead-free processes.

Pb-Free (RoHS Exempt): This component has a RoHS exemption for either 1) lead-based flip-chip solder bumps used between the die and package, or 2) lead-based die adhesive used between the die and leadframe. The component is otherwise considered Pb-Free (RoHS compatible) as defined above.

Green (RoHS & no Sb/Br): TI defines "Green" to mean Pb-Free (RoHS compatible), and free of Bromine (Br) and Antimony (Sb) based flame retardants (Br or Sb do not exceed 0.1% by weight in homogeneous material)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

(3) MSL, Peak Temp. – The Moisture Sensitivity Level rating according to the JEDEC industry standard classifications, and peak solder temperature.

Important Information and Disclaimer: The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

J (R-GDIP-T**)

14 LEADS SHOWN

CERAMIC DUAL IN-LINE PACKAGE



4040083/F 03/03


- NOTES:
- A. All linear dimensions are in inches (millimeters).
 - B. This drawing is subject to change without notice.
 - C. This package is hermetically sealed with a ceramic lid using glass frit.
 - D. Index point is provided on cap for terminal identification only on press ceramic glass frit seal only.
 - E. Falls within MIL STD 1835 GDIP1-T14, GDIP1-T16, GDIP1-T18 and GDIP1-T20.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นิยมนำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

N (R-PDIP-T**)

PLASTIC DUAL-IN-LINE PACKAGE

16 PINS SHOWN



4040049/E 12/2002


- NOTES:
- A. All linear dimensions are in inches (millimeters).
 - B. This drawing is subject to change without notice.
 - Falls within JEDEC MS-001, except 18 and 20 pin minimum body length (Dim A).
 - The 20 pin end lead shoulder width is a vendor option, either half or full width.



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

D (R-PDSO-G16)

PLASTIC SMALL-OUTLINE PACKAGE




- NOTES:
- A. All linear dimensions are in inches (millimeters).
 - B. This drawing is subject to change without notice.
 - △ Body length does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed .006 (0,15) per end.
 - △ Body width does not include interlead flash. Interlead flash shall not exceed .017 (0,43) per side.
 - E. Reference JEDEC MS-012 variation AC.

MECHANICAL DATA

NS (R-PDSO-G**)

14-PINS SHOWN

PLASTIC SMALL-OUTLINE PACKAGE



4040062/C 03/03

- NOTES:
- A. All linear dimensions are in millimeters.
 - B. This drawing is subject to change without notice.
 - C. Body dimensions do not include mold flash or protrusion, not to exceed 0,15.




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

DB (R-PDSO-G**)

PLASTIC SMALL-OUTLINE

28 PINS SHOWN



4040065 / E 12/01

- NOTES: A. All linear dimensions are in millimeters.
 B. This drawing is subject to change without notice.
 C. Body dimensions do not include mold flash or protrusion not to exceed 0,15.
 D. Falls within JEDEC MO-150



POST OFFICE BOX 655303 • DALLAS, TEXAS 75265

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

IMPORTANT NOTICE

Texas Instruments Incorporated and its subsidiaries (TI) reserve the right to make corrections, modifications, enhancements, improvements, and other changes to its products and services at any time and to discontinue any product or service without notice. Customers should obtain the latest relevant information before placing orders and should verify that such information is current and complete. All products are sold subject to TI's terms and conditions of sale supplied at the time of order acknowledgment.

TI warrants performance of its hardware products to the specifications applicable at the time of sale in accordance with TI's standard warranty. Testing and other quality control techniques are used to the extent TI deems necessary to support this warranty. Except where mandated by government requirements, testing of all parameters of each product is not necessarily performed.

TI assumes no liability for applications assistance or customer product design. Customers are responsible for their products and applications using TI components. To minimize the risks associated with customer products and applications, customers should provide adequate design and operating safeguards.

TI does not warrant or represent that any license, either express or implied, is granted under any TI patent right, copyright, mask work right, or other TI intellectual property right relating to any combination, machine, or process in which TI products or services are used. Information published by TI regarding third-party products or services does not constitute a license from TI to use such products or services or a warranty or endorsement thereof. Use of such information may require a license from a third party under the patents or other intellectual property of the third party, or a license from TI under the patents or other intellectual property of TI.

Reproduction of information in TI data books or data sheets is permissible only if reproduction is without alteration and is accompanied by all associated warranties, conditions, limitations, and notices. Reproduction of this information with alteration is an unfair and deceptive business practice. TI is not responsible or liable for such altered documentation.

Resale of TI products or services with statements different from or beyond the parameters stated by TI for that product or service voids all express and any implied warranties for the associated TI product or service and is an unfair and deceptive business practice. TI is not responsible or liable for any such statements.

Following are URLs where you can obtain information on other Texas Instruments products and application solutions:

Products		Applications	
Amplifiers	amplifier.ti.com	Audio	www.ti.com/audio
Data Converters	dataconverter.ti.com	Automotive	www.ti.com/automotive
DSP	dsp.ti.com	Broadband	www.ti.com/broadband
Interface	interface.ti.com	Digital Control	www.ti.com/digitalcontrol
Logic	logic.ti.com	Military	www.ti.com/military
Power Mgmt	power.ti.com	Optical Networking	www.ti.com/opticalnetwork
Microcontrollers	microcontroller.ti.com	Security	www.ti.com/security
Low Power Wireless	www.ti.com/lpw	Telephony	www.ti.com/telephony
		Video & Imaging	www.ti.com/video
		Wireless	www.ti.com/wireless

Mailing Address: Texas Instruments
Post Office Box 655303 Dallas, Texas 75265

Copyright © 2006, Texas Instruments Incorporated

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้