

สำนักหอสมุดกลาง พระจอมเกล้าลาดกระบัง

เครื่องวิเคราะห์การผิดพลาดของข้อมูล  
BIT ERROR RATE ANALAZER



นาย ชัยเลิศ เอาทารย์สกุล  
นาย ธวัชชัย นวลทอง  
นาย ปิยะวัชร เนียมเกิด

เลขที่  
6295ค  
2541

เลขหมู่.....  
เลขทะเบียน..... 86864  
วัน,เดือน,ปี.....16...พ.ค...2552

b.....  
i.....

อนุญาตให้ยืมฉบับนี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรปริญญาอุตสาหกรรมศาสตรบัณฑิต  
สาขาวิชาเทคโนโลยีโทรคมนาคม คณะวิศวกรรมศาสตร์  
สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง  
ปีการศึกษา 2541

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

หัวข้อปริญญานิพนธ์ เครื่องวิเคราะห์การผิดพลาดของข้อมูล

BIT ERROR RATE ANALAZER

ชื่อนักศึกษา นาย ชัยเลิศ เอาทารย์สกุล 39013344  
นาย ธวัชชัย นวลทอง 39013347  
นาย ปิยวัชร เนียมเกิด 39013355

อาจารย์ที่ปรึกษา กฤดากร กล่อมการ

ภาควิชา เทคนิคอุตสาหกรรม

ปีการศึกษา 2541

คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง อนุมัติให้นับ  
ปริญญานิพนธ์ฉบับนี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรอุตสาหกรรมศาสตรบัณฑิต

คณะกรรมการสอบปริญญานิพนธ์

ประธานกรรมการ

กรรมการ

กรรมการ

กรรมการ

กรรมการ

กรรมการ

ลิขสิทธิ์ของคณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## เครื่องวิเคราะห์การผิดพลาดของข้อมูล

โดย	นาย ชัยเลิศ	เอกทฤษฎ์สกุล	39013344
	นาย ธวัชชัย	นวลทอง	39013347
	นาย ปิยะวัชร	เนียมเกิด	39013355
อาจารย์ที่ปรึกษา	กฤดากร	กลุ่มมการ	
ปีการศึกษา	2541		

### บทคัดย่อ

ปริญญาานิพนธ์ฉบับนี้ เสนอการสร้างเครื่องวัดอัตราการผลิตในเส้นทางการสื่อสารที่มีคุณสมบัติการใช้แบบ out of service ใช้ตรวจสอบประสิทธิภาพของระบบทั้งหมดไม่ว่าเรื่องของข้อมูล ( data ) อุปกรณ์เชื่อมต่อในระบบหรือตัวรับ - ส่ง ผลที่ได้จากการใช้เครื่องมือนี้สามารถใช้ในการปฏิบัติงานจริงได้เมื่อต้องการทดสอบระบบต่างๆ ทั้งนี้เพื่อความมั่นใจในการใช้ระบบต่อไป และสำคัญที่สุดคือปริญญาานิพนธ์ฉบับนี้เป็นพื้นฐานสำคัญสำหรับการก้าวไปสู่การสื่อสารข้อมูลอื่นๆ อีกด้วย.

## BIT ERROR RATE ANALAZER

BY	Mr. Chailert	Au transakul	39013344
	Mr. Tawatchai	Nulton	39013347
	Mr. Peyawa t	Niunkerd	39013355
Advisor	Mr. Katdakorn	Klomkarn	
Year	1998		

## ABSTRACT

This thesis presents how to improve BER Measurement ( Bit Error Rate Measurement ) to have a special capability in Data information system . The result is more economical, more secure, easier and faster operation than the present system. By using BER Measurement to measure all system or all Data information system , it is compact size, good reliability and flexibility , would be a great improvement.

## กิตติกรรมประกาศ

ปริญญาโทฉบับนี้ สำเร็จลุล่วงไปได้ด้วยดีก็เนื่องจากการได้รับคำแนะนำและการช่วยเหลือด้านข้อมูลต่างๆ เป็นอย่างดียิ่งจาก อาจารย์ กฤตากร กล่อมการ อาจารย์ที่ปรึกษาโครงการที่ให้คำแนะนำปรึกษาและขอขอบพระคุณอาจารย์ทุกท่านที่ประสิทธิ์ประสาทวิชาโดยเฉพาะอย่างยิ่งคุณอาจารย์ในภาควิชาเทคนิคอุตสาหกรรมทุกท่าน จึงขอขอบพระคุณไว้ ณ. ที่นี้ด้วย

สุดท้ายนี้ขอขอบพระคุณ บิดา มารดา เป็นอย่างยิ่งที่ให้การสนับสนุนด้านทุนทรัพย์และให้กำลังใจที่ดีเสมอมาในทุกๆ เรื่อง



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## สารบัญ

บทคัดย่อภาษาไทย	A
บทคัดย่อภาษาอังกฤษ	B
กิตติกรรมประกาศ	C
บทที่ 1 บทนำ	1
บทที่ 2 ทฤษฎีและหลักการระบบการสื่อสารดิจิทัล	3
บทที่ 3 มาตรฐานในการวัดอัตราการผิดพลาดของข้อมูล (G.821)	26
บทที่ 4 การออกแบบเครื่องวัดอัตราผิดพลาด	32
บทที่ 5 ผลการทดลอง	42
บทที่ 6 สรุปและวิจารณ์	64
บรรณานุกรม	G
ภาคผนวก	H



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## สารบัญรูป

รูปที่ 2.1	แสดงส่วนประกอบ โดยทั่วไปของการสื่อสารระบบดิจิทัล	4
รูปที่ 2.2	แสดงความเป็นไปได้ในระบบดิจิทัล	5
รูปที่ 2.3	แสดงความสัมพันธ์ระหว่างกฎเกณฑ์คุณสมบัติการใช้งานกับเฟสเพื่อติดต่อ	10
รูปที่ 2.4	แสดงความสัมพันธ์ระหว่างกฎเกณฑ์ของคุณสมบัติการใช้งาน	11
รูปที่ 2.5	แสดงการทดสอบระบบแบบต่าง ๆ	14
รูปที่ 2.5.1	บล็อกไดอะแกรมการทำงานของวงจรกึ่งเรนคอม	15
รูปที่ 2.6	แสดงตัวอย่างของแหล่งกำเนิดของวงจรกึ่งเรนคอม	16
รูปที่ 2.7	แสดงตัวอย่างของตัวแยกความผิดพลาดแบบฮัต โนมัตติ	18
รูปที่ 2.8	แสดงตัวอย่างของวงจรแยกความผิดพลาดแบบซิงโครไนซ์ธรรมดา	19
รูปที่ 2.9	แสดงตัวอย่างของวงจรแยกความผิดพลาดสำหรับตัวแยกความผิดพลาดแบบฮัต โนมัตติ	20
รูปที่ 2.10	แสดงหลักการวัดความผิดพลาดของบิต	23
รูปที่ 2.11	ความเบี่ยงเบนของสัญญาณเวลาซึ่งมีผลจากฐานเวลาที่ผิดพลาดไป รู้จักในชื่อของจิสเตอร์	24
รูปที่ 2.12	รูปถ่ายสเปกโทรรมแสดงสัญญาณรบกวน และการเบี่ยงเบนของเวลาในสัญญาณดิจิทัล	25
รูปที่ 3.1	แสดงช่วงเวลาที่หมดที่ใช้ได้และช่วงเวลาที่ใช้ไม่ได้	28
รูปที่ 3.2	แสดง HIERARCHY แบบดิจิทัลระบบต่าง	31
รูปที่ 4.1	วงจรกำเนิดสัญญาณกึ่งเรนคอม	32
รูปที่ 4.2	วงจรกำเนิดสัญญาณนาฬิกา	32
รูปที่ 4.3	วงจรทดสอบสัญญาณพัลส์	34
รูปที่ 4.4	วงจรทดสอบสัญญาณพัลส์	35
รูปที่ 4.5	แสดงถึงการเปรียบเทียบด้านรับและด้านส่งเมื่อบวกรอยส์เข้าไปในช่องสัญญาณ	35
รูปที่ 4.6	แสดงถึงการเปรียบเทียบด้านรับและด้านส่งเมื่อบวกรอยส์เข้าไปในช่องสัญญาณ	37
รูปที่ 4.7	บล็อกไดอะแกรมการทดสอบระบบ	38
รูปที่ 4.8	รูปเก้าอี้เขียน	38

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รูปที่ 4.9	รูปที่จุด P2	39
รูปที่ 4.10	รูปที่จุด P3	39
รูปที่ 4.11	บล็อกไดอะแกรมการเชื่อมโยงอุปกรณ์	41



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## บทที่ 1

### บทนำ

#### วัตถุประสงค์

1. เพื่อเสริมสร้างความรู้และประสบการณ์ในการทำงาน
2. เพื่อจำลองระบบการส่งสัญญาณแบบดิจิทัลอัตราเร็ว 2.048 Mbit / S
3. เพื่อสร้างเครื่องวัดอัตราผิดพลาดของระบบการส่งอัตราเร็ว 2.048Mbit / S
4. เพื่อพิจารณาวีธีวัดและทดสอบคุณภาพของระบบรับส่งสัญญาณดิจิทัลในรูปของอัตราความผิดพลาดของบิต ( BIT ERROR RATE )
5. เพื่ออธิบายถึงวิธีการวัดตรวจสอบคุณภาพของระบบและอุปกรณ์

#### กล่าวนำ

ข้อสำคัญในการพิจารณาการออกแบบระบบสื่อสาร (COMMUNICATION SYSTEM) คือ การกำหนดคุณสมบัติในการใช้งานของระบบในระหว่างเวลาที่ระบบนั้นทำงานอยู่แม้ว่าคุณสมบัติในการใช้งานนั้นอาจจะต้องปฏิบัติให้เป็นสิ่งที่พอใจแก่ผู้ใช้งานก็ตามในระบบสื่อสารดิจิทัล (DIGITAL COMMUNICATION SYSTEM) ตัวแปรตัวหนึ่งที่พิจารณาก็คืออัตราความผิดพลาด (BIT RATE ) ซึ่งอัตราความผิดพลาดคืออัตราส่วนของจำนวนหน่วยข่าวสาร (INFORMATION UNIT) ที่รับมาไม่ถูกต้องต่อจำนวนหน่วยข่าวสารทั้งหมดที่ได้รับได้ในปัจจุบันระบบสื่อสารอนาล็อก (ANALOG COMMUNICATION SYSTEM) ได้ถูกแทนที่โดยการรวมระบบดิจิทัลกับระบบอนาล็อกเข้าด้วยกัน หรืออาจจะเป็นระบบดิจิทัลโดยสิ้นเชิงยิ่งกว่านั้นเป็นช่วงการเปลี่ยนจากการสื่อสารรูปแบบเสียง (VOICE) สู่แบบข้อมูล (DATA) ความสำคัญของการแสดงคุณสมบัติในการใช้งานก็เพิ่มขึ้น สัญญาณเสียงที่ส่งในรูปแบบของดิจิทัลจะมีความถูกต้องสูงคืออัตราความผิดพลาดประมาณ 10 (หนึ่งในพันบิต) และไม่ไวต่อการเปลี่ยนแปลงของตัวแปรภายนอกในระบบทำงานที่ต้องการความผิดพลาดในระดับ 10 (หนึ่งในสิบล้านบิต) หรืออาจต่ำกว่านั้นในบางระบบก็ยิ่งมีความต้องการการแสดงผลมากขึ้นโดยทั่วไปในระบบสื่อสารดิจิทัลเวลาเกิดการรบกวนขึ้นภายในระบบเพียงเล็กน้อย คุณลักษณะคุณสมบัติในการใช้งานระบบจะไม่เปลี่ยนอย่างทันทีทันใดต้นเหตุอันนี้เป็นปัญหาในการกำหนดคุณสมบัติการใช้งานเวลาเปรียบเทียบกับ การส่งอนาล็อกการผิดพลาดในสัญญาณอนาล็อก จะส่งผลโดยตรงกับคุณสมบัติการใช้งานสำหรับผู้ใช้งาน และสามารถแสดงผลการผิดพลาดได้อย่างง่ายดาย แต่การผิดพลาดของสัญญาณดิจิทัลจะไม่มีผลเด่นชัดต่อคุณสมบัติการใช้งาน จนกระทั่งเกิด

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การผิดพลาดขึ้นเพราะว่าจะมีช่วงเล็กน้อยเท่านั้นระหว่างจุดเริ่มต้นการผิดพลาดกับคุณสมบัติการใช้งานยอมรับไม่ได้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## บทที่ 2

### ทฤษฎีและหลักการระบบการสื่อสารดิจิทัล


#### 2.1 ระบบสื่อสารดิจิทัล (DIGITAL COMMUNICATION SYSTEM )

จุดมุ่งหมายของระบบสื่อสารคือ การส่งข่าวสารจากจุดหนึ่งไปยังจุดอื่นๆโดยข่าวสารนี้อยู่ในรูปของสัญญาณไฟฟ้าในแบบอนาล็อกหรือดิจิทัลสัญญาณอนาล็อก (ANALOG SIGNAL) คือสัญญาณที่มีค่าต่อเนื่องตลอดเวลาในขณะที่สัญญาณดิจิทัล (DIGITAL SIGNAL) คือสัญญาณที่มีค่าแน่นอนและมีจำนวนจำกัด ตัวอย่างของสัญญาณอนาล็อกคือเสียงที่รับได้โดยไมโครโฟน และตัวอย่างของสัญญาณดิจิทัลคือสัญญาณข้อมูลที่ส่งออกจากคอมพิวเตอร์ส่วนประกอบเบื้องต้นของระบบสื่อสารดิจิทัลแสดงให้เห็นในรูปที่ 1 โดยสัญญาณขาเข้า (INPUT SIGNAL) อาจจะมีลักษณะรูปแบบเดียวกับข้อมูลคอมพิวเตอร์หรือสัญญาณอนาล็อกอาจทำการแปลงให้เป็นสัญญาณดิจิทัลโดยการสุ่มตัวอย่าง (SAMPLING) และการจัดระดับ (QUANTIZATION) สัญญาณแต่ละแบบที่เข้ามาจะถูกตัวส่ง (TRANSMITTER) รวมสถานะแน่นอนของสัญญาณดิจิทัลทั้งหมดเข้าเป็นรูปแบบที่เหมาะสมสำหรับช่องสัญญาณ (CHANNEL) ระหว่างตัวส่งกับตัวรับโดยที่ช่องสัญญาณจะมีรูปแบบที่แตกต่างกันออกไปขึ้นอยู่กับโครงสร้างทางฟิสิกส์เช่นสายคู่ขนาน (WIRE PAIRE ) สายโคแอกเชียล (COAXIAL ) เส้นใยแสง (OPTICAL FIBERS ) และชั้นบรรยากาศสำหรับการส่งด้วยคลื่นวิทยุซึ่งแตกต่างกันไปตามความต้องการของตัวส่งโดยทั่วไปช่องสัญญาณจะทำให้เกิดการผิดเพี้ยน (DISTORTION) ไปจากสัญญาณที่ส่งเนื่องจากการบวกรบกวนสัญญาณรบกวน (NOISE) ที่หลีกเลี่ยงไม่ได้ทำให้เครื่องรับต้องทำงานหนักในการกู้ (RECOVER) เอาสัญญาณที่ถูกต้องกลับมาถ้าช่องสัญญาณมีระยะทางไกลการลดทอน (ATTENUATION) สัญญาณที่ส่งก็จะสูงทำให้ต้องมีตัวทบทวนสัญญาณ (REPEAER) ระหว่างตัวส่งกับตัวรับเพื่อให้ปรับคุณลักษณะของสัญญาณถูกต้องรูปแบบต่างๆของตัวทบทวนสัญญาณ คือแอมพลิฟายซึ่งใช้ในแบบอนาล็อกซึ่งจะทำหน้าที่ขยายสัญญาณที่รับเข้ามาแล้วส่งออกไปแต่วิธีนี้สัญญาณรบกวนก็จะถูกขยายด้วยซึ่งไม่ได้เป็นการกำจัดการผิดเพี้ยนของสัญญาณส่วนตัวทบทวนสัญญาณระบบดิจิทัลจะทำการสร้างสัญญาณขึ้นมาใหม่จากสัญญาณเดิมแล้วทำการส่งต่อไป

ความสามารถในการสร้างสัญญาณใหม่เป็นข้อได้เปรียบของระบบดิจิทัลในการสื่อสารระบบอนาล็อกตัวทบทวนสัญญาณจะทำหน้าที่ขยายอย่างเดียวโดยที่เครื่องรับจะทำการกะประมาณรูปร่างของสัญญาณให้ตรงกับสัญญาณที่ส่งการวัดคุณสมบัติในการใช้งานของระบบจะวัดในเทอมของการเหมือนกันระหว่างสัญญาณที่ส่งกับสัญญาณที่รับ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.1 แสดงส่วนประกอบโดยทั่วไปของระบบการสื่อสารดิจิทัล

ในการสื่อสารดิจิทัลเครื่องรับจะพิจารณาความคล้ายคลึงของจำนวนที่เป็นไปได้ของสัญญาณที่ส่งมา ยกเว้นสถานะของสัญญาณผิดรูปไปหลายครั้ง การพิจารณาความถูกต้องทำให้สามารถสร้างสัญญาณที่ส่งมาได้สมบูรณ์ จากการกู้สัญญาณส่วนหนึ่งของหน่วยข่าวสารที่กู้ไม่ถูกต้อง ( อัตราความผิดพลาด) จะนำมาใช้ในการวัดจำนวนปริมาณของคุณสมบัติในการใช้งานระบบ จะเห็นว่าคุณสมบัติในการใช้งานของระบบสื่อสารดิจิทัลจะไม่เกี่ยวข้องกับระยะทางของช่องสัญญาณจากความแตกต่างของการวัดคุณสมบัติในการใช้งานของระบบทั้งสองนี้เป็นจุดที่หันนำไปใช้ในการออกแบบอย่างกว้างๆระบบดิจิทัลที่เริ่มเข้ามาในระยะแรกคือระบบพาหะดิจิทัลที่ 1 (T1 DIGITAL CARRIER SYSTEM)

โดยระยะนี้จะใช้แบนด์พัลส์ (BASE BAND PULSE) สำหรับส่งสัญญาณดิจิทัลสองระดับด้วยสายคู่และมีตัวทวนสัญญาณทุกๆโกลเมตรตั้งแต่นั้นมาจำนวนของระบบดิจิทัลก็มีเพิ่มขึ้นโดยมีอัตราการส่งข้อมูลสูงสุดและใช้ตัวกลางในการส่งที่แตกต่างกันไปเช่นคลื่นวิทยุ และเส้นใยแสง


ในช่วงต่อมาได้นำเอากฎเกณฑ์ของระบบอนาล็อกมาใช้ในการกำหนดคุณสมบัติการใช้งานระบบดิจิทัลด้วยโดยส่วนใหญ่การพัฒนาของระบบดิจิทัลนี้มีรูปแบบมาจากรูปแบบการส่งข้อมูลอนาล็อกในปัจจุบันเพื่อความสะดวกในการใช้งาน จึงได้มีการออกแบบการสื่อสารอนาล็อกเพื่อการส่งสัญญาณดิจิทัลผ่านเข้าไปในระบบโครงข่ายของอนาล็อกแต่ละระบบ สัญญาณดิจิทัลจะถูกผสม (MODULATE) ในลักษณะเช่นเดียวกับผสมสัญญาณอนาล็อกและที่ด้านรับสัญญาณดิจิทัลจะถูกแยกออกจากพาหะอุปกรณ์ที่ทำหน้าที่นี้เรียกว่าโมเด็ม (MODEM) ซึ่งมาจากคำว่า MODULATOR DEMODULATOR ย่านความถี่ส่วนใหญ่ของสัญญาณที่ใช้ในการส่งของข่ายสายสัญญาณโทรศัพท์จะมีย่านความถี่ 300 ถึง 3400 Hz เรียกย่านนี้ว่า ย่านข้อมูลเสียง (VOICE-BAND DATA OR VBD) ซึ่งความกว้างของย่านของสัญญาณนี้จะขึ้นอยู่กับชนิดของตัวกลางในการส่งและวิธีการของ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การสื่อสารดิจิทัลจะอ้างถึงสัญญาณดิจิทัลที่ส่งในรูปแบบของอนาล็อกการรวมระบบสื่อสารดิจิทัลและอนาล็อกเข้าด้วยกันเป็นระบบผสมซึ่งมีใช้อยู่ในปัจจุบันสามารถแสดงให้ดูไว้ดังรูปที่ 2.2

## 2.2 ต้นกำเนิดของความผิดพลาด (SOURCES OF ERROR )

โดยทั่วไปในระบบสื่อสารดิจิทัลเปอร์เซ็นต์การรบกวนจากช่องสัญญาณจะมีน้อยกว่าระบบอนาล็อก แต่ถ้าความผิดพลาดที่เกิดขึ้นในขั้นตอนสุดท้ายมีมากก็จะทำให้คุณสมบัติในการใช้งานลดลงในแต่ละวิธีการของการส่งสัญญาณข้อมูลระบบดิจิทัลจะเป็นการส่งข้อมูลในรูปแบบของสัญญาณอนาล็อกโดยทั่วไปในการวางข่าวสารข้อมูลผลของต่างจะอยู่ที่การใช้ตัวทวนสัญญาณในระบบดิจิทัลจะทำการแยกระบบออกเป็น การเชื่อมโยงจุดย่อยทำให้ความสามารถคำนวณการผิดพลาดของสัญญาณได้ และสามารถทำการกำจัดออกไปก่อนที่จะเกิดการผิดพลาดที่สูงชนิดของการผิดพลาดที่เป็นสาเหตุให้เกิดการกู้ข้อมูลผิดพลาดแบ่งออกเป็น 2 กลุ่มคือ



รูปที่ 2.2 แสดงความเป็นไปได้ในระบบดิจิทัล

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

**กลุ่มแรก** เป็นผลที่เกิดจากการคาดการณ์ไว้ล่วงหน้าและความไม่สมดุขยของช่องสัญญาณซึ่งผลอันนี้จะไม่นำมาคิด

**กลุ่มสอง** กลุ่มที่สองเป็นกลุ่มที่เกิดจากการรบกวน ในรูปแบบที่ไม่สามารถคาดการณ์ได้และผลจากการรบกวนภายนอก

ความผิดพลาดที่เกิดขึ้นในระบบดิจิทัลอนั้นไม่ได้เกิดจากสาเหตุเดียวแต่เกิดจากหลายสาเหตุรวมกัน ซึ่งเป็นผลให้เกิดความแตกต่างของรูปร่างคลื่นในแต่ละจุดความผิดพลาดที่เกิดขึ้นมีผลมาจากการรบกวนผลของสัญญาณรบกวนเข้าไป สองสาเหตุสำคัญที่ทำให้เกิดการผิดพลาดขึ้น คือ ความไม่สมบูรณ์ในคุณลักษณะของขนาด (AMPLITUDE) และเฟส (PHASE) เนื่องจากย่านที่จำกัดของช่องสัญญาณการผิดเพี้ยนทางขนาดเกิดจากการเปลี่ยนแปลงความสัมพันธ์และขนาดของส่วนประกอบของสัญญาณในความถี่ต่างๆที่เปลี่ยนไปและการผิดเพี้ยนทางเฟสเกิดจากการเปลี่ยนแปลงที่เกี่ยวข้องกับเวลาในการส่งแต่ละรูปแบบของการทำให้สัญญาณที่ผิดเพี้ยนเป็นฟังก์ชันของค่าสัญญาณที่ส่งมาก่อนที่เฉพาะจุดในเวลานั้นๆผลอันนี้เรียกว่าการรบกวนทางสัญลักษณ์ (INTERSYMBOL INTERFERENCE) ถ้าเกิดการเลื่อนของช่องสัญญาณกับการแยกช่องสัญญาณจะทำให้เกิดการแปลงสถานะของข่าวสารที่รับผิดไป

คุณลักษณะของขนาดและเฟสในตัวกลางที่ส่งบางตัวไม่ว่าจะเป็นสายคู่ขนานหรือสายโคแอกเชียลจะสัมพันธ์กับค่าคงที่ของเวลา และสามารถแก้ไขได้โดยการเปลี่ยนช่วงตอบสนของวงจรในการส่งแต่ละแบบไม่ว่าจะเป็นการส่งคลื่นวิทยุผ่านชั้นบรรยากาศ คุณลักษณะของช่องสัญญาณจะเปลี่ยนแปลงไปตลอดเวลา สาเหตุของการรบกวนเกิดจากการเปลี่ยนช่วงของระบบมีหลายสาเหตุที่แสดงอาการคล้ายกันและเราสามารถแยกเอาสัญญาณรบกวนนี้ออกไปได้โดยใช้ตัวกรองความถี่ (FILTER) ถ้ากำลังของสัญญาณมีขนาดเท่ากับกำลังสัญญาณรบกวนจะทำให้เกิดการแปลงสัญญาณที่รับได้ผิดไปและอัตราความผิดพลาดจะมีสูงดังนั้นระดับของสัญญาณรบกวนจะถูกคำนวณในขนาดที่สัญญาณเดินทางผ่านช่องสัญญาณและจะถูกกำจัดออกไปก่อนที่สัญญาณรบกวนจะมีขนาดใหญ่จากเทคนิคอันนี้ทำให้ค่าอัตราความผิดพลาดน้อยลง อย่างไรก็ตามผลของสัญญาณรบกวนจะต้องนำมาคิดที่ตัวรับด้วยชนิดของการรบกวนแบบธรรมดา คือผลชั่วครวที่เกิดจากอิมพัลส์นอยส์ (IMPULSE NOIS) และการหยุดชะงัก อิมพัลส์นอยส์มีคุณลักษณะของการรบกวนเป็นยอดแหลมเกิดขึ้นอย่างรวดเร็วและมีระดับพลังงานเทียบเท่าระดับของสัญญาณซึ่งเป็นสาเหตุอันหนึ่งที่ทำให้อัตราความผิดพลาดเพิ่มขึ้นการหยุดชะงักของระบบมีลักษณะเช่นเดียวกับการสูญหายของสัญญาณข้อมูลในช่วงสั้นๆเป็นผลให้เกิดผิดพลาดซึ่งอัตราความผิดพลาดที่เกิดจากสาเหตุทั้งสองนี้เป็นเรื่องธรรมดาในระบบการสื่อสารดิจิทัลเวลาเกิดปัญหานี้ขึ้นจะแก้ไขโดยการส่งข้อมูลซ้ำ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

โดยทั่วไปเวลาที่เกิดพัลส์จนถึงเวลาที่พัลส์หยุดเกิดและไปเริ่มเกิดพัลส์ลูกใหม่ขึ้นจะมีค่าเวลาที่แน่นอนเมื่อสัญญาณถูกรับมาจะแสดงค่าสูงสุดที่พ้นจากสัญญาณรบกวนและนี่คือเวลาที่ตัดสินใจว่าควรจะแสดงค่าสัญญาณดิจิทัลโดยการกำหนดเวลาที่เปลี่ยนไปในเครื่องรับนั้นสามารถนำมาเป็นออฟเซต (OFFSET) คงที่จากการสุ่มที่เหมาะสมที่สุดในแต่ละกรณีของความผิดพลาดที่อยู่ข้างหน้าขอบนั้นจะถูกทำให้ลดลง สัญญาณรบกวนที่มีระดับต่ำเป็นสาเหตุของความผิดพลาดได้จำนวนของการสั้นทางเฟสที่เกิดจากการสุ่มตัวอย่างเป็นสาเหตุหนึ่งของความผิดพลาดซึ่งจะต้องทำให้เกิดการกู้ข้อมูลซ้ำและสร้างสัญญาณใหม่สามารถทำได้จากการสุ่มตัวอย่าง โดยการกำหนดสัญญาณขึ้นใหม่

ปัญหาการกำหนดเวลาอาจเกิดขึ้นถ้าเครื่องรับเกิดการสูญเสียการติดตามจำนวนหน่วยข่าวสารรับ ในหลายแบบของการพาข่าวไปบนช่องสัญญาณอาจกำหนดในแต่ละเวลาที่แคบบนช่องสัญญาณเป็นช่วงๆ ขบวนการนี้เรียกว่าการแบ่งช่วงเวลาในการส่ง (TIME DIVISION MULTIPLEXING) ถ้าเครื่องรับไม่มีเอกลักษณ์ของช่วงเวลาที่แคบ ในการเริ่มต้นรับข่าวสารก็ไม่สามารถแบ่งแยกได้ถูกต้องและไม่มีประโยชน์เว้นแต่ข่าวสารหนึ่งหน่วยจะถูกรับเข้ามาเฉพาะที่ถูกต้องเท่านั้นธรรมชาติการออกแบบการสื่อสารระบบดิจิทัลคือการเลือกช่องสัญญาณให้มีคุณลักษณะที่เหมาะสมสำหรับการส่งข้อมูล แต่ไม่ใช่สำหรับย่านข้อมูลเสียง (VOICE- BAND DATA) อย่างไรก็ตามช่องสัญญาณที่กล่าวถึงเป็นการเริ่มต้นออกแบบสำหรับการสื่อสารเสียง สำหรับการส่งข้อมูลย่านเสียงเราอาจจะแนะนำสาเหตุที่ทำให้การผสมสัญญาณข้อมูลผิดเพี้ยน แต่ไม่ทำให้ระบบการสื่อสารผิดเพี้ยนซึ่งมีดังนี้

1. การผิดเพี้ยนที่ไม่เป็นเชิงเส้น (NONLINEAR DISTORTION) เป็นการพูดถึงฮาร์โมนิค (HERMONICS) ของสัญญาณขาเข้า (INPUT SIGNAL) ในสัญญาณขาออก (OUTPUT SIGNAL) มักจะเกิดจากส่วนประกอบของช่องสัญญาณทำให้ OUTPUT ไม่เป็นฟังก์ชันเชิงเส้นกับสัญญาณ INPUT และทำให้เกิดการรบกวนทางสัญญาณ

2. ความถี่ออฟเซต (OFFSET FERQUENCY) เป็นการเลื่อนของความถี่เล็กน้อยด้วยค่าคงที่ในความถี่ทั้งหมดที่ได้รับซึ่งเป็นค่าความแตกต่างของความถี่พาหะที่ใช้ในการผสมคลื่น (MODULATION) กับการแปลงข้อมูล (DEMODULATION)

3. ลิสทีนเนอร์เอ็กโค (LISTENER ECHO) เป็นการรบกวนในช่วงเวลาที่หน่วงด้วย สัญญาณตัวมันเองจะเกิดการสะท้อนที่ไม่ต่อเนื่องในทางเดินการส่ง

4. การรบกวนจากความถี่ (SINGLE-FREQUENCY INTERFERENCE) เป็นการรบกวนสัญญาณโทนเสียง (TONE) เข้ากับสัญญาณอินพุต (INPUT)

5. อัตราการขยายและเฟสฮิต (GAIN AND PHASE HIT) เป็นการเปลี่ยนแปลง อย่างรวดเร็วในขนาดหรือเฟสของสัญญาณที่รับ โดยมีสาเหตุจากช่องสัญญาณ

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์สำหรับการใช้ในโอกาสพิเศษเท่านั้น เมื่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

แม้ว่าสาเหตุของการผิดพลาดในระบบการสื่อสารคือความไม่สมบูรณ์ของช่องสัญญาณซึ่งผลที่เกิดขึ้นกับสัญญาณจะมากหรือน้อยขึ้นอยู่กับส่วนประกอบของความไม่สมบูรณ์นั้นๆ โดยทั่วไปอัตราความผิดพลาดจะสูงและข้อมูลที่ได้รับจะใช้ไม่ได้ในช่วงการส่งที่ไม่ล่าช้านี้ ถ้าระบบมีเครื่องตรวจจับก็จะทำให้ผู้ใช้งานสามารถพบได้ในเวลาอันสั้น

## 2.3 การวัดคุณสมบัติในการใช้งานในระบบสื่อสาร

### 2.3.1 กฎเกณฑ์คุณสมบัติการใช้งาน (PERFORMANCE CRITERIA)

ในการกำหนดชนิดความสามารถของระบบการสื่อสารที่จะพาข่าวสารและเปรียบเทียบระบบนั้นเข้ากับระบบอื่นๆ คือการตั้งกฎเกณฑ์คุณสมบัติที่ใช้งานที่ดี ซึ่งเป็นสิ่งที่ต้องการแต่ละกฎเกณฑ์เหมาะสำหรับการใช้งานอย่างง่ายและคุณลักษณะของคุณสมบัติในการใช้งานระบบนั้นต้องสมบูรณ์และรายละเอียดภายนอกจะขึ้นอยู่กับโครงสร้างของระบบข้อจำกัดมีความจำเป็นสำหรับผู้ออกแบบหรือผู้ใช้ระบบสื่อสาร เพื่อให้ความสามารถทำการเปรียบเทียบความแตกต่างของวิธีการส่งข่าวสารและสามารถที่จะเลือกนำมาใช้งานจริงๆ ได้ ตัวอย่างอันหนึ่งของการเลือกที่จะนำการสื่อสารข้อมูลการส่งจะส่งในรูปแบบของดิจิทัลหรืออนาล็อกทางเดินที่ติของข่าวสารจากแหล่งกำเนิดถึงผู้ใช้ อาจติดตั้งถาวรสำหรับการเชื่อมต่อระหว่างจุดถึงจุดหรืออาจจะตั้งขึ้นชั่วคราวเฉพาะเวลาที่ต้องการ

จำนวนกฎเกณฑ์คุณสมบัติในการใช้งานที่มีแนะนำใช้ช่วงเวลาที่ผ่านมาส่วนใหญ่จะเกี่ยวข้องกับคุณสมบัติในการสื่อสารข้อมูลที่พิจารณาที่จุดของผู้ใช้งานในแต่ละระบบอย่างไรก็ตามกฎเกณฑ์ที่แนะนำไว้สามารถที่จะนำไปประยุกต์ เข้ากับการส่งสัญญาณเสียงที่ได้รับการแปลงให้เป็นดิจิทัลในรูปแบบอื่นๆ ได้ กฎเกณฑ์อีกอันหนึ่งที่เกี่ยวข้องกับคุณสมบัติในการใช้งานก็คือการรับผิดชอบและการบำรุงรักษา กฎเกณฑ์อันนี้เป็นผลดีในการเพิ่มคุณสมบัติการใช้งานขึ้นอีกข้อเสนอแนะอันแรกที่ยอมรับก็คือข้อเสนอแนะของสมาคมมาตรฐานแห่งชาติอเมริกา ( AMERICA NATIONAL STANDARDS INTITNTE OR ANSI ) ซึ่งพิจารณาคุณสมบัติการใช้งานในทอมของเฟสที่ใช้สำหรับการติดต่อ (CALL PHASE) เฟสที่ใช้สำหรับการติดต่อสามารถแบ่งออกเป็น 5 เฟสคือ

1. เฟสที่ใช้สำหรับการเชื่อมต่อ (CONNECTION PHASE)
2. เฟสที่ใช้สำหรับการเชื่อมโยง (LINK PHASE) สัญญาณเฟสทั้งสองจะเกิดขึ้นในเวลาที่มีการส่งข่าวสารผ่านช่องสัญญาณโดยเฟสที่ 1 จะใช้สำหรับวงจรสวิตช์ (SWITCH CIRCUIT) เพื่อทำการติดต่อช่องสัญญาณและเฟสที่ 2 ใช้ในการเตรียมสำหรับการรับส่งข่าวสาร

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3. เฟสการส่งข่าวสาร (INFORMATION TRANSFER PHASE ) เป็นเฟสที่แสดงถึงการเริ่มต้นการส่งข่าวสารและสิ้นสุดการส่งข่าวสาร

4. และ 5. (CONNECTION CLARING PHASE ) เป็นเฟสที่ใช้ในการเคลียร์การเชื่อมต่อต่างๆเมื่อสิ้นสุดการส่งข่าวสาร

สมาคมมาตรฐานแห่งชาติอเมริกาได้ให้คำจำกัดความของกฎเกณฑ์ 4 ข้อที่กำหนดคุณสมบัติในการใช้งานของทางเดินข่าวสาร (INFORMATION PATH ) โดยประกอบด้วย

- 1 . อัตราการส่งบิตข่าวสาร (TRANSFER RATE OF INFORMATION )
- 2 . เวลาที่ใช้ในการส่ง (TRANSFER OVERHAND TIME )
- 3 . อัตราความผิดพลาดที่ปรากฏ (REAIUAL ERROR RATE )
- 4 . กฎเกณฑ์ที่เป็นประโยชน์อื่นๆ (AVAILSABILTY )

อัตราการส่งบิตข่าวสารแสดงโดยอัตราส่วนระหว่างจำนวนบิตในระหว่างช่วงเวลาของเฟสการส่งข่าวสาร ซึ่งจะแสดงในรูปของบิตต่อวินาทีและที่ใช้ในการส่งข่าวสารหารด้วยจำนวนบิตของบิตข่าวสารที่รับคือ

$$TOT = \frac{T_1 + T_2 + T_4 + T_5}{\text{NUMBER OF INFORMATION BITS ACCEPTED BY RECEIVE}}$$

โดยที่  $T_i$  คือระยะของเฟส  $i$  ในหน่วยเวลาและอัตราความผิดพลาดเป็นอัตราส่วนระหว่างจำนวนหน่วยข่าวสารที่ไม่ถูกต้องต่อจำนวนหน่วยข่าวสารทั้งหมดที่เครื่องรับจากผลเหล่านี้เป็นส่วนหนึ่งของการตัดสินใจเลือกช่วงคาบเวลาซึ่งจะทำให้ทางเดินข่าวสารมีความสามารถในทางปฏิบัติตามที่กำหนดมาซึ่งในรูปที่ 2.3 จะแสดงความสัมพันธ์ระหว่างกฎเกณฑ์คุณสมบัติในการใช้งานกับเฟสที่ใช้สำหรับติดต่อ


แม้ว่าความหมายของกฎเกณฑ์จะเป็นการแนะนำเกี่ยวกับข้อควรระวังและผู้ในงานสามารถตรวจสอบได้ง่ายอย่างไรก็ตามกฎเกณฑ์คือ การแยกเอาการเสื่อมลงของคุณสมบัติในการใช้งานออกและบ่งบอกถึงสาเหตุของเหตุการณ์ที่เกิดขึ้นกฎเกณฑ์คุณสมบัติในการใช้งาน 7 ข้อที่ควรพิจารณา

1 . ความสามารถ (ACCRESSIBILITY ) เป็นการวัดความสามารถในการใช้งานหรือการติดต่อด้วยระบบสื่อสารที่สามารถหาบริการได้ง่าย

2 . ผลประโยชน์ (AVAILABILITY ) เป็นการวัดความน่าจะเป็นของการบริการในขั้นตอนสุดท้าย


ท้ายนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3. ความถูกต้อง (ACCURACY) เป็นการวัดความผิดพลาดที่เกิดจากการส่งข่าวสาร
4. การหน่วงเวลา (DELAY) การวัดเวลาที่ผ่านไปที่เกิดขึ้นกับแหล่งกำเนิดข่าวสารหรือผู้ใช้ เป็นช่วงเวลาระหว่างการเริ่มต้นส่งข่าวสารของแหล่งกำเนิดหรือเวลาที่ปิดแรกถึงผู้ใช้งาน
5. การแสดงผล (EFFICENCY) การแสดงผลความสามารถซึ่งระบบจะหาหนทางคล้ายคลึงสำหรับการส่งข่าวสาร
6. ความปลอดภัย (SECURITY) เป็นการวัดระดับความสามารถของระบบที่จะไม่ทำให้ข้อมูลถูกทำลาย
7. การเปลี่ยนแปลง (TRANSPARENCY) คือ ความสามารถที่จะเปลี่ยนแปลงในการส่งข้อมูลได้กว้างขึ้น



รูปที่ 2.3 แสดงความสัมพันธ์ระหว่างกฎเกณฑ์คุณสมบัติการใช้งานกับเฟสเพื่อติดต่อ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.4 แสดงความสัมพันธ์ระหว่างกฎเกณฑ์พารามิเตอร์ของคุณสมบัติในการใช้งาน  
(PERFORMANCE PARAMETER)

### 2.3.2 พารามิเตอร์ของคุณสมบัติในการใช้งาน (PERFORMANCE PARAMETER)

กฎเกณฑ์คุณสมบัติโดยทั่วไปที่มีอยู่เป็นธรรมดาที่ค่อนข้างจะเป็นเรื่องย่อยๆ และจะไม่สามารถทำการวัดได้โดยตรง ถ้าต้องการแสดงค่าออกมาเป็นตัวเลขพารามิเตอร์ ในการใช้งานจะถูกกำหนด และวัดเฉพาะคุณสมบัติที่มีอิทธิพลต่อการใช้งานซึ่งแต่ละกฎเกณฑ์นั้นอาจจะมีสัมพันธ์กับพารามิเตอร์ย่อยๆ และสามารถกำหนดค่าได้ถ้าสูตรที่คำนวณนั้นรวมผลของตัวแปรนั้นด้วยการไม่เหมือนกันของกฎเกณฑ์คุณสมบัติการใช้งานกับพารามิเตอร์ซึ่งจะเป็นการวัดความเหมาะสมในระบบและเป็นเครื่องชี้ความแตกต่างระหว่างผู้เลือกใช้พารามิเตอร์ที่เหมาะสมโดยจะวัดผลประโยชน์ของข่าวสารที่จุดปลายของระบบสื่อสารระบบดิจิทัลและการจัดการและเก็บรักษาพารามิเตอร์ที่เหมาะสมซึ่งจะวัดแต่ละส่วนประกอบของแต่ละระบบส่วนพารามิเตอร์ของผู้ใช้งานจะเกี่ยวข้องกับการตรวจสอบคุณสมบัติในการใช้งานที่พบในความเป็นจริงทั้งหมดและพารามิเตอร์นี้จะใช้วัดการตรวจสอบการทำงานของส่วนที่จัดไว้และใช้ค่าพารามิเตอร์หาจุดของปัญหาที่เกิดขึ้นแต่ในที่นี้เราจะพิจารณาพารามิเตอร์ที่มีความสัมพันธ์กับอัตราความผิดพลาดเท่านั้นส่วนใหญ่วิธีการวัดความแน่นอนของพารามิเตอร์จะอยู่ในรูปแบบของการแสดงอัตราความผิดพลาดซึ่งหาได้จากการนับหน่วยข่าวสารที่ผิด (NE) แล้วหารด้วยจำนวนหน่วยข่าวสารทั้งหมด (NI) ในช่วงเวลาที่วัดได้ซึ่งค่าอันนี้จะนำไปใช้ในการประมาณความน่าจะเป็นของความเกิดความผิดพลาด โดยทั่วไปแล้วจำนวนข่าวสารที่รับจะมีรับจะเท่ากับจำนวนข่าวสารที่ส่งแต่ในระบบจะมีความเสียหายของข้อมูลในช่องสัญญาณและรูปแบบการจำลองผิดพลาดก็จะนับได้เหมือนกับการคำนวณอัตราความผิดพลาดมี

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์สำหรับการศึกษาค้นคว้าเท่านั้น เมื่ออนุญาตให้นำไปใช้ประโยชน์ในการค้า

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ความเป็นไปได้ที่จะคำนวณเนื้อหาความเสียหายและจำลองหน่วยข่าวสารเพื่อหาความผิดพลาดข่าวสารดิจิทัลอาจจะตรวจสอบความผิดพลาดในหน่วยของบิต และอัตราบิตผิดพลาดโดยข่าวสารจะมีโครงสร้างเป็นตัวอักษร (CHARCTOR) หรือ บล็อก (BLOCK) ในระบบส่วนใหญ่เปอร์เซ็นต์การเกิดบิตผิดพลาดในรูปตัวอักษรจะเกิดเป็นส่วนน้อย ดังนั้นอัตราความผิดพลาดจะแสดงในรูปของความผิดพลาดต่อตัวอักษรหรือบล็อกที่ได้รับเข้ามาและอัตราความผิดพลาดที่เกิดขึ้นจะเปลี่ยนไปตามขนาดของตัวอักษรหรือบล็อกรูปแบบการส่งค่าอัตราความผิดพลาดจะต้องมีการกล่าวแนะนำด้วย บางระบบมีการบวกข่าวสารส่วนเกินเข้าไปในสัญญาณที่ส่งโดยอยู่ในรูปของการบวกบิตข่าวสารเรียกว่า พาริตีบิต (PARITY BIT) ซึ่งค่าของมันจะถูกกำหนดจากบิตของข่าวสารอื่นๆ ผลที่นำเอาพาริตีบิตมาใช้คือมันจะถูกใช้แสดงการเกิดความผิดพลาดของข้อมูลซึ่งอัตราพาริตีผิดพลาด (PARITY ERRORBIT) สามารถแสดงได้เหมือนกับอัตราความผิดพลาดของบิต โดยการตีเทคพาริตีแล้วหารด้วยจำนวนบิตทั้งหมด การวัดอัตราความผิดพลาด คือการวัดจำนวนของการผิดพลาดที่เกิดขึ้นในช่วงของคาบเวลานั้นวิธีการหนึ่งที่เป็นไปได้ในการแสดงการกระจายคือ ช่วงเวลาอิสระที่เกิดความผิดพลาด (ERROR-FREE INTERVAL) ซึ่งจะวัดในช่วงเวลาที่เกิดความผิดพลาดตัวแรกถึงตัวต่อไปค่าช่วงเวลาที่ได้รับระหว่างเวลาที่ทำการวัดสามารถใช้เขียนกราฟแสดงเครื่องหมายระหว่างความผิดพลาดและช่วงเวลาที่เกิดความผิดพลาดสามารถวัดได้เหมือนการวัดบิตที่ผิดพลาดในช่วงเวลาหรือช่วงตัวอักษรหรือบล็อกขึ้นอยู่กับความสะดวกของผู้ทำการวัด

#### 2.4 การแสดงความผิดพลาด (ERROR MONITORS)

ในการแสดงความผิดพลาดที่เกิดขึ้น เราสามารถแบ่งได้ 4 แบบ


1. การแสดงความผิดพลาดโดยใช้สัญญาณทดสอบ (ERROR MONITOR USING SIGNALS)
2. การแสดงความผิดพลาดโดยการใช้พารามิเตอร์ (ERROR MONITORS MEANSURING PARAMETERS)
3. การแสดงความผิดพลาดโดยแยกจุดเสียหาย (ERROR MONITORS USING VIOLATION DETECTION)
4. การแสดงความผิดพลาดโดยการใช้การแสดงความผิดพลาดปลอม (ERROR MONITOR - USING PSEUDO-ERROR MONITORING)

โดยสัญญาณทดสอบ (TEST SIGNAL) คือ สัญญาณที่มีรูปแบบและระดับของสัญญาณที่รู้ รูปแบบใช้เพื่อทำการทดสอบและกะประมาณคุณสมบัติการใช้งานในระบบ หรือวัดอัตราความผิดพลาดสามารถทำการกะประมาณได้จากการวัดพารามิเตอร์ของสัญญาณซึ่งในการเอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


วัดพารามิเตอร์ตัวใดขึ้นอยู่กับแต่ละกรณีบ่อยครั้งที่ข้อมูลจะถูกทำการเข้ารหัสก่อนที่จะทำการส่งเวลาที่เกิดความผิดพลาดขึ้นจะทำให้รูปแบบสัญญาณเปลี่ยนไปเราจะทำการตรวจสอบจำนวนจุดที่ถูกทำลายไปจะกะประมาณความผิดพลาดที่เกิดขึ้นส่วนการแสดงความผิดพลาดในแบบที่ 4 นั้นจะพิจารณาทางเดินของสัญญาณที่รองลงมากับการควบคุมจำนวนของการรบกวนและทำการบอกความผิดพลาดที่ได้เพิ่ม ซึ่งจะมีความสัมพันธ์กับความผิดพลาดจริงๆจากการวัดอัตราความผิดพลาดปลอมจากแสดงความผิดพลาดในแต่ละแบบนี้ปริญญาณิพนธ์ เล่มนี้เลือกพิจารณาเฉพาะการแสดงความผิดพลาดโดยใช้สัญญาณทดสอบ.

#### 2.4.1 การแสดงความผิดพลาดโดยการใช้การทดสอบลำดับ (ERROR MONITORING USING TEST SEQUENCES )

ส่วนใหญ่วิธีการที่แน่นอนของการกำหนดคุณภาพข่าวสารที่ส่งออกไปยังเครื่องมือรับคือการเปรียบเทียบข้อมูลที่ได้รับกับข้อมูลที่ส่งซึ่งข้อมูลพิเศษที่รู้รูปแบบจะถูกนำมาใช้ในการทดสอบหรืออาจจะใช้วิธีการป้อนกลับคือ ที่เครื่องรับจะทำการส่งข่าวสารที่ได้รับกลับมายังแหล่งกำเนิดการตรวจสอบทำได้โดยเปรียบเทียบสัญญาณที่ส่งและรับทำให้รู้จำนวนของการผิดพลาดที่เกิดขึ้นในระบบสื่อสารในการส่งข้อมูลทดสอบ (TEST- SEQUENCES) จะทำจากข้อมูลดิจิทัล (DIGITAL SEQUENCE) โดยรวมให้ทางผ่านช่องสัญญาณจากแหล่งจ่ายถึงจุดทดสอบหรือสัญญาณตรวจสอบอนาล็อก (ANALOG TEST SEQUENCE ) จะใช้ตรวจสอบส่วนของช่องสัญญาณอนาล็อกเท่านั้นโดยใช้หลักการตรวจสอบ ตรวจสอบในแต่ละส่วนของการสื่อสารจะทำให้เราหาสาเหตุของการเสื่อมลงในระบบแต่ละส่วน นี้คือความจำเป็นในการตรวจสอบระบบเกิดการเปลี่ยนไป



(A) ONE WAY CHANNEL TEST



(B) TWO WAY CHANNEL TEST

รูปที่ 2.5 แสดงการทดสอบระบบแบบต่างๆ

จากรูปที่ 2.5 แสดงยานการตรวจสอบโดยใช้สัญญาณอนาล็อกและดิจิทัลตรวจสอบโดยการส่งแบบทิศทางเดียวแบบมีการป้อนกลับ ในการส่งแบบทิศทางเดียวจะต้องมีอุปกรณ์ทดสอบและผู้เชี่ยวชาญในการทำงานที่ปลายทางถ้าใช้แบบย้อนกลับจะสามารถทดสอบได้ไกลและแน่นอน


#### 2.2.4 สัญญาณทดสอบแบบลำดับดิจิทัล (DIGITAL TEST SEQUENCES)

การทดสอบลำดับทดสอบแบบดิจิทัลหาค่าคุณสมบัติขนาดจำนวนการผิดพลาดในคาบเวลาหนึ่งสามารถที่จะตรวจจับการผิดพลาดที่ระยะไกลได้ ในระหว่างที่วัดอยู่นั้นอุปกรณ์กำเนิดสัญญาณและตรวจจับความผิดพลาดจะทำหน้าที่ส่งข้อมูลแทนในการวัดจำนวนความผิดพลาดโดยใช้สัญญาณการทดสอบแบบลำดับดิจิทัลแสดงผลโดยการกำหนดโครงสร้างในลำดับทดสอบหรือบันทึกสถานที่ที่เกิดความผิดพลาดการวัดโดยใช้ลำดับทดสอบดิจิทัลจะต้องรู้รูปแบบในการส่งข้อมูล ที่ด้านรับปลายทางจะเอาข้อมูลที่ได้มาเปรียบเทียบกับค่าที่ได้ออกมาเป็นผลการผิดพลาด รูปแบบของข้อมูลจะอ่านจากส่วนที่เก็บลำดับทดสอบทั้งทางด้านส่งและด้านรับ ตัวอย่างเช่น เทปหรือหน่วยความจำ แต่โดยทั่วไปจะใช้ รีจิสเตอร์ (REGISTER) ตัวอย่างของรูปแบบสัญญาณแสดงในรูปที่ 2.6 แต่ละตัวของรีจิสเตอร์จะเก็บ 1 หลักไบนารี (BINARY) เท่ากับที่มันป้อนเข้าทางอินพุทเมื่อป้อนสัญญาณนาฬิกาข้อมูลจะถูกเลื่อนไป และจะนำไปบวกกันกับบิทที่ป้อนกลับจาก

ไม่ว่าการณ์ใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เอาทริกซ์หรือจากส่วน (STATE ) อื่นๆ โดนใช้ตัวเลือกที่เหมาะสมของตำแหน่งสำหรับทำการป้อนกลับและบวกกัน มันจะให้คาบของการอนุกรมซึ่งจะเป็นจุดประสงค์ของการตรวจสอบที่สามารถพิจารณาได้ คาบของอนุกรมนี้จะกำหนดได้โดย N-STAGE ของรีจิสเตอร์คือ  $2^N - 1$  คุณสมบัติอื่นๆ ของค่าคาบอนุกรมคือ

1. จะมีทริกซ์ (SHIFT REGISTER) ที่ใช้งาน N บิตรวมกันยกเว้นจุดเป็นศูนย์รวมกันและคาบของอนุกรมคือ  $2^N - 1$
2. แต่ละคาบเวลาของอนุกรมจะประกอบด้วย 1 หรือ 0 และจำนวนของ 1 และ 0 เกือบเท่ากันจะคาดว่าเป็นอนุกรมจริง
3. การเรียงกันของอนุกรมคือ  $-1/N$  สำหรับทุกเวลาที่เลื่อนยกเว้นเวลาที่เลื่อนไปที่ศูนย์ (SHIFT OF ZERO) ลักษณะเช่นนี้อนุกรมจะใกล้เคียงคุณสมบัติของไวทนอยล์



รูปที่ 2.5.1 บล็อกไดอะแกรมการทำงานของวงจรกึ่งแรมดอม

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

TIME	VALUES AT POINTS			
	A	B	C	OUTPUT
0	1	1	1	0
1	0	1	1	0
2	0	0	1	1
3	1	0	0	0
4	0	1	0	1
5	1	0	1	1
6	1	1	0	1
7	1	1	1	0
8	0	1	1	0
9	0	0	1	1
10	1	0	0	0
11	0	1	0	1
12	1	0	1	1

รูปที่ 2.6 แสดงตัวอย่างของแหล่งกำเนิด (PSEUDO RANDOM SEQUENCE)

ถ้า  $N$  เพิ่มขึ้นอนุกรมก็จะใกล้เคียงความเป็นจริงมากขึ้น มาตรฐานที่กำหนดไว้ของความยาวคือ 62, 511, 2407 บิต สำหรับการส่งความเร็วต่ำในย่านความถี่เสียงสูงถึง 2-3 ล้านบิตในการส่งที่มีความเร็วสูงอนุกรมที่ยาวๆจะดีกว่าใกล้เคียงกับข้อมูลที่ส่งมากกว่าการผิดพลาดในการรับข้อมูลสามารถตรวจได้โดยจะต้องรู้รูปแบบในอนุกรมและตำแหน่งในการรับข้อมูลแต่ละส่วนของอนุกรมถ้ารูปแบบดิจิทัลที่ส่งและการตรวจวัดความผิดพลาดที่รับได้รวมกัน (ต่อแบบป้อนกลับ) และเกิดการหน่วงเวลาตลอดของสัญญาณจะเล็กกว่าเวลาที่ส่งข้อมูลในระบบส่งแบบทิศทางเดียวการตรวจสอบและการวัดบนช่องสัญญาณจะแสดงการหน่วงเวลา อย่างไรก็ตามมันมักจะมีอิสระจากอนุกรมที่จะส่งและตรวจจับการผิดพลาด แหล่งกำเนิดตัวในการส่งและรับมีการซิงค์ (SYNC) ข้อมูลที่ได้แบบฟอร์มที่แน่นอนในลำดับทดสอบ โดยเฉพาะรูปแบบ (PATTERN) ที่ยาวเป็นพันบิตนิยมใช้ชิพริจิสเตอร์เครื่องมือในรูปที่ 7 ที่ภาครับเป็นออโต้ซิงค์ (AUTOSYNC) ในการเข้ารหัส (DECODER) การทำงานแบบนี้จะแสดงผลการกู้ข้อมูลได้รวดเร็วจากการเสียของซิงค์ถ้า


เอ็กสกรีนเป็นเอ็กสกรีนที่ส่งวนเวลาสำหรับการเขียนเพื่อการศึกษาเท่านั้น เมื่อผู้ดูแลเห็นไปเซิร์ฟเวอร์เช่นด้านการค้า

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## สำนักหอสมุดกลาง พระจอมเกล้าลาดกระบัง

สัญญาณถูกรบกวนไป 2-3 ปีที่ทั้งปีที่ความผิดพลาดและถูกต้องจะถูกเข้ารหัสด้วยความผิดพลาด แต่ในส่วนในด้านรับข้อมูลเป็นเหตุให้จำนวนของการวัดการผิดพลาดเกิดขึ้นในการแยกความผิดพลาดเดี่ยวๆออกจากระบบ การวัดความผิดพลาดจะทำได้เมื่อเกิดการผิดพลาดจะแพ้ออฟ (TAPPED OFF) จากตัวเข้ารหัสนั้นถ้ามีเอ็กซ์แทป (X-TAPS) วงจรเข้ารหัสแต่ละความผิดพลาด ข้อมูลที่ได้รับจะให้ X นับจำนวนและตามความผิด วงจรตรวจความผิดพลาดแสดงในรูปที่ 2.8 เพื่อหลีกเลี่ยงปัญหาของความผิดพลาดที่เกิดขึ้น โดยใช้วงจรเข้ารหัสเอาท์พุทในการแทนของข้อมูลที่เข้ามาอินพุทของวงจรเข้ารหัสการซึ่งคือโดยการใช้สวิตช์ต่อรีจิสเตอร์อินพุทต่อรับเอาท์พุทในระหว่างที่ก่อนอธิบายขอได้ซึ่ง N เซลล์ (N- CELLS) ของรีจิสเตอร์จะไหลด้วยข้อมูลที่ผิดพลาดสวิตช์จะผลักไปที่ขั้วอื่นและเอาท์พุทของวงจรเข้ารหัสป้อนกลับมาที่อินพุท ถ้ารีจิสเตอร์ไหลข้อมูลที่มีความผิดพลาดในเวลานี้เอาท์พุทของวงจรเข้ารหัสจะซึ่งกับข้อมูลที่รับและจะตรงโดยอนุกรมย่อย ( SUB- SQUENT) ความผิดพลาดในอนุกรมรับผลที่ได้จะสอดคล้องสัญญาณผิดพลาดอย่างไรก็ตามการเข้ารหัสจะไม่ซึ่งใหม่ถ้ามีการใส่หรือเอาออกจากอนุกรมรับในกรณีนี้จะเกิดขึ้นได้ การทำงานของอุปกรณ์ตรวจสอบต้องใช้การไหลด้วยมือหรือสวิตช์ซึ่งจะตรงข้ามกับแบบอัตโนมัติ (AUTOMATIC) การรีซิงค์ (RESYNC) จะไม่ต้องการระหว่างการทำงานเมื่อเกิดความผิดพลาดอย่างมากมาในการทำงาน ในโหมดการทำงานด้วยมือ (MUNUAL MODE) จะใช้ในการตรวจสอบในการตรวจยาวๆต้องการความแน่นอนสูงใช้โหมดการทำงานแบบอัตโนมัติ (AUTOMATIC MODE) หลายครั้ง การแสดงผลจะอธิบายเมื่อรวมกับประโยชน์ของโหมดธรรมดาและโหมดอัตโนมัติการทำงานในการตรวจสอบจับความผิดพลาดใช้ออโต้รีซิงค์ (AUTORESYNC) เอาท์พุทเป็นรหัสของแพทเทิร์นที่ผิดพลาด (ERROR PATTERN) ในการเข้ารหัสใช้วงจรรูปที่ 2.9 เป็นไปได้ที่เกิดเปลี่ยนความผิดพลาดในการถอดรหัสและทำให้เกิดแพทเทิร์นที่ความผิดพลาดแทนที่แพทเทิร์น ซึ่งเป็นข้อเสียของระบบความเร็วสูง เมื่อเพิ่มวงจรมันจะทำการรีซิงค์โดยอัตโนมัติในการตรวจสอบความผิดพลาดในโหมดธรรมดาเครื่องมือที่ใช้ควรจะวัดได้แน่นอนระดับ 2000 หรือมากกว่าการตรวจจับความผิดพลาดใน 10000 ปีของข้อมูลนี้


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้ **86864** ศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



TIME	VALUES AT POINTS						NOTES
	A	B	C	D	E	F	
0	0	0	0	0	0	0	TIME TO
1	0	0	0	0	0	0	LODE
2	1	0	0	0	0	1	SHIFT
3	0	1	0	0	0	0	REGISTER
4	1	0	1	0	1	0	
5	1	1	0	1	1	0	
6	0	1	1	0	1	1	
7	0	0	1	1	0	0	
8	0	0	0	1	1	1	ERROR
9	1	0	0	0	0	1	MULITPLI
10	0	1	0	0	0	0	CATION
11	1	0	1	0	1	0	
12	1	1	0	1	1	0	

รูปที่ 2.7 แสดงตัวอย่างของตัวแยกความผิดพลาดแบบขั้วตโนมิติ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




TIME	VALUES AT POINTS					NOTES
	A	B	C	D	E	
T	0	0	0	0	0	
T+1	0	0	0	0	0	
T+2	1	0	0	0	0	SIGLE
T+3	0	1	0	0	0	ERROR
T+4	1	0	1	0	1	DETECTED
T+5	1	0	0	0	1	
T+6	0	0	0	1	0	
T+7	0	0	0	0	0	
T+8	1	0	0	0	0	DOUBLE
T+9	1	1	0	0	0	ERROR
T+10	1	1	1	0	1	DETECTED
T+11	0	0	1	1	0	
T+12	1	0	0	1	1	

รูปที่ 2.8 แสดงตัวอย่างของวงจรแยกความผิดพลาดแบบซิงค์โครนัสธรรมดา

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ควรจะทำจัดผลของการสูญเสียของซิงค์และการลดทอน

การนับจำนวนความผิดพลาด โดยอัตโนมัติการรั้งค์จะประกอบด้วยค่าก่อนที่จะเสียซิงค์ โดยจะถูกปิดบังไว้เมื่อรีจิสเตอร์ไหลซึ่งเป็นผลที่ผิด เมื่ออัตราความผิดพลาดที่สูงมากๆ แน่นอนจะ ต้องระวังในการเข้าใจผิดในการทำการนับความผิดพลาด ข้อมูลที่แสดงการคาดคะเนของอัตรา ความผิดพลาดของอนุกรมทดสอบดิจิทัลจะส่งระยะที่ยาว ในการตรวจจับจำนวนสูงสุดของการ ผิดพลาดในรูปจะให้ข้อมูลเกี่ยวกับจำนวนของการนับบิทที่ผิดพลาดและจำนวนของบิทที่ถูกได้ใน เวลา ระหว่างการที่เกิดผิดพลาดการวัดย่านที่ผิดพลาดนี้สามารถยกเว้นได้ในระดับที่เมื่อจำนวนของ ความผิดพลาดเพิ่มขึ้นและย่านที่เชื่อถือได้ลดลงอย่างรวดเร็ว



รูปที่ 2.9 แสดงการแยกความผิดพลาดสำหรับตัวแยกความผิดพลาดแบบอัตโนมัติ

การแสดงผลโดยใช้ลำดับทดสอบดิจิทัลสามารถตรวจจับความผิดพลาดได้เร็วและถูกต้อง ถ้าการผิดพลาดต่ำมันจะต้องการเวลามากที่จะได้ผลการวัดในการวัดจะอธิบายในการตรวจสอบ เวลาโดยนับจำนวนของการผิดพลาดและจำนวนบิทที่รับ ได้จนกระทั่งเพียงพอรูปและตารางที่ให้ จะยอมให้เชื่อถือได้ในระหว่างที่พบในแต่ละส่วน

TIME	VALUES AT POINTS								NOTES
	SW	A	B	C	D	E	F	G	
0	B	0	0	0	0	0	0	0	ERROR
1	B	0	0	0	0	0	0	0	LODE
2	B	1	1	0	0	0	0	1	SHIFT
3	B	0	0	1	0	0	0	0	REGISTER
4	A	1	1	0	1	0	1	0	
5	A	1	1	1	0	1	1	0	
6	A	0	1	1	1	0	1	1	
7	A	0	0	1	1	1	0	0	
8	A	0	0	0	1	1	0	0	ERROR
9	A	1	1	0	0	1	1	0	DETECTED
10	A	0	0	1	0	0	0	0	
11	A	1	1	0	1	0	1	0	
12	A	0	1	1	0	1	1	0	BIT SLIP
13	A	1	1	1	1	0	1	1	CAUSING
14	A	1	0	0	1	1	0	1	LOSS OF
15	A	0	1	0	0	1	1	1	SYNC

รูปที่ 2.9 แสดงการแยกความผิดพลาดสำหรับตัวแยกความผิดพลาดแบบอัตโนมัติ

#### 2.4.3 การวัดอัตราความผิดพลาดแบบบิต

ตามปกติสิ่งที่มีถึงคุณภาพในการทดสอบระบบรับส่งสัญญาณดิจิทัลก็คือความผิดพลาดของบิตซึ่งสามารถแสดงได้หลายรูปแบบ เช่น ความผิดพลาดใน 1 วินาที (ERROR SECONDS) ความผิดพลาดที่เป็นชุดหรือเป็นกลุ่ม (ERROR BLOCK) และค่าเฉลี่ยอัตราความผิดพลาดของบิตตามปกติค่าความผิดพลาดที่ใช้ในการวัดคุณภาพของระบบในข้อมูลจะเลือกให้เหมาะสมกับความผิดพลาดที่กำหนดไว้ในการออกแบบค่าความผิดพลาดโดยทั่วไปวัดได้ 2 แบบคือนอกการทำงาน (OUT OF SERVICE)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


APPLICATION BIT RATE	PATTERN LENGTH	CCITT RECOMMENDATION (1.2)
20 Kb / S	$2^{0-1}$	V.52
20 - 72 Kb / S	$2^{20-1}$	V.57
1.544 Kb / S	$2^{15-1}$	0.151
2.048 Kb / S	$2^{15-1}$	0.151
6.312 Kb / S	$2^{15-1}$	0.151
8.448 Kb / S	$2^{15-1}$	0.151
32.064 Kb / S	$2^{15-1}$	0.151
34.368 Kb / S	$2^{23-1}$	0.151
44.736 Kb / S	$2^{15-1}$	0.151
139.264 Kb / S	$2^{23-1}$	0.151

ตารางที่ 1 แสดงข้อเสนอแนะของ CCITT เพื่อวัดอัตราความผิดพลาดโดยใช้  
PSEUDO RANDOM BINARY SEQUENCES

และในระหว่างการใช้งาน (IN SERVICE) ในกรณีของการวัดนอกการใช้งาน ข่าวสารที่ใช้  
งานอยู่จะถูกแทนด้วยรูปแบบสัญญาณทดสอบที่รู้แน่นอนก็คือ สัญญาณ PRBS (PSEUDO  
RANDOM BINARY SEQUENCE) แทนข่าวสารที่ใช้ใช้งานอยู่ทางด้านรับสัญญาณทดสอบมาแล้วทำ  
การเปรียบเทียบกับสัญญาณข่าวสารที่สร้างขึ้นโดยมีรูปแบบเหมือนกับสัญญาณข่าวสารทดสอบที่  
ส่งมาโดยเปรียบเทียบบิตต่อบิตซึ่งความแตกต่างที่เกิดขึ้นก็คือความผิดพลาดของข้อมูลสัญญาณ  
ทดสอบที่สร้างขึ้นจะมีคาบเวลาที่ซ้ำกัน โดยมีค่าเท่ากับ  $2^n - 1$  เมื่อ  $n$  คือจำนวนของชิฟรืจิสเตอร์  
ซึ่งจะเลือกให้เหมาะสมกับอัตราเร็วของข้อมูลนั้นๆ

รูปแบบทั่วไปสำหรับอัตราเร็วข้อมูลที่เป็นมาตรฐานนั้นแสดงไว้ตามตารางที่ 1 ดังนั้นการวัด  
นอกการใช้งานซึ่งไม่มีการรับส่งข่าวสารจึงเหมาะสมกับการทดสอบการตรวจสอบ และการทดลอง  
ระบบ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 2.10 แสดงหลักการวัด ความผิดพลาดของบิต

รูปที่ 2.10 เป็นรูปที่แสดงให้เห็นสำหรับการวัดความผิดพลาดของบิตทางด้านส่งและรับแบบสัญญาณทดสอบ PRBS ที่กำหนดขึ้นมาและตัวตรวจจับก็จะเลือกรูปของสัญญาณที่ต้องการที่ด้านรับนั้นจะมีการเลือกรูปแบบของการวัดความผิดพลาดที่เกิดขึ้นซึ่งอาจจะเป็นความผิดพลาดทางพัลส์ค่าเฉลี่ยอัตราความผิดพลาดของบิต ความผิดพลาดในหนึ่งวินาทีหรือชุดความผิดพลาด โดยขึ้นอยู่กับการออกแบบ สำหรับการออกแบบอัตราความผิดพลาดของบิตการวัดความผิดพลาดด้านคุณภาพของเครื่องอาจแสดงให้เห็นด้วยสายตาและอาจอยู่ในรูปของการพิมพ์ออกมา โดยปกติแล้วชุดทดสอบจะมีความสามารถบางอย่างเช่นความสามารถในการใส่ความผิดพลาดทางด้านส่งสัญญาณ และแสดงให้เห็นถึงการหายไปของซิงโครไนซ์ (SYNCHRONOUS) ได้ทางด้านรับการผิดพลาดอิสระ (ERROR FREE SECOND) เป็นรูปแบบหนึ่งของการวัดความผิดพลาดโดยการกำหนดเป็นเปอร์เซ็นต์ของความผิดพลาดที่วัดได้ในช่วงเวลาของ 1 วินาที การวัดความผิดพลาดทำได้ 2 อย่าง คือ แบบซิงโครนัส (SYNCHRONOUS) และ (ASYNCHRONOUS) ในลักษณะของซิงโครนัสความผิดพลาดจะถูกกำหนดว่าในช่วง 1 วินาทีหลังจากเกิดความผิดพลาดครั้งแรกแล้ว ข้อดีของซิงโครนัสก็คือ การวัดกระทำได้ด้วยเครื่องมือที่แตกต่างกันแต่อ่านค่าได้เหมือนกันบนเส้นเชื่อมโยงเดียวกัน ผลเสียก็คือ การวัดของซิงโครนัสค่าความผิดพลาดไม่เป็นไปตามผลของความผิดพลาดโดยตรงแต่ค่อนข้างจะเป็นค่าความผิดพลาดฟรีไทม์ (ERROR FREE TIME) ในแบบอะซิงโครนัสจะมีการตรวจสอบความผิดพลาดในแต่ละช่วงเวลา 1 วินาที ข้อดีทางแบบนี้ก็คือ ให้ค่าความผิดพลาดโดยตรง ข้อเสียก็คืออุปกรณ์ที่แตกต่างกันอาจต้องใช้วิธีวัดที่แตกต่างกันการวัดความผิดพลาดในเอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ระหว่างการใช้งาน จะทำได้เมื่อรูปแบบของสัญญาณที่ใช้งานซ้ำกันอยู่เป็นประจำ สัญญาณนี้จะสามารถตรวจสอบความผิดพลาดนั้นได้ ดังนั้นวิธีการตรวจสอบในระหว่างการใช้งานอยู่เป็นเพียงค่าความผิดพลาดโดยประมาณและผลที่ได้ก็ไม่ใช่การวัดที่แท้จริง วิธีนี้มีประโยชน์ในการตรวจสอบคุณภาพของอุปกรณ์ระหว่างที่ใช้ระบบงานอยู่ อย่างไรก็ตามการประเมินอัตราการผิดพลาดสามารถกระทำได้อย่างรวดเร็วเพียงพอ รูปแบบของการทดสอบในระหว่างการใช้งานสามารถใช้ควบคุมการทำงานของระบบสวิตซ์ซึ่งที่สมบูรณ์

## 2.5 จิตเตอร์ ( JITTER )



รูปที่ 2.11 ความเบี่ยงเบนของสัญญาณเวลาซึ่งมีผลจากฐานเวลาที่ผิดพลาดไปรู้จักในชื่อของจิตเตอร์


จากรูปที่ 2.11 จะช่วยให้มองเห็นความหมายของ จิตเตอร์ได้ดีขึ้นโดยที่จิตเตอร์ ( JITTER ) อาจให้นิยามได้ว่าเป็นการรบกวนของเวลาของสัญญาณนาฬิกา เมื่อเทียบกับตัวอ้างอิงในแบบเดิมที่ปราศจากจิตเตอร์ ( JITTER ) จากภาพรูปสัญญาณของสองสัญญาณด้านล่างเพียงแต่เกิดการเลื่อนของเวลาออกไปจากภาพบนเท่านั้นซึ่งแสดงให้เห็นถึงช่วงของเวลาของความไม่แน่นอนซึ่งอาจคลาดเคลื่อนไปจากเวลาเดิมจิตเตอร์ ( JITTER ) อาจเกิดเป็นความคลาดเคลื่อนของเวลาในการเกิดขอบขาสัญญาณของพัลส์ ( เรียกว่า White - phase jitter ) หรือมีความสัมพันธ์กับความกว้างของพัลส์ของสัญญาณนาฬิกา ( White FM jitter ) หรือมีความสัมพันธ์กับเหตุการณ์ที่อาจเกิดขึ้นซ้ำๆ หรือเกิดเพียงครั้งเดียว ( Correlated jitter )

วิธีการอย่างหนึ่งที่ใช้ในการวัดการตรวจสอบการเกิดจิตเตอร์ คือการวัดด้วยการใช้ออสซิลโลสโคปในการแสดงรูป อายแพทเทิร์น ( EYE PATTERN ) รูปดวงตา ดังรูปที่ 2 ซึ่งประกอบด้วยลูกคลื่นของสัญญาณดิจิตอลหลายลูกซ้อนทับกันอยู่ ค่าแอมพลิจูดที่เปลี่ยนแปลงไปอย่างไม่ชัดเจนเกิดจากสัญญาณรบกวน ในขณะที่การเลื่อนตำแหน่งของสัญญาณแสดงถึงจิตเตอร์ ( jitter ) จาก

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รูปจะเห็นว่าสัญญาณรบกวน จะปิดอายุแพทเทิร์น ( EYE PATTERN ) ในแนวตั้งส่วนจิตเตอร์จะปิดในแนวนอน

จากรูปอายุแพทเทิร์น ( EYE PATTERN ) แสดงให้เห็นการเปลี่ยนแปลงที่เกิดขึ้นกับสัญญาณแต่ด้วยวิธีการ ที่มีประสิทธิภาพในการวิเคราะห์สัญญาณได้ดีกว่าคือ การบ้อนข้อมูลเข้าเครื่อง FM demodulation ซึ่งถูกต่อเข้ากับเครื่องวิเคราะห์สเปกตรัมที่สามารถวิเคราะห์ชนิดของจิตเตอร์รวมทั้งแอมพลิจูดและความถี่ของการเกิดจิตเตอร์สุ่ม ( Random Jitter ) ซึ่งจะปรากฏเป็นแถบความถี่บรอดแบนด์ ( Broadband Spectrum ) และทำให้เกิดขึ้นของสัญญาณรบกวน ( NOISE FLOOR ) ขึ้นในสัญญาณอนาล็อกที่ถูกสร้างใหม่จากสัญญาณดิจิทัลตลอด ในขณะที่สัญญาณจิตเตอร์รายคาบ ( Periodic Jitter ) จะเกิดเป็นลายสเปกตรัม ( Spectrum Line ) เส้นเดียวทางด้านความถี่ต่ำสำหรับการเปลี่ยนแปลงสัญญาณนาฬิกาช้า ๆ หรือทางด้านความถี่สูงเมื่อมีการเปลี่ยนแปลงอย่างรวดเร็ว ( สัญญาณที่ถูกสร้างขึ้นมานั้นนั้นอาจประกอบด้วยการมอดูเลตทางความถี่ในแถบความถี่ด้านข้าง ( FM sideband ) หรือการมอดูเลตสัญญาณรบกวน ( Modulation Noise ) เครื่องมือสำหรับการวัดจิตเตอร์อาจบอกค่าเป็นระยะห่างระหว่างค่าสูงสุดต่ำสุด - ต่ำสุด ( peak - to - peak )



รูปที่ 2.12 รูปอายุแพทเทิร์นแสดงสัญญาณรบกวนและการเบี่ยงเบนของเวลาในสัญญาณดิจิทัลตลอด

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### บทที่ 3

#### มาตรฐานการวัดอัตราการผิดพลาดของข้อมูล ( G.821 )

G.821 คือข้อกำหนดของ CCITT ที่เป็นกฎการแปลงจำนวนความผิดพลาดของบิตข้อมูล และอัตราบิตเออร์เรอร์เรท (BER) ให้เป็นผลลัพธ์ที่เข้าใจง่าย ตัวอย่างเช่น ถ้าทราบว่าจะเกิดการผิดพลาดของบิตข้อมูลขึ้น 30408 บิตและมีค่าบิตเออร์เรอร์เรท (BER) เท่ากับ  $3.67E-04$  จะเห็นว่า เป็นค่าที่เข้าใจง่ายและอธิบายยาก ซึ่งจะทำให้ไม่รู้ว่าจะระบบที่ทดสอบดีหรือไม่ดี แต่ผลจาก CCITT Rec.G.821 จะเป็นผลที่เข้าใจง่ายและสามารถนำผลการวัดที่ได้มาเทียบกับค่ามาตรฐานที่กำหนด ก็จะทำให้ทราบว่าระบบที่วัดมีคุณภาพดีหรือไม่

ตามข้อกำหนดของ CCITT Rec.G.821 นั้นสามารถแยกเวลาในการวัดทั้งหมดออกเป็น 2 ส่วน คือ ช่วงเวลาที่ใช้ได้ (Available seconds) และ ช่วงเวลาที่ใช้ไม่ได้ (Unavailable seconds) โดยเวลาที่เรานำมาใช้ในการวัดทั้งหมด นับจากแพทเทิร์น (Pattern PRBS) เริ่มการทำงานพร้อมกันจนสิ้นสุดการวัดตามรูป และค่าต่างๆ ที่สำคัญในข้อกำหนดของ CCITT ข้อกำหนด G.821 มีดังต่อไปนี้

#### ช่วงเวลาที่ใช้ได้ (Available Time)

สำหรับในช่วงเวลาที่ใช้ได้ (Available Time) นั้นยังสามารถแยกออกเป็นค่าต่างๆ คือ ERROR FREE SECOND (EFS) คือเวลาในช่วงเวลาที่ใช้ได้ (Available Time) ที่ไม่มีความผิดพลาดของข้อมูลเกิดขึ้นเลยใน 1 วินาที

ERROR SECOND (ERROR SEC) คือเวลาในช่วงเวลาที่ใช้ได้ (Available Time) ที่เกิดความผิดพลาดของข้อมูลขึ้นอย่างน้อย 1 บิตใน 1 วินาที

SEVERELY ERRORED SECONDS (SES) คือเวลาในช่วงเวลาที่ใช้ได้ (Available Time) ที่มีค่าบิตเออร์เรอร์เรท (BER) เลวกว่า  $10^{-3}$  ใน 1 วินาที

SEC 20	SEC 21	SEC 22	SEC 23	SEC 24	SEC 25	SEC 26	SEC 27	SEC 28	SEC 29
BER	BER	BER	BER	BER	BER	BER	BER	BER	BER
<=	<=	<=	<=	<=	<=	>	>	>	<=

←———— ช่วงเวลาที่ใช้ได้ (AVAILABLE TIME) —————→

### ช่วงเวลาที่ใช้ไม่ได้ (Unavailable Time)

ช่วงเวลาที่ใช้ไม่ได้ (Unavailable Time) คือช่วงที่เกิดบิตเออเรอเรท (BER) เลวกว่า  $10^{-3}$  ติดต่อกัน 10 วินาที เราจะนับ 10 วินาทีที่เกิดบิตเออเรอเรท (BER) เลวกว่า  $10^{-3}$  ถือว่าเป็น ช่วงเวลาที่ใช้ไม่ได้ (Unavailable Time) แต่เมื่อบิตเออเรอเรท (BER) ที่เกิดขึ้นดีกว่า  $10^{-3}$  หรือไม่มีความผิดพลาดเกิดขึ้นหรือบิตเออเรอเรท (BER) เลวกว่า  $10^{-3}$  แต่ไม่ต่อเนื่องกันนานถึง 10 วินาทีถือว่าเป็น ช่วงเวลาที่ใช้ได้ (Available Time)

SEC 30	SEC 31	SEC 32	SEC 33	SEC 34	SEC 35	SEC 36	SEC 37	SEC 38	SEC 39
BER	BER	BER	BER	BER	BER	BER	BER	BER	BER
>	>	>	>	>	>	>	>	>	>

←———— ช่วงเวลาที่ใช้ไม่ได้ (UNAVAILABLE TIME) —————→

SEC 40	SEC 41	SEC 42	SEC 43	SEC 44	SEC 45	SEC 46	SEC 47	SEC 48	SEC 49
BER	BER	BER	BER	BER	BER	BER	BER	BER	BER
<=	<=	<=	<=	<=	<=	<=	<=	<=	<=

←———— ช่วงเวลาที่ใช้ได้ (AVAILABLE TIME) —————→

### ค่าเวลาเฉลี่ย {Degraded Minutes (DEG MIN)}


DEG MIN คือค่าเฉลี่ยของบิตเออเรอเรท (BER) ของช่วงเวลาที่เกิดขึ้นใน 60 วินาที หรือ 1 นาทีที่มีค่าบิตเออเรอเรท (BER) เท่ากับ  $10^{-6}$  หรือเลวกว่า โดยช่วงเวลา 1 นาทีได้มาจากการนี้เวลาต่อ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เนื่องกัน 60 วินาที โดยหัก UNA SEC และ SES ออกจากเวลาที่วัดทั้งหมดช่วงเวลาที่ใช้ได้ ( Available Time) และ ช่วงเวลาที่ใช้ไม่ได้ { Unavailable Seconds ( UNA SEC ) }

ช่วงเวลาทั้งหมด = ช่วงเวลาที่ใช้ได้ทั้งหมด + ช่วงเวลาที่ใช้ไม่ได้ทั้งหมด

(TOTAL SECONDS = TOTAL AVL SEC + TOTAL UNAVL SEC)



รูปที่ 3.1 แสดงช่วงเวลาทั้งหมดที่ใช้ได้และช่วงเวลาที่ใช้ไม่ได้

### ขั้นตอนในการทดสอบความผิดพลาด

1. ต่อพอร์ตที่จะวัดเข้ากับอุปกรณ์ทดสอบที่สามารถวัดได้ตามมาตรฐาน CCITT ตามข้อกำหนด G.821
2. ตั้งข้อมูลถึงแรนดอม Pseudo - Random Bit Sequence ( PRBS ) ที่เหมาะสมที่กำหนดตาม ITU - T ตามข้อกำหนด 0.151 คือ  $2^{15} - 1$  สำหรับระบบที่มีความเร็วต่ำเช่น 2 เมกะบิตต่อวินาทีและ  $2^{23} - 1$  สำหรับระบบที่มีความเร็วสูง เช่น 35,45 และ 140 เมกะบิตต่อวินาทีตามลำดับ
3. แทรก ( inject ) บิตที่ผิดพลาดจากปลายด้านหนึ่งไปสู่ปลายอีกด้านหนึ่ง เพื่อเช็คว่าทั้งสองด้านวัดอยู่ที่พอร์ตเดียวกันหรือเปล่าโดยทำสลับกันทั้งสองด้าน
4. วัดความผิดพลาดทุกๆ 15 วินาทีตามมาตรฐาน CCITT ข้อกำหนด G.821
5. การวัดควรจะไม่มีผิดพลาดของบิตข้อมูล, พายุแม่เหล็กไฟฟ้า, การเกิดช่วงเวลาที่ใช้ไม่ได้ ( UNAVAILABLE TIME) เกิดขึ้นในระหว่างการทดสอบ 15 นาทีถ้ามีเหตุการณ์ดังกล่าวเกิดขึ้น ถือว่าการทดสอบล้มเหลวจะต้องหาสาเหตุกันต่อไป

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## การตรวจวัดคุณภาพของระบบการส่งสัญญาณดิจิทัล

ปัจจุบันระบบการสื่อสารสัญญาณระบบดิจิทัลได้มีบทบาททางด้านการสื่อสารโทรคมนาคมแทบทุกสื่อไม่ว่าจะเป็นทางสายนำสัญญาณ (CABLE) เช่น สายนำสัญญาณโคแอกเชียล (Coaxial Cable) หรือสายนำสัญญาณไฟเบอร์ออปติก (Optical Fiber Cable) หรือทางคลื่นความถี่วิทยุ (Radio) เช่นการเชื่อมต่อสัญญาณดิจิทัลผ่านไมโครเวฟ (Digital Microwave Link) หรือทางระบบดาวเทียม (Satellite) และได้มีการพัฒนาเทคโนโลยีใหม่ ๆ เพื่อให้ระบบดังกล่าวมีประสิทธิภาพสูงสุดอย่างไม่หยุดยั้งมาตลอดเวลา

แต่สิ่งสำคัญไม่ควรมองข้ามคือคุณภาพของระบบการรับส่งสัญญาณ (Transmission) การที่จะตรวจสอบดูว่าระบบการรับส่งสัญญาณที่มีคุณภาพดีเพียงใดนั้น ก็สามารถพิจารณาได้จาก การผิดพลาดของบิตข้อมูล (Bit error) ที่ทำการรับส่งที่เกิดขึ้นในระบบดังกล่าวโดยที่สามารถวัดค่าความผิดพลาดของบิตข้อมูลได้ตามข้อกำหนดของ CCITT ในข้อกำหนด G.821 ซึ่งเป็นข้อกำหนดสำหรับระบบการรับส่งสัญญาณแบบ PDH (Plesiochronous Digital Hierarchy) และในรูปก็แสดงให้เห็นวิธีการส่งสัญญาณหลายวิธีดังได้กล่าวมาข้างต้น

สาเหตุหลักของการเกิดความผิดพลาดของบิตข้อมูล

สาเหตุสำคัญที่ทำให้เกิดความผิดพลาดของบิตข้อมูลและเป็นผลทำให้การสื่อสารข้อมูลไม่เป็นผลสำเร็จหรือถ้าหากสำเร็จอาจมีความผิดพลาดเกิดขึ้นหลังจากที่รับข้อมูลทั้งหมดมาประมวลผลแล้ว ส่วนหลัก ๆ จะแยกออกได้ 4 ประการดังนี้

### 1. อุปกรณ์เสีย

หลาย ๆ ครั้งที่มีความผิดพลาดเกิดขึ้นในทุก 2 เมกะบิตต่อวินาที มีสาเหตุมาจากอุปกรณ์เสียหรือนำอุปกรณ์ไปใช้ไม่ถูกที่ ข้อผิดพลาดที่เกิดจากอุปกรณ์เสียนั้น นอกจากจะทำให้เกิดความผิดพลาดของบิตข้อมูลแล้วยังเป็นสาเหตุที่ทำให้เกิดความผิดพลาดทางรหัส (Code Errors) ความผิดพลาดทางเฟรม (FAS(frame) errors) ความผิดพลาดในการกระโดดข้ามของข้อมูล (excessive jitter) และการเลื่อน (slip) ของข้อมูลดังกล่าวอย่างเช่น ค่าความผิดพลาดทางรหัสสามารถเกิดขึ้นเนื่องจากวงจร recovery clock ของอุปกรณ์ทวนสัญญาณ (repeater) เสีย เป็นต้น

### 2. การเชื่อมต่อที่ไม่ถูกต้อง

สาเหตุอีกอย่างหนึ่งของความผิดพลาดในการสื่อสารสัญญาณเกิดขึ้นจากการเชื่อมต่อที่ไม่ถูกต้อง ตัวอย่างเช่นการเกิดความผิดพลาดเป็นช่วง ๆ (intermittent error) เกิดจากชิ้นส่วนหรือการเชื่อมต่อของสายเคเบิลหลวมหรือหลุดออก และความผิดพลาดทางเวลา (Timing error) เกิดจากการ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ต่อสัญญาณนาฬิกาที่ไม่เหมาะสมเข้าด้วยกัน ส่วนการเกิดความผิดพลาดเล็ก ๆ น้อย นั้นส่วนใหญ่เกิดจากการไม่ได้ต่อกราวด์หรือต่อกราวด์ไม่ดีเป็นต้น

### 3. สภาพแวดล้อม


การติดตั้งอุปกรณ์ในที่ ๆ เหมาะสมจะทำให้หลีกเลี่ยงการเกิดความผิดพลาดที่เกิดจากสภาพแวดล้อมได้สาเหตุของสภาพแวดล้อมที่ทำให้เกิดความผิดพลาดมีอยู่มากมาย เช่นพายุแม่เหล็กไฟฟ้า (Electric Storms), สายไฟฟ้า (Power Line), สัญญาณรบกวนแม่เหล็กไฟฟ้า (Electric noise) การแทรกแซง (Interference) และการข้ามช่อง (Crosstalk) ระหว่างเส้นทางการสื่อสาร (Transmission Link) ซึ่งเป็นสาเหตุในการเกิดความผิดพลาดหลายอย่างคือ ความผิดพลาดทางลอจิก (Logic errors), ความผิดพลาดในเฟรมและความผิดพลาดทางรหัสด้วย

### 4. การใช้ข้อมูลพิเศษ

รูปแบบของข้อมูลที่เฉพาะเจาะจงหรือข้อมูลพิเศษที่ส่งซ้ำ ๆ นั้น สามารถทำให้อุปกรณ์เกิด Pattern-Dependent Jitter และความผิดพลาดของรหัสขึ้น แต่เหตุการณ์นี้จะไม่เกิดขึ้นในการทดสอบระบบสายส่งที่แต่ละส่วน (Test Transmission Path) เมื่อทำการส่งรูปแบบการรบกวนแบบสุ่ม (patterns pseudorandom) มาตรฐาน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


# ตรวจวัดคุณภาพระบบการส่งสัญญาณดิจิทัล




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 4  
การออกแบบเครื่องวัดอัตราผิดพลาด

4.1 วงจรกำเนิดสัญญาณกึ่งแรนดอม



รูปที่ 4.1 วงจรกำเนิดสัญญาณกึ่งแรนดอม (PRBS)



รูปที่ 4.2 วงจรกำเนิดสัญญาณนาฬิกา (Clock)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### การทำงานของวงจรกิจจรกรรม ( PRBS )

เมื่อเริ่มเปิดเครื่อง ( Reset ระบบ ) สถานะแรกของฟลิปฟลอป ( Flip Flop ) คือ 0 ทำให้มี ฟีดแบ็ก ( feed back ) กลับเป็น 1 และสถานะที่ได้จากเอ็กคลูซิฟออเกต ( Exclusive OR gate ) ตัวที่ 1 มีผลเป็นศูนย์ และผลที่ฟีดแบ็ก ( Feedback ) ที่เข้าเอ็กคลูซิฟออเกต ( Exclusive OR gate ) ตัวที่ 2 เป็นเสมือนอินพุตของฟลิปฟลอป ( Flip Flop ) จะได้ออกจิก ( Logic ) "1" ทำให้เขาไปเก็บไว้ใน รีจิสเตอร์ ( Register ) ต่อไปเพื่อทำการชิฟ ( Shift ) โดยสัญญาณคล็อก ( clock ) ต่อไป

ในบางสถานะเอาพุต ( output ) ทั้งหมดอาจเกิด "1" ขึ้นได้เนื่องจากไฟกระชากแรงๆ หรือ มี อิมพัลส์ ( Impulse ) ทำให้เกิดสถานะที่ฟลิปฟลอป ( flip flop ) เป็น "1" ทุกตัวเมื่อเป็น "1" ทุกๆ ตัวมีวิธีแก้ดังนี้ เขาทุกสถานะมาเข้าแนนเกต ( NAND GATE ) กันแล้วเอามาเข้าออเกต ( OR GATE ) กันอีกทีจะได้ลอจิก ( Logic ) "0" ซึ่งเท่ากับว่าไม่ต้องการให้เอ็กคลูซิฟออเกต ( Exclusive OR gate ) ตัวที่ 2 กลับสัญญาณ ทำให้ผลที่ได้จากเอ็กคลูซิฟออเกต ( Exclusive OR gate ) ตัวที่ 1 เหมือนเดิมคือ "0" เป็นผลให้สามารถเอา "0" ไปเก็บไว้ในรีจิสเตอร์ ( Register ) ต่อไปได้และผลที่ตามมาหลังจากที่ ชิฟ ( Shift ) "0" ซึ่ง "0" ที่เก็บออกมาเป็นผลทำให้การฟีดแบ็ก ( feed back ) มีผลเป็น "1" เป็นผลให้มีสภาพการทำงานเหมือนเริ่มต้นการนับหนึ่งใหม่นั้นเอง

### 4.2 การทำงานของภาคซิงค์

เริ่มแรกการทำงานของวงจรถูกเริ่มจากเมื่อกดสวิทช์รีเซต ( Switch Reset ) ระบบทำให้วงจรกิจจรกรรม ( PRBS ) เริ่มผลิตข้อมูลแบบแรนดอมออกมาและขณะเดียวกันก็เป็นการรีเซต ( Reset ) วงจรนับทั้งหมดเมื่อวงจรกิจจรกรรมถูกส่งมาที่ภาครับ { ขอเรียกว่า Data ( ข้อมูล ) } จากการรีเซต ครั้งแรกทำให้เอาพุต ( output ) ของฟลิปฟลอป ( Flip Flop ) 3 เป็น "0" ทำให้วงจรถับ ( Counter ) { D Flip Flop 4 , 5 } ไม่ทำงานเป็นการปิดวงจรถับก่อนแต่เมื่อมีข้อมูล ( Data ) เข้ามาจะมีวงจรถับทำงานดังต่อไปนี้


1. วงจรถับคล็อก ( Clock ) 128 Ck ทำการนับคล็อก ( ck ) จนกว่าจะครบ 128 ลูก เพื่อที่จะรีเซต (Reset) วงจรถับ ( วงจรถับ 64 k error )
2. หากข้อมูล ( Data ) เข้ามาทำการเปรียบเทียบ ( Compare ) ตรงกับข้อมูลด้านส่ง ( ข้อมูลฐาน ) จะทำให้วงจรถับ 24 ซิงค์ ( sync ) ทำงานวงจรถับนี้จะทำการนับพัลส์ที่ทั้งภาครับและภาครับเปรียบเทียบ ( compare ) ตรงกันแต่ต้องมีข้อมูลตรงกัน 24 ลูกติดๆกันเมื่อครบ 24 ลูกเอาพุต (output) ของวงจรถับคือที่ขา 8 ของตัวที่ 1 ไปแลตช์ ( Latch ) เอาพุตของแอนดเกต (AND GATE) 3 ให้มีสถานะของลอจิก (Logic) "1" ทำให้วงจรถับเริ่มทำงาน แต่หากขบวนพัลส์ในขาเอกสารเป็นเอกสารที่สวนไวสำหรับการทำงานเพื่อการศึกษาเท่านั้น เมื่อนุญาดัดเินาไปใช้ประโยชน์ในการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เข้าที่เข้าทางวงจรมี 64 มี "0" เข้าทำให้ไม่สามารถทำให้วงจรมีการทำงานได้ ( สัญญาณพัลส์ที่ด้านส่งและด้านรับตรงกัน 24 ลูกติดกันต่อไปขอเรียกว่า สัญญาณซิงค์ )

3. หากวงจรมีการทำงานเมื่อมีข้อผิดพลาด (ERROR) ต่างๆเข้ามาจะเข้าวงจรมีข้อผิดพลาด (ERROR) ที่วงจรมี 64 พัลส์และเข้าที่วงจรมีอินพุต (Input) ของแอนดเกต ( AND GATE ) 4 แต่มีข้อแม้ว่าวงจรมี 64 พัลส์นั้นหากใน 128 คล็อก (clock) มีข้อผิดพลาด (ERROR) เข้ามา 64 พัลส์ จะทำให้เอาทุกของวงจรมี 64 ไปรีเซ็ต (Reset) ระบบใหม่ { ขอเรียกว่าการรีซิงค์ ( Resync ) }


สาเหตุจากข้อ 3 เนื่องมาจากมีข้อผิดพลาด (ERROR) ในระบบมากเกินไปหรือเกิดคล็อก จิตเตอร์ (clock jitter) ระหว่างสายส่งต่างๆ ดังนั้นเราต้องทำการรีซิงค์ (Resync) ใหม่

4. เมื่อรีซิงค์ (Resync) ใหม่ระบบต่างๆก็จะเหมือนกับเรากดสวิทช์รีเซ็ต (Switch Reset) ก็จะทำงานดังขั้นตอนที่กล่าวมาแล้ว



รูปที่ 4.3 วงจรทดสอบสัญญาณพัลส์ (TEST PULSE)


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.4 วงจรทดสอบสัญญาณพัลส์

#### 4.3 การทำงานของวงจรทดสอบพัลส์ ( TEST PULSE )

เมื่อมีพัลส์ (PULSE) เข้ามาที่อินพุท (INPUT) ของไอซีเบอร์ 7486 ทำให้พัลส์ (PULSE) นี้ไปกลับเฟสของข้อมูล (DATA) ที่ส่งมาสามารถทำการทดสอบ การรับข้อมูล (DATA) ที่ด้านรับเป็นช่วงๆได้ {เพื่อทำการทดสอบภาครับและภาคนับข้อผิดพลาด (COUNTER ERROR)}



รูปที่ 4.5 วงจรอ้างอิงแรงดัน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



#### 4.4 การทำงานของวงอ้างอิงแรงดัน

เมื่ออินพุต (INPUT) เข้ามาจะทำการเปรียบเทียบกับระดับอ้างอิงในที่นี่ให้ระดับ 0 โวลต์ เป็นระดับอ้างอิง หากสัญญาณอินพุตมีระดับมากกว่า 0 โวลต์ ให้มีแรงดันที่ออปแอมป์ (OP-AMP) เป็นลอจิก (LOGIC) "1" (ค่าแรงดันประมาณ +V ที่จ่ายให้ออปแอมป์) และหากสัญญาณอินพุตที่ระดับน้อยกว่าระดับ 0 โวลต์ ให้มีแรงดันที่ออปแอมป์เป็นลอจิก (LOGIC) "0" (ค่าแรงดันประมาณ -V ที่จ่ายให้ออปแอมป์)



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


วงจร THRESHOLD



วงจร COMPARE AND ADD NOISE


รูปที่ 4.6 แสดงถึงการเปรียบเทียบด้านรับและด้านส่งเมื่อบวกนอยซ์เข้าไปในช่องสัญญาณ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.7 บล็อกไดอะแกรมการทดสอบระบบ


จากบล็อกไดอะแกรม (Block Diagram) ได้รูปจากจุดทดสอบสัญญาณ (Test point) ดังนี้



รูปที่ 4.8 รูปเกาส์เซียน (Gaussian)

1. จากเครื่องกำเนิดนอยซ์ (Generate Noise) เราลดมอดูให้เป็นสัญญาณรบกวน (Noise) ในระบบซึ่งจะทำให้เกิดสัญญาณรบกวน (Noise) ปนไปกับข้อมูลที่เราส่งไปด้วยทำให้ข้อมูลผิดพลาดไปได้ ดังรูป P2

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.9 รูปที่จุด P 2

2. เมื่อภาคส่ง ส่งข้อมูลออกไปและป้อนกลับ (LOOP) กลับมายังภาครับ ทำให้ภาครับเปรียบเทียบและอ้างอิง (Threshold) ข้อมูลกลับมาหากข้อมูลที่ได้รับมีข้อมูลตรงกับข้อมูลที่ภาคส่งก็จะไม่มีสัญญาณ (Pulse) ออกที่ P3 หากข้อมูลไม่ตรงอันเนื่องมาจากภาคส่งและภาครับไม่ซิงค์กัน หรือเกิดมีสัญญาณรบกวน (Noise) ในระบบมากทำให้เกิดข้อมูลที่ส่งมาผิดพลาดไปจะทำให้มีสัญญาณพัลส์ (Pulse) ออกที่ P3



รูปที่ 4.10 รูปที่จุด P 3

3. หากมีสัญญาณพัลส์ (Pulse) ออกที่ P3 การ์ดของวงจรรนับ (Counter) จะทำการนับและประมวลผลตามมาตรฐาน G.821 ตามโปรแกรมที่เขียนไว้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## ข้อมูลทางเทคนิคของเครื่องวัดอัตราบิตผิดพลาด

### ด้านส่ง

Bit Rate 2.048 Mbit / S

OUTPUT PATTERN PRBS  $2^{15} - 1$

OUTPUT SIGNAL POLAR

CODE BINARY

OUT PUT LEVEL 0,12 VOLT

OUT PUT IMPEDANC 75 Ohm NOMINAL TO GROUND

### ด้านรับ

BIT RATE 2.048 Mbit /S

INPUT PATTERN PRBS  $2^{15} - 1$

INPUT SIGNAL POLAR

CODE BINARY

INPUT LEVEL 0,12 VOLT

DETECTING ERROR PULSE BIT-BY-BIT

ERROR COUNT DISPLAY BY PROGRAM COMPUTER

COUNTING TIME มาตรฐาน G.821

INPUT IMPEDANCE 75 Ohm NOMINAL TO GROUND


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## เครื่องมือที่ใช้ประกอบการทดลอง

1. NOISE GENERATE
2. DIGITAL STRAGE OSCILLOSCOPE TEKTRCNIX MODEL 486
3. คอมพิวเตอร์รุ่น 386 , และการ์ด I/O ( 8255 )

### การจำลองระบบการส่งและการวัดอัตราบิตผิดพลาด

เมื่อประสบผลสำเร็จจากการทดลองแล้วได้นำวงจรต่างๆ ประกอบขึ้นเป็นอุปกรณ์ตาม  
โครงการและทำการจำลองระบบและทดสอบการทำงานซึ่งมีการเชื่อมโยงอุปกรณ์แสดงดังรูป



รูปที่ 4.11 BLOCK DIAGRAM แสดงการเชื่อมโยงอุปกรณ์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

STOPPED

Auto

CH1 I  
5.21U  
1us

CH2  
5U  
1us




CH1 14 May,09:04:19  
DC, BUL:Full  
UCenter -8.5U  
tCenter 5.050us

CH2 14 May,09:04:19  
DC, BUL:Full  
UCenter 5.9U  
tCenter 5.050us

Smart Probe on CH1  
RUN/STOP  
CURSORS

TRIGGER on CH2  
2.5V DC



แชนแนลที่ 1 ที่จุด P5 (ขณะไม่ชิ่งค์)  
แชนแนลที่ 2 ที่จุด P7 (ขณะไม่ชิ่งค์)


Recalibration Suggested (SYSTEM CONFIG Menu)

STOPPED

Auto

CH1 I  
5.21U  
1us

CH2  
5U  
1us



CH1 14 May,09:03:06  
DC, BUL:Full  
UCenter -8.5U  
tCenter 5.050us

CH2 14 May,09:03:06  
DC, BUL:Full  
UCenter 5.9U  
tCenter 5.050us

Smart Probe on CH1  
RUN/STOP  
CURSORS


TRIGGER on CH2  
2.5V DC



แชนแนลที่ 1 ที่จุด P5 ขณะชิ่งค์


แชนแนลที่ 2 ที่จุด P7 ขณะชิ่งค์

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์การใช้งานเพื่อการที่เอาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



แชนแนลที่ 1 สัญญาณคล็อก (CK) 64 KHz  
 แชนแนลที่ 2 ข้อมูลแบบกึ่งแรนดอม (PRBS) ที่จุด P3

Recalibration Suggested (SYSTEM CONFIG Menu)



แชนแนลที่ 1 ที่จุด P6 ขณะไม่มีสัญญาณ  
 แชนแนลที่ 2 ที่จุด P7 ขณะไม่มีสัญญาณ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


24-Aug-99 Recalibration Suggested (SYSTEM CONFIG Menu)  
22:31:18

**STOP**

Auto

CH2  
10  
10s

CH1  
10  
10s



CH1 24 Aug, 22:30:52  
DC, BUL: Full  
V<sub>Center</sub> 864mV  
t<sub>Center</sub> -4.975us

CH2 24 Aug, 22:30:52  
DC, BUL: Full  
V<sub>Center</sub> 2.40V  
t<sub>Center</sub> -4.975us

Smart Probe on CH2  
RUN/STOP

TRIGGER on CH1

1.00V DC




แชนแนลที่ 1 ที่จุด P10 ขณะไม่ตั้งค้และสิ้นอยุ่ในระบบ

แชนแนลที่ 2 ที่จุด P4 ขณะไม่ตั้งค้และสิ้นอยุ่ในระบบ

24-Aug-99  
23:32:20

CH2  
10  
10s

CH1  
10  
10s



**STOP**

Auto

CH1 24 Aug, 23:31:46  
DC, BUL: Full  
V<sub>Center</sub> 864mV  
t<sub>Center</sub> -4.975us

CH2 24 Aug, 23:31:46  
DC, BUL: Full  
V<sub>Center</sub> 2.40V  
t<sub>Center</sub> -4.975us

Smart Probe on CH2  
RUN/STOP

TRIGGER on CH1

1.00V DC




แชนแนลที่ 1 ที่จุด P4 ขณะสิ้นอยุ่

แชนแนลที่ 2 ที่จุด P6 ขณะสิ้นอยุ่

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

24-Aug-98  
23:32:20




Auto  
CH1 24 Aug, 22:31:46  
DC, BUL: Full  
VFCenter: 864mV  
VFCenter: -4.975us  
CH2 24 Aug, 22:31:46  
DC, BUL: Full  
VFCenter: 2.40V  
VFCenter: -4.975us

Start Probe on CH2  
RUN/STOP  
CURSORS on CH1  
TRIGGER on CH1  
1.00V DC  
CH2

เส้นแนลที่ 1 ที่จุด P 6 ขณะมีสัญญาณรบกวน  
เส้นแนลที่ 2 ที่จุด P 4 ขณะมีสัญญาณรบกวน

24-Aug-98  
22:56:01




Auto  
CH1 24 Aug, 22:56:26  
DC, BUL: Full  
VFCenter: 864mV  
VFCenter: -4.975us  
CH2 24 Aug, 22:56:26  
DC, BUL: Full  
VFCenter: 2.40V  
VFCenter: -4.975us

Start Probe on CH2  
RUN/STOP  
CURSORS on CH1  
TRIGGER on CH1  
1.00V DC  
CH2

เส้นแนลที่ 1 ที่จุด P 6 ขณะมีสัญญาณรบกวน  
เส้นแนลที่ 2 ที่จุด P 10 เลขเตอรื (counter) ขณะมีสัญญาณรบกวน


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

24-Aug-98  
23:00:11



แชนแนลที่ 1 ที่จุด P 4 วัดขณะลูป (LOOP) และมีสัญญาณรบกวน  
 แชนแนลที่ 2 ที่จุด P 10 วัดขณะลูป (LOOP) และมีสัญญาณรบกวน


24-Aug-98 Recalibration Suggested (SYSTEM CONFIG Menu)  
21:59:50



แชนแนลที่ 1 ที่จุด P 10 ขณะมีการลูป (LOOP) และมีนอยซ์ (NOISE)  
 แชนแนลที่ 2 ที่จุด P 6 ขณะมีการลูป (LOOP) และมีนอยซ์ (NOISE)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

25-Aug-98  
00:10:29




Auto  
CH1 25 Aug, 00:09:59  
DC, BWL: Full  
V<sub>Center</sub> 864mV  
V<sub>Center</sub> -99.5mV  
CH2 25 Aug, 00:09:59  
DC, BWL: Full  
V<sub>Center</sub> 3.15V  
V<sub>Center</sub> -19.5mV

Expert Probe on CH2  
RUN/STOP  
CURSOR on CH1  
TRIGGER on CH1  
1.00V DC  
CH2

แชนแนลที่ 1 ที่จุด P 10 ขณะไม่มีการรบกวน (NO NOISE) เมื่อเกิดการซิงค์แล้ว  
แชนแนลที่ 2 ที่จุด P 10 ขณะมีการรบกวน เมื่อเกิดการซิงค์แล้ว

24-Aug-98  
23:55:02



RUN  
Auto  
CH1 24 Aug, 23:55:01  
DC, BWL: Full  
V<sub>Center</sub> 864mV  
V<sub>Center</sub> -99.5mV  
CH2 24 Aug, 23:55:01  
DC, BWL: Full  
V<sub>Center</sub> 2.10V  
V<sub>Center</sub> -99.5mV

Expert Probe on CH2  
RUN/STOP  
CURSOR on CH1  
TRIGGER on CH1  
1.00V DC  
CH2


แชนแนลที่ 1 ที่จุด P 10 ( ขณะไม่มีสัญญาณรบกวนแต่ไม่ซิงค์ )  
แชนแนลที่ 2 ที่จุด P 3 ข้อมูลกึ่งแรנדอม ( PRBS ) ( ขณะไม่มีสัญญาณรบกวนแต่ไม่ซิงค์ )

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Recalibration Suggested (SYSTEM CONFIG Menu)


**STOPPED**

Auto



แชนแนลที่ 1 ที่จุด P4 ขณะไม่มีอินพุต  
แชนแนลที่ 2 ที่จุด P6 ขณะไม่มีอินพุต

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

#include <stdio.h>
#include <stdlib.h>
#include <dos.h>
#include <conio.h>
#include <bios.h>

#define port_b    0x1b5
#define port_c    0x1b6
#define pcontrol  0x1b7
#define pch_2     0x1ba
#define pcount_mode 0x1bb

void main(void)
{
    int count,hi,lw,a,b,efs,ses,v,s,sec;
    long int i,tm,data[400];
    unsigned int to,to1,to2,to3;
    int syn,valid,invalid,k,er,frq;
    float deg;
    while(1)
    {
        for(k=0;k<400;k++)
        {
            FILE *f;
            /*
            * Initial Data
            */
            tm    = 400; /* time */
            count = 0;
            to1   = 1;
            a     = 0;

            outport(pcontrol,0x9b);

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

/* for (i=0;i<900;i++) */
/*      data[k]=0; */
clrscr();
printf(" BIT ERROR RATE ANALIZER. \n");
/*
*   initail 8253
*/

/*1011 0000 :ch=2,r/w=16(bit),mode=count,binary*/
outport(pcount_mode,0xb0);
outport(pch_2,0x0ff);
outport(pch_2,0x0ff);
sleep(1);
er = inportb(port_c);
outport(pcount_mode,0x80);
lw = inportb(pch_2);
hi = inportb(pch_2);
to = (255 - hi)*255 + (255 - lw);
to2 = to;
while (count != tm)
{ sleep(1);
  /*
  *   Read Counter
  */
  er = inportb(port_c);
  /*1000 0000 :ch=2,mode=latch */
  outport(pcount_mode,0x80);
  lw = inportb(pch_2);
  hi = inportb(pch_2);
  to = (255 - hi)*255 + (255 - lw);
  to3 = to;
  if (to1 == to)

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

        {
            a++;
            to3=random(to);}

else a=0;

to1 = to;

if (a>=2)
    { to3 = 0; }

if (to==to2)

    { to3 = 0; }

    if ((er&0x01)== 0)
        {
            data[count]=to3;
            if (to > 400)
{ printf("Second %d error = %u pulse. (sync loss)\n",count,data[count],er);}
            else
            { printf("Second %d error = %u pulse.\n",count,data[count],er);}
        }
    /*
    * Start Counter
    */
    outputp(pcount_mode,0xb0); /*1001 0000 :ch=2,r/w=16
(bit),mode=count,binary*/
    outputp(pch_2,0x0ff);
    outputp(pch_2,0x0ff);

    count++;

}

/*
* Analyse Result
*/

syn = 0; frq = 0; v = 0; sec = 0;

valid = 0; s = 0; efs = 0;

invalid = 0; deg = 0; ses = 0;

/*

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

*      Open File.
*/
if ((fl=fopen("Resulte.dat","a+t"))==NULL)
{
    printf("Can not create file(Resulte.dat).\n");
    exit(0);
}
/*
*      Write data to File.
*/

fprintf(fl," \n");
fprintf(fl," BIT ERROR RATE ANALYZER \n");
fprintf(fl," \n");
for (k=0 ; k < tm ; k++)
{ fprintf(fl,"Sec  %d error =  %u bit\n",k,data[k]);
s++;
if (data[k] > 400)
    syn++;
if (data[k] == 0)
    efs++;
if (data[k] > 64)
    frq++;
    if (frq == 10)
        { invalid += frq ; frq = 0;s =0;v = 0;}
    else
        {}
if (data[k] <= 64)
    v++;
    if ( v == 10)
        {valid += v;v=0;frq = 0;s = 0;}
    else

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

    }
    if ((v+frq)==10)
        { ses += frq; valid += (v+frq);frq = 0;v = 0;s = 0;}
    else
        {}
}

sec = (400 - invalid - efs);
deg = ((400-invalid - efs - ses)* 60)/400;

fprintf(fl,"\n Avariable = %d sec \n",valid);
fprintf(fl," Unavable = %d sec \n",invalid);
fprintf(fl," Syn loss = %d sec \n",syn);
fprintf(fl," Error free = %d sec \n",efs);
fprintf(fl," Degmin = %5.4f sec \n",deg);
fprintf(fl," Error sec = %d sec \n",sec);
fprintf(fl," Severly error sec = %d sec \n",ses);
printf("Avariable time = %d second\n",valid);
printf("Unavable time = %d second\n",invalid);
printf("Syn loss time = %d second \n",syn);
printf("Error free time = %d second \n",efs);
printf("Error free second time = %d second \n",sec);
printf("Severly error sec time = %d sec \n",ses);
printf("Demin = %5.4f sec \n",sec);
/*
*      Close File.
*/

fclose(fl);
}
}

printf("Press any key.");
getch() ;  } *

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## BIT ERROR RATE ANALYZER

Sec 0 error = 41 bit	Sec 28 error = 161 bit
Sec 1 error = 90 bit	Sec 29 error = 134 bit
Sec 2 error = 70 bit	Sec 30 error = 18 bit
Sec 3 error = 66 bit	Sec 31 error = 0 bit
Sec 4 error = 14 bit	Sec 32 error = 139 bit
Sec 5 error = 192 bit	Sec 33 error = 171 bit
Sec 6 error = 191 bit	Sec 34 error = 87 bit
Sec 7 error = 192 bit	Sec 35 error = 70 bit
Sec 8 error = 186 bit	Sec 36 error = 71 bit
Sec 9 error = 189 bit	Sec 37 error = 178 bit
Sec 10 error = 190 bit	Sec 38 error = 177 bit
Sec 11 error = 194 bit	Sec 39 error = 21 bit
Sec 12 error = 168 bit	Sec 40 error = 18 bit
Sec 13 error = 183 bit	Sec 41 error = 121 bit
Sec 14 error = 187 bit	Sec 42 error = 145 bit
Sec 15 error = 203 bit	Sec 43 error = 122 bit
Sec 16 error = 179 bit	Sec 44 error = 71 bit
Sec 17 error = 181 bit	Sec 45 error = 12 bit
Sec 18 error = 178 bit	Sec 46 error = 146 bit
Sec 19 error = 195 bit	Sec 47 error = 168 bit
Sec 20 error = 217 bit	Sec 48 error = 81 bit
Sec 21 error = 87 bit	Sec 49 error = 25 bit
Sec 22 error = 43 bit	Sec 50 error = 70 bit
Sec 23 error = 20 bit	Sec 51 error = 162 bit
Sec 24 error = 164 bit	Sec 52 error = 151 bit
Sec 25 error = 127 bit	Sec 53 error = 11 bit
Sec 26 error = 60 bit	Sec 54 error = 7 bit
Sec 27 error = 110 bit	Sec 55 error = 147 bit

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Sec 56 error = 194 bit	Sec 87 error = 36 bit
Sec 57 error = 116 bit	Sec 88 error = 187 bit
Sec 58 error = 72 bit	Sec 89 error = 149 bit
Sec 59 error = 20 bit	Sec 90 error = 34 bit
Sec 60 error = 186 bit	Sec 91 error = 23 bit
Sec 61 error = 160 bit	Sec 92 error = 99 bit
Sec 62 error = 53 bit	Sec 93 error = 189 bit
Sec 63 error = 36 bit	Sec 94 error = 143 bit
Sec 64 error = 93 bit	Sec 95 error = 92 bit
Sec 65 error = 171 bit	Sec 96 error = 0 bit
Sec 66 error = 170 bit	Sec 97 error = 133 bit
Sec 67 error = 1 bit	Sec 98 error = 181 bit
Sec 68 error = 0 bit	Sec 99 error = 85 bit
Sec 69 error = 149 bit	Sec 100 error = 50 bit
Sec 70 error = 165 bit	Sec 101 error = 43 bit
Sec 71 error = 119 bit	Sec 102 error = 209 bit
Sec 72 error = 47 bit	Sec 103 error = 179 bit
Sec 73 error = 29 bit	Sec 104 error = 16 bit
Sec 74 error = 176 bit	Sec 105 error = 1 bit
Sec 75 error = 183 bit	Sec 106 error = 93 bit
Sec 76 error = 57 bit	Sec 107 error = 180 bit
Sec 77 error = 49 bit	Sec 108 error = 120 bit
Sec 78 error = 90 bit	Sec 109 error = 14 bit
Sec 79 error = 175 bit	Sec 110 error = 0 bit
Sec 80 error = 177 bit	Sec 111 error = 167 bit
Sec 81 error = 102 bit	Sec 112 error = 194 bit
Sec 82 error = 0 bit	Sec 113 error = 87 bit
Sec 83 error = 138 bit	Sec 114 error = 63 bit
Sec 84 error = 174 bit	Sec 115 error = 46 bit
Sec 85 error = 90 bit	Sec 116 error = 162 bit
Sec 86 error = 53 bit	Sec 117 error = 191 bit

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Sec 118 error = 12 bit	Sec 149 error = 165 bit
Sec 119 error = 3 bit	Sec 150 error = 125 bit
Sec 120 error = 108 bit	Sec 151 error = 60 bit
Sec 121 error = 182 bit	Sec 152 error = 28 bit
Sec 122 error = 111 bit	Sec 153 error = 200 bit
Sec 123 error = 16 bit	Sec 154 error = 190 bit
Sec 124 error = 1 bit	Sec 155 error = 49 bit
Sec 125 error = 178 bit	Sec 156 error = 10 bit
Sec 126 error = 162 bit	Sec 157 error = 90 bit
Sec 127 error = 78 bit	Sec 158 error = 159 bit
Sec 128 error = 4 bit	Sec 159 error = 191 bit
Sec 129 error = 65 bit	Sec 160 error = 30 bit
Sec 130 error = 177 bit	Sec 161 error = 0 bit
Sec 131 error = 174 bit	Sec 162 error = 160 bit
Sec 132 error = 3 bit	Sec 163 error = 186 bit
Sec 133 error = 0 bit	Sec 164 error = 92 bit
Sec 134 error = 125 bit	Sec 165 error = 84 bit
Sec 135 error = 162 bit	Sec 166 error = 32 bit
Sec 136 error = 126 bit	Sec 167 error = 162 bit
Sec 137 error = 121 bit	Sec 168 error = 149 bit
Sec 138 error = 8 bit	Sec 169 error = 32 bit
Sec 139 error = 170 bit	Sec 170 error = 25 bit
Sec 140 error = 157 bit	Sec 171 error = 90 bit
Sec 141 error = 63 bit	Sec 172 error = 171 bit
Sec 142 error = 40 bit	Sec 173 error = 168 bit
Sec 143 error = 85 bit	Sec 174 error = 32 bit
Sec 144 error = 171 bit	Sec 175 error = 0 bit
Sec 145 error = 166 bit	Sec 176 error = 138 bit
Sec 146 error = 176 bit	Sec 177 error = 173 bit
Sec 147 error = 38 bit	Sec 178 error = 98 bit
Sec 148 error = 140 bit	Sec 179 error = 40 bit

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Sec 180 error = 55 bit	Sec 211 error = 13 bit
Sec 181 error = 157 bit	Sec 212 error = 3 bit
Sec 182 error = 196 bit	Sec 213 error = 122 bit
Sec 183 error = 25 bit	Sec 214 error = 170 bit
Sec 184 error = 17 bit	Sec 215 error = 116 bit
Sec 185 error = 101 bit	Sec 216 error = 112 bit
Sec 186 error = 184 bit	Sec 217 error = 4 bit
Sec 187 error = 151 bit	Sec 218 error = 182 bit
Sec 188 error = 122 bit	Sec 219 error = 159 bit
Sec 189 error = 0 bit	Sec 220 error = 56 bit
Sec 190 error = 172 bit	Sec 221 error = 44 bit
Sec 191 error = 195 bit	Sec 222 error = 71 bit
Sec 192 error = 86 bit	Sec 223 error = 186 bit
Sec 193 error = 32 bit	Sec 224 error = 189 bit
Sec 194 error = 49 bit	Sec 225 error = 192 bit
Sec 195 error = 166 bit	Sec 226 error = 186 bit
Sec 196 error = 164 bit	Sec 227 error = 168 bit
Sec 197 error = 32 bit	Sec 228 error = 183 bit
Sec 198 error = 7 bit	Sec 229 error = 97 bit
Sec 199 error = 100 bit	Sec 230 error = 28 bit
Sec 200 error = 142 bit	Sec 231 error = 15 bit
Sec 201 error = 140 bit	Sec 232 error = 190 bit
Sec 202 error = 11 bit	Sec 233 error = 202 bit
Sec 203 error = 0 bit	Sec 234 error = 42 bit
Sec 204 error = 180 bit	Sec 235 error = 16 bit
Sec 205 error = 190 bit	Sec 236 error = 76 bit
Sec 206 error = 72 bit	Sec 237 error = 169 bit
Sec 207 error = 28 bit	Sec 238 error = 165 bit
Sec 208 error = 52 bit	Sec 239 error = 139 bit
Sec 209 error = 186 bit	Sec 240 error = 0 bit
Sec 210 error = 187 bit	Sec 241 error = 148 bit

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Sec 242 error = 179 bit	Sec 273 error = 46 bit
Sec 243 error = 145 bit	Sec 274 error = 174 bit
Sec 244 error = 79 bit	Sec 275 error = 165 bit
Sec 245 error = 28 bit	Sec 276 error = 19 bit
Sec 246 error = 15513 bit	Sec 277 error = 5 bit
Sec 247 error = 28829 bit	Sec 278 error = 122 bit
Sec 248 error = 8767 bit	Sec 279 error = 181 bit
Sec 249 error = 82 bit	Sec 280 error = 145 bit
Sec 250 error = 0 bit	Sec 281 error = 102 bit
Sec 251 error = 0 bit	Sec 282 error = 0 bit
Sec 252 error = 0 bit	Sec 283 error = 151 bit
Sec 253 error = 68 bit	Sec 284 error = 167 bit
Sec 254 error = 58 bit	Sec 285 error = 83 bit
Sec 255 error = 145 bit	Sec 286 error = 65 bit
Sec 256 error = 157 bit	Sec 287 error = 50 bit
Sec 257 error = 90 bit	Sec 288 error = 171 bit
Sec 258 error = 65 bit	Sec 289 error = 196 bit
Sec 259 error = 28 bit	Sec 290 error = 17 bit
Sec 260 error = 148 bit	Sec 291 error = 8 bit
Sec 261 error = 3 bit	Sec 292 error = 136 bit
Sec 262 error = 45 bit	Sec 293 error = 189 bit
Sec 263 error = 35 bit	Sec 294 error = 140 bit
Sec 264 error = 108 bit	Sec 295 error = 108 bit
Sec 265 error = 183 bit	Sec 296 error = 6 bit
Sec 266 error = 156 bit	Sec 297 error = 171 bit
Sec 267 error = 97 bit	Sec 298 error = 184 bit
Sec 268 error = 0 bit	Sec 299 error = 85 bit
Sec 269 error = 148 bit	Sec 300 error = 0 bit
Sec 270 error = 170 bit	Sec 301 error = 76 bit
Sec 271 error = 79 bit	Sec 302 error = 163 bit
Sec 272 error = 78 bit	Sec 303 error = 176 bit


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Sec 304 error = 7 bit	Sec 335 error = 0 bit
Sec 305 error = 4 bit	Sec 336 error = 0 bit
Sec 306 error = 118 bit	Sec 337 error = 0 bit
Sec 307 error = 186 bit	Sec 338 error = 0 bit
Sec 308 error = 111 bit	Sec 339 error = 0 bit
Sec 309 error = 54 bit	Sec 340 error = 0 bit
Sec 310 error = 13 bit	Sec 341 error = 0 bit
Sec 311 error = 173 bit	Sec 342 error = 0 bit
Sec 312 error = 177 bit	Sec 343 error = 54 bit
Sec 313 error = 47 bit	Sec 344 error = 155 bit
Sec 314 error = 29 bit	Sec 345 error = 132 bit
Sec 315 error = 88 bit	Sec 346 error = 0 bit
Sec 316 error = 177 bit	Sec 347 error = 0 bit
Sec 317 error = 172 bit	Sec 348 error = 144 bit
Sec 318 error = 74 bit	Sec 349 error = 185 bit
Sec 319 error = 0 bit	Sec 350 error = 87 bit
Sec 320 error = 145 bit	Sec 351 error = 9 bit
Sec 321 error = 153 bit	Sec 352 error = 44 bit
Sec 322 error = 94 bit	Sec 353 error = 185 bit
Sec 323 error = 57 bit	Sec 354 error = 179 bit
Sec 324 error = 30 bit	Sec 355 error = 17 bit
Sec 325 error = 180 bit	Sec 356 error = 15 bit
Sec 326 error = 183 bit	Sec 357 error = 66 bit
Sec 327 error = 38 bit	Sec 358 error = 106 bit
Sec 328 error = 23 bit	Sec 359 error = 38 bit
Sec 329 error = 78 bit	Sec 360 error = 15 bit
Sec 330 error = 201 bit	Sec 361 error = 0 bit
Sec 331 error = 144 bit	Sec 362 error = 0 bit
Sec 332 error = 140 bit	Sec 363 error = 0 bit
Sec 333 error = 0 bit	Sec 364 error = 0 bit
Sec 334 error = 0 bit	Sec 365 error = 0 bit

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Sec 366 error = 0 bit	Sec 388 error = 51 bit
Sec 367 error = 0 bit	Sec 389 error = 0 bit
Sec 368 error = 0 bit	Sec 390 error = 0 bit
Sec 369 error = 0 bit	Sec 391 error = 0 bit
Sec 370 error = 0 bit	Sec 392 error = 0 bit
Sec 371 error = 106 bit	Sec 393 error = 0 bit
Sec 372 error = 152 bit	Sec 394 error = 0 bit
Sec 373 error = 132 bit	Sec 395 error = 0 bit
Sec 374 error = 66 bit	Sec 396 error = 0 bit
Sec 375 error = 0 bit	Sec 397 error = 0 bit
Sec 376 error = 194 bit	Sec 398 error = 0 bit
Sec 377 error = 179 bit	Sec 399 error = 0 bit
Sec 378 error = 84 bit	Avariable = 390 sec
Sec 379 error = 24 bit	Unvariable = 10 sec
Sec 380 error = 57 bit	Syn loss = 3 sec
Sec 381 error = 155 bit	Error free = 52 sec
Sec 382 error = 160 bit	Degmin = 15.0000 sec
Sec 383 error = 13 bit	Error sec = 338 sec
Sec 384 error = 9 bit	Severyly error sec = 233 sec
Sec 385 error = 127 bit	
Sec 386 error = 160 bit	
Sec 387 error = 140 bit	

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



เอกสารนี้เป็นเอกสาร... วิศวกรรมศาสตรบัณฑิต สาขาวิศวกรรมคอมพิวเตอร์ มหาวิทยาลัยเทคโนโลยีพระจอมเกล้าธนบุรี

เอกสารนี้เป็นเอกสาร... วิศวกรรมศาสตรบัณฑิต สาขาวิศวกรรมคอมพิวเตอร์ มหาวิทยาลัยเทคโนโลยีพระจอมเกล้าธนบุรี

เอกสารนี้เป็นเอกสาร... วิศวกรรมศาสตรบัณฑิต สาขาวิศวกรรมคอมพิวเตอร์ มหาวิทยาลัยเทคโนโลยีพระจอมเกล้าธนบุรี

เอกสารนี้เป็นเอกสาร... วิศวกรรมศาสตรบัณฑิต สาขาวิศวกรรมคอมพิวเตอร์ มหาวิทยาลัยเทคโนโลยีพระจอมเกล้าธนบุรี

## บทที่ 6 สรุปและวิจารณ์

### บทสรุป

จากผลงานและการทดลองที่ได้รับจากโครงการสรุปได้ว่าประสบความสำเร็จซึ่งจะกล่าวได้ตามวัตถุประสงค์ที่วางไว้ดังนี้

1. เพื่อนักศึกษาได้รับความรู้ประสบการณ์และทักษะเป็นอย่างดีเนื่องจากในการที่ออกแบบและสร้างผลงานได้ จะต้องศึกษาตำราต่างๆเพื่อนำมาเป็นข้อมูลในทางปฏิบัติจะต้องศึกษาและลงมือปฏิบัติโยการสร้างผลงานขึ้นมาเช่น ต้องออกแบบและ ต้องประกอบอุปกรณ์ กรณีวงจรไม่ทำงานจะต้องแก้ไขเปลี่ยนแปลงอุปกรณ์ ลายละเอียดที่นำมาใช้ จะต้องทดสอบการทำงานของวงจร ซึ่งจะทดสอบได้จะต้องมีความรู้ในการใช้เครื่องมือและมีความเข้าใจในการทำงานของวงจร เป็นต้น
2. เพื่อจำลองระบบการส่งสัญญาณดิจิทัลอัตราเร็ว 2.048 Mbit / s การจำลองระบบสามารถกระทำได้จริงโดยคณะทำงานได้นำอุปกรณ์เชื่อมโยงปลายทาง ( LINE TERMINAL EQUIPMENT ) ซึ่งมีใช้งานอยู่จริงในระบบสื่อสารดิจิทัลอัตราเร็ว 2.048 Mbit / s มาใช้ จึงมีความเชื่อถือได้สูงในการจำลองระบบ
3. เพื่อสร้างเครื่องวัดอัตราผิดพลาดของระบบการส่งสัญญาณดิจิทัลอัตราเร็ว 2.048 Mbit / s สามารถสร้างเครื่องได้สำเร็จ
4. เมื่อพิจารณาวิธีวัดทดสอบคุณภาพของระบบส่งสัญญาณดิจิทัลในรูปอัตราการผิดพลาดของบิตการพิจารณานี้ไม่สามารถกระทำได้ถ้าขาดระบบการส่ง และเครื่องวัดอัตราบิตผิดพลาดแต่จากการจำลองระบบและการสร้างเครื่องวัดอัตราบิตผิดพลาดที่ผ่านมา สามารถนำมาพิจารณาได้
5. เพื่ออธิบายถึงวิธีการวัดตรวจสอบคุณภาพของในระบบอุปกรณ์จากผลของข้อ 4 สามารถนำมาอธิบายได้ตามข้อ 5



## บทวิจารณ์

จากที่กล่าวมาทั้งทฤษฎีและปฏิบัติ พอจะกล่าวได้ว่าโครงการมีความเชื่อถือในระดับหนึ่ง เนื่องจากมีการทำงานแบบดิจิทัล และยังมี การทดสอบซึ่งแสดงให้เห็นถึงความสามารถในการทำงาน ความน่าเชื่อถือได้ถ้าสามารถเลือกซื้ออุปกรณ์ที่มีคุณภาพมาสร้างได้ และเครื่องได้ผ่านการทดสอบจากสถาบันซึ่งเป็นที่ยอมรับกัน เช่น ศูนย์ทดสอบอุปกรณ์และเครื่องมือขององค์การโทรศัพท์ เป็นต้น

การพัฒนาและปรับปรุงที่ความจำเป็นอย่างยิ่งหากจะมีการนำไปใช้งานซึ่งได้แก่รูปร่างซึ่งยังไม่เหมาะสมเนื่องจากยังมีขนาดใหญ่ การลดขนาดจะทำให้ได้นอกรอกแบบ เมื่อ PCB. มีขนาดที่เล็กลง ก็สามารถทำให้ตัวเครื่องเล็กลงได้

การไปใช้งานของเครื่องวัดอัตราการผลิตที่ออกแบบ และสร้างขึ้นนี้ยังคงคือใช้ได้เพียงอัตราเร็ว 2.048 Mbit / s เท่านั้นซึ่งระบบการส่งนอกจากอัตราเร็ว 2.048 Mbit / s แล้ว ยังมีอัตราเร็ว 8.448 Mbit / s ,34.368 Mbit / s และ 139.264 Mbit / s อีก จึงสมควรที่จะมีการพัฒนาในส่วนนี้อีกต่อไป

อย่างไรก็ตามจากการที่ได้นำเครื่องวัดอัตราการผลิตนี้เข้าทดสอบกับอุปกรณ์มัลติเพล็กซ์ (MULTIPLEX) ขององค์การโทรศัพท์และอุปกรณ์ MULTIPLEX ยอมรับสัญญาณโดยไม่แสดง ALARM และ LOOP สัญญาณกลับมาได้ ซึ่งแสดงให้เห็นถึงความสามารถในการตรวจสอบระบบได้ ก็น่าจะเชื่อถือได้ว่าเครื่องวัดอัตราการผลิตนี้สามารถทำงานได้จริง



รูปที่ 5 แสดงการจำลองการทดสอบเครื่องวัดอัตราการผิดพลาดของข้อมูล  
เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### บรรณานุกรม

1. Digital Communication Satellite / Earth station Engineering Dr. KAMILO FEHER ,  
Ph.D, M.A.Sc , P.Eng.
2. Digital signal transmission D.A CHANPMAN
3. OPERATION AND SERVICE MARNUAL ERROR RATE MMESURING QEUIPMENT  
ME448 A ANRITSU ELECTRIC CO.LTD TOKYO, JAPAN
4. MARCONI ITALIANA INSTRUCTION MANUAL MD15-MR13 2.048 Mbit/s
5. ERICSSON INSTALLATION AND LINE-UP 13 GHZ. TRANSMISSION
6. PCM COLUMN LTE SYSTEM TECHNICAL MANUAL BELL TELEPHONE MFG CO.
7. WIDE-RANGE NOISE GENERATOR BY LAN HICKMAN WIRELESS WORLD JULY 1982
8. การอินเตอร์เฟส IMB/PC ของธานินทร์ ดาวรรคาศดนวงส์ B.ENG (KMIT-Ladkrabang) ทินกร ดูก  
B.ENG (KMIT-Ladkrabang)
9. การออกแบบเครื่องวัดอัตราการผลิต โดยกฤตากร กล่อมการ สถาบันเทคโนโลยีพระจอมเกล้า  
เจ้าคุณทหารลาดกระบัง
- 10 การออกแบบ และสร้างอุปกรณ์ตรวจสอบการรับส่งข้อมูลในระบบสื่อสารโดย เขมะทัต จิภาตะ  
ระนิช และภัตต ไรจน์อารยานนท์ สำนักพิมพ์จุฬาลงกรณ์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

5474/7474 Dual D-Type Positive-Edge-Triggered Flip-Flop with Preset and Clear

	Schottky TTL		High-Speed TTL		Low-Power Schottky TTL		Standard TTL		Low-Power TTL	
	Device Type	Package	Device Type	Package	Device Type	Package	Device Type	Package	Device Type	Package
T.I.	SN54S74	U(D)   W2	SN54H74	U(D)   W2	SN54LS74	U(D)   W2	SN5474	U(D)   W2	SN54L74	U(D)   W2
FAIRCHILD	FMS474/FM9374(D)	U(D)   W2	FMS474/FM9374(D)	U(D)   W2	FMS474/FM9374(D)	U(D)   W2	FMS474/FM9374(D)	U(D)   W2	FMS474/FM9374(D)	U(D)   W2
MOTOROLA	MC14574	U(D)   W2	MC14574	U(D)   W2	MC14574	U(D)   W2	MC14574	U(D)   W2	MC14574	U(D)   W2
N.S.C.	DM74S74	U(D)   W2	DM74H74	U(D)   W2	DM74LS74	U(D)   W2	DM7474	U(D)   W2	DM74L74	U(D)   W2
PHILIPS	N74S74	U(D)   W2	GJ1311/74H74	U(D)   W2	N74LS74	U(D)   W2	FJ1311/7474	U(D)   W2		
SIGNETICS	SS4S74	U(D)   W2	SS4H74	U(D)   W2	N74LS74	U(D)   W2	SS474	U(D)   W2		
SIEMENS	N74S74	U(D)   W2	N74H74	U(D)   W2	N74LS74	U(D)   W2	74LS74	U(D)   W2		
FUJITSU					74LS74	U(D)   W2	MB429	U(D)   W2		
HITACHI	HD74S74	U(D)   W2			HD74LS74	U(D)   W2	HD7474, HD7510	U(D)   W2		
MITSUBISHI	M74S74	U(D)   W2			M74LS74	U(D)   W2	M5327, M5374	U(D)   W2		
NEC	74S74	U(D)   W2			74LS74	U(D)   W2	74B214	U(D)   W2		
TOSHIBA							74B214A	U(D)   W2		

Electrical Characteristics SN54LS74/SN74LS74

absolute maximum ratings over operating free-air temperature range


parameter	SN54LS74	SN74LS74	unit
supply voltage, V <sub>CC</sub>	5.5	5.5	V
output voltage	5.5	5.5	V
input voltage	5.5	5.5	V
storage temperature range	-55 to 125	-55 to 125	°C

recommended operating conditions

parameter	SN54LS74		SN74LS74		unit
	min	max	min	max	
supply voltage, V <sub>CC</sub>	4.5	5.5	4.5	5.5	V
high-level output current, I <sub>OH</sub>	-40	-	-40	-	mA
low-level output current, I <sub>OL</sub>	10	-	10	-	mA
input current, I <sub>i</sub>					μA
Clear	25	25	25	25	μA
Preset	25	25	25	25	μA
high-level clock	25	25	25	25	μA
low-level clock	20	20	20	20	μA
clock	5	5	5	5	μA
operating temperature, T <sub>a</sub>	-55	75	0	75	°C

electrical characteristics over recommended operating free-air temperature range


PARAMETER*	TEST CONDITIONS†	MIN	TYP‡	MAX	UNIT
V <sub>OH</sub> High-level output voltage	V <sub>CC</sub> = MIN, I <sub>OH</sub> = -1 mA	2.7	3.4	5	V
V <sub>OL</sub> Low-level output voltage	V <sub>CC</sub> = MIN, I <sub>OL</sub> = 4 mA	0.25	0.4	1	V
I <sub>OH</sub> High-level output current	V <sub>CC</sub> = MAX, V <sub>OH</sub> = 2.7 V	-40	-	-	mA
I <sub>OL</sub> Low-level output current	V <sub>CC</sub> = MAX, V <sub>OL</sub> = 0.4 V	10	-	-	mA
I <sub>CC</sub> Standby current	V <sub>CC</sub> = MAX, See Note 1	4	3	10	μA
f <sub>CLK</sub> Clock frequency	V <sub>CC</sub> = 5V, T <sub>a</sub> = 25°C, C <sub>L</sub> = 150 pF, R <sub>L</sub> = 2kΩ	25	20	-	MHz
t <sub>PLH</sub> Propagation delay time, low-to-high	as appropriate to 0 or 1	3	25	-	ns
t <sub>PHL</sub> Propagation delay time, high-to-low	as appropriate to 0 or 1	5	20	-	ns



Functional Table

\*74, H74, LS74, S74 (See Note 2)

INPUTS		OUTPUTS	
PRESET	CLEAR	Q	Q-bar
L	H	X	X
H	L	X	X
L	H	X	X
H	H	H	L
L	L	L	H



74, S74, H74, LS74, L74 DUAL D-TYPE FLIP-FLOP WITH CLEAR AND PRESET

- NOTES:
1. With all outputs open, I<sub>CC</sub> is measured with the Q and Q-bar outputs high in turn. At the time of measurement, the clock input is grounded.
  2. H = high level (steady state), L = low level (steady state), X = irrelevant.
  3. Transition from low to high level.
  4. 20 ns delay at 0 V before the indicated output conditions were established.
  5. This configuration is nonlatchable. That is, it will not persist when preset and clear inputs return to their inactive (high) level.

\*For conditions known as MIN or MAX, use the appropriate value specified under recommended operating conditions.  
 †All typical values are at V<sub>CC</sub> = 5V, T<sub>a</sub> = 25°C.  
 ‡Not more than one output should be shorted at a time.  
 §t<sub>PLH</sub> = propagation delay time, low-to-high-level output.  
 ¶t<sub>PHL</sub> = propagation delay time, high-to-low-level output.  
 ††The arrow indicates the edge of the clock pulse which triggers the flip-flop.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้เพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3/74393 Dual 4-Bit Binary Counter

Schottky TTL			High-Speed TTL			Low-Power Schottky TTL			Standard TTL			Low-Power TTL		
Device Type	Package		Device Type	Package		Device Type	Package		Device Type	Package		Device Type	Package	
	IC P M CF			IC P M CF			IC P M CF			IC P M CF			IC P M CF	
						SN54LS393	DIP	16	SN54393	DIP	16			
						SN74LS393	DIP	16	SN74393	DIP	16			

Electrical Characteristics SN54LS393/SN74LS393

maximum ratings over operating free-air temperature range

V <sub>CC</sub>	7V	Operating free-air temperature range	SN54LS	-55°C to 125°C
	7V	temperature range	SN74LS	0°C to 70°C
		Storage temperature range		-65°C to 125°C

Recommended operating conditions

	SN54LS393			SN74LS393			UNIT
	MIN	NOM	MAX	MIN	NOM	MAX	
V <sub>CC</sub>	4.5	5	5.5	4.75	5	5.25	V
I <sub>CC</sub> (typical)		400			400		μA
I <sub>Q</sub> (typical)		4			4		mA
f <sub>clock</sub>	A input	0	25	0	25		MHz
	B input	0	20	0	20		MHz
	A input high or low	20		20			ns
	B input high or low	25		25			ns
	Clear high	20		20			ns
stable setup time t <sub>setup</sub>		25		25			ns
free-air temperature T <sub>a</sub>		-55		125		0	°C


Electrical characteristics over recommended operating free-air temperature range

PARAMETER	TEST CONDITIONS	MIN	TYP	MAX	UNIT
level input voltage			1	7	V
level output voltage			0.2	5	V
clamp voltage	V <sub>CC</sub> =MAX, I <sub>CL</sub> =-8mA			-5	V
level output voltage	V <sub>CC</sub> =MIN, V <sub>I</sub> =0.5V, I <sub>OL</sub> =-400μA	2	3.4		V
level output voltage	V <sub>CC</sub> =MAX, V <sub>I</sub> =2.4V, I <sub>OL</sub> =8mA	0.35	0.5		mA
I <sub>CC</sub> (typical)	V <sub>CC</sub> =MAX, V <sub>I</sub> =7V		400		μA
I <sub>Q</sub> (typical)	V <sub>CC</sub> =MAX, V <sub>I</sub> =5.5V		4		mA
I <sub>clear</sub>	V <sub>CC</sub> =MAX, V <sub>I</sub> =2.4V		100		mA
I <sub>A</sub> (typical)	V <sub>CC</sub> =MAX, V <sub>I</sub> =2.7V		1.6		mA
I <sub>B</sub> (typical)	V <sub>CC</sub> =MAX, V <sub>I</sub> =2.7V		2.2		mA
I <sub>output</sub> (typical)	V <sub>CC</sub> =MAX, SN54	-20	0		mA
	SN74	-20	100		mA
I <sub>in</sub> (typical)	V <sub>CC</sub> =MAX, See Note 1	15	75		μA
f <sub>A</sub> to output Q <sub>A</sub>	V <sub>CC</sub> =5V, T <sub>a</sub> =25°C	25	25		MHz
f <sub>A</sub> to output Q <sub>B</sub>		12	20		ns
f <sub>A</sub> to output Q <sub>C</sub>		13	20		ns
f <sub>A</sub> to output Q <sub>D</sub>	C <sub>L</sub> =15pF, R <sub>L</sub> =2kΩ	40	60		ns
f <sub>clear</sub> to any output		40	60		ns
f <sub>clear</sub> to any output		24	39		ns

C<sub>L</sub> is measured with all outputs ones, both clear inputs grounded following momentary connection to 4.5V and all other inputs grounded.

low indicates that the falling edge of the clock pulse is used for reference.  
 maximum count frequency: t<sub>PLH</sub>=propagation delay time, t<sub>PLHL</sub>=propagation delay time, low-to-high-level output  
 t<sub>PLHL</sub>=propagation delay time, high-to-low-level output t<sub>PLHL</sub>=propagation delay time, low-to-high-level output  
 outputs of the 390 are tested at I<sub>OL</sub>=16 mA plus the limit value for I<sub>L</sub> for the B input. This permits driving the B input while maintaining full fan-out capability.  
 conditions shown as MIN or MAX, use the appropriate value specified under recommended operating conditions.  
 I<sub>CC</sub> values are at V<sub>CC</sub>=5V, T<sub>a</sub>=25°C.  
 t<sub>PLHL</sub> values are at V<sub>CC</sub>=5V, T<sub>a</sub>=25°C.

Pin Assignment (Top View)




Function Table

COUNT SEQUENCE (EACH COUNTER)

COUNT	Q <sub>D</sub>	Q <sub>C</sub>	Q <sub>B</sub>	Q <sub>A</sub>
0	L	L	L	L
1	L	L	L	H
2	L	L	H	L
3	L	L	H	H
4	L	H	L	L
5	L	H	L	H
6	L	H	H	L
7	L	H	H	H
8	H	L	L	L
9	H	L	L	H
10	H	L	H	L
11	H	L	H	H
12	H	H	L	L
13	H	H	L	H
14	H	H	H	L
15	H	H	H	H

Functional Block Diagram



393 DUAL 4-BIT BINARY COUNTER

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Port A (PA0 – PA7)	Port C 111 (PC4– PC7)	Port B (PB0 – PB7)	Port C (PC0 – PC3)	Control code ( hex )
Output	output	output	output	80H
output	output	output	input	81H
output	output	input	output	82H
output	output	input	input	83H
output	input	output	output	88H
output	input	output	input	89H
output	input	input	output	8AH
output	input	input	input	8BH
input	output	output	output	90H
input	output	output	input	91H
input	output	input	output	92H
input	output	input	input	93H
input	input	output	output	98H
input	input	output	input	99H
input	input	input	output	9AH
input	input	input	input	9BH

ตารางที่ 1 8255 MODE 0 CONFIGURATION

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

54164/74164 8-Parallel-Out Serial Shift Register

	Schottky TTL			High-Speed TTL			Low-Power Schottky TTL			Standard TTL			Low-Power TTL		
	Device Type	Package		Device Type	Package		Device Type	Package		Device Type	Package		Device Type	Package	
		C	P M CF		C	P M CF		C	P M CF		C	P M CF		C	P M CF
T.I.							SN54LS164	D	W	SN54164	D	W	SN54LS164	D	W
FAIRCHILD							SN74LS164	D	W	SN74164	D	W	SN74LS164	D	W
MOTOROLA							SN74LS164	D	W	MC74164	D	W			
N.S.C.							DM74LS164	D		DM74164	D		DM54LS164	D	
PHILIPS										74LS164	D				
SIGNETICS										SS4164	D	MS			
SIEMENS										74LS164	D				
FUJITSU							74LS164	D							
HITACHI							HT74LS164	D		HT74164	D				
mitsubishi							MT74LS164	D		MT74164	D				
NEC							LM74LS164	D		LM74164	D				
TOSHIBA										TC74164	D				
AMD							AM74LS164	D							

Electrical Characteristics SN54LS164, SN74LS164


absolute maximum ratings over operating free-air temperature range			
Supply voltage, $V_{CC}$	5V	Operating free-air temperature range, $T_A$	-55°C to 125°C
Output voltage	5V	Storage temperature range, $T_{STG}$	-65°C to 150°C

recommended operating conditions						
	SN54LS164		SN74LS164		UNIT	
	MIN	NOM	MAX	MIN	MAX	
Supply voltage, $V_{CC}$	4.5	5	5.25	4.75	5.25	V
High-level output current, $I_{OH}$			-400		-400	mA
Low-level output current, $I_{OL}$			4		4	mA
Clock frequency, $f_{CLK}$	0	25	0	25	25	MHz
Width of clock or clear input pulse, $t_w$	20		20		25	ns
Data setup time, $t_{SU}$	15		15		25	ns
Data hold time, $t_{HD}$	5		5		10	ns
Operating free-air temperature, $T_A$	-55		125	0	125	°C

electrical characteristics over recommended operating free-air temperature range

PARAMETER	TEST CONDITIONS*	MIN	TYP†	MAX	UNIT
$V_{IH}$	high-level input voltage	2		2	V
$V_{IL}$	low-level input voltage			0.8	V
$V_I$	input clamp voltage	$V_{CC} = \text{MIN}$ , $I_I = -10\text{mA}$		-1.5	V
$V_{OH}$	high-level output voltage	$V_{CC} = \text{MIN}$ , $V_{IL} = 2\text{V}$ , $I_{OL} = 0.3\text{V}$ , $I_{OL} = -400\mu\text{A}$	3.5		V
$V_{OL}$	low-level output voltage	$V_{CC} = \text{MIN}$ , $V_{IH} = 2\text{V}$ , $I_{OH} = 0.3\text{V}$ , $I_{OH} = 4\text{mA}$	0.25	0.5	V
$I_I$	input current maximum	$V_{CC} = \text{MAX}$ , $V_I = 1\text{V}$		1	mA
$I_{IH}$	high-level input current	$V_{CC} = \text{MAX}$ , $V_I = 2\text{V}$		20	μA
$I_{IL}$	low-level input current	$V_{CC} = \text{MAX}$ , $V_I = 0.4\text{V}$		2	mA
$I_{OS}$	short-circuit output current*	$V_{CC} = \text{MAX}$	SN54LS - 20 SN74LS - 20	20	mA
$I_{CC}$	supply current	$V_{CC} = \text{MAX}$ See Note 1		5	mA
$f_{max}$	maximum clock frequency	$V_{CC} = 5\text{V}$ , $C_L = 150\text{pF}$	25	26	MHz
$t_{PHL}$	propagation delay time, high-to-low level, Q outputs from clear input	$V_{CC} = 5\text{V}$ , $T_A = 25^\circ\text{C}$ , $R_L = 2k\Omega$ , $C_L = 150\text{pF}$	24	25	ns
$t_{PLH}$	propagation delay time, low-to-high level, Q outputs from clock input	$V_{CC} = 5\text{V}$ , $T_A = 25^\circ\text{C}$ , $R_L = 2k\Omega$ , $C_L = 150\text{pF}$	17	21	ns
$t_{PHL}$	propagation delay time, high-to-low level, Q outputs from clock input	$V_{CC} = 5\text{V}$ , $T_A = 25^\circ\text{C}$ , $R_L = 2k\Omega$ , $C_L = 150\text{pF}$	21	22	ns

Pin Assignment (Top View)



Positive logic; see function table



\* For conditions shown as MIN or MAX, use the opposite value specified under recommended operating conditions for the applicable device type.  
 † Typical values are at  $V_{CC} = 5\text{V}$ ,  $T_A = 25^\circ\text{C}$ .  
 \* Not more than two outputs should be shorted at a time.

Function Table

164, LS164, L164 (see Note 2)

INPUTS			OUTPUTS			
CLEAR	CLOCK	A B	QA	QB	QC	QD
L	X	X X	L	L	L	L
L	L	X X	Q <sub>0</sub>	Q <sub>1</sub>	Q <sub>2</sub>	Q <sub>3</sub>
L	L	L L	L	L	Q <sub>2</sub>	Q <sub>3</sub>
L	L	L L	L	L	Q <sub>1</sub>	Q <sub>2</sub>
L	L	L L	L	L	Q <sub>0</sub>	Q <sub>1</sub>
L	L	L L	L	L	Q <sub>0</sub>	Q <sub>1</sub>

Functional Block Diagram



NOTES: 1.  $t_{PHL}$  is measured with outputs open, serial inputs grounded, and a momentary ground, then 4.5V, applied to clear.  
 2. L = high level (steady state), L = low level (steady state)  
 X = irrelevant (any input including transitions)  
 \* = transition from low to high level  
 Q<sub>0</sub>, Q<sub>1</sub>, Q<sub>2</sub> = the level of Q<sub>0</sub>, Q<sub>1</sub>, or Q<sub>2</sub>, respectively, before the indicated steady-state input conditions were established.  
 Q<sub>3</sub>, Q<sub>4</sub> = the level of Q<sub>3</sub> or Q<sub>4</sub> before the most-recent \* transition of the clock; indicates a one-bit shift.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การทำงานของ ET-PC ๘๕๕


CARD ET-PC ๘๕๕ จะประกอบไปด้วย ๒ ส่วนใหญ่ก็คือ ส่วน IC ๘๕๕ ซึ่งเป็น IC ทำหน้าที่เป็น INPUT , OUTPUT PORT และส่วนของวงจร IC DECODE (เลือกตำแหน่งของ PORT ๘๕๕) คือ IC ๗LS๕๕๕ , ๗LS๕๕๖ และ DIP SW.

การทำงานของ IC ๘๕๕

IC ๘๕๕ นี้จะเป็น IC ซึ่งประกอบด้วย PORT เข้าทาง ๘ PORT และอีก ๘ PORT ควบคุมก่อนที่เรามาใช้งาน ๘๕๕ เราจะต้องส่งข้อมูลไปให้ยัง PORT ควบคุมก่อนจะทำให้ PORT ทั้ง ๘ PORT ของ ๘๕๕ ที่เหลือนั้นทำหน้าที่อะไร เป็น INPUT หรือ OUTPUT PORT เราจะต้องเป็นผู้กำหนด CONTROL CODE PORT ควบคุมดังรูป :-

Pin Configuration

Block Diagram





เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Mode 0 Configurations



CONTROL WORD #0

D7 D6 D5 D4 D3 D2 D1 D0





CONTROL WORD #4

D7 D6 D5 D4 D3 D2 D1 D0




CONTROL WORD #1

D7 D6 D5 D4 D3 D2 D1 D0




CONTROL WORD #5

D7 D6 D5 D4 D3 D2 D1 D0




CONTROL WORD #2

D7 D6 D5 D4 D3 D2 D1 D0





CONTROL WORD #6

D7 D6 D5 D4 D3 D2 D1 D0





CONTROL WORD #3

D7 D6 D5 D4 D3 D2 D1 D0




CONTROL WORD #7

D7 D6 D5 D4 D3 D2 D1 D0




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปเผยแพร่โดยไม่ได้รับอนุญาต  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


CONTROL WORD #8




CONTROL WORD #12




CONTROL WORD #9




CONTROL WORD #13




CONTROL WORD #10




CONTROL WORD #14



CONTROL WORD #11



CONTROL WORD #15



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

PASCAL

```
-----  
PROGRAM ETPO_8255  
USER CRT;  
  
VAR I,X:BYTE  
TYPE AR_DATA=ARRAY[1..8] OF BYTE;  
  
CONST PAL=$0300;  
PEL=$0301;  
PC1=$302;  
PCONT_1=$0303  
DATA_OUT:AR_DATA=(SFE,$FD,$  
FE,$F7,$EF,$DF,$BF,$F);  
  
BEGIN  
PORT(PCONT_1):=$80;  
FOR I:=1 TO 8 DO  
BEGIN  
PORT(PAL):=DATA_OUT[I];  
DELAY(200);  
END;  
X:=8;  
FOR I:=1 TO 8 DO  
BEGIN  
PORT(PAL):=DATA_OUT[X];  
DELAY(200);  
X:=X-1;  
END;  
END.
```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## PC HARDWARE I/O MAP

### 8088 Class Systems

Address	Function
000-00F	DMA Controller (8237A)
020-021	Interrupt controller (8259A)
040-043	Timer (8253)
060-063	PPI (8255A)
080-083	DMA page register (74LS612)
0A0-0AF	NMI - Non Maskable Interrupt
200-20F	Game Port Joystick controller
210-217	Expansion Unit
2E8-2EF	COM4: Serial Port
2F8-2FF	COM2: Serial Port
300-31F	Prototype Card
320-32F	Hard Disk
378-37F	Parallel Printer Port 1
380-38F	SDLC
3B0-3BF	MDA - Monochrome Adapter and printer
3D0-3D7	CGA - Color Graphics Adapter
3E8-3EF	COM3: Serial Port
3F0-3F7	Floppy Diskette Controller
3F8-3FF	COM1: Serial Port

### 80286 /386/486 Class Systems

Address	Function
000-01F	DMA Controller #1 (8237A-5)
020-03F	Interrupt controller #1 (8259A)
040-05F	Timer (8254)
060-06F	Keyboard (8042)
070-07F	NMI - Non Maskable Interrupt & CMCS RAM
080-09F	DMA page register (74LS612)
0A0-0BF	Interrupt controller #2 (8259A)
0C0-0DF	DMA Controller #2 (8237A)
0F0-0FF	80287 Math Coprocessor
1F0-1F3	Hard Disk
200-20F	Game Port Joystick controller
258-25F	Intel Above Board
278-27F	Parallel Printer Port 2
2E8-2EF	COM4: Serial Port
2F8-2FF	COM2: Serial Port
300-31F	Prototype Card
378-37F	Parallel Printer Port 1
380-38F	SDLC or Bisynchronous Comm Port 2
3A0-3AF	Bisynchronous Comm Port 1
3B0-3BF	MDA - Monochrome Adapter
3B0-3BE	Parallel Printer on Monochrome Adapter
3C0-3CF	EGA - Reserved
3D0-3D7	CGA - Color Graphics Adapter
3E8-3EF	COM3: Serial Port
3F0-3F7	Floppy Diskette Controller
3F8-3FF	COM1: Serial Port

### PC Hardware

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

34 PIN I/O BUS

PA0	0	0	PA1
PA2	0	0	PA3
PA4	0	0	PA5
PA6	0	0	PA7
PB0	0	0	PB1
PB2	0	0	PB3
PB4	0	0	PB5
PB6	0	0	PB7
PC0	0	0	PC1
PC2	0	0	PC3
PC4	0	0	PC5
PC6	0	0	PC7
VCC	0	0	
GND	0	0	
	0	0	
	0	0	
	0	0	
	0	0	

31	GND	ID	CHCR	A1
32	PC1_DR1	DD7	A8	
33	+5VDC	DD8	A9	
34	JRQ5	DD9	A10	
35	-5VDC	DD4	A5	
36	GRD2	DD3	A4	
37	-12VDC	DD2	A3	
38	QW1	DD1	A2	
39	-12VDC	DD0	A1	
40	GND	ID	CHRDY	A10
41	CHENV	ACH	A11	
42	CHMCP	DA19	A12	
43	IC1	DA18	A13	
44	ICP	DA17	A14	
45	DAC12	DA16	A15	
46	DRD2	DA15	A16	
47	DAGN1	DA14	A17	
48	DRD1	DA13	A18	
49	RCF/CDM	DA12	A19	
50	CLK	DA11	A20	
51	JRQ7	DA10	A21	
52	JRQ6	DA9	A22	
53	JRQ5	DA8	A23	
54	JRQ4	DA7	A24	
55	JRQ3	DA6	A25	
56	DAGAE	DA5	A26	
57	LVC	DA4	A27	
58	DA12	DA3	A28	
59	+5VDC	DA2	A29	
60	DD	DA1	A30	
61	GND	DA0	A31	

21	LA0016	LA01	C1
22	LA0016	LA20	C2
23	LA010	LA21	C3
24	LA011	LA21	C4
25	LA012	LA20	C5
26	LA013	LA19	C6
27	LA014	LA18	C7
28	LA015	LA17	C8
29	LA016	LA16	C9
30	LA017	LA15	C10
31	LA018	LA14	C11
32	LA019	LA13	C12
33	LA020	LA12	C13
34	LA021	LA11	C14
35	LA022	LA10	C15
36	LA023	LA09	C16
37	LA024	LA08	C17
38	LA025	LA07	C18
39	LA026	LA06	C19
40	LA027	LA05	C20
41	LA028	LA04	C21
42	LA029	LA03	C22
43	LA030	LA02	C23
44	LA031	LA01	C24
45	LA032	LA00	C25

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



## 8253/8253-5 PROGRAMMABLE INTERVAL TIMER

- MCS-85™ Compatible 8253-5
- 3 Independent 16-Bit Counters
- DC to 2.5 MHz
- Programmable Counter Modes
- Count Binary or BCD
- Single +5V Supply
- Available in EXPRESS
  - Standard Temperature Range
  - Extended Temperature Range

The Intel® 8253 is a programmable counter/timer device designed for use as an Intel microcomputer peripheral. It uses nMOS technology with a single +5V supply and is packaged in a 24-pin plastic DIP.

It is organized as 3 independent 16-bit counters, each with a count rate of up to 2.5 MHz. All modes of operation are software programmable.





Figure 1. Block Diagram

Figure 2. Pin Configuration



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## ABSOLUTE MAXIMUM RATINGS\*

Ambient Temperature Under Bias	0°C to 70°C
Storage Temperature	-65°C to +150°C
Voltage On Any Pin	
With Respect to Ground	+0.5V to +7V
Power Dissipation	1 Watt

\*NOTICE: Stresses above those listed under "Absolute Maximum Ratings" may cause permanent damage to the device. This is a stress rating only and functional operation of the device at these or any other conditions above those indicated in the operational sections of this specification is not implied. Exposure to absolute maximum rating conditions for extended periods may affect device reliability.

## D.C. CHARACTERISTICS (TA = 0°C to 70°C, VCC = 5V ± 10%\*)

Symbol	Parameter	Min.	Max.	Unit	Test Conditions
V <sub>IL</sub>	Input Low Voltage	-0.5	0.8	V	
V <sub>IH</sub>	Input High Voltage	2.2	V <sub>CC</sub> - 0.5V	V	
V <sub>OL</sub>	Output Low Voltage		0.45	V	Note 1
V <sub>OH</sub>	Output High Voltage	2.4		V	Note 2
I <sub>IL</sub>	Input Load Current		±10	µA	V <sub>IN</sub> = V <sub>CC</sub> to 0V
I <sub>oL</sub>	Output Float Leakage		±10	µA	V <sub>OUT</sub> = V <sub>CC</sub> to 0.45V
I <sub>CC</sub>	V <sub>CC</sub> Supply Current		140	mA	

## CAPACITANCE (TA = 25°C, VCC = GND = 0V)

Symbol	Parameter	Min.	Typ.	Max.	Unit	Test Conditions
C <sub>IN</sub>	Input Capacitance		10	20	pf	f <sub>0</sub> = 1 MHz
C <sub>IO</sub>	I/O Capacitance		20	30	pf	Unmeasured pins returned to V <sub>CC</sub>

## A.C. CHARACTERISTICS (TA = 0°C to 70°C, VCC = 5.0V ± 10%, GND = 0V)\*

Bus Parameters (Note 3)

### READ CYCLE

Symbol	Parameter	6250		6250-5		Unit
		Min.	Max.	Min.	Max.	
t <sub>AN</sub>	Address Setup Before READ	50		50		ns
t <sub>AA</sub>	Address Hold Time for READ	5		5		ns
t <sub>AP</sub>	READ Pulse Width	400		300		ns
t <sub>APD</sub>	Data Delay From READ(1)		200		200	ns
t <sub>DF</sub>	READ to Data Floating	25	100	25	100	ns
t <sub>AV</sub>	Recovery Time Between READ and Any Other Control Signal					µs

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## A.C. CHARACTERISTICS (Continued)

### WRITE CYCLE

Symbol	Parameter	9253		9253-S		Unit
		Min.	Max.	Min.	Max.	
t <sub>AW</sub>	Address Stable Before WRITE	50		30		ns
t <sub>WA</sub>	Address Hold Time for WRITE	30		30		ns
t <sub>WW</sub>	WRITE Pulse Width	400		300		ns
t <sub>DW</sub>	Data Set Up Time for WRITE	300		250		ns
t <sub>WD</sub>	Data Hold Time for WRITE	40		30		ns
t <sub>RV</sub>	Recovery Time Between WRITE and Any Other Control Signal	1		1		μs


### CLOCK AND GATE TIMING

Symbol	Parameter	9253		9253-S		Unit
		Min.	Max.	Min.	Max.	
t <sub>CLK</sub>	Clock Period	380	∞	380	∞	ns
t <sub>WH</sub>	High Pulse Width	230		230		ns
t <sub>WL</sub>	Low Pulse Width	150		150		ns
t <sub>GH</sub>	Gate Width High	150		150		ns
t <sub>GL</sub>	Gate Width Low	100		100		ns
t <sub>GS</sub>	Gate Set Up Time to CLK <sup>1</sup>	100		100		ns
t <sub>GH</sub>	Gate Hold Time After CLK <sup>1</sup>	50		50		ns
t <sub>OD</sub>	Output Delay From CLK <sup>1</sup> , H		400		400	ns
t <sub>ODL</sub>	Output Delay From Data, L		300		300	ns


#### NOTES:

1. I<sub>OL</sub> = 22 mA.
2. I<sub>OH</sub> = -400 μA.
3. AC timings measured at V<sub>OH</sub> = 0.3, V<sub>OL</sub> = 0.3.
4. C<sub>L</sub> = 150 pF.
5. For Extended Temperature EXPRESS, use M8200 electrical parameters.

### A.C. TESTING INPUT, OUTPUT WAVEFORM




### A.C. TESTING LOAD CIRCUIT



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## WAVEFORMS



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้