

สำนักหอสมุดกลาง พระจอมเกล้าลาดกระบัง

เครื่องขยายเสียงคลาสดี

CLASS D AUDIO AMPLIFIER

โดย

นาย กัสกร ทศนชัยสกุล

นาย กิตติพงษ์ อินทร์สม

เลขหมู่.....

เลขทะเบียน..... 71938

วัน,เดือน,ปี..... - 6 ส.ย. 2550

| |
|--------------|
| b. 117-60643 |
| i. |

ปริญญาโทฉบับนี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรปริญญาวิศวกรรมศาสตรบัณฑิต

สาขาวิชาวิศวกรรมโทรคมนาคม

สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

ปีการศึกษา 2549

ผ่านการตรวจรูปเล่มแล้ว

(ลงชื่อ).....ผู้ตรวจ

ผ่านการตรวจพิมพ์แล้ว

(ลงชื่อ).....ผู้ตรวจ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เครื่องขยายเสียงคลาสดี
CLASS D AUDIO AMPLIFIER



ปริญญานิพนธ์ฉบับนี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรปริญญาวิศวกรรมศาสตรบัณฑิต

สาขาวิชาวิศวกรรมโทรคมนาคม

สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

ปีการศึกษา 2549

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ปริญญาโทปีการศึกษา 2549

ภาควิชาวิศวกรรมโทรคมนาคม

คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

เรื่อง เครื่องขยายเสียงคลาสดี

CLASS D AUDIO AMPLIFIER

ผู้จัดทำ

1. นาย กัสกร ทักษณชัยสกุล รหัส 47015042

2. นาย กิตติพงษ์ อินทร์สม รหัส 47015043

..... ปราโมทย์ อาจารย์ที่ปรึกษา

(รศ.ดร. ปราโมทย์ วาดเขียน)

..... อธิษฐาน อาจารย์ที่ปรึกษา

(ผศ.ดร. อธิษฐาน โกษิยาภรณ์)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เครื่องขยายเสียงคลาสดี

Class D Audio Amplifier

โดย นาย กัสกร ทศนชัยสกุล 47015042

นาย กิตติพงษ์ อินทร์สม 47015043

อาจารย์ที่ปรึกษา รศ.ดร. ปราโมทย์ วาดเขียน

ผศ.ดร. จีรสุดา โกมัยากรณ์

บทคัดย่อ

ในปฏิญานิพนธ์ฉบับนี้นำเสนอเครื่องขยายเสียงคลาสดี ซึ่งมีพื้นฐานอยู่บนพัลส์วิดท์มอดูเลชัน สัญญาณมอดูเลตแบบพัลส์วิดท์นั้นได้มาจากวงจรถอมพาราเคอร์ ซึ่งทำการเปรียบเทียบระหว่างสัญญาณฟันเลื่อยกับสัญญาณเสียง โดยสัญญาณมอดูเลตแบบพัลส์วิดท์ที่ได้จะถูกนำไปขยายที่ภาคขับสัญญาณ ซึ่งจะถูกลบสัญญาณทั้งแถบข้างความถี่ต่ำและสูง หลังจากนั้นจึงผ่านวงจรกรองความถี่เพื่อส่งสัญญาณเสียงที่ได้ออกไปยังลำโพง

ABSTRACT

This project presents a class D audio amplifier which is based on pulse width modulation (PWM). The PWM signal is derived from a comparator which compares between the saw-tooth signal and the audio input signal. The obtained PWM signal which is passed to the driver circuit is amplified in both low side band and high side band. The amplified PWM signal is later filtered to obtain the audio signal which is fed to a speaker.

กิตติกรรมประกาศ

ในการจัดทำโครงการเรื่องเครื่องขยายเสียงคลาสดี (Class D Audio Amplifier) และการจัดทำปริญญานิพนธ์ฉบับนี้ต้องขอขอบพระคุณ รศ.ดร. ปราโมทย์ วาดเขียน และ ผศ.ดร. จีรสุดา โกษีภรณ์ อาจารย์ที่ปรึกษาที่คอยดูแลให้คำปรึกษาและให้คำแนะนำต่างๆเป็นอย่างดีตลอดการทำโครงการนี้ ขอขอบคุณคณาจารย์ทุกท่านที่ให้คำปรึกษา และผู้จัดทำหวังเป็นอย่างยิ่งว่าโครงการและปริญญานิพนธ์ฉบับนี้ จะมีประโยชน์ในการที่จะนำชุดเครื่องขยายเสียงคลาสดีไปใช้เป็นเครื่องขยายเสียง และนำวงจรขยายนี้ไปพัฒนาต่อในโอกาสต่อไป และเป็นประโยชน์ให้ผู้อ่านเป็นบางแง่มุม ถ้าปริญญานิพนธ์ฉบับนี้มีข้อผิดพลาดประการใด คณะผู้จัดทำก็ต้องขออภัยไว้ ณ ที่นี้ด้วย

.....
กิตติพงษ์ อินทร์สม

(นาย กิตติพงษ์ อินทร์สม)

.....
กิตติพงษ์ อินทร์สม

(นาย กิตติพงษ์ อินทร์สม)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญ

| | หน้า |
|--|------|
| บทคัดย่อ | I |
| กิตติกรรมประกาศ | II |
| บทที่ 1 บทนำ | 1 |
| บทที่ 2 ทฤษฎีที่เกี่ยวข้อง | |
| 2.1 คลาสของวงจรขยายกำลัง | 3 |
| 2.2 ความรู้พื้นฐานเกี่ยวกับพัลส์วิตช์มอดูเลชัน | 6 |
| 2.3 การ Saturated ของสัญญาณพัลส์วิตช์มอดูเลชัน | 10 |
| 2.4 การพิสูจน์สมการของสัญญาณพัลส์วิตช์มอดูเลชันในทางคณิตศาสตร์ | 10 |
| 2.5 การ Demodulation พัลส์วิตช์มอดูเลชัน | 12 |
| 2.6 วงจรกรองความถี่ (Filter) | 13 |
| 2.7 Power MOSFET | 15 |
| 2.8 Steady – State Characteristics | 17 |
| 2.9 Switching Characteristics | 21 |
| 2.10 Gate Driver | 21 |
| 2.11 แหล่งจ่ายไฟตรง | 22 |
| 2.12 วงจรเรียงกระแส | 23 |
| 2.13 แรงดันขอดกลับ (Peak Inverse Voltage : PIV) | 24 |
| 2.14 การคงค่าแรงดัน (Voltage Regulation) | 25 |
| 2.15 ตัวประกอบค่าระลอก (Ripple Factor) | 25 |
| 2.16 วงจรกรอง (Filter) | 27 |
| 2.17 คำศัพท์ที่เกี่ยวข้องกับเพาเวอร์แอมป์ลิฟลาย | 32 |
| บทที่ 3 การออกแบบและการสร้างวงจร | |
| 3.1 วงจรสร้างสัญญาณฟันเลื่อย (Saw Tooth Generator) | 35 |
| 3.2 วงจรพัลส์วิตช์มอดูเลชัน (Pulse Width Modulation : PWM) | 36 |
| 3.3 วงจรยกระดับสัญญาณ (Level Shift) | 37 |
| 3.4 วงจรเลื่อนเฟส (Phase Shift) | 37 |
| 3.5 วงจรขับกำลัง(Driver) และวงจรSwitching Amplifierแบบ Half bridge | 38 |
| 3.6 วงจรขับกำลัง(Driver) และวงจรSwitching Amplifierแบบ Full bridge | 39 |

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญ(ต่อ)

| | หน้า |
|---|------|
| 3.7 การออกแบบวงจรรองความถี่ต่ำผ่าน | 40 |
| 3.8 การออกแบบแหล่งจ่ายไฟตรง | 41 |
| บทที่ 4 ผลการทดลอง | |
| 4.1 วงจรสร้างสัญญาณรูปคลื่นฟันเลื่อย | 43 |
| 4.2 วงจรพัลส์วีคิร์มอดูเลชัน | 43 |
| 4.3 วงจรยกระดับสัญญาณ | 45 |
| 4.4 วงจรเลื่อนเฟส (Phase Shift) | 45 |
| 4.5 วงจรขับกำลัง (Driver) และวงจรSwitching Amplifier | 46 |
| 4.6 สัญญาณเอาต์พุตที่ได้จากการต่อวงจรแบบ Full Bridge | 47 |
| 4.7 สเปกตรัมของสัญญาณการมอดูเลตความกว้างพัลส์ | 48 |
| 4.8 สัญญาณเอาต์พุตที่ผ่านวงจรรองความถี่ต่ำผ่าน | 48 |
| 4.9 สัญญาณเอาต์พุตที่ผ่านวงจรรองความถี่ต่ำผ่านซึ่งเกิดการ Saturate | 49 |
| 4.10 สเปกตรัมของสัญญาณไซน์เวฟที่ได้จากการผ่านวงจรรองความถี่ต่ำผ่าน | 49 |
| 4.11 วงจรแหล่งจ่ายไฟตรง Full wave ที่มีเอาต์พุต $\pm 16.5V$ | 50 |
| 4.12 วงจรแหล่งจ่ายไฟตรงแบบ Full wave ที่มีเอาต์พุต $\pm 5V$ | 50 |
| 4.13 วงจรแหล่งจ่ายไฟตรงแบบ Half wave ที่มีเอาต์พุต $12V$ | 51 |
| 4.14 ภาพถ่ายของเครื่องขยายเสียงคลาสดีที่เสร็จสมบูรณ์แล้ว | 52 |
| 4.15 จากการทดลอง หาค่าความผิดเพี้ยนฮาร์โมนิกรวม (Total Harmonic Distortion :THD) | 53 |
| 4.16 การทดลองหาค่าประสิทธิภาพ (Efficiency) | 54 |
| 4.17 การทดลองหาค่าอัตรการขยาย (Gain) | 55 |
| บทที่ 5 บทสรุปและการเสนอแนะ | 56 |
| ภาคผนวก | |
| บรรณานุกรม | |

สารบัญรูป

| | หน้า |
|---|------|
| รูปที่ 2.1 บล็อกไดอะแกรมเครื่องขยายเสียงโดยอาศัยการมอดูเลตสัญญาณเสียงแบบความกว้างพัลส์ (Pulse Width Modulation : PWM) | 3 |
| รูปที่ 2.2 วงจรขยายกำลังคลาสเอ | 4 |
| รูปที่ 2.3 วงจรขยายกำลังคลาสบี | 4 |
| รูปที่ 2.4 วงจรขยายกำลังคลาสซี | 5 |
| รูปที่ 2.5 วงจรขยายกำลังคลาสดี | 6 |
| รูปที่ 2.6 แสดงรูปคลื่นแบบพัลส์วิดท์มอดูเลตขึ้น | 6 |
| รูปที่ 2.7 บล็อกไดอะแกรมและการสร้างรูปคลื่นแบบเนเทอร์อลแซมพลิง | 8 |
| รูปที่ 2.8 การสร้างรูปคลื่นแบบเนเทอร์อลแซมพลิงชนิด 3 ระดับ | 8 |
| รูปที่ 2.9 บล็อกไดอะแกรมและการสร้างรูปคลื่นแบบเรกูลาร์แซมพลิงชนิด 2 ระดับ | 9 |
| รูปที่ 2.10 การสร้างรูปคลื่นแบบเรกูลาร์แซมพลิงชนิด 3 ระดับ | 9 |
| รูปที่ 2.11 การ Saturated ของสัญญาณพัลส์วิดท์มอดูเลตขึ้น | 10 |
| รูปที่ 2.12 การพิสูจน์สมการของสัญญาณพัลส์วิดท์มอดูเลตขึ้นในทางคณิตศาสตร์ | 10 |
| รูปที่ 2.13 แสดงสัญญาณพัลส์วิดท์มอดูเลตขึ้นใน Frequency Domain | 12 |
| รูปที่ 2.14 แสดงบล็อกไดอะแกรมของสัญญาณพัลส์วิดท์มอดูเลตขึ้นที่ใช้วงจรรองความถี่ต่ำผ่าน | 12 |
| รูปที่ 2.15 แสดงรูปเมื่อนำสมการไปวาดกราฟใน Frequency Domain | 13 |
| รูปที่ 2.16 วงจรรองความถี่ต่ำผ่าน | 14 |
| รูปที่ 2.17 Depletion -Type MOSFET | 16 |
| รูปที่ 2.18 Enhancement -Type MOSFET | 17 |
| รูปที่ 2.19 Transfer Characteristic of MOSFET | 19 |
| รูปที่ 2.20 Output Characteristics of Enhancement – Type MOSFET | 19 |
| รูปที่ 2.21 Steady-State Switching Model of MOSFET | 20 |
| รูปที่ 2.22 Parasitic Mode of Enhancement-Type MOSFET with Internal Diode | 21 |
| รูปที่ 2.23 Switching Model of MOSFET | 21 |
| รูปที่ 2.24 Fast –Turn On Gate Circuit | 22 |
| รูปที่ 2.25 แผนภาพบล็อกของแหล่งจ่ายไฟตรง | 22 |
| รูปที่ 2.26 วงจรเรียงกระแสครึ่งรูปคลื่น | 23 |
| รูปที่ 2.27 วงจรเรียงกระแสเต็มรูป | 24 |
| รูปที่ 2.28 กระแส i_{dc} ที่ประกอบด้วยค่าไฟตรง I_{dc} และค่าไฟสลับ i' | 26 |

สารบัญรูป(ต่อ)

| | หน้า |
|---|------|
| รูปที่ 2.29 วงจรเรียงกระแสครึ่งรูปและวงจรกรองที่ใช้ตัวเหนี่ยวนำ | 27 |
| รูปที่ 2.30 รูปคลื่นแรงดันคร่อมโหลด R_L ของวงจรกรองที่ใช้ตัวเหนี่ยวนำ L (V_m คือช่วงสูงของแรงดันเข้า) | 27 |
| รูปที่ 2.31 วงจรเรียงกระแสเต็มรูปและวงจรกรองที่ใช้ตัวเหนี่ยวนำ | 28 |
| รูปที่ 2.32 วงจรเรียงกระแสครึ่งรูปและวงจรกรองแบบ C | 30 |
| รูปที่ 2.33 รูปคลื่นของแรงดันขาออก | 31 |
| รูปที่ 3.1 แสดงวงจรสร้างสัญญาณพินเลี้ยง | 35 |
| รูปที่ 3.2 หลักการทำงานของพัลส์วิดธ์มอดูเลตชั่น | 36 |
| รูปที่ 3.3 แสดงวงจรระดับสัญญาณ | 37 |
| รูปที่ 3.4 แสดงวงจรเลื่อนเฟส | 37 |
| รูปที่ 3.5 แสดงวงจรขับกำลังและวงจรสวิทซ์ซิงแอมป์ลิฟายเออร์แบบ Half bridge | 38 |
| รูปที่ 3.6 แสดงวงจรขับกำลังและวงจรสวิทซ์ซิงแอมป์ลิฟายเออร์แบบ Full bridge | 39 |
| รูปที่ 3.7 วงจรSecond Order Butterworth Low Pass Filter โดยเปรียบเทียบกับค่าโพรง $R = 8\Omega$ | 40 |
| รูปที่ 3.8 วงจรแหล่งจ่ายไฟตรง Full wave ที่มีเอาต์พุต $\pm 16.5V$ | 41 |
| รูปที่ 3.9 วงจรแหล่งจ่ายไฟตรงแบบ Full wave ที่มีเอาต์พุต $\pm 5V$ | 42 |
| รูปที่ 3.10 วงจรแหล่งจ่ายไฟตรงแบบ Half wave ที่มีเอาต์พุต $12V$ | 42 |
| รูปที่ 4.1 สัญญาณรูปคลื่นพินเลี้ยง 3Vpที่มีความถี่ 100kHz | 43 |
| รูปที่ 4.2 สัญญาณไซน์เทียบกับ สัญญาณรูปคลื่นพินเลี้ยง | 43 |
| รูปที่ 4.3 สัญญาณไซน์เทียบกับสัญญาณพัลส์วิดธ์มอดูเลตชั่น | 44 |
| รูปที่ 4.4 เป็นการวัดสัญญาณรูปคลื่นพินเลี้ยงเทียบกับสัญญาณพัลส์วิดธ์มอดูเลตชั่น | 44 |
| รูปที่ 4.5 สัญญาณพัลส์วิดธ์มอดูเลตชั่นเทียบกับสัญญาณที่ถูกยกระดับ | 45 |
| รูปที่ 4.6 เป็นการเทียบสัญญาณที่มีการเลื่อนเฟส 180° | 45 |
| รูปที่ 4.7 เทียบสัญญาณ H_{in} กับ สัญญาณเอาต์พุต | 46 |
| รูปที่ 4.8 สัญญาณเสียงกับสัญญาณรูปคลื่นพินเลี้ยง | 46 |
| รูปที่ 4.9 สัญญาณพัลส์วิดธ์มอดูเลตชั่นซึ่งเกิดจากการมอดูเลตสัญญาณเสียง | 47 |
| รูปที่ 4.10 สัญญาณพัลส์วิดธ์มอดูเลตชั่นที่ได้จากการต่อวงจรแบบ Full bridge | 47 |
| รูปที่ 4.11 สเปกตรัมของสัญญาณการมอดูเลตความกว้างพัลส์ | 48 |
| รูปที่ 4.12 สัญญาณอินพุตรูปคลื่น ไซน์เวฟเทียบกับสัญญาณเอาต์พุตที่ผ่าน | |

วงจรกรองความถี่ต่ำผ่าน

สารบัญรูป(ต่อ)

| | หน้า |
|---|------|
| รูปที่ 4.13 สัญญาณอินพุตรูปคลื่น ไซน์เวฟเทียบกับสัญญาณเอาต์พุตที่ผ่าน วงจรกรองความถี่ต่ำผ่าน ที่เกิดการ Saturate | 49 |
| รูปที่ 4.14 สเปกตรัมของสัญญาณการคิมอคูเลตความกว้างพัลส์ | 49 |
| รูปที่ 4.15 แสดงแรงดันเอาต์พุตที่มีเอาต์พุต $\pm 16.5V$ | 50 |
| รูปที่ 4.16 แสดงแรงดันเอาต์พุตที่มีเอาต์พุต $\pm 5V$ | 50 |
| รูปที่ 4.17 แสดงแรงดันเอาต์พุตที่มีเอาต์พุต $12V$ | 51 |
| รูปที่ 4.18 แสดงรูปถ่ายของเครื่องขยายเสียงคลาสดี | 52 |
| รูปที่ 4.19 แสดงรูปถ่ายภายในของเครื่องขยายเสียงคลาสดี | 52 |



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 1

บทนำ

ปัจจุบันเครื่องขยายเสียงได้เข้ามามีบทบาทสำคัญต่อชีวิตประจำวันเช่น ความบันเทิง การเรียน การสอน การสื่อสาร และอีกหลายๆด้าน เครื่องขยายเสียงได้มีการพัฒนาอย่างต่อเนื่องโดยในการขยายสัญญาณให้มีกำลังสูงๆ นั้นมักจะมียขนาดของตัวเครื่องค่อนข้างใหญ่และยังมีปัญหาอีกหลายด้าน เช่น มีการรบกวนสัญญาณสูง ความร้อนของเครื่องขยายเสียงจะร้อนมากถ้าใช้งานนานๆ ซึ่งจำเป็นต้องติดตั้งพัดลมระบายความร้อน จึงเป็นผลทำให้ตัวเครื่องมีน้ำหนักเพิ่มมากขึ้นไปอีก ดังนั้นจึงทำให้เกิดแนวความคิดที่จะทำการศึกษาเครื่องขยายคลาสดีขึ้นมา เนื่องจากเครื่องขยายเสียงคลาสดีมีข้อดีหลายประการที่เครื่องขยายเสียงคลาสอื่นๆไม่สามารถทำได้ เช่น ขนาดของเครื่องขยายเสียงมีขนาดเล็กน้ำหนักเบา ซึ่งสะดวกในการติดตั้งและเหมาะกับการใช้งานตามพื้นที่ที่มีบริเวณจำกัด ดังนั้นวงจรเครื่องขยายเสียงคลาสดี จึงมีความเหมาะสมกับงานประเภทดังกล่าว และเหมาะสำหรับงานที่ต้องการเอาต์พุตสูงๆ แต่ขนาดของเครื่องมีขนาดเล็กเนื่องจากว่าวงจรขยายเสียงคลาสดี เป็นวงจรขยายที่มีประสิทธิภาพในการทำงานสูงประมาณ 90 % ในทางปฏิบัติสำหรับข้อเสียนั้น ก็มาจากการทำงานที่เป็นแบบสวิทซ์ซิ่ง ซึ่งจะทำให้คุณภาพของเสียงนั้นยังไม่ดีเท่าที่ควรคือ ยังมีความเพี้ยนสูงเมื่อเทียบกับเครื่องขยายเสียงคลาสอื่นๆ เนื่องจากยังมีการสูญเสียพลังงานที่เกิดขึ้นในมอสเฟต และยังมีผลรวมความผิดเพี้ยนเชิงฮาร์โมนิกส์ (Total Harmonic Distortion (THD)) อยู่ซึ่งสามารถแก้ไขได้โดยการใช้ความถี่ในการทำงานที่สูงขึ้น แต่ก็ทำให้ต้องใช้อุปกรณ์ที่มีความเร็วในการทำงานสูงและมีราคาสูงตามไปด้วย

โครงการนี้จะทำการออกแบบและสร้างวงจรเครื่องขยายเสียงคลาสดี โดยอาศัยหลักการทำงานของ (Pulse Width Modulation (PWM)) โดยสัญญาณอินพุตซึ่งเป็นสัญญาณเสียงจะถูกนำไปมอดูเลตกับสัญญาณฟันเลื่อยโดยวงจรคอมพาราเตอร์ เพื่อให้ได้เป็นสัญญาณพัลส์ คล้ายกับโค้ดดิจิตอล ที่มีความกว้างแปรตามขนาดของสัญญาณอินพุต สัญญาณพัลส์ที่ได้จะถูกนำไปป้อนให้แก่วงจรสวิทซ์ซิ่งเพื่อทำการขยายสัญญาณ แล้วจะถูกนำไปป้อนผ่านวงจรกรองความถี่ต่ำผ่านเพื่อกรองเอาความถี่สูงทิ้งไปสัญญาณเอาต์พุตที่ได้จะมีลักษณะรูปร่างคล้ายกับสัญญาณอินพุตที่เข้ามาเป็นคลื่นรูปไซน์ แต่ต่างกันที่ขนาดของแอมพลิจูดของสัญญาณที่ถูกขยายให้มีขนาดเพิ่มขึ้น จากนั้นจึงนำสัญญาณที่ได้นำไปขับลำโพงเพื่อขยายเสียงต่อไป

1.1 วัตถุประสงค์

วัตถุประสงค์ของ โครงการนี้มีดังต่อไปนี้

1. เพื่อศึกษาหลักการทำงานของเครื่องขยายเสียงคลาสดี
2. เพื่อเรียนรู้การออกแบบวงจรเครื่องขยายเสียงคลาสดี
3. เพื่อเรียนรู้ปัญหาที่อาจเกิดขึ้นในกระบวนการออกแบบ
4. เพื่อเรียนรู้การแก้ปัญหาที่อาจเกิดขึ้น ในกระบวนการออกแบบ
5. เพื่อสามารถปรับปรุงเสถียรภาพของวงจรเครื่องขยายเสียงคลาสดีที่ได้ออกแบบ

1.2 ขอบข่ายงาน

ขอบข่ายของโครงการมีดังต่อไปนี้

1. ศึกษาหลักการทำงานของเครื่องขยายเสียงคลาสดีในแต่ละส่วน
2. ออกแบบวงจรเครื่องขยายเสียงคลาสดีในแต่ละส่วน
3. ทดสอบและปรับปรุงวงจรเครื่องขยายเสียงคลาสดี
4. ประกอบวงจรในแต่ละส่วนลงแผ่นลายวงจร
5. ทดสอบและปรับปรุงวงจรเครื่องขยายเสียงคลาสดีในขั้นตอนสุดท้าย


1.3 ผลที่คาดว่าจะได้รับ

ผลที่คาดว่าจะได้รับจากโครงการมีดังต่อไปนี้

1. ทราบหลักการทำงานของเครื่องขยายเสียงคลาสดี
2. สามารถพัฒนาการออกแบบเครื่องขยายเสียงคลาสดีได้
3. เรียนรู้การลดสัญญาณรบกวนจากภายนอกและภายในวงจร
4. ได้ทักษะการปรับปรุงคุณภาพและเสถียรภาพเครื่องขยายเสียงคลาสดี
5. สามารถนำความรู้จากการศึกษาและออกแบบวงจรขยายเสียงคลาสดีไปพัฒนาต่อได้

บทที่ 2

ทฤษฎีที่เกี่ยวข้อง



รูปที่ 2.1 บล็อกไดอะแกรมเครื่องขยายเสียงโดยอาศัยการมอดูเลตสัญญาณเสียงแบบความกว้างพัลส์ Pulse Width Modulation (PWM)

2.1 คลาสของวงจรขยายกำลัง


ในบทนี้จะกล่าวถึงการขยายสัญญาณแบบต่างๆ เพื่อเปรียบเทียบข้อดีและข้อเสียของการขยายสัญญาณแบบต่างๆ เพื่อแสดงผลว่าเพราะเหตุใดจึงเลือกใช้วงจรขยายสัญญาณแบบคลาสดี

การออกแบบวงจรขยายกำลังนั้น มีความจำเป็นต้องเข้าใจเรื่องกราฟแสดงลักษณะของกลุ่มเส้นโค้งคอลลเลคเตอร์และจุดปฏิบัติการของทรานซิสเตอร์ ซึ่งหากพิจารณาจุดการปฏิบัติการแล้วจะอยู่ตรงส่วนกึ่งกลางของเส้นโค้งหรือที่เรียกว่าบริเวณเชิงเส้น ส่งผลให้เอาต์พุตของวงจรขยายกำลังไม่เกิดความผิดเพี้ยน แต่ถ้าหากบริเวณที่ไม่เป็นเชิงเส้นคือบริเวณอ้อมตัวแล้วทำให้เอาต์พุตออกมาผิดเพี้ยนซึ่งเรียกว่าความเพี้ยนไม่เชิงเส้น

เราแบ่งวงจรขยายเสียงออกเป็น คลาส ต่างๆ ซึ่งคำว่า “คลาส” นั้นเป็นการแบ่งตามลักษณะของการไบอัสกระแสให้แก่ทรานซิสเตอร์ หรืออีกนัยหนึ่งตามตำแหน่งของจุดปฏิบัติการ Q (Quiescent Point) บน Load Line ซึ่งสามารถแบ่งได้ 4 แบบคือ


1. จุดปฏิบัติการ Q อยู่ในส่วนของ Active Region ซึ่งจะทำให้มีกระแสไหลผ่านตัวทรานซิสเตอร์ตลอดเวลาไม่ว่าจะมีสัญญาณอินพุตหรือไม่ก็ตาม หรือทรานซิสเตอร์จะนำกระแสตลอดช่วง 360° ของสัญญาณอินพุตการไบอัสในลักษณะนี้เรียกว่า คลาสเอ จะพบได้ในส่วนที่ระดับสัญญาณที่มีค่าต่ำ ประสิทธิภาพสูงสุดคือ 50%

ข้อดีของคลาสิกคือมีความเพี้ยนต่ำกว่าคลาสิกอื่นๆ ทั้งนี้เพราะมีกระแสไหลผ่านตัวทรานซิสเตอร์ตลอด 360° ของสัญญาณอินพุตทำให้กระแสคอลเลคเตอร์ ยังคงมีรูปร่างเป็นไซน์




รูปที่ 2.2 วงจรขยายกำลังคลาสิกเอ

2. จุดปฏิบัติการ Q อยู่ที่จุดตัดออฟ พอดีจะทำให้กระแสไหลผ่านตัวทรานซิสเตอร์เฉพาะช่วงเวลาบางส่วนของซีกใดซีกหนึ่งของสัญญาณอินพุตเท่านั้น หรือทรานซิสเตอร์จะนำกระแสในช่วง 180° ของสัญญาณอินพุตและในขณะที่ไม่มีสัญญาณอินพุตจะไม่มีกระแสไหล ซึ่งจะทำให้มีประสิทธิภาพสูงขึ้นการไบอัสในลักษณะนี้คือคลาสิกบี เนื่องจากจะมีกระแสไหลผ่านตัวทรานซิสเตอร์เพียงซีกเดียวจึงต้องใช้ทรานซิสเตอร์ 2 ตัวสลับกันทำงานตัวละ 180° ของอินพุตเรียกการทำงานอย่างนี้ว่า Push-Pull เราจะพบว่าวงจรคลาสิกบีในส่วนที่สัญญาณที่มีค่าสูงเช่นภาคขยายภาคสุดท้ายประสิทธิภาพสูงสุดของคลาสิกบี คือ 78.5%



รูปที่ 2.3 วงจรขยายกำลังคลาสิกบี


3. จุดปฏิบัติการ Q อยู่ในส่วน Cut off Region ซึ่งจะทำให้มีกระแสไหลผ่านตัวทรานซิสเตอร์เฉพาะช่วงเวลาบางส่วนของซีกโคไซน์หนึ่งของสัญญาณอินพุต หรือทรานซิสเตอร์จะนำกระแสในช่วงน้อยกว่า 180° ของสัญญาณอินพุตในขณะที่ไม่มีสัญญาณอินพุตจะไม่มีกระแสไหลผ่านตัวทรานซิสเตอร์ เรียกลักษณะนี้ว่าคลาสซี วงจรขยายคลาสซีนี้จะใช้งานได้เฉพาะความถี่ใดความถี่หนึ่งเท่านั้น เช่น ส่วนเพาเวอร์แอมป์ลิฟาย ของเครื่องส่งวิทยุประสิทธิภาพของคลาสซี จะขึ้นอยู่กับจุดไบอัสและความถี่ที่ใช้งาน



รูปที่ 2.4 วงจรขยายกำลังคลาสซี

4. ทรานซิสเตอร์ทำงานในลักษณะของสวิตช์ซึ่ง จุดปฏิบัติการจะอยู่ที่เดียวกับคลาสB แต่ ทรานซิสเตอร์ในวงจรจะทำงานในลักษณะสวิตช์ คือ นำกระแสอิ่มตัว (Saturate) กับไม่นำกระแส (Cut off) กระแสที่ไหลผ่านตัวทรานซิสเตอร์จะมีลักษณะเป็นพัลส์สี่เหลี่ยม (Rectangular pulse) วงจรที่ทำงานในลักษณะเช่นนี้คือคลาสดี บางครั้งอาจเรียกว่าคลาสเอส วงจรคลาสดี อาจมีประสิทธิภาพสูงถึง 90% ในทางทฤษฎี


ข้อดีของสวิตช์ซิงเพาเวอร์แอมป์ลิฟาย คือมีประสิทธิภาพในการทำงานสูง ทำให้ประหยัดพลังงานการสูญเสียที่ตัวทรานซิสเตอร์น้อยลงเป็นผลให้ขนาดของแผ่นระบายความร้อนเล็กลง ขนาดของเครื่องขยายเสียงก็จะเล็กลงน้ำหนักเบาขึ้น ซึ่งจะเหมาะสำหรับเครื่องที่ต้องการทำให้มีขนาดเล็ก และประหยัดพลังงาน



รูปที่ 2.5 วงจรขยายกำลังคลาสบี

2.2 ความรู้พื้นฐานเกี่ยวกับพัลส์วิธึมมอดูเลชั่น

การมอดูเลตความกว้างของพัลส์เป็นเทคนิคการแบ่งรูปคลื่นใน 1 คาบออกเป็นพัลส์ย่อยๆ หลายพัลส์ โดยแต่ละพัลส์อาจมีความกว้างของพัลส์ไม่เท่ากัน ในที่นี้จะกล่าวถึงรูปคลื่นพัลส์วิธึมมอดูเลชั่นชนิดต่างๆ โดยรวมทั้งเทคนิคในการสร้างรูปคลื่นพัลส์วิธึมมอดูเลชั่นในแบบต่างๆ



รูปที่ 2.6 แสดงรูปคลื่นแบบพัลส์วิธึมมอดูเลชั่น

รูปคลื่นพัลส์วิธึมมอดูเลชั่นมีอยู่ด้วยกันหลายชนิด แต่ชนิดที่นำมาใช้กันมากที่สุดและเป็นชนิดพื้นฐานที่สุดได้แก่แบบ 2 ระดับ และ 3 ระดับ

- พัลส์วิธึมมอดูเลชั่น 2 ระดับเป็นคลื่นที่มีการสวิตช์ระหว่างระดับอ้างอิงสองระดับคือ E,-E
- พัลส์วิธึมมอดูเลชั่น 3 ระดับเป็นคลื่นที่มีการสวิตช์ระหว่างระดับอ้างอิงสามระดับคือ E,0,-E

จากรูปที่ 2.6 เป็นการแสดงรูปคลื่นพัลส์วิธึมมอดูเลชั่นเปรียบเทียบกับคลื่นความถี่มูลฐาน (Fundamental Frequency) ของรูปคลื่นพัลส์วิธึมมอดูเลชั่น ส่วนสัญญาณรูปคลื่นสามเหลี่ยมจะเป็นตัวกำหนดความถี่ของพัลส์ที่เกิดขึ้น

การสร้างรูปคลื่นพัลส์วิดธ์มอดูเลชัน

รูปคลื่นพัลส์วิดธ์มอดูเลชันสามารถสร้างขึ้นได้โดยวิธีต่างๆ ได้แก่

1. การใช้ไมโครโปรเซสเซอร์

ซึ่งสามารถทำได้โดยการใช้โปรแกรมให้ไมโครโปรเซสเซอร์ ส่งสัญญาณซึ่งสอดคล้องกับมุมสวิทช์ซึ่งผ่านทางพอร์ตเอาต์พุต (OUTPUT PORT) ซึ่งวิธีนี้ต้องมีการคำนวณหรือกำหนดค่ามุมสวิทช์ต่างๆออกมาเสียก่อน แล้วจึงเก็บข้อมูลไว้ในหน่วยความจำไมโครโปรเซสเซอร์จะอาศัยข้อมูลในหน่วยความจำนั้นเพื่อสร้างรูปแบบ(PATTERN) สัญญาณพัลส์วิดธ์มอดูเลชันขึ้นมาแล้วจึงส่งผ่านพอร์ตเอาต์พุตออกมา

2. การใช้วงจรอิเล็กทรอนิกส์

การสร้างพัลส์วิดธ์มอดูเลชัน จากวงจรอิเล็กทรอนิกส์วิธีนี้เป็นวิธีที่สะดวกที่สุดคือการใช้วงจรเปรียบเทียบสัญญาณ (Comparator) เช่น ไอซีเบอร์ LM339, LM311 เป็นต้นซึ่งสามารถทำได้โดยป้อนสัญญาณอินพุต 2 สัญญาณเข้ายังวงจรเปรียบเทียบสัญญาณคือ สัญญาณอินพุต (Input Signal) กับสัญญาณแครี่เรียร์ (Carrier Signal) ในโครงการนี้จะใช้วิธีเปรียบเทียบโดยใช้วงจรอิเล็กทรอนิกส์ในการสร้างวิธีนี้มุมสวิทช์ของรูปคลื่นพัลส์วิดธ์มอดูเลชัน คือจุดตัดของสัญญาณทั้งสองสร้างโดยอาศัยวงจรเปรียบเทียบสัญญาณ



การสร้างรูปพัลส์วิดธ์มอดูเลชันแบบเนเทอร์อล และแบบเรกูลาร์

การสร้างโดยใช้วงจรเปรียบเทียบสัญญาณจะมีองค์ประกอบที่จะเป็นตัวกำหนดลักษณะรูปคลื่นพัลส์วิดธ์มอดูเลชัน ได้แก่


1. อัตราส่วนของสัญญาณแครี่เรียร์ต่อสัญญาณอ้างอิง (Frequency Ratio)
2. อัตราส่วนแอมพลิจูดของสัญญาณอ้างอิงต่อสัญญาณแครี่เรียร์หรืออัตราส่วนการมอดูเลชัน (Modulation Ratio)

1. การสร้างรูปคลื่นแบบเนเทอร์อลแชนพลิง

การสร้างแบบนี้จะใช้คลื่นไซน์เป็นสัญญาณอ้างอิง และคลื่นสามเหลี่ยมเป็นสัญญาณแครี่เรียร์ โดยสามารถสร้างได้ทั้ง 2 ระดับและ 3 ระดับ ในการสร้างแบบ 2 ระดับจะใช้คลื่นไซน์และคลื่นสามเหลี่ยมเต็มรูปคลื่น ช่วงที่สัญญาณไซน์มากกว่าสัญญาณสามเหลี่ยมจะเป็นบวกและในช่วงที่สัญญาณไซน์มีขนาดน้อยกว่าสัญญาณสามเหลี่ยมจะเป็นลบจึงได้เอาต์พุตที่เป็นสัญญาณพัลส์ขึ้นมา



รูปที่ 2.7 บล็อกไดอะแกรมและการสร้างรูปคลื่นแบบเนเทอร์อลแชมพลิ่ง สำหรับการเปรียบเทียบแบบ 3 ระดับนั้นจะใช้คลื่นไซน์ที่ Rectifier ไปเป็นคลื่นฟูลเวฟ เปรียบเทียบกับคลื่นสามเหลี่ยมที่อุยกยกระดับขึ้นไปเหนือเส้นกราวด์ (Ground) ช่วงที่คลื่นฟูลเวฟมี ขนาดมากกว่าในครึ่งคาบแรกการสวิตช์จะมีค่าเป็นศูนย์




รูปที่ 2.8 การสร้างรูปคลื่นแบบเนเทอร์อลแชมพลิ่งชนิด 3 ระดับ


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2. การสร้างคลื่นแบบเรกูลาร์แชนพลิง

การสร้างแบบนี้จะใช้หลักการเดียวแบบเนเทอรอล โดยดัดแปลงมาจากแบบเนเทอรอลเนื่องจากการเปรียบเทียบแบบเนเทอรอลนั้นระหว่างการเปรียบเทียบแต่ละครั้ง ส่วนของสัญญาณไซน์จะไม่เป็นเชิงเส้นการเปรียบเทียบแบบเรกูลาร์จะนำคลื่นไซน์ผ่านวงจร Sample and Hold ที่มีความถี่ของการแชนพลิงเท่ากับความถี่ของคลื่นสามเหลี่ยม ซึ่งจะเห็นได้ว่าการเปรียบเทียบแต่ละช่วงจะเป็นเชิงเส้นการเปรียบเทียบแบบเรกูลาร์สามารถทำได้ทั้งแบบ 2 ระดับ และแบบ 3 ระดับ



รูปที่ 2.9 บล็อกไดอะแกรมและการสร้างรูปคลื่นแบบเรกูลาร์แชนพลิงชนิด 2 ระดับ




รูปที่ 2.10 การสร้างรูปคลื่นแบบเรกูลาร์แชนพลิงชนิด 3 ระดับ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.3 การ Saturated ของสัญญาณพัลส์วิคช์มอดูเลชัน

สัญญาณพัลส์วิคช์มอดูเลชันจะเกิดการ Saturated เมื่อสัญญาณของข้อมูลข่าวสารมีขนาดแอมพลิจูดสูงกว่าสัญญาณอ้างอิงที่เป็นสัญญาณพินเลื่อย สัญญาณพัลส์วิคช์มอดูเลชันที่ได้จะมีความกว้างของพัลส์มาก ซึ่งโดยทั่วไปแล้วความกว้างของพัลส์แต่ละลูกในสัญญาณพัลส์วิคช์มอดูเลชัน จะมีขนาดไม่เกินค่าคาบเวลาของสัญญาณพินเลื่อย




รูปที่ 2.11 การ Saturated ของสัญญาณพัลส์วิคช์มอดูเลชัน

การ Saturated ของสัญญาณพัลส์วิคช์มอดูเลชัน ทำให้ข้อมูลข่าวสารที่ฝากไปกับสัญญาณพัลส์วิคช์มอดูเลชันมีการผิดเพี้ยนเกิดขึ้น ซึ่งเมื่อทำการดีเทคสัญญาณข่าวสารจะได้สัญญาณข่าวสารเดิมกลับคืนมาไม่ครบ ดังนั้นเมื่อจะมอดูเลตสัญญาณพัลส์วิคช์มอดูเลชันควรจะกำนังถึงการ Saturated ทุกครั้ง

2.4 การพิสูจน์สมการของสัญญาณพัลส์วิคช์มอดูเลชัน ในทางคณิตศาสตร์

จาก Fourier Series ของสัญญาณ pulse train ที่มีความกว้างช่วง High เป็น d ขนาด A ดังภาพ



รูปที่ 2.12 การพิสูจน์สมการของสัญญาณพัลส์วิคช์มอดูเลชันในทางคณิตศาสตร์

$$e_{pulse}(t) = \frac{Ad}{T} + \sum_n \frac{2A}{n\pi} \sin\left(\frac{n\pi d}{T}\right) \cos(n\omega_0 t) \dots\dots\dots(1)$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สำหรับสัญญาณพัลส์สวิตช์มอดูเลชันความกว้างในแต่ละ pulse จะเป็นฟังก์ชันของเวลาที่เป็นสัดส่วนกับสัญญาณข่าวสาร โดยให้ค่าคงที่ k_d (หน่วย second / volt) แสดงอัตราส่วนความสัมพันธ์

$$d(t) = d + k_d e_m \quad \text{.....(2)}$$

เมื่อแทน $d(t)$ ในสมการ(2) ลงใน(1)

$$e_{out}(t) = \frac{Ad}{T} + \frac{Ak_d e_m}{T} + \sum_n \frac{2A}{n\pi} \sin\left(\frac{n\pi d}{T} + \frac{n\pi k_d e_m}{T}\right) \cos(n\omega_0 t) \quad \text{.....(3)}$$

และสมมติให้สัญญาณข่าวสารเป็นความถี่เดียวจึงแสดงได้ด้วยสมการ

$$e_m = E_m \cos(\omega_m t) \quad \text{.....(4)}$$

แล้วแทนค่า e_m ในสมการ(3)

PWM

$$e_{out}(t) = \frac{Ad}{T} + \left[\frac{Ak_d E_m}{T} \right] \cos(\omega_m t) + \sum_n \frac{2A}{n\pi} \sin\left[\frac{n\pi d}{T} + \frac{n\pi k_d E_m}{T} \cos(\omega_m t) \right] \cos(n\omega_0 t) \quad \text{.....(5)}$$

จากตรีโกณมิติ


$$\sin(A+B) = \sin A \cos B + \cos A \sin B \quad \text{.....(6)}$$

จะแสดงสมการที่(5)ใหม่ได้สมการของพัลส์สวิตช์มอดูเลชันคือ

PWM:

$$e_{out}(t) = \frac{Ad}{T} + \left[\frac{Ak_d E_m}{T} \right] \cos(\omega_m t) + \sum_n \frac{2A}{n\pi} \left[\begin{array}{l} \sin\left(\frac{n\pi d}{T}\right) \cos\left(\frac{n\pi k_d E_m}{T} \cos(\omega_m t)\right) \\ + \cos\left(\frac{n\pi d}{T}\right) \sin\left(\frac{n\pi k_d E_m}{T} \cos(\omega_m t)\right) \end{array} \right] \cos(n\omega_0 t) \quad \text{.....(7)}$$

จากสมการที่ (7) จะเห็นได้ว่าองค์ประกอบใน Fourier Series เป็นเช่นไรคือ จะมีส่วนของสัญญาณข่าวสารเดิมปนอยู่กับส่วนของสัญญาณความถี่สูงจากสัญญาณพินเลื้อย และจากการวิเคราะห์โดย Fourier Series สามารถนำไปเขียนเป็นสเปกตรัมใน Frequency domain ได้ดังนี้



รูปที่ 2.13 แสดงสัญญาณพัลส์วิดธ์มอดูเลชั่นใน Frequency Domain

2.5 การ Demodulation พัลส์วิดธ์มอดูเลชั่น

ในการที่จะนำสัญญาณอ้างอิงหรือสัญญาณข่าวสาร $m(t)$ กลับสัญญาณพัลส์วิดธ์มอดูเลชั่นนั้นทำได้โดยใช้วงจรกรองความถี่ต่ำผ่าน (Low pass filter) ซึ่งมีความถี่ของจุดตัด (cutoff frequency) ที่เท่ากับค่าความถี่สูงสุด f_m ของสัญญาณ $m(t)$ มากรองสัญญาณพัลส์วิดธ์มอดูเลชั่น ก็จะได้สัญญาณ $m(t)$ กลับคืนมา




รูปที่ 2.14 แสดงบล็อกโคโอะแกรมของสัญญาณพัลส์วิดธ์มอดูเลชั่นที่ใช้วงจรกรองความถี่ต่ำผ่าน

จากสมการของสัญญาณพัลส์วิดธ์มอดูเลชั่นสมการที่(7)จะเห็นได้ว่าสัญญาณพัลส์วิดธ์มอดูเลชั่นมีสัญญาณข่าวสารปนอยู่กับสัญญาณความถี่สูงจากสัญญาณพื่นเลื้อย

$$e_{out}(t) = \frac{Ad}{T} + \left[\frac{Ak_d E_m}{T} \right] \cos(\omega_m t) + \sum_n \frac{2A}{n\pi} \left[\begin{matrix} \sin\left(\frac{n\pi t}{T}\right) \cos\left(\frac{n\pi k_d E_m}{T} \cos(\omega_m t)\right) \\ + \cos\left(\frac{n\pi t}{T}\right) \sin\left(\frac{n\pi k_d E_m}{T} \cos(\omega_m t)\right) \end{matrix} \right] \cos(n\omega_c t)$$

และนำสมการไปวาดกราฟใน Frequency Domain ได้ดังรูปต่อไปนี้



รูปที่ 2.15 แสดงรูปเมื่อนำสมการไปวาดกราฟใน Frequency Domain

ดังนั้นเมื่อนำเอาวงจรกรองความถี่ต่ำผ่านมากรองสัญญาณพัลส์สี่เหลี่ยมอดุลเลชัน โดยออกแบบให้มีความถี่ของจุดตัดที่สามารถกรองเฉพาะสัญญาณความถี่ต่ำ ก็จะได้พจน์ความถี่ต่ำหรือสัญญาณข่าวสารเดิมออกมา แต่ถ้าวงจรกรองความถี่ต่ำผ่านที่นำมากรองสัญญาณมีความคมของขอบที่ตัดไม่ดี จะทำให้สัญญาณความถี่สูงปนออกมาด้วยจึงควรใช้วงจรกรองความถี่ต่ำผ่านที่มีขอบตัดความถี่ที่คม และตัดที่ความถี่ที่เหมาะสม

และถ้าการ Demodulate เป็นไปอย่างสมบูรณ์คือสามารถกรองสัญญาณข่าวสารได้จริงสัญญาณเอาต์พุตจะเป็นสัญญาณที่มีความถี่และรูปร่างเหมือนสัญญาณข่าวสารเดิม (จาก Generator)

2.6 วงจรกรองความถี่ (Filter)

โดยทั่วไปวงจรกรองความถี่แบ่งออกเป็นหลายรูปแบบ เช่น

1. วงจรกรองความถี่ชนิด Analog หรือ Digital
2. วงจรกรองความถี่ประเภท Passive หรือ Active
3. วงจรกรองความถี่ย่านความถี่เสียง (Audio Frequency) หรือ (Radio Frequency)

แต่ถ้าเรานำสิ่งถึงชิ้นส่วนที่นำมาประกอบเป็นวงจรกรองความถี่ แล้วเราสามารถที่จะแบ่งวงจรกรองความถี่ออกเป็น 2 ประเภท คือ

1. วงจรกรองความถี่แบบถี่เอียงงาน (Passive Frequency) จะประกอบด้วยตัวต้านทาน, ตัวเก็บประจุ, ตัวเหนี่ยวนำ โดยไม่มีอุปกรณ์ที่ใช้ในการขยาย เช่น ไอซี หรือทรานซิสเตอร์รวมอยู่ในวงจร
2. วงจรกรองความถี่แบบไวงาน (Active Filter) ซึ่งจะประกอบด้วยอุปกรณ์ขยายสัญญาณ จำพวกทรานซิสเตอร์ หรือ ไอซีในรูปของออปแอมป์ และตัวต้านทาน, ตัวเก็บประจุ, ทำงานร่วมกัน

วงจรกรองความถี่แบบไวงานและแบบเลืองานแบ่งตามลักษณะการทำงาน ได้ 5 แบบ


1. Low Pass Filter
2. High Pass Filter
3. Band Pass Filter
4. Band Reject หรือ Band Stop Filter
5. All Pass Filter

ซึ่งในโครงการนี้ได้ใช้วงจรกรองความถี่ต่ำผ่านประเภทเลืองาน เนื่องจากวงจรกรองความถี่ชนิดเลืองานนี้สามารถนำไปใช้งานในขอบเขตของกำลังไฟฟ้าอย่างไม่จำกัดซึ่งอาจมีค่าสูงได้ถึง 100 kW แต่ถ้าเป็นกรณีของวงจรกรองความถี่ ชนิดไวงานนั้นการนำไปใช้งานในขอบเขตของกำลังไฟฟ้านั้นได้ไม่เกิน 10mW เนื่องจากวงจรกรองความถี่ ชนิดไวงานนั้นมีอุปกรณ์ที่ทนกำลังไฟฟ้าได้ต่ำเช่น ออปแอมป์ หรือ ทรานซิสเตอร์ เป็นต้นฉะนั้นจึงขอกล่าวถึงเฉพาะวงจรกรองความถี่ต่ำผ่าน ชนิดเลืองานเท่านั้น

วงจรกรองความถี่ต่ำผ่าน (Low Pass Filter)

วงจรในส่วนนี้ทำหน้าที่กรองสัญญาณความถี่สูงออกไปให้เหลือแต่สัญญาณความถี่ต่ำ โดยสัญญาณที่ได้จากการมอดูเลตชั้น จะเป็นการผสมกันระหว่างคลื่นพาหะ (สัญญาณพื่นเลื่อย) กับสัญญาณอินพุต โดยคลื่นพาหะจะเป็นคลื่นความถี่สูงและสัญญาณอินพุตจะเป็นสัญญาณที่มีความถี่ต่ำ ในวงจรกรองความถี่ต่ำ จะกรองเอาสัญญาณพื่นเลื่อยออกมาให้เหลือแต่สัญญาณอินพุต โดยการใช่วงจรกรองความถี่ต่ำผ่านที่ประกอบด้วยตัวเหนี่ยวนำ และตัวเก็บประจุ

ในรูปที่ 2.16 แสดงตัวอย่างวงจรซึ่งเป็นแบบ L โดยอาศัยข้อดีจากความจริงที่ว่าตัวเหนี่ยวนำกับตัวเก็บประจุทำงานกลับกันในกรณีของกระแสสลับ นั่นคือค่า Inductive Reactance เพิ่มขึ้นตามความถี่ ส่วนค่า Capacitance Inductance ลดลงตามความถี่ ดังนั้นในวงจรกรองความถี่ต่ำผ่านจะมีค่า Reactance ลดลงเมื่อความถี่เพิ่มขึ้นจึงเป็นการ By pass ความถี่สูงแต่จะมีค่า Reactance เพิ่มขึ้นต่อความถี่ต่ำสำหรับกรณี Parallel Unit (ตัวเก็บประจุต่อคร่อม Load) จะมีค่า Reactance ต่อกความถี่สูงขึ้นและผ่านความถี่ต่ำไปได้ในกรณีของ Series Unit (Coil ต่อกับ Load)



รูปที่ 2.16 วงจรกรองความถี่ต่ำผ่าน

สัญญาณพัลส์สวิตช์มอดูเลชันที่ออกจากภาคสวิตช์ซึ่งเพาเวอร์แอมป์ลิฟาย จะถูกนำมาผ่าน วงจรกรองความถี่ต่ำผ่านเพื่อที่จะกรองเอาสัญญาณพาหะออกไป ซึ่งจะได้สัญญาณที่มีลักษณะเหมือน สัญญาณอินพุตกลับมา วงจรกรองความถี่แบบที่สอง Second Order จะดีกว่าวงจรกรองความถี่แบบ อื่นๆ เนื่องจากได้สัญญาณที่มีลักษณะเหมือนสัญญาณอินพุตและมีขนาดของสัญญาณที่ใหญ่กว่าวงจร กรองความถี่ Order อื่นๆ

2.7 Power MOSFET

Bipolar Junction Transistor (BJT) เป็นอุปกรณ์ควบคุมกระแสและต้องการกระแสเบส สำหรับ เป็นกระแสไหลผ่านไปยังคอลเลคเตอร์ เนื่องจากกระแสที่คอลเลคเตอร์ขึ้นอยู่กับกระแสที่เบส (กระแส อินพุต) และ Current Gain ขึ้นอยู่กับอุณหภูมิที่รอยต่อ

Power MOSFET เป็นอุปกรณ์ควบคุมศักย์ค่าไฟฟ้าและต้องการเพียงกระแสอินพุตที่มีขนาด เล็กๆเท่านั้น ความเร็วในการสวิตช์ซึ่งอยู่ในหน่วย nano second (ns)

ชนิดของ MOSFET


MOSFET มีอยู่ 2 ชนิด

1. Depletion MOSFET
2. Enhancement MOSFET


1. Depletion MOSFET

แสดงตามรูปที่ 2.17(ก) Channel n จะประกอบด้วย n^+ ซิลิคอนเพื่อต่อเป็นค่าความต้านทาน ต่ำที่เกตนี้จะถูกแยกออกจากแชนเนลด้วยชั้นของออกไซด์บางๆ MOSFET นี้จะประกอบด้วยขั้ว 3 ขั้ว เรียกว่า เกต, เดรน และ ซอร์ส โดยปกติให้ศักย์ค่าไฟฟาลบต่ออยู่กับซอร์ส โดยค่าของศักย์ค่าไฟฟ้าขั้วเกต และซอร์ส คือ V_{gs} ทั้งนี้ค่าของ V_{gs} เป็นได้ทั้งบวกและลบ

เมื่อ V_{gs} เป็นลบอิเล็กตรอนจำนวนหนึ่งที่จากเกตจะเหนี่ยวนำให้เกิดประจุบวกมาออกอยู่บริเวณ แชนเนล ซึ่งจะไปหักล้างอิเล็กตรอนที่มีอยู่เดิม และถ้า V_{gs} มีค่าเป็นลบเพียงพอที่สามารถหักล้าง อิเล็กตรอนที่มีอยู่เดิมได้พอดีจะเกิดเป็นช่องว่างที่ไม่นำกระแส และทำให้ไม่มีกระแสไหลจากเดรนไป ยังซอร์ส ดังนั้น $I_{DS} = 0$ และเราเรียกค่าของ V_{gs} ปรากฏการณ์นี้ว่า Pinch-off-Voltage (V_p) ถ้า V_{gs} เป็นบวกที่แชนเนลจะเปิดกว้างขึ้นและค่าของ I_{ds} จะมีค่าเพิ่มขึ้นเนื่องจาก R_{ds} มีค่าลดลงทำให้ค่า ของ I_{ds} จะมีค่าเพิ่มขึ้น



(ก) n - Channel Depletion - Type MOSFET




(ข) p - Channel Depletion - Type MOSFET


รูปที่ 2.17 Depletion -Type MOSFET

2. Enhancement MOSFET

สำหรับ n-Channel ดังรูปที่ 2.18(ก) ถ้า V_{gs} มีค่าเป็นบวกประจุบวกที่ขาทะเหนี่ยวทำให้เกิดประจุลบขึ้นที่แชนเนลและถ้า V_{gs} มีค่ามากกว่าหรือเท่ากับ Threshold Voltage (V_t) ประจุลบที่ดูเหนี่ยวนำขึ้นที่แชนเนลจะก่อให้เกิดช่องทางเดินของกระแสขึ้น ทำให้สามารถมีกระแสไหลระหว่างขาทะเหนี่ยวและซอร์ส ได้



(ก) n - Channel Depletion - Type MOSFET



(ข) p - Channel Depletion - Type MOSFET

รูปที่ 2.18 Enhancement -Type MOSFET

2.8 Stead - State Characteristics

เนื่องจาก MOSFET เป็นอุปกรณ์แบบ Voltage - Controlled และมีอินพุตอิมพีแดนซ์สูงมากโดยที่เกทมีกระแสรั่วไหลเพียงเล็กน้อย

ค่าของ Trans conductance จะเป็นค่าที่สำคัญซึ่งจะเป็นอัตราส่วนระหว่างกระแสเดรน (Drain Current) กับค่าของความต่างศักย์ที่เกท-ซอร์ส (Gate-Source Voltage)

$$Transconductance = \frac{DrainCurrent}{GateSourceVoltage}$$

ส่วนค่า Transfer Characteristics ของ n – Channel และ p – Channel ของ MOSFET แสดงตามรูปที่ 2.19 และรูปที่ 2.20 แสดงเอาต์พุต Characteristics ของ n – Channel Enhancement MOSFET และมีย่านการทำงาน 3 ช่วงคือ

1. ย่าน Cut off Region ($V_{gs} \leq V_t$)
 2. ย่าน Pinch Off Region หรือ Saturation Region ($V_{ds} \geq V_{gs} - V_t$)
 3. ย่าน Linear Region ($V_{ds} \leq V_{gs} - V_t$)
- ในย่าน Linear Region ค่าของกระแสเดรนแปรผันกับค่า Drain Source Voltage (V_{ds}) เนื่องจากกระแสเดรนสูงและศักดาเดรนต่ำ Power Transistor มีการทำงานแบบสวิตช์ซึ่งในช่วง Linear Region ในย่าน Saturation Region ค่ากระแสเดรนจะมีค่าเกือบจะคงที่โดยจะมีการเพิ่มเล็กน้อยในค่าของ V_{ds} และการใช้งานของทรานซิสเตอร์ในย่านนี้จะนำไปใช้ประโยชน์ Voltage Amplification

รูปแบบการ Stead - State ซึ่งทั้ง Depletion – Type และ Enhancement – Type MOSFET แสดงในรูปที่ 2.21 ค่าของ Trans conductance(gm) กำหนดโดย


$$gm = \frac{\Delta I_d}{\Delta V_{gs}} : V_{ds} = \text{constant}$$

ค่าความต้านทานทางด้านเอาต์พุต


$$r_o = R_{ds}$$

$$R_{ds} = \frac{\Delta V_{ds}}{\Delta I_d}$$

ซึ่งจะมีค่าสูงมาก ๆ ในย่าน Pinch – Off (Mega ohms) จะมีค่าน้อยมาก ๆ ในย่าน Linear Region




(ก) Depletion-Type MOSFET



(ข) Enhancement-Type MOSFET


รูปที่ 2.19 Transfer Characteristic of MOSFET




รูปที่ 2.20 Output Characteristics of Enhancement-Type MOSFET

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สำหรับ Depletion-Type n-Channel MOSFET ค่าของเกท (หรืออินพุต) จะเป็นบวกหรือลบก็ได้ แต่ใน Enhancement-Type n-Channel MOSFET สักค่าไฟฟ้าที่เกทจะเป็นบวกเท่านั้น



(ก) Circuit Diagram




(ข) Equivalent Diagram

รูปที่ 2.21 Steady-State Switching Model of MOSFET


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.9 Switching Characteristics

เมื่อไม่มีสัญญาณ Gate Enhancement Mode เราจะพิจารณาเป็น Parasitic Capacitance ต่อกับซอร์ส (C_{gs}) และที่เดรน, C_{ds} และไดโอดต่อแบบ Reverse Bias จากเดรน ไปยังซอร์ส, C_{ds}



รูปที่ 2.22 Parasitic Mode of Enhancement-Type MOSFET with Internal Diode



รูปที่ 2.23 Switching Model of MOSFET

2.10 Gate Drive

เวลาในการ Turn-off ของ MOSFET ขึ้นอยู่กับช่วงเวลาในการประจุตัวเก็บประจุของอินพุต หรือ Gate Capacitance โดยช่วงเวลาในการ Turn-off นี้จะลดลงได้โดยทำการต่อวงจร RC เข้าไปโดยแสดงไว้ในรูปเพื่อทำการ Charge Gate Capacitance ให้เร็วขึ้นเมื่อ Gate Voltage Turn On กระแสเริ่มต้นในการ Charging ของ Capacitance คือ


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$I_g = \frac{V_g}{R_s}$$

และค่า Steady-State ของศักดาไฟฟ้าที่เกต คือ

$$V_{gs} = \frac{(R_g * V_g)}{(R_s + R_1 + R_g)}$$

เมื่อ R_s คือค่าความต้านทานของแหล่งกำเนิดของ เกต เดรน ซอร์ส



รูปที่ 2.24 Fast -Turn On Gate Circuit

2.11 แหล่งจ่ายไฟตรง

สำหรับหัวข้อนี้เราจะกล่าวถึงการวิเคราะห์และออกแบบแหล่งจ่ายไฟตรงของวงจร ซึ่งมีใช้ในวงจรอิเล็กทรอนิกส์ทั่วไป แหล่งจ่ายไฟตรงทำหน้าที่เปลี่ยนพลังงานไฟสลับให้เป็นพลังงานไฟตรง โดยมีแผนภาพบล็อกดังรูปที่ 2.25




รูปที่ 2.25 แผนภาพบล็อกของแหล่งจ่ายไฟตรง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.12 วงจรเรียงกระแส

วงจรเรียงกระแสครึ่งรูป (Half-wave rectifier)



(ก) วงจรเรียงกระแสครึ่งรูป

(ข) รูปคลื่น

รูปที่ 2.26 วงจรเรียงกระแสครึ่งรูปคลื่น

การคำนวณปริมาณทางไฟฟ้าที่สำคัญของวงจรเรียงกระแสครึ่งรูป จะทำได้ดังนี้

ให้ R_f = ความต้านทานไปหน้า (forward resistance) ของไดโอด

$$V_i = V_m \sin \omega t$$

$$i = I_m \sin \omega t = \frac{V_m}{R_f + R_L} \sin \omega t \text{ เมื่อ } 0 \leq \omega t \leq \pi$$

และ $i = 0$ เมื่อ $\pi \leq \omega t \leq 2\pi$

ดังนั้นกระแสไฟตรงขาออก

$$I_{dc} = \frac{1}{2\pi} \int_0^\pi I_m \sin \omega t d(\omega t) = \frac{I_m}{\pi} = \frac{V_m}{\pi(R_f + R_L)} \quad \dots\dots\dots (1)$$

ค่า RMS ของกระแสขาออก

$$I_{rms} = \left(\frac{1}{2\pi} \int_0^\pi I_m^2 \sin^2 \omega t d(\omega t) \right)^{1/2} = \frac{I_m}{2} \quad \dots\dots\dots (2)$$

แรงดันไฟฟ้าตรงขาออก

$$V_{dc} = I_{dc} R_L \quad \dots\dots\dots (3)$$


กำลังไฟฟ้าขาเข้า

$$P_i = I_{rms}^2 (R_f + R_L) \quad \dots\dots\dots (4)$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

วงเรียงกระแสเต็มรูป (Full-wave rectifier)

วงจรมีแสดงอยู่ในรูปที่ 2.27 (ก) ซึ่งมีชื่อเรียกว่า “เต็มรูปแบบจุดกลาง” (full-wave center-tapped FWCT) ส่วนแบบที่ใช้ไดโอด 4 ตัวนั้นชื่อว่า “เต็มรูปแบบบริดจ์” (full-wave bridge FWB)



(ก) วงจรวอร์เรจกระแสเต็มรูป

(ข) รูปคลื่น

รูปที่ 2.27 วงจรวอร์เรจกระแสเต็มรูป

การคำนวณค่ากระแสไฟตรง I_{dc} และกระแสยังผล I_{rms} จะได้ผลลัพธ์ดังนี้

$$I_{dc} = \frac{2I_m}{\pi} \dots\dots(5)$$

$$I_{rms} = \frac{I_m}{\sqrt{2}} \dots\dots(6)$$

โดยที่

$$I_m = \frac{V_m}{R_f + R_L}$$

กำลังไฟฟ้าขาเข้ามีค่าดังนี้

$$P_i = I_{rms}^2 (R_f + R_L) \dots\dots(7)$$

2.13 แรงดันย้อนกลับ (Peak inverse voltage-PIV)

PIV เป็นค่าแรงดันกลับสูงสุดที่ตกคร่อมไดโอดในขณะที่ตัวมันเองไม่ทำงาน ไดโอดที่ใช้จะต้องมีค่าแรงดันทลาย (breakdown) สูงกว่า PIV จากรูปที่ 2.27(ก) และรูปที่ 2.27(ข) จะสังเกตได้ว่า

PIV ของวงจรวอร์เรจกระแสครึ่งคลื่น = V_m โวลต์

PIV ของวงจรวอร์เรจกระแสเต็มคลื่น = $2V_m$ โวลต์

2.14 การคงค่าแรงดัน (Voltage Regulation)

การคงค่าหมายถึงการเปลี่ยนแปลงสัมพัทธ์ของแรงดันไฟตรงขาออกอันเป็นผลจากการไม่มีโหลด การคงค่าแรงดันมีนิยามดังนี้

$$\text{การคงค่าแรงดัน} = \frac{V_{\text{ไม่มีโหลด}} - V_{\text{เต็มโหลด}}}{V_{\text{เต็มโหลด}}} \quad \dots\dots\dots(8)$$

สำหรับวงจรเรียงกระแสครึ่งรูป แรงดันไฟตรง V_{dc} เมื่อมีโหลดเท่ากับ

$$\begin{aligned} \frac{V_m}{\pi} - I_{dc} R_f &= \frac{V_m}{\pi} - \frac{V_m R_f}{\pi(R_f + R_L)} \\ &= \frac{V_m R_L}{\pi(R_f + R_L)} \\ V_{dc} \text{ เมื่อไม่มีโหลด} &= \left(\frac{V_m}{\pi} \right) \\ \text{ดังนั้น การคงค่าแรงดัน} &= \frac{R_f}{R_L} \end{aligned} \quad \dots\dots\dots(9)$$

สำหรับวงจรแบบเต็มรูป แรงดันไฟตรง V_{dc} เมื่อมีโหลด

$$\begin{aligned} &= \frac{2V_m}{\pi} - I_{dc} R_f = \frac{2V_m R_L}{\pi(R_f + R_L)} \\ V_{dc} \text{ เมื่อไม่มีโหลด} &= \frac{2V_m}{\pi} \\ \text{การคงค่าแรงดัน} &= \frac{R_f}{R_L} \end{aligned} \quad \dots\dots\dots(10)$$

2.15 ตัวประกอบค่าระลอก (Ripple Factor)


เนื่องจากสัญญาณของวงจรเรียงกระแสทั้งองค์ประกอบไฟตรง และองค์ประกอบไฟสลับค่าไฟตรงหมายถึงค่าเฉลี่ยค่าไฟสลับเป็นเสมือนระลอกคลื่นที่แปรขึ้นลงรอบๆค่าเฉลี่ยนี้ อัตราส่วนของค่าไฟสลับต่อค่าไฟตรงเรียกว่า ตัวประกอบค่าระลอก(ripple factor) และมีนิยามดังนี้

ตัวประกอบค่าระลอก $r = \frac{\text{กำลังผล(rms) ขององค์ประกอบไฟสลับ}}{\text{ค่าเฉลี่ยของสัญญาณ}}$

$$= \frac{I'_{rms}}{I_{dc}} = \frac{V'_{rms}}{V_{dc}}$$

หมายเหตุ I'_{rms}, V'_{rms} หมายถึงค่ายังผลขององค์ประกอบไฟสลับเท่านั้น ส่วน I_{rms}, V_{rms} หมายถึงค่ายังผลของสัญญาณออก (รวมไฟตรงและไฟสลับ)

ให้ i เป็นสัญญาณดังรูปที่ 2.28 I_{dc} เป็นค่าเฉลี่ยของสัญญาณและ i' เป็นองค์ประกอบไฟสลับ (หรือเรียกว่า กระแสระลอก (ripple current)) จะได้รับความสัมพันธ์ดังต่อไปนี้



รูปที่ 2.28 กระแส i_{dc} ที่ประกอบด้วยค่าไฟตรง I_{dc} และค่าไฟสลับ i'

$$\text{ตัวประกอบค่าระลอก} \quad r = \frac{\sqrt{I_{rms}^2 - I_{dc}^2}}{I_{dc}} = \sqrt{\left(\frac{I_{rms}}{I_{dc}}\right)^2 - 1}$$

$$\text{สำหรับวงจรเรียงกระแสครึ่งรูป} \quad r = \left\{ \left(\frac{I_m}{\pi} \right)^2 - 1 \right\}^{1/2} \\ = 1.21$$

$$\text{สำหรับวงจรเรียงกระแสเต็มรูป} \quad r = \left\{ \left(\frac{I_m}{\sqrt{2}} \right)^2 - 1 \right\}^{1/2} \\ = 0.482$$


จะเห็นได้ว่าแรงดันออกของวงจรเรียงกระแสครึ่งรูปมีองค์ประกอบไฟสลับมากกว่าองค์ประกอบไฟตรง แม้กระทั่งวงจรเรียงกระแสเต็มรูปก็ยังให้ r สูงไปซึ่งจำเป็นจะต้องลดส่วนที่เป็นไฟสลับให้น้อยลงโดยใช้วงจรกรองช่วย

2.16 วงจรกรอง (Filter)

วงจรกรองที่ใช้ตัวเหนี่ยวนำ

วงจรจะต่ออยู่ระหว่างขั้วออกของวงจรเรียงกระแสและโหลด วงจรกรองมีหน้าที่กรององค์ประกอบไฟสลับออกจนเหลือแต่องค์ประกอบไฟตรง เพราะต้องการแต่ไฟตรงไปจ่ายให้แก่โหลด


ถ้าเราใช้ตัวเหนี่ยวนำ L หรือเรียกว่า Choke ต่ออนุกรมกับขั้วออกของวงจรเรียงกระแสดังรูปที่ 2.29 จะทำหน้าที่เป็นตัวกรองคือสามารถจะลดขนาดของฮาร์มอนิกที่ป้อนออกมาให้น้อยลงไปได้ ส่วนกระแสตรงจะลดลงไปเพียงเล็กน้อยเนื่องจากความต้านทานไฟตรงของตัวเหนี่ยวนำ



รูปที่ 2.29 วงจรเรียงกระแสครึ่งรูปและวงจรกรองที่ใช้ตัวเหนี่ยวนำ

วงจรเรียงกระแสครึ่งรูปและวงจรกรองที่ใช้ตัวเหนี่ยวนำ

รูปที่ 2.30 แสดงถึงแรงดันไฟฟ้าคร่อมโหลดเมื่อค่า L เปลี่ยนแปลงจุดสิ้นสุดของสัญญาณบนแกนนอนเรียกว่า จุดตัด (cutout point) ซึ่งเป็นจุดที่กระแสลดลงเป็นศูนย์ และต่อจากนั้นไดโอดจะหยุดนำกระแส




รูปที่ 2.30 รูปคลื่นแรงดันคร่อมโหลด R_L ของวงจรกรองที่ใช้ตัวเหนี่ยวนำ L
(V_m คือช่วงสูงของแรงดันเข้า)

จะเห็นได้ว่ากระแสไฟฟ้าไหลมากกว่าครึ่งวัฏจักร แต่ไม่เต็มวัฏจักรไม่ว่า L จะมีค่าใดเนื่องจากกระแสไหลไม่ตลอดเช่นนี้วงจรกรองที่ใช้ L จึงไม่เป็นที่นิยมใช้

วงจรเรียงกระแสเต็มรูปและวงจรกรองที่ใช้ตัวเหนี่ยวนำ

สำหรับวงจรเรียงกระแสเต็มรูปกระแส i จะไม่มีจุดตัด และจะไหลอย่างต่อเนื่องผ่าน โหลด (ดูรูปที่ 2.31 (ข))



(ก) วงจรเรียงกระแสเต็มรูปที่ใช้ L เป็นตัวกรอง

(ข) รูปคลื่นของกระแส

รูปที่ 2.31 วงจรเรียงกระแสเต็มรูปและวงจรกรองที่ใช้ตัวเหนี่ยวนำ

เราสามารถคำนวณกระแส i ได้ดังนี้

$$i = \frac{2V_m}{\pi R_L} - \frac{4V_m}{3\pi} \times \frac{\cos(2\omega t - \phi)}{\sqrt{R_L^2 + 4\omega^2 L^2}} \dots\dots\dots(11)$$

โดยที่ $\tan \phi = 2\omega L / R_L$

คำนวณตัวประกอบค่าระลอก(ripple factor) r ได้ดังนี้

$$r = \frac{2}{3\sqrt{2}} \times \frac{1}{\sqrt{1 + \frac{4\omega^2 L^2}{R_L^2}}} \dots\dots\dots(12)$$

จากสมการนี้จะเห็นได้ว่าตัวประกอบค่าระลอกจะดีขึ้น (เล็กลง) เมื่อความต้านทานโหลด R_L ลดลง ถ้า $R_L \rightarrow \infty$ r จะมีค่าสูงสุด (คำนวณอย่างใกล้ชิดจากสมการ (12) ได้เท่ากับ 0.47 จึงสรุปได้ว่าวงจรกรองที่ใช้ L นี้จะให้ตัวประกอบค่าระลอกดีขึ้น ถ้าต้องการจ่ายกระแสให้โหลดมากขึ้น

ในกรณีที่ $2\omega L \gg R_L$ สมการ(12) จะเขียนได้ดังนี้

$$r = \frac{1}{3\sqrt{2}} \times \frac{R_L}{\omega L} \dots\dots\dots(13)$$

ลองมาพิจารณาการคงค่าแรงดัน (regulation)

ขณะไม่มีโหลดแรงดันไฟตรงขาออก V_{dc} เท่ากับ

$$V_{dc} = I_{dc} R_L = \frac{2V_m}{\pi}$$


ขณะมีโหลดจะให้แรงดันไฟตรงขาออกดังนี้

$$V_{dc} = \frac{2V_m}{\pi} - I_{dc} R = I_{dc} (R_L - R)$$

โดยที่ R คือความต้านทานไปหน้าของไดโอดหรือ R_F บวกกับความต้านทานไฟตรงของตัวเหนี่ยวนำ


ดังนั้น การคงค่าแรงดัน $= \frac{R}{R_L} \dots\dots\dots(14)$

วงจรเรียงกระแสครึ่งรูปและวงจรกรองแบบ C



(ก) วงจรเรียงกระแสครึ่งรูปและวงจรกรองแบบ C

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



(จ) รูปคลื่น

รูปที่ 2.32 วงจรเรียงกระแสครึ่งรูปและวงจรกรองแบบ C

การคำนวณกระแสและแรงดันของวงจรในรูปที่ 2.32(ก) อาจแบ่งออกเป็น 2 ตอนคือ

1. ขณะที่ไดโอดทำงาน
2. ขณะที่ไดโอดหยุดทำงาน

เมื่อไดโอดทำงานกระแสจะมีค่าดังนี้

$$i = V_m \sqrt{\omega^2 C^2 + \frac{1}{R_L^2}} \sin(\omega t + \phi) \dots\dots(15)$$

โดยที่ $\phi = \tan^{-1}(\omega CR_L)$

สมการ(15) แสดงให้เห็นว่ายิ่ง C มีค่ามากกว่าการกรองยิ่งดีขึ้น กระแส i จะมีค่ามากขึ้นและไหลอยู่ในช่วงเวลาอันสั้น (ดูรูปที่ 2.32(จ))

ให้ t_1 เป็นเวลาที่กระแสหยุดไหล นั่นคือ $\sin(\omega t_1 + \phi) = 0$ ดังนั้น $\omega t_1 + \phi = \pi$ หรือ $\omega t_1 = \pi - \tan^{-1} \omega CR_L$

ให้ t_2 เป็นเวลาที่กระแสเริ่มไหลใหม่ในวัฏจักรถัดไปในระหว่าง t_1 ถึง t_2 C จะคายประจุให้ไหลลด ดังนั้น $V_o = Ae^{-(t-t_1)/CR_L}$

โดยที่ $A = V_o|_{t=t_1} = V_m \sin \omega t_1$

วงจรเรียงกระแสเต็มรูปและวงจรกรองแบบ C

แรงดันออกคร่อมโหลดแสดงได้ดังรูปที่ 2.32 การคำนวณอย่างใกล้เคียงอาจทำได้ดังนี้สมมติแรงดันออกในรูปที่ 2.33 มีลักษณะเป็นแรงดันไฟตรงบวกระลอกที่เป็นสัญญาณสามเหลี่ยม โดยมีค่าไฟตรง

$$V_{dc} = V_m - \frac{V_r}{2} \tag{16}$$


โดยที่ V_r คือค่ายอดของระลอกที่เป็นรูปสามเหลี่ยม ค่ายังผลของสัญญาณระลอกที่เป็นสามเหลี่ยมมีค่าเท่ากับ

$$V'_{rms} = \frac{V_r}{2\sqrt{3}} \tag{17}$$

แต่เนื่องจาก V_r คือแรงดันที่เกิดจากการคายประจุของ C ในช่วงเวลา T_2 (ดูรูปที่ 2.33) การที่สมมติว่าแรงดันช่วงนี้เป็นเชิงเส้น เท่ากับเป็นการสมมติว่า C คายประจุด้วยกระแสคงตัวซึ่งเท่ากับ I_{dc} ดังนั้นประจุที่สูญเสียไปในระยะ T_2 คือ $I_{dc}T_2$ และ

$$V_r = \frac{I_{dc}T_2}{C} \tag{18}$$

จะเห็นว่ายิ่ง C มีค่ามาก ระลอกจะน้อยลง เราอาจสมมติต่อไปได้อีกว่าช่วงเวลา T_1 ที่ไดโอดทำงานมีค่าน้อยมากเมื่อเทียบกับ T_2 ดังนั้น $T_2 \cong T/2 \cong 1/2f$ โดยที่ f คือความถี่ของสัญญาณแรงดันไฟฟ้าสลับขาเข้า (ความถี่ของไฟบ้าน = 50 Hz)



รูปที่ 2.33 รูปคลื่นของแรงดันขาออก

$$\text{ดังนั้น} \quad V_r = \frac{I_{dc}}{2fc} \quad \text{.....(19)}$$

เรากำหนดตัวประกอบค่าระลอกได้ดังนี้

$$r = \frac{1}{4\sqrt{3}fcR_L} \quad \text{.....(20)}$$

จากสมการ(16)และสมการ(19)จะได้

$$V_{dc} = V_m - \frac{I_{dc}}{4fc} \quad \text{.....(21)}$$

ค่า $1/4fc$ เป็นค่ายังผลของความต้านทานขาออก (effective output resistance) ของแหล่งจ่ายไฟตรง อาจพิสูจน์ได้ว่าการคงค่าแรงดันมีค่าเท่ากับ $1/4fCR_L$

ข้อดีของวงจรกรองแบบนี้คือให้ค่าระลอกน้อยและให้แรงดันไฟตรงสูง (เท่ากับประมาณ V_m) เมื่อ R_L มีค่าใหญ่ ส่วนข้อเสียก็คือให้ระลอกสูงและการคงค่าแรงดันที่เร็วเมื่อ R_L มีค่าน้อยและไดโอดจะต้องทนกระแสได้สูงด้วย

2.17 คำศัพท์ที่เกี่ยวข้องกับเพาเวอร์แอมป์ปพลิเคชัน

Distortion (ความเพี้ยน)

คำนี้ถ้าแปลกว้างๆ จะหมายถึงอะไรก็ตามที่เข้าไปเปลี่ยนแปลงหรือต่อเติมเข้ากับต้นฉบับเดิมๆ ปกติคำนี้หมายถึงสิ่งไม่พึงปรารถนาเท่านั้น ไม่นับการเปลี่ยนแปลงหรือเพิ่มเติมที่เราตั้งใจทำ เช่น อีควอลไลเซอร์ หรือตัวปรับเสียงที่เราใส่เข้าไปแต่งเติมสัญญาณเสียงให้ผิดไปจากต้นฉบับเดิมแต่เราตั้งใจให้เป็นเช่นนั้น ผลของมันจึงไม่นับเป็นความเพี้ยนแต่อย่างใด ความเพี้ยนสามารถแบ่งออกได้ 3 ประเภทดังนี้

Total Harmonics Distortion (ความเพี้ยนเชิงฮาร์โมนิกรวม)

เขียนย่อๆ ว่า (THD) เป็นความเพี้ยนชนิดที่คุ้นเคยกันมากในวงการเครื่องขยายเสียง THD เกิดขึ้นที่ความถี่ฮาร์โมนิกหรือความถี่ที่สูงกว่าความถี่หลักเป็นจำนวนเท่าตัวคูณจำนวนเต็ม เช่นสัญญาณเสียง 1000Hz นั้นจะมีความเพี้ยนเชิงฮาร์โมนิกที่ความถี่ 2kHz, 3kHz, 4kHz, 5kHz และสูงขึ้นไปเรื่อยๆ โดยปกติแล้วความเพี้ยนเชิงฮาร์โมนิกจะมีขนาดลดลงไปเรื่อยๆ ตามจำนวนเท่าของความถี่ที่เพิ่มขึ้น โดยกำหนดได้เป็น x dB ลงมาจากความถี่หลัก หรืออาจบอกเป็นเปอร์เซ็นต์เทียบกับความถี่หลักก็ได้ THD นี้สามารถวัดได้โดยใช้เครื่องมือที่เรียกว่า Distortion Analyzer หรือ Spectrum Analyzer

Inter modulation Distortion (ความเพี้ยนของการผสมสัญญาณข้ามความถี่)

หรือ IM จะเกิดเมื่อป้อนสัญญาณตั้งแต่ 2 ความถี่ขึ้นไปเข้าสู่วงจรทำให้เกิดความถี่ใหม่ขึ้น (ปกติจะเป็นผลบวกและผลต่างของ 2 ความถี่นั้น) ผู้กำหนดวิธีวัดความเพี้ยน IM ให้เป็นมาตรฐานคือสมาคมวิศวกรรมภาพยนตร์และโทรทัศน์ (Society of Motion Picture and television Engineer, SMPTE) โดยอาจใช้เครื่องมือวัดเฉพาะงานหรือเครื่องมือวัดมาตรฐานทั่วไปก็ได้

Transient Inter modulation Distortion (ความเพี้ยนของการผสมสัญญาณข้ามความถี่ชั่วพลัน)

หรือ TIM ความเพี้ยนชนิดนี้จะเกิดในขณะที่สัญญาณเสียงหรือดนตรีมีลักษณะจับปล้น (เช่น เสียงกระแทก ฯลฯ) และเกิดเพียงชั่วครู่เท่านั้น ซึ่งต่างจาก THD และ IM ที่จะเกิดตลอดเวลาแม้ขณะสัญญาณอินพุตคงที่ก็ตาม ความเพี้ยนชนิดนี้ทำให้ลดน้อยลงได้โดยใช้วงจรที่ออกแบบมาอย่างดี การวัด TIM ยังไม่มีมาตรฐานเนื่องจากเป็นสิ่งใหม่และซับซ้อนยังไม่สามารถเข้าใจได้หมดดังนั้นการวัดในปัจจุบันขึ้นอยู่กับผู้ผลิตเครื่องวัดแต่ละรายเป็นผู้กำหนดวิธีการตามเครื่องมือของตน ที่ผลิตขึ้นเฉพาะเท่านั้น

Power (กำลังงาน)

กำลังงานเป็นสิ่งที่เราคำนึงถึงเป็นอันดับแรก เมื่อก้าวถึงเครื่องขยายเสียงมีคำศัพท์หลายคำที่เกี่ยวข้องกับกำลังงานในระบบเสียงดังนี้

Average Power (กำลังงานแบบเฉลี่ย)

การเฉลี่ยกำลังงานของสัญญาณ ไฟฟ้าคือ การวัดกำลังงานที่แท้จริงและเป็นค่าที่เท่ากับกำลังงานความร้อนที่ได้จากตัวต้านทานเมื่อถูกขับด้วยสัญญาณเดียวกัน หรือเป็นค่าที่ได้จากการคูณแรงดัน RMS ด้วยกระแส RMS (โดยใช้ RMS มิเตอร์) การวัดแบบนี้จะเป็นสัดส่วนโดยตรงกับผลจากการเฉลี่ยกำลังงานในรูปคลื่นทางคณิตศาสตร์

Peak Power (กำลังงานสูงสุด)

กำลังงานสูงสุดของสัญญาณคือกำลังงานที่ปล่องออกมาสูงกว่าระดับปกติในช่วงสั้นๆ ปกติจะประมาณ 0.1 วินาทีหรือน้อยกว่า แต่กำลังงานสูงสุดของเครื่องขยายเสียงจะหมายถึงกำลังงานสูงสุดที่เครื่องขยายสามารถให้ได้ในช่วงสั้นๆ ในเสียงดนตรีนั้นอาจมีระดับสัญญาณสูงสุดได้สูงถึง 10 dB เหนือระดับเฉลี่ย ดังนั้นคุณสมบัติในการมีพลังงานสูงสุดจึงจำเป็นในระบบไฮไฟเครื่องขยายเสียงที่

จ่ายพลังงานเกินได้สูงๆ จะสามารถให้สัญญาณสูงสุดได้โดยไม่เกิดความเพี้ยนแต่คุณสมบัตินี้ก็ไม่ได้ถูกใช้บ่อยนักในชีวิตประจำวัน

Sensitivity (ความไว)

การวัดความไวหมายถึง การวัดความสามารถของไมโครโฟนในการเปลี่ยนสัญญาณเสียงไปเป็นสัญญาณไฟฟ้า หรือในกรณีของลำโพงจะเป็นการวัดความสามารถในการเปลี่ยนสัญญาณไฟฟ้าไปเป็นสัญญาณเสียงหรือเป็นการวัดประสิทธิภาพนั่นเอง

มีหน่วยสำหรับวัดความไวอยู่มากมาย แต่ละหน่วยก็สัมพันธ์กันดังตัวอย่างดังต่อไปนี้

1 ไมโครบาร์ เท่ากับ 74 dB SPL

1 Pa เท่ากับ 94 dB SPL

1.013 ไมโครบาร์ เท่ากับ 1 dyn/cm^2

1 N/m^2 เท่ากับ 1 Pa

1 Pa เท่ากับ 10 ไมโครบาร์ = 10 dyn/cm^2

$\text{dB (EIA)} = \text{dBm}/10 \text{ dyn/cm}^2 - 94 \text{ dB}$

$\text{dBm}/10 \text{ dyn/cm}^2 = \text{dBv}/\text{ไมโครบาร์} + 22.2 \text{ dB}$ (ที่อิมพีแดนซ์เท่ากับ 150Ω)

$\text{dBv}/\text{ไมโครบาร์} = 20 \log [(mV/Pa)/1000] - 20 \text{ dB}$

$mV/Pa = 10^{4 + [(dBv/\text{ไมโครบาร์})/20]}$

ความไวของลำโพงสามารถวัดได้คร่าวๆ ได้เท่ากับค่า SPL ที่แนวแกนลำโพง ณ ระยะห่าง 4 ฟุต หรือ 1 เมตร โดยป้อนสัญญาณความถี่ที่กำหนดค่า 1 วัดค่านี้จะเป็นความไว/วัตต์/เมตร หรือความไว/วัตต์/4 ฟุต ตามแต่ระยะที่ใช้

Signal – to – Noise Ratio

เขียนย่อได้ว่า S/N หรือ SNR อัตราส่วนของอุปกรณ์นี้หรือวงจรใดๆ หมายถึง ความแตกต่างระหว่างระดับสัญญาณกับระดับสัญญาณรบกวน ในเรื่องของสัญญาณของวงจรอิเล็กทรอนิกส์สัญญาณรบกวนจะเกิดจากอุณหภูมิ, เกาเซียนนอยส์ในวงจรส่วนในงานบันทึกเสียง/ภาพ สัญญาณรบกวน หมายถึง เสียงรบกวนในเนื้อเทป , เม็ดหยาบๆ ของเนื้อฟิล์ม ฯลฯ ระดับสัญญาณอาจถูกเพิ่มเติมจากภายนอกได้เช่น การสอดแทรกทางแม่เหล็กไฟฟ้า เป็นต้น

บทที่ 3

การออกแบบและการสร้างวงจร


CLASS D POWER AMPLIFIER ประกอบด้วยส่วนต่างๆดังนี้

1. วงจรสร้างสัญญาณฟันเลื่อย(Saw tooth Generator)
2. วงจร Pulse Width Modulation (PWM)
3. วงจรยกระดับสัญญาณ Level Shift
4. วงจรเลื่อนเฟส Phase Shift
5. วงจรขับกำลัง(Driver)และวงจรSwitching Amplifier
6. การออกแบบวงจร Low Pass Filter
7. วงจรแหล่งจ่ายไฟตรง Full wave ที่มีเอาต์พุต $\pm 16.5V$
8. วงจรแหล่งจ่ายไฟตรงแบบ Full wave ที่มีเอาต์พุต $\pm 5V$
9. วงจรแหล่งจ่ายไฟตรงแบบ half wave ที่มีเอาต์พุต $12V$

3.1 วงจรสร้างสัญญาณฟันเลื่อย(Saw tooth Generator)

สำหรับการออกแบบการสร้างสัญญาณฟันเลื่อยนี้เราได้ใช้ไอซี เบอร์ TL082

$$f = \frac{1}{2C(R_1 + R_2)} \left(\frac{R_3}{R_4} \right) \quad \dots\dots(3.1)$$




รูปที่ 3.1 แสดงวงจรสร้างสัญญาณฟันเลื่อย

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ซึ่งภายในไอซีเบอร์ TL082 ประกอบด้วยออปแอมป์ 2 ตัว ซึ่งออปแอมป์ตัวหนึ่งจะทำหน้าที่กำเนิดสัญญาณรูปคลื่นสี่เหลี่ยม จากนั้นไปผ่านวงจรอินทริเกรตจะทำให้เกิดเป็นสัญญาณรูปคลื่นฟันเลื่อยออกมาซึ่งสามารถนำมวหาความถี่ได้จากสมการที่ 3.1 เราสามารถทำการออกแบบเพื่อกำเนิดสัญญาณฟันเลื่อยที่มีความถี่ประมาณ 100kHz โดยจะเป็นแคร์เรียร์เพื่อนำไปใช้ในการมอดูเลต

3.2 วงจรพัลส์วิดธ์มอดูเลชัน Pulse Width Modulation (PWM)

ในภาคนี้จะประกอบด้วยวงจรสองส่วน โดยส่วนแรกนั้นจะเป็นวงจรสร้างสัญญาณรูปคลื่นฟันเลื่อยจากข้อ 3.1 และส่วนที่สองคือวงจรเปรียบเทียบแรงดัน (Voltage Comparator) ซึ่งใช้สำหรับเปรียบเทียบสัญญาณอินพุตกับสัญญาณฟันเลื่อยที่จะใช้เป็นสัญญาณพาหะ




รูปที่ 3.2 หลักการทำงานของพัลส์วิดธ์มอดูเลชัน

จากรูปที่ 3.2 จะเห็นว่าสัญญาณอินพุตของเรานั้นจะป้อนเข้าที่ขา Non-Inverting และสัญญาณแคร์เรียร์ นั้นถูกป้อนเข้าที่ขา Inverting ซึ่งสัญญาณที่ป้อนให้ขา Non-Inverting มีค่ามากกว่าสัญญาณที่ป้อนเข้าที่ขา Inverting แล้วเอาต์พุตที่ได้จะมีค่าเท่ากับ +Vcc แต่ถ้าสัญญาณที่ป้อนเข้าที่ขา Non-Inverting มีค่าน้อยกว่าสัญญาณที่เข้ามาที่ขา Inverting แล้วเอาต์พุตที่ได้จะมีค่าเท่ากับ -Vcc เพราะฉะนั้นสัญญาณที่ได้จากคอมพาราเตอ์จะเป็นพัลส์ที่ได้สวิงจาก 0 ถึง +5vp จะมีความกว้างของสัญญาณเปลี่ยนแปลงไปตามขนาดของสัญญาณอินพุต ซึ่งในโครงการนี้เราจะออกแบบโดยเลือกใช้ไอซีเบอร์ LM311 ซึ่งเป็นออปแอมป์ Voltage Comparator

3.3 วงจรยกระดับสัญญาณ (Level Shift)


จากวงจรคอมพิวเตอร์เราจะได้เอาต์พุตสวิงอยู่ที่ 0 ถึง +5vp เราจึงต้องทำการยกระดับสัญญาณให้ได้เอาต์พุตสวิงอยู่ที่ -3vp ถึง -15vp จากวงจรในโครงการนี้เราจะใช้ทรานซิสเตอร์เบอร์2N5401และไดโอดเบอร์1N4148



รูปที่ 3.3 แสดงวงจรยกระดับสัญญาณ

3.4 วงจรเลื่อนเฟส (Phase Shift)

เมื่อสัญญาณถูกยกระดับด้วยวงจร Level Shift แล้วจะทำการเลื่อนเฟสโดยวงจร Level Phase Shift โดยโครงการนี้เราใช้ไอซี เบอร์MC 14001B เป็น Nor Gateและไอซีเบอร์MC 14081Bเป็น And Gate




รูปที่3.4แสดงวงจรเลื่อนเฟส

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เมื่อผ่านวงจรเลื่อนเฟสแล้วสัญญาณจากเดิมที่สวิงอยู่ที่ -3vp ถึง -15vp จะกลายเป็นสัญญาณที่มีการสวิงอยู่ที่ -3vp ถึง -15vp อีกชุดหนึ่ง ซึ่งเราจะได้สัญญาณออกมาสองสัญญาณที่กลับเฟสกัน 180° เพื่อนำไปเป็นอินพุตในภาค Driver ต่อไป

3.5 วงจรขับกำลัง (Driver) และวงจร Switching Amplifier แบบ half bridge


ในส่วนวงจรขับกำลัง (Driver) นี้ทำหน้าที่เพิ่มกระแสให้มากขึ้นเพื่อที่จะไป Drive Power MOSFET ให้สามารถทำงานได้คือมีกระแสเพียงพอที่ทำให้ MOSFET เกิดการเหนี่ยวนำจนเกิดแกนเหล็กที่ใช้นำกระแสวงจรขับกำลังนี้จะใช้ไอซี เบอร์ IR 2110



รูปที่ 3.5 แสดงวงจรขับกำลังและวงจรสวิตซ์ซิ่งแอมป์ปไฟลายเออร์แบบ half bridge

ในโครงการนี้เราเลือกใช้ PowerMOSFET เบอร์ IRF640 ซึ่งตามโครงสร้างของ Power MOSFET ตัวนี้จะสามารถทนแรงดันสูงสุดได้ถึง 200V และทนกระแสได้สูงสุดถึง 16A ไดโอดเสมือนที่อยู่ภายในตัว Power MOSFET จะทำหน้าที่ให้กระแสที่ได้จากการคายประจุระหว่างขาเดรนและซอร์สไหลกลับ ซึ่งจะคล้ายกับ Free-Wheel Diode

3.6 วงจรขับกำลัง (Driver) และวงจร Switching Amplifier แบบ Full bridge




รูปที่ 3.6 แสดงวงจรขับกำลังและวงจรสวิทช์ซิ่งแอมป์ลิฟายเออร์แบบ Full bridge

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

มีการต่อวงจรแบบพื้นฐานอยู่สองแบบด้วยกันคือแบบ half bridge และแบบ full bridge การต่อวงจรแบบ half bridge จากรูปที่ 3.5 จะเห็นได้ว่าลักษณะการต่อวงจรแบบนี้จะไม่สลับซับซ้อนมากนัก ซึ่งจากการออกแบบนี้ได้เลือกการต่อวงจรแบบ full bridge ซึ่งจะมีลักษณะการต่อวงจรดังรูปที่ 3.6 ซึ่งจะใช้วงจรเดียวกัน และแหล่งจ่ายที่ใช้เป็นแหล่งจ่ายเดียวกัน และพัลส์วิดท์มอดูเลชันที่ได้จากเอาต์พุตจะต้องไม่มีแรงดันDCเข้ามาเพราะจะทำให้ลำโพงขาด เนื่องจากขดลวดVOICE มีความต้านทานต่อแรงดันDCต่ำ

3.7 การออกแบบวงจรกรองความถี่ต่ำผ่าน



รูปที่ 3.7 วงจร Second Order Butterworth Low Pass Filter โดยเปรียบเทียบค่าโงง $R = 8\Omega$

จากสูตร Second Order Butterworth Low Pass Filter

สมการ Fourier Transform ของ Second Order Butterworth Low Pass Filter

$$H(j\omega) = \frac{A_v}{\frac{j\omega^2}{\omega_c} + 2\xi\left(\frac{j\omega}{\omega_c}\right) + 1}$$

$$= \frac{1}{LC(j\omega)^2 + \frac{L}{C}(j\omega) + 1}$$

$$LC = \frac{1}{\omega_c^2}, \quad \frac{L}{R} = \frac{2\xi}{\omega_c}$$

ที่ความถี่คัตออฟ 20kHz

$$R = 8\Omega$$

$$\xi = 0.707$$

$$\omega_c = 2\pi \times 20\text{kHz}$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ดังนั้นเราสามารถหาค่า L, C ได้

$$L = \frac{2R\xi}{\omega_c} = \frac{2 \times 8 \times 0.707}{2\pi \times 20\text{kHz}} = 90.018\mu\text{H}$$


$$C = \frac{1}{L\omega_c^2} = \frac{1}{90.018\mu\text{H} \times (2\pi \times 20\text{kHz})^2} = 0.703\mu\text{F}$$

จะเห็นได้ว่าค่า L, C ที่ได้ไม่มีขายตามท้องตลาดเราจำเป็นต้องทำการพันขดลวดเองหรืออาจเลือกใช้ค่า L, C โดยประมาณค่าใกล้เคียง

3.8 การออกแบบแหล่งจ่ายไฟตรงของวงจร

วงจรแหล่งจ่ายไฟตรง Full wave ที่มีเอาต์พุต $\pm 16.5\text{V}$

วงจรแหล่งจ่ายไฟตรงแบบ Full wave $\pm 16.5\text{V}$ ดังแสดงในรูปที่ 3.8 นี้เราจะใช้บริดไดโอดที่ทนกระแส 15A เพราะเนื่องจากต้องจ่ายกระแสให้กับ MOSFET ซึ่งกินกระแสมากในเวลาทำงาน ซึ่งบริดไดโอดจะทำหน้าที่ดีเทคสัญญาณไฟสลับให้เป็นสัญญาณไฟตรง จากนั้นจะใช้ C ค่า $10,000\mu\text{F}/50\text{V}$ จำนวน 2 ตัวทำหน้าที่กรองแรงดันให้เรียบ ทางด้านไฟบวกและ C ค่า $0.01\mu\text{F}/50\text{V}$ ทำหน้าที่เป็นตัว By Pass ความถี่ที่รบกวนทิ้งไป และในกรณีเดียวกันเราจะใช้ C ค่า $10,000\mu\text{F}/50\text{V}$ จำนวน 2 ตัวทำหน้าที่กรองแรงดันให้เรียบทางด้านไฟลบและ C ค่า $0.01\mu\text{F}/50\text{V}$ ทำหน้าที่ By Pass สัญญาณรบกวนทิ้งไปเช่นเดียวกัน ส่วน $R10k\Omega$ และ LED จะติดไว้เพื่อแสดงให้เห็นว่าวงจรมันกำลังทำงานอยู่หรือไม่ และเมื่อปิดสวิตช์แล้วยังช่วยในการ discharge ของตัวเก็บประจุอีกด้วย




รูปที่ 3.8 วงจรแหล่งจ่ายไฟตรง Full wave ที่มีเอาต์พุต $\pm 16.5\text{V}$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

วงจรแหล่งจ่ายไฟตรงแบบ Full wave ที่มีเอาต์พุต $\pm 5V$


วงจรแหล่งจ่ายไฟตรงแบบ Full wave ที่มีเอาต์พุต $\pm 5V$ ดังรูปที่ 3.9 นี้เราจะใช้บริดไดโอดที่ทนกระแสได้ถึง 6A ทำหน้าที่ดีเทคสัญญาณไฟกระแสสลับให้เป็นสัญญาณกระแสตรงแบบ Full Wave จากนั้นใช้ไอซีเรกูเลเตอร์ เบอร์ 7805 ในการเรกูเลตแรงดันทางด้านบวก และใช้ไอซีเรกูเลเตอร์เบอร์ 7905 ในการเรกูเลตแรงดันทางด้านลบ จากนั้นใช้ C ค่า $2,200\mu F / 50V$ ทำหน้าที่กรองแรงดันให้เรียบ และใช้ C ค่า $0.01\mu F / 50V$ ทำหน้าที่เป็นตัว By Pass ความถี่ที่รบกวนทิ้งไป ส่วน $R10k\Omega$ และ LED จะติดไว้เพื่อแสดงให้เห็นว่าวงจรนั้นกำลังทำงานอยู่หรือไม่ และเมื่อปิดสวิตช์แล้วยังช่วยในการ discharge ของตัวเก็บประจุอีกด้วย



รูปที่ 3.9 วงจรแหล่งจ่ายไฟตรงแบบ Full wave ที่มีเอาต์พุต $\pm 5V$

วงจรแหล่งจ่ายไฟตรงแบบ half wave ที่มีเอาต์พุต 12 V

วงจรแหล่งจ่ายไฟตรงแบบ half wave ที่มีเอาต์พุต 12V ดังรูปที่ 3.10 นี้เราใช้ไดโอดเบอร์ 1N5404 เนื่องจากทนกระแสได้ถึง 6A ทำหน้าที่ในการดีเทคสัญญาณไฟกระแสสลับให้เป็นแรงดันกระแสตรง จากนั้นใช้ C ค่า $2,200\mu F / 50V$ ทำหน้าที่กรองแรงดันให้เรียบและใช้ C ค่า $0.01\mu F / 50V$ ทำหน้าที่เป็นตัว By Pass ความถี่ที่รบกวนทิ้งไป




รูปที่ 3.10 วงจรแหล่งจ่ายไฟตรงแบบ half wave ที่มีเอาต์พุต 12 V

บทที่ 4

ผลการทดลอง

4.1 วงจรสร้างสัญญาณรูปคลื่นฟันเลื่อย (Saw tooth Generator)

สัญญาณรูปคลื่นฟันเลื่อยรูปที่ 4.1 ซึ่งวัดได้จากวงจรรูปที่ 3.1




Ch.1 แสดงสัญญาณรูปคลื่นฟันเลื่อย

รูปที่ 4.1 สัญญาณรูปคลื่นฟันเลื่อย 3Vp ที่มีความถี่ 100kHz

4.2 วงจรพัลส์ตัวคูณมอดูเลชัน


จากรูปที่ 4.2 เป็นการวัดสัญญาณอินพุตรูปคลื่นไซน์เทียบกับสัญญาณรูปคลื่นฟันเลื่อยซึ่งวัดจากวงจรรูปที่ 3.2 โดยที่สัญญาณ ไซน์ 3.8Vp-p ที่ความถี่ 11kHz และสัญญาณรูปคลื่นฟันเลื่อย 6Vp-p ที่ความถี่ 100 kHz



Ch.1 สัญญาณรูปคลื่นไซน์
Ch.2 สัญญาณรูปคลื่นฟันเลื่อย

รูปที่ 4.2 สัญญาณ ไซน์เทียบกับสัญญาณรูปคลื่นฟันเลื่อย


จากรูปที่ 4.2 เป็นการวัดสัญญาณอินพุตรูปคลื่นไซน์เทียบกับสัญญาณพัลส์วิดท์มอดูเลชั่น ซึ่งวัดจากวงจรรูปที่ 3.2 โดยที่สัญญาณไซน์ 3.8Vp-p ที่ความถี่ 11 kHz และสัญญาณพัลส์วิดท์มอดูเลชั่น 5Vp ที่ความถี่ 100kHz



Ch.1 สัญญาณรูปคลื่นพัลส์
วิดท์มอดูเลชั่น
Ch.2 สัญญาณรูปคลื่นไซน์

รูปที่ 4.3 สัญญาณไซน์เทียบกับสัญญาณพัลส์วิดท์มอดูเลชั่น

จากรูปที่ 4.3 และรูปที่ 4.4 เป็นการวัดสัญญาณรูปคลื่นฟันเลื่อยเทียบกับสัญญาณพัลส์วิดท์มอดูเลชั่น ซึ่งวัดจากวงจรรูปที่ 3.2 โดยที่สัญญาณรูปคลื่นฟันเลื่อย 6Vp-p ที่ความถี่ 100 kHz และสัญญาณพัลส์วิดท์มอดูเลชั่น 5Vp ที่ความถี่ 100kHz




Ch.1 สัญญาณรูปคลื่นพัลส์
วิดท์มอดูเลชั่น
Ch.2 สัญญาณรูปคลื่นฟันเลื่อย

รูปที่ 4.4 เป็นการวัดสัญญาณรูปคลื่นฟันเลื่อยเทียบกับสัญญาณพัลส์วิดท์มอดูเลชั่น

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4.3 วงจรยกระดับสัญญาณ

จากรูปที่ 4.5 เป็นสัญญาณพัลส์วอร์มอดูเลชั่นที่ 5Vp เทียบกับสัญญาณที่ถูกยกระดับจากวงจรรูปที่ 3.3 โดยสัญญาณมีขนาด -3Vp ถึง 15Vp ที่มีความถี่ 100kHz




Ch.1 เป็นสัญญาณพัลส์วอร์มอดูเลชั่น
 Ch.2 เป็นสัญญาณพัลส์วอร์มอดูเลชั่นที่ถูกยกระดับ

รูปที่ 4.5 สัญญาณพัลส์วอร์มอดูเลชั่นเทียบกับสัญญาณที่ถูกยกระดับ

4.4 วงจรเลื่อนเฟส (Phase Shift)

จากรูปที่ 4.6 เป็นการเทียบสัญญาณที่มีการเลื่อนเฟส 180° โดยสัญญาณมีขนาด -3Vp ถึง 15Vp ที่มีความถี่ 100kHz




Ch.1 แสดงสัญญาณ low side band
 Ch.2 แสดงสัญญาณ high side band

รูปที่ 4.6 เป็นการเทียบสัญญาณที่มีการเลื่อนเฟส 180°

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4.5 วงจรขับกำลัง (Driver) และวงจร Switching Amplifier


จากรูปที่ 4.7 สัญญาณ H_{in} มีขนาด -3Vp ถึง -15Vp ที่มีความถี่ 100kHz เทียบกับสัญญาณเอาต์พุตที่มีขนาด 15Vp-p ที่มีความถี่ 100 kHz



Ch.1 เป็นสัญญาณ H_{in}
Ch.2 เป็นสัญญาณเอาต์พุต


รูปที่ 4.7 เทียบสัญญาณ H_{in} เทียบกับสัญญาณเอาต์พุต

จากรูปที่ 4.8 เป็นการวัดสัญญาณจากวงจรรูปที่ 3.2 โดยที่เปรียบเทียบสัญญาณเสียงกับสัญญาณรูปคลื่นฟันเลื่อย และรูปที่ 4.9 โดยที่สัญญาณพัลส์วิดธ์มอดูเลชั่น เกิดจากการเปรียบเทียบสัญญาณเสียงกับสัญญาณรูปคลื่นฟันเลื่อย ซึ่งความกว้างของพัลส์จะมีการเปลี่ยนแปลงตลอดโดยมีขนาด 5Vp ที่ความถี่ 100kHz



Ch.1 เป็นสัญญาณเสียง
Ch.2 เป็นสัญญาณรูปคลื่นฟันเลื่อย

รูปที่ 4.8 สัญญาณเสียงเทียบกับสัญญาณรูปคลื่นฟันเลื่อย




Ch.1เป็นสัญญาณเสียง
Ch.2เป็นสัญญาณพัลส์สวิทช์
มอดูเลชั่น

รูปที่ 4.9 สัญญาณพัลส์สวิทช์มอดูเลชั่นซึ่งเกิดจากการมอดูเลตสัญญาณเสียง

4.6 สัญญาณเอาต์พุตที่ได้จากการต่อวงจรแบบ full bridge

จากรูปที่ 4.10 เป็นสัญญาณเอาต์พุตที่ได้จากการต่อวงจรแบบ full bridge โดยสัญญาณพัลส์สวิทช์มอดูเลชั่นมีขนาดแอมพลิจูดเพิ่มขึ้นเป็น30Vp-p ที่ความถี่ 90.32kHz




Ch.1 เป็นสัญญาณพัลส์สวิทช์
มอดูเลชั่น

รูปที่ 4.10 สัญญาณพัลส์สวิทช์มอดูเลชั่นที่ได้จากการต่อวงจรแบบ full bridge

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4.7 สเปกตรัมของสัญญาณการมอดูเลตความกว้างพัลส์

จากรูปที่ 4.11 แชนเนล 1 แสดงสัญญาณการมอดูเลตความกว้างพัลส์ และแชนเนล 2 แสดงสเปกตรัมของสัญญาณการมอดูเลตความกว้างพัลส์




Ch.1 สัญญาณมอดูเลตความกว้างพัลส์
Ch.2 สเปกตรัมของสัญญาณการมอดูเลตความกว้างพัลส์

รูปที่ 4.11 สเปกตรัมของสัญญาณการมอดูเลตความกว้างพัลส์

4.8 สัญญาณเอาต์พุตที่ผ่านวงจรกรองความถี่ต่ำผ่าน

จากรูปที่ 4.12 เป็นการเปรียบเทียบสัญญาณอินพุตรูปคลื่นไซน์ 2.8 Vp-p ที่ความถี่ 307.9 kHz กับสัญญาณเอาต์พุตที่ผ่านวงจรกรองความถี่ต่ำผ่าน โดยมีขนาดแอมพลิจูดเพิ่มขึ้นเป็น 15 Vp-p ที่ความถี่ 307.9 kHz




Ch.1 เป็นสัญญาณอินพุตรูปคลื่นไซน์เวฟ
Ch.2 เป็นสัญญาณเอาต์พุตที่ผ่านวงจรกรองความถี่ต่ำผ่าน

รูปที่ 4.12 สัญญาณอินพุตรูปคลื่นไซน์เวฟเทียบกับสัญญาณเอาต์พุตที่ผ่านวงจรกรองความถี่ต่ำผ่าน

4.9 สัญญาณ เอาต์พุตที่ผ่านวงจรกรองความถี่ต่ำผ่านซึ่งเกิดการ Saturate

จากรูปที่ 4.13 เป็นการเปรียบเทียบสัญญาณอินพุตรูปคลื่นไซน์ 5Vp-p ที่ความถี่ 307.9kHz กับ สัญญาณเอาต์พุตที่ผ่านวงจรกรองความถี่ต่ำผ่าน โดยมีขนาดแอมพลิจูดเพิ่มขึ้นเป็น 30Vp-p ที่ความถี่ 307.9kHz และที่แอมพลิจูดขนาดดังกล่าวเกิดการ Saturate ขึ้นจะเห็นได้ว่าสัญญาณเกิดความผิดเพี้ยน




Ch.1 เป็นสัญญาณอินพุตรูปคลื่นไซน์เวฟ
Ch.2 เป็นสัญญาณเอาต์พุตที่ผ่านวงจรกรองความถี่ต่ำผ่านที่เกิดการ Saturate

รูปที่ 4.13 สัญญาณอินพุตรูปคลื่นไซน์เวฟเทียบกับสัญญาณเอาต์พุตที่ผ่านวงจรกรองความถี่ต่ำผ่านที่เกิดการ Saturate

4.10 สเปกตรัมของสัญญาณไซน์เวฟที่ได้จากการผ่านวงจรกรองความถี่ต่ำผ่าน

จากรูปที่ 4.14 แชนแนล 1 แสดงสัญญาณไซน์เวฟที่ได้จากการคิมอดูเลตความกว้างพัลส์ และ แชนแนล 2 แสดงสเปกตรัมของสัญญาณที่ได้จากการคิมอดูเลตความกว้างพัลส์




Ch.1 สัญญาณการคิมอดูเลตความกว้างพัลส์
Ch.2 สเปกตรัมของสัญญาณการคิมอดูเลตความกว้างพัลส์

รูปที่ 4.14 สเปกตรัมของสัญญาณการคิมอดูเลตความกว้างพัลส์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4.11 วงจรแหล่งจ่ายไฟตรง Full wave ที่มีเอาต์พุต $\pm 16.5V$


รูปที่ 4.15 แสดงแรงดันเอาต์พุตที่วัดได้จากวงจรรูปที่ 3.8 แหล่งจ่ายไฟตรง Full wave ที่มีเอาต์พุต $\pm 16.5V$



รูปที่ 4.15 แสดงแรงดันเอาต์พุตที่มีเอาต์พุต $\pm 16.5V$

4.12 วงจรแหล่งจ่ายไฟตรงแบบ Full wave ที่มีเอาต์พุต $\pm 5V$

จากรูปที่ 4.16 แสดงแรงดันเอาต์พุตที่วัดได้จากวงจรรูปที่ 3.9 แหล่งจ่ายไฟตรงแบบ Full wave ที่มีเอาต์พุต $\pm 5V$




รูปที่ 4.16 แสดงแรงดันเอาต์พุตที่มีเอาต์พุต $\pm 5V$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4.13 วงจรแหล่งจ่ายไฟตรงแบบ half wave ที่มีเอาต์พุต 12 V


รูปที่ 4.17 แสดงแรงดันเอาต์พุตที่วัดได้จากวงจรรูปที่ 3.10 แหล่งจ่ายไฟตรงแบบ half wave ที่มีเอาต์พุต 12V




รูปที่ 4.17 แสดงแรงดันเอาต์พุตที่มีเอาต์พุต 12V

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4.14 ภาพถ่ายของเครื่องขยายเสียงคลาสสิกที่เสร็จสมบูรณ์แล้ว



รูปที่ 4.18 แสดงภาพของเครื่องขยายเสียงคลาสสิก
ภาพแสดงให้เห็นวงจรภายในของเครื่องขยายเสียงคลาสสิก



รูปที่ 4.19 แสดงภาพวงจรภายในของเครื่องขยายเสียงคลาสสิก

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4.15 จากการทดลองหาค่าความเพี้ยนของฮาร์โมนิกรวม (Total Harmonic Distortion :THD)

สามารถหาได้จากสมการดังต่อไปนี้

$$THD = \frac{\sum_{n=2}^{\infty} |C_n|^2}{|C_1|^2} \times 100$$

เมื่อ C_n = สเปกตรัมฮาร์โมนิกที่ n

C_1 = สเปกตรัมฮาร์โมนิกที่ 1

จากผลการทดลองวงจรพัลส์วีดิทัศน์มอดูเลชัน Spectrum สัญญาณข่าวสารที่ความถี่ 1.13kHz , แอมพลิจูด 141mV

| ตำแหน่งที่ | ค่าของ Spectrum | ตำแหน่งที่ | ค่าของ Spectrum |
|------------|--|------------|--|
| 1 | $\Delta 500\text{Hz}$ $\Delta 194\text{mV}$ $@ 3.50\text{kHz}$ $@ 195\text{mV}$ | 6 | $\Delta 500\text{Hz}$ $\Delta 0.00\text{V}$ $@ 13.50\text{kHz}$ $@ 1.00\text{mV}$ |
| 2 | $\Delta 500\text{Hz}$ $\Delta 0.00\text{mV}$ $@ 5.50\text{kHz}$ $@ 1.00\text{mV}$ | 7 | $\Delta 500\text{Hz}$ $\Delta 0.00\text{V}$ $@ 15.50\text{kHz}$ $@ 1.00\text{mV}$ |
| 3 | $\Delta 500\text{Hz}$ $\Delta 0.00\text{V}$ $@ 7.50\text{kHz}$ $@ 1.00\text{mV}$ | 8 | $\Delta 500\text{Hz}$ $\Delta 0.00\text{V}$ $@ 17.50\text{kHz}$ $@ 1.00\text{mV}$ |
| 4 | $\Delta 500\text{Hz}$ $\Delta 0.00\text{V}$ $@ 9.50\text{kHz}$ $@ 1.00\text{mV}$ | 9 | $\Delta 500\text{Hz}$ $\Delta 0.00\text{V}$ $@ 19.50\text{kHz}$ $@ 1.00\text{mV}$ |
| 5 | $\Delta 500\text{Hz}$ $\Delta 0.00\text{V}$ $@ 11.50\text{kHz}$ $@ 1.00\text{mV}$ | 10 | $\Delta 500\text{Hz}$ $\Delta 0.00\text{V}$ $@ 21.50\text{kHz}$ $@ 1.00\text{mV}$ |

จากสมการ

$$\begin{aligned}
 THD &= \frac{\sum_{n=2}^{\infty} |C_n|^2}{|C_1|^2} \times 100 \\
 &= \frac{((1)^2 + (1)^2 + (1)^2 + (1)^2 + (1)^2 + (1)^2 + (1)^2 + (1)^2 + (1)^2 + (1)^2)(1 \times 10^{-3})^2}{(195 \times 10^{-3})^2} \times 100 \\
 &= \frac{(1+1+1+1+1+1+1+1+1+1)(1 \times 10^{-6})}{195^2 \times 10^{-6}} \times 100 \\
 &= \frac{9}{38,025} \times 100 \\
 &= 2.37 \times 10^{-4} \times 10^2
 \end{aligned}$$

$$\therefore THD = 0.02\%$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4.16 การทดลองหาค่าประสิทธิภาพ (Efficiency)

ที่โหลด 8Ω

จากสมการ

$$\text{Efficiency} = \frac{Pl}{P_s} \times 100\%$$

$$Pl = \frac{V_L^2}{8R_L}$$

$$= \frac{15^2}{8(8)}$$

$$= 3.52W$$

$$P_s = I_1[V_1] + I_2[V_2]$$

$$= 0.15(16.5) + 0.15(16.5)$$

$$= 4.95W$$

$$\% \text{ Efficiency} = \frac{Pl}{P_s} \times 100\%$$

$$= \frac{3.52W}{4.95W} \times 100$$

$$= 71.11\%$$

โดยที่

V_L = แรงดันที่ตกคร่อมโหลด (V_{p-p})

R_L = ความต้านทานของโหลด (Ω)

I_1 = กระแสที่ใช้ทางซีกบวก (A_{rms})

V_1 = แรงดันไฟตรงที่ใช้ทางซีกบวก (V)

I_2 = กระแสที่ใช้ทางซีกลบ (A_{rms})

V_2 = แรงดันไฟตรงที่ใช้ทางซีกลบ (V)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4.17 การทดลองหาค่าอัตราขยาย (Gain)

จากผลการทดลองรูปที่ 4.13

$$\text{Gain} = \frac{V_o}{V_i}$$

$$= \frac{30}{5}$$

$$= 6 \text{ เท่า}$$

โดยที่

V_o = แรงดันเอาต์พุต

V_i = แรงดันอินพุต



บทที่ 5

บทสรุปและการเสนอแนะ

โครงการนี้เป็นการออกแบบเครื่องขยายเสียงคลาสดี โดยอาศัยการมอดูเลตสัญญาณเสียงแบบการมอดูเลตความกว้างพัลส์นี้ ในขั้นตอนแรกได้ออกแบบวงจรกำเนิดสัญญาณรูปคลื่นฟันเลื่อยเป็นสัญญาณอ้างอิงที่ความถี่ 100kHz โดยใช้ ไอซีเบอร์ TL 082 เป็นตัวกำเนิดสัญญาณรูปคลื่นฟันเลื่อย และได้ออกแบบวงจรพัลส์วีดธึมมอดูเลชั่น โดยใช้อปแอมป์เบอร์ LM 311 ทำหน้าที่เป็นคัมมอดูเลตความกว้างพัลส์ เมื่อทำการทดลองวงจรทั้งสองเป็นผลสำเร็จจึงได้ทำการศึกษาและออกแบบวงจรขยายสวิทซ์ซิ่งแบบ Full Bridge โดยเลือก MOSFET เบอร์ IRF 640 เป็นแบบชนิด N-Channel จากนั้นทำการออกแบบตัวขับ Gate MOFET โดยใช้ไอซีเบอร์ IR 2110 เป็นตัวขับ Gate MOFET และได้ทดลองวงจรเป็นผลสำเร็จ จากนั้นได้คำนวณหาค่าประสิทธิภาพและหาอัตราขยายของเครื่องขยายเสียง ท้ายที่สุดจึงทำการประกอบวงจรลงกล่องพร้อมใช้งานได้จริง และคุณภาพของเสียงก็ดีพอสมควรและเหมาะสมสำหรับการนำไปพัฒนาในโอกาสต่อไป

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บรรณานุกรม

1. ศาสตราจารย์ ดร.วิวัฒน์ กิรานนท์ , “วิศวกรรมสื่อสาร(Communication Engineering)” , สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง , กรุงเทพฯ , พิมพ์ครั้งที่ 2 ,2542
2. ผศ. ประภากร สุวรรณะ , “เอกสารการสอนวิชา Electronic Engineering” , ภาควิชาวิศวกรรมอิเล็กทรอนิกส์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง
3. รศ.ดร. ปราโมทย์ วาดเขียน, ผศ.ดร. จีรสุดา โกศิยาภรณ์ , “เอกสารการสอนวิชา Electronic Engineering” , ภาควิชาวิศวกรรมโทรคมนาคม, สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง
4. ดร. โททม อารียา , “วงจรอิเล็กทรอนิกส์ (เล่ม3)” , บริษัทซีเอ็ดยูเคชั่น จำกัด, กรุงเทพฯ, 2526
5. คู่มือลิเนียร์ไอซี เล่ม 1, บริษัทซีเอ็ดยูเคชั่น จำกัด, กรุงเทพฯ, พิมพ์ครั้งที่ 1 ,2522



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



TL082 TL082A - TL082B

GENERAL PURPOSE J-FET DUAL OPERATIONAL AMPLIFIERS

- WIDE COMMON-MODE (UP TO V_{CC}^+) AND DIFFERENTIAL VOLTAGE RANGE
- LOW INPUT BIAS AND OFFSET CURRENT
- OUTPUT SHORT-CIRCUIT PROTECTION
- HIGH INPUT IMPEDANCE J-FET INPUT STAGE
- INTERNAL FREQUENCY COMPENSATION
- LATCH UP FREE OPERATION
- HIGH SLEW RATE : $16V/\mu s$ (typ)



DESCRIPTION

The TL082, TL082A and TL082B are high speed J-FET input dual operational amplifiers incorporating well matched, high voltage J-FET and bipolar transistors in a monolithic integrated circuit.

The devices feature high slew rates, low input bias and offset current, and low offset voltage temperature coefficient.


ORDER CODE

| Part Number | Temperature Range | Package | | |
|--------------|-------------------|---------|---|---|
| | | N | D | P |
| TL082M/AM/BM | -55°C, +125°C | • | • | • |
| TL082I/AI/BI | -40°C, +105°C | • | • | • |
| TL082C/AC/BC | 0°C, +70°C | • | • | • |

Example : TL082CD, TL082IN

N = Dual In Line Package (DIP)
D = Small Outline Package (SO) - also available in Tape & Reel (DT)
P = Thin Shrink Small Outline Package (TSSOP) - only available in Tape & Reel (PT)

PIN CONNECTIONS (top view)



ELECTRICAL CHARACTERISTICS

$V_{CC} = \pm 15V$, $T_{amb} = +25^{\circ}C$ (unless otherwise specified)

| Symbol | Parameter | TL082I,M,AC,AI,AM,BC,BI,BM | | | TL082C | | | Unit |
|---------------|---|----------------------------|------------|------|----------|------------|-------------------|------------|
| | | Min. | Typ. | Max. | Min. | Typ. | Max. | |
| V_{io} | Input Offset Voltage ($R_s = 50\Omega$) $T_{amb} = +25^{\circ}C$ $T_{min} \leq T_{amb} \leq T_{max}$ | TL082 | 3 | 10 | | 3 | 10 | mV |
| | | TL082A | 3 | 6 | | | | |
| | | TL082B | 1 | 3 | | | | |
| | | TL082 | | 13 | | | 13 | |
| | | TL082A | | 7 | | | | |
| TL082B | | 5 | | | | | | |
| DV_{io} | Input Offset Voltage Drift | | 10 | | | 10 | $\mu V/^{\circ}C$ | |
| I_{io} | Input Offset Current - note 1) $T_{amb} = +25^{\circ}C$ $T_{min} \leq T_{amb} \leq T_{max}$ | | 5 | 100 | | 5 | 100 | pA nA |
| I_{ib} | Input Bias Current -note 1 $T_{amb} = +25^{\circ}C$ $T_{min} \leq T_{amb} \leq T_{max}$ | | 20 | 200 | | 20 | 400 | pA nA |
| A_{vd} | Large Signal Voltage Gain ($R_L = 2k\Omega$, $V_o = \pm 10V$) $T_{amb} = +25^{\circ}C$ $T_{min} \leq T_{amb} \leq T_{max}$ | 50 25 | 200 | | 25 15 | 200 | | V/mV |
| SVR | Supply Voltage Rejection Ratio ($R_S = 50\Omega$) $T_{amb} = +25^{\circ}C$ $T_{min} \leq T_{amb} \leq T_{max}$ | 80 80 | 86 | | 70 70 | 86 | | dB |
| I_{CC} | Supply Current, no load $T_{amb} = +25^{\circ}C$ $T_{min} \leq T_{amb} \leq T_{max}$ | | 1.4 | 2.5 | | 1.4 | 2.5 | mA |
| V_{icm} | Input Common Mode Voltage Range | ± 11 | +15 -12 | | ± 11 | +15 -12 | | V |
| CMR | Common Mode Rejection Ratio ($R_S = 50\Omega$) $T_{amb} = +25^{\circ}C$ $T_{min} \leq T_{amb} \leq T_{max}$ | 80 80 | 86 | | 70 70 | 86 | | dB |
| I_{os} | Output Short-circuit Current $T_{amb} = +25^{\circ}C$ $T_{min} \leq T_{amb} \leq T_{max}$ | 10 10 | 40 | 60 | 10 10 | 40 | 60 | mA |
| $\pm V_{opp}$ | Output Voltage Swing $T_{amb} = +25^{\circ}C$ $T_{min} \leq T_{amb} \leq T_{max}$ | $R_L = 2k\Omega$ | 10 | 12 | | 10 | 12 | V |
| | | $R_L = 10k\Omega$ | 12 | 13.5 | | 12 | 13.5 | |
| | | $R_L = 2k\Omega$ | 10 | | | 10 | | |
| | | $R_L = 10k\Omega$ | 12 | | | 12 | | |
| SR | Slew Rate ($T_{amb} = +25^{\circ}C$) $V_{in} = 10V$, $R_L = 2k\Omega$, $C_L = 100pF$, unity gain | 8 | 16 | | 8 | 16 | | V/ μs |
| t_r | Rise Time ($T_{amb} = +25^{\circ}C$) $V_{in} = 20mV$, $R_L = 2k\Omega$, $C_L = 100pF$, unity gain | | 0.1 | | | 0.1 | | μs |
| K_{ov} | Overshoot ($T_{amb} = +25^{\circ}C$) $V_{in} = 20mV$, $R_L = 2k\Omega$, $C_L = 100pF$, unity gain | | 10 | | | 10 | | % |
| GBP | Gain Bandwidth Product ($T_{amb} = +25^{\circ}C$) $V_{in} = 10mV$, $R_L = 2k\Omega$, $C_L = 100pF$, $f = 100kHz$ | 2.5 | 4 | | 2.5 | 4 | | MHz |
| R_i | Input Resistance | | 10^{12} | | | 10^{12} | | Ω |


TL082 - TL082A - TL082B

| Symbol | Parameter | TL082I,M,AC,AI,AM, BC,BI,BM | | | TL082C | | | Unit |
|-----------------|---|--------------------------------|------|------|--------|------|------|--------------------------------------|
| | | Min. | Typ. | Max. | Min. | Typ. | Max. | |
| THD | Total Harmonic Distortion ($T_{amb} = +25^{\circ}\text{C}$), $f = 1\text{kHz}$, $R_L = 2\text{k}\Omega$, $C_L = 100\text{pF}$, $A_V = 20\text{dB}$, $V_o = 2V_{pp}$ | | 0.01 | | | 0.01 | | % |
| e_n | Equivalent Input Noise Voltage $R_S = 100\Omega$, $f = 1\text{kHz}$ | | 15 | | | 15 | | $\frac{\text{nV}}{\sqrt{\text{Hz}}}$ |
| ϕ_m | Phase Margin | | 45 | | | 45 | | degrees |
| V_{o1}/V_{o2} | Channel Separation $A_V = 100$ | | 120 | | | 120 | | dB |


1. The input bias currents are junction leakage currents which approximately double for every 10°C increase in the junction temperature.




MAXIMUM PEAK-TO-PEAK OUTPUT VOLTAGE versus FREQUENCY




MAXIMUM PEAK-TO-PEAK OUTPUT VOLTAGE versus FREQUENCY




MAXIMUM PEAK-TO-PEAK OUTPUT VOLTAGE versus FREQUENCY




MAXIMUM PEAK-TO-PEAK OUTPUT VOLTAGE versus FREE AIR TEMP.




MAXIMUM PEAK-TO-PEAK OUTPUT VOLTAGE versus LOAD RESISTANCE




MAXIMUM PEAK-TO-PEAK OUTPUT VOLTAGE versus SUPPLY VOLTAGE




INPUT BIAS CURRENT versus FREE AIR TEMPERATURE




LARGE SIGNAL DIFFERENTIAL VOLTAGE AMPLIFICATION versus FREE AIR TEMP.




LARGE SIGNAL DIFFERENTIAL VOLTAGE AMPLIFICATION AND PHASE SHIFT versus FREQUENCY




TOTAL POWER DISSIPATION versus FREE AIR TEMPERATURE




SUPPLY CURRENT PER AMPLIFIER versus FREE AIR TEMPERATURE




SUPPLY CURRENT PER AMPLIFIER versus SUPPLY VOLTAGE




COMMON MODE REJECTION RATIO versus FREE AIR TEMPERATURE




VOLTAGE FOLLOWER LARGE SIGNAL PULSE RESPONSE




OUTPUT VOLTAGE versus ELAPSED TIME



EQUIVALENT INPUT NOISE VOLTAGE versus FREQUENCY



TOTAL HARMONIC DISTORTION versus FREQUENCY



PARAMETER MEASUREMENT INFORMATION

Figure 1 : Voltage Follower







Figure 2 : Gain-of-10 Inverting Amplifier



TYPICAL APPLICATIONS
100KHZ QUADRUPLE OSCILLATOR




PACKAGE MECHANICAL DATA
8 PINS - PLASTIC DIP



| Dim. | Millimeters | | | Inches | | |
|------|-------------|------|-------|--------|-------|-------|
| | Min. | Typ. | Max. | Min. | Typ. | Max. |
| A | | 3.32 | | | 0.131 | |
| a1 | 0.51 | | | 0.020 | | |
| B | 1.15 | | 1.65 | 0.045 | | 0.065 |
| b | 0.356 | | 0.55 | 0.014 | | 0.022 |
| b1 | 0.204 | | 0.304 | 0.008 | | 0.012 |
| D | | | 10.92 | | | 0.430 |
| E | 7.95 | | 9.75 | 0.313 | | 0.384 |
| e | | 2.54 | | | 0.100 | |
| e3 | | 7.62 | | | 0.300 | |
| e4 | | 7.62 | | | 0.300 | |
| F | | | 6.6 | | | 0.260 |
| i | | | 5.08 | | | 0.200 |
| L | 3.18 | | 3.81 | 0.125 | | 0.150 |
| Z | | | 1.52 | | | 0.060 |


TL082 - TL082A - TL082B

PACKAGE MECHANICAL DATA
8 PINS - PLASTIC MICROPACKAGE (SO)



| Dim. | Millimeters | | | Inches | | |
|------|-------------|------|------|--------|-------|-------|
| | Min. | Typ. | Max. | Min. | Typ. | Max. |
| A | | | 1.75 | | | 0.069 |
| a1 | 0.1 | | 0.25 | 0.004 | | 0.010 |
| a2 | | | 1.65 | | | 0.065 |
| a3 | 0.65 | | 0.85 | 0.026 | | 0.033 |
| b | 0.35 | | 0.48 | 0.014 | | 0.019 |
| b1 | 0.19 | | 0.25 | 0.007 | | 0.010 |
| C | 0.25 | | 0.5 | 0.010 | | 0.020 |
| c1 | 45° (typ.) | | | | | |
| D | 4.8 | | 5.0 | 0.189 | | 0.197 |
| E | 5.8 | | 6.2 | 0.228 | | 0.244 |
| e | | 1.27 | | | 0.050 | |
| e3 | | 3.81 | | | 0.150 | |
| F | 3.8 | | 4.0 | 0.150 | | 0.157 |
| L | 0.4 | | 1.27 | 0.016 | | 0.050 |
| M | | | 0.6 | | | 0.024 |
| S | 8° (max.) | | | | | |

PACKAGE MECHANICAL DATA
8 PINS - THIN SHRINK SMALL OUTLINE PACKAGE



| Dim. | Millimeters | | | Inches | | |
|------|-------------|-------|------|--------|--------|-------|
| | Min. | Typ. | Max. | Min. | Typ. | Max. |
| A | | | 1.20 | | | 0.05 |
| A1 | 0.05 | | 0.15 | 0.01 | | 0.006 |
| A2 | 0.80 | 1.00 | 1.05 | 0.031 | 0.039 | 0.041 |
| b | 0.19 | | 0.30 | 0.007 | | 0.15 |
| c | 0.09 | | 0.20 | 0.003 | | 0.012 |
| D | 2.90 | 3.00 | 3.10 | 0.114 | 0.118 | 0.122 |
| E | | 6.40 | | | 0.252 | |
| E1 | 4.30 | 4.40 | 4.50 | 0.169 | 0.173 | 0.177 |
| e | | 0.65 | | | 0.025 | |
| k | 0° | | 8° | 0° | | 8° |
| l | 0.50 | 0.60 | 0.75 | 0.09 | 0.0236 | 0.030 |
| L | 0.45 | 0.600 | 0.75 | 0.018 | 0.024 | 0.030 |
| L1 | | 1.000 | | | 0.039 | |

Information furnished is believed to be accurate and reliable. However, STMicroelectronics assumes no responsibility for the consequences of use of such information nor for any infringement of patents or other rights of third parties which may result from its use. No license is granted by implication or otherwise under any patent or patent rights of STMicroelectronics. Specifications mentioned in this publication are subject to change without notice. This publication supersedes and replaces all information previously supplied. STMicroelectronics products are not authorized for use as critical components in life support devices or systems without express written approval of STMicroelectronics.

© The ST logo is a registered trademark of STMicroelectronics

© 2001 STMicroelectronics - Printed in Italy - All Rights Reserved
 STMicroelectronics GROUP OF COMPANIES

Australia - Brazil - Canada - China - Finland - France - Germany - Hong Kong - India - Israel - Italy - Japan - Malaysia
 Malta - Morocco - Singapore - Spain - Sweden - Switzerland - United Kingdom - United States

© <http://www.st.com>

นี่เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

LM111/LM211/LM311

Voltage Comparator

1.0 General Description

The LM111, LM211 and LM311 are voltage comparators that have input currents nearly a thousand times lower than devices like the LM106 or LM710. They are also designed to operate over a wider range of supply voltages: from standard $\pm 15V$ op amp supplies down to the single 5V supply used for IC logic. Their output is compatible with RTL, DTL and TTL as well as MOS circuits. Further, they can drive lamps or relays, switching voltages up to 50V at currents as high as 50 mA.

Both the inputs and the outputs of the LM111, LM211 or the LM311 can be isolated from system ground, and the output can drive loads referred to ground, the positive supply or the negative supply. Offset balancing and strobe capability are provided and outputs can be wire OR'ed. Although slower than the LM106 and LM710 (200 ns response time vs 40 ns)

the devices are also much less prone to spurious oscillations. The LM111 has the same pin configuration as the LM106 and LM710.


The LM211 is identical to the LM111, except that its performance is specified over a $-25^{\circ}C$ to $+85^{\circ}C$ temperature range instead of $-55^{\circ}C$ to $+125^{\circ}C$. The LM311 has a temperature range of $0^{\circ}C$ to $+70^{\circ}C$.

2.0 Features

- Operates from single 5V supply
- Input current: 150 nA max. over temperature
- Offset current: 20 nA max. over temperature
- Differential input voltage range: $\pm 30V$
- Power consumption: 135 mW at $\pm 15V$


3.0 Typical Applications (Note 3)

Offset Balancing



00570436


Strobing



00570437

Note: Do Not Ground Strobe Pin. Output is turned off when current is pulled from Strobe Pin.


Increasing Input Stage Current (Note 1)



00570438

Note 1: Increases typical common mode slew from 7.0V/ μs to 18V/ μs .


Detector for Magnetic Transducer



00570439


3.0 Typical Applications (Note 3) (Continued)

Digital Transmission Isolator



00570440

Relay Driver with Strobe




00570441

*Absorbs inductive kickback of relay and protects IC from severe voltage transients on V⁺ line.

Note: Do Not Ground Strobe Pin.

Strobing off Both Input and Output Stages (Note 2)




00570442

Note: Do Not Ground Strobe Pin.

Note 2: Typical input current is 50 pA with inputs strobed off.

Note 3: Pin connections shown on schematic diagram and typical applications are for H08 metal can package.


Positive Peak Detector



00570423

*Solid tantalum

Zero Crossing Detector Driving MOS Logic



00570424

4.0 Absolute Maximum Ratings for the LM111/LM211 (Note 10)

If Military/Aerospace specified devices are required, please contact the National Semiconductor Sales Office/Distributors for availability and specifications.

| | |
|--|-----------|
| Total Supply Voltage (V_{B4}) | 36V |
| Output to Negative Supply Voltage (V_{74}) | 50V |
| Ground to Negative Supply Voltage (V_{14}) | 30V |
| Differential Input Voltage | $\pm 30V$ |
| Input Voltage (Note 4) | $\pm 15V$ |
| Output Short Circuit Duration | 10 sec |
| Operating Temperature Range | |

| | |
|---|----------------|
| LM111 | -55°C to 125°C |
| LM211 | -25°C to 85°C |
| Lead Temperature (Soldering, 10 sec) | 260°C |
| Voltage at Strobe Pin | $V^+ - 5V$ |
| Soldering Information | |
| Dual-In-Line Package | |
| Soldering (10 seconds) | 260°C |
| Small Outline Package | |
| Vapor Phase (60 seconds) | 215°C |
| Infrared (15 seconds) | 220°C |
| See AN-450 "Surface Mounting Methods and Their Effect on Product Reliability" for other methods of soldering surface mount devices. | |
| ESD Rating (Note 11) | 300V |

Electrical Characteristics (Note 6) for the LM111 and LM211

| Parameter | Conditions | Min | Typ | Max | Units |
|-------------------------------|--|-------|-------------|------|---------------|
| Input Offset Voltage (Note 7) | $T_A=25^\circ\text{C}$, $R_S \leq 50k$ | | 0.7 | 3.0 | mV |
| Input Offset Current | $T_A=25^\circ\text{C}$ | | 4.0 | 10 | nA |
| Input Bias Current | $T_A=25^\circ\text{C}$ | | 60 | 100 | nA |
| Voltage Gain | $T_A=25^\circ\text{C}$ | 40 | 200 | | V/mV |
| Response Time (Note 8) | $T_A=25^\circ\text{C}$ | | 200 | | ns |
| Saturation Voltage | $V_{IN} \leq -5\text{ mV}$, $I_{OUT} = 50\text{ mA}$ $T_A=25^\circ\text{C}$ | | 0.75 | 1.5 | V |
| Strobe ON Current (Note 9) | $T_A=25^\circ\text{C}$ | | 2.0 | 5.0 | mA |
| Output Leakage Current | $V_{IN} \geq 5\text{ mV}$, $V_{OUT} = 35V$ $T_A=25^\circ\text{C}$, $I_{STROBE} = 3\text{ mA}$ | | 0.2 | 10 | nA |
| Input Offset Voltage (Note 7) | $R_S \leq 50\text{ k}$ | | | 4.0 | mV |
| Input Offset Current (Note 7) | | | | 20 | nA |
| Input Bias Current | | | | 150 | nA |
| Input Voltage Range | $V^+ = 15V$, $V^- = -15V$, Pin 7 Pull-Up May Go To 5V | -14.5 | 13.8, -14.7 | 13.0 | V |
| Saturation Voltage | $V^+ \geq 4.5V$, $V^- = 0$ $V_{IN} \leq -6\text{ mV}$, $I_{OUT} \leq 8\text{ mA}$ | | 0.23 | 0.4 | V |
| Output Leakage Current | $V_{IN} \geq 5\text{ mV}$, $V_{OUT} = 35V$ | | 0.1 | 0.5 | μA |
| Positive Supply Current | $T_A=25^\circ\text{C}$ | | 5.1 | 6.0 | mA |
| Negative Supply Current | $T_A=25^\circ\text{C}$ | | 4.1 | 5.0 | mA |

Note 4: This rating applies for ± 15 supplies. The positive input voltage limit is 30V above the negative supply. The negative input voltage limit is equal to the negative supply voltage or 30V below the positive supply, whichever is less.

Note 5: The maximum junction temperature of the LM111 is 150°C, while that of the LM211 is 110°C. For operating at elevated temperatures, devices in the H08 package must be derated based on a thermal resistance of 165°C/W, junction to ambient, or 20°C/W, junction to case. The thermal resistance of the dual-in-line package is 110°C/W, junction to ambient.

Note 6: These specifications apply for $V_S = \pm 15V$ and Ground pin at ground, and $-55^\circ\text{C} \leq T_A \leq 125^\circ\text{C}$, unless otherwise stated. With the LM211, however, all temperature specifications are limited to $-25^\circ\text{C} \leq T_A \leq 85^\circ\text{C}$. The offset voltage, offset current and bias current specifications apply for any supply voltage from a single 5V supply up to $\pm 15V$ supplies.

Note 7: The offset voltages and offset currents given are the maximum values required to drive the output within a volt of either supply with a 1 mA load. Thus, these parameters define an error band and take into account the worst-case effects of voltage gain and R_S .

Note 8: The response time specified (see definitions) is for a 100 mV input step with 5 mV overdrive.

Note 9: This specification gives the range of current which must be drawn from the strobe pin to ensure the output is properly disabled. Do not short the strobe pin to ground; it should be current driven at 3 to 5 mA.

Note 10: Refer to RETS111X for the LM111H, LM111J and LM111J-8 military specifications.

Note 11: Human body model, 1.5 k Ω in series with 100 pF.

5.0 Absolute Maximum Ratings for the LM311 (Note 12)

If Military/Aerospace specified devices are required, please contact the National Semiconductor Sales Office/Distributors for availability and specifications.

| | |
|--|-----------|
| Total Supply Voltage (V_{S4}) | 36V |
| Output to Negative Supply Voltage (V_{74}) | 40V |
| Ground to Negative Supply Voltage (V_{14}) | 30V |
| Differential Input Voltage | $\pm 30V$ |
| Input Voltage (Note 13) | $\pm 15V$ |
| Power Dissipation (Note 14) | 500 mW |
| ESD Rating (Note 19) | 300V |

| | |
|--------------------------------------|----------------|
| Output Short Circuit Duration | 10 sec |
| Operating Temperature Range | 0° to 70°C |
| Storage Temperature Range | -65°C to 150°C |
| Lead Temperature (soldering, 10 sec) | 260°C |
| Voltage at Strobe Pin | $V^+ - 5V$ |
| Soldering Information | |
| Dual-In-Line Package | |
| Soldering (10 seconds) | 260°C |
| Small Outline Package | |
| Vapor Phase (60 seconds) | 215°C |
| Infrared (15 seconds) | 220°C |

See AN-450 "Surface Mounting Methods and Their Effect on Product Reliability" for other methods of soldering surface mount devices.

Electrical Characteristics (Note 15) for the LM311

| Parameter | Conditions | Min | Typ | Max | Units |
|--------------------------------|--|-------|-------------|------|-------|
| Input Offset Voltage (Note 16) | $T_A = 25^\circ\text{C}$, $R_S \leq 50k$ | | 2.0 | 7.5 | mV |
| Input Offset Current (Note 16) | $T_A = 25^\circ\text{C}$ | | 6.0 | 50 | nA |
| Input Bias Current | $T_A = 25^\circ\text{C}$ | | 100 | 250 | nA |
| Voltage Gain | $T_A = 25^\circ\text{C}$ | 40 | 200 | | V/mV |
| Response Time (Note 17) | $T_A = 25^\circ\text{C}$ | | 200 | | ns |
| Saturation Voltage | $V_{IN} \leq -10\text{ mV}$, $I_{OUT} = 50\text{ mA}$ $T_A = 25^\circ\text{C}$ | | 0.75 | 1.5 | V |
| Strobe ON Current (Note 18) | $T_A = 25^\circ\text{C}$ | | 2.0 | 5.0 | mA |
| Output Leakage Current | $V_{IN} \geq 10\text{ mV}$, $V_{OUT} = 35V$ $T_A = 25^\circ\text{C}$, $I_{STROBE} = 3\text{ mA}$ $V^- = \text{Pin } 1 = -5V$ | | 0.2 | 50 | nA |
| Input Offset Voltage (Note 16) | $R_S \leq 50K$ | | | 10 | mV |
| Input Offset Current (Note 16) | | | | 70 | nA |
| Input Bias Current | | | | 300 | nA |
| Input Voltage Range | | -14.5 | 13.8, -14.7 | 13.0 | V |
| Saturation Voltage | $V^+ \geq 4.5V$, $V^- = 0$ $V_{IN} \leq -10\text{ mV}$, $I_{OUT} \leq 8\text{ mA}$ | | 0.23 | 0.4 | V |
| Positive Supply Current | $T_A = 25^\circ\text{C}$ | | 5.1 | 7.5 | mA |
| Negative Supply Current | $T_A = 25^\circ\text{C}$ | | 4.1 | 5.0 | mA |

Note 12: "Absolute Maximum Ratings indicate limits beyond which damage to the device may occur. Operating Ratings indicate conditions for which the device is functional, but do not guarantee specific performance limits."

Note 13: This rating applies for $\pm 15V$ supplies. The positive input voltage limit is 30V above the negative supply. The negative input voltage limit is equal to the negative supply voltage or 30V below the positive supply, whichever is less.

Note 14: The maximum junction temperature of the LM311 is 110°C. For operating at elevated temperature, devices in the H08 package must be derated based on a thermal resistance of 165°C/W, junction to ambient, or 20°C/W, junction to case. The thermal resistance of the dual-in-line package is 100°C/W, junction to ambient.

Note 15: These specifications apply for $V_S = \pm 15V$ and Pin 1 at ground, and $0^\circ\text{C} < T_A < +70^\circ\text{C}$, unless otherwise specified. The offset voltage, offset current and bias current specifications apply for any supply voltage from a single 5V supply up to $\pm 15V$ supplies.


Note 16: The offset voltages and offset currents given are the maximum values required to drive the output within a volt of either supply with 1 mA load. Thus, these parameters define an error band and take into account the worst-case effects of voltage gain and R_S .

Note 17: The response time specified (see definitions) is for a 100 mV input step with 5 mV overdrive.


Note 18: This specification gives the range of current which must be drawn from the strobe pin to ensure the output is properly disabled. Do not short the strobe pin to ground; it should be current driven at 3 to 5 mA.

Note 19: Human body model, 1.5 k Ω in series with 100 pF.


6.0 LM111/LM211 Typical Performance Characteristics




00570443




00570444




00570445



00570446




00570447



00570448


6.0 LM111/LM211 Typical Performance Characteristics (Continued)

Input Bias Current
Input Overdrives




00570449

Input Bias Current
Input Overdrives




00570450

Input Bias Current




00570451

Response Time for Various
Input Overdrives




00570452

Response Time for Various
Input Overdrives






00570453

Output Limiting Characteristics





00570454


6.0 LM111/LM211 Typical Performance Characteristics (Continued)




7.0 LM311 Typical Performance Characteristics




7.0 LM311 Typical Performance Characteristics (Continued)




00570480




00570461




00570482



00570463



00570464




00570465

7.0 LM311 Typical Performance Characteristics (Continued)


LM111/LM211/LM311

Output Saturation Voltage




00570466

Response Time for Various Input Overdrives




00570467

Response Time for Various Input Overdrives




00570468

Output Limiting Characteristics




00570469

Supply Current




00570470

Supply Current



00570471

7.0 LM311 Typical Performance Characteristics (Continued)



00570472

8.0 Application Hints

8.1 CIRCUIT TECHNIQUES FOR AVOIDING OSCILLATIONS IN COMPARATOR APPLICATIONS

When a high-speed comparator such as the LM111 is used with fast input signals and low source impedances, the output response will normally be fast and stable, assuming that the power supplies have been bypassed (with 0.1 μ F disc capacitors), and that the output signal is routed well away from the inputs (pins 2 and 3) and also away from pins 5 and 6.

However, when the input signal is a voltage ramp or a slow sine wave, or if the signal source impedance is high (1 $k\Omega$ to 100 $k\Omega$), the comparator may burst into oscillation near the crossing-point. This is due to the high gain and wide bandwidth of comparators like the LM111. To avoid oscillation or instability in such a usage, several precautions are recommended, as shown in *Figure 1* below.


- The trim pins (pins 5 and 6) act as unwanted auxiliary inputs. If these pins are not connected to a trim-pot, they should be shorted together. If they are connected to a trim-pot, a 0.01 μ F capacitor C1 between pins 5 and 6 will minimize the susceptibility to AC coupling. A smaller capacitor is used if pin 5 is used for positive feedback as in *Figure 1*.
- Certain sources will produce a cleaner comparator output waveform if a 100 pF to 1000 pF capacitor C2 is connected directly across the input pins.
- When the signal source is applied through a resistive network, R_S , it is usually advantageous to choose an R_S of substantially the same value, both for DC and for dynamic (AC) considerations. Carbon, tin-oxide, and metal-film resistors have all been used successfully in comparator input circuitry. Inductive wirewound resistors are not suitable.
- When comparator circuits use input resistors (eg. summing resistors), their value and placement are particularly important. In all cases the body of the resistor should be close to the device or socket. In other words there should be very little lead length or printed-circuit foil run between comparator and resistor to radiate or pick up signals. The same applies to capacitors, pots, etc. For example, if $R_S = 10 k\Omega$, as little as 5 inches of lead between the resistors and the input pins can result in oscillations that are very hard to damp. Twisting these input leads tightly is the only (second best) alternative to placing resistors close to the comparator.
- Since feedback to almost any pin of a comparator can result in oscillation, the printed-circuit layout should be engineered thoughtfully. Preferably there should be a groundplane under the LM111 circuitry, for example, one side of a double-layer circuit card. Ground foil (or, positive supply or negative supply foil) should extend between the output and the inputs, to act as a guard. The foil connections for the inputs should be as small and compact as possible, and should be essentially surrounded by ground foil on all sides, to guard against capacitive coupling from any high-level signals (such as the output). If pins 5 and 6 are not used, they should be shorted together. If they are connected to a trim-pot, the trim-pot should be located, at most, a few inches away from the LM111, and the 0.01 μ F capacitor should be installed. If this capacitor cannot be used, a shielding printed-circuit foil may be advisable between pins 6 and 7. The power supply bypass capacitors should be located within a couple inches of the LM111. (Some other comparators require the power-supply bypass to be located immediately adjacent to the comparator.)
- It is a standard procedure to use hysteresis (positive feedback) around a comparator, to prevent oscillation, and to avoid excessive noise on the output because the comparator is a good amplifier for its own noise. In the circuit of *Figure 2*, the feedback from the output to the positive input will cause about 3 mV of hysteresis. However, if R_S is larger than 100 Ω , such as 50 $k\Omega$, it would not be reasonable to simply increase the value of the positive feedback resistor above 510 $k\Omega$. The circuit of *Figure 3* could be used, but it is rather awkward. See the notes in paragraph 7 below.

8.0 Application Hints (Continued)

7. When both inputs of the LM111 are connected to active signals, or if a high-impedance signal is driving the positive input of the LM111 so that positive feedback would be disruptive, the circuit of *Figure 1* is ideal. The positive feedback is to pin 5 (one of the offset adjustment pins). It is sufficient to cause 1 to 2 mV hysteresis and sharp transitions with input triangle waves from a few Hz to hundreds of kHz. The positive-feedback signal across the 82Ω resistor swings 240 mV below the posi-


tive supply. This signal is centered around the nominal voltage at pin 5, so this feedback does not add to the V_{OS} of the comparator. As much as 8 mV of V_{OS} can be trimmed out, using the 5 kΩ pot and 3 kΩ resistor as shown.

8. These application notes apply specifically to the LM111, LM211, LM311, and LF111 families of comparators, and are applicable to all high-speed comparators in general, (with the exception that not all comparators have trim pins).



Pin connections shown are for LM111H in the H08 hermetic package


FIGURE 1. Improved Positive Feedback



Pin connections shown are for LM111H in the H08 hermetic package

FIGURE 2. Conventional Positive Feedback

8.0 Application Hints (Continued)




00570431

FIGURE 3. Positive Feedback with High Source Resistance


9.0 Typical Applications (Pin numbers refer to H08 package)

Zero Crossing Detector Driving MOS Switch



00570413

100 kHz Free Running Multivibrator




00570414

*TTL or DTL fanout of two

9.0 Typical Applications (Pin numbers refer to H08 package) (Continued)


10 Hz to 10 kHz Voltage Controlled Oscillator



*Adjust for symmetrical square wave time when $V_{IN} = 5\text{ mV}$
 †Minimum capacitance 20 pF Maximum frequency 50 kHz

00570415


Driving Ground-Referred Load



*Input polarity is reversed when using pin 1 as output.


00570416

Using Clamp Diodes to Improve Response



00570417

TTL Interface with High Level Logic




00570418

*Values shown are for a 0 to 30V logic swing and a 15V threshold.
 †May be added to control speed and reduce susceptibility to noise spikes.


9.0 Typical Applications (Pin numbers refer to H08 package) (Continued)

Crystal Oscillator




00570419

Comparator and Solenoid Driver



00570420

Precision Squarer




00570421

*Solid tantalum
†Adjust to set clamp level

9.0 Typical Applications (Pin numbers refer to H08 package) (Continued)


Low Voltage Adjustable Reference Supply



*Solid tantalum


00570422

Positive Peak Detector




*Solid tantalum

Zero Crossing Detector Driving MOS Logic



00570424

Negative Peak Detector




*Solid tantalum

00570425

9.0 Typical Applications (Pin numbers refer to H08 package) (Continued)


Precision Photodiode Comparator



00570426


*R2 sets the comparison level. At comparison, the photodiode has less than 5 mV across it, decreasing leakages by an order of magnitude.

Switching Power Amplifier




00570427

9.0 Typical Applications (Pin numbers refer to H08 package) (Continued)



10.0 Schematic Diagram (Note 20)




Note 20: Pin connections shown on schematic diagram are for H08 package.

00570405

11.0 Connection Diagrams

Metal Can Package




00570406

Note: Pin 4 connected to case

Top View

Order Number LM111H, LM111H/883(Note 21), LM211H or LM311H
See NS Package Number H08C

Dual-In-Line Package




00570434

Top View

Order Number LM111J-8, LM111J-8/883(Note 21),
LM311M, LM311MX or LM311N
See NS Package Number J08A, M08A or N08E


Dual-In-Line Package



00570435

Top View

Order Number LM111J/883(Note 21)
See NS Package Number J14A or N14A





00570433



Order Number LM111W/883(Note 21), LM111WG/883
See NS Package Number W10A, WG10A

Note 21: Also available per JM38510/10304

12.0 Physical Dimensions inches (millimeters) unless otherwise noted




Metal Can Package (H)
 Order Number LM111H, LM111H/883, LM211H or LM311H
 NS Package Number H08C




Cavity Dual-In-Line Package (J)
 Order Number LM111J-8, LM111J-8/883
 NS Package Number J08A

12.0 Physical Dimensions inches (millimeters) unless otherwise noted (Continued)



Dual-In-Line Package (N)
 Order Number LM311N
 NS Package Number N08E



Order Number LM111W/883, LM111WG/883
 NS Package Number W10A, WG10A

2N5401

Preferred Device

Amplifier Transistors PNP Silicon



ON Semiconductor®

<http://onsemi.com>

Features

- Pb-Free Packages are Available*


MAXIMUM RATINGS

| Rating | Symbol | 2N5400 | 2N5401 | Unit |
|---|----------------|-------------|--------|----------------|
| Collector - Emitter Voltage | V_{CEO} | 120 | 150 | Vdc |
| Collector - Base Voltage | V_{CBO} | 130 | 160 | Vdc |
| Emitter - Base Voltage | V_{EBO} | 5.0 | | Vdc |
| Collector Current - Continuous | I_C | 600 | | mAdc |
| Total Device Dissipation @ $T_A = 25^\circ\text{C}$ Derate above 25°C | P_D | 625 | 5.0 | mW mW/°C |
| Total Device Dissipation @ $T_C = 25^\circ\text{C}$ Derate above 25°C | P_D | 1.5 | 12 | Watts mW/°C |
| Operating and Storage Junction Temperature Range | T_J, T_{stg} | -55 to +150 | | °C |

Maximum ratings are those values beyond which device damage can occur. Maximum ratings applied to the device are individual stress limit values (not normal operating conditions) and are not valid simultaneously. If these limits are exceeded, device functional operation is not implied, damage may occur and reliability may be affected.

THERMAL CHARACTERISTICS

| Characteristic | Symbol | Max | Unit |
|--|-----------------|------|------|
| Thermal Resistance, Junction-to-Ambient | $R_{\theta JA}$ | 200 | °C/W |
| Thermal Resistance, Junction-to-Case | $R_{\theta JC}$ | 83.3 | °C/W |



TO-92
CASE 29
STYLE 1

MARKING DIAGRAM



Y = Year
WW = Work Week

ORDERING INFORMATION

See detailed ordering and shipping information in the package dimensions section on page 2 of this data sheet.

*For additional information on our Pb-Free strategy and soldering details, please download the ON Semiconductor Soldering and Mounting Techniques Reference Manual, SOLDERRM/D.

Preferred devices are recommended choices for future use and best overall value.

2N5401

ELECTRICAL CHARACTERISTICS ($T_A = 25^\circ\text{C}$ unless otherwise noted)

| Characteristic | | Symbol | Min | Max | Unit |
|--|------------------|---------------|-----|-----|------|
| OFF CHARACTERISTICS | | | | | |
| Collector-Emitter Breakdown Voltage ⁽¹⁾ ($I_C = 1.0 \text{ mAdc}$, $I_B = 0$) | 2N5400 2N5401 | $V_{(BR)CEO}$ | 150 | - | Vdc |
| Collector-Base Breakdown Voltage ($I_C = 100 \mu\text{Adc}$, $I_E = 0$) | 2N5400 2N5401 | $V_{(BR)CBO}$ | 160 | - | Vdc |
| Emitter-Base Breakdown Voltage ($I_E = 10 \mu\text{Adc}$, $I_C = 0$) | | $V_{(BR)EBO}$ | 5.0 | - | Vdc |
| Collector Cutoff Current ($V_{CB} = 120 \text{ Vdc}$, $I_E = 0$) ($V_{CB} = 120 \text{ Vdc}$, $I_E = 0$, $T_A = 100^\circ\text{C}$) | 2N5401 2N5401 | I_{CBO} | - | 50 | |
| Emitter Cutoff Current ($V_{EB} = 3.0 \text{ Vdc}$, $I_C = 0$) | | I_{EBO} | - | 50 | nAdc |

ON CHARACTERISTICS (Note 1)

| | | | | | |
|--|--|---------------|----------------|---------------|-----|
| DC Current Gain ($I_C = 1.0 \text{ mAdc}$, $V_{CE} = 5.0 \text{ Vdc}$) ($I_C = 10 \text{ mAdc}$, $V_{CE} = 5.0 \text{ Vdc}$) ($I_C = 50 \text{ mAdc}$, $V_{CE} = 5.0 \text{ Vdc}$) | | h_{FE} | 50 60 50 | - 240 - | - |
| Collector-Emitter Saturation Voltage ($I_C = 10 \text{ mAdc}$, $I_B = 1.0 \text{ mAdc}$) ($I_C = 50 \text{ mAdc}$, $I_B = 5.0 \text{ mAdc}$) | | $V_{CE(sat)}$ | - - | 0.2 0.5 | Vdc |
| Base-Emitter Saturation Voltage ($I_C = 10 \text{ mAdc}$, $I_B = 1.0 \text{ mAdc}$) ($I_C = 50 \text{ mAdc}$, $I_B = 5.0 \text{ mAdc}$) | | $V_{BE(sat)}$ | - - | 1.0 1.0 | Vdc |

SMALL-SIGNAL CHARACTERISTICS

| | | | | | |
|--|--|-----------|-----|-----|-----|
| Current-Gain — Bandwidth Product ($I_C = 10 \text{ mAdc}$, $V_{CE} = 10 \text{ Vdc}$, $f = 100 \text{ MHz}$) | | f_T | 100 | 300 | MHz |
| Output Capacitance ($V_{CB} = 10 \text{ Vdc}$, $I_E = 0$, $f = 1.0 \text{ MHz}$) | | C_{obo} | - | 6.0 | pF |
| Small-Signal Current Gain ($I_C = 1.0 \text{ mAdc}$, $V_{CE} = 10 \text{ Vdc}$, $f = 1.0 \text{ kHz}$) | | h_{fe} | 40 | 200 | - |
| Noise Figure ($I_C = 250 \mu\text{Adc}$, $V_{CE} = 5.0 \text{ Vdc}$, $R_S = 1.0 \text{ k}\Omega$, $f = 1.0 \text{ kHz}$) | | NF | - | 8.0 | dB |

1. Pulse Test: Pulse Width $\leq 300 \mu\text{s}$, Duty Cycle $\leq 2.0\%$.

ORDERING INFORMATION

| Device | Package | Shipping† |
|-------------|--------------------|----------------------|
| 2N5401 | TO-92 | 5000 Unit / Bulk |
| 2N5401RL1 | TO-92 | 2000 Tape & Reel |
| 2N5401RLRA | TO-92 | 2000 Tape & Reel |
| 2N5401RLRAG | TO-92 (Pb-Free) | 2000 Tape & Reel |
| 2N5401RLRM | TO-92 | 2000 Tape & Ammo Box |
| 2N5401ZL1 | TO-92 | 2000 Tape & Ammo Box |

†For information on tape and reel specifications, including part orientation and tape sizes, please refer to our Tape and Reel Packaging Specifications Brochure, BRD8011/D.

2N5401




Figure 1. DC Current Gain




Figure 2. Collector Saturation Region




Figure 3. Collector Cut-Off Region




Figure 4. "On" Voltages




Figure 5. Temperature Coefficients




Figure 6. Switching Time Test Circuit




Figure 7. Capacitances




Figure 8. Turn-On Time





Figure 9. Turn-Off Time

2N5401

PACKAGE DIMENSIONS

TO-92
CASE 29-11
ISSUE AL



NOTES:

1. DIMENSIONING AND TOLERANCING PER ANSI Y14.5M, 1982.
2. CONTROLLING DIMENSION: INCH.
3. CONTOUR OF PACKAGE BEYOND DIMENSION R IS UNCONTROLLED.
4. LEAD DIMENSION IS UNCONTROLLED IN P AND BEYOND DIMENSION K MINIMUM.

| DIM | INCHES | | MILLIMETERS | |
|-----|--------|-------|-------------|-------|
| | MIN | MAX | MIN | MAX |
| A | 0.175 | 0.205 | 4.45 | 5.20 |
| B | 0.170 | 0.210 | 4.32 | 5.33 |
| C | 0.125 | 0.165 | 3.18 | 4.19 |
| D | 0.016 | 0.021 | 0.407 | 0.533 |
| G | 0.045 | 0.055 | 1.15 | 1.39 |
| H | 0.095 | 0.105 | 2.42 | 2.68 |
| J | 0.015 | 0.020 | 0.39 | 0.50 |
| K | 0.500 | --- | 12.70 | --- |
| L | 0.250 | --- | 6.35 | --- |
| N | 0.080 | 0.105 | 2.04 | 2.66 |
| P | --- | 0.100 | --- | 2.54 |
| R | 0.115 | --- | 2.93 | --- |
| V | 0.135 | --- | 3.43 | --- |

STYLE 1:

- PIN 1: EMITTER
2. BASE
3. COLLECTOR

MC14001B Series



ON Semiconductor®

<http://onsemi.com>

B-Suffix Series CMOS Gates

MC14001B, MC14011B, MC14023B,
MC14025B, MC14071B, MC14073B,
MC14081B, MC14082B

The B Series logic gates are constructed with P and N channel enhancement mode devices in a single monolithic structure (Complementary MOS). Their primary use is where low power dissipation and/or high noise immunity is desired.

Features

- Supply Voltage Range = 3.0 Vdc to 18 Vdc
- All Outputs Buffered
- Capable of Driving Two Low-power TTL Loads or One Low-power Schottky TTL Load Over the Rated Temperature Range.
- Double Diode Protection on All Inputs Except: Triple Diode Protection on MC14011B and MC14081B
- Pin-for-Pin Replacements for Corresponding CD4000 Series B Suffix Devices
- Pb-Free Packages are Available*

MAXIMUM RATINGS (Voltages Referenced to V_{SS})

| Symbol | Parameter | Value | Unit |
|-------------------|---|------------------------|------|
| V_{DD} | DC Supply Voltage Range | -0.5 to +18.0 | V |
| V_{in}, V_{out} | Input or Output Voltage Range (DC or Transient) | -0.5 to $V_{DD} + 0.5$ | V |
| I_{in}, I_{out} | Input or Output Current (DC or Transient) per Pin | ±10 | mA |
| P_D | Power Dissipation, per Package (Note 1) | 500 | mW |
| T_A | Ambient Temperature Range | -55 to +125 | °C |
| T_{stg} | Storage Temperature Range | -65 to +150 | °C |
| T_L | Lead Temperature (8-Second Soldering) | 260 | °C |

Maximum ratings are those values beyond which device damage can occur. Maximum ratings applied to the device are individual stress limit values (not normal operating conditions) and are not valid simultaneously. If these limits are exceeded, device functional operation is not implied, damage may occur and reliability may be affected.


1. Temperature Derating:

Plastic "P and D/DW" Packages: - 7.0 mW/°C From 65°C To 125°C

This device contains protection circuitry to guard against damage due to high static voltages or electric fields. However, precautions must be taken to avoid applications of any voltage higher than maximum rated voltages to this high-impedance circuit. For proper operation, V_{in} and V_{out} should be constrained to the range $V_{SS} \leq (V_{in} \text{ or } V_{out}) \leq V_{DD}$.


Unused inputs must always be tied to an appropriate logic voltage level (e.g., either V_{SS} or V_{DD}). Unused outputs must be left open.

*For additional information on our Pb-Free strategy and soldering details, please download the ON Semiconductor Soldering and Mounting Techniques Reference Manual, SOLDERRM/D.




PDIP-14
P SUFFIX
CASE 648


MARKING DIAGRAMS




SOIC-14
D SUFFIX
CASE 751A



TSSOP-14
DT SUFFIX
CASE 948G



SOEIAJ-14
F SUFFIX
CASE 965



xx = Specific Device Code
A = Assembly Location
WL, L = Wafer Lot
YY, Y = Year
WW, W = Work Week

DEVICE INFORMATION


| Device | Description |
|----------|--------------------------|
| MC14001B | Quad 2-Input NOR Gate |
| MC14011B | Quad 2-Input NAND Gate |
| MC14023B | Triple 3-Input NAND Gate |
| MC14025B | Triple 3-Input NOR Gate |
| MC14071B | Quad 2-Input OR Gate |
| MC14073B | Triple 3-Input AND Gate |
| MC14081B | Quad 2-Input AND Gate |
| MC14082B | Dual 4-Input AND Gate |

ORDERING INFORMATION


See detailed ordering and shipping information in the package dimensions section on page 8 of this data sheet.

MC14001B Series

LOGIC DIAGRAMS



PIN ASSIGNMENTS



NC = NO CONNECTION

MC14001B Series

ELECTRICAL CHARACTERISTICS (Voltages Referenced to V_{SS})

| Characteristic | Symbol | V _{DD} Vdc | - 55°C | | 25°C | | | 125°C | | Unit |
|--|------------------------------|------------------------|--|------|-------|--------------------|------|-------|------|------|
| | | | Min | Max | Min | Typ ⁽²⁾ | Max | Min | Max | |
| Output Voltage V _{in} = V _{DD} or 0 V _{in} = 0 or V _{DD} | "0" Level V _{OL} | 5.0 | - | 0.05 | - | 0 | 0.05 | - | 0.05 | Vdc |
| | | 10 | - | 0.05 | - | 0 | 0.05 | - | 0.05 | |
| | | 15 | - | 0.05 | - | 0 | 0.05 | - | 0.05 | |
| | "1" Level V _{OH} | 5.0 | 4.95 | - | 4.95 | 5.0 | - | 4.95 | - | Vdc |
| | | 10 | 9.95 | - | 9.95 | 10 | - | 9.95 | - | |
| | | 15 | 14.95 | - | 14.95 | 15 | - | 14.95 | - | |
| Input Voltage (V _O = 4.5 or 0.5 Vdc) (V _O = 9.0 or 1.0 Vdc) (V _O = 13.5 or 1.5 Vdc) (V _O = 0.5 or 4.5 Vdc) (V _O = 1.0 or 9.0 Vdc) (V _O = 1.5 or 13.5 Vdc) | "0" Level V _{IL} | 5.0 | - | 1.5 | - | 2.25 | 1.5 | - | 1.5 | Vdc |
| | | 10 | - | 3.0 | - | 4.50 | 3.0 | - | 3.0 | |
| | | 15 | - | 4.0 | - | 6.75 | 4.0 | - | 4.0 | |
| | "1" Level V _{IH} | 5.0 | 3.5 | - | 3.5 | 2.75 | - | 3.5 | - | Vdc |
| | | 10 | 7.0 | - | 7.0 | 5.50 | - | 7.0 | - | |
| | | 15 | 11 | - | 11 | 8.25 | - | 11 | - | |
| Output Drive Current (V _{OH} = 2.5 Vdc) (V _{OH} = 4.6 Vdc) (V _{OH} = 9.5 Vdc) (V _{OH} = 13.5 Vdc) (V _{OL} = 0.4 Vdc) (V _{OL} = 0.5 Vdc) (V _{OL} = 1.5 Vdc) | Source I _{OH} | 5.0 | -3.0 | - | -2.4 | -4.2 | - | -1.7 | - | mAdc |
| | | 5.0 | -0.64 | - | -0.51 | -0.88 | - | -0.36 | - | |
| | | 10 | -1.6 | - | -1.3 | -2.25 | - | -0.9 | - | |
| | | 15 | -4.2 | - | -3.4 | -8.8 | - | -2.4 | - | |
| | Sink I _{OL} | 5.0 | 0.64 | - | 0.51 | 0.88 | - | 0.36 | - | mAdc |
| | | 10 | 1.6 | - | 1.3 | 2.25 | - | 0.9 | - | |
| 15 | | 4.2 | - | 3.4 | 8.8 | - | 2.4 | - | | |
| Input Current | I _{in} | 15 | - | ±0.1 | - | ±0.00001 | ±0.1 | - | ±1.0 | μAdc |
| Input Capacitance (V _{in} = 0) | C _{in} | - | - | - | - | 5.0 | 7.5 | - | - | pF |
| Quiescent Current (Per Package) | I _{DD} | 5.0 | - | 0.25 | - | 0.0005 | 0.25 | - | 7.5 | μAdc |
| | | 10 | - | 0.5 | - | 0.0010 | 0.5 | - | 15 | |
| | | 15 | - | 1.0 | - | 0.0015 | 1.0 | - | 30 | |
| Total Supply Current ^{(3) (4)} (Dynamic plus Quiescent, Per Gate, C _L = 50 pF) | I _T | 5.0 | I _T = (0.3 μA/kHz) f + I _{DD} /N | | | | | | | μAdc |
| | | 10 | I _T = (0.6 μA/kHz) f + I _{DD} /N | | | | | | | |
| | | 15 | I _T = (0.9 μA/kHz) f + I _{DD} /N | | | | | | | |

2. Data labelled "Typ" is not to be used for design purposes but is intended as an indication of the IC's potential performance.

3. The formulas given are for the typical characteristics only at 25°C.

4. To calculate total supply current at loads other than 50 pF:

$$I_T(C_L) = I_T(50 \text{ pF}) + (C_L - 50) V/k$$

where: I_T is in μA (per package), C_L in pF, V = (V_{DD} - V_{SS}) in volts, f in kHz is input frequency, and k = 0.001 x the number of exercised gates per package.

MC14001B Series

B-SERIES GATE SWITCHING TIMES

SWITCHING CHARACTERISTICS ⁽⁵⁾ ($C_L = 50 \text{ pF}$, $T_A = 25^\circ\text{C}$)

| Characteristic | Symbol | V_{DD} Vdc | Min | Typ ⁽⁶⁾ | Max | Unit |
|---|--------------------|---|---|---|--|------|
| Output Rise Time, All B-Series Gates $t_{TLH} = (1.35 \text{ ns/pF}) C_L + 33 \text{ ns}$ $t_{TLH} = (0.60 \text{ ns/pF}) C_L + 20 \text{ ns}$ $t_{TLH} = (0.40 \text{ ns/pF}) C_L + 20 \text{ ns}$ | t_{TLH} | 5.0 10 15 | - - - | 100 50 40 | 200 100 80 | ns |
| Output Fall Time, All B-Series Gates $t_{THL} = (1.35 \text{ ns/pF}) C_L + 33 \text{ ns}$ $t_{THL} = (0.60 \text{ ns/pF}) C_L + 20 \text{ ns}$ $t_{THL} = (0.40 \text{ ns/pF}) C_L + 20 \text{ ns}$ | t_{THL} | 5.0 10 15 | - - - | 100 50 40 | 200 100 80 | ns |
| Propagation Delay Time MC14001B, MC14011B only $t_{PLH}, t_{PHL} = (0.90 \text{ ns/pF}) C_L + 80 \text{ ns}$ $t_{PLH}, t_{PHL} = (0.36 \text{ ns/pF}) C_L + 32 \text{ ns}$ $t_{PLH}, t_{PHL} = (0.26 \text{ ns/pF}) C_L + 27 \text{ ns}$ All Other 2, 3, and 4 Input Gates $t_{PLH}, t_{PHL} = (0.90 \text{ ns/pF}) C_L + 115 \text{ ns}$ $t_{PLH}, t_{PHL} = (0.36 \text{ ns/pF}) C_L + 47 \text{ ns}$ $t_{PLH}, t_{PHL} = (0.26 \text{ ns/pF}) C_L + 37 \text{ ns}$ 8-Input Gates (MC14068B, MC14078B) $t_{PLH}, t_{PHL} = (0.90 \text{ ns/pF}) C_L + 155 \text{ ns}$ $t_{PLH}, t_{PHL} = (0.36 \text{ ns/pF}) C_L + 62 \text{ ns}$ $t_{PLH}, t_{PHL} = (0.26 \text{ ns/pF}) C_L + 47 \text{ ns}$ | t_{PLH}, t_{PHL} | 5.0 10 15 5.0 10 15 5.0 10 15 | - - - - - - - - - | 125 50 40 160 65 50 200 80 60 | 250 100 80 300 130 100 350 150 110 | ns |

5. The formulas given are for the typical characteristics only at 25°C.

6. Data labelled "Typ" is not to be used for design purposes but is intended as an indication of the IC's potential performance.





Figure 1. Switching Time Test Circuit and Waveforms

MC14001B Series


CIRCUIT SCHEMATIC NOR, OR GATES

MC14001B, MC14071B
One of Four Gates Shown



*Inverter omitted in MC14001B


MC14025B
One of Three Gates Shown



*Inverter omitted in MC14025B


CIRCUIT SCHEMATIC NAND, AND GATES

MC14023B, MC14073B
One of Three Gates Shown



*Inverter omitted in MC14023B

MC14011B, MC14081B
One of Four Gates Shown



*Inverter omitted in MC14011B

MC14001B Series

TYPICAL B-SERIES GATE CHARACTERISTICS

N-CHANNEL DRAIN CURRENT (SINK)




Figure 2. $V_{GS} = 5.0$ Vdc

P-CHANNEL DRAIN CURRENT (SOURCE)




Figure 3. $V_{GS} = -5.0$ Vdc




Figure 4. $V_{GS} = 10$ Vdc




Figure 5. $V_{GS} = -10$ Vdc




Figure 6. $V_{GS} = 15$ Vdc




Figure 7. $V_{GS} = -15$ Vdc

These typical curves are not guarantees, but are design aids.
Caution: The maximum rating for output current is 10 mA per pin.

TYPICAL B-SERIES GATE CHARACTERISTICS (cont'd)

VOLTAGE TRANSFER CHARACTERISTICS




Figure 8. $V_{DD} = 5.0$ Vdc




Figure 9. $V_{DD} = 10$ Vdc





Figure 10. $V_{DD} = 15$ Vdc

DC NOISE MARGIN


The DC noise margin is defined as the input voltage range from an ideal "1" or "0" input level which does not produce output state change(s). The typical and guaranteed limit values of the input values V_{IL} and V_{IH} for the output(s) to be at a fixed voltage V_O are given in the Electrical Characteristics table. V_{IL} and V_{IH} are presented graphically in Figure 11.

Guaranteed minimum noise margins for both the "1" and "0" levels =

- 1.0 V with a 5.0 V supply
- 2.0 V with a 10.0 V supply
- 2.5 V with a 15.0 V supply



(a) Inverting Function



(b) Non-Inverting Function

Figure 11. DC Noise Immunity

MC14001B Series

ORDERING INFORMATION

| Device | Package | Shipping† |
|--------------|------------------------|--------------------------|
| MC14001BCP | PDIP-14 | 2000 Units / Box |
| MC14001BCPG | PDIP-14 (Pb-Free) | 2000 Units / Box |
| MC14001BD | SOIC-14 | 2750 Units / Box |
| MC14001BDR2 | SOIC-14 | 2500 Units / Tape & Reel |
| MC14001BDR2G | SOIC-14 (Pb-Free) | 2500 Units / Tape & Reel |
| MC14001BDTR2 | TSSOP-14* | 2500 Units / Tape & Reel |
| MC14001BFEL | SOEIAJ-14 | 2000 Units / Tape & Reel |
| MC14001BFELG | SOEIAJ-14 (Pb-Free) | 2000 Units / Tape & Reel |
| | | |
| MC14011BCP | PDIP-14 | 2000 Units / Box |
| MC14011BCPG | PDIP-14 (Pb-Free) | 2000 Units / Box |
| MC14011BD | SOIC-14 | 2750 Units / Box |
| MC14011BDR2 | SOIC-14 | 2500 Units / Tape & Reel |
| MC14011BDR2G | SOIC-14 (Pb-Free) | 2500 Units / Tape & Reel |
| MC14011BDTR2 | TSSOP-14* | 2500 Units / Tape & Reel |
| MC14011BF | SOEIAJ-14 | 55 Units / Rail |
| MC14011BFEL | SOEIAJ-14 | 2000 Units / Tape & Reel |
| MC14011BFELG | SOEIAJ-14 (Pb-Free) | 2000 Units / Tape & Reel |
| | | |
| MC14023BCP | PDIP-14 | 2000 Units / Box |
| MC14023BCPG | PDIP-14 (Pb-Free) | 2000 Units / Box |
| MC14023BD | SOIC-14 | 2750 Units / Box |
| MC14023BDR2 | SOIC-14 | 2500 Units / Tape & Reel |
| MC14023BDR2G | SOIC-14 (Pb-Free) | 2500 Units / Tape & Reel |
| MC14023BFEL | SOEIAJ-14 | 2000 Units / Tape & Reel |
| | | |
| MC14025BCP | PDIP-14 | 2000 Units / Box |
| MC14025BCPG | PDIP-14 (Pb-Free) | 2000 Units / Box |
| MC14025BD | SOIC-14 | 2750 Units / Box |
| MC14025BDR2 | SOIC-14 | 2500 Units / Tape & Reel |
| MC14025BDR2G | SOIC-14 (Pb-Free) | 2500 Units / Tape & Reel |
| MC14025BFEL | SOEIAJ-14 | 2000 Units / Tape & Reel |

†For information on tape and reel specifications, including part orientation and tape sizes, please refer to our Tape and Reel Packaging Specifications Brochure, BRD8011/D.

*This package is inherently Pb-Free.

MC14001B Series

ORDERING INFORMATION

| Device | Package | Shipping† |
|--------------|------------------------|--------------------------|
| MC14071BCP | PDIP-14 | 2000 Units / Box |
| MC14071BD | SOIC-14 | 55 Units / Rail |
| MC14071BDR2 | SOIC-14 | 2500 Units / Tape & Reel |
| MC14071BDR2G | SOIC-14 (Pb-Free) | 2500 Units / Tape & Reel |
| MC14071BDT | TSSOP-14* | 96 Units per Rail |
| MC14071BDTR2 | TSSOP-14* | 2500 Units / Tape & Reel |
| MC14071BFEL | SOEIAJ-14 | 2000 Units / Tape & Reel |
| | | |
| MC14073BCP | PDIP-14 | 2000 Units / Box |
| MC14073BCPG | PDIP-14 (Pb-Free) | 2000 Units / Box |
| MC14073BD | SOIC-14 | 55 Units / Rail |
| MC14073BDG | SOIC-14 (Pb-Free) | 55 Units / Rail |
| MC14073BDR2 | SOIC-14 | 2500 Units / Tape & Reel |
| MC14073BDR2G | SOIC-14 (Pb-Free) | 2500 Units / Tape & Reel |
| MC14073BFEL | SOEIAJ-14 | 2000 Units / Tape & Reel |
| | | |
| MC14081BCP | PDIP-14 | 2000 Units / Box |
| MC14081BCPG | PDIP-14 (Pb-Free) | 2000 Units / Box |
| MC14081BD | SOIC-14 | 55 Units / Rail |
| MC14081BDG | SOIC-14 (Pb-Free) | 55 Units / Rail |
| MC14081BDR2 | SOIC-14 | 2500 Units / Tape & Reel |
| MC14081BDR2G | SOIC-14 (Pb-Free) | 2500 Units / Tape & Reel |
| MC14081BDTR2 | TSSOP-14* | 2500 Units / Tape & Reel |
| MC14081BFEL | SOEIAJ-14 | 2000 Units / Tape & Reel |
| MC14081BFELG | SOEIAJ-14 (Pb-Free) | 2000 Units / Tape & Reel |
| | | |
| MC14082BCP | PDIP-14 | 2000 Units / Box |
| MC14082BCPG | PDIP-14 (Pb-Free) | 2000 Units / Box |
| MC14082BD | SOIC-14 | 55 Units / Rail |
| MC14082BDG | SOIC-14 (Pb-Free) | 55 Units / Rail |
| MC14082BDR2 | SOIC-14 | 2500 Units / Tape & Reel |
| MC14082BDR2G | SOIC-14 (Pb-Free) | 2500 Units / Tape & Reel |



†For information on tape and reel specifications, including part orientation and tape sizes, please refer to our Tape and Reel Packaging Specifications Brochure, BRD8011/D.

*This package is inherently Pb-Free.

MC14001B Series

PACKAGE DIMENSIONS

P SUFFIX PLASTIC DIP PACKAGE CASE 646-06 ISSUE N





NOTES:

1. DIMENSIONING AND TOLERANCING PER ANSI Y14.5M, 1982.
2. CONTROLLING DIMENSION: INCH.
3. DIMENSION L TO CENTER OF LEADS WHEN FORMED PARALLEL.
4. DIMENSION B DOES NOT INCLUDE MOLD FLASH.
5. ROUNDED CORNERS OPTIONAL.

| DIM | INCHES | | MILLIMETERS | |
|-----|-----------|-------|-------------|-------|
| | MIN | MAX | MIN | MAX |
| A | 0.715 | 0.770 | 18.16 | 18.80 |
| B | 0.240 | 0.260 | 6.10 | 6.60 |
| C | 0.145 | 0.185 | 3.69 | 4.69 |
| D | 0.015 | 0.021 | 0.38 | 0.53 |
| F | 0.040 | 0.070 | 1.02 | 1.78 |
| G | 0.100 BSC | | 2.54 BSC | |
| H | 0.052 | 0.095 | 1.32 | 2.41 |
| J | 0.008 | 0.015 | 0.20 | 0.38 |
| K | 0.115 | 0.135 | 2.92 | 3.43 |
| L | 0.290 | 0.310 | 7.37 | 7.87 |
| M | --- 10° | | --- 10° | |
| N | 0.015 | 0.039 | 0.38 | 1.01 |

D SUFFIX PLASTIC SOIC PACKAGE CASE 751A-03 ISSUE G



NOTES:


1. DIMENSIONING AND TOLERANCING PER ANSI Y14.5M, 1982.
2. CONTROLLING DIMENSION: MILLIMETER.
3. DIMENSIONS A AND B DO NOT INCLUDE MOLD PROTRUSION.
4. MAXIMUM MOLD PROTRUSION 0.15 (0.006) PER SIDE.
5. DIMENSION D DOES NOT INCLUDE DAMBAR PROTRUSION. ALLOWABLE DAMBAR PROTRUSION SHALL BE 0.127 (0.005) TOTAL IN EXCESS OF THE D DIMENSION AT MAXIMUM MATERIAL CONDITION.

| DIM | MILLIMETERS | | INCHES | |
|-----|-------------|------|-----------|-------|
| | MIN | MAX | MIN | MAX |
| A | 8.55 | 8.75 | 0.337 | 0.344 |
| B | 3.80 | 4.00 | 0.150 | 0.157 |
| C | 1.35 | 1.75 | 0.054 | 0.068 |
| D | 0.35 | 0.49 | 0.014 | 0.019 |
| F | 0.40 | 1.25 | 0.016 | 0.049 |
| G | 1.27 BSC | | 0.050 BSC | |
| J | 0.19 | 0.25 | 0.008 | 0.009 |
| K | 0.10 | 0.25 | 0.004 | 0.009 |
| M | 0° 7° | | 0° 7° | |
| P | 5.80 | 6.20 | 0.228 | 0.244 |
| R | 0.25 | 0.50 | 0.010 | 0.019 |

MC14001B Series

PACKAGE DIMENSIONS

DT SUFFIX
 PLASTIC TSSOP PACKAGE
 CASE 948G-01
 ISSUE O




- NOTES:
1. DIMENSIONING AND TOLERANCING PER ANSI Y14.5M, 1982.
 2. CONTROLLING DIMENSION: MILLIMETER.
 3. DIMENSION A DOES NOT INCLUDE MOLD FLASH, PROTRUSIONS OR GATE BURRS. MOLD FLASH OR GATE BURRS SHALL NOT EXCEED 0.15 (0.006) PER SIDE.
 4. DIMENSION B DOES NOT INCLUDE INTERLEAD FLASH OR PROTRUSION. INTERLEAD FLASH OR PROTRUSION SHALL NOT EXCEED 0.25 (0.010) PER SIDE.
 5. DIMENSION K DOES NOT INCLUDE DAMBAR PROTRUSION. ALLOWABLE DAMBAR PROTRUSION SHALL BE 0.08 (0.003) TOTAL IN EXCESS OF THE K DIMENSION AT MAXIMUM MATERIAL CONDITION.
 6. TERMINAL NUMBERS ARE SHOWN FOR REFERENCE ONLY.
 7. DIMENSION A AND B ARE TO BE DETERMINED AT DATUM PLANE $-W-$.

| Symbol | Dimension | Value | Tolerance | Material |
|--------|-------------------|-------|-----------|----------|
| A | Length | 14.00 | ±0.15 | 0.006 |
| B | Width | 14.00 | ±0.15 | 0.006 |
| C | Height | 1.00 | ±0.10 | 0.004 |
| D | Seating Plane | 0.10 | ±0.10 | 0.004 |
| E | Pin Profile | 0.25 | ±0.25 | 0.010 |
| F | Pin Profile | 0.25 | ±0.25 | 0.010 |
| G | Seating Plane | 0.10 | ±0.10 | 0.004 |
| H | Seating Plane | 0.10 | ±0.10 | 0.004 |
| J | Package Thickness | 0.25 | ±0.25 | 0.010 |
| J1 | Package Thickness | 0.25 | ±0.25 | 0.010 |
| K | Lead Thickness | 0.25 | ±0.25 | 0.010 |
| K1 | Lead Thickness | 0.25 | ±0.25 | 0.010 |
| L | Pin Pitch | 2.00 | ±0.15 | 0.006 |
| M | Pin Profile | 0.25 | ±0.25 | 0.010 |
| N | Pin Profile | 0.25 | ±0.25 | 0.010 |

MC14001B Series

PACKAGE DIMENSIONS

F SUFFIX PLASTIC EIAJ SOIC PACKAGE CASE 965-01 ISSUE O



NOTES:

- 1 DIMENSIONING AND TOLERANCING PER ANSI Y14.5M, 1982.
- 2 CONTROLLING DIMENSION: MILLIMETER.
- 3 DIMENSIONS D AND E DO NOT INCLUDE MOLD FLASH OR PROTRUSIONS AND ARE MEASURED AT THE PARTING LINE. MOLD FLASH OR PROTRUSIONS SHALL NOT EXCEED 0.15 (0.006) PER SIDE.
- 4 TERMINAL NUMBERS ARE SHOWN FOR REFERENCE ONLY.
- 5 THE LEAD WIDTH DIMENSION (b) DOES NOT INCLUDE DAMBAR PROTRUSION. ALLOWABLE DAMBAR PROTRUSION SHALL BE 0.08 (0.003) TOTAL IN EXCESS OF THE LEAD WIDTH DIMENSION AT MAXIMUM MATERIAL CONDITION. DAMBAR CANNOT BE LOCATED ON THE LOWER RADIUS OR THE FOOT. MINIMUM SPACE BETWEEN PROTRUSIONS AND ADJACENT LEAD TO BE 0.48 (0.018).

| Symbol | Dimension | Value | Value |
|----------|--------------|-------|-------|
| \oplus | 0.13 (0.005) | M | |
| Δ | 0.10 (0.004) | | |

ON Semiconductor and are registered trademarks of Semiconductor Components Industries, LLC (SCILLC). SCILLC reserves the right to make changes without further notice to any products herein. SCILLC makes no warranty, representation or guarantee regarding the suitability of its products for any particular purpose, nor does SCILLC assume any liability arising out of the application or use of any product or circuit, and specifically disclaims any and all liability, including without limitation special, consequential or incidental damages. "Typical" parameters which may be provided in SCILLC data sheets and/or specifications can and do vary in different applications and actual performance may vary over time. All operating parameters, including "Typicals" must be validated for each customer application by customer's technical experts. SCILLC does not convey any license under its patent rights nor the rights of others. SCILLC products are not designed, intended, or authorized for use as components in systems intended for surgical implant into the body, or other applications intended to support or sustain life, or for any other application in which the failure of the SCILLC product could create a situation where personal injury or death may occur. Should Buyer purchase or use SCILLC products for any such unintended or unauthorized application, Buyer shall indemnify and hold SCILLC and its officers, employees, subsidiaries, affiliates, and distributors harmless against all claims, costs, damages, and expenses, and reasonable attorney fees arising out of, directly or indirectly, any claim of personal injury or death associated with such unintended or unauthorized use, even if such claim alleges that SCILLC was negligent regarding the design or manufacture of the part. SCILLC is an Equal Opportunity/Affirmative Action Employer. This literature is subject to all applicable copyright laws and is not for resale in any manner.

PUBLICATION ORDERING INFORMATION

LITERATURE FULFILLMENT:
Literature Distribution Center for ON Semiconductor
P.O. Box 61312, Phoenix, Arizona 85082-1312 USA
Phone: 480-829-7710 or 800-344-3860 Toll Free USA/Canada
Fax: 480-829-7709 or 800-344-3887 Toll Free USA/Canada
Email: orderlit@onsemi.com

N. American Technical Support: 800-282-9855 Toll Free USA/Canada

Japan: ON Semiconductor, Japan Customer Focus Center
2-9-1 Kamimeguro, Meguro-ku, Tokyo, Japan 153-0051
Phone: 81-3-5773-3850

ON Semiconductor Website: <http://onsemi.com>

Order Literature: <http://www.onsemi.com/litorder>

For additional information, please contact your local Sales Representative.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นิยมนำไปใช้ประโยชน์ MC14001B/D

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



IRF640 IRF640FP


N - CHANNEL 200V - 0.150Ω - 18A TO-220/TO-220FP
MESH OVERLAY™ MOSFET

| TYPE | V _{DSS} | R _{DS(on)} | I _D |
|----------|------------------|---------------------|----------------|
| IRF640 | 200 V | < 0.18 Ω | 18 A |
| IRF640FP | 200 V | < 0.18 Ω | 18 A |

- TYPICAL R_{DS(on)} = 0.150 Ω
- EXTREMELY HIGH dv/dt CAPABILITY
- VERY LOW INTRINSIC CAPACITANCES
- GATE CHARGE MINIMIZED


DESCRIPTION

This power MOSFET is designed using the company's consolidated strip layout-based MESH OVERLAY™ process. This technology matches and improves the performances compared with standard parts from various sources.



APPLICATIONS

- HIGH CURRENT SWITCHING
- UNINTERRUPTIBLE POWER SUPPLY (UPS)
- DC/DC CONVERTERS FOR TELECOM, INDUSTRIAL, AND LIGHTING EQUIPMENT.



ABSOLUTE MAXIMUM RATINGS

| Symbol | Parameter | Value | | Unit |
|---------------------|---|------------|----------|------|
| | | IRF640 | IRF640FP | |
| V _{DS} | Drain-source Voltage (V _{GS} = 0) | 200 | | V |
| V _{DGR} | Drain- gate Voltage (R _{GS} = 20 kΩ) | 200 | | V |
| V _{GS} | Gate-source Voltage | ± 20 | | V |
| I _D | Drain Current (continuous) at T _c = 25 °C | 18 | 18(**) | A |
| I _D | Drain Current (continuous) at T _c = 100 °C | 11 | 11(**) | A |
| I _{DM} (*) | Drain Current (pulsed) | 72 | 72 | A |
| P _{tot} | Total Dissipation at T _c = 25 °C | 125 | 40 | W |
| | Derating Factor | 1.0 | 0.32 | W/°C |
| dv/dt(1) | Peak Diode Recovery voltage slope | 5 | 5 | V/ns |
| V _{ISO} | Insulation Withstand Voltage (DC) | — | 2000 | V |
| T _{stg} | Storage Temperature | -65 to 150 | | °C |
| T _j | Max. Operating Junction Temperature | 150 | | °C |

(*) Pulse width limited by safe operating area

(1) I_{SD} ≤ 18A, di/dt ≤ 300 A/μs, V_{DD} ≤ V_{(BR)DSS}, T_j ≤ T_{JMAX}

First Digit of the Datecode Being Z or K Identifies Silicon Characterized in this Datasheet

(**) Limited only by Maximum Temperature Allowed

October 1999

1/9

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ทางการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

THERMAL DATA

| | | | TO-220 | TO-220FP | |
|----------------|--|-----|--------|----------|---------------|
| $R_{thj-case}$ | Thermal Resistance Junction-case | Max | 1.0 | 3.12 | $^{\circ}C/W$ |
| $R_{thj-amb}$ | Thermal Resistance Junction-ambient | Max | 62.5 | | $^{\circ}C/W$ |
| $R_{thc-sink}$ | Thermal Resistance Case-sink | Typ | 0.5 | | $^{\circ}C/W$ |
| T_l | Maximum Lead Temperature For Soldering Purpose | | 300 | | $^{\circ}C$ |

AVALANCHE CHARACTERISTICS

| Symbol | Parameter | Max Value | Unit |
|----------|--|-----------|------|
| I_{AR} | Avalanche Current, Repetitive or Not-Repetitive (pulse width limited by T_j max) | 18 | A |
| E_{AS} | Single Pulse Avalanche Energy (starting $T_j = 25^{\circ}C$, $I_D = I_{AR}$, $V_{DD} = 50 V$) | 280 | mJ |

ELECTRICAL CHARACTERISTICS ($T_{case} = 25^{\circ}C$ unless otherwise specified)

OFF

| Symbol | Parameter | Test Conditions | Min. | Typ. | Max. | Unit |
|---------------|--|---|------|------|-----------|--------------------|
| $V_{(BR)DSS}$ | Drain-source Breakdown Voltage | $I_D = 250 \mu A$ $V_{GS} = 0$ | 200 | | | V |
| I_{DSS} | Zero Gate Voltage Drain Current ($V_{GS} = 0$) | $V_{DS} = \text{Max Rating}$ $V_{DS} = \text{Max Rating}$ $T_c = 125^{\circ}C$ | | | 1 10 | μA μA |
| I_{GSS} | Gate-body Leakage Current ($V_{DS} = 0$) | $V_{GS} = \pm 20 V$ | | | ± 100 | nA |

ON (*)

| Symbol | Parameter | Test Conditions | Min. | Typ. | Max. | Unit |
|--------------|-----------------------------------|--|------|------|------|----------|
| $V_{GS(th)}$ | Gate Threshold Voltage | $V_{DS} = V_{GS}$ $I_D = 250 \mu A$ | 2 | 3 | 4 | V |
| $R_{DS(on)}$ | Static Drain-source On Resistance | $V_{GS} = 10V$ $I_D = 9 A$ | | 0.15 | 0.18 | Ω |
| $I_{D(on)}$ | On State Drain Current | $V_{DS} > I_{D(on)} \times R_{DS(on)max}$ $V_{GS} = 10 V$ | 18 | | | A |

DYNAMIC

| Symbol | Parameter | Test Conditions | Min. | Typ. | Max. | Unit |
|--------------|------------------------------|---|------|------|------|------|
| $g_{fs} (*)$ | Forward Transconductance | $V_{DS} > I_{D(on)} \times R_{DS(on)max}$ $I_D = 9 A$ | 7 | 11 | | S |
| C_{iss} | Input Capacitance | $V_{DS} = 25 V$ $f = 1 MHz$ $V_{GS} = 0$ | | 1200 | 1560 | pF |
| C_{oss} | Output Capacitance | | | 200 | 260 | pF |
| C_{riss} | Reverse Transfer Capacitance | | | 60 | 80 | pF |

ELECTRICAL CHARACTERISTICS (continued)

SWITCHING ON

| Symbol | Parameter | Test Conditions | Min. | Typ. | Max. | Unit |
|-------------|--------------------|--|------|------|------|------|
| $t_{d(on)}$ | Turn-on Time | $V_{DD} = 100\text{ V}$ $I_D = 9\text{ A}$ | | 13 | 17 | ns |
| t_r | Rise Time | $R_G = 4.7\ \Omega$ $V_{GS} = 10\text{ V}$ (see test circuit, figure 3) | | 27 | 35 | ns |
| Q_g | Total Gate Charge | $V_{DD} = 160\text{ V}$ $I_D = 18\text{ A}$ $V_{GS} = 10\text{ V}$ | | 55 | 72 | nC |
| Q_{gs} | Gate-Source Charge | | | 10 | | nC |
| Q_{gd} | Gate-Drain Charge | | | 21 | | nC |

SWITCHING OFF

| Symbol | Parameter | Test Conditions | Min. | Typ. | Max. | Unit |
|---------------|-----------------------|--|------|------|------|------|
| $t_{r(voff)}$ | Off-voltage Rise Time | $V_{DD} = 160\text{ V}$ $I_D = 18\text{ A}$ | | 21 | 27 | ns |
| t_f | Fall Time | $R_G = 4.7\ \Omega$ $V_{GS} = 10\text{ V}$ (see test circuit, figure 5) | | 25 | 32 | ns |
| t_c | Cross-over Time | | | 50 | 65 | ns |


SOURCE DRAIN DIODE

| Symbol | Parameter | Test Conditions | Min. | Typ. | Max. | Unit |
|--------------------|-------------------------------|---|------|------|------|---------------|
| I_{SD} | Source-drain Current | | | | 18 | A |
| $I_{SDM}(\bullet)$ | Source-drain Current (pulsed) | | | | 72 | A |
| $V_{SD}(\ast)$ | Forward On Voltage | $I_{SD} = 18\text{ A}$ $V_{GS} = 0$ | | | 1.5 | V |
| t_{rr} | Reverse Recovery Time | $I_{SD} = 18\text{ A}$ $di/dt = 100\text{ A}/\mu\text{s}$ $V_{DD} = 50\text{ V}$ $T_j = 150\text{ }^\circ\text{C}$ (see test circuit, figure 5) | | 240 | | ns |
| Q_{rr} | Reverse Recovery Charge | | | 1.8 | | μC |
| I_{RRM} | Reverse Recovery Current | | | 15 | | A |


(*) Pulsed: Pulse duration = 300 μs , duty cycle 1.5 %

(\bullet) Pulse width limited by safe operating area

Safe Operating Area for TO-220




Safe Operating Area for TO-220FP




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


Thermal Impedance for TO-220




Thermal Impedance for TO-220FP




Output Characteristics




Transfer Characteristics




Transconductance




Static Drain-source On Resistance




Gate Charge vs Gate-source Voltage




Capacitance Variations




Normalized Gate Threshold Voltage vs Temperature



Normalized On Resistance vs Temperature



Source-drain Diode Forward Characteristics



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Fig. 1: Unclamped Inductive Load Test Circuit




Fig. 2: Unclamped Inductive Waveform




Fig. 3: Switching Times Test Circuits For Resistive Load




Fig. 4: Gate Charge test Circuit






Fig. 5: Test Circuit For Inductive Load Switching And Diode Recovery Times




TO-220 MECHANICAL DATA

| DIM. | mm | | | inch | | |
|------|-------|------|-------|-------|-------|-------|
| | MIN. | TYP. | MAX. | MIN. | TYP. | MAX. |
| A | 4.40 | | 4.60 | 0.173 | | 0.181 |
| C | 1.23 | | 1.32 | 0.048 | | 0.051 |
| D | 2.40 | | 2.72 | 0.094 | | 0.107 |
| D1 | | 1.27 | | | 0.050 | |
| E | 0.49 | | 0.70 | 0.019 | | 0.027 |
| F | 0.61 | | 0.88 | 0.024 | | 0.034 |
| F1 | 1.14 | | 1.70 | 0.044 | | 0.067 |
| F2 | 1.14 | | 1.70 | 0.044 | | 0.067 |
| G | 4.95 | | 5.15 | 0.194 | | 0.203 |
| G1 | 2.4 | | 2.7 | 0.094 | | 0.106 |
| H2 | 10.0 | | 10.40 | 0.393 | | 0.409 |
| L2 | | 16.4 | | | 0.645 | |
| L4 | 13.0 | | 14.0 | 0.511 | | 0.551 |
| L5 | 2.65 | | 2.95 | 0.104 | | 0.116 |
| L6 | 15.25 | | 15.75 | 0.600 | | 0.620 |
| L7 | 6.2 | | 6.6 | 0.244 | | 0.260 |
| L9 | 3.5 | | 3.93 | 0.137 | | 0.154 |
| DIA. | 3.75 | | 3.85 | 0.147 | | 0.151 |



TO-220FP MECHANICAL DATA

| DIM. | mm | | | inch | | |
|------|------|------|------|-------|-------|-------|
| | MIN. | TYP. | MAX. | MIN. | TYP. | MAX. |
| A | 4.4 | | 4.6 | 0.173 | | 0.181 |
| B | 2.5 | | 2.7 | 0.098 | | 0.106 |
| D | 2.5 | | 2.75 | 0.098 | | 0.108 |
| E | 0.45 | | 0.7 | 0.017 | | 0.027 |
| F | 0.75 | | 1 | 0.030 | | 0.039 |
| F1 | 1.15 | | 1.7 | 0.045 | | 0.067 |
| F2 | 1.15 | | 1.7 | 0.045 | | 0.067 |
| G | 4.95 | | 5.2 | 0.195 | | 0.204 |
| G1 | 2.4 | | 2.7 | 0.094 | | 0.106 |
| H | 10 | | 10.4 | 0.393 | | 0.409 |
| L2 | | 16 | | | 0.630 | |
| L3 | 28.6 | | 30.6 | 1.126 | | 1.204 |
| L4 | 9.8 | | 10.6 | 0.385 | | 0.417 |
| L6 | 15.9 | | 16.4 | 0.626 | | 0.645 |
| L7 | 9 | | 9.3 | 0.354 | | 0.366 |
| ∅ | 3 | | 3.2 | 0.118 | | 0.126 |



HIGH AND LOW SIDE DRIVER

Features

- Floating channel designed for bootstrap operation
Fully operational to +500V or +600V
Tolerant to negative transient voltage
dV/dt immune
- Gate drive supply range from 10 to 20V
- Undervoltage lockout for both channels
- 3.3V logic compatible
Separate logic supply range from 3.3V to 20V
Logic and power ground $\pm 5V$ offset
- CMOS Schmitt-triggered inputs with pull-down
- Cycle by cycle edge-triggered shutdown logic
- Matched propagation delay for both channels
- Outputs in phase with inputs


Product Summary

| | |
|------------------------------|-------------|
| V_{OFFSET} (IR2110) | 500V max. |
| (IR2113) | 600V max. |
| $I_{\text{O}+/-}$ | 2A / 2A |
| V_{OUT} | 10 - 20V |
| $t_{\text{on/off}}$ (typ.) | 120 & 94 ns |
| Delay Matching (IR2110) | 10 ns max. |
| (IR2113) | 20ns max. |


Description

The IR2110/IR2113 are high voltage, high speed power MOSFET and IGBT drivers with independent high and low side referenced output channels. Proprietary HVIC and latch immune CMOS technologies enable ruggedized monolithic construction. Logic inputs are compatible with standard CMOS or LSTTL output, down to 3.3V logic. The output drivers feature a high pulse current buffer stage designed for minimum driver cross-conduction. Propagation delays are matched to simplify use in high frequency applications. The floating channel can be used to drive an N-channel power MOSFET or IGBT in the high side configuration which operates up to 500 or 600 volts.

Packages



Typical Connection



IR2110(-1-2)(S)PbF/IR2113(-1-2)(S)PbF

International
IOR Rectifier

Absolute Maximum Ratings

Absolute maximum ratings indicate sustained limits beyond which damage to the device may occur. All voltage parameters are absolute voltages referenced to COM. The thermal resistance and power dissipation ratings are measured under board mounted and still air conditions. Additional information is shown in Figures 28 through 35.

| Symbol | Definition | Min. | Max. | Units | |
|---------------------|--|-----------------------|-----------------------|-------|------|
| V _B | High side floating supply voltage (IR2110) | -0.3 | 525 | V | |
| | (IR2113) | -0.3 | 625 | | |
| V _S | High side floating supply offset voltage | V _B - 25 | V _B + 0.3 | | |
| V _{HO} | High side floating output voltage | V _S - 0.3 | V _B + 0.3 | | |
| V _{CC} | Low side fixed supply voltage | -0.3 | 25 | | |
| V _{LO} | Low side output voltage | -0.3 | V _{CC} + 0.3 | | |
| V _{DD} | Logic supply voltage | -0.3 | V _{SS} + 25 | | |
| V _{SS} | Logic supply offset voltage | V _{CC} - 25 | V _{CC} + 0.3 | | |
| V _{IN} | Logic input voltage (HIN, LIN & SD) | V _{SS} - 0.3 | V _{DD} + 0.3 | | |
| dV _S /dt | Allowable offset supply voltage transient (figure 2) | — | 50 | | V/ns |
| P _D | Package power dissipation @ T _A ≤ +25°C | (14 lead DIP) | — | 1.6 | W |
| | | (16 lead SOIC) | — | 1.25 | |
| R _{THJA} | Thermal resistance, junction to ambient | (14 lead DIP) | — | 75 | °C/W |
| | | (16 lead SOIC) | — | 100 | |
| T _J | Junction temperature | — | 150 | °C | |
| T _S | Storage temperature | -55 | 150 | | |
| T _L | Lead temperature (soldering, 10 seconds) | — | 300 | | |

Recommended Operating Conditions

The input/output logic timing diagram is shown in figure 1. For proper operation the device should be used within the recommended conditions. The V_S and V_{SS} offset ratings are tested with all supplies biased at 15V differential. Typical ratings at other bias conditions are shown in figures 36 and 37.

| Symbol | Definition | Min. | Max. | Units |
|-----------------|---|---------------------|----------------------|-------|
| V _B | High side floating supply absolute voltage | V _S + 10 | V _S + 20 | V |
| V _S | High side floating supply offset voltage (IR2110) | Note 1 | 500 | |
| | (IR2113) | Note 1 | 600 | |
| V _{HO} | High side floating output voltage | V _S | V _B | |
| V _{CC} | Low side fixed supply voltage | 10 | 20 | |
| V _{LO} | Low side output voltage | 0 | V _{CC} | |
| V _{DD} | Logic supply voltage | V _{SS} + 3 | V _{SS} + 20 | |
| V _{SS} | Logic supply offset voltage | -5 (Note 2) | 5 | |
| V _{IN} | Logic input voltage (HIN, LIN & SD) | V _{SS} | V _{DD} | |
| T _A | Ambient temperature | -40 | 125 | °C |

Note 1: Logic operational for V_S of -4 to +500V. Logic state held for V_S of -4V to -V_{BS}. (Please refer to the Design Tip DT97-3 for more details).

Note 2: When V_{DD} < 5V, the minimum V_{SS} offset is limited to -V_{DD}.

Dynamic Electrical Characteristics

V_{BIAS} (V_{CC} , V_{BS} , V_{DD}) = 15V, C_L = 1000 pF, T_A = 25°C and V_{SS} = COM unless otherwise specified. The dynamic electrical characteristics are measured using the test circuit shown in Figure 3.


| Symbol | Definition | Figure | Min. | Typ. | Max. | Units | Test Conditions |
|-----------|--|----------------------|--------|--------|----------|-------|-------------------|
| t_{on} | Turn-on propagation delay | 7 | — | 120 | 150 | ns | $V_S = 0V$ |
| t_{off} | Turn-off propagation delay | 8 | — | 94 | 125 | | $V_S = 500V/600V$ |
| t_{sd} | Shutdown propagation delay | 9 | — | 110 | 140 | | $V_S = 500V/600V$ |
| t_r | Turn-on rise time | 10 | — | 25 | 35 | | |
| t_f | Turn-off fall time | 11 | — | 17 | 25 | | |
| MT | Delay matching, HS & LS turn-on/off | (IR2110) (IR2113) | — — | — — | 10 20 | | |

Static Electrical Characteristics

V_{BIAS} (V_{CC} , V_{BS} , V_{DD}) = 15V, T_A = 25°C and V_{SS} = COM unless otherwise specified. The V_{IN} , V_{TH} and I_{IN} parameters are referenced to V_{SS} and are applicable to all three logic input leads: HIN, LIN and SD. The V_O and I_O parameters are referenced to COM and are applicable to the respective output leads: HO or LO.

| Symbol | Definition | Figure | Min. | Typ. | Max. | Units | Test Conditions |
|-------------|---|--------|------|------|------|---------|--|
| V_{IH} | Logic "1" input voltage | 12 | 9.5 | — | — | V | |
| V_{IL} | Logic "0" input voltage | 13 | — | — | 6.0 | | |
| V_{OH} | High level output voltage, $V_{BIAS} - V_O$ | 14 | — | — | 1.2 | | $I_O = 0A$ |
| V_{OL} | Low level output voltage, V_O | 15 | — | — | 0.1 | | $I_O = 0A$ |
| I_{LK} | Offset supply leakage current | 16 | — | — | 50 | μA | $V_B = V_S = 500V/600V$ |
| I_{QBS} | Quiescent V_{BS} supply current | 17 | — | 125 | 230 | | $V_{IN} = 0V$ or V_{DD} |
| I_{QCC} | Quiescent V_{CC} supply current | 18 | — | 180 | 340 | | $V_{IN} = 0V$ or V_{DD} |
| I_{QDD} | Quiescent V_{DD} supply current | 19 | — | 15 | 30 | | $V_{IN} = 0V$ or V_{DD} |
| I_{IN+} | Logic "1" input bias current | 20 | — | 20 | 40 | V | $V_{IN} = V_{DD}$ |
| I_{IN-} | Logic "0" input bias current | 21 | — | — | 1.0 | | $V_{IN} = 0V$ |
| V_{BSUV+} | V_{BS} supply undervoltage positive going threshold | 22 | 7.5 | 8.6 | 9.7 | V | |
| V_{BSUV-} | V_{BS} supply undervoltage negative going threshold | 23 | 7.0 | 8.2 | 9.4 | | |
| V_{CCUV+} | V_{CC} supply undervoltage positive going threshold | 24 | 7.4 | 8.5 | 9.6 | | |
| V_{CCUV-} | V_{CC} supply undervoltage negative going threshold | 25 | 7.0 | 8.2 | 9.4 | | |
| I_{O+} | Output high short circuit pulsed current | 26 | 2.0 | 2.5 | — | A | $V_O = 0V$, $V_{IN} = V_{DD}$ $PW \leq 10 \mu s$ |
| I_{O-} | Output low short circuit pulsed current | 27 | 2.0 | 2.5 | — | | $V_O = 15V$, $V_{IN} = 0V$ $PW \leq 10 \mu s$ |


Functional Block Diagram



Lead Definitions

| Symbol | Description |
|--------|---|
| VDD | Logic supply |
| HIN | Logic input for high side gate driver output (HO), in phase |
| SD | Logic input for shutdown |
| LIN | Logic input for low side gate driver output (LO), in phase |
| VSS | Logic ground |
| VB | High side floating supply |
| HO | High side gate drive output |
| VS | High side floating supply return |
| VCC | Low side supply |
| LO | Low side gate drive output |
| COM | Low side return |

Lead Assignments






Figure 1. Input/Output Timing Diagram




Figure 2. Floating Supply Voltage Transient Test Circuit




Figure 3. Switching Time Test Circuit




Figure 4. Switching Time Waveform Definition




Figure 5. Shutdown Waveform Definitions




Figure 6. Delay Matching Waveform Definitions




Figure 7A. Turn-On Time vs. Temperature




Figure 7B. Turn-On Time vs. Vcc/Vs Supply Voltage




Figure 7C. Turn-On Time vs. VDD Supply Voltage




Figure 8A. Turn-Off Time vs. Temperature




Figure 8B. Turn-Off Time vs. Vcc/Vs Supply Voltage




Figure 8C. Turn-Off Time vs. VDD Supply Voltage




Figure 9A. Shutdown Time vs. Temperature




Figure 9B. Shutdown Time vs. Vcc/Vas Supply Voltage




Figure 9C. Shutdown Time vs. VDD Supply Voltage




Figure 10A. Turn-On Rise Time vs. Temperature




Figure 10B. Turn-On Rise Time vs. Voltage




Figure 11A. Turn-Off Fall Time vs. Temperature




Figure 11B. Turn-Off Fall Time vs. Voltage




Figure 12A. Logic "1" Input Threshold vs. Temperature




Figure 12B. Logic "1" Input Threshold vs. Voltage




Figure 13A. Logic "0" Input Threshold vs. Temperature




Figure 13B. Logic "0" Input Threshold vs. Voltage




Figure 14A. High Level Output vs. Temperature




Figure 14B. High Level Output vs. Voltage




Figure 15A. Low Level Output vs. Temperature




Figure 15B. Low Level Output vs. Voltage




Figure 16A. Offset Supply Current vs. Temperature




Figure 16B. Offset Supply Current vs. Voltage




Figure 17A. Vias Supply Current vs. Temperature




Figure 17B. V_{BS} Supply Current vs. Voltage




Figure 18A. V_{CC} Supply Current vs. Temperature




Figure 18B. V_{CC} Supply Current vs. Voltage




Figure 19A. V_{DD} Supply Current vs. Temperature




Figure 19B. V_{DD} Supply Current vs. V_{DD} Voltage




Figure 20A. Logic "1" Input Current vs. Temperature




Figure 20B. Logic "1" Input Current vs. V_{DD} Voltage




Figure 21A. Logic "0" Input Current vs. Temperature




Figure 21B. Logic "0" Input Current vs. V_{DD} Voltage




Figure 22. V_{BS} Undervoltage (+) vs. Temperature




Figure 23. V_{BS} Undervoltage (-) vs. Temperature




Figure 24. V_{CC} Undervoltage (+) vs. Temperature




Figure 25. Vcc Undervoltage (-) vs. Temperature




Figure 26A. Output Source Current vs. Temperature




Figure 26B. Output Source Current vs. Voltage




Figure 27A. Output Sink Current vs. Temperature




Figure 27B. Output Sink Current vs. Voltage




Figure 28. IR2110/IR2113 T_J vs. Frequency
(IRFBC20) $R_{GATE} = 33\Omega$, $V_{CC} = 15V$




Figure 29. IR2110/IR2113 T_J vs. Frequency (IRFBC30) R_{GATE} = 22Ω, V_{CC} = 15V




Figure 30. IR2110/IR2113 T_J vs. Frequency (IRFBC40) R_{GATE} = 15Ω, V_{CC} = 15V




Figure 31. IR2110/IR2113 T_J vs. Frequency (IRFPE50) R_{GATE} = 10Ω, V_{CC} = 15V




Figure 32. IR2110S/IR2113S T_J vs. Frequency (IRFBC20) R_{GATE} = 33Ω, V_{CC} = 15V




Figure 33. IR2110S/IR2113S T_J vs. Frequency (IRFBC30) R_{GATE} = 22Ω, V_{CC} = 15V




Figure 34. IR2110S/IR2113S T_J vs. Frequency (IRFBC40) R_{GATE} = 15Ω, V_{CC} = 15V




Figure 35. IR2110S/IR2113S T_j vs. Frequency (IRFPE50) R_{GATE} = 10Ω, V_{CC} = 15V




Figure 36. Maximum V_s Negative Offset vs. V_{ss} Supply Voltage








Figure 37. Maximum V_{ss} Positive Offset vs. V_{CC} Supply Voltage


Case Outlines



IR2110(-1-2)(S)PbF/IR2113(-1-2)(S)PbF



LEADFREE PART MARKING INFORMATION



ORDER INFORMATION

Part only available Lead Free

- 14-Lead PDIP IR2110 order IR2110PbF
- 14-Lead PDIP IR2110-1 order IR2110-1PbF
- 14-Lead PDIP IR2110-2 order IR2110-2PbF
- 14-Lead PDIP IR2113 order IR2113PbF
- 14-Lead PDIP IR2113-1 order IR2113-1PbF
- 14-Lead PDIP IR2113-2 order IR2113-2PbF
- 16-Lead SOIC IR2110S order IR2110SPbF
- 16-Lead SOIC IR2113S order IR2113SPbF