

# สำนักหอสมุดกลาง พระจอมเกล้าลาดกระบัง

การขับเคลื่อนมอเตอร์เหนี่ยวนำสามเฟสโดยใช้ PWM อินเวอร์เตอร์  
PWM Induction Motor Drive



นายฉัตรชัย ข้าเลิศ  
นายวุฒิพงษ์ ธรรมกุล  
นายกิตติ วานิชวงศ์วรรณ  
นายมนตรี สุภาพบ

เลขหมู่.....  
เลขทะเบียน 62458  
วันเดือนปี 18 ส.ค. 2549

1162508  
b.....  
i.....

ปฏิญญาฉบับนี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรปริญญาวิศวกรรมศาสตรบัณฑิต  
สาขาวิชาวิศวกรรมไฟฟ้า  
สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง  
ปีการศึกษา 2548

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ปีการศึกษา 2548

การขับเคลื่อนมอเตอร์เหนี่ยวนำสามเฟสโดยใช้ PWM อินเวอร์เตอร์  
PWM Induction Motor Drive



รศ.ดร. วิจิตร      กิณเรศ  
อ. ชัยทัต      มณีอินทร์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ปริญญาานิพนธ์ปีการศึกษา 2548

ภาควิชาวิศวกรรมไฟฟ้า

คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

เรื่อง การขับเคลื่อนมอเตอร์เหนี่ยวนำสามเฟสโดยใช้ PWM อินเวอร์เตอร์

ผู้จัดทำ

- 
1. นายฉัตรชัย ชำเลิศ
  2. นายวุฒิพงษ์ ธรรมกุล
  3. นายกิตติ วานิชวงศ์วรรณ
  4. นายมนตรี สุภาพบ

.....อาจารย์ที่ปรึกษา  
( รองศาสตราจารย์ ดร. วิจิตร กิณเรศ )

.....อาจารย์ที่ปรึกษา  
( อาจารย์ ชัยทัต มณีอินทร์ )

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## การขับเคลื่อนมอเตอร์เหนี่ยวนำสามเฟสโดยใช้ PWM อินเวอร์เตอร์

นายฉัตรชัย	ชำเลิศ
นายวุฒิพงษ์	ธรรมกุล
นายกิตติ	วานิชวงศ์วรรณ
นายมนตรี	สุภาพ
รศ.ดร. วิจิตร	กิณเรศ อาจารย์ที่ปรึกษา
อ. ชัยทัต	มณีอินทร์ อาจารย์ที่ปรึกษา

### บทคัดย่อ

ปฏิญานิพนธ์เล่มนี้ได้นำเสนอ การขับเคลื่อนมอเตอร์ไฟฟ้าเหนี่ยวนำ 3 เฟส โดยใช้อินเวอร์เตอร์แบบแหล่งจ่ายแรงดัน 3 เฟส โดยใช้เทคนิคการมอดูเลตแบบ space vector pulse width modulation (svpwm) ควบคุมการสวิตช์ของ IGBT Module ทำให้การทำงานของสวิตช์แบ่งออกเป็น 8 สถานะ 6 sector และสามารถควบคุมความเร็วรอบของมอเตอร์ รวมไปถึงสามารถคงที่แรงบิดได้ในช่วงความถี่ต่ำ ๆ ไปจนถึงความถี่เบส โดยอาศัยหลักการควบคุมแบบ  $v/f$  เพื่อควบคุม  $\text{flux}$  ให้คงที่ส่งผลให้แรงบิดคงที่ตามไปด้วย ซึ่งอุปกรณ์ที่ใช้สร้างสัญญาณมอดูเลตก็คือไมโครคอนโทรลเลอร์ DSPIC 30F4011 และยังทำหน้าที่เป็นอุปกรณ์ควบคุมการทำงานของระบบทั้งหมดทั้งวงจรป้องกันและส่วนของการแสดงผล และในส่วนของไฟเลี้ยงจะใช้เป็น Switching power supply ทำหน้าที่จ่ายไฟเลี้ยงอุปกรณ์อิเล็กทรอนิกส์ทั้งหมด

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

**PWM Induction Motor Drive**

Chatchai	Khamleart	
Wuthipong	Thammakun	
Kitti	Vanichwongwan	
Montree	Supaphob	
Assoc.Prof.Dr. Vijit	Kinares	Advisor
Chaitat	Maneein	Advisor

**ABSTRACT**

This dissertation proposes a 3 phase induction motor drive using space vector pulse width modulation (SV PWM) voltage source inverter. The switch control of IGBT Module can divide in to 8 states and 6 sector that can control the speed of motor including constant torque in low frequency up to base frequency range by controlling V/f for constant flux resulting in constant torque as well. The equipment for generating PWM signal in a microcontroller DSPIC 30F4011 that control the whole system including protection circuit and display unit. A switching power supply provides all electronic equipment for electronic source.

## กิตติกรรมประกาศ

ผู้จัดทำโครงการรู้สึกซาบซึ้งต่อความกรุณาที่ รศ.ดร.วิจิตร กิณเรศ และ อาจารย์ชัยทัต มณีอินทร์ อาจารย์ที่ปรึกษาที่ได้ให้คำแนะนำตลอดจนอาจารย์ในภาควิชาวิศวกรรมไฟฟ้าที่ประสิทธิประสาทความรู้ให้กับผู้จัดทำโครงการนี้ ถ้าปราศจากท่านโครงการนี้คงไม่สำเร็จ ลุล่วงไปได้

นอกจากนี้ผู้จัดทำโครงการต้องขอขอบคุณ เจ้าหน้าที่ห้องปฏิบัติการที่ให้เบิกใช้เครื่องมือโดยเฉพาะพี่ตัวเล็กที่ให้การช่วยเหลือเป็นอย่างดี ตลอดจนเจ้าหน้าที่ธุรการภาคที่ให้คำแนะนำเกี่ยวกับการเงินเพื่อทำโครงการ รวมไปถึงพี่ปริญญาโทอีกหลาย ๆ คนที่ให้คำปรึกษา โดยเฉพาะ พี่เบิร์ด , พี่เอก , พี่คุ้ง และพี่มี๊ว และต้องขอขอบคุณเพื่อนร่วมห้องปฏิบัติการทำโครงการที่คอยช่วยเหลือ

สุดท้ายนี้ ผู้จัดทำโครงการต้องขอกราบขอบพระคุณบิดา มารดา ที่คอยส่งเสียเงินให้ผู้จัดทำโครงการศึกษาจนจบในครั้งนี้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

III  
สารบัญ

	หน้า
บทที่ 1 บทนำ	
1.1 วัตถุประสงค์ของการศึกษา.....	1
1.2 ขอบเขตโครงการ.....	2
1.2.1 พิกัดกำลังและระบบการควบคุมของวงจร.....	2
1.3 ขั้นตอนและวิธีการดำเนินงาน.....	2
1.4 ประโยชน์ที่ได้รับจากงานวิจัย.....	2
บทที่ 2 ทฤษฎีที่เกี่ยวข้อง	
2.1 บทนำเกี่ยวกับทฤษฎีเบื้องต้นของมอเตอร์เหนี่ยวนำ 3 เฟส.....	3
2.1.1 หลักการของมอเตอร์เหนี่ยวนำ.....	3
2.1.2 วงจรสมมูลย์.....	5
2.1.3 การวิเคราะห์ห้วงจรสมมูลย์.....	8
2.1.4 วิธีการควบคุมความเร็วของมอเตอร์ไฟฟ้าเหนี่ยวนำ.....	10
2.2 อินเวอร์เตอร์ที่ใช้ในการขับเคลื่อนมอเตอร์เหนี่ยวนำ.....	16
2.2.1 อินเวอร์เตอร์แบบแหล่งจ่ายกระแส.....	17
2.2.2 อินเวอร์เตอร์แบบแหล่งจ่ายแรงดัน.....	18
2.2.3 อินเวอร์เตอร์แบบมอดูเลตความกว้างพัลส์.....	18
2.2.4 อินเวอร์เตอร์สามเฟส.....	22
2.2.5 อินเวอร์เตอร์แหล่งจ่ายแรงดันไฟฟ้า สามเฟสแบบพีดับเบิลยูเอ็ม.....	23
2.2.6 เทคนิคการมอดูเลชันขั้นสูงสำหรับอินเวอร์เตอร์ไฟฟ้าสามเฟส.....	27
2.2.7 เทคนิค space vector pulse width modulation (SVPWM).....	27
2.3 ประสิทธิภาพและเพาเวอร์แฟคเตอร์ของอินเวอร์เตอร์.....	38
2.3.1 ประสิทธิภาพ.....	38
2.3.2 เพาเวอร์แฟคเตอร์.....	40
2.3.3 กระแสขาเข้าและการปรับปรุงเพาเวอร์แฟคเตอร์.....	40

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

IV  
สารบัญ (ต่อ)

	หน้า
บทที่ 3 การออกแบบและสร้าง	
3.1 ส่วนวงจรกำลัง.....	41
3.1.1 การออกแบบและสร้างชุดวงจรคอนเวอร์เตอร์.....	42
3.1.2 การออกแบบและสร้างชุดอินเวอร์เตอร์.....	45
3.2 ฟังก์ชันการทำงานของอินเวอร์เตอร์.....	48
3.3 ส่วนวงจรควบคุม.....	50
3.3.1 การเปลี่ยนค่า $V/f$ .....	57
3.3.2 การเปลี่ยนค่าความถี่( $f$ ).....	57
3.4 การออกแบบและสร้างแหล่งจ่ายไฟเลี้ยง.....	58
บทที่ 4 ผลการทดลอง	
4.1 สเปคตรัมของแรงดันและกระแสเอาต์พุตระหว่างไลน์.....	60
4.2 การเปรียบเทียบสัญญาณแรงดันและกระแสระหว่างไลน์ที่เอาต์พุตของอินเวอร์เตอร์ขณะจ่ายโหลดมอเตอร์.....	74
4.3 การทดสอบในขณะที่มี Voltage Boost และไม่มี Voltage Boost.....	76
4.4 การทดสอบเพื่อหาความสัมพันธ์ระหว่างแรงบิด(Torque)และความเร็วรอบ(Speed).....	77
4.5 การทดสอบหาประสิทธิภาพ.....	78
บทที่ 5 สรุปผลการทดลอง	
5.1 บทสรุป.....	82
5.2 สรุปผลการทดลอง.....	82
5.3 เสนอแนะทางที่จะดำเนินการ.....	83

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## สารบัญรูป

รูปที่	หน้า
2.1	แสดงวงจรสมมูลย์ต่อเฟสของมอเตอร์เหนี่ยวนำ.....6
2.2	วงจรสมมูลย์แบบใกล้เคียงของมอเตอร์เหนี่ยวนำ.....7
2.3	วงจรรายง่ายของมอเตอร์เหนี่ยวนำ.....9
2.4	วงจรการควบคุมแรงดันด้านสเตเตอร์.....11
2.5	กราฟแรงบิด-ความเร็วของมอเตอร์เหนี่ยวนำ.....11
2.6	การควบคุมความเร็วแบบป้อนกลับพลังงาน.....13
2.7	แสดงการเปลี่ยนแปลงของแรงดัน, แรงบิด, กระแสสเตเตอร์กับความถี่.....14
2.8	กราฟแสดงแรงบิด-ความเร็วมอเตอร์เมื่อควบคุมแบบ VVVF.....15
2.9	บล็อกไดอะแกรมของระบบอินเวอร์เตอร์เพื่อการขับเคลื่อนมอเตอร์เหนี่ยวนำ.....16
2.10	วงจรกำลังของอินเวอร์เตอร์แบบแหล่งจ่ายกระแส.....17
2.11	วงจรกำลังของ PWM อินเวอร์เตอร์.....19
2.12	การนำคลื่นไซน์ $V_{control}$ กับคลื่น สามเหลี่ยม $V_{in}$ มาเปรียบเทียบกับจะได้ สัญญาณพัลส์ที่นำมาควบคุมการสวิตช์พิจารณาเพียง 1 เฟส.....19
2.13	คลื่น PWM แบบโอเวอร์มอดูเลชั่น.....21
2.14	แสดงสเปกตรัมของรูปคลื่นPWMแบบโอเวอร์มอดูเลชั่น เมื่อ $m_a=1.25$ , $m_f = 15$ .....21
2.15	วงจรรีเลย์อินเวอร์เตอร์ 3 เฟส.....22
2.16	รูปคลื่นสัญญาณที่ได้จากอินเวอร์เตอร์ 3 เฟสและสเปกตรัมฮาร์มอนิก.....25
2.17	ความสัมพันธ์ระหว่าง $V_{LL}/V_d$ กับ $m_a$ ในอินเวอร์เตอร์สามเฟส.....26
2.18	สวิตช์ของอินเวอร์เตอร์ที่สถานะนำกระแสและไม่นำกระแส.....28
2.19	หกลั้ยมแรงดันของสเปซเวกเตอร์.....29
2.20	การวนลูป ในเซ็คเตอร์.....31
2.21	timing diagram ของสวิตช์ S1,S3,S5 (กึ่งบน).....35
2.22	ตัวอย่างของการเปรียบเทียบสัญญาณมอดูเลต.....36
2.23	ลักษณะของแรงดันเฟสเฉลี่ยและแรงดันเฉลี่ยระหว่างสายที่ได้ (PU).....37
2.24	ลักษณะของแรงดันไลน์ output/phase.....37
2.25	ลักษณะของกระแสไลน์ output/phase.....38
2.26	กำลังไฟขาเข้า และขาออก.....38
3.1	วงจรกำลัง.....41
3.2	กรณีไม่มีวงจรรีเลย์.....44

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## สารบัญรูป(ต่อ)

รูปที่	หน้า
3.3	กรณีมีวงจรถูกอินรัช..... 44
3.4	IGBT โมดูลรุ่น PS21204.....46
3.5	วงจรถูกอินรัชและชุดขับ IGBT โมดูล.....47
3.6	ทอร์กบูสต์ด้วยมือ..... 48
3.7	ทอร์กบูสต์อัตโนมัติ..... 48
3.8	(ก) ตั้งเวลาการเร่งความเร็วไว้วายพอ (ข) ตั้งช่วงเวลาการเร่งไว้วัยเกินไป..... 49
3.9	แสดงการตั้งค่าเวลาในการลดความเร็วเหมาะสม..... 50
3.10	ไมโครคอนโทรลเลอร์ที่ใช้.....51
3.11	แผนผัง ( Flow chart ) ของโปรแกรม..... 54
3.12	สามเหลี่ยมพื้นเหลือง..... 55
3.13	แบบสามเหลี่ยม.....56
3.14	วงจรถูกอินรัชของฟลายแบคคอนเวอร์เตอร์ ..... 58
3.15	วงจรถูกอินรัช switching power supply และวงจรถูกอินรัชระดับแรงดัน.....59
4.1	คลื่นแรงดันเอาต์พุตระหว่างไลน์ที่ความถี่ 5HZ..... 60
4.2	สเปคตรัมของแรงดันเอาต์พุตระหว่างไลน์ที่ความถี่ 5HZ..... 60
4.3	คลื่นกระแสเอาต์พุตระหว่างไลน์ที่ความถี่ 5 HZ..... 61
4.4	สเปคตรัมของกระแสเอาต์พุตระหว่างไลน์ที่ความถี่ 5 HZ..... 61
4.5	คลื่นแรงดันเอาต์พุตระหว่างไลน์ที่ความถี่ 20HZ..... 62
4.6	สเปคตรัมของแรงดันเอาต์พุตระหว่างไลน์ที่ความถี่ 20HZ..... 62
4.7	คลื่นกระแสเอาต์พุตระหว่างไลน์ที่ความถี่ 20 HZ..... 63
4.8	สเปคตรัมของกระแสเอาต์พุตระหว่างไลน์ที่ความถี่ 20 HZ.....63
4.9	คลื่นแรงดันเอาต์พุตระหว่างไลน์ที่ความถี่ 30HZ..... 64
4.10	สเปคตรัมของแรงดันเอาต์พุตระหว่างไลน์ที่ความถี่ 30HZ..... 64
4.11	คลื่นกระแสเอาต์พุตระหว่างไลน์ที่ความถี่ 30 HZ..... 65
4.12	สเปคตรัมของกระแสเอาต์พุตระหว่างไลน์ที่ความถี่ 30 HZ.....65
4.13	คลื่นแรงดันเอาต์พุตระหว่างไลน์ที่ความถี่ 50HZ..... 66
4.14	สเปคตรัมของแรงดันเอาต์พุตระหว่างไลน์ที่ความถี่ 50HZ..... 66
4.15	คลื่นกระแสเอาต์พุตระหว่างไลน์ที่ความถี่ 50 HZ..... 67
4.16	สเปคตรัมของกระแสเอาต์พุตระหว่างไลน์ที่ความถี่ 50 HZ.....67

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## VII

### สารบัญรูป(ต่อ)

รูปที่	หน้า
4.17 คลื่นแรงดันเอาต์พุตระหว่างไลน์ที่ความถี่ 70HZ.....	68
4.18 สเปกตรัมของแรงดันเอาต์พุตระหว่างไลน์ที่ความถี่ 70HZ.....	68
4.19 คลื่นกระแสเอาต์พุตระหว่างไลน์ที่ความถี่ 70 HZ.....	69
4.20 สเปกตรัมของกระแสเอาต์พุตระหว่างไลน์ที่ความถี่ 70 HZ.....	69
4.21 คลื่นแรงดันเอาต์พุตระหว่างไลน์ที่ความถี่ 80HZ.....	70
4.22 สเปกตรัมของแรงดันเอาต์พุตระหว่างไลน์ที่ความถี่ 80HZ.....	70
4.23 คลื่นกระแสเอาต์พุตระหว่างไลน์ที่ความถี่ 80 HZ.....	71
4.24 สเปกตรัมของกระแสเอาต์พุตระหว่างไลน์ที่ความถี่ 80 HZ.....	71
4.25 คลื่นแรงดันเอาต์พุตระหว่างไลน์ที่ความถี่ 100HZ.....	72
4.26 สเปกตรัมของแรงดันเอาต์พุตระหว่างไลน์ที่ความถี่ 100HZ.....	72
4.27 คลื่นกระแสเอาต์พุตระหว่างไลน์ที่ความถี่ 100 HZ.....	73
4.28 สเปกตรัมของกระแสเอาต์พุตระหว่างไลน์ที่ความถี่ 100 HZ.....	73
4.29 สัญญาณแรงดันและกระแสระหว่างไลน์ที่ความถี่ 25 HZ.....	74
4.30 สัญญาณแรงดันและกระแสระหว่างไลน์ที่ความถี่ 50 HZ.....	74
4.31 สัญญาณแรงดันและกระแสระหว่างไลน์ที่ความถี่ 70 HZ.....	75
4.32 สัญญาณแรงดันและกระแสระหว่างไลน์ที่ความถี่ 100HZ.....	75
4.33 ความสัมพันธ์ระหว่างแรงความถี่กับแรงดัน.....	76
4.34 กราฟแสดงความสัมพันธ์ระหว่าง แรงบิด กับ ความเร็วรอบของมอเตอร์.....	78
4.35 แรงดันกับกระแสที่แรงบิดโหลด 0 %.....	79
4.36 แรงดันกับกระแสที่แรงบิดโหลด 20 %.....	79
4.37 แรงดันกับกระแสที่แรงบิดโหลด 40 %.....	80
4.38 แรงดันกับกระแสที่แรงบิดโหลด 60 %.....	80
4.39 แรงดันกับกระแสที่แรงบิดโหลด 80 %.....	81

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## VIII

### สารบัญตาราง

ตารางที่	หน้า
2.1 สถานะแรงดันของอินเวอร์เตอร์2.2 สรุปรูปแบบการสวิตช์.....	28
2.2 ค่าเวลาที่ได้ในแต่ละเซ็คเตอร์.....	32
3.1 เปรียบเทียบ ซี พี ยู ตระกูล dsPIC30Fxxxx.....	41
4.1 บันทึกค่าแรงดันกับความเร็วรอบของมอเตอร์เมื่อมี Voltage Boost และไม่มี Voltage Boost.....	76
4.2 ทดสอบเพื่อหาความสัมพันธ์ระหว่างแรงบิด(Torque)และความเร็วรอบ(Speed).....	77
4.3 บันทึกค่ากำลังอินพุต กำลังเอาต์พุต และ ค่าประสิทธิภาพ.....	78



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## บทที่ 1

### บทนำ

ปัจจุบันการควบคุมความเร็วรอบมอเตอร์เหนี่ยวนำมีความจำเป็น และเป็นที่ยอมรับกันมากในปัจจุบันทั้งนี้เนื่องมาจากมอเตอร์เหนี่ยวนำมีคุณสมบัติที่ดีกว่ามอเตอร์ไฟฟ้ากระแสตรง กล่าวคือมอเตอร์เหนี่ยวนำจะมีโครงสร้างที่แข็งแรงทนทานมีขนาดเล็กและราคา ถูกกว่ามอเตอร์ไฟฟ้ากระแสตรงที่ขนาดพิกัดกำลังเท่า ๆ กันและที่สำคัญก็คือไม่มีปัญหายุ่งยากเกี่ยวกับการบำรุงรักษาแปรงถ่านและคอมมิวเตเตอร์ ดังนั้นจึงมีการพัฒนาให้มอเตอร์เหนี่ยวนำสามารถควบคุมความเร็วรอบและควบคุมแรงบิดได้ ทำให้ในภาคอุตสาหกรรมในปัจจุบันหันมาใช้มอเตอร์เหนี่ยวนำแทนมอเตอร์ไฟฟ้ากระแสตรง

การควบคุมความเร็วรอบมอเตอร์เหนี่ยวนำส่วนใหญ่ที่ใช้งานทั่วไปจะนิยมใช้อินเวอร์เตอร์ ( inverter ) ในการควบคุม ซึ่งอินเวอร์เตอร์ ( inverter ) เหล่านี้ส่วนมากจะเป็น PWM อินเวอร์เตอร์โดยทั่วไปนั้น จะเป็นการปรับอัตราส่วน  $V/f$  เพื่อรักษา  $\phi_{ag}$  ของมอเตอร์ให้คงที่โดยการปรับแอมพลิจูดการมอดูเลตและความถี่ของสัญญาณที่จะนำไปควบคุมลำดับการสวิตช์ของอินเวอร์เตอร์ซึ่งข้อดีของ PWM อินเวอร์เตอร์จะมีข้อดี คือ ให้เอาต์พุตใกล้เคียงรูปคลื่นไซน์มากกว่าเทคนิคอื่น ๆ และช่วยลดทอนสัญญาณฮาร์โมนิกอันดับต่ำเนื่องจาก PWM อินเวอร์เตอร์จะเป็นการปรับอัตราส่วน  $V/f$  เพื่อรักษา  $\phi_{ag}$  จะทำให้แรงบิดของมอเตอร์มีความคงที่ด้วยเช่นกัน การลำดับสวิตช์ของอินเวอร์เตอร์จะเกิดจากการใช้ไมโครคอนโทรลเลอร์สร้าง PWM (pulse width modulation) มาควบคุมการนำกระแสและหยุดนำกระแสของอุปกรณ์อิเล็กทรอนิกส์กำลังที่นิยมใช้ก็คือ มอสเฟต , ไอจีบีที , ทรานซิสเตอร์ เนื่องจากไมโครคอนโทรลเลอร์ปัจจุบันมีการนำมาใช้ในงานอุตสาหกรรมมากขึ้นมีขนาดเล็ก มีความเร็วในการประมวลผลสูง ค่าความผิดพลาดน้อยเมื่อเทียบกับอุปกรณ์ที่เป็นอนาล็อก

ในโครงการนี้ได้นำเสนออินเวอร์เตอร์ 3 เฟส ที่ใช้ในการปรับความเร็วรอบของมอเตอร์เหนี่ยวนำ 3 เฟส ที่เป็น PWM โดยใช้เทคนิคการมอดูเลตแบบ SVPWM (space vector pulse width modulation) เป็นการควบคุมความเร็วรอบแบบ  $V/f$  และคงที่  $\phi_{ag}$

#### 1.1 วัตถุประสงค์ของการศึกษา

1. เพื่อศึกษาการทำงานของอินเวอร์เตอร์ไฟฟ้า 3 เฟส โดยใช้เทคนิคการมอดูเลตแบบ SVPWM (space vector pulse width modulation)
2. เพื่อศึกษาการประยุกต์ใช้งานไมโครคอนโทรลเลอร์ ตระกูล dsPIC
3. เพื่อศึกษาและประยุกต์ใช้งานแหล่งจ่ายสวิตช์ซึ่งเพื่อนำไปจ่ายไฟเลี้ยงอุปกรณ์อิเล็กทรอนิกส์ในส่วนต่างๆ
4. เพื่อการศึกษารวมการควบคุมความเร็วรอบของมอเตอร์เหนี่ยวนำแบบ  $V/f$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## 1.2 ขอบเขตโครงการ

ศึกษาและออกแบบอินเวอร์เตอร์ 3 เฟส โดยใช้เทคนิคมอดูเลตแบบ SVPWM ควบคุมมอเตอร์เหนี่ยวนำ 3 เฟส ควบคุมการสวิตช์ของอินเวอร์เตอร์ไมโครคอนโทรลเลอร์ dsPIC โดยใช้อุปกรณ์การสวิตช์ของอินเวอร์เตอร์ใช้เป็น IGBT โมดูลและใช้แหล่งจ่ายสวิตช์ซึ่งเป็นแหล่ง จ่ายไฟให้กับอุปกรณ์อิเล็กทรอนิกส์

### 1.2.1 พิกัดกำลังและระบบการควบคุมของวงจร

1. ใช้ขั้วมอเตอร์เหนี่ยวนำ 3เฟส 1 hp 220/360 V แบบ squirrel cage rotor
2. IGBT โมดูล ps21204 พิกัด 600/150A 0.75 kw มีความถี่ในการสวิตช์ที่สูงสุด 5 kHz
3. ส่วนวงจรควบคุมใช้ไมโครคอนโทรลเลอร์ dsPIC 30F4011 ควบคุมการสวิตช์ของอินเวอร์เตอร์

## 1.3 ขั้นตอนและวิธีการดำเนินงาน

### 1. ศึกษาทฤษฎีที่เกี่ยวข้อง

- 1.1 ทฤษฎีอินเวอร์เตอร์โดยใช้เทคนิคการมอดูเลตแบบSVPWM
- 1.2 ทฤษฎีการขับเคลื่อนมอเตอร์ไฟฟ้าเหนี่ยวนำ
- 1.3 ทฤษฎีไมโครคอนโทรลเลอร์และการใช้งาน
- 1.4 ทฤษฎีแหล่งจ่ายสวิตช์

### 2. ออกแบบและทดลอง

- 2.1 วงจรเรียงกระแสแบบเต็มคลื่นและวงจรจำกัดกระแสอินรัช
- 2.2 วงจรอินเวอร์เตอร์ 3 เฟส
- 2.3 วงจรแหล่งจ่ายสวิตช์
- 2.4 เขียนโปรแกรมควบคุมการทำงานและวัดสัญญาณมอดูเลต
- 2.5 ทดลองและบันทึกผล

## 1.4 ประโยชน์ที่ได้รับจากงานวิจัย

มีความรู้ในเรื่องของหลักการทำงานของอินเวอร์เตอร์ไฟฟ้า 3 เฟส โดยใช้เทคนิคการมอดูเลตแบบ SVPWM (space vector pulse width modulation) รวมไปถึงการใช้งานไมโครคอนโทรลเลอร์ ตระกูล dsPIC และ การขับเคลื่อนมอเตอร์ไฟฟ้าเหนี่ยวนำแบบคงที่  $\phi_{ag}$

## บทที่ 2 ทฤษฎีที่เกี่ยวข้อง

### 2.1 บทนำเกี่ยวกับทฤษฎีเบื้องต้นของมอเตอร์เหนี่ยวนำ 3 เฟส

มอเตอร์เหนี่ยวนำสามเฟสมีส่วนประกอบที่สำคัญคือ ส่วนอยู่กับที่ (stator) และ ส่วนหมุน (rotor) ส่วนอยู่กับที่มีหน้าที่ยึดขดลวดอาร์มาเจอร์ (armature) ที่บรรจุอยู่ในสลอต โรเตอร์แบ่งออกเป็น 2 แบบ คือ

1. แบบกรงกระรอก (squirrel cage rotor) แกนโรเตอร์ทำด้วยแผ่นเหล็ก ลามิเนทเซาะผิวด้านนอกให้เป็นร่องโดยรอบเรียกว่า สลอต (slot) ตรงกลางแผ่นจะเจาะรูสำหรับ สอดเพลลา เมื่อนำแผ่นเหล็กนี้มาอัดเข้าด้วยกันจะได้เป็นแกนโรเตอร์ นำแกนโรเตอร์ไปวางใน พิมพ์เพื่อฉีดลูมิเนียมเหลวเข้าไปจะได้ลูมิเนียมอัดแน่นอยู่ในร่องสลอต และมีกรวยยื่นออกไป สองข้างเพื่อใช้เป็นใบพัดระบายความร้อน

2. แบบขดลวดพันรอบโรเตอร์ (wound rotor) โรเตอร์แบบนี้แตกต่างจาก กรงกระรอกคือ มีขดลวดทองแดงพันรอบโรเตอร์ ส่วนปลายของขดลวดนี้จะต่อกับสลิปริง (slip ring) ซึ่งมีแปรงถ่านอยู่ มีข้อจำกัดคือ โรเตอร์ต้องมีจำนวนขั้วเท่ากับจำนวนขั้วที่เกิดจาก สเตเตอร์

#### 2.1.1 หลักการของมอเตอร์เหนี่ยวนำ

มอเตอร์เหนี่ยวนำจะประกอบด้วยส่วนสเตเตอร์และส่วนโรเตอร์ โดยส่วน โรเตอร์จะทำหน้าที่รับพลังงานจากแหล่งจ่ายไฟโดยผ่านส่วนสเตเตอร์ โดยอาศัยหลักการ เหนี่ยวนำจะทำให้เกิดสนามแม่เหล็กอยู่ในแอร์แกป (air gap) ซึ่งอยู่ระหว่างส่วนสเตเตอร์และ โรเตอร์ สนามแม่เหล็กนี้จะหมุนด้วยความเร็วซิงโครนัส (synchronous speed) ตามสมการ

$$N_s = \frac{120f}{p} \quad (2.1)$$

โดยที่	$N_s$	คือ ความเร็วซิงโครนัสของสนามแม่เหล็ก (rpm)
	$f$	คือ ความถี่ที่จ่ายให้ขดลวดสเตเตอร์ (Hz)
	$p$	คือ จำนวนขั้วแม่เหล็กของขดลวดสเตเตอร์

โดยขณะที่โรเตอร์อยู่กับที่จะมีการเหนี่ยวนำให้เกิดกระแสไหลในโรเตอร์ ซึ่งมีความถี่เดียวกันกับแหล่งจ่ายไฟ แต่ในขณะที่โรเตอร์มีความเร็วเท่ากับความเร็วซิงโครนัสของสนามแม่เหล็กจะไม่มีการเหนี่ยวนำขึ้นที่โรเตอร์ ดังนั้น จะไม่มีแรงบิด (torque) เกิดขึ้น และขณะที่โรเตอร์มีความเร็ว  $N_r$  ใดๆ ที่มีความแตกต่างจากความเร็ว  $N_s$  จะทำให้เกิดความเหนี่ยวนำขึ้นบนโรเตอร์และทำให้เกิดแรงบิด ความแตกต่างสัมพัทธ์ของความเร็วทั้งสองนี้เรียกว่า สลิป (slip)

$$s = \frac{N_s - N_r}{N_s} \quad (2.2)$$

$$= \frac{\omega - \omega_r}{\omega_s} \quad (2.3)$$

โดยที่  $\omega_s$  คือ ความถี่เชิงมุมทางไฟฟ้าของสเตเตอร์  
 $\omega_r$  คือ ความถี่เชิงมุมทางไฟฟ้าของโรเตอร์  
 $s$  คือ slip

เมื่อจ่ายแรงดันให้ขดลวดอาร์มาเจอร์ขณะโรเตอร์อยู่กับที่ ฟลักซ์แม่เหล็กของสนามแม่เหล็กจะหมุนกวาดผ่านขดลวดของโรเตอร์และสเตเตอร์ด้วยความเร็วสูงสุด (ความเร็วซิงโครนัส) แรงดันไฟฟ้าเหนี่ยวนำที่เกิดขึ้นในตัวนำนั้นจะมีค่าสูงสุด และขึ้นอยู่กับจำนวนรอบของขดลวดในโรเตอร์และสเตเตอร์ ดังนั้น ความสัมพันธ์ของแรงดันไฟฟ้าเหนี่ยวนำทั้งสองส่วนนี้จึงมีลักษณะคล้ายกับหม้อแปลงไฟฟ้า ซึ่งมีค่าแรงดันไฟฟ้าเหนี่ยวนำในขดลวดปฐมภูมิและขดลวดทุติยภูมิ ซึ่งขึ้นอยู่กับจำนวนรอบของขดลวดทั้งสอง

ขณะโรเตอร์อยู่กับที่ ( $N_r = 0$ ) ความถี่ของแรงดันไฟฟ้าเหนี่ยวนำในโรเตอร์จะเท่ากับความถี่ของสาย กรณีนี้สลิปเท่ากับ 1 และเมื่อโรเตอร์หมุนด้วยอัตราที่ฟลักซ์แม่เหล็กกวาดผ่านตัวนำจะช้าลง ค่าสลิปจึงลดลงด้วย ในสภาพเช่นนี้แรงดันไฟฟ้าเหนี่ยวนำของโรเตอร์จะลดลงเป็นสัดส่วนกับสลิป เขียนสมการได้ดังนี้

$$E_r = sE_2 \quad (2.4)$$

$$X_r = sX_2 \quad (2.5)$$

ในทำนองเดียวกัน ความถี่ของโรเตอร์จะเปลี่ยนแปลงตามค่าสลิปดังนี้

$$f_r = sf \quad (2.6)$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เมื่อ	$E_r$	คือ แรงดันไฟฟ้าเหนี่ยวนำของโรเตอร์ขณะทำงานปกติ
	$E_2$	คือ แรงดันไฟฟ้าเหนี่ยวนำของโรเตอร์ขณะอยู่กับที่
	$X_r$	คือ ค่ารีแอกแตนซ์ต่อเฟส ขณะโรเตอร์อยู่กับที่
	$f_r$	คือ ความถี่ของโรเตอร์
	$f$	คือ ความถี่ของแรงดันไฟฟ้าที่จ่ายให้มอเตอร์

การเปลี่ยนแปลงกำลังไฟฟ้าเป็นกำลังกลของมอเตอร์จะเกิดขึ้นที่โรเตอร์ ในมอเตอร์เหนี่ยวนำกำลังอินพุทของมอเตอร์ไม่ได้เกิดจากการจ่ายไฟฟ้าให้กับโรเตอร์โดยตรง แต่เป็นการถ่ายทอดกำลังผ่านช่องว่างอากาศ (air gap) ด้วยการเหนี่ยวนำทำให้เกิดแรงเคลื่อนไฟฟ้าและความถี่ขึ้นในโรเตอร์ ซึ่งค่าของแรงเคลื่อนไฟฟ้าเหนี่ยวนำต่อเฟสก็คือ  $E_r = SE_2$  ถ้าเอาแรงเคลื่อนจำนวนนี้หารด้วยค่าอิมพีแดนซ์ต่อเฟสที่โรเตอร์ ( $Z_2$ ) ก็จะได้กระแสโรเตอร์ต่อเฟส ( $I_2$ ) ไหลอยู่ในโรเตอร์เมื่อมอเตอร์ทำงานอยู่ที่ค่าสลิปใด ๆ ได้ดังนี้

$$I_2 = \frac{SE_2}{Z_2} \quad (2.7)$$

$$= \frac{SE_2}{\sqrt{R_2^2 + S^2 X_2^2}} \quad (2.8)$$

จากสมการที่ 2.7 ใช้คำนวณหาค่ากระแสโรเตอร์ได้ทั้งขณะมอเตอร์เริ่มหมุน (start) และเมื่อหมุนอยู่ที่ค่าสลิปใด ๆ ก็ได้ โดยขณะเริ่มหมุนให้แทนค่าสลิป  $S=1$  ลงในสมการ 2.7 กระแสโรเตอร์ขณะมอเตอร์เริ่มหมุนดังนี้

$$I_2 = \frac{E_2}{\sqrt{R_2^2 + jX_2^2}} \quad (2.9)$$


### 2.1.2 วงจรสมมูลย์

เนื่องจากว่ามอเตอร์เหนี่ยวนำนี้อาศัยหลักการการทำงานเช่นเดียวกับหม้อแปลง จะต่างกันก็ตรงที่มอเตอร์มีส่วนที่ 2 (secondary) เคลื่อนที่หรือหมุนได้ ดังนั้น จึงเขียนวงจรสมมูลย์ได้เช่นเดียวกับหม้อแปลงธรรมดา ดังรูปที่ 2.1 ซึ่งเป็นวงจรสมมูลย์ต่อเฟสของมอเตอร์เหนี่ยวนำ จากรูปที่ 2.1 เป็นวงจรสมมูลย์ต่อเฟสของมอเตอร์เหนี่ยวนำประกอบด้วยพารามิเตอร์ต่างๆดังนี้

$X_m$	คือ ค่ารีแอคแตนซ์ที่เกิดจากสนามแม่เหล็ก
$X_1$	คือ ค่ารีแอคแตนซ์รั่วไหลของขดลวดสเตเตอร์
$X_2$	คือ ค่ารีแอคแตนซ์รั่วไหลของขดลวดโรเตอร์
$R_1$	คือ ค่าความต้านทานของขดลวดสเตเตอร์
$R_2$	คือ ค่าความต้านทานของขดลวดโรเตอร์
$R_c$	คือ ค่าความต้านทานของแกนเหล็ก
$I_c$	คือ กระแสไฟฟ้าที่ทำให้เกิดกำลังสูญเสียในแกนเหล็ก
$I_m$	คือ กระแสไฟฟ้าที่สร้างสนามแม่เหล็ก

จากรูปที่ 2.1 กระแส  $I_0$  โหลดในขดลวดสเตเตอร์เป็นกระแสส่วนที่ทำให้เกิดการสูญเสียในแกนเหล็ก (core loss) และการสูญเสียในขดลวด (copper loss) การเปลี่ยนแปลงค่าน้อยมากไม่ว่าโหลดของมอเตอร์จะเปลี่ยนแปลงอย่างไรก็ตาม ดังนั้น ถ้าย้ายวงจรมอเตอร์ที่  $I_0$  โหลดผ่านมาไว้ที่ต้นทางของวงจรสมมูลย์จะทำให้วิเคราะห์ทฤษฎีเกี่ยวกับมอเตอร์เหนี่ยวนำง่ายขึ้นโดยมีเหตุผลดังนี้คือ

1. การย้ายวงจรมอเตอร์ที่กระแส  $I_0$  โหลดผ่านนี้จะทำให้ค่าที่ได้จากการคำนวณคลาดเคลื่อนเพียงเล็กน้อย เพราะ  $R_1$  และ  $X_1$  มีค่าต่ำมากเมื่อเทียบกับ  $X_m$  แต่จะได้วงจรมูลย์ที่พิจารณาง่าย
2. วงจรมูลย์ของหม้อแปลงไฟฟ้าขณะไม่มีโหลดจะไม่คิดค่า  $I_0$  ซึ่งเป็นส่วนประกอบเล็กๆเมื่อเทียบกับกระแสไฟฟ้าที่พิกัด แต่ในกรณีของมอเตอร์เหนี่ยวนำทำเช่นนั้นไม่ได้ เพราะค่า  $I_0$  มีค่าถึง 30 – 50 % ของกระแสไฟฟ้าที่พิกัด ทำให้แรงดันไฟฟ้าตกคร่อม  $X_m$  เป็นจำนวนมาก จึงต้องคงค่า  $X_m$  ไว้ในวงจรมูลย์



รูปที่ 2.1 แสดงวงจรมูลย์ต่อเฟสของมอเตอร์เหนี่ยวนำ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

วงจรสมมูลย์ของหม้อแปลงไฟฟ้าสามารถย้ายข้างรวมกันได้ ถ้าทราบค่าอัตราส่วนระหว่างจำนวนรอบของขดลวดปฐมภูมิกับขดลวดทุติยภูมิ ในทำนองเดียวกัน ถ้าทราบค่าอัตราส่วนระหว่างจำนวนรอบของขดลวดที่สเตเตอร์กับโรเตอร์ (turn ratio :  $a$ ) ก็จะสามารถย้ายค่าในวงจรสมมูลย์ของขดลวดทั้งสองมารวมกันได้เช่นกัน

ในที่นี้ต้องการย้ายค่าของวงจรเทียบเคียงโรเตอร์มายังวงจรเทียบเคียงสเตเตอร์ ซึ่งหาค่าต่างๆของวงจรสมมูลย์ได้ดังนี้ คือ

$$E'_2 = aE_2 = E_1 \quad (2.10)$$

เมื่อ  $E'_2$  คือ แรงดันไฟฟ้าขณะโรเตอร์อยู่กับที่ที่ย้ายค่ามายังด้านสเตเตอร์

$$I'_2 = \frac{I_2}{a} \quad (2.11)$$

เมื่อ  $I'_2$  คือ กระแสของโรเตอร์ที่ย้ายค่ามายังด้านสเตเตอร์

$$R'_2 = a^2 R_2 \quad (2.12)$$

$$X'_2 = a^2 X_2 \quad (2.13)$$


เมื่อ  $R'_2$  คือ ความต้านทานของโรเตอร์ที่ย้ายค่ามายังด้านสเตเตอร์

$X'_2$  คือ รีแอกแตนซ์ของโรเตอร์ที่ย้ายค่ามายังด้านสเตเตอร์

จากรูปที่ 2.1 ค่าของ  $\frac{R_2}{s}$  สามารถแยกแถมออกได้เป็น

$$\frac{R_2}{s} = R_2 + \frac{R_2}{s} + R_2 \quad (2.14)$$

$$= R_2 + R_2 \frac{(1-s)}{s} \quad (2.15)$$



รูปที่ 2.2 วงจรสมมูลย์แบบใกล้เคียงของมอเตอร์เหนี่ยวนำ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

นำค่าที่ได้จากสมการที่ 2.10 – 2.14 มาเขียนวงจรสมมูลย์ของมอเตอร์  
เหนี่ยวนำจะได้ดังรูปที่ 2.2 และจากรูปที่ 2.2 ส่วนโหลดความต้านทาน มีค่าเท่ากับ  $R'_L$

$$R'_L = R'_2 \frac{(1-s)}{s} \quad (2.16)$$

### 2.1.3 การวิเคราะห์ห้วงจรสมมูลย์

กำลังขาเข้าของมอเตอร์  $P_{in} = 3V_{1l}I_1 \cos \theta \quad (2.17)$

กำลังสูญเสียที่ขดลวดสเตเตอร์  $P_{ls} = 3I_1^2 R_1 \quad (2.18)$

กำลังไฟฟ้าที่ส่งผ่านช่องว่างอากาศ (air gap)  $P_g = 3I_2^2 R'_2 \quad (2.19)$

กำลังสูญเสียที่ขดลวดโรเตอร์  $P_{lr} = 3I_2^2 R'_2 \quad (2.20)$

กำลังไฟฟ้าขาออก  $P_o = P_g - P_{lr} = \frac{3I_2^2 R'_2 (1-s)}{s} \quad (2.21)$

กำลังที่เพลลา  $P_{sh} = P_o - P_{fw} \quad (2.22)$

$P_{fw}$  คือ กำลังที่สูญเสียเนื่องจากแรงเสียดทานและกำลังลมต้าน

แรงบิดของมอเตอร์  $T_e = \frac{P_o}{\omega_r} = \frac{3I_2^2 R'_2 (1-s)}{s(1-s)} \quad (2.23)$

$$= \frac{3I_2^2 R'_2}{s\omega_s} \quad (2.24)$$

ซึ่ง

$$\omega_s = \frac{2\pi Ns}{60} = \frac{2\pi}{60} \left[ \frac{120f}{p} \right] = \frac{4\pi f}{p} \quad (2.25)$$

โดย  $P$  คือ จำนวนขั้วของมอเตอร์


แทนสมการที่ 2.25 ในสมการที่ 2.23 จะได้

แรงบิดของมอเตอร์  $T_e = \frac{3I_2^2 R'_2 P}{4\pi f s} \quad (2.26)$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

วงจรสมมูลย์ที่อยู่ในรูปที่ 2.1 สามารถทำให้ง่ายขึ้นดังในรูปที่ 2.3 ซึ่งกระแส  $i_2$  สามารถหาได้ดังนี้

$$i_2 = \frac{V_s}{\sqrt{\left(R_1 + \frac{R_2}{s}\right)^2 + (X_1 + X_2)^2}} \quad (2.27)$$



รูปที่ 2.3 วงจรอย่างง่ายของมอเตอร์เหนี่ยวนำ

สามารถหาค่าสลิปที่แรงบิดสูงสุดจากสมการดิฟเฟอเรนเชียลได้

$$s_m = \frac{R_2}{\sqrt{R_1^2 + (X_1 + X_2)^2}} \quad (2.28)$$

เมื่อไม่คำนึงถึงผลของพารามิเตอร์ทางด้านสเตเตอร์ คือ  $R_1$  และ  $X_1$  ซึ่งไม่มีผลต่อผลรวมของกำลังเอาต์พุตของมอเตอร์จะได้สมการดังต่อไปนี้

$$i_2 = \frac{V_s}{\sqrt{\left(\frac{R_2}{s}\right)^2 + (X_2)^2}} = \frac{SV_s}{\sqrt{(R_2^2 + s^2 X_2^2)}} \quad (2.29)$$

$$s_m = \frac{R_2}{X_2} \quad (2.30)$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

นำสมการที่ (2.29) และ (2.30) แทนในสมการที่ 2.26 จะได้แรงบิดสูงสุดดังสมการ

$$T_m = \frac{3P V_s^2}{8\pi f X_2'} \quad (2.31)$$

โดยที่

$$\omega = 2\pi f \quad (2.32)$$

$$X_2' = 2\pi f L_2$$

ทำการแทนค่าต่างๆลงในสมการ 2.29 จะได้

$$T_m = \frac{3P \left( \frac{V_s}{f} \right)^2}{16\pi^2 L_2} \quad (2.33)$$

จะเห็นว่าแรงบิดสูงสุดมีค่าคงที่ที่ต่อเมื่อ  $\left( \frac{V_s}{f} \right)$  หรือ  $\phi$  คงที่ เนื่องจากความสัมพันธ์  $V_s \approx V$  และจาก  $V = k\phi f$  หรือ  $V/f = k\phi$  นั้นเอง ทำให้ได้ว่าการควบคุมความเร็วโดยการให้แรงบิดคงที่สามารถทำได้โดยรักษาให้  $\frac{V}{f}$  มีค่าคงที่นั่นเอง

#### 2.1.4 วิธีการควบคุมความเร็วของมอเตอร์ไฟฟ้าเหนี่ยวนำ

วิธีการควบคุมความเร็วของมอเตอร์ไฟฟ้าเหนี่ยวนำนี้ เมื่อพิจารณาจากสมการความเร็วของมอเตอร์สมการที่ (2.32) ซึ่งมาจากสมการที่ (2.1) และ (2.2)


$$N_r = (1-s) \left( \frac{(120f)}{P} \right) \quad (2.34)$$

ดังนั้น การควบคุมความเร็วของมอเตอร์ทำได้โดยการควบคุมความถี่ของแรงดันไฟฟ้า ( $f$ ) สลิปของโรเตอร์ ( $s$ ) และจำนวนขั้วแม่เหล็กของสเตเตอร์ ( $p$ ) วิธีที่ง่ายที่สุดคือการควบคุมความถี่ของแหล่งจ่ายไฟโดยใช้อินเวอร์เตอร์ เพราะจะทำให้การควบคุมมีความต่อเนื่องในขณะที่การควบคุมโดยการเปลี่ยนจำนวนขั้วของมอเตอร์จะทำได้จำกัดและไม่ต่อเนื่องและใช้ได้กับมอเตอร์ที่ออกแบบไว้เป็นพิเศษเท่านั้น ส่วนการควบคุมความเร็วด้วย


วิธีการควบคุม สลิปจะทำให้มอเตอร์มีประสิทธิภาพต่ำลง เพราะประสิทธิภาพของมอเตอร์ขึ้นอยู่กับค่าสลิป

### 1. การควบคุมแรงดันของสเตเตอร์

การควบคุมแรงดันของสเตเตอร์นี้จะควบคุมความเร็วได้ในช่วงแคบ และไม่เหมาะสมกับงานที่ต้องการแรงบิดเริ่มต้นสูง สำหรับกราฟแสดงความสัมพันธ์ระหว่างแรงบิดกับความเร็วของมอเตอร์เหนี่ยวนำที่ได้จากการควบคุมแรงดันสเตเตอร์นี้ แสดงดังรูปที่ 2.5 ซึ่งแรงบิดจะเปลี่ยนตามแรงดันที่จ่ายให้ขดสเตเตอร์ของมอเตอร์ วงจรการควบคุมแรงดันทางด้านสเตเตอร์แสดงดังรูปที่ 2.4



รูปที่ 2.4 วงจรการควบคุมแรงดันด้านสเตเตอร์



รูปที่ 2.5 กราฟแรงบิด-ความเร็วของมอเตอร์เหนี่ยวนำ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นิยมนำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การควบคุมความเร็วของมอเตอร์เหนี่ยวนำ โดยการควบคุมแรงดันของสเตเตอร์จะใช้การควบคุมแบบควบคุมเฟส (phase control) ซึ่งแสดงในรูปที่ 2.4 เป็นวิธีที่ทำได้ง่ายและมีราคาถูก แต่ระบบจะมีประสิทธิภาพต่ำ เนื่องจากเปอร์เซ็นต์ของกำลังสูญเสียในโรเตอร์ของมอเตอร์จะเพิ่มขึ้นตามค่าของสลลิป (S) นอกจากนี้แล้วการสูญเสียในสเตเตอร์จะเพิ่มขึ้นด้วยเนื่องจากการเพิ่มขึ้นของกระแสในสเตเตอร์ เมื่อสลลิปเพิ่มขึ้นทำให้ประสิทธิภาพของมอเตอร์รวมทั้งแรงบิดจะลดลงมาก โดยเฉพาะที่ความเร็วต่ำ เพราะมีค่าสลลิปสูง นอกจากนี้ วิธีนี้ยังทำให้เกิดฮาร์โมนิกขึ้นทั้งใน AC LINE และในตัวมอเตอร์เอง ทำให้มีการสูญเสียเพิ่มมากขึ้นและยังทำให้เพาเวอร์แฟคเตอร์ (power factor) ของระบบลดลงตามความเร็วของมอเตอร์ด้วย

จากข้อเสียที่ได้กล่าวมาทำให้การใช้งานของระบบควบคุมความเร็วโดยใช้การควบคุมแรงดันทางด้านสเตเตอร์ถูกจำกัดอยู่เฉพาะในระบบที่มีขนาดเล็กและขนาดกลาง ซึ่งต้องการแรงบิดเริ่มต้นต่ำ เช่น พัดลม หรือปั๊ม ซึ่งจะมีแรงบิดเพิ่มตามความเร็วกำลังสอง ทำให้ระบบมีเสถียรภาพมากขึ้น

## 2. การควบคุมสลลิปเพาเวอร์ (slip power control)

การควบคุมวิธีนี้จะทำโดยการควบคุมกำลังในโรเตอร์ซึ่งจะได้สมการที่แสดงความสัมพันธ์ระหว่างกำลังออก ( $P_{mech}$ ) และกำลังสูญเสียในโรเตอร์ ( $P_r$ ) กับกำลังที่ส่งผ่านจากสเตเตอร์ไปยังโรเตอร์ (แอร์แกปเพาเวอร์ :  $P_g$ ) ดังนี้

$$P_{mech} = (1-S)P_g \quad (2.35)$$


$$P_r = SP_g \quad (2.36)$$

$$\frac{P_g}{P_{mech}} = \frac{S}{(1-S)} \quad (2.37)$$

จากสมการเหล่านี้จะเห็นว่า ถ้าสามารถควบคุมอัตราส่วนระหว่างกำลังสูญเสียในโรเตอร์กับกำลังออกของมอเตอร์ก็สามารถควบคุมสลลิปของโรเตอร์ได้ เช่นในกรณีของมอเตอร์เหนี่ยวนำแบบวารโรเตอร์ การควบคุมสลลิปของโรเตอร์ทำได้โดยการปรับค่าความต้านทานที่ต่ออยู่กับวงจรรโรเตอร์ การควบคุมวิธีนี้ถึงแม้ว่าจะทำได้ง่าย แต่มีข้อเสียในแง่ประสิทธิภาพ โดยเฉพาะที่ความเร็วต่ำ หรือที่ค่าสลลิปสูงๆ ดังเห็นได้จากอัตราส่วนของโรเตอร์เพาเวอร์ (rotor power ratio) ซึ่งเป็นอัตราส่วนของกำลังออก ( $P_{mech}$ ) กับกำลังเข้าของโรเตอร์  $P_g$  ตามสมการที่ 2.38

$$\text{rotor power ratio} = \frac{P_{mech}}{P_g} = (1-S) \quad (2.38)$$





รูปที่ 2.7 แสดงการเปลี่ยนแปลงของแรงดัน, แรงบิด, กระแสเตเตอร์กับความถี่

ชนิดมอเตอร์ที่ใช้ต้องมีคุณสมบัติสลลิปต่ำ ซึ่งจะเป็นการเพิ่มประสิทธิภาพและความเร็วมอเตอร์จะเปลี่ยนตามการเปลี่ยนแปลงความเร็วซิงโครนัสของสนามแม่เหล็กในแอร์แกปที่อยู่ระหว่างส่วนสเตเตอร์และโรเตอร์ ซึ่งการที่จะเปลี่ยนความเร็วซิงโครนัสสามารถทำได้โดยการแปรเปลี่ยนความถี่ของอินเวอร์เตอร์ การเพิ่มความเร็วของมอเตอร์เหนี่ยวนำโดยการเปลี่ยนความถี่ของอินเวอร์เตอร์อย่างเดียวนี้อาจจะทำให้สนามแม่เหล็กในแอร์แกปของมอเตอร์ลดลงด้วย สังเกตได้จากสมการที่ 2.36


$$E = 4.44Nf\phi \quad (2.39)$$

$$\phi \propto \frac{E}{f}$$

จากสมการ (2.40)

$$T_m \propto \left(\frac{E}{f}\right)^2 \propto \phi^2$$

เมื่อแอร์แกปฟลักซ์ลดลงจะทำให้แรงบิดสูงสุดของมอเตอร์ลดลง แต่ในการที่จะรักษาสนามแม่เหล็กในแอร์แกปและแรงบิดสูงสุดให้คงที่ จำเป็นต้องเพิ่มแรงดันออกของอินเวอร์เตอร์ตามความถี่ด้วย เพื่อรักษาความสัมพันธ์ของ  $E/f$  ให้คงที่เพื่อให้แรงบิดสูงสุดคงที่นั่นเอง แต่การควบคุมให้มอเตอร์เหนี่ยวนำมีแรงบิดสูงสุดคงที่ จะทำได้ในย่านความเร็วต่ำกว่าความเร็วพิกัดดังแสดงในรูปที่ 2.8



รูปที่ 2.8 กราฟแสดงแรงบิด-ความเร็วมอเตอร์เมื่อควบคุมแบบ VVVF.

ในย่านความถี่ต่ำ การรักษาให้  $V/f$  คงที่ไม่เพียงพอที่จะทำให้แรงบิดสูงสุดมีค่าคงที่ ทั้งนี้ เพราะที่ความถี่ต่ำ ค่าความต้านทานของสเตเตอร์จะมีค่าสูงขึ้น ทำให้แรงดันตกคร่อมสูง เป็นผลให้มีการสูญเสีย ดังนั้น จะต้องเพิ่มแรงดันที่จ่ายให้กับสเตเตอร์เพื่อชดเชยแรงดันที่ตกคร่อมความต้านทานของสเตเตอร์ ทำให้การเปลี่ยนแปลงแรงดันกับความถี่เป็นไปตามเส้นทึบของกราฟรูปที่ 2.7 แทนการเปลี่ยนแปลงตามเส้นประ ซึ่งเป็นกราฟ คงที่

ส่วนในย่านความถี่สูงกว่าความถี่พิกัด จะไม่สามารถรักษาแรงบิดให้คงที่ได้ เนื่องจากไม่สามารถเพิ่มแรงดันให้มากกว่าแรงดันที่พิกัดได้ เพราะจะเกิดความเสียหายแก่มอเตอร์ได้ ดังนั้น จึงต้องคงที่แรงดันไว้ที่พิกัด เป็นเหตุให้แรงบิดสูงสุดลดลงเนื่องจากการลดลงของสนามแม่เหล็กในแอร์แกปของมอเตอร์เหนี่ยวนำดังแสดงในรูปที่ 2.7 การควบคุมความเร็วในย่านนี้กำลังออกสูงสุดของมอเตอร์เหนี่ยวนำจะมีค่าคงที่ ด้วยการลดความเข้มของสนามแม่เหล็กเรียกว่าเป็นการทำงานในย่านกำลังคงที่ (constant region) หรือ (field weakening region) เนื่องจากการควบคุมความเร็วด้วยวิธีนี้จะเป็นการแปรเปลี่ยนทั้งความถี่และแรงดัน ทำให้สามารถเร่งความเร็วจากศูนย์ไปสู่ความเร็วที่ต้องการ โดยมีทอร์คสูงสุดคงที่ได้ แรงดันเอาท์พุทของอินเวอร์เตอร์แบบนี้ไม่ได้เป็นรูปไซน์ ดังนั้น มอเตอร์จะได้รับแรงดันฮาร์โมนิกส์ ซึ่งทำให้เกิดสนามแม่เหล็กหมุนในแอร์แกปด้วยความเร็วที่สูงกว่าสนามแม่เหล็กที่เกิดมาจากความถี่พื้นฐาน (fundamental frequency) มาก แต่แรงดันฮาร์โมนิกของอินเวอร์เตอร์จะทำให้เกิดการสูญเสียในมอเตอร์มากขึ้น

## 2.2 อินเวอร์เตอร์ที่ใช้ในการขับเคลื่อนมอเตอร์เหนี่ยวนำ

อินเวอร์เตอร์ที่ใช้ในการควบคุมมอเตอร์เหนี่ยวนำ จะต้องสามารถเปลี่ยนแปลงแรงดันและความถี่ซึ่งทำหน้าที่เชื่อมโยงระหว่างระบบจ่ายไฟและมอเตอร์ ดังนั้นอินเวอร์เตอร์ที่ดีต้องมีคุณสมบัติพื้นฐานที่สอดคล้องกับความต้องการของมอเตอร์ดังต่อไปนี้

1. สามารถที่จะปรับความถี่ได้เป็นสัดส่วนกับความเร็วรอบที่ต้องการ
2. สามารถปรับแรงดันเอาต์พุตเพื่อรักษาอัตราส่วนแรงดันต่อความถี่ (V/f)


ให้คงที่ตลอดช่วงแรงบิดคงที่ตามต้องการ

3. สามารถจ่ายกระแสได้ตามพิกัดที่ความถี่ใดๆ ซึ่งอยู่ในช่วงแรงบิดที่ต้องการ

ในรูปที่ 2.9 แสดงหลักการพื้นฐานซึ่งแหล่งจ่ายไฟเข้า เอชซี จะถูกเปลี่ยนเป็นแรงดัน ดีซี โดยการใช้อุปกรณ์ที่สามารถควบคุมแรงดันได้โดยใช้อุปกรณ์อิเล็กทรอนิกส์จำพวกไทรสเตอร์หรือแบบควบคุมไม่ได้โดยใช้ไดโอดและอินเวอร์เตอร์จะทำหน้าที่แปลงแรงดันไฟ ดีซี ให้เป็น เอชซี ที่สามารถเปลี่ยนแปลงแรงดันและความถี่ได้ โดยทั่วไประบบอินเวอร์เตอร์สามารถแยกออกตามชนิดของอินเวอร์เตอร์ได้ 2 ประเภทคือ

1. อินเวอร์เตอร์แบบแหล่งจ่ายกระแส (current – source inverter : CSI)
2. อินเวอร์เตอร์แบบแหล่งจ่ายแรงดัน (voltage – source inverter : VSI)

โดยอินเวอร์เตอร์ทั้งสองแบบนี้จะให้คุณสมบัติและลักษณะของรูปคลื่นกระแสและแรงดันที่แตกต่างกันและเหมาะสมกับการใช้งานที่แตกต่างกันออกไปด้วย




รูปที่ 2.9. บล็อกไดอะแกรมของระบบอินเวอร์เตอร์เพื่อการขับเคลื่อนมอเตอร์เหนี่ยวนำ

2.2.1 อินเวอร์เตอร์แบบแหล่งจ่ายกระแส

วงจรกำลังของแหล่งจ่ายกระแส (current source) อินเวอร์เตอร์แสดงในรูปที่ 2.10 จะประกอบด้วยไทรสเตอร์เรกติไฟเออร์ที่สามารถควบคุมได้ โดยการควบคุมเฟสของเอซีไลน์ และยังมีอินดักเตอร์ขนาดใหญ่ต่ออนุกรมอยู่ แต่ไม่มีตัวเก็บประจุต่อขนานอยู่ด้วย เพื่อสร้างแหล่งจ่ายกระแสให้อินเวอร์เตอร์ ซึ่งเป็นข้อแตกต่างของโครงสร้างทางวงจรจากอินเวอร์เตอร์แบบแรงดัน (voltage-source inverter) และในส่วนของอินเวอร์เตอร์จะมีไทรสเตอร์เพื่อทำหน้าที่ควบคุมกระแสที่สามารถเปลี่ยนความถี่ได้เพื่อจ่ายให้กับมอเตอร์รูปร่างของกระแสที่จ่ายออกทางด้านเอาต์พุต จะขึ้นอยู่กับแพทเทิร์น (pattern) ของการควบคุมที่อินเวอร์เตอร์ ซึ่งอาจจะเป็น 6 สเต็ป หรือ พัลส์บวลิวมก็ได้ แต่ลักษณะของแรงดันเอาต์พุตจะมีรูปร่างเข้าใกล้รูปไซน์ (ซึ่งเป็นข้อแตกต่างจากแบบจ่ายแรงดันในเรื่องของรูปคลื่น) นอกจากนี้ แรงดันทางด้านเอาต์พุตจะยังเกิดสไปค์ เนื่องจากการคอมมิวเตตด้วย ซึ่งอินเวอร์เตอร์แบบแหล่งจ่ายกระแสจะเหมาะสำหรับงานที่ต้องการกำลังไฟฟ้าสูง

ถึงแม้ว่าจะมีข้อดีมากมายดังที่ได้กล่าวมาแล้วสำหรับอินเวอร์เตอร์จ่ายกระแส (current - source inverter) แต่ก็ยังมีข้อจำกัดอีกมากคือ ช่วงความถี่ของอินเวอร์เตอร์ที่สามารถปรับค่าได้ค่อนข้างต่ำและไม่สามารถทำงานได้ในสภาวะไร้โหลด ซึ่งต้องมีกระแสไหลอย่างน้อยที่สุดที่จะทำให้การคอมมิวเตตในอินเวอร์เตอร์ได้ และนอกจากนี้ขนาดของดีซีลิงค์อินดักเตอร์ และตัวเก็บประจุของการคอมมิวเตตจะมีขนาดใหญ่ ทำให้อินเวอร์เตอร์แบบนี้ค่อนข้างมีราคาแพง การตอบสนองของการไดร์ฟนี้ค่อนข้างช้าและมีแนวโน้มจะมีปัญหาของการมีเสถียรภาพที่โหลดต่ำ

เนื่องจากโครงงานนี้จะกล่าวถึงรายละเอียดเกี่ยวกับ อินเวอร์เตอร์แหล่งจ่ายแรงดัน (voltage - source inverter) ที่เกี่ยวข้องกับโครงงานเป็นส่วนใหญ่จึงจะขอกล่าวรายละเอียดอินเวอร์เตอร์แบบแหล่งจ่ายกระแสเพียงส่วนหนึ่งเท่านั้น



รูปที่ 2.10 วงจรกำลังของอินเวอร์เตอร์แบบแหล่งจ่ายกระแส

### 2.2.2 อินเวอร์เตอร์แบบแหล่งจ่ายแรงดัน

โครงสร้างแรงดันดีซีลิงค์มีขนาดตัวเก็บประจุที่มีค่ามาก อาจจะทำให้กล่าวได้ว่าแรงดันอินพุทของอินเวอร์เตอร์มีค่าคงที่ ทำให้แรงดันเอาต์พุทของอินเวอร์เตอร์คงที่ไม่ขึ้นอยู่กับโหลด และโดยทั่วไปอินเวอร์เตอร์แบบแหล่งจ่ายแรงดันนั้น เป็นอินเวอร์เตอร์ที่ใช้กันอย่างแพร่หลายโดยทั่วไปจะ แบ่งออกเป็น 2 ชนิดคือ


1. อินเวอร์เตอร์รูปคลื่นสี่เหลี่ยม หรือ อินเวอร์เตอร์รูปคลื่นขั้นบันได
2. อินเวอร์เตอร์แบบมอดูเลตความกว้างพัลส์

อินเวอร์เตอร์แบบรูปคลื่นสี่เหลี่ยม นั้นมักจะใช้ไทรสเตอร์เป็นอุปกรณ์หลักในภาคกำลัง และยังแบ่งออกเป็น 2 ชนิดย่อยคืออินเวอร์เตอร์แบบรูปคลื่น 6 ขั้น (six – step snverter) และอินเวอร์เตอร์แบบรูปคลื่น 12 ขั้น (twelve – step inverter) ซึ่งในปัจจุบันอินเวอร์เตอร์ประเภทนี้จะไม่ค่อยพบเนื่องจากเป็นเทคโนโลยีเก่าและในเนื้อหาที่จะกล่าวในส่วนที่เกี่ยวข้องกับโครงการเท่านั้นก็คืออินเวอร์เตอร์แบบ มอดูเลตความกว้างพัลส์ ( pulse width modulation inverter ) ซึ่งใช้กันอย่างแพร่หลายในปัจจุบัน ซึ่งอินเวอร์เตอร์แบบมอดูเลตความกว้างพัลส์ ( pulse width modulation inverter ) จะมีข้อดีคือสามารถควบคุมแรงดันและความถี่ได้ง่ายปรับความถี่ได้ในย่านกว้าง ส่วนข้อเสีย มักมีปัญหาในเรื่องการลัดวงจรของอุปกรณ์สวิตซ์ซึ่งในกึ่งเดียวกันของอินเวอร์เตอร์ ซึ่งในทางปฏิบัติจะต้องมีวงจรลอคเอาท์ที่มีการสร้างเดดไทม์ (dead time) เป็นส่วนช่วยในการป้องกัน

### 2.2.3 อินเวอร์เตอร์แบบมอดูเลตความกว้างพัลส์


โครงสร้างของพีดีบีบลิวเอ็มอินเวอร์เตอร์ในส่วนของแรงดันดีซีลิงค์โดยทั่วไปจะใช้เรกติไฟเออร์ที่เป็นไดโอด ทั้ง 1 เฟส และ 3 เฟส ทำให้แรงดันดีซีลิงค์มีค่าคงที่ ซึ่งไม่สามารถควบคุมแรงดันดีซีได้ ส่วนความถี่และแรงดันเอาต์พุทของแรงดันมูลฐาน สามารถควบคุมโดยใช้เทคนิคและความสัมพันธ์ของตัวแปรของ PWM แต่ละชนิดซึ่งจะกล่าวรายละเอียดในส่วนต่อไป เทคนิค PWM นี้จะให้แรงดันเอาต์พุท ที่มีองค์ประกอบฮาร์มอนิกอันดับต่ำน้อยลง แต่จำนวนครั้งของการสวิตซ์สูงขึ้น ดังนั้นจึงมีปัญหาของการสวิตซ์ แต่จะใช้งานได้ดีในย่านความถี่ต่ำ ทำให้แรงบิดเริ่มต้นมีค่าสูงและลดปัญหาการกระเพื่อมของแรงบิด

จากรูปที่ 2.11 เป็นการแสดงลักษณะโครงสร้างของ PWM อินเวอร์เตอร์แบบแหล่งจ่ายแรงดันโดยรับแรงดันป้อน 3 เฟส จากแหล่งจ่ายของระบบไฟฟ้าผ่านไดโอดเรกติไฟเออร์ซึ่งเป็นวงจรสร้างแรงดัน ดีซี ป้อนให้กับอินเวอร์เตอร์และในส่วนของ PWM อินเวอร์เตอร์แบบแหล่งจ่ายแรงดันนี้จะเป็นส่วนที่ทำหน้าที่ทั้งควบคุมความถี่และแรงดันที่ป้อนให้กับมอเตอร์ หลักการหนึ่งที่ใช้ในการกำหนดสัญญาณควบคุมสวิตซ์ของอินเวอร์เตอร์ก็คือจะใช้การเปรียบเทียบ ระหว่าง แรงดันควบคุมที่เป็นรูปไซน์ 3 เฟส ( $V_{control}$ ) ที่มีเฟสต่างกัน 120 องศาทางไฟฟ้า และมีคุณสมบัติที่สามารถปรับแอมพลิจูดให้แปรผันไปตามความถี่ได้ด้วย โดยการ



รูปที่ 2.11 วงจรกำลังของ PWM อินเวอร์เตอร์

จะนำสัญญาณควบคุมนี้ไปเปรียบเทียบกับสัญญาณ สามเหลี่ยม (triangle waveform) ที่มีความถี่เท่ากับความถี่ของสวิตช์ดังรูปที่ 2.12 จากนั้นนำสัญญาณที่ได้จากการเปรียบเทียบที่เป็นสัญญาณพัลส์ไปควบคุมลำดับ ของการสวิตช์อีกที จากรูปที่ 2.12 จะพิจารณาเพียง 1 เฟส



รูปที่ 2.12 การนำคลื่นไซน์  $V_{control}$  กับคลื่น สามเหลี่ยม  $V_{tri}$  มาเปรียบเทียบก็จะได้

สัญญาณพัลส์ที่นำมาควบคุมการสวิตช์พิจารณาเพียง 1 เฟส

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากรูปที่ 2.12 จะเห็นว่ามี การนำคลื่นไซน์  $V_{control}$  กับคลื่น สามเหลี่ยม  $V_{tri}$  มาเปรียบเทียบกันหรือเรียกว่าการมอดูเลตซึ่งอัตราการมอดูเลตจะแบ่งออกเป็นอัตรามอดูเลตด้านแอมพลิจูดและอัตราการมอดูเลตด้านความถี่ซึ่งจะเขียนเป็นสมการได้ดังนี้

อัตรามอดูเลตด้านแอมพลิจูด

$$m_a = \frac{V_{control}}{V_{tri}} \quad (2.40)$$

อัตราการมอดูเลตด้านความถี่

$$m_f = \frac{f_s}{f_1} \quad (2.41)$$

เมื่อ

$V_{control}$  คือ ค่ายอดของรูปคลื่นไซน์

$V_{tri}$  คือ ค่ายอดของรูปคลื่นสามเหลี่ยม

$f_1$  คือ ค่าความถี่หลักทางด้านออกของอินเวอร์เตอร์


$f_s$  คือ ความถี่ของการสวิตชิงของอินเวอร์เตอร์

ถ้าค่า  $m_a$  อยู่ในช่วง  $0 \leq m_a \leq 1$  จะเป็นช่วงการมอดูเลตเชิงเส้น ซึ่งหมายถึงองค์ประกอบหลักมูลของแรงดันไฟฟ้าด้านออก (fundamental frequency component of the output voltage) โดยจะแปรผันเชิงเส้นกับค่า  $m_a$


ถ้าค่า  $m_a$  อยู่ในช่วงที่มีค่ามากกว่า 1 ( $m_a > 1$ ) จะเป็นช่วงการควบคุมแบบโอเวอร์มอดูเลต ซึ่งผลของแรงดันไฟฟ้าด้านออกจะมีองค์ประกอบฮาร์มอนิกสูงกว่าช่วงมอดูเลตเชิงเส้น

อย่างไรก็ตามข้อเสียกรณีโอเวอร์มอดูเลตก็คือทำให้เกิดฮาร์มอนิกลำดับต่ำๆ ที่อยู่ใกล้กับฮาร์มอนิกลำดับที่ หนึ่ง หรือความถี่หลักมูล เช่น ฮาร์มอนิกลำดับที่ 3,5,7 เป็นต้น ดังรูปที่ 2.13 ที่แสดงให้เห็นถึงรูปคลื่น PWM แบบโอเวอร์มอดูเลต และรูปที่ 2.14 แสดงสเปคตรัมของรูปคลื่น PWM แบบโอเวอร์มอดูเลต เมื่อ  $m_a=1.25$  ,  $m_f = 15$  จะเห็นว่าเกิดฮาร์มอนิกลำดับที่ 3,5,7,9 ซึ่งถ้านำไปใช้งานจะเกิดผลเสียมาก โดยเฉพาะอย่างยิ่งการขับเคลื่อนมอเตอร์เหนี่ยวนำเพราะฮาร์มอนิกลำดับที่ 3,5,7 จะทำให้เกิดกำลังไฟฟ้าสูญเสียและทำให้เกิดความเร็วหลายความเร็วในเวลาเดียวกันทำให้มอเตอร์ไฟฟ้าหมุนไม่สม่ำเสมออาจเกิดผลเสียต่อสมรรถนะของมอเตอร์ได้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.13 คลื่น PWM แบบโอเวอร์มอดูเลต




รูปที่ 2.14 แสดงสเปกตรัมของรูปคลื่น PWM แบบโอเวอร์มอดูเลต  
เมื่อ  $ma=1.25$  ,  $mf = 15$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### 2.2.4 อินเวอร์เตอร์สามเฟส

การแปลงผันกำลังไฟฟ้าจากแรงดันไฟฟ้ากระแสตรงเป็นไฟฟ้ากระแสสลับให้กับโหลด 3 เฟส นิยมแปลงผันกำลังไฟฟ้าผ่านอินเวอร์เตอร์สามเฟสซึ่งจะเหมาะกับงานที่ต้องการกำลังไฟฟ้าสูง เพราะถ้าหากใช้อินเวอร์เตอร์เฟสเดียวแบบฟลูบริดจ์จำนวนสามชุดก็ได้ แต่ต้องใช้สวิตช์จำนวนถึง 12 ตัว นอกจากนั้นยังต้องอาศัยวงจรควบคุมที่ทำให้แต่ละเฟสต่างกัน 120 องศา ของความถี่หลักมูล จึงไม่เหมาะที่จะใช้อินเวอร์เตอร์เฟสเดียวแบบฟลูบริดจ์จำนวน 3 ตัว จึงมีการพัฒนาอินเวอร์เตอร์สามเฟสขึ้นมาใช้ที่ควบคุมแรงดันไฟฟ้าด้านออกได้ทั้งขนาดและความถี่ ซึ่งมีลักษณะวงจรดังรูปที่ 2.15 จะเห็นว่ามีจำนวนสวิตช์และไดโอดจำนวนอย่างละ 6 ตัว และประกอบไปด้วยสามกิ่งหรือสามเฟส



รูปที่ 2.15 วงจรอินเวอร์เตอร์ 3 เฟส

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้





### 2.2.5 อินเวอร์เตอร์แหล่งจ่ายแรงดันไฟฟ้าสามเฟสแบบที่ดับเบิลยูเอ็ม

อินเวอร์เตอร์สามเฟสจะคล้ายกับอินเวอร์เตอร์เฟสเดียว ต้องการแรงดันไฟฟ้าด้านออกที่ควบคุมได้ทั้งขนาดและความถี่ เพื่อให้ให้ได้แรงดันด้านออกที่สมดุลและมีเฟสต่างกัน 120 องศาของความถี่หลักมูล จึงต้องใช้รูปคลื่นสามเหลี่ยมเปรียบเทียบกับแรงดันควบคุมรูปไซน์สามรูปคลื่นที่เฟสต่างกัน 120 องศา ดังรูปที่ 2.16(ก) มีค่า  $m_f = 15$  ค่าแรงดันเฟส  $V_{AN}$  ,  $V_{BN}$  จะวัดเทียบกับบัสลบที่เป็นบัสอ้างอิง ส่วนค่าแรงดันไลน์  $V_{AB}$  ค่าที่เป็นแรงดันไฟฟ้ากระแสตรงจะถูกหักล้างไป ดังที่แสดงในรูปที่ 2.16(ข) เป็นการสวิตชิงแบบ PWM


ในอินเวอร์เตอร์สามเฟสจะพิจารณาฮาร์มอนิกเน้นเฉพาะค่าแรงดันระหว่างสาย (line – to – line voltage) เริ่มจากฮาร์มอนิกของแรงดันเฟส ( $V_{AN}$ ) ดังแสดงในรูปที่ 2.16 (ค) ซึ่งจะมีค่าฮาร์มอนิกเลขคี่เกิดขึ้นที่ค่าไซน์แบนด์ของ  $m_f$  และที่จำนวนเท่าของ  $m_f$  โดยค่าแรงดันเฟส  $V_{AN}$ ,  $V_{BN}$  จะมีเฟสต่างกัน  $120^\circ$  ดังนั้นเฟสจะเท่ากันหรือต่างกันเฟสเป็นศูนย์ทุก ๆ 3  $m_f$  ทำให้แรงดันไฟฟ้าจะไม่มีฮาร์มอนิกลำดับที่ 3 ฮาร์ลงตัวที่เป็นเลขคี่ เช่น ฮาร์มอนิกที่ 3,9,15,21 เป็นต้นนอกจากนี้สำหรับในกรณีแรงดันเฟสที่มีโหลดสมดุล ค่าแรงดันระหว่างสายจะไม่มีฮาร์มอนิกเลขคู่ เช่น ฮาร์มอนิกลำดับที่ 2,4,6,8 เป็นต้น

สามารถสรุปส่วนสำคัญของอินเวอร์เตอร์สามเฟสได้ดังนี้

- 1.) ที่ค่า  $m_f \leq 21$  หากต้องการกำจัดฮาร์มอนิกเลขคู่จะต้องใช้การสวิตชิงแบบ PWM ที่ซิงโครไนส์ (หมายถึง  $m_f$  ต้องเป็นจำนวนเต็มและความถี่หลักมูลจะเริ่มจนจบคาบพร้อมกับการสวิตชิงของรูปคลื่นสามเหลี่ยมดูในรูปที่ 2.16(ก) ) และค่า  $m_f$  เป็นจำนวนเลขคี่
- 2.) ที่ค่า  $m_f \geq 21$  ฮาร์มอนิกย่อยที่เกิดจากการสวิตชิงแบบ PWM ที่ไม่ซิงโครไนส์ ( $m_f$  ต้องไม่เป็นจำนวนเต็ม) จะมีค่าน้อย แต่ต้องตระหนักถึงว่าควรหลีกเลี่ยงการสวิตชิงแบบ PWM ที่ไม่ซิงโครไนส์เพราะจะทำให้เกิดฮาร์มอนิกย่อยที่ใกล้ความถี่หลักมูล
- 3.) ที่ค่า  $m_o > 1$  หากไม่พิจารณาค่าของ  $m_f$  จะมีผลเช่นเดียวกับกรณีที่ 1



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.16 รูปคลื่นสัญญาณที่ได้จากอินเวอร์เตอร์ 3 เฟสและสเปกตรัมฮาร์มอนิก


1. อินเวอร์เตอร์สามเฟสทำงานในย่านมอดูเลตเชิงเส้น ( $m_a \leq 1$ )

ในย่าน  $m_a \leq 1$  ค่าแรงดันไฟฟ้าที่ความถี่หลักมูลในหนึ่งถึงหรือหนึ่งเฟส จะเท่ากับสมการดังต่อไปนี้

$$\hat{V}_{AN} = m_a \cdot \frac{V_d}{2} \quad \text{เมื่อ } m_a \leq 1 \quad (2.42)$$

ดังนั้นแรงดันไลน์ที่ความถี่หลักมูลซึ่งต่างเฟสกัน 120 องศา สามารถเขียนความสัมพันธ์เป็นสมการได้ดังนี้

$$\begin{aligned} V_{LL1} &= \frac{\sqrt{3}}{\sqrt{2}} \hat{V}_{AN1} \\ &= \frac{\sqrt{3}}{2\sqrt{2}} m_a V_d \\ &\approx 0.612 m_a V_d \quad \text{เมื่อ } m_a \leq 1 \end{aligned} \quad (2.43)$$



รูปที่ 2.17 ความสัมพันธ์ระหว่าง  $V_{LL1}/V_d$  กับ  $m_a$  ในอินเวอร์เตอร์สามเฟส

ความหมายของการทำงานย่านมอดูเลต ดังรูปที่ 2.17 หากมีแหล่งจ่ายแรงดันเชื่อมโยงมีค่า 311 โวลต์ เมื่อปรับ  $m_a = 0.5$  จะได้แรงดันระหว่างสายของระบบไฟฟ้าเฟสเดียว คือ  $0.612 \times 0.5 \times 311 = 65.17$  โวลต์ หมายถึงแรงดันที่ความถี่หลักมูล = 95.17 โวลต์ เมื่อปรับ  $m_a = 1$  จะได้แรงดันที่มีความถี่หลักมูลเท่ากับ 190.33 โวลต์ นั่นคือ เมื่อปรับ  $m_a$  จาก 0.5 ไป เป็น 1 หรือจำนวน 2 เท่า แรงดันก็จะเพิ่มเป็น 2 เท่าด้วยเช่นกัน

## 2. อินเวอร์เตอร์สามเฟสเมื่อทำงานในย่านโอเวอร์มอดูเลต ( $m_a > 1$ )

ในย่าน ( $m_a > 1$ ) อธิบายการทำงานเหมือนกับอินเวอร์เตอร์ฟาสต์สวิตชิ่งอัตราส่วนแรงดันไฟฟ้าระหว่างสายที่ความถี่หลักมูลหารกับแรงดันไฟฟ้ากระแสตรง ( $V_{LL1}/V_d$ ) จะมีค่าอยู่ระหว่าง 0.612 ถึง 0.78 แสดงดังรูปที่ 2.17 สำหรับการทำงานในย่านโอเวอร์มอดูเลตมีข้อดีคือขนาดแรงดันไฟฟ้าที่ความถี่หลักมูล จะมีค่าสูงกว่าในกรณีย่านเชิงเส้น ( $m_a \leq 1$ ) แต่การเพิ่มขึ้นของแรงดันไฟฟ้าจะไม่ใช่เชิงเส้นจนถึงค่าค่าหนึ่งดังรูปที่ 2.17 ข้อเสียของการทำงานในย่านโอเวอร์มอดูเลตคือ ทำให้เกิดฮาร์มอนิกลำดับต่ำๆ ที่อยู่ใกล้กับฮาร์มอนิกลำดับที่หนึ่ง

### 2.2.6 เทคนิคการมอดูเลตขั้นสูงสำหรับอินเวอร์เตอร์ไฟฟ้าสามเฟส

โดยทั่วไปอินเวอร์เตอร์สามเฟสจะใช้เทคนิคการมอดูเลตด้วยรูปคลื่นไซน์ SPWM ซึ่งมีข้อดีคือง่ายต่อการสร้างสัญญาณควบคุมและการใช้ความถี่สวิตช์ซึ่งเกิดได้ห่างจากความถี่หลักมูลมาก ซึ่งจะทำให้สะดวกและออกแบบวงจรองความถี่ทางด้านออกได้ง่าย และขนาดเล็กอย่างไรก็ตาม สำหรับกรณีของ SPWM จะมีข้อเสียคือแรงดันไฟฟ้าด้านออกที่ความถี่หลักมูลจะมีค่าต่ำ เช่นในวงจรที่มีแหล่งเชื่อมโยงไฟฟ้ากระแสตรง (dc link) ขนาด 100 โวลต์ อินเวอร์เตอร์สามเฟสที่ใช้เทคนิค SPWM ทำงานในย่านเชิงเส้นจะได้แรงดันระหว่างสาย ที่ความถี่หลักมูลสูงสุดที่ 61.2 โวลต์ เป็นต้น


วิธีการเพิ่มแรงดันระหว่างสาย ที่ความถี่หลักมูลในระบบสามเฟสสามารถกระทำได้โดยการมอดูเลตสัญญาณควบคุมของเฟสโดยไม่จำเป็นต้องเป็นรูปคลื่นไซน์ แต่เมื่อหาผลต่างของแรงดันระหว่างสาย จะต้องมอดูเลตเป็นรูปไซน์ ซึ่งสามารถกระทำได้โดยไม่ต้องคำนึงถึงมุมเฟสโดยที่แต่ละเฟสจะต่างกัน 120 องศา เทคนิคการมอดูเลตขั้นสูงประกอบด้วย

1. Harmonic injection pulsewidth modulation (HIPWM)
2. Space vector pulsewidth modulation (SVPWM)
3. Discontinuous pulsewidth modulation (DPWM)
4. Delta modulation (DM)

เนื่องจากโครงงานนี้ได้ศึกษาเฉพาะเทคนิค space vector pulsewidth modulation (SVPWM) เท่านั้นจึงจะขอกล่าวแต่เทคนิค space vector เท่านั้น

### 2.2.7 เทคนิค space vector pulse width modulation (SVPWM)

วัตถุประสงค์ของเทคนิคนี้ก็คือต้องการเพิ่มแรงดันไฟฟ้าด้านออกระหว่างสายที่ความถี่หลักมูลอีก 15% โดยที่การทำงานของสวิตช์จะแบ่งออกเป็น 8 สถานะ 6 Sector ในกิ่งหนึ่ง ๆ ของวงจรสวิตช์จะสลับกันทำงานดังรูปที่ 2.18 ในวงจรอินเวอร์เตอร์แบบสามเฟส เมื่อแต่ละเฟสเชื่อมต่อกับบัสบวกและบัสลบของวงจรเชื่อมโยงทางไฟตรงจะทำให้เกิดสถานะการสวิตช์แปดสถานะดังเงื่อนไขในรูปที่ 2.8 ตัวอย่างเช่นสถานะที่ 1 เฟส A เชื่อมต่อกับบัสบวกและเฟส B กับเฟส C เชื่อมต่อกับบัสลบ




รูปที่ 2.18 สวิตช์ของอินเวอร์เตอร์ที่สถานะนำกระแสและไม่นำกระแส

ตารางที่ 2.1 สถานะแรงดันของอินเวอร์เตอร์

สถานะลำดับที่	เฟส A	เฟส B	เฟส C
1	1	0	0
2	1	1	0
3	0	1	0
4	0	1	1
5	0	0	1
6	1	0	1
7	1	1	1
8	0	0	0

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


ลักษณะของแรงดัน ที่นำมาพิจารณาในเรื่องของสเปซเวกเตอร์ จะอยู่ในรูปของเวกเตอร์ ซึ่งมีลักษณะเป็นหกเหลี่ยมดังรูป



รูปที่ 2.19 หกเหลี่ยมแรงดันของสเปซเวกเตอร์

จากรูปที่ 2.19 เมื่อเราพิจารณาที่เซกเตอร์ที่หนึ่ง จะได้ลักษณะดังรูปพิจารณาที่ sector 1 เราสามารถหาค่าเวลา ในการสวิตซ์ได้ดังนี้

พิจารณา ที่ ลักษณะการวนลูบของเซกเตอร์ 1 ดังรูป



จะได้ลักษณะการวนดังนี้  $000 \rightarrow 110 \rightarrow 100 \rightarrow 111$

โดย ตัวเลขแสดงสถานะของ สวิตช์ในแต่ละตัว

ตัวแรก คือ สถานะการทำงานของ อุปกรณ์สวิตช์ตัวที่ 1

ตัวที่สอง คือ สถานะการทำงานของ อุปกรณ์สวิตช์ตัวที่ 2

ตัวที่สาม คือ สถานะการทำงานของ อุปกรณ์สวิตช์ตัวที่ 3

พิจารณา ลำดับการวนที่ 000  $\rightarrow$  100 พิจารณาที่ 100 ( $t_1$ ) \* เฉพาะ เซกเตอร์  
ที่เป็นเลขคี่

$$\therefore S_1 = 1 \therefore S_3 = 0 \therefore S_5 = 0$$

พิจารณา ลำดับการวนที่ 100  $\rightarrow$  110 พิจารณาที่ 110 ( $t_2$ ) \* เฉพาะ เซก  
เตอร์ที่เป็นเลขคี่

$$\therefore S_1 = 1 \therefore S_3 = 1 \therefore S_5 = 0$$

พิจารณา ลำดับการวนที่ 110  $\rightarrow$  111 พิจารณาที่ 110 ( $t_0/2$ )

$$\therefore S_1 = 1 \therefore S_3 = 1 \therefore S_5 = 1$$


$\therefore$  ผลรวมของค่าเวลา ของอุปกรณ์สวิตช์แต่ละตัว เป็นดังนี้

$$\therefore S_1 = t_1 + t_2 + t_0/2$$

$$\therefore S_3 = t_2 + t_0/2$$

$$\therefore S_5 = t_0/2$$

พิจารณา ที่ ลักษณะการวนลูปของเซกเตอร์ 2 ดังรูป



จะได้ลักษณะการวนดังนี้ 000  $\rightarrow$  010  $\rightarrow$  110  $\rightarrow$  111

โดย ตัวเลขแสดงสถานะของ สวิตช์ในแต่ละตัว

ตัวแรก คือ สถานะการทำงานของ อุปกรณ์สวิตช์ตัวที่ 1

ตัวที่สอง คือ สถานะการทำงานของ อุปกรณ์สวิตช์ตัวที่ 2

ตัวที่สาม คือ สถานะการทำงานของ อุปกรณ์สวิตช์ตัวที่ 3

พิจารณา ลำดับการวนที่ 000  $\rightarrow$  010 พิจารณาที่ 010 ( $t_2$ ) \* เฉพาะ เซก  
เตอร์ที่เป็นเลขคู่

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$\therefore S_1 = 0 \therefore S_3 = 1 \therefore S_5 = 0$$

พิจารณา ลำดับการวนที่ 010  $\rightarrow$  110 พิจารณาที่ 110 ( $t_1$ ) \* เฉพาะ เซ็คเตอร์  
ที่เป็นเลขคู่

$$\therefore S_1 = 1 \therefore S_3 = 1 \therefore S_5 = 0$$

พิจารณา ลำดับการวนที่ 110  $\rightarrow$  111 พิจารณาที่ 111 ( $t_0/2$ )

$$\therefore S_1 = 1 \therefore S_3 = 1 \therefore S_5 = 1$$

$\therefore$  ผลรวมของค่าเวลา ของอุปกรณ์สวิตช์แต่ละตัว เป็นดังนี้

$$\therefore S_1 = t_1 + t_0/2$$

$$\therefore S_3 = t_1 + t_2 + t_0/2$$

$$\therefore S_5 = t_0/2$$

แสดงค่าในการวนรูป ในเซ็คเตอร์ต่างๆ



รูปที่ 2.20 การวนรูป ในเซ็คเตอร์


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ตารางที่ 2.2 ค่าเวลาที่ได้นในแต่ละเซ็คเตอร์

Sector	Upper Switch ( S <sub>1</sub> S <sub>3</sub> S <sub>5</sub> )	Lower Switch ( S <sub>4</sub> S <sub>6</sub> S <sub>2</sub> )
1	$S_1 = T_1 + T_2 + T_0/2$ $S_3 = T_2 + T_0/2$ $S_5 = T_0/2$	$S_4 = T_0/2$ $S_6 = T_1 + T_0/2$ $S_2 = T_1 + T_2 + T_0/2$
2	$S_1 = T_1 + T_0/2$ $S_3 = T_1 + T_2 + T_0/2$ $S_5 = T_0/2$	$S_4 = T_2 + T_0/2$ $S_6 = T_0/2$ $S_2 = T_1 + T_2 + T_0/2$
3	$S_1 = T_0/2$ $S_3 = T_1 + T_2 + T_0/2$ $S_5 = T_2 + T_0/2$	$S_4 = T_1 + T_2 + T_0/2$ $S_6 = T_0/2$ $S_2 = T_1 + T_0/2$
4	$S_1 = T_0/2$ $S_3 = T_1 + T_0/2$ $S_5 = T_1 + T_2 + T_0/2$	$S_4 = T_1 + T_2 + T_0/2$ $S_6 = T_2 + T_0/2$ $S_2 = T_0/2$
5	$S_1 = T_2 + T_0/2$ $S_3 = T_0/2$ $S_5 = T_1 + T_2 + T_0/2$	$S_4 = T_1 + T_0/2$ $S_6 = T_1 + T_2 + T_0/2$ $S_2 = T_0/2$
6	$S_1 = T_1 + T_2 + T_0/2$ $S_3 = T_0/2$ $S_5 = T_1 + T_0/2$	$S_4 = T_0/2$ $S_6 = T_1 + T_2 + T_0/2$ $S_2 = T_2 + T_0/2$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


จากรูปหกเหลี่ยมเราสามารถหาค่าเวลาในการสวิตช์ได้อีกวิธีโดย  
พิจารณา ที่ ลักษณะการวนลูปของเซคเตอร์ 1 ดังรูปที่ 2.21



\*\* เฉพาะ เซคเตอร์ที่เป็นเลขคี่

พิจารณา ที่ ลักษณะการวนลูปของเซคเตอร์ 2 ดังรูปที่ 2.21

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




จะได้ลักษณะการวนดังนี้  $000 \rightarrow 010 \rightarrow 110 \rightarrow 111$

T1	T2	To/2	To/2	T2	T1	To/2
0	0	1	1	1	1	0
0	1	1	1	1	1	0
0	0	0	1	1	0	0

$000 \rightarrow 010 \rightarrow 110 \rightarrow 111$

\*\* เฉพาะ เซ็คเตอร์ที่เป็นเลขคู่

ที่เซ็คเตอร์ต่างๆ จะมีค่าคาบเวลาการสวิตซ์ดังรูปที่ 2.21



รูปที่ 2.21 timing diagram ของสวิตช์ S1,S3,S5 (กึ่งบน)


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

โดย  $t_1 = M_a \sin(60 - \gamma)$   
 $t_2 = M_a \sin \gamma$   
 $T_0 = T_Z - T_1 - T_2$

และ  $T_Z$  คือ ค่าฐานเวลาของการสวิตช์  
 $M_a$  คือ ค่าโมดูลเลชันอินดิเคซ์


$$M_a = \frac{V_{\text{control}}}{V_{\text{tri}}}$$

สเปซเวกเตอร์แรงดัน ( Voltage space vector ) จากหัวข้อที่ 2.1 กล่าวมาข้างต้น จะเห็นว่าอินเวอร์เตอร์ที่ใช้ในการควบคุม โดยอาศัยสเปซเวกเตอร์ของแรงดัน ( voltage space vector ) จะเป็นการควบคุมแรงดัน ( voltage control ) ซึ่งเป็นการง่ายที่จะทำโดยหลักการของเวกเตอร์แรงดัน ซึ่งเป็นส่วนสำคัญโดยตรงของอินเวอร์เตอร์ที่จะกล่าวถึงทำให้เราสามารถใช้อินเวอร์เตอร์สร้างสัญญาณพัลส์วิดมอด ซึ่งอธิบายในเรื่องของการออกแบบโปรแกรมต่อไป โดยการกำเนิดสัญญาณจะมีลักษณะการเปรียบเทียบดังรูปที่ 2.2 และ 2.3




รูปที่ 2.22 ตัวอย่างของการเปรียบเทียบสัญญาณมอดดูลเลต

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 2.23 ลักษณะของแรงดันเฟสเฉลี่ยและแรงดันเฉลี่ยระหว่างสายที่ได้ ( PU )



รูปที่ 2.24 ลักษณะของแรงดันไลน์ output/phase

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 2.25 ลักษณะของกระแสไลน์ output/phase

## 2.3 ประสิทธิภาพและเพาเวอร์แฟกเตอร์ของอินเวอร์เตอร์

### 2.3.1 ประสิทธิภาพ

อินเวอร์เตอร์เป็นอุปกรณ์แปลงไฟ ซึ่งภายในจะประกอบไปด้วยส่วนคอนเวอร์เตอร์แปลงไฟสลับเป็นไฟตรงและส่วนอินเวอร์เตอร์ที่แปลงไฟตรงเป็นไฟสลับในส่วนแปลงไฟเหล่านี้จะมีการสูญเสียอยู่บ้างแต่อินเวอร์เตอร์จะสามารถช่วยประหยัดพลังงานซึ่งสามารถอธิบายได้จากสูตรกำลังไฟขาเข้ากับประสิทธิภาพของอินเวอร์เตอร์



รูปที่ 2.26 กำลังไฟขาเข้า และขาออก

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$\text{ประสิทธิภาพ} = \frac{\text{กำลังไฟขาออก}}{\text{กำลังไฟขาเข้า}} = \frac{\text{กำลังไฟขาออก}}{\text{กำลังไฟขาออก} + \text{การสูญเสีย}} \quad (2.44)$$

$$\text{กำลังไฟขาเข้า } P_{IN} = \text{กำลังไฟขาออก } P_M + \text{การสูญเสีย } W_{INT} = \frac{\text{กำลังไฟขาออก } P_M}{\text{ประสิทธิภาพ } \eta_{INT}} \quad (2.45)$$

(อินเวอร์เตอร์)

$$\text{กำลังไฟขาเข้า } P_M = \text{กำลังขาออก } P_{OUT} + \text{การสูญเสีย } W_M = \frac{\text{กำลังขาออก } P_{OUT}}{\text{ประสิทธิภาพ } \eta_M} \quad (2.46)$$

(มอเตอร์)

$$\text{กำลังขาออก } P_{OUT} = \text{แรงบิดขาออก} \times \text{ความเร็วรอบ} = \frac{\text{แรงทางกล}}{\text{ประสิทธิภาพทางกล}} \quad (2.47)$$

(มอเตอร์)

$$\text{กำลังไฟขาเข้า} = \text{กำลังขาออก} + \text{การสูญเสีย} + \text{การสูญเสีย} = \frac{\text{กำลังขาออกของมอเตอร์}}{\text{ประสิทธิภาพทั้งหมด}} \quad (2.48)$$

(อินเวอร์เตอร์) (มอเตอร์) (มอเตอร์) (อินเวอร์เตอร์)

$$\text{โดยที่ ประสิทธิภาพทั้งหมด} = \text{ประสิทธิภาพ } \eta_{INV} + \text{ประสิทธิภาพ } \eta_M \quad (2.49)$$

(อินเวอร์เตอร์) มอเตอร์เมื่อถูกขับด้วยอินเวอร์เตอร์

จากสมการ(2.48) จะเห็นว่า กำลังไฟขาเข้าทั้งหมดป้อนให้มอเตอร์และอินเวอร์เตอร์จะมีมากกว่า เพราะมีผลของฮาร์มอนิก และต้องเพิ่มค่าของอินเวอร์เตอร์เข้าไปด้วย แต่การขับด้วยอินเวอร์เตอร์สามารถลดความเร็วรอบของมอเตอร์ลงได้ ถ้าแรงบิดโหลดมีค่าคงที่ การลดความเร็วรอบกำลังขาออกของมอเตอร์เล็กน้อย ส่วนนี้จะช่วยประหยัดกำลังไฟขาเข้าไปได้มาก โหลด เช่น พัดลม และ ปั้มน้ำ ซึ่งทำงานแบบกำลังขาออกแปรตามรอบหมุน การใช้อินเวอร์เตอร์จะช่วยลดกำลังไฟขาเข้าลงได้ เป็นการประหยัดพลังงานเพาเวอร์แฟคเตอร์

### 2.3.2 เพาเวอร์แฟคเตอร์

ปกติเพาเวอร์แฟคเตอร์สามารถหาได้จาก ความต่างเฟสระหว่างคลื่นแรงดัน และกระแส แต่ในกรณีของอินเวอร์เตอร์นั้น คลื่นกระแสขาเข้าจะไม่ใช่รูปคลื่นไซน์และมอดูลัส ประกอบรูปคลื่นฮาร์โมนิกอยู่มาก จึงไม่สามารถใช้ความต่างเฟสในการหาค่าเพาเวอร์แฟคเตอร์

ได้(ถ้าใช้เพาเวอร์แฟคเตอร์มิเตอร์วัดจะอ่านค่าได้ประมาณ 1 เสมอ) เพาเวอร์แฟคเตอร์สามารถหาค่าได้จากอัตราส่วนระหว่าง กำลังไฟเสมือน(APPARENT POWER)กับกำลังไฟจริง (EFFECTIVE POWER)ตามที่แสดงในสูตร 2.7

$$P.F = \frac{P}{S} \quad (2.50)$$

### 2.3.3 กระแสขาเข้าและการปรับปรุงเพาเวอร์แฟคเตอร์

รูปคลื่นกระแสขาเข้าของอินเวอร์เตอร์ จะแปรตามอิมพีแดนซ์ของแหล่งจ่ายไฟ (รีแอคแทนซ์ของหม้อแปลงหรือสายเคเบิล)ซึ่งมีผลทำให้ค่าRMS ของกระแสขาเข้ามีค่าเปลี่ยนแปลงแต่ตามที่ได้กล่าวมาแล้วแรงดันไฟของแหล่งจ่ายไฟและกำลังไฟขาเข้าของอินเวอร์เตอร์จะไม่เปลี่ยนแปลงถ้ากำลังขาเข้าของมอเตอร์มีค่าคงที่ จะเห็นว่าเพาเวอร์แฟคเตอร์จะแปรผกผันกับกระแสขาเข้าของอินเวอร์เตอร์ นั่นคือถ้ารีแอคแทนซ์ของแหล่งจ่ายไฟมีค่าสูงก็จะทำให้กระแสมีค่าลดลง และมีผลทำให้เพาเวอร์แฟคเตอร์มีขนาดเพิ่มขึ้น ซึ่งเป็นการปรับปรุงเพาเวอร์แฟคเตอร์ให้ดีขึ้น ในทางกลับกัน ถ้าใช้แหล่งจ่ายไฟที่เป็นหม้อแปลงขนาดใหญ่ จะทำให้มีค่ารีแอคแทนซ์ของแหล่งไฟต่ำกระแสก็จะสูงและมีผลทำให้เพาเวอร์แฟคเตอร์มีค่าต่ำไปด้วย

การปรับปรุงเพาเวอร์แฟคเตอร์ของอินเวอร์เตอร์ จะนิยมใช้ในการต่อรีแอคแทนซ์ภายนอกเพื่อเพิ่มค่ารีแอคแทนซ์ของแหล่งจ่ายไฟ มีทั้งการต่อรีแอคแทนซ์ชนิด DC (DC REACTOR) เข้ากับภาควงจรไฟตรงของอินเวอร์เตอร์ซึ่งสามารถปรับปรุงเพาเวอร์แฟคเตอร์ให้ดีขึ้นได้ถึง 95 % และมีการต่อACทางด้านขาเข้าของอินเวอร์เตอร์ก็สามารถปรับปรุงเพาเวอร์แฟคเตอร์ได้ถึง 90%

จากที่ได้กล่าวมานี้จะเห็นว่า เพาเวอร์แฟคเตอร์ของอินเวอร์เตอร์ จะขึ้นอยู่กับรีแอคแทนซ์ของแหล่งจ่ายไฟทั่วไปมีค่าแปรผันในช่วงกว้างระหว่าง 0.6~0.9 เมื่อเปรียบเทียบกับกรณีขั้วมอเตอร์ด้วยแหล่งจ่ายไฟโดยตรง เพาเวอร์แฟคเตอร์ มีค่าระหว่าง 0.75~0.85 ซึ่งแคบกว่า นอกจากนั้นกระแสและกำลังไฟจะไม่แปรตามกันเหมือนกับกรณีขั้วมอเตอร์ด้วยแหล่งจ่ายไฟด้วยบางครั้งกระแสขาเข้าของอินเวอร์เตอร์อาจน้อยกว่ากระแสที่จ่ายเข้ามอเตอร์ก็มี

## บทที่ 3


### การออกแบบและสร้าง

ในบทนี้จะกล่าวถึงการออกแบบส่วนต่าง ๆ ที่ใช้ในวงจรอินเวอร์เตอร์ จะแบ่งเป็น 3 ส่วน คือ

1. ส่วนวงจรกำลัง
2. ฟังก์ชันการทำงานของอินเวอร์เตอร์
3. ส่วนวงจรควบคุม
4. วงจรไฟเลี้ยง

#### 3.1 ส่วนวงจรกำลัง

วงจรกำลังจะประกอบด้วยส่วนหลัก ๆ คือ คอนเวอร์เตอร์หรือวงจรเรียงกระแส, วงจรอินริช และวงจรอินเวอร์เตอร์ ดังรูปที่ 3.1 ในส่วนของคอนเวอร์เตอร์จะใช้เป็นไดโอดที่หน้าที่เป็นวงจรเรียงกระแสซึ่งจะทำให้ แรงดันทางด้าน dc link มีค่าคงที่เสมอ ต่อมาในส่วนของวงจรอินริชจะทำหน้าที่จำกัดกระแสที่ไหลไปชาร์จตัวเก็บประจุซึ่งในสภาวะเปิดสวิตช์ครั้งแรกจะมีกระแสไหลชาร์จตัวเก็บประจุสูงมากดังนั้นจึงต้องจำกัดกระแสในตอนเปิดสวิตช์ครั้งแรกโดยใช้ตัวต้านทานจำกัดกระแสที่ไหลไปชาร์จตัวเก็บประจุและเมื่อตัวเก็บประจุชาร์จเต็มสวิตช์ก็จะ on ทำให้มีกระแสไหลผ่านได้โดยตรง และในส่วนของอินเวอร์เตอร์จะเป็นอินเวอร์เตอร์ 3 เฟส โดยใช้ IGBT เป็นอุปกรณ์สวิตชิง



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### 3.1.1 การออกแบบและสร้างชุดวงจรคอนเวอร์เตอร์

ในหัวข้อนี้จะกล่าวถึงการออกแบบและสร้างชุดคอนเวอร์เตอร์ที่ใช้เป็นแหล่งจ่ายแรงดันให้กับชุดอินเวอร์เตอร์เพื่อใช้ในการควบคุมมอเตอร์ ชุดคอนเวอร์เตอร์นี้จะถูกแสดงไว้ในบล็อกแรกของภาพที่ 3.1 ซึ่งชุดดังกล่าวจะประกอบไปด้วยวงจรเรียงกระแสแบบบริดจ์และวงจรกรองที่ใช้ตัวเก็บประจุโดยรับแรงดันทางด้านอินพุตเป็นไฟฟ้ากระแสสลับ 1 เฟส ขนาดแรงดัน 220 โวลต์ ความถี่ 50 เฮิร์ตซ์ ซึ่งจะทำให้ได้ค่าแรงดันไฟตรงทางด้านเอาต์พุตประมาณ 311 โวลต์ ดังแสดงรายละเอียดวงจรไว้ในภาพที่ 3.1 ความต้านทานที่ต่ออนุกรม ( $R_s$ ) กับตัวเก็บประจุ จะมีหน้าที่จำกัดกระแสเมื่อเริ่มทำงาน เพราะในช่วงเวลานี้ แรงดันที่ตัวเก็บประจุยังมีค่าประมาณศูนย์โวลต์ทำให้กระแสที่ไหลอัดประจุให้แก่ตัวเก็บประจุมีค่าค่อนข้างสูง ซึ่งกระแสจำนวนนี้จะไหลผ่านไดโอดของวงจรเรียงกระแสซึ่งอาจจะทำให้ไดโอดเสียหายได้ และเมื่อแรงดันคร่อมตัวเก็บประจุมีค่าเพิ่มขึ้นถึงระดับที่เหมาะสมแล้วตัวต้านทานนี้จะถูกลัดวงจรด้วยรีเลย์เพื่อไม่ให้เกิดกำลังสูญเสียที่ค่าความต้านทานที่ต่ออนุกรม ( $R_s$ ) กับตัวเก็บประจุขณะที่วงจรทำงานและวงจรเรียงกระแสจะได้ส่งผ่านกำลังเต็มที่ ส่วนค่าความต้านทานที่ต่อขนาน ( $R_p$ ) กับตัวเก็บประจุมีหน้าที่ในการคายประจุทิ้งไปเมื่อวงจรหยุดทำงาน เพื่อป้องกันมิให้เกิดอันตรายเนื่องจากประจุที่ค้างอยู่ ทั้งนี้เพราะประจุที่ค้างอยู่มีปริมาณมากและมีแรงดัน โดยรายละเอียดเกี่ยวกับการออกแบบวงจรเรียงกระแสและการออกแบบเพื่อเลือกขนาดของตัวเก็บประจุของวงจรกรอง ไดโอดกำลังขาเข้าโดยทั่วไปจะใช้เป็นไดโอดบริดจ์สำเร็จรูป ความต้านทานอนุกรมที่ใช้จำกัดกระแสขณะเริ่มเปิดเครื่อง และความต้านทานขนานที่ใช้ในการคายประจุเมื่อตอนปิดเครื่องจะได้กล่าวถึงต่อไป

#### 1. การออกแบบค่าและพิกัดของตัวเก็บประจุในวงจรกรอง

ในการออกแบบเบื้องต้นจะเป็นการเลือกค่าตัวเก็บประจุ โดยใช้สมการที่(3.1) โดยกำหนดขนาดแรงดันไฟฟ้าที่ต้องการ เช่น ที่ระดับแรงดัน 220V 1เฟส ซึ่งถ้าแปลงมาเป็นแรงดันไฟฟ้ากระแสตรงก็จะได้ 311 V เป็นต้น ต้องรู้ค่ากระแสไฟฟ้าที่ใช้งานด้านไฟฟ้ากระแสตรงด้วยอาจจะได้จากการคำนวณหรือดูจากโหลดที่นำไปใช้งาน กำหนดช่วงของกระแสเฟืองของแรงดันไฟตรงเช่น ประมาณ 2 แอมป์เซ็นต์และค่าอีกตัวที่ควรทราบก็คือคาบเวลาของกระแสที่ไหลผ่านไดโอดแต่ละตัว ซึ่งถ้าเราทราบค่าที่เราต้องการเหล่านี้ก็จะสามารถหาค่าตัวเก็บประจุได้จากสมการดังต่อไปนี้

$$Capaciter = \frac{I_{dc} \times period}{ripple\ voltage} \quad (3.1)$$

เมื่อ  $I_{dc}$  คือค่ากระแสไฟฟ้าใช้งานทางด้านไฟฟ้ากระแสตรง (แอมแปร์)

period คือคาบเวลาของกระแสที่ไหลผ่านไดโอดแต่ละตัว (10 มิลลิวินาที)

ripple voltage คือค่าแรงดันกระเพื่อม (โวลต์)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


จากสมการ (3.1) ถ้ากำหนดให้พิกัดมอเตอร์มีค่าเท่ากับ 1 แรงม้า หรือประมาณ 0.746kW ค่าตัวประกอบกำลังมีค่าเท่ากับ 0.8 แรงดันไฟฟ้าที่จ่ายให้กับมอเตอร์ 220 V 1 เฟสโดยคิดที่แรงดันไฟฟ้าที่ผ่านวงจรคอนเวอร์เตอร์จะมีค่าเท่ากับ 311V จะได้ค่ากระแสประมาณ 3 A และคิดค่าประสิทธิภาพของชุดอินเวอร์เตอร์ส่วนด้วยแรงดันไฟตรงซึ่งในที่นี้มีค่าเท่ากับ 311 โวลต์ เมื่อนำไปแทนในสมการที่(3.1) โดยยอมให้การกระเพื่อมของแรงดันไฟฟ้ากระแสตรงอยู่ในช่วง 2 เปอร์เซ็นต์ (ประมาณ 6.22V ) จะได้ค่าตัวเก็บประจุเท่ากับ 4823 ไมโครฟารัด โดยประมาณอาจจะเลือกตัวเก็บประจุที่มีค่าเท่ากับ 4700 ไมโครฟารัด 400V ชนิดอิเล็กโทรไลติก (Electrolytic) เป็นต้น

## 2. การเลือกพิกัดของไดโอดกำลังขาเข้าหรือบริดจ์เรียงกระแส

โดยทั่วไปการกำหนดพิกัดของไดโอดจะเป็นการกำหนดพิกัดที่ 25 องศาเซลเซียส แต่การเลือกพิกัดใช้งานต้องคำนึงถึงอุณหภูมิขณะทำงาน โดยที่พิกัดของกระแสไดโอดที่อุณหภูมิ 60 องศาเซลเซียส จะลดลงเหลือประมาณ 0.8 เท่าของพิกัดตั้งนั้นจึงควรจะใช้ไดโอดที่มีพิกัดเป็น 1.50 ของกระแสที่ใช้งานและในส่วนองแรงดันควรเลือกให้ทนแรงดันภาวะชั่วคราวและสภาวะช่วงอยู่ตัวประมาณ 1.25 เท่าของแรงดันใช้งาน

## 3. การเลือกความต้านทานอนุกรม (Rs) ที่ใช้จำกัดกระแสอัดประจุ ในวงจรอินรัช

ในการเลือกพิกัดของตัวต้านทานที่ต่ออนุกรมเพื่อจำกัดกระแสในช่วงเริ่มเปิดเครื่องเมื่อแรงดันไฟฟ้ากระแสสลับเป็นไซน์ จะใช้วิธีการประมาณค่าเบื้องต้นจากการคำนวณแล้วปรับค่าจนกระทั่งกระแสในตอนเริ่มอยู่ในเกณฑ์ที่ไดโอดหรือบริดจ์ไดโอดสามารถทำงานได้โดยไม่ได้รับความเสียหาย ซึ่งจากวงจรในรูปที่ (3.1) ในบล็อกของวงจรอินรัชจะใช้รีเลย์เป็นอุปกรณ์ตัดไฟให้ไหลผ่าน relay แทนที่จะไหลผ่านความต้านทานก็จะไหลผ่าน relay ที่มีค่าความต้านทานต่ำกว่าแทนเพื่อลดการสูญเสียโดยจะกำหนดเป็นช่วงเวลาให้ relay ทำงาน จากรูปที่ 3.2 และ 3.3 แสดงผลของกระแสเมื่อมีวงจรอินรัชและไม่มีการอินรัช



รูปที่ 3.3 กรณีมีวงจรอินรัช

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

#### 4. ความต้านทานขานานที่ใช้ในการคายประจุเมื่อตอนปิดเครื่อง


การคำนวณหาค่าความต้านทานที่ใช้ในการคายประจุตามมาตรฐานของ วสท. 408 กำหนดให้ตัวเก็บประจุที่ใช้กับแรงดันไม่เกิน 600 โวลต์ จะต้องมีความต้านทานต่ออยู่เพื่อช่วยให้ตัวเก็บประจุคายประจุให้แรงดันเหลือ 50 โวลต์ ภายในเวลา 1 นาที ค่าความต้านทานในการคายประจุสามารถหาได้จากสมการดังนี้

$$e_c = 1.1V_{DC} e^{\frac{-60}{RC}} \quad (3.2)$$

เมื่อ  $V_{DC} = 311$  โวลต์  $e_c = 50$  โวลต์  $C = 1000$  ไมโครฟารัด จากข้อกำหนดข้างต้นจะได้ค่าความต้านทานที่ใช้ในการคายประจุประมาณเท่ากับ 31 กิโลโอห์ม ในทางปฏิบัติเลือกใช้ค่าความต้านทานในการคายประจุขนาด 50 กิโลโอห์ม 10 วัตต์ จำนวน 1 ตัว โดยต่อผ่านหน้าสัมผัสของรีเลย์ดังที่แสดงวงจรไว้ในภาพที่ 3.1


#### 3.1.2 การออกแบบและสร้างชุดอินเวอร์เตอร์

ในส่วนนี้เป็นส่วนที่รับไฟฟ้ากระแสตรงจากส่วนของคอนเวอร์เตอร์เพื่อจ่ายให้กับมอเตอร์เหนี่ยวนำ การทำงานคือจะแปลงไฟฟ้าจากกระแสตรงเป็นกระแสสลับที่มีความถี่ต่าง ๆ เพื่อป้อนให้กับมอเตอร์เหนี่ยวนำ ในส่วนของอินเวอร์เตอร์นี้จะใช้ IGBT แบบโมดูลของบริษัทมิตซูบิชิ รุ่น PS21204 สำหรับการควบคุมการทำงานของมอเตอร์ขนาด 1 แรงม้าซึ่งมีคุณสมบัติคือ ทนแรงดันได้ 600 โวลต์ รองรับการจ่ายกระแสได้ 15 แอมแปร์ และสามารถส่งสัญญาณฟอลล์จากตัวโมดูลเพื่อใช้ในการหยุดสัญญาณขั้วในกรณีที่เกิดลัดวงจร หรือกระแสเกินและสามารถรองรับความถี่สวิตซิ่งสูงสุดได้ถึง 5 กิโลเฮิร์ตซ์ โดยมีโครงสร้างดังรูปที่ 3.4



(ก) โครงสร้างภายนอกของIGBT โมดูล

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




(ข) โครงสร้างภายในของ IGBT โมดูล

### รูปที่ 3.4 IGBT โมดูลรุ่น PS21204

การควบคุมการทำงานของสวิตช์กำลังแบบโมดูลนี้จะต้องมีวงจรแยกโดดสัญญาณ (Isolate) ที่ใช้ในการควบคุมการทำงานซึ่งวงจรแยกโดดสัญญาณที่ใช้ในการทำโครงงานนี้จะประกอบไปด้วยออปโตไดโอด(opto) TLP 559 จำนวน 6 ตัว ทำหน้าที่แยกโดดสัญญาณทางไฟฟ้า โดยออปโตไดโอดที่ใช้งานจะรับไฟ 5 โวลต์แยกกันระหว่างด้านไฟไดโอดและทางด้านทรานซิสเตอร์ การควบคุมการทำงานของ IGBT โมดูลจะถูกควบคุมโดยควบคุมผ่านออปโตไดโอดโดยใช้ไมโครคอนโทรลเลอร์เป็นอุปกรณ์ควบคุม ในการใช้งานจริงจะใช้ นี้อตเกต เบอร์ 74HC04 เป็นตัวกลับสัญญาณที่มาจากไมโครคอนโทรลเลอร์แล้วส่งสัญญาณไปควบคุมการทำงานของออปโตไดโอดเพื่อควบคุมการทำงานของโมดูลอีกทีหนึ่ง และการทำงานของวงจรส่งสัญญาณฟลัดนี้ จะแยกโดดโดยใช้ ออปโตไดโอด(opto) TLP 521 รับสัญญาณฟลัดแล้วส่งสัญญาณไปยังไมโครคอนโทรลเลอร์เพื่อหยุดการทำงานในกรณีที่เกิดลัดวงจรหรือกระแสเกิน

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์สำหรับการใช้งานเพื่อการศึกษาเท่านั้น เมื่ออนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 3.5 วงจรแยกโอดีและชุดขับ IGBT ไมโคร

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


### 3.2 ฟังก์ชันการทำงานของอินเวอร์เตอร์

ฟังก์ชันการทำงานโดยทั่ว ๆ ไปของอินเวอร์เตอร์ที่นำมาขับเคลื่อนมอเตอร์ไฟฟ้าเหนี่ยวนำ ในการสตาร์ทมอเตอร์ ที่ช่วงความถี่ต่ำ ๆ จะมีแรงดันส่วนหนึ่งตกคร่อมอยู่ที่อิมพีแดนซ์ของมอเตอร์จึงทำแรงบิดของมอเตอร์มีขนาดลดลง ถ้าแรงบิดของมอเตอร์ในขณะนั้นมีค่ามากกว่าแรงบิดของโหลดมอเตอร์ก็จะเริ่มหมุน แต่ถ้าแรงบิดของโหลดมีค่าสูงกว่า มอเตอร์ก็จะไม่หมุนจะหยุดอยู่ในสภาพล๊อค แก้ไขได้โดยการเพิ่มแรงดัน  $\Delta V$  เพื่อชดเชยแรงดันที่ตกที่อิมพีแดนซ์ของโหลด เพื่อให้แรงบิดของโหลดมีค่าสูงกว่าแรงบิดของโหลดในย่านความถี่ต่ำ ๆ การเพิ่มแรงดันนี้เราเรียกว่า " ทอร์กบูสต์ " ชนิดของทอร์กบูสต์แบ่งออกได้ดังนี้

1. ทอร์กบูสต์ด้วยมือ ให้แรงดันส่วนที่เพิ่มขึ้นแปรผันกับความถี่  $f$  โดยไม่ขึ้นกับกระแสของมอเตอร์
2. ทอร์กบูสต์อัตโนมัติ ตรวจวัดกระแสของมอเตอร์แล้วนำมากำหนดขนาดส่วนเพิ่มของแรงดันโดยอัตโนมัติ




รูปที่ 3.6 ทอร์กบูสต์ด้วยมือ



รูปที่ 3.7 ทอร์กบูสต์อัตโนมัติ


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

หลังจากที่มอเตอร์เริ่มหมุนแล้ว ก็ทำการควบคุมความถี่ของมอเตอร์ให้มีค่าเพิ่มขึ้นเรื่อยๆจนถึงความถี่ที่ต้องการ ช่วงเวลาในการควบคุมความถี่ให้เพิ่มขึ้นเรื่อยๆ นี้เรียกว่า “ เวลาการเร่งความเร็ว ” ถ้าตั้งเวลาการเร่งความเร็วไว้นานพอ ความเร็วของมอเตอร์  $N$  ก็จะเพิ่มไล่ตามความถี่  $f$  ด้วยค่าสลิปเสมอ โดยค่าสลิปนี้จะขึ้นอยู่กับค่า  $GD^2$  ของโหลดและของมอเตอร์รวมกัน แต่ถ้าตั้งช่วงเวลาการเร่งไว้สั้นเกินไป ก็จะทำให้ค่า  $f$  และ  $N$  ต่างกันมากทำให้ค่าสลิปมากกระแสของมอเตอร์ก็จะไหลมากจนกลายเป็นกระแสเกินในที่สุด ดังรูป 3.8



รูปที่ 3.8 (ก) ตั้งเวลาการเร่งความเร็วไว้นานพอ  
(ข) ตั้งช่วงเวลาการเร่งไว้สั้นเกินไป

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3.9 แสดงการตั้งค่าเวลาในการลดความเร็วเหมาะสม

ในกรณีที่ใช้อินเวอร์เตอร์ขับเคลื่อนมอเตอร์ เมื่อลดความถี่ลงความเร็วของมอเตอร์ก็จะลดลงตามจนกระทั่งหยุดหมุนในที่สุด โดยใช้เวลาในการหยุดตามที่ตั้งค่าไว้ แต่ถ้าตั้งค่าเวลาในการลดความเร็วสั้นเกินไป จะทำให้ความเร็วของมอเตอร์มีค่ามากกว่าความถี่ของอินเวอร์เตอร์ ทำให้ค่าสลิปเป็นลบ มอเตอร์จะทำงานเหมือนเครื่องกำเนิดไฟฟ้าผลิตไฟจ่ายกลับคืนไปให้อินเวอร์เตอร์ทำให้แรงดันไฟตรงที่ตกคร่อมวงจรอินเวอร์เตอร์มีค่าเพิ่มขึ้นทำให้เป็นอันตรายกับวงจรอินเวอร์เตอร์

ซึ่งในการทำโครงการนี้ฟังก์ชันของอินเวอร์เตอร์ที่ได้ทำการออกแบบไว้เพื่อใช้ในการพัฒนาต่อในรุ่นต่อ ๆ ไปประกอบด้วย

1. ความถี่สูงสุดที่ใช้ในการขับเคลื่อนมอเตอร์คือ 250 HZ
2. ระดับแรงดันที่ใช้งานหรือแรงดันขาเข้า 220VAC หรือ 311 VDC
3. สามารถปรับทอร์คบูสต์ตั้งแต่ 0 – 20%
4. คาบเวลาการเร่งความเร็ว และลดความเร็ว ในช่วง 5-20 ms

### 3.3 ส่วนวงจรควบคุม


ในส่วนของการควบคุมการทำงานของอินเวอร์เตอร์จะใช้ไมโครโปรเซสเซอร์ ควบคุมการทำงานของอินเวอร์เตอร์ ข้อมูลจำเพาะของไมโครโปรเซสเซอร์ dsPIC30F4011 ทางด้านฮาร์ดแวร์

เปรียบเทียบกับ ซี พี ยู ตัวอื่นที่มีความสามารถใกล้เคียงกันทางด้านราคา ถือว่าสมเหตุสมผลทางด้านคุณภาพก็อยู่ในระดับกลางเหมาะสมต่อการนำไปใช้งานที่ไม่ซับซ้อนมาก ส่วนคุณสมบัติที่สำคัญคือคุณสมบัติในการสร้างสัญญาณ พี ดับบลิว เอ็ม นั้นถือว่าตรงกับจุดประสงค์ของการนำมาใช้งาน และก็มีจำนวนเพียงพอต่อการใช้งาน จึงได้พิจารณาเลือก dsPIC30F4011 มาใช้ในการสร้างสัญญาณควบคุมอินเวอร์เตอร์แบบ สเปซเวกเตอร์

จากการศึกษาในเรื่องอินเวอร์เตอร์ในข้างต้นจะทราบว่า การจะสร้างสัญญาณทางด้านเอาต์พุตได้นั้นต้องอาศัยการกระตุ้นที่ขาเกต หรือ ทริกเกอร์ เพื่อที่จะทำให้อุปกรณ์อิเล็กทรอนิกส์ซึ่งทำงาน ( นำกระแส ) รับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ตารางที่ 3.1 เปรียบเทียบ ซี พี ยู ตระกูล dsPIC30Fxxxx

Device	Pins	Program Mem. Bytes/Instruction	SRAM Bytes	EEPROM Bytes	Timer 16-bit	Input Cap	Output Comp/Std PWM	Motor Control PWM	A/D10-bit 500Ksps	Quad Enc	UART	SPI™	I <sup>2</sup> C™	CAN
dsPIC30F2010	28	12K/4K	512	1024	3	4	2	6 ch	6 ch	Yes	1	1	1	-
dsPIC30F3010	28	24K/8K	1024	1024	5	4	2	6 ch	6 ch	Yes	1	1	1	-
dsPIC30F4012	28	48K/16K	2048	1024	5	4	2	6 ch	6 ch	Yes	1	1	1	1
dsPIC30F3011	40/44	24K/8K	1024	1024	5	4	4	6 ch	9 ch	Yes	2	1	1	-
dsPIC30F4011	40/44	48K/16K	2048	1024	5	4	4	6 ch	9 ch	Yes	2	1	1	1
dsPIC30F5015	64	66K/22K	2048	1024	5	4	4	8 ch	16 ch	Yes	1	2	1	1
dsPIC30F6010	80	144K/48K	8192	4096	5	8	8	8 ch	16 ch	Yes	2	2	1	2




รูปที่ 3.10 ไมโครคอนโทรลเลอร์ที่ใช้ในโครงการ

จากรูป ซี พี ยู จะเห็นว่า dsPIC30F4011 จะมีเอาต์พุตพอร์ทของสัญญาณ พีดับบลิว เอ็ม อยู่ 1 พอร์ท ( พอร์ท E , E1-E8 ) จำนวน 7 ขา ซึ่งเพียงพอต่อการใช้งานในโครงการนี้


แนวความคิดในการเขียนโปรแกรมควบคุมสัญญาณกระตุ้นขาเกท

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


ผังแสดงการทำงานเบื้องต้น การตั้งค่าที่ฟังก์ชัน 1



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



เอกสารนี้เป็นเอกสารที่สงวนไว้เพื่อใช้ในการเผยแพร่เพื่อการศึกษาค้นคว้าเท่านั้น ไม่ให้นำไปใช้ประโยชน์ด้านการค้า  
 รูปที่ 3.11 แผนผัง ( Flow chart ) ของโปรแกรม  
 ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การทำงานของโปรแกรมอง จะเป็นตัวคำนวณ ค่าพารามิเตอร์ต่างๆ การรับค่าอินพุตที่ การเปลี่ยนความถี่

การทำงานของโปรแกรมองย้อย สร้างสัญญาณ PWM จะรับค่าพารามิเตอร์จากโปรแกรมองมาทำการสุ่มค่า และนำค่าที่ได้ไปเปรียบเทียบกับสัญญาณสามเหลี่ยมสร้างสัญญาณ PWM ออกมาที่พอร์ท E


สิ่งสำคัญในการเขียนโปรแกรมนี คือ คาบเวลาในการนับของ TIMER ซึ่งจะ เป็นคาบเวลาในการขัดจังหวะด้วยเช่นกันหากกำหนดให้ TIMER ตัวนั้นๆ เป็น INTERRUPT TIMER และ จะเป็นคาบเวลาเดียวกับคาบเวลาในการสวิตช์ ซึ่งในโครงการนี้ใช้ 5 kHz หรือ 200  $\mu$ s ซึ่งสามารถคำนวณได้ดังนี้

$$\text{คาบเวลาที่จะป้อนให้ timer} = \frac{1}{f} \left[ \frac{\text{ความถี่ของสัญญาณนาฬิกา} \times \text{อัตราขยายความเร็วสัญญาณนาฬิกา}}{\text{จำนวน clock ต่อ 1 คำสั่ง}} \right] - 1$$

$$\frac{1}{5000} \left[ \frac{7372800 \times 16}{4} \right] - 1 = 5898$$

นอกจากนี้ยังมีค่าคาบเวลาของสามเหลี่ยมอ้างอิงในโหมด PWM ซึ่งค่าเวลาขึ้นอยู่กับรูปแบบของสัญญาณสามเหลี่ยมที่นำมาใช้เปรียบเทียบกับโหมด PWM


แบบที่ 1 สามเหลี่ยมฟันเลื่อย



รูปที่ 3.12 สามเหลี่ยมฟันเลื่อย

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## แบบที่ 2 แบบสามเหลี่ยม



รูปที่ 3.13 แบบสามเหลี่ยม

ซึ่งค่าคาบเวลาคำนวณได้จากสมการ

แบบที่ 1

$$T_{PWM} = \frac{T_{CY} \cdot (PTPER + 1)}{(PTMR \text{ Prescall Value})}$$

แบบที่ 2 จะใช้สมการเดียวกันแต่จะมีค่าเป็น 1/2 เท่า

$$T_{PWM} = \frac{T_{CY} \cdot (PTPER + 1)}{(PTMR \text{ Prescall Value})} \times \frac{1}{2}$$

โดย

$T_{CY}$  คือ คาบเวลาของ Crystal Clock ที่นำมาป้อนให้ระบบ

$T_{PWM}$  คือ คาบเวลาของการสวิตช์ในที่กำหนดไว้ที่ 5 kHz หรือ 200  $\mu$ s

PTMR Prescall Value ค่าตัวคูณของความเร็วของ Clock ของระบบ

นอกจากโหมด PWM แล้วยังมีโหมดที่สำคัญในการเขียนคำสั่งควบคุมการกำเนิดสัญญาณ SVPWM อีกหนึ่งโหมดคือ โหมดอินเตอร์รัพ ซึ่งจะเกี่ยวข้องกับการขัดจังหวะ โดยมีเงื่อนไขของเวลามาเกี่ยวข้องเพื่อให้การสุ่มค่านั้นมีค่าเวลาที่แน่นอน คือจะทำการสุ่มค่าในทุกๆครั้งที่มีสัญญาณขัดจังหวะ

### 3.3.1 การเปลี่ยนค่า V/f

จะสามารถทำได้ คือจะต้องหาสมการมาใช้ในการคำนวณ ในส่วนของโปรแกรมรอง เพื่อให้ได้ค่า โมดูลเลชันอินดิคซ์ แล้วนำมาคูณกับค่าที่ทำการสุ่มออกมา

### 3.3.2 การเปลี่ยนค่าความถี่(f)

จะสามารถทำได้ คือสามารถทำได้ด้วยวิธีการ เปลี่ยนระยะห่างของการสุ่มค่า จากตารางที่บันทึกค่าลงในหน่วยความจำของไมโครโปรเซสเซอร์ จากทฤษฎีจะเห็นได้ว่าการคำนวณค่าเวลาจากค่ารูปแบบของการคำนวณเวลานั้นมีลักษณะเดียวกันเพียงแต่จะมีลำดับการคิดเวลาที่ต่างกัน โดยมีองค์ประกอบหลักๆดังนี้

$$T_1 = T_Z M_a \sin(60 - \gamma)$$

$$T_2 = T_Z M_a \sin \gamma$$

$$T_0 = T_Z - T_1 - T_2$$

โดย

$T_Z$  คือค่าเวลาในการสวิตช์ 200  $\mu s$

การเปลี่ยนความถี่สามารถเปลี่ยนจากระยะห่างของการสุ่มค่าโดยจะเปลี่ยนจำนวนครั้งในการสุ่มทั้งหมดไปด้วย ยกตัวอย่างเช่น

จำนวนครั้งในการสุ่ม ที่สัญญาณ PWM ที่สร้างสัญญาณ SIN 50 Hz

จำนวนครั้งในการสุ่ม = ความถี่ของสัญญาณสามเหลี่ยม/ความถี่ที่ต้องการ

ทางด้าน Output

จำนวนครั้งในการสุ่ม =  $5,000/50 = 100$  ครั้ง/6เฮกเตอร์

หรือประมาณ 17 ครั้ง/1เฮกเตอร์

การสุ่มค่า 17 ครั้งจากค่า 256 ค่า จะได้ 15 ค่า/ครั้ง

ถ้าหากความถี่ ที่ 100 Hz จะได้จำนวนการสุ่ม = 50 ครั้ง (  $5000/100 = 50$  )


หรือประมาณ 8 ครั้ง/1เฮกเตอร์ (  $50/6 = 8$  )

ระยะห่างในการสุ่มประมาณ 31 ค่า/ครั้ง

ซึ่งในการสุ่มค่า SIN เพื่อหา ค่า  $T_1 = M_a \sin(60 - \gamma)$  จะสุ่มค่าจากทางด้านหลังเริ่มนับจากค่าที่ 256 ขึ้นมาหาค่า 1 โดยการเช็คเฮกเตอร์จากค่า Address ของค่าสุดท้าย และค่าแรกของตาราง หากอยู่นอกเหนือขอบเขต ให้เปลี่ยนเฮกเตอร์

### 3.4 การออกแบบและสร้างแหล่งจ่ายไฟเลี้ยง

วงจรไฟเลี้ยงจะใช้เป็น switching power supply ภายในวงจร Switching จะมีการนำวงจร Bridge Rectifierมารวมอยู่ในวงจร Switching โดยที่ Switching power supply จะทำหน้าที่จ่ายไฟฟ้าเพื่อเลี้ยง Microcontroller และส่วนอื่นภายในระบบทั้งหมด เช่น พัดลมระบายอากาศ ซึ่งวงจรที่ใช้งานก็คือวงจรฟลายแบคคอนเวอร์เตอร์ (Flyback Converter) เนื่องจากค่าใช้จ่ายในการสร้างต่ำเมื่อเทียบกับสวิตชิงเพาเวอร์ซัพพลายแบบอื่น ๆ ในช่วง 50 วัตต์ ถึง 150 วัตต์และมีข้อดีที่สามารถจ่ายไฟได้หลายระดับแรงดันโดยมีวงจรพื้นฐานดังนี้




รูปที่ 3.14 วงจรพื้นฐานของฟลายแบคคอนเวอร์เตอร์

การทำงานของวงจรคือเพาเวอร์ทรานซิสเตอร์ Q1 จะทำงานนำกระแส (on) และหยุดนำกระแส (off) สลับกันไปตามสัญญาณ Pulse ที่มาจากวงจรควบคุม เมื่อ Q1 ON จะมีกระแสไหลผ่านขดลวดไพรมารีในขณะที่ทางด้านเซคันดารีขดลวดถูกพันแบบกลับทิศทางกับขดไพรมารีทำให้ขณะที่กระแสไหลผ่านขดลวดไพรมารี จะทำให้ไดโอด D1 ถูกไบแอสกลับและไม่มีกระแสไหลผ่านไปยังโหลด RL ในขณะที่เดียวกันขดไพรมารีก็จะสะสมพลังงาน และเมื่อ Q1 OFF หรือหยุดนำกระแสทำให้กระแสค่อยลดลงหรือยุบตัวลงทำให้ไดโอด D1 นำกระแส เนื่องจากถูกไบแอสตรงพลังงานที่ถูกสะสมในขดไพรมารีในช่วงที่ Q1 นำกระแสจะถูกถ่ายเทไปยังขดเซคันดารีและมีกระแสไหลไปยังโหลดและตัวเก็บประจุและเมื่อ Q1 ON อีกครั้ง ตัวเก็บประจุจะคายประจุจ่ายโหลด RL เพื่อรอ Q1 OFF จะเป็นเช่นนี้ไปเรื่อย

วงจรควบคุมการทำงานของเพาเวอร์ทรานซิสเตอร์ในความเป็นจริงสามารถใช้ในการควบคุมได้หลายรูปแบบแต่ในการทำโครงการจะเลือกใช้การควบคุมแบบโดยใช้ออปโต เนื่องจากเป็นอุปกรณ์ที่ถูกออกแบบมาให้แยกส่วนกันทางไฟฟ้าเพื่อความปลอดภัยกับผู้ที่ใช้งาน เมื่อมีเหตุขัดข้องและเป็นที่ยอมรับนอกจากจะมีวงจรควบคุมและจะต้องมีวงจรป้องกัน (Snubber) เพื่อใช้ในการป้องกันความเสียหายที่จะเกิดกับเพาเวอร์ทรานซิสเตอร์ ด้วยซึ่งวงจรที่ใช้งานจะเป็นดังรูปที่ 3.13

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3.15 วงจร switching power supply และวงจรรักษาแรงดัน


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## บทที่ 4

### ผลการทดลอง

#### 4.1 สเปกตรัมของแรงดันและกระแสเอาต์พุตระหว่างไลน์


##### 4.1.1 พิจารณาที่ความถี่เอาต์พุต 5 HZ




(ก) คลื่นแรงดันเอาต์พุตระหว่างไลน์  
ที่ได้จากการวัดจริง

(ข) คลื่นแรงดันเอาต์พุตระหว่างไลน์  
ที่ได้จากการจำลอง

รูปที่ 4.1 คลื่นแรงดันเอาต์พุตระหว่างไลน์ที่ความถี่ 5HZ



เอกสารนี้เป็นเอกสารที่ **รูปที่ 4.2** สเปกตรัมของแรงดันเอาต์พุตระหว่างไลน์ที่ความถี่ 5HZ ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



(ก) คลื่นกระแสเอาต์พุตระหว่างไลน์  
ที่ได้จากการวัดจริง

(ข) คลื่นกระแสเอาต์พุตระหว่างไลน์  
ที่ได้จากการจำลอง


รูปที่ 4.3 คลื่นกระแสเอาต์พุตระหว่างไลน์ที่ความถี่ 5 HZ



รูปที่ 4.4 สเปกตรัมของกระแสเอาต์พุตระหว่างไลน์ที่ความถี่ 5 HZ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


#### 4.1.2 พิจารณาที่ความถี่เอาต์พุต 20 HZ



(ก) คลื่นแรงดันเอาต์พุตระหว่างไลน์  
ที่ได้จากการวัดจริง


(ข) คลื่นแรงดันเอาต์พุตระหว่างไลน์  
ที่ได้จากการจำลอง

รูปที่ 4.5 คลื่นแรงดันเอาต์พุตระหว่างไลน์ที่ความถี่ 20 HZ



รูปที่ 4.6 สเปกตรัมของแรงดันเอาต์พุตระหว่างไลน์ที่ความถี่ 20 HZ


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



(ก) คลื่นกระแสเอาร์ทพุตระหว่างไลน์  
ที่ได้จากการวัดจริง

(ข) คลื่นกระแสเอาร์ทพุตระหว่างไลน์  
ที่ได้จากการจำลอง


รูปที่ 4.7 คลื่นกระแสเอาร์ทพุตระหว่างไลน์ที่ความถี่ 20 HZ



รูปที่ 4.8 สเปกตรัมของกระแสเอาร์ทพุตระหว่างไลน์ที่ความถี่ 20 HZ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


### 4.1.3 พิจารณาที่ความถี่เอาต์พุต 30 HZ



(ก) คลื่นแรงดันเอาต์พุตระหว่างไลน์  
ที่ได้จากการวัดจริง



(ข) คลื่นแรงดันเอาต์พุตระหว่างไลน์  
ที่ได้จากการจำลอง

รูปที่ 4.9 คลื่นแรงดันเอาต์พุตระหว่างไลน์ที่ความถี่ 30 HZ



รูปที่ 4.10 สเปกตรัมของแรงดันเอาต์พุตระหว่างไลน์ที่ความถี่ 30HZ


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



(ก) คลื่นกระแสเอาต์พุตระหว่างไลน์  
ที่ได้จากการวัดจริง

(ข) คลื่นกระแสเอาต์พุตระหว่างไลน์  
ที่ได้จากการจำลอง


รูปที่ 4.11 คลื่นกระแสเอาต์พุตระหว่างไลน์ที่ความถี่ 30HZ



รูปที่ 4.12 สเปกตรัมของกระแสเอาต์พุตระหว่างไลน์ที่ความถี่ 30HZ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


### 3.1.4 พิจารณาที่ความถี่เอาต์พุต 50 HZ



(ก) คลื่นแรงดันเอาต์พุตระหว่างไลน์  
ที่ได้จากการวัดจริง


(ข) คลื่นแรงดันเอาต์พุตระหว่างไลน์  
ที่ได้จากการจำลอง

รูปที่ 4.13 คลื่นแรงดันเอาต์พุตระหว่างไลน์ที่ความถี่ 50HZ



รูปที่ 4.14 สเปกตรัมของแรงดันเอาต์พุตระหว่างไลน์ที่ความถี่ 50HZ


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



(ก) คลื่นกระแสเอาร์ทพุตระหว่างไลน์  
ที่ได้จากการวัดจริง

(ข) คลื่นกระแสเอาร์ทพุตระหว่างไลน์  
ที่ได้จากการจำลอง


รูปที่ 4.15 คลื่นกระแสเอาร์ทพุตระหว่างไลน์ที่ความถี่ 50HZ



รูปที่ 4.16 สเปกตรัมของกระแสเอาร์ทพุตระหว่างไลน์ที่ความถี่ 50HZ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


### 3.15 พิจารณาที่ความถี่เอาต์พุต 70 HZ



(ก) คลื่นแรงดันเอาต์พุตระหว่างไลน์  
ที่ได้จากการวัดจริง



(ข) คลื่นแรงดันเอาต์พุตระหว่างไลน์  
ที่ได้จากการจำลอง

รูปที่ 4.17 คลื่นแรงดันเอาต์พุตระหว่างไลน์ที่ความถี่ 70HZ



รูปที่ 4.18 สเปกตรัมของแรงดันเอาต์พุตระหว่างไลน์ที่ความถี่ 70HZ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



(ก) คลื่นกระแสเอาร์ทพุระหว่างไลน์  
ที่ได้จากการวัดจริง

(ข) คลื่นกระแสเอาร์ทพุระหว่างไลน์  
ที่ได้จากการจำลอง


รูปที่ 4.19 คลื่นกระแสเอาร์ทพุระหว่างไลน์ที่ความถี่ 70HZ



รูปที่ 4.20 สเปกตรัมของกระแสเอาร์ทพุระหว่างไลน์ที่ความถี่ 70HZ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


### 3.16 พิจารณาที่ความถี่เอาท์พุท 80 HZ



(ก) คลื่นแรงดันเอาท์พุทระหว่างไลน์  
ที่ได้จากการวัดจริง



(ข) คลื่นแรงดันเอาท์พุทระหว่างไลน์  
ที่ได้จากการจำลอง

รูปที่ 4.21 คลื่นแรงดันเอาท์พุทระหว่างไลน์ที่ความถี่ 80HZ



รูปที่ 4.22 สเปกตรัมของแรงดันเอาท์พุทระหว่างไลน์ที่ความถี่ 80HZ


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



(ก) คลื่นกระแสเอาต์พุตระหว่างไลน์  
ที่ได้จากการวัดจริง

(ข) คลื่นกระแสเอาต์พุตระหว่างไลน์  
ที่ได้จากการจำลอง


รูปที่ 4.23 คลื่นกระแสเอาต์พุตระหว่างไลน์ที่ความถี่ 80HZ



รูปที่ 4.24 สเปกตรัมของกระแสเอาต์พุตระหว่างไลน์ที่ความถี่ 80HZ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### 3.17 พิจารณาที่ความถี่เอาท์พุท 100 HZ



(ก) คลื่นแรงดันเอาท์พุทระหว่างไลน์  
ที่ได้จากการวัดจริง



(ข) คลื่นแรงดันเอาท์พุทระหว่างไลน์  
ที่ได้จากการจำลอง

รูปที่ 4.25 คลื่นแรงดันเอาท์พุทระหว่างไลน์ที่ความถี่ 100HZ



รูปที่ 4.26 สเปกตรัมของแรงดันเอาท์พุทระหว่างไลน์ที่ความถี่ 100HZ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



(ก) คลื่นกระแสเอาต์พุตระหว่างไลน์  
ที่ได้จากการวัดจริง

(ข) คลื่นกระแสเอาต์พุตระหว่างไลน์  
ที่ได้จากการจำลอง


รูปที่ 4.27 คลื่นกระแสเอาต์พุตระหว่างไลน์ที่ความถี่ 100HZ




รูปที่ 4.28 สเปกตรัมของกระแสเอาต์พุตระหว่างไลน์ที่ความถี่ 100HZ

จากคลื่นแรงดันเอาต์พุตระหว่างไลน์ที่ความถี่ต่าง ๆ ข้างต้นเมื่อนำมาแตกสเปกตรัมจะเห็นว่าฮาร์โมนิกจะเกิดที่ความถี่มอดูเลต (mf) จากสมการที่ 2.41 เนื่องจากเป็นระบบ 3 เฟส ดังรูป 2.16 ส่วนฮาร์โมนิกของกระแสจะเห็นว่ามีย่อยมากเนื่องจากเทคนิค SVPWM จะทำให้คลื่นของกระแสเข้าใกล้สัญญาณ sin ส่งผลให้ฮาร์โมนิกมีค่าน้อยมาก เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นิยมนำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## 4.2 การเปรียบเทียบสัญญาณแรงดันและกระแสระหว่างไลน์ที่เอาท์พุทของ อินเวอร์เตอร์ขณะจ่ายโหลดมอเตอร์




รูปที่ 4.29 สัญญาณแรงดันและกระแสระหว่างไลน์ที่ความถี่ 25 HZ




รูปที่ 4.30 สัญญาณแรงดันและกระแสระหว่างไลน์ที่ความถี่ 50 HZ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.31 สัญญาณแรงดันและกระแสระหว่างไลน์ที่ความถี่ 70 HZ




รูปที่ 4.32 สัญญาณแรงดันและกระแสระหว่างไลน์ที่ความถี่ 100 HZ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### 4.3 การทดสอบในขณะมี Voltage Boost และไม่มี Voltage Boost

ตารางบันทึกผลการทดลองที่ 4.1 บันทึกค่าแรงดันกับความเร็วยรอบของมอเตอร์เมื่อมี Voltage Boost และไม่มี Voltage Boost

ความถี่ f (HZ)	Voltage Boost 0%		Voltage Boost 10%		Voltage Boost 20%	
	$V_{uv}(V)$	Nr(rpm)	$V_{uv}(V)$	Nr(rpm)	$V_{uv}(V)$	Nr(rpm)
5	42.7	148	64.87	146	71.6	145
10	78.7	293	86.57	292	124.6	293
20	129.4	589	144.7	590	164.9	590
30	178.6	879	185.7	878	200.3	880
40	199.5	1188	212.6	1189	225.7	1188
50	234.5	1494	234.6	1493	234.7	1495
60	234.7	1786	234.8	1785	234.8	1785
70	234.6	2076	234.4	2078	234.6	2075
80	234.6	2397	234.5	2398	234.7	2396
90	234.7	2689	234.7	2690	234.8	2690
100	234.6	2996	234.6	2995	234.7	2995



รูปที่ 4.33 ความสัมพันธ์ระหว่างแรงความถี่กับความถี่

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


#### 4.4 การทดสอบเพื่อหาความสัมพันธ์ระหว่างแรงบิด(Torque)และความเร็วรอบ(Speed)

##### ตารางบันทึกผลที่ 4.2 ทดสอบเพื่อหาความสัมพันธ์ระหว่างแรงบิด(Torque)และความเร็วรอบ(Speed)

Base Frequency 50 Hz MaxFrequency 100 Hz Voltage boot 10 %

f(Hz)	T ( N-m )	Nr (rpm)
20	0	583
	1.02	566
	2.04	546
	3.06	524
	4.08	494.8
30	0	875.6
	1.02	858
	2.04	838.7
	3.06	814.3
	4.08	784
50	0	1490
	1.02	1470
	2.04	1448
	3.06	1420
	4.08	1393
70	0	2072
	1.02	2028
	2.04	1977
	3.06	1908
	4.08	1880
80	0	583
	1.02	566
	2.04	546
	3.06	524

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 4.34 กราฟแสดงความสัมพันธ์ระหว่าง แรงบิด กับ ความเร็วรอบของมอเตอร์

#### 4.5 การทดสอบหาประสิทธิภาพ


ตารางบันทึกผลที่ 4.3 บันทึกค่ากำลังอินพุต กำลังเอาต์พุต และ ค่าประสิทธิภาพ

f (Hz)	ค่าที่ได้จากการวัด				ค่าที่ได้จากการคำนวณ				
	T (N-m)	V <sub>in</sub> (V) inverter	I <sub>in</sub> (A) inverter	N <sub>r</sub> (rpm)	P <sub>in</sub> (W) inverter	P <sub>out</sub> (W) inverter	P <sub>out</sub> (W) motor	η % inverter	η % total
	0	220	1.23	1490	129.9	3.43	0	2.64	0
	1.02	218	2.6	1470	310	36.9	149	11.9	48.06
50	2.04	218	4	1448	509.8	192	298	37.76	58.46
	3.06	218	5.28	1420	689.9	527	448	76.38	64.9
	4.08	217	6.6	1393	900	863	597	95.95	66.29

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 4.35 แรงดันกับกระแสที่แรงบิดโหลด 0 %




รูปที่ 4.36 แรงดันกับกระแสที่แรงบิดโหลด 20 %

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 4.37 แรงดันกับกระแสที่แรงบิดโหลด 40 %



รูปที่ 4.38 แรงดันกับกระแสที่แรงบิดโหลด 60 %

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.39 แรงดันกับกระแสที่แรงบิดโหลด 80 %

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## บทที่ 5

### บทสรุปและเสนอแนวทางที่จะดำเนินการ

#### 5.1 บทสรุป

จากวัตถุประสงค์ของการศึกษาโครงการนี้เป็นการศึกษาและสร้างอินเวอร์เตอร์ไฟฟ้า 3 เฟส โดยใช้เทคนิคการมอดูเลตแบบ SVPWM (space vector pulse width modulation) รวมไปถึงการประยุกต์ใช้งานไมโครคอนโทรลเลอร์ตระกูล dsPIC และศึกษาการควบคุมความเร็วรอบของมอเตอร์เหนี่ยวนำแบบ V/f ซึ่งจากการศึกษาและทดลองขับเคลื่อนมอเตอร์เหนี่ยวนำ 1 แรงม้าโดยใช้อินเวอร์เตอร์จากโครงการสามารถควบคุมความเร็วรอบของมอเตอร์และควบคุมมอเตอร์ให้แรงบิดคงที่ที่ความถี่ในย่านคงที่แรงบิดได้และสามารถปรับความถี่ได้สูงสุดถึง 100 HZ

#### 5.2 สรุปผลการทดลอง

จากการทดลองในบทที่ 4 ในส่วนของสเปกตรัมของแรงดันและกระแสเอาต์พุตระหว่างไลน์จากคลื่นแรงดันเอาต์พุตระหว่างไลน์ที่ความถี่ต่าง ๆ เมื่อนำมาแตกสเปกตรัมโดยใช้โปรแกรม MATLAB จะเห็นว่าฮาร์โมนิกจะเกิดที่ความถี่มอดูเลต ( $m_f$ ) จากสมการที่ 2.41

$$m_f = \frac{f_s}{f_1}$$

เนื่องจากเป็นระบบ 3 เฟส ดังรูป 2.16 ส่วนฮาร์โมนิกของกระแสจะเห็นว่าน้อยมากเนื่องจากเทคนิค SVPWM จะทำให้คลื่นของกระแสเข้าใกล้สัญญาณ  $\sin$  ส่งผลให้ฮาร์โมนิกมีค่าน้อยมาก และในส่วนของผลการทดลองและบันทึกผลเมื่อนำอินเวอร์เตอร์ไปขับเคลื่อนมอเตอร์เหนี่ยวนำในบทที่ 4 จะเห็นว่า กระแสล้าหลังแรงดันเนื่องจากโหลดเป็นมอเตอร์ซึ่งเป็นค่าความเหนี่ยวนำเป็นส่วนใหญ่ส่งผลให้กระแสล้าหลังแรงดัน

จากการทดลอง เรื่อง V/f จะสังเกตเห็นว่าการเพิ่มแรงดันขณะเริ่มหมุน เข้าไปในระบบนั้นจะสามารถทำให้แรงบิดของมอเตอร์เพิ่มขึ้นได้แต่จะไม่มีผลต่อความเร็วรอบของมอเตอร์ ซึ่งเป็นไปตามความสัมพันธ์ของ

$$T = \frac{V_{in}}{f} I_{in}$$

ในการทดลองเรื่องความสัมพันธ์ระหว่าง แรงบิดกับความเร็วของมอเตอร์ จะเห็นว่าที่ความถี่เดียวกับ แรงบิดของโหลดจะมีผลกับความเร็วของมอเตอร์ ซึ่งเป็นไปตามความสัมพันธ์ของกราฟความสัมพันธ์ระหว่างแรงบิดกับความเร็วของมอเตอร์ดังรูปที่ 4.34

ในการทดลองหาประสิทธิภาพของอินเวอร์เตอร์จะเห็นได้ว่าค่าประสิทธิภาพของอินเวอร์เตอร์ที่ใช้ในการทดลองนั้นยังมีค่าต่ำเกินไป ซึ่งอาจเป็นผลมาจากความผิดเพี้ยนไปของสัญญาณรูปคลื่นของแรงดันที่ออกมาจาก D.C. Link นั้นมีค่าความกระเพื่อมปนอยู่

### 5.3 เสนอแนวทางที่จะดำเนินการ

จากการทำโครงการนี้ ความสมบูรณ์ของโครงการยังไม่สมบูรณ์ครบทั้งหมดซึ่งก็ได้แก่ฟังก์ชันของอินเวอร์เตอร์ในส่วนของ การกลับทางหมุนและฟังก์ชันของระบบป้องกันเมื่อเกิดข้อผิดพลาดต่าง ๆ เช่นเกิด Over Current , เกิดลัดวงจรเป็นต้นและประสิทธิภาพยังไม่สูงเท่าที่ควร จึงต้องมีการปรับปรุงหรือพัฒนาต่อไปเพื่อให้มีประสิทธิภาพสูงมากขึ้น



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## เอกสารอ้างอิง

- [1] สมเกียรติ ไพเราะ และ คณะ , การขับเคลื่อนมอเตอร์เหนี่ยวนำด้วย PWM – VSI โดยคงที่แอมพลิจูดมอดดูเลชัน , วิทยานิพนธ์วิศวกรรมศาสตรบัณฑิต , สาขาวิศวกรรมไฟฟ้า , สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง , 2543
- [2] ณัฐพงศ์ ศรีเหรียญ และ คณะ , อินเวอร์เตอร์แบบ 4 สวิตช์ สำหรับขับเคลื่อนมอเตอร์เหนี่ยวนำ 3 เฟส , วิทยานิพนธ์วิศวกรรมศาสตรบัณฑิต , สาขาวิศวกรรมไฟฟ้า , สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง , 2543
- [3] วีระเชษฐ์ ชันเงิน และ วุฒิพล ชาราธิ์เศรษฐ์ , อิเล็กทรอนิกส์กำลัง , พิมพ์ครั้งที่ 1 , กรุงเทพฯ , สนพ. ห้างหุ้นส่วนจำกัด วิ.เจ. พรินติ้ง , 2547
- [4] สุรินทร์ คำฝอย , การวัดและวิเคราะห์คุณสมบัติของอินเวอร์เตอร์บนพื้นฐานของการสูญเสียในแกนเหล็กของมอเตอร์เหนี่ยวนำเมื่อถูกจ่ายโดยพีดีบีเอ็มอินเวอร์เตอร์ , วิทยานิพนธ์วิศวกรรมศาสตรมหาบัณฑิต , สาขาวิศวกรรมไฟฟ้า , สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง , 2544
- [5] กฤษดา วิศวธีรานนท์ , INVERTER หลักการทำงานและเทคนิค , พิมพ์ครั้งที่ 6 , กรุงเทพฯ , โรงพิมพ์แห่งจุฬาลงกรณ์มหาวิทยาลัย , 2544
- [6] ศิวะ หงษ์นภา , การควบคุมและการประยุกต์ใช้งาน เอชไอไดรฟ์ , พิมพ์ครั้งที่ 1 , กรุงเทพฯ , บริษัท กู๊ดวิลส์ไดเร็กซ์ จำกัด , 2547
- [7] ณัฐวัฒน์ กมลพัฒนะ และ คณะ , อินเวอร์เตอร์สามเฟสควบคุมด้วยไมโครคอนโทรลเลอร์ 16 บิต , วิทยานิพนธ์วิศวกรรมศาสตรบัณฑิต , สาขาวิศวกรรมไฟฟ้า , สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง , 2543
- [8] นคร ภัคดีชาติ และคณะ , คู่มือการทดลอง dsPIC Microcontroller เบื้องต้นด้วยโปรแกรมภาษาซี กับ MPLAB C30 , บริษัท อินโนเวทีฟ แอ็กเพอริเม้นต์ จำกัด

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

# ภาคผนวก ก



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## ตัวอย่างรูปแบบของโปรแกรมที่ใช้ในการทดลอง ในส่วนของ SV PWM

### โปรแกรมหลัก

```
.equ __30F4011, 1
#include "p30f4011.inc"
;-----
;Configuration bits:
;-----
config __FOSC, CSW_FSCM_OFF & XT_PLL16      ;Turn off clock switching and
                                             ;fail-safe clock monitoring and
                                             ;use the External Clock as the
                                             ;system clock
config __FWDT, WDT_OFF                      ;Turn off Watchdog Timer
config __FBORPOR, PBOR_ON & BORV_27 & PWRT_16 & MCLR_DIS
;& PWMxH_ACT_LO & PWMxL_ACT_LO              ;Set Brown-out Reset voltage and
                                             ;and set Power-up Timer to
                                             ;16msecs
config __FGS, CODE_PROT_OFF                 ;Set Code Protection Off for the
                                             ;General Segment
;-----
;Global Declarations:
;-----
.global _wreg_init                          ;Provide global scope to _wreg_init routine
                                             ;In order to call this routine from a C file,
                                             ;place "wreg_init" in an "extern" declaration
                                             ;in the C file.
.global __reset                             ;The label for the first line of code.
.global __T1Interrupt                       ;Declare Timer 1 ISR name global
.global tuner
;-----
;CONSTANT
;-----
;-----
;VARIABLE
```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

;-----
.bss      v_boot,2
.bss      v_base,2
.bss      f_base,2
.bss      f_max,2
.bss      sampling_number,2
.bss      fragtion1,2
.bss      fraction2,2
.bss      v1_boot,2
.bss      fre,2
.bss      v2_boot,2
.bss      fraction1,2
.bss      start,2
.bss      stop,2
.bss      sampling_number1,2
.bss      sampling_number2,2
.bss      run1,2
.bss      run2,2
.bss      t1,2
.bss      t2,2
.bss      t0,2
.bss      s0,2
.bss      s01,2
.bss      s02,2
.bss      s012,2
.bss      sector,2
.bss      count_of_sector,2
.bss      number_of_sector,2
.bss      fraction1_of_sampling,2
.bss      fraction2_of_sampling,2
.bss      fraction_of_address,2
.bss      K91,2
.bss      K92,2
;-----

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

;Code Section in Program Memory

```
-----  
                .text                ;Start of Code section  
  
__reset:  
  
MOV     #__SP_init, W15      ;Initialize the Stack Pointer  
MOV     #__SPLIM_init, W0    ;Initialize the Stack Pointer Limit Register  
MOV     W0, SPLIM  
NOP                                           ;Add NOP to follow SPLIM initialization  
CLR     W0                        ;Initialization of W registers to 0x0000  
MOV     W0,W14  
REPEAT     #12  
MOV     W0,[++W14]  
CLR     W14  
;<<insert more user code here>>  
CALL    Init_Port             ; Initialize the I/O ports  
CALL    Init_TMR              ; initialize TMR  
CALL    Init_ADC              ; initialize ADC_10BIT  
;CALL   Init_OC               ; initialize OUTPUT COMPARE  
CALL    Init_PWM              ; initialize PWM  
;CALL   initial1  
  
;      My Program ; <โปรแกรม > ;  
-----
```

; Step 1 สมมติค่าความถี่ และ แรงดัน ที่รับมาจากการป้อนที่ Keypad

;ขั้นที่ 1 สมมติค่าความถี่ที่ใช้ในสภาวะปกติ

```
MOV     #50,W2
```

```
MOV     W2,f_base
```

;ขั้นที่ 2 สมมติค่าความถี่สูงสุดที่สามารถปรับได้

```
MOV     #100,W3
```

```
MOV     W3,f_max
```

;ขั้นที่ 3 สมมติค่าแรงดันที่ใช้ในสภาวะปกติ

```
MOV     #311,W4
```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

MOV W4,v\_base

;ขั้นที่ 4 สมมุติค่าแรงดันที่ใช้ในการช่วยในการเริ่มหมุน;

MOV #10,W5

MOV W5,v\_boot

;ขั้นที่ 5 สมมุติค่าความถี่ที่เราต้องการ จากการปรับที่ความต้านทานปรับค่าได้;

MOV #50,W6

MOV W6,fre

;ขั้นที่ 6 กำหนดจุด ,เริ่มต้น ,สิ้นสุด ของข้อมูล;

MOV #tblpage(sine\_tb2),W14

MOV W14,TBLPAG

MOV #tbloffset(sine\_tb2),W14

SUB W14,#2,W14

MOV W14,start

MOV W14,run1

MOV #512,W8

ADD W14,W8,W8

MOV W8,stop

MOV W8,run2

;ขั้นที่ 7 กำหนดเซคเตอร์เริ่มต้น = 1

MOV #1,W0

MOV W0,sector

MOV #5000,W0

MOV W0,fraction1\_of\_sampling

CLR count\_of\_sector

CLR number\_of\_sector

CLR fraction1

CLR fraction2

---

; Step 2 หาค่า Modulation Index ;

;ขั้นที่ 1 เปรียบเทียบว่าค่าความถี่ที่เข้ามามากกว่าค่าความถี่ที่สภาวะการทำงานปกติที่ตั้งไว้  
หรือยัง;

step1: BRA clk\_SW

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

k3:  MOV      #0X3FF,W0
      MOV      K91,W1
      CPSEQ    W0,W1
      BRA      k1
      CPSGT    W6,W3
      BRA      k6
      BRA      k1
k6:   INC      W6,W6
      CLR      K91
      BRA      k1
k4:   MOV      #0X3FF,W0
      MOV      K92,W1
      CPSEQ    W0,W1
      BRA      k1
      MOV      #0,W0
      CPSLT    W6,W0
      BRA      k5
      BRA      k1
k5:DEC      W6,W6
      CLR      K92
      BRA      k1
k1:
      CPSGT    W6,W2
      BRA      step2
      MOV      W4,v2_boot
      BRA      step3
;ขั้นที่ 2 หาค่าแรงดันที่รับเข้ามาเป็นเปอร์เซ็นต์ เปลี่ยนให้เป็นค่าในหน่วยโวลท์;
step2: MUL.UU  W5,W4,W8
      MOV      #100,W10
      REPEAT   #17
      DIV.U    W8,W10
      MOV      W0,v1_boot
;ขั้นที่ 3 หาคความชันของ Ramp และค่าของแรงดันที่ระดับความถี่ต่างๆ;
SUB      W4,W0,W10

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

MUL.UU      W10,W6,W0
REPEAT      #17
DIV.U       W0,W2
MOV         v1_boot,W8
ADD         W0,W8,W10
MOV         W10,v2_boot

```

-----  
;Step 3 หาค่าจำนวนครั้งในการสุ่มค่าในแต่ละความถี่;

;ขั้นที่ 1 หาค่าจำนวนครั้งในการสุ่มค่าทั้งหมดของความถี่ที่ปรับ;

```

step3: MOV      #256,W0
; MOV         #5000,W1
MUL.UU      W0,W6,W8
MOV         #6,W0
MUL.UU      W8,W0,W10

MOV         #5000,W8
REPEAT     #17
DIV.UD     W10,W8
MOV        W0,sampling_number1
MOV        W1,fraction2_of_sampling

```

-----  
;Step 4 คิดอัตราในการวนลูป;

;ขั้นที่ 1 ทำการคิดค่าเวลาจากการสุ่มค่าในตาราง เริ่มจากค่าเวลา t1 t2 t0/2;

;--นำค่าตัวทศมาคิดว่าตัวทศมีค่าเกิน ตัวทศอ้างอิงหรือไม่;

```

MOV        fraction1,W0
MOV        fraction2_of_sampling,W1
ADD        W1,W0,W0
MOV        W0,fraction1

```

;--เปรียบเทียบว่าตัวทศ มีค่ามากกว่า ตัวทศอ้างอิงหรือไม่;

```

MOV        fraction1_of_sampling,W1
CPSLT     W0,W1
BRA       c2

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

BRA          c3
;--กรณี ตัวทศมีค่ามากกว่าตัวทศอ้างอิง;
c2:  INC          sampling_number1
SUB          W0,W1,W0
MOV          W0,fraction1
;--กรณี ตัวทศมีค่าน้อยกว่าตัวทศอ้างอิง;
;--ทำการบวกค่า Address เดิมกับระยะในการสุ่มค่าเพื่อหา Address ที่จะสุ่มค่าต่อไป;
c3:  MOV          run1,W1
MOV          sampling_number1,W8
SL          W8,W8
ADD          W1,W8,W10
MOV          W10,run1
;--ตรวจสอบว่า Address มีค่ามากกว่าค่า Address สุดท้ายของค่าที่บันทึกไว้หรือไม่;
MOV          stop,W1
CPSGT       W10,W1
BRA          d1
;--กรณีที่ค่า Address ที่ได้มีค่ามากกว่าค่า Address สุดท้ายของค่าที่บันทึกไว้;
SUB          W10,W1,W8
MOV          #2,W7
REPEAT      #17
DIV.U       W8,W7
MOV          W0,sampling_number1
MOV          start,W0
ADD          W0,W8,W10
MOV          W10,run1
MOV          stop,W0
MOV          W0,run2
INC          sector
MOV          sector,W1
MOV          #7,W0
CPSEQ       W1,W0
BRA          d1
CLR          sector
CLR          count_of_sector

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

INC sector

;ขั้นที่ 2 นำค่าจากตารางมาคำนวณค่าเวลาในการเปิดของอุปกรณ์สวิตช์;

d1: TBLRDL [W10],W10

MOV W10,t2

MOV run2,W0

SUB W0,W8,W0

MOV start,W1

CPSNE W1,W0

ADD W0,#2,W0

MOV W0,run2

TBLRDL [W0],W8

MOV W8,t1

ADD W10,W8,W0

MOV #5898,W1

SUB W1,W0,W14

MOV #2,W10

REPEAT #17

DIV.U W14,W10

MOV W0,t0

MOV t1,W1

MOV t2,W10

MOV t0,W0

MOV W0,s0

ADD W1,W0,W1

MOV W1,s01

ADD W0,W10,W0

MOV W0,s02

ADD W1,W10,W0

MOV W0,s012

-----

;Step 5 หาเซ็คเตอร์ที่จะจ่ายโหลด;

;ขั้นที่ 1 หาเซ็คเตอร์;

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

MOV      sector,W0
CP       W0,#1
BRA     Z,sector1
CP       W0,#2
BRA     Z,sector2
CP       W0,#3
BRA     Z,sector3
CP       W0,#4
BRA     Z,sector4
CP       W0,#5
BRA     Z,sector5
CP       W0,#6
BRA     Z,sector6

```

-----  
;Step 6 ส่งค่าไปยังเซกเตอร์ต่างๆ;

```

sector1: MOV      s012,W11
MOV      s02,W12
MOV      s0,W13
BRA     cal
sector2: MOV      s01,W11
MOV      s012,W12
MOV      s0,W13
BRA     cal
sector3: MOV      s0,W11
MOV      s012,W12
MOV      s02,W13
BRA     cal
sector4: MOV      s0,W11
MOV      s01,W12
MOV      s012,W13
BRA     cal
sector5: MOV      s02,W11
MOV      s0,W12
MOV      s012,W13

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

BRA          cal
sector6:    MOV      s012,W11
MOV         s0,W12
MOV         s01,W13
BRA         cal

```

;ขั้นที่ 2 นำไปคิดรวมกับค่า Modulation Index ;

```
cal:    MOV      v2_boot,W8
```

```

MUL.UU      W11,W8,W0
REPEAT      #17
DIV.UD      W0,W4
MOV         W0,W11

```

```

MUL.UU      W12,W8,W0
REPEAT      #17
DIV.UD      W0,W4
MOV         W0,W12

```

```

MUL.UU      W13,W8,W0
REPEAT      #17
DIV.UD      W0,W4
MOV         W0,W13

```

```
INC      count_of_sector
```

```

MOV         #3333,W0
g1:    CPSEQ   W1,W0
BRA         g1
BRA         step1

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

sine\_tb2:

```
.word 24,48,72,97,121,145,169,193,217,241,265,289,313,338,362,386
.word 410,434,458,482,506,530,554,578,602,626,650,674,698,722,746,770
.word 794,818,842,865,889,913,937,961,985,1008,1032,1056,1080,1103,1127,1151
.word 1174,1198,1222,1245,1269,1292,1316,1339,1363,1386,1410,1433,1456,1480,1503,1527
.word 1550,1573,1596,1620,1643,1666,1689,1712,1735,1758,1781,1804,1827,1850,1873,1896
.word 1919,1941,1964,1987,2010,2032,2055,2078,2100,2123,2145,2168,2190,2212,2235,2257
.word 2279,2302,2324,2346,2368,2390,2412,2434,2456,2478,2500,2522,2544,2565,2587,2609
.word 2630,2652,2673,2695,2716,2738,2759,2780,2802,2823,2844,2865,2886,2907,2928,2949
.word 2970,2991,3011,3032,3053,3073,3094,3115,3135,3155,3176,3196,3216,3237,3257,3277
.word 3297,3317,3337,3357,3376,3396,3416,3435,3455,3475,3494,3513,3533,3552,3571,3590
.word 3610,3629,3648,3667,3685,3704,3723,3742,3760,3779,3797,3816,3834,3852,3871,3889
.word 3907,3925,3943,3961,3979,3996,4014,4032,4049,4067,4084,4102,4119,4136,4153,4171
.word 4188,4204,4221,4238,4255,4272,4288,4305,4321,4338,4354,4370,4386,4402,4418,4434
.word 4450,4466,4482,4497,4513,4528,4544,4559,4574,4590,4605,4620,4635,4650,4664,4679
.word 4694,4708,4723,4737,4752,4766,4780,4794,4808,4822,4836,4850,4863,4877,4891,4904
.word 4917,4931,4944,4957,4970,4983,4996,5009,5021,5034,5046,5059,5071,5084,5096,5108
```

\_\_T1Interrupt:

```
BCLR IFS0,#T1IF ;Clear the Timer1 Interrupt flag
```

Status bit.

```
; <<insert user code here >>
```

```
CALL sublastest1
```

```
BTG LATD,#0
```

```
RETFIE ;Return from Interrupt
```

Service routine

```
-----
```

```
; End of AllTimer 1 Interrupt Service Routine
```

```
-----
```

```
-----End of All Code Sections -----
```

```
;end ;End of program code in this file
```

```
;c1:
```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

;RETURN

clk\_SW:

```
I:      BTSS      PORTB,#RB6
        BRA      C5
        BRA      II
C4:     CP0      W6
        BRA      Z,k1
        INC      K91
        BRA      k3
C5:     CP      W6,W3
        BRA      Z,k1
        INC      K92
        BRA      k4
II:     BTSS     PORTB,#RB7
        BRA     C4
        BRA     k1
```



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## โปรแกรมย่อยต่างๆ

ตัวอย่าง โปรแกรมที่ใช้ในการหน่วงเวลา

```
.equ __30F4011, 1
```

```
.include "p30f4011.inc"
```

```
-----  
;Subroutine: Delay_W0ms  
-----
```

```
.global Delay_W0ms
```

```
Delay_W0ms:
```

```
DO #10000,END_1ms ;Delay 1ms 10000
```

```
DO W0,END_W0 ;Do W0 times
```

```
NOP
```

```
NOP
```

```
END_W0: NOP
```

```
END_1ms:
```

```
NOP
```

```
RETURN  
-----
```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

# โปรแกรมตั้งค่าเริ่มต้นของพอร์ต อินพุต เอาท์พุต

```
.equ __30F4011, 1
#include "p30f4011.inc"

;-----
;Subroutine:Init_PORTS
;-----

.global Init_Port
( เซ็ทบิตเป็น 0 เมื่อต้องการให้บิตนั้นเป็น Output และให้ เป็น 1 เมื่อต้องการให้เป็น Input )
Init_Port:

CLR    LATB
MOV    #0x00FF,W0
MOV    W0,TRISB

CLR    LATC
MOV    #0xBF00,W0
MOV    W0,TRISC

CLR    LATD
MOV    #0xF000,W0
MOV    W0,TRISD

CLR    LATE
MOV    #0x0000,W0
MOV    W0,TRISE

CLR    LATF
MOV    #0xF000,W0
MOV    W0,TRISF

RETURN
;-----
```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ตัวอย่าง โปรแกรม การตั้งค่าเริ่มต้นของ โมดูล อะนาลอก สู่ ดิจิตอล

```
equ __30F4011, 1
    .include "p30f4011.inc"
;-----
;Subroutine:Init_ADC 10 BIT
;-----
.global Init_ADC
Init_ADC:
    ;CH0=>AN3,CH1=>AN0,CH2=>AN1,CH3=>AN2
MOV    #0x01CF,W0
MOV    W0,ADPCFG
    ;0x5432109876543210
MOV    #0B0000000011101110,W0
MOV    W0,ADCON1
    ;0x5432109876543210
MOV    #0B0000001000000000,W0
MOV    W0,ADCON2
    ;0x5432109876543210
MOV    #0B0000000000000011,W0
MOV    W0,ADCON3
    ;0x5432109876543210
MOV    #0B0000000000000100,W0
MOV    W0,ADCHS

MOV    #0x0130,W0
MOV    W0,ADCSSL
;MOV    #0X0000,W0
;MOV    W0,QEICON
;MOV    W0,DFLTCON
BSET   ADCON1,#ADON

RETURN
;-----
```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ตัวอย่างการตั้งค่าเริ่มต้นของโปรแกรมที่เป็นโมดูลของ PWM

.equ \_\_30F4011, 1

.include "p30f4011.inc"

-----

;Subroutine to Init PWM

-----

.global Init\_PWM

Init\_PWM:

MOV ;0b5432109876543210  
MOV #0b1000000000000010,W0  
MOV W0,PTCON

MOV #2949,W0  
MOV W0,PTPER

MOV ;0b5432109876543210  
MOV #0b0000000000000000,W0  
MOV W0,SEVTCMP

MOV ;0b5432109876543210  
MOV #0b000000011111111,W0  
MOV W0,PWMCON1

MOV ;0b5432109876543210  
MOV #0b0000000000000010,W0  
MOV W0,PWMCON2

MOV ;0b5432109876543210  
MOV #0b000000001111111,W0  
MOV W0,DTCON1  
;CLR DTCON1

MOV ;0b5432109876543210  
;MOV #0b0010101000000111,W0

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

;MOV W0,FLTACON  
CLR FLTACON  
  
;0b5432109876543210  
MOV #0b1111111100000000,W0  
MOV W0,OVDCON

RETURN

---



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## ตัวอย่างการตั้งค่าเริ่มต้นของโมดูลตัวนับ Timer

```
.equ __30F4011, 1
.include "p30f4011.inc"
;-----
;Subroutine to Init TMR
;-----

.global Init_TMR

Init_TMR:

    CLR    T1CON
    CLR    TMR1
    MOV    #5898,W0
    MOV    W0,PR1

    BSET   IPC0,#T1IP0
    BCLR   IPC0,#T1IP1
    BCLR   IPC0,#T1IP2
    BCLR   IFS0,#T1IF
    BSET   IEC0,#T1IE
    BSET   T1CON,#TON

    CLR    T2CON
    CLR    TMR2
    MOV    #5898,W0
    MOV    W0,PR2
    BSET   T2CON, #TON

    RETURN
```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

# ภาคผนวก ข



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



**MICROCHIP**

**dsPIC30F4011/4012**

**Data Sheet**

High Performance  
Digital Signal Controllers

---

**Note the following details of the code protection feature on Microchip devices:**

- Microchip products meet the specification contained in their particular Microchip Data Sheet.
- Microchip believes that its family of products is one of the most secure families of its kind on the market today, when used in the intended manner and under normal conditions.
- There are dishonest and possibly illegal methods used to breach the code protection feature. All of these methods, to our knowledge, require using the Microchip products in a manner outside the operating specifications contained in Microchip's Data Sheets. Most likely, the person doing so is engaged in theft of intellectual property.
- Microchip is willing to work with the customer who is concerned about the integrity of their code.
- Neither Microchip nor any other semiconductor manufacturer can guarantee the security of their code. Code protection does not mean that we are guaranteeing the product as "unbreakable."

Code protection is constantly evolving. We at Microchip are committed to continuously improving the code protection features of our products. Attempts to break Microchip's code protection feature may be a violation of the Digital Millennium Copyright Act. If such acts allow unauthorized access to your software or other copyrighted work, you may have a right to sue for relief under that Act.

---

Information contained in this publication regarding device applications and the like is intended through suggestion only and may be superseded by updates. It is your responsibility to ensure that your application meets with your specifications. No representation or warranty is given and no liability is assumed by Microchip Technology Incorporated with respect to the accuracy or use of such information, or infringement of patents or other intellectual property rights arising from such use or otherwise. Use of Microchip's products as critical components in life support systems is not authorized except with express written approval by Microchip. No licenses are conveyed, implicitly or otherwise, under any intellectual property rights.

**Trademarks**

The Microchip name and logo, the Microchip logo, Accuron, dsPIC, KEELoq, microID, MPLAB, PIC, PICmicro, PICSTART, PRO MATE, PowerSmart, rPIC, and SmartShunt are registered trademarks of Microchip Technology Incorporated in the U.S.A. and other countries.


Amplab, FilterLab, Migratable Memory, MXDEV, MXLAB, PICMASTER, SEEVAL, SmartSensor and The Embedded Control Solutions Company are registered trademarks of Microchip Technology Incorporated in the U.S.A.

Analog-for-the-Digital Age, Application Maestro, dsPICDEM, dsPICDEM.net, dsPICworks, ECAN, ECONOMONITOR, FanSense, FlexROM, fuzzyLAB, In-Circuit Serial Programming, ICSP, ICEPIC, MPASM, MPLIB, MPLINK, MPSIM, PICkit, PICDEM, PICDEM.net, PICLAB, PICTail, PowerCal, PowerInfo, PowerMate, PowerTool, rLAB, rPICDEM, Select Mode, Smart Serial, SmartTel and Total Endurance are trademarks of Microchip Technology Incorporated in the U.S.A. and other countries.

SQTP is a service mark of Microchip Technology Incorporated in the U.S.A.

All other trademarks mentioned herein are property of their respective companies.

© 2005, Microchip Technology Incorporated, Printed in the U.S.A., All Rights Reserved.

 Printed on recycled paper. 11/12/04

**QUALITY MANAGEMENT SYSTEM  
CERTIFIED BY DNV  
== ISO/TS 16949:2002 ==**

*Microchip received ISO/TS-16949:2002 quality system certification for its worldwide headquarters, design and wafer fabrication facilities in Chandler and Tempe, Arizona and Mountain View, California in October 2003. The Company's quality system processes and procedures are for its PICmicro® 8-bit MCUs, KEELoq® code hopping devices, Serial EEPROMs, microperipherals, nonvolatile memory and analog products. In addition, Microchip's quality system for the design and manufacture of development systems is ISO 9001:2000 certified.*



# dsPIC30F4011/4012

## dsPIC30F4011/4012 Enhanced Flash 16-bit Digital Signal Controller

**Note:** This data sheet summarizes features of this group of dsPIC30F devices and is not intended to be a complete reference source. For more information on the CPU, peripherals, register descriptions and general device functionality, refer to the *dsPIC30F Family Reference Manual* (DS70046). For more information on the device instruction set and programming, refer to the *dsPIC30F Programmer's Reference Manual* (DS70030).

### High Performance Modified RISC CPU:

- Modified Harvard architecture
- C compiler optimized instruction set architecture with flexible addressing modes
- 84 base instructions
- 24-bit wide instructions, 16-bit wide data path
- 48 Kbytes on-chip Flash program space (16K Instruction words)
- 2 Kbytes of on-chip data RAM
- 1 Kbytes of non-volatile data EEPROM
- Up to 30 MIPS operation:
  - DC to 40 MHz external clock input
  - 4 MHz-10 MHz oscillator input with PLL active (4x, 8x, 16x)
- 30 interrupt sources
  - 3 external interrupt sources
  - 8 user selectable priority levels for each interrupt source
  - 4 processor trap sources
- 16 x 16-bit working register array

### DSP Engine Features:

- Dual data fetch
- Accumulator write back for DSP operations
- Modulo and Bit-Reversed Addressing modes
- Two, 40-bit wide accumulators with optional saturation logic
- 17-bit x 17-bit single cycle hardware fractional/integer multiplier
- All DSP instructions single cycle
- $\pm$  16-bit single cycle shift

### Peripheral Features:

- High current sink/source I/O pins: 25 mA/25 mA
- Timer module with programmable prescaler:
  - Five 16-bit timers/counters; optionally pair 16-bit timers into 32-bit timer modules
- 16-bit Capture input functions
- 16-bit Compare/PWM output functions
- 3-wire SPI™ modules (supports 4 Frame modes)
- I<sup>2</sup>C™ module supports Multi-Master/Slave mode and 7-bit/10-bit addressing
- 2 UART modules with FIFO Buffers
- 1 CAN modules, 2.0B compliant

### Motor Control PWM Module Features:

- 6 PWM output channels
  - Complementary or Independent Output modes
  - Edge and Center Aligned modes
- 3 duty cycle generators
- Dedicated time base
- Programmable output polarity
- Dead-time control for Complementary mode
- Manual output control
- Trigger for A/D conversions


### Quadrature Encoder Interface Module Features:

- Phase A, Phase B and Index Pulse input
- 16-bit up/down position counter
- Count direction status
- Position Measurement (x2 and x4) mode
- Programmable digital noise filters on inputs
- Alternate 16-bit Timer/Counter mode
- Interrupt on position counter rollover/underflow


# dsPIC30F4011/4012

## Pin Diagrams (Continued)

### 28-Pin SPDIP 28-Pin SOIC



### 44-Pin QFN



# dsPIC30F4011/4012

## Table of Contents

1.0	Device Overview .....	7
2.0	CPU Architecture Overview .....	15
3.0	Memory Organization .....	23
4.0	Address Generator Units .....	35
5.0	Interrupts .....	41
6.0	Flash Program Memory .....	47
7.0	Data EEPROM Memory .....	53
8.0	I/O Ports .....	57
9.0	Timer1 Module .....	63
10.0	Timer2/3 Module .....	67
11.0	Timer4/5 Module .....	73
12.0	Input Capture Module .....	77
13.0	Output Compare Module .....	81
14.0	Quadrature Encoder Interface (QE1) Module .....	85
15.0	Motor Control PWM Module .....	91
16.0	SPI™ Module .....	101
17.0	I2C™ Module .....	105
18.0	Universal Asynchronous Receiver Transmitter (UART) Module .....	113
19.0	CAN Module .....	121
20.0	10-bit High Speed Analog-to-Digital Converter (A/D) Module .....	131
21.0	System Integration .....	139
22.0	Instruction Set Summary .....	153
23.0	Development Support .....	161
24.0	Electrical Characteristics .....	167
25.0	- Packaging Information .....	209
	The Microchip Web Site .....	223
	Customer Change Notification Service .....	223
	Customer Support .....	223
	Reader Response .....	224
	Product Identification System .....	225

## TO OUR VALUED CUSTOMERS

It is our intention to provide our valued customers with the best documentation possible to ensure successful use of your Microchip products. To this end, we will continue to improve our publications to better suit your needs. Our publications will be refined and enhanced as new volumes and updates are introduced.

If you have any questions or comments regarding this publication, please contact the Marketing Communications Department via E-mail at [docerrors@microchip.com](mailto:docerrors@microchip.com) or fax the Reader Response Form in the back of this data sheet to (480) 792-4150. We welcome your feedback.

### Most Current Data Sheet

To obtain the most up-to-date version of this data sheet, please register at our Worldwide Web site at:

<http://www.microchip.com>

You can determine the version of a data sheet by examining its literature number found on the bottom outside corner of any page. The last character of the literature number is the version number, (e.g., DS30000A is version A of document DS30000).

### Errata

An errata sheet, describing minor operational differences from the data sheet and recommended workarounds, may exist for current devices. As device/documentation issues become known to us, we will publish an errata sheet. The errata will specify the revision of silicon and revision of document to which it applies.

To determine if an errata sheet exists for a particular device, please check with one of the following:

- Microchip's Worldwide Web site; <http://www.microchip.com>
- Your local Microchip sales office (see last page)

When contacting a sales office, please specify which device, revision of silicon and data sheet (include literature number) you are using.

### Customer Notification System

Register on our web site at [www.microchip.com](http://www.microchip.com) to receive the most current information on all of our products.

# dsPIC30F4011/4012

## 1.0 DEVICE OVERVIEW


**Note:** This data sheet summarizes features of this group of dsPIC30F devices and is not intended to be a complete reference source. For more information on the CPU, peripherals, register descriptions and general device functionality, refer to the *dsPIC30F Family Reference Manual* (DS70046). For more information on the device instruction set and programming, refer to the *dsPIC30F Programmer's Reference Manual* (DS70030).

This document contains device specific information for the dsPIC30F4011/4012 device. The dsPIC30F devices contain extensive Digital Signal Processor (DSP) functionality within a high performance 16-bit microcontroller (MCU) architecture. Figure 1-1 and Figure 1-2 show device block diagrams for the dsPIC30F4011 and dsPIC30F4012 device.




# dsPIC30F4011/4012

FIGURE 1-1: dsPIC30F4011 BLOCK DIAGRAM



# dsPIC30F4011/4012

FIGURE 1-2: dsPIC30F4012 BLOCK DIAGRAM



# dsPIC30F4011/4012

Table 1-1 provides a brief description of the device I/O pinout and the functions that are multiplexed to a port pin. Multiple functions may exist on one port pin. When multiplexing occurs, the peripheral module's functional requirements may force an override of the data direction of the port pin.

**TABLE 1-1: dsPIC30F4011 I/O PIN DESCRIPTIONS**

Pin Name	Pin Type	Buffer Type	Description
AN0-AN8	I	Analog	Analog input channels. AN0 and AN1 are also used for device programming data and clock inputs, respectively.
AVDD	P	P	Positive supply for analog module.
AVSS	P	P	Ground reference for analog module.
CLKI CLKO	I O	ST/CMOS —	External clock source input. Always associated with OSC1 pin function. Oscillator crystal output. Connects to crystal or resonator in Crystal Oscillator mode. Optionally functions as CLKO in RC and EC modes. Always associated with OSC2 pin function.
CN0-CN7 CN17-CN18	I	ST	Input change notification inputs. Can be software programmed for internal weak pull-ups on all inputs.
C1RX C1TX	I O	ST —	CAN1 bus receive pin. CAN1 bus transmit pin.
EMUD EMUC EMUD1 EMUC1 EMUD2 EMUC2 EMUD3 EMUC3	I/O I/O I/O I/O I/O I/O I/O I/O	ST ST ST ST ST ST ST ST	ICD Primary Communication Channel data input/output pin. ICD Primary Communication Channel clock input/output pin. ICD Secondary Communication Channel data input/output pin. ICD Secondary Communication Channel clock input/output pin. ICD Tertiary Communication Channel data input/output pin. ICD Tertiary Communication Channel clock input/output pin. ICD Quaternary Communication Channel data input/output pin. ICD Quaternary Communication Channel clock input/output pin.
IC1, IC2, IC7, IC8	I	ST	Capture inputs 1, 2, 7 and 8.
INDX QEA QEB	I I I	ST ST ST	Quadrature Encoder Index Pulse input. Quadrature Encoder Phase A input in QE1 mode. Auxiliary Timer External Clock/Gate input in Timer mode. Quadrature Encoder Phase A input in QE1 mode. Auxiliary Timer External Clock/Gate input in Timer mode.
INT0 INT1 INT2	I I I	ST ST ST	External interrupt 0. External interrupt 1. External interrupt 2.
FLTA PWM1L PWM1H PWM2L PWM2H PWM3L PWM3H	I O O O O O O	ST — — — — — —	PWM Fault A input. PWM 1 Low output. PWM 1 High output. PWM 2 Low output. PWM 2 High output. PWM 3 Low output. PWM 3 High output.
MCLR	I/P	ST	Master Clear (Reset) input or programming voltage input. This pin is an active low Reset to the device.
OCFA OC1-OC4	I O	ST —	Compare Fault A input (for Compare channels 1, 2, 3 and 4). Compare outputs 1 through 4.

Legend: CMOS = CMOS compatible input or output      Analog = Analog input  
 ST = Schmitt Trigger input with CMOS levels      O = Output  
 I = Input      P = Power

# dsPIC30F4011/4012

**TABLE 1-1: dsPIC30F4011 I/O PIN DESCRIPTIONS (CONTINUED)**

Pin Name	Pin Type	Buffer Type	Description
OSC1 OSC2	I I/O	ST/CMOS ---	Oscillator crystal input. ST buffer when configured in RC mode; CMOS otherwise. Oscillator crystal output. Connects to crystal or resonator in Crystal Oscillator mode. Optionally functions as CLKO in RC and EC modes.
PGD PGC	I/O I	ST ST	In-Circuit Serial Programming data input/output pin. In-Circuit Serial Programming clock input pin.
RB0-RB8	I/O	ST	PORTB is a bidirectional I/O port.
RC13-RC15	8I/O	8ST	PORTC is a bidirectional I/O port.
RD0-RD3	I/O	ST	PORTD is a bidirectional I/O port.
RE0-RE5, RE8	I/O	ST	PORTE is a bidirectional I/O port.
RF0-RF6	I/O	ST	PORTF is a bidirectional I/O port.
SCK1 SDI1 SDO1 SS1	I/O I O I	ST ST --- ST	Synchronous serial clock input/output for SPI™ 1. SPI 1 Data In. SPI 1 Data Out. SPI 1 Slave Synchronization.
SCL SDA	I/O I/O	ST ST	Synchronous serial clock input/output for I <sup>2</sup> C. Synchronous serial data input/output for I <sup>2</sup> C.
SOSCO SOSCI	O I	--- ST/CMOS	32 kHz low power oscillator crystal output. 32 kHz low power oscillator crystal input. ST buffer when configured in RC mode; CMOS otherwise.
T1CK T2CK	I I	ST ST	Timer1 external clock input. Timer2 external clock input.
U1RX U1TX U1ARX U1ATX U2RX U2TX	I O I O I O	ST --- ST --- ST ---	UART1 Receive. UART1 Transmit. UART1 Alternate Receive. UART1 Alternate Transmit. UART2 Receive. UART2 Transmit.
VDD	P	---	Positive supply for logic and I/O pins.
VSS	P	---	Ground reference for logic and I/O pins.
VREF+	I	Analog	Analog Voltage Reference (High) input.
VREF-	I	Analog	Analog Voltage Reference (Low) input.

Legend: CMOS = CMOS compatible input or output      Analog = Analog input  
 ST = Schmitt Trigger input with CMOS levels      O = Output  
 I = Input      P = Power

# dsPIC30F4011/4012

## 2.2 Programmer's Model

The programmer's model is shown in Figure 2-1 and consists of 16x16-bit working registers (W0 through W15), 2x40-bit accumulators (AccA and AccB), STATUS register (SR), Data Table Page register (TBLPAG), Program Space Visibility Page register (PSVPAG), DO and REPEAT registers (DOSTART, DOEND, DCOUNT and RCOUNT), and Program Counter (PC). The working registers can act as data, address or offset registers. All registers are memory mapped. W0 acts as the W register for file register addressing.

Some of these registers have a shadow register associated with each of them, as shown in Figure 2-1. The shadow register is used as a temporary holding register and can transfer its contents to or from its host register upon the occurrence of an event. None of the shadow registers are accessible directly. The following rules apply for transfer of registers into and out of shadows.

- PUSH.S and POP.S  
W0, W1, W2, W3, SR (DC, N, OV, Z and C bits only) are transferred.
- DO instruction  
DOSTART, DOEND, DCOUNT shadows are pushed on loop start, and popped on loop end.

When a byte operation is performed on a working register, only the Least Significant Byte of the target register is affected. However, a benefit of memory mapped working registers is that both the Least and Most Significant Bytes can be manipulated through byte wide data memory space accesses.

### 2.2.1 SOFTWARE STACK POINTER/ FRAME POINTER

The dsPIC<sup>®</sup> devices contain a software stack. W15 is the dedicated software stack pointer (SP), and will be automatically modified by exception processing and subroutine calls and returns. However, W15 can be referenced by any instruction in the same manner as all other W registers. This simplifies the reading, writing and manipulation of the stack pointer (e.g., creating stack frames).

**Note:** In order to protect against misaligned stack accesses, W15<0> is always clear.

W15 is initialized to 0x0800 during a Reset. The user may reprogram the SP during initialization to any location within data space.

W14 has been dedicated as a stack frame pointer as defined by the LNK and ULNK instructions. However, W14 can be referenced by any instruction in the same manner as all other W registers.

### 2.2.2 STATUS REGISTER

The dsPIC core has a 16-bit Status Register (SR), the LS Byte of which is referred to as the SR Low Byte (SRL) and the MS Byte as the SR High Byte (SRH). See Figure 2-1 for SR layout.

SRL contains all the MCU ALU operation status flags (including the Z bit), as well as the CPU Interrupt Priority Level status bits, IPL<2:0>, and the REPEAT active status bit, RA. During exception processing, SRL is concatenated with the MS Byte of the PC to form a complete word value which is then stacked.


The upper byte of the SR register contains the DSP Adder/Subtractor status bits, the DO Loop Active bit (DA) and the Digit Carry (DC) status bit.

### 2.2.3 PROGRAM COUNTER

The Program Counter is 23 bits wide. Bit 0 is always clear. Therefore, the PC can address up to 4M instruction words.

# dsPIC30F4011/4012

FIGURE 2-1: dsPIC30F4011/4012 PROGRAMMER'S MODEL



# dsPIC30F4011/4012

## 2.3 Divide Support

The dsPIC devices feature a 16/16-bit signed fractional divide operation, as well as 32/16-bit and 16/16-bit signed and unsigned integer divide operations, in the form of single instruction iterative divides. The following instructions and data sizes are supported:

1. DIVF – 16/16 signed fractional divide
2. DIV.sd – 32/16 signed divide
3. DIV.ud – 32/16 unsigned divide
4. DIV.sw – 16/16 signed divide
5. DIV.uw – 16/16 unsigned divide

The divide instructions must be executed within a REPEAT loop. Any other form of execution (e.g. a series of discrete divide instructions) will not function correctly because the instruction flow depends on RCOUNT. The divide instruction does not automatically set up the RCOUNT value, and it must, therefore, be explicitly and correctly specified in the REPEAT instruction, as shown in Table 2-1 (REPEAT will execute the target instruction {operand value+1} times). The REPEAT loop count must be set up for 18 iterations of the DIV/DIVF instruction. Thus, a complete divide operation requires 19 cycles.

**Note:** The Divide flow is interruptible. However, the user needs to save the context as appropriate.

**TABLE 2-1: DIVIDE INSTRUCTIONS**

Instruction	Function
DIVF	Signed fractional divide: $Wm/Wn \rightarrow W0$ ; Rem $\rightarrow W1$
DIV.sd	Signed divide: $(Wm+1:Wm)/Wn \rightarrow W0$ ; Rem $\rightarrow W1$
DIV.sw (or DIV.s)	Signed divide: $Wm/Wn \rightarrow W0$ ; Rem $\rightarrow W1$
DIV.ud	Unsigned divide: $(Wm+1:Wm)/Wn \rightarrow W0$ ; Rem $\rightarrow W1$
DIV.uw (or DIV.u)	Unsigned divide: $Wm/Wn \rightarrow W0$ ; Rem $\rightarrow W1$

## 2.4 DSP Engine

The DSP engine consists of a high speed 17-bit x 17-bit multiplier, a barrel shifter, and a 40-bit adder/Subtractor (with two target accumulators, round and saturation logic).

The dsPIC30F devices have a single instruction flow which can execute either DSP or MCU instructions. Many of the hardware resources are shared between the DSP and MCU instructions. For example, the instruction set has both DSP and MCU Multiply instructions which use the same hardware multiplier.

The DSP engine also has the capability to perform inherent accumulator-to-accumulator operations, which require no additional data. These instructions are ADD, SUB and NEG.

The DSP engine has various options selected through various bits in the CPU Core Configuration Register (CORCON), as listed below:

1. Fractional or integer DSP multiply (IF).
2. Signed or unsigned DSP multiply (US).
3. Conventional or convergent rounding (RND).
4. Automatic saturation on/off for AccA (SATA).
5. Automatic saturation on/off for AccB (SATB).
6. Automatic saturation on/off for writes to data memory (SATDW).
7. Accumulator Saturation mode selection (ACCSAT).

**Note:** For CORCON layout, see Table 4-2.

A block diagram of the DSP engine is shown in Figure 2-2.

**TABLE 2-2: DSP INSTRUCTION SUMMARY**

Instruction	Algebraic Operation
CLR	$A = 0$
ED	$A = (x - y)^2$
EDAC	$A = A + (x - y)^2$
MAC	$A = A + (x * y)$
MOVSAC	No change in A
MPY	$A = x * y$
MPY.N	$A = -x * y$
MSC	$A = A - x * y$

# dsPIC30F4011/4012

## 3.0 MEMORY ORGANIZATION


**Note:** This data sheet summarizes features of this group of dsPIC30F devices and is not intended to be a complete reference source. For more information on the CPU, peripherals, register descriptions and general device functionality, refer to the *dsPIC30F Family Reference Manual* (DS70046). For more information on the device instruction set and programming, refer to the *dsPIC30F Programmer's Reference Manual* (DS70030).

### 3.1 Program Address Space

The program address space is 4M instruction words. It is addressable by the 23-bit PC, table instruction Effective Address (EA), or data space EA, when program space is mapped into data space, as defined by Table 3-1. Note that the program space address is incremented by two between successive program words, in order to provide compatibility with data space addressing.

User program space access is restricted to the lower 4M instruction word address range (0x000000 to 0x7FFFFE), for all accesses other than TBLRD/TBLWT, which use TBLPAG<7> to determine user or configuration space access. In Table 3-1, Read/Write instructions, bit 23 allows access to the Device ID, the User ID and the configuration bits. Otherwise, bit 23 is always clear.

**FIGURE 3-1: PROGRAM SPACE MEMORY MAP FOR dsPIC30F4011/4012**




# dsPIC30F4011/4012

**TABLE 3-1: PROGRAM SPACE ADDRESS CONSTRUCTION**

Access Type	Access Space	Program Space Address				
		<23>	<22:16>	<15>	<14:1>	<0>
Instruction Access	User	0	PC<22:1>			0
TBLRD/TBLWT	User (TBLPAG<7> = 0)	TBLPAG<7:0>		Data EA <15:0>		
TBLRD/TBLWT	Configuration (TBLPAG<7> = 1)	TBLPAG<7:0>		Data EA <15:0>		
Program Space Visibility	User	0	PSVPAG<7:0>	Data EA <14:0>		

**FIGURE 3-2: DATA ACCESS FROM PROGRAM SPACE ADDRESS GENERATION**



# dsPIC30F4011/4012

## 3.2.2 DATA SPACES

The X data space is used by all instructions and supports all addressing modes. There are separate read and write data buses. The X read data bus is the return data path for all instructions that view data space as combined X and Y address space. It is also the X address space data path for the dual operand read instructions (MAC class). The X write data bus is the only write path to data space for all instructions.

The X data space also supports Modulo Addressing for all instructions, subject to Addressing mode restrictions. Bit-Reversed Addressing is only supported for writes to X data space.

The Y data space is used in concert with the X data space by the MAC class of instructions (CLR, ED, EDAC, MAC, MOV SAC, MPY, MPY.N and MSC) to provide two concurrent data read paths. No writes occur across the Y bus. This class of instructions dedicates two W register pointers, W10 and W11, to always address Y data space, independent of X data space, whereas W8 and W9 always address X data space. Note that during accumulator write back, the data address space is considered a combination of X and Y data spaces, so the write occurs across the X bus. Consequently, the write can be to any address in the entire data space.

The Y data space can only be used for the data pre-fetch operation associated with the MAC class of instructions. It also supports Modulo Addressing for automated circular buffers. Of course, all other instructions can access the Y data address space through the X data path, as part of the composite linear space.

The boundary between the X and Y data spaces is defined as shown in Figure 3-6 and is not user programmable. Should an EA point to data outside its own assigned address space, or to a location outside physical memory, an all-zero word/byte will be returned. For example, although Y address space is visible by all non-MAC instructions using any Addressing mode, an attempt by a MAC instruction to fetch data from that space, using W8 or W9 (X space pointers), will return 0x0000.

**TABLE 3-2: EFFECT OF INVALID MEMORY ACCESSES**

Attempted Operation	Data Returned
EA = an unimplemented address	0x0000
W8 or W9 used to access Y data space in a MAC instruction	0x0000
W10 or W11 used to access X data space in a MAC instruction	0x0000

All effective addresses are 16 bits wide and point to bytes within the data space. Therefore, the data space address range is 64 Kbytes or 32K words.

## 3.2.3 DATA SPACE WIDTH

The core data width is 16-bits. All internal registers are organized as 16-bit wide words. Data space memory is organized in byte addressable, 16-bit wide blocks.

## 3.2.4 DATA ALIGNMENT

To help maintain backward compatibility with PICmicro® devices and improve data space memory usage efficiency, the dsPIC30F instruction set supports both word and byte operations. Data is aligned in data memory and registers as words, but all data space EAs resolve to bytes. Data byte reads will read the complete word, which contains the byte, using the LS bit of any EA to determine which byte to select. The selected byte is placed onto the LS Byte of the X data path (no byte accesses are possible from the Y data path as the MAC class of instruction can only fetch words). That is, data memory and registers are organized as two parallel byte wide entities with shared (word) address decode, but separate write lines. Data byte writes only write to the corresponding side of the array or register which matches the byte address.

As a consequence of this byte accessibility, all effective address calculations (including those generated by the DSP operations, which are restricted to word sized data) are internally scaled to step through word aligned memory. For example, the core would recognize that Post-Modified Register Indirect Addressing mode, [Ws++], will result in a value of Ws+1 for byte operations and Ws+2 for word operations.

All word accesses must be aligned to an even address. Mis-aligned word data fetches are not supported, so care must be taken when mixing byte and word operations, or translating from 8-bit MCU code. Should a mis-aligned read or write be attempted, an Address Error trap will be generated. If the error occurred on a read, the instruction underway is completed, whereas if it occurred on a write, the instruction will be executed but the write will not occur. In either case, a trap will then be executed, allowing the system and/or user to examine the machine state prior to execution of the address fault.

**FIGURE 3-8: DATA ALIGNMENT**

	15 MS Byte	8 7 LS Byte	0
0001	Byte 1	Byte 0	0000
0003	Byte 3	Byte 2	0002
0005	Byte 5	Byte 4	0004

All byte loads into any W register are loaded into the LS Byte. The MSB is not modified.

A sign-extend (SE) instruction is provided to allow users to translate 8-bit signed data to 16-bit signed values. Alternatively, for 16-bit unsigned data, users can clear the MSB of any W register by executing a zero-extend (ZE) instruction on the appropriate address.

Although most instructions are capable of operating on word or byte data sizes, it should be noted that some instructions, including the DSP instructions, operate only on words.

### 3.2.5 NEAR DATA SPACE

An 8 Kbyte 'near' data space is reserved in X address memory space between 0x0000 and 0x1FFF, which is directly addressable via a 13-bit absolute address field within all memory direct instructions. The remaining X address space and all of the Y address space is addressable indirectly. Additionally, the whole of X data space is addressable using MOV instructions, which support memory direct addressing with a 16-bit address field.

### 3.2.6 SOFTWARE STACK

The dsPIC device contains a software stack. W15 is used as the Stack Pointer.

The stack pointer always points to the first available free word and grows from lower addresses towards higher addresses. It pre-decrements for stack pops and post-increments for stack pushes, as shown in Figure 3-9. Note that for a PC push during any CALL instruction, the MSB of the PC is zero-extended before the push, ensuring that the MSB is always clear.


**Note:** A PC push during exception processing will concatenate the SRL register to the MSB of the PC prior to the push.

There is a Stack Pointer Limit register (SPLIM) associated with the stack pointer. SPLIM is uninitialized at Reset. As is the case for the stack pointer, SPLIM<0> is forced to '0', because all stack operations must be word aligned. Whenever an effective address (EA) is generated using W15 as a source or destination pointer, the address thus generated is compared with the value in SPLIM. If the contents of the Stack Pointer (W15) and the SPLIM register are equal and a push operation is performed, a Stack Error Trap will not occur. The Stack Error Trap will occur on a subsequent push operation. Thus, for example, if it is desirable to cause a Stack Error Trap when the stack grows beyond address 0x2000 in RAM, initialize the SPLIM with the value, 0x1FFE.

Similarly, a Stack Pointer Underflow (Stack Error) trap is generated when the stack pointer address is found to be less than 0x0800, thus preventing the stack from interfering with the Special Function Register (SFR) space.

A write to the SPLIM register should not be immediately followed by an indirect read operation using W15.

**FIGURE 3-9: CALL STACK FRAME**



# dsPIC30F4011/4012

**TABLE 4-2: BIT-REVERSED ADDRESS SEQUENCE (16-ENTRY)**

Normal Address					Bit-Reversed Address				
A3	A2	A1	A0	Decimal	A3	A2	A1	A0	Decimal
0	0	0	0	0	0	0	0	0	0
0	0	0	1	1	1	0	0	0	8
0	0	1	0	2	0	1	0	0	4
0	0	1	1	3	1	1	0	0	12
0	1	0	0	4	0	0	1	0	2
0	1	0	1	5	1	0	1	0	10
0	1	1	0	6	0	1	1	0	6
0	1	1	1	7	1	1	1	0	14
1	0	0	0	8	0	0	0	1	1
1	0	0	1	9	1	0	0	1	9
1	0	1	0	10	0	1	0	1	5
1	0	1	1	11	1	1	0	1	13
1	1	0	0	12	0	0	1	1	3
1	1	0	1	13	1	0	1	1	11
1	1	1	0	14	0	1	1	1	7
1	1	1	1	15	1	1	1	1	15

**TABLE 4-3: BIT-REVERSED ADDRESS MODIFIER VALUES FOR XBREV REGISTER**

Buffer Size (Words)	XB<14:0> Bit-Reversed Address Modifier Value*
32768	0x4000
16384	0x2000
8192	0x1000
4096	0x0800
2048	0x0400
1024	0x0200
512	0x0100
256	0x0080
128	0x0040
64	0x0020
32	0x0010
16	0x0008
8	0x0004
4	0x0002
2	0x0001

\*Modifier values for buffer sizes greater than 1024 words will exceed the available data memory on the dsPIC30F4011/4012 devices.

NOTES:



## 5.0 INTERRUPTS

**Note:** This data sheet summarizes features of this group of dsPIC30F devices and is not intended to be a complete reference source. For more information on the CPU, peripherals, register descriptions and general device functionality, refer to the *dsPIC30F Family Reference Manual* (DS70046). For more information on the device instruction set and programming, refer to the *dsPIC30F Programmer's Reference Manual* (DS70030).

The dsPIC30F4011/4012 has 30 interrupt sources and 4 processor exceptions (traps), which must be arbitrated based on a priority scheme.

The CPU is responsible for reading the Interrupt Vector Table (IVT) and transferring the address contained in the interrupt vector to the program counter. The interrupt vector is transferred from the program data bus into the program counter, via a 24-bit wide multiplexer on the input of the program counter.

The Interrupt Vector Table (IVT) and Alternate Interrupt Vector Table (AIVT) are placed near the beginning of program memory (0x000004). The IVT and AIVT are shown in Figure 5-1.

The interrupt controller is responsible for pre-processing the interrupts and processor exceptions, prior to their being presented to the processor core. The peripheral interrupts and traps are enabled, prioritized and controlled using centralized special function registers:

- IFS0<15:0>, IFS1<15:0>, IFS2<15:0>  
All interrupt request flags are maintained in these three registers. The flags are set by their respective peripherals or external signals, and they are cleared via software.
- IEC0<15:0>, IEC1<15:0>, IEC2<15:0>  
All Interrupt Enable Control bits are maintained in these three registers. These control bits are used to individually enable interrupts from the peripherals or external signals.
- IPC0<15:0>... IPC11<7:0>  
The user assignable priority level associated with each of these interrupts is held centrally in these twelve registers.
- IPL<3:0> The current CPU priority level is explicitly stored in the IPL bits. IPL<3> is present in the CORCON register, whereas IPL<2:0> are present in the status register (SR) in the processor core.

- INTCON1<15:0>, INTCON2<15:0>

Global interrupt control functions are derived from these two registers. INTCON1 contains the control and status flags for the processor exceptions. The INTCON2 register controls the external interrupt request signal behavior and the use of the alternate vector table.

**Note:** Interrupt Flag bits get set when an interrupt condition occurs, regardless of the state of its corresponding Enable bit. User software should ensure the appropriate Interrupt Flag bits are clear prior to enabling an interrupt.

All interrupt sources can be user assigned to one of 7 priority levels, 1 through 7, via the IPCx registers. Each interrupt source is associated with an interrupt vector, as shown in Table 5-1. Levels 7 and 1 represent the highest and lowest maskable priorities, respectively.

**Note:** Assigning a priority level of 0 to an interrupt source is equivalent to disabling that interrupt.

If the NSTDIS bit (INTCON1<15>) is set, nesting of interrupts is prevented. Thus, if an interrupt is currently being serviced, processing of a new interrupt is prevented, even if the new interrupt is of higher priority than the one currently being serviced.

**Note:** The IPL bits become read-only whenever the NSTDIS bit has been set to '1'.

Certain interrupts have specialized control bits for features like edge or level triggered interrupts, interrupt-on-change, etc. Control of these features remains within the peripheral module which generates the interrupt.

The DISI instruction can be used to disable the processing of interrupts of priorities 6 and lower for a certain number of instructions, during which the DISI bit (INTCON2<14>) remains set.

When an interrupt is serviced, the PC is loaded with the address stored in the vector location in Program Memory that corresponds to the interrupt. There are 63 different vectors within the IVT (refer to Figure 5-2). These vectors are contained in locations 0x000004 through 0x0000FE of program memory (refer to Figure 5-2). These locations contain 24-bit addresses, and in order to preserve robustness, an address error trap will take place should the PC attempt to fetch any of these words during normal execution. This prevents execution of random data as a result of accidentally decrementing a PC into vector space, accidentally mapping a data space address into vector space, or the PC rolling over to 0x000000 after reaching the end of implemented program memory space. Execution of a GOTO instruction to this vector space will also generate an address error trap.

# dsPIC30F4011/4012

## 5.1 Interrupt Priority

The user assignable Interrupt Priority (IP<2:0>) bits for each individual interrupt source are located in the LS 3-bits of each nibble, within the IPCx register(s). Bit 3 of each nibble is not used and is read as a '0'. These bits define the priority level assigned to a particular interrupt by the user.

**Note:** The user selectable priority levels start at 0, as the lowest priority, and level 7, as the highest priority.

Since more than one interrupt request source may be assigned to a specific user specified priority level, a means is provided to assign priority within a given level. This method is called "Natural Order Priority".

Natural Order Priority is determined by the position of an interrupt in the vector table, and only affects interrupt operation when multiple interrupts with the same user-assigned priority become pending at the same time.

Table 5-1 lists the interrupt numbers and interrupt sources for the dsPIC devices and their associated vector numbers.

**Note 1:** The natural order priority scheme has 0 as the highest priority and 53 as the lowest priority.  
**2:** The natural order priority number is the same as the INT number.

The ability for the user to assign every interrupt to one of seven priority levels implies that the user can assign a very high overall priority level to an interrupt with a low natural order priority. For example, the PLVD (Low Voltage Detect) can be given a priority of 7. The INT0 (external interrupt 0) may be assigned to priority level 1, thus giving it a very low effective priority.

**TABLE 5-1: INTERRUPT VECTOR TABLE**

INT Number	Vector Number	Interrupt Source
Highest Natural Order Priority		
0	8	INT0 - External Interrupt 0
1	9	IC1 - Input Capture 1
2	10	OC1 - Output Compare 1
3	11	T1 - Timer 1
4	12	IC2 - Input Capture 2
5	13	OC2 - Output Compare 2
6	14	T2 - Timer 2
7	15	T3 - Timer 3
8	16	SPI1
9	17	U1RX - UART1 Receiver
10	18	U1TX - UART1 Transmitter
11	19	ADC - ADC Convert Done
12	20	NVM - NVM Write Complete
13	21	SI2C - I <sup>2</sup> C Slave Interrupt
14	22	MI2C - I <sup>2</sup> C Master Interrupt
15	23	Input Change Interrupt
16	24	INT1 - External Interrupt 1
17	25	IC7 - Input Capture 7
18	26	IC8 - Input Capture 8
19	27	OC3 - Output Compare 3
20	28	OC4 - Output Compare 4
21	29	T4 - Timer 4
22	30	T5 - Timer 5
23	31	INT2 - External Interrupt 2
24	32	U2RX - UART2 Receiver
25	33	U2TX - UART2 Transmitter
26	34	Reserved
27	35	C1 - Combined IRQ for CAN1
28	36	Reserved
29	37	Reserved
30	38	Reserved
31	39	Reserved
32	40	Reserved
33	41	Reserved
34	42	Reserved
35	43	Reserved
36	44	Reserved
37	45	Reserved
38	46	Reserved
39	47	PWM - PWM Period Match
40	48	QEI - QEI Interrupt
41	49	Reserved
42	50	Reserved
43	51	FLTA - PWM Fault A
44	52	Reserved
45-53	53-61	Reserved
Lowest Natural Order Priority		

## 5.2 Reset Sequence

A Reset is not a true exception, because the interrupt controller is not involved in the Reset process. The processor initializes its registers in response to a Reset, which forces the PC to zero. The processor then begins program execution at location 0x000000. A GOTO instruction is stored in the first program memory location, immediately followed by the address target for the GOTO instruction. The processor executes the GOTO to the specified address and then begins operation at the specified target (start) address.

### 5.2.1 RESET SOURCES

There are 6 sources of error which will cause a device reset.

- **Watchdog Time-out:**  
The watchdog has timed out, indicating that the processor is no longer executing the correct flow of code.
- **Uninitialized W Register Trap:**  
An attempt to use an uninitialized W register as an address pointer will cause a Reset.
- **Illegal Instruction Trap:**  
Attempted execution of any unused opcodes will result in an illegal instruction trap. Note that a fetch of an illegal instruction does not result in an illegal instruction trap if that instruction is flushed prior to execution due to a flow change.
- **Brown-out Reset (BOR):**  
A momentary dip in the power supply to the device has been detected, which may result in malfunction.
- **Trap Lockout:**  
Occurrence of multiple Trap conditions simultaneously will cause a Reset.

## 5.3 Traps

Traps can be considered as non-maskable interrupts indicating a software or hardware error, which adhere to a predefined priority as shown in Figure 5-1. They are intended to provide the user a means to correct erroneous operation during debug and when operating within the application.

**Note:** If the user does not intend to take corrective action in the event of a trap error condition, these vectors must be loaded with the address of a default handler that simply contains the RESET instruction. If, on the other hand, one of the vectors containing an invalid address is called, an address error trap is generated.

Note that many of these trap conditions can only be detected when they occur. Consequently, the questionable instruction is allowed to complete prior to trap exception processing. If the user chooses to recover from the error, the result of the erroneous action that caused the trap may have to be corrected.

There are 8 fixed priority levels for traps: Level 8 through Level 15, which implies that the IPL3 is always set during processing of a trap.

If the user is not currently executing a trap, and he sets the IPL<3:0> bits to a value of '0111' (Level 7), then all interrupts are disabled, but traps can still be processed.

### 5.3.1 TRAP SOURCES

The following traps are provided with increasing priority. However, since all traps can be nested, priority has little effect.

#### Math Error Trap:

The Math Error trap executes under the following three circumstances:

1. Should an attempt be made to divide by zero, the divide operation will be aborted on a cycle boundary and the trap taken.
2. If enabled, a Math Error trap will be taken when an arithmetic operation on either accumulator A or B causes an overflow from bit 31 and the Accumulator Guard bits are not utilized.
3. If enabled, a Math Error trap will be taken when an arithmetic operation on either accumulator A or B causes a catastrophic overflow from bit 39 and all saturation is disabled.
4. If the shift amount specified in a shift instruction is greater than the maximum allowed shift amount, a trap will occur.

# dsPIC30F4011/4012

## Address Error Trap:

This trap is initiated when any of the following circumstances occurs:

1. A misaligned data word access is attempted.
2. A data fetch from our unimplemented data memory location is attempted.
3. A data access of an unimplemented program memory location is attempted.
4. An instruction fetch from vector space is attempted.

**Note:** In the MAC class of instructions, wherein the data space is split into X and Y data space, unimplemented X space includes all of Y space, and unimplemented Y space includes all of X space.

5. Execution of a "BRA #literal" instruction or a "GOTO #literal" instruction, where literal is an unimplemented program memory address.
6. Executing instructions after modifying the PC to point to unimplemented program memory addresses. The PC may be modified by loading a value into the stack and executing a RETURN instruction.

## Stack Error Trap:

This trap is initiated under the following conditions:

1. The stack pointer is loaded with a value which is greater than the (user programmable) limit value written into the SPLIM register (stack overflow).
2. The stack pointer is loaded with a value which is less than 0x0800 (simple stack underflow).

## Oscillator Fail Trap:

This trap is initiated if the external oscillator fails and operation becomes reliant on an internal RC backup.

## 5.3.2 HARD AND SOFT TRAPS

It is possible that multiple traps can become active within the same cycle (e.g., a misaligned word stack write to an overflowed address). In such a case, the fixed priority shown in Figure 5-2 is implemented, which may require the user to check if other traps are pending, in order to completely correct the fault.


'Soft' traps include exceptions of priority level 8 through level 11, inclusive. The arithmetic error trap (level 11) falls into this category of traps.

'Hard' traps include exceptions of priority level 12 through level 15, inclusive. The address error (level 12), stack error (level 13) and oscillator error (level 14) traps fall into this category.

Each hard trap that occurs must be acknowledged before code execution of any type may continue. If a lower priority hard trap occurs while a higher priority trap is pending, acknowledged, or is being processed, a hard trap conflict will occur.

The device is automatically Reset in a hard trap conflict condition. The TRAPR status bit (RCON<15>) is set when the Reset occurs, so that the condition may be detected in software.

FIGURE 5-1: TRAP VECTORS



## 8.3 Input Change Notification Module

The Input Change Notification module provides the dsPIC30F devices the ability to generate interrupt requests to the processor in response to a change-of-state on selected input pins. This module is capable of detecting input change-of-states even in Sleep mode, when the clocks are disabled. There are 10 external signals (CN0 through CN7, CN17 and CN18) that may be selected (enabled) for generating an interrupt request on a change-of-state.

Please refer to the Pin Diagrams for CN pin locations.

**TABLE 8-3: INPUT CHANGE NOTIFICATION REGISTER MAP (BITS 7-0)**

SFR Name	Addr.	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	Reset State
CNEN1	00C0	CN7IE	CN6IE	CN5IE	CN4IE	CN3IE	CN2IE	CN1IE	CN0IE	0000 0000 0000 0000
CNEN2	00C2	—	—	—	—	—	CN18IE*	CN17IE*	—	0000 0000 0000 0000
CNPU1	00C4	CN7PUE	CN6PUE	CN5PUE	CN4PUE	CN3PUE	CN2PUE	CN1PUE	CN0PUE	0000 0000 0000 0000
CNPU2	00C6	—	—	—	—	—	CN18PUE*	CN17PUE*	—	0000 0000 0000 0000

Legend: u = uninitialized bit  
\*Not available on dsPIC30F4012

**Note:** Refer to *dsPIC30F Family Reference Manual (DS70046)* for descriptions of register bit fields.

NOTES:



## 9.0 TIMER1 MODULE

**Note:** This data sheet summarizes features of this group of dsPIC30F devices and is not intended to be a complete reference source. For more information on the CPU, peripherals, register descriptions and general device functionality, refer to the *dsPIC30F Family Reference Manual* (DS70046).

This section describes the 16-bit General Purpose (GP) Timer1 module and associated operational modes. Figure 9-1 depicts the simplified block diagram of the 16-bit Timer1 Module.

**Note:** Timer1 is a 'Type A' timer. Please refer to the specifications for a 'Type A' timer in Section 24.0 Electrical Characteristics of this document.

The following sections provide a detailed description, including setup and control registers along with associated block diagrams for the operational modes of the timers.

The Timer1 module is a 16-bit timer which can serve as the time counter for the real-time clock, or operate as a free running interval timer/counter. The 16-bit timer has the following modes:

- 16-bit Timer
- 16-bit Synchronous Counter
- 16-bit Asynchronous Counter

Further, the following operational characteristics are supported:

- Timer gate operation
- Selectable prescaler settings
- Timer operation during CPU Idle and Sleep modes
- Interrupt on 16-bit period register match or falling edge of external gate signal

These operating modes are determined by setting the appropriate bit(s) in the 16-bit SFR, T1CON. Figure 9-1 presents a block diagram of the 16-bit timer module.

**16-bit Timer Mode:** In the 16-bit Timer mode, the timer increments on every instruction cycle up to a match value, preloaded into the period register PR1, then resets to 0 and continues to count.

When the CPU goes into the Idle mode, the timer will stop incrementing, unless the TSIDL (T1CON<13>) bit = 0. If TSIDL = 1, the timer module logic will resume the incrementing sequence upon termination of the CPU Idle mode.

**16-bit Synchronous Counter Mode:** In the 16-bit Synchronous Counter mode, the timer increments on the rising edge of the applied external clock signal, which is synchronized with the internal phase clocks. The timer counts up to a match value preloaded in PR1, then resets to 0 and continues.


When the CPU goes into the Idle mode, the timer will stop incrementing, unless the respective TSIDL bit = 0. If TSIDL = 1, the timer module logic will resume the incrementing sequence upon termination of the CPU Idle mode.

**16-bit Asynchronous Counter Mode:** In the 16-bit Asynchronous Counter mode, the timer increments on every rising edge of the applied external clock signal. The timer counts up to a match value preloaded in PR1, then resets to 0 and continues.

When the timer is configured for the Asynchronous mode of operation and the CPU goes into the Idle mode, the timer will stop incrementing if TSIDL = 1.

# dsPIC30F4011/4012

FIGURE 9-1: 16-BIT TIMER1 MODULE BLOCK DIAGRAM (TYPE A TIMER)



## 9.1 Timer Gate Operation

The 16-bit timer can be placed in the Gated Time Accumulation mode. This mode allows the internal TCY to increment the respective timer when the gate input signal (T1CK pin) is asserted high. Control bit TGATE (T1CON<6>) must be set to enable this mode. The timer must be enabled (TON = 1) and the timer clock source set to internal (TCS = 0).

When the CPU goes into the Idle mode, the timer will stop incrementing, unless TSIDL = 0. If TSIDL = 1, the timer will resume the incrementing sequence upon termination of the CPU Idle mode.

## 9.2 Timer Prescaler

The input clock ( $F_{OSC}/4$  or external clock) to the 16-bit Timer, has a prescale option of 1:1, 1:8, 1:64, and 1:256 selected by control bits TCKPS<1:0> (T1CON<5:4>). The prescaler counter is cleared when any of the following occurs:

- a write to the TMR1 register
- clearing of the TON bit (T1CON<15>)
- device Reset such as POR and BOR

However, if the timer is disabled (TON = 0), then the timer prescaler cannot be reset since the prescaler clock is halted.

TMR1 is not cleared when T1CON is written. It is cleared by writing to the TMR1 register.

## 9.3 Timer Operation During Sleep Mode

During CPU Sleep mode, the timer will operate if:

- The timer module is enabled (TON = 1) and
- The timer clock source is selected as external (TCS = 1) and
- The TSYNC bit (T1CON<2>) is asserted to a logic 0, which defines the external clock source as asynchronous

When all three conditions are true, the timer will continue to count up to the period register and be reset to 0x0000.

When a match between the timer and the period register occurs, an interrupt can be generated, if the respective Timer Interrupt Enable bit is asserted.

TABLE 14-1: QE1 REGISTER MAP

SFR Name	Addr.	Bit 15	Bit 14	Bit 13	Bit 12	Bit 11	Bit 10	Bit 9	Bit 8	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	Reset State
QEICON	0122	CNTERR	—	QEISIDL	INDX	UPDN	QEIM2	QEIM1	QEIM0	SWPAB	—	TQGATE	TQCKPS1	TQCKPS0	POSRES	TQCS	UPDN_SRC	0000 0000 0000 0000
DFLTCON	0124	—	—	—	—	—	IMV1	IMV0	CEID	QEOUT	QECK2	QECK1	QECK0	—	—	—	—	0000 0000 0000 0000
POSCNT	0126	Position Counter<15:0>																
MAXCNT	0128	Maximum Count<15:0>																
ADPCFG	02A8	—	—	—	—	—	—	—	PCFG8	PCFG7	PCFG6	PCFG5	PCFG4	PCFG3	PCFG2	PCFG1	PCFG0	0000 0000 0000 0000

Legend: u = uninitialized bit

Note: Refer to dsPIC30F Family Reference Manual (DS70046) for descriptions of register bit fields.



# dsPIC30F4011/4012

---

NOTES:



## 15.0 MOTOR CONTROL PWM MODULE

**Note:** This data sheet summarizes features of this group of dsPIC30F devices and is not intended to be a complete reference source. For more information on the CPU, peripherals, register descriptions and general device functionality, refer to the *dsPIC30F Family Reference Manual (DS70046)*.

This module simplifies the task of generating multiple, synchronized Pulse Width Modulated (PWM) outputs. In particular, the following power and motion control applications are supported by the PWM module:

- Three Phase AC Induction Motor
- Switched Reluctance (SR) Motor
- Brushless DC (BLDC) Motor
- Uninterruptible Power Supply (UPS)

The PWM module has the following features:

- 6 PWM I/O pins with 3 duty cycle generators
- Up to 16-bit resolution


- 'On-the-Fly' PWM frequency changes
- Edge and Center Aligned Output modes
- Single Pulse Generation mode
- Interrupt support for asymmetrical updates in Center Aligned mode
- Output override control for Electrically Commutative Motor (ECM) operation
- 'Special Event' comparator for scheduling other peripheral events
- FAULT pins to optionally drive each of the PWM output pins to a defined state

This module contains 3 duty cycle generators, numbered 1 through 3. The module has 6 PWM output pins, numbered PWM1H/PWM1L through PWM3H/PWM3L. The six I/O pins are grouped into high/low numbered pairs, denoted by the suffix H or L, respectively. For complementary loads, the low PWM pins are always the complement of the corresponding high I/O pin.

The PWM module allows several modes of operation which are beneficial for specific power control applications.

# dsPIC30F4011/4012

FIGURE 15-1: PWM MODULE BLOCK DIAGRAM



## 15.1 PWM Time Base

The PWM time base is provided by a 15-bit timer with a prescaler and postscaler. The time base is accessible via the PTMR SFR. PTMR<15> is a Read Only Status bit, PTDIR, that indicates the present count direction of the PWM time base. If PTDIR is cleared, PTMR is counting upwards. If PTDIR is set, PTMR is counting downwards. The PWM time base is configured via the PTCN SFR. The time base is enabled/disabled by setting/clearing the PTEN bit in the PTCN SFR. PTMR is not cleared when the PTEN bit is cleared in software.

The PTPER SFR sets the counting period for PTMR. The user must write a 15-bit value to PTPER<14:0>. When the value in PTMR<14:0> matches the value in PTPER<14:0>, the time base will either reset to 0, or reverse the count direction on the next occurring clock cycle. The action taken depends on the operating mode of the time base.

**Note:** If the period register is set to 0x0000, the timer will stop counting, and the interrupt and the special event trigger will not be generated, even if the special event value is also 0x0000. The module will not update the period register, if it is already at 0x0000; therefore, the user must disable the module in order to update the period register.

The PWM time base can be configured for four different modes of operation:

- Free Running mode
- Single Shot mode
- Continuous Up/Down Count mode
- Continuous Up/Down Count mode with interrupts for double updates

These four modes are selected by the PTMOD<1:0> bits in the PTCN SFR. The Up/Down Counting modes support center aligned PWM generation. The Single Shot mode allows the PWM module to support pulse control of certain Electronically Commutative Motors (ECMs).

The interrupt signals generated by the PWM time base depend on the mode selection bits (PTMOD<1:0>) and the postscaler bits (PTOPS<3:0>) in the PTCN SFR.

### 15.1.1 FREE RUNNING MODE

In the Free Running mode, the PWM time base counts upwards until the value in the Time Base Period register (PTPER) is matched. The PTMR register is reset on the following input clock edge and the time base will continue to count upwards as long as the PTEN bit remains set.

When the PWM time base is in the Free Running mode (PTMOD<1:0> = 00), an interrupt event is generated each time a match with the PTPER register occurs and the PTMR register is reset to zero. The postscaler selection bits may be used in this mode of the timer to reduce the frequency of the interrupt events.

### 15.1.2 SINGLE SHOT MODE

In the Single Shot Counting mode, the PWM time base begins counting upwards when the PTEN bit is set. When the value in the PTMR register matches the PTPER register, the PTMR register will be reset on the following input clock edge and the PTEN bit will be cleared by the hardware to halt the time base.

When the PWM time base is in the Single Shot mode (PTMOD<1:0> = 01), an interrupt event is generated when a match with the PTPER register occurs, the PTMR register is reset to zero on the following input clock edge, and the PTEN bit is cleared. The postscaler selection bits have no effect in this mode of the timer.

### 15.1.3 CONTINUOUS UP/DOWN COUNTING MODES

In the Continuous Up/Down Counting modes, the PWM time base counts upwards until the value in the PTPER register is matched. The timer will begin counting downwards on the following input clock edge. The PTDIR bit in the PTCN SFR is read only and indicates the counting direction. The PTDIR bit is set when the timer counts downwards.

In the Up/Down Counting mode (PTMOD<1:0> = 10), an interrupt event is generated each time the value of the PTMR register becomes zero and the PWM time base begins to count upwards. The postscaler selection bits may be used in this mode of the timer to reduce the frequency of the interrupt events.

# dsPIC30F4011/4012

## 15.1.4 DOUBLE UPDATE MODE

In the Double Update mode ( $PTMOD<1:0> = 11$ ), an interrupt event is generated each time the PTMR register is equal to zero, as well as each time a period match occurs. The postscaler selection bits have no effect in this mode of the timer.

The Double Update mode provides two additional functions to the user. First, the control loop bandwidth is doubled because the PWM duty cycles can be updated, twice per period. Second, asymmetrical center-aligned PWM waveforms can be generated, which are useful for minimizing output waveform distortion in certain motor control applications.

**Note:** Programming a value of 0x0001 in the period register could generate a continuous interrupt pulse, and hence, must be avoided.

## 15.1.5 PWM TIME BASE PRESCALER

The input clock to PTMR ( $F_{osc}/4$ ), has prescaler options of 1:1, 1:4, 1:16, or 1:64, selected by control bits  $PTCKPS<1:0>$  in the PTCN SFR. The prescaler counter is cleared when any of the following occurs:

- a write to the PTMR register
- a write to the PTCN register
- any device Reset

The PTMR register is not cleared when PTCN is written.

## 15.1.6 PWM TIME BASE POSTSCALER

The match output of PTMR can optionally be post-scaled through a 4-bit postscaler (which gives a 1:1 to 1:16 scaling).

The postscaler counter is cleared when any of the following occurs:

- a write to the PTMR register
- a write to the PTCN register
- any device Reset

The PTMR register is not cleared when PTCN is written.

## 15.2 PWM Period

PTPER is a 15-bit register and is used to set the counting period for the PWM time base. PTPER is a double buffered register. The PTPER buffer contents are loaded into the PTPER register at the following instants:

- **Free Running and Single Shot modes:** When the PTMR register is reset to zero after a match with the PTPER register.
- **Up/Down Counting modes:** When the PTMR register is zero.

The value held in the PTPER buffer is automatically loaded into the PTPER register when the PWM time base is disabled ( $PTEN = 0$ ).

The PWM period can be determined using Equation 15-1:

### EQUATION 15-1: PWM PERIOD

$$T_{PWM} = \frac{T_{CY} \cdot (PTPER + 1)}{(\text{PTMR Prescale Value})}$$

If the PWM time base is configured for one of the Up/Down Count modes, the PWM period will be twice the value provided by Equation 15-1.

The maximum resolution (in bits) for a given device oscillator and PWM frequency can be determined using Equation 15-2:

### EQUATION 15-2: PWM RESOLUTION


$$\text{Resolution} = \frac{\log(2 \cdot T_{PWM} / T_{CY})}{\log(2)}$$

## 15.3 Edge Aligned PWM

Edge aligned PWM signals are produced by the module when the PWM time base is in the Free Running or Single Shot mode. For edge aligned PWM outputs, the output has a period specified by the value in PTPER and a duty cycle specified by the appropriate duty cycle register (see Figure 15-2). The PWM output is driven active at the beginning of the period ( $PTMR = 0$ ) and is driven inactive when the value in the duty cycle register matches PTMR.

If the value in a particular duty cycle register is zero, then the output on the corresponding PWM pin will be inactive for the entire PWM period. In addition, the output on the PWM pin will be active for the entire PWM period if the value in the duty cycle register is greater than the value held in the PTPER register.

FIGURE 15-2: EDGE ALIGNED PWM




## 15.4 Center Aligned PWM

Center aligned PWM signals are produced by the module when the PWM time base is configured in an Up/Down Counting mode (see Figure 15-3).

The PWM compare output is driven to the active state when the value of the duty cycle register matches the value of PTMR and the PWM time base is counting downwards (PTDIR = 1). The PWM compare output is driven to the inactive state when the PWM time base is counting upwards (PTDIR = 0) and the value in the PTMR register matches the duty cycle value.

If the value in a particular duty cycle register is zero, then the output on the corresponding PWM pin will be inactive for the entire PWM period. In addition, the output on the PWM pin will be active for the entire PWM period if the value in the duty cycle register is equal to the value held in the PTPER register.

**FIGURE 15-3: CENTER ALIGNED PWM**



## 15.5 PWM Duty Cycle Comparison Units

There are three 16-bit special function registers (PDC1, PDC2 and PDC3) used to specify duty cycle values for the PWM module.

The value in each duty cycle register determines the amount of time that the PWM output is in the active state. The duty cycle registers are 16-bits wide. The LS bit of a duty cycle register determines whether the PWM edge occurs in the beginning. Thus, the PWM resolution is effectively doubled.

### 15.5.1 DUTY CYCLE REGISTER BUFFERS

The three PWM duty cycle registers are double buffered to allow glitchless updates of the PWM outputs. For each duty cycle, there is a duty cycle register that is accessible by the user and a second duty cycle register that holds the actual compare value used in the present PWM period.

For edge aligned PWM output, a new duty cycle value will be updated whenever a match with the PTPER register occurs and PTMR is reset. The contents of the duty cycle buffers are automatically loaded into the duty cycle registers when the PWM time base is disabled (PTEN = 0) and the UDIS bit is cleared in PWMCON2.

When the PWM time base is in the Up/Down Counting mode, new duty cycle values are updated when the value of the PTMR register is zero and the PWM time base begins to count upwards. The contents of the duty cycle buffers are automatically loaded into the duty cycle registers when the PWM time base is disabled (PTEN = 0).

When the PWM time base is in the Up/Down Counting mode with double updates, new duty cycle values are updated when the value of the PTMR register is zero, and when the value of the PTMR register matches the value in the PTPER register. The contents of the duty cycle buffers are automatically loaded into the duty cycle registers when the PWM time base is disabled (PTEN = 0).

## 15.6 Complementary PWM Operation

In the Complementary mode of operation, each pair of PWM outputs is obtained by a complementary PWM signal. A dead-time may be optionally inserted during device switching, when both outputs are inactive for a short period (Refer to Section 15.7).

In Complementary mode, the duty cycle comparison units are assigned to the PWM outputs as follows:

- PDC1 register controls PWM1H/PWM1L outputs
- PDC2 register controls PWM2H/PWM2L outputs
- PDC3 register controls PWM3H/PWM3L outputs

The Complementary mode is selected for each PWM I/O pin pair by clearing the appropriate PMODx bit in the PWMCON1 SFR. The PWM I/O pins are set to Complementary mode by default upon a device Reset.

# dsPIC30F4011/4012

## 15.7 Dead-Time Generators

Dead-time generation may be provided when any of the PWM I/O pin pairs are operating in the Complementary Output mode. The PWM outputs use Push-Pull drive circuits. Due to the inability of the power output devices to switch instantaneously, some amount of time must be provided between the turn off event of one PWM output in a complementary pair and the turn on event of the other transistor.

The PWM module allows two different dead-times to be programmed. These two dead-times may be used in one of two methods described below to increase user flexibility:

- The PWM output signals can be optimized for different turn off times in the high side and low side transistors in a complementary pair of transistors. The first dead-time is inserted between the turn off event of the lower transistor of the complementary pair and the turn on event of the upper transistor. The second dead-time is inserted between the turn off event of the upper transistor and the turn on event of the lower transistor.
- The two dead-times can be assigned to individual PWM I/O pin pairs. This Operating mode allows the PWM module to drive different transistor/load combinations with each complementary PWM I/O pin pair.

### 15.7.1 DEAD-TIME GENERATORS

Each complementary output pair for the PWM module has a 6-bit down counter that is used to produce the dead-time insertion. As shown in Figure 15-4, each dead-time unit has a rising and falling edge detector connected to the duty cycle comparison output.

### 15.7.2 DEAD-TIME RANGES

The amount of dead-time provided by the dead-time unit is selected by specifying the input clock prescaler value and a 6-bit unsigned value.

Four input clock prescaler selections have been provided to allow a suitable range of dead-time, based on the device operating frequency. The dead-time clock prescaler values are selected using the DTAPS<1:0> control bits in the DTCON1 SFR. One of four clock prescaler options (TCY, 2TCY, 4TCY or 8TCY) may be selected.


After the prescaler value is selected, the dead-time is adjusted by loading 6-bit unsigned values into the DTCON1 SFR.

The dead-time unit prescaler is cleared on the following events:

- On a load of the down timer due to a duty cycle comparison edge event.
- On a write to the DTCON1 register.
- On any device Reset.

**Note:** The user should not modify the DTCON1 value while the PWM module is operating (PTEN = 1). Unexpected results may occur.

FIGURE 15-4: DEAD-TIME TIMING DIAGRAM



## 15.8 Independent PWM Output

An independent PWM Output mode is required for driving certain types of loads. A particular PWM output pair is in the Independent Output mode when the corresponding PMOD bit in the PWMCON1 register is set. No dead-time control is implemented between adjacent PWM I/O pins when the module is operating in the Independent mode and both I/O pins are allowed to be active simultaneously.

In the Independent mode, each duty cycle generator is connected to both of the PWM I/O pins in an output pair. By using the associated duty cycle register and the appropriate bits in the OVDCON register, the user may select the following signal output options for each PWM I/O pin operating in the Independent mode:

- I/O pin outputs PWM signal
- I/O pin inactive
- I/O pin active

## 15.9 Single Pulse PWM Operation

The PWM module produces single pulse outputs when the PTCON control bits PTMOD<1:0> = 10. Only edge aligned outputs may be produced in the Single Pulse mode. In Single Pulse mode, the PWM I/O pin(s) are driven to the active state when the PTEN bit is set. When a match with a duty cycle register occurs, the PWM I/O pin is driven to the inactive state. When a match with the PTPER register occurs, the PTMR register is cleared, all active PWM I/O pins are driven to the inactive state, the PTEN bit is cleared, and an interrupt is generated.

## 15.10 PWM Output Override

The PWM output override bits allow the user to manually drive the PWM I/O pins to specified logic states, independent of the duty cycle comparison units.

All control bits associated with the PWM output override function are contained in the OVDCON register. The upper half of the OVDCON register contains six bits, POVDxH<3:1> and POVDxL<3:1>, that determine which PWM I/O pins will be overridden. The lower half of the OVDCON register contains six bits, POUTxH<3:1> and POUTxL<3:1>, that determine the state of the PWM I/O pins when a particular output is overridden via the POVD bits.

### 15.10.1 COMPLEMENTARY OUTPUT MODE

When a PWMxL pin is driven active via the OVDCON register, the output signal is forced to be the complement of the corresponding PWMxH pin in the pair. Dead-time insertion is still performed when PWM channels are overridden manually.

### 15.10.2 OVERRIDE SYNCHRONIZATION

If the OSYNC bit in the PWMCON2 register is set, all output overrides performed via the OVDCON register are synchronized to the PWM time base. Synchronous output overrides occur at the following times:

- Edge Aligned mode, when PTMR is zero.
- Center Aligned modes, when PTMR is zero and when the value of PTMR matches PTPER.

# dsPIC30F4011/4012

## 15.11 PWM Output and Polarity Control

There are three device configuration bits associated with the PWM module that provide PWM output pin control:

- HPOL configuration bit
- LPOL configuration bit
- PWMPIN configuration bit

These three bits in the FPORBOR configuration register (see Section 21) work in conjunction with the three PWM Enable bits (PWMEN<3:1>) located in the PWMCON1 SFR. The configuration bits and PWM Enable bits ensure that the PWM pins are in the correct states after a device Reset occurs. The PWMPIN configuration fuse allows the PWM module outputs to be optionally enabled on a device Reset. If PWMPIN = 0, the PWM outputs will be driven to their inactive states at Reset. If PWMPIN = 1 (default), the PWM outputs will be tri-stated. The HPOL bit specifies the polarity for the PWMxH outputs, whereas the LPOL bit specifies the polarity for the PWMxL outputs.

### 15.11.1 OUTPUT PIN CONTROL

The PEN<3:1>H and PEN<3:1>L control bits in the PWMCON1 SFR enable each high PWM output pin and each low PWM output pin, respectively. If a particular PWM output pin not enabled, it is treated as a general purpose I/O pin.

## 15.12 PWM FAULT Pin

There is one FAULT pin (FLTA) associated with the PWM module. When asserted, these pins can optionally drive each of the PWM I/O pins to a defined state.

### 15.12.1 FAULT PIN ENABLE BITS

The FLTACON SFR has 3 control bits that determine whether a particular pair of PWM I/O pins is to be controlled by the FAULT input pin. To enable a specific PWM I/O pin pair for FAULT overrides, the corresponding bit should be set in the FLTACON register.

If all enable bits are cleared in the FLTACON register, then the corresponding FAULT input pin has no effect on the PWM module and the pin may be used as a general purpose interrupt or I/O pin.

**Note:** The FAULT pin logic can operate independent of the PWM logic. If all the enable bits in the FLTACON register are cleared, then the FAULT pin could be used as a general purpose interrupt pin. The FAULT pin has an interrupt vector, Interrupt Flag bit and Interrupt Priority bits associated with it.

### 15.12.2 FAULT STATES

The FLTACON special function register has 6 bits that determine the state of each PWM I/O pin when it is overridden by a FAULT input. When these bits are cleared, the PWM I/O pin is driven to the inactive state. If the bit is set, the PWM I/O pin will be driven to the active state. The active and inactive states are referenced to the polarity defined for each PWM I/O pin (HPOL and LPOL polarity control bits).

A special case exists when a PWM module I/O pair is in the Complementary mode and both pins are programmed to be active on a FAULT condition. The PWMxH pin always has priority in the Complementary mode, so that both I/O pins cannot be driven active simultaneously.

### 15.12.3 FAULT INPUT MODES

The FAULT input pin has two modes of operation:

- **Latched Mode:** When the FAULT pin is driven low, the PWM outputs will go to the states defined in the FLTACON register. The PWM outputs will remain in this state until the FAULT pin is driven high and the corresponding interrupt flag has been cleared in software. When both of these actions have occurred, the PWM outputs will return to normal operation at the beginning of the next PWM cycle or half-cycle boundary. If the interrupt flag is cleared before the FAULT condition ends, the PWM module will wait until the FAULT pin is no longer asserted, to restore the outputs.
- **Cycle-by-Cycle Mode:** When the FAULT input pin is driven low, the PWM outputs remain in the defined FAULT states for as long as the FAULT pin is held low. After the FAULT pin is driven high, the PWM outputs return to normal operation at the beginning of the following PWM cycle or half-cycle boundary.

The Operating mode for the FAULT input pin is selected using the FLTAM control bit in the FLTACON Special Function Register.

The FAULT pin can be controlled manually in software.

TLP521GB, TLP521-2GB, TLP521-4GB, TLP521, TLP521-2, TLP521-4  
 TLP521XGB, TLP521-2XGB, TLP521-4XGB  
 TLP521X, TLP521-2X, TLP521-4X



**HIGH DENSITY MOUNTING  
 PHOTOTRANSISTOR  
 OPTICALLY COUPLED ISOLATORS**

**APPROVALS**

- UL recognised, File No. E91231

**'X' SPECIFICATION APPROVALS**

- VDE 0884 in 3 available lead form :-  
 - STD  
 - G form  
 - SMD approved to CECC 00802
- BSI approved - Certificate No. 8001

**DESCRIPTION**

The TLP521, TLP521-2, TLP521-4 series of optically coupled isolators consist of infrared light emitting diodes and NPN silicon photo transistors in space efficient dual in line plastic packages.


**FEATURES**

- Options :-  
 10mm lead spread - add G after part no.  
 Surface mount - add SM after part no.  
 Tape & reel - add SMT&R after part no.
- High Current Transfer Ratio ( 50% min )
- High Isolation Voltage ( 5.3kV<sub>RMS</sub>, 7.5kV<sub>PK</sub> )
- High BV<sub>CEO</sub> ( 55V min )
- All electrical parameters 100% tested
- Custom electrical selections available


**APPLICATIONS**

- Computer terminals
- Industrial systems controllers
- Measuring instruments
- Signal transmission between systems of different potentials and impedances




**TLP521**



**TLP521-2**



**TLP521-4**



**ISOCOM COMPONENTS LTD**  
 Unit 25B, Park View Road West,  
 Park View Industrial Estate, Brenda Road  
 Hartlepool, Cleveland, TS25 1YD  
 Tel: (01429) 863609 Fax : (01429) 863581

**ISOCOM INC**  
 1024 S. Greenville Ave, Suite 240,  
 Allen, TX 75002 USA  
 Tel: (214) 495-0755 Fax: (214) 495-0901  
 e-mail info@isocom.com  
 http://www.isocom.com

**ABSOLUTE MAXIMUM RATINGS**  
(25°C unless otherwise specified)

Storage Temperature	-55°C to + 125°C
Operating Temperature	-30°C to + 100°C
Lead Soldering Temperature (1/16 inch (1.6mm) from case for 10 secs)	260°C

**INPUT DIODE**

Forward Current	50mA
Reverse Voltage	6V
Power Dissipation	70mW

**OUTPUT TRANSISTOR**

Collector-emitter Voltage $BV_{CE0}$	55V
Emitter-collector Voltage $BV_{EC0}$	6V
Power Dissipation	150mW

**POWER DISSIPATION**

Total Power Dissipation	200mW
(derate linearly 2.67mW/°C above 25°C)	

**ELECTRICAL CHARACTERISTICS (  $T_A = 25^\circ\text{C}$  Unless otherwise noted )**


	PARAMETER	MIN	TYP	MAX	UNITS	TEST CONDITION
Input	Forward Voltage ( $V_F$ )	1.0	1.15	1.3	V	$I_F = 10\text{mA}$
	Reverse Current ( $I_R$ )			10	$\mu\text{A}$	$V_R = 4\text{V}$
Output	Collector-emitter Breakdown ( $BV_{CE0}$ ) ( Note 2 )	55			V	$I_C = 0.5\text{mA}$
	Emitter-collector Breakdown ( $BV_{EC0}$ )	6			V	$I_E = 100\mu\text{A}$
	Collector-emitter Dark Current ( $I_{CE0}$ )			100	nA	$V_{CE} = 20\text{V}$
Coupled	Current Transfer Ratio (CTR) (Note 2) TLP521, TLP521-2, TLP521-4	50		600	%	$5\text{mA } I_F, 5\text{V } V_{CE}$
	CTR selection available BL	200		600	%	
	GB	100		600	%	
	GB	30			%	$1\text{mA } I_F, 0.4\text{V } V_{CE}$
	Collector-emitter Saturation Voltage $V_{CE(SAT)}$ -GB			0.4	V	$8\text{mA } I_F, 2.4\text{mA } I_C$
				0.4	V	$1\text{mA } I_F, 0.2\text{mA } I_C$
	Input to Output Isolation Voltage $V_{ISO}$	5300 7500			$V_{RMS}$ $V_{PK}$	See note 1 See note 1
Input-output Isolation Resistance $R_{ISO}$	$5 \times 10^{10}$			$\Omega$	$V_{IO} = 500\text{V}$ (note 1)	
Response Time (Rise), tr			4	$\mu\text{s}$	$V_{CE} = 2\text{V}$ ,	
Response Time (Fall), tf			3	$\mu\text{s}$	$I_C = 2\text{mA}, R_L = 100\Omega$	

Note 1 Measured with input leads shorted together and output leads shorted together.


Note 2 Special Selections are available on request. Please consult the factory.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้ง DB92546m-AAS/A3


**Collector Power Dissipation vs. Ambient Temperature**




**Collector Current vs. Low Collector-emitter Voltage**




**Forward Current vs. Ambient Temperature**




**Collector Current vs. Collector-emitter Voltage**



**Collector-emitter Saturation Voltage vs. Ambient Temperature**



**Current Transfer Ratio vs. Forward Current**



เอกสารนี้เป็นลิขสิทธิ์ของมหาวิทยาลัยเทคโนโลยีพระจอมเกล้าธนบุรี ใช้เพื่อการศึกษาค้นคว้าเท่านั้น ไม่อนุญาตให้นำไปเผยแพร่โดยไม่ได้รับอนุญาต

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้ง DB92546m-AAS/A3

# High CMR, High Speed Optocouplers

## Technical Data

**HCPL-4504**  
**HCPL-0454**  
**HCNW4504**

### Features

- **Short Propagation Delays for TTL and IPM Applications**
- **15 kV/μs Minimum Common Mode Transient Immunity at  $V_{CM} = 1500$  V for TTL/Load Drive**
- **High CTR at  $T_A = 25^\circ\text{C}$**   
>25% for HCPL-4504/0454  
>23% for HCNW4504
- **Electrical Specifications for Common IPM Applications**
- **TTL Compatible**
- **Guaranteed Performance from  $0^\circ\text{C}$  to  $70^\circ\text{C}$**
- **Open Collector Output**
- **Safety Approval**  
UL Recognized - 2500 V rms for 1 minute (5000 V rms for 1 minute for HCPL-4504#020 and HCNW4504) per UL1577.  
CSA Approved  
VDE 0884 Approved  
- $V_{IORM} = 630$  V peak for HCPL-4504#060  
- $V_{IORM} = 1414$  V peak for HCNW4504  
BSI Certified (HCNW4504)
- **Available in 8-Pin DIP, SO-8, Widebody Packages**


### Applications

- **Inverter Circuits and Intelligent Power Module (IPM) interfacing -**  
High Common Mode Transient Immunity ( $> 10$  kV/μs for an IPM load/drive) and ( $t_{PLH} - t_{PHL}$ ) Specified (See Power Inverter Dead Time section)
- **Line Receivers -**  
Short Propagation Delays and Low Input-Output Capacitance
- **High Speed Logic Ground Isolation - TTL/TTL, TTL/CMOS, TTL/LSTTL**
- **Replaces Pulse Transformers -**  
Save Board Space and Weight
- **Analog Signal Ground Isolation -**  
Integrated Photodetector Provides Improved Linearity over Phototransistors

### Description

These optocouplers are similar to HP's other high speed transistor optocouplers but with shorter propagation delays and higher CTR. The HCPL-4504/0454 and HCNW4504 also have a guaranteed propagation delay difference ( $t_{PLH} - t_{PHL}$ ). These features make these optocouplers an excellent solution to IPM inverter dead time and other switching problems.

### Functional Diagram



TRUTH TABLE	
LED	$V_O$
ON	LOW
OFF	HIGH

A 0.1 μF bypass capacitor between pins 5 and 8 is recommended.

**CAUTION:** It is advised that normal static precautions be taken in handling and assembly of this component to prevent damage and/or degradation which may be induced by ESD.

The HCPL-4504/0454 and HCNW4504 CTR, propagation delay, and CMR are specified for both TTL and IPM load/drive conditions. Specifications and typical performance plots for both TTL and IPM conditions are provided for ease of application.

These single channel, diode-transistor optocouplers are available in 8-Pin DIP, SO-8, and Widebody package configurations. An insulating layer between a LED and an integrated photodetector provide electrical insulation between input and output. Separate connections for

the photodiode bias and output-transistor collector increase the speed up to a hundred times that of a conventional phototransistor coupler by reducing the base collector capacitance.

### Selection Guide

Single Channel Packages		
8-Pin DIP (300 Mil)	Small Outline SO-8	Widebody (400 Mil)
HCPL-4504	HCPL-0454	HCNW4504

### Ordering Information

Specify Part Number followed by Option Number (if desired).

Example:

HCPL-4504#XXX


- 020 = UL 5000 V rms/1 Minute Option\*
- 060 = VDE 0884  $V_{IORM} = 630 V_{peak}$  Option\*
- 300 = Gull Wing Surface Mount Option†
- 500 = Tape and Reel Packaging Option

Option data sheets available. Contact your Hewlett-Packard sales representative or authorized distributor for information.


\*For HCPL-4504 only. Combination of Option 020 and Option 060 is not available.

†Gull wing surface mount option applies to through hole parts only.


### Schematic




**Package Outline Drawings**  
**8-Pin DIP Package (HCPL-4504)**




**8-Pin DIP Package with Gull Wing Surface Mount Option 300 (HCPL-4504)**




**Small Outline SO-8 Package (HCPL-0454)**




**8-Pin Widebody DIP Package (HCNW4504)**



**8-Pin Widebody DIP Package with Gull Wing Surface Mount Option 300 (HCNW4504)**



**Solder Reflow Temperature Profile (HCPL-0454 and Gull Wing Surface Mount Option Parts)**



Note: Use of nonchlorine activated fluxes is highly recommended.

**Regulatory Information**

The devices contained in this data sheet have been approved by the following organizations:

**UL**

Recognized under UL 1577, Component Recognition Program, File E55361.

**CSA**

Approved under CSA Component Acceptance Notice #5, File CA 88324.

**VDE**

Approved according to VDE 0884/06.92 (HCNW4504 and HCPL-4504#060 only).

**BSI**

Certification according to BS451:1994, (BS EN60065:1994); BS EN60950:1992 (BS7002:1992) and EN41003:1993 for Class II applications (HCNW4504 only).

**Insulation and Safety Related Specifications**

Parameter	Symbol	8-Pin DIP (300 Mil) Value	SO-8 Value	Widebody (400 Mil) Value	Units	Conditions
Minimum External Air Gap (External Clearance)	L(101)	7.1	4.9	9.6	mm	Measured from input terminals to output terminals, shortest distance through air.
Minimum External Tracking (External Creepage)	L(102)	7.4	4.8	10.0	mm	Measured from input terminals to output terminals, shortest distance path along body.
Minimum Internal Plastic Gap (Internal Clearance)		0.08	0.08	1.0	mm	Through insulation distance, conductor to conductor, usually the direct distance between the photoemitter and photodetector inside the optocoupler cavity.
Minimum Internal Tracking (Internal Creepage)		NA	NA	4.0	mm	Measured from input terminals to output terminals, along internal cavity.
Tracking Resistance (Comparative Tracking Index)	CTI	200	200	200	Volts	DIN IEC 112/VDE 0303 Part 1
Isolation Group		IIIa	IIIa	IIIa		Material Group (DIN VDE 0110, 1/89, Table 1)

Option 300 - surface mount classification is Class A in accordance with CECC 00802.

**VDE 0884 Insulation Related Characteristics  
(IICPL-4504 OPTION 060 ONLY)**

Description	Symbol	Characteristic	Units
Installation classification per DIN VDE 0110/1.89, Table 1 for rated mains voltage $\leq 300$ V rms for rated mains voltage $\leq 450$ V rms		I-IV	
		I-III	
Climatic Classification		55/100/21	
Pollution Degree (DIN VDE 0110/1.89)		2	
Maximum Working Insulation Voltage	$V_{IORM}$	630	V <sub>peak</sub>
Input to Output Test Voltage, Method b* $V_{IORM} \times 1.875 = V_{PR}$ , 100% Production Test with $t_m = 1$ sec, Partial Discharge $< 5$ pC	$V_{PR}$	1181	V <sub>peak</sub>
Input to Output Test Voltage, Method a* $V_{IORM} \times 1.5 = V_{PR}$ , Type and sample test, $t_m = 60$ sec, Partial Discharge $< 5$ pC	$V_{PR}$	945	V <sub>peak</sub>
Highest Allowable Overvoltage* (Transient Overvoltage, $t_{mi} = 10$ sec)	$V_{IOTM}$	6000	V <sub>peak</sub>
Safety Limiting Values (Maximum values allowed in the event of a failure, also see Figure 15, Thermal Derating curve.) Case Temperature Input Current Output Power	$T_s$ $I_{S,INPUT}$ $P_{S,OUTPUT}$	175 230 600	$^{\circ}C$ mA mW
Insulation Resistance at $T_s$ , $V_{IO} = 500$ V	$R_s$	$\geq 10^9$	$\Omega$

**VDE 0884 Insulation Related Characteristics (HCNW4504 ONLY)**

Description	Symbol	Characteristic	Units
Installation classification per DIN VDE 0110/1.89, Table 1 for rated mains voltage $\leq 600$ V rms for rated mains voltage $\leq 1000$ V rms		I-IV	
		I-III	
Climatic Classification		55/85/21	
Pollution Degree (DIN VDE 0110/1.89)		2	
Maximum Working Insulation Voltage	$V_{IORM}$	1414	V <sub>peak</sub>
Input to Output Test Voltage, Method b* $V_{IORM} \times 1.875 = V_{PR}$ , 100% Production Test with $t_m = 1$ sec, Partial Discharge $< 5$ pC	$V_{PR}$	2652	V <sub>peak</sub>
Input to Output Test Voltage, Method a* $V_{IORM} \times 1.5 = V_{PR}$ , Type and sample test, $t_m = 60$ sec, Partial Discharge $< 5$ pC	$V_{PR}$	2121	V <sub>peak</sub>
Highest Allowable Overvoltage* (Transient Overvoltage, $t_{mi} = 10$ sec)	$V_{IOTM}$	8000	V <sub>peak</sub>
Safety Limiting Values (Maximum values allowed in the event of a failure, also see Figure 15, Thermal Derating curve.) Case Temperature Input Current Output Power	$T_s$ $I_{S,INPUT}$ $P_{S,OUTPUT}$	150 400 700	$^{\circ}C$ mA mW
Insulation Resistance at $T_s$ , $V_{IO} = 500$ V	$R_s$	$\geq 10^9$	$\Omega$

\*Refer to the front of the optocoupler section of the current catalog under Product Safety Regulations section (VDE 0884), for a detailed description.

Note: Isolation characteristics are guaranteed only within the safety maximum ratings which must be ensured by protective circuits in application.

### Absolute Maximum Ratings

Parameter	Symbol	Device	Min.	Max.	Units	Note
Storage Temperature	$T_S$		-55	125	°C	
Operating Temperature	$T_A$	HCPL-4504	-55	100	°C	
		HCPL-0454				
		HCNW4504	-55	85		
Average Forward Input Current	$I_{F(AVG)}$			25	mA	1
Peak Forward Input Current (50% duty cycle, 1 ms pulse width) (50% duty cycle, 1 ms pulse width)	$I_{F(PEAK)}$	HCPL-4504		50	mA	2
		HCPL-0454				
		HCNW4504		40		
Peak Transient Input Current ( $\leq 1 \mu s$ pulse width, 300 pps)	$I_{F(TRANS)}$	HCPL-4504		1	A	
		HCPL-0454				
		HCNW4504		0.1		
Reverse LED Input Voltage (Pin 3-2)	$V_R$	HCPL-4504		5	V	
		HCPL-0454				
		HCNW4504		3		
Input Power Dissipation	$P_{IN}$	HCPL-4504		45	mW	3
		HCPL-0454				
		HCNW4504		40		
Average Output Current (Pin 6)	$I_{O(AVG)}$			8	mA	
Peak Output Current	$I_{O(PEAK)}$			16	mA	
Supply Voltage (Pin 8-5)	$V_{CC}$		-0.5	30	V	
Output Voltage (Pin 6-5)	$V_O$		-0.5	20	V	
Output Power Dissipation	$P_O$			100	mW	4
Lead Solder Temperature (Through-Hole Parts Only) 1.6 mm below seating plane, 10 seconds up to seating plane, 10 seconds	$T_{LS}$	HCPL-4504		260	°C	
		HCNW4504		260	°C	
Reflow Temperature Profile	$T_{RP}$	HCPL-0454 and Option 300	See Package Outline Drawings section			

## Electrical Specifications (DC)

Over recommended temperature ( $T_A = 0^\circ\text{C}$  to  $70^\circ\text{C}$ ) unless otherwise specified. See note 12.

Parameter	Symbol	Device	Min.	Typ.*	Max.	Units	Test Conditions	Fig.	Note
Current Transfer Ratio	CTR	HCPL-4504	25	32	60	%	$T_A = 25^\circ\text{C}$ , $V_O = 0.4\text{ V}$ , $I_F = 16\text{ mA}$ , $V_{CC} = 4.5\text{ V}$	1, 2, 4	5
		HCPL-0454	21	34			$V_O = 0.5\text{ V}$		
		HCNW4504	23	29	60		$T_A = 25^\circ\text{C}$ , $V_O = 0.4\text{ V}$		
			19	31	63		$V_O = 0.5\text{ V}$		
Current Transfer Ratio	CTR	HCPL-4504	26	35	65	%	$T_A = 25^\circ\text{C}$ , $V_O = 0.4\text{ V}$ , $I_F = 12\text{ mA}$ , $V_{CC} = 4.5\text{ V}$	1, 2, 4	5
		HCPL-0454	22	37			$V_O = 0.5\text{ V}$		
		HCNW4504	25	33	65		$T_A = 25^\circ\text{C}$ , $V_O = 0.4\text{ V}$		
			21	35	68		$V_O = 0.5\text{ V}$		
Logic Low Output Voltage	$V_{OL}$	HCPL-4504		0.2	0.4	V	$T_A = 25^\circ\text{C}$ , $I_O = 4.0\text{ mA}$ , $I_F = 16\text{ mA}$ , $V_{CC} = 4.5\text{ V}$		
		HCPL-0454			0.5		$I_O = 3.3\text{ mA}$		
		HCNW4504		0.2	0.4		$T_A = 25^\circ\text{C}$ , $I_O = 3.6\text{ mA}$		
					0.5		$I_O = 3.0\text{ mA}$		
Logic High Output Current	$I_{OH}$			0.003	0.5	$\mu\text{A}$	$T_A = 25^\circ\text{C}$ , $V_O = V_{CC} = 5.5\text{ V}$ , $I_F = 0\text{ mA}$	5	
				0.01	1		$T_A = 25^\circ\text{C}$ , $V_O = V_{CC} = 15\text{ V}$		
					50				
Logic Low Supply Current	$I_{CCL}$			50	200	$\mu\text{A}$	$I_F = 16\text{ mA}$ , $V_O = \text{Open}$ , $V_{CC} = 15\text{ V}$		12
Logic High Supply Current	$I_{COH}$			0.02	1	$\mu\text{A}$	$T_A = 25^\circ\text{C}$ , $I_F = 0\text{ mA}$ , $V_O = \text{Open}$ , $V_{CC} = 15\text{ V}$		12
Input Forward Voltage	$V_F$	HCPL-4504		1.5	1.7	V	$T_A = 25^\circ\text{C}$ , $I_F = 16\text{ mA}$	3	
		HCPL-0454			1.8				
		HCNW4504	1.45	1.59	1.85		$T_A = 25^\circ\text{C}$ , $I_F = 16\text{ mA}$		
			1.35		1.95				
Input Reverse Breakdown Voltage	$BV_R$	HCPL-4504		5		V	$I_R = 10\text{ }\mu\text{A}$		
		HCPL-0454							
		HCNW4504	3				$I_R = 100\text{ }\mu\text{A}$ , $T_A = 25^\circ\text{C}$		
Temperature Coefficient of Forward Voltage	$\frac{\Delta V_F}{\Delta T_A}$	HCPL-4504		-1.6		$\text{mV}/^\circ\text{C}$	$I_F = 16\text{ mA}$		
		HCPL-0454							
		HCNW4504		-1.4					
Input Capacitance	$C_{IN}$	HCPL-4504		60		$\text{pF}$	$f = 1\text{ MHz}$ , $V_F = 0\text{ V}$		
		HCPL-0454							
		HCNW4504							
					70				

\*All typicals at  $T_A = 25^\circ\text{C}$ .

## AC Switching Specifications

Over recommended temperature ( $T_A = 0^\circ\text{C}$  to  $70^\circ\text{C}$ ) unless otherwise specified.

Parameter	Symbol	Min.	Typ.	Max.	Units	Test Conditions	Fig.	Note	
Propagation Delay Time to Logic Low at Output	$t_{PHL}$		0.2	0.3	$\mu\text{s}$	$T_A = 25^\circ\text{C}$ Pulse: $f = 20\text{ kHz}$ , Duty Cycle = 10%, $I_F = 16\text{ mA}$ , $V_{CC} = 5.0\text{ V}$ , $R_L = 1.9\text{ k}\Omega$ , $C_L = 15\text{ pF}$ , $V_{THHL} = 1.5\text{ V}$	6, 8, 9	9	
			0.2	0.5					
		0.2	0.5	0.7		$T_A = 25^\circ\text{C}$ Pulse: $f = 10\text{ kHz}$ , Duty Cycle = 50%, $I_F = 12\text{ mA}$ , $V_{CC} = 15.0\text{ V}$ , $R_L = 20\text{ k}\Omega$ , $C_L = 100\text{ pF}$ , $V_{THHL} = 1.5\text{ V}$	6, 10-14	10	
		0.1	0.5	1.0					
Propagation Delay Time to Logic High at Output	$t_{PLH}$		0.3	0.5	$\mu\text{s}$	$T_A = 25^\circ\text{C}$ Pulse: $f = 20\text{ kHz}$ , Duty Cycle = 10%, $I_F = 16\text{ mA}$ , $V_{CC} = 5.0\text{ V}$ , $R_L = 1.9\text{ k}\Omega$ , $C_L = 15\text{ pF}$ , $V_{THLH} = 1.5\text{ V}$	6, 8, 9	9	
			0.3	0.7					
		0.3	0.8	1.1		$T_A = 25^\circ\text{C}$ Pulse: $f = 10\text{ kHz}$ , Duty Cycle = 50%, $I_F = 12\text{ mA}$ , $V_{CC} = 15.0\text{ V}$ , $R_L = 20\text{ k}\Omega$ , $C_L = 100\text{ pF}$ , $V_{THLH} = 2.0\text{ V}$	6, 10-14	10	
		0.2	0.8	1.4					
Propagation Delay Difference Between Any 2 Parts	$t_{PLH} - t_{PHL}$	-0.4	0.3	0.9	$\mu\text{s}$	$T_A = 25^\circ\text{C}$ Pulse: $f = 10\text{ kHz}$ , Duty Cycle = 50%, $I_F = 12\text{ mA}$ , $V_{CC} = 15.0\text{ V}$ , $R_L = 20\text{ k}\Omega$ , $C_L = 100\text{ pF}$ , $V_{THHL} = 1.5\text{ V}$ , $V_{THLH} = 2.0\text{ V}$	6, 10-14	15	
		-0.7	0.3	1.3					
Common Mode Transient Immunity at Logic High Level Output	$ CM_H $	15	30		$\text{kV}/\mu\text{s}$	$T_A = 25^\circ\text{C}$ $V_{CC} = 5.0\text{ V}$ , $R_L = 1.9\text{ k}\Omega$ , $C_L = 15\text{ pF}$ , $I_F = 0\text{ mA}$	7	7, 9	
		15	30			$V_{CM} = 1500\text{ V}_{P-P}$ $V_{CC} = 15.0\text{ V}$ , $R_L = 20\text{ k}\Omega$ , $C_L = 100\text{ pF}$ , $I_F = 0\text{ mA}$	7	8, 10	
Common Mode Transient Immunity at Logic Low Level Output	$ CM_L $	15	30		$\text{kV}/\mu\text{s}$	$T_A = 25^\circ\text{C}$ $V_{CC} = 5.0\text{ V}$ , $R_L = 1.9\text{ k}\Omega$ , $C_L = 15\text{ pF}$ , $I_F = 16\text{ mA}$	7	7, 9	
		10	30			$V_{CM} = 1500\text{ V}_{P-P}$ $V_{CC} = 15.0\text{ V}$ , $R_L = 20\text{ k}\Omega$ , $C_L = 100\text{ pF}$ , $I_F = 12\text{ mA}$	7	8, 10	
		15	30			$V_{CC} = 15.0\text{ V}$ , $R_L = 20\text{ k}\Omega$ , $C_L = 100\text{ pF}$ , $I_F = 16\text{ mA}$	7	8, 10	

\*All typicals at  $T_A = 25^\circ\text{C}$ .

## Package Characteristics

Over recommended temperature ( $T_A = 0^\circ\text{C}$  to  $25^\circ\text{C}$ ) unless otherwise specified.

Parameter	Sym.	Device	Min.	Typ.*	Max.	Units	Test Conditions	Fig.	Note	
Input-Output Momentary Withstand Voltage†	$V_{ISO}$	HCPL-4504	2500			V rms	RH $\leq$ 50%, t = 1 min., $T_A = 25^\circ\text{C}$		6, 13	
		HCPL-0454							6, 14	
		HCNW4504	5000						6, 11, 14	
Input-Output Resistance	$R_{I/O}$	HCPL-4504		$10^{12}$		$\Omega$	$V_{I/O} = 500$ Vdc		6	
		HCPL-0454								$T_A = 25^\circ\text{C}$
		HCNW4504	$10^{12}$	$10^{13}$	$T_A = 100^\circ\text{C}$					
Input-Output Capacitance	$C_{I/O}$	HCPL-4504		0.6		pF	f = 1 MHz		6	
		HCPL-0454								
		HCNW4504		0.5	0.6					

\*All typicals at  $T_A = 25^\circ\text{C}$ .

†The Input-Output Momentary Withstand Voltage is a dielectric voltage rating that should not be interpreted as an input-output continuous voltage rating. For the continuous voltage rating refer to the VDE 0884 Insulation Related Characteristics Table (if applicable), your equipment level safety specification or HP Application Note 1074 entitled "Optocoupler Input-Output Endurance Voltage."

### Notes:

- Derate linearly above  $70^\circ\text{C}$  free-air temperature at a rate of  $0.8 \text{ mA}/^\circ\text{C}$  (8-Pin DIP).  
Derate linearly above  $85^\circ\text{C}$  free-air temperature at a rate of  $0.5 \text{ mA}/^\circ\text{C}$  (SO-8).
- Derate linearly above  $70^\circ\text{C}$  free-air temperature at a rate of  $1.6 \text{ mA}/^\circ\text{C}$  (8-Pin DIP).  
Derate linearly above  $85^\circ\text{C}$  free-air temperature at a rate of  $1.0 \text{ mA}/^\circ\text{C}$  (SO-8).
- Derate linearly above  $70^\circ\text{C}$  free-air temperature at a rate of  $0.9 \text{ mW}/^\circ\text{C}$  (8-Pin DIP).  
Derate linearly above  $85^\circ\text{C}$  free-air temperature at a rate of  $1.1 \text{ mW}/^\circ\text{C}$  (SO-8).
- Derate linearly above  $70^\circ\text{C}$  free-air temperature at a rate of  $2.0 \text{ mW}/^\circ\text{C}$  (8-Pin DIP).  
Derate linearly above  $85^\circ\text{C}$  free-air temperature at a rate of  $2.3 \text{ mW}/^\circ\text{C}$  (SO-8).
- CURRENT TRANSFER RATIO in percent is defined as the ratio of output collector current,  $I_O$ , to the forward LED input current,  $I_F$ , times 100.
- Device considered a two-terminal device: Pins 1, 2, 3, and 4 shorted together and Pins 5, 6, 7, and 8 shorted together.
- Under TTL load and drive conditions: Common mode transient immunity in a Logic High level is the maximum tolerable (positive)  $dV_{CM}/dt$  on the leading edge of the common mode pulse,  $V_{CM}$ , to assure that the output will remain in a Logic High state (i.e.,  $V_O > 2.0$  V). Common mode transient immunity in a Logic Low level is the maximum tolerable (negative)  $dV_{CM}/dt$  on the trailing edge of the common mode pulse signal,  $V_{CM}$ , to assure that the output will remain in a Logic Low state (i.e.,  $V_O < 0.8$  V).
- Under IPM (Intelligent Power Module) load and LED drive conditions: Common mode transient immunity in a Logic High level is the maximum tolerable  $dV_{CM}/dt$  on the leading edge of the common mode pulse,  $V_{CM}$ , to assure that the output will remain in a Logic High state (i.e.,  $V_O > 3.0$  V). Common mode transient immunity in a Logic Low level is the maximum tolerable  $dV_{CM}/dt$  on the trailing edge of the common mode pulse signal,  $V_{CM}$ , to assure that the output will remain in a Logic Low state (i.e.,  $V_O < 1.0$  V).
- The  $1.9 \text{ k}\Omega$  load represents 1 TTL unit load of  $1.6 \text{ mA}$  and the  $5.6 \text{ k}\Omega$  pull-up resistor.
- The  $R_L = 20 \text{ k}\Omega$ ,  $C_L = 100 \text{ pF}$  load represents an IPM (Intelligent Power Module) load.
- See Option 020 data sheet for more information.
- Use of a  $0.1 \mu\text{F}$  bypass capacitor connected between pins 5 and 8 is recommended.
- In accordance with UL 1577, each optocoupler is proof tested by applying an insulation test voltage  $\geq 3000$  V rms for 1 second (leakage detection current limit,  $I_{F0} \leq 5 \mu\text{A}$ ). This test is performed before the 100% Production test shown in the VDE 0884 Insulation Related Characteristics Table, if applicable.
- In accordance with UL 1577, each optocoupler is proof tested by applying an insulation test voltage  $\geq 6000$  V rms for 1 second (leakage detection current limit,  $I_{F0} \leq 5 \mu\text{A}$ ). This test is performed before the 100% Production test shown in the VDE 0884 Insulation Related Characteristics Table, if applicable.
- The difference between  $t_{PLH}$  and  $t_{PHL}$  between any two devices (same part number) under the same test condition. (See Power Inverter Dead Time and Propagation Delay Specifications section.)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ 1-43 การค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




Figure 1. DC and Pulsed Transfer Characteristics.




Figure 2. Current Transfer Ratio vs. Input Current.




Figure 3. Input Current vs. Forward Voltage.

1-44เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้






Figure 4. Current Transfer Ratio vs. Temperature.

Figure 5. Logic High Output Current vs. Temperature.




Figure 6. Switching Test Circuit.




Figure 7. Test Circuit for Transient Immunity and Typical Waveforms.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ 1-45 การค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




Figure 8. Propagation Delay Time vs. Temperature.





Figure 9. Propagation Delay Time vs. Load Resistance.




Figure 10. Propagation Delay Time vs. Load Resistance.




Figure 11. Propagation Delay Time vs. Temperature.




Figure 12. Propagation Delay Time vs. Load Resistance.




Figure 13. Propagation Delay Time vs. Load Capacitance.




Figure 14. Propagation Delay Time vs. Supply Voltage.






Figure 16. Typical Power Inverter.

Figure 15. Thermal Derating Curve, Dependence of Safety Limiting Valve with Case Temperature per VDE 0884.

### Power Inverter Dead Time and Propagation Delay Specifications

The HCPL-4504/0454 and HCNW4504 include a specification intended to help designers minimize "dead time" in their power inverter designs. The new "propagation delay difference" specification ( $t_{PLH} - t_{PHL}$ ) is useful for determining not only how much optocoupler switching delay is needed to prevent "shoot-through" current, but also for determining the best achievable worst-case dead time for a given design.

When inverter power transistors switch (Q1 and Q2 in Figure 17), it is essential that they never




Figure 17. LED Delay and Dead Time Diagram.

conduct at the same time. Extremely large currents will flow if there is any overlap in their conduction during switching transitions, potentially damaging the transistors and even the surrounding circuitry. This “shoot-through” current is eliminated by delaying the turn-on of one transistor (Q2) long enough to ensure that the opposing transistor (Q1) has completely turned off. This delay introduces a small amount of “dead time” at the output of the inverter during which both transistors are off during switching transitions. Minimizing this dead time is an important design goal for an inverter designer.

The amount of turn-on delay needed depends on the propagation delay characteristics of the optocoupler, as well as the characteristics of the transistor base/gate drive circuit. Considering only the delay characteristics of the optocoupler (the characteristics of the base/gate drive circuit can be analyzed in the same way), it is important to know the minimum and maximum turn on ( $t_{PHL}$ ) and turn-off ( $t_{PLH}$ ) propagation delay specifications, preferably over the desired operating temperature range. The importance of these specifications is illustrated in Figure 17. The waveforms labeled “LED1”, “LED2”, “OUT1”, and “OUT2” are the input and output voltages of the optocoupler circuits driving Q1 and Q2 respectively. Most inverters are designed such that the power transistor turns on when the optocoupler LED turns on; this ensures that both power transistors will be off in the event of a power loss in the control circuit. Inverters can also be designed such that the power

transistor turns off when the optocoupler LED turns on; this type of design, however, requires additional fail-safe circuitry to turn off the power transistor if an over-current condition is detected. The timing illustrated in Figure 17 assumes that the power transistor turns on when the optocoupler LED turns on.

The LED signal to turn on Q2 should be delayed enough so that an optocoupler with the very fastest turn-on propagation delay ( $t_{PHLmin}$ ) will never turn on before an optocoupler with the very slowest turn-off propagation delay ( $t_{PLHmax}$ ) turns off. To ensure this, the turn-on of the optocoupler should be delayed by an amount no less than  $(t_{PLHmax} - t_{PHLmin})$ , which also happens to be the maximum data sheet value for the propagation delay difference specification,  $(t_{PLH} - t_{PHL})$ . The HCPL-4504/0454 and HCNW4504 specify a maximum  $(t_{PLH} - t_{PHL})$  of 1.3  $\mu$ s over an operating temperature range of 0-70°C.

Although  $(t_{PLH} - t_{PHL})_{max}$  tells the designer how much delay is needed to prevent shoot-through current, it is insufficient to tell the designer how much dead time a design will have. Assuming that the optocoupler turn-on delay is exactly equal to  $(t_{PLH} - t_{PHL})_{max}$ , the minimum dead time is zero (i.e., there is zero time between the turn-off of the very slowest optocoupler and the turn-on of the very fastest optocoupler).

Calculating the maximum dead time is slightly more complicated. Assuming that the LED turn-on delay is still exactly equal to  $(t_{PLH} - t_{PHL})_{max}$ , it can be seen in Figure 17 that the maximum dead

time is the sum of the maximum difference in turn-on delay plus the maximum difference in turn-off delay,

$$\{(t_{PLHmax} - t_{PLHmin}) + (t_{PHLmax} - t_{PHLmin})\}.$$

This expression can be rearranged to obtain

$$\{(t_{PLHmax} - t_{PHLmin}) - (t_{PHLmin} - t_{PHLmax})\},$$

and further rearranged to obtain

$$\{(t_{PLH} - t_{PHL})_{max} - (t_{PLH} - t_{PHL})_{min}\}$$

which is the maximum minus the minimum data sheet values of  $(t_{PLH} - t_{PHL})$ . The difference between the maximum and minimum values depends directly on the total spread in propagation delays and sets the limit on how good the worst-case dead time can be for a given design. Therefore, optocouplers with tight propagation delay specifications (and not just shorter delays or lower pulse-width distortion) can achieve short dead times in power inverters. The HCPL-4504/0454 and HCNW4504 specify a minimum  $(t_{PLH} - t_{PHL})$  of -0.7  $\mu$ s over an operating temperature range of 0-70°C, resulting in a maximum dead time of 2.0  $\mu$ s when the LED turn-on delay is equal to  $(t_{PLH} - t_{PHL})_{max}$ , or 1.3  $\mu$ s.

It is important to maintain accurate LED turn-on delays because delays shorter than  $(t_{PLH} - t_{PHL})_{max}$  may allow shoot-through currents, while longer delays will increase the worst-case dead time.

Copyright © Each Manufacturing Company.

All Datasheets cannot be modified without permission.

This datasheet has been download from :

[www.AllDataSheet.com](http://www.AllDataSheet.com)

100% Free DataSheet Search Site.

Free Download.

No Register.

Fast Search System.


[www.AllDataSheet.com](http://www.AllDataSheet.com)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

# PS21204

TRANSFER-MOLD TYPE  
INSULATED TYPE

## PS21204



### INTEGRATED POWER FUNCTIONS

600V/15A low-loss 3rd generation IGBT inverter bridge for 3 phase DC-to-AC power conversion (Fig. 2)

Application Motor Ratings : Power : 0.75kW, sinusoidal, PWM  
Frequency=5kHz  
100% load current : 5.0A (rms)\*  
150% load current : 7.5A (rms)\*,  
1 minute.

\*(Note) : The motor current is assumed to be sinusoidal and the peak current value is defined as :  $I_o \times \sqrt{2}$


### INTEGRATED DRIVE, PROTECTION AND SYSTEM CONTROL FUNCTIONS

- For upper-leg IGBTs : Drive circuit, High voltage isolated high-speed level shifting, Control circuit under-voltage (UV) protection.  
Note : Bootstrap supply scheme can be applied (Fig. 2).
- For lower-leg IGBTs : Drive circuit, Control circuit under-voltage protection (UV), Short circuit protection (SC). (Fig. 3)
- Fault signaling : Corresponding to a SC fault (Low-side IGBT) or a UV fault (Low-side supply).
- Input interface : 5V line CMOS/TTL compatible, Schmitt Trigger receiver circuit.

## APPLICATION

AC100V~200V three-phase inverter drive for small power (0.75 kW) motor control.

Fig. 1 PACKAGE OUTLINES



### TERMINALS CODE

1. UP	4. VUFS	7. VVFB	10. VP1	13. VWFS	16. CIN	19. UN	22. P	25. W
2. VP1	5. VP	8. VVFS	11. VPC	14. VNI	17. CFO	20. VN	23. U	26. N
3. VUFB	6. VP1	9. WP	12. VWFB	15. VNC	18. FO	21. WN	24. V	

Aug. 1999





**THERMAL RESISTANCE**

Symbol	Parameter	Condition	Limits			Unit
			Min.	Typ.	Max.	
$R_{th(j-c)}$	Junction to case thermal resistance	Inverter IGBT part (per 1/6 module)	—	—	2.85	°C/W
$R_{th(j-f)}$		Inverter FWDi part (per 1/6 module)	—	—	4.5	
$R_{th(c-f)}$	Contact thermal resistance	Case to fin, (per 1 module) thermal grease applied	—	—	0.067	

**ELECTRICAL CHARACTERISTICS** ( $T_j = 25^\circ\text{C}$ , unless otherwise noted)

**INVERTER PART**

Symbol	Parameter	Condition	Limits			Unit
			Min.	Typ.	Max.	
$V_{CE(sat)}$	Collector-emitter saturation voltage	$V_D = V_{DB} = 15\text{V}$ $V_{CIN} = 0\text{V}$	$I_C = 15\text{A}, T_j = 25^\circ\text{C}$		—	V
			$I_C = 15\text{A}, T_j = 125^\circ\text{C}$		—	
$V_{EC}$	FWDi forward voltage	$T_j = 25^\circ\text{C}, -I_C = 15\text{A}, V_{CIN} = 5\text{V}$	—	2.2	—	V
$t_{on}$	Switching times	$V_{CC} = 300\text{V}, V_D = V_{DB} = 15\text{V}$ $I_C = 15\text{A}, T_j = 125^\circ\text{C}, V_{CIN} = 5\text{V} \rightarrow 0\text{V}$ Inductive load (upper-lower arm)	—	0.7	—	$\mu\text{s}$
$t_r$			—	0.1	—	
$t_{c(on)}$			—	0.4	—	
$t_{off}$			—	1.9	—	
$t_{c(off)}$			—	0.9	—	
$I_{CES}$	Collector-emitter cut-off current	$V_{CE} = V_{CES}$	$T_j = 25^\circ\text{C}$		—	mA
			$T_j = 125^\circ\text{C}$		—	

**CONTROL (PROTECTION) PART**

Symbol	Parameter	Condition	Limits			Unit		
			Min.	Typ.	Max.			
$V_D$	Control supply voltage	Applied between $V_{P1-VPC}, V_{N1-VNC}$	13.5	15.0	16.5	V		
$V_{DB}$	Control supply voltage	Applied between $V_{UFB-VUFS}, V_{VFB-VVFS}, V_{WFB-VWFS}$	13.5	15.0	16.5	V		
$I_D$	Circuit current	$V_D = V_{DB} = 15\text{V}$ , input = OFF	$V_{P1-VPC}, V_{N1-VNC}$		—	4.25	8.50	mA
			$V_{UFB-VUFS}, V_{VFB-VVFS}, V_{WFB-VWFS}$		—	0.50	1.00	
		$V_D = V_{DB} = 15\text{V}$ , input = ON	$V_{P1-VPC}, V_{N1-VNC}$		—	4.95	9.70	mA
			$V_{UFB-VUFS}, V_{VFB-VVFS}, V_{WFB-VWFS}$		—	0.50	1.00	
$V_{FOH}$	Fault output voltage	$V_{SC} = 0\text{V}$ , $F_O$ circuit : $10\text{k}\Omega$ to $5\text{V}$ pull-up	4.9	—	—	V		
$V_{FOL}$		$V_{SC} = 1\text{V}$ , $F_O$ circuit : $10\text{k}\Omega$ to $5\text{V}$ pull-up	—	1.0	2.0	V		
$V_{FOsat}$		$V_{SC} = 1\text{V}, I_{FO} = 15\text{mA}$	0.8	1.2	1.8	V		
$f_{PWM}$	PWM input frequency	$T_c \leq 100^\circ\text{C}, T_j \leq 125^\circ\text{C}$	—	5.0	—	kHz		
$t_{dead}$	Allowable deadtime	Relates to corresponding input signal for blocking arm shoot-through. $-20^\circ\text{C} \leq T_c \leq 100^\circ\text{C}$	3.0	—	—	$\mu\text{s}$		
$V_{SC(ref)}$	Short circuit trip level	$T_j = 25^\circ\text{C}, V_D = 15^\circ\text{C}$ (Note 2)	0.45	0.5	0.55	V		
$UV_{DBr}$	Supply circuit under-voltage protection	$T_j \leq 125^\circ\text{C}$	Trip level		10.0	—	12.0	V
$UV_{DBr}$			Reset level		10.5	—	12.5	
$UV_{Dr}$			Trip level		10.3	—	12.5	V
$UV_{Dr}$			Reset level		10.8	—	13.0	
$t_{FO}$	Fault output pulse width (Note 3)	$C_{FO} = 22\text{nF}$ (connected between $C_{FO}-V_{NC}$ )	1.0	1.8	—	ms		
$V_{th(on)}$	ON threshold voltage	H-side	Applied between: UP, VP, WP-VPC		0.8	1.4	2.0	V
$V_{th(off)}$	OFF threshold voltage				2.5	3.0	4.0	
$V_{th(on)}$	ON threshold voltage	L-side	Applied between: UN, VN, WN-VNC		0.8	1.4	2.0	V
$V_{th(off)}$	OFF threshold voltage				2.5	3.0	4.0	

**Note 2 :** Short circuit protection is functioning only at the low-arms. Please select the value of the external shunt resistor such that the SC trip-level is less than 25.5 A.

**3 :** Fault signal is output when the low-arms short circuit or control supply under-voltage protective functions operate. The fault output pulse-width  $t_{FO}$  depends on the capacitance value of  $C_{FO}$  according to the following approximate equation :  $C_{FO} = 12.2 \times 10^{-6} \times t_{FO}$  [F].

PS21204

TRANSFER-MOLD TYPE  
INSULATED TYPE


MECHANICAL CHARACTERISTICS AND RATINGS

Parameter	Condition	Limits			Unit
		Min.	Typ.	Max.	
Mounting torque	Mounting screw : M4	Recommended 12kg·cm	—	15	kg·cm
		Recommended 1.18N·m	0.98	1.47	N·m
Weight		—	54	—	g

RECOMMENDED OPERATION CONDITIONS

Symbol	Parameter	Condition	Limits			Unit
			Min.	Typ.	Max.	
V <sub>CC</sub>	Supply voltage	Applied between P-N	0	300	400	V
V <sub>D</sub>	Control supply voltage	Applied between VP1-VPC, VN1-VNC	13.5	15.0	16.5	V
V <sub>DB</sub>	Control supply voltage	Applied between VVFB-VVFS, VVFB-VVFS, VVFB-VVFS	13.5	15.0	16.5	V
ΔV <sub>D</sub> , ΔV <sub>DB</sub>	Control supply variation		-1	—	1.0	V/μs
t <sub>dead</sub>	Arm shoot-through blocking time	For each input signal	3	—	—	μs
f <sub>PWM</sub>	PWM input frequency	T <sub>C</sub> ≤ 100°C, T <sub>J</sub> ≤ 125°C	—	5	—	kHz
V <sub>CIN(ON)</sub>	Input ON threshold voltage	Applied between UP, VP, WP-VPC	0-0.65			V
V <sub>CIN(OFF)</sub>	Input OFF threshold voltage	Applied between UN, VN, WN-VNC	4.0-5.5			V

Fig. 4 THE DIP-IPM INTERNAL CIRCUIT



Aug. 1999


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้ภายในเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



Fig. 5 TIMING CHARTS OF THE DIP-IPM PROTECTIVE FUNCTIONS

[A] Short-Circuit Protection (Lower-arms only)


- (For the external shunt resistance and CR connection, please refer to Fig. 3.)
- a1. Normal operation : IGBT ON and carrying current.
- a2. Short circuit current detection (SC trigger).
- a3. Hard IGBT gate interrupt.
- a4. IGBT turns OFF.
- a5. Fo timer operation starts : The pulse width of the Fo signal is set by the external capacitor C<sub>FO</sub>.
- a6. Input "H" : IGBT OFF state.
- a7. Input "L" : IGBT ON state, but during the Fo active signal the IGBT doesn't turn ON.
- a8. IGBT OFF state.



Note : The CR time constant safe guards against erroneous SC fault signals resulting from di/dt generated voltages when the IGBT turns ON. The optimum setting for the CR circuit time constant is 1.5~2.0μs.

[B] Under-Voltage Protection (N-side, UV<sub>D</sub>)

- a1. Normal operation : IGBT ON and carrying current.
- a2. Under voltage trip (UV<sub>D</sub>t).
- a3. IGBT OFF inspite of control input condition.
- a4. Fo timer operation starts : The pulse width of the Fo signal is set by the external capacitor C<sub>FO</sub>.
- a5. Under voltage reset (UV<sub>D</sub>r).
- a6. Normal operation : IGBT ON and carrying current.



[C] Under-Voltage Protection (P-side, UV<sub>DBr</sub>)

- a1. Control supply voltage rises : After the voltage level reaches UV<sub>DBr</sub>, the circuits start to operate when the next input is applied.
- a2. Normal operation : IGBT ON and carrying current.
- a3. Under voltage trip (UV<sub>DBr</sub>).
- a4. IGBT OFF inspite of control input condition, but there is no Fo signal output.
- a5. Under-voltage reset (UV<sub>DBr</sub>).
- a6. Normal operation : IGBT ON and carrying current.






Fig. 7 RECOMMENDED CPU I/O INTERFACE CIRCUIT



Note : RC coupling at each input (parts shown dotted) may change depending on the PWM control scheme used in the application and on the wiring impedances of the application's printed circuit board.

Fig. 8 TYPICAL DIP-IPM APPLICATION CIRCUIT EXAMPLE



- Note 1:** To prevent the input signals oscillation, an RC coupling at each input is recommended, and the wiring of each input should be as short as possible. (Less than 2cm)
- 2:** By virtue of integrating an application specific type HVIC inside the module, direct coupling to CPU terminals without any opto-coupler or transformer isolation is possible.
- 3:** Fo output is open collector type. This signal line should be pulled up to the positive side of the 5V power supply with approximately 5.1k $\Omega$  resistance.
- 4:** Fo output pulse width should be decided by connecting an external capacitor between CFO and V<sub>IC</sub> terminals (C<sub>Fo</sub>). (Example : C<sub>Fo</sub> = 22 nF  $\rightarrow$  IFO = 1.8 ms (typ.))
- 5:** Each input signal line should be pulled up to the 5V power supply with approximately 4.7k $\Omega$  resistance (other RC coupling circuits at each input may be needed depending on the PWM control scheme used and on the wiring impedances of the system's printed circuit board). Approximately a 0.22-2 $\mu$ F by-pass capacitor should be used across each power supply connection terminals.
- 6:** To prevent errors of the protection function, the wiring of A, B, C should be as short as possible.
- 7:** In the recommended protection circuit, please select the R<sub>1</sub>C<sub>5</sub> time constant in the range 1.5-2 $\mu$ s.
- 8:** Each capacitor should be put as nearby the pins of the DIP-IPM as possible.
- 9:** To prevent surge destruction, the wiring between the smoothing capacitor and the P&N1 pins should be as short as possible. Approximately a 0.1-0.22 $\mu$ F snubber capacitor between the P&N1 pins is recommended.

Copyright © Each Manufacturing Company.

All Datasheets cannot be modified without permission.

This datasheet has been download from :

[www.AllDataSheet.com](http://www.AllDataSheet.com)

100% Free DataSheet Search Site.

Free Download.

No Register.

Fast Search System.

[www.AllDataSheet.com](http://www.AllDataSheet.com)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้