

สำนักหอสมุดกลาง พระจอมเกล้าลาดกระบัง

ระบบแสดงผลระดับน้ำโดยใช้เซนเซอร์ แบบไร้สาย

WATER LEVEL MONITORING SYSTEM USING WIRELESS SENSOR



โดย
นายศิรินทร์ ศรีพรหม
นายศักดิ์ แก้วคำไร
นายธีรวิทย์ บุญสม

เลขหมู่.....
เลขทะเบียน..... 62756
วัน,เดือน,ปี..... 21 ส.ค. 2549

b.....
i.....

ปริญญานิพนธ์นี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรปริญญาวิศวกรรมศาสตรบัณฑิต

สาขาวิชาวิศวกรรมโทรคมนาคม

สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

ปีการศึกษา 2548

ผ่านการตรวจชิ้นงานแล้ว

(ลงชื่อ).....ผู้ตรวจ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาติให้ใช้ไปใช้ในการค้า

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงแหล่งเอกสารนี้ในการนำไปใช้

(ลงชื่อ).....ผู้ตรวจ

ระบบแสดงผลระดับน้ำโดยใช้เซนเซอร์ แบบไร้สาย

WATER LEVEL MONITORING SYSTEM USING WIRELESS SENSOR

โดย

นายคิรินทร์ ศรีพรหม 46015003

นายศักดิ์ แก้วกำไร 46015030

นายธีรวิทย์ บุญสม 46015054

อาจารย์ที่ปรึกษา

ผศ.ดร.พิเชฐ ม่วงนวล

ปริญญานิพนธ์นี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรปริญญาวิศวกรรมศาสตรบัณฑิต

สาขาวิชาวิศวกรรมโทรคมนาคม

สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

ปีการศึกษา 2548

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ปริญญาโท ปีการศึกษา 2548

ภาควิชาวิศวกรรมโทรคมนาคม

คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง


เรื่อง ระบบแสดงผลระดับน้ำโดยไร้สายเซนเซอร์ แบบไร้สาย

WATER LEVEL MONITORING SYSTEM

USING WIRELESS SENSOR

ผู้จัดทำ

1. นายกฤษณ์ ศรีพรหม 46015003
2. นายศักดิ์ แก้วคำไร 46015030
3. นายธีรวุฒิ บุญชม 46015054


.....
(ผศ.ดร. พิเชฐ ม่วงนวล)

อาจารย์ที่ปรึกษา



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ระบบแสดงผลระดับน้ำโดยใช้เซนเซอร์ แบบไร้สาย
WATER LEVEL MONITORING SYSTEM
USING WIRELESS SENSOR

โดย นายศิริินทร์ ศรีพรหม 46015003
นายศักดิ์ แก้วกำไร 46015030
นายธีรวุฒิ บุญสม 46015054

อาจารย์ที่ปรึกษา ผศ.ดร. พิเชฐ ม่วงนวล

บทคัดย่อ

ปริญญานิพนธ์ฉบับนี้เสนอการออกแบบการสื่อสารข้อมูลผ่านคลื่นวิทยุ โดยออกแบบให้สามารถส่งข้อมูลที่อัตราเร็ว 9600 บิตต่อวินาที ในระยะทางการเชื่อมต่อที่มากกว่า 1 กิโลเมตร เพื่อใช้ในการส่งข้อมูลแสดงผลการเปลี่ยนแปลงของระดับน้ำในพื้นที่ที่ไม่สามารถติดตั้งสายได้ รวมทั้งเป็นการประหยัดค่าติดตั้งและค่าบำรุงรักษาสายที่ใช้เชื่อมโยง

ABSTRACT

This thesis is presents the design of data link via radiowave. It can send water level data as 9600 bps and the distance of link more than 1 kilometers. This project is reduce cost of wire installation and maintenance.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 1	บทนำ	
บทที่ 2	ทฤษฎีและหลักการ	
2.1	ความรู้เบื้องต้นเกี่ยวกับ การสื่อสารข้อมูล	2
2.2	สเปกตรัมความถี่วิทยุ	2
2.3	การสื่อสารระยะทางไกล	3
2.4	การแปลงสัญญาณอนาลอกเป็นดิจิตอล	3
2.5	เทคนิคการมอดูเลตสัญญาณดิจิตอล	5
2.5.1	การเปลี่ยนขนาดสัญญาณดิจิตอล (Amplitude Shift Keying : ASK)	5
2.5.2	การเปลี่ยนความถี่ตามสัญญาณดิจิตอล (Frequency Shift Keying : FSK)	6
2.5.3	การเปลี่ยนเฟสตามสัญญาณเชิงเลข (Phase Shift Keying :PSK)	6
2.6	การมอดูเลตแบบ FSK	7
2.6.1	ตัวกำเนิดสัญญาณ FSK	7
2.6.2	FSK Bandwidth	7
2.7	การมอดูเลตสัญญาณ FM	11
2.7.1	การมอดูเลตเชิงความถี่	11
2.7.2	แบนด์วิดท์ของสัญญาณเอฟเอ็ม	13
2.8	การดีมอดูเลตสัญญาณ FM	14
2.9	การดีมอดูเลตแบบ FSK	17
2.10	การแปลงสัญญาณดิจิตอลเป็นอนาลอก	18
2.11	ทฤษฎีเฟสล็อกกลูป (Phase Lock Loop : PLL.)	21
2.12	การแบ่งคลาส และ จัด ไบอัส ให้กับวงจรขยายกำลัง	24
2.12.1	วงจรขยายกำลังคลาส เอ	24
2.12.2	วงจรขยายกำลังคลาส บี	26
2.12.3	วงจรขยายกำลังคลาส ซี	27
2.12.3.1	การออกแบบวงจรขยายกำลังคลาส ซี	30
2.12.3.2	การนำความถี่ไปใช้งานที่หลากหลาย	32
2.12.4	วงจรขยายกำลังคลาส ดี	33
2.13	การเปลี่ยนแปลงความถี่ของสัญญาณ	36
2.14	ลักษณะของตัวกรองสัญญาณที่ต้องการ	37
2.15	การจำกัดสัญญาณสะท้อน	37
2.16	การบิดเบือนของสัญญาณ	37
2.17	สัญญาณรบกวน	39

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

	หน้า
2.18 ไมโครคอนโทรลเลอร์ PIC16F628	40
2.18.1 การทำงานของต่างๆ ของไมโครคอนโทรลเลอร์ PIC16F26	42
2.18.2 คุณสมบัติทางเทคนิคของ PIC16F62X	44
บทที่ 3 การคำนวณและการสร้าง	
3.1 การต่อใช้งานเซนเซอร์	48
3.2 วงจรเพาเวอร์ซัพพลาย	49
3.3 วงจรขยายแรงดัน	49
3.4 วงจรแปลงสัญญาณอนาลอกเป็นสัญญาณดิจิตอล	50
3.5 วงจร FSK มอดูเลเตอร์ และ ดีมอดูเลเตอร์	51
3.6 โครงสร้างเครื่องรับ - ส่งทั่วไป	55
3.6.1 การทำงานของวงจรรหัสพรีแอดแอมป์	57
3.6.2 การทำงานของ MC3361BP	57
3.6.3 การทำงานของวงจรรหัสส่ง	57
3.7 วงจรแสดงผล	60
บทที่ 4 การทดลองและผลการทดลอง	
4.1 การทดลองการทำงานของเซนเซอร์	61
4.2 การทดลองการแปลงสัญญาณเอาต์พุตของเซนเซอร์	62
4.3 ผลการทดลองการทำงานของวงจรแปลงอนาลอกเป็นดิจิตอล	62
4.4 ผลการทดลองวงจรมอดูเลเตอร์	65
4.5 ผลการทดลองวงจรเครื่องรับเมื่อเปรียบเทียบกับสัญญาณข้อมูล	67
4.6 ผลการทดลองของเครื่องรับเมื่อเปรียบเทียบกับสัญญาณที่เข้าเครื่องส่ง	69
4.7 ผลการทดลองวงจรมอดูเลเตอร์	69
บทที่ 5 บทสรุปและวิจารณ์	72
ภาคผนวก	
บรรณานุกรม	

สารบัญรูปภาพ

	หน้า
รูปที่ 2.1 ส่วนประกอบพื้นฐานของตัวแปลง A/D คือ ตัวสุ่ม (sampler) ตัวควันไทซ์ (quantizer) และ ตัวทำเป็นรหัส (code)	2
รูปที่ 2.2 การสุ่มสัญญาณอนาลอกในลักษณะซำคาบ	5
รูปที่ 2.3 รูปคลื่นของการมอดูเลทแบบ ASK	5
รูปที่ 2.4 รูปคลื่นของการมอดูเลทแบบ FSK	6
รูปที่ 2.5 รูปคลื่นของการมอดูเลทสัญญาณแบบ PSK	6
รูปที่ 2.6 FSK Modulation	8
รูปที่ 2.7 การเบี่ยงเบนความถี่	9
รูปที่ 2.8 สเปกตรัมความถี่ของตัวอย่างที่ 1	10
รูปที่ 2.9 บล็อกไดอะแกรมการสร้างสัญญาณ V_c	15
รูปที่ 2.10 บล็อกไดอะแกรมของควอดราเจอร์ติมอดูเลท	16
รูปที่ 2.11 PLL-FSK Demodulator	17
รูปที่ 2.12 ตัวเติมค่าจริงเส้น	19
รูปที่ 2.13 ตัวเติมค่าแบบคงที่อันดับศูนย์	20
รูปที่ 2.14 วงจรพื้นฐานของเฟสล็อกลูป	21
รูปที่ 2.15 แบบจำลองเฟสล็อกลูป	23
รูปที่ 2.16 วงจรขยายแบบเอซีคัปเปิล (AC COUPLED)	25
รูปที่ 2.17 คุณลักษณะของทรานซิสเตอร์ระหว่างคอลเลคเตอร์ กับอิมิตเตอร์ ประกอบกับเส้น เอซี และดีซี โหลดไลน์	25
รูปที่ 2.18 เวฟฟอร์มของกระแสคอลเลคเตอร์สำหรับวงจรขยายแบบคลาส บี	26
รูปที่ 2.19 การไบอัสจุดกึ่งพอยท์สำหรับวงจรขยายแบบคลาส บี	26
รูปที่ 2.20 วงจรขยายคลาส บี แบบพหุขมูล	27
รูปที่ 2.21 (ก) วงจรขยายคลาส ซี แบบใช้มอสเฟต (ข) วงจรขยายคลาส ซี ด้วยไบอัสจันทรานซิสเตอร์ (BJT)	29
รูปที่ 2.22 รูปคลื่นที่ขาคอลเลคเตอร์ของวงจรขยายคลาส ซี	29
รูปที่ 2.23 ประสิทธิภาพของฟังก์ชันของมูมนำกระแส (2 θ)	30
รูปที่ 2.24 นอร์มอลไลซ์กระแสคอลเลคเตอร์สูงสุดที่มูมนำกระแส (2 θ)	31
รูปที่ 2.25 นอร์มอลไลซ์ค่ากำลังงานสูญเสียฟังก์ชันมูมนำกระแส 2 θ	32
รูปที่ 2.26 แอมพลิจูดของฮาร์โมนิกส์ของกระแสเอาท์พุทที่มูมนำกระแส 2 θ	33
รูปที่ 2.27 วงจรขยายคลาส ดี	34
รูปที่ 2.28 วงจรสมมูลของวงจรขยายคลาส ดี	34
รูปที่ 2.29 รูปคลื่นเอาท์พุทของวงจรมอนของวงจรถาสน ดี	35

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญรูปภาพ (ต่อ)

	หน้า
รูปที่ 2.30 วงจรต้นแบบวงจรถยายด้วย เฟท ของคลาส ดี	36
รูปที่ 2.31 ระบบแปลงความถี่ของสัญญาณที่ใช้วงจรถวม	36
รูปที่ 2.32 แสดงการบิดเบือนของสัญญาณในแถบความถี่	38
รูปที่ 2.33 แสดงการหน่วงเวลาของสัญญาณ	39
รูปที่ 2.34 บล็อกไดอะแกรมแสดงรูปแบบสถาปัตยกรรมของไมโครคอนโทรลเลอร์แบบฮาร์ดแวร์	40
รูปที่ 2.35 แสดงบล็อกไดอะแกรมของกระบวนการไปป์ไลน์ที่ใช้ในไมโครคอนโทรลเลอร์ PIC	41
รูปที่ 2.36 แสดงบล็อกไดอะแกรมของกระบวนการไปป์ไลน์เมื่อกระทำคำสั่งการกระโดด	41
รูปที่ 2.37 แสดงการทำงานขาต่างๆ ของ PIC16F628	42
รูปที่ 3.1 (a) บล็อกไดอะแกรมของเครื่องส่ง (b) บล็อกไดอะแกรมของเครื่องรับ	47
รูปที่ 3.2 (a) วงจรสมมูลย์ของ MPX10GP (b) รูปการต่อใช้งานเซนเซอร์	48
รูปที่ 3.3 วงจรภาคเพาเวอร์ซัพพลาย	49
รูปที่ 3.4 แสดงวงจรถยายแรงดัน	49
รูปที่ 3.5 แสดงวงจรแปลงอนาล็อกเป็นดิจิตอล	50
รูปที่ 3.6 แสดงวงจรมอดูเลเตอร์และดีมอดูเลเตอร์	52
รูปที่ 3.7 บล็อกไดอะแกรมการทำงานของ TCM 3105	55
รูปที่ 3.8 บล็อกไดอะแกรมของวิทยุรับ-ส่ง	55
รูปที่ 3.9 วงจรภาคส่ง	58
รูปที่ 3.10 วงจรภาครับ	59
รูปที่ 3.11 วงจร Display แสดงผล	60
รูปที่ 4.1 แสดงแสดงการต่อทดลองการทำงานเซนเซอร์ระดับน้ำเบอร์ MPX10GP	61
รูปที่ 4.2 ตัวอย่างสัญญาณจากเซนเซอร์ที่แปลงสัญญาณแล้ว	62
รูปที่ 4.3 แสดงผลการแปลงอนาล็อกเป็นดิจิตอลเมื่อป้อนอินพุตเป็น 0 โวลต์	62
รูปที่ 4.4 แสดงผลการแปลงอนาล็อกเป็นดิจิตอลเมื่อป้อนอินพุตเป็น 1 โวลต์	63
รูปที่ 4.5 แสดงผลการแปลงอนาล็อกเป็นดิจิตอลเมื่อป้อนอินพุตเป็น 2 โวลต์	63
รูปที่ 4.6 แสดงผลการแปลงอนาล็อกเป็นดิจิตอลเมื่อป้อนอินพุตเป็น 3 โวลต์	64
รูปที่ 4.7 แสดงผลการแปลงอนาล็อกเป็นดิจิตอลเมื่อป้อนอินพุตเป็น 4 โวลต์	64
รูปที่ 4.8 แสดงผลการแปลงอนาล็อกเป็นดิจิตอลเมื่อป้อนอินพุตเป็น 5 โวลต์	65
รูปที่ 4.9 แสดงผลการทดลองวงจรมอดูเลเตอร์เมื่อป้อนอินพุตความถี่ 300 Hz	65
รูปที่ 4.10 แสดงผลการทดลองวงจรมอดูเลเตอร์เมื่อป้อนอินพุตความถี่ 500 Hz	66
รูปที่ 4.11 แสดงผลการทดลองวงจรมอดูเลเตอร์เมื่อป้อนอินพุตความถี่ 900 Hz	66

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญรูปภาพ (ต่อ)

รูปที่	หน้า
รูปที่ 4.12 แสดงผลการทดลองวงจรมอดูเลเตอร์เมื่อป้อนอินพุตเป็นข้อมูลที่ได้จากเซ็นเซอร์วัดระดับน้ำ	67
รูปที่ 4.13 แสดงผลการทดลองของเครื่องรับเมื่อป้อนข้อมูลความถี่ 60 Hz	67
รูปที่ 4.14 แสดงผลการทดลองของเครื่องรับเมื่อป้อนข้อมูลความถี่ 300 Hz	68
รูปที่ 4.15 แสดงผลการทดลองของเครื่องรับเมื่อป้อนข้อมูลความถี่ 500 Hz	68
รูปที่ 4.16 แสดงผลการทดลองของเครื่องรับเมื่อเปรียบเทียบกับสัญญาณที่เข้าเครื่องส่ง	69
รูปที่ 4.17 แสดงผลการคีมอดูเลทสัญญาณข้อมูลจากเครื่องรับ	70
รูปที่ 4.18 แสดงผลการคีมอดูเลทที่รับได้เปรียบเทียบกับสัญญาณข้อมูลอินพุตความถี่ 500 Hz	70
รูปที่ 4.19 แสดงผลการคีมอดูเลทที่รับได้เปรียบเทียบกับสัญญาณข้อมูลอินพุตความถี่ 700 Hz	71
รูปที่ 4.20 แสดงผลการคีมอดูเลทเปรียบเทียบกับสัญญาณอินพุต 10100011	71



สารบัญตาราง

	หน้า
ตารางที่ 2.1 สเปกตรัมความถี่วิทยุ	2
ตารางที่ 2.2 Bassel Function Table	10
ตารางที่ 2.3 การทำงานของขาต่างๆ ใน PIC16F2X	44
ตารางที่ 2.4 แสดงการเปรียบเทียบหน่วยความจำต่างๆ ระหว่าง PIC16F627 กับ PIC16F628	45
ตารางที่ 3.1 การทำงานของขาต่างๆ ของ TCM310	53
ตารางที่ 3.2 โหมดการทำงานของ TCM3105	54
ตารางที่ 4.1 แสดงผลการทดลองเซนเซอร์ระดับน้ำ	61



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 1

บทนำ

การสื่อสารถือว่าเป็นสิ่งจำเป็นอย่างมาก มีการพัฒนารูปแบบในการติดต่อสื่อสารอยู่ตลอดเวลาเพื่อช่วยให้เกิดความสะดวกรวดเร็วในการสื่อสารยิ่งขึ้น โดยเฉพาะเทคโนโลยีการติดต่อสื่อสารแบบไร้สาย ที่พัฒนาจากระบบอนาล็อก(Analog) มาเป็นระบบดิจิทัล(Digital) ซึ่งระบบดิจิทัลจะมีประสิทธิภาพในการป้องกันสัญญาณรบกวนได้มากกว่า ราคาของเครื่องมือถูกกว่า ความจุในการทำงานมีมากกว่า มีความปลอดภัย และเป็นส่วนตัวดีกว่า มีความประหยัดและสะดวกในการรวมสัญญาณหลายๆสัญญาณเข้าไว้ด้วยกันในการส่งครั้งเดียวดีกว่าแบบอนาล็อก และการส่งผ่านข้อมูลแบบดิจิทัลยังสามารถแก้ไขปัญหาคอนทอนของสัญญาณเมื่อมีการส่งระยะทางไกลๆได้อีกด้วย โดยจะใช้ตัวทวนสัญญาณ (Repeater) ในการกู้สัญญาณดั้งเดิมกลับคืนมา เมื่อตัวทวนสัญญาณได้รับสัญญาณดิจิทัลมาแล้ว ก็จะทำการกู้รูปแบบของ “1” และ “0” กลับขึ้นมาอีกครั้งและส่งต่อออกไปใหม่ ดังนั้นรูปแบบการสื่อสารในปัจจุบันส่วนมากจะเป็นแบบดิจิทัล

โลกเราในปัจจุบันนี้กำลังเผชิญกับภัยธรรมชาติต่างๆมากมาย เช่น แผ่นดินไหว สึนามิ น้ำป่าไหลหลาก หรือน้ำท่วมฉับพลัน ภัยธรรมชาติเหล่านี้สร้างความเสียหายมากมาย และความเสียหายมากมายเหล่านี้ส่วนหนึ่งมาจากการที่ไม่มีมีการแจ้งเตือนภัยที่ดี และไม่รวดเร็วพอ ซึ่งถ้าเราสามารถทราบก่อนล่วงหน้าก็จะสามารถเตรียมการรับมือได้ทันและลดความเสียหายลงได้มาก

โครงการนี้จึงได้นำเสนอการแก้ไขปัญหาดังกล่าว แต่ในเบื้องต้นนี้จะสนใจการเตือนภัยจากปัญหาน้ำท่วมฉับพลัน ซึ่งอาจจะเกิดจากพายุที่เข้ามาอย่างต่อเนื่อง โดยการใช้เทคนิคของการสื่อสารข้อมูลดิจิทัลแบบไร้สาย เพื่อที่จะสามารถสื่อสารระยะทางไกลๆได้

โดยการนำไปใช้งานคือ เราจะนำเซนเซอร์ระดับน้ำไปติดตั้งไว้ตามแม่น้ำสายหลักต่างๆ เช่นเซนเซอร์นี้จะวัดระดับความดันของน้ำ เมื่อน้ำมากขึ้นความดันก็มากขึ้น แล้วก็ส่งข้อมูลของระดับน้ำขึ้นมาที่เครื่องส่ง ส่วนเครื่องรับก็จะนำไปติดตั้งไว้ที่สถานที่ที่สำคัญ เช่น ศูนย์ควบคุมการเปิดปิดประตูเขื่อน เมื่อระดับน้ำเพิ่มขึ้นอย่างรวดเร็วก็จะสามารถระบายน้ำได้ทัน หรือ ศูนย์เตือนภัยในเขตชุมชนที่อยู่ติดแม่น้ำ เมื่อระดับน้ำผิดปกติก็รีบประกาศให้ชุมชนเตรียมตัวรับมือได้ทัน ความเสียหายต่างๆก็จะลดลง

บทที่ 2

ทฤษฎีและหลักการที่เกี่ยวข้อง

2.1 ความรู้เบื้องต้นเกี่ยวกับ การสื่อสารข้อมูล

การสื่อสารข้อมูล (Data Communication) หมายถึง การแลกเปลี่ยนข้อมูลระหว่างอุปกรณ์ 2 ชนิด ข้อมูลในที่นี้มักได้แก่ข้อมูลดิจิทัลที่มีค่า “0” และ “1” องค์ประกอบหลักที่สำคัญในการสื่อสารข้อมูลคือ ผู้ส่งข่าวสาร (Sender) ผู้รับข่าวสาร (Receiver) และตัวกลางในการส่งผ่านข้อมูล (Medium) โดยช่องทางการสื่อสารข้อมูลระหว่างอุปกรณ์ 2 ตัว แบ่งออกได้เป็น 3 ประเภท

1. การสื่อสารทางเดียว (Simplex) เป็นการส่งแบบที่อุปกรณ์ปลายทางในแต่ละด้านจะทำหน้าที่เป็นเฉพาะตัวส่งหรือตัวรับอย่างใดอย่างหนึ่งเท่านั้น เมื่ออุปกรณ์ชุดหนึ่งส่งข้อมูล อุปกรณ์อีกชุดจะต้องเป็นผ่านรับข้อมูลเสมอ จะไม่มีการเปลี่ยนแปลงทิศทางของข้อมูล

2. การสื่อสารกึ่งสองทาง (Half Duplex) จะมีการใช้อุปกรณ์ปลายทางที่พัฒนาขึ้นมาให้มีความสามารถทั้งรับและส่งได้ แต่ไม่สามารถรับและส่งพร้อมกันได้ ต้องผลัดกันเป็นตัวรับและตัวส่ง กล่าวคือ มีการเปลี่ยนเส้นทางในการส่งข้อมูลได้คนละเวลา หรือข้อมูลจะไหลไปในทิศทางเดียว ณ เวลาใด ๆ

3. การสื่อสารสองทาง (Full Duplex) ทั้งสองด้านสามารถส่งและรับข้อมูลได้ในเวลาเดียวกัน กล่าวคืออุปกรณ์ปลายทางเป็นผู้รับและผู้ส่งในเวลาเดียวกันได้

2.2 สเปกตรัมความถี่วิทยุ

พลังงานคลื่นแม่เหล็กไฟฟ้าซึ่งเหมาะที่จะนำมาใช้สำหรับการติดต่อสื่อสาร เราเรียกว่าคลื่นวิทยุ คลื่นวิทยุนี้ครอบคลุมความถี่กว้างขวางรวมเรียกว่า สเปกตรัมความถี่วิทยุ (Frequency spectrum) ซึ่งมีขอบเขตโดยประมาณจาก 10 กิโลเฮิรตซ์ ถึง 300,000 เมกะเฮิรตซ์ และได้แบ่งตามความถี่ต่างๆพร้อมทั้งกำหนดชื่อเรียกขานดังตารางที่ 2.1

ชื่อเรียกขาน	ชื่อย่อ	แถบความถี่
ความถี่ต่ำมาก (Very Low Frequency)	VLF	10 kHz - 30 kHz
ความถี่ต่ำ (Low Frequency)	LF	30 kHz - 300 kHz
ความถี่กลาง (Medium Frequency)	MF	300 kHz - 3,000 kHz
ความถี่สูง (High Frequency)	HF	3 MHz - 30 MHz
ความถี่สูงมาก (Very High Frequency)	VHF	30 MHz - 300 MHz
ความถี่สูงยิ่ง (Ultra High Frequency)	UHF	300 MHz - 3,000 MHz
ความถี่สูงยอด (Super High Frequency)	SHF	3 GHz - 30 GHz
ความถี่สูงยิบ (Extremely High Frequency)	EHF	30 GHz - 300 GHz

ตารางที่ 2.1 สเปกตรัมความถี่วิทยุ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สำหรับเครื่องส่งวิทยุกระจายเสียงระบบ AM จะส่งออกอากาศในช่วงความถี่ตั้งแต่ 550 กิโลเฮิร์ตซ์ ถึง 1,600 กิโลเฮิร์ตซ์นั้นจัดอยู่ในย่านความถี่กลาง (MF) แต่เครื่องส่งวิทยุสื่อสารระบบ SSB จะอยู่ในช่วงความถี่ตั้งแต่ 3 - 30 เมกะเฮิร์ตซ์ ซึ่งจัดอยู่ในย่านความถี่สูง (HF) และเครื่องส่งวิทยุกระจายเสียงระบบ FM จะอยู่ในช่วงความถี่ตั้งแต่ 88 - 188 เมกะเฮิร์ตซ์ ซึ่งจัดอยู่ในย่านความถี่สูงมาก (VHF)

ส่วนความถี่ที่อยู่สูงเหนือสเปกตรัมความถี่วิทยุขึ้นไปได้แก่ สเปกตรัมของคลื่นความร้อนซึ่งอยู่ระหว่าง 10^6 เมกะเฮิร์ตซ์ ถึง 3.9×10^8 เมกะเฮิร์ตซ์ และสเปกตรัมของคลื่นแสงซึ่งอยู่ระหว่าง 3.9×10^8 เมกะเฮิร์ตซ์ ถึง 7.9×10^8 เมกะเฮิร์ตซ์ สำหรับความถี่ย่าน ไมโครเวฟนั้นอยู่ในช่วง 1 กิกะเฮิร์ตซ์ ขึ้นไป

2.3 การสื่อสารระยะทางไกล

การติดต่อสื่อสารระยะทางไกลหลายๆ นั้นจะนิยมใช้คลื่นในย่านความถี่ HF หรือ คลื่นฟ้า (Sky wave) คลื่นในย่านความถี่นี้สามารถหักเหกลับลงมาจากชั้นบรรยากาศไอโอโนสเฟียร์ (Ionosphere) ได้ การสื่อสารโดยอาศัยคลื่นฟ้า เช่นนี้อาจจะเป็นแบบ “ฮอปเดี่ยว” หรือ “หลายฮอป” ก็ได้ ส่วนมากต้องใช้กำลังส่งสูงพอสมควรประมาณ 100 วัตต์ขึ้นไป

การสื่อสารระยะทางไกลนี้ เหมาะมากกับกรณีที่มีการสื่อสารอื่นๆ ไปไม่ถึง เช่น ข่ายสาร โทรศัพท์ ยังไปไม่ถึง เนื่องจากการสื่อสารแบบนี้ประหยัด ใช้งานสะดวกและมีความแน่นอนพอสมควร จึงแทบจะกล่าวได้ว่าการติดต่อสื่อสารในระบบนี้จะมีบทบาทสำคัญเมื่อพ้นระยะการสื่อสารด้วยคลื่น VHF

การที่จะบังคับให้คลื่นเดินทางขึ้นไปแล้วหักเหกลับลงมาเพื่อให้สามารถติดต่อสื่อสารกันระหว่างสถานีทั้งสองนั้นจะขึ้นอยู่กับองค์ประกอบที่สำคัญก็คือ

1. ต้องส่งสัญญาณในช่วงเวลาที่ชั้นบรรยากาศไอโอโนสเฟียร์ อยู่ในสภาวะที่สามารถหักเหสัญญาณกลับลงมาได้
2. ต้องเลือกความถี่ใช้งานให้เหมาะสมกับช่วงเวลานั้น และ สัมพันธ์กับมุมยิง
3. คลื่นจากสายอากาศของเครื่องส่งมีมุมยิงที่ถูกต้อง


สภาวะบรรยากาศไอโอโนสเฟียร์นั้นเปลี่ยนแปลงอยู่ตลอดเวลา ในช่วงเวลากลางคืนจะส่งได้ไกลกว่าช่วงเวลากลางวัน เนื่องจากอิตรอนอิสระที่เป็นตัวทำให้คลื่นสะท้อนมีความหนาแน่นน้อยกว่าตอนกลางวัน ทำให้จุดการสะท้อนของคลื่นสูงส่งผลให้สามารถส่งสัญญาณได้ไกลขึ้น และการเปลี่ยนแปลงของสภาวะบรรยากาศนี้ก็จะมีส่วนช่วยให้บางช่วงสามารถช่วยให้สื่อสารได้ แต่บางช่วงก็ปิดกั้นทำให้สื่อสารไม่ได้ ซึ่งเป็นปัญหาสำคัญของการสื่อสารทางคลื่นฟ้า

2.4 การแปลงสัญญาณอนาลอกเป็นดิจิตอล (Analog-to-Digital Conversion)

การวิเคราะห์และออกแบบระบบเพื่อนำไปประยุกต์ใช้ในการประมวลสัญญาณ แต่เนื่องจากสัญญาณเกือบทั้งหมดที่เราสนใจ เป็นสัญญาณอนาลอก ในกรณีที่นำเอาระยะเวลาเป็นช่วงมาชี้แทนระบบต่อเนื่อง หรือต้องการเพียงเขียนแบบระบบให้สามารถทำงานประมวลสัญญาณได้เหมือนกัน ก่อนอื่นเราจำเป็นต้องเปลี่ยนสัญญาณเหล่านี้ให้อยู่ในรูปดิจิตอล คือ แปลงมันให้อยู่ในรูปช็ควอนซ์ของตัวเลขที่

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

มีความละเอียดที่จำกัดขั้นตอนดำเนินการนี้เรียกว่า การแปลงอนาลอกเป็นดิจิทัล (analog-to-digital (A/D) conversion) โดยใช้อุปกรณ์ที่เรียกว่า ตัวแปลง A/D (A/D converter (ADC))




รูปที่ 2.1 ส่วนประกอบพื้นฐานของตัวแปลง A/D คือ ตัวสุ่ม (sampler) ตัวควันไทซ์ (quantizer) และ ตัวทำเป็นรหัส (code)

ในทางปฏิบัติ การแปลง A/D จะประกอบด้วยกระบวนการ 3 ขั้นตอน ดังรูปที่ 2.1


ก) การสุ่มตัวอย่าง (sampling) เป็นการแปลงสัญญาณเวลาต่อเนื่องเป็นสัญญาณเวลาเป็นช่วง โดยดึงตัวอย่าง (sample) ของสัญญาณเวลาเป็นช่วงที่ช่วงเวลาเท่ากัน ถ้า $x_a(t)$ เป็นอินพุตที่ sample เอาท์พุทของมันจะเป็น $x_a(nT) \equiv x(n)$ เมื่อ T คือ คาบการสุ่มตัวอย่าง (sampling period) ดังรูปที่ 2.1

ข) การควันไทซ์ (quantization) เป็นการเปลี่ยนแปลงจากสัญญาณเวลาต่อเนื่องขนาดต่อเนื่องซึ่งเรียกว่าสัญญาณสุ่ม (sample signal) เป็นสัญญาณเวลาช่วงขนาดเป็นช่วง (ดิจิทัล) ค่าของแต่ละตัวอย่างของสัญญาณจะถูกแทนโดย ค่าที่เลือกจากเซตของค่าที่เป็นไปได้ที่จำกัดความแตกต่างระหว่างที่ยังไม่ถูกควันไทซ์ $x(n)$ กับเอาท์พุทที่ถูกควันไทซ์แล้ว $x_q(n)$ จะเรียกว่าความผิดพลาดจากควันไทซ์ (quantization error)

ค) การเข้ารหัส (coding) แต่ละค่าของ $x_q(n)$ จะถูกแทนโดยซีเคเวนซ์ของเลขฐานสองจำนวน n บิต (bit)



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 2.2 การสุ่มสัญญาณอนาลอกในลักษณะซ้ำคาบ

2.5 เทคนิคการมอดูเลตสัญญาณดิจิทัล

การสื่อสารในปัจจุบันได้นิยมนำเอาการมอดูเลตสัญญาณแบบ ดิจิตอลมอดูเลชั่น มาใช้อย่างแพร่หลาย เนื่องจากระบบดิจิทัลให้ค่าความแน่นอนน่าเชื่อถือสูงกว่าระบบอนาล็อก (Analog System) และมีการรบกวนจากสัญญาณรบกวน (Noise) ต่ำ ซึ่งในปัจจุบันอุปกรณ์ด้านระบบดิจิทัลได้มีการพัฒนาก้าวหน้าไปมากทำให้ต้นทุนในการผลิตลดลง นอกจากนี้การมอดูเลตแบบดิจิทัลยังสามารถทำการเข้ารหัส (Encode) ก่อนทำการมอดูเลตสัญญาณดิจิทัลมี 3 วิธีใหญ่ ๆ คือ ASK , FSK และ PSK

2.5.1 การเปลี่ยนขนาดสัญญาณดิจิทัล (Amplitude Shift Keying : ASK)

รูปคลื่นสัญญาณที่ได้จากการมอดูเลตวิธีนี้จะเปลี่ยนแปลงขนาดสัญญาณ (Amplitude) ตามระดับสัญญาณดิจิทัลที่เปลี่ยนไป ดังรูปที่ 2.1 ที่ระดับสัญญาณดิจิทัลมีสถานะลอจิก “0” สัญญาณที่ได้จะมีขนาดเป็น “0” และจะมีขนาดเปลี่ยนแปลงไปตามคลื่นพาห้ (Carrier) เมื่อระดับลอจิกมีสถานะเป็น “1” ข้อดีของวิธีการนี้ คือมีส่วนประกอบวงจรง่าย ราคาถูก แต่ข้อเสียคือข้อมูลที่รับเข้ามาภาคปลายทางผิดพลาดได้ง่าย เนื่องจากสัญญาณรบกวนที่มีผลต่อขนาดของสัญญาณ อีกทั้งอัตราการส่งข้อมูลได้ไม่สูงมาก




รูปที่ 2.3 รูปคลื่นของการมอดูเลตแบบ ASK

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.5.2 การเปลี่ยนความถี่ตามสัญญาณดิจิทัล (Frequency Shift Keying : FSK)


รูปคลื่นสัญญาณที่ได้จากวิธีการนี้ สัญญาณดิจิทัลจะควบคุมความถี่ของสัญญาณที่ได้จากวงจรมอดูเลชัน โดยรูปคลื่นจะมีความถี่สูงเมื่อระดับสัญญาณดิจิทัลเป็น “1” และมีความถี่ต่ำเมื่อระดับสัญญาณเป็น “0” ซึ่งมีอัตราการใช้ข้อมูลต่ำพอ ๆ กับวิธีการ ASK มีข้อดีเหมือนกัน แต่ทนทานต่อสัญญาณรบกวนได้สูงกว่า



รูปที่ 2.4 รูปคลื่นของการมอดูเลตแบบ FSK

2.5.3 การเปลี่ยนเฟสตามสัญญาณเชิงเลข (Phase Shift Keying : PSK)

รูปคลื่นของสัญญาณที่ได้จากวิธีการนี้ สัญญาณดิจิทัลจะควบคุมการเปลี่ยนเฟสของสัญญาณ โดยเมื่อมีการเปลี่ยนแปลงระดับของสัญญาณดิจิทัล ก็จะมีการเปลี่ยนแปลงเฟสของสัญญาณคลื่นพาห้เป็นตรงกันข้าม (180 องศา) วงจรภาครับและส่งมีความยุ่งยากมาก ราคาสูง



รูปที่ 2.5 รูปคลื่นของการมอดูเลตสัญญาณแบบ PSK

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.6 การมอดูเลทแบบ FSK

2.6.1 ตัวกำเนิดสัญญาณ FSK (FSK Generator)

ตัวกำเนิดสัญญาณ FSK ก็คือ ตัวส่งสัญญาณ FSK (FSK Transmitter) ซึ่งมีหลักกาที่ว่าเมื่อข้อมูลที่เป็นสัญญาณดิจิทัลที่มีลักษณะเป็นข้อมูลไบนารี จะทำให้ความถี่เลื่อนหรือเบี่ยงเบนไปตามการเปลี่ยนแปลงของข้อมูลไบนารีที่เข้ามา ดังนั้นสัญญาณทางเอาท์พุทของตัวกำเนิด FSK จะอยู่ในรูปของความถี่ที่มีการเปลี่ยนแปลงอย่างต่อเนื่อง (Frequency Continuous) เมื่อข้อมูลไบนารีทางด้านอินพุทเปลี่ยนแปลงจากสถานะโลจิก “1” เป็นโลจิก “0” (หรือในทางกลับกันคือโลจิก “0” เป็นโลจิก “1”) สัญญาณเอาท์พุทจาก FSK ก็จะเลื่อนความถี่ระหว่าง 2 ความถี่ด้วยกัน คือความถี่โลจิก “1” หรือ Mark Frequency (fm) และ ความถี่โลจิก “0” หรือ Space Frequency (fs) การเปลี่ยนแปลง (หรือการเลื่อน) ของแต่ละครั้งจะเกิดขึ้นเมื่อสถานะของโลจิกด้านสัญญาณเข้าเปลี่ยนแปลงนั้นคือ อัตราการเปลี่ยนแปลงสัญญาณออกจะเท่ากับ อัตราการเปลี่ยนแปลงสัญญาณเข้า ซึ่งในดิจิทัลอนันต์อัตราการเปลี่ยนแปลงของสัญญาณด้านอินพุทของ FSK Generator จะเรียกว่า “อัตราบิท” Bit Rate มีหน่วยเป็นบิตต่อวินาที (bps) ส่วนอัตราการเปลี่ยนแปลงของสัญญาณด้านเอาท์พุทของ FSK Generator เรียกว่า “อัตราบอด” หรือ Baud Rate ดังนั้นการส่งข้อมูลด้วยเทคนิค FSK อัตราบิทจะเท่ากับอัตราบอดเสมอ


2.6.2 FSK Bandwidth

ในระบบการสื่อสารข้อมูลด้วยสัญญาณอนาล็อก หรือสัญญาณความถี่นั้นแบนด์วิดท์เป็นสิ่งที่ต้องพิจารณาเป็นอันดับแรก เนื่องจากวิธีการของ FSK อยู่บนพื้นฐานเดียวกันกับ FM ดังนั้นการอธิบายถึงสูตรต่างๆ ก็ใช้หลักการของ FM ทุกอย่าง

จากรูปที่ 2.6 แสดงถึงตัว FSK มอดูเลเตอร์ ซึ่งใช้หลักการเดียวกันกับเอฟเอ็มมอดูเลเตอร์คือใช้หลักการของ VCO (Voltage Control Oscillator) จะเห็นว่าอัตราการเปลี่ยนแปลงเร็วที่สุดของสัญญาณอินพุทจะเกิดขึ้นเมื่อข้อมูลไบนารีมีลักษณะเป็น “1” และ “0” สลับกันซึ่งก็คือสัญญาณสี่เหลี่ยมนั่นเอง (Square Wave) เป็นสัญญาณในช่วง T ความถี่หลักของคลื่นสี่เหลี่ยมจะมีค่าเท่ากับครึ่งหนึ่งของ Bit Rate ดังนั้นถ้าพิจารณาเฉพาะความถี่หลักเพียงอย่างเดียว ความถี่สูงสุดของสัญญาณดิจิทัลที่ต้องการนำมามอดูเลทแบบ FSK จะเท่ากับครึ่งหนึ่งของ Bit Rate คือ

$$F_{o \max} = \text{Bit Rate} / 2$$

เมื่อ $F_{o \max}$ = ความถี่สูงสุดของสัญญาณดิจิทัลที่จะนำมามอดูเลท



รูปที่ 2.6 FSK Modulation


ความถี่กลาง (Center Frequency = f_0) ของ VCO จะอยู่ในตำแหน่งกลางระหว่าง Mark Frequency (f_m) กับ Space Frequency (f_s) ดังรูป

โลจิก “1” ด้านอินพุทจะเลื่อนความถี่ของ VCO จาก f_0 ไป f_s จะเห็นว่าการเปลี่ยนแปลงของข้อมูลไบนารีด้านอินพุทจาก “1” ไป “0” หรือ “0” ไป “1” จะทำให้ความถี่เอาต์พุทของ VCO เลื่อนหรือเบี่ยงเบนไปมา ระหว่าง f_m กับ f_s เนื่องจากที่กล่าวมาแล้วว่า FSK นั้นคือการมอดูเลตแบบ FM ดังนั้นดัชนีการมอดูเลต (Modulate Index = MI) ใน FSK ก็ทำได้จาก FM คือ

$$MI = \Delta F / F_a$$

- เมื่อ
- MI = ดัชนีการมอดูเลต
 - ΔF = การเบี่ยงเบนของความถี่ใดๆ จากความถี่กลาง (Hz)
 - F_a = ความถี่ของสัญญาณที่นำมามอดูเลต (Hz)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.7 การเบี่ยงเบนความถี่

ค่า MI ที่ยอมให้มีได้สูงสุดคือ ค่า MI ที่ทำให้แบนด์วิธกว้างที่สุด ซึ่งจะเกิดขึ้นเมื่อ การเบี่ยงเบนของควาถี่ถกมอดูเลทแล้ว และความถี่ของสัญญาณที่นำมามอดูเลทมีค่าสูงสุด

ใน FSK มอดูเลทค่า ΔF เป็นการเบี่ยงเบนของความถี่สูงสุด (Peak Frequency Deviation) ของสัญญาณที่ถูกมอดูเลทแล้ว ซึ่งมีค่าเท่ากับความแตกต่างระหว่าง f_o และ f_m หรือ f_o และ f_s ซึ่งก็คือครึ่งหนึ่งของความแตกต่างระหว่าง f_m และ f_s นั่นคือ

$$\Delta F = (f_s - f_m) / 2$$

การเบี่ยงเบนของความถี่สูงสุด ขึ้นอยู่กับขนาด หรือ แอมพลิจูดของสัญญาณที่นำมามอดูเลท (สัญญาณดิจิทัล) เมื่อสถานะทางลอจิกเป็น "1" ก็จะให้แรงดันออกมามีค่าหนึ่งคงที่ตามสถานะ (เช่น 5V) หรือถ้าลอจิก "0" ก็จะให้แรงดันออกมามีค่าในระดับลอจิก "0" เช่นกัน (เช่น 0V) ดังนั้นความถี่เบี่ยงเบนของ FSK มอดูเลทจะเบี่ยงเบนคงที่ และ อยู่ในระดับการเบี่ยงเบนของความถี่สูงสุดเสมอ F_a เป็นความถี่หลักของข้อมูลไบนารีด้านอินพุทซึ่งจะทำให้แบนด์วิธกว้างที่สุดเมื่อ $F_a = \text{Bit Rate} / 2$ เท่านั้นเพราะฉะนั้นเราสามารถหาค่า MI ได้จาก

$$MI = [(f_s - f_m) / 2] * [f_b / 2]$$

$$MI = (f_s - f_m) / F_b$$

เมื่อ $f_s - f_m =$ ความถี่เบี่ยงเบนสูงสุด

$F_b =$ อัตราบิทของไบนารีอินพุท

ในการส่งสัญญาณ FM โดยทั่ว ๆ ไปความกว้างของแบนด์วิธ จะแปรผันตรงกับค่า MI โดยทั่ว ๆ ไปจะต้องมีค่าต่ำกว่า 1.0 เพื่อให้เป็นเอฟเอ็มแบบแคบ (Narrow FM) ค่าแบนด์วิธที่แคบที่สุดเรียกว่า Minimum Nyquist Bandwidth (F_n) ตัวอย่างเช่นการสร้างข้อมูลแบบ FSK มีความถี่กลาง (f_o) = 7KHz ,

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ความถี่สเปซ (f_s) = 6 KHz และความถี่มาร์ค (f_m) = 8 KHz ข้อมูลไบนารีมีอินพุทมี Bit Rate = KHz สามารถหา F_n ได้ดังนี้

$$MI = (f_s - f_m) / F_b$$

$$MI = (6 \text{ KHz} - 8 \text{ KHz}) / 2 \text{ KHz}$$

$$MI = (2 \text{ KHz}) / 2 \text{ KHz}$$


$$MI = 1.0$$

จากตาราง Bessel Function Table ในตารางที่ 1 เมื่อ $MI = 1.0$ จะได้แถบความถี่ข้าง (Sideband Frequency) ออกมาข้างละ 3 ความถี่ โดยแต่ละความถี่จะห่างจากความถี่กลาง (f_0) ช่วงละ 1 KHz (ซึ่งก็คือ $F_b/2$ เมื่อ F_b คือ Bit Rate = 2 KHz) สามารถเขียนเป็นสเปกตรัมความถี่ได้ดังรูปที่ 2.8

MI	J0	J1	J2	J3	J4
0.0	1.00				
0.25	0.98	0.12			
0.5	0.94	0.24	0.03		
1.0	0.77	0.44	0.11	0.02	
1.5	0.51	0.56	0.23	0.06	0.01
2.0	0.22	0.58	0.35	0.13	0.03

ตารางที่ 2.2 Bessel Function Table

มีข้อสังเกต คือ MI ที่มีค่าอยู่ระหว่าง 0.5 ถึง 1.0 จะทำให้แบนด์วิธมีค่าประมาณ 2-3 เท่าของ Bit Rate เสมอ



รูปที่ 2.8 สเปกตรัมความถี่ของตัวอย่างที่ 1

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.7 การมอดูเลตสัญญาณ FM

2.7.1 การมอดูเลตเชิงความถี่ (Frequency Modulation : FM)

สมการของความถี่ซึ่งขณะที่ถูกการมอดูเลตทำให้ขนาดความถี่เปลี่ยนไปสามารถแสดงได้คือ

$$W_f(t) = W_c + K_f m(t) \quad (1)$$

W_c = ความถี่ศูนย์กลาง

W_f = ความถี่เปลี่ยนไปจากการมอดูเลต

K_f = ค่าคงที่ของการมอดูเลต

$m(t)$ = ความถี่ที่มอดูเลต

จากเฟสซึ่งมีความสัมพันธ์กับความถี่คือ

$$\theta(t) = \int W dt \quad (2)$$

W = ความถี่เชิงมุม = $2\pi f$

$\theta(t)$ = เฟสเวลาใดๆ

θ_0 = เฟสเวลาเท่ากับ 0

ดังนั้นสมการที่ (1) แสดงในรูปเฟสเวลาใดๆ

$$\phi(t) = \int W_f(t) dt \quad (3)$$

$$= W_c t + \int K_f m(t) dt + \theta_0 \quad (4)$$

จากสมการที่ (1) ถ้าหากไม่สนใจเฟสที่เวลาเท่ากับ 0 แสดงคลื่นเอฟเอ็มเป็นเวลาใดๆ

$$V_{FM}(t) = V_0 \cos [W_c t + \int K_f m(t) dt] \quad (5)$$

สำหรับความถี่ที่มอดูเลต $f(t) = a \cos W_m t$ สมการที่ (1) เขียนใหม่ได้คือ

$$W_f = W_c + a K_f \cos W_m t \quad (6)$$

$$W_f = W_c + \Delta W \cos W_m t \quad (7)$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

กำหนดค่าคงที่ของการมอดูเลทคูณกับแอมพลิจูดของ $m(t)$ ได้เท่ากับ ΔW หรือความถี่การเบี่ยงเบน จากการมอดูเลท (Frequency deviation) เฟสของสมการ (7) แสดงได้คือ

$$\theta(t) = \int (W_c + \Delta W \cos W_m t) dt \quad (8)$$

$$= W_c t + (\Delta W / W_m) \sin W_m t \quad (9)$$

กำหนดให้ $\beta = \Delta W / W_m$ หรือเรียกว่า ค่ามอดูเลทอินเด็กซ์ (modulation index)

ดังนั้นคลื่นสมการเอฟเอ็มเวลาใด ๆ สำหรับสัญญาณในมอดูเลทแสดงได้

$$V_{FM}(t) = V_0 \cos [W_c t + \beta \sin W_m t] \quad (10)$$

จากสมการที่ (10) สามารถกระจายได้

$$V_{FM}(t) = V_0 \cos W_c t \cos(\beta \sin W_m t) - V_0 \sin W_c t \sin(\beta \sin W_m t) \quad (11)$$

แทน $\cos(\beta \sin x)$ และ $\sin(\beta \sin x)$ สามารถกระจายให้อยู่ในรูปของฟังก์ชันเบสเซล (Bessel function) ได้ดังนี้

$$\cos(\beta \sin x) = J_0(\beta) + 2 \sum J_{2n}(\beta) \cos 2nx \quad (12)$$

$$\sin(\beta \sin x) = 2 \sum J_{2n+1}(\beta) \sin(2n+1)x \quad (13)$$

โดย $J_n(\beta) = \sum (-t)^m (\beta/2)^{2m+n} \quad (14)$

แทนค่าอนุกรมดังกล่าวในสมการที่ (5) จะได้

$$\begin{aligned} V_{FM}(t) = & V_0 J_0(\beta) \cos W_c t + V_0 \sum J_{2n+1}(\beta) [\cos(W_c + (2n+1)W_m)t \\ & - \cos(W_c - (2n+1)W_m)t] + V_0 \sum J_{2n}(\beta) [\cos(W_c + 2nW_m)t] \\ & + V_0 \sum J_{2n}(\beta) [\cos(W_c + 2nW_m)t + \cos(W_c - 2nW_m)t] \end{aligned} \quad (15)$$

จากคุณสมบัติสมมาตร (symmetry) ของเบสเซลฟังก์ชัน $J_n(\beta) = (-1)^n J_n(\beta)$ สามารถเขียนสมการที่ (15) ได้ดังนี้

$$V_{FM}(t) = V_0 \sum J_n(\beta) \cos(W_c + nW_m)t \quad (16)$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ขนาดของแต่ละเทอมในสมการที่ (11) จะขึ้นอยู่กับดัชนีการมอดูเลชัน และ ฟังก์ชันของเบสเซลโดยรูปที่ 2.8 ได้แสดงขนาดของฟังก์ชันที่มีลำดับ (order) ต่างๆ ซึ่งเป็นฟังก์ชันของ β ถ้าค่าของ J ที่เป็นลบ หมายถึงขนาดที่มีเฟส 180° ดังนั้นแสดงว่าสเปกตรัมของสัญญาณ FM จะประกอบด้วยเทอมที่ความถี่ของคลื่นพาห์ และ จำนวนของไซด์แบนด์ (side band) จำนวนนับไม่ถ้วนอยู่ห่างจากคลื่นพาห์เท่ากับ $W_c (+/-) n W_m$ โดยไซด์แบนด์ที่ลำดับเท่ากันจะอยู่ห่างจากตัวพาห์ 2 ช่วงสมมาตรกัน

2.7.2 แบนด์วิดท์ของสัญญาณเอฟเอ็ม

ในกรณีสัญญาณเอฟเอ็มที่มี $\beta \ll 1$ หรือสัญญาณเอฟเอ็มแบนด์วิดท์แคบ (narrowband) สามารถหาแบนด์วิดท์ไซด์แบนด์นี้ ได้จากสมการ (11) ในกรณี $\beta \ll 1$ แล้วแต่ละเทอมประมาณได้ว่า

$$\cos(\beta \sin x W_m t) = \cos \beta = 1 \quad (17)$$

$$\sin(\beta \sin x W_c t) = \beta \sin x W_m t \quad (18)$$

ทำให้สมการของเอฟเอ็มที่มีแถบความถี่แคบเขียนได้ใหม่เป็น

$$V_{FM}(t) = V_0 \cos W_c t - V_0 \sin W_c t \beta \sin W_m t \quad (19)$$

หรือ
$$V_{FM}(t) = V_0 \cos W_c t + \frac{1}{2} [\cos(W_c + W_m)t - \cos(W_c - W_m)t] \quad (20)$$

จากสมการที่ (20) แสดงได้ว่าในกรณีสัญญาณเอฟเอ็มที่มีแถบความถี่แคบจะประกอบด้วยคลื่นพาห์และไซด์แบนด์ 1 คู่ห่างจากคลื่นพาห์เท่ากับ $(+/-)W_m$ หรือ $(+/-)f_m$ (Hz) ดังนั้นแบนด์วิดท์ของสัญญาณเอฟเอ็มกรณี $\beta \ll 1$ เขียนได้ดังนี้

$$BW = 2 f_m \quad (21)$$

ในกรณี $\beta > 1$ หรือสัญญาณเอฟเอ็มแบนด์วิดท์กว้าง ถึงแม้สมการที่ (16) จำนวนไซด์แบนด์ของเอฟเอ็มจะเนจำนวนนับไม่ถ้วนก็ตามแต่ในทางปฏิบัติ เราจะคิดแบนด์วิดท์ที่ใช้เฉพาะจำนวนกำลังงานส่วนใหญ่บรรจุอยู่ จากสมการที่ (16) ถ้าเราใช้จำนวนไซด์แบนด์เท่ากับ $\beta + 1$ ออกไปจกคลื่นพาห์ทั้ง 2 ข้างแล้วจำนวนกำลังงานของสัญญาณเอฟเอ็มจะมีอยู่เท่ากับ 98% ของกำลังงานทั้งหมด หรือเขียนได้ว่าแบนด์วิดท์ของสัญญาณเอฟเอ็มจะเกิดขึ้นจากการมอดูเลทของสัญญาณไซด์เท่ากับ BW

$$BW = 2(\beta + 1)f_m \quad (22)$$

หรือจากการกำหนด $\beta = f_d / f_m$

$$BW = 2 (f_d + f_m) \quad (23)$$

โดยกล่าวได้ว่าแบนด์วิดท์ของเอฟเอ็มเท่ากับ 2 เท่าของผลรวมของความถี่เบี่ยงเบนกับความถี่ที่มอดูเลตซึ่งผลของสมการ (23) เรียกว่ากฎของคาร์สัน (Carson' rule) ในกรณีสัญญาณที่เข้ามามอดูเลตมีหลายความถี่ สเปกตรัมของสัญญาณเอฟเอ็มที่เกิดขึ้นจะมีความซับซ้อนมากแต่อย่างไรก็ตามความถี่สูงสุดของสัญญาณที่เข้ามามอดูเลตยังคงมีผลทำให้แบนด์วิดท์กระจายมากที่สุดดังนั้น เราสามารถใช้กฎของคาร์สันในการหาแบนด์วิดท์โดยเขียนได้จาก

$$BW = 2 (f_{d \max} + f_{m \max}) \quad (24)$$

$f_{d \max}$ = ความถี่เบี่ยงเบนสูงสุด

$f_{m \max}$ = ความถี่มอดูเลตสูงสุด

2.8 การดัดมอดูเลตสัญญาณ FM

การดัดมอดูเลตสัญญาณ FM มีหลายวิธี ในที่นี้จะกล่าวถึงการดัดมอดูเลตแบบการแปลงสัญญาณ FM เป็น AM แบบควอดราเจอร์ซึ่งพบมากในการดัดมอดูเลตสัญญาณ FM บรอดแคสต์ จากสมการของ FM ดังแสดงที่สมการที่ (5) คือ

$$V_{FM}(t) = V_0 \cos [W_c t + \int K_f m(t) dt] \quad (25)$$


จากการอนุพันธ์สมการข้างบนแล้วจะได้

$$V_d(t) = (d V_{FM} / dt)(t) = -V_0 \sin [W_c t + \int K_f(t) dt] \quad (26)$$

ถ้า $K_f(t) \ll W_c$ แล้วในสมการข้างบนจะเป็นสัญญาณ AM ที่มีเอนVELOPE เท่านั้น

$$V_s(t) = V_0 [W_c + K_f(t)] \quad (27)$$

ซึ่งแสดง Block diagram การสร้างสัญญาณ V_s ได้ดังรูปที่ 2.9



รูปที่ 2.9 บล็อกไดอะแกรมการสร้างสัญญาณ V_o

ดังนั้นถ้าสัญญาณ $V_u(t)$ ผ่านวงจรกรองสัญญาณความถี่ต่ำผ่าน ก็จะได้สัญญาณเฉพาะเบสแบนด์ คือ $V_o(t)$ เขียนใหม่ได้เป็น

$$V_o(t) = V_o K_f(t) \quad (28)$$

ซึ่งการประกอบกันระหว่างการหาอนุพันธ์ทำการเอนวิโลปีเทคนิคนี้เราเรียกว่าวงจรถอดรหัสคริมิเนเตอร์ สำหรับวงจรถอดรหัสคริมิเนเตอร์ที่ใช้ในทางปฏิบัติสามารถใช้เทคนิคต่างๆ สำหรับการอนุพันธ์ สำหรับการที่อธิบายใช้การอนุพันธ์โดยการหน่วงเวลา (time delay differentiation) และ การตีเทคทางอื่นวิโลปีนั้นใช้แบบซิงโครนัสดีมอดูเลเตอร์ ซึ่งเราเรียกการทำงานร่วมกันดังกล่าวว่าเป็น การดีมอดูเลตสัญญาณ FM แบบควอดราเจอร์ดีมอดูเลเตอร์ (Quadrature demodulator) สามารถแสดงได้โดยการประมาณค่าอนุพันธ์ของเฟสโดย

$$\frac{d\phi}{dt} = \lim(\tau \rightarrow 0) [\phi(t) - \phi(t - \tau)] \quad (29)$$

$$\frac{d\phi}{dt} = \frac{1}{\tau} [\phi(t) - \phi(t - \tau)] \quad (30)$$

เนื่องจากเราทราบว่าสัญญาณ FM เฟสเปลี่ยนแปลงไปตามสัญญาณเบสแบนด์ดีมอดูเลต คือ

$$\phi(t) = K \int m(t) dt \quad (31)$$


ดังนั้นสามารถเขียนได้ว่า

$$\phi(t) - \phi(t - \tau) = \tau K m(t) \quad (32)$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ผลของค่าความต่างเฟส โดยการหน่วงเวลาไปจะทำให้สัญญาณเบสแบนด์ที่มอดูเลทได้เช่นเดียวกับการอนุพันธ์โดยตรง สำหรับการหน่วงเวลา $\phi(t) - \phi(t - \tau)$ ได้จากการคูณสัญญาณ $\phi(t)$ เข้ากับ $\phi(t - \tau)$ แล้วกรองด้วยวงจรกรองความถี่ต่ำ (Low pass filter : LPF) ซึ่งเป็นการมอดูเลทแบบ AM แบบซิงโครนัสมอดูเลเตอร์

ซึ่งบล็อกไดอะแกรมสำหรับควอดราเจอร์ดีมอดูเลทได้ดังรูป โดยวงจรจำกัดเตอร์ (limiter) และวงจรกรองความถี่กลาง (Band pass filter : BPF) เพื่อกำจัดระดับสัญญาณที่อาจจะเปลี่ยนแปลงตามเวลา และให้ความถี่อินพุตคิสคริเมเตอร์ที่เฉพาะความถี่คลื่นพาห้ FM ที่ต้องการ



รูปที่ 2.10 บล็อกไดอะแกรมของควอดราเจอร์ดีมอดูเลท

ให้ $V_1(t)$ คือคลื่น FM ผ่านวงจรจำกัดเตอร์และ BPF ซึ่งทำให้แอมพลิจูดคงที่และแสดงได้

$$V_1(t) = \cos [W_c t + \phi(t)] \quad (33)$$

สำหรับ $V_2(t)$ คือสัญญาณที่ถูกหน่วงเวลาออกไปเท่ากับ τ แสดงได้ดังนี้

$$V_2(t) = \cos [W_c (t - \tau) + \phi(t - \tau)] \quad (34)$$

กำหนดให้การหน่วงเวลามีผลให้ $W_c \tau = \pi / 2$ ดังนั้นจะได้

$$V_2(t) = \sin [W_c t + \phi(t - \tau)] \quad (35)$$

ซึ่งเอาท์พุทออกจากวงจรคูณและผ่านวงจรความถี่ต่ำและจะได้

$$V_3(t) = \sin [W_c t + \phi(t - \tau)] \quad (36)$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


เนื่องจาก τ มีขนาดเล็กมากหรือ $\phi(t) - \phi(t - \tau)$ เราจึงสามารถประมาณสมการข้างบนได้ว่า

$$V_j(t) = \phi(t) - \phi(t - \tau) = \tau K_m(t) \tag{37}$$

ซึ่งเป็นเอาต์พุตของสัญญาณ FM

2.9 การดีมอดูเลทแบบ FSK

FSK Demodulator คือ ตัวรับสัญญาณ FSK (FSK Receive) จะเป็นตัวแยกสัญญาณไปนหรือออกจากสัญญาณ FSK พหุส่วนมากจะใช้วงจร PLL (Phase lock loops) ดังรูปที่ 2.11



รูปที่ 2.11 PLL-FSK Demodulator

PLL ใน FSK Demodulator มีหลักการทำงานเหมือนกับ PLL ใน FM Detector ทุกอย่างคือจะมีความถี่ฟรีรันนิ่งเท่ากับ Center Frequency (f_0) และในขณะที่มีความถี่อินพุตของ PLL เลื่อนไป-มา ระหว่าง f_m กับ f_s จะทำให้เกิดแรงดันกลาดเคลื่อนไฟตรง (DC Error Voltage) ซึ่งเป็นผลมาจากการ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาก่อนนำออกจำหน่ายอย่างอึ่งถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เปรียบเทียบเฟส (Phase Comparator) ของสัญญาณอินพุท เนื่องจากความถี่ของอินพุทที่เข้ามาทาง PLL มีเพียง 2 ความถี่คือ f_m และ f_s ดังนั้นค่าแรงดังกล่าว จึงมีเพียง f_m และ f_s ตามลำดับ เราจึงได้ สัญญาณเอาต์พุทจาก PLL กลับมาเป็นข้อมูลไบนารีเหมือนกับตอนแรกที่ส่งมาทุกประการ

2.10 การแปลงสัญญาณดิจิทัลเป็นอนาลอก

การแปลง D/A จะใช้ในการเปลี่ยนแปลงสัญญาณดิจิทัลเป็นสัญญาณอนาลอก งานของตัวแปลง D/A ก็คือการเติมค่า (interpolate) ระหว่างตัวอย่าง

วงจรรองความถี่ต่ำผ่านในอุดมคติ จะมีการตอบสนองอิมพัลส์ที่เริ่มที่ $t = -\infty$ ถึง $t = \infty$ จึงไม่คอสเซล และไม่สามารถสร้างได้จริงในทางปฏิบัติ ในทางปฏิบัติเราจะทำวงจรรองอนาลอกความถี่ต่ำผ่านแบบอื่นมาแทนวงจรรองดังกล่าว โดยกำหนดให้ การตอบสนองอิมพัลส์ของวงจรรองที่นำมาแทนเป็น $h(t)$ และ $h(t)$ จะต้องมีคุณสมบัติ 3 ประการ

$$(ก) \quad h(0) = 1$$

$$(ข) \quad h(nT) = 0 \quad \text{สำหรับ } n \neq 0$$

$$(ค) \quad \int_{-\infty}^{\infty} |h(t)| dt < \infty$$

คุณสมบัติข้อ (ก) และ (ข) ทำให้ฟังก์ชันมีค่าเท่ากับ $x_y(nT)$ ที่เวลา $t = nT$ คุณสมบัติข้อ (ค) จะเป็นตัวประกันว่าค่าของมันจะจำกัด จะมีวงจร 2 แบบที่นิยมใช้และมีคุณสมบัติตรงตามที่กำหนด

1) ตัวเติมค่าเชิงเส้น (Linear interpolator) ซึ่งหน่วงไป T วินาที จะมีการตอบสนองอิมพัลส์

$$h(t) = \begin{cases} \frac{t}{T} & ; 0 \leq t < T \\ 2 - \frac{t}{T} & ; 0 \leq t < T \\ 0 & ; \text{ect.} \end{cases} \quad (38)$$

โดยมันจะมีการตอบสนองความถี่


$$H(\omega) = T \left[\frac{\sin \frac{\omega T}{2}}{\frac{\omega T}{2}} \right]^2 e^{-j\omega T}$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

หรือ

$$H(f) = T \left[\frac{\sin \pi f T}{\pi f T} \right]^2 e^{-j2\pi f T} \quad (39)$$

รูปที่ 2.12 แสดงการตอบสนองอิมพัลส์ตามสมการ (38) และการตอบสนองความถี่ของมันรวมถึงลักษณะเอ้าท์พุทที่จะได้



รูปที่ 2.12 ตัวเติมค่าเชิงเส้น

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2) ตัวเต็มค่าแบบคงค่าอันดับศูนย์ (zero - order hold interpolator) จะมีการตอบสนองอิมพัลส์

$$h(t) = \begin{cases} 1 & ; 0 \leq t < T \\ 0 & ; \text{ect.} \end{cases}$$


อาจเรียกอีกอย่างว่า วงจรสุ่มและคงค่า (sample and hold) การตอบสนองความถี่ของมันจะมีค่า

$$H(\omega) = T \left[\frac{\sin \frac{\omega T}{2}}{\frac{\omega T}{2}} \right]^2 e^{-j\frac{\omega T}{2}}$$

หรือ

$$H(f) = T \left[\frac{\sin \pi f T}{\pi f T} \right]^2 e^{-j\pi f T}$$

รูปที่ 2.13 แสดงลักษณะของรูปคลื่นที่ได้การตอบสนองความถี่รวมถึงการตอบสนองความถี่ของตัวเต็มค่าแบบนี้




รูปที่ 2.13 ตัวเต็มค่าแบบคงค่าอันดับศูนย์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เอาที่พหุคูณตัวเต็มค่าทั้งสองแบบจะมีลักษณะแตกต่างไปจากที่ต้องการ เนื่องจากมันจะมีค่าเท่ากับการคูณกันของการแปลงฟูเรียร์ของอินพุตตัวเต็มค่า การเต็มค่าที่ต่ำกว่าสองแบบที่กล่าวนี้ได้จากการใช้เทคนิคเต็มค่าที่มีอันดับสูงและยุ่งยากซับซ้อนขึ้น

โดยทั่วไปการใช้เทคนิคการเต็มค่าทั้งสองแบบ ซึ่งไม่ใช่แบบออปติ่ม (หรือวงจรกรองความถี่ต่ำจากอุดมคติ) จะเป็นผลทำให้ความถี่สูงเกินความถี่พับ π/T ผ่านไป เนื่องจากความถี่สูงเหล่านี้ไม่เป็นที่ต้องการ ทำให้ปกติจะกำจัดโดยผ่านเอาที่พหุคูณตัวเต็มค่าเข้าสู่วงจรกรองอนาล็อกที่เหมาะสมซึ่งเรียกว่า วงจรกรองภายหลัง (postfilter) วงจรกรองให้เรียบ (smoothing filter) ดังนั้น ตัวแปลง D/A ซึ่งปกติ จะใช้การเต็มค่าสองแบบดังกล่าว จึงจะมีวงจรกรองภายหลังร่วมอยู่เสมอ

2.11 ทฤษฎีเฟสล็อกลูป (Phase Lock Loop : PLL)



รูปที่ 2.14 วงจรพื้นฐานของเฟสล็อกลูป

เฟสล็อกลูปเป็นระบบป้อนกลับที่บังคับให้วงจรออสซิลเลเตอร์มี ความถี่ หรือ เฟส เปลี่ยนแปลงไปตามความถี่หรือเฟสของสัญญาณอ้างอิงภายนอก วงจรเฟสล็อกลูป ประกอบด้วยวงจรเปรียบเทียบเฟส วงจรผ่านต่ำ วงจรขยาย และ วงจรผลิต ความถี่ควบคุมโดยแรงดัน (Voltage Control Oscillator : VCO) ต่อเป็นวงรอบ (Loop) เช่นวงรอบป้อนกลับทั่ว ๆ ไป

วงจรเปรียบเทียบเฟส คือ วงจรที่ให้แรงดันออกเป็นปฏิภาคกับผลต่างระหว่างเฟสสัญญาณเข้าสองสัญญาณ วงจรนี้อาจเป็นวงจรคูณถั่วสัญญาณเข้า $V_i(t)$ มีความถี่ ω_i และเฟส θ_i

$$V_i(t) = V_i \sin(\omega_i t + \theta_i)$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

และสัญญาณออกจาก VCO มีความถี่ ω_c และเฟส θ_c

$$V_o = V_o \cos(\omega_c t + \theta_c)$$

ถ้าไม่สนใจเทอมความถี่ $2\omega_c$ ซึ่งถูกกำจัดโดยวงจร low-pass filter จะได้

$$V_e(t) = K_m V_i V_o$$

ถ้าไม่สนใจเทอมความถี่ $2\omega_c$ ซึ่งถูกกำจัดโดยวงจร low-pass filter จะได้

$$V_e(t) = K_m V_i V_o / 2 \sin(\theta_i - \theta_c)$$

หากให้ผลต่าง $\theta_i - \theta_c$ มีค่าน้อยๆ จะได้

$$V_e = K_d (\theta_i - \theta_c)$$

โดย K_d เป็นค่าแกนของเฟสดีเทคเตอร์ มีขนาดเป็น V/rad และในกรณีที่ให้ระบบเป็นเชิงเส้น จะได้ความถี่
ด้านออกจากวงจร VCO ที่เบี่ยงเบนออกจากความถี่ศูนย์กลาง คือ

$$\Delta\omega = K_o V_e$$

โดย V_e เป็นแรงดันด้านเข้าของวงจร

K_d เป็นแกนของ VCO มีขนาดเป็น Rad/v

ดังนั้น ความถี่ด้านออกของ VCO คือ

$$\omega_o = \omega_c + \Delta\omega = \omega_c + K_o V_e$$

โดยที่ c เป็นความถี่อิสระของ VCO และจากความถี่เป็นการอนุพันธ์ของเฟสเทียบกับเวลา หรือเขียนได้
เป็น

$$\Delta\omega = d\theta_o/dt = K_o V_e$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


หรือเขียนเฟสด้านออกของลูปได้ว่า

$$\theta_o(s) = \int \Delta\omega dt$$

กรณีในระบบเฟสล็อกลูป ถ้าทำการวิเคราะห์ด้วยลาปลาซทรานส์ฟอร์ม สามารถแสดงเฟสด้านออกได้ว่า

$$\theta_o(s) = K_o V_c / s$$

ดังนั้น ระบบเฟสล็อกลูปสามารถแสดงแบบจำลองได้ดังรูปที่ 2.15



รูปที่ 2.15 แบบจำลองเฟสล็อกลูป

จากรูปสามารถเขียนทรานส์เฟอร์ฟังก์ชันได้คือ

$$\theta_o(s) / \theta_i(s) = \{ K_d K_o (F(s)/s) \} / \{ 1 + K_o K_d (F(s)/s) \}$$

แรงดัน v_c นี้ จะได้รับการขยายและใช้เป็นแรงดันควบคุมความถี่ของ VCO ซึ่งในการทำงานปกติ การควบคุมนี้จะมีผลให้สัญญาณ v_o จาก VCO มีความถี่ตรงกับสัญญาณด้านเข้า v_i และถ้าอัตราขยายของลูปมีค่าสูง v_c จะมีค่าต่ำ และเฟส ω_o กับ ω_i จะมีค่าใกล้เคียงกัน

การทำงานของวงจร PLL สามารถอธิบายได้คร่าว ๆ คือ เมื่อไม่มีสัญญาณเข้า (v_i) แรงดัน v_c และ v_d ที่ใช้ควบคุม VCO จะเป็นศูนย์ VCO จะกำเนิดสัญญาณความถี่หนึ่งเรียกว่าความถี่อิสระ f_{00} เมื่อมีสัญญาณเข้า v_i ที่ความถี่ f ถ้า f ต่างจาก f_{00} มาก สัญญาณ v_c ซึ่งมีความถี่เท่ากับ $f_{00} - f$ จะไม่สามารถผ่านวงจรมานำเข้า แรงดัน v_d ที่ใช้ควบคุม VCO จะยังคงเป็นศูนย์ และ VCO ยังคงทำงานโดยกำเนิดสัญญาณความถี่ f_{00} เช่นเดิม และหาก f มีค่าไม่ต่างจาก f_{00} มากนัก นั่นคือ $|f - f_{00}| < \Delta f_p (2\Delta f_p)$ มี

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ชื่อว่า ช่วงดึงเข้า (pull – in range) สัญญาณ v_c จะมีลักษณะไม่สมมาตร คือมีองค์ประกอบไฟตรงไม่เท่ากับศูนย์ v_d จะค่อย ๆ เพิ่มค่าขึ้น และหลังจากช่วงหนึ่งเรียกว่า เวลาดึงเข้า (pull – in time) ความถี่ f_o ซึ่งค่อย ๆ แปรค่าไปยังค่า f_i จะต่างจาก f_i เพียง $|f_i - f_o| < \Delta f_c (2\Delta f_c)$ มีชื่อว่าช่วงเวลาจับ (capture range) ถึงตอนนี้ f_o จะแปรเข้าสู่ f_i อย่างรวดเร็วฉับพลัน เรียกว่าการเกิดการล็อก (lock) v_d ก็จะเปลี่ยนแปลงอย่างฉับพลันเช่นกัน ทั้งนี้สำหรับ VCO โดยทั่วไป ความถี่ f_o จะเป็นปฏิภาคกับการนำเบนจากความถี่อิสระเมื่อเกิดการล็อกแล้ว ถ้าความถี่ของสัญญาณแปรเปลี่ยนไป ความถี่ของ VCO ก็จะแปรเปลี่ยนตามไปด้วย เรียกว่า เกิดการตามรอย (tracking) ความถี่ของ VCO จะสามารถตามรอยความถี่ f_i ได้ ตราบใดที่ $|f_i - f_{o0}| < \Delta f_H (2\Delta f_H)$ มีชื่อว่าช่วงคงที่ไว้ (hold – in range)

สรุปแล้วถ้าเพิ่มหรือลดความถี่ f_i จะได้รับการเปลี่ยนแปลงของ v_d (ซึ่งควบคุม VCO) และเป็นปฏิภาคกับ $(f_o - f_{o0})$

2.12 การแบ่งคลาส และ จัดไบอัสให้กับวงจรรขยายกำลัง


2.12.1 วงจรรขยายกำลังคลาส เอ

วงจรรขยายกำลังคลาส เอ (CLASS A POWER AMPLIFIER) ไม่ได้มีคุณสมบัติที่แตกต่างไปจากวงจรรขยายแบบเชิงเส้น เพียงแต่ค่ากำลังงานและระดับของความผิดเพี้ยนเป็นความสำคัญพื้นฐานสำหรับวงจรรขยายคลาส เอ จะมีเอาท์พุทเป็นรูปคลื่นไซน์ ทอบนองต่อสัญญาณอินพุทที่เป็นรูปคลื่นไซน์เช่นกัน การจัดคลาสจะตัดสินโดยระดับสัญญาณอินพุท และระดับแรงดันที่ไบอัสให้กับทรานซิสเตอร์ ดังรูป 2.16 ที่แสดงให้เห็นถึงวงจรที่สามารถไบอัสให้เป็นคลาส เอ , บี หรือ ซี สำหรับรูปแสดงแรงดันภายในทรานซิสเตอร์จะมีค่า


$$V_{ce} = V_Q = V_{cc} - I_Q R_E$$

ความลาดชันของเส้นคิซีโพลคลาสนี้ dI_c/dV_{ce} มีค่าเท่ากับ $-1/R_E$ ดังที่แสดงให้เห็นในรูปที่ 2.17 สำหรับวงจรรขยายคลาส เอ ค่าความต้านทานทางไฟตรง R_E จะประกอบสำหรับความมีเสถียรภาพสำหรับวงจรรขยายที่ใช้ทรานซิสเตอร์ชนิดไบโพลาร์ และวงจรรขยายที่ใช้เฟส และจัดไบอัสแบบ เซ็ลฟ์ไบอัสซิง (SELF BIASING) ถ้าหาก R_E มีค่าน้อย ค่าแรงดัน ณ จุดควมพอที่จะมีค่า

$$V_Q \approx V_{cc}$$



รูปที่ 2.16 วงจรขยายแบบเอชอีคัปเปิล (AC COUPLED)



รูปที่ 2.17 คุณลักษณะของทรานซิสเตอร์ระหว่างคอลเลกเตอร์ กับอิมิตเตอร์ ประกอบกับเส้น เอชอี และดีซี โหลดไลน์

สำหรับการทำงานในเอชอีคัปปลิ่ง ตัวเก็บประจุที่ขาอิมิตเตอร์จะเปรียบเสมือนลัดวงจร และกระแสลัดที่ขาคอลเลกเตอร์ i_c สามารถหาได้จาก

$$-i_c R_L = V_o$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


ค่าแรงดันทางด้านเอาต์พุตจะมีค่าเท่ากับแรงดันไฟสลับที่ตกคร่อมระหว่างเอาต์พุตของทรานซิสเตอร์

$$V_{cc} - I_C R_E + V_{ce} \approx V_O - I_C R_L$$


จากรูปแสดงคุณลักษณะของทรานซิสเตอร์จะแสดงให้เห็นแรงดันระหว่าง คอลเลกเตอร์ และอิมิตเตอร์ซึ่งจะมีค่าสูงสุดเมื่อ กระแสคอลเลกเตอร์มีค่าเป็น ศูนย์ ซึ่งมันจะเกิดขึ้นเมื่อองค์ประกอบของกระแสคอลเลกเตอร์ที่เป็นไฟสลับจะมีขนาดเท่ากับ และมีทิศทางตรงกันข้ามกับกระแสคอลเลกเตอร์ที่เป็นไฟตรง ($i_c = -I_C$) เช่นเดียวกันกับกรณีนี้ แรงดันระหว่างขาคอลเลกเตอร์กับอิมิตเตอร์มีค่าเป็นศูนย์ เมื่อกระแสคอลเลกเตอร์มีค่าสูงสุด (องค์ประกอบของกระแสไฟสลับ มีขนาดและทิศทางเดียวกันกับกระแสไฟตรง $i_c = I_C$) ด้วยเหตุที่กระแสคอลเลกเตอร์เพิ่มขึ้นจากการกำหนดจุด คิวพอยท์ แรงดันตกคร่อมระหว่างคอลเลกเตอร์และอิมิตเตอร์จะเพิ่มจาก V_O ไปยัง V_M และเมื่อกระแสคอลเลกเตอร์เพิ่มขึ้น V_O จะมีค่าลดลงเป็นศูนย์

2.12.2 วงจรขยายกำลังคลาส บี

ข้อเสียหลักของวงจรขยายคลาส เอ คือกำลังงานทั้งหมดที่ป้อนเข้าจะถูกใช้ไปแม้จะไม่มีอินพุต ป้อนเข้ามา โดยปกติแล้วจะเป็นการคิดถ้าไม่ต้องจ่ายกำลัง เมื่อไม่มีสัญญาณอินพุต สำหรับกรณีที่เป็นวงจรขยายคลาส บี วงจรขยายคลาส เอ และ คลาส บี สามารถจัดการไบอัสได้ตามรูปที่ 2.18 เมื่อกระแสคอลเลกเตอร์ ณ จุด คิวพอยท์มีค่าเป็นศูนย์ และแรงดัน ณ จุด คิวพอยท์ ระหว่างคอลเลกเตอร์กับอิมิตเตอร์มีค่าเท่ากับ V_{cc} การจัดไบอัสจะเป็นการกำหนดช่วงการทำงานของทรานซิสเตอร์ ให้ทำงานในช่วงเฟสที่เป็นบวกของอินพุต ดังที่แสดงไว้ในรูปที่ 2.19




รูปที่ 2.18 เวก์ฟอว์มของกระแสคอลเลกเตอร์สำหรับวงจรขยายแบบคลาส บี



รูปที่ 2.19 การไบอัสจุดคิวพอยท์สำหรับวงจรขยายแบบคลาส บี

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.20 วงจรขยายคลาส บีแบบพุชพูล

กระแสเอาต์พุตจะมีค่าสูญเสียสูง แต่การสูญเสียสามารถที่จะขจัดไปได้โดยการใช้วงจรรวมแบบแคโรแบนด์ (NARROW BAND) ดังที่แสดงไว้ดังรูปที่ 2.20 โดยอุดมคติแล้ว ทรานซิสเตอร์ทั้งสองตัวจะสลับกันทำงานตัวละครึ่งไซเคิล และ อินพุตทั้งสองจะรวมกันเป็นสัญญาณขาอินพุตที่ไม่มีกริดเพี้ยน

2.12.3 วงจรขยายกำลังคลาส ซี

กระแส เอาต์พุต มีมุมน้อยกว่า 180° ส่วนขยายจะเกี่ยวข้องกับคลาส ซี ณ โหมดนี้จะมีประสิทธิภาพที่ดีกว่า คลาส บี แต่มันจะทำให้เกิดการเพี้ยนมากกว่าวงจรรขยาย คลาส เอ และคลาส บี การผิดเพี้ยนที่วุ่นวายในบางครั้งก็สามารถยอมรับได้ หรือในกรณีของ การใช้งานที่ความถี่หลากหลายกว่า ซึ่งคลาสซี มีการใช้งานที่บ่อยครั้งกว่า ในกรณีที่สัญญาณมีแอมพลิจูดที่คงที่ และวงจรเอาต์พุตประกอบด้วยวงจรรวมเพื่อที่จะกรองเอาฮาร์โมนิกส์ของกระแสเอาต์พุตทิ้งไปในการนำไปประยุกต์ใช้ ส่วนใหญ่จะใช้ขยายสัญญาณ FM ความถี่ของสัญญาณ และไม่มีแอมพลิจูด ซึ่งสำคัญมาก มีการนำเอาวงจรรขยาย คลาส ซี ไปประยุกต์ใช้บ่อยครั้ง รูปที่ 2.21 เป็นตัวอย่างของ เฟท และ ไบโพลลา ทรานซิสเตอร์ ของวงจรรขยาย คลาส ซี รูปที่ 2.22 แสดงถึงกระแสเดรน(collector) ของวงจรรขยาย คลาส ซี มีมุม (2θ) ต่ำกว่า 180° และระดับของการขับนั้นมีค่าน้อยเพียงพอที่จะไม่ทำให้กระแส เอาต์พุต เกิดการอิมิตัว หลายแบบที่ต่างกันซึ่งสามารถสมมุติขึ้นสำหรับปัจจุบันแบบที่ค่อนข้างง่ายที่สมมุติพัลส์ แสดงให้เห็นที่ปลายทางของสัญญาณขาอินพุต จะได้ว่า

$$I_D = I_p \sin \theta_1 \quad \theta_1 \leq \omega t \leq \theta_1 \\ = 0$$

$$\text{โดยที่ } I_p > I_D \text{ และ } I_D = I_p \sin \theta_1$$

$$\therefore I_c = T^{-1}_{\theta_1, \omega} \int 2^{\omega} (I_p \sin \omega t - I_D) dt \\ = [2 I_p \cos \theta_2 - I_p (\theta_2 - \theta_1)] / 2\pi$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ในแบบที่ทำให้เข้าใจได้ง่าย เราจะกำหนด มุมการนำกระแสได้ว่า $2\theta = \theta_2 - \theta_1$ หรือ

$$\theta_c = (\pi/2) - \theta_1$$

$$\therefore I_c = (I_p/\pi)(\sin\theta - \theta \cos\theta)$$

ไฟฟ้ากระแสตรงจะถูกกำหนดโดย แหล่งจ่าย ตั้งแต่ขา เบส (หรือ เกท) จะมีไฟกระแสตรงซึ่งเล็กกว่า กระแสเอาต์พุตจะได้

$$P_{cc} = V_{cc}I_c = (V_{cc}/\pi) I_p(\sin\theta - \theta \cos\theta)$$

ถ้าเอาต์พุตของวงจรรุ่นแบบเนโรแบนด์ (NARROW BAND) จนให้ได้ความถี่มูลฐาน ดังนั้น จะได้กำลังทางเอาต์พุต

$$P_o = (I_1^2 R_L) / 2$$

โดยที่ I_1 เป็นแอมพลิจูดของส่วนประกอบมูลฐานของกระแส

$$I_1 = (4/T)\theta_{1,\omega} \int_0^{\theta_1} (I_p \cos\omega t - I_D) \cos\omega t dt$$

ที่เวลาเริ่มต้นจะมีการเคลื่อน ไปยังจุดกึ่งกลางของกระแสพัลส์ เพื่อให้ง่ายต่อการอินทิเกรต เวลาที่เคลื่อนจะไม่ทำให้แอมพลิจูดของความถี่ที่เป็นส่วนประกอบเปลี่ยนแปลง ซึ่งจะมีแต่เฟสที่เปลี่ยน แอมพลิจูดของส่วนประกอบมูลฐานของความถี่คือ

$$I_1 = (I_p/2\pi)(2\theta - \sin 2\theta)$$

เมื่อมุมการนำกระแส ขึ้นอยู่กับแอมพลิจูดของอินพุต แอมพลิจูดของกระแสที่สำคัญ และด้วยเหตุนี้แรงดันเอาต์พุตจึงเป็นฟังก์ชันที่ไม่เป็นเชิงเส้นของแอมพลิจูดของสัญญาณอินพุต

สำหรับ เฟท แอมพลิฟายชนิด คลาส ซี แสดงในรูปที่ 2.21-ก มีค่าแรงดันระหว่างขาเกรนและขาซอร์ทสูงสุดคือ


$$(V_{ds})_{\max} = V_{cc} + I_{p\max} R_L \leq 2V_{cc}$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ค่าประสิทธิภาพสูงสุดของ กำลังงานทางเอาต์พุตคือ


$$\begin{aligned}\eta &= P_o/P_{cc} = (I_c^2 R_L) / (V_{cc} I_c) = (V_{cc} I_c) / (V_{cc} I_c) \\ &= (2\theta - \sin 2\theta) / 4(\sin\theta - \theta \cos\theta)\end{aligned}$$

โดยที่ I_c เป็นค่าของกระแสตรง คลาส ซี จะมีประสิทธิภาพที่สามารถเพิ่มขึ้นได้ถึง 100% (ในทางอุดมคติ) โดยจะลดมุมการนำกระแส ลงถึงศูนย์ เมื่อ มุมการนำกระแส ของ คลาส บี มี $\theta = 90^\circ$ และมีประสิทธิภาพ 78.5% ประสิทธิภาพสามารถเพิ่มขึ้นในสภาวะที่ไม่มีการเปลี่ยนแปลง ขณะที่ มุมการนำกระแส ลดลง เพื่อให้ได้ประสิทธิภาพสูง ๆ อย่างนั้นจึงมีการใช้การขยาย คลาส ซี อยู่บ่อยครั้ง สำหรับวงจรขยายกำลัง




รูปที่ 2.21 (ก) วงจรขยายคลาสนี แบบใช้มอสเฟต

(ข) วงจรขยายคลาสนี ด้วยไบจิงชันทรานซิสเตอร์ (BJT)



รูปที่ 2.22 รูปคลื่นที่ขาออกเลคเตอร์ของวงจรวจรขยายคลาสนี

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.23 ประสิทธิภาพของฟังก์ชันของมุมนำกระแส (2θ)

2.12.3.1 การออกแบบวงจรขยายกำลังคลาส ซี

สำหรับวงจรขยายกำลังคลาส ซี เช่นเดียวกับวงจรขยายอื่นๆ การออกแบบค่าพารามิเตอร์จะสำคัญมากที่สุด ได้แก่ กำลังงานเอาต์พุต, ค่ากำลังงานสูญเสียในทรานซิสเตอร์, แรงดัน $V_{ce_{max}}$ และ กระแสเอาต์พุตสูงสุดของทรานซิสเตอร์ (I_p) สำหรับ วงจรขยายคลาส ซี ด้วยไบจันซ์ดังรูป 2.21-ข มีค่า

$$V_{ce_{max}} \text{ คือ } (V_{ce})_{max} = 2V_{cc}$$

กระแสคอลเลกเตอร์สูงสุด คือ

$$I_M = (i_c)_{max} = I_p \sin(\pi/2) - I_D = I_p - I_p \sin\theta_1$$

และให้

$$\theta = (\pi/2) - \theta_1$$

จะได้

$$I_M = I_p(1 - \cos\theta)$$

ค่ากระแสสูงสุด เกี่ยวข้องกับแอมพลิจูด (I_p) ของส่วนประกอบของความถี่มูลฐานโดย

$$I_M = [(2\pi I_p(1 - \cos\theta)) / (2\theta - \sin 2\theta)]$$

ค่ากำลังงานเอาต์พุตไฟสลัป ของวงจรขยายโดยประมาณ

$$P_o = I_p^2 R_L / 2$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จัดค่าคิวของวงจรจนให้มีค่าสูงพอค่ากระแสเอาต์พุตสูงสุด เป็นฟังก์ชันของทั้งกระแสคอลเลกเตอร์ และ กำลังงานเอาต์พุต ค่ากำลังงานเอาต์พุตสูงสุดเกิดจาก $I_{p_{max}}$ และค่าเฉลี่ยสูงสุดของ กำลังงานเอาต์พุต จะได้

$$P_{o_{max}} = I_1^2 R_L / 2 = V_{cc}^2 / 2 R_L$$

โดยที่ $I_1 R_L = V_{cc}$

ค่ากำลังงานที่สูญเสียในทรานซิสเตอร์ คือ

$$P_T = P_{cc} - P_o = V_{cc} I_p / \pi (\sin\theta - \theta \cos\theta) - V_{cc}^2 / 2 R_L$$

$$= V_{cc} I_p / \pi [(\sin\theta - \theta \cos\theta) / (1 - \cos\theta)] - V_{cc}^2 / 2 R_L$$


สำหรับรายละเอียดความต้านทานโหลด สมการ $P_{o_{max}}$ กำหนดข้อกำหนดของแรงดันที่จ่ายให้เป็นรายละเอียดของ กำลังงานเอาต์พุต จะได้ค่า I_M สูงสุดจะได้

$$I_M = [(2\pi V_{cc} (1 - \cos\theta)) / (R_L (2\theta - \sin 2\theta))]$$

นอร์มอลไลซ์กระแสสูงสุดของ คอลเลกเตอร์กำหนดดังนี้


$$I'_M = I_M R_L / 2\pi V_{cc} = (1 - \cos\theta) / (2\theta - \sin 2\theta)$$

การนอร์มอลไลซ์กระแสสูงสุดของคอลเลกเตอร์ I'_M เป็นฟังก์ชันของมุมนำกระแสซึ่งพล็อตออกมาได้ดังรูปที่ 2.19 สำหรับระดับค่าของ กำลังงานเอาต์พุตจะคงที่ ค่าสูงสุดของกระแส คอลเลกเตอร์ จะเพิ่มขึ้น ขณะที่ มุมนำกระแสจะลดลง



รูปที่ 2.24 นอร์มอลไลซ์กระแสคอลเลกเตอร์สูงสุดที่มุมนำกระแส (2θ)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.25 นอร์มอลไลซ์ค่ากำลังงานสูญเสียฟังก์ชันมุม 20

ค่าสูญเสียในทรานซิสเตอร์ของค่ากำลังงานเอาต์พุตสูงสุด สามารถแสดงได้เช่นเดียวกับฟังก์ชันของและมุมนำกระแส

$$P_T = P_o [(4 (\sin\theta - \theta \cos\theta) / (2\theta - \sin 2\theta)) - 1]$$

ค่าสูญเสียในทรานซิสเตอร์นำมา นอร์มอลไลซ์ พล็อตได้เป็นฟังก์ชันของมุมนำกระแสดังรูปที่ 2.25 ขณะที่คาดหวังว่าค่าสูญเสียในตัวทรานซิสเตอร์จะเพิ่มขึ้นพร้อมกับค่ามุมนำกระแส สำหรับค่า P_{Tmax} กำหนดมุมนำกระแส จะถูกจำกัดค่าสูงสุดสำหรับรายละเอียดของกำลังงานเอาต์พุตค่าสูงสุดของกระแสเอาต์พุตของทรานซิสเตอร์ถูกกำหนดดังรูปที่ 2.24 ขณะที่มุมนำกระแสจะลดลง ค่าสูญเสียในทรานซิสเตอร์จะลดลง แต่ค่ากระแส เอาต์พุตสูงสุดจะเพิ่มขึ้น


2.12.3.2 การนำความถี่ไปใช้งานที่หลากหลาย

ปัจจุบันการใช้งานวงจรขยายคลาสซี มีมากในฮาร์โมนิกส์ของรูปสัญญาณทางอินพุต วงจรขยายคลาสซี สามารถนำความถี่ไปใช้งานที่หลากหลาย โดยการจูนที่วงจรเอาต์พุตให้ได้ฮาร์โมนิกส์ที่ต้องการแอมพลิจูดของอันดับที่ n ของกระแสเอาต์พุต สามารถกำหนดจากกรกระจายฟูเรียร์ของรูปคลื่นของกระแสคอลเลคเตอร์ สามารถเขียนได้ดังนี้

$$\begin{aligned} I_c &= I_p \cos\omega t - I_p \cos\theta \\ I_n &= 4/T \int_0^{\theta/\omega} (I_p \cos\omega t - I_p \cos\theta) \cos n\omega t \\ &= I_p / \pi [(\sin(n+1)\theta / n+1) - (\sin(n-1)\theta / n-1) - (2\cos\theta \sin n\theta / n)] \quad n \geq 2 \\ &= I_p / \pi [((\cos\theta \sin n\theta) - (n \sin\theta \cos\theta)) / n(n^2 - 1)] \end{aligned}$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

แอมพลิจูดของฮาร์โมนิกของฟังก์ชันของ มุมการนำกระแส พล็อตได้ดังรูป 2.26 ในการวิเคราะห์ คลาส ซี สมมติให้กระแสพัลส์ควรมีตัวอย่างที่ดีเหมือนกับสัญญาณ ไซน์ที่ต่อออกไป ในการประยุกต์ใช้ คลาส ซี ทรานซิสเตอร์จะอิมิตัว ระหว่างส่วน ไซเคิลเอาท์พุทอย่างไรก็ตาม มีรายละเอียดอีกมากของการ วิเคราะห์คุณสมบัติที่เป็นไปได้แต่ไม่จำเป็นนัก ประสิทธิภาพจะลดลงขณะที่การอิมิตัวจะเพิ่มขึ้นเนื่อง จากมีการปฏิบัติที่คงที่กับค่าประสิทธิภาพสูงสุด



รูปที่ 2.26 แอมพลิจูดของฮาร์โมนิกของกระแสเอาท์พุทที่มุมนำกระแส 20

2.12.4 วงจรขยายกำลังคลาส ดี

สำหรับคลาสต่างๆที่กล่าวมาในข้างต้นนั้น แหล่งจ่ายหลักของวงจรขยายกำลังไม่มีประสิทธิภาพ เพราะมีการสูญเสียภายในตัวทรานซิสเตอร์ ถ้าหากมีการส่งผ่านกระแส โดยที่แรงดันตกคร่อมระหว่าง คอลเลกเตอร์ และอิมิตเตอร์มีค่าเป็นศูนย์จะไม่ทำให้เกิดการสูญเสียกำลังงานภายในตัวอุปกรณ์ และจะ ทำให้ประสิทธิภาพมีค่าเป็น 100% ซึ่งก็คือความคิดพื้นฐานสำหรับวงจรขยายคลาส ดี, อี และเอส

สำหรับวงจรขยายคลาส ดี แสดงไว้ดังรูปที่ 2.26 ทรานซิสเตอร์คิว 1 และ คิว 2 ทำงานเปรียบ เสมือนสวิทช์ เมื่อคิว 1 ทำงาน คิว 2 จะไม่ทำงาน และเมื่อคิว 2 ทำงาน คิว 1 จะไม่ทำงานและจะเป็น อย่างนี้สลับไปเรื่อย ๆ

สำหรับทรานซิสเตอร์ในอุดมคติจะมีค่าแรงดันอิมิตัวเป็นศูนย์ และไม่มีแรงดันตกคร่อมบนตัว ทรานซิสเตอร์ สามารถเขียนวงจรเสมือนได้ดังรูปที่ 2.28 ถ้าอินพุท V_1 เป็นสแควร์เวฟ (SQUARE WAVE) แรงดัน V_2 ที่อินพุทกับวงจรจูนสามารถแสดงได้ดังรูปที่ 2.26 แรงดัน V_2 สามารถที่จะกระจายใน รูปของอนุกรมฟูเรียร์ และองค์ประกอบของแอมพลิจูด คือ


$$V_1 = 4 V_{cc} / \pi$$

ถ้าวงจรมีค่าความถี่สูงกระแสตรงของทรานซิสเตอร์จะเป็นสัญญาณไซน์ครึ่งซีกที่มีความถี่เดียวกับ V_i ด้วยเหตุนี้กระแสไฟตรงในทรานซิสเตอร์ คือ

$$I_D = (R_L T)^{-1} \int_0^{T/2} (4 V_{CC} / \pi \sin \omega t) dt$$

$$= 4 V_{CC} / \pi^2 R_L$$


ซึ่งจะเป็นไปตามทฤษฎีที่ทำให้ค่าประสิทธิภาพของวงจรรขยายคลาส ดี ในอุดมคติมีค่าเป็น 100%



รูปที่ 2.27 วงจรรขยายคลาส ดี

รูปที่ 2.28 วงจรสมมูลของวงจรรขยายคลาส ดี

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.29 รูปคลื่นเอาต์พุตของวงจรของวงจรคลาส ดี

ในความเป็นจริงแล้วทรานซิสเตอร์ไม่สามารถที่จะมีแรงดันตกคร่อมเป็นศูนย์ เมื่ออยู่ในสภาวะอิมิตัวดั่งวงจรเสมือนที่แสดงไว้ในรูปที่ 2.30 หากเราป้อนสัญญาณอินพุตเหมือนเดิมจะมีแอมพลิจูดอย่างเดี่ยวที่ลดลงสามารถหาได้จาก

$$V_o = [(4 V_{cc} R_L) / \pi(R_L + R_{on})] \sin \omega t$$

และกระแส I_d สามารถคำนวณได้จาก

$$I_d = 4 V_{cc} / \pi^2 (R_L + R_{on})$$

กำลังงานที่จ่ายให้วงจรทั้งหมด หาได้โดย

$$P_{cc} = 8 V_{cc}^2 / \pi^2 (R_L + R_{on})$$


และกำลังงานทางด้านเอาต์พุตหาได้โดย

$$\begin{aligned} P_o &= (8 V_{cc}^2 R_L) / \pi^2 (R_L + R_{on})^2 \\ &= P_{o \text{ ideal}} R_L^2 / (R_L + R_{on})^2 \end{aligned}$$

สามารถหาค่าประสิทธิภาพของวงจรขยายคลาส ดี โดยใช้เฟส ได้โดย

$$\eta = R_L / R_L + R_{on}$$


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.30 วงจรต้นแบบวงจรขยายด้วย เฟท ของคลาส ดี

2.13 การเปลี่ยนแปลงความถี่ของสัญญาณ

จะเป็นการใช้วิธีของวงจรคูณ เพราะวงจรคูณสัญญาณเบสแบนด์กับสัญญาณคลื่นพหุหน้าให้เกิดการเลื่อนความถี่สูงขึ้นได้ ดังรูปที่ 2.31 แสดงบล็อกไดอะแกรมของระบบแปลงความถี่สัญญาณ โดยที่เราสมมติให้สัญญาณขาเข้าเป็นสัญญาณเบสแบนด์ที่ได้เป็น $V(t) = A_c[1 + v_m(t)]\cos \omega_c t$ เมื่อเราคูณสัญญาณจากออสซิลเลเตอร์ที่มีความถี่เป็น ω_c และ มีขนาดเป็น A_o เราจะได้สัญญาณผลคูณที่เขียนได้ในรูปต่อไปนี้



รูปที่ 2.31 ระบบแปลงความถี่ของสัญญาณที่ใช้วงจรคูณ

ซึ่งเห็นได้ว่าจะเป็นรูปร่างของสัญญาณเบสแบนด์อยู่ แต่ขนาดจะขึ้นอยู่กับ A_o และความถี่ของสัญญาณคลื่นพหุหน้าจะถูกเปลี่ยนแปลงไปอยู่ที่ $\omega_c + \omega_o$ และ $\omega_c - \omega_o$ ถ้าค่าของ ω_o ใหญ่กว่า แบนด์วิดท์ของสัญญาณเบสแบนด์เราก็จะใช้วงจรกรองเอาเฉพาะความถี่สูงหรือความถี่ด้านต่ำใดด้านหนึ่งออกมาได้ ถ้ากรองเอาสัญญาณด้านความถี่สูงขึ้นออกมาก็เป็นการแปลงความถี่ให้สูงขึ้น และเรียกวงจรที่แปลงความถี่นี้ว่า อัพ-คอนเวอร์เตอร์ (up-converter) ในทำนองเดียวกันถ้ากรองเอาสัญญาณด้านความถี่ต่ำลงออกมา เราก็จะเรียกวงจรนี้ว่า ดาวน์-คอนเวอร์เตอร์ (down-converter)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.14 ลักษณะของตัวกรองสัญญาณที่ต้องการ (Filter Requirement)

ตัวกรองสัญญาณมีหน้าที่สองอย่างคือ

1. ทำการกรองความถี่ของเอาท์พุทที่โมดูเลตแล้วให้อยู่ในย่านความถี่ที่ต้องการ
2. ทำการกรองความถี่ของคลื่นพาหะที่เข้ามาก่อนที่จะทำการแยกสัญญาณ

ตัวกรองทางด้านส่งจะใช้กำจัดความถี่ในการโมดูเลตลำดับต่ำๆ ฉะนั้นตัวกรองทางด้านส่งจะเป็นแบบ low pass หรือ band pass

ส่วนตัวกรองทางด้านรับจะมีหน้าที่สองอย่างคือ กำจัด noise จากสัญญาณที่รับเข้ามาและ อีกหน้าที่หนึ่ง คือ การจำกัดการผสมสัญญาณระยะใกล้ซึ่งเข้ามาผสมกับสัญญาณพาหะด้านรับ

2.15 การจำกัดสัญญาณสะท้อน (Echo Suppressor)

ในการส่งข้อมูลเป็นสัญญาณอนาล็อกไปตามสายโทรศัพท์ย่อมเป็นการแน่นอนว่าจะต้องเกิดสัญญาณสะท้อนขึ้นอย่างแน่นอน แต่จะเกิดมากหรือน้อยนั้นขึ้นอยู่กับประสิทธิภาพของระบบว่าดีเพียงใด ดังนั้นเมื่อเกิดสัญญาณชนิดนี้ขึ้นมา ประสิทธิภาพการรับฟัง ความถูกต้องของข้อมูลย่อมลดลงแน่นอน ฉะนั้นจึงต้องเพิ่มระบบที่สามารถกำจัดสัญญาณสะท้อนนี้ให้หมดไป

หลักการของอุปกรณ์กำจัดสัญญาณสะท้อนนี้ให้หมดไป หลักการนี้ก็คือ “เป็นอุปกรณ์ที่ยอมให้สัญญาณผ่านไปทิศทางใดทิศทางหนึ่งเพียงทิศทางเดียวเท่านั้น” เช่น A ส่งสัญญาณเรียกไปยัง B วงจรกำจัดสัญญาณจาก A ส่งผ่านไปยัง B จนกระทั่ง A หยุดพูดแล้วหลังจากนั้น B ก็เริ่มพูดตอบ ในขณะที่ วงจรกำจัดสัญญาณสะท้อนก็จะเปลี่ยนทิศทางการทำงานโดยอัตโนมัติ โดยยอมให้สัญญาณ B ผ่านไปได้ แต่สัญญาณ A ผ่านไม่ได้ เป็นต้น ซึ่งเวลาที่วงจรกำจัดสัญญาณสะท้อนนี้เปลี่ยนทิศทาง จะใช้เวลาประมาณ 300 มิลลิวินาที ซึ่งช่วงเวลานี้จะมีความสำคัญมากในระบบฮาล์ฟดูเพล็กซ์

สำหรับระบบฟูลดูเพล็กซ์นั้นการใช้งานอุปกรณ์กำจัดสัญญาณสะท้อนจะใช้ช่วงเวลาสั้นๆ เพราะการสื่อสารเป็นการสื่อสารแบบสองทาง ดังนั้นสัญญาณจากทางด้านเรียกและด้านตอบรับ จะต้อง ผ่านได้ตลอดเวลา นั่นคือ ถ้าไม่ต้องการใช้งานอุปกรณ์กำจัดสัญญาณเสียงสะท้อน ก็ทำได้โดยการ ป้อน สัญญาณความถี่ 2,100 Hz เป็นเวลา 400 มิลลิวินาที เข้าไปในวงจร ในขณะที่มีการติดต่อกันอยู่ จน กระทั่งสัญญาณข่าวสารที่ส่งมาสิ้นสุดลง อุปกรณ์กำจัดสัญญาณ เสียงสะท้อนก็จะเริ่มทำงานทันที ดังนั้น วิธีการอย่างหนึ่งที่จะเลี่ยงเพื่อไม่ให้อุปกรณ์ดังกล่าวนี้ ก็สามารถทำได้โดยออกแบบระบบ ให้เป็นการ สื่อสารแบบ ฟูลดูเพล็กซ์ 4 สาย

2.16 การบิดเบือนของสัญญาณ


ในการสื่อสารไม่สามารถที่จะส่งพลังงานอีกจุดหนึ่งไปยังอีกจุดหนึ่งได้ 100% เนื่องจากพลังงานของสัญญาณจะต้องถูกลดทอน ถูกบิดเบือนไป และ ถูกรบกวนจากสัญญาณ ถูกรบกวนจากสภาพแวดล้อมนานาชนิด ดังนั้นสัญญาณที่จะรับได้ทางด้านรับจึงอาจผิดเพี้ยนไป หรือรับได้ไม่ชัดเจน เป็นต้น ยิ่งถ้าเป็นการสื่อสารระยะทางไกลๆ การสูญเสียก็จะยิ่งเกิดขึ้นมากตามลำดับ

สัญญาณที่ส่งผ่านไปในสายนั้นจะถูกลดทอนอย่างแน่นอนและเป็นผลทำให้เกิดการบิดเบือนของสัญญาณตามมานั้นคือ รูปร่างของสัญญาณที่ส่งมาจะผิดเพี้ยนไปจากสัญญาณต้นทาง ซึ่งเป็นผลทำให้ข่าวสารที่รับได้นั้นขาดความถูกต้องไป การบิดเบือนของสัญญาณจะเกิดได้ 2 ลักษณะคือ

1. การบิดเบือนของแอมพลิจูด (Amplitude Distortion) หรือ การลดทอน (Attenuation)
2. การบิดเบือนเนื่องจากการถูกหน่วงเวลา (Envelope Delay Distortion)

ในกรณีแรก แอมพลิจูดของสัญญาณจะต่ำกว่าสัญญาณจากต้นทาง ซึ่งแสดงว่าสัญญาณถูกลดทอนลงไป กรณีที่สอง การบิดเบือนของสัญญาณเกิดขึ้นเนื่องจากเกิดการหน่วงเวลาของการเดินทางของคลื่นจากจุดส่งไปยังจุดรับ นั่นคือในช่วงความถี่หนึ่งๆ ความเร็วของการเดินทางของสัญญาณจะมีค่าไม่คงที่ เร็วบ้าง ช้าบ้าง ซึ่งก็มีผลทำให้ข้อมูลที่ได้รับผิดพลาดไปได้


ในการสื่อสารที่มีการใช้โครงข่ายโทรศัพท์ร่วมกับระบบสื่อสารไมโครเวฟ เพื่อการส่งสัญญาณในระยะไกลๆ การผิดพลาดในทั้งสองกรณี ข้างต้นจะเกิดขึ้นอย่างแน่นอน สำหรับการส่งสัญญาณ ในระบบไมโครเวฟจะส่งสัญญาณในระดับ แนวสายตา หรือ แนวเส้นตรง เพราะมีฉะนั้นจะเกิดการสูญเสียเนื่องจากถูกส่วนโค้งของโลกบดบัง ดังนั้นการจัดตั้งสถานีรับ และ ส่งจึงต้องหาดำแหน่งของจุดส่งและจุดรับให้อยู่ในแนวเส้นตรงให้ได้ และจะต้องอาศัยสถานีทวนสัญญาณ (Repeater) เป็นตัวขยาย ระดับของสัญญาณเพื่อไม่ให้พลังงานของ สัญญาณอ่อนลงมากเกินไป แต่ข้อเสียของระบบดังกล่าวคือ ทำให้แถบความถี่แต่ละช่องของสัญญาณเล็กลงไปเล็กน้อย เนื่องจากการทำงานของอุปกรณ์ต่างๆ บางครั้งแถบความถี่ที่ใช้จะอยู่ระหว่าง 500 ถึง 2,900 Hz เท่านั้น เหตุผลที่ต้องลดแถบความถี่ลงก็เพื่อเป็นการจำกัด การเกิดการบิดเบือนของแอมพลิจูดให้น้อยลง ซึ่งแสดงดังรูป 2.32



รูปที่ 2.32 แสดงการบิดเบือนของสัญญาณในแถบความถี่

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

นอกเหนือจากการบิดเบือนของแอมพลิฟายด์แล้ว การบิดเบือนด้านความถี่ต่ำและความสูงก็ยังคงเกิดขึ้นได้เช่นกัน ดังรูปที่ 2.33 แสดงการบิดเบือนของสัญญาณในแถบความถี่ 300 ถึง 3,300 Hz ซึ่งเป็นความถี่ในระบบโทรศัพท์



รูปที่ 2.33 แสดงการหน่วงเวลาของสัญญาณ

ผลเสียที่เกิดจากการบิดเบือนของสัญญาณทั้งสองกรณีต่างก็มีผลให้แถบความถี่ที่ใช้งานลดลง ซึ่งทำให้จำนวนช่องสัญญาณที่ใช้งานลดลงตามไปด้วย แต่ข้อบกพร่องดังกล่าวก็สามารถแก้ไขได้โดยใช้เทคนิคของ อีควอลไลเซชัน (Equalization) โดยวิธีการดังกล่าวนี้ก็คือการทำการขยายแอมพลิฟายด์ของสัญญาณให้มีขนาดสูงขึ้นมากกว่าปกติก่อนที่จะส่งผ่านสายออกไป ดังนั้นขนาดของแอมพลิฟายด์ที่จะขยายถ้าเลือกให้เหมาะสมแล้ว แอมพลิฟายด์ของสัญญาณทางด้านรับหลังจากถูกบิดเบือนแล้วก็จะมีความเท่ากันทางด้านส่งพอดีทำให้คุณภาพของข่าวสารยังใช้ได้ นอกจากนี้ศูนย์กลางของแถบความถี่ที่ใช้งานลงก่อนที่จะส่งผ่านสายออกไป นอกจากนี้ยังสามารถช่วยปรับให้สัญญาณที่ถูกหน่วงเวลามีค่าหน่วงเวลาที่คงที่ตลอด

ตามคุณสมบัติของ Bell สายโทรศัพท์ที่สื่อกลางจะมีอยู่ 5 ชนิด โดยแต่ละชนิดจะยอมให้มีการบิดเบือนของสัญญาณอยู่ในช่วงที่แตกต่างกัน

2.17 สัญญาณรบกวน (Noise)

ปัญหาใหญ่ที่เกิดขึ้นในการสื่อสารก็คือ สัญญาณข้อมูลถูกรบกวนจากสัญญาณรบกวนต่างๆ ซึ่งอาจแบ่งได้สองพวกคือ Random noise และ Impulse noise โดย Random noise จะค่าสูงขึ้นถ้าระยะทางของสายเพิ่มขึ้นแต่ Impulse noise เกิดขึ้นจากอุปกรณ์ควบคุม Line Switching ที่ใช้ในระบบโทรศัพท์ ซึ่งในทางปฏิบัติ การที่กำจัดสัญญาณรบกวนให้หมดไปเลยนั้นไม่สามารถทำได้ เพียงแต่อาจลดให้มีขนาดน้อยลงเท่านั้นเอง นอกจากนี้ปัจจัยอื่นๆ ที่มีผลต่อการทำงานของโมเด็มคือ Phase Shifter , Harmonic


distortion และ Crosstalk Phase Shifter คือ การที่เฟสของสัญญาณเกิดการเปลี่ยนแปลงไปเรื่อยๆ อย่างต่อเนื่อง โดยจะเกิดการเลื่อนของเฟสไปเป็นค่าอื่นๆ อย่างต่อเนื่อง

Harmonic distortion หรือการบิดเบือนฮาร์โมนิก จะเกิดขึ้นหลังจากที่สัญญาณผ่านส่วนของวงจรขยายออกมาแล้วโดยฮาร์โมนิกอื่นที่เป็นจำนวนเท่าของความถี่พื้นฐาน (Fundamental Frequency) เช่น ฮาร์โมนิกที่ 2 ที่ 3 และอื่นๆ มีรูปร่างของสัญญาณเปลี่ยนไปทำให้สัญญาณข้อมูลที่ได้รับผิดพลาดไป Crosstalk เป็นปรากฏการณ์ที่เกิดขึ้นเนื่องจากเกิดการเหนี่ยวนำของสนามแม่เหล็กไฟฟ้า เข้าไปรบกวน สัญญาณข้อมูลที่ส่งเข้าไปในสาย เช่น จะสังเกตได้จากการพูดโทรศัพท์สาธารณะผู้พูดมักจะได้ยินเสียง เพลงมาจากสถานีวิทยุหรืออาจจะได้ยินเสียงของวิทยุตำรวจ เป็นต้น ซึ่งสนามแม่เหล็กไฟฟ้าที่เหนี่ยวนำ เข้ามานี้ จะส่งผลทำให้ประสิทธิภาพการรับฟังเสียงด้อยลงไป สำหรับวิธีการแก้ปัญหาข้อบกพร่องนี้ สามารถทำได้โดยใช้อุปกรณ์ switching ที่เป็นอิเล็กทรอนิกส์ หรือใช้เส้นใยนำแสง (Fiber Optics) ซึ่ง สามารถจะลดผลของการรบกวนเหล่านี้ลงได้อย่างมาก

2.18 ไมโครคอนโทรลเลอร์ PIC16F628


ไมโครคอนโทรลเลอร์ PIC มีสถาปัตยกรรมแบบฮาร์วาร์ด (Harvard architecture) กล่าวคือ มีการแยกหน่วยความจำโปรแกรมและหน่วยความจำข้อมูลออกจากกัน โดยมีบัสสำหรับติดต่อแยกกันด้วย ดังแสดงในรูปที่ 2.34 จะเห็นว่าซีพียูที่อยู่ภายในไมโครคอนโทรลเลอร์จะติดต่อกับหน่วยความจำโปรแกรมด้วยบัสแอดเดรส 13 บิต และบัสข้อมูลหน่วยความจำโปรแกรม 14 บิต ในขณะที่บัสสำหรับติดต่อกับหน่วยความจำข้อมูลและรีจิสเตอร์ภายในเป็นแบบ 8 บิตทั้งบัสแอดเดรส และบัสข้อมูล

นอกจากการจัดการสถาปัตยกรรมนี้แล้ว การกระทำคำสั่งของไมโครคอนโทรลเลอร์ PIC ยังใช้กระบวนการที่เรียกว่า ไปป์ไลน์ (pipeline) ทำให้สามารถเฟตช์คำสั่งถัดไป ในขณะที่กำลังเอ็กซีคิวต์คำสั่งในปัจจุบัน ส่งผลให้ความเร็วในการทำงานของไมโครคอนโทรลเลอร์เพิ่มมากขึ้น นั่นจึงเป็นที่มาของความสามารถในการกระทำคำสั่ง 1 คำสั่งภายในสัญญาณนาฬิกา 1 ลูก (กระบวนการเฟตช์ (fetch) เป็นกระบวนการเรียกคำสั่งออกจากหน่วยความจำโปรแกรม แล้วทำการแปลคำสั่งนั้นให้เป็นรหัสเลขฐานสิบหกเพื่อให้ซีพียูเข้าใจ ส่วนกระบวนการเอ็กซีคิวต์ (execute) เป็นการกระทำคำสั่งให้เกิดผลลัพธ์ตามที่คำสั่งนั้นๆ กำหนด) สำหรับการไปป์ไลน์แสดงดังในรูปที่ 2.35




รูปที่ 2.34 บล็อกไดอะแกรมแสดงรูปแบบสถาปัตยกรรมของไมโครคอนโทรลเลอร์แบบฮาร์วาร์ด

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.35 แสดงบล็อกไคอะแกรมของกระบวนการไปป์ไลน์ที่ใช้ในไมโครคอนโทรลเลอร์ PIC




รูปที่ 2.36 แสดงบล็อกไคอะแกรมของกระบวนการไปป์ไลน์เมื่อกระทำคำสั่งการกระโดด

เมื่อเริ่มต้นกระทำคำสั่งที่ 1 ซีพียูจะเฟตซ์คำสั่งจากหน่วยความจำโปรแกรมที่แอดเดรส n จากนั้นทำการเอ็กซิวต์ในไซเกิลต่อมา และที่ไซเกิลของการเอ็กซิวต์คำสั่งที่แอดเดรส n นั้น ซีพียูก็จะเริ่มต้นเอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เฟตซ์คำสั่งจากแอดเดรส $n+1$ ทันที เมื่อเอ็กซิวคิวด์คำสั่งที่แอดเดรส n เรียบร้อย ซีพียูก็จะสามารถเอ็กซิวคิวด์คำสั่งจากแอดเดรส $n+1$ ต่อเนื่องกันไปได้ในทันที และในทำนองเดียวกัน ขณะที่กำลังเอ็กซิวคิวด์คำสั่งแอดเดรส $n+1$ ซีพียูก็จะดำเนินการเฟตซ์คำสั่งที่แอดเดรส $n+2$ ต่อไป

แต่ถ้าคำสั่งที่กระทำนั้นเป็นคำสั่งการกระโดด จะมีขั้นตอนที่เพิ่มเข้ามา ดังแสดงในรูปที่ 2.36 เมื่อทำการเอ็กซิวคิวด์คำสั่งที่แอดเดรส n ซีพียูก็จะทำการเฟตซ์คำสั่งที่แอดเดรส $n+1$ ปรากฏว่าคำสั่งที่แอดเดรส $n+1$ นั้นเป็นคำสั่งการกระโดด ดังนั้นในไซเกิลต่อไปยังไม่เกิดการเอ็กซิวคิวด์ทันที แต่จะเป็นการเปลี่ยนค่าของโปรแกรมเคาน์เตอร์ (PC : Program Counter) ซึ่งเป็นรีจิสเตอร์ที่ใช้ในการระบุแอดเดรสถัดไปที่ซีพียูจะไปทำงาน ทำให้เกิดการกระโดดไปยังแอดเดรสใหม่ ในระหว่างที่เกิดการกระโดดไปยังแอดเดรสใหม่นั้น ซีพียูจะทำการเฟตซ์คำสั่งที่แอดเดรส $n+2$ ต่อไปตามขั้นตอนปกติ แต่ทว่าเมื่อการกระโดดสิ้นสุดลง แอดเดรสของการทำงานเปลี่ยนไป จึงไม่เกิดการเอ็กซิวคิวด์คำสั่งที่แอดเดรส $n+2$ แต่จะเกิดการเฟตซ์คำสั่งที่แอดเดรสใหม่ที่กระโดดมาแทน จากนั้นจึงเข้าสู่กระบวนการทำงานตามปกติต่อไป ดังนั้นคำสั่งการกระโดด จึงต้องใช้ขนาดของหน่วยความจำมากกว่า 1 ไบต์ ส่งผลให้ต้องใช้สัญญาณนาฬิกาในการกระทำคำสั่งในกลุ่มนี้ 2 ลูก ซึ่งแตกต่างจากคำสั่งอื่นๆ ของไมโครคอนโทรลเลอร์ PIC ที่ใช้สัญญาณนาฬิกาเพียง 1 ลูก

2.18.1 การทำงานของต่างๆ ของไมโครคอนโทรลเลอร์ PIC16F26



รูปที่ 2.37 แสดงการทำงานขาต่างๆ ของ PIC16F628

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Name	DIP Pin #	I/O/P Type	Buffer Type	Description
RA1/AN0	17	I/O	ST	- ขาพอร์ต RA1 - อินพุตวงจรแปลงสัญญาณ A/D ช่อง 0
RA0/AN1	18	I/O	ST	- ขาพอร์ต RA0 - อินพุตวงจรแปลงสัญญาณ A/D ช่อง 1
RA2/AN2/VREF	1	I/O	ST	- ขาพอร์ต RA2 - อินพุตวงจรแปลงสัญญาณ A/D ช่อง 2 - อินพุตแรงดันอ้างอิงของวงจรแปลง A/D
RA3/AN3/CMP1	2	I/O	ST	- ขาพอร์ต RA3 - อินพุตวงจรแปลงสัญญาณ A/D ช่อง 3 - เอาท์พุตของคอมพาราเตอร์ 1
RA4/T0CKI/CMP2	3	I/O	ST	- ขาพอร์ต RA4 - อินพุตสัญญาณนาฬิกาของไทม์เมอร์ 0 - เอาท์พุตของคอมพาราเตอร์ 2
RA5/MCLR/THV	4	I	ST	- ขาพอร์ต RA5 - ขารับสัญญาณรีเซ็ตหลัก (Master Clear Input) ทำงานที่ลอจิก "0" - THV ต้องมีค่าไม่เกิน VDD ในสภาวะปกติ
RA6/OSC2/CLKOUT	15	I/O	ST	- ขาพอร์ต RA6 - ขาคอนกรีตอล 2 - ในโหมด RC เป็นขาเอาท์พุตสัญญาณนาฬิกาความถี่ 1/4 ของสัญญาณที่ขา OSC1
RA7/OSC1/CLKIN	16	I/O	ST	- ขาพอร์ต RA7 - ขาคอนกรีตอล 1 - รับสัญญาณนาฬิกาจากภายนอก
RB0/INT	6	I/O	TTL/ST	- ขาพอร์ต RB7 - อินพุตรับสัญญาณอินเตอร์รัปต์จากภายนอก
RB1/RX/DT	7	I/O	TTL/ST	- ขาพอร์ต RB1 - ขาอินพุตของวงจร USART สำหรับเชื่อมต่อพอร์ตอนุกรม - ขาอินพุต/เอาท์พุต ข้อมูลที่ซิงโครนัส
RB2/TX/CK	8	I/O	TTL/ST	- ขาพอร์ต RB2 - ขาเอาท์พุตของวงจร USART สำหรับเชื่อมต่อพอร์ต

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

				อนุกรม - ขาอินพุต/เอาต์พุต สัญญาณนาฬิกาที่ซิงโครนัส
RB3/CCPI	9	I/O	TTL/ST	- ขาพอร์ต RB3 - อินพุตวงจรแคปเจอร์/เอาต์พุตวงจรเปรียบเทียบ/ เอาต์พุต PWM สำหรับโมดูล CCPI
RB4/PGM	10	I/O	TTL/ST	- ขาพอร์ต RB4 - ขาอินพุตรับการ โปรแกรมด้วยโวลท์ต่ำๆ
RB5	11	I/O	TTL	- ขาพอร์ต RB4
RB6/T1OSO/T1CKI	12	I/O	TTL/ST	- ขาพอร์ต RB6 - เอาต์พุตวงจรออสซิลเลเตอร์ของไทม์เมอร์ 1 - อินพุตสัญญาณนาฬิกาของไทม์เมอร์ 0
RB7/T1OSI	13	I/O	TTL/ST	- ขาพอร์ต RB7 - อินพุตวงจรออสซิลเลเตอร์ของไทม์เมอร์ 1
VSS	5	P	-	- ขาค่อกราวด์
VDD	14	P	-	- ขาต่อไฟเลี้ยง ใช้ได้ตั้งแต่ +2 ถึง +5.5V

Note : O = Output I/O = Input/Output P = power - = Not used
I = Input ST = Schmitt Trigger Input TTL = TTL Input

ตารางที่ 2.3 การทำงานของขาต่างๆ ใน PIC16F2X

2.18.2 คุณสมบัติทางเทคนิคของ PIC16F62X

คุณสมบัติหลัก

- ซีพียูเป็นแบบ RISC (Reduced Instruction-Set Computer) มีคำสั่งใช้งานเพียง 35 คำสั่ง
- สามารถกระทำคำสั่งโดยใช้สัญญาณเพียงหนึ่งลูก ยกเว้นคำสั่งการกระโดด
- ความถี่สัญญาณนาฬิกา ตั้งแต่ไฟตรงถึง 20 MHz
- ความเร็วในการทำคำสั่งหนึ่งรอบ ตั้งแต่ไฟตรงถึง 200 ns
- ตอบสนองแหล่งกำเนิดอินเตอร์รัปต์สูงสุดถึง 16 แหล่งขึ้นกับเบอร์ไมโครคอนโทรลเลอร์
- มีสแต็ก 8 ระดับ
- มีวงจรเพาเวอร์ออนรีเซต (POR)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Device	Memory		
	FLASH program	RAM Data	EEPROM Data
PIC16F627	1024 x 14	224 x 8	128 x 8
PIC16F628	2048 x 14	224 x 8	128 x 8

ตารางที่ 2.4 แสดงการเปรียบเทียบหน่วยความจำต่างๆ ระหว่าง PIC16F627 กับ PIC16F628

- มีเพาเวอร์อัพไทม์เมอร์ (PWRT) และออสซิลเลเตอร์สตาร์ทอัพไทม์เมอร์ (OST)
- มีวงจรวอร์คด็อกไทม์เมอร์ (WDT) ที่มีวงจรออสซิลเลเตอร์ในตัว ทำให้มีความน่าเชื่อถือในการทำงานสูง
- เลือกป้องกันข้อมูลทั้งในหน่วยความจำโปรแกรม และหน่วยความจำข้อมูลสามารถเลือกระดับการป้องกันได้
- มีโหมดประหยัดพลังงาน
- สามารถโปรแกรมโดยใช้แรงดัน +5V ได้
- แก้ไขข้อมูลในหน่วยความจำโปรแกรมด้วยกระบวนการ ICD (In-circuit Debugger) ผ่านพอร์ตเพียง 2 ขา
- ซีพียูสามารถอ่านและเขียนหน่วยความจำโปรแกรมได้
- ไฟเลี้ยง +2 ถึง +5.5V
- กระแสซิงก์และซอร์สของพอร์ต 25mA
- การใช้พลังงานไฟฟ้ากรณีไม่จับโหลด
 - น้อยกว่า 2mA ที่ไฟเลี้ยง +5V และสัญญาณนาฬิกา 4MHz
 - 20 μ A ที่ไฟเลี้ยง +3V และสัญญาณนาฬิกา 32kHz
 - น้อยกว่า 1 μ A ในโหมดประหยัดพลังงานหรือสแตนด์บาย

คุณสมบัติพิเศษเพิ่มเติม

- ไทม์เมอร์ 3 ตัวคือ 0 ขนาด 8 บิต มีปริสเกลเลอร์ขนาด 8 บิตในตัว, ไทม์เมอร์ 1 ขนาด 16 บิต พร้อมปริสเกลเลอร์ และไทม์เมอร์ 2 ขนาด 8 บิต มีปริสเกลเลอร์, โปสต์สเกลเลอร์ และรีจิสเตอร์คาบเวลา (period register) ขนาด 8 บิตในตัว
- มีโมดูล CCP 2 ชุด โดย
 - ส่วนตรวจจับสัญญาณหรือแคปเจอร์ (Capture) มีขนาด 16 บิต ความละเอียดสูงสุด 12.5 ns

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

- ส่วนเปรียบเทียบสัญญาณ (Compare) มีขนาด 16 บิต ความละเอียดสูงสุด 200 ns
- วงจร PWM มีความละเอียดสูงสุด 10 บิต
- มีวงจรแปลงสัญญาณอนาลอกเป็นดิจิทัล 10 บิต (5 ช่องสำหรับรุ่น 28 ขา และ 8 ช่องสำหรับรุ่น 40 ขา)
- วงจรเชื่อมต่ออุปกรณ์อนุกรมทั้ง SPI และ I²C
- วงจรสื่อสารข้อมูลอนุกรม (USART) พร้อมการตรวจจับแอดเดรส 9 บิต
- มีวงจรตรวจจับระดับแรงดันไฟเลี้ยง (บราวเอาต์ดีเทคชัน : Brown-out detection) เพื่อการรีเซ็ตซีพียู หรือเรียกว่า บราวเอาต์รีเซต (Brown-out reset : BOR)



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 3

การคำนวณและการสร้าง

ในบทนี้จะเป็นเรื่องของ การคำนวณและการสร้างวงจรขึ้นมาโดยอาศัยบล็อกไดอะแกรมดัง รูปที่ 3.1 มาสร้างเป็นวงจร โดยการสร้างวงจรจะทำให้ ได้ใกล้เคียงกับทฤษฎีและผลการทำงานที่ต้องการมากที่สุด



(a)



(b)



รูปที่ 3.1 (a) บล็อกไดอะแกรมของเครื่องส่ง
(b) บล็อกไดอะแกรมของเครื่องรับ

จากบล็อกไดอะแกรมภาคส่งด้านบนสามารถอธิบายการทำงานได้คือ SENSER ทำการแปลงความดันไปเป็นแรงดันไฟฟ้าโดยมีช่วงการแปลงอยู่ในช่วง 0-38 mV ใช้เซ็นเซอร์เบอร์ MPX10GP แล้วนำมาผ่านวงจรขยายแรงดันเพื่อให้ขนาดแรงดันอยู่ในช่วง 0-5 V โดยใช้ไอซีเบอร์ MPC602 ทำหน้าที่ขยายแรงดัน เมื่อได้ขนาดแรงดันที่เหมาะสมแล้วจะนำมาผ่านวงจรแปลงอนาลอกเป็นดิจิตอล เพื่อทำการแปลงเป็นสัญญาณข้อมูล เมื่อได้สัญญาณข้อมูลซึ่งเป็นสัญญาณดิจิตอลแล้วจะนำมาถอดเลขแบบ FSK เมื่อทำการถอดเลขแล้วจะได้สัญญาณ FSK ออกมาแล้วนำสัญญาณดังกล่าวมาทำการส่งออกอากาศโดยใช้เครื่องส่ง 27 MHz

บล็อกไดอะแกรมทางด้านรับสามารถอธิบายได้ดังนี้ เครื่องรับทำหน้าที่รับสัญญาณที่ส่งมาจากทางด้านส่ง โดยสัญญาณที่รับได้จะเป็นสัญญาณ FSK แล้วนำมาทำการถอดเลขเพื่อเอาข้อมูลที่เป็นสัญญาณดิจิตอลออกมาแล้วนำมาเข้าวงจรคอมพิวเตอร์ เพื่อเปรียบเทียบสัญญาณข้อมูลที่ได้รับเข้ามา แล้วทำการแสดงผลโดยใช้ 7-SEGMENT ควบคุมการทำงานโดยใช้ไมโครคอนโทรลเลอร์

3.1 การต่อใช้งานเซนเซอร์

ในโปรเจกต์นี้จะจำลองการทำงานการวัดระดับน้ำ เพื่อให้สะดวกในการทดลอง ดังนั้นจึงเลือกใช้เซนเซอร์ระดับน้ำที่ใช้งานในระดับน้ำที่ไม่ลึกมาก ใช้เบอร์ MPX10GP




รูปที่ 3.2 (a) วงจรสมมูลของ MPX10GP

(b) รูปการต่อใช้งานเซนเซอร์

ในการสร้างนั้นใช้ท่อพีวีซีขนาดเส้นผ่านศูนย์กลาง 2.5 นิ้ว สูงประมาณ 2.05 เมตร ใส่น้ำเข้าไปจนได้ระดับ 2 เมตร จากนั้นนำสายยางขนาดเล็กที่มีความยาวประมาณ 5 เมตร ให้ปลายข้างหนึ่งใส่เข้าไปในท่อระดับน้ำ ส่วนอีกข้างให้สวมที่ตัวเซนเซอร์ดังรูปที่ 3.2 (b) เซนเซอร์นี้จะแปลงความดันที่ได้รับมาจากสายยางเป็นแรงดัน น้ำยิ่งลึก ความดันก็สูง และ จะได้แรงดันที่สูงตามด้วย แต่ค่าแรงดันสูงสุดที่ได้ทางเอาท์พุทนั้น แต่ละเบอร์ก็มีค่าไม่เท่ากัน ในการทดลองจะใช้วิธีการเลื่อนตำแหน่งของสายยาง เป็นการจำลองระดับน้ำขึ้น และ ลงตามธรรมชาติ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


3.2 วงจรเพาเวอร์ซัพพลาย (Power Supply)



รูปที่ 3.3 วงจรภาคเพาเวอร์ซัพพลาย

จากรูปที่ 3.3 เป็นวงจรในส่วนเพาเวอร์ซัพพลาย ที่จ่ายกระแสไฟฟ้าให้กับส่วนต่างๆของวงจร หม้อแปลงจะแปลงแรงดันจาก 220 โวลต์เป็นแรงดันขนาด 12 โวลต์ผ่านไดโอดบริดจ์ได้แรงดันไฟฟ้ากระแสตรงประมาณ +16 โวลต์และ -16 โวลต์ จากนั้นแรงดันทางด้านบวกจะใช้ไอซีเรกกูเลเตอร์ 7812 และเบอร์ 7805 ได้เอาท์พุทเป็นแรงดัน +12 โวลต์และ +5 โวลต์ตามลำดับ ทางด้านแรงดันลบใช้ ไอซีเรกกูเลเตอร์ 7912 ได้เอาท์พุทเป็นแรงดัน -12 โวลต์

3.3 วงจรขยายแรงดัน




รูปที่ 3.4 แสดงวงจรขยายแรงดัน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

วงจรขยายแรงดันจะประกอบด้วยออปแอมป์ 3 ตัว โดย 2 ตัวแรกจะเป็นวงจรขยายแรงดันผลต่าง แล้วออปแอมป์ตัวที่ 3 จะต่อเป็นแบบ Non-Inverting Amplifier เป็นตัวขยายแรงดันตัวสุดท้าย และมี R7 กับ VR2 ต่อแบบแบ่งแรงดันเพื่อปรับให้เอาท์พุทมีแรงดันเริ่มต้นที่ 0V กำหนดการต่อตัวต้านทานในวงจรดังนี้ $R_1 = R_2$ และ $R_4 = R_5$ จะได้สมการดังนี้

$$V_{out} = (V_1 - V_2) \left(1 + \frac{R_1}{R_4} + \frac{2R_1}{VR_1} \right) - \left(\frac{V_{cc}VR_2}{R7 + VR_2} \right)$$

3.4 วงจรแปลงสัญญาณอนาลอกเป็นสัญญาณดิจิทัล



รูปที่ 3.5 แสดงวงจรแปลงอนาลอกเป็นดิจิทัล

การทำงานของวงจรแปลงอนาลอกเป็นดิจิทัลเริ่มจากไอซี ADC0804 เป็นไอซีแปลงสัญญาณอนาลอกเป็นดิจิทัลแบบ CMOS ขนาด 8 บิต ซึ่งทำงานแบบ Successive Approximation สามารถทำงานทั้งหมดได้ภายในตัวมันเอง ภายในตัวไอซีจะประกอบไปด้วยวงจรสร้างสัญญาณนาฬิกา และกำหนดค่าความถี่ได้จาก R1 และ C1

สัญญาณนาฬิกาสูงสุดที่ใช้กับไอซีคือ 64 KHz ซึ่งจะทำให้ใช้เวลาการแปลง 100 ไมโครวินาที โดยมีอัตราการแซมปลิงที่ 10 KHz แต่การใช้งานจริงจะไม่ใช้ค่าสูงสุด เพราะจะทำให้การส่งข้อมูลมีค่าเอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เกิน 960 แชนนัลถึงต่อวินาที ในโหมดการทำงานด้วยตนเองโดยไม่ต้องมีสัญญาณควบคุมจากภายนอก ขา Read (ขา2) กับขา Chip-select (ขา1) ของไอซีจะถูกต่อลงกราวด์ ส่วนขา Interrupt Output (ขา15) จะถูกต่อไปยังขา Write Data Input (ขา3) เพื่อให้การแปลงและการส่งข้อมูลเป็นไปอย่างอัตโนมัติ สวิตช์ S1 เป็นสวิตช์กดติดปลั๊กต่อบิต ต่อเอาไว้เพื่อทำหน้าที่รีเซ็ตเมื่อให้วงจรเริ่มทำงานครั้งแรก แรงดันอ้างอิงที่ใช้กับไอซี จะถูกสร้างขึ้นจากไอซีเบอร์ LM 336 ซึ่งจะสร้างแรงดันอ้างอิงขึ้นมา 2.5 V ผ่าน IC_{6,1} เบอร์ LM324 ซึ่งจะทำหน้าที่เป็นบัฟเฟอร์โดยมี VR₁ คอยปรับย่านแรงดันอีกที สำหรับขา -Vin จะใช้ปรับแรงดันศูนย์ ซึ่งจะกำหนดจาก R₃ , R₄ และ VR₂ ซึ่งจะต่ออยู่ในลักษณะของวงจรแบ่งแรงดันผ่านมายัง IC_{6,2} เป็นออปแอมป์ทำหน้าที่เป็นบัฟเฟอร์ก่อนจะส่งเข้าขา -Vin สัญญาณอินพุตที่ป้อนเข้าขา +Vin จะถูกแปลงเป็นข้อมูลดิจิตอลขนาด 8 บิต ออกทางขา 11 ถึงขา 18 ค่าแรงดันของการตรวจวัดอยู่ที่ย่าน 0-5 โวลต์ สามารถแปลงเป็นข้อมูลดิจิตอลได้ 256 ระดับ จากค่า 00000000 จนถึง 11111111 ค่าความแตกต่างระหว่างระดับสัญญาณจะอยู่ที่ 19.53 มิลลิโวลต์ หรือ 5 โวลต์/256ระดับ

ข้อมูลดิจิตอลที่ถูกแปลงออกมาจะป้อนให้กับ IC₁ เบอร์ 74165 เป็นชิพริจิสเตอร์ทำการเลื่อนข้อมูลแบบขนาน 8 บิต ส่งออกเอาต์พุตเป็นแบบอนุกรมตามจังหวะของสัญญาณนาฬิกา โดยการส่งข้อมูลเพื่อให้เป็นไปตามมาตรฐานการส่งข้อมูลแบบอะซิงโครนัส จะต้องส่งบิตเริ่มต้นและบิตปิดท้ายออกไปกับข้อมูลด้วย โดยเริ่มต้นจะกำหนดจาก IC_{4,1} เบอร์ 7474 ส่วนบิตปิดท้ายก็จะถูกกำหนดด้วย IC_{4,2} ขา Serial Input ของ IC₂ จะถูกต่อไว้ให้เป็นลอจิก "1" เสมอ ดังนั้นถ้าไม่มีการส่งข้อมูลจาก IC₁ แล้วข้อมูลจากขา Serial Input จะถูกส่งไปยังเอาต์พุตเปรียบเสมือนว่าเป็นการส่งบิตปิดท้ายไปนั่นเอง เมื่อ IC₁ ทำการแปลงสัญญาณอนาล็อกเป็นสัญญาณดิจิตอลเรียบร้อยแล้วก็จะส่งสัญญาณ INTR ออกไปให้กับขา WR IC₁ ก็จะส่งสัญญาณเอาต์พุตขนาด 8 บิต ออกไปยัง IC₂ โดยอัตโนมัติ และสัญญาณ INTR นี้จะส่งไปยังขา LOAD ของ IC₂ เพื่อให้ IC₂ รับข้อมูลได้ที่ชิพริจิสเตอร์ และสัญญาณ INTR ก็ยังส่งไปเป็นสัญญาณ CLR และ SET ให้กับ IC_{4,1} และ IC_{4,2} ตามลำดับ เพื่อกำหนดบิตเริ่มต้นและบิตปิดท้ายให้กับการส่งข้อมูล


สำหรับการกำหนดค่าอัตราบอดหรืออัตราการส่งข้อมูลจะใช้ IC₃ เบอร์ 4047 มำงานในลักษณะของวงจรอะอสซิลเลเตอร์แบบสี่เหลี่ยมจัตุรัส ออกแบบเพื่อให้ใช้กับชิพริจิสเตอร์ขนาน 10 ช่อง ตัวเก็บประจุ C₄ และ VR₃ ทำหน้าที่เป็นตัวปรับสัญญาณนาฬิกา IC_{5,1} เบอร์ 7404 ทำหน้าที่เป็น NOT GATE กลับค่าสัญญาณข้อมูลที่ได้ สำหรับ LED ทั้ง 8 ตัว จะใช้เป็นตัวแสดงผลการทำงานของข้อมูลที่แปลงได้จาก ADC0804 เพื่อตรวจสอบการทำงานของวงจร

3.5 วงจร FSK โมดูลเตเตอร์ และ ดีมอดูลเตเตอร์

วงจรมอดูลเตเตอร์และดีมอดูลเตเตอร์ใช้ไอซีเบอร์ TCM 3105 เป็นตัวมอดูลเตเตอร์และดีมอดูลเตเตอร์ โดย TCM 3105 เป็นไอซี FSK โมเดมทำหน้าที่มอดูลเลขันและดีมอดูลเลขันได้ในตัวเดียวกัน แต่ในโครงการนี้จะกำหนดให้รับอย่างเดียวกในภาครับและส่งอย่างเดียวกในภาคส่ง วงจรที่ใช้แสดงดังรูปที่ 3.5 สามารถกำหนดการรับ-ส่งและอัตราการส่งข้อมูลโดยเลือกที่ DIP-SW ตามตารางที่ 3.2 โดยใช้ขา TRS , TXR1 และ TXR2 โดยป้อนข้อมูลที่เป็นดิจิตอลเข้าที่ขา RXD และสัญญาณ FSK จะออกมาที่ขา TXA แล้วนำสัญญาณนี้ไปเข้าวงจรเครื่องส่ง 27 MHz เพื่อส่งออกอากาศต่อไป

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การทำงานของคีมอดูเลเตอร์จะนำสัญญาณ FSK ที่รับได้จากทางเครื่องรับมาเข้าที่ขา RXA เพื่อทำการคีมอดูเลต ข้อมูลที่ได้จะเป็นสัญญาณดิจิทัลออกมาทางขา TXD ซึ่งเป็นข้อมูลที่เรากำลังต้องการการทำงานของวงจรควบคุมโดย Clock ซึ่งต่อที่ขา OSC1 และ OSC2 โดยใช้ Crystal 4.4336 MHz ต่อร่วมกับ C ค่า 33 pF



รูปที่ 3.6 แสดงวงจรมอดูเลเตอร์และคีมอดูเลเตอร์

คุณสมบัติของ TCM3105 มีดังนี้

- เป็น โมเด็มซีพเคียวแบบ FSK
- สามารถใช้ได้ทั้งมาตรฐาน Bell 202 และ CCITT V23
- ส่งสัญญาณมอดูเลท ในอัตรา 75 , 150 , 600 และ 1,200 บอด (Baud)
- รับสัญญาณคีมอดูเลท ในอัตรา 5 , 75 , 150 , 600 และ 1,200 บอด (Baud)
- สามารถ รับ-ส่ง ข้อมูลด้วยอัตรา 1,200 บอด แบบ Half - Duplex

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

- สามารถส่งข้อมูลด้วยอัตรา 1,200 บอด และ รับข้อมูลด้วยอัตรา 150 บอด แบบ Full- Duplex
- มีวงจรหน่วงเวลา และ ฟิวเจอร์ ทั้งทางด้านส่งและด้านรับ ในชิพเดียวกัน
- ปรับระดับการดีเทคสัญญาณคลื่นพาหะ (Carrier) และ ตัดสัญญาณคลื่นพาหะ ทางด้านเอาต์พุท
- ใช้ไฟเลี้ยง 5V และกำลังต่ำ
- การสร้างออสซิลเลเตอร์เทคโนโลยี CMOS Silicon เกต

การทำงานของขาต่างๆของ TCM3105

PIN		หน้าที่การทำงาน
NO.	ชื่อ	
1	VDD	เป็นไฟเลี้ยงป้อนให้กับ TCM3105
2	CLK	เอาต์พุทสำหรับสัญญาณคล็อกต่อเนื่องที่ 16 เท่าของอัตราบิทที่เลือกไว้
3	CDT	ขาดีเทคสัญญาณคลื่นพาหะ ที่สัญญาณเอาต์พุทระดับต่ำบอกถึงคลื่นพาหะที่หายไป
4	RXA	รับสัญญาณอินพุทที่เป็นอนาล็อกซึ่งใช้รับสัญญาณจากสายที่เป็น AC
5	TRS	เลือกอินพุท รับ-ส่ง ขานี้เลือกตาม TXR1 และ TXR2 ตามมาตรฐานและโหมดที่ใช้ ดังตารางที่.....
6	NC	ไม่ได้เชื่อมต่อ
7	RXB	เป็นตัวรับการปรับไบอัสสำหรับการปรับค่าระดับจากภายนอกของตัวเปรียบเทียบ ตัวสุดท้ายเพื่อลดค่าบั่นทอนให้มีค่าน้อยที่สุด
8	RXD	รับสัญญาณเอาต์พุทดิจิทัลที่ถูกมอดูเลท มาร์คถูกแทนด้วยระดับสูง และสเปซถูก แทนด้วยระดับต่ำ ขา RXD ยังคงอยู่ระดับสูงถ้าไม่มีสัญญาณอนาล็อกเข้ามาที่ RXA
9	VSS	ขาไฟลบปกติจะต่อเข้ากับกราวด์
10	CDL	ขาปรับระดับการจับคลื่นพาหะ สำหรับการปรับภายนอกของทางเข้าของคลื่นพาหะ
11	TXA	ส่งสัญญาณเอาต์พุทซึ่งเป็นสัญญาณอนาล็อกสำหรับจะต้องมอดูเลทซึ่งต้องเป็น AC คัปปลิ่ง
12	TXR2	เป็นขาเลือกบิทเรท 2 ตามค่าของ TXR1 และ TRS และตามมาตรฐานกับโหมดที่ใช้ ดังตาราง 3.2
13	TXR1	เป็นขาเลือกบิทเรท 1 ตามค่าของ TXR2 และ TRS และตามมาตรฐานกับโหมดที่ใช้ ดังตาราง 3.2
14	TXD	ส่งสัญญาณดิจิทัล สำหรับป้อนข้อมูลเข้าเครื่องส่ง
15	OSC1	ใช้เชื่อมต่อออสซิลเลเตอร์ที่เป็นคริสตอลชนิด 4.4336 MHz ถ้า clock ภายนอกถูกใช้
16	OSC2	OSC2 จะเปิดไว้ และ จะใช้ clock ที่เชื่อมต่อกับ OSC1

ตารางที่ 3.1 การทำงานของขาต่างๆ ของ TCM310


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Standard	TRS	TXR1	TXR2	TRANSMIT	RECEIVE	Transmit	Receive	Clock (kHz)
				Bit Rate (Bit / s)	Bit Rate (Bit / s)	Freq (Hz)	Freq (Hz)	
CCITT V.23	0	0	0	1200	1200	M 1300 S 2100	M 1300 S 2100	19.11
	1	0	0	1200	75	M 1300 S 2100	M 390 S 450	19.11
	0	0	1	600	75	M 1300 S 2100	M 390 S 450	9.56
	1	0	1	600	600	M 1300 S 1700	M 1300 S 1700	9.56
	0	1	0	75	1200	M 390 S 450	M 1300 S 2100	19.11
	1	1	0	75	600	M 390 S 450	M 1300 S 1700	9.56
	0	1	1	75	75	M 390 S 450	M 390 S 450	1.19
BELL 202	CLK	0	0	1200	1200	M 1200 S 2200	M 1200 S 2200	19.11
	CLK/8	0	1	1200	150	M 1200 S 2200	M 387 S 487	19.11
	CLK/8	0	1	1200	5	M 1200 S 2200	M 387 S 0	19.11
	CLK	1	0	150	1200	M 387 S 487	M 1200 S 2200	19.11
	CLK	1	1	150	150	M 387 S 487	M 387 S 487	2.39
			1		5	1200	M 387 S 0	M 1200 S 2200
	1	1	1	TRANSMIT Disabled	1200	TRANSMIT Disabled	M 1200 S 2200	19.11

In this mode, the modulation is controlled by the TRS and TXR2 inputs. TXD is set to 1. If TRS = CLK & TXR2 = 0, then TXR = 387 Hz. If TRS = 1 & TXR2 = 1, then TXR = 0 Hz


ตารางที่ 3.2 โหมดการทำงานของ TCM3105

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3.7 บล็อกไดอะแกรมการทำงานของ TCM 3105

3.6 โครงสร้างเครื่องรับ - ส่งทั่วไป



รูปที่ 3.8 บล็อกไดอะแกรมของวิทยุรับ-ส่ง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รูปที่ 3.7 เป็นบล็อกไดอะแกรมพื้นฐานของวิทยุรับ-ส่งโดยทั่วไป ซึ่งการทำงานของแต่ละบล็อกจะอธิบายการทำงานได้ดังนี้

- ภาคกรองความถี่ต่ำผ่าน (Low Pass Filter) จะทำหน้าที่เป็นตัวกรองสัญญาณวิทยุ และเป็นตัวป้องกันความถี่ที่ไม่ต้องการเข้าสู่วงจร และไม่ให้สัญญาณที่ไม่ถูกต้องออกไปรบกวนเครื่องอื่นๆ ภายนอก
- ภาคอาร์เอฟฟรอนต์เอนด์ (RF front end) จะขยายสัญญาณวิทยุที่ได้รับมาจากสายอากาศ ซึ่งมีความแรงน้อยมาก ตัวทรานซิสเตอร์ที่ใช้ในภาคนี้จะขยายสัญญาณวิทยุเป็นช่วงกว้างๆ หรือหลายความถี่ ดังนั้นจึงต้องมีการกำหนดย่านความถี่ให้ทรานซิสเตอร์ทำงาน
- ภาคมิกเซอร์และโลคัลออสซิลเลเตอร์ ภาคออสซิลเลเตอร์จะเป็นตัวกำหนดความถี่ขึ้นมา และไปผสมกับความถี่ที่เข้ามาที่ภาคมิกเซอร์ ให้มีการหักล้างกันจนเหลือความถี่ค่ากลางเรียกว่า “ความถี่ไอเอฟ” เพื่อนำไปขยายต่อไป
- ภาคไอเอฟและดีเทกเตอร์ ความถี่ที่ได้มาจากการผสมกันระหว่างโลคัลออสซิลเลเตอร์ และสัญญาณวิทยุที่ต้องการจะเหลือเป็นความถี่ไอเอฟ และจะทำกรขยายให้มีความแรงขึ้นตามลำดับ ภาคดีเทกเตอร์จะทำหน้าที่ในการแปลงสัญญาณวิทยุให้เป็นความถี่เสียงที่สามารถรับฟังได้
- ภาคขยายเสียง จะทำการขยายเสียงให้แรงขึ้น และขับออกลำโพงเพื่อให้ความดังที่เพียงพอในการใช้งาน
- สวิตช์ จะทำหน้าที่คอยปิดและเปิดภาคขยายเสียง ซึ่งตามปกติแล้ววิทยุรับส่งนั้น เมื่อไม่ได้มีการส่งสัญญาณเข้ามา เครื่องรับจะทำการรับสัญญาณรบกวนในอากาศเข้ามา และทำการขยายออกลำโพงด้วย เราจะได้ยินเป็นเสียงซ่าที่แรงมาก ซึ่งไม่เป็นที่ต้องการ ดังนั้นภาคนี้จึงจำเป็นมาก ภาคสวิตช์จะเปิดเมื่อมีคลื่นวิทยุที่ต้องการเข้ามาเท่านั้น และจะปิดภาคขยายเสียงเมื่อไม่มีคลื่นวิทยุที่ต้องการเข้ามา แต่ในขณะเดียวกันภาครับของวิทยุส่วนอื่นๆ ยังคงทำงานตามปกติ
- ภาคปริแอมป์ จะทำหน้าที่ขยายสัญญาณความถี่เสียง ที่ได้จากไมโครโฟนให้แรงขึ้นจนกระทั่งเหมาะสมที่จะนำไปใช้งานได้
- ภาคออสซิลเลเตอร์และมอดูเลเตอร์ จะทำหน้าที่สร้างความถี่ที่วิทยุต้องการส่ง และในขณะเดียวกันก็จะนำเอาสัญญาณความถี่เสียงมาผสมกัน หรือมอดูเลตกันแบบ FM
- ภาคทวีคูณความถี่วิทยุ โดยปกติถ้าหากเป็นความถี่วิทยุที่สูงแล้ว การที่เราจะผสมสัญญาณพหูเข้าไปนั้น เปรอ์เซ็นต์การเปลี่ยนแปลง (ในระบบ FM) ของคลื่นวิทยุจะน้อย ซึ่งอาจมีผลทำให้เสียงเบา จึงนิยมที่ผสมหรือมอดูเลตที่ความถี่ต่ำและทวีคูณความถี่ให้สูงขึ้น ซึ่งก็จะมีผลทำให้สัญญาณที่มอดูเลตเข้าไปนั้นมีความดังเพิ่มขึ้นตามไปด้วย ซึ่งในที่นี้จะกำเนิดความถี่ที่ประมาณ 9 MHz และทำการทวีคูณขึ้น 3 เท่า เป็น 27 MHz
- ภาคไดรเวอร์และขยายกำลัง จะทำหน้าที่ขยายสัญญาณวิทยุให้แรงมากขึ้นก่อนส่งออกทางสายอากาศ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.6.1 การทำงานของวงจรภาคฟรอนต์เอนด์

สัญญาณคลื่นวิทยุที่เข้ามาทางสายอากาศจะถูกกรองสัญญาณข้างต้นโดยวงจรกรองความถี่ต่ำผ่าน ซึ่งประกอบด้วย L_{11} , L_{12} , L_{13} และ C_{56} , C_{57} , C_{58} โดยผ่านมาทาง C_1 โดยมี D_1 , D_2 ทำหน้าที่ป้องกันสัญญาณที่แรงมากเกินไป ขดลวด L_1 และ L_2 ต่อเป็นลักษณะดับเบิ้ลจูนเพื่อให้ได้สัญญาณที่ต้องการเท่านั้น ทรานซิสเตอร์ Q_1 เป็นภาคขยายความถี่วิทยุ ทำการขยายสัญญาณให้แรงขึ้น (เป็นทรานซิสเตอร์ชนิดสัญญาณรบกวนต่ำหรือ Low noise เท่านั้น) โดยมีขดลวด L_3 ต่อเป็นดับเบิ้ลจูนเช่นกัน ทำการคัปปลิงสัญญาณแล้วส่งผ่าน C_{11} เข้าไปยัง IC_1 ที่ขา 16 เพื่อเข้าวงจรมิกเซอร์ในตัว IC_1 ต่อไป

3.6.2 การทำงานของ MC3361BP

สัญญาณที่เข้ามาที่ขา 16 ของไอซีเบอร์ MC3361BP มีความถี่เท่ากับ 27.125MHz ในตัว IC_1 มีวงจรมิกเซอร์อยู่ในตัว ซึ่งปกติมักจะใช้โดยคอคริสตอลความถี่ 10.240 เข้าโดยตรงแต่ในวงจรจะใช้วงจรออสซิลเลเตอร์จากภายนอก ซึ่งในวงจรประกอบด้วย X'TAL1, Q_2 และจะสามารถผลิตความถี่ 26.670 MHz เข้าทางขา 2 ของ IC_1 ซึ่งเป็นขา OSC IN ความถี่ที่ถูกมิกซ์แล้วคือ 27.125 MHz – 26.670 MHz = 455 kHz ได้เป็นเอาต์พุตออกทางขา 3 ของ IC_1 ผ่านไปเป็นเซรามิกฟิลเตอร์ CFU, ซึ่งเป็นตัวกรองความถี่ โดยยอมให้ความถี่ 455 kHz ผ่านได้เท่านั้น


สัญญาณความถี่ 455 kHz หรือความถี่ไอเอฟนี้ส่งเข้ามาทางขา 5 ของ IC_1 โดยมี C_{16} และ C_{19} เป็นวงจรคัปปลิง และ L_6 เป็นควอดราเจอร์และทำการดีเทคออกมาเป็นสัญญาณความถี่เสียงแล้วส่งเข้าทางขา 9 เพื่อส่งผ่านไปทางภาคขยายต่อไป

สัญญาณเสียงที่ออกมาจากขา 9 มีทั้งความถี่เสียงและสัญญาณรบกวนออกมาด้วยกัน กล่าวคือ ถ้าสัญญาณความถี่วิทยุมาแรงน้อยสักก็จะลดลง ดังนั้น R_7 , C_{22} , C_{23} จะกรองให้ความถี่เสียงลงกรวดไฟที่เหลือแต่สัญญาณรบกวนที่ขา 10 และ 11 ของ IC_1 ซึ่งเป็นวงจรออปแอมป์มี R_8 เป็นตัวกำหนดอัตราขยาย

ไดโอด D_3 , D_4 และตัวเก็บประจุ C_{25} เป็นวงจรควบคุมระดับแรงดันให้คงที่ ผ่านทาง R_9 เข้าทางขา 12 ซึ่งเป็นวงจรเปรียบเทียบ โดยจุดนี้จะเปรียบเทียบกับแรงดัน 0.6 V ในตัวไอซีที่ขา 13 จะเป็น "ไอ" เพื่อขับให้ Q_3 และ Q_4 ไปเปิดปิดวงจรขยายเสียงคือ IC_2 ต่อไป


3.6.3 การทำงานของวงจรภาคส่ง

ทรานซิสเตอร์ Q_5 และ Q_6 เป็นภาคขยายสัญญาณจากไมโครโฟน Q_7 เป็นวงจรออสซิลเลเตอร์และมอดูเลเตอร์แบบ FM โดยจะกำเนิดความถี่ 27.0125/3 คือ 9.0416 MHz ทำการมอดูเลตกับสัญญาณความถี่เสียงจาก Q_6 โดยใช้วารีแคปไดโอด VC, ซึ่งจะเปลี่ยนค่าความจุตามค่าความแรงของสัญญาณเสียง ทำให้ความถี่ที่ผลิตได้ที่ Q_7 เปลี่ยนแปลงไปตามสัญญาณเสียง จากนั้นจึงส่งต่อไปให้ Q_8 และ L_8 เป็นวงจรขยายและทวีความถี่ขึ้น 3 เท่า ซึ่งจากการคูณความถี่ออกมาอย่างน้อย 3 ความถี่คือ F_1 , F_2 และ F_3 (9, 18, 27 MHz) ออกมา จึงต้องมีขดลวด L_9 ช่วยกันความถี่ที่ไม่ต้องการ คงให้เหลือ F_3 อย่างเดียว คือ 27.125 MHz และจะผ่านไปให้ Q_9 และ Q_{10} ทำการขยายกำลังต่อไป



รูปที่ 3.9 วงจรภาคส่ง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 3.10 วงจรภาครับ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.7 วงจรภาคแสดงผล

วงจรภาคแสดงผลใช้ไมโครคอนโทรลเลอร์เบอร์ PIC 16F628 ต่อใช้งานร่วมกับ 7-segment โดยเขียนโปรแกรมควบคุม สามารถแสดงผลได้ตั้งแต่ 0-99 ระดับ



รูปที่ 3.11 วงจร Display แสดงผล

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


บทที่ 4

การทดลองและผลการทดลอง

จากที่กล่าวมาแล้วในบทที่ 3 เป็นการออกแบบวงจรในส่วนต่างๆ ตามบล็อกไดอะแกรม ในบทนี้จะเป็นผลการทดลองของวงจรในส่วนต่างๆ

4.1 การทดลองการทำงานของเซนเซอร์

เนื่องจากท่อระดับน้ำที่เราใช้นั้นมีความสูงประมาณ 2.05 เมตร ดังนั้นทำการทดลองการแจ้งจะสะดวกกว่า จากการออกแบบในบทที่ 3 จะแสดงการติดตั้งดังรูป 4.1



รูปที่ 4.1 แสดงการต่อทดลองการทำงานของเซนเซอร์ระดับน้ำเบอร์ MPX10GP

ในการทดลองจะต่อไฟ +5V เข้าที่ขา 3 ต่อกาวัดเข้าที่ขา 1 ใช้มิเตอร์วัดแรงดัน +Vout และ -Vout ที่ขา 2 และ 4 ตามลำดับ จากการทดลองการทำงานของเซนเซอร์จะได้ผลการทดลองดังนี้

ความลึกของระดับน้ำ (m)	แรงดันเอาต์พุต (mV)
2.0	38
1.9	36
1.8	35
1.7	34
1.6	32
1.5	30


ตารางที่ 4.1 ผลการทดลองเซนเซอร์ระดับน้ำ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4.2 การทดลองการแปลงสัญญาณเอาต์พุตของเซนเซอร์


สัญญาณที่ได้จากเซนเซอร์เป็นแรงดัน 0 – 38 mV ดังนั้นจึงต้องแปลงให้เป็นสัญญาณข้อมูลก่อนถึงจะสามารถส่งข้อมูลแบบไร้สายได้

การแปลงสัญญาณนั้นได้ออกแบบให้ใช้วงจร 2 วงจร คือ วงจรขยายแรงดัน และ วงจรแปลงข้อมูลจากขานานเป็นอนุกรม ตามลำดับ ผลการทดลองที่ได้แสดงดังรูปที่ 4.2



รูปที่ 4.2 ตัวอย่างสัญญาณจากเซนเซอร์ที่แปลงสัญญาณแล้ว


4.3 ผลการทดลองการทำงานของวงจรแปลงอนาลอกเป็นดิจิตอล




รูปที่ 4.3 แสดงผลการแปลงอนาลอกเป็นดิจิตอลเมื่อป้อนอินพุตเป็น 0 โวลต์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ป้อนแรงดันอินพุทให้กับวงจรแปลงอนาลอกเป็นดิจิตอล โดยทำการป้อนตั้งแต่ 0 โวลต์และเพิ่มแรงดันขึ้นครั้งละ 1 โวลต์ที่ได้ผลการทดลองดังรูปที่ 4.3




รูปที่ 4.4 แสดงผลการแปลงอนาลอกเป็นดิจิตอลเมื่อป้อนอินพุทเป็น 1 โวลต์




รูปที่ 4.5 แสดงผลการแปลงอนาลอกเป็นดิจิตอลเมื่อป้อนอินพุทเป็น 2 โวลต์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 4.6 แสดงผลการแปลงนาลอกเป็นดิจิตอลเมื่อป้อนอินพุตเป็น 3 โวลต์



รูปที่ 4.7 แสดงผลการแปลงนาลอกเป็นดิจิตอลเมื่อป้อนแรงดันอินพุตเป็น 4 โวลต์


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.8 แสดงผลการแปลงอนาล็อกเป็นดิจิทัลเมื่อป้อนแรงดันอินพุตเป็น 5 โวลต์

4.4 ผลการทดลองวงจรมอดูเลเตอร์


ทำการป้อนสัญญาณอินพุตเข้าที่วงจรมอดูเลเตอร์ และ วัดรูปคลื่นทางด้านเอาต์พุตของวงจรมอดูเลเตอร์ โดยทำการทดลองเพิ่มความถี่อินพุตเป็นค่าต่างๆกันเพื่อดูผลการทำงานของวงจรมอดูเลเตอร์ ได้ผลการทดลองดังรูป



รูปที่ 4.9 แสดงผลการทดลองวงจรมอดูเลเตอร์เมื่อป้อนอินพุตความถี่ 300 Hz


- Ch 1 สัญญาณอินพุตความถี่ 300 Hz
- Ch 2 สัญญาณเอาต์พุตของวงจรมอดูเลเตอร์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.10 แสดงผลการทดลองวงจรมอดูเลเตอร์เมื่อป้อนอินพุตความถี่ 500 Hz


- Ch 1 สัญญาณอินพุตความถี่ 500 Hz
- Ch 2 สัญญาณเอาต์พุตของวงจรมอดูเลเตอร์



รูปที่ 4.11 แสดงผลการทดลองวงจรมอดูเลเตอร์เมื่อป้อนอินพุตความถี่ 900 Hz

- Ch 1 สัญญาณอินพุตความถี่ 900 Hz
- Ch 2 สัญญาณเอาต์พุตของวงจรมอดูเลเตอร์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 4.12 แสดงผลการทดลองวงจรมอดูเลเตอร์เมื่อป้อนอินพุตเป็นข้อมูลที่ได้จากเซ็นเซอร์วัดระดับน้ำ

- Ch 1 สัญญาณอินพุตจากเซ็นเซอร์ซึ่งผ่านวงจรแปลงอนาลอกเป็นดิจิตอล มาแล้ว
- Ch 2 สัญญาณเอาต์พุตของวงจรมอดูเลเตอร์

4.5 ผลการทดลองวงจรเครื่องรับเมื่อเปรียบเทียบกับสัญญาณข้อมูล


ทำการส่งข้อมูลผ่านทางเครื่องส่ง โดยการป้อนสัญญาณที่มอดูเลทแล้ว เข้าที่อินพุตของเครื่องส่ง แล้วทำการส่งออกอากาศ ทำการรับสัญญาณที่ส่งมาจากเครื่องส่งโดยใช้เครื่องรับสัญญาณแล้ววัดสัญญาณที่รับได้จากเอาต์พุตของเครื่องรับเปรียบเทียบกับสัญญาณข้อมูล



รูปที่ 4.13 แสดงผลการทดลองของเครื่องรับเมื่อป้อนข้อมูลความถี่ 60 Hz


- Ch 1 สัญญาณข้อมูลความถี่ 60 Hz
- Ch 2 สัญญาณ FSK ที่รับได้ที่เครื่องรับ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.14 แสดงผลการทดลองของเครื่องรับเมื่อป้อนข้อมูลความถี่ 300 Hz

- Ch 1 สัญญาณข้อมูลความถี่ 300 Hz
- Ch 2 สัญญาณ FSK ที่รับได้ที่เครื่องรับ




รูปที่ 4.15 แสดงผลการทดลองของเครื่องรับเมื่อป้อนข้อมูลความถี่ 500 Hz

- Ch 1 สัญญาณข้อมูลความถี่ 500 Hz
- Ch 2 สัญญาณ FSK ที่รับได้ที่เครื่องรับ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4.6 ผลการทดลองของเครื่องรับเมื่อเปรียบเทียบกับสัญญาณที่เข้าเครื่องส่ง

ทำการวัดสัญญาณ FSK ทางด้านส่งและทางด้านรับเปรียบเทียบกับสัญญาณที่ขาอินพุทของเครื่องส่ง และวัดสัญญาณที่รับได้จากเอาต์พุทของเครื่องรับเปรียบเทียบกัน




รูปที่ 4.16 แสดงผลการทดลองของเครื่องรับเมื่อเปรียบเทียบกับสัญญาณที่เข้าเครื่องส่ง

- Ch 1 สัญญาณ FSK ก่อนเข้าเครื่องส่ง
- Ch 2 สัญญาณ FSK ที่รับได้ที่เครื่องรับ


4.7 ผลการทดลองวงจรตีมอดูเลเตอร์

นำสัญญาณที่รับได้จากเครื่องรับมาเข้าที่อินพุทของวงจรตีมอดูเลเตอร์ ทำการตีมอดูเลทสัญญาณที่รับเข้ามาเพื่อให้ได้ข้อมูลเดิมเหมือนที่เครื่องส่งทำการส่งมา



รูปที่ 4.17 แสดงผลการตีความสัญญาณข้อมูลจากเครื่องรับ


- Ch 1 สัญญาณที่รับได้ที่เครื่องรับ
- Ch 2 สัญญาณที่ตีความเลขได้ที่วงจรตีความเลข



รูปที่ 4.18 แสดงผลการตีความเลขที่รับได้เปรียบเทียบกับสัญญาณข้อมูลอินพุตความถี่ 500 Hz


- Ch 1 สัญญาณข้อมูลทางด้านอินพุตของภาคส่งเมื่อข้อมูลมีความถี่ 500 Hz
- Ch 2 สัญญาณที่ตีความเลขได้ที่ทางด้านเครื่องรับ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.19 แสดงผลการตีมอดูเลขที่รับได้เปรียบเทียบกับสัญญาณข้อมูลอินพุตความถี่ 700 Hz

- Ch 1 สัญญาณข้อมูลทางด้านอินพุตของภาคส่งเมื่อข้อมูลมีความถี่ 700 Hz
- Ch 2 สัญญาณที่ตีมอดูเลขได้ทางด้านเครื่องรับ



รูปที่ 4.20 แสดงผลการตีมอดูเลขเปรียบเทียบกับสัญญาณข้อมูลอินพุต 1010 0011

- Ch 1 สัญญาณข้อมูล 1010 0011 ก่อนทำการมอดูเลข
- Ch 2 สัญญาณข้อมูลที่ตีมอดูเลขได้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 5

บทวิจารณ์และบทสรุป

การทำโครงการเรื่องระบบแสดงผลระดับน้ำโดยใช้เซ็นเซอร์แบบไร้สายนี้ มุ่งเน้นถึงหลักการในการมอดูเลทและดีมอดูเลทแบบ FSK ซึ่งการทำงานของภาคส่งและภาครับนั้นอาศัยหลักการของวงจรพื้นฐานต่างๆ มาประกอบกันเป็นวงจร โดยในการประกอบวงจรในแต่ละภาคนั้น มีปัญหาเกิดขึ้นแตกต่างกันออกไป ซึ่งสรุปได้ดังต่อไปนี้

ส่วนวงจรทางด้านภาคส่ง

การกำเนิดสัญญาณของตัวเซ็นเซอร์

ตัวกำเนิดสัญญาณข้อมูลใช้เซ็นเซอร์แบบแปลงความดันไปเป็นแรงดันไฟฟ้าเบอร์ MPX10GP โดยมีช่วงการทำงานในช่วง 0-38 mV แรงดันที่ได้ออกมามีขนาดน้อยมาก ต้องนำไปผ่านวงจรขยายแรงดันก่อนเพื่อให้แรงดันมีค่าเป็นโวลต์ซึ่งจะสามารถนำไปเข้าวงจรแปลงอนาลอกเป็นดิจิตอลได้

วงจรขยายแรงดัน

วงจรขยายแรงดันออกแบบโดยการใช้ไอซีเบอร์ MPC 602 ทำหน้าที่ขยายแรงดันให้มีขนาดใหญ่ขึ้น โดยการแปลงแรงดันที่มีค่าเป็นมิลลิโวลต์จากตัวเซ็นเซอร์ให้มีแรงดันเป็น 0-5 โวลต์เพื่อนำไปเข้าวงจรแปลงอนาลอกเป็นดิจิตอลต่อไป วงจรขยายแรงดันสามารถทำงานได้ดี

วงจรแปลงอนาลอกเป็นดิจิตอล

วงจรแปลงอนาลอกเป็นดิจิตอลใช้ไอซีเบอร์ ADC0804 ทำหน้าที่แปลงสัญญาณแรงดัน 0-5 โวลต์เป็นสัญญาณดิจิตอลขนาด 8 บิตในวงจรนี้ได้มีการเพิ่ม start bit และ stop bit เข้าไปกับสัญญาณข้อมูลแล้วทำการแปลงข้อมูลจากขานานเป็นอนุกรมโดยใช้ไอซีเบอร์ 74LS185 ปัญหาที่พบคือแรงดันจากวงจรเซ็นเซอร์มีความไม่แน่นอน ทำให้ข้อมูลที่แปลงออกมามีความไม่แน่นอนไปด้วย

วงจรมอดูเลเตอร์

วงจรมอดูเลเตอร์ใช้ไอซีเบอร์ TCM 3105 ทำงานเป็นวงจรมอดูเลเตอร์ โดยการมอดูเลทแบบ FSK จากผลการทดสอบแสดงให้เห็นว่าวงจรมอดูเลเตอร์สามารถทำงานได้ดี

วงจรเครื่องส่ง

วงจรเครื่องส่งใช้วงจรเครื่องส่ง 27 MHz โดยมอดูเลทแบบ FM ปัญหาที่พบในการทำงานของเครื่องส่งคือการจูนเครื่องส่งให้มีประสิทธิภาพสูงที่สุดนั้นทำได้ยาก และระยะทางในการส่งนั้นส่งได้ไม่ไกลตามต้องการเนื่องจากการจูนที่ไม่ถูกต้อง และมีสัญญาณรบกวนมากต้องทำการติดตั้งให้ดี เครื่องส่งสามารถส่งสัญญาณได้แต่ระยะทางในการส่งยังไม่เป็นที่พอใจ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ส่วนวงจรทางด้านภาครับ

วงจรเครื่องรับ

การทำงานของวงจรเครื่องรับจะมีปัญหาเช่นเดียวกับทางเครื่องส่งคือ การจูนเครื่องรับให้มีประสิทธิภาพทำได้ยาก และมีปัญหาจากการรบกวนของสัญญาณรบกวนทำให้สัญญาณที่รับได้มีรูปที่ไม่ค่อยชัดเจนเท่าไร แต่ก็สามารถรับสัญญาณที่ส่งมาจากภาคส่งได้

วงจรดีมอดูเลเตอร์

วงจรดีมอดูเลเตอร์ที่ใช้ไอซีเบอร์ TCM3105 เช่นเดียวกับวงจรมอดูเลเตอร์ โดยรับสัญญาณ FSK จากเครื่องรับมาทำการดีมอดูเลท จากผลการทดลองปรากฏว่าสามารถทำการดีมอดูเลทเอาสัญญาณข้อมูลคืนมาได้ แต่ว่าในการดีมอดูเลทจะมีการผิดพลาดของข้อมูลเป็นบางบิต อันเป็นผลเนื่องมาจากสัญญาณรบกวนและประสิทธิภาพของเครื่องส่งไม่ดีเท่าที่ควร



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บรรณานุกรม

1. ทฤษฎีเครื่องส่งวิทยุและสายอากาศ, น.อ.วิโรจน์ แก้วจันทร์, สกายบุ๊กส์, ปทุมธานี, 2548.
2. ปราโมทย์ วาดเขียน, ดร.วิวัฒน์ กิรานนท์, "พื้นฐานการสื่อสารข้อมูล", คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง, พิมพ์ครั้งที่ 1, 2536.
3. หลักการทำงาน เครื่องรับวิทยุและระบบวิทยุสื่อสาร, สุชาติ กังวารจิตต์, ซีเอ็ดยูเคชั่น, กรุงเทพฯ, 2521.
4. เรียนรู้และปฏิบัติการไมโครคอนโทรลเลอร์ PIC16F877, ณัฐพล วงศ์สุนทรชัย, ชัยวัฒน์ ลัมพรจิตรวีไล, อินโนเวตีฟ เอ็กเพอริเมนต์, กรุงเทพฯ, 2521.
5. John Markus, "Communications Circuits Ready-Reference". New York : McGraw-Hill, 1982.



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ภาคผนวก



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



10 kPa Uncompensated Silicon Pressure Sensors

The MPX10 series device is a silicon piezoresistive pressure sensor providing a very accurate and linear voltage output — directly proportional to the applied pressure. This standard, low cost, uncompensated sensor permits manufacturers to design and add their own external temperature compensating and signal conditioning networks. Compensation techniques are simplified because of the predictability of Motorola's single element strain gauge design.

Features

- Low Cost
- Patented Silicon Shear Stress Strain Gauge Design
- Ratiometric to Supply Voltage
- Easy to Use Chip Carrier Package Options
- Differential and Gauge Options

Application Examples

- Air Movement Control
- Environmental Control Systems
- Level Indicators
- Leak Detection
- Medical Instrumentation
- Industrial Controls
- Pneumatic Control Systems
- Robotics

Figure 1 shows a schematic of the internal circuitry on the stand-alone pressure sensor chip.




Figure 1. Uncompensated Pressure Sensor Schematic

VOLTAGE OUTPUT versus APPLIED DIFFERENTIAL PRESSURE

The differential voltage output of the X-ducer is directly proportional to the differential pressure applied.

The output voltage of the differential or gauge sensor increases with increasing pressure applied to the pressure side (P1) relative to the vacuum side (P2). Similarly, output voltage increases as increasing vacuum is applied to the vacuum side (P2) relative to the pressure side (P1).

Senseon and X-ducer are trademarks of Motorola, Inc.

REV 5

© Motorola, Inc. 1997

**MPX10
SERIES**

**0 to 10 kPa (0–1.45 psi)
35 mV FULL SCALE SPAN
(TYPICAL)**

**BASIC CHIP
CARRIER ELEMENT
CASE 344–15, STYLE 1**

**DIFFERENTIAL
PORT OPTION
CASE 344C–01, STYLE 1**

NOTE: Pin 1 is the notched pin.

PIN NUMBER			
1	Gnd	3	V _S
2	+V _{out}	4	-V _{out}



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

MPX10 SERIES

MAXIMUM RATINGS

Rating	Symbol	Value	Unit
Overpressure ⁽⁸⁾ (P1 > P2)	P _{max}	75	kPa
Burst Pressure ⁽⁸⁾ (P1 > P2)	P _{burst}	100	kPa
Storage Temperature	T _{stg}	-40 to +125	°C
Operating Temperature	T _A	-40 to +125	°C

OPERATING CHARACTERISTICS (V_S = 3.0 Vdc, T_A = 25°C unless otherwise noted, P1 > P2)

Characteristic	Symbol	Min	Typ	Max	Unit
Differential Pressure Range ⁽¹⁾	P _{OP}	0	—	10	kPa
Supply Voltage ⁽²⁾	V _S	—	3.0	6.0	Vdc
Supply Current	I _o	—	6.0	—	mAdc
Full Scale Span ⁽³⁾	V _{FSS}	20	35	50	mV
Offset ⁽⁴⁾	V _{off}	0	20	35	mV
Sensitivity	ΔV/ΔP	—	3.5	—	mV/kPa
Linearity ⁽⁵⁾	—	-1.0	—	1.0	%V _{FSS}
Pressure Hysteresis ⁽⁵⁾ (0 to 10 kPa)	—	—	± 0.1	—	%V _{FSS}
Temperature Hysteresis ⁽⁵⁾ (-40°C to +125°C)	—	—	± 0.5	—	%V _{FSS}
Temperature Coefficient of Full Scale Span ⁽⁵⁾	TCV _{FSS}	-0.22	—	-0.16	%V _{FSS} /°C
Temperature Coefficient of Offset ⁽⁵⁾	TCV _{off}	—	±15	—	μV/°C
Temperature Coefficient of Resistance ⁽⁵⁾	TCR	0.21	—	0.27	%Z _{in} /°C
Input Impedance	Z _{in}	400	—	550	Ω
Output Impedance	Z _{out}	750	—	1250	Ω
Response Time ⁽⁶⁾ (10% to 90%)	t _R	—	1.0	—	ms
Warm-Up	—	—	20	—	ms
Offset Stability ⁽⁹⁾	—	—	±0.5	—	%V _{FSS}

MECHANICAL CHARACTERISTICS

Characteristic	Symbol	Min	Typ	Max	Unit
Weight (Basic Element, Case 344-15)	—	—	2.0	—	Grams
Common Mode Line Pressure ⁽⁷⁾	—	—	—	690	kPa

NOTES:

- 1.0 kPa (kiloPascal) equals 0.145 psi.
- Device is ratiometric within this specified excitation range. Operating the device above the specified excitation range may induce additional error due to device self-heating.
- Full Scale Span (V_{FSS}) is defined as the algebraic difference between the output voltage at full rated pressure and the output voltage at the minimum rated pressure.
- Offset (V_{off}) is defined as the output voltage at the minimum rated pressure.
- Accuracy (error budget) consists of the following:
 - Linearity: Output deviation from a straight line relationship with pressure, using end point method, over the specified pressure range.
 - Temperature Hysteresis: Output deviation at any temperature within the operating temperature range, after the temperature is cycled to and from the minimum or maximum operating temperature points, with zero differential pressure applied.
 - Pressure Hysteresis: Output deviation at any pressure within the specified range, when this pressure is cycled to and from the minimum or maximum rated pressure, at 25°C.
 - TcSpan: Output deviation at full rated pressure over the temperature range of 0 to 85°C, relative to 25°C.
 - TcOffset: Output deviation with minimum rated pressure applied, over the temperature range of 0 to 85°C, relative to 25°C.
 - TCR: Z_{in} deviation with minimum rated pressure applied, over the temperature range of -40°C to +125°C, relative to 25°C.
- Response Time is defined as the time for the incremental change in the output to go from 10% to 90% of its final value when subjected to a specified step change in pressure.
- Common mode pressures beyond specified may result in leakage at the case-to-lead interface.
- Exposure beyond these limits may cause permanent damage or degradation to the device.
- Offset stability is the product's output deviation when subjected to 1000 hours of Pulsed Pressure, Temperature Cycling with Bias Test.

TEMPERATURE COMPENSATION

Figure 2 shows the typical output characteristics of the MPX10 series over temperature.

The X-ducer piezoresistive pressure sensor element is a semiconductor device which gives an electrical output signal proportional to the pressure applied to the device. This device uses a unique transverse voltage diffused semiconductor strain gauge which is sensitive to stresses produced in a thin silicon diaphragm by the applied pressure.

Because this strain gauge is an integral part of the silicon diaphragm, there are no temperature effects due to differences in the thermal expansion of the strain gauge and the diaphragm, as are often encountered in bonded strain gauge pressure sensors. However, the properties of the strain gauge itself are temperature dependent, requiring that the device be temperature compensated if it is to be used over an extensive temperature range.

Temperature compensation and offset calibration can be achieved rather simply with additional resistive components.

or by designing your system using the MPX2010D series sensor.

Several approaches to external temperature compensation over both -40 to +125°C and 0 to +80°C ranges are presented in Motorola Applications Note AN840.

LINEARITY

Linearity refers to how well a transducer's output follows the equation: $V_{out} = V_{off} + \text{sensitivity} \times P$ over the operating pressure range (Figure 3). There are two basic methods for calculating nonlinearity: (1) end point straight line fit or (2) a least squares best line fit. While a least squares fit gives the "best case" linearity error (lower numerical value), the calculations required are burdensome.

Conversely, an end point fit will give the "worst case" error (often more desirable in error budget calculations) and the calculations are more straightforward for the user. Motorola's specified pressure sensor linearities are based on the end point straight line method measured at the midrange pressure.




Figure 2. Output versus Pressure Differential




Figure 3. Linearity Specification Comparison




Figure 4. Cross-Sectional Diagram (not to scale)

Figure 4 illustrates the differential or gauge configuration in the basic chip carrier (Case 344-15). A silicone gel isolates the die surface and wire bonds from the environment, while allowing the pressure signal to be transmitted to the silicon diaphragm.

The MPX10 series pressure sensor operating characteris-

tics and internal reliability and qualification tests are based on use of dry air as the pressure media. Media other than dry air may have adverse effects on sensor performance and long term reliability. Contact the factory for information regarding media compatibility in your application.

MPX10 SERIES

PRESSURE (P1)/VACUUM (P2) SIDE IDENTIFICATION TABLE

Motorola designates the two sides of the pressure sensor as the Pressure (P1) side and the Vacuum (P2) side. The Pressure (P1) side is the side containing silicone gel which isolates the die from the environment. The Motorola MPX

pressure sensor is designed to operate with positive differential pressure applied, $P1 > P2$.

The Pressure (P1) side may be identified by using the table below:



Part Number	Case Type	Pressure (P1) Side Identifier
MPX10D	344-15	Stainless Steel Cap
MPX10DP	344C-01	Side with Part Marking
MPX10GP	344B-01	Side with Port Attached
MPX10GVP	344D-01	Stainless Steel Cap
MPX10GS	344E-01	Side with Port Attached
MPX10GSX	344F-01	Side with Port Attached

ORDERING INFORMATION

MPX10 series pressure sensors are available in differential and gauge configurations. Devices are available in the basic element package or with pressure port fittings which provide printed circuit board mounting ease and barbed hose pressure connections.



Device Type	Options	Case Type	MPX Series	
			Order Number	Device Marking
Basic Element	Differential	Case 344-15	MPX10D	MPX10D
Ported Elements	Differential	Case 344C-01	MPX10DP	MPX10DP
	Gauge	Case 344B-01	MPX10GP	MPX10GP
	Gauge Vacuum	Case 344D-01	MPX10GVP	MPX10GVP
	Gauge Stove Pipe	Case 344E-01	MPX10GS	MPX10D
	Gauge Axial	Case 344F-01	MPX10GSX	MPX10D

PACKAGE DIMENSIONS





MPX10 SERIES

PACKAGE DIMENSIONS — CONTINUED



PACKAGE DIMENSIONS — CONTINUED



CMOS 8-bit A/D converters

ADC0803/0804

DESCRIPTION

The ADC0803 family is a series of three CMOS 8-bit successive approximation A/D converters using a resistive ladder and capacitive array together with an auto-zero comparator. These converters are designed to operate with microprocessor-controlled buses using a minimum of external circuitry. The 3-State output data lines can be connected directly to the data bus.

The differential analog voltage input allows for increased common-mode rejection and provides a means to adjust the zero-scale offset. Additionally, the voltage reference input provides a means of encoding small analog voltages to the full 8 bits of resolution.

FEATURES

- Compatible with most microprocessors
- Differential inputs
- 3-State outputs
- Logic levels TTL and MOS compatible
- Can be used with internal or external clock
- Analog input range 0 V to V_{CC}
- Single 5 V supply
- Guaranteed specification with 1 MHz clock

PIN CONFIGURATION




Figure 1. Pin configuration

APPLICATIONS

- Transducer-to-microprocessor interface
- Digital thermometer
- Digitally-controlled thermostat
- Microprocessor-based monitoring and control systems

ORDERING INFORMATION

DESCRIPTION	TEMPERATURE RANGE	ORDER CODE	TOPSIDE MARKING	DWG #
20-pin plastic small outline (SO) package	0 to 70 °C	ADC0803CD, ADC0804CD	ADC0803-1CD, ADC0804-1CD	SOT163-1
20-pin plastic small outline (SO) package	-40 to 85 °C	ADC0803LCD, ADC0804LCD	ADC0803-1LCD, ADC0804-1LCD	SOT163-1
20-pin plastic dual in-line package (DIP)	0 to 70 °C	ADC0803CN, ADC0804CN	ADC0803-1CN, ADC0804-1CN	SOT146-1
20-pin plastic dual in-line package (DIP)	-40 to +85 °C	ADC0803LCN, ADC0804LCN	ADC0803-1LCN, ADC0804-1LCN	SOT146-1

ABSOLUTE MAXIMUM RATINGS

SYMBOL	PARAMETER	CONDITIONS	RATING	UNIT
V_{CC}	Supply voltage		6.5	V
	Logic control input voltages		-0.3 to +16	V
	All other input voltages		-0.3 to ($V_{CC} + 0.3$)	V
T_{amb}	Operating temperature range			°C
	ADC0803LCD/ADC0804LCD		-40 to +85	°C
	ADC0803LCN/ADC0804LCN		-40 to +85	°C
	ADC0803CD/ADC0804CD		0 to +70	°C
	ADC0803CN/ADC0804CN		0 to +70	°C
T_{stg}	Storage temperature		-65 to +150	°C
T_{sld}	Lead soldering temperature (10 seconds)		230	°C
P_D	Maximum power dissipation ¹	$T_{amb} = 25 °C$ (still air)		mW
	N package		1690	mW
	D package		1390	mW

NOTE:

1. Derate above 25 °C, at the following rates: N package at 13.5 mW/°C; D package at 11.1 mW/°C.

CMOS 8-bit A/D converters

ADC0803/0804

BLOCK DIAGRAM




Figure 2. Block diagram

CMOS 8-bit A/D converters

ADC0803/0804

DC ELECTRICAL CHARACTERISTICS

$V_{CC} = 5.0\text{ V}$, $f_{CLK} = 1\text{ MHz}$, $T_{min} \leq T_{amb} \leq T_{max}$, unless otherwise specified.

SYMBOL	PARAMETER	TEST CONDITIONS	LIMITS			UNIT
			Min	Typ	Max	
	ADC0803 relative accuracy error (adjusted)	Full-Scale adjusted			0.50	LSB
	ADC0804 relative accuracy error (unadjusted)	$V_{REF}/2 = 2.500\text{ V}_{DC}$			1	LSB
R_{IN}	$V_{REF}/2$ input resistance ³	$V_{CC} = 0\text{ V}^2$	400	680		Ω
	Analog input voltage range ³		-0.05		$V_{CC}+0.05$	V
	DC common-mode error	Over analog input voltage range		1/16	1/8	LSB
	Power supply sensitivity	$V_{CC} = 5\text{ V} \pm 10\%^1$		1/16		LSB
Control inputs						
V_{IH}	Logical "1" input voltage	$V_{CC} = 5.25\text{ V}_{DC}$	2.0		15	V_{DC}
V_{IL}	Logical "0" input voltage	$V_{CC} = 4.75\text{ V}_{DC}$			0.8	V_{DC}
I_{IH}	Logical "1" input current	$V_{IN} = 5\text{ V}_{DC}$		0.005	1	μA_{DC}
I_{IL}	Logical "0" input current	$V_{IN} = 0\text{ V}_{DC}$	-1	-0.005		μA_{DC}
Clock in and clock R						
V_{T+}	Clock in positive-going threshold voltage		2.7	3.1	3.5	V_{DC}
V_{T-}	Clock in negative-going threshold voltage		1.5	1.8	2.1	V_{DC}
V_H	Clock in hysteresis (V_{T+})-(V_{T-})		0.6	1.3	2.0	V_{DC}
V_{OL}	Logical "0" clock R output voltage	$I_{OL} = 360\text{ }\mu\text{A}$, $V_{CC} = 4.75\text{ V}_{DC}$			0.4	V_{DC}
V_{OH}	Logical "1" clock R output voltage	$I_{OH} = -360\text{ }\mu\text{A}$, $V_{CC} = 4.75\text{ V}_{DC}$	2.4			V_{DC}
Data output and INTR						
V_{OL}	Logical "0" output voltage					
	Data outputs	$I_{OL} = 1.6\text{ mA}$, $V_{CC} = 4.75\text{ V}_{DC}$			0.4	V_{DC}
	INTR outputs	$I_{OL} = 1.0\text{ mA}$, $V_{CC} = 4.75\text{ V}_{DC}$			0.4	V_{DC}
V_{OH}	Logical "1" output voltage	$I_{OH} = -360\text{ }\mu\text{A}$, $V_{CC} = 4.75\text{ V}_{DC}$	2.4			V_{DC}
		$I_{OH} = -10\text{ }\mu\text{A}$, $V_{CC} = 4.75\text{ V}_{DC}$	4.5			V_{DC}
I_{OZL}	3-State output leakage	$V_{OUT} = 0\text{ V}_{DC}$, CS = logical "1"	-3			μA_{DC}
I_{OZH}	3-State output leakage	$V_{OUT} = 5\text{ V}_{DC}$, CS = logical "1"			3	μA_{DC}
I_{SC}	+Output short-circuit current	$V_{OUT} = 0\text{ V}$, $T_{amb} = 25\text{ }^\circ\text{C}$	4.5	12		mA_{DC}
I_{SC}	-Output short-circuit current	$V_{OUT} = V_{CC}$, $T_{amb} = 25\text{ }^\circ\text{C}$	9.0	30		mA_{DC}
I_{CC}	Power supply current	$f_{CLK} = 1\text{ MHz}$, $V_{REF}/2 = \text{OPEN}$, CS = Logical "1", $T_{amb} = 25\text{ }^\circ\text{C}$		3.0	3.5	mA

NOTES:

- Analog inputs must remain within the range: $-0.05 \leq V_{IN} \leq V_{CC} + 0.05\text{ V}$.
- See typical performance characteristics for input resistance at $V_{CC} = 5\text{ V}$.
- $V_{REF}/2$ and V_{IN} must be applied after the V_{CC} has been turned on to prevent the possibility of latching.

CMOS 8-bit A/D converters

ADC0803/0804

AC ELECTRICAL CHARACTERISTICS

SYMBOL	PARAMETER	TO	FROM	TEST CONDITIONS	LIMITS			UNIT
					Min	Typ	Max	
	Conversion time			$f_{CLK} = 1 \text{ MHz}^1$	66		73	μs
f_{CLK}	Clock frequency ¹				0.1	1.0	3.0	MHz
	Clock duty cycle ¹				40		60	%
CR	Free-running conversion rate			$\overline{CS} = 0, f_{CLK} = 1 \text{ MHz}$ INTR tied to WR			13690	conv/s
$t_{W(WR)L}$	Start pulse width			$\overline{CS} = 0$	30			ns
t_{ACC}	Access time	Output	RD	$\overline{CS} = 0, C_L = 100 \text{ pF}$		75	100	ns
t_{1H}, t_{0H}	3-State control	Output	RD	$C_L = 10 \text{ pF}, R_L = 10 \text{ k}\Omega$ See 3-State test circuit		70	100	ns
t_{W1}, t_{R1}	INTR delay	INTR	WD or RD			100	150	ns
C_{IN}	Logic input capacitance					5	7.5	pF
C_{OUT}	3-State output capacitance					5	7.5	pF

NOTE:

1. Accuracy is guaranteed at $f_{CLK} = 1 \text{ MHz}$. Accuracy may degrade at higher clock frequencies.

FUNCTIONAL DESCRIPTION

These devices operate on the Successive Approximation principle. Analog switches are closed sequentially by successive approximation logic until the input to the auto-zero comparator [$V_{IN(+)} - V_{IN(-)}$] matches the voltage from the decoder. After all bits are tested and determined, the 8-bit binary code corresponding to the input voltage is transferred to an output latch. Conversion begins with the arrival of a pulse at the WR input if the CS input is low. On the High-to-Low transition of the signal at the WR or the CS input, the SAR is initialized, the shift register is reset, and the INTR output is set high. The A/D will remain in the reset state as long as the CS and WR inputs remain low. Conversion will start from one to eight clock periods after one or both of these inputs makes a Low-to-High transition. After the conversion is complete, the INTR pin will make a High-to-Low transition. This can be used to interrupt a processor, or otherwise signal the availability of a new conversion result. A read (RD) operation (with CS low) will clear the INTR line and enable the output latches. The device may be run in the free-running mode as described later. A conversion in progress can be interrupted by issuing another start command.

Digital Control Inputs

The digital control inputs (CS, WR, RD) are compatible with standard TTL logic voltage levels. The required signals at these inputs correspond to Chip Select, START Conversion, and Output Enable control signals, respectively. They are active-Low for easy interface to microprocessor and microcontroller control buses. For applications not using microprocessors, the CS input (Pin 1) can be grounded and the A/D START function is achieved by a negative-going pulse to the WR input (Pin 3). The Output Enable function is achieved by a logic low signal at the RD input (Pin 2), which may be grounded to constantly have the latest conversion present at the output.

ANALOG OPERATION

Analog Input Current

The analog comparisons are performed by a capacitive charge summing circuit. The input capacitor is switched between $V_{IN(+)}$ and $V_{IN(-)}$, while reference capacitors are switched between taps on the reference voltage divider string. The net charge corresponds to the weighted difference between the input and the most recent total value set by the successive approximation register.

The internal switching action causes displacement currents to flow at the analog inputs. The voltage on the on-chip capacitance is switched through the analog differential input voltage, resulting in proportional currents entering the $V_{IN(+)}$ input and leaving the $V_{IN(-)}$ input. These transient currents occur at the leading edge of the internal clock pulses. They decay rapidly so do not inherently cause errors as the on-chip comparator is strobed at the end of the clock period.

Input Bypass Capacitors and Source Resistance

Bypass capacitors at the input will average the charges mentioned above, causing a DC and an AC current to flow through the output resistance of the analog signal sources. This charge pumping action is worse for continuous conversions with the $V_{IN(+)}$ input at full scale. This current can be a few microamps, so bypass capacitors should NOT be used at the analog inputs of the $V_{REF}/2$ input for high resistance sources ($> 1 \text{ k}\Omega$). If input bypass capacitors are desired for noise filtering and a high source resistance is desired to minimize capacitor size, detrimental effects of the voltage drop across the input resistance can be eliminated by adjusting the full scale with both the input resistance and the input bypass capacitor in place. This is possible because the magnitude of the input current is a precise linear function of the differential voltage.

CMOS 8-bit A/D converters

ADC0803/0804

Large values of source resistance where an input bypass capacitor is not used will not cause errors as the input currents settle out prior to the comparison time. If a low pass filter is required in the system, use a low valued series resistor (< 1 k Ω) for a passive RC section or add an op amp active filter (low pass). For applications with source resistances at or below 1 k Ω , a 0.1 μ F bypass capacitor at the inputs will prevent pickup due to series lead inductance or a long wire. A 100 Ω series resistor can be used to isolate this capacitor (both the resistor and capacitor should be placed out of the feedback loop) from the output of the op amp, if used.

Analog Differential Voltage Inputs and Common-Mode Rejection

These A/D converters have additional flexibility due to the analog differential voltage input. The $V_{IN(-)}$ input (Pin 7) can be used to subtract a fixed voltage from the input reading (tare correction). This is also useful in a 4/20 mA current loop conversion. Common-mode noise can also be reduced by the use of the differential input.

The time interval between sampling $V_{IN(+)}$ and $V_{IN(-)}$ is 4.5 clock periods. The maximum error due to this time difference is given by:

$$V(\max) = (V_P) (2f_{CM}) (4.5/f_{CLK})$$

where:

V = error voltage due to sampling delay

V_P = peak value of common-mode voltage

f_{CM} = common mode frequency

For example, with a 60 Hz common-mode frequency, f_{CM} , and a 1 MHz A/D clock, f_{CLK} , keeping this error to 1/4 LSB (about 5 mV) would allow a common-mode voltage, V_P , which is given by:

$$V_P = \frac{V(\max) (f_{CLK})}{(2f_{CM})(4.5)}$$

or

$$V_P = \frac{(5 \times 10^{-3}) (10^6)}{(6.28) (60) (4.5)} = 2.95V$$

The allowed range of analog input voltages usually places more severe restrictions on input common-mode voltage levels than this, however.

An analog input span less than the full 5 V capability of the device, together with a relatively large zero offset, can be easily handled by use of the differential input. (See Reference Voltage Span Adjust).

Noise and Stray Pickup

The leads of the analog inputs (Pins 6 and 7) should be kept as short as possible to minimize input noise coupling and stray signal pick-up. Both EMI and undesired digital signal coupling to these inputs can cause system errors. The source resistance for these inputs should generally be below 5 k Ω to help avoid undesired noise pickup. Input bypass capacitors at the analog inputs can create errors as described previously. Full scale adjustment with any input bypass capacitors in place will eliminate these errors.

Reference Voltage

For application flexibility, these A/D converters have been designed to accommodate fixed reference voltages of 5V to Pin 20 or 2.5 V to Pin 9, or an adjusted reference voltage at Pin 9. The reference can be set by forcing it at $V_{REF/2}$ input, or can be determined by the supply voltage (Pin 20). Figure 6 indicates how this is accomplished.

Reference Voltage Span Adjust

Note that the Pin 9 ($V_{REF/2}$) voltage is either 1/2 the voltage applied to the V_{CC} supply pin, or is equal to the voltage which is externally forced at the $V_{REF/2}$ pin. In addition to allowing for flexible references and full span voltages, this also allows for a ratiometric voltage reference. The internal gain of the $V_{REF/2}$ input is 2, making the full-scale differential input voltage twice the voltage at Pin 9.

For example, a dynamic voltage range of the analog input voltage that extends from 0 to 4 V gives a span of 4 V (4–0), so the $V_{REF/2}$ voltage can be made equal to 2 V (half of the 4 V span) and full scale output would correspond to 4 V at the input.

On the other hand, if the dynamic input voltage had a range of 0.5 to 3.5 V, the span or dynamic input range is 3 V (3.5–0.5). To encode this 3 V span with 0.5 V yielding a code of zero, the minimum expected input (0.5 V, in this case) is applied to the $V_{IN(-)}$ pin to account for the offset, and the $V_{REF/2}$ pin is set to 1/2 the 3 V span, or 1.5 V. The A/D converter will now encode the $V_{IN(+)}$ signal between 0.5 and 3.5 V with 0.5 V at the input corresponding to a code of zero and 3.5 V at the input producing a full scale output code. The full 8 bits of resolution are thus applied over this reduced input voltage range. The required connections are shown in Figure 7.

Operating Mode

These converters can be operated in two modes:

- 1) absolute mode
- 2) ratiometric mode

In absolute mode applications, both the initial accuracy and the temperature stability of the reference voltage are important factors in the accuracy of the conversion. For $V_{REF/2}$ voltages of 2.5 V, initial errors of ± 10 mV will cause conversion errors of ± 1 LSB due to the gain of 2 at the $V_{REF/2}$ input. In reduced span applications, the initial value and stability of the $V_{REF/2}$ input voltage become even more important as the same error is a larger percentage of the $V_{REF/2}$ nominal value. See Figure 8.

In ratiometric converter applications, the magnitude of the reference voltage is a factor in both the output of the source transducer and the output of the A/D converter, and, therefore, cancels out in the final digital code. See Figure 9.

Generally, the reference voltage will require an initial adjustment. Errors due to an improper reference voltage value appear as full-scale errors in the A/D transfer function.

ERRORS AND INPUT SPAN ADJUSTMENTS

There are many sources of error in any data converter, some of which can be adjusted out. Inherent errors, such as relative accuracy, cannot be eliminated, but such errors as full-scale and zero scale offset errors can be eliminated quite easily. See Figure 7.

Zero Scale Error

Zero scale error of an A/D is the difference of potential between the ideal 1/2 LSB value (9.8 mV for $V_{REF/2}=2.500$ V) and that input voltage which just causes an output transition from code 0000 0000 to a code of 0000 0001.

If the minimum input value is not ground potential, a zero offset can be made. The converter can be made to output a digital code of 0000 0000 for the minimum expected input voltage by biasing the $V_{IN(-)}$ input to that minimum value expected at the $V_{IN(-)}$ input to that minimum value expected at the $V_{IN(+)}$ input. This uses the differential mode of the converter. Any offset adjustment should be done prior to full scale adjustment.

CMOS 8-bit A/D converters

ADC0803/0804

Full Scale Adjustment

Full scale gain is adjusted by applying any desired offset voltage to $V_{IN(-)}$, then applying the $V_{IN(+)}$ a voltage that is $1\frac{1}{2}$ LSB less than the desired analog full-scale voltage range and then adjusting the magnitude of $V_{REF/2}$ input voltage (or the V_{CC} supply if there is no $V_{REF/2}$ input connection) for a digital output code which just changes from 1111 1110 to 1111 1111. The ideal $V_{IN(+)}$ voltage for this full-scale adjustment is given by:

$$V_{IN(+)} = V_{IN(-)} - 1.5 \times \frac{V_{MAX} - V_{MIN}}{255}$$

where:

V_{MAX} = high end of analog input range (ground referenced)

V_{MIN} = low end (zero offset) of analog input (ground referenced)

CLOCKING OPTION

The clock signal for these A/Ds can be derived from external sources, such as a system clock, or self-clocking can be accomplished by adding an external resistor and capacitor, as shown in Figure 11.

Heavy capacitive or DC loading of the CLK R pin should be avoided as this will disturb normal converter operation. Loads less than 50pF are allowed. This permits driving up to seven A/D converter CLK IN pins of this family from a single CLK R pin of one converter. For larger loading of the clock line, a CMOS or low power TTL buffer or PNP input logic should be used to minimize the loading on the CLK R pin.

Restart During a Conversion

A conversion in process can be halted and a new conversion began by bringing the CS and WR inputs low and allowing at least one of them to go high again. The output data latch is not updated if the conversion in progress is not completed; the data from the previously completed conversion will remain in the output data latches until a subsequent conversion is completed.

Continuous Conversion

To provide continuous conversion of input data, the CS and RD inputs are grounded and INTR output is tied to the WR input. This INTR/WR connection should be momentarily forced to a logic low upon power-up to insure circuit operation. See Figure 10 for one way to accomplish this.

DRIVING THE DATA BUS

This CMOS A/D converter, like MOS microprocessors and memories, will require a bus driver when the total capacitance of the data bus gets large. Other circuitry tied to the data bus will add to the total capacitive loading, even in the high impedance mode.

There are alternatives in handling this problem. The capacitive loading of the data bus slows down the response time, although DC specifications are still met. For systems with a relatively low CPU clock frequency, more time is available in which to establish proper logic levels on the bus, allowing higher capacitive loads to be driven (see Typical Performance Characteristics).

At higher CPU clock frequencies, time can be extended for I/O reads (and/or writes) by inserting wait states (8880) or using clock-extending circuits (6800, 8035).

Finally, if time is critical and capacitive loading is high, external bus drivers must be used. These can be 3-State buffers (low power Schottky is recommended, such as the N74LS240 series) or special higher current drive products designed as bus drivers. High current bipolar bus drivers with PNP inputs are recommended as the PNP input offers low loading of the A/D output, allowing better response time.

POWER SUPPLIES

Noise spikes on the V_{CC} line can cause conversion errors as the internal comparator will respond to them. A low inductance filter capacitor should be used close to the converter V_{CC} pin and values of 1 μ F or greater are recommended. A separate 5 V regulator for the converter (and other 5 V linear circuitry) will greatly reduce digital noise on the V_{CC} supply and the attendant problems.

WIRING AND LAYOUT PRECAUTIONS

Digital wire-wrap sockets and connections are not satisfactory for breadboarding this (or any) A/D converter. Sockets on PC boards can be used. All logic signal wires and leads should be grouped or kept as far as possible from the analog signal leads. Single wire analog input leads may pick up undesired hum and noise, requiring the use of shielded leads to the analog inputs in many applications.

A single-point analog ground separate from the logic or digital ground points should be used. The power supply bypass capacitor and the self-clocking capacitor, if used, should be returned to digital ground. Any $V_{REF/2}$ bypass capacitor, analog input filter capacitors, and any input shielding should be returned to the analog ground point. Proper grounding will minimize zero-scale errors which are present in every code. Zero-scale errors can usually be traced to improper board layout and wiring.

CMOS 8-bit A/D converters

ADC0803/0804

APPLICATIONS

Microprocessor Interfacing

This family of A/D converters was designed for easy microprocessor interfacing. These converters can be memory mapped with appropriate memory address decoding for CS (read) input. The active-Low write pulse from the processor is then connected to the WR input of the A/D converter, while the processor active-Low read pulse is fed to the converter RD input to read the converted data. If the clock signal is derived from the microprocessor system clock, the designer/programmer should be sure that there is no attempt to read the converter until 74 converter clock pulses after the start pulse goes high. Alternatively, the INTR pin may be used to interrupt the processor to cause reading of the converted data. Of course, the converter can be connected and addressed as a peripheral (in I/O space), as shown in Figure 12. A bus driver should be used as a buffer to the A/D output in large microprocessor systems where the data leaves the PC board and/or must drive capacitive loads in excess of 100 pF. See Figure 14.

Interfacing the SCN8048 microcomputer family is pretty simple, as shown in Figure 13. Since the SCN8048 family has 24 I/O lines, one of these (shown here as bit 0 or port 1) can be used as the chip select signal to the converter, eliminating the need for an address decoder. The RD and WR signals are generated by reading from and writing to a dummy address.

Digitizing a Transducer Interface Output

Circuit Description

Figure 15 shows an example of digitizing transducer interface output voltage. In this case, the transducer interface is the NE5521, an LVDT (Linear Variable Differential Transformer) Signal Conditioner. The diode at the A/D input is used to insure that the input to the A/D does not go excessively beyond the supply voltage of the A/D. See

the NE5521 data sheet for a complete description of the operation of that part.

Circuit Adjustment

To adjust the full scale and zero scale of the A/D, determine the range of voltages that the transducer interface output will take on. Set the LVDT core for null and set the Zero Scale Scale Adjust Potentiometer for a digital output from the A/D of 1000 000. Set the LVDT core for maximum voltage from the interface and set the Full Scale Adjust potentiometer so the A/D output is just barely 1111 1111.

A Digital Thermostat

Circuit Description

The schematic of a Digital Thermostat is shown in Figure 16. The A/D digitizes the output of the LM35, a temperature transducer IC with an output of 10 mV per °C. With VREF/2 set for 2.56 V, this 10 mV corresponds to 1/2 LSB and the circuit resolution is 2 °C. Reducing VREF/2 to 1.28 yields a resolution of 1 °C. Of course, the lower VREF/2 is, the more sensitive the A/D will be to noise.

The desired temperature is set by holding either of the set buttons closed. The SCC80C451 programming could cause the desired (set) temperature to be displayed while either button is depressed and for a short time after it is released. At other times the ambient temperature could be displayed.

The set temperature is stored in an SCN8051 internal register. The A/D conversion is started by writing anything at all to the A/D with port pin P10 set high. The desired temperature is compared with the digitized actual temperature, and the heater is turned on or off by clearing setting port pin P12. If desired, another port pin could be used to turn on or off an air conditioner.

The display drivers are NE587s if common anode LED displays are used. Of course, it is possible to interface to LCD displays as well.

CMOS 8-bit A/D converters

ADC0803/0804

TYPICAL PERFORMANCE CHARACTERISTICS




Figure 3. Typical Performance Characteristics

CMOS 8-bit A/D converters

ADC0803/0804

3-STATE TEST CIRCUITS AND WAVEFORMS (ADC0801-1)




Figure 4. 3-State Test Circuits and Waveforms (ADC0801-1)

TIMING DIAGRAMS (All timing is measured from the 50% voltage points)




Figure 5. Timing Diagrams

CMOS 8-bit A/D converters

ADC0803/0804




Figure 6. Internal Reference Design




Figure 7. Offsetting the Zero Scale and Adjusting the Input Range (Span)




Figure 8. Absolute Mode of Operation

CMOS 8-bit A/D converters

ADC0803/0804




Figure 9. Ratiometric Mode of Operation with Optional Full Scale Adjustment




Figure 10. Connection for Continuous Conversion




Figure 11. Self-Clcking the Converter




Figure 12. Interfacing to 8080A Microprocessor

CMOS 8-bit A/D converters

ADC0803/0804




Figure 13. SCN8051 interfacing




Figure 14. Buffering the A/D Output to Drive High Capacitance Loads and for Driving Off-Board Loads





Figure 15. Digitizing a Transducer Interface Output

CMOS 8-bit A/D converters

ADC0803/0804

SO20: plastic small outline package; 20 leads; body width 7.5 mm

SOT163-1



DIMENSIONS (inch dimensions are derived from the original mm dimensions)

UNIT	A max.	A ₁	A ₂	A ₃	b _p	c	D ⁽¹⁾	E ⁽¹⁾	e	H _E	L	L _p	Q	v	w	y	z ⁽¹⁾	φ
mm	2.65	0.30 0.10	2.45 2.25	0.25	0.49 0.36	0.32 0.23	13.0 12.6	7.6 7.4	1.27	10.65 10.00	1.4	1.1 0.4	1.1 1.0	0.25	0.25	0.1	0.9 0.4	8° 0°
inches	0.10	0.012 0.004	0.096 0.089	0.01	0.019 0.014	0.013 0.009	0.51 0.49	0.30 0.29	0.050	0.419 0.394	0.055	0.043 0.016	0.043 0.039	0.01	0.01	0.004	0.035 0.016	

Note

1. Plastic or metal protrusions of 0.15 mm maximum per side are not included.


OUTLINE VERSION	REFERENCES			EUROPEAN PROJECTION	ISSUE DATE
	IEC	JEDEC	EIAJ		
SOT163-1	076E04	MS-013			97-06-22 99-12-27

CMOS 8-bit A/D converters

ADC0803/0804

DIP20: plastic dual in-line package; 20 leads (300 mil)

SOT146-1



DIMENSIONS (Inch dimensions are derived from the original mm dimensions)

UNIT	A max.	A ₁ min.	A ₂ max.	b	b ₁	c	D ⁽¹⁾	E ⁽¹⁾	e	e ₁	L	M _E	M _H	w	Z ⁽¹⁾ max.
mm	4.2	0.51	3.2	1.73 1.30	0.53 0.38	0.36 0.23	28.92 26.54	6.40 6.22	2.54	7.62	3.80 3.05	8.25 7.80	10.0 8.3	0.254	2.0
inches	0.17	0.020	0.13	0.068 0.051	0.021 0.015	0.014 0.009	1.080 1.045	0.25 0.24	0.10	0.30	0.14 0.12	0.32 0.31	0.39 0.33	0.01	0.078

Note

1. Plastic or metal protrusions of 0.25 mm maximum per side are not included.

OUTLINE VERSION	REFERENCES			EUROPEAN PROJECTION	ISSUE DATE
	IEC	JEDEC	EIAJ		
SOT146-1		MS-001	SC-803		96-05-24 99-12-27



MC3361C

Low Power Narrowband FM IF

The MC3361C includes an Oscillator, Mixer, Limiting Amplifier, Quadrature Discriminator, Active Filter, Squelch, Scan Control and Mute Switch. This device is designed for use in FM dual conversion communications equipment.

- Operates from 2.0 to 8.0 V Supply
- Low Drain Current 2.8 mA Typical @ $V_{CC} = 4.0$ Vdc
- Excellent Sensitivity: Input Limiting Voltage --
-3.0 dB = 2.6 μ V Typical
- Low Number of External Parts Required
- Operating Frequency Up to 60 MHz
- Full ESD Protection

LOW POWER NARROWBAND FM IF

SEMICONDUCTOR TECHNICAL DATA




P SUFFIX
PLASTIC PACKAGE
CASE 648




D SUFFIX
PLASTIC PACKAGE
CASE 751B
(SO-16)

8

Representative Block Diagram



PIN CONNECTIONS



ORDERING INFORMATION

Device	Operating Temperature Range	Package
MC3361CD	$T_A = -30$ to $+70^\circ\text{C}$	SO-16
MC3361CP		Plastic DIP

6367253 0098007 T84

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

MC3361C

MAXIMUM RATINGS (T_A = 25°C, unless otherwise noted.)

Rating	Pin	Symbol	Value	Unit
Power Supply Voltage	4	V _{CC(max)}	10	V _{dc}
Operating Supply Voltage Range	4	V _{CC}	2.0 to 6.0	V _{dc}
Detector Input Voltage	8	—	1.0	V _{p-p}
Input Voltage (V _{CC} ≥ 4.0 V)	16	V ₁₆	1.0	V _{RMS}
Mute Function	14	V ₁₄	-0.5 to +5.0	V _{pk}
Junction Temperature	—	T _J	150	°C
Operating Ambient Temperature Range	—	T _A	-30 to +70	°C
Storage Temperature Range	—	T _{stg}	-65 to +150	°C

ELECTRICAL CHARACTERISTICS (V_{CC} = 4.0 V_{dc}, f_o = 10.7 MHz, Δf = ±3.0 kHz, f_{mod} = 1.0 kHz, T_A = 25°C, unless otherwise noted.)

Characteristic	Pin	Min	Typ	Max	Unit	
Drain Current (No Signal)	4	Squelch "Off"	2.0	2.8	3.5	mA
		Squelch "On"	3.7	5.2	6.3	
Recovered Audio Output Voltage (V _{in} = 10 mV _{rms})	9	130	170	210	mV _{rms}	
Input Limiting Voltage (-3.0 dB Limiting)	16	—	2.6	6.0	μV	
Total Harmonic Distortion	9	—	0.86	—	%	
Recovered Output Voltage (No Input Signal)	9	60	190	350	mV _{rms}	
Drop Voltage AF Gain Loss	9	-3.0	-0.6	—	dB	
Detector Output Impedance	—	—	450	—	Ω	
Filter Gain (10 kHz) (V _{in} = 0.3 mV _{rms})	—	40	50	—	dB	
Filter Output Voltage	11	0.5	0.7	0.9	V _{dc}	
Mute Function Low	14	—	30	50	Ω	
Mute Function High	14	1.0	11	—	MΩ	
Scan Function Low (Mute "Off") (V ₁₂ = 1.0 V _{dc})	13	—	0	0.4	V _{dc}	
Scan Function High (Mute "On") (V ₁₂ = Gnd)	13	3.0	3.9	—	V _{dc}	
Trigger Hysteresis	—	—	45	100	mV	
Mixer Conversion Gain	3	—	28	—	dB	
Mixer Input Resistance	16	—	3.3	—	kΩ	
Mixer Input Capacitance	16	—	9.0	—	pF	

8

6367253 0098008 910

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

MC3361C

Figure 1. Test Circuit




Figure 2. Audio Output, Distortion versus Supply Voltage





Figure 3. Audio Output, Distortion versus Temperature




6367253 0098009 857

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

MC3361C

Figure 4. Low Voltage Low Power Narrowband FM IF








6367253 009&010 579

8-78

MOTOROLA ANALOG IC DEVICE DATA

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

MC3361C




6367253 0098011 405

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

MC3361C

Figure 10. Simplified Application



FL1 - muRata Erite North America Type CFU45502 or equivalent

Quadrature Coil - Toko America Type 7MC-8128Z or equivalent

8

6367253 0098012 341

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



PIC16F62X

FLASH-Based 8-Bit CMOS Microcontrollers

Devices included in this data sheet:

- PIC16F627
- PIC16F628

Referred to collectively as PIC16F62X.

High Performance RISC CPU:

- Only 35 instructions to learn
- All single-cycle instructions (200 ns), except for program branches which are two-cycle
- Operating speed:
 - DC - 20 MHz clock input
 - DC - 200 ns instruction cycle

Device	Memory		
	FLASH Program	RAM Data	EEPROM Data
PIC16F627	1024 x 14	224 x 8	128 x 8
PIC16F628	2048 x 14	224 x 8	128 x 8

- Interrupt capability
- 16 special function hardware registers
- 8-level deep hardware stack
- Direct, Indirect and Relative addressing modes

Peripheral Features:

- 15 I/O pins with individual direction control
- High current sink/source for direct LED drive
- Analog comparator module with:
 - Two analog comparators
 - Programmable on-chip voltage reference (VREF) module
 - Programmable input multiplexing from device inputs and internal voltage reference
 - Comparator outputs are externally accessible
- Timer0: 8-bit timer/counter with 8-bit programmable prescaler
- Timer1: 16-bit timer/counter with external crystal/clock capability
- Timer2: 8-bit timer/counter with 8-bit period register, prescaler and postscaler
- Capture, Compare, PWM (CCP) module
 - Capture is 16-bit, max. resolution is 12.5 ns
 - Compare is 16-bit, max. resolution is 200 ns
 - PWM max. resolution is 10-bit
- Universal Synchronous/Asynchronous Receiver/Transmitter USART/SCI
- 16 Bytes of common RAM

Special Microcontroller Features:

- Power-on Reset (POR)
- Power-up Timer (PWRT) and Oscillator Start-up Timer (OST)
- Brown-out Detect (BOD)
- Watchdog Timer (WDT) with its own on-chip RC oscillator for reliable operation
- Multiplexed MCLR-pin
- Programmable weak pull-ups on PORTB
- Programmable code protection
- Low voltage programming
- Power saving SLEEP mode
- Selectable oscillator options
 - FLASH configuration bits for oscillator options
 - ER (External Resistor) oscillator
 - Reduced part count
 - Dual speed INTRC
 - Lower current consumption
 - EC External Clock input
 - XT oscillator mode
 - HS oscillator mode
 - LP oscillator mode
- Serial in-circuit programming (via two pins)
- Four user programmable ID locations


CMOS Technology:

- Low-power, high-speed CMOS FLASH technology
- Fully static design
- Wide operating voltage range
 - PIC16F627 - 3.0V to 5.5V
 - PIC16F628 - 3.0V to 5.5V
 - PIC16LF627 - 2.0V to 5.5V
 - PIC16LF628 - 2.0V to 5.5V
- Commercial, industrial and extended temperature range
- Low power consumption
 - < 2.0 mA @ 5.0V, 4.0 MHz
 - 15 μ A typical @ 3.0V, 32 kHz
 - < 1.0 μ A typical standby current @ 3.0V


PIC16F62X

Pin Diagrams

PDIP, SOIC



SSOP



Device Differences

Device	Voltage Range	Oscillator	Process Technology (Microns)
PIC16F627	3.0 - 5.5	See Note 1	0.7
PIC16F628	3.0 - 5.5	See Note 1	0.7
PIC16LF627	2.0 - 5.5	See Note 1	0.7
PIC16LF628	2.0 - 5.5	See Note 1	0.7

Note 1: If you change from this device to another device, please verify oscillator characteristics in your application.

1.0 GENERAL DESCRIPTION

The PIC16F62X are 18-Pin FLASH-based members of the versatile PIC16CXX family of low-cost, high-performance, CMOS, fully-static, 8-bit microcontrollers.

All PICmicro® microcontrollers employ an advanced RISC architecture. The PIC16F62X have enhanced core features, eight-level deep stack, and multiple internal and external interrupt sources. The separate instruction and data buses of the Harvard architecture allow a 14-bit wide instruction word with the separate 8-bit wide data. The two-stage instruction pipeline allows all instructions to execute in a single-cycle, except for program branches (which require two cycles). A total of 35 instructions (reduced instruction set) are available. Additionally, a large register set gives some of the architectural innovations used to achieve a very high performance.

PIC16F62X microcontrollers typically achieve a 2:1 code compression and a 4:1 speed improvement over other 8-bit microcontrollers in their class.

PIC16F62X devices have special features to reduce external components, thus reducing system cost, enhancing system reliability and reducing power consumption. There are eight oscillator configurations, of which the single pin ER oscillator provides a low-cost solution. The LP oscillator minimizes power consumption, XT is a standard crystal, INTRC is a self-contained internal oscillator and the HS is for High Speed crystals. The SLEEP (power-down) mode offers power savings. The user can wake up the chip from SLEEP through several external and internal interrupts and reset.

A highly reliable Watchdog Timer with its own on-chip RC oscillator provides protection against software lock-up.

Table 1-1 shows the features of the PIC16F62X mid-range microcontroller families.

A simplified block diagram of the PIC16F62X is shown in Figure 3-1.

The PIC16F62X series fits in applications ranging from battery chargers to low-power remote sensors. The FLASH technology makes customization of application programs (detection levels, pulse generation, timers, etc.) extremely fast and convenient. The small footprint packages make this microcontroller series ideal for all applications with space limitations. Low-cost, low-power, high-performance, ease of use and I/O flexibility make the PIC16F62X very versatile.

1.1 Development Support

The PIC16F62X family is supported by a full-featured macro assembler, a software simulator, an in-circuit emulator, a low-cost development programmer and a full-featured programmer. A Third Party "C" compiler support tool is also available.

PIC16F62X

TABLE 1-1: PIC16F62X FAMILY OF DEVICES

		PIC16F627	PIC16F628	PIC16LF627	PIC16LF628
Clock	Maximum Frequency of Operation (MHz)	20	20	20	20
	FLASH Program Memory (words)	1024	2048	1024	2048
Memory	RAM Data Memory (bytes)	224	224	224	224
	EEPROM Data Memory (bytes)	128	128	128	128
	Timer Module(s)	TMR0, TMR1, TMR2	TMR0, TMR1, TMR2	TMR0, TMR1, TMR2	TMR0, TMR1, TMR2
Peripherals	Comparators(s)	2	2	2	2
	Capture/Compare/PWM modules	1	1	1	1
	Serial Communications	USART	USART	USART	USART
	Internal Voltage Reference	Yes	Yes	Yes	Yes
Features	Interrupt Sources	10	10	10	10
	I/O Pins	16	16	16	16
	Voltage Range (Volts)	3.0-5.5	3.0-5.5	2.0-5.5	2.0-5.5
	Brown-out Detect	Yes	Yes	Yes	Yes
	Packages	18-pin DIP, SOIC; 20-pin SSOP	18-pin DIP, SOIC; 20-pin SSOP	18-pin DIP, SOIC; 20-pin SSOP	18-pin DIP, SOIC; 20-pin SSOP

All PICmicro[®] Family devices have Power-on Reset, selectable Watchdog Timer, selectable code protect and high I/O current capability. All PIC16F62X Family devices use serial programming with clock pin RB6 and data pin RB7.

2.0 PIC16F62X DEVICE VARIETIES

A variety of frequency ranges and packaging options are available. Depending on application and production requirements the proper device option can be selected using the information in the PIC16F62X Product Identification System section at the end of this data sheet. When placing orders, please use this page of the data sheet to specify the correct part number.

2.1 Flash Devices

These devices are offered in the lower cost plastic package, even though the device can be erased and reprogrammed. This allows the same device to be used for prototype development and pilot programs as well as production.

A further advantage of the electrically-erasable Flash version is that it can be erased and reprogrammed in-circuit, or by device programmers, such as Microchip's PICSTART[®] Plus or PRO MATE[®] II programmers.

2.2 Quick-Turnaround-Production (QTP) Devices

Microchip offers a QTP Programming Service for factory production orders. This service is made available for users who chose not to program a medium to high quantity of units and whose code patterns have stabilized. The devices are standard FLASH devices but with all program locations and configuration options already programmed by the factory. Certain code and prototype verification procedures apply before production shipments are available. Please contact your Microchip Technology sales office for more details.

2.3 Serialized Quick-Turnaround-Production (SQTPSM) Devices

Microchip offers a unique programming service where a few user-defined locations in each device are programmed with different serial numbers. The serial numbers may be random, pseudo-random or sequential.

Serial programming allows each device to have a unique number which can serve as an entry-code, password or ID number.

3.0 ARCHITECTURAL OVERVIEW

The high performance of the PIC16F62X family can be attributed to a number of architectural features commonly found in RISC microprocessors. To begin with, the PIC16F62X uses a Harvard architecture, in which, program and data are accessed from separate memories using separate busses. This improves bandwidth over traditional von Neumann architecture where program and data are fetched from the same memory. Separating program and data memory further allows instructions to be sized differently than 8-bit wide data word. Instruction opcodes are 14-bits wide making it possible to have all single word instructions. A 14-bit wide program memory access bus fetches a 14-bit instruction in a single cycle. A two-stage pipeline overlaps fetch and execution of instructions. Consequently, all instructions (35) execute in a single-cycle (200 ns @ 20 MHz) except for program branches.

The Table below lists program memory (Flash, Data and EEPROM).

Device	Memory		
	FLASH Program	RAM Data	EEPROM Data
PIC16F627	1024 x 14	224 x 8	128 x 8
PIC16F628	2048 x 14	224 x 8	128 x 8
PIC16LF627	1024 x 14	224 x 8	128 x 8
PIC16LF628	2048 x 14	224 x 8	128 x 8

The PIC16F62X can directly or indirectly address its register files or data memory. All special function registers including the program counter are mapped in the data memory. The PIC16F62X have an orthogonal (symmetrical) instruction set that makes it possible to carry out any operation on any register using any addressing mode. This symmetrical nature and lack of 'special optimal situations' make programming with the PIC16F62X simple yet efficient. In addition, the learning curve is reduced significantly.

The PIC16F62X devices contain an 8-bit ALU and working register. The ALU is a general purpose arithmetic unit. It performs arithmetic and Boolean functions between data in the working register and any register file.

The ALU is 8-bit wide and capable of addition, subtraction, shift and logical operations. Unless otherwise mentioned, arithmetic operations are two's complement in nature. In two-operand instructions, typically one operand is the working register (W register). The other operand is a file register or an immediate constant. In single operand instructions, the operand is either the W register or a file register.

The W register is an 8-bit working register used for ALU operations. It is not an addressable register.


Depending on the instruction executed, the ALU may affect the values of the Carry (C), Digit Carry (DC), and Zero (Z) bits in the STATUS register. The C and DC bits operate as a Borrow and Digit Borrow out bit, respectively, bit in subtraction. See the SUBLW and SUBWF instructions for examples.

A simplified block diagram is shown in Figure 3-1, with a description of the device pins in Table 3-1.

Two types of data memory are provided on the PIC16F62X devices. Non-volatile EEPROM data memory is provided for long term storage of data such as calibration values, look up table data, and any other data which may require periodic updating in the field. This data is not lost when power is removed. The other data memory provided is regular RAM data memory. Regular RAM data memory is provided for temporary storage of data during normal operation. It is lost when power is removed.

PIC16F62X

FIGURE 3-1: BLOCK DIAGRAM



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

PIC16F62X

TABLE 3-1: PIC16F62X PINOUT DESCRIPTION

Name	DIP/ SOIC Pin #	SSOP Pin #	I/O/P Type	Buffer Type	Description
RA0/AN0	17	19	I/O	ST	Bi-directional I/O port/Analog comparator input
RA1/AN1	18	20	I/O	ST	Bi-directional I/O port/Analog comparator input
RA2/AN2/VREF	1	1	I/O	ST	Bi-directional I/O port/Analog comparator input/VREF output
RA3/AN3/CMP1	2	2	I/O	ST	Bi-directional I/O port/Analog comparator input/comparator output
RA4/T0CKI/CMP2	3	3	I/O	ST	Bi-directional I/O port/Can be configured as T0CKI/comparator output
RA5/MCLR/THV	4	4	I	ST	Input port/master clear (reset input/programming voltage input. When configured as MCLR, this pin is an active low reset to the device. Voltage on MCLR/THV must not exceed VDD during normal device operation.
RA6/OSC2/CLKOUT	15	17	I/O	ST	Bi-directional I/O port/Oscillator crystal output. Connects to crystal or resonator in crystal oscillator mode. In ER mode, OSC2 pin outputs CLKOUT which has 1/4 the frequency of OSC1, and denotes the instruction cycle rate.
RA7/OSC1/CLKIN	16	18	I/O	ST	Bi-directional I/O port/Oscillator crystal input/external clock source input. ER biasing pin.
RB0/INT	6	7	I/O	TTL/ST ⁽¹⁾	Bi-directional I/O port/external interrupt. Can be software programmed for internal weak pull-up.
RB1/RX/DT	7	8	I/O	TTL/ST ⁽³⁾	Bi-directional I/O port/ USART receive pin/synchronous data I/O. Can be software programmed for internal weak pull-up.
RB2/TX/CK	8	9	I/O	TTL/ST ⁽³⁾	Bi-directional I/O port/ USART transmit pin/synchronous clock I/O. Can be software programmed for internal weak pull-up.
RB3/CCP1	9	10	I/O	TTL/ST ⁽⁴⁾	Bi-directional I/O port/Capture/Compare/PWM I/O. Can be software programmed for internal weak pull-up.
RB4/PGM	10	11	I/O	TTL/ST ⁽⁵⁾	Bi-directional I/O port/Low voltage programming input pin. Wake-up from SLEEP on pin change. Can be software programmed for internal weak pull-up. When low voltage programming is enabled, the interrupt on pin change and weak pull-up resistor are disabled.
RB5	11	12	I/O	TTL	Bi-directional I/O port/Wake-up from SLEEP on pin change. Can be software programmed for internal weak pull-up.
RB6/T1OSO/T1CKI	12	13	I/O	TTL/ST ⁽²⁾	Bi-directional I/O port/Timer1 oscillator output/Timer1 clock input. Wake up from SLEEP on pin change. Can be software programmed for internal weak pull-up.
RB7/T1OSI	13	14	I/O	TTL/ST ⁽²⁾	Bi-directional I/O port/Timer1 oscillator input. Wake up from SLEEP on pin change. Can be software programmed for internal weak pull-up.
Vss	5	5,6	P	—	Ground reference for logic and I/O pins.
Vdd	14	15,16	P	—	Positive supply for logic and I/O pins.

Legend: O = output I/O = input/output P = power
 — = Not used I = Input ST = Schmitt Trigger input
 TTL = TTL input I/OD = input/open drain output

Note 1: This buffer is a Schmitt Trigger input when configured as the external interrupt.

Note 2: This buffer is a Schmitt Trigger input when used in serial programming mode.

Note 3: This buffer is a Schmitt Trigger I/O when used in USART/Synchronous mode.

Note 4: This buffer is a Schmitt Trigger I/O when used in CCP mode.

Note 5: This buffer is a Schmitt Trigger input when used in low voltage program mode.

PIC16F62X

3.1 Clocking Scheme/Instruction Cycle

The clock input (OSC1/CLKIN/RA7 pin) is internally divided by four to generate four non-overlapping quadrature clocks namely Q1, Q2, Q3 and Q4. Internally, the program counter (PC) is incremented every Q1, the instruction is fetched from the program memory and latched into the instruction register in Q4. The instruction is decoded and executed during the following Q1 through Q4. The clocks and instruction execution flow is shown in Figure 3-2.


3.2 Instruction Flow/Pipelining

An "Instruction Cycle" consists of four Q cycles (Q1, Q2, Q3 and Q4). The instruction fetch and execute are pipelined such that fetch takes one instruction cycle while decode and execute takes another instruction cycle. However, due to the pipelining, each instruction effectively executes in one cycle. If an instruction causes the program counter to change (e.g., GOTO) then two cycles are required to complete the instruction (Example 3-1).


A fetch cycle begins with the program counter (PC) incrementing in Q1.

In the execution cycle, the fetched instruction is latched into the "Instruction Register (IR)" in cycle Q1. This instruction is then decoded and executed during the Q2, Q3, and Q4 cycles. Data memory is read during Q2 (operand read) and written during Q4 (destination write).

FIGURE 3-2: CLOCK/INSTRUCTION CYCLE



EXAMPLE 3-1: INSTRUCTION PIPELINE FLOW



4.0 MEMORY ORGANIZATION

4.1 Program Memory Organization

The PIC16F62X has a 13-bit program counter capable of addressing an 8K x 14 program memory space. Only the first 1K x 14 (0000h - 03FFh) for the PIC16F627 and 2K x 14 (0000h - 07FFh) for the PIC16F628 are physically implemented. Accessing a location above these boundaries will cause a wrap-around within the first 1K x 14 space (PIC16F627) or 2K x 14 space (PIC16F628). The reset vector is at 0000h and the interrupt vector is at 0004h (Figure 4-1 and Figure 4-2).

FIGURE 4-1: PROGRAM MEMORY MAP AND STACK FOR THE PIC16F627





FIGURE 4-2: PROGRAM MEMORY MAP AND STACK FOR THE PIC16F628



4.2 Data Memory Organization

The data memory (Figure 4-3) is partitioned into four Banks which contain the general purpose registers and the special function registers. The Special Function Registers are located in the first 32 locations of each Bank. Register locations 20-7Fh, A0h-FFh, 120h-14Fh, 170h-17Fh and 1F0h-1FFh are general purpose registers implemented as static RAM.

The Table below lists how to access the four banks of registers:

	RP1	RP0
Bank0	0	0
Bank1	0	1
Bank2	1	0
Bank3	1	1

Addresses F0h-FFh, 170h-17Fh and 1F0h-1FFh are implemented as common RAM and mapped back to addresses 70h-7Fh.

4.2.1 GENERAL PURPOSE REGISTER FILE

The register file is organized as 224 x 8 in the PIC16F62X. Each is accessed either directly or indirectly through the File Select Register FSR (Section 4.4).

PIC16F62X

4.2.2 SPECIAL FUNCTION REGISTERS

The special function registers are registers used by the CPU and Peripheral functions for controlling the desired operation of the device (Table 4-1). These registers are static RAM.

The special registers can be classified into two sets (core and peripheral). The special function registers associated with the "core" functions are described in this section. Those related to the operation of the peripheral features are described in the section of that peripheral feature.

TABLE 4-1: SPECIAL REGISTERS SUMMARY BANK 0

Address	Name	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	Value on POR Reset	Value on all other Resets ⁽¹⁾		
Bank 0													
00h	INDF	Addressing this location uses contents of FSR to address data memory (not a physical register)									xxxx xxxx	xxxx xxxx	
01h	TMR0	Timer0 Module's Register									xxxx xxxx	uuuu uuuu	
02h	PCL	Program Counter's (PC) Least Significant Byte									0000 0000	0000 0000	
03h	STATUS	IRP	RP1	RP0	TO	PD	Z	DC	C	0001 1xxx	000q guuu		
04h	FSR	Indirect data memory address pointer									xxxx xxxx	uuuu uuuu	
05h	PORTA	RA7	RA6	RA5	RA4	RA3	RA2	RA1	RA0	xxxx 0000	xxxx 0000		
06h	PORTB	RB7	RB6	RB5	RB4	RB3	RB2	RB1	RB0	xxxx xxxx	uuuu uuuu		
07h	Unimplemented										—	—	
08h	Unimplemented										—	—	
09h	Unimplemented										—	—	
0Ah	PCLATH	—	—	—	Write buffer for upper 5 bits of program counter					---	0 0000	---	0 0000
0Bh	INTCON	GIE	PEIE	T0IE	INTE	RBIE	T0IF	INTF	RBIF	0000 000x	0000 000u		
0Ch	PIR1	EEIF	CMIF	RCIF	TXIF	—	CCP1IF	TMR2IF	TMR1IF	0000 -000	0000 -000		
0Dh	Unimplemented										—	—	
0Eh	TMR1L	Holding register for the least significant byte of the 16-bit TMR1									xxxx xxxx	uuuu uuuu	
0Fh	TMR1H	Holding register for the most significant byte of the 16-bit TMR1									xxxx xxxx	uuuu uuuu	
10h	T1CON	—	—	T1CKPS1	T1CKPS0	T1OSCEN	T1SYNC	TMR1CS	TMR1ON	--00 0000	--uu uuuu		
11h	TMR2	TMR2 module's register									0000 0000	0000 0000	
12h	T2CON	—	TOUTPS3	TOUTPS2	TOUTPS1	TOUTPS0	TMR2ON	T2CKPS1	T2CKPS0	-000 0000	-uuu uuuu		
13h	Unimplemented										—	—	
14h	Unimplemented										—	—	
15h	CCPR1L	Capture/Compare/PWM register (LSB)									xxxx xxxx	uuuu uuuu	
16h	CCPR1H	Capture/Compare/PWM register (MSB)									xxxx xxxx	uuuu uuuu	
17h	CCP1CON	—	—	CCP1X	CCP1Y	CCP1M3	CCP1M2	CCP1M1	CCP1M0	--00 0000	--00 0000		
18h	RCSTA	SPEN	RX9	SREN	CREN	ADEN	FERR	OERR	RX9D	0000 -00x	0000 -00x		
19h	TXREG	USART Transmit data register									0000 0000	0000 0000	
1Ah	RCREG	USART Receive data register									0000 0000	0000 0000	
1Bh	Unimplemented										—	—	
1Ch	Unimplemented										—	—	
1Dh	Unimplemented										—	—	
1Eh	Unimplemented										—	—	
1Fh	CMCON	C2OUT	C1OUT	C2INV	C1INV	CIS	CM2	CM1	CM0	0000 0000	0000 0000		

Legend: — = Unimplemented locations read as '0', u = unchanged, x = unknown, q = value depends on condition, shaded = unimplemented

Note 1: Other (non power-up) resets include MCLR Reset, Brown-out Detect and Watchdog Timer Reset during normal operation.

PIC16F62X

TABLE 4-2: SPECIAL FUNCTION REGISTERS SUMMARY BANK1

Address	Name	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	Value on POR Reset	Value on all other resets ⁽¹⁾	
Bank 1												
80h	INDF	Addressing this location uses contents of FSR to address data memory (not a physical register)								xxxx xxxx	xxxx xxxx	
81h	OPTION	RBPV	INTEDG	T0CS	T0SE	PSA	PS2	PS1	PS0	1111 1111	1111 1111	
82h	PCL	Program Counter's (PC) Least Significant Byte								0000 0000	0000 0000	
83h	STATUS	IRP	RP1	RP0	TO	PD	Z	DC	C	0001 1xxx	000q quuu	
84h	FSR	Indirect data memory address pointer								xxxx xxxx	uuuu uuuu	
85h	TRISA	TRISA7	TRISA6	—	TRISA4	TRISA3	TRISA2	TRISA1	TRISA0	11-1 1111	11-1 1111	
86h	TRISB	TRISB7	TRISB6	TRISB5	TRISB4	TRISB3	TRISB2	TRISB1	TRISB0	1111 1111	1111 1111	
87h	Unimplemented									—	—	
88h	Unimplemented									—	—	
89h	Unimplemented									—	—	
8Ah	PCLATH	—	—	—	Write buffer for upper 5 bits of program counter				---	0 0000	---	0 0000
8Bh	INTCON	GIE	PEIE	TOIE	INTE	RBIE	TOIF	INTF	RBIF	0000 000x	0000 000u	
8Ch	PIE1	EEIE	CMIE	RCIE	TXIE	—	CCP1IE	TMR2IE	TMR1IE	0000 -000	0000 -000	
8Dh	Unimplemented									—	—	
8Eh	PCON	—	—	—	—	OSCF	—	POR	BOD	---- 1-0x	---- 1-uq	
8Fh	Unimplemented									—	—	
90h	Unimplemented									—	—	
91h	Unimplemented									—	—	
92h	PR2	Timer2 Period Register								11111111	11111111	
93h	Unimplemented									—	—	
94h	Unimplemented									—	—	
95h	Unimplemented									—	—	
96h	Unimplemented									—	—	
97h	Unimplemented									—	—	
98h	TXSTA	CSRC	TX9	TXEN	SYNC	—	BRGH	TRMT	TX9D	0000 -010	0000 -010	
99h	SPBRG	Baud Rate Generator Register								0000 0000	0000 0000	
9Ah	EEDATA	EEPROM data register								xxxx xxxx	uuuu uuuu	
9Bh	EEADR	EEPROM address register								xxxx xxxx	uuuu uuuu	
9Ch	EECON1	—	—	—	—	WRERR	WREN	WR	RD	---- x000	---- q000	
9Dh	EECON2	EEPROM control register 2 (not a physical register)								-----	-----	
9Eh	Unimplemented									—	—	
9Fh	VRCON	VREN	VROE	VRR	—	VR3	VR2	VR1	VR0	000- 0000	000- 0000	

Legend: — = Unimplemented locations read as '0', u = unchanged, x = unknown, q = value depends on condition, shaded = unimplemented

Note 1: Other (non power-up) resets include MCLR Reset, Brown-out Detect and Watchdog Timer Reset during normal operation.

PIC16F62X

TABLE 4-3: SPECIAL FUNCTION REGISTERS SUMMARY BANK2

Address	Name	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	Value on POR Reset	Value on all other resets ⁽¹⁾
Bank 1											
100h	INDF	Addressing this location uses contents of FSR to address data memory (not a physical register)								xxxx xxxx	xxxx xxxx
101h	TMR0	RBPU	INTEDG	T0CS	T0SE	PSA	PS2	PS1	PS0	1111 1111	1111 1111
102h	PCL	Program Counter's (PC) Least Significant Byte								0000 0000	0000 0000
103h	STATUS	IRP	RP1	RP0	T0	PD	Z	DC	C	0001 1xxx	000q quuu
104h	FSR	Indirect data memory address pointer								xxxx xxxx	uuuu uuuu
105h	Unimplemented									—	—
106h	PORTB	TRISB7	TRISB6	TRISB5	TRISB4	TRISB3	TRISB2	TRISB1	TRISB0	1111 1111	1111 1111
107h	Unimplemented									—	—
108h	Unimplemented									—	—
109h	Unimplemented									—	—
10Ah	PCLATH	—	—	—	Write buffer for upper 5 bits of program counter			---	0 0000	---	0 0000
10Bh	INTCON	GIE	PEIE	TOIE	INTE	RBIE	TOIF	INTF	RBIF	0000 000x	0000 000u
10Ch										—	—
10Dh	Unimplemented									—	—
10Eh										—	—
10Fh	Unimplemented									—	—
110h	Unimplemented									—	—
111h	Unimplemented									—	—
112h										—	—
113h	Unimplemented									—	—
114h	Unimplemented									—	—
115h	Unimplemented									—	—
116h	Unimplemented									—	—
117h	Unimplemented									—	—
118h										—	—
119h										—	—
11Ah										—	—
11Bh										—	—
11Ch										—	—
11Dh										—	—
11Eh	Unimplemented									—	—
11Fh										—	—

Legend: — = Unimplemented locations read as '0', u = unchanged, x = unknown, q = value depends on condition, shaded = unimplemented

Note 1: Other (non power-up) resets include MCLR Reset, Brown-out Detect and Watchdog Timer Reset during normal operation.

PIC16F62X

TABLE 4-4: SPECIAL FUNCTION REGISTERS SUMMARY BANK3

Address	Name	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	Value on POR Reset	Value on all other resets ⁽¹⁾	
Bank 1												
180h	INDF	Addressing this location uses contents of FSR to address data memory (not a physical register)								xxxx xxxx	xxxx xxxx	
181h	OPTION	RBPV	INTEG	T0CS	T0SE	PSA	PS2	PS1	PS0	1111 1111	1111 1111	
182h	PCL	Program Counter's (PC) Least Significant Byte								0000 0000	0000 0000	
183h	STATUS	IRP	RP1	RP0	TO	PD	Z	DC	C	0001 1xxx	000q quuu	
184h	FSR	Indirect data memory address pointer								xxxx xxxx	uuuu uuuu	
185h	Unimplemented									—	—	
186h	TRISB	TRISB7	TRISB6	TRISB5	TRISB4	TRISB3	TRISB2	TRISB1	TRISB0	1111 1111	1111 1111	
187h	Unimplemented									—	—	
188h	Unimplemented									—	—	
189h	Unimplemented									—	—	
18Ah	PCLATH	—	—	—	Write buffer for upper 5 bits of program counter				---	0 0000	---	0 0000
18Bh	INTCON	GIE	PEIE	TOIE	INTE	RBIE	TOIF	INTF	RBIF	0000 000x	0000 000u	
18Ch												
18Dh												
18Eh												
18Fh												
190h												
191h												
192h												
193h												
194h												
195h												
196h												
197h												
198h												
199h												
19Ah												
19Bh												
19Ch												
19Dh												
19Eh												
19Fh												

Legend: — = Unimplemented locations read as '0', u = unchanged, x = unknown, q = value depends on condition, shaded = unimplemented

Note 1: Other (non power-up) resets include MCLR Reset, Brown-out Detect and Watchdog Timer Reset during normal operation.