

สำนักหอสมุดกลาง พระจอมเกล้าลาดกระบัง

การแปลงอินทีเจอร์โคไซน์

Integer Cosine Transform



เลขามุ.....  
เลขทะเบียน..... 62552  
วัน,เดือน,ปี..... 19 ส.ค. 2549

b. 11122100  
i. ....

ปริญญานิพนธ์นี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรปริญญาวิศวกรรมศาสตรบัณฑิต

สาขาวิชาวิศวกรรมโทรคมนาคม

สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

ปีการศึกษา 2548

ผ่านการตรวจชิ้นงานแล้ว

(ลงชื่อ).....ผู้ตรวจ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ในการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้า

ผ่านการตรวจรูปเล่มแล้ว

(ลงชื่อ).....ผู้ตรวจ

การแปลงอินทิเจอร์โคซายน์  
Integer Cosine Transform



ปริญญานิพนธ์นี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรปริญญาวิศวกรรมศาสตรบัณฑิต  
สาขาวิชาวิศวกรรมโทรคมนาคม  
สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง  
ปีการศึกษา 2548

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ปริญญาโทปีการศึกษา 2548

ภาควิชาวิศวกรรมโทรคมนาคม

คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง


เรื่อง การแปลงอินทีเกรอโคไซน์

INTEGER COSINE TRANSFORM

ผู้จัดทำ

1. นางสาววิไลลักษณ์ ตันตือภักษ์ 45010718

2. นายอดิบุตร เพ็ชรวิศิษฐ์ 45010902



อาจารย์ที่ปรึกษา

(ผศ. อัครพล ตริรัตน์)



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การแปลงอินทีเจอร์โคซายน์  
INTEGER COSINE TRANSFORM

โดย นางสาววิไลลักษณ์ ดันตติภักย์ 45010718  
นายอดิบุตร เพ็ชรวิศิษฐ์ 45010902

อาจารย์ที่ปรึกษา ผศ. อัครพล ศรีรัตน์

**บทคัดย่อ**

ปริญญานิพนธ์นี้เป็นการศึกษาทฤษฎีและเรียนรู้หลักการของการแปลงแบบอินทีเจอร์โคซายน์ โดยทำการจำลองกระบวนการทำงานโดยใช้โปรแกรมแมทแลบ และนำผลที่ได้มาทำการศึกษาถึงความเป็นไปได้ในการสร้างเป็นฮาร์ดแวร์

**Abstract**

This project studies the principle of Integer Cosine Transform. We will use program MATLAB to analysis and investigate algorithm of Integer Cosine Transform. Moreover, the result from program MATLAB will also be used to obtain the possibility of how to implement proposed algorithm via hardware environment.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## กิตติกรรมประกาศ

รายงานฉบับนี้สำเร็จลุล่วงได้ด้วยดี โดยได้รับความช่วยเหลือ และชี้แนะจากหลายท่าน ผู้จัดทำขอขอบพระคุณอาจารย์ที่ปรึกษา ผู้ช่วยศาสตราจารย์ อัครพล ตริรัตน์ ที่ให้คำปรึกษาและความช่วยเหลือด้านข้อมูล และอุปกรณ์ในการทำปริญญานิพนธ์ และขอขอบคุณนายกฤตกานต์ ชมภักดิ์ ที่ให้คำปรึกษา และช่วยเหลือด้านข้อมูลมาโดยตลอด ผู้เขียนพึงระลึกอยู่เสมอว่าปริญญานิพนธ์ฉบับนี้จะไม่สำเร็จลงได้เลย หากขาดความช่วยเหลือจากทุกท่านจึงขอขอบพระคุณมาอย่างสูง

นางสาววิไลลักษณ์ ตันตติภักษ์

นายอติบุตร

เพชรวิศิษฐ์



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## สารบัญ

	หน้า
บทที่ 1 บทนำ	1
1.1 ความเป็นมาของหัวข้อปริญญานิพนธ์	1
1.2 วัตถุประสงค์ของปริญญานิพนธ์	2
1.3 ขอบเขตของปริญญานิพนธ์	2
1.4 เนื้อหาของปริญญานิพนธ์	2
บทที่ 2 ทฤษฎีและหลักการ	3
2.1 การเข้ารหัสโดยการทรานสฟอร์ม	3
2.1.1 หลักการพื้นฐานของการทรานสฟอร์ม	3
2.1.2 สมการของการทรานสฟอร์ม	4
2.1.3 การแปลงแบบอินทีเจอร์โคไซน์	6
2.1.4 กระบวนการในการเข้ารหัสรูปภาพของอินทีเจอร์โคไซน์ทรานสฟอร์ม	6
2.2 ส่วนของการแปลงอินทีเจอร์โคไซน์ 2 มิติ	11
2.3 ส่วนของการทรานสโพส	13
2.4 หลักการเบื้องต้นของโครงสร้างเลขคณิตกระจาย	15
2.4.1 ระบบตัวเลข	15
2.4.2 ทฤษฎีเลขคณิตกระจาย	18
2.5 ภาษาวีเอชดีแอล	24
2.5.1 ประวัติความเป็นมาของภาษาวีเอชดีแอล	24
2.5.2 การออกแบบระบบบิตจิตตอล	24
2.5.3 การออกแบบจากบนลงล่าง	24
2.6 เอฟพีจีเอ	25
2.6.1 การออกแบบวงจรเชิงเลขด้วยชิพอุปกรณ์เอฟพีจีเอ	28
2.6.2 ปัจจัยที่ทำให้การออกแบบชิพอุปกรณ์เอฟพีจีเอ ทำได้ง่ายและสะดวกรวดเร็ว	29
บทที่ 3 การคำนวณและการสร้าง	30
3.1 การประมวลผลด้วยโปรแกรมเมทแลบ	30
3.1.1 ส่วนของการทรานสฟอร์ม	30
3.1.1.1 การแบ่งข้อมูลออกเป็นบล็อก การปรับระดับ และ การทรานสฟอร์ม	30
3.1.1.1.1 การแบ่งข้อมูลออกเป็นบล็อก	30
3.1.1.1.2 การปรับระดับ	31
3.1.1.1.3 การทรานสฟอร์ม	31
3.1.1.2 การควอนไทซ์เซชัน	32

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.1.2 ส่วนของการสร้างกลับคืน	34
3.1.2.1 การอินเวอร์สทรานสฟอร์ม	35
3.2 การประมวลผลด้วยโปรแกรม Xilinx-Project Navigator โดยใช้ภาษาวีเอชดีแอล	36
3.2.1 ส่วนของวงจรความถี่ระบบ	38
3.2.2 การแปลงบิตข้อมูลส่งออกพอร์ตอนุกรมไปยังบอร์ด FPGA ด้วยโปรแกรม MATLAB	38
3.2.3 การรับข้อมูลจากพอร์ตอนุกรม	38
3.2.4 การออกแบบส่วนของวงจรคงค่าสัญญาณ ส่วนที่ 1 (Latch)	39
3.2.5 การออกแบบส่วนการแปลงอินทิจีเออร์โคไซน์แบบ 1 มิติ (1D-ICT) ส่วนที่ 1 3.2.5.1 การคำนวณหาสมการและสัมประสิทธิ์ที่ใช้ในการสร้าง	39
3.2.6 โครงสร้างของการแปลงอินทิจีเออร์โคไซน์	42
3.2.6.1 ส่วนของวงจรบวกและลบ	42
3.2.6.2 ส่วนของวงจรคูณกับค่าสัมประสิทธิ์ในการแปลงอินทิจีเออร์โคไซน์	43
3.2.6.3 โครงสร้างโดยรวมของการแปลงอินทิจีเออร์โคไซน์	43
3.3 ส่วนการคำนวณและการสร้างของวงจรทรานสโพส	46
3.3.1 ส่วนของการคำนวณและการสร้างของวงจรมัลติเพล็กซ์ (Multiplex) ในวงจรทรานสโพส	46
3.3.2 ส่วนการคำนวณและการสร้างของวงจรทรานสโพสโดยใช้แรม	47
3.3.3 ส่วนของวงจรแรมที่ใช้สร้างจริงบนบอร์ด FPGA	48
3.4 การออกแบบส่วนของวงจรคงค่าสัญญาณ ส่วนที่ 2 (Latch)	49
3.5 การออกแบบส่วนการแปลงอินทิจีเออร์โคไซน์แบบ 1 มิติ (1D-ICT) ส่วนที่ 2	49
3.6 ส่วนของการคำนวณและการสร้างของวงจรมัลติเพล็กซ์ (Multiplex) หลังการแปลงอินทิจีเออร์โคไซน์ แบบ 1 มิติ ส่วนที่ 2	50
3.7 ส่วนของการแปลงข้อมูลส่งออกพอร์ตอนุกรมจากบอร์ด FPGA ไปยังคอมพิวเตอร์	50
3.8 ส่วนของการรับบิตข้อมูลจากบอร์ด FPGA ด้วยโปรแกรม MATLAB ผ่าน ทางพอร์ตอนุกรม	51
3.9 ส่วนของการแปลงอินทิจีเออร์โคไซน์กลับแบบ 2 มิติ ด้วยโปรแกรม MATLAB	51
3.10 ส่วนการแสดงผลโฟลว์ชาร์ทของการสร้างอุปกรณ์การแปลงอินทิจีเออร์โคไซน์ 2 มิติ	53
บทที่ 4 การทดลองและผลการทดลอง	54
4.1 การประมวลผลด้วยโปรแกรมเมทแลบ	54
4.1.1 กระบวนการของการทรานสฟอร์ม	54
4.1.2 กระบวนการของการอินเวอร์สทรานสฟอร์ม	54
4.1.3 ผลการทดลองเมื่อใช้รูป fruit.gif	54
4.1.4 ผลการทดลองเมื่อใช้รูป baboon.gif	58

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4.1.5 ผลการทดลองเมื่อใช้รูป lena512.jpeg	61
4.1.6 ผลการทดลองเมื่อใช้รูป jet.jpeg	64
4.1.7 ผลการทดลองเมื่อใช้รูป cell1.jpeg	67
4.1.8 ผลการเปรียบเทียบค่าสัญญาณสูงสุดต่อสัญญาณรบกวน ระหว่างการแปลงแบบ ICT กับ DCT	70
4.2 ส่วนของการรับข้อมูลจากคอมพิวเตอร์ผ่านทางพอร์ตอนุกรม	71
4.2.1 ส่วนของวงจร Digital Clock Managers (DCMs)	71
4.2.2 ส่วนของวงจรหารความถี่	72
4.2.2.1 ส่วนของวงจรหารความถี่บิตอเดรต	72
4.2.2.2 ส่วนของวงจรหารความถี่ของระบบ	73
4.2.3 ส่วนของการรับบิตข้อมูลจากพอร์ตอนุกรม (SERIAL_RX)	73
4.2.4 ส่วนของวงจรวินพัลส์ (Onepulse)	74
4.2.5 ส่วนของวงจรควบคุมการรับบิตข้อมูลจากพอร์ตอนุกรม (CON_RX)	74
4.3 ส่วนของวงจรคงค่าสัญญาณชั่วคราวและการแปลงอินทิจอร์โคซานน์ แบบ 1 มิติส่วนที่ 1	75
4.3.1 ส่วนของวงจรคงค่าสัญญาณชั่วคราว 8 บิต (Latch)	75
4.3.2 ส่วนของวงจรการแปลงอินทิจอร์โคซานน์แบบ 1 มิติ	76
4.3.2.1 ส่วนของวงจรวกและลบขนาด 8 บิต	79
4.3.2.2 ส่วนของวงจรวกและลบขนาด 9 บิต	79
4.3.2.3 ส่วนของวงจรวกขนาด 9 บิต	80
4.3.2.4 ส่วนของวงจรวกขนาด 9 บิต	80
4.3.2.5 ส่วนของวงจรแอนด์(AND) สัญญาณ 4 อินพุต	81
4.3.2.6 ส่วนของวงจรแอนด์(AND) สัญญาณ 2 อินพุต	81
4.3.2.7 ส่วนของวงจร DA_1	82
4.3.2.8 ส่วนของวงจร DA_2	82
4.3.2.9 ส่วนของวงจร DA_3	83
4.3.2.10 ส่วนของวงจร DA_4	84
4.3.2.11 ส่วนของวงจร DA_5	84
4.3.2.12 ส่วนของวงจร DA_6	85
4.3.2.13 ส่วนของวงจรเลื่อนบิต 9 บิต	86
4.3.2.14 ส่วนของวงจรเลื่อนบิต 10 บิต	87
4.3.2.15 ส่วนของวงจรเก็บค่าสัมประสิทธิ์การแปลงอินทิจอร์โคซานน์ ของ romxy_1	87

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4.3.2.16 ส่วนของวงจรเก็บค่าสัมประสิทธิ์การแปลงอินทีเจอร์โคซายน์ ของ romxy_2	88
4.3.2.17 ส่วนของวงจรเก็บค่าสัมประสิทธิ์การแปลงอินทีเจอร์โคซายน์ ของ romxy_3	89
4.3.2.18 ส่วนของวงจรเก็บค่าสัมประสิทธิ์การแปลงอินทีเจอร์โคซายน์ ของ romxy_4	89
4.3.2.19 ส่วนของวงจรเก็บค่าสัมประสิทธิ์การแปลงอินทีเจอร์โคซายน์ ของ romxy_5	90
4.3.2.20 ส่วนของวงจรเก็บค่าสัมประสิทธิ์การแปลงอินทีเจอร์โคซายน์ ของ romxy_6	91
4.3.2.21 ส่วนของวงจรบวกสะสม 9 บิต	91
4.3.2.22 ส่วนของวงจรบวกสะสม 10 บิต	92
4.3.2.23 ส่วนของวงจรควบคุมภายในวงจร DA_1 - DA_4	93
4.3.2.24 ส่วนของวงจรควบคุมภายในวงจร DA_5 - DA_6	93
4.3.2.25 ส่วนของวงจรรีจิสเตอร์ขนาด 10 บิต (Register)	94
4.3.2.26 ส่วนของวงจรควบคุมการแปลงอินทีเจอร์โคซายน์ ส่วนที่ 1	95
4.4 ส่วนของวงจรทรานสโพส (Transpose)	95
4.4.1 ส่วนของวงจรมัลติเพล็กซ์	97
4.4.2 ส่วนของวงจรเก็บค่าข้อมูลและเรียกค่าข้อมูล (RAM)	98
4.4.3 ส่วนของการลดจำนวนบิตข้อมูล	99
4.5 ส่วนของวงจรคงค่าสัญญาณชั่วคราวและการแปลงอินทีเจอร์โคซายน์แบบ 1 มิติ ส่วนที่ 2 หลังทำการทรานสโพส	99
4.5.1 ส่วนของวงจรคงค่าสัญญาณชั่วคราว 10 บิต (Latch)	99
4.5.2 ส่วนของวงจรการแปลงอินทีเจอร์โคซายน์แบบ 1 มิติ ส่วนที่ 2	100
4.5.2.1 ส่วนของวงจรบวกและลบขนาด 10 บิต	103
4.5.2.2 ส่วนของวงจรบวกและลบขนาด 11 บิต	103
4.5.2.3 ส่วนของวงจรบวกขนาด 11 บิต	104
4.5.2.4 ส่วนของวงจรลบขนาด 11 บิต	105
4.5.2.5 ส่วนของวงจร DA_1_1	105
4.5.2.6 ส่วนของวงจร DA_2_1	106
4.5.2.7 ส่วนของวงจร DA_3_1	106
4.5.2.8 ส่วนของวงจร DA_4_1	107
4.5.2.9 ส่วนของวงจร DA_5_1	108
4.5.2.10 ส่วนของวงจร DA_6_1	108

4.5.2.11 ส่วนของวงจรถ่ายโอนบิต 11 บิต	109
4.5.2.12 ส่วนของวงจรถ่ายโอนบิต 12 บิต	110
4.5.2.13 ส่วนของวงจรถ่ายโอนค่าสัมประสิทธิ์การแปลงอินทิเกรตของ โจชานน์ ของ romxy_1_1	110
4.5.2.14 ส่วนของวงจรถ่ายโอนค่าสัมประสิทธิ์การแปลงอินทิเกรตของ โจชานน์ ของ romxy_2_1	111
4.5.2.15 ส่วนของวงจรถ่ายโอนค่าสัมประสิทธิ์การแปลงอินทิเกรตของ โจชานน์ ของ romxy_3_1	112
4.5.2.16 ส่วนของวงจรถ่ายโอนค่าสัมประสิทธิ์การแปลงอินทิเกรตของ โจชานน์ ของ romxy_4_1	112
4.5.2.17 ส่วนของวงจรถ่ายโอนค่าสัมประสิทธิ์การแปลงอินทิเกรตของ โจชานน์ ของ romxy_5_1	113
4.5.2.18 ส่วนของวงจรถ่ายโอนค่าสัมประสิทธิ์การแปลงอินทิเกรตของ โจชานน์ ของ romxy_6_1	114
4.5.2.19 ส่วนของวงจรถ่ายโอนบิต 11 บิต	114
4.5.2.20 ส่วนของวงจรถ่ายโอนบิต 12 บิต	115
4.5.2.21 ส่วนของวงจรถ่ายโอนค่าสัมประสิทธิ์การแปลงอินทิเกรตของ โจชานน์ ของ romxy_1_1 - DA_4_1	116
4.5.2.22 ส่วนของวงจรถ่ายโอนค่าสัมประสิทธิ์การแปลงอินทิเกรตของ โจชานน์ ของ romxy_5_1 - DA_6_1	116
4.5.2.23 ส่วนของวงจรถ่ายโอนรีจิสเตอร์ขนาด 12 บิต (Register)	117
4.5.2.24 ส่วนของวงจรถ่ายโอนค่าสัมประสิทธิ์การแปลงอินทิเกรตของ โจชานน์ ส่วนที่ 2 หลังการทรานสโพล	118
4.6 ส่วนของการส่งข้อมูลออกจากบอร์ด FPGA ผ่านทางพอร์ตอนุกรม	119
4.6.1 ส่วนของวงจรถ่ายโอนมัลติเพล็กซ์	119
4.6.2 ส่วนของวงจรถ่ายโอนบิตข้อมูลออกพอร์ตอนุกรม (SERIAL_TX)	119
4.7 ส่วนของวงจรถ่ายโอนการทำงานของระบบ	120
4.8 ส่วนประกอบภายในและการเชื่อมต่อของวงจรถ่ายโอนทั้งหมด	122
4.9 ส่วนของการประมวลผลการทำงานจริง	124
4.9.1 ขั้นตอนการเก็บผลการทดสอบ Hard ware ด้วยชุดข้อมูลขนาด 8 x 8	124
4.10 ภาพอุปกรณ์ที่ใช้ในการทดสอบการแปลงอินทิเกรตของ โจชานน์ 2 มิติ	127

## บทที่ 5 บทวิจารณ์และบทสรุป

กิตติกรรมประกาศ

หนังสืออ้างอิง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญรูปภาพ

	หน้า
รูปที่ 2.1 แสดงลักษณะของการแปลงอินทีเจอร์โคไซน์ของบล็อกข้อมูลขนาด $8 \times 8$ พิกเซล จากข้อมูลทั้งหมด	11
รูปที่ 2.2 แสดงบล็อกโคอะแกรมของการแปลงอินทีเจอร์โคไซน์แบบ 2 มิติ	12
รูปที่ 2.3 แสดงบล็อกโคอะแกรมการแปลงอินทีเจอร์โคไซน์แบบ 1 มิติ ตามแนวนอน	12
รูปที่ 2.4 แสดงบล็อกโคอะแกรมการทรานสโพสบล็อกข้อมูล	12
รูปที่ 2.5 แสดงบล็อกโคอะแกรมการแปลงอินทีเจอร์โคไซน์แบบ 1 มิติ ตามแนวตั้ง	13
รูปที่ 2.6 แสดงการทรานสโพสโดยอาศัยคุณสมบัติของรีจิสเตอร์	14
รูปที่ 2.7 แสดงการจัดรูปแบบจำนวนโดยตรงที่ประกอบด้วยบิตเครื่องหมาย บิตจำนวนเต็ม และบิตเศษส่วน	15
รูปที่ 2.8 แสดงการจัดรูปแบบจำนวนโดยตรงที่มีบิตเครื่องหมายและบิตเศษส่วน	16
รูปที่ 2.9 แสดงการจัดรูปแบบจำนวนอินทรีจัน	17
รูปที่ 2.10 แสดงการคูณแบบเลขส่วนเต็มเต็มสอง โดยใช้เลขคณิตกระจาย	21
รูปที่ 2.11 แสดงขั้นตอนการออกแบบระบบดิจิตอล	25
รูปที่ 2.12 การออกแบบระบบเส้นทางข้อมูล	25
รูปที่ 2.13 แสดงขั้นตอนการออกแบบจากบนลงล่าง	26
รูปที่ 2.14 แสดงผังการแบ่งกลุ่มของวงจรรวมเอซิก	28
รูปที่ 3.1 แสดงหลักการของการแบ่งข้อมูลออกเป็นบล็อก การปรับระดับ และการทรานสฟอร์ม	30
รูปที่ 3.2 แสดงการแบ่งข้อมูลภาพออกเป็นบล็อกขนาด $8 \times 8$	30
รูปที่ 3.3 แสดงบล็อกข้อมูลขนาด $8 \times 8$ ของภาพต้นแบบ (lena512)	31
รูปที่ 3.4 แสดงบล็อกข้อมูลขนาด $8 \times 8$ ของข้อมูลภาพ (lena512) ที่ทำการปรับระดับ	31
รูปที่ 3.5 แสดงส่วนประกอบของบล็อกข้อมูล	32
รูปที่ 3.6 แสดงผลของการทรานสฟอร์มบล็อกข้อมูลขนาด $8 \times 8$ (lena512)	32
รูปที่ 3.7 แสดงค่าการควอนไทซ์	33
รูปที่ 3.8 แสดงเมตริกซ์ของข้อมูลขนาด $8 \times 8$ ที่ถูกทำการควอนไทซ์แล้ว	33
รูปที่ 3.9 แสดงค่าลาเบลที่ได้จากการควอนไทซ์	34
รูปที่ 3.10 แสดงหลักการของการทำอินเวอร์สทรานสฟอร์มของการแปลงแบบอินทีเจอร์โคไซน์	34
รูปที่ 3.11 แสดงค่าเมตริกซ์ที่ได้จากการคูณระหว่าง $I$ กับ $Q^*$	35
รูปที่ 3.12 แสดงเมตริกซ์ที่ได้จากการทำอินเวอร์สทรานสฟอร์ม	35
รูปที่ 3.13 แสดงข้อมูลบล็อกขนาด $8 \times 8$ ที่ทำการสร้างข้อมูลกลับคืน	36
รูปที่ 3.14 แสดงการแปลงอินทีเจอร์โคไซน์แบบ 2 มิติ โดยแยกเป็นการแปลงอินทีเจอร์โคไซน์แบบ 1 มิติ จำนวน 2 ครั้ง	36
รูปที่ 3.15 แสดงบล็อกโคอะแกรมของฟังก์ชันต่างๆ ของ DCMs	37

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รูปที่ 3.16 แสดงบล็อกไดอะแกรมของฟังก์ชัน DFS ของ DCMs ที่สร้างสัญญาณเอาท์พุท ความถี่ 24 MHz จากสัญญาณอินพุทความถี่ 25 MHz	37
รูปที่ 3.17 แสดงบล็อกไดอะแกรมของวงจรรักษาความถี่บอดเรต	37
รูปที่ 3.18 แสดงบล็อกไดอะแกรมของวงจรรักษาความถี่ระบบ	38
รูปที่ 3.19 แสดงบล็อกไดอะแกรมการแปลงบิตข้อมูลส่งออกพอร์ตอนุกรมไปยังบอร์ด FPGA	38
รูปที่ 3.20 แสดงบล็อกไดอะแกรมการเปลี่ยนข้อมูลอินพุทจากข้อมูลแบบอนุกรม เป็นข้อมูลแบบขนาน	39
รูปที่ 3.21 แสดงบล็อกไดอะแกรมของวงจรรักษาสัญญาณ ส่วนที่ 1	39
รูปที่ 3.22 แสดงบล็อกไดอะแกรมของการแปลงอินทิเกรเตอร์โคไซน์แบบ 1 มิติ ส่วนที่ 1	39
รูปที่ 3.23 แสดงบล็อกไดอะแกรมที่ใช้ในการบวกและลบ	42
รูปที่ 3.24 แสดงบล็อกไดอะแกรมของการคูณค่าสัมประสิทธิ์ในการแปลงอินทิเกรเตอร์โคไซน์	43
รูปที่ 3.25 โครงสร้างโดยรวมของการแปลงอินทิเกรเตอร์โคไซน์แบบ 1 มิติ	43
รูปที่ 3.26 โครงสร้างของวงจรคูณสัมประสิทธิ์โดยใช้ทฤษฎีเลขคณิตกระจาย	44
รูปที่ 3.27 แสดงบล็อกไดอะแกรมของวงจรรีจิสเตอร์	46
รูปที่ 3.28 แสดงบล็อกไดอะแกรมการทรานสโพส	46
รูปที่ 3.29 แสดงบล็อกไดอะแกรมของการมัลติเพล็กซ์ข้อมูลจากส่วนของการแปลง อินทิเกรเตอร์โคไซน์แบบ 1 มิติ ส่วนที่ 1	47
รูปที่ 3.30 แสดงบล็อกไดอะแกรมการทรานสโพสโดยใช้แรม	47
รูปที่ 3.31 แสดงการไหลของข้อมูลในระหว่างกระบวนการเขียนข้อมูล	48
รูปที่ 3.32 แสดงลักษณะการทำงานของ RAM ในโหมด Write first	49
รูปที่ 3.33 แสดงบล็อกไดอะแกรมของวงจรรักษาสัญญาณ ส่วนที่ 2	49
รูปที่ 3.34 แสดงบล็อกไดอะแกรมของการแปลงอินทิเกรเตอร์โคไซน์แบบ 1 มิติ ส่วนที่ 2	50
รูปที่ 3.35 แสดงบล็อกไดอะแกรมของการมัลติเพล็กซ์ข้อมูลจากส่วนของการแปลง อินทิเกรเตอร์โคไซน์แบบ 1 มิติ ส่วนที่ 2	50
รูปที่ 3.36 แสดงบล็อกไดอะแกรมการแปลงข้อมูลส่งออกพอร์ตอนุกรมจากบอร์ด FPGA ไปยัง คอมพิวเตอร์	51
รูปที่ 3.37 แสดงบล็อกไดอะแกรมการรับบิตข้อมูลจากบอร์ด FPGA ผ่านพอร์ตอนุกรม	51
รูปที่ 3.38 แสดงบล็อกไดอะแกรมของการแปลงอินทิเกรเตอร์โคไซน์กลับแบบ 2 มิติ	52
รูปที่ 3.39 แสดงโฟลว์ชาร์ทของการสร้างอุปกรณ์การแปลงอินทิเกรเตอร์โคไซน์ 2 มิติ	53
รูปที่ 4.1 แสดงบล็อกไดอะแกรมของกระบวนการทรานสฟอร์ม	54
รูปที่ 4.2 แสดงบล็อกไดอะแกรมของกระบวนการอินเวอร์สทรานสฟอร์ม	54
รูปที่ 4.3 แสดงภาพต้นแบบของ fruit.gif	55
รูปที่ 4.4 แสดงภาพการสร้างต้นแบบของ fruit.gif ด้วยการแปลงแบบ ICT	56
รูปที่ 4.5 แสดงภาพการสร้างต้นแบบของ fruit.gif ด้วยการแปลงแบบ DCT	56

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รูปที่ 4.6 แสดงฮิสโตแกรมของภาพ fruit.gif ด้วยการแปลงแบบ ICT	57
รูปที่ 4.7 แสดงฮิสโตแกรมของภาพ fruit.gif ด้วยการแปลงแบบ DCT	57
รูปที่ 4.8 แสดงภาพต้นแบบของ baboon.gif	58
รูปที่ 4.9 แสดงภาพการสร้างขึ้นของ baboon.gif ด้วยการแปลงแบบ ICT	59
รูปที่ 4.10 แสดงภาพการสร้างขึ้นของ baboon.gif ด้วยการแปลงแบบ DCT	59
รูปที่ 4.11 แสดงฮิสโตแกรมของภาพ baboon.gif ด้วยการแปลงแบบ ICT	60
รูปที่ 4.12 แสดงฮิสโตแกรมของภาพ baboon.gif ด้วยการแปลงแบบ DCT	60
รูปที่ 4.13 แสดงภาพต้นแบบของ lena512.jpeg	61
รูปที่ 4.14 แสดงภาพการสร้างขึ้นของ lena512.jpeg ด้วยการแปลงแบบ ICT	62
รูปที่ 4.15 แสดงภาพการสร้างขึ้นของ lena512.jpeg ด้วยการแปลงแบบ DCT	62
รูปที่ 4.16 แสดงฮิสโตแกรมของภาพ lena512.jpeg ด้วยการแปลงแบบ ICT	63
รูปที่ 4.17 แสดงฮิสโตแกรมของภาพ lena512.jpeg ด้วยการแปลงแบบ DCT	63
รูปที่ 4.18 แสดงภาพต้นแบบของ jet.jpeg	64
รูปที่ 4.19 แสดงภาพการสร้างขึ้นของ jet.jpeg ด้วยการแปลงแบบ ICT	65
รูปที่ 4.20 แสดงภาพการสร้างขึ้นของ jet.jpeg ด้วยการแปลงแบบ DCT	65
รูปที่ 4.21 แสดงฮิสโตแกรมของภาพ jet.jpeg ด้วยการแปลงแบบ ICT	66
รูปที่ 4.22 แสดงฮิสโตแกรมของภาพ jet.jpeg ด้วยการแปลงแบบ DCT	66
รูปที่ 4.23 แสดงภาพต้นแบบของ cell1.jpeg	67
รูปที่ 4.24 แสดงภาพการสร้างขึ้นของ cell1.jpeg ด้วยการแปลงแบบ ICT	68
รูปที่ 4.25 แสดงภาพการสร้างขึ้นของ cell1.jpeg ด้วยการแปลงแบบ DCT	68
รูปที่ 4.26 แสดงฮิสโตแกรมของภาพ cell1.jpeg ด้วยการแปลงแบบ ICT	69
รูปที่ 4.27 แสดงฮิสโตแกรมของภาพ cell1.jpeg ด้วยการแปลงแบบ DCT	69
รูปที่ 4.28 แสดงการทำงานของกรแปลงอินทีเจอร์ โคไซน์แบบ 2 มิติ	70
รูปที่ 4.29 แสดงส่วนประกอบของวงจรรับข้อมูลจากคอมพิวเตอร์ผ่านทางพอร์ตอนุกรม	71
รูปที่ 4.30 แสดงสัญลักษณ์ของวงจร DCMs	72
รูปที่ 4.31 แสดงผลการจำลองการทำงานของวงจร DCMs	72
รูปที่ 4.32 แสดงสัญลักษณ์ของวงจรหารความถี่บอดเรต	72
รูปที่ 4.33 แสดงผลการจำลองการทำงานของวงจรหารความถี่บอดเรต	72
รูปที่ 4.34 แสดงสัญลักษณ์ของวงจรหารความถี่ของระบบ	73
รูปที่ 4.35 แสดงผลการจำลองการทำงานของวงจรหารความถี่ของระบบ	73
รูปที่ 4.36 แสดงสัญลักษณ์ของวงจรการรับบิทข้อมูลจากพอร์ตอนุกรม	73
รูปที่ 4.37 แสดงผลการจำลองการทำงานของวงจรการรับบิทข้อมูลจากพอร์ตอนุกรม	74
รูปที่ 4.38 แสดงสัญลักษณ์ของวงจรวันพัลส์(Onepulse)	74
รูปที่ 4.39 แสดงผลการจำลองการทำงานของวงจรวันพัลส์ (Onepulse)	74

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รูปที่ 4.40 แสดงสัญลักษณ์ของวงจรควบคุมการรับบิทข้อมูลจากพอร์ตอนุกรม	75
รูปที่ 4.41 แสดงผลการจำลองการทำงานของวงจรควบคุมการรับบิทข้อมูลจากพอร์ตอนุกรม	75
รูปที่ 4.42 แสดงสัญลักษณ์ของวงจรคงค่าสัญญาณชั่วคราว 8 บิท	75
รูปที่ 4.43 แสดงผลการจำลองการทำงานของวงจรคงค่าสัญญาณชั่วคราว 8 บิท	76
รูปที่ 4.44 แสดงสัญลักษณ์ของวงจรการแปลงอินทิจอร์โคซานน์แบบ 1 มิติ	76
รูปที่ 4.45 แสดงผลการจำลองการทำงานของวงจรการแปลงดิจิตอลโคซานน์แบบ 1 มิติ	77
รูปที่ 4.46 แสดงส่วนประกอบภายในของวงจรการแปลงอินทิจอร์โคซานน์แบบ 1 มิติ	78
รูปที่ 4.47 แสดงสัญลักษณ์ของวงจรวกและลบขนาด 8 บิท	79
รูปที่ 4.48 แสดงผลการจำลองการทำงานของวงจรวกและลบขนาด 8 บิท	79
รูปที่ 4.49 แสดงสัญลักษณ์ของวงจรวกและลบขนาด 9 บิท	79
รูปที่ 4.50 แสดงผลการจำลองการทำงานของวงจรวกและลบขนาด 9 บิท	80
รูปที่ 4.51 แสดงสัญลักษณ์ของวงจรวกขนาด 9 บิท	80
รูปที่ 4.52 แสดงผลการจำลองการทำงานของวงจรวกขนาด 9 บิท	80
รูปที่ 4.53 แสดงสัญลักษณ์ของวงจรวกขนาด 9 บิท	80
รูปที่ 4.54 แสดงผลการจำลองการทำงานของวงจรวกขนาด 9 บิท	81
รูปที่ 4.55 แสดงสัญลักษณ์ของวงจรรแอนด์สัญญาณ 4 อินพุท	81
รูปที่ 4.56 แสดงผลการจำลองการทำงานของวงจรรแอนด์สัญญาณ 4 อินพุท	81
รูปที่ 4.57 แสดงสัญลักษณ์ของวงจรรแอนด์สัญญาณ 2 อินพุท	81
รูปที่ 4.58 แสดงผลการจำลองการทำงานของวงจรรแอนด์สัญญาณ 2 อินพุท	82
รูปที่ 4.59 แสดงสัญลักษณ์ของวงจรร DA_1	82
รูปที่ 4.60 แสดงผลการจำลองการทำงานของวงจรร DA_1	82
รูปที่ 4.61 แสดงสัญลักษณ์ของวงจรร DA_2	83
รูปที่ 4.62 แสดงผลการจำลองการทำงานของวงจรร DA_2	83
รูปที่ 4.63 แสดงสัญลักษณ์ของวงจรร DA_3	83
รูปที่ 4.64 แสดงผลการจำลองการทำงานของวงจรร DA_3	83
รูปที่ 4.65 แสดงสัญลักษณ์ของวงจรร DA_4	84
รูปที่ 4.66 แสดงผลการจำลองการทำงานของวงจรร DA_4	84
รูปที่ 4.67 แสดงสัญลักษณ์ของวงจรร DA_5	84
รูปที่ 4.68 แสดงผลการจำลองการทำงานของวงจรร DA_5	85
รูปที่ 4.69 แสดงสัญลักษณ์ของวงจรร DA_6	85
รูปที่ 4.70 แสดงผลการจำลองการทำงานของวงจรร DA_6	85
รูปที่ 4.71 แสดงองค์ประกอบของวงจรร DA	86
รูปที่ 4.72 แสดงสัญลักษณ์ของวงจรรเลื่อนบิท 9 บิท	86
รูปที่ 4.73 แสดงผลการจำลองการทำงานของวงจรรเลื่อนบิท 9 บิท	86

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รูปที่ 4.74 แสดงสัญลักษณ์ของวงจรเลื่อนบิต 10 บิต	87
รูปที่ 4.75 แสดงผลการจำลองการทำงานของวงจรเลื่อนบิต 10 บิต	87
รูปที่ 4.76 แสดงสัญลักษณ์ของวงจรเก็บค่าสัมประสิทธิ์	
การแปลงอินทิเกรตโคไซน์ของ romxy_1	87
รูปที่ 4.77 แสดงผลการจำลองการทำงานของวงจรเก็บค่าสัมประสิทธิ์	
การแปลงอินทิเกรตโคไซน์ของ romxy_1	88
รูปที่ 4.78 แสดงสัญลักษณ์ของวงจรเก็บค่าสัมประสิทธิ์	
การแปลงอินทิเกรตโคไซน์ของ romxy_2	88
รูปที่ 4.79 แสดงผลการจำลองการทำงานของวงจรเก็บค่าสัมประสิทธิ์	
การแปลงอินทิเกรตโคไซน์ ของ romxy_2	88
รูปที่ 4.80 แสดงสัญลักษณ์ของวงจรเก็บค่าสัมประสิทธิ์	
การแปลงอินทิเกรตโคไซน์ของ romxy_3	89
รูปที่ 4.81 แสดงผลการจำลองการทำงานของวงจรเก็บค่าสัมประสิทธิ์	
การแปลงอินทิเกรตโคไซน์ ของ romxy_3	89
รูปที่ 4.82 แสดงสัญลักษณ์ของวงจรเก็บค่าสัมประสิทธิ์	
การแปลงอินทิเกรตโคไซน์ของ romxy_4	89
รูปที่ 4.83 แสดงผลการจำลองการทำงานของวงจรเก็บค่าสัมประสิทธิ์	
การแปลงอินทิเกรตโคไซน์ ของ romxy_4	90
รูปที่ 4.84 แสดงสัญลักษณ์ของวงจรเก็บค่าสัมประสิทธิ์	
การแปลงอินทิเกรตโคไซน์ของ romxy_5	90
รูปที่ 4.85 แสดงผลการจำลองการทำงานของวงจรเก็บค่าสัมประสิทธิ์	
การแปลงอินทิเกรตโคไซน์ ของ romxy_5	90
รูปที่ 4.86 แสดงสัญลักษณ์ของวงจรเก็บค่าสัมประสิทธิ์	
การแปลงอินทิเกรตโคไซน์ของ romxy_6	91
รูปที่ 4.87 แสดงผลการจำลองการทำงานของวงจรเก็บค่าสัมประสิทธิ์	
การแปลงอินทิเกรตโคไซน์ ของ romxy_6	91
รูปที่ 4.88 แสดงสัญลักษณ์ของวงจรบวกสะสม 9 บิต	91
รูปที่ 4.89 แสดงผลการจำลองการทำงานของวงจรบวกสะสม 9 บิต	92
รูปที่ 4.90 แสดงสัญลักษณ์ของวงจรบวกสะสม 10 บิต	92
รูปที่ 4.91 แสดงผลการจำลองการทำงานของวงจรบวกสะสม 10 บิต	92
รูปที่ 4.92 แสดงสัญลักษณ์ของวงจรควบคุมภายในวงจร DA_1 – DA_4	93
รูปที่ 4.93 แสดงการจำลองการทำงานของวงจรควบคุมภายในวงจร DA_1 – DA_4	93
รูปที่ 4.94 แสดงสัญลักษณ์ของวงจรควบคุมภายในวงจร DA_5 – DA_6	93
รูปที่ 4.95 แสดงการจำลองการทำงานของวงจรควบคุมภายในวงจร DA_5 – DA_6	94

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รูปที่ 4.96 แสดงสัญลักษณ์ของวงจรรีจิสเตอร์ขนาด 10 บิต	94
รูปที่ 4.97 แสดงผลการจำลองการทำงานของวงจรรีจิสเตอร์ขนาด 10 บิต	94
รูปที่ 4.98 แสดงสัญลักษณ์ของวงจรควบคุมการแปลงอินทิเจอร์โคไซน์	95
รูปที่ 4.99 แสดงผลการจำลองการทำงานของวงจรควบคุมการแปลงอินทิเจอร์โคไซน์	95
รูปที่ 4.100 แสดงสัญลักษณ์ของวงจรทรานสโพส	95
รูปที่ 4.101 แสดงการจำลองการทำงานของวงจรทรานสโพสในการเขียนข้อมูลลงแรม	96
รูปที่ 4.102 แสดงการจำลองการทำงานของวงจรทรานสโพสในการอ่านข้อมูลออกจากแรม	96
รูปที่ 4.103 แสดงส่วนประกอบภายในของวงจรทรานสโพส	97
รูปที่ 4.104 แสดงสัญลักษณ์ของวงจรมัลติเพล็กซ์	97
รูปที่ 4.105 แสดงผลการจำลองการทำงานของวงจรมัลติเพล็กซ์	98
รูปที่ 4.106 แสดงสัญลักษณ์ของวงจรเก็บค่าข้อมูลและเรียกค่าข้อมูล	98
รูปที่ 4.107 แสดงผลการจำลองการทำงานของวงจรเก็บค่าข้อมูลและเรียกค่าข้อมูล	98
รูปที่ 4.108 แสดงสัญลักษณ์ของวงจรลดจำนวนบิตข้อมูล	99
รูปที่ 4.109 แสดงผลการจำลองการทำงานของวงจรลดจำนวนบิตข้อมูล	99
รูปที่ 4.110 แสดงสัญลักษณ์ของวงจรคงค่าสัญญาณชั่วคราว 10 บิต	99
รูปที่ 4.111 แสดงผลการจำลองการทำงานของวงจรคงค่าสัญญาณชั่วคราว	100
รูปที่ 4.112 แสดงสัญลักษณ์ของวงจรการแปลงอินทิเจอร์โคไซน์แบบ 1 มิติ ส่วนที่ 2	100
รูปที่ 4.113 แสดงผลการจำลองการทำงานของวงจรการแปลงดิคริตโคไซน์แบบ 1 มิติ ส่วนที่ 2	101
รูปที่ 4.114 แสดงวงจรการแปลงอินทิเจอร์โคไซน์แบบ 1 มิติ ส่วนที่ 2	102
รูปที่ 4.115 แสดงสัญลักษณ์ของวงจรบวกและลบขนาด 10 บิต	103
รูปที่ 4.116 แสดงผลการจำลองการทำงานของวงจรบวกและลบขนาด 10 บิต	103
รูปที่ 4.117 แสดงสัญลักษณ์ของวงจรบวกและลบขนาด 11 บิต	104
รูปที่ 4.118 แสดงผลการจำลองการทำงานของวงจรบวกและลบขนาด 11 บิต	104
รูปที่ 4.119 แสดงสัญลักษณ์ของวงจรบวกขนาด 11 บิต	104
รูปที่ 4.120 แสดงผลการจำลองการทำงานของวงจรบวกขนาด 11 บิต	104
รูปที่ 4.121 แสดงสัญลักษณ์ของวงจรลบขนาด 11 บิต	105
รูปที่ 4.122 แสดงผลการจำลองการทำงานของวงจรลบขนาด 11 บิต	105
รูปที่ 4.123 แสดงสัญลักษณ์ของวงจร DA_1_1	105
รูปที่ 4.124 แสดงผลการจำลองการทำงานของวงจร DA_1_1	106
รูปที่ 4.125 แสดงสัญลักษณ์ของวงจร DA_2_1	106
รูปที่ 4.126 แสดงผลการจำลองการทำงานของวงจร DA_2_1	106
รูปที่ 4.127 แสดงสัญลักษณ์ของวงจร DA_3_1	107
รูปที่ 4.128 แสดงผลการจำลองการทำงานของวงจร DA_3_1	107
รูปที่ 4.129 แสดงสัญลักษณ์ของวงจร DA_4_1	107

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รูปที่ 4.130	แสดงผลการจำลองการทำงานของวงจร DA_4_1	107
รูปที่ 4.131	แสดงสัญลักษณ์ของวงจร DA_5_1	108
รูปที่ 4.132	แสดงผลการจำลองการทำงานของวงจร DA_5_1	108
รูปที่ 4.133	แสดงสัญลักษณ์ของวงจร DA_6_1	108
รูปที่ 4.134	แสดงผลการจำลองการทำงานของวงจร DA_6_1	109
รูปที่ 4.135	แสดงสัญลักษณ์ของวงจรเลื่อนบิต 11 บิต	109
รูปที่ 4.136	แสดงผลการจำลองการทำงานของวงจรเลื่อนบิต 11 บิต	109
รูปที่ 4.137	แสดงสัญลักษณ์ของวงจรเลื่อนบิต 12 บิต	110
รูปที่ 4.138	แสดงผลการจำลองการทำงานของวงจรเลื่อนบิต 12 บิต	110
รูปที่ 4.139	แสดงสัญลักษณ์ของวงจรเก็บค่าสัมประสิทธิ์	
	การแปลงอินทิเกรตโคซายน์ของ romxy_1_1	110
รูปที่ 4.140	แสดงผลการจำลองการทำงานของวงจรเก็บค่าสัมประสิทธิ์	
	การแปลงอินทิเกรตโคซายน์ของ romxy_1_1	111
รูปที่ 4.141	แสดงสัญลักษณ์ของวงจรเก็บค่าสัมประสิทธิ์	
	การแปลงอินทิเกรตโคซายน์ของ romxy_2_1	111
รูปที่ 4.142	แสดงผลการจำลองการทำงานของวงจรเก็บค่าสัมประสิทธิ์	
	การแปลงอินทิเกรตโคซายน์ของ romxy_2_1	111
รูปที่ 4.143	แสดงสัญลักษณ์ของวงจรเก็บค่าสัมประสิทธิ์	
	การแปลงอินทิเกรตโคซายน์ของ romxy_3_1	112
รูปที่ 4.144	แสดงผลการจำลองการทำงานของวงจรเก็บค่าสัมประสิทธิ์	
	การแปลงอินทิเกรตโคซายน์ของ romxy_3_1	112
รูปที่ 4.145	แสดงสัญลักษณ์ของวงจรเก็บค่าสัมประสิทธิ์	
	การแปลงอินทิเกรตโคซายน์ของ romxy_4_1	112
รูปที่ 4.146	แสดงผลการจำลองการทำงานของวงจรเก็บค่าสัมประสิทธิ์	
	การแปลงอินทิเกรตโคซายน์ของ romxy_4_1	113
รูปที่ 4.147	แสดงสัญลักษณ์ของวงจรเก็บค่าสัมประสิทธิ์	
	การแปลงอินทิเกรตโคซายน์ของ romxy_5_1	113
รูปที่ 4.148	แสดงผลการจำลองการทำงานของวงจรเก็บค่าสัมประสิทธิ์	
	การแปลงอินทิเกรตโคซายน์ของ romxy_5_1	113
รูปที่ 4.149	แสดงสัญลักษณ์ของวงจรเก็บค่าสัมประสิทธิ์	
	การแปลงอินทิเกรตโคซายน์ของ romxy_6_1	114
รูปที่ 4.150	แสดงผลการจำลองการทำงานของวงจรเก็บค่าสัมประสิทธิ์	
	การแปลงอินทิเกรตโคซายน์ของ romxy_6_1	114
รูปที่ 4.151	แสดงสัญลักษณ์ของวงจรบวกสะสม 11 บิต	114

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รูปที่ 4.152 แสดงผลการจำลองการทำงานของวงจรบวกสะสม 11 บิต	115
รูปที่ 4.153 แสดงสัญลักษณ์ของวงจรบวกสะสม 12 บิต	115
รูปที่ 4.154 แสดงผลการจำลองการทำงานของวงจรบวกสะสม 12 บิต	115
รูปที่ 4.155 แสดงสัญลักษณ์ของวงจรควบคุมภายในวงจร DA_1_1 – DA_4_1	116
รูปที่ 4.156 แสดงผลการจำลองการทำงานของวงจรควบคุมภายในวงจร DA_1_1 – DA_4_1	116
รูปที่ 4.157 แสดงสัญลักษณ์ของวงจรควบคุมภายในวงจร DA_5_1 – DA_6_1	116
รูปที่ 4.158 แสดงผลการจำลองการทำงานของวงจรควบคุมภายในวงจร DA_5_1 – DA_6_1	117
รูปที่ 4.159 แสดงสัญลักษณ์ของวงจรรีจิสเตอร์ขนาด 12 บิต	117
รูปที่ 4.160 แสดงผลการจำลองการทำงานของวงจรรีจิสเตอร์ขนาด 12 บิต	118
รูปที่ 4.161 แสดงสัญลักษณ์ของวงจรควบคุมการแปลงอินทิเจอร์โคชานน์	118
รูปที่ 4.162 แสดงผลการจำลองการทำงานของวงจรควบคุมการแปลงอินทิเจอร์โคชานน์	118
รูปที่ 4.163 แสดงสัญลักษณ์ของวงจรมัลติเพล็กซ์	119
รูปที่ 4.164 แสดงผลการจำลองการทำงานของวงจรมัลติเพล็กซ์	119
รูปที่ 4.165 แสดงสัญลักษณ์ของวงจรส่งบิตข้อมูลออกพอร์ตอนุกรม	120
รูปที่ 4.166 แสดงผลการจำลองการทำงานของวงจรส่งบิตข้อมูลออกพอร์ตอนุกรม	120
รูปที่ 4.167 แสดงสัญลักษณ์ของวงจรควบคุม	120
รูปที่ 4.168 แสดงผลการจำลองการทำงานของวงจรควบคุม	121
รูปที่ 4.169 แสดงส่วนประกอบภายในและการเชื่อมต่อของวงจรแปลงอินทิเจอร์โคชานน์แบบ 1 มิติ	122
รูปที่ 4.170 แสดงค่าอุปกรณ์ที่ใช้ในการประมวลผลการทำงานจริง	123
รูปที่ 4.171 สัญญาณภาพที่นำมาทดสอบเป็นบล็อกขนาด 8X8	124
รูปที่ 4.172 แสดงค่าเอาต์พุตที่ได้จากการแปลงอินทิเจอร์แบบ 1 มิติ จาก MATLAB และจาก Hardware	125
รูปที่ 4.173 แสดงการเปรียบเทียบสัญญาณต้นแบบกับสัญญาณที่สร้างกลับของบล็อกข้อมูล ขนาด 8X8	126
รูปที่ 4.174 แสดงภาพอุปกรณ์ที่ใช้ในการทดสอบการแปลงอินทิเจอร์โคชานน์ 2 มิติ	127

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## สารบัญตาราง

	หน้า
ตารางที่ 2.1 แสดงคุณสมบัติที่สำคัญของรูปแบบจำนวนโดยตรง	16
ตารางที่ 2.2 แสดงขั้นตอนการคูณเลขส่วนเติมเต็มสอง	20
ตารางที่ 2.3 แสดงค่าผลคูณย่อยที่เก็บไว้ในตารางเปิดคู่ที่กำหนดโดยข้อมูลอินพุต	23
ตารางที่ 3.1 แสดงการชี้ค่าภายใน ROM ด้วยอินพุต 2 ค่า	44
ตารางที่ 3.2 แสดงค่าสัมประสิทธิ์ที่ใช้ในการแปลง	45



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## บทที่ 1

### บทนำ

#### 1.1 ความเป็นมาของหัวข้อปริญญาานิพนธ์

ปัจจุบันการสื่อสารต่าง ๆ นั้นมีความสำคัญต่อการดำเนินชีวิตของคนมากขึ้น ทำให้รูปแบบข้อมูลต่าง ๆ ที่จะทำการส่งผ่านจากต้นทางไปยังปลายทางมีมากขึ้น ตัวอย่างเช่น ข้อมูลเสียง ภาพ และวิดีโอ ถ้าหากว่าข้อมูลมีขนาดใหญ่มากจำนวนบิตที่ใช้ในการส่งก็จะมีมากขึ้น ซึ่งจะทำให้เกิดปัญหาในการส่งข้อมูล จนอาจจะมีผลทำให้การส่งข้อมูลนั้นล่าช้า จึงได้มีการนำเทคนิคการบีบอัดข้อมูล (Data Compression) มาใช้ในการส่งข้อมูลเพื่อแก้ปัญหาดังกล่าว

การบีบอัดข้อมูลนั้นเป็นเทคนิคอย่างหนึ่ง ที่นำมาใช้เพื่อเพิ่มประสิทธิภาพในกระบวนการส่งและเก็บข้อมูลด้วยการลดจำนวนบิตให้น้อยลง ซึ่งเทคนิคการบีบอัดข้อมูลนั้นมีหลายเทคนิค โดยในปริญญาานิพนธ์ฉบับนี้ได้ศึกษาวิธีการทำงานของการแปลงแบบอินทีเจอร์โคไซน์ (Integer Cosine Transform) 2 มิติ ซึ่งอาศัยหลักการของการแยกการแปลงข้อมูลออกเป็นการแปลงแบบอินทีเจอร์โคไซน์ 1 มิติ จำนวน 2 ครั้ง ในส่วนของการออกแบบและสร้างเป็นฮาร์ดแวร์จะทำการบรรยายพฤติกรรมการทำงานด้วยภาษา VHDL (Very high speed integrated circuit Hardware Description Language)

ในการประมวลผลสัญญาณหรือการสื่อสารในปัจจุบัน มีการพัฒนาในด้านต่าง ๆ ให้มีประสิทธิภาพและตรงตามความต้องการของผู้ใช้ เช่น ความถูกต้อง ความเร็วในการประมวลผลและความเร็วในการส่ง ดังนั้นส่วนใหญ่สัญญาณเหล่านี้จึงต้องทำให้อยู่ในรูปของข้อมูลดิจิทัล (Digital) ซึ่งจะทำให้มีคุณสมบัติต่าง ๆ ที่ดีกว่าข้อมูลอนาล็อก (Analog) ที่เคยใช้กันในอดีต และการแก้ปัญหาด้านความเร็วอีกวิธีหนึ่งก็คือการลดขนาดของข้อมูลที่มี ก็จะสามารถลดเวลาในการประมวลผลหรือการส่งข้อมูลได้ ซึ่งวิธีการแปลงแบบอินทีเจอร์โคไซน์ ก็เป็นอีกวิธีการหนึ่งที่ถูกนำมาใช้กันอย่างกว้างขวางในการลดขนาดของข้อมูล ข้อดีอย่างหนึ่งของวิธีการแปลงแบบอินทีเจอร์โคไซน์ก็คือ เมตริกซ์สัมประสิทธิ์ที่ใช้ในการแปลงจะเป็นค่าจำนวนเต็มเท่านั้น ทำให้เป็นการง่ายต่อการสร้างและทำให้วงจรที่สร้างมีราคาถูกลง

#### 1.2 วัตถุประสงค์ของปริญญาานิพนธ์

1.2.1 เพื่อศึกษาหลักการบีบอัดข้อมูลภาพโดยวิธีการแปลงแบบอินทีเจอร์โคไซน์ (Integer Cosine Transform)

1.2.2 เพื่อศึกษาและนำหลักการการแยกการแปลงอินทีเจอร์โคไซน์ 1 มิติ จำนวน 2 ครั้ง ไปประยุกต์ใช้กับวิธีการแปลงอินทีเจอร์โคไซน์ 2 มิติ

1.2.3 เพื่อศึกษาและประยุกต์ใช้งานโปรแกรมแมทแล็บ (MATLAB) ในการประมวลผล

1.2.4 ทำการจำลองการทำงานของวิธีการแปลงแบบอินทีเจอร์โคไซน์โดยใช้โปรแกรม Xilinx-Project Navigator ด้วยภาษาเวียชดีแอล และเก็บผลการทดลองจากโปรแกรม Modelsim XE II 5.7c

1.2.5 นำผลการทดลองที่ได้จากการทำงานจริงมาเปรียบเทียบกับสัญญาณต้นแบบ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้เผยแพร่ไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### 1.3 ขอบเขตของปริิณญาณินพนธ์

จากวัตถุประสงค์ที่กล่าวมาข้างต้นจะเห็นได้ว่า ในปริิณญาณินพนธ์ฉบับนี้จะเป็นการศึกษาหลักการแปลงข้อมูลภาพขาวดำ โดยวิธีการแปลงแบบอินทิเจอร์โคซายน์ 2 มิติ ซึ่งใช้กระบวนการการแยกการแปลงอินทิเจอร์โคซายน์ 1 มิติ จำนวน 2 ครั้ง โดยใช้โครงสร้างเลขคณิตกระจายมาประยุกต์ใช้ เพื่อลดตัวอุปกรณ์คูณ ซึ่งกระบวนการทำงานทั้งหมดจะถูกบรรยายพฤติกรรมการทำงาน โดยใช้การเขียนด้วยภาษา VHDL ในการออกแบบ พร้อมทั้งนำผลที่ได้จากการทำงานจริงของการแปลงแบบอินทิเจอร์โคซายน์ 2 มิติ มาเปรียบเทียบกับผลที่ได้จากการจำลองการทำงานโดยใช้โปรแกรม Xilinx – Project Navigator และผลที่ได้จากโปรแกรมแมทแลบ

### 1.4 เนื้อหาของปริิณญาณินพนธ์

ในบทที่ 2 จะกล่าวถึงทฤษฎีการทรานส์ฟอร์ม สมการพื้นฐานของการทรานส์ฟอร์ม วิธีการคำนวณค่าวิธีการของการแปลงอินทิเจอร์โคซายน์แบบ 2 มิติ ซึ่งเป็นการเปลี่ยนข้อมูลให้อยู่ในโดเมนความถี่ (Frequency Domain) วิธีการทรานส์โพล ทฤษฎีของภาษา VHDL การนำ RAM ภายในชิพมาใช้ในส่วนของทรานส์โพล ทฤษฎีของ DA (Distributed Arithmetic) นำมาใช้ร่วมเพื่อให้ง่ายต่อการประมวลผลและลดจำนวนอุปกรณ์ในการนำไปใช้งาน รวมทั้งส่วนของการสื่อสารกับคอมพิวเตอร์ผ่านทางพอร์ตอนุกรม (Serial Port) เพื่อทำการรับ – ส่งข้อมูล และการนำ DCMs (Digital Clock Managers) มาทำการปรับความถี่ของสัญญาณนาฬิกา

ในบทที่ 3 กล่าวถึงวิธีการคำนวณและออกแบบการสร้างการแปลงแบบอินทิเจอร์โคซายน์ 2 มิติ โดยใช้หลักการ การแปลงอินทิเจอร์โคซายน์ 1 มิติ จำนวน 2 ครั้ง มาประยุกต์ใช้ กับการแปลงอินทิเจอร์โคซายน์ 2 มิติ รวมทั้งวิธีการออกแบบการส่ง – รับ ข้อมูลผ่านทางพอร์ตอนุกรม และการปรับความถี่สัญญาณนาฬิกาใหม่จากความถี่เดิม โดยใช้ DCMs

ในบทที่ 4 กล่าวถึงการทดลองและผลการทดลองที่ได้จากการคำนวณและออกแบบการสร้างการแปลงอินทิเจอร์โคซายน์ 2 มิติ ในแต่ละส่วน ผลการทดลองที่ได้จากการทำงานจริงบนอุปกรณ์ FPGA

ในบทที่ 5 กล่าวถึงบทวิจารณ์และบทสรุป

## บทที่ 2

### ทฤษฎีและหลักการ

การนำเทคนิคการบีบอัดข้อมูล (Data compression) มาใช้เพื่อเพิ่มประสิทธิภาพในกระบวนการส่งและเก็บข้อมูล ด้วยการลดจำนวนบิตให้น้อยลง โดยที่เราจะพูดถึงการบีบอัดข้อมูลที่เป็นภาพเท่านั้น (Image compression) โดยการบีบอัดข้อมูลภาพนี้สามารถแบ่งออกได้เป็น 2 แบบคือ

การบีบอัดข้อมูลแบบที่ไม่มีการสูญเสีย (Loss-less compression) วิธีการแบบนี้ข้อมูลต้นแบบก่อนที่จะทำการบีบอัดข้อมูลเมื่อเทียบกับข้อมูลที่นำกลับคืนมาที่ทางภาครับจะมีความเหมือนกันทุกประการ วิธีการนี้ใช้กับข้อมูลที่มีความสำคัญมาก ๆ โดยจะนำเอาประโยชน์ของส่วนเกินของข้อมูล (Redundancy) มาใช้

การบีบอัดข้อมูลที่ยอมให้เกิดการสูญเสียได้บ้าง (Lossy compression) วิธีนี้สามารถยอมให้เกิดความคลาดเคลื่อนหรือความผิดพลาดของข้อมูลในระดับที่ยอมรับได้ วิธีการนี้มักจะนิยมใช้กับข้อมูลภาพหรือเสียง เนื่องจากประสาทสัมผัสของมนุษย์มีขีดจำกัด เช่น ตาหรือหูของคนเราไม่สามารถที่จะแยกแยะความผิดพลาดของข้อมูลได้ละเอียดมากนัก วิธีนี้จึงอาจเรียกได้อีกอย่างหนึ่งว่า visually loss - less compression

#### 2.1 การเข้ารหัสโดยการทรานสฟอร์ม (Transform Coding)

##### 2.1.1 หลักการพื้นฐานของการทรานสฟอร์ม

การลดข้อมูลด้วยวิธีการทรานสฟอร์มนั้น จะทำการแปลงข้อมูลอินพุตจากโดเมนหนึ่งให้อยู่ในรูปของโดเมนใหม่ โดยใช้วิธีการแปลงแบบต่าง ๆ เช่น การแปลงฟูรีเยร์ (Fourier Transform) ในการแปลงข้อมูลให้อยู่ในรูปสัมประสิทธิ์ของความถี่ จะทำให้ที่ความถี่ต่ำ ๆ มีพลังงานสูง และที่ความถี่สูง ๆ พลังงานจะลดลงไป สำหรับข้อมูลภาพโดยทั่วไปนั้นจะประกอบด้วยส่วนที่เป็นความถี่สูง คือส่วนที่เป็นรายละเอียดหรือขอบภายในภาพ และส่วนที่เป็นความถี่ต่ำ คือข้อมูลส่วนที่เป็นพื้นของภาพ ดังนั้นเมื่อต้องการลดข้อมูลให้ได้มาก ค่าของพลังงานความถี่สูงจะถูกตัดทิ้งไป ทำให้รายละเอียดส่วนที่เป็นขอบในภาพขาดหายไป ภาพที่ได้จะขาดความคมชัด

การแปลงที่ใช้ในการลดข้อมูลภาพมีอยู่หลายวิธี เช่น การแปลงฟาสฟูรีเยร์ (Fast Fourier) การแปลงฮาร์ (Haar Transform) การแปลงคาร์ฮูเนนเลิฟ (Karhunen Loeve Transform) การแปลงวอลซ์ - ฮาดามาร์ด (Walsh - Hadamard Transform) การแปลงคอสคริตโคไซน์ (Discrete Cosine Transform) การแปลงคอสคริตไซน์ (Discrete Sine Transform) เป็นต้น ซึ่งแต่ละที่มีข้อดีข้อเสียต่างกัน แต่ที่นิยมใช้ในการลดขนาดของข้อมูลมากที่สุด คือการแปลงคอสคริตโคไซน์ ตัวอย่างการใช้งานของการแปลงคอสคริตโคไซน์ คือ การลดขนาดของข้อมูลแบบ JPEG MPEG

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การเข้ารหัสการทรานสฟอร์ม ประกอบด้วย 3 ขั้นตอน คือ

1. นำชุดข้อมูลมาแบ่งออกเป็นบล็อก ๆ ขนาด  $N \times N$  ซึ่งแต่ละบล็อกจะถูกนำไปทำการทรานสฟอร์มข้อมูลจากโดเมนหนึ่งไปยังโดเมนหนึ่ง ซึ่งผลที่ได้จากการทรานสฟอร์มจะทำให้พลังงานหรือรายละเอียดของข้อมูลที่กระจายอยู่ทั่วไป ถูกบีบหรือทำให้กระชับขึ้นแล้วแทนค่าด้วยค่าหนึ่ง

2. นำข้อมูลที่ได้จากการทรานสฟอร์ม มาทำการผ่านส่วนของควอนไทซ์เซชัน(Quantization) ซึ่งค่าการควอนไทซ์เซชันจะมีค่าเป็นเท่าไร จะขึ้นอยู่กับ 3 ส่วน คือ บิตเรต (bit rate) ค่าความแปรปรวนของชุดข้อมูลและข้อผิดพลาดที่เกิดขึ้นที่สามารถยอมรับได้ จากการอินเวอร์สทรานสฟอร์มเพื่อทำการสร้างกลับของข้อมูล

3. การนำค่าที่ได้จากการควอนไทซ์เซชันมาทำการเข้ารหัส โดยใช้การเข้ารหัสเลขฐาน 2 (Binary Code) เช่น การเข้ารหัสแบบจำกัดความยาว (Fixed – length code) หรือ การเข้ารหัสแบบรัน – เลนจ์ (Run – length code) และการเข้ารหัสแบบฮัฟแมน (Huffman coding)

### 2.1.2 สมการของการทรานสฟอร์ม

การทรานสฟอร์มทั้งหมดที่กล่าวถึงนี้จะกล่าวถึงการทรานสฟอร์มที่เป็นเชิงเส้นซึ่งสามารถเขียนสมการของการทรานสฟอร์มแบบ 1 มิติ (1D Forward Transform) ได้ดังนี้

$$\theta_n = \sum_{i=0}^{N-1} X_i a_{n,i} \quad (2.1)$$

เมื่อ  $\theta_n$  เป็นลำดับการทรานสฟอร์ม (Transform Sequence)

$X_i$  เป็นลำดับของอินพุท (Original Sequence)

$a_{n,i}$  เป็นสัมประสิทธิ์การทรานสฟอร์ม

สามารถเขียนสมการของอินเวอร์สทรานสฟอร์มแบบ 1 มิติ (1D Inverse Transform) ได้ดังนี้

$$X_n = \sum_{i=0}^{N-1} \theta_i b_{n,i} \quad (2.2)$$

เมื่อพิจารณาสมการที่ 2.1 สามารถเขียนสมการการทรานสฟอร์ม 1 มิติ ในรูปเมตริกซ์ ได้ดังนี้

$$\theta = CX \quad (2.3)$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เมื่อพิจารณาสมการที่ 2.2 สามารถเขียนสมการการอินเวอร์สทรานสฟอร์ม 1 มิติ ในรูปเมตริกซ์ ได้ดังนี้

$$X = D\theta \quad (2.4)$$

โดย เมตริกซ์  $\theta, X$  มีขนาด  $N \times 1$

เมตริกซ์  $C, D$  มีขนาด  $N \times N$

เมื่อพิจารณาข้อมูลแบบ 2 มิติ สามารถเขียนสมการของการทรานสฟอร์มแบบ 2 มิติ (2D Forward Transform) ได้ดังนี้

$$\Theta_{k,l} = \sum_{i=0}^{N-1} \sum_{j=0}^{N-1} X_{i,j} a_{k,i} a_{k,j} \quad (2.5)$$

เมื่อพิจารณาสมการที่ 2.5 สามารถเขียนสมการการทรานสฟอร์ม 2 มิติ ในรูปเมตริกซ์ ได้ดังนี้

$$\Theta = CXC^T \quad (2.6)$$

สามารถเขียนสมการการอินเวอร์สทรานสฟอร์ม 2 มิติ ในรูปเมตริกซ์ ได้ดังนี้

$$X = D\Theta D^T \quad (2.7)$$

โดย  $D = C^{-1} = C^T$

หรือสามารถเขียนสมการการอินเวอร์สทรานสฟอร์ม 2 มิติ ในรูปเมตริกซ์ ได้ดังนี้

$$X = C^T \Theta C \quad (2.8)$$

โดย  $\Theta$  เป็นเอาต์พุตของการทรานสฟอร์ม เป็นเมตริกซ์ขนาด  $N \times N$

$C, D$  เป็นสัมประสิทธิ์ของการทรานสฟอร์ม เป็นเมตริกซ์ขนาด  $N \times N$

$X$  เป็นอินพุตของการทรานสฟอร์ม เป็นเมตริกซ์ขนาด  $N \times N$

### 2.1.3 การแปลงแบบอินทีเจอร์โคไซน์ (Integer Cosine Transform)

การแปลงแบบอินทีเจอร์โคไซน์ (Integer Cosine Transform : ICT) เป็นการแปลงที่อาศัยการประมาณของการแปลงแบบดิสครีตโคไซน์ (Discrete Cosine Transform : DCT) ซึ่งสามารถทำการสร้างได้โดยใช้วิธีการที่เกี่ยวกับเลขคณิตจำนวนเต็ม ซึ่งทำให้การออกแบบในการสร้างตัวอุปกรณ์ฮาร์ดแวร์นั้นมีข้อได้เปรียบในด้านราคาที่ดีกว่าและมีความเร็วที่สูงกว่า ในส่วนของระบบการบีบอัดข้อมูลรูปภาพ บทบาทของการแปลงแบบ อินทีเจอร์โคไซน์ คือ ทำหน้าที่ทำลายความสัมพันธ์ของข้อมูลรูปภาพ ในแต่ละบล็อกนั้น ซึ่งโดยทั่วไปแล้วจะใช้บล็อกขนาด  $8 \times 8$  สำหรับการทำการควอนไทซ์เซชัน และสำหรับการทำการเข้าโค้ด

### 2.1.4 กระบวนการในการเข้ารหัสรูปภาพของอินทีเจอร์โคไซน์ทรานสฟอร์ม

กระบวนการของการแปลงแบบอินทีเจอร์โคไซน์ในการเข้าโค้ดรูปภาพ สามารถพิจารณาได้จากการแปลงแบบอินทีเจอร์โคไซน์ ซึ่งมีเวกเตอร์ข้อมูล  $X$  แบบ 1 มิติ ซึ่งมีขนาดของเมตริกซ์ข้อมูลเท่ากับ  $1 \times 8$  การแปลงแบบ อินทีเจอร์โคไซน์ทรานสฟอร์มนี้ สร้างขึ้นด้วยการคูณแบบพริ้มลิตพลาย ข้อมูล  $X$  ด้วย ออโคโนนัล เมตริกซ์  $C$  ซึ่งจะใช้เป็นเมตริกซ์ทรานสฟอร์มของการแปลงแบบอินทีเจอร์โคไซน์ คือ

$$C = \begin{pmatrix} 1 & 1 & 1 & 1 & 1 & 1 & 1 & 1 \\ 5 & 3 & 2 & 1 & -1 & -2 & -3 & -5 \\ 3 & 1 & -1 & -3 & -3 & -1 & 1 & 3 \\ 3 & -1 & -5 & -2 & 2 & 5 & 1 & -3 \\ 1 & -1 & -1 & 1 & 1 & -1 & -1 & 1 \\ 2 & -5 & 1 & 3 & -3 & -1 & 5 & -2 \\ 1 & -3 & 3 & -1 & -1 & 3 & -3 & 1 \\ 1 & -2 & 3 & -5 & 5 & -3 & 2 & 1 \end{pmatrix} \quad (2.9)$$

คุณลักษณะที่น่าสนใจอย่างหนึ่งของการแปลงแบบอินทีเจอร์โคไซน์ คือ ค่าสัมบูรณ์ของสัมประสิทธิ์มีค่าเท่ากับค่ายกกำลังสองหรือค่ายกกำลังสองบวกหนึ่ง ดังนั้นการหาผลคูณของเมตริกซ์สามารถทำได้โดยการชีพท์และการแอด

ให้  $Y$  แทนค่าของ เมตริกซ์เอาต์พุตของการแปลงแบบอินทีเจอร์โคไซน์ ดังนั้น

$$Y = CX \quad (2.10)$$

โดยที่  $C$  คือ ออโคโนนัล เมตริกซ์ จะได้ว่า

$$D = CC^T \quad (2.11)$$

โดยที่  $D$  คือ ไดอะโกนัล เมตริกซ์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ถ้ากำหนดให้

$$\Delta = D^{-1} \quad (2.12)$$

ดังนั้นเราสามารถหาเมตริกซ์เอกลักษณ์ ( $I$ ) ได้จาก

$$I = \sqrt{\Delta} C C^T \sqrt{\Delta} \quad (2.13)$$

ถ้ากำหนดให้  $M$  เป็น ออโธโนมัล เมตริกซ์ โดยที่ กำหนดให้

$$M = \sqrt{\Delta} C \quad (2.14)$$

ดังนั้น จะได้ว่า

$$M^T = C^T \sqrt{\Delta} = M^{-1} \quad (2.15)$$

ซึ่งเมตริกซ์  $M$  นี้ จะแสดงถึงเมตริกซ์นอร์มัลไลซ์ของการแปลงแบบอินทีเจอร์โคซายน์

ในการใช้การแปลงแบบอินทีเจอร์โคซายน์ในการบีบอัดข้อมูลรูปภาพนั้น เราจะนำข้อมูลรูปภาพมาแบ่งเป็นบล็อกสี่เหลี่ยมขนาดเล็กๆ แล้วนำข้อมูลภาพในแต่ละบล็อกมาทำการควอนไทซ์แล้วจึงทำการเข้ารหัสข้อมูล สำหรับการควอนไทเซชันสามารถทำได้โดยการหารค่าสัมประสิทธิ์การทรานสฟอร์มโดยใช้ค่าควอนไทเซชัน แฟคเตอร์ ค่าที่ได้จากการปัดผลลัพธ์ให้เป็นเลขจำนวนเต็มของสัมประสิทธิ์  $a$  ด้วยค่าแฟคเตอร์  $q$  ซึ่งสามารถเขียนเป็นสมการได้ คือ  $\lfloor (a/q) + 0.5 \rfloor$  ซึ่ง  $\lfloor x \rfloor$  แสดงถึงจำนวนเต็มที่มีค่ามากที่สุดแต่มีขนาดน้อยกว่าหรือเท่ากับ  $x$

เนื่องจากการนอร์มัลไลเซชัน และ ควอนไทเซชัน เกี่ยวข้องกับการหารด้วยเลขจำนวนเต็ม ดังนั้นจึงได้มีการรวมการทำงานในขั้นตอนของการนอร์มัลไลเซชันและควอนไทเซชันทั้ง 2 ขั้นตอนไว้ในการทำงานเพียงขั้นตอนเดียว ต่อไปจะพูดถึง การแปลงอินทีเจอร์โคซายน์ ที่มีข้อมูลแบบ 2 มิติ และพิจารณาถึงรายละเอียดของการรวมขั้นตอนการนอร์มัลไลเซชันและควอนไทเซชันเข้าไว้ด้วยกันเป็นขั้นตอนเดียว

จาก

$$C^{-1} = C^T \Delta \quad (2.16)$$

ในการพิสูจน์สมการนี้ เริ่มจาก

$$C C^{-1} = I \quad (2.17)$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

แทนเมตริกซ์  $C$  ด้วย  $C = \sqrt{\Delta}^{-1}M$  จะได้

$$\sqrt{\Delta}^{-1}MC^{-1} = I \quad (2.18)$$

คูณสมการนี้ด้วย  $M^T \sqrt{\Delta}$  แบบพรีมัลติพลายจะได้

$$(M^T \sqrt{\Delta})(\sqrt{\Delta}^{-1}MC^{-1}) = (M^T \sqrt{\Delta})I \quad (2.19)$$

โดยจะได้ผลคูณคือ

$$MC^{-1} = \sqrt{\Delta} \quad (2.20)$$

คูณด้วย  $M^{-1}$  แบบพรีมัลติพลาย จะได้

$$M^{-1}MC^{-1} = M^{-1}\sqrt{\Delta} \quad (2.21)$$

ซึ่งเมื่อแทนค่า  $M^{-1} = C^T \sqrt{\Delta}$  แล้วจะได้

$$C^{-1} = C^T \Delta \quad (2.22)$$

การสร้างข้อมูล  $X$  กลับมาจากเมตริกซ์ทรานสฟอร์ม  $Y$  นั้นทำได้โดยคูณ เมตริกซ์อินเวอร์สของ  $C$  แบบพรีมัลติพลายกับ  $Y$  ดังนั้นจะได้ว่า

$$X = C^{-1}Y \quad (2.23)$$

แทนค่า  $Y = CX$  จะได้

$$X = C^{-1}CX \quad (2.24)$$

ซึ่งสามารถจัดรูปใหม่ได้เป็น

$$X = (C^T \sqrt{\Delta})(\sqrt{\Delta}C)X \quad (2.25)$$

ซึ่งจากสมการนี้จะกำหนดให้  $\sqrt{\Delta}C$  เป็นเมตริกซ์ Direct normalized ของการแปลงแบบอินทิเจอร์โคซายน์และกำหนดให้  $C^T \sqrt{\Delta}$  เป็นเมตริกซ์ Inverse transform ของการแปลงแบบอินทิเจอร์โคซายน์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การแปลงแบบอินทีเจอร์โคซายน์ แบบ 2 มิติ สามารถทำการทรานสฟอร์มแบบ 1 มิติได้ โดยทำการทรานสฟอร์มแบบ 1 มิติให้กับคอลัมน์ของบล็อกข้อมูลก่อนแล้วจึงทำการทรานสฟอร์มแบบ 1 มิติ ข้อมูลในแต่ละแถวของบล็อกซึ่งวิธีการนี้สามารถเขียนแสดงในรูปของสมการเมตริกซ์ คือการคูณแบบพริ้มลติพลายด้วยเมตริกซ์สัมประสิทธิ์ของการทรานสฟอร์ม กับเมตริกซ์ที่จะทำการแปลงข้อมูลและคูณแบบโพสท์มัลติพลายด้วยเมตริกซ์ทรานสโพสของเมตริกซ์สัมประสิทธิ์ของการทรานสฟอร์ม

ถ้าให้  $X$  แทนข้อมูลของการบล็อกของข้อมูลที่จะทำการทรานสฟอร์ม และ  $Y$  เป็นเมตริกซ์ของเอาต์พุตของการทรานสฟอร์ม ดังนั้นการแปลงแบบสองมิติโดยใช้การแปลงแบบหนึ่งมิติสองครั้ง จะสามารถเขียนได้ว่า

$$Y = \sqrt{\Delta} C X C^T \sqrt{\Delta} \quad (2.26)$$

และการแปลงข้อมูลกลับสามารถเขียนเป็นสมการได้ คือ

$$X = C^T \sqrt{\Delta} Y \sqrt{\Delta} C \quad (2.27)$$

สมการข้างต้นนั้น สามารถทำการลดความยุ่งยากในการคำนวณความยุ่งยากในการคำนวณได้ โดยการมองรูปสมการใหม่ว่าเมตริกซ์  $CXC^{-1}$  และ  $Y$  ถูกคูณแบบพริ้มลติพลายและโพสท์มัลติพลายด้วยไดอะโกนัล เมตริกซ์  $\sqrt{\Delta}$  ถ้ากำหนดให้  $D_1$  และ  $D_2$  เป็นไดอะโกนัล เมตริกซ์ และกำหนดให้  $A$  คือ อาบิทารี่ เมตริกซ์ ผลคูณของ  $D_1 A D_2$  สามารถทำการคำนวณได้อย่างมีประสิทธิภาพมากขึ้นโดยใช้การคูณแบบ เทอม-ต่อ-เทอม กับสมาชิกทุกตัวของ  $A$  โดยอาศัยผลลัพธ์ของ  $D_1 D_2$  ซึ่ง 1 คือเมตริกซ์ที่มีขนาดเท่ากับเมตริกซ์  $A$  ซึ่งประกอบด้วยสมาชิกที่เป็น 1 ทั้งหมดซึ่งจะทำให้ลดจำนวนครั้งของการคูณลงครึ่งหนึ่ง ซึ่งเราแทนกระบวนการของการหาผลคูณของเมตริกซ์แบบ เทอม-ต่อ- เทอมโดย แทนด้วยสัญลักษณ์ # ซึ่งหมายถึง การปฏิบัติการของการหาผลคูณของเมตริกซ์แบบ เทอม-ต่อ-เทอม สามารถเขียนสมการการแปลงได้ใหม่ดังนี้

$$Y = (CXC^T) \# N \quad (2.28)$$

และ

$$X = C^T (Y \# N) C \quad (2.29)$$

ซึ่ง  $N$  คือ นอัมัลไลเซชันเมตริกซ์ ถูกกำหนดให้เป็น

$$N = \sqrt{\Delta} 1 \sqrt{\Delta} \quad (2.30)$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จะเห็นว่าเราสามารถสร้างข้อมูลต้นฉบับเดิม (เมตริกซ์ ข้อมูล  $X$ ) กลับคืนมาจากข้อมูลที่ได้ทำการทรานสฟอร์มไปแล้ว (เมตริกซ์  $Y$ ) ในทางปฏิบัติผลลัพธ์ที่ได้จากการทรานสฟอร์มจะถูกควอนไทซ์ และถูกสร้างกลับที่ปลายทางตามที่กล่าวไปแล้วว่ากระบวนการควอนไทซ์เซชันสามารถสร้างขึ้นได้โดยการปัดผลลัพธ์ที่เป็นเลขทศนิยม จากผลของการทำการควอนไทซ์ให้เป็นเลขจำนวนเต็ม ซึ่งผลลัพธ์ของกระบวนการนี้ สามารถหาได้โดยการหาผลคูณแบบทอม-ต่อ-ทอมของเมตริกซ์ทรานสฟอร์ม  $Y$  ด้วยเมตริกซ์  $H$  ซึ่งเมตริกซ์นี้เป็นอินเวอร์สเมตริกซ์ของค่าสมาชิกของควอนไทซ์เซชันเมตริกซ์ซึ่งผลลัพธ์ที่ได้จะถูกทำการปัดค่าให้เป็นเลขจำนวนเต็มที่มีค่าใกล้เคียงกับค่าทศนิยมมากที่สุด

ให้  $Y^*$  แทน เมตริกซ์ทรานสฟอร์มที่ได้ทำการควอนไทซ์แล้ว เราจะได้

$$Y^* = Y(\#)H \quad (2.31)$$

แทนค่า  $Y = (CXC^T) \# N$  ลงในสมการข้างบน จะได้

$$Y^* = (CXC^T) \# N(\#)H \quad (2.32)$$

โดยที่  $(\#)$  แสดงถึงการปัดค่าผลลัพธ์ให้เป็นค่าจำนวนเต็ม

สำหรับกระบวนการของตัวปฏิบัติการ  $\#$  นั้นสามารถทำการเรียงสลับตำแหน่งได้และสามารถที่จะรวมขั้นตอนการทำงานนอัมัลไลเซชันและควอนไทซ์เซชันให้เป็นขั้นตอนเดียวได้ โดยกำหนดให้

$$Q = N \# H \quad (2.33)$$

ซึ่ง  $Q$  เป็นเมตริกซ์ที่เป็นการรวมการทำงานในขั้นตอนการนอัมัลไลเซชันและควอนไทซ์เซชันไว้ในขั้นตอนเดียว ดังนั้น สามารถเขียนสมการของการแปลงแบบสองมิติได้ใหม่คือ

$$Y^* = (CXC^T)(\#)Q \quad (2.34)$$

และสมการของการสร้างข้อมูลกลับคืน คือ

$$X^* = C^T(Y^* \# Q^*)C \quad (2.35)$$


โดยที่เมตริกซ์  $Q^*$  คือส่วนกลับของเมตริกซ์  $Q$  ซึ่งจะสอดคล้องกับสมการ

$$Q^* \# Q = \Delta 1 \Delta \quad (2.36)$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## 2.2 ส่วนของการแปลงอินทีเจอร์โคไซน์ 2 มิติ (2 Dimensions Integer Cosine Transform)

ปริญญาบัตรฉบับนี้จะทำการศึกษาข้อมูลภาพโดยที่แยกตัวอย่างของข้อมูลภาพขาวดำ ซึ่งจะถูกแบ่งออกเป็นบล็อกย่อยๆ ขนาด  $8 \times 8$  พิกเซล เพื่อที่จะทำการแปลงอินทีเจอร์โคไซน์แบบ 2 มิติ (2D Integer Cosine Transform) ที่ละจุดจนครบทุกบล็อกทั้งหมดในข้อมูลภาพ ผลของการทรานสฟอร์มแต่ละบล็อกจะได้ข้อมูลที่มีความสำคัญสูง (เทอมความถี่ต่ำ) อยู่ในด้านมุมซ้ายบน โดยที่ตำแหน่ง (0,0) เป็นองค์ประกอบของ DC ส่วนที่เหลือเป็นข้อมูลที่มีความสำคัญต่ำ (เทอมความถี่สูง) เป็นองค์ประกอบของ AC กระจายออกไปตามแกน x และ y ดังที่แสดงในรูปที่ 2.1




รูปที่ 2.1 แสดงลักษณะของการแปลงอินทีเจอร์โคไซน์ของบล็อกข้อมูลขนาด  $8 \times 8$  พิกเซล จากข้อมูลทั้งหมด

ซึ่งจากผลการแปลงอินทีเจอร์โคไซน์ของข้อมูลภาพ แต่ละบล็อกที่แสดงในรูปที่ 2.1 จะเห็นว่าผลที่ได้ข้อมูลที่มีความสำคัญสูง (มีค่ามาก) อยู่ในเทอมความถี่ต่ำ ส่วนเทอมความถี่สูง (มุมล่างด้านขวาของเมตริกซ์) จะมีค่าของข้อมูลน้อยมากเมื่อเทียบกับเทอมความถี่ต่ำที่มีความสำคัญมากกว่า แต่ก็ยังคงมีความสำคัญอยู่บ้าง ถ้านำข้อมูลที่ได้จากการแปลงอินทีเจอร์โคไซน์ ไปผ่านการควอนไทซ์ ทำให้ข้อมูลบริเวณความถี่สูงมีค่าเข้าใกล้ศูนย์ ช่วยให้สามารถลดขนาดของข้อมูลลงได้อีก

เมื่อมองในเชิงของฮาร์ดแวร์ การทำเป็นตัวอุปกรณ์ของการแปลงอินทีเจอร์โคไซน์แบบ 2 มิติ ที่มีขนาด  $N \times N$  จะต้องใช้ตัวคูณและตัวบวกรวมกันจำนวนมาก แต่สามารถทำการลดจำนวนตัวคูณและตัวบวกลงได้ด้วยการแยกจากการแปลงอินทีเจอร์โคไซน์แบบ 2 มิติ ให้มาเป็นการแปลงอินทีเจอร์โคไซน์แบบ 1 มิติ จำนวน 2 ครั้ง โดยอาศัยคุณสมบัติที่สำคัญของการแปลงอินทีเจอร์โคไซน์ก็คือ คุณสมบัติ Separable Transform ซึ่งจะประกอบด้วยการแปลงแนวนอนของเมตริกซ์ แล้วตามด้วยการแปลงแนวตั้งของเมตริกซ์ ตามลำดับ

การแยกการแปลงอินทีเจอร์โคไซน์แบบ 2 มิติ ให้มาเป็นการแปลงอินทีเจอร์โคไซน์แบบ 1 มิติ จำนวน 2 ครั้ง อธิบายโดยใช้บล็อกโคอะแกรมดังแสดงในรูปที่ 2.2

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 2.2 แสดงบล็อกไดอะแกรมของการแปลงอินทีเจอร์โคซายน์แบบ 2 มิติ

การแยกการแปลงอินทีเจอร์โคซายน์แบบ 2 มิติ ให้มาเป็นการแปลงอินทีเจอร์โคซายน์แบบ 1 มิติ จำนวน 2 ครั้ง สามารถอธิบายการทำงาน ได้ดังนี้

### 1. การแปลงอินทีเจอร์โคซายน์แบบ 1 มิติ ตามแนวอนของเมตริกซ์


โดยนำข้อมูลตามแนวอน 1 มิติ ขนาด  $1 \times N$  จากข้อมูลเริ่มต้น 2 มิติ ขนาด  $N \times N$  มาทำการแปลงอินทีเจอร์โคซายน์แบบ 1 มิติ ทีละแถว จนครบทั้งหมด  $N$  แถว สามารถแสดงบล็อกไดอะแกรมของการแปลงอินทีเจอร์โคซายน์แบบ 1 มิติ ตามแนวอนในรูปของเมตริกซ์ได้ดังรูปที่ 2.3



รูปที่ 2.3 แสดงบล็อกไดอะแกรมการแปลงอินทีเจอร์โคซายน์แบบ 1 มิติ ตามแนวอน

### 2. การทำการทรานสโพสบล็อกข้อมูลที่ได้จากการแปลงอินทีเจอร์โคซายน์แบบ 1 มิติ

โดยนำข้อมูลตามแนวอนที่ได้จากการแปลงอินทีเจอร์โคซายน์แบบ 1 มิติทั้ง 64 ค่า มาทำการทรานสโพส เพื่อนำเข้าไปเป็นอินพุตของการแปลงอินทีเจอร์โคซายน์แบบ 1 มิติตามแนวตั้ง สามารถแสดงบล็อกไดอะแกรมของการทรานสโพส ในรูปของเมตริกซ์ได้ดังรูปที่ 2.4




รูปที่ 2.4 แสดงบล็อกไดอะแกรมการทรานสโพสบล็อกข้อมูล

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### 3. การแปลงอินทิเจอร์โคซายน์แบบ 1 มิติ ตามแนวตั้งของเมตริกซ์

โดยนำข้อมูลตามแนวตั้ง 1 มิติ ขนาด  $1 \times N$  จากข้อมูลที่ได้จากการแปลงอินทิเจอร์โคซายน์แบบ 1 มิติ ในส่วนที่ 1 โดยเริ่มต้นที่ 2 มิติ ขนาด  $N \times N$  มาทำการแปลงอินทิเจอร์โคซายน์ 1 มิติทีละหลักจนครบทั้งหมด  $N$  หลัก สามารถแสดงบล็อกไดอะแกรมของการแปลงอินทิเจอร์โคซายน์แบบ 1 มิติ ตามแนวตั้งในรูปของเมตริกซ์ได้ดังรูปที่ 2.5



รูปที่ 2.5 แสดงบล็อกไดอะแกรมการแปลงอินทิเจอร์โคซายน์แบบ 1 มิติ ตามแนวตั้ง

ผลลัพธ์ที่ได้จากการแปลงอินทิเจอร์โคซายน์แบบ 2 มิติ โดยการใช้การแปลงอินทิเจอร์โคซายน์แบบ 1 มิติ จำนวน 2 ครั้ง คือ

$$\begin{aligned}
 Y &= C(CX^T)^T \\
 Y &= C(X^T)^T C^T \\
 Y &= CXC^T
 \end{aligned}
 \tag{2.37}$$

จะเห็นว่าผลลัพธ์ที่ได้จากการแปลงอินทิเจอร์โคซายน์แบบ 2 มิติ โดยการใช้การแปลงอินทิเจอร์โคซายน์แบบ 1 มิติ จำนวน 2 ครั้ง ดังแสดงในสมการที่ 2.37 ได้ผลลัพธ์เท่ากับการแปลงอินทิเจอร์โคซายน์แบบ 2 มิติ ในสมการที่ 2.6

### 2.3 ส่วนของการทรานสโพส(Transpose)


การทรานสโพส เป็นฟังก์ชันทางคณิตศาสตร์ที่เป็นตัวกระทำทางเมตริกซ์ชนิดหนึ่ง การทรานสโพส เป็นการสลับตัวบ่งชี้ (Index) ของเมตริกซ์ ระหว่างตัวบ่งชี้ของแถว (Row) กับตัวบ่งชี้ของหลัก (Column) สามารถแสดงได้ดังนี้

$$A_{(i,j)} = B^T_{(j,i)} \tag{2.38}$$

ส่วนทรานสโพส ทำหน้าที่เปลี่ยนตำแหน่งข้อมูลหลังผ่านการแปลงอินทิเจอร์โคซายน์แบบ 1 มิติ ในส่วนแรกทั้ง 64 ค่า ก่อนที่จะนำไปเป็นอินพุตของการแปลงอินทิเจอร์โคซายน์แบบ 1 มิติ ในส่วนถัดไป

ในการประยุกต์ฟังก์ชันการทรานสโพสของบนฮาร์ดแวร์นั้นเป็นเรื่องที่มีความยุ่งยากมากและไม่สามารถทำการทรานสโพสได้โดยตรงเหมือนกับการทรานสโพสบนซอฟต์แวร์ จึงมีแนวคิดมากมายที่จะพัฒนาเทคนิคต่างๆ เพื่อประยุกต์ฟังก์ชันการทรานสโพสของบนฮาร์ดแวร์ โดยอาศัยคุณลักษณะของอุปกรณ์ต่างๆ เข้าช่วย เช่น แรม (RAM) รีจิสเตอร์ (Register) ตัวอย่างของการประยุกต์ฟังก์ชัน การทรานสโพสของบนฮาร์ดแวร์สามารถแสดงได้ดังนี้

ทรานสโพสบัฟเฟอร์ (Transpose Buffer) ในตัวอย่างนี้ทำงานโดยอาศัยคุณสมบัติของรีจิสเตอร์ (Register) ทรานสโพสบัฟเฟอร์นี้จะประกอบด้วย บัฟเฟอร์แถว (Row Buffer) และบัฟเฟอร์หลัก (Column Buffer) โดยที่แต่ละบัฟเฟอร์ประกอบด้วย 64 รีจิสเตอร์ ที่ไม่มีความสัมพันธ์ต่อกันและกัน (Independent) สามารถแสดงรูปของทรานสโพสบัฟเฟอร์ได้ดังรูปที่ 2.6



รูปที่ 2.6 แสดงการทรานสโพสโดยอาศัยคุณสมบัติของรีจิสเตอร์

โดยค่าอินพุตของทรานสโพสบัฟเฟอร์ (Transpose Buffer) จะรับเข้ามาเก็บในส่วนของบัฟเฟอร์หลัก (Column Buffer) และจะนำค่าเอาต์พุตออกจากทรานสโพสบัฟเฟอร์ในส่วนของบัฟเฟอร์แถว (Row Buffer) หลักการทำงานของทรานสโพสบัฟเฟอร์ คือ เมื่อข้อมูลอินพุตที่เก็บอยู่ในบัฟเฟอร์หลักจนเต็มทั้ง 64 รีจิสเตอร์ ก็จะถ่ายข้อมูล (Transfer) ไปเก็บในบัฟเฟอร์แถวทั้ง 64 รีจิสเตอร์ หลังจากนั้นค่อยส่งข้อมูลเอาต์พุตออกจากทรานสโพสบัฟเฟอร์ ในส่วนของบัฟเฟอร์แถว ซึ่งทำให้ในขณะที่ส่งข้อมูลเอาต์พุตออกนั้นสามารถรับข้อมูลอินพุตใหม่ได้ทันทีในส่วนของบัฟเฟอร์หลัก โดยไม่ต้องรอให้ส่งข้อมูลเอาต์พุตออกจนหมดก่อน จึงใช้เวลาสำหรับการทรานสโพส 1 บล็อก เท่ากับ 64 รอบของสัญญาณนาฬิกา

## 2.4 หลักการเบื้องต้นของโครงสร้างเลขคณิตกระจาย


โครงสร้างเลขคณิตกระจาย (Distributed Arithmetic) หรือเรียกอย่างย่อๆว่า “DA” เป็นการจัดรูปแบบทางคณิตศาสตร์ของสมการที่อยู่ในรูปของผลบวกของผลคูณ (Sum of Product) ของเลขฐานสิบให้กระจายออกเป็นบิตหรือในรูปแบบของเลขฐานสอง เพื่อให้การคำนวณทางคณิตศาสตร์สามารถแปลงเป็นวงจรดิจิทัลอิเล็กทรอนิกส์ได้ โดยจะปรากฏอยู่ในงานทางด้านการประมวลผลสัญญาณเชิงเลข หลักการเบื้องต้นของโครงสร้างเลขคณิตกระจายที่นำมาใช้งานด้านการประมวลผลสัญญาณเชิงเลข คือการแปลงฟังก์ชันถ่ายโอน (Transfer Function) ซึ่งเป็นสมการที่อยู่ในรูปผลบวกของผลคูณระหว่างสัญญาณอินพุตกับค่าสัมประสิทธิ์ของฟังก์ชันถ่ายโอนของระบบ โดยในการคูณกันระหว่างค่าสัมประสิทธิ์ของฟังก์ชันถ่ายโอนกับสัญญาณอินพุต จะใช้การคูณเลขฐานสองแบบส่วนเติมเต็มสอง (2's complement) และการคูณจะใช้แบบเปิดตาราง (Look-up table) โดยค่าผลบวกของผลคูณระหว่างสัมประสิทธิ์และสัญญาณอินพุตจะถูกเก็บไว้ในหน่วยความจำ EPROM และจะใช้สัญญาณอินพุตเป็นแอดเดรสของ EPROM โดยตรง ทั้งค่าสัมประสิทธิ์ของวงจรกรองและสัญญาณอินพุตจะถูกแทนด้วยเลขส่วนเติมเต็มสอง ดังนั้นโครงสร้างเลขคณิตกระจายจึงมีทฤษฎีพื้นฐานอยู่บนการคูณแบบเลขส่วนเติมเต็มสอง (2's complement Multiplication)

### 2.4.1 ระบบตัวเลข

สำหรับระบบเชิงเลข ตัวเลขต่างๆจะถูกแทนด้วยเลขฐานสอง ซึ่งโดยทั่วไปมีรูปแบบที่นิยมใช้กันอยู่ 2 รูปแบบ คือ รูปแบบจำนวนโดยตรง (Fixed point format) และ รูปแบบจำนวนอิงดรรชนี (Floating point format) ซึ่งรูปแบบจำนวนโดยตรงจะมีวงจรรหัสแวร์ที่ใช้ในการคำนวณที่ง่ายกว่า แต่ให้ค่าจากการคูณค่อนข้างจำกัด ส่วนรูปแบบจำนวนอิงดรรชนีจะสามารถแทนค่าของสัญญาณ คือให้ย่านพลวัต (Dynamic range) ได้มากกว่า แต่ต้องใช่วงจรรหัสแวร์ที่สลับซับซ้อน แพงกว่า และให้ความเร็วในการประมวลผลที่ลดลง

#### 1. รูปแบบจำนวนโดยตรง


รูปแบบจำนวนโดยตรงปกติจะประกอบไปด้วย 3 ส่วน คือ บิตเครื่องหมาย (Sign bit) 1 บิต บิตจำนวนเต็ม (Integer bit) N บิต และบิตเศษส่วน (Fractional bit) L บิต โดยจะมีจุดทวินิยม (Binary point) อยู่ระหว่างบิตจำนวนเต็มและบิตเศษส่วนดังแสดงในรูปที่ 2.7



รูปที่ 2.7 แสดงการจัดรูปแบบจำนวนโดยตรงที่ประกอบด้วยบิตเครื่องหมาย บิตจำนวนเต็ม และบิตเศษส่วน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จำนวนบิต  $N$  เป็นตัวกำหนดย่านพลวัตที่ต้องการ โดยถ้าเลือกให้มีจำนวนน้อยอาจทำให้เกิดการล้น (Overflow) จากการคำนวณได้ แต่ถ้าเลือกให้มีจำนวนมากความเที่ยงตรงก็จะน้อยลง ซึ่งในการสร้างวงจรกรองสัญญาณเชิงเลขโดยการแทนด้วยรูปแบบจำนวนโดยตรงนั้น นิยมที่จะทำมาตราส่วน (Scaling) เพื่อให้ขนาดของสัญญาณมีค่าอยู่ระหว่าง  $-1 \leq x < 1$  คือมีบิตเครื่องหมาย 1 บิต และบิตเศษส่วน  $L$  บิต ดังแสดงในรูปที่ 2.8



รูปที่ 2.8 แสดงการจัดรูปแบบจำนวนโดยตรงที่มีบิตเครื่องหมายและบิตเศษส่วน

โดยทั่วไปเลขฐานสองแบบจำนวนโดยตรงแบ่งออกได้เป็น 3 รูปแบบด้วยกัน คือ

1. แบบขนาดและเครื่องหมาย (Sign magnitude)
2. แบบส่วนเติมเต็มหนึ่ง (1's complement)
3. แบบส่วนเติมเต็มสอง (2's complement)

โดยคุณลักษณะที่สำคัญบางประการของการแทนตัวเลขด้วยเลขฐานสองแบบจำนวนโดยตรง ทั้ง 3 รูปแบบสามารถสรุปได้ดังตารางที่ 2.1

ตารางที่ 2.1 แสดงคุณสมบัติที่สำคัญของรูปแบบจำนวนโดยตรง

Features	Sign and magnitude	2' complement	1' complement
Range	$-(1-2^{-L}) \leq x \leq (1-2^{-L})$	$-1 \leq x \leq (1-2^{-L})$	$-(1-2^{-L}) \leq x \leq (1-2^{-L})$
Representation of zero	0.000 and 1.000	0.000	0.000 and 1.111
Arithmetic rules	Simple must be kept track of, separately	Simple; negative numbers elegantly handled	Simple, but "end around carry" should be carefully handled
Suitability for serial arithmetic	Not so good	Excellent	Good

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


2. รูปแบบจำนวนอิงครรชนี

รูปแบบจำนวนโดยตรงมีข้อเสียที่สำคัญ 2 ประการ คือ ย่านพลวัตของตัวเลขมีค่าน้อย เช่น การแทนด้วยเลขส่วนเต็มเต็มสอง ค่าที่น้อยที่สุดคือ  $-1$  และค่าที่มากที่สุดคือ  $1 - 2^{-L}$  เปอร์เซ็นต์ความผิดพลาดที่เกิดจากการตัด (Truncation) หรือการปัด (Rounding) จะเพิ่มมากขึ้นเมื่อขนาดของตัวเลขมีค่าลดลง ตัวอย่างเช่น ถ้าจำนวน  $0.11011010$  และ  $0.000110101$  ถูกตัดให้จำนวนบิตเศษส่วนเหลือเพียง 4 บิต เปอร์เซ็นต์ความผิดพลาดจะเป็น 4.59 % และ 39.6 % ตามลำดับ โดยข้อเสียนี้สามารถแก้ไขได้โดยการใช้รูปแบบจำนวนอิงครรชนี ซึ่งตัวเลข  $X$  แสดงได้โดย

$$X = M \times 2^e \tag{2.39}$$

โดย  $e$  เป็นจำนวนเต็ม และ  $\frac{1}{2} \leq |M| < 1$

$M$  และ  $e$  เรียกว่า แมนทิสสา (Mantissa) และเอ็กซ์โพเนนท์ (Exponent) ตามลำดับ ตัวอย่างเช่น จำนวน  $0.00110101$  และ  $01001.11$  สามารถแทนได้โดย  $0.110101 \times 2^{-2}$  และ  $0.100111 \times 2^4$  ตามลำดับ ส่วนจำนวนที่มีค่าเป็นลบก็ทำในลักษณะเดียวกัน รูปแบบจำนวนอิงครรชนีสามารถแสดงได้ดังรูปที่ 2.9 โดยแบ่งเป็น 2 ส่วน คือส่วนหนึ่งสำหรับแมนทิสสา และอีกส่วนสำหรับเอ็กซ์โพเนนท์



รูปที่ 2.9 แสดงการจัดรูปแบบจำนวนอิงครรชนี

ข้อดีของการใช้จำนวนอิงครรชนี คือแทนค่าของสัญญาณได้ละเอียดกว่า และแม่นยำกว่าแบบจำนวนโดยตรง แต่การบวก ลบ หรือคูณจะยุ่งยากกว่ามาก วงจรจึงซับซ้อนและแพงกว่าแบบจำนวนโดยตรงมาก นอกจากนี้ความเร็วในการประมวลผลยังช้ากว่าด้วย ดังนั้นสำหรับการประมวลผลแบบเวลาจริง (Real time) จึงนิยมใช้ระบบตัวเลขแบบจำนวนโดยตรง

### 2.4.2 ทฤษฎีเลขคณิตกระจาย

จากที่ได้กล่าวมาแล้วว่า โครงสร้างเลขคณิตกระจายมีพื้นฐานอยู่บนการคูณแบบเลขส่วนเต็มเต็มสอง ดังนั้นในหัวข้อนี้จะได้อธิบายถึงหลักการของการคูณเลขส่วนเต็มเต็มสอง

ให้เลขส่วนเต็มเต็มสองของ  $X$  ซึ่งแทนด้วย  $\bar{X}$  และนิยามโดย

$$\bar{X} = \begin{cases} X & ; X \geq 0 \\ 2 - |X| & ; X < 0 \end{cases} \quad (2.40)$$

โดย  $X$  เป็นเลขที่เป็นเศษส่วน (Fractional number)

ในระบบเลขส่วนเต็มเต็มสองจะใช้บิตที่มีนัยสำคัญสูงสุด (MSB) เป็นบิตแสดงเครื่องหมาย โดยถ้าเป็นบวกแทนด้วย '0' และถ้าเป็นลบแทนด้วย '1' ถ้าให้  $X$  แทนด้วยเลขฐานสองขนาด  $L + 1$  บิต ดังนั้นรูปแบบของเลขส่วนเต็มเต็มสองจะเขียนได้ดังนี้

$$\bar{X} = X_0 \cdot X_1 \cdot X_2 \cdot \dots \cdot X_L \quad (2.41)$$

ค่าของ  $\bar{X}$  ในรูปของเลขฐานสิบสามารถหาได้ดังนี้

$$\bar{X} = -X_0 + \sum_{i=1}^L X_i 2^{-i} \quad (2.42)$$

จากนั้นพิจารณาผลคูณต่อไปนี้

$$Y = X^m \quad (2.43)$$

ให้  $\bar{Y}$ ,  $\bar{X}$  และ  $\bar{m}$  เป็นเลขส่วนเต็มเต็มสองของ  $Y$ ,  $X$  และ  $m$  ตามลำดับ จากนั้นพิจารณาจากสมการที่ 2.42 และ สมการที่ 2.43 จะได้

$$\begin{aligned} \bar{Y} &= -Y_0 + \sum_{i=1}^L Y_i 2^{-i} \\ &= -X_0 m + \sum_{i=1}^L X_i m 2^{-i} \end{aligned} \quad (2.44)$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ดังนั้น

$$\begin{aligned}\bar{Y} &= \text{ส่วนเติมเต็มสองของ} \left( -X_0 + 2^{-1}x_1m + 2^{-2}X_2m + 2^{-3}X_3m + \dots + 2^{-L}X_Lm \right) \\ &= \text{ส่วนเติมเต็มสองของ} \left( -X_0m + 2^{-1} \left( X_1m + \dots + 2^{-1} \left( X_{L-1}m + 2^{-1} \left( X_Lm \right) \right) \right) \right) \quad (2.45)\end{aligned}$$

ต่อไปพิจารณาส่วนเติมเต็มสองของ  $2^{-1}U$  โดย

$$\bar{U} = U_0 \cdot U_1 \cdot U_2 \cdot \dots \cdot U_M$$

สำหรับ  $U \geq 0$  (หรือ  $U_0 = 0$ ) จะได้ส่วนเติมเต็มสองของ  $(2^{-1}U) = 2^{-1}\bar{U}$

สำหรับ  $U < 0$  (หรือ  $U_0 = 1$ )

จะได้ส่วนเติมเต็มสองของ  $(2^{-1}U) = 2 - |2^{-1}U| = 1 + 2^{-1}(2 - |U|) = 1 + 2^{-1}\bar{U}$

ดังนั้นสรุปได้ว่า

$$\text{ส่วนเติมเต็มสองของ } (2^{-1}U) = \begin{cases} 2^{-1}\bar{U} & ; U_0 = 0 \\ 1 + 2^{-1}\bar{U} & ; U_0 = 1 \end{cases} \quad (2.46)$$

สมการที่ 2.46 นี้ แสดงให้เห็นได้ว่า ส่วนเติมเต็มสองของ  $(2^{-1}U)$  เป็นการเลื่อนข้อมูลของ  $\bar{U}$  ไปทางขวา 1 บิต

$$\therefore \text{ส่วนเติมเต็มสองของ } (2^{-1}U) = 2^{-1}\bar{U} \quad (2.47)$$

โดย  $2^{-1}U$  แสดงถึงการเลื่อนข้อมูลของ  $\bar{U}$  ไปทางขวา 1 บิต แบบเลขส่วนเติมเต็มสอง ซึ่งสัญลักษณ์  $2_2^{-1}$  (ซึ่งโดยทั่วไปนิยมเขียนเป็น  $2^{-1}$ ) เป็นการแสดงว่าในกรณีที่  $\bar{U}$  เป็นเลขบวก ซึ่งบิตเครื่องหมายจะเป็นเลขศูนย์ โดยหลังจากเลื่อนข้อมูลไปทางขวา 1 บิตแล้ว บิตที่มาแทนบิตเครื่องหมายก็ยังคงเป็นเลขศูนย์ ส่วนในกรณีที่  $\bar{U}$  เป็นเลขลบ หลังจากเลื่อนข้อมูลไปทางขวา 1 บิตแล้ว บิตที่มาแทนบิตเครื่องหมายจะเป็นเลขหนึ่ง (จาก  $1 + 2^{-1}\bar{U}$ ) ซึ่งในการสร้างเพื่อใช้งานจริงจำเป็นต้องมีวงจรที่ใช้ในการตรวจสอบบิตเครื่องหมาย (Sign digit) ทุกครั้งที่มีการเลื่อนบิตข้อมูล

จากนั้นพิจารณาสมการที่ 2.45 และสมการที่ 2.46 จะได้ว่า

$$\begin{aligned}\bar{Y} &= \left( -X_0\bar{m} + 2^{-1}x_1\bar{m} + 2^{-2}X_2\bar{m} + 2^{-3}X_3\bar{m} + \dots + 2^{-L}X_L\bar{m} \right) \\ &= \left( -X_0\bar{m} + 2^{-1} \left( X_1\bar{m} + \dots + 2^{-1} \left( X_{L-1}\bar{m} + 2^{-1} \left( X_L\bar{m} \right) \right) \right) \right) \quad (2.48)\end{aligned}$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ซึ่งจากสมการที่ 2.48 จะเห็นได้ว่าผลคูณจากสมการที่ 2.43 สามารถหาได้โดยการใช้หลักการเลื่อนและบวก (Shift and Add) โดยผลลัพธ์ที่ได้จากการคูณแบบเลขส่วนเต็มเต็มสอง สามารถหาได้ตามขั้นตอนดังนี้

1. เคลียร์ค่าข้อมูลในแอสคิวเมเตอร์รีจิสเตอร์
2. บวก  $X_L \bar{m}$  กับค่าที่อยู่ในแอสคิวเมเตอร์รีจิสเตอร์
3. เลื่อนค่าที่อยู่ในแอสคิวเมเตอร์รีจิสเตอร์ไปทางขวา 1 บิต
4. ทำซ้ำข้อ 2 และ 3 สำหรับค่า  $X_{L-1}, \dots, X_1$
5. ลบค่า  $X_0 \bar{m}$  ออกจากค่าที่อยู่ในแอสคิวเมเตอร์รีจิสเตอร์ (ลบแบบเลขส่วนเต็มเต็มสอง)

ตัวอย่างการทำงานตามอัลกอริทึมนี้

$Y = Xm = 0.8125(-0.390625)$  โดยสมมติให้ใช้แอสคิวเมเตอร์รีจิสเตอร์ขนาด 12 บิต

$$m = -0.390625$$

$$\bar{m} = 2 - |m|$$

$$= 2 - 0.390625$$

$$= 1.609375$$

$$\therefore \bar{m} = 1.100111$$

$$X = 0.8125 = X$$

$$\therefore \bar{X} = 0.1101 = X_0 \cdot X_1 \cdot X_2 \cdot X_3 \cdot X_4$$

โดยมีขั้นตอนการทำงาน ดังตารางต่อไปนี้

ตารางที่ 2.2 แสดงขั้นตอนการคูณเลขส่วนเต็มเต็มสอง

การดำเนินการ	ข้อมูลในแอสคิวเมเตอร์รีจิสเตอร์
เคลียร์ ACC	0.000 0000 0000
$ACC + X_4 \bar{m}$	1.100 1110 0000
เลื่อนข้อมูลใน ACC ไปทางขวา 1 บิต	1.110 0111 0000
$ACC + X_3 \bar{m}$	1.110 0111 0000
เลื่อนข้อมูลใน ACC ไปทางขวา 1 บิต	1.111 0011 1000
$ACC + X_2 \bar{m}$	1.100 0001 1000
เลื่อนข้อมูลใน ACC ไปทางขวา 1 บิต	1.110 0000 1100
$ACC + X_1 \bar{m}$	1.010 1110 1100
เลื่อนข้อมูลใน ACC ไปทางขวา 1 บิต	1.101 0111 0110
$ACC - X_0 \bar{m}$	1.101 0111 0110


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$\therefore \bar{Y} = 1.101\ 0111\ 0110 = Y_0 \cdot Y_1 \cdot Y_2 \cdot \dots \cdot Y_{11}$$

จะได้

$$\begin{aligned} \bar{Y} &= -Y_0 + \sum_{i=1}^{11} Y_i 2^{-i} \\ &= -1 + (2^{-1} + 2^{-3} + 2^{-5} + 2^{-6} + 2^{-7} + 2^{-9} + 2^{-10}) \\ &= -0.3173828125 \end{aligned}$$

จากอัลกอริทึมดังกล่าวสามารถออกแบบการทำงานและสร้างวงจรแสดงได้ดังรูปที่ 2.10



รูปที่ 2.10 แสดงการคูณแบบเลขส่วนเติมเต็มสอง โดยใช้เลขคณิตกระจาย

ที่ผ่านมาเป็นหลักการคูณแบบเลขส่วนเติมเต็มสอง ส่วนทฤษฎีเลขคณิตกระจายก็อาศัยหลักการดังกล่าวมาใช้ โดยทำการกระจายสมการที่อยู่ในรูปผลบวกของผลคูณให้แตกออกมาอยู่ในระดับบิต (Bit level) พิจารณาผลบวกของผลคูณต่อไปนี้

$$Y = \sum_{i=0}^N X_i m_i \quad (2.49)$$

โดย  $m_i$  เป็นค่าสัมประสิทธิ์ซึ่งมีค่าคงที่

$X_i$  เป็นข้อมูลอินพุต

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ถ้า  $X_i$  แต่ละค่าเป็นเลขส่วนเต็มเต็มสอง โดย  $|X_i| < 1$  สามารถแสดง  $X_i$  แต่ละค่าได้ดังนี้

$$X_i = -X_{i0} + \sum_{j=1}^L X_{ij} 2^{-j} \quad (2.50)$$

โดย  $X_{ij}$  = บิตต่างๆของข้อมูล  $x_i$  มีค่าเป็น 0 หรือ 1

$X_{i0}$  = บิตแสดงเครื่องหมาย

$X_{iL}$  = บิตที่มีนัยสำคัญต่ำสุด (LSB)

$L+1$  = จำนวนบิตที่แทนข้อมูลอินพุท

แทนค่า  $X_i$  ในสมการที่ 2.50 ลงในสมการที่ 2.49 จะได้

$$Y = \sum_{i=0}^N m_i \left[ -X_{i0} + \sum_{j=1}^L X_{ij} 2^{-j} \right] \quad (2.51)$$

เมื่อจัดเทอมของผลบวกใหม่จะได้

$$\begin{aligned} Y &= -X_{i0} \sum_{i=0}^N m_i + \sum_{j=1}^L X_{ij} 2^{-j} \sum_{i=0}^N m_i \\ &= -\sum_{i=0}^N X_{i0} m_i + \sum_{i=0}^N \sum_{j=1}^L X_{ij} m_i 2^{-j} \end{aligned} \quad (2.52)$$

จากนั้นทำการกระจายออกให้เป็นระดับบิต ได้ดังนี้

$$\begin{aligned} Y &= -(X_{00}m_0 + X_{10}m_1 + X_{20}m_2 + \dots + X_{N0}m_N) \\ &\quad + 2^{-1}(X_{01}m_0 + X_{11}m_1 + X_{21}m_2 + \dots + X_{N1}m_N) \\ &\quad + 2^{-2}(X_{02}m_0 + X_{12}m_1 + X_{22}m_2 + \dots + X_{N2}m_N) \\ &\quad + \dots + 2^{-L}(X_{0L}m_0 + X_{1L}m_1 + X_{2L}m_2 + \dots + X_{NL}m_N) \end{aligned} \quad (2.53)$$

สมการที่ 2.53 นี้ถูกกระจายออกให้อยู่ในรูปผลบวกของผลคูณระหว่างสัมประสิทธิ์กับข้อมูลอินพุทในระดับบิต ซึ่งเป็นนิยามของการคำนวณแบบเลขคณิตกระจาย และเมื่อเปรียบเทียบกับสมการที่ 2.53 กับสมการที่ 2.48 จะเห็นว่า การคำนวณหาค่า  $Y$  ก็ใช้เลขคณิตกระจายนั่นเอง เพียงแต่นำค่าผลคูณย่อย (Partial product) ที่คำนวณไว้ล่วงหน้าแล้วสำหรับแต่ละค่าที่สอดคล้องกับแต่ละบิตของข้อมูลอินพุทไป เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เก็บไว้ในตารางเปิดดู ซึ่งเป็นหน่วยความจำ EPROM และใช้ข้อมูลอินพุทเป็นแอดเดรสของหน่วยความจำ เพื่อนำค่าในตารางเปิดดูมาผ่านขั้นตอนการคำนวณตามบุทอัลกอริธึม ซึ่งค่าในตารางเปิดดู สามารถแสดงได้ดังนี้

ตารางที่ 2.3 แสดงค่าผลคูณย่อยที่เก็บไว้ในตารางเปิดดูที่กำหนดโดยข้อมูลอินพุท

Bit pattern ของข้อมูลอินพุท $X_{Nj} \dots\dots\dots X_{2j} \ X_{1j} \ X_{0j}$	ผลคูณย่อยที่เก็บไว้ในตารางเปิดดู
0 ..... 0 0 0	0
0 ..... 0 0 1	$m_0$
0 ..... 0 1 0	$m_1$
0 ..... 0 1 1	$m_1 + m_0$
0 ..... 1 0 0	$m_2$
0 ..... 1 0 1	$m_2 + m_0$
0 ..... 1 1 0	$m_2 + m_1$
0 ..... 1 1 1	$m_2 + m_1 + m_0$
1 ..... 1 1 1	$m_N + m_{N-1} + \dots + m_2 + m_1 + m_0$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## 2.5 ภาษาวีเอชดีแอล

ความซับซ้อนและขนาดของระบบดิจิทัลในปัจจุบันได้เพิ่มมากขึ้นทุกขณะ ส่งผลให้มีการนำคอมพิวเตอร์เพื่อช่วยในการออกแบบ มาใช้ในกระบวนการออกแบบฮาร์ดแวร์เพิ่มขึ้น อีกทั้งอุปกรณ์และวิธีการออกแบบใหม่ๆ ก็ถูกพัฒนาขึ้นมาเพื่อช่วยอำนวยความสะดวกให้กับนักออกแบบมากขึ้นด้วย สำหรับภาษาบรรยายอุปกรณ์ฮาร์ดแวร์ เอชดีแอล (HDL: Hardware Description Language) ก็เป็นเครื่องมืออย่างหนึ่งที่ได้รับการพัฒนาอย่างต่อเนื่องเพื่อช่วยในการปรับปรุงกระบวนการออกแบบระบบดิจิทัลให้เป็นอย่างมีประสิทธิภาพ

### 2.5.1 ประวัติความเป็นมาของภาษาวีเอชดีแอล

วีเอชดีแอล ย่อมาจากคำว่า VHSIC Hardware Description Language (VHSIC: Very High Speed Integrated Circuit) เป็นภาษาโปรแกรมระดับสูง (High Level Language) ที่ใช้สำหรับการออกแบบฮาร์ดแวร์ในระบบดิจิทัล ตัวของภาษาสามารถบรรยายพฤติกรรมการทำงานในรูปของลำดับชั้น (Hierarchy) และสามารถเขียนได้หลายรูปแบบด้วยเหตุผลนี้จึงทำให้ภาษาวีเอชดีแอล เป็นเครื่องมือที่ใช้ออกแบบตั้งแต่ขั้นตอนบนสุด คือ แนวความคิดที่จะแก้ปัญหา ลงไปที่ละขั้นจนถึงขั้นตอนของการสร้างวงจรจริง และตัวภาษาก็เปิดโอกาสให้วิศวกรได้พัฒนาและจำลองการทำงานของรูปแบบฟังก์ชันการทำงานของวงจรอย่างสังเขป โดยไม่คำนึงถึงรายละเอียดเกี่ยวกับโครงสร้างวงจรจริงนอกจากนี้ วีเอชดีแอล ยังเป็นภาษาที่สนับสนุนลักษณะต่างๆ ของระบบดิจิทัลที่มีความซับซ้อนได้ทั้งหมด ดังนั้น วีเอชดีแอล จึงเป็นภาษาที่น่าสนใจในการศึกษาและนำไปใช้งานเป็นอย่างยิ่ง สำหรับมาตรฐานของภาษาที่ใช้บรรยายพฤติกรรมวงจร หรือฮาร์ดแวร์ สามารถสรุปได้ดังนี้

- ต้องเป็นภาษาที่นำไปเขียนรูปแบบระบบดิจิทัล และมีคุณสมบัติที่สามารถเข้าใจได้ทั้ง มนุษย์ และเครื่องคอมพิวเตอร์โดยไม่ต้องมีการแปลหรือเปลี่ยนแปลงอีก

- สามารถนำไปใช้เป็นเอกสารประกอบโครงการได้

- ต้องเป็นภาษาที่เขียนขึ้นสำหรับใช้จำลองการทำงานของวงจร


ฉะนั้นภาษาดังกล่าวนี้จึงจัดเป็นภาษาโปรแกรมระดับสูง เช่นเดียวกับภาษาปาสคาล หรือภาษาซี ซึ่งในทางวิศวกรรมภาษาที่ใช้ในการออกแบบฮาร์ดแวร์นี้เรียกว่า ภาษาโปรแกรมระดับสูง

### 2.5.2 การออกแบบระบบดิจิทัล

ในการออกแบบระบบดิจิทัล เริ่มตั้งแต่การกำเนิดแนวความคิดเบื้องต้นจนกระทั่งได้ออกมาเป็นอุปกรณ์ฮาร์ดแวร์ที่ใช้งานได้จะต้องผ่านขั้นตอนต่าง ๆ มากมาย และในแต่ละขั้นตอนผู้ออกแบบจะต้องตรวจสอบผลลัพธ์ในแต่ละขั้นก่อนเข้าสู่กระบวนการออกแบบในขั้นต่อไป


รูปที่ 2.11 แสดงขั้นตอนปกติที่ใช้ในการออกแบบระบบดิจิทัลทั่วไป ขั้นแรกผู้ออกแบบจะกำหนดแนวความคิดในการออกแบบ แล้วทำการพัฒนาให้สามารถนำไปใช้ได้สมบูรณ์ ซึ่งภายในขั้นตอนนี้ผู้ออกแบบจำเป็นต้องสร้างรูปแบบระบบเชิงพฤติกรรมขึ้นมาตรวจสอบซึ่งอาจจะเป็นผังงานแสดงแบบหรือรหัสคำสั่งเทียม (Pseudo code) ก็ได้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.11 แสดงขั้นตอนการออกแบบระบบดิจิทัล

ขั้นตอนต่อไปเป็นการออกแบบระบบเส้นทางของข้อมูล ผู้ออกแบบจะกำหนดส่วนประกอบของรีจิสเตอร์และวงจรถลอจิกที่จำเป็นทั้งหมด เพื่อนำมาประกอบเป็นระบบที่สมบูรณ์ โดยแต่ละองค์ประกอบสามารถเชื่อมต่อกันด้วยบัสหนึ่งหรือสองทิศทาง (Unidirectional or Bidirectional Bus) กระบวนการในการควบคุมการเคลื่อนย้ายข้อมูลระหว่างรีจิสเตอร์และวงจรถลอจิกจะขึ้นอยู่กับพฤติกรรมของระบบที่กำหนดไว้ดังรูปที่ 2.12



รูปที่ 2.12 การออกแบบระบบเส้นทางข้อมูล

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


ขั้นตอนถัดมาเป็นการออกแบบวงจรลอจิกซึ่งจะเกี่ยวข้องกับการนำเกทดิจิทัลพื้นฐาน และ ฟลิปฟลอป (Flip – Flop) มาประกอบเป็นอุปกรณ์ย่อยต่าง ๆ เช่นรีจิสเตอร์เก็บข้อมูล บัสวงจรถลอจิก และ ส่วนควบคุมฮาร์ดแวร์ ซึ่งผลลัพธ์ที่ได้ในขั้นตอนนี้จะเป็นเครือข่ายของการ โยงใยระหว่างเกทและฟลิปฟลอปนั่นเอง

การออกแบบในขั้นตอนถัดไปเป็นการเปลี่ยนเครือข่ายการ โยงใยที่ได้จากขั้นตอนนี้แล้ว ให้เป็นลำดับของทรานซิสเตอร์ (Transistor List) และ โครงงาน (Layout) ซึ่งขั้นตอนนี้จะเกี่ยวข้องกัน โดยตรงกับการจัดวางทรานซิสเตอร์หรือไลบรารีเซลล์เพื่อแทนเกทและฟลิปฟลอปต่าง ๆ

และในขั้นตอนนี้สุดท้ายจะเป็นการส่งระบบที่ออกแบบไว้ไปทำการเจือที่โรงงานเพื่อผลิตออกมาเป็นวงจรรวมในที่สุด

### 2.5.3 การออกแบบจากบนลงล่าง (Top-Down Design)

ในการพัฒนาวงจรรวมดิจิทัลขนาดใหญ่ที่มีความซับซ้อน วิศวกรหรือผู้ออกแบบมักจะมองการออกแบบให้อยู่ในรูปของ บล็อกไดอะแกรมก่อนที่จะทำวิเคราะห์ให้ลึกถึงรายละเอียดต่อไป ซึ่งภาษา วิเศษดีแอลนั้นอนุญาตให้อธิบายและวิเคราะห์การทำงานของแต่ละบล็อก รวมถึงการปรับปรุงการทำงาน จากผลที่วิเคราะห์เพื่อให้ได้การทำงานตามต้องการนอกจากนี้ยังสามารถเพิ่มเติม ในรายละเอียดในแต่ละ ขั้นตอนได้ ซึ่งหลักการนี้สอดคล้องกับหลักการออกแบบจากบนลงล่างนั่นเอง ถ้าทดลองเปรียบเทียบกับ การออกแบบจากล่างขึ้นบน (Bottom-Up Design) จะเห็นได้ว่า การออกแบบจากล่างขึ้นบนจะใช้เวลาการ ออกแบบมากกว่า 90% เนื่องจากการวางวงจรด้วยอุปกรณ์ต่างๆ (Schematic Capture) ที่ประกอบกัน เข้าเป็นวงจรที่ต้องการออกแบบก่อน แล้วจึงทำการจำลองการทำงาน และตรวจสอบความถูกต้อง วิเศษดี แอล กับหลักการออกแบบจากบนลงล่างจึงเป็นทางออกให้กับวิศวกรให้สามารถ ออกแบบและพัฒนา วงจรที่มีความซับซ้อนได้มากขึ้น ทั้งยังช่วยลดเวลาและค่าใช้จ่ายในการออกแบบด้วย



รูปที่ 2.13 แสดงขั้นตอนการออกแบบจากบนลงล่าง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากรูปที่ 2.13 แสดงถึงขั้นตอนการออกแบบจากบนลงล่าง ทั้งนี้ในทางปฏิบัติอาจมีข้อแตกต่างไปจากนี้บ้างเล็กน้อย เนื่องจากขั้นตอนของการผลิต (Implementation) สามารถกระทำได้หลายเทคโนโลยี สำหรับรายละเอียดของขั้นตอน การออกแบบจากบนลงล่างในแต่ละขั้นตอนนี้มีดังนี้

1) ความต้องการของระบบและการวิเคราะห์ คือ การสร้างข้อกำหนดของความต้องการ และวิเคราะห์ระบบ เพื่อหาแนวความคิดและหลักการ (Idea and Concept) ในการแก้ปัญหา

2) รูปแบบและการจำลองการทำงาน คือ การเขียนรูปแบบของระบบที่ต้องการออกแบบโดยใช้ภาษาเวอซดีแอล หรือ ภาษาเอชดีแอล อื่นๆ สำหรับใช้ในการบรรยายพฤติกรรมการทำงานพร้อมทั้งทำการจำลองการทำงาน เพื่อเปรียบเทียบและตรวจสอบความถูกต้องกับข้อกำหนด

3) ลอจิกและการทดสอบการสังเคราะห์ คือ หลังจากที่ได้หลักการขั้นต้นพร้อมแนวความคิดที่ผ่านการตรวจสอบแล้วหลักการนี้จะถูกเพิ่มเติมรายละเอียดลงมาเป็นลำดับขั้นที่สองจนกระทั่งอยู่ในระดับที่จะนำไปผลิตวงจรจริง หรือทำการสังเคราะห์ในขั้นตอนนี้เองเทคโนโลยีที่จะมารองรับวงจรออกแบบจะถูกกำหนดขึ้น และระบบช่วยการออกแบบจะทำการสังเคราะห์วงจรที่ได้จากรูปแบบที่จะเขียนขึ้นให้อยู่ในรูปของวงจรที่ประกอบด้วยอุปกรณ์อิเล็กทรอนิกส์ หรือวงจรในระดับเกต และการเชื่อมต่อระหว่างกันของอุปกรณ์เหล่านั้นหรือไม่ก็อยู่ในรูปของโครงข่ายการเชื่อมต่อ ที่สามารถนำไปผลิตอุปกรณ์อื่นได้

4) การตรวจสอบเวลาก่อนการออกแบบ คือ หลังจากได้ทำการสังเคราะห์วงจรให้อยู่ในระดับเกตหรือโครงข่ายการเชื่อมต่อแล้ว ข้อมูลนี้จะถูกนำไปใช้สำหรับการจำลองการทำงานในเรื่องความถูกต้องของฟังก์ชันพร้อมก็นำข้อมูลที่เกี่ยวข้องกับเวลาเข้ามาใช้ในการประกอบในการพิจารณาด้วย ซึ่งตามปกติแล้วอุปกรณ์ ทางอิเล็กทรอนิกส์ทุกชิ้นจะต้องมีเวลาหน่วงของการแพร่กระจาย (Propagation Delay Time) เสมอ ถึงแม้ว่าจะเป็นเวลาที่น้อยมากในระดับนาโนวินาทีก็ตาม แต่ถ้าภายในวงจรหนึ่งประกอบด้วยเกตของฟังก์ชันต่างๆ จำนวน 10,000 เกต ขึ้นไป เวลาดังกล่าวนี้จะสะสมกันมากขึ้น จนอาจทำให้การทำงานของวงจรรวมทั้งหมดผิดพลาดไป หรือไม่สามารถที่จะทำงานในย่านความถี่สัญญาณนาฬิกาที่สูงได้

5) การออกแบบทางกายภาพและการวิเคราะห์ คือ ขั้นตอนในการผลิตเป็นวงจรจริง (Technology and device mapping) โดยจะนำข้อมูลที่ได้จากการสังเคราะห์ มาใช้ในการผลิตเป็นวงจรรวม ซึ่งอาจจะอยู่ในรูปของแผงวงจรไฟฟ้า ที่ประกอบด้วยอุปกรณ์หลายๆ ชิ้นหรืออยู่ในรูปของวงจรรวมเอซิก (ASIC)


6) การตรวจสอบเวลาหลังการออกแบบ คือ การทำการตรวจสอบการทำงานด้วยตัวแปรทางด้านเวลาทั้งหมด เพื่อความถูกต้องของวงจรเป็นครั้งสุดท้ายก่อนนำไปรวมเข้ากับอุปกรณ์อื่นๆ ให้เป็นระบบดิจิทัล เนื่องจากในขั้นตอนนี้ วงจรที่ออกแบบ จะประกอบด้วยจุดต่อทางอินพุตและเอาต์พุต ซึ่งเป็นจุดต่อสำหรับการรับและส่งสัญญาณกับภายนอก

7) การตรวจสอบระบบ คือ การนำวงจรที่ออกแบบไว้ประกอบเข้ากับอุปกรณ์อื่นๆ ให้เป็นระบบที่สมบูรณ์ แล้วทำการทดสอบการทำงานทั้งระบบร่วมกับอุปกรณ์อื่นๆ อีกครั้งเพื่อควบคุมคุณภาพของผลิตภัณฑ์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## 2.6 เอฟพีจีเอ

เทคโนโลยีความก้าวหน้าของอุตสาหกรรมอิเล็กทรอนิกส์ในปัจจุบัน ทำให้เกิดการพัฒนาศักยภาพของอุปกรณ์ต่างๆ ซึ่งทำให้ลดค่าใช้จ่ายต่างๆ ได้มาก ในขณะเดียวกันก็มีการเพิ่มประสิทธิภาพและระดับความเชื่อถือได้ของวงจรรวมที่สูงขึ้นเห็นได้ชัดจากเทคโนโลยีไมโครโพรเซสเซอร์ และหน่วยความจำปัจจุบัน ทุกๆครั้งที่มีการพัฒนาขึ้นทำให้เกิดช่องว่างระหว่างวงจรรวมและไอซีมาตรฐานมากขึ้น นักออกแบบอุปกรณ์ทางด้านดิจิทัล ได้พิจารณาถึงการผลิตให้มีขนาดมากขึ้นและการผลิตวงจรรวมเอซิก (ASIC: Application Specific Integrated Circuit) ซึ่งวงจรรวมจะแบ่งตามสร้างออกเป็น 2 กลุ่ม คือ ฟিলด์โปรแกรมเมเบิล (Field programmable) และ แมสก์โปรแกรมเมเบิล (Mask programmable) ดังแสดงในรูปที่ 2.14



รูปที่ 2.14 แสดงผังการแบ่งกลุ่มของวงจรรวมเอซิก

### 2.6.1 การออกแบบวงจรเชิงเลขด้วยชิพอุปกรณ์เอฟพีจีเอ

ชิพอุปกรณ์เอฟพีจีเอ เป็นอุปกรณ์ที่ใช้ในการโปรแกรมวงจรที่ได้ออกแบบลงไปเพื่อให้ อุปกรณ์ เอฟพีจีเอ มีฟังก์ชันการทำงานตามที่ออกแบบไว้ ในการทำชิพอุปกรณ์ ซึ่งเป็นวิธีการออกแบบ ไอซี (IC : Integrated Circuit) แบบ เซมิคัสตัม (Semi custom) อีกวิธีหนึ่ง เมื่อเทียบกับการทำเอซิกแล้วนั้นก็ยังมีทั้งข้อดีและข้อเสีย คือ การทำชิพอุปกรณ์เอฟพีจีเอ จะมีข้อจำกัดในด้านขนาดของวงจรเพราะภายในชิพอุปกรณ์เอฟพีจีเอ จะมีจำนวนเกต (gate) ให้ใช้จำนวนจำกัด และการทำชิพอุปกรณ์เอฟพีจีเอ ก็เหมาะสำหรับการทำผลิตภัณฑ์ต้นแบบหรือเพื่อผลิตในปริมาณต่ำ ส่วนข้อดีของการทำชิพอุปกรณ์ก็คือระยะเวลาที่ใช้ในการทำตั้งแต่เขียนรหัส (code) อธิบายฮาร์ดแวร์จนกระทั่งดาวน์โหลด (download) นั้นน้อยกว่าการทำเอซิก มากและการตรวจสอบหรือแก้ไขการออกแบบที่ทำได้สะดวก

การทำชิพอุปกรณ์เอพฟิจีเอ ในปัจจุบันมีประสิทธิภาพและความสะดวกมากขึ้น ทั้งนี้ก็เนื่องจากทางบริษัทผู้ผลิตชิพอุปกรณ์เอพฟิจีเอ ได้เพิ่มความสามารถของชิพอุปกรณ์เอพฟิจีเอ โดยเพิ่มจำนวนองค์ประกอบภายใน หรือปรับปรุงโครงสร้างสถาปัตยกรรมภายในและยังได้เพิ่มประสิทธิภาพของซอฟต์แวร์ที่ใช้ทำ พีพีอาร์ (PPR: Partitioning Placement and Routing) สำหรับอุปกรณ์นั้น ๆ ด้วย

สำหรับตัวชิพอุปกรณ์เอพฟิจีเอ นั้นมีโครงสร้างพื้นฐาน เทคโนโลยีที่ใช้สร้าง ตลอดจนเทคนิควิธีการ โปรแกรมที่แตกต่างกันสำหรับผู้ผลิตแต่ละราย นอกจากนั้นชิพอุปกรณ์เอพฟิจีเอ ของแต่ละผู้ผลิต ก็มีโครงสร้างและความสามารถที่แตกต่างกันบางส่วน ในการใช้งานนั้นชิพอุปกรณ์เอพฟิจีเอ สามารถนำไปประยุกต์ใช้งานได้ เช่น การประมวลผลสัญญาณเชิงเลข (DSP: Digital Signal Processing) การออกแบบไมโครคอนโทรลเลอร์ เป็นต้น

## 2.6.2 ปัจจัยที่ทำให้การออกแบบชิพอุปกรณ์เอพฟิจีเอ ทำได้ง่ายและสะดวกรวดเร็ว

1. ผู้ออกแบบไม่จำเป็นต้องทราบถึง โครงสร้างภายในของตัวชิพเพียงแต่มีความรู้เกี่ยวกับขั้นตอนการออกแบบลจิกก็เพียงพอแล้ว ต่างกับการใช้ไมโคร โปรเซสเซอร์ซึ่งจำเป็นต้องศึกษาโครงสร้างภายในรวมถึงภาษาแอสเซมบลี (Assembly) ของไมโคร โปรเซสเซอร์ตัวนั้นด้วย
2. มีการออกแบบ โดยใช้ภาษาในการอธิบายการทำงานของวงจรหรือเอชดีแอล เป็นเครื่องมือในการออกแบบ ซึ่งเป็นวิธีการที่มีความยืดหยุ่นสูง ทำได้รวดเร็ว และไม่จำเป็นต้องทราบถึงลักษณะของวงจรที่ต้องการว่าจะเชื่อมต่อกันอย่างไร เพียงแต่กำหนดลักษณะการทำงานให้มันจากนั้นตัวซอฟต์แวร์จะทำการสังเคราะห์ให้ทั้งหมด นอกจากนี้ภาษาที่ใช้ยังเป็นมาตรฐานเดียวกันสามารถใช้ได้กับชิพทุกตัวและทุกบริษัท
3. การ โปรแกรมสามารถทำได้เองและใช้เวลาไม่นาน เพียงแค่ส่งข้อมูลผ่านสายควาน์โพลดทางพอร์ตของคอมพิวเตอร์ก็สามารถโปรแกรมตัวชิพขณะที่อยู่ในระบบได้โดยไม่จำเป็นต้องถอดมาโปรแกรมข้างนอก และที่สำคัญสามารถ โปรแกรมได้หลายครั้ง จึงทำให้ง่ายในการแก้ไขและพัฒนาโดยไม่ต้องเสียค่าใช้จ่ายเพิ่มแต่อย่างใด

### บทที่ 3 การคำนวณและการสร้าง

ในปริิญาณิพนธ์นี้จะแบ่งออกเป็น 2 ส่วน คือ การประมวลผลด้วยโปรแกรมแมทแลบ และการประมวลผลด้วยโปรแกรม Xilinx-Project Navigator โดยใช้ภาษาวีเอชดีแอล

#### 3.1 การประมวลผลด้วยโปรแกรมแมทแลบ

แบ่งออกเป็น 2 ส่วน ได้แก่

##### 3.1.1 ส่วนของการทรานสฟอร์ม

กระบวนการของการแปลงแบบอินทีเจอร์โคซายน์ (Integer Cosine Transform) ประกอบด้วยการทำงาน ดังนี้

##### 3.1.1.1 การแบ่งข้อมูลออกเป็นบล็อก การปรับระดับ และการทรานสฟอร์ม

หลักการของขั้นตอนนี้ แสดง ได้ดังรูปที่ 3.1




รูปที่ 3.1 แสดงหลักการของการแบ่งข้อมูลออกเป็นบล็อก การปรับระดับ และการทรานสฟอร์ม

##### 3.1.1.1.1 การแบ่งข้อมูลออกเป็นบล็อก

นำข้อมูลภาพมาทำการแบ่งเป็นออกเป็นบล็อกๆ โดยที่มีขนาด  $8 \times 8$  โดยแสดงดัง

รูปที่ 3.2



รูปที่ 3.2 แสดงการแบ่งข้อมูลภาพออกเป็นบล็อกขนาด  $8 \times 8$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นิยมนำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ตัวอย่างข้อมูลขนาด  $8 \times 8$  ของภาพต้นแบบ(lena512)

$$X = \begin{bmatrix} 162 & 162 & 162 & 162 & 162 & 162 & 162 & 162 \\ 162 & 162 & 162 & 162 & 162 & 162 & 162 & 162 \\ 161 & 161 & 161 & 161 & 161 & 161 & 161 & 161 \\ 160 & 160 & 160 & 160 & 160 & 160 & 160 & 160 \\ 158 & 158 & 158 & 158 & 158 & 158 & 158 & 158 \\ 157 & 157 & 157 & 157 & 157 & 157 & 157 & 157 \\ 156 & 156 & 156 & 156 & 156 & 156 & 156 & 156 \\ 156 & 156 & 156 & 156 & 156 & 156 & 156 & 156 \end{bmatrix}$$

รูปที่ 3.3 แสดงบล็อกข้อมูลขนาด  $8 \times 8$  ของภาพต้นแบบ(lena512)

### 3.1.1.1.2 การปรับระดับ


ทำการปรับระดับของข้อมูลโดย นำข้อมูลมาทำการลบกับ 128 เพื่อทำการปรับค่าในแต่ละพิกเซลให้อยู่ในช่วง -128 ถึง 127 เพื่อให้เหมาะสมกับระดับการควอนไทซ์เซชัน

$$X' = \begin{bmatrix} 34 & 34 & 34 & 34 & 34 & 34 & 34 & 34 \\ 34 & 34 & 34 & 34 & 34 & 34 & 34 & 34 \\ 33 & 33 & 33 & 33 & 33 & 33 & 33 & 33 \\ 32 & 32 & 32 & 32 & 32 & 32 & 32 & 32 \\ 30 & 30 & 30 & 30 & 30 & 30 & 30 & 30 \\ 29 & 29 & 29 & 29 & 29 & 29 & 29 & 29 \\ 28 & 28 & 28 & 28 & 28 & 28 & 28 & 28 \\ 28 & 28 & 28 & 28 & 28 & 28 & 28 & 28 \end{bmatrix}$$

รูปที่ 3.4 แสดงบล็อกข้อมูลขนาด  $8 \times 8$  ของข้อมูลภาพ (lena512) ที่ทำการปรับระดับ

### 3.1.1.1.3 การทรานสฟอร์ม

นำข้อมูลแต่ละบล็อกมาทำการแปลงตามลำดับของแต่ละบล็อก โดยใช้หลักการทรานสฟอร์มดังสมการที่ 2.26 ด้วยกระบวนการอินทิเกรตโคซายน์ทรานสฟอร์ม ซึ่งเมตริกซ์ของสัมประสิทธิ์ทรานสฟอร์มกำหนดจากสมการที่ 2.9 โดยบล็อกที่ได้จากการทรานสฟอร์มจะประกอบด้วย ส่วนของข้อมูลที่มีค่าเป็น DC และส่วนของข้อมูลที่มีค่าเป็น AC แสดงดังรูปที่ 3.5



รูปที่ 3.5 แสดงส่วนประกอบของบล็อกข้อมูล

เมื่อนำข้อมูลในรูปที่ 3.4 มาทำการทรานสฟอร์ม ผลลัพธ์ของการทรานสฟอร์มบล็อกข้อมูลขนาด  $8 \times 8$  ของข้อมูลภาพต้นแบบ แสดงดังรูปที่ 3.6

$$Y = \begin{bmatrix} 1984 & 0 & 0 & 0 & 0 & 0 & 0 & 0 \\ 464 & 0 & 0 & 0 & 0 & 0 & 0 & 0 \\ 0 & 0 & 0 & 0 & 0 & 0 & 0 & 0 \\ -96 & 0 & 0 & 0 & 0 & 0 & 0 & 0 \\ 0 & 0 & 0 & 0 & 0 & 0 & 0 & 0 \\ -64 & 0 & 0 & 0 & 0 & 0 & 0 & 0 \\ 0 & 0 & 0 & 0 & 0 & 0 & 0 & 0 \\ -32 & 0 & 0 & 0 & 0 & 0 & 0 & 0 \end{bmatrix}$$

รูปที่ 3.6 แสดงผลของการทรานสฟอร์มบล็อกข้อมูลขนาด  $8 \times 8$  (lena512)

### 3.1.1.2 การควอนไทซ์เซชัน

ในกระบวนการ เจเปค (JPEG) การทำควอนไทซ์เซชันของการแปลงแบบอินทีเจอร์โคไซน์จะใช้ตารางควอนไทซ์เซชัน เช่นเดียวกับกับมาตรฐานของการแปลงแบบดิครีตโคไซน์ซึ่งสัมพันธ์กับการควอนไทซ์แต่ละค่า จะมีค่าที่ต่างกัน ดังค่าการควอนไทซ์

$$J = \begin{bmatrix} 16 & 11 & 10 & 16 & 24 & 40 & 51 & 61 \\ 12 & 12 & 14 & 19 & 26 & 58 & 60 & 55 \\ 14 & 13 & 16 & 24 & 40 & 57 & 69 & 56 \\ 14 & 17 & 22 & 29 & 51 & 87 & 80 & 62 \\ 18 & 22 & 37 & 56 & 68 & 109 & 103 & 77 \\ 24 & 35 & 55 & 64 & 81 & 104 & 113 & 92 \\ 49 & 64 & 78 & 87 & 103 & 121 & 120 & 101 \\ 72 & 92 & 95 & 98 & 112 & 100 & 103 & 99 \end{bmatrix}$$

รูปที่ 3.7 แสดงค่าการควอนไทซ์

แต่ว่ากระบวนการควอนไทซ์เซชันของอินทีเจอร์โคไซน์ทรานสฟอร์มมันจะต่างจากวิธีการแปลงคิสิกตรีโคไซน์โดยที่เมตริกซ์สำหรับการควอนไทซ์ในการแปลงแบบอินทีเจอร์โคไซน์สามารถหาได้จากสมการ 2.34 ซึ่งแทนด้วยเมตริกซ์  $Q$  ซึ่งเป็นเมตริกซ์ที่รวมขั้นตอนการคำนวณนอัมัลไลเซชันและควอนไทซ์เซชันไว้เป็นขั้นตอนเดียวโดยเมตริกซ์  $Q$  สามารถหาได้จาก สมการที่ 2.33

ค่าเมตริกซ์ที่ทำการควอนไทซ์แล้วสำหรับการแปลงแบบอินทีเจอร์โคไซน์สามารถหาได้จากสมการที่ 3.1

$$Y^* = (Y(\#)Q) + 0.5 \quad (3.1)$$

เมื่อ  $Y^*$  คือ เมตริกซ์ที่ถูกทำการควอนไทซ์แล้ว

$Y$  คือ เมตริกซ์ที่ทำการทรานสฟอร์มแล้ว

$\#$  คือ การหาผลคูณของเมตริกซ์แบบเทอม-ต่อ-เทอม

$Q$  คือ เมตริกซ์สำหรับการควอนไทซ์ในการแปลงแบบอินทีเจอร์โคไซน์

ซึ่งเมตริกซ์ข้างบนเมื่อทำการควอนไทซ์แล้วจะได้เมตริกซ์

$$Y^* = \begin{bmatrix} 16 & 0.5 & 0.5 & 0.5 & 0.5 & 0.5 & 0.5 & 0.5 \\ 2.05 & 0.5 & 0.5 & 0.5 & 0.5 & 0.5 & 0.5 & 0.5 \\ 0.5 & 0.5 & 0.5 & 0.5 & 0.5 & 0.5 & 0.5 & 0.5 \\ 0.23 & 0.5 & 0.5 & 0.5 & 0.5 & 0.5 & 0.5 & 0.5 \\ 0.5 & 0.5 & 0.5 & 0.5 & 0.5 & 0.5 & 0.5 & 0.5 \\ 0.39 & 0.5 & 0.5 & 0.5 & 0.5 & 0.5 & 0.5 & 0.5 \\ 0.5 & 0.5 & 0.5 & 0.5 & 0.5 & 0.5 & 0.5 & 0.5 \\ 0.48 & 0.5 & 0.5 & 0.5 & 0.5 & 0.5 & 0.5 & 0.5 \end{bmatrix}$$

รูปที่ 3.8 แสดงเมตริกซ์ของข้อมูลขนาด  $8 \times 8$  ที่ถูกทำการควอนไทซ์แล้ว เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ค่าควอนไทซ์นี้จะนำไปใช้ในการหาค่าลาเบลอีกครั้งโดยหาได้จากสมการที่ 3.2

$$l_{ij} = \lfloor Y^* \rfloor \quad (3.2)$$

โดยที่  $\lfloor x \rfloor$  จะมีค่าเป็นจำนวนเต็มที่มีค่ามากที่สุดและน้อยกว่า  $x$  เช่น เมื่อพิจารณาเพื่อหาค่าลาเบล  $l_{00}$  จากรูปที่ 3.8 ซึ่งค่า  $Y_{00}^*$  เท่ากับ 16 จะสามารถหาค่า  $l_{00}$  ได้ดังนี้

$$l_{00} = \lfloor 16 \rfloor = 16 \quad (3.3)$$


ดังนั้น ค่าลาเบลนั้นจะได้ค่าเป็นเลขจำนวนเต็ม

$$l = \begin{bmatrix} 16 & 0 & 0 & 0 & 0 & 0 & 0 & 0 \\ 2 & 0 & 0 & 0 & 0 & 0 & 0 & 0 \\ 0 & 0 & 0 & 0 & 0 & 0 & 0 & 0 \\ 0 & 0 & 0 & 0 & 0 & 0 & 0 & 0 \\ 0 & 0 & 0 & 0 & 0 & 0 & 0 & 0 \\ 0 & 0 & 0 & 0 & 0 & 0 & 0 & 0 \\ 0 & 0 & 0 & 0 & 0 & 0 & 0 & 0 \\ 0 & 0 & 0 & 0 & 0 & 0 & 0 & 0 \end{bmatrix}$$

รูปที่ 3.9 แสดงค่าลาเบลที่ได้จากการควอนไทซ์

### 3.1.2 ส่วนของการสร้างกลับกัน

กระบวนการของการหาอินเวอร์สทรานสฟอร์มของการแปลงแบบอินทีเจอร์โคไซน์ (Integer Cosine Transform) ประกอบด้วยการทำงาน ดังนี้



รูปที่ 3.10 แสดงหลักการของการทำอินเวอร์สทรานสฟอร์มของการแปลงแบบอินทีเจอร์โคไซน์

ซึ่งการทำอินเวอร์สทรานสฟอร์มนั้นทำได้โดยคูณเมตริกซ์  $Q^*$  แบบโพสท์มัลติพลายกับเมตริกซ์  $Y^*$  แบบทอม-ต่อ-ทอมโดยที่เมตริกซ์  $Q^*$  สามารถหาค่าได้จากสมการที่ 2.36 เมื่อได้ผลคูณระหว่าง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เมตริกซ์  $Y^*$  และ  $Q^*$  แล้วก็นำไปทำการแปลงกลับด้วยเมตริกซ์  $C^T$  และ  $C$  ตามสมการที่ 2.35 แล้วนำผลลัพธ์ที่ได้ไปทำการเพิ่มระดับโดยบวกกับค่า 128 เพื่อให้ได้ข้อมูลเดิมกลับคืนมา

### 3.1.2.1 การอินเวอร์สทรานสฟอร์ม

ทำการสร้างสัญญาณกลับ โดยจากเมตริกซ์ที่ทำลาเบลอันทีแล้ว นำมาทำการคูณกับเมตริกซ์  $Q^*$  แบบทอม-ต่อ-ทอม ซึ่งเมตริกซ์นี้สามารถคำนวณได้จากสมการที่ 2.36 ซึ่งจะได้ผลคูณมีค่า

$$I' = \begin{bmatrix} 32 & 0 & 0 & 0 & 0 & 0 & 0 & 0 \\ 0.961 & 0 & 0 & 0 & 0 & 0 & 0 & 0 \\ 0 & 0 & 0 & 0 & 0 & 0 & 0 & 0 \\ 0 & 0 & 0 & 0 & 0 & 0 & 0 & 0 \\ 0 & 0 & 0 & 0 & 0 & 0 & 0 & 0 \\ 0 & 0 & 0 & 0 & 0 & 0 & 0 & 0 \\ 0 & 0 & 0 & 0 & 0 & 0 & 0 & 0 \\ 0 & 0 & 0 & 0 & 0 & 0 & 0 & 0 \end{bmatrix}$$

รูปที่ 3.11 แสดงค่าเมตริกซ์ที่ได้จากการคูณระหว่าง  $I$  กับ  $Q^*$

จากนั้นจึงนำเมตริกซ์  $I'$  มาทำการอินเวอร์สทรานสฟอร์ม โดยหาจากสมการที่ 2.35 ซึ่งจะได้ผลลัพธ์ คือ

$$X^* = \begin{bmatrix} 36.804 & 36.804 & 36.804 & 36.804 & 36.804 & 36.804 & 36.804 & 36.804 \\ 34.882 & 34.882 & 34.882 & 34.882 & 34.882 & 34.882 & 34.882 & 34.882 \\ 33.922 & 33.922 & 33.922 & 33.922 & 33.922 & 33.922 & 33.922 & 33.922 \\ 32.961 & 32.961 & 32.961 & 32.961 & 32.961 & 32.961 & 32.961 & 32.961 \\ 31.039 & 31.039 & 31.039 & 31.039 & 31.039 & 31.039 & 31.039 & 31.039 \\ 30.078 & 30.078 & 30.078 & 30.078 & 30.078 & 30.078 & 30.078 & 30.078 \\ 29.118 & 29.118 & 29.118 & 29.118 & 29.118 & 29.118 & 29.118 & 29.118 \\ 27.196 & 27.196 & 27.196 & 27.196 & 27.196 & 27.196 & 27.196 & 27.196 \end{bmatrix}$$

รูปที่ 3.12 แสดงเมตริกซ์ที่ได้จากการทำอินเวอร์สทรานสฟอร์ม


จากนั้น ทำการปรับระดับโดยนำมาบวกกับ 128 เมื่อทำการปรับระดับแล้วจะได้ข้อมูลดัง  
รูปที่ 3.12

$$X = \begin{bmatrix} 164.8 & 164.8 & 164.8 & 164.8 & 164.8 & 164.8 & 164.8 & 164.8 \\ 162.88 & 162.88 & 162.88 & 162.88 & 162.88 & 162.88 & 162.88 & 162.88 \\ 161.92 & 161.92 & 161.92 & 161.92 & 161.92 & 161.92 & 161.92 & 161.92 \\ 160.96 & 160.96 & 160.96 & 160.96 & 160.96 & 160.96 & 160.96 & 160.96 \\ 159.04 & 159.04 & 159.04 & 159.04 & 159.04 & 159.04 & 159.04 & 159.04 \\ 158.08 & 158.08 & 158.08 & 158.08 & 158.08 & 158.08 & 158.08 & 158.08 \\ 157.12 & 157.12 & 157.12 & 157.12 & 157.12 & 157.12 & 157.12 & 157.12 \\ 155.2 & 155.2 & 155.2 & 155.2 & 155.2 & 155.2 & 155.2 & 155.2 \end{bmatrix}$$

รูปที่ 3.13 แสดงข้อมูลบล็อกขนาด  $8 \times 8$  ที่ทำการสร้างข้อมูลกลับคืน

### 3.2 การประมวลผลด้วยโปรแกรม Xilinx-Project Navigator โดยใช้ภาษาวีเอชดีแอล


ปริญญาโทพนธ์นี้จะทำการแปลงข้อมูลรูปภาพโดยใช้การแปลงอินทีเจอร์โคไซน์แบบ 2 มิติ ด้วยวิธีการแยกเป็นการแปลงอินทีเจอร์โคไซน์ 1 มิติ จำนวน 2 ครั้ง สามารถแสดงขั้นตอนของการแปลงข้อมูลภาพด้วยการแปลงอินทีเจอร์โคไซน์เป็นบล็อกไดอะแกรมได้ดังรูปที่ 3.14



รูปที่ 3.14 แสดงการแปลงอินทีเจอร์โคไซน์แบบ 2 มิติ โดยแยกเป็นการแปลงอินทีเจอร์โคไซน์แบบ 1 มิติ จำนวน 2 ครั้ง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ภายในบอร์ด FPGA อุปกรณ์ที่เรียกว่า Digital Clock Managers (DCMs) ทำหน้าที่เป็นตัวคูณและตัวหารสัญญาณนาฬิกาอินพุต หรือเลื่อนเฟส (shift phase) ของสัญญาณเพื่อให้ได้สัญญาณเอาต์พุตตัวใหม่ตามต้องการ สามารถแสดงบล็อกไดอะแกรมของฟังก์ชันต่างๆ ของ DCM ได้ดังรูปที่ 3.15



รูปที่ 3.15 แสดงบล็อกไดอะแกรมของฟังก์ชันต่างๆ ของ DCMs


ในที่นี้ใช้เฉพาะฟังก์ชันของตัวสังเคราะห์ความถี่ดิจิทัล (Digital Frequency Synthesizer : DFS) ที่ทำหน้าที่ หารและคูณความถี่สัญญาณอินพุตเพื่อให้ได้ความถี่ของสัญญาณเอาต์พุตตามต้องการ ในปริณูณานิพนธ์นี้ต้องการความถี่สัญญาณอ้างอิง 24 MHz จึงต้องนำสัญญาณอินพุตจาก ออสซิลเลเตอร์ 25MHz มาผ่านวงจร DCM เพื่อให้ผลิตความถี่ตามต้องการ สามารถแสดงได้ดังรูปที่ 3.16



รูปที่ 3.16 แสดงบล็อกไดอะแกรมของฟังก์ชัน DFS ของ DCMs

ที่สร้างสัญญาณเอาต์พุตความถี่ 24 MHz จากสัญญาณอินพุตความถี่ 25 MHz

เมื่อได้ค่าสัญญาณนาฬิกาของระบบที่ต้องการทางเอาต์พุตของวงจร DCMs แล้วนำสัญญาณดังกล่าวไปผ่านวงจรหารความถี่เพื่อให้ได้สัญญาณนาฬิกาของความถี่บอดเรตที่ต้องการเพื่อใช้สำหรับการสื่อสารข้อมูลทางพอร์ตอนุกรม สามารถแสดงบล็อกไดอะแกรมวงจรหารความถี่บอดเรตได้ดังรูปที่ 3.17



รูปที่ 3.17 แสดงบล็อกไดอะแกรมของวงจรหารความถี่บอดเรต

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### 3.2.1 ส่วนของวงจรหารความถี่ระบบ


เนื่องจากสัญญาณความถี่ที่มาจาก DCMs มีค่าเท่ากับ 24 MHz เพื่อให้กระบวนการทำงานในระบบมีความถูกต้อง แม่นยำและไม่ผิดพลาดจึงต้องการความถี่ให้ความถี่ของระบบมีค่าเท่ากับ 4 MHz สามารถแสดงบล็อกไดอะแกรมของวงจรหารความถี่ระบบได้ดังรูปที่ 3.18



รูปที่ 3.18 แสดงบล็อกไดอะแกรมของวงจรหารความถี่ระบบ

### 3.2.2 การแปลงบิตข้อมูลส่งออกพอร์ตอนุกรมไปยังบอร์ด FPGA ด้วยโปรแกรม MATLAB


เมื่อแบ่งข้อมูลรูปภาพขนาด  $N \times N$  ออกเป็นบล็อกเล็ก ๆ ขนาด  $8 \times 8$  แล้วนำค่าข้อมูลตามแถวแต่ละพิกเซลของบล็อก  $8 \times 8$  มาทำการแปลงให้เป็นข้อมูลไบนารีแบบอนุกรม โดยกำหนดเฟรมข้อมูลที่ประกอบด้วย สตาร์ทบิต (Start bit) 1 บิต สตอปบิต (Stop bit) 2 บิต ข้อมูล (Data bit) 8 บิต แล้วส่งเฟรมข้อมูลดังกล่าวออกพอร์ตอนุกรม (Serial port) ไปยังบอร์ด FPGA ด้วยความถี่บอดเรต (Baud Rate) ที่กำหนดไว้ โดยทำการส่งข้อมูลดังกล่าววนครบทั้ง  $8 \times 8$  พิกเซล สามารถแสดงบล็อกไดอะแกรมการแปลงบิตข้อมูลส่งออกพอร์ตอนุกรมไปยังบอร์ด FPGA ได้ดังรูปที่ 3.19



รูปที่ 3.19 แสดงบล็อกไดอะแกรมการแปลงบิตข้อมูลส่งออกพอร์ตอนุกรมไปยังบอร์ด FPGA

### 3.2.3 การรับข้อมูลจากพอร์ตอนุกรม


ส่วนของการรับข้อมูลจากพอร์ตอนุกรมนั้น ทำหน้าที่ รับเฟรมบิตของข้อมูลจากพอร์ตอนุกรมตามความถี่บอดเรต (Baud Rate) ที่กำหนดไว้ มาทำการตัดสตาร์ทบิต (Start bit) และสตอปบิต (Stop bit) แล้วทำการแปลงข้อมูลจากบิตอนุกรมเป็นบิตขนาน เมื่อรับข้อมูลครบ 8 ค่า ก็จะส่งต่อไปให้ส่วนของวงจรเก็บค่าข้อมูลอินพุตที่ทำงานตามสัญญาณนาฬิกาของระบบ สามารถแสดงบล็อกไดอะแกรมการรับข้อมูลจากพอร์ตอนุกรมแล้วแปลงข้อมูลเป็นบิตขนานได้ดังรูปที่ 3.20



รูปที่ 3.20 แสดงบล็อกโคอะแกรมการเปลี่ยนข้อมูลอินพุตจากข้อมูลแบบอนุกรมเป็นข้อมูลแบบขนาน

3.2.4 การออกแบบส่วนของวงจรคงค่าสัญญาณ ส่วนที่ 1 (Latch)


ข้อมูลตามแวนอนที่จะนำไปทำการแปลงอินทีเจอร์โคชานน์เป็นข้อมูลแบบอนุกรม ดังนั้นต้องทำการจัดรูปแบบข้อมูลใหม่ให้อยู่ในรูปขนาน โดยผ่านส่วนของวงจรคงค่าสัญญาณ(Latch) ที่ทำหน้าที่รอข้อมูลจนครบ 8 ค่า แล้วจึงปล่อยข้อมูลทั้ง 8 ค่า ออกไปพร้อมกันในลักษณะขนาน สามารถแสดงบล็อกโคอะแกรมของวงจรคงค่าสัญญาณ ได้ดังรูปที่ 3.21



รูปที่ 3.21 แสดงบล็อกโคอะแกรมของวงจรคงค่าสัญญาณ ส่วนที่ 1

3.2.5 การออกแบบส่วนการแปลงอินทีเจอร์โคชานน์แบบ 1 มิติ (1D-ICT) ส่วนที่ 1

ส่วนของการแปลงอินทีเจอร์โคชานน์แบบ 1 มิติ เป็นการนำข้อมูลอินพุต 8 ค่า มาผ่านการแปลงอินทีเจอร์โคชานน์ได้เอาท์พุท 8 ค่า ตามหลักการของการแปลงอินทีเจอร์โคชานน์สามารถแสดงบล็อกโคอะแกรมของการแปลงอินทีเจอร์โคชานน์แบบ 1 มิติ ส่วนที่ 1 ได้ดังรูปที่ 3.22



รูปที่ 3.22 แสดงบล็อกโคอะแกรมของการแปลงอินทีเจอร์โคชานน์แบบ 1 มิติ ส่วนที่ 1

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### 3.2.5.1 การกำหนดหาสมการและสัมประสิทธิ์ที่ใช้ในการสร้าง

สมการการแปลงอินทีเจอร์โคซายน์แบบ 1 มิติ สามารถแสดงได้ดังนี้

$$Y = CX \quad (3.1)$$

จากสมการที่ 3.1 สามารถแสดงสมการให้อยู่ในรูปของเมตริกซ์ได้ดังนี้

$$\begin{bmatrix} y(0) \\ y(1) \\ y(2) \\ y(3) \\ y(4) \\ y(5) \\ y(6) \\ y(7) \end{bmatrix} = \begin{bmatrix} c_4 & c_4 & c_4 & c_4 & c_4 & c_4 & c_4 & c_4 \\ c_1 & c_3 & c_5 & c_7 & -c_7 & -c_5 & -c_3 & -c_1 \\ c_2 & c_6 & -c_6 & -c_2 & -c_2 & -c_6 & c_6 & c_2 \\ c_3 & -c_7 & -c_1 & -c_5 & c_5 & c_1 & c_7 & -c_3 \\ c_4 & -c_4 & -c_4 & c_4 & c_4 & -c_4 & -c_4 & c_4 \\ c_5 & -c_1 & c_7 & c_3 & -c_3 & -c_7 & c_1 & -c_5 \\ c_6 & -c_2 & c_2 & -c_6 & -c_6 & c_2 & -c_2 & c_6 \\ c_7 & -c_5 & c_3 & -c_1 & c_1 & -c_3 & c_5 & -c_7 \end{bmatrix} \begin{bmatrix} x(0) \\ x(1) \\ x(2) \\ x(3) \\ x(4) \\ x(5) \\ x(6) \\ x(7) \end{bmatrix} \quad (3.2)$$

จากสมการที่ 3.2 สามารถเขียนให้อยู่ในรูปของผลคูณย่อยแต่ละตัวได้ดังนี้

$$\begin{aligned} y(0) &= c_4x(0) + c_4x(1) + c_4x(2) + c_4x(3) + c_4x(4) + c_4x(5) + c_4x(6) + c_4x(7) \\ y(1) &= c_1x(0) + c_3x(1) + c_5x(2) + c_7x(3) - c_7x(4) - c_5x(5) - c_3x(6) - c_1x(7) \\ y(2) &= c_2x(0) + c_6x(1) - c_6x(2) - c_2x(3) - c_2x(4) - c_6x(5) + c_6x(6) + c_2x(7) \\ y(3) &= c_3x(0) - c_7x(1) - c_1x(2) - c_5x(3) + c_5x(4) + c_1x(5) + c_7x(6) - c_3x(7) \\ y(4) &= c_4x(0) - c_4x(1) - c_4x(2) + c_4x(3) + c_4x(4) - c_4x(5) - c_4x(6) + c_4x(7) \\ y(5) &= c_5x(0) - c_1x(1) + c_7x(2) + c_3x(3) - c_3x(4) - c_7x(5) + c_1x(6) - c_5x(7) \\ y(6) &= c_6x(0) - c_2x(1) + c_2x(2) - c_6x(3) - c_6x(4) + c_2x(5) - c_2x(6) + c_6x(7) \\ y(7) &= c_7x(0) - c_5x(1) + c_3x(2) - c_1x(3) + c_1x(4) - c_3x(5) + c_5x(6) - c_7x(7) \end{aligned} \quad (3.3)$$

จากสมการ 3.3 สามารถทำการจัดรูปใหม่ได้ดังนี้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$\begin{aligned}
y(0) &= c_4 [(x(0) + x(7)) + (x(3) + x(4))] + c_4 [(x(1) + x(6)) + (x(2) + x(5))] \\
y(4) &= c_4 [(x(0) + x(7)) + (x(3) + x(4))] - c_4 [(x(1) + x(6)) + (x(2) + x(5))] \\
y(2) &= c_2 [(x(0) + x(7)) - (x(3) + x(4))] + c_6 [(x(1) + x(6)) - (x(2) + x(5))] \\
y(6) &= c_6 [(x(0) + x(7)) - (x(3) + x(4))] - c_2 [(x(1) + x(6)) - (x(2) + x(5))] \\
y(1) &= [c_1(x(0) - x(7)) + c_7(x(3) - x(4))] + [c_3(x(1) - x(6)) + c_5(x(2) - x(5))] \\
y(7) &= [c_7(x(0) - x(7)) - c_1(x(3) - x(4))] - [c_5(x(1) - x(6)) - c_3(x(2) - x(5))] \\
y(3) &= [c_3(x(0) - x(7)) - c_5(x(3) - x(4))] - [c_1(x(2) - x(5)) + c_7(x(1) - x(6))] \\
y(5) &= [c_5(x(0) - x(7)) + c_3(x(3) - x(4))] + [c_1(x(2) - x(5)) - c_5(x(1) - x(6))]
\end{aligned} \tag{3.4}$$

โดยกำหนดให้

$$\begin{aligned}
P_0 &= x(0) + x(7) & M_0 &= x(0) - x(7) \\
P_1 &= x(1) + x(6) & M_1 &= x(1) - x(6) \\
P_2 &= x(2) + x(5) & M_2 &= x(2) - x(5) \\
P_3 &= x(3) + x(4) & M_3 &= x(3) - x(4)
\end{aligned}$$

จากสมการที่ 3.4 สามารถทำการจัดรูปใหม่ได้ดังนี้

$$\begin{aligned}
y(0) &= c_4 [P_0 + P_3] + c_4 [P_1 + P_2] \\
y(4) &= c_4 [P_0 + P_3] - c_4 [P_1 + P_2] \\
y(2) &= c_2 [P_0 - P_3] + c_6 [P_1 - P_2] \\
y(6) &= c_6 [P_0 - P_3] - c_2 [P_1 - P_2] \\
y(1) &= [c_1 M_0 + c_7 M_3] + [c_3 M_1 + c_5 M_2] \\
y(7) &= [c_7 M_0 - c_1 M_3] - [c_5 M_1 - c_3 M_2] \\
y(3) &= [c_3 M_0 - c_5 M_3] - [c_1 M_2 + c_7 M_1] \\
y(5) &= [c_5 M_0 + c_3 M_3] + [c_7 M_2 - c_1 M_1]
\end{aligned} \tag{3.5}$$

โดยที่

$$\begin{aligned}
c_1 &= 5 = E_4 \\
c_2, c_3 &= 3 = E_3 \\
c_4, c_6, c_7 &= 1 = E_1 \\
c_5 &= 2 = E_2
\end{aligned}$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ทำให้สามารถจัดรูปสมการใหม่ได้ดังนี้

$$\begin{aligned}
 y(0) &= c_4 [P_0 + P_3] + c_4 [P_1 + P_2] = E_1 [P_0 + P_3] + E_1 [P_1 + P_2] \\
 y(4) &= c_4 [P_0 + P_3] - c_4 [P_1 + P_2] = E_1 [P_0 + P_3] - E_1 [P_1 + P_2] \\
 y(2) &= c_2 [P_0 - P_3] + c_6 [P_1 - P_2] = E_3 [P_0 - P_3] + E_1 [P_1 - P_2] \\
 y(6) &= c_6 [P_0 - P_3] - c_2 [P_1 - P_2] = E_1 [P_0 - P_3] - E_3 [P_1 - P_2] \\
 y(1) &= [c_1 M_0 + c_7 M_3] + [c_3 M_1 + c_5 M_2] = [E_4 M_0 + E_1 M_3] + [E_3 M_1 + E_2 M_2] \\
 y(7) &= [c_7 M_0 - c_1 M_3] - [c_5 M_1 - c_3 M_2] = [E_1 M_0 - E_4 M_3] - [E_2 M_1 - E_3 M_2] \\
 y(3) &= [c_3 M_0 - c_5 M_3] - [c_1 M_2 + c_7 M_1] = [E_3 M_0 - E_2 M_3] - [E_4 M_2 + E_1 M_1] \\
 y(5) &= [c_5 M_0 + c_3 M_3] + [c_7 M_2 - c_1 M_1] = [E_2 M_0 + E_3 M_3] + [E_1 M_2 - E_4 M_1]
 \end{aligned} \tag{3.6}$$

จากสมการที่ 3.4 ต้องใช้ตัวคูณทั้งหมด 64 ตัว

ต้องใช้ตัวบวกทั้งหมด 56 ตัว

จากสมการที่ 3.6 ต้องใช้ตัวคูณทั้งหมด 24 ตัว

ต้องใช้ตัวบวกทั้งหมด 24 ตัว


จะเห็นได้ว่าจากสมการที่ 3.4 มาเป็นสมการที่ 3.6 เป็นวิธีที่สามารถลดจำนวนตัวคูณและจำนวนตัวบวกได้ ซึ่งจะส่งผลดีต่อวงจรฮาร์ดแวร์ที่สังเคราะห์ได้อย่างมาก เนื่องจากวงจรฮาร์ดแวร์ของตัวคูณเป็นที่มีขนาดใหญ่ และใช้เกทจำนวนมาก และยังส่งผลต่อการหน่วงเวลาของวงจรที่จะมีค่ามากขึ้นด้วย ทำให้การทำงานโดยรวมของการแปลงอินทิเจอร์โคไซน์ใช้เวลาเพิ่มขึ้นด้วย

### 3.2.6 โครงสร้างของการแปลงอินทิเจอร์โคไซน์ (Integer Cosine Transform)

การสร้างอุปกรณ์การแปลงอินทิเจอร์โคไซน์จะใช้สมการ 3.6 ซึ่งได้ผ่านการจัดรูปแบบมาแล้ว ทำให้มีการใช้จำนวนของตัวคูณน้อยกว่าสมการ 3.4 ที่เป็นสมการพื้นฐานถึง 40 ตัว

#### 3.2.6.1 ส่วนของวงจรบวกและลบ


เป็นบล็อกไดอะแกรมที่แสดงให้เห็นถึงการนำสัญญาณอินพุตที่เข้ามา 2 ทาง มาทำการบวกและลบกันได้เป็นเอาต์พุตออกมา 2 ทาง ซึ่งทางหนึ่งจะเป็นการบวกกัน ส่วนอีกทางหนึ่งจะเป็นการลบกันของสัญญาณอินพุต โดยที่สัญญาณอินพุตทั้ง 2 ทาง จะต้องมีความยาวของบิตข้อมูลเท่ากัน และได้เอาต์พุตที่มีขนาดของบิตข้อมูลมากกว่าอินพุตอยู่ 1 บิต สามารถแสดงบล็อกไดอะแกรมของการบวกและลบได้ดังรูปที่ 3.23



รูปที่ 3.23 แสดงบล็อกไดอะแกรมที่ใช้ในการบวกและลบ

### 3.2.6.2 ส่วนของวงจรคูณกับค่าสัมประสิทธิ์ในการแปลงอินทีเจอร์โคซายน์

เป็นบล็อกโคอะแกรมที่แสดงถึงการนำสัญญาณอินพุตมาคูณกับค่าสัมประสิทธิ์ที่ทำกรลดจำนวนตัวคูณลงแล้ว สามารถแสดงบล็อกโคอะแกรมของการคูณค่าสัมประสิทธิ์ได้ดังรูปที่ 3.24




รูปที่ 3.24 แสดงบล็อกโคอะแกรมของการคูณค่าสัมประสิทธิ์ในการแปลงอินทีเจอร์โคซายน์

ส่วนของวงจรคูณค่าอินพุตกับค่าสัมประสิทธิ์ในการแปลงอินทีเจอร์โคซายน์ยังสามารถเขียนให้อยู่ในรูปของผลคูณของเมทริกซ์ได้ดังนี้

$$\begin{bmatrix} x_{i+1} \\ y_{i+1} \end{bmatrix} = \begin{bmatrix} b & -a \\ a & b \end{bmatrix} \begin{bmatrix} x_i \\ y_i \end{bmatrix} \quad (3.7)$$


### 3.2.6.3 โครงสร้างโดยรวมของการแปลงอินทีเจอร์โคซายน์ (Integer Cosine Transform)



รูปที่ 3.25 โครงสร้างโดยรวมของการแปลงอินทีเจอร์โคซายน์แบบ 1 บิต

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์สำหรับการใช้งานเพื่อการศึกษาเท่านั้น เมื่อผู้ยู ติเห็นไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ซึ่งในส่วนของวงจรที่ใช้ในการคูณค่าสัมประสิทธิ์(DA) สามารถเขียนเป็นโครงสร้างได้ดังรูป 3.26



รูปที่ 3.26 โครงสร้างของวงจรคูณค่าสัมประสิทธิ์โดยใช้ทฤษฎีเลขคณิตกระจาย

ค่าใน ROM เป็นไปได้ 4 กรณี เก็บใน ROM 4 แอดเดรส เนื่องจากมีค่าอินพุต 2 ตัว คือ  $x_i(j)$  กับ  $y_i(j)$  และค่าของอินพุต แต่ละตัวสามารถเป็นไปได้อีกแค่ 0 กับ 1 เท่านั้น สามารถแสดงค่าของอินพุต 2 ค่า ที่เป็นตัวชี้ค่าภายใน ROM ได้ดังตารางที่ 3.1

ตารางที่ 3.1 แสดงการชี้ค่าภายใน ROM ด้วยอินพุต 2 ค่า

$x_i(j)$	$y_i(j)$	ค่าภายใน ROM
0	0	A
0	1	B
1	0	C
1	1	D

จากสมการที่ 3.7 สามารถหาค่าสัมประสิทธิ์ภายใน ROM (A, B, C, D) ได้ดังนี้

- การคำนวณค่าภายใน ROM ของการหาค่า  $X_{i+1}$  สามารถหาได้ดังนี้

$$A_x = 0$$

$$B_x = -a$$

$$C_x = b$$

$$D_x = b - a$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

- การคำนวณค่าภายใน ROM ของการหาค่า  $Y_{i+1}$  จากสมการที่ 3.12 สามารถหาได้ดังนี้

$$A_y = 0$$

$$B_y = b$$

$$C_y = a$$


$$D_y = a + b$$

ซึ่งจะสามารถแสดงค่าสัมประสิทธิ์ที่ได้จากการคำนวณค่าภายใน ROM ที่ใช้ในการแปลง เป็นเลขฐาน 2 ดังตารางที่ 3.2

ตารางที่ 3.2 แสดงค่าสัมประสิทธิ์ที่ใช้ในการแปลง

DA ตัวที่		ค่าสัมประสิทธิ์ที่ใช้ในการแปลงเป็นเลขฐาน 2			
		A	B	C	D
1	x	0000000000	1111111011	0000000001	1111111100
	y	0000000000	0000000001	0000000101	0000000110
2	x	0000000000	1111111101	0000000010	1111111111
	y	0000000000	0000000010	0000000011	0000000101
3	x	0000000000	1111111110	0000000011	0000000001
	y	0000000000	0000000011	1111111110	0000000101
4	x	0000000000	1110010101	0001000110	1111111100
	y	0000000000	0000000001	0000000101	0000000110
5	x	0000000000	11111111101	00000000001	11111111110
	y	0000000000	00000000001	00000000011	00000000100
6	x	0000000000	11111111111	00000000001	00000000000
	y	0000000000	00000000001	00000000001	00000000010


เนื่องจากผลลัพธ์ที่ออกมาจากการแปลงอินทิเกรตโคไซน์แบบ 1 มิติ แต่ละตัวจะผ่านการคำนวณที่ต่างกันจึงทำให้ผลลัพธ์ออกมาไม่พร้อมกัน ดังนั้นต้องนำผลลัพธ์ที่ได้ไปผ่านวงจรรีจิสเตอร์ เพื่อให้ได้เอาท์พุทแต่ละตัวออกมาพร้อมๆ กัน สามารถแสดงบล็อกไดอะแกรมของวงจรรีจิสเตอร์ได้ดังรูปที่ 3.27



รูปที่ 3.27 แสดงบล็อกโคแอมป์ของวงจรรีจิสเตอร์

### 3.3 ส่วนการคำนวณและการสร้างของวงจรทรานสโพส (Transpose)


บล็อกทรานสโพสในการแปลงอินทีเจอร์โคซายน์แบบ 2 มิติ ทำหน้าที่นำเอาเอาต์พุตของการแปลงอินทีเจอร์โคซายน์แบบ 1 มิติ ที่ออกมาครั้งละ 8 ค่า (แบบขนาน) มาเก็บค่าในเมตริกซ์จัตุรัสเต็มบล็อกขนาด  $8 \times 8$  แล้วค่อยนำค่าในบล็อกไปทำการแปลงอินทีเจอร์โคซายน์แบบ 1 มิติ อีกครั้ง สามารถแสดงบล็อกโคแอมป์ของทรานสโพส ได้ดังรูปที่ 3.28 ซึ่งวงจรทรานสโพส ประกอบด้วย 2 ส่วน คือ ส่วนของวงจรมัลติเพล็กซ์ (Multiplex) และส่วนของแรม (RAM)



รูปที่ 3.28 แสดงบล็อกโคแอมป์การทรานสโพส

#### 3.3.1 ส่วนของการคำนวณและการสร้างของวงจรมัลติเพล็กซ์ (Multiplex) ในวงจรทรานสโพส


เมื่อได้รับค่าเอาต์พุตจากการแปลงอินทีเจอร์โคซายน์แบบ 1 มิติ ทั้ง 8 ตัวแล้วจึงนำข้อมูลมาเรียงใหม่คือ นำค่าข้อมูลที่ออกมาจากการแปลงอินทีเจอร์โคซายน์แบบ 1 มิติ แต่ละตัวตั้งแต่ (ICT1\_0 – ICT1\_7) มาทำการมัลติเพล็กซ์ (Multiplex) เพื่อให้ได้เอาต์พุตเพียงช่องสัญญาณเดียวผลลัพธ์ของการมัลติเพล็กซ์จะเรียงลำดับของอินพุตตั้งแต่ข้อมูลจาก ICT1\_0, ICT1\_1, ..., ICT1\_7 สามารถแสดงบล็อกโคแอมป์ของมัลติเพล็กซ์ข้อมูลจากส่วนของการแปลงอินทีเจอร์โคซายน์แบบ 1 มิติส่วนที่ 1 ดังแสดงในรูปที่ 3.29



รูปที่ 3.29 แสดงบล็อกโคอะแกรมของการมัลติเพล็กซ์ข้อมูลจากส่วนของ  
การแปลงอินทีเจอร์โคซายน์แบบ 1 บิต ส่วนที่ 1

### 3.3.2 ส่วนการคำนวณและการสร้างของวงจรถานสโพลโดยใช้แรม

ในที่นี้นำคุณลักษณะของแรม(RAM) มาใช้งานในเก็บข้อมูลแทนเมตริกซ์ ซึ่งจะนำเอาเอาท์พุทจากวงจรมัลติเพล็กซ์ (Multiplex) มาเก็บค่าในแรมจนเต็มทั้ง 64 แอดเดรส แต่ละแอดเดรสเก็บข้อมูล 10 บิตโดยเก็บข้อมูลตามการอ้างอิงแอดเดรสตามที่ต้องการ เพื่อให้ได้ค่าข้อมูลเอาท์พุทที่ได้เป็นค่าทรานสโพลของบล็อกข้อมูลอินพุทที่รับเข้ามา สามารถแสดงบล็อกโคอะแกรมการทรานสโพลโดยใช้แรมได้ดังรูปที่ 3.30



รูปที่ 3.30 แสดงบล็อกโคอะแกรมการทรานสโพลโดยใช้แรม

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การรับข้อมูลของการทรานสโพสมีขั้นตอนการทำงาน ดังนี้

อินพุทชุด 0 ที่รับเข้ามาตั้งแต่ ICT1\_0 – ICT1\_7 จะเก็บที่แอดเดรส  $8n$  เมื่อ  $n = 0, 1, 2, \dots, 7$

อินพุทชุด 1 ที่รับเข้ามาตั้งแต่ ICT1\_0 – ICT1\_7 จะเก็บที่แอดเดรส  $8n + 1$  เมื่อ  $n = 0, 1, 2, \dots, 7$

อินพุทชุด 2 ที่รับเข้ามาตั้งแต่ ICT1\_0 – ICT1\_7 จะเก็บที่แอดเดรส  $8n + 2$  เมื่อ  $n = 0, 1, 2, \dots, 7$

อินพุทชุด 3 ที่รับเข้ามาตั้งแต่ ICT1\_0 – ICT1\_7 จะเก็บที่แอดเดรส  $8n + 3$  เมื่อ  $n = 0, 1, 2, \dots, 7$

อินพุทชุด 4 ที่รับเข้ามาตั้งแต่ ICT1\_0 – ICT1\_7 จะเก็บที่แอดเดรส  $8n + 4$  เมื่อ  $n = 0, 1, 2, \dots, 7$

อินพุทชุด 5 ที่รับเข้ามาตั้งแต่ ICT1\_0 – ICT1\_7 จะเก็บที่แอดเดรส  $8n + 5$  เมื่อ  $n = 0, 1, 2, \dots, 7$

อินพุทชุด 6 ที่รับเข้ามาตั้งแต่ ICT1\_0 – ICT1\_7 จะเก็บที่แอดเดรส  $8n + 6$  เมื่อ  $n = 0, 1, 2, \dots, 7$


อินพุทชุด 7 ที่รับเข้ามาตั้งแต่ ICT1\_0 – ICT1\_7 จะเก็บที่แอดเดรส  $8n + 7$  เมื่อ  $n = 0, 1, 2, \dots, 7$

เมื่อเก็บข้อมูลจนครบทั้ง 64 ค่า แล้วก็จะนำค่าเอาต์พุทของการทรานสโพส ออกจากแรม โดยเรียงจากแอดเดรสที่ 0 ถึงแอดเดรสที่ 63 แต่จะนำเอาต์พุทออกทีละ 8 ค่า เพื่อนำไปเข้าวงจรคงค่าสัญญาณ และการแปลงอินทิจอร์โลชายนแบบ 1 มิติ ส่วนที่ 2 ต่อไป ซึ่งลักษณะการส่งข้อมูลของการทรานสโพส ออกจากแรมแสดงได้ดังต่อไปนี้

- เอาต์พุทชุด 0 คือข้อมูลอนุกรม ตั้งแต่แอดเดรสที่ 0 - 7 (Transpose 0)
- เอาต์พุทชุด 1 คือข้อมูลอนุกรม ตั้งแต่แอดเดรสที่ 8 - 15 (Transpose 1)
- เอาต์พุทชุด 2 คือข้อมูลอนุกรม ตั้งแต่แอดเดรสที่ 16 - 23 (Transpose 2)
- เอาต์พุทชุด 3 คือข้อมูลอนุกรม ตั้งแต่แอดเดรสที่ 24 - 31 (Transpose 3)
- เอาต์พุทชุด 4 คือข้อมูลอนุกรม ตั้งแต่แอดเดรสที่ 32 - 39 (Transpose 4)
- เอาต์พุทชุด 5 คือข้อมูลอนุกรม ตั้งแต่แอดเดรสที่ 40 - 47 (Transpose 5)
- เอาต์พุทชุด 6 คือข้อมูลอนุกรม ตั้งแต่แอดเดรสที่ 48 - 55 (Transpose 6)
- เอาต์พุทชุด 7 คือข้อมูลอนุกรม ตั้งแต่แอดเดรสที่ 56 - 63 (Transpose 7)

### 3.3.3 ส่วนของวงจรแรมที่ใช้สร้างจริงบนบอร์ด FPGA


ในส่วนนี้จะเลือกใช้ RAM ที่มี write mode เป็นแบบ write first mode โดยจะมีลักษณะการทำงาน ดังรูปที่ 3.31



รูปที่ 3.31 แสดงการไหลของข้อมูลในระหว่างกระบวนการเขียนข้อมูล

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สามารถแสดงลักษณะการทำงานของแรมในโหมด Write-first ได้ดังรูปที่ 3.32




รูปที่ 3.32 แสดงลักษณะการทำงานของ RAM ใน โหมด Write first

จากรูปสามารถอธิบายกระบวนการเขียนและอ่านข้อมูลได้ดังนี้ RAM จะทำงานเมื่อมีสัญญาณ Enable อินพุต เป็น 1 และจะมีแอดเดรสเป็นตัวกำหนดตำแหน่งจัดการเก็บข้อมูล ซึ่งเมื่อ WE มีค่าเป็น 1 RAM จะทำหน้าที่เขียนข้อมูล อินพุตลงในแอดเดรสของ RAM ที่ปรากฏ พร้อมกับส่งข้อมูลออกเมื่อ WE มีค่าเป็น 0 จะทำหน้าที่อ่านข้อมูลจากแอดเดรสของ RAM ที่กำหนดไว้

### 3.4 การออกแบบส่วนของวงจรคงค่าสัญญาณ ส่วนที่ 2 (Latch)

นำข้อมูลที่ได้จากวงจรทรานสโพสที่ข้อมูลมีลักษณะเป็นแบบอนุกรมในช่องสัญญาณเดียวมาทำการจัดรูปแบบข้อมูลใหม่ให้อยู่ในรูปแบบขนาน โดยผ่านส่วนของวงจรคงค่าสัญญาณ (Latch) ที่ทำหน้าที่รอข้อมูลจนครบ 8 ค่า (เท่ากับข้อมูลใน Transpose n) แล้วจึงปล่อยข้อมูลทั้ง 8 ค่า ออกไปพร้อมกันในลักษณะแบบขนาน สามารถแสดงบล็อกโคอะแกรมของวงจรคงค่าสัญญาณส่วนที่ 2 ได้ดังแสดงรูปที่ 3.33




รูปที่ 3.33 แสดงบล็อกโคอะแกรมของวงจรคงค่าสัญญาณ ส่วนที่ 2

### 3.5 การออกแบบส่วนการแปลงอินทีเจอร์โคชานน์แบบ 1 มิติ (1D-ICT) ส่วนที่ 2

การแปลงอินทีเจอร์โคชานน์แบบ 1 มิติ ส่วนที่ 2 เป็นการนำข้อมูลเอาท์พุทจากการทรานสโพส และผ่านวงจรคงค่าสัญญาณแล้วเข้ามาเป็นข้อมูลอินพุทของการแปลงอินทีเจอร์โคชานน์แบบ 1 มิติ โดยรับอินพุทมาครั้งละ 8 ค่า และให้เอาท์พุทมาครั้งละ 8 ค่า จนครบทั้ง 64 ค่า (1 บล็อกข้อมูล) เหมือนกับการเอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


แปลงในส่วนแรกที่ได้กล่าวมาแล้ว ซึ่งจะได้ผลลัพธ์ของการแปลงอินทีเจอร์โคซายน์แบบ 2 มิติ ของข้อมูล 1 บล็อกขนาด  $8 \times 8$  พิกเซล ตามต้องการ สามารถแสดงบล็อกโคอะแกรมของการแปลงอินทีเจอร์โคซายน์แบบ 1 มิติ ส่วนที่ 2 ได้ดังรูปที่ 3.34



รูปที่ 3.34 แสดงบล็อกโคอะแกรมของการแปลงอินทีเจอร์โคซายน์แบบ 1 มิติ ส่วนที่ 2

### 3.6 ส่วนของการคำนวณและการสร้างของวงจรมัลติเพล็กซ์ (Multiplex) หลังการแปลงอินทีเจอร์โคซายน์แบบ 1 มิติ ส่วนที่ 2

เมื่อได้รับค่าเอาต์พุตจากการแปลงอินทีเจอร์โคซายน์แบบ 1 มิติ ทั้ง 8 ตัวแล้วจึงนำข้อมูลมาเรียงใหม่คือ นำค่าข้อมูลที่ออกมาจากการแปลงอินทีเจอร์โคซายน์แบบ 1 มิติ แต่ละตัวตั้งแต่ (ICT2\_0 - ICT2\_7) มาทำการมัลติเพล็กซ์ (Multiplex) เพื่อให้ได้เอาต์พุตเพียงช่องสัญญาณเดียวผลลัพธ์ของการมัลติเพล็กซ์จะเรียงลำดับของอินพุตตั้งแต่ข้อมูลจาก ICT2\_0, ICT2\_1, ..., ICT2\_7 สามารถแสดงบล็อกโคอะแกรมของมัลติเพล็กซ์ข้อมูลจากจากส่วนของการแปลงอินทีเจอร์โคซายน์แบบ 2 มิติส่วนที่ 2 ดังแสดงในรูปที่ 3.35




รูปที่ 3.35 แสดงบล็อกโคอะแกรมของมัลติเพล็กซ์ข้อมูลจากส่วนของการแปลงอินทีเจอร์โคซายน์แบบ 1 มิติ ส่วนที่ 2

### 3.7 ส่วนของการแปลงข้อมูลส่งออกพอร์ตอนุกรมจากบอร์ด FPGA ไปยังคอมพิวเตอร์

ส่วนของการแปลงข้อมูลส่งออกพอร์ตอนุกรมจากบอร์ด FPGA ไปยังคอมพิวเตอร์ ทำหน้าที่แปลงบิตข้อมูลแบบขนานขนาด 12 บิต ที่ได้จากแปลงอินทีเจอร์โคซายน์แบบ 1 มิติ ส่วนที่ 2 ให้เป็นบิตข้อมูลแบบอนุกรมโดยแบ่งเป็น 2 เฟรม โดยแต่ละเฟรมข้อมูลประกอบด้วย สตาร์ทบิต (Start bit) 1 บิต เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


สตอปบิต (Stop bit) 2 บิต บิตข้อมูล (Data bit) 6 บิต และแทรกบิต (Insert bit) 2 บิต เพื่อแก้ไขกรณีการส่งบิตข้อมูลที่เป็น 0 ทั้งหมด จะทำการแทรก "01" เข้าไปใน MSB หลังจากนั้นส่งเฟรมข้อมูลดังกล่าวออกพอร์ตอนุกรม (serial port) ไปยังคอมพิวเตอร์ตามความถี่บอดเรต (Baud Rate) สามารถแสดงบล็อกไดอะแกรมการแปลงข้อมูลส่งออกพอร์ตอนุกรมจากบอร์ด FPGA ไปยังคอมพิวเตอร์ดังรูปที่ 3.36



รูปที่ 3.36 แสดงบล็อกไดอะแกรมการแปลงข้อมูลส่งออกพอร์ตอนุกรมจากบอร์ด FPGA ไปยังคอมพิวเตอร์

### 3.8 ส่วนของการรับบิตข้อมูลจากบอร์ด FPGA ด้วยโปรแกรม MATLAB ผ่านทางพอร์ตอนุกรม

ส่วนของการรับข้อมูลแบบอนุกรมจากบอร์ด FPGA ด้วยโปรแกรม MATLAB ทำหน้าที่ รับเฟรมบิตของข้อมูลจากพอร์ตอนุกรมตามความถี่บอดเรต (Baud Rate) มาทำการตัดสตาร์ทบิต (Start bit) และสตอปบิต (Stop bit) และบิตแทรก (Insert bit) พร้อมทั้งรวมเฟรมบิตข้อมูลแยกกันอยู่เพื่อให้ได้ค่าของข้อมูล 1 พิกเซล แล้วนำค่าที่ได้เก็บในบล็อกข้อมูลขนาด  $8 \times 8$  จนครบ สามารถแสดงบล็อกไดอะแกรมการรับบิตข้อมูลผ่านทางพอร์ตอนุกรมได้ดังรูปที่ 3.37



รูปที่ 3.37 แสดงบล็อกไดอะแกรมการรับบิตข้อมูลจากบอร์ด FPGA ผ่านพอร์ตอนุกรม

### 3.9 ส่วนของการแปลงอินทิจอร์โรชายนกัถแบบ 2 มิติ ด้วยโปรแกรม MATLAB

นำบล็อกข้อมูลขนาด  $8 \times 8$  ที่ได้มาทำการแปลงกลับแบบ 2 มิติ ด้วยสมการ 3.8

$$X = C^T (Y \# N) C$$


โดย  $Y$  เป็นเอาต์พุตของการทรานสฟอร์ม เป็นเมตริกซ์ขนาด  $8 \times 8$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$C$  เป็นสัมประสิทธิ์ของการทรานสฟอร์ม เป็นเมตริกซ์ขนาด  $8 \times 8$   
 $X$  เป็นอินพุตของการทรานสฟอร์ม เป็นเมตริกซ์ขนาด  $8 \times 8$   
 และ  $N$  คือ นอมัลไลเซชันเมตริกซ์ ถูกกำหนดตามสมการ 3.9

$$N = \sqrt{\Delta}1\sqrt{\Delta}$$


หลังจากได้บล็อกข้อมูลเดิมขนาด  $8 \times 8$  จากการแปลงอินทีเจอร์โคซายน์กลับแบบ 2 มิติ นำบล็อกข้อมูลที่ได้มาทำการเก็บจนได้ข้อมูลรูปภาพเดิมครบขนาด  $N \times N$  สามารถแสดงบล็อกโคอะแกรมของการแปลงอินทีเจอร์โคซายน์กลับแบบ 2 มิติ ได้ดังรูปที่ 3.38



รูปที่ 3.38 แสดงบล็อกโคอะแกรมของการแปลงอินทีเจอร์โคซายน์กลับแบบ 2 มิติ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### 3.10 ส่วนการแสดงผลไฟล์ซาร์ทของการสร้างอุปกรณ์การแปลงอินทีเจอร์โคชานน์ 2 มิติ



รูปที่ 3.39 แสดงไฟล์ซาร์ทของการสร้างอุปกรณ์การแปลงอินทีเจอร์โคชานน์ 2 มิติ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## บทที่ 4

### การทดลองและผลการทดลอง

#### 4.1 การประมวลผลด้วยโปรแกรมเมทแลบ

เป็นการศึกษาหลักการเบื้องต้นและการออกแบบโปรแกรมสำหรับการบีบอัดข้อมูลภาพขาวดำ ขนาด  $512 \times 512$  ด้วยวิธีการแปลงแบบอินทีเจอร์โคไซน์เปรียบเทียบกับแปลงแบบดิสครีตโคไซน์ โดยขั้นตอนการออกแบบจะทำด้วยโปรแกรมเมทแลบ

##### 4.1.1 กระบวนการของการทรานสฟอร์ม



รูปที่ 4.1 แสดงบล็อกโคอะแกรมของกระบวนการทรานสฟอร์ม

ในกระบวนการทรานสฟอร์ม จะมีขั้นตอนดังนี้

1. นำข้อมูลภาพมาทำการอ่านข้อมูลเป็นบล็อกขนาด  $8 \times 8$  แล้วทำการปรับระดับ(-128)
2. นำข้อมูลแต่ละบล็อกที่ปรับระดับแล้วมาทำการทรานสฟอร์ม
3. นำข้อมูลที่ได้การทำการทรานสฟอร์มแล้วมาทำการควอนไทซ์เซชัน และหาค่าลาเบล

##### 4.1.2 กระบวนการของการอินเวอร์สทรานสฟอร์ม




รูปที่ 4.2 แสดงบล็อกโคอะแกรมของกระบวนการอินเวอร์สทรานสฟอร์ม

ในกระบวนการอินเวอร์สทรานสฟอร์ม จะมีขั้นตอนดังนี้

1. ทำการสร้างข้อมูลกลับคืน โดยนำค่าที่ได้จากการทำลาเบลมาทำการคูณกับเมตริกซ์  $Q^T$
2. นำค่าผลลัพธ์จากการคูณของแต่ละบล็อกข้อมูลมาทำอินเวอร์สทรานสฟอร์ม
3. ทำการปรับระดับ(+ 128) เพื่อให้ได้ข้อมูลกลับมา


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

#### 4.1.3 ผลการทดลองเมื่อใช้รูป fruit.gif




รูปที่ 4.3 แสดงภาพต้นแบบของ fruit.gif

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 4.4 แสดงภาพการสร้างคืนของ fruit.gif ด้วยการแปลงแบบ ICT




รูปที่ 4.5 แสดงภาพการสร้างคืนของ fruit.gif ด้วยการแปลงแบบ DCT

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.6 แสดงฮิสโตแกรมของภาพ fruit.gif ด้วยการแปลงแบบ ICT




รูปที่ 4.7 แสดงฮิสโตแกรมของภาพ fruit.gif ด้วยการแปลงแบบ DCT

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

#### 4.1.4 ผลการทดลองเมื่อใช้รูป baboon.gif


Original Image



รูปที่ 4.8 แสดงภาพต้นแบบของ baboon.gif


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Reconstruction Image




รูปที่ 4.9 แสดงภาพการสร้างคืนของ baboon.gif ด้วยการแปลงแบบ ICT

Reconstruction Image




รูปที่ 4.10 แสดงภาพการสร้างคืนของ baboon.gif ด้วยการแปลงแบบ DCT

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 4.11 แสดงฮิสโตแกรมของภาพ baboon.gif ด้วยการแปลงแบบ ICT



รูปที่ 4.12 แสดงฮิสโตแกรมของภาพ baboon.gif ด้วยการแปลงแบบ DCT

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

#### 4.1.5 ผลการทดลองเมื่อใช้รูป lena512.jpeg



รูปที่ 4.13 แสดงภาพต้นแบบของ lena512.jpeg

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Reconstruction Image




รูปที่ 4.14 แสดงภาพการสร้างคืนของ lena512.jpeg ด้วยการแปลงแบบ ICT

Reconstruction Image




รูปที่ 4.15 แสดงภาพการสร้างคืนของ lena512.jpeg ด้วยการแปลงแบบ DCT

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 4.16 แสดงฮิสโตแกรมของภาพ lena512.jpeg ด้วยการแปลงแบบ ICT



รูปที่ 4.17 แสดงฮิสโตแกรมของภาพ lena512.jpeg ด้วยการแปลงแบบ DCT


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

#### 4.1.6 ผลการทดลองเมื่อใช้รูป jet.jpeg




รูปที่ 4.18 แสดงภาพต้นแบบของ jet.jpeg

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 4.19 แสดงภาพการสร้างคืนของ jet.jpeg ด้วยการแปลงแบบ ICT




รูปที่ 4.20 แสดงภาพการสร้างคืนของ jet.jpeg ด้วยการแปลงแบบ DCT

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.21 แสดงฮิสโตแกรมของภาพ jet.jpeg ด้วยการแปลงแบบ ICT



รูปที่ 4.22 แสดงฮิสโตแกรมของภาพ jet.jpeg ด้วยการแปลงแบบ DCT

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

#### 4.1.7 ผลการทดลองเมื่อใช้รูป cell1.jpeg

Original Image



รูปที่ 4.23 แสดงภาพต้นแบบของ cell1.jpeg


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Reconstruction Image




รูปที่ 4.24 แสดงภาพการสร้างคืนของ cell1.jpeg ด้วยการแปลงแบบ ICT

Reconstruction Image




รูปที่ 4.25 แสดงภาพการสร้างคืนของ cell1.jpeg ด้วยการแปลงแบบ DCT

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.26 แสดงฮิสโตแกรมของภาพ cell1.jpeg ด้วยการแปลงแบบ ICT



รูปที่ 4.27 แสดงฮิสโตแกรมของภาพ cell1.jpeg ด้วยการแปลงแบบ DCT


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

#### 4.1.8 ผลการเปรียบเทียบค่าสัญญาณสูงสุดต่อสัญญาณรบกวนระหว่างการแปลงแบบ ICT กับ DCT

รูปภาพ	ค่า PSNR (dB)	
	การแปลงแบบ ICT	การแปลงแบบ DCT
Fruit.gif	41.18486606	42.11014669
Baboon.gif	35.26728667	35.70341027
Lena512.jpeg	44.78275342	44.78275342
Jet.jpeg	48.18731756	48.37771811
Cell1.jpeg	29.05914662	29.23548196

ตารางที่ 4.1 แสดงค่าสัญญาณสูงสุดต่อสัญญาณรบกวน

การออกแบบส่วนต่างๆ ของการแปลงอินทีเจอร์โคไซน์ 2 มิติ โดยใช้หลักการการแยกการแปลงอินทีเจอร์โคไซน์แบบ 1 มิติ จำนวน 2 ครั้ง สามารถทำการเขียนโปรแกรมการทำงานโดยให้แต่ละส่วนทำงานตามที่ได้ออกแบบโดยใช้ภาษา VHDL ทำการคอมไพล์ (Compile) แล้วเขียนโปรแกรมการทำงานจริงลงบนบอร์ด FPGA ส่วนของการสื่อสารข้อมูลทางพอร์ตอนุกรมอาศัยการทำงานและออกแบบโดยใช้โปรแกรม MATLAB การออกแบบและการทดลองได้แบ่งออกเป็น ส่วน ๆ ดังรูปที่ 4.28




รูปที่ 4.28 แสดงการทำงานของ การแปลงอินทีเจอร์โคไซน์แบบ 2 มิติ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

- 4.2 ส่วนของการรับข้อมูลจากคอมพิวเตอร์ผ่านทางพอร์ตอนุกรม
- 4.3 ส่วนของวงจรคงค่าสัญญาณชั่วคราวและการแปลงดิจิตอลโคชาขนแบบ 1 มิติ ส่วนที่ 1
- 4.4 ส่วนของวงจรทรานสโพล
- 4.5 ส่วนของวงจรคงค่าสัญญาณชั่วคราวและการแปลงดิจิตอลโคชาขนแบบ 1 มิติ ส่วนที่ 2  
หลังทำการทรานสโพล
- 4.6 ส่วนของการส่งข้อมูลออกจากบอร์ด FPGA ผ่านทางพอร์ตอนุกรม
- 4.7 ส่วนของวงจรควบคุมการทำงานของระบบ
- 4.8 ส่วนประกอบภายในและการเชื่อมต่อของวงจรทั้งหมด
- 4.9 ส่วนของการประมวลผลการทำงานจริง

## 4.2 ส่วนของการรับข้อมูลจากคอมพิวเตอร์ผ่านทางพอร์ตอนุกรม


### ส่วนประกอบของวงจรรับข้อมูลจากคอมพิวเตอร์ผ่านทางพอร์ตอนุกรม



รูปที่ 4.29 แสดงส่วนประกอบของวงจรรับข้อมูลจากคอมพิวเตอร์ผ่านทางพอร์ตอนุกรม


### 4.2.1 ส่วนของวงจร Digital Clock Managers (DCMs)

ส่วนของวงจร Digital Clock Managers (DCMs) ทำหน้าที่สร้างสัญญาณนาฬิกาเอาต์พุตที่มีความถี่ตามที่ต้องการ เพื่อให้สัญญาณนาฬิกาเอาต์พุตที่ได้เป็นสัญญาณนาฬิกาอ้างอิงของระบบ สามารถสังเคราะห์อุปกรณ์จากโปรแกรมของวงจร DCMs ได้สัญลักษณ์ (Symbol) ดังรูปที่ 4.30



รูปที่ 4.30 แสดงสัญลักษณ์ของวงจร DCMs

จากโปรแกรมที่เขียนสามารถทำการจำลองการทำงาน (Simulation) ได้ดังรูปที่ 4.31




รูปที่ 4.31 แสดงผลการจำลองการทำงานของวงจร DCMs

#### 4.2.2 ส่วนของวงจรหารความถี่


##### 4.2.2.1 ส่วนของวงจรหารความถี่บอดเรต

ส่วนของวงจรหารความถี่บอดเรต ทำหน้าที่หารความถี่สัญญาณนาฬิกาจาก DCMs ให้ได้เอาต์พุตเป็นความถี่บอดเรต (Baud Rate) ที่ใช้ในการรับ - ส่งบิตข้อมูลผ่านทางพอร์ตอนุกรม ปริมาณนิพจน์ที่รับสัญญาณนาฬิกาจาก DCMs ความถี่ 24 MHz หาร 1250 ให้ได้ความถี่ 9600 Hz สามารถสังเคราะห์อุปกรณ์จากโปรแกรมของวงจรหารความถี่ได้สัญลักษณ์ (Symbol) ดังรูปที่ 4.32



รูปที่ 4.32 แสดงสัญลักษณ์ของวงจรหารความถี่บอดเรต

จากโปรแกรมที่เขียนสามารถทำการจำลองการทำงาน (Simulation) ได้ดังรูปที่ 4.33




รูปที่ 4.33 แสดงผลการจำลองการทำงานของวงจรหารความถี่บอดเรต

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


#### 4.2.2.2 ส่วนของวงจรหารความถี่ของระบบ

ส่วนของวงจรหารความถี่ของระบบ ทำหน้าที่หารความถี่สัญญาณนาฬิกาจาก DCMs ให้ได้เอาต์พุตเป็นความถี่ 4 MHz เพื่อให้อุปกรณ์บนบอร์ด FPGA ไม่ทำงานเร็วเกินไป สามารถสังเคราะห์อุปกรณ์จากโปรแกรมของวงจรหารความถี่ได้สัญลักษณ์ (Symbol) ดังรูปที่ 4.34



รูปที่ 4.34 แสดงสัญลักษณ์ของวงจรหารความถี่ของระบบ


จากโปรแกรมที่เขียนสามารถทำการจำลองการทำงาน (Simulation) ได้ดังรูปที่ 4.35



รูปที่ 4.35 แสดงผลการจำลองการทำงานของวงจรหารความถี่ของระบบ

#### 4.2.3 ส่วนของการรับบิตข้อมูลจากพอร์ตอนุกรม (SERIAL\_RX)


ส่วนของการรับข้อมูลจากพอร์ตอนุกรม ทำหน้าที่รับเฟรมบิตของข้อมูลจากพอร์ตอนุกรมมาทำการแปลงข้อมูลจากบิตอนุกรมเป็นบิตขนาน โดยจะทำการแซมปลิง (Sampling) ค่าอินพุตที่รับเข้ามาจากพอร์ตอนุกรมโดยบิตหนึ่งทำการแซมปลิง 10 ค่า จากนั้นนำค่าที่ได้จากการแซมปลิงมาเก็บไว้เพื่อหาค่าความเป็นไปได้ของแต่ละบิตอินพุต เพื่อป้องกันการรับข้อมูลจากพอร์ตอนุกรมผิดพลาด เมื่อรับข้อมูลครบ 8 ค่า ก็จะส่งต่อไปให้ส่วนของวงจรคงค่าสัญญาณ (Latch) ต่อไป สามารถสังเคราะห์อุปกรณ์จากโปรแกรมของวงจรการรับบิตข้อมูลจากพอร์ตอนุกรมได้สัญลักษณ์ (Symbol) ดังรูปที่ 4.36



รูปที่ 4.36 แสดงสัญลักษณ์ของวงจรการรับบิตข้อมูลจากพอร์ตอนุกรม

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากโปรแกรมที่เขียนขึ้นสามารถทำการจำลองการทำงาน (Simulation) ได้ดังรูปที่ 4.37



รูปที่ 4.37 แสดงผลการจำลองการทำงานของวงจรรับบิตข้อมูลจากพอร์ตอนุกรม

#### 4.2.4 ส่วนของวงจรวันพัลส์ (Onepulse)

ส่วนของวงจรวันพัลส์ ทำหน้าที่เปลี่ยนขนาดความกว้างของพัลส์ (Pulse) อินพุตที่เป็นไปตามความถี่บอดเรต (Baud Rate) เพื่อให้ความกว้างของพัลส์เอาท์พุต เป็นไปตามความกว้างของสัญญาณนาฬิกาในระบบ แล้วส่งสัญญาณต่อให้วงจรควบคุมการรับบิตข้อมูลจากพอร์ตอนุกรม (CON\_RX) สามารถสังเคราะห์อุปกรณ์จากโปรแกรมของวงจรวันพัลส์ (Onepulse) ได้สัญลักษณ์ (Symbol) ดังรูปที่ 4.38



รูปที่ 4.38 แสดงสัญลักษณ์ของวงจรวันพัลส์(Onepulse)

จากโปรแกรมที่เขียนสามารถทำการจำลองการทำงาน (Simulation) ได้ดังรูปที่ 4.39



รูปที่ 4.39 แสดงผลการจำลองการทำงานของวงจรวันพัลส์ (Onepulse)


#### 4.2.5 ส่วนของวงจรควบคุมการรับบิตข้อมูลจากพอร์ตอนุกรม (CON\_RX)

วงจรควบคุมการรับบิตข้อมูลจากพอร์ตอนุกรม ทำหน้าที่สร้างสัญญาณควบคุมเพื่อให้การทำงานของวงจรรับบิตอนุกรมมีความถูกต้องเป็นไปตามลำดับขั้น โดยจะส่งสัญญาณทริกไปยังวงจรคงค่าสัญญาณและวงจรควบคุมรวม เมื่อรับค่าข้อมูลได้ครบ 8 คำ สามารถสังเคราะห์อุปกรณ์จากโปรแกรมของวงจรควบคุมบิตข้อมูลจากพอร์ตอนุกรม ได้สัญลักษณ์ (Symbol) ดังรูปที่ 4.40



รูปที่ 4.40 แสดงสัญลักษณ์ของวงจรควบคุมการรับบิทข้อมูลจากพอร์ตอนุกรม

จากโปรแกรมที่เขียนสามารถทำการจำลองการทำงาน (Simulation) ได้ดังรูปที่ 4.41




รูปที่ 4.41 แสดงผลการจำลองการทำงานของวงจรควบคุมการรับบิทข้อมูลจากพอร์ตอนุกรม

### 4.3 ส่วนของวงจรคงค่าสัญญาณชั่วคราวและการแปลงอินทิจอร์โคซายน์แบบ 1 มิติ ส่วนที่ 1

#### 4.3.1 ส่วนของวงจรคงค่าสัญญาณชั่วคราว 8 บิต (Latch)


เป็นส่วนของวงจรที่ทำหน้าที่คงค่าข้อมูลอินพุตไว้ชั่วคราว โดยจะทำการรับข้อมูลอินพุตที่ป้อนเข้ามามานำมาเก็บไว้ชั่วคราวจนกว่าจะครบ 8 ค่า แต่ละค่า ๆ ละ 8 บิต แล้วทำการส่งค่าทั้ง 8 ค่าที่รับมาได้ออกมาพร้อม ๆ กัน เพื่อส่งค่าไปเป็นอินพุตของส่วนการแปลงอินทิจอร์โคซายน์ต่อไป แล้วทำการรับค่าข้อมูลชุดใหม่เข้ามาให้ครบทั้ง 8 ค่าในรอบถัดไป จะทำงานซ้ำแบบนี้จนกระทั่งสัญญาณอินพุตครบ 64 ค่า สามารถสังเคราะห์อุปกรณ์จาก โปรแกรมของวงจรคงค่าสัญญาณชั่วคราวขนาด 8 บิต ได้สัญลักษณ์ (Symbol) ดังรูปที่ 4.42



รูปที่ 4.42 แสดงสัญลักษณ์ของวงจรคงค่าสัญญาณชั่วคราว 8 บิต




จากโปรแกรมที่เขียนขึ้นสามารถทำการจำลองการทำงาน (Simulation) ได้ดังรูปที่ 4.45



รูปที่ 4.45 แสดงผลการจำลองการทำงานของวงจรการแปลงดิคริต โทชาน์แบบ 1 มิติ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ส่วนประกอบของวงจรการแปลงอินทิเจอร์โคซายน์แบบ 1 มิติ ส่วนที่ 1 มิติ




รูปที่ 4.46 แสดงส่วนประกอบภายในของวงจรการแปลงอินทิเจอร์โคซายน์แบบ 1 มิติ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



จากโปรแกรมที่เขียนขึ้นสามารถทำการจำลองการทำงาน (Simulation) ได้ดังรูปที่ 4.50



รูปที่ 4.50 แสดงผลการจำลองการทำงานของวงจรวกและลบขนาด 9 บิต


#### 4.3.2.3 ส่วนของวงจรวกขนาด 9 บิต

เป็นส่วนที่อยู่ภายในวงจรการแปลงอินทีเจอร์โคซานน์แบบ 1 มิติ ทำหน้าที่บวกข้อมูลขนาด 9 บิต ซึ่งผลจากการบวกข้อมูลนี้จะได้ผลลัพธ์เป็นข้อมูลขนาด 10 บิต สามารถเขียนโปรแกรมที่สังเคราะห์เป็นอุปกรณ์ที่มีสัญลักษณ์ (Symbol) ดังรูปที่ 4.51



รูปที่ 4.51 แสดงสัญลักษณ์ของวงจรวกขนาด 9 บิต


จากโปรแกรมที่เขียนขึ้นสามารถทำการจำลองการทำงาน (Simulation) ได้ดังรูปที่ 4.52



รูปที่ 4.52 แสดงผลการจำลองการทำงานของวงจรวกขนาด 9 บิต

#### 4.3.2.4 ส่วนของวงจรวกขนาด 9 บิต


เป็นส่วนที่อยู่ภายในวงจรการแปลงอินทีเจอร์โคซานน์แบบ 1 มิติ ทำหน้าที่ลบข้อมูลขนาด 9 บิต ซึ่งผลจากการลบข้อมูลนี้จะได้ผลลัพธ์เป็นข้อมูลขนาด 10 บิต สามารถเขียนโปรแกรมที่สังเคราะห์เป็นอุปกรณ์ที่มีสัญลักษณ์ (Symbol) ดังรูปที่ 4.53



รูปที่ 4.53 แสดงสัญลักษณ์ของวงจรวกขนาด 9 บิต

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


จากโปรแกรมที่เขียนขึ้นสามารถทำการจำลองการทำงาน (Simulation) ได้ดังรูปที่ 4.54



รูปที่ 4.54 แสดงผลการจำลองการทำงานของวงจรถบขนาด 9 บิต


#### 4.3.2.5 ส่วนของวงจรแอนด์ (AND) สัญญาณ 4 อินพุต

เป็นส่วนที่อยู่ภายในวงจรการแปลงอินทิจอร์โคซานน์แบบ 1 มิติ ทำหน้าที่เปรียบเทียบสัญญาณโหลดที่ออกมาจากวงจร DA\_1 - DA\_4 แต่ละตัว เพื่อส่งสัญญาณกลับไปให้ส่วนของวงจรควบคุมเมื่อวงจร DA ทำงานเสร็จพร้อมกันทั้งหมดแล้ว สามารถเขียนโปรแกรมที่สังเคราะห์เป็นอุปกรณ์ที่มีสัญลักษณ์ (Symbol) ดังรูปที่ 4.55



รูปที่ 4.55 แสดงสัญลักษณ์ของวงจรแอนด์สัญญาณ 4 อินพุต


จากโปรแกรมที่เขียนขึ้นสามารถทำการจำลองการทำงาน (Simulation) ได้ดังรูปที่ 4.56



รูปที่ 4.56 แสดงผลการจำลองการทำงานของวงจรแอนด์สัญญาณ 4 อินพุต

#### 4.3.2.6 ส่วนของวงจรแอนด์ (AND) สัญญาณ 2 อินพุต


เป็นส่วนที่อยู่ภายในวงจรการแปลงอินทิจอร์โคซานน์แบบ 1 มิติ ทำหน้าที่เปรียบเทียบสัญญาณโหลดที่ออกมาจากวงจร DA\_5- DA\_6 แต่ละตัว เพื่อส่งสัญญาณกลับไปให้ส่วนของวงจรควบคุมเมื่อวงจร DA ทำงานเสร็จพร้อมกันทั้งหมดแล้ว สามารถเขียนโปรแกรมที่สังเคราะห์เป็นอุปกรณ์ที่มีสัญลักษณ์ (Symbol) ดังรูปที่ 4.57



รูปที่ 4.57 แสดงสัญลักษณ์ของวงจรแอนด์สัญญาณ 2 อินพุต

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


จากโปรแกรมที่เขียนขึ้นสามารถทำการจำลองการทำงาน (Simulation) ได้ดังรูปที่ 4.58



รูปที่ 4.58 แสดงผลการจำลองการทำงานของวงจรรวม 2 อินพุต


#### 4.3.2.7 ส่วนของวงจรรวม DA\_1

เป็นวงจรรวมที่อยู่ในส่วนของการแปลงอินทิเกรตโคไซน์แบบ 1 มิติ ซึ่งใช้โครงสร้างเลขคณิตกระจาย (Distributed Arithmetic) เข้ามาช่วยในการคำนวณ ทำหน้าที่ในการคูณข้อมูลขนาด 9 บิตกับค่าคงที่สัมประสิทธิ์ สามารถเขียนโปรแกรมที่สังเคราะห์เป็นอุปกรณ์ที่มีสัญลักษณ์ (Symbol) ดังรูปที่ 4.59



รูปที่ 4.59 แสดงสัญลักษณ์ของวงจรรวม DA\_1

จากโปรแกรมที่เขียนขึ้นสามารถทำการจำลองการทำงาน (Simulation) ได้ดังรูปที่ 4.60




รูปที่ 4.60 แสดงผลการจำลองการทำงานของวงจรรวม DA\_1

#### 4.3.2.8 ส่วนของวงจรรวม DA\_2

เป็นวงจรรวมที่อยู่ในส่วนของการแปลงอินทิเกรตโคไซน์แบบ 1 มิติ ซึ่งใช้โครงสร้างเลขคณิตกระจาย (Distributed Arithmetic) เข้ามาช่วยในการคำนวณ ทำหน้าที่ในการคูณข้อมูลขนาด 9 บิตกับค่าคงที่สัมประสิทธิ์ สามารถเขียนโปรแกรมที่สังเคราะห์เป็นอุปกรณ์ที่มีสัญลักษณ์ (Symbol) ดังรูปที่ 4.61

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.61 แสดงสัญลักษณ์ของวงจร DA\_2


จากโปรแกรมที่เขียนขึ้นสามารถทำการจำลองการทำงาน (Simulation) ได้ดังรูปที่ 4.62



รูปที่ 4.62 แสดงผลการจำลองการทำงานของวงจร DA\_2


#### 4.3.2.9 ส่วนของวงจร DA\_3

เป็นวงจรที่อยู่ในส่วนของการแปลงอินทิเกรตโคไซน์แบบ 1 มิติ ซึ่งใช้โครงสร้างเลขคณิตกระจาย (Distributed Arithmetic) เข้ามาช่วยในการคำนวณ ทำหน้าที่ในการคูณข้อมูลขนาด 9 บิตกับค่าคงที่สัมประสิทธิ์ สามารถเขียนโปรแกรมที่สังเคราะห์เป็นอุปกรณ์ที่มีสัญลักษณ์ (Symbol) ดังรูปที่ 4.63



รูปที่ 4.63 แสดงสัญลักษณ์ของวงจร DA\_3

จากโปรแกรมที่เขียนขึ้นสามารถทำการจำลองการทำงาน (Simulation) ได้ดังรูปที่ 4.64




รูปที่ 4.64 แสดงผลการจำลองการทำงานของวงจร DA\_3

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น เมื่ออนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

#### 4.3.2.10 ส่วนของวงจร DA\_4

เป็นวงจรที่อยู่ในส่วนของการแปลงอินทิเกรตโคไซน์แบบ 1 มิติ ซึ่งใช้โครงสร้างเลขคณิตกระจาย (Distributed Arithmetic) เข้ามาช่วยในการคำนวณ ทำหน้าที่ในการคูณข้อมูลขนาด 9 บิต กับค่าคงที่สัมประสิทธิ์ สามารถเขียนโปรแกรมที่สังเคราะห์เป็นอุปกรณ์ที่มีสัญลักษณ์ (Symbol) ดังรูปที่ 4.65



รูปที่ 4.65 แสดงสัญลักษณ์ของวงจร DA\_4


จากโปรแกรมที่เขียนขึ้นสามารถทำการจำลองการทำงาน (Simulation) ได้ดังรูปที่ 4.66



รูปที่ 4.66 แสดงผลการจำลองการทำงานของวงจร DA\_4

#### 4.3.2.11 ส่วนของวงจร DA\_5


เป็นวงจรที่อยู่ในส่วนของการแปลงอินทิเกรตโคไซน์แบบ 1 มิติ ซึ่งใช้โครงสร้างเลขคณิตกระจาย (Distributed Arithmetic) เข้ามาช่วยในการคำนวณ ทำหน้าที่ในการคูณข้อมูลขนาด 10 บิต กับค่าคงที่สัมประสิทธิ์ สามารถเขียนโปรแกรมที่สังเคราะห์เป็นอุปกรณ์ที่มีสัญลักษณ์ (Symbol) ดังรูปที่ 4.67



รูปที่ 4.67 แสดงสัญลักษณ์ของวงจร DA\_5

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


จากโปรแกรมที่เขียนขึ้นสามารถทำการจำลองการทำงาน (Simulation) ได้ดังรูปที่ 4.68



รูปที่ 4.68 แสดงผลการจำลองการทำงานของวงจร DA\_5


#### 4.3.2.12 ส่วนของวงจร DA\_6

เป็นวงจรที่อยู่ในส่วนของการแปลงอินทีเจอร์โคซายน์แบบ 1 มิติ ซึ่งใช้โครงสร้างเลขคณิตกระจาย (Distributed Arithmetic) เข้ามาช่วยในการคำนวณ ทำหน้าที่ในการคูณข้อมูลขนาด 10 บิต กับค่าคงที่สัมประสิทธิ์ สามารถเขียนโปรแกรมที่สังเคราะห์เป็นอุปกรณ์ที่มีสัญลักษณ์ (Symbol) ดังรูปที่ 4.69



รูปที่ 4.69 แสดงสัญลักษณ์ของวงจร DA\_6

จากโปรแกรมที่เขียนขึ้นสามารถทำการจำลองการทำงาน (Simulation) ได้ดังรูปที่ 4.70




รูปที่ 4.70 แสดงผลการจำลองการทำงานของวงจร DA\_6

ซึ่งภายในส่วนของวงจร DA จะประกอบด้วย ส่วนของวงจรเลื่อนบิต ส่วนของวงจรเก็บค่าสัมประสิทธิ์การแปลงอินทีเจอร์โคซายน์ของมุมต่างๆ ส่วนของวงจรบวกสะสม และส่วนของวงจรควบคุมการทำงานของวงจร DA

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


ส่วนประกอบของวงจร DA เป็นดังนี้



รูปที่ 4.71 แสดงองค์ประกอบของวงจร DA


#### 4.3.2.13 ส่วนของวงจรเลื่อนบิต 9 บิต

เป็นวงจรที่อยู่ในส่วนของวงจร DA<sub>1</sub> – DA<sub>4</sub> ทำหน้าที่เลื่อนบิตข้อมูลอินพุตออกมาทีละ 1 บิต เพื่อนำไปชี้ตำแหน่งค่าข้อมูลในรอม (ROM) ที่ถูกเก็บไว้เพื่อส่งข้อมูลออกจากรอม สามารถสังเคราะห์อุปกรณ์จากโปรแกรมของวงจรเลื่อนบิต 9 บิต ได้สัญลักษณ์ (Symbol) ดังรูปที่ 4.72



รูปที่ 4.72 แสดงสัญลักษณ์ของวงจรเลื่อนบิต 9 บิต

จากโปรแกรมที่เขียนขึ้นสามารถทำการจำลองการทำงาน (Simulation) ได้ดังรูปที่ 4.73




รูปที่ 4.73 แสดงผลการจำลองการทำงานของวงจรเลื่อนบิต 9 บิต

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


#### 4.3.2.14 ส่วนของวงจรเลื่อนบิต 10 บิต

เป็นวงจรที่อยู่ในส่วนของวงจร DA\_5 – DA\_6 ทำหน้าที่เลื่อนบิตข้อมูลอินพุตออกมาทีละ 1 บิต เพื่อนำไปชี้ตำแหน่งค่าข้อมูลในรอม (ROM) ที่ถูกเก็บไว้เพื่อส่งข้อมูลออกจากรอม สามารถสังเคราะห์อุปกรณ์จากโปรแกรมของวงจรเลื่อนบิต 10 บิต ได้สัญลักษณ์ (Symbol) ดังรูปที่ 4.74



รูปที่ 4.74 แสดงสัญลักษณ์ของวงจรเลื่อนบิต 10 บิต


จากโปรแกรมที่เขียนขึ้นสามารถทำการจำลองการทำงาน (Simulation) ได้ดังรูปที่ 4.75



รูปที่ 4.75 แสดงผลการจำลองการทำงานของวงจรเลื่อนบิต 10 บิต

#### 4.3.2.15 ส่วนของวงจรเก็บค่าสัมประสิทธิ์การแปลงอินทีเจอร์โคไซน์ romxy\_1


เป็นวงจรที่อยู่ในส่วนของวงจร DA ทำการเก็บค่าสัมประสิทธิ์และส่งข้อมูลออกตามอินพุตที่ชี้ตำแหน่งข้อมูลที่ต้องการ สามารถสังเคราะห์อุปกรณ์จากโปรแกรมของวงจรเก็บค่าสัมประสิทธิ์การแปลงอินทีเจอร์โคไซน์ ได้สัญลักษณ์ (Symbol) ดังรูปที่ 4.76



รูปที่ 4.76 แสดงสัญลักษณ์ของวงจรเก็บค่าสัมประสิทธิ์การแปลงอินทีเจอร์โคไซน์ของ romxy\_1

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากโปรแกรมสามารถแสดงผลการจำลองการทำงาน (Simulation) ได้ดังรูปที่ 4.77




รูปที่ 4.77 แสดงผลการจำลองการทำงานของวงจรเก็บค่าสัมประสิทธิ์

การแปลงอินทีเจอร์โคซายน์ของ romxy\_1

#### 4.3.2.16 ส่วนของวงจรเก็บค่าสัมประสิทธิ์การแปลงอินทีเจอร์โคซายน์ romxy\_2


เป็นวงจรที่อยู่ในส่วนของวงจร DA ทำการเก็บค่าสัมประสิทธิ์ และส่งข้อมูลออกตามอินพุตที่ชี้ตำแหน่งข้อมูลที่ต้องการ สามารถสังเคราะห์อุปกรณ์จาก โปรแกรมของวงจรเก็บค่าสัมประสิทธิ์การแปลงอินทีเจอร์โคซายน์ ได้สัญลักษณ์ (Symbol) ดังรูปที่ 4.78



รูปที่ 4.78 แสดงสัญลักษณ์ของวงจรเก็บค่าสัมประสิทธิ์

การแปลงอินทีเจอร์โคซายน์ของ romxy\_2

จากโปรแกรมสามารถแสดงผลการจำลองการทำงาน (Simulation) ได้ดังรูปที่ 4.79




รูปที่ 4.79 แสดงผลการจำลองการทำงานของวงจรเก็บค่าสัมประสิทธิ์

การแปลงอินทีเจอร์โคซายน์ ของ romxy\_2

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


### 4.3.2.17 ส่วนของวงจรเก็บค่าสัมประสิทธิ์การแปลงอินทีเจอร์โคซายน์ romxy\_3

เป็นวงจรที่อยู่ในส่วนของวงจร DA ทำการเก็บค่าสัมประสิทธิ์ และส่งข้อมูลออกตามอินพุตที่ชี้ตำแหน่งข้อมูลที่ต้องการ สามารถสังเคราะห์อุปกรณ์จาก โปรแกรมของวงจรเก็บค่าสัมประสิทธิ์การแปลงอินทีเจอร์โคซายน์ ได้สัญลักษณ์ (Symbol) ดังรูปที่ 4.80



รูปที่ 4.80 แสดงสัญลักษณ์ของวงจรเก็บค่าสัมประสิทธิ์การแปลงอินทีเจอร์โคซายน์ของ romxy\_3


จากโปรแกรมสามารถแสดงผลการจำลองการทำงาน (Simulation) ได้ดังรูปที่ 4.81



รูปที่ 4.81 แสดงผลการจำลองการทำงานของวงจรเก็บค่าสัมประสิทธิ์การแปลงอินทีเจอร์โคซายน์ของ romxy\_3


### 4.3.2.18 ส่วนของวงจรเก็บค่าสัมประสิทธิ์การแปลงอินทีเจอร์โคซายน์ romxy\_4

เป็นวงจรที่อยู่ในส่วนของวงจร DA ทำการเก็บค่าสัมประสิทธิ์ และส่งข้อมูลออกตามอินพุตที่ชี้ตำแหน่งข้อมูลที่ต้องการ สามารถสังเคราะห์อุปกรณ์จาก โปรแกรมของวงจรเก็บค่าสัมประสิทธิ์การแปลงอินทีเจอร์โคซายน์ ได้สัญลักษณ์ (Symbol) ดังรูปที่ 4.82



รูปที่ 4.82 แสดงสัญลักษณ์ของวงจรเก็บค่าสัมประสิทธิ์การแปลงอินทีเจอร์โคซายน์ของ romxy\_4


จากโปรแกรมสามารถแสดงผลการจำลองการทำงาน (Simulation) ได้ดังรูปที่ 4.83



รูปที่ 4.83 แสดงผลการจำลองการทำงานของวงจรเก็บค่าสัมประสิทธิ์ การแปลงอินทีเจอร์โคไซน์ ของ romxy\_4


4.3.2.19 ส่วนของวงจรเก็บค่าสัมประสิทธิ์การแปลงอินทีเจอร์โคไซน์ romx\_5

เป็นวงจรที่อยู่ในส่วนของวงจร DA ทำการเก็บค่าสัมประสิทธิ์ และส่งข้อมูลออกตามอินพุตที่ชี้ตำแหน่งข้อมูลที่ต้องการ สามารถสังเคราะห์อุปกรณ์จากโปรแกรมของวงจรเก็บค่าสัมประสิทธิ์การแปลงอินทีเจอร์โคไซน์ ได้สัญลักษณ์ (Symbol) ดังรูปที่ 4.84



รูปที่ 4.84 แสดงสัญลักษณ์ของวงจรเก็บค่าสัมประสิทธิ์ การแปลงอินทีเจอร์โคไซน์ของ romx\_5

จากโปรแกรมสามารถแสดงผลการจำลองการทำงาน (Simulation) ได้ดังรูปที่ 4.85




รูปที่ 4.85 แสดงผลการจำลองการทำงานของวงจรเก็บค่าสัมประสิทธิ์ การแปลงอินทีเจอร์โคไซน์ ของ romx\_5

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


#### 4.3.2.20 ส่วนของวงจรเก็บค่าสัมประสิทธิ์การแปลงอินทีเจอร์โคซายน์ romxy\_6

เป็นวงจรที่อยู่ในส่วนของวงจร DA ทำการเก็บค่าสัมประสิทธิ์ และส่งข้อมูลออกตามอินพุตที่ชี้ตำแหน่งข้อมูลที่ต้องการ สามารถสังเคราะห์อุปกรณ์จากโปรแกรมของวงจรเก็บค่าสัมประสิทธิ์การแปลงอินทีเจอร์โคซายน์ ได้สัญลักษณ์ (Symbol) ดังรูปที่ 4.86



รูปที่ 4.86 แสดงสัญลักษณ์ของวงจรเก็บค่าสัมประสิทธิ์การแปลงอินทีเจอร์โคซายน์ของ romxy\_6


จากโปรแกรมสามารถแสดงผลการจำลองการทำงาน (Simulation) ได้ดังรูปที่ 4.87



รูปที่ 4.87 แสดงผลการจำลองการทำงานของวงจรเก็บค่าสัมประสิทธิ์การแปลงอินทีเจอร์โคซายน์ของ romxy\_6

#### 4.3.2.21 ส่วนของวงจรบวกสะสม 9 บิต


เป็นส่วนที่อยู่ในวงจร DA\_1 – DA\_4 โดยรับอินพุตมาจากส่วนของวงจรเก็บค่าสัมประสิทธิ์การแปลงอินทีเจอร์โคซายน์ มาทำการบวกสะสมตามหลักการของโครงสร้างเลขคณิตกระจาย (Distributed Arithmetic) สามารถสังเคราะห์อุปกรณ์จากโปรแกรมของวงจรบวกสะสมได้สัญลักษณ์ (Symbol) ดังรูปที่ 4.88



รูปที่ 4.88 แสดงสัญลักษณ์ของวงจรบวกสะสม 9 บิต

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


จากโปรแกรมสามารถแสดงผลการจำลองการทำงาน (Simulation) ได้ดังรูปที่ 4.89



รูปที่ 4.89 แสดงผลการจำลองการทำงานของวงจรบวกสะสม 9 บิต


#### 4.3.2.22 ส่วนของวงจรบวกสะสม 10 บิต

เป็นส่วนที่อยู่ในวงจร DA\_5 - DA\_6 โดยรับอินพุตมาจากส่วนของวงจรเก็บค่าสัมประสิทธิ์การแปลงอินทีเจอร์โคซายน์ มาทำการบวกสะสมตามหลักการของโครงสร้างเลขคณิตกระจาย (Distributed Arithmetic) สามารถสังเคราะห์อุปกรณ์จากโปรแกรมของวงจรบวกสะสมได้ สัญลักษณ์ (Symbol) ดังรูปที่ 4.90



รูปที่ 4.90 แสดงสัญลักษณ์ของวงจรบวกสะสม 10 บิต

จากโปรแกรมสามารถแสดงผลการจำลองการทำงาน (Simulation) ได้ดังรูปที่ 4.91




รูปที่ 4.91 แสดงผลการจำลองการทำงานของวงจรบวกสะสม 10 บิต

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


4.3.2.23 ส่วนของวงจรควบคุมภายในวงจร DA\_1 - DA\_4

เป็นวงจรที่อยู่ในส่วนของวงจร DA ทำหน้าที่สร้างสัญญาณควบคุมการทำงานของแต่ละส่วนภายในวงจร DA\_1-DA\_4 ให้มีความถูกต้อง สามารถสังเคราะห์อุปกรณ์จากโปรแกรมของวงจรควบคุมภายในวงจร DA\_1 - DA\_4 ได้สัญลักษณ์ (Symbol) ดังรูปที่ 4.92



รูปที่ 4.92 แสดงสัญลักษณ์ของวงจรควบคุมภายในวงจร DA\_1 - DA\_4


จากโปรแกรมสามารถแสดงผลการจำลองการทำงาน (Simulation) ได้ดังรูปที่ 4.93



รูปที่ 4.93 แสดงการจำลองการทำงานของวงจรควบคุมภายในวงจร DA\_1 - DA\_4

4.3.2.24 ส่วนของวงจรควบคุมภายในวงจร DA\_5 - DA\_6


เป็นวงจรที่อยู่ในส่วนของวงจร DA ทำหน้าที่สร้างสัญญาณควบคุมการทำงานของแต่ละส่วนภายในวงจร DA\_5-DA\_6 ให้มีความถูกต้อง สามารถสังเคราะห์อุปกรณ์จากโปรแกรมของวงจรควบคุมภายในวงจร DA\_5-DA\_6 ได้สัญลักษณ์ (Symbol) ดังรูปที่ 4.94



รูปที่ 4.94 แสดงสัญลักษณ์ของวงจรควบคุมภายในวงจร DA\_5 - DA\_6

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


จากโปรแกรมสามารถแสดงผลการทำงานของการทำงาน (Simulation) ได้ดังรูปที่ 4.95



รูปที่ 4.95 แสดงการทำงานของการทำงานของวงจรควบคุมภายในวงจร DA\_5 – DA\_6


#### 4.3.2.25 ส่วนของวงจรรีจิสเตอร์ขนาด 10 บิต (Register)

เป็นวงจรที่อยู่ในส่วนของการแปลงอินทิเจอร์โคชานน์แบบ 1 มิติ ทำหน้าที่เก็บข้อมูลขนาด 10 บิต ที่ได้จากการแปลงอินทิเจอร์โคชานน์ที่ส่งเอาต์พุตออกมาไม่พร้อมกัน โดยจะทำการเก็บข้อมูลขนาด 10 บิต ให้ครบ 8 ค่า แล้วทำการส่งข้อมูลเอาต์พุตออกไปพร้อม ๆ กันเพื่อเป็นอินพุตของวงจรส่วนต่อไป สามารถสังเคราะห์อุปกรณ์จากโปรแกรมของวงจรรีจิสเตอร์ขนาด 10 บิต ได้สัญลักษณ์ (Symbol) ดังรูปที่ 4.96



รูปที่ 4.96 แสดงสัญลักษณ์ของวงจรรีจิสเตอร์ขนาด 10 บิต

จากโปรแกรมที่เขียนขึ้นสามารถทำการจำลองการทำงาน (Simulation) ได้ดังรูปที่ 4.97




รูปที่ 4.97 แสดงผลการจำลองการทำงานของวงจรรีจิสเตอร์ขนาด 10 บิต

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


### 4.3.2.26 ส่วนของวงจรควบคุมการแปลงอินทีเจอร์โคชายน์ ส่วนที่ 1

เป็นวงจรที่อยู่ในส่วนของการแปลงอินทีเจอร์โคชายน์แบบ 1 มิติ ทำหน้าที่สร้างสัญญาณควบคุมการทำงานของแต่ละวงจร ในส่วนการแปลงอินทีเจอร์โคชายน์เพื่อให้สัญญาณเอาต์พุตที่ได้จากทรานสโพอส์อินทีเจอร์โคชายน์มีความถูกต้อง สามารถสังเคราะห์อุปกรณ์จากโปรแกรมของวงจรควบคุมได้สัญลักษณ์ (Symbol) ดังรูปที่ 4.98



รูปที่ 4.98 แสดงสัญลักษณ์ของวงจรควบคุมการแปลงอินทีเจอร์โคชายน์


จากโปรแกรมที่เขียนขึ้นสามารถทำการจำลองการทำงาน (Simulation) ได้ดังรูปที่ 4.99



รูปที่ 4.99 แสดงผลการจำลองการทำงานของวงจรควบคุมการแปลงอินทีเจอร์โคชายน์

### 4.4 ส่วนของวงจรทรานสโพอส์ (Transpose)

เป็นส่วนของวงจรที่ทำหน้าที่เปลี่ยนตำแหน่งของข้อมูลขนาด 10 บิต 64 ค่า ที่รับมาจากการแปลงอินทีเจอร์โคชายน์แบบ 1 มิติ เพื่อนำไปเป็นอินพุตของการแปลงอินทีเจอร์โคชายน์แบบ 1 มิติ ในส่วนถัดไป โดยสามารถสังเคราะห์อุปกรณ์จากโปรแกรมของวงจรทรานสโพอส์ได้สัญลักษณ์ ดังรูปที่ 4.100



รูปที่ 4.100 แสดงสัญลักษณ์ของวงจรทรานสโพอส์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากโปรแกรมสามารถจำลองการทำงานของเครื่องเขียนข้อมูลลงในแรมเพื่อทำการทรานสโพลได้  
 ดังรูปที่ 4.101

0	16	32	48	64	80	96	112	128	144	160	176	192	208	224	240
0															
1															
2															
3															
4															
5															
6															
7															
8															
9															
10															
11															
12															
13															
14															
15															

รูปที่ 4.101 แสดงการจำลองการทำงานของวงจรถานสโพลในการเขียนข้อมูลลงในแรม


จากโปรแกรมสามารถจำลองการทำงานของเครื่องอ่านข้อมูลลงในแรมเพื่อทำการทรานสโพลได้  
 ดังรูปที่ 4.102

10	11	12	13	14	15	16	17	18	19	20	21	22	23	24	25
0															
1															
2															
3															
4															
5															
6															
7															
8															
9															
10															
11															
12															
13															
14															
15															

รูปที่ 4.102 แสดงการจำลองการทำงานของวงจรถานสโพลในการอ่านข้อมูลออกจากแรม

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


## ส่วนประกอบภายในของวงจรถานสโพล



รูปที่ 4.103 แสดงส่วนประกอบภายในของวงจรถานสโพล

### 4.4.1 ส่วนของวงจรมัลติเพล็กซ์


เป็นส่วนที่ทำหน้าที่ในการจัดสรรข้อมูลอินพุตทั้ง 8 ค่า เพื่อให้ส่งออกเอาต์พุตเพียงช่องสัญญาณเดียวโดยที่ทำการแทรกบิตข้อมูลที่ LSB จำนวน 6 บิต เพื่อจะเก็บค่าที่ได้ในแรม สามารถสังเคราะห์อุปกรณ์จากโปรแกรมของวงจรมัลติเพล็กซ์ ได้สัญลักษณ์ (Symbol) ดังรูปที่ 4.104



รูปที่ 4.104 แสดงสัญลักษณ์ของวงจรมัลติเพล็กซ์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


จากโปรแกรมที่เขียนขึ้นสามารถทำการจำลองการทำงาน (Simulation) ได้ดังรูปที่ 4.105



รูปที่ 4.105 แสดงผลการจำลองการทำงานของวงจรมัลติเพล็กซ์


#### 4.4.2 ส่วนของวงจรถักค่าข้อมูลและเรียกค่าข้อมูล (RAM)

เป็นส่วนที่ทำหน้าที่ในการเก็บข้อมูลอินพุตทั้ง 64 ค่า ที่รับมาจากวงจรมัลติเพล็กซ์มาเก็บในแรมแล้วจะทำการเรียกข้อมูลที่เก็บไว้ตามสโตนออกไปยังส่วนถัดไป โดยอาศัยการควบคุมการทำงานจากวงจรถักค่า โดยสามารถสังเคราะห์อุปกรณ์จากโปรแกรมของวงจรถักค่าข้อมูลและเรียกค่าข้อมูลได้ สัญลักษณ์ ดังรูปที่ 4.106



รูปที่ 4.106 แสดงสัญลักษณ์ของวงจรถักค่าข้อมูลและเรียกค่าข้อมูล

จากวงจรถักค่า RAM ที่เขียนขึ้นสามารถทำการจำลองการทำงาน (Simulation) ได้ดังรูปที่ 4.107




รูปที่ 4.107 แสดงผลการจำลองการทำงานของวงจรถักค่าข้อมูลและเรียกค่าข้อมูล

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


### 4.4.3 ส่วนของการลดจำนวนบิตข้อมูล

ทำหน้าที่ในการลดจำนวนบิตข้อมูลที่แทรกมาจาก 16 บิต ให้เหลือบิตข้อมูล 10 บิต เพื่อนำข้อมูลที่ได้ไปทำการแปลงอินทีเจอร์โคซายน์แบบ 1 มิติ ส่วนที่ 2 ต่อไป โดยสามารถสังเคราะห์อุปกรณ์จากโปรแกรมของวงจรลดจำนวนบิตข้อมูล ดังรูปที่ 4.108



รูปที่ 4.108 แสดงสัญลักษณ์ของวงจรลดจำนวนบิตข้อมูล

จากโปรแกรมที่เขียนขึ้นสามารถทำการจำลองการทำงาน (Simulation) ได้ดังรูปที่ 4.109




รูปที่ 4.109 แสดงผลการจำลองการทำงานของวงจรลดจำนวนบิตข้อมูล

## 4.5 ส่วนของวงจรค่าสัญญาณชั่วคราวและการแปลงอินทีเจอร์โคซายน์แบบ 1 มิติ ส่วนที่ 2 หลังทำการทรานสโพล


### 4.5.1 ส่วนของวงจรค่าสัญญาณชั่วคราว 10 บิต (Latch)

เป็นส่วนของวงจรที่เก็บค่าข้อมูลอินพุตไว้ชั่วคราว โดยจะทำการรับข้อมูลอินพุตที่ป้อนเข้ามาเข้ามาเก็บไว้ชั่วคราวจนกว่าจะครบ 8 ค่า แต่ละค่า ๆ ละ 10 บิต แล้วทำการส่งค่าทั้ง 8 ค่าที่รับมาได้ส่งออกมาพร้อม ๆ กัน เพื่อส่งค่าไปเป็นอินพุตของส่วนการแปลงอินทีเจอร์โคซายน์ต่อไป แล้วทำการรับค่าข้อมูลชุดใหม่เข้ามาให้ครบทั้ง 8 ค่าในรอบถัดไป จะทำงานซ้ำแบบนี้จนกระทั่งสัญญาณอินพุตครบทั้ง 64 ค่า สามารถสังเคราะห์อุปกรณ์จากโปรแกรมของวงจรค่าสัญญาณชั่วคราวขนาด 10 บิตได้สัญลักษณ์ (Symbol) ดังรูปที่ 4.110



รูปที่ 4.110 แสดงสัญลักษณ์ของวงจรค่าสัญญาณชั่วคราว 10 บิต


จากโปรแกรมที่เขียนขึ้นสามารถทำการจำลองการทำงาน (Simulation) ได้ดังรูปที่ 4.111



รูปที่ 4.111 แสดงผลการจำลองการทำงานของวงจรค่าสัญญาณชั่วคราว

#### 4.5.2 ส่วนของวงจรการแปลงอินทีเจอร์โคชาน์ทรานสฟอร์มแบบ 1 มิติ ส่วนที่ 2

เป็นส่วนของวงจรการแปลงอินทีเจอร์โคชาน์ ทำหน้าที่ในการคำนวณค่าการแปลงอินทีเจอร์โคชาน์แบบ 1 มิติ ของข้อมูลที่รับข้อมูลอินพุตมาจากวงจรส่วนของวงจรค่าสัญญาณชั่วคราวขนาด 10 บิต 8 ค่า ซึ่งภายในส่วนของวงจรการแปลงอินทีเจอร์โคชาน์ประกอบไปด้วยส่วนของวงจรวกและลบ 10 บิต ส่วนของวงจรวกและลบ 11 บิต ส่วนของวงจรวก 11 บิต ส่วนของวงจรวก 11 บิต ส่วนของวงจรคูณค่าสัมประสิทธิ์ ซึ่งใช้โครงสร้างเลขคณิตกระจาย (Distributed Arithmetic) เข้ามาช่วยในการคำนวณ ส่วนของวงจรรีจิสเตอร์ขนาด 12 บิต และ ส่วนของวงจรถอนโทรล (controller) ซึ่งส่วนของวงจรถอนโทรลนี้เป็นส่วนที่สำคัญมาก สามารถเขียนโปรแกรมที่สังเคราะห์เป็นอุปกรณ์ที่มีสัญลักษณ์ (Symbol) ดังรูปที่ 4.112




รูปที่ 4.112 แสดงสัญลักษณ์ของวงจรการแปลงอินทีเจอร์โคชาน์แบบ 1 มิติ ส่วนที่ 2

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



ส่วนประกอบของวงจรการแปลงอินทิเจอร์โคซายน์แบบ 1 มิติ ส่วนที่ 2 ดังนี้




รูปที่ 4.114 แสดงวงจรการแปลงอินทิเจอร์โคซายน์แบบ 1 มิติ ส่วนที่ 2

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


#### 4.5.2.1 ส่วนของวงจรวกและลบขนาด 10 บิต

เป็นส่วนที่อยู่ภายในวงจรการแปลงอินทีเจอร์โคซายน์แบบ 1 มิติ ทำหน้าที่บวกและลบข้อมูลขนาด 10 บิต ซึ่งผลจากการบวกและลบข้อมูลนี้จะ ได้ผลลัพธ์เป็นข้อมูลขนาด 11 บิต สามารถเขียนโปรแกรมที่สังเคราะห์เป็นอุปกรณ์ที่มีสัญลักษณ์ (Symbol) ดังรูปที่ 4.115



รูปที่ 4.115 แสดงสัญลักษณ์ของวงจรวกและลบขนาด 10 บิต

จากโปรแกรมที่เขียนขึ้นสามารถทำการจำลองการทำงาน (Simulation) ได้ดังรูปที่ 4.116




รูปที่ 4.116 แสดงผลการจำลองการทำงานของวงจรวกและลบขนาด 10 บิต

#### 4.5.2.2 ส่วนของวงจรวกและลบขนาด 11 บิต


เป็นส่วนที่อยู่ภายในวงจรการแปลงอินทีเจอร์โคซายน์แบบ 1 มิติ ทำหน้าที่บวกและลบข้อมูลขนาด 11 บิต ซึ่งผลจากการบวกและลบข้อมูลนี้จะ ได้ผลลัพธ์เป็นข้อมูลขนาด 12 บิต สามารถเขียนโปรแกรมที่สังเคราะห์เป็นอุปกรณ์ที่มีสัญลักษณ์ (Symbol) ดังรูปที่ 4.117

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.117 แสดงสัญลักษณ์ของวงจรวกและลบขนาด 11 บิต


จากโปรแกรมที่เขียนขึ้นสามารถทำการจำลองการทำงาน (Simulation) ได้ดังรูปที่ 4.118



รูปที่ 4.118 แสดงผลการจำลองการทำงานของวงจรวกและลบขนาด 11 บิต


#### 4.5.2.3 ส่วนของวงจรวกขนาด 11 บิต

เป็นส่วนที่อยู่ภายในวงจรการแปลงอินทีเจอร์โคซายน์แบบ 1 มิติ ทำหน้าที่บวกข้อมูลขนาด 11 บิต ซึ่งผลจากการบวกข้อมูลนี้จะได้ผลลัพธ์เป็นข้อมูลขนาด 12 บิต สามารถเขียนโปรแกรมที่สังเคราะห์เป็นอุปกรณ์ที่มีสัญลักษณ์ (Symbol) ดังรูปที่ 4.119



รูปที่ 4.119 แสดงสัญลักษณ์ของวงจรวกขนาด 11 บิต

จากโปรแกรมที่เขียนขึ้นสามารถทำการจำลองการทำงาน (Simulation) ได้ดังรูปที่ 4.120




รูปที่ 4.120 แสดงผลการจำลองการทำงานของวงจรวกขนาด 11 บิต

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


#### 4.5.2.4 ส่วนของวงจรขนาด 11 บิต

เป็นส่วนที่อยู่ภายในวงจรการแปลงอินทีเจอร์โคซายน์แบบ 1 มิติ ทำหน้าที่ลบข้อมูลขนาด 11 บิต ซึ่งผลจากการลบข้อมูลนี้จะได้ผลลัพธ์เป็นข้อมูลขนาด 12 บิต สามารถเขียนโปรแกรมที่สังเคราะห์เป็นอุปกรณ์ที่มีสัญลักษณ์ (Symbol) ดังรูปที่ 4.121



รูปที่ 4.121 แสดงสัญลักษณ์ของวงจรขนาด 11 บิต


จากโปรแกรมที่เขียนขึ้นสามารถทำการจำลองการทำงาน (Simulation) ได้ดังรูปที่ 4.122



รูปที่ 4.122 แสดงผลการจำลองการทำงานของวงจรขนาด 11 บิต


#### 4.5.2.5 ส่วนของวงจร DA\_1\_1

เป็นวงจรที่อยู่ในส่วนของการแปลงอินทีเจอร์โคซายน์แบบ 1 มิติ ซึ่งใช้โครงสร้างเลขคณิตกระจาย (Distributed Arithmetic) เข้ามาช่วยในการคำนวณ ทำหน้าที่ในการคูณข้อมูลขนาด 11 บิต กับค่าคงที่สัมประสิทธิ์ สามารถเขียนโปรแกรมที่สังเคราะห์เป็นอุปกรณ์ที่มีสัญลักษณ์ (Symbol) ดังรูปที่ 4.123



รูปที่ 4.123 แสดงสัญลักษณ์ของวงจร DA\_1\_1


จากโปรแกรมที่เขียนขึ้นสามารถทำการจำลองการทำงาน (Simulation) ได้ดังรูปที่ 4.124



รูปที่ 4.124 แสดงผลการจำลองการทำงานของวงจร DA\_1\_1


#### 4.5.2.6 ส่วนของวงจร DA\_2\_1

เป็นวงจรที่อยู่ในส่วนของการแปลงอินทีเจอร์โคชาน์แบบ 1 มิติ ซึ่งใช้โครงสร้างเลขคณิตกระจาย (Distributed Arithmetic) เข้ามาช่วยในการคำนวณ ทำหน้าที่ในการคูณข้อมูลขนาด 11 บิต กับค่าคงที่สัมประสิทธิ์ สามารถเขียนโปรแกรมที่สังเคราะห์เป็นอุปกรณ์ที่มีสัญลักษณ์ (Symbol) ดังรูปที่ 4.125



รูปที่ 4.125 แสดงสัญลักษณ์ของวงจร DA\_2\_1

จากโปรแกรมที่เขียนขึ้นสามารถทำการจำลองการทำงาน (Simulation) ได้ดังรูปที่ 4.126




รูปที่ 4.126 แสดงผลการจำลองการทำงานของวงจร DA\_2\_1

#### 4.5.2.7 ส่วนของวงจร DA\_3\_1

เป็นวงจรที่อยู่ในส่วนของการแปลงอินทีเจอร์โคชาน์แบบ 1 มิติ ซึ่งใช้โครงสร้างเลขคณิตกระจาย (Distributed Arithmetic) เข้ามาช่วยในการคำนวณ ทำหน้าที่ในการคูณข้อมูลขนาด 11 บิต กับค่าคงที่สัมประสิทธิ์ สามารถเขียนโปรแกรมที่สังเคราะห์เป็นอุปกรณ์ที่มีสัญลักษณ์ (Symbol) ดังรูปที่ 4.127

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.127 แสดงสัญลักษณ์ของวงจร DA\_3\_1


จากโปรแกรมที่เขียนขึ้นสามารถทำการจำลองการทำงาน (Simulation) ได้ดังรูปที่ 4.128



รูปที่ 4.128 แสดงผลการจำลองการทำงานของวงจร DA\_3\_1


#### 4.5.2.8 ส่วนของวงจร DA\_4\_1

เป็นวงจรที่อยู่ในส่วนของการแปลงอินทีเจอร์โคไซน์แบบ 1 มิติ ซึ่งใช้โครงสร้างเลขคณิตกระจาย (Distributed Arithmetic) เข้ามาช่วยในการคำนวณ ทำหน้าที่ในการคูณข้อมูลขนาด 11 บิต กับค่าคงที่สัมประสิทธิ์ สามารถเขียนโปรแกรมที่สังเคราะห์เป็นอุปกรณ์ที่มีสัญลักษณ์ (Symbol) ดังรูปที่ 4.129



รูปที่ 4.129 แสดงสัญลักษณ์ของวงจร DA\_4\_1

จากโปรแกรมที่เขียนขึ้นสามารถทำการจำลองการทำงาน (Simulation) ได้ดังรูปที่ 4.130




รูปที่ 4.130 แสดงผลการจำลองการทำงานของวงจร DA\_4\_1

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

#### 4.5.2.9 ส่วนของวงจร DA\_5\_1

เป็นวงจรที่อยู่ในส่วนของการแปลงอินทีเจอร์โคซายน์แบบ 1 มิติ ซึ่งใช้โครงสร้างเลขคณิตกระจาย (Distributed Arithmetic) เข้ามาช่วยในการคำนวณ ทำหน้าที่ในการคูณข้อมูลขนาด 12 บิต กับค่าคงที่สัมประสิทธิ์ สามารถเขียนโปรแกรมที่สังเคราะห์เป็นอุปกรณ์ที่มีสัญลักษณ์ (Symbol) ดังรูปที่ 4.131



รูปที่ 4.131 แสดงสัญลักษณ์ของวงจร DA\_5\_1


จากโปรแกรมที่เขียนขึ้นสามารถทำการจำลองการทำงาน (Simulation) ได้ดังรูปที่ 4.132



รูปที่ 4.132 แสดงผลการจำลองการทำงานของวงจร DA\_5\_1

#### 4.5.2.10 ส่วนของวงจร DA\_6\_1


เป็นวงจรที่อยู่ในส่วนของการแปลงอินทีเจอร์โคซายน์แบบ 1 มิติ ซึ่งใช้โครงสร้างเลขคณิตกระจาย (Distributed Arithmetic) เข้ามาช่วยในการคำนวณ ทำหน้าที่ในการคูณข้อมูลขนาด 12 บิต กับค่าคงที่สัมประสิทธิ์ สามารถเขียนโปรแกรมที่สังเคราะห์เป็นอุปกรณ์ที่มีสัญลักษณ์ (Symbol) ดังรูปที่ 4.133



รูปที่ 4.133 แสดงสัญลักษณ์ของวงจร DA\_6\_1

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากโปรแกรมที่เขียนขึ้นสามารถทำการจำลองการทำงาน (Simulation) ได้ดังรูปที่ 4.134




รูปที่ 4.134 แสดงผลการจำลองการทำงานของวงจร DA\_6\_1

ซึ่งภายในส่วนของวงจร DA จะประกอบด้วย ส่วนของวงจรเลื่อนบิต ส่วนของวงจรเก็บค่าสัมประสิทธิ์การแปลงอินทิเกรตเตอร์โคไซน์ของมุมต่าง ๆ ส่วนของวงจรวัดระยะ และส่วนของวงจรควบคุมการทำงานของวงจร DA


4.5.2.11 ส่วนของวงจรเลื่อนบิต 11 บิต

เป็นวงจรที่อยู่ภายในส่วนของวงจร DA\_1\_1 - DA\_4\_1 ทำหน้าที่เลื่อนบิตข้อมูลอินพุตออกมาทีละ 1 บิต เพื่อนำไปชี้ตำแหน่งค่าข้อมูลในรอม (ROM) ที่ถูกเก็บไว้เพื่อส่งข้อมูลออกจากรอม (ROM) สามารถสังเคราะห์อุปกรณ์จากโปรแกรมของวงจรเลื่อนบิต 11 บิต ได้สัญลักษณ์ (Symbol) ดังรูปที่ 4.135



รูปที่ 4.135 แสดงสัญลักษณ์ของวงจรเลื่อนบิต 11 บิต

จากโปรแกรมที่เขียนขึ้นสามารถทำการจำลองการทำงาน (Simulation) ได้ดังรูปที่ 4.136




รูปที่ 4.136 แสดงผลการจำลองการทำงานของวงจรเลื่อนบิต 11 บิต

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


#### 4.5.2.12 ส่วนของวงจรเลื่อนบิต 12 บิต

เป็นวงจรที่อยู่ภายในส่วนของวงจร DA\_5\_1 – DA\_6\_1 ทำหน้าที่เลื่อนบิตข้อมูล อินพุตออกมาทีละ 1 บิต เพื่อนำไปชี้ตำแหน่งค่าข้อมูลในรอม (ROM) ที่ถูกเก็บไว้เพื่อส่งข้อมูลออกจาก รอม สามารถสังเคราะห์อุปกรณ์จากโปรแกรมของวงจรเลื่อนบิต 12 บิต ได้สัญลักษณ์ (Symbol) ดังรูปที่ 4.137



รูปที่ 4.137 แสดงสัญลักษณ์ของวงจรเลื่อนบิต 12 บิต


จากโปรแกรมที่เขียนขึ้นสามารถทำการจำลองการทำงาน (Simulation) ได้ดังรูปที่ 4.138



รูปที่ 4.138 แสดงผลการจำลองการทำงานของวงจรเลื่อนบิต 12 บิต


#### 4.5.2.13 ส่วนของวงจรเก็บค่าสัมประสิทธิ์การแปลงอินทิเกรตที่เจอร์โกชานน์ romxy\_1\_1

เป็นวงจรที่อยู่ในส่วนของวงจร DA ทำการเก็บค่าสัมประสิทธิ์ และส่งข้อมูลออก ตามอินพุตที่ชี้ตำแหน่งข้อมูลที่ต้องการ สามารถสังเคราะห์อุปกรณ์จากโปรแกรมของวงจรเก็บค่า สัมประสิทธิ์การแปลงอินทิเกรตที่เจอร์โกชานน์ ได้สัญลักษณ์ (Symbol) ดังรูปที่ 4.139



รูปที่ 4.139 แสดงสัญลักษณ์ของวงจรเก็บค่าสัมประสิทธิ์ การแปลงอินทิเกรตที่เจอร์โกชานน์ของ romxy\_1\_1

จากโปรแกรมสามารถแสดงผลการทำงานของวงจรได้ดังรูปที่ 4.140




รูปที่ 4.140 แสดงผลการจำลองการทำงานของวงจรเก็บค่าสัมประสิทธิ์

การแปลงอินทิเกรตโคไซน์ของ romxy\_1\_1

#### 4.5.2.14 ส่วนของวงจรเก็บค่าสัมประสิทธิ์การแปลงอินทิเกรตโคไซน์ของ romxy\_2\_1


เป็นวงจรที่อยู่ในส่วนของวงจร DA ทำการเก็บค่าสัมประสิทธิ์และส่งข้อมูลออกตามอินพุตที่ชี้ตำแหน่งข้อมูลที่ต้องการ สามารถสังเคราะห์อุปกรณ์จากโปรแกรมของวงจรเก็บค่าสัมประสิทธิ์การแปลงอินทิเกรตโคไซน์ ได้สัญลักษณ์ (Symbol) ดังรูปที่ 4.141



รูปที่ 4.141 แสดงสัญลักษณ์ของวงจรเก็บค่าสัมประสิทธิ์

การแปลงอินทิเกรตโคไซน์ของ romxy\_2\_1

จากโปรแกรมสามารถแสดงผลการทำงานของวงจรได้ดังรูปที่ 4.142




รูปที่ 4.142 แสดงผลการจำลองการทำงานของวงจรเก็บค่าสัมประสิทธิ์

การแปลงอินทิเกรตโคไซน์ของ romxy\_2\_1

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


#### 4.5.2.15 ส่วนของวงจรเก็บค่าสัมประสิทธิ์การแปลงอินทีเจอร์โคซายน์ romxy\_3\_1

เป็นวงจรที่อยู่ในส่วนของวงจร DA ทำการเก็บค่าสัมประสิทธิ์ และส่งข้อมูลออกตามอินพุตที่ชี้ตำแหน่งข้อมูลที่ต้องการ สามารถสังเคราะห์อุปกรณ์จากโปรแกรมของวงจรเก็บค่าสัมประสิทธิ์การแปลงอินทีเจอร์โคซายน์ ได้สัญลักษณ์ (Symbol) ดังรูปที่ 4.143



รูปที่ 4.143 แสดงสัญลักษณ์ของวงจรเก็บค่าสัมประสิทธิ์การแปลงอินทีเจอร์โคซายน์ของ romxy\_3\_1


จากโปรแกรมสามารถแสดงผลการทำงานของการทำงานได้ดังรูปที่ 4.144



รูปที่ 4.144 แสดงผลการจำลองการทำงานของวงจรเก็บค่าสัมประสิทธิ์การแปลงอินทีเจอร์โคซายน์ของ romxy\_3\_1


#### 4.5.2.16 ส่วนของวงจรเก็บค่าสัมประสิทธิ์การแปลงอินทีเจอร์โคซายน์ romxy\_4\_1

เป็นวงจรที่อยู่ในส่วนของวงจร DA ทำการเก็บค่าสัมประสิทธิ์ และส่งข้อมูลออกตามอินพุตที่ชี้ตำแหน่งข้อมูลที่ต้องการ สามารถสังเคราะห์อุปกรณ์จากโปรแกรมของวงจรเก็บค่าสัมประสิทธิ์การแปลงอินทีเจอร์โคซายน์ได้สัญลักษณ์ (Symbol) ดังรูปที่ 4.145



รูปที่ 4.145 แสดงสัญลักษณ์ของวงจรเก็บค่าสัมประสิทธิ์การแปลงอินทีเจอร์โคซายน์ของ romxy\_4\_1


จากโปรแกรมสามารถแสดงผลการทำงานของการทำงานได้ดังรูปที่ 4.146



รูปที่ 4.146 แสดงผลการจำลองการทำงานของวงจรถ่ายค่าสัมประสิทธิ์  
การแปลงอินทิเกรตโคไซน์ของ romxy\_4\_1


#### 4.5.2.17 ส่วนของวงจรถ่ายค่าสัมประสิทธิ์การแปลงอินทิเกรตโคไซน์ romxy\_5\_1

เป็นวงจรถ่ายค่าสัมประสิทธิ์ที่อยู่ในส่วนของวงจรถ่ายค่า DA ทำการเก็บค่าสัมประสิทธิ์และส่งข้อมูลออกตามอินพุตที่ชี้ตำแหน่งข้อมูลที่ต้องการ สามารถสังเคราะห์อุปกรณ์จากโปรแกรมของวงจรถ่ายค่าสัมประสิทธิ์การแปลงอินทิเกรตโคไซน์ ได้สัญลักษณ์ (Symbol) ดังรูปที่ 4.147



รูปที่ 4.147 แสดงสัญลักษณ์ของวงจรถ่ายค่าสัมประสิทธิ์  
การแปลงอินทิเกรตโคไซน์ของ romxy\_5\_1


จากโปรแกรมสามารถแสดงผลการทำงานของการทำงานได้ดังรูปที่ 4.148



รูปที่ 4.148 แสดงผลการจำลองการทำงานของวงจรถ่ายค่าสัมประสิทธิ์  
การแปลงอินทิเกรตโคไซน์ของ romxy\_5\_1


#### 4.5.2.18 ส่วนของวงจรเก็บค่าสัมประสิทธิ์การแปลงอินทีเจอร์โคซายน์ romxy\_6\_1

เป็นวงจรที่อยู่ในส่วนของวงจร DA ทำการเก็บค่าสัมประสิทธิ์และส่งข้อมูลออกตามอินพุตที่ชี้ตำแหน่งข้อมูลที่ต้องการ สามารถสังเคราะห์อุปกรณ์จากโปรแกรมของวงจรเก็บค่าสัมประสิทธิ์การแปลงอินทีเจอร์โคซายน์ ได้สัญลักษณ์ (Symbol) ดังรูปที่ 4.149



รูปที่ 4.149 แสดงสัญลักษณ์ของวงจรเก็บค่าสัมประสิทธิ์การแปลงอินทีเจอร์โคซายน์ของ romxy\_6\_1


จากโปรแกรมสามารถแสดงผลการจำลองการทำงานได้ดังรูปที่ 4.150



รูปที่ 4.150 แสดงผลการจำลองการทำงานของวงจรเก็บค่าสัมประสิทธิ์การแปลงอินทีเจอร์โคซายน์ของ romxy\_6\_1

#### 4.5.2.19 ส่วนของวงจรวกสะสม 11 บิต


เป็นส่วนที่อยู่ใน DA\_1\_1 - DA\_4\_1 โดยรับอินพุตมาจากส่วนของวงจรเก็บค่าสัมประสิทธิ์การแปลงอินทีเจอร์โคซายน์ มาทำการบวกสะสมตามหลักการของ โครงสร้างเลขคณิตกระจาย (Distributed Arithmetic) สามารถสังเคราะห์อุปกรณ์จากโปรแกรมของวงจรวกสะสม ได้สัญลักษณ์ (Symbol) ดังรูปที่ 4.151



รูปที่ 4.151 แสดงสัญลักษณ์ของวงจรวกสะสม 11 บิต

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


จากโปรแกรมสามารถแสดงผลการทำงานของการทำงานได้ดังรูปที่ 4.152



รูปที่ 4.152 แสดงผลการจำลองการทำงานของวงจรบวกสะสม 11 บิต


4.5.2.20 ส่วนของวงจรบวกสะสม 12 บิต

เป็นส่วนที่อยู่ในวงจร DA\_5\_1 - DA\_6\_1 โดยรับอินพุตมาจากส่วนของวงจรเก็บค่าสัมประสิทธิ์การแปลงอินทีเจอร์โคชานีย์ มาทำการบวกสะสมตามหลักการของโครงสร้างเลขคณิตกระจาย (Distributed Arithmetic) สามารถสังเคราะห์อุปกรณ์จากโปรแกรมของวงจรบวกสะสม ได้สัญลักษณ์ (Symbol) ดังรูปที่ 4.153



รูปที่ 4.153 แสดงสัญลักษณ์ของวงจรบวกสะสม 12 บิต

จากโปรแกรมสามารถแสดงผลการทำงานของการทำงานได้ดังรูปที่ 4.154




รูปที่ 4.154 แสดงผลการจำลองการทำงานของวงจรบวกสะสม 12 บิต

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


#### 4.5.2.21 ส่วนของวงจรควบคุมภายในวงจร DA\_1\_1 - DA\_4\_1

ทำหน้าที่สร้างสัญญาณควบคุมการทำงานของแต่ละส่วนภายในวงจร DA\_1\_1 - DA\_4\_1 ให้มีความถูกต้องได้ สามารถสังเคราะห์อุปกรณ์จากโปรแกรมของวงจรควบคุมภายในวงจร DA\_1\_1-DA\_4\_1 ได้สัญลักษณ์ (Symbol) ดังรูปที่ 4.155



รูปที่ 4.155 แสดงสัญลักษณ์ของวงจรควบคุมภายในวงจร DA\_1\_1 - DA\_4\_1


จากโปรแกรมสามารถแสดงผลการจำลองการทำงานได้ดังรูปที่ 4.156



รูปที่ 4.156 แสดงการจำลองการทำงานของวงจรควบคุมภายในวงจร DA\_1\_1 - DA\_4\_1

#### 4.5.2.22 ส่วนของวงจรควบคุมภายในวงจร DA\_5\_1 - DA\_6\_1


ทำหน้าที่สร้างสัญญาณควบคุมการทำงานของแต่ละส่วนภายในวงจร DA\_5\_1 - DA\_6\_1 ให้มีความถูกต้อง สามารถสังเคราะห์อุปกรณ์จากโปรแกรมของวงจรควบคุมภายในวงจร DA\_5\_1 - DA\_6\_1 ได้สัญลักษณ์ (Symbol) ดังรูปที่ 4.157



รูปที่ 4.157 แสดงสัญลักษณ์ของวงจรควบคุมภายในวงจร DA\_5\_1 - DA\_6\_1

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


จากโปรแกรมสามารถแสดงผลการทำงานของการทำงานได้ดังรูปที่ 4.158



รูปที่ 4.158 แสดงการทำงานของการทำงานของวงจรควบคุมภายใน  
วงจร DA\_5\_1 – DA\_6\_1

#### 4.5.2.23 ส่วนของวงจรรีจิสเตอร์ขนาด 12 บิต (Register)


ทำหน้าที่เก็บข้อมูลขนาด 12 บิต ที่ได้จากการแปลงอินทิเกรตที่เจอร์โคชาวนที่ส่งเอาต์พุตออกมาไม่พร้อมกัน โดยจะทำการเก็บข้อมูลขนาด 12 บิต ให้ครบ 8 ค่า แล้วทำการส่งข้อมูลเอาต์พุตออกไปพร้อม ๆ กันเพื่อเป็นอินพุตของวงจรส่วนต่อไป สามารถสังเคราะห์อุปกรณ์จากโปรแกรมของวงจรรีจิสเตอร์ขนาด 12 บิต ได้สัญลักษณ์ (Symbol) ดังรูปที่ 4.159



รูปที่ 4.159 แสดงสัญลักษณ์ของวงจรรีจิสเตอร์ขนาด 12 บิต

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


จากโปรแกรมที่เขียนขึ้นสามารถทำการจำลองการทำงาน (Simulation) ได้ดังรูปที่ 4.160



รูปที่ 4.160 แสดงผลการจำลองการทำงานของวงจรรีจิสเตอร์ขนาด 12 บิต


#### 4.5.2.24 ส่วนของวงจรควบคุมการแปลงอินทีเจอร์โคชานน์ส่วนที่ 2 หลังการทรานส์โพส

ทำหน้าที่สร้างสัญญาณควบคุมการทำงานของแต่ละวงจรในส่วนการแปลงอินทีเจอร์โคชานน์ เพื่อให้สัญญาณเอาต์พุตที่ได้จากการแปลงอินทีเจอร์โคชานน์มีความถูกต้อง สามารถสังเคราะห์อุปกรณ์จากโปรแกรมของวงจรควบคุมได้สัญลักษณ์ (Symbol) ดังรูปที่ 4.161



รูปที่ 4.161 แสดงสัญลักษณ์ของวงจรควบคุมการแปลงอินทีเจอร์โคชานน์

จากโปรแกรมที่เขียนขึ้นสามารถทำการจำลองการทำงาน (Simulation) ได้ดังรูปที่ 4.162



รูปที่ 4.162 แสดงผลการจำลองการทำงานของวงจรควบคุมการแปลงอินทีเจอร์โคชานน์


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## 4.6 ส่วนของการส่งข้อมูลออกจากบอร์ด FPGA ผ่านทางพอร์ตอนุกรม

### 4.6.1 ส่วนของวงจรมัลติเพล็กซ์


เป็นส่วนที่ทำหน้าที่ในการจัดสรรข้อมูลอินพุตทั้ง 8 ค่า เพื่อให้ส่งออกเอาท์พุทเพียงช่องสัญญาณเดียว สามารถสังเคราะห์อุปกรณ์จากโปรแกรมของวงจรมัลติเพล็กซ์ ได้สัญลักษณ์ (Symbol)

ดังรูปที่ 4.163



รูปที่ 4.163 แสดงสัญลักษณ์ของวงจรมัลติเพล็กซ์

จากโปรแกรมที่เขียนขึ้นสามารถทำการจำลองการทำงาน (Simulation) ได้ดังรูปที่ 4.164




รูปที่ 4.164 แสดงผลการจำลองการทำงานของวงจรมัลติเพล็กซ์

### 4.6.2 ส่วนของวงจรมัลติเพล็กซ์ข้อมูลออกพอร์ตอนุกรม (SERIAL\_TX)

ส่วนของวงจรมัลติเพล็กซ์ข้อมูลออกพอร์ตอนุกรม ทำหน้าที่ส่งเฟรมบิตของข้อมูลออกพอร์ตอนุกรม โดยการแปลงข้อมูลบิตขนานที่รับมาจากวงจรมัลติเพล็กซ์ (Multiplex) เป็นบิตอนุกรมแล้วส่งข้อมูลออกพอร์ตอนุกรม ตามความถี่บิต โดยแบ่งเฟรมข้อมูลออกเป็น 2 เฟรม บิตข้อมูลแต่ละเฟรมประกอบด้วย 6 บิต ของข้อมูลที่ต้องการส่งจริง และ 2 บิต ของข้อมูลที่แทรกเพิ่มเข้าไปเพื่อป้องกันการส่งข้อมูลที่เป็นบิต 0 ทั้งหมด สามารถสังเคราะห์อุปกรณ์จากโปรแกรมของวงจรมัลติเพล็กซ์ข้อมูลออกพอร์ต


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

อนุกรมได้สัญลักษณ์ (Symbol) ดังรูปที่ 4.165



รูปที่ 4.165 แสดงสัญลักษณ์ของวงจรส่งบิตข้อมูลออกพอร์ตอนุกรม


จากโปรแกรมที่เขียนสามารถทำการจำลองการทำงาน (Simulation) ได้ดังรูปที่ 4.166



รูปที่ 4.166 แสดงผลการจำลองการทำงานของวงจรส่งบิตข้อมูลออกพอร์ตอนุกรม

#### 4.7 ส่วนของวงจรควบคุมการทำงานของระบบ

ส่วนของวงจรควบคุมการทำงานของระบบ (Control) ทำหน้าที่ในการควบคุมและจัดลำดับการทำงานของแต่ละวงจรให้ถูกต้องตามกระบวนการที่ได้กำหนดไว้ สามารถสังเคราะห์อุปกรณ์จากโปรแกรมของวงจรส่งบิตข้อมูลออกพอร์ตอนุกรมได้สัญลักษณ์ (Symbol) ดังรูปที่ 4.167




รูปที่ 4.167 แสดงสัญลักษณ์ของวงจรควบคุม

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



#### 4.8 ส่วนประกอบภายในและการเชื่อมต่อของวงจรแปลงอินทีเจอร์โคชานน์แบบ 1 มิติ



รูปที่ 4.169 แสดงส่วนประกอบภายในและการเชื่อมต่อของวงจรแปลงอินทีเจอร์โคชานน์แบบ 1 มิติ เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากส่วนประกอบภายในและการเชื่อมต่อของวงจรแปลงอินทิเจอร์โคซายน์แบบ 1 มิติ ข้างต้น สามารถแสดงการคอมไพล์วงจรที่ออกแบบขึ้นมาโดยใช้ซอฟต์แวร์ในการสังเคราะห์ ซึ่งสามารถแสดงค่าอุปกรณ์ที่สามารถรองรับการทำงาน และรายละเอียดต่าง ๆ ของเกท ที่ใช้งานโดยสามารถแสดงรายละเอียดได้ ดังรูปที่ 4.170

```

1540 Device utilization summary:
1550 -----
1551
1552 Selected Device : 3s200tq144-4
1553
1554 Number of Slices:                1142 out of 1920    59%
1555 Number of Slice Flip Flops:      1546 out of 3840    40%
1556 Number of 4 input LUTs:         1691 out of 3840    44%
1557 Number of bonded IOBs:           6 out of 97        6%
1558 Number of BRAMs:                 1 out of 6         16%
1559 Number of GCLKs:                 1 out of 8         12%
1560 Number of DCMs:                  1 out of 4         25%
1561

```

รูปที่ 4.170 แสดงค่าอุปกรณ์ที่ใช้ในการประมวลผลการทำงานจริง

จากรูปที่ 4.170 แสดงค่าอุปกรณ์ที่ใช้ในการประมวลผลการทำงานจริงของวงจรแปลงอินทิเจอร์โคซายน์แบบ 1 มิติ แต่เมื่อทำการสังเคราะห์วงจรแปลงอินทิเจอร์โคซายน์แบบ 2 มิติ จะทำการสังเคราะห์ไม่ได้ เนื่องจากพื้นที่และอุปกรณ์ภายในบอร์ดไม่เพียงพอ ดังนั้นจึงได้ประยุกต์โดยทำการสังเคราะห์วงจรแปลงอินทิเจอร์โคซายน์แบบ 1 มิติแทน แล้วไปทำการแปลงอินทิเจอร์โคซายน์อีก 1 มิติในโปรแกรม MATLAB อีกครั้ง

#### 4.9 ส่วนของการประมวลผลการทำงานจริง

##### 4.9.1 ขั้นตอนการเก็บผลการทดสอบ Hard ware ด้วยชุดข้อมูลขนาด 8X8

ในขั้นตอนการประมวลผลการทำงานจริงจะทำการส่งข้อมูลผ่านทางพอร์ตอนุกรมโดยใช้โปรแกรม MATLAB เป็นตัวรับข้อมูลจากผู้ใช้งาน (Graphic User Interface) ซึ่งขั้นตอนและผลการทดลองได้ดังต่อไปนี้

1. ข้อมูลภาพที่นำมาทดสอบเป็นบล็อกขนาด 8X8 ซึ่งมีค่าอินพุต ดังรูปที่ 4.171

Insert value in this blank							
124	125	122	120	122	119	117	118
121	121	120	119	119	120	120	118
126	124	123	122	121	121	120	120
124	124	125	125	126	125	124	124
127	127	128	129	130	128	127	125
143	142	143	142	140	139	139	139
150	148	152	152	152	152	150	151
156	159	158	155	158	158	157	156

รูปที่ 4.171 สัญญาณภาพที่นำมาทดสอบเป็นบล็อกขนาด 8X8

2. ทำการป้อนค่าข้อมูลภาพที่ผู้ใช้งานต้องการทำการแปลง โดยผ่านโปรแกรมที่เขียนขึ้นมาเพื่อทดสอบการทำงาน Hard ware ที่เขียนด้วย MATLAB ซึ่งค่าสัญญาณอินพุตเป็นเกรย์สเกลที่อยู่ในช่วง 0 ถึง 255 ต้องทำการถ่วงน้ำหนักให้อยู่ในช่วง -127 ถึง 128 ซึ่งการถ่วงน้ำหนักจะทำการประมวลผลด้วยโปรแกรม MATLAB และข้อมูลที่ได้กลับมาจาก Hard ware จะเป็นค่าข้อมูลที่ได้ทำการแปลงอินทิเจอร์โคชานน์แบบ 1 มิติ แล้วจะอยู่ในรูปของข้อมูลที่เป็นไบนารี และจะนำข้อมูลที่รับมาได้มาทำการประมวลผลเอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


ด้วยการแปลงแบบอินทีเจอร์โคซายน์ 1 มิติ อีกหนึ่งครั้งโดยใช้โปรแกรม MATLAB และทำการแปลงกลับ (Inverse transform) ด้วยโปรแกรม MATLAB แล้วจึงนำค่าที่ได้มาเปรียบเทียบกับข้อมูลอินพุทที่เป็นสัญญาณภาพต้นแบบมีขั้นตอนคือ

2.1 ทำการถ่วงค่านำหนักให้ค่าอยู่ในช่วง -127 ถึง 128 โดยนำข้อมูลอินพุทมาลบกับ 128

2.2 ทำการแปลงข้อมูลที่เป็นเลขฐานสิบในเป็นเลขฐานสองแล้วส่งออกพอร์ตอนุกรม

2.3 ค่าที่ได้จากการแปลงอินทีเจอร์โคซายน์ 2 มิติ ค่าหนึ่งจะเป็นข้อมูลจำนวน 12 บิต เราจะทำการแบ่งข้อมูลออกเป็น 2 เฟรม เฟรมละ 6 บิต แล้วทำการแทรก '01' ที่ MSB ทั้งนี้เพื่อลดอัตราเกิดความผิดพลาดในการรับส่งในกรณีที่ข้อมูลเป็นศูนย์หมด


3. ซึ่งจากการทำงานของ Hard ware จะส่งค่ากลับมายังโปรแกรมที่เขียนขึ้นมาเพื่อทดสอบการทำงานของ Hard ware จำนวน 128 ไบท์ เนื่องจากค่าที่ได้ผ่านการแปลงอินทีเจอร์โคซายน์แล้ว จะมีค่า ๆ ละ 12 บิต แทรกบิต 4 บิต จำนวน 64 ชุด ( $64 \times 16 = 1024$  บิต) และค่าที่ส่งกลับมาจาก Hard ware จะเป็นเลขฐาน 2 ชุดละ 1 ไบท์ จำนวน 128 ชุด ดังนั้นจึงต้องทำการตัดบิตที่แทรก 2 บิต ออกแล้วนำเฟรมแรกที่รับมาได้มาต่อกับเฟรมที่สอง จะได้ข้อมูลจำนวน 12 บิต จากนั้นเปลี่ยนข้อมูลที่ได้ทำการตัดบิตแปลงให้เป็นเลขฐาน 10 แล้วทำการแปลงอินทีเจอร์โคซายน์อีก 1 มิติโดยใช้โปรแกรม MATLAB เสร็จแล้วจึงทำการแปลงกลับอินทีเจอร์โคซายน์แบบ 2 มิติ ด้วยโปรแกรม MATLAB เสร็จแล้วจึงนำผลที่ได้มาทำการเปรียบเทียบหาความแตกต่างกันระหว่าง เอาท์พุทที่ได้จาก MATLAB และ เอาท์พุทที่ได้จาก Hardware



รูปที่ 4.172 แสดงค่าเอาท์พุทที่ได้จากการแปลงอินทีเจอร์แบบ 1 มิติ จาก MATLAB

และจาก Hardware


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.173 แสดงการเปรียบเทียบสัญญาณต้นแบบกับสัญญาณที่สร้างกลับของบล็อกข้อมูลขนาด 8X8

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

#### 4.10 ภาพอุปกรณ์ที่ใช้ในการทดสอบการแปลงอินทีเจอร์โคไซน์ 2 มิติ



รูปที่ 4.174 แสดงภาพอุปกรณ์ที่ใช้ในการทดสอบการแปลงอินทีเจอร์โคไซน์ 2 มิติ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## บทที่ 5

### บทวิจารณ์และบทสรุป

จากการศึกษาในทางทฤษฎีและทำการทดลองตามขอบเขตของปริญญาณิพนธ์นี้สามารถที่สรุปความสำคัญของเนื้อหาแต่ละส่วนได้เป็นดังนี้

ปริญญาณิพนธ์ฉบับนี้ได้ทำการศึกษาหลักการแปลงข้อมูลภาพขาวดำ โดยใช้กระบวนการแปลงแบบอินทีเจอร์โคไซน์ 2 มิติ โดยอาศัยหลักการของการแยกการแปลงแบบอินทีเจอร์โคไซน์ 1 มิติ จำนวน 2 ครั้ง โดยเขียนบรรยายพฤติกรรมด้วยภาษา วีเอชดีแอล ในการออกแบบ

ในส่วนของการแปลงอินทีเจอร์โคไซน์ 2 มิติ ใช้หลักการของการแยกการแปลงอินทีเจอร์โคไซน์ โดยใช้หลักการการแปลงอินทีเจอร์โคไซน์แบบ 1 มิติ จำนวน 2 ครั้ง ซึ่งมีหลักการการทำงานดังนี้ จะนำข้อมูลทั้ง 8 ค่า ตามแนวนอนเข้าทำการแปลงอินทีเจอร์โคไซน์แบบ 1 มิติ ในส่วนที่ 1 จนข้อมูลครบทั้งบล็อก (64 ค่า) จากนั้นนำผลที่ได้จากการแปลงอินทีเจอร์โคไซน์แบบ 1 มิติ ส่งเข้าไปยังส่วนการทรานสโพส เพื่อทำการเปลี่ยนตำแหน่งของข้อมูล จากแนวเป็นหลัก และจากหลักเป็นแนว เมื่อทำการทรานสโพสเรียบร้อยแล้วก็จะส่งข้อมูลที่ได้ตามแนวตั้งไปยังการแปลงอินทีเจอร์โคไซน์แบบ 1 มิติ ในส่วนที่ 2 จนครบทั้ง 64 ค่าก็จะได้ข้อมูลที่ได้จากการแปลงอินทีเจอร์โคไซน์ 2 มิติครบ 1 บล็อก

ในส่วนการประมวลผลด้วยโปรแกรม Xilinx-Project Navigator โดยใช้ภาษาวีเอชดีแอล โดยจะทำการจำลองการทำงานคุณผลของวงจรต่างๆ ซึ่งผลการทดลองที่ได้มีค่าตรงตามค่าที่คำนวณได้ตามทฤษฎี และเมื่อรวมวงจรทุกส่วนเข้าด้วยกันเป็นวงจรแปลงอินทีเจอร์โคไซน์แบบ 2 มิติแล้วทำการสังเคราะห์วงจร แต่ทำการสังเคราะห์ไม่ได้เนื่องจากมีปัญหาในส่วนของพื้นที่และอุปกรณ์ภายในบอร์ดไม่เพียงพอ ดังนั้นจึงตัดแปลงโดยการทำการสังเคราะห์วงจรอินทีเจอร์โคไซน์แบบ 1 มิติลงบอร์ดแล้วจึงทำการแปลงอินทีเจอร์โคไซน์แบบ 1 มิติอีกครั้ง

ปัญหาที่เกิดขึ้น คือ

- บอร์ด FPGA ที่ใช้มีทรัพยากรภายในบอร์ดไม่เพียงพอ ทำให้สามารถทำการแปลงอินทีเจอร์โคไซน์แบบ 2 มิติลงบอร์ดได้ จึงทำได้เพียง 1 มิติเท่านั้น ซึ่งมีวิธีแก้ไขโดยการออกแบบโปรแกรมให้กระชับเพื่อให้ใช้ทรัพยากรน้อยลง หรือหาบอร์ดที่มีทรัพยากรมากขึ้น
- จังหวะการรับ-ส่งข้อมูลระหว่างบอร์ดกับเครื่องคอมพิวเตอร์ที่รับเอาท์พุทจากบอร์ด ยังไม่ตรงกันพอดี ซึ่งอาจจะทำให้ข้อมูลบางส่วนเกิดการผิดพลาดได้

## หนังสืออ้างอิง

- [1] ชำนาญ ปัญญาใส, วัชรกร หนูทอง “ภาษา VHDL สำหรับการออกแบบวงจรดิจิทัล”, ซีเอ็ดเคชั่น, กรุงเทพฯ 2547
- [2] Khalid Sayood , “ Introduction to Data Compression”, Morgan Kaufmann Publishers ,Inc., San Francisco, California, 1996
- [3] K. R. Roa and J. J. Hwang , “Techniques and Standards for Image , Video and Audio Coding”, Prentice Hall PRT, Upper Saddle River , New Jersey 07458 , 1996
- [4] Z.Mohd—Yusof, I.Suleiman, Z.Asper, “Implementation of Two Dimensional Forward DCT And Inverse DCT Using FPGA”, IEEE, 2001
- [5] M.Costa and K.Tong, “A simplified Integer Cosine Transform and Its Application in Image Compression” TDA Progress Report, 1994
- [6] Ying-Jui Chen, Soontorn Oraintara, Truong Nguyen, “Video Compression Using Integer DCT”, IEEE, 2000

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้