

สำนักหอสมุดกลาง พระจอมเกล้าลาดกระบัง

การออกแบบวงจรพัลส์วิดท์ดีมอดูเลเตอร์โดยใช้ DLL

**DLL- BASED PULSE WIDTH DEMODULATOR CIRCUIT DESIGN**



ปริญญานิพนธ์นี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรปริญญาวิศวกรรมศาสตรบัณฑิต  
สาขาวิศวกรรมอิเล็กทรอนิกส์

คณะวิศวกรรมศาสตร์

สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

ปีการศึกษา 2548

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การออกแบบวงจรพัลส์วิดท์ดีมอดูเลเตอร์โดยใช้ DLL  
DLL- BASED PULSE WIDTH DEMODULATOR CIRCUIT DESIGN



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ปริญญานิพนธ์ปีการศึกษา 2548

ภาควิชาอิเล็กทรอนิกส์

คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

เรื่อง การออกแบบวงจรพัลส์วีดิทัศน์มอสดูเลเตอร์โดยใช้ DLL

ผู้จัดทำ

นายธราธร ว่องวรดา เลขประจำตัว 46015179



ลงชื่อ.....อาจารย์ที่ปรึกษา

(ดร.กสิน วิเชียรชม)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

# วงจรพัลส์วิดท์ดีมอดูเลเตอร์โดยใช้ DLL

นาย ชราธร ว่องวรดา รหัส 46015179  
ดร. กสิน วิเชียรชม อาจารย์ที่ปรึกษา  
ปีการศึกษา 2548

## บทคัดย่อ

ปริญญาานิพนธ์ฉบับนี้ อธิบายการออกแบบวงจร pulse width demodulator แบบ 1 บิต ออกแบบวงจรโดยใช้เทคนิคการใช้ Delay locked loop ทำให้สัญญาณ PWM ล่าช้า(Delay)ไป หนึ่งคาบเวลาโดยสัญญาณ PWM นี้จะมี pulseบวก 35%และ pulseลบ65% ของ1คาบเวลาให้ pulseลักษณะนี้เป็นบิต (HI)และสัญญาณ PWMที่มี pulseบวก 65%และ pulseลบ35% ของหนึ่งคาบเวลาให้ pulseลักษณะนี้เป็นบิต (Low)โดยนำสัญญาณที่ผ่านการทำให้ล่าช้า (Delay) แล้วหนึ่งคาบเวลามาสุ่มเลือกที่ 15% และ45%ของสัญญาณPWM เพื่อหาว่าบิตไหนเป็นLOWหรือHIโดยที่50%ของคาบเวลาจะมีความแตกต่างกัน ระหว่าง บิตLOWกับบิตHIและหนึ่งสัญญาณนาฬิกาจะส่งได้ หนึ่งบิต วงจรออกแบบโดยใช้เทคโนโลยี 0.18 ไมครอน CMOS เทคโนโลยีคาดว่าสามารถใช้งานได้ที่อัตราการส่งข้อมูลไม่น้อยกว่า 1Gb/s

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

# DLL-BASED PULSE WIDTH DEMODULATOR CIRCUIT DESIGN

MR.THARATHON WONGWORADA

Adviser Dr. Kasin Vichienchom

2005

## Abstract

This report is to explain design circuit pulse width demodulator 1 bit , Design circuit to use Delay Locked Loop based , to do PWM signal Delay one period by PWM signal have pulse width 35% from one period to determine is bit (HI) and PWM signal to have pulse width 65% from one period , to determine is bit (LOW) by signal is pass delay one period to use sampling at 15% and 45% is PWM signal for to search is bit (LOW) or (HI) through 50% is period , to have different to between bit(LOW) and bit (HI) one clock circle is send to one bit design circuit to use 0.18 Micron Technology CMOS , Technology to anticipate is to be able to a rate send data quite a lot 1Gb/S.

# สารบัญ

หน้า

บทคัดย่อ	
Abstract	
บทที่ 1 บทนำ	
1.1 ความเป็นมาของหัวข้อปริญญาานิพนธ์	1
1.2 วัตถุประสงค์ของโครงการ	1
1.3 เนื้อหาของโครงการ	1
บทที่ 2 ทฤษฎี	
2.1 ประวัติความเป็นมาของดีเลย์ล็คคูลูป	2
2.2 หลักการทำงานพื้นฐานของดีเลย์ล็คคูลูป	2
2.2.1 ลักษณะสัญญาณของดีเลย์ล็คคูลูปในสภาวะล็คค	3
2.3 เสถียรภาพของดีเลย์ล็คคูลูปแบบพื้นฐาน	5
2.4 ดีเลย์ล็คคูลูปแบบเอาท์พุทเป็นแหล่งจ่ายกระแสคงที่ (Charge-Pump DLL)	7
2.4.1 หลักการทำงานพื้นฐานของดีเลย์ล็คคูลูปแบบเอาท์พุทเป็นแหล่งจ่ายกระแสคงที่	7
2.4.2 เสถียรภาพของดีเลย์ล็คคูลูปแบบเอาท์พุทเป็นแหล่งจ่ายกระแสคงที่	8
บทที่ 3 องค์ประกอบพื้นฐานของดีเลย์ล็คคูลูป	
3.1 ตัวตรวจจับเฟส (Phase Detector)	11
3.1.1 ตัวตรวจจับเฟสแบบเอ็กซ์คลูซีฟออร์	11
3.1.2 ตัวตรวจจับเฟสแบบ J-K ฟลิปฟลอป	13
3.1.3 ตัวตรวจจับเฟสแบบเฟส-ความถี่	15
3.1.4 การออกแบบและผลการทดลองตัวตรวจจับเฟสแบบเฟส-ความถี่	20
3.2 วงจรหน่วงเวลาโดยใช้อินเวอร์เตอร์ (VCDL: voltage-controlled delay line)	23
3.2.1 วงจรควบคุมกระแส (Ictrl) โดย MOS	24
บทที่ 4 ทฤษฎี pulse width demodulator และการประยุกต์ใช้งานDLL	
4.1 หลักการทำงานของวงจรพัลส์วิธติมอสดูเลเตอร์	26
4.2 การประยุกต์ใช้งานDLLกับวงจรพัลส์วิธติมอสดูเลเตอร์	27
บทที่ 5 การออกแบบและผลการทดลองดีเลย์ล็คคูลูป	
5.1 วงจรดีเลย์ล็คคูลูปแบบเอาท์พุทตัวตรวจจับเฟสความถี่แบบแหล่งจ่ายกระแสคงที่ (Charge-pump)	28
5.1.1 วงจรหน่วงเวลาควบคุมด้วยแรงดัน (VCDL :voltage-controlled delay line )	28

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## สารบัญรูปลูกภาพ

	หน้า	
รูปที่ 1.1	ขั้นตอนการดำเนินโครงการ	2
รูปที่ 2.1	การเข้าสู่สภาวะล๊อคของดีเลย์ล๊อคคูล	3
รูปที่ 2.2	องค์ประกอบของดีเลย์ล๊อคคูล	3
รูปที่ 2.3	รูปคลื่นสัญญาณของดีเลย์ล๊อคคูลในสภาวะล๊อค	4
รูปที่ 2.4	รูปแบบเชิงเส้นของดีเลย์ล๊อคคูล	5
รูปที่ 2.5	กราฟโบทพล็อตแสดงเสถียรภาพของ DLL	6
รูปที่ 2.6	ระบบที่ใช้ตัวดักจับเฟสแบบเฟส – ความถี่	7
รูปที่ 2.7	วงจรดีเลย์ล๊อคคูลแบบเอาท์พุทเป็นแหล่งจ่ายกระแสคงที่	8
รูปที่ 2.8	การตอบสนองต่อการเปลี่ยนแปลงแบบขั้นบันไดเมื่อ PFD/CP/LPF รวมกัน	8
รูปที่ 2.9	รูปแบบเชิงเส้นของดีเลย์ล๊อคคูลแบบเอาท์พุทเป็นแหล่งจ่ายกระแสคงที่	9
รูปที่ 3.1	คุณสมบัติของตัวดักจับเฟสในทางอุดมคติ	11
รูปที่ 3.2	ตัวดักจับเฟสแบบเอ็กซ์คูซิฟออร์	11
รูปที่ 3.3	สัญญาณของตัวดักจับเฟสแบบเอ็กซ์คูซิฟออร์	12
รูปที่ 3.4	กราฟคุณสมบัติค่าเอาท์พุท $V_o$ เฉลี่ยของเอ็กซ์คูซิฟออร์	13
รูปที่ 3.5	ตัวดักจับเฟสแบบ J-K ฟลิปฟลอป	14
รูปที่ 3.6	สัญญาณของตัวดักจับเฟสแบบ J-K ฟลิปฟลอป	14
รูปที่ 3.7	กราฟคุณสมบัติค่าเอาท์พุท $V_o$ เฉลี่ยของ J-K ฟลิปฟลอป	15
รูปที่ 3.8	หลักการของตัวดักจับของเฟส – ความถี่	16
รูปที่ 3.9	การสร้างตัวดักจับเฟสแบบเฟส-ความถี่โดยใช้ D ฟลิปฟลอป	17
รูปที่ 3.10	วงจร ดักจับเฟสแบบเฟส-ความถี่กับเอาท์พุทแบบสามสถานะ	17
รูปที่ 3.11	สถานะของตัวดักจับเฟสแบบเฟส – ความถี่	18
รูปที่ 3.12	สัญลักษณ์ของตัวดักจับเฟสแบบเฟส-ความถี่	19
รูปที่ 3.13	กราฟคุณสมบัติค่าเอาท์พุท $V_o$ เฉลี่ยของตัวดักจับเฟสแบบเฟส-ความถี่	20
รูปที่ 3.14	วงจรดักจับเฟสแบบเฟส-ความถี่ที่ใช้ในการทดลอง	21
รูปที่ 3.15	วงจรตัวดักจับเฟสแบบเฟส-ความถี่ในระดับเกท	22
รูปที่ 3.16	วงจรซิมอสอินเวอร์เตอร์	22
รูปที่ 3.17	วงจรซิมอสแนนเกท	22
รูปที่ 3.18	วงจรซิมอนนอร์เกท	22
รูปที่ 3.19	วงจร VCDL: voltage-controlled delay line	23

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## สารบัญรูปภาพ (ต่อ)

	หน้า
รูปที่ 3.20 วงจร ควบคุมแบบควบคุมกระแสไฟเลี้ยงวงจรเกทอินเวอร์เตอร์	24
รูปที่ 3.21 การออกแบบวงจรควบคุมความหน่วงเวลาดำยแรงดัน โดยใช้อินเวอร์เตอร์	25
รูปที่ 4.1 สัญญาณนาฬิกา กับสัญญาณพัลส์วีธีมอลดูเลเตอร์	26
รูปที่ 4.2 รูปการเลือกจุดซุ่มสัญญาณ 2จุด	26
รูปที่ 4.3 วงจรพัลส์วีธีมอลดูเลเตอร์ โดยใช้เทคนิคการหน่วงเวลาดำยDLL	27
รูปที่ 5.1 วงจรดีเลย์ลือคูลูปแบบเอาท์พุคของตัวคักจับเฟสความถี่แบบแหล่งจ่ายกระแสคงที่	27
รูปที่ 5.2 สะท้อนกระแส (Current Mirror) โดยใช้ PMOS	28
รูปที่ 5.3 วงจรสะท้อนกระแส (Current Mirror) โดยใช้ NMOS	28
รูปที่ 5.4 วงจรหน่วงเวลาควบคุมด้วยแรงดันVCDLระดับ เกทและมอส	30
รูปที่ 5.5 วงจรของ PWM	32
รูปที่ 5.6 ผลการทดลองวงจร PULSE-SWOLLOW	33
รูปที่ 5.7 ผลการทดลองวงจร phase/Frequency Detector,PFD	34
รูปที่ 5.8 ผลการทดลอง DLL	34
รูปที่ 5.9 ผลการทดลองวงจรพัลส์วีธีมอลดูเลเตอร์โดยใช้ DLL	35

## บทที่ 1

### บทนำ

#### 1.1 ความเป็นมาของหัวข้อปริญญาานิพนธ์

ปัจจุบัน โลกของเราเป็นยุคข้อมูลข่าวสารและการสื่อสารที่คล่องตัวนั้นก็ต้องอาศัย เทคโนโลยีต่างๆ เพื่อพัฒนาการสื่อสารและการส่งข้อมูล โครงการนี้ จึงเกิดขึ้นเพื่อศึกษาและ พัฒนาการส่งข้อมูล โดยการปรับความกว้างของรูปสัญญาณ

#### 1.2 วัตถุประสงค์ของโครงการ

1. ศึกษาลักษณะการทำงานของวงจรเข้ารหัสแบบปรับความกว้างของรูปสัญญาณ โดยใช้ เทคนิค การหน่วงเวลา
2. ออกแบบและสร้างวงจรรวมเข้ารหัสแบบปรับความกว้างของรูปสัญญาณ โดยใช้เทคนิค การหน่วงเวลา
3. เพื่อศึกษาและพัฒนาอัตราการส่งข้อมูลให้มีอัตราการส่งที่เร็วมากขึ้น

#### 1.3 เนื้อหาของโครงการ

เพื่อความเข้าใจในเนื้อหาของโครงการ ได้ชัดเจน จึงแบ่งเนื้อหาเป็นบทๆ ซึ่งสามารถสรุป เนื้อหาได้ดังนี้

บทที่ 2 กล่าวถึงการศึกษาทฤษฎีต่างๆ ที่เกี่ยวข้องกับ วงจร หน่วงเวลา(Delay lock loop) โดยใช้มอสเฟต

บทที่ 3 กล่าวถึงองค์ประกอบพื้นฐานของดีเลย์ล๊อคคูปการออกแบบวงจรหน่วงเวลา (Delay lock loop)

บทที่ 4 กล่าวถึงการประยุกต์ใช้งานของวงจรหน่วงเวลา (Delay lock loop) ในวงจร เข้ารหัสแบบปรับความกว้างของรูปสัญญาณ โดยใช้เทคนิคการหน่วงเวลา

บทที่ 5 กล่าวถึงการออกแบบและผลการทดลอง

บทที่ 6 กล่าวถึงสรุปและวิจารณ์ผลการทดลอง เพื่อเป็นแนวทางในการวิจัยและพัฒนา วงจรรวมเข้ารหัสแบบปรับความกว้างของรูปสัญญาณ โดยใช้เทคนิคการหน่วงเวลา

## บทที่ 2

### ทฤษฎี

#### 2.1 ประวัติความเป็นมาของดีเลย์ล็อกคูล

เมื่อไม่นานมานี้ วงจรดีเลย์ล็อกคูล มีการนำมาประยุกต์ใช้งานอย่างกว้างขวางและเพิ่มขึ้น ทุกที่ ยกตัวอย่าง เช่น clock distribution circuits, multiphase clock generation, pulse width demodulator เป็นต้น และเพื่อการใช้งานที่สะดวกขึ้นจึงมีการพัฒนาเทคโนโลยีทางด้านสิ่งประดิษฐ์ สารกึ่งตัวนำจนสามารถสร้างออกมาในรูปแบบของวงจรรวม(Integrated Circuit) ได้


วงจรดีเลย์ล็อกคูล มีลักษณะการทำงานคล้ายกับเฟสล็อกคูล โดยมีการล็อกเมื่อขอบของ สัญญาณเท่ากับ ความถี่อ้างอิงแต่ดีเลย์ล็อกคูลจะมีการทำให้สัญญาณล่าช้ากว่าความถี่อ้างอิงอยู่ 1 คาบเวลาแล้วจึงทำการล็อกเฟส

ดีเลย์ล็อกคูล ประกอบด้วยส่วนต่างๆ คือ VCDL(voltage-controlled delay), วงจรอมกลืน (pulse-swallow), ตัวคักจับเฟสแบบเฟสความถี่(phase/Frequency Detector, PFD), charge-Pump ซึ่ง หลักการทำงานของส่วนต่างๆจะกล่าวถึงในบทที่ต่อไป


#### 2.2 หลักการทำงานพื้นฐานของดีเลย์ล็อกคูล

การทำงานของดีเลย์ล็อกคูลในสภาวะล็อก คือการที่ดีเลย์ล็อกคูล รับอินพุตเข้ามาแล้วดีเลย์ ล็อกคูลจะทำการหน่วงเวลาทำให้สัญญาณล่าช้ากว่าเดิม โดย 1 คาบเวลาแล้วนำสัญญาณนั้นป้อนกลับไปเปรียบเทียบกับอินพุตเพื่อทำการล็อก

พิจารณาถึงการเข้าสู่สภาวะล็อก พิจารณา รูป 2.1(ก)แสดงการเปรียบเทียบเฟส ระหว่าง เอาท์พุทของ VCDL กับเฟสของสัญญาณอินพุต จะเห็นว่าที่ขอบขาขึ้นของสัญญาณเอาท์พุทจะเกิด มีเฟสผิดพลาดขึ้นเป็นเวลา  $\Delta t$  เมื่อเทียบกับสัญญาณอินพุต และดีเลย์ล็อกคูลจะต้องการให้  $\Delta t$  เท่ากับ 1 คาบ โดยกำหนดให้  $V_{cont}$  คือแรงดันอินพุทของ VCDL โดยเมื่อ  $V_{cont}$  ต่ำลง VCDL จะมีค่า delay มากขึ้นและ  $\Delta t$  จะเพิ่มมากขึ้นด้วยเพื่อถึง 1 คาบเวลาจะทำให้ขอบขาขึ้นของ สัญญาณตรงกันและเข้าสู่สภาวะล็อก



(ก)




(ข)

### รูปที่ 2.1 การเข้าสู่สภาวะล็อกของดีเลย์ล็อกคูลูบ

(ก) เฟสเอทพุทจาก VCDL กับเฟสของอินพุท

(ข) การปรับเฟสของวงจรถ่ายเพื่อให้ดีเลย์ล็อกคูลูบที่ 1 คาบ

จากหลักการข้างต้นทำให้เราสามารถทราบได้ว่าวงจรดีเลย์ล็อกคูลูบแบบง่ายนี้ประกอบด้วยตัวคักจับเฟส (PD) และวงจรถ่าย VCDL แบบควบคุมDelayด้วยแรงดันไฟฟ้า ต่อกันในลักษณะป้อนกลับดังรูปที่ 2.2(ก) โดย PD จะเป็นตัวเปรียบเทียบเฟสระหว่าง  $V_{out}$  กับ  $V_{in}$  โดยจะให้ค่าแรงดันเฟสผิดพลาดออกมาไปปรับ จนเฟสมีการปรับให้ดีเลย์ล็อกคูลูบที่ 1 คาบและเข้าสู่สภาวะล็อก



(ก)

(ข)

### รูป 2.2 องค์ประกอบของดีเลย์ล็อกคูลูบ

(ก) องค์ประกอบที่ประกอบด้วย PD กับ VCDL และ Pulse-swallow

(ข) องค์ประกอบที่ประกอบด้วย PD กับ VCDL กับ Pulse-swallow และ LPF


#### 2.2.1 ลักษณะสัญญาณของดีเลย์ล็อกคูลูบในสภาวะล็อก

เมื่อวงจรดีเลย์ล็อกคูลูบอยู่ในสภาวะล็อกรูปคลื่นสัญญาณในแต่ละจุดนั้นแสดงดังรูป 2.3(ก) โดย  $V_{out}$  กับ  $V_{in}$  จะมีความต่างเฟสหรือเฟสผิดพลาด 1 คาบและความถี่จะเท่ากัน โดย PD เป็น

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ตัวสร้างพัลส์ที่เกิดจากค่าความต่างเฟสของอินพุตกับเอาต์พุต และ LPF จะกรองเอาเฉพาะแรงดันที่เป็นดีซีคือ  $V_{PD}$  ป้อนให้กับ VCDL โดยพัลส์ขนาดเล็กใน  $V_{LPF}$  เรียกว่า ริปเปิล (ripple)

พิจารณารูป 2.3(ก) พารามิเตอร์ที่ยังไม่ทราบค่าคือ  $\phi_0$  และระดับแรงดันดีซีของ  $V_{cont}$  สามารถหาค่าได้จากการพิจารณาโดยใช้กราฟแสดงคุณสมบัติของ PD และ VCDL ดังแสดงในอยู่รูป 2.3(ข) โดยถ้าดีเลย์ล๊อคอยู่ในสภาวะล๊อคแล้วสัญญาณอินพุตและเอาต์พุตจะมีค่าดีเลย์ โดยกำหนดให้มีค่าเท่ากับ 1 คาบเวลาและทำให้แรงดันที่วงจร VCDL ต้องการคือ  $V_1$  ดังในรูป 2.3(ก)



รูปที่ 2.3 รูปคลื่นสัญญาณของดีเลย์ล๊อคอยู่ในสภาวะล๊อค

(ก) รูปคลื่นสัญญาณในแต่ละจุด

(ข) กราฟแสดงคุณสมบัติของ VCDL และ PD

โดยขนาดแรงดัน  $V_1$  ได้จากส่วนของ PD ซึ่งเกิดจากค่าความผิดพลาดเฟส 0 จากกราฟคุณสมบัติของ PD และ VCDL จะได้  $\omega_{out} = \omega_0 + K_{VCDL} V_{cont}$  และ  $V_{PD} = K_{PD} \Delta\phi$  ทำให้ได้

$$V_1 = \frac{\omega_1 - \omega_0}{K_{VCDL}} \quad (2.1)$$

และ

$$\phi_0 = \frac{V_1}{K_{PD}} \quad (2.2)$$

$$= \frac{\omega_1 - \omega_0}{K_{PD} K_{VCDL}} \quad (2.3)$$

จากสมการ 2.3 ทำให้ทราบคุณสมบัติที่สำคัญสองประการคือ เมื่อความถี่อินพุตเกิดการเปลี่ยนแปลงจะทำให้เกิดความต่างเฟสและค่าความต่างเฟสจะมีค่าต่ำเมื่อค่า  $K_{PD}K_{VCDL}$  ต้องมีค่าสูง เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นิยมนำไปเผยแพร่โดยไม่ได้รับอนุญาตเห็นแก่ประโยชน์ด้านการศึกษา ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


โดย  $K_{PD}$  ก็คือ ค่าอัตราการขยายของวงจรถักจับเฟสหรือ PD และ  $K_{VCDL}$  คือค่าอัตราการขยายของวงจรถักจับเฟสแบบควบคุม Delay ด้วยแรงดันไฟฟ้า

### 2.3 เสถียรภาพของดีเลย์ล็อกคูลูปแบบพื้นฐาน

การพิจารณาเกี่ยวกับเสถียรภาพของดีเลย์ล็อกคูลูปจะต้องทราบฟังก์ชันถ่ายโอนของระบบ ดังนั้น ต้องพิจารณาค่า  $\Phi_{out}(s)/\Phi_{in}(s)$  ทั้งแบบลูปเปิดและลูปปิด

พิจารณา  $\Phi_{out}(s)/\Phi_{in}(s)$  เป็นตัวบอกให้ทราบถึงอะไรนั้นให้เปรียบเทียบกับฟังก์ชันถ่ายโอนของวงจรถักจับเฟสอันดับหนึ่งอย่างง่ายคือ  $V_{out}(s)/V_{in}(s) = 1/(1 + s/\omega_0)$  จากฟังก์ชันถ่ายโอนจะเห็นว่าถ้า  $V_{in}$  เปลี่ยนแปลงอย่างรวดเร็ว  $V_{out}$  ไม่สามารถที่จะตามอินพุตได้ตลอดย่านที่เปลี่ยนแปลง

พิจารณา  $\Phi_{out}(s)/\Phi_{in}(s)$  โดยทำการสร้างรูปแบบเชิงเส้นของดีเลย์ล็อกคูลูปดังแสดงในรูป 2.7



รูป 2.4 รูปแบบเชิงเส้นของดีเลย์ล็อกคูลูป

โดยพิจารณาจากรูป 2.4 ประกอบด้วยวงจรถักจับเฟส PD ซึ่งเอาท์พุทประกอบด้วยแรงดันคี่ซีมีค่าเท่ากับ  $K_{PD}(\phi_{out} - \phi_{in})$  โดยความถี่สูงจะถูกจำกัดทั้งโดยวงจรถักจับเฟสจะได้ฟังก์ชันถ่ายโอนของ PD ในรูปแบบวงจรถักจับเฟสซึ่งมีค่าอัตราการขยายเท่ากับ  $K_{PD}$  และวงจรถักจับเฟสเป็นวงจรถักจับเฟสอันดับหนึ่งอย่างง่ายมีฟังก์ชันถ่ายโอนคือ  $1/(1 + s/\omega_{LPF})$  ในส่วนวงจรถักจับเฟส VCDL มีฟังก์ชันถ่ายโอนคือ  $K_{VCDL}/s$  ส่วน  $\Phi_{in}$  และ  $\Phi_{out}$  คืออินพุตและเอาท์พุทเฟส ตัวอย่างเช่น ถ้าผลรวมของอินพุตเฟสเป็นฟังก์ชันแบบขั้นบันได คือ  $\phi_{in}(t)$  นั่นคือ  $\Phi_{in} = \phi_{in}/s$

จากรูป 2.4 ฟังก์ชันถ่ายโอนของลูปเปิดคือ

$$H(s) = \frac{\phi_{out}(s)}{\phi_{in}(s)} \Big|_{open} \quad (2.4)$$

$$= K_{PD} \frac{1}{1 + \frac{s}{\omega_{LPF}}} \frac{K_{VCDL}}{s} \quad (2.5)$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากสมการ 2.5 แสดงให้เห็นว่าตำแหน่งโพลของระบบอยู่ที่  $s = -\omega_{LPF}$  และ  $s = 0$  โดยอัตราขยายจะเท่ากับ  $H(s)|_{open}$  เพราะป้อนกับแบบเต็มที่แพกเตอร์การป้อนกับเป็นหนึ่งโดยระบบที่มีโพลหนึ่งตัวที่จุดกำเนิดเรียกว่า “ชนิดที่หนึ่ง” (type 1)


ต่อไปพิจารณาหาฟังก์ชันถ่ายโอนของระบบปิด ซึ่งมีความสำคัญมากโดยคิเล็คลูปจะเข้าสู่สภาวะล๊อคเมื่อ  $\phi_{out}$  เปลี่ยนแปลงเข้าใกล้  $\phi_{in} + 1$  คาบเวลาโดย  $s$  จะมีค่าเข้าใกล้ศูนย์ โดยฟังก์ชันถ่ายโอนของระบบปิดแสดงดังสมการ 2.5

$$H(s)|_{close} = \frac{K_{PD} K_{VCDL}}{\frac{s}{\omega_{LPF}} + K_{PD} K_{VCDL}} \quad (2.6)$$

สิ่งที่เราต้องการคือ  $H(s)|_{open}$  จะต้องมีค่าเข้าใกล้หนึ่งเมื่อ  $s$  มีค่าเข้าใกล้ศูนย์นั่นก็คืออัตราขยายของลูปมีค่าเป็นอนันต์ ภายใต้สภาวะดังกล่าวจะทำให้คิเล็คลูปเข้าสู่สภาวะล๊อค

สรุปแล้วคุณสมบัติของคิเล็คลูปชนิดที่หนึ่ง (type I DLL) จะต้องมีการเลือกระหว่างค่าเวลาเข้าสู่สภาวะสงบ (Settling time), แรงดันริบเบิลที่จะไปควบคุม VCDL, ค่าผิดพลาดเฟสและเสถียรภาพของระบบ

การแสดงเสถียรภาพของระบบอาจแสดงได้ด้วยกราฟโบดพล็อตทั้งขนาดและความถี่ดังรูป 2.5 โดยใช้สมการ 2.6




รูป 2.5 กราฟโบดพล็อตแสดงเสถียรภาพของ DLL

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



อยู่ในสภาวะล๊อคค่าความต่างเฟสอินพุตกับเอาต์พุตเท่ากับคาบเวลาหรือ 360 องศา ส่วนของ แหล่งจ่ายกระแสไม่ทำงาน




รูป 2.7 วงจรดีเลย์ล๊อคแบบเอาต์พุตเป็นแหล่งจ่ายกระแสคงที่

พิจารณาการทำงานของวงจรรูป 2.7 โดยไม่คิดผลของพัลส์รีเซ็ตที่มีขนาดเล็กที่  $Q_A$  และ  $Q_B$  โดยสมมติให้หลังจากเกิดการล๊อค  $\omega_{out} - \omega_{in}$  มีค่าเท่ากับ 360 องศา PFD จะให้  $Q_A = Q_B = 0$  ใน ส่วนของแหล่งจ่ายกระแสยังไม่ทำงานทำให้แรงดัน  $C_p$  ยังมีค่าคงที่

#### 2.4.2 เสถียรภาพของดีเลย์ล๊อคแบบเอาต์พุตเป็นแหล่งจ่ายกระแสคงที่

การพิจารณาถึงเสถียรภาพจะต้องสร้างรูปแบบเชิงเส้นของระบบและพิจารณาฟังก์ชันถ่ายโอน การจะสร้างรูปแบบเชิงเส้นได้นั้นต้องรู้ค่าฟังก์ชันถ่ายโอนของแต่ละส่วน



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รูป 2.8 การตอบสนองต่อการเปลี่ยนแปลงแบบขั้นบันไดเมื่อ PFD/CP/LPF รวมกัน

พิจารณาค่าฟังก์ชันถ่ายโอนเมื่อนำส่วนของ PFD/CP/LPF มารวมกันโดยใช้ LPF เป็นค่าปาดซีเตอร์ตัวเดียว โดยการสมมติให้คาบเวลาของความถี่อินพุตคือ  $T_{in}$  และค่ากระแสที่ใช้ในการชาร์จและดิสชาร์จคือ  $\pm I_p$  ดังแสดงในรูป 2.8 โดยมีอินพุตสองอินพุต A และเอาต์พุต B และที่เวลาเริ่มต้นมีค่าความต่างเฟสเท่ากับ  $\Delta t$  และทำให้  $Q_p$  มีการสร้างพัลส์ออกอย่างต่อเนื่องและมีค่าเท่ากับ  $\phi_0 T_{in}/(2\pi)$  และค่าเอาต์พุตจะลดลงโดยไม่คิดผลของพัลส์รีเซ็ตที่มีขนาดเล็กจะมีค่าเท่ากับ  $(-I_p/C_p) \phi_0 T_{in}/(2\pi)$  โดยการประมาณส่วนที่เป็นพื้นเลื่อยเป็นเส้นตรงดังนั้นความชันของ  $V_{out}$  คือ  $(-I_p/C_p) \phi_0 T_{in}/(2\pi)$  และสามารถเขียนได้อีกแบบดังสมการ

$$V_{out}(t) = \frac{I_p}{2\pi C_p} t \cdot \phi_0 u(t) \quad (2.7)$$

จากผลการตอบแบบอิมพัลส์จะได้


$$h(t) = \frac{I_p}{2\pi C_p} u(t) \quad (2.8)$$

และจะได้ฟังก์ชันถ่ายโอนคือ

$$\frac{V_{out}}{\Delta\phi}(s) = \frac{I_p}{2\pi C_p} \cdot \frac{1}{s} \quad (2.9)$$

โดยจากฟังก์ชันถ่ายโอนจะเห็นว่า PFD/CP/LPF เมื่อต่อรวมกันจะทำให้เกิดโพลขึ้นหนึ่งตัวที่จุดกำเนิดและเทอมของ  $I_p/(2\pi C_p)$  เรียกว่าอัตราขยายของ PFD เขียนแทนด้วย  $K_{PFD}$

พิจารณาสร้างรูปแบบเชิงเส้นของดีเลย์ล๊อคลูปแบบเอาต์พุตเป็นแหล่งจ่ายกระแสดังที่ได้  
ดังรูป 2.9



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากรูป 2.9 จะได้ฟังก์ชันถ่ายโอนรูปเปิดคือ

$$\frac{\phi_{out}(S)}{\phi_{in}}(S)_{open} = \frac{I_p}{2\pi C_p} \frac{1}{s} \bullet \frac{K_{VCDL}}{s} \quad (2.10)$$

กำหนด  $H(s)$  คือฟังก์ชันถ่ายโอนของรูปปิดจะได้

$$H(s)_{close} = \frac{\frac{I_p}{2\pi} K_{VCDL}}{C_p S + [C_p + \frac{I_p}{2\pi} K_{VCDL}] + \frac{I_p}{2\pi} K_{VCDL}} \quad (2.11)$$


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### บทที่ 3

#### องค์ประกอบพื้นฐานของดีเลย์ล็อกคูลูป

##### 3.1 ตัวตรวจจับเฟส (Phase Detector)

ตัวตรวจจับเฟส (Phase Detector) หรือ PD คือวงจรที่เอาต์พุตเฉลี่ย  $V_{out}$  หรือ  $V_d$  มีขนาดสัมพันธ์กับความต่างเฟส  $\Delta\phi$  ระหว่างสองอินพุต ในทางอุดมคติความสัมพันธ์ระหว่างเอาต์พุตเฉลี่ย  $V_{out}$  กับ  $\Delta\phi$  จะมีลักษณะเป็นเชิงเส้นดังแสดงในรูป 3.1




รูป 3.1 คุณสมบัติของตัวตรวจจับเฟสในทางอุดมคติ

โดยเส้นตัดผ่านจุดกำเนิดที่  $\Delta\phi = 0$  และอัตราขยายของ PD คือความชันของเส้นกราฟ คือ  $K_{PD}$  หน่วยคือ  $V/\text{rad}$

ตัวตรวจจับเฟสที่นิยมนำมาใช้ในงานดิจิทัลคือดีเลย์ล็อกคูลูป คือ แบบเอ็กซ์คลูซีฟออร์ แบบ J-K ฟลิปฟลอป และแบบเฟส-ความถี่

##### 3.1.1 ตัวตรวจจับเฟสแบบเอ็กซ์คลูซีฟออร์




รูป 3.2 ตัวตรวจจับเฟสแบบเอ็กซ์คลูซีฟออร์

ตัวตรวจจับเฟสแบบเอ็กซ์คลูซีฟออร์เป็นตัวตรวจจับเฟสแบบง่ายที่สุด โดยการใช้เอ็กซ์คลูซีฟออร์ เกทซึ่งมีคุณสมบัติคือถ้าสัญญาณอินพุตเหมือนกับเอาต์พุตจะเป็นศูนย์แต่ถ้าสัญญาณอินพุตต่างกัน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จะได้เอาท์พุตเป็นหนึ่งหรือ เมื่ออินพุตมีความต่างเฟสกันจะได้เอาท์พุตสัมพันธ์กับอินพุตดังแสดงในรูป 3.2

โดยสัญญาณในวงจรดีเลย์บล็อกรูปแบบดิจิทัลจะเป็นสัญญาณดิจิทัล ซึ่งกำหนดให้เป็นสัญญาณอินพุตเดียวคือ  $V_1$  และสัญญาณเอาท์พุต  $V_2'$  เป็นสัญญาณรูปคลื่นสี่เหลี่ยมที่สมมาตรจากผ่านวงจร VCDL ทำให้เกิดความแตกต่างของค่าเฟส เมื่อค่าผิดพลาดเฟสเท่ากับ  $\Delta t$  สัญญาณ  $V_1$  และ  $V_2'$  จะต่างเฟสกัน 90 องศา ดังรูป 3.3(ก) ดังนั้นสัญญาณเอาท์พุต  $V_d$  ซึ่งเป็นสัญญาณคลื่นสี่เหลี่ยมจะมีค่าเป็น 2 เท่า ของสัญญาณอินพุตและค่า Duty Cycle ของสัญญาณ  $V_d$  จะมีค่าเท่ากับ 50 เปอร์เซ็นต์ เมื่อถูกกรองด้วยวงจรกรองความถี่จะพิจารณาเพียงค่าของ  $V_d$  ซึ่งแสดงได้โดยเส้นประดังรูป ดังรูป 3.3(ก) ค่าเฉลี่ยของ  $V_d$  คือ  $\overline{V_d}$  จะคิดตามหลักของค่าระดับลอจิกทั้งสอง โดยถ้าเอกซ์คลูซีฟออร์ถูกจ่ายกำลังโดยจ่ายกำลังไฟโดยแหล่งจ่ายไฟ 5 โวลต์  $V_d$  จะมีค่าประมาณ 2.5 โวลต์ ซึ่งค่าแรงดัน ณ จุดนี้ จะเป็นจุดสงบของเอ็กซ์คลูซีฟออร์ และกำหนดให้  $\overline{V_d} = 0$  V เมื่อสัญญาณเอาท์พุต  $V_2'$  มีค่ามากกว่าสัญญาณอ้างอิง  $V_1$  ค่าเฟสผิดพลาด  $\theta_e$  จะมีค่าไปในทางบวกซึ่งแสดงดังรูป 3.3(ข) โดยค่า duty cycle จะมีค่ามากกว่า 50 เปอร์เซ็นต์ค่าของ  $V_d$  เฉลี่ยก็จะมีค่าเป็นบวก ซึ่งแสดงดังเส้นประในสัญญาณ  $V_d$



รูป 3.3 สัญญาณของตัวดักจับเฟสแบบเอ็กซ์คลูซีฟออร์

(ก) สัญญาณค่าเฟสผิดพลาดเท่ากับศูนย์


(ข) สัญญาณค่าเฟสผิดพลาดมีค่าเป็นบวก

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

- (ก) สัญญาณค่าเฟสผิดพลาดเท่ากับศูนย์  
 (ข) สัญญาณค่าเฟสผิดพลาดมีค่าเป็นบวก

สรุปได้ว่าค่าเฉลี่ยของ  $V_d$  จะมีค่ามากที่สุดเมื่อค่าเฟสผิดพลาด  $\theta_c = 90$  องศาและมีค่าน้อยสุดเมื่อค่าเฟสผิดพลาด  $\theta_c = -90$  องศา ซึ่งจะได้กราฟคุณสมบัติดังรูป 3.4 ค่าเอาต์พุต  $V_d$  เฉลี่ยของเอ็ทซ์คูลชีเฟอร์ จะอยู่ในรูปฟังก์ชันสามเหลี่ยมของค่าเฟสผิดพลาดโดยช่วงค่าเฟสผิดพลาดคือ  $-90^\circ < \theta_c < 90^\circ$  จะเป็นตัวบังคับ ดังนั้นจึงสามารถกำหนดค่า  $V_d$  เฉลี่ยได้เป็นสมการ 3.1

$$V_d = K_d \theta_e \quad (3.1)$$



รูป 3.4 กราฟคุณสมบัติค่าเอาต์พุต  $V_d$  เฉลี่ยของเอ็ทซ์คูลชีเฟอร์

ในกรณีของชุดเปรียบเทียบแบบเอ็ทซ์คูลชีเฟอร์ ค่าเกณฑ์ของตัวคักจับเฟส  $K_d$  จะเป็นค่าคงที่เมื่อกำหนดให้แรงดันของแหล่งจ่ายไฟที่จ่ายให้กับเอ็ทซ์คูลชีเฟอร์ คือ  $V_{DD}$  และศูนย์โดยกำหนดระดับลอจิก คือ  $V_{DD}$  และศูนย์ ดังนั้น  $K_d$  จะมีค่าดังสมการ 3.2


$$K_d = \frac{V_{DD}}{\pi} \quad (3.2)$$

คุณสมบัติโดยสรุปของตัวคักจับเฟสแบบเอ็ทซ์คูลชีเฟอร์เมื่อนำมาใช้ในดีเลย์ล็อกคูล


1. ขณะยังไม่มียสัญญาณอินพุตเข้ามาเอาต์พุตของเอ็ทซ์คูลชีเฟอร์จะมีค่าเท่ากับ  $V_{DD} / 2$  ทำให้ดีเลย์ล็อกคูลทำงานอยู่ที่ความถี่กลาง
2. เมื่ออยู่ในสถานะล็อกเอาต์พุตของเอ็ทซ์คูลชีเฟอร์จะมีค่า Duty Cycle 50 เปอร์เซ็นต์ ดังนั้น VCDL ที่ใช้งานร่วมกันจะต้องให้เอาต์พุตที่มีค่า Duty Cycle เท่ากับ 50 เปอร์เซ็นต์ด้วย
3. คักจับเฟสแบบเอ็ทซ์คูลชีเฟอร์สามารถล็อกที่ความถี่ฮาร์โมนิคได้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### 3.1.2 ตัวคักจับเฟสแบบ J-K ฟลิปฟลอป



รูป 3.5 ตัวคักจับเฟสแบบ J-K ฟลิปฟลอป




รูป 3.6 สัญญาณของตัวคักจับเฟสแบบ J-K ฟลิปฟลอป

(ก) สัญญาณค่าเฟสผิดพลาดเท่ากับศูนย์

(ข) สัญญาณค่าเฟสผิดพลาดมีค่าเป็นบวก

J-K ฟลิปฟลอป จะทำงานโดยเมื่อขา J อินพุต ถูกกระตุ้นทำให้สถานะของฟลิปฟลอปเป็นสถานะ 1 ( $Q=1$ ) และที่ขา K อินพุตถูกกระตุ้นทำให้สถานะฟลิปฟลอปเป็นสถานะ 0 ( $Q=0$ ) ดังรูป 3.6(ก) ซึ่งแสดงรูปสัญญาณของ JK-ฟลิปฟลอปในกรณี  $\theta_c = 0$  เมื่อไม่มีค่าเฟสผิดพลาด  $V_1$  และ  $V_2$  จะมีเฟสตรงข้ามกัน ค่าเอาต์พุต  $V_d$  จะมีค่าเป็นค่าสัญญาณสี่เหลี่ยมสมมาตร โดยมีคาบเหมือนกับความถี่อ้างอิง ซึ่งในสถานะนี้  $\overline{V_d}$  จะถือจะมีค่าเท่ากับศูนย์ ถ้าค่าเฟสผิดพลาดมีค่าไปในทางบวก ดังรูป 3.6(ข) ค่า Duty Cycle การทำงานของ  $V_d$  จะมีค่ามากกว่า 50% และ  $\overline{V_d}$  จะมีค่า

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูป 3.7 กราฟคุณสมบัติค่าเอาต์พุต  $V_d$  เฉลี่ยของ J-K ฟลิปฟลอป

โดยมีคุณลักษณะเป็นฟังก์ชันเส้นตรง และมีช่วงพิสัยเฟสเท่ากับ  $-180^\circ < \theta < 180^\circ$  ค่าเฉลี่ย  
สัญญาณ  $V_d$  ที่มีผลต่อ  $\theta_e$  สามารถกำหนดได้จาก

$$\overline{V_d} = K_d \theta_e \quad (3.3)$$


และค่าอัตราขยายของตัวค้ำเฟสแบบ J-K ฟลิปฟลอป  $K_d$  จะมีค่าดังสมการ 3.4

$$K_d = \frac{V_{DD}}{2\pi} \quad (3.4)$$

### 3.1.3 ตัวค้ำจับเฟสแบบเฟส-ความถี่

ตัวค้ำเฟสจับเฟสแบบเฟส-ความถี่ เป็นตัวจับเฟสที่เปรียบเทียบความแตกต่างทั้งความถี่และ  
เฟสของอินพุตกับเอาต์พุตจากที่ได้กล่าวมาแล้วในหัวข้อของดีเลย์ลิ่งออสซิลเลชันแบบเอาต์พุตเป็น  
แหล่งจ่ายกระแสตรงที่

หลักการทำงานของตัวค้ำจับเฟส-ความถี่ แสดงดังรูป 3.8 โดยจากรูปอินพุตของวงจรจะมี  
สองอินพุต A และ B โดยตัวค้ำจับเฟสจะตรวจจับที่ขอบขาขึ้นหรือลงของพัลส์เท่านั้น และจะ  
แสดงผลออกมาที่เอาต์พุต โดยถ้ากำหนดสถานะเริ่มต้น  $Q_A = Q_B = 0$  หลังจากนั้นเฟสอินพุต A  
นำหน้าอินพุต B จะทำให้เอาต์พุต  $Q_A = 1, Q_B = 0$  และจะอยู่ในสถานะนี้ตลอดจนกระทั่งอินพุต B  
มีค่าระดับลอจิกสูง ที่สถานะนี้  $Q_A$  จะกลับสู่ค่าศูนย์ดังแสดงในรูป 3.8




รูป 3.8 หลักการของตัวดักจับของเฟส - ความถี่

(ก) สัญญาณเอาต์พุตเมื่ออินพุตมีเฟสต่างกัน

(ข) สัญญาณเอาต์พุตเมื่ออินพุตมีความถี่ต่างกัน


โดยรูป 3.8(ก) อินพุตทั้งสองมีความถี่เท่ากันแต่เฟสของอินพุต A นำหน้า B จะทำให้ได้พัลส์เอาต์พุต  $Q_A$  ออกมาโดยมีความกว้างเท่ากับช่วงของความต่างเฟส  $\phi_A - \phi_B$  โดย  $Q_B$  ยังคงเป็นศูนย์ และรูป 3.8(ข) เมื่อความถี่ของอินพุต A มากกว่าอินพุต B จะทำให้ได้พัลส์เอาต์พุต  $Q_A$  ออกมาและ  $Q_B$  ยังคงเป็นศูนย์ ในทางตรงกันข้ามถ้าเฟสอินพุต A ล้าหลัง B หรือความถี่ของอินพุต A น้อยกว่าอินพุต B จะได้พัลส์เอาต์พุต  $Q_B$  ออกมาโดย  $Q_A$  ยังคงเป็นศูนย์โดยระดับดีซีของ  $Q_A$  และ  $Q_B$  จะเป็นตัวบอกให้ทราบถึง  $\phi_A - \phi_B$  หรือ  $\omega_A - \omega_B$  โดยเอาต์พุต  $Q_A$  และ  $Q_B$  เรียกว่า “UP” และ “DOWN”

จากคุณสมบัติของตัวดักจับเฟส - ความถี่ดังกล่าวสามารถที่จะสร้างตัวดักจับเฟส - ความถี่ได้โดยการใส่ D ฟลิปฟล็อปมาสร้างเป็นวงจรดังรูป 3.9 โดยเอาต์พุตจะมีคุณสมบัติเหมือนตัวดักจับเฟส-ความถี่



รูป 3.9 การสร้างตัวดักจับเฟสแบบเฟส-ความถี่โดยใช้ D ฟลิปฟลอป

พิจารณาตัวดักจับเฟสแบบเฟส-ความถี่จะเห็นว่าเอาท์พุทจะมีสองจุดจะต้องมีการรวมเอาท์พุทเป็นจุดเดียวนำไปขับวงจรกรองความถี่ โดยการรวมมีอยู่ด้วยกันสองวิธีคือ แบบแรกใช้เป็นตัวกรองแหล่งจ่ายกระแสที่ดังได้กล่าวถึงแล้วในหัวข้อเดิเล็ก็คือแบบเอาท์พุทเป็นแหล่งจ่ายกระแสที่ แบบที่สองใช้เป็นตัวกรองแบบสามสถานะ ซึ่งแบบนี้จะมีข้อเสียคือ ถ้าแหล่งจ่ายไฟเลี้ยงไม่คงที่ มีริบเปิ้ลจะทำให้ระบบไม่มีเสถียรภาพ โดยตัวดักเฟสแบบเอาท์พุทสามสถานะแสดงดังรูป 3.10



รูป 3.10 วงจร ดักจับเฟสแบบเฟส-ความถี่กับเอาท์พุทแบบสามสถานะ

โดยวงจรประกอบด้วย D-ฟลิปฟลอป มีเอาท์พุทคือ UP และ DN

$$UP = 0, DN = 0$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแ 62595 และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$UP = 1, DN = 0$$

$$UP = 0, DN = 1$$

$$UP = 1, DN = 1$$


เมื่อใส่ AND เกทเข้าไปจะทำให้สภาวะ  $UP = 1, DN = 1$  หายไปเพราะเอาที่พุดของ AND เกทจะไปรีเซตฟลิปฟล็อปทั้งสอง ดังนั้นสภาวะของวงจะเหลือเท่ากับ 3 โดยกำหนดมีสัญลักษณ์ คือ  $-1, 0$  และ  $+1$  คือ

$$DN = 1, UP = 0; \text{state} = -1$$

$$UP = 0, DN = 0; \text{state} = 0$$

$$UP = 1, DN = 0; \text{state} = +1$$


การแสดงสภาวะของตัวดักจับเฟสจะกำหนดได้จากสภาวะชั่วขณะของสัญญาณ  $V_1$  และ  $V_2$  ซึ่งแสดงดังรูป 3.11 สภาวะบวกของ  $V_1$  จะมีผลให้ตัวดักจับเฟสเปลี่ยนสภาวะไปเป็นสภาวะที่สูงกว่าเว้นเสียแต่ว่าได้อยู่ในสภาวะ  $+1$  แล้ว ในทำนองเดียวกันสภาวะของ  $V_2$  จะมีผลให้ตัวดักจับเฟสเปลี่ยนสภาวะไปเป็นสภาวะที่ต่ำกว่าเว้นเสียแต่ว่าได้อยู่ในสภาวะ  $-1$  แล้ว เมื่อตัวมีสภาวะ  $+1$   $V_2$  จะมีค่าเป็นบวก และเมื่อมีสภาวะ  $-1$   $V_1$  จะมีค่าเป็นลบ และเมื่ออยู่ในสภาวะศูนย์  $V_1$  จะมีค่าเท่ากับศูนย์



รูป 3.11 สภาวะของตัวดักจับเฟสแบบเฟส - ความถี่

แต่ในความเป็นจริงสัญญาณที่ใช้เป็นแบบไบนารี ดังนั้นสภาวะ  $V_d = 0$  จะกำหนดให้เป็นค่าความต้านทานสูง ซึ่งวงจรในเส้นปะของรูป 3.10 แสดงการกำเนิดสัญญาณ  $V_d$  เมื่อสัญญาณ UP เป็นค่าสูง P แชนแนลมอสจะนำกระแส ดังนั้น  $V_d$  จะมีค่าเท่ากับแหล่งจ่ายแรงดัน  $V_{DD}$  เมื่อ DN เป็นค่าสูง N แชนแนลมอสจะนำกระแส ดังนั้น  $V_d$  จะมีค่าเท่ากับกราวด์ แต่ถ้าสัญญาณทั้งสองเป็นค่าสูงมอสทั้งสองจะไม่นำกระแส ค่าสัญญาณ  $V_d$  จะเสมือนกับว่าไม่มี คือเป็นค่าความต้านทานสูง โดยถ้าตัวดักจับเฟสแบบเฟส-ความถี่ทำงานจะได้รูปสัญญาณดังรูป 3.12

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูป 3.12 สัญลักษณ์ของตัวดักจับเฟสแบบเฟส-ความถี่


(ก) สัญลักษณ์ค่าเฟสผิดพลาดเท่ากับศูนย์

(ข) สัญลักษณ์ค่าเฟสผิดพลาดมีค่าเป็นบวก

(ค) สัญลักษณ์ค่าเฟสผิดพลาดมีค่าเป็นลบ

ซึ่งในรูป 3.12(ก) แสดงในกรณีค่าเฟสผิดพลาดเท่ากับศูนย์ ซึ่งจะถูกระบุให้อยู่ในสถานะศูนย์ สัญลักษณ์  $V_1$  และ  $V_2$  จะมีค่าเฟสเท่ากัน สัญลักษณ์ขอบขาขึ้นของ  $V_1$  และ  $V_2$  มีช่วงเวลาเท่ากัน ดังนั้นจึงไม่มีสัญลักษณ์ด้านเอ้าท์พุทในรูป 3.12(ข) เมื่อ  $V_1$  นำหน้า  $V_2$  ตัวดักจับเฟสแบบเฟส-ความถี่จะเปลี่ยนสถานะระหว่างศูนย์กับ +1 โดยถ้า  $V_1$  ล้าหลัง  $V_2$  ดังรูป 3.12(ค) ตัวดักจับเฟสแบบเฟส-ความถี่จะเปลี่ยนสถานะระหว่าง -1 กับศูนย์ ถ้าพิจารณาจากรูป 3.12(ข) และ (ค) ค่า  $V_d$  จะมีค่ามากที่สุดเมื่อเฟสผิดพลาดมีค่าบวกและเข้าใกล้มุม 360 องศา และ  $V_d$  จะมีค่าน้อยที่สุด เมื่อค่าเฟสผิดพลาดมีค่าบวกและเข้าใกล้มุม 360 องศา และ  $V_d$  จะมีค่าน้อยที่สุดเมื่อค่าลบและเข้าใกล้มุม -360 องศา ถ้าพล็อตกราฟเฉลี่ยของความสัมพันธ์ระหว่างสัญลักษณ์  $V_d$  กับค่าเฟสผิดพลาด  $\theta_e$  จะได้ฟังก์ชันเลื่อย ดังรูป 3.13

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูป 3.13 กราฟคุณสมบัติค่าเอาต์พุต  $V_d$  เฉลี่ยของตัวดักจับเฟสแบบเฟส-ความถี่ ซึ่งจากรูปจะแสดงค่าเฉลี่ยของสัญญาณเอาต์พุตที่ได้จากค่าเฟสผิดพลาดมากกว่า  $2\pi$  และน้อยกว่า  $-2\pi$  เมื่อค่าเฟสผิดพลาดมีค่าถึง  $2\pi$  สัญญาณเอาต์พุตจากค่าสูงสุดก็จะมีค่าเริ่มที่ศูนย์ใหม่ ซึ่งจะเห็นได้ว่าคุณสมบัติของรูปสัญญาณเป็นลักษณะคาบเวลา โดยมีคาบเวลาเท่ากับ  $2\pi$  ในทางกลับกันค่าสัญญาณเอาต์พุตจะมีค่าน้อยสุด เมื่อค่าเฟสผิดพลาดมีค่าถึง  $-2\pi$  โดยเมื่อค่าเฟสผิดพลาดอยู่ใน  $-2\pi < \theta_e < 2\pi$  ค่าเฉลี่ยของสัญญาณเอาต์พุต  $V_d$  คือ

$$\overline{V_d} = K_d \theta_e \quad (3.5)$$

และค่าอัตราขยาย  $K_d$  ของตัวดักจับเฟสแบบเฟส-ความถี่แบบเอาต์พุตสามสถานะมีค่าดังสมการ 3.6

$$K_d = \frac{V_{DD}}{4\pi} \quad (3.6)$$


และค่าอัตราขยาย  $K_d$  ของตัวดักจับเฟสแบบเฟส-ความถี่แบบเอาต์พุตเป็นแหล่งจ่ายกระแสคงที่ดังได้ว่าในหัวข้อดีเลย์ลือคูลูปแบบเอาต์พุตเป็นแหล่งจ่ายกระแสคงที่ มีค่าสมการ 3.7

$$K_d = \frac{I_P}{2\pi} \quad (3.7)$$


### 3.1.4 การออกแบบและผลการทดลองตัวดักจับเฟสแบบเฟส-ความถี่

วงจรตัวดักจับเฟสแบบเฟส-ความถี่ที่ใช้ในการทดลองแสดงดังรูป 3.14 ซึ่งเป็นวงจรที่ประกอบด้วย D ฟลิปฟลอปและแอนเกต โดยวงจรในระดับเกตแสดงดังรูป 3.15 ประกอบด้วยวงจรถองอินพุต แนนเกตสองอินพุต และอินเวอร์เตอร์ ส่วนวงจรในระดับมอสั้นแสดงดังรูป 3.16 วัตถุประสงค์การออกแบบก็เพื่อหาขนาดของมอสในวงจร โดยมีขั้นตอนการออกแบบดังนี้





รูป 3.17 วงจรซีมอสแมนเกต




รูป 3.18 วงจรซีมอนนอร์เกต

### 3.2 วงจรหน่วงเวลาโดยใช้อินเวอร์เตอร์ (VCDL: voltage-controlled delay line)

วงจร VCDL เป็นวงจรหน่วงที่ใช้ตัวอินเวอร์เตอร์โดยทั่วไปแล้วอุปกรณ์ต่างๆ มักมีค่าหน่วงเวลา(ดีเลย์)อินเวอร์เตอร์ก็เช่นกันและเราสามารถควบคุมค่าหน่วงเวลา(ดีเลย์)ได้จากควบคุมกระแสที่เลี้ยงวงจรอินเวอร์เตอร์โดยใช้ **voltage-control** กระแสซึ่งมีรูปแบบวงจรดังรูปที่ 3.19 จากที่ได้ศึกษามามีรูปแบบวงจร VCDL ควบคุม  $I_{ctrl}$  โดย มอส


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3.19 วงจร VCDL: voltage-controlled delay line

### 3.2.1 วงจรควบคุมกระแส (Ictrl) โดย MOS


การใช้วงจรควบคุมแบบควบคุมกระแสไฟเลี้ยงวงจรเกทอินเวอร์เตอร์แสดงดังรูปที่ 3.20



รูปที่ 3.20 วงจร ควบคุมแบบควบคุมกระแสไฟเลี้ยงวงจรเกทอินเวอร์เตอร์

การแบบวงจรให้พิจารณารูปที่ 3.20 เมื่อทำการลดกระแสควบคุม ( $I_{ctrl}$ ) และเมื่อ M1 ทำงาน  $I_1$  จะไหลไปชาร์จ  $C_g$  ระหว่างนี้ จะเกิด Delay Time ขึ้น ค่า Delay Time จะขึ้นอยู่กับปริมาณกระแสควบคุม ( $I_{ctrl}$ ) ว่า จะชาร์จ  $C_g$  ให้ถึงระดับแรงดัน  $V_T$  ของ M3 เพื่อให้ Stage ต่อไปทำงานลักษณะนี้คือพัลส์บวกเข้าและในทางกลับกัน 20 เมื่อทำการเพิ่มกระแสควบคุม ( $I_{ctrl}$ ) และเมื่อ M1 ทำงาน  $I_1$  จะไหลไปชาร์จ  $C_g$  ระหว่างนี้ จะเกิด Delay Time ลด และ M2 จะทำงานตอนพัลส์ลบ  $C_g$  จะ discharge แรงดันตัวมันจนกว่าจะถึง  $V_T$  ของ M4 เพื่อให้ Stage ต่อไปทำงานตอนนี้จะค่า Delay Time เช่นกัน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3.21 แสดงวงจรสำหรับการออกแบบวงจรควบคุมความหน่วงเวลาด้วยแรงดัน โดยใช้

### อินเวอร์เตอร์

โดยสามารถคำนวณได้จากสมการที่ 3.15 เพราะฉะนั้น MOS Transistor ในส่วนของอินเวอร์เตอร์สามารถปรับเปลี่ยนค่าดีเลย์ด้วยค่าความต้านทานเมื่อ MOS อยู่ในสถานะ ON เป็นค่าความต้านทานค่าหนึ่ง โดยจะมีค่าเท่ากับ  $\frac{1}{g_m}$  และค่าคาปาซิแตนซ์  $C_{GS}$  ของ NMOS และ PMOS Transistor เป็นค่าคงที่ ค่าของดีเลย์อินเวอร์เตอร์  $\tau_p$  เราสามารถประมาณได้จาก

$$\tau_p = \frac{C_G (1 + G_M R_V)}{G_M} \quad 3.8$$


จากสมการที่ 3.35 เราประมาณค่าได้ว่า  $G_M R_V \gg 1$  เราสามารถสมมติให้  $R_V = 0$  ได้

$$\tau_p = \frac{C_G}{G_M} \quad 3.9$$


เพราะฉะนั้น  $\tau_p$  เป็นดีเลย์ของแต่ละ Stage ในที่สุดเราสามารถหาค่า Delay Time ควบคุมที่ด้วยแรงดันได้

### 3.2.2 วงจรอมคลื่น pulse-swallow

วงจรอมคลื่น (pulse-swallow) จะทำหน้าที่อม pulse ลูกแรก ไม่ให้ออกทาง output ของวงจรและ output ของวงจรจะมี pulse ลูกที่สองเป็นต้นไป



รูปสัญญาณของวงจรมกลืน(pulse-swallow)



วงจรมกลืน PULSE-SWALLOW


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## บทที่ 4

## ทฤษฎี pulse width demodulator และการประยุกต์ใช้งานDLL


## 4.1 หลักการทำงานของวงจรพัลส์วิธึมอดูเลเตอร์

pulse width demodulator จะส่งเป็นส่งข้อมูลโดยการเข้ารหัสสัญญาณนาฬิกาเพื่อให้มีความกว้างของพัลส์ที่แตกต่างกันระหว่างข้อมูลที่เป็น บิต 0 กับ บิต 1 เพื่อส่งข้อมูลไปกับสัญญาณนาฬิกา ดังรูปที่ 4.1



รูปที่ 4.1 สัญญาณนาฬิกาพัลส์วิธึมอดูเลเตอร์

โดยที่สัญญาณพัลส์วิธึมอดูเลเตอร์ที่มีความกว้างของพัลส์บวก 30% พัลส์ลบ 70% ให้เป็นข้อมูล บิต 1 และสัญญาณพัลส์วิธึมอดูเลเตอร์ที่มีความกว้างของพัลส์บวก 70% พัลส์ลบ 30% ให้เป็นข้อมูล บิต 0 โดยจะใช้วงจรดีมอดูเลเตอร์แยกข้อมูลออกจากสัญญาณนาฬิกาโดยการชั่งเลือก 2 จุดมาเข้าเอ็กซ์คลูซีฟออร์ โดยสัญญาณเหมือนกัน 2 จุดเป็น บิต 0 ต่างกันเป็น บิต 1 ดังรูปที่ 4.2




รูปที่ 4.2 รูปการเลือกจุดชั่งสัญญาณ 2 จุด

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

โดยสามารถเลือกได้โดยจุดที่1คือ ช่วง 1-30% และจุดที่2 ช่วง31-70%

#### 4.2การประยุกต์ใช้งานDLLกับวงจรพัลส์วิธิตีมอสคูเลเตอร์

วงจรพัลส์วิธิตีมอสคูเลเตอร์ ต้องการสัญญาณนาฬิกา ขอบขาขึ้นเพื่อมาเป็นสัญญาณซุ่มเลือกโดยเราจะทำการหน่วงเวลาสัญญาณพัลส์วิธิตีมอสคูเลเตอร์ เพื่อ ตีเลยค่าขอบขาขึ้นของตัวมันไป ตามจุดต่างๆที่จะซุ่มเลือกโดยใช้ DLLตามรูปที่ 4.3



รูปที่4.3 วงจรพัลส์วิธิตีมอสคูเลเตอร์ โดยใช้เทคนิคการหน่วงเวลาด้วยDLL

พิจารณารูปที่ 4.3 แบ่ง พัลส์อินพุทเป็น10ส่วน และเลือกซุ่มที่ 15%และ45% โดยประมาณ มาเป็นสัญญาณนาฬิกาของ D ฟลิปฟลอป ดังรูปที่ 4.3

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


## บทที่ 5

### การออกแบบและผลการทดลองดีเลย์ล็คคูลูป

จากองค์ประกอบพื้นฐานหลักของดีเลย์ล็คคูลูปที่ได้กล่าวมาแล้วในบทที่ 3 ในขั้นตอนนี้ต่อไปจะนำเอาองค์ประกอบดังกล่าวมาสร้างเป็นดีเลย์ล็คคูลูปเพื่อตรวจสอบคุณสมบัติโดยจะสร้าง แบบเอาท์พุทของตัวคักจับเฟสความถี่เป็นแบบแหล่งจ่ายกระแสคงที่ (Charge pump)

#### 5.1 วงจรดีเลย์ล็คคูลูปแบบเอาท์พุทตัวคักจับเฟสความถี่แบบแหล่งจ่ายกระแสคงที่ (Charge-pump)

วงจรดีเลย์ล็คคูลูปดิจิทัลแบบเอาท์พุทของตัวคักจับเฟสความถี่เป็นแบบแหล่งจ่ายกระแสคงที่แสดงดังรูป 5.1




รูปที่ 5.1 วงจรดีเลย์ล็คคูลูปแบบเอาท์พุทของตัวคักจับเฟสความถี่แบบแหล่งจ่ายกระแสคงที่


#### 5.1.1 วงจรหน่วงเวลาควบคุมด้วยแรงดัน (VCDL : voltage-controlled delay line)

##### 1 แหล่งจ่ายกระแส (Current Source) ใช้ในวงจร voltage-controlled delay line

ในวงจรรวมนั้นจะมีแหล่งจ่ายกระแสค่าต่างๆ กัน ดังนั้น การที่จะสร้างแหล่งจ่ายกระแสดังกล่าวจะใช้ MOSFET ที่ทำงานในย่านกระแสอิ่มตัว (Saturation Region) มาต่อกันในลักษณะของวงจรสะท้อนกระแส (Current Mirror) ดังรูปที่ 5.2 และ 5.3



รูปที่ 5.2 วงจรสะท้อนกระแส (Current Mirror) โดยใช้ PMOS



รูปที่ 5.3 วงจรสะท้อนกระแส (Current Mirror) โดยใช้ NMOS

จากวงจรในรูปที่ 5.2 วงจรสะท้อนกระแส (Current Mirror) โดยใช้ PMOS จะได้

$$I_D = \frac{1}{2} \mu_p C_{ox} \left( \frac{W}{L} \right) (V_{GS} - V_{TH})^2 (1 + \lambda V_{DS}) \quad (5.1)$$

จากวงจรในรูปที่ 5.3 วงจรสะท้อนกระแส (Current Mirror) โดยใช้ NMOS จะได้

$$I_D = \frac{1}{2} \mu_n C_{ox} \left( \frac{W}{L} \right) (V_{GS} - V_{TH})^2 (1 + \lambda V_{DS}) \quad (5.2)$$

สำหรับในโครงงานนี้จะใช้วงจรสะท้อนกระแส (Current Mirror) โดยใช้ NMOS จะได้

$$I_{D1} = \frac{1}{2} \mu_n C_{ox} \left( \frac{W}{L} \right) (V_{GS} - V_{TH})^2 (1 + \lambda V_{DS1}) \quad (5.3)$$

$$I_{D2} = \frac{1}{2} \mu_n C_{ox} \left( \frac{W}{L} \right) (V_{GS} - V_{TH})^2 (1 + \lambda V_{DS2}) \quad (5.4)$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

และ  $I_{D1} = I_{REF}$  (5.5)

สามารถคำนวณหาค่า  $I_{D2}$  ได้จาก

$$\frac{I_{D2}}{I_{REF}} = \frac{(W/L)_2}{(W/L)_1} \cdot \frac{1 + \lambda V_{DS2}}{1 + \lambda V_{DS1}} \quad (5.6)$$

เมื่อ  $\lambda$  มีค่าน้อยมากๆ จะได้

$$I_{D2} \approx \frac{(W/L)_2}{(W/L)_1} \cdot I_{REF} \quad (5.7)$$


ดังนั้น

$$I_{D3} \approx \frac{(W/L)_2}{(W/L)_1} \cdot I_{REF} \quad (5.8)$$

$$I_{D4} \approx \frac{(W/L)_2}{(W/L)_1} \cdot I_{REF} \quad (5.9)$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2 พื้นฐานวงจรหน่วงเวลาควบคุมด้วยแรงดัน VCDL (voltage-controlled delay line)




รูปที่ 5.4 วงจรหน่วงเวลาควบคุมด้วยแรงดัน VCDL ระดับ เกทและมอส

โดยจะใช้รูปวงจรงดรูปที่ 5.4 แต่ละใช้ 10 stage โดยจะใช้อัตราส่วน  $W_p/L_p$  กับ  $W_n/L_n$  เท่ากับ 2:1

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


Vcontrol	delay time (ps)	Vcontrol	delay time (ps)
1	1549	3	470.25
1.1	1107	3.1	470.25
1.2	924.52	3.2	470.007
1.3	801.05	3.3	469.85
1.4	657.34	3.4	463.7
1.5	651.36	3.5	470.16
1.6	605.16	3.6	470.42
1.7	570.98	3.7	470.688
1.8	545.65	3.8	471.27
1.9	527.05	3.9	471.894
2	513.18	4	472.52
2.1	502.504	4.1	473.09
2.2	494.55	4.2	473.761
2.3	448.23	4.3	474.436
2.4	483.12	4.4	475.234
2.5	479.02	4.5	476.051
2.6	476.27	4.6	476.936
2.7	474.012	4.7	477.82
2.8	472.56	4.8	478.704
2.9	471.34	4.9	479.504
		5	480.514
		6	490.943
		7	502.504
		8	514.41
		9	526.845
		10	539.334

ความสัมพันธ์ระหว่างแรงดันควบคุมกับค่าหน่วงเวลา



จากการทดลองวงจรVDCLจะได้กราฟความสัมพันธ์โดยที่เมื่อVcontrol เพิ่มขึ้นค่าdelay จะลดลง และเมื่อ Vcontrol ลดลงค่า delay จะเพิ่มขึ้น


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูป 5.5 วงจรของ PWM

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## ผลการทดลองวงจร PULSE-SWALLOW




รูปที่ 5.6 ผลการทดลองวงจร PULSE-SWALLOW

จากการทดลองจะเห็นว่าวงจร PULSE-SWALLOW ทำงานได้ตามที่ออกแบบโดย output จะมีพัลส์  
 ลูกที่ 2 ออกมาเป็นลูกแรก จากรูปจะเห็นว่ามีความ delay ของ D ฟลิปฟลอปและเกท

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


## ผลการทดลองวงจร phase/Frequency Detector,PFD



รูปที่5.7 ผลการทดลองวงจร phase/Frequency Detector,PFD

จากการทดลองจะเห็นว่า QAและQBจะเกิดและหายไปพร้อมกันเพราะในการทดลองนี้เป็นการให้input PFD เท่ากันทั้ง2input

## ผลการทดลอง DLL




รูปที่5.8ผลการทดลอง DLL

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากการทดลอง DLL จะเห็นว่า V control คงที่เหมือน DLL ล็อคแล้ว

ผลการทดลองวงจรพัลส์วีดิรค์มอดูเลเตอร์โดยใช้ DLL



รูปที่ 5.9 ผลการทดลองวงจรพัลส์วีดิรค์มอดูเลเตอร์โดยใช้ DLL

จากการทดลองจะเห็นว่า สัญญาณ sampling สีนํ้าเงิน sampling จุดที่มีความแตกต่างโดยที่ถ้า สัญญาณ delay 15% สีเขียว และ delay 45% สีแดง ต่างกัน จะมี output เป็น HI และถ้าเหมือนกันมี output เป็น LOW

สรุปคุณสมบัติและค่าพารามิเตอร์ของวงจร PWM

Characteristic	Symbol	Value	Units
Maximum Frequency	$f_{max}$	1.05	GHz
Minimum Frequency	$f_{min}$	0.95	GHz
Supply voltage	vdd	3.3	v
Area		49632	micron
Technology		0.18	micron

power consumption

163

mW

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## บทที่ 6

### บทสรุป

ศิลปะสื่อมวลชนสามารถนำไปใช้งานได้หลายอย่างและในโครงการนี้นำมาใช้ในส่วนหนึ่งของระบบการส่งข้อมูล

พื้นฐานความรู้ที่ได้จากการทำโปรเจกต์นี้ทำให้สามารถมองเห็นภาพกระบวนการในการออกแบบ ลวดลายก่อนจะนำไปสร้างกระจกต้นแบบเพื่อใช้ในการผลิตดวงจรรวมต่อไป ถึงแม้ซอฟต์แวร์ที่ใช้จะมีข้อเสียอยู่บ้างและไม่ได้ใช้จริงในโรงงานอุตสาหกรรมและ อุตสาหกรรมประเภทนี้ในประเทศไทยก็ยังเข้ามาไม่ถึง แต่ก็ได้ความรู้ที่ได้เป็นพื้นฐานที่ดีในการออกแบบเพื่อในอนาคตข้างหน้าเทคโนโลยีประเภทนี้อาจจะเข้ามาในเมืองไทย หรือถ้ามีโอกาสได้ศึกษาต่อในอนาคตก็จะเป็นแนวทางที่จะคิดค้นหรือสร้างสรรค์ใหม่ต่อไป ถ้าเรามีพื้นฐานที่ดีแล้วการที่จะเรียนรู้ไปให้ทันกับเทคโนโลยีสมัยใหม่ก็จะเป็นเรื่องที่ไม่ยากอีกต่อไป



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## เอกสารอ้างอิง

- [1] Behzad Razavi , **Design of Analog CMOS Integrated Circuit** , 684 p. 2001  
[2] David A Hodges , **Analysis and Design of Digital Integrated circuits**



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

model parameter of 0.18 micron process for digital IC HW

```
.MODEL MbreakN NMOS ( LEVEL = 7
+VERSION = 3.1 TNOM = 27 TOX = 4.1E-9
+XJ = 1E-7 NCH = 2.3549E17 VTH0 = 0.3761998
+K1 = 0.5817327 K2 = 3.398626E-3 K3 = 1E-3
+K3B = 6.1699302 W0 = 1E-7 NLX = 1.756186E-7
+DVT0W = 0 DVT1W = 0 DVT2W = 0
+DVT0 = 1.4689984 DVT1 = 0.4166442 DVT2 = 8.946887E-3
+U0 = 282.8878274 UA = -1.273908E-9 UB = 2.339211E-18
+UC = 7.500776E-11 VSAT = 1.127903E5 A0 = 2
+AGS = 0.4566255 B0 = 1.795958E-7 B1 = 5E-6
+KETA = -6.481343E-3 A1 = 0 A2 = 0.7480243
+RDSW = 105 PRWG = 0.4431205 PRWB = -0.2
+WR = 1 WINT = 0 LINT = 1.557007E-8
+XL = 0 XW = -1E-8 DWG = -2.430585E-8
+DWB = 1.999491E-8 VOFF = -0.0948017 NFACTOR = 2.1860065
+CIT = 0 CDSC = 2.4E-4 CDSCD = 0
+CDSCB = 0 ETA0 = 2.576968E-3 ETAB = 6.028975E-5
+DSUB = 0.0170442 PCLM = 0.86935 PDIBLC1 = 0.1741253
+PDIBLC2 = 2.173927E-3 PDIBLCB = -0.1 DROUT = 0.7146061
+PSCBE1 = 2.161003E9 PSCBE2 = 1.387607E-9 PVAG = 8.638546E-3
+DELTA = 0.01 RSH = 6.6 MOBMOD = 1
+PRT = 0 UTE = -1.5 KT1 = -0.11
+KT1L = 0 KT2 = 0.022 UA1 = 4.31E-9
+UB1 = -7.61E-18 UC1 = -5.6E-11 AT = 3.3E4
+WL = 0 WLN = 1 WW = 0
+WWN = 1 WWL = 0 LL = 0
+LLN = 1 LW = 0 LWN = 1
+LWL = 0 CAPMOD = 2 XPART = 0.5
+CGDO = 8.24E-10 CGSO = 8.24E-10 CGBO = 1E-12
```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

+CJ = 9.578961E-4 PB = 0.8 MJ = 0.3750441  
 +CJSW = 2.611511E-10 PBSW = 0.8004708 MJSW = 0.1413817  
 +CJSWG = 3.3E-10 PBSWG = 0.8004708 MJSWG = 0.1413817  
 +CF = 0 PVTH0 = 3.880427E-4 PRDSW = -5  
 +PK2 = 7.26317E-4 WKETA = 7.869884E-3 LKETA = -4.658118E-3  
 +PU0 = 33.4918161 PUA = 1.569384E-10 PUB = 5.937982E-24  
 +PVSAT = 1.207596E3 PETA0 = 1.003159E-4 PKETA = -5.568264E-3 )

\*

.MODEL MbreakP PMOS ( LEVEL = 7  
 +VERSION = 3.1 TNOM = 27 TOX = 4.1E-9  
 +XJ = 1E-7 NCH = 4.1589E17 VTH0 = -0.3936248  
 +K1 = 0.5612909 K2 = 0.0334953 K3 = 0  
 +K3B = 16.2564569 W0 = 1E-6 NLX = 1.330761E-7  
 +DVT0W = 0 DVT1W = 0 DVT2W = 0  
 +DVT0 = 0.5975802 DVT1 = 0.2345275 DVT2 = 0.1  
 +U0 = 110.7725713 UA = 1.383056E-9 UB = 2.208861E-21  
 +UC = -1E-10 VSAT = 1.858989E5 A0 = 1.8808667  
 +AGS = 0.3841287 B0 = 3.53381E-7 B1 = 9.07266E-7  
 +KETA = 0.0246598 A1 = 0.4568597 A2 = 0.3  
 +RDSW = 234.5147338 PRWG = 0.5 PRWB = 0.424768  
 +WR = 1 WINT = 0 LINT = 2.741147E-8  
 +XL = 0 XW = -1E-8 DWG = -5.511348E-8  
 +DWB = 1.015739E-8 VOFF = -0.0922144 NFACTOR = 2  
 +CIT = 0 CDSC = 2.4E-4 CDSCD = 0  
 +CDSCB = 0 ETA0 = 1.934508E-3 ETAB = -5.867672E-4  
 +DSUB = 2.411095E-3 PCLM = 1.2012596 PDIBLC1 = 1.418763E-4  
 +PDIBLC2 = -8.336845E-6 PDIBLCB = 0.1 DROUT = 2.918161E-4  
 +PSCBE1 = 4.130996E10 PSCBE2 = 1.59119E-8 PVAG = 0.4003163  
 +DELTA = 0.01 RSH = 7.5 MOBMOD = 1  
 +PRT = 0 UTE = -1.5 KT1 = -0.11  
 +KT1L = 0 KT2 = 0.022 UA1 = 4.31E-9


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

+UB1 = -7.61E-18    UC1 = -5.6E-11    AT = 3.3E4  
 +WL = 0    WLN = 1    WW = 0  
 +WWN = 1    WWL = 0    LL = 0  
 +LLN = 1    LW = 0    LWN = 1  
 +LWL = 0    CAPMOD = 2    XPART = 0.5  
 +CGDO = 6.51E-10    CGSO = 6.51E-10    CGBO = 1E-12  
 +CJ = 1.166499E-3    PB = 0.8426653    MJ = 0.4041965  
 +CJSW = 2.443251E-10    PBSW = 0.811227    MJSW = 0.3145024  
 +CJSWG = 4.22E-10    PBSWG = 0.811227    MJSWG = 0.3145024  
 +CF = 0    PVTH0 = 3.558724E-3    PRDSW = 10.1907428  
 +PK2 = 3.322217E-3    WKETA = 0.0340651    LKETA = -4.332251E-3  
 +PU0 = -2.1784074    PUA = -7.70492E-11    PUB = 1E-21  
 +PVSAT = -50    PETA0 = 7.209832E-5    PKETA = -5.881821E-3 )


\*การวิเคราะห์สัญญาณรบกวน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

1. การวิเคราะห์สัญญาณรบกวนในวงจรขยายผลต่าง



รูปที่ 1 แสดงวงจรขยายผลต่าง



รูปที่ 2 แสดงการคำนวณ input-referred noise ในวงจรขยายผลต่างที่มีโหลดเป็นแหล่งจ่ายกระแส  
จากรูป จะได้ว่า

$$\overline{V_{n,in}^2} = 2\overline{V_{n1}^2} + 2\overline{V_{n3}^2} \quad (1)$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

โดยที่ 
$$\overline{V_{n1}^2} = \frac{\overline{V_{n1,out}^2}}{A_V^2} \quad (2)$$

จากสมการ 
$$\overline{V_{n1,out}^2} = \overline{I_{n,m1}^2} R^2 \quad (3)$$

$$\overline{V_{n1,out}^2} = \left( 4kT\gamma_p g_{m1} + \frac{K_p g_{m1}^2}{C_{ox}(WL)_1 f} \right) (r_{o1} // r_{o3})^2 \quad (4)$$

$$A_V^2 = g_{m1}^2 (r_{o1} // r_{o3})^2 \quad (5)$$

ดังนั้น 
$$\overline{V_{n1}^2} = \frac{4kT\gamma_p}{g_{m1}} + \frac{K_p}{C_{ox}(WL)_1 f} \quad (6)$$

จากสมการ 
$$\overline{V_{n3}^2} = \frac{\overline{V_{n3,out}^2}}{A_V^2} \quad (7)$$

$$\overline{V_{n3,out}^2} = \overline{I_{n,m3}^2} R^2 \quad (8)$$


จะได้ว่า 
$$\overline{V_{n3,out}^2} = \left( 4kT\gamma_n g_{m3} + \frac{K_n g_{m3}^2}{C_{ox}(WL)_3 f} \right) (r_{o1} // r_{o3})^2 \quad (9)$$

$$\overline{V_{n3}^2} = \frac{4kT\gamma_n g_{m3}}{g_{m1}^2} + \frac{K_n}{C_{ox}(WL)_3 f} \left( \frac{g_{m3}^2}{g_{m1}^2} \right) \quad (10)$$

$\therefore \overline{V_{n,in}^2} = 8kT \left( \frac{\gamma_p}{g_{m1}} + \frac{\gamma_n g_{m3}}{g_{m1}^2} \right) + \frac{2K_p}{C_{ox}(WL)_1 f} + \frac{2K_n}{C_{ox}(WL)_3 f} \frac{g_{m3}^2}{g_{m1}^2} \quad (11)$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## 2. การวิเคราะห์สัญญาณรบกวนในวงจรขยายความต้านทาน



รูปที่ 4 แสดงการคำนวณ input-referred noise ในวงจรถ่ายความต้านทาน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากรูป จะได้ว่า 
$$\overline{V_{n,in}^2} = 2\overline{V_{n1}^2} + 2\overline{V_{n5}^2} + 2\overline{V_R^2} \quad (12)$$

โดยที่ 
$$\overline{V_{n1}^2} = \frac{\overline{V_{n1,out}^2}}{A_V^2} \quad (13)$$

จากสมการ 
$$\overline{V_{n1,out}^2} = \overline{I_{n,m1}^2} R_o^2 \quad (14)$$

$$\overline{V_{n1,out}^2} = \left( 4kT\gamma_p g_{m1} + \frac{K_p g_{m1}^2}{C_{ox}(WL)_1 f} \right) R_o^2 \quad (15)$$

$$A_V^2 = g_{m1}^2 R_o^2 \quad (16)$$

ดังนั้น 
$$\overline{V_{n1}^2} = \frac{4kT\gamma_p}{g_{m1}} + \frac{K_p}{C_{ox}(WL)_1 f} \quad (17)$$

จากสมการ 
$$\overline{V_{n5}^2} = \frac{\overline{V_{n5,out}^2}}{A_V^2} \quad (18)$$

$$\overline{V_{n5,out}^2} = \overline{I_{n,m5}^2} R_o^2 \quad (19)$$

จะได้ว่า 
$$\overline{V_{n5,out}^2} = \left( 4kT\gamma_n g_{m5} + \frac{K_n g_{m5}^2}{C_{ox}(WL)_5 f} \right) R_o^2 \quad (20)$$

$$\overline{V_{n5}^2} = \frac{4kT\gamma_n g_{m5}}{g_{m1}^2} + \frac{K_n}{C_{ox}(WL)_5 f} \left( \frac{g_{m5}^2}{g_{m1}^2} \right) \quad (21)$$

จากสมการ 
$$\overline{V_R^2} = \frac{\overline{V_{R,out}^2}}{A_V^2} = \frac{4kTR}{g_{m1}^2 R_o^2} \quad (22)$$

โดยที่ 
$$R_o^2 = r_{o1}^2 g_{m1}^2 R^2 \quad (23)$$

$$\therefore \overline{V_{n,in}^2} = 8kT \left( \frac{\gamma_p}{g_{m1}} + \frac{\gamma_n g_{m5}}{g_{m1}^2} \right) + \frac{2K_p}{C_{ox}(WL)_1 f} + \frac{2K_n}{C_{ox}(WL)_5 f} \frac{g_{m5}^2}{g_{m1}^2} + \frac{8kT}{r_{o1}^2 g_{m1}^4 R} \quad (24)$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

โดยที่	$k$	คือ	Boltzmann constant ( $1.38 \times 10^{-23} J/K$ )
	$T$	คือ	temperature ( $K$ )
	$K_p, K_n$	คือ	process-dependent constant ( $V^2 F$ )
	$\gamma_n, \gamma_p$	คือ	body effect coefficient ( $\sqrt{V}$ )
	$C_{ox}$	คือ	dielectric capacitors ( $F/cm^2$ )



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

นาย ชราธร ว่องวรดา  
ห้อง 3R/1  
รหัสนักศึกษา 46015179

ดร. กิติน วิเชียรหม  
อาจารย์ที่ปรึกษา

3/22/2006

1

รายละเอียดการนำเสนอ

- กล่าวถึงการศึกษาทฤษฎีต่างๆ ที่เกี่ยวข้องกับ วงจร Delay lock loop โดยใช้ออสซิลเลเตอร์
- กล่าวถึงองค์ประกอบพื้นฐานของดีเลย์ล็อกคิปรการออกแบบวงจร Delay lock loop
- กล่าวถึงการใช้งานประยุกต์ใช้งานของวงจร Delay lock loop ในวงจรดีมอดูเลเตอร์ของสัญญาณแบบปรับความกว้างรูปโดยใช้ DLL
- กล่าวถึงการออกแบบและผลการทดลอง
- กล่าวถึงสรุปและวิจารณ์ผลการทดลอง เพื่อเป็นแนวทางในการพัฒนาจรรวมดีมอดูเลเตอร์ของสัญญาณแบบปรับความกว้างรูปโดยใช้ DLL

3/22/2006

3

- วัตถุประสงค์ของโครงการงาน
- 1. ศึกษาลักษณะการทำงานของ DLL
- 2. ออกแบบและสร้างวงจรรวมดีมอดูเลเตอร์ของสัญญาณแบบปรับความกว้างของสัญญาณ โดยใช้ DLL
- 3. พัฒนาเทคนิคใหม่ที่ทำให้ได้อัตราการส่งข้อมูลที่เร็วมากขึ้น

3/22/2006

2


องค์ประกอบพื้นฐาน วงจรดีเลย์ล็อกคิปร

- วงจรหน่วงเวลาควบคุมด้วยแรงดัน VCDL(voltage-controlled delay line)
- ตัวตรวจจับเฟสแบบเฟสความถี่(phase/Frequency Detector, PFD)
- charge-Pump
- LPF หรือ  $C_p$
- วงจร pulse swallow

3/22/2006

4

### องค์ประกอบของดีเลย์ล็อกดูปเดิม




รูปภาพของดีเลย์ล็อกดูป

3/22/2006

5


### รูปสัญญาณการเข้าสู่สถานะล็อกของดีเลย์ล็อกดูป



3/22/2006

7


### องค์ประกอบของดีเลย์ล็อกดูปใหม่



3/22/2006

6

### วงจรหน่วงเวลาควบคุมด้วยแรงดัน VCDL (voltage-controlled delay line)




รูป VCDL ระดับเกท

3/22/2006


8

### หลักการทํางาน VCDL(voltage-controlled delay line)




□ เมื่อปรับ  $I_{ctrl}$  ด้่านบนให้มากขึ้นโดยจะมี  $I_1$  ไหลชรั้ง  $C_g$  เร็วขึ้นในขณะที่ M1 turn on และ M2 turn off จะทำให้ delay time ลดลง


□ เมื่อปรับ  $I_{ctrl}$  ด้่านล่างให้มากขึ้นโดยจะมี  $I_2$  ไหลชรั้ง  $C_g$  เร็วขึ้นในขณะที่ M1 turn off และ M2 turn on จะทำให้ delay time ลดลง



### วงจร pulse swallow




### ตัวตรวจจับเฟสแบบเฟสความถี่(phase/Frequency Detector, PFD) และ charge-Pump




รูปตัวตรวจจับเฟสแบบเฟสความถี่และ charge-Pump

### รูปสัญญาณของ pulse swallow



### วงจรดีเลย์ล็อกดูไบใหม่




3/22/2006

13

### หลักการการทำงานของวงจรถ่ายสัญญาณดิจิตอล

- pulse width modulator ส่งข้อมูลโดยการแปลง digital data ไปเป็น digital signal แบบรับความกว้างของรูปสัญญาณเพื่อส่งข้อมูลไปเป็นสัญญาณ
- วงจรถ่ายสัญญาณดิจิตอลจะทำการแปลง digital signal กลับเป็น digital data



3/22/2006

14


### หลักการการทำงานของวงจรถ่ายสัญญาณดิจิตอล

- สัญญาณพัลส์รหัสของวงจรถ่ายสัญญาณดิจิตอลมีความกว้างพัลส์เท่ากับ 30% พัลส์ลบ 70% ให้เป็น ข้อมูล บิต 1
- สัญญาณพัลส์รหัสของวงจรถ่ายสัญญาณดิจิตอลที่มีความกว้างพัลส์เท่ากับ 70% พัลส์ลบ 30% ให้เป็น ข้อมูล บิต 0
- วงจรดิจิตอลสัญญาณแยกข้อมูลออกจากสัญญาณนาฬิกา โดยการสุ่มเลือก 2 จุดมาเข้าเอ็ทช์จุดซีฟออร์ โดยสัญญาณเหมือนกัน 2 จุดเป็น บิต 0 ต่างกันเป็น บิต 1 ดังรูป

3/22/2006

15

### หลักการการทำงานของวงจรถ่ายสัญญาณดิจิตอล



3/22/2006

16

## ชนิดของ PWM

### ชนิดที่1

- สัญญาณPWMที่มีความกว้างของพัลส์บวก30% พัลส์ลบ 70% ให้เป็น ข้อมูล บิต1และพัลส์บวก70% พัลส์ลบ 30% ให้เป็น ข้อมูล บิต0

### ชนิดที่2

- สัญญาณPWMที่มีความกว้างของพัลส์บวก35% พัลส์ลบ 65% ให้เป็น ข้อมูล บิต1และพัลส์บวก65% พัลส์ลบ 35% ให้เป็น ข้อมูล บิต0

3/22/2006

17

## ชนิดของ PWM

### ชนิดที่3

- สัญญาณPWMที่มีความกว้างของพัลส์บวก40% พัลส์ลบ 60% ให้เป็น ข้อมูล บิต1และพัลส์บวก60% พัลส์ลบ 40% ให้เป็น ข้อมูล บิต0

18


## digital signal ที่เลือกได้

- digital signal ชุดที่3 เหตุผลที่เลือก
- Fmax
- โอกาส error จากส่วน overlap
- จำนวน stage ของการออกแบบ delay line

3/22/2006

19

## การออกแบบและผลการทดลองที่ได้



3/22/2006

20

การออกแบบวงจรหน่วงเวลาควบคุมด้วยแรงดัน

(VCDL : voltage-controlled delay line )

- วิธีออกแบบขนาดของ mos โดยใช้วิธี Sizing หาค่า W

โดย  $L=0.2$  ไมครอน

จะได้  $W_p = 40$  ไมครอน และ  $W_n = 20$  ไมครอน

3/22/2006

21

ผลการทดลองวงจรหน่วงเวลาควบคุมด้วยแรงดัน

(VCDL : voltage-controlled delay line )

Vcontrol	delay time (ps)
1	1535
1.1	1107
1.2	924.52
1.3	801.05
1.4	667.34
1.5	551.36
1.6	455.15
1.7	370.96
1.8	304.55
1.9	257.05
2	213.15
2.1	182.504
2.2	159.55
2.3	146.23
2.4	132.12
2.5	119.02
2.6	106.27
2.7	94.012
2.8	82.556
2.9	71.34


Vcontrol	delay time (ps)
3	470.25
3.1	470.25
3.2	470.07
3.3	469.95
3.4	463.7
3.5	470.16
3.6	470.42
3.7	470.88
3.8	471.27
3.9	471.894
4	472.52
4.1	473.09
4.2	473.761
4.3	474.435
4.4	475.234
4.5	475.051
4.6	475.936
4.7	477.82
4.8	478.704
4.9	479.504
5	480.514
6	490.943
7	502.504
8	514.41
9	526.845
10	539.334

3/22/2006

23

การออกแบบวงจรหน่วงเวลาควบคุมด้วยแรงดัน

(VCDL : voltage-controlled delay line )




3/22/2006

22

ผลการทดลองวงจรหน่วงเวลาควบคุมด้วยแรงดัน

(VCDL : voltage-controlled delay line )

ความสัมพันธ์ระหว่างแรงดันควบคุมกับค่าหน่วงเวลา




Vcontrol (v)

3/22/2006

24

การออกแบบตัวจับเฟสแบบเฟสล็อค (phase/Frequency Detector, PFD) และ charge-Pump




3/22/2006

วงจรจับเฟสแบบพีดี-ควมที่ใช้ในการทดลอง

25


วงจรดีเลตูดูป โดยใช้ MOS



3/

27


การออกแบบตัวจับเฟสแบบเฟสล็อค (phase/Frequency Detector, PFD) และ charge-Pump



3395 D-FF

3/22/2006


26



3/22/2006

28


# วงจร pulse swallow



3/22/2006

29


# วงจร delay line



3/22/2006


31

# วงจร phase/Frequency Detector, PFD



30

# ผลการทดลอง pulse swallow



3/22/2006

32

การนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น กรุณาอย่าให้นำไปใช้ประโยชน์ด้านการค้า  
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ผลการทดลอง phase/Frequency Detector, PFD




3/22/2006

33

ผลการทดลอง วงจรพัลส์วิธิตมอดูเลเตอร์โดยใช้

DLL



3/22/2006

35

ผลการทดลอง DLL




3/22/2006

34

ผลการทดลอง วงจรพัลส์วิธิตมอดูเลเตอร์โดยใช้


DLL



3/22/2006


36

## รูปร่างแบบ layout



39

## รูปการต่อใช้งาน



40

## สรุปและวิจารณ์ผลการทดลอง

- จากการทดลองวางสามารถใช้งานได้ในช่วงความถี่ 950MHz ถึง 1.05GHz


Supply voltage	3.3V
Frequency	0.951.05GHz
Area	49632 micron
Technology	0.18 micron
Power consumption	163 mW

38

แนวทางการพัฒนาวงจรรวมดีมอสดูเตเตอร์แบบปรับความกว้างของรูปสัญญาณโดยใช้ DLL

- ในการประยุกต์ใช้งานจริงของวงจร DLL นั้นอาจจะต้องปรับตัว VCDL ส่วนของ delay line ให้มีจำนวนของอินเวอร์เตอร์มากกว่านี้เพื่อความละเอียดของในการสุ่มเลือกสัญญาณ
- เมื่อปรับความละเอียดของการสุ่มเลือกสัญญาณแล้วอาจจะสามารถเพิ่มจำนวนบิตในการส่งเพื่อเพิ่มความเร็วได้โดยการเลื่อนความกว้างของรูปสัญญาณให้แคบลง

# Capacitor structures



3/22/2006

41

3/22/2006

42

การนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น กรุณาอย่าเผยแพร่โดยไม่ได้รับอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


# Capacitor

- Technology 0.18micron
- Gate Capacitance Coefficient = 2 fF/um
- Self Capacitance Coefficient = 1 fF/um
- Area ของ  $C_p = 20000 \square \text{um}$

3/22/2006

43

# การนำไปใช้งานของ PWM



3/22/2006


44

ผลการทดลองวงจรหน่วงเวลาควบคุมด้วยแรงดัน

(VCDL : voltage-controlled delay line )

ผลการทดลองทางโปรแกรม Pspice

ที่ Vcontrol เท่า 1 V



3/22/2006

45

การออกแบบตัวตรวจจับเฟสแบบฟความถี่(phase/Frequency Detector, PFD) และ charge-Pump

การออกแบบ อินเวอร์เตอร์ ระดับ MOS



อินเวอร์เตอร์ ระดับ เกา


$$R_p = R_{eqp} * L_p / W_p$$

$$R_n = R_{eqn} * L_n / W_n$$

$$R_{eqn} = 12.5k$$

$$R_{eqp} = 30k$$

อินเวอร์เตอร์ ระดับ MOS




ผลการทดลองวงจรหน่วงเวลาควบคุมด้วยแรงดัน

(VCDL : voltage-controlled delay line )

ผลการทดลองทางโปรแกรม Pspice

ที่ Vcontrol เท่า 3.4 V



3/22/2006

46

การออกแบบตัวตรวจจับเฟสแบบฟความถี่(phase/Frequency Detector, PFD) และ charge-Pump


การออกแบบ อินเวอร์เตอร์ ระดับ MOS



อินเวอร์เตอร์ ระดับ เกา

จากสมการ  $R_p$  จะเท่ากับ  $R_n$  เมื่อ  $W_p$  เป็น 2 เท่า ของ  $W_n$

เมื่อ RP เท่ากับ  $R_n$  ทำให้อินเวอร์เตอร์สมมาตรโดยประมาณ



อินเวอร์เตอร์ ที่ยอมให้ถึงความผันผวน


3/22/2006

47

3/22/2006

48

การออกแบบตัวตรวจจับเฟรมบนพลาจิก (phase/Frequency Detector, PFD) และ charge-Pump




3/22/2006

49

แผนเกต ระดับ MOS

แผนเกต ที่เชื่อมถึงเป็นความดันทาน

การออกแบบตัวตรวจจับเฟรมบนพลาจิก (phase/Frequency Detector, PFD) และ charge-Pump




นอร์เกท ระดับ MOS

นอร์เกท ที่เชื่อมถึงเป็นความดันทาน

3/22/2006

50


วงจรตีเล็คทอปเดิม



3/22/2006

51

รูปสัญญาณ phase/Frequency Detector, PFD



3/22/2006

52

การนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่ควรนำเอกสารนี้ไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้