

การออกแบบวงจรประมวลผลสัญญาณแอนะล็อกโดยใช้
วงจรแอนะล็อกสวิตช์สายพานกระแส

DESIGN OF ANALOG SIGNAL PROCESSING CIRCUITS USING
CURRENT CONVEYOR ANALOGUE SWITCHES



วิทยานิพนธ์นี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรปริญญาวิศวกรรมศาสตรดุษฎีบัณฑิต

สาขาวิชาวิศวกรรมไฟฟ้า

คณะวิศวกรรมศาสตร์

สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

พ.ศ. 2560

KMITL-2017-EN-D-018-071

สำนักหอสมุดกลาง พระจอมเกล้าลาดกระบัง

การออกแบบวงจรประมวลผลสัญญาณแอนะล็อกโดยใช้
วงจรแอนะล็อกสวิตช์สายพานกระแส

DESIGN OF ANALOG SIGNAL PROCESSING CIRCUITS USING
CURRENT CONVEYOR ANALOGUE SWITCHES



T148703



ธันสส์ นนทพุธร

THANAT NONTAPUTHA

เลขที่
เลขทะเบียน **148703**
วันเดือนปี **14 มิ.ย. 2560**

b. 00265049
i.

วิทยานิพนธ์นี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรปริญญาวิศวกรรมศาสตรดุษฎีบัณฑิต

สาขาวิชาวิศวกรรมไฟฟ้า

คณะวิศวกรรมศาสตร์

สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

พ.ศ. 2560

KMITL-2017-EN-D-018-071

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

DESIGN OF ANALOG SIGNAL PROCESSING CIRCUITS USING
CURRENT CONVEYOR ANALOGUE SWITCHES



A THESIS SUBMITTED IN PARTIAL FULFILLMENT
OF THE REQUIREMENTS FOR THE DEGREE OF
DOCTOR OF ENGINEERING IN ELECTRICAL ENGINEERING
FACULTY OF ENGINEERING
KING MONGKUT'S INSTITUTE OF TECHNOLOGY LADKRABANG
2017

KMITL-2017-EN-D-018-071

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น เมื่ออนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



COPYRIGHT 2017

FACULTY OF ENGINEERING

KING MONGKUT'S INSTITUTE OF TECHNOLOGY LADKRABANG

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

คณะวิศวกรรมศาสตร์
สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง
ใบรับรองวิทยานิพนธ์

หัวข้อวิทยานิพนธ์ การออกแบบวงจรประมวลผลสัญญาณแอนะล็อกโดยใช้วงจรแอนะล็อกสวิตช์
สายพานกระแส

Thesis Title Design of Analog Signal Processing Circuits Using Current Conveyor Analogue
Switches

นักศึกษา นายธนัสถ์ นนทพุทธร






รหัสประจำตัว 57601017

ปริญญา วิศวกรรมศาสตรดุษฎีบัณฑิต

สาขาวิชา วิศวกรรมไฟฟ้า

อาจารย์ที่ปรึกษาวิทยานิพนธ์ ผศ.ดร.มนตรี คำเงิน

หมายเลขวิทยานิพนธ์ KMITL-2017-EN-D-018-071

| คณะกรรมการสอบวิทยานิพนธ์ | | ลายมือชื่อ |
|--------------------------|---------------|--|
| รศ.ดร.จิระศักดิ์ | ชาญวุฒิศรธรรม |  |
| รศ.ดร.พิพัฒน์ | พรหมมี |  |
| ผศ.ดร.พิเชฐ | ม่วงนวล |  |
| ผศ.ดร.สิรภพ | คู่ประกาย |  |
| ผศ.ดร.มนตรี | คำเงิน |  |

วัน / เดือน / ปี ที่สอบ วันจันทร์ที่ 17 กรกฎาคม พ.ศ. 2560 เวลา 11.00-13.00 น.
สถานที่สอบ ณ อาคาร A ชั้น 5 ห้องประชุม 2

สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง
KING MONGKUT'S INSTITUTE OF TECHNOLOGY LADKRABANG

คณะวิศวกรรมศาสตร์ รับรองแล้ว



(รองศาสตราจารย์ ดร. คมสัน มาลีสี)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษา **ฉบับนี้ คณะวิศวกรรมศาสตร์** ขอสงวนสิทธิ์ในข้อนี้
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต่อจากนี้จึงถือว่าเอกสารทุกครั้งที่มีการนำไปใช้
วันที่ 17 กรกฎาคม พ.ศ. 2560

| | |
|-----------------------------|--|
| หัวข้อวิทยานิพนธ์ | การออกแบบวงจรประมวลผลสัญญาณแอนะล็อกโดยใช้ วงจรแอนะล็อกสวิตช์สายพานกระแส |
| นักศึกษา | นายธนัสถ์ นนทพุทธ |
| รหัสประจำตัว | 57601017 |
| ปริญญา | วิศวกรรมศาสตรดุษฎีบัณฑิต |
| สาขาวิชา | วิศวกรรมไฟฟ้า |
| พ.ศ. | 2560 |
| อาจารย์ที่ปรึกษาวิทยานิพนธ์ | ผศ.ดร. มนต์รี คำเงิน |

บทคัดย่อ

วิทยานิพนธ์ฉบับนี้นำเสนอการออกแบบวงจรกรองความถี่หลายหน้าที่โปรแกรมได้โดยใช้วงจรรขยายความนำถ่ายไอออนสายพานกระแส สามารถทำงานได้ทั้งในโหมดแรงดันและโหมดกระแส วงจรที่นำเสนอจะใช้การควบคุมกระแสไบอัสที่ป้อนให้กับวงจรสายพานกระแสยุคที่สอง ซึ่งเป็นโครงสร้างส่วนแรกของวงจรรขยายความนำถ่ายไอออนสายพานกระแส ให้ทำหน้าที่เป็นแอนะล็อกสวิตช์ใช้สำหรับโปรแกรมเลือกฟังก์ชันของวงจรกรองความถี่แบบต่างๆ ได้ครบทั้งห้าฟังก์ชัน คือ วงจรกรองความถี่ต่ำผ่าน วงจรกรองความถี่สูงผ่าน วงจรกรองความถี่ผ่าน วงจรกรองความถี่หยุด และวงจรกรองผ่านทุกความถี่ การเลือกฟังก์ชันของวงจรกรองความถี่ที่นำเสนอนี้มีความแตกต่างจากบทความอื่นๆ กล่าวคือ วงจรที่นำเสนอสามารถโปรแกรมได้โดยใช้การปรับค่ากระแสไบอัสของวงจรรขยายความนำถ่ายไอออนสายพานกระแส โดยค่าอินพุตและเอาต์พุตยังคงเหมือนเดิม ไม่มีการเปลี่ยนแปลงค่าความถี่ธรรมชาติและตัวประกอบคุณภาพสามารถควบคุมได้ด้วยวิธีทางอิเล็กทรอนิกส์และเป็นอิสระจากกันโดยการปรับกระแสไบอัสของวงจรรขยายความนำถ่ายไอออน สามารถปรับอัตราขยายของวงจรกรองความถี่ทั้งห้าฟังก์ชันได้ อีกทั้งค่าความไวของค่าความถี่ธรรมชาติและตัวประกอบคุณภาพต่อการเปลี่ยนแปลงของค่าอุปกรณ์พาสซีฟและแอกทีฟมีค่าต่ำ วงจรที่นำเสนอใช้เทคโนโลยีซีมอส $0.18 \mu\text{m}$ จาก TSMC คุณสมบัติและการทำงานของวงจรที่นำเสนอสามารถยืนยันได้ด้วยผลการเลียนแบบการทำงานของวงจรโดยใช้โปรแกรม PSPICE

| | |
|----------------|--|
| Thesis | Design of Analog Signal Processing Circuits Using Current Conveyor Analogue Switches |
| Student | Mr. Thanat Nonthaputha |
| Student ID. | 57601017 |
| Degree | Doctor of Engineering |
| Program | Electrical Engineering |
| Year | 2017 |
| Thesis Advisor | Asst. Prof. Dr. Montree Kumngern |

ABSTRACT

This paper presents the design of programmable universal biquadratic filters using current conveyor transconductance amplifiers (CCTAs) which both voltage-mode and current-mode filters can be obtained. The proposed filters use second-generation current conveyor which is the first stage of CCTA to operate as current conveyor analogue switch (CCAS) and it will be used to program the filtering functions such as low-pass, high-pass, band-pass, band-stop and all-pass filters. Unlike previous universal filters, the filtering functions of the proposed filters can be programmed using the bias currents of CCTAs without changing any input and output connections. The natural frequency and quality factor of all filtering functions can be controlled electronically and orthogonally using the bias currents of transconductance amplifiers. Also gain response of all transfer functions can be adjusted. The active and passive sensitivities of the filters are low. The proposed programmable filters have been simulated using 0.18 μm CMOS process from TSMC. PSPICE simulation results are included to confirm workability of the proposed circuits.

กิตติกรรมประกาศ

วิทยานิพนธ์ฉบับนี้สำเร็จลุล่วงไปด้วยดี เนื่องจากได้รับความกรุณา ความเมตตา ความอนุเคราะห์ ให้คำปรึกษา คำแนะนำ ข้อเสนอแนะ และการสนับสนุนที่ดีมากมายโดยตลอดจากอาจารย์ที่ปรึกษาวิทยานิพนธ์ของข้าพเจ้า นั่นคือ ผู้ช่วยศาสตราจารย์ ดร. มนตรี คำเงิน

ข้าพเจ้ารู้สึกทราบบ้างเป็นอย่างไรในความอนุเคราะห์ และขอกราบขอบพระคุณท่านอาจารย์ที่ปรึกษา ผู้ช่วยศาสตราจารย์ ดร. มนตรี คำเงิน อีกครั้งที่คอยอบรม สั่งสอน และให้การชี้แนะแนวทางการแก้ไขปัญหาในการทำวิทยานิพนธ์ตลอดช่วงเวลาของการศึกษา

ขอกราบขอบพระคุณ รองศาสตราจารย์ ดร. พิพัฒน์ พรหมมี รวมทั้ง ผู้ช่วยศาสตราจารย์ ดร. พิเชฐ ม่วงนวล และ ผู้ช่วยศาสตราจารย์ ดร. สิริภพ ตู้ประกาย สำหรับคำแนะนำที่เป็นประโยชน์ต่อการทำวิจัยและทำวิทยานิพนธ์ฉบับนี้

ขอขอบคุณภรรยาและบุตรชายของข้าพเจ้า ที่เสมือนเป็นแรงใจ กำลังใจและแรงผลักดันที่ดีให้ข้าพเจ้าเสมอมา

ขอขอบพระคุณครอบครัว นนทพุท ที่ให้การเลี้ยงดู อบรม สนับสนุนและเป็นกำลังใจที่ดีตลอดมา

ขอขอบคุณเพื่อนๆ พี่ๆ และน้องๆ ทุกคนในภาควิชาวิศวกรรมโทรคมนาคมที่เป็นกำลังใจให้กับข้าพเจ้าในการทำวิทยานิพนธ์ฉบับนี้

สำหรับคุณงามความดีอันใดที่เกิดขึ้นจากการทำวิทยานิพนธ์ฉบับนี้ ข้าพเจ้าขอมอบให้กับบิดามารดา อันเป็นที่รักและเคารพยิ่ง ตลอดจนอาจารย์ที่เคารพรักทุกท่านที่ได้ประสิทธิ์ประสาทวิชาความรู้ให้แก่ข้าพเจ้าเสมอมา

ธนส์ถ์ นนทพุท

สารบัญ

หน้า

| | |
|---|-----|
| บทคัดย่อภาษาไทย..... | I |
| บทคัดย่อภาษาอังกฤษ..... | II |
| กิตติกรรมประกาศ..... | III |
| สารบัญ..... | IV |
| สารบัญตาราง..... | VI |
| สารบัญรูป..... | VII |
| บทที่ 1 บทนำ..... | 1 |
| 1.1 ความเป็นมาและความสำคัญของปัญหา..... | 1 |
| 1.1.1 วงจรแอนะล็อกสวิตช์..... | 1 |
| 1.1.2 วงจรกรองความถี่หลายหน้าที่อันดับสองโปรแกรมได้โดยใช้ วงจรรขยายความนำถ่ายโอนสายพานกระแส..... | 2 |
| 1.2 วัตถุประสงค์ของงานวิจัย..... | 4 |
| 1.3 ขอบเขตของงานวิจัย..... | 5 |
| 1.4 ส่วนประกอบของวิทยานิพนธ์..... | 5 |
| บทที่ 2 ทฤษฎีที่เกี่ยวข้อง..... | 7 |
| 2.1 ทราบดีสคริปต์ปรากฏการณ์สนามที่มีโครงสร้างเป็นตัวนำ-ออกไซด์-สารกึ่งตัวนำ..... | 7 |
| 2.2 วงจรสะท้อนกระแส..... | 12 |
| 2.3 วงจรสายพานกระแสยุคที่สอง..... | 18 |
| 2.4 วงจรแอนะล็อกสวิตช์ชนิดสายพานกระแส..... | 21 |
| 2.5 วงจรรขยายความนำถ่ายโอนสายพานกระแส..... | 23 |
| 2.6 วงจรกรองความถี่..... | 30 |
| 2.7 ค่าความไว..... | 39 |
| 2.8 วงจรความต้านทานทางอิเล็กทรอนิกส์..... | 46 |
| บทที่ 3 งานวิจัยที่เกี่ยวข้อง..... | 48 |
| 3.1 วงจรกรองความถี่ที่โปรแกรมได้..... | 48 |
| 3.1.1 วงจรกรองความถี่หลายหน้าที่โปรแกรมได้ โหมดแรงดัน..... | 48 |
| 3.1.2 วงจรกรองความถี่หลายหน้าที่โปรแกรมได้ โหมดกระแส..... | 64 |
| 3.2 วงจรแอนะล็อกสวิตช์สายพานกระแสโดยใช้ซิมอส..... | 69 |

สารบัญ (ต่อ)

| | หน้า |
|---|------|
| บทที่ 4 การออกแบบวงจรรองความถี่โปรแกรมได้โดยใช้วงจรแอนะล็อกสวิตช์เป็นวงจรพื้นฐาน..... | 73 |
| 4.1 บทนำ..... | 73 |
| 4.2 วงจรรองความถี่หลายหน้าที่โปรแกรมได้ที่น่าเสนอ โหมดแรงดัน..... | 74 |
| 4.3 วงจรรองความถี่หลายหน้าที่โปรแกรมได้ที่น่าเสนอ โหมดกระแส..... | 77 |
| 4.4 การวิเคราะห์ผลกระทบเนื่องจากความไม่เป็นอุดมคติของวงจร..... | 80 |
| 4.5 ผลการเปลี่ยนแปลงการทำงาน..... | 83 |
| 4.6 สรุป..... | 93 |
| บทที่ 5 สรุปและข้อเสนอแนะ..... | 95 |
| 5.1 สรุปผลการวิจัย..... | 95 |
| 5.2 ข้อเสนอแนะจากการวิจัย..... | 98 |
| เอกสารอ้างอิง..... | 99 |
| ภาคผนวก..... | 107 |
| ก พารามิเตอร์ของมอสทรานซิสเตอร์ที่ใช้ในการจำลองการทำงานด้วยโปรแกรม PSPICE..... | 108 |
| ข บทความวิจัยที่ได้รับการตีพิมพ์..... | 111 |
| ประวัติผู้เขียน..... | 112 |

สารบัญตาราง

| ตารางที่ | หน้า |
|--|------|
| 2.1 คุณสมบัติของความไวสัมพัทธ์..... | 41 |
| 3.1 การโปรแกรมค่าดิจิทัลสำหรับใช้ในวงจรบวก-ลบ..... | 71 |
| 4.1 การโปรแกรมค่าอินพุตสำหรับวงจรรองความถี่ที่นำเสนอสำหรับโหมดแรงดันในรูปที่ 4.2 และโหมดกระแสในรูปที่ 4.3 | 77 |
| 4.2 ค่าขนาดอัตราส่วน W/L ของมอสทรานซิสเตอร์สำหรับรูปที่ 2.24 (ก) รูปที่ 2.24 (ข) รูปที่ 4.2 และรูปที่ 4.3..... | 84 |
| 4.3 ค่าพารามิเตอร์ต่างๆ จากผลการเลียนแบบการทำงานของวงจรสายพานกระแสและวงจรรขยายความนำถ่ายโอนสายพานกระแส ในรูปที่ 2.11 และรูปที่ 2.24..... | 85 |
| 5.1 การเปรียบเทียบคุณสมบัติของวงจรรองความถี่ที่นำเสนอกับวงจรที่เคยมีผู้นำเสนอมาแล้ว..... | 96 |
| 5.2 การเปรียบเทียบคุณสมบัติของวงจรรองความถี่ที่นำเสนอกับวงจรรองความถี่หลายหน้าที่โปรแกรมได้ที่เคยมีผู้นำเสนอมาแล้ว..... | 97 |

สารบัญรูป

| รูปที่ | หน้า |
|--|------|
| 2.1 โครงสร้างพื้นฐานของมอสเฟท..... | 8 |
| 2.2 สัญลักษณ์ของมอสเฟทชนิดต่างๆ ทั้งแบบ 3 และ 4 ขา..... | 9 |
| 2.3 การต่อวงจรเพื่อทดสอบการทำงานของมอสเฟท..... | 10 |
| 2.4 กราฟคุณสมบัติทางเอาท์พุทของมอสเฟท..... | 11 |
| 2.5 วงจรสะท้อนกระแสพื้นฐานที่สร้างจากเอ็นมอส..... | 13 |
| 2.6 วงจรสะท้อนกระแสพื้นฐานที่สร้างจากพีมอส..... | 14 |
| 2.7 วงจรสะท้อนกระแสวิลสัน..... | 15 |
| 2.8 วงจรสะท้อนกระแสวิลสันปรับปรุง..... | 16 |
| 2.9 วงจรสะท้อนกระแสแคสโคด..... | 16 |
| 2.10 วงจรสะท้อนกระแสแคสโคดไฟเลี้ยงต่ำ..... | 17 |
| 2.11 โครงสร้างของวงจรสายพานกระแสยุคที่สองที่สร้างมาจากซีมอส..... | 19 |
| 2.12 วงจรสมมูลของวงจรสายพานกระแสยุคที่สองแบบอุดมคติ..... | 20 |
| 2.13 วงจรสมมูลของวงจรสายพานกระแสยุคที่สองแบบไม่อุดมคติ..... | 20 |
| 2.14 การทำงานของวงจรแอนะล็อกสวิตช์..... | 21 |
| 2.15 วงจรแอนะล็อกสวิตช์ที่สร้างจากวงจรสายพานกระแส..... | 22 |
| 2.16 การประยุกต์ใช้งานวงจรแอนะล็อกสวิตช์สายพานกระแส โหมดแรงดัน..... | 22 |
| 2.17 การประยุกต์ใช้งานวงจรแอนะล็อกสวิตช์สายพานกระแส โหมดกระแส..... | 23 |
| 2.18 วงจรสมมูลทางอุดมคติของการทำงานในลักษณะแรงดันควบคุมแหล่งจ่ายกระแส..... | 24 |
| 2.19 สัญลักษณ์ของวงจรขยายความนำถ่ายไอออน..... | 24 |
| 2.20 วงจรสมมูลทางอุดมคติของวงจรขยายความนำถ่ายไอออน..... | 24 |
| 2.21 วงจรขยายความนำถ่ายไอออนอย่างง่ายโดยใช้มอสทรานซิสเตอร์..... | 25 |
| 2.22 ความสัมพันธ์ระหว่างค่ากระแสเอาท์พุทต่อแรงดันผลต่างของอินพุท..... | 26 |
| 2.23 สัญลักษณ์ของวงจรขยายความนำถ่ายไอออนสายพานกระแส..... | 27 |
| 2.24 สัญลักษณ์และโครงสร้างของวงจรขยายความนำถ่ายไอออนสายพานกระแส ที่สร้างมาจากซีมอส..... | 28 |
| 2.25 หลักการพื้นฐานของระบบวงจรรองความถี่..... | 31 |
| 2.26 คุณสมบัติของวงจรรองความถี่ต่ำผ่าน..... | 33 |
| 2.27 ตำแหน่งของซีโรและโพลตามคุณสมบัติของวงจรรองความถี่ต่ำผ่านอันดับสอง..... | 34 |
| 2.28 คุณสมบัติของวงจรรองความถี่สูงผ่าน..... | 34 |
| 2.29 ตำแหน่งของซีโรและโพลตามคุณสมบัติของวงจรรองความถี่สูงผ่านอันดับสอง..... | 35 |

สารบัญญรูป (ต่อ)

| รูปที่ | หน้า |
|--|------|
| 2.30 คุณสมบัติของวงจรรองแถบความถี่ผ่าน..... | 36 |
| 2.31 ตำแหน่งของซีโรและโพลตามคุณสมบัติของวงจรรองแถบความถี่ผ่านอันดับสอง..... | 36 |
| 2.32 คุณสมบัติของวงจรรองแถบความถี่หยุด..... | 37 |
| 2.33 ตำแหน่งของซีโรและโพลตามคุณสมบัติของวงจรรองแถบความถี่หยุดอันดับสอง..... | 37 |
| 2.34 คุณสมบัติของวงจรรองผ่านทุกความถี่อันดับสอง..... | 38 |
| 2.35 ตำแหน่งของซีโรและโพลตามคุณสมบัติของวงจรรองผ่านทุกความถี่อันดับสอง..... | 38 |
| 2.36 วงจรความต้านทานทางอิเล็กทรอนิกส์..... | 46 |
| 3.1 วงจรรองความถี่ที่โปรแกรมได้ นำเสนอโดย H. A. Alzaher และคณะ..... | 49 |
| 3.2 วงจรรองความถี่ที่โปรแกรมได้ นำเสนอโดย H. A. Alzaher..... | 50 |
| 3.3 วงจรรองความถี่ที่โปรแกรมได้ นำเสนอโดย T. M. Hassan และ S. A. Mahmoud... | 52 |
| 3.4 วงจรรองความถี่ที่โปรแกรมได้ นำเสนอโดย D. Singh และ N. Afzal ปี ค.ศ. 2013... | 53 |
| 3.5 วงจรรองความถี่ที่โปรแกรมได้ นำเสนอโดย H. A. Alzaher และ N. A. Tasadduq... | 55 |
| 3.6 วงจรรองความถี่ที่โปรแกรมได้ นำเสนอโดย D. Singh และ N. Afzal ปี ค.ศ. 2014... | 56 |
| 3.7 วงจรรองความถี่ที่โปรแกรมได้ นำเสนอโดย D. Singh และ N. Afzal ปี ค.ศ. 2015 ที่สามารถทำงานได้ทั้งโหมดกระแสและโหมดแรงดัน..... | 57 |
| 3.8 วงจรรองความถี่ที่โปรแกรมได้ นำเสนอโดย D. Singh และ N. Afzal ในวารสาร Circuit, Systems and Signal Processing ปี ค.ศ. 2016..... | 59 |
| 3.9 วงจรรองความถี่ที่โปรแกรมได้ นำเสนอโดย D. Singh และ N. Afzal ในวารสาร Analog Integrated Circuits and Signal Processing ปี ค.ศ. 2016..... | 63 |
| 3.10 วงจรรองความถี่ที่โปรแกรมได้โหมดกระแส นำเสนอโดย H. Alzaher..... | 65 |
| 3.11 วงจรแอนะล็อกสวิตช์สายพานกระแส นำเสนอโดย C. Premont และคณะ..... | 69 |
| 3.12 วงจรแอนะล็อกสวิตช์สายพานกระแส นำเสนอโดย A. Monpapassorn..... | 70 |
| 3.13 การประยุกต์ใช้งานวงจรแอนะล็อกสวิตช์สายพานกระแส นำเสนอโดย A. Monpapassorn..... | 70 |
| 3.14 การประยุกต์ใช้งานวงจรแอนะล็อกสวิตช์สายพานกระแส นำเสนอโดย K. Angkeaw และ P. Prommee..... | 72 |
| 4.1 บล็อกไดอะแกรมการออกแบบวงจรรองความถี่หลายหน้าที่โปรแกรมได้..... | 73 |
| 4.2 วงจรรองความถี่หลายหน้าที่โปรแกรมได้โดยใช้วงจรขยายความนำถ่ายไอออนสายพาน กระแส โหมดแรงดัน..... | 74 |

สารบัญรูป (ต่อ)

| รูปที่ | หน้า |
|---|------|
| 4.3 วงจรกรองความถี่หลายหน้าที่โปรแกรมได้โดยใช้วงจรขยายความนำถ่ายโอนสายพาน กระแส โหมดกระแส..... | 78 |
| 4.4 วงจรสะท้อนกระแสแบบหลายเอาต์พุต..... | 79 |
| 4.5 วงจรเทียบเคียงความไม่เป็นอุดมคติของวงจรขยายความนำถ่ายโอนสายพานกระแส.... | 81 |
| 4.6 ผลการเลียนแบบคุณลักษณะทางไฟฟ้ากระแสตรงของวงจรสายพานกระแส..... | 86 |
| 4.7 ผลการเลียนแบบการทำงานของฟังก์ชันวงจรกรองความถี่ต่ำผ่าน วงจรกรองความถี่ สูงผ่าน วงจรกรองความถี่ผ่าน และวงจรกรองความถี่หยุด จากวงจรที่นำเสนอในรูปที่ 4.2 และรูปที่ 4.3..... | 87 |
| 4.8 ผลตอบสนองทางขนาดและเฟสของฟังก์ชันวงจรกรองผ่านทุกความถี่จากวงจรที่ นำเสนอในรูปที่ 4.2 และรูปที่ 4.3..... | 88 |
| 4.9 ผลการเลียนแบบการทำงานของวงจรฟังก์ชันวงจรกรองความถี่ผ่านเมื่อทำการ ปรับเปลี่ยนค่ากระแสไบอัส I_b | 89 |
| 4.10 ผลการเลียนแบบการทำงานของวงจรฟังก์ชันวงจรกรองความถี่ผ่านเมื่อทำการปรับ ค่ากระแสไบอัส I_{b4} | 90 |
| 4.11 ค่าความผิดเพี้ยนทางฮาร์มอนิกรวมของวงจรกรองความถี่ที่นำเสนอในโหมดแรงดัน... | 90 |
| 4.12 ค่าความผิดเพี้ยนทางฮาร์มอนิกรวมของวงจรกรองความถี่ที่นำเสนอในโหมดกระแส... | 91 |
| 4.13 ค่าฮิสโตรแกรมโดยใช้การวิเคราะห์แบบ Monte-Carlo ของฟังก์ชันวงจรกรองความถี่ ผ่านเมื่อค่าตัวเก็บประจุ C_1 และ C_2 เปลี่ยนแปลงไป 5 เปอร์เซ็นต์..... | 91 |
| 4.14 ผลการเลียนแบบการทำงานของฟังก์ชันวงจรกรองความถี่ผ่านโดยใช้การวิเคราะห์ แบบ Monte-Carlo เมื่อค่าตัวเก็บประจุ C_1 และ C_2 เปลี่ยนแปลงไป 5 เปอร์เซ็นต์..... | 92 |
| 4.15 ผลการเลียนแบบการทำงานของฟังก์ชันวงจรกรองความถี่ผ่าน เมื่อมีการเปลี่ยนแปลง ค่าอุณหภูมิที่ 0, 25, 75 และ 100 °C..... | 93 |

บทที่ 1

บทนำ

1.1 ความเป็นมาและความสำคัญของปัญหา

1.1.1 วงจรแอนะล็อกสวิตช์

วงจรแอนะล็อกสวิตช์ (Analog switch) คือวงจรที่ใช้สัญญาณดิจิทัลหรือสัญญาณแอนะล็อกเป็นสัญญาณควบคุมสำหรับการปิด-เปิดการทำงานให้กับวงจรไฟฟ้าหรือวงจรรีเลย์อิเล็กทรอนิกส์ เหมือนลักษณะการทำงานของสวิตช์ โดยที่ขนาดของสัญญาณทางด้านอินพุตจะต้องมีค่าเท่ากับขนาดของสัญญาณทางด้านเอาต์พุต สามารถสร้างได้จากอุปกรณ์อิเล็กทรอนิกส์หลายชนิด เช่น ทรานซิสเตอร์ เอสซีอาร์ (Silicon controlled rectifier : SCR) เฟท (Field-effect transistor : FET) [1] มอสเฟท (metal-oxide-semiconductor field-effect transistor) [2] และซีมอส (Complementary MOS : CMOS) [3] เป็นต้น และได้มีการนำไปประยุกต์ใช้งานในด้านต่างๆ อย่างแพร่หลาย เช่น คอมพิวเตอร์ เครื่องมือวัด และวงจรทางด้านระบบสื่อสาร [4] นอกเหนือจากนั้น วงจรแอนะล็อกสวิตช์ยังสามารถนำไปใช้งานแทนอุปกรณ์ประเภทรีเลย์ สวิตช์สองทางสำหรับวงจรอย่างง่ายได้ [5] เป็นต้น และเมื่อพิจารณาถึงวงจรมอสเฟทที่มีการนำไปสร้างเป็นวงจรรวมหรือไอซี (Integrated circuits : IC) โดยทั่วไปที่มีขายอยู่ในท้องตลาดนั้น สามารถนำวงจรแอนะล็อกสวิตช์ไปประยุกต์ใช้งานได้อย่างกว้างขวางมากมาย ทั้งในวงจรดิจิทัลและวงจรแอนะล็อก ยกตัวอย่างเช่น ไอซีเบอร์ TS12A12511/TS12A451X/TS12A4451X ของบริษัท Texas Instruments (TI) [6], ไอซีเบอร์ NX3L4051 ของบริษัท NXP Semiconductor [7], ไอซีเบอร์ ADG508F/ADG509F ของบริษัท Analog Device [8] ไอซีเบอร์ MAX4541/MAX4544 ของบริษัท MAXIM Integrated [9] และ AS11P2TLR/ AS11P2TLR ของบริษัท ST Microelectronics [10] เป็นต้น แต่วงจรแอนะล็อกสวิตช์ดังกล่าวยังมีข้อจำกัดที่เกิดจากความต้านทานภายใน ขณะที่วงจรมีสถานะทำงาน อีกทั้งยังจำเป็นต้องใช้แหล่งจ่ายแรงดันไฟเลี้ยงที่มีค่าสูง เช่น แรงดันไฟเลี้ยง 2.7 โวลต์ – 12 โวลต์ สำหรับ ไอซีเบอร์ MAX4541/MAX4544 หรือแรงดันไฟเลี้ยง ± 15 โวลต์ สำหรับไอซีเบอร์ ADG508F/ADG509F เป็นต้น วงจรจึงจะสามารถทำงานได้ และยังทำให้มีอัตราการบริโภคกำลังงานที่สูงตามไปด้วย

ปัจจุบันได้มีการออกแบบวงจรแอนะล็อกสวิตช์โดยใช้วงจรสายพานกระแส (Current conveyor analogue switch: CCAS) ที่สร้างมาจากซีมอส [3], [11] และได้มีการนำวงจรแอนะล็อกสวิตช์โดยใช้วงจรสายพานกระแสที่สร้างมาจากซีมอสไปประยุกต์ใช้ในวงจรต่างๆ มากมาย เช่น วงจรบวก-ลบโปรแกรมได้ [12] วงจรขอปเปอร์มอดูเลเตอร์ (Chopper modulator) [13] และวงจรเพิ่มอัตราขยายโปรแกรมได้ [14] เป็นต้น จากการสำรวจบทความทางวิชาการและงานวิจัยที่ตีพิมพ์ในวารสารต่างๆ จะเห็นได้ว่า วงจรแอนะล็อกสวิตช์ที่สร้างจากวงจรสายพานกระแส นั้น จะใช้แหล่งจ่ายแรงดันไฟเลี้ยงที่มีค่าต่ำ สามารถควบคุมการทำงานของสวิตช์ด้วยค่ากระแสไบอัส I_c นำไปใช้งานเกี่ยวกับวงจรต่างๆ

ได้เป็นอย่างดี และเนื่องจากข้อดีของวงจรสายพานกระแสที่มีอยู่เดิม เช่น มีโครงสร้างไม่ซับซ้อน แบนด์วิดท์กว้าง และมีความเป็นเชิงเส้นสูงกว่าออปแอมป์ [15] ทำให้วงจรแอนะล็อกสวิตช์โดยใช้วงจรสายพานกระแสจึงเป็นที่น่าสนใจเป็นอย่างยิ่ง

1.1.2 วงจรกรองความถี่หลายหน้าที่อันดับสองโปรแกรมได้โดยใช้วงจรขยายความนำถ่ายโณนสายพานกระแส

วงจรกรองความถี่เป็นวงจรที่นำมาใช้งานอย่างแพร่หลายทางด้านระบบควบคุม ระบบเครื่องมือวัดฯ และทางด้านระบบโทรคมนาคม เป็นต้น ปัจจุบันได้มีการออกแบบวงจรกรองความถี่ด้วยหลักการและทฤษฎีใหม่ๆ จากนักวิจัยอย่างต่อเนื่อง โดยเฉพาะอย่างยิ่งวงจรกรองความถี่หลายหน้าที่ ถือเป็นวงจรกรองความถี่ที่มีการนำมาใช้งานและมีความสำคัญมาก เป็นวงจรที่สามารถให้ฟังก์ชันการกรองความถี่ได้หลายฟังก์ชันภายในวงจรเดียวกัน คือ วงจรกรองความถี่ต่ำผ่าน วงจรกรองความถี่สูงผ่าน วงจรกรองความถี่ผ่าน วงจรกรองความถี่หยุด และวงจรกรองผ่านทุกความถี่ โดยมากแล้ววงจรกรองความถี่หลายหน้าที่ มักจะถูกพัฒนาให้เป็นวงจรกรองความถี่หลายหน้าที่อันดับสอง ที่มีข้อดีกว่าวงจรกรองความถี่ทั่วไปคือ วงจรสามารถให้ฟังก์ชันการกรองความถี่ได้หลายรูปแบบโดยที่ไม่ต้องเปลี่ยนแปลงโครงสร้างของวงจร และถูกพัฒนาให้สามารถนำไปใช้งานในอันดับที่สูงกว่าได้ [16] วงจรกรองความถี่หลายหน้าที่อันดับสองได้มีการนำมาใช้งานอย่างกว้างขวางในงานด้าน วงจรไฟฟ้า วงจรอิเล็กทรอนิกส์และระบบการสื่อสาร ยกตัวอย่างเช่น การนำไปใช้งานในวงจรเฟสล็อกลูป วงจรปุ่มกดโทรศัพท์และวงจรครอสโอเวอร์เน็ตเวิร์กสำหรับตู้ลำโพงแบบ 3 ทิศทาง [17]

จากการสำรวจบทความทางวิชาการเกี่ยวกับงานวิจัยที่เกี่ยวข้องของวงจรกรองความถี่หลายหน้าที่อันดับสองซึ่งถูกนำเสนอใน [18-40] หากพิจารณาตามจำนวนอินพุตและเอาต์พุตของวงจรที่นำเสนอในบทความทางวิชาการดังกล่าว สามารถแบ่งวงจรกรองความถี่หลายหน้าที่อันดับสองตามจำนวนอินพุตและเอาต์พุตได้ 3 รูปแบบคือ แบบหนึ่งอินพุต-หลายเอาต์พุต (Single input-multiple output : SIMO) [18-28] แบบหลายอินพุต-หนึ่งเอาต์พุต (Multiple input- single output : MISO) [21, 29-34] แบบหลายอินพุต-หลายเอาต์พุต (Multiple input-multiple output : MIMO) [35-40] วงจรกรองความถี่หลายหน้าที่อันดับสองแบบหลายอินพุต-หนึ่งเอาต์พุตและหลายอินพุต-หลายเอาต์พุตนั้น สามารถเลือกฟังก์ชันการกรองความถี่ที่เอาต์พุตได้โดยการกำหนดสัญญาณที่อินพุต ส่วนประกอบของวงจรมักจะใช้อุปกรณ์แอกทีฟและพาสซีฟต่อรวมด้วยจำนวนน้อยกว่าวงจรปกติทั่วไป แต่อย่างไรก็ตามวงจรยังคงมีความจำเป็นที่จะต้องมีส่วนประกอบเพิ่มเติม เช่น สัญญาณอินพุตที่ป้อนให้กับวงจรต้องเป็นแบบหลายอินพุต/สองอินพุต (สองอินพุตขึ้นไป) มีความจำเป็นในการกลับขั้วสัญญาณอินพุต หรือมีความจำเป็นในการเปลี่ยนแปลงโครงสร้างของวงจร เป็นต้น ความจำเป็นดังกล่าวเป็นอุปสรรคสำคัญสำหรับการต่อวงจร โดยเฉพาะอย่างยิ่ง วงจรกรองความถี่ที่ทำงานในโหมดแรงดัน เนื่องจากวงจรมีความจำเป็นต้องใช้อุปกรณ์แอกทีฟและพาสซีฟสำหรับการต่อในวงจรเป็นจำนวนมาก ในขณะที่วงจรกรองความถี่หลายหน้าที่อันดับสองแบบหนึ่งอินพุต-หลาย

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เอาท์พุท มีข้อดีกว่าคือ เมื่อทำการป้อนสัญญาณอินพุทให้กับวงจร สามารถเลือกฟังก์ชันการกรองความถี่ที่สัญญาณเอาท์พุทได้โดยตรงโดยปราศจากเงื่อนไขในการเปลี่ยนแปลงโครงสร้างของวงจร แต่ยังมีข้อจำกัดอยู่บางประการ นั่นคือ โครงสร้างวงจรจะมีขนาดใหญ่กว่าเมื่อนำไปเปรียบเทียบกับวงจรกรองความถี่หลายหน้าที่อันดับสองแบบหลายอินพุท-หนึ่งเอาท์พุทและหลายอินพุท-หลายเอาท์พุท

โครงสร้างของวงจรกรองความถี่หลายหน้าที่อันดับสองแบบหนึ่งอินพุท-หลายเอาท์พุท ที่เป็นที่รู้จักกันดีก็คือ วงจรกรองความถี่เคอร์วิน-ฮูเอลสแมน-นิวคอมบ์ (Kerwin-Huelsman-Newcomb : KHN) [41] โดยโครงสร้างหลักของวงจรที่ใช้ จะใช้อุปกรณ์แอกทีฟคือ ออปแอมป์ทั้งหมดจำนวน 3 ตัว สามารถให้ฟังก์ชันการกรองความถี่ทางเอาท์พุทได้ 3 ฟังก์ชัน คือ วงจรกรองความถี่ต่ำผ่าน วงจรกรองความถี่สูงผ่าน และวงจรกรองความถี่ผ่าน อีกทั้งหากต้องการฟังก์ชันการกรองความถี่ทางเอาท์พุทครบทั้ง 5 ฟังก์ชัน คือ วงจรกรองความถี่ต่ำผ่าน วงจรกรองความถี่สูงผ่าน และวงจรกรองความถี่ผ่าน วงจรกรองความถี่หยุด และวงจรกรองผ่านทุกความถี่ สามารถทำได้โดยการต่อออปแอมป์เพิ่มเข้าไปในวงจรอีก 2 ตัว โดยที่ค่าความถี่ธรรมชาติและควอลิตี้แฟกเตอร์สามารถควบคุมได้และเป็นอิสระจากกัน แต่เนื่องด้วยข้อจำกัดต่างๆ ของออปแอมป์ ทำให้วงจรไม่สามารถทำงานที่ความถี่สูงได้เนื่องจากถูกจำกัดจากค่าผลคูณอัตราขยายแบนด์วิดท์ (Gain bandwidth product : GBW) พิสัยพลวัต (Dynamic range) และอัตราการสลูว์ (Slew rate) ต่ำ เป็นต้น

ต่อมาได้มีนักวิจัยนามว่า ซีดรา (Sedra) และ สมิธ (Smith) นำเสนอวงจรสายพานกระแสยุคที่หนึ่ง (First generation current conveyor : CCI) [42] และได้พัฒนามาเป็นวงจรสายพานกระแสยุคที่สอง (Second generation current conveyor : CCII) [15] ซึ่งเป็นอุปกรณ์แอกทีฟสำเร็จรูปที่ได้รับความนิยมนำมาใช้ออกแบบวงจรอิเล็กทรอนิกส์ เนื่องจากมีโครงสร้างที่ไม่ซับซ้อน มีแบนด์วิดท์กว้าง และมีความเป็นเชิงเส้นสูงกว่าออปแอมป์ [43] จึงได้มีการนำเอาวงจรสายพานกระแสยุคที่สองมาประยุกต์ใช้งานในวงจรกรองความถี่หลายหน้าที่อันดับสองที่สามารถกำหนดค่าอินพุทเพื่อให้ได้ฟังก์ชันที่เอาท์พุทที่ต้องการได้ซึ่งได้ถูกนำเสนอไว้ใน [44-47] นอกจากวงจรสายพานกระแสยุคที่สองแล้วยังมีอุปกรณ์แอกทีฟอีกชนิดหนึ่งที่ถูกนำมาใช้งานอย่างกว้างขวางนั่นก็คือ วงจรขยายความนำถ่ายโอน (Operational transconductance amplifier : OTA) หรือบางครั้งอาจจะเรียกสั้นๆ ได้ว่า วงจรโอทีเอ เป็นอุปกรณ์แอกทีฟที่สามารถควบคุมการทำงานได้ด้วยวิธีทางอิเล็กทรอนิกส์ ได้รับความนิยมนำมาใช้งานทางด้านการออกแบบวงจรอิเล็กทรอนิกส์ เนื่องจากอุปกรณ์ชนิดนี้สามารถควบคุมค่าความนำถ่ายโอน (Transconductance : g_m) ได้ด้วยกระแสไบอัสจากภายนอก และสามารถหลีกเลี่ยงการใช้ตัวต้านทานภายนอกได้ จึงเหมาะสำหรับการนำไปสร้างเป็นวงจรรวม (Integrated circuit : IC) [48] หรือไอซีนั่นเอง

เมื่อไม่นานมานี้ ได้มีการนำเอาวงจรสายพานกระแสยุคที่สองและวงจรขยายความนำถ่ายโอนมาต่อรวมเข้าด้วยกัน เรียกว่า วงจรขยายความนำถ่ายโอนสายพานกระแส (Current conveyor transconductance amplifier : CCTA) [49] เป็นอุปกรณ์แอกทีฟอีกชนิดหนึ่งที่สามารถควบคุมการ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ทำงานได้ด้วยวิธีทางอิเล็กทรอนิกส์ ได้รับความนิยมนำมาใช้งานทางด้านการออกแบบวงจรแอนะล็อก และได้มีการนำไปประยุกต์ใช้งานสำหรับวงจรรองความถี่หลายหน้าที่อันดับสอง โดยถูกนำเสนอไว้ใน [50-60] โครงสร้างของวงจรที่ถูกนำเสนอตั้งกล่าวนี้นี้ เมื่อทำการพิจารณาแบ่งตามลักษณะโหมดการใช้งาน สามารถแบ่งได้คือ การใช้งานในโหมดแรงดัน [50, 57-59] การใช้งานในโหมดกระแส [52-56, 60] และสามารถใช้งานทั้งในโหมดแรงดันและโหมดกระแสได้ [51]

จะเห็นได้ว่าการสำรวจบทความทางวิชาการที่เกี่ยวข้องกับการนำวงจรขยายความนำถ่ายโอนสายพานกระแสมาประยุกต์ใช้งานในวงจรรองความถี่หลายหน้าที่อันดับสองจากอดีตมาจนถึงปัจจุบัน ยังมีข้อจำกัดต่างๆ เช่น สามารถนำไปใช้งานได้เพียงโหมดแรงดันหรือโหมดกระแสเพียงโหมดเดียว อีกทั้งวงจรใน [51] นั้น การใช้งานในโหมดแรงดันมีความจำเป็นต้องทำการเปลี่ยนแปลงโครงสร้างวงจร จึงจะสามารถใช้งานในโหมดกระแสได้ ส่วนวงจรที่ใช้งานในโหมดกระแสนั้น มีการใช้ตัวต้านทานและตัวเก็บประจุแบบลอยตัวจำนวนมาก อีกทั้งเอาท์พุทของวงจรที่ใช้งานในโหมดกระแสไม่สามารถให้ฟังก์ชันการกรองความถี่ครบทั้ง 5 ฟังก์ชัน

ดังนั้นจากปัญหาที่ได้นำเสนอไปแล้วข้างต้น วิทยานิพนธ์นี้จึงขอเสนอการออกแบบวงจรประมวลผลสัญญาณแอนะล็อกโดยใช้วงจรแอนะล็อกสวิตช์สายพานกระแสสำหรับวงจรรองความถี่หลายหน้าที่โปรแกรมได้โดยใช้วงจรขยายความนำถ่ายโอนสายพานกระแส วงจรที่ได้นำเสนอนี้สามารถใช้งานได้ทั้งในโหมดแรงดันและโหมดกระแส เอาท์พุทของวงจรสามารถให้ฟังก์ชันการกรองความถี่ครบทั้ง 5 ฟังก์ชัน แต่ละฟังก์ชันการกรองความถี่สามารถโปรแกรมได้ โดยการปรับค่ากระแสไบแอส ทำให้วงจรสายพานกระแสซึ่งอยู่ส่วนแรกของวงจรขยายความนำถ่ายโอนสายพานกระแส ทำหน้าที่เป็นแอนะล็อกสวิตช์ สำหรับสวิตช์ให้เป็นค่าดิจิทัลเพื่อเลือกวงจรรองความถี่แต่ละฟังก์ชันได้โดยไม่ต้องปรับเปลี่ยนโครงสร้างของวงจร

1.2 วัตถุประสงค์ของงานวิจัย

1.2.1 เพื่อศึกษาและวิเคราะห์การทำงานของวงจรสายพานกระแสที่ทำหน้าที่เป็นวงจรแอนะล็อกสวิตช์

1.2.2 เพื่อศึกษาและวิเคราะห์การทำงานของวงจรรองความถี่หลายหน้าที่อันดับสอง

1.2.3 เพื่อวิเคราะห์ สังเคราะห์ ออกแบบ และประยุกต์ใช้งานวงจรแอนะล็อกสวิตช์สายพานกระแส สำหรับวงจรรองความถี่หลายหน้าที่โปรแกรมได้โดยใช้วงจรขยายความนำถ่ายโอนสายพานกระแส

1.3 ขอบเขตของงานวิจัย

1.3.1 ออกแบบวงจรรองความถี่หลายหน้าที่โปรแกรมได้โดยใช้วงจรขยายความนำถ่ายโอนสายพานกระแส จำนวน 4 ตัว ที่สามารถใช้งานได้ทั้งในโหมดแรงดันและโหมดกระแส เอาท์พุทของวงจรสามารถให้ฟังก์ชันการกรองความถี่ครบทั้ง 5 ฟังก์ชัน ได้แก่ วงจรรองความถี่ต่ำผ่าน วงจรรอง

ความถี่สูงผ่าน วงจรกรองความถี่ผ่าน วงจรกรองความถี่หยุด และวงจรกรองผ่านทุกความถี่ โดยแต่ละฟังก์ชันการกรองความถี่นั้นสามารถโปรแกรมได้ด้วยกระแสไบแอส เพื่อให้วงจรสายพานกระแสซึ่งอยู่ส่วนแรกของวงจรมายืดความนำถ่ายโอนสายพานกระแส ทำงานเป็นวงจรแอนะล็อกสวิตช์ ทำการสวิตช์เพื่อเลือกค่าฟังก์ชันการกรองความถี่ที่ต้องการ ทำให้วงจรที่นำเสนอไม่จำเป็นต้องเปลี่ยนแปลงโครงสร้างของวงจร ค่าความถี่ธรรมชาติและตัวประกอบคุณภาพสามารถควบคุมได้ด้วยวิธีทางอิเล็กทรอนิกส์และเป็นอิสระจากกันโดยการปรับกระแสไบแอสของวงจรมายืดความนำถ่ายโอนสามารถปรับอัตราการขยายของวงจรกรองความถี่ทั้งห้าฟังก์ชันได้ ค่าความไวของค่าความถี่ธรรมชาติและตัวประกอบคุณภาพต่อการเปลี่ยนแปลงของค่าอุปกรณ์แอกทีฟและพาสซีฟมีค่าต่ำ

1.3.2 วงจรที่นำเสนอใช้เทคโนโลยีซีมอส 0.18 μm จาก TSMC คุณสมบัติและการทำงานของวงจรที่นำเสนอสามารถยืนยันได้ด้วยผลการเลียนแบบการทำงานของวงจรโดยใช้โปรแกรม PSPICE

1.4 ส่วนประกอบของวิทยานิพนธ์

วิทยานิพนธ์ฉบับนี้ได้แบ่งเนื้อหาออกเป็น 5 บท ซึ่งในแต่ละบทมีเนื้อหาโดยสังเขปดังนี้

บทที่ 1 บทนำ กล่าวถึงความเป็นมาและความสำคัญของปัญหาของงานวิจัย นำมาซึ่งวัตถุประสงค์และขอบเขตของงานวิจัย

บทที่ 2 ทฤษฎีที่เกี่ยวข้อง ซึ่งเป็นทฤษฎีที่เกี่ยวข้องกับงานวิจัยประกอบด้วย ทฤษฎีเกี่ยวกับมอสเฟตหรือมอสทรานซิสเตอร์ ซึ่งเป็นอุปกรณ์หลักที่ใช้ในวิทยานิพนธ์ วงจรสะท้อนกระแส วงจรสายพานกระแสยุคที่สอง วงจรแอนะล็อกสวิตช์สายพานกระแส วงจรมายืดความนำถ่ายโอนสายพานกระแส วงจรกรองความถี่ ค่าความไว และวงจรความต้านทานทางอิเล็กทรอนิกส์ ซึ่งทั้งหมดที่กล่าวมานั้น เป็นวงจรสำคัญที่สอดคล้องกับงานวิจัยในวิทยานิพนธ์

บทที่ 3 งานวิจัยที่เกี่ยวข้อง กล่าวถึงงานวิจัย ที่เป็นบทความทางวิชาการ และงานวิจัยที่ตีพิมพ์ในวารสารต่างๆ สำหรับวงจรกรองความถี่หลายหน้าที่อันดับสองโปรแกรมได้ วงจรแอนะล็อกสวิตช์สายพานกระแส และการประยุกต์ใช้งานวงจรแอนะล็อกสวิตช์สายพานกระแส

บทที่ 4 การออกแบบวงจรกรองความถี่โปรแกรมได้โดยใช้วงจรแอนะล็อกสวิตช์เป็นวงจรพื้นฐานนำเสนองานวิจัยเกี่ยวกับการประยุกต์ใช้งานวงจรแอนะล็อกสวิตช์สายพานกระแส เนื้อหาในบทนี้จะประกอบด้วย บทนำ วงจรที่นำเสนอโหมดแรงดันและโหมดกระแส การวิเคราะห์ผลกระทบเนื่องจากความไม่เป็นอุดมคติของวงจร ผลการเลียนแบบการทำงาน และสรุป ซึ่งจะนำเสนอวงจรกรองความถี่หลายหน้าที่โปรแกรมได้โดยใช้วงจรมายืดความนำถ่ายโอนสายพานกระแส เป็นการออกแบบการวิเคราะห์ และการสังเคราะห์วงจรกรองความถี่หลายหน้าที่โปรแกรมได้โดยใช้วงจรมายืดความนำถ่ายโอนสายพานกระแสทั้งในโหมดกระแสและโหมดแรงดัน ทั้งในกรณีที่วงจรมายืดความนำถ่ายโอนสายพานกระแสทำงานเป็นอุดมคติและไม่เป็นอุดมคติ โดยวงจรที่นำเสนอสามารถโปรแกรมค่าได้จากการประยุกต์ใช้งานวงจรแอนะล็อกสวิตช์สายพานกระแสที่อยู่ภายในวงจรมายืดความนำถ่ายโอน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สายพานกระแสให้ทำหน้าที่โปรแกรมเลือกค่าฟังก์ชันวงจรรองความถี่ ทั้งนี้วงจรที่นำเสนอได้จำลองผลการเลียนแบบการทำงานของวงจรด้วยโปรแกรม PSPICE โดยใช้เทคโนโลยีซีมอส 0.18 μm จาก TSMC

บทที่ 5 บทสรุปและข้อเสนอแนะ จะกล่าวถึงผลสรุปของงานวิจัยที่ได้นำเสนอไว้ในวิทยานิพนธ์ รวมทั้งข้อเสนอแนะเพื่อเป็นแนวทางในการพัฒนาต่อไป



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 2

ทฤษฎีที่เกี่ยวข้อง

ในบทนี้เป็นทฤษฎีที่เกี่ยวข้อง ซึ่งประกอบด้วย มอสเฟทหรือทรานซิสเตอร์ปรากฏการณ์สนามที่มีโครงสร้างเป็นตัวนำ-ออกไซด์-สารกึ่งตัวนำ [61] วงจรสะท้อนกระแส วงจรสายพานกระแส ยุคที่สอง วงจรแอนะล็อกสวิตช์สายพานกระแส วงจรขยายความนำถ้ายอนสายพานกระแส วงจรกรองความถี่ ค่าความไว และวงจรความต้านทานทางอิเล็กทรอนิกส์

2.1 ทรานซิสเตอร์ปรากฏการณ์สนามที่มีโครงสร้างเป็นตัวนำ-ออกไซด์-สารกึ่งตัวนำ


ทรานซิสเตอร์ปรากฏการณ์สนามที่มีโครงสร้างเป็นตัวนำ-ออกไซด์-สารกึ่งตัวนำ (Metal oxide semiconductor field effect transistor : MOSFET) เป็นอุปกรณ์แอกทิฟที่สำคัญที่สุดในวงจรรวม บางครั้งอาจถูกเรียกสั้นๆ ว่า มอสเฟทหรือมอสทรานซิสเตอร์ นั่นเอง เป็นอุปกรณ์สารกึ่งตัวนำชนิดหนึ่งซึ่งใช้สนามไฟฟ้าควบคุมปริมาณการไหลของกระแสในช่องทางเดินกระแส ปัจจุบันได้มีการนำเอา มอสเฟทเข้ามาแทนที่ไบโพลาร์ทรานซิสเตอร์ เนื่องจากกระบวนการผลิตที่ได้ถูกพัฒนาขึ้นอย่างต่อเนื่องส่งผลให้มอสเฟทที่ถูกสร้างขึ้นมามีคุณลักษณะที่ใกล้เคียงกับอุดมคติมาก จนกลายเป็นทรานซิสเตอร์ที่ได้รับการตอบรับมากที่สุดในวงการอุตสาหกรรมไฟฟ้าและอิเล็กทรอนิกส์ ซึ่งหากทำการเปรียบเทียบระหว่างมอสเฟทกับไบโพลาร์ทรานซิสเตอร์แล้ว มอสเฟทมีโครงสร้างและขั้นตอนการผลิตที่ไม่ซับซ้อน มีขนาดเล็กทำให้มีความจุมากกว่าในกรณีที่พื้นที่บนชิพ (Chip) มีขนาดจำกัด มีความต้านทานอินพุตสูง และสัญญาณรบกวนต่ำ ทำให้มอสเฟทเป็นทรานซิสเตอร์ที่ปรากฏอยู่บนวงจรรวมมากที่สุด [61]

2.1.1 โครงสร้างและสัญลักษณ์ของมอสเฟท

มอสเฟทสามารถแบ่งตามชนิดของสารกึ่งตัวนำที่ถูกแพร่ลงบนฐานรองได้ออกเป็น 2 ชนิด คือ พีมอส (PMOS) และเอ็นมอส (NMOS) ดังแสดงในรูปที่ 2.1(ก) และ รูปที่ 2.1(ข) กล่าวคือ หากเป็นมอสเฟทชนิดพีมอส สารกึ่งตัวนำชนิดพี (P-type) จะถูกแพร่ลงบนฐานรองที่เป็นสารกึ่งตัวนำชนิดเอ็น (N-type) ในทางกลับกัน หากเป็นมอสเฟทชนิดเอ็นมอส สารกึ่งตัวนำชนิดเอ็นจะถูกแพร่ลงบนฐานรองที่เป็นสารกึ่งตัวนำชนิดพี อีกทั้งมอสเฟททั้งสองชนิดนี้ยังสามารถแบ่งตามชนิดการทำงานได้เป็น เอ็นฮานซ์เมนต์มอสเฟท (Enhancement MOSFET) และดีเพลทชันมอสเฟท (Depletion MOSFET) ทั้งนี้โครงสร้างพื้นฐานของมอสเฟทชนิดพีมอสและเอ็นมอสในรูปที่ 2.1 (ก) และ รูปที่ 2.1 (ข) จะประกอบไปด้วยขาที่ใช้งานทั้งหมดจำนวน 4 ขา คือ ขาซอร์ส (Source) ขาเกต (Gate) ขาเดรน (Drain) และขาบอดี้ (Body) โดยทั่วไปขาบอดี้จะต่อรวมเข้ากับขาซอร์ส สารกึ่งตัวนำที่ถูกแพร่ลงบนฐานรองคือขาซอร์สและขาเดรน บนผิวหน้าระหว่างซอร์สและเดรนจะมีแผ่นฟิล์มบางๆ คือ ซิลิกอนไดออกไซด์ (Silicon dioxide : SiO_2) ส่วนบนของซิลิกอนไดออกไซด์จะมีโลหะซึ่งทำจากโพลี

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ซิลิกอน (Poly silicon) ส่วนนี้เรียกว่าขาคท ความยาวระหว่างสารกึ่งตัวนำที่ชาซอร์สและชาเตรน เรียกว่า ความยาวช่องทางเดินกระแส (Channel length : L) ความกว้างของชาซอร์สและชาเตรน เรียกว่า ความกว้างช่องทางเดินกระแส (Channel width : W)




รูปที่ 2.1 โครงสร้างพื้นฐานของมอสเฟต

(ก) ชนิดพีมอส (ข) ชนิดเอ็นมอส

รูปที่ 2.2 แสดงสัญลักษณ์ของมอสเฟตชนิดต่างๆ ทั้งที่เป็นแบบ 3 ขาและแบบ 4 ขา โดยรูปที่ 2.2 (ก) (ข) (ค) และ (ง) เป็นสัญลักษณ์ของมอสเฟตแบบ 3 ขา คือ เอ็นฮานเมนต์มอสเฟต ชนิดเอ็นมอส เอ็นฮานเมนต์มอสเฟตชนิดพีมอส ดีเฟลทชันมอสเฟตชนิดเอ็นมอสและดีเฟลทชัน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

มอสเฟตชนิดพีมอส ตามลำดับ เมื่อแรงดันระหว่างขาเกตดีและขาซอร์สมีค่าเท่ากับศูนย์ ส่วนรูปที่ 2.2 (จ) (ฉ) (ช) และ (ซ) เป็นสัญลักษณ์ของมอสเฟตแบบ 4 ขา คือ เอ็นฮานเมนต์มอสเฟตชนิดเอ็นมอส เอ็นฮานเมนต์มอสเฟตชนิดพีมอส ดีเฟลทชันมอสเฟตชนิดเอ็นมอสและดีเฟลทชันมอสเฟตชนิดพีมอส ตามลำดับ เมื่อแรงดันระหว่างขาเกตดีและขาซอร์สมีค่าไม่เท่ากับศูนย์ วิธีการสังเกตสัญลักษณ์เพื่อให้ทราบว่า เป็นมอสเฟตชนิดใดนั้น สามารถทำได้โดยการดูที่หัวลูกศรที่ขาซอร์ส โดยมอสเฟตเอ็นมอสแบบ 3 ขา หัวลูกศรหันออกจากขาเกต ส่วนมอสเฟตแบบ 4 ขา หัวลูกศรหันเข้าขาเกต




รูปที่ 2.2 สัญลักษณ์ของมอสเฟตชนิดต่างๆ ทั้งแบบ 3 และ 4 ขา

- (ก) และ (จ) เอ็นฮานเมนต์มอสเฟตชนิดเอ็นมอส
- (ข) และ (ฉ) เอ็นฮานเมนต์มอสเฟตชนิดพีมอส
- (ค) และ (ช) ดีเฟลทชันมอสเฟตชนิดเอ็นมอส
- (ง) และ (ซ) ดีเฟลทชันมอสเฟตชนิดพีมอส

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.1.2 การทดสอบการทำงานและคุณสมบัติต่างๆ ของมอสเฟต

มอสเฟตมีคุณลักษณะการทำงานโดยใช้แรงดันไฟฟ้าควบคุมปริมาณกระแส ในที่นี้จะยกตัวอย่างลักษณะการทำงานของเอ็นมอสในรูปแบบที่ 2.1 (ข) โดยการทดสอบการทำงานของมอสเฟตสามารถต่อวงจรได้ดังรูปที่ 2.3 กล่าวคือขณะที่ไม่มีแรงดันไบอัสที่ขาเกต มอสจะอยู่ในสภาวะหยุด (Off) การนำกระแส หรือไม่มีการนำกระแส แต่เมื่อหากมีแรงดันไบอัสที่ขาเกต และทำให้ไบอัสที่ขาเดรนเป็นบวกเมื่อเทียบกับขาซอร์ส (ขาที่มีค่าไบอัสแรงดันสูงกว่าเป็นขาเดรนเสมอ) ทำให้เกิดการเหนี่ยวนำอิเล็กตรอน ซึ่งเป็นพาหะส่วนน้อยในฐานรองชนิดพี เกิดเป็นช่องทางเดินกระแส ทำให้กระแสอิเล็กตรอนซึ่งเป็นพาหะส่วนมากของซอร์สและเดรนสามารถไหลได้ กระแสที่ไหลผ่านขาเดรนสามารถเขียนเป็นสมการได้ดังสมการที่ (2.1) [62]



รูปที่ 2.3 การต่อวงจรเพื่อทดสอบการทำงานของมอสเฟต

$$I_D = \mu_n C_{ox} \frac{W}{L} \left(V_{GS} - V_{TH} - \frac{V_{DS}}{2} \right) V_{DS} ; \quad V_{GS} \geq V_{TH} \quad (2.1)$$

โดย I_D คือ กระแสเดรน

μ_n คือ ค่าความคล่องของโฮลหรืออิเล็กตรอน (Surface mobility of carrier)

C_{ox} คือ ค่าความจุต่อพื้นที่ของเกตออกไซด์ (Capacitance per unit area of the gate oxide)

W คือ ความกว้างของช่องทางเดินกระแส

L คือ ความยาวของช่องทางเดินกระแส


V_{GS} คือ ความต่างศักย์ระหว่างเกตกับซอร์ส

V_{TH} คือ ค่าแรงดันเทรชโฮลด์ (Threshold voltage)

V_{DS} คือ ความต่างศักย์ระหว่างเดรนกับซอร์ส

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

หากพิจารณาโครงสร้างพื้นฐานของวงจรมอสเฟตชนิดพีเอ็มอสในรูปที่ 2.1 (ก) นั้น จะมีไดโอดแฝงอยู่ในลักษณะหันหน้าชนกันระหว่างชาเดรนและชาซอร์ส ในทางกลับกัน วงจรมอสเฟตชนิดเอ็นเอ็มอสในรูปที่ 2.1 (ข) จะมีไดโอดแฝงอยู่ในลักษณะหันหลังชนกันระหว่างชาเดรนและชาซอร์ส [63] ดังนั้นหากป้อนแรงดันระหว่างชาเดรนและชาซอร์สที่มีค่าต่ำกว่าค่าแรงดันที่ไดโอดทำงาน พบว่าจะไม่มีกระแสไหลผ่าน แต่เมื่อไรก็ตามที่มีการป้อนแรงดันระหว่างชาเดรนและชาซอร์สที่มีค่าสูงกว่าค่าแรงดันที่ไดโอดทำงาน ไดโอดจะทำงานในโหมดพังทลาย (Breakdown operation) ก็จะทำให้มีกระแสไหลระหว่างชาเดรนและชาซอร์ส



รูปที่ 2.4 กราฟคุณสมบัติทางเอาท์พุทของมอสเฟต

เพื่อให้มอสเฟตในรูปที่ 2.3 ทำงานอย่างเหมาะสม สามารถอธิบายการทำงานของมอสเฟตได้เป็น 3 ช่วง แสดงดังกราฟในรูปที่ 2.4 โดยแต่ละช่วงการทำงานจะขึ้นอยู่กับค่า คือ $V_{GS} - V_{TH}$ กล่าวคือ การทำงานช่วงแรกของมอสเฟตจะอยู่ในช่วงไม่นำกระแส (Cut off region) คือ ค่า $|V_{GS}| - |V_{TH}|$ มีค่าเท่ากับศูนย์ หรือมีค่าเป็นลบ ค่ากระแสเดรนในสมการที่ (2.1) จะมีค่าเท่ากับ

$$I_D = 0 ; |V_{GS}| - |V_{TH}| < 0 \quad (2.2)$$

ช่วงที่ 2 ถ้า $|V_{GS}| - |V_{TH}| > 0$ และ $0 < |V_{DS}| < |V_{GS}| - |V_{TH}|$ แล้ว มอสเฟตจะอยู่ในช่วงของการนำกระแสไม่อิ่มตัว (Non-saturation) หรือการนำกระแสในโหมดเชิงเส้น (Linear region) ค่ากระแสเดรนในสมการที่ (2.1) จะมีค่าเท่ากับ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$I_D = \mu_n C_{ox} \frac{W}{L} \left(V_{GS} - V_{TH} - \frac{V_{DS}}{2} \right) V_{DS} \quad (2.3)$$

จากสมการที่ (2.3) พบว่า ลักษณะการเปลี่ยนแปลงระหว่างค่ากระแส I_D กับค่า V_{DS} มีการเปลี่ยนแปลงเป็นแบบพาราโบลาคว่ำและค่ากระแส I_D มีค่าสูงสุดเมื่อ $V_{DS} = V_{GS} - V_{TH}$ ดังนั้น

$$I_{D(\max)} = \frac{1}{2} \mu_n C_{ox} \frac{W}{L} (V_{GS} - V_{TH})^2 \quad (2.4)$$

สมการความสัมพันธ์ระหว่างค่ากระแส I_D กับค่าแรงดัน V_{DS} ในสมการที่ (2.3) สามารถใช้ทำนายพฤติกรรมของมอสเฟตได้เฉพาะในช่วงการนำกระแสในโหมดเชิงเส้นเท่านั้น เนื่องจากค่า I_D ของมอสเฟตจากการทดลองจริงไม่ได้มีการเปลี่ยนแปลงแบบพาราโบลาคว่ำ (ขาขึ้นมีการเปลี่ยนแปลงแบบพาราโบลา แต่ขาลงไม่มีการเปลี่ยนแปลง) สาเหตุมาจากปรากฏการณ์ที่จำนวนพาหะที่ขาเดรนมีค่าเท่ากับศูนย์ [64] เมื่อ $V_{DS} = V_{GS} - V_{TH}$ โดยเรียกปรากฏการณ์นี้ว่า “ปรากฏการณ์พินชออฟ” (Pinch off) และเรียกแรงดัน V_{DS} ดังกล่าวไว้ว่า “แรงดันพินชออฟ” หรือ แรงดันอิ่มตัว (Saturation voltage : V_{DSAT}) ดังนั้น ช่วงการทำงานของมอสเฟตช่วงที่ 3 เมื่อ $V_{DS} > V_{DSAT}$ คือช่วงการนำกระแสในโหมดอิ่มตัว (Saturation region) สมการค่ากระแส I_D สามารถเขียนได้คือ

$$I_D = \frac{1}{2} \mu_n C_{ox} \frac{W}{L} (V_{GS} - V_{TH})^2 \quad (2.5)$$

2.2 วงจรสะท้อนกระแส


วงจรสะท้อนกระแส (Current mirror) เป็นวงจรที่มีความสำคัญวงจรหนึ่ง สามารถสร้างขึ้นมาจากทั้งไบโพลาร์และมอสทรานซิสเตอร์ เพื่อให้สอดคล้องกับวิทยานิพนธ์ จะขอกล่าวถึงเฉพาะวงจรสะท้อนกระแสที่สร้างมาจากมอสทรานซิสเตอร์เท่านั้น

2.2.1 วงจรสะท้อนกระแสพื้นฐาน

วงจรสะท้อนกระแสพื้นฐาน (Simple current mirror) ที่สร้างจากมอสทรานซิสเตอร์ แสดงดังรูปที่ 2.5 เป็นวงจรที่มีขั้วอย่างน้อย 3 ขั้ว ได้แก่ ขั้วจตุรรวมจะเป็นจุดต่อแหล่งจ่ายไฟหรือกราวด์ ขั้วขาเข้าหรือขั้วอินพุท และขั้วขาออกหรือขั้วเอาต์พุท การทำงานของวงจรจะทำหน้าที่สะท้อนกระแสจากอินพุท (I_{in}) หรืออาจถูกเรียกว่ากระแสอ้างอิง (I_{ref}) ไปยังเอาต์พุทหรือเรียกว่ากระแสเอาต์พุท (I_o) โดยกระแสเอาต์พุทที่ถูกสะท้อนมานี้จะมีความสัมพันธ์อย่างคงที่กับกระแสอินพุทนั้นทำให้องค์ประกอบต่างๆ เช่น แรงดันเอาต์พุท แหล่งจ่าย และผลของอุณหภูมิ ไม่สามารถส่งผลกระทบต่อวงจรสะท้อนกระแสได้ ในทางอุดมคติ วงจรสะท้อนกระแสมีคุณสมบัติทางไฟฟ้า คือ ที่จุดอินพุทของสัญญาณมีค่าความต้านทานต่ำ และมีค่าความต้านทานสูงที่จุดเอาต์พุทของสัญญาณ จึงเหมาะสำหรับการนำไปประยุกต์ใช้งานต่างๆ เป็นอย่างมาก โดยเฉพาะใช้เป็นแหล่งกำเนิดกระแส

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

คงที่ (Constant Current Source) [65] ภาคขยายกำลังในเครื่องขยายเสียง ภาคขยายกำลังของ เซอร์โวมอเตอร์ [66] นอกจากนี้สามารถนำไปใช้เป็นวงจรถยายกระแส (Current amplifier) [2] ได้อีกด้วย



รูปที่ 2.5 วงจรสะท้อนกระแสพื้นฐานที่สร้างจากเอ็นมอส

ในปัจจุบันวงจรถยายกระแสจำนวนมากได้ถูกพัฒนาขึ้นดังแสดงใน [2, 65, 67-70] โดยรูปที่ 2.5 แสดงวงจรถยายกระแสพื้นฐานที่สร้างจากเอ็นมอสอย่างง่าย จำนวน 2 ตัว คือ M_1 และ M_2 มีแหล่งจ่ายกระแสคงที่ I_{ref} เป็นกระแสทางอินพุต และ I_o เป็นกระแสทางเอาต์พุตหรือกระแสที่ถูกสะท้อน สามารถอธิบายการทำงานเบื้องต้นได้คือ เมื่อมอสเฟต M_1 มีค่า $V_{DS1} = V_{GS}$ ดังนั้น M_1 จะทำงานในช่วงอิ่มตัว และสมมติให้ M_2 มีค่า $V_{DS2} \geq V_{GS} - V_{TH2}$ ดังนั้น M_2 ทำงานในช่วงอิ่มตัว กระแสของ M_1 และ M_2 มีค่าเท่ากับสมการที่ (2.6) และสมการที่ (2.7) ตามลำดับ

$$I_{D1} = I_{ref} = \frac{1}{2} \mu_n C_{ox} \left(\frac{W}{L} \right)_1 (V_{GS} - V_{TH1})^2 (1 + \lambda V_{DS1}) \quad (2.6)$$

$$I_{D2} = I_o = \frac{1}{2} \mu_n C_{ox} \left(\frac{W}{L} \right)_2 (V_{GS} - V_{TH2})^2 (1 + \lambda V_{DS2}) \quad (2.7)$$

โดยทั่วไป M_1 และ M_2 ในรูปที่ 2.5 มักจะถูกสร้างลงบนแผ่นวงจรรวมพร้อมๆ กัน ดังนั้น มอสเฟตทั้งสองจึงมีความสมพ้องกัน ค่าพารามิเตอร์เชิงโครงสร้าง (Physical Parameter) ต่างๆ ทั้งหมด เช่น μ_n , C_{ox} , V_{TH} ฯลฯ มีค่าเท่ากัน ดังนั้นเมื่อทำการเปรียบเทียบกระแสอินพุตกับกระแสเอาต์พุต แล้ว ทำให้อัตราส่วนระหว่างสมการที่ (2.6) ต่อ (2.7) สามารถเขียนได้ดังสมการที่ (2.8)


$$\frac{I_o}{I_{ref}} = \frac{(W/L)_2 (1 + \lambda V_{DS2})}{(W/L)_1 (1 + \lambda V_{DS1})} \quad (2.8)$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากสมการที่ (2.8) จะสังเกตเห็นว่าอัตราส่วนของกระแส I_o / I_{ref} ขึ้นอยู่กับขนาดของ มอสทรานซิสเตอร์ M_1 และ M_2 ซึ่งในการออกแบบ สามารถกำหนดค่าอัตราส่วนระหว่างความกว้าง ช่องทางเดินกระแส W กับความยาวช่องทางเดินกระแส L ได้ ถ้า $(W/L)_1$ มีค่าเท่ากับ $(W/L)_2$ กระแส ที่เอาท์พุทก็จะมีค่าเท่ากับกระแสที่อินพุท หรืออาจจะกล่าวได้ว่ากระแสที่อินพุทถูกสะท้อนไปยัง กระแสที่เอาท์พุทดังสมการ

$$\frac{I_o}{I_{ref}} = \frac{I_{D2}}{I_{D1}} = \frac{(1 + \lambda V_{DS2})}{(1 + \lambda V_{DS1})} \quad (2.9)$$

นอกจากนี้สามารถสร้างวงจรสะท้อนกระแสพื้นฐานโดยใช้มอสเฟตชนิดพีมอสได้เช่นกัน แสดงดังรูปที่ 2.6 จากรูปประกอบด้วยพีมอสจำนวนสองตัวต่อกันในลักษณะเช่นเดียวกับวงจรในรูปที่ 2.5 กล่าวคือ M_1 ต่อในลักษณะเสมือนไดโอด ในขณะที่เอาท์พุทอยู่ที่ขาเดรนของ M_2 ทำให้มีค่าความต้านทานอินพุทและอัตราส่วนของกระแส I_o / I_{ref} ของวงจรสะท้อนกระแสแบบพีมอสเหมือนแบบเอ็นมอส ทุกประการ



รูปที่ 2.6 วงจรสะท้อนกระแสพื้นฐานที่สร้างจากพีมอส


สังเกตได้ว่า สมการที่ (2.6) และสมการที่ (2.7) ซึ่งแสดงสมการกระแส I_D ในโหมดอิมิต์วั้น มีค่า $(1 + \lambda V_{DS1})$ เพิ่มเติมมาจากค่าสมการกระแส I_D สำหรับโหมดอิมิต์วในสมการที่ (2.5) ซึ่งยังไม่มีค่าสัมประสิทธิ์การมอดูเลตความยาวของช่องทางกระแส (Channel-length modulation : λ) ทำให้ค่ากระแส I_D เมื่ออยู่ในโหมดอิมิต์วมีค่าคงที่ดังรูปที่ 2.4 แต่ในทางปฏิบัติ นั้น ค่าสัมประสิทธิ์การมอดูเลตความยาวของช่องทางกระแส ส่งผลกระทบเป็นอย่างยิ่งสำหรับการนำไปใช้งานทางด้านการออกแบบ วงจรอิเล็กทรอนิกส์ ซึ่งเกิดขึ้นจากแรงดัน V_{DS} ที่เพิ่มขึ้น ทำให้ค่าระยะความห่างระหว่างความยาวของช่องทางเดินกระแส ΔL มีค่าเพิ่มขึ้นตามไปด้วย ในกรณีที่ความยาวของช่องทางเดินกระแสของมอสเฟต L มีค่ามาก จะประมาณได้ว่า ค่าระยะความห่างระหว่างความยาวของช่องทางเดินกระแสต่อความยาวของช่องทางเดินกระแสมีค่าน้อยกว่าหนึ่งมากๆ นั่นคือ $\Delta L/L \ll 1$ ทำให้สามารถพิจารณาได้ว่ากระแส I_D มีค่าคงที่และไม่ขึ้นกับ V_{DS} อย่างไรก็ตามเนื่องจากค่าความยาวของช่องทางเดินกระแส

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

L ของมอสเฟตในปัจจุบันมีค่าน้อยมาก และมีแนวโน้มที่มีค่าลดลงอย่างต่อเนื่อง ซึ่งมอสเฟตที่ดีควรมีค่าสัมประสิทธิ์การมอดูเลตความยาวของช่องนำกระแส λ น้อยๆ เพื่อให้กระแส I_D ในโหมดอิ่มตัวมีค่าคงที่เหมือนกับขณะไม่มีค่าของ $(1+\lambda V_{DS1})$ ดังรูปที่ 2.4 นั้นเอง

วงจรสะท้อนกระแสพื้นฐาน เป็นวงจรที่ได้รับความนิยมมากเนื่องจากเป็นวงจรที่ไม่ซับซ้อนและใช้มอสเฟตเพียง 2 ตัว ทำให้ประหยัดพื้นที่ที่ใช้ในการสร้างวงจรลงบนชิป นอกจากนี้ตัวเก็บประจุแฝง (Parasitic Capacitance) เพียงไม่กี่ตัวทำให้วงจรมีการตอบสนองทางความถี่ที่ดี อย่างไรก็ตาม วงจรสะท้อนกระแสพื้นฐานมีข้อบกพร่องจากการสะท้อนกระแสที่ไม่ค่อยสมบูรณ์ ความไม่สมบูรณ์นี้เกิดจากเทอมของ λ ซึ่งเป็นผลจากการมอดูเลตความยาวของช่องนำกระแสดังได้กล่าวไว้แล้วข้างต้น จากสมการที่ (2.9) เทอมของ λ มีบทบาทต่อการสะท้อนกระแสเป็นอย่างมาก โดยเฉพาะอย่างยิ่งเมื่อ V_{DS1} และ V_{DS2} มีค่าต่างกันมาก นอกจากนี้เทอมของ λ ยังมีผลต่อค่าความต้านทานเสมือนทางด้านเอาต์พุตของวงจรสะท้อนกระแส ($R_{out} = r_{ds2} = 1/\lambda I_{D2}$) ซึ่งอาจจะส่งผลกระทบต่อการทำงานของโหนดในขณะเดียวกันเพื่อให้ความต้านทานเอาต์พุต (R_{out}) มีค่าสูงขึ้น ทำให้มีการนำเสนอแนวทางต่างๆ ขึ้นมาเพื่อให้การสะท้อนกระแสเป็นไปได้อย่างสมบูรณ์ โดยจะกล่าวในหัวข้อถัดไป

2.2.2 วงจรสะท้อนกระแสวิลสัน




รูปที่ 2.7 วงจรสะท้อนกระแสวิลสัน

วงจรสะท้อนกระแสวิลสัน (Wilson current mirror) แสดงดังรูปที่ 2.7 จะเห็นได้ว่า วงจรสะท้อนกระแสวิลสันมีโครงสร้างเป็นแบบวงจรที่มีการป้อนกลับกระแส วงจรสะท้อนกระแสวิลสันมีการนำ M_3 มาต่อเพิ่มเข้าไปในวงจรเพื่อทำให้ค่าความต้านทานเอาต์พุตมีค่าสูงมากขึ้น แต่อย่างไรก็ตาม วงจรสะท้อนกระแสวิลสันยังมีข้อบกพร่องที่คล้ายคลึงกับวงจรสะท้อนกระแสพื้นฐาน กล่าวคือ V_{DS1} มีค่าไม่เท่ากับ V_{DS2} เมื่อพิจารณารูปที่ 2.7 จะได้ว่า $V_{DS1} = V_{DS3} + V_{DS2}$ ส่งผลให้ $V_{DS1} > V_{DS2}$ ดังนั้นการสะท้อนกระแสของวงจรสะท้อนกระแสวิลสันจึงเป็นไปอย่างไม่สมบูรณ์


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.2.3 วงจรสะท้อนกระแสวิลสันปรับปรุง

วงจรสะท้อนกระแสวิลสันปรับปรุง (Improved Wilson current mirror) แสดงดังรูปที่ 2.8 ซึ่งมีการเพิ่ม M_4 เข้าไปจากวงจรสะท้อนกระแสวิลสันแบบเดิมในรูปที่ 2.7 โดย M_3 ต้องออกแบบให้มีความสมพงษ์ M_4 เพื่อให้ระดับแรงดันไฟที่ฝั่งอินพุตและเอาต์พุตมีความใกล้เคียงกันมากขึ้น และลดความคลาดเคลื่อนที่เกิดจากการเปลี่ยนแปลงของการมอดูเลตความยาวของช่องนำกระแส ดังนั้นเมื่อแรงดัน $V_{GS3} \cong V_{GS4}$ และ $V_{DS1} = V_{DS2}$ ลักษณะเช่นนี้ส่งผลให้การสะท้อนกระแสจาก M_1 ไปยัง M_2 เป็นไปได้อย่างสมบูรณ์ยิ่งขึ้น แต่ทั้งนี้ข้อบกพร่องของวงจรสะท้อนกระแสวิลสันปรับปรุงคือ ข้อจำกัดอันเนื่องมาจากความไม่แน่นอนของแรงดันเอาต์พุตของวงจร (การสวิงของแรงดันเอาต์พุตมีค่าที่ค่อนข้างจำกัด) ทำให้วงจรไม่ได้รับความนิยมนำไปใช้งานในวงจรที่ใช้ระดับแรงดันไฟเลี้ยงต่ำ



รูปที่ 2.8 วงจรสะท้อนกระแสวิลสันปรับปรุง



รูปที่ 2.9 วงจรสะท้อนกระแสแคสโคด


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.2.4 วงจรสะท้อนกระแสแคสโคด

วงจรสะท้อนกระแสแคสโคด (Cascode current mirror) เป็นวงจรสะท้อนกระแสอีกวงจรหนึ่งที่มีความต้านทานทางเอาต์พุตสูง วงจรประกอบด้วยมอสเฟตชนิดเอ็นมอสจำนวน 4 ตัว คือ $M_1 - M_4$ เช่นเดียวกันกับวงจรสะท้อนกระแสวิลสันปรับปรุง แต่จะแตกต่างกันเฉพาะ M_3 เท่านั้น โดย M_3 ของวงจรจะต่อแคสโคดอยู่กับ M_2 ซึ่งวงจรสะท้อนกระแสแคสโคดแสดงได้ดังรูปที่ 2.9

ในการออกแบบวงจรสะท้อนกระแสแคสโคดนั้น M_3 กับ M_4 ต้องออกแบบให้มีความสมพงษ์ เช่นเดียวกันกับวงจรสะท้อนกระแสวิลสันปรับปรุง จะทำให้ $V_{GS3} \cong V_{GS4}$ และ $V_{DS1} = V_{DS2}$ การสะท้อนกระแสจาก M_1 ไปยัง M_2 จึงเป็นไปได้อย่างสมบูรณ์ แต่วงจรไม่ได้รับความนิยมนำไปใช้งานในวงจรที่ใช้ระดับแรงดันไฟเลี้ยงต่ำ เนื่องจากวงจรสะท้อนกระแสแคสโคดยังคงมีข้อบกพร่องแบบเดียวกันกับวงจรสะท้อนกระแสวิลสันปรับปรุง

2.2.5 วงจรสะท้อนกระแสแคสโคดไฟเลี้ยงต่ำ



รูปที่ 2.10 วงจรสะท้อนกระแสแคสโคดไฟเลี้ยงต่ำ

เนื่องจากวงจรรวมในปัจจุบันมีระดับไฟเลี้ยงที่ต่ำมาก (ประมาณ 1 โวลต์) ทำให้วงจรสะท้อนกระแสแบบต่างๆ ดังที่ได้กล่าวมาแล้วข้างต้นนั้นไม่เหมาะสำหรับนำไปประยุกต์ใช้งาน เนื่องจากข้อจำกัดและข้อบกพร่องที่เกิดขึ้นจากการสวิงสัญญาณเอาต์พุต จึงทำให้เกิดวงจรสะท้อนกระแสแคสโคดไฟเลี้ยงต่ำ (Low voltage cascode current mirror) แสดงดังรูปที่ 2.10 การออกแบบ M_3 กับ M_4 ต้องออกแบบให้มีความสมพงษ์กัน เพื่อให้ $V_{DS1} \cong V_{DS2}$ ส่งผลให้การสะท้อนกระแสจาก M_1 ไปยัง M_2 เป็นไปได้อย่างสมบูรณ์ นอกจากนี้วงจรยังมีความต้านทานทางเอาต์พุตสูง เนื่องจาก M_3 ต่อแคสโคดกับ M_2 ในกรณีนี้มอสเฟตทุกตัวต้องทำงานในโหมดอิ่มตัว เพื่อที่จะทำให้การสะท้อนกระแส $I_{in} = I_{out}$ ดังนั้น มอสเฟต M_5 และกระแส I_{ref} จะเป็นตัวกำหนดขนาดแรงดันที่มีค่าที่เหมาะสมพอที่จะทำให้ $I_{in} = I_{out}$ ถ้าหากมีค่าน้อยเกินไปหรือมากเกินไป ก็อาจทำให้มอสเฟตไม่ทำงานในโหมดอิ่มตัวนั่นเอง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.3 วงจรสายพานกระแสยุคที่สอง


เป็นที่ทราบกันดีว่าแต่เดิมนั้นวงจรหรืออุปกรณ์อิเล็กทรอนิกส์ทุกชนิดใช้แหล่งจ่ายที่มีแรงดันไฟเลี้ยงสูง หรืออาจเรียกการทำงานของวงจรหรืออุปกรณ์อิเล็กทรอนิกส์ชนิดนี้นั้นๆ ตามโหมดที่ใช้งานว่า “การทำงานในโหมดแรงดัน” โดยวงจรหรืออุปกรณ์อิเล็กทรอนิกส์ที่มีการทำงานในโหมดแรงดันมีความจำเป็นจะต้องใช้แบตเตอรี่ที่มีขนาดใหญ่ หากนำไปสร้างเป็นวงจรรวม ทำให้มีการสิ้นเปลืองพื้นที่บนชิป แต่ด้วยพัฒนาการของการออกแบบวงจรรวมในปัจจุบันนั้น วงจรหรืออุปกรณ์อิเล็กทรอนิกส์มีขนาดเล็กลงไปจากเดิมมากและมีแนวโน้มว่าจะมีขนาดเล็กลงเรื่อยๆ โดยเฉพาะวงจรหรืออุปกรณ์อิเล็กทรอนิกส์ที่ใช้ในอุปกรณ์พกพาต่างๆ ซึ่งใช้แรงดันไฟเลี้ยงต่ำ (ประมาณ 1 โวลต์) มีขนาดเล็กและมีอัตราการบริโภคกำลังไฟฟ้าต่ำ ถึงแม้ว่าการลดแรงดันไฟเลี้ยงจะส่งผลดีต่อวงจร แต่จะส่งผลกระทบต่อซึ่งเป็นเชิงลบอย่างมากต่อวงจรรวม กล่าวคือ การสวิงของสัญญาณที่โหนดต่างๆ ภายในวงจรมีค่าลดลง [65] ลักษณะเช่นนี้ส่งผลให้กำลังงานของสัญญาณมีค่าลดลง ในขณะที่กำลังงานของสัญญาณรบกวนภายในวงจรไม่ได้ลดลงแต่อย่างใด เพื่อแก้ไขปัญหาดังกล่าววงจรจึงถูกออกแบบให้มีช่วงสวิงกว้าง ทำให้การออกแบบต้องใช้ทรานซิสเตอร์เป็นจำนวนมาก ส่งผลกระทบคือเกิดสัญญาณรบกวน จำนวนตัวเก็บประจุแฝง กำลังงานสูญเสียและใช้พื้นที่บนชิปเพิ่มมากขึ้น

แนวทางแก้ไขเพื่อให้วงจรยังคงสามารถทำงานภายใต้ไฟเลี้ยงต่ำ ขนาดของสัญญาณกระแสสามารถมีขนาดใหญ่ได้โดยไม่ถูกจำกัดโดยแรงดันไฟเลี้ยง คือ การออกแบบวงจรรวมที่ทำงานในโหมดกระแส ซึ่งหมายถึงวงจรที่ประมวลผลข้อมูลที่อยู่ในรูปแบบของกระแสไฟฟ้าแทนที่จะเป็นแรงดันไฟฟ้า ดังได้กล่าวไปแล้วในหัวข้อที่ 2.2 คือ วงจรสะท้อนกระแส ที่สัญญาณอินพุทและเอาต์พุทล้วนอยู่ในรูปแบบของกระแสทั้งหมด อีกหนึ่งวงจรที่ทำงานในโหมดกระแสที่เป็นที่นิยมนำมาใช้สำหรับการออกแบบวงจรอิเล็กทรอนิกส์และวงจรไฟฟ้าต่างๆ ก็คือ วงจรสายพานกระแสยุคที่สอง

วงจรสายพานกระแสยุคที่สอง หรือ CCI [15] พัฒนามาจากวงจรสายพานกระแสยุคที่หนึ่ง (First generation current conveyor : CCI) [42] เป็นอุปกรณ์แอกทีฟสำเร็จรูปที่ได้รับความนิยมนำมาใช้ออกแบบวงจรอิเล็กทรอนิกส์ เนื่องจากมีโครงสร้างที่ไม่ซับซ้อน แบนดีวิดท์กว้าง และมีความเป็นเชิงเส้นสูงกว่าออปแอมป์ [43] วงจรสายพานกระแสยุคที่สองเป็นวงจรแบบ 3 พอร์ท โดยโครงสร้างของวงจรสายพานกระแสยุคที่สองที่สร้างมาจากซีมอส แสดงดังรูปที่ 2.11 [12] ประกอบด้วยวงจรสายพานกระแสยุคที่สองชนิดบวกและชนิดลบ สามารถอธิบายความสัมพันธ์ระหว่างแรงดันและกระแสของพอร์ททั้ง 3 ดังสมการที่ (2.10) คือ

$$\begin{pmatrix} I_y \\ V_x \\ I_z \end{pmatrix} = \begin{pmatrix} 0 & 0 & 0 \\ 1 & 0 & 0 \\ 0 & \pm 1 & 0 \end{pmatrix} \begin{pmatrix} V_y \\ I_x \\ V_z \end{pmatrix} \quad (2.10)$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.11 โครงสร้างของวงจรสายพานกระแสยุคที่สองที่สร้างมาจากซีมอส


(ก) ชนิดบวก (ข) ชนิดลบ

ความสัมพันธ์ระหว่างพอร์ท x และพอร์ท y ในรูปที่ 2.11 มีคุณสมบัติเป็นวงจรกันชนแรงดันหรือวงจรบัฟเฟอร์ (Voltage buffer) ที่ทำการถ่ายโอนแรงดันจากพอร์ท x ไปยังพอร์ท y โดยมีค่าขยายสัญญาณเป็น 1 เท่า $V_x = V_y$ อิมพีแดนซ์หรือความต้านทานจุดสัญญาณเข้าที่พอร์ท y มีค่าสูงมาก ตามอุดมคติมีค่าเป็นอนันต์ นั่นคือทำให้ไม่มีกระแสไหลเข้าพอร์ท y หรือ $I_y = 0$


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ความสัมพันธ์ระหว่างพอร์ท x และพอร์ท z ในรูปที่ 2.11 มีการถ่ายโอนกระแสจากพอร์ท x ไปยังพอร์ท z โดยมีค่าการขยายกระแสเป็น 1 เท่า $I_z = I_x$ ส่วนเครื่องหมาย \pm แสดงถึงทิศทางการถ่ายโอนของกระแสจากพอร์ท x ไปยังพอร์ท z ถ้าเป็นเครื่องหมายบวก (+) แสดงว่ากระแส I_z มีทิศทางการไหลทิศทางเดียวกับกระแส I_x และถ้าเป็นเครื่องหมายลบ (-) แสดงว่ากระแส I_z ทิศทางการไหลกลับทิศทางกับทิศทางของกระแส I_x

เนื่องจากพอร์ท x เป็นจุดกระแสสัญญาณเข้า อิมพีแดนซ์จุดสัญญาณเข้าที่พอร์ท x จึงควรมีค่าน้อยมาก และพอร์ท z เป็นจุดกระแสสัญญาณออก ดังนั้นอิมพีแดนซ์จุดสัญญาณออกที่พอร์ท z จึงมีค่าสูงมาก ตามอุดมคติมีค่าเป็นอนันต์



รูปที่ 2.12 วงจรสมมูลของวงจรสายพานกระแสยุคที่สองแบบอุดมคติ



รูปที่ 2.13 วงจรสมมูลของวงจรสายพานกระแสยุคที่สองแบบไม่อุดมคติ

สำหรับในทางปฏิบัติแล้วการวิเคราะห์ห้วงจรสายพานกระแสยุคที่สองจะไม่สามารถวิเคราะห์ห้วงจรเพื่อให้เป็นไปตามค่าของความสัมพันธ์ตามคุณลักษณะที่เป็นไปตามอุดมคติดังสมการที่ (2.10) เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ได้ ดังนั้นจะสังเกตได้ว่าเมื่อวงจรสายพานกระแสยุคที่สองแบบไม่อุดมคติ นั้น จะมีค่าของ α และ β ซึ่งเกิดจากการที่วงจรสายพานกระแสยุคที่สองมีความผิดพลาดในการส่งผ่านค่าแรงดันระหว่าง V_x กับ V_y และมีความผิดพลาดในการส่งผ่านค่ากระแสระหว่าง I_z กับ I_x ตามลำดับ อีกทั้งยังมีค่าของอุปกรณ์แฝงที่เกิดขึ้นภายในวงจรต่างๆ คือ ค่าความต้านทานแฝงและค่าตัวเก็บประจุแฝงที่พอร์ท x, y, z คือ R_x, R_y, R_z, C_x, C_y และ C_z ตามลำดับ รวมทั้งค่าความเหนี่ยวนำแฝงที่พอร์ท x คือ L_x สำหรับค่าความต้านทานแฝง R_x, R_y และ R_z ของวงจรสายพานกระแสในรูปที่ 2.11 สามารถหาได้จากสมการที่ (2.11) – (2.13) [3] โดยวงจรสมมูลของวงจรสายพานกระแสยุคที่สองตามแบบอุดมคติและไม่อุดมคติ แสดงได้ดังรูปที่ 2.12 และ 2.14 [71] ตามลำดับ


$$R_x = \frac{1}{g_{m2} + g_{m4}} \quad (2.11)$$

$$R_y = \frac{1}{g_{ds1} + g_{ds3}} \quad (2.12)$$

$$R_z = \frac{1}{g_{dsn} + g_{dsp}} \quad (2.13)$$

2.4 วงจรแอนะล็อกสวิตช์ชนิดสายพานกระแส


จากรูปที่ 2.14 แสดงให้เห็นลักษณะการทำงานของวงจรแอนะล็อกสวิตช์อย่างง่าย ดังจะเห็นว่าวงจรจะประกอบไปด้วย 3 ส่วน คือ สัญญาณอินพุต สวิตช์ และสัญญาณเอาต์พุต การทำงานของสวิตช์ในวงจรนั้น สามารถควบคุมได้ด้วยสัญญาณดิจิทัลหรือแอนะล็อกก็ได้ โดยสวิตช์ที่ถูกควบคุมได้นั้นจะใช้เป็นตัวควบคุมว่าให้มีหรือไม่มีสัญญาณเอาต์พุต สำหรับในกรณีที่มีสัญญาณเอาต์พุตนั้น ค่าของสัญญาณเอาต์พุตจะต้องมีค่าเท่ากับสัญญาณอินพุต ซึ่งการทำงานของสวิตช์จะต้องไม่ส่งผลใดๆ เลยต่อสัญญาณเอาต์พุต และจากที่ได้กล่าวถึงประโยชน์ หน้าที่และอุปกรณ์อิเล็กทรอนิกส์ชนิดต่างๆ ที่สามารถนำไปสร้างเป็นวงจรแอนะล็อกสวิตช์ไปแล้วในบทที่ 1 นั้น เนื่องจากในวิทยานิพนธ์นี้เป็น การประยุกต์ใช้งานวงจรแอนะล็อกสวิตช์สายพานกระแส ดังนั้นในหัวข้อนี้จึงขอกกล่าวถึงเฉพาะวงจรแอนะล็อกสวิตช์ที่สร้างมาจากวงจรสายพานกระแสยุคที่สองโดยใช้ซีมอส หรือเรียกว่า CCAS เท่านั้น




รูปที่ 2.14 การทำงานของวงจรแอนะล็อกสวิตช์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

วงจรแอนะล็อกสวิตช์ชนิดสายพานกระแสคือ วงจรสายพานกระแสที่ทำหน้าที่เป็นแอนะล็อกสวิตช์ โดยอาศัยการควบคุมกระแสไบอัสที่ป้อนให้กับวงจรสายพานกระแสให้ทำงานเหมือนกับสวิตช์ที่สามารถควบคุมได้ โครงสร้างและคุณสมบัติต่างๆ ของวงจรแอนะล็อกสวิตช์ชนิดสายพานกระแสที่สร้างจากซีมอส แสดงดังสมการที่ (2.10) และรูปที่ 2.11 ซึ่งเหมือนกับวงจรสายพานกระแสยุคที่สองทุกประการ จะแตกต่างกันเพียงการควบคุมกระแสไบอัส I_c ที่ป้อนให้กับวงจรสายพานกระแสเท่านั้น ซึ่งปกติโดยทั่วไปวงจรสายพานกระแสจะป้อนกระแสไบอัส I_c แบบคงที่ แต่ในทางกลับกันเมื่อทำการป้อนกระแสไบอัส I_c ให้มีสัญญาณที่สูง-ต่ำ ในลักษณะของสัญญาณดิจิทัล กล่าวคือ หากทำการป้อนกระแสไบอัส I_c แบบสูง (ในทางดิจิทัลมีค่าเท่ากับบิต “1”) และแบบต่ำ (ในทางดิจิทัลมีค่าเท่ากับบิต “0”) ให้กับวงจรสายพานกระแส ทำให่วงจรสายพานกระแสสามารถทำงานเป็นแอนะล็อกสวิตช์ได้ แสดงดังรูปที่ 2.15 ดังนั้น ในกรณีที่มีการป้อนกระแสไบอัส I_c ให้กับวงจร (ในทางดิจิทัลมีค่าเท่ากับบิต “1”) สถานะเช่นนี้เปรียบเสมือนวงจรสายพานกระแสทำหน้าที่เหมือนเป็นการกดสวิตช์เพื่อให้วงจรมีการทำงาน เมื่อบริการสายพานกระแสสามารถทำงานได้แล้วนั้น ทำให้สามารถประยุกต์ใช้งานวงจรสายพานกระแสได้หลายกรณี [72] แต่ในที่นี้ขอกล่าวถึงโหมดการทำงานเพียงแค่สองโหมดคือ โหมดแรงดันและโหมดกระแสเท่านั้น




รูปที่ 2.15 วงจรแอนะล็อกสวิตช์ที่สร้างจากวงจรสายพานกระแส



รูปที่ 2.16 การประยุกต์ใช้งานวงจรแอนะล็อกสวิตช์สายพานกระแส โหมดแรงดัน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.17 การประยุกต์ใช้งานวงจรแอนะล็อกสวิตช์สายพานกระแส โหมดกระแส

สำหรับโหมดแรงดัน แสดงดังรูปที่ 2.16 นั้น สามารถอธิบายการทำงานได้คือ เมื่อมีการป้อนแรงดันเข้าที่พอร์ท y แรงดันที่พอร์ท y ก็จะถูกส่งผ่านไปยังพอร์ท x ดังสมการที่ (2.10) และเนื่องจากที่พอร์ท x มีการต่อตัวต้านทานอยู่ จะทำให้ที่พอร์ท x เกิดเป็นกระแส I_x เกิดขึ้น หลังจากนั้นค่ากระแสจากพอร์ท x จะถูกส่งผ่านไปยังพอร์ท z ซึ่งก็คือค่าของกระแส I_z เกิดขึ้น ทำให้ภายในวงจรสายพานกระแสมีการส่งผ่านแรงดันและกระแสเป็นไปตามสมการที่ (2.10) ส่วนโหมดกระแส ในรูปที่ 2.17 สามารถอธิบายการทำงานได้คือ มีกระแสอินพุตป้อนเข้าที่พอร์ท x ส่วนที่พอร์ท y ต่อลงกราวด์ ค่ากระแสก็จะถูกส่งผ่านจากพอร์ท x ไปที่พอร์ท z ทำให้ที่พอร์ท z เกิดเป็นกระแส I_z เกิดขึ้น ทำให้ภายในวงจรสายพานกระแสมีการส่งผ่านกระแสเป็นไปตามสมการที่ (2.10) ทั้งนี้สำหรับโหมดแรงดันและโหมดกระแสอาจมีการนำตัวต้านทานมาต่อที่พอร์ท z เพื่อที่จะให้เอาท์พุทเป็นแรงดันก็ได้


2.5 วงจรขยายความนำถ่ายโอนสายพานกระแส

วงจรขยายความนำถ่ายโอนสายพานกระแส เป็นอุปกรณ์แอกทีฟชนิดหนึ่งที่มีความนิยมนำมาใช้งานเกี่ยวกับการออกแบบวงจรแอนะล็อก โดยวงจรเกิดขึ้นจากการนำเอาอุปกรณ์แอกทีฟสองชนิดมารวมกันคือ วงจรสายพานกระแสและวงจรขยายความนำถ่ายโอน ซึ่งในส่วนของทฤษฎีของวงจรสายพานกระแสได้กล่าวไปแล้วในหัวข้อ 2.3 เพราะฉะนั้นในหัวข้อนี้จะขอกกล่าวถึงวงจรขยายความนำถ่ายโอนก่อน หลังจากนั้นก็จะ เป็นวงจรขยายความนำถ่ายโอนสายพานกระแสในส่วนถัดไป

วงจรขยายความนำถ่ายโอนจัดเป็นอุปกรณ์แอกทีฟที่มีการทำงานในลักษณะแรงดันควบคุมแหล่งจ่ายกระแส (Voltage controlled current source : VCCS) แสดงได้ดังรูปที่ 2.18 [73] ถือเป็นวงจรขยายอีกชนิดหนึ่ง ทำหน้าที่เปลี่ยนผันแรงดันเป็นกระแสไฟฟ้า อัตราการเปลี่ยนแปลงค่าแรงดันไฟฟ้าเป็นกระแสไฟฟ้าเรียกว่า ค่าความนำถ่ายโอน (Transconductance) หรือ g_m สำหรับสัญลักษณ์และวงจรมุมูลทางอุดมคติของวงจรขยายความนำถ่ายโอน แสดงดังรูปที่ 2.19 และ 2.20 ตามลำดับ โดยทั่วไปวงจรสามารถสร้างขึ้นในรูปแบบของวงจรรวมจากไบโพลาร์หรือมอสทรานซิสเตอร์ [74] ก็ได้ จากรูปที่ 2.19 สามารถเขียนเป็นสมการความสัมพันธ์ระหว่างกระแสเอาท์พุทและแรงดันอินพุทได้ดังสมการที่ (2.14) โดยวงจรขยายความนำถ่ายโอน มีคุณสมบัติพื้นฐาน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


คือ มีค่าอินพุตและเอาต์พุตอิมพีแดนซ์สูง มีแบนด์วิดท์กว้าง และค่าความนำถ่ายโอนสามารถควบคุมได้โดยกระแสไบอัสจากภายนอก




รูปที่ 2.18 วงจรสมมูลทางอุดมคติของการทำงานในลักษณะแรงดันควบคุมแหล่งจ่ายกระแส

$$I_o = g_m(V_2 - V_1)$$

(2.14)



รูปที่ 2.19 สัญลักษณ์ของวงจรขยายความนำถ่ายโอน



รูปที่ 2.20 วงจรสมมูลทางอุดมคติของวงจรขยายความนำถ่ายโอน


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

วงจรรขยายความนำถ่ายไอออนอย่างง่ายโดยใช้มอสทรานซิสเตอร์คือ การใช้วงจรรขยายความแตกต่าง (Differential amplifier) ต่อร่วมกับโหลดแบบแอคทีฟ (Active Load) ดังรูปที่ 2.21 ซึ่งจะประกอบไปด้วยมอสทรานซิสเตอร์จำนวน 4 ตัวและแหล่งจ่ายกระแสคงที่ I_b มอสทรานซิสเตอร์ M_1 และ M_2 เป็นวงจรรขยายความแตกต่างและทำหน้าที่เปลี่ยนแรงดันเป็นกระแส ในขณะที่ M_3 และ M_4 เป็นวงจรรสะท้อนกระแสที่มีอัตราส่งผ่านกระแสเท่ากับ 1 สำหรับกระแส I_b คือกระแสที่ไบอัสให้กับวงจรรเมื่อป้อนแรงดัน V_{in} ซึ่งก็คือ V_1 และ V_2 ให้กับวงจรร จะทำให้เกิดกระแส I_{d1} ขึ้นที่ M_1 และ I_{d2} เกิดขึ้นที่ M_2 ในขณะที่ค่ากระแส I_{d1} ก็จะถูกสะท้อนค่ากระแสโดย M_3 และ M_4 ตามลำดับ กระแสเอาต์พุต I_o ที่ไหลผ่าน ก็จะมีค่าเท่ากับ $I_{d1} - I_{d2}$ เมื่อ $V_{GS3} = V_{GS4}$ กระแส I_{d1} จะเท่ากับ I_{d2} ทำให้ค่ากระแสเอาต์พุต $I_o = 0$ และเมื่อ $V_{GS1} > V_{GS2}$ กระแส I_{d1} จะเพิ่มมากขึ้นกว่า I_{d2} ทำให้ค่ากระแสเอาต์พุต I_o มีค่าเป็นบวก แต่ถ้า $V_{GS1} < V_{GS2}$ ค่ากระแสเอาต์พุต I_o จะมีค่าเป็นลบ

การหาความสัมพันธ์ระหว่างค่ากระแส I_o กับค่าแรงดันอินพุต V_{in} ของวงจรรขยายความนำถ่ายไอออนในรูปที่ 2.21 สามารถคำนวณได้ดังสมการที่ (2.15) และ (2.16) [72], [75]

$$V_1 - V_2 = V_{GS1} - V_{GS2} \quad (2.15)$$

$$V_1 - V_2 = \left(\sqrt{\frac{2I_{d1}}{\mu_n C_{ox} (W/L)_1}} + V_{TH1} \right) - \left(\sqrt{\frac{2I_{d2}}{\mu_n C_{ox} (W/L)_2}} + V_{TH2} \right) \quad (2.16)$$



รูปที่ 2.21 วงจรรขยายความนำถ่ายไอออนอย่างง่ายโดยใช้มอสทรานซิสเตอร์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ในการออกแบบ M_1 และ M_2 จะมีความสมพียงกันดังนี้ $V_{TH1} = V_{TH2} = V_{TH}$ และ $\mu_n C_{ox}(W/L)_1 = \mu_n C_{ox}(W/L)_2 = \mu_n C_{ox}(W/L)$ เมื่อจัดรูปสมการที่ (2.16) ใหม่จะได้ว่า


$$I_{d1} - I_{d2} = \frac{1}{2} \mu_n C_{ox} (W/L) (V_1 - V_2) \sqrt{\frac{4I_b}{\mu_n C_{ox} (W/L)} - (V_1 - V_2)^2} \quad (2.17)$$

หรือ

$$I_o = \frac{1}{2} \mu_n C_{ox} (W/L) V_{in} \sqrt{\frac{4I_b}{\mu_n C_{ox} (W/L)} - V_{in}^2} \quad (2.18)$$

จากสมการที่ (2.18) สามารถหาค่าความนำถ่ายไอออน g_m ได้ดังสมการที่ (2.19) โดยสามารถเขียนกราฟแสดงความสัมพันธ์ระหว่างกระแสเอาต์พุต I_o ซึ่งเป็นฟังก์ชันของแรงดันผลต่างของอินพุต (Differential input voltage) V_{in} (I_o นอร์มอลไลส์กับ I_b และ V_{in} นอร์มอลไลส์กับรากที่สองของ $2I_b/\mu_n C_{ox}(W/L)$) แสดงได้ดังรูปที่ 2.22 จากรูปกราฟแสดงค่าความนำผลต่าง (Effective differential transconductance) ของมอสทรานซิสเตอร์คู่ขยายผลต่าง ซึ่งจะมีลักษณะคล้ายกับคู่ขยายผลต่างในแบบไบโพลาร์ทรานซิสเตอร์ (Bipolar Differential Pair) [76]

$$g_m = \sqrt{\mu_n C_{ox} (W/L) I_B} \quad (2.19)$$




รูปที่ 2.22 ความสัมพันธ์ระหว่างค่ากระแสเอาต์พุตต่อแรงดันผลต่างของอินพุต

สมการที่ (2.19) จะเห็นได้ว่าค่า g_m ของวงจรที่เกิดขึ้นนั้นสามารถที่จะควบคุมค่าได้โดยการปรับกระแสไบแอส I_b ซึ่งสัมพันธ์กันในลักษณะของฟังก์ชันรากที่สอง จากกราฟความสัมพันธ์ระหว่างเอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

กระแสเอาต์พุตและแรงดันผลต่างของอินพุตในรูปที่ 2.22 จะพบว่า วงจรขยายความนำถ่ายไอออนที่สร้างจากมอสทรานซิสเตอร์นั้นมีช่วงการทำงานที่เป็นเชิงเส้นในช่วงแคบๆ เช่นเดียวกับกรณีที่สร้างจากไบโพลาร์ทรานซิสเตอร์ ดังนั้นช่วงการปฏิบัติงานของวงจรขยายความนำถ่ายไอออนในช่วงที่เป็นเชิงเส้นจะถูกจำกัดด้วยแรงดันของสัญญาณอินพุตของวงจร โดยที่วงจรที่สร้างจากมอสทรานซิสเตอร์จะถูกจำกัดไม่เกินรากที่สองของ $2I_b/\mu_n C_{ox}(W/L)$ หากสัญญาณอินพุตมีขนาดสูงกว่าค่าดังกล่าวแล้ว วงจรขยายความนำถ่ายไอออนที่สร้างจากมอสทรานซิสเตอร์จะทำงานอยู่ในช่วงอิ่มตัว นั่นคือ กระแสเอาต์พุตจะมีค่าเท่ากับกระแสไบแอส I_b ส่วนทิศทางของกระแสเอาต์พุต I_o ขึ้นอยู่กับขั้วผลต่างของแรงดันอินพุต

ต่อมาในปี ค.ศ. 2005 ได้มีการนำเอาวงจรขยายความนำถ่ายไอออน มาประยุกต์ใช้งานโดยการนำไปต่อเข้ากับขาเอาต์พุตของวงจรสายพานกระแส ทำให้เกิดเป็นวงจรขยายความนำถ่ายไอออนสายพานกระแสเกิดขึ้น [49] ดังนั้นวงจรจะประกอบด้วย 2 ส่วน ส่วนแรกคือวงจรสายพานกระแส ส่วนถัดมาคือวงจรขยายความนำถ่ายไอออน รูปที่ 2.23 แสดงสัญลักษณ์ของวงจรขยายความนำถ่ายไอออนสายพานกระแสประกอบด้วยพอร์ตสำหรับเชื่อมต่ออินพุตและเอาต์พุตทั้งหมด 5 พอร์ต ซึ่งแต่ละพอร์ตจะมีคุณสมบัติที่เหมือนกันและต่างกัน คือ พอร์ต x จะมีค่าอิมพีแดนซ์ต่ำ พอร์ต y พอร์ต z พอร์ต o_+ และพอร์ต o_- จะมีค่าอิมพีแดนซ์สูง ตามลำดับ ส่วนในรูปที่ 2.24 แสดงโครงสร้างของวงจรขยายความนำถ่ายไอออนสายพานกระแสที่สร้างมาจากซีมอส ทั้งชนิดบวกและลบ ในส่วนของสมการแสดงคุณลักษณะของวงจรขยายความนำถ่ายไอออนสายพานกระแสสามารถเขียนได้ดังสมการ

$$\begin{pmatrix} I_y \\ V_x \\ I_z \\ I_{o_+} \end{pmatrix} = \begin{pmatrix} 0 & 0 & 0 & 0 \\ 0 & 1 & 0 & 0 \\ \pm 1 & 0 & 0 & 0 \\ 0 & 0 & \pm g_m & 0 \end{pmatrix} \begin{pmatrix} I_x \\ V_y \\ V_z \\ V \end{pmatrix} \tag{2.20}$$





รูปที่ 2.23 สัญลักษณ์ของวงจรขยายความนำถ่ายไอออนสายพานกระแส

จากรูปที่ 2.24 จะเห็นได้ว่าโครงสร้างส่วนแรกของวงจรขยายความนำถ่ายไอออนสายพานกระแสก็คือวงจรสายพานกระแส ทำให้สามารถประยุกต์วงจรให้ทำงานเป็นแอนะล็อกสวิตช์ได้ ส่วนค่า g_m ในสมการที่ (2.20) นั้น จะมีค่าเท่ากับสมการที่ (2.19) ซึ่งก็คือค่า g_m วงจรขยายความนำถ่ายไอออนที่อยู่

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ในส่วนท้ายของวงจร ทำให้ค่า g_m ของวงจรขยายความนำถ่ายไอณสายพานกระแสสามารถควบคุมได้ โดยการปรับค่ากระแสไบแอสจากภายนอก ซึ่งก็คือการปรับค่ากระแสไป้อส I_b ที่ป้อนให้กับวงจร




(ก)


รูปที่ 2.24 สัญลักษณ์และโครงสร้างของวงจรขยายความนำถ่ายไอณสายพานกระแส

ที่สร้างมาจากซีมอส (ก) ชนิดบวก (ข) ชนิดลบ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไมอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



III



(ข)

รูปที่ 2.24 สัญลักษณ์และโครงสร้างของวงจรขยายความนำถ่ายไอออนสายพานกระแส ที่สร้างมาจากซีมอส (ต่อ)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.6 วงจรกรองความถี่

วงจรกรองความถี่หรือวงจรกรองสัญญาณ (Filter) เป็นวงจรที่มีบทบาทสำคัญทางด้านโทรคมนาคม ระบบเครื่องมือวัด ระบบกระจายเสียงและระบบสื่อสารต่างๆ มากมาย วงจรกรองความถี่สามารถแบ่งออกเป็นประเภทใหญ่ๆ ได้ 2 ประเภท คือ วงจรกรองความถี่แบบแอนะล็อก ซึ่งเป็นวงจรกรองความถี่ที่ถูกใช้กับสัญญาณที่มีความต่อเนื่องทางเวลา (Continuous-time signal) และวงจรกรองความถี่แบบดิจิทัล ซึ่งเป็นวงจรกรองความถี่ที่ถูกใช้กับสัญญาณที่ไม่มีความต่อเนื่องทางเวลา (Discrete-time signal) เพื่อให้สอดคล้องกับวิทยานิพนธ์นี้ จึงขอกกล่าวถึงเฉพาะวงจรกรองความถี่แบบแอนะล็อก เท่านั้น


วงจรกรองความถี่แบบแอนะล็อกสามารถแบ่งออกได้ 2 ประเภทตามอุปกรณ์ที่นำมาใช้งาน คือ วงจรกรองความถี่แบบแอคทีฟ หรือวงจรกรองความถี่ที่สร้างจากอุปกรณ์ประเภทแอคทีฟเป็นหลัก เช่น ออปแอมป์ วงจรขยายความนำถ่ายโอน และวงจรสายพายกระแส เป็นต้น นำมาต่อร่วมกับอุปกรณ์ประเภทพาสซีฟ ส่วนอีกหนึ่งประเภทก็คือวงจรกรองความถี่แบบพาสซีฟ (Passive filter) หรือวงจรกรองความถี่ที่สร้างจากอุปกรณ์ประเภทพาสซีฟเป็นหลัก เช่น ตัวต้านทาน ขดลวด และตัวเก็บประจุ เป็นต้น โดยที่ไม่มีอุปกรณ์ประเภทแอคทีฟปะปนอยู่ในวงจรเลย

2.6.1 หลักการพื้นฐานของวงจรกรองความถี่ [77]

วงจรกรองความถี่คือ วงจรเลือกความถี่ ซึ่งยอมให้สัญญาณความถี่ที่กำหนดผ่านได้และลดทอนสัญญาณอื่นๆ ที่นอกเหนือจากความถี่ที่กำหนด ปกติสัญญาณดังกล่าวนิยมทำให้อยู่ในรูปแบบของแรงดันไฟฟ้า สามารถยกตัวอย่างที่เห็นได้ชัดเจนคือ การรับ-ส่งสัญญาณวิทยุกระจายเสียง ซึ่งสัญญาณที่ส่งมาจากสถานีส่งนั้นจะเป็นสัญญาณที่มาจากหลายๆ สถานีที่ทำการส่งคลื่นกระจายเสียงออกไป การปรับค่าความถี่ทางฝั่งรับ เพื่อที่จะรับฟังรายการจากสถานีใดสถานีหนึ่งที่ต้องการนั้น อุปกรณ์ทางฝั่งรับจะต้องทำการกรองความถี่เพื่อเลือกเอาสัญญาณที่ต้องการและกรองความถี่เพื่อเอาสัญญาณที่ไม่ต้องการที่มาจากสถานีส่งอื่นๆ รวมทั้งสัญญาณที่เป็นสัญญาณรบกวนอื่นๆ ออกไปด้วย ทำให้เหลือเพียงเฉพาะสัญญาณของสถานีที่ต้องการจะรับฟังเท่านั้น หลักการพื้นฐานของระบบวงจรกรองความถี่สามารถแสดงได้ดังรูปที่ 2.25 โดยที่ $x(t)$ คือสัญญาณอินพุต $y(t)$ คือ สัญญาณเอาต์พุต และ $h(t)$ คือ สัญญาณตอบสนองต่อสัญญาณอิมพัลส์ (Impulse response) ของระบบ ซึ่งถ้ากำหนดให้วงจรกรองความถี่ภายใต้การพิจารณาเป็นระบบที่มีคุณสมบัติเป็นแบบเชิงเส้น และไม่เปลี่ยนแปลงตามเวลา (Time-invariant) แล้ว $y(t)$ จะมีความสัมพันธ์กับตัวแปรอื่น โดยสามารถแสดงความสัมพันธ์ได้คือ

$$y(t) = \int_0^t h(t-\tau)x(\tau)d\tau \quad (2.21)$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.25 หลักการพื้นฐานของระบบวงจรรองความถี่

เมื่อทำการแปลงลาปลาซของสมการที่ (2.21) จะได้ผลการแปลงลาปลาซ คือ

$$Y(s) = H(s)X(s) \quad (2.22)$$

โดยที่ $Y(s)$, $H(s)$ และ $X(s)$ คือ ผลการแปลงลาปลาซของ $y(t)$, $h(t)$ และ $x(t)$ ตามลำดับ เมื่อพิจารณาบนแกนความถี่ $s = j\omega$ สมการที่ (2.22) สามารถเขียนให้อยู่ในรูป ส่วนประกอบของขนาดและเฟสได้คือ

$$|Y(j\omega)| = |H(j\omega)| |X(j\omega)| \quad (2.23)$$

$$\varphi_{Y(j\omega)} = \varphi_{H(j\omega)} + \varphi_{X(j\omega)} \quad (2.24)$$

โดย $\varphi_{Y(j\omega)}$, $\varphi_{H(j\omega)}$ และ $\varphi_{X(j\omega)}$ คือ ค่าเฟสของ $Y(j\omega)$, $H(j\omega)$ และ $X(j\omega)$ ตามลำดับ เมื่อพิจารณารูปที่ 2.26 และสมการที่ (2.23) จะเห็นได้ว่า ขนาดของสัญญาณทางด้านเอาต์พุตคือผลคูณของค่าขนาดสัญญาณอินพุตกับค่าขนาดของฟังก์ชันการตอบสนองในเชิงความถี่ (Frequency response function) ของวงจรรองความถี่ ซึ่งโดยปกติทั่วไปของการออกแบบของวงจรรองความถี่จะขึ้นอยู่กับคำตอบของค่าขนาดของฟังก์ชัน $H(j\omega)$ ก็คือขนาดของช่วงแถบความถี่ที่แตกต่างกันของวงจรที่ออกแบบ ทำให้สามารถจำแนกวงจรรองความถี่ออกตามช่วงแถบความถี่ที่แตกต่างกันได้ 5 รูปแบบ คือ วงจรรองความถี่ต่ำผ่าน (Low-pass filter : LP) วงจรรองความถี่สูงผ่าน (High-pass filter : HP) วงจรรองแถบความถี่ผ่าน (Band-pass filter : BP) วงจรรองแถบความถี่หยุด (Band-reject filter : BR) และวงจรรองผ่านทุกความถี่ (All-pass filter : AP)

เนื่องจากในวิทยานิพนธ์นี้มีการนำเสนอวงจรรองความถี่อันดับสอง หรือวงจรรองความถี่แบบไบควอด ดังนั้นจึงทำความเข้าใจเกี่ยวกับวงจรรองความถี่อันดับสองก่อน และหัวข้อถัดไปจะกล่าวถึงรูปแบบของวงจรรองความถี่ชนิดต่างๆ ที่อยู่ในรูปแบบของวงจรรองความถี่อันดับสองต่อไป

2.6.2 รูปแบบของวงจรรองความถี่อันดับสอง [78-79]

วงจรรองความถี่อันดับสองหรือวงจรรองความถี่แบบไบควอด สามารถเขียนให้อยู่ในรูปแบบของสมการฟังก์ชันการถ่ายโอนได้คือ

$$H(s) = K \frac{s^2 + \frac{\omega_z}{Q_z} s + \omega_z^2}{s^2 + \frac{\omega_p}{Q_p} s + \omega_p^2} \quad (2.25)$$

โดย $H(s)$ คือ ฟังก์ชันการถ่ายโอน

K คือ อัตราการขยาย

ω_z คือ ค่าความถี่ของซีโร (Zero)

Q_z คือ ค่าควอลิตี้แฟกเตอร์ของซีโร

ω_p คือ ค่าความถี่ของโพล (Pole)

Q_p คือ ค่าควอลิตี้แฟกเตอร์ของโพล

จากสมการที่ (2.25) สามารถนำมาหาค่าขนาดจากอัตราขยาย DC ได้ คือ

$$20 \log_{10} \left| K \frac{\omega_z^2}{\omega_p^2} \right| \quad (2.26)$$

และที่ความถี่สูงๆ ค่าขนาดที่หาได้จากสมการที่ (2.26) สามารถเขียนได้เป็น

$$20 \log_{10} |K| \quad (2.27)$$

สำหรับสมการฟังก์ชันการถ่ายโอนของวงจรรองความถี่อันดับสองนั้น ค่าของซีโรจะอยู่ห่างจากค่าของโพล ($\omega_z / \omega_p \gg 1$ หรือ $\omega_p / \omega_z \gg 1$) ทำให้ค่าสูงสุดของโพลเชิงซ้อนจะไม่ส่งผลกระทบต่อใดๆ กับค่าของซีโรเชิงซ้อน ดังนั้น จากสมการที่ (2.26) และ (2.27) สามารถหาความสัมพันธ์ระหว่างค่าความถี่และที่ตั้งของโพลได้คือ

$$\omega_p = \sqrt{(\text{Re } p_1)^2 + (\text{Im } p_1)^2} \quad (2.28)$$

ในทำนองเดียวกันความสัมพันธ์ระหว่างค่าความถี่และที่ตั้งของซีโรมีค่าเท่ากับสมการที่ (2.29) ภายใต้ง่อนไข $s = j\omega \approx j\omega_z$ สำหรับ $Q_z \gg 1$

$$\omega_z = \sqrt{(\text{Re } z_1)^2 + (\text{Im } z_1)^2} \quad (2.29)$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ค่าควอลิตี้แฟกเตอร์ Q_p และ Q_z เป็นค่าที่บอกถึงค่าความโด่งสูงสุดและต่ำสุดที่ ω_p และ ω_z ตามลำดับ สามารถหาค่าได้จาก

$$Q_p = \frac{\omega_p}{(bw)_p} = \frac{\sqrt{(\operatorname{Re} p_1)^2 + (\operatorname{Im} p_1)^2}}{2 \operatorname{Re} p_1} \quad (2.30)$$


$$Q_z = \frac{\omega_z}{(bw)_z} = \frac{\sqrt{(\operatorname{Re} z_1)^2 + (\operatorname{Im} z_1)^2}}{2 \operatorname{Re} z_1} \quad (2.31)$$

โดยทั่วไปแล้วค่าของซีโรที่อยู่บนแกน $j\omega$ จะมีค่า $Q_z = \infty$ สังเกตว่าเมื่อค่าพารามิเตอร์ในสมการที่ (2.25) เปลี่ยนไป จะทำให้ได้วงจรกรองความถี่ชนิดต่างๆ ตามรูปแบบของฟังก์ชันการถ่ายโอนของวงจรกรองความถี่แบบต่างๆ ซึ่งจะได้กล่าวในหัวข้อถัดไป

2.6.3 ชนิดของวงจกรองความถี่ [78-79]

2.6.3.1 วงจกรองความถี่ต่ำผ่าน

โดยฟังก์ชันพื้นฐานแล้วจะยอมให้ความถี่ต่ำผ่านได้โดยมีค่าการสูญเสียต่ำมาก แต่ที่ความถี่สูงนั้นจะเปรียบเสมือนเป็นตัวลดทอนสัญญาณ คุณสมบัติโดยทั่วไปของตัวกรองความถี่ต่ำผ่าน แสดงได้ดังรูปที่ 2.26 กล่าวคือ ตัวกรองความถี่ต่ำผ่าน จะทำหน้าที่ผ่านสัญญาณตั้งแต่นาน DC ไปจนถึงจุดความถี่ตัด (Cut off) ซึ่งก็คือ ω_p โดยมีการลดทอนเท่ากับ A_{\max} (dB) ซึ่งเรียกว่าแถบความถี่ผ่าน ย่านความถี่จากขอบความถี่หยุด ω_s ไปจนถึงความถี่อนันต์จะเรียกว่าแถบความถี่หยุด ซึ่งมีการลดทอนเท่ากับ A_{\min} (dB) ส่วนช่วงระหว่างจุดความถี่ตัด ω_p ไปจนถึงขอบความถี่หยุด ω_s จะเรียกว่าแถบเปลี่ยนผ่านความถี่ (Transition band) ฟังก์ชันการถ่ายโอนของวงจกรองความถี่ต่ำผ่านอันดับสอง สามารถเขียนได้โดยสมการที่ (2.32)




รูปที่ 2.26 คุณสมบัติของวงจกรองความถี่ต่ำผ่าน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


$$H(s) = K \frac{\omega_p^2}{s^2 + \frac{\omega_p}{Q_p} s + \omega_p^2} \tag{2.32}$$

จากสมการที่ (2.32) สามารถนำมาเขียนเป็นตำแหน่งของซีโรและโพล โดยจะมีค่าของโพลเชิงซ้อน แสดงดังรูปที่ 2.27



รูปที่ 2.27 ตำแหน่งของซีโรและโพลตามคุณสมบัติของวงจรรองความถี่ต่ำผ่านอันดับสอง

2.6.3.2 วงจรรองความถี่สูงผ่าน



รูปที่ 2.28 คุณสมบัติของวงจรรองความถี่สูงผ่าน

วงจรรองความถี่สูงผ่านจะยอมให้ความถี่ที่มีค่าสูงกว่าค่าความถี่ตัดผ่านได้ คุณสมบัติของวงจรรองความถี่สูงผ่านแสดงได้ดังรูปที่ 2.28 แถบความถี่ผ่านจะเริ่มจาก ω_p ไปจนถึงค่าอนันต์ (∞) ซึ่งมีการลดทอนเท่ากับ A_{max} (dB) และแถบความถี่ตัดจะเริ่มตั้งแต่ความถี่ DC ไป

จนถึง ω_s มีการลดทอนเท่ากับ A_{\min} (dB) ซึ่งมีลักษณะตรงกันข้ามกันกับวงจรกรองความถี่ต่ำผ่านสามารถเขียนฟังก์ชันการถ่ายโอนของวงจรกรองความถี่สูงผ่านอันดับสองได้คือ

$$H(s) = K \frac{s^2}{s^2 + \frac{\omega_p}{Q_p} s + \omega_p^2} \quad (2.33)$$

จากสมการที่ (2.33) สามารถทราบได้ว่าจะมีโพลเป็นค่าเชิงซ้อน (Complex pole) อยู่ด้านซ้ายของระนาบ s และมีคู่อิโรซ้อนทับที่จุดกำเนิดดังรูปที่ 2.29



รูปที่ 2.29 ตำแหน่งของซีโรและโพลตามคุณสมบัติของวงจรกรองความถี่สูงผ่านอันดับสอง


2.6.3.3 วงจรกรองแถบความถี่ผ่าน

วงจรกรองแถบความถี่ผ่าน เป็นวงจรกรองความถี่ที่มีคุณสมบัติคือ ที่แถบความถี่ผ่านจะมีค่าการสูญเสียต่ำมากๆ ในขณะที่ย่านความถี่ข้างเคียงทั้งสองด้าน จะมีลักษณะเป็นการไม่ให้ความถี่ผ่าน แสดงดังรูปที่ 2.30 โดยแถบความถี่ผ่านจาก ω_1 ไปจนถึง ω_2 จะมีค่าการลดทอนเท่ากับ A_{\max} (dB) ซึ่งมีอยู่สองช่วง คือ ช่วงแรกระหว่างค่าความถี่ DC ไปจนถึง ω_3 และช่วงที่สองคือจาก ω_4 ไปจนถึงค่าอนันต์ ทั้งสองช่วงดังกล่าวจะมีค่าการลดทอนเท่ากับ A_{\min} (dB) โดยสามารถเขียนฟังก์ชันการถ่ายโอนของวงจรกรองแถบความถี่ผ่านอันดับสองได้คือ


$$H(s) = K \frac{\frac{\omega_p}{Q_p} s}{s^2 + \frac{\omega_p}{Q_p} s + \omega_p^2} \quad (2.34)$$

จากสมการที่ (2.34) จะมีค่าโพลเชิงซ้อนด้านซ้ายมือของระนาบ s และค่าซีโรอยู่ที่จุดกำเนิดดังรูปที่ 2.31

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.30 คุณสมบัติของวงจรรองแถบความถี่ผ่าน



รูปที่ 2.31 ตำแหน่งของซีโรและโพลตามคุณสมบัติของวงจรรองแถบความถี่ผ่านอันดับสอง


2.6.3.4 วงจรรองแถบความถี่หยุด

วงจรรองแถบความถี่หยุด ใช้สำหรับกรองสัญญาณแถบความถี่ที่ไม่ต้องการออกไป มีคุณสมบัติดังรูปที่ 2.32 โดยที่แถบความถี่หยุดจะอยู่ที่ ω_3 ถึง ω_4 และที่แถบความถี่ผ่านจะมีอยู่สองช่วงคือ ช่วงแรกจะอยู่ระหว่างความถี่ DC ไปจนถึง ω_1 ส่วนช่วงที่สองจะอยู่ระหว่าง ω_2 ไปจนถึงค่าอนันต์ สมการฟังก์ชันการถ่ายโอนของวงจรรองอันดับสองสามารถเขียนได้เป็น

$$H(s) = K \frac{s^2 + \omega_z^2}{s^2 + \frac{\omega_p}{Q_p} s + \omega_p^2} \tag{2.35}$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

โดยที่ $\omega_z = \omega_p$ ทำให้ในสมการที่ (2.35) จะมีค่าโพลเชิงซ้อนคู่อยู่ด้านซ้ายของระนาบ s และมีซีโรเชิงซ้อนอยู่บนแกน $j\omega$ ด้วยเหตุนี้ทำให้ค่าความถี่โพลมีค่าเท่ากับค่าความถี่ซีโร แสดงดังรูปที่ 2.33



รูปที่ 2.32 คุณสมบัติของวงจรกรองแถบความถี่หยุด



รูปที่ 2.33 ตำแหน่งของซีโรและโพลตามคุณสมบัติของวงจรกรองแถบความถี่หยุดอันดับสอง


2.6.3.5 วงจรกรองผ่านทุกความถี่

วงจรกรองผ่านทุกความถี่หรือสามารถเรียกได้อีกชื่อหนึ่งว่า ตัวปรับแต่งการหน่วงเวลา (Delay Equalizer) โดยมีคุณสมบัติคือจะมีแอมพลิจูดคงที่และมีเฟสเป็นสมการเชิงเส้น แสดงดังรูปที่ 2.34 สามารถเขียนให้อยู่ในรูปของสมการฟังก์ชันการถ่ายโอนของวงจรกรองผ่านทุกความถี่อันดับสองได้ดังสมการที่ (2.36) ให้อัตราขยายเท่ากับ 1 หรือ 0 dB ตลอดช่วงความถี่ ในกรณีของวงจรกรองผ่านทุกความถี่อันดับสองนั้น สัญญาณเอาต์พุตจะมีเฟสต่างกับสัญญาณอินพุต 180 องศา


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ทำให้วงจรกรองชนิดนี้มักจะถูกนำไปใช้งานในการเลื่อนเฟสสัญญาณ ค่าของโพลเชิงซ้อนและซีโรคู่จะมีค่าสมมาตรกันแสดงดังรูปที่ 2.35

$$H(s) = K \frac{s^2 + \frac{\omega_z}{Q_z} s + \omega_z^2}{s^2 + \frac{\omega_p}{Q_p} s + \omega_p^2} \quad (2.36)$$



รูปที่ 2.34 คุณสมบัติของวงจรกรองผ่านทุกความถี่อันดับสอง



รูปที่ 2.35 ตำแหน่งของซีโรและโพลตามคุณสมบัติของวงจรกรองผ่านทุกความถี่อันดับสอง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.7 ค่าความไว

ในการออกแบบวงจร วิธีหนึ่งที่ใช้ในการบอกว่าตัวกรองความถี่ที่ออกแบบมานั้น มีประสิทธิภาพดีหรือไม่ นั่นก็คืออุปกรณ์ที่ใช้ในวงจร ซึ่งอุปกรณ์ที่ใช้ในตัวกรองนั้น โดยปกติแล้วจะมีความผิดพลาดเปลี่ยนแปลงตามองค์ประกอบต่างๆ เช่น อุณหภูมิ ความชื้น หรือความผิดพลาดของอุปกรณ์เอง ซึ่งการออกแบบนั้นหากต้องการให้วงจรมีประสิทธิภาพสูง องค์ประกอบของวงจรจะต้องไม่มีการเปลี่ยนแปลงเลย แต่เนื่องจากในทางปฏิบัติอาจไม่เป็นเช่นนั้น เพราะตัวอุปกรณ์เองจะเกิดการเปลี่ยนแปลงเสมอ จึงมีความจำเป็นต้องรู้ค่าความเปลี่ยนแปลงที่มีผลต่อวงจร เรียกว่า ค่าความไว (Sensitivity) [78-80] ซึ่งหมายถึง ความเปลี่ยนแปลงที่เกิดขึ้นต่อคุณสมบัติของอุปกรณ์ในวงจร ทั้งนี้ วงจรกรองความถี่ที่ดีจะต้องเป็นวงจรที่มีความไวต่ำ จะทำให้การเปลี่ยนแปลงของค่าอุปกรณ์ไม่ส่งผลกระทบต่อคุณสมบัติของวงจรมากนัก และหากมีการออกแบบวงจรกรองความถี่ที่ดีแล้ว จะสามารถประหยัดวงจรได้มากที่สุด เนื่องจากไม่จำเป็นต้องใช้อุปกรณ์ที่แพงเกินความจำเป็นนั่นเอง

2.7.1 นิยามทางคณิตศาสตร์

สำหรับการนิยามค่าความไวทางคณิตศาสตร์ จะต้องพิจารณาความสัมพันธ์ระหว่างคุณสมบัติ y และค่าอุปกรณ์ x โดยถ้ากำหนดให้ค่าปกติ (Normal value) ของ x คือ x_0 แล้ว สามารถใช้อนุกรมเทย์เลอร์ (Taylor series) ในการหาค่าได้คือ

$$y(x) = y(x_0) + \left. \frac{\partial y}{\partial x} \right|_{x=x_0} \Delta x + \left. \frac{\partial^2 y}{\partial x^2} \right|_{x=x_0} (\Delta x)^2 + \dots \quad (2.37)$$

โดย $y(x_0)$ คือ ค่าปกติของ y และ $\Delta x = x - x_0$ คือ การเปลี่ยนแปลงไปจากค่าปกติของ x จะเห็นได้ว่า ถ้า $\Delta x \rightarrow 0$ แล้ว (x มีการเปลี่ยนแปลงจากค่าปกติไปเพียงเล็กน้อย) จะสามารถประมาณสมการที่ (2.37) ได้ว่า

$$\Delta y(x_0) = y(x) - y(x_0) = \left. \frac{\partial y}{\partial x} \right|_{x=x_0} \Delta x \quad (2.38)$$

โดย $\Delta y(x_0)$ คือการเปลี่ยนแปลงของ y ที่เกิดจากการเปลี่ยนแปลงของ x ทั้งนี้ อาจจะใช้เรียก Δx และ $\Delta y(x_0)$ ว่าการเปลี่ยนแปลงสัมบูรณ์ (Absolute change) ของ x และ y ตามลำดับ แต่อย่างไรก็ตาม โดยทั่วไปแล้วมักจะสนใจการเปลี่ยนแปลงสัมพัทธ์ (Relative change) มากกว่าการเปลี่ยนแปลงสัมบูรณ์ ดังนั้นจึงมักจะทำการจัดรูปแบบในสมการที่ (2.38) ให้อยู่ในรูปแบบดังนี้

$$\frac{\Delta y(x_0)}{y(x_0)} = \left. \frac{\partial y}{\partial x} \right|_{x=x_0} \frac{x_0}{y(x_0)} \frac{\Delta x}{x_0} = \left[\frac{\partial y}{\partial x} \cdot \frac{x}{y} \right]_{x=x_0} \frac{\Delta x}{x_0} \quad (2.39)$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

โดย $\Delta x/x$ และ $\Delta y(x_0)/y(x_0)$ คือ การเปลี่ยนแปลงสัมพัทธ์ของ x และ y ตามลำดับ ดังนั้น จากสมการที่ (2.39) จึงสามารถนิยามค่าความไว ว่าเป็นอัตราการเปลี่ยนแปลงสัมพัทธ์ของ y ต่อการเปลี่ยนแปลงสัมพัทธ์ของ x ดังสมการที่ (2.40) และเรียก S_x^y ว่าเป็นความไวสัมพัทธ์ (Relative sensitivity) ของ y ต่อ x ทั้งนี้ สำหรับการออกแบบและวิเคราะห์วงจรกรองความถี่นั้น จะให้ตัวแปร y และตัวแปร x เป็นคุณสมบัติใดๆ ของวงจร และค่าของอุปกรณ์ที่ใช้ในวงจร

$$S_x^y = \frac{\partial y}{\partial x} \cdot \frac{x}{y} = \frac{\partial y / y}{\partial x / x} \quad (2.40)$$

ในบางกรณี เช่น ในการหาความไวของการเปลี่ยนแปลงเฟสหรือการเปลี่ยนแปลงราก จะนิยมใช้ ความไวกึ่งสัมพัทธ์ (Semi-relative sensitivity หรือ Unnormalized sensitivity) แทนที่ ความไวสัมพัทธ์ โดยสามารถนิยามได้ดังสมการ (2.41) และเรียก US_x^y ว่าอัตราการเปลี่ยนแปลงสัมบูรณ์ของ y ต่อการเปลี่ยนแปลงสัมพัทธ์ของ x

$$US_x^y = \frac{\partial y}{\partial x / x} = y S_x^y \quad (2.41)$$

2.7.2 คุณสมบัติของฟังก์ชันความไวสัมพัทธ์

คุณสมบัติของฟังก์ชันความไวสัมพัทธ์ แสดงดังตารางที่ 2.1 ซึ่งสามารถอธิบายได้ดังนี้

2.7.2.1 คุณสมบัติข้อที่ 1 และ 2 คือความไวที่ถูกคูณด้วยค่าคงที่ k ใดๆ จะมีค่าเท่ากับ ความไวของคุณสมบัตินั้น ซึ่งสามารถพิสูจน์คุณสมบัติดังกล่าวได้คือ

$$S_x^{ky} = \frac{\partial ky}{\partial x} \cdot \frac{x}{ky} = \frac{\partial y}{\partial x} \cdot \frac{x}{y} = S_x^y \quad (2.42)$$

2.7.2.2 คุณสมบัติข้อที่ 3 ความไวของคุณสมบัติใดๆ ต่อส่วนกลับของค่าอุปกรณ์ จะเท่ากับความไวของคุณสมบัติต่อค่าอุปกรณ์นั้นๆ โดยสามารถพิสูจน์คุณสมบัติดังกล่าวได้คือ

$$\begin{aligned} S_{1/x}^{ky} &= \frac{\partial y}{\partial (1/x)} \cdot \frac{(1/x)}{y} = \frac{\partial y}{\partial x} \cdot \frac{(1/x)}{y} \left[\frac{\partial (1/x)}{\partial x} \right]^{-1} \\ &= -\frac{\partial y}{\partial x} \cdot \frac{x}{y} \\ S_{1/x}^y &= -S_x^y \end{aligned} \quad (2.43)$$

หรือในทำนองเดียวกัน $S_x^{1/y} = -S_x^y$

2.7.2.3 คุณสมบัติข้อที่ 4 - 8 ความไวของผลคูณของคุณสมบัติใดๆ จะเท่ากับผลบวกของความไวของคุณสมบัติแต่ละตัว โดยสามารถพิสูจน์คุณสมบัตินี้ดังกล่าวได้ว่า

$$\begin{aligned} S_x^{y_1 y_2} &= \frac{\partial(y_1 y_2)}{\partial x} \cdot \frac{x}{y_1 y_2} = \left[y_1 \frac{\partial(y_2)}{\partial x} + y_2 \frac{\partial(y_1)}{\partial x} \right] \frac{x}{y_1 y_2} \\ &= \frac{\partial(y_2)}{\partial x} \frac{x}{y_2} + \frac{\partial(y_1)}{\partial x} \frac{x}{y_1} \\ S_x^{y_1 y_2} &= S_x^{y_1} + S_x^{y_2} \end{aligned} \quad (2.44)$$

ซึ่งจากผลคูณสมบัติข้อนี้ทำให้ $S_x^{y^n} = nS_x^y$ และ $S_x^y = \frac{1}{n} S_x^{y^n}$

ตารางที่ 2.1 คุณสมบัติของความไวสัมพัทธ์

| คุณสมบัติข้อที่ | ความสัมพันธ์ |
|-----------------|---|
| 1. | $S_x^{ky} = S_x^y = S_x^y$ |
| 2. | $S_x^x = S_x^{kx} = S_x^{kx} = 1$ |
| 3. | $S_x^y = S_x^{1/y} = -S_x^y$ |
| 4. | $S_x^{y_1 y_2} = S_x^{y_1} + S_x^{y_2}$ |
| 5. | $S_x^{y^n} = nS_x^y$ |
| 6. | $S_x^{x^n} = nS_x^x = n$ |
| 7. | $S_x^y = \frac{1}{n} S_x^{y^n}$ |
| 8. | $S_x^x = \frac{1}{n} S_x^x = \frac{1}{n}$ |
| 9. | $S_x^{y_1/y_2} = S_x^{y_1} + S_x^{1/y_2} = S_x^{y_1} - S_x^{y_2}$ |
| 10. | $S_x^{y_1} = S_x^{y_1} S_x^{y_2}$ |
| *11. | $S_x^y = S_x^{ y } + j \arg y S_x^{\arg y}$ |
| *12. | $S_x^{\arg y} = \frac{1}{\arg y} \operatorname{Im} S_x^y$ |
| *13. | $S_x^{ y } = \operatorname{Re} S_x^y$ |
| 14. | $S_x^{y+z} = \frac{1}{y+z} (yS_x^y + zS_x^z)$ |
| 15. | $S_x^{\ln y} = \frac{1}{\ln y} S_x^y$ |

* คุณสมบัติข้อที่ 11 - 13 กรณี y เป็นจำนวนเชิงซ้อน และ x เป็นจำนวนจริง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.7.2.4 คุณสมบัติข้อที่ 9 และ 10 ความไวของอัตราส่วนของคุณสมบัติใดๆ จะมีค่าเท่ากับผลต่างของความไวของคุณสมบัติแต่ละตัว โดยสามารถใช้คุณสมบัติในข้อ 3 และข้อ 4 ในตารางที่ 2.1 พิสูจน์คุณสมบัติดังกล่าวได้คือ

$$S_x^{Y/yz} = S_x^Y + S_x^{1/yz} = S_x^Y - S_x^{yz} \quad (2.45)$$

2.7.2.5 คุณสมบัติข้อที่ 11 – 13 ความไวของคุณสมบัติที่เป็นจำนวนเชิงซ้อนจะเป็นจำนวนเชิงซ้อนด้วย โดยส่วนจริงของจำนวนเชิงซ้อนดังกล่าวก็คือความไวของขนาดและส่วนจินตภาพคือความไวของเฟสคูณด้วยเฟส หากกำหนดให้ Y และ ϕ คือขนาดและมุมของ y เมื่อ $y = Y e^{j\phi}$ ซึ่งสามารถใช้คุณสมบัติในข้อ 3 และข้อ 4 พิสูจน์ เพื่อพิสูจน์คุณสมบัติดังกล่าวได้ดังนี้

$$\begin{aligned} S_x^{Y e^{j\phi}} &= S_x^Y + S_x^{e^{j\phi}} \\ &= S_x^Y + \left[\frac{\partial e^{j\phi}}{\partial x} \right] \cdot \left[\frac{x}{e^{j\phi}} \right] \\ &= S_x^Y + \left[j e^{j\phi} \frac{\partial \phi}{\partial x} \right] \cdot \left[\frac{x}{e^{j\phi}} \right] \\ &= S_x^Y + j \cdot \frac{\partial \phi}{\partial x/x} \\ S_x^{Y e^{j\phi}} &= S_x^Y + S_x^\phi \end{aligned} \quad (2.46)$$

2.7.3 ความไวของฟังก์ชัน

ความไวของฟังก์ชัน (Function sensitivity) คือ ความไวในกรณีที่ y คือฟังก์ชันโอนย้าย (Transfer function) และ x คือค่าอุปกรณ์ในวงจร สามารถอธิบายได้ดังนี้

$$S_x^{H(s)} = \frac{\partial H(s)}{\partial x} \cdot \frac{x}{H(s)} \quad (2.47)$$

เมื่อ $H(s)$ ที่เขียนอยู่ในรูปเศษส่วนของโพลีโนเมียล คือ

$$H(s) = \frac{A(s)}{B(s)} \quad (2.48)$$

จะได้

$$S_x^{H(s)} = x \left[\frac{A'(s)}{A(s)} - \frac{B'(s)}{B(s)} \right] \quad (2.49)$$

เมื่อ $A'(s) = \frac{\partial A(s)}{\partial x}$ และ $B'(s) = \frac{\partial B(s)}{\partial x}$ นอกจากนี้ จากคุณสมบัติข้อที่ 11 ใน

ตารางที่ 2.1 สามารถแสดงได้ว่า

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$S_x^{H(j\omega)} = S_x^{|H(j\omega)|} + j \cdot US_x^{\arg H(j\omega)} \quad (2.50)$$

นั่นคือจะได้ความไวสัมพัทธ์ของ $|H(j\omega)|$ และ $\arg H(j\omega)$ เมื่อเทียบกับ x ตามลำดับคือ

$$S_x^{H(j\omega)} = \operatorname{Re} S_x^{H(j\omega)} \quad (2.51)$$

$$US_x^{\arg H(j\omega)} = \operatorname{Im} S_x^{H(j\omega)} \quad (2.52)$$

2.7.4 ความไวของราก

ค่าความไวของราก (Root sensitivity) แสดงได้ดังสมการที่ (2.53) เป็นเกณฑ์วัดที่สำคัญ และมีความหมายที่สุตอย่างหนึ่งที่ใช้สำหรับดูว่าคุณสมบัติของวงจรเปลี่ยนแปลงไปอย่างไรเมื่อค่าของอุปกรณ์ที่ใช้มีการเปลี่ยนแปลง ซึ่งก็คือการดูการเปลี่ยนแปลงตำแหน่งของโพลและซีโรต่อการเปลี่ยนแปลงค่าอุปกรณ์ ทั้งนี้เนื่องจากโพลและซีโรคือรากของโพลีโนเมียลเศษและส่วนของฟังก์ชันโอนย้าย ดังนั้นในหัวข้อนี้จะพิจารณาความไวของรากที่เกิดจากรากของโพลีโนเมียลที่เป็นจำนวนเชิงซ้อน

$$US_x^r = \frac{\partial r}{\partial x/x} \quad (2.53)$$

จากสมการที่ (2.53) สามารถแสดงความไวสัมพัทธ์ของโพลและซีโรได้ ดังนี้

$$US_x^{p_i} = \frac{\partial p_i}{\partial x/x} \quad \text{และ} \quad US_x^{z_i} = \frac{\partial z_i}{\partial x/x} \quad (2.54)$$

เมื่อ p_i และ z_i คือค่าโพลและซีโรของฟังก์ชันโอนย้าย

2.7.5 ความไวของ ω และ Q

สำหรับหัวข้อนี้เป็นการวิเคราะห์ความไวของพารามิเตอร์สำคัญของวงจรกรองความถี่อันดับสอง ดังแสดงในสมการที่ (2.25) สามารถหาความไวของความถี่โพล ω_p ที่เปลี่ยนไป เมื่อค่าความต้านทาน R มีค่าเปลี่ยนไป โดยความเปลี่ยนไปของความถี่โพลต่อหน่วย $\Delta\omega_p/\omega_p$ ต่อการเปลี่ยนไปต่อหน่วย $\Delta R/R$ ในรูปแบบคณิตศาสตร์ เขียนได้เป็น

$$S_R^{\omega_p} = \lim_{\Delta R \rightarrow 0} \frac{\Delta\omega_p/\omega_p}{\Delta R/R} \quad (2.55)$$

$$= \frac{R}{\omega_p} \frac{\partial \omega_p}{\partial R} \quad (2.56)$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$= \frac{\partial(\ln \omega_p)}{\partial(\ln R)} \quad (2.57)$$

ดังนั้นจากสมการที่ (2.55) และ (2.57) หากทราบว่าราคาของการผลิตอุปกรณ์ขึ้นอยู่กับเปอร์เซ็นต์ของความผิดพลาดเปลี่ยนแปลงที่เกิดขึ้น คือ $100 \times \Delta R/R$ ซึ่งสามารถหาค่าได้จากสมการที่ (2.55) ส่วนในกรณีของความไวของตัวแปรอื่นๆ ของสมการที่ (2.25) เช่น ω_z , Q_p , Q_z และ K ที่เปลี่ยนไปต่ออุปกรณ์อื่นของโครงข่ายนั้น สามารถใช้วิธีคิดเดียวกันกับสมการที่ (2.55) – (2.57) เช่น

$$S_C^{\omega_p} = \frac{C}{\omega_p} \frac{\partial \omega_p}{\partial C} \quad (2.58)$$

$$S_R^{Q_p} = \frac{R}{\omega_p} \frac{\partial Q_p}{\partial R} \quad (2.59)$$

$$S_R^K = \frac{R}{K} \frac{\partial K}{\partial R} \quad (2.60)$$

2.7.6 ความไวอัตราขยาย

ในหัวข้อที่ 2.7.5 ได้กล่าวถึงการแปรเปลี่ยนของตัวแปรประกอบค่าต่างๆ ของวงจรรองความถี่อันดับสอง เช่น ω_z , Q_p , Q_z และ K ที่จะมีผลกระทบต่อค่าของอุปกรณ์ในวงจรเปลี่ยนแปลงไป ซึ่งในตัวกรองก็จะมีค่าแปรเปลี่ยนอีกตัวหนึ่งที่ยังไม่ได้กล่าวถึง คือ ความแปรเปลี่ยนของอัตราขยายในช่วงแถบความถี่ ที่มีความสัมพันธ์กับตัวแปรความไว เพื่อที่จะเป็นแนวทางสำหรับการปรับเปลี่ยนอัตราขยายให้มีค่าที่เหมาะสมที่สุด ดังนั้นจากสมการที่ (2.25) ของวงจรรองความถี่อันดับสอง สามารถนำมาเขียนในรูปแบบของอัตราขยายได้เป็น

$$T(s) = \prod_{i=1}^N K_i \frac{s^2 + \frac{\omega_{z_i}}{Q_{z_i}} s + \omega_{z_i}^2}{s^2 + \frac{\omega_{p_i}}{Q_{p_i}} s + \omega_{p_i}^2} \quad (2.61)$$

อัตราขยายในหน่วย dB มีค่าเท่ากับ

$$\begin{aligned} G(\omega) &= 20 \log |T(j\omega)| \\ &= \sum_{i=1}^N 20 \log \left| s^2 + \frac{\omega_{z_i}}{Q_{z_i}} s + \omega_{z_i}^2 \right|_{s=j\omega} - \sum_{i=1}^N 20 \log \left| s^2 + \frac{\omega_{p_i}}{Q_{p_i}} s + \omega_{p_i}^2 \right|_{s=j\omega} \\ &\quad + 20 \log |k_i| \end{aligned} \quad (2.62)$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ทั้งนี้ความไวของอัตราขยาย (Gain sensitivity) ก็คือ การเปลี่ยนแปลงของอัตราขยายในหน่วยเดซิเบล (dB) ในกรณีของการเปลี่ยนแปลงต่อหน่วยของอุปกรณ์ x จะเขียนได้เป็น

$$S_x^{G(\omega)} = \frac{\partial G(\omega)}{\partial x} = x \frac{\partial G(\omega)}{\partial x} \quad (\text{dB}) \quad (2.63)$$

จากสมการที่ (2.63) สามารถเขียนได้อีกแบบคือ

$$\Delta G(\omega) = \lim_{\Delta x \rightarrow 0} S_x^{G(\omega)} \frac{\Delta x}{x} \quad (\text{dB}) \quad (2.64)$$

เมื่อ x มีการเปลี่ยนแปลงเพียงเล็กน้อย จะได้

$$\Delta G(\omega) \approx S_x^{G(\omega)} \frac{\Delta x}{x} \quad (\text{dB}) \quad (2.65)$$

หากพิจารณาตัวเลขของฟังก์ชันอัตราขยายในรูปกำลังสองของสมการที่ (2.61) แล้ว ค่าความไวต่ออุปกรณ์ที่มีผลต่อการเปลี่ยนแปลงของอัตราขยาย สามารถหาค่าได้จากหัวข้อที่ 2.7.5 แต่ยังมีบางตัวแปรที่มีผล ซึ่งจะขึ้นอยู่กับค่า ω และ Q ของฟังก์ชันวงจรรองความถี่อันดับสอง โดยตัวแปรที่จะทำให้เกิดการเปลี่ยนแปลงดังกล่าวเกิดขึ้นได้จาก การประมาณค่าฟังก์ชัน การเลือกรูปแบบของวงจร และชนิดของอุปกรณ์ที่นำมาใช้ในวงจร

2.7.7 ความไวอุปกรณ์แฝง

ประโยชน์ที่สำคัญที่สุดอย่างหนึ่งของความไวคือ การวิเคราะห์ความไวของอุปกรณ์แฝง (Parasitic elements sensitivity) โดยสามารถนิยามอุปกรณ์แฝงที่เกิดขึ้นว่าเป็นอุปกรณ์ซึ่งมีค่าปกติ (หรือค่าในอุดมคติ) เท่ากับศูนย์ เช่น ตัวต้านทานที่ต่ออนุกรมอยู่กับขดลวดเหนี่ยวนำในอุดมคติเพื่อจำลองความสูญเสียของขดลวดเหนี่ยวนำในทางปฏิบัติ ตัวต้านทานที่ต่อขนานกับตัวเก็บประจุในอุดมคติเมื่อจำลองผลของกระแสรั่ว ตัวต้านทานที่ต่ออนุกรมอยู่กับแหล่งจ่ายแรงดันในอุดมคติเพื่อจำลองความต้านทานภายในของแหล่งจ่ายแรงดัน และตัวต้านทานที่ต่อขนานอยู่กับแหล่งจ่ายแรงดันในอุดมคติเพื่อจำลองความต้านทานภายในของแหล่งจ่ายกระแส เป็นต้น

เนื่องจากค่าปกติของอุปกรณ์แฝงมีค่าเท่ากับศูนย์ ดังนั้น สามารถนิยามความไวของอุปกรณ์แฝงในลักษณะของความไวสัมพัทธ์ได้คือ

$$PS_v^y = \frac{\partial y/y}{\partial v} \Big|_{v=0} \quad (2.66)$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เมื่อ v คืออุปกรณ์แฝง และ y คือค่าคุณสมบัติของวงจรกรอง ทั้งนี้จากสมการที่ (2.66) สามารถหาการเปลี่ยนแปลงสัมพัทธ์ของ y ได้ดังนี้


$$\frac{\Delta y}{y} = PS_v \Delta v \quad (2.67)$$

2.8 วงจรความต้านทานทางอิเล็กทรอนิกส์

วงจรความต้านทานทางอิเล็กทรอนิกส์ เป็นวงจรที่มีอินพุตเป็นกระแสและให้อเอาต์พุตเป็นแรงดัน สร้างขึ้นมาจากเอ็นมอสทรานซิสเตอร์ จำนวน 2 ตัว แสดงดังรูปที่ 2.36 [81] จากวงจร สมมติว่าเอ็นมอสทรานซิสเตอร์ทั้ง 2 ตัว คือ M_{R1} และ M_{R2} ทำงานในย่านอิ่มตัว ดังนั้นเมื่อกระแสอินพุตถูกป้อนเข้าที่ขั้วอินพุตของวงจร สามารถเขียนสมการของกระแสเดรน I_D ที่ไหลผ่านเอ็นมอสทรานซิสเตอร์ M_{R1} และ M_{R2} ได้เป็น

$$I_{D(M_{R1})} = \frac{\mu_0 C_{ox}}{2} \left(\frac{W}{L} \right) (V_{DD} - V_{in} - V_{TH})^2 \quad (2.68)$$

$$I_{D(M_{R2})} = \frac{\mu_0 C_{ox}}{2} \left(\frac{W}{L} \right) (V_{DD} - V_{in} - V_{TH})^2 \quad (2.69)$$



รูปที่ 2.36 วงจรความต้านทานทางอิเล็กทรอนิกส์

จากรูปที่ 2.36 เมื่อ $I_{D(M_{R1})} + I_{in} = I_{D(M_{R2})}$ ดังนั้น เมื่อใช้ความสัมพันธ์ของ $(a+b)^2 - (a-b)^2 = 4ab$ และอาศัยทฤษฎีกฎกระแสของเคอร์ชอฟฟ์ (Kirchhoff's Current Law : KCL) จะทำให้ได้สมการคือ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$V_{in} = \frac{I_{D(MR2)} - I_{D(MR1)}}{2\mu_n C_{ox} \left(\frac{W}{L}\right) (V_{DD} - V_{TH})} = \frac{I_{in}}{2\mu_n C_{ox} \left(\frac{W}{L}\right) (V_{DD} - V_{TH})} \quad (2.70)$$

เมื่อกำหนดให้ $V_{DD} = -V_{SS}$ ดังนั้นสามารถหาค่าความต้านทานทางอิเล็กทรอนิกส์ได้จาก

$$R_c = \frac{1}{2\mu_n C_{ox} \left(\frac{W}{L}\right) (V_{DD} - V_{TH})} \quad (2.71)$$

โดยที่ μ_n คือ ค่าความคล่องของโฮลหรืออิเล็กตรอน

C_{ox} คือ ค่าความจุต่อพื้นที่ของเกตออกไซด์

W คือ ความกว้างของช่องทางเดินกระแส

L คือ ความยาวของช่องทางเดินกระแส

V_{DD} คือ แหล่งจ่ายแรงดัน มีค่าเท่ากับ $|-V_{SS}|$

V_{TH} คือ ค่าแรงดันเทรชโฮลด์

จากสมการที่ (2.71) จะเห็นได้ว่า สามารถกำหนดค่าความต้านทานทางอิเล็กทรอนิกส์ได้จากค่า W/L หรือกำหนดค่าจากการปรับเปลี่ยนค่าแหล่งจ่ายแรงดัน V_{DD} ($V_{DD} = -V_{SS}$) ก็ได้

บทที่ 3

งานวิจัยที่เกี่ยวข้อง

บทนี้จะกล่าวถึงงานวิจัยประเภทบทความทางวิชาการและงานวิจัยที่เกี่ยวข้องกับวิทยานิพนธ์นี้ ประกอบด้วย วงจรกรองความถี่ที่โปรแกรมได้ ซึ่งแบ่งออกตามลักษณะการทำงานของวงจรคือ การทำงานโหมดแรงดันและโหมดกระแส รวมทั้งวงจรแอนะล็อกสวิตช์สายพานกระแสโดยใช้ซีมอส และการประยุกต์ใช้งาน

3.1 วงจรกรองความถี่ที่โปรแกรมได้


วงจรกรองความถี่ที่โปรแกรมได้ (Digitally Programmable filter : DPF) หรือวงจรกรองความถี่ที่สามารถกำหนดค่าอินพุตเป็นค่าตัวเลขเชิงดิจิทัลเพื่อให้ได้ค่าฟังก์ชันของวงจรกรองความถี่ที่เอาต์พุตที่ต้องการได้ โดยไม่จำเป็นต้องมีเงื่อนไขต่างๆ เช่น การเปลี่ยนแปลงโครงสร้างของวงจร การกำหนดค่าแรงดันหรือกระแสอินพุตให้กับวงจร เป็นต้น ทำให้วงจรกรองความถี่ที่โปรแกรมได้มีการนำไปใช้งานสำหรับการออกแบบวงจรกรองความถี่ในรูปแบบต่างๆ อย่างแพร่หลาย [82-91] อีกทั้งสามารถสร้างมาจากวงจรรวมที่มีขายอยู่ตามท้องตลาดโดยทั่วไป ทำให้ง่ายต่อการนำไปประยุกต์ใช้งานจริง เช่น MAX260, MAX261, MAX262 ของ Maxim Integrated, LTC1564 ของ Linear Technology และ UAF42 ของ Texas Instruments เป็นต้น ดังนั้น ในหัวข้อย่อยถัดไป จะกล่าวถึงบทความทางวิชาการที่ได้ถูกนำเสนอมาแล้วก่อนหน้านี้เกี่ยวกับวงจรกรองความถี่หลายหน้าที่โปรแกรมได้ โดยสามารถแบ่งออกตามลักษณะการทำงานของวงจรคือ การทำงานโหมดแรงดันและโหมดกระแส ดังนี้

3.1.1 วงจรกรองความถี่หลายหน้าที่โปรแกรมได้ โหมดแรงดัน

3.1.1.1 วงจรที่นำเสนอโดย H. A. Alzahrer และคณะ [82]

นำเสนอวงจรกรองความถี่หลายหน้าที่อันดับสองที่โปรแกรมได้ เป็นแบบหนึ่งอินพุต-หลายเอาต์พุต โครงสร้างของวงจรใช้อุปกรณ์ที่สามารถใช้ค่าดิจิทัลสำหรับควบคุมการทำงานของตัวอุปกรณ์ได้ คือ Digitally controlled current follower (DCCF) จำนวน 3 ตัว วงจรกันชนแรงดัน (Voltage buffer) จำนวน 2 ตัว ต่อกับออปุกรณ์พาสซีฟ คือ ด้านทานที่ต่อแบบลอยตัวจำนวน 4 ตัว และตัวเก็บประจุที่ต่อลงกราวด์ จำนวน 2 ตัว ตามลำดับ แสดงดังรูปที่ 3.1 สามารถวิเคราะห์หาฟังก์ชันการถ่ายโอน ค่าความถี่ธรรมชาติและตัวประกอบคุณภาพได้ ดังสมการที่ (3.1) – (3.4) ตามลำดับ วงจรที่นำเสนอนี้ไม่สามารถให้ผลตอบสนองทางเอาต์พุตได้ครบทั้ง 5 ฟังก์ชัน โดยสามารถให้ผลตอบสนองทางเอาต์พุตคือ วงจรกรองความถี่ต่ำผ่านและวงจรกรองความถี่ผ่านดังสมการที่ (3.1) และ (3.2) เท่านั้น ค่าความถี่ธรรมชาติและตัวประกอบคุณภาพเป็นอิสระจากกันแต่ไม่สามารถควบคุมได้ด้วยวิธีทางอิเล็กทรอนิกส์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3.1 วงจรกรองความถี่ที่โปรแกรมได้ นำเสนอโดย H. A. Alzaher และคณะ

$$\frac{V_{LP}}{V_{in}} = \frac{G_{in}G_3\alpha_1\alpha_2}{s^2C_1C_2 + sC_2G_1\alpha_1 + G_2G_3\alpha_1\alpha_2\alpha_3} \quad (3.1)$$

$$\frac{V_{BP}}{V_{in}} = \frac{-sC_2G_{in}\alpha_1\beta_1}{s^2C_1C_2 + sC_2G_1\alpha_1 + G_2G_3\alpha_1\alpha_2\alpha_3} \quad (3.2)$$

$$\omega_o = \sqrt{\frac{G_2G_3\alpha_1\alpha_2\alpha_3}{C_1C_2}} \quad (3.3)$$


$$Q = \frac{1}{G_1} \sqrt{\frac{G_2G_3C_1\alpha_2\alpha_3}{C_2\alpha_1}} \quad (3.4)$$

3.1.1.2 วงจรที่นำเสนอโดย H. A. Alzaher [84]

นำเสนอวงจรกรองความถี่หลายหน้าที่อันดับสองที่โปรแกรมได้ ทั้งหมด 3 วงจร โดยทั้ง 3 วงจร เป็นแบบหนึ่งอินพุต-หลายเอาต์พุต สำหรับสองวงจรแรกนั้น สามารถให้ผลตอบสนองทางเอาต์พุตได้เพียง 2 ฟังก์ชัน คือ วงจรกรองความถี่ต่ำผ่านและวงจรกรองความถี่ผ่าน ค่าความถี่ธรรมชาติและตัวประกอบคุณภาพเป็นอิสระจากกันแต่ไม่สามารถควบคุมได้ด้วยวิธีการอิเล็กทรอนิกส์ ซึ่งโครงสร้างหลักของวงจรจะใช้อุปกรณ์ที่สามารถใช้ค่าดิจิทัลสำหรับควบคุมการทำงานของตัวอุปกรณ์ คือ Digital controlled current amplifier (DCCA) จำนวน 2 ตัว วงจรกันชนแรงดัน (Voltage buffer) จำนวน 2 ตัว ต่อกับอุปกรณ์พาสซีฟ คือ ด้านทานที่ต่อแบบลอยตัวจำนวน 4 ตัว และตัวเก็บประจุที่ต่อลงกราวด์ จำนวน 2 ตัว ตามลำดับ แสดงดังรูปที่ 3.2 (ก) และ 3.2 (ข) สามารถวิเคราะห์หาฟังก์ชันการถ่ายโอน ค่าความถี่ธรรมชาติและตัวประกอบคุณภาพได้ดังสมการที่ (3.5) – (3.8) ตามลำดับ ส่วนวงจรสุดท้ายนั้นจะแตกต่างกับสองวงจรแรกคือ ใช้ DCCA จำนวน 2 ตัว วงจรกันชนแรงดัน จำนวน 3 ตัว วงจรตามกระแส (Current follower) จำนวน 1 ตัว ตัวด้านทานที่ต่อแบบลอยตัว จำนวน 6 ตัว และตัวเก็บประจุที่ต่อลงกราวด์ จำนวน 2 ตัว ตามลำดับ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นิยมนำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

แสดงดังรูปที่ 3.2 (ค) สามารถวิเคราะห์หาฟังก์ชันการถ่ายโอน ค่าความถี่ธรรมชาติและตัวประกอบคุณภาพได้ ดังสมการที่ (3.9) – (3.13) ตามลำดับ วงจรที่นำเสนอนี้สามารถให้ผลตอบสนองทางเอ๊าท์พุทได้เพียง 3 ฟังก์ชัน คือ วงจรกรองความถี่ต่ำผ่าน วงจรกรองความถี่สูงผ่าน และวงจรกรองความถี่ผ่าน ค่าความถี่ธรรมชาติและตัวประกอบคุณภาพไม่เป็นอิสระจากกันและไม่สามารถควบคุมได้ด้วยวิธีทางอิเล็กทรอนิกส์



รูปที่ 3.2 วงจรกรองความถี่ที่โปรแกรมได้ นำเสนอโดย H. A. Alzahrer

$$\frac{V_{BP}}{V_i} = \frac{s\alpha_1/(C_1R_4)}{s^2 + s/(C_1R_1) + \alpha_1\alpha_2/(C_1C_2R_2R_3)} \tag{3.5}$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$\frac{V_{LP}}{V_i} = \frac{\alpha_1 \alpha_2 / (C_1 C_2 R_2 R_4)}{s^2 + s / (C_1 R_1) + \alpha_1 \alpha_2 / (C_1 C_2 R_2 R_3)} \quad (3.6)$$

$$\omega_o = \sqrt{\frac{\alpha_1 \alpha_2}{C_1 C_2 R_2 R_3}} \quad (3.7)$$

$$Q = R_1 \sqrt{\frac{\alpha_1 \alpha_2 C_1}{C_2 R_2 R_3}} \quad (3.8)$$

$$\frac{V_{HP}}{V_i} = \frac{s^2}{s^2 + s \alpha_1 / (C_1 R_1) + \alpha_1 \alpha_2 / (C_1 C_2 R_1 R_2)} \quad (3.9)$$

$$\frac{V_{BP}}{V_i} = \frac{s \alpha_1 / (C_1 R_1)}{s^2 + s \alpha_1 / (C_1 R_1) + \alpha_1 \alpha_2 / (C_1 C_2 R_1 R_2)} \quad (3.10)$$

$$\frac{V_{LP}}{V_i} = \frac{\alpha_1 \alpha_2 / (C_1 C_2 R_1 R_2)}{s^2 + s \alpha_1 / (C_1 R_1) + \alpha_1 \alpha_2 / (C_1 C_2 R_1 R_2)} \quad (3.11)$$

$$\omega_o = \sqrt{\frac{\alpha_1 \alpha_2}{C_1 C_2 R_1 R_2}} \quad (3.12)$$


$$Q = \sqrt{\frac{\alpha_2 C_1 R_1}{\alpha_1 C_2 R_2}} \quad (3.13)$$

3.1.1.3 วงจรที่นำเสนอโดย T. M. Hassan และ S. A. Mahmoud [85]

นำเสนอวงจรกรองความถี่หลายหน้าที่อันดับสองที่โปรแกรมได้ แสดงดังรูปที่ 3.3 วงจรเป็นแบบหนึ่งอินพุต-หลายเอาต์พุต สำหรับโครงสร้างของวงจรมัน ใช้อุปกรณ์ที่สามารถโปรแกรมได้ด้วยค่าดิจิทัล คือ Digitally programmable CCII (DPCCII) จำนวน 5 ตัว ต่อร่วมกับอุปกรณ์พาสซีฟที่ต่อลงกราวด์ทั้งหมด คือ ตัวต้านทาน จำนวน 6 ตัว และตัวเก็บประจุ จำนวน 2 ตัว ตามลำดับ จากรูปที่ 3.3 เมื่อทำการกำหนดค่าดิจิทัลที่แตกต่างกัน จำนวน 2 ชุด สามารถให้ผลตอบสนองทางเอาต์พุตได้เพียง 3 ฟังก์ชัน คือ วงจรกรองความถี่ต่ำผ่าน วงจรกรองความถี่สูงผ่าน และวงจรกรองความถี่ผ่าน โดยในกรณีของชุดแรก สามารถวิเคราะห์หาฟังก์ชันการถ่ายโอนทั้งหมดดังสมการที่ (3.14) – (3.16) ตามลำดับ ค่าความถี่ธรรมชาติและตัวประกอบคุณภาพ แสดงดังสมการที่ (3.17) และ (3.18) ตามลำดับ ส่วนในกรณีที่สอง สามารถวิเคราะห์หาฟังก์ชันการถ่ายโอนทั้งหมด

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ดังสมการที่ (3.19) – (3.21) ตามลำดับ ส่วนค่าความถี่ธรรมชาติและตัวประกอบคุณภาพแสดงดังสมการที่ (3.22) และ (3.23) ตามลำดับ ทั้งสองกรณีจะมีค่าความถี่ธรรมชาติและตัวประกอบคุณภาพเป็นอิสระจากกันแต่ไม่สามารถควบคุมได้ด้วยวิธีทางอิเล็กทรอนิกส์



รูปที่ 3.3 วงจรกรองความถี่ที่โปรแกรมได้ นำเสนอโดย T. M. Hassan และ S. A. Mahmoud

$$\frac{V_{LP}}{V_i} = \frac{K_i K_1 R / K_2 C_1 C_2 R_2 R_1}{s^2 + s(K_i K_1 R / K_4 C_1 R_1 R_4) + (K_i K_1 R / K_2 K_3 C_1 C_2 R_1 R_2 R_3)} \quad (3.14)$$

$$\frac{V_{HP}}{V_i} = \frac{s^2 (K_i R / R_i)}{s^2 + s(K_i K_1 R / K_4 C_1 R_1 R_4) + (K_i K_1 R / K_2 K_3 C_1 C_2 R_1 R_2 R_3)} \quad (3.15)$$

$$\frac{V_{BP}}{V_i} = \frac{s(K_i K_1 R / C_1 R_1 R_1)}{s^2 + s(K_i K_1 R / K_4 C_1 R_1 R_4) + (K_i K_1 R / K_2 K_3 C_1 C_2 R_1 R_2 R_3)} \quad (3.16)$$

$$\omega_o = \sqrt{\frac{K_i K_1 R}{K_2 K_3 C_1 C_2 R_1 R_2 R_3}} \quad (3.17)$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$Q = K_4 R_4 \sqrt{\frac{C_1 R_1}{K_i K_1 K_2 K_3 C_2 R_2 R_3 R}} \quad (3.18)$$

$$\frac{V_{LP}}{V_i} = \frac{K_i K_2 R / K_1 C_1 C_2 R_1 R_2 R_i}{s^2 + s(K_i R / K_1 K_4 C_1 R_1 R_4) + (K_i K_2 R / K_1 K_3 C_1 C_2 R_1 R_2 R_3)} \quad (3.19)$$


$$\frac{V_{HP}}{V_i} = \frac{s^2 (K_i R / R_i)}{s^2 + s(K_i R / K_1 K_4 C_1 R_1 R_4) + (K_i K_2 R / K_1 K_3 C_1 C_2 R_1 R_2 R_3)} \quad (3.20)$$

$$\frac{V_{BP}}{V_i} = \frac{s(K_i R / K_1 C_1 R_1 R_i)}{s^2 + s(K_i R / K_1 K_4 C_1 R_1 R_4) + (K_i K_2 R / K_1 K_3 C_1 C_2 R_1 R_2 R_3)} \quad (3.21)$$

$$\omega_o = \sqrt{\frac{K_i K_2 R}{K_1 K_3 C_1 C_2 R_1 R_2 R_3}} \quad (3.22)$$

$$Q = K_4 R_4 \sqrt{\frac{K_1 K_2 C_1 R_1}{K_i K_3 C_2 R_2 R_3 R}} \quad (3.23)$$

3.1.1.4 วงจรที่นำเสนอโดย D. Singh และ N. Afzal ปี ค.ศ. 2013 [86]



รูปที่ 3.4 วงจรกรองความถี่ที่โปรแกรมได้ นำเสนอโดย D. Singh และ N. Afzal ปี ค.ศ. 2013

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

นำเสนอวงจรกรองความถี่หลายหน้าที่อันดับสองที่โปรแกรมได้ เป็นแบบหลายอินพุท-หนึ่งเอาต์พุท สำหรับโครงสร้างหลักของวงจรนั้น แสดงดังรูปที่ 3.4 จะใช้อุปกรณ์ที่สามารถโปรแกรมได้ด้วยค่าดิจิทัล 2 ชนิด คือ Digitally programmable current feedback amplifier (DPCFA) จำนวน 4 ตัว และ DPCCII จำนวน 2 ตัว ต่อกับอุปกรณ์พาสซีฟ ประกอบด้วย ตัวต้านทานจำนวน 7 ตัว โดยใช้การต่อแบบลอยตัว จำนวน 4 ตัว อีกจำนวน 3 ตัว ใช้การต่อลงกราวด์ และตัวเก็บประจุแบบต่อลงกราวด์ จำนวน 2 ตัว สามารถวิเคราะห์หาฟังก์ชันการถ่ายโอนดังสมการที่ (3.24) ให้ผลตอบสนองทางเอาต์พุทได้ครบทั้ง 5 ฟังก์ชัน คือ วงจรกรองความถี่ต่ำผ่าน วงจรกรองความถี่สูงผ่าน วงจรกรองความถี่ผ่าน วงจรกรองความถี่หยุด และวงจรกรองผ่านทุกความถี่ และจากสมการที่ (3.24) จะได้ค่าความถี่ธรรมชาติและตัวประกอบคุณภาพที่เป็นอิสระจากกันแต่ไม่สามารถควบคุมได้ด้วยวิธีทางอิเล็กทรอนิกส์ แสดงดังสมการที่ (3.25) และ (3.26) ตามลำดับ


$$V_o = \frac{s^2(K_1R_4/R_3)V_1 + s(K_1K_4R_4/K_2K_6C_2R_3R_5)V_2 - s(K_1K_4R_4/C_2R_2R_3)V_4 + (K_1K_3K_4R_4/C_1C_2R_1R_2R_3)V_3}{s^2 + s(K_1K_4R_4/K_2K_6C_2R_3R_5) + (K_1K_3K_4R_4R_7/K_5C_1C_2R_1R_2R_3R_6)} \quad (3.24)$$

$$\omega_o = K_3 \sqrt{\frac{R_4R_7}{C_1C_2R_1R_2R_3R_6}} \quad (3.25)$$

$$Q = R_5 \frac{K_2K_6}{K_1} \sqrt{\frac{C_2R_3R_7}{C_1R_1R_2R_4R_6}} \quad (3.26)$$

3.1.1.5 วงจรที่นำเสนอโดย H. A. Alzaher และ N. A. Tasadduq [87]

นำเสนอวงจรกรองความถี่หลายหน้าที่โปรแกรมได้แบบหลายอินพุท-หลายเอาต์พุท โครงสร้างของวงจรแสดงดังรูปที่ 3.5 โดยแยกสัญญาณอินพุทเป็น 2 ชนิด คือ สัญญาณอินพุทบวกและสัญญาณอินพุทลบ สังเกตเห็นได้ว่าแต่ละชุดที่แยกสัญญาณอินพุทออกจากกันนั้นจะมีโครงสร้างของวงจรที่เหมือนกัน คือ ใช้อุปกรณ์ที่สามารถใช้ค่าดิจิทัลสำหรับควบคุมการทำงานของตัวอุปกรณ์ได้ คือ DCCF จำนวน 2 ตัว วงจรป้อนกลับแบบจุดต่อร่วม (Common - mode feedback: CMFB) จำนวน 2 ตัว และวงจรตามแรงดัน จำนวน 2 ตัว ต่อกับอุปกรณ์พาสซีฟ ประกอบด้วย ตัวต้านทานที่ต่อแบบลอยตัว จำนวน 4 ตัว และตัวเก็บประจุแบบต่อลงกราวด์ จำนวน 2 ตัว สามารถวิเคราะห์หาฟังก์ชันการถ่ายโอนดังสมการที่ (3.27) ซึ่งวงจรที่นำเสนอนี้สามารถให้ผลตอบสนองทางเอาต์พุทได้เพียงฟังก์ชันเดียวคือ วงจรกรองความถี่ต่ำผ่าน ในส่วนของค่าความถี่ธรรมชาติและตัวประกอบคุณภาพนั้นจะเป็นอิสระจากกัน แต่ไม่สามารถควบคุมได้ด้วยวิธีทางอิเล็กทรอนิกส์ แสดงดังสมการที่ (3.28) - (3.29) ตามลำดับ



รูปที่ 3.5 วงจรกรองความถี่ที่โปรแกรมได้ นำเสนอโดย H. A. Alzaher และ N. A. Tasadduq

$$H_{LP}(s) = \frac{\alpha^2 / C^2 R_1 R_3}{s^2 + s\alpha / (CR_2) + \alpha^2 / (C^2 R_3 R_4)} \tag{3.27}$$


$$\omega_o = \frac{\alpha}{C\sqrt{R_3 R_4}} \tag{3.28}$$

$$Q = \frac{R_2}{\sqrt{R_3 R_4}} \tag{3.29}$$

3.1.1.6 วงจรที่นำเสนอโดย D. Singh และ N. Afzal ปี ค.ศ. 2014 [88]

นำเสนอวงจรกรองความถี่หลายหน้าที่อันดับสองที่โปรแกรมได้ เป็นแบบหนึ่งอินพุต-หนึ่งเอาต์พุต แสดงดังรูปที่ 3.6 สำหรับโครงสร้างหลักของวงจรมัน จะใช้อุปกรณ์ที่สามารถโปรแกรมได้ด้วยค่าดิจิทัล คือ DPCFA จำนวน 6 ตัว ต่อร่วมกับอุปกรณ์พาสซีฟ ประกอบด้วย ตัวต้านทาน จำนวน 8 ตัว โดยใช้ในการต่อแบบลอยตัว จำนวน 3 ตัว อีกจำนวน 5 ตัว ใช้การต่อแบบลงกราวด์ และตัวเก็บประจุแบบต่อลงกราวด์ จำนวน 2 ตัว จากรูปที่ 3.6 สามารถวิเคราะห์หาฟังก์ชันการถ่ายโอนได้ ดังสมการที่ (3.31) วงจรที่นำเสนอให้ผลตอบสนองทางเอาต์พุตได้ครบทั้ง 5 ฟังก์ชัน คือ วงจรกรองความถี่ต่ำผ่าน วงจรกรองความถี่สูงผ่าน วงจรกรองความถี่ผ่าน วงจรกรองความถี่หยุด และวงจรกรองผ่านทุกความถี่ ค่าความถี่ธรรมชาติและตัวประกอบคุณภาพเป็นอิสระจากกัน แต่ไม่สามารถควบคุมได้ด้วยวิธีทางอิเล็กทรอนิกส์ แสดงได้ดังสมการที่ (3.32) - (3.33) ตามลำดับ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3.6 วงจรกรองความถี่ที่โปรแกรมได้ นำเสนอโดย D. Singh และ N. Afzal ปี ค.ศ. 2014

$$\frac{V_o}{V_i} = \frac{s^2 K_1 (R_6/R_7) - s K_2 (K_6 R_5 / K_4 C_2 R_4 R_8) + K_3 (K_5 K_6 / C_1 C_2 R_2 R_3)}{s^2 + s (K_6 / K_4 C_2 R_8) + (K_5 K_6 / C_1 C_2 R_1 R_2)} \quad (3.30)$$

จากสมการที่ (3.30) กำหนดให้ K_5 มีค่าเท่ากับ K_6 นั่นคือจะได้สมการที่ (3.31)

$$\frac{V_o}{V_i} = \frac{s^2 K_1 (R_6/R_7) - s K_2 (K_5 R_5 / K_4 C_2 R_4 R_8) + K_3 (K_5^2 / C_1 C_2 R_2 R_3)}{s^2 + s (K_5 / K_4 C_2 R_8) + (K_5^2 / C_1 C_2 R_1 R_2)} \quad (3.31)$$

และสามารถหาค่าความถี่ธรรมชาติและตัวประกอบคุณภาพได้ตามลำดับคือ


$$\omega_o = K_5 \sqrt{\frac{1}{C_1 C_2 R_1 R_2}} \quad (3.32)$$

$$Q = K_4 R_8 \sqrt{\frac{C_2}{C_1 R_1 R_2}} \quad (3.33)$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.1.1.7 วงจรที่นำเสนอโดย D. Singh และ N. Afzal ปี ค.ศ. 2015 [89]

นำเสนอวงจรกรองความถี่หลายหน้าที่อันดับสองโปรแกรมได้ เป็นแบบหลายอินพุท-หลายเอาต์พุท ทำงานได้ทั้งโหมดกระแสและโหมดแรงดัน โดยสามารถเลือกโหมดแรงดันได้ที่เอาต์พุทของวงจร สำหรับโครงสร้างหลักของวงจรในโหมดแรงดัน แสดงดังรูปที่ 3.7 สามารถวิเคราะห์หาฟังก์ชันการถ่ายโอนได้ดังสมการที่ (3.34) และ (3.35) ซึ่งวงจรใช้อุปกรณ์ที่สามารถโปรแกรมได้ด้วยค่าดิจิทัล คือ DPCCII จำนวน 3 ตัว และอุปกรณ์แอกทีฟคือ Dual output CCII (DOCCII) จำนวน 2 ตัว ต่อกับกับอุปกรณ์พาสซีฟ ประกอบด้วย ตัวต้านทาน จำนวน 6 ตัว โดยใช้การต่อแบบลอยตัว จำนวน 1 ตัว อีกจำนวน 5 ตัว ใช้การต่อแบบลงกราวด์ และตัวเก็บประจุแบบต่อลงกราวด์ จำนวน 2 ตัว สามารถให้ผลตอบสนองทางเอาต์พุตได้ครบทั้ง 5 ฟังก์ชัน คือ วงจรกรองความถี่ต่ำผ่าน วงจรกรองความถี่สูงผ่าน วงจรกรองความถี่ผ่าน วงจรกรองความถี่หยุด และวงจรกรองผ่านทุกความถี่ ค่าความถี่ธรรมชาติและตัวประกอบคุณภาพเป็นอิสระจากกัน แสดงดังสมการที่ (3.38) และ (3.39) ทั้งนี้ ค่าความถี่ธรรมชาติและตัวประกอบคุณภาพไม่สามารถควบคุมได้ด้วยวิธีทางอิเล็กทรอนิกส์



รูปที่ 3.7 วงจรกรองความถี่ที่โปรแกรมได้ นำเสนอโดย D. Singh และ N. Afzal ปี ค.ศ. 2015 ที่สามารถทำงานได้ทั้งโหมดกระแสและโหมดแรงดัน

$$V_o = \frac{R_5}{R_4} \frac{s^2 V_1 - s(K_3/K_1 C_2 R_3) V_2 + (K_2 K_3 / C_1 C_2 R_1 R_2) V_3}{s^2 + s(K_3 / K_1 C_2 R_4) + (K_2 K_3 / C_1 C_2 R_2 R_4)} \quad (3.34)$$

และ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$V_o' = -\frac{R_6}{R_4} \frac{s^2 V_1 - s(K_3/K_1 C_2 R_3) V_2 + (K_2 K_3 / C_1 C_2 R_1 R_2) V_3}{s^2 + s(K_3/K_1 C_2 R_4) + (K_2 K_3 / C_1 C_2 R_2 R_4)} \quad (3.35)$$

จากสมการที่ (3.34) และ (3.35) เมื่อกำหนดให้ K_2 มีค่าเท่ากับ K_3 นั่นคือจะได้สมการที่ (3.36) และ (3.37) ตามลำดับ

$$V_o = \frac{R_5}{R_4} \frac{s^2 V_1 - s(K_2/K_1 C_2 R_3) V_2 + (K_2^2 / C_1 C_2 R_1 R_2) V_3}{s^2 + s(K_2/K_1 C_2 R_4) + (K_2^2 / C_1 C_2 R_2 R_4)} \quad (3.36)$$

$$V_o' = -\frac{R_6}{R_4} \frac{s^2 V_1 - s(K_2/K_1 C_2 R_3) V_2 + (K_2^2 / C_1 C_2 R_1 R_2) V_3}{s^2 + s(K_2/K_1 C_2 R_4) + (K_2^2 / C_1 C_2 R_2 R_4)} \quad (3.37)$$

และสามารถหาค่าความถี่ธรรมชาติและตัวประกอบคุณภาพได้ตามลำดับคือ


$$\omega_o = \frac{K_2}{\sqrt{C_1 C_2 R_2 R_4}} \quad (3.38)$$

$$Q = K_1 \sqrt{\frac{C_2 R_4}{C_1 R_2}} \quad (3.39)$$

3.1.1.8 วงจรที่นำเสนอโดย D. Singh และ N. Afzal ในวารสาร *Circuit, Systems and Signal Processing* ปี ค.ศ. 2016 [90]


นำเสนอวงจรกรองความถี่หลายหน้าที่อันดับสองโปรแกรมได้ ทำงานได้ทั้งโหมดกระแสและโหมดแรงดัน ทั้งหมด 5 วงจร สำหรับโหมดแรงดันประกอบด้วย แบบหนึ่งอินพุต-หนึ่งเอาต์พุตจำนวน 2 วงจร แบบหลายอินพุต-หนึ่งเอาต์พุตจำนวน 2 วงจร และแบบหลายอินพุต-หลายเอาต์พุตจำนวน 1 วงจร โครงสร้างหลักของแต่ละวงจรในโหมดแรงดันแบบหนึ่งอินพุต-หนึ่งเอาต์พุตจำนวน 2 วงจร แสดงดังรูปที่ 3.8 (ก) และ 3.8 (ข) นั้น สามารถให้ผลตอบสนองทางเอาต์พุตได้ครบทั้ง 5 พังค์ชัน คือ วงจรกรองความถี่ต่ำผ่าน วงจรกรองความถี่สูงผ่าน วงจรกรองความถี่ผ่าน วงจรกรองความถี่หยุด และวงจรกรองผ่านทุกความถี่ ค่าความถี่ธรรมชาติและตัวประกอบคุณภาพเป็นอิสระจากกันแต่ไม่สามารถควบคุมได้ด้วยวิธีทางอิเล็กทรอนิกส์ โดยโครงสร้างของวงจรในรูปที่ 3.8 (ก) ประกอบด้วยอุปกรณ์ที่สามารถโปรแกรมได้ด้วยค่าดิจิทัล คือ DPCCII จำนวน 6 ตัว และอุปกรณ์แอกทีฟคือ Multiple-output CCII (MOCCII) จำนวน 2 ตัว ต่อกับอุปกรณ์พาสซีฟ คือ ตัวต้านทานที่ต่อแบบลกราวด์ จำนวน 3 ตัว และตัวเก็บประจุที่ต่อลกราวด์ จำนวน 2 ตัว สามารถวิเคราะห์หาฟังก์ชันการถ่ายโอน ค่าความถี่ธรรมชาติและตัวประกอบคุณภาพ ได้ดังสมการที่ (3.40) - (3.43) ตามลำดับ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 3.8 วงจรกรองความถี่ที่โปรแกรมได้ นำเสนอโดย D. Singh และ N. Afzal ในวารสาร Circuit, Systems and Signal Processing ปี ค.ศ. 2016


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



(ค)



(ง)



(จ)

รูปที่ 3.8 วงจรกรองความถี่ที่โปรแกรมได้ นำเสนอโดย D. Singh และ N. Afzal ในวารสาร Circuit, Systems and Signal Processing ปี ค.ศ. 2016 (ต่อ)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$V_o = -R_L \frac{\left[s^2 \{K_1\} - s(K_6/K_4 C_2 R_2) \{K_2\} + (K_5 K_6 / C_1 C_2 R_1 R_2) \{K_3\} \right] \left(I_i + \frac{V_i}{R_3} \right)}{s^2 + s(K_6/K_4 C_2 R_2) + (K_5 K_6 / C_1 C_2 R_1 R_2)} \quad (3.40)$$

จากสมการที่ (3.40) กำหนดให้ K_5 มีค่าเท่ากับ K_6 ดังนั้นในรูปที่ 3.8 (ก) จะได้สมการฟังก์ชันการถ่ายโอนโหมดแรงดัน ดังสมการที่ (3.41)

$$V_o = -R_L \frac{\left[s^2 \{K_1\} - s(K_5/K_4 C_2 R_2) \{K_2\} + (K_5^2 / C_1 C_2 R_1 R_2) \{K_3\} \right] \left(I_i + \frac{V_i}{R_3} \right)}{s^2 + s(K_5/K_4 C_2 R_2) + (K_5^2 / C_1 C_2 R_1 R_2)} \quad (3.41)$$

$$\omega_o = K_5 \sqrt{\frac{1}{C_1 C_2 R_1 R_2}} \quad (3.42)$$

$$Q = K_4 \sqrt{\frac{C_2 R_2}{C_1 R_1}} \quad (3.43)$$

ส่วนของวงจรรูปที่ 3.8 (ข) ประกอบด้วยอุปกรณ์ที่สามารถโปรแกรมได้ด้วยค่าดิจิทัล คือ DPCCII จำนวน 6 ตัว และอุปกรณ์แอกทีฟคือ MOCCII จำนวน 1 ตัว ต่อร่วมกับอุปกรณ์พาสซีฟ คือ ตัวต้านทานที่ต่อแบบลกราวนด์ จำนวน 3 ตัว และตัวเก็บประจุที่ต่อลกราวนด์จำนวน 2 ตัว สามารถวิเคราะห์หาฟังก์ชันการถ่ายโอนได้ดังสมการที่ (3.44) ส่วนค่าความถี่ธรรมชาติและตัวประกอบคุณภาพที่ได้นั้นจะมีค่าเท่ากับวงจรรูปที่ 3.8 (ก) คือสมการที่ (3.42) - (3.43) ตามลำดับ

$$\frac{V_o}{V_i} = \frac{\left[\frac{s^2 \{K_1\}}{R_3} - s(K_5/K_4 C_2 R_2 R_4) \{K_2\} + (K_5^2 / C_1 C_2 R_1 R_2 R_5) \{K_3\} \right]}{s^2 + s(K_5/K_4 C_2 R_2) + (K_5^2 / C_1 C_2 R_1 R_2)} \quad (3.44)$$

ในกรณีแบบหลายอินพุท-หนึ่งเอาต์พุทจำนวน 2 วงจร แสดงดังรูปที่ 3.8 (ง) และ รูปที่ 3.8 (จ) โดยโครงสร้างของวงจรรูปที่ 3.8 (ง) จะประกอบด้วยอุปกรณ์ที่สามารถโปรแกรมได้ด้วยค่าดิจิทัล คือ DPCCII จำนวน 2 ตัว และอุปกรณ์แอกทีฟคือ MOCCII จำนวน 1 ตัว ต่อร่วมกับอุปกรณ์พาสซีฟ คือ ตัวต้านทานที่ต่อแบบลอยตัว จำนวน 3 ตัว ตัวต้านทานที่ต่อแบบลกราวนด์จำนวน 1 ตัว และตัวเก็บประจุที่ต่อลกราวนด์ จำนวน 2 ตัว สามารถวิเคราะห์หาฟังก์ชันการถ่ายโอนได้ดังสมการที่ (3.45) วงจรที่นำเสนอให้ผลตอบสนองทางเอาต์พุทได้ครบ 5 ฟังก์ชัน โดยปราศจาก

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การเปลี่ยนแปลงโครงสร้างของวงจรแต่ต้องมีความสมพ้องกันของตัวอุปกรณ์ คือ วงจรกรองความถี่ต่ำผ่าน วงจรกรองความถี่สูงผ่าน วงจรกรองความถี่ผ่าน และวงจรกรองความถี่หยุด แต่สำหรับวงจรกรองผ่านทุกความถี่นั้น ต้องอาศัยการกลับขั้วของสัญญาณ ค่าความถี่ธรรมชาติและตัวประกอบคุณภาพเป็นอิสระจากกันแต่ไม่สามารถควบคุมได้ด้วยวิธีทางอิเล็กทรอนิกส์ แสดงได้ดังสมการที่ (3.46) และ (3.47) ตามลำดับ ส่วนในรูปที่ 3.8 (จ) วงจรจะประกอบด้วย CCII และ MOCCII จำนวนอย่างละ 1 ตัว ต่อร่วมกับอุปกรณ์พาสซีฟ คือ ตัวต้านทานที่ต่อแบบลอยตัว จำนวน 2 ตัว ตัวต้านทานที่ต่อแบบลงกราวด์ จำนวน 1 ตัว และตัวเก็บประจุที่ต่อลงกราวด์ จำนวน 2 ตัว สามารถวิเคราะห์หาฟังก์ชันการถ่ายโอนได้ดังสมการที่ (3.48) ให้ผลตอบสนองทางเอาต์พุตได้เพียง 2 ฟังก์ชัน คือ วงจรกรองความถี่สูงผ่าน และวงจรกรองความถี่ผ่าน ส่วนค่าความถี่ธรรมชาติและตัวประกอบคุณภาพไม่เป็นอิสระจากกันและไม่สามารถควบคุมได้ด้วยวิธีทางอิเล็กทรอนิกส์ แสดงได้ดังสมการที่ (3.49) และ (3.50) ตามลำดับ

$$V_o = R_L \frac{s^2 (1/R_2) V_1 + s(K_5/C_2 R_1 R_2) V_2 + (K_5^2/C_1 C_2 R_1 R_2 R_5) V_3}{s^2 + s(K_5/C_2 R_2) + (K_5^2 R_L/C_1 C_2 R_1 R_2 R_3)} \quad (3.45)$$

$$\omega_o = K_5 \sqrt{\frac{R_L}{C_1 C_2 R_1 R_2 R_3}} \quad (3.46)$$

$$Q = \sqrt{\frac{C_2 R_2 R_L}{C_1 R_1 R_3}} \quad (3.47)$$

$$V_o = R_L \frac{s^2 (1/R_2) V_1 - s(1/C_2 R_1 R_2) V_2}{s^2 + s(1/C_2 R_2) + (1/C_1 C_2 R_1 R_2)} \quad (3.48)$$

$$\omega_o = \sqrt{\frac{1}{C_1 C_2 R_1 R_2}} \quad (3.49)$$

$$Q = \sqrt{\frac{C_2 R_2}{C_1 R_1}} \quad (3.50)$$

ในกรณีแบบหลายอินพุท-หลายเอาต์พุตจำนวน 1 วงจร แสดงดังรูปที่ 3.8 (ค) นั้น โครงสร้างของประกอบด้วยอุปกรณ์ที่สามารถโปรแกรมได้ด้วยค่าดิจิทัล คือ DPCCII จำนวน 3 ตัว และอุปกรณ์แอคทีฟคือ MOCCII จำนวน 1 ตัว ต่อร่วมกับอุปกรณ์พาสซีฟ คือ ตัวต้านทานที่ต่อแบบลงกราวด์ จำนวน 3 ตัว ตัวต้านทานที่ต่อแบบลอยตัว จำนวน 3 ตัว และตัวเก็บประจุที่ต่อลง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

กราวด์ จำนวน 2 ตัว จากสมการที่ (3.51) และ (3.52) แสดงฟังก์ชันการถ่ายโอนของวงจรที่นำเสนอ ซึ่งสามารถให้ผลตอบสนองทางเอพท์พุทได้ครบทั้ง 5 ฟังก์ชัน คือ วงจรกรองความถี่ต่ำผ่าน วงจรกรองความถี่สูงผ่าน วงจรกรองความถี่ผ่าน วงจรกรองความถี่หยุด และวงจรกรองผ่านทุกความถี่ แต่สำหรับกรณีของวงจรกรองความถี่หยุดและวงจรกรองผ่านทุกความถี่นั้น ต้องมีเงื่อนไขความสัมพันธ์กันของตัวอุปกรณ์ ส่วนค่าความถี่ธรรมชาติและตัวประกอบคุณภาพเป็นอิสระจากกัน แต่ไม่สามารถควบคุมได้ด้วยวิธีทางอิเล็กทรอนิกส์ แสดงได้ดังสมการที่ (3.53) และ (3.54) ตามลำดับ

$$V_o = R_L \frac{s^2(1/R_2)V_1 - s(K_5/K_4 C_2 R_2 R_3)V_2 + (K_5^2/C_1 C_2 R_1 R_2 R_4)V_3}{s^2 + s(K_5 R_L'/K_4 C_2 R_2 R_3) + (K_5^2 R_L/C_1 C_2 R_1 R_2 R_4)} \quad (3.51)$$


และ

$$V_o' = -R_L' \frac{s^2(1/R_2)V_1 - s(K_5/K_4 C_2 R_2 R_3)V_2 + (K_5^2/C_1 C_2 R_1 R_2 R_4)V_3}{s^2 + s(K_5 R_L'/K_4 C_2 R_2 R_3) + (K_5^2 R_L/C_1 C_2 R_1 R_2 R_4)} \quad (3.52)$$

$$\omega_o = K_5 \sqrt{\frac{R_L}{C_1 C_2 R_1 R_2 R_4}} \quad (3.53)$$

$$Q = K_4 \frac{R_3}{R_L} \sqrt{\frac{C_2 R_2 R_L}{C_1 R_1 R_4}} \quad (3.54)$$

3.1.1.9 วงจรที่นำเสนอโดย D. Singh และ N. Afzal ในวารสาร Analog Integrated Circuits and Signal Processing ปี ค.ศ. 2016 [91]



รูปที่ 3.9 วงจรกรองความถี่ที่โปรแกรมได้ นำเสนอโดย D. Singh และ N. Afzal ในวารสาร Analog Integrated Circuits and Signal Processing ปี ค.ศ. 2016

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากรูปที่ 3.9 แสดงวงจรกรองความถี่หลายหน้าที่อันดับสองโปรแกรมได้ เป็นแบบหนึ่งอินพุท-หนึ่งเอาต์พุท ที่ทำงานได้ทั้งโหมดกระแสและโหมดแรงดัน โดยสามารถเลือกโหมดแรงดันได้ที่เอาต์พุทของวงจร สำหรับโครงสร้างหลักของวงจรในโหมดแรงดัน จะใช้สวิทช์ จำนวน 3 ตัว ใช้อุปกรณ์ที่สามารถโปรแกรมได้ด้วยค่าดิจิทัล คือ Digitally programmable current follower (DPCF) จำนวน 5 ตัว วงจรตามแรงดัน จำนวน 2 ตัว ต่อร่วมกับอุปกรณ์พาสซีฟ ประกอบด้วยตัวต้านทาน จำนวน 4 ตัว โดยใช้การต่อแบบลอยตัว จำนวน 3 ตัว อีกจำนวน 1 ตัว ใช้การต่อแบบลงกราวด์ และตัวเก็บประจุที่ต่อลงกราวด์ จำนวน 2 ตัว โดยสามารถแสดงฟังก์ชันการถ่ายโอน ได้ดังสมการที่ (3.55) ให้ผลตอบสนองทางเอาต์พุตได้ครบทั้ง 5 ฟังก์ชัน คือ วงจรกรองความถี่ต่ำผ่าน วงจรกรองความถี่สูงผ่าน วงจรกรองความถี่ผ่าน วงจรกรองความถี่หยุด และวงจรกรองผ่านทุกความถี่ ค่าความถี่ธรรมชาติและตัวประกอบคุณภาพเป็นอิสระจากกันแต่ไม่สามารถควบคุมได้ด้วยวิธีทางอิเล็กทรอนิกส์ แสดงดังสมการที่ (3.57) และ (3.58) ตามลำดับ

$$V_o = -R_4\alpha_1 \left(I_i - \frac{V_i}{R_3} \right) \frac{s^2 \{SW_1\} - s(\alpha_2\alpha_3/C_2R_2) \{SW_2\} + (\alpha_3\alpha_4/C_1C_2R_1R_2) \{SW_3\}}{s^2 + s(\alpha_2\alpha_3/C_2R_2) + (\alpha_3\alpha_4/C_1C_2R_1R_2)} \quad (3.55)$$

จากสมการที่ (3.55) กำหนดให้ α_3 มีค่าเท่ากับ α_4 ดังนั้น จากรูปที่ 3.9 จะได้ สมการฟังก์ชันการถ่ายโอนโหมดแรงดัน ดังสมการที่ (3.56)

$$V_o = -R_4\alpha_1 \left(I_i - \frac{V_i}{R_3} \right) \frac{s^2 \{SW_1\} - s(\alpha_2\alpha_3/C_2R_2) \{SW_2\} + (\alpha_3^2/C_1C_2R_1R_2) \{SW_3\}}{s^2 + s(\alpha_2\alpha_3/C_2R_2) + (\alpha_3^2/C_1C_2R_1R_2)} \quad (3.56)$$

$$\omega_o = \alpha_3 \sqrt{\frac{1}{C_1C_2R_1R_2}} \quad (3.57)$$

$$Q = \frac{1}{\alpha_2} \sqrt{\frac{C_2R_2}{C_1R_1}} \quad (3.58)$$

3.1.2 วงจรกรองความถี่หลายหน้าที่โปรแกรมได้ โหมดกระแส

3.1.2.1 วงจรที่นำเสนอโดย H. Alzaher [83]

นำเสนอวงจรกรองความถี่หลายหน้าที่อันดับสองโปรแกรมได้ เป็นแบบหนึ่งอินพุท-หลายเอาต์พุท แสดงดังรูปที่ 3.10 โครงสร้างหลักของวงจรประกอบด้วย DCCF จำนวน 4 ตัว วงจรกันชนแรงดัน จำนวน 2 ตัว และวงจรตามกระแส จำนวน 2 ตัว ต่อร่วมกับอุปกรณ์พาสซีฟ ประกอบด้วย ตัวต้านทานต่อแบบลอยตัว จำนวน 3 ตัว และตัวเก็บประจุที่ต่อลงกราวด์ จำนวน 2 ตัว สามารถให้ผลตอบสนองทางเอาต์พุตได้เพียง 3 ฟังก์ชันเท่านั้น คือ วงจรกรองความถี่ต่ำผ่าน วงจร

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.1.2.2 วงจรที่นำเสนอโดย D. Singh และ N. Afzal ปี ค.ศ. 2015 [89]

นำเสนอวงจรกรองความถี่หลายหน้าที่อันดับสองโปรแกรมได้ เป็นแบบหลายอินพุท-หลายเอาต์พุท ที่สามารถทำงานได้ทั้งโหมดกระแสและโหมดแรงดัน โดยสามารถเลือกโหมดกระแสได้ที่เอาต์พุทของวงจร สำหรับโครงสร้างหลักของวงจรในโหมดกระแส แสดงดังรูปที่ 3.7 จะใช้อุปกรณ์ที่สามารถโปรแกรมได้ด้วยค่าดิจิทัล คือ DPCCII จำนวน 3 ตัว และอุปกรณ์แอกทีฟคือ Dual output CCII (DOCCII) จำนวน 2 ตัว ต่อกับกับอุปกรณ์พาสซีฟ ประกอบด้วย ตัวต้านทาน จำนวน 4 ตัว โดยใช้การต่อแบบลอยตัว จำนวน 1 ตัว อีกจำนวน 3 ตัว ใช้การต่อแบบลงกราวด์ และตัวเก็บประจุแบบต่อลงกราวด์ จำนวน 2 ตัว สามารถให้ผลตอบสนองทางเอาต์พุทได้ครบทั้ง 5 ฟังก์ชัน คือ วงจรกรองความถี่ต่ำผ่าน วงจรกรองความถี่สูงผ่าน วงจรกรองความถี่ผ่าน วงจรกรองความถี่หยุด และ วงจรกรองผ่านทุกความถี่ ดังสมการที่ (3.64) ค่าความถี่ธรรมชาติและตัวประกอบคุณภาพ แสดงดังสมการที่ (3.66) และ (3.67) เป็นอิสระจากกันแต่ไม่สามารถควบคุมได้ด้วยวิธีทางอิเล็กทรอนิกส์

$$I_o = -I_o = \frac{1}{R_4} \frac{s^2 R_4 I_1 + s(K_3/K_1 C_2) I_1 - I_2 + (K_2 K_3 / C_1 C_2 R_2) I_3}{s^2 + s(K_3/K_1 C_2 R_4) + (K_2 K_3 / C_1 C_2 R_2 R_4)} \quad (3.64)$$

(3.65) จากสมการที่ (3.64) กำหนดให้ K_2 มีค่าเท่ากับ K_3 นั่นคือจะได้สมการที่

$$I_o = -I_o = \frac{1}{R_4} \frac{s^2 R_4 I_1 + s(K_2/K_1 C_2) I_1 - I_2 + (K_2^2 / C_1 C_2 R_2) I_3}{s^2 + s(K_2/K_1 C_2 R_4) + (K_2^2 / C_1 C_2 R_2 R_4)} \quad (3.65)$$

และสามารถหาค่าความถี่ธรรมชาติและตัวประกอบคุณภาพได้ตามลำดับคือ

$$\omega_o = \frac{K_2}{\sqrt{C_1 C_2 R_2 R_4}} \quad (3.66)$$

$$Q = K_1 \sqrt{\frac{C_2 R_4}{C_1 R_2}} \quad (3.67)$$

3.1.2.3 วงจรที่นำเสนอโดย D. Singh และ N. Afzal ในวารสาร Circuit, Systems and Signal Processing ปี ค.ศ. 2016 [90]

นำเสนอวงจรกรองความถี่หลายหน้าที่อันดับสองโปรแกรมได้ ทำงานได้ทั้งโหมดกระแสและโหมดแรงดัน ทั้งหมด 5 วงจร แสดงดังรูปที่ 3.8 (ก) - 3.8 (จ) ประกอบด้วยแบบหนึ่งอินพุท-หนึ่งเอาต์พุท จำนวน 1 วงจร แบบหลายอินพุท-หนึ่งเอาต์พุท จำนวน 4 วงจร สำหรับโครงสร้างหลักของแต่ละวงจรในโหมดกระแส สามารถแบ่งออกได้ดังนี้

แบบหนึ่งอินพุท-หนึ่งเอาต์พุท แสดงดังรูปที่ 3.8 (ก) สามารถให้ผลตอบสนองทางเอาต์พุทได้ครบทั้ง 5 พังค์ชัน คือ วงจรกรองความถี่ต่ำผ่าน วงจรกรองความถี่สูงผ่าน วงจรกรองความถี่ผ่าน วงจรกรองความถี่หยุด และวงจรกรองผ่านทุกความถี่ แสดงดังสมการที่ (3.68) ค่าความถี่ธรรมชาติและตัวประกอบคุณภาพเป็นอิสระจากกันแต่ไม่สามารถควบคุมได้ด้วยวิธีทางอิเล็กทรอนิกส์ ดังสมการที่ (3.70) และ (3.71) โดยโครงสร้างของวงจรประกอบด้วยอุปกรณ์ที่สามารถโปรแกรมได้ด้วยค่าดิจิทัล คือ DPCCII จำนวน 6 ตัว และอุปกรณ์แอกทีฟคือ MOCCII จำนวน 2 ตัว ต่อกับอุปกรณ์พาสซีฟ คือ ตัวต้านทานที่ต่อแบบลกราวนด์ จำนวน 4 ตัว และตัวเก็บประจุที่ต่อลกราวนด์ จำนวน 2 ตัว

$$I_o = -\frac{[s^2 \{K_1\} - s(K_6/K_4 C_2 R_2) \{K_2\} + (K_5 K_6 / C_1 C_2 R_1 R_2) \{K_3\}] \left(I_i + \frac{V_i}{R_3} \right)}{s^2 + s(K_6/K_4 C_2 R_2) + (K_5 K_6 / C_1 C_2 R_1 R_2)} \quad (3.68)$$

จากสมการที่ (3.68) กำหนดให้ K_5 มีค่าเท่ากับ K_6 ดังนั้นในรูปที่ 3.8 (ก) จะได้สมการฟังก์ชันการถ่ายโอนโหมดกระแส คือ

$$I_o = -\frac{[s^2 \{K_1\} - s(K_5/K_4 C_2 R_2) \{K_2\} + (K_5^2 / C_1 C_2 R_1 R_2) \{K_3\}] \left(I_i + \frac{V_i}{R_3} \right)}{s^2 + s(K_5/K_4 C_2 R_2) + (K_5^2 / C_1 C_2 R_1 R_2)} \quad (3.69)$$

$$\omega_o = K_5 \sqrt{\frac{1}{C_1 C_2 R_1 R_2}} \quad (3.70)$$

$$Q = K_4 \sqrt{\frac{C_2 R_2}{C_1 R_1}} \quad (3.71)$$

$$I_o = \frac{[s^2 \{K_1\} I_i - s(I_2 K_5 / K_4 C_2 R_2) \{K_2\} + (I_3 K_5^2 / C_1 C_2 R_1 R_2) \{K_3\}]}{s^2 + s(K_5/K_4 C_2 R_2) + (K_5^2 / C_1 C_2 R_1 R_2)} \quad (3.72)$$

แบบหลายอินพุท-หนึ่งเอาต์พุท จำนวน 4 วงจร วงจรแรก คือวงจรในรูปที่ 3.8 (ข) ประกอบด้วยอุปกรณ์ที่สามารถโปรแกรมได้ด้วยค่าดิจิทัล คือ DPCCII จำนวน 6 ตัว และอุปกรณ์แอกทีฟคือ MOCCII จำนวน 1 ตัว ต่อกับอุปกรณ์พาสซีฟ คือ ตัวต้านทานที่ต่อแบบลกราวนด์ จำนวน 6 ตัว และตัวเก็บประจุที่ต่อลกราวนด์ จำนวน 2 ตัว สามารถให้ผลตอบสนองทางเอาต์พุทได้ครบทั้ง 5 พังค์ชัน คือ วงจรกรองความถี่ต่ำผ่าน วงจรกรองความถี่สูงผ่าน วงจรกรองความถี่ผ่าน วงจรกรองความถี่หยุด และวงจรกรองผ่านทุกความถี่ แสดงดังสมการที่ (3.72) ค่าความถี่

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ธรรมชาติและตัวประกอบคุณภาพเป็นอิสระจากกันแต่ไม่สามารถควบคุมได้ด้วยวิธีทางอิเล็กทรอนิกส์ เช่นเดียวกับรูปที่ 3.8 (ก) ในโหมดแรงดัน คือสมการที่ (3.42) และ (3.43)

จากรูปที่ 3.8 (ค) นั้น เป็นแบบหลายอินพุท-หนึ่งเอาต์พุท โหมดกระแส มีโครงสร้างที่เหมือนกันและให้ผลตอบสนองทางเอาต์พุทโดยมีเงื่อนไขเดียวกับการทำงานในโหมดแรงดัน ดังที่ได้กล่าวไว้ในหัวข้อที่ 3.1.1.8 คือค่าความถี่ธรรมชาติและตัวประกอบคุณภาพ หากค่าได้จากสมการที่ (3.53) – (3.54) ตามลำดับ แต่จะแตกต่างกันที่โหมดการทำงาน โดยสามารถแสดงฟังก์ชันการถ่ายโอนโหมดกระแส ได้ดังนี้

$$I_o = \frac{s^2 I_1 - s(K_5/K_4 C_2 R_2) I_2 + (K_5^2/C_1 C_2 R_1 R_2) I_3}{s^2 + s(K_5 R_L/K_4 C_2 R_2 R_3) + (K_5^2 R_L/C_1 C_2 R_1 R_2 R_4)} \quad (3.73)$$

สำหรับโหมดกระแสในรูปที่ 3.8 (ง) จะให้ผลตอบสนองทางเอาต์พุท เช่นเดียวกับโหมดแรงดัน แต่จะแตกต่างกันที่ฟังก์ชันการถ่ายโอน โดยสามารถเขียนได้ดังสมการที่ (3.74) ส่วนค่าความถี่ธรรมชาติและตัวประกอบคุณภาพ มีเงื่อนไขเดียวกับการทำงานโหมดแรงดัน ดังสมการที่ (3.46) และ (3.47) ตามลำดับ

$$I_o = \frac{s^2 I_1 + s(K_5/C_2 R_2) I_2 + (K_5^2/C_1 C_2 R_1 R_2 R_5) I_3}{s^2 + s(K_5/C_2 R_2) + (K_5^2 R_L/C_1 C_2 R_1 R_2 R_3)} \quad (3.74)$$

และสำหรับรูปที่ 3.8 (จ) โหมดกระแส จะประกอบด้วย CCII และ MOCCII จำนวนอย่างละ 1 ตัว ต่อร่วมกับอุปกรณ์พาสซีฟ คือ ตัวต้านทานที่ต่อแบบลอยตัว จำนวน 2 ตัว และ ตัวเก็บประจุที่ต่อลงกราวด์ จำนวน 2 ตัว ให้ผลตอบสนองทางเอาต์พุทได้ดังสมการที่ (3.75) ทั้งหมด 5 ฟังก์ชัน คือ วงจรกรองความถี่ต่ำผ่าน วงจรกรองความถี่สูงผ่าน วงจรกรองความถี่ผ่าน วงจรกรองความถี่หยุดและวงจรกรองผ่านทุกความถี่ ค่าความถี่ธรรมชาติและตัวประกอบคุณภาพไม่เป็นอิสระจากกันและไม่สามารถควบคุมได้ด้วยวิธีทางอิเล็กทรอนิกส์ เช่นเดียวกับโหมดแรงดัน ดังแสดงในสมการที่ (3.49) – (3.50)

$$I_o = \frac{s^2 I_1 - s(1/C_2 R_2) I_2 + (1/C_1 C_2 R_1 R_2) I_3}{s^2 + s(1/C_2 R_2) + (1/C_1 C_2 R_1 R_2)} \quad (3.75)$$

3.1.2.4 วงจรที่นำเสนอโดย D. Singh และ N. Afzal ในวารสาร Analog Integrated Circuits and Signal Processing ปี ค.ศ. 2016 [91]

นำเสนอวงจรกรองความถี่หลายหน้าที่อันดับสองโปรแกรมได้ เป็นแบบหนึ่งอินพุท-หนึ่งเอาต์พุท ที่ทำงานได้ทั้งโหมดกระแสและโหมดแรงดัน โดยสามารถเลือกโหมดกระแสได้ที่เอาต์พุทของวงจร สามารถให้ผลตอบสนองทางเอาต์พุท เงื่อนไขของค่าความถี่ธรรมชาติและ


ตัวประกอบคุณภาพ โครงสร้างหลักของวงจรในโหมดกระแสจะมีความคล้ายคลึงกันกับโหมดแรงดัน ดังที่ได้กล่าวไว้ในหัวข้อที่ 3.1.1.9 ทุกประการ แตกต่างกันเพียงจำนวนตัวอุปกรณ์พาสซีฟที่นำมาใช้งาน ซึ่งมีจำนวนน้อยกว่าโหมดแรงดันเพียงตัวเดียวเท่านั้น

3.2 วงจรแอนะล็อกสวิตช์สายพานกระแสโดยใช้ซีมอส

งานวิจัยที่เกี่ยวข้องที่เคยได้นำเสนอเกี่ยวกับวงจรแอนะล็อกสวิตช์สายพานกระแสโดยใช้ซีมอส นั้น ได้มีการนำเสนอครั้งแรกใน [3] โครงสร้างของวงจรจะใช้วงจรสายพานกระแสยุคที่สองชนิดบวก เพียงตัวเดียวก็สามารถทำงานเป็นแอนะล็อกสวิตช์ได้ แต่อย่างไรก็ตามใน [11] ก็ได้มีการนำเสนอ วงจรสายพานกระแสยุคที่สองชนิดลบเพียงตัวเดียวก็สามารถทำงานเป็นแอนะล็อกสวิตช์ได้เช่นกัน และหลังจากนั้นมาได้มีการนำไปประยุกต์ใช้ในวงจรต่างๆ มากมาย เช่น วงจรบวก-ลบ โปรแกรมได้ [12] และวงจรเพิ่มอัตราขยายโปรแกรมได้ [14] เป็นต้น

3.2.1 วงจรที่นำเสนอโดย C. Premont และคณะ [3]

วงจรแอนะล็อกสวิตช์สายพานกระแส นั้น ได้มีการนำเสนอครั้งแรกโดย C. Premont และคณะ โดยใช้วงจรสายพานกระแสยุคที่สองจำนวนสองตัวต่อเข้าด้วยกัน การทำงานของวงจร จะทำหน้าที่เหมือนสวิตช์ เปิด-ปิด จากการป้อนและไม่ป้อนค่ากระแสไอส์สำหรับให้วงจรสายพาน กระแสทำงานและไม่ทำงาน ตามลำดับ วงจรที่นำเสนอนี้มีความเป็นเชิงเส้นสูง มีแบนด์วิดท์กว้าง สามารถนำไปประยุกต์ใช้งานกับวงจรที่ใช้สัญญาณต่อเนื่องทางเวลาและสามารถทำงานในย่านความถี่ สูงๆ ได้ แต่ทำงานเป็นแอนะล็อกสวิตช์ได้เพียงแคโหมดแรงดันเท่านั้น แสดงดังรูปที่ 3.11




รูปที่ 3.11 วงจรแอนะล็อกสวิตช์สายพานกระแส นำเสนอโดย C. Premont และคณะ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


3.2.2 วงจรที่นำเสนอโดย A. Monpapassorn [11]

วงจรแอนะล็อกสวิตช์สายพานกระแสที่ได้นำเสนอแสดงดังรูปที่ 3.12 นี้ จะมีความแตกต่างไปจากที่ได้นำเสนอไว้ใน [3] คือจะใช้วงจรสายพานกระแสยุคที่สองชนิดลบเพียงแคตัวเดียวเท่านั้น และที่พอร์ท x จะต่อตัวต้านทานแบบลงกราวนด์ไว้ เพื่อที่จะทำการเปลี่ยนแรงดันที่ป้อนเข้ามาให้เป็นกระแสที่พอร์ท x ในส่วนการทำงานของวงจรจะทำหน้าที่เหมือนสวิตช์ เปิด-ปิด โดยอาศัยจากการป้อนและไม่ป้อนค่ากระแสไบอัสให้กับวงจรสายพานกระแสเช่นเดียวกับ [3] สามารถนำไปประยุกต์ใช้งานกับวงจรผสมสัญญาณแอนะล็อกและการประมวลผลสัญญาณดิจิทัลได้



รูปที่ 3.12 วงจรแอนะล็อกสวิตช์สายพานกระแส นำเสนอโดย A. Monpapassorn

3.2.3 การประยุกต์ใช้งานของวงจรแอนะล็อกสวิตช์สายพานกระแสที่นำเสนอโดย A. Monpapassorn [12]



รูปที่ 3.13 การประยุกต์ใช้งานวงจรแอนะล็อกสวิตช์สายพานกระแส นำเสนอโดย A. Monpapassorn

การประยุกต์ใช้งานของวงจรแอนะล็อกสวิตช์สายพานกระแสที่ได้นำเสนอไว้ใน [12] นั้น เป็นการนำเอาวงจรสายพานกระแสยุคที่สองมาใช้เป็นแอนะล็อกสวิตช์สำหรับวงจรบวก-ลบโปรแกรมได้และสามารถนำไปประยุกต์ใช้งานกับวงจรเข้ารหัสได้อีกด้วย โครงสร้างของวงจรแสดงดังรูปที่

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.13 ประกอบด้วยวงจรสายพานกระแสยุคที่สองชนิดบวก จำนวน 2 ตัว และชนิดลบ จำนวน 1 ตัว ที่พอร์ท x ของวงจรสายพานกระแสทุกตัวจะต่ออยู่กับตัวต้านทานแบบลงกราวนด์ทุกตัว คือ R_{c1} R_{c2} และ R_{c3} และที่พอร์ท z ของวงจรสายพานกระแสทุกตัวจะนำมาต่อรวมกันกับตัวต้านทานแบบลงกราวนด์คือ R_{c4} วงจรที่นำเสนอนี้จะใช้ตัวต้านทานทางอิเล็กทรอนิกส์ [81] ค่าความต้านทานทั้งหมดทุกตัวสามารถหาค่าได้จากสมการที่ (2.71) ส่วนในสมการที่ (3.76) แสดงสมการค่าแรงดันเอาต์พุท V_o ที่ได้จากวงจร การโปรแกรมค่าดิจิตอลสำหรับใช้เป็นวงจรบวก-ลบ และค่าแรงดันเอาต์พุทที่ได้นั้น แสดงได้ดังตารางที่ 3.1

$$V_o = V_1 + V_2 - V_3 \quad (3.76)$$

ตารางที่ 3.1 การโปรแกรมค่าดิจิตอลสำหรับใช้ในวงจรบวก-ลบ

| I_{c1} | I_{c2} | I_{c3} | V_o |
|----------|----------|----------|-------------------|
| 0 | 0 | 0 | 0 |
| 0 | 0 | 1 | $-V_3$ |
| 0 | 1 | 0 | V_2 |
| 0 | 1 | 1 | $V_2 - V_3$ |
| 1 | 0 | 0 | V_1 |
| 1 | 0 | 1 | $V_1 - V_3$ |
| 1 | 1 | 0 | $V_1 + V_2$ |
| 1 | 1 | 1 | $V_1 + V_2 - V_3$ |

3.2.4 การประยุกต์ใช้งานของวงจรแอนะล็อกสวิตช์สายพานกระแสที่ นำเสนอโดย K. Angkeaw และ P. Prommee [14]

ใน [14] ได้นำเสนอวงจรเพิ่มอัตราขยายโปรแกรมได้ จำนวน 2 วงจร แต่จะขอกกล่าวถึงเฉพาะวงจรที่เกี่ยวข้องกับวิทยานิพนธ์นี้ คือการประยุกต์ใช้งานวงจรสายพานกระแสยุคที่สองให้ทำงานเป็นแอนะล็อกสวิตช์สำหรับการโปรแกรมค่าโดยการป้อนค่ากระแสไบอัสให้กับวงจร ในลักษณะของข้อมูลบิตดิจิตอล โครงสร้างของวงจรแสดงดังรูปที่ 3.14 ประกอบด้วยวงจรสายพานกระแสยุคที่สองที่สามารถต่อขนานกันได้ จำนวน N ชุด แต่ละชุดที่พอร์ท x จะมีการต่อตัวต้านทานแบบลงกราวนด์ มีการป้อนแรงดันอินพุท V_{in} ให้กับวงจรที่พอร์ท y ส่วนที่พอร์ท z ของแต่ละชุดนั้น จะถูกนำมาต่อรวมกันทุกชุด โดยมีการต่ออยู่กับตัวต้านทานแบบลงกราวนด์ สามารถหาค่ากระแสเอาต์พุทที่ได้ ดังสมการที่ (3.77) วงจรที่นำเสนอนี้จะใช้ตัวต้านทานทางอิเล็กทรอนิกส์ [81] ทุกตัวซึ่งค่าความต้านทานทั้งหมดทุกตัวนั้นสามารถหาค่าได้จากสมการที่ (2.71) จากวงจรที่นำเสนอซึ่งเป็นการประยุกต์ใช้งานวงจรสายพานกระแสยุคที่สองที่ทำงานเป็นแอนะล็อกสวิตช์นั้น สามารถเพิ่มและลดอัตราขยายได้โดยการโปรแกรมค่าให้กับวงจร ได้ 2 กรณี โดยมีเงื่อนไขดังสมการที่ (3.78) และ (3.79)


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ตามลำดับ การทำงานของวงจรสายพานกระแสยุคที่สอง ซึ่งทำหน้าที่เป็นแอนะล็อกสวิตช์นั้น สามารถทดแทนการใช้งานจากสวิตช์ได้ ทำให้ลดพื้นที่สำหรับการนำไปสร้างเป็นวงจรรวม อีกทั้งยังมี อัตราการบริโภคกำลังงานต่ำ และเหมาะสำหรับการนำไปใช้งานที่มีการต่อโหลดค่าอิมพีแดนซ์สูง

$$i_{z_n} = 2^n i_{x_0} \quad (3.77)$$

$$R_{out} = R_0 = R_1 \dots = R_n \quad (3.78)$$

$$\left. \begin{array}{l} R_{out} = R_0 \\ R_n = \frac{1}{2^n} R_0 \end{array} \right\} \quad (3.79)$$



รูปที่ 3.14 การประยุกต์ใช้งานวงจรแอนะล็อกสวิตช์สายพานกระแส นำเสนอโดย K. Angkeaw และ P. Prommee

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


บทที่ 4

การออกแบบวงจรกรองความถี่โปรแกรมได้โดยใช้

วงจรแอนะล็อกสวิตช์เป็นวงจรพื้นฐาน

4.1 บทนำ

การออกแบบวงจรกรองความถี่โปรแกรมได้โดยใช้วงจรแอนะล็อกสวิตช์เป็นวงจรพื้นฐานที่นำเสนอนี้ ได้ทำการออกแบบวงจรโดยโครงสร้างหลักของวงจรประกอบไปด้วยวงจรอินทิเกรเตอร์ชนิดไม่สูญเสีย (Lossless integrator) จำนวน 2 ชุด วงจรปรับอัตราการขยาย (Proportional gain amplifier) จำนวน 2 ชุด และสวิตช์จำนวน 3 ตัว แสดงดังบล็อกไดอะแกรมในรูปที่ 4.1 ซึ่งจะกล่าวถึงการทำงานของสวิตช์โดยการประยุกต์ใช้วงจรสายพานกระแสให้ทำหน้าที่เป็นแอนะล็อกสวิตช์ ในหัวข้อถัดไป



รูปที่ 4.1 บล็อกไดอะแกรมการออกแบบวงจรกรองความถี่หลายหน้าที่โปรแกรมได้


วงจรกรองความถี่ที่นำเสนอนี้สามารถทำงานได้ทั้งโหมดแรงดันและโหมดกระแสภายในวงจรเดียวกัน โดยอาศัยการโปรแกรมค่าจากสวิตช์ที่สร้างมาจากวงจรสายพานกระแส วงจรที่นำเสนอสำหรับโหมดแรงดันนั้นเป็นแบบหนึ่งอินพุต-หนึ่งเอาต์พุต ส่วนโหมดกระแสจะเป็นแบบหลายอินพุต-หนึ่งเอาต์พุต การทำงานของวงจรทั้งสองโหมดดังกล่าว เอาต์พุตของวงจรสามารถให้ฟังก์ชันการกรองความถี่ครบทั้ง 5 ฟังก์ชัน แต่ละฟังก์ชันการกรองความถี่สามารถโปรแกรมได้ โดยการปรับค่ากระแสไบแอส I_c ทำให้วงจรสายพานกระแสซึ่งอยู่ส่วนแรกของวงจรขยายความนำถ่ายโอนสายพานกระแส ทำหน้าที่เป็นแอนะล็อกสวิตช์ สำหรับสวิตช์ให้เป็นค่าดิจิทัลเพื่อเลือกวงจรกรองความถี่

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

แต่ละฟังก์ชันได้โดยไม่ต้องเปลี่ยนแปลงโครงสร้างของวงจร หรือสามารถเรียกวจรที่นำเสนอนี้ว่า วงจรกรองความถี่ที่โปรแกรมได้ หรือ Digitally Programmable filter (DPF)

4.2 วงจรกรองความถี่หลายหน้าที่โปรแกรมได้ที่นำเสนอ โหมดแรงดัน

จากบล็อกไดอะแกรมในรูปที่ 4.1 สามารถนำมาสังเคราะห์เป็นวงจรกรองความถี่ที่โปรแกรมได้ โหมดแรงดัน โดยใช้วงจรขยายความนำถ่ายโอนสายพานกระแสเป็นอุปกรณ์แอกทีฟหลัก สามารถเขียนเป็นสมการเชิงเมทริกซ์ได้ ดังสมการที่ (2.20) จำนวนทั้งหมด 4 ตัว มีทั้งชนิดบวกและชนิดลบ ซึ่งสัญลักษณ์และโครงสร้างของวงจรขยายความนำถ่ายโอนสายพานกระแสที่สร้างจากซีมอสทั้งชนิดบวกและชนิดลบแสดงได้ดังรูปที่ 2.24 (ก) และ 2.24 (ข) ตามลำดับ วงจรขยายความนำถ่ายโอนสายพานกระแสทั้ง 4 ตัว นำมาต่อร่วมกับอุปกรณ์พาสซีฟต่อลงกราวด์ทั้งหมด ประกอบด้วยตัวต้านทานที่ต่อลงกราวด์ จำนวน 5 ตัว และตัวเก็บประจุที่ต่อลงกราวด์ จำนวน 2 ตัว แสดงได้ดังรูปที่ 4.2 จะสังเกตเห็นได้ว่า ตัวต้านทาน R_{c1} , R_{c2} , และ R_{c3} , ใช้สำหรับทำหน้าที่เป็นตัวเปลี่ยนแรงดันไฟฟ้าเป็นกระแสไฟฟ้า ส่วน R_{c4} ใช้สำหรับทำหน้าที่เป็นตัวเปลี่ยนกระแสไฟฟ้าเป็นแรงดันไฟฟ้า



รูปที่ 4.2 วงจรกรองความถี่หลายหน้าที่โปรแกรมได้โดยใช้วงจรขยายความนำถ่ายโอนสายพานกระแส โหมดแรงดัน

จะเห็นได้ว่าวงจรที่นำเสนอในรูปที่ 4.2 นั้น อุปกรณ์พาสซีฟทุกตัวต่อแบบลงกราวด์หมดทุกตัว แสดงให้เห็นว่าวงจรกรองความถี่ที่ได้นำเสนอนี้เหมาะสำหรับการนำไปสร้างเป็นวงจรรวม [92] โดยที่ตัวต้านทานทั้งหมด จำนวน 5 ตัวที่ต่อลงกราวด์ คือ R_{c1} , R_{c2} , R_{c3} , R_{c4} และ R_1 นั้น สามารถ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สร้างได้จากมอสทรานซิสเตอร์ชนิดเอ็นมอสทรานซิสเตอร์ 2 ตัว เรียกอีกอย่างได้ว่า วงจรความต้านทานทางอิเล็กทรอนิกส์ หรือมอสรีซิสเตอร์ [81] แสดงได้ดังรูปที่ 2.36 เมื่อกำหนดให้ M_{R1} และ M_{R2} มีคุณสมบัติเหมือนกันทุกประการและทำงานในสภาวะอิมิตัว ค่าความต้านทานของมอสทรานซิสเตอร์ในรูปที่ 2.36 สามารถคำนวณได้ดังสมการที่ (2.71) จะเห็นได้ว่าค่าความต้านทานสามารถกำหนดค่าได้จาก W/L ของตัวมอสทรานซิสเตอร์หรือสามารถกำหนดค่าได้จากค่าแหล่งจ่ายแรงดัน V_{DD} นั้นเอง

เมื่อนำอุปกรณ์แอกทีฟและพาสซีฟจากรูปที่ 4.2 ไปเปรียบเทียบกับบล็อกไดอะแกรมที่ได้ออกแบบไว้ในรูปที่ 4.1 แล้ว สามารถอธิบายการทำงานของอุปกรณ์แอกทีฟและพาสซีฟแต่ละตัวได้ดังนี้

วงจรขยายความนำถ่ายโอนสายพานกระแสตัวที่ 1 หรือ $CCTA_1$ ตัวต้านทาน R_{C1} และตัวเก็บประจุ C_1 ใช้แทนสวิตช์ตัวที่ 1 หรือ SW_1 และใช้แทนวงจรอินทิเกรเตอร์ชนิดไม่สูญเสีย $1/s\tau_1$ ซึ่งมีค่าเท่ากับ g_{m1}/sC_1

วงจรขยายความนำถ่ายโอนสายพานกระแสตัวที่ 2 หรือ $CCTA_2$ ตัวต้านทาน R_{C2} และตัวเก็บประจุ C_2 ใช้แทนสวิตช์ตัวที่ 2 หรือ SW_2 และใช้แทนวงจรอินทิเกรเตอร์ชนิดไม่สูญเสีย $1/s\tau_2$ ซึ่งมีค่าเท่ากับ g_{m2}/sC_2

วงจรขยายความนำถ่ายโอนสายพานกระแสตัวที่ 3 หรือ $CCTA_3$ ตัวต้านทาน R_{C3} และตัวต้านทาน R_1 ใช้แทนสวิตช์ตัวที่ 3 หรือ SW_3 และใช้สำหรับปรับค่าอัตราขยาย K_1 ให้กับวงจร ซึ่งมีค่าเท่ากับ $g_{m3}R_1$

วงจรขยายความนำถ่ายโอนสายพานกระแสตัวที่ 4 หรือ $CCTA_4$ และตัวต้านทาน R_1 ใช้สำหรับปรับค่าอัตราขยาย K_2 ให้กับวงจร ซึ่งมีค่าเท่ากับ $g_{m4}R_1$ นั้นเอง

โดยอาศัยคุณสมบัติของวงจรขยายความนำถ่ายโอนสายพานกระแสในสมการที่ (2.20) และใช้การวิเคราะห์โหนดวงจรไฟฟ้า ดังนั้นวงจรกรองความถี่ที่ได้นำเสนอไว้สำหรับโหมดแรงดันในรูปที่ 4.2 สามารถแสดงสมการฟังก์ชันการถ่ายโอนแรงดันได้คือ

$$\frac{V_{out}}{V_{in}} = \frac{(s^2 C_1 C_2 g_{m4} R_1) SW_3 - (s C_1 g_{m2} g_{m4} R_1) SW_2 + (g_{m1} g_{m2} g_{m4} R_1) SW_1}{s^2 C_1 C_2 + s C_1 g_{m2} g_{m4} R_1 + g_{m1} g_{m2} g_{m3} R_1} \quad (4.1)$$

จากสมการที่ (4.1) การทำงานของสวิตช์ SW_1 , สวิตช์ SW_2 และสวิตช์ SW_3 จะอาศัยกระแสไบอัสของวงจร คือ I_{c1} , I_{c2} , และ I_{c3} ทำหน้าที่แทน ซึ่งจะมีการทำงานในลักษณะที่สามารถควบคุมการเปิด-ปิด เหมือนการทำงานของสวิตช์ กล่าวคือ เมื่อมีการป้อนกระแสไบอัส I_{c1} , I_{c2} และ I_{c3} ให้กับ $CCTA_1$, $CCTA_2$ และ $CCTA_3$ ตามลำดับ นั้นหมายถึง $CCTA_1$, $CCTA_2$ และ $CCTA_3$ สามารถทำงานได้ในทางตรงกันข้าม หากไม่มีการป้อนกระแสไบอัสดังกล่าวให้กับ $CCTA_1$, $CCTA_2$ และ $CCTA_3$ นั้นหมายถึง $CCTA_1$, $CCTA_2$ และ $CCTA_3$ ไม่สามารถทำงานได้ และในส่วนของ $CCTA_4$ นั้นจะไม่มี

ป้อนกระแสไปอัสนั้นคือ I_{c4} จะมีค่าเท่ากับศูนย์ อีกทั้งอัตราการขยายแรงดันที่เอาท์พุท สามารถปรับได้ โดยการใช้การปรับค่า W/L ของมอสรีซิสเตอร์ สำหรับตัวต้านทาน R_{c4}

ดังนั้นเพื่อให้วงจรที่นำเสนอสามารถให้ผลการตอบสนองของฟังก์ชันที่เอาท์พุทครบทั้ง 5 ฟังก์ชัน ปราศจากเงื่อนไขการเปลี่ยนแปลงโครงสร้างของวงจร และปราศจากเงื่อนไขการเปลี่ยนแปลงค่าอินพุทและเอาท์พุทใดๆ วงจรที่นำเสนอจะใช้งานการทำงานของ CCTA ในลักษณะแบบเปิด-ปิด เหมือนการทำงานของสวิตช์ โดยการควบคุมกระแสไปอัสของวงจรสายพานกระแสซึ่งเป็นโครงสร้างส่วนแรกของวงจรขยายความนำถ่ายโอนสายพานกระแส คือ I_{c1} , I_{c2} , และ I_{c3} แทนการทำงานของสวิตช์ SW_1 , สวิตช์ SW_2 และสวิตช์ SW_3 ตามลำดับ ดังแสดงในตารางที่ 4.1 ($SW =$ ลอจิก (Logic) “1” หมายถึง CCII ทำงานและ $SW =$ ลอจิก “0” หมายถึง CCII ไม่ทำงาน)

ค่าความถี่ธรรมชาติ ω_0 และค่าตัวประกอบคุณภาพ Q สามารถเขียนได้เป็น

$$\omega_0 = \sqrt{\frac{g_{m1}g_{m2}g_{m3}R_1}{C_1C_2}} \quad (4.2)$$

$$Q = \frac{1}{g_{m4}} \sqrt{\frac{C_2g_{m1}g_{m3}}{C_1g_{m2}R_1}} \quad (4.3)$$

เมื่อกำหนดให้ $C_1 = C_2 = C$, $g_{m1} = g_{m3} = g_m$ และ $R_1 = 1/g_{m2}$ ค่าความถี่ธรรมชาติ ω_0 และค่าตัวประกอบคุณภาพ Q สามารถเขียนใหม่ได้เป็น

$$\omega_0 = \sqrt{\frac{g_m}{C}} \quad (4.4)$$

$$Q = \frac{g_m}{g_{m4}} \quad (4.5)$$

จากสมการที่ (4.4) และ (4.5) แสดงให้เห็นว่า ค่าความถี่ธรรมชาติ ω_0 และค่าตัวประกอบคุณภาพ Q เป็นอิสระจากกัน และสามารถควบคุมได้ด้วยวิธีทางอิเล็กทรอนิกส์ เนื่องจากค่าตัวเก็บประจุ C ซึ่งมีค่าคงที่ที่ไม่สามารถปรับเปลี่ยนค่าได้จากวงจร กล่าวคือ ค่าความถี่ธรรมชาติ ω_0 ในสมการที่ (4.4) สามารถปรับค่าได้จาก g_m โดยไม่ส่งผลกระทบต่อค่าตัวประกอบคุณภาพ Q ในสมการที่ (4.5) อีกทั้งสามารถปรับค่าตัวประกอบคุณภาพ Q ได้ที่ g_{m4} ซึ่งไม่ส่งผลกระทบต่อค่าความถี่ธรรมชาติ ω_0 ในสมการที่ (4.4) ด้วยเช่นกัน

ทั้งนี้ หากทำการนำเอาตัวต้านทานที่เอาท์พุทซึ่งก็คือ R_{c4} ออก วงจรกรองความถี่ที่นำเสนอในรูปที่ 4.2 สามารถทำงานได้ในอีกรูปแบบ คือการทำงานในรูปแบบทรานซ์แอตมิตแตนซ์โหมด

(Transadmittance-mode) ได้ กล่าวคือวงจรกรองความถี่ที่มีการป้อนแรงดันทางด้านอินพุทและสามารถให้ผลการตอบสนองของฟังก์ชันที่เอาท์พุทเป็นค่ากระแสได้

ตารางที่ 4.1 การโปรแกรมค่าอินพุทสำหรับวงจรกรองความถี่ที่นำเสนอสำหรับโหมดแรงดันในรูปแบบที่ 4.2 และโหมดกระแสในรูปแบบที่ 4.3

| เงื่อนไข | | | ฟังก์ชันผลการตอบสนองทางความถี่ |
|-----------------|-----------------|-----------------|--------------------------------|
| SW ₃ | SW ₂ | SW ₁ | |
| 0 | 0 | 1 | วงจรกรองความถี่ต่ำผ่าน (LP) |
| 0 | 1 | 0 | วงจรกรองความถี่ผ่าน (BP) |
| 1 | 0 | 0 | วงจรกรองความถี่สูงผ่าน (HP) |
| 1 | 0 | 1 | วงจรกรองความถี่หยุด (BS) |
| 1 | 1 | 1 | วงจรกรองผ่านทุกความถี่ (AP) |

เพื่อที่จะแสดงให้เห็นว่าวงจรกรองความถี่ที่นำเสนอไม่มีอัตราขยายเกิดขึ้นภายในวงจร เพราะฉะนั้นวงจรมีความจำเป็นต้องมีเงื่อนไขสำหรับบางฟังก์ชันของผลการตอบสนองทางความถี่คือ เงื่อนไข $R_1 = 1/g_{m2}$ และ $g_{m1} = g_{m3} = g_{m4}$ สำหรับวงจรกรองความถี่ต่ำผ่าน เงื่อนไข $R_1 = 1/g_{m2}$ สำหรับวงจรกรองความถี่ผ่าน และเงื่อนไข $R_1 = 1/g_{m2} = 1/g_{m4}$ สำหรับวงจรกรองความถี่สูงผ่าน สังเกตเห็นได้ว่าค่าความต้านทาน R_1 จะมีผลต่อวงจรกรองความถี่ทั้ง 3 วงจร แต่อย่างไรก็ตามตั้งได้กล่าวไปแล้วข้างต้นว่า ค่าของความต้านทาน R_1 สามารถสร้างได้จากมอสทรานซิสเตอร์ที่แสดงในรูปแบบที่ 2.36 ซึ่งสามารถออกแบบค่าความต้านทานได้จากการปรับแต่งค่า W/L ของมอสทรานซิสเตอร์ ดังสมการที่ 2.71 ได้โดยง่าย


4.3 วงจรกรองความถี่หลายหน้าที่โปรแกรมได้ที่นำเสนอ โหมดกระแส

จากหัวข้อที่ 4.2 ที่ได้กล่าวถึงการออกแบบวงจรกรองความถี่หลายหน้าที่โปรแกรมได้โดยใช้วงจรขยายความนำถ่ายโอนสายพานกระแสสำหรับโหมดแรงดันที่ได้ถูกออกแบบไว้ตามบล็อกไดอะแกรมในรูปแบบที่ 4.1 ไปแล้วนั้น แต่อย่างไรก็ตามวงจรกรองความถี่ที่ถูกออกแบบไว้ยังสามารถนำมาดัดแปลงแก้ไขเป็นวงจรกรองความถี่หลายหน้าที่โปรแกรมได้โดยใช้วงจรขยายความนำถ่ายโอนสายพานกระแส โหมดกระแส ได้โดยง่าย ดังแสดงในรูปแบบที่ 4.3

สำหรับในกรณีของกระแสอินพุทที่ป้อนให้กับวงจรที่นำเสนอในโหมดกระแส นั้น จะอาศัยวงจรสะท้อนกระแสแบบหนึ่งอินพุท-หลายเอาท์พุทที่ถูกออกแบบและสร้างจากมอสทรานซิสเตอร์ แสดงดังรูปที่ 4.4 เพื่อป้อนกระแสอินพุท i_{in1} , i_{in2} และ i_{in3} ให้กับวงจรที่นำเสนอในรูปแบบที่ 4.3 ความแตกต่างกันระหว่างวงจรที่นำเสนอสำหรับโหมดแรงดันในรูปแบบที่ 4.2 และโหมดกระแสในรูปแบบที่ 4.3 นั้น สังเกตได้จากวงจรที่นำเสนอในโหมดกระแสจะไม่มีตัวต้านทาน R_{C1} , R_{C2} , R_{C3} และ R_{C4} ที่ต่อแบบลงกราวด์ทุกตัว

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


ซึ่งทำหน้าที่เปลี่ยนแรงดันไฟฟ้าที่พอร์ท y เป็นกระแสไฟฟ้าที่พอร์ท x เพื่อให้เป็นไปตามคุณสมบัติสมการเชิงเมทริกซ์ของวงจรขยายความนำถ่ายโอนสายพานกระแส ในสมการที่ (2.20) ค่าแรงดันอินพุทที่ป้อนให้กับพอร์ท y ของวงจรขยายความนำถ่ายโอนสายพานกระแสแต่ละตัว จึงถูกละทิ้งไป ทำให้อินพุทที่ต่อเข้าที่พอร์ท y สำหรับวงจรขยายความนำถ่ายโอนสายพานกระแสทุกตัว ซึ่งประกอบด้วย CCTA₁, CCTA₂ และ CCTA₃ ตามลำดับนั้น กลายเป็นการต่อพอร์ท y แบบต่อลงกราวด์แทนทุกตัว เพราะฉะนั้นกระแสอินพุทที่ป้อนให้กับวงจรในรูปที่ 4.3 ก็คือกระแส I_{in1} , I_{in2} และ I_{in3} ป้อนเข้าที่พอร์ท x โดยตรง ของวงจรขยายความนำถ่ายโอนสายพานกระแส CCTA₁, CCTA₂ และ CCTA₃ แทนที่แรงดันไฟฟ้าที่พอร์ท y ตามลำดับ สังเกตได้ว่า ค่ากระแสเอาต์พุทจากวงจรที่นำเสนอในรูปที่ 4.3 ซึ่งก็คือพอร์ท o ของ CCTA₄ พบว่าวงจรที่นำเสนอ จะมีค่าเอาต์พุทอิมพีแดนซ์สูง ทำให้สะดวกต่อการนำโหลด (Load) ไปต่อที่เอาต์พุท หรือสามารถนำวงจรอื่นๆ มาต่อคาสเคดกับวงจรรอง ความถี่ที่นำเสนอในส่วนถัดไปได้โดยไม่ต้องใช้วงจรป้องกันการชนกระแส



รูปที่ 4.3 วงจรรองความถี่หลายหน้าที่โปรแกรมได้โดยใช้วงจรขยายความนำถ่ายโอนสายพานกระแส โหมดกระแส

อาศัยคุณสมบัติสมการเชิงเมทริกซ์ของวงจรขยายความนำถ่ายโอนสายพานกระแส ในสมการที่ (2.20) และกำหนดให้ I_{in1} , I_{in2} และ I_{in3} ที่ป้อนเข้าที่พอร์ท x มีค่าเท่ากันหมด ดังนั้นวงจรรองความถี่ที่ได้นำเสนอไว้ในรูปที่ 4.3 สามารถแสดงสมการฟังก์ชันการถ่ายโอนกระแสได้คือ

$$\frac{I_{out}}{I_{in}} = \frac{(s^2 C_1 C_2 g_{m4} R_1) SW_3 - (s C_1 g_{m2} g_{m4} R_1) SW_2 + (g_{m1} g_{m2} g_{m4} R_1) SW_1}{s^2 C_1 C_2 + s C_1 g_{m2} g_{m4} R_1 + g_{m1} g_{m2} g_{m3} R_1} \quad (4.6)$$



รูปที่ 4.4 วงจรสะท้อนกระแสแบบหลายเอ๊าท์พุท

จากสมการที่ (4.6) ค่าตัวต้านทาน R_1 และการทำงานของสวิตช์ SW_1 , สวิตช์ SW_2 และสวิตช์ SW_3 ทำหน้าที่คล้ายกับลักษณะการทำงานของวงจรที่นำเสนอไว้ในโหมดแรงดัน ในรูปที่ 4.2 กล่าวคือ ตัวต้านทาน R_1 ถูกออกแบบโดยการสร้างจากมอสทรานซิสเตอร์ดังแสดงในรูปที่ 2.36 และสามารถหาค่าความต้านทาน R_1 ได้จากสมการที่ (2.71) ส่วนกระแสไบอัสของวงจรสายพานกระแส คือ I_{c1} , I_{c2} , และ I_{c3} ของ $CCTA_1$, $CCTA_2$ และ $CCTA_3$ ทำหน้าที่แทน สวิตช์ SW_1 , สวิตช์ SW_2 และสวิตช์ SW_3 ตามลำดับ ตามคุณสมบัติของวงจรรอแนะล็อกสวิตช์สายพานกระแส เช่นเดียวกับโหมดแรงดัน

เพื่อให้วงจรที่นำเสนอสามารถให้ผลการตอบสนองของฟังก์ชันที่เอ๊าท์พุทครบทั้ง 5 ฟังก์ชัน โดยปราศจากเงื่อนไขการเปลี่ยนแปลงโครงสร้างของวงจร และปราศจากเงื่อนไขการเปลี่ยนแปลงค่าอินพุทและเอ๊าท์พุทใดๆ การทำงานของสวิตช์ SW_1 , สวิตช์ SW_2 และสวิตช์ SW_3 ของวงจรที่นำเสนอสำหรับการทำงานในโหมดกระแส นั้น แสดงได้ดังตารางที่ 4.1 เช่นเดียวกับการทำงานของวงจรที่นำเสนอไว้ในโหมดแรงดัน ในรูปที่ 4.2 นั่นเอง ดังนั้นค่าความถี่ธรรมชาติ ω_0 และค่าตัวประกอบคุณภาพ Q สามารถเขียนได้เช่นเดียวกันกับโหมดแรงดัน ดังแสดงไว้ในสมการที่ (4.4) และ (4.5) ตามลำดับ

ทั้งนี้วงจรรองความถี่ที่นำเสนอในโหมดกระแส นั้น สามารถทำงานในโหมดทรานส์เรซิสแตนซ์ (Transresistance-mode) ได้อีกด้วย หากในกรณีที่ขาเอ๊าท์พุทของวงจรมีตัวต้านทาน R_{c4} ต่ออยู่ในวงจร (มีการเปลี่ยนแปลงโดยการนำเอาเฉพาะตัวต้านทาน R_{c1} , R_{c2} และ R_{c3} ออกจากวงจร) กล่าวคือวงจรรองความถี่ที่นำเสนอสามารถป้อนอินพุทเป็นกระแสไฟฟ้าและมีเอ๊าท์พุทเป็นแรงดันไฟฟ้าได้ โดยปราศจากการเปลี่ยนแปลงค่าอินพุทและเอ๊าท์พุทใดๆ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4.4 การวิเคราะห์ผลกระทบเนื่องจากความไม่เป็นอุดมคติของวงจร

ในหัวข้อทั้งหมดก่อนหน้านี้ได้กล่าวถึงการวิเคราะห์วงจรรขยายความนำถ่ายไอออนสายพานกระแส ซึ่งมีคุณสมบัติความไม่เป็นอุดมคติ สามารถเขียนเป็นสมการเชิงเมทริกซ์ได้ดังสมการที่ (2.20) แต่ในทางปฏิบัติงานจริง หากพิจารณาที่ความถี่สูง จะพบว่าอุปกรณ์แอคทีฟที่ใช้ในวงจรไม่สามารถทำงานเป็นไปตามอุดมคติดังสมการที่ (2.20) ได้ ดังนั้น ในหัวข้อนี้จะขอกล่าวถึงการวิเคราะห์ผลกระทบที่เกิดจากความไม่เป็นไปตามอุดมคติของอุปกรณ์แอคทีฟที่ใช้ในวงจรรองความถี่ที่นำเสนอ โดยสามารถเขียนเป็นสมการเชิงเมทริกซ์แสดงความสัมพันธ์ระหว่างกระแสและแรงดันในกรณีที่ว่าจรรขยายความนำถ่ายไอออนสายพานกระแสมีคุณสมบัติความไม่เป็นอุดมคติได้เป็น

$$\begin{pmatrix} I_y \\ V_x \\ I_z \\ I_o \end{pmatrix} = \begin{pmatrix} 0 & 0 & 0 & 0 \\ 0 & \beta & 0 & 0 \\ \pm\alpha & 0 & 0 & 0 \\ 0 & 0 & \pm g_{mn} & 0 \end{pmatrix} \begin{pmatrix} I_x \\ V_y \\ V_z \\ V \end{pmatrix} \quad (4.7)$$

เมื่อ β คือ ค่าความไม่เป็นอุดมคติในการส่งผ่านแรงดันที่เกิดขึ้นระหว่างพอร์ท y กับพอร์ท x ทำให้ค่าที่ได้มีค่าไม่เท่ากับ 1

α คือ ค่าความไม่เป็นอุดมคติในการส่งผ่านกระแสที่เกิดขึ้นระหว่างพอร์ท x กับพอร์ท z ทำให้ค่าที่ได้มีค่าไม่เท่ากับ 1

g_{mn} คือ ค่าความไม่เป็นอุดมคติของค่าอัตราขยายความนำถ่ายไอออนของวงจรรขยายความนำถ่ายไอออนสายพานกระแส


และเมื่อทำการพิจารณาที่ความถี่สูง จะพบว่าวงจรรขยายความนำถ่ายไอออนสายพานกระแสที่เกิดจากความไม่เป็นอุดมคติของวงจรรแสดงเป็นวงจรเทียบเคียงได้ดังรูปที่ 4.5 ซึ่งจะส่งผลกระทบต่อสมรรถนะของวงจรรรองความถี่ที่ได้ออกแบบไว้ ดังนั้นในแต่ละพอร์ทของตัวอุปกรณ์วงจรรขยายความนำถ่ายไอออนสายพานกระแส ทำให้เกิดค่าความต้านทานและค่าความจุแฝงในแต่ละพอร์ททั้ง 4 พอร์ทของวงจรรขยายความนำถ่ายไอออนสายพานกระแสดังนี้

ที่พอร์ท x มีค่าความต้านทานต่ำมาก จะมีตัวต้านทานแฝง R_x เกิดขึ้น

ที่พอร์ท y จะมีตัวต้านทานแฝง R_y และตัวเก็บประจุแฝง C_y ที่ต่อขนานกันเกิดขึ้น ซึ่งค่าความต้านทานแฝงของ R_y ที่เกิดขึ้นมีค่าสูงมาก ส่วนค่าความจุแฝงของ C_y ที่เกิดขึ้นมีค่าต่ำมาก

ที่พอร์ท z จะมีตัวต้านทานแฝง R_z และตัวเก็บประจุแฝง C_z ที่ต่อขนานกันเกิดขึ้น ซึ่งค่าความต้านทานแฝงของ R_z ที่เกิดขึ้นมีค่าสูงมาก ส่วนค่าความจุแฝงของ C_z ที่เกิดขึ้นมีค่าต่ำมาก

ที่พอร์ท o จะมีตัวต้านทานแฝง R_o และตัวเก็บประจุแฝง C_o ที่ต่อขนานกันเกิดขึ้น ซึ่งค่าความต้านทานแฝงของ R_o ที่เกิดขึ้นมีค่าสูงมาก ส่วนค่าความจุแฝงของ C_o ที่เกิดขึ้นมีค่าต่ำมาก



รูปที่ 4.5 วงจรเทียบเคียงความไม่เป็นอุดมคติของวงจรขยายความนำถ่ายโอนสายพานกระแส

เมื่อพิจารณาค่าความไม่เป็นอุดมคติของค่าอัตราขยายความนำถ่ายโอนของวงจรขยายความนำถ่ายโอนสายพานกระแส ดังนั้น g_{mn} ในสมการที่ (4.7) สามารถเขียนได้ ดังนี้

$$g_{mn} = \frac{g_m \omega_g}{s + \omega_g} \quad (4.8)$$

โดยที่ ω_g คือ ค่าความถี่โพลอันดับที่หนึ่งที่เกิดจากค่าพารามิเตอร์แฝงภายในวงจรขยายความนำถ่ายโอนสายพานกระแส สามารถหาค่าได้จากสมการที่ (4.9) [93] เมื่อ $\mu = 1/\omega_g$

$$g_{mi} \cong g_m (1 - \mu s) \quad (4.9)$$

จากสมการที่ (4.7) ในกรณีที่อุปกรณ์แอกทีฟที่ใช้ในวงจรมีคุณสมบัติไม่เป็นไปตามอุดมคติ ทำให้เกิดค่าความผิดพลาดในการส่งผ่านแรงดันระหว่างพอร์ท x และพอร์ท y และทำให้เกิดค่าความผิดพลาดในการส่งผ่านกระแสระหว่างพอร์ท z และพอร์ท x ตามลำดับ นั้นทำให้วงจรกรองความถี่ที่นำเสนอ มีค่าความผิดพลาดดังกล่าวเกิดขึ้นกับวงจร ส่งผลกระทบโดยตรงกับวงจรเนื่องจากอัตราขยายในการส่งผ่านแรงดันและกระแสมีค่าไม่เท่ากับหนึ่ง อย่างไรก็ตาม อัตราขยายแรงดันที่เกิดขึ้นจากรูปที่ 4.2 ที่ได้นำเสนอไว้ นั้น สามารถปรับแต่งค่าได้โดยการเปลี่ยนแปลงค่าของ W/L ของ R_{C4}

การวิเคราะห์วงจรภายใต้เงื่อนไขของสมการที่ (4.8) และ (4.9) โดยคำนึงถึงอุปกรณ์แฝงที่เกิดขึ้นภายในวงจรขยายความนำถ่ายโอนสายพานกระแสดังรูปที่ 4.5 สำหรับกรณีที่วงจรมีคุณสมบัติไม่เป็นไปตามอุดมคติ สามารถที่จะแสดงค่าส่วน (Denominator) ของฟังก์ชันการถ่ายโอนสำหรับการทำางานโหมดแรงดันในรูปที่ 4.2 และโหมดกระแสในรูปที่ 4.3 ได้คือ

$$\begin{aligned}
D(s) = & s^2 C_1' C_2' \left[1 - s \left(\frac{g_{m1} g_{m2} g_{m3} R_1}{C_1' C_2'} \mu_1 \mu_2 \mu_3 - \frac{g_{m2} g_{m4} R_1}{C_2'} \mu_2 \mu_4 \right) \right] \\
& + s C_1' g_{m2} g_{m4} R_1 \left[1 - s \left((\mu_1 + \mu_2) - \frac{g_{m1} g_{m2} g_{m3} R_1}{C_1' C_2'} (\mu_1 \mu_2 + \mu_1 \mu_3 + \mu_2 \mu_3) \right) \right] \\
& + g_{m1} g_{m2} g_{m3} R_1 [1 - s (\mu_1 + \mu_2 + \mu_3)]
\end{aligned} \quad (4.10)$$

เมื่อ $C_1' = C_2 \| C_{z1} \| C_{o3-}$ และ $C_2' = C_2 \| C_{z2-} \| C_{o1+} \| C_{o4-}$

โดย C_{z1} และ C_{o1+} คือ ตัวเก็บประจุแฝงที่เกิดขึ้นที่พอร์ท $z+$ และพอร์ท $o+$ ของวงจรรขยายความนำถ่ายไอออนสายพานกระแส CCTA₁

C_{z2-} คือ ตัวเก็บประจุแฝงที่เกิดขึ้นที่พอร์ท $z-$ ของวงจรรขยายความนำถ่ายไอออนสายพานกระแส CCTA₂

C_{o3-} คือ ตัวเก็บประจุแฝงที่เกิดขึ้นที่พอร์ท $o-$ ของวงจรรขยายความนำถ่ายไอออนสายพานกระแส CCTA₃

C_{o4-} คือ ตัวเก็บประจุแฝงที่เกิดขึ้นที่พอร์ท $o-$ ของวงจรรขยายความนำถ่ายไอออนสายพานกระแส CCTA₄

$\mu_1, \mu_2, \mu_3,$ และ μ_4 คือ ค่าโพลความถี่อันดับที่หนึ่งที่เกิดจากค่าพารามิเตอร์แฝงภายในวงจร ของวงจรรขยายความนำถ่ายไอออนสายพานกระแส CCTA₁, CCTA₂, CCTA₃ และ CCTA₄ ตามลำดับ

จากสมการที่ (4.10) จะเห็นได้ว่าค่าความไม่เป็นอุดมคติของวงจรรขยายความนำถ่ายไอออนสายพานกระแส มีผลทำให้คุณสมบัติของวงจรรองความถี่ที่นำเสนอในรูปที่ 4.2 และ 4.3 เปลี่ยนไปจากเดิมที่เป็นค่าอุดมคติ แต่อย่างไรก็ตามสำหรับค่าพารามิเตอร์แฝงที่เกิดขึ้นของวงจรรองความถี่ที่นำเสนอในรูปที่ 4.2 และ 4.3 นั้น สามารถละเลยได้ ภายใต้เงื่อนไขคือ

$$\left. \begin{aligned}
& \frac{g_{m1} g_{m2} g_{m3} R_1}{C_1' C_2'} \mu_1 \mu_2 \mu_3 - \frac{g_{m2} g_{m4} R_1}{C_2'} \mu_2 \mu_4 \ll 1 \\
& (\mu_1 + \mu_2) - \frac{g_{m1} g_{m2} g_{m3} R_1}{C_1' C_2'} (\mu_1 \mu_2 + \mu_1 \mu_3 + \mu_2 \mu_3) \ll 1 \\
& \mu_1 + \mu_2 + \mu_3 \ll 1
\end{aligned} \right\} \quad (4.11)$$

ดังนั้น จากสมการที่ (4.10) ภายใต้เงื่อนไขของสมการที่ (4.11) สามารถหาค่าความถี่ธรรมชาติ ω_0 และค่าตัวประกอบคุณภาพ Q ในกรณีที่วงจรรองความถี่ที่นำเสนอ มีความไม่เป็นอุดมคติของวงจร สามารถเขียนได้เป็น

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$\omega_o = \sqrt{\frac{g_{m1}g_{m2}g_{m3}R_1}{C_1' C_2'}} \quad (4.12)$$

$$Q = \frac{1}{g_{m4}} \sqrt{\frac{C_2' g_{m1}g_{m3}}{C_1' g_{m2}R_1}} \quad (4.13)$$

สังเกตเห็นได้จากสมการที่ (4.12) และ (4.13) ค่าความถี่ธรรมชาติ ω_o และค่าตัวประกอบคุณภาพ Q มีการเปลี่ยนแปลงไปจากในกรณีอุดมคติ คือ สมการที่ (4.2) และ (4.3) เพียงเล็กน้อยเท่านั้น นั่นทำให้วงจรที่นำเสนอสามารถทำงานได้ในกรณีความถี่สูง โดยที่ค่าความไม่เป็นอุดมคติของตัวอุปกรณ์นั้นส่งผลกระทบต่อเพียงเล็กน้อยเท่านั้น แต่อย่างไรก็ตามวงจรที่นำเสนอสามารถชดเชยค่าผลกระทบที่เกิดขึ้นเพียงเล็กน้อยนั้นได้ โดยการปรับเปลี่ยนค่า g_m ภายในวงจร

ค่าความไวของค่าความถี่ธรรมชาติ ω_o และค่าตัวประกอบคุณภาพ Q ต่อการเปลี่ยนแปลงของค่าอุปกรณ์พาสซีฟและแอกทีฟสามารถแสดงได้ดังนี้

$$S_{g_{m1}}^{\omega_o} = S_{g_{m2}}^{\omega_o} = S_{g_{m3}}^{\omega_o} = S_{R_1}^{\omega_o} = -S_{C_1'}^{\omega_o} = -S_{C_2'}^{\omega_o} = 0.5 \quad (4.14)$$

$$S_{g_{m4}}^Q = -1 \quad (4.15)$$

$$S_{C_2'}^Q = -S_{C_1'}^Q = S_{g_{m1}}^Q = -S_{g_{m2}}^Q = S_{g_{m3}}^Q = -S_{R_1}^Q = 0.5 \quad (4.16)$$

และจากสมการที่ (4.14)-(4.16) จะเห็นได้ว่า ค่าความไวของค่าความถี่ธรรมชาติ ω_o และค่าตัวประกอบคุณภาพ Q ต่อการเปลี่ยนแปลงของค่าอุปกรณ์พาสซีฟและแอกทีฟ ของวงจรองค์ความถี่ที่นำเสนอนั้น มีค่าต่ำ

4.5 ผลการเลียนแบบการทำงาน

เพื่อเป็นการยืนยันสมรรถนะของวงจรองค์ความถี่ที่ได้นำเสนอไว้ในหัวข้อที่ผ่านมา หัวข้อนี้จะนำเสนอผลการวิจัยที่เกิดจากการทดสอบการทำงานของวงจรด้วยโปรแกรม PSPICE โดยใช้เทคโนโลยีซีมอส 0.18 μm จาก TSMC ดังรายละเอียดของมอสทรานซิสเตอร์ (ภาคผนวก ก) พร้อมทั้งอภิปรายผลการทดสอบเปรียบเทียบกับทฤษฎีที่ได้วิเคราะห์ไว้ ในหัวข้อที่ผ่านมาด้วย

เนื่องจากวงจรองค์ความถี่ที่ได้นำเสนอและออกแบบไว้แล้วนั้น ใช้วงจรรขยายความนำถ่ายโอนสายพานกระแสที่สร้างจากมอสทรานซิสเตอร์ดังแสดงไว้ในรูปที่ 2.24 (ก) และรูปที่ 2.24 (ข) เป็นอุปกรณ์แอกทีฟหลัก ซึ่งโครงสร้างของวงจรประกอบด้วยพีมอสและเอ็นมอสนั้น สามารถแสดงค่าขนาดอัตราส่วน W/L ได้ดังตารางที่ 4.2 วงจรทำงานโดยใช้ไฟเลี้ยง ± 0.9 โวลต์ วงจรรขยายความนำถ่ายโอนสายพานกระแสทุกตัว จะใช้ค่ากระแสไบอัส I_c ซึ่งทำหน้าที่แทนสวิทช์สำหรับปิด-เปิด สถานะการทำงาน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ของวงจรขยายความนำถ่ายไอออนสายพานกระแส กล่าวคือ เมื่อค่ากระแสไบอัส I_c มีค่าเท่ากับ $20 \mu\text{A}$ (กำหนดให้ $SW = 1$ ดังตารางที่ 4.1) ใช้ทำหน้าที่แทนสวิตช์ปิด ถือว่าวงจรขยายความนำถ่ายไอออนสายพานกระแสมีสถานะทำงาน แต่เมื่อค่ากระแสไบอัส I_c มีค่าเท่ากับ $0 \mu\text{A}$ (กำหนดให้ $SW = 0$ ดังตารางที่ 4.1) ใช้ทำหน้าที่แทนสวิตช์เปิด ถือว่าวงจรขยายความนำถ่ายไอออนสายพานกระแสมีสถานะไม่ทำงาน ทั้งนี้เมื่อทำการทดสอบการทำงานของวงจรในรูปที่ 2.25 (ก) โดยทำการปรับค่า $I_c = 20 \mu\text{A}$, $I_b = 2 \mu\text{A}$ ถึง $300 \mu\text{A}$ ค่าความนำถ่ายไอออน g_m ที่ได้จะมีค่าเท่ากับ $74.16 \mu\text{S}$ ถึง $908.29 \mu\text{S}$

ตารางที่ 4.2 ค่าขนาดอัตราส่วน W/L ของมอสทรานซิสเตอร์สำหรับรูปที่ 2.24 (ก) รูปที่ 2.24 (ข) รูปที่ 4.2 และรูปที่ 4.3

| มอสทรานซิสเตอร์ | W/L ($\mu\text{m}/\mu\text{m}$) |
|--|-----------------------------------|
| M_1, M_2, M_{nc} | 3/0.36 |
| M_3, M_4, M_{pc} | 8/0.36 |
| M_5, M_6 | 10/0.8 |
| M_{no} | 8/0.8 |
| M_{po} | 25/0.8 |
| M_{R1}, M_{R2} สำหรับ R_{c1}, R_{c2}, R_{c3} | 0.6/0.36 |
| M_{R1}, M_{R2} สำหรับ R_{c4} | 0.27/0.36 |
| M_{R1}, M_{R2} สำหรับ R_1 | 1/0.8 |

เนื่องจากในโครงสร้างส่วนแรกของวงจรขยายความนำถ่ายไอออนสายพานกระแส คือวงจรสายพานกระแสที่ทำหน้าที่เป็นแอนะล็อกสวิตช์ โดยใช้ค่ากระแสไบอัส I_c ทำหน้าที่ควบคุมการปิด-เปิดการทำงานให้กับวงจรขยายความนำถ่ายไอออนสายพานกระแส ดังได้กล่าวไว้แล้วในบทที่ 2 นั้น ทั้งนี้เพื่อแสดงให้เห็นถึงประสิทธิภาพการทำงานของวงจรสายพานกระแส ทั้งชนิดบวก (CCII+) และชนิดลบ (CCII-) ดังแสดงไว้ในรูปที่ 2.11 (ก) และรูปที่ 2.11 (ข) และวงจรขยายความนำถ่ายไอออนสายพานกระแส ทั้งชนิดบวก (CCTA+) และชนิดลบ (CCTA-) ที่สร้างจากมอสทรานซิสเตอร์ดังแสดงไว้ในรูปที่ 2.24 (ก) และรูปที่ 2.24 (ข) โดยใช้ค่าอัตราส่วน W/L ดังตารางที่ 4.2 ดังนั้นในตารางที่ 4.3 จะแสดงค่าพารามิเตอร์ต่างๆ ที่เกี่ยวข้องที่เกิดจากผลการเลียนแบบการทำงานของวงจรในรูปที่ 2.24 เช่น ค่าความนำถ่ายไอออน (g_m) ค่าอัตราขยายแรงดัน (V_x/V_y) ค่าอัตราขยายกระแส (I_x/I_y) อัตราการบริโภคกำลังงาน (Static power dissipation) ฯลฯ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


ตารางที่ 4.3 ค่าพารามิเตอร์ต่างๆ จากผลการเลียนแบบการทำงานของวงจรสายพานกระแสและวงจรรขยายความนำถ่ายไอ้สายพานกระแส ในรูปที่ 2.11 และรูปที่ 2.24

| ค่าพารามิเตอร์ | ค่าที่ได้ | | | |
|--|-------------------------------|-------------------------------|-------------------------------|-------------------------------|
| | รูปที่ 2.11 (ก) (CCII+) | รูปที่ 2.11 (ข) (CCII-) | รูปที่ 2.24 (ก) (CCTA+) | รูปที่ 2.24 (ข) (CCTA-) |
| เทคโนโลยี | 0.18 μm | 0.18 μm | 0.18 μm | 0.18 μm |
| แรงดันไฟเลี้ยง | $\pm 0.9 \text{ V}$ | $\pm 0.9 \text{ V}$ | $\pm 0.9 \text{ V}$ | $\pm 0.9 \text{ V}$ |
| g_m ($I_b = 2 - 300 \mu\text{A}$) | - | - | 74.16-908.29 μS | 74.16-908.29 μS |
| Voltage gain (V_x/V_y) | 0.957 | 0.957 | 0.957 | 0.957 |
| Current gain (I_z/I_x) | 1.03 | 1.03 | 1.03 | 1.03 |
| DC voltage range (no load) | -0.9 to 0.9 (V) | -0.9 to 0.9 (V) | -0.9 to 0.9 (V) | -0.9 to 0.9 (V) |
| DC current range (no load) | -300 to 300 (μA) | -300 to 300 (μA) | -300 to 300 (μA) | -300 to 300 (μA) |
| -3dB bandwidth: | | | | |
| V_x/V_y | 3.27 GHz | 3.27 GHz | 3.27 GHz | 3.27 GHz |
| I_z/I_x | 1.1 GHz | 904 MHz | 1.1 GHz | 904 MHz |
| I_o/V_z ($I_b = 50 \mu\text{A}$) | - | - | 168. MHz | 162 MHz |
| R_y/C_y | 83 k Ω //35.8 fF | 83 k Ω //35.8 fF | 83 k Ω //35.8 fF | 83 k Ω //35.8 fF |
| R_x ($I_c = 20 \mu\text{A}$) | 2 k Ω | 2 k Ω | 2 k Ω | 2 k Ω |
| R_z/C_z | 182 k Ω //8.45 fF | 180 k Ω //8.43 fF | 182 k Ω //8.45 fF | 179 k Ω //8.43 fF |
| R_o/C_o | - | - | 260 k Ω //9.44 fF | 259 k Ω // 9.44 fF |
| Static power dissipation ($I_c=20 \mu\text{A}$, $I_b=50 \mu\text{A}$) | 0.17 mW | 0.24 mW | 0.42 mW | 0.49 mW |

รูปที่ 4.6 แสดงผลการเลียนแบบคุณลักษณะทางไฟฟ้ากระแสตรงของวงจรสายพานกระแสซึ่งทำหน้าที่เป็นแอนะล็อกสวิตช์ให้กับวงจรถิ่นำเสนอ ตามรูปแบบของคุณลักษณะการเปลี่ยนแรงดันไฟฟ้าเป็นกระแสไฟฟ้า สามารถทำการทดสอบได้โดยใช้โครงสร้างของวงจรรขยายความนำถ่ายไอ้สายพานกระแส ในรูปที่ 2.24 (ก) (ทำการทดสอบเฉพาะโครงสร้างส่วนแรกของวงจรถิ่นำถ่ายไอ้สายพานกระแส เพียงวงจรถิ่นำถ่ายไอ้เท่านั้น) ที่พอร์ท x ของวงจรถิ่นำถ่ายไอ้ต่อตัวต้านทานขนาด 1 k Ω แบบลจกราวนด์ค่าแรงดันที่ป้อนให้กับพอร์ท y หรือ V_y มีการปรับเปลี่ยนค่าตั้งแต่ -500 mV ถึง 500 mV และทำการป้อนค่ากระแสไบอัส I_c มีค่าเท่ากับ 0 μA , 1 μA , 10 μA , 20 μA และ 50 μA ตามลำดับ ผลการเลียนแบบการทำงานจากรูปที่ 4.6 จะเห็นได้ว่า เมื่อค่ากระแสไบอัส I_c มีค่าเท่ากับ 0 μA ไม่ว่าค่าแรงดัน V_y จะมีค่าเท่าไรก็ตาม ค่าการส่งผ่านกระแสระหว่าง I_z กับ I_x และค่าการส่งผ่านแรงดันระหว่าง V_y กับ V_x ตามคุณลักษณะของวงจรสายพานกระแสจะมีค่าเท่ากับศูนย์ เนื่องจากค่ากระแส

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ไบอัส I_c มีค่าเท่ากับ $0 \mu\text{A}$ นั้นเอง ดังนั้นจากรูปที่ 4.6 สามารถยืนยันได้ว่า วงจรสายพานกระแสสามารถทำงานเป็นแอนะล็อกสวิตช์ได้โดยการควบคุมค่ากระแสไบอัส I_c ซึ่งเป็นไปตามทฤษฎีของวงจรสายพานกระแสทุกประการ




รูปที่ 4.6 ผลการเปลี่ยนแปลงคุณลักษณะทางไฟฟ้ากระแสตรงของวงจรสายพานกระแส

เพื่อเป็นการยืนยันการทำงานของวงจรรองความถี่ที่โปรแกรมได้ที่ได้นำเสนอไว้ในรูปที่ 4.2 และรูปที่ 4.3 สำหรับโหมดแรงดันและโหมดกระแส ตามลำดับนั้น การออกแบบวงจรได้มีการออกแบบสำหรับตัวเก็บประจุ C_1 และ C_2 ให้มีค่าเท่ากันคือ $C_1 = C_2 = 59 \text{ pF}$ และตัวต้านทาน R_1 ที่สร้างจากมอสทรานซิสเตอร์จะออกแบบให้มีค่าเท่ากับ $3.93 \text{ k}\Omega$ (สามารถดูค่าอัตราส่วน W/L ได้จากตารางที่ 4.2) ในขณะที่ค่ากระแสไบอัส I_{b1} และ I_{b3} จะออกแบบให้มีค่าเท่ากันคือ $50 \mu\text{A}$ ทำให้ได้ค่าขยายความนำถ่ายโอน g_{m1} และ g_{m3} เท่ากับ $371 \mu\text{S}$ แต่เนื่องจากวงจรที่นำเสนอมีเงื่อนไขดังแสดงในสมการที่ (4.2) คือ $g_{m2} = 1/R_1$ ดังนั้นเพื่อจะทำได้ค่าตรงตามเงื่อนไขดังกล่าว ค่ากระแสไบอัส I_{b2} ที่ป้อนให้กับวงจรจะกำหนดให้มีค่าเท่ากับ $30 \mu\text{A}$ จึงทำให้ค่าขยายความนำถ่ายโอน $g_{m2} \approx 250 \mu\text{S}$

ดังนั้นจากการออกแบบภายใต้เงื่อนไขเดียวกัน สำหรับวงจรที่นำเสนอในโหมดแรงดันและโหมดกระแสดังกล่าว เมื่อนำไปคำนวณตามค่าทฤษฎีในสมการที่ (4.2) - (4.5) ค่าความถี่ธรรมชาติ ω_0 และค่าตัวประกอบคุณภาพ Q ของวงจรรองความถี่โหมดแรงดันและโหมดกระแส ที่ถูกออกแบบไว้ในรูปที่ 4.2 และ 4.3 จะได้ค่าความถี่คัทออฟ $f_0 \approx 1 \text{ MHz}$ และค่าตัวประกอบคุณภาพ $Q \approx 1$ ซึ่งจากผลการ


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เลียนแบบการทำงานของวงจรรองความถี่ที่ได้ถูกออกแบบตามเงื่อนไขการโปรแกรมค่าฟังก์ชันของวงจรรองความถี่ชนิดต่างๆ ดังตารางที่ 4.1 จะได้ผลตอบสนองแต่ละฟังก์ชัน คือ วงจรรองความถี่ต่ำผ่าน (LP) วงจรรองความถี่สูงผ่าน (HP) วงจรรองความถี่ผ่าน (BP) และวงจรรองความถี่หยุด (BS) ดังแสดงในรูปที่ 4.7 ซึ่งค่าที่ได้จากผลการเลียนแบบการทำงานของวงจรโหมดแรงดันและโหมดกระแส เป็นตามที่ได้ออกแบบและวิเคราะห์ไว้ ดังแสดงในสมการที่ (4.1) - (4.7)



รูปที่ 4.7 ผลการเลียนแบบการทำงานของฟังก์ชันวงจรรองความถี่ต่ำผ่าน วงจรรองความถี่สูงผ่าน วงจรรองความถี่ผ่าน และวงจรรองความถี่หยุด จากวงจรที่นำเสนอในรูปที่ 4.2 และรูปที่ 4.3

รูปที่ 4.7 แสดงผลการตอบสนองทางขนาดและเฟสของฟังก์ชันวงจรรองผ่านทุกความถี่ (AP) จากวงจรที่นำเสนอในโหมดแรงดันและโหมดกระแส ซึ่งผลการเลียนแบบการทำงานของวงจรรองความถี่ที่นำเสนอจากรูปที่ 4.7 และ 4.8 นั้น สามารถยืนยันได้เป็นอย่างดีว่า วงจรสามารถให้ผลตอบสนองครบทั้ง 5 ฟังก์ชัน ซึ่งเป็นไปตามเงื่อนไขการโปรแกรมค่าฟังก์ชันของวงจรรองความถี่ชนิดต่างๆ ดังตารางที่ 4.1 โดยวงจรที่นำเสนอมีอัตราการใช้พลังงานเท่ากับ 1.54 mW (กรณีฟังก์ชันวงจรรองผ่านทุกความถี่)




รูปที่ 4.8 ผลตอบสนองทางขนาดและเฟสของฟังก์ชันวงจรรองผ่านทุกความถี่จากวงจรที่นำเสนอ ในรูปที่ 4.2 และรูปที่ 4.3

อีกหนึ่งการทดสอบการทำงานของวงจรรองความถี่ที่นำเสนอ เพื่อที่จะยืนยันทฤษฎีที่ได้แสดงไว้ในสมการที่ (4.4) โดยฟังก์ชันวงจรรองความถี่ผ่านที่เป็นไปตามเงื่อนไขการโปรแกรมค่าฟังก์ชันของวงจรรองความถี่ดังตารางที่ 4.1 นั้น จะถูกนำมาใช้ทดสอบการทำงาน โดยการปรับเปลี่ยนค่ากระแสไบอัส I_b ($I_b = I_{b1} = I_{b3}$) เป็น 30 μA , 40 μA , 60 μA และ 100 μA ผลการเปลี่ยนแปลงการทำงานของวงจรฟังก์ชันวงจรรองความถี่ผ่านเมื่อทำการปรับเปลี่ยนค่ากระแสไบอัส I_b เป็น 30 μA , 40 μA , 60 μA และ 100 μA นั้น ค่าความถี่คัทออฟ f_o ที่ได้คือ 734.51 kHz, 887.16 kHz, 1.14 MHz และ 1.51 MHz ตามลำดับ แสดงได้ดังรูปที่ 4.9 ในกรณีนี้มีอัตราการใช้พลังงานเท่ากับ 2.09 mW ทั้งนี้ผลการเปลี่ยนแปลงการทำงานยืนยันได้ว่าวงจรรองความถี่ที่นำเสนอสามารถปรับค่าความถี่ธรรมชาติ ω_o ได้ด้วยวิธีทางอิเล็กทรอนิกส์อย่างอิสระจากค่าตัวประกอบคุณภาพ Q ตามที่ได้วิเคราะห์ไว้ในสมการที่ (4.4)


ส่วนในรูปที่ 4.10 นั้นเป็นการแสดงผลการเปลี่ยนแปลงการทำงานของวงจรฟังก์ชันวงจรรองความถี่ผ่านเมื่อทำการปรับเปลี่ยนค่ากระแสไบอัส I_{b4} เพียงค่าเดียว เพื่อที่จะแสดงให้เห็นว่าวงจรรองความถี่ที่นำเสนอสามารถปรับค่าตัวประกอบคุณภาพ Q ได้โดยการปรับค่าความนำถ่ายโอน g_{m4} ด้วยค่ากระแสไบอัส I_{b4} ตามทฤษฎีที่ได้แสดงไว้ในสมการที่ (4.5)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 4.9 ผลการเปลี่ยนแปลงการทำงานของวงจรฟังก์ชันวงจรรองความถี่ผ่านเมื่อทำการปรับเปลี่ยนค่ากระแสไบอัส I_b

นอกจากนี้ยังได้ทดสอบความเป็นเชิงเส้นของวงจรรองความถี่ทั้งโหมดแรงดันและโหมดกระแส จากรูปที่ 4.2 และรูปที่ 4.3 ตามลำดับ โดยการเลือกใช้ฟังก์ชันวงจรรองความถี่ต่ำผ่านที่เป็นไปตามเงื่อนไขการโปรแกรมค่าฟังก์ชันของวงจรรองความถี่ดังตารางที่ 4.1 ทำการป้อนสัญญาณอินพุตแรงดันและกระแสที่มีขนาดเปลี่ยนแปลงแตกต่างกันในรูปแบบของสัญญาณไซน์ที่ความถี่ 100 kHz แล้วพบว่าสัญญาณเอ้าท์พุทมีความผิดเพี้ยนทางฮาร์โมนิกรวม (Total harmonic distortion : THD) แสดงดังรูปที่ 4.11 สำหรับโหมดแรงดันและรูปที่ 4.12 สำหรับโหมดกระแส จะเห็นได้ว่าค่าความผิดเพี้ยนทางฮาร์โมนิกรวมของวงจรรองความถี่ที่นำเสนอในโหมดแรงดันมีค่าประมาณ 1.06 เปอร์เซ็นต์ เมื่อขนาดของสัญญาณแรงดันอินพุทมีค่าเท่ากับ 100 mV (peak) แสดงดังรูปที่ 4.11 และค่าความผิดเพี้ยนทางฮาร์โมนิกรวมของวงจรรองความถี่ที่นำเสนอในโหมดกระแสมีค่าประมาณ 1.2 เปอร์เซ็นต์ เมื่อขนาดของสัญญาณกระแสอินพุทมีค่าเท่ากับ 50 μA (peak) และจะมีการเปลี่ยนแปลงอย่างรวดเร็วจนถึง 5.9 เปอร์เซ็นต์ เมื่อขนาดของสัญญาณกระแสอินพุทมีค่าเท่ากับ 60 μA (peak) แสดงดังรูปที่ 4.12




รูปที่ 4.10 ผลการเลียนแบบการทำงานของวงจรฟังก์ชันวงจรกรองความถี่ผ่านเมื่อทำการปรับ

ค่ากระแสไบอัส I_{b4}




รูปที่ 4.11 ค่าความผิดเพี้ยนทางฮาร์มอนิกรวมของวงจรกรองความถี่ที่นำเสนอในโหมดแรงดัน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.12 ค่าความผิดเพี้ยนทางฮาร์โมนิกรวมของวงจรกรองความถี่ที่นำเสนอนิโหมดกระแส




รูปที่ 4.13 ค่าฮิสโตรแกรมโดยใช้การวิเคราะห์แบบ Monte-Carlo ของฟังก์ชันวงจรกรองความถี่ผ่านเมื่อค่าตัวเก็บประจุ C_1 และ C_2 เปลี่ยนแปลงไป 5 เปอร์เซ็นต์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


เพื่อที่จะยืนยันค่าการวิเคราะห์ทางสถิติของวงจร ดังนั้นวงจรรองความถี่ที่นำเสนอ จะใช้การวิเคราะห์ค่าแบบมอนติ-คาร์โล (Monte-Carlo analysis) เพื่อแสดงให้เห็นค่าทางสถิติว่าเมื่อค่าของตัวอุปกรณ์พาสซีฟที่ใช้ในวงจรมีการเปลี่ยนแปลงไปจากเดิมแล้ว ค่าความถี่คัทออฟ f_0 ที่ได้จากวงจรที่นำเสนอนั้น มีการเบี่ยงเบนไปจากเดิมมากน้อยเพียงไร จะเห็นได้ว่าจากวงจรที่นำเสนอนั้นใช้อุปกรณ์พาสซีฟคือตัวเก็บประจุเพียงแค่ 2 ตัว เท่านั้น โดยการทดสอบวงจรจะใช้เงื่อนไขของวงจรรองความถี่ผ่าน ตามการโปรแกรมค่าในตารางที่ 4.1 สมมติให้ค่าตัวเก็บประจุ C_1 และ C_2 มีการเปลี่ยนแปลงไปจากเดิมถึง 5 เปอร์เซ็นต์ ที่ความถี่คัทออฟ f_0 เท่ากับ 1 MHz (ตามค่าที่ได้จากการคำนวณทางทฤษฎีและผลการจำลองการทำงาน) ใช้การสุ่มค่าจำนวน 200 ตัวอย่าง ที่มีการกระจายแบบเกาส์เซียน (Gaussian distribution) จากรูปที่ 4.13 แสดงให้เห็นว่าวงจรที่นำเสนอมีการเบี่ยงเบนมาตรฐาน (sigma) จากค่าความถี่คัทออฟ f_0 คือ 9.54 kHz

รูปที่ 4.14 และรูปที่ 4.15 แสดงการวิเคราะห์ค่าอุณหภูมิเพื่อทดสอบประสิทธิภาพของวงจรที่นำเสนอ โดยในรูปที่ 4.14 นั้น แสดงผลการเปลี่ยนแปลงการทำงานของวงจรจากการวิเคราะห์ค่าแบบมอนติ-คาร์โล ฟังก์ชันวงจรรองความถี่ผ่านตามการโปรแกรมค่าในตารางที่ 4.1 เมื่อมีการเปลี่ยนแปลงค่าอุณหภูมิ 0 ถึง 100°C ค่าตัวเก็บประจุ C_1 และ C_2 เปลี่ยนแปลงไปจากเดิมไป 5 เปอร์เซ็นต์ ใช้การสุ่มค่าจำนวน 200 ตัวอย่าง ที่มีการกระจายแบบเกาส์เซียน วงจรที่นำเสนอมีการเบี่ยงเบนมาตรฐานจากค่าความถี่คัทออฟ f_0 คือ 7.83 kHz



รูปที่ 4.14 ผลการเปลี่ยนแปลงการทำงานของฟังก์ชันวงจรรองความถี่ผ่านโดยใช้การวิเคราะห์แบบ Monte-Carlo เมื่อค่าตัวเก็บประจุ C_1 และ C_2 เปลี่ยนแปลงไป 5 เปอร์เซ็นต์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.15 ผลการเปลี่ยนแปลงการทำงานของฟังก์ชันวงจรกรองความถี่ผ่าน เมื่อมีการเปลี่ยนแปลงค่าอุณหภูมิที่ 0, 25, 75 และ 100 °C

สำหรับในรูปที่ 4.15 นั้น แสดงผลการเปลี่ยนแปลงการทำงานของฟังก์ชันวงจรกรองความถี่ผ่าน โดยทำการทดสอบการเปลี่ยนแปลงค่าอุณหภูมิที่เกิดขึ้นภายในวงจรคือ 0, 25, 75 และ 100 °C ค่าความถี่คัทออฟ f_c ที่ได้ คือ 1.148 MHz, 1.0318 MHz, 0.847 MHz และ 0.773 MHz ตามลำดับ จะเห็นได้ว่า ที่ค่าอุณหภูมิต่างกันนั้นจะส่งผลกระทบต่อการทำงานของวงจรเพียงเล็กน้อย

4.6 สรุป

วงจรกรองความถี่หลายหน้าที่โปรแกรมได้โดยใช้วงจรขยายความนำถ่ายโอนสายพานกระแส เป็นอุปกรณ์แอกทีฟหลักจำนวน 4 ตัว สามารถทำงานได้ทั้งในโหมดแรงดันและโหมดกระแส สำหรับโครงสร้างของวงจรที่นำเสนอในโหมดแรงดัน ใช้อุปกรณ์พาสซีฟแบบต่อลงกราวด์ทุกตัว ประกอบด้วยตัวต้านทานที่สร้างจากมอสทรานซิสเตอร์ จำนวน 5 ตัว และตัวเก็บประจุ จำนวน 2 ตัว ส่วนโครงสร้างของวงจรในโหมดกระแสใช้อุปกรณ์พาสซีฟแบบต่อลงกราวด์ทุกตัวเหมือนกับโหมดแรงดัน แต่จะแตกต่างกันที่ตัวต้านทาน เนื่องจากวงจรขยายความนำถ่ายโอนสายพานกระแส มีการป้อนกระแสเป็นอินพุตเข้าพอร์ท x ขณะที่พอร์ท y ต่อลงกราวด์ จำนวนตัวต้านทานที่ทำหน้าที่เปลี่ยนแรงดันเป็นกระแสตามคุณสมบัติสมการเชิงเมทริกซ์จึงลดลง ทำให้วงจรโหมดกระแส ประกอบด้วยตัวต้านทานที่สร้างจากมอสทรานซิสเตอร์ จำนวน 1 ตัว และตัวเก็บประจุ จำนวน 2 ตัว

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เพียงเท่านั้น วงจรกรองความถี่ที่นำเสนอจึงเหมาะที่จะนำไปสร้างเป็นวงจรรวม โดยทั้งโหมดแรงดัน และโหมดกระแสจะใช้วงจรสายพานกระแส ซึ่งอยู่ในส่วนแรกของวงจรขยายความนำถ่ายโอนสายพานกระแส ทำหน้าที่เป็นแอนะล็อกสวิตช์ สำหรับใช้โปรแกรมเลือกฟังก์ชันของวงจรกรองความถี่แบบต่างๆ ได้ครบทั้งห้าฟังก์ชัน คือ วงจรกรองความถี่ต่ำผ่าน วงจรกรองความถี่สูงผ่าน วงจรกรองความถี่ผ่าน วงจรกรองความถี่หยุด และวงจรกรองผ่านทุกความถี่ การเลือกฟังก์ชันของวงจรกรองความถี่ที่นำเสนอมีความแตกต่างจากบทความอื่นๆ กล่าวคือ วงจรที่นำเสนอสามารถโปรแกรมได้ โดยใช้การปรับค่ากระแสไบอัสของวงจรขยายความนำถ่ายโอนสายพานกระแส โดยค่าอินพุทและเอาต์พุทยังคงเหมือนเดิม อีกทั้งยังสามารถทำงานในโหมดทรานซ์แอตมิตแตนซ์ และโหมดทรานส์รีซิสแตนซ์ได้ ค่าความถี่ธรรมชาติและค่าตัวประกอบคุณภาพ สามารถควบคุมได้ด้วยวิธีทางอิเล็กทรอนิกส์และเป็นอิสระจากกันโดยการปรับกระแสไบอัสของวงจรขยายความนำถ่ายโอนสายพานกระแส สามารถปรับอัตราการขยายของวงจรกรองความถี่ทั้งห้าฟังก์ชันได้ อีกทั้งค่าความไวของค่าความถี่ธรรมชาติและตัวประกอบคุณภาพต่อการเปลี่ยนแปลงของค่าอุปกรณ์พาสซีฟและแอคทีฟมีค่าต่ำ



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 5

สรุปและข้อเสนอแนะ

5.1 สรุปผลการวิจัย

วิทยานิพนธ์ฉบับนี้นำเสนอการออกแบบวงจรประมวลผลสัญญาณแอนะล็อกโดยใช้วงจรแอนะล็อกสวิตช์สายพานกระแส สำหรับวงจรรองความถี่หลายหน้าที่โปรแกรมได้โดยใช้วงจรขยายความนำถ่ายโอนสายพานกระแส สามารถประยุกต์ใช้งานวงจรสายพานกระแสยุคที่สองให้ทำงานเป็นแอนะล็อกสวิตช์ ทำงานได้ทั้งในโหมดแรงดันและโหมดกระแส โดยวงจรรองความถี่ที่นำเสนอในโหมดแรงดัน ใช้อุปกรณ์พาสซีฟแบบต่อลงกราวด์ทุกตัว ประกอบด้วยตัวต้านทานที่สร้างจากมอสทรานซิสเตอร์ จำนวน 5 ตัว และตัวเก็บประจุ จำนวน 2 ตัว ส่วนในโหมดกระแส นั้นจะใช้อุปกรณ์พาสซีฟแบบต่อลงกราวด์ทุกตัวเหมือนกับโหมดแรงดัน แต่จะแตกต่างกันที่ตัวต้านทานเนื่องจากวงจรขยายความนำถ่ายโอนสายพานกระแสมีการป้อนกระแสเป็นอินพุตเข้าพอร์ท x ขณะที่พอร์ท y ต่อลงกราวด์ ทำให้จำนวนตัวต้านทานที่ทำหน้าที่เปลี่ยนแรงดันเป็นกระแสจึงลดลง โดยจะประกอบด้วยตัวต้านทานที่สร้างจากมอสทรานซิสเตอร์ จำนวน 1 ตัว และตัวเก็บประจุ จำนวน 2 ตัว เพียงเท่านั้น โครงสร้างของวงจรรองความถี่หลายหน้าที่โปรแกรมได้โดยใช้วงจรขยายความนำถ่ายโอนสายพานกระแส จะใช้การต่ออุปกรณ์พาสซีฟแบบต่อลงกราวด์ทุกตัว จึงเหมาะที่จะนำไปสร้างเป็นวงจรรวม โดยทั้งโหมดแรงดันและโหมดกระแสจะใช้วงจรสายพานกระแสซึ่งอยู่ในส่วนแรกของวงจรขยายความนำถ่ายโอนสายพานกระแสให้ทำหน้าที่เป็นแอนะล็อกสวิตช์สำหรับใช้โปรแกรมเลือกฟังก์ชันของวงจรรองความถี่แบบต่างๆ ได้ครบทั้งห้าฟังก์ชัน คือ วงจรรองความถี่ต่ำผ่าน วงจรรองความถี่สูงผ่าน วงจรรองความถี่ผ่าน วงจรรองความถี่หยุด และวงจรกรองผ่านทุกความถี่ การเลือกฟังก์ชันของวงจรรองความถี่ที่นำเสนอนี้มีความแตกต่างจากบทความอื่นๆ กล่าวคือ วงจรที่นำเสนอสามารถโปรแกรมได้โดยใช้การปรับค่ากระแสไบอัสของวงจรขยายความนำถ่ายโอนสายพานกระแส โดยค่าอินพุตและเอาต์พุตยังคงเหมือนเดิม ทำงานในโหมดทรานส์แอตมิตแดนซ์และโหมดทรานส์รีซิสแดนซ์ได้ ค่าความถี่ธรรมชาติและค่าตัวประกอบคุณภาพสามารถควบคุมได้ด้วยวิธีทางอิเล็กทรอนิกส์และเป็นอิสระจากกัน อีกทั้งค่าความไวของค่าความถี่ธรรมชาติและค่าตัวประกอบคุณภาพต่อการเปลี่ยนแปลงของค่าอุปกรณ์พาสซีฟและแอกทีฟมีค่าต่ำ

จากการทดสอบการทำงานของวงจรรองความถี่ที่นำเสนอพบว่า การทำงานของวงจรสามารถยืนยันได้ด้วยผลการเลียนแบบการทำงานของวงจรโดยใช้การจำลองการเลียนแบบการทำงานด้วยโปรแกรม PSPICE ซึ่งมีความสอดคล้องกับที่ได้วิเคราะห์ไว้ในทางทฤษฎี อีกทั้งยังได้มีการเปรียบเทียบคุณสมบัติของวงจรรองความถี่ที่นำเสนอกับวงจรที่เคยนำเสนอมาแล้วก่อนหน้านี้ ดังตารางที่ 5.1 และ 5.2 ตามลำดับ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ตารางที่ 5.1 การเปรียบเทียบคุณสมบัติของวงจรงรองความถี่ที่นำเสนอกับวงจรถ่ายที่เดิมมีผู้นำเสนอมาแล้ว

| ลำดับเอกสารอ้างอิง | จำนวนอุปกรณ์แอกทีฟ | จำนวนอุปกรณ์พาสซีฟ (ตัวต้านทานและตัวเก็บประจุ) | ให้ผลการตอบสนองครบทั้ง 5 ฟังก์ชัน | Q และ ω_0 เป็นอิสระจากกัน | Q และ ω_0 สามารถควบคุมได้ด้วยวิธีทางอิเล็กทรอนิกส์ | เงื่อนไขของการแสดงผลฟังก์ชันการตอบสนอง |
|------------------------|--------------------|--|-----------------------------------|------------------------------------|---|--|
| วงจรถ่ายที่นำเสนอ | | | | | | |
| รูปที่ 4.3 | 4-CCTA | 5-R และ 2-C | ✓ | ✓ | ✓ | สามารถโปรแกรมได้ |
| รูปที่ 4.5 | 4-CCTA และ 1-CF | 1-R และ 2-C | ✓ | ✓ | ✓ | สามารถโปรแกรมได้ |
| [18] | 6-CCII | 2-C | ✓ | ✓ | ✓ | เลือกที่เอาต์พุต |
| [19] | | | | | | |
| รูปที่ 1 (a), (c), (d) | 4 CFOA | 8-R และ 2-C | ✓ | ✓ | X | เลือกที่เอาต์พุต |
| รูปที่ 1 (b) | 4 CFOA | 9-R และ 2-C | ✓ | ✓ | X | เลือกที่เอาต์พุต |
| [20] | 3-DXCCII | 2-C | ✓ | X | X | เลือกที่เอาต์พุต |
| [21] | | | | | | |
| รูปที่ 2 (SIMO) | 4-CM | 2-C | ✓ | X | ✓ | เลือกที่เอาต์พุต |
| รูปที่ 3 (MISO) | 3-CM | 2-C | ✓ | X | ✓ | เลือกที่เอาต์พุต |
| [22] | | | | | | |
| รูปที่ 2 | 3-DVCC | 3-R และ 2-C | ✓ | X | X | เลือกที่เอาต์พุต |
| รูปที่ 3 | 3-DVCC | 3-R และ 2-C | ✓ | X | X | กำหนดอินพุต |
| [23] รูปที่ 1 | 3-CCII | 3-R และ 2-C | ✓ | ✓ | X | เลือกที่เอาต์พุต |
| [24] | 3-ZC-CFTA | 2-C | ✓ | ✓ | ✓ | เลือกที่เอาต์พุต |
| [25] | 2-VDTA | 2-R และ 2-C | ✓ | ✓ | ✓ | เลือกที่เอาต์พุต |
| [26] | 8-OTA | 2-C | ✓ | X | ✓ | เลือกที่เอาต์พุต |
| [27] รูปที่ 6 | 19-MOST | ไม่มี | X | X | ✓ | เลือกที่เอาต์พุต |
| [29] | 6-CCII | 6-R และ 2-C | ✓ | ✓ | X | กำหนดอินพุต |
| [30] | 2-CDTA | 2-C | ✓ | ✓ | X | กำหนดอินพุต |
| [32] | 4-CFOA | 5-R และ 2-C | ✓ | ✓ | X | กำหนดอินพุต |
| [34] | 1-VDIBA | 2-C และ 1-R | ✓ | X | ✓ | กำหนดอินพุต |
| [38] | 2-CCII | 2-C | ✓ | ✓ | ✓ | กำหนดอินพุต/เอาต์พุต |
| [39] | 2-CCII และ 1-CCCA | 2-R และ 2-C | ✓ | ✓ | ✓ | กำหนดอินพุต/เอาต์พุต |
| [50] รูปที่ 14 | 1-CCTA | 2-R และ 2-C | ✓ | ✓ | ✓ | กำหนดอินพุต |
| [51] รูปที่ 2(a) | 1-CCTA | 2-R และ 2-C | ✓ | ✓ | ✓ | กำหนดอินพุต |
| [52] | 2-CCTA | 2-C | X | X | ✓ | เลือกที่เอาต์พุต |
| [53] | 3-CCCCTA | 2-C | ✓ | X | ✓ | เลือกที่เอาต์พุต |
| [54] | 2-CCTA | 2-C | ✓ | X | ✓ | เลือกที่เอาต์พุต |
| [55] | 3-CCTA | 3-R และ 2-C | X | X | ✓ | เลือกที่เอาต์พุต |
| [56] | 2-CCTA | 2-C | ✓ | X | ✓ | เลือกที่เอาต์พุต |
| [57] | 1-CCTA | 2-R และ 2-C | ✓ | ✓ | ✓ | กำหนดอินพุต |
| [58] | 1-CCTA | 3-R และ 2-C | X | X | ✓ | เลือกที่เอาต์พุต |
| [59] | 3-CCTA | 2-C | ✓ | X | ✓ | กำหนดอินพุต |
| [60] | 1-CCTA | 2-C | X | X | ✓ | กำหนดอินพุต |

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ตารางที่ 5.2 การเปรียบเทียบคุณสมบัติของวงจรรองความถี่ที่นำเสนอกับวงจรรองความถี่หลายหน้าที่
โปรแกรมได้ที่เคยมีผู้นำเสนอมาแล้ว

| ลำดับ เอกสารอ้างอิง | จำนวน อุปกรณ์แอททีฟ | จำนวนอุปกรณ์ พาสซีฟ (ตัวต้านทานและ ตัวเก็บประจุ) | ให้ผล การตอบสนอง ครบทั้ง 5 ฟังก์ชัน | Q และ ω_0 เป็นอิสระ จากกัน | แสดงผล ฟังก์ชันการ ตอบสนองได้ ด้วยการ โปรแกรม | โหมด การทำงาน |
|----------------------------|------------------------|---|--|---|---|--|
| วงจรรีนาเสนอ รูปที่ 4.3 | 4-CCTA | 5-R และ 2-C | ✓ | ✓ | ✓ | โหมดแรงดัน |
| รูปที่ 4.5 | 4-CCTA และ 1-CF | 1-R และ 2-C | ✓ | ✓ | ✓ | โหมดกระแส |
| [82] | 3-DCCF และ 2-VB | 4-R และ 2-C | X | ✓ | ✓ | โหมดแรงดัน |
| [83] รูปที่ 4(b) | 4-DCCF, 2-VB และ 2-CF | 3-R และ 2-C | X | ✓ | ✓ | โหมดกระแส |
| [84] รูปที่ 15(b) | 2-DCCA และ 2-VB | 4-R และ 2-C | X | ✓ | ✓ | โหมดแรงดัน |
| รูปที่ 15(c) | 2-DCCA และ 2-VB | 4-R และ 2-C | X | ✓ | ✓ | โหมดแรงดัน |
| รูปที่ 16(b) | 2-DCCA, 3-VB และ 1-CF | 6-R และ 2-C | X | X | ✓ | โหมดแรงดัน |
| [85] รูปที่ 3(a) | 5-DPCCII | 6-R และ 2-C | X | ✓ | ✓ | โหมดแรงดัน |
| รูปที่ 3(b) | 5-DPCCII | 6-R และ 2-C | X | ✓ | ✓ | โหมดแรงดัน |
| [86] | 4-DPCFA และ 2-DPCCII | 7-R และ 2-C | ✓ | ✓ | ✓ | โหมดแรงดัน |
| [87] รูปที่ 2 | 2-DCCF & 1-VB & 1-VF | 4-R และ 2-C | X | ✓ | ✓ | โหมดแรงดัน |
| [88] | 6-DPCFA | 8-R และ 2-C | ✓ | ✓ | ✓ | โหมดแรงดัน |
| [89] | 3-DPCCII และ 2-DOCCII | 6-R และ 2-C | ✓ | ✓ | ✓ | โหมดแรงดัน/ โหมดกระแส (เลือกที่เอาท์พุท) |
| [90] รูปที่ 4(a) | 6-DPCC และ 2-MOCCII | 4-R และ 2-C | ✓ | ✓ | ✓ | โหมดแรงดัน/ โหมดกระแส |
| รูปที่ 4(c) | 3-DPCC และ 1-MOCCII | 6-R และ 2-C | ✓ | ✓ | ✓ | โหมดแรงดัน/ โหมดกระแส |
| รูปที่ 4(d) | 2-DPCC และ 1-MOCCII | 4-R และ 2-C | ✓ | ✓ | ✓ | โหมดแรงดัน/ โหมดกระแส |
| [91] | 5-DPCF และ 2-VF | 4-R และ 2-C | ✓ | ✓ | ✓ | โหมดแรงดัน/ โหมดกระแส (เลือกที่เอาท์พุท) |

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

5.2 ข้อเสนอแนะจากการวิจัย

สำหรับวงจรกรองความถี่ที่โปรแกรมได้ที่ดูน่าเสนอนั้นมีความจำเป็นต้องมีเงื่อนไขสำหรับบางฟังก์ชันของผลการตอบสนองทางความถี่คือ เงื่อนไข $R_1 = 1/g_{m2}$ และ $g_{m1} = g_{m3} = g_{m4}$ สำหรับวงจรกรองความถี่ต่ำผ่าน เงื่อนไข $R_1 = 1/g_{m2}$ สำหรับวงจรกรองความถี่ผ่าน และเงื่อนไข $R_1 = 1/g_{m2} = 1/g_{m4}$ สำหรับวงจรกรองความถี่สูงผ่าน สังเกตเห็นได้ว่าค่าความต้านทาน R_1 จะมีผลต่อฟังก์ชันวงจรกรองความถี่ทั้งสามวงจร แต่อย่างไรก็ตาม ตัวต้านทาน R_1 ซึ่งสร้างจากมอสทรานซิสเตอร์สามารถออกแบบค่าความต้านทานจากการปรับแต่งค่า W/L ของมอสทรานซิสเตอร์ได้โดยง่าย



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เอกสารอ้างอิง

- [1] D. Horn, *Analog switches: applications and projects*, 1st edition, TAB Books Blue Ridge Summit, 1990.
- [2] B. Razavi, *Design of analog CMOS integrated circuits*, McGraw-Hill, New York, 2001.
- [3] C. Premont, N. Abouchi, R. Grisel, J. P. Chante, "A current conveyor-based high-frequency analog switch," *IEEE Transactions on Circuits and Systems-I*, vol. 45, pp. 298-300, 1998.
- [4] S. Moore, *Designing with analog switches*, Marcel Dekker, New York, 1991.
- [5] On Semiconductor, *Analog switches*, Semiconductor Components Industries, Colorado, 2000.
- [6] Texas Instruments. *Analog switch guide*. [Online]. Available : <http://www.ti.com/lit/sg/slyb125d/slyb125d.pdf>.
- [7] NXP Semiconductor. *NX3L4051 Single low-ohmic 8-channel analog switch*. [Online]. Available : http://www.nxp.com/documents/data_sheet/NX3L4051.pdf.
- [8] Analog Device. *8-channel/4-channel fault-protected analog multiplexers*. [Online]. Available : http://www.analog.com/media/en/technical-documentation/data-sheets/ADG508F_509F.pdf.
- [9] Maxim integrated. *Low-voltage single-supply dual SPST/SPDT analog switches*. [Online]. Available : <https://datasheets.maximintegrated.com/en/ds/MAX4541-MAX4544.pdf>.
- [10] ST Microelectronics. *Low voltage 1 ohm single-pole double-throw analog switch with break-before-make feature*. [Online]. Available : <http://www.st.com/content/ccc/resource/technical/document/datasheet/de/98/ed/d7/b7/65/4d/81/DM00109765.pdf>.
- [11] A. Monpapassorn, "An analog switch using a current conveyor," *International Journal of Electronics*, vol. 89, pp. 651-656, 2002.
- [12] A. Monpapassorn, "Programmable wide range voltage adder/subtractor and its application as an encoder," *IEE Proceedings-Circuits, Devices and Systems*, vol. 152, pp. 697-702, 2005.
- [13] A. Monpapassorn, "Chopper modulators using current conveyor analogue switches." *Analog Integrated Circuits and Signal Processing*, vol. 45, pp. 155-162, 2005.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เอกสารอ้างอิง (ต่อ)

- [14] K. Angkeaw, P. Prommee, "Two digitally programmable gain amplifiers based on current conveyors," *Analog Integrated Circuits and Signal Processing*, vol. 67, pp. 253-260, 2011.
- [15] A. Sedra, K Smith, "A second-generation current conveyor and its applications," *IEEE Transactions on Circuit Theory*, vol. 17, pp. 132-134, 1970.
- [16] R. Schaumann, M. S. Ghausi, K. R. Laker, *Design of analog filter: passive, active RC, and switched capacitor*, New Jersey, Prentice Hall, 1990.
- [17] C. K. Alexander, M. N. O. Sadiku, *Fundamental of electric circuits*, New York, McGraw-Hill, 2004.
- [18] M. T. Abuelmaatti, N. A. Tasadduq, "A novel single-input multiple-output current-mode current controlled universal filter," *Microelectronics Journal*, vol. 29, pp. 901-905, 1998.
- [19] V. K. Singh, A. K. Singh, D. R. Bhaskar, R. Senani, "New universal biquads employing CFOAs," *IEEE Transactions on Circuits and Systems-II*, vol. 53, pp. 1299-1303, 2006.
- [20] S. Minaei, "Electronically tunable current-mode universal biquad filter using dual-X current conveyors," *Journal of Circuits, Systems, and Computers*, vol. 18, pp. 665-680, 2009.
- [21] C. Laoudias, C. Psychalinos, "Universal biquad filters using low-voltage current mirrors," *Analog Integrated Circuits and Signal Processing*, vol. 65, pp. 77-88, 2010.
- [22] S. Minaei, E. Yuce, "All grounded passive elements voltage-mode DVCC-based universal filters," *Circuits, Systems and Signal Processing*, vol. 29, pp. 295-302, 2010.
- [23] K. Abdalla, D. Bhaskar, R. Senani, "Configuration for realising a current-mode universal filter and dual-mode quadrature single resistor controlled oscillator," *IET Circuits, Devices & Systems*, vol. 6, pp. 159-167, 2012.
- [24] B. Singh, A. K. Singh, R. Senani "New universal current-mode bquad using only three ZC-CFTAs," *Radioengineering*, vol. 21, pp. 273-280, 2012.
- [25] J. Satansup, T. Pukkalanun, W. Tangsrirat, "Electronically tunable single-input five-output voltage-mode universal filter using VDTAs and grounded passive elements," *Circuits, Systems and Signal Processing*, vol. 32, pp. 945-957, 2013.
- [26] M. Kumngern, P. Suwanjan, K. Dejhan, "Electronically tunable voltage-mode universal filter with single-input five-output using simple OTAs," *International Journal of Electronics*, vol. 100, pp. 1118-1133, 2013.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เอกสารอ้างอิง (ต่อ)

- [27] L. Safari, S. Minaei, B. Metin, "A low power current controllable single-input three-output current-mode filter using MOS transistors only," *International Journal of Electronics and Communications*, vol. 68, pp. 1205-1213, 2014.
- [28] A. Kircay, S. Borekci, "Electronically-tunable current-mode biquad design using MO-OTAs," *Journal of Circuits, Systems and Computers*, *Online only*: <http://dx.doi.org/10.1142/S0218126616501073>
- [29] M. T. Abuelma'atti, N. A. Tasadduq, "A novel three inputs and one output universal current-mode filter using plus-type CCIs," *Microelectronics Journal*, vol. 30, pp. 287-292, 1999.
- [30] W. Tangsrirat, T. Dumawipata, W. Surakamponorn, "Multiple-input single-output current-mode multifunction filter using current differencing transconductance amplifiers," *International Journal of Electronics and Communications*, vol. 61, pp. 209-214, 2007.
- [31] W.-Y. Chiu, J.-W. Horng, "High-input and low-output impedance voltage-mode universal biquadratic filter using DDCCs," *IEEE Transactions on Circuits and Systems-II*, vol. 54, pp. 649-652, 2007.
- [32] N. Nikoloudis, C. Psychalinos, "Multiple input single output universal biquad filter with current feedback operational amplifiers," *Circuits, Systems and Signal Processing*, vol. 29, pp. 1167-1180, 2010.
- [33] J.-W. Horng, T.-Y. Chiu, C.-P. Hsiao, G.-T. Huang, "Three-inputs-one-output current-mode universal biquad using two current conveyors," *Journal of Circuits, Systems and Computers*, vol. 22, pp. 1-12, 2013.
- [34] N. Herencsar, O. Cicekolu, R. Sotner, J. Koton, K. Vrba, "New resistorless tunable voltage-mode universal filter using single VDIBA," *Analog Integrated Circuits and Signal Processing*, vol. 76, p. 251-260, 2013.
- [35] H.-Y. Wang, C.-T. Lee, "Versatile insensitive current-mode universal biquad implementation using current conveyors," *IEEE Transactions on Circuits and Systems-II: Analog and Digital Signal Processing*, vol. 48, pp. 409-413, 2001.
- [36] S.-H. Tu, C.-M. Chang, K.-P. Liao, "Novel versatile insensitive universal current-mode biquad employing two second-generation current conveyors," *International Journal of Electronics*, vol. 89, pp. 897-903, 2002.
- [37] H.-P. Chen, K.-H. Wu, "Novel voltage-mode multifunction filter using only two DDCCs," *Journal of Circuits, Systems and Computers*, vol. 17, pp. 1161-1172, 2008.

เอกสารอ้างอิง (ต่อ)

- [38] M. Kumngern, W. Jongchanavawat, K. Dejhan, "New electronically tunable current-mode universal biquad filter using translinear current conveyors," *International Journal of Electronics*, vol. 97, pp. 511-523, 2010.
- [39] K. K. Abdalla, "Universal current-mode biquad employing dual output current conveyors and MO-CCCA with grounded passive elements," *Circuits and Systems*, vol. 4, pp. 83-88, 2013.
- [40] T. Nonthaputha, M. Kumngern, "Current-mode universal filter using FDCCII," in *Proceedings of 12th International Conference on ICT and Knowledge Engineering*, Thailand, 2014, pp. 32-35.
- [41] W. Kerwin, L. Huelsman, R. Newcomb, "State variable synthesis for insensitive integrated circuit transfer functions," *IEEE Journal Solid-State Circuits*, vol. SC-2, pp. 87-92, 1967.
- [42] K. Smith, A. Sedra, "The current conveyor-A new circuit building block," in *IEEE Proceedings*, vol. 56, pp. 1368-1369, 1968.
- [43] C. Toumazou, F. J. Lidgey, P. Y. K. Cheung, "Current-mode analogue signal processing circuits-a review of recent developments," *IEEE International Symposium on Circuits and Systems*, USA, 1989, pp.1572-1575.
- [44] H. Alzaher, N. Tasadduq, O. Al-Ees, "Implementation of reconfigurable nth-order filter based on CCII," *Analog Integrated Circuits and Signal Processing*, vol. 75, pp. 539-545, 2013.
- [45] N. Afzal, D. Singh, "Reconfigurable mixed mode universal filter," *Active and Passive Electronic Components*, vol. 2014, (Article ID 769198), 2014. DOI: 10.1155/2014/769198.
- [46] K. Ghosh, B.N. Ray, "CCII-based nth-order current-mode filter with grounded R and C," *International Journal of Electronics Letters*, vol. 3, No. 2, 105-121, 2015.
- [47] J. Jerabek, R. Sotner, J. Polak, L. Langhammer, N. Herencsar, R. Prokop, K. Vrba, "Resistor-less single-purpose or reconfigurable biquads utilizing single z-copy controlled-gain voltage differencing current conveyor," *Journal of Circuits, Systems and Computers*, vol. 26, 2017, DOI: 1750050,10.1142/S0218126617500505.
- [48] E. S. Sinencio, R. L. Geiger, H. N. Lozano, "Generation of continuous-time two integrator loop OTA filter structures," *IEEE Transactions on Circuits and Systems*, vol. 35, pp. 936-946, 1988.

เอกสารอ้างอิง (ต่อ)

- [49] R. Prokop, V. Musil, "New modern circuit block CCTA and some its applications," in *Proceedings of the Fourteenth International Scientific and Applied Science Conference Electronics (ET'2005)*, Bulgaria, 2005, pp. 93-98.
- [50] W. Jaikla, P. Silapan, C. Chanapromma, M. Siripruchyanun, "Practical implementation of CCTA based on commercial CCII and OTA," in *Proceedings of International Symposium on Intelligent Signal Processing and Communications Systems (ISPACS)*, Thailand, 2009, pp. 1-4.
- [51] N. Herencsar, J. Koton, K. Vrba, "Single CCTA-based universal biquadratic filters employing minimum components," *International Journal of Computer and Electrical Engineering*, vol. 1, pp. 307-310, 2009.
- [52] R. Sotner, J. Slezak, T. Dostal, "Influence of mirroring of current output responses through grounded passive elements," in *Proceedings of the 20th International Conference Radioelektronika*, Czech Republic, 2010, pp. 177-180.
- [53] S. Maheshwari, S. V. Singh, D. S. Chauhan, "Electronically tunable low-voltage mixed-mode universal biquad filter," *IET Circuits, Devices & Systems*, vol. 5, pp. 149-158, 2011.
- [54] T. Thosdeekoraphat, S. Summart, C. Saetiaw, S. Santalunai and C. Thongsopa, "Resistor-less current-mode universal biquad filter using CCTAs and grounded capacitors," *International Journal of Electrical, Computer, Energetic, Electronic and Communication Engineering*, vol. 6, pp. 940-944, 2012.
- [55] J. Jerabek, R. Sotner, Z. Kincl, T. Dostal, K. Vrba, "Study of practical problems in two-loop CCTA based biquad: Finite attenuations in stop bands," in *Proceedings of IEEE International Electrical and Electronics Engineering (ELECO)*, Malaysia, 2013, pp. 40-44.
- [56] R. S. Tomar, S. V. Singh, D. S. Chauhan, "Current processing current tunable universal biquad filter employing two CCTAs and two grounded capacitors," *Circuits and Systems*, vol. 4, pp. 443-450, 2013.
- [57] S. V. Singh, R. S. Tomar, D. S. Chauhan, "Single CCTA-based four input single output voltage-mode universal biquad filter," *International Journal of Computer Science and Information Security*, vol. 11, pp. 115-119, 2013.
- [58] S. V. Singh, R. S. Tomar, D. S. Chauhan, "Electronically tunable voltage-mode multifunction biquad filter using single CCTA," in *Proceedings of IEEE International Conference on Signal Processing and Communication (ICSC)*, India, 2013, pp. 366-371.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เอกสารอ้างอิง (ต่อ)

- [59] S. V. Singh, R. S. Tomar, D. S. Chauhan, "A new trans-admittance-mode biquad filter suitable for low voltage operation," *International Journal of Electronics Transactions C: Aspects*, vol. 28, pp. 1738-1745, 2015.
- [60] S. V. Singh, R. S. Tomar, D. S. Chauhan, "Single MCCTA based single input three output electronically tunable current-mode active-C biquad filter," in *Proceedings of IEEE International Conference on Signal Processing and Communication (ICSC)*, India, 2015, pp. 267-272.
- [61] จิรยุทธ์ มหัทธนกูล. การออกแบบวงจรรวมแอนะล็อก. พิมพ์ครั้งที่ 3. กรุงเทพมหานคร : มหาวิทยาลัยเทคโนโลยีมหานคร. 2553.
- [62] T. Sah, "Characteristics of the metal-oxide-semiconductor transistor," *IEEE Transactions on Electron Devices*, vol. ED-11, pp. 324-325, 1964.
- [63] วรากร เกษมสุวรรณ. การวิเคราะห์วงจรซีมอสแบบแอนะล็อก. พิมพ์ครั้งที่ 2. กรุงเทพมหานคร : สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง. 2553.
- [64] F. Gaensslen, V. Rideout, E. Walker, J. Walker, "Very small MOSFET's for low temperature operation," *IEEE Transactions on Electron Devices*, vol. ED-24, pp. 218, 1977.
- [65] A. Sedra, K. Smith, *Microelectronic circuits*, 5th edition, Oxford University Press, New York, 2004.
- [66] พีระวุฒิ สุวรรณจันทร์. "การสังเคราะห์และออกแบบวงจรองค์ความถี่โหมดแรงดันแบบหลายหน้าที่โดยใช้วงจรขยายความนำถ่ายโอน." วิทยานิพนธ์วิศวกรรมศาสตรดุษฎีบัณฑิต สาขาวิชาวิศวกรรมไฟฟ้า บัณฑิตวิทยาลัย, สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง. 2557.
- [67] D. Johns, K. Matin, *Analog integrated circuit design*, John Wiley & Sons, New York, 1997.
- [68] P. Gray, P. Hurst, S. Lewis, R. Meyer, *Analysis and design of analog integrated circuits*, 4th edition, John Wiley & Sons, New York, 2001.
- [69] P. Allen, D. Holberg, *CMOS analog circuit design*, 2nd edition, Oxford University Press, New York, 2002.
- [70] R. Baker, *CMOS circuit design layout and simulation*, John Wiley & Sons, New Jersey, 2008.
- [71] G. Ferri, N. C. Guerrini, *Low-voltage low-power CMOS current conveyor*, Kluwer Academic Publishers, London, 2003.
- [72] C. Toumazou, F. J. Lidgely, D. G. Haigh, *Analogue IC design: the current-mode approach*, Peter Peregrinus, London, 1990.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


เอกสารอ้างอิง (ต่อ)

- [73] W. Chen, *The circuits and filters handbook*, 2nd edition, CRC Press, New York, 2003.
- [74] T. Parveen, *Text book of operational transconductance amplifier and analog integrated circuits*, I. K. International Publishing House Pvt. Ltd, New Delhi, 2009.
- [75] E. W. Greeneich, *Analog Integrated Circuit*, Chapman & Hall Inc, New York, 1997.
- [76] R. R. Torrance, T. R. Viswanathan, and J. V. Hanson, "CMOS voltage to current transducers," *IEEE Trans. on Circuits and Systems*, vol. CAS-32, pp. 1097–1104, 1985.
- [77] T. Deliyannis, Y. Sun, J. K. Fidler, *Continuous time active filter design*, CRC Press, New York, 1999.
- [78] G. Daryanani, *Principles of active network synthesis and design*, John Wiley & Sons, New York, 1976.
- [79] พิพัฒน์ พรหมมี. หลักการตัวกรองความถี่นาลอก. พิมพ์ครั้งที่ 1. กรุงเทพมหานคร : สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง. 2553.
- [80] จิรยุทธ์ มหัทธนกุล. ทฤษฎีและการออกแบบวงจรกรองเลือกความถี่. พิมพ์ครั้งที่ 1. กรุงเทพมหานคร : มหาวิทยาลัยเทคโนโลยีมหานคร. 2548.
- [81] Z. Wang, "2-MOSFET transistor with extremely low distortion for output reaching supply voltage", *Electronics Letters*, vol. 26, pp. 951-952, 1990.
- [82] H. A. Alzaher, H. O. Elwan, M. Ismail, "CMOS digitally programmable filter for multi-standard wireless receivers," *Electronics Letters*, vol. 36, pp. 133-135, 2000.
- [83] H. A. Alzaher, "A CMOS digitally programmable universal current-mode filter," *IEEE Transactions on Circuits and Systems-II*, vol. 55, pp. 758-762, 2008.
- [84] H. A. Alzaher, "A CMOS digitally programmable filter technique for VLSI applications," *Analog Integrated Circuits and Signal Processing*, vol. 55, pp. 177-187, 2008.
- [85] T. M. Hassan, S. A. Mahmoud, "Fully programmable universal filter with independent gain- ω_0 -Q control based on new digitally programmable CMOS CCII," *Journal of Circuits, Systems and Computers*, vol. 18, pp. 875-897, 2009.
- [86] D. Singh, N. Afzal, "Digitally programmable high-Q voltage-mode universal filter," *Radioengineering*, vol. 22, pp. 995-1006, 2013.
- [87] H. A. Alzaher, N. A. Tasadduq, "A compact digitally programmable reconfigurable filter for dual-mode BT/802.11b receivers," *International Journal of Electronics and Communications*, vol. 67, pp. 898-904, 2013.
- [88] D. Singh, N. Afzal, "Fully digitally programmable voltage mode universal filter," *Analog Integrated Circuits and Signal Processing*, vol. 81, pp. 741-750, 2014.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เอกสารอ้างอิง (ต่อ)

- [89] D. Singh, N. Afzal, "Digitally programmable current conveyor based mixed mode universal filter," *International Journal of Electronics Letter*, vol. 3, pp. 170-185, 2015.
- [90] D. Singh, N. Afzal, "Fully digitally programmable generalized mixed mode universal filter configuration," *Circuits, Systems and Signal Processing*, vol. 35, pp. 1457-1480, 2016.
- [91] D. Singh, N. Afzal, "Digitally programmable mixed mode universal filter using followers-a minimal realization," *Analog Integrated Circuits and Signal Processing*, vol. 86, pp 289-298, 2016.
- [92] M. Bhusan, R. W. Newcomb, "Grounding of capacitors in integrated circuits," *Electronics Letters*, vol. 3, pp. 148-149, 1967.
- [93] T. Tsukutani, M. Higashimura, N. Takahashi, Y. Sumi, Y. Fukui, "Versatile voltage-mode active-only biquad with lossless and lossy integrator loop," *International Journal of Electronics*, vol. 88, pp. 1093-1101, 2001.





ภาคผนวก

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ภาคผนวก ก
พารามิเตอร์ของมอสทรานซิสเตอร์
ที่ใช้ในการจำลองการทำงานด้วยโปรแกรม PSPICE

พารามิเตอร์ของมอสทรานซิสเตอร์ 0.18 μm TSMC

```
.MODEL CMOSN NMOS (LEVEL = 7
+VERSION = 3.1          TNOM    = 27          TOX      = 4.1E-9
+XJ      = 1E-7         NCH    = 2.3549E17      VTH0     = 0.3694303
+K1      = 0.5789116   K2     = 1.110723E-3   K3       = 1E-3
+K3B     = 0.0297124   W0     = 1E-7         NLX      = 2.037748E-7
+DVTOW   = 0          DVT1W  = 0          DVT2W   = 0
+DVT0    = 1.2953626  DVT1   = 0.3421545   DVT2    = 0.0395588
+U0      = 293.1687573 UA     = -1.21942E-9    UB       = 2.325738E-18
+UC      = 7.061289E-11 VSAT   = 1.676164E5    A0       = 2
+AGS     = 0.4764546  B0     = 1.617101E-7  B1       = 5E-6
+KETA    = -0.0138552 A1     = 1.09168E-3   A2       = 0.3303025
+RDSW    = 105.6133217 PRWG   = 0.5         PRWB    = -0.2
+WR      = 1          WINT   = 2.885735E-9  LINT     = 1.715622E-8
+XL      = 0          XW     = -1E-8       DWG     = 2.754317E-9
+DWB     = -3.690793E-9 VOFF   = -0.0948017  NFACTOR = 2.1860065
+CIT     = 0          CDSC   = 2.4E-4      CDSCD   = 0
+CDSCB   = 0          ETA0   = 2.665034E-3  ETAB    = 6.028975E-5
+DSUB    = 0.0442223  PCLM   = 1.746064    PDIBLC1 = 0.3258185
+PDIBLC2 = 2.701992E-3 PDIBLCB = -0.1         DROUT   = 0.9787232
+PSCBE1  = 4.494778E10 PSCBE2 = 3.672074E-8  PVAG    = 0.0122755
+DELTA   = 0.01      RSH    = 7          MOBMOD  = 1
+PRT     = 0          UTE    = -1.5       KT1     = -0.11
+KT1L    = 0          KT2    = 0.022     UA1     = 4.31E-9
+UB1     = -7.61E-18 UC1     = -5.6E-11  AT      = 3.3E4
+WL      = 0          WLN    = 1         WW      = 0
+WWN     = 1          WWL    = 0         LL      = 0
+LLN     = 1          LW     = 0         LWN    = 1
+LWL     = 0          CAPMOD = 2         XPART   = 0.5
+CGDO    = 8.58E-10  CGSO   = 8.58E-10  CGBO    = 1E-12
+CJ      = 9.471097E-4 PB      = 0.8       MJ      = 0.3726161
+CJSW    = 1.905901E-10 PBSW   = 0.8       MJSW   = 0.1369758
+CJSWG   = 3.3E-10  PBSWG  = 0.8       MJSWG  = 0.1369758
```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

| | | |
|--------------------|----------------------|-----------------------|
| +CF = 0 | PVTH0 = -5.105777E-3 | PRDSW = -1.1011726 |
| +PK2 = 2.247806E-3 | WKETA = -5.071892E-3 | LKETA = 5.324922E-4 |
| +PU0 = -4.0206081 | PUA = -4.48232E-11 | PUB = 5.018589E-24 |
| +PVSAT = 2E3 | PETA0 = 1E-4 | PKETA = -2.090695E-3) |

*

.MODEL CMOS PMOS (LEVEL = 7

| | | |
|-----------------------|-----------------------|-----------------------|
| +VERSION = 3.1 | TNOM = 27 | TOX = 4.1E-9 |
| +XJ = 1E-7 | NCH = 4.1589E17 | VTH0 = -0.3823437 |
| +K1 = 0.5722049 | K2 = 0.0219717 | K3 = 0.1576753 |
| +K3B = 4.2763642 | W0 = 1E-6 | NLX = 1.104212E-7 |
| +DVT0W = 0 | DVT1W = 0 | DVT2W = 0 |
| +DVT0 = 0.6234839 | DVT1 = 0.2479255 | DVT2 = 0.1 |
| +U0 = 109.4682454 | UA = 1.31646E-9 | UB = 1E-21 |
| +UC = -1E-10 | VSAT = 1.054892E5 | A0 = 1.5796859 |
| +AGS = 0.3115024 | B0 = 4.729297E-7 | B1 = 1.446715E-6 |
| +KETA = 0.0298609 | A1 = 0.3886886 | A2 = 0.4010376 |
| +RDSW = 199.1594405 | PRWG = 0.5 | PRWB = -0.4947034 |
| +WR = 1 | WINT = 0 | LINT = 2.93948E-8 |
| +XL = 0 | XW = -1E-8 | DWG = -1.998034E-8 |
| +DWB = -2.481453E-9 | VOFF = -0.0935653 | NFACTOR = 2 |
| +CIT = 0 | CDSC = 2.4E-4 | CDSCD = 0 |
| +CDSCB = 0 | ETA0 = 3.515392E-4 | ETAB = -4.804338E-4 |
| +DSUB = 1.215087E-5 | PCLM = 0.96422 | PDIBLC1 = 3.026627E-3 |
| +PDIBLC2 = -1E-5 | PDIBLCB = -1E-3 | DROUT = 1.117016E-4 |
| +PSCBE1 = 7.999986E10 | PSCBE2 = 8.271897E-10 | PVAG = 0.0190118 |
| +DELTA = 0.01 | RSH = 8.1 | MOBMOD = 1 |
| +PRT = 0 | UTE = -1.5 | KT1 = -0.11 |
| +KT1L = 0 | KT2 = 0.022 | UA1 = 4.31E-9 |
| +UB1 = -7.61E-18 | UC1 = -5.6E-11 | AT = 3.3E4 |
| +WL = 0 | WLN = 1 | WW = 0 |
| +WWN = 1 | WWL = 0 | LL = 0 |
| +LLN = 1 | LW = 0 | LWN = 1 |
| +LWL = 0 | CAPMOD = 2 | XPART = 0.5 |
| +CGDO = 7.82E-10 | CGSO = 7.82E-10 | CGBO = 1E-12 |
| +CJ = 1.214428E-3 | PB = 0.8461606 | MJ = 0.4192076 |
| +CJSW = 2.165642E-10 | PBSW = 0.8 | MJSW = 0.3202874 |
| +CJSWG = 4.22E-10 | PBSWG = 0.8 | MJSWG = 0.3202874 |
| +CF = 0 | PVTH0 = 5.167913E-4 | PRDSW = 9.5068821 |

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

| | | | | | |
|--------|---------------|-------|----------------|-------|----------------|
| +PK2 | = 1.095907E-3 | WKETA | = 0.0133232 | LKETA | = -3.648003E-3 |
| +PU0 | = -1.0674346 | PUA | = -4.30826E-11 | PUB | = 1E-21 |
| +PVSAT | = 50 | PETA0 | = 1E-4 | PKETA | = -1.822724E-3 |



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ภาคผนวก ข
บทความวิจัยที่ได้รับการตีพิมพ์

1. Thanat Nonthaputha and Montree Kumngern, "Programmable universal filters using current conveyor transconductance amplifiers," *Journal of Circuits, Systems, and computers*, vol. 26, pp. 1750121 (23 pages), 2017.
2. T. Nonthaputha, M. Kumngern, P. Moungnoul, "CMOS D/A converter using current conveyor analogue switches," *International Symposium on Intelligent Signal Processing and Communication Systems (ISPACS)*, Thailand, 2016, pp. 1-4.
3. T. Nonthaputha, M. Kumngern, S. Lerkvaranyu, "CMOS sample-and-hold circuit using current conveyor analogue switch," *International Symposium on Intelligent Signal Processing and Communication Systems (ISPACS)*, Thailand, 2016, pp. 1-4.
4. T. Nonthaputha, M. Kumngern, "Current-mode universal filter using FDCCII," *Twelfth International Conference on ICT and Knowledge Engineering*, Thailand, 2014, pp. 32-35.

ประวัติผู้เขียน

| | |
|-------------------------------|---|
| ชื่อ-นามสกุล | นายธนัสถ์ นนทพุท |
| วัน เดือน ปีเกิด | 21 กรกฎาคม พ.ศ. 2524 |
| ที่อยู่ | 99/2 หมู่ที่ 7 ต.น้ำน้อย อ.หาดใหญ่ จ. สงขลา 90110 |
| ประวัติการศึกษา | พ.ศ. 2548 วิศวกรรมศาสตรบัณฑิต สาขาวิชาวิศวกรรมโทรคมนาคม คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง พ.ศ. 2550 วิศวกรรมศาสตรมหาบัณฑิต สาขาวิชาวิศวกรรมโทรคมนาคม คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง |
| ประสบการณ์การทำงาน (ปัจจุบัน) | ผู้ช่วยศาสตราจารย์ สาขาวิชาวิศวกรรมอิเล็กทรอนิกส์และโทรคมนาคม คณะครุศาสตร์อุตสาหกรรมและเทคโนโลยี มหาวิทยาลัยเทคโนโลยีราชมงคลศรีวิชัย |

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Programmable Universal Filters Using Current Conveyor Transconductance Amplifiers*

Thanat Nonthaputha and Montree Kumngern†

*Department of Telecommunications Engineering, Faculty of Engineering,
 King Mongkut's Institute of Technology Ladkrabang,
 Ladkrabang, Bangkok 10520, Thailand
 tkkmontre@gmail.com*

Received 17 June 2016

Accepted 20 December 2016

Published 21 February 2017

This paper presents new programmable universal biquadratic filters using current conveyor transconductance amplifiers (CCTAs) by which both voltage- and current-mode filters can be obtained. The proposed filters use second-generation current conveyor (CCII) which is the first stage of CCTA to operate as current conveyor analog switch (CCAS) and this CCAS will be used to program the filtering functions such as low-pass, high-pass, band-pass, band-stop and all-pass filters. Unlike previous universal filters, the filtering functions of the proposed filters can be programmed using the bias currents of CCTAs without changing any input and output connections. The natural frequency and quality factor of all filtering functions can be controlled electronically and orthogonally using the bias currents of transconductance amplifiers. Also gain response of all transfer functions can be adjusted. The active and passive sensitivities of the filters are low. The proposed programmable filters have been simulated using 0.18 μm CMOS process from TSMC. PSPICE simulation results are included to confirm workability of the proposed circuits.

Keywords: Universal filter; analog switch; current conveyor; transconductance amplifier; current conveyor transconductance amplifier.

1. Introduction

The filter circuits are widely applied in the fields of control, instrumentation and measurement and telecommunication systems. Universal filters are the circuits that usually provide several filtering functions into single topology such as low-pass (LP), high-pass (HP), band-pass (BP), band-stop (BS) and all-pass (AP) filters while the biquadratic filter is classified as a second-order filter that can be used to realize high-order filters.¹ Also the biquadratic filter can be applied in electronic and

*This paper was recommended by Regional Editor Piero Malcovati.

†Corresponding author.

communication systems such as phase locked loop, touch-tone telephone tone decoder and crossover network used in a three-way high-fidelity loudspeaker.² There are many universal biquadratic filters available in technical literatures; see, for example, Refs. 3–25. Considering the input and output terminals, these filters can be classified as single-input multiple-output (SIMO) filters,^{3–13} multiple-input single-output (MISO) filters,^{6,14–19} and multiple-input multiple-output (MIMO) filters.^{20–25} The MISO and MIMO filters offer variant filtering functions by appropriately connecting the input signals, thus low active and passive component counts are normally possessed. However, for the need of some conditions such as multiple/double or inverting-type input signal, additional circuits are required. The requirements of multiple/double or inverting-type input signals will be obstructed especially in voltage-mode circuits because the circuits that provide multiple/double or inverting-type input signals are usually employed with several active and passive components. On the one hand, SIMO filter is the circuit that usually provides variant filtering functions by appropriately selecting the output signals. Namely, when a single signal is applied into the input terminal, variant filtering functions can be obtained at its output terminals without changing any connections which is the main advantage of this type of filter. However, SIMO filter usually required larger active and passive elements when compared with MISO and MIMO filters.

The well-known structure of SIMO filter is the Kerwin–Huelsman–Newcomb (KHN) biquad filter.²⁶ This structure is normally provided with LP, HP and BP filters into single topology and also offers orthogonal control of the natural frequency (ω_o) and quality factor (Q). To obtain LP, HP and BP filters with orthogonal control of ω_o and Q , KHN filter in Ref. 26 employs three operational amplifiers (op-amps) and it will be in need of five op-amps if five filtering functions, i.e., LP, HP, BP, BS and AP filters, are required.

In this paper, advantages of multiple-input and single-input filters will be merged into a single topology. The circuit will focus on the filter that provides the filtering functions of LP, HP, BP, BS and AP filters with a single topology, without changing any connections and also offers orthogonal control of ω_o and Q . Thus, the concept of this paper is that it has single input and single output, but the filtering functions such as LP, HP, BP, BS and AP of the proposed filters will be obtained by programming through inner parameters of the system. This proposed circuit can be classified as digitally programmable filter (DPF).

By a careful survey of the existing commercial devices and published literature on DPFs, it has been found that there are DPFs available as commercial monolithic integrated circuits (ICs) in technical literatures.^{27–36} Commercial monolithic ICs of DPFs such as MAX260, MAX261, MAX262 (Maxim Integrated), LTC1564 (Linear Technology) and UAF42 (Texas Instruments) are available on the market based on different programming techniques such as using microprocessor for MAX260, MAX261, MAX262 and digital code or digital word for LTC1564, UAF42. The published literatures (see Refs. 27–36) on successful DPFs using different

Table 1. Comparison of proposed filters with some previous universal filters.

| Circuits | Numbers of active elements | Numbers of resistor (R) and capacitor (C) | Offers five standard filters simultaneously | Orthogonal control for Q and ω_o | Offers electronically tunable for Q and ω_o | Obtaining each filtering function |
|---------------------------|----------------------------|---|---|---|--|-----------------------------------|
| Proposed filters: | | | | | | |
| Fig. 4 | 4 CCTAs | 5 R_s and 2 C_s | Yes | Yes | Yes | Programming |
| Fig. 5 | 4 CCTAs and 1 CF | 1 R and 2 C_s | Yes | Yes | Yes | Programming |
| Ref. 3 | 6 CCCII | 2 C_s | Yes | Yes | Yes | Choosing output |
| Ref. 4: | | | | | | |
| Fig. 1 (a), (1c) and (1d) | 4 CFOAs | 8 R_s and 2 C_s | Yes | Yes | No | Choosing output |
| Fig. 1(b) | 4 CFOAs | 9 R_s and 2 C_s | Yes | Yes | No | Choosing output |
| Ref. 5 | 3 DXCCII | 2 C_s | Yes | No | No | Choosing output |
| Ref. 6: | | | | | | |
| Fig. 2 (SIMO) | 4 CMs | 2 C_s | Yes | No | Yes | Choosing output |
| Fig. 3 (MISO) | 3 CMs | 2 C_s | Yes | No | Yes | Choosing output |
| Ref. 7: | | | | | | |
| Fig. 2 | 3 DVCCs | 3 R_s and 2 C_s | Yes | No | No | Choosing output |
| Fig. 3 | 3 DVCCs | 3 R_s and 2 C_s | Yes | No | No | Selecting input |
| Ref. 8: | | | | | | |
| Fig. 1 | 3 CCII | 2 R_s and 2 C_s | Yes | Yes | No | Choosing output |
| Ref. 9 | 3 ZC-CFTAs | 2 C_s | Yes | Yes | Yes | Choosing output |
| Ref. 10 | 3 VDTAs | 2 R_s and 2 C_s | Yes | Yes | Yes | Choosing output |
| Ref. 11 | 8 OTAs | 2 C_s | Yes | No | Yes | Choosing output |
| Ref. 12: | | | | | | |
| Fig. 6 | 19 MOSTs | N/A | No | No | Yes | Choosing output |
| Ref. 14 | 6 CCII | 6 R_s and 2 C_s | Yes | Yes | No | Selecting input |
| Ref. 15 | 2 CDTAs | 2 C_s | Yes | Yes | No | Selecting input |
| Ref. 17 | 4 CFOAs | 5 R_s and 2 C_s | Yes | Yes | No | Selecting input |
| Ref. 19 | 1 VDIBA | 2 C_s and 1 R | Yes | No | Yes | Selecting input |
| Ref. 23 | 2 CCCII | 2 C_s | Yes | Yes | Yes | Selecting input/output |
| Ref. 24 | 2 CCII and 1 CCCA | 2 R_s and 2 C_s | Yes | Yes | Yes | Selecting input/output |
| Ref. 45: | | | | | | |
| Fig. 14 | 1 CCTA | 2 R_s and 2 C_s | Yes | Yes | Yes | Selecting input |
| Ref. 46: | | | | | | |
| Fig. 2(a) | 1 CCTA | 2 R_s and 2 C_s | Yes | Yes | Yes | Selecting input |
| Ref. 47 | 2 CCTAs | 2 C_s | No | No | Yes | Choosing output |
| Ref. 48 | 3 CCCCTAs | 2 C_s | Yes | No | Yes | Choosing output |
| Ref. 49 | 2 CCTAs | 2 C_s | Yes | No | Yes | Choosing output |
| Ref. 50 | 3 CCTAs | 3 R_s and 2 C_s | No | No | Yes | Choosing output |
| Ref. 51 | 2 CCTAs | 2 C_s | Yes | No | Yes | Choosing output |
| Ref. 52 | 1 CCTA | 2 R_s and 2 C_s | Yes | Yes | Yes | Selecting input |

Table 1. (Continued)

| Circuits | Numbers of active elements | Numbers of resistor (R) and capacitor (C) | Offers five standard filters simultaneously | Orthogonal control for Q and ω_o | Offers electronically tunable for Q and ω_o | Obtaining each filtering function |
|----------|----------------------------|---|---|---|--|-----------------------------------|
| Ref. 53 | 1 CCTA | 3 R_s and 2 C_s | No | No | Yes | Choosing output |
| Ref. 54 | 3 CCTAs | 2 C_s | Yes | No | Yes | Selecting input |
| Ref. 55 | 1 CCTA | 2 C_s | No | No | Yes | Choosing output |

Note: CF = current follower, CM = current mirror, CCCII = current controlled current conveyor, CFOA = current feedback operational amplifier, ZC-CFTA = Z-copy current follower transconductance amplifier, CDTA = current differencing transconductance amplifier, DVTA = differential voltage transconductance amplifier, CCIII = third-generation current conveyor, VDIBA = voltage differencing inverting buffered amplifier, DDCC = differential difference current conveyor, CCCA = current controlled current amplifier, FDCCII = fully differential current conveyor, DXCCII = dual-X second generation current conveyor, DVCC = differential voltage current conveyor, VDTA = voltage differential transconductance amplifier, CCCCTA = current controlled current conveyor transconductance amplifier and, MOST = metal oxide semiconductor transistor.

programmable active devices such as digital controlled current followers (DCCFs)^{27,28,32} digital controlled current amplifiers (DCCAs)²⁹ digitally programmable current conveyors (DPCCs)^{30,34,35} and digitally programmable current feedback amplifiers (DPCFAs)^{31,33} and digitally programmable current followers (DPCFs).³⁶ These digitally programmable devices are usually modified from the conventional active devices such as current follower (CF), current amplifier (CA), current feedback amplifier (CFA) and current conveyor. Although DPF structures using these digitally programmable devices seem to be complex and use several components, but they are digitally programmable which is suitable for IC implementations, easy to apply and require no external components. By a careful scrutiny of the existing published literature on DPFs, there is no DPF operating in a similar manner to the proposed filters available in the open literature.

Second-generation current conveyors (CCII)s³⁷ are the active devices that have received considerable attention owing to the fact that their bandwidth, linearity and dynamic range performances are better than those of their operational amplifier (op-amp) counterparts.³⁸ Compared with the structure of op-amp, structure of CCII is simpler and easier to implement. There are several reconfigurable filters using current conveyor as active element available in literature; see, for example, Refs. 39–42.

Besides, operational transconductance amplifier (OTA) exhibits some advantages in the circuit design such as electronic tuning capability and powerful ability to generate various circuits. Moreover, the circuits using OTA as active elements require no resistor which is highly suitable for IC implementation.⁴³ Recently, CCII and OTA are integrated into a single active building block, the so-called current conveyor transconductance amplifier (CCTA).⁴⁴ This device yields the possibility of electronic tuning of parameters of analog circuits. Several universal biquadratic filters using CCTAs as active elements have been reported.^{45–55} The structures in

Table 2. Comparison of proposed filters with those of previous DPFs.

| Circuits | Number of active elements | Numbers of resistors (R) and capacitors (C) | Offers five standard filters simultaneously | Orthogonal control for Q and ω_o | Programmable filter type | Modes |
|-------------------|---------------------------|---|---|---|--------------------------|--------------------------|
| Proposed filters: | | | | | | |
| Fig. 4 | 4 CCTAs | 5 R_s and 2 C_s | Yes | Yes | Yes | VM |
| Fig. 5 | 4 CCTAs and 1 CF | 1 R and 2 C_s | Yes | Yes | Yes | CM |
| Ref. 27 | 3 DCCFs and 2 VBs | 4 R_s and 2 C_s | No | Yes | Yes | VM |
| Ref. 28: | | | | | | |
| Fig. 4(b) | 3 DCCFs, 2 VBs and 2 CFs | 3 R_s and 2 C_s | No | Yes | Yes | CM |
| Ref. 29: | | | | | | |
| Fig. 15(b) | 2 DCCAs and 2 VBs | 4 R_s and 2 C_s | No | Yes | Yes | VM |
| Fig. 15(c) | 2 DCCAs and 2 VBs | 4 R_s and 2 C_s | No | Yes | Yes | VM |
| Fig. 16(b) | 2 DCCAs, 3 VBs and 1 CFs | 6 R_s and 2 C_s | No | No | Yes | VM |
| Ref. 30: | | | | | | |
| Fig. 3(a) | 5 DPCCII | 6 R_s and 2 C_s | No | Yes | Yes | VM |
| Fig. 3(b) | 5 DPCCII | 6 R_s and 2 C_s | No | Yes | Yes | VM |
| Ref. 31 | 4 DPCFAs and 2 DPCCII | 6 R_s and 2 C_s | Yes | Yes | Yes | VM |
| Ref. 32: | | | | | | |
| Fig. 2 | 2 DCCFs, 1 VB and 1 VF | 4 R_s and 2 C_s | No | Yes | Yes | VM |
| Ref. 33 | 6 DPCFAs | 4 R_s and 2 C_s | Yes | Yes | Yes | VM |
| Ref. 34 | 3 DPCCII and 2 DOCCII | 6 R_s and 2 C_s | Yes | Yes | Yes | VM/CM (selecting output) |
| Ref. 35: | | | | | | |
| Fig. 4(a) | 6 DPCCs and 2 MOCCII | 4 R_s and 2 C_s | Yes | Yes | Yes | VM/CM |
| Fig. 4(c) | 3 DPCCs and 1 MOCCII | 6 R_s and 2 C_s | Yes | Yes | Yes | VM/CM |
| Fig. 4(d) | 2 DPCCs and 1 MOCCII | 4 R_s and 2 C_s | Yes | Yes | Yes | VM/CM |
| Ref. 36 | 5 DPCFs and 2 VFs | 4 R_s and 2 C_s | Yes | Yes | Yes | VM/CM (selecting output) |

Note: CF = current follower, CM = current mode, VM = voltage mode, VF = voltage follower, VB = voltage buffer, OA = operational amplifier, DPCCII = digitally programmable CCII, DOCCII = double output CCII, DPCFA = digitally programmable current feedback amplifier, DPCF = digitally programmable current follower, DPCC = digitally programmable current conveyor, MOCCII = multiple-output CCII, DCCF = digital controlled current follower and DCCA = digital controlled current amplifier.

Refs. 45 and 52–54 are voltage-mode filters while the structures in Refs. 47–51 and 55 are current-mode filters and the structure in Ref. 46 is dual-mode filter. All structures enjoy electronic tuning capability of ω_o .

On the other hand, CCII can be used to operate as current conveyor analog switch (CCAS).^{56,57} In this case, translinear CCII is usually used and its turn ON and turn OFF of switch can be controlled using external bias current. To confirm that CCII can be used to operate as analog switch, chopper modulator circuit,⁵⁸ programmable addition and subtraction voltage circuit⁵⁹ and voltage gain amplifier circuit⁶⁰ are presented.

The aim of this paper is to extend the advantage of CCAS to the area of universal biquadratic filters. The proposed universal filters are employed using CCTAs as active elements and both voltage- and current-mode universal filters are presented. Unlike previous universal filters, the filtering functions of the proposed filters such as LP, BP, HP, BS and AP can be programmed by the bias currents of CCII which operate as CCASs. The natural frequency (ω_o) and quality factor (Q) can be controlled electronically and orthogonally through adjusting the bias current of OTA which is the second stage of CCTA. The voltage gain of all transfer functions of voltage-mode filter can be adjusted. The circuits use only grounded capacitors which are suitable for IC implementation. Low active and passive sensitivities of filter are possessed. The performance of the proposed circuits can be confirmed by PSPICE simulators. The comparison between proposed filters and some previous universal filters is summarized in Table 1 and comparison between proposed filters and some previous DPFs is also summarized in Table 2.

2. Circuit Realization

2.1. Current conveyor analog switch

The CCII³⁷ are versatile active devices that can be used to realize many analog signal processing circuits. This device has three terminals, terminals x , y and z , and its ideal characteristic can be given by

$$\begin{pmatrix} I_y \\ V_x \\ I_z \end{pmatrix} \begin{pmatrix} 0 & 0 & 0 \\ 0 & 1 & 0 \\ \pm 1 & 0 & 0 \end{pmatrix} \begin{pmatrix} I_x \\ V_y \\ V_z \end{pmatrix}. \quad (1)$$

The CMOS implementation of CCII is shown in Fig. 1 which can be realized in both plus-type CCII (CCII+) and minus-type CCII (CCII-).

The CCII can be used to operate as an analog switch and the so-called CCAS.^{56,57} Using the concept of CCAS in Refs. 57–60, both voltage and current can be transferred by a CCAS (voltage from terminal y to terminal x and current from terminal x to terminal z). The CCAS will use a constant current source to control the switch. The switch begins to turn on if a constant current source is supplied. In this case, the voltage from terminal y to terminal x and the current from terminal x to terminal z

can be transferred (switch is turned on). Inversely, the switch begins to turn off if the constant current source is not supplied. In this case, CCAS is cut-off, resulting in the voltage from terminal y to terminal x and the current from terminal x to terminal z not being transferred (switch is turned off). From Fig. 1, the operation of CCII to operate as an analog switch can be explained as follows. If we need to transfer the voltage from terminal y to terminal x and/or to transfer the current from terminal x to terminal z , the CCII must be applied with a constant current I_c . Inversely, if we require not to transfer the voltage from terminal y to terminal x and/or to transfer the current from terminal x to terminal z , the CCII should not be applied with a constant current I_c ($I_c = 0$ A). Thus the CCII can be operated as an analog switch




Fig. 1. The CCII⁵⁹: (a) CCII+ and (b) CCII-.

whose turning on and off can be controlled by the constant current source. The CCII that is operating similarly in this manner will be called CCAS.^{56,57}

2.2. Current conveyor transconductance amplifier

The CCTA is the active building block that merges CCII and OTA into a single device.⁴⁴ The first stage of CCTA is CCII and is followed by OTA. The CCTA+ is shown in Fig. 2(a) which consists of CCII+ as shown in Fig. 1(a) and an OTA. It has five terminals, while terminal x possesses low impedance level terminals y , z and o possess high impedance levels. The CCTA- is shown in Fig. 2(b) which consists of CCII- as shown in Fig. 1(b) and an OTA. The characteristic of the ideal CCTA can be described by

$$\begin{pmatrix} I_y \\ V_x \\ I_z \\ I_o \end{pmatrix} = \begin{pmatrix} 0 & 0 & 0 & 0 \\ 0 & 1 & 0 & 0 \\ \pm 1 & 0 & 0 & 0 \\ 0 & 0 & \pm g_m & 0 \end{pmatrix} \begin{pmatrix} I_x \\ V_y \\ V_z \\ V \end{pmatrix} \quad (2)$$

From Fig. 2, assuming that transistors M_5 and M_6 are identical and operating in saturation region and all M_p and M_n transistors for current mirrors are matched, transconductance gain (g_m) of CCTA can be expressed by

$$g_m = \sqrt{\mu_n C_{ox} \left(\frac{W}{L} \right) I_b}, \quad (3)$$

where I_b is the bias current, μ_n is the carrier mobility of nMOS, C_{ox} is the gate-oxide capacitance per unit area, W and L are the channel width and length, respectively. From (3), it is evident that the g_m value of OTA can be controlled electronically by I_b .

2.3. Proposed programmable universal biquadratic filter

Figure 3 shows the block diagram of the proposed programmable universal filter. The structure is composed of two lossless integrators, two proportional gain amplifiers and three switches. Using Fig. 3, the proposed programmable universal filter is shown in Fig. 4(a). The circuit consists of four CCTAs, two grounded capacitors and five grounded resistors. Compared with Fig. 3, CCTA₁, C_1 and R_{C1} are served as SW₁ and lossless integrator $1/s\tau_1$ (g_{m1}/sC_1), CCTA₂, C_2 and R_{C2} are served as SW₂ and lossless integrator $1/s\tau_2$ (g_{m2}/sC_2); CCTA₃, R_{C3} and R_1 are served as SW₃ and proportional gain K_1 ($g_{m3}R_1$); and CCTA₄ and R_1 are served as proportional gain K_2 ($g_{m4}R_1$). The use of grounded capacitor makes the proposed filter ideal for IC implementation.⁶¹ Highly suitable one for IC implementation can be obtained by replacing resistors R_{C1} , R_{C2} , R_{C3} , R_{C4} and R_1 with MOS resistor as shown in Fig. 4(b).⁶² Assume that M_{R1} and M_{R2} are matched and operated in saturation




Fig. 2. CCTA⁶⁵: (a) CCTA+ and (b) CCTA-.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




Fig. 3. Block diagram of the proposed programmable filter.

regions, R_C value can be determined⁶² as

$$R_C = \frac{1}{2\mu_n C_{ox} \left(\frac{W}{L}\right) (V_{DD} - V_{TH})} \quad (4)$$

where V_{DD} ($V_{DD} = -V_{SS}$) and V_{TH} are the supply voltage and threshold voltage, respectively. From Fig. 4(a), R_{C1} , R_{C2} and R_{C3} are used for voltage-to-current conversion while R_{C4} is used for current-to-voltage conversion. Using (2), nodal analysis and assuming that $R_{C1} = R_{C2} = R_{C3} = R_{C4}$, the voltage transfer function of




Fig. 4. Proposed programmable voltage-mode universal filter: (a) schematic and (b) MOS resistor.

the filter in Fig. 4(a) can be expressed as

$$\frac{V_{\text{out}}}{V_{\text{in}}} = \frac{(s^2 C_1 C_2 g_{m4} R_1) SW_3 - (s C_1 g_{m2} g_{m4} R_1) SW_2 + (g_{m1} g_{m2} g_{m4} R_1) SW_1}{s^2 C_1 C_2 + s C_1 g_{m2} g_{m4} R_1 + g_{m1} g_{m2} g_{m3} R_1}. \quad (5)$$

The switches SW_1 , SW_2 and SW_3 can be controlled using the bias currents I_{c1} , I_{c2} and I_{c3} , respectively, while the bias current I_{c4} of CCTA₄ is not used. The voltage gain of transfer functions can be adjusted by increasing the R_{C4} value. Five types of biquadratic filters such as LP, BP, HP, BS and AP responses can be obtained by appropriately selecting the switches without changing any topology and also not changing any input and output connections. The condition for obtaining variant filtering functions is given in Table 3 ($SW = \text{logic "1"} = \text{CCII turned on}$ and $SW = \text{logic "0"} = \text{CCII turned off}$). It should be noted that if R_{C4} is removed, the circuit in Fig. 4 will be operated as transadmittance-mode filter.

According to (5), the angular natural frequency (ω_o) and quality factor (Q) of the proposed filter can be given, respectively, as

$$\omega_o = \sqrt{\frac{g_{m1} g_{m2} g_{m3} R_1}{C_1 C_2}}, \quad (6)$$

$$Q = \frac{1}{g_{m4}} \sqrt{\frac{C_2 g_{m1} g_{m3}}{C_1 g_{m2} R_1}}. \quad (7)$$

Letting $C_1 = C_2 = C$, $g_{m1} = g_{m3} = g_m$, $R_1 = 1/g_{m2}$, the filtering parameters in (6) and (7) are simplified as

$$\omega_o = \sqrt{\frac{g_m}{C}}, \quad (8)$$

$$Q = \frac{g_m}{g_{m4}}. \quad (9)$$

From (7) and (8), the parameter ω_o can be varied by adjusting g_m value while keeping the value of capacitors C constant, whereas the parameter Q can be

Table 3. Programming for filtering functions Figs. 4(a) and 5(a).

| Condition | | | Filtering function |
|-----------|--------|--------|--------------------|
| SW_3 | SW_2 | SW_1 | |
| 0 | 0 | 1 | LP |
| 0 | 1 | 0 | BP |
| 1 | 0 | 0 | HP |
| 1 | 0 | 1 | BS |
| 1 | 1 | 1 | AP |

controlled by adjusting the g_{m4} value without disturbing ω_o . Therefore, the proposed filter offers an orthogonal control for the parameters ω_o and Q . In order to obtain zero pass-band gain, the circuit requires the conditions of $R_1 = 1/g_{m2}$ and $g_{m1} = g_{m3} = g_{m4}$ for LP response, $R_1 = 1/g_{m2}$ for BP response and $R_1 = 1/g_{m2} = 1/g_{m4}$ for HP response. To obtain the condition such as $R_1 = 1/g_{m2}$, R_1 will be replaced by MOS resistor and its resistance value can be designed by setting W/L of MOS transistors in Fig. 4(b).

The circuit of Fig. 4(a) can be modified to work as the current-mode filter in Fig. 5(a). In this case, input and output are current forms which can be obtained by removing resistors R_{C1} , R_{C2} , R_{C3} and R_{C4} and attaching terminal V_{in} to ground. The input currents I_{in1} , I_{in2} and I_{in3} are supplied into the x -terminals of CCTA₁, CCTA₂ and CCTA₃, respectively. In this case, the multiple-input current signal is required. A single-input multiple-output current mirror as shown in Fig. 5(b) will be used to provide input currents I_{in1} , I_{in2} and I_{in3} . The output current of Fig. 5(a) is at high impedance level at o -terminal of CCTA, thus its output terminal can be connected directly to the load or next stage without buffer circuit requirements. Using (2) and nodal analysis and assuming that $I_{in1} = I_{in2} = I_{in3} = I_{in}$, the current transfer function of the filter in Fig. 5(a) can be expressed as

$$\frac{I_{out}}{I_{in}} = \frac{(s^2 C_1 C_2 g_{m4} R_1) SW_3 - (s C_1 g_{m2} g_{m4} R_1) SW_2 + (g_{m1} g_{m2} g_{m4} R_1) SW_1}{s^2 C_1 C_2 + s C_1 g_{m2} g_{m4} R_1 + g_{m1} g_{m2} g_{m3} R_1}. \quad (10)$$

The switches SW_1 , SW_2 and SW_3 can be controlled using the bias currents I_{c1} , I_{c2} and I_{c3} , respectively, which is similar to the filter in Fig. 4(a). The filtering functions




Fig. 5. Proposed programmable current-mode universal filter: (a) schematic and (b) multiple-output current mirror.

such as LP, BP, HP, BS and AP filters are obtained by programming SW_1 , SW_2 and SW_3 . It should be noted that if R_{C4} is connected to terminal I_{out} , the circuit in Fig. 5 can be operated as transresistance-mode filter.⁶³ From (10), the parameters ω_o and Q are similar to (6)–(9).

3. Nonideal Analysis

In this section, the effects of nonideal behavior of CCTA on the filter performances have been investigated. By considering nonideal behavior of CCTA, the voltage and current relationships in (1) can be rewritten as

$$\begin{pmatrix} I_y \\ V_x \\ I_z \\ I_o \end{pmatrix} = \begin{pmatrix} 0 & 0 & 0 & 0 \\ 0 & \beta & 0 & 0 \\ \pm\alpha & 0 & 0 & 0 \\ 0 & 0 & \pm g_{mn} & 0 \end{pmatrix} \begin{pmatrix} I_x \\ V_y \\ V_z \\ V \end{pmatrix}, \quad (11)$$

where β is the nonideal voltage transfer gain between y and x terminals, α is the nonideal current transfer gain between x and z -terminals and g_{mn} is the nonideal transconductance gain of CCTA.

The nonideal CCTA model that expresses various parasitic elements is shown in Fig. 6. It shows that the terminal x exhibits low-value parasitic serial resistance R_x , the terminal y exhibits high-value parasitic resistance R_y , the terminal z exhibits high-value parasitic resistance R_z in parallel with low-value parasitic capacitance C_z and the terminal o exhibits high-value parasitic resistance R_o in parallel with low-value parasitic capacitance C_o .

Considering the nonideal behavior of transconductance gain g_{mn} of CCTA, the g_{mn} can be given as

$$g_{mn} = \frac{g_m \omega_g}{s + \omega_g}, \quad (12)$$




Fig. 6. The nonideal CCTA.

where ω_g denotes the first-order pole of the transconductance amplifier. In the frequency range of our interest, g_{mn} is modified by (13) (Ref. 64), where $\mu = 1/\omega_g$

$$g_{mn} \cong g_m(1 - \mu s). \quad (13)$$

In the case of nonideal voltage transfer gain between x - and y -terminals and nonideal current transfer gain between z - and x -terminals, these nonideal voltage and current transfer gains will be affected by the voltage and current gains of transfer functions of the proposed filters. However, the voltage gain of Fig. 4(a) can be improved by adjusting the value of the output resistor R_{C4} .

By reanalysis using the conditions of (13) and Fig. 6, the denominator of the transfer functions in Figs. 4(a) and 5(a) becomes

$$\begin{aligned} D(s) = & s^2 C'_1 C'_2 \left[1 - s \left(\frac{g_{m1} g_{m2} g_{m3} R_1}{C'_1 C'_2} \mu_1 \mu_2 \mu_3 - \frac{g_{m2} g_{m4} R_1}{C'_2} \mu_2 \mu_4 \right) \right] \\ & + s C'_1 g_{m2} g_{m4} R_1 \left[1 - s \left((\mu_1 + \mu_2) - \frac{g_{m1} g_{m2} g_{m3} R_1}{C'_1 C'_2} (\mu_1 \mu_2 + \mu_1 \mu_3 + \mu_2 \mu_3) \right) \right] \\ & + g_{m1} g_{m2} g_{m3} R_1 [1 - s(\mu_1 + \mu_2 + \mu_3)], \end{aligned} \quad (14)$$

where $C'_1 = C_2 \| C_{z1} \| C_{o3-}$, $C'_2 = C_2 \| C_{z2-} \| C_{o1+} \| C_{o4-}$, C_{z1} and C_{o1+} are, respectively, the parasitic capacitors at z - and o_+ -terminals of CCTA₁, C_{z2-} is the parasitic capacitor at z -terminal of CCTA₂, C_{o3-} is the parasitic capacitor at o -terminal of CCTA₃, C_{o4-} is the parasitic capacitor at o -terminal of CCTA₄ and μ_1, μ_2, μ_3 and μ_4 , are the nonideal parameters for CCTA₁, CCTA₂, CCTA₃ and CCTA₄, respectively.

From (14), nonideal behavior of CCTA will affect the circuit characteristics which departs from the ideal value. The effect of parasitic parameters of CCTA can be made negligible by satisfying the following conditions:

$$\left. \begin{aligned} & \frac{g_{m1} g_{m2} g_{m3} R_1}{C'_1 C'_2} \mu_1 \mu_2 \mu_3 - \frac{g_{m2} g_{m4} R_1}{C'_2} \mu_2 \mu_4 \ll 1, \\ & (\mu_1 + \mu_2) - \frac{g_{m1} g_{m2} g_{m3} R_1}{C'_1 C'_2} (\mu_1 \mu_2 + \mu_1 \mu_3 + \mu_2 \mu_3) \ll 1, \\ & \mu_1 + \mu_2 + \mu_3 \ll 1. \end{aligned} \right\} \quad (15)$$

Therefore, the nonidealities of parameters ω_o and Q can be obtained, respectively, by

$$\omega_o = \sqrt{\frac{g_{m1} g_{m2} g_{m3} R_1}{C'_1 C'_2}}, \quad (16)$$

$$Q = \frac{1}{g_{m4}} \sqrt{\frac{C'_2}{C'_1} \frac{g_{m1} g_{m3}}{g_{m2} R_1}}. \quad (17)$$

It should be noted from (16) and (17) that the parameters ω_o and Q are slightly changed by the parasitic capacitors of CCTA which is apparent when the circuit

works at high frequency. However, these effects can be compensated by adjusting properly the g_m values.

The active and passive sensitivities of the filter parameters are calculated as follows:

$$S_{g_{m1}}^{\omega_o} = S_{g_{m2}}^{\omega_o} = S_{g_{m3}}^{\omega_o} = S_{R_1}^{\omega_o} = -S_{C_1'}^{\omega_o} = -S_{C_2'}^{\omega_o} = 0.5, \quad (18)$$

$$S_{g_{m4}}^Q = -1, \quad (19)$$

$$S_{C_2'}^Q = -S_{C_1'}^Q = S_{g_{m1}}^Q = -S_{g_{m2}}^Q = S_{g_{m3}}^Q = -S_{R_1}^Q = 0.5. \quad (20)$$

From (18)–(20), the sensitivities of the active and passive parameters are not more than unity in magnitude. Hence, the proposed filter offers low active and passive sensitivities.

4. Simulation Results

In order to verify the characteristics of the proposed filters, the PSPICE simulations have been carried out using 0.18 μm TSMC CMOS technology. The transistor aspect ratios for all proposed filters in Figs. 4 and 5 were given in Table 4. The power supplies were selected as ± 0.9 V, the bias current I_c for biasing CCTAs to turn on was chosen as 20 μA ($\text{SW} = 1$) and the bias current I_c for biasing CCTAs to turn off was chosen as 0 A ($\text{SW} = 0$). When the bias current I_b was varied from 2 μA to 300 μA , the g_m values were obtained from 74.16 μS to 908.29 μS . The simulated parameters of CCII+, CCII–, CCTA+ and CCTA– in Figs. 1 and 2 were summarized in Table 5.

The capacitors C_1 and C_2 were given a value of 59 pF and the resistor R_1 was given a value of 3.93 k Ω . To obtain $g_{m2} = 1/R_1$, the bias current I_{b2} was given a value of 30 μA ($g_{m2} = 250$ μS) while the bias currents I_{b1} and I_{b3} were taken as 50 μA ($g_m = 371$ μS). This setting has been designed to obtain LP, HP, BP and BS responses

Table 4. MOS transistor aspect ratios used for Figs. 2(a) and 2(b) and for all structures in Figs. 4 and 5.

| MOS transistor | W/L ($\mu\text{m}/\mu\text{m}$) |
|---|-------------------------------------|
| M_1, M_2, M_{nc} | 3/0.3 |
| M_3, M_4, M_{pc} | 8/0.3 |
| M_5, M_6 | 10/0.8 |
| M_{no} | 8/0.8 |
| M_{po} | 25/0.8 |
| M_{R1}, M_{R2} for R_{c1}, R_{c2}, R_{c3} | 0.6/0.3 |
| M_{R1}, M_{R2} for R_{c4} | 0.27/0.3 |
| M_{R1}, M_{R2} for R_1 | 1/0.8 |

Table 5. Simulated parameters of CCII and CCTAs.

| Parameters | Values | | | |
|---|--------------------------|--------------------------|----------------------------|----------------------------|
| | Fig. 1(a) (CCII+) | Fig. 1(b) (CCII-) | Fig. 2(a) (CCTA+) | Fig. 2(b) (CCTA-) |
| Technology | 0.18 μm | 0.18 μm | 0.18 μm | 0.18 μm |
| Supply voltage | ± 0.9 V | ± 0.9 V | ± 0.9 V | ± 0.9 V |
| g_m ($I_b = 2 - 300$ μA) | — | — | 74.16–908.29 μS | 74.16–908.29 μS |
| Voltage gain (V_x/V_y) | 0.957 | 0.957 | 0.957 | 0.957 |
| Current gain (I_z/I_x) | 1.03 | 1.03 | 1.03 | 1.03 |
| DC voltage range (no load) | -0.9–0.9 V | -0.9–0.9 V | -0.9–0.9 V | -0.9–0.9 V |
| DC current range (no load) | -300–300 μA | -300–300 μA | -300–300 μA | -300–300 μA |
| -3 dB bandwidth: | | | | |
| V_x/V_y | 3.27 GHz | 3.27 GHz | 3.27 GHz | 3.27 GHz |
| I_z/I_x | 1.1 GHz | 1.1 GHz | 1.1 GHz | 1.1 GHz |
| I_o/V_z ($I_b = 50$ μA) | — | — | 168 MHz | 162 MHz |
| R_y/C_y | 83 k Ω //35.8 fF | 83 k Ω //35.8 fF | 83 k Ω //35.8 fF | 83 k Ω //35.8 fF |
| R_x ($I_c = 20$ μA) | 2 k Ω | 2 k Ω | 2 k Ω | 2 k Ω |
| R_z/C_z | 182 k Ω //8.45 fF | 182 k Ω //8.45 fF | 182 k Ω //8.45 fF | 182 k Ω //8.45 fF |
| R_o/C_o | — | — | 260 k Ω //9.44 fF | 259 k Ω //9.44 fF |
| Static power dissipation ($I_c = 20$ μA , $I_b = 50$ μA) | 0.17 mW | 0.24 mW | 0.42 mW | 0.49 mW |

with $f_o \cong 1$ MHz and $Q \cong 1$. Because the proposed filters in Figs. 4(a) and 5(a) were designed in the same manner, only the circuit in Fig. 4(a) was simulated.

Figure 7 shows the voltage-to-current conversion characteristic of CCII in Fig. 1(a) when V_y was swept from -500 mV to 500 mV, x -terminal was connected with a resistance of 1 k Ω and I_c was changed to 0, 1, 10, 20 and 50 μA . It can be seen




Fig. 7. Simulated DC characteristics of the CCII showing several I_c settings.




Fig. 8. Simulated LP, HP, BP and BS responses of the proposed filter.

that CCII exhibits almost zero voltage-to-current conversion characteristic when bias current I_c was $0 \mu\text{A}$.

Figure 8 shows the simulated frequency responses of LP, HP, BP and BS filters in Fig. 4(a) when the circuit was programmed following Table 3. Figure 9 shows the simulated gain and phase responses of AP filter. From Figs. 8 and 9, it was confirmed that LP, HP, BP, BS and AP filters can be obtained by programming the proposed circuits. The power consumption was 1.54 mW .

To confirm (8), the proposed filter was simulated by programming to provide BP filter and the bias currents I_b ($I_b = I_{b1} = I_{b3}$) were simultaneously varied to 30, 40, 60 and $100 \mu\text{A}$. The simulated responses of BP filter were shown in Fig. 10. From this figure, when the bias currents I_b ($I_b = I_{b1} = I_{b3}$) were varied to 30, 40, 60 and $100 \mu\text{A}$,




Fig. 9. Simulated gain and phase responses of AP filter.




Fig. 10. Simulated frequency responses of BP filter when I_b is varied.

the f_o values were 734.51 kHz, 887.16 kHz, 1.14 MHz and 1.51 MHz, respectively. The maximum power consumption of this case was 2.09 mW. Figure 11 shows the simulated responses of BP filter when the bias current I_{b4} was varied. It was confirmed that the parameter Q can be controlled by adjusting g_{m4} via I_{b4} . This result was confirmed by (9).

The LP filter has been used to test the linearity of the filters. The variations of the output total harmonic distortion (THD) of LP filter with input voltage (Fig. 4) and input current (Fig. 5) amplitude signals at 100 kHz were summarized in Figs. 12(a) and 12(b), respectively. From Fig. 12(a), the THD was about 1.06% when the input voltage amplitude was 100 mV (peak) and it increased rapidly to 4.4% when the input voltage amplitude was 145 mV (peak). In Fig. 12(b), the THD was about 1.2%




Fig. 11. Simulated frequency responses of BP filter when I_{b4} was varied.




Fig. 12. THD variations of the LP filter with (a) input voltage (Fig. 4) and (b) input current (Fig. 5) amplitude signals.

when the input current amplitude was $50 \mu\text{A}$ (peak) and it increased rapidly to 5.9% when the input current amplitude was $60 \mu\text{A}$ (peak).

5. Conclusions

This paper presents new programmable universal biquadratic filters using CCTAs as active elements such that both voltage- and current-mode configurations are available. The filtering functions such as LP, HP, BP, BS and AP responses can be obtained by programming without changing any input and output connections. Unlike previous programmable universal filters, the filtering functions of the proposed filters can be programmed by bias currents. Also the natural frequency and the quality factor of the filter can be controlled electronically and orthogonally using the bias currents. The active and passive sensitivities of the filters are low. PSPICE simulation results are used to confirm the workability of the proposed circuits.

References

1. R. Schaumann, M. S. Ghausi and K. R. Laker, *Design of Analog Filters: Passive, Active RC, and Switched Capacitor* (Prentice-Hall, New Jersey, 1990).
2. C. K. Alexander and M. N. O. Sadiku, *Fundamentals of Electric Circuits* (McGraw-Hill, New York, 2004).
3. M. T. Abuelmaatti and N. A. Tasadduq, A novel single-input multiple-output current-mode current controlled universal filter, *Microelectron. J.* **29** (1998) 901–905.
4. V. K. Singh, A. K. Singh, D. R. Bhaskar and R. Senani, New universal biquads employing CFOAs, *IEEE Trans. Circuits Syst. II* **53** (2006) 1299–1303.
5. S. Minaei, Electronically tunable current-mode universal biquad filter using dual-X current conveyors, *J. Circuits Syst. Comput.* **18** (2009) 665–680.

6. C. Laoudias and C. Psychalinos, Universal biquad filters using low-voltage current mirrors, *Analog Integr. Circuits. Signal Process.* **65** (2010) 77–88.
7. S. Minaei and E. Yuce, All grounded passive elements voltage-mode DVCC-based universal filters, *Circuits Syst. Signal Process.* **29** (2010) 295–302.
8. K. K. Abdalla, D. R. Bhaskar and R. Senani, Configuration for realising a current-mode universal filter and dual-mode quadrature single resistor controlled oscillator, *IET Circuits Devices. Syst.* **6** (2012) 159–167.
9. B. Singh, A. K. Singh and R. Senani, New universal current-mode biquad using only three ZC-CFTAs, *Radioengineering* **21** (2012) 273–280.
10. J. Satansup, T. Pukkalanun and W. Tangsrirat, Electronically tunable single-input five-output voltage-mode universal filter using VDTAs and grounded passive elements, *Circuits Syst. Signal Process.* **32** (2013) 945–957.
11. M. Kumngern, P. Suwanjan and K. Dejhan, Electronically tunable voltage-mode universal filter with single-input five-output using simple OTAs, *Int. J. Electron.* **100** (2013) 1118–1133.
12. L. Safari, S. Minaei and B. Metin, A low power current controllable single-input three-output current-mode filter using MOS transistors only, *AEU- Int. J. Electron. Commun.* **68** (2014) 1205–1213.
13. A. Kircay and S. Borekci, Electronically-tunable current-mode biquad design using MO-OTAs, *J. Circuits Syst. Comput.* **25** (2016) 1650107, doi: 10.1142/S0218126616501073.
14. M. T. Abuelma'atti and N. A. Tasadduq, A novel three inputs and one output universal current-mode filter using plus-type CCII, *Microelectron. J.* **30** (1999) 287–292.
15. W. Tangsrirat, T. Dumawipata and W. Surakampontorn, Multiple-input single-output current-mode multifunction filter using current differencing transconductance amplifiers, *AEU- Int. J. Electron. Commun.* **61** (2007) 209–214.
16. W.-Y. Chiu and J.-W. Horng, High-input and low-output impedance voltage-mode universal biquadratic filter using DDCCs, *IEEE Trans. Circuits Syst. II* **54** (2007) 649–652.
17. N. Nikoloudis and C. Psychalinos, Multiple input single output universal biquad filter with current feedback operational amplifiers, *Circuits Syst. Signal Process.* **29** (2010) 1167–1180.
18. J.-W. Horng, T.-Y. Chiu, C.-P. Hsiao and G.-T. Huang, Three-inputs-one-output current-mode universal biquad using two current conveyors, *J. Circuits Syst. Comput.* **22** (2013) 1340001.
19. N. Herencsar, O. Cicekoglu, R. Sotner, J. Koton and K. Vrba, New resistorless tunable voltage-mode universal filter using single VDIBA, *Analog Integr. Circuits Signal Process.* **76** (2013) 251–260.
20. H.-Y. Wang and C.-T. Lee, Versatile insensitive current-mode universal biquad implementation using current conveyors, *IEEE Trans. Circuits Syst. II: Analog Digit. Signal Process.* **48** (2001) 409–413.
21. S.-H. Tu, C.-M. Chang and K.-P. Liao, Novel versatile insensitive universal current-mode biquad employing two second-generation current conveyors, *Int. J. Electron.* **89** (2002) 897–903.
22. H.-P. Chen and K.-H. Wu, Novel voltage-mode multifunction filter using only two DDCCs, *J. Circuits Syst. Comput.* **17** (2008) 1161–1172.
23. M. Kumngern, W. Jongchanawat and K. Dejhan, New electronically tunable current-mode universal biquad filter using translinear current conveyors, *Int. J. Electron.* **97** (2010) 511–523.

24. K. K. Abdalla, Universal current-mode biquad employing dual output current conveyors and MO-CCCA with grounded passive elements, *Circuits Syst.* **4** (2013) 83–88.
25. T. Nonthaputha and M. Kumngern, Current-mode universal filter using FDCCII, *Proc. 12th Int. Conf. ICT Knowledge Engineering*, Thailand (2014), pp. 32–35.
26. W. Kerwin, L. Huelsman and R. Newcomb, State variable synthesis for insensitive integrated circuit transfer functions, *IEEE J. Solid-State Circuits.* **SC-2** (1967) 87–92.
27. H. A. Alzaher, H. O. Elwan and M. Ismail, CMOS digitally programmable filter for multi-standard wireless receivers, *Electron. Lett.* **36** (2000) 133–135.
28. H. A. Alzaher, A CMOS digitally programmable universal current-mode filter, *IEEE Trans. Circuits Syst. II* **55** (2008) 758–762.
29. H. A. Alzaher, A CMOS digitally programmable filter technique for VLSI applications, *Analog Integr. Circuits Signal Process.* **55** (2008) 177–187.
30. T. M. Hassan and S. A. Mahmoud, Fully programmable universal filter with independent gain- ω_0 - Q control based on new digitally programmable CMOS CCII, *J. Circuits Syst. Comput.* **18** (2009) 875–897.
31. D. Singh and N. Afzal, Digitally programmable high- Q voltage-mode universal filter, *Radioengineering* **22** (2013) 995–1006.
32. H. A. Alzaher and N. A. Tasadduq, A compact digitally programmable reconfigurable filter for dual-mode BT/802.11b receivers, *AEU- Int. J. Electron. Commun.* **67** (2013) 898–904.
33. D. Singh and N. Afzal, Fully digitally programmable voltage mode universal filter, *Analog Integr. Circuits Signal Process.* **81** (2014) 741–750.
34. D. Singh and N. Afzal, Digitally programmable current conveyor based mixed mode universal filter, *Int. J. Electron. Lett.* **3** (2015) 170–185.
35. D. Singh and N. Afzal, Fully digitally programmable generalized mixed mode universal filter configuration, *Circuits Syst. Signal Process.* **35** (2016) 1457–1480.
36. D. Singh and N. Afzal, Digitally programmable mixed mode universal filter using followers: A minimal realization, *Analog Integr. Circuits Signal Process.* **86** (2016) 289–298.
37. A. Sedra and K. Smith, A second-generation current conveyor and its applications, *IEEE Trans. Circuit Theory* **17** (1970) 132–134.
38. C. Toumazou, F. J. Lidgley and P. Y. K. Cheung, Current-mode analogue signal processing circuits: A review of recent developments, *Proc. IEEE Int. Symp. Circuits and Systems*, USA (1989), pp. 1572–1575.
39. H. Alzaher, N. Tasadduq and O. Al-Ees, Implementation of reconfigurable n th-order filter based on CCII, *Analog Integr. Circuits Signal Process.* **75** (2013) 539–545.
40. N. Afzal and D. Singh, Reconfigurable mixed mode universal filter, *Act. Passive Electron. Compon.* **2014** (2014) 769198.
41. K. Ghosh and B. N. Ray, CCII-based n th-order current-mode filter with grounded R and C , *Int. J. Electron. Lett.* **3** (2015) 105–121.
42. J. Jerabek, R. Sotner, J. Polak, L. Langhammer, N. Herencsar, R. Prokop and K. Vrba, Resistor-less single-purpose or reconfigurable biquads utilizing single z -copy controlled-gain voltage differencing current conveyor, *J. Circuits Syst. Comput.* **26** (2017) doi: 1750050,10.1142/S0218126617500505.
43. E. S. Sinencio, R. L. Geiger and H. N. Lozano, Generation of continuous-time two integrator loop OTA filter structures, *IEEE Trans. Circuits Syst.* **35** (1988) 936–946.

44. R. Prokop and V. Musil, New modern circuit block CCTA and some its applications, *Proc. Fourteenth Int. Scientific Applied Science Conf. — Electronics (ET'2005)*, Sofia, Bulgaria (2005), pp. 93–98.
45. W. Jaikla, P. Silapan, C. Chanapromma and M. Siripruchyanun, Practical implementation of CCTA based on commercial CCII and OTA, *Proc. Int. Symp. Intelligent Signal Processing and Communications Systems (ISPACS)*, Thailand (2009), pp. 1–4.
46. N. Herencsar, J. Koton and K. Vrba, Single CCTA-based universal biquadratic filters employing minimum components, *Int. J. Comput. Electr. Eng.* **1** (2009) 307–310.
47. R. Sotner, J. Slezak and T. Dostal, Influence of mirroring of current output responses through grounded passive elements, *Proc. 20th Int. Conf. Radioelektronika*, Czech Republic (2010), pp. 177–180.
48. S. Maheshwari, S. V. Singh and D. S. Chauhan, Electronically tunable low-voltage mixed-mode universal biquad filter, *IET Circuits Devices Syst.* **5** (2011) 149–158.
49. T. Thosdeekoraphat, S. Summart, C. Saetiaiw, S. Santalunai and C. Thongsopa, Resistorless current-mode universal biquad filter using CCTAs and grounded capacitors, *Int. J. Electr. Comput. Energ. Electron. Commun. Eng.* **6** (2012) 940–944.
50. J. Jerabek, R. Sotner, Z. Kincl, T. Dostal and K. Vrba, Study of practical problems in two-loop CCTA based biquad: Finite attenuations in stop bands, *Proc. IEEE Int. Electrical and Electronics Engineering (ELECO)*, Malaysia (2013), pp. 40–44.
51. R. S. Tomar, S. V. Singh and D. S. Chauhan, Current processing current tunable universal biquad filter employing two CCTAs and two grounded capacitors, *Circuits Syst.* **4** (2013) 443–450.
52. S. V. Singh, R. S. Tomar and D. S. Chauhan, Single CCTA-based four input single output voltage-mode universal biquad filter, *Int. J. Comput. Sci. Inf. Secur.* **11** (2013) 115–119.
53. S. V. Singh, R. S. Tomar and D. S. Chauhan, Electronically tunable voltage-mode multifunction biquad filter using single CCTA, *Proc. IEEE Int. Conf. Signal Processing and Communication (ICSC)*, India (2013), pp. 366–371.
54. S. V. Singh, R. S. Tomar and D. S. Chauhan, A new trans-admittance-mode biquad filter suitable for low voltage operation, *Int. J. Electron. Trans. C, Asp.* **28** (2015) 1738–1745.
55. S. V. Singh, R. S. Tomar and D. S. Chauhan, Single MCCTA based single input three output electronically tunable current-mode active-C biquad filter, *Proc. IEEE Int. Conf. Signal Processing and Communication (ICSC)*, India (2015) pp. 267–272.
56. C. Premont, N. Abouchi, R. Grisel and J. P. Chante, A current conveyor-based high-frequency analog switch, *IEEE Trans. Circuits Syst. I* **45** (1998) 298–300.
57. A. Monpapassorn, An analog switch using a current conveyor, *Int. J. Electron.* **89** (2002) 651–656.
58. A. Monpapassorn, Chopper modulators using current conveyor analogue switches, *Analog Integr. Circuits Signal Process.* **45** (2005) 155–162.
59. A. Monpapassorn, Programmable wide range voltage adder/subtractor and its application as an encoder, *IEE Proc., Circuits Devices Syst.* **152** (2005) 697–702.
60. K. Angkeaw and P. Prommee, Two digitally programmable gain amplifiers based on current conveyors, *Analog Integr. Circuits Signal Process.* **67** (2011) 253–260.
61. M. Bhusan and R. W. Newcomb, Grounding of capacitors in integrated circuits, *Electron. Lett.* **3** (1967) 148–149.
62. Z. Wang, 2-MOSFET transistor with extremely low distortion for output reaching supply voltage, *Electron. Lett.* **26** (1990) 951–952.

63. L. Safari, E. Yuce and S. Minaei, A new transresistance-mode instrumentation amplifier with low number of MOS transistors and electronic tuning opportunity, *J. Circuits Syst. Comput.* **25** (2016) 1650022.
64. T. Tsukutani, M. Higashimura, N. Takahashi, Y. Sumi and Y. Fukui, Versatile voltage-mode active-only biquad with lossless and lossy integrator loop, *Int. J. Electron.* **88** (2001) 1093–1101.
65. M. Kumngern and U. Torteanchai, CMOS programmable P, PI, PD and PID controller circuit using CCTAs, *Proc Int Conf. Electronics Information, and Communications (ICEIC)*, Vietnam (2016), pp. 1–4.

