

วงจรรขยายความนำถ่ายโอนค่าอัตราขยายสูง ด้วยเทคโนโลยีซีมอส  
0.35 ไมครอน

HIGH  $G_m$  0.35  $\mu\text{m}$  TECHNOLOGY CMOS OTA



วิทยานิพนธ์นี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรปริญญาวิศวกรรมศาสตรมหาบัณฑิต

สาขาวิชาวิศวกรรมไมโครอิเล็กทรอนิกส์

คณะวิศวกรรมศาสตร์

สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

พ.ศ.2559

KMITL-2016-EN-M-043-173



สำนักหอสมุดกลาง พระจอมเกล้าลาดกระบัง

วงจรรขยายความนำถ่ายโอนค่าอัตราขยายสูง ด้วยเทคโนโลยีซีมอส

0.35 ไมครอน

HIGH  $G_m$  0.35  $\mu m$  TECHNOLOGY CMOS OTA



T148651

ธนประเสริฐ ผาติกิจอนันต์

THANAPRASROETH PHATIKITANAN

เลขทะเบียน 148651  
ในเดือนปี 14 ๗๒. 2560

b. 00265340  
i. ....

วิทยานิพนธ์นี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรปริญญาวิศวกรรมศาสตรมหาบัณฑิต

สาขาวิชาวิศวกรรมไมโครอิเล็กทรอนิกส์

คณะวิศวกรรมศาสตร์

สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

พ.ศ.2559

KMITL-2016-EN-M-043-173

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

# HIGH $G_m$ 0.35 $\mu\text{m}$ TECHNOLOGY CMOS OTA

THANAPRASROETH PHATIKITANAN



A THESIS SUBMITTED IN PARTIAL FULFILMENT  
OF THE REQUIREMENT FOR THE DEGREE OF  
MASTER OF ENGINEERING IN MICROELECTRONICS ENGINEERING  
FACULTY OF ENGINEERING  
KING MONGKUT'S INSTITUTE OF TECHNOLOGY LADKRABANG  
2016

KMITL-2016-EN-M-043-173

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



COPYRIGHT 2016

FACULTY OF ENGINEERING

KING MONGKUT'S INSTITUTE OF TECHNOLOGY LADKRABANG

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



คณะวิศวกรรมศาสตร์  
สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง  
ใบรับรองวิทยานิพนธ์

หัวข้อวิทยานิพนธ์    วงจรขยายความนำถ่ายโอนค่าอัตราขยายสูง ด้วยเทคโนโลยีซีมอส 0.35 ไมครอน  
Thesis Title        High G<sub>m</sub> 0.35  $\mu$ m Technology CMOS OTA  
นักศึกษา                นายธนประเสริฐ ผาติกิจนันต์  
รหัสประจำตัว        56601182  
ปริญญา                วิศวกรรมศาสตรมหาบัณฑิต  
สาขาวิชา            วิศวกรรมไมโครอิเล็กทรอนิกส์  
อาจารย์ที่ปรึกษาวิทยานิพนธ์    รศ.จิรวัดน์ ปานกลาง  
หมายเลขวิทยานิพนธ์              KMITL-2016-EN-M-043-173

| คณะกรรมการสอบวิทยานิพนธ์ |               | ลายมือชื่อ                                                                           |
|--------------------------|---------------|--------------------------------------------------------------------------------------|
| รศ.ดร.วิสุทธิ            | ฐิติรุ่งเรือง |     |
| รศ.ดร.สุรศักดิ์          | เนียมเจริญ    |    |
| ดร.ธวัชชัย               | คำศรี         |   |
| ผศ.ดร.โยธิน              | วงศ์ประเสริฐ  |  |
| รศ.จิรวัดน์              | ปานกลาง       |  |

วัน / เดือน / ปี ที่สอบ    วันจันทร์ที่ 3 ตุลาคม พ.ศ. 2559 เวลา 10.00-12.00 น.  
สถานที่สอบ    ณ อาคาร A ชั้น 5 ห้องประชุม 4

สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง  
KING MONGKUT'S INSTITUTE OF TECHNOLOGY LADKRABANG

คณะวิศวกรรมศาสตร์ รับรองแล้ว



(รองศาสตราจารย์ ดร. คมสัน มาลีสี)

คณบดี คณะวิศวกรรมศาสตร์

วันที่ 3 ตุลาคม พ.ศ. 2559

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปเผยแพร่ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

|                             |                                                                      |
|-----------------------------|----------------------------------------------------------------------|
| หัวข้อวิทยานิพนธ์           | วงจรรขยายความนำถ่ายโอนค่าอัตราขยายสูง ด้วยเทคโนโลยีซีมอส 0.35 ไมครอน |
| นักศึกษา                    | นายธนประเสริฐ ผาติกิจอนันต์                                          |
| รหัสประจำตัว                | 56601182                                                             |
| ปริญญา                      | วิศวกรรมศาสตรมหาบัณฑิต                                               |
| สาขาวิชา                    | วิศวกรรมไมโครอิเล็กทรอนิกส์                                          |
| พ.ศ.                        | 2559                                                                 |
| อาจารย์ที่ปรึกษาวิทยานิพนธ์ | รองศาสตราจารย์ จิรวัดน์ ปานกลาง                                      |

### บทคัดย่อ

วิทยานิพนธ์ฉบับนี้ ได้นำเสนอ การออกแบบวงจรรขยายความนำถ่ายโอน โดยมีคุณสมบัติของวงจรรขยายความนำถ่ายโอนที่ดี กล่าวคือ ค่าอินพุตอิมพีแดนซ์มีค่าสูง ค่าเอาต์พุตอิมพีแดนซ์มีค่าสูง และมีค่าอัตราขยายความนำถ่ายโอนสูง เท่ากับ 3.36 S โดยใช้เทคโนโลยีมอสทรานซิสเตอร์ 0.35  $\mu\text{m}$  และมีขาปรับจูนค่าอัตราขยายความนำถ่ายโอนอยู่ภายใน วงจรรขยายความนำถ่ายโอนที่ออกแบบนี้ประกอบไปด้วย วงจรรขยายผลต่าง, วงจรรขยายซอร์สรวม, วงจรรขยายคลาสเอบี และ วงจรกำเนิดกระแส โดยออกแบบที่แหล่งจ่ายไฟเลี้ยง เท่ากับ  $\pm 25\text{V}$  สุดท้ายนี้วงจรรขยายความนำถ่ายโอนที่นำเสนอนี้สามารถนำไปประยุกต์ใช้งานต่างๆได้ และสามารถนำไปสร้างเป็นวงจรรวมซิลิกอนต่อไปได้



|                |                                                   |
|----------------|---------------------------------------------------|
| Thesis Title   | HIGH $G_m$ 0.35 $\mu\text{m}$ TECHNOLOGY CMOS OTA |
| Student        | Mr.Thanaprasroeth Phatikitanan                    |
| Student ID.    | 56601182                                          |
| Degree         | Master of Engineering                             |
| Programme      | Microelectronics Engineering                      |
| Year           | 2016                                              |
| Thesis Advisor | Associate Professor Jirawath Parnklang            |

## ABSTRACT

This thesis presents the design of an operational transconductance amplifier (OTA). The features of the circuit is taken at the high input and output impedance. and high transconductance gain equal 3.36 S by using 0.35  $\mu\text{m}$  CMOS process. OTA does not used any device to tune the transconductance value. OTA consist of difference amplifiers, common source amplifier, class AB amplifier and current source circuit by design in voltage source equal  $\pm 25\text{V}$ . Fanally, The presented OTA can to apply and can be integrated to the design to produce silicon integrated circuits.

## กิตติกรรมประกาศ

วิทยานิพนธ์เล่มนี้สำเร็จได้ด้วยการได้รับคำปรึกษาและความช่วยเหลือต่างๆ มาโดยตลอดจาก รศ.จิรวัฒน์ ปานกลาง ผู้ซึ่งเป็นอาจารย์ที่ปรึกษาวิทยานิพนธ์ กระผมรู้สึกทราบบ้างใจที่ได้รับ ความอนุเคราะห์จากท่านและขอกราบขอบพระคุณเป็นอย่างสูงไว้ ณ ที่นี้

ขอขอบพระคุณสำนักหอสมุดกลาง ห้องสมุดคณะวิศวกรรมศาสตร์ และเจ้าหน้าที่ สำหรับ แหล่งข้อมูลในการวิจัย

ขอขอบพระคุณอาจารย์ทุกท่านที่ได้ประสิทธิ์ประสาทวิชาเป็นพื้นความรู้สำหรับการทำงาน และสำหรับการวิจัย

สุดท้ายขอขอบพระคุณ คุณพ่อ, คุณแม่ ที่คอยเลี้ยงดู, อบรมสั่งสอน พร้อมทั้งให้กำลังใจ และความสนับสนุนที่มีให้มาโดยตลอด

คุณค่าและประโยชน์อันพึงมีจากวิทยานิพนธ์ฉบับนี้ ผู้วิจัยขอบอกแด่ผู้มีพระคุณทุกท่าน

ธนประเสริฐ ผาติกิจนันต์



# สารบัญ

หน้า

|                                                                                                                                               |      |
|-----------------------------------------------------------------------------------------------------------------------------------------------|------|
| บทคัดย่อภาษาไทย.....                                                                                                                          | I    |
| บทคัดย่อภาษาอังกฤษ.....                                                                                                                       | II   |
| กิตติกรรมประกาศ.....                                                                                                                          | III  |
| สารบัญ.....                                                                                                                                   | IV   |
| สารบัญตาราง.....                                                                                                                              | VII  |
| สารบัญรูป.....                                                                                                                                | VIII |
| บทที่ 1 บทนำ.....                                                                                                                             | 1    |
| 1.1 ความเป็นมาและความสำคัญของปัญหา.....                                                                                                       | 1    |
| 1.2 ความมุ่งหมายและวัตถุประสงค์ของการศึกษา.....                                                                                               | 2    |
| 1.3 ทฤษฎี หรือ แนวความคิดที่ใช้ในการวิจัย.....                                                                                                | 3    |
| 1.4 ขอบเขตการวิจัย.....                                                                                                                       | 3    |
| บทที่ 2 ทฤษฎีและการทำงานเบื้องต้นของมอสเฟต.....                                                                                               | 5    |
| 2.1 เรื่องทั่วไปของมอสเฟต.....                                                                                                                | 5    |
| 2.2 โครงสร้างของมอสเฟต โหมดเอ็นฮานซ์เมนต์ (E MOSFET).....                                                                                     | 6    |
| 2.3 หลักการทำงานและคุณสมบัติทางไฟฟ้าของมอสเฟต.....                                                                                            | 8    |
| 2.3.1 หลักการทำงานของมอสเฟต.....                                                                                                              | 8    |
| 2.3.2 ตัวเก็บประจุแฝงภายในมอสเฟต.....                                                                                                         | 10   |
| 2.3.3 วงจรเสมือนสัญญาณขนาดเล็กของมอสเฟต.....                                                                                                  | 13   |
| 2.4 วงจรขยายความนำถ่ายไอออน.....                                                                                                              | 19   |
| 2.4.1 วงจรขยายความนำถ่ายไอออนชนิดไบโพลาร์ทรานซิสเตอร์ที่มีอยู่ในปัจจุบัน<br>และคุณสมบัติทางไฟฟ้าบางประการ.....                                | 20   |
| 2.4.1.1 CA3080.....                                                                                                                           | 21   |
| 2.4.1.2 LM13600 และ LM13700.....                                                                                                              | 22   |
| 2.4.1.3 NE5517.....                                                                                                                           | 23   |
| 2.4.2 วงจรขยายความนำถ่ายไอออนชนิดซีมอสทรานซิสเตอร์ที่มีอยู่ในบทความวิชาการ<br>บางบทความที่มีอยู่ในปัจจุบัน และคุณสมบัติทางไฟฟ้าบางประการ..... | 24   |
| 2.4.2.1 การออกแบบวงจรขยายความนำถ่ายไอออน โดยใช้เทคโนโลยี 0.35<br>ไมโครเมตร.....                                                               | 24   |

## สารบัญ(ต่อ)

หน้า

|                                                                                                                                                            |    |
|------------------------------------------------------------------------------------------------------------------------------------------------------------|----|
| 2.4.2.2 การออกแบบวงจรขยายความนำถ่ายโอน ที่ไฟเลี้ยงต่ำ และมีความกว้าง<br>แถบที่กว้าง โดยใช้เทคโนโลยี 0.35 ไมโครเมตร.....                                    | 25 |
| 2.4.2.3 การออกแบบและทดสอบ วงจรขยายความนำถ่ายโอน ด้วยเทคโนโลยี<br>ซีมอส ที่ไฟเลี้ยง 1 โวลต์ ที่มีค่าอัตราขยายแรงดัน 55 dB และโหลด<br>ตัวเก็บประจุ 5 pF..... | 27 |
| บทที่ 3 วงจรที่ใช้ในวงจรวิทยานิพนธ์.....                                                                                                                   | 29 |
| 3.1 วงจรขยายผลต่างแบบพื้นฐาน (Basic differential pair).....                                                                                                | 29 |
| 3.2 วงจรขยายซอร์สร่วม (Common source amplifier).....                                                                                                       | 31 |
| 3.3 วงจรขยายคลาสเอบี (Class AB amplifier).....                                                                                                             | 32 |
| 3.4 วงจรสะท้อนกระแส (Current mirror circuit).....                                                                                                          | 34 |
| 3.4.1 วงจรสะท้อนกระแสแบบพื้นฐาน (Basic current mirror circuit).....                                                                                        | 34 |
| 3.4.2 วงจรสะท้อนกระแสแบบวิลสัน (Wilson current mirror circuit).....                                                                                        | 35 |
| 3.4.3 วงจรสะท้อนกระแสแบบคาสโคด (Cascode current mirror circuit).....                                                                                       | 36 |
| บทที่ 4 การออกแบบวงจรขยายความนำถ่ายโอน.....                                                                                                                | 38 |
| 4.1 การออกแบบวงจรขยายผลต่าง.....                                                                                                                           | 38 |
| 4.2 การออกแบบวงจรขยายซอร์สร่วม .....                                                                                                                       | 50 |
| 4.3 การออกแบบวงจรขยายคลาสเอบี.....                                                                                                                         | 52 |
| 4.4 การออกแบบวงจรกำเนิดกระแส.....                                                                                                                          | 53 |
| 4.5 วงจรขยายความนำถ่ายโอนที่สมบูรณ์.....                                                                                                                   | 56 |
| บทที่ 5 ผลการทดลอง.....                                                                                                                                    | 59 |
| 5.1 การทดสอบวงจรขยายผลต่าง.....                                                                                                                            | 59 |
| 5.1.1 การทดสอบการส่งผ่านสัญญาณแรงดัน (Voltage Transfer Function)<br>ที่การปรับจูนกระแสไบอัสค่าต่างๆ.....                                                   | 59 |
| 5.1.2 การทดสอบการส่งผ่านสัญญาณแรงดัน ที่กระแสไบอัสที่เหมาะสม และ<br>โหลดความต้านทานค่าต่างๆ.....                                                           | 61 |
| 5.1.3 การทดสอบการส่งผ่านความนำถ่ายโอน (Transconductance Transfer<br>Function) ที่การปรับจูนกระแสไบอัสค่าต่างๆ.....                                         | 63 |



## สารบัญ(ต่อ)

หน้า

|                                                                                                                                       |     |
|---------------------------------------------------------------------------------------------------------------------------------------|-----|
| 5.14 การทดสอบการส่งผ่านความนำถ่ายไอออนที่กระแสไบอัสที่เหมาะสม และ<br>โพลิตความต้านทานค่าต่างๆ.....                                    | 65  |
| 5.1.5 การทดสอบ อัตรา slew ที่โพลิตภาวะ คือ ตัวเก็บประจุ ขนาด 5pF.....                                                                 | 67  |
| 5.1.6 การทดสอบผลการตอบสนองความถี่.....                                                                                                | 68  |
| 5.2 การทดสอบวงจรรวมทั้งสามภาค.....                                                                                                    | 68  |
| 5.2.1 การทดสอบการส่งผ่านสัญญาณแรงดัน (Voltage Transfer Function)<br>ของวงจรรวมทั้งสามภาค.....                                         | 68  |
| 5.2.2 การทดสอบการส่งผ่านสัญญาณแรงดันของวงจรรวมทั้งสามภาค<br>ที่โพลิตความต้านทาน ค่าต่างๆ.....                                         | 70  |
| 5.2.3 การทดสอบการส่งผ่านความนำถ่ายไอออน (Transconductance Transfer<br>Function) ของวงจรรวมทั้งสามภาค.....                             | 72  |
| 5.2.4 การทดสอบการส่งผ่านความนำถ่ายไอออน (Transconductance Transfer<br>Function) ของวงจรรวมทั้งสามภาค ที่โพลิตความต้านทานค่าต่างๆ..... | 73  |
| 5.2.5 การทดสอบ อัตรา slew ที่โพลิตภาวะ คือ ตัวเก็บประจุ ขนาด 5 pF<br>ของวงจรรวมทั้งสามภาค.....                                        | 75  |
| 5.2.6 การทดสอบผลการตอบสนองความถี่ของวงจรรวมทั้งสามภาค.....                                                                            | 75  |
| บทที่ 6 สรุปและบทวิจารณ์.....                                                                                                         | 77  |
| เอกสารอ้างอิง.....                                                                                                                    | 79  |
| ภาคผนวก.....                                                                                                                          | 81  |
| ภาคผนวก ก. แบบจำลองของทรานซิสเตอร์ชนิดผลของสนามไฟฟ้าเทคโนโลยี 0.35 ไมโครเมตร.....                                                     | 82  |
| ภาคผนวก ข. การประยุกต์ใช้งาน เป็นวงจรขยายกลับเฟส.....                                                                                 | 87  |
| ภาคผนวก ค. เลย์เอาต์ของวงจรขยายความนำถ่ายไอออนที่สมบูรณ์.....                                                                         | 90  |
| ภาคผนวก ง. ผลงานวิจัยที่ได้รับการตีพิมพ์.....                                                                                         | 92  |
| ประวัติผู้เขียน.....                                                                                                                  | 102 |

# สารบัญตาราง

| ตารางที่                                                                                                                          | หน้า |
|-----------------------------------------------------------------------------------------------------------------------------------|------|
| 1.1 วงจรขยายสัญญาณ.....                                                                                                           | 1    |
| 2.1 ค่าพารามิเตอร์สำหรับแบบจำลองระดับ 1,2 และ 3 ของโปรแกรม PSPICE.....                                                            | 17   |
| 2.2 คุณสมบัติทางไฟฟ้าของวงจรขยายความนำถ่ายโอน ออกแบบโดย Mr. Bhavesh H. Soni และ Ms. Rasika N. Dhavse.....                         | 24   |
| 2.3 คุณสมบัติทางไฟฟ้าของวงจรขยายความนำถ่ายโอน ออกแบบโดย Radwene LAAJIMI .....                                                     | 26   |
| 5.1 ค่าความกว้าง (W) และความยาว (L) ของมอสเฟตที่ใช้ในวิทยานิพนธ์.....                                                             | 59   |
| 5.2 อัตราขยายแรงดันที่การปรับจูนกระแสไบอัสค่าต่างๆ.....                                                                           | 60   |
| 5.3 อัตราขยายความนำถ่ายโอนที่การปรับจูนกระแสไบอัสค่าต่างๆ.....                                                                    | 64   |
| 6.1 คุณสมบัติทางไฟฟ้าเบื้องต้นของวงจรขยายความนำถ่ายโอนที่นำเสนอในวิทยานิพนธ์เทียบกับวงจรขยายความนำถ่ายโอนที่มีอยู่ในปัจจุบัน..... | 77   |



# สารบัญรูป

| รูปที่                                                                                                                    | หน้า |
|---------------------------------------------------------------------------------------------------------------------------|------|
| 1.1 แผนผังควบคุม.....                                                                                                     | 3    |
| 2.1 ภาพตัดขวางของ (ก) nMOS และ (ข) pMOS .....                                                                             | 7    |
| 2.2 โครงสร้าง nMOS ในรูปแบบสามมิติ.....                                                                                   | 7    |
| 2.3 สัญลักษณ์ของ มอสเฟต (ก) nMOS และ (ข) pMOS.....                                                                        | 8    |
| 2.4 ความสัมพันธ์ระหว่าง แรงดันตกคร่อมขั้วเดรนกับซอร์ส ( $V_{DS}$ ) เทียบกับ<br>กระแสเดรน ( $I_D$ ) ของ nMOS และ pMOS..... | 9    |
| 2.5 ความสัมพันธ์ระหว่างแรงดัน $V_{GS}$ เทียบกับ $I_D$ ที่ค่าแรงดัน $V_{SB}$ ค่าต่างๆ.....                                 | 10   |
| 2.6 ตัวเก็บประจุแฝงภายใน มอสเฟต.....                                                                                      | 11   |
| 2.7 วงจรเสมือนสัญญาณขนาดเล็กของมอสเฟต.....                                                                                | 13   |
| 2.8 (ก) แผนภาพวงจรรขยายความนำ (OTA) เบอร์ CA3080 และ (ข) สัญลักษณ์วงจร [9].....                                           | 21   |
| 2.9 แผนภาพวงจรรขยายความนำ (OTA) เบอร์ LM13600 และ LM13700<br>และ สัญลักษณ์วงจร [10].....                                  | 22   |
| 2.10 แผนภาพวงจรรขยายความนำ (OTA) เบอร์ NE5517 และ สัญลักษณ์วงจร [11].....                                                 | 23   |
| 2.11 วงจรรขยายความนำที่ออกแบบไว้ โดย Mr. Bhavesh H. Soni<br>และ Ms. Rasika N. Dhavse [6].....                             | 25   |
| 2.12 วงจรรขยายความนำที่ออกแบบไว้ โดย Radwene LAAJIMI [8].....                                                             | 26   |
| 2.13 วงจรรขยายความนำที่ออกแบบไว้ โดย Dhaval Modi และ Jayesh Patel [7].....                                                | 27   |
| 3.1 วงจรรขยายผลต่างพื้นฐานโดยใช้มอสเฟต (ก) nMOS และ (ข) pMOS.....                                                         | 29   |
| 3.2 วงจรรขยายซอร์สร่วม.....                                                                                               | 31   |
| 3.3 วงจรเสมือนสัญญาณขนาดเล็ก.....                                                                                         | 31   |
| 3.4 วงจรรขยายคลาสเอบี โดยใช้มอสเฟต.....                                                                                   | 33   |
| 3.5 (ก) วงจรสะท้อนกระแสแบบพื้นฐาน nMOS และ (ข) วงจรสะท้อนกระแสแบบพื้นฐาน pMOS.....                                        | 34   |
| 3.6 (ก) วงจรสะท้อนกระแสแบบวิลสัน และ (ข) วงจรสะท้อนกระแสแบบวิลสันแบบปรับปรุง.....                                         | 35   |
| 3.7 วงจรสะท้อนกระแสแบบคาสโคด.....                                                                                         | 36   |
| 3.8 (ก) การวิเคราะห์หาค่าความต้านทานเอาต์พุตของวงจรสะท้อนกระแสแบบคาสโคด<br>และ (ข) วงจรสมมูลสำหรับสัญญาณขนาดเล็ก.....     | 36   |
| 4.1 บล็อกไดอะแกรมวงจรรขยายความนำที่นำเสนอ.....                                                                            | 38   |
| 4.2 วงจรรขยายผลต่างโดยใช้ pMOS แบบที่ 1.....                                                                              | 39   |
| 4.3 วงจรรขยายผลต่างโดยใช้ pMOS แบบที่ 2.....                                                                              | 42   |

## สารบัญรูป(ต่อ)

| รูปที่                                                                                                                           | หน้า |
|----------------------------------------------------------------------------------------------------------------------------------|------|
| 4.4 วงจรเสมือนสัญญาณขนาดเล็กของวงจรขยายผลต่าง แบบที่ 2.....                                                                      | 43   |
| 4.5 (ก) วงจรเสมือนของวงจรขยายแรงดัน และ (ข) วงจรเสมือนของวงจรขยายความนำถ่ายโอน.....                                              | 45   |
| 4.6 ความสัมพันธ์ระหว่างกระแสเดรนกับแรงดันตกคร่อมระหว่างขั้วเดรนกับขั้วซอร์ส<br>ที่แรงดันตกคร่อมขั้วเกิดกับขั้วซอร์สค่าต่างๆ..... | 46   |
| 4.7 วงจรขยายผลต่าง แบบที่ 2 ที่มีตัวเก็บประจุแฝง.....                                                                            | 47   |
| 4.8 (ก) วงจรขยายซอร์สรวม และ (ข) วงจรเสมือนของวงจรขยายซอร์สรวม.....                                                              | 50   |
| 4.9 วงจรภาคเอาต์พุตคลาสเอบี.....                                                                                                 | 52   |
| 4.10 วงจรแหล่งกำเนิดกระแสที่ใช้ในวงจร OTA.....                                                                                   | 54   |
| 4.11 วงจรขยายความนำที่สมบูรณ์.....                                                                                               | 55   |
| 4.12 บล็อกไดอะแกรมของวงจรรวม.....                                                                                                | 56   |
| 5.1 การส่งผ่านสัญญาณแรงดันที่การปรับจูนกระแสไบอัสค่าต่างๆ เมื่อป้อนสัญญาณแรงดัน<br>อินพุตที่ขาบวก.....                           | 60   |
| 5.2 การส่งผ่านสัญญาณแรงดันที่การปรับจูนกระแสไบอัสค่าต่างๆ เมื่อป้อนสัญญาณแรงดัน<br>อินพุตที่ขาลบ.....                            | 60   |
| 5.3 ความสัมพันธ์ระหว่างอัตราขยายแรงดันกับกระแสไบอัสค่าต่างๆ.....                                                                 | 61   |
| 5.4 วงจรที่ใช้ในการทดสอบการส่งผ่านสัญญาณแรงดัน ที่โหลดความต้านทานค่าต่างๆ.....                                                   | 62   |
| 5.5 การส่งผ่านสัญญาณแรงดันที่โหลดความต้านทานค่าต่างๆ.....                                                                        | 62   |
| 5.6 ความสัมพันธ์ระหว่างอัตราขยายแรงดันกับโหลดความต้านทานค่าต่างๆ.....                                                            | 63   |
| 5.7 การส่งผ่านความนำถ่ายโอนที่การปรับจูนกระแสไบอัสค่าต่างๆ เมื่อป้อนสัญญาณแรงดันอินพุต<br>ที่ขาบวก.....                          | 64   |
| 5.8 การส่งผ่านความนำถ่ายโอนที่การปรับจูนกระแสไบอัสค่าต่างๆ เมื่อป้อนสัญญาณแรงดันอินพุต<br>ที่ขาลบ.....                           | 64   |
| 5.9 ความสัมพันธ์ระหว่างอัตราขยายความนำถ่ายโอนกับกระแสไบอัสค่าต่างๆ.....                                                          | 65   |
| 5.10 การส่งผ่านความนำถ่ายโอน ที่โหลดความต้านทานค่าต่างๆ.....                                                                     | 66   |
| 5.11 ความสัมพันธ์ระหว่าง อัตราขยายความนำถ่ายโอน ที่โหลดความต้านทานค่าต่างๆ.....                                                  | 66   |
| 5.12 วงจรที่ใช้ในการทดสอบอัตรา slew ที่โหลดภาระ คือ ตัวเก็บประจุขนาด 5 pF.....                                                   | 67   |
| 5.13 อัตรา slew ที่โหลดภาระ คือ ตัวเก็บประจุ 5 pF.....                                                                           | 67   |
| 5.14 ผลการตอบสนองความถี่.....                                                                                                    | 68   |
| 5.15 การส่งผ่านสัญญาณแรงดัน เมื่อป้อนสัญญาณแรงดันอินพุตที่ขาบวก.....                                                             | 69   |



## สารบัญรูป(ต่อ)

| รูปที่                                                                                          | หน้า |
|-------------------------------------------------------------------------------------------------|------|
| 5.16 การส่งผ่านสัญญาณแรงดัน เมื่อป้อนสัญญาณแรงดันอินพุตที่ขาลบ.....                             | 69   |
| 5.17 การส่งผ่านสัญญาณแรงดัน ที่โหลดความต้านทานเท่ากับ $1k\Omega$ .....                          | 70   |
| 5.18 การส่งผ่านสัญญาณแรงดัน ที่โหลดความต้านทานเท่ากับ $10k\Omega$ .....                         | 70   |
| 5.19 การส่งผ่านสัญญาณแรงดัน ที่โหลดความต้านทานเท่ากับ $100k\Omega$ .....                        | 71   |
| 5.20 ความสัมพันธ์ระหว่างอัตราขยายแรงดันของวงจรรวมทั้งสามภาค กับโหลดความต้านทาน<br>ค่าต่างๆ..... | 71   |
| 5.21 การส่งผ่านความนำถ่ายโอนของวงจรรวมทั้งสามภาค เมื่อป้อนสัญญาณแรงดันอินพุตที่ขาบวก...72       |      |
| 5.22 การส่งผ่านความนำถ่ายโอนของวงจรรวมทั้งสามภาค เมื่อป้อนสัญญาณแรงดันอินพุตที่ขาลบ....72       |      |
| 5.23 การส่งผ่านความนำถ่ายโอน ที่โหลดความต้านทาน $5k\Omega$ .....                                | 73   |
| 5.24 การส่งผ่านความนำถ่ายโอน ที่โหลดความต้านทาน $10k\Omega$ .....                               | 73   |
| 5.25 การส่งผ่านความนำถ่ายโอน ที่โหลดความต้านทาน $100k\Omega$ .....                              | 74   |
| 5.26 ความสัมพันธ์ระหว่างอัตราขยายความนำถ่ายโอน กับโหลดความต้านทานค่าต่างๆ.....                  | 74   |
| 5.27 อัตรา slew ของวงจรรวมทั้งสามภาค ที่โหลดภาระ คือ ตัวเก็บประจุ $5\text{ pF}$ .....           | 75   |
| 5.28 ผลการตอบสนองความถี่ของวงจรรวมทั้งสามภาค.....                                               | 76   |

บทที่ 1

บทนำ

1.1 ความเป็นมาและความสำคัญของปัญหา

ในปัจจุบันวงจรรขยายสัญญาณ (Signal Amplifier) เป็นวงจรที่ใช้กันอย่างแพร่หลาย เนื่องจากเป็นวงจรที่มีความสำคัญวงจรหนึ่งที่ใช้ในการขยายสัญญาณทางไฟฟ้าให้มีขนาดที่เหมาะสม และสามารถนำไปใช้งานในด้านต่างๆ ได้ โดยทั่วไปสัญญาณขนาดเล็กส่วนใหญ่เกิดจากการเปลี่ยนแปลงปริมาณทางฟิสิกส์ เช่น อุณหภูมิ ความดันบรรยากาศ ระดับเสียง และ ความเข้มแสง เป็นต้น สัญญาณขนาดเล็กเหล่านี้จะถูกเปลี่ยนเป็นรูปแบบสัญญาณทางไฟฟ้า ซึ่งวงจรที่ทำหน้าที่ในภาคแรกในการขยายสัญญาณดังกล่าว คือ วงจรรขยายสัญญาณเอง วงจรรขยายสัญญาณสามารถแบ่งตามลักษณะการทำงานได้เป็น 4 ชนิด ดังตารางที่ 1.1

ตารางที่ 1.1 วงจรรขยายสัญญาณ

| วงจร                                                       | อินพุต | เอาต์พุต | $R_{in}$ | $R_{out}$ | อัตราขยาย                      |
|------------------------------------------------------------|--------|----------|----------|-----------|--------------------------------|
| วงจรรขยายแรงดัน<br>(voltage amplifier)                     | แรงดัน | แรงดัน   | $\infty$ | 0         | $A_v = \frac{V_{out}}{V_{in}}$ |
| วงจรรขยายกระแส<br>(current amplifier)                      | กระแส  | กระแส    | 0        | $\infty$  | $A_i = \frac{I_{out}}{I_{in}}$ |
| วงจรรขยายความนำถ่ายโอน<br>(transconductance amplifier)     | แรงดัน | กระแส    | $\infty$ | $\infty$  | $G_M = \frac{I_{out}}{V_{in}}$ |
| วงจรรขยายความต้านทานถ่ายโอน<br>(transresistance amplifier) | กระแส  | แรงดัน   | 0        | 0         | $R_M = \frac{V_{out}}{I_{in}}$ |

วงจรรขยายสัญญาณที่เป็นที่รู้จักและนิยมใช้กันมากที่สุด คือ ออปแอมป์ (Op-Amp) โดยที่ออปแอมป์ในความเข้าใจของบุคคลทั่วไป ได้แก่ วงจรรขยายประเภทวงจรรขยายแรงดัน แต่อีกหนึ่งวงจรที่ยังไม่แพร่หลายมากนัก คือ วงจรรขยายความนำถ่ายโอน (Operational Transconductance Amplifier : OTA)

วงจรรขยายความนำถ่ายโอน (OTA) ที่ได้รับความนิยม ได้แก่ CA3080 LM13600 และ LM13700 เป็นต้น เนื่องจาก วงจรรขยายความนำถ่ายโอน มีคุณสมบัติที่สามารถขับโหลดตัวเก็บประจุได้ดีกว่าออปแอมป์ และสามารถนำไปใช้เป็นส่วนหนึ่งของวงจรต่างๆ เช่น วงจรกรองความถี่ การส่งสัญญาณในสายส่ง ซึ่งจะทำให้สายส่งนั้นมีขนาดยาวขึ้นเมื่อเทียบกับการใช้งานโดยออปแอมป์ เป็นต้น



รวมถึงการนำเอาวงจรขยายความนำเข้าไปแทนที่ออปแอมป์ เนื่องจากวงจรขยายความนำถ่ายโอนที่มีจำหน่ายในเชิงพาณิชย์เหล่านี้ส่วนใหญ่ถูกออกแบบและประกอบขึ้นด้วยเทคโนโลยีไบโพลาร์ทรานซิสเตอร์ แต่เนื่องจากเทคโนโลยีไบโพลาร์ทรานซิสเตอร์นั้นมีข้อเสียหลายอย่าง เช่น ความหนาแน่นของตัวอุปกรณ์ก็ถูกจำกัดด้วยกระบวนการสร้าง และตัวโครงสร้างของไบโพลาร์ทรานซิสเตอร์ ต้องใช้กระบวนการสร้างหลายขั้นตอน ทำให้ต้องใช้เวลาในการสร้างมาก กระบวนการสร้างที่ยุ่งยาก และค่าใช้จ่ายที่สูง เป็นต้น และในปัจจุบันวงจรขยายความนำถ่ายโอนที่มีขายในเชิงพาณิชย์นั้นมีเขาปรับปรุงค่าอัตราขยายความนำถ่ายโอนจากภายนอกทั้งสิ้น

จากปัญหาดังกล่าวข้างต้น ทำให้การพัฒนางจรขยายความนำถ่ายโอน จึงเป็นเรื่องที่น่าสนใจ


โดยในวิทยานิพนธ์ฉบับนี้จะมุ่งเน้นไปในทางด้านการพัฒนางจรโดยใช้เทคโนโลยีมอสทรานซิสเตอร์เข้าไปแทนที่เทคโนโลยีเดิม และมีเขาปรับปรุงค่าอัตราขยายความนำถ่ายโอนอยู่ภายใน รวมทั้งตัววงจรสามารถเป็นวงจรขยายความนำถ่ายโอนที่มีคุณสมบัติทางไฟฟ้าต่างๆ ที่ดีเมื่อเทียบกับ วงจรขยายความนำถ่ายโอนที่มีจำหน่ายโดยทั่วไป และสามารถนำไปสร้างเป็นวงจรรวมซิลิกอนได้ในอนาคต สุดท้ายวงจรขยายความนำถ่ายโอนที่น่าเสนอในวิทยานิพนธ์นี้ ถูกออกแบบให้มีค่าอัตราขยายที่สูง เมื่อเทียบกับวงจรขยายความนำถ่ายโอนในปัจจุบัน และบทความวารสารต่างๆ สุดท้ายจะนำมาประยุกต์ใช้งานเป็นวงจรขยายแบบกลับเฟส โดยให้มีค่าอัตราขยายแรงดันเท่ากับ 1 หรือ unity gain inverter circuit ได้ ซึ่งในปัจจุบันการนำวงจรขยาย 2 วงจร ต่อร่วมกัน 2 สถานะ สถานะที่ 2 ของวงจรที่ขาอินพุตจะมีค่าตัวเก็บประจุแฝงอยู่ภายใน ซึ่งถ้าหากใช้ ออปแอมป์ ในการต่อ จะทำให้ต้องใช้สายไฟเพื่อเชื่อมต่อกับวงจรขยายอีกตัว 1 ที่สั้น เนื่องจาก วงจรขยายแรงดัน ไม่สามารถขับโหลดตัวเก็บประจุได้ดี เมื่อเทียบกับ วงจรขยายความนำถ่ายโอน ที่สามารถขับโหลดตัวเก็บประจุได้ดีกว่า ดังนั้นระยะห่าง ระหว่าง วงจรขยายทั้ง 2 ก็จะห่างกันมากขึ้น ซึ่งสามารถนำไปใช้งานได้หลากหลายนั่นเอง

## 1.2 ความมุ่งหมายและวัตถุประสงค์ของการศึกษา

- ศึกษาและพัฒนาทักษะความรู้ ความเข้าใจในการออกแบบวงจร โดยใช้ มอสเฟต
- นำเสนอหลักการ และแนวความคิดในการออกแบบวงจรขยายความนำถ่ายโอน โดยใช้เทคโนโลยีมอสทรานซิสเตอร์
- ออกแบบวงจรขยายความนำถ่ายโอนให้มีค่าอัตราขยายสูง และสามารถนำไปแทนที่ออปแอมป์ในบางโหมดการทำงานได้

### 1.3 ทฤษฎี หรือแนวความคิดที่ใช้ในการวิจัย

จากการที่ได้ทำการศึกษา วิจัย และออกแบบวงจรขยายความนำถ่ายโอน ในวิทยานิพนธ์ฉบับนี้ได้ใช้หลักการการออกแบบวงจรขยายความนำถ่ายโอน โดยใช้เทคโนโลยีมอสทรานซิสเตอร์ 0.35 ไมโครเมตร โดยวงจรจะประกอบไปด้วยภาคแรก ที่ทำหน้าที่รับสัญญาณแรงดันอินพุตจากภายนอก โดยได้นำเอาวงจรขยายผลต่าง (Differential input circuit) มาใช้ในส่วนนี้ เพื่อให้ค่าอัตราขยายความนำถ่ายโอนของวงจรมีค่าสูงขึ้น จึงจำเป็นต้องออกแบบวงจรขยายในภาคถัดไป เพื่อทำหน้าที่ขยายสัญญาณให้มีค่าสูงขึ้น โดยได้นำเอาวงจรขยายซอร์สร่วม (Common source amplifier) มาใช้ในส่วนนี้ และเพื่อให้วงจรรวมมีประสิทธิภาพดีขึ้น จึงนำเอาวงจรขยายคลาสเอบี (Class AB Amplifier) เข้ามาเป็นส่วนสุดท้าย ทั้งนี้ค่าอัตราขยายความนำจะมีค่ามากขึ้นตามกระแสที่ได้รับจากวงจรกำเนิดกระแสที่สร้างขึ้นจากมอสทรานซิสเตอร์ที่ทำงานในโหมดอิมิตัว (Enhancement Mode) และวงจรสะท้อนกระแสพื้นฐาน (Current mirror circuit) ที่ทำหน้าที่เป็นแหล่งจ่ายกระแสทั้งระบบ สุดท้ายนี้วงจรขยายความนำได้ถูกออกแบบโดยผ่านโปรแกรม Cadence orcad pspice ซึ่งสามารถแสดงหลักการออกแบบดังบล็อกไดอะแกรมดังรูปที่ 1.1



รูปที่ 1.1 แผนผังควบคุม

### 1.4 ขอบเขตการวิจัย

วิทยานิพนธ์ฉบับนี้มุ่งพัฒนางจรขยายความนำถ่ายโอน เพื่อให้วงจรมีความเหมาะสมที่จะนำไปสร้างเป็นวงจรรวมซิลิกอน โดยใช้เทคโนโลยีซีมอสทรานซิสเตอร์ ในการออกแบบ โดยวิทยานิพนธ์ฉบับนี้จะประกอบไปด้วย

บทที่ 1 จะกล่าวถึงความเป็นมา และปัญหาที่ต้องการทำการวิจัยเกี่ยวกับวงจรขยายความนำถ่ายโอนที่ได้นำเสนอในวิทยานิพนธ์ โดยกล่าวถึงวิธีการแก้ปัญหาที่ใช้ในวิทยานิพนธ์

บทที่ 2 สืบเนื่องจากวงจรขยายความนำถ่ายโอนที่ทำการออกแบบ ในวิทยานิพนธ์ฉบับนี้ ได้ใช้ทรานซิสเตอร์โครงสร้างแบบ MOSFET ในการออกแบบ จึงได้ทำการอธิบายโครงสร้าง และคุณสมบัติทางไฟฟ้าบางส่วนที่สำคัญในการออกแบบวงจรขยายความนำถ่ายโอน และได้ทำการศึกษาวงจรรวมวงจรขยายความนำถ่ายโอน ที่มีจำหน่ายในปัจจุบัน รวมถึงผลงานวิจัยที่เกี่ยวข้องกับการออกแบบวงจรรวมวงจรขยายความนำถ่ายโอน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



บทที่ 3 เป็นการนำเสนอวงจรย่อยต่างๆและคุณสมบัติทางไฟฟ้าที่จำเป็น ที่ใช้ในการประกอบเป็นวงจรขยายความนำถ่ายโอน ในวิทยานิพนธ์ฉบับนี้ ซึ่งประกอบไปด้วยบล็อกของวงจรขยายผลต่าง วงจรสะท้อนกระแสแบบต่างๆ วงจรกำเนิดกระแส และวงจรขยายซอร์สรวม

บทที่ 4 เป็นการนำเสนอการออกแบบวงจรขยายความนำถ่ายโอนของวิทยานิพนธ์ โดยทำการวิเคราะห์คุณสมบัติของวงจรย่อยในแต่ละวงจร และนำมาประกอบเป็นวงจรขยายความนำถ่ายโอน เพื่อที่จะนำไปวิเคราะห์คุณสมบัติทางไฟฟ้าของวงจร

บทที่ 5 เป็นการนำเสนอผลการทดสอบคุณทางไฟฟ้าของวงจรที่ได้นำเสนอในบทที่ 4 โดยในการทดสอบจะใช้โปรแกรม Cadence Orcad Pspice ด้วยแบบจำลอง

บทที่ 6 กล่าวถึงสรุป โดยการเปรียบเทียบวงจรขยายความนำถ่ายโอนของวิทยานิพนธ์เทียบกับที่มีจำหน่ายตามท้องตลาด และ วิจัยรณวงจรที่ได้ทำการสร้างในวิทยานิพนธ์ รวมทั้งแสดงแนวทางในการพัฒนาต่อไป



## บทที่ 2

# ทฤษฎีและการทำงานเบื้องต้นของมอสเฟต

### 2.1 เรื่องทั่วไปของมอสเฟต

วิทยานิพนธ์ฉบับนี้ได้ใช้สิ่งประดิษฐ์สารกึ่งตัวชนิดผลของสนามไฟฟ้าที่เป็นรู้จักกันว่า Metal Oxide Semiconductor Field Effect Transistor (MOSFET) หรือทรานซิสเตอร์ชนิดมอสเฟต ซึ่งเป็นทรานซิสเตอร์ที่ได้รับความนิยมอย่างมาก โดยในการออกแบบวงจรขยายความนำที่ได้นำมอสเฟตมาออกแบบเป็นวงจรรวม จึงจำเป็นต้องอธิบายถึงโครงสร้างและหลักการทำงานที่สำคัญของอุปกรณ์สารกึ่งตัวนำประเภทนี้ เพื่อให้เข้าใจถึงหลักการทำงานของทรานซิสเตอร์ในวงจรที่ออกแบบขึ้น ในปัจจุบันนี้ทรานซิสเตอร์แบบมอสเฟสมีบทบาทสำคัญในการสร้างวงจรรวมเป็นอย่างมาก เนื่องจากเป็นอุปกรณ์สารกึ่งตัวนำที่ใช้พื้นที่ในการสร้างบนแผ่นผลึกซิลิกอนน้อย ทำให้สามารถลดขนาดพื้นที่บนแผ่นผลึกซิลิกอนในการสร้างวงจรรวม หรือเพิ่มจำนวนตัวอุปกรณ์ให้มากขึ้นในพื้นที่ของแผ่นผลึกซิลิกอนที่มีขนาดจำกัด และมีข้อดีหลายอย่างเมื่อเทียบกับไบโพลาร์ทรานซิสเตอร์ คือ

1. มีสัญญาณรบกวน (noise) ที่ต่ำกว่า
2. ไม่เกิดสภาวะวิ่งหนีเชิงความร้อน (Thermal Runaway)
3. ผลิตได้ง่ายกว่า และใช้พื้นที่น้อยกว่า ในการผลิตเป็นวงจรรวม เมื่อเทียบกับไบโพลาร์ทรานซิสเตอร์ และมอสเฟตสามารถใช้แทนตัวต้านทานและตัวเก็บประจุไฟฟ้าได้ จากการควบคุมแรงดันไฟฟ้าของมอสเฟต
4. มีความต้านทานด้านขาเข้าที่สูงมากที่ความถี่ต่ำ โดยมีค่ามากกว่า  $100\text{G}\Omega$
5. มีความผิดเพี้ยน (Distortion) ที่ต่ำ และมีผลจากการมอดูเลตระหว่างกัน (Intermodulation product) ที่น้อย
6. มีพิสัยพลวัต (Dynamic range) ที่สูงมากกว่า  $100\text{ dB}$  สามารถขยายสัญญาณขนาดเล็กได้ดี เนื่องจากมีสัญญาณรบกวนที่ต่ำ และสามารถขยายสัญญาณขนาดใหญ่ได้ดี เนื่องจากไม่มี (Intermodulation product)
7. สามารถใช้เป็นสวิตช์ที่ไม่มีออฟเซต (Offset) เลย

ส่วนข้อเสีย นั้น มีอัตราขยายความนำที่ต่ำกว่าไบโพลาร์ทรานซิสเตอร์ เพราะ มีความถี่ที่อัตราขยายแรงดันเท่ากับ 1 (Gain-bandwidth product หรือ Unity gain- bandwidth) ที่ต่ำกว่าไบโพลาร์ทรานซิสเตอร์

มอสเฟต (MOSFET) จัดเป็นทรานซิสเตอร์ประเภทหนึ่งของ ทรานซิสเตอร์ชนิดผลของสนามไฟฟ้า (Field Effect Transistor : FET) เป็นทรานซิสเตอร์ชนิดพิเศษที่มีประจุชนิดเดียวในการเอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



นำไฟฟ้า (Unipolar Devices) ทำงานแตกต่างจากทรานซิสเตอร์ชนิดสองรอยต่อ (BJTS) ตรงที่การควบคุมกระแสให้ไหลผ่านเฟต ควบคุมโดยป้อนแรงดันที่เกิดของเฟต แรงดันเกตนี้นี้จะทำหน้าที่ควบคุมปริมาณของสนามไฟฟ้าระหว่างรอยต่อให้เพิ่มขึ้นหรือลดลง ซึ่งจะขอกกล่าวไว้ในหัวข้อ 2.2 เฟตสามารถแบ่งออกตามลักษณะโครงสร้าง ได้ดังนี้

1. ทรานซิสเตอร์สนามไฟฟ้าชนิดรอยต่อ (Junction Field Effect Transistor :JFET)

- ชนิดเอ็น (N – Channel)
- ชนิดพี (P – Channel)

2. ทรานซิสเตอร์สนามไฟฟ้าชนิดโลหะ-ออกไซด์-สารกึ่งตัวนำ (Metal Oxide Semiconductor FET :MOSFET)

2.1. Depletion Mode

- ชนิดเอ็น (N – Channel)
- ชนิดพี (P – Channel)

2.2. Enhancement Mode

- ชนิดเอ็น (N – Channel)
- ชนิดพี (P – Channel)


ในวิทยานิพนธ์ฉบับนี้ได้นำทรานซิสเตอร์ชนิดผลของสนามไฟฟ้าแบบมอสเฟตในโหมดเอ็น-ฮานซ์เมนต์ (E-MOSFET) ในการออกแบบวงจรขยายความนำ ทั้งนี้ในส่วนโครงสร้างและรายละเอียดต่างๆของมอสเฟตในโหมดดีพลีชัน จะไม่กล่าวถึง ณ ที่นี้

## 2.2 โครงสร้างของมอสเฟต โหมดเอ็นฮานซ์เมนต์ (E-MOSFET)


ในหัวข้อนี้จะกล่าวถึงโครงสร้างของอีมอสเฟต โดยในวิทยานิพนธ์ฉบับนี้จะขอเรียกว่า มอสเฟต ซึ่งจะประกอบไปด้วยขั้วทั้งสี่ คือ ขั้วเกต (Gate), ขั้วซอร์ส (Source), ขั้วเดรน (Drain) และขั้วบอดี้ (Body) ดังรูปที่ 2.1 (ก) และ (ข) แสดงภาพตัดขวางของมอสเฟต ชนิดเอ็น (nMOS) และชนิดพี (pMOS) จากรูปที่ 2.1 (ก) ที่ได้จะเป็น nMOS สัญลักษณ์ L คือความยาวของช่องทางเดินกระแสภายในมอสเฟต โดยที่ L เป็นตัวบ่งบอกถึงขนาดวิกฤต (Critical Dimension : CD) ของเทคโนโลยีในการผลิตวงจรรวม ณ เวลานั้นๆ จากรูปที่ 2.2 แสดงถึงโครงสร้างของ nMOS ในรูปแบบสามมิติ สังเกตได้ว่า W คือความกว้างของมอสเฟต ทั้งนี้สิ่งที่น่าสนใจเกี่ยวกับมอสเฟต คือ โครงสร้างที่สมมาตรกันโดยไม่่ว่าจะพิจารณาจากขั้วซอร์สไปยังขั้วเดรน หรือขั้วเดรนไปยังขั้วซอร์ส มอสเฟต จะมีลักษณะเหมือนกันทุกอย่าง ดังนั้นจึงทำให้ขั้วซอร์สและขั้วเดรนสามารถสลับที่กันได้โดยไม่ทำให้การทำงานของ มอสเฟต เปลี่ยนแปลง เป็นที่ทราบกันว่า กรณี nMOS เราจะป้อนแรงดันค่าสูงที่ขั้วเดรน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

และค่าต่ำที่ชั่วขณะ ซึ่งตรงกันข้ามกับกรณี pMOS ดังนั้นการพิจารณาขีดเตรนและชั่วขณะของ มอสเฟต ขึ้นอยู่กับแรงดันไฟฟ้าที่ป้อนให้ขาทั้งสองนี้ [1-4]



รูปที่ 2.1 ภาพตัดขวางของ (ก) nMOS และ (ข) pMOS




รูปที่ 2.2 โครงสร้าง nMOS ในรูปแบบสามมิติ

จากสัญลักษณ์ที่ใช้แทน มอสเฟต ที่มีอยู่หลากหลายแบบ ดังรูปที่ 2.3 แสดงสัญลักษณ์ของ มอสเฟต และขาทั้งสาม ทั้ง nMOS และ pMOS โดยขั้วบอดี้จะเชื่อมต่อกับชั่วขณะ โดยทั้งนี้ สัญลักษณ์แบบสามขั้วเป็นที่นิยมใช้กันมากที่สุด

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้





รูปที่ 2.3 สัญลักษณ์ของ มอสเฟต (ก) nMOS และ (ข) pMOS

## 2.3 หลักการทำงานและคุณสมบัติทางไฟฟ้าของมอสเฟต

หลักการทำงานและคุณสมบัติทางไฟฟ้าของ มอสเฟต เป็นสิ่งที่จำเป็นต้องศึกษาและทำความเข้าใจ เพื่อที่จะสามารถนำไปใช้งานได้อย่างถูกต้อง และนำไปสู่การออกแบบเป็นวงจรขยายความนำที่มีประสิทธิภาพ โดยในหัวข้อนี้จะข้อมกล่าวถึงหลักการทำงานของมอสเฟต ทั้งชนิด เอ็น และ พี ตามลำดับ รวมถึงคุณสมบัติทางไฟฟ้าเบื้องต้นที่จำเป็นในการออกแบบและวิเคราะห์วงจรขยายความนำ

### 2.3.1 หลักการทำงานของมอสเฟต

เนื่องจากมอสเฟตทรานซิสเตอร์เป็นอุปกรณ์ที่เปลี่ยนแรงดันขาเข้า ( $V_{GS}$ ) ไปเป็นกระแส ( $I_D$ ) โดยสามารถแบ่งการทำงานของ มอสเฟต ออกเป็น 3 โหมด คือ

1. โหมดคัตออฟ (Cutoff mode) เงื่อนไขการทำงาน  $V_{GS} < V_T$  เมื่อ  $V_T$  คือ แรงดันขีดเริ่ม ทำให้ กระแสเดรน ( $I_D$ ) มีค่าเท่ากับ ศูนย์
2. โหมดเชิงเส้น (Linear mode) เงื่อนไขการทำงาน  $V_{DS} \leq (V_{GS} - V_T)$  ดังนั้นสามารถหาค่า กระแสเดรน ( $I_D$ ) ได้จากสมการที่ 2.1


$$I_D = \mu C_{ox} \frac{W}{L} \left[ (V_{GS} - V_T) V_{DS} - \frac{V_{DS}^2}{2} \right] \quad (2.1)$$

3. โหมดอิ่มตัว (Saturated mode) เงื่อนไขการทำงาน  $V_{DS} \geq (V_{GS} - V_T)$  ดังนั้นสามารถหาค่า กระแสเดรน ( $I_D$ ) ได้จากสมการที่ 2.2

$$I_D = \frac{1}{2} \mu C_{ox} \frac{W}{L} (V_{GS} - V_T)^2 (1 + \lambda V_{DS}) \quad (2.2)$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

|                 |     |                                                                    |
|-----------------|-----|--------------------------------------------------------------------|
| โดยที่ $\mu$    | คือ | สภาพคล่องตัวของพาหะในช่องทางเดินกระแส ( $\text{cm}^2/\text{V.s}$ ) |
| $C_{\text{ox}}$ | คือ | ค่าความจุไฟฟ้าในช่องทางเดินกระแส ( $\text{F}/\text{cm}^2$ )        |
| $W$             | คือ | ค่าความกว้างของช่องทางเดินกระแส ( $\text{cm}$ )                    |
| $L$             | คือ | ค่าความยาวของช่องทางเดินกระแส ( $\text{cm}$ )                      |
| $\lambda$       | คือ | ค่า Channel Length Modulation factor ( $\text{V}^{-1}$ )           |



รูปที่ 2.4 ความสัมพันธ์ระหว่าง แรงดันตกคร่อมขั้วเดรนกับขอร์ส ( $V_{\text{DS}}$ ) เทียบกับกระแสเดรน ( $I_{\text{D}}$ ) ของ nMOS และ pMOS

จากสมการที่ 2.2 ค่ากระแสเดรนจะขึ้นอยู่กับค่าแรงดันที่ขั้วเกตกับขอร์ส ( $V_{\text{GS}}$ ) และแรงดันตกคร่อมขั้วเดรนกับขอร์ส ( $V_{\text{DS}}$ ) เมื่อกำหนดให้แรงดันขีดเริ่มของทรานซิสเตอร์มีค่าคงที่ ดังรูปที่ 2.4 (ก) และ (ข) ได้แสดงถึงกราฟความสัมพันธ์ระหว่างแรงดันขั้วเดรนกับขอร์ส ( $V_{\text{DS}}$ ) เทียบกับกระแสเดรน ( $I_{\text{D}}$ ) ที่ค่าแรงดันที่ขั้วเกตกับขอร์ส ( $V_{\text{GS}}$ ) ค่าต่างๆ ของมอสเฟตชนิดเอ็น และชนิดพี ตามลำดับ จากรูปเราสามารถหาจุดการทำงานของมอสเฟตได้จากการใช้เส้นโหลด (load line) ลากทับบนเส้นกราฟคุณสมบัติของมอสเฟต และหาค่ากระแสอิมิตัวของมอสเฟตได้ เมื่อสมมุติว่าแรงดัน  $V_{\text{DS}}$  มีค่าเท่ากับศูนย์ จะได้จุดบนแกนของกระแสเดรน และหาค่าแรงดัน  $V_{\text{DS(MAX)}}$  อิมิตัว จากการสมมุติให้กระแสเดรนนั้นมีค่าเท่ากับศูนย์ ( $V_{\text{DS(sat)}} < V_{\text{DS}}$ ) จะได้จุดบนแกน  $V_{\text{DS}}$  เมื่อทำการลากเส้นจากจุดทั้งสองมาตัดกันที่แรงดัน  $V_{\text{GS}}$  ค่าต่างๆ ทำให้สามารถทราบได้ว่ามอสเฟตกำลังทำงานในโหมดอะไร


ในการนำมอสเฟตสองตัวขึ้นไปมาต่อเป็นวงจรนั้น ค่าแรงดันไบอัสที่ฐานรองเทียบกับขั้วขอร์ส ( $V_{\text{SB}}$ ) จะมีความสำคัญในการพิจารณาค่าแรงดันขีดเริ่มของมอสเฟตในแต่ละตัว เมื่อนำขั้วฐานรองของมอสเฟตแต่ละตัวในวงจร มาต่อร่วมกับจุดอ้างอิงเดียวกัน ทำให้ค่าแรงดัน  $V_{\text{SB}}$  ของมอส



เฟตแต่ละตัวมีค่าไม่เท่ากัน ส่งผลให้แรงดันขีดเริ่มของมอสเฟตนั้นมีค่าไม่เท่ากันด้วย ตามสมการที่ 2.3

$$V_T = V_{T0} + \gamma(\sqrt{2|\phi_F| + V_{SB}} - \sqrt{2|\phi_F|}) \quad (2.3)$$

|        |           |     |                                                              |
|--------|-----------|-----|--------------------------------------------------------------|
| โดยที่ | $V_T$     | คือ | ค่าแรงดันขีดเริ่มของมอสเฟต (V)                               |
|        | $V_{T0}$  | คือ | ค่าแรงดันขีดเริ่มของมอสเฟต เมื่อไม่มีการไบอัสที่ซั้วบอดี (V) |
|        | $\gamma$  | คือ | ค่าพารามิเตอร์ที่มีผลต่อฐานรอง ( $V^{1/2}$ )                 |
|        | $2\phi_F$ | คือ | ค่า ศักดาไฟฟ้าที่ผิว (V)                                     |



รูปที่ 2.5 ความสัมพันธ์ระหว่างแรงดัน  $V_{GS}$  เทียบกับ  $I_D$  ที่ค่าแรงดัน  $V_{SB}$  ค่าต่างๆ


จากสมการที่ 2.3 สามารถแสดงกราฟความสัมพันธ์ระหว่างแรงดัน  $V_{GS}$  เทียบกับ  $I_D$  ที่ค่าแรงดัน  $V_{SB}$  ค่าต่างๆ ดังรูปที่ 2.5 ดังนั้น การต่อวงจรลักษณะนี้จะทำให้อิมอสเฟตทำงานในโหมดที่ต้องการนั้นผิดพลาดได้ เนื่องจากค่าแรงดันขีดเริ่มที่มีค่าเปลี่ยนไป จึงควรทำให้ค่าแรงดัน  $V_{SB}$  มีค่าเป็นศูนย์ก่อน

### 2.3.2 ตัวเก็บประจุแฝงภายในมอสเฟต

ตัวเก็บประจุแฝง (Parasitic capacitor) ภายในมอสเฟต มีบทบาทอย่างมากในการตอบสนองความถี่ของมอสเฟต รูปที่ 2.6 (ก) และ (ข) แสดงตัวเก็บประจุแฝงต่างๆ ตัวเก็บประจุแฝง  $C_{gb}$  เป็นตัวเก็บประจุแฝงที่เกิดขึ้นระหว่างขั้วเกตและขั้วบอดีและมีค่าขึ้นอยู่กับ  $V_{GS}$  กล่าวคือ  $V_{GS} < V_T$  ค่าของ  $C_{gb}$  สามารถหาโดย

$$C_{sb}|_{V_{GS} < V_T} = \frac{C_{ox}WL}{\sqrt{1 + 2V_{GS}C_{ox}^2 / qN_A \epsilon_{si}}} \quad (2.4)$$

เมื่อ  $V_{GS} > V_T$  ช่องทางเดินกระแสจะถูกสร้างขึ้น เนื่องจากช่องทางเดินกระแสสามารถพิจารณาเป็นชั้นตัวนำ จึงทำหน้าที่กั้นขั้วเกตและขั้วบอดี้ออกจากกัน ดังนั้นส่งผลให้  $C_{sb}$  เท่ากับศูนย์



รูปที่ 2.6 ตัวเก็บประจุแฝงภายใน มอสเฟต

ตัวเก็บประจุแฝง  $C_{sb}$  และ  $C_{db}$  คือตัวเก็บประจुरอยต่อ (Junction capacitor :  $C_J$ ) ที่เกิดขึ้นบริเวณรอยต่อระหว่างสารชนิดพีและสารชนิดเอ็น ตัวเก็บประจุแฝงทั้งสองมีค่าเป็น

$$C_{sb} = \frac{AC_{JO}}{(1 + V_{SB} / \phi_B)^m} \quad (2.5)$$

$$C_{db} = \frac{AC_{JO}}{(1 + V_{DB} / \phi_B)^m} \quad (2.6)$$

|        |          |     |                                                                                                                                                                         |
|--------|----------|-----|-------------------------------------------------------------------------------------------------------------------------------------------------------------------------|
| โดยที่ | A        | คือ | พื้นที่ผิวรอยต่อ ( $m^2$ )                                                                                                                                              |
|        | $C_{JO}$ | คือ | ค่าของตัวเก็บประจुरอยต่อในสภาวะสมดุล (Equilibrium) (F/m)                                                                                                                |
|        | $V_{SB}$ | คือ | ความต่างศักย์ระหว่างขั้วซอร์สและขั้วบอดี้ (V)                                                                                                                           |
|        | $V_{DB}$ | คือ | ความต่างศักย์ระหว่างขั้วเดรนและขั้วบอดี้ (V)                                                                                                                            |
|        | $\phi_B$ | คือ | ศักดาไฟฟ้าภายในรอยต่อ (Junction built-in voltage : V) โดยที่ m คือ $\phi_{ms}$ ซึ่งจะมีค่าอยู่ในช่วง 0.3-0.4 ขึ้นอยู่กับลักษณะการเจือสารในสารกึ่งตัวนำชนิดพีและชนิดเอ็น |

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



ตัวเก็บประจุแฝง  $C_{OV}$  คือ ตัวเก็บประจุแฝงที่เกิดจากการเหลื่อมกัน (Overlap) ของชั้นเกต ชั้นซอร์ส และชั้นเดรน ระยะเหลื่อม ( $L_D$ ) จะเห็นได้จากรูปที่ 2.6 ซึ่งเป็นผลมาจากการแพร่ทางด้านข้าง (Lateral- diffusion) ของสารเจือที่ซั้วซอร์สและซั้วเดรนในระหว่างกระบวนการผลิต ปกติแล้ว  $C_{OV}$  จะมีค่าคงที่ ซึ่งมีค่าเท่ากับ

$$C_{OV} = C_{OX}WL_D \quad (2.7)$$

เมื่อ

$$L_D = \frac{C_{GDO}, C_{GSO}}{C_{OX}}$$

โดยที่  $C_{GDO}$  คือ ช่วงซ้อนทับของตัวเก็บประจุระหว่างซั้วเกตและเดรน (F/m)  
 $C_{GSO}$  คือ ช่วงซ้อนทับของตัวเก็บประจุระหว่างซั้วเกตและซอร์ส (F/m)

ในการหาค่าตัวเก็บประจุแฝงสามารถแบ่งตามโหมดการทำงานต่างๆ ดังนี้

1. โหมดคัตออฟ (Cutoff mode) เงื่อนไขการทำงาน  $V_{GS} < V_T$

$$C_{gb} = C_{OX}WL \quad (2.8)$$

$$C_{gs} = C_{gd} = C_{OV} \quad (2.9)$$

2. โหมดเชิงเส้น (Linear mode) เงื่อนไขการทำงาน  $V_{DS} \leq (V_{GS} - V_T)$

$$C_{gb} = 0 \quad (2.10)$$

$$C_{gs} = C_{gd} = \frac{C_{OX}WL}{2} + C_{OV} \quad (2.11)$$

3. โหมดอิ่มตัว (Saturated mode) เงื่อนไขการทำงาน  $V_{DS} \geq (V_{GS} - V_T)$

$$C_{gb} = 0 \quad (2.12)$$


$$C_{gs} = \frac{2C_{OX}WL}{3} + C_{OV} \quad (2.13)$$

$$C_{gd} = C_{OV} \quad (2.14)$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### 2.3.3 วงจรเสมือนสัญญาณขนาดเล็กของมอสเฟต

วงจรเสมือนสัญญาณขนาดเล็ก (Small signal equivalent circuit) เป็นสิ่งสำคัญในการวิเคราะห์วงจรนาฬิกา ในการวิเคราะห์วงจรดังกล่าวตั้งอยู่บนสมมติฐานที่ว่า สัญญาณที่เรากำลังพิจารณานั้นมีขนาดเล็กมากจนทำให้อุปกรณ์ที่ไม่เป็นเชิงเส้น ยกตัวอย่างเช่น มอสเฟต สามารถประมาณได้ว่าเป็นอุปกรณ์เชิงเส้นได้



รูปที่ 2.7 วงจรเสมือนสัญญาณขนาดเล็กของมอสเฟต

รูปที่ 2.7 แสดงวงจรเสมือนสัญญาณขนาดเล็กของ มอสเฟต จากรูปสัญญาณกระแสที่ขาเข้าเดรน ( $I_D$ ) ถูกควบคุมด้วยสัญญาณแรงดันระหว่างขั้วเกตและขั้วซอร์ส ( $V_{GS}$ ) และระหว่างขั้วบอตและขั้วซอร์ส ( $V_{BS}$ ) ดังนั้นอาจพิจารณาได้ว่า มอสเฟตเป็นอุปกรณ์ที่แปลงสัญญาณแรงดันให้เป็นสัญญาณกระแส

จากรูปที่ 2.7 สัญญาณกระแส  $I_D$  มีค่าเป็น

$$I_D = g_m V_{GS} + g_{mb} V_{BS} + \frac{V_{DS}}{r_{ds}} \quad (2.15)$$

โดยที่  $g_m$  คือ ค่าทรานส์คอนดักแตนซ์ของมอสเฟต (A/V)  
 $g_{mb}$  คือ ค่าทรานส์คอนดักแตนซ์ของบอตี ของมอสเฟต (A/V)  
 $r_{ds}$  คือ ค่าความต้านทานเสมือนระหว่างขั้วเดรนและขั้วซอร์ส ( $\Omega$ )

เราสามารถหาค่า  $g_m$ ,  $g_{mb}$  และ  $r_{ds}$  ในโหมดการทำงานต่างๆ ได้ดังนี้

1. โหมดเชิงเส้น (Linear mode) เงื่อนไขการทำงาน  $V_{DS} \leq (V_{GS} - V_T)$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



$$g_m = \mu C_{ox} \frac{W}{L} V_{DS} \quad (2.16)$$

$$g_{mb} = \frac{\gamma}{2\sqrt{2\phi_F + V_{SB}}} g_m = \eta g_m \quad (2.17)$$

$$r_{ds} = \frac{1}{\mu C_{ox} \frac{W}{L} (V_{GS} - V_T - V_{DS})} \quad (2.18)$$

2. โหมดอิ่มตัว (Saturated mode) เงื่อนไขการทำงาน  $V_{DS} \geq (V_{GS} - V_T)$

$$g_m = \mu C_{ox} \frac{W}{L} (V_{GS} - V_T) \quad (2.19)$$

$$g_{mb} = \frac{\gamma}{2\sqrt{2\phi_F + V_{SB}}} g_m = \eta g_m \quad (2.20)$$

$$r_{ds} = \frac{1}{\lambda \frac{\mu C_{ox}}{2} \frac{W}{L} (V_{GS} - V_T)^2} \approx \frac{1}{\lambda I_D} \quad (2.21)$$

สำหรับวิทยานิพนธ์ฉบับนี้ได้ใช้พารามิเตอร์แบบจำลองของมอสเฟต ที่เทคโนโลยีของช่องทางเดินกระแสเท่ากับ 0.35 ไมโครเมตร ระดับ 8 ซึ่งมีค่าพารามิเตอร์ต่างๆ ดังนี้ (ภาคผนวก ก.)

มอสเฟตชนิดเอ็น

.model T2BN NMOS (

LEVEL = 8

+VERSION = 3.1

TNOM = 27

TOX = 7.7E-9

+XJ = 1E-7

NCH = 2.2E17

VTH0 = 0.4900147

+K1 = 0.5855896

K2 = 5.628829E-3

K3 = 0.0222516

+K3B = -10

W0 = 1.563637E-5

NLX = 2.349949E-7

+DVT0W = 0

DVT1W = 0

DVT2W = 0

+DVT0 = 2.2918914

DVT1 = 0.7717707

DVT2 = -0.2955302

+U0 = 407.9531904

UA = -2.03765E-10

UB = 1.783973E-18

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

|                         |                      |                       |
|-------------------------|----------------------|-----------------------|
| +UC = 4.135875E-11      | VSAT = 1.558618E5    | A0 = 1.1532068        |
| +AGS = 0.1729129        | B0 = 8.673144E-7     | B1 = 5E-6             |
| +KETA = 2.39297E-3      | A1 = 0               | A2 = 0.4508437        |
| +RDSW = 911.5340653     | PRWG = -0.0570982    | PRWB = -0.1285613     |
| +WR = 1                 | WINT = 8.043863E-8   | LINT = 0              |
| +XL = -2E-8             | XW = 0               | DWG = -5.928844E-9    |
| +DWB = 1.858731E-9      | VOFF = -0.0749776    | NFACTOR = 1.4875096   |
| +CIT = 0                | CDSC = 2.4E-4        | CDSCD = 0             |
| +CDSCB = 0              | ETA0 = 0.9           | ETAB = 0.0198863      |
| +DSUB = 0.7477165       | PCLM = 1.5206379     | PDIBLC1 = 1.880314E-3 |
| +PDIBLC2 = -2.690125E-6 | PDIBLCB = -1E-3      | DROUT = 0             |
| +PSCBE1 = 5.535965E8    | PSCBE2 = 3.904834E-5 | PVAG = 0              |
| +DELTA = 0.01           | RSH = 79.5           | MOBMOD = 1            |
| +PRT = 0                | UTE = -1.5           | KT1 = -0.11           |
| +KT1L = 0               | KT2 = 0.022          | UA1 = 4.31E-9         |
| +UB1 = -7.61E-18        | UC1 = -5.6E-11       | AT = 3.3E4            |
| +WL = 0                 | WLN = 1              | WW = 0                |
| +WWN = 1                | WWL = 0              | LL = 0                |
| +LLN = 1                | LW = 0               | LWN = 1               |
| +LWL = 0                | CAPMOD = 2           | XPART = 0.5           |
| +CGDO = 2.83E-10        | CGSO = 2.83E-10      | CGBO = 1E-12          |
| +CJ = 9.105434E-4       | PB = 0.7656078       | MJ = 0.3402672        |
| +CJSW = 3.518745E-10    | PBSW = 0.5066929     | MJSW = 0.1122912      |
| +CJSWG = 1.82E-10       | PBSWG = 0.5066929    | MJSWG = 0.1122912     |
| +CF = 0                 | PVTH0 = -0.0309033   | PRDSW = -112.4400651  |
| +PK2 = 4.564974E-3      | WKETA = -1.288906E-3 | LKETA = 1.34384E-3 )  |

#### มอสเฟตชนิดพี

.model T2BN PMOS (

LEVEL = 8

+VERSION = 3.1

TNOM = 27

TOX = 7.7E-9

+XJ = 1E-7

NCH = 8.52E16

VTH0 = -0.7709173

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



|                        |                      |                       |
|------------------------|----------------------|-----------------------|
| +K1 = 0.4156328        | K2 = -0.0114383      | K3 = 39.0523479       |
| +K3B = -5              | W0 = 3.700201E-6     | NLX = 2.364847E-7     |
| +DVT0W = 0             | DVT1W = 0            | DVT2W = 0             |
| +DVT0 = 2.0874896      | DVT1 = 0.6355927     | DVT2 = 7.142507E-3    |
| +U0 = 150.5381146      | UA = 1.051009E-10    | UB = 1.84524E-18      |
| +UC = -2.20313E-11     | VSAT = 1.558616E5    | A0 = 1.062175         |
| +AGS = 0.3615535       | B0 = 2.586138E-6     | B1 = 5E-6             |
| +KETA = -4.442449E-3   | A1 = 3.01226E-4      | A2 = 0.6096685        |
| +RDSW = 4E3            | PRWG = -0.1315525    | PRWB = 0.1745085      |
| +WR = 1                | WINT = 7.372451E-8   | LINT = 0              |
| +XL = -2E-8            | XW = 0               | DWG = -1.545391E-8    |
| +DWB = 8.730141E-9     | VOFF = -0.1300295    | NFACTOR = 1.9956984   |
| +CIT = 0               | CDSC = 2.4E-4        | CDSCD = 0             |
| +CDSCB = 0             | ETA0 = 0.0172112     | ETAB = 1              |
| +DSUB = 0.8588727      | PCLM = 5.7253589     | PDIBLC1 = 0.1758045   |
| +PDIBLC2 = 2.566785E-3 | PDIBLCB = 0.0443085  | DROUT = 0.4490008     |
| +PSCBE1 = 8E10         | PSCBE2 = 5.01001E-10 | PVAG = 7.3017731      |
| +DELTA = 0.01          | RSH = 151.3          | MOBMOD = 1            |
| +PRT = 0               | UTE = -1.5           | KT1 = -0.11           |
| +KT1L = 0              | KT2 = 0.022          | UA1 = 4.31E-9         |
| +UB1 = -7.61E-18       | UC1 = -5.6E-11       | AT = 3.3E4            |
| +WL = 0                | WLN = 1              | WW = 0                |
| +WWN = 1               | WWL = 0              | LL = 0                |
| +LLN = 1               | LW = 0               | LWN = 1               |
| +LWL = 0               | CAPMOD = 2           | XPART = 0.5           |
| +CGDO = 3.29E-10       | CGSO = 3.29E-10      | CGBO = 1E-12          |
| +CJ = 1.420051E-3      | PB = 0.99            | MJ = 0.5598188        |
| +CJSW = 3.426082E-10   | PBSW = 0.4588016     | MJSW = 0.1697771      |
| +CJSWG = 4.42E-11      | PBSWG = 0.4588016    | MJSWG = 0.1697771     |
| +CF = 0                | PVTH0 = 9.816825E-3  | PRDSW = 114.2780981   |
| +PK2 = 2.189485E-3     | WKETA = 8.471483E-3  | LKETA = -3.28766E-3 ) |

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ดังที่ได้แสดงค่าพารามิเตอร์ของระดับแบบจำลองมอสเฟต ที่เลือกใช้ พบว่ามีค่าพารามิเตอร์อื่นๆที่ต่างไปจากค่าพารามิเตอร์ของแบบจำลองระดับที่ 1 ,2 และ 3 ซึ่งแสดงให้เห็นว่าระดับของแบบจำลองที่สูงกว่าระดับ 3 นั้น จะเป็นการกำหนดค่าคงที่ของพารามิเตอร์ โดยอาศัยค่าที่ได้จากผลการทดลอง หรือเป็นค่าคงที่ของกระบวนการการผลิตในแต่ละบริษัทที่สามารถผลิตตัวอุปกรณ์นั้นๆได้

ตารางที่ 2.1 ค่าพารามิเตอร์สำหรับแบบจำลองระดับ 1 ,2 และ 3 ของโปรแกรม PSPICE [1]

| ตัวแปร    | Spice  | ระดับ | ชื่อพารามิเตอร์                      | ค่าตั้งต้น         | ค่าทั่วไป            | หน่วย      |
|-----------|--------|-------|--------------------------------------|--------------------|----------------------|------------|
| $V_{T0}$  | VTO    | 1-3   | Zero-bias threshold voltage          | 1.0                | 1.0                  | V          |
| $K'$      | KP     | 1-3   | Transconductance parameter           | $2 \times 10^{-5}$ | $3 \times 10^{-5}$   | $A/V^2$    |
| $\gamma$  | GAMMA  | 1-3   | Body-effect parameter                | 0.0                | 0.35                 | $V^{1/2}$  |
| $2\phi_F$ | PHI    | 1-3   | Surface inversion potential          | 0.6                | 0.65                 | V          |
| $\lambda$ | LAMBDA | 1-2   | Channel-length modulation            | 0.0                | 0.02                 | $V^{-1}$   |
| $t_{ox}$  | TOX    | 1-3   | Thin oxide thickness                 | $1 \times 10^{-7}$ | $1 \times 10^{-7}$   | m          |
| $N_A$     | NSUB   | 1-3   | Substrate doping                     | 0.0                | $1 \times 10^{15}$   | $cm^{-3}$  |
| $N_{SS}$  | NSS    | 1-3   | Surface state density                | 0.0                | $1 \times 10^{10}$   | $cm^{-2}$  |
| $N_{FS}$  | NFS    | 2-3   | Surface-fast state density           | 0.0                | $1 \times 10^{10}$   | $cm^{-2}$  |
| $N_{eff}$ | NEFF   | 2     | Total channel charge coefficient     | 1                  | 5                    |            |
| $X_j$     | XJ     | 2-3   | Metallurgical junction depth         | 0.0                | $1 \times 10^{-6}$   | m          |
| $X_{jl}$  | LD     | 1-3   | Lateral diffusion                    | 0.0                | $0.8 \times 10^{-6}$ | m          |
| $T_{PG}$  | TPG    | 1-3   | Type of gate material                | 1                  | 1                    |            |
| $\mu_0$   | U0     | 1-3   | Surface mobility                     | 600                | 700                  | $cm^2/V.s$ |
| $U_c$     | UCRIT  | 2     | Critical electric field for mobility | $1 \times 10^4$    | $1 \times 10^4$      | V/cm       |
| $U_e$     | UEXP   | 2     | Exponential coefficient for mobility | 0.0                | 0.1                  |            |
| $U_t$     | UTRA   | 2     | Transverse field coefficient         | 0.0                | 0.5                  |            |
| $V_{MAX}$ | VMAX   | 2-3   | Maximum drift velocity of carriers   | 0.0                | $5 \times 10^4$      | m/s        |
| $X_{QC}$  | XQC    | 2-3   | Coefficient of channel charge share  | 0.0                | 0.4                  |            |

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงแก้ไข และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



ตารางที่ 2.1(ต่อ)

| ตัวแปร     | Spice | ระดับ | ชื่อพารามิเตอร์                                   | ค่าตั้งต้น          | ค่าทั่วไป           | หน่วย    |
|------------|-------|-------|---------------------------------------------------|---------------------|---------------------|----------|
| $\delta$   | DELTA | 2-3   | Width effect on threshold voltage                 | 0.0                 | 1.0                 |          |
| K          | KAPPA | 3     | Saturation field factor                           | 0.2                 | 1.0                 |          |
| $\eta$     | ETA   | 3     | Static feedback on threshold voltage              | 0.0                 | 1.0                 |          |
| $\theta$   | THETA | 3     | Mobility modulation                               | 0.0                 | 0.05                | $V^{-1}$ |
| $\alpha_F$ | AF    | 1-3   | Flicker-noise exponent                            | 1.0                 | 1.2                 |          |
| $k_F$      | KF    | 1-3   | Flicker-noise coefficient                         | 0.0                 | $1 \times 10^{-26}$ |          |
| $I_S$      | IS    | 1-3   | Bulk junction saturation current                  | $1 \times 10^{-14}$ | $1 \times 10^{-15}$ | A        |
| $J_S$      | JS    | 1-3   | Bulk junction saturation current per square meter | 0.0                 | $1 \times 10^{-8}$  | A        |
| $\phi_j$   | PB    | 1-3   | Bulk junction potential                           | 0.80                | 0.75                | V        |
| $C_j$      | CJ    | 1-3   | Zero-bias bulk capacitance per square meter       | 0.0                 | $2 \times 10^{-4}$  | $F/m^2$  |
| $M_j$      | MJ    | 1-3   | Bulk junction grading coefficient                 | 0.5                 | 0.5                 |          |
| $C_{jsw}$  | CJSW  | 1-3   | Zero-bias perimeter capacitance per meter         | 0.0                 | $1 \times 10^{-9}$  | F/m      |
| $M_{jsw}$  | MJSW  | 1-3   | Perimeter capacitance grading coefficient         | 0.33                | 0.33                |          |
| FC         | FC    | 1-3   | Forward-bias depletion capacitance coefficient    | 0.5                 | 0.5                 |          |
| $C_{GBO}$  | CGBO  | 1-3   | Gate-bulk overlap capacitance per meter           | 0.0                 | $2 \times 10^{-10}$ | F/m      |
| $C_{GDO}$  | CGDO  | 1-3   | Gate-drain overlap capacitance per meter          | 0.0                 | $4 \times 10^{-11}$ | F/m      |
| $C_{GSO}$  | CGSO  | 1-3   | Gate-source overlap capacitance per meter         | 0.0                 | $4 \times 10^{-11}$ | F/m      |

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานภายในเท่านั้น ไม่อนุญาตให้ทำซ้ำโดยไม่ได้รับอนุญาต

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ตารางที่ 2.1(ต่อ)

| ตัวแปร   | Spice | ระดับ | ชื่อพารามิเตอร์                   | ค่าตั้งต้น | ค่าทั่วไป | หน่วย    |
|----------|-------|-------|-----------------------------------|------------|-----------|----------|
| $r_D$    | RD    | 1-3   | Drain ohmic resistance            | 0.0        | 10.0      | $\Omega$ |
| $r_S$    | RS    | 1-3   | Source ohmic resistance           | 0.0        | 10.0      | $\Omega$ |
| $R_{sh}$ | RSH   | 1-3   | Source and Drain sheet resistance | 0.0        | 30        | $\Omega$ |

จากหัวข้อที่ 2.3 ได้อธิบายถึงลักษณะการทำงานของมอสเฟต ในแต่ละโหมดการทำงาน และแบบจำลองของมอสเฟตที่จะนำไปใช้ในการออกแบบวงจรในวิทยานิพนธ์ฉบับนี้ จากสมการภายในหัวข้อนี้ สังเกตได้ว่า ตัวแปรที่สามารถใช้ในการออกแบบนั้น คือ ค่าความกว้างของช่องทางเดินกระแส (W) และ ค่าความยาวของช่องทางเดินกระแส (L) และ ความหนาของเกตออกไซด์ ( $t_{ox}$ ) โดยที่วิทยานิพนธ์ฉบับนี้จะกำหนดให้  $t_{ox}$  มีค่าเท่ากับค่าในโมเดลที่นำเสนอ และทำการออกแบบเพียงขนาด W และ L เท่านั้น

## 2.4 วงจรขยายความนำถ่ายโอน (Operational Transconductance Amplifier)

วงจรขยายความนำถ่ายโอน (Operational transconductance amplifier : OTA) เป็นวงจรขยายที่ทำหน้าที่ขยายสัญญาณแรงดันอินพุต ไปเป็นกระแสที่เอาต์พุต และเป็นวงจรที่มีความสำคัญที่มาพร้อมกับแหล่งจ่ายกระแสที่ควบคุมด้วยแรงดันผลต่าง (Differential Voltage Controlled Current Source : DVCCS) วงจรป้อนกลับได้ถูกเพิ่มเข้ามาเพื่อควบคุมการทำงานทั้งหมด[5] โดยการทำงานจะขึ้นอยู่กับโพลการะด้วยการกำหนดค่าจากวงจรป้อนกลับ วงจรขยายเหล่านี้มีความเหมาะสมอย่างมาก กับการใช้งานได้หลากหลาย วงจร OTA สามารถหาได้ในรูปแบบของวงจรรวมซิลิกอน ซึ่งคุณสมบัติในทางอุดมคติของวงจรขยายความนำถ่ายโอนนั้นจะมีลักษณะคล้ายคลึงกับคุณสมบัติทางอุดมคติของวงจรขยายแรงดัน (Op-Amp) โดยคุณสมบัติทางอุดมคติของวงจรขยายความนำถ่ายโอน มีดังนี้

1. ความต้านทานขาเข้ามีค่าเป็นอนันต์
2. ความต้านทานขาออกมีค่าเป็นอนันต์
3. มี ความกว้างแถบ (bandwidth) เป็นอนันต์
4. มี perfect balance นั่นคือ  $I_{OUT} = 0$  เมื่อ  $V_{IN1} = V_{IN2}$
5. แรงดันเอาต์พุตจะไม่เกินแรงดันที่จ่ายให้กับวงจรขยายความนำ ( $-V_{SS} \leq V_{OUT} \leq +V_{SS}$ )
6. ในทางอุดมคติอัตราขยายความนำมีค่าเป็นอนันต์ แต่ในทางปฏิบัติอัตราขยายความนำจะไม่เป็นอนันต์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



7. ขาอินพุตทั้งสองเหมือนเชื่อมติดกัน
8. กระแสของอินพุตทั้งสองเป็นศูนย์

เนื่องจากวงจรรขยายความนำถ่ายโอนนั้นมีค่าความต้านทานขาออกที่สูง จนเป็นอนันต์ ดังนั้น สัญญาณเอาต์พุตจึงอยู่ในรูปของกระแสซึ่งเป็นสัดส่วนกับผลต่างของแรงดันอินพุต วงจรรขยายความนำถ่ายโอนสามารถอธิบายได้ในรูปของอัตราขยายความนำถ่ายโอน (Transconductance Gain :  $G_m$ ) ได้ดีกว่าอัตราขยายแรงดัน (Voltage Gain :  $A_v$ ) วงจรรขยายความนำถ่ายยังสามารถทำงานเป็นแหล่งจ่ายแรงดันควบคุมด้วยแรงดันผลต่าง (Differential Voltage Controlled Voltage Source : DVCVS) ได้ง่าย[5] โดยการเพิ่มวงจรบัฟเฟอร์เข้าไปในวงจร ซึ่งสามารถหาวงจรรวมได้ตามท้องตลาดทั่วไป ตัวอย่างเช่น LM13600 เป็นต้น เช่นเดียวกับ op-amp วงจรรขยายความนำถ่ายโอนได้มีประสิทธิภาพการทำงานสูง และมีประโยชน์ที่หลากหลายในการทำความเข้าใจในการทำงาน นอกจากนี้ยังสามารถควบคุมค่าอัตราขยายความนำถ่ายโอน ให้มีความเป็นเชิงเส้นได้ด้วยการควบคุมกระแสไบอัส (bias-control current :  $I_{ABC}$ ) โดยทั่วไปแล้ววงจรรขยายความนำถ่ายโอนแบบพื้นฐานมีข้อได้เปรียบคือมีการออกแบบที่ง่าย มีส่วนประกอบที่น้อยกว่า สามารถทำงานในความถี่สูงได้ดีกว่า และวิธีการทางอิเล็กทรอนิกส์ที่หลากหลายกว่าวงจรรขยายออปแอมป์แบบพื้นฐาน

วงจรรขยายความนำถ่ายโอนสามารถนำไปใช้ได้หลากหลาย ทั้งทางด้านอนาล็อก และดิจิทัล ได้เช่น สามารถประกอบเป็นวงจรรขยายชนิดต่างๆ เช่นเดียวกับออปแอมป์ได้ , Multiplexing , Amplitude modulation , Analog multiplication , Gain control , Switching circuitry , Comparators เป็นต้น ในปัจจุบันวงจรรขยายความนำถ่ายโอนได้มีการออกแบบและทำการผลิต โดยทั้งนี้วงจรรขยายความนำถ่ายโอนที่เป็นวงจรรวม ที่มีจำหน่ายในเชิงพาณิชย์ส่วนใหญ่จะผลิตโดยเทคโนโลยีไบโพลาร์ทรานซิสเตอร์ รวมถึงมีการออกแบบในบทความ และวารสารวิชาการต่างๆ แต่ทว่ากลับมีการผลิตวงจรรวมที่ผลิตขึ้นโดยใช้เทคโนโลยีซีมอสทรานซิสเตอร์ที่น้อย ส่วนใหญ่แล้วมักจะอยู่ในรูปของการศึกษาวิจัย นำมาสู่บทความ และวารสารวิชาการต่างๆ โดยในวิทยานิพนธ์ฉบับนี้จะขอเสนอ วงจรรขยายความนำถ่ายโอนชนิดไบโพลาร์ทรานซิสเตอร์ที่มีอยู่ในปัจจุบัน และคุณสมบัติทางไฟฟ้าบางประการ และวงจรรขยายความนำถ่ายโอนชนิดซีมอสทรานซิสเตอร์ที่มีอยู่ในบทความวิชาการที่มีอยู่ปัจจุบัน และคุณสมบัติทางไฟฟ้าบางประการ ที่จะนำมาเปรียบเทียบกับวงจรรขยายความนำถ่ายโอนที่ได้นำเสนอในวิทยานิพนธ์ฉบับนี้

#### 2.4.1 วงจรรขยายความนำถ่ายโอนชนิดไบโพลาร์ทรานซิสเตอร์ที่มีอยู่ในปัจจุบันและคุณสมบัติทางไฟฟ้าบางประการ

ปัจจุบันวงจรรขยายความนำถ่ายโอน (Operational transconductance amplifier : OTA) เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ที่ถูกออกแบบ และทำการผลิตขึ้นโดยใช้เทคโนโลยีไบโพลาร์ทรานซิสเตอร์มีอยู่หลากหลายเบอร์ โดยที่เบอร์ที่ได้รับความนิยมมากที่สุด มีดังนี้

2.4.1.1 CA3080 เป็นวงจรขยายความนำถ่ายโอนตัวอย่างหนึ่งทีผลิตขึ้นโดยบริษัท Intersil ในปี ค.ศ. 2004 โดยภายในของวงจรถูกออกแบบขึ้นด้วยเทคโนโลยีไบโพลาร์ทรานซิสเตอร์ และมีส่วนประกอบต่างๆ ดังนี้ ภาควงจรขยายผลต่าง, ภาควงจรขยายสุดท้าย วงจรขยาย push pull และ วงจร class A output โดยตัววงจรขยายความนำถ่ายโอนนี้ได้ออกแบบให้มีค่าเอาต์พุตอิมพีแดนซ์ที่สูง และค่าอัตราขยายความนำถ่ายโอน ( $G_m$ ) จะมีค่าไปตามการปรับกระแสไบอัส ( $I_{ABC}$ )

#### คุณสมบัติทางไฟฟ้าเบื้องต้น

Supply Voltage Range =  $\pm 2$  V to  $\pm 15$  V

Input Offset Voltage = 6 mV


Input Offset Current = 0.6  $\mu$ A

Open loop gain = 100 dB

Transconduce gain = -37.72 dB

Input Resistance = 26 k $\Omega$

Output Resistance = 15 M $\Omega$




รูปที่ 2.8 (ก) แผนภาพวงจขยายความนำถ่ายโอน (OTA) เบอร์ CA3080 และ (ข) สัญลักษณ์วงจร [5]

CA3080 ตัววงจรถูกออกแบบมาเพื่อลดค่าแรงดันออฟเซตอินพุตเริ่มต้นและการเปลี่ยนแปลงแรงดันออฟเซต โดยจะมีค่าขึ้นอยู่กับค่ากระแสที่ไบอัส และมีจุดเด่นของวงจร คือ มีค่าแรงดันออฟเซตอินพุตไม่ว้ากานใด ๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



เริ่มต้นต่ำสุด เท่ากับ  $500\text{ }\mu\text{V}$  ,ค่าแรงดันออฟเซตอินพุตต่ำสุดเมื่อทำการปรับจูนกระแสไบอัส น้อยกว่า  $500\text{ }\mu\text{V}$ , แรงดันออฟเซตดริฟต่ำสุด  $5\text{ }\mu\text{V}/^{\circ}\text{C}$  และ สามารถใช้กับวงจรขยาย 2 ภาค เข้ากันได้เป็นอย่างดี เป็นต้น

**2.4.1.2 LM13600 และ LM13700** เป็นวงจรขยายความนำถ่ายโอนตัวอย่างหนึ่งที่ถูกผลิตขึ้นโดยบริษัท Texas instruments ในปี ค.ศ. 2013 ตัววงจรถูกออกแบบให้มีวงจรขยายความนำถ่ายโอนสองชุด โดยภายในวงจรถูกออกแบบขึ้นด้วยเทคโนโลยีไบโพลาร์ทรานซิสเตอร์ และมีส่วนประกอบต่างๆ ดังนี้ ภาควงจรขยายผลต่าง,ภาควงจรขยายสุดท้าย , วงจรขยาย push pull และ วงจร class A output โดยตัววงจรขยายความนำถ่ายโอนนี้ได้ออกแบบให้มีค่าเอาต์พุตอิมพีแดนซ์ที่สูง และค่าอัตราขยายความนำถ่ายโอน ( $g_m$ ) จะมีค่าไปตามการปรับกระแสไบอัส ( $I_{ABC}$ )



รูปที่ 2.9 แผนภาพวงจรขยายความนำถ่ายโอน (OTA) เบอร์ LM13600 และ LM13700 และสัญลักษณ์วงจร [6]

### คุณสมบัติทางไฟฟ้าเบื้องต้น

Supply Voltage Range =  $36\text{ V}$  หรือ  $\pm 18\text{ V}$

Input Offset Voltage =  $3\text{ mV}$

Input Offset Current =  $0.6\text{ }\mu\text{A}$

Open loop gain = ผู้ผลิตไม่ระบุ

Transconduce gain =  $-37.72\text{ dB}$


Input Resistance =  $26\text{ k}\Omega$

Output Resistance = ผู้ผลิตไม่ระบุ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

LM13600 และ LM13700 มีจุดเด่นของวงจร คือ สามารถปรับค่าอัตราขยายความนำถ่ายโอนได้มากกว่า 6 decade, มีค่าอัตราขยายความนำถ่ายโอนที่เป็นเชิงเส้นได้ยอดเยี่ยม, สามารถเข้ากันระหว่างวงจรขยายได้ยอดเยี่ยม, ไดโอดมีความเป็นเชิงเส้น, มีค่าต้านทานของวงจรบัพเฟอร์สูง และ มีอัตราส่วนระหว่างสัญญาณเอาต์พุตต่อสัญญาณรบกวนสูง

2.4.1.3 NE5517 เป็นวงจรขยายความนำถ่ายโอน ตัวอย่างหนึ่งที่ถูกผลิตขึ้นโดยบริษัท Semiconductor Components Industries ในปี ค.ศ. 2013 ตัววงจรถูกออกแบบให้มีวงจรขยายความนำถ่ายสองชุด โดยภายใน วงจรถูกออกแบบขึ้น ด้วยเทคโนโลยีไบโพลาร์ทรานซิสเตอร์ และมีส่วนประกอบต่างๆ ดังนี้ ภาควงจรขยายผลต่าง และ วงจรขยาย push pull



รูปที่ 2.10 แผนภาพวงจรขยายความนำ (OTA) เบอร์ NE5517 และ สัญลักษณ์วงจร [7]

### คุณสมบัติทางไฟฟ้า

Supply Voltage Range = 44V หรือ  $\pm 22V$

Input Offset Voltage = 6 mV

Input Offset Current = 0.6 uA

Open loop gain = ผู้ผลิตไม่ระบุ

Transconduce gain = -37.72dB

Input Resistance = 26k $\Omega$

Output Resistance = ผู้ผลิตไม่ระบุ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



NE5517 มีจุดเด่นของวงจร คือ มีค่าต้านทานของวงจรบัฟเฟอร์ที่คงที่, มีแรงดัน  $V_{BE}$  ของวงจรบัฟเฟอร์มีค่าที่เมื่ออัตราขยายเปลี่ยนแปลงไปตามกระแสไบอัส, สามารถเข้ากันกับระหว่างวงจรขยายได้ยอดเยี่ยม, ไดโอดมีความเป็นเชิงเส้น และมีอัตราส่วนระหว่างสัญญาณเอาต์พุตต่อสัญญาณรบกวนสูง

## 2.4.2 วงจรขยายความนำถ่ายโอนชนิดซีมอสทรานซิสเตอร์ที่มีอยู่ในบทความวิชาการบาง บทความที่มีอยู่ปัจจุบัน และคุณสมบัติทางไฟฟ้าบางประการ

ในปัจจุบันวงจรขยายความนำถ่ายโอนถือได้ว่าเป็นอีกเรื่องหนึ่งที่นักออกแบบวงจรรวมให้ความสนใจ รวมไปถึงให้การศึกษามากมาย ในวิทยานิพนธ์ฉบับนี้จึงขอยกตัวอย่างบทความบาง บทความ และคุณสมบัติทางไฟฟ้าที่สำคัญต่างๆ ดังนี้

### 2.4.2.1 การออกแบบวงจรขยายความนำถ่ายโอน โดยใช้เทคโนโลยี 0.35


#### ไมครอน

เป็นบทความที่ถูกเขียนขึ้นมา ในปี ค.ศ. 2011 จาก Mr. Bhavesh H. Soni และ Ms. Rasika N. Dhavse ชาวอินเดีย โดยในบทความจะกล่าวถึงการออกแบบวงจรขยายความนำถ่ายโอนโดยใช้เทคโนโลยีซีมอสทรานซิสเตอร์ 0.35 ไมโครเมตร ภายในวงจรขยายความนำถ่ายโอนประกอบไปด้วย วงจรขยายสองภาค คือ ภาคแรกเป็นวงจรขยายผลต่าง และภาคสุดท้ายเป็นวงจรขยายร่วมซอร์ส โดยมีวงจรสะท้อนกระแสพื้นฐาน ทำหน้าที่สะท้อนกระแสจากวงจรแหล่งกำเนิดกระแส ซึ่งตัววงจรแหล่งกำเนิดกระแสประกอบไปด้วย ซีมอสทรานซิสเตอร์ที่ทำงานในโหมดอิมิตัวทำหน้าที่เป็นแหล่งกำเนิดกระแสคงที่ ต่อกับวงจรสะท้อนกระแสแบบคาสโค้ด ดังรูปที่ 2.11

#### คุณสมบัติทางไฟฟ้า

ตารางที่ 2.2 คุณสมบัติทางไฟฟ้าของวงจรขยายความนำถ่ายโอน ออกแบบโดย Mr. Bhavesh H. Soni และ Ms. Rasika N. Dhavse

| Parameter                     | $V_{DD} = 1.8 \text{ V}$ | $V_{DD} = 3.3 \text{ V}$ |
|-------------------------------|--------------------------|--------------------------|
| DC gain                       | 46 dB                    | 48 dB                    |
| Power consumed                | 23 $\mu\text{w}$         | 3.4 mW                   |
| Gain Margin                   | 36 dB                    | 50 dB                    |
| Phase Margin                  | $63^\circ$               | $61^\circ$               |
| Slew Rate (V/ $\mu\text{s}$ ) | 2                        | 26                       |
| GBW(Hz)                       | 10 M                     | 10 M                     |




รูปที่ 2.11 วงจรขยายความนำที่ออกแบบไว้ โดย Mr.Bhaves H. Soni และ Ms.Rasika N. Dhavse[8]

โดยตัววงจรนั้น มีลักษณะเด่น คือ ภายในวงจรขยายความนำ จะไม่มีขาปรับจูนกระแสจากภายนอก โดยออกแบบให้สามารถทำงานในไฟเลี้ยงต่ำ ระหว่าง 1.8 - 3.3 V เทียบกราว

2.4.2.2 การออกแบบวงจรขยายความนำถ่ายโอน ที่ไฟเลี้ยงต่ำ และ มีความกว้างแถบที่กว้าง โดยใช้เทคโนโลยี 0.35 ไมครอน

เป็นบทความที่ถูกเขียนขึ้นในปี ค.ศ. 2013 โดย Radwene LAJIMI ชาวตูนิเซีย โดยในบทความ จะกล่าวถึงการออกแบบวงจรขยายความนำถ่ายโอนโดยใช้เทคโนโลยีซีมอสทรานซิสเตอร์ 0.35 ไมโครเมตร ภายในวงจรขยายความนำถ่ายโอนประกอบไปด้วย วงจรขยายสองภาค คือ ภาคแรกเป็นวงจรขยายผลต่าง และภาคสุดท้ายเป็นวงจรขยายร่วมขอร์ส โดยมีวงจรสะท้อนกระแสพื้นฐาน ทำหน้าที่สะท้อนกระแสจากวงจรแหล่งกำเนิดกระแส ซึ่งตัววงจรแหล่งกำเนิดกระแส ประกอบไปด้วย ซีมอสทรานซิสเตอร์ที่ทำงานในโหมดอิมิตัวทำหน้าที่เป็นแหล่งกำเนิดกระแสที่ต่อกับวงจรสะท้อนกระแสแบบคาสโคด ดังรูปที่ 2.12





รูปที่ 2.12 วงจรขยายความนำถ่ายโอนที่ออกแบบไว้ โดย Radwene LAAJIMI [9]

คุณสมบัติทางไฟฟ้า

ตารางที่ 2.3 คุณสมบัติทางไฟฟ้าของวงจรขยายความนำถ่ายโอน ออกแบบโดย Radwene LAAJIMI

| Parameter                   | Value          |
|-----------------------------|----------------|
| Slew Rate                   | 7.7 V/ $\mu$ s |
| DC Offset                   | 0.5 mV         |
| Gain                        | 58 dB          |
| Gain Bandwidth (GBW)        | 14 MHz         |
| Cut-off frequency ( $f_b$ ) | 20 kHz         |
| Bias current $I_{bias}$     | 1uA            |
| Offset                      | 0.5 mV         |
| Load capacitance            | 0.2pF          |


โดยตัววงจรนั้น มีลักษณะเด่น คือ ภายในวงจรขยายความนำถ่ายโอน จะไม่มีขาปรับจูนกระแสจากภายนอก โดยออกแบบให้สามารถทำงานในไฟเลี้ยงต่ำ  $\pm 1.5$  V และมีแบนด์วิดท์ที่กว้าง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### 2.4.2.3 การออกแบบและทดสอบ วงจรขยายความนำถ่ายโอน ด้วยเทคโนโลยี

ซีมอส ที่ไฟ- เลี้ยง 1 โวลต์ ที่มีค่าอัตราขยายแรงดัน 55dB และโหลดตัวเก็บประจุ 5 pF

เป็นบทความที่ถูกเขียนขึ้นในปี ค.ศ.2014 โดย Dhaval Modi และ Jayesh Patel ชาวอินเดีย โดยในบทความจะกล่าวถึงการออกแบบวงจรขยายความนำถ่ายโอนโดยใช้เทคโนโลยีซีมอสทรานซิสเตอร์ 25.5 นาโนเมตร ภายในวงจรขยายความนำประกอบไปด้วย วงจรขยายผลต่าง และมีวงจรสะท้อนกระแสพื้นฐาน ทำหน้าที่สะท้อนกระแสจากวงจรแหล่งกำเนิดกระแส โดยแหล่งกำเนิดกระแสนี้สามารถปรับจูนค่ากระแสได้จากภายนอก ดังรูปที่ 2.13



รูปที่ 2.13 วงจรขยายความนำที่ออกแบบไว้ โดย Dhaval Modi และ Jayesh Patel [10]

#### คุณสมบัติทางไฟฟ้า

Supply Voltage Range =  $\pm 1$  V

Voltage gain = 55 dB

โดยตัววงจร มีคุณสมบัติเด่น คือ เป็นวงจรขยายความนำถ่ายโอนที่ใช้ไฟเลี้ยงต่ำ และมีค่าอัตราขยายแรงดันที่สูง ที่โหลดตัวเก็บประจุ 5 pF และสามารถนำไปสร้างเป็นวงจรได้จริง จากเลเอาต์ของวงจร

จากที่กล่าวมาทั้งหมดในหัวข้อนี้ สามารถสรุปได้ว่า การพัฒนาทางด้านวงจรขยายความนำถ่ายโอน จากอดีตที่ทำการออกแบบวงจรขยายความนำถ่ายโอนโดยใช้ไบโพลาร์ทรานซิสเตอร์ประกอบไปด้วยสองภาค คือ วงจรขยายผลต่าง (Differential amplifier) และภาคสุดท้ายวงจรขยาย push pull และทำการปรับปรุงวงจรให้สามารถนำไปประยุกต์ใช้งานได้หลากหลาย โดยทั่วไป

วงจรขยายความนำถ่ายโอนจะมีขา 8 ขา เช่นเดียวกับออปแอมป์ เพื่อให้สามารถนำวงจรขยายความนำถ่ายโอนไปใช้งานได้อย่างมีประสิทธิภาพ โดยในการใช้งานจะต้องอ่านค่าข้อมูลจากเอกสารข้อมูลของอุปกรณ์อย่างละเอียด และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



นำถ่านอินนี้ไปทำงานแทนที่ออปแอมป์ได้ในอนาคต ต่อมาเมื่อเทคโนโลยีซีมอสเข้ามา ทำให้มีการออกแบบวงจรขยายความนำถ่านอินโดยใช้ซีมอสทรานซิสเตอร์ในการออกแบบ ซึ่งประกอบไปด้วยสองภาคเป็นอย่างต่ำ คือ ภาคแรกวงจรขยายผลต่าง และภาคที่สองวงจรขยายร่วมซอร์ส เนื่องจากคุณสมบัติทางไฟฟ้าของซีมอสทรานซิสเตอร์นั้นมีค่าอัตราขยายความนำน้อยกว่าอัตราขยายกระแสไบโพลาร์ทรานซิสเตอร์ จึงจะต้องมีภาคที่สามที่เป็นวงจรขยายอีกชุดทำหน้าที่ขยายสัญญาณที่มาจากภาคที่สองให้สูงขึ้น เพื่อที่จะมีอัตราขยายความนำถ่านอินของวงจรให้มีค่าสูงขึ้นเทียบเท่าวงจรขยายความนำถ่านอินชนิดไบโพลาร์ทรานซิสเตอร์ และทำการพัฒนา คุณสมบัติบางส่วนของวงจรขยายความนำถ่านอิน ให้ดีขึ้นเมื่อเทียบกับอดีต



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


### บทที่ 3

## วงจรที่ใช้ในวงจรวิทยานิพนธ์

ในปัจจุบันวงจรรขยายความนำถ่ายโอนที่มีอยู่ในบทความ และวารสารต่างๆ นั้นจะประกอบไปด้วยวงจรรับสัญญาณ โดยใช้วงจรรขยายผลต่างแบบพื้นฐาน และวงจรรขยายภาคถัดไป ซึ่งโดยทั่วไปแล้วจะนำเอาวงจรรขยายร่วมซอร์ส มาออกแบบในส่วนนี้ เนื่องจากเป็นวงจรรขยายที่ขยายสัญญาณได้มากที่สุด เมื่อเทียบกับวงจรรขยายร่วมเกต และวงจรรขยายร่วมเดรน และในส่วนภาคถัดไปจะมีหรือไม่ นั้นขึ้นอยู่กับผู้ออกแบบว่าต้องการค่าอัตราขยายเท่าไร และในภาคสุดท้ายนิยมใช้วงจรรขยายคลาสเอบี โดยมีวงจรรกำเนิดกระแสให้แก่วงจรทั้งระบบเป็นวงจรรสุดท้าย ในบทนี้จึงขอกล่าวถึงคุณสมบัติทางไฟฟ้าเบื้องต้นของ วงจรรขยายผลต่างแบบพื้นฐาน วงจรรขยายร่วมซอร์ส วงจรรขยายคลาสเอบี และวงจรรสะท้อนกระแสแบบต่างๆ ตามลำดับ

#### 3.1 วงจรรขยายผลต่างแบบพื้นฐาน (Basic Differential pair)

รูปที่ 3.1 (ก) และ (ข) แสดงวงจรรขยายผลต่างพื้นฐาน ที่ออกแบบโดยใช้ nMOS และ pMOS ตามลำดับ โดยประกอบไปด้วย แหล่งจ่ายกระแส ( $I_{SS}$ ) ใช้ในการไบอัสทรานซิสเตอร์ M301 และ M302 ในการออกแบบ โดยให้ทรานซิสเตอร์ทั้งสองตัวเหมือนกันทุกประการ และ M303 มีค่าเท่ากับ M304 ทุกประการ ดังนั้นเราจะสังเกตได้ว่า วงจรรขยายผลต่างนี้มีโครงสร้างที่สมมาตรกัน



รูปที่ 3.1 วงจรรขยายผลต่างพื้นฐานโดยใช้ออสเฟต (ก) nMOS และ (ข) pMOS

จากวงจรดังรูปที่ 3.1 (ก) สามารถหาค่าอัตราขยายแรงดันของวงจรรขยายผลต่างๆ ได้โดยมอสเฟตทั้ง สอง ทำงานในโหมดอิ่มตัว จากการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



$$V_{in1} - V_{in2} = V_{GS301} - V_{GS302} \quad (3.1)$$

หรือ

$$V_{in1} - V_{in2} = \left( \sqrt{\frac{2I_{D301}}{K_{301}}} + V_{T301} \right) - \left( \sqrt{\frac{2I_{D302}}{K_{302}}} + V_{T302} \right)$$

จากสมการที่ 3.1 เมื่อกำหนดให้  $K_{301} = K_{302} = K$ ,  $V_{T301} = V_{T302} = V_T$  และ  $I_{D301} + I_{D302} = I_{SS}$  พร้อมจัดรูปสมการใหม่ จะได้

$$I_{D301} - I_{D302} = \frac{1}{2} K (V_{in1} - V_{in2}) \sqrt{\frac{4I_{SS}}{K} - (V_{in1} - V_{in2})^2} \quad (3.2)$$

เนื่องจาก  $V_{out1} = V_{DD} - I_{D301} r_{o301}$  และ  $V_{out2} = V_{DD} - I_{D302} r_{o302}$  เมื่อ  $r_{o301} = r_{o302} = r_o$  ดังนั้น

$$V_{out} = V_{out1} - V_{out2} = -(I_{D301} - I_{D302}) r_o \quad (3.3)$$

เมื่อแทนค่า  $I_{D301} - I_{D302}$  จากสมการที่ (3.2) ลงในสมการที่ (3.3) จะได้ว่า

$$V_{out} = - \left( \frac{1}{2} K (V_{in1} - V_{in2}) \sqrt{\frac{4I_{SS}}{K} - (V_{in1} - V_{in2})^2} \right) r_o \quad (3.4)$$

ดังนั้นอัตราขยายแรงดันของวงจรขยายผลต่างจึงมีค่าเป็น

$$A_v = \frac{\partial V_{out}}{\partial (V_{in1} - V_{in2})} = - \frac{K (4I_{SS}/K) - 2(V_{in1} - V_{in2})^2}{2 \sqrt{(4I_{SS}/K) - (V_{in1} - V_{in2})^2}} r_o \quad (3.5)$$

จากสมการที่ (3.5) เมื่อพิจารณาที่  $V_{in1} - V_{in2} = 0$  จะได้ว่า

$$A_v = -\sqrt{K I_{SS}} r_o = -g_m r_o \quad (3.6)$$

เมื่อ  $g_m$  คือ ค่าทรานส์คอนดักแตนซ์ของมอสเฟต M301 และ M302 ( $g_m = g_{m301} = g_{m302}$ )

$r_o$  คือ ค่าความต้านทานเสมือนระหว่างขาเดรนและขาซอร์สของมอสเฟต M301 ขนานกับ

$$RD1 (r_o = r_{ds302} // R_{D2} = r_{ds301} // R_{D1})$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


ในการวิเคราะห์วงจรขยายผลต่างโดยใช้ pMOS จะมีค่าอัตราขยายเช่นเดียวกันกับ nMOS

### 3.2 วงจรขยายซอร์สร่วม (Common source amplifier)

วงจรขยายซอร์สร่วมเป็นวงจรขยายแบบหนึ่ง เมื่อเทียบกับไบโพลาร์ทรานซิสเตอร์แล้วนั้นก็คือวงจรขยายร่วมอีมีตเตอร์ ซึ่งวงจรขยายซอร์สร่วมนี้เป็นวงจรขยายที่ได้รับความนิยมใช้เป็นวงจรขยายสัญญาณ เนื่องจากให้อัตราขยายแรงดันที่สูง เมื่อเปรียบเทียบกับวงจรขยายเกตร่วม และวงจรขยายเดรนร่วม รูปที่ 3.2 ได้แสดงวงจรขยายซอร์สร่วม โดยใช้ nMOS



จากรูปแสดง สามารถเขียนเป็นวงจรเสมือนสัญญาณขนาดเล็กได้ ดังรูปที่ 3.3



รูปที่ 3.3 วงจรเสมือนสัญญาณขนาดเล็ก

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



จากรูปวงจรเสมือนสัญญาณขนาดเล็ก ค่าอัตราขยายแรงดันของวงจรมีค่าเป็น

$$A_V = \frac{V_{OUT}}{V_{IN}} = -g_{m305}(r_{ds305} // r_{ds306}) \quad (3.7)$$

โดยที่  $r_{ds305}$  คือ ค่าความต้านทานขาออกของทรานซิสเตอร์ M305 โดยสามารถหาได้จากสมการที่ 2.21

$r_{ds306}$  คือ ค่าความต้านทานขาออกของทรานซิสเตอร์ M306 โดยสามารถหาได้จากสมการที่ 2.21

### 3.3 วงจรขยายคลาสเอบี (Class AB amplifier)

วงจรเอาต์พุตคลาสเอบี เป็นวงจรที่ทำการปรับปรุงสัญญาณอินพุตให้มีประสิทธิภาพมากขึ้นกว่า วงจรที่ทำงานในคลาส เอ และคลาส บี เนื่องจาก วงจรที่ทำงานทำงานในคลาส เอ จะเกิดการสูญเสีย (Power Dissipation) มาก เพราะ ทรานซิสเตอร์ถูกจ่ายแรงดันไฟเลี้ยงให้อยู่ในสภาวะพร้อมทำงานตลอดเวลา ถึงแม้จะไม่มีสัญญาณอินพุตป้อนแก่วงจร ทรานซิสเตอร์ก็จะมีกระแสไหลผ่านตลอดเวลา สำหรับวงจรที่ทำงานในคลาส บี นั้น จะใช้ทรานซิสเตอร์สองตัวสำหรับแบ่งรับภาระของแต่ละส่วนของสัญญาณอินพุตที่ป้อนให้แก่วงจร วงจรคลาส บี จะไม่มีกำลังงานสูญเสีย เพราะ ทรานซิสเตอร์จะเริ่มทำงานก็ต่อเมื่อสัญญาณที่อินพุตที่ป้อนให้แก่ทรานซิสเตอร์มีค่ามากกว่าแรงดันซีดเริ่ม แต่จะทำให้เกิดการผิดเพี้ยนของสัญญาณ (Crossover Distortion) ขึ้นได้ จึงได้เกิดการพัฒนาเป็นวงจรที่ทำงานในคลาสเอบี ขึ้น เพื่อลดความผิดเพี้ยนของสัญญาณขาออกของวงจรที่ทำงานในคลาส บี และยังมีกำลังงานสูญเสียน้อยกว่าวงจรที่ทำงานในคลาส เอ วงจรขยายคลาสเอบี แบบพื้นฐานที่ใช้เทคโนโลยีซีมอสในการออกแบบ ได้แสดงไว้ดังรูปที่ 3.4


จากรูปที่ 3.4 M310 และ M312 เป็นวงจรขยายคลาสเอบี และสามารถวิเคราะห์วงจรได้ดังนี้

$$V_{SD307} + V_{DS309} + V_{SD311} + V_{DS313} = V_{SD308} + V_{DS310} + V_{SD312} + V_{DS314} \quad (3.8)$$

เมื่อ  $V_{GS307,8} = V_{DS307,8} = V_{GS313,14} = V_{DS313,14}$  ดังนั้น  $I_{D307,8} = I_{D313,14}$

$$\sqrt{\frac{2I_{D307,8}}{\mu_P C_{OX} \left(\frac{W}{L}\right)_{307,8}}} + |V_{TP}| = \sqrt{\frac{2I_{D313,14}}{\mu_N C_{OX} \left(\frac{W}{L}\right)_{313,14}}} + V_{TN} \quad (3.9)$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3.4 วงจรขยายคลาสเอบี โดยใช้มอสเฟต

และ  $V_{GS309} + V_{GS311} = V_{GS310} + V_{GS312}$  เมื่อ

$V_{DS309} = V_{GS309}$ ,  $V_{DS310} = V_{GS310}$ ,  $V_{DS311} = V_{GS311}$  และ  $V_{DS312} = V_{GS312}$

$$\left( \sqrt{\frac{2I_{D309}}{\mu_P C_{OX} \left( \frac{W}{L} \right)_{309}}} + |V_{TP}| \right) + \left( \sqrt{\frac{2I_{D311}}{\mu_N C_{OX} \left( \frac{W}{L} \right)_{311}}} + V_{TN} \right) = \left( \sqrt{\frac{2I_{D310}}{\mu_P C_{OX} \left( \frac{W}{L} \right)_{310}}} + |V_{TP}| \right) + \dots$$

$$+ \left( \sqrt{\frac{2I_{D312}}{\mu_N C_{OX} \left( \frac{W}{L} \right)_{312}}} + V_{TN} \right) \quad (3.10)$$

เมื่อ  $I_{D309} = I_{D310} = I_{D311} = I_{D312}$  โดยที่

$$R_{OUT3} = \frac{1}{g_{m309}} // \frac{1}{g_{m311}}$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



### 3.4 วงจรสะท้อนกระแส (Current mirror circuit)


วงจรสะท้อนกระแสเป็นวงจรที่มีความสำคัญวงจรหนึ่ง ที่ทำหน้าที่เปรียบเสมือนเป็นแหล่งกำเนิดกระแสคงที่ ในวิทยานิพนธ์ฉบับนี้ได้ทำการออกแบบวงจรสะท้อนกระแส โดยใช้เทคโนโลยีซีมอสทรานซิสเตอร์ชนิดเอ็นและ ชนิดพี มีความสมพ้องกัน ทำให้เป็นอุปกรณ์ที่เหมาะสมในการนำมาสร้างเป็นวงจรสะท้อนกระแส โดยในการออกแบบวงจรขยายความนำได้นำวงจรสะท้อนกระแสแบบต่างๆ เช่น วงจรสะท้อนกระแสแบบพื้นฐาน วงจรสะท้อนกระแสแบบวิลสัน และ วงจรสะท้อนกระแสแบบคาสโคด โดยมีรายละเอียดดังนี้

#### 3.4.1 วงจรสะท้อนกระแสแบบพื้นฐาน (Basic current mirror circuit)

วงจรสะท้อนกระแสแบบพื้นฐาน ประกอบไปด้วยมอสเฟต 2 ตัว M315 และ M316 โดยที่ M315 ต่อกับ แหล่งกำเนิดกระแส ( $I_{ref}$ ) ที่ทำหน้าที่เป็นแหล่งจ่ายกระแสคงที่ ทั้งนี้สามารถนำมอสเฟตชนิดเอ็นหรือชนิดพี นำมาสร้างเป็นวงจรสะท้อนกระแสได้ ดังรูปที่ 3.5(ก) และ (ข) ตามลำดับ

ในการวิเคราะห์ห้วงจรสะท้อนกระแสแบบพื้นฐาน โดยกำหนดให้ทรานซิสเตอร์ทำงานในโหมดอิ่มตัว ตามเงื่อนไข ( $V_{DS} \geq V_{GS} - V_T$ )

$$A_i = \frac{I_{out}}{I_{in}} = \frac{(W_{316}/L_{316})(\mu_{316}C_{OX316})(V_{GS316} - V_{T316})^2(1 + \lambda_{316}V_{DS316})}{(W_{315}/L_{315})(\mu_{315}C_{OX315})(V_{GS315} - V_{T315})^2(1 + \lambda_{315}V_{DS315})} \quad (3.11)$$



รูปที่ 3.5 (ก) วงจรสะท้อนกระแสแบบพื้นฐาน nMOS และ (ข) วงจรสะท้อนกระแสแบบพื้นฐาน pMOS


จากสมการที่ 3.11 เมื่อกำหนดให้ค่าพารามิเตอร์ของทรานซิสเตอร์ทั้งสองตัวมีค่าเท่ากันทุกประการ

ทำให้ค่าอัตราขยายกระแสมีค่าเท่ากับหนึ่ง หรือกระแสอินพุตเท่ากระแสเอาต์พุต

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### 3.4.2 วงจรสะท้อนกระแสแบบวิลสัน (Wilson current mirror circuit)

วงจรสะท้อนกระแสแบบวิลสันเป็นวงจรสะท้อนกระแสอีกวงจรหนึ่งที่มีความต้านทานเอาต์พุตที่สูงมาก ซึ่งสามารถแบ่งออกเป็น 2 แบบ คือ วงจรสะท้อนกระแสแบบวิลสันแบบพื้นฐาน และ วงจรสะท้อนกระแสแบบวิลสันแบบปรับปรุง ดังรูปที่ 3.6



รูปที่ 3.6 (ก) วงจรสะท้อนกระแสแบบวิลสัน และ (ข) วงจรสะท้อนกระแสแบบวิลสันแบบปรับปรุง

จากรูปที่ 3.6 สามารถหาค่าความต้านทานเอาต์พุตของวงจร สมมติว่าแหล่งจ่ายกระแสอ้างอิง ( $I_{ref}$ ) ทำให้เกิดค่าความต้านทานที่โหลด คือ

$$R_O \cong (2 + g_{m319}r_{ds319})r_{ds321} \quad (3.12)$$

จากรูปที่ 3.6 (ก) วงจรสะท้อนกระแสแบบวิลสัน แรงดันตกคร่อมระหว่างขาเดรนและขาซอร์ส ( $V_{DS}$ ) M319 มีค่ามากกว่าแรงดันตกคร่อมระหว่างขาเกตและขาซอร์ส ( $V_{GS}$ ) ของ M321 ที่แรงดันขีดเริ่มที่มีค่ามาก ทำให้เกิดการไม่เท่ากันของกระแสอ้างอิงกับกระแสเอาต์พุต สามารถแก้ไขได้ด้วยการเพิ่มมอสเฟตอีกหนึ่งตัวเข้าไปในวงจรสะท้อนกระแสแบบวิลสัน จะได้ดังรูปที่ 3.6 (ข) วงจรสะท้อนกระแสแบบวิลสันแบบปรับปรุง เป็นการเพิ่มค่าความต้านทานเอาต์พุตของวงจรสะท้อนกระแสให้มีค่ามากขึ้น เมื่อเทียบกับวงจรสะท้อนกระแสแบบวิลสัน และจากรูปที่ 3.6(ข) สามารถหาอัตราขยายกระแสได้เป็น

$$A_i = \frac{I_{out}}{I_{in}} = \frac{(W/L)_{323,325}(\mu_{323,325}C_{OX323,325})(V_{GS323,325} - V_{T323,325})^2(1 + \lambda_{323,325}V_{DS323,325})}{(W/L)_{322,324}(\mu_{322,324}C_{OX322,324})(V_{GS322,324} - V_{T322,324})^2(1 + \lambda_{322,324}V_{DS322,324})} \quad (3.13)$$


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



จากสมการที่ 3.13 เมื่อกำหนดให้ค่าพารามิเตอร์ของทรานซิสเตอร์ทั้งสองตัวมีค่าเท่ากันทุกประการ ทำให้ค่าอัตราขยายกระแสมีค่าเท่ากับหนึ่ง หรือกระแสอินพุตเท่ากระแสเอาต์พุต

### 3.4.3 วงจรสะท้อนกระแสแบบคาสโคด (Cascode current mirror circuit)

วงจรสะท้อนกระแสแบบคาสโคด เป็นวงจรสะท้อนกระแสที่เพิ่มความต้านทานเอาต์พุตให้ มีค่ามากขึ้น ซึ่งทำให้วงจรสะท้อนมีคุณสมบัติของวงจรแหล่งจ่ายกระแสที่ดีขึ้น เมื่อเทียบกับวงจร สะท้อนกระแสแบบพื้นฐาน โดยวงจรสะท้อนกระแสแบบคาสโคด ประกอบไปด้วยมอสเฟต สี่ตัว ต่อ เข้ากับแหล่งจ่ายกระแสอ้างอิง ดังรูปที่ 3.7



รูปที่ 3.8 (ก) การวิเคราะห์หาค่าความต้านทานเอาต์พุตของวงจรสะท้อนกระแสแบบคาสโคด  
และ (ข) วงจรสมมูลสำหรับสัญญาณขนาดเล็ก

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากรูปที่ 3.8 (ก) แสดงถึงการวิเคราะห์หาค่าความต้านทานเอาต์พุต ( $R_{out}$ ) ของวงจรสะท้อนกระแสแบบคาสโคดในส่วนของเอาต์พุต และเขียนในรูปของวงจรเสมือนสัญญาณขนาดเล็ก ดังรูปที่ 3.8 (ข) จากรูปสามารถวิเคราะห์ค่า  $V_t$  ได้ว่า

$$V_t = (I_t - g_{m327} V_{gs327}) r_{ds327} + V_{S327} \quad (3.14)$$

เนื่องจากสัญญาณที่ขาซอร์สของ M327 มีค่าเท่ากับ  $V_{S327} = -I_t r_{ds329}$  แทนลงในสมการที่ 3.14

$$V_t = (I_t - g_{m327} V_{gs327}) r_{ds327} + I_t r_{ds329} \quad (3.15)$$

ดังนั้น  $R_{out}$  จึงมีค่า

$$R_{out} = \frac{V_t}{I_t} = r_{ds327} + r_{ds329} (1 + g_{m327} r_{ds327}) \cong g_{m327} r_{ds327} r_{ds329} \quad (3.16)$$

จากรูปที่ 3.7 สามารถหาค่าอัตราขยายกระแสได้เป็น

$$A_i = \frac{I_{out}}{I_{in}} = \frac{(W/L)_{323,325} (\mu_{323,325} C_{OX323,325} (V_{GS323,325} - V_{T323,325})^2 (1 + \lambda_{323,325} V_{DS323,325}))}{(W/L)_{322,324} (\mu_{322,324} C_{OX322,324} (V_{GS322,324} - V_{T322,324})^2 (1 + \lambda_{322,324} V_{DS322,324}))} \quad (3.17)$$


จากสมการที่ 3.17 เมื่อกำหนดให้ค่าพารามิเตอร์ของทรานซิสเตอร์ทั้งสองตัวมีค่าเท่ากันทุกประการ ทำให้ค่าอัตราขยายกระแสมีค่าเท่ากับหนึ่ง หรือกระแสอินพุตเท่ากระแสเอาต์พุต



## บทที่ 4

### การออกแบบวงจรขยายความนำถ่ายโอน

ในบทนี้จะขอกล่าวถึงการออกแบบวงจรขยายความนำถ่ายโอนที่ใช้มอสเฟต ที่ได้นำเสนอในวิทยานิพนธ์ โดยจะขออธิบายถึงโครงสร้างและคุณสมบัติทางไฟฟ้าในแต่ละวงจรรย่อยที่นำมาประกอบเป็นวงจรขยายความนำถ่ายโอน โดยมีคุณสมบัติทางไฟฟ้าที่ดี ส่วนประกอบของวงจรขยายความนำถ่ายโอน จะประกอบไปด้วย 3 ภาค คือ ภาคที่หนึ่ง วงจรขยายผลต่าง ภาคที่สอง วงจรขยายซอร์สรว่ม และภาคที่สาม วงจรขยายพุทพูล โดยมีวงจรกำเนิดกระแสที่ทำหน้าที่จ่ายกระแสไบอัสให้แก่แต่ละภาค ดังรูปที่ 4.1




รูปที่ 4.1 บล็อกไดอะแกรมวงจรขยายความนำถ่ายโอนที่นำเสนอ

#### 4.1 การออกแบบวงจรขยายผลต่าง

เนื่องจากโดยทั่วไปวงจรขยายความนำถ่ายโอนมีสัญญาณขาเข้าคือ  $V_{IN-}$  และ  $V_{IN+}$  ดังนั้นวงจรที่มีความเหมาะสมในการนำถ่ายโอน มาออกแบบเป็นวงจรรับสัญญาณ คือ วงจรขยายผลต่าง โดยใช้มอสเฟต ดังได้กล่าวไปแล้วถึงโครงสร้างและคุณสมบัติทางไฟฟ้าไปแล้วในบทที่ 2 ซึ่งทำให้เกิดแนวความคิดในการนำวงจรขยายผลต่างมาออกแบบเป็นวงจรขยายความนำถ่ายโอนอย่างแพร่หลาย แต่ทว่าวงจรขยายความนำโดยทั่วไปที่พบในเชิงพาณิชย์รวมถึงบทความวารสารวิชาการ มักนิยมออกแบบวงจรขยายผลต่าง โดยใช้ nMOS เป็นส่วนใหญ่ เนื่องจากเมื่อพิจารณาให้ W/L ของ nMOS และ pMOS เท่ากัน ในวงจรทั่วไปจะเห็นได้ว่า ค่าทรานส์คอนดักแตนซ์ของ nMOS จะมีค่ามากกว่า pMOS ส่งผลให้ค่าอัตราขยายแรงดัน มีค่ามากกว่า pMOS นั้นเอง แต่ถ้าหากสังเกตที่ pMOS จะมีค่าความต้านทานระหว่างขั้วเดรนและขั้วซอร์ส มีค่ามากกว่า nMOS จึงเป็นสาเหตุหนึ่งที่ nMOS ได้รับ

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์ไว้เพื่อใช้ในการศึกษาเท่านั้น เมื่อผู้ใช้เห็นชอบที่จะใช้เอกสารนี้ในการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ความนิยมในการออกแบบเป็นวงจรขยาย ถึงแม้ว่า nMOS จะมีความเหมาะสมในการนำไปออกแบบเป็นวงจรขยายผลต่าง จึงก่อให้เกิดแนวความคิดใหม่ ในการออกแบบวงจรขยายความนำ โดยที่ใช้ pMOS ขึ้น จากรูปที่ 3.4(ข) ได้แสดงถึงวงจรขยายผลต่างแบบพื้นฐาน ซึ่งได้นำมอสเฟต ชนิดพี มาออกแบบ และทำการเปลี่ยนตัวต้านทาน R1 และ R2 ไปเป็นวงจรสะท้อนกระแสแบบพื้นฐานโดยใช้ nMOS ประกอบไปด้วย M403 และ M404 ดังรูปที่ 4.2



รูปที่ 4.2 วงจรขยายผลต่างโดยใช้ pMOS แบบที่ 1

จากวงจรขยายผลต่างโดยใช้มอสเฟต ชนิดพี แบบที่ 1 ประกอบไปด้วย แหล่งจ่ายกระแส Is ต่อร่วมกับ วงจะสะท้อนกระแสแบบพื้นฐาน ซึ่งประกอบไปด้วย M405 และ M406 เพื่อใช้ไบอัส มอสเฟต M401 และ M402 โดยออกแบบให้มอสเฟตทั้งสองตัวมีค่าเท่ากันทุกประการ ต่อร่วมกับ M403 และ M404 โดยที่ M403 และ M404 ถูกออกแบบให้มีค่าเท่ากันทุกประการ และสามารถออกแบบวงจรได้ดังนี้

ในการวิเคราะห์ห่วงจร สามารถวิเคราะห์ได้ดังนี้

$$2V_{SS} = V_{SD405} + V_{SD402} + V_{D404} \text{ และ } 2V_{SS} = V_{SD405} + V_{SD401} + V_{DS403}$$

ดังนั้น



$$V_{SD401} + V_{DS403} = V_{SD402} + V_{DS404}$$

เนื่องจาก  $V_{DS403,4} = V_{GS403,4}$  จากสมการที่ 2.2 สามารถหาค่า  $V_{GS403,4}$  และเพื่อง่ายต่อการ  
ออกแบบ จึงสมมติให้  $\lambda$  มีค่าน้อยมากๆ จึงทำให้สมการที่ 2.2 มีค่าเป็น

$$V_{DS403,4} = V_{GS403,4} = \sqrt{\frac{2I_{D403,4}}{\mu_N C_{OX} \left(\frac{W}{L}\right)_{403,4}}} + V_{TN} \quad (4.1)$$

ในทำนองเดียวกันสามารถหาค่า  $V_{GS401,2}$  ได้จากสมการที่ 2.2 ได้ดังนี้

$$V_{GS401,2} = \sqrt{\frac{2I_{D401,2}}{\mu_P C_{OX} \left(\frac{W}{L}\right)_{401,2}}} + V_{TP} \quad (4.2)$$

และหาค่า  $V_{DS401,2}$  ได้จากสมการที่ 2.2 เท่ากับ

$$V_{DS401,2} = \left[ \frac{2I_{D401,2}}{\mu_P C_{OX} \left(\frac{W}{L}\right)_{401,2}} - 1 \right] / \lambda_P \quad (4.3)$$

เมื่อ  $I_{SS} / 2 = I_{D401,2} = I_{D403,4}$

เนื่องจาก ในการออกแบบวงจรขยายผลต่างให้สามารถขยายสัญญาณได้ จะต้องทำการ  
ออกแบบให้ M401,2 ทำงานในโหมดอิ่มตัว รวมถึงการออกแบบ M403,4 ให้ทำงานในโหมดอิ่มตัว  
ด้วยเช่นกัน เพื่อให้ได้ค่าความต้านทานเสมือน  $r_{ds403,4}$  มีค่าที่สูง ซึ่งส่งผลให้อัตราการขยายแรงดันใน  
ภาคนี้มีค่าสูงขึ้นนั่นเอง ดังนั้นในการออกแบบวงจรขยายผลต่างโดยใช้มอสเฟต ชนิดพี แบบที่ 1 มี  
ความสัมพันธ์ดังนี้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานที่  $|V_{DS401,2}| > |V_{GS401,2}| - |V_{TP}|$  ให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

และสามารถ หาค่าอัตราขยายแรงดันของวงจรได้ดังสมการที่ 4.4

$$A_v = -g_{m401,2} (r_{ds401,2} // r_{ds403,4}) \quad (4.4)$$

โดยที่ค่าความต้านทานเอาต์พุต มีค่าเป็น

$$R_{OUT} = r_{ds401,2} // r_{ds403,4} = \frac{2}{\lambda_p I_{SS}} // \frac{2}{\lambda_n I_{SS}} \quad (4.5)$$

เมื่อ  $g_{m401,2}$  คือ ค่าทรานส์คอนดักแตนซ์ ของมอสเฟต M401,2

$r_{ds401,2}$  คือ ค่าความต้านทานเสมือนระหว่างขาเดรนและขาซอร์สของมอสเฟต M401,2

$r_{ds403,4}$  คือ ค่าความต้านทานเสมือนระหว่างขาเดรนและขาซอร์สของมอสเฟต M403,4

จากสมการที่ 4.4 สามารถเขียนให้อยู่ในความสัมพันธ์ระหว่าง กระแสไบอัส ( $I_{SS}$ ) กับ ค่าอัตราขยายแรงดัน ( $A_v$ ) ได้เป็น

$$A_v = \sqrt{\frac{-4\mu_p C_{ox} \left(\frac{W}{L}\right)_{401,2}}{(I_{SS})^3 (\lambda_p + \lambda_n)^2}} \quad (4.6)$$

เนื่องจากวงจรขยายผลต่างที่นำเสนอในรูปที่ 4.2 นั้นมีค่าความต้านทานเอาต์พุต และอัตราขยายแรงดันของวงจรจะขึ้นอยู่กับ กระแสไบอัส (Bias Current :  $I_{SS}$ ) ตามสมการที่ 4.5 และ 4.6 ตามลำดับ เนื่องจากในวงจรขยายผลต่างได้นิยมนำเอาวงจรสะท้อนกระแสแบบพื้นฐานนำมาออกแบบร่วมกับวงจรขยายผลต่าง ทำให้วิทยานิพนธ์ฉบับนี้จึงได้ขอนำวงจรดังกล่าวมาปรับปรุงใหม่ โดยการนำเอาส่วนของวงจรวงจรสะท้อนกระแสแบบพื้นฐานออกไปและนำเอาวงจรสะท้อนกระแสแบบวิลสันแบบปรับปรุงเข้าไปแทนที่ เพื่อให้ได้ค่าความต้านทานเอาต์พุตมีค่ามากขึ้น ส่งผลให้ค่าอัตราขยายแรงดันมีค่ามากขึ้น ดังรูปที่ 4.3






$$V_{DS403,4,7,8} = V_{GS403,4,7,8} = \sqrt{\frac{2I_{D403,4,7,8}}{\mu_N C_{OX} \left(\frac{W}{L}\right)_{403,4,5,6}}} + V_{TN} \quad (4.7)$$

ในทำนองเดียวกันสามารถหาค่า  $V_{GS401,2}$  ได้จากสมการที่ 2.2 ได้ดังนี้

$$V_{GS401,2} = \sqrt{\frac{2I_{D401,2}}{\mu_P C_{OX} \left(\frac{W}{L}\right)_{401,2}}} + V_{TP} \quad (4.8)$$

เนื่องจาก ในการออกแบบวงจรขยายผลต่างให้สามารถขยายสัญญาณได้ จะต้องทำการออกแบบให้  $M401,2$  ทำงานในโหมดอิมิตัว รวมถึงการออกแบบ  $M403,4,7,8$  ให้ทำงานในโหมดอิมิตัวด้วยเช่นกัน เพื่อให้ได้ค่าความต้านทานเสมือน  $r_{ds403,4,7,8}$  มีค่าที่สูง ซึ่งส่งผลให้อัตราการขยายแรงดันในภาคนี้นี้มีค่าสูงขึ้นนั่นเอง ดังนั้นในการออกแบบวงจรขยายผลต่างโดยใช้มอสเฟต pMOS แบบที่ 2 มีความสัมพันธ์ดังนี้

$$|V_{DS401,2}| > |V_{GS401,2}| - |V_{TP}| \quad (4.9)$$



รูปที่ 4.4 วงจรเสมือนสัญญาณขนาดเล็กของวงจรขยายผลต่าง แบบที่ 2

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์ไว้เพื่อการศึกษาเท่านั้น ไม่อนุญาตให้เผยแพร่โดยไม่ขออนุญาต  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



จากรูปที่ 4.3 สามารถเขียนให้อยู่ในรูปของวงจรเสมือนสัญญาณขนาดเล็ก ได้ดังรูปที่ 4.4 และวิเคราะห์หาค่าอัตราขยายแรงดันได้ดังนี้

วิเคราะห์ที่ โหนด  $V_{IN}$ :

$$\frac{-V_{IN1,2} - V_{OUT1,2}}{r_{dsO401,2}} - g_{m401,2} V_{IN1,2} = I_X \quad (4.10)$$

วิเคราะห์ที่ โหนด  $V_{OUT}$ :

$$\frac{V_{OUT} + V_{GS403,4,7,8}}{r_{ds403,4,7,8}} + \frac{V_{OUT} + V_{IN1,2}}{r_{O403,4,7,8}} - g_{m401,402} V_{IN1,2} + g_{m403,4,7,8} V_{GS403,4,7,8} = I_X \quad (4.11)$$

เมื่อ  $V_{GS403,4,7,8} = -I_X r_{dsO403,4,7,8}$  จากสมการที่ 4.11 สามารถ จัดรูปใหม่ได้ว่า

$$A_{vd} = A_{V1} = \frac{V_{OUT1,2}}{V_{IN1,2}} = -g_{m401,2} (r_{ds401,2} // g_{m403,4,7,8} r_{ds403,4,7,8}^2) \quad (4.12)$$

โดยที่  $g_m = \sqrt{2\mu C_{OX} \frac{W}{L} I_D}$

หรือ เขียนให้อยู่ในรูปของความสัมพันธ์ระหว่างแหล่งกำเนิดกระแส ( $I_{SS}$ ) กับ ค่าอัตราขยายแรงดันของวงจรขยายผลต่าง ( $A_{V1}$ ) ได้เป็น

$$-A_{V1} = \sqrt{\frac{16 \left( \mu_P C_{OX} \left( \frac{W}{L} \right)_{401,2} \right) \left( \mu_N C_{OX} \left( \frac{W}{L} \right)_{403,4,7,8} \right)}{I_{SS} \left( \lambda_N^4 + 4\lambda_N^2 \lambda_P \sqrt{\mu_N C_{OX} \left( \frac{W}{L} \right)_{403,4,7,8}} I_{SS} + 4\lambda_P^2 \mu_N C_{OX} \left( \frac{W}{L} \right)_{403,4,7,8} \right)}} \quad (4.13)$$


จากวงจรขยายผลต่างสามารถวิเคราะห์อัตราขยายแรงดันโหนดร่วมเป็น

$$A_{vc} = \frac{-g_{m401,2} (r_{ds401,2} // g_{m403,4,7,8} r_{ds403,4,7,8}^2)}{1 + 2g_{m401,2} r_{ds405,6}} \quad (4.14)$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาค้นคว้าเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

และสามารถหาค่าอัตราส่วนการกำจัดสัญญาณโหมตร่วม (CMRR) ได้จาก

$$CMRR = \left| \frac{A_{vd}}{A_{vc}} \right| \quad (4.15)$$



รูปที่ 4.5 (ก) วงจรเสมือนของวงจรขยายแรงดัน และ (ข) วงจรเสมือนของวงจรขยายความนำถ่ายโอน

จากวงจรรูปที่ 4.5(ก) แสดงถึงวงจรเสมือนของวงจรขยายแรงดันของวงจรผลต่าง สามารถเปลี่ยนเป็นวงจรเสมือนของวงจรขยายความนำถ่ายโอน ได้จากการใช้ทฤษฎีเทวินิน (Thevenin's Theorem) จะได้วงจรดังรูปที่ 4.5(ข) และสามารถวิเคราะห์หาค่าอัตราขยายความนำ ได้เป็น

$$G_{M1} = \frac{A_{V1}}{R_{OUT1} + R_L} \quad (4.16)$$

หรือ


$$G_{M1} = \frac{-g_{m401,2} (r_{ds401,2} // g_{m403,4,7,8} r_{ds403,4,7,8}^2)}{(r_{ds401,2} // g_{m403,4,7,8} r_{ds403,4,7,8}^2) + R_L} \quad (4.17)$$

จากสมการที่ 4.17 สังเกตได้ว่า อัตราขยายความนำถ่ายโอนของวงจรขยายผลต่าง มีความสัมพันธ์ตามค่าทรานส์คอนดักแตนซ์ของมอสเฟต 401,2 ดังนั้นเพื่อให้วงจรขยายผลต่าง มีค่าอัตราขยายความนำถ่ายโอนมีค่ามากที่สุด จึงจำเป็นต้องออกแบบให้ (W/L) ของมอสเฟต M401,2 มี

ค่าเท่ากับ 100 เท่า ที่ไฟเลี้ยง  $\pm 25V$  โดยค่าไฟเลี้ยงนี้ได้นำมาเปรียบเทียบกับวงจรในบทความ ดังกล่าวไว้ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



ภาคผนวก ข. จากรูปที่ 4.6 แสดงถึงกราฟความสัมพันธ์ระหว่างกระแสเดรนกับแรงดันตกคร่อมระหว่างขาเดรนกับขาซอร์ส ที่แรงดันตกคร่อมขาเกตกับขาซอร์สค่าต่างๆ โดยที่ค่าขนาด W/L ของมอสเฟต M401,2 = 100 เท่า จากรูปที่ 4.6 พบว่าจุด Q point ของมอสเฟต M401,2 ควรมีค่ากระแสเดรน เท่ากับ 48.44mA ดังนั้นวงจรขยายผลต่าง ควรมีกระแสไบอัส เท่ากับ 96.88mA โดยในส่วนของารออกแบบวงจรกำเนิดกระแสของวงจรภาคที่ 1 นี้ขอเสนอในหัวข้อ 4.4



รูปที่ 4.6 ความสัมพันธ์ระหว่างกระแสเดรนกับแรงดันตกคร่อมระหว่างขาเดรนกับซอร์ส ที่แรงดันตกคร่อมขาเกตกับขาซอร์สค่าต่างๆ

จากรูปที่ 4.7 แสดงถึงวงจรขยายผลต่างโดยใช้มอสเฟต แบบที่ 2 ที่แสดงตัวเก็บประจุแฝงของมอสเฟตในแต่ละตัว ซึ่งสามารถวิเคราะห์ผลตอบสนองความถี่ของวงจรโดยใช้การประมาณค่าแบบ OTC ได้ดังนี้

$$C_{in} = (1 + A_{V1})C_{gd401,2} + C_{gs401,2} \quad (4.18)$$


$$C_{out} = (1 + \frac{1}{A_{V1}})C_{gd401,2} + C_{gd403,4,7,8} \quad (4.19)$$

$$\omega_{p(in)} = \frac{1}{C_{in}}; f_{p(in)} = \frac{\omega_{p(in)}}{2\pi} \quad (4.20)$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$\omega_{p(out)} = \frac{1}{R_{out1} C_{out}}; f_{p(out)} = \frac{\omega_{p(out)}}{2\pi} \quad (4.21)$$

$$\omega_{-3dB} = \frac{1}{C_{in} + R_{out1} C_{out}}; f_{-3dB} = \frac{\omega_{-3dB}}{2\pi} \quad (4.22)$$



รูปที่ 4.7 วงจรขยายผลต่าง แบบที่ 2 ที่มีตัวเก็บประจุแฝง

จากค่าพารามิเตอร์ T2BN ดังภาคผนวก ก. เมื่อกำหนดให้

$$(W/L)_{4012} = 10C \quad \lambda_p = 0.0019 \quad \mu_p C_{OX} = 67.50\mu \quad V_{TP} = -0.77$$

$$(W/L)_{4034,7,8} = 100 \quad \lambda_n = 0.0036 \quad \mu_n C_{OX} = 182926\mu \quad V_{TN} = 0.49$$

จากสมการที่ 4.7  $V_{DS403,4,7,8} = V_{GS403,4,7,8}$  เท่ากับ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



$$V_{DS403,4,7,8} = V_{GS403,4,7,8} = \sqrt{\frac{2\left(\frac{96.88\text{m}}{2}\right)}{(182926\mu)(100)}} + 0.49 = 2.791\text{V}$$

ดังนั้น  $V_{D404} = V_{OUT1}$  มีค่าเป็น

$$V_{DS403,4,7,8} = (-25) + 2.791 + 2.791 = -19.42\text{V}$$

จากสมการที่ 4.7  $V_{GS401,2}$  เท่ากับ

$$V_{GS401,2} = \sqrt{\frac{2\left(\frac{96.88\text{m}}{2}\right)}{(67.501\mu)(100)}} + |-0.77| = 4.558\text{V}$$

ซึ่งเป็นไปตามเงื่อนไข ดังสมการที่ 4.9 จากสมการที่ 4.13 สามารถคำนวณหาค่าอัตราขยายแรงดันของวงจรภาคที่ 1 เท่ากับ

$$-A_{V1} = \frac{16(67.501\mu)(100)(182926\mu)(100)}{\sqrt{(96.88\text{m})\left((0.0036)^4 + 4(0.0036)^2(0.0019)\sqrt{(182926\mu)(100)(96.88\text{m})} + 4(0.0019)^2(182926\mu)(100)\right)}}$$

$$= -275.636 = 48.8\text{dB}$$

จากสมการที่ 4.14 คำนวณหาค่าอัตราขยายแรงดันโหมตร่วม เท่ากับ

$$A_{VC} = \frac{-\sqrt{(67.501\mu)(100)\left(\frac{96.88\text{m}}{2}\right)}\left[\left(\frac{2}{(0.0019)(96.88\text{m})}\right) \parallel \sqrt{(182.926\mu)(100)\left(\frac{96.88\text{m}}{2}\right)\left(\frac{2}{(0.0036)(96.88\text{m})}\right)^2}\right]}{1 + 2\sqrt{(67.501\mu)(100)\left(\frac{96.88\text{m}}{2}\right)\left(\frac{1}{(0.0019)(96.88\text{m})}\right)}}$$

$$= -0.984$$

เอกสารนี้เป็นเอกสารตัวอย่างที่จัดทำขึ้นเพื่อการศึกษาเท่านั้น ไม่สามารถนำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$CMRR = \left| \frac{-275.636}{-0.984} \right| = 280.118 = 48.946 \text{ dB}$$

และ ค่าอัตราขยายความนำของวงจรขยายผลต่าง สามารถคำนวณได้จากสมการที่ 4.17 เมื่อโหลดความต้านทานเท่ากับศูนย์ มีค่าเท่ากับ

$$G_{M1} = \frac{-275.636}{10.74 \text{ k}} = 25.65 \text{ mS}$$

จากรูปที่ 4.5 สามารถหาค่าผลการตอบสนองความถี่ของวงจรขยายผลต่าง โดยใช้การประมาณค่า OTC ได้จากสมการที่ 4.18, 4.19 และ 4.22 เมื่อ  $C_{gd}$  และ  $C_{gs}$  สามารถหาได้จากสมการที่ 2.13 และ 2.14 ตามลำดับ ได้ว่า

$$C_{gs401,2} = \frac{2}{3} \left[ (4.484 \times 10^{-3})(35 \times 10^{-6})(0.35 \times 10^{-6}) \right] + (4.484 \times 10^{-3})(35 \times 10^{-6}) \left( \frac{2.83 \times 10^{-10}}{4.484 \times 10^{-3}} \right)$$

$$= 46.525 \times 10^{-15} \text{ F}$$

$$C_{gd401,2} = (4.484 \times 10^{-3})(35 \times 10^{-6}) \left( \frac{2.83 \times 10^{-10}}{4.484 \times 10^{-3}} \right) = 9.905 \times 10^{-15} \text{ F}$$

$$C_{gd403,4,7,8} = (4.484 \times 10^{-3})(35 \times 10^{-6}) \left( \frac{2.83 \times 10^{-10}}{4.484 \times 10^{-3}} \right) = 9.905 \times 10^{-15} \text{ F}$$

ดังนั้น

$$C_{in} = (1 + 275.636)(9.905 \times 10^{-15} \text{ F}) + 46.525 \times 10^{-15} \text{ F} = 2786 \times 10^{-15} \text{ F}$$

$$C_{out} = \left( 1 + \frac{1}{275.636} \right) (9.905 \times 10^{-15} \text{ F}) + 9.905 \times 10^{-15} \text{ F} = 19.846 \times 10^{-15} \text{ F}$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




$$\omega_{-3dB} = \frac{1}{(2.786 \times 10^{-12} \text{ F}) + (10.746 \times 10^3)(19.846 \times 10^{-15} \text{ F})} = 4.628 \times 10^9 \text{ rad/s}$$

$$f_{-3dB} = \frac{4.628 \times 10^9}{2\pi} = 736.56 \text{ MHz}$$

## 4.2 การออกแบบวงจรขยายขอร์สร่วม

ในส่วนวงจรภาคที่สอง ได้นำเอาวงจรขยายขอร์สร่วมมาใช้ในส่วนนี้ โดยตัววงจรประกอบไปด้วยมอสเฟต M409 ที่ทำหน้าที่รับสัญญาณจากภาควงจรขยายผลต่าง มาขยายอีกครั้งในภาคนี้ และ M410 เป็นตัวทำหน้าที่กำเนิดกระแส โดยแสดงไว้ดังรูปที่ 4.8



รูปที่ 4.8 (ก) วงจรขยายขอร์สร่วม และ (ข) วงจรเสมือนของวงจรขยายขอร์สร่วม

ในการออกแบบวงจรขยายขอร์สร่วม สามารถออกแบบได้ จากรูปที่ 4.6(ก) ได้ว่า

$$I_{D9} = \frac{1}{2} \mu_N C_{OX} \left( \frac{W}{L} \right)_{409} (V_{GS409} - V_{TN})^2 \quad (4.23)$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เมื่อ  $V_{D404} = V_{G409}$  และ  $I_{SS} = I_{D9} = I_{D10}$  จะได้

$$V_{GS410} = \sqrt{\frac{2I_{D9}}{\mu_P C_{OX} \left(\frac{W}{L}\right)_{410}}} + V_{TP} \quad (4.24)$$

จากรูปที่ 4.6 (ข) สามารถหาค่าอัตราขยายแรงดันของวงจรขยายชอร์สร่วมได้ดังสมการที่ 4.25

$$A_{V2} = -g_{m409} (r_{ds409} // r_{ds410}) \quad (4.25)$$

หรือ เขียนให้อยู่ในรูปของความสัมพันธ์ระหว่างแหล่งกำเนิดกระแส ( $I_{SS2}$ ) กับ ค่าอัตราขยายแรงดันของวงจรขยายชอร์สร่วม ( $A_{V2}$ ) ได้เป็น

$$A_{V2} = 2\mu_N C_{OX} \left(\frac{W}{L}\right)_{409} \left( \frac{1}{I_{SS2} [\lambda_N^2 + 2\lambda_N \lambda_P + \lambda_P^2]} \right) \quad (4.26)$$

เนื่องจาก วงจรขยายชอร์สร่วมนี้ จะใช้กระแสที่สะท้อนจากวงจรสะท้อนกระแส ร่วมกับ วงจรขยายผลต่าง ซึ่งได้แสดงไว้ดังในหัวข้อที่ 4.4 ดังนั้น จึงกำหนดให้  $(W/L)_{409} = 7$  และ  $(W/L)_{410} = (W/L)_{406} = 9$  ซึ่งจะทำให้วงจรขยายชอร์สร่วมนี้มีกระแสไบอัส เท่ากับ 17.59mA ดังนั้น จากสมการที่ 2.2 สามารถหา  $V_{OUT2}$  ได้ว่า

$$V_{DS410} = \frac{\frac{2I_{SS2}}{\mu_N C_{OX} \left(\frac{W}{L}\right)_{409}} - 1}{\lambda_N} = \frac{\frac{2(17.59m)}{(182.926\mu)(7)(5.58 - 0.49)^2} - 1}{0.0036} = 16.789V$$

ดังนั้น  $V_{OUT2} = V_{D410} = 16.789V - 25V = -8.21V$

จากสมการที่ 4.26 สามารถหาค่าอัตราขยายแรงดันของวงจรขยายชอร์สร่วม ได้เป็น


$$A_{V2} = \sqrt{\frac{2(182926\mu)(7)}{(16.6mA)[0.0036^2 + 2(0.0019)(0.0036) + 0.0019^2]}} = 66.338$$

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์ไว้สำหรับใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



### 4.3 การออกแบบวงจรคลาสเอบี

วงจรภาคเอาต์พุตที่นำเสนอในวิทยานิพนธ์ฉบับนี้ คือวงจรภาคเอาต์พุตคลาสเอบี ซึ่งได้กล่าวถึงคุณสมบัติพื้นฐานของวงจรในหัวข้อที่ 3.7 ไว้แล้ว โดยลักษณะของวงจรภาคเอาต์พุตคลาสเอบีที่เสนอ ได้แสดงไว้ดังรูปที่ 4.8



รูปที่ 4.9 วงจรภาคเอาต์พุตคลาสเอบี

จากรูปที่ 4.8 สามารถออกแบบวงจรได้จากเงื่อนไขดังสมการที่ 3.8

$$V_{SD411} + V_{DS413} + V_{SD415} + V_{DS417} = V_{SD412} + V_{DS414} + V_{SD416} + V_{DS418}$$

เมื่อกระแสไบอัส  $I_{D411,13,15,17} = I_{D412,14,16,18}$

ในการออกแบบวงจรในภาคนี้ ควรออกแบบให้แรงดัน  $V_{S413,4} = V_{S415,6} = V_{OUT2}$  เพื่อให้วงขยาย

คลาสเอบีนี้มีค่าอัตราขยายเท่ากับ 1 งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า เอกสารนี้เป็นเอกสารลิขสิทธิ์ของมหาวิทยาลัยเทคโนโลยีพระจอมเกล้าธนบุรี หากมีการนำเอกสารนี้ไปใช้โดยไม่ได้รับอนุญาตจากมหาวิทยาลัยฯ ถือว่าผิดกฎหมาย และต้องรับผิดชอบต่อเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากสมการดังกล่าว สามารถหาค่า  $(W/L)_{413,14} = 3$  และ  $(W/L)_{415,16} = 9$  โดยที่  $I_{Bias3} = I_{D411-18} = 835.4\mu A$

จากสมการที่ 2.2 สามารถหา  $V_{G411,12} = V_{G417,18}$  ได้ เมื่อ  $3(W/L)_{411,12} = (W/L)_{417,18}$

$$\sqrt{\frac{2(835.4\mu)}{(67.501\mu)3X}} + |-0.77| = \sqrt{\frac{2(835.4\mu)}{(182.926\mu)X}} + 0.49 \Rightarrow X = 1$$

จาก  $3(W/L)_{411,12} = (W/L)_{417,18}$  ดังนั้น  $(W/L)_{411,12} = 3, (W/L)_{417,18} = 1$   
ตามลำดับ

#### 4.4 การออกแบบภาควงจรกำเนิดกระแส

วงจรกิจกำเนิดกระแส ทำหน้าที่จ่ายกระแส และกำเนิดแรงดัน โดยวงจรถูกได้นำมาเป็นวงจรกิจกำเนิดกระแสนั้น คือ วงจรสะท้อนแบบคาสโคด โดยมีคุณสมบัติพื้นฐานดังได้กล่าวไปแล้ว ในหัวข้อที่ 3.6.3 เนื่องจากวงจรถูกในภาคที่ 1 ในส่วนวงจรถสะท้อนกระแสแบบพื้นฐานต้องกระแสไบอัส เท่า 96.88mA วงจรถขยายร่วมซอร์ส ต้องการกระแสไบอัส 18.28mA และ วงจรถขยายคลาสเอบีต้องการแรงดันเพื่อไบอัสมอสเฟต M411,12 และ M417,18 เท่ากับ 3.5V ซึ่งมีค่าเท่ากับ  $V_{DS}$  ดังนั้นเพื่อที่จะให้ ได้แรงดันไบอัสที่จะนำไปไบอัสวงจรถขยายคลาสเอบี จากความสัมพันธ์

$$V_{SS+} - V_{SS-} = XV_{DS} \Rightarrow \frac{25 - (-25)}{3.5} = X = 14$$

โดยที่ X คือ จำนวนมอสเฟตที่ใช้แบ่งแรงดัน

เมื่อกำหนดให้มอสเฟตที่ใช้ในวงจรกิจกำเนิดกระแสทั้งหมดนี้ มีค่าเท่ากันทุกประการ โดยประกอบไปด้วย มอสเฟต ทั้งหมด 28 ตัว ดังรูปที่ 4.10 จากรูปที่ 4.10 สามารถแบบวงจรถได้จากสมการที่ 2.2 ได้ว่า

$$I_{SS} = I_{D419-47} = \frac{1}{2} \mu_N C_{OX} \left( \frac{W}{L} \right)_{419-47} \left( \frac{V_{SS+} - V_{SS-}}{14} - V_{TN} \right)^2 (1 + \lambda_N \frac{V_{SS+} - V_{SS-}}{14})$$


เมื่อให้  $(W/L)_{419-47} = 20$  ได้ว่า

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




$$I_{SS} = I_{D419-47} = \frac{1}{2}(182.926\mu)(20)\left(\frac{50}{14} - 0.49\right)^2(1 + (0.0036)\frac{50}{14}) = 17.59\text{mA}$$

ในส่วนของวงจรขยายผลต่าง เมื่อกำหนดให้  $(W/L)_{406} = 9$  ที่มีกระแสไหลผ่านเท่ากับ 17.59mA เพื่อให้ได้กระแสที่มีค่าเท่ากับ 96.88mA ดังนั้น  $(W/L)_{405} = 50$



รูปที่ 4.10 วงจรแหล่งกำเนิดกระแสที่ใช้ในวงจร OTA

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.11 วงจรขยายความนำไอออนที่สมบูรณ์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



#### 4.5 วงจรขยายความนำถ่ายโอนที่สมบูรณ์

จากวงจรย่อยในแต่ละส่วนที่ได้กล่าวไว้ข้างต้น เมื่อนำวงจรขยายผลต่าง ดังรูปที่ 4.4 วงจรขยายร่วมขอร์ส รูปที่ 4.7 วงจรภาคเอาต์พุต รูปที่ 4.9 และภาควงจรกำเนิดกระแส รูปที่ 4.10 มาต่อร่วมกันแล้ว สามารถแสดงรูปวงจรรวมทั้งสามได้ ดังรูปที่ 4.11 ซึ่ง จะขอเรียกววงจรรวมทั้งสามนี้ ว่า วงจรขยายความนำถ่ายโอนที่สมบูรณ์

โดย วงจรขยายความนำที่สมบูรณ์สามารถหาค่าอัตราขยายความนำถ่ายโอน ที่ ความต้านทานโหลด ค่าต่างๆ ( $R_L$ ) ได้เป็น

$$G_M = \frac{A_{VO}}{R_{OUT3} + R_L} \quad (4.27)$$


โดยที่

$$R_{OUT3} = \frac{1}{g_{m413,14}} // \frac{1}{g_{m415,16}}$$

เมื่ออัตราขยายแรงดันรวมมีค่าเป็น

$$A_{VO} = A_{V1} A_{V2} A_{V3}$$

$$A_{VO} = (275.636)(66.338)(1) = 18367.832$$



รูปที่ 4.12 บล็อกไดอะแกรมของวงจรรวม

จากรูปที่ 4.12 สามารถวิเคราะห์หาผลการตอบสนองความถี่โดยการประมาณค่า OTC ได้เป็น เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$\omega_{-3dB} \cong \frac{1}{C_W + R_{OUT1}C_X + R_{OUT2}C_Y + R_{OUT3}C_Z}$$

เมื่อ

$$C_W = (1 + A_{V1})C_{gd401,2} + C_{gs401,2}$$

$$C_X = (1 + \frac{1}{A_{V1}})C_{gd401,2} + C_{gd403,4,7,8} + (1 + A_{V2})C_{gd409} + C_{gs409}$$

$$C_Y = (1 + \frac{1}{A_{V2}})C_{gd409} + C_{gd410} + C_{gs413,14} + C_{gs415,16}$$

$$C_Z = C_{gs413,14} + C_{gs415,16} + C_L$$

จากสมการที่ 2.13 และ 2.14 จะได้ว่า

$$C_{gs401,2} = \frac{2}{3}(4.484 \times 10^{-3})(35 \times 10^{-6})(0.35 \times 10^{-6}) + (35 \times 10^{-6})(2.83 \times 10^{-10}) = 46.525 \times 10^{-15} \text{ F}$$

$$C_{gd401,2} = (35 \times 10^{-6})(2.83 \times 10^{-10}) = 9.905 \times 10^{-15} \text{ F}$$

$$C_{gd403,4,7,8} = (35 \times 10^{-6})(2.83 \times 10^{-10}) = 9.905 \times 10^{-15} \text{ F}$$

$$C_{gs409} = \frac{2}{3}(4.484 \times 10^{-3})(2.45 \times 10^{-6})(0.35 \times 10^{-6}) + (2.45 \times 10^{-6})(2.83 \times 10^{-10}) = 3.256 \times 10^{-15} \text{ F}$$

$$C_{gd409} = (2.45 \times 10^{-6})(2.83 \times 10^{-10}) = 0.693 \times 10^{-15} \text{ F}$$

$$C_{gd410} = (3.15 \times 10^{-6})(2.83 \times 10^{-10}) = 0.891 \times 10^{-15} \text{ F}$$

$$C_{gs413,14} = \frac{2}{3}(4.484 \times 10^{-3})(1.05 \times 10^{-6})(0.35 \times 10^{-6}) + (1.05 \times 10^{-6})(2.83 \times 10^{-10}) = 1.37 \times 10^{-15} \text{ F}$$

$$C_{gs415,16} = \frac{2}{3}(4.484 \times 10^{-3})(3.15 \times 10^{-6})(0.35 \times 10^{-6}) + (3.15 \times 10^{-6})(2.83 \times 10^{-10}) = 4.187 \times 10^{-15} \text{ F}$$

จะได้ว่า

$$C_W = (1 + 275.636)(9.905 \times 10^{-15}) + (46.525 \times 10^{-15}) = 2.786 \times 10^{-12} \text{ F}$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$C_X = (1 + \frac{1}{275.636})(9.905 \times 10^{-15}) + (9.905 \times 10^{-15}) + (1 + 66.338)(0.693 \times 10^{-15}) + (3.256 \times 10^{-15})$$

$$= 69.766 \times 10^{-15} \text{ F}$$

$$C_Y = (1 + \frac{1}{66.338})(0.693 \times 10^{-15}) + (0.891 \times 10^{-15}) + (1.37 \times 10^{-15}) + (4.187 \times 10^{-15}) = 7.151 \times 10^{-15} \text{ F}$$

$$C_Z = (1.37 \times 10^{-15}) + (4.187 \times 10^{-15}) = 5.557 \times 10^{-15} \text{ F}$$

ดังนั้น

$$\omega_{-3\text{dB}} \cong \frac{1}{(2.786 \times 10^{-12}) + (10.746 \times 10^3)(69.766 \times 10^{-15}) + (9.946 \times 10^3)(7.151 \times 10^{-15}) + (495.44)(5.557 \times 10^{-15})}$$

$$\cong 1.21 \times 10^9 \text{ rad/s}$$

$$f_{-3\text{dB}} = \frac{\omega_{-3\text{dB}}}{2\pi} = 192.58 \text{ MHz}$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



## บทที่ 5

### ผลการทดลอง

การทดสอบคุณสมบัติทางไฟฟ้าของวงจรโดยใช้โปรแกรม Cadence OrcadPspice ที่เทคโนโลยีซีมอส 0.35 ไมครอน ที่ไฟเลี้ยงเท่ากับ  $\pm 25V$  ได้ทำการทดสอบคุณสมบัติทางไฟฟ้าของวงจรขยายผลต่าง และในส่วนสุดท้ายได้ทำการทดสอบคุณสมบัติทางไฟฟ้าต่างๆของวงจรขยายความนำถ่ายโอน ที่ได้นำเอาวงจรย่อยต่างๆ มาประกอบเข้าด้วยกัน โดยมีรายละเอียดของขนาดของมอสเฟตที่ใช้ในการออกแบบ ดังตารางที่ 5.1

ตารางที่ 5.1 ค่าความกว้าง(W) และความยาว(L) ของมอสเฟตที่ใช้ในวิทยานิพนธ์

| ทรานซิสเตอร์ | อัตราส่วนระหว่างความกว้าง<br>กับความยาว (W/L) | ทรานซิสเตอร์ | อัตราส่วนระหว่างความ<br>กว้างกับความยาว (W/L) |
|--------------|-----------------------------------------------|--------------|-----------------------------------------------|
| M401,M402    | 35/0.35                                       | M411,M412    | 1.05/0.35                                     |
| M403-M406    | 35/0.35                                       | M413,M414    | 35/0.35                                       |
| M407         | 17.5/0.35                                     | M415, M416   | 3.5/0.35                                      |
| M408         | 3.15/0.35                                     | M417, M418   | 0.35/0.35                                     |
| M409         | 3.15/0.35                                     | M419 – M433  | 7/0.35                                        |
| M410         | 2.45/0.35                                     |              |                                               |


#### 5.1 การทดสอบวงจรขยายผลต่าง

5.1.1 การทดสอบการส่งผ่านสัญญาณแรงดัน (Voltage Transfer Function) ที่การปรับจูน กระแสไบอัสค่าต่างๆ


การทดสอบการส่งผ่านสัญญาณแรงดัน จากวงจรในบทที่ 4 ดังรูปที่ 4.3 ด้วยโปรแกรม Cadence OrcadPspice โดยการป้อนสัญญาณแรงดันอินพุตที่ละข้าง แล้วทำการวัดค่าแรงดันเอาต์พุต จากรูปที่ 5.1 และ 5.2 ค่าอัตราขยายแรงดันของวงจรผลต่าง ที่กระแสไบอัสที่ค่าต่างๆ มีความสัมพันธ์ดังสมการที่ 5.1 ซึ่งค่าอัตราขยายแรงดันของวงจรขยายผลต่าง นี้จะทำการวัดในช่วงการทำงานที่เป็นเชิงเส้นเท่านั้น

$$A_v = \frac{\Delta V_{OUT}}{\Delta V_{IN}} \quad (5.1)$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 5.1 การส่งผ่านสัญญาณแรงดันที่การปรับจูนกระแสไบอัสค่าต่างๆ เมื่อป้อนสัญญาณแรงดันอินพุตที่ขาบวก



รูปที่ 5.2 การส่งผ่านสัญญาณแรงดันที่การปรับจูนกระแสไบอัสค่าต่างๆ เมื่อป้อนสัญญาณแรงดันอินพุตที่ขาลบ

ตารางที่ 5.2 อัตราขยายแรงดันที่การปรับจูนกระแสไบอัสค่าต่างๆ


| แรงดันอินพุต | อัตราขยายแรงดัน             |                             |                             |
|--------------|-----------------------------|-----------------------------|-----------------------------|
|              | $I_{BIAS} = 96.88\text{mA}$ | $I_{BIAS} = 52.41\text{mA}$ | $I_{BIAS} = 17.51\text{mA}$ |
| $V_{IN(+)}$  | 293.475                     | 400.500                     | 696.040                     |
| $V_{IN(-)}$  | 293.479                     | 400.503                     | 696.042                     |

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



จาก สมการที่ 4.13 สามารถ คำนวณค่าอัตราขยายแรงดัน ที่  $I_{BIAS} = 96.88\text{mA}$  มีค่าเท่ากับ 275.636 เท่า ดังนั้น

$$\text{ERROR} = \left| \frac{275.636 - 293.475}{275.636} \right| \times 100\% = 6.472\%$$



รูปที่ 5.3 ความสัมพันธ์ระหว่างอัตราขยายแรงดันของวงจรขยายผลต่าง กับกระแสไบอัสค่าต่างๆ


จากรูปที่ 5.3 สามารถสรุปได้ว่ากระแสไบอัสมีความสัมพันธ์แบบผกผันกับอัตราขยายแรงดัน ซึ่งสอดคล้องกับสมการที่ 4.12

### 5.1.2 การทดสอบการส่งผ่านสัญญาณแรงดัน ที่กระแสไบอัสที่เหมาะสม และโหลด ความต้านทานค่าต่างๆ


การทดสอบการส่งผ่านสัญญาณแรงดัน จากวงจรในบทที่ 4 ดังรูปที่ 4.3 โดยการต่อโหลด ต้านทานที่ค่า 1k ,10k และ 100k ตามลำดับ ดังรูปที่ 5.4 และป้อนสัญญาณแรงดันอินพุตที่ฝั่งบวก แล้วทำการวัดแรงดันเอาต์พุต โดยที่กำหนดให้ กระแสไบอัส มีค่าเท่ากับ 96.88mA ซึ่งเป็นจุด Q Point จากรูปที่ 4.6 และจากรูปที่ 5.5 ค่าอัตราขยายแรงดันของวงจรขยายผลต่าง ที่กระแสไบอัสที่



เหมาะสม และโหลดความต้านทานค่าต่างๆ มีความสัมพันธ์ดังสมการที่ 5.1 ซึ่งจะทำให้การวัดในช่วงการทำงานที่เป็นเชิงเส้นเท่านั้น




รูปที่ 5.4 วงจรที่ใช้ในการทดสอบการส่งผ่านสัญญาณแรงดัน ที่โหลดความต้านทานค่าต่างๆ



รูปที่ 5.5 การส่งผ่านสัญญาณแรงดันที่โหลดความต้านทานค่าต่างๆ

จากรูปที่ 5.5 พบว่า เมื่อโหลดความต้านทาน เท่ากับ 1k, 10k และ 100k โอห์ม มีค่า อัตราขยายแรงดันเท่ากับ 24.017, 136.432 และ 259.47 เท่า ตามลำดับ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 5.6 ความสัมพันธ์ระหว่างอัตราขยายแรงดันกับโหลดความต้านทานค่าต่างๆ

จากรูปที่ 5.6 สามารถสรุปได้ว่าอัตราขยายแรงดันจะมีความสัมพันธ์แบบตามกับโหลดต้านทาน จนกระทั่งโหลดต้านทานมีค่ามากกว่าความต้านทานเอาพุตของวงจรขยายผลต่าง ซึ่งส่งผลให้ค่าอัตราขยายแรงดัน มีค่าคงที่ดังกราฟ


### 5.1.3 การทดสอบการส่งผ่านความนำถ่ายโอน (Transconductance Transfer Function) ที่การปรับจูนกระแสไบอัสค่าต่างๆ

การทดสอบการส่งผ่านความนำถ่ายโอน จากวงจรในบทที่ 4 ดังรูปที่ 4.3 โดยการป้อนสัญญาณแรงดันอินพุตที่ละข้าง แล้วทำการวัดแรงดันเอาต์พุต จากรูปที่ 5.1 และ 5.2 ค่าอัตราขยายความนำของวงจรขยายผลต่าง ที่กระแสไบอัสที่ค่าต่างๆ มีความสัมพันธ์ดังสมการที่ 5.1 ซึ่งค่าอัตราขยายแรงดันของวงจรขยายผลต่าง นี้จะทำการวัดในช่วงการทำงานที่เป็นเชิงเส้นเท่านั้น


$$G_M = \frac{\Delta I_{OUT}}{\Delta V_{IN}} \quad (5.2)$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้





รูปที่ 5.7 การส่งผ่านความนำถ่ายโอนที่การปรับจูนกระแสไบอัสค่าต่างๆ เมื่อป้อนสัญญาณแรงดันอินพุตที่ขาบวก



รูปที่ 5.8 การส่งผ่านความนำถ่ายโอนที่การปรับจูนกระแสไบอัสค่าต่างๆ เมื่อป้อนสัญญาณแรงดันอินพุตที่ขาลบ

ตารางที่ 5.3 อัตราขยายความนำถ่ายโอนที่การปรับจูนกระแสไบอัสค่าต่างๆ


| แรงดันอินพุต(V) | อัตราขยายความนำถ่ายโอน (S)  |                             |                             |
|-----------------|-----------------------------|-----------------------------|-----------------------------|
|                 | $I_{BIAS} = 96.88\text{mA}$ | $I_{BIAS} = 52.41\text{mA}$ | $I_{BIAS} = 17.51\text{mA}$ |
| $V_{IN(+)}$     | 11.169m                     | 19.323m                     | 26.267m                     |
| $V_{IN(-)}$     | 11.172m                     | 19.328m                     | 26.271m                     |

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



จากสมการที่ 4.17 สามารถ คำนวณค่าอัตราขยายความนำถ่ายโอน ที่  $I_{BIAS} = 17.51\text{mA}$  มีค่าเท่ากับ  $25.65\text{mS}$  ดังนั้น

$$\text{ERROR} = \left| \frac{25.65\text{m} - 26.267\text{m}}{25.65\text{m}} \right| \times 100\% = 2.4\%$$




รูปที่ 5.9 ความสัมพันธ์ระหว่างอัตราขยายความนำถ่ายโอนกับกระแสไบอัสค่าต่างๆ

จากรูปที่ 5.6, 5.7 สามารถสรุปความสัมพันธ์ระหว่างค่าอัตราขยายความนำถ่ายโอน กับกระแสไบอัส ดังรูปที่ 5.9 พบว่าเมื่อกระแสไบอัสมีความสัมพันธ์แบบตามกับอัตราขยายความนำถ่ายโอน ซึ่งสามารถอธิบายได้สมการที่ 4.16


#### 5.1.4 การทดสอบการส่งผ่านความนำถ่ายโอนที่กระแสไบอัสที่เหมาะสม และโหลดความต้านทานค่าต่างๆ

การทดสอบการส่งผ่านความนำถ่ายโอน จากวงจรในบทที่ 4 ดังรูปที่ 4.3 โดยการต่อโหลดต้านทานที่ค่า 1, 500 และ 1k ตามลำดับ ดังรูปที่ 5.4 และป้อนสัญญาณแรงดันอินพุตที่ฝั่งบวก แล้วทำการวัดกระแสเอาต์พุต จากรูปที่ 5.10 ค่าอัตราขยายแรงดันของวงจรขยายผลต่าง ที่เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

กระแสไบอัสที่เหมาะสม และโหลดความต้านทานค่าต่างๆ มีความสัมพันธ์ดังสมการที่ 5.2 ซึ่งจะทำให้การวัดในช่วงการทำงานที่เป็นเชิงเส้นเท่านั้น



รูปที่ 5.10 การส่งผ่านความนำถ่ายโอนที่โหลดความต้านทานค่าต่างๆ



รูปที่ 5.11 ความสัมพันธ์ระหว่าง อัตราขยายความนำถ่ายโอนที่โหลดความต้านทานค่าต่างๆ


จากรูปที่ 5.11 ได้แสดงค่าอัตราขยายความนำถ่ายโอนเทียบกับโหลดต้านทาน เมื่อกระแสไบอัสมีค่าเท่ากับ 96.88mA, 52.41mA และ 17.51mA ตามลำดับ พบว่าอัตราขยายความนำถ่ายโอนมีความสัมพันธ์กับโหลดความต้านทานดังสมการที่ 4.15

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




### 5.1.5 การทดสอบอัตรา slew ที่โหลดภาระ คือ ตัวเก็บประจุขนาด 5 pF

ในการทดสอบอัตรา slew เพื่อนำมาเปรียบเทียบกับวงจรในบทความ [7] โดยใช้ โหลดภาระ คือ ตัวเก็บประจุขนาด 5 pF โดยวงจรที่ใช้ในการทดสอบ ได้แสดงไว้ดังรูปที่ 5.12 และผล อัตรา slew ดังรูปที่ 5.13



รูปที่ 5.12 วงจรที่ใช้ในการทดสอบอัตรา slew ที่โหลดภาระ คือ ตัวเก็บประจุขนาด 5 pF



รูปที่ 5.13 อัตรา slew ที่โหลดภาระ คือ ตัวเก็บประจุ 5 pF


จากรูปที่ 5.13 สามารถหาค่าอัตรา slew ของวงจรขยายผลต่าง ที่กระแสไบอัสที่เหมาะสม มีค่าเป็น  $45\text{V}/\mu\text{s}$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



### 5.1.6 การทดสอบผลการตอบสนองความถี่

การทดสอบผลการตอบสนองความถี่ของวงจร แสดงให้เห็นว่า วงจรขยายผลต่างนี้สามารถทำงานได้ในช่วงความถี่ของสัญญาณอินพุตในช่วงใด โดยทำการพล็อตกราฟความสัมพันธ์ระหว่างค่าอัตราขยายความนำกับความถี่ จะได้คุณสมบัติผลการตอบสนองความถี่ของวงจร ดังรูปที่ 5.14



รูปที่ 5.14 ผลการตอบสนองความถี่

จากรูปที่ 5.14 แสดงให้เห็นว่า ค่าอัตราขยายความนำของวงจรขยายผลต่าง ที่กระแสไบอัสที่เหมาะสม สามารถหาค่าความถี่คัตออฟ เป็น 450.262MHz

## 5.2 การทดสอบวงจรรวมทั้งสามภาค


### 5.2.1 การทดสอบการส่งผ่านสัญญาณแรงดัน (Voltage Transfer Function) ของวงจรรวมทั้งสามภาค

การทดสอบการส่งผ่านสัญญาณแรงดัน จากวงจรในบทที่ 4 ดังรูปที่ 4.11 ด้วยโปรแกรม


Cadence OrcadPspice โดยการป้อนสัญญาณแรงดันอินพุตที่ละข้าง แล้วทำการวัดแรงดันเอาต์พุตจากรูปที่ 5.15 และ 5.16 ค่าอัตราขยายแรงดันของวงจรรวมทั้งสามภาค ที่กระแสไบอัสที่ค่าต่างๆ มี

ความสัมพันธ์ดังสมการที่ 5.1 ซึ่งค่าอัตราขยายแรงดันของวงจรรวมทั้งสามภาคนี้จะทำการวัดในช่วง  
เอกสารนี้เป็นเอกสารที่จัดทำขึ้นเพื่อใช้ในการเรียนการสอนเท่านั้น ไม่สามารถนำออกจำหน่ายหรือใช้  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การทำงานที่เป็นเชิงเส้นเท่านั้น โดยมีค่าอัตราขยายแรงดันที่ขาบวก และขาลบเท่ากับ 20.63k และ 20.63k ตามลำดับ



รูปที่ 5.15 การส่งผ่านสัญญาณแรงดัน ที่กระแสไบอัสที่เหมาะสม เมื่อป้อนสัญญาณแรงดันอินพุตที่ขาบวก




รูปที่ 5.16 การส่งผ่านสัญญาณแรงดัน ที่กระแสไบอัสที่เหมาะสม เมื่อป้อนสัญญาณแรงดันอินพุตที่ขาลบ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




## 5.2.2 การทดสอบการส่งผ่านสัญญาณแรงดันของวงจรรวมทั้งสามภาค ที่โหลดความต้านทานค่าต่างๆ

การทดสอบการส่งผ่านสัญญาณแรงดัน จากวงจรในบทที่ 4 ดังรูปที่ 4.11 โดยการต่อโหลดต้านทานที่ค่า 1k ,10k และ 100k $\Omega$  ตามลำดับ โดยต่อวงจรดังรูปที่ 5.3 และป้อนสัญญาณแรงดันอินพุตที่ฝั่งลบ แล้วทำการวัดแรงดันเอาต์พุต โดยมีการส่งผ่านสัญญาณแรงดัน ที่กระแสไบอัสที่เหมาะสม เมื่อโหลดความต้านทานค่าต่างๆ ดังรูปที่ 5.17,5.18 และ 5.19 ตามลำดับ และสามารถหาค่าอัตราขยายแรงดัน ได้ดังสมการที่ 5.1 ซึ่งจะทำการวัดในช่วงการทำงานที่เป็นเชิงเส้นเท่านั้น




รูปที่ 5.17 การส่งผ่านสัญญาณแรงดัน ที่โหลดความต้านทานเท่ากับ 1k $\Omega$




เอกสารนี้เป็นเอกสารรูปที่ 5.18 การส่งผ่านสัญญาณแรงดัน ที่โหลดความต้านทานเท่ากับ 10k $\Omega$  โยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้





รูปที่ 5.19 การส่งผ่านสัญญาณแรงดัน ที่โหลดความต้านทานเท่ากับ 100k $\Omega$




รูปที่ 5.20 ความสัมพันธ์ระหว่างอัตราขยายแรงดันของวงจรรวมทั้งสามภาค กับโหลดความต้านทานค่าต่างๆ

จากรูปที่ 5.17, 5.18 และ 5.19 สามารถนำมาพล็อตกราฟความสัมพันธ์ระหว่างอัตราขยายแรงดันของวงจรรวมกับโหลดความต้านทานค่าต่างๆ ได้ดังรูปที่ 5.20 ซึ่งสามารถสรุปได้ว่าอัตราขยายแรงดันจะมีความสัมพันธ์แบบตามกับโหลดต้านทาน จนกระทั่ง โหลดต้านทานมีค่ามากกว่าความต้านทานเอาพุตของวงจรรวมทั้งสามภาค ซึ่งส่งผลให้ค่าอัตราขยายแรงดัน มีค่าคงที่ดังกราฟ


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### 5.2.3 การทดสอบการส่งผ่านความนำถ่ายโอน (Transconductance Transfer Function) ของวงจรรวมทั้งสามภาค

การทดสอบการส่งผ่านความนำถ่ายโอนของวงจรรวมทั้งสามภาค จากวงจรในบทที่ 4 ดังรูปที่ 4.11 โดยการป้อนสัญญาณแรงดันอินพุตที่ละข้าง แล้วทำการวัดกระแสเอาต์พุต จากรูปที่ 5.21 และ 5.22 ค่าอัตราขยายความนำถ่ายโอนของวงจรรวมทั้งสามภาค มีความสัมพันธ์ดังสมการที่ 5.2 ซึ่งค่าอัตราขยายความนำของวงจรรวมทั้งสามภาคนี้จะทำการวัดในช่วงการทำงานที่เป็นเชิงเส้นเท่านั้น



รูปที่ 5.21 การส่งผ่านความนำถ่ายโอนของวงจรรวมทั้งสามภาค เมื่อป้อนสัญญาณแรงดันอินพุตที่ขาบวก



รูปที่ 5.22 การส่งผ่านความนำถ่ายโอนของวงจรรวมทั้งสามภาค เมื่อป้อนสัญญาณแรงดันอินพุตที่ขาลบ

ชาลบ


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




จากรูปที่ 5.21 และ 5.22 สามารถหาค่าอัตราขยายความนำถ่ายโอน ได้จากสมการที่ 5.2 มีค่าเป็น 3.365

#### 5.2.4 การทดสอบการส่งผ่านความนำถ่ายโอนของวงจรรวมทั้งสามภาค ที่โหลดความต้านทานค่าต่างๆ

การทดสอบการส่งผ่านความนำถ่ายโอน จากวงจรในบทที่ 4 ดังรูปที่ 4.11 โดยการต่อโหลดต้านทานที่ค่า 5k ,10k และ 100k ตามลำดับ ดังรูปที่ 5.4 และป้อนสัญญาณแรงดันอินพุตที่ฝั่งบวก แล้วทำการวัดกระแสเอาต์พุต จากรูปที่ 5.23,5.24 และ 5.25 ตามลำดับ ค่าอัตราขยายความนำถ่ายโอนของวงจรรวมทั้งสามภาค ที่โหลดความต้านทานค่าต่างๆ มีความสัมพันธ์ดังสมการที่ 5.2 ซึ่งจะทำให้การวัดในช่วงการทำงานที่เป็นเชิงเส้นเท่านั้น




รูปที่ 5.23 การส่งผ่านความนำถ่ายโอน ที่โหลดความต้านทาน 5k $\Omega$




รูปที่ 5.24 การส่งผ่านความนำถ่ายโอน ที่โหลดความต้านทาน 10k $\Omega$

เอกสารนี้เป็นเอกสารสงวนลิขสิทธิ์ไว้เพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 5.25 การส่งผ่านความนำถ่ายโอน ที่โหลดความต้านทาน  $100\text{k}\Omega$



รูปที่ 5.26 ความสัมพันธ์ระหว่างอัตราขยายความนำถ่ายโอน กับโหลดความต้านทานค่าต่างๆ ของวงจรรวมทั้งสามภาค


จากรูปที่ 5.23, 5.24 และ 5.25 สามารถนำค่าอัตราขยายความนำถ่ายโอนที่ค่าโหลดต้านทานค่าต่างๆ นำมาพล็อตกราฟความสัมพันธ์ระหว่างอัตราขยายความนำถ่ายโอน กับโหลดความต้านทานค่าต่างๆ ดังรูปที่ 5.26

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



### 5.2.5 การทดสอบอัตรา slew ที่โหลดภาระ คือ ตัวเก็บประจุขนาด 5 pF ของวงจร รวมทั้งสามภาค

ในการทดสอบอัตรา slew โดยนำวงจรดังรูปที่ 4.11 มาต่อวงจรดังรูปที่ 5.12 โดยมี โหลดภาระ คือ ตัวเก็บประจุขนาด 5 pF




รูปที่ 5.27 อัตรา slew ของวงจรรวมทั้งสามภาค ที่โหลดภาระ คือ ตัวเก็บประจุ 5 pF

จากรูปที่ 5.27 สามารถหาค่าอัตรา slew ของวงจรรวมทั้งสามภาค มีค่าเป็น 70V/ $\mu$ s

### 5.2.6 การทดสอบผลการตอบสนองความถี่ของวงจรรวมทั้งสามภาค

การทดสอบผลการตอบสนองความถี่ของวงจร แสดงให้เห็นว่า วงจรรวมทั้งสามภาคนี้ สามารถทำงานได้ในช่วงความถี่ของสัญญาณอินพุตในช่วงใด โดยทำการพล็อตกราฟความสัมพันธ์ระหว่างค่าอัตราขยายความนำกับความถี่ จะได้คุณสมบัติผลการตอบสนองความถี่ของวงจร ดังรูปที่ 5.28 ซึ่งแสดงให้เห็นค่าอัตราขยายความนำถ่ายโอนของวงจรรวมทั้งสามภาค ที่ความถี่ค่าต่างๆ สามารถหาค่าความถี่คัตออฟ ได้เป็น 160.248MHz



รูปที่ 5.28 ผลการตอบสนองความถี่ของวงจรรวมทั้งสามภาค



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



## บทที่ 6

### สรุปและบทวิจารณ์

ในวิทยานิพนธ์ฉบับนี้ได้ทำการออกแบบวงจรขยายความนำ (OTA) รวมถึงการวิเคราะห์คุณสมบัติทางไฟฟ้า และ ผลการทดลองด้วยการจำลองการทำงานของวงจรด้วยโปรแกรม Cadence Orcad Pspice สุดท้ายจึงได้นำมาเปรียบเทียบกับคุณสมบัติทางไฟฟ้าต่างๆ กับวงจร OTA ในท้องตลาด รวมถึงบทความ วารสารวิชาการที่มีอยู่ในปัจจุบัน ดังตารางที่ 6.1

ตารางที่ 6.1 คุณสมบัติทางไฟฟ้าเบื้องต้นของวงจรขยายความนำที่นำเสนอในวิทยานิพนธ์เทียบกับวงจรขยายความนำที่มีอยู่ในปัจจุบัน

| Parameter                | OTA                |              | [7]             | [8]        | LM1360<br>0<br>[10] | CA3080<br>[9]           |
|--------------------------|--------------------|--------------|-----------------|------------|---------------------|-------------------------|
|                          | วงจรขยาย<br>ผลต่าง | วงจร<br>รวม  |                 |            |                     |                         |
| Technology               | 0.35 $\mu$ m       | 0.35 $\mu$ m | 0.35<br>$\mu$ m | 25.5<br>nm | ไบโพลาร์            | ไบโพลาร์                |
| DC gain                  | 48.88dB            | 85.28dB      | 58dB            | 55dB       | NA                  | 100dB                   |
| Transconductance<br>Gain | -31.82dB           | 11.59dB      | NA              | NA         | -37.72dB            | -37.72dB                |
| CMRR                     | 48.94dB            | 48.94dB      | NA              | NA         | 110dB               | 110dB                   |
| Supply Voltage<br>Range  | $\pm$ 25V          | $\pm$ 25V    | $\pm$ 1.5V      | $\pm$ 1V   | $\pm$ 18V           | $\pm$ 2V -<br>$\pm$ 15V |
| Load Capacistance        | 5pF                | 5pF          | 0.2pF           | 5pF        | NA                  | NA                      |
| Output Resistance        | 10.74k $\Omega$    | 6.14k        | NA              | NA         | NA                  | 15M $\Omega$            |

จากตารางที่ 6.1 สังเกตได้ว่า วงจรขยายความนำที่นำเสนอไว้ในวิทยานิพนธ์ฉบับนี้ มีคุณสมบัติที่ดี คือ มีค่าอัตราขยายความนำของวงจรขยายผลต่างที่สูง เมื่อเทียบกับวงจรขยายความนำเบอร์ LM13600 และ CA3080 ตามลำดับ และมีค่าอัตราขยายแรงดันใกล้เคียงกับบทความ [10] และเมื่อทำการต่อเป็นวงจรรวม ทำให้มีค่าอัตราขยายความนำมีค่าเพิ่มขึ้น ซึ่งมีค่ามากกว่าวงจรขยายความนำที่กล่าวมาทั้งหมด

อย่างไรก็ตาม วงจรขยายความนำที่นำเสนอไว้ในวิทยานิพนธ์ฉบับนี้ ยังมีข้อจำกัดบางประการ คือ กระแสไบอัสภายในวงจรและการปรับจูนยังขึ้นอยู่กับขนาดของมอสเฟตและแหล่งจ่ายไฟเลี้ยงให้แก่วงจรทั้งระบบ ส่งผลให้วงจรมีข้อจำกัดในการปรับจูนค่าอัตราขยายความนำ โดยวงจรขยายความนำนี้ สังเกตได้ว่าแหล่งจ่ายไฟเลี้ยงนั้น มีค่าอยู่ที่  $\pm 25V$  ซึ่งในอนาคตจะการพัฒนาให้วงจรขยายความนำนี้ให้สามารถทำงานในโหมด single end รวมถึงมีช่วงของแหล่งจ่ายไฟเลี้ยงที่หลากหลาย เนื่องจากค่าความต้านทานเอาต์พุตของวงจรรวมยังมีค่าน้อย ซึ่งแสดงให้เห็นว่าในวงจรขยายภาคสุดท้ายนั้น มีคุณสมบัติเป็น current source ที่ยังไม่ดีนัก จึงเป็นอีกส่วนหนึ่งที่จะเป็นแนวทางการพัฒนางจรขยายความนำในอนาคตต่อไป

สุดท้ายนี้ วงจรขยายความนำในวิทยานิพนธ์ฉบับนี้ สามารถนำมาออกแบบเป็น Layout โดยได้นำเสนอไว้ในภาคผนวก ค. ซึ่งแสดงให้เห็นว่าวงจรขยายความนำที่นำเสนอในวิทยานิพนธ์ฉบับนี้สามารถผลิตเป็นวงจรรวมซิลิกอนได้ต่อไป





## เอกสารอ้างอิง

- [1] รศ.ดร.วรากร เกษมสุวรรณ. Analysis of analog CMOS integrated circuits. เล่ม 2.  
กทม. : มินิ เซอร์วิส ซัพพลาย, 2553.
- [2] Behzad Razavi, Design of analog CMOS integrated circuits, NewYork, McGraw-Hill, 2001.
- [3] Paul R. Gray and Robert G. Meyer, Analysis and Design of analog integrated circuits. 3<sup>rd</sup> ed., NewYork, John wile&Sons, 1993.
- [4] Donald A. Neamen, Electronic circuit analysis and design. 2<sup>nd</sup> ed., Newyork, McGraw-Hill, 2001.
- [5] Intersil Americas, CA3080, USA, August 2014.
- [6] Texas Instruments, LM13700 and LM13800, Texas, MARCH 2013.
- [7] ON Semiconductor, NE5517, Colorado, June 2013.
- [8] Mr.Bhaves H. Soni and Ms.Rasika N. Dhavse. “Design of operational transconductance amplifier using 0.35 um technology”, International Journal of Wisdom Based Computing, vol.1(2), August 2011. pp.28-31.
- [9] Radwene LAAJMI. “A novel design of flow power and wide bandwidth operational transconductane amplifier using 0.35um technology”, International Conference on Control, Decision and Information Technologies (CoDIT), 2013. pp.415-421.
- [10] Dhaval Modi and Jayesh Patel. “Design and simulation of CMOS OTA with 1V, 55dB gain & 5pF load” International Journal of Managing Public Sector

## เอกสารอ้างอิง(ต่อ)

Information and Communication Technologies, vol.5 no.2, June 2014. pp.11-

19.

[11] Tahira Parveen, Textbook of Operational Transconductance Amplifier and

Analog Integrated Circuits. New Delhi, I. K. International Publishing House, 2009.



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้





เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



ภาคผนวก ก.

คุณสมบัติทางไฟฟ้าของแบบจำลอง มอสเฟต  
T2BN 0.35 ไมครอน ที่ใช้ในวิทยานิพนธ์



## MOSIS PARAMETRIC TEST RESULTS

RUN: T2BN (MM\_EPI)

VENDOR:

TSMC

TECHNOLOGY: SCN035

FEATURE SIZE:

0.35 microns

INTRODUCTION: This report contains the lot average results obtained by MOSIS

from measurements of MOSIS test structures on each wafer of this fabrication lot. SPICE parameters obtained from similar measurements on a selected wafer are also attached.

COMMENTS: TSMC 035

| TRANSISTOR PARAMETERS | W/L      | N-CHANNEL | P-CHANNEL | UNITS                |
|-----------------------|----------|-----------|-----------|----------------------|
| MINIMUM               | 0.6/0.4  |           |           |                      |
| Vth                   |          | 0.55      | -0.80     | volts                |
| SHORT                 | 20.0/0.4 |           |           |                      |
| Idss                  |          | 506       | -207      | uA/um                |
| Vth                   |          | 0.58      | -0.79     | volts                |
| Vpt                   |          | 9.1       | -9.8      | volts                |
| WIDE                  | 20.0/0.4 |           |           |                      |
| Ids0                  |          | < 2.5     | < 2.5     | pA/um                |
| LARGE                 | 50/50    |           |           |                      |
| Vth                   |          | 0.52      | -0.79     | volts                |
| Vjbkd                 |          | 8.8       | -8.5      | volts                |
| Ijlk                  |          | <50.0     | <50.0     | pA                   |
| Gamma                 |          | 0.58      | 0.36      | V <sup>0.5</sup>     |
| K' (Uo*Cox/2)         |          | 93.7      | -31.5     | uA/V <sup>2</sup>    |
| Low-field Mobility    |          | 417.88    | 140.48    | cm <sup>2</sup> /V*s |

COMMENTS: Poly bias varies with design technology. To account for mask and etch bias use the appropriate value for the parameter XL in your

SPICE model card.

| Design Technology        | XL    |
|--------------------------|-------|
| SCN4M_SUBM (lambda=0.20) | -0.02 |
| thick oxide              | -0.06 |
| TSMC35                   | 0.03  |
| thick oxide              | 0.04  |
| SCN4M (lambda=0.25)      | -0.12 |
| thick oxide              | -0.06 |

FOX TRANSISTORS

GATE

N+ACTIVE

P+ACTIVE

UNITS

Vth

Poly

&gt;10.0

&lt;-10.0

volts

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้ภายในเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปเผยแพร่ภายนอก  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

| PROCESS PARAMETERS   | N+ACTV | P+ACTV | POLY | POLY2 | MTL1 | MTL2 | MTL3 |
|----------------------|--------|--------|------|-------|------|------|------|
| UNITS                |        |        |      |       |      |      |      |
| Sheet Resistance     | 79.5   | 151.3  | 8.2  | 46.6  | 0.07 | 0.07 | 0.07 |
| ohms/sq              |        |        |      |       |      |      |      |
| Contact Resistance   | 62.3   | 133.9  | 7.2  | 36.1  |      | 0.90 | 1.09 |
| ohms                 |        |        |      |       |      |      |      |
| Gate Oxide Thickness | 77     |        |      |       |      |      |      |
| angstrom             |        |        |      |       |      |      |      |

| PROCESS PARAMETERS | MTL4 | N\PLY | N_WELL | UNITS   |
|--------------------|------|-------|--------|---------|
| Sheet Resistance   | 0.04 | 1032  | 989    | ohms/sq |
| Contact Resistance | 1.03 |       |        | ohms    |

COMMENTS: N\POLY is N-well under polysilicon.

| CAPACITANCE PARAMETERS | N+ACTV | P+ACTV | POLY | POLY2 | M1 | M2 | M3 | M4 |
|------------------------|--------|--------|------|-------|----|----|----|----|
| N_WELL UNITS           |        |        |      |       |    |    |    |    |
| Area (substrate)       | 915    | 1408   | 112  |       | 27 | 17 | 7  | 11 |
| aF/um <sup>2</sup>     |        |        |      |       |    |    |    | 56 |
| Area (N+active)        |        |        | 4556 |       | 36 | 17 | 12 | 9  |
| aF/um <sup>2</sup>     |        |        |      |       |    |    |    |    |
| Area (P+active)        |        |        | 4533 |       |    |    |    |    |
| aF/um <sup>2</sup>     |        |        |      |       |    |    |    |    |
| Area (poly)            |        |        |      | 919   | 49 | 15 | 9  | 6  |
| aF/um <sup>2</sup>     |        |        |      |       |    |    |    |    |
| Area (poly2)           |        |        |      | 47    |    |    |    |    |
| aF/um <sup>2</sup>     |        |        |      |       |    |    |    |    |
| Area (metal1)          |        |        |      |       | 36 | 13 |    | 8  |
| aF/um <sup>2</sup>     |        |        |      |       |    |    |    |    |
| Area (metal2)          |        |        |      |       |    | 34 |    | 13 |
| aF/um <sup>2</sup>     |        |        |      |       |    |    |    |    |
| Area (metal3)          |        |        |      |       |    |    |    | 35 |
| aF/um <sup>2</sup>     |        |        |      |       |    |    |    |    |
| Fringe (substrate)     | 347    | 367    |      |       | 45 | 31 | -- | 13 |
| aF/um                  |        |        |      |       |    |    |    |    |
| Fringe (poly)          |        |        |      |       | 63 | 38 | 28 | 23 |
| aF/um                  |        |        |      |       |    |    |    |    |
| Fringe (metal1)        |        |        |      |       |    | 53 | 35 | 28 |
| aF/um                  |        |        |      |       |    |    |    |    |
| Fringe (metal2)        |        |        |      |       |    |    | 54 | 37 |
| aF/um                  |        |        |      |       |    |    |    |    |
| Fringe (metal3)        |        |        |      |       |    |    |    | 64 |
| aF/um                  |        |        |      |       |    |    |    |    |
| Overlap (N+active)     |        |        | 283  |       |    |    |    |    |
| aF/um                  |        |        |      |       |    |    |    |    |
| Overlap (P+active)     |        |        | 329  |       |    |    |    |    |
| aF/um                  |        |        |      |       |    |    |    |    |

| CIRCUIT PARAMETERS |     |      | UNITS |
|--------------------|-----|------|-------|
| Inverters          | K   |      |       |
| Vinv               | 1.0 | 1.20 | volts |
| Vinv               | 1.5 | 1.33 | volts |
| Vol (100 uA)       | 2.0 | 0.25 | volts |
| Voh (100 uA)       | 2.0 | 2.79 | volts |

เอกสารนี้เป็นเอกสารตัวอย่างสำหรับการใช้งานเท่านั้น ไม่ควรนำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



|                        |     |        |             |
|------------------------|-----|--------|-------------|
| Vinv                   | 2.0 | 1.43   | volts       |
| Gain                   | 2.0 | -19.08 |             |
| Ring Oscillator Freq.  |     |        |             |
| DIV256 (31-stg,3.3V)   |     | 169.97 | MHz         |
| D256_THK (31-stg,5.0V) |     | 109.16 | MHz         |
| Ring Oscillator Power  |     |        |             |
| DIV256 (31-stg,3.3V)   |     | 0.15   | uW/MHz/gate |
| D256_THK (31-stg,5.0V) |     | 0.30   | uW/MHz/gate |

COMMENTS: SUBMICRON

T2BN SPICE BSIM3 VERSION 3.1 PARAMETERS

SPICE 3f5 Level 8, Star-HSPICE Level 49, UTMOST Level 8

\* DATE: Jan 13/03

\* LOT: T2BN

WAF: 5002

\* Temperature\_parameters=Default

```
.MODEL CMOSN NMOS (
+VERSION = 3.1          TNOM = 27          TOX = 7.7E-9
+XJ = 1E-7             NCH = 2.2E17       VTH0 =
0.4900147
+K1 = 0.5855896        K2 = 5.628829E-3   K3 =
0.0222516
+K3B = -10             W0 = 1.563637E-5    NLX
=2.349949E-7
+DVTOW = 0             DVT1W = 0          DVT2W = 0
+DVT0 = 2.2918914      DVT1 = 0.7717707   DVT2 = -
0.2955302
+U0 = 407.9531904      UA = -2.03765E-10   UB = 1.783973E-
18
+UC = 4.135875E-11     VSAT = 1.558618E5    A0 =
1.1532068
+AGS = 0.1729129       B0 = 8.673144E-7          B1 = 5E-6
+KETA = 2.39297E-3      A1 = 0           A2 =
0.4508437
+RDSW = 911.5340653    PRWG = -0.0570982      PRWB = -
0.1285613
+WR = 1                WINT = 8.043863E-8   LINT = 0
+XL = -2E-8            XW = 0             DWG = --
5.928844E-9
+DWB = 1.858731E-9     VOFF = -0.0749776      NFACTOR =
1.4875096
+CIT = 0               CDSC = 2.4E-4         CDSCD = 0
+CDSCB = 0             ETA0 = 0.9           ETAB =
0.0198863
+DSUB = 0.7477165      PCLM = 1.5206379       PDIBLC1
=1.880314E-3
+PDIBLC2 = -2.690125E-6 PDIBLCB = -1E-3       DROUT = 0
+PSCBE1 = 5.535965E8   PSCBE2 = 3.904834E-5   PVAG = 0
+DELTA = 0.01          RSH = 79.5          MOBMOD = 1
+PRT = 0               UTE = -1.5          KT1 = -0.11
+KT1L = 0              KT2 = 0.022          UA1 = 4.31E-9
+UB1 = -7.61E-18       UC1 = -5.6E-11       AT = 3.3E4
+WL = 0                WLN = 1           WW = 0
+WWN = 1               WWL = 0          LL = 0
+LLN = 1               LW = 0           LWN = 1
+LWL = 0               CAPMOD = 2          XPART = 0.5
+CGDO = 2.83E-10       CGSO = 2.83E-10      CGBO = 1E-12

```

เอกสารนี้เป็นเอกสารที่จัดทำขึ้นสำหรับการใช้ภายในเท่านั้น ไม่ควรเผยแพร่สู่สาธารณะโดยไม่ได้รับอนุญาต

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

+CJ      = 9.105434E-4    PB      = 0.7656078    MJ      =
0.3402672
+CJSW    = 3.518745E-10   PBSW    = 0.5066929    MJSW    =
0.1122912
+CJSWG   = 1.82E-10       PBSWG   = 0.5066929    MJSWG   =
0.1122912
+CF      = 0              PVTH0   = -0.0309033    PRDSW   =-
112.4400651
+PK2     = 4.564974E-3    WKETA   = -1.288906E-3    LKETA   =1.34384E-
3 )
*
.MODEL CMOS PMOS (
+VERSION = 3.1            TNOM    = 27            LEVEL   = 49
+XJ      = 1E-7           NCH     = 8.52E16        TOX      = 7.7E-9
0.7709173                VTH0    = -
+K1      = 0.4156328      K2      = -0.0114383    K3      =
39.0523479
+K3B     = -5             W0      = 3.700201E-6    NLX
=2.364847E-7
+DVTOW   = 0             DVT1W   = 0            DVT2W   = 0
+DVT0    = 2.0874896     DVT1    = 0.6355927    DVT2
=7.142507E-3
+U0      = 150.5381146    UA      = 1.051009E-10    UB      =1.84524E-
18
+UC      = -2.20313E-11   VSAT    = 1.558616E5     A0      = 1.062175
+AGS     = 0.3615535      B0      = 2.586138E-6     B1      = 5E-6
+KETA    = -4.442449E-3   A1      = 3.01226E-4     A2      =
0.6096685
+RDSW    = 4E3            PRWG    = -0.1315525    PRWB    =
0.1745085
+WR      = 1             WINT    = 7.372451E-8    LINT    = 0
+XL      = -2E-8          XW      = 0            DWG     =-
1.545391E-8
+DWB     = 8.730141E-9    VOFF    = -0.1300295    NFACTOR =
1.9956984
+CIT      = 0            CDSC     = 2.4E-4          CDSCD    = 0
+CDSCB    = 0            ETA0     = 0.0172112     ETAB     = 1
+DSUB     = 0.8588727     PCIM    = 5.7253589     PDIBLC1 =
0.1758045
+PDIBLC2 = 2.566785E-3    PDIBLCB = 0.0443085    DROUT   =
0.4490008
+PSCBE1   = 8E10         PSCBE2   = 5.01001E-10    PVAG    =
7.3017731
+DELTA    = 0.01         RSH      = 151.3          MOBMOD   = 1
+PRT      = 0            UTE      = -1.5          KT1      = -0.11
+KT1L     = 0            KT2      = 0.022         UA1      = 4.31E-9
+UB1      = -7.61E-18    UC1      = -5.6E-11     AT       = 3.3E4
+WL       = 0            WLN      = 1            WW       = 0
+WWN      = 1            WWL      = 0            LL       = 0
+LLN      = 1            LW       = 0            LWN      = 1
+LWL      = 0            CAPMOD   = 2            XPART    = 0.5
+CGDO     = 3.29E-10     CGSO     = 3.29E-10     CGBO     = 1E-12
+CJ       = 1.420051E-3   PB       = 0.99          MJ       =
0.5598188
+CJSW     = 3.426082E-10   PBSW     = 0.4588016    MJSW     =
0.1697771
+CJSWG    = 4.42E-11      PBSWG    = 0.4588016    MJSWG    =
0.1697771
+CF       = 0             PVTH0    = 9.816825E-3    PRDSW
=114.2780981
+PK2      = 2.189485E-3    WKETA    = 8.471483E-3    LKET    = -3.28766E-3

```

เอกสารนี้เป็นเอกสารที่ใช้สำหรับการใช้เอกสารเพื่อการศึกษานี้เท่านั้น ไม่ควรนำเอกสารนี้ไปใช้ในการค้า

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้






เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การประยุกต์ใช้งาน เป็นวงจร unity gain

วงจรขยายแบบกลับเฟสโดยใช้ OTA ได้แสดงดังรูปที่ 1 วงจรขยายแบบกลับเฟสนี้มีการทำงานที่เหมือนกับวงจรกลับเฟสที่ทำงานโดยใช้ OP AMP แต่ วงจร OTA นั้นแรงดันอินพุตจะอยู่ที่แรงดันอินพุตลบ  $V_{in(-)}$  ความต้านทานของกระแสย้อนกลับ คือ  $Z_2$  ที่ขาอินพุตบวกได้ต่อลงกราวด์ ในกรณีนี้อัตราขยายแรงดันสูงสุดของวงจร OTA จะขึ้นอยู่กับโหลดกระแส

ค่าความต้านทานย้อนกลับ  $Z_1$  และ  $Z_2$  เป็นตัวปรับค่าอัตราขยายของวงจรขยายกลับเฟสสำหรับวงจร OTA ในอุดมคติ อัตราขยายแรงดันสามารถหาได้ดังนี้  
จากวงจรรูปที่ 4 กระแสอินพุตที่ไหลผ่าน  $Z_1$  มีค่าเป็น



รูปที่ 1 วงจรขยายแบบกลับเฟสโดยใช่วงจร OTA

$$I_{IN} = \frac{V_{IN} - V}{Z_1} \quad (1)$$

กระแสเอาต์พุตของวงจร OTA คือ

$$I_{OUT} = -g_m V \quad (2)$$

จากทฤษฎี KVL ที่จุด V

$$I_{IN} = -I_{OUT} \quad (3)$$

กระแสที่ไหลผ่าน  $Z_2$  คือ

$$I_{OUT} = \frac{V_{OUT} - V}{Z_2} \quad (4)$$

จากสมการที่ 2 แทนลงในสมการที่ 4 ได้ว่า

$$V = \frac{V_{OUT}}{1 - g_m Z_2} \quad (5)$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการเรียนการสอนเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



จากสมการที่ 1, 2 และ 3 เราจะได้ว่า

$$g_m V = \frac{V_{IN} - V}{Z_1}$$

$$V_{IN} = V(1 + g_m Z_1) \quad (6)$$


จากสมการที่ 5 แทนลงในสมการที่ 6 เป็น

$$V_{IN} = V_{OUT} \frac{1 + g_m Z_1}{1 - g_m Z_2}$$

$$A_V = \left[ \frac{1 - G_m Z_2}{1 + G_m Z_1} \right] \quad (7)$$

ในกรณีพิเศษ เมื่อวงจรขยายแบบกลับเฟส มีค่า  $Z_1 = Z_2$  จะทำให้มีค่าอัตราขยายเท่ากับ 1 ซึ่งเรียกกรณีนี้ว่า

(a unity gain inverter) รูปแบบของวงจรกลับเฟสนี้ โดยทั่วไปถูกใช้ให้มีความสมบูรณ์ที่  $V_{OUT} = V_{IN}$  ในกรณีนี้มักจะเป็นที่ต้องการให้  $Z_1$  และ  $Z_2$  เข้ากันได้อย่างถูกต้อง โดยสามารถทำได้ง่าย ด้วยการกำหนดค่าให้มีความเข้ากันของค่าความต้านทาน



รูปที่ 2 สัญญาณแรงดันอินพุตเทียบกับเอาต์พุต

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้





รูปที่ 2 เลย์เอาต์ของวงจรขยายความนำภายในที่สมบูรณ์ โดยมีขนาด  $0.0728\text{mm} \times 0.0543\text{mm}$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



# Conference Proceedings March 2015

**ACEAIT**

Annual Conference on  
Engineering and Information Technology

**SFAS**

International Symposium on  
Fundamental and Applied Sciences

**OSAKA  
JAPAN**

เอกสารนี้เป็นเอกสารที่ส่งมอบให้กับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



|                                                            |            |
|------------------------------------------------------------|------------|
| ACEAIT-3690 .....                                          | 392        |
| ACEAIT-3691 .....                                          | 394        |
| ACEAIT-3692 .....                                          | 396        |
| ISFAS-1203 .....                                           | 398        |
| <b>Information Engineering and Technology (2).....</b>     | <b>412</b> |
| ACEAIT-3717 .....                                          | 413        |
| ACEAIT-3733 .....                                          | 421        |
| ACEAIT-3738 .....                                          | 431        |
| ACEAIT-3806 .....                                          | 438        |
| ACEAIT-3807 .....                                          | 446        |
| ACEAIT-3827 .....                                          | 456        |
| <b>Electrical Engineering and Technology (2) .....</b>     | <b>464</b> |
| ACEAIT-3754 .....                                          | 466        |
| ACEAIT-3755 .....                                          | 481        |
| ACEAIT-3780 .....                                          | 489        |
| ACEAIT-3781 .....                                          | 497        |
| ACEAIT-3782 .....                                          | 504        |
| <b>Green Technology.....</b>                               | <b>512</b> |
| ISFAS-1276 .....                                           | 513        |
| ISFAS-1321 .....                                           | 515        |
| ISFAS-1328 .....                                           | 516        |
| ISFAS-1232 .....                                           | 517        |
| <b>Information Engineering and Technology (3).....</b>     | <b>519</b> |
| ACEAIT-3813 .....                                          | 521        |
| ACEAIT-3817 .....                                          | 523        |
| ACEAIT-3820 .....                                          | 532        |
| ACEAIT-3832 .....                                          | 538        |
| ACEAIT-3834 .....                                          | 546        |
| <b>Electrical Engineering and Technology (3).....</b>      | <b>556</b> |
| ACEAIT-3787 .....                                          | 557        |
| ACEAIT-3800 .....                                          | 564        |
| ACEAIT-3811 .....                                          | 571        |
| <b>Geology, Earth and Environmental Sciences (2) .....</b> | <b>577</b> |
| ISFAS-1208 .....                                           | 578        |
| ISFAS-1351 .....                                           | 579        |
| ACEAIT-3732 .....                                          | 589        |
| ISFAS-1282 .....                                           | 591        |
| <b>Food, Agriculture and Veterinary Sciences (1) .....</b> | <b>597</b> |
| ISFAS-1347 .....                                           | 599        |

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



## ACEAIT-3800

# The Integrated Able Unity Gain Inverter Using CMOS OTA

**Thanaprasroeth Phatikitanan**

Department of Electronic Engineering, Faculty of Engineering

King Mongkut's Institute of Technology Ladkrabang,

Bangkok 10520, Thailand

\*E-mail: tphatikitanan@gmail.com

**Jirawath Parnklang**

Department of Electronic Engineering, Faculty of Engineering

King Mongkut's Institute of Technology Ladkrabang,

Bangkok 10520, Thailand

## ABSTRACT

This paper presents the design of simple CMOS Operational Transconductance Amplifier (OTA) in a 0.35 $\mu$ m CMOS process and use it as a unity gain digital buffer. The presented OTA does not used any device to tune the transconductance value. This idea transconductance of the amplifier equal to 1.7 mS with load resistance ( $R_L$ ) from 700 $\Omega$  – 5.6k $\Omega$ . So the design of the digital inverter circuits that can set the voltage gain of the circuit is nearly equal to unity and can be integrated to the design to produce silicon integrated circuits. Theoretical is presented and the properties of the circuit can be confirmed by simulation using Cadence Orcad PSpice.

Keywords: OTA integrated circuit

## 1. Introduction

Operational transconductance amplifiers (OTA) have been one of the most significant building blocks in analog signal processors.[1],[2] OTA can control the transconductance from inside or outside.[3] The OTA is basically similar to conventional Operational Amplifiers in which both having Differential inputs.[4] The basic difference between OTA and conventional Operational Amplifier is that in OTA, the output is in form of current but in conventional Op-Amps, output is in form of Voltage.[2] By OTA have a high impedance that input and output.[3] OTA are designed from CMOS technology and comprising differential amplifier that a high impedance output and have common source amplifier that a high impedance output. This paper proposed the design of CMOS OTA which have the suitable transconductance of the amplifier for building a unity voltage gain inverter circuits. This paper is organized as follows. The section 2 describes Operational Transconductance Amplifier (OTA) design and inverter circuits design. The section 3 is simulated electrical characteristics of OTA and unity gain inverter circuits. And section 4 is the conclusion of this paper.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## 2. Circuit Implementations

### 2.1 Operational Transconductance Amplifier (OTA)

The CMOS Operational Transconductance Amplifier (OTA) circuit is shown in Figure 1 and Figure 2. The circuit diagram of the presented OTA is based on that of an enhanced OTA. The channel dimension design parameters of these CMOS transistor OTA are shown in table I.




Fig. 1. The emblem of OTA.




Fig. 2. CMOS OTA Design.

This OTA consist of 4 part. The first part is saturated MOS current source biasing circuit. The second is current mirror circuit. The third is differential input circuit and the last is general common source amplifier.

Part I: the bias current can be designed by using a saturate bias CMOS M12 transistor connected to cascode current circuit which is a type of the reflective circuit that has high  $R_{out}$ . The circuit consists of M8 to M11 causing  $I_{D11}$  and  $I_{D12}$  current mirror to  $I_{D8}$  and  $I_{D9}$ . ( $I_{D11}, I_{D12} = I_{D8, D9} = I_{D7}$ )

Part 2: Current mirror consists of M6 and M7, which leads  $I_{D7}$  reflect to  $I_{D6}$ . ( $I_{D6} = I_{SS}$ ) Part 3: Differential pair consists of M1 and M2. The  $I_{SS}$  current from Part 2 which M3 to M5 is in saturation mode. The channel resistant ( $R_{D1}$ ) is equals to



$$R_{D1} = r_{\text{current-mirror}} \cong g_{m5} r_{o3} r_{o5} \quad (1)$$

$g_m$  is the device transconductance of MOS transistor.  $r_o$  is resistance of saturated MOS transistor and can to calculate the differential voltage gain  $A_{V1}$  equal to

$$A_{V1} = g_{m2} \times [r_{\text{current-mirror}} \parallel (r_{o2} + r_{o6})] \quad (2)$$

Part 4: Common source amplifier consists M13 and M14 which M14 is  $R_{D2}$ . Part 4 can calculate simple common source voltage gain  $A_{V2}$  equal to

$$A_{V2} = g_{m13} \times [r_{o14} \parallel r_{o13}] \quad (3)$$

So the overall circuit voltage gain of OTA is equal to

$$A_{VO} = A_{V1} \times A_{V2} \quad (4)$$

From Eq. 4 can be transform as transconductance gain ( $G_m$ ) and also calculate current of OTA ( $I_{out}$ ) with  $R_L$

$$G_m = \frac{A_{VO}}{(r_{o14} + R_L)} \quad (5)$$

$$I_{out} = G_m V_{in} \quad (6)$$

## 2.2 Inverter circuit by OTA

The OTA as a unity gain inverter circuit is shown in Fig. 3. This inverter can be viewed as similar to digital voltage follower circuit but with a transposition of the input voltage  $V_{in(-)}$ . In the inverter the signal is applied to  $Z_1$ . The current feedback impedance is  $Z_2$ . The OTA input (+)  $V_{in(+)}$  is grounded. In this case the maximum voltage gain of the OTA is set when the load resistance is open circuit.

The feedback network impedance,  $Z_1$  and  $Z_2$  set the stage gain of the inverter. For an ideal OTA, the voltage gain of this stage is:

$$A_v = \left[ \frac{1 - G_m Z_2}{1 + G_m Z_1} \right] \quad (7)$$

A special gain case for the inverter occurs when  $Z_1 = Z_2$ , which is also called a unity gain inverter. This form of inverter is commonly used for generating complementary  $V_{out} = V_{in}$ . In เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

such cases it is usually desirable to match  $Z_1$  to  $Z_2$  accurately, which can readily be done by using a well-specified match resistor pair.




Fig. 3. Inverter circuit by OTA.

### 3. Simulation Result

The design of this Operational Transconductance Amplifier (OTA) is done on OrCAD Cadence Tool. The simulation results are done using Cadence Spice Environment using IBM 0.35  $\mu\text{m}$  CMOS technology. The design MOS transistor parameter to set each device transconductance is shown in table1.

Table 1. Transistor Aspect Ratios

| Transistor        | W/L ratio ( $\mu\text{m}$ ) |
|-------------------|-----------------------------|
| M1,M2             | 0.35/0.35                   |
| M3,M4,M5,M14      | 35/0.35                     |
| M6,M7             | 3.85/0.35                   |
| M8,M9,M10,M11,M12 | 1.4/0.35                    |
| M13               | 4.2/0.35                    |






Fig. 4. The simulation transconductance value ( $G_m$ ) against load resistance ( $R_L$ ).

Fig. 4 shows the simulated transconductance value of the OTA against load resistance ( $R_L$ ) in Fig.2 when the differential input voltage is  $50\text{mV}_{p-p}$  with  $V_{DD}$  are 3.3V, 5V and 9V which the maximum transconductance gain are 1.743mS, 4.138mS and 9.17mS respectively.

Fig. 5 show the output sinusoid signal when the input signal is  $50\text{mV}_{p-p}$  of sine wave. Fig. 6 show the simulated transconductance value of the OTA against input voltage with fix load resistance ( $R_L$ ) =  $2\text{k}\Omega$  when  $V_{DD}$  is 3.3V, 5V and 9V.




Fig. 5. The simulation transconductance value ( $G_m$ ) and Voltage Input ( $V_{in} = 50\text{mV}_{p-p}$ ) of the OTA.




Fig. 6. The Simulation transconductance value ( $G_m$ ) and Voltage Input ( $V_{in}$ ) of the OTA.

Fig. 7 show the simulated input voltage against output voltage when the OTA is set to be unity gain digital inverter circuit. The input voltage is  $5V_{p-p}$  with load resistance ( $R_L$ ) =  $2k\Omega$




Fig. 7. Unity gain inverter by OTA.

The Table 2 shows the special electrical characteristic of the simulated CMOS OTA.



Table 2. Simulation results of the OTA.

| Specifications               | Value          | Unit          |
|------------------------------|----------------|---------------|
| CMOS technology              | 0.35           | $\mu\text{m}$ |
| Open loop gain               | 72.39          | dB            |
| Transconduce gain            | -55.39         | dB            |
| Minimum Test Supply Voltage  | $V_{DD} = 3.3$ | V             |
| Load capacitance             | 1              | pF            |
| Load resistance              | 0.7 to 5.5     | k $\Omega$    |
| Short Circuit Output Current | 174.3          | $\mu\text{A}$ |

#### 4. Conclusion

The simple design with 0.35  $\mu\text{m}$  CMOS technology of this Operational Transconductance Amplifier (OTA) show the good electrical characteristic. The circuit is designed as a high output impedance and high voltage gain voltage amplifier circuit. The simulation results show that the circuit has a high output impedance when the supply voltage is low. These knowledge is the direction to setup the unity gain circuit within the low voltage design. So it can be apply to use as a unity gain digital inverter circuit with maximum voltage gain of this circuit is 0.645.

#### REFERENCES

- [1] Sung-Hyun Yang, Kyu-Ho Kim, Yong-Hwan Kim, Younggap You, Kyoung-Rok Cho, and Member, A Novel CMOS Operational Transconductance Amplifier Based on a Mobility Compensation Technique, IEEE Transactions, Vol.52, No. 1, 37-42, 2005.
- [2] S Naseem Ahmad, and M R Khan, Operational transconductance amplifier based voltage-mode universal filter, Journal of Pure & Applied Physics, Vol. 43, 714-719, 2005.
- [3] Hitesh Modi, and Nilesh D. Patel, Design and Simulation of Two Stage OTA Using 0.18 $\mu\text{m}$  and 0.35 $\mu\text{m}$  Technology, Journal of Engineering and Advanced Technology, Vol. 2, No. 3, pp. 445-448, 2013.
- [4] NEERAJ SHRIVASTAVA, GAURAV BHARGAVA, D.S AJNAR and PRAMOD KUMAR JAIN, Design of Operational Transconductance Amplifier for Biquad Filter Applications in 0.18 $\mu\text{m}$  Technology, Journal of Engineering Research and Applications, Vol. 2, No.1, 562-565, 2012.
- [5] Radwene LAJIMI, A novel Design of low power and wide bandwidth Operational Transconductance Amplifier Using 0.35 $\mu\text{m}$  Technology, Journal of IEEE, 415-421, 2013.

## ประวัติผู้เขียน

ชื่อ-นามสกุล นายธนประเสริฐ ผาติกิจอนันต์  
 วัน เดือน ปีเกิด 17 มกราคม 2532 ที่หนองคาย  
 ที่อยู่ บ้านเลขที่ 714 หมู่ที่ 7 ตำบลในเมือง อำเภอเมือง จังหวัดหนองคาย 43000  
 ประวัติการศึกษา 2554 วิทยาศาสตรบัณฑิต สาขาวิชาฟิสิกส์ประยุกต์  
 สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้