


สำนักหอสมุดกลาง พระจอมเกล้าลาดกระบัง



วงจรแปลงแรงดันไฟฟ้าเป็นความถี่ความละเอียดสูง



๑/๑๗
๘๕๒๑๖
๒๕๓๔

นาย สัมฤทธิ์ หอมรลือกิจ

เลขหมู่.....
เลขทะเบียน.....
วัน,เดือน,ปี.....

๐๑๕๒๑๘๕๑

โครงการพิเศษนี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรวิทยาศาสตรบัณฑิต
ภาควิชาฟิสิกส์ประยุกต์
คณะวิทยาศาสตร์
สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง
ปีการศึกษา ๒๕๓๔

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

HIGH RESOLUTION VOLTAGE TO FREQUENCY CONVERTER



**A Spacial project Submitted in Partial Fulfillment of the
Requirement for the Degree of Bachelor of Science**

Department of Applied Physics

Faculty of Science

King Mongkut's Institute of Technology Ladkrabang

1991

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

หัวข้อโครงการพิเศษ	วงจรแปลงแรงดันไฟฟ้าเป็นความถี่ความละเอียดสูง
นักศึกษา	นาย สัมฤทธิ์ หอบรรลือกิจ
อาจารย์ที่ปรึกษา	อ. วิชิต ศิริโชติ
ภาควิชา	ฟิสิกส์ประยุกต์
ปีการศึกษา	2534

บทคัดย่อ

วงจรแปลงแรงดันไฟฟ้าเป็นความถี่สามารถนำไปประยุกต์ใช้ในการแปลงสัญญาณอนาล็อกเป็นดิจิทัลที่มีความละเอียดสูง ด้วยการใช้หลักการนับความถี่แบบ ratio counting technique วิธีการนี้จะใช้การหาอัตราส่วนระหว่าง ค่าความถี่ของวงจรแปลงแรงดันไฟฟ้าเป็นความถี่ที่นับได้ กับค่าที่นับได้ของความถี่อ้างอิง เมื่อใช้คาบเวลาสำหรับการนับความถี่ทั้งสองที่เหมาะสม (เช่น 0.1 วินาที, 10 วินาที เป็นต้น) โดยการใช้พัลส์ของวงจรแปลงแรงดันไฟฟ้าเป็นความถี่ในการซิงโครไนส์ให้นับความถี่ทั้งสองพร้อมกัน ซึ่งเป็นการขจัดค่าผิดพลาดในการนับความถี่วงจรแปลงแรงดันไฟฟ้าเป็นความถี่ อันจะทำให้การแปลงสัญญาณอนาล็อกเป็นดิจิทัลเกิดการผิดพลาดได้

Special Project Title High Resolution Voltage to
 Frequency converter
Name Mr.Sumrit Horbunluekit
Special Project Advisor Mr.Wichit Sirichote
Department Applied Physics
Academic Year 1991

Abstract

Voltage to Frequency Converter (VFC) can be used for high resolution analog to digital converter using ratiometric counting technique. In this method we use ratio between output count M on VFC frequency and count N on reference frequency within the suitable period T (ofen 0.1 second , 10 second etc.). By using VFC pulse to synchronize counting both VFC frequency and reference frequency simultaneously it can eliminate error of VFC counting and improve accuracy of conversion.

กิติกรรมประกาศ

โครงการพิเศษนี้สำเร็จลุล่วงไปได้เนื่องด้วยความอนุเคราะห์

ของบุคคลหลายฝ่าย

อ. วิชิต ศิริโชค อาจารย์ที่ปรึกษา และได้ให้คำแนะนำ

การที่โครงการพิเศษ ตลอดจนช่วยในการชี้แนะแนวทางการแก้ปัญหาต่าง ๆ

ผศ.ดร. จันทรชัย หึงงประยูร ที่ได้ให้ข้อมูลและอุปกรณ์ที่ใช้ใน

การพัฒนาระบบเชื่อมต่อกับ IBM เพื่อใช้ในโครงการพิเศษ

ผศ.ดร. อารีย์ วิเชียรฉาย ที่ได้ดูแล และให้คำแนะนำ

ดร. ปรีชา เทียนสมประสงค์ ที่ให้การตรวจรายงานโครงการพิเศษ

อ. เกียรติศักดิ์ คมวัชระ ที่คอยห่วงใย สอบถาม และให้คำแนะนำ

ที่เป็นประโยชน์

คุณ สุพันธ์ อวาทธนากร ที่ได้ช่วยพิมพ์รายงานโครงการพิเศษนี้

ท้ายที่สุดนี้ขอกราบขอบพระคุณ คุณพ่อ และคุณแม่ ที่ให้การสนับสนุน

และ เป็นกำลังใจในการทำงาน

นาย สัมฤทธิ์ หอบรรลือกิจ

สารบัญ

	หน้า
บทคัดย่อภาษาไทย	ก
บทคัดย่อภาษาอังกฤษ	ข
กิตติกรรมประกาศ	ค
สารบัญภาพ	ง
สารบัญตาราง	ฉ
บทที่ 1 บทนำ	1
บทที่ 2 หลักการแปลงสัญญาณ	4
2.1 การแปลงสัญญาณดิจิทัลเป็นอนาลอก	4
2.1.1 แบบใช้ตัวต้านทานหลายค่า	5
2.1.2 แบบใช้ตัวต้านทานสองค่า	6
2.2 คุณสมบัติของการแปลงสัญญาณดิจิทัลเป็นอนาลอก	7
2.3 วงจรแปลงสัญญาณอนาลอกเป็นดิจิทัล	11
2.3.1 แบบใช้วงจรเปรียบเทียบชานหรือแบบแฟลช	11
2.3.2 แบบใช้การอินทิเกรต	12
2.3.3 แบบใช้วงจรมัลติเพลกซ์และวงจรแปลงดิจิทัลเป็นอนาลอกร่วมกัน	18
2.3.4 แบบใช้การประมาณค่า	20
2.3.5 แบบใช้การแปลงแรงดันไฟฟ้าเป็นความถี่	21
บทที่ 3 วงจรแปลงแรงดันไฟฟ้าเป็นความถี่	23
3.1 บทนำ	23
3.2 คุณสมบัติของVFC	25
3.3 ชนิดของVFC	27
3.3.1 แบบมัลติไวเบรเตอร์	27
3.3.2 แบบสมดุลย์ของประจุ	28

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.4	การประยุกต์ใช้งานVFCเป็นโวลต์มิเตอร์	35
3.5	เทคนิคการแปลงข้อมูลโดยใช้ VFC	36
บทที่ 4	การเชื่อมต่อกับระบบบัส IBM	40
4.1	สัญญาณต่าง ๆ ที่ใช้ในการเชื่อมต่อกับ IBM	40
4.2	การจัดแอดเดรสสำหรับพอร์ตอินพุต/เอาต์พุต	44
4.2.1	หลักการถอดรหัสแอดเดรสสำหรับพอร์ตอินพุต/เอาต์พุต	45
4.3	อุปกรณ์สนับสนุนที่ใช้เชื่อมต่อกับ IBM	47
4.3.1	8255A Programmable Parallal Chip	47
4.3.2	8253 Programmable Timer	50
บทที่ 5	วงจรแปลงแรงดันไฟฟ้าเป็นความถี่	61
5.1	วงจรถอดรหัสพอร์ตอินพุต/เอาต์พุต	61
5.2	วงจรแปลงแรงดันไฟฟ้าเป็นความถี่	63
5.3	วงจรมับความถี่แบบ Ratiometric	65
บทที่ 6	ผลการทดลองและข้อสรุป	68
ภาคผนวก		71
เอกสารอ้างอิง		78
ประวัติผู้เขียน		79

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญภาพ

	หน้า
รูปที่ 1-1 ไตอะแกรมแสดงวิธีแปลง V/F แบบใช้วงจรนับพหุคูณ	1
รูปที่ 1-2 แสดงไตอะแกรมการแปลงสัญญาณโดยใช้วิธี ratiometric counting technique	2
รูปที่ 2-1 วงจรแปลงสัญญาณดิจิทัลเป็นอนาลอกแบบใช้ตัวต้านทานหลายค่า	5
รูปที่ 2-2 แสดงวงจรแปลงสัญญาณดิจิทัลเป็นอนาลอกแบบ R-2R แลตเตอร์	7
รูปที่ 2-3 แสดงเอาต์พุตของวงจรแปลงสัญญาณดิจิทัลเป็นอนาลอกและการเพิ่มขึ้น 1 LSB	8
รูปที่ 2-4 แสดงความผิดพลาดที่เกิดขึ้นในการแปลงสัญญาณ	9
รูปที่ 2-5 แสดงจุดวิกฤตของโมโนโทนิก	10
รูปที่ 2-6 แสดงการต่อวงจรแบบ parallel comparator A/D converter	12
รูปที่ 2-7 แสดงวงจรแปลงสัญญาณอนาลอกเป็นดิจิทัลแบบสโโลปเดียว	13
รูปที่ 2-8 แสดงวงจรแปลงสัญญาณอนาลอกเป็นดิจิทัลแบบสโโลปคู่	15
รูปที่ 2-9 วงจรแปลงสัญญาณอนาลอกเป็นดิจิทัลแบบเดลต้า-ซิกม่า	18
รูปที่ 2-10 วงจรสัญญาณอนาลอกเป็นดิจิทัลแบบใช้วงจรมัลติเพลกซ์และวงจรถูกเอ	19
รูปที่ 2-11 วงจรสัญญาณอนาลอกเป็นดิจิทัลแบบใช้วงจรมัลติเพลกซ์และวงจรมัลติเพลกซ์แปลงสัญญาณดิจิทัลเป็นอนาลอก	19
รูปที่ 2-12 วงจรแปลงสัญญาณอนาลอกเป็นดิจิทัลแบบ Successive Approximation	21
รูปที่ 2-13 แสดงวงจรแปลงแรงดันไฟฟ้าเป็นความถี่	22
รูปที่ 3-1 แสดงลักษณะนอนลิเนียร์	26
รูปที่ 3-2 แสดงค่าออฟเซ็ทของ VFC	27
รูปที่ 3-3 VFC ชนิดมัลติไวเบรเตอร์	28

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญภาพ (ต่อ)

	หน้า
รูปที่ 3-4 VFC ชนิดซาร์จบาลานซ์	29
รูปที่ 3-5 การทำงานของ VFC แบบซาร์จบาลานซ์	29
รูปที่ 3-6 แสดงกราฟพารามิเตอร์ของ VFC ที่ใช้ช่วยในการเลือกใช้งาน	33
รูปที่ 3-7 การตอบสนองความถี่ของวงจรรองความถี่ซึ่งเป็นฟังก์ชันของความถี่	33
รูปที่ 3-8 การใช้ VFC เป็นดิจิทัลโวลต์มิเตอร์	35
รูปที่ 3-9 แสดงไดอะแกรมวิธีการนับความถี่ธรรมชาติและแผนผังเวลา	37
รูปที่ 3-10 ไดอะแกรมแสดงการนับความถี่โดยใช้วิธี ratiometric	39
รูปที่ 4-1 แสดงการจัดตำแหน่งของสัญญาณบนสลิต IBM	43
รูปที่ 4-2 แสดงตำแหน่งต่าง ๆ ของ IBM	44
รูปที่ 4-3 แสดงตัวอย่างการถอดรหัสแอดเดรสพอร์ตอินพุต/เอาต์พุตแบบกำหนดแอดเดรสที่แน่นอน	45
รูปที่ 4-4 แสดงวงจรถอดรหัสแบบเลือกแอดเดรสพอร์ตได้โดยใช้ดีฟลิวท์	46
รูปที่ 4-5 แสดงสัญญาณต่าง ๆ ทั้งหมดของ 8255A	48
รูปที่ 4-6 แสดงบิตต่าง ๆ ที่ใช้กำหนดคำสั่งควบคุมการใช้งาน 8255A	49
รูปที่ 4-7 แสดงบล็อกไดอะแกรมของ 8253	50
รูปที่ 4-8 แสดงบิตต่าง ๆ ของรีจิสเตอร์ควบคุมภายใน 8253	51
รูปที่ 4-9 ข้อกำหนดแต่ละบิตของรีจิสเตอร์ควบคุมของ 8253	53
รูปที่ 4-10 แสดง Timing diagram ที่แสดงข้อผิดพลาดขณะอ่านข้อมูลจากวงจรรีบของ 8253	55
รูปที่ 4-11 แสดงบล็อกไดอะแกรมที่ใช้ในการป้องกันการผิดพลาดระหว่างการอ่านข้อมูลจากวงจรรีบ 8253	55
รูปที่ 4-12 แสดงไดอะแกรมเวลาของ 8253 ที่ใช้งานในโหมด 0	57
รูปที่ 4-13 แสดงไดอะแกรมเวลาของ 8253 ที่ใช้งานในโหมด 1	57
รูปที่ 4-14 แสดงไดอะแกรมเวลาของ 8253 ที่ใช้งานในโหมด 2	58

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญภาพ(ต่อ)

	หน้า
รูปที่ 4-15 แสดงไดอะแกรมเวลาของ 8253 ที่ใช้งานในโหมด 3	58
รูปที่ 4-16 แสดงไดอะแกรมเวลาของ 8253 ที่ใช้งานในโหมด 4	59
รูปที่ 4-17 แสดงไดอะแกรมเวลาของ 8253 ที่ใช้งานในโหมด 5	59
รูปที่ 5-1 แสดงวงจรถอดรหัสพอร์ตอินพุต/เอาต์พุต ที่ใช้กับ 8255A และ 8254	63
รูปที่ 5-2 แสดงวงจรแปลงแรงดันไฟฟ้าเป็นความถี่โดยใช้ IC LM331	64
รูปที่ 5-3 วงจรนับความถี่แบบ ratiometric counting	65
รูปที่ 5-4 กราฟแสดงการตอบสนองของความถี่ของการแปลงสัญญาณอนาลอก เป็นดิจิตอลแบบอินทิเกรต	67
รูปที่ 6-1 แสดงแผนผัง เวลาการทำงานของวงจรแปลงแรงดันไฟฟ้า เป็นความถี่	68
รูปที่ 6-2 แสดงโพล์ชาร์ตการทำงานของโปรแกรม	69

สารบัญตาราง

	หน้า
ตารางที่ 4-1 แสดงการใช้งานของฮาเกตในโหมดต่าง ๆ	60
ตารางที่ 5-1 แสดงตำแหน่งพอร์ตต่าง ๆ และ หน้าที่ของแต่ละพอร์ตที่ใช้ในโครงการ	62
ตารางที่ 5-2 แสดงการเปรียบเทียบระหว่างการนับธรรมดากับการนับแบบ ratiometric	67




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทนำ

การแปลงสัญญาณอนาลอกเป็นดิจิทัล มีบทบาทสำคัญทางด้านเครื่องมือวัดต่าง ๆ เช่น ดิจิตอลโวลต์มิเตอร์ หรือ data acquisition system เป็นต้น วิธีการแปลงสัญญาณอนาลอกเป็นดิจิทัลมีด้วยกันหลายวิธีซึ่งแต่ละวิธีมีข้อดีและข้อเสียแตกต่างกัน


การแปลงสัญญาณอนาลอกเป็นดิจิทัลโดยใช้ วิธีเปลี่ยนแรงดันไฟฟ้าเป็นความถี่ เป็นวิธีการแปลงที่ให้ความละเอียดในการแปลงสูง มีความถูกต้องและทนต่อสัญญาณรบกวนได้ดี สามารถประยุกต์ใช้งานได้อย่างกว้างขวาง เช่น ใช้ในการส่งข้อมูลแบบดิจิทัลโดยผ่านเส้นใยแสง และ ใช้ในดิจิตอลโวลต์มิเตอร์ชนิดความละเอียดสูง เป็นต้น การแปลงสัญญาณอนาลอกเป็นดิจิทัล โดยใช้หลักการแปลงแรงดันไฟฟ้าเป็นความถี่ นั้น เพื่อที่จะแปลงค่าความถี่เอาท์พุทที่ได้จาก VFC ไปเป็นค่าดิจิทัล เราจะใช้วงจรนับความถี่เอาท์พุทของ VFC โดยกำหนดคาบเวลาการเปิดเกิดในการนับความถี่ที่เหมาะสม ค่าที่ได้จากวงจรนับความถี่หารด้วยเวลาในการนับจะเท่ากับความถี่เอาท์พุทของ VFC วิธีการแปลงแบบนี้แสดงดังรูปที่ 1.1 จะเห็นว่าวิธีการแปลงแบบใช้วงจรรีบง่าย และใช้อุปกรณ์ไม่มาก แต่มีข้อเสียคือ ค่าที่ได้จากการนับจะมีค่าผิดพลาด $+1$ ค่าการนับเนื่องจากช่วงเวลาในการเปิดเกิดไม่ซิงโครไนซ์กับความถี่เอาท์พุทของ VFC



รูป 1.1 ไคอะแกรมแสดงวิธีการแปลง V/F แบบใช้วงจรรีบธรรมดา

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เพื่อให้ได้ความละเอียดในการแปลงสูง มีความถูกต้องสูง และความเร็วในการแปลงที่เหมาะสม ทำได้โดยการใช้เทคนิคในการแปลงแบบใช้อัตราส่วนของการนับที่ได้จากวงจรนับ โดยการหาอัตราส่วนระหว่างความถี่ที่ได้จากวงจรแปลงแรงดันไฟฟ้าเป็นความถี่และความถี่อ้างอิง เรียกว่า ratiomatic counting technique วิธีการแปลงสัญญาณแบบนี้จะเชื่อมต่อกับคอมพิวเตอร์ โดยคอมพิวเตอร์จะควบคุมคาบเวลาในการทริก การทำงานของซิงโครไนซ์เกตเพื่อกำหนดคาบเวลาในการนับให้กับวงจรนับแล้วอ่านค่าที่ได้จากการนับความถี่ของ VFC และความถี่อ้างอิง และทำการคำนวณหาค่าที่เป็นดิจิตอล แสดงดังรูปที่ 1.2



รูป 1.2 แสดงไดอะแกรมการแปลงสัญญาณโดยใช้วิธี ratiomatic counting technique ที่ใช้ในโครงการพิเศษนี้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

1.1 วัตถุประสงค์ในการทำโครงการพิเศษ

1. ศึกษาหลักการแปลงสัญญาณแรงดันไฟฟ้าไปเป็นความถี่
2. ศึกษาวิธีการแปลงสัญญาณอนาลอกเป็นดิจิทัลโดยใช้ วงจรแปลงแรงดันไฟฟ้าเป็นความถี่
3. ศึกษาการเชื่อมต่อวงจรกับไมโครคอมพิวเตอร์ IBM PC/XT

1.2 ประโยชน์ที่คาดว่าจะได้รับ

1. ทราบถึงหลักการแปลงสัญญาณอนาลอกเป็นดิจิทัลโดยใช้วงจรแปลงแรงดันไฟฟ้าเป็นความถี่
2. สามารถประยุกต์ใช้งานวงจรแปลงแรงดันไฟฟ้าเป็นความถี่เป็นโวลต์มิเตอร์แบบดิจิทัล

1.3 ขอบเขตของโครงการนี้

1. สร้างการ์ดวงจรแปลงแรงดันไฟฟ้าเป็นความถี่ที่ใช้เชื่อมต่อกับไมโครคอมพิวเตอร์
2. เขียนโปรแกรมเพื่อควบคุมการทำงานการทำงานของการ์ดที่สร้างขึ้น

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 2

หลักการแปลงสัญญาณ

สัญญาณในธรรมชาติที่ได้จากตัวตรวจวัด หรือ ทรานสดิวเซอร์จะอยู่ในรูปของสัญญาณแรงดันไฟฟ้าหรือกระแสไฟฟ้า ซึ่งเป็นสัญญาณแบบอนาลอกที่เป็นค่าที่ต่อเนื่อง การที่จะนำเอาสัญญาณอนาลอกนี้มาใช้ในการประมวลผลและวิเคราะห์ผลเชิงตัวเลขโดยใช้ดิจิทัลคอมพิวเตอร์นั้น จำเป็นต้องมีการแปลงสัญญาณทางอนาลอกไปเป็นสัญญาณดิจิทัลเสียก่อน และเมื่อต้องนำผลที่ได้ไปใช้ในการควบคุมอุปกรณ์ จะต้องนำข้อมูลที่เป็นดิจิทัลไปแปลงเป็นสัญญาณทางอนาลอกอีกครั้ง ดังนั้นจึงจำเป็นที่จะต้องมึวงจรในการแปลงสัญญาณดิจิทัลเป็นอนาลอก และ วงจรแปลงสัญญาณอนาลอกเป็นดิจิทัล

2.1 การแปลงสัญญาณดิจิทัลเป็นอนาลอก


การแปลงสัญญาณดิจิทัลเป็นอนาลอกสามารถทำได้ หลายวิธี ข้อมูลดิจิทัลที่จะทำการแปลงเป็นสัญญาณอนาลอก จะอยู่ในรูปที่เป็นรหัสของเลขฐานสองที่นิยมใช้ได้แก่ รหัส BCD และเลขฐานสองโดยตรง ค่าเอาต์พุตที่ได้จากวงจรแปลงสัญญาณดิจิทัลเป็นอนาลอก ขนาด N บิต จะเป็นดังนี้

$$V_o = (2^{N-1} a_{N-1} + 2^{N-2} a_{N-2} + 2^2 a_2 + 2^1 a_1 + a_0) V \dots (2.1)$$

ค่า V เป็นแรงดันไฟฟ้าอ้างอิง และ a_n เป็นเลขฐานสองบิตที่ n จากสมการจะเห็นว่า เอาต์พุตที่ได้จะเป็นสัดส่วนกับค่าดิจิทัลทางอินพุต

2.1.1 การแปลงสัญญาณดิจิทัลเป็นอนาลอกโดยใช้ตัวต้านทานหลายค่าตามน้ำหนักเลขฐานสอง (Binary Weighted Resistor D/A Converter)

การแปลงสัญญาณแบบนี้จะใช้ค่าแรงดันไฟฟ้าอ้างอิง สวิตช์ และชุดตัวต้านทานที่แทนน้ำหนักแต่ละบิตของเลขฐานสอง โดยใช้โอปแอมป์ในการเปลี่ยนระดับสัญญาณทางเอาต์พุต ดังรูปที่ 2.1 ตัวต้านทานที่ใช้แทนน้ำหนักของเลขฐานสองจะต่อเข้ากับขาอินพุตของโอปแอมป์ที่ขาแบบกลับเฟส (inverting) ถ้าให้ค่าความต้านทานแต่ละตัวมีน้ำหนักเป็น 2^n ดังนั้นเมื่อให้แรงดันไฟฟ้าที่เท่ากันกับตัวต้านทานทุกตัวกระแสที่ไหลผ่านตัวต้านทานแต่ละตัวจะมีน้ำหนักเป็น 2^{-n} และสวิตช์จะถูกควบคุมด้วย ระดับสัญญาณทางดิจิทัล คือสวิตช์จะปิด (on) ที่ลอจิก 1 และจะเปิด (off) ที่ลอจิก 0 สวิตช์ที่ลอจิกเป็น 1 จะไปเพิ่มค่าของกระแสขนาด V_{ref}/R_n ที่จุดรวมกระแสที่ขากลับเฟสของโอปแอมป์ ซึ่งเอาต์พุตที่ได้ (V_o) จะเป็นสัดส่วนกับกระแสที่ขากลับเฟสของโอปแอมป์ สัญญาณเอาต์พุตที่ได้จะสอดคล้องกับค่าดิจิทัลทางอินพุต



รูป 2.1 วงจรแปลงสัญญาณอนาลอกเป็นดิจิทัลแบบใช้ตัวต้านทานหลายค่า

วิธีแบบนี้มีข้อเสียคือ ถ้าจำนวนบิตเพิ่มมากขึ้น ค่าความผิดพลาดของตัวต้านทานต้องน้อยกว่าค่าบิตนัยสำคัญต่ำสุด (LSB) และค่าความต้านทานที่ใช้จะมีค่ามากขึ้นตามจำนวนบิตที่เพิ่มขึ้นด้วยทำให้ต้องใช้ค่าความต้านทานหลายค่าซึ่งในทางปฏิบัติไม่สามารถสร้างได้ง่าย เช่น กรณีที่มีจำนวน 12 บิต ช่วงกว้างของค่าความต้านทานจะเป็น 2048:1 นั่นคือ ความต้านทานที่บิตนัยสำคัญต่ำสุดจะเป็น 20 Mohm ในขณะที่ค่าความต้านทานที่บิตนัยสำคัญสูงสุดมีค่าเป็น 10 kohm


2.1.2 แบบใช้ตัวต้านทานสองค่า (R-2R Ladder D/A Converter)

เมื่อจำนวนบิตเพิ่มมากขึ้น วิธีการแบบใช้ค่าความต้านทานตามน้ำหนักของเลขฐานสอง จะประสบปัญหา ที่จะต้องใช้ตัวต้านทานที่มีค่าห่างกันมากขึ้น และต้องใช้ค่าความต้านทานจำนวนหลายค่า วิธีที่ใช้หลักของการใช้น้ำหนักเลขฐานสองเช่นเดียวกัน แต่ค่าความต้านทานเพียงสองค่า ดังแสดงในรูปที่ 2.2 ก กระแสจะถูกเปลี่ยนเป็นค่าแรงดันไฟฟ้าโดยออปแอมป์ และตัวต้านทานป้อนกลับ R_f คือวิธีที่เรียกว่า "R-2R ladder"


หลักการของ R-2R Ladder จะมีลักษณะคล้ายกับกฎของเคียร์โฮฟ เพียงแต่ค่าความต้านทานที่ใช้เป็นอัตราส่วนที่ทำให้สามารถคำนวณได้ง่าย เช่น ถ้าบิตที่ 3 ต่อกับแรงดันไฟฟ้าอ้างอิง (5 V) บิตที่เหลือต่อลงกราวด์ทั้งหมด วงจรสามารถลดรูปเหลือเพียงมีค่า R ต่ออนุกรมกับ $R/6$ ดังรูปที่ 2.2 ข

แรงดันไฟฟ้าขนาด 5 โวลต์ ที่ต่อกับปลายข้างหนึ่งของ $R/7$ (20 kohm) ทำให้เกิดกระแสไหลผ่าน 0.25 mA ผ่านจุดต่อ และผ่าน R_f (20 kohm) ดังนั้นแรงดันไฟฟ้าเอาต์พุต ที่ได้จากบิตนัยสำคัญสูงสุด (บิต 3) มีค่าเป็น 5 โวลต์ ในกรณีบิตอื่น ๆ ก็สามารถหาได้โดยหลักการเดียวกัน


แม้ว่าการวิเคราะห์วงจรแปลงสัญญาณแบบนี้ จะยากกว่าแบบค่าความต้านทานหลายค่าตามน้ำหนักเลขฐานสอง แต่สามารถสร้างได้ง่ายกว่า เพราะใช้ค่าความต้านทานเพียง 2 ค่า และสามารถเพิ่มจำนวนบิตได้มากกว่า



(ก)



(ข)



(ค)

รูป 2.2 แสดงวงจรแปลงสัญญาณอนาลอกเป็นดิจิทัลแบบ R-2R แลตเตอร์

- ก. วงจรสมบูรณ์
- ข. วงจรเสมือนขณะที่สวิตช์ของบิตนัยสำคัญสูงสุดปิด
- ค. วงจรเสมือนขณะที่สวิตช์ของบิตนัยสำคัญรองลงมาปิด


2.2 คุณสมบัติของวงจรแปลงสัญญาณดิจิทัลเป็นอนาลอก

ความละเอียด (Resolution) ขึ้นอยู่กับจำนวนบิตทางด้าน

อินพุต ซึ่งเอาต์พุตของวงจรแปลงสัญญาณดิจิทัลเป็นอนาลอก จะมีลักษณะเป็นรูป
ขั้นบันได ดังรูป 2.3 และเรียกการเพิ่มขึ้นของขั้นบันไดว่า เป็นการเพิ่ม

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ค่าบิตนัยสำคัญต่ำสุด (LSB) เนื่องจากแต่ละชั้นบันไดเป็นการแปลงค่าของ บิตนัยสำคัญต่ำสุด (LSB = least significant bit)



รูป 2.3 แสดงเอาต์พุตของวงจรแปลงสัญญาณดิจิทัลเป็นอนาลอก และการเพิ่มขึ้น 1 LSB

ค่าความละเอียด จะใช้เป็นตัวเลขบอกคุณภาพของวงจรแปลงสัญญาณดิจิทัลเป็นอนาลอกแบบหนึ่ง โดยหาได้จากอัตราส่วนของค่าบิตนัยสำคัญต่ำสุด (LSB) กับค่าสูงสุดของเอาต์พุต เขียนสมการได้เป็น


$$\text{ค่าความละเอียด} = 1/2^n - 1 \dots\dots\dots (2.2)$$

วงจรแปลงสัญญาณขนาด 4 บิต จะมีค่าความละเอียดเป็น $1/2^{4-1}$ เท่ากับ $1/15$ วงจรขนาด 8 บิตมีค่าความละเอียดเป็น $1/255$ เป็นต้น ค่าความละเอียดบางครั้งอาจคิดเป็นเปอร์เซ็นต์ เช่น วงจรแปลงขนาด 8 บิตมีค่าความละเอียดคิดเป็นเปอร์เซ็นต์ เท่ากับ $(1/4096) 0.024 \%$

ความถูกต้อง (Accuracy) เป็นค่าเปรียบเทียบระหว่างเอาต์พุตจริง (ทางทฤษฎี) และเอาต์พุตที่ปรากฏ โดยคิดเต็มสเกล ถ้าวงจรแปลงมีเอาต์พุตเต็มสเกล 10 โวลต์ มีความถูกต้อง $\pm 0.2 \%$ ดังนั้นค่าความผิดพลาดสูงสุดคือ $0.002 * 10$ โวลต์ หรือ 20 มิลลิโวลต์ ในทางทฤษฎี ความถูกต้องของวงจรแปลงสัญญาณดิจิทัลเป็นอนาลอกไม่ควรต่ำกว่า $\pm 1/2$ LSB

วงจรแปลงสัญญาณขนาด 10 บิต มีความละเอียด $1/1024$ หรือ เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ประมาณ 1 % ค่าความถูกต้องควรมีค่า 0.5 % เป็นอย่างมาก ความผิดพลาดที่เกิดขึ้นได้ในหลายกรณี รูปที่ 2.4 แสดงลักษณะของความผิดพลาดที่เกิดขึ้นได้สามกรณี



รูป 2.4 แสดงความผิดพลาดที่เกิดขึ้นในการแปลงสัญญาณ

- ก. ความผิดพลาดออฟเซต
- ข. ความผิดพลาดของอัตราขยาย
- ค. ความผิดพลาดนอนลิเนียร์ลิ้นแบบอินทีกัรล
- ง. ความผิดพลาดนอนลิเนียร์ลิ้นแบบดิฟเฟอร์เรนเชียล


1. ความผิดพลาดเชิงเส้น (Linearity Errors) ค่าที่ได้จากเอาท์พุตต่างจากค่าเอาท์พุตในทางทฤษฎีที่ควรจะได้ เป็นเส้นตรง ความผิดพลาดในกรณีนี้มักเกิดจากแหล่งจ่ายกระแส หรือ เกิดจากค่าความต้านทาน ความผิดพลาดเชิงเส้นเกิดขึ้นได้สองลักษณะ คือ แบบอินทีกัรลนอนลิเนียร์ลิ้น และแบบดิฟเฟอร์เรนเชียลนอนลิเนียร์ลิ้น

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2. ความผิดพลาดทางอัตราขยาย (Gain Errors) มักเกิดจากความผิดพลาดของตัวต้านทานป้อนกลับให้กับออปแอมป์ ที่ทำหน้าที่เป็นตัวแปลงกระแสให้เป็นแรงดันไฟฟ้า

3. ความผิดพลาดออฟเซต (Offset Error) เป็นความผิดพลาดเมื่ออินพุตทุกตัวเป็นศูนย์แล้ว แต่ค่าเอาต์พุตไม่เป็นศูนย์ ทำให้เอาต์พุตมีค่าแรงดันไฟฟ้าผิดพลาดค่าหนึ่งบวกอยู่กับค่าจริงที่ได้อยู่ตลอดเวลา

โมนอนโทนิค (Monotonicity) วงจรแปลงสัญญาณดิจิตอลเป็นอนาลอก ที่เป็นโมนอนโทนิค หมายถึง กระแสเอาต์พุตของวงจรจะเพิ่มขึ้นหรือคงที่เมื่ออินพุตมีค่าข้อมูลเพิ่มขึ้นจากค่าหนึ่งเป็นอีกค่าหนึ่ง ตามปกติค่าโมนอนโทนิคจะต้องน้อยกว่า $\pm 1/2$ LSB ของแต่ละระดับเอาต์พุต เนื่องจากในกรณีรูป 2.5 เกิดการผิดพลาดด้วยค่า $\pm 1/2$ LSB จะทำให้เกิดจุดวิกฤติ เอาต์พุตที่ได้จะมีค่าผิดพลาดไป



รูป 2.5 แสดงจุดวิกฤติของโมนอนโทนิค

เวลาเซตลิ่ง (Settling Time) เป็นค่าที่บอกถึงเวลาที่ใช้ในการแปลงค่าจากดิจิตอลเป็นอนาลอก โดยคิดจากจุด 50 % ของการเปลี่ยนแปลงข้อมูลอินพุต ถึงจุดที่เอาต์พุตมีค่าคงที่ ซึ่งมีค่าประมาณ $1/2$ LSB ของค่าสุดท้ายของเอาต์พุต ค่าเวลาเซตลิ่งมีความสำคัญเพราะเป็นค่าที่บอกถึงความเร็วในการแปลงสัญญาณของวงจร ปกติจะอยู่ในช่วง นาโนวินาที ถึง ไมโครวินาที

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.3 วงจรแปลงสัญญาณอนาลอกเป็นดิจิตอล

2.3.1 แบบใช้วงจรเปรียบเทียบขนานหรือ แบบแฟลช (Parallal Comparator Simultaneous Flash A/D Converter)


วงจรแปลงสัญญาณอนาลอกเป็นดิจิตอลแบบนี้ใช้หลักการง่าย ๆ และเป็นวิธีที่เร็วที่สุด คือใช้วงจรเปรียบเทียบที่ต่อขนานกัน ดังรูปที่ 2.6 (ก) ประกอบไปด้วยออปแอมป์ที่ต่อเป็นวงจรเปรียบเทียบ และ ตัวต้านทานต่อไว้เพื่อแบ่งแรงดันไฟฟ้าที่ขาอินพุตแบบกลับ (invertng) ให้มีขนาดต่าง ๆ กัน

จากหลักการของวงจรเปรียบเทียบ เมื่อแรงดันไฟฟ้าอินพุตที่ขาอินพุตแบบไม่กลับ (noninvertng) มีค่าสูงกว่าที่ขาอินพุตแบบกลับ เอาท์พุทจะได้แรงดันไฟฟ้าสูง ดูจากตารางที่ 2.6 (ข) ซึ่งเอาท์พุทที่ได้จากวงจรเปรียบเทียบนี้จะนำไปเข้ารหัสเป็นเลขฐานสองต่อไป และจำนวนของวงจรเปรียบเทียบที่ต้องใช้ขึ้นอยู่กับขนาดของสัญญาณอนาลอกที่อินพุต

จากวงจรรูปที่ 2.6 ถ้าแรงดันไฟฟ้าอินพุตมีค่าเป็น 1 โวลต์ ไม่เพียงพอที่จะทำให้วงจรเปรียบเทียบตัวใดให้ค่าเอาท์พุทเป็น "high" ที่แรงดันไฟฟ้าระหว่าง 1 - 2 โวลต์ วงจรเปรียบเทียบที่มีระดับเทรชโวลต์ต่ำสุด จะให้เอาท์พุทเป็น "high" ที่แรงดันไฟฟ้า 2-3 โวลต์ วงจรเปรียบเทียบ A1 และ A2 จะให้เอาท์พุทเป็น "high" ถ้าแรงดันไฟฟ้าอินพุตมีค่ามากกว่า 3 โวลต์ วงจรเปรียบเทียบจะให้เอาท์พุทเป็น "high" ทั้งหมด

เมื่อต้องการวงจรที่มีความละเอียดสูงขึ้น จำเป็นต้องใช้วงจรเปรียบเทียบเพิ่มขึ้น เช่น ถ้าต้องการความละเอียด 3 บิต จะต้องใช้วงจรเปรียบเทียบ 7 ตัว ความละเอียด 4 บิต ต้องใช้จำนวนวงจรเปรียบเทียบ 15 ตัว โดยจำนวนวงจรเปรียบเทียบหาได้จาก สมการ $2^n - 1$ เมื่อ n แทนจำนวนบิตหรือความละเอียดที่ต้องการ

จะเห็นว่าจำนวนวงจรเปรียบเทียบที่ใช้จะเพิ่มขึ้นตามความละเอียดที่เพิ่มขึ้นซึ่งเป็นข้อเสียของการแปลงสัญญาณโดยใช้วิธีแบบแฟลชและข้อเสียอีกประการหนึ่งก็คือ ต้องเพิ่มวงจรเข้ารหัสเข้าไป เนื่องจากเอาท์พุทที่ได้ไม่เป็นเลขฐานสอง



แรงดันอินพุต V_{in} (โวลต์)	เอาต์พุตของ วงจรเปรียบเทียบ			เอาต์พุต เลขฐานสอง	
	A1	A2	A3	D1	D0
0 - 1	0	0	0	0	0
1 - 2	1	0	0	0	1
2 - 3	1	1	0	1	0
3 - 4	1	1	1	1	1

(ข)

รูป 2.6 ก. แสดงการต่อวงจรแบบ parallel comparator A/D converter

ข. ตารางความสัมพันธ์ระหว่างแรงดันไฟฟ้าอินพุตที่เป็นอนาลอก กับ เอาต์พุตที่เป็นดิจิทัล


ข้อดีของวงจรชนิดนี้คือ มีความเร็วที่สูงมาก เวลาที่ใช้ในการแปลงอยู่ในระดับนาโนวินาที

2.3.2 แบบที่ใช้การอินทิเกรต

2.3.2.1 แบบสโลปเดี่ยวหรือแบบแรมป์ (Single Slope or Single Ramp A/D Converter)

วงจรแปลงสัญญาณอนาลอกเป็นดิจิทัลแบบนี้แสดงดัง รูปที่

2.7 ประกอบไปด้วยวงจรถ่ายค่าเนคสัญญาณแรมป์ วงจรเปรียบเทียบ วงจรนับ BCD หรือวงจรรนับเลขฐานสอง



รูป 2.7 แสดงวงจรแปลงสัญญาณอนาลอกเป็นดิจิทัลแบบสโลปเดียว

ก. แสดงบล็อกไดอะแกรม ข. ความชันของสัญญาณแรมป์

เมื่อเริ่มทำการแปลงสัญญาณ สัญญาณแรมป์และวงจรนับจะถูกรีเซ็ตให้เป็นศูนย์ แรงดันไฟฟ้าอนาลอกถูกป้อนไปยังวงจรเปรียบเทียบกับขาอินพุตแบบไม่กลับเฟส เมื่อแรงดันไฟฟ้าอินพุตที่ขานี้เป็นบวกมากกว่าที่ขาอินพุตแบบกลับเฟส วงจรเปรียบเทียบกับจะให้เอาต์พุตออกเป็น 1 (high) ทำให้แอนด์เกตปล่อยสัญญาณนาฬิกาผ่านไปยังวงจรนับได้และทำให้เริ่มเกิดสัญญาณแรมป์ขึ้น สัญญาณแรมป์มีแรงดันไฟฟ้าเป็นบวกขึ้นเรื่อย ๆ จนกระทั่งมากกว่าระดับแรงดันไฟฟ้าอินพุต เอาต์พุตของวงจรเปรียบเทียบกับก็จะตกลงมาเป็นระดับลอจิกศูนย์ (low) ปิดเกตไม่มีสัญญาณผ่านไปให้วงจรนับ

วงจรนับจะหยุดนับและเก็บค่าไว้ที่วงจรแฉกซ์ จากนั้นจึงทำการรีเซ็ตวงจรนับและวงจรถูกกำเนิดสัญญาณแรมป์ ถ้าให้สัญญาณนาฬิกามีความถี่ 1MHz วงจรนับแบบ BCD 4 หลัก แรงดันไฟฟ้าอินพุต 2 โวลต์ สัญญาณแรมป์มีความชัน 1V/ms ดังแสดงในรูปที่ 2.7 ข จากจุดเริ่มต้นจนถึงแรงดันไฟฟ้าสูงสุด (2 V) สัญญาณแรมป์ใช้เวลา 2 ms หลังจากนั้นจึงปิดสัญญาณนาฬิกาที่ส่งไปให้วงจรนับ

ในช่วง 2 ms นี้มีการส่งพัลส์ไปให้วงจรมับถึง 200 ลูก เอาท์พุทของวงจรถือเปรียบเทียบกับที่มีระดับเป็น 1 (high) เป็นการส่งสัญญาณให้วงจรมัลติพลายค่าที่นับได้ไปยังภาคแสดงผล และเติมจุดทศนิยมที่ตำแหน่งที่เหมาะสม



วงจรมแบบนี้เป็นหลักการเบื้องต้นของดิจิตอลโวลต์มิเตอร์ ซึ่งถ้าใช้วงจรมับเลขฐานสองก็จะได้ค่าเป็นเลขฐานสองโดยตรง วงจรมลักษณะนี้มีมักนำไปใช้ในการเปลี่ยนเวลาเป็นขนาดของสัญญาณ หรืออาจใช้ในดิจิตอลโวลต์มิเตอร์ แต่ไม่ใช้กับงานที่ต้องการความถูกต้องสูง เนื่องจากการเปลี่ยนแปลงในแหล่งกำเนิดสัญญาณแรมบ์ขึ้นอยู่กับอุณหภูมิและผลตอบสนองต่อสัญญาณอินพุท ทำให้ไม่มีความคงที่ดังนั้นจึงมีการปรับปรุงให้ดีขึ้นเป็นอีกแบบหนึ่งคือ แบบสลอปคู่ (Dual Slope)

2.3.2.2 แบบสลอปคู่ (Dual-Slope A/C Converter)

รูปที่ 2.8 แสดงบล็อกไดอะแกรมของวงจรมแปลงสัญญาณอนาลอกเป็นดิจิตอลแบบสลอปคู่ ซึ่งวงจรมส่วนใหญ่คล้ายกับแบบสลอปเดี่ยว แต่มีสวิตช์ที่อินพุทเพิ่มขึ้นเพื่อทำการเลือกกระแหว่ง แรงดันไฟฟ้าอินพุท กับแรงดันไฟฟ้าอ้างอิง (วงจรมเปรียบเทียบกับค่าสัญญาณอินพุทกลับกันกับแบบสลอปเดี่ยว)

ส่วนแรกของวงจรมคือ วงจรมกำเนิดสัญญาณแรมบ์หรือวงจรมอินทิเกรตนั้นเอง ที่อินพุทแบบกลับเฟสของออปแอมป์มีสภาพเป็นกราวด์เทียม ถ้ามีแรงดันไฟฟ้าอินพุท 2 โวลต์ จะได้กระแสไหลผ่านตัวต้านทาน 10 Kohm เท่ากับ 0.2 mA ไปยังจุดรวม (summing point) เนื่องจากค่าความต้านทานอินพุทของออปแอมป์มีค่าความต้านทานสูงมาก กระแสที่ไหลจึงผ่านไปทั่วเก็บประจุ

ขณะที่ตัวเก็บประจุทำการชาร์จ (รับประจุ) แรงดันไฟฟ้าที่เอาท์พุทของออปแอมป์ก็จะเป็นลบมากขึ้นเรื่อย ๆ เพื่อรักษาระดับกระแสให้คงที่แรงดันไฟฟ้าคร่อมตัวเก็บประจุจึงได้เป็นสัญญาณแรมบ์ที่เป็นเชิงเส้น (linear ramp)



รูป 2.8 วงจรแปลงสัญญาณอนาลอกเป็นดิจิทัลแบบสไลด์คู้
 ก. แสดงบล็อกไดอะแกรม
 ข. เอาท์พุทของวงจรอินทิเกรเตอร์เมื่อเทียบกับเวลา

ถ้าแรงดันไฟฟ้าอินพุตเป็นบวก วงจรอินทิเกรเตอร์จะให้ เอาท์พุทเป็นสัญญาณแรมป์ทางลบ ดังแสดงในช่วง t_1 รูปที่ 2.8 ข หากแรงดัน ไฟฟ้าอินพุตเป็นลบก็จะทำให้ เอาท์พุทได้แรมป์ทางบวก ความชันของสัญญาณ แรมป์สามารถคำนวณได้จากความสัมพันธ์ของประจุ $q = cv$ และ $q = It$

$$\Delta V / \Delta t = 1/C \dots\dots\dots (2.3)$$

เมื่อรู้ว่าจะแอสเท่ากับ V_{in} / R จะได้ความสัมพันธ์เป็น

$$\Delta V / \Delta t = V_{in} / RC \dots\dots\dots (2.4)$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากรูปที่ 2.8 ถ้าให้แรงดันไฟฟ้าอินพุตเป็น +2 โวลต์ ก็จะได้ความชันของสัญญาณแรมป์ทางเอาต์พุตเท่ากับ -2 V/ms

จากวงจรรูปที่ 2.8 อธิบายได้คือ เมื่อเอาต์พุตของวงจรมอนิเตอร์เพิ่มขึ้นถึงแรงดันไฟฟ้า 0 โวลต์อีกครั้ง เอาต์พุตของวงจรเปรียบเทียบกับก็จะเป็นลบ (หรือเป็นศูนย์) วงจรควบคุมจับการเปลี่ยนแปลงนี้ได้ส่งสัญญาณสวิตช์ให้วงจรมอนิเตอร์เก็บค่าที่ได้ไว้ที่วงจรมัลทิพลาซิม จากนั้นจึงรีเซ็ตให้เป็นศูนย์ แล้วทำการสวิตช์ให้อินพุตของอินทิเกรเตอร์ต่อกับแรงดันไฟฟ้าอินพุต เป็นการเริ่มทำการแปลงสัญญาณอีกรอบหนึ่ง จำนวนที่นับได้ที่เก็บไว้ในวงจรมัลทิพลาซิมก็จะเป็นสัดส่วนโดยตรงกับแรงดันไฟฟ้าอินพุต

สัญญาณแรมป์ ทางเอาต์พุตของ วงจรมอนิเตอร์ ในช่วงเวลาคงที่ t_1 จะลดลงสู่แรงดันไฟฟ้า V ซึ่ง

$$V = (V_{IN} * t_1) / RC \dots\dots\dots (2.5)$$

เพื่อให้กลับสู่ระดับ 0 โวลต์ หน้าที่ของวงจรมอนิเตอร์จึงต้องสร้างแรมป์ทางบวก และทางลบให้เพิ่มขึ้นเท่า ๆ กัน ในช่วงเวลา t_2 (ที่เกิดจากแรงดันไฟฟ้าอินพุตอ้างอิง) แรงดันไฟฟ้า V เท่ากับ

$$V = (V_{REF} / RC) * t_2 \dots\dots\dots (2.6)$$

สมการทั้งสองของ V สามารถนำมาเท่ากันจะได้เป็น

$$(V / RC) * t_1 = (V_{REF} / RC) * t_2$$

$$t_2 = V_{IN} * t_1 / V_{REF} \dots\dots\dots (2.7)$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เห็นได้ว่า RC ปรากฏทั้งสองข้างของสมการ ซึ่งสามารถตัดทิ้งได้ หมายถึงว่า เมื่อช่วงเวลาอินทิเกรตสัญญาณและช่วงเวลาอินทิเกรตอ้างอิงใช้ค่า RC เท่ากัน การเปลี่ยนแปลงค่า RC ไม่มีผลต่อความถูกต้องของสัญญาณเอาต์พุต ซึ่งเป็นข้อดีที่เหนือกว่า แบบสโโลปเดี่ยว สมการสุดท้ายแสดงให้เห็นว่าเอาต์พุตของวงจรนับในช่วงเวลา t_2 เป็นสัดส่วนโดยตรงกับ แรงดันไฟฟ้าอินพุต V_{IN} เมื่อ V_{REF} และ t_1 คงที่

ข้อดีของวงจรแปลงสัญญาณแบบสโโลปคู่นี้คือ ความถูกต้องสูง ราคาถูก เสถียรภาพทางด้านอุณหภูมิ ข้อเสียคือ ความเร็วต่ำ ในการแปลงสัญญาณ 1 ครั้งอาจใช้เวลาถึง 100 ms (ขณะที่แบบแฟลชใช้เวลา 30 ns)

2.3.2.3 แบบประจุมดุลย์ (Charge Balance A/D Converter)

วงจรแปลงสัญญาณอนาล็อก เป็นดิจิทัลแบบประจุมดุลย์ใช้วงจรสำคัญคล้ายกับแบบสโโลปคู่ แต่แทนที่จะให้อินพุต สวิตช์ไปมา ระหว่างแรงดันไฟฟ้าที่ไม่รู้ค่า กับ แรงดันไฟฟ้าอ้างอิง ก็ทำการแทรกพัลส์ของกระแสอ้างอิงมาโดยตรง ที่จุดรวมของวงจรอินทิเกรเตอร์ในช่วงเวลาที่คงที่ โดยจำนวนของพัลส์จะเป็นสัดส่วนโดยตรงกับแรงดันไฟฟ้าอินพุตที่ไม่รู้ค่า

ประโยชน์ของเทคนิคนี้คือ แรงดันไฟฟ้าตกคร่อมตัวเก็บประจุของวงจรอินทิเกรเตอร์มีค่าใกล้เคียงศูนย์โวลต์ ดังนั้นจึงไม่เกิดความผิดพลาดเนื่องจากการรั่วไหลของกระแส


วงจรแปลงสัญญาณอนาล็อกเป็นดิจิทัลแบบนี้จึงมีความถูกต้องสูงกว่าแบบสโโลปคู่

2.3.2.4 แบบเดลต้า-ซิกม่า (Delta-Sigma A/D Converter)

จากรูป ที่ 2.9 เมื่อแรงดันไฟฟ้าอินพุตป้อนเข้าไปที่วงจรอินทิเกรเตอร์ จะให้อาต์พุตไปเข้าวงจรเปรียบเทียบ เปรียบเทียบกับแรงดันไฟฟ้าคงที่ (จากรูปคือ กราวด์) พัลส์ของกระแสที่ได้ ขึ้นอยู่กับเอาต์พุตของวงจร

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เปรียบเทียบ โดยสวิตช์ที่ทำขึ้นจากเฟทจะควบคุมให้กระแสเข้าไปยังที่จุดรวมหรือกราวด์ ส่วนวงจรมับจะนับจำนวนพัลส์ด้วยหลักการที่คล้ายกันกับแบบที่ได้กล่าวมาแล้ว



รูป 2.9 แสดงวงจรแปลงสัญญาณแบบ เดลต้า-ซิกม่า


2.3.3 วงจรแปลงสัญญาณอนาลอกเป็นดิจิทัลที่ใช้วงจรมับและวงจรแปลงดิจิทัลเป็นอนาลอกร่วมกัน

2.3.3.1. แบบใช้วงจรมับเดี่ยว (Single Counter)

จริง ๆ แล้วสัญญาณแรมป์เชิงเส้น (linear ramp) อาจได้จากสัญญาณขั้นบันไดเล็ก ๆ จำนวนมากที่เกิดจากการต่อเอาท์พุทของวงจรมับเข้ากับวงจรแปลงสัญญาณดิจิทัลเป็นอนาลอก โดยขนาดของขั้นบันไดแต่ละขั้นขึ้นอยู่กับจำนวนบิตหรือความละเอียดของวงจรแปลงดิจิทัลเป็นอนาลอก


รูปที่ 2.10 แสดงการกำเนิดสัญญาณแรมป์เดี่ยวด้วยวงจรมับและวงจรแปลงดิจิทัลเป็นอนาลอก (ใช้แทนวงจรอินทิเกรเตอร์) เมื่อเริ่มแปลงสัญญาณ วงจรมับจะถูกรีเซ็ต เอาท์พุทของวงจรแปลงดิจิทัลเป็นอนาลอกจะมีระดับเป็นศูนย์ เมื่อมีแรงดันไฟฟ้าถูกป้อนเข้าที่อินพุทของวงจรเปรียบเทียบ เอาท์พุทก็จะขึ้นเป็นระดับแรงดันไฟฟ้าสูง (high) และเปิดเกตสัญญาณนาฬิกาให้กับวงจรมับแต่ละพัลส์ของสัญญาณนาฬิกาทำให้เกิดการนับและเพิ่มค่าแรงดันไฟฟ้าขึ้นไปหนึ่งขั้น

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูป 2.10 วงจรแปลงสัญญาณอนาลอกเป็นดิจิทัลแบบวงจรรีบเดี๋ยวและวงจรถูกเอ

เมื่อเอาต์พุตของวงจรถูกเอเป็นอนาลอกมีค่ามากกว่าอินพุต V_{in} เอาต์พุตของวงจรถูกเอก็จะต้องกลับมาที่ระดับแรงดันไฟฟ้าต่ำ (low) เป็นการปิดเกต ทำให้สัญญาณนาฬิกาไม่ถูกส่งไปยังวงจรรีบเดี๋ยว ดังนั้น วงจรถูกเอจะทำการแลตช์ค่าเอาต์พุตของวงจรรีบเดี๋ยว และรีเซ็ตค่าวงจรรีบเดี๋ยวให้เริ่มต้นใหม่อีกครั้งหนึ่ง



รูป 2.11 วงจรแปลงสัญญาณอนาลอกเป็นดิจิทัลแบบวงจรรีบเดี๋ยวที่ใช้วงจรรีบเดี๋ยวและวงจรถูกเอเป็นอนาลอก

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.3.3.2 แบบแทรกกึ่ง (Tracking A/D Converter)

การทำงานจะคล้ายกับแบบใช้วงจรมัลติเพล็กซ์ แต่การนับไม่ได้เริ่มต้นนับที่ศูนย์ แต่จะทำการนับขึ้นหรือนับลงจากค่าล่าสุดไปยังค่าใหม่แล้วแต่ที่ค่าแรงดันไฟฟ้าอินพุตในรอบใหม่มีค่าสูงกว่าหรือต่ำกว่าค่าก่อนหน้านี้ ข้อดีของวงจรมัลติเพล็กซ์คือทำงานได้เร็วขึ้น

2.3.4 วงจรแปลงสัญญาณอนาลอกเป็นดิจิตอลแบบใช้การประมาณค่า (Successive Approximation A/D Converter)


วงจรแปลงแบบนี้มีข้อได้เปรียบทางด้านความละเอียด เพราะความละเอียด n บิต สามารถกำหนดได้จากสัญญาณนาฬิกา n ลูก เช่น วงจรแปลงขนาด 8 บิต ต้องการพัลส์ของสัญญาณนาฬิกาเพียง 8 ลูก ในขณะที่แบบใช้วงจรมัลติเพล็กซ์พัลส์ถึง 256 ลูก วงจร SA (successive approximation) แสดงไว้ดังรูปที่ 2.12 หัวใจของวงจรคือ Successive Approximation Register (SAR) (ในรูปใช้ เบอร์ MC14549)

เมื่อเริ่มต้นทำการแปลงสัญญาณ พัลส์ลูกแรกจะทำการส่งบิตที่มีนัยสำคัญสูงสุดไปยังวงจรมัลติเพล็กซ์อนาลอกเป็นดิจิตอล (ไอซี MC1048) โดย SAR จะรอสัญญาณจากวงจรมัลติเพล็กซ์ (LM319) ซึ่งทำการตรวจสอบว่าเอาต์พุตของวงจรมัลติเพล็กซ์อนาลอกเป็นดิจิตอลมีค่ามากหรือน้อยกว่าแรงดันไฟฟ้าอินพุต V_{IN} ถ้าเอาต์พุตของวงจรมัลติเพล็กซ์มีค่าระดับเป็นหนึ่ง เอาต์พุตของวงจรมัลติเพล็กซ์สัญญาณจะมีค่าต่ำกว่า V_{IN} SAR จะทำการเก็บบิตที่มีนัยสำคัญสูงสุดไว้ ถ้าเอาต์พุตของวงจรมัลติเพล็กซ์มีระดับเป็นศูนย์ เอาต์พุตของวงจรมัลติเพล็กซ์อนาลอกเป็นดิจิตอลจึงมากกว่า V_{IN} SAR จะทำการรีเซ็ตบิตที่มีนัยสำคัญสูงสุดนั้น

พัลส์ลูกต่อมาจะทำงานเช่นเดียวกัน โดยบิตที่ได้คือบิตที่มีนัยสำคัญรองลงมา SAR จะทำงานแบบนี้ไปเรื่อย ๆ จนถึงบิตที่มีนัยสำคัญต่ำสุด แต่ละบิตใช้สัญญาณนาฬิกาเพียงลูกเดียว ครบทุกบิตแล้ว SAR จะทำการส่งสัญญาณ EOC (End of conversion) ออกไป

สัญญาณ EOC เป็นตัวบอกว่าสายสัญญาณเอาต์พุตที่ขนานกันทุกเส้นมีข้อมูลเป็นดิจิตอลครบถ้วนแล้ว ถ้าสัญญาณ EOC ถูกต่อไปยังอินพุตที่เป็นจุดเริ่มต้นของไมโครคอนโทรลเลอร์หรือไมโครคอมพิวเตอร์ในเฟรมการทำงาน ไมโครคอนโทรลเลอร์หรือไมโครคอมพิวเตอร์จะอ่านค่าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งยังมีให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การแปลงสัญญาณ การแปลงสัญญาณก็จะทำไปอย่างต่อเนื่อง
 วงจรแปลงสัญญาณอนาลอกเป็นดิจิตอลแบบมีความเร็วสูง และมีความละเอียดสูง



รูป 2.12 วงจรแปลงสัญญาณอนาลอกเป็นดิจิตอลแบบ Successive Approximation

2.3.5 วงจรแปลงสัญญาณอนาลอกเป็นดิจิตอลแบบแปลงสัญญาณแรงดันไฟฟ้าไปเป็นความถี่ (Voltage to Frequency Converter)


การแปลงแรงดันไฟฟ้าเป็นความถี่เป็นลักษณะหนึ่งของวงจรควบคุมความถี่ด้วยแรงดันไฟฟ้า (Voltage Control Oscillator-VCO) ซึ่งความถี่เอาต์พุตที่ได้จะเป็นสัดส่วนกับแรงดันไฟฟ้าอินพุต

รูปที่ 2.13 เป็นวงจรพื้นฐานของการแปลงแรงดันไฟฟ้าเป็นความถี่ ประกอบด้วย วงจรอินทิเกรเตอร์กำเนิดสัญญาณรูปฟันเลื่อย วงจรเปรียบเทียบ และวงจรโมนอสเตเบิล

เมื่อมีแรงดันไฟฟ้าอินพุตเข้ามา ตัวเก็บประจุ C จะประจุแรงดันไฟฟ้าที่ V_0 ให้มีค่าสูงขึ้น ขณะเดียวกันที่ขาอินพุตของวงจรเปรียบเทียบจะมีแรงดันไฟฟ้าอ้างอิงอยู่ค่าหนึ่ง (V_R) เมื่อแรงดันไฟฟ้า V_0 มีค่าเท่ากับ V_R

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

วงจรเปรียบเทียบจะทำงานทำให้เกิดพัลส์ f_o ออกมาที่เอาต์พุตและพัลส์นี้จะไปทริกให้วงจรโมโนสเตเบิลทำงานเพื่อคายประจุของตัวเก็บประจุ C



รูป 2.13 แสดงวงจรแปลงแรงดันไฟฟ้าเป็นความถี่เบื้องต้น

สังเกตความสัมพันธ์ของสัญญาณทั้ง 3 จุด จะเห็นว่า f_o ซึ่งเป็นเอาต์พุตที่ต้องการจะขึ้นอยู่กับระดับของแรงดันไฟฟ้าอินพุต หากแรงดันไฟฟ้าอินพุตสูง ค่าความถี่ที่ได้ก็จะสูงตาม ในรูป 2.14 b แสดงรูปคลื่นทั้งสามจุด

ในการแปลงสัญญาณอนาล็อกอินพุตเป็นสัญญาณดิจิทัล โดยใช้วงจรแปลงแรงดันไฟฟ้าเป็นความถี่จะใช้วงจรรีบเพื่อทำการนับความถี่ที่ได้จากวงจรแปลงสัญญาณแรงดันไฟฟ้าเป็นความถี่อีกต่อหนึ่ง ก็จะได้ค่าดิจิทัลที่เป็นสัดส่วนกับสัญญาณ อนาล็อกอินพุต

บทที่ 3

วงจรแปลงแรงดันไฟฟ้าไฟฟ้าเป็นความถี่

3.1 บทนำ

วงจรแปลงแรงดันไฟฟ้าเป็นความถี่ คือวงจรที่รับสัญญาณอนาลอกที่เป็นแรงดันไฟฟ้าหรือกระแสไฟฟ้า แล้วให้เอาต์พุตเป็นพัลส์ (หรือคลื่นสี่เหลี่ยม) ซึ่งมีคาบเวลาเป็นสัดส่วนผกผันกับค่าเฉลี่ยของสัญญาณอินพุต ที่สัญญาณอินพุตค่าหนึ่ง จำนวนพัลส์ ต่อเวลาหนึ่งวินาที หรือความถี่จะเป็นสัดส่วนโดยตรงกับสัญญาณอินพุตนั้น ๆ ดังนั้นข้อมูลที่เป็นดิจิทัลที่ได้จากวงจรซึ่งนับจำนวนพัลส์จาก VFC และอ่านค่าในช่วงเวลาที่กำหนด ค่าได้สอดคล้องกับค่าสัญญาณอนาลอกทางอินพุต เมื่อใช้การป้อนกลับแบบลูปเปิดที่เหมาะสมกับวงจร VFC จะสามารถใช้แปลงสัญญาณความถี่กลับไปเป็นแรงดันไฟฟ้าได้หรือ เรียกว่า FREQUENCY TO VOLTAGE CONVERTER

VFC เป็นอุปกรณ์ที่ใช้ประโยชน์มากในระบบบันทึกสัญญาณ (DATA ACQUISITION SYSTEM) ในการประยุกต์ใช้พื้นฐาน (การวัดความถี่ที่ได้จากการให้สัญญาณอินพุตเป็นแรงดันไฟฟ้า) สามารถใช้เป็นวงจรแปลงสัญญาณอนาลอกเป็นดิจิทัลอย่างง่ายได้และมีราคาที่ถูกในบรรดาอุปกรณ์ที่เป็นแบบที่ใช้การอินทิเกรต VFC โวลต์มิเตอร์มีคุณสมบัติโมโนโทนิกที่ดี มีความละเอียดสูง และมีสัญญาณรบกวนต่ำ เวลาที่ใช้ในการแปลงสัญญาณอนาลอก (แรงดันไฟฟ้า) เป็นค่าดิจิทัลขึ้นอยู่กับความถี่เต็มสเกลของ VFC และความละเอียดในการวัดที่เราต้องการ

โดยปกติ VFC ที่ใช้เป็นวงจรแปลงสัญญาณอนาลอกเป็นดิจิทัลจะทำงานช้ากว่าแบบประมาณค่า (SUCCESSIVE APPROXIMATION) และแบบแฟลช (ดังที่ได้กล่าวมาแล้ว) แต่มีความเร็วเทียบได้กับแบบที่ใช้วิธีการอินทิเกรต เช่น แบบสโลปคู่ (DUAL SLOPE) VFC โวลต์มิเตอร์มีคุณสมบัติการใช้งานที่วงจรแปลงสัญญาณแบบอื่นไม่มี นั่นคือ อัตราเร็วในการแปลงสัญญาณเปลี่ยนแปลงตามความละเอียดที่ต้องการวัด และสามารถให้ VFC กับวงจรนับความถี่ที่ควบคุมโดยใช้คอมพิวเตอร์ นอกจากนี้ VFC ยังสามารถให้ความละเอียดในการวัดมากกว่าแบบอื่น ๆ มาก ความละเอียดของ VFC โดยหลักการแล้วสามารถเพิ่มได้อย่างไม่กำหนด ขึ้นอยู่กับการใช้เวลาในการนับจำนวนพัลส์ที่เหมาะสม

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ตัวอย่างเช่น VFC เบอร์ AD650 ของบริษัท ANALOG DEVICE ทำงานที่ความถี่เต็มสเกล 1 Mhz ให้ความละเอียด 18 บิต โดยการใช้เวลาในการนับพัลส์มากกว่า $1/4$ วินาทีเล็กน้อย ความละเอียดในการใช้งานสูงสุดของ VFC โวลต์มิเตอร์จะถูกจำกัดโดยสัญญาณรบกวน

วงจรแปลงแรงดันไฟฟ้าเป็นความถี่สามารถใช้เป็น วงจรแปลงสัญญาณดิจิทัลเป็นอนาลอกได้ (ที่มีความละเอียดสูง) โดยการใช้ VFC ในลักษณะที่เป็น FVC (FREQUENCY TO VOLTAGE CONVERTER) วงจรแปลงความถี่เป็นแรงดันไฟฟ้าโดยสัญญาณดิจิทัลจะอยู่ในรูปของข้อมูลแบบอนุกรม คือชบวนของพัลส์ที่มีความถี่ค่าหนึ่ง การประยุกต์ใช้งานแบบวงจรแปลงสัญญาณดิจิทัลเป็นอนาลอก (DAC) อย่างง่าย เช่น ใช้เป็นวงจรวัดอัตราเร็วรอบ (TACHOMETER) วงจรในลักษณะนี้ใช้ประโยชน์ในงานที่ใช้ความเร็วต่ำ เช่น การแสดงผลบนหน้าปัด หรือควบคุมกำลังที่จ่ายให้กับมอเตอร์หรือเครื่องทำความร้อน ที่ความถี่คงที่ค่าหนึ่ง ๆ แรงดันไฟฟ้าเอาท์พุท ไม่ได้มีลักษณะที่เป็น DC อย่างเดียว แต่จะมีการกระเพื่อมที่ความถี่เท่ากับทางอินพุท แต่ค่าโดยเฉลี่ยแล้วจะเป็นสัดส่วนโดยตรงกับความถี่อินพุท และสามารถใช่วงจรกรองความถี่เพื่อลดสัญญาณกระเพื่อมของแรงดันไฟฟ้าเอาท์พุทได้ แต่จะทำให้เวลาเซทลิ่งมากขึ้น การใช้งาน VFC ที่สัญญาณกระเพื่อมและเวลาเซทลิ่งที่เหมาะสมต่อกันทำได้โดยการใช้ VFC เป็น PLL (เฟสล็อกลูป) สำหรับเฟสล็อก ลูป (PLL) ความถี่ที่อินพุทจะถูกนำมาเปรียบเทียบกับความถี่ที่ผลิตโดย VFC และ สัญญาณที่ส่งให้ VFC จะถูกปรับจนกระทั่งความถี่ทั้งสองมีค่าเท่ากัน สัญญาณซึ่งได้สัดส่วนกับความถี่ VFC ก็คือ แรงดันไฟฟ้าเอาท์พุท วงจรลักษณะนี้จะมีเวลาเซทลิ่งน้อยและสัญญาณกระเพื่อม (RIPPLE) มีค่าน้อย

นอกจากนี้ VFC อาจนำไปประยุกต์ใช้ในลักษณะอื่นได้อีก นอกเหนือจากตัวอย่างที่กล่าวมาแล้วทั้งสองแบบ เช่น การประยุกต์ใช้ VFC ในการส่งสัญญาณอนาลอกที่มีความถูกต้องสูง ผ่านสภาพแวดล้อมที่มีสัญญาณรบกวนสูงได้โดยไม่ถูกรบกวน โดยการใช้ VFC แปลงสัญญาณอนาลอกเป็นพัลส์แล้วส่ง สัญญาณความถี่พัลส์นี้ออกไปสัญญาณความถี่ที่ส่งออกไปจะเป็นข้อมูลแบบดิจิทัลซึ่งทนต่อสัญญาณรบกวนได้ดีกว่าสัญญาณอนาลอก ที่ตัวรับสัญญาณก็จะแปลงสัญญาณความถี่กลับเป็นสัญญาณอนาลอกอีกครั้งหนึ่ง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.2 คุณสมบัติของ VFC

วงจรแปลงแรงดันไฟฟ้าเป็นความถี่ เป็นอุปกรณ์ที่ตอบสนองต่อสัญญาณอินพุต โดยให้เอาต์พุตเป็นความถี่ สัญญาณอินพุตสามารถใช้เป็นแรงดันไฟฟ้า หรือ กระแสก็ได้ ซึ่งในทางทฤษฎีแล้ว ความถี่เอาต์พุตจะเป็นสัดส่วนโดยตรงกับสัญญาณอินพุต ดังสมการ

$$\frac{f_{OUT}}{f_{FS}} = \frac{V_{IN}}{V_{FS}} \dots \dots \dots (3.1)$$

F_{OUT} เป็นความถี่ของสัญญาณเอาต์พุต V_{IN} เป็นแรงดันไฟฟ้าอินพุต f_{FS} และ V_{FS} เป็นค่าเต็มสเกลมีค่าคงที่และ ใช้เป็นค่าคงของ Transfer Function

$$F_{OUT} = G V_{IN} \dots \dots \dots (3.2)$$

เมื่อ G เป็นเกนของ VFC หน่วยเป็นเฮิรตซ์ต่อโวลต์

อุปกรณ์ที่ใช้งานจริง ๆ แล้วจะมี Transfer Function ที่มีลิเนียร์ที่ ไม่สมบูรณ์ และจะเกิดค่าผิดพลาดได้ เช่น ค่าผิดพลาดออฟเซต เกนผิดพลาด หรือ มีอนลิเนียร์ที่เกิดขึ้น ซึ่งความผิดพลาดที่เป็นอนลิเนียร์ มีความสำคัญเนื่องจากเป็นค่าความผิดพลาดที่ไม่สามารถทำให้ลดลงได้ ส่วนค่าผิดพลาดออฟเซตคือการที่สัญญาณทางอินพุตเป็นศูนย์แล้ว VFC ยังคงผลิตพัลส์ออกมาที่ความถี่ค่าหนึ่งหรือเมื่อมีแรงดันไฟฟ้าอินพุตค่าน้อย ๆ แต่ปรากฏว่าสัญญาณความถี่เอาต์พุตยังคงถูกสร้างขึ้นมา ค่าผิดพลาดออฟเซตนี้สามารถทำให้ลดน้อยลงได้ ด้วยการใช่วงจรภายนอกมาทำการชดเชย (ค่าผิดพลาด Offset แสดงดังรูปที่ 3.2)

ค่าไดนามิกเรนจ์ระหว่าง 10^6 ถึง 1 หมายถึง VFC ที่มีค่าเต็มสเกล 10 โวลต์ ควรจะรับสัญญาณขนาด 10 ไมโครโวลต์ได้ และให้ความถี่


เอาต์พุต 1 MHz ถ้าหากออฟเซตของ VFC Transfer Function ขยับจากค่า

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ที่ตั้งไว้เท่ากับศูนย์ จะเกิดค่าผิดพลาดของอัตราส่วนของความถี่ที่ได้จากสัญญาณ $10\mu\text{V}$ และ 10 V มากขึ้น เช่นถ้าออฟเซตขยับขึ้น $5\mu\text{V}$ จะต้องลดสัญญาณอินพุตจากที่เท่ากับ $10\mu\text{V}$ เหลือ $5\mu\text{V}$ ซึ่งจะได้อัตราส่วนของความถี่เป็น 2×10^6


ความผิดพลาดเชิงเส้นของ VFC หาได้โดยใช้วิธี End-point ความผิดจะเกิดจากการเบี่ยงเบนออกจากค่า Voltage to Frequency Transfer Relation หลังจากการปรับวงจร VFC ไว้ที่ค่าเต็มสเกล และค่าศูนย์ โดยปกติทางผู้ผลิตจะบอกค่าความผิดพลาดเชิงเส้นมาให้ใน Data Sheet ด้วย

รูปที่ 3.1 แสดงความสัมพันธ์ระหว่างแรงดันไฟฟ้าและความถี่ พร้อมกับค่าอนลิเนียร์ตี ในการหาลักษณะอนลิเนียร์ตี ทำได้โดยการลากเส้นตรงเชื่อมจุด 2 จุด (ในช่วงไดนามิกเรนจ์) คือจุดที่มีค่าสูงสุดและต่ำสุด (เช่น 10mV กับ 10V) เส้นตรงที่ได้นี้จะเป็ค่าที่ต้องการในทางทฤษฎี จากนั้นจึงหาค่าที่ต่างจากค่าที่ได้จากเส้นตรงนี้ กับ ค่าที่ได้จริงจากวงจรที่ความถี่อื่นภายในช่วงไดนามิกเรนจ์นี้ (โดยทั่วไปจะหาไว้ 10 ค่า) ผลต่างของค่าที่ได้จริงกับค่าทางทฤษฎี คือความผิดพลาดของความถี่ที่เกิดขึ้น แล้วนำเอาค่าผิดพลาดของความถี่ที่ได้มาทำการ Normalize กับค่าเต็มสเกล ซึ่งแสดงในหน่วย PPM (Part Per Million) ตัวอย่างเช่น ถ้าความถี่เต็มสเกล 100 KHz ค่าความถี่ผิดพลาดสูงสุด 5 PPM หรือ 0.005% เกนของ VFC ก็คือความชันของเส้นตรง



รูป 3.1 แสดงลักษณะอนลิเนียร์ตี

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูป 3.2 แสดงค่าออฟเซ็ทของ VFC

3.3 ชนิดของ VFC


วงจรแปลงแรงดันไฟฟ้าเป็นความถี่มีด้วยกันหลายชนิด แต่ละชนิดมีข้อดีและข้อเสียแตกต่างกันไปซึ่งจำเป็นต้องรู้ก่อนที่จะนำไปใช้งาน ในที่นี้จะกล่าวถึง VFC พื้นฐาน 2 แบบ คือแบบใช้มัลติไวเบรเตอร์ และแบบสมดุลย์ของประจุ (Charge-balance)

3.3.1 แบบมัลติไวเบรเตอร์ (Multivibrator Type)

รูปที่ 3.3 แสดง VFC ที่ออกแบบโดยใช้มัลติไวเบรเตอร์ที่ควบคุมด้วยกระแส (Current-Controlled Multivibrator) ออปแอมป์จะแปลงสัญญาณแรงดันไฟฟ้า (Voltage) ไปเป็นกระแส โดยกระแสที่ได้นี้จะเป็นตัวกำหนดอัตราการประจุตัวเก็บประจุที่ต่ออยู่ภายนอก ซึ่งเป็นตัวกำหนดความถี่ของมัลติไวเบรเตอร์ ความถี่เอาต์พุตจะส่งออกมาทางทรานซิสเตอร์ที่ต่อแบบคอลเลคเตอร์เปิด จะเห็นว่าสัญญาณกระแสถูกส่งไปยังมัลติไวเบรเตอร์ จากทางด้านอินพุตของวงจรขยาย ผ่านทรานซิสเตอร์ชนิดเอ็นพีเอ็น ซึ่งหมายถึงการที่กระแสที่มีขั้วเดียว (Unipolar Current) เท่านั้นที่สามารถส่งไปให้กับตัวเก็บประจุที่กำหนดเวลาของมัลติไวเบรเตอร์ ดังนั้นแรงดันไฟฟ้าอินพุตจึงต้องเป็นบวกเสมอ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ในการณีสัญญาณอินพุตขนาดเล็กที่มีสัญญาณรบกวนมาก แรงดันไฟฟ้าอินพุตที่ขณะหนึ่งอาจเป็นลบ ซึ่งต้องการกระแสที่มีขั้วตรงข้าม วงจรนี้ไม่สามารถให้กระแสแบบ Bipolar ได้เพราะจะทำให้วงจรขยาย (Amplifier) อิ่มตัว และการอินทิเกรตสัญญาณอินพุตจะหยุด ดังนั้น การตัดสัญญาณรบกวนออกจากวงจรนี้จึงไม่ดีเท่าแบบสมดุลย์ของประจุ (Charge Balance) แต่ VFC แบบนี้ก็มีข้อดีคือใช้ไฟน้อยกว่าแบบ ชาร์จบาลานซ์




รูป 3.3 Multivibrator - type VFC

3.3.2 แบบใช้สมดุลย์ของประจุ (Charge-Balance Type)

คุณสมบัติที่สำคัญของ VFC แบบนี้คือ มีความเร็วสูง ลิเนียร์ดีสูง และทนสัญญาณรบกวนได้ดี (High Noise Rejection)


จากรูปที่ 3.4 VFC แบบ Charge Balance ประกอบด้วย อินทิเกรเตอร์ แหล่งจ่ายกระแส (Current Source) สวิตช์แรงดันไฟฟ้า วงจรเปรียบเทียบ (Comparator) วงจรโมโนสเตเบิลมัลติไวเบรเตอร์ และเอาต์พุตทรานซิสเตอร์แบบ Open Collector

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูป 3.4 Charge - Balance Type VFC

วงจรอินทิเกรเตอร์ต่อแบบป้อนกลับโดยใช้ตัวเก็บประจุ เมื่อมีสัญญาณแรงดันไฟฟ้าอินพุตป้อนเข้ามา จะมีกระแสไหลผ่านตัวต้านทานไปยังตัวเก็บประจุ (เนื่องจากความต้านทานอินพุตของออปแอมป์มีค่าสูง) เกิดการสะสมประจุจนกระทั่งกระแสอินพุต I_{IN} สมดุลย์กับกระแสป้อนกลับภายในตัวเก็บประจุ แรงดันไฟฟ้าเอาต์พุตของออปแอมป์จะถูกส่งไปให้วงจรเปรียบเทียบ วงจรเปรียบเทียบก็จะส่งสัญญาณไปทริกให้ โมโนสเตเบิลส่งพัลส์ออกมาทางเอาต์พุต



รูป 3.5 Charge - Balance Converter Operation

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การทำงานของวงจร

เมื่อเอาต์พุตของวงจรโมนอสเตเบิล เป็น low สวิตช์ S1 จะต่อกับ
 เอาต์พุตของออปแอมป์ เพื่อรับกระแสมาจากเอาต์พุตของออปแอมป์ แต่ไม่มีผลต่อ
 การสะสมประจุของตัวเก็บประจุ การทำงานในช่วงนี้เรียกว่า Integration
 Period (รูปที่ 3.5) เมื่อโมนอสเตเบิลถูกทริกจะมีเอาต์พุตเป็น High สวิตช์ S1
 จะถูกผลักไปยังอินพุตของออปแอมป์ที่ขาอินพุตแบบกลับเฟส ช่วงนี้เรียกว่า Reset
 Period (รูปที่ 3.5) รูปที่ 3.5 a และ b แสดงการไหลของกระแส และ
 แรงดันไฟฟ้าเอาต์พุตของการทำงานทั้งสองช่วง สังเกตว่ากระแสจากออปแอมป์จะ
 เหมือนเดิมไม่ว่าจะเป็นช่วงเวลาอินทิเกรต หรือ รีเซ็ต (ช่วงอินทิเกรต
 กระแสจาก Current Source จะไหลมาจากเอาต์พุตของออปแอมป์ ส่วนช่วงการ
 รีเซ็ต กระแสจะไหลผ่านตัวเก็บประจุ) แรงดันไฟฟ้าอินพุตที่เป็นบวก
 จะให้กระแสอินพุต ($I_{IN} = V_{IN}/R_{IN}$) ซึ่งทำการประจุให้กับตัวเก็บ
 ตัวประจุ C_{INT} แรงดันไฟฟ้าเอาต์พุตของอินทิเกรเตอร์จะลาด (Ramp) ลงจน
 กระทั่งแรงดันไฟฟ้ามีค่าเท่ากับระดับที่เป็นกราวด์ เมื่อแรงดันไฟฟ้าเอาต์พุต
 ของอินทิเกรเตอร์ตกคร่อมวงจรเปรียบเทียบที่มีระดับอ้างอิง $-0.6 V$ ต่อไว้
 เอาต์พุตของวงจรเปรียบเทียบจะทริกโมนอสเตเบิล ให้ทำการรีเซ็ตตัวเองเพื่อ
 ดิสชาร์จ C_{INT} เวลาของช่วงการรีเซ็ตของโมนอสเตเบิล (t_{OS}) กำหนดได้จากค่า
 ตัวเก็บประจุ C_{OS} ของวงจรโมนอสเตเบิล (รูป 3.4) วงจรอินทิเกรเตอร์จะ
 ให้เอาต์พุตเพิ่มขึ้นแบบแรมป์ทางบวก ในช่วงเวลา T_{OS} เป็น

$$\Delta V = t_{OS} \frac{dV}{dt} = t_{OS} \frac{(1mA - I_{IN})}{C_{INT}} \dots \dots \dots (3.3)$$

เมื่อสิ้นสุดช่วงเวลาในการรีเซ็ต ก็จะเริ่มต้นทำการอินทิเกรต
 อีกครั้งหนึ่ง ดังรูป 3.5 แรงดันไฟฟ้าเอาต์พุตจะลาดลงอีกครั้งหนึ่งเวลาที่ใช้
 (T_1) จากตอนเริ่มอินทิเกรตจนถึงระดับแรงดันไฟฟ้าอ้างอิงของวงจรเปรียบเทียบจะ
 เป็นดังนี้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$T_1 = \frac{\Delta V}{dv/dt} = t_{os} \frac{(1mA - I_{IN})}{C_{INT}} \frac{1}{I_{IN}/C_{INT}} \dots\dots\dots (3.4)$$

$$= t_{os} \frac{(1mA - I_{IN})}{I_{IN}} \dots\dots\dots (3.5)$$

ดังนั้นความถี่เอาต์พุตที่ได้มีค่า

$$f_{OUT} = \frac{1}{T_{os} + T_1} = \frac{I_{IN}}{T_{os} * 1mA} \dots\dots\dots (3.6)$$

$$= \frac{V_{IN}}{R_{IN}} \frac{1}{T_{os} * 1mA} \dots\dots\dots (3.7)$$

จากสมการจะเห็นว่า C_{INT} (ตัวเก็บประจุของวงจรรีจิสเตอร์) ไม่มีผลต่อความถี่ที่ได้
 แพ็คเตอร์ที่มีความสำคัญต่อวงจรคือ t_{os} ซึ่งเป็นเวลาของ โมโนสเตเบิล ช่วงเวลานี้แบ่งออกได้ 2 ช่วงคือ ช่วงหน่วงเวลา (propagation delay) มีค่าประมาณ 300 ns และช่วงเวลาการรีเซ็ตของ C_{os} ที่ระดับแรงดันไฟฟ้าประมาณ -3.4 V โมโนสเตเบิลจะทำการรีเซ็ตตัวเอง เพื่อทำการเริ่มการแปลงแรงดันไฟฟ้าเป็นความถี่อีกครั้งหนึ่ง ช่วงเวลาที่ได้จาก โมโนสเตเบิล เป็นดังสมการ

$$t_{os} = \frac{\Delta V C_{os} + T_{DELAY}}{I} \dots\dots\dots (3.8)$$

แทนค่า $V = -3.4$ $I = 0.5$ mA (Current Source)

$$t_{os} = \frac{3.4 * C_{os}}{0.5 \text{ mA}} + 300 \text{ ns} \dots\dots\dots (3.9)$$


ดังนั้น

$$F_{OUT} = \frac{V_{IN}}{R_{IN} \cdot \frac{1}{2(Cos * 3.4V + 300 \text{ nS}) * 0.5 \text{ mA}}} \dots\dots\dots (3.10)$$


จากสมการพบว่า R_{IN} และ C_{os} เป็นพารามิเตอร์ที่ใช้กำหนดความถี่เต็มสเกล และช่วงแรงดันไฟฟ้าอินพุตที่ใช้งานซึ่งเป็นพารามิเตอร์ที่จำเป็นในการออกแบบมักนิยมให้มาในรูปของกราฟ ดังรูปที่ 3.6 แสดงค่า R_{IN} และ C_{os} ที่ใช้ในช่องต่าง ๆ ค่า R_{IN} และ C_{os} มีผลต่อลีเนียร์ลิตี้ของ VFC ดังแสดงในรูป 3.6 ปกติ C_{os} ที่มีค่ามาก และค่าเต็มสเกลของกระแสอินพุตที่มีค่าน้อย (คือ R_{IN} มีค่ามาก) จะทำให้ลีเนียร์ลิตี้ขึ้น การเลือกค่า C_{INT} ขึ้นอยู่กับการใช้งาน VFC ว่าใช้แรงดันไฟฟ้าอินพุตช่วงใด และต้องการความถี่เอาท์พุตช่วงใด ถ้าหากแรงดันไฟฟ้าอินพุตเป็นสัญญาณแบบ Steady State ที่ไม่มีสัญญาณรบกวน ค่า C_{INT} หาได้จาก

$$VC_{INT} = \frac{100 \text{ F/S microfarad.}}{f_{max} \text{ MHz}} \dots\dots\dots (3.11)$$

ค่า C_{INT} ที่ต่ำสุดคือ 1000 microfarad



รูป 3.6 แสดงกราฟพารามิเตอร์ของ VFC เพื่อใช้ช่วยในการเลือกใช้งาน



รูป 3.7 การตอบสนองของวงจรกรองความถี่ซึ่งเป็นฟังก์ชันของความถี่

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ข้อดีของวงจรแปลงสัญญาณแบบใช้การอินทิเกรต (เช่น Charge balance VFC) คือสามารถลดสัญญาณรบกวนโดยการอินทิเกรตสัญญาณอินพุตและสัญญาณรบกวน ถ้าสัญญาณรบกวนมีค่าเฉลี่ยเป็นศูนย์ ในการวัดจะสามารถตัดออกได้ ในการแปลงสัญญาณโดยใช้ VCF จะใช้วงจรนับในการนับพัลส์จากเอาต์พุตของ VFC โดยมีช่วงเวลาในการเกิดค่าหนึ่ง วงจรแปลงสัญญาณแบบอินทิเกรต จะมีลักษณะคล้ายกับวงจรฟิลเตอร์ ที่มี Transfer Function ดังนี้

$$H(f) = \frac{\sin \pi f T}{\pi f T} \dots \dots \dots (3.12)$$

f = ความถี่สัญญาณอินพุต
 T = เวลาที่ใช้ในการเปิดเกตให้วงจรนับทำงาน

สำหรับความถี่ที่ต่ำมาก ๆ H(f) จะมีค่าเท่ากับหนึ่ง ซึ่งหมายถึงสัญญาณอินพุต เป็น DC อย่างไรก็ตามเมื่อความถี่อินพุตมีค่าเท่ากับเวลาในการเปิดเกตเพื่อให้วงจรนับทำงาน และค่าฮาร์โมนิคของมัน ค่าทรานเฟอร์ฟังก์ชันจะมีค่าเป็นศูนย์ (ดังสมการ 3.12) นั่นคือ สัญญาณรบกวนที่แทรกเข้ามาจะถูกตัดออกไปเหลือเพียงความถี่ที่เราต้องการเท่านั้น ดังนั้นเวลาที่ใช้ในการเปิดให้วงจรนับทำงานเพื่อนับสัญญาณความถี่จึงสามารถใช้เป็นส่วนที่ช่วยในการขจัดสัญญาณรบกวนได้

รูปที่ 3.6 แสดงกราฟที่พล็อตระหว่าง H(f) กับ ความถี่ (ใช้สเกล log ในสมการที่ 3.12) และทำการนอร์มอลไลซ์ที่ความถี่ 60 Hz จะสังเกตเห็นว่า ความถี่ที่สูงขึ้นจะถูกลดทอนให้มีค่า H(f) น้อยลง เนื่องจากพัลส์ของ ความถี่เอาต์พุตของ VFC ถูกเกิดเข้ามาในช่วงเวลาที่เปิดเกต T ดังนั้นความถี่ที่นับได้จะมีค่า

$$f_s = 1/T \dots \dots \dots (3.13)$$

f_s = ความถี่จากการสุ่มในการแปลงสัญญาณ (sampling rate)

T = ช่วงเวลาในการเกิดวงจรนับ


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.4 การประยุกต์ใช้งาน VFC เป็นโวลต์มิเตอร์

วงจรแปลงสัญญาณแรงดันไฟฟ้า เป็นความถี่สามารถนำมาใช้ในโวลต์มิเตอร์ที่มีความละเอียดสูง ในเครื่องมือวัดที่จำเป็นต้องใช้ความละเอียดสูง อัตราการแปลงสัญญาณของ VFC อาจจะใช้เพียง 1 หรือ 2 ครั้งใน 1 วินาที ซึ่งในกรณีนี้ VFC จะให้ความถูกต้องและละเอียดที่ดี ส่วนระบบที่ต้องการความเร็วสูง VFC ก็ยังคงสามารถใช้ได้ แต่ค่าความละเอียดจะลดลง

ความเร็วในการแปลงสัญญาณของ VFC ขึ้นอยู่กับค่าความถี่เต็มสเกลและความละเอียดที่จำเป็นต้องใช้งาน เช่น กรณีต้องการวัดด้วยความละเอียดขนาด 14 บิต ค่าที่น้อยที่สุดที่ควรจะได้วัดคือ หนึ่งใน 16,384 ของค่าเต็มสเกล ถ้าหากใช้ VFC ที่ความถี่เต็มสเกล 1 MHz และช่วงเวลาที่ใช้ในการนับพัลส์ของความถี่เอาต์พุตเป็น $1/60$ วินาที เราจะสามารถอ่านค่าเต็มสเกลได้ถึง 16,666 ซึ่งมีค่าเกินค่าเต็มสเกลขนาด 14 บิต การที่ใช้ความถี่ในการนับพัลส์ของ VFC เป็น 60 Hz ก็เพื่อลดสัญญาณรบกวน

การใช้ VFC เป็นโวลต์มิเตอร์นั้นเพื่อให้ได้ความถูกต้องมากที่สุดจะต้องมีการปรับค่าเกน และออฟเซตของอุปกรณ์ที่เป็น VFC หรืออาจใช้การ CALIBRATE เครื่องมือวัด เช่น PREAMPLIFIER , SIGNAL CONDITION หรือ มัลติเพล็กซ์เซอร์ ก็ได้



รูป 3.8 การใช้ VFC เป็นโวลต์มิเตอร์แบบดิจิทัล

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ในรูปที่ 3.8 แสดงบล็อกไดอะแกรมของการใช้งาน VFC เป็นดิจิตอลโวลต์มิเตอร์ จากรูปที่ 3.8 เมื่อมีสัญญาณแรงดันไฟฟ้าที่อินพุต วงจรแปลงสัญญาณแรงดันไฟฟ้าเป็นความถี่ จะให้เอาต์พุตเป็นพัลส์ออกมาซึ่งจะมีความถี่แปรตามสัญญาณแรงดันไฟฟ้าทางอินพุต จากนั้น ความถี่ที่ได้จะส่งไปยังวงจรมับ เพื่อนับค่าความถี่ที่สัมพันธ์กับแรงดันไฟฟ้าทางอินพุต แล้วทำการแสดงผลที่ได้ออกทางดิสเพลย์ เวลาที่ใช้เพื่อเปิดเกตให้วงจรมับ นับความถี่จาก VFC นั้น กำหนดด้วยความถี่ของสัญญาณนาฬิกาจากรูป 3.8 ถ้าความถี่ของสัญญาณนาฬิกามีค่า 1 Hz เวลาที่ใช้เปิดเกตเป็น 1 วินาที จำนวนของพัลส์ที่นับได้ จะมีค่าดิจิตอลที่สอดคล้องกับสัญญาณแรงดันไฟฟ้าที่อินพุต จากนั้นจึงนำค่าดิจิตอลที่ได้ คำนวณหาแรงดันไฟฟ้าที่สัมพันธ์กับความถี่ที่นับได้ แล้วนำไปแสดงผลที่ดิสเพลย์ต่อไป

3.5 เทคนิคในการแปลงข้อมูลโดยให้ VFC

วงจรแปลงสัญญาณแรงดันไฟฟ้าเป็นความถี่ สามารถนำมาใช้เป็นวงจรแปลงสัญญาณอนาล็อกเป็นดิจิตอลได้ ซึ่งจะให้ความถูกต้อง , ลักษณะเชิงเส้น , อินพุตที่เป็นแบบอินทิเกรตที่ดีกว่า วงจรแปลงสัญญาณแบบอื่น ๆ โดยการใช้เทคนิคในการนับความถี่ที่มีประสิทธิภาพ ก็จะได้ข้อมูลที่มีความถูกต้อง และความเร็วในการแปลงที่เหมาะสม


เนื่องจากสัญญาณอนาล็อกที่แปลงเป็นความถี่จะให้ข้อมูลแบบดิจิตอลออกมาเป็นลักษณะที่เป็นแบบอนุกรม ทำให้สามารถจัดระบบให้เป็นแบบหลายแขนงได้ ข้อมูลซึ่งอยู่ในรูปของความถี่ สามารถส่งทางสายส่งได้ ในระยะทางที่ไกล และทนต่อสัญญาณรบกวนได้สูง VFC อาจใช้ในการแยกแรงดันไฟฟ้า (VOLTAGE ISOLATION) ได้โดยใช้เป็นออปติคอลคัปเปิล โดยไม่ทำให้ข้อมูลเกิดการผิดพลาด ข้อมูลของความถี่ที่ใช้จำนวนหลาย ๆ แขนงแล้ว สามารถต่อกับวงจรมับตัวเดียวได้ โดยใช้ในการเปิดเกตสัญญาณให้กับวงจรมับ แทนการใช้วงจรมัลติเพลกสัญญาณอนาล็อกซึ่งมีราคาแพงกว่าได้

VFC มีอินพุตเป็นแบบการอินทิเกรตข้อมูล เช่นเดียวกับวงจรถูกตีแบบสโลปคู้ และอินพุตของ VFC จะมีการอินทิเกรตที่คงที่, ทนต่อสัญญาณรบกวนหรือ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษานี้เท่านั้น เมื่อผู้ดูแลเห็นใบเซอร์วิสบนการดำเนินการ
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สัญญาณอินพุตที่เปลี่ยนแปลงในระบบที่ใช้ VFC จะต้องเลือกใช้เทคนิคในการอ่านค่าความถี่ที่เหมาะสมกับความเร็วในการนับ ดังนั้นอัตราเร็วในการแปลงสัญญาณของระบบที่ใช้ VFC สามารถช่วยให้ดีขึ้นได้โดยอาศัยเทคนิคการนับ (COUNTING TECHNIQUE)

แผนผังแสดงการนับความถี่แสดงดังรูปที่ 3.9 เป็นหลักการง่าย ๆ ที่นิยมใช้สำหรับการแปลงสัญญาณเอาต์พุตของ VFC เป็นค่าตัวเลข เวลาในการเปิดเกตเพื่อให้วงจรมับทำงานสร้างจาก การหารความถี่อ้างอิงให้ได้คาบเวลา (T) ที่เหมาะสม เอาต์พุตพัลส์ของ VFC จะถูกนับโดยวงจรมับในช่วงเวลาที่สัญญาณเกตเป็น 1 (HIGH) เช่น กรณีที่ T = 1 วินาที ค่าที่นับได้ M จะเป็นความถี่ของ VFC ช่วงเวลาในการเปิดเกตอาจใช้เป็น 0.1 วินาที หรือ 10 วินาทีก็ได้ตามความเหมาะสม วงจรดังรูปที่ 3.9 จะต้องมีวงจรรีเซ็ตเพื่อทำการเคลียร์วงจรมับก่อนที่จะเริ่มทำการนับใหม่ (ในรูปไม่ได้แสดงไว้)



รูปที่ 3.9 แสดงไดอะแกรมวิธีการนับความถี่และแผนผังเวลา

เนื่องจากเวลาในการเปิดเกตไม่เชิงโครโนส กับ เอาต์พุตพัลส์ของ VFC จึงมีโอกาสนับจะผิดพลาดได้เป็น $M \pm 1$

ความละเอียดที่ได้จากการใช้วิธีการนี้ จะสัมพันธ์กับเวลาเปิดเกต (T) คูณกับ ค่าความถี่เต็มสเกลของ VFC ซึ่งจะเท่ากับค่าที่นับได้ M ที่เต็มสเกล เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


การใช้งานที่ต้องการความเร็วในการแปลงสูง (เวลาเปิดเกตน้อย) และมีความละเอียดสูง สามารถทำได้โดยการใช้ความถี่เต็มสเกลที่มีค่าสูง ซึ่งความเป็นเชิงเส้นของ VFC จะลดลงที่ความถี่ใช้งานที่สูงขึ้น ลักษณะเช่นนี้จะไปจำกัดค่าความถูกต้องที่ได้

เทคนิคในการนับแบบ RATIO-METRIC แสดงในรูป 3.10 (บางทีเรียกว่า RECIPROCAL COUNTING) สามารถใช้แก้ปัญหาเนื่องจากวิธีการนับธรรมดาได้โดยใช้การนับความถี่ของสัญญาณนาฬิกาที่มีความถี่สูงในระหว่างที่มีการนับความถี่ (M) ของ VFC โดยนับความถี่ทั้งสองไปพร้อม ๆ กัน แล้วคำนวณอัตราส่วนระหว่างความถี่ของ VFC กับความถี่อ้างอิง (f_r) ที่นับได้ในช่วงเวลาเดียวกัน แล้วคูณกับความถี่อ้างอิง f_r ก็จะได้ความถี่ของ VFC ดังรูปที่ 3.10

วิธีการในการเปิดเกตให้ได้พร้อมกับการนับพัลส์ของ VFC สามารถทำได้โดยการใช้ ดีฟลิปฟลอป (D-FLIPFLOP) ซึ่งจะสร้างสัญญาณเปิดเกตขึ้นมาใหม่คือ ซิงโครไนส์เกต เพื่อที่จะทำให้มีการเปิดเกตเกิดขึ้นพร้อม ๆ กับการเริ่มนับพัลส์ของ VFC วิธีการนี้จะต่างกับวิธีการนับโดยเปิดเกตธรรมดา ซึ่งค่า M ที่นับได้จะผิดพลาดได้ $+ 1$ ค่า ในขณะที่การใช้ซิงโครไนส์เกต จะให้ค่าการนับพัลส์ของ VFC ที่แม่นยำกว่า เนื่องจากในช่วงเวลาเปิดเกตแบบซิงโครไนส์จะมีการนับความถี่ของสัญญาณนาฬิกา (ความถี่อ้างอิง) ที่มีความถี่สูงควบคู่ไปด้วย โดยที่สัญญาณนาฬิกาความถี่สูงไม่ได้เริ่มนับพร้อมกับการเปิดเกต ทำให้ความถี่ของนาฬิกาที่นับได้มีค่าผิดพลาดได้ $+ 1$ ความละเอียดที่สูงขึ้นสามารถทำได้โดยการใช้ความถี่อ้างอิงที่มีความถี่สูง ดังนั้นค่า N ที่นับได้จะมีค่ามากขึ้น ซึ่งค่าผิดพลาดขนาด $+ 1$ ค่า สามารถตัดทิ้งได้เนื่องจากมีผลกระทบค่าความถี่อ้างอิงน้อยมาก

ความละเอียดที่ได้จากวิธี RATIO-METRIC ใช้สำหรับอัตราเร็วในการแปลงค่าหนึ่ง ๆ VFC สามารถใช้งานที่ความถี่ต่ำได้ ซึ่งจะทำให้ความเป็นเชิงเส้นและการดริฟ (DRIFT) เนื่องจากอุณหภูมิขึ้น

ผลที่ได้จากการนับค่าความถี่ทั้งสองค่า (M และ N) สามารถนำมาคำนวณหาค่าที่ถูกต้องของการแปลงสัญญาณ ด้วยการใช้ไมโครคอนโทรลเลอร์ หรือไมโครคอมพิวเตอร์ได้



รูป 3.10 ไดอะแกรมแสดงการนับความถี่โดยใช้วิธี RATIO-METRIC COUNTING TECHNIQUE

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การเชื่อมต่อกับระบบบัสของ IBM

ในโครงการนี้ได้ทำการออกแบบอุปกรณ์ให้สามารถเชื่อมต่อกับ ระบบของ IBM PC/XT ดังนั้นจึงจำเป็นต้องเข้าใจถึงระบบบัสที่ใช้ในการเชื่อมต่อและสัญญาณต่าง ๆ ที่ใช้กับระบบของเครื่อง IBM

4.1 สัญญาณต่าง ๆ ที่ใช้ในการเชื่อมต่อกับ IBM

ภายในเครื่อง IBM PC/XT ได้มีการออกแบบให้สามารถเพิ่มการเชื่อมต่อกับอุปกรณ์จากภายนอกได้ โดยผ่านทางสล๊อตบนเมนบอร์ด (สำหรับเครื่อง IBM PC/XT จะมีจำนวน 8 สล๊อต) ซึ่งแต่ละสล๊อตจะมีจำนวนสัญญาณทั้งหมดจำนวน 62 สัญญาณ ได้แก่ สัญญาณบัสแอดเดรส, สัญญาณบัสข้อมูล, สัญญาณบัสควบคุมการอ่าน/เขียนข้อมูลจากหน่วยความจำ หรืออินพุต/เอาต์พุตพอร์ต สัญญาณการขออินเทอร์รัพท์, สัญญาณสำหรับขอทำการ DMA, สัญญาณฐานเวลา (Timing signal) สัญญาณแสดงการรีเฟรชหน่วยความจำ, และสัญญาณตรวจสอบความผิดพลาด (I/O CHCK) นอกจากนี้ สล๊อตบนเมนบอร์ดยังมีการเชื่อมต่อกับแหล่งจ่ายไฟของระบบอีกด้วย คือ $+5V_{cc}$, $-5V_{cc}$, $+12V_{cc}$, และ $-12V_{cc}$

สัญญาณต่าง ๆ ทั้งหมด 62 สัญญาณที่อยู่บนสล๊อตมีดังนี้

OSC (oscillator) : เป็นสัญญาณนาฬิกาของเมนบอร์ดที่มีความถี่สูงสุด คือ 14.31818 MHz มีคาบเวลา 210 nS และมี duty cycle ประมาณ 50 % ส่วนสัญญาณนาฬิกาที่ป้อนให้กับ 8088 หรือชิปสนับสนุนอื่น ๆ จะสร้างจากการหารสัญญาณนาฬิกา

CLK (clock) : เป็นสัญญาณเอาต์พุตที่ต่อกับสัญญาณที่สร้างขึ้นจากสัญญาณ osc ด้วย +3 ให้ได้ความถี่ประมาณ 4.77 MHz. ซึ่งมีคาบเวลาเท่ากับ 210 nS และมี duty cycle 33% สัญญาณนี้จะใช้เป็นสัญญาณนาฬิกาของระบบ

RESET DRV : เป็นสัญญาณเอาต์พุตแอกทีฟที่ลอจิก "1" ปกติสัญญาณเอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

นี้จะนำไปใช้ใน การรีเซตวงจรที่นำมาเชื่อมต่อ หรืออุปกรณ์อินพุต/เอาต์พุต ต่าง ๆ ในช่วงเริ่มจ่ายไฟให้กับระบบ ซึ่งเป็นการทำให้วงจรหรืออุปกรณ์เหล่านั้นถูกปรับให้อยู่ในสภาวะที่แน่นอนก่อนการเริ่มต้นการทำงาน

A0 - A19 (Address Buses) : ขาสัญญาณทั้ง 20 เส้นนี้เป็นสัญญาณเอาต์พุต ใช้สำหรับกำหนดแอดเดรสของหน่วยความจำหรือ อุปกรณ์อินพุต/เอาต์พุต ที่ CPU 8088 ต้องการจะติดต่อด้วย โดยที่ A0 จะเป็นบิตนัยสำคัญต่ำสุด และ A19 เป็นบิตนัยสำคัญสูงสุด

จะเห็นว่า จำนวนแอดเดรสทั้งหมดนั้นมี 20 เส้น ทำให้สามารถอ้างแอดเดรสหน่วยความจำได้ถึง 1 เมกกะไบต์ แต่จะมีตำแหน่งแอดเดรสบางตำแหน่งถูกใช้โดยเครื่อง IBM อยู่ก่อนแล้ว คือแอดเดรสหน่วยความจำแบบแรม บนเมนบอร์ดซึ่งถูกใช้โดยระบบ จำนวน 64 กิโลไบต์ (สำหรับ PC/XT จะใช้ 256 กิโลไบต์) และ แอดเดรสหน่วยความจำรวมจำนวน 48 กิโลไบต์ ซึ่งถูกจัดไว้ในช่วงแอดเดรสบนสุดใน 1 เมกกะไบต์คือ ช่วง 0F00h ถึง 0FFFh (ในกรณีPC/XTจะใช้เพิ่มเป็น 64 กิโลไบต์)

สำหรับการกำหนดแอดเดรสของพอร์ตอินพุตเอาต์พุต จะใช้สัญญาณขาแอดเดรสเพียง 16เส้นคือ A0-A15 ซึ่งทำให้สามารถอ้างจำนวนพอร์ตได้ถึง 65536 พอร์ตโดยใช้คำสั่ง IN และ OUT ส่วนแอดเดรสที่เหลือไม่ได้ใช้งาน แต่ใน IBM ได้กำหนดการอ้างแอดเดรสของพอร์ตอินพุต/เอาต์พุต โดยใช้สัญญาณแอดเดรส A0-A9 จำนวน 10 เส้น ทำให้แอดเดรสของพอร์ตที่จะใช้งานต้องอยู่ในช่วง 0200h ถึง 03FFh เท่านั้น

D0 - D7 (Data Buses) : ขาสัญญาณนี้เป็นแบบสองทิศทาง ซึ่งต่อกับระบบบัสข้อมูล เพื่อทำการส่งข้อมูลผ่านระหว่างพอร์ตอินพุต/เอาต์พุต กับ IBM โดยบิต D0 จะเป็นบิตนัยสำคัญต่ำสุด และ D7 จะมีนัยสำคัญสูงสุดในระหว่างใช้เคิลการเขียนข้อมูล ข้อมูลจะถูกส่งออกมาบนบัสข้อมูล ก่อนขอบขาขึ้นของสัญญาณ \overline{MEMW} หรือ \overline{IOW} ส่วนใช้เคิลของการอ่านข้อมูลพอร์ตอินพุต/เอาต์พุต หรือหน่วยความจำจะต้องส่งข้อมูลมายังบัสข้อมูลก่อนสัญญาณขอบขึ้นของสัญญาณ \overline{IOR} หรือ \overline{MEMR}

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ALE (Address Latch Enable) : สัญญาณนี้จะ เป็นสัญญาณ เอาท์พุตที่ใช้ในการแสดงว่า บัสไซเคิลที่เกิดขึ้นในช่วงที่สัญญาณ AEN แอดที่พินนั้นเป็น ช่วงการ DMA ซึ่งช่วงการ DMA นี้เมนบอร์ดของ IBM จะทำการดีสเอเบิลพอร์ต ต่าง ๆ ที่ไม่มีส่วนเกี่ยวข้องกับ การ DMA เพราะอาจจะทำให้การอ่านข้อมูลบนบัส ผิดพลาดได้ เนื่องจากช่วงการ DMA สัญญาณ IOR, IOW จะมีการแอดที่พินด้วย

MEMR, MEMW, IOR, IOW : เป็นสัญญาณที่ใช้ในการควบคุมการอ่าน หรือการเขียนข้อมูล ระหว่างหน่วยความจำ หรือ พอร์ต

IRQ₂ - IRQ₇ (Interrupt Request) : สัญญาณทั้ง 6 นี้ เป็นสัญญาณอินพุตที่ใช้สำหรับการขอทำการอินเทอร์รัพท์ 8088 ซึ่งจะมีลำดับความ สำคัญก่อนหลังต่างกัน โดย IRQ₂ จะมีลำดับความสำคัญสูงสุด และ IRQ₇ จะมี ลำดับความสำคัญหลังสุด

I/O CHCK (I/O Check Ready) : เป็นสัญญาณอินพุตที่ใช้ สร้างสภาวะ รอคอย (wait state) ในช่วงเวลาของบัสไซเคิล ในกรณีที่ อุปกรณ์อินพุต/เอาท์พุตหรือ หน่วยความจำที่เกี่ยวข้องในช่วงเวลาของบัสไซเคิลนั้น ไม่สามารถทำงานตามทัน


I/O CHRY (I/O Channel Check) : เป็นสัญญาณอินพุตที่ใช้ แสดงความผิดพลาดเกี่ยวกับพาริตี ที่เกิดขึ้นในการทำงานของวงจรที่นำมาเชื่อมต่อ หรืออุปกรณ์อินพุต/เอาท์พุต

DRQ₁ - DRQ₃ (DMA request) : เป็นสัญญาณ อินพุตแอดที่พินที่ลอจิก "1" ซึ่งอุปกรณ์ภายนอกใช้ในการขอทำการ DMA จากระบบ ซึ่งจะเห็นว่า DRQ₀ ไม่ได้อยู่บนสล๊อต เนื่องจากถูกนำไปใช้ในการรีเฟรชหน่วย ความจำแบบไดนามิคแรม

DACK0 - DACK3 (DMA Acknowledge Signal) : เป็นสัญญาณ เอาท์พุตที่สร้างขึ้นเพื่อใช้ในการตอบรับการขอทำการ DMA จากอุปกรณ์อินพุต/เอาท์พุต

T/C (Terminal Count) : โดยปกติจะใช้เป็นสัญญาณในการสิ้นสุดขบวนการ DMA

ตำแหน่งของสัญญาณต่าง ๆ ที่อยู่บนสล๊อต IBM แสดงดังรูปที่ 4.1



รูป 4.1 แสดงการจัดตำแหน่งของสัญญาณบนสล๊อต IBM

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4.2 การจัดแอดเดรสสำหรับพอร์ตอินพุต/เอาต์พุต

ในการควบคุม และ ตรวจสอบการทำงาน รวมทั้งการอ่านข้อมูลจาก อุปกรณ์ที่เป็นชิปสนับสนุน หรือการ์ดต่าง ๆ ที่ใช้เชื่อมต่อกับระบบของ IBM นั้น จะกระทำโดยผ่านทางพอร์ตอินพุต/เอาต์พุตของระบบ ดังนั้นการจะใช้งานหรือควบคุมการทำงาน อุปกรณ์เหล่านี้ จำเป็นต้องศึกษาวิธีการควบคุมพอร์ตอินพุต/เอาต์พุตต่าง ๆ ของ ระบบด้วย ในการติดต่อกับพอร์ตนั้น สัญญาณแอดเดรสจะถูกสร้างขึ้นโดย 8088 CPU ซึ่งเป็นแอดเดรสที่ถูกจัดไว้สำหรับการอ้างอิงตำแหน่งแอดเดรสของพอร์ต อินพุต/เอาต์พุตโดยเฉพาะ และสามารถติดต่อกับพอร์ตต่าง ๆ ได้โดยใช้คำสั่ง IN , OUT ของ 8088 ภายในไมโครโปรเซสเซอร์ เบอร์ 8088 สามารถอ้างอิงตำแหน่งพอร์ตได้ทั้งหมด 65536 พอร์ต แต่ในระบบของ IBM จะใช้สัญญาณแอดเดรส A0-A9 เพียง 10เส้นในการอ้างอิงตำแหน่งพอร์ต จึงทำให้สามารถใช้งานพอร์ตได้ทั้งหมดเพียง 1024 พอร์ต เท่านั้น ซึ่งตำแหน่งของพอร์ตต่าง ๆ ที่ได้กำหนดไว้ของ IBM แสดงดังรูปที่ 4.2

Hex Range	Usage
000-00F	DMA Chip 8237A-5
020-021	Interrupt 8259A
040-043	Timer 8253-5
060-063	PPI 8255A-5
080-083	DMA Page Registers
0Ax*	NMI Mask Register
0Cx	Reserved
0Ex	Reserved
100-1FF	Not Usable
200-20F	Game Control
210-217	Expansion Unit
220-24F	Reserved
278-27F	Reserved
2F0-2F7	Reserved
2F8-2FF	Asynchronous Communications (Secondary)
300-31F	Prototype Card
320-32F	Fixed Disk
378-37F	Printer
380-38C**	SDLC Communications
380-389**	Binary Synchronous Communications (Secondary)
3A0-3A9	Binary Synchronous Communications (Primary)
3B0-3BF	IBM Monochrome Display/Printer
3C0-3CF	Reserved
3D0-3DF	Color/Graphics
3E0-3F7	Reserved
3F0-3F7	Diskette
3FB-3FF	Asynchronous Communications (Primary)

รูป 4.2 แสดงตำแหน่งพอร์ตต่างของเครื่อง IBM


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4.2.1 หลักการถอดรหัสแอดเดรสสำหรับพอร์ตอินพุต/เอาต์พุต

เทคนิคในการถอดรหัสแอดเดรสของพอร์ตอินพุต/เอาต์พุต สามารถทำได้หลายวิธี แต่จะกล่าวเฉพาะวิธีการถอดรหัสแบบกำหนดแอดเดรสที่แน่นอน ซึ่งได้นำมาใช้ในการอ้างแอดเดรสในโครงการพิเศษนี้

1. การถอดรหัสแอดเดรสแบบกำหนดแอดเดรสที่แน่นอน

เป็นวิธีการถอดรหัสที่สามารถทำได้ง่ายและนิยมใช้ วิธีการนี้จะกำหนดกลุ่มของแอดเดรสพอร์ตอินพุต/เอาต์พุตทั้งหมดที่ต้องการใช้งาน จากนั้นจึงทำการเลือกตำแหน่งพอร์ตอินพุต/เอาต์พุตบนเมนบอร์ดของ IBM ที่ยังไม่ได้นำไปใช้งาน โดยการเชื่อมต่อกับวงจรเชื่อมต่ออื่น ๆ วงจรแสดงการถอดรหัสแอดเดรสแบบนี้แสดงดังรูปที่ 4.3




รูป 4.3 แสดงตัวอย่างการถอดรหัสแอดเดรสพอร์ตอินพุต/เอาต์พุต

แบบกำหนดแอดเดรสที่แน่นอน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากรูปที่ 4.3 เราใช้สัญญาณ A2-A9 และ AEN ในการถอดรหัสสัญญาณที่ใช้ในการเลือกชิพ (Chip Selected) ให้กับ 8255A และ 8253 โดยสัญญาณ A6-A9 ต่อเข้ากับ IC 74LS85 ซึ่งใช้เป็นตัวเปรียบเทียบสัญญาณอินพุต A6-A9 ว่ามีค่าตรงกับค่าที่กำหนดไว้สำหรับอั้งแอดเดรสหรือไม่ ถ้าตรงกัน IC 74LS85 จะให้เอาต์พุตที่ขา A = B ไปอีนาเบิลขา G_1 ของ IC 74LS138 ส่วนสัญญาณ AEN และ A5 จะใช้ในการอีนาเบิลขา G_{2A} และ G_{2B} ของ 74LS138 สัญญาณ A2, A3, A4 จะใช้เป็นสัญญาณอินพุตให้กับ 74LS138 เพื่อถอดรหัสการเลือกชิพที่ต้องการจะใช้งาน เนื่องจาก 8255A และ 8253 มีสัญญาณแอดเดรสที่ใช้ในการเลือกพอร์ตภายในสองสัญญาณคือ A0, A1 ดังนั้นเราจึงต่อสัญญาณ A0, A1 จากระบบบัสเข้าไปโดยตรง ส่วน IC 74LS245 ใช้เป็นบัฟเฟอร์ข้อมูลที่สามารถกำหนดทิศทางการไหลของข้อมูลในการอ่านหรือเขียนข้อมูล

ในกรณีที่ต้องการถอดรหัสเป็นแบบที่ สามารถเลือกตำแหน่งของพอร์ตได้ ทำได้โดยการต่อดิฟสวิทช์ให้กับ 74LS85 เพื่อเช็คค่าที่ใช้เปรียบเทียบเพื่อกำหนดตำแหน่งพอร์ตอินพุต/เอาต์พุต ซึ่งแสดงดังวงจรในรูปที่ 4.4



รูป 4.4 แสดงวงจรถอดรหัสแบบเลือกแอดเดรสพอร์ตได้โดยใช้ดิฟสวิทช์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ในการถอดรหัสแอดเดรสพอร์ตอินพุต/เอาต์พุต จะต้องคำนึงถึงช่วงเวลาของสัญญาณที่เกิดขึ้นในขบวนการอ่านหรือเขียนข้อมูลลงบนพอร์ต คือ

1. ช่วงเวลาเริ่มต้นของ บัสไซเคิลที่เกี่ยวกับพอร์ต อินพุต/เอาต์พุต ถ้าหากสัญญาณที่ใช้ในการถอดรหัสพอร์ตอินพุต/เอาต์พุต มีการหน่วง(delay) มากเกินไป อาจจะทำให้สัญญาณการถอดรหัสเกิดขึ้นหลังจากสัญญาณ \overline{IOR} หรือ \overline{IOW} แอดทีฟแล้ว ซึ่งจะทำให้ข้อมูลบนบัสข้อมูลที่ส่งไปผิดพลาดได้ โดยปกติเวลาในการหน่วงของวงจรถอดรหัสสำหรับ IBM มีค่าไม่เกิน 92 ns.

2. สำหรับในช่วงท้ายของบัสไซเคิลของการเขียนข้อมูล ไปยังพอร์ต นั้น ถ้าสัญญาณ \overline{IOW} มีการหน่วงเวลาออกไป และวงจรถอดรหัสมีความเร็วในการทำงานสูง อาจทำให้ข้อมูลบนบัสไซเคิลที่ส่งไปให้พอร์ตอินพุต/เอาต์พุตมีแอดเดรสตรงกับค่าแอดเดรสในบัสไซเคิลถัดไปได้ สำหรับ IBM PC สัญญาณ \overline{IOW} จะมีการหน่วงเวลาไปไม่เกิน 20 ns.


4.3 อุปกรณ์สนับสนุนที่ใช้เชื่อมต่อกับ IBM

4.3.1 8255A PROGRAMMABLE PARALLAL CHIP

8255A เป็นอุปกรณ์ที่เป็นอินพุต/เอาต์พุตพอร์ตที่สามารถโปรแกรมการทำงานเป็นพอร์ตแบบขนานได้ และมีสายสัญญาณอินพุต/เอาต์พุตทั้งหมด 24 เส้น แบ่งออกเป็นพอร์ตขนานขนาด 8 บิตได้สามพอร์ต คือ พอร์ต A, พอร์ต B และ พอร์ต C แต่ละพอร์ตสามารถกำหนดให้ใช้งานได้เป็นทั้งอินพุตและเอาต์พุตพอร์ตได้ นอกจากนี้พอร์ต C ยังแบ่งออกเป็นสองส่วน แต่ละส่วนมีขนาด 4 บิตและสามารถให้แยกเป็นอิสระต่อกันได้ 8255A สามารถกำหนดการใช้งานได้หลายแบบ เช่น ใช้งานเป็น handshake กับอุปกรณ์ภายนอก หรือ ใช้ส่งข้อมูลแบบสามสถานะสองทิศทาง เป็นต้นแต่ในโครงงานนี้จะกล่าวเฉพาะการใช้งาน 8255A เป็นพอร์ตอินพุต/เอาต์พุตธรรมดา

รายละเอียดขาสัญญาณต่าง ๆ ของ 8255A

ขาสัญญาณของ 8255A แสดงในรูป 4.5 มีรายละเอียดการทำงานของแต่ละสัญญาณดังนี้



รูป 4.5 แสดงขาสัญญาณต่าง ๆ ทั้งหมดของ 8255A

D0 - D7 : เป็นสายสัญญาณข้อมูลอินพุต/เอาต์พุต แบบสองทิศทาง (bidirectional) ใช้เป็นทางผ่านของข้อมูลระหว่างพอร์ตต่าง ๆ ของ 8255A กับระบบบัส IBM

CS (chip select) : เมื่อขาสัญญาณนี้สถานะลอจิกเป็น "0" CPU จะสามารถที่จะอ่านหรือเขียนข้อมูลกับ 8255A ได้

RD (read input) : เมื่อขาสัญญาณนี้มีสถานะลอจิกเป็น "0" พร้อมกับสัญญาณ cs ที่มีลอจิกเป็น "0" ข้อมูลจาก 8255A จะปรากฏบนระบบบัสข้อมูล ทำให้ CPU สามารถอ่านข้อมูลได้

WR (write input) : เมื่อสัญญาณนี้มีลอจิกเป็น "0" และสัญญาณ CS มีลอจิกเป็น "0" ข้อมูลจากระบบบัสจะถูกเขียนไปให้กับ 8255A

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า


ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

RESET : เมื่อสัญญาณนี้มีสถานะเป็นลอจิก"0" 8255A จะอยู่ในสภาวะรีเซ็ต ทุก ๆ พอร์ตจะอยู่ในโหมดอินพุต

PA0 - PA7, PB0 - PB7 : ใช้เป็นพอร์ตอินพุต/เอาต์พุตขนาด 8 บิตเพื่อเชื่อมต่อกับอุปกรณ์ภายนอกอื่น ๆ

PC0 - PC7 : ใช้เป็นพอร์ตอินพุต/เอาต์พุตขนาด 8 บิตแต่สามารถแบ่งการใช้งานได้เป็นสองกลุ่ม ๆ ละ สี่บิต และสามารถใช้งานได้เป็นอิสระต่อกันและกัน

8255A มีโหมดการทำงานที่สามารถโปรแกรมให้ใช้งานได้สามโหมด แต่จะพิจารณาการใช้งานโหมดศูนย์เพียงโหมดเดียว ซึ่งใช้งานเป็นอินพุต/เอาต์พุตพอร์ตแบบขนาน และข้อมูลจะมีการแลทซ์เมื่อใช้เป็นเอาต์พุตพอร์ต




รูป 4.6 แสดงบิตต่าง ๆ ที่ใช้กำหนดคำสั่งควบคุมการใช้งาน 8255A

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากรูปที่ 4.6 ในการกำหนดการทำงานแต่ละพอร์ต บิต 7 จะต้องเป็น 1 และบิตที่เหลือสามารถกำหนดให้ทำงานตามต้องการได้ ตัวอย่างเช่น ต้องการใช้งาน 8255A โหมดศูนย์ โดยกำหนดให้พอร์ต A เป็นอินพุต พอร์ต B เป็นเอาต์พุต พอร์ต C ล่างเป็นอินพุต พอร์ต C บนเป็นเอาต์พุต คำสั่งที่ใช้ในการควบคุมจะมีค่าเป็น $1\ 00\ 10\ 001_2 = 10010001_2 = 91h$

4.3.2 8253 PROGRAMMABLE TIMER

โครงสร้างของ 8253 แสดงดังรูปที่ 4.7 ภายในบล็อกไดอะแกรมประกอบด้วย วงจรนับขนาด 16 บิตที่สามารถโปรแกรมการทำงานได้จำนวน 3 ตัว บัฟเฟอร์ข้อมูล ส่วนควบคุมการอ่าน/เขียนของรีจิสเตอร์เคาน์เตอร์ และ control word register ซึ่งใช้เก็บข้อมูลที่ถูกระบุโปรแกรมไว้



รูป 4.7 แสดงบล็อกไดอะแกรมของ 8253

4.3.2.1 สัญญาณ clock, gate และ out ของวงจรมัลติเพล็กซ์

วงจรมัลติเพล็กซ์แต่ละตัวในบล็อกไดอะแกรมที่แสดงในรูปที่ 4.7 จะเห็นว่ามีสายสัญญาณต่ออยู่ตัวละ 3 เส้น โดยสายสัญญาณ clock และสัญญาณ gate ใช้เป็นอินพุต ส่วนสัญญาณ out เป็นสัญญาณเอาต์พุต หน้าที่การทำงานของสัญญาณเหล่านี้เปลี่ยนแปลงได้ ขึ้นอยู่กับอุปกรณ์เหล่านี้ถูกกำหนดหน้าที่การทำงานเบื้องต้นไว้อย่างไร หรือถูกโปรแกรมไว้อย่างไร ต่อไปนี้จะกล่าวถึงข้อกำหนดทั่ว ๆ ไปของสัญญาณ clock, gate และ out ของวงจรมัลติเพล็กซ์

clock : เป็นสัญญาณอินพุตที่ใช้ป้อนสัญญาณนาฬิกาให้กับวงจรมัลติเพล็กซ์

gate : เป็นสัญญาณอินพุตที่ทำหน้าที่เสมือนเกตที่ยอม หรือไม่ยอมให้สัญญาณนาฬิกาส่งผ่านไปให้กับวงจรมัลติเพล็กซ์ภายใน 8253 และสัญญาณเกตสามารถใช้เป็นขาสัญญาณที่ป้อนพัลส์เพื่อกระตุ้นให้วงจรมัลติเพล็กซ์เริ่มทำงาน ซึ่งขึ้นอยู่กับโหมดการใช้งาน

out : เป็นสัญญาณเอาต์พุตของวงจรมัลติเพล็กซ์ ซึ่งการทำงานขึ้นอยู่กับโหมดที่ใช้งานวงจรมัลติเพล็กซ์

4.3.2.2 รีจิสเตอร์ภายใน 8253

รูปที่ 4.8 แสดงรีจิสเตอร์ภายใน 8253 ซึ่งในขั้นต้นนี้เราจะพิจารณา mode word register ก่อน ซึ่งรีจิสเตอร์นี้จะเป็นตัวกำหนดการทำงานทั้งหมดของ 8253 จากที่ทราบมาแล้วว่า การทำงานของวงจรมัลติเพล็กซ์แต่ละตัวทำงานเป็นอิสระต่อกัน ทำให้สามารถโปรแกรมการทำงานวงจรมัลติเพล็กซ์แต่ละตัวได้โดยการให้ข้อมูลที่ถูกต้องกับ mode word register ซึ่งการโปรแกรมจะกล่าวถึงต่อไป

Control Word Format

D ₇	D ₆	D ₅	D ₄	D ₃	D ₂	D ₁	D ₀
SC1	SC0	RL1	RL0	M2	M1	M0	BCD

รูป 4.8 แสดงบิตต่าง ๆ ของรีจิสเตอร์ควบคุมภายใน 8253

ที่ใช้โปรแกรมการทำงานวงจรมัลติเพล็กซ์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การใช้งานรีจิสเตอร์ควบคุมภายใน 8253 ซึ่งแสดงในรูปที่

4.8 มีดังนี้ และ รูปที่ 4.9

CONTROL WORD REGISTER : เป็นรีจิสเตอร์ที่ใช้ควบคุมการทำงานและใช้เลือกวิธีการนับของวงจรมับว่าจะให้นับเป็นแบบไบนารีหรือแบบ BCD ดังนั้นก่อนการใช้งานจะต้องทำการโปรแกรมข้อมูลให้กับรีจิสเตอร์นี้เสียก่อน ซึ่งข้อมูลที่จะโปรแกรมนี้จะเป็นตัวกำหนดลักษณะการทำงานของวงจรมับ รีจิสเตอร์นี้สามารถเขียนข้อมูลเข้าไปได้อย่างเดียว ไม่สามารถอ่านออกมาได้ และ จะติดต่อกับรีจิสเตอร์นี้ได้เมื่อ ขา A0 , A1 เป็น "1" ทั้งคู่

COUNTER #1, #2, #3 : วงจรมับทั้งสามนี้มีลักษณะที่เหมือนกัน และมีการทำงานที่เป็นอิสระต่อกัน วงจรมับแต่ละตัวมีขนาด 16 บิต เป็นแบบ pre-settable และ down counter สามารถกำหนดการนับเป็นแบบไบนารีหรือแบบ BCD ก็ได้ ข้อมูลที่อยู่ภายในวงจรมับเหล่านี้สามารถถูกอ่านได้โดยไมโครโปรเซสเซอร์ ได้โดยไม่ทำให้ข้อมูลภายในวงจรมับนั้นเสียหาย ซึ่งระบบสามารถจะแสดงค่าในวงจรมับได้ตลอดเวลา โดยไม่กระทบกระเทือนการทำงานทั้งหมดของวงจรมับ

4.3.2.3 การโปรแกรม 8253 (CONTROL WORD FORMAT)

โหมดการทำงานของวงจรมับทั้งหมดของ 8253 สามารถเลือกได้ โดยการเขียนข้อมูลเข้าไปในรีจิสเตอร์ควบคุม (CONTROL WORD REGISTER) ซึ่งรูปแบบของคำสั่งควบคุม (CONTROL WORD FORMAT) แสดงดังรูปที่ 4.9

Definition Of Control**SC—SELECT COUNTER:**

SC1	SC0	
0	0	Select Counter 0
0	1	Select Counter 1
1	0	Select Counter 2
1	1	Illegal

RL—READ/LOAD:

RL1	RL0	
0	0	Counter Latching operation (see READ/WRITE Procedure Section).
1	0	Read/Load most significant byte only.
0	1	Read/Load least significant byte only.
1	1	Read/Load least significant byte first, then most significant byte.

M—MODE:

M2	M1	M0	
0	0	0	Mode 0
0	0	1	Mode 1
X	1	0	Mode 2
X	1	1	Mode 3
1	0	0	Mode 4
1	0	1	Mode 5

BCD:

0	Binary Counter 16-Bits
1	Binary Coded Decimal (BCD) Counter (4 Decades)

รูป 4.9 ข้อกำหนดแต่ละบิตของรีจิสเตอร์ควบคุม (CONTROL REGISTER)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เนื่องจากวงจรมีของ 8253 มีจำนวนทั้งหมดสามตัว ดังนั้นการโปรแกรมการทำงานวงจรมีนั้น จำเป็นต้องกำหนดรีจิสเตอร์ที่ต้องการจะโปรแกรมเสียก่อน การกำหนดทำได้โดยการให้ลอจิกที่ถูกต้องกับบิต D7, D6 ซึ่งก็คือ SC1 และ SC2 ในรูปที่ 4.9 เมื่อได้วงจรมีที่ต้องการแล้ว วงจรมีนั้นจะถูกเขียนและจะอยู่ในสภาพนั้นจนกว่าจะมีคำสั่งควบคุมมาทำให้เปลี่ยนแปลง ส่วนการกำหนดค่าลอจิกของบิต D7 และ D6 สำหรับใช้เลือกวงจรมีเป็นดังนี้

D7	D6	COUNTER SELECT
0	0	0
0	1	1
1	0	2
1	1	ไม่มีความหมาย


เมื่อเลือกวงจรมีเรียบร้อยแล้วก็ทำการกำหนดโหมดการทำงานแบบ READ/LOAD ของวงจรมี โดยการกำหนดที่บิต D5 และ D4 ได้ดังนี้

D5	D4	R/L DEFINITION
0	0	ค่าในวงจรมีถูกแลทซ์หมายความว่าค่าที่มีอยู่ในวงจรมีที่ถูกกำหนดนี้จะถูกนำไปเก็บไว้ในฟลิปฟลอป ซึ่ง CPU สามารถอ่านค่าออกมาได้
0	1	READ/LOAD เฉพาะไบต์นี้ยสำคัญต่ำ
1	0	READ/LOAD เฉพาะไบต์นี้ยสำคัญสูง
1	1	READ/LOAD ไบต์นี้ยสำคัญต่ำก่อน แล้วตามด้วยไบต์นี้ยสำคัญสูง

กรณีที่วงจรมีไม่ได้อยู่ในโหมดการแลทซ์ แล้วทำการอ่านข้อมูลในขณะที่วงจรมีทำการนับอยู่อาจทำให้เกิดการอ่านข้อมูลผิดพลาดได้ เพราะขณะทำการอ่านข้อมูลนั้น ขบวนการที่เกิดขึ้นในวงจรมีจะทำให้ข้อมูลเดิมเปลี่ยน


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ไป (ดังแสดงในไดอะแกรมรูปที่ 4.10) เป็นผลทำให้ข้อมูลที่อ่านได้ผิดพลาด ดังนั้นเพื่อที่จะอ่านข้อมูลจากวงจรมีได้ถูกต้อง ในขณะที่ทำการนับอยู่นั้นสามารถทำได้โดยกำหนดคำสั่งควบคุมการแลทซ์ก่อน แล้วจึงทำการอ่านข้อมูล



รูป 4.10 แสดงTiming Diagram ที่แสดงข้อผิดพลาดขณะอ่านข้อมูลจากวงจรมีของ 8253

นอกจากวิธีดังกล่าวข้างต้นแล้ว ยังมีวิธีการอ่านค่าจากวงจรมีโดยที่ไม่ทำให้ข้อมูลผิดพลาด คือ การใช้วงจรมีภายนอกทำให้การนับของวงจรมีหยุดชั่วคราวหนึ่งโดยการทำให้ขาเกิดของวงจรมีตกเป็น "0" ในขณะที่ทำการอ่านข้อมูล ดังแสดงในรูปที่ 4.11 ซึ่งวิธีการอ่านข้อมูลจากวงจรมีทั้งสองแบบนี้มีข้อดีข้อเสียต่างกัน ดังนั้นการใช้งานจึงขึ้นอยู่กับความเหมาะสม และการออกแบบวงจรมีที่ใช้งานนั้น



รูป 4.11 แสดงบล็อกไดอะแกรมที่ใช้ในการป้องกันการผิดพลาดระหว่างการอ่านข้อมูลจากวงจรมี 8253

การอ่านข้อมูลจากวงจรมี 8253

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บิตที่เหลืออีก 4 บิตคือ D3, D2, D1 และ D0 มีหน้าที่ดังนี้ โดยสามบิตแรก คือ D3, D2 และ D1 เป็นบิตที่ใช้กำหนดโหมดในการทำงานพื้นฐานของวงจรรนับ ซึ่งความหมายที่ใช้กำหนดเป็นดังนี้

D3	D2	D1	MODE
0	0	0	MODE 0: INTERRUPT ON TERMINAL COUNT
0	0	1	MODE 1: PROGRAMMABLE ONE-SHOT
X	1	0	MODE 2: RATE GENERATOR
X	1	1	MODE 3: SQUARE WAVE GENERATOR
1	0	0	MODE 4: SOFTWARE TRIGGERED STROBE
1	0	1	MODE 5: HARDWARE TRIGGERED STROBE

ส่วนบิตสุดท้ายที่เหลือคือ D0 ใช้กำหนดลักษณะการนับ คือ

D0 = 1 เป็นการนับแบบ BCD นับได้มากที่สุด 10^4 ค่า


D0 = 0 เป็นการนับแบบ ไบนารี นับได้มากที่สุด 65536 ค่า

4.3.2.4 โหมดการทำงานของ 8253

โหมด 0 : INTERRUPT ON TERMINAL COUNT

ในโหมดนี้วงจรรนับจะทำการนับลงจนกระทั่งค่าภายใน มีค่าเป็นศูนย์ และสัญญาณที่ขา OUT ของวงจรรนับจะมีลอจิกเป็น "1" ฉะนั้นในโหมดศูนย์วงจรรนับ จะต้องถูกโปรแกรมค่าเริ่มต้นสำหรับการนับเสียก่อน จึงจะทำการนับลงด้วยอัตราเท่ากับความเร็วของสัญญาณนาฬิกาที่ให้ที่ขา CLOCK ขาสัญญาณ OUT ในโหมดนี้สามารถนำไปใช้ในการอินเทอร์พม์ไมโครโปรเซสเซอร์ได้ โดยที่สัญญาณ OUT นี้จะเป็น "1" จนกว่า วงจรรนับจะถูกป้อนค่าการนับใหม่ หรือมีการเขียนคำสั่งเลือกโหมดใหม่ให้กับวงจรรนับ ไตอะแกรมเวลาของการทำงานในโหมดนี้ แสดงดังรูปที่ 4.12


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูป 4.12 แสดงไต่อะแกรมเวลาของ 8253 ที่ใช้งานในโหมด 0

โหมด 1 : PROGRAMMABLE ONE-SHOT

ในโหมด 1 นี้ จะทำงานในลักษณะของ ONE-SHOT คือจะให้เอาท์พุตเป็นพัลส์ และความกว้างของพัลส์นี้มีค่าเป็นจำนวนเท่าที่เป็นเลขจำนวนเต็มของพัลส์ของสัญญาณนาฬิกาที่ป้อนให้กับวงจรนับทางขา CLOCK การทำงานของ ONE-SHOT จะเกิดขึ้นเมื่อมีสัญญาณขอบขาขึ้นมากระตุ้นที่ขาเกต แต่ถ้ามีสัญญาณมากระตุ้นที่ขาเกตขณะที่เอาท์พุตยังทำงานไม่เสร็จสิ้น สัญญาณมากระตุ้นใหม่นี้จะทำให้เกิดพัลส์ลูกใหม่ ไต่อะแกรมเวลาแสดงดังรูปที่ 4.13




รูป 4.13 แสดงไต่อะแกรมเวลาการทำงานในโหมด 1

โหมด 2 : RATE GENERATOR

ในโหมด 2 นี้ 8253 ทำหน้าที่เป็นวงจรรีบค่า N โดยให้สัญญาณทางขา OUT ที่มีลอจิกเป็น "0" และ "1" สลับกันไปด้วยความถี่คงที่ เท่ากับสัญญาณนาฬิกาหารด้วย N ซึ่งความกว้างของคาบเวลาที่มีลอจิก "0" เท่ากับหนึ่งคาบสัญญาณนาฬิกา ส่วนช่วงกว้างของลอจิก "0" มีค่าเท่ากับคาบเวลาของสัญญาณ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


นาฬิกา คูณด้วยค่า N แสดงดังรูปที่ 4.14 ค่า N นี้เป็นค่าที่ได้จากโหนดให้กับวงจรมีในโหมด 2 ถ้าในขณะที่เอาต์พุตของวงจรมียังคงทำงานอยู่ในช่วงที่เป็นลอจิก "1" เกิดมีค่า N ค่าใหม่ถูกโหนดเข้ามา เอาต์พุตของวงจรมีก็ยังคงทำงานในลักษณะเดิมจนกระทั่งเสร็จสิ้นค่าเดิม แล้วจึงเริ่มนับค่า N ที่โหนดเข้ามาใหม่



รูป 4.14 แสดงไดอะแกรมเวลาของ 8253 โหมด 2

โหมด 3 : SQUARE WAVE GENERATOR


การทำงานในโหมดนี้จะคล้ายกับการทำงานในโหมด 2 แตกต่างกันที่ เอาต์พุตที่ได้จะเป็น SQUARE WAVE ที่มี duty cycle 50% ในกรณีที่ค่า N เป็นเลขคี่ เอาต์พุตที่ได้จะเป็นลอจิก "1" เท่ากับ $(N+1)/2$ คูณกับคาบเวลาของสัญญาณนาฬิกา และเป็นลอจิก "0" เท่ากับ $(N-1)/2$ คูณกับคาบเวลาของสัญญาณนาฬิกา ในกรณีที่ N เป็นเลขคู่ เอาต์พุตที่เป็นลอจิก 1 และ 0 จะเท่ากับ $N/2$ คูณกับคาบเวลาของสัญญาณนาฬิกา ไดอะแกรมเวลาของโหมด 3 นี้แสดงดังรูปที่ 4.15



รูป 4.15 ไดอะแกรมเวลาของโหมด 3

โหมด 4 : SOFTWARE TRIGGERED STROBE


ในโหมดนี้ ผู้เขียนโปรแกรมสามารถเช็ทวงจรรีบให้ มีเอาต์พุต หนึ่งวงเวลาออกไป หลังจากที่วงจรรีบเริ่มทำงาน (โดยเริ่มนับค่าที่โหลดให้) เอาต์พุตที่ได้จะมีลักษณะเป็นลอจิก 0 ที่มีคาบเวลาเท่ากับคาบเวลา สัญญาณนาฬิกา 1 ลูก และจะกลับเป็นลอจิก 1 อีก (เอาต์พุตจะมีลอจิกเป็น 1 ทันทีเมื่อเราเช็ทให้เป็นโหมด 4) เอาต์พุตจะเกิดเมื่อวงจรรีบนับค่าที่โหลดให้จนเป็นเป็น 0 ดังแสดง ในไดอะแกรมเวลาในรูปที่ 4.16



รูป 4.16 แสดงไดอะแกรมเวลาการทำงานในโหมด 4

โหมด 5 : HARDWARE TRIGGERED STROBE

การทำงานในโหมดนี้วงจรรีบจะให้เอาต์พุตหนึ่งวงเวลาออกไป หลังจากที่วงจรรีบเริ่มนับเหมือนในโหมด 4 แต่วงจรรีบจะเริ่มนับลง ก็ต่อเมื่อมี ขอบขาขึ้นของสัญญาณกระตุ้น (Trigger) ส่งเข้ามาที่ขาเกต เมื่อวงจรรีบนับค่า ลงจนมีค่าเป็นศูนย์ ก็จะให้เอาต์พุตเป็นลอจิก 0 ที่มีคาบเวลาเท่ากับคาบ เวลาของสัญญาณนาฬิกา 1 ลูก แล้วเอาต์พุตจะกลับเป็นลอจิก 1 อีก แต่ถ้าในขณะที่ ที่วงจรรีบกำลังทำงานอยู่ เกิดมีสัญญาณกระตุ้นลูกใหม่เข้ามา วงจรรีบจะถูกทำให้ กลับไป เริ่มต้นนับใหม่ดังแสดงในไดอะแกรมเวลาของรูปที่ 4.17



รูป 4.17 แสดงไดอะแกรมเวลาแสดงการทำงานในโหมด 5

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4.3.2.5 การใช้งานขา GATE

ในแต่ละโหมดการทำงานของ 8253 การทำงานของวงจรมีการใช้สัญญาณอินพุต GATE แตกต่างกันไปซึ่งได้แสดงดังตาราง ที่ 4.1

Signal Status Modes	Low Or Going Low	Rising	High
0	Disables counting	—	Enables counting
1	—	1) Initiates counting 2) Resets output after next clock	—
2	1) Disables counting 2) Sets output immediately high	1) Reloads counter 2) Initiates counting	Enables counting
3	1) Disables counting 2) Sets output immediately high	1) Reloads counter 2) Initiates counting	Enables counting
4	Disables counting	—	Enables counting
5	—	Initiates counting	—

ตารางที่ 4.1 แสดงตารางการใช้งานของขาเกตในโหมดต่าง ๆ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 5วงจรแปลงแรงดันไฟฟ้าเป็นความถี่

ในโครงการพิเศษนี้ ได้ทำการออกแบบวงจรแปลงสัญญาณอนาลอกเป็นดิจิทัล โดยใช้หลักการแปลงแรงดันไฟฟ้าเป็นความถี่ โดยใช้เชื่อมต่อกับระบบไมโครคอมพิวเตอร์ IBM PC/XT

การแปลงแรงดันไฟฟ้าไปเป็นค่าดิจิทัลที่มีความละเอียดสูง ในโครงการนี้ใช้วิธีหลักการของ RATIO-METRIC COUNTING TECHNIQUE เนื่องจากสามารถแปลงสัญญาณอนาลอกเป็นดิจิทัล โดยใช้หลักการแปลงแรงดันไฟฟ้าเป็นความถี่ที่ให้ความถูกต้อง และความเร็วที่สูงกว่า การใช้วิธีการนับโดยใช้วงจรมีความถี่ธรรมดา วงจรที่ได้ทำการออกแบบขึ้นมาสามารถแบ่งออกได้ 3 ส่วน คือ

1. วงจรถอดรหัสพอร์ตอินพุต/เอาต์พุต
2. วงจรแปลงแรงดันไฟฟ้าเป็นความถี่
3. วงจรมีความถี่แบบ RATIO-METRIC COUNTING


5.1 วงจรถอดรหัสพอร์ตอินพุต/เอาต์พุต

ในส่วนของวงจรถอดรหัสพอร์ตอินพุต/เอาต์พุต ได้ทำการถอดรหัสไว้สำหรับ 8255A ซึ่งเป็นพอร์ตขนานขนาด 8 บิต จำนวน 3 พอร์ต และ 8254 ซึ่งมีวงจรมีความถี่ภายใน 3 ตัว ตำแหน่งพอร์ตต่าง ๆ ของ 8255A และ 8254 อยู่ในช่วงแอดเดรส 300H - 307H ซึ่งเป็นแอดเดรสที่ IBM ได้กำหนดไว้สำหรับ PROTOTYPE CARD พอร์ตต่าง ๆ ที่ได้กำหนดใช้งานในโครงการนี้ แสดงดังตารางที่ 5.1

หมายเลขพอร์ต (ฐานสิบหก)	ชื่อ	หน้าที่	อุปกรณ์ที่ใช้
300	PORT-A	PARALLEL I/O PORT A	INTEL 8255 A
301	PORT-B	PARALLEL I/O PORT B	INTEL 8255 A
302	PORT-C	PARALLEL I/O PORT C	INTEL 8255 A
303	CONTROL	PARALLEL PORT CTL	INTEL 8255 A
304	C0	COUNTER 1	INTEL 8254
305	C1	COUNTER 2	INTEL 8254
306	C2	COUNTER 3	INTEL 8254
307	CWR	TIMER/COUNTER CTL	INTEL 8254

ตาราง 5.1 แสดงตำแหน่งพอร์ตต่าง ๆ และหน้าที่ของแต่ละพอร์ตที่ใช้ใน
โครงการ

วงจรถอดรหัสพอร์ตอินพุต/เอาต์พุตสำหรับ 8255A และ 8254 ใช้
วิธีการถอดรหัสพอร์ตอินพุต/เอาต์พุตแบบกำหนดไว้แน่นอน ซึ่งแสดงดัง รูปที่ 5.2
(การทำงานได้กล่าวไว้แล้วในบทที่ 4)



รูป 5.1 แสดงวงจรถอดรหัสพอร์ตอินพุต/เอาต์พุต ที่ใช้กับ 8255A และ 8254

5.2 วงจรแปลงแรงดันไฟฟ้าเป็นความถี่

เพื่อลดความยุ่งยากในการออกแบบวงจร ดังนั้น จึงเลือกใช้ วงจรแปลงแรงดันไฟฟ้าเป็นความถี่โดยใช้ IC เบอร์ LM331 ซึ่งมีคุณสมบัติสำหรับการใช้งานดังนี้

- มีลักษณะที่เป็นนอนลิเนียร์ที่สุด 0.01%
- สูญเสียกำลังไฟฟ้าน้อย (ที่ 5V supply กินกำลัง 15 mW) และใช้กระแสไฟฟ้าน้อย
- มีเสถียรภาพต่อการเปลี่ยนแปลงอุณหภูมิที่ดี คือ + 50ppm/°C

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


- มีความถี่เต็มสเกลอยู่ที่ช่วงกว้าง คือ 1 Hz ถึง 100Hz
- สามารถใช้กับแหล่งจ่ายไฟขนาด 5V - 15V

วงจรแปลงแรงดันไฟฟ้าเป็นความถี่โดยใช้ LM331 แสดงดังรูปที่

5.2 ใช้แหล่งจ่ายไฟขนาด 12 V เนื่องจากสามารถใช้แหล่งจ่ายไฟร่วมกับระบบภายในของ IBM ได้โดยไม่ต้องใช้แหล่งจ่ายไฟจากภายนอก และจากวงจรในรูปที่ 5.2 ส่วนที่มีผลต่อความถี่ของวงจร คือ R_s , R_L , R_c และ C_c ดังนั้นความถี่เอาต์พุตของวงจรใน รูปที่ 5.2 จะหาได้จากสมการ

$$f_{OUT} = \frac{V_{IN}}{2.09V} * \frac{R_s}{R_L} * \frac{1}{R_T * C_T} \dots \dots \dots (5.1)$$

ค่าเต็มสเกลสำหรับแรงดันไฟฟ้าอินพุตสำหรับวงจร ในรูปที่ 5.2 มีค่าเท่ากับ 10 V และความถี่เต็มสเกลสำหรับวงจรแปลงแรงดันไฟฟ้าเป็นความถี่ที่ออกแบบอยู่ในช่วง 1 Hz ถึง 11 KHz และมีเอนิยลิตี $\pm 0.03\%$




รูป 5.2 วงจรแปลงแรงดันไฟฟ้าเป็นความถี่โดยใช้ IC เบอร์ LM331

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

5.3 วงจรนับความถี่แบบ RATIO-METRIC

วงจรถัดความถี่ความถี่ที่ใช้แปลงค่าความถี่เอาต์พุตจาก LM331 จะใช้วงจรถัดความถี่ของ 8254 ทั้งหมด 3 ตัว ดัง รูปที่ 5.3



รูป 5.3 วงจรถัดความถี่ แบบ RATIO-METRIC COUNTING

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


5.3.1 การทำงานของวงจร

จาก รูปที่ 5.3 วงจรนับความถี่ C2 ทำหน้าที่ในการสร้างสัญญาณเกต "G" สัญญาณ CONVERT จะตรึงให้วงจรเริ่มทำงานที่สัญญาณขอบขาขึ้น (raising edge) ทำให้ฟลิปฟล็อป FF1 แลทช์ค่าลอจิก "1" ไว้ เพื่ออานาเบิ้ลที่ขาเกต ให้วงจรถับความถี่ C2 ทำงาน ค่าที่กำหนดให้ C2 นับคือ 60000 พัลส์สัญญาณนาฬิกา (ซึ่งในวงจรถับสัญญาณนาฬิกาความถี่ 3 MHz) เมื่อ C2 นับค่าที่ไหลดให้ลงจนเป็นศูนย์ ก็จะส่งสัญญาณลอจิก "0" ออกมาทางขาเกต (Gate) ไปรีเซ็ตฟลิปฟล็อป FF1 คาบเวลาที่ C2 ส่งสัญญาณไปรีเซ็ต FF1 เท่ากับ 20 มิลลิวินาที (1/50s) ส่วนฟลิปฟล็อป FF2 ทำหน้าที่ในการซิงโครไนส์ สัญญาณเกต "G" ตามพัลส์ของ VFC เพื่อสร้างสัญญาณ "SG" (Synchronized Gate) เพื่ออานาเบิ้ลให้วงจรถับความถี่ C0 ซึ่งใช้นับความถี่เอาท์พุทของ VFC และวงจรถับความถี่ C1 ซึ่งใช้นับความถี่อ้างอิง (ความถี่สัญญาณนาฬิกา 3 MHz) ทำงานพร้อมกัน (เป็นการลดค่าผิดพลาดในการนับความถี่เอาท์พุทของ VFC) ถ้า C0 นับความถี่ได้เท่ากับ M และ C1 นับความถี่ได้ N ค่าดิจิทัลของความถี่จาก VFC หาได้จากการคำนวณหาอัตราส่วนระหว่าง M กับ N แล้วคูณด้วยค่าความถี่อ้างอิง (3 MHz) ซึ่งในโครงการนี้ ได้ใช้การเขียนโปรแกรมอ่านค่าจาก C0 และ C1 แล้วนำมาคำนวณหาค่าโดยใช้เครื่องคอมพิวเตอร์

วงจรถับความถี่ใช้ไอซีเบอร์ 8254 ซึ่งเป็นวงจรถับความถี่ (Timer/Counter) ที่สามารถโปรแกรมการทำงานได้ด้วยไมโครโปรเซสเซอร์ โดยได้กำหนดโหมดการทำงานของวงจรถับแต่ละตัวดังนี้ C0 และ C1 ทำงานในโหมดศูนย์ ส่วน C2 ทำงานในโหมด 2 การกำหนดโหมดการทำงานของวงจรถับความถี่เช่นนี้ เป็นการกำหนดให้วงจรถับการรีเซ็ตของวงจรถับทุกครั้งเมื่อเริ่มต้นทำการแปลงสัญญาณทุกครั้งโดยอัตโนมัติ สัญญาณที่ใช้เป็นสัญญาณ CONVERT สร้างจากบิตศูนย์ของพอร์ต C (PC₀)

การใช้สัญญาณเกต "G" ที่มีคาบเวลา (Period) 20 มิลลิวินาทีนั้น เพื่อเป็นการตัดสัญญาณรบกวนที่อาจแทรกเข้ามาขณะทำการนับความถี่ ซึ่งอาจจะเป็นสัญญาณรบกวนเนื่องจากไฟฟ้าที่ใช้ตามบ้านที่มีความถี่ 50 Hz การตอบสนองความถี่เมื่อกำหนดคาบเวลาในการนับในลักษณะเช่นนี้แสดงดัง รูปที่ 5.4

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 5.4 กราฟแสดงการตอบสนองความถี่ของการแปลงสัญญาณอนาลอก เป็นดิจิทัลแบบอินทิเกรต

วงจรที่ออกแบบในโครงงานนี้ จะทำการแปลงสัญญาณอนาลอกไป เป็นสัญญาณดิจิทัลทุก ๆ 40 มิลลิวินาที ค่าความละเอียดของการนับความถี่คือ หนึ่งใน 60000 พัลส์ เมื่อทำการเปรียบเทียบความละเอียด และความเร็วในการแปลงสัญญาณกับการใช้วิธีการนับธรรมดาแล้ว จะได้ความละเอียดและความเร็วในการแปลงสัญญาณที่ดีกว่า ดังแสดงในตารางที่ 5.2

ความถี่เต็มสเกล	ลิเนียร์ลิต (%)	ความละเอียดในการแปลง (จำนวนบิต)	เวลาที่ใช้ (มิลลิวินาที)
การนับธรรมดา			
10 kHz	0.005	14	1.64
100 kHz	0.03	11	20.48
1 MHz	0.2	9	0.512
ratiometric			
10 kHz	0.005	14	20.0

ตารางที่ 5.2 แสดงการเปรียบเทียบระหว่างการนับธรรมดากับการนับแบบ

ratiometric

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับกวีใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


บทที่ 6

ผลการทดลองและสรุป

จากการออกแบบวงจรแปลงแรงดันไฟฟ้าเป็นความถี่โดยใช้ การนับความถี่แบบ ratiometric สามารถทำการเขียนโปรแกรมเพื่อควบคุมการทำงานของวงจรได้

ในการที่จะโปรแกรมการทำงานของวงจรที่ได้ออกแบบขึ้นนี้ จำเป็นจะต้องทราบแผนผังเวลาการทำงานของวงจรเสียก่อน และพลวัตร่างการดำเนินงานที่ต้องการ

6.1 แผนผังเวลาการทำงานของวงจร




รูปที่ 6.1 แสดงแผนผังเวลาการทำงานของวงจรแปลงแรงดันเป็นความถี่

จากแผนผังเวลาในรูปที่ 6.1 จะพบว่า ช่วงเวลาในการนับความถี่ของ VFC คือ ช่วงที่สัญญาณ SG มีสถานะลอจิกเป็น 1 ซึ่งใช้ในการกำหนดคาบเวลาในการแปลงสัญญาณโดยการนับได้โดยใช้ซอฟต์แวร์ และเราจะใช้แผนผังเวลานี้ในการออกแบบโปรแกรมที่ใช้งาน

เอกสารนี้เป็นเอกสารลิขสิทธิ์ของมหาวิทยาลัยเทคโนโลยีพระจอมเกล้าธนบุรี ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

6.2 โฟลว์ชาร์ตการทำงานของโปรแกรมที่ใช้



รูปที่ 6.2 แสดงโฟลว์ชาร์ตการทำงานของโปรแกรม

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น เมื่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

6.3 การทดสอบโปรแกรม

เมื่อทำการวิ่งโปรแกรมที่เขียนขึ้นตามโพล์ชาร์ตที่ออกแบบขึ้น ผลที่ได้จากการอ่านค่าแรงดันไฟฟ้าอินพุตพบว่าสามารถอ่านค่าแรงดันไฟฟ้าอินพุตได้ละเอียดเป็นระดับมิลลิโวลต์

6.4 บทสรุป

การดำเนินงานในโครงการงานพิเศษนี้ บรรลุตามจุดประสงค์ นั่นคือ สามารถสร้างการแปลงแรงดันไฟฟ้าเป็นความถี่ที่เชื่อมต่อกับ IBM PC/XT ที่ใช้หลักการนับความถี่แบบ ratiometric counting และสามารถโปรแกรมการทำงานของวงจรได้ ซึ่งความละเอียดในการอ่านค่าแรงดันไฟฟ้าอินพุตสามารถอ่านได้ ในระดับมิลลิโวลต์ และ เวลาที่ใช้สำหรับการแปลงสัญญาณอนาลอกเป็นดิจิทัลเท่ากับ 40 มิลลิวินาที

6.5 ข้อเสนอแนะ

การใช้วิธีการแปลงสัญญาณอนาลอกเป็นดิจิทัล โดยใช้หลักการแปลงแรงดันไฟฟ้าเป็นความถี่สามารถนำไปประยุกต์ใช้งานในด้านอื่น ๆ อีกมากที่ต้องการ ความละเอียดในการแปลงสูง ซึ่งในโครงการงานพิเศษนี้เป็นเพียงศึกษาเทคนิคที่ใช้ในการแปลงสัญญาณอนาลอกเป็นดิจิทัลโดยใช้หลักการแปลงแรงดันไฟฟ้าเป็นความถี่เพื่อให้ได้ความละเอียดในการแปลงที่สูงและอัตราเร็วในการแปลงที่สูงด้วย ซึ่งสามารถควบคุมความละเอียดในการแปลงโดยโปรแกรมผ่านเครื่อง IBM PC ดังนั้นการศึกษาในต่อ ๆ ไป สามารถทำการศึกษาหลักการออกแบบโปรแกรมที่ใช้งานเพื่อให้ได้ความละเอียดในการแปลงสัญญาณที่สูงขึ้น หรือศึกษาเพื่อนำไปประยุกต์ใช้งานทางด้านการประมวลผลสัญญาณทางดิจิทัล เป็นต้น



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



LM131A/LM131, LM231A/LM231, LM331A/LM331 Precision Voltage-to-Frequency Converters

General Description

The LM131/LM231/LM331 family of voltage-to-frequency converters are ideally suited for use in simple low-cost circuits for analog-to-digital conversion, precision frequency-to-voltage conversion, long-term integration, linear frequency modulation or demodulation, and many other functions. The output when used as a voltage-to-frequency converter is a pulse train at a frequency precisely proportional to the applied input voltage. Thus, it provides all the inherent advantages of the voltage-to-frequency conversion techniques, and is easy to apply in all standard voltage-to-frequency converter applications. Further, the LM131A/LM231A/LM331A attains a new high level of accuracy versus temperature which could only be attained with expensive voltage-to-frequency modules. Additionally the LM131 is ideally suited for use in digital systems at low power supply voltages and can provide low-cost analog-to-digital conversion in microprocessor-controlled systems. And, the frequency from a battery powered voltage-to-frequency converter can be easily channeled through a simple photoisolator to provide isolation against high common mode levels.


The LM131/LM231/LM331 utilizes a new temperature-compensated band-gap reference circuit, to provide excellent accuracy over the full operating temperature range, at power supplies as low as 4.0V. The precision timer circuit

has low bias currents without degrading the quick response necessary for 100 kHz voltage-to-frequency conversion. And the output is capable of driving 3 TTL loads, or a high voltage output up to 40V, yet is short-circuit-proof against V_{cc} .

Features

- Guaranteed linearity 0.01% max
- Improved performance in existing voltage-to-frequency conversion applications
- Split or single supply operation
- Operates on single 5V supply
- Pulse output compatible with all logic forms
- Excellent temperature stability, ± 50 ppm/ $^{\circ}$ C max
- Low power dissipation, 15 mW typical at 5V
- Wide dynamic range, 100 dB min at 10 kHz full scale frequency
- Wide range of full scale frequency, 1 Hz to 100 kHz
- Low cost

Typical Applications



$$I_{OUT} = \frac{V_{IN}}{202V} \cdot \frac{R_5}{R_1} \cdot \frac{1}{R_2}$$

T. 74-2600-1

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

*Use stable components with low temperature coefficients. See Typical Applications section.

**0.1 μF or 1 μF. See "Principles of Operation."

FIGURE 1. Simple Stand-Alone Voltage-to-Frequency Converter
with $\pm 0.02\%$ Typical Linearity ($f = 10$ Hz to 11 kHz)

LM131A/LM131/LM231A/LM231/LM331A/LM331

Absolute Maximum Ratings (Note 1)

If Military/Aerospace specified devices are required, contact the National Semiconductor Sales Office/Distributors for availability and specifications.

	LM131A/LM131	LM231A/LM231	LM331A/LM331
Supply Voltage	40V	40V	40V
Output Short Circuit to Ground	Continuous	Continuous	Continuous
Output Short Circuit to V_{CC}	Continuous	Continuous	Continuous
Input Voltage	$-0.2V$ to $+V_S$	$-0.2V$ to $+V_S$	$-0.2V$ to $+V_S$
Operating Ambient Temperature Range	T_{MIN} T_{MAX} $-55^{\circ}C$ to $+125^{\circ}C$	T_{MIN} T_{MAX} $-25^{\circ}C$ to $+85^{\circ}C$	T_{MIN} T_{MAX} $0^{\circ}C$ to $+70^{\circ}C$
Power Dissipation (P_D at $25^{\circ}C$) and Thermal Resistance (θ_{JA})	(H Package) P_D θ_{JA} (N Package) P_D θ_{JA}	670 mW 150°C/W 570 mW 150°C/W 500 mW 155°C/W	570 mW 150°C/W 500 mW 155°C/W
Lead Temperature (Soldering, 10 sec.)			
Dual-In-Line Package (Plastic)	260°C	260°C	260°C
Metal Can Package (TO-5)	260°C	260°C	260°C
ESD Susceptibility (Note 4)	TBD V	TBD V	TBD V

Electrical Characteristics $T_A = 25^{\circ}C$ unless otherwise specified (Note 2)

Parameter	Conditions	Min	Typ	Max	Units
VFC Non-Linearity (Note 3)	$4.5V \leq V_S \leq 20V$		± 0.003	± 0.01	% Full-Scale
	$T_{MIN} \leq T_A \leq T_{MAX}$		± 0.006	± 0.02	% Full-Scale
VFC Non-Linearity In Circuit of Figure 1	$V_S = 15V, f = 10 \text{ Hz to } 11 \text{ kHz}$		± 0.024	± 0.14	% Full-Scale
Conversion Accuracy Scale Factor (Gain) LM131, LM131A, LM231, LM231A LM331, LM331A	$V_{IN} = -10V, R_S = 14 \text{ k}\Omega$	0.95	1.00	1.05	kHz/V
		0.90	1.00	1.10	
Temperature Stability of Gain LM131/LM231/LM331 LM131A/LM231A/LM331A	$T_{MIN} \leq T_A \leq T_{MAX}, 4.5V \leq V_S \leq 20V$		± 30	± 150	ppm/°C
			± 20	± 50	
Change of Gain with V_S	$4.5V \leq V_S \leq 10V$ $10V \leq V_S \leq 40V$		0.01	0.1	% / V
			0.006	0.06	
Rated Full-Scale Frequency	$V_{IN} = -10V$	10.0			kHz
Gain Stability vs Time (1000 Hrs)	$T_{MIN} \leq T_A \leq T_{MAX}$		± 0.02		% Full-Scale
Overrange (Beyond Full-Scale) Frequency	$V_{IN} = -11V$	10			%
INPUT COMPARATOR					
Offset Voltage LM131/LM231/LM331 LM131A/LM231A/LM331A	$T_{MIN} \leq T_A \leq T_{MAX}$ $T_{MIN} \leq T_A \leq T_{MAX}$		± 3	± 10	mV
			± 4	± 14	mV
			± 3	± 10	mV
Bias Current			-80	-300	nA
Offset Current			± 8	± 100	nA
Common-Mode Range	$T_{MIN} \leq T_A \leq T_{MAX}$	-0.2		$V_{CC} - 2.0$	V
TIMER					
Timer Threshold Voltage, Pin 5		0.63	0.667	0.70	$\times V_S$
Input Bias Current, Pin 5 All Devices LM131/LM231/LM331 LM131A/LM231A/LM331A	$V_S = 15V$ $0V \leq V_{PIN 5} \leq 9.9V$ $V_{PIN 5} = 10V$ $V_{PIN 5} = 10V$		± 10	± 100	nA
			200	1000	nA
			200	500	nA
V_{SAT} PIN 5 (Reset)	$I = 5 \text{ mA}$		0.22	0.5	V

Electrical Characteristics $T_A = 25^\circ\text{C}$ unless otherwise specified (Note 2) (Continued)

Parameter	Conditions	Min	Typ	Max	Units
CURRENT SOURCE (Pin 1)					
Output Current LM131, LM131A, LM231, LM231A LM331, LM331A	$R_S = 14\text{ k}\Omega, V_{PIN1} = 0$	126 116	135 136	144 156	μA μA
Change with Voltage	$0V \leq V_{PIN1} \leq 10V$		0.2	1.0	μA
Current Source OFF Leakage LM131, LM131A LM231, LM231A, LM331, LM331A All Devices	$T_A = T_{MAX}$		0.01 0.02 2.0	1.0 10.0 50.0	nA nA nA
Operating Range of Current (Typical)			(10 to 500)		μA
REFERENCE VOLTAGE (Pin 2)					
LM131, LM131A, LM231, LM231A LM331, LM331A		1.76 1.70	1.89 1.89	2.02 2.08	V_{DC} V_{DC}
Stability vs Temperature			± 60		ppm/ $^\circ\text{C}$
Stability vs Time, 1000 Hours			± 0.1		%
LOGIC OUTPUT (Pin 3)					
V_{SAT}	$I = 5\text{ mA}$ $I = 3.2\text{ mA}$ (2 TTL Loads), $T_{MIN} \leq T_A \leq T_{MAX}$		0.15 0.10	0.50 0.40	V V
OFF Leakage			± 0.05	1.0	μA
SUPPLY CURRENT					
LM131, LM131A, LM231, LM231A LM331, LM331A	$V_S = 5V$ $V_S = 40V$ $V_S = 5V$ $V_S = 40V$	2.0 2.5 1.5 2.0	3.0 4.0 3.0 4.0	4.0 6.0 6.0 8.0	mA mA mA mA

Note 1: Absolute Maximum Ratings indicate limits beyond which damage to the device may occur. DC and AC electrical specifications do not apply when operating the device beyond its specified operating conditions.

Note 2: All specifications apply in the circuit of Figure 3, with $4.0V \leq V_S \leq 40V$, unless otherwise noted.

Note 3: Nonlinearity is defined as the deviation of I_{OUT} from $V_{IN} \times (10\text{ kHz} / 10\text{ V}_{DC})$ when the circuit has been trimmed for zero error at 10 kHz and at 10 kHz, over the frequency range 1 Hz to 11 kHz. For the timing capacitor, C_T , use NPO ceramic, Teflon®, or polystyrene.

Note 4: Human body model, 100 pF discharged through a 1.5 k Ω resistor.

Functional Block Diagram




FIGURE 1a

76-0056A-2

Distributors for
LM331A/LM331
40V
Continuous
Continuous
 $-0.2V$ to $+V_S$
 T_{MIN} T_{MAX}
 0°C to $+70^\circ\text{C}$

570 mW
 150°C/W
500 mW
 155°C/W

260 $^\circ\text{C}$
260 $^\circ\text{C}$
TBD V


Max	Units
± 0.01	% Full-Scale
± 0.02	% Full-Scale
± 0.14	% Full-Scale
1.05	kHz/V
1.10	kHz/V
± 150	ppm/ $^\circ\text{C}$
± 50	ppm/ $^\circ\text{C}$
0.1	%/V
0.06	%/V
	kHz
	% Full-Scale
	%
± 10	mV
± 14	mV
± 10	mV
-300	nA
± 100	nA
$V_{CC} - 2.0$	V
0.70	$\times V_S$
± 100	nA
1000	nA
500	nA
0.5	V

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


Typical Performance Characteristics

(All electrical characteristics apply for the circuit of Figure 3, unless otherwise noted.)


Nonlinearity Error, LM131 Family, as Precision V-to-F Converter (Figure 3)




Nonlinearity Error, LM131 Family




Nonlinearity vs Power Supply Voltage




Frequency vs Temperature, LM131A




VREF vs Temperature, LM131A




Output Frequency vs Vsupply




100 kHz Nonlinearity Error, LM131 Family (Figure 4)




Nonlinearity Error, LM131 (Figure 1)




Input Current (Pins 6, 7) vs Temperature




Power Drain vs Vsupply



Output Saturation Voltage vs Iout (Pin 3)



Nonlinearity Error, Precision F-to-V Converter (Figure 6)



TL/H/5680-3

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Typical Applications (Continued)

PRINCIPLES OF OPERATION OF A SIMPLIFIED VOLTAGE-TO-FREQUENCY CONVERTER

The LM131 is a monolithic circuit designed for accuracy and versatile operation when applied as a voltage-to-frequency (V-to-F) converter or as a frequency-to-voltage (F-to-V) converter. A simplified block diagram of the LM131 is shown in Figure 2 and consists of a switched current source, input comparator, and 1-shot timer.

The operation of these blocks is best understood by going through the operating cycle of the basic V-to-F converter, Figure 2, which consists of the simplified block diagram of the LM131 and the various resistors and capacitors connected to it.

The voltage comparator compares a positive input voltage, V_1 , at pin 7 to the voltage, V_x , at pin 6. If V_1 is greater, the comparator will trigger the 1-shot timer. The output of the timer will turn ON both the frequency output transistor and the switched current source for a period $t = 1.1 R_1 C_1$. During this period, the current i will flow out of the switched current source and provide a fixed amount of charge, $Q = i \times t$, into the capacitor, C_1 . This will normally charge V_x up to a higher level than V_1 . At the end of the timing period, the current i will turn OFF, and the timer will reset itself.

Now there is no current flowing from pin 1, and the capacitor C_1 will be gradually discharged by R_1 until V_x falls to the level of V_1 . Then the comparator will trigger the timer and start another cycle.

The current flowing into C_1 is exactly $I_{AVE} = i \times (1.1 \times R_1 C_1) \times f$, and the current flowing out of C_1 is exactly $V_x / R_1 \approx V_{IN} / R_1$. If V_{IN} is doubled, the frequency will double to maintain this balance. Even a simple V-to-F converter can provide a frequency precisely proportional to its input voltage over a wide range of frequencies.




FIGURE 2. Simplified Block Diagram of Stand-Alone Voltage-to-Frequency Converter Showing LM131 and External Components

DETAIL OF OPERATION, FUNCTIONAL BLOCK DIAGRAM (FIGURE 1a)

The block diagram shows a band gap reference which provides a stable $1.9 V_{DC}$ output. This $1.9 V_{DC}$ is well regulated over a V_S range of 3.9V to 40V. It also has a flat, low temperature coefficient, and typically changes less than $1/2\%$ over a $100^\circ C$ temperature change.

The current pump circuit forces the voltage at pin 2 to be at 1.9V, and causes a current $i = 1.90V/R_S$ to flow. For $R_S = 14k$, $i = 135 \mu A$. The precision current reflector provides a current equal to i to the current switch. The current switch switches the current to pin 1 or to ground depending on the state of the R_S flip-flop.

The timing function consists of an R_S flip-flop, and a timer comparator connected to the external $R_1 C_1$ network. When the input comparator detects a voltage at pin 7 higher than pin 6, it sets the R_S flip-flop which turns ON the current switch and the output driver transistor. When the voltage at pin 5 rises to $1/2 V_{CC}$, the timer comparator causes the R_S flip-flop to reset. The reset transistor is then turned ON and the current switch is turned OFF.

However, if the input comparator still detects pin 7 higher than pin 6 when pin 5 crosses $1/2 V_{CC}$, the flip-flop will not be reset, and the current at pin 1 will continue to flow, in its attempt to make the voltage at pin 6 higher than pin 7. This condition will usually apply under start-up conditions or in the case of an overload voltage at signal input. It should be noted that during this sort of overload, the output frequency will be 0; as soon as the signal is restored to the working range, the output frequency will be resumed.

The output driver transistor acts to saturate pin 3 with an ON resistance of about 50Ω . In case of overvoltage, the output current is actively limited to less than 50 mA.

The voltage at pin 2 is regulated at $1.90 V_{DC}$ for all values of i between $10 \mu A$ to $500 \mu A$. It can be used as a voltage reference for other components, but care must be taken to ensure that current is not taken from it which could reduce the accuracy of the converter.

PRINCIPLES OF OPERATION OF BASIC VOLTAGE-TO-FREQUENCY CONVERTER (FIGURE 1)

The simple stand-alone V-to-F converter shown in Figure 1 includes all the basic circuitry of Figure 2 plus a few components for improved performance.

A resistor, $R_{IN} = 100 k\Omega \pm 10\%$, has been added in the path to pin 7, so that the bias current at pin 7 ($-80 nA$ typical) will cancel the effect of the bias current at pin 6 and help provide minimum frequency offset.

The resistance R_S at pin 2 is made up of a $12 k\Omega$ fixed resistor plus a $5 k\Omega$ (cermet, preferably) gain adjust rheostat. The function of this adjustment is to trim out the gain tolerance of the LM131, and the tolerance of R_1 , R_L and C_1 .


```
Program VFC;
```

```
USES Crt,Dos,Graph;
```

```
VAR
```

```
    Gd,Gm,error : integer;
```

```
    Vi          : real;
```

```
    x,y         : integer;
```

```
    flag1,flag2 : integer;
```

```
    controlword : word;
```

```
CONST
```

```
    c0 = $304;      port_a = $300;
```

```
    c1 = $305;      port_b = $301;
```

```
    c2 = $306;      port_c = $302;
```

```
    cwr = $307;     contrl = $303;
```

```
    c0_m0 = $30;    c2_m2 = $B4;
```

```
    c1_m0 = $70;    c2_m4 = $B8;
```

```
                    c2_m5 = $BA;
```

```
{ ----port_a,port_c : out , port_b :in ---- }
```

```
    ct155 = $82;
```

```
{----- parameter for set8255A procedure -----}
```

```
    Base8255 : word = $300;
```

```
Type
```

```
    Flag8255IO = (Input,Output);
```

```
    bit        = 0..1;
```

```
    addbit     = 1..7;
```

```
Procedure Set8255IO(AIO, BIO, ClowerIO, CupperIO : Flag8255IO;
```

```
                var controlword : word);
```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Var

IOcontrol : Byte;

Abit, Bbit, Clowerbit, Cupperbit : Integer;

Begin

{-----INITIALIZES USING MODE 0 ONLY -----}

IOcontrol := \$80; { set high bit for IO option }

IF AIO = Input THEN Abit := 1 ELSE Abit := 0;

IF BIO = Input THEN Bbit := 1 ELSE Bbit := 0;

IF ClowerIO = input THEN Clowerbit := 1 else Clowerbit := 0;

IF CupperIO = input THEN Cupperbit := 1 else Cupperbit := 0;

IOcontrol := IOcontrol OR (Abit SHL 4) OR (Bbit SHL 1) OR
(Cupperbit SHL 3) OR (Clowerbit);

controlword := IOcontrol;

End;

Procedure setscale;

Var

y0,y1 : integer;

st : String;

begin

settextstyle(0,0,1);

rectangle(20,0,getmaxx,getmaxy-10);

y1 := 0;

for y0 := 1 to 11 do

begin

str(y0-1,st);

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

outtextxy(0,getmaxy - 17 - y1,st);
outtextxy(15,getmaxy - 17 - y1,'_');
y1 := y0 *(10000 div (getmaxy - 48));

```

```
end;
```

```
end;
```

```
Procedure initializeIO;
```

```
begin
```

```

{----- set I/O mode 0 for 8255A -----}
set8255IO (output,input,output,output,controlword);
Port[contrl] := controlword;
{----- set counter mode and initialize ----}
{----- for counter 1 and counter 2 -----}
Port[cwr] := c0_m0;
Port[c0] := $FF; {lo byte}
Port[c0] := $FF; {hi byte}
Port[cwr] := c1_m0;
Port[c1] := $FF;
Port[c1] := $FF;
{----- set period 20 ms for counter 2 -----}
Port[cwr] := c2_m2;
Port[c2] := $60; { low byte }
Port[c2] := $EA; { high byte }

```

```
end;
```

```
Procedure startconvert;
```

```
begin
```

```

Port[port_c] := 0;
Port[port_c] := $FF;

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```
Port[port_c] := 0;
```

```
end;
```

```
Procedure ReadCounter(Var Vin : real);
```

```
Var
```

```
LB0, LB1, UB0, UB1 : real;
```

```
M, N, Fo : real;
```

```
begin
```

```
LB0 := Port[c0]; {Lo byte}
```

```
UB0 := Port[c0]; {Hi byte}
```

```
LB1 := Port[c1];
```

```
UB1 := Port[c1];
```

```
M := 65535 - ((UB0 * 256) + LB0); {VFC Freq}
```

```
N := 65535 - ((UB1 * 256) + LB1); {Clk Frea}
```

```
Fo := (M / N) * 3000000;
```

```
Vin := 1.18 * (Fo - 1100 );
```

```
writeln(' M = ', round(M), ' N = ', round(N), ' V = ', rou
```

```
end;
```

```
Procedure initCT0_CT1;
```

```
begin
```

```
{----- SET COUNTER 0 -----}
```

```
{Port[cwr] := c0_m0;}
```

```
Port[c0] := $FF; {lo byte}
```

```
Port[c0] := $FF; {hi byte}
```

```
{----- SET COUNTER 1 -----}
```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

Port[cwr] := c1_m0;
Port[c1] := $FF;
Port[c1] := $FF;

```

```
end;
```

```
Procedure initCT2;
```

```
begin
```

```
{----- SET COUNTER 2 -----}
```

```

Port[cwr] := c2_m2;
Port[c2] := $60;{ low byte }
Port[c2] := $EA;{ high byte }

```

```
end;
```

```
Procedure.opengraphic;
```

```
begin
```

```

Gd := detect;
initgraph(Gd,Gm,'A:');
error := graphresult;
if error <> grok then
begin
writeln('Error graph detect');
writeln('Abort ');
halt(1);

```

```
end;
```

```
end;
```

```
Procedure plot( y : real);
```

```
var
```

```

y1 : word;

```

```
begin
```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

y1 := round(y) div getmaxy - 10;
putpixel(x,getmaxy-10-y1,getmaxcolor);
end;

```

```

begin (Main)
  clrscr;
  initializeIO;
  port[port_c] := $00;
  while not keypressed do
  begin
    startconvert;
    (* //////////// check SG = 1 //////////// *)
    flag1 := Port[port_b];
    while (flag1 or $7F) < $FF do
    begin
      flag1 := Port[port_b];
    end;
    (* //////////////////////////////////////// *)

    delay(18);
    startconvert;
    (* //////////// check SG = 0 //////////// *)
    while (port[port_b] or $7F) <> $7F do
      begin end;
    (* //////////////////////////////////////// *)

    ReadCounter(Vi);

    initCT0_CT1;

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

while (port[port_b] or $7F) < $FF do
    begin end;
delay(18);
startconvert;
while (port[port_b] or $7F) <> $7F do
    begin end;
ReadCounter(Vi);
initCT0_CT1;
end;
readln;
end.

```



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เอกสารอ้างอิง

Avtar Singh and Walter A. Tribel, The 8088 Microprocessor Programming, Interfacing, Software, Hardware and Application., PP.298-311, Prentice-Hall, 1989.

Burr-Brown, The Handbook of Linear IC Application., PP.276-279, Burr-Brown Corporation, 1987.

Demas, J.N., Interfacing and Scientific Computing on Personal Computer., PP. 135-155, Allyn and Bacon Boston, 1990.

Engineering Staffs of Analog Device, Analog-Digital Conversion Handbook., PP. 473-511, Prentice-Hall, Englewood Cliffs, N.J., 1989.

เปรมจิตร วิสุมภิตศิริ, "พื้นฐานวงจรเอทดี ดีทูเอ(1)" เซมิคอนดักเตอร์อิเล็กทรอนิกส์ 102(2534): 272-279.

เปรมจิตร วิสุมภิตศิริ, "พื้นฐานวงจรเอทดี ดีทูเอ(2)" เซมิคอนดักเตอร์อิเล็กทรอนิกส์ 103(2534): 302-309.

ชื่อ นายสัมฤทธิ์ หอบรรลือกิจ

เลขประจำตัว 300822

เกิดเมื่อวันที่ 5 กุมภาพันธ์ 2512

การศึกษา

ระดับเตรียมอุดมศึกษา

โรงเรียนมัธยมวัดมกุฏกษัตริย์ จ. กรุงเทพมหานคร

ระดับอุดมศึกษา

เข้ารับการศึกษที่ สถาบันเทคโนโลยีพระจอมเกล้า

เจ้าคุณทหาร ลาดกระบัง เมื่อปี พ.ศ. 2530 และ

สำเร็จการศึกษาในปี พ.ศ. 2534

ผลงานด้านวิชาการ

ปีการศึกษา 2532 ฝึกงานที่สภาวิจัยแห่งชาติ

ปีการศึกษา 2533 ฝึกงานที่บริษัทฟิลิปส์แห่งประเทศไทย

และสัมมนาเรื่อง นิวเคลียร์แม็กเนติกส์เรโซแนนซ์