การออกแบบวงจรกรองความถี่ต่ำผ่านขั้นบันไดโดยใช้ฟังก์ชันไบควอต

DESIGN OF LADDER LOW-PASS FILTER BASED ON BIQUAD FUNCTIONS

วิทยานิพนธ์นี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรปริญญาวิศวกรรมศาสตรมหาบัณฑิต
สาขาวิชาวิศวกรรมโทรคมนาคม
คณะวิศวกรรมศาสตร์
สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง
พ.ศ. 2560
KMITL-2017-EN-M-010-075

การออกแบบวงจรกรองความถี่ต่ำผ่านขั้นบันไดโดยใช้ฟังก์ชันไบควอต

DESIGN OF LADDER LOW-PASS FILTER BASED ON BIQUAD FUNCTIONS

ณัฐพล หาญเดชานนท์
NATTHAPHON HANDECHANON

วิทยานิพนธ์นี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรปริญญาวิศวกรรมศาสตรมหาบัณฑิต
สาขาวิชาวิศวกรรมโทรคมนาคม
คณะวิศวกรรมศาสตร์
สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง
พ.ศ. 2560

KMITL-2017-EN-M-010-075

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

DESIGN OF LADDER LOW-PASS FILTER BASED ON BIQUAD FUNCTIONS

NATTHAPHON HANDECHANON

A THESIS SUBMITTED IN PARTIAL FULFILLMENT
OF THE REQUIREMENTS FOR THE DEGREE OF
MASTER OF ENGINEERING IN TELECOMMUNICATIONS ENGINEERING
FACULTY OF ENGINEERING
KING MONGKUT'S INSTITUTE OF TECHNOLOGY LADKRABANG
2017
KMITL-2017-EN-M-010-075

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

COPYRIGHT 2017
FACULTY OF ENGINEERING
KING MONGKUT'S INSTITUTE OF TECHNOLOGY LADKRABANG

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

คณะวิศวกรรมศาสตร์
สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง
ใบรับรองวิทยานิพนธ์

หัวข้อวิทยานิพนธ์ การออกแบบวงจรกรองความถี่ต่ำผ่านขั้นบันไดโดยใช้ฟังก์ชันไบควอต
Thesis Title Design of Ladder Low-Pass Filter based on Biquad Functions
นักศึกษา นายณัฐพล หาญเดชานนท์
รหัสประจำตัว 58601141
ปริญญา วิศวกรรมศาสตรมหาบัณฑิต
สาขาวิชา วิศวกรรมโทรคมนาคม
อาจารย์ที่ปรึกษาวิทยานิพนธ์ รศ.ดร.พิพัฒน์ พรหมมี
หมายเลขวิทยานิพนธ์ KMITL-2017-EN-M-010-075

คณะกรรมการสอบวิทยานิพนธ์		ลายมือชื่อ
รศ.ดร.มนตรี	ศิริปรัชญานันท์	
ผศ.ดร.สิรภพ	ตู้ประกาย	
ผศ.ดร.พิเชฐ	ม่วงนวล	
ผศ.ดร.มนตรี	คำเงิน	
รศ.ดร.พิพัฒน์	พรหมมี	

วัน / เดือน/ ปี ที่สอบ วันอังคารที่ 18 กรกฎาคม พ.ศ. 2560 เวลา 13.00-15.00 น.
สถานที่สอบ ณ อาคารเฉลิมพระเกียรติห้อง HM-303

สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง
KING MONGKUT'S INSTITUTE OF TECHNOLOGY LADKRABANG

คณะวิศวกรรมศาสตร์ รับรองแล้ว

(รองศาสตราจารย์ ดร. คมสัน มาลีสี)

คณบดี คณะวิศวกรรมศาสตร์

วันที่ 18 กรกฎาคม พ.ศ. 2560

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

หัวข้อวิทยานิพนธ์	การออกแบบวงจรกรองความถี่ต่ำผ่านขั้นบันไดโดยใช้ฟังก์ชันไบควอต
นักศึกษา	นายณัฐพล หาญเดชานนท์
รหัสประจำตัว	58601141
ปริญญา	วิศวกรรมศาสตรมหาบัณฑิต
สาขาวิชา	วิศวกรรมโทรคมนาคม
พ.ศ.	2560
อาจารย์ที่ปรึกษาวิทยานิพนธ์	รศ.ดร. พิพัฒน์ พรหมมี

บทคัดย่อ

วิทยานิพนธ์นี้นำเสนอการสังเคราะห์วงจรกรองความถี่ต่ำผ่านอันดับสูงแบบขั้นบันไดด้วยหลักการไบควอตฟังก์ชันโดยใช้มอสทรานซิสเตอร์ และ ตัวเก็บประจุแบบต่อกราวด์ การออกแบบวงจรกรองความถี่ต่ำผ่านขั้นบันไดจะใช้หลักการวิเคราะห์แบบกระแสเมชในวงจร RLC ต้นแบบ เพื่อให้ได้ฟังก์ชันในรูปไบควอต โดยฟังก์ชันไบควอตที่วิเคราะห์ได้สามารถสร้างจากมอสทรานซิสเตอร์ วงจรกรองความถี่ต่ำผ่านที่นำเสนอจะมี 2 ส่วน คือ วงจรกรองความถี่ต่ำผ่านอันดับสาม ซึ่งใช้ทรานซิสเตอร์ทั้งสิ้น 22 ตัว และ วงจรกรองความถี่ต่ำผ่านอันดับห้า ซึ่งใช้ทรานซิสเตอร์ทั้งสิ้น 40 ตัว โดยวงจรกรองความถี่ต่ำผ่านทั้งสองได้จำลองการทำงานโดยโปรแกรม PSpice ภายใต้เทคโนโลยี CMOS 0.25μm และ แรงดันไฟเลี้ยง 1V พบว่ามีประสิทธิภาพสอดคล้องกับวงจรกรองต้นแบบ สามารถปรับค่าได้ทางอิเล็กทรอนิกส์ ด้วยกระแสไบอัส 1 μA -100 μA โดยวงจรจะมีการตอบสนองทางความถี่ ตั้งแต่ 30kHz ถึง 30MHz และ มีการสูญเสียกำลังงานสูงสุดที่ 2.4mW สำหรับวงจรกรองความถี่ต่ำผ่านอันดับสาม และ 20kHz ถึง 20MHz และมีการสูญเสียกำลังงานสูงสุดที่ 4.8mW สำหรับวงจรกรองความถี่ต่ำผ่านอันดับห้า

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Thesis	Design Of Ladder Low-Pass Filter Based on Biquad Functions
Student	Mr. Natthaphon Handechanon
Student ID.	58601141
Degree	Master of Engineering
Program	Telecommunications Engineering
Year	2017
Thesis Advisor	Assoc. Prof. Dr. Pipat Prommee

ABSTRACT

This thesis presents a simulating high-order low-pass (LP) ladder filter based on biquad functions. The biquad functions are realized by MOS transistor and grounded capacitors. The mesh current analysis method is used to analyze the RLC prototype for obtaining the biquad functions. The biquad functions are realized by MOS transistor. The third-order LP filter with 20 transistors and fifth-order LP filter with 40 transistors are realized and simulated by using PSpice based on 0.25 μm and 1V power supply. The performance of filters is agreeable with the RLC prototype. The tunability feature can be achieved by adjusting the bias current from 1-100μA. The frequency response of third-order and fifth-order filters can be obtained from 30kHz to 30MHz and 20kHz to 20MHz, respectively. The power consumptions of third-order and fifth-order are investigated around 2.4mW and 4.8mW, respectively.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

กิตติกรรมประกาศ

ผู้เขียนขอกราบขอบพระคุณ รศ.ดร. พิพัฒน์ พรหมมี อาจารย์ผู้ควบคุมวิทยานิพนธ์เป็นอย่างสูง ที่ช่วยกรุณาให้คำแนะนำ แนวทางในการแก้ไขปัญหา รวมทั้งฝึกฝนให้ผู้เขียนมีความสามารถในการทำวิทยานิพนธ์ได้อย่างมีประสิทธิภาพและราบรื่นตลอดระยะเวลาที่ศึกษา รวมทั้งยังกรุณาให้คำปรึกษาในหน้าที่การงาน รวมไปถึงหลักการในการดำเนินชีวิตให้แก่ผู้เขียนอีกด้วย

สุดท้ายนี้ผู้เขียนหวังว่าวิทยานิพนธ์ฉบับนี้จะเป็นประโยชน์ต่อผู้อ่านไม่มากก็น้อย หากมีข้อผิดพลาดประการใดผู้เขียนต้องขออภัยมา ณ ที่นี้ด้วย

ณัฐพล หาญเดชานนท์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญ

บทคัดย่อภาษาไทย..... I
บทคัดย่อภาษาอังกฤษ..... II
กิตติกรรมประกาศ..... III
สารบัญ..... IV
สารบัญตาราง..... VI
สารบัญรูป..... VII

บทที่ 1 บทนำ.....1

1.1 ความเป็นมาและความสำคัญของปัญหา 1
1.2 ความมุ่งหมายและวัตถุประสงค์ของวิทยานิพนธ์.....1
1.3 หลักการใหม่ที่นำเสนอในวิทยานิพนธ์ 1
1.4 ขอบเขตของวิทยานิพนธ์ 2
1.5 รายละเอียดในวิทยานิพนธ์.....2
บทที่ 2 ทฤษฎีที่เกี่ยวข้อง 3

2.1 บทนำ 3
2.2 ข้อเปรียบเทียบระหว่างวงจรรวมกับวงจรดีสครีท 4
2.3 โครงสร้างและการทำงานของมอสทรานซิสเตอร์.....5
2.2 วงจรกรองความถี่ (Filter).....12
2.2.1 วงจรกรองความถี่ต่ำผ่าน (อินทิเกรเตอร์ชนิดสูญเสีย).....15
2.2.2 การสร้างอินทิเกรเตอร์ชนิดไม่สูญเสียจากอินทิเกรเตอร์ชนิดสูญเสีย 18
2.3 วงจรกรองความถี่แบบไบควอต (Biquad Filter).....19
2.4 วงจรกรองความถี่ต่ำผ่านแบบ Chebyshev 20
2.5 หลักการสังเคราะห์ตัวแปรแบบกระแสเมซ.....25
บทที่ 3 งานวิจัยที่เกี่ยวข้อง.....27

3.1 บทนำ 27
3.2 วงจรกรองความถี่แบบขั้นบันไดโดยใช้สวิตซ์กระแส CMOS.....27
3.3 วงจรกรองความถี่ต่ำผ่านรูปแบบกระแสแบบขั้นบันได Leapfrog โดยใช้ CDBAs 29
3.4 การออกแบบวงจรกรองความถี่แบบ Log-domain คลาส AB พลังงานต่ำ 1.2 V โดยใช้ BiCMOS..32
3.6 บทสรุป.....34
บทที่ 4 การสังเคราะห์วงจรกรองความถี่ต่ำผ่านอันดับสูงโดยใช้มอสทรานซิสเตอร์ไบควอต 35

4.1 บทนำ 35
4.2 วงจรอินทิเกรเตอร์โดยใช้มอสทรานซิสเตอร์.....35

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญ(ต่อ)

4.2.1 อินทิเกรเตอร์ชนิดสูญเสียโดยใช้มอสทรานซิสเตอร์ 35
4.2.2 อินทิเกรเตอร์ชนิดไม่สูญเสียโดยใช้มอสทรานซิสเตอร์ 36
4.3 การสร้างวงจรกรองความถี่แบบไบควอต (Biquad Filter) 37
4.4 การออกแบบวงจรกรองความถี่ต่ำผ่านอันดับสูงโดยใช้วิธีการสังเคราะห์แบบกระแสเมซ 39
4.4.1 วงจรกรองความถี่ต่ำผ่านอันดับสามชนิดขั้นบันได 39
4.4.2 วงจรกรองความถี่ต่ำผ่านอันดับห้าชนิดขั้นบันได 40
4.5. วงจรกรองความถี่ต่ำผ่านอันดับสูงโดยใช้มอสทรานซิสเตอร์ไบควอต 42
4.5.1 วงจรกรองความถี่ต่ำผ่านอันดับสามชนิดขั้นบันไดโดยใช้มอสทรานซิสเตอร์ไบควอต 42
4.5.2 วงจรกรองความถี่ต่ำผ่านอันดับห้าชนิดขั้นบันไดโดยใช้มอสทรานซิสเตอร์ไบควอต 42
4.6. การจำลองการทำงานของวงจร 43
4.6.1 การจำลองการทำงานของวงจรกรองความถี่ต่ำผ่านอันดับสามชนิดขั้นบันไดโดยใช้มอสทรานซิสเตอร์ไบควอต 43
4.6.2 การจำลองการทำงานของวงจรกรองความถี่ต่ำผ่านอันดับห้าชนิดขั้นบันไดโดยใช้มอสทรานซิสเตอร์ไบควอต 46
4.7. บทสรุป 48
บทที่ 5 บทสรุปและข้อเสนอแนะ 49
5.1 บทสรุปการวิจัย 49
5.2 ข้อเสนอแนะ 49
เอกสารอ้างอิง 50
เอกสารอ้างอิง(ต่อ) 51
ภาคผนวก 52
ภาคผนวก ก. โปรแกรม PSpice ที่ใช้ในการวิเคราะห์ 53
ภาคผนวก ข. ผลงานที่ได้รับการตีพิมพ์ระหว่างศึกษา 57

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญตาราง

ตารางที่ 2.1 ค่าอุปกรณ์สำหรับวงจรกรองความถี่ต่ำผ่านเชบีเชฟ มีค่าการกระเพื่อมเท่ากับ $0.1dB$ 24
ตารางที่ 2.2 ค่าอุปกรณ์สำหรับวงจรกรองความถี่ต่ำผ่านเชบีเชฟ มีค่าการกระเพื่อมเท่ากับ $0.5dB$ 24
ตารางที่ 2.3 ค่าอุปกรณ์สำหรับวงจรกรองความถี่ต่ำผ่านเชบีเชฟ มีค่าการกระเพื่อมเท่ากับ $1dB$ 24
ตารางที่ 5.1 ตารางเปรียบเทียบคุณลักษณะของวงจรกรองความถี่ต่ำผ่านอันดับสูง.....49

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญรูป

รูปที่ 2.1 กระบวนการผลิตไอซีแบบต่าง ๆ 4
รูปที่ 2.2 โครงสร้างของมอสทรานซิสเตอร์ 5
รูปที่ 2.3 การทำงานของตัวเก็บประจุในรูปแบบแรงดันของโครงสร้างมอส 6
รูปที่ 2.4 มอสทรานซิสเตอร์ 6
รูปที่ 2.5 มอสในกรณีที่อิ่มตัว (Saturation : Pinch-off) 8
รูปที่ 2.6 ความสัมพันธ์ของกระแสเดรนกับแรงดันที่ขาเกต 9
รูปที่ 2.7 ความสัมพันธ์ของกระแสเดรนและแรงดันขาเดรนกับซอส 9
รูปที่ 2.8 สัญลักษณ์ของมอสเฟทชนิดต่างๆ 11
รูปที่ 2.9 ผลตอบสนองทางขนาดของวงจรกรองความถี่ต่ำผ่านแบบอุดมคติ 13
รูปที่ 2.10 ผลตอบสนองทางขนาดของวงจรกรองความถี่ต่ำผ่านแบบใช้งานจริง 13
รูปที่ 2.11 ผลตอบสนองทางขนาดของวงจรกรองความถี่สูงผ่านแบบอุดมคติและแบบใช้งานจริง 13
รูปที่ 2.12 ผลตอบสนองทางขนาดของวงจรกรองแถบความถี่ผ่านแบบอุดมคติและแบบใช้งานจริง 14
รูปที่ 2.13 ผลตอบสนองทางขนาดของวงจรกรองแถบความถี่หยุดแบบอุดมคติและแบบใช้งานจริง 14
รูปที่ 2.14 พล็อตขนาดของ $\frac{\alpha}{s+\alpha}$ 17
รูปที่ 2.15 พล็อตเฟสของ $\frac{\alpha}{s+\alpha}$ 17
รูปที่ 2.16 คุณสมบัติของวงจรกรองความถี่ต่ำผ่าน (LPF) 17
รูปที่ 2.17 บล็อกไดอะแกรมของอินทิเกรเตอร์ชนิดสูญเสีย 18
รูปที่ 2.18 การสร้างอินทิเกรเตอร์ชนิดไม่สูญเสียจากอินทิเกรเตอร์ชนิดสูญเสีย 18
รูปที่ 2.19 วงจรกรองไบควอตแบบที่หนึ่ง 19
รูปที่ 2.20 วงจรกรองไบควอตแบบที่สอง 20
รูปที่ 2.21 ค่าของ $C_n^2(\omega)$ เมื่อ $n=1,2,3,4$ 21
รูปที่ 2.22 ผลตอบสนองทางขนาดแบบเชบีเชฟ เมื่อ $\varepsilon=1, H_{\max}=1$ และ $n=2,5,10$ 21
รูปที่ 2.23 โครงข่าย RLC ชนิดขั้นบันไดต่อกัน n เมช 26
รูปที่ 2.24 บล็อกไดอะแกรมแบบกระแสเมช 26
รูปที่ 3.1 อินทิเกรเตอร์โดยใช้สวิตซ์กระแสถูกสร้างขึ้นมา โดยใช้ CMOS 27
รูปที่ 3.2 วงจรกรองความถี่ต่ำผ่านอันดับห้าแบบปลายปิดคู่โดยใช้ LC ต้นแบบ 28
รูปที่ 3.3 วงจรกรองความถี่ต่ำผ่านอันดับห้าแบบปลายปิดคู่โดยใช้สวิตซ์กระแส 28
รูปที่ 3.4 สัญลักษณ์ทางไฟฟ้าของ CDBA 29

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญรูป(ต่อ)

รูปที่ 3.5 โครงสร้างของ CDBA ที่สร้างจากไบโพหลาห์ทรานซิสเตอร์ 30
รูปที่ 3.6 โครงข่าย RLC ชนิดขั้นบันไดแบบปลายปิดคู่ 30
รูปที่ 3.7 บล็อกไดอะแกรมของวงจรกรองความถี่แบบ Leapfrog 31
รูปที่ 3.8 วงจรย่อยในการสร้างวงจรกรองความถี่แบบขั้นบันไดโดยใช้ CDBA 31
รูปที่ 3.9 วงจรกรองความถี่ต่ำผ่านอันดับห้าชนิดขั้นบันได Butterworth.....31
รูปที่ 3.10 วงจรกรองความถี่ต่ำผ่านอันดับห้าชนิดขั้นบันได Butterworth โดยใช้ CDBA 32
รูปที่ 3.11 วงจร Log domain อินทิเกรเตอร์พื้นฐาน.....32
รูปที่ 3.12 วงจร Log-domain อินทิเกรเตอร์คลาส AB แรงดันต่ำ โดยใช้ BiCMOS ที่มีหลายอินพุต 33
รูปที่ 3.13 วงจรกรองความถี่ต่ำผ่าน RLC อันดับสาม Chebyshev ชนิดขั้นบันไดต้นแบบ 33
รูปที่ 3.14 วงจรกรองความถี่แบบ Log-domain คลาส AB พลังงานต่ำ 1.2 V โดยใช้ BiCMOS 34
รูปที่ 4.1 วงจรอินทิเกรเตอร์ชนิดสูญเสียโดยใช้มอสทรานซิสเตอร์.....36
รูปที่ 4.2 วงจรเสมือนจากแบบจำลองสัญญาณขนาดเล็กของวงจรอินทิเกรเตอร์ชนิดสูญเสีย.....36
รูปที่ 4.3 วงจรอินทีเกรเตอร์แบบไม่สูญเสียโดยใช้มอสทรานซิสเตอร์.....36
รูปที่ 4.4 วงจรเสมือนจากแบบจำลองสัญญาณขนาดเล็กและบล็อกไดอะแกรมของอินทิเกรเตอร์ชนิดไม่สูญเสีย.....37
รูปที่ 4.5 บล็อกไดอะแกรมวงจรกรองไบควอตแบบที่หนึ่งโดยใช้มอสทรานซิสเตอร์ 38
รูปที่ 4.6 วงจรกรองไบควอตแบบที่หนึ่งโดยใช้มอสทรานซิสเตอร์ 38
รูปที่ 4.7 บล็อกไดอะแกรมวงจรกรองไบควอตแบบที่สองโดยใช้มอสทรานซิสเตอร์.....38
รูปที่ 4.8 วงจรกรองไบควอตแบบที่สองโดยใช้มอสทรานซิสเตอร์.....39
รูปที่ 4.9 วงจรกรองความถี่ต่ำผ่าน RLC อันดับสามชนิดขั้นบันไดต้นแบบการสังเคราะห์วงจรกรองความถี่ที่นำเสนอ 39
รูปที่ 4.10 บล็อกไดอะแกรมกระแสเมซวงจรวงจรกรองความถี่ต่ำผ่าน RLC อันดับสามชนิดขั้นบันไดต้นแบบ 40
รูปที่ 4.11 วงจรกรองความถี่ต่ำผ่าน RLC อันดับห้าชนิดขั้นบันไดต้นแบบการสังเคราะห์วงจรกรองความถี่ที่นำเสนอ 41
รูปที่ 4.12 บล็อกไดอะแกรมกระแสเมซวงจรกรองความถี่ต่ำผ่าน RLC อันดับห้าชนิดขั้นบันไดต้นแบบ.....41
รูปที่ 4.13 บล็อกไดอะแกรมวงจรกรองความถี่ต่ำผ่านอันดับสามที่นำเสนอ.....42
รูปที่ 4.14 บล็อกไดอะแกรมวงจรกรองความถี่ต่ำผ่านอันดับห้าที่นำเสนอ 43

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญรูป(ต่อ)

รูปที่ 4.15 ผลตอบสนองทางความถี่ของวงจรกรองความถี่ต่ำผ่านอันดับสามชนิดขั้นบันไดที่นำเสนอกับวงจรกรองความถี่ RLC ต้นแบบ 44
รูปที่ 4.16 ผลตอบสนองทางความถี่วงจรกรองความถี่ต่ำผ่านอันดับสามชนิดขั้นบันไดที่นำเสนอเมื่อปรับค่ากระแสไบอัส I_B 44
รูปที่ 4.17 การทดสอบแบบ Multi-tone กับวงจรกรองความถี่ต่ำผ่านอันดับสามชนิดขั้นบันไดที่นำเสนอ 45
รูปที่ 4.18 ผลการกรองสัญญาณความถี่สูงออกจากสัญญาณที่ต้องการจากวงจรกรองความถี่ต่ำผ่านอันดับสามชนิดขั้นบันไดที่นำเสนอ 45
รูปที่ 4.19 ผลตอบสนองทางความถี่ของวงจรกรองความถี่ต่ำผ่านอันดับห้าชนิดขั้นบันไดที่นำเสนอกับวงจรกรองความถี่ RLC ต้นแบบ 46
รูปที่ 4.20 ผลตอบสนองทางความถี่วงจรกรองความถี่ต่ำผ่านอันดับห้าชนิดขั้นบันไดที่นำเสนอเมื่อปรับค่ากระแสไบอัส I_B 47
รูปที่ 4.21 การทดสอบแบบ Multi-tone วงจรกรองความถี่ต่ำผ่านอันดับห้าชนิดขั้นบันไดที่นำเสนอ 47
รูปที่ 4.22 ผลการกรองสัญญาณความถี่สูงออกจากสัญญาณที่ต้องการจากวงจรกรองความถี่ต่ำผ่านอันดับห้าชนิดขั้นบันไดที่นำเสนอ 48

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 1
บทนำ

1.1 ความเป็นมาและความสำคัญของปัญหา

ในอดีตวงจรกรองความถี่จะใช้อุปกรณ์แพสซีฟ (RLC) เป็นหลัก ซึ่งเป็นที่ทราบดีว่าไม่เหมาะในการสร้างเป็นวงจรรวม จึงได้มีการพัฒนาเป็นการใช้วงจรแอกทีฟมาสร้างเป็นวงจรกรองความถี่ เช่น การออกแบบวงจรกรองความถี่อันดับที่หนึ่ง [1-2] การออกแบบวงจรกรองความถี่อันดับที่สอง [3-4] อีกทั้งงานวิจัยบางงานมีการเลียนแบบการทำงานวงจรกรองความถี่ อันดับที่ห้าแบบขั้นบันได [5-10] ได้มีการพัฒนาอย่างต่อเนื่อง เช่น วงจรกรองความถี่ต่ำผ่าน อันดับที่ห้า รูปแบบแรงดัน โดยออกแบบวงจรอินทีเกรเตอร์โดยใช้คุณสมบัติของวงจรขยายสัญญาณออปแอมป์ [5-7] และ โอทีเอ [8-10]

เป็นที่ทราบกันดีว่าวงจรรูปแบบแรงดันมีประสิทธิภาพด้อยกว่าวงจรในรูปแบบกระแส จึงได้มีงานวิจัยวงจรกรองความถี่รูปแบบกระแสอันดับสูงโดยใช้อุปกรณ์แอกทีฟ MOCC ออกมา [11] แต่ก็ยังต้องใช้ตัวต้านทานต่อเข้ากับวงจร ซึ่งทำให้วงจรมีอุปกรณ์พาสซีฟมากเกินไป จึงยังไม่เหมาะกับการสร้างเป็นวงจรรวมที่มีขนาดเล็ก

1.2 ความมุ่งหมายและวัตถุประสงค์ของวิทยานิพนธ์

ด้วยข้อจำกัดต่าง ๆ ของงานในอดีต งานวิจัยนี้จึงได้นำเสนอวงจรกรองความถี่ต่ำผ่านอันดับสูงรูปแบบกระแสปรับค่าได้โดยใช้เทคโนโลยีซีมอส ด้วยการสังเคราะห์จากโครงสร้างจากวงจรกรองความถี่ต่ำผ่านแบบ RLC ขั้นบันได โดยใช้ทฤษฎีวิเคราะห์ฟังก์ชันโครงข่ายไบควอต และ ออกแบบวงจรไบควอตจากมอสทรานซิสเตอร์ ใช้ตัวเก็บประจุแบบต่อกราวด์ วงจรใช้ไฟเลี้ยงต่ำ มีอัตราการใช้พลังงานที่ต่ำ มีย่านใช้งานที่กว้าง ผลตอบสนองทางความถี่สามารถปรับค่าได้ทางอิเล็กทรอนิกส์ จากการจำลองการทำงานของวงจรกรองความถี่ที่นำเสนอ ยืนยันได้ว่าสามารถทำงานได้เทียบเคียงกับวงจรกรองความถี่ต่ำผ่านต้นแบบได้เป็นอย่างดี

1.3 หลักการใหม่ที่นำเสนอในวิทยานิพนธ์

บทความนี้นำเสนอการสังเคราะห์วงจรกรองความถี่ต่ำผ่านอันดับสูงด้วยหลักการไบควอตโดยใช้มอสทรานซิสเตอร์เพียงอย่างเดียว หลักการวิเคราะห์วงจรโครงข่าย ได้ถูกนำมาใช้วิเคราะห์โครงข่าย RLC ต้นแบบ เพื่อให้ได้ฟังก์ชันโครงข่ายในรูปไบควอต โดยฟังก์ชันกรองแบบไบควอตทั้งหลายสามารถสร้างจากมอสทรานซิสเตอร์ ตามฟังก์ชันโครงข่ายที่วิเคราะห์ได้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

1.4 ขอบเขตของวิทยานิพนธ์

งานวิจัยนี้จึงได้นำเสนอวงจรกรองความถี่ต่ำผ่านอันดับสูงรูปแบบกระแสปรับค่าได้โดยใช้เทคโนโลยีซีมอส ด้วยการสังเคราะห์จากโครงสร้างจากวงจรกรองความถี่ต่ำผ่านแบบ RLC ขั้นบันได โดยใช้ทฤษฎีวิเคราะห์ฟังก์ชันโครงข่ายไบควอต และ ออกแบบวงจรไบควอตจากมอสทรานซิสเตอร์

วงจรกรองความถี่ต่ำผ่านที่นำเสนอมีประสิทธิภาพสอดคล้องกับวงจรกรองต้นแบบ สามารถปรับค่าได้ทางอิเล็กทรอนิกส์ ตั้งแต่ 10 kHz ถึง 10 MHz โดยปรับกระแสไบอัสตั้งแต่ 0.1 μA ถึง 100 μA ใช้ทรานซิสเตอร์แบบ NMOS ทั้งสิ้น 36 ตัว การจำลองการทำงานใช้เทคโนโลยี CMOS 0.25 μm

1.5 รายละเอียดในวิทยานิพนธ์

วิทยานิพนธ์ฉบับนี้ได้แบ่งเนื้อหาออกเป็น 5 บท ดังต่อไปนี้

บทที่ 1 กล่าวถึง ความเป็นมาและความสำคัญของปัญหา ความมุ่งหมายและวัตถุประสงค์ ของวิทยานิพนธ์ หลักการใหม่ที่นำเสนอในวิทยานิพนธ์ ขอบเขตของวิทยานิพนธ์

บทที่ 2 กล่าวถึง ทฤษฎีที่เกี่ยวข้อง ประกอบด้วย บทนำ ข้อเปรียบเทียบระหว่างวงจรรวมกับวงจรดีสครีท โครงสร้างและการทำงานของมอสทรานซิสเตอร์ วงจรกรองความถี่ วงจรกรองความถี่แบบไบควอต วงจรกรองความถี่ต่ำผ่านแบบ Chebyshev และหลักการสังเคราะห์ตัวแปรแบบกระแสเมซ

บทที่ 3 กล่าวถึง หลักการและงานวิจัยที่เคยถูกนำเสนอในอดีต

บทที่ 4 กล่าวถึง การสังเคราะห์วงจรกรองความถี่ต่ำผ่านอันดับสูงโดยใช้มอสทรานซิสเตอร์ไบควอต ประกอบด้วย บทนำ วงจรอินทิเกรเตอร์โดยใช้มอสทรานซิสเตอร์ การสร้างวงจรกรองความถี่แบบไบควอต (Biquad Filter) การออกแบบวงจรกรองความถี่ต่ำผ่านอันดับสูงโดยใช้วิธีการสังเคราะห์แบบกระแสเมซ วงจรกรองความถี่ต่ำผ่านอันดับสูงโดยใช้มอสทรานซิสเตอร์ไบควอต การจำลองการทำงานของวงจร และบทสรุป

บทที่ 5 กล่าวถึง บทสรุปและข้อเสนอแนะ ประกอบด้วย บทสรุปการวิจัย และข้อเสนอแนะ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 2
ทฤษฎีที่เกี่ยวข้อง

2.1 บทนำ

ไมโครอิเล็กทรอนิกส์ถูกใช้งานอย่างกว้างขวาง [12] มีกระบวนการผลิตหลายแบบ ในการสร้างอุปกรณ์ไมโครอิเล็กทรอนิกส์ในท้องตลาด กระบวนการผลิตไมโครอิเล็กทรอนิกส์หลัก ๆ และเป็นที่ยอมรับแสดงดังรูปที่ 2.1

ในการสร้างวงจรรวมขั้นต้น ระหว่างฐานรองแบบแอกทีฟและ Inert ในการสร้างวงจรรวมจำนวนมาก ๆ โดยทั่วไปจะใช้ฐานรองแบบแอกทีฟ การทำวงจรชนิดพิเศษหรือทำตามความต้องการเฉพาะหรือใช้งานจำนวนน้อย โดยมากจะใช้ฐานรองแบบ Inert ซึ่งการลงทุนผลิตในระยะหลัง ๆ นั้นมีต้นทุนไม่มากนัก ส่วนมากฐานรองแบบ Inert จะถูกใช้ในการผลิต Hybrid ไอซี แต่ต้นทุนในการผลิต Hybrid ไอซีนั้นยังต้องการงบประมาณค่อนข้างสูง

มีกระบวนการ 2 ชนิดที่ใช้ฐานรอง Inert คือ กระบวนการแบบฟิล์มบางและฟิล์มหนา ซึ่งมีข้อดีในการสร้างตัวต้านทานที่มีคุณสมบัติทางอุณหภูมิที่ดี ซึ่งในกระบวนการฐานรองแบบแอกทีฟนั้นทำได้ยาก

โดยทั่วไปฐานรองแอกทีฟจะใช้สารซิลิกอนหรือเจือสารซิลิกอน แม้ว่างานวิจัยในช่วงทศวรรษที่ผ่านมาจะพยายามใช้แกเลียมแอเซไนน์ (GaAs) กระบวนการซิลิกอนได้ถูกจำแนกออกเป็น 2 ประเภทด้วยกัน คือ กระบวนการแบบไบโพลาร์จะใช้ทรานซิสเตอร์ไบโพลาร์ (BJT) เป็นอุปกรณ์แอกทีฟพื้นฐาน ส่วนกระบวนการแบบมอสจะใช้อุปกรณ์ทรานซิสเตอร์มอสเฟท (MOSFET) ซึ่งบางครั้งอาจเรียกว่า IGFET (Insulated gate FET) เป็นอุปกรณ์แอกทีฟพื้นฐาน

กระบวนการไบโพลาร์เป็นที่นิยมกันอย่างแพร่หลายตั้งแต่ช่วงทศวรรษ 1960 จนถึงระยะต้น ๆ ของทศวรรษ 1970 เนื่องจากกระบวนการไบโพลาร์มีศักยภาพในการทำงานที่ความถี่สูงและมีข้อได้เปรียบหลายประการเช่นมีค่าทรานสคอนดักแตนซ์สูง ซึ่งเป็นข้อได้เปรียบในการประยุกต์ใช้งานเชิงเส้น อย่างไรก็ตามวงจรรวมของไบโพลาร์ใช้พลังงานค่อนข้างสูงและใช้เนื้อที่ในการวางอุปกรณ์ได้ไม่ดีเท่ากับกระบวนการแบบ MOS อุปกรณ์ลอจิกประเภท TTL, ELC และ I^2L เป็นอุปกรณ์ที่ผลิตด้วยไบโพลาร์ ไอซีที่ทำงานแบบเชิงเส้นหลายชนิดก็ถูกผลิตด้วยไบโพลาร์ แม้ว่าจะมีงานวิจัยจำนวนหนึ่งพยายามลดพื้นที่ชิปในกระบวนการไบโพลาร์ก็ตาม แต่เมื่อนำมาเทียบกับกระบวนการแบบ MOS กระบวนการผลิตไอซีด้วยไบโพลาร์นั้นก็ยังถือว่ามีขนาดใหญ่มาก แต่อย่างไรก็ตามก็ยังมีการวิจัย พัฒนา และออกแบบโดยใช้ไบโพลาร์เป็นทรานซิสเตอร์กำลังและอุปกรณ์ควบคุมกำลังอยู่

กระบวนการแบบ MOS แบ่งออกเป็น 3 ประเภทได้แก่ NMOS PMOS และ CMOS พื้นฐานในกระบวนการแบบ MOS คือ p-channel และ n-channel กรณี PMOS เป็นการสร้างวงจรด้วย p-channel FETs เท่านั้น โดยที่กระบวนการแบบ PMOS เป็นกระบวนการออกแบบ MOS ที่ใช้มาในอดีต แต่ในปัจจุบันหาพบได้ยากเนื่องจากคุณสมบัติของ n-channel MOSFET มีคุณสมบัติที่ดีกว่า ดังนั้น NMOS จึงเป็นการใช้การสร้างวงจรด้วย n-channel FETs เท่านั้น ส่วน CMOS เป็นการใช้ทั้ง n-channel และ p-channel จึงทำให้ CMOS มีความยืดหยุ่นกว่า NMOS และ PMOS อีกทั้งการทำงานยังใช้พลังงานน้อยมาก

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จึงเหมาะสมในการประยุกต์ใช้ทางดิจิตอล เพียงแต่ต้นทุนในการผลิตก็จะสูงกว่า NMOS และ PMOS ส่วนใหญ่การประมวลผลด้วย MOS จะถูกใช้ในการออกแบบวงจรในแบบ VLSI เพื่อนำไปประยุกต์ใช้งานในรูปแบบต่าง ๆ



รูปที่ 2.1 กระบวนการผลิตไอซีแบบต่าง ๆ

2.2 ข้อเปรียบเทียบระหว่างวงจรรวมกับวงจรดีสครีท

ในปัจจุบันการลงทุนเกี่ยวกับอุปกรณ์สารกึ่งตัวนำ โดยส่วนมากแล้วผู้ลงทุนเน้นหนักไปในด้านการผลิตไอซีมากกว่าการผลิตส่วนประกอบแบบดีสครีท ทั้งนี้เพราะไอซีมีข้อดีกว่าวงจรด้านดีสครีท กล่าวคือ

1. ทางด้านการผลิตไอซีนั้น สามารถผลิตวงจรต่าง ๆ ได้ทีละหลาย ๆ วงจรต่อการผลิตหนึ่งครั้ง จึงทำให้ต้นทุนการผลิตไอซีมีราคาถูก

2. เนื่องจากส่วนประกอบภายในไอซี เช่น ไบโพลาร์ทรานซิสเตอร์ถูกผลิตขึ้นมาพร้อมกันในกระบวนการผลิตครั้งเดียวกัน ดังนั้นค่าพารามิเตอร์ของส่วนประกอบต่าง ๆ นั้น จึงมีค่าเท่ากันและคุณสมบัติ (Characteristics) ของส่วนประกอบเหล่านั้นมีความสมพงศ์กัน (Match) นอกจากนั้นส่วนประกอบเหล่านั้นยังมีคุณสมบัติต่อภาวะแวดล้อมต่าง ๆ เช่น การเปลี่ยนแปลงทางอุณหภูมิเหมือน ๆ กันอีกด้วย (Thermal Tracking) ซึ่งข้อดีดังกล่าวทำให้ไอซีมีขีดความสามารถและความเชื่อมั่นในการใช้งานสูง (High Performance and High Reliability) โดยสามารถสร้างวงจรที่มีความยุ่งยากและสลับซับซ้อนมาก ๆ ขึ้นมาได้ ซึ่งวงจรดีสครีทไม่สามารถสร้างได้

3. เนื่องจากในไอซีไม่มีรอยบัดกรี จึงสามารถลดผลกระทบต่าง ๆ ที่เกิดขึ้นจากสิ่งเจือปนในรอยบัดกรีนั้นลงได้อย่างสิ้นเชิง จึงทำให้การสร้างวงจรบนไอซีสามารถทำงานได้ดีกว่าวงจรดีสครีททั่วไป

4. ไอซีแต่ละตัวอาจทำงานได้เท่ากับบล็อกแต่ละบล็อกของระบบ (System) ทั่วไป ดังนั้นในการศึกษาหรือออกแบบวงจรอิเล็กทรอนิกส์ในปัจจุบันมักจะเน้นหนักไปทางด้านบล็อกไดอะแกรมเป็นส่วนใหญ่ เทคโนโลยีไอซีช่วยให้เกิดความสะดวกมากขึ้น เพราะสามารถใช้ไอซีแทนลงในบล็อกไดอะแกรม

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

นั้นได้เลย โดยที่ไม่จำเป็นต้องสร้างวงจรในแต่ละบล็อกนั้นอีก ทำให้ช่วยลดความยุ่งยากของวงจรลงไปได้มาก

5. ไอซี มีขนาดเล็กและเบา ไอซีมีข้อได้เปรียบอยู่มาก แต่ก็ยังคงมีข้อด้อยอยู่เช่นกัน คือ การปรับแต่งค่าต่าง ๆ ในไอซีมีความซับซ้อนมาก เช่น ต้องการปรับค่าความต้านทานในวงจร สำหรับวงจรดีสครีทสามารถปรับค่าได้ง่าย แต่ในไอซีทำได้ยากเพราะต้องใช้แสงเลเซอร์ ทำให้มีความซับซ้อนในการปรับแต่งและไม่นิยมทำถ้าไม่จำเป็น ทั้งยังทำให้ต้นทุนในการผลิตสูงขึ้นมาก ส่วนข้อเสียอีกข้อหนึ่งของไอซี คือ การออกแบบวงจรมีความยุ่งยาก สลับซับซ้อนและใช้เวลามากกว่าการออกแบบวงจรดีสครีทซึ่งทำงานลักษณะเดียวกัน แต่ข้อเสียดังกล่าวไม่มีผลมากนัก ถ้าหากมีการผลิตไอซีเหล่านั้นในจำนวนมาก

2.3 โครงสร้างและการทำงานของมอสทรานซิสเตอร์

วิเคราะห์การทำงานของมอสทรานซิสเตอร์ [13] พิจารณารูปที่ 2.2 โครงสร้างของอุปกรณ์มีการประกบสารติดกันหลายชั้นประกอบไปด้วย แผ่นโลหะ ซิลิกอนไดออกไซด์ (SiO_2) ซิลิกอนชนิด p และแผ่นโลหะอีกอันที่ต่อลงกราวด์เรียกว่า สารกึ่งตัวนำชนิดเมทัลออกไซด์ (Metal-oxide Semiconductor: MOS) หรือมอสทรานซิสเตอร์นั่นเอง เมื่อ v มีค่าติดลบ สนามไฟฟ้าจะถูกสร้างที่ชั้นไดออกไซด์ ซึ่งทำให้เกิดประจุบวก (โฮล) ที่บริเวณ R ภายใต้แผ่นโลหะ ชั้นบน โดยประจุลบจะรวมตัวในแผ่นโลหะชั้นบน และประจุบวกรวมตัวอยู่ที่ R ซึ่งลักษณะดังนี้อุปกรณ์จะประพฤติตัวเป็นตัวเก็บประจุ (C) ที่มีขนาดดังสมการ

$$C = \varepsilon_{OX} \frac{A}{l} \tag{2.1}$$



รูปที่ 2.2 โครงสร้างของมอสทรานซิสเตอร์

จากสมการที่ 2.1 ε_{OX} เป็นค่าคงที่ของ SiO_2: $\varepsilon_{OX} = \varepsilon_0 K_{OX} \cong 0.35\,\text{pF/cm}$ เมื่อ K_{OX} เป็นค่าคงที่ของ SiO_2 ($K_{OX} \cong 3.9$) A เป็นพื้นที่หน้าตัดของแผ่นโลหะชั้นบน และ l เป็นความหนาของชั้น SiO_2 ชั้นซิลิกอนชนิด p ระหว่าง R กับแผ่นโลหะชั้นล่างประพฤติตัวเป็นตัวต้านทาน ดังนั้นโครงสร้างทั้งหมดจึงประพฤติตัวเป็นตัวเก็บประจุชนิดสูญเสีย

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ต่อมากำหนดให้ v เป็นแรงดันบวกขนาดเล็ก สนามไฟฟ้าจะเปลี่ยนตำแหน่งโฮล ประจุลบใน R ถูกแทนที่ด้วยโฮล ซึ่งขณะนี้ประพฤติตัวเป็นช่องปลอดพาหะ (Depletion Region) ประจุไฟฟ้าจะอยู่ที่แผ่นโลหะด้านบน ซึ่งทำให้เกิดตัวเก็บประจุ สำหรับ v ที่มีค่าน้อย ๆ ($v << 1V$) ขนาดของตัวเก็บประจุสามารถหาได้ดังสมการที่ 2.1 แต่ถ้าหาก v มีค่ามากขึ้นจะทำให้ช่องปลอดพาหะกว้างขึ้นซึ่งเป็นการเพิ่มค่า l ในสมการที่ 2.1 ทำให้ตัวเก็บประจุมีขนาดเล็กลง

ถ้าค่า v เพิ่มขึ้นเรื่อย ๆ จนมีค่ามากพอจะทำให้เกิดการทำงานอีกรูปแบบคือ อิเล็กตรอนจะไหลไปที่ R และไปยังพื้นผิว ทำให้ตัวเก็บประจุเกิดการชาร์ตที่แผ่นโลหะชั้นบน ในขณะที่อิเล็กตรอนอยู่ที่ชั้นพื้นผิว ทำให้ตัวแปรในสมการที่ 2.1 มีความหมายดังนี้ l เป็นความหนาของชั้น SiO_2 ตัวเก็บประจุมีค่าเดียวกันกับตอนป้อนแรงดันลบ การทำงานโดยรวมของตัวเก็บประจุสามารถอธิบายในรูปแบบของแรงดันได้ดังรูปที่ 2.3 ซึ่งสามารถทำงานได้ 3 ช่วง โดย 2 ช่วงแรกได้แก่ Evident และช่วงที่ 3 ได้แก่ Inversion Region เมื่ออิเล็กตรอนไหลเข้าสู่ R ซึ่งประพฤติตัวเป็นสาร n-



รูปที่ 2.3 การทำงานของตัวเก็บประจุในรูปแบบแรงดันของโครงสร้างมอส

พิจารณารูปที่ 2.4 นำเสนอโครงสร้างใหม่โดยมีช่วงที่เจือสาร $n+$ สองช่วง และช่วงเจือสาร p หนึ่งช่วง ช่วง $n+$ ที่อยู่ด้านซ้าย เรียกว่าซอส (Source) มีแรงดัน v_S ต่ออยู่ ส่วนช่วง $n+$ ที่อยู่ด้านขวา เรียกว่าเดรน (Drain) มีแรงดัน v_D ต่ออยู่ เมทัลอิเล็กโทรดตัวด้านบนเรียกว่าเกต (Gate) แรงดัน ณ จุดนี้คือ v_G ที่บอดี้ (Body) ของสารกึ่งตัวนำมักถูกเรียกว่าซับสเตรท (Substage) หรือบลั๊ค (Bulk)



รูปที่ 2.4 มอสทรานซิสเตอร์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ต่อขาซอสลงกราวด์ทำให้ v_S มีค่าเท่ากับ 0 กำหนดให้แรงดัน v_D มีค่าเล็กน้อยประมาณ 0.5V พิจารณาพฤติกรรมของกระแสที่ขาเดรน i_D ด้วย v_G ที่มีค่าสูงขึ้นจาก 0 ไปสู่ค่าบวก ขาเกตกลายเป็นฉนวนเนื่องจากชั้นออกไซด์ที่เหลือจึงไม่นำไฟฟ้า ช่วง $n+$ ของขาเดรน และรอบ ๆ สาร p จากรอยต่อ p-n เมื่อซับสเตรท ถูกต่อลงกราวด์ และ v_D >0 รอยต่อนี้จะเป็นรีเวิร์สไบอัส v_G =0 และ $i_D \cong 0$

เมื่อ v_G มีค่าสูงขึ้น ช่วง R ใต้เกตช่วงแรกจะปลอดพาหะแล้วจึงอินเวิร์สดังอธิบายในรูปที่ 2.3 และ รูปที่ 2.4 เมื่อ R ปลอดพาหะ i_D มีค่าเท่ากับศูนย์ โดยพื้นที่รอบ ๆ ขาเดรนถูกรีเวิร์สไบอัส อย่างไรก็ตามสถานะจะเปลี่ยนเมื่อ v_G มีค่ามากขึ้น อิเล็กตรอนจะไหลไปสู่ R ชั้นนี้จะมีอิเล็กตรอนเคลื่อนที่อยู่เรียกว่า ชั้นอินเวิร์ส (Inversion Layer) หรือช่องสัญญาณ (Channel) ต่อกับขาเดรนไปยังซอส เมื่อขาเดรนเป็นบวกเช่นเดียวกับขาซอส จะพบกระแสบวก $i_D > 0$ แรงดันที่ v_G ที่น้อยที่สุดในการสร้างช่องสัญญาณถูกเรียกว่าแรงดันขีดเริ่ม (Threshold Voltage) แทนค่าได้ด้วย V_T โดยทั่วไปแล้วค่า V_T จะถูกกำหนดมาเหมือนกับ v_G โดยทำให้ $i_D = 1\mu A$

จากรูปที่ 2.4 สังเกตว่าอิเล็กตรอนในช่องส่วนใหญ่ไม่ได้เกิดจากขาบลั๊ค แต่เกิดจากสนามไฟฟ้า เนื่องจาก v_G และบางส่วนมากจากขาเดรน แต่อย่าไรก็ตาม $v_D > 0$ ขาเดรนจะใช้ในการใบอัส ดังนั้นอิเล็กตรอนจะไหลออกจากขาเดรนได้ยากกว่า

เมื่อ v_D มีค่าแตกต่างกันมากระหว่าง 2 ช่องสัญญาณ อิเล็กตอนจะอยู่ที่ขาเดรน เมื่อป้อนค่า v_D น้อย ๆ ช่องสัญญาณจะประพฤติตัวเป็นตัวต้านทาน โดย $i_D \simeq v_D / R$ เมื่อค่าความต้านทานของความกว้างช่องสัญญาณเป็น

$$R = \frac{L}{W \mu_n |Q_n|} \tag{2.2}$$

จากสามการ L เป็นความยาว และ W เป็นความกว้างของช่องสัญญาณ เมื่อ μ_n เป็นค่าคงที่การแพร่กระจายอิเล็กตรอน Q_n เป็นค่าความเข้มข้นของอิเล็กตรอนในช่องสัญญาณ สามารถพิจารณา v_G ให้อยู่ในรูปแบบ $v_G = v_G - V_T$ ได้ ดังนั้น

$$Q_n = -C_{OX}(v_G - V_T) \tag{2.3}$$

เมื่อ $C_{OX} = \varepsilon_{OX} / l$ เป็นตัวเก็บประจุ (ต่อหนึ่งหน่วยพื้นที่) ของชั้นออกไซด์ระหว่างขาเกตกับช่องสัญญาณ ดังนั้นเมื่อ v_D มีค่าน้อย ๆ $v_D \ll (v_G - V_T)$ สามารถหาความสัมพันธ์ได้เป็น

$$i_D = \mu_n C_{OX} \frac{W}{L}(v_G - V_T)v_D \tag{2.4}$$

ทรานซิสเตอร์ทำหน้าที่เป็นตัวต้านทานที่มีค่า $R = \left[\mu_n C_{OX}(W/L)(v_G - V_T)\right]^{-1}$ ควบคุมได้โดย v_G

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เมื่อเพิ่มค่า v_D ขึ้นเรื่อย ๆ ต้องนำมาคิดร่วมกับ v_G เมื่อช่องสัญญาณที่ขาซอสต่อลงกราวด์มีค่าเท่ากับศูนย์ ในขณะที่ขาเดรนมีค่า v_D จึงสามาระประมาณค่าเฉลี่ยได้เป็น v_D /2 ดังนั้นค่าเฉลี่ยแรงดันระหว่างขาเกตกับช่องสัญญาณมีค่าเป็น $(v_G - \frac{v_D}{2})$ แทนค่า $(v_G - \frac{v_D}{2})$ ในสมการที่ 2.4 ได้เป็น

$$i_D = \mu_n C_{OX} \frac{W}{L}(v_G - \frac{v_D}{2})v_D \tag{2.5}$$

จากสมการที่ 2.5 สามารถประมาณได้ว่าช่วง $v_D < (v_G - V_T)$ ทรานซิสเตอร์ทำงานเป็นแบบเชิงเส้นเรียกว่า การทำงานช่วงเชิงเส้น (Linear Region) ของมอสทรานซิสเตอร์

เมื่อ $v_D < (v_G - V_T)$ จะเกิดปรากฏการณ์อีกอย่างหนึ่งขึ้น พิจารณาจากรูปที่ 2.5 แสดงถึงค่าแรงดันที่เปลี่ยนไปภายในช่องสัญญาณ และปริมาณความเข้มข้นของประจุที่ Q_n ที่ค่อยๆ ลดลงเมื่อใกล้กับขาเดรน ถ้าที่ขาเดรนมีแรงดันเท่ากับ $v_D = v_G - V_T$ ทำให้แรงดันระหว่างเกต กับช่องสัญญาณมีค่าไม่เพียงพอที่จะรักษาสภาพของช่องสัญญาณ ช่องปลอดพาหะจะแผ่ไปรอบๆ ขาซอส ช่องสัญญาณ และขาเดรน ในบางทีอาจจะเรียกปรากฏการณ์นี้ว่า Pinch-off ในรูปที่ 2.4 จะเห็นจุด Pinch-off ซึ่งจะเคลื่อนที่ไปทางขาซอส เมื่อแรงดันที่ขาเดรนเพิ่มขึ้น ในขณะนี้ช่องสัญญาณได้แผ่จากขาซอสไปถึงจุด Pinch-off ที่ใดที่หนึ่งใต้ขาเกต ช่วงระหว่างจุด Pinch-off จะเป็นช่องปลอดพาหะ อิเล็กตรอนจากช่องสัญญาณเคลื่อนที่ออกไปที่จุด Pinch-off ไปที่ช่องปลอดสัญญาณ และจะถูกดูดไปที่ขาเดรน โดยสนามไฟฟ้าที่เกิดจากแรงดันที่ขาเดรนกับจุด Pinch-off



รูปที่ 2.5 มอสในกรณีที่อิ่มตัว (Saturation : Pinch-off)

โดยที่แรงดัน $v_{DS} \triangleq (v_D - v_S)$ จะถูกแบ่งเป็นสองส่วนคือที่ช่องสัญญาณระหว่างขาซอสกับจุด Pinch-off และที่ช่องปลอดพาหะระหว่างจุด Pinch-off กับขาเดรน ซึ่งจุดนี้จะมีค่าความต้านทานสูงกว่า และค่า v_{DS} ส่วนใหญ่จะอยู่ที่ส่วนนี้ และเมื่อเพิ่มค่า i_D ขึ้นไป ก็เป็นการประมาณค่าที่ใช้ได้ดี ผลที่ได้เมื่อแรงดันที่ช่องปลอดพาหะเพิ่มขึ้น จะทำให้กระแส i_D เพิ่ม เมื่อ $v_D > v_G - V_T$) ดังสมการที่ (2.6)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$I_D(V_D) \approx I_{D_{SAT}} \triangleq I_D(V_{D_{SAT}}) \tag{2.6}$$

$$I_D = \frac{\mu_n C_{OX}}{2}\frac{W}{L}(V_G - V_T)^2 \tag{2.7}$$



รูปที่ 2.6 ความสัมพันธ์ของกระแสเดรนกับแรงดันที่ขาเกต

จากสมการที่ (2.8) เห็นได้ว่ากระแส i_D จะเพิ่มขึ้นเมื่อ L ลดลง มีผลกระทบอีกอย่างหนึ่งของค่า L ที่เกิดขึ้นเรียกว่า Channel Length Modulation โดยจะคูณสมการที่ (2.7) ด้วย $(1+\lambda v_D)$ โดยที่ค่าของ λ จะเป็นค่าคงที่แปรผกผันกับค่า L โดยทั่วไป เช่น $L = 10\mu m$ ค่า λ มีค่าเท่ากับ $0.03\ V^{-1}$ หรือ $\lambda\ \alpha\ 1/L$



รูปที่ 2.7 ความสัมพันธ์ของกระแสเดรนและแรงดันขาเดรนกับซอส

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ซึ่งความสัมพันธ์ของแรงดัน v_G กับกระแส i_D ในขณะที่แรงดันที่ขาเกตคงที่และมอสทำงานในย่านอิ่มตัว สามารถเขียนเป็นกราฟได้ดังรูปที่ 2.6 และรูปที่ 2.7 แสดงความสัมพันธ์ระหว่างกระแสเดรน และแรงดันที่ขาเดรนกับขาซอส โดยเปลี่ยนค่า v_G โดยที่ $v_{G1} < v_{G2} < v_{G3} < v_{G4}...$

การทำงานของมอสเป็นลักษณะของการใช้แรงดันไฟฟ้าควบคุมปริมาณของกระแส สมการกระแสเดรนของมอสเฟท เป็นไปตามสมการที่ (2.8) ซึ่งแสดงคุณสมบัติการทำงานของมอส

$$i_D = K'\frac{W}{L}(v_{GS} - V_T - \frac{v_{DS}}{2})v_{DS}; v_{GS} > V_T \tag{2.8}$$

โดยที่

K' = ค่าทรานสคอนดัคแตนซ์ (Transconductance) มีค่าเท่ากับ $\mu_O C_{OX}$

μ_O = ค่าความคล่องของโฮลหรืออิเล็กตรอน (Surface Mobility of Carrier)

C_{OX} = ค่าความจุต่อพื้นที่ของออกไซด์ (Capacitance per Unit Area of the Gate Oxide)

W = ความกว้างของช่องสัญญาณ (Channel Width)

L = ความยาวของช่องสัญญาณ (Channel Length)

v_{GS} = แรงดันระหว่างขาเกตกับซอส

V_T = แรงดันขีดเริ่ม (Threshold Voltage)

v_{DS} = แรงดันระหว่างขาเดรนกับซอส

i_D = กระแสเดรน

มอสมีการทำงานแบ่งเป็น 3 ช่วง โดยแต่ละช่วงการทำงาน ขึ้นอยู่กับค่า $v_{GS} - V_T$ และค่า v_{DS} ถ้าค่า $v_{GS} - V_T$ เป็นศูนย์ หรือเป็นค่าลบ มอสจะอยู่ในช่วงคัตออฟ (Cut-Off Region)

$$i_D = 0; \quad |v_{GS}| - |V_T| < 0 \tag{2.9}$$

ในช่วงคัตออฟนี้ ช่องนำกระแสจะประพฤติตัวเหมือนเป็นวงจรเปิด ถ้าค่า $|v_{GS}| - |V_T| > 0$ และ $0 < |v_{DS}| < |v_{GS}| - |V_T|$ แล้วมอสจะอยู่ในช่วงของการนำกระแสไม่อิ่มตัว (Triode Region)

$$i_D = K'\frac{W}{L}(v_{GS} - V_T - \frac{v_{DS}}{2})v_{DS} \tag{2.10}$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ถ้าค่า $|v_{GS}|-|V_T|>0$ และ $|v_{DS}|>|v_{GS}|-|V_T|$ แล้วมอสจะทำงานอยู่ในช่วงของกระแสอิ่มตัว (Saturation Region)

$$i_D = K'\frac{W}{2L}(v_{GS}-V_T)^2 \tag{2.11}$$

สัญลักษณ์ของมอสสามารถบอกได้ว่าเป็น มอสชนิด N หรือ P โดยดูที่หัวลูกศรที่ขาซอส ถ้าหัวลูกศรหันเข้าหาขาเกตแสดงว่าเป็น PMOS แต่ถ้าหัวลูกศรหันออกจากขาเกตแสดงว่าเป็น NMOS หรือดูที่ทิศทางของหัวลูกศรที่ขาบอดี้ (Body) หรือซับสเสตรท (Substrate) หรือบางทีอาจจะเรียกว่าบล๊ค โดยถ้าหัวลูกศรหันเข้าหาขาเกตแสดงว่าเป็น NMOS แต่ถ้าหัวลูกศรหันออกจากขาเกตแสดงว่าเป็น PMOS และสัญลักษณ์ยังสามารถบอกได้อีกว่ามอสเป็นเอ็นฮานเม็นท์มอส หรือ ดีพลีชั่นมอสอีกด้วย ดังรูปที่ 2.8

มอสแบ่งตามชนิดของการทำงานได้ 2 ชนิด คือ เอ็นฮานเม็นท์มอส (Enhancement MOSFET) และดีพลีชั่นมอส (Depletion MOSFET) ซึ่งแต่ละชนิดจะแบ่งออกได้อีกเป็น N-Channel หรือ NMOS และ P-Channel หรือ PMOS ซึ่งโครงสร้างของ NMOS และ PMOS จะมีโครงสร้างตรงข้ามกัน



รูปที่ 2.8 สัญลักษณ์ของมอสเฟทชนิดต่างๆ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.2 วงจรกรองความถี่ (Filter)

โดยทั่วไปแล้ว การรับ-ส่งสัญญาณจากแหล่งกำเนิดสัญญาณไปยังผู้รับสัญญาณทางอุดมคติต้องการเงื่อนไข 2 อย่างด้วยกัน คือ สเปกตรัมของสัญญาณต้องไม่มีการเปลี่ยนแปลงและความแตกต่างทางด้านเวลาระหว่างอุปกรณ์ต้องไม่มีการเปลี่ยนแปลง

เงื่อนไขต่อมา คือ เฟสระหว่างอินพุตและเอาต์พุตต้องไม่มีการเปลี่ยนแปลงระหว่างการส่งสัญญาณหรือหากเฟสมีค่าเปลี่ยนไปต้องเปลี่ยนแปลงแบบเชิงเส้นตามกับความถี่ เมื่อการเปลี่ยนแปลงทางเฟสเป็นเชิงเส้นกับความถี่แล้ว เงื่อนไขที่สองจึงเป็นจริง ดังนั้นฟังก์ชันการถ่ายโอนของการส่งสัญญาณควรจะมีคุณลักษณะดังนี้ โดยมีขนาดเป็น

$$\left|H\left(j\omega\right)\right|=1 \tag{2.12}$$

และมีเฟสเป็น

$$\angle H\left(j\omega\right)=-\omega\tau \tag{2.13}$$

เมื่อ τ เป็นค่าคงที่ทางด้านเวลา ทำการการแปลงลาปลาซ ได้

$$H\left(s\right)=e^{-s\tau} \tag{2.14}$$

อย่างไรก็ตามในการรับ-ส่งสัญญาณนั้นสัญญาณมักจะผิดเพี้ยนไปด้วยเหตุผลต่าง ๆ เช่นถูกรบกวนด้วยสัญญาณอื่น เกิดสัญญาณรบกวน (Noise) และอื่น ๆ ดังนั้นสัญญาณที่ผิดเพี้ยนไปก่อนจะถึงผู้รับต้องมีการแก้ไขหรือผ่านกระบวนการแก้ไขเพื่อให้ได้สัญญาณที่เหมือนกับต้นทาง ซึ่งสามารถทำได้โดยการใช้วงกรองความถี่หรือวงจรปรับระดับสัญญาณ

การแยกประเภทของวงจรกรองความถี่สามารถแยกได้โดยผลตอบสนองทางความถี่ที่เป็น ความถี่ต่ำผ่าน ความถี่สูงผ่าน แถบความถี่ผ่าน แถบความถี่หยุด และ ผ่านทุกความถี่ ชนิดของวงจรกรองความถี่พื้นฐานที่จำแนกด้วยผลตอบสนองทางความถี่ มีดังนี้

1. วงจรกรองความถี่ต่ำผ่าน ผลตอบสนองทางขนาดของวงจรกรองความถี่ต่ำผ่านแบบอุดมคติถูกแสดงในรูปที่ 2.9 ทุกความถี่ที่อยู่ต่ำกว่าความถี่คัตออฟ (ω_c) สามารถผ่านวงจรกรองความถี่ชนิดนี้ได้ ช่วงความถี่นี้เรียกว่าแถบความถี่ผ่านและช่วงความถี่ที่อยู่เหนือ ω_c ไม่สามารถผ่านวงจรกรองความถี่นี้ได้เรียกว่าแถบความถี่หยุด

อย่างไรก็ตามวงจรกรองความถี่ต่ำผ่านทางอุดมคติไม่สามารถทำได้ในความเป็นจริง สำหรับผลตอบสนองทางขนาดของวงจรกรองความถี่ต่ำผ่านที่ใช้งานจริงแสดงในรูปที่ 2.10 เห็นได้ชัดว่ามีข้อผิดลาดเล็กน้อยที่แถบความถี่ผ่าน ในขณะที่รอยต่อระหว่างแถบความถี่ผ่านกับแถบความถี่หยุดไม่ค่อยชันนัก แถบความถี่นี้ ($\omega_s-\omega_c$) บอกได้ถึงศักยภาพของวงจรกรองข้อมูล เมื่อ ω_s เป็นความถี่ที่ต่ำที่สุดของแถบความถี่หยุด

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.9 ผลตอบสนองทางขนาดของวงจรกรองความถี่ต่ำผ่านแบบอุดมคติ



รูปที่ 2.10 ผลตอบสนองทางขนาดของวงจรกรองความถี่ต่ำผ่านแบบใช้งานจริง



รูปที่ 2.11 ผลตอบสนองทางขนาดของวงจรกรองความถี่สูงผ่านแบบอุดมคติและแบบใช้งานจริง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2. วงจรกรองความถี่สูงผ่าน ด้วยเหตุผลเดียวกับวงจรกรองความถี่ต่ำผ่านผลตอบสนองของวงจรกรองความถี่สูงผ่านแบบอุดมคติจึงไม่สามารถทำได้เช่นเดียวกัน ผลตอบสองทางขนาดของวงจรกรองความถี่สูงผ่านที่ใช้งานได้จริงถูกแสดงในรูปที่ 2.11 โดยในวงจรกรองความถี่สูงผ่านแถบความถี่ผ่านจะอยู่สูงกว่าความถี่หยุด ω_c ในระหว่างที่ความถี่ที่อยู่ต่ำกว่า ω_c ไม่สามารถผ่านวงจรกรองความถี่ได้

3. วงจรกรองแถบความถี่ผ่าน ไม่สามารถสร้างวงจรกรองแถบความถี่ผ่านแบบอุดมคติได้ ดังนั้น รูปที่ 2.12 จึงแสดงผลตอบสนองทางขนาดของวงจรกรองแถบความถี่ผ่านที่ใช้งานจริง โดยแถบความถี่ผ่านจะอยู่ ระหว่างตรงกลางระหว่างความถี่หยุดสองแถบที่อยู่ต่ำกว่าและสูงกว่า



รูปที่ 2.12 ผลตอบสนองทางขนาดของวงจรกรองแถบความถี่ผ่านแบบอุดมคติและแบบใช้งานจริง

4. วงจรกรองแถบความถี่หยุด ผลตอบสนองทางขนาดของวงจรกรองแถบความถี่หยุดแสดงในรูปที่ 2.13 โดยที่ผลตอบสนองแบบอุดมคติไม่สามารถทำให้เกิดขึ้นได้จริง เห็นได้ชัดว่ามีแถบความถี่ผ่านสองที่โดยอยู่แยกกันโดยมีแถบความถี่หยุดคั่นกลาง



รูปที่ 2.13 ผลตอบสนองทางขนาดของวงจรกรองแถบความถี่หยุดแบบอุดมคติและแบบใช้งานจริง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

5. วงจรกรองผ่านทุกความถี่ ในทางอุดมคติวงจรกรองความถี่ชนิดนี้จะยอมให้ความถี่ผ่านได้ทุกความถี่ $(0-\infty)$ โดยสิ่งที่สนใจคือผลตอบสนองทางเฟส หากผลตอบสนองทางเฟสเป็นเชิงเส้นแล้ววงจรสามารถทำงานเป็นวงจรหน่วงเวลาได้ ในทางปฏิบัติแล้วเฟสสามารถเป็นเชิงเส้นได้โดยมีข้อผิดพลาดเล็กน้อยจนถึง ω_c สำหรับความถี่ที่อยู่ต่ำกว่า ω_c วงจรกรองผ่านทุกความถี่ทำหน้าที่เป็นวงจรหน่วงเวลาได้และสามารถทำหน้าที่เป็นวงจรปรับเฟสได้

แม้ว่าวงจรกรองความถี่มีหลายชนิดด้วยกันแต่ในวิทยานิพนธ์ฉบับนี้ใช้วงจรกรองผ่านทุกความถี่เป็นพื้นฐานเพื่อสร้างวงจรกำเนิดสัญญาณไซน์หลายเฟส ซึ่งวงจรกรองผ่านทุกความถี่ที่ใช้นั้นเป็นวงจรที่ถูกดัดแปลงมาจากวงจรกรองความถี่ต่ำผ่าน ซึ่งในส่วนถัดไปจะกล่าวถึงหลักการสร้างวงจรกรองผ่านทุกความถี่จากวงจรกรองความถี่ต่ำผ่าน

2.2.1 วงจรกรองความถี่ต่ำผ่าน (อินทิเกรเตอร์ชนิดสูญเสีย)

ในการวิเคราะห์โครงข่ายส่วนที่ต้องให้ความสำคัญในการวิเคราะห์ คือ เฟส (Phase) และขนาด (Magnitude) เทียบกับความถี่ที่ถูกวิเคราะห์ [14] ซึ่งทำได้โดยการพล๊อตกราฟ โดยฟังก์ชันโครงข่ายสามารถเขียนได้ดังสมการ

$$H(s)=\frac{N(s)}{D(s)}=k\frac{\prod_{i=1}^{n}(s-z_i)}{\prod_{i=1}^{m}(s-p_i)} \tag{2.15}$$

โดยที่ค่าของโพลและซีโร่สามารถเป็นได้ทั้งค่าจำนวนจริงหรือเชิงซ้อนจึงต้องเขียนสมการให้อยู่ในรูปของขนาด $H(j\omega)$ ในรูปของเดซิเบล (Decibel) ได้เป็น

$$Magnitude = 20\log_{10}\left|H(j\omega)\right| \tag{2.16}$$

$$Magnitude = 20\log_{10}|k|+\sum_{i=1}^{n}20\log_{10}|j\omega-z_i|-\sum_{i=1}^{m}20\log_{10}|j\omega-p_i| \tag{2.17}$$

และเฟสในรูปขององศาหรือเรเดียน (Radians) สามารถเขียนได้เป็น

$$Phase = \tan^{-1}\frac{I_m H(j\omega)}{R_e H(j\omega)} \tag{2.18}$$

$$Phase=\sum_{i=1}^{n}\tan^{-1}\left(\frac{I_m(j\omega-z_i)}{R_e(j\omega-z_i)}\right)-\sum_{i=1}^{m}\tan^{-1}\left(\frac{I_m(j\omega-p_i)}{R_e(j\omega-z_i)}\right) \tag{2.19}$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การคำนวณแบบละเอียดทำให้เห็นว่ามีความยุ่งยาก ซึ่งโดยส่วนมากแล้วใช้การประมาณการเพื่อนำมาพล๊อตกราฟซึ่งสามารถใช้ได้เช่นกัน ในการประมาณการพล๊อตกราฟในลักษณะของฟังก์ชันขนาดและเฟสจะเรียกกันว่าการพล๊อต Bode (Bode Plot) ซึ่งเป็นวิธีการที่ไม่ยุ่งยากมากนัก

ในตัวประกอบของรูปแบบ $N(s)$ หรือ $D(s)$ สามารถแยกเป็น 4 แบบได้ ดังนี้

1. เป็นค่าคงที่ k
2. มีตัวประกอบ s แทนในรากที่จุดกำเนิด
3. ตัวประกอบ $s+\alpha$ แทนในรากจริง
4. ตัวประกอบ $s^2+\alpha s+\beta$ แทนในรากเชิงซ้อนสังยุค

ในงานวิจัยนี้ใช้การวิเคราะห์ตัวประกอบแบบที่ 3. เป็นหลักเนื่องจากใช้โครงข่ายการส่งผ่านลำดับที่หนึ่ง โดยการวิเคราะห์ตัวประกอบ $s+\alpha$

ถ้าฟังก์ชัน $H(s) = s+\alpha$ สามารถนำมาหาค่าขนาดและเฟสได้โดย

$$Magnitude = 20\log_{10}|j\omega+\alpha| = 20\log_{10}\left(\omega^2+\alpha^2\right)^{\frac{1}{2}} \tag{2.20}$$

$$Phase = \tan^{-1}\left(\frac{\omega}{\alpha}\right) \tag{2.21}$$

ใช้การวิเคราะห์ด้วยส่วนกลับของตัวประกอบกรณี 3. ซึ่งตรงกับสมการส่งผ่านของวงจรกรองความถี่ต่ำผ่านลำดับที่หนึ่งโดยพล๊อตขนาดและเฟสของ $\frac{\alpha}{s+\alpha}$

จากสมการที่ (2.21) ณ เส้นกราฟแสดงเฟสจากความถี่ 0° ไปจนถึงความถี่สูงที่ 90° ที่เป็นจริงแสดงไว้ดังรูปที่ 2.15 เป็นเส้นทึบและเส้นประ เป็นเส้นที่ประมาณค่าซึ่งประมาณ 45°/decade ปรากฏว่าที่ความถี่ $\omega=\alpha$ เฟสเลื่อนไป 45°

ส่วนขนาดและเฟสของกรณีโพลเป็น $s = -\alpha$ โดยแทนสมการด้วย $\frac{\alpha}{s+\alpha}$ จะแสดงไว้ดังรูปที่ 2.14 และ รูปที่ 2.15 ตามลำดับ

ฟังก์ชันพื้นฐานของวงจรกรองความถี่ต่ำผ่าน ยอมให้ความถี่ต่ำผ่านได้โดยมีค่าการสูญเสีย (Loss) ต่ำมาก แต่ที่ความถี่สูงนั้นทำหน้าที่เป็นตัวลดทอนสัญญาณ (Attenuator) คุณสมบัติทั่วไปของวงจรกรองความถี่ต่ำผ่านถูกแสดงในรูปที่ 2.16 วงจรกรองความถี่ต่ำผ่านทำหน้าที่ผ่านสัญญาณ ตั้งแต่ย่าน DC ไปจนถึงจุดความถี่คัตออฟ (Cut-Off) (ω_p) มีการลดทอนเท่ากับ max A (dB) ถูกเรียกว่าแถบความถี่ผ่าน (Pass Band) และ เมื่อความถี่สูงกว่า ω_s มีการลดทอนเท่ากับ max A (dB) ย่านความถี่จาก ω_s ไปจนถึงความถี่อนันต์ถูกเรียกว่าแถบความถี่หยุด (Stop Band) และ ω_s เรียกว่าขอบความถี่หยุด ช่วงความถี่ระหว่าง ω_p ไปจนถึง ω_s ถูกเรียกว่าแถบเปลี่ยนผ่านความถี่ (Transition Band)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.14 พล็อตขนาดของ $\frac{\alpha}{s+\alpha}$



รูปที่ 2.15 พล็อตเฟสของ $\frac{\alpha}{s+\alpha}$



รูปที่ 2.16 คุณสมบัติของวงจรกรองความถี่ต่ำผ่าน (LPF)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากฟังก์ชันในรูปที่ 2.14 สามารถเขียนเป็นบล็อกไดอะแกรมของอินทิเกรเตอร์ชนิดสูญเสียโดยแทนค่า $\alpha = A$ ได้ดังนี้



รูปที่ 2.17 บล็อกไดอะแกรมของอินทิเกรเตอร์ชนิดสูญเสีย

โดยสามารถเขียนฟังก์ชันการถ่ายโอนได้ดังสมการ

$$\frac{Z}{X} = \frac{A}{s + A} \tag{2.22}$$

2.2.2 การสร้างอินทิเกรเตอร์ชนิดไม่สูญเสียจากอินทิเกรเตอร์ชนิดสูญเสีย

การสร้างวงจรอินทีเกรเตอร์แบบไม่สูญเสีย (Lossless integrator) สามารถทำได้โดยการต่อวงจรขยายแบบกลับเฟสที่เอาต์พุต แล้วป้อนกลับมายังอินพุตดังในรูปที่ 2.18 จากวิธีการดังกล่าว สามารถสร้างอินทีเกรเตอร์แบบไม่สูญเสียที่มีเอาต์พุตเป็น Z_1 และ Z_2 โดยมีเฟสต่างกัน



รูปที่ 2.18 การสร้างอินทิเกรเตอร์ชนิดไม่สูญเสียจากอินทิเกรเตอร์ชนิดสูญเสีย

สามารถเขียนฟังก์ชันการถ่ายโอนได้ดังสมการ

$$\frac{Z_1}{X} = \frac{A}{s} \tag{2.23}$$

$$\frac{Z_2}{X} = -\frac{A}{s} \tag{2.24}$$

วิทยานิพนธ์ฉบับนี้จะใช้อินทิเกรเตอร์ชนิดสูญเสีย และอินทิเกรเตอร์ชนิดไม่สูญเสียสร้างเป็นวงจรกรองความถี่แบบไบควอต ซึ่งรายละเอียดจะกล่าวไว้ในบทที่ 4 ต่อไป

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.3 วงจรกรองความถี่แบบไบควอต (Biquad Filter)

ในปี ค.ศ. 2009 ได้มีงานวิจัยนำเสนอวงจรกรองไบควอตหลายหน้าที่โดยใช้มอสทรานซิสเตอร์และตัวเก็บประจุต่อลงกราวด์ [15] โดยมีบล็อกไดอะแกรมดังรูปที่ 2.19 ซึ่งในที่นี้จะกำหนดให้เป็นวงจรไบควอตแบบที่หนึ่ง โดยมีฟังก์ชันกระแสเอาต์พุตเป็นดังสมการที่ (2.25) และสมการที่ (2.26)

$$\frac{I_O}{I_1} = \frac{AB}{s^2 + sB + AB} \tag{2.25}$$

$$\frac{I_O}{I_2} = \frac{sB}{s^2 + sB + AB} \tag{2.26}$$



รูปที่ 2.19 วงจรกรองไบควอตแบบที่หนึ่ง

จากรูปที่ 2.19 เมื่อพิจารณาสมการที่ (2.25) และสมการที่ (2.26) จะเห็นได้ว่าฟังก์ชันการถ่ายโอนของวงจร สามารถเป็นได้ทั้งวงจรกรองแถบความถี่ผ่าน และวงจรกรองความถี่ต่ำผ่าน เมื่อป้อนอินพุตทั้ง 2 ตัวจะทำให้ได้ฟังก์ชันทั้ง 2 รวมกัน ทำให้ได้สมการวงจรไบควอตแบบที่หนึ่ง ตามต้องการในงานวิจัยนี้

ส่วนวงจรไบควอตแบบที่สอง สามารถสร้างได้จากวงจรอินทีเกรเตอร์แบบไม่สูญเสีย 3 ตัว มาต่อตามบล็อกไดอะแกรมรูปที่ 2.20 กระแสเอาต์พุตจะมีฟังก์ชันเป็นไบควอตเดรติก โพลอยู่บนแกนจินตภาพ ดังสมการที่ (2.27) และสมการที่ (2.28)

$$\frac{I_O}{I_1} = \frac{AB}{s^2 + CB + AB} \tag{2.27}$$

$$\frac{I_O}{I_2} = \frac{CB}{s^2 + CB + AB} \tag{2.28}$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.20 วงจรกรองไบควอตแบบที่สอง

จากรูปที่ 2.20 เมื่อพิจารณาสมการที่ (2.27) และสมการที่ (2.28) จะเห็นได้ว่าฟังก์ชันการถ่ายโอนของวงจร สามารถเป็นวงจรกรองความถี่ต่ำผ่านทั้งสองฟังก์ชัน เมื่อป้อนอินพุตทั้ง 2 ตัวจะทำให้ได้ฟังก์ชันทั้ง 2 รวมกัน ทำให้ได้สมการวงจรไบควอตแบบที่สอง ตามต้องการในงานวิจัยนี้

2.4 วงจรกรองความถี่ต่ำผ่านแบบ Chebyshev

การประมาณค่าแบบเชบีเชฟ (Chebyshev) [16] เป็นการประมาณค่าทางขนาด ผลตอบสนองทางความถี่ไม่เป็นโมโนโทนิกตลอดย่านความถี่ แต่จะมีความคมในการลดทอนสัญญาณในย่านความถี่เปลี่ยน (Transition band) ถ้ากำหนดให้ $C_n(\omega)$ คือฟังก์ชันทางคณิตศาสตร์ที่เรียกว่าโพลีโนเมียลแบบเชบีเชฟอันดับที่ n นิยามทางคณิตศาสตร์ของ $C_n(\omega)$ คือ

$$C_n(\omega) = \begin{cases} \cos(n\cos^{-1}\omega), 0 \le \omega \le 1 \\ \cosh(n\cosh^{-1}\omega), \omega > 1 \end{cases} \tag{2.29}$$

นอกเหนือจากการแสดง $C_n(\omega)$ ในรูปของฟังก์ชันข้างบนนี้แล้วยังสามารถแสดงได้ด้วยว่า

$$\begin{aligned} C_1(\omega) &= \omega \\ C_2(\omega) &= 2\omega^2 - 1 \\ C_3(\omega) &= 4\omega^3 - 3\omega \\ &\vdots \\ C_{n+1}(\omega) &= 2\omega C_n(\omega) - C_{n-1}(\omega) \end{aligned} \tag{2.30}$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.21 ค่าของ $C_n^2(\omega)$ เมื่อ $n=1,2,3,4$

สามารถแสดงได้ว่าผลตอบสนองทางขนาดที่อยู่ในรูปของฟังก์ชันเชบีเชฟ ดังแสดงในสมการที่ (2.32) ข้างล่างนี้จะเป็นผลตอบสนองทางขนาดแบบความถี่ต่ำผ่านที่มีลักษณะของการกระเพื่อมแบบเท่าเทียม (Equal ripple) ในย่านความถี่ผ่านและมีการลดลงแบบโมโนโทนิก (Monotonic) ในย่านความถี่หยุด

$$\left|H_C\left(j\omega\right)\right| = \frac{H_{\max}}{\sqrt{1+\varepsilon^2 C_n^2\left(\omega\right)}} \tag{2.31}$$



รูปที่ 2.22 ผลตอบสนองทางขนาดแบบเชบีเชฟ เมื่อ $\varepsilon=1, H_{\max}=1$ และ $n=2,5,10$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รูปที่ 2.22 แสดงผลตอบสนองทางขนาดแบบเชบีเชฟในสมการที่ (2.31) ซึ่งเป็นผลตอบสนองทางขนาดที่ถูกนอร์มาไลซ์ (Normalized magnitude response) [17] ให้มีย่านความถี่ผ่านอยู่ในช่วง $0 \le \omega \le 1$ rad/s โดยเรามารถสรุปคุณสมบัติในด้านต่างๆของผลตอบสนอง ดังกล่าวได้ดังนี้

1. ในกรณีที่ n เป็นจำนวนคี่ อัตราขยายไฟตรงเท่ากับ $H_0 = H_{\max}$
   ในกรณีที่ n เป็นจำนวนคู่ อัตราขยายไฟตรงเท่ากับ $H_0 = H_{\max} / \sqrt{1+\varepsilon^2}$
2. ย่านความถี่ $0 \le \omega \le 1$ rad/s เรียกว่าย่านความถี่ผ่าน
3. ผลตอบสนองทางขนาดในย่านความถี่ผ่านจะมีลักษณะของการกระเพื่อมอย่างเท่าเทียม
4. ในย่านความถี่ผ่าน ผลตอบสนองทางขนาดจะกระเพื่อมอยู่ระหว่างค่า $H_{\max} / \sqrt{1+\varepsilon^2}$ และ $H_{\max}$ โดยในกรณีที่ n เป็นจำนวนคู่ ผลตอบสนองทางขนาดจะมีค่าท่ากับ $H_{\max}$ ที่ความถี่ $\omega = \cos(k\pi / 2n)$ เมื่อ $k = 1,3,...,n-1$ และในกรณีที่ n เป็นจำนวนคี่ ผลตอบสนองทางขนาดจะมีค่าเท่ากับ $H_{\max}$ ที่ความถี่ $\omega = \cos(k\pi / 2n)$ เมื่อ $k = 1,3,...,n$
5. ความถี่ $\omega = 1$ rad/s เรียกว่าความถี่ตัด
6. ที่ $\omega = 1$ rad/s ผลตอบสนองทางขนาดจะเท่ากับ $H_{\max} / \sqrt{1+\varepsilon^2}$ ไม่ว่าอันดับ n จะเป็นเท่าไรก็ตาม
7. ย่านความถี่ $1rad/s \le \omega \le \omega_s$ เรียกว่าย่านความถี่เปลี่ยน
8. ย่านความถี่ $\omega \le \omega_s$ เรียกว่าย่านความถี่หยุด
9. ผลตอบสนองทางขนาดในย่านความถี่หยุดจะมีการลดลงอย่างโมโนโทนิก

เมื่อพิจารณาจะเห็นได้ว่าสำหรับ n ใดๆ ผลตอบสนองทางขนาดแบบเชบีเชฟจะทำให้เกิดความคมของการลดทอนสัญญาณในย่านความถี่เปลี่ยนมากกว่าแบบบัตเตอร์เวิร์ธ (Butterworth)

สามารถแสดงได้ว่าโพลของฟังก์ชันโครงข่ายที่ทำให้เกิดผลตอบสนองทางความถี่ดังแสดงในสมการที่ (2.32) คือรากที่อยู่ทางซ้ายมือในระนาบเชิงซ้อนของสมการ

$$C_n^2\left(\frac{s}{j}\right) + \frac{1}{\varepsilon^2} = 0 \tag{2.32}$$

เมื่อแทนสมการที่ (2.29) ลงในสมการที่ (2.32) จะได้สมการ

$$C_n\left(\frac{s}{j}\right) = \cos\left(n\cos^{-1}\frac{s}{j}\right) = \pm\frac{j}{\varepsilon^2} \tag{2.33}$$

ดังนั้นถ้ากำหนดให้

$$w = u + jv = \cos^{-1}\frac{s}{j} \tag{2.34}$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จะได้ว่า

$$\cos n(u + jv) = \cos nu \cosh nv - j \sin nu \sinh nv = \pm \frac{j}{\varepsilon} \tag{2.35}$$

แทนความสัมพันธ์ $\cos(jx) = \cosh(x)$ ลงในสมการที่ (2.35) จะได้

$$\cos nu \cos jnv = 0 \tag{2.36}$$

และ

$$-\sin nu \sinh nv = \pm \frac{j}{\varepsilon^2} \tag{2.37}$$

จากสมการที่ (2.36) เนื่องจาก $\cosh nv > 0$ เสมอ ดังนั้น $\cos nu = 0$ หรือ

$$u_k = \frac{2k-1}{2n}\pi \qquad , k = 1, 2, 3, ..., n \tag{2.38}$$

ซึ่งจะทำให้ $\sin nu = \pm 1$ ดังนั้นจากสามการที่ (2.37) เราจะพบว่า $\sinh nv = \frac{1}{\varepsilon^2}$ หรือ

$$v = \frac{1}{n} \sinh^{-1} \frac{1}{\varepsilon} \tag{2.39}$$

ซึ่งจากสมการที่ (2.34), (2.38) และ (2.39) เราพบว่าโพลของฟังก์ชันโครงข่ายคือ

$$s = j \cos(u_k + jv) = \sin u_k \sinh v + j \cos u_k \cosh v \tag{2.40}$$

จากสมการที่ (2.38)-(2.40) สามารถสรุปได้ว่าตำแหน่งโพลของฟังก์ชันโครงข่ายแบบเชบีเชฟ คือ

$$p_k = \sigma_k + j\omega_k \tag{2.41}$$

โดย $\sigma_k = -\sin u_k \sinh v$ และ $\omega_k = \cos u_k \cosh v$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ตารางที่ 2.1 ค่าอุปกรณ์สำหรับวงจรกรองความถี่ต่ำผ่านเชบีเชฟ มีค่าการกระเพื่อมเท่ากับ $0.1dB$

FILTER	ORDER	Rl/Rs	C1	L2	C3	L4	C5	L6	C7
C02 15	2	0.5	1.5715	0.2880					
C03 15	3	1.0	1.0316	1.1474	1.0316				
C04 15	4	0.5	2.2345	0.7976	2.6600	0.3626			
C05 15	5	1.0	1.1468	1.3712	1.9750	1.3712	1.1468		
C06 15	6	0.5	2.5561	0.8962	3.3962	0.8761	2.8071	0.3785	
C07 15	7	1.0	1.1812	1.4228	2.0967	1.5734	2.0967	1.4228	1.1812
FILTER	ORDER	Rs/Rl	L1	C2	L3	C4	L5	C6	L7

ตารางที่ 2.2 ค่าอุปกรณ์สำหรับวงจรกรองความถี่ต่ำผ่านเชบีเชฟ มีค่าการกระเพื่อมเท่ากับ $0.5dB$

FILTER	ORDER	Rl/Rs	C1	L2	C3	L4	C5	L6	C7
C02 32	2	0.5	1.5132	0.6538					
C03 32	3	1.0	1.5963	1.0967	1.5963				
C04 32	4	0.5	1.8158	1.1328	2.4882	0.7732			
C05 32	5	1.0	1.7058	1.2296	2.5408	1.2296	1.7058		
C06 32	6	0.5	1.8786	1.1884	2.7589	1.2404	2.5976	0.7976	
C07 32	7	1.0	1.7373	1.2582	2.6383	1.3443	2.6383	1.2582	1.7373
FILTER	ORDER	Rs/Rl	L1	C2	L3	C4	L5	C6	L7

ตารางที่ 2.3 ค่าอุปกรณ์สำหรับวงจรกรองความถี่ต่ำผ่านเชบีเชฟ มีค่าการกระเพื่อมเท่ากับ $1dB$

FILTER	ORDER	Rl/Rs	C1	L2	C3	L4	C5	L6	C7
C02 45	2	0.25	3.7779	0.3001					
C03 45	3	1.0	2.0236	0.9941	2.0236				
C04 45	4	0.25	4.5699	0.5428	5.3680	0.3406			
C05 45	5	1.0	2.1349	1.0911	3.0009	1.0911	2.1349		
C06 45	6	0.25	4.7366	0.5716	6.0240	0.5764	5.5353	0.3486	
C07 45	7	1.0	2.1666	1.1115	3.0936	1.1735	3.0936	1.1115	2.1666
FILTER	ORDER	Rs/Rl	L1	C2	L3	C4	L5	C6	L7

จากตารางที่ 2.1-2.3 [18] สามารถนำไปสร้างเป็นวงจรกรองแถบความถี่ต่ำผ่านอันดับห้า โดยมีการกระเพื่อมเท่ากับ $0.1dB, 0.5dB$ และ $1dB$ ตามลำดับ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.5 หลักการสังเคราะห์ตัวแปรแบบกระแสเมซ

วงจรกรองความถี่ RLC ชนิดขั้นบันไดแบบพาสซีฟในทั่วไป ถูกใช้เป็นต้นแบบในการสร้างเป็นวงจรกรองความถี่แบบแอคทีฟเนื่องจากมีค่าความไวต่ำ วงจรกรองความถี่รูปแบบกระแสสามารถสร้างขึ้นได้โดยการใช้กระแสเป็นตัวแปรที่ในการเลียนแบบการทำงานวงจรกรองความถี่ RLC ชนิดขั้นบันไดต้นแบบ สำหรับวิธีการที่นำเสนอคือ การสังเคราะห์ตัวแปรแบบกระแสเมซ (Mesh Current) [19]

พิจารณาโครงข่าย RLC ชนิดขั้นบันไดต่อกัน n เมซ ดังแสดงในรูปที่ 2.23 สมมติว่า (i = 2, 3, …, 2n) เป็นแขนงอิมพีแดนซ์ที่ประกอบไปด้วยตัวเก็บประจุและตัวเหนี่ยวนำตามลำดับ โดยทั่วไปไม่มีการสูญเสีย อิมพีแดนซ์ Z_1 และ Z_{2n+1} เป็นตัวต้านทานปลายปิดคู่ซอร์สและโหลด ตามลำดับ โดยเลือกกระแสเมซ $I_{m1}, I_{m2}, \ldots, I_{mn}$ เป็นตัวแปรใช้งาน ดังสมการต่อไปนี้

$$I_{m1} = T_{01} I_{in} + T_{21} I_{m2} \tag{2.42}$$

$$I_{m2} = T_{12} I_{m1} + T_{32} I_{m3} \tag{2.43}$$

$$I_{mi} = T_{i-1,i} I_{m,i-1} + T_{i+1,i} I_{m,i+1} \tag{2.44}$$

และ

$$I_{mn} = T_{n-1,n} I_{m,n-1} \tag{2.45}$$

โดยกำหนดฟังก์ชันถ่ายโอน T_{ij}, ดังต่อไปนี้

$$T_{01} = \left.\frac{I_{m1}}{I_{in}}\right|_{I_{m2}=0} = \frac{Z_1}{Z_{11}} \tag{2.46}$$

$$T_{21} = \left.\frac{T_{m1}}{I_{m2}}\right|_{I_{in}=0} = \frac{Z_3}{Z_{11}} \tag{2.47}$$

$$T_{i-1,i} = \left.\frac{I_{mi}}{I_{m,i-1}}\right|_{I_{m,i+1}=0} = \frac{Z_{2i-1}}{Z_{ii}} \tag{2.48}$$

$$T_{i+1,i} = \left.\frac{I_{mi}}{I_{m,i+1}}\right|_{I_{m,i=1}=0} = \frac{Z_{2i+1}}{Z_{ii}} \tag{2.49}$$

และ

$$T_{n-1,n} = \frac{I_{mn}}{I_{m,n-1}} = \frac{Z_{in-1}}{Z_{nn}} \tag{2.50}$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เมื่อ $Z_1 = R_1$, $Z_n = R_2$, และ Z_{ii} คือผลรวมอิมพีแดนซ์ของเมช จากสมการที่ (2.46)-(2.50) จะเห็นได้ว่าถ้ามีตัวเก็บประจุและตัวเหนี่ยวนำในแต่ละเมชฟังก์ชันถ่ายโอนที่ได้จะเป็นสมการไบควอดเดรติก แต่ถ้านำตัวเก็บประจุหรือตัวเหนี่ยวนำในแต่ละเมชออก ฟังก์ชันการถ่ายโอนที่ได้จะเป็นเพียงแค่การรวมและปรับขนาดเท่านั้น เนื่องจากฟังก์ชันถ่ายโอนในแต่ละชุดมีโพลเหมือนกันแต่มีซีโร่ต่างกัน ซึ่งสามารถสร้างได้ด้วยบล็อกเดียว ดังแสดงบล็อกไดอะแกรมในรูปที่ 2.24



รูปที่ 2.23 โครงข่าย RLC ชนิดขั้นบันไดต่อกัน n เมช



(ข)

รูปที่ 2.24 บล็อกไดอะแกรมแบบกระแสเมช

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 3
งานวิจัยที่เกี่ยวข้อง

3.1 บทนำ

ในบทนี้จะกล่าวถึงหลักการของบางวงจรที่ถูกนำเสนอเอาไว้ในวารสารตั้งแต่อดีต และยังรวมไปจนถึงการประยุกต์ใช้งานวงจรกรองความถี่ต่ำผ่าน และวงจรต่าง ๆ ที่เกี่ยวข้องดังต่อไปนี้ เริ่มจาก 1. วงจรกรองความถี่แบบขั้นบันไดโดยใช้สวิตซ์กระแส CMOS 2. วงจรกรองความถี่ต่ำผ่านรูปแบบกระแสแบบขั้นบันได Leapfrog โดยใช้ CDBAs 3. วงจรกรองรูปแบบกระแสชนิดขั้นบันไดโดยใช้วงจรสายพานกระแสหลายเอาต์พุต ซึ่งแต่ละวงจรจะมีข้อดี และข้อด้อยแตกต่างกันออกไปตามหลักการที่ใช้ในการสร้าง หรือวิเคราะห์วงจร

3.2 วงจรกรองความถี่แบบขั้นบันไดโดยใช้สวิตซ์กระแส CMOS

ในปี 1990 Terri S. Fiez และ David J. Allstot [20] ได้นำเสนอวงจรกรองความถี่แบบขั้นบันได โดยใช้เทคนิคของสวิตซ์กระแส (Switched-Current: SI) ที่สร้างขึ้นจาก CMOS ซึ่งมีข้อดีได้แก่ใช้แหล่งจ่ายกระแส และแรงดันต่ำ เนื่องจากใช้วงจรสะท้อนกระแสเป็นขยายสัญญาณ เมื่อเทียบกับเทคนิคสวิตซ์ตัวเก็บประจุ (Switched-Capacitor: SC) ที่ใช้ออปแอมป์เป็นตัวขยาย



รูปที่ 3.1 อินทิเกรเตอร์โดยใช้สวิตซ์กระแสถูกสร้างขึ้นมา โดยใช้ CMOS

อินทิเกรเตอร์โดยใช้สวิตซ์กระแสถูกสร้างขึ้นมา โดยใช้ CMOS มีฟังก์ชันการถ่ายโอนดังนี้

$$i_{out}(z) = \frac{\left(i_1 z^{-1} - i_2 z^{-1/2}\right)}{\left(1 - z^{-1}\right)} \tag{3.1}$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3.2 วงจรกรองความถี่ต่ำผ่านอันดับห้าแบบปลายปิดคู่โดยใช้ LC ต้นแบบ



รูปที่ 3.3 วงจรกรองความถี่ต่ำผ่านอันดับห้าแบบปลายปิดคู่โดยใช้สวิตซ์กระแส

วงจรที่สร้างขึ้นจากอุปกรณ์พาสซีฟ RC ที่มีตัวต้านทานปลายปิดคู่ (Doubly Terminated Resistors) ในรูปที่ 3.2 ถูกนำมาใช้เป็นต้นแบบในการออกแบบวงจรกรองความถี่แบบขั้นบันไดโดยใช้สวิตซ์กระแส โดยการใช้ KCL หาสมการ และแทนที่แต่ละอุปกรณ์ด้วยอินทิเกรเตอร์โดยใช้สวิตซ์กระแสที่สร้างจาก CMOS ดังรูปที่ 3.3และค่า K มีสมการดังนี้

$$K_i = \frac{\omega_{co}}{f_5 X_i} = \frac{C_U}{C_I} \tag{3.2}$$

ผลการจำลองการทำงานของวงจรพบว่าวงจรสามารถทำงานได้ที่ประมาณ 3 KHz ซึ่งเป็นความถี่ค่อนข้างต่ำ และวงจรไม่สามารถปรับค่าได้ทางไฟฟ้า

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.3 วงจรกรองความถี่ต่ำผ่านรูปแบบกระแสแบบขั้นบันได Leapfrog โดยใช้ CDBAs

ในปี 2002 W. Tangsrirat N. Fujii และ W. Surakampontorn [21] ได้นำเสนอวงจรขยายผลต่างบัฟเฟอร์กระแส (CDBA) ที่ใช้แรงดันต่ำ งานวิจัยนี้ได้นำเสนอผลการจำลองการทำงาน Leapfrog ของโครงข่ายขั้นบันไดรูปแบบกระแส โดยใช้ CDBA เพื่อสาธิตการทำงานวงจรกรองความถี่ต่ำผ่าน Butterworth อันดับห้า โดยใช้อุปกรณ์แอกทีฟจำนวนน้อยที่สุดได้ถูกนำเสนอ

สัญลักษณ์ทางไฟฟ้าของ CDBA แสดงดังในรูปที่ 3.4 และมีคุณสมบัติทางกระแส และแรงดันดังสมการ

$$v_p = 0 \tag{3.3}$$

$$v_n = 0 \tag{3.4}$$

$$i_z = i_p - i_n \tag{3.5}$$

และ

$$v_w = v_z \tag{3.6}$$

รูปที่ 3.4 สัญลักษณ์ทางไฟฟ้าของ CDBA

รูปที่ 3.5 แสดงโครงสร้างของ CDBA ที่สร้างจากไบโลลาห์ทรานซิสเตอร์ซึ่งในส่วนแรกทำหน้าที่เป็นวงจรลบสัญญาณ และในส่วนถัดมาทำหน้าที่เป็นวงจรขยายบัฟเฟอร์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3.5 โครงสร้างของ CDBA ที่สร้างจากไบโพหลาห์ทรานซิสเตอร์



รูปที่ 3.6 โครงข่าย RLC ชนิดขั้นบันไดแบบปลายปิดคู่

รูปที่ 3.6 แสดงโครงสร้างของวงจรกรองความถี่ต่ำผ่านแบบขั้นบันไดโดยใช้ LC ซึ่งสมารถหาสมการออกมาได้ดังนี้

$$I_1 = I_s - \frac{V_1}{R_s} - I_2 \quad , \quad V_1 = I_1 Z_1 \tag{3.7}$$

$$V_2 = V_1 - V_3 \quad , \quad I_2 = V_2 Y_2 \tag{3.8}$$

$$I_3 = I_2 - I_4 \quad , \quad V_3 = I_3 Z_3 \tag{3.9}$$

$$V_n = V_{n-1} - V_{n+1} \quad , \quad I_n = V_n Y_n \tag{3.10}$$

และ

$$I_n = I_{n-1} - I_{n+1} \quad , \quad V_n = I_n Z_n \tag{3.11}$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รูปที่ 3.7 เป็นบล็อกไดอะแกรมของวงจรกรองความถี่แบบ Leapfrog และรูปที่ 3.8 แสดงวงจรย่อยในการสร้างวงจรกรองความถี่แบบ Leapfrog ในรูปที่ 3.8 โดยใช้ CDBAs



รูปที่ **3.7** บล็อกไดอะแกรมของวงจรกรองความถี่แบบ Leapfrog



รูปที่ 3.8 วงจรย่อยในการสร้างวงจรกรองความถี่แบบขั้นบันไดโดยใช้ CDBA

รูปที่ 3.9 แสดงวงจรกรองความถี่ต่ำผ่านรูปแบบกระแสแบบขั้นบันได Butterworth โดยใช้ RLC จากการแปลงวงจรต้นแบบในรูปที่ 3.9 โดยใช้ CDBAs วงจรสามารถสร้างได้ดังรูปที่ 3.10



รูปที่ 3.9 วงจรกรองความถี่ต่ำผ่านอันดับห้าชนิดขั้นบันได Butterworth

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3.10 วงจรกรองความถี่ต่ำผ่านอันดับห้าชนิดขั้นบันได Butterworth โดยใช้ CDBA

วงจรกรองความถี่ต่ำผ่านรูปแบบกระแสแบบขั้นบันได Butterworth อันดับที่ห้าโดยใช้ CDBAs ได้ถูกนำเสนอในงานวิจัยนี้ จากผลการจำลองการทำงานพบว่า วงจรสามารถทำงานได้ในย่านความถี่ประมาณ 10 MHz ซึ่งเป็นข้อจำกัดของอุปกรณ์แบบแอกทีฟบิวดิ้งบล็อก ทั้งยังมีตัวต้านทานต่อภายในวงจรทำให้สิ้นเปลืองพื้นที่ในการสร้างชิป

3.4 การออกแบบวงจรกรองความถี่แบบ Log-domain คลาส AB พลังงานต่ำ 1.2 V โดยใช้ BiCMOS

ในปี 1997 Manfred Punzenberge และ Christian C. Enz [22] ได้นำเสนอ วงจรกรองความถี่แบบ Log-domain คลาส AB พลังงานต่ำ 1.2 V โดยใช้ BiCMOS งานวิจัยนี้ได้มีการนำ Log domain อินทิเกรเตอร์ มาออกแบบให้เป็นวงจรที่นำเสนอ โดยรูปที่ 3.11 คือรูปวงจร Log domain อินทิเกรเตอร์พื้นฐาน



รูปที่ 3.11 วงจร Log domain อินทิเกรเตอร์พื้นฐาน

เนื่องจากวงจรในรูปที่ 3.11 ยังมีข้อเสียเช่นมี อินพุทอิมพีแดนซ์ไม่ต่ำเพียงพอ จึงได้พัฒนาโดยใช้ CMOS มาต่อร่วมกับไบโพล่าร์ทรานซิสเตอร์ เพื่อให้วงจรใช้ไฟเลี้ยงได้ต่ำลง ทำให้ศักยภาพด้านอิมพีแดนซ์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ดียิ่งขึ้นและได้นำวงจรที่ได้ ไปออกแบบให้เป็น วงจร Log-domain อินทิเกรเตอร์คลาส AB แรงดันต่ำ โดยใช้ BiCMOS ที่มีหลายอินพุต ดังรูปที่ 3.12



รูปที่ 3.12 วงจร Log-domain อินทิเกรเตอร์คลาส AB แรงดันต่ำ โดยใช้ BiCMOS ที่มีหลายอินพุต



รูปที่ 3.13 วงจรกรองความถี่ต่ำผ่าน RLC อันดับสาม Chebyshev ชนิดขั้นบันไดต้นแบบ

รูปที่ 3.14 เป็นการนำวงจรอินทิเกรเตอร์ในรูปที่ 3.12 มาออกแบบให้มีการจำลองการทำงานให้เหมือนกับวงจรกรองความถี่ต่ำผ่าน RLC อันดับสาม Chebyshev ชนิดขั้นบันไดต้นแบบในรูปที่ 3.13

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3.14 วงจรกรองความถี่แบบ Log-domain คลาส AB พลังงานต่ำ 1.2 V โดยใช้ BiCMOS

งานวิจัยนี้นำเสนอการออกแบบวงจรกรองความถี่แบบ Log-domain คลาส AB พลังงานต่ำ 1.2 V โดยใช้ BiCMOS โดยการเลียนแบบการทำงานของวงจรกรองความถี่ต่ำผ่าน RLC อันดับสาม Chebyshev ชนิดขั้นบันไดต้นแบบ วงจรสามารถปรับค่าความถี่ Cut-off ได้ตั้งแต่ 10kHz-10MHz โดยใช้กระแสไบอัส 0.1uA-30uA โดยใช้ทรานซิสเตอร์ทั้งไบโพล่าและมอสทรานซิสเตอร์ทั้งหมด 54 ตัว และตัวเก็บประจุ 6 ตัว

3.6 บทสรุป

ในบทนี้กล่าวถึงงานวิจัยในอดีต เพื่อชี้ให้เห็นถึงการพัฒนาอย่างต่อเนื่องของวงจรกรองความถี่ต่ำผ่านอันดับสูงแบบขั้นบันได โดยแต่ละงานวิจัยใช้หลักการ และอุปกรณ์ในการพัฒนาวงจรแตกต่างกันออกไป โดยในหัวข้อที่ 3.2 กล่าวถึง วงจรกรองความถี่แบบขั้นบันไดโดยใช้สวิตซ์กระแส CMOS หัวข้อที่ 3.3 กล่าวถึง วงจรกรองความถี่ต่ำผ่านรูปแบบกระแสแบบขั้นบันได Leapfrog โดยใช้ CDBAs หัวข้อที่ 3.4 กล่าวถึง วงจรกรองรูปแบบกระแสชนิดขั้นบันไดโดยใช้วงจรสายพานกระแสหลายเอาต์พุต หัวข้อที่ 3.5 กล่าวถึง การออกแบบวงจรกรองความถี่ Log-domain โดยการจำลองการทำงานของวงจร LC แบบขั้นบันได

จากการวิเคราะห์งานวิจัยในอดีตพบว่า วงจรบางวงจรยังมีประสิทธิภาพไม่สูงนัก บางวงจรสามารถใช้งานได้ที่ความถี่ต่ำ บางวงจรใช้ตัวต้านทานต่อเข้ากับวงจร ซึ่งทำให้วงจรมีอุปกรณ์พาสซีฟมากเกินไป บางวงจรใช้อุปกรณ์ทั้งแอกทีฟและพาสซีฟมากเกินไปทำให้โครงสร้างมีความซับซ้อน และบางวงจรยังใช้ไฟเลี้ยงสูงอีกด้วย

ดังนั้นงานวิจัยนี้จึงนำเสนอวงจรกรองความถี่ต่ำผ่านอันดับสูงโดยใช้มอสทรานซิสเตอร์ไบควอต ที่มีประสิทธิภาพสอดคล้องกับวงจรกรองต้นแบบ สามารถปรับค่าได้ทางอิเล็กทรอนิกส์ ตั้งแต่ 10kHz ถึง 10MHz โดยปรับกระแสไบอัส และ ใช้อุปกรณ์น้อย ภายใต้เทคโนโลยี CMOS 0.25 μm

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 4
การสังเคราะห์วงจรกรองความถี่ต่ำผ่านอันดับสูงโดยใช้มอสทรานซิสเตอร์ไบควอต

4.1 บทนำ

วงจรกรองความถี่ จัดว่าเป็นวงจรที่มีความสำคัญในงานด้านโทรคมนาคม อิเล็กทรอนิกส์ หรือแม้กระทั่ง ด้านการแพทย์ ซึ่งปัจจุบันเป็นที่ทราบกันดีว่าอุปกรณ์อิเล็กทรอนิกส์ต่างๆ ได้มีการพัฒนาให้ประสิทธิภาพสูงขึ้น ขนาดเล็กลง และ ราคาถูกลง เทคโนโลยีซีมอสเป็นคำตอบที่สำคัญ ที่สามารถทำให้อุปกรณ์อิเล็กทรอนิกส์ในปัจจุบัน สามารถทำงานได้อย่างมีประสิทธิภาพ ด้วยขนาดที่เล็กลง และ ราคาถูกลงมาก วงจรกรองความถี่ที่มักเป็นส่วนหนึ่งอยู่ในวงจรรวม (Integrated Circuits) ต่างๆ เสมอ เช่น ในการเข้ารหัส ถอดรหัส การมอดูเลต การกำจัดสัญญาณรบกวนในเครื่องมือแพทย์ ฯลฯ ในอดีตวงจรกรองความถี่จะใช้อุปกรณ์แพสซีฟ (RLC) เป็นหลัก ซึ่งเป็นที่ทราบดีว่าไม่เหมาะในการสร้างเป็นวงจรรวม จึงได้มีการพัฒนาเป็นการใช้วงจรแอกทีฟมาสร้างเป็นวงจรกรองความถี่ ความถี่ เช่น การออกแบบวงจรกรองความถี่อันดับที่หนึ่ง [1-2] การออกแบบวงจรกรองความถี่อันดับที่สอง [3-4] อีกทั้งงานวิจัยบางงานมีการเลียนแบบการทำงานวงจรกรองความถี่ อันดับที่ห้าแบบขั้นบันได [5-10] ได้มีการพัฒนาอย่างต่อเนื่อง เช่น วงจรกรองความถี่ต่ำผ่าน อันดับที่ห้า รูปแบบแรงดัน โดยออกแบบวงจรอินทีเกรเตอร์โดยใช้คุณสมบัติของวงจรขยายสัญญาณออปแอมป์ [5-7] และ โอทีเอ [8-10]

เป็นที่ทราบกันดีว่าวงจรรูปแบบแรงดันมีประสิทธิภาพด้อยกว่าวงจรในรูปแบบกระแส จึงได้มีงานวิจัยวงจรกรองความถี่รูปแบบกระแสอันดับสูงโดยใช้อุปกรณ์แอกทีฟ MOCC ออกมา [11] แต่ก็ยังต้องใช้ตัวต้านทานต่อเข้ากับวงจร ซึ่งทำให้วงจรมีอุปกรณ์พาสซีฟมากเกินไป จึงยังไม่เหมาะกับการสร้างเป็นวงจรรวมที่มีขนาดเล็ก

4.2 วงจรอินทิเกรเตอร์โดยใช้มอสทรานซิสเตอร์

4.2.1 อินทิเกรเตอร์ชนิดสูญเสียโดยใช้มอสทรานซิสเตอร์

โครงสร้างของอินทีเกรเตอร์แบบสูญเสีย (Lossy integrator) โดยใช้มอสทรานซิสเตอร์ [23] แสดงในรูปที่ 4.1 มีเอาต์พุตสองตัวที่มีค่าเท่ากันเป็น I_{O1} และ I_{O2}

รูปที่ 4.2 แสดงวงจรเสมือนจากแบบจำลองสัญญาณขนาดเล็กแสดงในรูปที่ 4.1 จากการวิเคราะห์ด้วย KCL ฟังก์ชันถ่ายโอนกระแสสัญญาณขนาดเล็กของวงจรในรูปที่ 4.2 สมมติให้ค่าทรานสคอนดักแตนซ์ในวงจรทั้งหมดมีค่าเท่ากัน สามารถเขียนสมการได้เป็น

$$\frac{I_{O1}}{I_{IN}} = \frac{I_{O2}}{I_{IN}} = -\frac{g_m}{sC_1 + g_m} \tag{4.1}$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.1 วงจรอินทิเกรเตอร์ชนิดสูญเสียโดยใช้มอสทรานซิสเตอร์



รูปที่ 4.2 วงจรเสมือนจากแบบจำลองสัญญาณขนาดเล็กของวงจรอินทิเกรเตอร์ชนิดสูญเสีย

4.2.2 อินทิเกรเตอร์ชนิดไม่สูญเสียโดยใช้มอสทรานซิสเตอร์

วงจรอินทีเกรเตอร์แบบไม่สูญเสียเป็นส่วนหนึ่งในการออกแบบเป็นวงจรไบควอต การสร้างวงจรอินทีเกรเตอร์แบบไม่สูญเสียโดยใช้ซีมอสทรานซิสเตอร์ [21] สามารถสร้างได้ดังแสดงตัวอย่างในรูปที่ 4.3 ทั้งนี้จำนวนของกระแสเอาต์พุตสามารถเพิ่มได้โดยต่อทรานซิสเตอร์และแหล่งจ่ายกระแส I_B จากรูปแสดงไว้โดย M_2 และ M_6



รูปที่ 4.3 วงจรอินทีเกรเตอร์แบบไม่สูญเสียโดยใช้มอสทรานซิสเตอร์

จากรูปที่ 4.3 สามารถเขียนเป็นแบบจำลองสัญญาณขนาดเล็กได้ดังรูปที่ 4.4 และ ฟังก์ชันการถ่ายโอนกระแสเป็นดังสมการที่ (4.2) และ (4.3)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$\frac{I_{O1}}{I_{IN}} = -\frac{g_{m2}g_{m4}}{sC_1g_{m4} + g_{m3}g_{m5} - g_{m1}g_{m4}} \tag{4.2}$$

$$\frac{I_{O2}}{I_{IN}} = \frac{g_{m3}g_{m6}}{sC_1g_{m4} - g_{m3}g_{m5} + g_{m1}g_{m4}} \tag{4.3}$$

สมมติให้ค่าทรานสคอนดักแตนซ์ในวงจรทั้งหมดมีค่าเท่ากัน สามารถจัดรูปสมการใหม่ได้เป็น

$$\frac{-I_{O1}}{I_{IN}} = \frac{I_{O2}}{I_{IN}} = \frac{g_m}{sC_1} \tag{4.4}$$

โดยที่ $g_m = \sqrt{2\mu C_{ox}\frac{W}{L}I_B}$ ซึ่ง μ, C_{ox}, W และ L เป็นค่าความคล่อง, ความจุจากออกไซด์ ความกว้างและความยาวช่องสัญญาณของมอสทรานซิสเตอร์ ตามลำดับ เห็นได้ชัดว่าค่าทรานสคอนดักแตนซ์ของมอสทรานซิสเตอร์สามารถปรับค่าได้โดยการปรับค่ากระแสไบอัส I_B



รูปที่ 4.4 วงจรเสมือนจากแบบจำลองสัญญาณขนาดเล็กและบล็อกไดอะแกรมของอินทิเกรเตอร์ชนิดไม่สูญเสีย

4.3 การสร้างวงจรกรองความถี่แบบไบควอต (Biquad Filter)

จากทฤษฎีในบทที่ 2 สามารถนำอินทิเกรเตอร์แบบสูญเสีย และแบบไม่สูญเสียในรูปที่ 4.2 และรูปที่ 4.3 มาสร้างเป็นวงจรกรองไบควอตแบบที่หนึ่งตามทฤษฎีในบทที่ 2 จะได้บล็อกไดอะแกรมวงจรกรองไบควอตแบบที่หนึ่งโดยใช้มอสทรานซิสเตอร์ดังรูปที่ 4.5 และมีรูปวงจรตามรูปที่ 4.6

เมื่อกำหนดให้ค่าทรานสคอนดักแตนซ์ในวงจรทั้งหมดมีค่าเท่ากันวงจรกรองไบควอตแบบที่หนึ่งโดยใช้มอสทรานซิสเตอร์ สามารถหาฟังก์ชันการถ่ายโอนได้ดังสมการที่ (4.5)

$$I_{O1+} = \frac{\frac{g_m^2}{C_1C_2}I_1 + s\frac{g_m}{C_2}I_2}{s^2 + s\frac{g_m}{C_2} + \frac{g_m^2}{C_1C_2}} \tag{4.5}$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.5 บล็อกไดอะแกรมวงจรกรองไบควอดแบบที่หนึ่งโดยใช้มอสทรานซิสเตอร์



รูปที่ 4.6 วงจรกรองไบควอดแบบที่หนึ่งโดยใช้มอสทรานซิสเตอร์

จากทฤษฎีในบทที่ 2 วงจรไบควอดแบบที่สอง สามารถสร้างได้จากวงจรอินทีเกรเตอร์แบบไม่สูญเสียในรูปที่ 4.3 จำนวน 3 ตัว โดยนำบล็อกไดอะแกรมในบทที่ 2 มาเป็นต้นแบบในการต่อวงจรจะได้บล็อกไดอะแกรมวงจรกรองไบควอดแบบที่สองโดยใช้มอสทรานซิสเตอร์ดังรูปที่ 4.7 และมีรูปวงจรตามรูปที่ 4.8

เมื่อกำหนดให้ค่าทรานสคอนดักแตนซ์ในวงจรทั้งหมดมีค่าเท่ากันวงจรกรองไบควอดแบบที่สองโดยใช้มอสทรานซิสเตอร์ สามารถหาฟังก์ชันการถ่ายโอนได้ดังสมการที่ (4.6)

$$I_{O2+} = \frac{I_1\left(\frac{g_m{}^2}{C_1C_2}\right) + I_2\left(\frac{g_m{}^2}{C_1C_2}\right)}{s^2 + \frac{2g_m{}^2}{C_1C_2}} \tag{4.6}$$



รูปที่ 4.7 บล็อกไดอะแกรมวงจรกรองไบควอดแบบที่สองโดยใช้มอสทรานซิสเตอร์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.8 วงจรกรองไบควอดแบบที่สองโดยใช้มอสทรานซิสเตอร์

4.4 การออกแบบวงจรกรองความถี่ต่ำผ่านอันดับสูงโดยใช้วิธีการสังเคราะห์แบบกระแสเมซ

4.4.1 วงจรกรองความถี่ต่ำผ่านอันดับสามชนิดขั้นบันได

จากทฤษฎีในบทที่ 2 เมื่อพิจารณาวงจรกรองความถี่ต่ำผ่าน RLC อันดับสามชนิดขั้นบันได ต้นแบบในรูปที่ 4.9 ด้วยวิธีเมซ ทำให้สามารถเขียนบล็อกไดอะแกรมกระแสเมซได้ดังรูปที่ 4.10



รูปที่ 4.9 วงจรกรองความถี่ต่ำผ่าน RLC อันดับสามชนิดขั้นบันไดต้นแบบการสังเคราะห์วงจรกรองความถี่ที่นำเสนอ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.10 บล็อกไดอะแกรมกระแสเมซวงจรวงจรกรองความถี่ต่ำผ่าน RLC อันดับสามชนิดขั้นบันไดต้นแบบ

เมื่อวิเคราะห์บล็อกไดอะแกรมกระแสเมซในรูปที่ 4.10 จากวงจรรูปที่ 4.9 ฟังก์ชันถ่ายโอนในแต่ละส่วนสามารถเขียนได้ดังนี้

$$T_{01} = \left.\frac{I_1}{I_{in}}\right|_{I_2=0} = \frac{sR_S / L_1}{s^2 + sR_S / L_1 + 1/(L_1C_2)} \tag{4.7}$$

$$T_{21} = \left.\frac{I_1}{I_2}\right|_{I_{in}=0} = \frac{1/(L_1C_2)}{s^2 + sR_S / L_1 + 1/(L_1C_2)} \tag{4.8}$$

$$T_{12} = \left.\frac{I_2}{I_1}\right| = \frac{1/(L_3C_2)}{s^2 + sR_L / L_3 + 1/(L_3C_2)} \tag{4.9}$$

4.4.2 วงจรกรองความถี่ต่ำผ่านอันดับห้าชนิดขั้นบันได

จากทฤษฎีในบทที่ 2 เมื่อพิจารณาวงจรกรองความถี่ต่ำผ่าน RLC อันดับห้าชนิดขั้นบันไดต้นแบบในรูปที่ 4.11 ด้วยวิธีเมซ ทำให้สามารถเขียนบล็อกไดอะแกรมกระแสเมซได้ดังรูปที่ 4.12

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.11 วงจรกรองความถี่ต่ำผ่าน RLC อันดับห้าชนิดขั้นบันไดต้นแบบการสังเคราะห์วงจรกรองความถี่ที่นำเสนอ



รูปที่ 4.12 บล็อกไดอะแกรมกระแสเมซวงจรกรองความถี่ต่ำผ่าน RLC อันดับห้าชนิดขั้นบันไดต้นแบบ

เมื่อวิเคราะห์บล็อกไดอะแกรมกระแสเมซในรูปที่ 4.12 จากวงจรรูปที่ 4.11 ฟังก์ชันถ่ายโอนในแต่ละส่วนสามารถเขียนได้ดังนี้

$$T_{01} = \left.\frac{I_1}{I_{in}}\right|_{I_2=0} = \frac{sR_S / L_1}{s^2 + sR_S / L_1 + 1/(L_1C_2)} \tag{4.10}$$

$$T_{21} = \left.\frac{I_1}{I_2}\right|_{I_{in}=0} = \frac{1/(L_1C_2)}{s^2 + sR_S / L_1 + 1/(L_1C_2)} \tag{4.11}$$

$$T_{12} = \left.\frac{I_2}{I_1}\right|_{I_3=0} = \frac{1/(L_3C_2)}{s^2 + 1/(L_3C_{2,4})} \tag{4.12}$$

$$T_{32} = \left.\frac{I_2}{I_3}\right|_{I_1=0} = \frac{1/(L_3C_4)}{s^2 + 1/(L_3C_{2,4})} \tag{4.13}$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$T_{23} = \frac{I_3}{I_2} = \frac{1/(L_5 C_4)}{s^2 + sR_L / L_5 + 1/(L_5 C_4)} \tag{4.14}$$

เมื่อ $C_{2,4}$ เป็นค่าความจุรวมของลูปที่สอง

4.5. วงจรกรองความถี่ต่ำผ่านอันดับสูงโดยใช้มอสทรานซิสเตอร์ไบควอต

4.5.1 วงจรกรองความถี่ต่ำผ่านอันดับสามชนิดขั้นบันไดโดยใช้มอสทรานซิสเตอร์ไบควอต

พิจารณาสมการที่ (4.7)-(4.9) โดยนำวงจรไบควอตแบบที่ 1 มาแทนลงในสมการกระแสเมซ จากรูปที่ 4.10 ชุดอินพุต T_{01} มีคุณสมบัติฟังก์ชันเป็นวงจรกรองแถบความถี่ผ่าน และ ชุดอินพุต T_{21} มีคุณสมบัติฟังก์ชันเป็นวงจรกรองความถี่ต่ำผ่าน โดยชุดอินพุตทั้งสองนี้สามารถแทนได้ด้วยวงจรไบควอตแบบที่ 1 ชุดอินพุต T_{12} มีคุณสมบัติฟังก์ชันเป็นวงจรกรองความถี่ต่ำผ่านสามารถแทนได้ด้วยวงจรไบควอตแบบที่ 1 รูปที่ 4.13 คือโครงสร้างของวงจรกรองความถี่ที่ได้จากการออกแบบ



รูปที่ 4.13 บล็อกไดอะแกรมวงจรกรองความถี่ต่ำผ่านอันดับสามที่นำเสนอ

4.5.2 วงจรกรองความถี่ต่ำผ่านอันดับห้าชนิดขั้นบันไดโดยใช้มอสทรานซิสเตอร์ไบควอต

พิจารณาสมการที่ (4.10)-(4. 14) โดยนำวงจรไบควอตแบบที่ 1 และแบบที่ 2 มาแทนลงในสมการกระแสเมซ จากรูปที่ 4.12 ชุดอินพุต T_{01} มีคุณสมบัติฟังก์ชันเป็นวงจรกรองแถบความถี่ผ่าน และ ชุดอินพุต T_{21} มีคุณสมบัติฟังก์ชันเป็นวงจรกรองความถี่ต่ำผ่าน โดยชุดอินพุตทั้งสองนี้สามารถแทนได้ด้วยวงจรไบควอตแบบที่ 1 ชุดอินพุต T_{12} และ T_{32} มีคุณสมบัติฟังก์ชันเป็นวงจรกรองความถี่ต่ำผ่านแบบโพลอยู่บนแกนจินตภาพ ซึ่งชุดอินพุตทั้งสองนี้สามารถแทนได้ด้วยวงจรไบควอตแบบที่ 2 และ ชุดอินพุต T_{23} มี

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

คุณสมบัติฟังก์ชันเป็นวงจรกรองความถี่ต่ำผ่าน โดยชุดอินพุตนี้สามารถแทนได้ด้วยวงจรไบควอตแบบที่ 1 รูปที่ 4.14 คือโครงสร้างของวงจรกรองความถี่ที่ได้จากการออกแบบ



รูปที่ 4.14 บล็อกไดอะแกรมวงจรกรองความถี่ต่ำผ่านอันดับห้าที่นำเสนอ

4.6. การจำลองการทำงานของวงจร

4.6.1 การจำลองการทำงานของวงจรกรองความถี่ต่ำผ่านอันดับสามชนิดขั้นบันไดโดยใช้มอสทรานซิสเตอร์ไบควอต

เพื่อยืนยันผลการทำงาน และ ประสิทธิภาพของวงจรกรองความถี่ต่ำอันดับสามที่นำเสนอ จะใช้การจำลองการทำงานด้วยโปรแกรม PSpice ภายใต้โมเดล TSMC 0.25μm [13] แรงดันไฟเลี้ยง 1.0 โวลท์ โดยมอสทรานซิสเตอร์ทุกตัวมีขนาดเท่ากันคือ W/L=70 μm/0.5μm โดยจะกำหนดเงื่อนไขในการออกแบบให้วงจรกรองความถี่ต่ำผ่านอันดับสามมีค่า f_c=1MHz, Ripple=1.0dB ได้ค่าอุปกรณ์ในวงจรต้นแบบดังนี้ R_S=R_L=1Ω, L_1=L_3=0.322uH, C_2 =0.158uF, และ ด้วยเงื่อนไขเดียวกันในวงจรไบควอต 1 กำหนดให้ตัวเก็บประจุมีค่า C_1=15pF และ C_2=30pF รูปที่ 4.15 แสดงผลการตอบสนองทางความถี่ของวงจรกรองความถี่ที่นำเสนอเทียบกับวงจร RLC ต้นแบบ โดยกำหนดให้ I_B=3.5μA พบว่ามีความคลาดเคลื่อนเพียงเล็กน้อยในช่วง Passband ส่วนผลการตอบสนองทางความถี่เมื่อปรับค่ากระแสไบอัสจาก 1μA-100μA แสดงไว้ดังรูปที่ 4.16 พบว่าสามารถปรับค่าได้ทางอิเล็กทรอนิกส์ตั้งแต่ 300kHz-30MHz โดยมีค่าการสูญเสียกำลังงานที่ 2.4mW ที่กระแสไบอัสเท่ากับ 100μA

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.15 ผลตอบสนองทางความถี่ของวงจรกรองความถี่ต่ำผ่านอันดับสามชนิดขั้นบันไดที่นำเสนอกับวงจรกรองความถี่ RLC ต้นแบบ



รูปที่ 4.16 ผลตอบสนองทางความถี่วงจรกรองความถี่ต่ำผ่านอันดับสามชนิดขั้นบันไดที่นำเสนอเมื่อปรับค่ากระแสไบอัส I_B

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.17 การทดสอบแบบ Multi-tone กับวงจรกรองความถี่ต่ำผ่านอันดับสามชนิดขั้นบันไดที่นำเสนอ



รูปที่ 4.18 ผลการกรองสัญญาณความถี่สูงออกจากสัญญาณที่ต้องการจากวงจรกรองความถี่ต่ำผ่านอันดับสามชนิดขั้นบันไดที่นำเสนอ

ความสามารถในการแยกสัญญาณนอกย่านความถี่ที่ต้องการของวงจรกรองความถี่ต่ำผ่านที่นำเสนอ สามารถทำได้โดยการทดสอบแบบ Multi-tone โดยป้อนค่ากระแสไบอัส I_B =5μA เพื่อตั้งค่าวงจรกรองความถี่ให้มี Cut-off ประมาณ 2MHz และป้อนสัญญาณในย่านความถี่คือ 10kHz, 100kHz และ 1MHz และ สัญญาณนอกย่านความถี่คือ 10MHz พบว่าวงจรสามารถกรองความถี่ 10MHz ออกไปเหลือเพียงความถี่ 10kHz, 100kHz และ 1MHz เท่านั้นดังแสดงในรูปที่ 4.17 ส่วนรูปที่ 4.18 แสดงความสามารถในการกรองสัญญาณความถี่สูงออก โดยป้อนค่ากระแสไบอัส I_B =40μA เพื่อตั้งค่าวงจรกรองความถี่ให้มี

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Cut-off ประมาณ 20MHz และ ป้อนสัญญาณความถี่ คือ 10MHz, 50MHz และ 100MHz พบว่าวงจรสามารถกรองสัญญาณ 10MHz ออกมาได้อย่างมีประสิทธิภาพ

4.6.2 การจำลองการทำงานของวงจรกรองความถี่ต่ำผ่านอันดับห้าชนิดขั้นบันไดโดยใช้มอสทรานซิสเตอร์ไบควอต

เพื่อยืนยันผลการทำงาน และ ประสิทธิภาพของวงจรกรองความถี่ต่ำอันดับห้าที่นำเสนอ จะใช้การจำลองการทำงานด้วยโปรแกรม PSpice ภายใต้โมเดล TSMC 0.25μm [13] แรงดันไฟเลี้ยง 1.0 โวลท์ โดยมอสทรานซิสเตอร์ทุกตัวมีขนาดเท่ากันคือ W/L=70 μm/0.5μm โดยจะกำหนดเงื่อนไขในการออกแบบให้วงจรกรองความถี่ต่ำผ่านอันดับสูงมีค่าเท่ากับ f_c=1MHz, Ripple=0.5dB ได้ค่าอุปกรณ์ในวงจรต้นแบบดังนี้ R_S=R_L=1Ω, L_1=L_5=170nH, C_2= C_4=120nF, L_3=250nH, และ ด้วยเงื่อนไขเดียวกันในวงจรไบควอต 1 กำหนดให้ตัวเก็บประจุมีค่า C_1=34pF และ C_2=24pF ส่วนวงจรไบควอต 2 กำหนดให้ C_3=C_4=24pF, และ C_5=50pF รูปที่ 4.19 แสดงผลการตอบสนองทางความถี่ของวงจรกรองความถี่ที่นำเสนอเทียบกับวงจร RLC ต้นแบบ โดยกำหนดให้ I_B=8μA พบว่ามีความคลาดเคลื่อนเพียงเล็กน้อยในช่วง Passband ส่วนผลการตอบสนองทางความถี่เมื่อปรับค่ากระแสไบอัสจาก 1μA-100μA แสดงไว้ดังรูปที่ 4.20 พบว่าสามารถปรับค่าได้ทางอิเล็กทรอนิกส์ตั้งแต่ 200kHz-20MHz โดยมีค่าการสูญเสียกำลังงานที่ 4.8mW ที่กระแสไบอัสเท่ากับ 100μA



รูปที่ 4.19 ผลตอบสนองทางความถี่ของวงจรกรองความถี่ต่ำผ่านอันดับห้าชนิดขั้นบันไดที่นำเสนอกับวงจรกรองความถี่ RLC ต้นแบบ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.20 ผลตอบสนองทางความถี่วงจรกรองความถี่ต่ำผ่านอันดับห้าชนิดขั้นบันไดที่นำเสนอเมื่อปรับค่ากระแสไบอัส I_B



รูปที่ 4.21 การทดสอบแบบ Multi-tone วงจรกรองความถี่ต่ำผ่านอันดับห้าชนิดขั้นบันไดที่นำเสนอ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.22 ผลการกรองสัญญาณความถี่สูงออกจากสัญญาณที่ต้องการจากวงจรกรองความถี่ต่ำผ่านอันดับห้าชนิดขั้นบันไดที่นำเสนอ

ความสามารถในการแยกสัญญาณนอกย่านความถี่ที่ต้องการของวงจรกรองความถี่ต่ำผ่านที่นำเสนอ สามารถทำได้โดยการทดสอบแบบ Multi-tone โดยป้อนค่ากระแสไบอัส I_B=10μA เพื่อตั้งค่าวงจรกรองความถี่ให้มี Cut-off ประมาณ 2MHz และป้อนสัญญาณในย่านความถี่คือ 10kHz, 100kHz และ 1MHz และ สัญญาณนอกย่านความถี่คือ 10MHz พบว่าวงจรสามารถกรองความถี่ 10MHz ออกไปเหลือเพียงความถี่ 10kHz, 100kHz และ 1MHz เท่านั้นดังแสดงในรูปที่ 4.21 ส่วนรูปที่ 4.22 แสดงความสามารถในการกรองสัญญาณความถี่สูงออก โดยป้อนค่ากระแสไบอัส I_B=100μA เพื่อตั้งค่าวงจรกรองความถี่ให้มี Cut-off ประมาณ 20MHz และ ป้อนสัญญาณความถี่ คือ 10MHz, 50MHz และ 100MHz พบว่าวงจรสามารถกรองสัญญาณ 10MHz ออกมาได้อย่างมีประสิทธิภาพ

4.7. บทสรุป

วิทยานิพนธ์นี้นำเสนอ การออกแบบวงจรกรองความถี่ต่ำผ่านอันดับสูงโดยใช้การวิเคราะห์ฟังก์ชันไบควอต โดยจะทำการเลียนแบบจากวงจร RLC Chebyshev ต้นแบบ และใช้วงจรไบควอตแทนในฟังก์ชันที่วิเคราะห์ได้ วงจรไบควอตที่ใช้นั้นสร้างจากมอสทรานซิสเตอร์ เพื่อให้สามารถทำงานในย่านความถี่สูงได้ดี และ ปรับค่าได้ทางอิเล็กทรอนิกส์ จากผลการจำลองการทำงาน พบว่าวงจรสามารถทำงานได้สอดคล้องกับทฤษฎี และ วงจร RLC ต้นแบบ และ มีประสิทธิภาพดี ใช้ไฟเลี้ยงต่ำ ใช้กำลังไฟฟ้าต่ำ และ โดยวงจรกรองความถี่แบบขั้นบันไดอันดับสามที่นำเสนอสามารถปรับค่าความถี่ Cut-off ได้ตั้งแต่ 300kHz-30MHz และ วงจรกรองความถี่แบบขั้นบันไดอันดับห้าที่นำเสนอสามารถปรับค่าความถี่ Cut-off ได้ตั้งแต่ 200kHz-20MHz เมื่อเปรียบเทียบผลการทำงานของวงจรกรองความถี่แบบขั้นบันไดอันดับสามและอันดับห้า พบว่าวงจรกรองความถี่อันดับห้าสามารถทำงานได้อย่างมีประสิทธิภาพมากกว่า โดยสังเกตุจากความชันของกราฟผลตอบสนองทางความถี่เข้าใกล้อุดมคติมากกว่า ทั้งนี้วงจรกรองความถี่แบบขั้นบันไดอันดับห้ามีจำนวนอุปกรณ์มากกว่า และมีโครงสร้างที่ซับซ้อนกว่าวงจรกรองความถี่แบบขั้นบันไดอันดับสาม

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 5
บทสรุปและข้อเสนอแนะ

5.1 บทสรุปการวิจัย

วิทยานิพนธ์ฉบับนี้นำเสนอการสังเคราะห์วงจรกรองความถี่ต่ำผ่านอันดับสูงโดยใช้มอสทรานซิสเตอร์ไบควอต ซึ่งในอดีตนั้นได้มีงานวิจัยที่ใช้อุปกรณ์แอกทีฟชนิดต่าง ๆ ในการสร้างวงจรกรองความถี่ต่ำผ่านอันดับสูงมากมาย จากการสามารถสรุปคุณลักษณะของวงจรกรองความถี่ต่ำผ่านอันดับสูง เปรียบเทียบกับวงจรกรองความถี่ต่ำผ่านอันดับสูงที่นำเสนอได้ดังตารางที่ 5.1

ตารางที่ 5.1 ตารางเปรียบเทียบคุณลักษณะของวงจรกรองความถี่ต่ำผ่านอันดับสูง

งานวิจัย	อุปกรณ์	ย่านความถี่ในการปรับค่า	ความถี่สูงสุดที่ใช้งานได้	ตัวต้านทาน	จำนวนอุปกรณ์	ไฟเลี้ยง
[11]	MOCC	N/A	15 MHz	มี	140	N/A
[20]	สวิตช์กระแส	N/A	4.7 KHz	ไม่มี	35	N/A
[21]	CDBAs	N/A	10 MHz	มี	85	±1V
[22]	BiCMOS	10 kHz -10 MHz	10 MHz	ไม่มี	54	1.2V
งานวิจัยที่นำเสนอ	CMOS	10 kHz -20 MHz	20 MHz	ไม่มี	48	1.0V

จากตารางเปรียบเทียบงานวิจัยที่นำเสนอกับงานวิจัยที่ผ่านมา วงจรกรองความถี่ต่ำผ่านอันดับสูงโดยใช้มอสทรานซิสเตอร์ไบควอตที่นำเสนอนั้น สามารถทำงานได้จริงตามทฤษฎีและมีข้อได้เปรียบหลายอย่างเช่น จำนวนอุปกรณ์น้อยกว่า สามารถปรับค่าได้ทางอิเล็กทรอนิกส์ ใช้งานได้ที่ความถี่สูง ใช้ไฟเลี้ยงต่ำ และไม่มีตัวต้านทานต่อขยายเพิ่มเติม เป็นต้น

5.2 ข้อเสนอแนะ

จากการศึกษา ออกแบบ และวิจัยวิทยานิพนธ์ฉบับนี้นั้น พบว่าหลักการที่นำเสนอสามารถนำไปสร้างเป็นวงจรกรองชนิดอื่นๆ ได้ต่อไปเช่น วงจรกรองแถบความถี่ผ่าน และหากเปรียบเทียบกับหลักการสังเคราะห์ด้วยบล็อคแอคทีฟ พบว่าวิธีนี้ใช้มอสทรานซิสเตอร์น้อยกว่าเล็กน้อย การตอบสนองทางความถี่สูงดีกว่า ด้วยหลักการของฟังก์ชันไบควอตที่เกิดจากการสังเคราะห์กระแสเมซ สามารถสร้างเป็นวงจรได้ง่าย จึงง่ายต่อการออกแบบวงจรกรองถี่อันดับสูงชนิดอื่นๆ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เอกสารอ้างอิง

[1] S. Maheshwari, J. Mohan, D.S. Chauhan, Voltage-mode cascadable all-pass sections with two grounded passive components and one active element. IET Curcuits, Devices and systems, Vol.4, No.2, pp.113-122, 2009.

[2] S. Ozoguz, A. Toker, O. Cicekoglu, First-order allpass sections-based current-mode universal filter using ICCIIs. IET Electronics letters, Vol.36, No.17, pp.1443-1444, 2000.

[3] M. Sagbas, K. Fidanboylu, Electronically tunable current-mode second-order universal filter using minimum elements. IET Electronics letters, Vol.40, No.1, pp.2-4, 2004.

[4] S. Yichuang, Second-order OTA-C filters derived from Nawrocki-Klein biquad. IET Electronics letters, Vol.34. No.15, pp.1449-1450, 1998.

[5] G. Jacobs, D. Allstot, R. Brodersen, P. Gray, Design techniques for MOS switched capacitor ladder filters. IEEE Transactions on circuits and systems, Vol.25,No12, pp.1014-1021, 1978.

[6] F. Montecchi, Time-shared switched-capacitor ladder filters insensitive to parasitic effects. IEEE Transactions on circuits and systems, Vol.31, No.4, pp.349-353, 1984.

[7] D.J. Allstot, Simplified MOS switched capacitor ladder filter structures. IEEE Journal of Solid-State Circuits, Vol.16, No.6, pp.724-729, 1981.

[8] J. Ramirez-Angulo, E. Sanchez-Sinencio, High Frequency Compensated Current-Mode Ladder Filters Using Multiple Output OTAs. IEEE Transactions on circuits and systems II: Analog and digital signal processing, Vol.41, No.9, pp.586-586, 1994.

[9] N.P.J. Greer, R.K. Henderson, J.I. Li Ping, Sewell, Matrix methods for the design of transconductor ladder filters. IEE Proceedings: Circuits, Devices and Systems, Vol.141, No.2, pp.89-100, 1994.

[10] C. Hung, K.A.I. Halonen, M. Ismail, V. Porra, A. Hyogo, A Low-Voltage, Low-Power CMOS Fifth-Order Elliptic GM-C Filter for Baseband Mobile, Wireless Communication. IEEE Transactions on circuits and systems for video technology, Vol.7, No.4, pp.584-593, 1997.

[11] J. Wu, E. El-Masry, Current-mode ladder filters using multiple output current conveyers. IEE Proceedings: Circuits, Devices and Systems, Vol.143, No.4, pp.218-222, 1996.

[12] R.L. Geiger, P.E. Allen and N. R. Strader "VLSI design techniques for analog and digital circuits," McGraw-Hill Publishing Company, 1990.

[13] R. Gregorian, G.C. TEMES, Analog MOS Integrated Circuits for Signal Processing. A Wiley-interscience Publication, New York, 1986.

[14] พิพัฒน์ พรหมมี, "หลักการตัวกรองความถี่อนาลอก," คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง, 2553.

[15] B. Knobnob, M. Somdunyakanok and P. Prommee, "CMOS-based High-frequency Tunable Current-mode Continuous-time Universal Filter," IEEJ International Analog VLSI Workshop 2009 (12th), Chaingmai, Thailand, 18-20 Nov. 2009.

[16] L. P. Huelsman, "Active and Passive Analog Filter Design," McGraw-Hill, Inc., 1993.

[17] จิรยุทธ์ มหัทธนกุล, "การออกแบบวงจรกรองแอนะล็อก" แมคกรอ-ฮิล อินเตอร์เนชั่นแนล เอ็นเตอร์ไพรส์, อิงค์ 2001.

[18] S. Niewiadomski, "Flter Handbook: A Practical Design Guide," Courier International Ltd, 1989.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เอกสารอ้างอิง(ต่อ)

[19] J. Wu, E. El-Masry, Design of current-mode ladder filters using coupled-biquads. IEEE Transactions on circuits and systems II: Analog and digital signal processing, Vol.45, No.11, pp.1445-1454, 1998.

[20] T. S. Fiez, D. J. Allstot, “CMOS switched-current ladder filters,” IEEE Journal of Solid-State Circuits, vol.25, No.6, pp.1360-1367, 1990.

[21] W. Tangsrirat N. Fujii, W. Surakampontorn, “Current-mode Leapfrog Ladder Filters using CDBAs” IEEE International Symposium on Circuits and Systems, pp.57-60, 2002.

[22] Manfred Punzenberger, Christian C. Enz, “A 1.2-V Low-Power BiCMOS Class AB Log-Domain Filter” IEEE IEEE Journal of Solid-State Circuits, vol.32, No.12, Dec 1997

[23] T. Kunto, P. Prommee, M. T. Abuelma'atti, “Electronically tunable current-mode high-order ladder low-pass filters based on CMOS technology” Radioengineering, Vol. 24, No.4, pp.974-987, Dec 2015.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ภาคผนวก

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ภาคผนวก ก.
โปรแกรม PSpice ที่ใช้ในการวิเคราะห์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

พารามิเตอร์ของมอสทรานซิสเตอร์

**********T14Y MOSIS 0.25um **********
.MODEL NMOS1 NMOS (LEVEL=3 TOX=5.7E-9 NSUB=1E17 GAMMA=0.4317311
+PHI=0.7 VTO=0.4238252 DELTA=0 UO=425.6466519 ETA=0 THETA=0.1754054
+KP=2.501048E-4 VMAX=8.287851E4 KAPPA=0.1686779 RSH=4.062439E-3
+NFS=1E12 TPG=1 XJ=3E-7 LD=3.162278E-11 WD=1.232881E-8
+CGDO=6.2E-10 CGSO=6.2E-10 CGBO=1E-10 CJ= 1.81211E-3 PB=0.5
+MJ=0.3282553 CJSW= 5.341337E-10 MJSW=0.5)
.MODEL PMOS1 PMOS (LEVEL=3 TOX=5.7E-9 NSUB=1E17 GAMMA=0.6348369
+PHI=0.7 VTO=-0.5536085 DELTA=0 UO=250 ETA=0 THETA=0.1573195
+KP=5.194153E-5 VMAX=2.295325E5 KAPPA= 0.7448494 RSH = 30.0776952
+NFS=1E12 TPG=-1 XJ=2E-7 LD=9.968346E-13 WD= 5.475113E-9
+CGDO=6.66E-10 CGSO=6.66E-10 CGBO=1E-10 CJ= 1.893569E-3 PB=0.9906013
+MJ=0.4664287 CJSW= 3.625544E-10 MJSW=0.5)
**********T14Y MOSIS 0.25um **********

โปรแกรมสำหรับวิเคราะห์วงจรกรองความถี่ต่ำผ่านอันดับสูงโดยใช้มอสทรานซิสเตอร์ไบควอต

.MODEL NMOS1 NMOS (LEVEL=3 TOX=5.7E-9 NSUB=1E17 GAMMA=0.4317311
+PHI=0.7 VTO=0.4238252 DELTA=0 UO=425.6466519 ETA=0 THETA=0.1754054
+KP=2.501048E-4 VMAX=8.287851E4 KAPPA=0.1686779 RSH=4.062439E-3
+NFS=1E12 TPG=1 XJ=3E-7 LD=3.162278E-11 WD=1.232881E-8
+CGDO=6.2E-10 CGSO=6.2E-10 CGBO=1E-10 CJ= 1.81211E-3 PB=0.5
+MJ=0.3282553 CJSW= 5.341337E-10 MJSW=0.5)
.MODEL PMOS1 PMOS (LEVEL=3 TOX=5.7E-9 NSUB=1E17 GAMMA=0.6348369
+PHI=0.7 VTO=-0.5536085 DELTA=0 UO=250 ETA=0 THETA=0.1573195
+KP=5.194153E-5 VMAX=2.295325E5 KAPPA= 0.7448494 RSH = 30.0776952
+NFS=1E12 TPG=-1 XJ=2E-7 LD=9.968346E-13 WD= 5.475113E-9
+CGDO=6.66E-10 CGSO=6.66E-10 CGBO=1E-10 CJ= 1.893569E-3 PB=0.9906013
+MJ=0.4664287 CJSW= 3.625544E-10 MJSW=0.5)

.subckt BQ1 1 2 3 5 10
** 1=I1, 2=I2, 3=Iout, 5=Iout, 10=bias
M1 1 1 0 0 NMOS1 W=70U L=0.5U
M2 3 1 0 0 NMOS1 W=70U L=0.5U
M9 5 1 0 0 NMOS1 W=70U L=0.5U
M3 4 1 0 0 NMOS1 W=70U L=0.5U
M4 4 4 0 0 NMOS1 W=70U L=0.5U
M5 2 4 0 0 NMOS1 W=70U L=0.5U
M6 2 2 0 0 NMOS1 W=70U L=0.5U
M7 4 2 0 0 NMOS1 W=70U L=0.5U
M8 1 2 0 0 NMOS1 W=70U L=0.5U

C1 1 0 34p
C2 2 0 24p

Vdd 6 0 dc 1.0
Vb 10 0 dc 0
F1 6 1 Vb 2

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```
F3 6 3 Vb 1
F4 6 5 Vb 1
F5 6 4 Vb 3
F6 6 2 Vb 2
.ENDS BQ1

.subckt CMOSlossless 1 2 3 5 6 10
*1 = input ,2 = output-, 6 = output-,4 = output+,7 = output+ ,10 = bias
Vdd 9 0 dc 1.0
M1 1 1 0 0 NMOS1 W=70U L=0.5U
M2 2 1 0 0 NMOS1 W=70U L=0.5U
M3 3 1 0 0 NMOS1 W=70U L=0.5U
M4 4 1 0 0 NMOS1 W=70U L=0.5U
M5 4 4 0 0 NMOS1 W=70U L=0.5U
M6 1 4 0 0 NMOS1 W=70U L=0.5U
M7 5 4 0 0 NMOS1 W=70U L=0.5U
M8 6 4 0 0 NMOS1 W=70U L=0.5U
*C1 1 0 50p
Vb 10 0 dc 0
F1 9 1 Vb 2
F2 9 2 Vb 1
F3 9 3 Vb 1
F4 9 4 Vb 2
F5 9 5 Vb 1
F6 9 6 Vb 1
.ENDS CMOSlossless

*X1 1 2 3 0 100 CMOSmodule2
*X2 77 6 4 7 200 CMOSmodule2
*X3 3 0 0 0 5 300 CMOSlossless
*X4 5 4 3 2 6 400 CMOSlossless
*X5 4 0 0 0 5 500 CMOSlossless

X1 1 2 3 0 100 BQ1
X2 3 0 0 4 0 200 CMOSlossless
X3 4 3 5 6 2 300 CMOSlossless
X4 5 0 0 4 0 400 CMOSlossless
X5 10 6 5 7 500 BQ1
Ixxx 0 10 dc 0
C21 3 0 24p
C22 5 0 24p
C23 4 0 50p

Rl 201 7 1

Iin 0 1 ac 1
Vbias 19 0 dc 0
Ibias 201 19 dc 8u
F1 201 100 Vbias 1
F2 201 200 Vbias 1
F3 201 300 Vbias 1
F4 201 400 Vbias 1
F5 201 500 Vbias 1
```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```
VDD 201 0 dc 1.0

*---------------------------Prototype-----------------
R11 11 0 1
L22 11 22 170n
C33 22 0 120n
L44 22 33 250n
C55 33 0 120n
L66 33 44 170n
R22 44 0 1

Iinp 0 11 ac 1

*-----------------------------------------------------

.ac dec 100 1k 1000Meg
*.step Ibias list .1u 1u 10u 100u
.probe
.end
```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ภาคผนวก ข.
ผลงานที่ได้รับการตีพิมพ์ระหว่างศึกษา

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญ (ต่อ)

บทความวิจัยสาขาอิเล็กทรอนิกส์ (EL) ต่อ		หน้า
EL30	วงจรกำเนิดสัญญาณไซน์แบบต่างเฟส 90° ในรูปแบบกระแส โดยใช้ CCCCTA ที่สามารถใช้กระแสควบคุมเงื่อนไขความถี่และขนาดได้ *อุทัย กาวรรณธง และ อดิเรก จันคะคุณ* *มหาวิทยาลัยเทคโนโลยีราชมงคลอีสาน ขอนแก่น*	281
EL31	วงจรกำเนิดสัญญาณรูปคลื่นไซน์แบบควอเดรเจอร์ลำดับที่สามโหมดแรงดันโดยใช้ VDTA และ CCCII *ชัย วันค้น และ เศวช หงส์ประสิทธิ์* *มหาวิทยาลัยเทคโนโลยีราชมงคลอีสาน ขอนแก่น*	285
EL32	การสังเคราะห์และสร้างวงจรอิเล็กทรอนิกส์จากระบบออลวนลอเรนส์ *สุภาพร ปานิคม จักกริช ปานเรือนแสน และ อดิเรก จันคะคุณ* *มหาวิทยาลัยเทคโนโลยีราชมงคลอีสาน ขอนแก่น*	289
บทความชมเชย		
EL33	วงจรเลียนแบบตัวเหนี่ยวนำแบบลอยตัวที่ปรับค่าได้ทางอิเล็กทรอนิกส์โดยใช้วงจร VDGA *ธิรพันธ์ พิมพล[1] อรพิน ชาญนำสิน[1] วรพงศ์ ดั่งศรีรัตน์[2]* *[1]มหาวิทยาลัยเทคโนโลยีราชมงคลอีสาน ขอนแก่น [2]สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง*	293
EL34	การสังเคราะห์วงจรกรองความถี่ต่ำผ่านอันดับสูงโดยใช้มอสทรานซิสเตอร์ไบควอด *ณัฐพล หาญเดชานนท์ พงษ์พันธ์ ลิ้มไพบูลย์ และ พิทัฒน์ พรหมมี* *สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง*	297
EL35	วงจรเลียนแบบตัวเก็บประจุแบบปรับค่าได้ที่ปราศจากผลทางอุณหภูมิโดยใช้วงจร CCCTA *ปรัชญา มงคลไวย์[1] และ วรพงศ์ ดั่งศรีรัตน์[2]* *[1]มหาวิทยาลัยเทคโนโลยีราชมงคลรัตนโกสินทร์ ศาลายา [2]สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง*	301
EL36	วงจรเลื่อนเฟสที่ปราศจากตัวต้านทานและมีคุณสมบัติปรับค่าได้ทางอิเล็กทรอนิกส์โดยใช้วงจร VDGA หนึ่งตัว *เจษฎาพร สถานทรัพย์[1] และ วรพงศ์ ดั่งศรีรัตน์[2]* *[1]มหาวิทยาลัยเทคโนโลยีราชมงคลรัตนโกสินทร์ ศาลายา [2]สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง*	305
EL37	วงจรขยายบัฟเฟอร์ของผลต่างกระแสแบบปรับปรุงใหม่และการประยุกต์ใช้งาน *สุรศักดิ์ อินทร์จันทร์ และ อิทธิพงศ์ ชัยสาธัณห์* *มหาวิทยาลัยเอเชียอาคเนย์*	309

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทความวิจัย

การประชุมวิชาการเครือข่ายวิศวกรรมไฟฟ้ามหาวิทยาลัยเทคโนโลยีราชมงคล ครั้งที่ 8

Proceedings of the 8th Conference of Electrical Engineering Network of Rajamangala University of Technology 2016 (EENET 2016)

การสังเคราะห์วงจรกรองความถี่ต่ำผ่านอันดับสูงโดยใช้มอสทรานซิสเตอร์ไบควอด

Realization of High-Order Low-Pass Filter Based on MOS-Only Biquad

ณัฐพล หาญเดชานนท์ พงษ์พันธ์ ลิ้มไพบูลย์ และ พิพัฒน์ พรหมมี

ภาควิชาวิศวกรรมโทรคมนาคม คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

ถ.ฉลองกรุง เขตลาดกระบัง โทรศัพท์ 02-3298324 E-mail: pipat@telecom.kmitl.ac.th

EL34

บทคัดย่อ

บทความนี้นำเสนอการสังเคราะห์วงจรกรองความถี่ต่ำผ่านอันดับสูงด้วยหลักการไบควอดโดยใช้มอสทรานซิสเตอร์เพียงอย่างเดียว หลักการวิเคราะห์วงจรโครงข่าย ได้ถูกนำมาใช้วิเคราะห์โครงข่าย RLC ต้นแบบ เพื่อให้ได้ฟังก์ชันโครงข่ายในรูปไบควอด โดยฟังก์ชันกรองแบบไบควอดทั้งหลายสามารถสร้างจากมอสทรานซิสเตอร์ ตามฟังก์ชันโครงข่ายที่วิเคราะห์ได้ วงจรกรองความถี่ต่ำผ่านที่นำเสนอนั้นมีประสิทธิภาพสอดคล้องกับวงจรกรองต้นแบบ สามารถปรับค่าได้ทางอิเล็กทรอนิกส์ ตั้งแต่ 10kHz ถึง 10MHz โดยปรับกระแสไบอัสตั้งแต่ 0.1μA ถึง 100μA และ มีความเพี้ยนทางฮาร์มอนิกส์ต่ำกว่า 1% ใช้ทรานซิสเตอร์แบบ NMOS ทั้งสิ้น 36 ตัว การทำงานของวงจรถูกจำลองโดยโปรแกรม PSpice กระบวนการเทคโนโลยี CMOS 0.25 μm

คำสำคัญ: วงจรกรองความถี่ต่ำผ่าน ฟังก์ชันไบควอด ปรับค่าได้ทางอิเล็กทรอนิกส์ ซีมอส

Abstract

This paper describes a realization of high-order low-pass filter based on biquad function. The network analysis method is used to analyze the RLC prototype resulting in biquad functions. The transistor level in CMOS technology is focus in the design of several biquad functions. The proposed filter results are in agreement with the RLC prototype. The frequency response between 10kHz and 10MHz can be electronically tuned through the bias current between 0.1 μA and 100μA. At 100μA bias current, low power consumption is obtained around 7.21mW. The completed filter occupies totally 36 NMOS transistors. All results are carried out by PSpice based on 0.25μm CMOS technology.

Keywords: Low-pass Filter, Biquad Function, Electronic tunable, CMOS

1. บทนำ

วงจรกรองความถี่ จัดว่าเป็นวงจรที่มีความสำคัญในงานด้านโทรคมนาคม อิเล็กทรอนิกส์ หรือแม้กระทั่ง ด้านการแพทย์ ซึ่งปัจจุบันเป็นที่ทราบกันดีว่าอุปกรณ์อิเล็กทรอนิกส์ต่างๆ ได้มีการพัฒนาให้ประสิทธิภาพสูงขึ้น ขนาดเล็กลง และ ราคาถูกลง เทคโนโลยีซีมอสเป็นคำตอบที่สำคัญ ที่สามารถทำให้อุปกรณ์อิเล็กทรอนิกส์ในปัจจุบันสามารถทำงานได้อย่างมีประสิทธิภาพ ด้วยขนาดที่เล็กลง และ ราคาถูกลงมาก วงจรกรองความถี่ที่มักเป็นส่วนหนึ่งอยู่ในวงจรรวม (Integrated Circuits) ต่างๆ เสมอ เช่น ในการเข้ารหัส ถอดรหัส การมอดูเลต การกำจัดสัญญาณรบกวนในเครื่องมือแพทย์ ฯลฯ ในอดีตวงจรกรองความถี่จะใช้อุปกรณ์แพสซีฟ (RLC) เป็นหลัก ซึ่งเป็นที่ทราบดีว่าไม่เหมาะในการสร้างเป็นวงจรรวม จึงได้มีการพัฒนาเป็นการใช้วงจรแอกทีฟมาสร้างเป็นวงจรกรองความถี่ เช่น การออกแบบวงจรกรองความถี่อันดับที่หนึ่ง [1-2] การออกแบบวงจรกรองความถี่อันดับที่สอง [3-4] อีกทั้งงานวิจัยบางงานมีการเสนอแบบการทำงานวงจรกรองความถี่ อันดับที่ห้าแบบขึ้นบันได [5-10] ได้มีการพัฒนาอย่างต่อเนื่อง เช่น วงจรกรองความถี่ต่ำผ่าน อันดับที่ห้า รูปแบบแรงดัน โดยออกแบบวงจรอินทีเกรเตอร์โดยใช้คุณสมบัติของวงจรขยายสัญญาณออปแอมป์ [5-7] และ ไอทีเอ [8-10]

เป็นที่ทราบกันดีว่าวงจรรูปแบบแรงดันมีประสิทธิภาพด้อยกว่าวงจรในรูปแบบกระแส จึงได้มีงานวิจัยวงจรกรองความถี่รูปแบบกระแสอันดับสูงโดยใช้อุปกรณ์แอกทีฟ MOCC ออกมา [11] แต่ก็ยังต้องใช้ตัวต้านทานต่อเข้ากับวงจร ซึ่งทำให้วงจรมีอุปกรณ์พาสซีฟมากเกินไป จึงยังไม่เหมาะกับการสร้างเป็นวงจรรวมที่มีขนาดเล็ก

ด้วยเหตุผลดังกล่าว งานวิจัยนี้จึงได้นำเสนอวงจรกรองความถี่ต่ำผ่านอันดับสูงรูปแบบกระแสปรับค่าได้โดยใช้เทคโนโลยีซีมอส ด้วยการสังเคราะห์จากโครงสร้างจากวงจรกรองความถี่ต่ำผ่านแบบ RLC ขั้นบันได โดยใช้ทฤษฎีวิเคราะห์ฟังก์ชันโครงข่ายไบควอด และออกแบบวงจรไบควอดจากมอสทรานซิสเตอร์ และ ตัวเก็บประจุแบบต่อกราวด์ วงจรใช้ไฟเลี้ยงต่ำ มีอัตราการใช้พลังงานที่ต่ำ มีย่านใช้งานที่กว้าง ผลตอบสนองทางความถี่สามารถปรับค่าได้ทางอิเล็กทรอนิกส์ จากการจำลองการทำงานของวงจรกรองความถี่ที่นำเสนอ ยืนยันได้ว่าสามารถทำงานได้เทียบเคียงกับวงจรกรองความถี่ต่ำผ่านต้นแบบได้เป็นอย่างดี

2. ทฤษฎีและหลักการ

2.1 วงจรฟังก์ชันไบควอด

วงจรอินทีเกรเตอร์แบบไม่สูญเสียเป็นส่วนหนึ่งในการออกแบบเป็นวงจรไบควอด การสร้างวงจรอินทีเกรเตอร์แบบไม่สูญเสีย

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

โดยใช้ซีมอสทรานซิสเตอร์ [12] สามารถสร้างได้ดังแสดงตัวอย่างในรูปที่ 1 ทั้งนี้จำนวนของกระแสเอาต์พุตสามารถเพิ่มได้โดยต่อทรานซิสเตอร์และแหล่งจ่ายกระแส I_B จากรูปแสดงไว้โดย M_2 และ M_6



รูปที่ 1 วงจรอินทีเกรเตอร์แบบไม่สูญเสียโดยใช้ซีมอสทรานซิสเตอร์

จากรูปที่ 1 สามารถเขียนเป็นแบบจำลองสัญญาณขนาดเล็กได้ดังรูปที่ 2 และฟังก์ชันการถ่ายโอนกระแสเป็นดังสมการที่ (1)-(2)



รูปที่ 2 วงจรเสมือนจากแบบจำลองสัญญาณขนาดเล็กและบล็อกไดอะแกรม

$$\frac{-I_{o1}}{I_{IN}} = \frac{I_{O2}}{I_{IN}} = \frac{g_m}{sC_1} \tag{1}$$

โดยที่

$$g_m = \sqrt{2\mu C_{ox}\frac{W}{L}I_B} \tag{2}$$

โดยที่ μ_n C_{ox} W และ L เป็นค่าความคล่อง, ความจุจากออกไซด์ ความกว้างและความยาว Channel ของมอสทรานซิสเตอร์ ตามลำดับ เห็นได้ชัดว่าค่าทรานสคอนดักแตนซ์ของมอสทรานซิสเตอร์สามารถปรับค่าได้โดยการปรับค่ากระแสไบอัส I_B



รูปที่ 3 วงจรกรองไบควอดแบบที่หนึ่ง

2.2 การสร้างวงจรกรองความถี่แบบไบควอด (Biquad Filter)

ในปี ค.ศ. 2009 ได้มีงานวิจัยนำเสนอวงจรกรองไบควอดหลายหน้าที่โดยใช้มอสทรานซิสเตอร์และตัวเก็บประจุต่อลงกราวด์ [13] ดังแสดงรูปที่ 3 ซึ่งในที่นี้จะกำหนดให้เป็นวงจรไบควอดแบบที่ 1 โดยมีฟังก์ชันกระแสเอาต์พุตเป็นดังสมการที่ (3)

$$I_{out} = \frac{-s\left(g_m/C_1\right)I_1 + \left(g_m^2/C_1C_2\right)I_2}{s^2 + s\left(g_m/C_1\right) + \left(g_m^2/C_1C_2\right)} \tag{3}$$

จากวงจรกรองไบควอดรูปที่ 3 พบว่ามีสองอินพุต และหนึ่งเอาต์พุต โดยมีสองเงื่อนไขดังต่อไปนี้

(1) วงจรกรองความถี่ต่ำผ่านสร้างได้โดยกำหนด I_1=0 และ I_2=I_{in}

(2) วงจรกรองแถบความถี่ผ่านสร้างได้โดยกำหนด I_2=0 และ I_1=I_{in}



รูปที่ 4 วงจรกรองไบควอดแบบที่สอง

ส่วนวงจรไบควอดแบบที่สอง สามารถสร้างได้จากวงจรอินทีเกรเตอร์แบบไม่สูญเสีย 3 ตัว โดยนำวงจรรูปที่ 1 มาต่อตามบล็อกไดอะแกรมรูปที่ 4 กระแสเอาต์พุตจะมีฟังก์ชันเป็นไบควอดเดริกโพลอยู่บนแกนจินตภาพ ดังสมการที่ (4)

$$I_o = \frac{I_1\left(g_m^2/C_1C_2\right) + I_2\left(g_m^2/C_3C_4\right)}{s^2 + \left(g_m^2/C_3C_2\right)} \tag{4}$$

3. วงจรออกแบบวงจรที่นำเสนอ

3.1 วิธีการสังเคราะห์แบบกระแสเมช

การวิเคราะห์โครงข่ายขั้นบันได โดยใช้ฟังก์ชันไบควอดได้ถูกนำเสนอไว้ในปี ค.ศ.1998 [14] โดยยกตัวอย่างโครงข่าย RLC ชนิดขั้นบันไดต่อกันจำนวน n เมชดังรูปที่ 5



รูปที่ 5 โครงข่าย RLC ชนิดขั้นบันไดต่อกัน n เมช

สมมติว่า i=2,3..2n เป็นแขนงอิมพีแดนซ์ ที่ประกอบไปด้วยตัวเก็บประจุและตัวเหนี่ยวนำตามลำดับโดยทั่วไปที่ไม่มีการสูญเสีย Z_1 และ Z_{2n+1} เป็นตัวต้านทานปลายปิดคู่ซอร์สและโหลดตามลำดับโดยเลือกกระแสเมช I_{m1},I_{m2},..I_{mn} เป็นตัวแปรใช้งาน ดังสมการต่อไปนี้

$$I_{m1} = T_{01}I_{in} + T_{21}I_{m2} \tag{5}$$

$$I_{m2} = T_{12}I_{m1} + T_{32}I_{m3} \tag{6}$$

$$I_{mi} = T_{i-1,i}I_{m,i-1} + T_{i+1,i}I_{m,i+1} \tag{7}$$

และ

$$T_{mn} = T_{n-1,n}I_{m,n-1} \tag{8}$$

โดยกำหนดฟังก์ชันถ่ายโอน T_{ij} ดังต่อไปนี้

$$T_{01} = \left.\frac{I_{m1}}{I_{in}}\right|_{I_{m2}=0} = \frac{Z_1}{Z_{11}} \tag{9}$$

$$T_{21} = \left.\frac{I_{m1}}{I_{m2}}\right|_{I_{in}=0} = \frac{Z_3}{Z_{11}} \tag{10}$$

$$T_{i-1,i} = \left.\frac{I_{mi}}{I_{m,i-1}}\right|_{I_{m,i-1}=0} = \frac{Z_{2i-1}}{Z_{ii}} \tag{11}$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทความวิจัย

การประชุมวิชาการเครือข่ายวิศวกรรมไฟฟ้ามหาวิทยาลัยเทคโนโลยีราชมงคล ครั้งที่ 8

Proceedings of the 8th Conference of Electrical Engineering Network of Rajamangala University of Technology 2016 (EENET 2016)

$$T_{i+1,j} = \left.\frac{I_{oi}}{I_{oi,j+1}}\right|_{I_{oi,j-1}=0} = \frac{Z_{2,i+1}}{Z_{1i}} \quad (12)$$

และ

$$T_{i-1,j} = \frac{I_{oi}}{I_{oi,j-1}} = \frac{Z_{3i-1}}{Z_{4i}} \quad (13)$$

เมื่อ Z_1=R_1, Z_3=R_2 และ Z_4 คือผลรวมอิมพีแดนซ์ของเมช จากสมการที่ (9)-(13) จะเห็นได้ว่าถ้ามีตัวเก็บประจุและตัวเหนี่ยวนำในแต่ละเมชฟังก์ชันการถ่ายโอนที่ได้จะเป็นสมการไบควอดเรติก แต่ถ้านำตัวเก็บประจุหรือตัวเหนี่ยวนำในแต่ละเมชออก ฟังก์ชันการถ่ายโอนที่ได้จะเป็นเพียงแค่การบวกและปรับขนาดเท่านั้น เนื่องจากฟังก์ชันถ่ายโอนในแต่ละชุดมีโพลเหมือนกันแต่มีซีโร่ต่างกัน ซึ่งสามารถสร้างได้ด้วยบล็อกเดียว ดังแสดงในบล็อกไดอะแกรมในรูปที่ 6



รูปที่ 6 บล็อกไดอะแกรมแบบกระแสเมช

เมื่อพิจารณาวงจรกรองความถี่ต่ำผ่านอันดับสูงชนิดขั้นบันไดในรูปที่ 7 ด้วยวิธีเมช ทำให้ได้บล็อกไดอะแกรมกระแสเมชดังรูปที่ 8



รูปที่ 7 วงจรต้นแบบการสังเคราะห์วงจรกรองความถี่ที่นำเสนอ



รูปที่ 8 บล็อกไดอะแกรมกระแสเมชวงจรต้นแบบ

เมื่อวิเคราะห์บล็อกไดอะแกรมกระแสเมชในรูปที่ 8 จากวงจรรูปที่ 7 ฟังก์ชันถ่ายโอนในแต่ละส่วนสามารถเขียนได้ดังนี้

$$T_{01} = \left.\frac{I_1}{I_{in}}\right|_{I_3=0} = \frac{sR_s/L_1}{s^2 + sR_s/L_1 + 1/(L_1C_2)} \quad (14)$$

$$T_{21} = \left.\frac{I_1}{I_2}\right|_{I_{in}=0} = \frac{1/(L_2C_2)}{s^2 + sR_s/L_1 + 1/(L_1C_2)} \quad (15)$$

$$T_{12} = \left.\frac{I_2}{I_1}\right|_{I_3=0} = \frac{1/(L_2C_2)}{s^2 + 1/(L_2C_{2,4})} \quad (16)$$

$$T_{32} = \left.\frac{I_2}{I_3}\right|_{I_1=0} = \frac{1/(L_2C_4)}{s^2 + 1/(L_2C_{2,4})} \quad (17)$$

$$T_{23} = \frac{I_3}{I_2} = \frac{1/(L_2C_4)}{s^2 + sR_L/L_3 + 1/(L_2C_4)} \quad (18)$$

เมื่อ $C_{2,4}$ เป็นค่าความจุรวมของลูปที่สอง

3.2 วงจรกรองความถี่ต่ำผ่านอันดับสูงที่นำเสนอ

พิจารณาสมการที่ (14)-(18) โดยนำวงจรไบควอดแบบที่ 1 และแบบที่ 2 มาแทนลงในสมการกระแสเมช จากรูปที่ 8 ชุดอินพุต T_{01} มีคุณสมบัติฟังก์ชันเป็นวงจรกรองแถบความถี่ผ่าน และ ชุดอินพุต T_{21} มีคุณสมบัติฟังก์ชันเป็นวงจรกรองความถี่ต่ำผ่าน โดยชุดอินพุตทั้งสองนี้สามารถแทนได้ด้วยวงจรไบควอดแบบที่ 1 ชุดอินพุต T_{12} และ T_{32} มีคุณสมบัติฟังก์ชันเป็นวงจรกรองความถี่ต่ำผ่านแบบโพลอยู่บนแกนจินตภาพ ซึ่งชุดอินพุตทั้งสองนี้สามารถแทนได้ด้วยวงจรไบควอดแบบที่ 2 และ ชุดอินพุต T_{23} มีคุณสมบัติฟังก์ชันเป็นวงจรกรองความถี่ต่ำผ่าน โดยชุดอินพุตนี้สามารถแทนได้ด้วยวงจรไบควอดแบบที่ 1 รูปที่ 9 คือโครงสร้างของวงจรกรองความถี่ที่ได้จากการออกแบบ

รูปที่ 9 วงจรกรองความถี่ต่ำผ่านอันดับสูงที่นำเสนอ

4. ผลการจำลองการทำงาน

เพื่อยืนยันผลการทำงาน และ ประสิทธิภาพของวงจรกรองความถี่ต่ำอันดับสูงที่นำเสนอ จะใช้การจำลองการทำงานด้วยโปรแกรม PSpice ภายใต้โมเดล TSMC 0.25μm [13] แรงดันไฟเลี้ยง 1.5 โวลท์ โดยมอสทรานซิสเตอร์ทุกตัวมีขนาดเท่ากันคือ W/L=70 μm/0.5μm โดยจะกำหนดเงื่อนไขในการออกแบบให้วงจรกรองความถี่ต่ำผ่านอันดับสูงมีค่าเท่ากับ f_c=1MHz, Ripple=0.5dB ได้ค่าอุปกรณ์ในวงจรต้นแบบดังนี้ R_s=R_L=1Ω, L_1=L_3=170nH, C_2= C_4=120nF, L_2=250nH, และ ด้วยเงื่อนไขเดียวกันในวงจรไบควอด 1 กำหนดให้ตัวเก็บประจุมีค่า C_1=34pF และ C_2=24pF ส่วนวงจรไบควอด 2 กำหนดให้ C_3=C_4=24pF, และ C_5=50pF รูปที่ 10 แสดงผลการตอบสนองทางความถี่ของวงจรกรองความถี่ที่นำเสนอเทียบกับวงจร RLC ต้นแบบ โดยกำหนดให้ I_B=8μA พบว่ามีความคลาดเคลื่อนเพียงเล็กน้อยในช่วง Passband ส่วนผลการตอบสนองทางความถี่เมื่อปรับค่ากระแสไบอัสจาก 0.1μA-100μA แสดงไว้ดังรูปที่ 11 พบว่าสามารถปรับค่าได้ทางอิเล็กทรอนิกส์ตั้งแต่ 10kHz-10MHz



รูปที่ 10 ผลตอบสนองทางความถี่ของวงจรกรองความถี่ที่นำเสนอกับวงจรกรองความถี่ RLC ต้นแบบ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 11 ผลตอบสนองทางความถี่เมื่อปรับค่ากระแสไบอัส I_B



รูปที่ 12 การทดสอบแบบ Multi-tone



รูปที่ 13 ผลการกรองสัญญาณความถี่สูงออกจากสัญญาณที่ต้องการ

ความสามารถในการแยกสัญญาณนอกย่านความถี่ที่ต้องการของวงจรกรองความถี่ต่ำผ่านที่นำเสนอ สามารถทำได้โดยการทดสอบแบบ Multi-tone โดยป้อนค่ากระแสไบอัส I_B=10μA เพื่อตั้งค่าวงจรกรองความถี่ให้มี Cut-off ประมาณ 2MHz และป้อนสัญญาณในย่านความถี่คือ 10kHz, 100kHz และ 1MHz และ สัญญาณนอกย่านความถี่คือ 10MHz พบว่าวงจรสามารถกรองความถี่ 10MHz ออกไปเหลือเพียงความถี่ 10kHz, 100kHz และ 1MHz เท่านั้นดังแสดงในรูปที่ 12 ส่วนรูปที่ 13 แสดงความสามารถในการกรองสัญญาณความถี่สูงออก โดยป้อนค่ากระแสไบอัส I_B=100μA เพื่อตั้งค่าวงจรกรองความถี่ให้มี Cut-off ประมาณ 20MHz และ ป้อนสัญญาณความถี่ คือ 10MHz, 50MHz และ 100MHz พบว่าวงจรสามารถกรองสัญญาณ 10MHz ออกมาได้อย่างมีประสิทธิภาพ

5. บทสรุป

บทความนี้นำเสนอ การออกแบบวงจรกรองความถี่ต่ำผ่านอันดับสูงโดยใช้การวิเคราะห์ฟังก์ชันไบควอด โดยจะทำการเลียนแบบจากวงจร RLC *Chebyshev* ต้นแบบ และใช้วงจรไบควอดแทนในฟังก์ชันที่วิเคราะห์ได้ วงจรไบควอดที่ใช้นั้นสร้างจากมอสทรานซิสเตอร์ เพื่อให้สามารถทำงานในย่านความถี่สูงได้ดี และ ปรับค่าได้ทางอิเล็กทรอนิกส์ จากผลการจำลองการทำงาน พบว่าวงจรสามารถทำงานได้สอดคล้องกับทฤษฎี และ วงจร RLC ต้นแบบ และ มีประสิทธิภาพดี ใช้ไฟเลี้ยงต่ำ ใช้กำลังไฟฟ้าต่ำ และ สามารถปรับค่าความถี่ Cut-off ได้ตั้งแต่ 10kHz-10MHz โดยใช้ NMOS ทรานซิสเตอร์ทั้งหมด 36 ตัว

เอกสารอ้างอิง

[1] S. Maheshwari, J. Mohan, D.S. Chauhan, Voltage-mode cascadable all-pass sections with two grounded passive components and one active element. IET Curcuits, Devices and systems, Vol.4, No.2, pp.113-122, 2009.
[2] S. Ozoguz, A. Toker, O. Cicekoglu, First-order allpass sections-based current-mode universal filter using ICCIIs. IET Electronics letters, Vol.36, No.17, pp.1443-1444, 2000.
[3] M. Sagbas, K. Fidanboylu, Electronically tunable current-mode second-order universal filter using minimum elements. IET Electronics letters, Vol.40, No.1, pp.2-4, 2004.
[4] S. Yichuang, Second-order OTA-C filters derived from Nawrocki-Klein biquad. IET Electronics letters, Vol.34, No.15, pp.1449-1450, 1998.
[5] G. Jacobs, D. Allstot, R. Brodersen, P. Gray, Design techniques for MOS switched capacitor ladder filters. IEEE Transactions on circuits and systems, Vol.25,No12, pp.1014-1021, 1978.
[6] F. Montecchi, Time-shared switched-capacitor ladder filters insensitive to parasitic effects. IEEE Transactions on circuits and systems, Vol.31, No.4, pp.349-353, 1984.
[7] D.J. Allstot, Simplified MOS switched capacitor ladder filter structures. IEEE Journal of Solid-State Circuits, Vol.16, No.6, pp.724-729, 1981.
[8] J. Ramirez-Angulo, E. Sanchez-Sinencio, High Frequency Compensated Current-Mode Ladder Filters Using Multiple Output OTAs. IEEE Transactions on circuits and systems II: Analog and digital signal processing, Vol.41, No.9, pp.586-586, 1994.
[9] N.P.J. Greer, R.K. Henderson, J.I. Li Ping, Sewell, Matrix methods for the design of transconductor ladder filters. *IEE Proceedings: Circuits, Devices and Systems*, Vol.141, No.2, pp.89-100, 1994.
[10] C. Hung, K.A.I. Halonen, M. Ismail, V. Porra, A. Hyogo, A Low-Voltage, Low-Power CMOS Fifth-Order Elliptic GM-C Filter for Baseband Mobile, Wireless Communication. IEEE Transactions on circuits and systems for video technology, Vol.7, No.4, pp.584-593, 1997.
[11] J. Wu, E. El-Masry, Current-mode ladder filters using multiple output current conveyers. *IEE Proceedings: Circuits, Devices and Systems*, Vol.143, No.4, pp.218-222, 1996.
[12] T. Kunto, P. Prommee, M. T. Abuelma'atti, "Electronically tunable current-mode high-order ladder low-pass filters based on CMOS technology," Radioengineering, Vol. 24, No.4, pp.974-987, Dec 2015.
[13] B. Knobnob, M. Somdunyakanok and P. Prommee, "CMOS-based High-frequency Tunable Current-mode Continuous-time Universal Filter," IEEJ International Analog VLSI Workshop 2009 (12th), Chaingmai, Thailand, 18-20 Nov. 2009.
[14] J. Wu, E. El-Masry, Design of current-mode ladder filters using coupled-biquads. IEEE Transactions on circuits and systems II: Analog and digital signal processing, Vol.45, No.11, pp.1445-1454, 1998.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ประวัติผู้เขียน

ชื่อ-นามสกุล	นายณัฐพล หาญเดชานนท์
วัน เดือน ปีเกิด	11 เมษายน พ.ศ.2531 ที่กรุงเทพมหานครฯ
ที่อยู่	บ้านเลขที่ 199 ซอย 9 หมู่บ้าน เสนาวิลล่า84 ถนนแฮปปี้แลนด์ แขวงคลองจั่น เขตบางกะปิ กรุงเทพฯ 10240
ประวัติการศึกษา	สำเร็จการศึกษาปริญญาวิศวกรรมศาสตรบัณฑิต สาขาวิศวกรรมโทรคมนาคม คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง ในปีการศึกษา 2553
ประสบการณ์การทำงาน	พ.ศ.2553-2557 ตำแหน่ง Adaptation Engineering บริษัท Bombardier Trasportation Signal Thailand

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้