


วงจรรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนชนิดผลตอบสนองอิมพัลส์  
จำกัดที่มีความซับซ้อนต่ำบนพื้นฐานการประมาณค่าในช่วงแบบปาสคาล

LOW COMPLEXITY VARIABLE FRACTIONAL DELAY  
FIR FILTER BASED ON PASCAL INTERPOLATION



วิทยานิพนธ์นี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรปริญญาวิศวกรรมศาสตรบัณฑิต

สาขาวิชาวิศวกรรมไฟฟ้า

คณะวิศวกรรมศาสตร์

สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

พ.ศ. 2559

KMITL-2016-EN-D-018-122

วงจรรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนชนิดผลตอบสนองอิมพัลส์  
จำกัดที่มีความซับซ้อนต่ำบนพื้นฐานการประมาณค่าในช่วงแบบปาสคาล

LOW COMPLEXITY VARIABLE FRACTIONAL DELAY  
FIR FILTER BASED ON PASCAL INTERPOLATION



วิทยานิพนธ์นี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรปริญญาวิศวกรรมศาสตรดุษฎีบัณฑิต  
สาขาวิชาวิศวกรรมไฟฟ้า  
คณะวิศวกรรมศาสตร์  
สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง  
พ.ศ. 2559

KMITL-2016-EN-D-018-122

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

LOW COMPLEXITY VARIABLE FRACTIONAL DELAY  
FIR FILTER BASED ON PASCAL INTERPOLATION



PARINYA SOONTORNWONG

A THESIS SUBMITTED IN PARTIAL FULFILLMENT  
OF THE REQUIREMENT FOR THE DEGREE OF  
DOCTOR OF ENGINEERING IN ELECTRICAL ENGINEERING  
FACULTY OF ENGINEERING  
KING MONGKUT'S INSTITUTE OF TECHNOLOGY LADKRABANG  
2016

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น เมื่ออนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

KMITL-2016-EN-D-018-122



**COPYRIGHT 2016**

**FACULTY OF ENGINEERING**

**KING MONGKUT'S INSTITUTE OF TECHNOLOGY LADKRABANG**

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

คณะวิศวกรรมศาสตร์  
สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง  
ใบรับรองวิทยานิพนธ์

หัวข้อวิทยานิพนธ์    วงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนชนิดผลตอบสนองอิมพัลส์จำกัด  
ที่มีความซับซ้อนต่ำบนพื้นฐานการประมาณค่าในช่วงแบบปาสคาล

Thesis Title        Low Complexity Variable Fractional Delay FIR Filter based on Pascal  
Interpolation

นักศึกษា            นายปริญญา สุนทรวงศ์

รหัสประจำตัว        54610104

ปริญญา              วิศวกรรมศาสตรดุษฎีบัณฑิต

สาขาวิชา            วิศวกรรมไฟฟ้า

อาจารย์ที่ปรึกษาวิทยานิพนธ์    ผศ.ดร.ศรวต์ฉน์ ชิวปรีชา


หมายเลขวิทยานิพนธ์              KMITL-2016-EN-D-018-122

คณะกรรมการสอบวิทยานิพนธ์		ลายมือชื่อ
ศ.ดร.พรชัย	ทรัพย์นิธิ	P.S.K
ผศ.ดร.สมเกียรติ	ฤกษ์วีรฤณ	
รศ.ดร.พีระพล	ยุวภูษิตานนท์	
ผศ.ดร.มนตรี	คำเงิน	
ผศ.ดร.ศรวต์ฉน์	ชิวปรีชา	

วัน / เดือน/ ปี ที่สอบ วันจันทร์ที่ 4 กรกฎาคม พ.ศ. 2559 เวลา 13.00-15.00 น.  
สถานที่สอบ ณ อาคารเฉลิมพระเกียรติ ห้อง HM-301

สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง  
KING MONGKUT'S INSTITUTE OF TECHNOLOGY LADKRABANG

คณะวิศวกรรมศาสตร์ รับรองแล้ว



(รองศาสตราจารย์ ดร. คมสัน มาลีสี)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น เมื่อนำมาใช้โดยไม่ระบุชื่อหรือมีการนำ  
ไปว่ากรรมใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้  
ณ วันที่ 4 กรกฎาคม พ.ศ. 2559

หัวข้อวิทยานิพนธ์	วงจรรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนชนิดผลตอบ สนองอิมพัลส์จำกัดที่มีความซับซ้อนต่ำบนพื้นฐานการประมาณค่า ในช่วงแบบปาสคาล
นักศึกษา	นายปริญญา สุนทรวงศ์
รหัสประจำตัว	54610104
ปริญญา	วิศวกรรมศาสตรดุษฎีบัณฑิต
สาขาวิชา	วิศวกรรมไฟฟ้า
พ.ศ.	2559
อาจารย์ที่ปรึกษาวิทยานิพนธ์	ผศ.ดร.ศรวัฒน์ ชิวปรีชา

### บทคัดย่อ

วิทยานิพนธ์ฉบับนี้ได้นำเสนอวิธีการออกแบบโครงสร้างวงจรรองสัญญาณแบบใหม่สำหรับวงจรรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนชนิดผลตอบสนองอิมพัลส์จำกัดที่ให้ผลตอบสนองทางขนาดแบบราบเรียบที่สุด ซึ่งวิธีการออกแบบโครงสร้างของวงจรรองสัญญาณสร้างขึ้นมาจากวิธีการที่เรียกว่าการแปลงพหุนามไม่ต่อเนื่องและการประมาณค่าในช่วงแบบปาสคาล โดยจะเรียกวงจรรองสัญญาณแบบใหม่นี้ว่าวงจรรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนปาสคาล ซึ่งพหุนามปาสคาลที่อันดับใดๆ ในวงจรรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนปาสคาลได้มาจากการกำหนดจุดของข้อมูลที่มีขนาดเท่ากับอันดับบวกหนึ่ง และวงจรรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนปาสคาลจะประกอบด้วย 2 ส่วน คือวงจรส่วนหน้าและวงจรส่วนหลัง ในโครงสร้างของวงจรส่วนหน้าจะเป็นวงจรรองสัญญาณที่ปราศจากวงจรคูณ และจำนวนการคูณจะขึ้นอยู่กับวงจรส่วนหลังซึ่งเป็นฟังก์ชันเชิงเส้นกับอันดับของวงจรรองสัญญาณ โดยโครงสร้างสำหรับวงจรรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนปาสคาลที่ได้นำเสนอนี้สามารถปรับเปลี่ยนพารามิเตอร์ความหน่วงได้แบบทันทีทันใด ซึ่งเหมาะกับการประยุกต์ใช้งานเวลาจริง อย่างไรก็ตามโครงสร้างวงจรรองส่วนหน้าสามารถเลือกการใช้งานได้เนื่องจากโครงสร้างแบ่งออกได้เป็น 2 ชนิดคือชนิดต่อเรียงและชนิดขนาน โดยโครงสร้างทั้งสองชนิดมีจำนวนการคูณที่เท่ากัน ด้วยเหตุนี้วงจรรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนปาสคาลจึงเป็นโครงสร้างวงจรรองสัญญาณที่มีความซับซ้อนในการคำนวณต่ำ ปราศจากความผิดพลาดชั่วขณะในระหว่างปรับค่าพารามิเตอร์ความหน่วงแบบทันทีทันใด และเป็นโครงสร้างที่มีผลกระทบการจัดระดับค่าสัมประสิทธิ์ที่ต่ำ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

<b>Thesis Title</b>	Low complexity variable fractional delay FIR filter based on Pascal interpolation
<b>Student</b>	Mr.Parinya Soontornwong
<b>Student ID.</b>	54610104
<b>Degree</b>	Doctor of Engineering
<b>Program</b>	Electrical Engineering
<b>Year</b>	2016
<b>Thesis Advisor</b>	Asst. Prof. Dr. Sorawat Chivapreecha

### ABSTRACT

This thesis presents a novel design method and a new filter structure for the maximally-flat variable fractional-delay (VFD) FIR filter. Since the design method and filter structure are formulated from the so-called discrete Pascal transform (DPT) and its Pascal interpolation, the resulting VFD filter is called Pascal VFD filter. The  $k^{th}$ -order Pascal polynomial in the Pascal VFD filter is used for fitting  $(k+1)$  data points. The Pascal VFD filter is a real-time VFD filter that consists of two sections, which can be realized into the front-end and the back-end sections. The front-end section contains multiplierless digital filters, while the number of multiplications in the back-end section is a linear function of the order  $k$ . Since the proposed Pascal VFD filter structure can adjust the delay parameter online, it is more suitable for real-time applications. Moreover, the proposed Pascal VFD filter structure is also divided into two types as the cascade-type and parallel-type Pascal VFD filter based on choice of front-end section. Both two types of Pascal VFD filters use the same number of multiplications. Consequently, the Pascal VFD filter can give low-complexity filter structures including no transient error during online adjustment of delay parameter, and low coefficient quantization effect on their structures.

## กิตติกรรมประกาศ

วิทยานิพนธ์ฉบับนี้สำเร็จลุล่วงไปได้ด้วยดี เนื่องจากข้าพเจ้าได้รับความกรุณา ความเมตตา จาก ผศ.ดร.ศรวัฒน์ ชิวปรีชา ที่คอยให้ความช่วยเหลือ ดูแลเอาใจใส่ แนะนำ ชี้แนะข้อบกพร่องและ ร่วมแก้ไขปัญหา ติดตามความก้าวหน้าของงานวิจัย รวมทั้งฝึกฝนให้ข้าพเจ้ามีทักษะทางการคิด การอ่าน การเขียนและการนำเสนอผลงานวิชาการ ซึ่งเป็นประโยชน์อย่างมากในการพัฒนาตนเอง

ข้าพเจ้าขอขอบพระคุณ Prof. Tian-Bo Deng ที่ให้ความช่วยเหลือ ชี้แนะข้อบกพร่องและ ร่วมแก้ไขปัญหา คอยดูแลเอาใจ ตลอดจนดูแลข้าพเจ้าในขณะที่ข้าพเจ้าศึกษางานวิจัยที่ประเทศญี่ปุ่น

ข้าพเจ้าขอขอบพระคุณคณะกรรมการสอบวิทยานิพนธ์ ศ.ดร.พรชัย ทรัพย์นิธิ ผศ.ดร. สมเกียรติ ฤกษ์วีระชัย รศ.ดร.พีระพล ยุวภูษิตานนท์ และ ผศ.ดร.มนตรี คำเงิน ที่ได้ให้ข้อเสนอแนะ คำแนะนำในงานวิจัยของข้าพเจ้า

ข้าพเจ้าขอขอบพระคุณ รศ.ดร.พิพัฒน์ พรหมมี และ ผศ.ดร.มนตรี คำเงิน ตลอดจนถึง คณาจารย์ เจ้าหน้าที่ภาควิชาโทรคมนาคม ที่กรุณาให้คำปรึกษา และชี้แนะข้อมูลทางด้านวิชาการ งานวิจัย ซึ่งนับเป็นประโยชน์ต่องานวิจัยของข้าพเจ้าอย่างมาก

ขอขอบพระคุณศูนย์ประสานงานนักเรียนทุนรัฐบาลทางด้านวิทยาศาสตร์และเทคโนโลยี สำนักงานพัฒนาวิทยาศาสตร์และเทคโนโลยีแห่งชาติ กระทรวงวิทยาศาสตร์และเทคโนโลยี ที่คอยให้ความช่วยเหลือ และกรุณาให้ทุนสนับสนุนการศึกษา ณ ประเทศไทยและทุนวิจัย ณ ประเทศญี่ปุ่น

ขอขอบพระคุณมหาวิทยาลัยเทคโนโลยีราชมงคลศรีวิชัย ซึ่งเป็นหน่วยงานต้นสังกัดการทำงาน ของข้าพเจ้า ที่ให้โอกาสทางการศึกษา ต่อยอดความรู้เพื่อเป็นกำลังทางการศึกษาของ องค์การและประเทศชาติ

ขอขอบคุณเพื่อนร่วมงานในห้องปฏิบัติการภาควิชาโทรคมนาคม คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง ทุกท่านที่ได้ให้คำปรึกษา แนะนำ และ ถ่ายทอดเทคโนโลยีความรู้ให้แก่ข้าพเจ้า

สุดท้ายนี้ข้าพเจ้าขอกราบขอบพระคุณบิดามารดาและครอบครัวของข้าพเจ้าที่ได้ให้ชีวิตและ โอกาสทางการศึกษา คอยเป็นกำลังใจและให้ความห่วงใยเสมอมา ตลอดจนคุณครูและอาจารย์ทุกท่านที่กรุณาประสิทธิ์ประสาทวิชาความรู้อันเป็นประโยชน์แก่ข้าพเจ้า

คุณค่าและประโยชน์อันพึงมาจากวิทยานิพนธ์ฉบับนี้ ข้าพเจ้าขอมอบแด่ผู้มีพระคุณทุกท่าน

ปริญญญา สุนทรวงค์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

# สารบัญ

	หน้า
บทคัดย่อภาษาไทย.....	I
บทคัดย่อภาษาอังกฤษ.....	II
กิตติกรรมประกาศ.....	III
สารบัญ.....	IV
สารบัญตาราง.....	VI
สารบัญรูป.....	VII
บทที่ 1 บทนำ.....	1
1.1 ความเป็นมาและความสำคัญของปัญหา.....	1
1.2 วัตถุประสงค์และขอบเขตวิทยานิพนธ์.....	6
1.3 เนื้อหาของวิทยานิพนธ์.....	7
บทที่ 2 งานวิจัยที่เกี่ยวข้อง.....	8
2.1 การประมาณค่าในช่วงลากรานจ์.....	8
2.2 โครงสร้างแฟร็รัวร์สำหรับวงจรรองสัญญาณปรับค่าความหน่วงเป็น เฉพาะส่วนชนิดลากรานจ์.....	10
2.3 โครงสร้างแฟร็รัวร์แบบดัดแปลงสำหรับวงจรรองสัญญาณปรับค่าความหน่วงเป็น เฉพาะส่วนชนิดลากรานจ์.....	22
2.4 โครงสร้างปรับลดสัมประสิทธิ์สำหรับวงจรรองสัญญาณปรับค่าความหน่วงเป็น เฉพาะส่วน.....	28
2.5 โครงสร้างมอดูลาร์สำหรับวงจรรองสัญญาณปรับค่าความหน่วงเป็นเฉพาะส่วน.....	31
2.6 วงจรรองสัญญาณปรับค่าความหน่วงเป็นเฉพาะส่วนที่ให้ผลตอบสนองทางขนาด แบบราบเรียบสุด.....	35
บทที่ 3 วงจรรองสัญญาณปรับค่าความหน่วงเป็นเฉพาะส่วนปาสคาล.....	39
3.1 ฟังก์ชันฐานหลักของการแปลงปาสคาลไม่ต่อเนื่อง.....	40
3.2 การประมาณค่าในช่วงแบบปาสคาล.....	42
3.3 ที่มาของวงจรรองสัญญาณปรับค่าความหน่วงเป็นเฉพาะส่วนปาสคาล.....	49
3.4 วงจรรองสัญญาณปรับค่าความหน่วงเป็นเฉพาะส่วนปาสคาล.....	54

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## สารบัญ (ต่อ)

	หน้า
3.5 วงจรส่วนหน้าสำหรับวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วน	
แบบปาสคาล.....	60
3.5.1 โครงสร้างวงจรส่วนหน้าชนิดต่อเรียง.....	60
3.5.2 โครงสร้างวงจรส่วนหน้าชนิดขนาน.....	62
3.6 วงจรส่วนหลังสำหรับวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วน	
แบบปาสคาล.....	69
บทที่ 4 ผลการวิเคราะห์ห้วงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนปาสคาล.....	75
4.1 ผลการวิเคราะห์ความซับซ้อนในการคำนวณของวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนปาสคาล.....	75
4.2 ผลการวิเคราะห์ความผิดพลาดชั่วขณะของวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนปาสคาล.....	79
4.2.1 โครงสร้างมอดูลาร์สำหรับวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วน.....	79
4.2.2 โครงสร้างวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนแบบปาสคาล.....	83
4.2.3 การจำลองการวิเคราะห์ความผิดพลาดชั่วขณะ.....	88
4.3 ผลการวิเคราะห์ผลกระทบการจัดระดับค่าสัมประสิทธิ์ของวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนปาสคาล.....	125
บทที่ 5 สรุปผลงานวิจัย.....	145
5.1 สรุปผล.....	145
5.2 วิจารณ์และข้อเสนอแนะ.....	147

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

# สารบัญตาราง

ตารางที่	หน้า
3.1 ค่าสัมประสิทธิ์ความหน่วงปาสคาล $P_i(D)$ ของวงจรรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนปาสคาลอันดับเจ็ด.....	56
4.1 ความซับซ้อนในการคำนวณของวงจรรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนชนิดต่างๆ ที่อันดับใดๆ.....	76
4.2 ค่าเอาต์พุตโหนด A โหนด B และโหนด C เมื่อปรับเปลี่ยนพารามิเตอร์ความหน่วงของโครงสร้างมอดูลาร์สำหรับวงจรรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนอันดับสาม.....	81
4.3 ค่าเอาต์พุตที่โหนด A โหนด B และโหนด C เมื่อปรับเปลี่ยนพารามิเตอร์ความหน่วงของโครงสร้างชนิดต่อเรียงสำหรับวงจรรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนแบบปาสคาลอันดับสาม.....	85
4.4 ค่าเอาต์พุตที่โหนด A โหนด B และโหนด C เมื่อปรับเปลี่ยนพารามิเตอร์ความหน่วงของโครงสร้างชนิดขนานสำหรับวงจรรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนปาสคาลอันดับสาม.....	86
4.5 ค่าสัมประสิทธิ์โครงสร้างแฟร์โรว์สำหรับวงจรรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนชนิดลากรานจ์อันดับเจ็ด.....	126
4.6 ค่าสัมประสิทธิ์โครงสร้างแฟร์โรว์ดัดแปลงสำหรับวงจรรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนชนิดลากรานจ์อันดับเจ็ด.....	127
4.7 ค่าสัมประสิทธิ์ของโครงสร้างวงจรรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนแบบปาสคาลอันดับเจ็ด.....	127
4.8 รูปแบบจำนวนบิตของระบบตัวเลขฐานสองแบบส่วนเติมเต็มสองสำหรับค่าสัมประสิทธิ์ของโครงสร้างวงจรรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนอันดับเจ็ด.....	127

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

# สารบัญรูป

รูปที่	หน้า
1.1 สัญญาณอินพุตที่มีอัตราการซีกตัวอย่างที่ความถี่ $f_{s1}$ แปลงไปสู่สัญญาณเอาต์พุตที่มีอัตราการซีกตัวอย่างที่ความถี่ $f_{s2}$ .....	2
1.2 แผนผังของระบบวงจรแปลงอัตราการซีกตัวอย่าง.....	2
1.3 การควบคุมเวลาของสัญญาณการซีกตัวอย่างของส่วนประมวลผลสัญญาณอนาล็อก.....	3
1.4 การควบคุมเวลาของสัญญาณการซีกตัวอย่างของส่วนประมวลผลสัญญาณเชิงเลข.....	3
2.1 การประมาณค่าในช่วงพหุนามอันดับ $k$ ใดๆ.....	9
2.2 โครงสร้างแฟร์โรว์ของวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนชนิดลากรานจ์อันดับใดๆ.....	12
2.3 วงจรกรองย่อยในโครงสร้างแฟร์โรว์ของวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนชนิดลากรานจ์อันดับสอง.....	15
2.4 รายละเอียดค่าสัมประสิทธิ์ภายในวงจรกรองย่อยของโครงสร้างแฟร์โรว์สำหรับวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนชนิดลากรานจ์อันดับสอง.....	15
2.5 โครงสร้างแฟร์โรว์ของวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนชนิดลากรานจ์อันดับสองด้วยวิธีเมทริกซ์เวกเตอร์มอนด์.....	20
2.6 ค่าสัมประสิทธิ์วงจรกรองย่อยในโครงสร้างแฟร์โรว์ของวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนชนิดลากรานจ์อันดับสองด้วยวิธีเมทริกซ์เวกเตอร์มอนด์.....	20
2.7 ค่าสัมประสิทธิ์วงจรกรองย่อยในโครงสร้างแฟร์โรว์ของวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนชนิดลากรานจ์อันดับสอง (ค่าสัมประสิทธิ์วงจรกรองย่อย $V_2(z)$ สมมาตร).....	21
2.8 โครงสร้างแฟร์โรว์แบบดัดแปลงสำหรับวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนชนิดลากรานจ์อันดับใดๆ.....	25
2.9 โครงสร้างแฟร์โรว์แบบดัดแปลงสำหรับวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนชนิดลากรานจ์.....	27
2.10 รายละเอียดค่าสัมประสิทธิ์ภายในวงจรกรองย่อยของโครงสร้างแฟร์โรว์แบบดัดแปลงสำหรับวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนชนิดลากานจ์.....	27
2.11 แผนผังกระบวนการทำงานของโครงสร้างปรับลดสัมประสิทธิ์สำหรับวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วน.....	28
2.12 โครงสร้างปรับลดสัมประสิทธิ์สำหรับวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนอันดับสอง.....	30

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## สารบัญรูป (ต่อ)

รูปที่	หน้า
2.13 ภาพรวมของโครงสร้างมอดูลาร์สำหรับวงจรรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนอันดับใดๆ.....	32
2.14 รายละเอียดภายในโครงสร้างมอดูลาร์สำหรับวงจรรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนอันดับใดๆ.....	32
2.15 โครงสร้างมอดูลาร์สำหรับวงจรรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนอันดับสอง.....	34
2.16 ค่าสัมประสิทธิ์ในโครงสร้างมอดูลาร์สำหรับวงจรรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนอันดับสอง.....	34
2.17 ตัวอย่างผลตอบสนองทางขนาดของวงจรรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนชนิดลากรานจ์อันดับวงจรรองสัญญาณเพิ่มมากขึ้น.....	37
3.1 สามเหลี่ยมปาสคาล.....	39
3.2 หลักการของการประมาณค่าในช่วงแบบปาสคาล.....	45
3.3 สัญญาณเวลาที่ไม่ต่อเนื่องอินพุต $x(n) = [1 \ 2 \ 3]$ .....	45
3.4 เอาต์พุตของการประมาณค่าในช่วงแบบปาสคาล $x(n/3)$ .....	48
3.5 ลำดับสัญญาณอินพุต $x(n)$ , $x(n-1)$ และ $x(n-2)$ .....	53
3.6 ลำดับสัญญาณเอาต์พุตของวงจรรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนปาสคาลอันดับสอง.....	53
3.7 กลไกภายในของวงจรรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนปาสคาล.....	58
3.8 ตัวอย่างผลตอบสนองทางขนาดของวงจรรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนปาสคาลอันดับสามสิบ (30 <sup>th</sup> -order Pascal VFD filter).....	59
3.9 ตัวอย่างผลตอบสนองความหน่วงของวงจรรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนปาสคาลอันดับสามสิบ (30 <sup>th</sup> -order Pascal VFD filter).....	59
3.10 แผนผังโครงสร้างวงจรรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนปาสคาลอันดับใดๆ.....	61
3.11 รายละเอียดของโครงสร้างวงจรรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนปาสคาลอันดับใดๆ.....	61
3.12 บัต์เตอร์ฟลายการแปลงปาสคาลไม่ต่อเนื่อง (butterfly unit of DPT).....	63
3.13 ตัวอย่างโครงสร้างวงจรรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนปาสคาลอันดับสาม.....	67

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## สารบัญรูป (ต่อ)

รูปที่	หน้า
3.14	แผนผังโครงสร้างชนิดขนานสำหรับวงจรส่วนหน้าของวงจรกรองสัญญาณปรับ ค่าความหน่วงเป็นเศษส่วนปาสคาลอันดับใดๆ.....68
3.15	รายละเอียดของโครงสร้างวงจรส่วนหน้าชนิดขนานสำหรับวงจรกรอง สัญญาณปรับค่าความหน่วงเป็นเศษส่วนปาสคาลอันดับใดๆ.....69
3.16	วงจรส่วนหลังสำหรับวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนแบบ ปาสคาลอันดับใดๆ.....71
3.17	โครงสร้างชนิดต่อเรียงสำหรับวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษ ส่วนปาสคาลอันดับห้า.....72
3.18	โครงสร้างชนิดขนานสำหรับวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วน ปาสคาลอันดับห้า.....73
4.1	กราฟเปรียบเทียบจำนวนการคูณของวงจรกรองสัญญาณปรับค่าความหน่วงเป็น เศษส่วนที่อันดับสองถึงอันดับสามสิบ.....77
4.2	กราฟเปรียบเทียบจำนวนการบวกของวงจรกรองสัญญาณปรับค่าความหน่วง เป็นเศษส่วนที่อันดับสองถึงอันดับสามสิบ.....78
4.3	โครงสร้างมอดูลาร์สำหรับวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วน อันดับสาม.....80
4.4	โครงสร้างชนิดต่อเรียงสำหรับวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษ ส่วนปาสคาลอันดับสาม.....84
4.5	โครงสร้างชนิดขนานสำหรับวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษ ส่วนปาสคาลอันดับสาม.....84
4.6	แผนผังการจำลองการวิเคราะห์ความผิดพลาดชั่วขณะของวงจรกรองสัญญาณ ปรับค่าความหน่วงเป็นเศษส่วน.....89
4.7	ผลการจำลองสัญญาณเอาต์พุตของโครงสร้างมอดูลาร์สำหรับวงจรกรองสัญญาณ ปรับค่าความหน่วงเป็นเศษส่วนอันดับสามกับวงจรกรองสัญญาณปรับค่าความ หน่วงเป็นเศษส่วนเชิงทฤษฎีอันดับสาม (รูปคลื่นไซน์).....93
4.8	ผลการจำลองสัญญาณเอาต์พุตของโครงสร้างชนิดต่อเรียงสำหรับวงจรกรอง สัญญาณปรับค่าความหน่วงเป็นเศษส่วนปาสคาลอันดับสามกับวงจรกรอง สัญญาณปรับค่าความหน่วงเป็นเศษส่วนเชิงทฤษฎีอันดับสาม (รูปคลื่นไซน์).....94

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## สารบัญรูป (ต่อ)

รูปที่	หน้า
4.9 ผลการจำลองสัญญาณเอาต์พุตของโครงสร้างชนิดขนานสำหรับวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนปาสคาลอันดับสามกับวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนเชิงทฤษฎีอันดับสาม (รูปคลื่นไซน์).....	95
4.10 ผลการจำลองสัญญาณเอาต์พุตของโครงสร้างมอดูลาร์สำหรับวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนอันดับสามกับวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนเชิงทฤษฎีอันดับห้า (รูปคลื่นไซน์).....	96
4.11 ผลการจำลองสัญญาณเอาต์พุตของโครงสร้างชนิดต่อเรียงสำหรับวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนปาสคาลอันดับสามกับวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนเชิงทฤษฎีอันดับห้า (รูปคลื่นไซน์).....	97
4.12 ผลการจำลองสัญญาณเอาต์พุตของโครงสร้างชนิดขนานสำหรับวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนปาสคาลอันดับสามกับวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนเชิงทฤษฎีอันดับห้า (รูปคลื่นไซน์).....	98
4.13 ผลการจำลองสัญญาณเอาต์พุตของโครงสร้างมอดูลาร์สำหรับวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนอันดับสามกับวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนเชิงทฤษฎีอันดับสิบเอ็ด (รูปคลื่นไซน์).....	99
4.14 ผลการจำลองสัญญาณเอาต์พุตของโครงสร้างชนิดต่อเรียงสำหรับวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนปาสคาลอันดับสามกับวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนเชิงทฤษฎีอันดับสิบเอ็ด (รูปคลื่นไซน์).....	100
4.15 ผลการจำลองสัญญาณเอาต์พุตของโครงสร้างชนิดขนานสำหรับวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนปาสคาลอันดับสามกับวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนเชิงทฤษฎีอันดับสิบเอ็ด (รูปคลื่นไซน์).....	101
4.16 ผลการจำลองสัญญาณเอาต์พุตของโครงสร้างมอดูลาร์สำหรับวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนอันดับสามกับวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนเชิงทฤษฎีอันดับสาม (รูปคลื่นสี่เหลี่ยม).....	102
4.17 ผลการจำลองสัญญาณเอาต์พุตของโครงสร้างชนิดต่อเรียงสำหรับวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนปาสคาลอันดับสามกับวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนเชิงทฤษฎีอันดับสาม (รูปคลื่นสี่เหลี่ยม).....	103

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## สารบัญรูป (ต่อ)

รูปที่	หน้า
4.18 ผลการจำลองสัญญาณเอาต์พุตของโครงสร้างชนิดขนานสำหรับวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนปาสคาลอันดับสามกับวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนเชิงทฤษฎีอันดับสาม (รูปคลื่นสี่เหลี่ยม).....	104
4.19 ผลการจำลองสัญญาณเอาต์พุตของโครงสร้างมอดูลาร์สำหรับวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนอันดับสามกับวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนเชิงทฤษฎีอันดับห้า (รูปคลื่นสี่เหลี่ยม).....	105
4.20 ผลการจำลองสัญญาณเอาต์พุตของโครงสร้างชนิดต่อเรียงสำหรับวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนปาสคาลอันดับสามกับวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนเชิงทฤษฎีอันดับห้า (รูปคลื่นสี่เหลี่ยม).....	106
4.21 ผลการจำลองสัญญาณเอาต์พุตของโครงสร้างชนิดขนานสำหรับวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนปาสคาลอันดับสามกับวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนเชิงทฤษฎีอันดับห้า (รูปคลื่นสี่เหลี่ยม).....	107
4.22 ผลการจำลองสัญญาณเอาต์พุตของโครงสร้างมอดูลาร์สำหรับวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนอันดับสามกับวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนเชิงทฤษฎีอันดับสิบเอ็ด (รูปคลื่นสี่เหลี่ยม).....	108
4.23 ผลการจำลองสัญญาณเอาต์พุตของโครงสร้างชนิดต่อเรียงสำหรับวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนปาสคาลอันดับสามกับวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนเชิงทฤษฎีอันดับสิบเอ็ด (รูปคลื่นสี่เหลี่ยม).....	109
4.24 ผลการจำลองสัญญาณเอาต์พุตของโครงสร้างชนิดขนานสำหรับวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนปาสคาลอันดับสามกับวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนเชิงทฤษฎีอันดับสิบเอ็ด (รูปคลื่นสี่เหลี่ยม).....	110
4.25 ผลการจำลองสัญญาณเอาต์พุตของโครงสร้างมอดูลาร์สำหรับวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนอันดับสามกับวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนเชิงทฤษฎีอันดับสาม (รูปคลื่นสามเหลี่ยม).....	111
4.26 ผลการจำลองสัญญาณเอาต์พุตของโครงสร้างชนิดต่อเรียงสำหรับวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนปาสคาลอันดับสามกับวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนเชิงทฤษฎีอันดับสาม (รูปคลื่นสามเหลี่ยม).....	112

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## สารบัญรูป (ต่อ)

รูปที่	หน้า
4.27 ผลการจำลองสัญญาณเอาต์พุตของโครงสร้างชนิดขนานสำหรับวงจรกรอง สัญญาณปรับค่าความหน่วงเป็นเศษส่วนปาสคาลอันดับสามกับวงจรกรอง สัญญาณปรับค่าความหน่วงเป็นเศษส่วนเชิงทฤษฎีอันดับสาม (รูปคลื่นสามเหลี่ยม).....	113
4.28 ผลการจำลองสัญญาณเอาต์พุตของโครงสร้างมอดูลาร์สำหรับวงจรกรอง สัญญาณปรับค่าความหน่วงเป็นเศษส่วนอันดับสามกับวงจรกรองสัญญาณ ปรับค่าความหน่วงเป็นเศษส่วนเชิงทฤษฎีอันดับห้า (รูปคลื่นสามเหลี่ยม).....	114
4.29 ผลการจำลองสัญญาณเอาต์พุตของโครงสร้างชนิดต่อเรียงสำหรับวงจรกรองสัญญาณ ปรับค่าความหน่วงเป็นเศษส่วนปาสคาลอันดับสามกับวงจรกรองสัญญาณ ปรับค่าความหน่วงเป็นเศษส่วนเชิงทฤษฎีอันดับห้า (รูปคลื่นสามเหลี่ยม).....	115
4.30 ผลการจำลองสัญญาณเอาต์พุตของโครงสร้างชนิดขนานสำหรับวงจรกรอง สัญญาณปรับค่าความหน่วงเป็นเศษส่วนปาสคาลอันดับสามกับวงจรกรอง สัญญาณปรับค่าความหน่วงเป็นเศษส่วนเชิงทฤษฎีอันดับห้า (รูปคลื่นสามเหลี่ยม).....	116
4.31 ผลการจำลองสัญญาณเอาต์พุตของโครงสร้างมอดูลาร์สำหรับวงจรกรองสัญญาณ ปรับค่าความหน่วงเป็นเศษส่วนอันดับสามกับวงจรกรองสัญญาณปรับค่าความหน่วง เป็นเศษส่วนเชิงทฤษฎีอันดับสิบเอ็ด (รูปคลื่นสามเหลี่ยม).....	117
4.32 ผลการจำลองสัญญาณเอาต์พุตของโครงสร้างชนิดต่อเรียงสำหรับวงจรกรอง สัญญาณปรับค่าความหน่วงเป็นเศษส่วนปาสคาลอันดับสามกับวงจรกรอง สัญญาณปรับค่าความหน่วงเป็นเศษส่วนเชิงทฤษฎีอันดับสิบเอ็ด (รูปคลื่นสามเหลี่ยม).....	118
4.33 ผลการจำลองสัญญาณเอาต์พุตของโครงสร้างชนิดขนานสำหรับวงจรกรอง สัญญาณปรับค่าความหน่วงเป็นเศษส่วนปาสคาลอันดับสามกับวงจรกรอง สัญญาณปรับค่าความหน่วงเป็นเศษส่วนเชิงทฤษฎีอันดับสิบเอ็ด (รูปคลื่นสามเหลี่ยม).....	119
4.34 ค่าความผิดพลาดสัญญาณเอาต์พุตระหว่างวงจรกรองสัญญาณปรับค่าความ หน่วงเป็นเศษส่วนเชิงทฤษฎีกับโครงสร้างมอดูลาร์สำหรับวงจรกรองสัญญาณ ปรับค่าความหน่วงเป็นเศษส่วนอันดับสาม .....	120
4.35 ค่าความผิดพลาดสัญญาณเอาต์พุตระหว่างวงจรกรองสัญญาณปรับค่าความ หน่วงเป็นเศษส่วนเชิงทฤษฎีอันดับสามกับโครงสร้างชนิดต่อเรียงสำหรับวงจร กรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนปาสคาลอันดับสาม.....	120

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## สารบัญรูป (ต่อ)

รูปที่	หน้า
4.36	ค่าความผิดพลาดสัญญาณเอาต์พุตระหว่างวงจรรองสัญญาณปรับค่าความ หน่วงเป็นเศษส่วนเชิงทฤษฎีอันดับสามกับโครงสร้างชนิดขนานสำหรับวงจร รองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนปาสคาลอันดับสาม.....121
4.37	ค่าความผิดพลาดสัญญาณเอาต์พุตระหว่างวงจรรองสัญญาณปรับค่าความ หน่วงเป็นเศษส่วนเชิงทฤษฎีกับโครงสร้างมอดูลาร์สำหรับวงจรรองสัญญาณ ปรับค่าความหน่วงเป็นเศษส่วนอันดับห้า.....121
4.38	ค่าความผิดพลาดสัญญาณเอาต์พุตระหว่างวงจรรองสัญญาณปรับค่าความ หน่วงเป็นเศษส่วนเชิงทฤษฎีอันดับสามกับโครงสร้างชนิดต่อเรียงสำหรับวงจร รองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนปาสคาลอันดับห้า.....122
4.39	ค่าความผิดพลาดสัญญาณเอาต์พุตระหว่างวงจรรองสัญญาณปรับค่าความ หน่วงเป็นเศษส่วนเชิงทฤษฎีอันดับสามกับโครงสร้างชนิดขนานสำหรับวงจร รองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนปาสคาลอันดับห้า.....122
4.40	ค่าความผิดพลาดสัญญาณเอาต์พุตระหว่างวงจรรองสัญญาณปรับค่าความ หน่วงเป็นเศษส่วนเชิงทฤษฎีกับโครงสร้างมอดูลาร์สำหรับวงจรรองสัญญาณ ปรับค่าความหน่วงเป็นเศษส่วนอันดับสิบเอ็ด.....123
4.41	ค่าความผิดพลาดสัญญาณเอาต์พุตระหว่างวงจรรองสัญญาณปรับค่าความ หน่วงเป็นเศษส่วนเชิงทฤษฎีอันดับสามกับโครงสร้างชนิดต่อเรียงสำหรับวงจร รองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนปาสคาลอันดับสิบเอ็ด.....123
4.42	ค่าความผิดพลาดสัญญาณเอาต์พุตระหว่างวงจรรองสัญญาณปรับค่าความ หน่วงเป็นเศษส่วนเชิงทฤษฎีอันดับสามกับโครงสร้างชนิดขนานสำหรับวงจร รองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนปาสคาลอันดับสิบเอ็ด.....124
4.43	ตัวอย่างตัวเลขฐานสองในรูปแบบจำนวนโดยตรง (fixed point) แบบส่วน เติมเต็มสอง (2's complement).....125
4.44	ผลตอบสนองทางขนาดและผลตอบสนองความหน่วงเฟสของโครงสร้างแฟร์โรว์สำหรับ วงจรรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนชนิดลากรานจ์อันดับเจ็ดก่อน และหลังการจัดระดับค่าสัมประสิทธิ์ (coefficient quantization) ขนาด 10 บิต.....130
4.45	ผลตอบสนองทางขนาดและผลตอบสนองความหน่วงเฟสของโครงสร้างแฟร์โรว์สำหรับ วงจรรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนชนิดลากรานจ์อันดับเจ็ดก่อน และหลังการจัดระดับค่าสัมประสิทธิ์ (coefficient quantization) ขนาด 12 บิต.....131

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## สารบัญรูป (ต่อ)

รูปที่	หน้า
4.46	ผลตอบสนองทางขนาดและผลตอบสนองความหน่วงเฟสของโครงสร้างแฟร์โรวีร์สำหรับ วงจรรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนชนิดลากรานจ์อันดับเจ็ดก่อน และหลังการจัดระดับค่าสัมประสิทธิ์ (coefficient quantization) ขนาด 14 บิต.....132
4.47	ผลตอบสนองทางขนาดและผลตอบสนองความหน่วงเฟสของโครงสร้างแฟร์โรวีร์สำหรับ วงจรรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนชนิดลากรานจ์อันดับเจ็ดก่อน และหลังการจัดระดับค่าสัมประสิทธิ์ (coefficient quantization) ขนาด 16 บิต.....133
4.48	ผลตอบสนองทางขนาดและผลตอบสนองความหน่วงเฟสของโครงสร้างแฟร์โรวีร์สำหรับ วงจรรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนชนิดลากรานจ์อันดับเจ็ดก่อน และหลังการจัดระดับค่าสัมประสิทธิ์ (coefficient quantization) ขนาด 24 บิต.....134
4.49	ผลตอบสนองทางขนาดและผลตอบสนองความหน่วงเฟสของโครงสร้างแฟร์โรวีร์ดัดแปลง สำหรับวงจรรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนชนิดลากรานจ์อันดับเจ็ดก่อน และหลังการจัดระดับค่าสัมประสิทธิ์ (coefficient quantization) ขนาด 10 บิต.....135
4.50	ผลตอบสนองทางขนาดและผลตอบสนองความหน่วงเฟสของโครงสร้างแฟร์โรวีร์ดัดแปลง สำหรับวงจรรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนชนิดลากรานจ์อันดับเจ็ดก่อน และหลังการจัดระดับค่าสัมประสิทธิ์ (coefficient quantization) ขนาด 12 บิต.....136
4.51	ผลตอบสนองทางขนาดและผลตอบสนองความหน่วงเฟสของโครงสร้างแฟร์โรวีร์ดัดแปลง สำหรับวงจรรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนชนิดลากรานจ์อันดับเจ็ดก่อน และหลังการจัดระดับค่าสัมประสิทธิ์ (coefficient quantization) ขนาด 14 บิต.....137
4.52	ผลตอบสนองทางขนาดและผลตอบสนองความหน่วงเฟสของโครงสร้างแฟร์โรวีร์ดัดแปลง สำหรับวงจรรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนชนิดลากรานจ์อันดับเจ็ดก่อน และหลังการจัดระดับค่าสัมประสิทธิ์ (coefficient quantization) ขนาด 16 บิต.....138
4.53	ผลตอบสนองทางขนาดและผลตอบสนองความหน่วงเฟสของโครงสร้างแฟร์โรวีร์ดัดแปลง สำหรับวงจรรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนชนิดลากรานจ์อันดับเจ็ดก่อน และหลังการจัดระดับค่าสัมประสิทธิ์ (coefficient quantization) ขนาด 24 บิต.....139
4.54	ผลตอบสนองทางขนาดและผลตอบสนองความหน่วงเฟสของโครงสร้างวงจรรอง สัญญาณปรับค่าความหน่วงเป็นเศษส่วนปาสคาลอันดับเจ็ดก่อนและหลังการจัด ระดับค่าสัมประสิทธิ์ (coefficient quantization) ขนาด 10 บิต.....140

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## สารบัญรูป (ต่อ)

รูปที่	หน้า
4.55 ผลตอบสนองทางขนาดและผลตอบสนองความถี่ของโครงสร้างวงจรรอง สัญญาณปรับค่าความถี่เป็นเศษส่วนปาสคาลอันดับเจ็ดก่อนและหลังการจัด ระดับค่าสัมประสิทธิ์ (coefficient quantization) ขนาด 12 บิต.....	141
4.56 ผลตอบสนองทางขนาดและผลตอบสนองความถี่ของโครงสร้างวงจรรอง สัญญาณปรับค่าความถี่เป็นเศษส่วนปาสคาลอันดับเจ็ดก่อนและหลังการจัด ระดับค่าสัมประสิทธิ์ (coefficient quantization) ขนาด 14 บิต.....	142
4.57 ผลตอบสนองทางขนาดและผลตอบสนองความถี่ของโครงสร้างวงจรรอง สัญญาณปรับค่าความถี่เป็นเศษส่วนปาสคาลอันดับเจ็ดก่อนและหลังการจัด ระดับค่าสัมประสิทธิ์ (coefficient quantization) ขนาด 16 บิต.....	143
4.58 ผลตอบสนองทางขนาดและผลตอบสนองความถี่ของโครงสร้างวงจรรอง สัญญาณปรับค่าความถี่เป็นเศษส่วนปาสคาลอันดับเจ็ดก่อนและหลังการจัด ระดับค่าสัมประสิทธิ์ (coefficient quantization) ขนาด 24 บิต.....	144

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

# บทที่ 1


## บทนำ

### 1.1 ความเป็นมาและความสำคัญของปัญหา


ในปัจจุบันวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วน (variable fractional-delay filter: VFD filter) ได้ถูกนำมาเพื่อประยุกต์ใช้งานทางด้านการประมวลผลสัญญาณเชิงเลขมากขึ้นเช่น วงจรแปลงอัตราการซีกสัญญาณ (sampling-rate conversion: SRC) วงจรการเข้าจังหวะในโมเด็มดิจิทัล (Synchronization in digital modem) และการประมาณค่าในช่วงของภาพ (image interpolation) เป็นต้น โดยใน [1] ได้สรุปและยกตัวอย่างการประยุกต์ใช้งานวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วน โดยในวงจรแปลงอัตราการซีกตัวอย่างนั้นในการประมวลผลสัญญาณเชิงเลขสิ่งที่สำคัญสิ่งหนึ่งคืออัตราการซีกตัวอย่าง (sampling rate) ซึ่งในการทำงานของวงจรต่างๆ ในระบบการประมวลผลสัญญาณเชิงเลขอาจใช้อัตราการซีกตัวอย่างที่ไม่เท่ากัน ซึ่งถ้าต้องการที่จะทำให้แต่ละส่วนสามารถเชื่อมโยงหรือทำงานร่วมกันได้โดยไม่เกิดความผิดพลาดย่อมจะต้องประกอบด้วยส่วนที่สามารถปรับเปลี่ยนอัตราการซีกตัวอย่างให้มีค่าที่ตรงตามต้องการ นั่นก็คือการใช้วงจรแปลงอัตราการซีกตัวอย่างและในความเป็นจริงแล้วเมื่อนำวงจรแปลงอัตราการซีกตัวอย่างไปใช้งาน อัตราการซีกตัวอย่างในระบบอาจต้องมีการเปลี่ยนแปลงเพิ่มขึ้นหรือลดลง ดังนั้นการนำวงจรแปลงอัตราการซีกตัวอย่างมาใช้งานจะต้องเป็นวงจรที่มีความยืดหยุ่นในการปรับเปลี่ยนอัตราการซีกตัวอย่างหรือเป็นวงจรที่มีคุณลักษณะที่ปรับเปลี่ยนได้แบบเวลาจริง (real-time) นั่นคือเราสามารถประยุกต์ใช้งานของวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วน ซึ่งมีคุณสมบัติที่สามารถปรับเปลี่ยนได้แบบเวลาจริงด้วยการปรับค่าพารามิเตอร์ความหน่วง (delay parameter) ของวงจรกรองสัญญาณ

ในรูปที่ 1.1 แสดงให้เห็นถึงสัญญาณอินพุตที่มีช่วงเวลาของสัญญาณ  $T_1$  ด้วยอัตราการซีกตัวอย่างที่ความถี่  $f_{s1}$  และต้องการให้ได้สัญญาณเอาต์พุตที่มีช่วงเวลาของสัญญาณ  $T_2$  จะต้องใช้อัตราการซีกตัวอย่างที่ความถี่  $f_{s2}$  ซึ่งสามารถปรับเปลี่ยนช่วงเวลาของสัญญาณ  $T_1$  เป็นช่วงเวลาของสัญญาณ  $T_2$  ได้โดยการปรับค่าพารามิเตอร์ความหน่วงของวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วน โดยจะเห็นได้ว่าค่าพารามิเตอร์ความหน่วงในแต่ละช่วงเวลาจะมีค่าที่ไม่เท่ากัน เนื่องจากปรับเปลี่ยนค่าพารามิเตอร์ความหน่วง (delay parameter:  $d_1, d_2, d_3$  และ  $d_4$ ) ของวงจรกรองสัญญาณ เพื่อให้ได้สัญญาณเอาต์พุตที่มีช่วงเวลาของสัญญาณ  $T_2$  ได้ถูกต้อง ดังนั้นเราสามารถแสดงแผนผังของระบบวงจรแปลงอัตราการซีกตัวอย่าง (sampling rate conversion: SRC) ได้ดังรูปที่ 1.2 เมื่อสัญญาณอินพุตคือ  $x(n)$  และสัญญาณเอาต์พุตคือ  $y(n)$  และระบบสามารถแปลง

อัตราการซีกตัวอย่างจากความถี่  $f_{s1}$  ไปสู่อัตราการซีกตัวอย่างความถี่  $f_{s2}$  ได้ด้วยการปรับค่าพารามิเตอร์ความหน่วง



รูปที่ 1.1 สัญญาณอินพุตที่มีอัตราการซีกตัวอย่างที่ความถี่  $f_{s1}$  แปลงไปสู่สัญญาณเอาต์พุตที่มีอัตราการซีกตัวอย่างที่ความถี่  $f_{s2}$




รูปที่ 1.2 แผนผังของระบบวงจรแปลงอัตราการซีกตัวอย่าง


ต่อมาการประยุกต์ใช้งานวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนในการเข้าจังหวะในโมเด็มสัญญาณเชิงเลข (Synchronization in digital modem) โดยในปัจจุบันการสื่อสารข้อมูลที่เป็นสัญญาณเชิงเลขจะมีจุดเริ่มต้นมากจากสัญญาณอนาล็อกจากนั้นจะผ่านกระบวนการแปลงเพื่อเป็นสัญญาณเชิงเลข เนื่องจากการประมวลผลสัญญาณอนาล็อกจะมีผลต่อปัจจัยภายนอกได้แก่ อุณหภูมิ การสูญเสียของสัญญาณ ตลอดจนการควบคุมให้ระบบมีเอาต์พุตที่ตรงตามที่ต้องการได้ยากกว่า ดังนั้นในส่วนนี้จะแสดงตัวอย่างของการเข้าจังหวะในโมเด็มสัญญาณเชิงเลขที่เป็นแบบเดิมดังรูปที่ 1.3 จะเห็นได้ว่าระบบมีการจัดการข้อมูลในส่วนที่เป็นสัญญาณอนาล็อกอินพุต  $x_c(t)$  และการควบคุมเวลา (timing control) ของสัญญาณการซีกตัวอย่าง (sampling clock) จะอยู่ภายใต้การควบคุมของส่วนประมวลผลสัญญาณอนาล็อก (analog processor) เมื่อเสร็จกระบวนการจึงค่อยแปลงเป็น

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สัญญาณเวลาที่ไม่ต่อเนื่องอินพุต  $x(n)$  หากเรามองระบบจากรูปที่ 1.3 จะพบว่าระบบมีการควบคุมเวลา (timing control) ในกระบวนการของสัญญาณอนาล็อกซึ่งอาจจะเกิดค่าผิดพลาดได้จากปัจจัยที่กล่าวมาแล้วข้างต้น ดังนั้นเราสามารถแก้ไขได้โดยให้ระบบมีการควบคุมเวลา (timing control) ในกระบวนการของสัญญาณเชิงเลข ดังรูปที่ 1.4 ซึ่งสามารถทำให้ระบบมีประสิทธิภาพได้โดยนำวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนมาช่วยในการปรับการควบคุมเวลา (timing control) ให้มีค่าแม่นยำตามที่ต้องการได้ตลอดด้วยการปรับเปลี่ยนค่าพารามิเตอร์ความหน่วง



รูปที่ 1.3 การควบคุมเวลาของสัญญาณการซีกตัวอย่างของส่วนประมวลผลสัญญาณอนาล็อก



รูปที่ 1.4 การควบคุมเวลาของสัญญาณการซีกตัวอย่างของส่วนประมวลผลสัญญาณเชิงเลข

ก่อนหน้านี้นี้ได้มีงานวิจัยที่ได้นำเสนอวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วน (variable fractional-delay filter) ชนิดผลตอบสนองอิมพัลส์จำกัดใน [2-20] สำหรับการได้มาซึ่งวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนชนิดผลตอบสนองอิมพัลส์จำกัดที่ง่ายจะได้มาจากการประมาณค่าในช่วงพหุนาม (polynomial interpolation) [12-14] ซึ่งรู้จักกันในชื่อของวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนชนิดลากรานจ์ ซึ่งเป็นวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนที่ให้ผลตอบสนองอิมพัลส์จำกัดที่มีความราบเรียบมากที่สุด (maximally-flat variable fractional-delay FIR filter) [12-14] เนื่องจากวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนชนิดลากรานจ์ (Lagrange-type variable fractional-delay filter) มีผลตอบสนองทางความถี่ที่ดีเยี่ยมบริเวณใกล้ความถี่ที่เป็นศูนย์ ซึ่งเป็นประโยชน์ในการประยุกต์ใช้งานกับสัญญาณอินพุตที่ประกอบไปด้วยสัญญาณองค์ประกอบความถี่ต่ำ [15-17], [21] วงจรกรองสัญญาณปรับค่าเอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ความหน่วงเป็นเศษส่วนนิยมนำเสนอเป็นโครงสร้างที่เรียกว่าโครงสร้างแฟร์โรว์ (Farrow structure) [2] เนื่องจากโครงสร้างดังกล่าวได้แยกพารามิเตอร์ความหน่วง  $D$  ออกมาและโครงสร้างมีค่าสัมประสิทธิ์ที่คงที่ซึ่งจะเรียกว่าวงจรรองย่อย (sub-filter) ซึ่งผู้ใช้งานสามารถทำให้วงจรรองสัญญาณเปลี่ยนคุณลักษณะของวงจรรองสัญญาณได้ด้วยการปรับเปลี่ยนค่าพารามิเตอร์ความหน่วง  $D$  ในช่วงและเงื่อนไขของวงจรรองสัญญาณ โดยไม่ต้องคำนวณหาค่าสัมประสิทธิ์ใหม่ ดังนั้นโครงสร้างแฟร์โรว์จึงนิยมนำไปใช้งานประมวลผลแบบเวลาจริง (real-time processing) หรือแบบออนไลน์ (online)

ในการออกแบบวงจรรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนที่ให้ผลตอบสนองอิมพัลส์จำกัดที่มีความราบเรียบมากที่สุด (maximally-flat variable fractional-delay FIR filter) นั้น สิ่งที่เราต้องการก็คือต้องการให้วงจรรองสัญญาณที่มีความซับซ้อนในการคำนวณต่ำ (low computational complexity) ให้ผลตอบสนองความหน่วง (delay response) และผลตอบสนองทางขนาด (amplitude response) ที่ถูกต้องในแถบความถี่ที่กว้าง (wide band) โดยโครงสร้างของวงจรรองสัญญาณที่มีความซับซ้อนในการคำนวณต่ำหมายถึงโครงสร้างของวงจรรองสัญญาณที่ได้ออกแบบมีจำนวนการคูณ (number of multiplication) และจำนวนการบวก (number of addition) ที่ต่ำ โดยถ้าโครงสร้างของวงจรรองสัญญาณที่ได้ออกแบบมีจำนวนการคูณที่ต่ำก็หมายถึงขั้นตอนในการคำนวณของวงจรรองสัญญาณต่ำ ส่งผลทำให้วงจรรองสัญญาณดังกล่าวมีระยะเวลาในการประมวลผลสัญญาณที่รวดเร็ว ส่วนโครงสร้างของวงจรรองสัญญาณจะให้ผลตอบสนองความหน่วง (delay response) และผลตอบสนองทางขนาด (amplitude response) ที่ถูกต้องในแถบความถี่ที่กว้างมักจะแลกมากับอันดับของวงจรรองสัญญาณที่สูงขึ้น ซึ่งสิ่งที่ตามมาก็คือโครงสร้างของวงจรรองสัญญาณดังกล่าวอาจมีความซับซ้อนในการคำนวณที่สูงขึ้น เนื่องจากหากอันดับของวงจรรองสัญญาณสูงขึ้นจำนวนค่าสัมประสิทธิ์ในโครงสร้างของวงจรรองสัญญาณก็จะมีเพิ่มมากขึ้น ใน [2] ได้นำเสนอโครงสร้างแฟร์โรว์สำหรับวงจรรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนชนิดลากรานจ์ เมื่อพิจารณาที่อันดับใดๆ ของวงจรรองสัญญาณโครงสร้างนี้จะมีความซับซ้อนในการคำนวณที่ประกอบด้วยจำนวนการคูณ (number of multiplications) และจำนวนการบวก (number of addition) ที่ไม่เป็นฟังก์ชันเชิงเส้น (nonlinear function) กับอันดับของวงจรรองสัญญาณ นั่นคือหากโครงสร้างดังกล่าวต้องการให้ผลตอบสนองความหน่วง (delay response) และผลตอบสนองทางขนาด (amplitude response) ที่ถูกต้องในแถบความถี่ที่กว้างจำเป็นต้องเพิ่มอันดับของวงจรรองสัญญาณที่มากขึ้น และเมื่ออันดับของวงจรรองสัญญาณที่มากขึ้นก็จะส่งผลถึงความซับซ้อนในการคำนวณที่สูงขึ้นเช่นกัน โครงสร้างแฟร์โรว์ดัดแปลงสำหรับวงจรรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนชนิดลากรานจ์ [12-14] เป็นโครงสร้างที่มีวิธีการในการคำนวณหาค่าสัมประสิทธิ์ของวงจรรองย่อย (sub-filter) ที่สมมาตร (symmetry) หรือปฏิสมมาตร

(anti-symmetry) โดยผลของการคำนวณดังกล่าวสามารถลดจำนวนการคูณได้ประมาณ 50 เปอร์เซ็นต์เมื่อเปรียบเทียบกับโครงสร้างแฟร์โรว์ลากรานจ์ [2]

นอกจากนี้การออกแบบวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนที่ให้ผลตอบสนองอิมพัลส์จำกัดที่มีความราบเรียบมากที่สุดได้มีการนำเสนอโครงสร้างอื่นๆ ที่ไม่ใช่โครงสร้างแฟร์โรว์ ได้แก่ โครงสร้างการสเกลค่าสัมประสิทธิ์สำหรับวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วน [22] และโครงสร้างมอดูลาร์สำหรับวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วน [23] ซึ่งวงจรกรองสัญญาณทั้งสองได้ออกแบบให้มีความซับซ้อนในการคำนวณมีจำนวนการคูณ (number of multiplications) และจำนวนการบวก (number of addition) ที่เป็นฟังก์ชันเชิงเส้น (linear function) กับอันดับของวงจรกรองสัญญาณ ซึ่งเมื่อเปรียบเทียบความซับซ้อนในการคำนวณทั้ง 4 โครงสร้าง โครงสร้างมอดูลาร์สำหรับวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วน [24] มีจำนวนการคูณที่ต่ำที่สุด แต่โครงสร้างดังกล่าวอาจจะไม่เหมาะสมกับการนำไปประยุกต์ใช้ในงานประมวลผลแบบเวลาจริง (real-time processing) เนื่องจากเป็นโครงสร้างที่มีความผิดพลาดชั่วขณะ (transient error) ซึ่งจะทำให้ผลของการทำงานแบบเวลาจริงมีความผิดพลาดได้

ดังนั้นวิทยานิพนธ์ฉบับนี้จะเป็นการออกแบบและสร้างวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนชนิดผลตอบสนองอิมพัลส์จำกัดที่เป็นโครงสร้างแบบใหม่ที่สามารถนำไปประยุกต์ใช้ในงานประมวลผลแบบเวลาจริงได้ ซึ่งที่มาของวิธีการออกแบบโครงสร้างของวงจรกรองสัญญาณได้มาจากการแปลงพหุนามไม่ต่อเนื่อง (Discrete polynomial transform) ซึ่งในงานวิจัยนี้จะเรียกว่าการแปลงปาสคาลไม่ต่อเนื่อง (Discrete Pascal transform: DPT) [24] และการประมาณค่าในช่วงแบบปาสคาล (Pascal Interpolation) ซึ่งจะเรียกววงจรกรองสัญญาณนี้ว่าวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนปาสคาล (Pascal Variable Fractional-Delay Filter) โดยโครงสร้างของวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนปาสคาลจะประกอบด้วยกลไกภายในที่แยกเป็น 2 ส่วนได้แก่ วงจรส่วนหน้าของวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนปาสคาล (front-end of Pascal VFD filter) และวงจรส่วนหลังของวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนปาสคาล (back-end of Pascal VFD filter) ซึ่งวงจรส่วนหน้าของวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนปาสคาลสามารถแยกออกได้เป็น 2 ชนิดโครงสร้างได้แก่ โครงสร้างวงจรส่วนหน้าชนิดต่อเรียง (cascade-type structure) และโครงสร้างวงจรส่วนหน้าชนิดขนาน (parallel-type structure) โดยโครงสร้างวงจรส่วนหน้าทั้ง 2 ชนิดจะเป็นโครงสร้างที่ปราศจากวงจรมคูณ (multiplierless filter) และจำนวนการคูณจะขึ้นอยู่กับวงจรส่วนหลังซึ่งเป็นฟังก์ชันเชิงเส้นกับอันดับของวงจรกรองสัญญาณ โดยการใช้งานวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนปาสคาล ผู้ใช้งานสามารถเลือกใช้งานวงจรส่วนหน้าชนิดต่อเรียงหรือชนิดขนานควบคู่กับวงจรส่วนหลังวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนปาสคาล

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การเปรียบเทียบประสิทธิภาพโครงสร้างของวงจรรองสัญญาณได้พิจารณาความซับซ้อนในการคำนวณ (computational complexity) ความผิดพลาดชั่วขณะ (transient error) และผลกระทบการจัดระดับค่าสัมประสิทธิ์ (coefficient quantization effects) โดยโครงสร้างสำหรับวงจรรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนปาสคาลจะไปเปรียบเทียบกับโครงสร้างแฟร์โรว์สำหรับวงจรรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนชนิดลากรานจ์ [2] โครงสร้างแฟร์โรว์ดัดแปลงสำหรับวงจรรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนชนิดลากรานจ์ [12-14] และโครงสร้างอื่นๆ ที่ไม่ใช่โครงสร้างแฟร์โรว์ได้แก่ โครงสร้างการสเกลค่าสัมประสิทธิ์สำหรับวงจรรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วน [22] โครงสร้างมอดูลาร์สำหรับวงจรรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วน [23] ซึ่งพบว่าโครงสร้างสำหรับวงจรรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนปาสคาลเป็นโครงสร้างวงจรรองสัญญาณที่มีความซับซ้อนในการคำนวณต่ำ (low complexity filter structure) ปราศจากความผิดพลาดชั่วขณะ (transient error free) และเป็นโครงสร้างที่มีผลกระทบการจัดระดับค่าสัมประสิทธิ์ที่ต่ำ (low coefficient quantization effects) ซึ่งเหมาะกับการนำไปใช้งานประมวลผลแบบเวลาจริง (real-time processing) หรือแบบออนไลน์ (online)

## 1.2 วัตถุประสงค์และขอบเขตวิทยานิพนธ์

- 1.2.1 เพื่อศึกษาวิธีการออกแบบและการสร้างของวงจรรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนชนิดผลตอบสนองอิมพัลส์จำกัด
- 1.2.2 เพื่อศึกษาวิธีการออกแบบและการสร้างโครงสร้างแฟร์โรว์สำหรับวงจรรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนชนิดลากรานจ์
- 1.2.3 เพื่อศึกษาวิธีการออกแบบและการสร้างโครงสร้างสำหรับวงจรรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนชนิดผลตอบสนองอิมพัลส์จำกัดในโครงสร้างอื่นๆ
- 1.2.4 เพื่อศึกษาออกแบบและสร้างโครงสร้างแบบใหม่สำหรับวงจรรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนชนิดผลตอบสนองอิมพัลส์จำกัดที่ดีและมีประสิทธิภาพ
- 1.2.6 เพื่อออกแบบและสร้างโครงสร้างแบบใหม่สำหรับวงจรรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนชนิดผลตอบสนองอิมพัลส์จำกัดที่มีความซับซ้อนในการคำนวณต่ำ
- 1.2.7 เพื่อเปรียบเทียบประสิทธิภาพของโครงสร้างแบบใหม่สำหรับวงจรรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนชนิดผลตอบสนองอิมพัลส์จำกัดกับโครงสร้างสำหรับวงจรรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนชนิดผลตอบสนองอิมพัลส์จำกัดอื่นๆ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### 1.3 เนื้อหาของวิทยานิพนธ์

สำหรับเนื้อหาในวิทยานิพนธ์ฉบับนี้เป็นการออกแบบและสร้างวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนชนิดผลตอบสนองอิมพัลส์จำกัดที่เป็นโครงสร้างแบบใหม่ซึ่งจะเรียกวงจรกรองสัญญาณนี้ว่าวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนปาสคาล (Pascal variable fractional-delay filter) โดยแบ่งเนื้อหาวิทยานิพนธ์ออกเป็น 5 บทดังนี้

บทที่ 1 บทนำ กล่าวถึงที่มา หลักการแนวคิดที่สามารถทำได้เมื่อเทียบกับงานวิจัยที่มีมาก่อนหน้า ขอบเขตและเนื้อหาภาพรวมของวิทยานิพนธ์นี้

บทที่ 2 กล่าวถึงที่มาและการได้มาของวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนชนิดผลตอบสนองอิมพัลส์จำกัด (variable fractional FIR filter) ด้วยวิธีต่างๆ และโครงสร้างสำหรับวงจรกรองสัญญาณแบบต่างๆ

บทที่ 3 กล่าวถึงที่มาและวิธีการที่ได้มาของวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนปาสคาล

บทที่ 4 กล่าวถึงผลการวิเคราะห์ประสิทธิภาพโครงสร้างของวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนปาสคาลกับโครงสร้างอื่นๆ

บทที่ 5 สรุปงานวิจัยผลงานวิจัยและข้อเสนอแนะ

## บทที่ 2

### งานวิจัยที่เกี่ยวข้อง

ในบทนี้จะเป็นการกล่าวถึงงานวิจัยที่เกี่ยวข้องกับวิทยานิพนธ์นี้ โดยจะเป็นการกล่าวถึงที่มา และการได้มาของวงจรรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนชนิดผลตอบสนองอิมพัลส์จำกัด (variable fractional FIR filter) ด้วยวิธีต่างๆ และโครงสร้างแบบต่างๆ ซึ่งวิธีการที่เป็นต้นแบบได้ดี (classical) ของวงจรรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนชนิดผลตอบสนองอิมพัลส์จำกัด คือวงจรรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนชนิดลากรานจ์ (Lagrange-type VFD filter) เนื่องจากเป็นวงจรรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนที่ให้ผลตอบสนองทางขนาดแบบราบเรียบที่สุด (maximally-flat variable fractional delay filter) ดังนั้นในบทนี้จะกล่าวถึงการ ออกแบบวงจรรองสัญญาณที่ได้มาจากพื้นฐานและหลักการของการประมาณค่าในช่วงลากรานจ์ (Lagrange interpolation) เนื่องจากวงจรรองสัญญาณดังกล่าวส่วนใหญ่แล้วจะเริ่มต้นการ ออกแบบอยู่บนพื้นฐานของการประมาณค่าในช่วงลากรานจ์ และวงจรรองสัญญาณที่ได้ออกแบบนี้ สามารถคำนวณเพื่อให้ได้มาซึ่งสมการฟังก์ชันถ่ายโอนได้หลายวิธีการ แต่สามารถนำเสนอโครงสร้าง ของวงจรรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนที่เป็นที่นิยมก็คือโครงสร้างแฟร์โรว์ (Farrow structure) [2] นอกจากนี้วงจรรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนชนิดผลตอบสนองอิมพัลส์จำกัดที่ได้ออกแบบบนพื้นฐานของการประมาณค่าในช่วงลากรานจ์สามารถนำเสนอโครงสร้าง อื่นๆ ได้ ดังนั้นในเนื้อหาของบทนี้จะเปรียบเสมือนเป็นการทบทวนทฤษฎีและหลักการในการออกแบบ วงจรรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนชนิดผลตอบสนองอิมพัลส์จำกัดที่สำคัญๆ เพื่อที่จะ ได้นำไปสู่เนื้อหาหลักของวิทยานิพนธ์นี้ นั่นคือการออกแบบวงจรรองสัญญาณปรับค่าความหน่วง เป็นเศษส่วนชนิดผลตอบสนองอิมพัลส์จำกัดที่มีความซับซ้อนต่ำบนพื้นฐานการประมาณค่าในช่วง ปาสคาลต่อไป

#### 2.1 การประมาณค่าในช่วงลากรานจ์


วิธีการประมาณค่าในช่วงลากรานจ์ (Lagrange interpolation method) คือวิธีการที่เรา ทราบดีแล้วว่าเป็นส่วนหนึ่งของการหาพหุนามพีชคณิต (polynomial algebra) โดยการประมาณค่า ในช่วงลากรานจ์สามารถหาได้จากพื้นฐานของการประมาณค่าในช่วงพหุนาม (interpolation polynomial)

จากรูปที่ 2.1 แสดงให้เห็นว่าสัญญาณอินพุต  $\hat{x}(t)$  เกิดจากการประมาณสัญญาณอินพุต อนุาล็อกต้นฉบับ  $x(t)$  ที่ถูกสุ่มด้วยคาบเวลาในการสุ่มตัวอย่าง (sampling) ในที่นี้คือ  $T_s$  ดังนั้น

สัญญาณอินพุต  $\hat{x}(t)$  จะมีขนาดที่เกิดจากการสุ่มของสัญญาณคือ  $x(n-k), \dots, x(n-2), x(n-1)$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น เมื่ออนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

และ  $x(n)$  ซึ่งเป็นจุดที่เกิดจากการสุ่มของสัญญาณอินพุตอนาล็อก  $x(t)$  ที่เวลา  $(n-k)T_s, \dots, (n-2)T_s, (n-1)T_s$  และ  $(n)T_s$  และเพื่อให้ง่ายต่อความเข้าใจจึงกำหนดให้  $T_s = 1$



รูปที่ 2.1 การประมาณค่าในช่วงพหุนามอันดับ  $k$  ใดๆ

เราสามารถหาการประมาณค่าในช่วงพหุนาม (polynomial interpolation) อันดับ  $k$  ใดๆ ได้ดังนี้

$$\hat{x}(t) = \sum_{i=0}^k c_i x(t_0 - t_d)^i \quad (2.1)$$

เมื่อ  $\hat{x}(t)$  คือสัญญาณอินพุต

$c_i$  คือค่าสัมประสิทธิ์ของการประมาณค่าในช่วง

$t_0$  คือค่าของสัญญาณในเวลาเริ่มต้น

$t_d$  คือเวลาของการประมาณค่าในช่วง

$k$  คืออันดับของการประมาณค่าในช่วง

และค่าพหุนามของการประมาณค่าในช่วงหาได้จาก

$$c_i = \prod_{\substack{l=0 \\ l \neq i}}^k \frac{t - t_l}{t_i - t_l} \quad (2.2)$$

จากรูปที่ 2.1 จุดของสัญญาณที่นำมาหาค่าการประมาณค่าในช่วงพหุนามอันดับใดๆ จะมีจำนวนจุดของสัญญาณ  $k+1$  จุด โดยจุดเริ่มต้นของสัญญาณอินพุตปัจจุบันคือ  $n$  ไปจนถึงจุด  $n-k$  ซึ่งในที่นี้เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ค่าดัชนี (index)  $i=0, 1, 2, \dots, k$  ซึ่งจุดเริ่มต้นของสัญญาณอินพุตปัจจุบัน  $n$  ก็คือเวลา  $t_0$  จากพหุนามที่ใช้ในการประมาณค่าในช่วง (interpolating polynomial) ในสมการที่ (2.1) และสมการที่ (2.2) สัญญาณอินพุต  $\hat{x}(t)$  จะสามารถที่จะเขียนเป็นสมการสำหรับการประมาณค่าในช่วงพหุนามลากรานจ์อันดับใดๆ ได้ดังนี้

$$\hat{x}(t) = \sum_{i=0}^k x_i L_i(t) \quad (2.3)$$

เมื่อ

$$L_i(t) = \prod_{\substack{l=0 \\ l \neq i}}^k \frac{t-t_l}{t_i-t_l} \quad (2.4)$$

และ  $\hat{x}(t)$  คือสัญญาณอินพุต

$L_i$  คือค่าพหุนามของการประมาณค่าในช่วงลากรานจ์

$x_i$  คือสัญญาณอินพุตที่ใช้ในการประมาณค่าในช่วงลากรานจ์

$k$  คืออันดับของการประมาณค่าในช่วง

ดังนั้นจากสมการที่ (2.3) และสมการที่ (2.4) คือสมการตั้งต้นที่จะนำไปสู่วงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนชนิดลากรานจ์ (Lagrange-type VFD filter) ซึ่งจะอธิบายได้ในหัวข้อถัดไป

## 2.2 โครงสร้างแฟร์โรว์สำหรับวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนชนิดลากรานจ์

ในหัวข้อนี้เราจะประยุกต์ใช้การประมาณค่าในช่วงลากรานจ์ให้เขียนอยู่ในรูปของสมการวงจกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วน จากหัวข้อที่ 2.1 และ [1] ทำการแทนค่าเวลา  $t \in [n-k, n]$  ใดๆ และจากสมการที่ (2.3) และสมการที่ (2.4) กำหนดให้

$$t_l = n - l \quad ; l = 0, 1, 2, \dots, k$$

$$x_i = x(n - i) \quad ; i = 0, 1, 2, \dots, k$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ถ้าเรากำหนดให้จุดที่จะเกิดการประมาณค่าในช่วงลากรานจ์คือการห้วงของสัญญาณก็คือ พารามิเตอร์ความหน่วง  $D$  โดยที่  $D \in [0, k]$  จะได้

$$t = t_0 - D = n - D \quad (2.5)$$

จะได้

$$L_i(t) = L_i(n - D) = \prod_{\substack{l=0 \\ l \neq i}}^k \frac{l - D}{l - i} = \prod_{\substack{l=0 \\ l \neq i}}^k \frac{D - l}{i - l} \quad (2.6)$$

จากสมการที่ (2.3) เราสามารถเขียนสมการใหม่ได้ดังนี้

$$\hat{x}(t) = x(n - D) \quad (2.7)$$

$$\hat{x}(t) = \sum_{i=0}^k L_i(t)x(n - i) \quad (2.8)$$

ดังนั้นจะได้สมการที่ (2.8) ซึ่งสามารถเขียนให้อยู่ในรูปสมการของวงจรรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนชนิดลากรานจ์ที่อยู่ในเทอมของพารามิเตอร์ความหน่วง  $D$  โดยใช้พื้นฐานของการประมาณค่าในช่วงลากรานจ์คือ

$$y(n) = x(n - D) = \sum_{i=0}^k h_i(D)x(n - i) \quad (2.9)$$

โดย

$$h_i(D) = \prod_{\substack{l=0 \\ l \neq i}}^k \frac{D - l}{i - l} \quad (2.10)$$

เมื่อ  $y(n)$  คือเอาต์พุตของวงจรรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนชนิดลากรานจ์


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

- $h_i(D)$  คือค่าสัมประสิทธิ์วงจรรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนชนิดลากรานจ์ซึ่งเป็นฟังก์ชันของพารามิเตอร์ความหน่วง
- $i$  คือดัชนี (index) ของวงจรรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนชนิดลากรานจ์
- $k$  คืออันดับของวงจรรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนชนิดลากรานจ์
- $D$  คือพารามิเตอร์ความหน่วง

จากสมการที่ (2.9) เราจะได้ฟังก์ชันถ่ายโอนของวงจรรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนชนิดลากรานจ์ได้ดังนี้

$$H(z,D) = \sum_{i=0}^k h_i(D)z^{-i} \quad ; \quad i = 0, 1, 2, \dots, k \quad (2.11)$$

และโดยทั่วไปแล้ววงจรรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนชนิดลากรานจ์ที่ได้จากฟังก์ชันถ่ายโอนสมการที่ (2.9) จะนิยมที่จะนำเสนอโครงสร้างแฟร์โรว์ (Farrow structure) [2] ในรูปที่ 2.2 ด้วยการจัดรูปผลลัพธ์ของสมการให้อยู่ในรูป  $H(z,D)$  นั่นคืออยู่ในฟังก์ชันของ  $z$  และฟังก์ชันของ  $D$  ซึ่งก็คือพารามิเตอร์ความหน่วง ดังนั้นรูปที่ 2.2 แสดงให้เห็นว่าโครงสร้างแฟร์โรว์ของวงจรรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนชนิดลากรานจ์อันดับใดๆ จะประกอบด้วยวงจรรองย่อย (sub-filter)  $V_0(z), V_1(z), V_2(z), \dots, V_k(z)$



รูปที่ 2.2 โครงสร้างแฟร์โรว์ของวงจรรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนชนิดลากรานจ์อันดับใดๆ

และจะเห็นได้ว่าโครงสร้างแฟร์โรว์มีพารามิเตอร์ความหน่วง  $D$  ที่แยกออกมาจากวงจรรองย่อย ด้วยเหตุนี้ทำให้โครงสร้างแฟร์โรว์สามารถปรับค่าความหน่วงได้แบบทันทีทันใด (online tuning)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ตามการปรับเปลี่ยนพารามิเตอร์ความหน่วง  $D$  และช่วงของพารามิเตอร์ความหน่วง  $D$  สำหรับวงจรรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนคือ

$$D = I + d \quad (2.12)$$

เมื่อ  $D$  คือพารามิเตอร์ความหน่วงสำหรับวงจรรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วน

$I$  คือค่าความหน่วงเต็มหน่วย (integer delay)

$d$  คือค่าความหน่วงเป็นเศษส่วน (fractional delay part),  $0 \leq d < 1$

ซึ่งพารามิเตอร์ความหน่วง  $D$  จะเป็นค่าที่สามารถปรับค่าความหน่วงเป็นเศษส่วน (fractional value) และการปรับเปลี่ยนพารามิเตอร์ความหน่วงในวงจรรองสัญญาณนี้จะสามารถเปลี่ยนคุณสมบัติของวงจรรองสัญญาณ (characteristic of filter) ได้โดยไม่ต้องคำนวณหาค่าสัมประสิทธิ์ใหม่ เพื่อให้เห็นภาพได้ชัดเจนมากยิ่งขึ้น ตัวอย่างที่ 2.1 แสดงวงจรรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนชนิดลากรางจอันดับสอง ( $2^{nd}$ -order Lagrange-type VFD filter)

ตัวอย่างที่ 2.1 เป็นการดำเนินการหาค่าสัมประสิทธิ์ของวงจรรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนชนิดลากรางจอันดับสอง โดยวิธีการคำนวณหาค่าสัมประสิทธิ์ของวงจรรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนชนิดลากรางจอันดับสอง จะมีค่าอันดับ  $k=2$  จากสมการที่ (2.10) จะได้

$$h_i(D) = \prod_{\substack{l=0 \\ l \neq i}}^2 \frac{D-l}{i-l}$$

$$\text{ที่ } i=0; \quad h_0(D) = \frac{(D-1)(D-2)}{(0-1)(0-2)} = \frac{1}{2}(D^2 - 3D + 2)$$

$$\text{ที่ } i=1; \quad h_1(D) = \frac{(D-0)(D-2)}{(1-0)(1-2)} = -\frac{1}{2}(D^2 - 2D)$$

$$\text{ที่ } i=2; \quad h_2(D) = \frac{(D-0)(D-1)}{(2-0)(2-1)} = \frac{1}{2}(D^2 - D)$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

กระจายสมการที่ (2.11) และแทนค่าสัมประสิทธิ์ของวงจรรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนชนิดลากรานจ์อันดับสอง  $h_0(D)$ ,  $h_1(D)$  และ  $h_2(D)$  ลงในสมการที่ (2.11) จะได้

$$H(z, D) = \sum_{i=0}^2 h_i(D) z^{-i} \quad (2.13)$$

$$H(z, D) = h_0(D) z^0 + h_1(D) z^{-1} + h_2(D) z^{-2} \quad (2.14)$$

$$H(z, D) = \left[ \frac{1}{2}(D^2 - 3D + 2) \right] + \left[ -\frac{1}{2}(D^2 - 2D) \right] z^{-1} + \left[ \frac{1}{2}(D^2 - D) \right] z^{-2} \quad (2.15)$$

จัดรูปในฟังก์ชันถ่ายโอน  $H(z, D)$  ให้สามารถแสดงอยู่ในรูปของโครงสร้างแฟร็รวิ [1] จะได้

$$H(z, D) = 1 + D \left[ -\frac{3}{2} + 2z^{-1} - \frac{1}{2}z^{-2} \right] + D^2 \left[ \frac{1}{2} - z^{-1} + \frac{1}{2}z^{-2} \right] \quad (2.16)$$

สมการที่ (2.16) เมื่อเราพิจารณาสมการจะได้ค่าสัมประสิทธิ์วงจรรองย่อยของวงจรรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนชนิดลากรานจ์อันดับสอง  $V_0(z)$ ,  $V_1(z)$  และ  $V_2(z)$  ที่สามารถแสดงในโครงสร้างแฟร็รวิได้ดังนี้


$$V_0(z) = 1$$

$$V_1(z) = -\frac{3}{2} + 2z^{-1} - \frac{1}{2}z^{-2}$$


$$V_2(z) = \frac{1}{2} - z^{-1} + \frac{1}{2}z^{-2}$$

ดังนั้นวงจรรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนชนิดลากรานจ์อันดับสองที่ประกอบด้วยค่าสัมประสิทธิ์วงจรรองย่อย  $V_0(z)$ ,  $V_1(z)$  และ  $V_2(z)$  สามารถแสดงโครงสร้างแฟร็รวิได้ในรูปที่ 2.3 และรูปที่ 2.4 แสดงรายละเอียดค่าสัมประสิทธิ์ภายในวงจรรองย่อย  $V_0(z)$ ,  $V_1(z)$  และ  $V_2(z)$  ในรูปที่ 2.3 ซึ่งเมื่อพิจารณาความซับซ้อนในการคำนวณ (computational complexity) ของวงจรรองสัญญาณดังกล่าว (ในรูปที่ 2.4) โครงสร้างนี้มีความต้องการวงจรคูณ (multiplier) จำนวน 8 ตัว และวงจรรวม (adder) จำนวน 6 ตัว

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.3 วงจรกรองย่อยในโครงสร้างแฟร์ไรร์ของวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนชนิดลากรานจ์อันดับสอง



รูปที่ 2.4 รายละเอียดค่าสัมประสิทธิ์ภายในวงจรกรองย่อยของโครงสร้างแฟร์ไรร์สำหรับวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนชนิดลากรานจ์อันดับสอง

เมื่อพิจารณาฟังก์ชันถ่ายโอนของวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนชนิดลากรานจ์ในสมการที่ (2.11) และสมการที่ (2.16) ในตัวอย่างที่ 2.1 จะเห็นได้ว่าฟังก์ชันถ่ายโอนดังกล่าว หากต้องการให้วงจรกรองสัญญาณแสดงให้อยู่ในโครงสร้างแฟร์ไรร์จะต้องจัดรูปสมการให้พารามิเตอร์ความหน่วง  $D$  แยกออกมาแต่ละพจน์ ซึ่งในสมการที่ (2.16) อาจดูไม่ซับซ้อนเนื่องจากเป็นตัวอย่างของวงจรกรองสัญญาณอันดับสอง แต่หากเป็นวงจรกรองสัญญาณที่มีอันดับที่สูงขึ้นมากจะเกิดความยุ่งยากในการจัดรูปสมการ ดังนั้นในงานวิจัย [12-14] ได้แสดงถึงการออกแบบวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนชนิดลากรานจ์ที่เป็นวิธีที่ง่ายอีกวิธีหนึ่งคือการออกแบบโดยคำนวณค่าสัมประสิทธิ์ของวงจรกรองย่อย (sub-filter coefficient) ด้วยการใช้เมทริกซ์เวเดอร์มอนด์ (Vandermonde matrix) ซึ่งค่าที่คำนวณได้จากเมทริกซ์เวเดอร์มอนด์จะมีความสัมพันธ์กับโครงสร้างแฟร์ไรร์ในรูปที่ 2.2 และสามารถแสดงฟังก์ชันถ่ายโอนใดๆ ได้ดังนี้

$$H(z, D) = \sum_{i=0}^k V_i(z) D^i \quad (2.13)$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เมื่อ  $H(z, D)$  คือฟังก์ชันถ่ายโอนของวงจรรองย่อยของวงจรรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนชนิดลากรานจ์

$V_i(z)$  คือวงจรรองย่อยของวงจรรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนชนิดลากรานจ์

จากฟังก์ชันถ่ายโอนสมการที่ (2.17) สามารถเขียนฟังก์ชันถ่ายโอนให้อยู่ในรูปของเมทริกซ์ได้ดังนี้

$$H(z, D) = \mathbf{D}^T \mathbf{V}(z) \quad (2.18)$$

เมื่อ  $\mathbf{D}$  คือเวกเตอร์พารามิเตอร์ความหน่วง

$\mathbf{V}(z)$  คือเวกเตอร์วงจรรองย่อย

โดยเวกเตอร์พารามิเตอร์ความหน่วงคือ

$$\mathbf{D} = \begin{bmatrix} 1 \\ D \\ D^2 \\ \vdots \\ D^k \end{bmatrix} \quad (2.19)$$

และเวกเตอร์วงจรรองย่อยคือ

$$\mathbf{V}(z) = \begin{bmatrix} V_0(z) \\ V_1(z) \\ V_2(z) \\ \vdots \\ V_k(z) \end{bmatrix} \quad (2.20)$$

หากพิจารณาความสัมพันธ์ระหว่างเอาต์พุต  $y(n)$  กับอินพุต  $x(n)$  ของวงจรรองสัญญาณปรับค่าความหน่วงเต็มหน่วย (integer delay-filter) สามารถแสดงความสัมพันธ์ได้ดังนี้

$$H(z, D) = \frac{Y(z)}{X(z)} = z^{-D} \quad (2.21)$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เมื่อกรณีพารามิเตอร์ความหน่วง  $D=I$  โดยที่  $I$  คือค่าความหน่วงเต็มหน่วย กรณีนี้พารามิเตอร์ความหน่วง  $D=0, 1, 2, \dots, k$  และเปรียบเทียบกับสมการที่ (2.17) กับสมการที่ (2.21) เราจะได้

$$\sum_{i=0}^k V_i(z) D^i = z^{-D} \quad (2.22)$$

จากสมการที่ (2.22) สามารถแสดงให้อยู่ในรูปของเมทริกซ์ได้ดังนี้

$$\mathbf{V}\mathbf{V}(z) = \mathbf{z} \quad (2.23)$$

เมื่อเมทริกซ์  $\mathbf{V}$  คือเมทริกซ์เวกเตอร์มอนด์คือ

$$\mathbf{V} = \begin{bmatrix} 1 & 0 & 0 & \dots & 0 \\ 1 & 1 & 1 & \dots & 1 \\ 1 & 2 & 2^2 & \dots & 2^k \\ \vdots & \vdots & \vdots & \ddots & \vdots \\ 1 & k & k^2 & \dots & k^k \end{bmatrix} \quad (2.24)$$

และเวกเตอร์  $\mathbf{z}$  คือเวกเตอร์วงจรวงจรหน่วงใดๆ คือ

$$\mathbf{z} = \begin{bmatrix} 1 \\ z^{-1} \\ z^{-2} \\ \vdots \\ z^{-k} \end{bmatrix} \quad (2.25)$$

นั่นคือเวกเตอร์วงจรวงจรหน่วงสามารถคำนวณในรูปสมการเมทริกซ์ได้คือ

$$\mathbf{V}(z) = \mathbf{V}^{-1}\mathbf{z} \quad (2.26)$$

ค่าที่แสดงในแถว (row) ของเมทริกซ์เวกเตอร์มอนด์ผกผัน  $\mathbf{V}^{-1}$  ก็คือค่าสัมประสิทธิ์วงจรวงจรหน่วง ดังนั้นเราจะได้ฟังก์ชันถ่ายโอนของวงจรวงจรหน่วงของวงจรวงจรหน่วงสัญญาณปรับค่าความหน่วงเป็นเศษส่วนชนิดลากรานจ์ สำหรับช่วงพารามิเตอร์ความหน่วง  $D$  ใดๆ โดยที่  $D \in [0, k]$  ได้ดังนี้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$H(z, D) = \sum_{i=0}^k V_i(z) D^i = \mathbf{D}^T \mathbf{V}^{-1} \mathbf{z} \quad (2.27)$$

จากฟังก์ชันถ่ายโอนในสมการที่ (2.27) สามารถคำนวณหาค่าสัมประสิทธิ์ของวงจรรองย่อย  $V_i(z)$  ทุกตัวได้จากสมการที่ (2.26)

ดังนั้นความสัมพันธ์ในการแปลงแซต (z-transform) ระหว่างเอาต์พุต  $Y(z)$  กับอินพุต  $X(z)$  ของวงจรรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนชนิดลากรานจ์สามารถแสดงความสัมพันธ์ได้ดังนี้

$$Y(z) = H(z, D) X(z)$$

$$Y(z) = \mathbf{D}^T \mathbf{V}(z) X(z)$$

$$Y(z) = \mathbf{D}^T \mathbf{V}^{-1} \mathbf{z} X(z) \quad (2.28)$$

และจากสมการที่ (2.28) เมื่อทำการแปลงแซตผกผัน (inverse z-transform) เราจะได้สมการเอาต์พุตคือ

$$y(n) = \mathbf{D}^T \mathbf{V}^{-1} \mathbf{x} \quad (2.29)$$

โดยเวกเตอร์สัญญาณอินพุต  $\mathbf{x}$  คือ

$$\mathbf{x} = \begin{bmatrix} x(n) \\ x(n-1) \\ x(n-2) \\ \vdots \\ x(n-k) \end{bmatrix} \quad (2.30)$$

เมื่อเปรียบเทียบระหว่างสมการที่ (2.29) กับสมการที่ (2.9) และสมการที่ (2.10) เราสามารถคำนวณหาค่าสัมประสิทธิ์วงจรรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนชนิดลากรานจ์  $h_i(D)$  เหมือนในสมการที่ (2.10) ในรูปสมการเมทริกซ์ได้คือ

$$\mathbf{D}^T \mathbf{V}^{-1} = \mathbf{h} \quad (2.31)$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

โดยที่เวกเตอร์ค่าสัมประสิทธิ์วงจรรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนชนิดลากรานจ์  $\mathbf{h}$  คือ

$$\mathbf{h} = \begin{bmatrix} h_0(D) \\ h_1(D) \\ h_2(D) \\ \vdots \\ h_k(D) \end{bmatrix} \quad (2.32)$$

ตัวอย่างที่ 2.2 พิจารณาการหาค่าสัมประสิทธิ์ของวงจรรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนชนิดลากรานจ์อันดับสองด้วยเมทริกซ์เวกเตอร์มอนด์

คำนวณหาค่าสัมประสิทธิ์ของวงจรรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนชนิดลากรานจ์อันดับสอง ดังนั้น  $k=2$  จากสมการที่ (2.26) คือ

$$\mathbf{V}(z) = \mathbf{V}^{-1}\mathbf{z}$$

$$\begin{bmatrix} V_0(z) \\ V_1(z) \\ V_2(z) \end{bmatrix} = \begin{bmatrix} 1 & 0 & 0 \\ 1 & 1 & 1 \\ 1 & 2 & 4 \end{bmatrix}^{-1} \begin{bmatrix} 1 \\ z^{-1} \\ z^{-2} \end{bmatrix}$$

$$\begin{bmatrix} V_0(z) \\ V_1(z) \\ V_2(z) \end{bmatrix} = \begin{bmatrix} 1 & 0 & 0 \\ -\frac{3}{2} & 2 & -\frac{1}{2} \\ \frac{1}{2} & -1 & \frac{1}{2} \end{bmatrix} \begin{bmatrix} 1 \\ z^{-1} \\ z^{-2} \end{bmatrix} \quad (2.33)$$

ดังนั้นจะได้ค่าสัมประสิทธิ์วงจรรองย่อยของวงจรรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนชนิดลากรานจ์อันดับสอง  $V_0(z)$ ,  $V_1(z)$  และ  $V_2(z)$  ดังนี้

$$V_0(z) = 1$$

$$V_1(z) = -\frac{3}{2} + 2z^{-1} - \frac{1}{2}z^{-2}$$


$$V_2(z) = \frac{1}{2} - z^{-1} + \frac{1}{2}z^{-2}$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


แทนค่าสัมประสิทธิ์ของวงจรรองย่อย  $V_0(z)$ ,  $V_1(z)$  และ  $V_2(z)$  ลงในสมการที่ (2.27) เราสามารถแสดงฟังก์ชันถ่ายโอนของวงจรรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนชนิดลากรานจ์อันดับสองได้ดังนี้

$$H(z,D) = 1 + D \left[ -\frac{3}{2} + 2z^{-1} - \frac{1}{2}z^{-2} \right] + D^2 \left[ \frac{1}{2} - z^{-1} + \frac{1}{2}z^{-2} \right] \quad (2.34)$$

ดังนั้นวงจรรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนชนิดลากรานจ์อันดับสองที่ประกอบด้วยวงจรรองย่อย  $V_0(z)$ ,  $V_1(z)$  และ  $V_2(z)$  สามารถแสดงโครงสร้างแฟร์โรว์ได้ในรูปที่ 2.5 และรูปที่ 2.6 ตามลำดับ



รูปที่ 2.5 โครงสร้างแฟร์โรว์ของวงจรรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนชนิดลากรานจ์อันดับสองด้วยวิธีเมทริกซ์เวเนเตอร์มอนด์



รูปที่ 2.6 ค่าสัมประสิทธิ์ของวงจรรองย่อยในโครงสร้างแฟร์โรว์ของวงจรรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนชนิดลากรานจ์อันดับสองด้วยวิธีเมทริกซ์เวเนเตอร์มอนด์


จากฟังก์ชันถ่ายโอนสมการที่ (2.34) จะเห็นได้ว่าจะมีคำตอบของสมการที่เท่ากับตัวอย่างที่ 2.1 ในสมการที่ (2.16) แต่วิธีการคำนวณหาค่าสัมประสิทธิ์ของวงจรรองสัญญาณจะแตกต่างกัน ดังนั้น

วงจรรองย่อยในโครงสร้างแฟร์โรว์สำหรับวงจรรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนชนิดลากรานจ์อันดับสองด้วยวิธีเมทริกซ์เวเนเตอร์มอนด์

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์ไว้เพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ลากรานจ์อันดับสองด้วยวิธีเมทริกซ์เวกเตอร์มอนด์ที่แสดงในรูปที่ 2.5 และรูปที่ 2.6 จึงเป็นโครงสร้างแฟร์โรว์เดียวกันและเหมือนกับโครงสร้างแฟร์โรว์ในตัวอย่างที่ 2.1 ที่ได้แสดงในรูปที่ 2.3 และรูปที่ 2.4 ตามลำดับ

นอกจากนี้จากฟังก์ชันถ่ายโอนสมการที่ (2.34) และโครงสร้างแฟร์โรว์ในรูปที่ 2.4 จะเห็นได้ว่าค่าสัมประสิทธิ์วงจรรองย่อย  $V_2(z)$  จะเป็นสมมาตรคือเป็นเฟสเชิงเส้น (linear phase) ทำให้สามารถลดวงจรรวมได้ด้วยการใช้วงจรรวมร่วมกัน ซึ่งสามารถแสดงได้ในรูปที่ 2.7



รูปที่ 2.7 ค่าสัมประสิทธิ์วงจรรองย่อยในโครงสร้างแฟร์โรว์ของวงจรรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนชนิดลากรานจ์อันดับสอง (ค่าสัมประสิทธิ์วงจรรองย่อย  $V_2(z)$  สมมาตร)

พิจารณาความซับซ้อนในการคำนวณ (computational complexity) ของโครงสร้างแฟร์โรว์ในรูปที่ 2.6 ก็คือวงจรรองย่อยในโครงสร้างแฟร์โรว์ของวงจรรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนชนิดลากรานจ์อันดับสองที่ประกอบด้วยวงจรรองย่อย  $V_0(z)$ ,  $V_1(z)$  และ  $V_2(z)$  ซึ่งวงจรรองสัญญาณดังกล่าวมีความต้องการวงจรรวม (multiplier) จำนวน 8 ตัว และวงจรรวม (adder) จำนวน 6 ตัว สำหรับโครงสร้างแฟร์โรว์ในรูปที่ 2.7 ที่ได้ใช้วงจรรวมร่วมกันเนื่องจากวงจรรองย่อยสุดท้าย (last sub-filter) มีความสมมาตรจะความต้องการวงจรรวม (multiplier) จำนวน 7 ตัว และวงจรรวม (adder) จำนวน 6 ตัว จะเห็นว่าเมื่อกำหนดวงจรรองย่อยมีค่าสัมประสิทธิ์ที่สมมาตรก็สามารถลดจำนวนวงจรรวมได้

อย่างไรก็ตามแถว (row) สุดท้ายของเมทริกซ์เวกเตอร์มอนด์ผกผัน  $\mathbf{V}^{-1}$  ในสมการที่ (2.33) จะมีองค์ประกอบภายในแถวที่สมมาตร (symmetry) หรือปฏิสมมาตร (anti-symmetry) นั่นคือวงจรรองย่อยสุดท้าย (last sub-filter) จะเป็นเฟสเชิงเส้น (linear phase) ดังนั้นสำหรับที่อันดับใดๆ ของวงจรรองย่อยในโครงสร้างแฟร์โรว์ของวงจรรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนชนิดลากรานจ์ที่อันดับใดๆ เราสามารถสรุปความซับซ้อนในการคำนวณได้ดังนี้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$\text{จำนวนการคูณ (number of multiplications)} = k^2 + 2k$$

$$\text{จำนวนการบวก (number of additions)} = k^2 + k$$

## 2.3 โครงสร้างแฟร์โรว์ดัดแปลงสำหรับวงจรกรองสัญญาณปรับค่าความหน่วงเป็น เศษส่วนชนิดลากรานจ์

ในหัวข้อที่ 2.2 วงจรกรองย่อย  $V_i(z)$  ยกเว้นตัวกรองย่อยตัวสุดท้าย  $V_k(z)$  ไม่เป็นเฟสเชิงเส้น ซึ่งจะทำให้รูปแบบการคำนวณในโครงสร้างแฟร์โรว์เป็นไปอย่างไม่มีประสิทธิภาพ ในหัวข้อนี้จะเป็นการกล่าวถึงอีกวิธีการที่สามารถทำให้รูปแบบการคำนวณในโครงสร้างแฟร์โรว์เป็นไปอย่างมีประสิทธิภาพ นั่นคือสามารถลดความซับซ้อนในการคำนวณของโครงสร้างแฟร์โรว์แบบดั้งเดิม (original Farrow structure) ของหัวข้อที่ 2.2 ด้วยวิธีการใช้เมทริกซ์การแปลง (transformation matrix) ที่ได้กล่าวใน [12-14] วิธีการนี้จะทำให้วงจรกรองย่อย  $V_i(z)$  ทุกตัวมีค่าสัมประสิทธิ์ของวงจรกรองสัญญาณที่สมมาตร (symmetry) หรือปฏิสมมาตร (anti-symmetry) นั่นคือวงจรกรองย่อยทุกตัวเป็นเฟสเชิงเส้น

แถว (row) แต่ละแถวของเมทริกซ์เวกเตอร์มอนด์ผกผัน  $\mathbf{V}^{-1}$  ก็คือค่าสัมประสิทธิ์ของวงจรกรองย่อย วิธีการที่จะทำให้วงจรกรองย่อย  $V_i(z)$  ทุกตัวมีค่าสัมประสิทธิ์ของวงจรกรองสัญญาณสมมาตรหรือปฏิสมมาตรสามารถดำเนินการด้วยเมทริกซ์การแปลง  $\mathbf{T}$  ที่ได้นำเสนอใน [12-14] ซึ่งหลังจากทำการแปลงแล้วจะทำให้ได้ฟังก์ชันถ่ายโอนใหม่ที่มีคุณลักษณะของวงจรกรองสัญญาณเหมือนกันกับวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนชนิดลากรานจ์ในหัวข้อ 2.2 แต่ผลลัพธ์ที่ได้จากการแปลงโครงสร้างแฟร์โรว์สำหรับวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนชนิดลากรานจ์ เมื่อนำไปสร้างเป็นวงจรกรองสัญญาณจะสามารถลดจำนวนวงจรการคูณได้ครึ่งหนึ่ง เนื่องจากค่าสัมประสิทธิ์ของวงจรกรองย่อย  $V_i(z)$  ทุกตัวสมมาตรหรือปฏิสมมาตร ทำให้สามารถใช้วงจรคูณร่วมกันได้ นั่นคือสามารถลดความซับซ้อนในการคำนวณได้โดยประมาณ 50 เปอร์เซ็นต์เมื่อเปรียบเทียบกับกรคำนวณของโครงสร้างแฟร์โรว์แบบดั้งเดิม (original Farrow structure)

เพื่อให้เข้าใจถึงวิธีการของโครงสร้างแฟร์โรว์ดัดแปลงสำหรับวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนชนิดลากรานจ์ ได้กำหนดให้พารามิเตอร์ความหน่วง  $D$  แยกออกเป็นสองส่วนคือ

$$D = \frac{k}{2} + p$$

เมื่อ  $p$  คือพารามิเตอร์ความหน่วงใหม่สำหรับวิธีการโครงสร้างแฟร์โรว์ดัดแปลงโดยเอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์ไว้เพื่อการศึกษาเท่านั้น เมื่ออนุญาตให้เผยแพร่โดยนโยบายด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$p \in \left[ -\frac{k}{2}, \frac{k}{2} \right]$$

และเมทริกซ์การแปลง  $\mathbf{T}$  [12-14] สามารถแสดงได้ดังนี้

$$\mathbf{T} = \begin{bmatrix} 1 & \binom{k}{2} & \binom{k}{2}^2 & \binom{k}{2}^3 & \dots & \binom{k}{2}^k \\ 0 & 1 & \binom{2}{1}\binom{k}{2} & \binom{3}{1}\binom{k}{2}^2 & \dots & \binom{k}{1}\binom{k}{2}^{k-1} \\ 0 & 0 & 1 & \binom{3}{2}\binom{k}{2} & \dots & \binom{k}{2}\binom{k}{2}^{k-2} \\ 0 & 0 & 0 & 1 & \dots & \binom{k}{3}\binom{k}{2}^{k-3} \\ \vdots & \vdots & \vdots & \vdots & \ddots & \vdots \\ 0 & 0 & 0 & 0 & \dots & 1 \end{bmatrix} \quad (2.35)$$

เมื่อ  $k$  คืออันดับของวงจรรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนชนิดลากรานจ์และค่าสัมประสิทธิ์ไบนอมิเยล (binomial coefficient) หาได้จาก

$$\binom{a}{b} = \frac{a!}{b!(a-b)!} \quad (2.36)$$

หลังจากการแปลงด้วยเมทริกซ์การแปลง  $\mathbf{T}$  เราจะได้เมทริกซ์ค่าสัมประสิทธิ์ของวงจรรองย่อยใหม่ดังนี้

$$\hat{\mathbf{V}} = \mathbf{T}\mathbf{V}^{-1} \quad (2.37)$$

เมื่อ  $\hat{\mathbf{V}}$  คือเมทริกซ์วงจรรองย่อยใหม่ของวงจรรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนชนิดลากรานจ์

$\mathbf{T}$  คือเมทริกซ์การแปลง

$\mathbf{V}^{-1}$  คือเมทริกซ์เวกเตอร์มอนด์ผกผัน

เมื่อเปรียบเทียบกับสมการที่ (2.26) โครงสร้างแฟร์โรวัตต์แปลงสำหรับวงจรรองย่อยใหม่ของวงจรรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนชนิดลากรานจ์จะได้

$$\hat{\mathbf{V}}(z) = \hat{\mathbf{V}}\mathbf{z} \quad (2.38)$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ดังนั้นแต่ละแถวของเมทริกซ์  $\hat{\mathbf{V}}$  สามารถหาค่าสัมประสิทธิ์ของวงจรรองย่อยใหม่คือ  $\hat{V}_i(z)$  จากสมการที่ (2.17) ทำให้ได้ฟังก์ชันถ่ายโอนสำหรับโครงสร้างแฟร์โรว์ดัดแปลงสำหรับวงจรรอง สัญญาณปรับค่าความหน่วงเป็นเศษส่วนชนิดลากรานจ์ดังนี้

$$\hat{H}(z, D) = \sum_{i=0}^k \hat{V}_i(z) p^i \quad (2.39)$$

เมื่อ  $\hat{H}(z, D)$  คือฟังก์ชันถ่ายโอนโครงสร้างแฟร์โรว์ดัดแปลงสำหรับวงจรรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนชนิดลากรานจ์

$\hat{V}_i(z)$  คือวงจรรองย่อยของโครงสร้างแฟร์โรว์ดัดแปลงสำหรับวงจรรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนชนิดลากรานจ์

$p$  คือพารามิเตอร์ความหน่วง

และจากฟังก์ชันถ่ายโอนสมการที่ (2.18) สามารถเขียนฟังก์ชันถ่ายโอนของโครงสร้างแฟร์โรว์ดัดแปลงสำหรับวงจรรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนชนิดลากรานจ์ให้อยู่ในรูปของเมทริกซ์ได้ดังนี้

$$\hat{H}(z, D) = \mathbf{p}^T \hat{\mathbf{V}} \mathbf{z} \quad (2.40)$$

โดย  $\hat{\mathbf{V}}$  คือเมทริกซ์ค่าสัมประสิทธิ์ของโครงสร้างแฟร์โรว์ดัดแปลงสำหรับวงจรรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนชนิดลากรานจ์และเวกเตอร์พารามิเตอร์ความหน่วง  $\mathbf{p}$  คือ


$$\mathbf{p}^T = [1 \quad p \quad p^2 \quad \cdots \quad p^k] \quad (2.41)$$

และเวกเตอร์วงจรรองย่อยคือ

$$\hat{\mathbf{V}}(z) = \begin{bmatrix} \hat{V}_0(z) \\ \hat{V}_1(z) \\ \hat{V}_2(z) \\ \vdots \\ \hat{V}_k(z) \end{bmatrix} \quad (2.42)$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ดังนั้นจากฟังก์ชันถ่ายโอนสมการที่ (2.39) และสมการที่ (2.40) เราสามารถแสดงโครงสร้างแฟร์โรว์ดัดแปลงสำหรับวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนชนิดลากรานจ์อันดับใดๆ ได้ดังนี้



รูปที่ 2.8 โครงสร้างแฟร์โรว์ดัดแปลงสำหรับวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนชนิดลากรานจ์อันดับใดๆ

ในกรณีนี้ค่าสัมประสิทธิ์ของวงจรกรองย่อยชุดใหม่  $\hat{V}_0(z)$  ที่ได้จากโครงสร้างแฟร์โรว์ดัดแปลงสำหรับวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนชนิดลากรานจ์จะไม่มีค่าเท่ากับหนึ่ง ดังนั้นค่าสัมประสิทธิ์ของวงจรกรองย่อย  $\hat{V}_0(z)$  จะมีค่าไม่เท่ากับค่าสัมประสิทธิ์ของวงจรกรองย่อย  $V_0(z)$  ในโครงสร้างแฟร์โรว์แบบดั้งเดิม (original Farrow structure) ส่วนค่าสัมประสิทธิ์ของวงจรกรองย่อยชุดใหม่ใดๆ  $\hat{V}_i(z)$  ทุกตัวมีค่าสัมประสิทธิ์ของวงจรกรองที่สมมาตร (symmetry) หรือปฏิสมมาตร (anti-symmetry) นั่นคือวงจรกรองย่อยทุกตัวเป็นเฟสเชิงเส้น (linear phase) ดังนั้นวิธีการที่ได้นำเสนอนี้สามารถความซับซ้อนในการคำนวณได้ประมาณ 50 เปอร์เซ็นต์เมื่อเปรียบเทียบกับความซับซ้อนในการคำนวณของโครงสร้างแฟร์โรว์แบบดั้งเดิม (original Farrow structure)

ตัวอย่างที่ 2.3 พิจารณาการหาค่าสัมประสิทธิ์ของโครงสร้างแฟร์โรว์ดัดแปลงสำหรับวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนชนิดลากรานจ์ได้จากตัวอย่างที่ 2.2 และสามารถคำนวณหาค่าสัมประสิทธิ์ของวงจรกรองย่อยได้จากสมการที่ (2.37)

$$\hat{\mathbf{V}} = \mathbf{TV}^{-1}$$

$$\hat{\mathbf{V}} = \begin{bmatrix} 1 & 1 & 1 \\ 0 & 1 & 2 \\ 0 & 0 & 1 \end{bmatrix} \begin{bmatrix} 1 & 0 & 0 \\ -\frac{3}{2} & 2 & -\frac{1}{2} \\ \frac{1}{2} & -1 & \frac{1}{2} \end{bmatrix}$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษานั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$\widehat{\mathbf{V}} = \begin{bmatrix} 0 & 1 & 0 \\ -\frac{1}{2} & 0 & \frac{1}{2} \\ \frac{1}{2} & -1 & \frac{1}{2} \end{bmatrix}$$

แทนค่าเมทริกซ์ค่าสัมประสิทธิ์ของวงจรรองย่อยใหม่  $\widehat{\mathbf{V}}$  ในสมการที่ (2.38) จะได้เวกเตอร์ของวงจรรองย่อยดังนี้

$$\begin{bmatrix} \widehat{V}_0(z) \\ \widehat{V}_1(z) \\ \widehat{V}_2(z) \end{bmatrix} = \begin{bmatrix} 0 & 1 & 0 \\ -\frac{1}{2} & 0 & \frac{1}{2} \\ \frac{1}{2} & -1 & \frac{1}{2} \end{bmatrix} \begin{bmatrix} 1 \\ z^{-1} \\ z^{-2} \end{bmatrix} \quad (2.43)$$

ดังนั้นโครงสร้างแฟร์โรว์ดัดแปลงสำหรับวงจรรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนชนิดลากรานจ์จะมีค่าสัมประสิทธิ์ในวงจรรองย่อย  $\widehat{V}_0(z)$ ,  $\widehat{V}_1(z)$  และ  $\widehat{V}_2(z)$  ดังนี้

$$\widehat{V}_0(z) = z^{-1}$$

$$\widehat{V}_1(z) = -\frac{1}{2} + \frac{1}{2}z^{-2}$$


$$\widehat{V}_2(z) = \frac{1}{2} - z^{-1} + \frac{1}{2}z^{-2}$$

แทนค่าสัมประสิทธิ์วงจรรองย่อย  $\widehat{V}_0(z)$ ,  $\widehat{V}_1(z)$  และ  $\widehat{V}_2(z)$  ลงในสมการที่ (2.39) เราสามารถแสดงฟังก์ชันถ่ายโอนของโครงสร้างแฟร์โรว์ดัดแปลงสำหรับวงจรรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนชนิดลากรานจ์ได้ดังนี้


$$\widehat{H}(z, D) = z^{-1} + p \left[ -\frac{1}{2} + \frac{1}{2}z^{-2} \right] + p^2 \left[ \frac{1}{2} - z^{-1} + \frac{1}{2}z^{-2} \right] \quad (2.44)$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

และจากฟังก์ชันถ่ายโอนในสมการที่ (2.44) สามารถแสดงโครงสร้างแฟร์โรว์ดัดแปลงสำหรับวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนชนิดลากรานจ์ดังรูปที่ 2.9 และในรูปที่ 2.10 แสดงค่าสัมประสิทธิ์วงจรกรองย่อยในโครงสร้างแฟร์โรว์ของวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนชนิดลากรานจ์อันดับสองด้วยเมทริกซ์การแปลง  $\mathbf{T}$  โดยวงจรกรองสัญญาณนี้เมื่อพิจารณาความซับซ้อนในการคำนวณมีความต้องการวงจรรคูณ (multiplier) จำนวน 5 ตัว และวงจรรวม (adder) จำนวน 5 ตัว และวิธีการที่นี้สามารถความซับซ้อนในการคำนวณได้ประมาณ 50 เปอร์เซ็นต์เมื่อเปรียบเทียบกับโครงสร้างแฟร์โรว์สำหรับวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนชนิดลากรานจ์ในหัวข้อที่ 2.2



รูปที่ 2.9 โครงสร้างแฟร์โรว์ดัดแปลงสำหรับวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนชนิดลากรานจ์



รูปที่ 2.10 รายละเอียดค่าสัมประสิทธิ์ภายในวงจรกรองย่อยของโครงสร้างแฟร์โรว์ดัดแปลงสำหรับวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนชนิดลากรานจ์

สำหรับที่อันดับใดๆ ของวงจรกรองย่อยในโครงสร้างแฟร์โรว์ดัดแปลงสำหรับวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนชนิดลากรานจ์

สามารถพิจารณาความซับซ้อนในการคำนวณได้เป็น 2 กรณีดังนี้ [25-26]

กรณีอันดับคี่ (odd-order)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$\text{จำนวนการคูณ (number of multiplications)} = \frac{k^2 + 4k + 1}{2}$$

$$\text{จำนวนการบวก (number of additions)} = \frac{k^2 + 4k + 1}{2}$$


กรณีอันดับคู่ (even-order)

$$\text{จำนวนการคูณ (number of multiplications)} = \frac{k^2 + 3k}{2}$$

$$\text{จำนวนการบวก (number of additions)} = \frac{k^2 + 3k}{2}$$

## 2.4 โครงสร้างการสเกลค่าสัมประสิทธิ์สำหรับวงจรรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วน

งานวิจัยนี้ [22] ได้พัฒนามาจากวิธีการของวงจรรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วน ชนิดลากรานจ์แบบดั้งเดิมในสมการที่ (2.9) ซึ่งโครงสร้างที่นำเสนอในหัวข้อนี้จะเรียกว่าโครงสร้างการสเกลค่าสัมประสิทธิ์สำหรับวงจรรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วน (scaling coefficient VFD filter structure) ซึ่งเป็นอีกโครงสร้างหนึ่งที่ไม่ใช่โครงสร้างแพร์โรว์ แต่หลักการที่ใช้ในการออกแบบโครงสร้างอยู่บนพื้นฐานของการประมาณค่าในช่วงลากรานจ์ (Lagrange interpolation) ซึ่งสามารถสรุปวิธีการได้ดังแผนผังกระบวนการทำงานของวงจรรองสัญญาณดังรูปที่ 2.11



รูปที่ 2.11 แผนผังกระบวนการทำงานของโครงสร้างการสเกลค่าสัมประสิทธิ์สำหรับวงจรรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วน

โดยขั้นตอนแรกจะเป็นส่วนของการหาพจน์ผลต่าง (Difference term,  $d_i$ ) ระหว่างพารามิเตอร์ความหน่วงและค่าอ้างอิงพื้นฐาน  $b_i$  โดยจะสามารถคำนวณได้จากเอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$d_i = D - b_i \quad (2.45)$$

เมื่อ  $D$  คือพารามิเตอร์ความหน่วงและ ค่าอ้างอิงพื้นฐาน  $b_i$  เมื่อ  $i=0, 1, 2, \dots, k$  ดังนั้นจะได้  $\{b_i\} = 0, 1, 2, \dots, k$  และ  $k$  คืออันดับของวงจรรองสัญญาณ จากนั้นค่าพจน์ผลต่าง  $d_i$  จะเข้าไปในส่วนของการคำนวณการ  $P(M)$  ซึ่งจะมีจำนวนข้อมูลที่เข้ามาในส่วนนี้เท่ากับขนาดข้อมูลของวงจรรองสัญญาณที่ใช้ในการคำนวณ  $M = k + 1$  โดยในการคำนวณการ  $P(M)$  จะนำสัญญาณอินพุตที่จับคู่กันจะถูกคูณกับพจน์ผลคูณ (product term,  $p_i$ ) สามารถหาได้ดังสมการ

$$p_i = \prod_{n=0, n \neq i}^M d_n, \quad i = 0, 1, 2, \dots, M \quad (2.46)$$

เมื่อ  $p_i$  คือพจน์ผลคูณของวงจรรองสัญญาณ  
 $d_n$  คือพจน์ผลต่างของวงจรรองสัญญาณตามเงื่อนไข  $p_i$   
 $M$  คือขนาดข้อมูลของวงจรรองสัญญาณที่ใช้ในการคำนวณ

ค่าของพจน์ผลคูณส่งผ่านไปยังกระบวนการ  $P(M)$  ที่ถูกสลับคู่กัน (สลับสัญญาณ) จะมีเงื่อนไขคือถ้าขนาดข้อมูลของวงจรรองสัญญาณ  $M$  เป็นจำนวนคี่ ค่าสุดท้ายของในโครงสร้างนี้จะถูกส่งโดยตรงไปยังกระบวนการ  $P(M)$  โดยไม่ผ่านวงจรคูณ แต่ถ้าขนาดข้อมูลของวงจรรองสัญญาณ  $M$  เป็นจำนวนคู่ พจน์ผลคูณจะต้องถูกสลับคู่กัน ดังนั้นการสลับสัญญาณนี้จึงไม่จำเป็นที่จะต้องดำเนินการคูณแต่เป็นเพียงการสลับค่าพจน์ผลคูณ (product term,  $p_i$ ) ทำให้สามารถลดจำนวนคูณ (multiplier) ของวงจรรองสัญญาณได้ และขั้นตอนต่อมาคือการสเกลค่าสัมประสิทธิ์ (coefficient scaling) ซึ่งเป็นขั้นตอนการหาค่าสัมประสิทธิ์ของวงจรรองสัญญาณแต่ละตัวโดยสามารถหาได้ดังสมการ

$$h_i = c_i p_i \quad (2.47)$$

เมื่อ

$$c_i = \prod_{n=0, n \neq i}^M \frac{1}{b_i - b_n}, \quad i = 0, 1, \dots, k \quad (2.48)$$


เมื่อ  $h_i$  คือค่าสัมประสิทธิ์ของวงจรรองสัญญาณ

$p_i$  คือพจน์ผลคูณของวงจรรองสัญญาณ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับใช้ภายในเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

- $c_i$  คือค่าปรับลดสัมประสิทธิ์ (scaling coefficients)
- $b_i$  คือค่าอ้างอิงพื้นฐานของวงจรรองสัญญาณ
- $b_n$  คือค่าพื้นฐานของวงจรรองสัญญาณตามเงื่อนไข  $c_i$

และจากนั้นสัญญาณเอาต์พุตที่เป็นค่าสัมประสิทธิ์ของวงจรรองสัญญาณ  $h_i$  จะส่งผ่านเข้าส่วนวงจรรองสัญญาณหลัก (FIR filtering) ตามลำดับ



รูปที่ 2.12 โครงสร้างการสเกลค่าสัมประสิทธิ์สำหรับวงจรรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนอันดับสอง

และจากกระบวนการดังกล่าวทั้งหมดสามารถแสดงตัวอย่างโครงสร้างการสเกลค่าสัมประสิทธิ์สำหรับวงจรรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนอันดับสอง ( $2^{nd}$ -order scaling coefficient VFD filter) ดังรูปที่ 2.12 โดยวงจรรองสัญญาณนี้เมื่อพิจารณาความซับซ้อนในการคำนวณมีความต้องการวงจรคูณ (multiplier) จำนวน 9 ตัว และวงจรรวม (adder) จำนวน 5 ตัว และโครงสร้างการสเกลค่าสัมประสิทธิ์สำหรับวงจรรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนที่อันดับใดๆ สามารถแสดงความซับซ้อนในการคำนวณได้ดังนี้

$$\text{จำนวนการคูณ (number of multiplications)} = 5k - 1$$

$$\text{จำนวนการบวก (number of additions)} = 2k + 1$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ดังนั้นเมื่อพิจารณาความซับซ้อนในการคำนวณของโครงสร้างการสเกลค่าสัมประสิทธิ์สำหรับวงจรรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนจะเห็นได้ว่า ความสัมพันธ์ระหว่างอันดับของวงจรรองสัญญาณ  $k$  กับจำนวนของวงจรรองสัญญาณและจำนวนของวงจรรองสัญญาณจะเป็นฟังก์ชันเชิงเส้น (linear function) นั่นคือเมื่ออันดับของวงจรรองสัญญาณ  $k$  เพิ่มขึ้นอัตราการการใช้วงจรรองสัญญาณและวงจรรองสัญญาณจะน้อยกว่าโครงสร้างแฟร็รวิที่ได้นำเสนอก่อนหน้านี้ ซึ่งเมื่อเปรียบเทียบความซับซ้อนในการคำนวณของโครงสร้างนี้กับโครงสร้างของวงจรรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนชนิดลากรานจ์ในหัวข้อที่ได้นำเสนอก่อนหน้านี้ ในหัวข้อที่ 2.2 และหัวข้อที่ 2.3 โครงสร้างของวงจรรองสัญญาณนี้จะมีความต้องการจำนวนวงจรรองสัญญาณที่น้อยกว่า

## 2.5 โครงสร้างมอดูลาร์สำหรับวงจรรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วน

ในงานวิจัย [23] ได้นำเสนออีกหนึ่งโครงสร้างที่ไม่ใช่โครงสร้างแฟร็รวิ โดยในที่นี้เรียกว่า โครงสร้างมอดูลาร์สำหรับวงจรรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วน ซึ่งโครงสร้างนี้ได้มาจากการประยุกต์การประมาณค่าในช่วงลากรานจ์ให้อยู่ในรูปแบบของการกระจายอนุกรมเทย์เลอร์ (Taylor series expansion) จากการประมาณค่าในช่วงลากรานจ์ที่อันดับ  $k$  ใดๆ ในรูปที่ 2.1 สัญญาณอินพุต  $\hat{x}(t)$  ของอนุกรมเทย์เลอร์สามารถเขียนสมการให้อยู่ในพจน์ของพหุนามเชิงตัวประกอบ (factorial polynomial) และตัวดำเนินการผลต่างทางหลัง (backward difference operator) จะได้

$$\hat{x}(t) = \sum_{i=0}^k \Delta^i x(n) \frac{(t-n)^{(i)}}{i!} \quad (2.49)$$

เมื่อ  $\hat{x}(t)$  คือสัญญาณอินพุต

$x(n)$  คือสัญญาณอินพุตปัจจุบัน


$t$  คือตำแหน่งเวลาที่ต้องการประมาณค่าในช่วงลากรานจ์

$k$  คืออันดับของพหุนามลากรานจ์


โดยที่พจน์ของพหุนามเชิงตัวประกอบและตัวดำเนินการผลต่างทาง  $\Delta^i x(n) = [x(n) - x(n-1)]^i$  และจากรูปที่ 2.1 การประมาณค่าในช่วงลากรานจ์สามารถประมาณการได้เป็นการหน่วงของสัญญาณอินพุตปัจจุบัน  $x(n)$  ที่ดัชนีเวลา  $n$  และหน่วงเป็นระยะ  $D$  ดังนั้นพิจารณาที่โดเมนเวลาจะได้ตำแหน่งเวลาที่ต้องการประมาณค่าในช่วงลากรานจ์  $t = n - D$  จากสมการที่ (2.49) จะได้สมการเอาต์พุตของวงจรรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนที่อยู่ในพารามิเตอร์ความหน่วง  $D$  ใน

รูปแบบของการกระจายอนุกรมเทย์เลอร์คือ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.13 ภาพรวมของโครงสร้างมอดูลาร์สำหรับวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนอันดับใด ๆ [23]



รูปที่ 2.14 รายละเอียดภายในโครงสร้างมอดูลาร์สำหรับวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนอันดับใด ๆ [23]

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$\hat{x}(t) = x(n) + \frac{\Delta x(n)}{1!}(t-n) + \frac{\Delta^2 x(n)}{2!}(t-n)^2 + \frac{\Delta^3 x(n)}{3!}(t-n)^3 + \dots + \frac{\Delta^k x(n)}{k!}(t-n)^k$$

$$\hat{x}(t) = x(n) + \frac{\Delta x(n)}{1!}(-D) + \frac{\Delta^2 x(n)}{2!}(-D)^2 + \frac{\Delta^3 x(n)}{3!}(-D)^3 + \dots + \frac{\Delta^k x(n)}{k!}(-D)^k \quad (2.50)$$

และ  $\Delta^i x(n) = [x(n) - x(n-1)]^i$  จากสมการการกระจายอนุกรมเทย์เลอร์ที่อันดับใดๆ ดังนี้

$$\frac{(-D)^k \Delta^k x(n)}{k!} = \frac{(-D)^{(k-1)} \Delta^{k-1} (-D+k-1) \Delta x(n)}{(k-1)! k} \quad (2.51)$$

เมื่อ  $D$  คือพารามิเตอร์ความหน่วง

$x(n)$  คือสัญญาณอินพุตปัจจุบัน

$k$  คืออันดับของวงจรกรองสัญญาณ

และจากสมการที่ (2.51) สามารถแสดงภาพรวมของโครงสร้างมอดูลาร์สำหรับวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนที่อันดับใดๆ ได้ดังรูปที่ 2.13 ซึ่งจะเห็นได้ว่าแต่ละสเตจ (stage) ของโครงสร้างอยู่ในรูปแบบเดียวกัน และเมื่อโครงสร้างนี้มีความต้องการให้อันดับของวงจรกรองสัญญาณเพิ่มขึ้นก็คือการอนุกรมชุดของวงจรกรองสัญญาณเข้าไปตามอันดับ  $k$  ดังนั้นจึงเรียกโครงสร้างนี้ว่าโครงสร้างมอดูลาร์สำหรับวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วน (modular VFD filter structure) และรูปที่ 2.14 แสดงรายละเอียดภายในโครงสร้างมอดูลาร์สำหรับวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนอันดับใดๆ เพื่อให้เห็นภาพได้ชัดเจนมากยิ่งขึ้น ตัวอย่างที่ 2.4 แสดงวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนอันดับสองด้วยการกระจายอนุกรมเทย์เลอร์ ( $2^{nd}$ -order modular VFD filter)

ตัวอย่างที่ 2.4 จงหาค่าสัมประสิทธิ์ของโครงสร้างมอดูลาร์สำหรับวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนอันดับสอง


สามารถคำนวณหาค่าสัมประสิทธิ์ของโครงสร้างมอดูลาร์สำหรับวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนอันดับสอง ดังนั้นจากสมการที่ (2.51) จะได้

$$y(n) = \frac{(-D)^{(0)} \Delta^0 x(n)}{0!} + \frac{(-D)^{(1)} \Delta^1 x(n)}{1!} + \frac{(-D)^{(2)} \Delta^2 x(n)}{2!}$$


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$\begin{aligned}
&= 1 + \frac{(-D)^{(0)} \Delta^0 (-D) \Delta x(n)}{0! \cdot 1} + \frac{(-D)^{(1)} \Delta^1 (-D+1) \Delta x(n)}{1! \cdot 2} \\
&= 1 + (-D) \Delta x(n) + (-D) \frac{(-D+1) \Delta^2 x(n)}{2} \\
&= 1 + (-D)[x(n) - x(n-1)] + \frac{(-D)(-D+1)}{2} [x(n) - x(n-1)]^2 \\
H(z, D) &= 1 + (-D)(1 - z^{-1}) + \frac{1}{2} (-D)(-D+1)(1 - z^{-1})^2 \tag{2.52}
\end{aligned}$$

และจากฟังก์ชันถ่ายโอนจากสมการที่ (2.52) สามารถโครงสร้างมอดูลาร์สำหรับวงจรรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนอันดับสองดังรูปที่ 2.15 และในรูปที่ 2.16 แสดงค่าสัมประสิทธิ์ในโครงสร้างมอดูลาร์สำหรับวงจรรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนอันดับสอง



รูปที่ 2.15 โครงสร้างมอดูลาร์สำหรับวงจรรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนอันดับสอง



รูปที่ 2.16 ค่าสัมประสิทธิ์ในโครงสร้างมอดูลาร์สำหรับวงจรรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนอันดับสอง

โดยวงจรรองสัญญาณดังโครงสร้างในรูปที่ 2.16 นี้เมื่อพิจารณาความซับซ้อนในการคำนวณมีความต้องการวงจรรวม (multiplier) จำนวน 3 ตัว และวงจรรวม (adder) จำนวน 5 ตัว โดยจะเอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เห็นได้ว่าดังกล่าวเมื่อเปรียบเทียบกับโครงสร้างแฟร์ไรร์ดัดแปลงสำหรับวงจรรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนชนิดลากรานจ์อันดับสองในหัวข้อ 2.3 (รูปที่ 2.10) และโครงสร้างการสเกลค่าสัมประสิทธิ์สำหรับวงจรรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนชนิดลากรานจ์อันดับสองในหัวข้อ 2.4 (รูปที่ 2.12) โครงสร้างนี้จะมีความต้องการจำนวนวงจรรวมที่น้อยกว่า

สำหรับที่อันดับใดๆ ของโครงสร้างมอดูลาร์สำหรับวงจรรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนสามารถแสดงความซับซ้อนในการคำนวณที่อันดับใดๆ ได้ดังนี้

$$\text{จำนวนการคูณ (number of multiplications)} = 3k - 3$$

$$\text{จำนวนการบวก (number of additions)} = 3k - 1$$

และเมื่อพิจารณาความซับซ้อนในการคำนวณของโครงสร้างมอดูลาร์สำหรับวงจรรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนจะเห็นได้ว่า ความสัมพันธ์ระหว่างอันดับของวงจรรองสัญญาณ  $k$  กับจำนวนของวงจรรวมและจำนวนของวงจรรวมจะเป็นฟังก์ชันเชิงเส้น (linear function) ส่งผลทำให้วงจรรองสัญญาณมีความซับซ้อนในการคำนวณต่ำเมื่อเปรียบเทียบกับโครงสร้างที่ผ่านมา

## 2.6 วงจรรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนที่ให้ผลตอบสนองทางขนาดแบบราบเรียบที่สุด

วงจรรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนชนิดผลตอบสนองอิมพัลส์จำกัด (variable fractional FIR filter) ที่ให้ผลตอบสนองทางขนาดแบบราบเรียบที่สุด (maximally-flat variable fractional delay filter) คือวงจรรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนชนิดลากรานจ์ (Lagrange-type VFD filter) และเพื่อให้แน่ใจว่าเป็นวงจรรองสัญญาณที่มีความราบเรียบมากที่สุด กล่าวคือจะให้ผลตอบสนองทางขนาดมีความราบเรียบมากที่สุดในช่วงความถี่ต่ำสุด  $\omega = 0$  ถึงในช่วงความถี่สูงสุด  $\omega = \pi$  โดยวงจรรองสัญญาณจะต้องมีเงื่อนไขดังนี้

$$H(e^{-j\omega})\Big|_{\omega=0} = 1 \quad (2.53)$$

และ

$$\frac{d^i H(e^{-j\omega})}{d\omega^i} = 0 \quad (2.54)$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ใน [1] ได้พิจารณาด้วยการพิสูจน์ในสมการฟังก์ชันค่าความผิดพลาด (error function) โดยหากพิจารณาค่าความผิดพลาดในโดเมนความถี่ การหาอนุพันธ์ค่าความผิดพลาดจะมีค่าเท่ากับศูนย์ที่ความถี่  $\omega = \omega_0 = 0$  จะได้

$$\left. \frac{d^i E(e^{j\omega})}{d\omega^i} \right|_{\omega=\omega_0} = 0 \quad (2.55)$$

เมื่อ  $i=0, 1, 2, \dots, k$  และ  $E(e^{j\omega})$  คือฟังก์ชันค่าความผิดพลาดเชิงซ้อน (complex error function) ที่เป็นการหาผลต่างระหว่างวงจรรองสัญญาณ  $H(e^{j\omega})$  โดยในที่นี้คือวงจรรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนชนิดลากรานจ์กับวงจรรองสัญญาณทางอุดมคติ  $H_{ideal}(e^{j\omega})$  ดังนั้นสามารถหาฟังก์ชันค่าความผิดพลาดเชิงซ้อนได้ดังนี้

$$E(e^{j\omega}) = H(e^{j\omega}) - H_{ideal}(e^{j\omega}) \quad (2.56)$$

จะได้

$$\left. \frac{d}{d\omega} \left[ \sum_{i=0}^k h_i(D) e^{-j\omega i} - e^{-j\omega D} \right] \right|_{\omega=\omega_0} = 0, \quad i = 0, 1, 2, \dots, k \quad (2.57)$$

ที่  $i=0$

$$\sum_{i=0}^k h_i(D) - 1 = 0 \quad \Rightarrow \quad \sum_{i=0}^k h_i(D) = 1 \quad (2.58)$$

ที่  $i=1$

$$\begin{aligned} \frac{d}{d\omega} \left[ \sum_{i=0}^k h_i(D) e^{-j\omega i} - e^{-j\omega D} \right] &= 0 \\ -\sum_{i=0}^k j i h_i(D) + jD &= 0 \quad \Rightarrow \quad \sum_{i=0}^k i h_i(D) = D \end{aligned} \quad (2.59)$$

ที่  $i=2$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


$$\frac{d^2}{d\omega^2} \left[ \sum_{i=0}^k h_i(D) e^{-j\omega i} - e^{-j\omega D} \right] = 0$$

$$-\sum_{i=0}^k i^2 h_i(D) + D^2 = 0 \quad \Rightarrow \quad \sum_{i=0}^k i^2 h_i(D) = D^2 \quad (2.60)$$

ดังนั้นจากสมการที่ (2.58) เมื่อ  $i=0$  วงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนชนิดลากรานจ์จะมีผลตอบสนองทางขนาดเท่ากับหนึ่ง และโดยทั่วไปแล้วค่าความผิดพลาดที่น้อยที่สุดของวงจรกรองสัญญาณจะอยู่ที่ความถี่ต่ำที่สุดคือ  $\omega_0 = 0$  และสามารถแสดงฟังก์ชันค่าความผิดพลาดน้อยที่สุด (minimize error function) ที่อันดับใดๆ ได้ดังนี้

$$\sum_{i=0}^k i^k h_i(D) = D^k, \quad i=0, 1, 2, \dots, k \quad (2.61)$$

โดยวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนชนิดลากรานจ์จะมีผลตอบสนองทางขนาดเท่ากับหนึ่งหรือให้ผลตอบสนองทางขนาดแบบราบเรียบที่สุดได้ที่ความถี่กว้างมากเท่าไรจะขึ้นอยู่กับอันดับของวงจรกรองสัญญาณ



รูปที่ 2.17 ตัวอย่างผลตอบสนองทางขนาดของวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนชนิดลากรานจ์อันดับวงจรกรองสัญญาณเพิ่มมากขึ้น

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ในรูปที่ 2.17 แสดงตัวอย่างผลตอบสนองทางขนาดของวงจรรองสัญญาณปรับค่าความหน่วง เป็นเศษส่วนชนิดลากรานจ์ที่อันดับวงจรรองสัญญาณเพิ่มมากขึ้น โดยกำหนดให้พารามิเตอร์ ความหน่วงคือ 0.5 ซึ่งจะเห็นได้ว่าวงจรรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนชนิดลากรานจ์ อันดับสามจะให้ผลตอบสนองทางขนาดที่ราบเรียบในช่วงความถี่  $\omega$  ได้น้อยกว่าวงจรรองสัญญาณที่มีอันดับของวงจรรองสูงกว่า แต่หากต้องการวงจรรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนชนิดลากรานจ์ให้ผลตอบสนองทางขนาดที่ราบเรียบในช่วงความถี่  $\omega$  ที่กว้างขึ้น ก็จะต้องแลกมาซึ่งความซับซ้อนในการคำนวณที่สูงขึ้น นั่นคือส่งผลให้วงจรคูณและวงจรวกในวงจรรองสัญญาณเพิ่มมากขึ้น




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### บทที่ 3

## วงจรรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วน ปาสคาล

จากเนื้อหาที่จากบทที่ 2 ได้พูดถึงวงจรรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนชนิดลากรานจ์ ในบทนี้จะกล่าวถึงการออกแบบวงจรรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนแบบใหม่ที่มีคุณสมบัติเหมือนกับวงจรรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนชนิดลากรานจ์ โดยจะเป็นการอธิบายถึงที่มาและวิธีการที่ได้มาของโครงสร้างแบบใหม่ของวงจรรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วน โดยเริ่มจากที่มาของโครงสร้างจะเป็นกล่าวถึงการแปลงปาสคาลไม่ต่อเนื่อง (Discrete Pascal transform: DPT) และการประมาณค่าในช่วงแบบปาสคาล (Pascal Interpolation) ใน [24] ได้นำเสนอการแปลงปาสคาลไม่ต่อเนื่อง (DPT) ด้วยเมทริกซ์การแปลงปาสคาล (Pascal matrix) โดยองค์ประกอบในแต่ละแถวของเมทริกซ์การแปลงปาสคาลนั้นจะได้มาจากค่าแต่ละแถวของสามเหลี่ยมปาสคาล (Pascal's triangle) แสดงดังรูปที่ 3.1



				1						
				1		1				
			1	2	1					
		1	3	3	1					
	1	4	6	4	1					
1	1	5	10	10	5	1				
1	1	6	15	20	15	6	1			
1	1	7	21	35	35	21	7	1		
⋮	⋮	⋮	⋮	⋮	⋮	⋮	⋮	⋮	⋮	⋮

รูปที่ 3.1 สามเหลี่ยมปาสคาล

และหากจำแนกวิธีดำเนินการของการแปลงพหุนามไม่ต่อเนื่อง (discrete polynomial transforms) การดำเนินการของการแปลงปาสคาลไม่ต่อเนื่อง (DPT) จะเป็นส่วนหนึ่งของการแปลงพหุนามไม่ต่อเนื่อง (discrete polynomial transforms) โดยการแปลงปาสคาลไม่ต่อเนื่อง (DPT) จะมีวิธีการแปลงที่อาศัยเมทริกซ์แปลงปาสคาล (Pascal transform matrix) โดยผลการแปลงสามารถแสดงได้ดังสมการต่อไปนี้

$$\mathbf{X} = \mathbf{P}\mathbf{x} \quad (3.1)$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เมื่อ  $\mathbf{X}$  คือเวกเตอร์เอาต์พุตของผลการแปลงที่มีขนาด  $(k+1) \times 1$

$\mathbf{P}$  คือเมทริกซ์แปลงปาสคาล (Pascal transform matrix) ที่มีขนาด  $(k+1) \times (k+1)$

$\mathbf{x}$  คือเวกเตอร์อินพุตที่มีขนาด  $(k+1) \times 1$

$k$  คือจำนวนจุดข้อมูลของการแปลงปาสคาลไม่ต่อเนื่อง (DPT)

ดังนั้นเพื่อแสดงรายละเอียดของการแปลงปาสคาลไม่ต่อเนื่องให้เข้าใจมากยิ่งขึ้นและการนำไปประยุกต์ใช้งานสำหรับการประมาณค่าในช่วง เนื้อหาในบทนี้จะกล่าวถึงฟังก์ชันฐานหลักของการแปลงปาสคาลไม่ต่อเนื่อง (Basis Functions of DPT) และการประมาณค่าในช่วงแบบปาสคาล (Pascal Interpolation) ซึ่งจะเป็นหลักการพื้นฐานเพื่อที่จะนำไปสู่วงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนปาสคาล (Pascal Variable Fractional Delay Filter) ต่อไป

### 3.1 ฟังก์ชันฐานหลักของการแปลงปาสคาลไม่ต่อเนื่อง

จากสมการที่ (3.1) เมทริกซ์การแปลงปาสคาลสามารถแสดงฟังก์ชันฐานหลักของการแปลงปาสคาลไม่ต่อเนื่อง (Basis Functions of DPT) โดยเมทริกซ์การแปลงปาสคาลมีขนาด  $(k+1) \times (k+1)$  และสามารถแสดงองค์ประกอบในเมทริกซ์การแปลงปาสคาลในรูปของพหุนามปาสคาลได้ดังนี้

$$P_i(x) = P(x, i) = \frac{(-1)^i x^{(i)}}{i!} = (-1)^i \binom{x}{i} ; x, i = 0, 1, \dots, k \quad (3.2)$$

และ

$$\binom{x}{i} = \frac{x!}{i!(x-i)!} \quad (3.3)$$

เมื่อ  $P_i(x)$  คือพหุนามปาสคาล

$P(x, i)$  คือองค์ประกอบในเมทริกซ์การแปลงปาสคาล

$x$  คือลำดับแถว (row number) ของเมทริกซ์แปลงปาสคาล

$i$  คือลำดับหลัก (column number) ของเมทริกซ์แปลงปาสคาล

$k$  คืออันดับของฟังก์ชันฐานหลักของการแปลงปาสคาลไม่ต่อเนื่อง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

โดยสมการที่ (3.3) เราจะเรียกสมการนี้ว่าสัมประสิทธิ์ทวินาม (binomial coefficients) ซึ่งสมการสัมประสิทธิ์ทวินามสามารถกระจายให้อยู่ในรูปสามเหลี่ยมปาสคาลได้ จากสมการที่ (3.2) ในพจน์ของสมการที่มี  $(-1)^i$  จะสลับเครื่องหมายในหลัก (column) ของเมทริกซ์การแปลงปาสคาล  $\mathbf{P}$  และในพจน์ของสมการที่มีฟังก์ชัน  $x^{(i)}$  จะเรียกฟังก์ชันนี้ว่า falling factorial powers ซึ่งสามารถแสดงค่าได้ดังนี้

$$\begin{aligned} x^{(i)} &= x(x-1)(x-2)\dots(x-i+2)(x-i+1) \\ &= \frac{x!}{(x-i)!}, \quad i=0,1,\dots,k \end{aligned} \quad (3.4)$$

- เมื่อ  $x^{(i)}$  คือ falling factorial powers
- $x$  คือลำดับแถว (row number) ของเมทริกซ์แปลงปาสคาล
  - $i$  คือลำดับหลัก (column number) ของเมทริกซ์แปลงปาสคาล
  - $k$  คืออันดับของฟังก์ชันฐานหลักของการแปลงปาสคาลไม่ต่อเนื่อง

จากฟังก์ชัน falling factorial powers ในสมการที่ (3.4) เมื่อ  $i$  เริ่มต้นโดยมีค่าเท่ากับ 0 ดังนั้น  $x^{(0)}$  จะมีค่าเท่ากับ 1 และจะเพิ่มค่าไปเรื่อยๆ จนถึงอันดับของฟังก์ชันฐานหลักของการแปลงปาสคาลไม่ต่อเนื่อง  $k$  เพื่อที่จะได้เข้าใจได้ง่ายขึ้น สามารถแสดงตัวอย่างฟังก์ชันฐานหลักของการแปลงปาสคาลไม่ต่อเนื่องที่มีจำนวนพหุนามเท่ากับ 4 จากสมการที่ (3.2) และสมการที่ (3.3) จะได้ผลลัพธ์ของพหุนามได้ดังนี้

$$P_0(x) = 1$$

$$P_1(x) = -x$$

$$P_2(x) = \frac{1}{2}x(x-1) = -\frac{1}{2}(x-1)P_1(x)$$

$$P_3(x) = -\frac{1}{6}x(x-1)(x-2) = -\frac{1}{3}(x-2)P_2(x)$$

ซึ่งจากตัวอย่างดังกล่าวจะเห็นได้ว่าผลลัพธ์ของพหุนาม  $P_2(x)$  จะเป็นผลคูณของพหุนาม  $P_1(x)$  และผลลัพธ์ของพหุนาม  $P_3(x)$  จะเป็นผลคูณของพหุนาม  $P_2(x)$  ทำให้เราสามารถสรุปและเขียนเป็นสมการแสดงความสัมพันธ์กับพหุนามปาสคาลในรูปแบบสมการวนซ้ำ (recurrence formula) ที่มีค่าพหุนามเป็นองค์ประกอบของเมทริกซ์แปลงปาสคาลได้ดังนี้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$P_{i+1}(x) = -\frac{1}{i+1}(x-i)P_i(x) \quad (3.5)$$

เมื่อ  $x$  คือลำดับแถว (row number) ของเมทริกซ์แปลงปาสคาล

$i$  คือลำดับหลัก (column number) ของเมทริกซ์แปลงปาสคาล

จากสมการที่ (3.2) ซึ่งจะมีความสัมพันธ์กับเมทริกซ์การแปลงปาสคาล ดังนั้นจากตัวอย่างฟังก์ชันฐานหลักของการแปลงปาสคาลไม่ต่อเนื่องที่มีจำนวนพหุนามเท่ากับ 4 เราสามารถสร้างเมทริกซ์การแปลงปาสคาล  $\mathbf{P}$  ที่มีขนาด  $4 \times 4$  (อันดับ  $k = 3$ ) ได้ดังนี้

$$\mathbf{P} = [P(x, i)] = \begin{bmatrix} 1 & 0 & 0 & 0 \\ 1 & -1 & 0 & 0 \\ 1 & -2 & 1 & 0 \\ 1 & -3 & 3 & -1 \end{bmatrix}$$

คุณสมบัติพื้นฐานที่สำคัญของเมทริกซ์การแปลงปาสคาล  $\mathbf{P}$  สามารถสรุปได้ดังนี้

- (1) องค์ประกอบทุกตัวของหลักแรกในเมทริกซ์การแปลงปาสคาล  $\mathbf{P}$  จะมีค่าเท่ากับ 1
- (2) เมทริกซ์การแปลงปาสคาล  $\mathbf{P}$  จะเป็นเมทริกซ์สามเหลี่ยมล่าง (lower triangle)
- (3) ผลรวมขององค์ประกอบแต่ละแถวในเมทริกซ์การแปลงปาสคาล  $\mathbf{P}$  จะมีค่ารวมกันเท่ากับ 0 เสมอ (ยกเว้นแถวแรก)
- (4) เมทริกซ์การแปลงปาสคาล  $\mathbf{P}$  จะมีค่าเท่ากับเมทริกซ์การแปลงปาสคาลผกผัน  $\mathbf{P}^{-1}$

### 3.2 การประมาณค่าในช่วงแบบปาสคาล

สมมติให้  $x_L(n)$  คือสัญญาณที่ได้จากการประมาณค่าในช่วงของสัญญาณเวลาที่ไม่ต่อเนื่องอินพุต (original discrete-time signal)  $x(n)$  ซึ่งจุดของข้อมูลที่ใช้ในการประมาณค่าในช่วงกำหนดให้มีค่าแพลตฟอร์มการประมาณค่าในช่วงแบบปาสคาลเท่ากับ  $L$  นั่นคือจะมีการแทรกของข้อมูลใหม่ที่ได้จากการประมาณค่าในช่วงระหว่างช่วงสัญญาณเวลาที่ไม่ต่อเนื่องอินพุต  $x(n)$  ทุก ๆ ช่วงที่ทำการประมาณค่าสัญญาณเป็นจำนวน  $L-1$  จุด (samples) วิธีการประมาณค่าในช่วงแบบใหม่ดังกล่าวนี้ได้ใช้วิธีการแปลงปาสคาลไม่ต่อเนื่อง (DPT) ดังที่กล่าวถึงใน [27] โดยการประมาณค่าในช่วงแบบปาสคาล (Pascal interpolation) จะประกอบด้วยค่าพหุนามปาสคาล (Pascal polynomial)  $P_i(n)$  ซึ่งก็คือค่าพหุนามของฟังก์ชันฐานหลักของการแปลงปาสคาลไม่ต่อเนื่อง (basis functions of DPT)  $P_i(x)$  ในสมการที่ (3.2) ดังนั้นสัญญาณเวลาที่ไม่ต่อเนื่อง (discrete-time

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

signal)  $x(n)$  สามารถแสดงเป็นสมการโดยใช้หลักการพื้นฐานของวิธีการแปลงปาสคาลไม่ต่อเนื่อง (DPT) ได้ดังนี้

$$x(n) = \sum_{i=0}^k X_i P_i(n), 0 \leq n \leq k \quad (3.6)$$

- เมื่อ  $x(n)$  คือสัญญาณเวลาไม่ต่อเนื่อง (discrete-time signal)  
 $X_i$  คือสัมประสิทธิ์ปาสคาล (Pascal coefficient)  
 $P_i(n)$  คือพหุนามปาสคาล (Pascal polynomial)  
 $n$  คือดัชนีลำดับสัญญาณ (index)  
 $k$  คืออันดับของการประมาณค่าในช่วงแบบปาสคาล (Pascal interpolation)

ค่านำหนักในการประมาณค่าในช่วงแบบปาสคาลหรือเรียกว่าค่าสัมประสิทธิ์ปาสคาล  $X_i$  สามารถคำนวณได้ดังนี้

$$X_i = \sum_{n=0}^i P_n(i) x(n), \quad 0 \leq i \leq k \quad (3.7)$$

- เมื่อ  $X_i$  คือค่าสัมประสิทธิ์ปาสคาล (Pascal coefficient)  
 $P_n(i)$  คือพหุนามปาสคาล (Pascal polynomial)  
 $x(n)$  คือสัญญาณเวลาไม่ต่อเนื่องอินพุต (original discrete-time signal)  
 $i$  คืออันดับที่ของพหุนามปาสคาล (Pascal polynomial)  
 $n$  คือดัชนีลำดับสัญญาณ (index)  
 $k$  คืออันดับของการประมาณค่าในช่วงแบบปาสคาล (Pascal interpolation)

จากสมการที่ (3.7) จะเห็นได้ว่าจำนวนของสัญญาณเวลาไม่ต่อเนื่องอินพุต  $x(n)$  ที่จะใช้ในการประมาณค่าในช่วงแบบปาสคาลจะมีจำนวนเท่ากับอันดับของการประมาณค่าในช่วงแบบปาสคาลบวกหนึ่ง ( $k+1$ ) และอันดับที่ของพหุนามปาสคาล  $P_i(n)$  ก็คือ  $i$  และเมื่อพิจารณาสมการหาค่าสัมประสิทธิ์ปาสคาล  $X_i$  ในสมการที่ (3.7) ก็จะมีรูปแบบเช่นเดียวกับการกระจายอนุกรมฟูเรียร์ (Fourier series expansion) นั่นคือสัญญาณคาบ (periodic signal) สามารถแสดงให้อยู่ในรูป weighted-sum of exponential basis functions

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากสมการที่ (3.6) สัญญาณเวลาไม่ต่อเนื่องที่ได้จากการประมาณค่าในช่วงแบบปาสคาล  $x_L(n)$  ได้มาจากการประมาณค่าในช่วงของสัญญาณเวลาที่ไม่ต่อเนื่องอินพุต  $x(n)$  โดยจะแทรกข้อมูลใหม่ที่ได้จากการกำหนดค่าแพคเตอร์การประมาณค่าในช่วงแบบปาสคาล  $L$  โดยแพคเตอร์การประมาณค่าในช่วงแบบปาสคาล  $L$  จะมีค่าเท่ากับ  $L = k + 1$  ดังนั้นในการประมาณค่าในช่วงของสัญญาณเวลาที่ไม่ต่อเนื่องอินพุต  $x(n)$  หนึ่งครั้งจะได้ค่าเอาต์พุต (output sample) จะได้สัญญาณเวลาไม่ต่อเนื่องที่ได้จากการประมาณค่าในช่วงแบบปาสคาล  $x_L(n)$  จำนวน  $(k + 1) + k(L + 1)$  ในที่นี้เรากำหนดการจัดเรียงสัญญาณที่ได้จากการประมาณค่าในช่วงแบบปาสคาล ด้วยค่าดัชนี  $n$  ซึ่งค่าดัชนี  $n$  จะเป็นค่าที่บอกลำดับของข้อมูลในการประมาณค่าในช่วงแบบปาสคาล ในหนึ่งครั้ง ดังนั้นในการประมาณค่าในช่วงแบบปาสคาลที่แต่ละดัชนี  $n$  จะถูกแบ่งด้วยค่าแพคเตอร์การประมาณค่าในช่วงแบบปาสคาล  $L$  นั่นคือ  $1/L$  กล่าวคือจากสมการที่ (3.6) เราสามารถเปลี่ยนพหุนามปาสคาล  $P_i(n)$  ให้เป็นพหุนามปาสคาลที่มีความสัมพันธ์กับแพคเตอร์การประมาณค่า  $P_i(n/L)$  ทำให้เราได้ผลลัพธ์ของสัญญาณเวลาไม่ต่อเนื่องที่ได้จากการประมาณค่าในช่วงแบบปาสคาล  $x_L(n)$  ดังสมการต่อไปนี้

$$y(n) = x\left(\frac{n}{L}\right) = \sum_{i=0}^k X_i P_i\left(\frac{n}{L}\right) \quad (3.8)$$

เมื่อ  $0 \leq n \leq [(k + 1) + k(L - 1)] - 1$  และ

$x\left(\frac{n}{L}\right)$	คือสัญญาณเวลาไม่ต่อเนื่องที่ได้จากการประมาณค่าในช่วงแบบปาสคาล
$X_i$	คือสัมประสิทธิ์ปาสคาล (Pascal coefficient)
$P_i\left(\frac{n}{L}\right)$	คือพหุนามปาสคาล (Pascal polynomial)
$k$	คืออันดับของการประมาณค่าในช่วงแบบปาสคาล (Pascal interpolation)
$n$	คือดัชนีลำดับสัญญาณที่ได้จากการประมาณค่าในช่วงแบบปาสคาล
$L$	คือแพคเตอร์การประมาณค่าในช่วงแบบปาสคาล

ซึ่งสมการที่ (3.8) นี้ถือเป็นสมการหลักที่มีความสำคัญในการประมาณค่าในช่วงแบบปาสคาล และเพื่อให้เข้าใจหลักการของการประมาณค่าในช่วงแบบปาสคาลได้ง่ายยิ่งขึ้น รูปที่ 3.2 แสดงหลักการของกระบวนการประมาณค่าในช่วงแบบปาสคาลที่มีสัญญาณอินพุตซึ่งก็คือสัญญาณเวลาที่ไม่ต่อเนื่องอินพุต  $x(n)$  และได้สัญญาณเอาต์พุตซึ่งก็คือสัญญาณเวลาไม่ต่อเนื่องที่ได้จากการประมาณค่าในช่วงแบบปาสคาล




รูปที่ 3.2 หลักการของการประมาณค่าในช่วงแบบปาสคาล

จากรูปที่ 3.2 จะมีกระบวนการของการประมาณค่าในช่วงแบบปาสคาลที่สอดคล้องกับสมการที่ (3.7) และสมการที่ (3.8) ตามลำดับ และเพื่อให้ง่ายต่อความเข้าใจมากยิ่งขึ้นกับหลักการประมาณค่าในช่วงแบบปาสคาล ตัวอย่างที่ 3.1 จะแสดงตัวอย่างวิธีการคำนวณการประมาณค่าในช่วงแบบปาสคาลดังนี้

ตัวอย่างที่ 3.1 กำหนดให้สัญญาณเวลาที่ไม่ต่อเนื่องอินพุต (original discrete-time signal) มีลำดับของข้อมูล  $x(n) = [1 \ 2 \ 3]$  โดยต้องการประมาณค่าในช่วงแบบปาสคาลและกำหนดให้แฟคเตอร์การประมาณค่าในช่วงแบบปาสคาล  $L = 3$

จากเงื่อนไขในตัวอย่างที่ 3.1 กำหนดให้  $x(n) = [1 \ 2 \ 3]$  เราสามารถแสดงรูปของข้อมูล  $x(n)$  ดังรูปที่ 3.3 และวิธีการคำนวณการประมาณค่าในช่วงแบบปาสคาลได้เป็นขั้นตอนได้ดังนี้



รูปที่ 3.3 สัญญาณเวลาที่ไม่ต่อเนื่องอินพุต  $x(n) = [1 \ 2 \ 3]$

ขั้นตอนที่ 1 ก่อนที่จะประมาณค่าในช่วงปาสคาล เราต้องคำนวณหาค่าสัมประสิทธิ์ปาสคาล  $X_i$  โดยการคำนวณจะเป็นการแปลงสัญญาณเวลาที่ไม่ต่อเนื่องอินพุต  $x(n)$  ไปสู่สัมประสิทธิ์ปาสคาล  $X_i$  ด้วยสมการที่ (3.7)

$$X_i = \sum_{n=0}^i (-1)^n \binom{i}{n} x(n), \quad 0 \leq i \leq 2 \quad (3.9)$$

จะเห็นว่าในสมการที่ (3.9) พจน์ของ  $(-1)^n \binom{i}{n}$  ก็คือสมการการแปลงปาสคาลในรูปของ

พหุนามปาสคาลของฟังก์ชันฐานหลักของการแปลงปาสคาลไม่ต่อเนื่องใน (สมการที่ 3.2) ซึ่งพหุนามเอกสารนี้เป็นเอกลักษณ์ที่สงวนไว้สำหรับใช้ในการศึกษาเท่านั้น เมื่อผู้ดูแลเห็นใบเขียนขึ้นต้นการคำนวณว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ปาสคาลดังกล่าวคือองค์ประกอบของเมทริกซ์การแปลงปาสคาลที่ใช้ในการแปลงปาสคาลไม่ต่อเนื่อง (DPT) นั่นคือ

$$\mathbf{P} = [P(i, n)] \quad (3.10)$$

และ

$$P(i, n) = P_n(i) = (-1)^n \binom{i}{n}, \quad i, n = 0, 1, \dots, k \quad (3.11)$$

- เมื่อ  $\mathbf{P}$  คือเมทริกซ์การแปลงปาสคาล (Pascal transform matrix)  
 $P(i, n)$  คือพหุนามปาสคาล (Pascal polynomial) ในรูปแบบองค์ประกอบของเมทริกซ์การแปลงปาสคาล (element of  $\mathbf{P}$ )  
 $i$  คืออันดับที่ของพหุนามปาสคาล (Pascal polynomial)  
 $n$  คือดัชนีลำดับสัญญาณ (index)  
 $k$  คืออันดับของการประมาณค่าในช่วงแบบปาสคาล (Pascal interpolation)

โดยตัวอย่างกำหนดให้แพคเตอร์การประมาณค่าในช่วงแบบปาสคาล  $L=3$  ดังนั้นจาก  $L=k+1$  นั่นคือจะได้อันดับของการประมาณค่าในช่วงแบบปาสคาลคือ  $k=2$  จากสมการที่ (3.1) เราสามารถแสดงเวกเตอร์สัมประสิทธิ์ปาสคาล (Pascal coefficient vector) กล่าวคือ

$$\mathbf{X} = \mathbf{P}\mathbf{x}$$

เมื่อ

$$\mathbf{X} = [X_0 \quad X_1 \quad \dots \quad X_k]^T$$

และ

$$\mathbf{x} = [x(0) \quad x(1) \quad \dots \quad x(k)]^T$$

ดังนั้นในขั้นตอนนี้เราสามารถหาค่าสัมประสิทธิ์ปาสคาล  $X_i$  โดยแสดงในรูปของเวกเตอร์สัมประสิทธิ์ปาสคาลได้ดังนี้  
 เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$\begin{bmatrix} X_0 \\ X_1 \\ X_2 \end{bmatrix} = \begin{bmatrix} 1 & 0 & 0 \\ 1 & -1 & 0 \\ 1 & -2 & 1 \end{bmatrix} \begin{bmatrix} x(0) \\ x(1) \\ x(2) \end{bmatrix} \quad (3.12)$$

จะได้

$$\begin{bmatrix} X_0 \\ X_1 \\ X_2 \end{bmatrix} = \begin{bmatrix} 1 & 0 & 0 \\ 1 & -1 & 0 \\ 1 & -2 & 1 \end{bmatrix} \begin{bmatrix} 1 \\ 2 \\ 3 \end{bmatrix} = \begin{bmatrix} 1 \\ -1 \\ 0 \end{bmatrix}$$

ขั้นตอนที่ 2 หลังจากที่เราได้ค่าสัมประสิทธิ์ปาสคาล  $X_i$  ในขั้นตอนที่ 1 สัญญาณที่ได้จากการประมาณค่าในช่วงแบบปาสคาลจะสามารถหาได้จากสมการที่ (3.8) ในกรณีของตัวอย่างนี้การประมาณค่าในช่วงแบบปาสคาลจะการแทรกสัญญาณใหม่ระหว่างสัญญาณเวลาที่ไม่ต่อเนื่องอินพุต  $x(n)$  เป็น  $k=2$  จุดข้อมูล (ในตัวอย่างนี้กำหนดให้แพ็คเกจการประมาณค่าในช่วงแบบปาสคาล  $L=3$ ) และขั้นตอนนี้จะแสดงให้เห็นว่าสัญญาณใหม่ดังกล่าวจะถูกไปแทรกระหว่างสัญญาณเวลาที่ไม่ต่อเนื่องอินพุต  $x(n)$  จากสมการที่ (3.8) เราจะได้

$$y(n) = x\left(\frac{n}{3}\right) = \sum_{i=0}^2 X_i P_i\left(\frac{n}{3}\right), \quad 0 \leq n \leq 6$$

ดังนั้น

$$y(n) = X_0 P_0\left(\frac{n}{3}\right) + X_1 P_1\left(\frac{n}{3}\right) + X_2 P_2\left(\frac{n}{3}\right), \quad 0 \leq n \leq 6$$

จากสมการที่ (3.2) ในฟังก์ชันฐานหลักของการแปลงปาสคาลไม่ต่อเนื่องเราจะได้ค่าพหุนามปาสคาลดังนี้

$$P_0\left(\frac{n}{3}\right) = 1$$

$$P_1\left(\frac{n}{3}\right) = -\frac{n}{3}$$

$$P_2\left(\frac{n}{3}\right) = \frac{1}{2} \frac{n}{3} \left(\frac{n}{3} - 1\right)$$

ดังนั้น

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$y(n) = x\left(\frac{n}{3}\right) = X_0 + \left(-\frac{n}{3}\right)X_1 + \left(\frac{1}{2} \frac{n}{3} \left(\frac{n}{3} - 1\right)\right)X_2, \quad 0 \leq n \leq 6 \quad (3.13)$$

จากนั้นแทนค่าสัมประสิทธิ์ปาสคาล  $X_0, X_1$  และ  $X_2$  ที่คำนวณได้จากขั้นตอนที่ 1 ลงในสมการที่ (3.13) ได้ผลลัพธ์คือ

$$y(0) = x(0) = 1$$

$$y(1) = x\left(\frac{1}{3}\right) = \frac{4}{3} = 1 + \frac{1}{3}$$

$$y(2) = x\left(\frac{2}{3}\right) = \frac{5}{3} = 1 + \frac{2}{3}$$


$$y(3) = x(1) = 2$$

$$y(4) = x\left(\frac{4}{3}\right) = \frac{7}{3} = 2 + \frac{1}{3}$$

$$y(5) = x\left(\frac{5}{3}\right) = \frac{8}{3} = 2 + \frac{2}{3}$$

$$y(6) = x(2) = 3$$

และจากผลลัพธ์ของสัญญาณที่ได้จากการประมาณค่าในช่วงแบบปาสคาลสามารถแสดงรูปของสัญญาณเอาต์พุตของการประมาณค่าในช่วงแบบปาสคาล  $x(n/3)$  ดังรูปที่ 3.4 ซึ่งจะเห็นได้ว่าเส้นประที่  $n=1, 2$  และ  $n=4, 5$  คือ 2 จุดข้อมูลสัญญาณใหม่ที่แทรกกระหว่างสัญญาณเวลาที่ไม่ต่อเนื่องอินพุต  $x(n)$  เดิมก่อนการประมาณค่าในช่วงแบบปาสคาล



รูปที่ 3.4 เอาต์พุตของการประมาณค่าในช่วงแบบปาสคาล  $x(n/3)$

จากตัวอย่างที่ 3.1 เราจะเห็นได้ว่าอันดับ (kth-order: degree) ของพหุนามปาสคาล (Pascal polynomial) จะมีความสัมพันธ์กับอันดับของการประมาณค่าในช่วงแบบปาสคาลบวกหนึ่ง เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$(k + 1)$  ซึ่ง  $k + 1$  นี้ก็คือจุดของข้อมูล (data point) ที่ใช้ในการประมาณค่าในช่วงแบบปาสคาล เพราะฉะนั้นถ้าพหุนามปาสคาลอันดับสอง ( $2^{nd}$ -order Pascal polynomial) จะฟิต (fit) ค่าจำนวน 3 จุดของข้อมูลอินพุต (input data point) และคุณสมบัติของการประมาณค่าในช่วงแบบปาสคาลจะเหมือนกับคุณสมบัติของการประมาณค่าในช่วงลากรานจ์ (Lagrange interpolation) ซึ่งการประมาณค่าในช่วงลากรานจ์สามารถประยุกต์และออกแบบให้เป็นวงจรรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนแบบลากรานจ์ (Lagrange-type variable fractional-delay filter) ดังที่กล่าวไว้ในหัวข้อ 2.7 ได้เช่นกัน ดังนั้นการประมาณค่าในช่วงแบบปาสคาลก็สามารถนำมาพัฒนาให้เป็นวงจรรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนแบบใหม่ที่ให้ผลตอบสนองทางขนาดแบบราบเรียบที่สุด (maximally-flat variable fractional-delay filter) ได้เช่นกัน ดังนั้นเนื้อหาต่อจากนี้จะอธิบายถึงการนำวิธีการประมาณค่าในช่วงแบบปาสคาล (Pascal interpolation) มาพัฒนาให้เป็นวงจรรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนแบบใหม่ ซึ่งจะเรียกว่าวงจรรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนปาสคาล (Pascal Variable Fractional-Delay Filter) หรือเรียกชื่อย่อว่า Pascal VFD filter

### 3.3 ที่มาของวงจรรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนปาสคาล

วิธีการประมาณค่าในช่วงแบบปาสคาลจะมีวิธีการคล้ายคลึงกับวิธีการประมาณค่าในช่วงลากรานจ์ (Lagrange interpolation) กล่าวคือการประมาณค่าในช่วงลากรานจ์ได้จากการฟิตจุดข้อมูลด้วยพหุนามลากรานจ์ และการประมาณค่าในช่วงลากรานจ์สามารถประยุกต์และออกแบบให้เป็นวงจรรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนแบบลากรานจ์ (Lagrange-type variable fractional-delay filter) ส่วนการประยุกต์และออกแบบวงจรรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนปาสคาล (Pascal VFD Filter) ได้พัฒนามาจากการประมาณค่าในช่วงแบบปาสคาล โดยพหุนามปาสคาลจะถูกนำมาใช้ในการฟิตจุดข้อมูลเหมือนกับการฟิตจุดข้อมูลของพหุนามลากรานจ์ โดยแนวความคิดพื้นฐานที่ใช้ในการออกแบบและพัฒนาจะเกี่ยวข้องโดยตรงกับการแปลงปาสคาลไม่ต่อเนื่อง (DPT) และการประมาณค่าในช่วงแบบปาสคาล ซึ่งได้อธิบายไว้ก่อนหน้านี้ในหัวข้อที่ 3.1 และหัวข้อที่ 3.2 ต่อจากนี้จะเป็นการแสดงให้เห็นถึงการนำการประมาณค่าในช่วงแบบปาสคาลมาออกแบบและพัฒนาให้เป็นวงจรรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนปาสคาล

จากตัวอย่างที่ 3.1 ในขั้นตอนที่ 1 สมการที่ (3.12) เป็นสมการหาค่าสัมประสิทธิ์ปาสคาล  $X_i$  ที่แสดงในรูปของเวกเตอร์คือ

$$\begin{bmatrix} X_0 \\ X_1 \\ X_2 \end{bmatrix} = \begin{bmatrix} 1 & 0 & 0 \\ 1 & -1 & 0 \\ 1 & -2 & 1 \end{bmatrix} \begin{bmatrix} x(0) \\ x(1) \\ x(2) \end{bmatrix}$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การประยุกต์ใช้ในงานเวลาจริง (real-time application) ระบบที่นำมาใช้งานต้องเป็นระบบคอซอล (causal) ดังนั้นเราสามารถกำหนดให้

$$x(0) = x(n) \quad ; \text{ อินพุตปัจจุบัน (present input)}$$

$$x(1) = x(n-1) \quad ; \text{ อินพุตหน่วงเวลา 1 หน่วยเวลา (1 sample delayed input)}$$

$$x(2) = x(n-2) \quad ; \text{ อินพุตหน่วงเวลา 2 หน่วยเวลา (2 sample delayed input)}$$

ดังนั้นจากสมการที่ (3.12) ค่าสัมประสิทธิ์ปาสคาล  $X_i$  จะได้

$$\begin{bmatrix} X_0 \\ X_1 \\ X_2 \end{bmatrix} = \begin{bmatrix} 1 & 0 & 0 \\ 1 & -1 & 0 \\ 1 & -2 & 1 \end{bmatrix} \begin{bmatrix} x(n) \\ x(n-1) \\ x(n-2) \end{bmatrix} \quad (3.14)$$

นั่นคือ

$$X_0 = x(n)$$

$$X_1 = x(n) - x(n-1)$$

$$X_2 = x(n) - 2x(n-1) + x(n-2)$$

ในที่นี้เราทราบค่าสัมประสิทธิ์ปาสคาล  $X_0, X_1$  และ  $X_2$  ซึ่งจะเห็นได้ว่าค่าสัมประสิทธิ์ปาสคาลทั้งสามคือเอาต์พุตของวงจรรองสัญญาณอันดับหนึ่ง ( $1^{\text{st}}$ -order digital differentiator) ซึ่งมีฟังก์ชันถ่ายโอนคือ  $(1-z^{-1})^i$  โดยที่อันดับที่  $i$  มีค่าเท่ากับ 0, 1 และ 2 ตามลำดับ บางครั้งเราจะเรียกวงจรรองสัญญาณ  $(1-z^{-1})^i$  นี้ว่าวงจรรองสัญญาณไบโนเมียล (binomial filter) เพราะค่าสัมประสิทธิ์ที่ได้ก็คือค่าสัมประสิทธิ์ไบโนเมียล (binomial coefficient) และสำหรับอันดับของวงจรรองสัญญาณใดๆ จะมีช่วงของอันดับของวงจรรองสัญญาณคือ  $0 \leq i \leq k$  ดังนั้นเราสามารถเขียนสมการของสัมประสิทธิ์ปาสคาลในรูปแบบการแปลงแซด (z-transform) ได้ดังนี้

$$Z\{X_i\} = H_i(z)X(z) \quad (3.15)$$

โดยที่  $H_i(z) = (1-z^{-1})^i$  จะได้

$$Z\{X_i\} = (1-z^{-1})^i X(z) \quad (3.16)$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

- เมื่อ  $Z\{X_i\}$  คือผลการแปลงแซดของค่าสัมประสิทธิ์ปาสคาล  
 $H_i(z)$  คือฟังก์ชันถ่ายโอนวงจรกรองสัญญาณไบโนเมียล  
 $X(z)$  คือผลการแปลงแซดของสัญญาณอินพุต  
 $i$  คือดัชนี (index) ที่ของวงจรกรองสัญญาณ

ต่อมาเราต้องการเปลี่ยนสมการให้อยู่ในรูปของวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วน (VFD filter) ซึ่งวงจรกรองสัญญาณดังกล่าวจะต้องอยู่ในรูปของพารามิเตอร์ความหน่วง ( $D$  parameter) จากตัวอย่างที่ 3.1 สมการที่ (3.13) ทำการเปลี่ยนกับแฟคเตอร์การประมาณค่าปาสคาล  $n/L$  ด้วยพารามิเตอร์ความหน่วง  $D$  สามารถเขียนสมการได้คือ

$$x(n-D) = y(n) = X_0 + (-D)X_1 + \left(\frac{1}{2}D(D-1)\right)X_2 \quad (3.17)$$

เมื่อช่วงของดัชนีลำดับสัญญาณ (index) ในสมการที่ (3.8) คือ  $0 \leq n \leq [(k+1) + k(L-1)] - 1$  ดังนั้นที่อันดับของวงจรกรองสัญญาณ  $k=2$  และแฟคเตอร์การประมาณค่าในช่วงแบบปาสคาล  $L=3$  จะได้ช่วงพารามิเตอร์ความหน่วงคือ  $0 \leq D \leq 2$  และจากสมการที่ (3.17) นี้คือวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนปาสคาลอันดับสอง ( $2^{nd}$ -order Pascal VFD filter) นั่นคือมีอันดับเท่ากับ 2 ( $k=2$ ) เพื่อเป็นการยืนยันว่าวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนปาสคาลที่ได้ ออกแบบและพัฒนาจากการประมาณค่าในช่วงแบบปาสคาลสามารถหน่วงสัญญาณได้ถูกต้อง เรา จะทำการแสดงให้เห็นโดยจะนำวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนปาสคาลอันดับสองในสมการที่ (3.17) มาทดสอบสองกรณีคือกรณีที่หนึ่งให้วงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนปาสคาลอันดับสองหน่วงแบบเป็นเต็มหน่วย (integer-delay) และกรณีที่สองคือให้วงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนปาสคาลอันดับสองหน่วงแบบเป็นเศษส่วน (fractional-delay)

กรณีที่ 1 หน่วงแบบเป็นเต็มหน่วย (integer-delay)

แทนค่า  $D=0$  จะได้

$$\begin{aligned} \text{จาก } y(n) &= X_0 + (-D)X_1 + \left(\frac{1}{2}D(D-1)\right)X_2 \\ &= X_0 + (0)X_1 + \left(\frac{1}{2}(0)(0-1)\right)X_2 \\ &= X_0 \end{aligned}$$

$y(n) = X_0 = x(n)$ ; ไม่มีการหน่วงเวลา

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการแข่งขันในการศึกษาเท่านั้น เมื่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

แทนค่า  $D=1$  จะได้

$$\begin{aligned} \text{จาก } y(n) &= X_0 + (-D)X_1 + \left(\frac{1}{2}D(D-1)\right)X_2 \\ &= X_0 + (-1)X_1 + \left(\frac{1}{2}(1)(1-1)\right)X_2 \\ &= X_0 - X_1 \\ &= x(n) - [x(n) - x(n-1)] \end{aligned}$$

$$y(n) = x(n-1); \quad \text{หน่วง 1 หน่วยเวลา}$$

แทนค่า  $D=2$  จะได้

$$\begin{aligned} \text{จาก } y(n) &= X_0 + (-D)X_1 + \left(\frac{1}{2}D(D-1)\right)X_2 \\ &= X_0 + (-2)X_1 + \left(\frac{1}{2}(2)(2-1)\right)X_2 \\ &= X_0 - 2X_1 + X_2 \\ &= x(n) - 2[x(n) - x(n-1)] + [x(n) - 2x(n-1) + x(n-2)] \end{aligned}$$

$$y(n) = x(n-2); \quad \text{หน่วง 2 หน่วยเวลา}$$

กรณีที่ 2 หน่วงแบบเป็นเศษส่วน (fractional-delay)


แทนค่า  $D=0.5 = \frac{1}{2}$  จะได้

$$\begin{aligned} \text{จาก } y(n) &= X_0 + (-D)X_1 + \left(\frac{1}{2}D(D-1)\right)X_2 \\ &= X_0 + \left(-\frac{1}{2}\right)X_1 + \left(\frac{1}{2}\left(\frac{1}{2}\right)\left(\frac{1}{2}-1\right)\right)X_2 \\ &= X_0 - \frac{1}{2}X_1 - \frac{1}{8}X_2 \\ y(n) &= x(n) - \frac{1}{2}[x(n) - x(n-1)] - \frac{1}{8}[x(n) - 2x(n-1) + x(n-2)] \\ &= \left(1 - \frac{1}{2} - \frac{1}{8}\right)x(n) + \left(\frac{1}{2} + \frac{1}{4}\right)x(n-1) - \frac{1}{8}x(n-2) \\ &= \frac{3}{8}x(n) + \frac{3}{4}x(n-1) - \frac{1}{8}x(n-2) \end{aligned}$$


$$y(n) = x(n-0.5); \quad \text{หน่วง 0.5 หน่วยเวลา}$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สมมติให้สัญญาณอินพุตที่เข้าวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนปาสคาลอันดับสอง มีลำดับสัญญาณดังนี้  $x(n)=3$ ,  $x(n-1)=2$  และ  $x(n-2)=1$  ดังรูปที่ 3.5 ดังนั้นค่าทั้งหมดจะถูกเข้าไปแทนค่าในสมการในกรณีนี้  $y(n) = x(n-D) = x(n-0.5) = 2.5$  ซึ่งค่า 2.5 นี้จะมีค่าเท่ากับการหน่วงแบบเศษส่วนของสัญญาณอินพุต  $x(n)$  ไป 0.5 หน่วย (0.5 sample delayed) เพื่อให้เข้าใจถึงกลไกของการหน่วงแบบเศษส่วนมากยิ่งขึ้น ในรูปที่ 3.6 จะแสดงสัญญาณเอาต์พุตที่ได้จากการหน่วงแบบเศษส่วนของวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนปาสคาลอันดับสอง



รูปที่ 3.5 ลำดับสัญญาณอินพุต  $x(n)$ ,  $x(n-1)$  และ  $x(n-2)$



รูปที่ 3.6 ลำดับสัญญาณเอาต์พุตของวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนปาสคาลอันดับสอง

จากการทดสอบจะเห็นได้ว่าผลของสัญญาณเอาต์พุตที่ได้จากการทดสอบคุณสมบัติของวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนปาสคาลอันดับสองสามารถหน่วงแบบเต็มหน่วย (integer-delay) และหน่วงแบบเศษส่วน (fractional-delay) ได้อย่างถูกต้อง ส่วนวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนปาสคาลอันดับใดๆ ตลอดจนโครงสร้างของวงจรกรองจะอธิบายในหัวข้อถัดไป

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ดังนั้นเราสามารถแสดงฟังก์ชันถ่ายโอน (transfer function) ของวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนปาสคาลอันดับสอง จากสมการที่ (3.18) สามารถแสดงได้ดังนี้

$$\begin{aligned}
 y(n) &= X_0 + (-D)X_1 + \left(\frac{1}{2}D(D-1)\right)X_2 \\
 &= x(n) + (-D)[x(n) - x(n-1)] + \frac{1}{2}D(D-1)[x(n) - 2x(n-1) + x(n-2)] \\
 &= x(n) - Dx(n) + Dx(n-1) + \left(\frac{D^2 - D}{2}\right)[x(n) - 2x(n-1) + x(n-2)] \\
 &= x(n) - Dx(n) + Dx(n-1) + \frac{D^2}{2}x(n) - \frac{D}{2}x(n) - D^2x(n-1) + Dx(n-1) \\
 &\quad + \frac{D^2}{2}x(n-2) - \frac{D}{2}x(n-2) \\
 y(n) &= x(n) + D\left[-\frac{3}{2}x(n) + 2x(n-1) - \frac{1}{2}x(n-2)\right] \\
 &\quad + D^2\left[\frac{1}{2}x(n) - x(n-1) + \frac{1}{2}x(n-2)\right]
 \end{aligned}$$

ดังนั้นจะได้

$$\hat{H}(z, D) = 1 + D\left[-\frac{3}{2} + 2z^{-1} - \frac{1}{2}z^{-2}\right] + D^2\left[\frac{1}{2} - z^{-1} - \frac{1}{2}z^{-2}\right] \quad (3.18)$$

ฟังก์ชันถ่ายโอนในสมการที่ (3.18) จะมีค่าที่เหมือนกับฟังก์ชันถ่ายโอนของวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนแบบลากรานจ์ในสมการที่ (2.30) ซึ่งจะสามารถยืนยันได้ว่า วงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนปาสคาลมีค่าสัมประสิทธิ์วงจรกรองย่อย (sub-filter coefficient) เหมือนกับวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนแบบลากรานจ์ อย่างไรก็ตามเราไม่สามารถที่จะนำฟังก์ชันถ่ายโอนสมการที่ (3.18) ไปสร้างเป็นโครงสร้างแบบใหม่ได้ทันที เพราะถ้านำไปเขียนเป็นโครงสร้างก็จะได้โครงสร้างแบบแฟร์โรว์ (Farrow structure) ซึ่งเหมือนกับในเนื้อหาบทที่ 2 ดังนั้นหัวข้อต่อจากนี้ไปจะเป็นนำเสนอการออกแบบและการสร้างแบบใหม่สำหรับวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนปาสคาล

### 3.4 วงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนปาสคาล

วงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนปาสคาล (Pascal VFD Filter) เมื่อพิจารณาถึงการดำเนินการของวงจรกรองสัญญาณแล้วจะประกอบด้วยสองส่วนด้วยกันคือ ส่วนเอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

แรกสัญญาณเวลาที่ไม่ต่อเนื่องอินพุต  $x(n)$  จะผ่านเข้าไปยังวงจรกรองสัญญาณไบโนเมียล (binomial filter) ซึ่งมีคุณสมบัติเป็นวงจรกรองสัญญาณความถี่สูงผ่าน (highpass filter) ในสมการที่ (3.15) และสมการที่ (3.16) จะเห็นได้ว่าวงจรกรองสัญญาณดังกล่าวจะแทนอยู่ในรูปฟังก์ชันถ่ายโอน  $H_i(z)$  และค่าเอาต์พุตที่ผ่านฟังก์ชันถ่ายโอน  $H_i(z)$  ดังกล่าวก็คือค่าสัมประสิทธิ์ปาสคาล  $X_i$  ( $i = 0, 1, \dots, k$ ) ซึ่งจากสมการที่ (3.15) และสมการที่ (3.16) สามารถเขียนฟังก์ชันถ่ายโอนได้ดังนี้

$$H_i(z) = \frac{Z\{X_i\}}{X(z)} = (1 - z^{-1})^i, \quad i = 0, 1, \dots, k \quad (3.19)$$

ซึ่งพิจารณาฟังก์ชันถ่ายโอน  $H_i(z)$  ในสมการที่ (3.19) เป็นการต่อเรียง (cascade) ของวงจรอนุพันธ์อันดับหนึ่ง ( $1^{\text{st}}$ -order digital differentiator) ส่วนการดำเนินการในส่วนที่สองของวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนปาสคาล ค่าสัมประสิทธิ์ปาสคาล  $X_i$  ที่ได้จากการดำเนินการในส่วนแรกจะส่งผ่านเข้าไปในส่วนที่สองเพื่อหน่วงเวลาของสัญญาณและจะได้ผลลัพธ์ของสัญญาณเอาต์พุต  $y(n) = x(n - D)$  โดยการดำเนินการในส่วนที่สองมีสมการดังนี้

$$y(n) = x(n - D) = \sum_{i=0}^k P_i(D) X_i \quad (3.20)$$

โดย

$$P_i(D) = \frac{(-1)^i D^{(i)}}{i!} \quad (3.21)$$

และค่า falling factorial power  $D^{(i)} = D(D-1)(D-2)\dots(D-i+2)(D-i+1)$

- เมื่อ  $y(n)$  คือเอาต์พุตวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนปาสคาล  
 $P_i(D)$  คือค่าสัมประสิทธิ์ความหน่วงปาสคาล  
 $X_i$  คือค่าสัมประสิทธิ์ปาสคาล  
 $D$  คือพารามิเตอร์ความหน่วง  
 $i$  คือดัชนี (index) ที่ของวงจรกรองสัญญาณ  
 $k$  คืออันดับของวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนปาสคาล

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ในการดำเนินการของวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนปาสคาลส่วนที่สองนี้ จากสมการที่ (3.20) และสมการที่ (3.21) เมื่อเราพิจารณาจะเห็นได้ว่าค่าสัมประสิทธิ์ปาสคาล  $X_i$  คืออินพุตของระบบในส่วนที่สอง (รูปที่ 3.7) โดยในส่วนที่สองจะประกอบด้วยค่าสัมประสิทธิ์ความหน่วงปาสคาล  $P_i(D)$  ที่อยู่ในฟังก์ชันพหุนามดีกรีความหน่วง  $D$  ซึ่งจะเป็นตัวที่ควบคุมความหน่วง (delay) และมีบทบาทสำคัญในวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนปาสคาล ในตารางที่ 3.1 แสดงตัวอย่างค่าสัมประสิทธิ์ความหน่วงปาสคาล  $P_i(D)$  ของวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนปาสคาลอันดับเจ็ด ( $7^{th}$ -order Pascal VFD filter) โดยค่าสัมประสิทธิ์ความหน่วงปาสคาล  $P_i(D)$  ที่แสดงในตารางที่ 3.1 เกิดจากการปรับเปลี่ยนพหุนามดีกรีความหน่วง  $D$  ซึ่งเป็นอินพุตที่สามารถปรับเปลี่ยนได้แบบทันทีทันใดจากผู้ใช้งาน

ตารางที่ 3.1 ค่าสัมประสิทธิ์ความหน่วงปาสคาล  $P_i(D)$  ของวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนปาสคาลอันดับเจ็ด ( $7^{th}$ -order Pascal VFD filter)

$P_i(D)$	$i=0$	$i=1$	$i=2$	$i=3$	$i=4$	$i=5$	$i=6$	$i=7$
$D=0.00$	1.0000	0	0	0	0	0	0	0
$D=0.25$	1.0000	-0.2500	-0.0938	-0.0547	-0.0376	-0.0282	-0.0223	-0.0183
$D=0.50$	1.0000	-0.5000	-0.1250	-0.0625	-0.0391	-0.0273	-0.0205	-0.0161
$D=0.75$	1.0000	-0.7500	-0.0938	-0.0391	-0.0220	-0.0143	-0.0101	-0.0076
$D=1.00$	1.0000	-1.0000	0	0	0	0	0	0

หากพิจารณาเป็นระบบ (systems) ของวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนปาสคาล ภายในจะประกอบด้วย 2 ระบบคือระบบที่หนึ่งคือสมการที่ (3.19) และระบบที่สองคือสมการที่ (3.20) ดังนั้นทั้งสองสมการเมื่อรวมเข้าด้วยกันเราจะได้ฟังก์ชันถ่ายโอนของวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนปาสคาลดังนี้

$$\hat{H}(z, D) = P_0(D) + P_1(D)(1 - z^{-1}) + P_2(D)(1 - z^{-1})^2 + \dots + P_k(D)(1 - z^{-1})^k$$

$$\hat{H}(z, D) = \sum_{i=0}^k P_i(D)(1 - z^{-1})^i \quad (3.22)$$

เมื่อ  $\hat{H}(z, D)$  คือฟังก์ชันถ่ายโอนของวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนปาสคาล

$P_i(D)$  คือค่าสัมประสิทธิ์ความหน่วงปาสคาล

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$k$  คืออันดับของวงจรรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนปาสคาล

จากสมการที่ (3.22) เราสามารถเขียนฟังก์ชันถ่ายโอนของวงจรรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนปาสคาลให้อยู่ในรูปของเมทริกซ์ได้ดังนี้

$$\hat{H}(z, D) = \hat{\mathbf{p}}^T \mathbf{P} \mathbf{z} \quad (3.23)$$

โดยที่

$$\mathbf{P} = \begin{bmatrix} 1 & 0 & 0 & 0 & 0 \\ 1 & -1 & 0 & 0 & 0 \\ 1 & -2 & 1 & 0 & 0 \\ \vdots & \vdots & \vdots & \ddots & \vdots \\ 1 & P_1(k) & P_2(k) & \dots & P_k(k) \end{bmatrix} \quad (3.24)$$

และ

$$\hat{\mathbf{p}} = \begin{bmatrix} P_0(D) \\ P_1(D) \\ P_2(D) \\ \vdots \\ P_k(D) \end{bmatrix}, \quad \mathbf{z} = \begin{bmatrix} 1 \\ z^{-1} \\ z^{-2} \\ \vdots \\ z^{-k} \end{bmatrix} \quad (3.25)$$

เมื่อ  $\hat{\mathbf{p}}$  คือเวกเตอร์สัมประสิทธิ์ความหน่วงปาสคาล


$\mathbf{P}$  คือเมทริกซ์การแปลงปาสคาล

$\mathbf{z}$  คือเวกเตอร์แซด

เพื่อให้เข้าใจถึงกลไกภายในของระบบของวงจรรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนปาสคาล ได้ง่ายยิ่งขึ้น รูปที่ 3.7 แสดงกลไกภายในของวงจรรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนปาสคาล โดยกลไกภายในที่แยกเป็น 2 ระบบเราจะเรียกระบบส่วนแรกว่าวงจรรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนปาสคาล (front-end of Pascal VFD filter) และจะเรียกระบบส่วนที่สองว่าวงจรรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนปาสคาล (back-end of Pascal VFD filter) เมื่อพิจารณาวงจรรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนปาสคาล (front-end section) จะเห็นได้ว่าเป็นระบบ single-input multi-output (SIMO) และพิจารณาวงจรรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนปาสคาล (back-end section) ก็เป็นระบบ multi-input single-output (MISO) ซึ่งระบบที่กล่าวไปนี้คือกฎเกณฑ์ที่สำคัญของวงจรรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนปาสคาลในการปรับเปลี่ยนความหน่วง จากรูปที่ 3.7 แสดง


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

หลักการของระบบที่ประกอบด้วยสมการที่ (3.19) และสมการที่ (3.20) เพื่อให้เห็นได้ว่าวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนปาสคาลมีคุณลักษณะที่สามารถหน่วงสัญญาณเป็นเศษส่วนได้ เราสามารถแสดงตัวอย่างผลตอบสนองทางขนาด (amplitude response) และผลตอบสนองความหน่วง (delay response) ของวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนปาสคาลอันดับสามสิบ (30<sup>th</sup>-order Pascal VFD filter) ดังรูปที่ 3.8 และรูปที่ 3.9 ตามลำดับ




รูปที่ 3.7 กลไกภายในของวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนปาสคาล

ในรูปที่ 3.8 และรูปที่ 3.9 ค่าพารามิเตอร์ความหน่วงที่สามารถปรับได้เป็นเศษส่วนในวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนปาสคาลอันดับสามสิบจะอยู่ในช่วงระหว่าง  $D \in \left[ \frac{k}{2} - 0.5, \frac{k}{2} + 0.5 \right]$  นั่นคือ  $14.5 \leq D < 15.5$  ซึ่งในรูปที่ 3.8 แสดงตัวอย่างผลตอบสนองทางขนาดของวงจรกรองสัญญาณ เมื่อปรับพารามิเตอร์ความหน่วง  $D$  ตั้งแต่ค่าในช่วงต่ำสุดถึงค่าสูงสุดและเพิ่มความถี่ตั้งแต่  $0\pi \text{ rad}$  ถึง  $\pi \text{ rad}$  เห็นได้ว่าวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนปาสคาลอันดับสามสิบจะให้ความราบเรียบทางขนาดตั้งแต่ความถี่  $0\pi \text{ rad}$  ถึง  $0.8\pi \text{ rad}$  และซึ่งในรูปที่ 3.9 แสดงตัวอย่างผลตอบสนองความหน่วงของวงจรกรองสัญญาณ เมื่อปรับพารามิเตอร์ความหน่วง  $D$  ตั้งแต่ค่าในช่วงต่ำสุดถึงค่าสูงสุดและเพิ่มความถี่ตั้งแต่  $0\pi \text{ rad}$  ถึง  $\pi \text{ rad}$  เห็นได้ว่าวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนปาสคาลอันดับสามสิบจะให้ความหน่วงที่ถูกต้องตั้งแต่ความถี่  $0\pi \text{ rad}$  ถึง  $0.8\pi \text{ rad}$  เช่นกัน โดยตามหลักการนั้นเราต้องการให้วงจรกรองสัญญาณที่อันดับใดๆ มีผลตอบสนองทางขนาดและผลตอบสนองความหน่วงที่ถูกต้องที่ทุกๆ ความถี่ (ตั้งแต่ความถี่  $0\pi \text{ rad}$  ถึง  $\pi \text{ rad}$ ) แต่ในความเป็นจริงนั้นผลตอบสนองทางขนาดและผลตอบสนองความหน่วงจะให้ผลตอบสนองที่ความถี่ได้กว้างมากขึ้นอยู่กับอันดับ  $k$  ของวงจรกรองสัญญาณ ดังนั้นจากรูปที่ 3.7 เพื่อที่จะแสดงให้เห็นและเข้าใจถึงวงจรส่วนหน้าและวงจรส่วนหลังสำหรับวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนปาสคาลจะอธิบายในหัวข้อถัดไป



รูปที่ 3.8 ตัวอย่างผลตอบสนองทางขนาดของวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วน ปาสคาลอันดับสามสิบ (30<sup>th</sup>-order Pascal VFD filter)



รูปที่ 3.9 ตัวอย่างผลตอบสนองความหน่วงของวงจรกรองสัญญาณปรับค่าความหน่วงเป็น เศษส่วนปาสคาลอันดับสามสิบ (30<sup>th</sup>-order Pascal VFD filter)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### 3.5 วงจรส่วนหน้าสำหรับวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนปาสคาล

ในรูปที่ 3.7 จะเห็นได้ว่ากลไกภายในได้แยกเป็น 2 ระบบ ระบบส่วนแรกก็คือวงจรส่วนหน้าสำหรับวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนปาสคาล (front-end of Pascal VFD Filter) โดยวงจรส่วนหน้ามีฟังก์ชันถ่ายโอน  $H_i(z)$  ดังสมการที่ (3.19) และภายในฟังก์ชันถ่ายโอนจะประกอบด้วยวงจรกรองสัญญาณที่มีคุณสมบัติเป็นวงจรกรองความถี่สูงผ่าน  $H_i(z)$  ซึ่งสัญญาณเอาต์พุตที่ได้จากวงจรส่วนหน้าคือค่าสัมประสิทธิ์ปาสคาล  $X_i$  หลังจากที่ยังวงจรส่วนหน้าคำนวณเสร็จจะได้ค่าสัมประสิทธิ์ปาสคาลที่พร้อมจะส่งผ่านเป็นสัญญาณอินพุตให้กับระบบส่วนที่สองที่เราเรียกระบบนี้ว่าวงจรส่วนหลัง

ในหัวข้อนี้จะกล่าวถึงการสร้างวงจรส่วนหน้าสำหรับวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนปาสคาล และเราสามารถออกแบบโครงสร้างวงจรกรองสัญญาณให้เป็นสองชนิดด้วยกันตามลักษณะของวงจรส่วนหน้า กล่าวคือโครงสร้างชนิดแรกจะมีลักษณะของวงจรส่วนหน้าที่เป็นโครงสร้างที่ต่อเรียงกัน ซึ่งเราจะทำให้วงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนปาสคาลเรียกว่าโครงสร้างชนิดต่อเรียง (cascade-type structure) โดยโครงสร้างนี้สามารถสร้างเป็นวงจรส่วนหน้าของวงจรกรองสัญญาณได้โดยตรงจากฟังก์ชันถ่ายโอน  $H_i(z)$  ในสมการที่ (3.19) ส่วนโครงสร้างชนิดที่สองจะมีลักษณะของโครงสร้างที่ต่อขนานกัน ซึ่งเราจะเรียกว่าโครงสร้างชนิดขนาน (parallel-type structure) โดยโครงสร้างนี้เกิดจากการพิจารณาด้วยการแยกตัวประกอบ (factorizing) ของเมทริกซ์การแปลงปาสคาล  $\mathbf{P}$  ให้อยู่ในรูป เมทริกซ์ไบนารี (binary matrices) ที่ประกอบด้วยองค์ประกอบ (element)  $\{1, 0, -1\}$  และโครงสร้างทั้งสองชนิดสามารถสร้างได้โดยปราศจากการคูณ ดังนั้นวงจรส่วนหน้าของวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนปาสคาลที่ได้จะเป็นวงจรกรองสัญญาณดิจิทัลที่ปราศจากวงจรถ่ายคูณ (multiplierless digital filter) ดังนั้นโครงสร้างที่มีลักษณะแบบนี้จะมีประโยชน์คือทำให้วงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนปาสคาลมีจำนวนตัวคูณที่ลดลง ซึ่งส่งผลทำให้สามารถลดความซับซ้อนในการคำนวณ (computational complexity) ได้


#### 3.5.1 โครงสร้างวงจรส่วนหน้าชนิดต่อเรียง (Cascade-type structure)

โครงสร้างวงจรส่วนหน้าชนิดต่อเรียงสำหรับวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนปาสคาลสามารถพิจารณาได้โดยตรงจากฟังก์ชันถ่ายโอน  $H_i(z)$  ในสมการที่ (3.19) คือ


$$H_i(z) = (1 - z^{-1})^i, \quad i = 0, 1, \dots, k$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

โดยจากสมการข้างต้น  $(1-z^{-1})^i$  ก็คือวงจรอนุพันธ์อันดับหนึ่ง ( $1^{\text{st}}$ -order digital differentiator) ที่ต่อเรียงกัน โดย  $i$  มีค่าตั้งแต่ 0 ถึงอันดับ  $k$  ของวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนปาสคาล ดังนั้นสามารถแสดงแผนผังโครงสร้างชนิดต่อเรียงของวงจรส่วนหน้าของวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนปาสคาลอันดับใดๆ ได้ดังรูปที่ 3.10 ส่วนรายละเอียดแสดงของโครงสร้างวงจรส่วนหน้าชนิดต่อเรียงสำหรับวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนปาสคาลอันดับใดๆ แสดงในรูปที่ 3.11



รูปที่ 3.10 แผนผังโครงสร้างวงจรส่วนหน้าชนิดต่อเรียงสำหรับวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนปาสคาลอันดับใดๆ



รูปที่ 3.11 รายละเอียดของโครงสร้างวงจรส่วนหน้าชนิดต่อเรียงสำหรับวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนปาสคาลอันดับใดๆ

ในรูปที่ 3.11 พิจารณารายละเอียดของโครงสร้างวงจรส่วนหน้าชนิดต่อเรียงสำหรับวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนปาสคาล จะเห็นได้ว่าโครงสร้างภายในชนิดนี้ต้องการใช้เพียงวงจรวก (adder) ซึ่งในที่นี้วงจรวกหมายถึงรวมทั้งวงจรรวม (addition) และหากพิจารณาถึงความซับซ้อนในการคำนวณ (computational complexity) โครงสร้างชนิดนี้ก็จะมีเพียงแต่จำนวนการบวก (number of adder) นั่นคือแต่ละวงจรกรองสัญญาณอนุพันธ์อันดับหนึ่งจะต้องการใช้วงจรวก 1 วงจร และที่อันดับ  $k$  ใดๆ ของโครงสร้างชนิดต่อเรียงจะมีความต้องการ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จำนวนการบวก  $k$  วงจร ดังนั้นเราสามารถสรุปความซับซ้อนในการคำนวณของโครงสร้างชนิดต่อเรียงของวงจรส่วนหน้าได้ดังนี้

$$\text{จำนวนการบวก (number of additions)} = k$$

### 3.5.2 โครงสร้างวงจรส่วนหน้าชนิดขนาน (Parallel-type structure)

กรอบความคิดโครงสร้างวงจรส่วนหน้าชนิดขนานสำหรับวงจรส่วนหน้าของวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนปาสคาลเกิดจากการพิจารณาจากการแยกตัวประกอบ (factorizing) ของเมทริกซ์การแปลงปาสคาล  $\mathbf{P}$  ให้อยู่ในรูปเมทริกซ์ที่ประกอบด้วยองค์ประกอบ (element)  $\{1, 0, -1\}$  ในที่นี้เรียกว่าเมทริกซ์ไบนารี (binary matrices) จากสมการที่ (3.19) เราสามารถเขียนฟังก์ชันถ่ายโอน  $H_i(z)$  ให้อยู่ในรูปแบบของเวกเตอร์ได้ดังนี้

$$\begin{bmatrix} H_0(z) \\ H_1(z) \\ H_2(z) \\ H_3(z) \\ H_4(z) \\ \vdots \\ H_k(z) \end{bmatrix} = \begin{bmatrix} 1 & 0 & 0 & 0 & 0 & 0 & \cdots & 0 \\ 1 & -1 & 0 & 0 & 0 & 0 & \cdots & 0 \\ 1 & -2 & 1 & 0 & 0 & 0 & \cdots & 0 \\ 1 & -3 & 3 & -1 & 0 & 0 & \cdots & 0 \\ 1 & -4 & 6 & -4 & 1 & 0 & \cdots & 0 \\ \vdots & \vdots & \vdots & \vdots & \vdots & \vdots & \ddots & \vdots \\ 1 & P_1(k) & P_2(k) & P_3(k) & P_4(k) & P_5(k) & \cdots & P_k(k) \end{bmatrix} \begin{bmatrix} 1 \\ z^{-1} \\ z^{-2} \\ z^{-3} \\ z^{-4} \\ \vdots \\ z^{-k} \end{bmatrix} \quad (3.26)$$

หรือ

$$\begin{bmatrix} X_0 \\ X_1 \\ X_2 \\ X_3 \\ X_4 \\ \vdots \\ X_k \end{bmatrix} = \begin{bmatrix} 1 & 0 & 0 & 0 & 0 & 0 & \cdots & 0 \\ 1 & -1 & 0 & 0 & 0 & 0 & \cdots & 0 \\ 1 & -2 & 1 & 0 & 0 & 0 & \cdots & 0 \\ 1 & -3 & 3 & -1 & 0 & 0 & \cdots & 0 \\ 1 & -4 & 6 & -4 & 1 & 0 & \cdots & 0 \\ \vdots & \vdots & \vdots & \vdots & \vdots & \vdots & \ddots & \vdots \\ 1 & P_1(k) & P_2(k) & P_3(k) & P_4(k) & P_5(k) & \cdots & P_k(k) \end{bmatrix} \begin{bmatrix} x(n) \\ x(n-1) \\ x(n-2) \\ x(n-3) \\ x(n-4) \\ \vdots \\ x(n-k) \end{bmatrix} \quad (3.27)$$

ค่าสัมประสิทธิ์ปาสคาล  $X_i$  สามารถคำนวณได้จากสมการที่ (3.27) กล่าวคือค่าสัมประสิทธิ์ปาสคาล  $X_i$  ได้จากการแปลงปาสคาลไม่ต่อเนื่อง (DPT) ของเวกเตอร์อินพุต  $\mathbf{x}$  เมื่อ  $\mathbf{x}^T = [x(n) \ x(n-1) \ x(n-2) \ \dots \ x(n-k)]$  โดยปกติแล้วการคำนวณด้วยวิธีการแปลงเมทริกซ์จะต้องใช้การคูณ (multiplications) และการบวก (additions) ซึ่งจำนวนของการคูณและการบวกจะขึ้นอยู่กับมิติ

เอกสารนี้เป็นเอกสารที่สงวนเวลาสำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปเผยแพร่โดยไม่ได้รับอนุญาต  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


(dimension) ของเมทริกซ์ที่นำมาดำเนินการคำนวณ ในหัวข้อนี้จะนำเสนอวิธีการแยกตัวประกอบ (factorizing) ของเมทริกซ์การแปลงปาสคาล  $\mathbf{P}$  ให้อยู่ในรูปของ  $\{1, 0, -1\}$  นั่นคือจะทำให้การดำเนินการคำนวณด้วยวิธีการแปลงเมทริกซ์ด้วยเมทริกซ์การแปลงปาสคาล  $\mathbf{P}$  ปราศจากการคูณคงเหลือเพียงการบวกเท่านั้น ดังนั้นการก่อให้เกิดวงจรฮาร์ดแวร์สำหรับเมทริกซ์การแปลงปาสคาล  $\mathbf{P}$  สามารถออกแบบได้อย่างมีประสิทธิภาพ ด้วยการแยกตัวประกอบให้เมทริกซ์การแปลงปาสคาล  $\mathbf{P}$  ทั้งหมดอยู่ในรูปเมทริกซ์ไบนารี โดยให้หน่วยการคำนวณนี้เรียกว่าบัตเตอร์ฟลายการแปลงปาสคาลไม่ต่อเนื่อง (butterfly unit of DPT) เพื่อให้สามารถเข้าใจได้ง่ายขึ้นหากพิจารณาเมทริกซ์การแปลงปาสคาล  $\mathbf{P}$  ที่มีมิติขนาด  $2 \times 2$  ซึ่งเราสามารถจะกำหนดให้เป็น  $\mathbf{P}_2$  (ตัวเลขห้อย 2 คือขนาดของมิติ) จะได้ว่า

$$\mathbf{P}_2 = \begin{bmatrix} 1 & 0 \\ 1 & -1 \end{bmatrix}$$

และจากสมการที่ (3.27) เราจะได้

$$\begin{bmatrix} X_0 \\ X_1 \end{bmatrix} = \begin{bmatrix} 1 & 0 \\ 1 & -1 \end{bmatrix} \begin{bmatrix} x(n) \\ x(n-1) \end{bmatrix}$$

จากสมการเมทริกซ์ข้างต้น เราสามารถสร้างเป็นกราฟการไหลของข้อมูล (data flow graph) ดังรูปที่ 3.12



รูปที่ 3.12 บัตเตอร์ฟลายการแปลงปาสคาลไม่ต่อเนื่อง (butterfly unit of DPT)

กราฟการไหลของข้อมูล (data flow graph) เราจะเรียกว่าเรียกว่าบัตเตอร์ฟลายการแปลงปาสคาลไม่ต่อเนื่อง (butterfly unit of DPT) [28] และหลักการพื้นฐานนี้เราจะนำไปสร้างเป็นโครงสร้างวงจรส่วนหน้าชนิดขนานสำหรับวงจรส่วนหน้าของวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนปาสคาลอันดับ  $k$  ใดๆ วิธีการแยกตัวประกอบ (factorizing) ของเมทริกซ์การแปลงปาสคาล  $\mathbf{P}$  ให้อยู่ในรูปของ  $\{1, 0, -1\}$  อาศัยบนพื้นฐานของการกำจัดของเกาส์ (Gaussian elimination) ใน [29] ซึ่งหลักการของเมทริกซ์การกำจัด (elimination matrix) ใน [29] ได้ถูก

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

นำมาใช้เพื่อแยกตัวประกอบที่อยู่ในเมทริกซ์ปาสคาล โดยเมทริกซ์ปาสคาลที่นำเสนอใน [29] จะแตกต่างกันกับการสร้างเมทริกซ์การแปลงปาสคาล  $\mathbf{P}$  ที่นำเสนอใน [28] คือเมทริกซ์การกำจัด  $\mathbf{E}$  ที่ใช้สำหรับเมทริกซ์การแปลงปาสคาล  $\mathbf{P}$  ใน [29] จะมีสมาชิกภายในเมทริกซ์คือ  $E_{0,0}=1$ ,  $E_{x,x}=-1$  และ  $E_{x,x-1}=1$  ส่วนสมาชิกที่เหลือมีค่าเป็น 0 ในที่นี้จะแสดงตัวอย่างเมทริกซ์การกำจัด  $\mathbf{E}$  ที่มีมิติขนาด  $4 \times 4$  ซึ่งเราสามารถจะกำหนดให้เป็น  $\mathbf{E}_2$  (ตัวเลขห้อย 4 คือขนาดของมิติ) จะได้

$$\mathbf{E}_4 = \begin{bmatrix} E_{0,0} & E_{0,1} & E_{0,2} & E_{0,3} \\ E_{1,0} & E_{1,1} & E_{1,2} & E_{1,3} \\ E_{2,0} & E_{2,1} & E_{2,2} & E_{2,3} \\ E_{3,0} & E_{3,1} & E_{3,2} & E_{3,3} \end{bmatrix}$$

$$\mathbf{E}_4 = \begin{bmatrix} 1 & 0 & 0 & 0 \\ 1 & -1 & 0 & 0 \\ 0 & 1 & -1 & 0 \\ 0 & 0 & 1 & -1 \end{bmatrix}$$

สำหรับตัวอย่างที่จะนำมาพิจารณาเพื่อให้เข้าใจถึงวิธีการแยกตัวประกอบ (factorizing) ของเมทริกซ์การแปลงปาสคาล  $\mathbf{P}$  จะยกตัวอย่างเป็นวงจรรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนปาสคาลอันดับสาม ดังนั้นที่มาของโครงสร้างวงจรรองส่วนหน้าชนิดขนานแสดงขั้นตอนได้ในตัวอย่างที่ 3.2

ตัวอย่างที่ 3.2 กำหนดให้เมทริกซ์การแปลงปาสคาล  $\mathbf{P}$  ที่มีมิติขนาด  $4 \times 4$  สามารถแสดงขั้นตอนวิธีการแยกตัวประกอบ (factorizing) ของเมทริกซ์การแปลงปาสคาล  $\mathbf{P}$  ขั้นตอนที่ 1

$$\mathbf{E}_4 \mathbf{P}_4 = \begin{bmatrix} 1 & 0 & 0 & 0 \\ 1 & -1 & 0 & 0 \\ 0 & 1 & -1 & 0 \\ 0 & 0 & 1 & -1 \end{bmatrix} \begin{bmatrix} 1 & 0 & 0 & 0 \\ 1 & -1 & 0 & 0 \\ 1 & -2 & 1 & 0 \\ 1 & -3 & 3 & -1 \end{bmatrix}$$

$$= \begin{bmatrix} 1 & 0 & 0 & 0 \\ 0 & 1 & 0 & 0 \\ 0 & 1 & -1 & 0 \\ 0 & 1 & -2 & 1 \end{bmatrix}$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$\mathbf{E}_4 \mathbf{P}_4 = \begin{bmatrix} 1 & 0 \\ 0 & \mathbf{P}_3 \end{bmatrix}$$

ขั้นตอนที่ 2

$$\begin{bmatrix} 1 & 0 \\ 0 & \mathbf{E}_3 \end{bmatrix} \begin{bmatrix} 1 & 0 \\ 0 & \mathbf{P}_3 \end{bmatrix} = \begin{bmatrix} 1 & 0 & 0 & 0 \\ 0 & 1 & 0 & 0 \\ 0 & 1 & -1 & 0 \\ 0 & 0 & 1 & -1 \end{bmatrix} \begin{bmatrix} 1 & 0 & 0 & 0 \\ 0 & 1 & 0 & 0 \\ 0 & 1 & -1 & 0 \\ 0 & 1 & -2 & 1 \end{bmatrix}$$

$$= \begin{bmatrix} 1 & 0 & 0 & 0 \\ 0 & 1 & 0 & 0 \\ 0 & 0 & 1 & 0 \\ 0 & 0 & 1 & -1 \end{bmatrix}$$

$$\begin{bmatrix} 1 & 0 \\ 0 & \mathbf{E}_3 \end{bmatrix} \begin{bmatrix} 1 & 0 \\ 0 & \mathbf{P}_3 \end{bmatrix} = \begin{bmatrix} 1 & 0 & 0 \\ 0 & 1 & 0 \\ 0 & 0 & \mathbf{P}_2 \end{bmatrix}$$

ขั้นตอนที่ 3

$$\begin{bmatrix} 1 & 0 & 0 \\ 0 & 1 & 0 \\ 0 & 0 & \mathbf{E}_2 \end{bmatrix} \begin{bmatrix} 1 & 0 & 0 \\ 0 & 1 & 0 \\ 0 & 0 & \mathbf{P}_2 \end{bmatrix} = \begin{bmatrix} 1 & 0 & 0 & 0 \\ 0 & 1 & 0 & 0 \\ 0 & 0 & 1 & 0 \\ 0 & 0 & 1 & -1 \end{bmatrix} \begin{bmatrix} 1 & 0 & 0 & 0 \\ 0 & 1 & 0 & 0 \\ 0 & 0 & 1 & 0 \\ 0 & 0 & 1 & -1 \end{bmatrix}$$

$$= \begin{bmatrix} 1 & 0 & 0 & 0 \\ 0 & 1 & 0 & 0 \\ 0 & 0 & 1 & 0 \\ 0 & 0 & 0 & 1 \end{bmatrix}$$

$$\begin{bmatrix} 1 & 0 & 0 \\ 0 & 1 & 0 \\ 0 & 0 & \mathbf{E}_2 \end{bmatrix} \begin{bmatrix} 1 & 0 & 0 \\ 0 & 1 & 0 \\ 0 & 0 & \mathbf{P}_2 \end{bmatrix} = \mathbf{I} ; \text{เมทริกซ์เอกลักษณ์}$$

จากผลลัพธ์ในขั้นตอนที่ 1, ขั้นตอนที่ 2 และขั้นตอนที่ 3 เราจะได้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$\begin{bmatrix} 1 & 0 & 0 \\ 0 & 1 & 0 \\ 0 & 0 & \mathbf{E}_2 \end{bmatrix} \begin{bmatrix} 1 & 0 \\ 0 & \mathbf{E}_3 \end{bmatrix} \mathbf{E}_4 \mathbf{P}_4 = \mathbf{I} \quad (3.28)$$

$$\therefore \mathbf{P}_4 = \mathbf{E}_4^{-1} \begin{bmatrix} 1 & 0 \\ 0 & \mathbf{E}_3 \end{bmatrix}^{-1} \begin{bmatrix} 1 & 0 & 0 \\ 0 & 1 & 0 \\ 0 & 0 & \mathbf{E}_2 \end{bmatrix}^{-1} \quad (3.29)$$

ดังนั้นการแยกตัวประกอบ (factorizing) ของเมทริกซ์การแปลงปาสคาล  $\mathbf{P}_4$  (มิติขนาด  $4 \times 4$ ) ให้อยู่ในรูปของเมทริกซ์ไบนารี (binary matrices) จะได้

$$\mathbf{P}_4 = \begin{bmatrix} 1 & 0 & 0 & 0 \\ 1 & -1 & 0 & 0 \\ 1 & -2 & 1 & 0 \\ 1 & -2 & 3 & -1 \end{bmatrix} = \underbrace{\begin{bmatrix} 1 & 0 & 0 & 0 \\ 1 & -1 & 0 & 0 \\ 1 & -1 & -1 & 0 \\ 1 & -1 & -1 & -1 \end{bmatrix}}_{\text{stage 3}} \underbrace{\begin{bmatrix} 1 & 0 & 0 & 0 \\ 0 & 1 & 0 & 0 \\ 0 & 1 & -1 & 0 \\ 0 & 1 & -1 & -1 \end{bmatrix}}_{\text{stage 2}} \underbrace{\begin{bmatrix} 1 & 0 & 0 & 0 \\ 1 & -1 & 0 & 0 \\ 0 & 1 & 0 & 0 \\ 0 & 0 & 1 & -1 \end{bmatrix}}_{\text{stage 1}} \quad (3.30)$$

ในสมการที่ (3.30) จะเห็นได้ว่าเมทริกซ์การแปลงปาสคาล  $\mathbf{P}_4$  อยู่ในรูปของไบนารีเมทริกซ์ผกผัน ดังนั้นจากคุณสมบัติที่กล่าวไว้ในหัวข้อที่ 3.1 เมทริกซ์การแปลงปาสคาล  $\mathbf{P}_4^{-1} = \mathbf{P}_4$  จาก [30-31] และจากสมการที่ (3.28) เราจะได้

$$\mathbf{P}_4^{-1} = \mathbf{P}_4 = \begin{bmatrix} 1 & 0 & 0 \\ 0 & 1 & 0 \\ 0 & 0 & \mathbf{E}_2 \end{bmatrix} \begin{bmatrix} 1 & 0 \\ 0 & \mathbf{E}_3 \end{bmatrix} \mathbf{E}_4 \quad (3.31)$$

จากสมการที่ (3.31) เราจะได้ทางเลือกอีกทางสำหรับการสร้างโครงสร้างชนิดขนาน (parallel-type structure) ของวงจรส่วนหน้าสำหรับวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนปาสคาล ด้วยวิธีการคำนวณที่ปราศจากเมทริกซ์ผกผัน ซึ่งเราสามารถแยกตัวประกอบของเมทริกซ์การแปลงปาสคาล  $\mathbf{P}_4$  ได้ดังนี้

$$\mathbf{P}_4 = \begin{bmatrix} 1 & 0 & 0 & 0 \\ 1 & -1 & 0 & 0 \\ 1 & -2 & 1 & 0 \\ 1 & -3 & 3 & -1 \end{bmatrix} = \underbrace{\begin{bmatrix} 1 & 0 & 0 & 0 \\ 0 & 1 & 0 & 0 \\ 0 & 0 & 1 & 0 \\ 0 & 0 & 1 & -1 \end{bmatrix}}_{\text{stage 3}} \underbrace{\begin{bmatrix} 1 & 0 & 0 & 0 \\ 0 & 1 & 0 & 0 \\ 0 & 1 & -1 & 0 \\ 0 & 0 & 1 & -1 \end{bmatrix}}_{\text{stage 2}} \underbrace{\begin{bmatrix} 1 & 0 & 0 & 0 \\ 1 & -1 & 0 & 0 \\ 0 & 1 & 0 & 0 \\ 0 & 0 & 1 & -1 \end{bmatrix}}_{\text{stage 1}}$$


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ดังนั้นจากตัวอย่างที่แสดงการแยกตัวประกอบของเมทริกซ์การแปลงปาสคาล  $\mathbf{P}_4$  จะสามารถคำนวณและออกแบบโครงสร้างวงจรส่วนหน้าชนิดขนานสำหรับวงจรส่วนหน้าของวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนปาสคาลอันดับสามได้ดังนี้

$$\begin{bmatrix} X_0 \\ X_1 \\ X_2 \\ X_3 \end{bmatrix} = \begin{bmatrix} 1 & 0 & 0 & 0 \\ 1 & -1 & 0 & 0 \\ 1 & -2 & 1 & 0 \\ 1 & -3 & 3 & -1 \end{bmatrix} \begin{bmatrix} x(n) \\ x(n-1) \\ x(n-2) \\ x(n-3) \end{bmatrix}$$

$$\begin{bmatrix} X_0 \\ X_1 \\ X_2 \\ X_3 \end{bmatrix} = \underbrace{\begin{bmatrix} 1 & 0 & 0 & 0 \\ 0 & 1 & 0 & 0 \\ 0 & 0 & 1 & 0 \\ 0 & 0 & 0 & -1 \end{bmatrix}}_{\text{stage3}} \underbrace{\begin{bmatrix} 1 & 0 & 0 & 0 \\ 0 & 1 & 0 & 0 \\ 0 & 1 & -1 & 0 \\ 0 & 0 & 1 & -1 \end{bmatrix}}_{\text{stage2}} \underbrace{\begin{bmatrix} 1 & 0 & 0 & 0 \\ 1 & -1 & 0 & 0 \\ 0 & 1 & -1 & 0 \\ 0 & 0 & 1 & -1 \end{bmatrix}}_{\text{stage1}} \begin{bmatrix} x(n) \\ x(n-1) \\ x(n-2) \\ x(n-3) \end{bmatrix}$$

ซึ่งวิธีการคำนวณด้วยการแยกตัวประกอบของเมทริกซ์การแปลงปาสคาล  $\mathbf{P}_4$  สามารถสร้างเป็นโครงสร้างวงจรส่วนหน้าชนิดขนานสำหรับวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนปาสคาลอันดับสามได้ดังรูปที่ 3.13




รูปที่ 3.13 ตัวอย่างโครงสร้างวงจรส่วนหน้าชนิดขนานสำหรับวงจรส่วนหน้าสำหรับวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนปาสคาลอันดับสาม

จะเห็นได้ว่าวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนปาสคาล จะมีความสัมพันธ์กับมิติขนาด (dimension) ของเมทริกซ์การแปลงปาสคาล  $\mathbf{P}$  คือ  $(k+1) \times (k+1)$  เมื่ออันดับ  $k$  คืออันดับใดๆ ของวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนปาสคาล และสามารถแสดงได้

ดังแสดงแผนผังโครงสร้างวงจรส่วนหน้าชนิดขนานสำหรับวงจรกรองสัญญาณปรับค่าความหน่วงเป็น

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นิยมนำไปเผยแพร่โดยไม่ได้รับอนุญาต  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เศษส่วนพหุนามอันดับใดๆ ได้ดังรูปที่ 3.14 ส่วนรายละเอียดแสดงของโครงสร้างวงจรส่วนหน้าชนิดขนานสำหรับวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนพหุนามอันดับใดๆ แสดงในรูปที่ 3.15




รูปที่ 3.14 แผนผังโครงสร้างชนิดขนานสำหรับวงจรส่วนหน้าของวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนพหุนามอันดับใดๆ

เมื่อพิจารณาในรูปที่ 3.15 รายละเอียดของโครงสร้างวงจรส่วนหน้าชนิดขนานสำหรับของวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนพหุนามอันดับใดๆ จะเห็นได้ว่าโครงสร้างภายในของวงจรกรองสัญญาณชนิดนี้ปราศจากวงจรรคูณ (multiplier) ต้องการใช้เพียงวงจรรวม (adder) ซึ่งในที่นี้วงจรรวมหมายถึงรวมทั้งวงจรรวม (addition) และหากพิจารณาถึงความซับซ้อนในการคำนวณ (computational complexity) โครงสร้างชนิดนี้ก็จะมีเพียงแค่จำนวนการบวก (number of adder) ซึ่งเราสามารถสรุปความซับซ้อนในการคำนวณของโครงสร้างวงจรส่วนหน้าชนิดขนานได้ดังนี้

$$\text{จำนวนการบวก (number of additions)} = \frac{k(k+1)}{2}$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

โครงสร้างวงจรส่วนหน้าชนิดขนานสำหรับวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนปาสคาลมีความต้องการใช้วงจรบวก (addition) มากกว่าโครงสร้างชนิดต่อเรียง โดยโครงสร้างวงจรส่วนหน้าชนิดต่อเรียงจะให้ผลดีกับวงจรหากต้องการประหยัดทรัพยากรในการสร้างของวงจรกรองสัญญาณ แต่หากต้องการความเร็วในการทำงานของวงจรกรองสัญญาณ โครงสร้างวงจรส่วนหน้าชนิดขนานสามารถประมวลผลได้เร็วกว่าโครงสร้างวงจรส่วนหน้าชนิดต่อเรียง ซึ่งจะแสดงให้เห็นอย่างชัดเจนในเนื้อหาบทที่ 4 อย่างไรก็ตามในเนื้อหานี้สามารถแสดงให้เห็นได้ว่าวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนปาสคาลเป็นวงจรกรองสัญญาณที่สามารถเลือกโครงสร้างวงจรส่วนหน้าได้สองชนิด ซึ่งก็คือโครงสร้างวงจรส่วนหน้าชนิดต่อเรียงและโครงสร้างวงจรส่วนหน้าชนิดขนาน



รูปที่ 3.15 รายละเอียดแสดงของโครงสร้างวงจรส่วนหน้าชนิดขนานสำหรับวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนปาสคาลอันดับใดๆ

### 3.6 วงจรส่วนหลังสำหรับวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนปาสคาล

วงจรส่วนหลังสำหรับวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนปาสคาล (back-end of Pascal VFD Filter) จะเป็นส่วนที่ใช้สำหรับปรับเปลี่ยนความหน่วงของวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนปาสคาล โดยจะสามารถปรับเปลี่ยนค่าความหน่วงเป็นเศษส่วนได้

ทันทีทันใด (online fractional-delay tuning) วงจรส่วนหลังสำหรับวงจรกรองสามารถสร้างได้โดยเอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

นำสมการที่ (3.20) โดยอินพุตของวงจรส่วนหลังได้มาจากเอาต์พุตของวงจรส่วนหน้า นั่นคือค่าสัมประสิทธิ์ปาสคาล  $X_i$  ที่เข้าไปยังวงจรส่วนหลังจากสมการที่ (3.20)

$$x(n-D) = y(n) = \sum_{i=0}^k P_i(D)X_i$$

กระจายรูปสมการได้เอาต์พุตดังนี้

$$y(n) = P_0(D)X_0 + P_1(D)X_1 + P_2(D)X_2 + \dots + P_{k-1}(D)X_{k-1} + P_k(D)X_k \quad (3.32)$$

จากสมการที่ (3.21) ค่าสัมประสิทธิ์ปาสคาลความหน่วงปาสคาล  $P_i(D)$  และนิยามค่า falling factorial power  $D^{(i)}$  จะได้เอาต์พุต  $y(n) = x(n-D)$  ของวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนปาสคาลอันดับใดๆ ได้ดังนี้

$$y(n) = X_0 - DX_1 + \frac{1}{2}D(D-1)X_2 + \dots + \frac{(-1)^{k-1}}{(k-1)!}D(D-1)(D-2)\dots(D-k+2)X_{k-1} + \frac{(-1)^k}{k!}D(D-1)(D-2)\dots(D-k+1)X_k \quad (3.33)$$


ลำดับต่อมาเราสามารถจัดรูปของสมการเอาต์พุต  $y(n)$  ได้ด้วยการใช้กฎของฮอร์เนอร์ (Horner's rule) เพื่อดึงพจน์การคูณร่วมนั้นคือ

$$\begin{aligned} y(n) &= X_0 + D \left[ -X_1 + \frac{1}{2}(D-1)X_2 + \dots + \frac{(-1)^{k-1}}{(k-1)!}(D-1)(D-2)\dots(D-k+2)X_{k-1} \right. \\ &\quad \left. + \frac{(-1)^k}{k!}(D-1)(D-2)\dots(D-k+1)X_k \right] \\ &= X_0 + D \left[ -X_1 + \frac{(D-1)}{2} \left[ X_2 + \dots + \frac{(-1)^{k-1}}{(k-1)!}(D-2)\dots(D-k+2)X_{k-1} \right. \right. \\ &\quad \left. \left. + \frac{(-1)^k}{k!}(D-2)\dots(D-k+1)X_k \right] \right] \end{aligned}$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$y(n) = X_0 + D \left[ -X_1 + \frac{(D-1)}{2} \left[ X_2 + \dots + \frac{(D-k-2)}{k-1} [(-1)^{k-1} X_{k-1} + (-1)^k \frac{(D-k-1)}{k} X_k] \dots \right] \right] \quad (3.34)$$

ในสมการที่ (3.34) ก็คือวงจรส่วนหลังสำหรับวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนปาสคาลอันดับใดๆ ดังนั้นจากสมการที่ (3.34) เราสามารถสร้างเป็นโครงสร้างวงจรส่วนหลังสำหรับวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนปาสคาลอันดับใดๆ ได้ดังรูปที่ 3.16



**รูปที่ 3.16** วงจรส่วนหลังสำหรับวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนปาสคาลอันดับใดๆ


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เมื่อพิจารณาในรูปที่ 3.16 รายละเอียดโครงสร้างของวงจรส่วนหลังสำหรับวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนปาสคาลอันดับใดๆ จะเห็นได้ว่าโครงสร้างภายในของวงจรกรองสัญญาณส่วนนี้ประกอบด้วยวงจรถคูณ (multiplier) และวงจรรวม (adder) ดังนั้นเราสามารถสรุปความซับซ้อนในการคำนวณ (computational complexity) ของโครงสร้างวงจรส่วนหลังชนิดขนานได้ดังนี้

$$\text{จำนวนการคูณ (number of multiplications)} = 3k - 3$$


$$\text{จำนวนการบวก (number of additions)} = 2k - 1$$

จากเนื้อหาที่แสดงมาทั้งหมดในบทนี้ทำให้เราได้วงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนแบบใหม่ที่เราเรียกว่าวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนปาสคาล โดยกลไกภายในจะแยกเป็น 2 ระบบซึ่งเราเรียกระบบส่วนแรกว่าวงจรส่วนหน้าของวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนปาสคาล (front-end of Pascal VFD filter) และวงจรส่วนหลังของวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนปาสคาล (back-end of Pascal VFD filter) โดยวงจรส่วนหน้าจะสามารถแบ่งออกได้เป็น 2 ชนิดคือโครงสร้างวงจรส่วนหน้าชนิดต่อเรียงและโครงสร้างวงจรส่วนหน้าชนิดขนาน ส่วนวงจรส่วนหลังของโครงสร้างทั้งสองชนิดจะเหมือนกัน ในรูปที่ 3.17 และรูปที่ 3.18 แสดงโครงสร้างชนิดต่อเรียงและโครงสร้างชนิดขนานของวงจรรวมกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนปาสคาลอันดับห้าตามลำดับ และเมื่อพิจารณาความซับซ้อนในการคำนวณ จะเห็นได้ว่าโครงสร้างชนิดต่อเรียงสำหรับวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนปาสคาลอันดับห้ามีความต้องการวงจรถคูณ (multiplier) จำนวน 12 ตัว และวงจรรวม (adder) จำนวน 14 ตัว ส่วนโครงสร้างชนิดขนานสำหรับวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนปาสคาลอันดับห้ามีความต้องการวงจรถคูณ (multiplier) จำนวน 12 ตัว และวงจรรวม (adder) จำนวน 24 ตัว



**รูปที่ 3.17** โครงสร้างชนิดต่อเรียงสำหรับวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนปาสคาลอันดับห้า

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์ไว้สำหรับใช้เพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3.18 โครงสร้างชนิดขนานสำหรับวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนปาสคาลอันดับห้า

สำหรับที่อันดับใดๆ ของโครงสร้างชนิดต่อเรียงของวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนปาสคาลสามารถแสดงความซับซ้อนในการคำนวณที่อันดับใดๆ ได้ดังนี้

$$\text{จำนวนการคูณ (number of multiplications)} = 3k - 3$$

$$\text{จำนวนการบวก (number of additions)} = 3k - 1$$

และสำหรับที่อันดับใดๆ ของโครงสร้างชนิดขนานสำหรับวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนปาสคาลสามารถแสดงความซับซ้อนในการคำนวณที่อันดับใดๆ ได้ดังนี้

$$\text{จำนวนการคูณ (number of multiplications)} = 3k - 3$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$\text{จำนวนการบวก (number of additions)} = \frac{k^2 + 5k - 2}{2}$$

และเมื่อพิจารณาความซับซ้อนในการคำนวณของวงจรรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนปาสคาลที่อันดับใดๆ โครงสร้างชนิดต่อเรียงจะให้ความซับซ้อนในการคำนวณที่ต่ำกว่า โครงสร้างชนิดขนานคือใช้วงจรคูณที่น้อยกว่า แต่หากพิจารณาถึงความเร็วในการทำงานช่วงเริ่มต้นของระบบแล้วโครงสร้างชนิดขนานจะสามารถเข้าสู่ระบบที่จำนวนสัญญาณนาฬิกา (clock) ที่น้อยกว่า ซึ่งจะอธิบายบทถัดไป



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## ผลการวิเคราะห์วงจรกรองสัญญาณปรับค่าความหน่วงเป็น เศษส่วนปาสคาล

### 4.1 ผลการวิเคราะห์ความซับซ้อนในการคำนวณของวงจรกรองสัญญาณปรับค่า ความหน่วงเป็นเศษส่วนปาสคาล

ในหัวข้อนี้เป็นการเปรียบเทียบความซับซ้อนในการคำนวณของโครงสร้างของวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนปาสคาลกับโครงสร้างของวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนอื่นๆ ที่ได้นำเสนอในบทที่ 2 ซึ่งโครงสร้างทั้งหมดก็คือวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนชนิดลากรานจ์ (Lagrange-type VFD filter) ที่ได้นำเสนอโครงสร้างของวงจรกรองสัญญาณที่แตกต่างกัน โดยวงจรกรองสัญญาณที่นำมาเปรียบเทียบจะเป็นโครงสร้างที่นิยมใช้ในวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนก็คือโครงสร้างแฟร์โรวีได้แก่ โครงสร้างแฟร์โรวีสำหรับวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนชนิดลากรานจ์ [2] โครงสร้างแฟร์โรวีดัดแปลงสำหรับวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนชนิดลากรานจ์ [12-14] ส่วนโครงสร้างอื่นๆ ที่ไม่ใช่โครงสร้างแฟร์โรวีได้แก่ โครงสร้างการสเกลค่าสัมประสิทธิ์สำหรับวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วน [22] โครงสร้างมอดูลาร์สำหรับวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วน [23] โดยการวิเคราะห์ความซับซ้อนในการคำนวณสามารถพิจารณาได้จากจำนวนการคูณ (number of multiplication) และจำนวนการบวก (number of addition) ที่มีความสัมพันธ์กับอันดับของวงจรกรองสัญญาณ  $k$  สามารถแสดงได้ดังตารางที่ 4.1 ที่จะแสดงความซับซ้อนในการคำนวณของวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนชนิดต่างๆ ที่อันดับใดๆ

จากตารางที่ 4.1 จะเห็นได้ว่าโครงสร้างแฟร์โรวีสำหรับวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนชนิดลากรานจ์และโครงสร้างแฟร์โรวีสำหรับวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนชนิดลากรานจ์ด้วยเมทริกซ์การแปลงจะมีจำนวนการคูณและจำนวนการบวกที่ไม่เป็นเชิงเส้น กล่าวคือเมื่อพิจารณาถึงความสัมพันธ์กับอันดับของวงจรกรองสัญญาณ  $k$  แล้วจะพบว่าเมื่ออันดับของวงจรกรองสัญญาณมากขึ้นจะทำให้อัตราการเพิ่มจำนวนของวงจรการคูณและจำนวนการบวกมากขึ้นแบบไม่เป็นเชิงเส้น กล่าวคืออยู่ในรูปของอันดับของวงจรกรองสัญญาณยกกำลังสอง ส่วนโครงสร้างมอดูลาร์สำหรับวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนและโครงสร้างการสเกลค่าสัมประสิทธิ์สำหรับวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนจะมีจำนวนการคูณและวงจรวกเป็นเชิงเส้น นั่นคือเมื่ออันดับของวงจรกรองสัญญาณเพิ่มมากขึ้นจะทำให้อัตราการเพิ่มจำนวนของวงจรการคูณและจำนวนการบวกอยู่ในระดับที่ต่ำกว่าโครงสร้างแฟร์โรวี ส่วน

โครงสร้างวงจรรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนปาสคาลที่ได้นำเสนอในวิทยานิพนธ์นี้จะพิจารณาความซับซ้อนในการคำนวณแบ่งออกตามลักษณะโครงสร้างวงจรรองส่วนหน้าได้เป็นสองโครงสร้างคือ โครงสร้างชนิดต่อเรียงและโครงสร้างชนิดขนาน


**ตารางที่ 4.1** ความซับซ้อนในการคำนวณของวงจรรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนชนิดต่างๆ ที่อันดับใดๆ

วงจรรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วน	จำนวนการคูณ	จำนวนการบวก
โครงสร้างแฟร์โรว์ [2]	$k^2 + 2k$	$k^2 + k$
โครงสร้างแฟร์โรว์ดัดแปลง [12-14]		
<ul style="list-style-type: none"> <li>• อันดับคี่</li> </ul>	$\frac{k^2 + 4k + 1}{2}$	$\frac{k^2 + 4k + 1}{2}$
<ul style="list-style-type: none"> <li>• อันดับคู่</li> </ul>	$\frac{k^2 + 3k}{2}$	$\frac{k^2 + 3k}{2}$
โครงสร้างมอดูลาร์ [22]	$3k - 3$	$3k - 1$
โครงสร้างการสเกลค่าสัมประสิทธิ์ [23]	$5k - 1$	$2k + 1$
โครงสร้างวงจรรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนปาสคาล		
<ul style="list-style-type: none"> <li>• โครงสร้างชนิดต่อเรียง</li> </ul>	$3k - 3$	$3k - 1$
<ul style="list-style-type: none"> <li>• โครงสร้างชนิดขนาน</li> </ul>	$3k - 3$	$\frac{k^2 + 5k - 2}{2}$

ซึ่งในตารางที่ 4.1 จะเห็นได้ว่าโครงสร้างทั้งสองชนิดสำหรับวงจรรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนปาสคาลมีจำนวนการคูณที่เท่ากันและอัตราการเพิ่มขึ้นของจำนวนการคูณเมื่ออันดับของวงจรรองสัญญาณเพิ่มมากขึ้นจะเป็นเชิงเส้น ส่วนจำนวนการบวกของโครงสร้างทั้งสองชนิดจะไม่เท่ากัน โดยโครงสร้างชนิดต่อเรียงจะเป็นเชิงเส้น ส่วนโครงสร้างชนิดขนานอัตราการเอกสการนี้เป็นเอกสการที่สวมนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เพิ่มจำนวนการบวกจะไม่เป็นเชิงเส้น ซึ่งหากพิจารณาถึงพื้นฐานกระบวนการทำงานของวงจรรวมและวงจรวกในระบบเชิงเลข จะพบว่าวงจรรวมจะมีกระบวนการทำงานที่ซับซ้อนกว่าวงจรวกมาก ดังนั้นในวงจรรองสัญญาณเชิงเลขมักจะให้ความสำคัญของความซับซ้อนในการคำนวณที่จำนวนการคูณมากกว่าจำนวนการบวก แต่ไม่ใช่ว่าเมื่อพิจารณาความซับซ้อนในการคำนวณของวงจรรองสัญญาณแล้วจะไม่พิจารณาจำนวนการบวกเลย ถึงกระนั้นจำนวนการบวกในโครงสร้างของวงจรรองสัญญาณก็ยังมีผลกับความซับซ้อนของวงจรรองสัญญาณเช่นกัน


จากตารางที่ 4.1 เพื่อให้สามารถพิจารณาความซับซ้อนในการคำนวณได้ง่ายขึ้น ในรูปที่ 4.1 และรูปที่ 4.2 แสดงตัวอย่างเส้นกราฟเปรียบเทียบจำนวนการคูณของวงจรรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนที่อันดับสองถึงอันดับสามสิบ และแสดงตัวอย่างเส้นกราฟเปรียบเทียบจำนวนการบวกของวงจรรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนที่อันดับสองถึงอันดับสามสิบตามลำดับ



รูปที่ 4.1 กราฟเปรียบเทียบจำนวนการคูณของวงจรรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนที่อันดับสองถึงอันดับสามสิบ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

โดยรูปที่ 4.1 เมื่อพิจารณาเส้นกราฟเปรียบเทียบจำนวนการคูณของวงจรรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนชนิดต่างๆ ที่อันดับของวงจรรองสัญญาณเท่ากัน โครงสร้างชนิดต่อเรียง และโครงสร้างชนิดขนานของวงจรรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนปาสคาลมีความต้องการใช้วงจรการคูณต่ำที่สุด และจะมีจำนวนเท่ากับโครงสร้างมอดูลาร์สำหรับวงจรรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วน ส่วนโครงสร้างการสเกลค่าสัมประสิทธิ์สำหรับวงจรรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนมีความต้องการใช้วงจรการคูณน้อยกว่าเป็นอันดับถัดมา



รูปที่ 4.2 กราฟเปรียบเทียบจำนวนการบวกของวงจรรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนที่อันดับสองถึงอันดับสามสิบ

ส่วนในรูปที่ 4.2 เมื่อพิจารณารูปกราฟเปรียบเทียบจำนวนการบวกของวงจรรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนชนิดต่างๆ ที่อันดับของวงจรรองสัญญาณเท่ากัน โครงสร้างการสเกลค่าสัมประสิทธิ์สำหรับวงจรรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนมีความต้องการใช้วงจรบวกต่ำที่สุด พิจารณาโครงสร้างชนิดต่อเรียงของวงจรรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนปาสคาล

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

มีความต้องการใช้วงจรบวกเท่ากันกับโครงสร้างมอดูลาร์สำหรับวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วน ส่วนโครงสร้างชนิดขนานของวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนปาสคาลมีความต้องการใช้วงจรบวกที่น้อยกว่าโครงสร้างแฟร์โรว์สำหรับวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนชนิดลากรานจ์


## 4.2 ผลการวิเคราะห์ความผิดพลาดชั่วขณะของวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนปาสคาล

จากหัวข้อที่ 4.1 พิจารณาความซับซ้อนในการคำนวณที่อันดับของวงจรกรองสัญญาณเท่ากัน โครงสร้างชนิดต่อเรียงสำหรับวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนปาสคาลและโครงสร้างมอดูลาร์สำหรับวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนมีความต้องการใช้วงจรคูณและวงจรบวกที่เท่ากัน ยิ่งไปกว่านั้นแล้วในรูปที่ 4.1 วงจรกรองสัญญาณทั้งสองมีความต้องการใช้วงจรการคูณที่ต่ำที่สุด แต่ใน [22] ได้กล่าวไว้ว่าโครงสร้างมอดูลาร์สำหรับวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนจะพบปัญหาในการใช้งาน เพราะเมื่ วงจรกรองสัญญาณดังกล่าวนำไปใช้งานแบบเวลาจริง (real-time) มีการปรับเปลี่ยนพารามิเตอร์ความหน่วง  $D$  ของวงจรกรองสัญญาณ สัญญาณเอาต์พุตของวงจรกรองสัญญาณนี้จะเกิดความผิดพลาดชั่วขณะ (transient error) ซึ่งอาจนำไปสู่ปัญหาในการนำไปใช้งานประมวลผลแบบเวลาจริง (real-time processing) หรือแบบออนไลน์ (online) ดังนั้นในหัวข้อนี้จะแสดงให้เห็นผลการทำงานของวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนปาสคาลทั้งสองชนิดคือโครงสร้างชนิดต่อเรียงและโครงสร้างชนิดขนานเมื่อมีการปรับเปลี่ยนพารามิเตอร์ความหน่วง  $D$  จะเป็นวงจรกรองสัญญาณที่ปราศจากความผิดพลาดชั่วขณะ (transient error free) และการเกิดความผิดพลาดชั่วขณะของโครงสร้างมอดูลาร์สำหรับวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วน ทั้งนี้เพื่อให้ง่ายต่อความเข้าใจจึงขออธิบายผลการวิเคราะห์จึงแยกเป็นหัวข้อย่อยตามโครงสร้างดังนี้

### 4.2.1 โครงสร้างมอดูลาร์สำหรับวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วน

โครงสร้างมอดูลาร์สำหรับวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วน เมื่อพิจารณาโครงสร้างจะพบว่าพารามิเตอร์ความหน่วงของวงจรกรองสัญญาณดังกล่าวจะเป็นผลคูณอยู่ในแต่ละภาค (stage) ดังรูปที่ 4.3 ทำให้มีผลต่อความผิดพลาดของสัญญาณเอาต์พุตของวงจรกรองสัญญาณได้ เพราะถ้ามีการปรับเปลี่ยนพารามิเตอร์ความหน่วงจะทำให้แต่ละภาคยังคงผลลัพธ์ที่เกิดจากพารามิเตอร์เก่าอยู่ชั่วขณะ กล่าวคือเกิดการค้างค่า (hold stage) ของแต่ละภาค (stage) อยู่ ถึงแม้จะมีการปรับเปลี่ยนพารามิเตอร์ความหน่วงใหม่แล้วก็ตาม ซึ่งเราจะเรียกว่าความผิดพลาด

ชั่วขณะ (transient error) โดยความผิดพลาดชั่วขณะจะหมดไปเมื่อไม่มีการปรับเปลี่ยนพารามิเตอร์ ความหวังและเวลาผ่านไป  $k + 1$  สัญญาณนาฬิกา



รูปที่ 4.3 โครงสร้างมอดูลาร์สำหรับวงจรกรองสัญญาณปรับค่าความหวังเป็นเศษส่วนอันดับสาม

พิจารณาตัวอย่างรูปที่ 4.3 แสดงโครงสร้างมอดูลาร์สำหรับวงจรกรองสัญญาณปรับค่าความหวังเป็นเศษส่วนอันดับสาม ในการวิเคราะห์ความผิดพลาดชั่วขณะในโครงสร้างของวงจรกรองสัญญาณดังกล่าวได้แสดงจุดค่าเอาต์พุตคือ โหนด A โหนด B และโหนด C และเมื่อทำการปรับเปลี่ยนพารามิเตอร์ความหวังสามารถหาสัญญาณเอาต์พุต  $y(n)$  ได้จากสมการที่ (4.1) และผลของสัญญาณเอาต์พุตที่โหนด A โหนด B และโหนด C แสดงได้ดังตารางที่ 4.2

$$y(n) = x(n) + \text{Node A} + \text{Node B} + \text{Node C} \quad (4.1)$$

จากตารางที่ 4.2 แสดงค่าเอาต์พุตโหนด A โหนด B และโหนด C เมื่อปรับเปลี่ยนพารามิเตอร์ความหวังของโครงสร้างมอดูลาร์สำหรับวงจรกรองสัญญาณปรับค่าความหวังเป็นเศษส่วนอันดับสาม โดยจะเห็นได้ว่าเริ่มต้นการทำงานตั้งแต่สัญญาณนาฬิกาที่ศูนย์ (clk 0) ถึงสัญญาณนาฬิกาที่ห้า (clk 5) กำหนดให้พารามิเตอร์ความหวังเป็น  $D_1$  ซึ่งสัญญาณเอาต์พุตที่สัญญาณนาฬิกาที่ห้า (clk 5) จะได้ค่าที่ถูกต้องแสดงได้ในสมการที่ (4.2) สาเหตุที่ทราบได้ว่าสัญญาณเอาต์พุตถูกต้องเพราะตั้งแต่เริ่มต้นการทำงานตั้งแต่สัญญาณนาฬิกาที่ศูนย์ (clk 0) ถึงสัญญาณนาฬิกาที่ห้า (clk 5) ที่สัญญาณนาฬิกาที่ห้า (clk 5) มีสมการเอาต์พุตที่คอซอลซึ่งสัญญาณอินพุตที่นำมาประมวลผลจะสัมพันธ์กับความเป็นจริงในการใช้งานประมวลผลแบบเวลาจริง (real-time)

$$y(n) = x(5) - D_1 [x(5) - x(4)] + \frac{(-D_1 + 1)}{2} [D_1 [-x(4) + 2x(3) - x(2)]] \\ + \frac{(-D_2 + 2)}{3} [D_1 [-x(3) + 3x(2) - 3x(1) + x(0)]] \quad (4.2)$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

**ตารางที่ 4.2** ค่าเอาต์พุตโหนด A โหนด B และโหนด C เมื่อปรับเปลี่ยนพารามิเตอร์ความหน่วงของโครงสร้างสัญญาณปรับค่าความหน่วงเป็นเศษส่วนอันดับสาม

Clk	Input	D	Node A	Node B	Node C
0	$x(0)$	$D_1$	$-D_1[x(0) - x(-1)]$	-	-
1	$x(1)$	$D_1$	$-D_1[x(1) - x(0)]$	$\frac{(-D_1+1)}{2}[-D_1[x(0) - x(-1)]]$	-
2	$x(2)$	$D_1$	$-D_1[x(2) - x(1)]$	$\frac{(-D_1+1)}{2}[D_1[-x(1) + 2x(0) - x(-1)]]$	$\frac{(-D_1+2)}{3}\left[\frac{(-D_1+1)}{2}[-D_1[x(0) - x(-1)]]\right]$
3	$x(3)$	$D_1$	$-D_1[x(3) - x(2)]$	$\frac{(-D_1+1)}{2}[D_1[-x(2) + 2x(1) - x(0)]]$	$\frac{(-D_1+2)}{3}\left[\frac{(-D_1+1)}{2}[D_1[-x(1) + x(0)]]\right]$
4	$x(4)$	$D_1$	$-D_1[x(4) - x(3)]$	$\frac{(-D_1+1)}{2}[D_1[-x(3) + 2x(2) - x(1)]]$	$\frac{(-D_1+2)}{3}\left[\frac{(-D_1+1)}{2}[D_1[-x(2) + 3x(1) - 3x(0) + x(-1)]]\right]$
5	$x(5)$	$D_1$	$-D_1[x(5) - x(4)]$	$\frac{(-D_1+1)}{2}[D_1[-x(4) + 2x(3) - x(2)]]$	$\frac{(-D_1+2)}{3}\left[\frac{(-D_1+1)}{2}[D_1[-x(3) + 3x(2) - 3x(1) + x(0)]]\right]$

**ตารางที่ 4.2** (ต่อ) ค่าเอาต์พุตที่โหนด A โหนด B และโหนด C เมื่อปรับเปลี่ยนพารามิเตอร์ความหน่วงของโครงสร้างสัญญาณปรับค่าความหน่วงเป็นเศษส่วนอันดับสาม

Clk	Input	D	Node A	Node B	Node C
6	$x(6)$	$D_2$	$-D_2[x(6) - x(5)]$	$\frac{(-D_2+1)}{2} [D_1[-x(5)+2x(4)-x(3)]]$	$\frac{(-D_2+2)}{3} \left[ \frac{(-D_1+1)}{2} [D_1[-x(4)+3x(3)-3x(2)+x(1)]] \right]$
7	$x(7)$	$D_2$	$-D_2[x(7) - x(6)]$	$\frac{(-D_2+1)}{2} \left[ [-D_2[x(6)-x(5)]] - [-D_2[x(5)-x(4)]] \right]$	$\left[ \frac{(-D_2+1)}{2} [D_1[-x(5)+2x(4)-x(3)]] \right] - \left[ \frac{(-D_1+1)}{2} [D_1[-x(4)+2x(2)-x(2)]] \right]$
8	$x(8)$	$D_2$	$-D_2[x(8) - x(7)]$	$\frac{(-D_2+1)}{2} [D_2[-x(7)+2x(6)-x(5)]]$	$\frac{(-D_2+2)}{3} \left[ \frac{(-D_2+1)}{2} [-D_2[x(6)-x(5)]] + [D_1[2x(5)-3x(4)+x(3)]] \right]$
9	$x(9)$	$D_2$	$-D_2[x(9) - x(8)]$	$\frac{(-D_2+1)}{2} [D_2[-x(8)+2x(7)-x(6)]]$	$\frac{(-D_2+2)}{3} \left[ \frac{(-D_2+1)}{2} [D_2[-x(7)+3x(6)-2x(5)] - D_1[x(5)-x(4)]] \right]$
10	$x(10)$	$D_2$	$-D_2[x(10) - x(9)]$	$\frac{(-D_2+1)}{2} [D_2[-x(9)+2x(8)-x(7)]]$	$\frac{(-D_2+2)}{3} \left[ \frac{(-D_2+1)}{2} [D_2[-x(8)+3x(7)-3x(6)+x(5)]] \right]$

และเมื่อปรับเปลี่ยนพารามิเตอร์ความหน่วงเป็น  $D_2$  ตั้งแต่สัญญาณนาฬิกาถูกที่หก (clk 6) เป็นต้นไป และสัญญาณเอาต์พุตที่สัญญาณนาฬิกาถูกที่หก (clk 6) จะได้

$$y(n) = x(6) - D_2 [x(6) - x(5)] + \frac{(-D_2 + 1)}{2} [D_1 [-x(5) + 2x(4) - x(3)]] + \frac{(-D_2 + 2)}{3} \left[ \frac{(-D_1 + 1)}{2} [D_1 [-x(4) + 3x(3) - 3x(2) + x(1)]] \right] \quad (4.3)$$


โดยจะเห็นได้ชัดว่าที่สัญญาณนาฬิกาถูกที่หก (clk 6) ได้เปลี่ยนพารามิเตอร์ความหน่วงเป็น  $D_2$  แต่สัญญาณเอาต์พุต  $y(n)$  ยังคงมีค่าของพารามิเตอร์ความหน่วง  $D_1$  ซึ่งสัญญาณเอาต์พุตที่ค้างจากภาค (stage) ก่อนหน้านี้เกิดจากเกิดการค้างค่า (hold stage) และสมการที่ (4.3) คือสมการที่แสดงให้เห็นว่าสัญญาณเอาต์พุตจะประกอบด้วยพารามิเตอร์ความหน่วงเก่า  $D_1$  ในขณะที่สัญญาณนาฬิกาถูกที่หก (clk 6) วงจรกรองสัญญาณดังกล่าวจะต้องคำนวณที่พารามิเตอร์ความหน่วงใหม่  $D_2$  ทั้งหมด ซึ่งคำตอบสัญญาณเอาต์พุตที่ได้จะไม่ถูกต้อง โดยในตารางที่ 4.2 จะแสดงให้เห็นว่าโครงสร้างมอดูลาร์สำหรับวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนอันดับสามเมื่อมีการปรับเปลี่ยนพารามิเตอร์ความหน่วงสัญญาณเอาต์พุตจะมีค่าที่ถูกต้องเมื่อผ่านไปถึงสัญญาณนาฬิกา เอาต์พุตของวงจรกรองสัญญาณของสัญญาณนาฬิกาถูกที่หก (clk 6) ถึงสัญญาณนาฬิกาถูกที่เก้า (clk 9) จะมีพารามิเตอร์ความหน่วงเก่า  $D_1$  อยู่ ทำให้เกิดความผิดพลาดชั่วคราว (transient error) จำนวน 4 สัญญาณนาฬิกาและเอาต์พุตของวงจรกรองสัญญาณจะมีค่าที่ถูกต้องเมื่อผ่านไปถึงสัญญาณนาฬิกาถูกที่สิบ (clk 10) ดังสมการที่ (4.4)

$$y(n) = x(10) - D_2 [x(10) - x(9)] + \frac{(-D_2 + 1)}{2} [D_2 [-x(9) + 2x(8) - x(7)]] + \frac{(-D_2 + 2)}{3} \left[ \frac{(-D_2 + 1)}{2} [D_2 [-x(8) + 3x(7) - 3x(6) + x(5)]] \right] \quad (4.4)$$


#### 4.2.2 โครงสร้างวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนปาสคาล

การวิเคราะห์ความผิดพลาดชั่วคราวโครงสร้างชนิดต่อเรียงและชนิดขนานสำหรับวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนปาสคาลจะทำการพิจารณาเหมือนกับโครงสร้างมอดูลาร์สำหรับวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วน พิจารณารูปที่ 4.4 แสดงตัวอย่างโครงสร้างชนิดต่อเรียงสำหรับวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนปาสคาลอันดับสาม และรูปที่ 4.5 แสดงตัวอย่างโครงสร้างชนิดขนานสำหรับวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนปาสคาลอันดับสาม

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.4 โครงสร้างชนิดต่อเรียงสำหรับวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนปาสคาลอันดับสาม



รูปที่ 4.5 โครงสร้างชนิดขนานสำหรับวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนปาสคาลอันดับสาม

พิจารณาตัวอย่างรูปที่ 4.4 แสดงโครงสร้างชนิดต่อเรียงสำหรับวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนปาสคาลอันดับสาม ในการวิเคราะห์ความผิดพลาดชั่วขณะในโครงสร้างของวงจรกรองสัญญาณดังกล่าวได้แสดงจุดโหนดสังเกตคือ โหนด A โหนด B และโหนด C และเมื่อทำการปรับเปลี่ยนพารามิเตอร์ความหน่วงจะเกิดค่าเอาต์พุต  $y(n)$  โดยจากรูปที่ 4.4 สามารถหาสัญญาณเอาต์พุต  $y(n)$  ได้จากสมการที่ (4.1) เช่นเดียวกัน และผลของสัญญาณเอาต์พุตที่โหนด A โหนด B และโหนด C แสดงได้ดังตารางที่ 4.3 โดยจากตารางที่ 4.3 จะเห็นได้ว่าเริ่มต้นการทำงานตั้งแต่สัญญาณนาฬิกาถูกที่ศูนย์ (clk 0) ถึงสัญญาณนาฬิกาถูกที่ห้า (clk 5) กำหนดให้พารามิเตอร์ความหน่วงเป็น  $D_1$  ซึ่งสัญญาณเอาต์พุตที่สัญญาณนาฬิกาถูกที่ห้า (clk 5) มีค่าสัญญาณเอาต์พุตที่ถูกต้อง เนื่องจากที่สัญญาณนาฬิกาถูกที่ห้า (clk 5) มีสมการเอาต์พุต  $y(n)$  ที่คือซอล กล่าวคือสัญญาณอินพุตที่นำมาประมวลผลจะสัมพันธ์กับความเป็นจริงในการใช้งานประมวลผลแบบเวลาจริง (real-time) ซึ่งแสดงสมการเอาต์พุตได้ดังสมการที่ (4.5)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

**ตารางที่ 4.3** ค่าเอาต์พุตที่โหนด A โหนด B และโหนด C เมื่อปรับเปลี่ยนพารามิเตอร์ความหน่วงของโครงสร้างชนิดต่อเรียงสำหรับวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนปาสคาลอันดับสาม

Clk	Input	Node A	Node B	Node C
0	$x(0)$	$D_1[-x(0)+x(-1)+NodeB_{clk(0)}]$	-	-
1	$x(1)$	$D_1[-x(1)+x(0)+NodeB_{clk(1)}]$	$\frac{(D_1-1)}{2}[x(0)-x(-1)+NodeC_{clk(1)}]$	-
2	$x(2)$	$D_1[-x(2)+x(1)+NodeB_{clk(2)}]$	$\frac{(D_1-1)}{2}[x(1)-2x(0)-x(-1)+NodeC_{clk(2)}]$	$\frac{(D_1-2)}{3}[-x(0)+x(-1)]$
3	$x(3)$	$D_1[-x(3)+x(2)+NodeB_{clk(3)}]$	$\frac{(D_1-1)}{2}[x(2)-2x(1)-x(0)+NodeC_{clk(3)}]$	$\frac{(D_1-2)}{3}[-x(1)+2x(0)-x(-1)]$
4	$x(4)$	$D_1[-x(4)+x(3)+NodeB_{clk(4)}]$	$\frac{(D_1-1)}{2}[x(3)-2x(2)-x(1)+NodeC_{clk(4)}]$	$\frac{(D_1-2)}{3}[-x(2)+3x(1)-3x(0)-x(-1)]$
5	$x(5)$	$D_1[-x(5)+x(4)+NodeB_{clk(5)}]$	$\frac{(D_1-1)}{2}[x(4)-2x(3)-x(2)+NodeC_{clk(5)}]$	$\frac{(D_1-2)}{3}[-x(3)+3x(2)-3x(1)-x(0)]$
6	$x(6)$	$D_2[-x(6)+x(5)+NodeB_{clk(6)}]$	$\frac{(D_2-1)}{2}[x(5)-2x(4)-x(3)+NodeC_{clk(6)}]$	$\frac{(D_2-2)}{3}[-x(4)+3x(3)-3x(2)-x(1)]$

**ตารางที่ 4.4** ค่าเอาต์พุตที่โหนด A โหนด B และโหนด C เมื่อปรับเปลี่ยนพารามิเตอร์ความหน่วงของโครงสร้างขดขานสำหรับวงจรกรองสัญญาณปรับค่าความถี่  
เป็นเศษส่วนปาสคาลอันดับสาม

Clk	Input	Node A	Node B	Node C
0	$x(0)$	$D_1[-x(0) + x(-1)]$	-	-
1	$x(1)$	$D_1[-x(1) + x(0) + \text{Node}B_{clk(0)}]$	$\frac{(D_1 - 1)}{2}[x(1) - 2x(0)]$	-
2	$x(2)$	$D_1[-x(2) + x(1) + \text{Node}B_{clk(1)}]$	$\frac{(D_1 - 1)}{2}[x(2) - 2x(1) - x(0) + \text{Node}C_{clk(1)}]$	$\frac{(D_1 - 2)}{3}[-x(2) + 3x(1) - 3x(0) - x(-1)]$
3	$x(3)$	$D_1[-x(3) + x(2) + \text{Node}B_{clk(2)}]$	$\frac{(D_1 - 1)}{2}[x(3) - 2x(2) - x(1) + \text{Node}C_{clk(2)}]$	$\frac{(D_1 - 2)}{3}[-x(3) + 3x(2) - 3x(1) - x(0)]$
4	$x(4)$	$D_2[-x(4) + x(3) + \text{Node}B_{clk(3)}]$	$\frac{(D_2 - 1)}{2}[x(4) - 2x(3) - x(2) + \text{Node}C_{clk(3)}]$	$\frac{(D_2 - 2)}{3}[-x(4) + 3x(3) - 3x(2) - x(1)]$
5	$x(5)$	$D_2[-x(5) + x(4) + \text{Node}B_{clk(4)}]$	$\frac{(D_2 - 1)}{2}[x(5) - 2x(4) - x(3) + \text{Node}C_{clk(4)}]$	$\frac{(D_2 - 2)}{3}[-x(5) + 3x(4) - 3x(3) - x(2)]$
6	$x(6)$	$D_2[-x(6) + x(5) + \text{Node}B_{clk(5)}]$	$\frac{(D_2 - 1)}{2}[x(6) - 2x(5) - x(4) + \text{Node}C_{clk(5)}]$	$\frac{(D_2 - 2)}{3}[-x(6) + 3x(5) - 3x(4) - x(3)]$

$$y(n) = x(5) + D_1 \left[ -x(5) + x(4) + \frac{(D_1 - 1)}{2} \left[ x(4) - 2x(3) - x(2) + \frac{(D_1 - 2)}{3} [-x(3) + 3x(2) - 3x(1) - x(0)] \right] \right] \quad (4.5)$$

และเมื่อปรับเปลี่ยนพารามิเตอร์ความหน่วงเป็น  $D_2$  ตั้งแต่สัญญาณนาฬิกาถูกที่หก (clk 6) เป็นต้นไป และสัญญาณเอาต์พุต  $y(n)$  ที่สัญญาณนาฬิกาถูกที่หก (clk 6) จะได้

$$y(n) = x(6) + D_2 \left[ -x(6) + x(5) + \frac{(D_2 - 1)}{2} \left[ x(5) - 2x(4) - x(3) + \frac{(D_2 - 2)}{3} [-x(4) + 3x(3) - 3x(2) + x(1)] \right] \right] \quad (4.6)$$

ซึ่งจะเห็นได้ว่าเมื่อเปลี่ยนพารามิเตอร์ความหน่วงเป็น  $D_2$  แต่สัญญาณเอาต์พุตของวงจรรองสัญญาณ  $y(n)$  จะไม่มีพารามิเตอร์ความหน่วง  $D_1$  ค้างอยู่ในวงจรรองสัญญาณ ทำให้ไม่เกิดความผิดพลาดชั่วขณะ (transient error free) และค่าตอบของสัญญาณเอาต์พุต  $y(n)$  มีความถูกต้อง

ลำดับต่อมาพิจารณาตัวอย่างรูปที่ 4.5 แสดงโครงสร้างชนิดขนานสำหรับวงจรรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนปาสคาลอันดับสาม โดยจากรูปที่ 4.5 สามารถหาสัญญาณเอาต์พุต  $y(n)$  ได้จากสมการที่ (4.1) เช่นกันและผลของสัญญาณเอาต์พุต  $y(n)$  ที่โหนด A โหนด B และโหนด C แสดงได้ดังตารางที่ 4.4 โดยจากตารางที่ 4.4 (เมื่อ  $Node B_{clk(t)}$  คือสัญญาณที่จุดโหนดสังเกต B ของสัญญาณนาฬิกาถูกที่  $t$  และ  $Node C_{clk(t)}$  คือสัญญาณที่จุดโหนดสังเกต C ของสัญญาณนาฬิกาถูกที่  $t$  ที่  $t = 0, 1, 2, \dots$ ) จะเห็นได้ว่าเริ่มต้นการทำงานตั้งแต่สัญญาณนาฬิกาถูกที่ศูนย์ (clk 0) ถึงสัญญาณนาฬิกาถูกที่สาม (clk 3) กำหนดให้พารามิเตอร์ความหน่วงเป็น  $D_1$  ซึ่งสัญญาณเอาต์พุตที่สัญญาณนาฬิกาถูกที่สาม (clk 3) มีค่าสัญญาณเอาต์พุตที่ถูกต้อง เนื่องจากที่สัญญาณนาฬิกาถูกที่สาม (clk 3) มีสมการเอาต์พุต  $y(n)$  ที่ค่อซอล ซึ่งสามารถแสดงสมการเอาต์พุตได้ดังนี้

$$y(n) = x(3) + D_1 \left[ -x(3) + x(2) + \frac{(D_1 - 1)}{2} \left[ x(3) - 2x(2) - x(1) + \frac{(D_1 - 2)}{3} [-x(3) + 3x(2) - 3x(1) - x(0)] \right] \right] \quad (4.7)$$

และเมื่อปรับเปลี่ยนพารามิเตอร์ความหน่วงเป็น  $D_2$  ตั้งแต่สัญญาณนาฬิกาถูกที่สี่ (clk 4) เป็นต้นไป และสัญญาณเอาต์พุตที่สัญญาณนาฬิกาถูกที่สี่ (clk 4) จะได้

$$y(n) = x(4) + D_2 \left[ -x(4) + x(3) + \frac{(D_2 - 1)}{2} \left[ x(4) - 2x(3) - x(2) + \frac{(D_2 - 2)}{3} [-x(4) + 3x(3) - 3x(2) - x(1)] \right] \right] \quad (4.8)$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


ซึ่งจะเห็นได้ว่าเมื่อปรับเปลี่ยนพารามิเตอร์ความหน่วงเป็น  $D_2$  ก็จะได้สัญญาณเอาต์พุต  $y(n)$  ของ วงจรกรองสัญญาณที่ไม่มีพารามิเตอร์ความหน่วง  $D_1$  ค้างอยู่ในวงจรกรองสัญญาณ ทำให้ไม่เกิดความผิดพลาดชั่วขณะ (transient error free) เช่นกัน

และเมื่อเปรียบเทียบความเร็วในการทำงานช่วงเริ่มต้นของโครงสร้างชนิดต่อเรียง สำหรับวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนปาสคาลอันดับสามในตารางที่ 4.3 กับ โครงสร้างชนิดขนานสำหรับวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนปาสคาลในตารางที่ 4.4 โครงสร้างชนิดต่อเรียงจะให้สัญญาณเอาต์พุต  $y(n)$  ที่คอซอลในสัญญาณนาฬิกาที่ห้า (clk 5) ส่วนโครงสร้างชนิดขนานจะให้สัญญาณเอาต์พุต  $y(n)$  ที่คอซอลในสัญญาณนาฬิกาที่สี่ (clk 4) ซึ่ง โครงสร้างชนิดขนานจะมีความเร็วในการทำงานเริ่มต้นเร็วกว่าโครงสร้างชนิดต่อเรียงอยู่หนึ่งสัญญาณ นาฬิกา และที่วงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนปาสคาลอันดับใดๆ โครงสร้างชนิด ขนานก็จะมีความเร็วในการทำงานเริ่มต้นเร็วกว่าโครงสร้างชนิดต่อเรียงอยู่หนึ่งสัญญาณนาฬิกา เช่นกัน

#### 4.2.3 การจำลองการวิเคราะห์ความผิดพลาดชั่วขณะ

จากตารางที่ 4.2 ตารางที่ 4.3 และตารางที่ 4.4 เพื่อให้เข้าใจการเกิดความผิดพลาด ชั่วขณะ (transient error) ของโครงสร้างมอดูลาร์สำหรับวงจรกรองสัญญาณปรับค่าความหน่วงเป็น เศษส่วนและการปราศจากความผิดพลาดชั่วขณะ (transient error free) ของโครงสร้างชนิดต่อเรียง และชนิดขนานของวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนปาสคาล ดังนั้นจึงได้จำลองการ ทำงานของวงจรกรองสัญญาณดังกล่าว โดยในรูปที่ 4.6 แสดงแผนผังการจำลองการวิเคราะห์ความ ผิดพลาดชั่วขณะของวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนปาสคาลและโครงสร้างมอดู ลาร์สำหรับวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนกับวงจรกรองสัญญาณปรับค่า ความหน่วงเป็นเศษส่วนในทางอุดมคติ ซึ่งในที่นี้จะเรียกว่าวงจรกรองสัญญาณปรับค่าความหน่วงเป็น เศษส่วนเชิงทฤษฎี (theoretical VFD filter)

โดยผลการจำลองของความผิดพลาดชั่วขณะได้ใช้สัญญาณอินพุต 3 แบบได้แก่ รูปคลื่น ไซน์ (sine signal) รูปคลื่นสี่เหลี่ยม (square signal) และรูปคลื่นสามเหลี่ยม (triangle signal) โดย จะเปรียบเทียบสัญญาณเอาต์พุตของโครงสร้างมอดูลาร์สำหรับวงจรกรองสัญญาณปรับค่าความหน่วง เป็นเศษส่วน โครงสร้างชนิดต่อเรียงและโครงสร้างชนิดขนานสำหรับวงจรกรองสัญญาณปรับค่า ความหน่วงเป็นเศษส่วนปาสคาลกับเอาต์พุตของวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วน เชิงทฤษฎี (theoretical VFD filter) ที่อันดับสาม อันดับห้าและที่อันดับสิบเอ็ด ซึ่งผลสัญญาณ เอาต์พุตด้วยรูปคลื่นไซน์ของวงจรกรองสัญญาณเพื่อสังเกตความผิดพลาดชั่วขณะ (transient error) สามารถแสดงได้ดังรูปที่ 4.7 ถึงรูปที่ 4.15 ตามลำดับ



รูปที่ 4.6 แผนผังการจำลองการวิเคราะห์ความผิดพลาดชั่วขณะของวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วน

แต่วงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนที่อันดับต่างๆ จะสังเกตเห็นความผิดพลาดชั่วขณะของสัญญาณได้ยาก ดังนั้นเพื่อแสดงให้เห็นความผิดพลาดชั่วขณะของสัญญาณได้ชัดเจนขึ้นจึงแสดงเป็นค่าความผิดพลาดสัญญาณเอาต์พุตของวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนโดยเปรียบเทียบกับสัญญาณที่ถูกต้องที่ได้จากวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนเชิงทฤษฎี (theoretical VFD filter) ดังนั้นจะได้

$$e_1 = y_1(n) - y_2(n) \quad (4.9)$$

$$e_2 = y_1(n) - y_3(n) \quad (4.10)$$

$$e_3 = y_1(n) - y_4(n) \quad (4.11)$$

เมื่อ  $e_1$  คือค่าความผิดพลาดสัญญาณเอาต์พุตระหว่างวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนเชิงทฤษฎีกับโครงสร้างมอดูลาร์สำหรับวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วน

$e_2$  คือค่าความผิดพลาดสัญญาณเอาต์พุตระหว่างวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนเชิงทฤษฎีกับโครงสร้างชนิดต่อเรียงสำหรับวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนปาสคาล

- $e_3$  คือค่าความผิดพลาดสัญญาณเอาต์พุตระหว่างวงจรรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนเชิงทฤษฎีกับโครงสร้างชนิดขนานสำหรับวงจรรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนปาสคาล
- $y_1(n)$  คือสัญญาณเอาต์พุตของวงจรรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนเชิงทฤษฎี
- $y_2(n)$  คือสัญญาณเอาต์พุตของโครงสร้างมอดูลาร์สำหรับวงจรรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วน
- $y_3(n)$  คือสัญญาณเอาต์พุตของโครงสร้างชนิดต่อเรียงสำหรับวงจรรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนปาสคาล
- $y_4(n)$  คือสัญญาณเอาต์พุตของโครงสร้างชนิดขนานสำหรับวงจรรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนปาสคาล

จากจากสมการที่ (4.9) สมการที่ (4.10) และสมการที่ (4.11) ผลการจำลองการวิเคราะห์ความผิดพลาดชั่วขณะที่ได้จากโครงสร้างมอดูลาร์สำหรับวงจรรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วน โครงสร้างชนิดต่อเรียงและชนิดขนานสำหรับวงจรรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนปาสคาลอันดับสาม อันดับห้าและอันดับสิบเอ็ดสามารถแสดงได้รูปที่ 4.16 ถึงรูปที่ 4.24 ตามลำดับ

จากรูปที่ 4.7 เมื่อป้อนสัญญาณอินพุตด้วยรูปคลื่นไซน์ (sine signal) จะแสดงให้เห็นได้ว่าโครงสร้างมอดูลาร์สำหรับวงจรรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนอันดับสามเมื่อมีการปรับเปลี่ยนพารามิเตอร์ความหน่วง  $D = 1.1$  เป็นค่า  $D = 1.8$  จะทำให้สัญญาณเอาต์พุต  $y(n)$  ของวงจรรองสัญญาณที่เกิดความผิดพลาดชั่วขณะ (transient error) และเมื่อพิจารณา รูปที่ 4.34 แสดงค่าความผิดพลาดสัญญาณเอาต์พุตระหว่างวงจรรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนเชิงทฤษฎีกับโครงสร้างมอดูลาร์สำหรับวงจรรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนอันดับสาม จะพบว่าเกิดความผิดพลาดชั่วขณะ (transient error) จำนวน 4 ดัชนีเวลา (time index) และรูปที่ 4.10 เมื่อป้อนสัญญาณอินพุตด้วยรูปคลื่นไซน์จะแสดงให้เห็นได้ว่าโครงสร้างมอดูลาร์สำหรับวงจรรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนอันดับห้าเมื่อมีการปรับเปลี่ยนพารามิเตอร์ความหน่วง  $D = 2.1$  เป็นค่า  $D = 2.8$  จะทำให้สัญญาณเอาต์พุต  $y(n)$  ของวงจรรองสัญญาณที่เกิดความผิดพลาดชั่วขณะ (transient error) และเมื่อพิจารณารูปที่ 4.37 แสดงค่าความผิดพลาดสัญญาณเอาต์พุตระหว่างวงจรรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนเชิงทฤษฎีกับโครงสร้างมอดูลาร์สำหรับวงจรรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนอันดับห้าจะพบว่าเกิดความผิดพลาดชั่วขณะ (transient error) จำนวน 6 ดัชนีเวลา (time index) ส่วนตัวอย่างในรูปที่ 4.13 เมื่อป้อน


สัญญาณอินพุตด้วยรูปคลื่นไซน์จะแสดงให้เห็นได้ว่าโครงสร้างมอดูลาร์สำหรับวงจรรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนอันดับสิบเอ็ดเมื่อมีการปรับเปลี่ยนพารามิเตอร์ความหน่วง  $D = 5.1$  เป็นค่า  $D = 5.8$  จะทำให้สัญญาณเอาต์พุต  $y(n)$  ของวงจรรองสัญญาณที่เกิดความผิดพลาดชั่วคราว (transient error) และเมื่อพิจารณา รูปที่ 4.40 แสดงค่าความผิดพลาดสัญญาณเอาต์พุตระหว่างวงจรรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนเชิงทศภูมิกับโครงสร้างมอดูลาร์สำหรับวงจรรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนอันดับสิบเอ็ดจะพบว่าเกิดความผิดพลาดชั่วคราว (transient error free) จำนวน 12 ดัชนีเวลา (time index) เมื่อพิจารณาโครงสร้างชนิดต่อเรียงและชนิดขนานสำหรับวงจรรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนปาสคาลอันดับสาม (รูปที่ 4.8 และรูปที่ 4.9) อันดับห้า (รูปที่ 4.11 และรูปที่ 4.12) และอันดับสิบเอ็ด (รูปที่ 4.14 และรูปที่ 4.15) จะเห็นได้ว่าเมื่อป้อนสัญญาณอินพุตด้วยรูปคลื่นไซน์และมีการปรับเปลี่ยนพารามิเตอร์ความหน่วง เช่นเดียวกับโครงสร้างมอดูลาร์สำหรับวงจรรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วน โครงสร้างดังกล่าวนี้จะปราศจากความผิดพลาดชั่วคราว (transient error free) และเมื่อพิจารณาค่าความผิดพลาดสัญญาณเอาต์พุตระหว่างวงจรรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนเชิงทศภูมิกับโครงสร้างชนิดต่อเรียงและชนิดขนานสำหรับวงจรรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนปาสคาลอันดับสาม (รูปที่ 4.35 และรูปที่ 4.36) อันดับห้า (รูปที่ 4.38 และรูปที่ 4.39) และอันดับสิบเอ็ด (รูปที่ 4.41 และรูปที่ 4.42) จะเห็นได้ว่าโครงสร้างดังกล่าวนี้จะปราศจากความผิดพลาดชั่วคราว (transient error free)

เมื่อป้อนสัญญาณอินพุตด้วยรูปคลื่นสี่เหลี่ยม (square signal) โดยในรูปที่ 4.16 แสดงให้เห็นได้ว่าโครงสร้างมอดูลาร์สำหรับวงจรรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนอันดับสามเมื่อมีการปรับเปลี่ยนพารามิเตอร์ความหน่วง  $D = 1.1$  เป็นค่า  $D = 1.8$  จะทำให้สัญญาณเอาต์พุต  $y(n)$  ของวงจรรองสัญญาณจะไม่พบความผิดพลาดชั่วคราว (transient error) เนื่องจากก่อนและหลังปรับเปลี่ยนพารามิเตอร์ความหน่วง  $D$  รูปคลื่นสี่เหลี่ยมอินพุตมีขนาดเท่ากันตลอด เช่นเดียวกันในรูปที่ 4.19 แสดงให้เห็นได้ว่าโครงสร้างมอดูลาร์สำหรับวงจรรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนอันดับห้าเมื่อมีการปรับเปลี่ยนพารามิเตอร์ความหน่วง  $D = 2.1$  เป็นค่า  $D = 2.8$  และรูปที่ 4.22 แสดงให้เห็นได้ว่าโครงสร้างมอดูลาร์สำหรับวงจรรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนอันดับสิบเอ็ดเมื่อมีการปรับเปลี่ยนพารามิเตอร์ความหน่วง  $D = 5.1$  เป็นค่า  $D = 5.8$  สัญญาณเอาต์พุต  $y(n)$  ของวงจรรองสัญญาณจะไม่พบความผิดพลาดชั่วคราว (transient error) เนื่องจากก่อนและหลังปรับเปลี่ยนพารามิเตอร์ความหน่วง  $D$  รูปคลื่นสี่เหลี่ยมอินพุตมีขนาดเท่ากันตลอด และเมื่อพิจารณาโครงสร้างชนิดต่อเรียงและชนิดขนานสำหรับวงจรรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนปาสคาลอันดับสาม (รูปที่ 4.17 และรูปที่ 4.18) อันดับห้า (รูปที่ 4.20 และรูปที่ 4.21) และอันดับสิบเอ็ด (รูปที่ 4.23 และรูปที่ 4.24) จะเห็นได้ว่าเมื่อป้อนสัญญาณอินพุตด้วยรูปคลื่น

สี่เหลี่ยมและเมื่อมีการปรับเปลี่ยนพารามิเตอร์ความหน่วงเช่นเดียวกับโครงสร้างมอดูลาร์สำหรับวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วน โครงสร้างดังกล่าวนี้จะปราศจากความผิดพลาดชั่วขณะ (transient error free)


ลำดับต่อมาเมื่อป้อนสัญญาณอินพุตด้วยรูปคลื่นสามเหลี่ยม (triangle signal) จากรูปที่ 4.25 จะแสดงให้เห็นได้ว่าโครงสร้างมอดูลาร์สำหรับวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนอันดับสามเมื่อมีการปรับเปลี่ยนพารามิเตอร์ความหน่วง  $D = 1.1$  เป็นค่า  $D = 1.8$  จะทำให้สัญญาณเอาต์พุต  $y(n)$  ของวงจรกรองสัญญาณที่เกิดความผิดพลาดชั่วขณะ (transient error) จำนวน 4 ดัชนีเวลา และรูปที่ 4.28 เมื่อป้อนสัญญาณอินพุตด้วยรูปคลื่นสามเหลี่ยมจะแสดงให้เห็นได้ว่าโครงสร้างมอดูลาร์สำหรับวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนอันดับห้าเมื่อมีการปรับเปลี่ยนพารามิเตอร์ความหน่วง  $D = 2.1$  เป็นค่า  $D = 2.8$  จะทำให้สัญญาณเอาต์พุต  $y(n)$  ของวงจรกรองสัญญาณที่เกิดความผิดพลาดชั่วขณะ (transient error) จำนวน 6 ดัชนีเวลา (time index) ส่วนตัวอย่างในรูปที่ 4.31 เมื่อป้อนสัญญาณอินพุตด้วยสัญญาณรูปคลื่นสามเหลี่ยมจะแสดงให้เห็นได้ว่าโครงสร้างมอดูลาร์สำหรับวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนอันดับสิบเอ็ดเมื่อมีการปรับเปลี่ยนพารามิเตอร์ความหน่วง  $D = 5.1$  เป็นค่า  $D = 5.8$  จะทำให้สัญญาณเอาต์พุต  $y(n)$  ของวงจรกรองสัญญาณที่เกิดความผิดพลาดชั่วขณะ (transient error) จำนวน 12 ดัชนีเวลา (time index)

อย่างไรก็ตามเมื่อป้อนสัญญาณอินพุตด้วยรูปคลื่นสี่เหลี่ยม (square signal) จะพบว่าสัญญาณเอาต์พุตเกิดปรากฏการณ์กิบ (Gibb's phenomenon) [32-33] เนื่องจากสัญญาณอินพุตที่ป้อนให้กับวงจรกรองสัญญาณเป็นสัญญาณที่กระโดดไม่ต่อเนื่อง (jump discontinuity) ซึ่งเป็นที่ทราบกันโดยทั่วกันแล้วว่าปรากฏการณ์ดังกล่าวจะเกิดขึ้นในวงจรกรองสัญญาณ โดยในรูปที่ 4.16 แสดงให้เห็นได้ว่าโครงสร้างมอดูลาร์สำหรับวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนอันดับสาม พารามิเตอร์ความหน่วง  $D$  มีผลกับแอมพลิจูดของการเกิดปรากฏการณ์กิบกล่าวคือพารามิเตอร์ความหน่วง  $D = 1.1$  จะมีขนาดแอมพลิจูดของการเกิดปรากฏการณ์กิบน้อยกว่าพารามิเตอร์ความหน่วง  $D = 1.8$  เช่นเดียวกันในรูปที่ 4.19 แสดงให้เห็นได้ว่าโครงสร้างมอดูลาร์สำหรับวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนอันดับห้า พารามิเตอร์ความหน่วง  $D$  มีผลกับแอมพลิจูดของการเกิดปรากฏการณ์กิบกล่าวคือถ้าพารามิเตอร์ความหน่วงมีค่าน้อยขนาดแอมพลิจูดของการเกิดปรากฏการณ์กิบน้อยกว่าพารามิเตอร์ความหน่วงที่มีค่ามากกว่า นอกจากพารามิเตอร์ความหน่วงมีค่ามากหรือน้อยจะส่งผลต่อขนาดแอมพลิจูดของการเกิดปรากฏการณ์กิบแล้วนั้น อันดับของวงจรกรองสัญญาณก็ส่งผลกับขนาดแอมพลิจูดของการเกิดปรากฏการณ์กิบด้วย




**รูปที่ 4.7** ผลลัญญาณเอาต์พุตของโครงสร้างมอดูลาร์สำหรับความหน่วงเป็นเศษส่วนอันดับสามกับวงจรกรองสัญญาณปรับค่าความหน่วง เป็นเศษส่วนเชิงทฤษฎีอันดับสาม (รูปคลื่นไซน์)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




**รูปที่ 4.8** ผลสัญญาณเอาต์พุตของโครงสร้างชนิดต่อเรียงสำหรับวงจรกรองสัญญาณปรับค่าความถี่เป็นเศษส่วนปาสคาลอันดับสามกับวงจรกรองสัญญาณปรับค่าความถี่เป็นเศษส่วนเชิงทฤษฎีอันดับสาม (รูปคลื่นไซน์)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




**รูปที่ 4.9** ผลสัญญาณเอาต์พุตของโครงสร้างขดขานสำหรับวงจรกรองสัญญาณปรับค่าความถี่เป็นเศษส่วนปาสคาลอันดับสามกับวงจรกรองสัญญาณปรับค่าความถี่เป็นเศษส่วนเชิงทฤษฎีอันดับสาม (รูปคลื่นไซน์)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ในการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




**รูปที่ 4.10** ผลลัพธ์งานเอาต์พุตของโครงสร้างมอดูลาร์สำหรับค่าความหน่วงเป็นเศษส่วนอันดับห้ากับวงจรกรองสัญญาณปรับความถี่  
เป็นเศษส่วนเชิงทฤษฎีอันดับห้า (รูปคลื่นไซน์)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




**รูปที่ 4.11** ผลสัญญาณเอาต์พุตของโครงสร้างชนิดต่อเรียงสำหรับวงจรกรองสัญญาณปรับค่าความถี่เป็นเศษส่วนปาสคาลอันดับห้ากับวงจรกรองสัญญาณปรับค่าความถี่เป็นเศษส่วนเชิงทฤษฎีอันดับห้า (รูปคลื่นไซน์)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




**รูปที่ 4.12** ผลลัษณญาณเอาต์พุตของโครงสร้างชนิดขนานสำหรับวงจกรองสัถญาณรับค่าความทงเป็นเศษส่วนปาสคาลอันดับห้ากับวงจกรองสัถญาณแบบปรับค่าความทงเป็นเศษส่วนเจิงทฤษฏีอันดับห้า (รูปคลื่นไซน์)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ในการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




**รูปที่ 4.13** ผลลัษณ์ของเอาต์พุตของโครงสร้างมอดูลาร์สำหรับวงจรกรองสัญญาณรับค่าความถี่เป็นเศษส่วนอันดับสิบเอ็ดที่ความถี่เป็นเศษส่วนอันดับสิบเอ็ดที่วงจรกรองสัญญาณรับค่าความถี่เป็นเศษส่วนเชิงทศนิยมอันดับสิบเอ็ด (รูปคลื่นไซน์)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




**รูปที่ 4.14** ผลสัญญาณเอาต์พุตของโครงสร้างชนิดต่อเรียงสำหรับวงจรกรองสัญญาณปรับค่าความถี่เป็นเศษส่วนปาสคาลอันดับสิบเอ็ดกับวงจรกรองสัญญาณปรับค่าความถี่เป็นเศษส่วนเชิงทฤษฎีอันดับสิบเอ็ด (รูปคลื่นไซน์)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ในการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




**รูปที่ 4.15** ผลสัญญาณเอาต์พุตของโครงสร้างชนิดขนานสำหรับวงจรกรองสัญญาณรับค่าความถี่เป็นเศษส่วนปาสคาลอันดับสิบเอ็ดกับวงจรกรองสัญญาณรับค่าความถี่เป็นเศษส่วนเชิงทฤษฎีอันดับสิบเอ็ด (รูปคลื่นไซน์)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ในการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




**รูปที่ 4.16** ผลลัญญาณเอาต์พุตของโครงสร้างมอดูลาร์สำหรับความถี่รับค่าความถี่เป็นเศษส่วนอันดับสามกับวงจรกรองสัญญาณรับค่าความถี่วง เป็นเศษส่วนเชิงทฤษฎีอันดับสาม (รูปคลื่นสี่เหลี่ยม)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




**รูปที่ 4.17** ผลสัญญาณเอาต์พุตของโครงสร้างชนิดต่อเรียงสำหรับวงจรกรองสัญญาณรับค่าความถี่เป็นเศษส่วนปาสคาลอันดับสามกับวงจรกรองสัญญาณรับค่าความถี่เป็นเศษส่วนเชิงทฤษฎีอันดับสาม (รูปคลื่นสี่เหลี่ยม)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




**รูปที่ 4.18** ผลลัญญาณเอาต์พุตของโครงสร้างชนิดขนานสำหรับค่าความหน่วงเป็นเศษส่วนปาสคาลอันดับสามกับวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนเชิงทฤษฎีอันดับสาม (รูปคลื่นสี่เหลี่ยม)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ในการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




**รูปที่ 4.19** ผลสัญญาณเอาต์พุตของโครงสร้างมอดูลาร์สำหรับวงจรกรองสัญญาณปรับค่าความถี่กับวงจรกรองสัญญาณปรับค่าความถี่เป็นเศษส่วนเชิงทศนิยมอันดับห้า (รูปคลื่นสี่เหลี่ยม)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




**รูปที่ 4.20** ผลสัญญาณเอาต์พุตของโครงสร้างชนิดต่อเรียงสำหรับวงจรกรองสัญญาณปรับค่าความถี่เป็นเศษส่วนปาสคาลอันดับห้าที่ทำการกรองสัญญาณปรับค่าความถี่เป็นเศษส่วนเชิงทฤษฎีอันดับห้า (รูปคลื่นสี่เหลี่ยม)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




**รูปที่ 4.21** ผลสัญญาณเอาต์พุตของโครงสร้างชนิดขนานสำหรับวงจรกรองสัญญาณรับค่าความถี่เป็นเศษส่วนปาสคาลอันดับห้าที่วงจรถ่ายสัญญาณปรับค่าความถี่เป็นเศษส่วนเชิงทฤษฎีอันดับห้า (รูปคลื่นสี่เหลี่ยม)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ในการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




**รูปที่ 4.22** ผลลัพธ์ตามเอาต์พุตของโครงสร้างมอดูลาร์สำหรับวงจรกรองสัญญาณรับค่าความถี่เป็นเศษส่วนอันดับสิบเอ็ดกับวงจรกรองสัญญาณรับค่าความถี่เป็นเศษส่วนเชิงทศนิยมอันดับสิบเอ็ด (รูปคลื่นสี่เหลี่ยม)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




**รูปที่ 4.23** ผลสัญญาณเอาต์พุตของโครงสร้างชนิดต่อเนื่องสำหรับวงจรถ่ายสัญญาณปรับค่าความถี่เป็นเศษส่วนปาสคาลอันดับสิบเอ็ดกับวงจรถ่ายสัญญาณปรับค่าความถี่เป็นเศษส่วนเชิงทฤษฎีอันดับสิบเอ็ด (รูปคลื่นสี่เหลี่ยม)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ในการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




**รูปที่ 4.24** ผลสัญญาณเอาต์พุตของโครงสร้างชนิดขนานสำหรับวงจรถ่ายกรองสัญญาณรับค่าความถี่เป็นเศษส่วนปาสคาลอันดับสิบเอ็ดกับวงจรถ่ายกรองสัญญาณปรับค่าความถี่เป็นเศษส่วนเชิงทฤษฎีอันดับสิบเอ็ด (รูปคลื่นสี่เหลี่ยม)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ในการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




**รูปที่ 4.25** ผลลัญญาณเอาต์พุตของโครงสร้างมอดูลาร์สำหรับค่าความหน่วงเป็นเศษส่วนอันดับสามกับวงจรกรองสัญญาณรับค่าความหน่วงเป็นเศษส่วนเชิงทฤษฎีอันดับสาม (รูปคลื่นสามเหลี่ยม)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




**รูปที่ 4.26** ผลลัษณ์ยามเอนาต์พุตของโครงสร้างชนิดต่อเรียงสำหรับวงจกรองลัษณ์ยามรับค่าความท่วงเป็นเศษส่วนปาสคาลอันดับสามกับวงจกรองลัษณ์ยามรับค่าความท่วงเป็นเศษส่วนเชิงทฤษฎีอันดับสาม (รูปคลื่นสามเหลี่ยม)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




**รูปที่ 4.27** ผลลัษณญาณเอาต์พุตของโศร่งสร้างชนิดขนานสำหรับวงจรการองลัษณภูมิรับค่าความหน่วงเป็นเศษส่วนปาสคาลอดันดับสามกับวงจรการองลัษณภูมิรับค่าความหน่วงเป็นเศษส่วนเชิงทฤษฎีอันดับสาม (รูปคลื่นสามเหลี่ยม)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ทางการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




**รูปที่ 4.28** ผลลัพท์ของโปรแกรมจำลองสำหรับความถี่เป็นเศษส่วนอันดับห้ากับวงจรกรองสัญญาณปรับค่าความถี่เป็นเศษส่วนเชิงทศนิยมอันดับห้า (รูปคลื่นสามเหลี่ยม)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




**รูปที่ 4.29** ผลลัฏยญาณเอาต์พุตของโศรงสร้างซนดต่อเรยสำหรับวงจรงการองลัฏยญาณรับค่าความท่วงเป็นเศษส่วนปาสคาลอันดับห้าทำกับวงจรงการองลัฏยญาณปรับค่าความท่วงเป็นเศษส่วนเชิงทฤษฎีอันดับห้า (รูปคลื่นสามเหลี่ยม)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




**รูปที่ 4.30** ผลลัษณญาณเอาต์พุตของโศครงสร้างชนิดขนานสำหรับวงจรถองลัษณภณบรืบค่าความทวงเบ็นเคชส่วนปาสคาลออันดับทำกำวงจรถองลัษณภณบรืบค่าความทวงเบ็นเคชส่วนเค็งทฤษฎีอันดับทำ (รูปคลี่นสามเหลี่ยม)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ทางการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




**รูปที่ 4.31** ผลสัญญาณเอาต์พุตของโครงสร้างมอดูลาร์สำหรับความหน่วงเป็นเศษส่วนอันดับสิบเอ็ดกับวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนเชิงทศนิยมอันดับสิบเอ็ด (รูปคลื่นสามเหลี่ยม)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




**รูปที่ 4.32** ผลลัพธ์ของเอาต์พุตของโครงสร้างชนิดต่อเรียงสำหรับวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนปาสคาลอันดับสิบเอ็ดกับวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนเชิงทฤษฎีอันดับสิบเอ็ด (รูปคลื่นสามเหลี่ยม)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ทางการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




**รูปที่ 4.33** ผลลัษณญาณเอาต์พุตของโศครงสร้างชนิดขนานสำหรับความถี่รับค่าความถี่เป็นเศษส่วนปาสคาลอันดับสิบเอ็ดกับวงจรกรองสัญญาณปรับค่าความถี่เป็นเศษส่วนเชิงทฤษฎีอันดับสิบเอ็ด (รูปคลื่นสามเหลี่ยม)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ทางการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 4.34 ค่าความผิดพลาดสัญญาณเอาต์พุตระหว่างวงจรรองสัญญาณปรับค่าความหน่วงเป็น  
 เศษส่วนเชิงทฤษฎีกับโครงสร้างมอดูลาร์สำหรับวงจรรองสัญญาณปรับค่าความหน่วง  
 เป็นเศษส่วนอันดับสาม




รูปที่ 4.35 ค่าความผิดพลาดสัญญาณเอาต์พุตระหว่างวงจรรองสัญญาณปรับค่าความหน่วงเป็น  
 เศษส่วนเชิงทฤษฎีอันดับสามกับโครงสร้างชนิดต่อเรียงสำหรับวงจรรองสัญญาณปรับ  
 ค่าความหน่วงเป็นเศษส่วนปาสคาลอันดับสาม

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 4.36 ค่าความผิดพลาดสัญญาณเอาต์พุตระหว่างวงจรรองสัญญาณปรับค่าความหน่วงเป็น  
 เศษส่วนเชิงทฤษฎีอันดับสามกับโครงสร้างชนิดขนานสำหรับวงจรรองสัญญาณปรับค่า  
 ความหน่วงเป็นเศษส่วนปาสคาลอันดับสาม




รูปที่ 4.37 ค่าความผิดพลาดสัญญาณเอาต์พุตระหว่างวงจรรองสัญญาณปรับค่าความหน่วง  
 เป็นเศษส่วนเชิงทฤษฎีกับโครงสร้างมอดูลาร์สำหรับวงจรรองสัญญาณปรับค่า  
 ความหน่วงเป็นเศษส่วนอันดับห้า

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 4.38 ค่าความผิดพลาดสัญญาณเอาต์พุตระหว่างวงจรรองสัญญาณปรับค่าความหน่วงเป็น  
 เศษส่วนเชิงทฤษฎีอันดับห้ากับโครงสร้างชนิดต่อเรียงสำหรับวงจรรองสัญญาณปรับค่า  
 ความหน่วงเป็นเศษส่วนปาสคาลอันดับห้า




รูปที่ 4.39 ค่าความผิดพลาดสัญญาณเอาต์พุตระหว่างวงจรรองสัญญาณปรับค่าความหน่วงเป็น  
 เศษส่วนเชิงทฤษฎีอันดับห้ากับโครงสร้างชนิดขนานสำหรับวงจรรองสัญญาณปรับค่า  
 ความหน่วงเป็นเศษส่วนปาสคาลอันดับห้า

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 4.40 ค่าความผิดพลาดสัญญาณเอาต์พุตระหว่างวงจรรองสัญญาณปรับค่าความหน่วงเป็น  
 เศษส่วนเชิงทฤษฎีกับโครงสร้างมอดูลาร์สำหรับวงจรรองสัญญาณปรับค่าความหน่วง  
 เป็นเศษส่วนอันดับสิบเอ็ด



รูปที่ 4.41 ค่าความผิดพลาดสัญญาณเอาต์พุตระหว่างวงจรรองสัญญาณปรับค่าความหน่วงเป็น  
 เศษส่วนเชิงทฤษฎีอันดับสิบเอ็ดกับโครงสร้างชนิดต่อเรียงสำหรับวงจรรองสัญญาณ  
 ปรับค่าความหน่วงเป็นเศษส่วนปาสคาลอันดับสิบเอ็ด

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.42 ค่าความผิดพลาดสัญญาณเอาต์พุตระหว่างวงจรรองสัญญาณปรับค่าความหน่วงเป็น  
 เศษส่วนเชิงทศฐานอันดับสิบเอ็ดกับโครงสร้างชนิดขนานสำหรับวงจรรองสัญญาณปรับ  
 ค่าความหน่วงเป็นเศษส่วนปาสคาลอันดับสิบเอ็ด

ในรูปที่ 4.16 รูปที่ 4.19 และรูปที่ 4.22 แสดงสัญญาณเอาต์พุตของโครงสร้างมอดูลาร์  
 สำหรับวงจรรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนอันดับสาม อันดับห้าและอันดับสิบเอ็ด  
 ตามลำดับ โดยจะเห็นได้ว่าที่โครงสร้างมอดูลาร์สำหรับวงจรรองสัญญาณปรับค่าความหน่วงเป็น  
 เศษส่วนอันดับสามจะมีขนาดแอมพลิจูดของการเกิดปรากฏการณ์กิบส์ที่น้อยที่สุด และโครงสร้างมอดู  
 ลาร์สำหรับวงจรรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนอันดับสิบเอ็ดจะมีขนาดแอมพลิจูดของ  
 การเกิดปรากฏการณ์กิบส์มากที่สุด และเมื่อพิจารณาโครงสร้างชนิดต่อเรียงและชนิดขนานสำหรับวงจร  
 รองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนปาสคาลอันดับสาม (รูปที่ 4.17 และรูปที่ 4.18) อันดับ  
 ห้า (รูปที่ 4.20 และรูปที่ 4.21) และอันดับสิบเอ็ด (รูปที่ 4.23 และรูปที่ 4.24) จะเห็นได้ว่าเมื่อป้อน  
 สัญญาณอินพุตด้วยรูปคลื่นสี่เหลี่ยมและเมื่อมีการปรับเปลี่ยนพารามิเตอร์ความหน่วงเช่นเดียวกับ  
 โครงสร้างมอดูลาร์สำหรับวงจรรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วน โครงสร้างดังกล่าวนี้จะ  
 เกิดปรากฏการณ์กิบส์เช่นกันแต่ขนาดของแอมพลิจูดของการเกิดปรากฏการณ์กิบส์จะมีค่าน้อยกว่า  
 มาก


ลำดับต่อมาเมื่อป้อนสัญญาณอินพุตด้วยรูปคลื่นสามเหลี่ยม (triangle signal) ในรูปที่  
 4.25 รูปที่ 4.28 และรูปที่ 4.31 โครงสร้างมอดูลาร์สำหรับวงจรรองสัญญาณปรับค่าความหน่วงเป็น  
 เศษส่วนอันดับสาม อันดับห้าและอันดับสิบเอ็ดตามลำดับ โดยจะเห็นได้ว่าที่โครงสร้างมอดูลาร์

สำหรับวงจรรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนอันดับสามจะมีขนาดแอมพลิจูดของการ  
 เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เกิดปรากฏการณ์กิบที่น้อยที่สุด และโครงสร้างมอดูลาร์สำหรับวงจรรองสัญญาณปรับค่าความหน่วง เป็นเศษส่วนอันดับสิบเอ็ดจะมีขนาดแอมพลิจูดของการเกิดปรากฏการณ์กิบมากที่สุด เมื่อพิจารณา โครงสร้างชนิดต่อเรียงและชนิดขนานสำหรับวงจรรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วน ปาสคาลอันดับสาม (รูปที่ 4.26 และรูปที่ 4.27) อันดับห้า (รูปที่ 4.29 และรูปที่ 4.30) และอันดับสิบ เอ็ด (รูปที่ 4.32 และรูปที่ 4.33) จะเห็นได้ว่าเมื่อป้อนสัญญาณอินพุตด้วยรูปคลื่นสามเหลี่ยมและเมื่อ มีการปรับเปลี่ยนพารามิเตอร์ความหน่วงเช่นเดียวกับโครงสร้างมอดูลาร์สำหรับวงจรรองสัญญาณ ปรับค่าความหน่วงเป็นเศษส่วน โครงสร้างดังกล่าวนี้จะปราศจากการเกิดปรากฏการณ์กิบ

### 4.3 ผลการวิเคราะห์ผลกระทบการจัดระดับค่าสัมประสิทธิ์ของวงจรรองสัญญาณ ปรับค่าความหน่วงเป็นเศษส่วนปาสคาล

ในข้อนี้จะเป็นการวิเคราะห์ผลกระทบการจัดระดับค่าสัมประสิทธิ์ (coefficient quantization effects) เนื่องจากเมื่อทำการออกแบบและได้วงจรรองสัญญาณในโครงสร้างตาม ที่ต้องการแล้วนั้น ภายในโครงสร้างของวงจรรองสัญญาณจะประกอบด้วย วงจรคูณ (multiplier) วงจรบวก (adder) และส่วนหนึ่งของวงจรมคูณก็คือค่าสัมประสิทธิ์ของวงจรรองสัญญาณ (coefficient of filter) ซึ่งในหัวข้อที่ 4.1 ได้กล่าวถึงความซับซ้อนในการคำนวณของวงจรรอง สัญญาณในโครงสร้างต่างๆ ที่จะกล่าวถึงจำนวนการคูณและจำนวนการบวกที่มากขึ้นตามแต่ละ โครงสร้าง และหากต้องการนำวงจรรองสัญญาณไปใช้งานจริงในระบบของฮาร์ดแวร์นอกจาก ความซับซ้อนในการคำนวณของวงจรรองสัญญาณแล้วนั้น สัมประสิทธิ์ของวงจรรองสัญญาณก็มี ผลกระทบต่อการทำงานของวงจรรองสัญญาณ เนื่องจากค่าสัมประสิทธิ์ของวงจรรองสัญญาณที่ได้ ออกแบบเมื่อนำไปสร้างเป็นวงจรรองสัญญาณจริงแล้วอาจจะไม่ได้ค่าตามที่ออกแบบไว้พอดี เพราะค่าสัมประสิทธิ์ที่ได้จากการออกแบบเมื่อทำการแปลงจากระบบตัวเลขฐานสิบเป็นระบบตัว เลขฐานสอง ความถูกต้องของค่าสัมประสิทธิ์จะขึ้นอยู่กับจำนวนบิตของระบบตัวเลขฐานสองที่นำมา แปลง [21]



รูปที่ 4.43 ตัวอย่างตัวเลขฐานสองในรูปแบบจำนวนโดยตรง (fixed point) แบบส่วนเต็มเต็มสอง (2's complement)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สำหรับตัวเลขฐานสองที่ใช้ในการแปลงจะใช้รูปแบบจำนวนโดยตรง (fixed point) แบบส่วนเติมเต็มสอง (2's complement) เนื่องจากระบบตัวเลขที่ใช้รูปแบบจำนวนโดยตรงเมื่อเปรียบเทียบกับ การแปลงโดยใช้รูปแบบจำนวนอิงดัชนี (floating point) ระบบตัวเลขที่ใช้รูปแบบจำนวนโดยตรงจะมีวงจรรหัสแวลที่ที่ใช้ในการคำนวณที่ง่าย เวลาในการคำนวณเร็วกว่าและต้นทุนการสร้างฮาร์ดแวร์ที่ถูกลง โดยรูปที่ 4.43 แสดงตัวอย่างตัวเลขฐานสองในรูปแบบจำนวนโดยตรง (fixed point) แบบส่วนเติมเต็มสอง (2's complement) โดยบิตจำนวนเต็มและบิตเศษส่วนจะมีจำนวนมากหรือน้อยขึ้นอยู่กับค่าสูงสุดต่ำสุดของค่าสัมประสิทธิ์ของวงจรรองสัญญาณโครงสร้างนั้นๆ ที่นำมาแปลง

ในการวิเคราะห์ผลกระทบการจัตระดับค่าสัมประสิทธิ์ (coefficient quantization effects) [21] จะเป็นการเปรียบเทียบโครงสร้างวงจรรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนปาสคาลกับวงจรรองสัญญาณที่เป็นที่นิยมใช้ได้แก่ โครงสร้างแฟร์โรว์สำหรับวงจรรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนชนิดลากรานจ์ [2] และโครงสร้างแฟร์โรว์ดัดแปลงสำหรับวงจรรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนชนิดลากรานจ์ [12-14] และในที่นี้ได้ยกตัวอย่างของวงจรรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนแบบอันดับเจ็ด ดังนั้นจากสมการที่ (2.22) สามารถแสดงค่าสัมประสิทธิ์ของโครงสร้างแฟร์โรว์สำหรับวงจรรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนชนิดลากรานจ์อันดับเจ็ดได้ดังตารางที่ 4.5

ตารางที่ 4.5 ค่าสัมประสิทธิ์วงจรรองย่อยโครงสร้างแฟร์โรว์สำหรับวงจรรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนชนิดลากรานจ์อันดับเจ็ด

ค่าสัมประสิทธิ์วงจรรองย่อยของโครงสร้างแฟร์โรว์แบบตั้งเดิม [2]								
$V_0(z)$	1.0000	0.0000	0.0000	0.0000	0.0000	0.0000	0.0000	0.0000
$V_1(z)$	-2.5929	7.0000	-10.5000	11.6667	-8.7500	4.2000	-1.1667	0.1429
$V_2(z)$	2.6056	-11.1500	21.9750	-26.3611	20.5000	-10.0500	2.8306	-0.3500
$V_3(z)$	-1.3431	7.0889	-16.3708	21.6111	-17.6736	8.9333	-2.5681	0.3222
$V_4(z)$	0.3889	-2.3125	5.9167	-8.4653	7.3333	-3.8542	1.1389	-0.1458
$V_5(z)$	-0.0639	0.4097	-1.1250	1.7153	-1.5694	0.8625	-0.2639	0.0347
$V_6(z)$	0.0056	-0.0375	0.1083	-0.1736	0.1667	-0.0958	0.0306	-0.0042
$V_7(z)$	-0.0002	0.0014	-0.0042	0.0069	-0.0069	0.0042	-0.0014	0.0002

และจากสมการที่ (2.33) สามารถแสดงค่าสัมประสิทธิ์ของโครงสร้างแฟร์โรว์ดัดแปลงสำหรับวงจรรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนชนิดลากรานจ์อันดับเจ็ดได้ดังตารางที่ 4.6 แต่สำหรับโครงสร้างวงจรรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนปาสคาลจะมีค่าสัมประสิทธิ์ของวงจรรองสัญญาณที่ได้จากวงจรรองส่วนหลังของวงจรรองสัญญาณ (ตัวอย่างแสดงในรูปที่ 3.15)

เนื่องจากโครงสร้างวงจรรองส่วนหน้าดังกล่าวไม่มีวงจรรอง มีเพียงวงจรรองอย่างเดียวดังที่เคยกล่าวไว้ เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น เมื่ออนุญาตให้นำไปใช้ประโยชน์ด้านการศึกษาไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ก่อนหน้านี้ ดังนั้นค่าสัมประสิทธิ์ของโครงสร้างวงจรรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วน ปาสคาลอันดับเจ็ดสามารถแสดงได้ในตารางที่ 4.7

**ตารางที่ 4.6** ค่าสัมประสิทธิ์วงจรรองย่อยของโครงสร้างแฟร์โรว์ดัดแปลงสำหรับวงจรรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนชนิดลากรานจ์อันดับเจ็ด

ค่าสัมประสิทธิ์วงจรรองย่อยของโครงสร้างแฟร์โรว์ดัดแปลง [12-14]								
$\hat{V}_0(z)$	-0.0024	0.0239	-0.1196	0.5981	0.5981	-0.1196	0.0239	-0.0024
$\hat{V}_1(z)$	0.0007	-0.0096	0.0798	-1.1963	1.1963	-0.0798	0.0096	-0.0007
$\hat{V}_2(z)$	0.0112	-0.1083	0.5074	-0.4104	-0.4104	0.5074	-0.1083	0.0112
$\hat{V}_3(z)$	-0.0032	0.0433	-0.3383	0.8207	-0.8207	0.3383	-0.0433	0.0032
$\hat{V}_4(z)$	-0.0061	0.0512	-0.1172	0.0720	0.0720	-0.1172	0.0512	-0.0061
$\hat{V}_5(z)$	0.0017	-0.0205	0.0781	-0.1441	-0.1441	-0.0781	0.0205	-0.0017
$\hat{V}_6(z)$	0.0007	-0.0035	0.0062	-0.0035	-0.0035	0.0063	-0.0035	0.0007
$\hat{V}_7(z)$	-0.0002	0.0014	-0.0042	0.0069	-0.0069	0.0042	-0.0014	0.0002

**ตารางที่ 4.7** ค่าสัมประสิทธิ์ของโครงสร้างวงจรรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วน ปาสคาลอันดับเจ็ด

ค่าสัมประสิทธิ์ของโครงสร้างปาสคาล					
1.0000	2.0000	3.0000	4.0000	5.0000	6.0000
0.5000	-0.3333	0.2500	-0.2000	0.1667	-0.1429

**ตารางที่ 4.8** รูปแบบจำนวนบิตของระบบตัวเลขฐานสองแบบส่วนเต็มเต็มสองสำหรับค่าสัมประสิทธิ์ของโครงสร้างวงจรรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนอันดับเจ็ด

จำนวนบิตของระบบ	โครงสร้างแฟร์โรว์แบบดั้งเดิม [1]			โครงสร้างแฟร์โรว์ดัดแปลง [11-13]			โครงสร้างปาสคาล		
	S	บิตจำนวนเต็ม	บิตเศษส่วน	S	บิตจำนวนเต็ม	บิตเศษส่วน	S	บิตจำนวนเต็ม	บิตเศษส่วน
10 บิต	1	5	4	1	2	7	1	3	6
12 บิต	1	5	6	1	2	9	1	3	8
14 บิต	1	5	8	1	2	11	1	3	10
16 บิต	1	5	10	1	2	13	1	3	12
24 บิต	1	5	18	1	2	21	1	3	20

จากตัวอย่างค่าสัมประสิทธิ์ของวงจรรองสัญญาณปรับค่าความหวังเป็นเศษส่วนอันดับเจ็ด ทั้งสามโครงสร้าง ในตารางที่ 4.5 ค่าสัมประสิทธิ์สูงสุดมีค่าเท่ากับ 21.9750 และค่าสัมประสิทธิ์ต่ำสุดมีค่าเท่ากับ -26.3611 จะได้ช่วงของระบบตัวเลขฐานสองแบบส่วนเติมเต็มสองแปลงเป็นระบบตัวเลขฐานสิบคือ -32 ถึง 32 และในตารางที่ 4.6 ค่าสัมประสิทธิ์สูงสุดมีค่าเท่ากับ 1.1963 และค่าสัมประสิทธิ์ต่ำสุดมีค่าเท่ากับ -1.1963 จะได้ช่วงของระบบตัวเลขฐานสองแบบส่วนเติมเต็มสองแปลงเป็นระบบตัวเลขฐานสิบคือ -4 ถึง 4 ส่วนในตารางที่ 4.7 ค่าสัมประสิทธิ์สูงสุดมีค่าเท่ากับ 6 และค่าสัมประสิทธิ์ต่ำสุดมีค่าเท่ากับ -0.3333 จะได้ช่วงของระบบตัวเลขฐานสองแบบส่วนเติมเต็มสองแปลงเป็นระบบตัวเลขฐานสิบคือ -8 ถึง 8 ดังนั้นสามารถแสดงการกำหนดรูปแบบจำนวนบิตของระบบตัวเลขฐานสองแบบส่วนเติมเต็มสอง (2's complement) ที่บิดต่างๆ ได้ดังตารางที่ 4.8

จากรูปแบบที่กำหนดจำนวนบิตของระบบตัวเลขฐานสองแบบส่วนเติมเต็มสองของค่าสัมประสิทธิ์วงจรรองสัญญาณได้ในตารางที่ 4.8 คือ 10 บิต 12 บิต 14 บิต 16 บิตและ 24 บิต เพื่อให้เห็นผลกระทบการจัดระดับค่าสัมประสิทธิ์ (coefficient quantization effects) ของโครงสร้างวงจรรองสัญญาณปรับค่าความหวังเป็นเศษส่วนทั้งสามโครงสร้างที่นำมาเปรียบเทียบได้ชัดเจน ด้วยการแสดงผลตอบสนองทางขนาดและผลตอบสนองความหวังเฟส ยกตัวอย่างโดยกำหนดให้ทุกๆ โครงสร้างมีค่าพารามิเตอร์ความหวัง  $D$  เท่ากับ 3.8 ในรูปที่ 4.44 ถึงรูปที่ 4.48 แสดงผลตอบสนองทางขนาดในหน่วยเดซิเบลและผลตอบสนองความหวังเฟสของโครงสร้างแฟร์โรว์สำหรับวงจรรองสัญญาณปรับค่าความหวังเป็นเศษส่วนชนิดลากรานจ์อันดับเจ็ดก่อนและหลังการจัดระดับค่าสัมประสิทธิ์ของวงจรรองสัญญาณที่ขนาดบิตต่างๆ และรูปที่ 4.49 ถึงรูปที่ 4.53 แสดงผลตอบสนองทางขนาดในหน่วยเดซิเบลและผลตอบสนองความหวังเฟสของโครงสร้างแฟร์โรว์ดัดแปลงสำหรับวงจรรองสัญญาณปรับค่าความหวังเป็นเศษส่วนชนิดลากรานจ์อันดับเจ็ดที่ขนาดบิตต่างๆ และรูปที่ 4.54 ถึงรูปที่ 4.58 แสดงผลตอบสนองทางขนาดในหน่วยเดซิเบลและผลตอบสนองความหวังเฟสของโครงสร้างวงจรรองสัญญาณปรับค่าความหวังเป็นเศษส่วนปาสคาลอันดับเจ็ดตามลำดับ


พิจารณาโครงสร้างแฟร์โรว์สำหรับวงจรรองสัญญาณปรับค่าความหวังเป็นเศษส่วนชนิดลากรานจ์อันดับเจ็ด เมื่อเปรียบเทียบผลตอบสนองทางขนาดในหน่วยเดซิเบลและผลตอบสนองความหวังเฟสก่อนและหลังการจัดระดับค่าสัมประสิทธิ์ (coefficient quantization) ของวงจรรองสัญญาณ ขนาด 10 บิต 12 บิต 14 บิตและ 16 บิต (ในรูปที่ 4.44 ถึงรูปที่ 4.47) พบว่าโครงสร้างวงจรรองสัญญาณดังกล่าวหลังจากการจัดระดับค่าสัมประสิทธิ์ของวงจรรองสัญญาณให้ผลตอบสนองทางขนาดและผลตอบสนองความหวังเฟสที่ผิดเพี้ยนจากเดิมไปมาก และไม่มี ความใกล้เคียงกับผลตอบสนองทางขนาดและผลตอบสนองความหวังเฟสเดิมก่อนการจัดระดับค่าสัมประสิทธิ์ แต่เมื่อเพิ่มจำนวนบิตการจัดระดับค่าสัมประสิทธิ์ ในรูปที่ 4.48 แสดงผลตอบสนองทาง

ขนาดและผลตอบสนองของความหน่วงเฟสก่อนและหลังการจัดระดับค่าสัมประสิทธิ์ของวงจรรองสัญญาณขนาด 24 บิต ซึ่งในตัวอย่างการจัดระดับค่าสัมประสิทธิ์ในโครงสร้างแฟร์โรว์นี้ จะให้ผลตอบสนองทางขนาดและผลตอบสนองความหน่วงเฟสที่ใกล้เคียงกับก่อนการจัดระดับค่าสัมประสิทธิ์มากที่สุด แต่ก็ยังคงเห็นได้ว่าผลตอบสนองทางขนาดและผลตอบสนองความหน่วงเฟสก็ยังมีคามผิดเพี้ยนอยู่


จากนั้นเมื่อพิจารณาโครงสร้างแฟร์โรว์ดัดแปลงสำหรับวงจรรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนชนิดลากรานจ์อันดับเจ็ด เมื่อเปรียบเทียบผลตอบสนองทางขนาดในหน่วยเดซิเบลและผลตอบสนองความหน่วงเฟสก่อนหลังการจัดระดับค่าสัมประสิทธิ์ของวงจรรองสัญญาณ (coefficient quantization) ขนาด 10 บิต (รูปที่ 4.49) พบว่าผลตอบสนองทางขนาดและผลตอบสนองความหน่วงเฟสที่ผิดเพี้ยนจากต้นแบบเดิมไปไม่มากและเมื่อเพิ่มจำนวนบิตเป็น 12 บิต (รูปที่ 4.50) โครงสร้างนี้จะให้ผลตอบสนองทางขนาดและผลตอบสนองความหน่วงเฟสที่ใกล้เคียงกับก่อนการจัดระดับค่าสัมประสิทธิ์มากยิ่งขึ้น ซึ่งจะเห็นได้ว่าในรูปที่ 4.51 ถึงรูปที่ 4.53 และเมื่อเพิ่มจำนวนบิตมากขึ้นโครงสร้างแฟร์โรว์ดัดแปลงจะให้ผลตอบสนองทางขนาดและผลตอบสนองความหน่วงเฟสก่อนและหลังการจัดระดับค่าสัมประสิทธิ์ซ้อนทับกันพอดี นั่นคือไม่มีความผิดเพี้ยนของผลตอบสนองทางขนาดและผลตอบสนองความหน่วงเฟส

พิจารณาโครงสร้างวงจรรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนปาสคาลอันดับเจ็ด เมื่อเปรียบเทียบผลตอบสนองทางขนาดในหน่วยเดซิเบลก่อนและหลังการจัดระดับค่าสัมประสิทธิ์ของวงจรรองสัญญาณ (coefficient quantization) ขนาด 10 บิต (รูปที่ 4.54) พบว่าโครงสร้างดังกล่าวให้ผลตอบสนองทางขนาดและผลตอบสนองความหน่วงเฟสที่ผิดเพี้ยนจากก่อนการจัดระดับค่าสัมประสิทธิ์เล็กน้อย และในรูปที่ 4.55 ถึงรูปที่ 4.58 และเมื่อเพิ่มจำนวนบิตมากขึ้นผลตอบสนองทางขนาดและผลตอบสนองความหน่วงเฟสก่อนและหลังการจัดระดับค่าสัมประสิทธิ์ซ้อนทับกันพอดี นั่นคือไม่มีความผิดเพี้ยนของผลตอบสนองทางขนาดและผลตอบสนองความหน่วงเฟส และหากเปรียบเทียบผลตอบสนองทางขนาดและผลตอบสนองความหน่วงเฟสระหว่างโครงสร้างแฟร์โรว์ดัดแปลงสำหรับวงจรรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนชนิดลากรานจ์อันดับเจ็ดกับโครงสร้างวงจรรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนปาสคาลที่การจัดระดับค่าสัมประสิทธิ์ของวงจรรองสัญญาณขนาด 10 บิต (4.49 กับรูปที่ 4.54) และการจัดระดับค่าสัมประสิทธิ์ของวงจรรองสัญญาณขนาด 12 บิต (4.50 กับรูปที่ 4.55) พบว่าโครงสร้างวงจรรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนปาสคาลอันดับเจ็ดให้ความผิดเพี้ยนของผลตอบสนองทางขนาดและผลตอบสนองความหน่วงเฟสที่น้อยกว่า นั่นคือสามารถกล่าวได้ว่าโครงสร้างวงจรรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนปาสคาลเป็นโครงสร้างที่มีผลกระทบการจัดระดับค่าสัมประสิทธิ์ที่ต่ำ [34-35]

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



(a) ผลตอบสนองทางขนาด



(b) ผลตอบสนองความหน่วงเฟส


**รูปที่ 4.44** ผลตอบสนองทางขนาดและผลตอบสนองความหน่วงเฟสของโครงสร้างแฟร์ไรร์สำหรับ

วงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนชนิดลากรานจ์อันดับเจ็ดก่อนและ


หลังการจัดระดับค่าสัมประสิทธิ์ (coefficient quantization) ขนาด 10 บิต

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



(a) ผลตอบสนองทางขนาด




(b) ผลตอบสนองความหน่วงเฟส

**รูปที่ 4.45** ผลตอบสนองทางขนาดและผลตอบสนองความหน่วงเฟสของโครงสร้างแฟร์ไรร์สำหรับ


วงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนชนิดลากรานจ์อันดับเจ็ดก่อนและ

หลังการจัดระดับค่าสัมประสิทธิ์ (coefficient quantization) ขนาด 12 บิต

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



(a) ผลตอบสนองทางขนาด




(b) ผลตอบสนองความหน่วงเฟส

**รูปที่ 4.46** ผลตอบสนองทางขนาดและผลตอบสนองความหน่วงเฟสของโครงสร้างแฟร์ไรร์สำหรับ


วงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนชนิดลากรานจ์อันดับเจ็ดก่อนและ

หลังการจัดระดับค่าสัมประสิทธิ์ (coefficient quantization) ขนาด 14 บิต

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



(a) ผลตอบสนองทางขนาด




(b) ผลตอบสนองความหน่วงเฟส

รูปที่ 4.47 ผลตอบสนองทางขนาดและผลตอบสนองความหน่วงเฟสของโครงสร้างแฟร์ไรร์สำหรับ


วงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนชนิดลากรานจ์อันดับเจ็ดก่อนและ

หลังการจัดระดับค่าสัมประสิทธิ์ (coefficient quantization) ขนาด 16 บิต

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



(a) ผลตอบสนองทางขนาด




(b) ผลตอบสนองความหน่วงเฟส

**รูปที่ 4.48** ผลตอบสนองทางขนาดและผลตอบสนองความหน่วงเฟสของโครงสร้างแฟร์ไรร์สำหรับ


วงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนชนิดลากรานจ์อันดับเจ็ดก่อนและ

หลังการจัดระดับค่าสัมประสิทธิ์ (coefficient quantization) ขนาด 24 บิต

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



(a) ผลตอบสนองทางขนาด




(b) ผลตอบสนองความหน่วงเฟส


**รูปที่ 4.49** ผลตอบสนองทางขนาดและผลตอบสนองความหน่วงเฟสของโครงสร้างแฟร์โรวี  
ดัดแปลงสำหรับวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนชนิดลากรานจ์  
อันดับเจ็ดก่อนและหลังการจัดระดับค่าสัมประสิทธิ์ (coefficient quantization)

ขนาด 10 บิต

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



(a) ผลตอบสนองทางขนาด




(b) ผลตอบสนองความหน่วงเฟส


**รูปที่ 4.50** ผลตอบสนองทางขนาดและผลตอบสนองความหน่วงเฟสของโครงสร้างแฟร์ไรว์  
ดัดแปลงสำหรับวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนชนิดลากรานจ์  
อันดับเจ็ดก่อนและหลังการจัดระดับค่าสัมประสิทธิ์ (coefficient quantization)

ขนาด 12 บิต

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



(a) ผลตอบสนองทางขนาด




(b) ผลตอบสนองความหน่วงเฟส


**รูปที่ 4.51** ผลตอบสนองทางขนาดและผลตอบสนองความหน่วงเฟสของโครงสร้างแฟร์โรวี  
ดัดแปลงสำหรับวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนชนิดลากรานจ์  
อันดับเจ็ดก่อนและหลังการจัดระดับค่าสัมประสิทธิ์ (coefficient quantization)

ขนาด 14 บิต

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



(a) ผลตอบสนองทางขนาด




(b) ผลตอบสนองความหน่วงเฟส


**รูปที่ 4.52** ผลตอบสนองทางขนาดและผลตอบสนองความหน่วงเฟสของโครงสร้างแฟร์ไรว์  
ดัดแปลงสำหรับวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนชนิดลากรานจ์  
อันดับเจ็ดก่อนและหลังการจัดระดับค่าสัมประสิทธิ์ (coefficient quantization)

ขนาด 16 บิต

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



(a) ผลตอบสนองทางขนาด




(b) ผลตอบสนองความหน่วงเฟส


**รูปที่ 4.53** ผลตอบสนองทางขนาดและผลตอบสนองความหน่วงเฟสของโครงสร้างแฟร์โรวี  
ดัดแปลงสำหรับวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนชนิดลากรานจ์  
อันดับเจ็ดก่อนและหลังการจัดระดับค่าสัมประสิทธิ์ (coefficient quantization)

ขนาด 24 บิต

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



(a) ผลตอบสนองทางขนาด




(b) ผลตอบสนองความหน่วงเฟส

**รูปที่ 4.54** ผลตอบสนองทางขนาดและผลตอบสนองความหน่วงเฟสของโครงสร้างวงจรรอง


สัญญาณปรับค่าความหน่วงเป็นเศษส่วนปาสคาลอันดับเจ็ดก่อนและหลังการจัดระดับ

ค่าสัมประสิทธิ์ (coefficient quantization) ขนาด 10 บิต

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



(a) ผลตอบสนองทางขนาด




(b) ผลตอบสนองความหน่วงเฟส

**รูปที่ 4.55** ผลตอบสนองทางขนาดและผลตอบสนองความหน่วงเฟสของโครงสร้างวงจรรอง


สัญญาณปรับค่าความหน่วงเป็นเศษส่วนปาสคาลอันดับเจ็ดก่อนและหลังการจัดระดับ

ค่าสัมประสิทธิ์ (coefficient quantization) ขนาด 12 บิต

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



(a) ผลตอบสนองทางขนาด




(b) ผลตอบสนองความหน่วงเฟส

**รูปที่ 4.56** ผลตอบสนองทางขนาดและผลตอบสนองความหน่วงเฟสของโครงสร้างวงจรรอง


สัญญาณปรับค่าความหน่วงเป็นเศษส่วนปาสคาลอันดับเจ็ดก่อนและหลังการจัดระดับ

ค่าสัมประสิทธิ์ (coefficient quantization) ขนาด 14 บิต

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



(a) ผลตอบสนองทางขนาด




(b) ผลตอบสนองความหน่วงเฟส

รูปที่ 4.57 ผลตอบสนองทางขนาดและผลตอบสนองความหน่วงเฟสของโครงสร้างวงจรรอง


สัญญาณปรับค่าความหน่วงเป็นเศษส่วนปาสคาลอันดับเจ็ดก่อนและหลังการจัดระดับ

ค่าสัมประสิทธิ์ (coefficient quantization) ขนาด 16 บิต

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



(a) ผลตอบสนองทางขนาด



(b) ผลตอบสนองความหน่วงเฟส

**รูปที่ 4.58** ผลตอบสนองทางขนาดและผลตอบสนองความหน่วงเฟสของโครงสร้างวงจรรอง

สัญญาณปรับค่าความหน่วงเป็นเศษส่วนปาสคาลอันดับเจ็ดก่อนและหลังการจัดระดับ

ค่าสัมประสิทธิ์ (coefficient quantization) ขนาด 24 บิต

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## สรุปผลงานวิจัย

## 5.1 สรุปผล

วิทยานิพนธ์ฉบับนี้เป็นการออกแบบและสร้างวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนชนิดผลตอบสนองอิมพัลส์จำกัดที่มีความซับซ้อนต่ำบนพื้นฐานการประมาณค่าในช่วงปาสคาล โดยที่มาของโครงสร้างสำหรับวงจรกรองสัญญาณดังกล่าวได้มาจากการแปลงปาสคาลไม่ต่อเนื่อง (Discrete Pascal transform: DPT) และการประมาณค่าในช่วงปาสคาล (Pascal Interpolation) ซึ่งจะเรียกววงจรกรองสัญญาณนี้ว่าวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนปาสคาล (Pascal variable fractional-delay filter) หรือเรียกชื่อย่อว่า Pascal VFD filter โดยโครงสร้างของวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนปาสคาลจะประกอบด้วยกลไกภายในที่แยกเป็น 2 ส่วนได้แก่ วงจรส่วนหน้าของวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนปาสคาล (front-end of Pascal VFD filter) และวงจรส่วนหลังของวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนปาสคาล (back-end of Pascal VFD filter) ซึ่งวงจรส่วนหน้าของวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนปาสคาลสามารถแยกออกได้เป็น 2 ชนิดโครงสร้างได้แก่ โครงสร้างวงจรส่วนหน้าชนิดต่อเรียง (cascade-type structure) และโครงสร้างวงจรส่วนหน้าชนิดขนาน (parallel-type structure) โดยโครงสร้างวงจรส่วนหน้าทั้ง 2 ชนิดจะเป็นโครงสร้างที่ปราศจากวงจรมคูณ (multiplierless filter) โดยการใช้งานผู้ใช้งานสามารถเลือกใช้งานวงจรส่วนหน้าชนิดต่อเรียงหรือชนิดขนานควบคู่กับวงจรส่วนหลังของวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนปาสคาลที่มีจำนวนการคูณเป็นฟังก์ชันเชิงเส้นกับอันดับของวงจรกรองสัญญาณ

ความซับซ้อนในการคำนวณ (computational complexity) เมื่อพิจารณาจำนวนการคูณ (number of multiplication) ของโครงสร้างชนิดต่อเรียงและโครงสร้างชนิดขนานสำหรับวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนปาสคาลกับโครงสร้างแฟร์โรว์สำหรับวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนชนิดลากรานจ์ [2] โครงสร้างแฟร์โรว์ดัดแปลงสำหรับวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนชนิดลากรานจ์ [12-14] และโครงสร้างอื่นๆ ที่ไม่ใช่โครงสร้างแฟร์โรว์ได้แก่ โครงสร้างสเกลค่าสัมประสิทธิ์สำหรับวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วน [22] โครงสร้างมอดูลาร์สำหรับวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วน [23] พบว่าโครงสร้างสำหรับวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนปาสคาลและโครงสร้างมอดูลาร์สำหรับวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนมีความต้องการวงจรมคูณน้อยที่สุด แต่โครงสร้างมอดูลาร์สำหรับวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนจะเกิดความผิดพลาด

ชั่วขณะ (transient error) เมื่อมีการปรับเปลี่ยนพารามิเตอร์ความหน่วง  $D$  โครงสร้างมอดูลาร์จึง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เป็นโครงสร้างที่มีความซับซ้อนต่ำก็จริง แต่ไม่เหมาะกับการนำไปใช้งานประมวลผลแบบเวลาจริง (real-time processing) หรือแบบออนไลน์ (online)

ความซับซ้อนในการคำนวณ (computational complexity) เมื่อพิจารณาจำนวนการบวก (number of addition) โครงสร้างสเกลค่าสัมประสิทธิ์สำหรับวงจรกรองสัญญาณปรับค่าความหน่วง เป็นเศษส่วน [22] มีความต้องการใช้วงจรบวกน้อยที่สุด พิจารณาโครงสร้างชนิดต่อเรียงสำหรับวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนปาสคาลมีความต้องการใช้วงจรบวกเท่ากับ โครงสร้างมอดูลาร์สำหรับวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วน [23] ส่วนโครงสร้าง ชนิดขนานสำหรับวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนปาสคาลมีความต้องการใช้วงจร บวกที่น้อยกว่าโครงสร้างแฟร์โรว์สำหรับวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนชนิด ลากรานจ์ [2] และโครงสร้างแฟร์โรว์ดัดแปลงสำหรับวงจรกรองสัญญาณปรับค่าความหน่วงเป็น เศษส่วนชนิดลากรานจ์ [12-14] ซึ่งหากพิจารณาถึงพื้นฐานกระบวนการทำงานของวงจรคูณและวงจร บวกในระบบดิจิทัล จะพบว่าวงจรคูณจะมีกระบวนการทำงานที่ซับซ้อนกว่าวงจรถูกมาก ดังนั้นใน วงจรกรองสัญญาณดิจิทัลเชิงเลขมักจะทำให้ความสำคัญของความซับซ้อนในการคำนวณที่จำนวนการ คูณมากกว่าจำนวนการบวก

การวิเคราะห์ผลกระทบการจัตระดับค่าสัมประสิทธิ์ (coefficient quantization effects) ที่ จำนวนบิตเท่ากัน พบว่าโครงสร้างวงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนปาสคาลให้ ความผิดพลาดของผลตอบสนองทางขนาดที่น้อยกว่าโครงสร้างแฟร์โรว์สำหรับวงจรกรองสัญญาณ ปรับค่าความหน่วงเป็นเศษส่วนชนิดลากรานจ์ [2] และโครงสร้างแฟร์โรว์ดัดแปลงสำหรับวงจรกรอง สัญญาณปรับค่าความหน่วงเป็นเศษส่วนชนิดลากรานจ์ [12-14] นั่นคือสามารถกล่าวได้ว่าโครงสร้าง วงจรกรองสัญญาณปรับค่าความหน่วงเป็นเศษส่วนปาสคาลเป็นมีผลกระทบการจัตระดับค่า สัมประสิทธิ์ที่ต่ำ (low coefficient quantization effects)

ดังนั้นงานวิจัยจึงสามารถกล่าวได้ว่าวงจรกรองสัญญาณนี้ว่าวงจรกรองสัญญาณปรับค่า ความหน่วงเป็นเศษส่วนปาสคาล (Pascal Variable Fractional-Delay Filter) ที่ได้ออกแบบมาจากการ แปลงปาสคาลไม่ต่อเนื่อง (Discrete Pascal transform: DPT) และการประมาณค่าในช่วง ปาสคาล (Pascal Interpolation) เป็นโครงสร้างวงจรกรองสัญญาณที่มีความซับซ้อนในการคำนวณ ต่ำ (low complexity filter structure) ปราศจากความผิดพลาดชั่วขณะ (transient error free) มี ผลกระทบการจัตระดับค่าสัมประสิทธิ์ที่ต่ำ (low coefficient quantization effects) ซึ่งเหมาะกับการ นำไปใช้งานประมวลผลแบบเวลาจริง (real-time processing) หรือแบบออนไลน์ (online)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## 5.2 วิจารณ์และข้อเสนอแนะ

จากการจำลองการวิเคราะห์ความผิดพลาดชั่วขณะของวงจรรองสัญญาณปรับค่าความหวังเป็นเศษส่วนปาสคาลเมื่อป้อนสัญญาณอินพุตด้วยรูปคลื่นสี่เหลี่ยม (square signal) จะพบว่าสัญญาณเอาต์พุตเกิดปรากฏการณ์กิบ (Gibb's phenomenon) [32-33] ซึ่งเป็นที่ทราบกันโดยทั่วกันแล้วว่าปรากฏการณ์ดังกล่าวจะเกิดขึ้นในวงจรรองสัญญาณเชิงเลขที่มีสัญญาณอินพุตแบบกระโดดไม่ต่อเนื่อง (jump discontinuity) นอกจากนี้ใน [36-37] ได้กล่าวถึงการนำวงจรรอนุพันธ์อันดับหนึ่ง ( $1^{\text{st}}$ -order digital differentiator) มาต่อเรียง (cascade) กันสามารถดำเนินการของโครงสร้างได้ในมุมมองทางทฤษฎี (theoretical point of view) เท่านั้น ดังนั้นโครงสร้างชนิดต่อเรียงสำหรับวงจรรองสัญญาณปรับค่าความหวังเป็นเศษส่วนปาสคาลหากนำไปสร้างเป็นวงจรใช้งานจริงอาจพบปัญหาดังกล่าว



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## เอกสารอ้างอิง

- [1] T. I. Laakso, V. Vamimaki, M. Karjalainen, and U. K. Laine, "Splitting the unit delay: Tools for fractional delay filter design," **IEEE Signal Processing Magazine**, vol. 13, no. 1, pp. 30-60, Jan. 1996.
- [2] C. W. Farrow, "A continuously variable digital delay element," **Proc. 1988 IEEE Int. Symp. Circuits Syst.**, vol. 3, pp. 2641-2645, Espoo, Finland, June 6-9, 1988.
- [3] T.-B. Deng, "Discretization-free design of variable fractional-delay FIR digital filters," **IEEE Trans. Circuits Syst. II, Analog Digit. Signal Process.**, vol. 48, no. 6, pp. 637-644, June 2001.
- [4] H. Zhao and J.-B. Yu, "A simple and efficient design of variable fractional delay FIR filters," **IEEE Trans. Circuits Syst. II, Exp. Briefs**, vol. 53, no. 2, pp. 157-160, Feb. 2006.
- [5] C.-C. Tseng, "Design of variable fractional delay FIR filters using differentiator bank," **Proc. 2002 IEEE Int. Symp. Circuits Syst.**, vol. IV, pp. 421-424, Phoenix, AZ, May 26-29, 2002.
- [6] T.-B. Deng and Y. Nakagawa, "SVD-based design and new structure for variable fractional-delay digital filters," **IEEE Trans. Signal Process.**, vol. 52, no. 9, pp. 2513-2527, Sept. 2004.
- [7] T.-B. Deng and Y. Lian, "Weighted-least-squares design of variable fractional-delay FIR filters using coefficient symmetry," **IEEE Trans. Signal Process.**, vol. 54, no. 8, pp. 3023-3038, Aug. 2006.
- [8] T.-B. Deng and W. Qin, "Coefficient relation-based minimax design and low-complexity structure of variable fractional-delay digital filters," **Signal Processing**, vol. 93, no. 4, pp. 923-932, Apr. 2013.
- [9] T.-B. Deng and W. Qin, "Improved bi-equiripple variable fractional-delay filters," **Signal Processing**, vol. 94, no. 1, pp. 300-307, Jan. 2014.
- [10] G.-S. Liu and C.-W. Wei, "A new variable fractional sample delay filter with nonlinear interpolation." **IEEE Trans. Circuits Syst. II, Analog Digit. Signal Process.**, vol. 39, no. 2, pp. 123-126, Feb. 1992.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

- [11] T.-B. Deng, "Coefficient-symmetries for implementing arbitrary-order Lagrange-type variable fractional-delay digital filters," **IEEE Trans. Signal Process.**, vol. 55, no. 8, pp. 4078-4090, Aug. 2007.
- [12] T.-B. Deng, "Symmetric structures for odd-order maximally flat and weighted-least-squares variable fractional-delay filters," **IEEE Trans. Circuits Syst. I : Regular Papers**, vol. 54, no. 12, pp.2718-2732, Dec. 2007.
- [13] T.-B. Deng, "Transformation matrix for odd-order Lagrange-type variable fractional-delay filters," **Proc. 6<sup>th</sup> Int. Conf. ICICS 2007**, pp. 1-5, Singapore, Dec. 10-13, 2007.
- [14] T.-B. Deng, "Transformation matrix for even-order Lagrange-type variable fractional-delay digital filters," **Proc. Int. Conf. ICIAS 2007**, pp. 1179-1182, Kuala Lumpur, Nov. 25-28, 2007.
- [15] S.-C. Pei and C.-C. Tseng, "A comb filter design using fractional-sample delay," **IEEE Trans. Circuits Syst. II, Analog Digit. Signal Process**, vol. 45, no. 6, pp. 649-653, June 1998.
- [16] T.-B. Deng, "High-resolution image interpolation using two-dimensional Lagrange-type variable fractional-delay filter," **Proc. Int. Symp. NOLTA'05**, pp. 214-217, Bruges, Belgium, Oct. 18-21, 2005.
- [17] J.-J. Shyu, S.-C. Pei, and C.-H. Chan, "Minimax phase error design of allpass variable fractional-delay digital filters by iterative weighted least-squares method", **Signal Processing**, vol. 89, no. 9, pp. 1774-1781, Sept. 2009.
- [18] C.-C. Tseng, "Closed-form design of digital IIR integrators using numerical integration rules and fractional sample delays," **IEEE Trans. Circuits Syst. I, Reg. Papers**, vol. 54, no. 3, pp. 643-655, Mar. 2007.
- [19] J.-J. Shyu, S.-C. Pei, and Y.-D. Huang, "Two-dimensional Farrow structure and the design of variable fractional delay 2-D FIR digital filters," **IEEE Trans. Circuits Syst. I, Reg. Papers**, vol. 56, no. 2, pp. 395-404, Feb. 2009.
- [20] C.-C. Tseng, "Design of 1-D and 2-D variable fractional delay allpass filters using weighted least-squares method," **IEEE Trans. Circuits Syst. I, Fundam. Theory Appl.**, vol. 49, no. 10, pp. 1413-1422, Oct. 2002.
- [21] S. K. Mitra, *Digital Signal Processing : A Computer-Based Approach*, 4<sup>th</sup> ed. Newyork; McGraw-Hill, 2011.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

- [22] A. Franck, "Efficient algorithms and structure for fractional delay filtering based on Lagrange interpolation," **J. Audio Eng. Soc.**, vol. 56, no. 12, pp. 1036-1056, Dec 2008.
- [23] C. Candan, "An Efficient filtering structure for Lagrange interpolation," **IEEE Signal Process. Letter**. Vol. 14, pp. 17-19, Jan 2007.
- [24] M. F. Aburdene and T. J. Goodman, "The discrete Pascal transform and its applications," **IEEE Signal Process. Letters**, vol. 12, no. 7, pp. 493-495, July 2005.
- [25] Sorawat Chivapreecha and Chusit Pradabpet "A New Variable Fractional-Delay FIR Filter" **Proc. ITC-CSCC 2010**, Pattaya, Thailand, July 4-7, 2010.
- [26] Sorawat Chivapreecha and Tian-Bo Deng "Very Low-Complexity Structure for Lagrange-Type Variable Fractional-Delay Filter", **Proc. ICGCS 2010**, Shanghai, P.R. China, June 21-23, 2010
- [27] T. J. Goodman and M. F. Aburdene, "Interpolation using the discrete Pascal transform," **Proc. 40<sup>th</sup> Annual Conference on Information Sciences and Systems**, pp. 1079-1083, March 22-24, 2006.
- [28] Skodras, A. N., "Efficient computation of the discrete Pascal transform," **Proc. Int. Conf. EUSIPCO 2006**, Florence (Italy), 2006, p. 1-4.
- [29] A. Edelman and G. Starnig, "Pascal Matrices," **Amer. Math. Monthly.**, pp- 189-197, Mar. 2004.
- [30] Ussanai Nithirochananont, Theetima Treepayak, Sorawat Chivapreecha, Tian-Bo Deng and Kobchai Dejhan, "Discrete Pascal Filter and Its Hardware Realization," **Proc. 2008 International Symposium on Intelligent Signal Processing and Communication Systems (ISPACS 2008)**, pp. 461-464, Bangkok, Thailand, Feb. 8-10, 2009.
- [31] Ussanai Nithirochananont, Sorawat Chivapreecha and Kobchai Dejhan, "An FPGA-Based Implementation of Variable Fractional Delay Filter," **Proc. 5th International Colloquium on Signal Processing and Its Application (CSPA 2009)**, Kuala Lumpur, Malaysia, March 6-8, 2009.
- [32] S. Mallat, *A wavelet tour of signal processing*, 2nd ed., Academic Press, San Diego, CA, 1999.

- [33] D. Gottlieb and C.-W. Shu, On the Gibbs phenomenon and its resolution, *SIAM Review* 39 (1997), 644-668.
- [34] K. Uesaka and M. Kawamata, "Synthesis of low coefficient sensitivity digital filters using genetic programming", **Proc. IEEE Int. Symp. Circuits and Systems** , vol. 3, pp. 307-310, 1999
- [35] K. Uesaka and M. Kawamata, "Synthesis of low-sensitivity second-order digital filters using genetic programming with automatically defined functions", **IEEE Signal Processing Letters**, vol. 7(4), pp. 83-85, 2000
- [36] S. Tassart and P. Depalle, "Analytical approximations of fractional delays: Lagrange interpolators and allpass filters", **Proc. IEEE Int. Conf. Acoust., Speech, Signal Process.**, Apr. 1997, pp. 455-458.
- [37] S. Koshita, M. Abe, and M. Kawamata, "A Simple Ladder Realization of Maximally Flat Allpass Fractional Delay Filters", **IEEE Transactions on Circuits and Systems II: Express Briefs**, vol. 61(3), pp. 203-207, 2014

## บทความที่ได้รับการตีพิมพ์

1. P. Soontornwong, S. Chivapreecha, and C. Pradabpet, "A Cubic Hermite variable fractional delay filter," **Proc. of ISPACS 2011**, Chiang Mai, Thailand, Dec. 2011.
2. P. Soontornwong, J. La-inchua, and S. Chivapreecha, "An Implementation of Cubic Hermite variable fractional delay filter for digital image interpolation," **Proc. of iEECON 2013**, Chiang Mai, Thailand, Mar. 2013.
3. P. Soontornwong, S. Chivapreecha, and C. Pradabpet, "A Transient-Free Structure for Lagrange-Type Variable Fractional-Delay Digital Filter," **Proc. of ECTI-CON 2014**, Nakhon Ratchasima, Thailand, May. 2014.
4. P. Soontornwong and S. Chivapreecha, "Pascal-Interpolation-Based Noninteger Delay Filter and Low-Complexity Realization," accepted for publishing in *Journal of Radioengineering.*, vol. 24, no. 4, pp. 1002-1012, Dec 2015

## ประวัติผู้เขียน

ชื่อ-นามสกุล	นายปริญญา สุนทรวงศ์
วัน เดือน ปีเกิด	8 เมษายน พ.ศ. 2520
ที่อยู่	99 หมู่ 4 ตำบลท้องเนียน อำเภอขนอม จังหวัดนครศรีธรรมราช
ประวัติการศึกษา	ปี พ.ศ. 2543 ครุศาสตร์อุตสาหกรรมบัณฑิต สาขาวิชาวิศวกรรมโทรคมนาคม สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง ปี พ.ศ. 2549 วิศวกรรมศาสตรมหาบัณฑิต สาขาวิชาวิศวกรรมไฟฟ้า มหาวิทยาลัยสงขลานครินทร์
ประสบการณ์การทำงาน	
ปัจจุบัน	อาจารย์สาขาวิศวกรรมไฟฟ้า วิทยาลัยเทคโนโลยีอุตสาหกรรมและการจัดการ มหาวิทยาลัยเทคโนโลยีราชมงคลศรีวิชัย

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## บทความที่ได้รับการตีพิมพ์

1. P. Soontornwong, S. Chivapreecha, and C. Pradabpet, "A Cubic Hermite variable fractional delay filter," **Proc. of ISPACS 2011**, Chiang Mai, Thailand, Dec. 2011.
2. P. Soontornwong, J. La-inchua, and S. Chivapreecha, "An Implementation of Cubic Hermite variable fractional delay filter for digital image interpolation," **Proc. of iEECON 2013**, Chiang Mai, Thailand, Mar. 2013.
3. P. Soontornwong, S. Chivapreecha, and C. Pradabpet, "A Transient-Free Structure for Lagrange-Type Variable Fractional-Delay Digital Filter," **Proc. of ECTI-CON 2014**, Nakhon Ratchasima, Thailand, May. 2014.
4. P. Soontornwong and S. Chivapreecha, "Pascal-Interpolation-Based Noninteger Delay Filter and Low-Complexity Realization," accepted for publishing in *Journal of Radioengineering.*, vol. 24, no. 4, pp. 1002-1012, Dec 2015

## ประวัติผู้เขียน

ชื่อ-นามสกุล	นายปริญญา สุนทรวงศ์
วัน เดือน ปีเกิด	8 เมษายน พ.ศ. 2520
ที่อยู่	99 หมู่ 4 ตำบลท้องเนียน อำเภอขนอม จังหวัดนครศรีธรรมราช
ประวัติการศึกษา	ปี พ.ศ. 2543 ครุศาสตร์อุตสาหกรรมบัณฑิต สาขาวิชาวิศวกรรมโทรคมนาคม สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง ปี พ.ศ. 2549 วิศวกรรมศาสตรมหาบัณฑิต สาขาวิชาวิศวกรรมไฟฟ้า มหาวิทยาลัยสงขลานครินทร์
ประสบการณ์การทำงาน	
ปัจจุบัน	อาจารย์สาขาวิศวกรรมไฟฟ้า วิทยาลัยเทคโนโลยีอุตสาหกรรมและการจัดการ มหาวิทยาลัยเทคโนโลยีราชมงคลศรีวิชัย

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้