

การวัดความถี่ คาบเวลา และเฟส
โดยใช้เทคนิคการสุ่มค่าสัญญาณ
Frequency, Period and Phase Measurements
Using Sampling Techniques



วิทยานิพนธ์สำหรับปริญญาวิศวกรรมศาสตรมหาบัณฑิต

สาขาวิชาวิศวกรรมไฟฟ้า

บัณฑิตวิทยาลัย

สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

ปีการศึกษา 2535

ISBN 974-8158-54-3

การวัดความถี่ คาบเวลา และเฟส
โดยใช้เทคนิคการสุ่มค่าสัญญาณ
Frequency, Period and Phase Measurements
Using Sampling Techniques

จริยา เลิศจรัสอร่ามดี
CHARIYA LOESCHARATARAMDEE

อาจารย์ที่ปรึกษา
รศ. วิวัฒน์ กิรานนท์ D.ENG.
ADVISOR
ASSOC. PROF. WIWAT KIRANON D.ENG.

วิทยานิพนธ์สำหรับปริญญาวิศวกรรมศาสตรมหาบัณฑิต
สาขาวิชาวิศวกรรมไฟฟ้า
บัณฑิตวิทยาลัย

สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง
ปีการศึกษา 2533

ISBN 974-8155-62-5





เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บัณฑิตวิทยาลัย
สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง
แบบฟอร์มการให้คะแนนการสอบวิชาโท

หัวข้อวิชาโท การวัดความถี่ คาบเวลา และเฟส โดยใช้เทคนิคการสุ่มค่าสัญญาณ
Frequency Period and Phase Measurement Using Sampling Technique

ชื่อนักศึกษา นางสาวจริยา เลิศจรössร่ามดี **รหัสประจำตัว** 31126-024
หลักสูตร วิศวกรรมศาสตรมหาบัณฑิต **สาขาวิชา** วิศวกรรมไฟฟ้า
ภาควิชา โทคมนาคม

อาจารย์ผู้ควบคุมวิชาโท รศ.ดร. วิวัฒน์ กิรานนท์

ชื่ออาจารย์ผู้ควบคุมการสอบ	ลายมือชื่อ
รศ.ดร. วิวัฒน์ กิรานนท์	
ดร. กิตติ ไพบูลย์วัฒนกิจ	
รศ.ดร. มานัส สິงวรศิลป์	
ผศ.ดร. บุญวัฒน์ อัครฐ์	

ค่าระดับคะแนนรวมทั้งเป็น เอกฉันทจากคณะกรรมการสอบ O : OUTSTANDING (ดีเยี่ยม)
วัน/เดือน/ปี ที่สอบ 19 มิถุนายน 2534 **เวลา** 9.30 น.
สถานที่สอบ ห้องประชุมภาคโทคมนาคม (T - 202) คณะวิศวกรรมศาสตร์


บัณฑิตวิทยาลัย
(นายคณบดี)
รองอธิการบดีฝ่ายวิชาการ
รักษาราชการแทนอธิการบดีบัณฑิตวิทยาลัย
วันที่.....เดือน.....พ.ศ. 2534.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

หัวข้อวิทยานิพนธ์	การวัดความถี่ คาบเวลา และเฟส โดยใช้เทคนิคการสุ่มค่าสัญญาณ
นักศึกษา	จริษา เลิศจรัสอร่ามดี
อาจารย์ที่ปรึกษา	รศ. วิวัฒน์ กิรานนท์ D.ENG.
ระดับการศึกษา	วิศวกรรมศาสตรมหาบัณฑิตสาขาวิชา วิศวกรรมไฟฟ้า
ปีการศึกษา	2533

บทคัดย่อ

วิทยานิพนธ์นี้ เป็นการเสนอผลการค้นคว้าวิจัยนำเทคนิคการสุ่มค่าสัญญาณ มาใช้ในการออกแบบวงจรการวัดความถี่ คาบเวลา และ เฟส วงจรวัดความถี่แบบใหม่ เป็นวงจรที่ให้ศักย์ไฟฟ้า DC เอาท์พุทที่มีการกระเพื่อมต่ำ มีความซับซ้อนในวงจรมีน้อย มีระบบการควบคุมสวิตช์ไม่ยุ่งยาก ทำให้ผลตอบสนองต่อวงจรรวดเร็วมาก วงจรวัดความถี่ต่างเฟสแบบใหม่ เป็นวงจรที่ใช้สำหรับวัดความถี่ต่างเฟสของสัญญาณสองสัญญาณ ที่มีความถี่เดียวกัน ค่าความถี่ต่างเฟสกำหนดได้โดยการสุ่มค่าสัญญาณที่เกิดจากผลรวมของศักย์ไฟฟ้าเอาท์พุทของวงจรอินทิเกรเตอร์สองวงจรในช่วงเวลาที่เหมาะสม พร้อมทั้งบอกสถานะการนำหรือการตามของอินพุทได้ วงจรนี้มี DC เอาท์พุทที่มีการกระเพื่อมต่ำ และมีผลการตอบสนองที่เร็ว ส่วนวงจรวัดคาบเวลาแบบใหม่มีอัตราการผลิตโดยตรงของค่าคาบเวลาเป็นโวลเตจในย่านความถี่ที่กว้าง DC เอาท์พุทมีการกระเพื่อมน้อย มีการตอบสนองและเข้าสู่สถานะเสถียรได้เร็ว กล่าวคือถ้าสัญญาณอินพุทที่เข้ามามีคาบเวลาเปลี่ยนแปลงโดยฉับพลันแล้ว วงจรจะใช้เวลาในการปรับระดับของ DC เอาท์พุทอย่างรวดเร็วคือ ใช้เวลาประมาณเพียงไม่ถึงรอบของสัญญาณอินพุทนั้น นอกจากคุณสมบัติหลายด้านที่ดีเหนือกว่าวงจรแบบเก่าที่มีอยู่ วงจรแบบใหม่ทุกวงจรที่ได้วิจัยนี้ ยังมีข้อดีอีกประการหนึ่งคือ สามารถที่จะนำไปสร้างในรูปแบบของวงจรสวิตช์คาปาซิเตอร์ที่สมบูรณ์ได้

เมื่อได้ทำการทดลองต่อวงจรตามที่ได้ออกแบบแล้ว ได้ผลการทดลอง ที่สนับสนุนถึงประสิทธิภาพของวงจรซึ่งทำงานได้เป็นอย่างดีตามทฤษฎี

Thesis Title FREQUENCY, PERIOD AND PHASE
 MEASUREMENTS USING SAMPLING TECHNIQUES
Name CHARIYA LOESCHARATARAMDEE
Thesis Advisor ASSOC.PROF.WIWAT KIRANON D.ENG.
Level of Study MASTER OF ENGINEERING IN
 ELECTRICAL ENGINEERING

ABSTRACT

This thesis presents three novel circuits for frequency, period and phase measurements, respectively, using sampling techniques.

The frequency measuring circuit has theoretically zero output ripple and very fast response as well as simple structure. The circuit for phase measurement between two input signals at a same frequency evaluates phase difference through the sampled extractions from the sum of two output voltages from two integrators at the appropriate time interval. The circuit has low - ripple DC output with lead - lag indication and fast response. The period measuring circuit employs a very small number of active components. It has very fast response for the system response can get into steady state within only one iteration step. All of these circuits can easily be modified to switched capacitor versions. Therefore the presented circuits are superior to those of an earlier system in so many aspects.

The realization of the circuits are obtained by experiments. They are obviously corresponding to the theory.

กิติกรรมประกาศ

วิทยานิพนธ์ฉบับนี้ ได้สำเร็จสมบูรณ์ก็ด้วยความช่วยเหลือ การให้คำปรึกษาแนะนำจาก รศ.ดร.วิวัฒน์ กิรานนท์ อาจารย์ที่ปรึกษา ข้าพเจ้า จึงประสงค์ที่จะกล่าวถึงท่านไว้ ณ ที่นี้ด้วยความขอบพระคุณยิ่ง

นอกจากนี้แล้ว ยังได้รับความเอื้อเฟื้ออุปการณ์เครื่องมือเครื่องใช้ จาก อาจารย์ปราโมทย์ วาดเขียน เจ้าหน้าที่ธุรการภาควิชาอิเล็กทรอนิกส์ และเจ้าหน้าที่ธุรการภาควิชาโทรคมนาคม จึงขอขอบคุณไว้ ณ โอกาสนี้

จริยา เลิศจรัสอร่ามดี



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญ

	หน้า
บทคัดย่อ	I
ABSTRACT	II
กิตติกรรมประกาศ	III
สารบัญ	IV
สารบัญรูปภาพ	VI
บทที่ 1 บทนำ	1
1-1 กล่าวนำ	1
1-2 วัตถุประสงค์ในการทำวิทยานิพนธ์	3
1-3 โครงประกอบของวิทยานิพนธ์	4
บทที่ 2 การสุมค่าสัญญาณ และวงจรที่เกี่ยวข้อง	6
2-1 การใช้ MOS ทำหน้าที่เป็นสวิตช์	7
2-2 แนวคิดเกี่ยวกับวงจรสวิตช์คาปาซิเตอร์แบบง่าย ๆ	11
2-3 วงจรแชนเนลแอนด์โฮลด์	16
2-4 การปรับปรุงประสิทธิภาพการทำงานของสวิตช์	21
บทที่ 3 วงจรวัดความถี่แบบใหม่โดยใช้เทคนิคการสุมค่าสัญญาณ	25
3-1 ความเป็นมา	25
3-2 วงจรและหลักการทำงาน	29
3-3 การทดลองและผล	36
3-4 สรุปและวิจารณ์	40
บทที่ 4 วงจรวัดคาบเวลา	42
4-1 กล่าวนำ	42
4-2 วงจรและหลักการทำงาน	43
4-3 การทดลองและผล	48
4-4 สรุปและวิจารณ์	52

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

	หน้า
บทที่ 5 วงจรวัดเฟส	54
5-1 กล่าวนำ	54
5-2 หลักการเบื้องต้น	56
5-3 การสร้างวงจร	63
5-4 การทดลองและผล	67
5-5 สรุปและวิจารณ์	70
บทที่ 6 สรุปและวิจารณ์	72
เอกสารอ้างอิง	75
ภาคผนวก 1 สมการดิฟเฟอเรนซ์	79
ภาคผนวก 2 วงจรซีโร ครอสซิง ดีเทคเตอร์	85
ภาคผนวก 3 ข้อมูลและผังวงจรของ IC ตระกูล LM 2907 และ LM 2917	87
ภาคผนวก 4 Simple frequency/voltage convertor with low output ripple	91

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญรูปภาพ

- รูป 2.1a แสดงภาพตัดขวางโครงสร้างของ MOS
- รูป 2.1b แสดงสัญลักษณ์ของ MOS
- รูป 2.2a แสดงรูปลักษณะแบบง่ายของสัญญาณควบคุมการทำงานของ MOS สวิตช์
- รูป 2.2b แสดงวงจรสมมูลย์ของ MOS สวิตช์
- รูป 2.3 แสดง MOS สวิตช์ และลักษณะรูปคลื่นของสัญญาณนาฬิกาที่ควบคุม สวิตช์
- รูป 2.4 แสดงขบวนการคลื่นของสัญญาณนาฬิกา 2 เฟส
- รูป 2.5 แสดงวงจร SC ที่ทำหน้าที่เป็นตัวความต้านทาน
- รูป 2.6a แสดงวงจรอินทิเกรเตอร์แบบเก่า
- รูป 2.6b แสดงวงจร SC อินทิเกรเตอร์
- รูป 2.7 แสดงวงจรอินทิเกรเตอร์ที่มีจำนวนอินพุตมากกว่า 1 ตัว
- รูป 2.7a แสดงแสดงวงจรอินทิเกรเตอร์แบบเก่า
- รูป 2.7b แสดงวงจร SC อินทิเกรเตอร์
- รูป 2.8a แสดงสัญญาณที่ถูกสุ่มค่า (sampled data)
- รูป 2.8b แสดงตัวอย่างสัญญาณจากวงจรแซมเปิลแอนด์โฮลด์
- รูป 2.9 แสดงวงจรแซมเปิลแอนด์โฮลด์
- รูป 2.10 แสดงการวิเคราะห์วงจรแซมเปิลแอนด์โฮลด์
- รูป 2.11a แสดงวงจรสวิตช์ความต้านทานต่ำ
- รูป 2.11b แสดงสัญลักษณ์แทนอุปกรณ์ 3 ขั้ว
- รูป 3.1 แสดงวงจรวัดความถี่โดยใช้หลักการบีบชาร์จ
- รูป 3.2 แสดงเอาต์พุตจากวงจรวัดความถี่แบบบีบชาร์จ
- รูป 3.3 แสดงวงจรวัดความถี่แบบใหม่ที่ได้วิจัยขึ้น

- รูป 3.4 แสดงความสัมพันธ์ระหว่างอินพุต และสัญญาณนาฬิกาที่ควบคุมการทำงานของสวิทช์
- รูป 3.5a แสดงผลตอบสนองต่ออินพุตที่คำนวณโดยคอมพิวเตอร์ ในช่วงความถี่ที่ $f > f_0$
- รูป 3.5b แสดงผลตอบสนองต่ออินพุตที่คำนวณโดยคอมพิวเตอร์ ในช่วงความถี่ที่ $f_0/2 < f < f_0$
- รูป 3.6 แสดงวงจรวัดความถี่ที่ใช้ในการทดลอง
- รูป 3.7 แสดงผลตอบสนองของวงจรที่ความถี่ต่าง ๆ
- รูป 3.8 แสดงรูปคลื่นตามจุดต่าง ๆ เมื่อเปลี่ยนความถี่ของสัญญาณอินพุต อย่างฉับพลัน
- รูป 3.9 แสดงผลของความสัมพันธ์ระหว่างค่า C_2 และ C_3 ที่มีต่อการกระเพื่อมของเอาต์พุต
- รูป 3.10 แสดงวงจรวัดความถี่ในรูปแบบของวงจร SC โดยสมบูรณ์
- รูป 4.1 แสดงความสัมพันธ์ระหว่างสัญญาณอินพุตและสัญญาณนาฬิกา
- รูป 4.2 แสดงวงจรวัดคาบเวลาแบบใหม่
- รูป 4.3 แสดงวงจรและอุปกรณ์ที่ใช้ในการทดลอง
- รูป 4.4 เป็นผลการทดลอง แสดงความสัมพันธ์ระหว่างความถี่ คาบเวลา และเอาต์พุต
- รูป 4.5 แสดงผลการทดลองเมื่ออินพุตมีความถี่ 2 KHz
- รูป 4.6 แสดงผลการทดลองเมื่ออินพุตมีความถี่ 1 KHz
- รูป 4.7 แสดงความสัมพันธ์ของรูปคลื่นตามจุดที่น่าสนใจ
- รูป 4.8 แสดงวงจรวัดคาบเวลาในรูปแบบของวงจร SC โดยสมบูรณ์
- รูป 5.1 แสดงแผนผังเบื้องต้นของวงจรวัดความถี่ต่างเฟส
- รูป 5.2 แสดงรูปคลื่นตามจุดต่าง ๆ ของแผนผังรูป 5.1
- รูป 5.2a เมื่อ V_1 นำ V_2
- รูป 5.2b เมื่อ V_1 ตาม V_2

- รูป 5.3 แสดงวงจรวัดเฟสที่สร้างจากแผนผังรูป 5.1
- รูป 5.4 แสดงวงจรวัดเฟสที่ปรับปรุงจากวงจรในรูป 5.3
- รูป 5.5 แสดงวงจรที่ใช้ในการทดลอง
- รูป 5.6 แสดงรูปคลื่นตามจุดต่าง ๆ ของวงจรรูป 5.5
- รูป 5.7 แสดงความสัมพันธ์ระหว่างความต่างเฟสและแรงดันเอาต์พุท
- รูป 5.8 แสดงคุณสมบัติเชิงความถี่ของวงจรที่ทดลอง
- รูป 5.9 แสดงผลการเปรียบเทียบการกระเพื่อมของเอาต์พุทของวิธีใหม่และวิธีเก่า
- รูป 5.10 แสดงวงจรวัดเฟสในรูปแบบของวงจร SC โดยสมบูรณ์
- รูป 2ก แสดงวงจรสร้างสัญญาณนาฬิกาชนิดบวก
- รูป 2ข แสดงความสัมพันธ์ระหว่างอินพุทและเอาต์พุทของวงจรรูป 2ก

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 1
บทนำ

1-1 กล่าวนำ

ตั้งแต่มีการเริ่มนำเสนอ เครื่องขยายสัญญาณแบบโมโนลิติก (monolithic amplifier) เครื่องแรกเมื่อตอนต้นทศวรรษ 1960 แล้ว วงจรรวม (IC) ก็เกิดการพัฒนารุดหน้าขึ้นอย่างรวดเร็ว และนับได้ว่าเรื่องของวงจรรวมนี้ เป็นสาขาที่สำคัญที่สุดสาขาหนึ่งของวิศวกรรมอิเล็กทรอนิกส์ [1] ปัจจุบันนี้ระบบอิเล็กทรอนิกส์สมัยใหม่นั้น มีราคาถูกลงและมีคุณภาพสูง ก็เนื่องจากการประยุกต์ใช้เทคนิคการสร้างด้วย IC เกือบทั้งสิ้น

การพัฒนาอุปกรณ์อนาล็อก IC จากเครื่องขยายสัญญาณแบบง่าย ๆ ในตอนต้นทศวรรษ 1960 จนกลายเป็นการสร้างระบบประมวลสัญญาณที่ยุ่งยาก ในปัจจุบันนี้นับได้ว่าเป็นผลสำเร็จอันยิ่งใหญ่ในวงการอิเล็กทรอนิกส์ ในช่วงทศวรรษ 1970 ได้มีการพัฒนาระบบประมวลสัญญาณต่าง ๆ มากมายขึ้นโดยใช้เทคนิค VLSI แต่ก็ดูเหมือนจะเกิดอุปสรรคอย่างมากในการที่จะสร้างอุปกรณ์อนาล็อกด้วยเทคนิค VLSI ในวงจรรวมซิลิกอน [2] ดังนั้นในช่วงเวลาดังกล่าว จึงเกิดมีการพัฒนาระบบดิจิทัล และอุปกรณ์ดิจิทัลขึ้นอย่างมากมาย ดิจิตอลฟิลเตอร์ ได้ถูกนำมาใช้แทนอนาล็อกฟิลเตอร์ในงานหลายด้าน

จนกระทั่งในปลายทศวรรษ 1970 ได้เกิดมีการพบหลักการของ สวิตซ์คาปาซิเตอร์ หรือ SC (switched capacitor) ขึ้น อันเป็นเหตุทำให้สามารถสร้างอุปกรณ์อนาล็อก ที่มีความพร้อมและเหมาะสมที่จะสร้างขึ้นด้วยเทคนิค VLSI ได้เป็นอย่างดี

การค้นพบหลักการ SC นั้น ทำให้นักออกแบบวงจรถอนาล็อกยิ้มออกมาได้ เพราะมันทำให้เกิดการคลี่คลายปัญหาที่ว่า เทคนิคการออกแบบทางอนาล็อก หรือ ดิจิทัล จะครอบครองระบบอุปกรณ์การประมวลสัญญาณ

ส่วนใหญ่ในอนาคต ระบบ SC มีคุณลักษณะเด่นเมื่อถูกสร้างขึ้นโดยเทคนิค VLSI คือ เราสามารถที่จะสร้างมันขึ้นมาอย่างถูกต้องแม่นยำมาก เพราะพฤติกรรมหรือคุณสมบัติของวงจร SC นั้น มีลักษณะเด่นที่มักจะถูกกำหนดโดยค่าอัตราส่วนของค่าตัวเก็บประจุ แทนที่จะกำหนดโดยค่าของตัวเก็บประจุแต่ละตัว ซึ่งค่าอัตราส่วนของค่าตัวเก็บประจุนี้ สามารถที่จะสร้างขึ้นมาได้อย่างสะดวกและแม่นยำมาก โดยเทคโนโลยีวงจรรวม MOS (metal - oxide - semiconductor)[2] ออปแอมป์(operational amplifier)ที่มีคุณภาพเยี่ยมจะใช้พื้นที่ชิปประมาณ $50 \times 10^4 \mu\text{m}^2$ ตัวเก็บประจุ 1 pF จะใช้เนื้อที่ประมาณ $2500 \mu\text{m}^2$ และสวิทช์ 1 ตัวจะใช้เนื้อที่ประมาณ $50 \mu\text{m}^2$ ดังนั้นชิปที่มีพื้นที่ประมาณ $5 \times 10^7 \mu\text{m}^2$ จะสามารถบรรจุออปแอมป์ 100 ตัว ตัวเก็บประจุ 300 ตัว และสวิทช์ 500 ตัว ได้ ซึ่งจะเห็นว่า เราสามารถที่จะสร้างอุปกรณ์ SC ที่มีความซับซ้อนได้โดยใช้พื้นที่ของชิปที่น้อยมาก

ในช่วงเวลาสั้น ๆ เพียง 5 ปี SC พิลเตอร์ก็ได้พิสูจน์ตัวเองว่ามั่นคงกว่าดิจิตอลฟิลเตอร์ในการใช้งานต่าง ๆ หลายด้าน [2] ข้อได้เปรียบนี้ส่วนใหญ่เกิดมาจากรูปร่างของวงจรที่ง่าย ซึ่งทำให้มีความเร็วในการประมวลผลสูงกว่าดิจิตอลฟิลเตอร์ ความง่ายของวงจร SC ทำให้มันใช้กำลังไฟ DC (DC power) น้อยกว่าดิจิตอลฟิลเตอร์ที่มีคุณสมบัติสมนัยกัน ในระบบการสื่อสารมากมายที่ใช้วงจรรอนาลอก SC (analog SC) ร่วมกับวงจรระบบดิจิตอลเพื่อความประหยัดและคุณภาพของระบบ ปัจจุบัน MOS สามารถใช้กับสัญญาณนาฬิกาซึ่งมีความถี่สูงสุดถึง 30 MHz และคาดว่าจะมีขีดจำกัดสูงสุดถึง 130 MHz และถ้าใช้เทคโนโลยีแกเลียม อาร์เซไนด์ (Galium Arsenide: GaAs) คาดว่าจะมีขีดจำกัดสูงสุดถึง 500 MHz [3]

ตามที่ได้กล่าวมาแล้วนี้ จะเห็นได้ว่า วงจร SC มีความสำคัญและมีแนวโน้มเป็นที่นิยมใช้กันมากทั้งในปัจจุบันและอนาคต และเนื่องจากวงจร SC นั้นคือวงจรที่ทำงานบนหลักการสุ่มข้อมูลแบบอนาลอก (analog sampled data circuits) ดังนั้นเราควรจะกล่าวได้ว่า การค้นคว้าประยุกต์วงจรที่ใช้หลักการสุ่มสัญญาณแบบอนาลอกนี้ เป็นเรื่องที่น่าสนใจอย่างยิ่ง

1-2 วัตถุประสงค์ในการทำวิทยานิพนธ์

ด้วยเหตุดังกล่าวมาในหัวข้อที่แล้วนั้น วัตถุประสงค์การทำวิทยานิพนธ์ฉบับนี้ จึงมุ่งที่จะรายงานผลการค้นคว้า และประยุกต์ใช้หลักการสุมค่าสัญญาณนี้ เพื่อเป็นประโยชน์ในการสร้างเครื่องมือวัดต่าง ๆ วงจรที่ได้ทำแล้วประสบความสำเร็จ ที่จะรายงานในวิทยานิพนธ์ฉบับนี้มี 3 วงจรคือ

- 1) วงจรวัดความถี่หรือวงจรเปลี่ยนความถี่เป็นศักย์ไฟฟ้า [4]
- 2) วงจรวัดคาบเวลาของสัญญาณ หรือวงจรเปลี่ยนคาบเวลาเป็นศักย์ไฟฟ้า [5]
- 3) วงจรวัดเฟสของสัญญาณ หรือ วงจรเปลี่ยนความต่างเฟสเป็นศักย์ไฟฟ้า [6]

วงจรต่าง ๆ ทั้ง 3 วงจรนี้ ล้วนนำเทคนิคการสุมค่าสัญญาณมาใช้ทั้งสิ้น และสามารถที่จะนำไปตัดแปลงเป็นวงจร SC ได้ทุกวงจร ข้อดีของวงจรทั้งสามที่นอกเหนือจากการที่ใช้สร้างขึ้นด้วยวงจร SC ทั้งสิ้นแล้ว ยังมีข้อดีอื่น ๆ แตกต่างกันไป แต่ข้อดีที่เป็นคุณสมบัติที่ดีกว่าเมื่อเปรียบเทียบกับวงจรอื่นที่มีอยู่เดิมแล้วนั้น ก็คือ ทุกวงจรจะให้ระดับของเอาต์พุทที่ไม่มีภาระเพื่อง (ripple) อยู่ (โดยทฤษฎี) ความคลาดเคลื่อนต่าง ๆ ที่เกิดขึ้นในทางปฏิบัติเกิดขึ้นจากความไม่สมบูรณ์ หรือ ความไม่เป็นอุดมคติของอุปกรณ์ ข้อดีและข้อเสียต่าง ๆ ของวงจรแต่ละวงจร ได้เขียนไว้แล้วในบทที่กล่าวถึงวงจรนั้น ๆ แต่ละบทมีผลของการทดลองประกอบหลักการตามทฤษฎีทุกบท ซึ่งนับได้ว่างานต่าง ๆ ในการสร้างวงจรเหล่านั้นบรรลุเป็นไปตามวัตถุประสงค์เป็นอย่างดี

1-3 โครงประกอบวิทยานิพนธ์

โครงประกอบของวิทยานิพนธ์ได้แบ่งเป็น 6 บท ซึ่งประกอบด้วยเนื้อหาดังต่อไปนี้

บทที่ 1 เป็นบทนำและวัตถุประสงค์การทำวิจัย

บทที่ 2 เป็นเรื่องของ การส่มสัญญาณและวงจรที่เกี่ยวข้อง ได้กล่าวถึงพื้นฐานการนำเทคนิคการส่มค่าสัญญาณ มาใช้ในวงจรสวิทช์คาปาซิเตอร์โดยอธิบายถึงอุปกรณ์สำคัญที่นิยมใช้ในวงจรดังกล่าวคือ MOS สวิทช์ และการนำ MOS สวิทช์ ร่วมกับตัวเก็บประจุเพื่อสร้างค่าความต้านทาน-สมมูลย์ในวงจรสวิทช์คาปาซิเตอร์ นอกจากนี้จะได้กล่าวถึงการคงค่า (hold) สัญญาณที่ได้จากการส่มค่า โดยอาศัยวงจรแซมเปิลแอนด์ โฮลด์ (sample and hold) และเนื่องจากในทางปฏิบัติ นั้น เป็นเรื่องที่ไม่สามารถหลีกเลี่ยงได้ในวงจร SC ก็คือ การมีความต้านทานเกิดขึ้นตกคร่อม MOS สวิทช์ แม้ขณะที่สวิทช์นำกระแสก็ตาม ดังนั้นในกรณีที่ความต้านทานดังกล่าว มีค่ามากเกินกว่าจะยอมรับได้ ก็จะมีผลทำให้วงจรทำงานผิดพลาดได้ เพราะฉะนั้นหัวข้อสุดท้ายของบทนี้ จึงเป็นการอธิบายถึงการปรับปรุงประสิทธิภาพของสวิทช์ โดยการลดค่าความต้านทานนั้นให้หมดไป (โดยทฤษฎี)

บทที่ 3 เป็นเรื่องเกี่ยวกับ วงจรวัดความถี่ ได้แสดงส่วนประกอบและการทำงานของวงจร ตลอดจนได้ออกแบบสร้างวงจร เพื่อทดสอบประสิทธิภาพการทำงาน โดยมีผลการทดลองที่ได้จากภาพถ่ายจากออสซิลอสโคป และ ผลการทดลองจากการคำนวณด้วยคอมพิวเตอร์ ทำให้ สามารถเปรียบเทียบเห็นคุณสมบัติที่ดี ซึ่งมีเหนือชั้นกว่าวงจรแบบเดิมเท่าที่มีอยู่

บทที่ 4 เป็นเรื่องของ งานวิจัยออกแบบสร้างวงจรวัดคาบเวลา โดยใช้เทคนิคการสุ่มค่าสัญญาณ หรืออีกนัยหนึ่งก็คือวงจรเปลี่ยนคาบเวลาเป็นสัญญาณไฟฟ้า ซึ่งเป็นวงจรที่มีประโยชน์มากในการนำไปประยุกต์ใช้เป็นส่วนประกอบของหลาย ๆ วงจรในทางอิเล็กทรอนิกส์ ในบทนี้ได้แสดงวงจรที่ได้วิจัยสร้างขึ้น พร้อมกับอธิบายหลักการการทำงาน ตลอดจนได้แสดงผลการทดลอง เพื่อทดสอบหลักการตามทฤษฎี

บทที่ 5 เป็นเรื่องของวงจรวัดเฟส ที่สร้างโดยอาศัยเทคนิคการสุ่มค่าสัญญาณ วงจรวัดเฟสที่วิจัยขึ้นนี้ เป็นวงจรที่ใช้วัดความต่างเฟสของสัญญาณ 2 สัญญาณที่มีความถี่เดียวกัน ในบทนี้ได้อธิบายแจกแจง การทำงานของวงจร ซึ่งดูคล้ายกับว่าจะซับซ้อนยากแก่การเข้าใจ ทำให้เห็นภาพพจน์ และมีความเข้าใจระบบการทำงานของวงจร พร้อมทั้งนั้นได้แสดงผลของการทดลอง ที่ใช้เงื่อนไขเช่นเดียวกับวิธีการแบบอื่นที่มีอยู่เดิมที่เคยมีการนำเสนอในวารสารต่างประเทศ [26] เพื่อแสดงให้เห็นคุณภาพของงานวิจัยว่า ได้รับการพัฒนามีคุณสมบัติที่ดีกว่าวงจรแบบเดิมนานัปการ

บทที่ 6 เป็นการสรุปผลการวิจัยทั้งหมด

ภาคผนวก 1 เป็นเรื่องการหาคำตอบของสมการดิฟเฟอเรนซ์

ภาคผนวก 2 เป็นเรื่องเกี่ยวกับวงจรซีโร ครอสซิง ดีเทคเตอร์

ภาคผนวก 3 ผังวงจร LM 2907 และ LM 2917

ภาคผนวก 4 Simple frequency/voltage convertor with low output ripple

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 2

การสุ่มค่าสัญญาณ และวงจรที่เกี่ยวข้อง

เนื่องจากวิทยานิพนธ์ฉบับนี้ มีจุดมุ่งหมายในการทำการวิจัย ประยุกต์ใช้เทคนิคของการสุ่มค่าสัญญาณ ดังที่ได้อธิบายมาแล้วในบทหน้า ดังนั้น ในบทที่ 2 นี้ จะได้กล่าวถึง เรื่องของสิ่งที่เกี่ยวข้องกับการสุ่มสัญญาณเพื่อเป็น สิ่งเช่น การสุ่มค่าสัญญาณนั้น เป็นกระบวนการในระบบประมวลสัญญาณ (signal processing) ที่ทำให้สัญญาณซึ่งเกิดจากผลการสุ่มค่านั้นมีค่าเกิดขึ้น เฉพาะที่เวลาซึ่งทำการสุ่มค่า ดังนั้นสัญญาณที่เกิดจากการสุ่มค่าจึงเป็นสัญญาณ ดิสครีท (discrete signal) ซึ่งสามารถนิยามค่าได้ดังสมการต่อไปนี้ คือ

$$f^*(t) = f(kT) \quad ; \quad kT \leq t < kT + \tau$$



และ

$$f^*(t) = 0 \quad ; \quad kT + \tau < t < (k+1)T$$

โดยที่ $f^*(t)$ เป็นสัญญาณที่ได้จากการสุ่มค่า
 $f(t)$ เป็นสัญญาณก่อนการสุ่มค่า
 k เป็นค่าจำนวนเต็ม 1, 2, 3, ...
 T เป็นคาบเวลาในการสุ่มค่าสัญญาณ
 τ เป็นช่วงเวลาที่สัญญาณถูกสุ่มค่า

อุปกรณ์ที่สำคัญที่ใช้ในการสุ่มสัญญาณ ก็คือ สวิตช์ แต่เพราะการ สุ่มสัญญาณจะต้องทำการสวิตช์สัญญาณในเวลาทีรวดเร็วมาก ๆ ดังนั้นสวิตช์ ดังกล่าวจึงต้องเป็นอิลคทรอนิกส์สวิตช์ ไม่ใช่สวิตช์ทางกล อิลคทรอนิกส์ สวิตช์ที่นิยมใช้กันอยู่ขณะนี้คือ MOS สวิตช์ ซึ่งจะได้กล่าวถึงในหัวข้อต่อไป

2-1 การใช้ MOS ทำหน้าที่เป็นสวิตช์



รูป 2.1a ภาพตัดขวาง
โครงสร้างของ MOS

รูป 2.1b สัญลักษณ์ของ MOS

ในการใช้ MOSFET ทำหน้าที่เป็นสวิตช์นั้น เราอาศัยการควบคุมศักดา V_{GS} ระหว่างขั้วเกต (gate) กับขั้วซอส (source) เพื่อควบคุมการไหลของกระแสระหว่างเดรน (drain) และซอส ของ FET กล่าวคือ FET จะทำหน้าที่เหมือนสวิตช์ที่ปิดวงจร (closed circuit) ถ้าหากศักดาไฟฟ้าระหว่างเกตและซอส หรือ V_{GS} มีค่ามากกว่าแรงดันขีดเริ่ม (threshold voltage : V_T) ค่าหนึ่ง ซึ่ง V_T นี้ โดยปกติมีค่าประมาณ 1 หรือ 2 โวลต์ ซึ่งเมื่อดูจากภาพตัดขวางของมอสในรูป 2.1a ค่าของความต่างศักย์ดังกล่าว จะทำให้เกิดมีแชนแนล (channel) ต่อระหว่างซอสและเดรน ทำให้กระแสสามารถไหลระหว่างขั้วทั้งสอง ผ่านทางแชนแนลได้ และอีกกรณีหนึ่งสวิตช์จะเปิดวงจร (open circuit) ถ้าหากความต่างศักย์ V_{GS} มีค่าน้อยกว่า V_T ซึ่งมอสจะไม่สามารถสร้างแชนแนลต่อระหว่างขั้วทั้งสอง จึงทำให้ไม่มีกระแสไหล สวิตช์จึงอยู่ในลักษณะเปิดวงจร ความจริงแล้วในการที่ MOSFET จะทำหน้าที่เปิดหรือปิดวงจรมัน ก็คือเนื้อของสารกึ่งตัวนำช่วงระหว่างเดรนกับซอส จะแสดงตัวเสมือนมีความต้านทานค่าหนึ่ง สมมติว่าเรียก R_{DS} อยู่ โดยในขณะสวิตช์เปิดวงจร R_{DS} นี้มีค่ามากประมาณ

100-1000 M Ω และมีค่าน้อยลงอาจจะเหลือสักประมาณ 10 k Ω หรือน้อยกว่านี้ ขึ้นอยู่กับขนาดของมอสในชิพและแรงดันไฟ V_{GS} ซึ่งจะทำให้เกตแซนแนลขยายได้มากหรือน้อยเท่าใด ปัจจุบันมอสสวิทช์ที่ดีจะเหลือค่าความต้านทานดังกล่าว เมื่ออยู่ในสถานะปิดวงจรเพียงประมาณ 30-300 Ω




รูป 2.2a รูปลักษณะแบบง่ายของสัญญาณควบคุมการทำงานของ MOS สวิทช์

รูป 2.2b วงจรสมมูลย์ของ MOS สวิทช์


เมื่อมีการต่อวงจรระหว่างขอสกับเดรนของมอสสวิทช์ วงจรจะมีสถานะสมมูลย์ (equivalence) กับวงจรสวิทช์ ดังแสดงในรูป 2.2b โดยใช้ผลของความต่างศักย์ระหว่างเกตและขอสของมอสสวิทช์ เป็นตัวควบคุมการเปิดปิดของมอสสวิทช์นั้น ซึ่งอาจแทนด้วยรูปลักษณะง่าย ๆ ดังในรูป 2.2a สวิทช์ที่ใช้เชื่อมต่อวงจรในลักษณะนี้ เป็นที่รู้จักกันก็คือ สวิทช์แบบหนึ่งขั้วหนึ่งทาง (single pole single throw : SPST) ในการออกแบบควบคุมการทำงานของสวิทช์ในวงจรมัน จะมีการจ่ายสัญญาณควบคุม V_{GS} ให้แก่สวิทช์ ขึ้นอยู่กับการทำงานที่ใช้งาน ปกติถ้าสัญญาณควบคุมนี้มีมาเป็นพัลส์ (pulse) ในลักษณะเป็นกระบวนคลื่นจากแหล่งจ่ายสัญญาณควบคุม เรามักเรียกสัญญาณควบคุมนี้ว่า สัญญาณนาฬิกา (clock) โดยสัญญาณนาฬิกาจะมี 2 ระดับเป็นตัวกระตุ้นการเปิดหรือปิดของสวิทช์ ปกติที่นิยมเขียนสัญลักษณ์แทนสัญญาณนาฬิกาด้วย δ แทนที่จะใช้ V_{GS} และสมมติว่ามีคาบเวลาการทำงานของ

สวิทช์เท่ากับ T_c เมื่อสัญญาณนาฬิกา ϕ มีจังหวะการทำงานที่สม่ำเสมอจะมีรูปร่างดังแสดงในรูป 2.3



รูป 2.3 MOS สวิทช์ และลักษณะรูปคลื่นของสัญญาณนาฬิกาที่ควบคุมสวิทช์

ในการใช้งานจริงของวงจรส่วนมากในระบบหนึ่ง ๆ อาจมีสวิทช์หลายตัว ที่ไม่ได้เปิดปิดด้วยจังหวะเวลาที่เหมือนกัน หากมันจะมีการผลิตกันเปิดหรือปิดขึ้นอยู่กับความจำเป็นในการออกแบบ ดังนั้นจึงต้องมีการจัดจำนวนเฟสของสัญญาณในการควบคุมการทำงานของสวิทช์ให้เหมาะสม และจะต้องใช้สัญญาณนาฬิกาที่มีจำนวนมากขึ้น ในรูป 2.4 แสดงสัญญาณนาฬิกา 2 เฟส คือ ϕ_1 และ ϕ_2 ซึ่งเป็นสัญญาณนาฬิกาที่มีความถี่เดียวกัน และไม่ซ้อนทับ หรือ



รูป 2.4 ขบวนการคลื่นของสัญญาณนาฬิกา 2 เฟส

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


เหลื่อมกัน (nonoverlap) โดยการใช้อนุกรมเวียนซ้ำในลักษณะเช่นนี้ จะทำให้เราสามารถควบคุมสวิทช์ 2 ชุด หรือ 2 กลุ่มให้ผลัดกันทำงานในการปิดหรือเปิดวงจร กล่าวคือ เมื่อ σ_1 ควบคุมสวิทช์กลุ่มหนึ่งให้ปิดวงจร ในขณะที่เดียวกันนั้น σ_2 จะทำหน้าที่ควบคุมสวิทช์อีกกลุ่มหนึ่งให้เปิดวงจร และในทางกลับกัน เมื่อ σ_2 ควบคุมสวิทช์กลุ่มหนึ่งให้ปิดวงจร จะเป็นขณะเดียวกับที่ σ_1 ควบคุมสวิทช์อีกกลุ่มหนึ่งให้เปิดวงจร

ลักษณะการทำงานของสัญญาณนาฬิกา 2 เฟสข้างต้นนี้ มีบทบาทอย่างมาก ต่อการทำงานของวงจรที่ใช้เทคนิคการสลับค่าสัญญาณ มาประยุกต์ใช้งาน โดยเฉพาะเกี่ยวกับที่ทำการวิจัยชั้นตามวิทยานิพนธ์นี้

เรื่องเกี่ยวกับสัญญาณควบคุมสวิทช์ หรือสัญญาณนาฬิกา ในที่นี้จะขอกล่าวไว้โดยสังเขปเพียงเท่านั้น ในหัวข้อต่อไปนี้จะได้กล่าวถึงหลักการเบื้องต้นของวงจรสวิทช์คาปาซิเตอร์ เพื่อเป็นแนวทางว่ามันทำหน้าที่แทนวงจรอนาล็อกแบบเดิมได้อย่างไร และเพื่อที่จะได้รู้ถึงหลักการแทนวงจรบางวงจรที่เราได้วิจัยชั้นด้วยวงจรสวิทช์คาปาซิเตอร์ได้โดยสะดวก

2-2 แนวคิดเกี่ยวกับวงจรสวิตช์คาปาซิเตอร์แบบง่าย ๆ

เป็นที่ทราบกันดีว่า วงจรสวิตช์คาปาซิเตอร์ คือวงจรที่สร้างขึ้นจากออปแอมป์ และตัวเก็บประจุเท่านั้น โดยละเว้นการใช้ตัวความต้านทานออกเสีย ต่อไปนี้หัวข้อนี้จะกล่าวถึงหลักการ และวงจรหลักที่เกี่ยวข้องกับ วงจรสวิตช์คาปาซิเตอร์ ที่จะใช้เป็นประโยชน์ต่อการรายงานวิทยานิพนธ์นี้ โดยสังเขป



รูป 2.5 วงจร SC ที่ทำหน้าที่เป็นตัวความต้านทาน

ในการออกแบบสร้างวงจรจากวงจรสวิตช์คาปาซิเตอร์ เมื่อเกิดกรณีที่ต้องการให้มีค่าความต้านทานประกอบอยู่ในวงจร แม้ว่าโดยโครงสร้างทางกายภาพจะไม่มีตัวความต้านทานปรากฏอยู่ในวงจรก็ตาม แต่วงจรสวิตช์คาปาซิเตอร์ ซึ่งต่อไปนี้จะขอเรียกสั้น ๆ ตามสมัยนิยมว่า วงจร SC ก็ยังสามารถสร้างค่าความต้านทานสมมูลย์ (equivalent resistance) ขึ้นมาได้ รูป 2.5 นั้นแสดงวงจร SC ที่สามารถทำหน้าที่เสมือนกับ เป็นตัวความต้านทานได้ โดยอาศัยการควบคุมการเปิดปิด MOS สวิตช์

จากรูป 2.5 จะสามารถอธิบายการทำงานของวงจรได้คือ โดยการพิจารณาจากใน 1 รอบของการทำงานของสัญญาณนาฬิกา เมื่อสมมติให้ ϕ_1 เป็นสัญญาณนาฬิกาที่ทำให้สวิตช์ S_1 ปิดในจังหวะแรก ดังนั้นในเวลาเดียวกันนี้ S_2 จะเปิดวงจรอยู่ ทำให้เกิดมี v_1 ผ่านสวิตช์ S_1 มาประจุ

ตัวเก็บประจุ C ดังนั้นศักย์ไฟฟ้าตกคร่อม C ในจังหวะนี้ก็จะมามีค่า

$$v_C = v_1$$

ในเวลาต่อมา จะเป็นจังหวะที่ s_2 ทำงาน ทำให้ S_2 ปิดวงจร และจะเป็นจังหวะเวลาที่ s_1 ทำให้ S_1 เปิดวงจร ดังนั้นจึงทำให้ค่าศักย์-ไฟฟ้าคร่อมตัวเก็บประจุ C เปลี่ยนไปเป็น

$$v_C = v_2$$

ในช่วงเวลานี้ จึงเกิดการถ่ายเทประจุออกจากตัวเก็บประจุ ซึ่งขึ้นอยู่กับความแตกต่างของ v_1 และ v_2 กล่าวคือ

$$q = C (v_1 - v_2)$$

เนื่องจากประจุกับกระแส นั้น มีความสัมพันธ์กันโดยประมาณคือ

$$i(t) = \frac{\Delta q}{\Delta t}$$

ดังนั้นเราก็พออนุมานได้ว่ามีกระแสเฉลี่ยไหลในเวลา T_c วินาที ผ่านวงจรนี้ เท่ากับค่าต่อไปนี้คือ

$$i(t) \approx \frac{C (v_1 - v_2)}{T_c}$$

เมื่อ T_c คือคาบเวลาของสัญญาณนาฬิกา ที่ใช้ในการควบคุมการทำงานของสวิตช์ในวงจร เพราะฉะนั้นวงจรนี้จึงทำตัวเสมือนว่ามันมีความต้านทาน ซึ่งค่าความต้านทานสมมูลย์ ที่ทำให้เกิดกระแสค่าเดียวกันนี้ในวงจร กำหนดได้ดังต่อไปนี้คือ


$$R_C = \frac{\Delta v}{i}$$
$$= \frac{T_C}{C}$$

หรือ


$$R_C = \frac{1}{f_C C} \quad (2-2.1)$$

ดังนั้นจึงสรุปได้ว่า เราสามารถสร้างค่าความต้านทาน ได้จาก วงจร SC โดยจะเห็นว่าค่าความต้านทานนั้นถูกกำหนดได้จาก ค่าความถี่ของ สัญญาณนาฬิกาควบคุมสวิทช์และค่าของตัวเก็บประจุ C อย่างไรก็ตามก็ดีจะเห็นว่าการประมาณค่าความต้านทานสมมูลย์ด้วยวงจร SC นี้ จะให้ค่าถูกต้องก็ต่อเมื่อ ความถี่ของสัญญาณนาฬิกา f_c นั้น จะต้องมามีค่าสูงกว่าความถี่ของสัญญาณอินพุต มาก ๆ นั่นคือ $f_c \gg f_m$ โดยที่ f_m คือความถี่สูงสุดที่ประกอบขึ้นเป็น สัญญาณอินพุตที่ใช้งานนั้น

ต่อไปนี้จะได้กล่าวถึง การนำเอาความต้านทานสมมูลย์ที่ทำจาก วงจร SC นั้น ไปประยุกต์ใช้งานในวงจรที่นับว่ามีประโยชน์อีกวงจรมีหนึ่ง คือ วงจรอินทิเกรเตอร์ (integrator) เมื่อนำวงจรในรูป 2.5 มาประยุกต์ สร้างเป็นวงจรอินทิเกรเตอร์ เราสามารถทำได้โดยการนำวงจร ที่เราได้ อธิบายมาแล้ว แทนที่ตัวความต้านทาน R_1 ในวงจรอินทิเกรเตอร์ ที่ใช้กันอยู่ ทั่วไปตามรูป 2.6a ได้ทันที และในที่นี้เราจะแทน MOS สวิทช์ ด้วยสัญลักษณ์ ของสวิทช์ง่าย ๆ ดังในรูป 2.6b



รูป 2.6a
วงจรรวมอินทิเกรเตอร์แบบเก๋า



รูป 2.6b
วงจรรวม SC อินทิเกรเตอร์

เป็นที่รู้จักกันดีว่า จากรูป 2.6a จะหาทรานสเฟอ์ฟังก์ชัน (transfer function) ได้ [17]

$$\frac{v_2}{v_1} = \frac{1}{R_1 C_2 S}$$


โดย S ในที่นี้คือสัญลักษณ์ที่ใช้แทนค่าความถี่เชิงซ้อน (complex frequency) เมื่อแทน R_1 ด้วย R_c ในสมการ (2-2.1) จะได้

$$\frac{v_2}{v_1} = -f \frac{C_1}{C_2 S} \quad (2-2.2)$$

ในทำนองเดียวกันนั้น ถ้าหากว่า อินเวอร์ตติ้งอินทิเกรเตอร์ (inverting integrator) มีจำนวนอินพุทหลายตัวซึ่งมีวงจรรพื้นฐานเดิม ดังแสดงในรูป 2.7a เราก็สามารถใช้วงจรรวม SC ซึ่งเป็นวงจรรวมที่สมมูลย์กับความต้านทานแทนการใช้ตัวความต้านทานโดยตรง แล้วเราจะได้วงจรรวม ดังแสดงในรูป 2.7b ซึ่งเราจะสามารถ หาค่าทรานสเฟอ์ฟังก์ชันได้ โดยอาศัยหลักการซ้อน (superposition) ว่า

$$v_2 = -f_c \frac{C_3}{C_2 S} v_0 - f_c \frac{C_1}{C_2 S} v_1 \quad (2-2.3)$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



(a) วงจรอินทิเกรเตอร์แบบเก่า

(b) วงจร SC อินทิเกรเตอร์

รูป 2.7 วงจรอินทิเกรเตอร์ที่มีจำนวนอินพุตมากกว่า 1 ตัว

อย่างไรก็ดีถึงแม้ว่าวงจรในรูป 2.6a และ 2.7a จะเป็นวงจรอินเวอร์ตติงอินทิเกรเตอร์ ที่เทียบเท่ากับวงจรในรูป 2.6b และ 2.7b ตามลำดับก็ตาม แต่เมื่อพิจารณาจากสมการที่ (2-2.2) หรือ (2-2.3) จะเห็นข้อดีของลักษณะวงจรที่อยู่ในรูปแบบของวงจร SC ที่มีเหนือวงจรที่ประกอบด้วยตัวความต้านทานในวงจร ก็คือ ค่าที่แสดงคุณสมบัติของวงจร SC ซึ่งในที่นี้ก็คือทรานส์เฟอร์ฟังก์ชัน มีค่าติดอยู่ในเทอมอัตราส่วนของค่าตัวเก็บประจุ ซึ่งโดยอาศัยเทคโนโลยี MOS ทำให้การสร้างค่าดังกล่าวสามารถทำได้ง่ายถูกต้องแม่นยำและประหยัดมากกว่าที่จะสร้างตัวความต้านทานโดยวงจรรวมโมโนลิธิก (monolithic IC) และค่าอัตราส่วนของตัวเก็บประจุนี้สามารถทำได้ง่ายกว่าการสร้างค่าของตัวเก็บประจุเฉพาะตัว นอกจากนี้เราสามารถปรับคุณสมบัติของวงจรด้วยค่าอัตราส่วนตัวเก็บประจุ และยังสามารปรับคุณสมบัติดังกล่าวได้โดยการเปลี่ยนค่าความถี่ของสัญญาณนาฬิกาอีกด้วย


ในหัวข้อนี้ เราจะกล่าวถึงวงจร SC แบบง่าย ๆ ไว้เพียงเท่านั้นก่อน และจะได้อธิบายถึงการทำงานของวงจร SC อื่น ๆ ที่เกี่ยวข้องกับการงานวิจัย เมื่อถึงหัวข้อการอธิบายวงจรแต่ละวงจรที่วิจัยได้นั้น และในหัวข้อถัดจากนี้ไป จะขอแนะนำให้รู้จักกับวงจรแซมเปิลแอนด์โฮลด์ (sample and hold) ซึ่งมีความจำเป็นที่จะใช้ในงานวิจัยนี้ต่อไป

2-3 วงจรแซมเปิลแอนด์โฮลด์





การประยุกต์ใช้งานบางวงจรเมื่อมีความจำเป็นต้องคงค่าสัญญาณที่ถูกสุ่มค่า (sampled data) ไว้ชั่วระยะเวลาหนึ่ง เพื่อให้วงจรมีเวลาเพียงพอต่อการทำกระบวนการประมวลสัญญาณนั้น วงจรที่ทำหน้าที่ดังกล่าวคือ วงจรแซมเปิลแอนด์โฮลด์ หรือที่นิยมเรียกกันง่าย ๆ สั้น ๆ ว่า วงจร S&H ซึ่งจะออกแบบสร้างได้จากวงจร SC เช่นวงจรตามรูป 2.9 [9] ตัวอย่างผลของสัญญาณ เมื่อผ่านสัญญาณเข้าไปในวงจรรูป 2.9 นั้น สัญญาณอนาลอกจะถูกสุ่มค่าออกมาเป็นสัญญาณดิสครีท (discrete) คือเป็นสัญญาณไม่ต่อเนื่องดังรูป 2.8a สัญญาณนี้เมื่อเข้าไปยังวงจรคงค่า (hold) สัญญาณ ซึ่งในที่นี้มีตัวเก็บประจุเป็นตัวการสำคัญ จะทำให้สัญญาณมีลักษณะดังแสดง ในรูป 2.8b จากรูป 2.8b จะเห็นว่าสัญญาณจากวงจร S&H ก็คือสัญญาณที่ได้จากการคงค่าสัญญาณที่ถูกสุ่มค่าในรูป 2.8a ไว้ จนกว่าจะเกิดพัลส์จากการสุ่มค่าลูกต่อไป แล้วเอาที่ผูกของวงจร S&H จึงจะมีค่าเปลี่ยนไปตามค่าของพัลส์ลูกใหม่ แล้ววงจรจะทำการคงค่าสัญญาณค่าใหม่นี้ต่อไป ด้วยกระบวนการลักษณะเดิม



รูป 2.8a สัญญาณที่ถูกสุ่มค่า (sampled data)



รูป 2.8b ตัวอย่างสัญญาณจากวงจร S&H



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รูป 2.9 วงจรแซมเบิลแอนด์โฮลด์

รูป 2.9a แสดงวงจร S&H แบบง่ายที่สุด ซึ่งมีโครงสร้างวงจรประกอบด้วยสวิตช์ทำงานร่วมกับตัวเก็บประจุ จากรูปเมื่อสวิตช์ปิดวงจร และถ้าค่าอินพุทอิมพีแดนซ์ (input impedance) มีค่าน้อยมาก จึงทำให้ศักย์ไฟฟ้าที่เอาต์พุทมีค่าเท่ากับศักย์ไฟฟ้าที่อินพุท และเวลาผ่านไปเมื่อสวิตช์เปิดวงจร เอาต์พุทก็ยังมีค่าเท่ากับอินพุท เนื่องจากคุณสมบัติการรักษาระดับสัญญาณของตัวเก็บประจุ อย่างไรก็ตามการทำงานลักษณะดังกล่าวนี้ เป็นการอธิบายตามหลักทฤษฎี แต่ในความเป็นจริงในทางปฏิบัติแล้ว วงจรนี้มีข้อเสียที่สำคัญ ซึ่งจะก่อให้เกิดปัญหาเมื่อนำวงจรไปใช้งานจริง ก็คือวงจรนี้มีอินพุทอิมพีแดนซ์ต่ำ และ โหลด (load) หรือตัวภาระที่เอาต์พุท จะทำให้ตัวเก็บประจุเกิดการคายประจุ (discharge) ไปยังโหลด ดังนั้นจึงทำให้เอาต์พุทไม่สามารถรักษาระดับของสัญญาณอินพุทได้ตลอดเวลาดังทฤษฎี จากปัญหาดังกล่าวจึงทำให้สรุปได้ว่า การใช้งานวงจรนี้ให้ผลการทำงาน ใกล้เคียงกับทางทฤษฎีมากที่สุด ก็ต่อเมื่อ

$$rC \ll \tau$$


และ

$$RC \gg T$$

เมื่อ T และ τ คือ คาบเวลาการทำงานของสวิตช์ และช่วงเวลาที่ยังสวิตช์ปิดวงจร ตามลำดับ

ต่อมาได้มีการคิดหาวิธีการปรับปรุงวงจร S&H เพื่อลดขีดจำกัดในการทำงานของวงจรแบบเก่า ลักษณะวงจรที่ทำการปรับปรุงขึ้นนี้ มีแสดงดังในรูป 2.9b ซึ่งในวงจรประกอบด้วยออปแอมป์ 2 ตัว ทำหน้าที่เป็นบัฟเฟอร์ (buffer) ให้กับอินพุทและเอาต์พุท และเนื่องจากอินพุทอิมพีแดนซ์ของออปแอมป์ มีค่าสูงมากจนอนุมานได้ว่า กระแสไม่สามารถไหลผ่านระหว่าง

ซีวอินพุททั้งสองของออปแอมป์ได้ เพราะฉะนั้นจึงเป็นการขจัดอิทธิพลของ อิมพีแดนซ์ทั้งจากอินพุทของวงจร และจากโหลด ไม่ให้มีผลมาเป็นเงื่อนไข จำกัดการทำงานของวงจร แต่อย่างไรก็ดี วงจรรูป 2.9b นี้ ยังคงมีปัญหา การใช้งานในเรื่องของออฟเซต (offset) กล่าวคือ ออฟเซตของวงจร เป็นผลมาจากอินพุทออฟเซต(input offset) ของบัพเฟอ์ทั้งสองตัวรวมกัน จึงได้มีการปรับปรุงสร้างวงจรขึ้นมาใหม่ ดังในรูป 2.9c การทำงานของ วงจรนี้ใช้หลักการป้อนกลับของสัญญาณ (feedback) ทำให้ความผิดพลาดของ ไฟ DC ที่เกิดจากอินพุทออฟเซตของออปแอมป์ A_2 มีค่าลดลง เนื่องจากผล ของอัตราขยายตักดาที่ลูปเปิด (open-loop gain) ของออปแอมป์ A_1 ซึ่ง ถ้าจะกล่าวถึง สาเหตุที่ทำให้เกิดผลดังกล่าวนี้แต่เพียงลอย ๆ ก็ดูจะไม่มี น้ำหนักให้นำเชื่อถือเท่าใดนัก จึงได้ทำการวิเคราะห์ห้วงจรรูป 2.9c นี้ โดย เขียนวงจรใหม่ให้สะดวกต่อการอธิบาย และง่ายต่อการเข้าใจ ดังรูป 2.10



รูป 2.10 แสดงการวิเคราะห์ห้วงจร S&H

จากรูป 2.10 ได้แทนออฟเซตที่อินพุทของออปแอมป์ให้เสมือนด้วย แหล่งจ่ายศักย์ไฟฟ้า V_{of1} และ V_{of2} ซึ่งเป็นออฟเซตที่อินพุทของออปแอมป์ที่มีอัตราขยายตักดา A_1 และ A_2 ตามลำดับ จากรูปหาเอาที่พุทของออปแอมป์ A_1 ได้

$$v_{o_1} = [(v_{in} + v_{of_1}) - v_o] A_1 \quad (2-3.1)$$

ดังนั้นจะได้อินพุตที่เข้าบวกของออปแอมป์ A_2 คือ

$$v_{i_2} = v_{o_1} + v_{of_2} \quad (2-3.2)$$

เนื่องจากหาเอาต์พุตของวงจรได้

$$v_o = A_2 [v_{i_2} - v_o] \quad (2-3.3)$$

จากสมการ (2-3.1), (2-3.2) และ (2-3.3) จะได้

$$v_o = A_2 \{ [(v_{in} + v_{of_1}) - v_o] A_1 + v_{of_2} - v_o \} \quad (2-3.4)$$

คูณ $1/A_1 A_2$ ตลอดสมการ (2-3.4) ทำให้ได้

$$v_{in} + \frac{v_{of_1}}{A_1} + \frac{v_{of_2}}{A_1} = v_o \left[1 + \frac{1}{A_1} + \frac{1}{A_1 A_2} \right] \quad (2-3.5)$$

จากสมการ (2-3.5) จะเห็นว่าถ้าอัตราขยาย A_1 มีค่ามาก ๆ แล้วออฟเซตที่อินพุตของออปแอมป์ A_2 จะหมดอิทธิพลจากวงจร ทำให้เอาต์พุตมีค่า

$$v_o = v_{in} + v_{of_1} \quad (2-3.6)$$

แต่ถึงแม้ว่าวงจร S&H ในรูป 2.9c จะมีข้อดีในการลดออฟเซตดังได้กล่าวมาแล้วก็ตาม วงจรนี้ก็ยังมีจุดอ่อนในแง่ที่ว่า เมื่อใช้ FET ทำหน้าที่เป็นสวิทช์แล้ว จะเห็นว่าลักษณะที่ FET ต่ออยู่ในวงจร เป็นการต่อแบบลอยตัวอยู่ และจากเงื่อนไขการควบคุมสวิทช์ที่ว่า

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$V_{GS} \geq V_T$ กรณีให้สวิทช์ปิดวงจร

และ $V_{GS} < V_T$ กรณีให้สวิทช์เปิดวงจร

เมื่อ V_{GS} เป็นค่าศักย์ไฟฟ้าระหว่างขั้วเกต และซอส ส่วน V_T คือค่าแรงดันขีดเริ่ม ซึ่งโดยปกติมีค่าประมาณ 1 หรือ 2 โวลต์

เนื่องจากการต่อสวิทช์ในลักษณะลอยตัวดังกล่าว ทำให้เกิดปัญหาในการกำหนดค่าศักย์ไฟฟ้าที่จะป้อนเข้าขาเกตเพื่อควบคุมการทำงานของสวิทช์ให้เปิดหรือปิดได้อย่างถูกต้อง เพราะค่าของศักย์ไฟฟ้าที่ป้อนให้เกตนั้นขึ้นอยู่กับว่า ที่ขาซอสของ FET มีศักย์ไฟฟ้าอยู่เท่าใด และถ้าช่วงศักย์ไฟฟ้าที่ป้อนให้แก่เกตอยู่ในย่านที่กว้างแล้ว ย่อมส่งผลทำให้ความเร็วและความแม่นยำของสวิทช์ลดต่ำลง


เพื่อเป็นการแก้ไขปัญหานี้ จึงได้ปรับปรุงวงจรโดยต่อออปแอมป์ A_2 ให้อยู่ในลักษณะเป็นวงจรอินทิเกรเตอร์ ดังแสดงในรูป 2.9d ซึ่งมี FET ทำหน้าที่เป็นสวิทช์ในวงจร โดยมีขาซอสของ FET ต่ออยู่กับกราวด์ (ground) ทำให้ศักย์ไฟฟ้าในการขับเกต (drive voltage) มีขนาดต่ำ มีผลทำให้ความเร็วในการทำงานของสวิทช์เพิ่มขึ้น

วงจร S&H ที่ได้อธิบายมาตั้งแต่พื้นฐานที่สุด จนกระทั่งเป็นวงจรที่ได้รับการพัฒนาให้ทำงานได้อย่างมีประสิทธิภาพยิ่งขึ้น ก็ด้วยความมุ่งหวังพอให้ได้เป็นแนวทางเพิ่มพูนศักยภาพในการออกแบบวงจร ส่วนการจะเลือกใช้วงจรแบบใด ก็สุดแล้วแต่ความเหมาะสมในการประยุกต์ใช้งาน สำหรับการวิจัยนี้ มีวงจร S&H เป็นส่วนประกอบสำคัญไม่ยิ่งหย่อนกว่าวงจรประกอบอื่นใดเลย แต่อย่างไรก็ดี เป็นเพียงการนำเอาวงจรลักษณะง่าย ๆ ตามหลักการดังในรูป 2.9a มาใช้เท่านั้น ถ้าหากมีความจำเป็นที่ต้องปรับปรุงคุณภาพให้ดียิ่งกว่านี้ เราอาจปรับปรุงโดยใช้วงจรแบบอื่น ๆ ดังที่ได้อธิบายมาแล้วนี้ มาช่วยได้ ในวิทยานิพนธ์นี้ โหลดของวงจร S&H ส่วนใหญ่จะเป็นวงจรที่มีออปแอมป์เป็นส่วนประกอบอยู่ จึงทำให้หมดปัญหาในเรื่องของอินพุทและโหลดอิมพีแดนซ์ ส่วนในเรื่องของออฟเซตที่อาจจะเกิดขึ้นได้นั้น ไม่ได้เป็นสิ่งสร้าง


ความสนใจในการออกแบบวงจรในงานวิจัยแต่ประการใด เนื่องจากว่า วงจรทั้งหมดที่ทำการวิจัยขึ้น ล้วนแล้วแต่เป็นลักษณะของวงจรวัดซึ่งให้ออกพุท เป็นศักย์ไฟฟ้า DC ดังนั้นค่าเอาต์พุทที่ผิดพลาดเนื่องจากออฟเซต จึงสามารถ แก้ไขได้โดยเพียงแต่ปรับมาตรา (scale) การอ่านค่าให้ถูกต้องเท่านั้น

2-4 การปรับปรุงประสิทธิภาพการทำงานของสวิทช์

ดังได้กล่าวมาแล้วในหัวข้อ 2-1 ในเรื่องของความต้านทานที่ ตกคร่อมสวิทช์ ว่าถึงแม้ขณะสวิทช์ปิดวงจรก็ยังไม่สามารถหลีกเลี่ยงการมีความ ต้านทานปรากฏอยู่ระหว่างข้อสกับเดรนของ MOS ทรานซิสเตอร์ สำหรับการวิจัยนี้ ได้เลือกใช้สวิทช์สำเร็จรูปที่อยู่ในลักษณะวงจรรวม (integrated switches) คือเป็น CMOS เบอร์ 4066 ซึ่งขณะเป็นทำหน้าที่เป็นสวิทช์ปิด วงจร จะมีความต้านทานดังกล่าวอยู่ประมาณ 30-300 Ω ซึ่งนับได้ว่าเป็นค่า ที่ต่ำมากจนสามารถละเลยมองข้ามในการใช้งานทั่วไปได้ แต่ในงานบางวงจร ที่ต้องการความสมบูรณ์มาก ๆ ในการเป็นสวิทช์ จนแม้ความต้านทานค่าซึ่งนับ ได้ว่าต่ำมากของ CMOS ดังกล่าวก็ไม่อาจเป็นที่ยอมรับได้ จึงได้มีการคิดหา วงจรที่จะช่วยความต้านทานนี้ให้เหลือน้อยที่สุดจนแทบจะไม่ปรากฏในวงจรเลย รูป 2.11 แสดงวงจรเพื่อช่วยปรับปรุงประสิทธิภาพของสวิทช์ [10]



รูป 2.11a วงจรสวิทช์ความต้านทานต่ำ



รูป 2.11b สัญลักษณ์ แทนอุปกรณ์ 3 ขั้ว

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากรูปวงจร 2.11a กำหนดให้เป็นสวิทช์ 1 ตัว ซึ่งจะเห็นว่า วงจรมีโครงสร้างไม่ซับซ้อน และไม่สิ้นเปลืองอุปกรณ์มากนัก สำหรับอุปกรณ์ที่ แทนด้วยสัญลักษณ์ของ B_1 และ B_2 คือ อุปกรณ์ 3 ขั้ว (three-terminal device) ที่ทำหน้าที่เป็นสวิทช์ได้ ซึ่งอาจจะเป็นอุปกรณ์ MOS, CMOS หรือ แม้แต่ไบโพลาร์ทรานซิสเตอร์ (bipolar transistor) ก็ได้ จากรูป 2.11a จะสามารถอธิบายการทำงานของวงจรได้ดังนี้ เนื่องจาก คุณสมบัติ ของออปแอมป์ มีค่าอัตราขยายดิฟเฟอเรนเชียล (differential gain) และอินพุทอิมพีแดนซ์ของออปแอมป์สูงมาก จนในทางอุดมคติถือว่ามีค่าเป็นอนันต์ (infinite) การทำงานของวงจรเกิดขึ้นได้ 2 สถานะคือ ถ้า B_1 และ B_2 ตัดออฟ (cutoff) ทั้งสองตัวซึ่งทำให้ไม่มีกระแสไหลในวงจร สถานภาพ ของสวิทช์จึงเปิดวงจรอยู่ แต่เมื่อ B_1 และ B_2 ทำงาน (on) ทำให้

$$v_o = v_i \tag{2-4.1}$$

ให้
$$v_i - v_1 = f_1(i_1, v_c) \tag{2-4.2}$$

เมื่อ f_1 เป็นฟังก์ชัน (function) ของกระแสอินพุท i_1 และศักดา v_c ซึ่ง ควบคุมการทำงานของอุปกรณ์ 3 ขั้ว และให้

$$v_o - v_2 = f_2(i_o, v_c) \tag{2-4.3}$$

เมื่อ f_2 เป็นฟังก์ชันของกระแสเอาต์พุท i_o และศักย์ไฟฟ้า v_c จากวงจรรูป 2.11a จะได้ว่า

$$v_2 = -v_1 + 2v_i$$

นั่นคือ

$$v_1 - v_i = v_i - v_2 \quad (2-4.4)$$

จาก (2-4.1), (2-4.2), (2-4.3) และ (2-4.4) ทำให้ได้ว่า

$$f_1(i_i, v_c) + f_2(i_o, v_c) = 0 \quad (2-4.5)$$

เนื่องจากอุปกรณ์ 3 ชิ้น คือ B_1 และ B_2 เป็นอุปกรณ์ชนิดเดียวกัน มี v_c เท่ากัน ดังนั้นจากสมการ (2-4.5) ทำให้ทราบว่า

$$i_o = -i_i \quad (2-4.6)$$

จากสมการ (2-4.1) และ (2-4.6) แสดงว่าวงจรจะทำงานเป็นสวิตช์อย่างสมบูรณ์แบบ กล่าวคือ ตามทฤษฎีแล้วมีความต้านทานขณะสวิตช์ปิดวงจร (on resistance) เป็นศูนย์ แต่ทั้งนี้ในทางปฏิบัติค่าของความต้านทานดังกล่าวนี้ จะขึ้นกับคุณสมบัติใกล้เคียงความเป็นอุดมคติของออปแอมป์ แต่อย่างไรก็ดี ค่าความต้านทานขณะปิดวงจรนี้จะมีค่าต่ำมาก [10]


บทที่ 3

วงจรวัดความถี่แบบใหม่โดยใช้เทคนิคการสูบลำค่าสัญญาณ

3-1 ความเป็นมา

วงจรวัดความถี่ เป็นวงจรที่มีความสำคัญทางอิเล็กทรอนิกส์ และ ได้ถูกนำไปประยุกต์ใช้ในการสร้างวงจรเครื่องมือวัดต่าง ๆ มากมาย วงจรนี้ แต่เดิมสร้างขึ้นด้วยหลักการที่เรียกว่า "การปั๊มชาร์จ" (charge pumping principle) [11-13] ซึ่งหลักการนี้ก็ยังคงเป็นวิธีที่นิยมใช้กันอยู่ในปัจจุบัน ดังจะเห็นได้จากตัวอย่างวงจรที่สร้างในรูปของวงจรรวมหรือ IC ในส่วนของ ผังวงจรของวงจรวัดความถี่สำเร็จรูป เช่น IC ตระกูล LM 2907 และ LM 2917 [ภาคผนวก 3] เป็นต้น

ถึงแม้ว่า วงจรวัดความถี่ที่สร้างโดยหลักการปั๊มชาร์จนี้ จะยังมี ใช้้อย่างแพร่หลายในยุคปัจจุบันก็ตาม แต่เมื่อเราวิเคราะห์หาคูลิกลงไปจะ พบจุดอ่อนหลายประการของวงจรแบบเก่านี้ ซึ่งมีวงจรเบื้องต้น [8] ดังแสดง ในรูป 3.1



รูป 3.1 วงจรวัดความถี่โดยใช้หลักการปั๊มชาร์จ

การทำงานของวงจรตามรูป 3.1 สามารถอธิบายได้ดังต่อไปนี้ คือ สัญญาณอินพุต v_1 ทำให้เกิดการชาร์จประจุ (charge) ให้แก่ C_1 และเนื่องจากผลของอินพุตอิมพีแดนซ์ของออปแอมป์ ทำให้ประจุจาก C_1 ถูกขับไปชาร์จให้แก่ C_2 และจากการคายประจุของ C_2 ผ่านความต้านทาน R ในแต่ละรอบการทำงาน ดังนั้นประจุบน C_2 ที่เวลาใด ๆ มีค่า

$$q_t = q_2 e^{-\frac{t}{RC_2}} = q_2 e^{-\frac{1}{RC_2}f}$$

เมื่อ q_2 เป็นค่าประจุเริ่มต้นของ C_2 ก่อนการคายประจุให้แก่ตัวความต้านทาน ดังนั้นประจุที่ C_2 สูญเสียไปในตัวความต้านทานจะมีค่า

$$\Delta q_2 = q_2 (1 - e^{-\frac{1}{RC_2}f}) \quad (3-1.1)$$

จากการกระจายอนุกรมเทเลอร์ (Taylor series) เมื่อ $RC_2 f \gg 1$ แล้ว


$$\begin{aligned} \Delta q_2 &= \frac{q_2}{RC_2 f} \\ &= \frac{v_2}{Rf} \end{aligned} \quad (3-1.2)$$

ที่สถานะเสถียร (steady state) ประจุที่ถูกขับจาก C_1 ไปยัง C_2 มีค่าเท่ากับประจุที่ดิสชาร์จ (discharge) จาก C_2 ให้แก่ความต้านทาน R ดังนั้น

$$v_1 C_1 = \frac{v_2}{Rf}$$

$$v_2 = C_1 R f v_1 \quad (3-1.3)$$

นั่นคือวงจรจะทำงานเป็นวงจรวัดความถี่ ซึ่งมีค่าคงที่การแปลงเท่ากับ $C_1 R v_1$ ซึ่ง v_2 นี้ ถ้าดูเพียงผิวเผิน ๆ จากสมการ (3-1.3) เราอาจคิดว่า v_2 มีค่าเป็นไฟ DC เรียบ ๆ แต่ถ้าเราพิจารณาดี ๆ แล้วจะพบว่า มีการกระเพื่อมของระดับของเอาต์พุตมาก ลักษณะเอาต์พุตของวงจรอาจจะมีดังแสดงในรูป 3.2



รูป 3.2 เอาต์พุตจากวงจรวัดความถี่แบบบีมชาร์จ

ค่าของการกระเพื่อมนี้ วิเคราะห์ได้จากการพิจารณาว่า ผลจากราวด์เสมือน (virtual ground) ของออปแอมป์ จะทำหน้าที่ได้เงื่อนไขเกี่ยวกับการกระเพื่อมว่า เมื่อ Δv_2 เป็นช่วงการกระเพื่อมขึ้น ๆ ลง ๆ ของระดับเอาต์พุต ผลของการชาร์จ C_2 โดยจำนวนประจุที่ถ่ายเทมาจาก C_1 นั้นต้องเท่ากับจำนวนประจุที่ C_2 ดิสชาร์จออกไป แล้วจะได้

$$\Delta v_2 = \frac{C_1 v_1}{C_2} \quad (3-1.4)$$


จากสมการ (3-1.4) แสดงว่าเกิดข้อจำกัดในการใช้งานวงจร
อยู่มาก เพราะเมื่อนิยามาร่วมกับสมการ (3-1.3) จะพบว่า ถ้าเรา
ต้องการลดการกระเพื่อมโดยการลดค่า v_1 และ C_1 ก็จะทำให้ค่าเอาต์พุต
 v_2 ลดลงไปด้วย อีกทั้งการลดค่า v_1 และ C_1 จะทำให้วงจรใช้เวลามาก
ในการปรับตัวเข้าสู่สถานะเสถียร นอกจากนี้แล้ววงจรถัดกล่าวยังมีข้อเสีย
อีกประการหนึ่ง คือ เนื่องจากว่าศักย์ไฟฟ้าที่เอาต์พุตนั้นเกิดจากกระแสเฉลี่ย
ในส่วนของวงจรการคายประจุ จึงทำให้เกิดการกระเพื่อมของเอาต์พุตเป็น
จังหวะตามความถี่ของสัญญาณอินพุตที่เข้ามา

ผลจากจุดอ่อนของวงจรถัดกล่าว จึงทำให้นักวิจัยหลายคนเกิด
ความพยายามในการสร้างวงจรขึ้นมาใหม่ เพื่อขจัดปัญหาดังกล่าว และต่อมา
REYNOLDS [14] ได้เสนอผลการวิจัยสร้างวงจรวัดความถี่ ที่มีการกระเพื่อม
ของระดับศักย์ไฟฟ้ต่ำ โดยอาศัยหลักการของเทคนิคการสุ่มค่าสัญญาณป้อนกลับ
(sampled-data feedback technique) แต่อย่างไรตาม วงจรของ
REYNOLDS ก็ยังมีความซับซ้อนเกี่ยวกับระบบการควบคุมสวิตช์ อยู่มากทีเดียว
คือ ต้องใช้วงจรมับ 2 บิต (2 bit counter) และสวิตช์ 4 ทาง ในการ
ควบคุมการทำงานของสวิตช์ ต่อมาจึงได้มีการพัฒนาวงจรวัดความถี่ซึ่งใช้
เพียงสวิตช์ 2 ทางขึ้น [15, 16] แต่ทว่าวงจรถัดกล่าวนั้น ก็ยังคงมีส่วนซึ่ง
ควรได้รับการพัฒนาต่อไปอีก เพื่อลดจำนวนอุปกรณ์ในวงจร และลดขีดจำกัด
เกี่ยวกับอุปกรณ์ที่ใช้ลง สำหรับเนื้อหาประเด็นหลักในบทนี้ จะเป็นเรื่อง
เกี่ยวกับวงจรวัดความถี่แบบใหม่ล่าสุดที่ได้รับการวิจัยขึ้น วงจรนี้เป็นวงจรวัด
ความถี่สร้างขึ้นโดยอาศัยเทคนิคการสุ่มค่าสัญญาณ และเป็นวงจรที่ได้รับการ
พัฒนาจนมีข้อดีเหนือกว่าวงจรถัดกล่าวนั้น คือวงจรมีโครงสร้างไม่
ซับซ้อน และเอาต์พุตจากวงจรมีการกระเพื่อมต่ำมาก นอกจากนี้ยังมีระบบ
การควบคุมสวิตช์ไม่ซับซ้อนโดยใช้สวิตช์เพียง 2 ทาง จึงทำให้มีการตอบสนอง
ของวงจรถัดเร็ว ผลการวิจัยนี้ได้รับการตีพิมพ์ในระดับนานาชาติด้วย [7]

3-2 วงจรและหลักการทำงาน

วงจรวัดความถี่แบบใหม่ที่ได้ทำการวิจัยขึ้นนี้ มีผังวงจรดังแสดงในรูป 3.3 ซึ่งสามารถอธิบายการทำงานของวงจรได้ดังนี้ วงจรทำงานโดยหลักการสลับค่าสัญญาณป้อนกลับ โดยในแต่ละรอบของการทำงาน (iteration cycle) อาศัยสัญญาณนาฬิกา 2 เฟส σ_1 และ σ_2 ที่มีเฟสต่างกัน 180° ซึ่งสร้างมาจากการผ่านสัญญาณอินพุต (ซึ่งปกติจะเป็นคลื่นรูปไซน์ แต่ก็สามารถใช้กับสัญญาณชนิดอื่น เช่น คลื่นสามเหลี่ยม หรือคลื่นสี่เหลี่ยมได้) ไปในวงจรซีโร ครอสซิง ดีเทคเตอร์ (zero crossing detector) ชนิดบวก (A_1) และลบ (A_2) ตามลำดับ สัญญาณเอาต์พุตที่ได้จะเป็นสัญญาณสี่เหลี่ยม ซึ่งทำหน้าที่เป็นสัญญาณควบคุมการทำงานของสวิตช์ในวงจรหลักการโดยสังเขปของ วงจรซีโร ครอสซิง ดีเทคเตอร์นี้ มีอธิบายอยู่ในภาคผนวก 2 ที่ยวศึกษานี้

สัญญาณนาฬิกาที่ได้จากวงจรซีโร ครอสซิง ดีเทคเตอร์ ทั้งชนิดบวกและชนิดลบ จะถูกนำมาใช้เป็นสัญญาณควบคุมสวิตช์ทั้งหมดในวงจรรูป 3.3 เมื่อสมมติให้เงื่อนไขเริ่มต้น (initial condition) ของวงจรเป็นศูนย์ทั้งหมด ในจังหวะแรกเมื่อสวิตช์ σ_1 ทำงาน C_2 จะถูกประจุ เพื่อให้มีศักย์ไฟฟ้าคร่อมตัวมัน เท่ากับแรงดันไฟฟ้าเอาต์พุตของวงจรอินทิเกรเตอร์ A_3



รูป 3.3 วงจรวัดความถี่แบบใหม่ที่ได้วิจัยขึ้น

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ซึ่งจะหาได้จาก
$$V = \frac{1}{C_1} \int_0^T i dt$$

$$= \frac{1}{C_1} \int_0^T \frac{V_i}{R} dt$$


$$= \frac{V_i T}{R C_1 Z}$$

ดังนั้นค่าประจุ $Q_{2,i+1}$ บน C_2 เมื่อสิ้นสุดคาบเวลาของ ϕ_1 จึงมีค่า

$$Q_{2,i+1} = \frac{C_2 V_1 T}{2RC_1} \tag{3-2.1}$$

เมื่อ i คือจำนวนเต็มแสดงรอบการทำงาน (iteration number)

V_1 คือแรงดันเอาต์พุตของวงจร และ T คือคาบเวลาของสัญญาณอินพุต



รูป 3.4 ความสัมพันธ์ระหว่างอินพุตและสัญญาณนาฬิกา ที่ควบคุมการทำงานของสวิตช์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

และในจังหวะเวลาที่สวิตช์ σ_1 ทำงานนี้เอง $-V_{ref}$ จะประจุ C_3 ให้มีค่าประจุบน C_3 เป็นดังต่อไปนี้คือ

$$Q_{3,i+1} = -C_3 V_{ref} \tag{3-2.2}$$

ครั้งต่อมาในจังหวะที่สวิตช์ σ_2 ทำงาน ค่าประจุบน C_2 และ C_3 จะถูกออกแบบ A_4 ชั้บให้ไปรวมกับประจุบน C_4 ดังนั้นเอาที่นุกของ วงจรจะเปลี่ยนเป็น

$$V_{i+1} = V_i - \frac{(Q_{2,i+1})}{C_4} + \frac{(Q_{3,i+1})}{C_4} \tag{3-2.3}$$

ซึ่งเมื่อแทน (3-2.1), (3-2.2) ลงใน (3-2.3) แล้วจะได้

$$V_{i+1} = V_i - \frac{C_2 V_i T}{C_4 2RC_1} + \frac{C_3 V_{ref}}{C_4} \tag{3-2.4}$$

แต่เนื่องจากความถี่อินพุต f นั้น คือ ส่วนกลับของคาบเวลา T ดังนั้นเราจะได้ว่า

$$V_{i+1} = V_i - \frac{C_2 V_i}{C_4 2fRC_1} + \frac{C_3 V_{ref}}{C_4} \tag{3-2.5}$$

เมื่อทำการแก้สมการดิฟเฟอเรนซ์ (difference equation) โดยอาศัย วิธีการดังที่ปรากฏอยู่ในบทประกอบท้ายวิทยานิพนธ์ จะได้คำตอบของสมการ (3-2.5) อยู่ในรูปทั่วไป คือ

$$V_i = \frac{2fRC_1 C_3 V_{ref}}{C_2} + \frac{(V_0 - \frac{2fRC_1 C_3 V_{ref}}{C_2})(1 - C_2)^i}{2fRC_1 C_4} \tag{3-2.6}$$

จากสมการ (3-2.6) นี้จะเห็นว่า เมื่อวงจรเข้าสู่สถานะ เสถียรภาพ หรือสถานะสมดุล (equilibrium) กล่าวคือ $i \rightarrow \infty$ หรือเมื่อ

คิดว่า i มีค่ามากพอจนทำให้ $V_{i+1} \approx V_i$ แล้วโดยการพิจารณาจากสมการ (3-2.5) จะได้

$$V_i = \frac{(2RC_1C_3V_{ref})}{C_2} (f) \quad (3-2.7)$$

เมื่อ $f = 1/T$ คือความถี่ของสัญญาณอินพุต

ดังนั้นเราจะพบว่า เอาท์พุทของวงจรในสถานะสมดุลย์ แปรผันโดยตรงกับความถี่ของสัญญาณอินพุต ซึ่งแสดงว่าวงจรนี้สามารถทำงานเป็นวงจรวัดความถี่ โดยการเปลี่ยนความถี่เป็นศักย์ไฟฟ้าได้ และมีค่าคงที่ในการแปลงค่า (sensitivity หรือ gain) เท่ากับ

$$\frac{2RC_1C_3V_{ref}}{C_2} \quad \text{V/Hz}$$

นอกจากนี้ สมการ (3-2.6) ได้แสดงให้เห็นว่า เมื่อสัญญาณอินพุตมีค่าความถี่เปลี่ยนไปอย่างฉับพลัน จะเกิดมีสภาวะทรานเซียนท์ขึ้นกับเอาท์พุท V_i แต่อย่างไรก็ตาม จะมีความถี่พิเศษค่าหนึ่งซึ่งทำให้เอาท์พุท V_i ของวงจร สามารถปรับตัวเข้าสู่สถานะสมดุลย์ได้ทันทีในรอบการทำงานถัดมาเพียงรอบเดียว ค่าความถี่ดังกล่าวนี้คือ

$$f_0 = \frac{C_2}{2C_1C_4R} \quad (3-2.8)$$

ในที่นี้ได้กำหนดเรียกความถี่นี้ว่า " ความถี่อ้างอิง " ของวงจร และเมื่อแทนค่าความถี่ f_0 นี้ตามสมการ (3-2.8) ลงในสมการ (3-2.6) จะได้เอาท์พุทที่ความถี่นี้มีค่า

$$V_0 = \frac{C_3V_{ref}}{C_4} \quad (3-2.9)$$

อีกนัยหนึ่งจะอธิบายได้ว่าถ้าสัญญาณอินพุตมีความถี่เปลี่ยนแปลงขึ้นมาอย่างฉับพลันจากความถี่ใด ๆ ก็ตามไปเป็นความถี่ f_0 ผลตอบสนองคือแรงดันเอาต์พุตของวงจร ก็จะปรับตัวอย่างฉับพลันเข้าสู่สถานะสมดุลง่ายภายใน 1 รอบการทำงาน แต่ถ้าความถี่ของสัญญาณอินพุตที่เปลี่ยนไปนั้น เป็นความถี่อื่นที่ไม่ใช่ความถี่ f_0 ก็จะเกิดสถานะทรานเซียนท์ในผลตอบสนอง โดยจะพิจารณาลักษณะการเกิดทรานเซียนท์จากเทอมของ $[1 - (C_2/2fRC_1C_4)]^{-1}$ ในสมการ (3-2.6) โดยมีค่าของเทอมดังกล่าวเกิดขึ้นได้ 2 กรณีคือ

$$\text{กรณีแรก ถ้า } \left| 1 - \frac{C_2}{2fRC_1C_4} \right| > 1 \quad (3-2.10)$$

ในกรณีนี้ เมื่อจำนวนรอบของเวลาการทำงานผ่านไปมากขึ้น คือ i มีค่ามากขึ้นจะพบว่าเงื่อนไข (3-2.10) จะทำให้วงจรถูกเกิดการออสซิลเลท (oscillate) การทำงานของวงจรไม่เสถียร (unstable) วงจรไม่สามารถเข้าสู่สถานะสมดุลง่ายได้ ซึ่งเราสามารถจะหาความสัมพันธ์ในเทอมของความถี่ที่ทำให้วงจรถูกเกิดการปฏิบัติงานเช่นนี้ได้ คือจาก (3-2.10) แสดงว่า

$$\frac{C_2}{2fRC_1C_4} > 2$$

โดยอาศัย (3-2.8) จะได้เงื่อนไขที่ทำให้วงจรถูกไม่เสถียรคือ

$$f < \frac{f_0}{2} \quad (3-2.11)$$

$$\text{อีกกรณีหนึ่งถ้า } \left| 1 - \frac{C_2}{2fRC_1C_4} \right| < 1$$

กรณีนี้ มีความเป็นไปได้ 2 ประการ คือ ประการแรก

$$\frac{C_2}{2fRC_1C_4} < 1$$

นั่นคือ


$$f > f_0$$

ซึ่งที่เงื่อนไขความถี่นี้ จะทำให้เทอมของทรานเซียนท์มีขนาด
ค่อย ๆ เล็กลง ๆ เมื่อ i มีค่ามากขึ้น จนในที่สุดทรานเซียนท์หมดไป วงจร
จึงเข้าสู่สภาวะสมดุลย์ โดยไม่เกิดโอเวอร์ชู้ท (overshoot) แต่อย่างไร

อีกประการหนึ่ง ที่ทำให้ $\left| 1 - \frac{C_2}{2fRC_1C_4} \right| < 1$ คือ


$$1 < \frac{C_2}{2fRC_1C_4} < 2$$

หรือ



รูป 3.5a ผลตอบสนองต่ออินพุตที่คำนวณโดยคอมพิวเตอร์
ในช่วงความถี่ที่ $f > f_0$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูป 3.5b ผลตอบสนองต่ออินพุตที่คำนวณโดยคอมพิวเตอร์ ในช่วงความถี่ที่ $f_0/2 < f < f_0$

จะเห็นว่า ผลตอบสนองของวงจรต่อช่วงความถี่นี้ จะเกิดการ ออสซิลเลต เปลี่ยนแปลงขึ้น ๆ ลง ๆ โดยมีขนาดของการเปลี่ยนแปลงค่อย ๆ เล็กกลง ๆ และในที่สุดวงจรจะปรับตัวเข้าสู่สถานะสมดุลย์ได้ ตัวอย่างลักษณะ การเกิดทรานเซียนท์ของผลตอบสนองต่อเงื่อนไขความถี่อินพุตบางช่วงที่ได้จาก คอมพิวเตอร์ ได้แสดงให้เห็นดังในรูป 3.5

ตามการวิเคราะห์ที่ได้อธิบายมาแล้วนั้น จะสรุปได้ว่า เมื่ออินพุต มีความถี่มากกว่า $f_0/2$ แล้ววงจรจะสามารถเข้าสู่สภาวะสมดุลย์ ซึ่งเป็น สภาวะ ที่แรงดันไฟฟ้าเอาต์พุตแปรผันโดยตรงกับความถี่ของสัญญาณอินพุต และ ไม่มีการกระเพื่อมของระดับแรงดันไฟฟ้าเอาต์พุตเลย ถ้าอุปกรณ์ที่ใช้มีความ สมบูรณ์ตามอุดมคติ

3-3 การทดลองและผล


ได้ทำการทดลอง เพื่อทดสอบประสิทธิภาพการทำงานตามทฤษฎี โดยได้ทำการต่อวงจรซึ่งใช้ IC และอุปกรณ์ที่มีค่าต่าง ๆ ดังแสดงในรูป 3.6



รูป 3.6 วงจรวัดความถี่ที่ใช้ในการทดลอง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากผลการทดลอง แสดงความสัมพันธ์ระหว่างเอาท์พุทกับความถี่ ในรูป 3.7 เมื่อกำหนดใช้ค่า V_{ref} ที่แตกต่างกัน จะเห็นได้ว่าวงจรสามารถทำงานได้ตามทฤษฎี นั่นคือ ค่าแรงดันไฟฟ้าเอาท์พุทมีค่าแปรผันโดยตรงกับความถี่ของอินพุท ที่ทุกค่าของ V_{ref} ซึ่งใช้ในการทดลอง เมื่อความถี่อินพุทที่ใช้งานมีค่าสูงขึ้น จนกระทั่งทำให้ออปแอมป์อิ่มตัว (saturated) ศักย์ไฟฟ้าเอาท์พุทจึงมีค่าคงที่ ดังที่เห็นในรูป




รูป 3.7 ผลตอบสนองของวงจรที่ความถี่ต่าง ๆ

- เป็นผลการทดลองทางทฤษฎี
- ooo เป็นผลการทดลองเมื่อ $V_{ref} = 1.0 \text{ V}$
- △△△ เป็นผลการทดลองเมื่อ $V_{ref} = 0.8 \text{ V}$
- +++ เป็นผลการทดลองเมื่อ $V_{ref} = 0.6 \text{ V}$
- เป็นผลการทดลองเมื่อ $V_{ref} = 0.4 \text{ V}$
- xxx เป็นผลการทดลองเมื่อ $V_{ref} = 0.2 \text{ V}$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ในการทดลองนี้ ได้บันทึกภาพที่จุดต่าง ๆ ซึ่งน่าสนใจ พร้อมกับได้ทำการเปลี่ยนแปลงความถี่ของสัญญาณอินพุตอย่างฉับพลัน เพื่อบันทึกภาพของสถานะทรานเซียนท์ของเอาต์พุตที่เกิดขึ้นด้วย ภาพที่ได้บันทึกไว้มีดังแสดงในรูป 3.8




รูป 3.8 รูปคลื่นตามจุดต่างๆเมื่อเปลี่ยนความถี่ของสัญญาณอินพุตอย่างฉับพลัน

เนื่องจากว่า สวิตช์ทุกตัวที่ใช้ในวงจรเป็น CMOS สวิตช์ เบอร์ 4066 ซึ่งโดยปกติแล้วขณะสวิตช์ปิดวงจรก็ยังคงมีความต้านทานตกคร่อมสวิตช์อยู่ประมาณ 30-300 Ω จึงเป็นเหตุให้มีการเสียเวลาในการชาร์จประจุผ่านความต้านทานเหล่านี้ ทำให้เกิดการกระเพื่อมของเอาต์พุตขึ้น มีข้อน่าสังเกตประการหนึ่งว่า การกระเพื่อมที่เอาต์พุตจะมีค่าน้อยที่สุด ถ้าหากว่า C_2 และ C_3 ในวงจรรูป 3.3 คิซาร์จประจุด้วยค่าคงตัวเวลา (time constant)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ที่เท่ากัน ดังนั้นถ้าหากเราประมาณค่าความต้านทานของสวิตช์แต่ละตัวขณะ
สวิตช์ปิดวงจรให้มีค่าเท่ากันแล้ว ค่าของ C_3 ก็ควรเป็น 2 เท่าของ C_2
และเพื่อเป็นการยืนยันถึงข้อสรุปดังกล่าวนี้ ได้ทดลองเพื่อดูผลของความสัมพันธ์
ระหว่างค่า C_2 และ C_3 ที่มีต่อค่าการกระเพื่อมของเอาต์พุท โดยกำหนด
ค่าคงที่การแปลง ให้มีค่า 1.3×10^{-4} V/Hz ผลการทดลองนี้มีดังแสดง
ในรูป 3.9



รูป 3.9 ผลของความสัมพันธ์ระหว่างค่า C_2 และ C_3
ที่มีต่อการกระเพื่อมของเอาต์พุท

โดย \square เป็นผลการทดลอง เมื่อ $C_3 = C_2 = 10^4$ pF

\times เป็นผลการทดลอง เมื่อ $C_3 = 2C_2 = 2 \times 10^4$ pF

\triangle เป็นผลการทดลอง เมื่อ $C_3 = 4C_2 = 4 \times 10^4$ pF

3-4 สรุปและวิจารณ์

วงจรวัดความถี่แบบใหม่ที่ได้ทำการวิจัยชิ้นนี้ ได้รับการพัฒนาขึ้นตามหลักการส่งค่าสัญญาณป้อนกลับ จากผลการทดลองวงจรสามารถทำงานได้ดีตามทฤษฎี ค่าความคลาดเคลื่อนคือเอาท์พุทของวงจรมีการกระเพื่อมอยู่บ้างแม้จะน้อยมากก็ตาม ทั้งนี้เนื่องมาจากข้อจำกัดที่อุปกรณ์ไม่มีค่าเป็นไปตามอุดมคติ แต่อย่างไรก็ดี วงจรนี้ก็สามารถกำจัดค่าการกระเพื่อมดังกล่าวได้ ด้วยการเลือกใช้ค่าอุปกรณ์ให้เหมาะสม


นอกจากคุณสมบัติที่ดีของเอาท์พุทแล้ว วงจรนี้ยังมีข้อดีเหนือกว่าวงจรแบบเดิม ๆ เท่าที่มีอยู่ คือวงจรมีโครงสร้างไม่ซับซ้อน และมีผลตอบสนองของวงจรที่รวดเร็ว ซึ่งเมื่อเทียบกับวงจรวัดความถี่ที่ได้รับการพัฒนาในช่วงหลัง ๆ นี้ เช่นวงจรของ REYNOLDS เป็นต้น ปรากฏว่าผลตอบสนองของวงจรวัดความถี่ที่ได้วิจัยนี้ มีความเร็วขึ้นเป็น 4 เท่าตัว และยังลดความยุ่งยากในการจัดระบบควบคุมสวิตซ์ลงด้วย และเมื่อทำการเปรียบเทียบกับวงจรตามบทความ [15] ซึ่งได้รับการพัฒนาขึ้นมาแล้วก็ตาม วงจรใหม่ของเรานี้ก็ยังสามารถเปรียบเทียบในการลดอุปกรณ์แอคทีฟ (active component) ที่มีขีดจำกัดในการใช้งานมาก คือ OTA [16] ออกไป ข้อได้เปรียบที่น่าสนใจอีกประการหนึ่งของวงจรใหม่ ก็คือ วงจรนี้สามารถนำมาดัดแปลง สร้างเป็นวงจร SC อย่างสมบูรณ์แบบได้โดยง่าย เพียงแค่เปลี่ยนวงจรอินทิเกรเตอร์ให้เป็นวงจร SC อินทิเกรเตอร์ [17] เท่านั้น วงจร SC วัดความถี่ที่สมบูรณ์แบบ มีดังแสดงในรูป 3.10

ตามรูป 3.10 ถ้าให้ f_c เป็นความถี่ของสัญญาณนาฬิกา ซึ่งมีค่าสูงกว่า f_{in} มาก ๆ โดย $\sigma_c = \sigma_o$ จะสามารถคำนวณได้ว่าที่สถานะสมดุลย์เอาท์พุทของวงจรมีค่าดังต่อไปนี้คือ

$$V = \frac{(2C_1 C_3 V_{ref})(f)}{(f_c C_o C_2)} \quad (3-3.1)$$

และมีค่าความถี่อ้างอิงคือ

$$f_0 = \frac{f_C C_0 C_2}{2C_1 C_4} \quad (3-3.2)$$



รูป 3.10 วงจรวัดความถี่ในรูปแบบของวงจร SC โดยสมบูรณ์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 4

วงจรวัดคาบเวลา


4-1 กล่าวนำ

วงจรวัดคาบเวลา เป็นวงจรที่มีประโยชน์อย่างมากต่อการสร้าง เครื่องมือวัดและอุปกรณ์อิเล็กทรอนิกส์ วงจรวัดคาบเวลาอาจใช้เป็นวงจรมอนิเตอร์ (monitor) หรือเป็นส่วนป้อนกลับ (feedback) ให้กับวงจรฟรีแควนซี สเตบิลไลเซอร์ (frequency stabilizer) [18] หรือใช้ในการควบคุมความถี่ของระบบไฟฟ้ากำลัง โดยใช้เป็นส่วนหนึ่งของเครื่องมือที่คอยสำรวจควบคุมค่าคาบเวลาที่เป็นอยู่ตลอดเวลา [19]

ในบทนี้ได้เสนอผลการวิจัยสร้างวงจรวัดคาบเวลา ที่มีอัตราการแปลงค่าคาบเวลาเป็นศักย์ไฟฟ้า ที่มีย่านการใช้งานที่กว้าง กล่าวคือศักย์ไฟฟ้าที่ได้ออกมาจากวงจรวัดคาบเวลานี้ จะมีค่าแปรผันโดยตรงกับค่าคาบเวลาของสัญญาณอินพุตในย่านความถี่ที่กว้าง วงจรนี้มีเอาต์พุตเป็นศักย์ไฟฟ้า DC ที่มีการกระเพื่อมน้อย และเมื่อสัญญาณอินพุตที่เข้ามามีคาบเวลาเปลี่ยนไปโดยฉับพลันแล้ว วงจรจะใช้เวลาในการปรับระดับของ DC เอาต์พุตอย่างรวดเร็ว คือใช้เวลาประมาณไม่ถึงรอบ (cycle) ของสัญญาณอินพุตนั้น ประโยชน์ที่สำคัญอีกอย่างหนึ่งที่ได้รับจากวงจรนี้ ก็คือ สามารถใช้เอาต์พุตจากวงจรนี้ไปชุดเซตการเปลี่ยนแปลงระดับของ สัญญาณจากวงจรดิฟเฟอเรนเชียล (differentiator) ทำให้สามารถสร้าง วงจรฟรีแควนซี อินดีเพนเดนทควอรัตราเจอร์ เฟส ชิฟเตอร์ (frequency independent quadrature phase shifter) หรือ ฮิลเบิร์ตทรานส์ฟอร์ม ฟิลเตอร์ (Hilbert transform filter) เพื่อใช้ดีเทค (detect) สัญญาณ AM หรือเพื่อสร้างสัญญาณ SSB หรือ VSB ได้ [20-22]


4-2 วงจรและหลักการทํางาน

วงจรวัดคาบเวลานี้ มีส่วนสำคัญแบ่งออกเป็น 2 ส่วน คือส่วนสร้างสัญญาณนาฬิกา และส่วนสร้างสัญญาณเอ้าท์พุท ส่วนแรกคือ ส่วนสร้างสัญญาณนาฬิกานั้น เป็นวงจรซึ่งนำเอาสัญญาณอินพุทมาสร้าง สัญญาณนาฬิกา s_1 s_2 ซึ่งมีคาบเวลาเท่ากับคาบเวลา T ของสัญญาณอินพุท ดังแสดงในรูป 4.1 สัญญาณนี้สามารถสร้างขึ้นโดยอาศัยหลักการซีโร ครอสซิง และเทคนิคเบื้องต้นในการเลื่อนพัลส์ธรรมดาเท่านั้น จึงขอละเว้นไม่กล่าวถึงรายละเอียดในส่วนนี้



รูป 4.1 ความสัมพันธ์ระหว่างสัญญาณอินพุท และสัญญาณนาฬิกา

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูป 4.2 วงจรวัดคาบเวลาแบบใหม่

ส่วนที่ 2 คือส่วนสร้างสัญญาณเอากท์พุกนั้น มีลักษณะของวงจร ดังแสดงในรูป 4.2 การทำงานของวงจรมันอธิบายได้ดังนี้คือ เริ่มต้นสมมติว่า ค่าของประจุบนตัวเก็บประจุ C ทุกตัวในวงจร มีค่าเป็นศูนย์ ดังนั้นเมื่อมี สัญญาณนาฬิกา S_1 เข้ามา ก็จะเกิดการชาร์จประจุบน C_1 โดยในช่วงเวลาที่ S_1 ต่่วงจร กระแสจากไฟเลี้ยง (supply) V_s จะผ่าน R_1 ไปทำการ ประจุ C_1 เป็นเวลา $T/2$ วินาที ทำให้เกิดเอากท์พุกของออปแอมป์ A_1 เท่ากับ

$$\frac{-V_s T}{2R_1 C_1} \quad \text{โวลต์}$$

ซึ่งศักย์ไฟฟ้าค่านี้จะไปเกิดคร่อม C_2 ด้วย ดังนั้นเมื่อ S_1

ไม่ทำงาน (off) มีผลให้สวิตช์เปิดวงจร จึงมีประจุบน C_2 อยู่เท่ากับ

$$\frac{-C_2 V_T}{2R_1 C_1} \quad \text{คูลอมบ์}$$

ฉะนั้นเมื่อ σ_2 ทำงาน (on) ประจุบน C_1 จะถูกคายออกหมด ในขณะที่ตัวกราวด์เสมือน (virtual ground) ที่อินพุทของออปแอมป์ A_2 จะทำให้ประจุบน C_2 ทั้งหมดเคลื่อนไปอยู่บน C_3 จึงทำให้เกิดแรงดันไฟฟ้าเอาต์พุท V_o เท่ากับ

$$\frac{C_2 V_T}{2C_1 C_3 R_1} \quad \text{โวลต์}$$

ซึ่งศักย์ไฟฟ้านี้จะทำให้เกิดประจุคร่อมบน C_4 อยู่เท่ากับ

$$\frac{C_2 C_4 V_T}{2C_1 C_3 R_1} \quad \text{คูลอมบ์}$$

และเมื่อ σ_1 ทำงานอีกครั้งหนึ่งในรอบต่อมา C_1 ก็จะถูกประจุด้วยกระแส V_o/R_1 เป็นเวลา $T/2$ วินาทีเช่นเดิม ทำให้เกิดศักย์ไฟฟ้าเอาต์พุทของ A_1 เท่ากับ

$$\frac{-V_T}{2R_1 C_1} \quad \text{โวลต์}$$

ซึ่งทำให้เกิดประจุบน C_2 เท่ากับ

$$\frac{-C_2 V_T}{2R_1 C_1} \quad \text{คูลอมบ์ อีกครั้งหนึ่ง}$$

ดังนั้นเมื่อ σ_2 ทำงานในเวลาต่อมา และโดยอิทธิพลของกราวด์เสมือนที่อินพุทของออปแอมป์ A_2 ก็จะทำให้ประจุบน C_2 และประจุบน

C_4 เดิม เคลื่อนที่เข้าไปเสริมรวมกับประจุเดิมที่มีอยู่บน C_3 ทำให้ประจุใหม่บน C_3 มีค่าเท่ากับ

$$\frac{(-C_2 V_S T)}{R_1 C_1} + \frac{(C_2 C_4 V_S T)}{2C_1 C_3 R_1} \quad \text{คูลอมบ์}$$

โดยการเลือกค่าตัวเก็บประจุ $C_3 = C_4$ ดังนั้นเราจะได้ว่าประจุบน C_3 นี้ มีค่าเท่ากับ

$$\frac{-C_1 V_S T}{2R_1 C_1} \quad \text{คูลอมบ์ คงเดิม}$$

เป็นเหตุให้แรงดันเอาต์พุต V_o มีค่าเท่ากับ

$$\frac{C_2 V_S T}{2C_1 C_3 R_1} \quad \text{โวลต์ คงที่เท่าเดิมด้วย}$$

และสำหรับรอบต่อ ๆ ไป ถ้าคาบเวลาของมีค่าคงเดิมคือ T ก็จะทำให้เกิดปรากฏการณ์เช่นที่ได้อธิบายมาแล้วข้างต้นอีกทุกกรอบ ดังนั้นเอาต์พุตของวงจรก็จะมีค่าเท่ากับ

$$\frac{C_2 V_S T}{2C_1 C_3 R_1} \quad \text{โวลต์ คงที่ตลอดเวลา}$$

แต่เมื่อใดก็ตามที่อินพุตเปลี่ยนไป กล่าวคือ ถ้าอินพุตมีคาบเวลาเปลี่ยนจาก T ไปเป็น T' แล้วการทำงานจะเปลี่ยนไปเล็กน้อย คือในช่วง s_1 ทำงานครั้งแรกนั้น จะเกิดการประจุ C_1 ทำให้เอาต์พุตของออปแอมป์ A_1 เปลี่ยนจาก

$$\frac{-V_S T}{2R_1 C_1} \quad \text{โวลต์}$$

ไปเป็น

$$\frac{-V_S T'}{2R_1 C_1} \quad \text{โวลต์}$$

ซึ่งส่งผลทำให้เกิดประจุบน C_2 มีค่า

$$\frac{-C_2 V_S T'}{2R_1 C_1} \quad \text{คูลอมบ์}$$

ในขณะเดียวกัน เนื่องจากผลของการประจุในรอบก่อนหน้าการเปลี่ยนแปลงคาบเวลา ทำให้ C_4 มีประจุอยู่

$$\frac{C_4 V_S T}{2R_1 C_1} \quad \text{คูลอมบ์ เท่าเดิม}$$

ครั้นเมื่อถึงเวลา t_2 ทำงาน ประจุจาก C_2 และ C_4 จะถูกทำให้เคลื่อนไปรวมกับประจุเดิมบน C_3 ทำให้เกิด V_o เปลี่ยนจาก

$$\frac{C_2 V_S T}{2C_1 C_3 R_1} \quad \text{โวลต์}$$


ไปเป็น $\frac{C_4 V_S T'}{2C_1 C_3 R_1} \quad \text{โวลต์}$

และต่อไป ถ้าเราทำการติดตามการเปลี่ยนแปลงของประจุบนตัวเก็บประจุต่าง ๆ ในวงจร ดังเช่นที่กระทำมาแล้วในตอนแรก จะพบว่าค่าศักย์ไฟฟ้าเอาต์พุต V_o นี้ จะคงค่าอยู่ที่ค่านี้ต่อไป ตราบเท่าที่สัญญาณอินพุตมีคาบเวลาเท่ากับ T' จะเห็นได้ว่าศักย์ไฟฟ้าเอาต์พุตของวงจรนี้ มีค่าแปรผันโดยตรงกับคาบเวลาของสัญญาณอินพุตดังที่ได้อธิบายมาแล้ว เพราะฉะนั้นวงจรนี้ จึงทำหน้าที่เป็น วงจรที่แปลงค่าคาบเวลาของสัญญาณอินพุตให้เป็นศักย์ไฟฟ้า ทำให้สามารถทราบค่าคาบเวลาได้ตามต้องการ โดยอัตราการแปลงค่าของวงจรนี้จะมีค่าเท่ากับ

$$\frac{C_2 V_S}{2R_1 C_1 C_3} \quad \text{โวลต์/วินาที}$$


4-3 การทดลองและผล

ได้ทำการต่อวงจรวัดคาบเวลาตามที่ได้ทำการวิจัย โดยใช้ IC และ ค่าอุปกรณ์ต่าง ๆ ดังในรูป 4.3 ผลการทดลองปรากฏตามรูป 4.4 ภาพถ่ายจากออสซิลอโคป ได้แสดงถึงรูปคลื่นที่จุดต่าง ๆ ในวงจร เมื่ออินพุทเท่ากับ 2 kHz และ 1 kHz มีดังแสดงในรูป 4.5 และ 4.6 ตามลำดับ




รูป 4.3 วงจร และอุปกรณ์ที่ใช้ในการทดลอง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูป 4.4 ผลการทดลองแสดงความสัมพันธ์ระหว่าง
ความถี่ คาบเวลา และเอาต์พุต

สิ่งที่ควรสังเกตจากรูป 4.5 และ 4.6 ก็คือ ความสูงของรูปคลื่นที่แต่ละความถี่แปรผันตามค่าของคาบเวลา เนื่องจากคลื่นในรูป 4.6 มีคาบเวลามากกว่าคาบเวลาของคลื่นในรูป 4.5 อยู่ 2 เท่า ดังนั้นความสูงของรูปคลื่นที่จุดต่าง ๆ รวมทั้งสัญญาณ DC ที่เอาต์พุตจึงมีค่าเป็น 2 เท่า ตรงตามหลักการในหัวข้อที่ 4-1 รูปแสดงลักษณะความสัมพันธ์ของรูปคลื่นที่น่าสนใจอีกภาพหนึ่ง มีดังแสดงในรูป 4.7




สัญญาณอินพุต

สัญญาณเอาต์พุต A_1

สัญญาณเอาต์พุต A_2

ระดับกราวด์

รูป 4.5 ผลการทดลองเมื่ออินพุตมีความถี่ 2 kHz



สัญญาณอินพุต


สัญญาณเอาต์พุต A_1

สัญญาณเอาต์พุต A_2

ระดับกราวด์

รูป 4.6 ผลการทดลองเมื่ออินพุตมีความถี่ 1 kHz

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูป 4.7 ความสัมพันธ์ของรูปคลื่นตามจุดที่น่าสนใจ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4-4 สรุปและวิจารณ์

งานวิจัยนี้ ได้เสนอเรื่องของวงจรวัดคาบเวลา ที่สร้างขึ้นโดยอาศัยเทคนิคการลุ่มค่าสัญญาณ ทำการแปลงคาบเวลาเป็นศักย์ไฟฟ้าโดยตรง วงจรนี้เป็นวงจรที่สามารถนำไปประยุกต์ใช้ในงานเครื่องมือวัดต่าง ๆ เช่น นอกจากจะใช้สำหรับวัดคาบเวลาโดยตรงแล้ว ยังสามารถนำไปประกอบร่วมกับวงจรดีเฟอเรนเชียลเอเตอร์ สร้างวงจรควอร์ตราเจอร์ เฟส ชิฟเตอร์ ซึ่งเป็นประโยชน์อย่างยิ่งในการสร้างเครื่องมือวัด หรืออุปกรณ์ที่สำคัญอื่น ๆ ได้ [23] วงจรนี้เหมาะสมต่อการใช้งานมากกว่าการนำเอาวงจรวัดความถี่หรือก็คือ วงจรแปลงความถี่เป็นศักย์ไฟฟ้า มาตัดแปลงเป็นวงจรวัดคาบเวลา โดยการนำเอาทั้งหมดจากวงจรวัดความถี่มาทำการอินเวิร์ท (invert) โดยตรง ซึ่งก็คือเป็นการกลับส่วนหรือหารสัญญาณนั่นเอง ซึ่งในส่วนของวงจรหารสัญญาณนั้น [24] จะต้องเพิ่มอุปกรณ์แอกทีฟคือ ออปแอมป์ขึ้นมากอีกหลายตัวนอกเหนือจากส่วนที่ใช้ในวงจรวัดความถี่เองแล้ว



รูป 4.8 วงจรวัดคาบเวลาในรูปแบบของวงจร SC โดยสมบูรณ์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

แล้ว ดังนั้นการสร้างวงจรวัดคาบเวลาโดยตรง จึงมีความสะดวกประหยัด วงจรไม่ซับซ้อน ให้ความถูกต้องแน่นอนมีประสิทธิภาพสูง ดังจะยืนยันได้จากผลการทดลอง และประการสุดท้ายสามารถตัดแปลงวงจรเพื่อสร้างให้อยู่ในรูปแบบของวงจร SC ได้ ดังแสดงในรูป 4.8

ตามรูป 4.8 ถ้าให้ f_c เป็นความถี่ของสัญญาณนาฬิกา ซึ่งมีค่าสูงกว่าความถี่ของอินพุตมาก และมี $\theta_0 = \theta_0$ เพราะฉะนั้นที่สถานะสมดุลย์ เอาท์พุทของวงจรจะมีค่า

$$V_o = \frac{C_2 C_0 f_c}{2 C_1 C_3} V_s \quad \text{โวลต์}$$



บทที่ 5 วงจรวัดเฟส

5-1 กล่าวนำ

การวัดความต่างเฟสของสัญญาณ ที่มีความถี่เดียวกัน นับว่าเป็นเรื่องหนึ่งที่ได้รับการค้นคว้าตัดแปลงต่อ ๆ กันมาเป็นระยะเวลาอันยาวนานแล้ว และยังมี การวิจัยเกี่ยวกับเรื่องนี้อย่างกว้างขวางอยู่ในปัจจุบัน [25-33] เพราะวงจรวัดเฟส หรือเฟสมิเตอร์นี้มีประโยชน์อย่างยิ่งทั้งในระบบควบคุม ระบบเครื่องมือวัด ระบบโทรคมนาคม และระบบอิเล็กทรอนิกส์ต่าง ๆ ตัวอย่างสำคัญที่เห็นอยู่ ก็ได้แก่ การใช้งานวงจรวัดความต่างเฟสในระบบ PLL (phase lock loop) [31] ใช้เป็นส่วนประกอบของการวัดเพาเวอร์แฟคเตอร์ (power factor) ของเครื่องใช้ไฟฟ้า หรือใช้เป็นส่วนประกอบของเครื่องวัดกำลังไฟ (power meter) และใช้ตรวจสอบความต่างเฟสของสัญญาณคลื่นพาห์ (carrier) ที่จะป้อนให้แก่สายอากาศอาร์เรย์ เพื่อที่จะควบคุมรูปแบบการกระจายคลื่นของสายอากาศ ให้เป็นไปตามต้องการ [35] ดังนี้ เป็นต้น

เทคนิคการสร้าง วงจรวัดความต่างเฟสเท่าที่เป็นมานั้น อาจสามารถแบ่งได้ 3 หลักการคือ

1 อาศัยการเปลี่ยนสัญญาณอินพุตให้เป็นคลื่นสี่เหลี่ยม (rectangular wave) โดยอาศัยวงจรรีโวลูชัน ครอสซิง ดีเทคเตอร์ แล้ววัดความต่างเฟสจากความห่างของขอบรูปคลื่นที่สร้างขึ้นมา [25-27]

2 อาศัยการเปลี่ยนสัญญาณให้เป็นคลื่นสี่เหลี่ยม เช่นเดียวกับหลักการแรก แต่กำหนดหาค่าความต่างเฟสจากความห่างของจุดกึ่งกลางของพัลส์ที่สร้างขึ้นมา [28, 30]

3 อาศัยวิธีการสุ่มค่าสัญญาณโดยใช้ไมโครโปรเซสเซอร์ [32, 33]


วิธีการที่มีความแม่นยำแน่นอนที่สุด คือ วิธีที่อาศัยหลักการที่ 3 แต่วิธีการนี้ วงจรจะมีความยุ่งยากมากที่สุดเช่นกัน ประกอบกับมีราคาแพงจึงไม่เป็นที่แพร่หลาย วิธีแรกเป็นวิธีการพื้นฐานที่ใช้กันอยู่ทั่วไป ใช้ได้ดีเมื่อสัญญาณอินพุตมีความเพี้ยนน้อย ๆ วิธีการที่ 2 นั้น เดิมทีเดวิดผู้เสนอหลักการนี้ได้ทักท้วงเอาไว้ว่า ความผิดพลาดเนื่องจากความเพี้ยนของสัญญาณนั้นสามารถตัดทิ้งได้ [28] แต่ต่อมา MAHMUD ได้พิสูจน์ให้ว่าข้อเสนอนั้นไม่เป็นจริง [30]

HAQUE [26] ได้ชี้ให้เห็นถึงความบกพร่องของ วงจรวัดความต่างเฟสที่สร้างขึ้นตามหลักการแรกเท่าที่มีมา และได้เสนอวงจรซึ่งได้ปรับปรุงขึ้นจากวิธีเดิมนั้น แต่อย่างไรก็ตามวงจรวัดความต่างเฟสของ HAQUE เป็นวงจร ที่มีผลตอบสนองช้าต่อการเปลี่ยนแปลงเฟสของสัญญาณอินพุตอย่างฉับพลัน เนื่องจากเป็นวงจรที่ใช้วงจรกรองความถี่ต่ำ (low pass filter) มาทำหน้าที่เฉลี่ยสัญญาณ ข้อจำกัดอีกประการหนึ่งของวงจรประเภทนี้ ก็คือ ระดับเอาต์พุตของวงจรจะมีการกระเพื่อม (ripple) สูง ถ้าการออกแบบวงจรกรองสัญญาณไม่ดีพอ

สำหรับในการวิจัยนี้ ได้ใช้เทคนิคการสุ่มค่าสัญญาณ ในการสร้างวงจรวัดความต่างเฟสของสัญญาณ 2 สัญญาณที่มีความถี่เดียวกัน โดยใช้วิธีการพื้นฐานตามหลักการข้อแรก แต่วงจรที่ได้นำเสนอนี้มีข้อดีเหนือกว่าวิธีการเดิมเท่าที่มีมา คือ มีการกระเพื่อมของระดับศักย์ไฟฟ้าเอาต์พุตต่ำ มีผลตอบสนองเร็วต่อการเปลี่ยนแปลงความต่างเฟสของสัญญาณอินพุต นอกจากนี้วงจรนี้ไม่ได้ใช้หลักการกระตุ้น IC 555 ดังเช่นวิธีการของ HAQUE จึงทำให้ไม่มีผลกระทบจากความคลาดเคลื่อน อันเนื่องมาจากความกว้างของทริกเกอร์พัลส์ (trigger pulse) ที่ใช้กระตุ้นการทำงานของ IC 555 และวงจรนี้ยังบอกสถานะการนำหรือตาม (lead-lag) ของสัญญาณอินพุตได้ด้วย

5-2 หลักการเบื้องต้น

วงจรวัดความต่างเฟส ที่ได้วิจัยนี้ใช้หลักการเปรียบเทียบความต่างเฟส ในแนวทางหลักการข้อแรกตั้งที่ได้กล่าวมาแล้ว คือวัดระยะระหว่างขอบหน้าของพัลส์ที่เกิดจากผ่านสัญญาณอินพุตเข้าไปวงจรซีโร ครอสซิง ดีเทคเตอร์ แต่คุณสมบัติที่เป็นแนวความคิดใหม่ ก็คือเราไม่ได้ทำการเปรียบเทียบพัลส์ที่ได้มานั้นโดยตรง ด้วยวิธีการทำเอ็กซ์คลูซีฟ-ออร์ (exclusive-or) ระหว่างพัลส์ เพราะวิธีการเช่นนั้น จะทำให้ข้อมูลเกี่ยวกับการนำหรือตามกันของสัญญาณสูญหายไป เพื่อรักษาข้อมูลนี้ เราได้ใช้สัญญาณที่เกิดจากวงจรซีโร ครอสซิง ดีเทคเตอร์ ไปควบคุมการทำงานของวงจร S&H ซึ่งเป็นผลทำให้ เราสามารถบอกได้ว่า สัญญาณอินพุตที่เข้ามานั้นมีการนำหรือตามกันด้วยความต่างเฟสเท่าใดระหว่างค่า 180° และ -180°



รูป 5.1 แผนผังเบื้องต้นของวงจรวัดความต่างเฟส

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รูป 5.1 แสดงแผนผังเบื้องต้นของวงจรวัดความต่างเฟส ที่ได้
วิจัยขึ้น โดยมีหลักการการทำงานที่สามารถอธิบายได้ดังต่อไปนี้

เมื่อสัญญาณอินพุต V_1 และ V_2 ที่มีความถี่เดียวกัน แต่มีเฟส
ต่างกัน ผ่านวงจรซีโร ครอสซิง ดีเทคเตอร์ สัญญาณทั้งสองจะถูกเปลี่ยนเป็น
สัญญาณ V_3 และ V_4 ตามลำดับ ซึ่งสัญญาณที่ได้ทั้งสองนี้เป็นสัญญาณรูปสี่เหลี่ยม
ดังแสดงในรูป 5.2 ตามรูป 5.2a และ 5.2b นั้น V_1 เกิดก่อน และ
เกิดหลัง V_2 เป็นระยะเวลาเท่ากับ t_0 ตามลำดับ สัญญาณ V_3 และ V_4
ได้ถูกนำมาใช้ควบคุมวงจรอินทิเกรเตอร์ I_1 และ I_2 ให้ทำการอินทิเกรตค่า
ศักย์ไฟฟ้าอ้างอิง $+V_r$ และ $-V_r$ ในช่วงเวลาที่ V_3 และ V_4 ตามลำดับ มี
ค่าเป็นบวก จากนั้นแล้วสัญญาณ V_3 และ V_4 จะทำการรีเซท (reset)
อินทิเกรเตอร์แต่ละวงจร ให้มีเอาต์พุตเป็นศูนย์ในช่วงเวลาต่อมา ถ้า V_1
และ V_2 มีคาบเวลาเท่ากับ T เมื่อสมมติว่าให้ $t=0$ อยู่ ณตำแหน่งเวลา
อ้างอิง ดังในรูป 5.2 แล้ว ในกรณีที่ V_1 นำ V_2 ตามรูป 5.2a เราจะ
กำหนดค่าเอาต์พุตของ I_1 และ I_2 คือ V_5 และ V_6 ตามลำดับ ได้ดังต่อไปนี้
นี้คือ

$$V_5 = K_1 \int_0^t V_r dt$$
$$= K_1 V_r t \quad ; \quad 0 < t < \frac{T}{2}$$

และ
$$= 0 \quad ; \quad \frac{T}{2} < t < T$$
 (5-2.1)

$$V_6 = K_2 \int_{t_0}^t -V_r dt$$


และ
$$= -K_2 V_r (t - t_0) \quad ; \quad t_0 < t < T + t_0$$
 (5-2.2)

$$= 0 \quad ; \quad T + t_0 < t < T + 2t_0$$

โดย K_1 และ K_2 ในสมการ (5-2.1) และ (5-2.2) คือค่าอัตราขยาย (gain) ของ I_1 และ I_2 ตามลำดับ

โดยการเลือกค่า $K_1 = K_2 = K$ เราจะพบว่าค่าเอาต์พุต V_7 ของวงจรบวกสัญญาณ (summing amplifier) ซึ่งเกิดจากผลรวมของ V_5 และ V_6 มีค่าคงที่ในช่วงเวลา $t_0 < t < T/2$ (ดูรูป 5.2a ประกอบ) กล่าวคือ

$$V_7 = KV_T t_0 ; \quad t_0 < t < \frac{T}{2} \quad (5-2.3)$$



รูป 5.2a เมื่อ V_1 นำ V_2

รูป 5.2b เมื่อ V_1 ตาม V_2

รูป 5.2 รูปคลื่นตามจุดต่างๆ ของวงจรตามรูป 5.1

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ตาม (5-2.3) จะเห็นได้ว่า V_T มีค่าแปรผันโดยตรงกับความต่างเฟสของสัญญาณ V_1 และ V_2 ด้วย ดังนั้นโดยการลุ่มค่าสัญญาณ V_T ในช่วงเวลาเช่นนี้ และทำการคงค่าหรือไฮลด์ระดับสัญญาณนี้ไว้ เราก็สามารถใช้เอาท์พุท V_O ของวงจร S&H นั้นเป็นมาตรบอกระดับความต่างเฟสของสัญญาณอินพุท V_1 และ V_2 ได้

ในการทำงานเดียวกัน เราสามารถอธิบายในกรณีที่ V_1 ตาม V_2 ได้ด้วยรูป 5.2b ซึ่งจะกำหนดค่าเอาท์พุทของ I_1 และ I_2 คือ V_S และ V_O ตามลำดับ ได้ดังนี้

$$\begin{aligned}
 V_S &= K_1 \int_{t_0}^t V_R dt \\
 &= K_1 V_R (t - t_0) \quad ; \quad t_0 < t < \frac{T+t_0}{2}
 \end{aligned}
 \tag{5-2.4}$$

และ

$$= 0 \quad ; \quad \frac{T+t_0}{2} < t < T+t_0$$

$$\begin{aligned}
 V_O &= K_2 \int_0^t -V_R dt \\
 &= -K_2 V_R t \quad ; \quad 0 < t < \frac{T}{2}
 \end{aligned}
 \tag{5-2.5}$$

$$= 0 \quad ; \quad \frac{T}{2} < t < T$$

ให้ $K_1 = K_2 = K$ แล้ว

$$V_T = V_S + V_O = -KV_R t_0 \quad ; \quad t_0 < t < \frac{T}{2}
 \tag{5-2.6}$$

เมื่อใช้วงจร S&H ทำการคงค่า V_T ไว้ในลักษณะเช่นเดียวกับกรณี V_1 นำ V_2 ก็จะได้เอาท์พุท V_O จากวงจร S&H เป็นมาตรบอกความต่างเฟสของ V_1 และ V_2 ได้เช่นเดียวกัน

จะเห็นได้ว่า ถ้าเราทำการสุ่มสัญญาณค่า V_1 ทุก ๆ ช่วงเวลาที่ V_0 และ V_2 มีค่าเป็นบวกทั้งคู่ และทำการคงค่าสัญญาณนี้ไว้ เราจะได้ เอาท์พุท V_0 มีค่าแปรผันตามความต่างเฟสของ V_1 กับ V_2 โดยมีโพลาริตี (polarity) บวกหรือลบของเอาท์พุทเป็นเครื่องแสดงให้ทราบถึงสถานะการ นำหรือตามของสัญญาณอินพุท กล่าวคือ ถ้าโพลาริตีมีค่าเป็นบวก แสดงว่า V_1 มีเฟสนำ V_2 แต่ถ้าโพลาริตีเป็นลบ ก็คือ V_1 มีเฟสตาม V_2

แต่อย่างไรก็ตาม เนื่องจากค่าความต่างเฟส θ ของสัญญาณ V_1 และ V_2 นั้นมีค่าสัมพันธ์กับเวลา t_0 และ T ดังต่อไปนี้

$$\frac{\theta}{2\pi} = \frac{t_0}{T} \quad (5-2.7)$$

โดยอาศัยสมการ (5-2.3) และ (5-2.6) จะได้ว่า

$$V_0 = V_1 \Big|_{t_0 < t < \frac{T}{2}} = \pm \left(\frac{K V_r T \theta}{2\pi} \right) \quad (5-2.8)$$

สมการ (5-2.8) บอกให้เราทราบว่า ถ้าเราจะใช้ระดับของ V_0 เป็นมาตรฐานแสดงถึงค่าความต่างเฟสของสัญญาณอินพุททั้งสองนั้น เราต้องทราบค่าเวลา T ก่อนด้วย ซึ่งคาบเวลานี้จะเปลี่ยนไปตามความถี่ของสัญญาณ ที่ใช้งาน จึงก่อให้เกิดปัญหาในการกำหนดมาตรฐาน (scale) ที่แน่นอนให้แก่ V_0 เพื่อแก้ปัญหานี้ เราได้ใช้วงจรวัดคาบเวลาในบทที่ 4 และวงจรหารสัญญาณ มาช่วย ทั้งนี้เพราะว่า เอาท์พุทของวงจรวัดคาบเวลาจะเป็นศักย์ไฟฟ้าที่แปรผันโดยตรงกับค่าคาบเวลาของสัญญาณอินพุท [5] กล่าวคือ

$$V_0 = K_0 T \quad (5-2.9)$$

เมื่อ V_0 คือ ศักย์ไฟฟ้าเอาท์พุทของวงจรวัดคาบเวลา และ K_0 คือ ค่าคงที่สำหรับการแปรผัน (proportional constant) ของวงจร

วัดคาบเวลานั้น ดังนั้นเมื่อเรานำ V_o ไปหาร V_o โดยวงจรหารสัญญาณที่มีอัตราขยายเท่ากับ K_d แล้วเราจะได้ออกท์พุท V_{1o} ดังต่อไปนี้


$$\begin{aligned} V_{1o} &= K_d \left(\frac{V_o}{V_o} \right) \\ &= \pm \frac{(K K_d V_r \theta)}{2\pi K_s} \end{aligned}$$

$$V_{1o} = K' \theta \quad (5-2.10)$$

โดยที่

$$K' = \frac{K K_d V_r}{2\pi K_s}$$

นั่นคือเราจะได้ออกท์พุท V_{1o} ที่แปรผันโดยตรงกับค่าความต่างเฟส θ และเป็นอิสระไม่ขึ้นกับค่า T . ตามต้องการ ซึ่งตามหลักการดังกล่าวมานี้ เราสามารถใช้ V_{1o} บอกให้ทราบถึงค่าความต่างเฟส θ ได้เมื่อ $-180^\circ < \theta < 180^\circ$



รูป 5.3 วงจรวัดเฟสที่สร้างจากแผนผังรูป 5.1

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

5-3 การสร้างวงจร

ได้อาศัยแผนผังรูป 5.1 สร้างเป็นวงจรได้ดังรูป 5.3 ซึ่งจะอธิบายการทำงานของวงจรได้ดังต่อไปนี้ A_1 และ A_2 ทำหน้าที่เป็นวงจรซีโร ครอสซิง ดีเทคเตอร์ สร้างสัญญาณ σ_1 และ σ_2 ตามลำดับ เพื่อใช้ในการควบคุมการทำงานของสวิตช์ต่าง ๆ ในวงจร วงจรที่ประกอบอยู่ในกรอบย่อย I เป็นส่วนของวงจรอินทิเกรเตอร์ I_1 ทำหน้าที่อินทิเกรตสัญญาณ $+V_r$ ในช่วงจังหวะเวลาที่ V_3 เป็นบวก และได้เอาท์พุท V_5 ดังในรูป 5.2a โดย V_5 มีค่าดังต่อไปนี้

$$\begin{aligned} V_5 &= -K \int^t V_r dt \\ &= -KV_r t \end{aligned}$$

K เป็นค่าอัตราขยายของวงจรอินทิเกรเตอร์ I_1

และในเวลาต่อมาเมื่อ V_3 เป็นลบ สัญญาณนี้จะควบคุมสวิตช์ไปทำการรีเซ็ตให้เอาท์พุทของวงจรอินทิเกรเตอร์เป็นศูนย์

ในการทำงานเดียวกัน ในส่วนของ II ก็คือวงจรอินทิเกรเตอร์ I_2 ทำการอินทิเกรตสัญญาณ $-V_r$ ในช่วงเวลาที่ V_4 เป็นบวก ได้เอาท์พุท V_6 ดังรูป 5.2a ซึ่ง V_6 นี้จะมีค่า

$$\begin{aligned} V_6 &= -K \int_{t_0}^t -V_r dt \\ &= +KV_r(t-t_0) \end{aligned}$$

K เป็นค่าอัตราขยายของวงจรอินทิเกรเตอร์ I_2

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

และเมื่อ V_4 เป็นลบ สัญญาณนี้จะไปรีเซตวงจรมินติเกรเตอร์ ทำให้เอาต์พุต V_6 มีค่าเป็นศูนย์

เมื่อ V_5 และ V_6 ผ่านเข้าไปในวงจรวกสัญญาณ ซึ่งก็คือส่วนของ วงจรในกรอบ III จะได้เอาต์พุต V_7 ในรูป 5.2a ดังนี้

$$V_7 = -V_5 - V_6$$

$$= -KV_R t_0$$

ที่กล่าวมาแล้วนั้น เป็นกรณีที่ V_1 นำ V_2 แต่ถ้าเป็นกรณีที่ V_1 ตาม V_2 ในรูป 5.2b วงจรก็จะทำงานเช่นเดียวกับกรณี V_1 นำ V_2 เพียง แต่ต้องอินทิเกรตในช่วงเวลาที่ถูกต้อง นั่นคือ

$$V_5 = -K \int_{t_0}^t V_R dt$$

$$= -KV_R(t-t_0)$$

$$V_6 = -K \int -V_R dt$$

$$= KV_R t$$

แล้ว

$$V_7 = -V_5 - V_6$$

$$= -KV_R t_0$$

ในกรอบที่ IV ทำหน้าที่เป็นวงจรถอดรหัส S&H โดยมีตัวเก็บประจุเป็นตัวทำการคงค่าสัญญาณไว้ในช่วงเวลาที่ V_3 และ V_4 เป็นบวกทั้งคู่ ซึ่งทำให้เอาต์พุตจากแอนด์-เกต (AND gate) ความคุมสวิทช์ให้ปิดวงจรถอดรหัส จึงสามารถคงค่าสัญญาณไว้ได้

ในกรอบที่ V เป็นส่วนของวงจรวัดคาบเวลา ซึ่งสร้างโดยอาศัยหลักการในบทที่ 4 จึงขอไม่กล่าวถึงรายละเอียดในส่วนนี้ แต่จะข้ามไปในกรอบที่ VI ซึ่งทำหน้าที่เป็นวงจรหารสัญญาณ โดยใช้ออปแอมป์ A_6 ทำงานร่วมกับวงจรมัลติพลายเออร์ (multiplier) หรือ วงจรคูณสัญญาณ ซึ่งเมื่อพิจารณาจากรูป 5.3 จะได้ว่า

$$V_{10} V_9 = V_X (V_8 = \frac{V_X R_5}{R_5 + R_6})$$


$$V_{10} V_9 = V_8 \frac{R_5 + R_6}{R_5}$$

$$V_{10} = K_0 \frac{V_8}{V_9} ; K_0 = \frac{R_5 + R_6}{R_5}$$

นั่นคือส่วนของวงจรมัลติพลายเออร์ จะทำหน้าที่เป็นวงจรหารสัญญาณ ทำให้เอาต์พุตของวงจรวัดเฟสคือ V_{10} เป็นศักย์ไฟฟ้าที่มีค่าแปรผันโดยตรงกับความต่างเฟส ดังสมการ (5-2.10)


แต่อย่างไรก็ดีแม้ว่าวงจรในรูป 5.3 ที่สร้างขึ้นตามแผนผัง 5.1 จะสามารถทำหน้าที่ เป็นวงจรวัดเฟสได้โดยสมบูรณ์แล้วก็ตาม ก็ยังได้พิจารณาเห็นว่า สามารถที่จะปรับปรุงวงจรต่อไปได้อีก กล่าวคือ ในส่วนของกรอบ I และ II ซึ่งทำหน้าที่เป็นวงจรอินทิเกรเตอร์ I_1 และ I_2 ตามลำดับ รวมกับส่วนของวงจรในกรอบ III ซึ่งทำหน้าที่เป็นวงจรบวกสัญญาณ ทั้งสามส่วนดังกล่าวนี้ สามารถลดรูปให้กะทัดรัดแต่ทำงานได้ดีเช่นเดิม โดยทั้งสามวงจรมัลติพลายเออร์นี้จะอยู่ในลักษณะดังแสดงในรูป 5.4

จะเห็นว่าออปแอมป์ A ทำหน้าที่ 3 หน้าที่เมื่อเทียบกับแผนผังรูป 5.2 หรือวงจรในรูป 5.3 คือทำหน้าที่แทนวงจรอินทิเกรเตอร์ I_1 และ I_2 และยังเป็นวงจรบวกสัญญาณไปในตัวอีกด้วย



รูป 5.4 วงจรวัดเฟสที่ปรับปรุงจากวงจรในรูป 5.3

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูป 5.5 วงจรที่ใช้ในการทดลอง

5-4 การทดลองและผล


ได้อาศัยหลักการตามที่ได้อธิบายมาแล้ว มาสร้างเป็นวงจรเพื่อ
การทดลอง โดยใช้ค่าอุปกรณ์ค่าต่าง ๆ ดังแสดงในรูป 5.5

รูป 5.6 เป็นผลการทดลองที่แสดงรูปคลื่นที่จุดต่าง ๆ ที่สำคัญ
ของวงจร และรูป 5.7 ได้แสดงผลความสัมพันธ์ระหว่างความถี่ และ
แรงดันเอาต์พุทของวงจร โดยคุณสมบัติเชิงความถี่ (frequency response)
ของผลตอบสนอง มีดังแสดงในรูป 5.8

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูป 5.6 รูปคลื่นตามจุดต่างๆของวงจรรูป 5.5




รูป 5.7 ความสัมพันธ์ระหว่างความต่างเฟสและแรงดันเอาต์พุต

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูป 5.8 คุณสมบัติเชิงความถี่ของวงจรที่ทดลอง

รูป 5.9 เป็นภาพถ่ายแสดงให้เห็นถึง ความแตกต่างของการ กระเพื่อมในเอาต์พุทของวงจรวัดเฟสชนิดใหม่ เมื่อเทียบกับเอาต์พุทจากวงจร ของ HAQUE [26] เมื่ออินพุทมีความถี่ 1500 Hz และมีความต่างเฟส 90°




รูป 5.9 ผลการเปรียบเทียบการกระเพื่อมของเอาต์พุทของวิธีใหม่และวิธีเก่า

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

5-5 สรุปและวิจารณ์

งานวิจัยนี้ได้เสนอหลักการสร้างวงจรวัดเฟสชนิดใหม่ โดยอาศัยหลักการสุ่มค่าสัญญาณ วงจรนี้นอกจากจะสามารถบอกค่าความต่างเฟสของสัญญาณแล้ว ยังบอกสถานะการนำหรือตามของสัญญาณได้ระหว่าง $+180^\circ$ และ -180° วงจรที่สร้างตามหลักการนี้มีข้อดีคือเป็นวงจรที่ให้ระดับการกระเพื่อมในเอาต์พุตที่ต่ำ (ตามทฤษฎีมีค่าเท่ากับศูนย์) มีผลตอบสนองเร็วต่อการเปลี่ยนแปลงอย่างฉับพลันของความต่างเฟสของสัญญาณอินพุต เพราะไม่ได้ใช้วิธีการเฉลี่ยสัญญาณด้วยวงจรกรองความถี่ต่ำดังเช่นวิธีการตามเอกสาร [26] และวงจรมีส่วนประกอบค่อนข้างง่าย ไม่ต้องใช้ไมโครโพรเซสเซอร์ มาช่วยควบคุมดังเช่นวิธีการบางวิธี [32, 33] จากผลการทดลองแสดงให้เห็นว่าวงจรที่ใช้ในการทดลอง ทำงานได้ถูกต้องแม่นยำในการใช้งาน ในย่านความถี่เสียง ซึ่ง IC ที่ใช้สามารถทำงานได้อย่างมีประสิทธิภาพ การนำวงจรไปใช้งานในย่านความถี่สูงอาจสามารถทำได้ โดยใช้ IC และส่วนประกอบวงจรอื่น ๆ ที่ใช้งานในย่านความถี่สูงมาแทน และในกรณีที่สัญญาณอินพุตมีความผิดเพี้ยน ย่อมก่อให้เกิดความคลาดเคลื่อนต่อผลการวัดได้ ตามที่มีการเสนอไว้ในเอกสาร [30] แต่เราอาจใช้วงจรกรองแถบความถี่ (band pass filter) มาช่วยแก้ไขตามวิธีการของ HAQUE [26] ได้ นอกจากนี้แล้วยังสามารถตัดแปลงวงจรวัดเฟสนี้ โดยสร้างเป็นวงจร SC ได้ดังรูป 5.10



รูป 5.10 วงจรวัดเฟสในรูปแบบของวงจรวจร SC โดยสมบูรณ์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 6
สรุปและวิจารณ์

วิทยานิพนธ์ฉบับนี้ ได้กล่าวถึงการวิจัยเกี่ยวกับ การนำหลักการ
สุมค่าสัญญาณ มาประยุกต์ใช้ในการสร้างเครื่องมือวัดทางอิเล็กทรอนิกส์ 3
วงจร คือ วงจรวัดความถี่ วงจรวัดคาบเวลา และวงจรวัดความต่างเฟส
ของสัญญาณ วิทยานิพนธ์นี้จัดทำขึ้น โดยแบ่งเนื้อหาออกเป็นบทที่สำคัญ 6 บท
เริ่มด้วยการใช้ บทที่ 1 ในการกล่าวถึงความน่าสนใจของ วิธีการสุมค่า
สัญญาณ จนเป็นเหตุจูงใจให้เกิดทำการค้นคว้าวิจัยประยุกต์ ใช้วิธีการนี้มา
สร้างเครื่องมือวัดต่าง ๆ ที่ได้นำเสนอในวิทยานิพนธ์นี้ หลังจากนั้นในบทที่ 2
จึงได้กล่าวถึงหลักการ อุปกรณ์ และวงจรเบื้องต้น ที่เกี่ยวข้องกับวิธีการสุมค่า
สัญญาณ แม้ว่าวงจรบางวงจร จะไม่ได้ถูกนำมาใช้งานในงานวิจัยที่เสนอ
ในวิทยานิพนธ์ฉบับนี้ก็ตาม แต่ก็มีควมน่าสนใจ และสามารถนำไปใช้ในการ
ปรับปรุงวงจรให้มีความถูกต้องแม่นยำ และมีความละเอียดยิ่งขึ้นได้ ดังนั้นมัน
จึงได้ถูกนำมาเสนอร่วมอยู่เป็นส่วนหนึ่งของวิทยานิพนธ์ฉบับนี้ เพื่อที่จะได้เป็น
ข้อมูลให้ผู้ที่สนใจ สามารถนำไปประยุกต์ใช้ปรับปรุงผลงานที่เกี่ยวข้องต่อไป

บทที่ 3 ถึงบทที่ 5 เป็นตัวเนื้อหาที่สำคัญของวิทยานิพนธ์ฉบับนี้
เพราะได้กล่าวถึง การวิจัยสร้างวงจรและผลการทดลองเกี่ยวกับ เครื่องมือวัด
ชนิดใหม่ 3 วงจร ด้วยกันคือ บทที่ 3 จะเป็นเรื่องของ เครื่องมือวัดความถี่
บทที่ 4 เป็นเรื่องของ เครื่องมือวัดคาบเวลา และ บทที่ 5 เป็นเรื่องของ
เครื่องมือวัดเฟส

วงจรวัดความถี่ในบทที่ 3 นั้นได้หลักการเลือกใช้เทคนิคปั๊มชาร์จ
(charge pumping) ที่นิยมใช้กันอยู่ [ภาคผนวก 3] ทั้งนี้เพราะ
วิธีการดังกล่าวนี้ จะให้ศักย์ไฟฟ้าเอาต์พุตที่มีการกระเพื่อมของเอาต์พุตอยู่
ตลอดเวลา หลักการและวงจรที่นำเสนอในบทนี้ อาศัยหลักการสุมค่าสัญญาณ
และการรักษา (hold) ค่าสัญญาณไว้ชั่วขณะ จึงทำให้ได้ระดับของเอาต์พุตที่
คงที่ แต่แปรผันตามค่าความถี่ของสัญญาณอินพุต ในทางปฏิบัติจะมีการกระเพื่อม
ของเอาต์พุตอยู่บ้างแต่น้อยมาก การกระเพื่อมที่เกิดขึ้นเป็นเพราะความ

ไม่เป็นไปตามอุดมคติของอุปกรณ์ที่ใช้ในวงจร แต่อย่างไรก็ดี ผลการทดลอง นั้นถือได้ว่าเป็นไปตามทฤษฎีเป็นอย่างดี ผลการวิจัยนี้ได้รับการตีพิมพ์ใน ระดับนานาชาติ [7] สิ่งที่น่าทึ่งมากกล่าวในที่นี้ก็คือ วงจรนี้จะทำงาน ได้ดียิ่งขึ้น ถ้าเรานำเอาวงจรรอเวลาของสวิทช์ที่มีความต้านทานในขณะนำกระแส ต่ำ ซึ่งสร้างขึ้นตามที่ได้นำเสนอไว้ในบทที่ 2 มาแทน MOS สวิทช์ เราก็อาจ สามารถที่จะลดระดับการกระเพื่อมของเอาต์พุตลงได้อีก แต่อย่างไรก็ดี วงจรจะมีความยุ่งยากขึ้นอีกมาก ดังนั้นในวิทยานิพนธ์ฉบับนี้ จึงได้นำเสนอ เป็นแนวทางไว้เพียงเท่านี้

ในบทที่ 4 เป็นการนำเสนอวงจรวัดคาบเวลาและหลักการสร้าง โดยอาศัยเทคนิคการสุ่มค่าสัญญาณ วงจรวัดคาบเวลานี้ เป็นวงจรที่ทำหน้าที่ แปลงค่าคาบเวลาของสัญญาณอินพุต ให้เป็นศักย์ไฟฟ้าที่เอาต์พุต วงจรนี้เป็น วงจรที่สามารถนำไปประยุกต์ใช้ประโยชน์ในวงกว้าง นอกเหนือจากการเป็น วงจรวัดคาบเวลาโดยตรงแล้ว เมื่อได้ทำการทดลองต่อวงจรตามที่วิจัยขึ้น ได้ผลการทดลองเป็นที่น่าพอใจ ตามหัวข้อ 4-3 ซึ่งเป็นส่วนยืนยันถึง ประสิทธิภาพของวงจรได้เป็นอย่างดี คือวงจรสามารถทำงานโดยมีค่าเอาต์พุต แปรผันโดยตรงกับค่าคาบเวลาของสัญญาณอินพุตในย่านความถี่ที่กว้าง โดยมี การกระเพื่อมของ สัญญาณเอาต์พุตอยู่เพียงเล็กน้อย ตรงจุดที่สัญญาณนาฬิกา ทำงานเท่านั้น

ในบทที่ 5 ได้นำเสนอเรื่องเกี่ยวกับ วงจรวัดความต่างเฟสของ สัญญาณ 2 สัญญาณที่มีความถี่เดียวกัน วงจรทำงานด้วยหลักการสุ่มค่าสัญญาณ และโดยการเปลี่ยนสัญญาณอินพุตให้เป็นคลื่นสี่เหลี่ยม โดยการใช่วงจรซีโร ครอสซิง ดีเทคเตอร์ แล้ววัดความต่างเฟสจากความห่างของขอบรูปคลื่น ที่สร้างขึ้นมาได้นั้น ทั้งนี้ทำได้ โดยการสุ่มค่าสัญญาณที่เกิดจากผลรวมของ ศักย์ไฟฟ้าเอาต์พุต จากวงจรอินทิเกรเตอร์สองวงจรในช่วงเวลาที่เหมาะสม จะทำให้สามารถกำหนดค่าความต่างเฟสได้ วงจรที่ถูกคิดค้นขึ้นมานี้ยังสามารถ ระบุสถานภาพการนำ (lead) หรือตาม (lag) ของอินพุตได้ เนื่องจากเรา ได้ใช้สัญญาณจากวงจรซีโร ครอสซิง ดีเทคเตอร์ ดังกล่าว เป็นตัวควบคุมการ ทำงานของวงจร S&H จึงทำให้สามารถรักษาข้อมูลการนำหรือตามเอาไว้ได้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เมื่อได้ทดสอบการทำงานของวงจร ได้ผลการทดลองที่สนับสนุนว่า วงจรสามารถทำงานได้ดีตามทฤษฎี กล่าวคือศักย์ไฟฟ้าเอาต์พุตมีค่าแปรผันโดยตรงกับ ความต่างเฟสของสัญญาณอินพุต 2 สัญญาณนั้น ๆ และยัง สามารถระบุสถานะการนำหรือตามได้จากเครื่องหมายของศักย์ไฟฟ้าที่เอาต์พุต นอกจากนี้แล้ว เมื่อเปรียบเทียบการกระเพื่อมของเอาต์พุต กับวงจรวัดเฟสที่ได้รับการพัฒนาในระยะหลัง ๆ นี้ คือ วงจรของ HAQUE [26] ก็ปรากฏว่า วงจรวัดเฟสที่วิจัยได้นี้ มีข้อได้เปรียบคือ มีการกระเพื่อมน้อยมากอย่างเห็นได้ชัดเจน โดยไม่ได้อาศัยวิธีเฉลี่ยสัญญาณด้วยวงจรกรองความถี่ต่ำ (low pass filter) ดังเช่นวิธีการของ HAQUE จึงส่งผลทำให้วงจรมีผลตอบสนองที่รวดเร็วต่อการเปลี่ยนแปลงอย่างฉับพลันของความต่างเฟสของสัญญาณอินพุต

นอกเหนือจากจุดเด่นเฉพาะตัวของแต่ละวงจรที่มีอยู่แล้ว ทุก ๆ วงจรที่วิจัยได้นั้น ยังมีข้อดีอีกประการหนึ่ง คือเราสามารถสร้างให้วงจรอยู่ในรูปแบบของวงจร SC โดยสมบูรณ์ได้ จึงย่อมเป็นผลทำให้สามารถสร้างวงจรต่าง ๆ เหล่านั้น ให้พัฒนาขึ้นสู่ระดับเป็นวงจรรวมได้โดยง่าย

เอกสารอ้างอิง

- 1 ALAN B. GEEBENE: 'Analog integrated circuits', IEEE press, 1978
- 2 HUSSEIN BAHER: 'Microelectronic switched capacitor filters', IEEE circuit & device, 7, Jan 1991, pp.33-36
- 3 D. HAIGH and J. EVERARD: 'GaAs technology and its impact on circuit and systems', Peter Peregrins, 1989
- 4 วิวัฒน์ กิรานนท์ และคณะ: 'วงจรแปลงความถี่เป็นศักย์ไฟฟ้าแบบใหม่', การประชุมวิชาการวิศวกรรมไฟฟ้า ครั้งที่ 13, หน้า 12-20, พฤศจิกายน 2533
- 5 วิวัฒน์ กิรานนท์ และคณะ: 'วงจรเปลี่ยนคาบเวลาเป็นโวลเตจ', การประชุมวิชาการวิศวกรรมไฟฟ้า ครั้งที่ 12, หน้า 604 - 611, พฤศจิกายน 2532
- 6 วิวัฒน์ กิรานนท์ และคณะ: 'วงจรวัดความต่างเฟสที่ใช้อินทิเกรเตอร์', การประชุมวิชาการวิศวกรรมไฟฟ้า ครั้งที่ 13, หน้า 195 - 204, พฤศจิกายน 2533
- 7 W.KIRANON et al.: 'Simple frequency/voltage convertor with low output ripple', Electron. Lett., 1991, 27, pp.205-206
- 8 LLOYD R. FORTNEY: 'Principle of Electronics : analog and digital', Harcourt Brace Jovanovich, Inc., 1987
- 9 KENNETH R. STAFFORD et al.: ' A complete monolithic sample/hold amplifier', IEEE Journal of Solid-State Circuits, SC-9, 6, 1974, pp.381-387
- 10 J.L. HUERTAS et al.: ' New analogue switch circuit having very low forward resistance ', Electron.lett., 20-12, 1984, pp.488-489

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

- 11 DOEBLIN, E.O.: ' Measurement systems ', McGraw-Hill, 1983, 3rd Edn., pp.765-767
- 12 HOROWITZ, P.H. & HILL, W.: 'The art of electronics', Cambridge University press, 1980, p.413
- 13 ROSENTHAL, L.A.: 'Improved frequency meter circuit', IEEE Trans., Instrument & Measurement, 1977, p.421
- 14 REYNOLDS, J.S.: 'Frequency/voltage convertor with low output ripple', Electron.lett., 1986, 5, pp.783-784
- 15 วิวัฒน์ กิรานนท์ และ ปราโมทย์ วาดเขียน: 'เครื่องวัดความถี่ซึ่งมีการกระเพื่อมของเอาต์พุตต่ำ', การประชุมวิชาการวิศวกรรมไฟฟ้า ครั้งที่ 10, หน้า 1-56 ถึง 1-62, พฤศจิกายน 2530
- 16 ปราโมทย์ วาดเขียน: 'การประยุกต์ใช้งาน OTA', วิทยานิพนธ์สำหรับปริญญาวิศวกรรมศาสตรมหาบัณฑิต สาขาวิศวกรรมไฟฟ้า คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้า ปีการศึกษา 2531
- 17 VAN VALKENBURG, M.E.: 'Analog filter design', Holt-Saunders, 1982, chapt.17
- 18 GREBENE, A.B.: ' The Monolithic phase locked loop : a versatile building block ', END Mag., 1972, pp.26-33
- 19 CHAMBERS, R.G.: ' Unity gain frequency independent phase-shifter ', Electron.lett., pp.151-152, 1984
- 20 STREMLER, F.G.: ' Introduction to communication systems ', Addison-Wesley, 1977, chapt.5
- 21 HAYKIN, S.: 'Communication systems', 2nd Ed., John Wiley & Sons, 1983
- 22 LATHI,B.P.: 'Modern digital and analog communication system', Rinehart and Winston Inc., 1989

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

- 23 วิวัฒน์ กิรานนท์ และคณะ : ' วงจรเลื่อนเฟส 90° ชนิดไม่ขึ้นกับความถี่ ', การประชุมวิชาการวิศวกรรมไฟฟ้า ครั้งที่ 12, หน้า 612 - 621 , พฤศจิกายน 2532
- 24 วิวัฒน์ กิรานนท์ และคณะ : ' วงจรหารสัญญาณนอกแบบใหม่ ', การประชุมวิชาการวิศวกรรมไฟฟ้า ครั้งที่ 13, หน้า 167 - 175, พฤศจิกายน 2533
- 25 K.M. IBRAHIM & M.A.H ABDUL-KASIM : ' Novel phase measurement method ', IJE, 1984, 56, pp.217-221
- 26 S.E. HAQUE et al.: 'Simple phase meter with lead/lag indication', IJE, 59, pp.517-524
- 27 M.F.WAGDY & M.S.P.LUCAS: 'A phase-measurement offset compensation technique suitable for automation', IEEE Trans. Instrum. Meas., 1987, 3, pp.721-723
- 28 K.M. IBRAHIM & M.A.H ABDUL-KASIM: 'A novel digital phase meter', ibid, 1987, 3, pp.711-716
- 29 M.F. WAGDY & M.S.P. LUCAS : ' Error in sampled data phase measurement', ibid, 1985, 4, pp.507-509
- 30 S.M. MAHMUD : ' Error analysis of digital phase measurement of distorted waves ', ibid, 1989, 1 pp.1-9
- 31 F.E. COFFIELD : 'A high performance digital phase comparator ', ibid, 1987, 3, pp.717-720
- 32 S.M. MAHMUD et al. : ' A microprocessor-based dual slope phase meter ', ibid, 1988, 3, pp.374-378
- 33 S.M. MAHMUD: ' High precision phase measurement using reduced sine and cosine tables ', ibid, 1990, 1, pp.61-65

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

- 34 J.G. GRAEME et al.: 'Operational amplifier design and application', McGraw-Hill, 1971, pp.279-280
- 35 C.A. BALANIS : 'Antenna theory analysis and design', Harper & Row Publishers, 1982
- 36 VANLANDINGHAM HUGH F. : ' Introduction to digital control systems ', Macmillan Publishing Company, 1985
- 37 ALBERT PAUL MALVINO : ' Electronic principles ', McGraw-Hill, 1989
- 38 PHILLIP E. ALLEN: 'Switched capacitor circuits', Van Nostrand Reinhold Company Inc., 1984, pp.451-464



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ภาคผนวก 1

สมการดิฟเฟอเรนซ์

สมการดิฟเฟอเรนซ์ (difference equation) หรือที่เรียกอีกอย่างหนึ่งว่ารีเคอร์เรนซ์ ฟอรัลมูลาร์ (recurrence formular) [36] ในส่วนที่เกี่ยวข้องกับการวิเคราะห์ระบบในบทที่ 3 เป็นสมการดิฟเฟอเรนซ์ที่อยู่ในลักษณะเป็นฟังก์ชัน LTI (linear time invariance) ซึ่งสามารถจัดสมการให้อยู่ในรูป

$$Y(k) = \sum_{j=1}^N c_j Y(k-j) + f(k) ; k = 0, 1, 2, \dots \quad (1)$$

โดยที่เทอมต่าง ๆ ของ $f(k)$ ไม่ได้อยู่ในรูปเดียวกับ $y(k)$ และสัมประสิทธิ์ c_j ไม่ได้ขึ้นกับค่าของ k

วิธีการหนึ่งซึ่งช่วยให้การแก้สมการทำได้โดยสะดวก คือการใช้ตัวดำเนินการเลื่อน ที่เรียกว่า ชิฟต์โอเปอเรเตอร์ E (shift operator E) ซึ่งมี

$$E [Y(k)] = Y(k+1) \quad (2)$$

และเราสามารถดำเนินการตั้งสมการ (2) ซ้ำแล้วซ้ำอีกได้ นั่นคือ

$$E^2 [Y(k)] = E [EY(k)] = Y(k+2) \quad (3)$$

เป็นต้น

จากสมการ (1) จะได้ว่า

$$Y(k) - \sum_{j=-1}^{-N} c_j Y(k+j) = f(k)$$

เมื่อเปลี่ยนรูปสัมประสิทธิ์ c_j ใหม่ จะได้

$$Y(k) + \sum_{j=1}^N a_j Y(k+j) = f(k) \quad (4)$$

โดยการใช้พีทไอโอเปอเรเตอร์กับสมการ (4) ทำให้สมการอยู่ในรูปดังนี้

$$[a_N E^N + a_{N-1} E^{N-1} + \dots + a_1 E + a_0] Y(k) = f(k) \quad (5)$$

เพราะเทอมทางซ้ายของสมการ (5) อยู่ในรูปโพลิโนเมียล (polynomial) ของ E ทำให้สามารถเขียนสมการดังกล่าวอยู่ในรูปที่ง่ายขึ้น คือ

$$A(E) Y(k) = f(k) \quad (6)$$

ในการแก้สมการดิฟเฟอเรนซ์ เราสามารถทำได้โดยนัยลักษณะเดียวกับการแก้สมการดิฟเฟอเรนเชียลในระบบสัญญาณอนาลอก นั่นคือคำตอบ (solution) ของสมการประกอบด้วย 2 ส่วน คือ

$$Y(k) = Y_H(k) + Y_P(k) \quad (7)$$

โดย $y_H(k)$ เป็นคำตอบของสมการเอกพันธ์ (homogeneous equation) ซึ่งก็คือสมการ (6) ที่มี $f(k)$ เป็นศูนย์ ดังนั้นคำตอบของสมการจะได้จากสมการคานรคเทอริสติก (characteristic) ดังต่อไปนี้

$$A(Z) = 0 \quad (8)$$

คำตอบอีกส่วนหนึ่งคือ $y_P(k)$ เป็นคำตอบเฉพาะ (particular solution) คือเป็นคำตอบของสมการ (6) ต่อไปจะได้กล่าวถึงวิธีการแก้สมการเอกพันธ์ และสมการเฉพาะ เพื่อหาคำตอบของสมการดิฟเฟอเรนซ์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การแก้สมการเอกพันธ์

เมื่อโพลีโนเมียล $A(z)$ ในสมการ (8) มีรากที่แตกต่างกัน คือ เป็น r_1, r_2, \dots, r_N แล้วจะได้คำตอบของสมการเอกพันธ์คือ

$$Y_H(k) = c_1 r_1^k + c_2 r_2^k + \dots + c_N r_N^k \quad (9)$$

โดย c_1, c_2, \dots, c_N เป็นค่าคงที่ใด ๆ

แต่ถ้าหากรากของสมการ(8) เป็นรากซ้ำ เช่นสมมติว่าถอดรากออกมาแล้ว ได้เป็นค่า r_1 ซ้ำกัน M ตัว จะทำให้ M เทอมแรกของคำตอบ $y_H(k)$ เป็น

$$(c_1 + c_2 k + c_3 k^2 + \dots + c_M k^{M-1}) r_1^k$$

การแก้สมการหาคำตอบเฉพาะ

วิธีหนึ่งที่นิยมในการหาคำตอบเฉพาะ $y_p(k)$ ใช้วิธีการที่เรียกว่าอันดีเทอร์มินต์ โคเอฟิเชียนต์ (undetermined coefficients) เช่น ถ้าหากว่า $f(k)$ ในสมการ (6) มี $f(k) = q^k$ โดยที่ q ไม่เท่ากับรากของสมการคาแรกเตอร์สติก คือสมการ (8) แล้วจะเลือก

$$Y_p(k) = D_k q^k + D_{k-1} q^{k-1} + \dots + D_1 q + D_0 \quad (10)$$

ถ้าหากมีเทอมของ $y_p(k)$ เกิดการซ้ำกับเทอมของ $y_H(k)$ แล้วจะต้องคูณเทอมทางขวาของสมการ (10) ด้วยค่า k ที่มีกำลังต่ำสุดเท่าที่จะเป็นไปได้ จากนั้นสามารถหาค่าของ D_k, D_{k-1}, \dots, D_0 ได้ โดยแทนสมการ(10) ลงในสมการดิฟเฟอเรนซ์ แล้วแก้สมการหาคำตอบออกมาได้ และเพื่อความเข้าใจ จะขออธิบายด้วยตัวอย่างจากการวิเคราะห์ในบทที่ 3

ดังต่อไปนี้ จากสมการดิฟเฟอเรนซ์ (3-1.8)

$$V(i+1) = V(i) - \left(\frac{C_2}{C_1}\right) \left(\frac{V(i)T}{2FRC_1}\right) + \frac{C_3}{C_1} V_{ref}$$

$$V(i+1) - \left(1 - \frac{C_2}{2FRC_1 C_1}\right) V(i) = \frac{C_3}{C_1} V_{ref} \quad (11)$$

เริ่มต้นด้วยการหาคำตอบของสมการเอกพันธ์ คือสมการต่อไปนี้

$$V(i+1) - \left(1 - \frac{C_2}{2FRC_1 C_1}\right) V(i) = 0 \quad (12)$$

โดยอาศัยวิธีโอเปอเรเตอร์ E ทำให้ได้

$$(E - \left(1 - \frac{C_2}{2FRC_1 C_1}\right)) V(i) = 0 \quad (13)$$

ซึ่งมีสมการค่าแตรคเตอร์ลิสติก คือ

$$Z - \left(1 - \frac{C_2}{2FRC_1 C_1}\right) = 0 \quad (14)$$

เมื่อกำสมการ หารากของสมการ (14) ได้คือ

$$Z = 1 - \frac{C_2}{2FRC_1 C_1} \quad (15)$$

ดังนั้นจะได้คำตอบของสมการเอกพันธ์ คือ

$$V_H(i) = A_1 \left(1 - \frac{C_2}{2FRC_1 C_1}\right)^i \quad (16)$$

โดยที่ A_1 เป็นค่าคงที่ใด ๆ

การหาคำตอบเฉพาะ

ในการหาคำตอบเฉพาะ $V_p(i)$ อาศัยสมการ (10) ร่วมกับสมการ (11) โดยเลือก

$$V_p(i) = D_0 \quad (17)$$

จากสมการ (7) ทำให้ได้คำตอบของสมการดิฟเฟอเรนซ์ คือ

$$V(i) = D_0 + A_1 \left(1 - \frac{C_2}{2fRC_1 C_s}\right)^i \quad (18)$$

สังเกตว่า เมื่อ $\left|1 - \frac{C_2}{2fRC_1 C_s}\right| \leq 1$

และ $i \rightarrow \infty$

แล้ว

$$V(i) = V_0$$

นั่นคือ เทอมหลังของสมการ (18) เป็นเทอมของทรานส์เซียนท์ ส่วนเทอมแรกคือ D_0 นั้นเป็นเทอมของสภาวะเสถียร (steady state) ซึ่งเราทราบแล้วว่า ที่สภาวะเสถียรนี้มี

$$V(i) = \frac{2fRC_1 C_s V_{ref}}{C_2} = D_0$$

และที่ $i = 0$ มีเงื่อนไขเริ่มต้น (initial condition)


ดังนั้น

$$V_0 = \frac{2fRC_1 C_3 V_{ref} + A}{C_2}$$

$$A_1 = V_0 - \frac{2fRC_1 C_3 V_{ref}}{C_2}$$

เพราะฉะนั้นจะได้คำตอบของสมการเป็น

$$V(i) = \frac{2fRC_1 C_3 V_{ref}}{C_2} + (V_0 - \frac{2fRC_1 C_3 V_{ref}}{C_2}) (1 - \frac{C_2}{2fRC_1 C_3})^i$$




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ภาคผนวก 2

วงจรรีโวลต์ ครอสซิง ดีเทคเตอร์ (zero crossing detector)

เนื่องจากว่า วงจรรีโวลต์ ครอสซิง ดีเทคเตอร์[37] หรือที่เรียกอีกอย่างหนึ่งว่า วงจรคอมพาราเตอร์(comparator) เป็นวงจรที่มีบทบาทในการควบคุมการทำงานของระบบทั้งหมดในงานวิจัยนี้ จึงสมควรที่จะได้อธิบายข้อควรพิจารณาเกี่ยวกับวงจรมันบ้างพอเป็นสิ่ง เชบ รูป 2ก เป็น วงจรรีโวลต์ ครอสซิง ดีเทคเตอร์ ชนิดบวก ซึ่งมีคุณสมบัติของความสัมพันธ์ระหว่างอินพุตและเอาต์พุต แสดงอยู่ในรูป 2ข



รูป 2ก วงจรสร้างสัญญาณนาฬิกา ชนิดบวก

รูป 2ข ความสัมพันธ์ระหว่างอินพุตและเอาต์พุตของวงจรรูป 2ก

จากรูป 2ก วงจรอยู่ในลักษณะเปิดลูป (open loop) และเมื่อให้ A เป็นอัตราขยายความต่างศักย์ ระหว่างขั้วบวกและขั้วลบของออปแอมป์ (differential voltage gain) และที่สถานะออปแอมป์อิ่มตัว (saturated) มีศักย์ไฟฟ้าที่เอาต์พุตเท่ากับ V_{out} ดังนั้นค่าของแรงดันไฟฟ้าอินพุต ที่น้อยที่สุดที่ทำให้ออปแอมป์อิ่มตัว จะหาได้จาก

$$V_{in} = \frac{V_{sat}}{A}$$

และโดยปกติแล้ว ออปแอมป์ที่ใช้งานทั่วไป เช่น LF351 จะมี อัตราขยายขณะเปิดวงจรประมาณ 10^5 เท่า ดังนั้นเมื่อคิดโดยประมาณจะได้ว่า

$$V_{in} = \frac{V_{sat}}{100000}$$

เพราะฉะนั้นจะเห็นว่า อินพุตเพียงเล็กน้อยก็ทำให้ออปแอมป์ อิ่มตัวแล้ว และเมื่อดูจากรูป 2ข ซึ่งมีการเปลี่ยนแปลงของเอาต์พุตเกือบจะเป็นแกนตั้งฉากกับแกนของอินพุต ที่อินพุตมีค่าเท่ากับ 0 โวลต์ ในทำนองเดียวกัน เมื่อป้อนอินพุตที่มีศักย์ไฟฟ้าเป็นลบเพียงค่าน้อย ๆ ก็สามารถทำให้ออปแอมป์อิ่มตัว ได้ศักย์ไฟฟ้าที่เอาต์พุตเป็นโพลบเท่ากับ $-V_{sat}$

เท่าที่ได้อธิบายมานี้ เป็นการอธิบายการทำงานของ วงจรซีโร ครอสซิง ดีเทคเตอร์ ชนิดบวก ส่วนในกรณีของ วงจรซีโร ครอสซิง ดีเทคเตอร์ ชนิดลบ ก็อธิบายการทำงานได้เช่นเดียวกับชนิดบวก ต่างกันแต่เพียงให้ศักย์ไฟฟ้าที่อินพุตกลับขั้วกันเท่านั้น

LM2907/LM2917



LM2907/LM2917 Frequency to Voltage Converter

General Description

The LM2907, LM2917 series are monolithic frequency to voltage converters with a high gain op amp/comparator designed to operate a relay, lamp, or other load when the input frequency reaches or exceeds a selected rate. The tachometer uses a charge pump technique and offers frequency doubling for low ripple, full input protection in two versions (LM2907-8, LM2917-8) and its output swings to ground for a zero frequency input.

Advantages

- Output swings to ground for zero frequency input
- Easy to use; $V_{OUT} = f_{IN} \times V_{CC} \times R1 \times C1$
- Only one RC network provides frequency doubling
- Zener regulator on chip allows accurate and stable frequency to voltage or current conversion (LM2917)

Features


- Ground referenced tachometer input interfaces directly with variable reluctance magnetic pickups
- Op amp/comparator has floating transistor output
- 50 mA sink or source to operate relays, solenoids, meters, or LEDs

- Frequency doubling for low ripple
- Tachometer has built-in hysteresis with either differential input or ground referenced input
- Built-in zener on LM2917
- $\pm 0.3\%$ linearity typical
- Ground referenced tachometer is fully protected from damage due to swings above V_{CC} and below ground

Applications


- Over/under speed sensing
- Frequency to voltage conversion (tachometer)
- Speedometers
- Breaker point dwell meters
- Hand-held tachometer
- Speed governors
- Cruise control
- Automotive door lock control
- Clutch control
- Horn control
- Touch or sound switches

Block and Connection Diagrams Dual-In-Line and Small Outline Packages, Top Views




TL/H/7942-1

Order Number LM2907N-8
See NS Package Number N08E




TL/H/7942-2

Order Number LM2917N-8
See NS Package Number N08E



TL/H/7942-3

Order Number LM2907N
See NS Package Number N14A



TL/H/7942-4

Order Number LM2917M or LM2917N
See NS Package Number M14A or N14A

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Absolute Maximum Ratings (Note 1)

If Military/Aerospace specified devices are required, contact the National Semiconductor Sales Office/Distributors for availability and specifications.

Supply Voltage	28V
Supply Current (Zener Options)	25 mA
Collector Voltage	28V
Differential Input Voltage	
Tachometer	28V
Op Amp/Comparator	28V
Input Voltage Range	
Tachometer LM2907-8, LM2917-8	± 28V
LM2907, LM2917	0.0V to + 28V
Op Amp/Comparator	0.0V to + 28V

Power Dissipation	
LM2907-8, LM2917-8	1200 mW
LM2907-14, LM2917-14	1580 mW
(See Note 1)	
Operating Temperature Range	- 40°C to + 85°C
Storage Temperature Range	- 65°C to + 150°C
Soldering Information	
Dual-In-Line Package	
Soldering (10 seconds)	260°C
Small Outline Package	
Vapor Phase (60 seconds)	215°C
Infrared (15 seconds)	220°C

See AN-450 "Surface Mounting Methods and Their Effect on Product Reliability" for other methods of soldering surface mount devices.

Electrical Characteristics $V_{CC} = 12 V_{DC}$, $T_A = 25^\circ C$, see test circuit

Symbol	Parameter	Conditions	Min	Typ	Max	Units
TACHOMETER						
	Input Thresholds	$V_{IN} = 250 \text{ mVp-p} @ 1 \text{ kHz}$ (Note 2)	± 10	± 25	± 40	mV
	Hysteresis	$V_{IN} = 250 \text{ mVp-p} @ 1 \text{ kHz}$ (Note 2)		30		mV
	Offset Voltage	$V_{IN} = 250 \text{ mVp-p} @ 1 \text{ kHz}$ (Note 2)		3.5	10	mV
	LM2907/LM2917			5	15	mV
	LM2907-8/LM2917-8					
	Input Bias Current	$V_{IN} = \pm 50 \text{ mV}_{DC}$		0.1	1	µA
V_{OH}	Pin 2	$V_{IN} = + 125 \text{ mV}_{DC}$ (Note 3)		8.3		V
V_{OL}	Pin 2	$V_{IN} = - 125 \text{ mV}_{DC}$ (Note 3)		2.3		V
I_{O1}, I_{O2}	Output Current	$V_2 = V_3 = 6.0V$ (Note 4)	140	180	240	µA
I_{O3}	Leakage Current	$I_2 = 0, V_3 = 0$			0.1	µA
K	Gain Constant	(Note 3)	0.9	1.0	1.1	
ϵ	Linearity	$f_{IN} = 1 \text{ kHz}, 5 \text{ kHz}, 10 \text{ kHz}$ (Note 5)	- 1.0	0.3	+ 1.0	%
OP/AMP COMPARATOR						
V_{OS}		$V_{IN} = 6.0V$		3	10	mV
I_{BIAS}		$V_{IN} = 6.0V$		50	500	nA
	Input Common-Mode Voltage		0		$V_{CC} - 1.5V$	V
	Voltage Gain			200		V/mV
	Output Sink Current	$V_C = 1.0$	40	50		mA
	Output Source Current	$V_E = V_{CC} - 2.0$		10		mA
	Saturation Voltage	$I_{SINK} = 5 \text{ mA}$		0.1	0.5	V
		$I_{SINK} = 20 \text{ mA}$			1.0	V
		$I_{SINK} = 50 \text{ mA}$		1.0	1.5	V

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

LM2907/LM2917

Electrical Characteristics $V_{CC} = 12 V_{DC}$, $T_A = 25^\circ C$, see test circuit (Continued)

Symbol	Parameter	Conditions	Min	Typ	Max	Units
ZENER REGULATOR						
	Regulator Voltage	$R_{DROP} = 470\Omega$		7.56		V
	Series Resistance			10.5	15	Ω
	Temperature Stability			+1		mV/°C
	TOTAL SUPPLY CURRENT			3.8	6	mA

Note 1: For operation in ambient temperatures above 25°C, the device must be derated based on a 150°C maximum junction temperature and a thermal resistance of 101°C/W junction to ambient for LM2907-8 and LM2917-8, and 79°C/W junction to ambient for LM2907-14 and LM2917-14.

Note 2: Hysteresis is the sum + $V_{TH} - (-V_{TH})$, offset voltage is their difference. See test circuit.

Note 3: V_{OH} is equal to $\frac{1}{4} \times V_{CC} - 1 V_{BE}$, V_{OL} is equal to $\frac{1}{4} \times V_{CC} - 1 V_{BE}$ therefore $V_{OH} - V_{OL} = V_{CC}/2$. The difference, $V_{OH} - V_{OL}$, and the mirror gain, I_2/I_3 , are the two factors that cause the tachometer gain constant to vary from 1.0.

Note 4: Be sure when choosing the time constant $R1 \times C1$ that $R1$ is such that the maximum anticipated output voltage at pin 3 can be reached with $I_3 \times R1$. The maximum value for $R1$ is limited by the output resistance of pin 3 which is greater than 10 M Ω typically.

Note 5: Nonlinearity is defined as the deviation of V_{OUT} (@ pin 3) for $f_{IN} = 5$ kHz from a straight line defined by the V_{OUT} @ 1 kHz and V_{OUT} @ 10 kHz. $C1 = 1000$ pF, $R1 = 68k$ and $C2 = 0.22$ mF.

General Description (Continued)



The op amp/comparator is fully compatible with the tachometer and has a floating transistor as its output. This feature allows either a ground or supply referred load of up to 50 mA. The collector may be taken above V_{CC} up to a maximum V_{CE} of 28V.

The two basic configurations offered include an 8-pin device with a *ground referenced tachometer* input and an internal connection between the tachometer output and the op amp non-inverting input. This version is well suited for single speed or frequency switching or fully buffered frequency to voltage conversion applications.

The more versatile configurations provide differential tachometer input and uncommitted op amp inputs. With this version the tachometer input may be floated and the op amp becomes suitable for active-filter conditioning of the tachometer output.

Both of these configurations are available with an active shunt regulator connected across the power leads. The regulator clamps the supply such that stable frequency to voltage and frequency to current operations are possible with any supply voltage and a suitable resistor.

Test Circuit and Waveform




TL/H/7942-8

TL/H/7942-7

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Typical Performance Characteristics



TL/H/79-2-5

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

of 100 m was used which needs 10 W peak power. The power required is obviously reduced for longer loop lengths but for




Fig. 2 Sampled output of sinusoidally modulated DFB laser




Fig. 3 Sampled output of gain switched DFB laser

this application complete switching of the signal is not necessarily required because partial switching still gives a faithful sampling of the signal. This results in a lower output power but, as already stated, a high gain low bandwidth amplifier can be used to recover the signal. This means that with the advent of higher power semiconductor lasers these devices may be used to replace the Nd:YAG laser as a sampling source.

In conclusion we have demonstrated an all optical sampling device capable of displaying signals having nanosecond periods on millisecond time scales. The final resolution of such a device depends upon the width of the optical sampling pulse which could be in the femtosecond regime. The resolution is also affected by any difference in group delay between the sampling and sampled signals. This effect may be virtually eliminated by ensuring that the two wavelengths are spaced equally either side of the zero dispersion wavelength. This means that when using conventional fibre the wavelength range over which the measurement can be made is limited by the fibre dispersion. For example, standard fibre would limit the range to 20 nm for a resolution of 7 ps, regardless of the width of the sampling pulse. However, if we employ dispersion flattened fibre⁴ the wavelength range can be extended to around 200 nm while maintaining a resolution, due to dispersion, of 100 fs.

Acknowledgments: We would like to thank R. P. Webb and K. Smith for useful discussions.

B. P. NELSON
N. J. DORAN
British Telecom Research Laboratories
Martlesham Heath
Ipswich IPS 7RE, United Kingdom

23rd November 1990

References

- 1 DORAN, N. J., FORRESTER, D. S., and NAYAR, B. K.: 'Experimental investigation of all-optical switching in a fibre loop mirror device', *Electron. Lett.*, 1989, 25, pp. 267-278
- 2 BLOW, K. J., DORAN, N. J., and NAYAR, B. K.: 'Experimental demonstration of optical soliton switching in an all-fibre nonlinear Sagnac interferometer', *Opt. Lett.*, 1989, 14, pp. 754-756
- 3 BLOW, K. J., DORAN, N. J., NAYAR, B. K., and NELSON, B. P.: 'Two-wavelength operation of the nonlinear fibre loop mirror', *Opt. Lett.*, 1990, 15, pp. 248-250
- 4 JANG, S. J., COHEN, L. G., MAMMEL, W. L., and SAIFI, M. A.: 'Experimental verification of ultra-wide bandwidth spectra in double-clad single-mode fibre', *Bell Syst. Tech. J.*, 1982, 61, pp. 385-389

SIMPLE FREQUENCY/VOLTAGE CONVERTOR WITH LOW OUTPUT RIPPLE

Indexing terms: Circuit theory and design, Convertors, Feedback

A frequency/voltage convertor with theoretically zero output ripple is presented. It has a simpler structure and four times faster response than an earlier system. Moreover, it may easily be modified to a switched-capacitor version, if so desired.

A frequency/voltage convertor with low output ripple has recently been introduced by Reynolds.¹ The circuit works on sampled closed-loop feedback principles and produces nominally zero ripple on the output, any residual ripple being due to component imperfections.

However, the circuit proposed by Reynolds has a complicated configuration and slow response because of the combination of four-way switches and a 2 bit binary counter. It takes four input signal periods for each iteration step.

In this Letter, a simpler frequency/voltage convertor circuit with low output ripple is reported. It uses a zero crossing detector to generate two-phase pulse trains from the input signal to activate the appropriate CMOS switches, instead of the 2 bit binary counter. Therefore, the response time is improved, and becomes four times faster. The new circuit adopts a Miller integrator in place of VCCS in Reynolds's circuit, so it is not necessary to set the current switches to commutate the capacitors or to sink the output current of the VCCS. Consequently, the new configuration can easily be modified to a switched-capacitor version, if so desired.

The circuit diagram of the new system is shown in Fig. 1. It comprises three major parts: a Miller integrator, a charge




Fig. 1 Circuit diagram

integrator and zero crossing voltage comparators. The zero crossing voltage comparators A₁ and A₂ produce square wave outputs Φ₁ and Φ₂ as a nonoverlapped two-phase clock at the rate of the input frequency. The voltage integrator A₃ integrates the output V_i of A₄ and clock Φ₁ activates the switches. Then, at the end of the time that Φ₁ is active, the charge Q₂ on C₂ is set to be

$$Q_{2,i+1} = \frac{C_2 V_i T}{2RC_1} \tag{1}$$

where i is the iteration number and T is the period of the

input signal. Meanwhile, the reference voltage, $-V_{ref}$, sets the charge Q_3 on C_3 to be

$$Q_{3,i+1} = -C_3 V_{ref} \quad (2)$$

After this, Φ_2 is active, the charges on C_2 and C_3 are forced by the opamp A_4 to transfer to C_4 . Therefore the charge integrator output voltage is updated to be

$$V_{i+1} = V_i - \frac{Q_{2,i+1}}{C_4} + \frac{Q_{3,i+1}}{C_4} \quad (3)$$

Substitution of eqns. 1 and 2 and $f = 1/T$ into eqn. 3 yields

$$V_{i+1} = \left(1 - \frac{C_2}{2RC_1C_4}\right)V_i + \frac{C_3}{C_4} V_{ref} \quad (4)$$

where f is the input signal frequency.

It should be noted that each iteration step completes in only one input signal cycle instead of in four cycles as it does in Reynolds's circuit.

The solution to the recurrent formula, eqn. 4, is as follows:

$$V_i = \frac{2fRC_1C_3V_{ref}}{C_2} + \left(V_0 - \frac{2fRC_1C_3V_{ref}}{C_2}\right) \times \left(1 - \frac{C_2}{C_4}\right)^i \quad (5)$$

where V_0 is an initial output voltage.

The first term on the right hand side of eqn. 5 is the steady-state response, whereas the last term determines the transient response of the system.

Thus the steady-state response of the system meets the converter requirement that it should be proportional to input frequency and should theoretically have no ripple. The voltage-to-frequency sensitivity (gain) of the system is $2fRC_1C_3V_{ref}/C_2$ V/Hz which may easily be adjusted by the capacitance ratio instead of the absolute capacitance value as was done in Reynolds's circuit.

Eqn. 5 shows that there is no transient response at the nominal centre frequency:

$$f_0 = \frac{C_2}{2RC_1C_4} \quad (6)$$

It means that if there is a step change in input frequency to be f_0 , the output voltage of the system can be in a steady state in only one iteration step.




Fig. 2 Comparison of theoretical and experimental values of frequency-to-voltage transfer characteristic

- theoretical
- ◇◇◇ experimental values when $V_{ref} = 1.0V$
- △△△ experimental values when $V_{ref} = 0.8V$
- +++ experimental values when $V_{ref} = 0.6V$
- experimental values when $V_{ref} = 0.4V$
- ××× experimental values when $V_{ref} = 0.2V$

It should also be noted from eqn. 5 that the system will be unstable if the input frequency is lower than $C_2/2RC_1C_4$ or $f_0/2$.

The system was built with $C_1 = 10^4$ pF, $C_3 = 2 \times 10^4$ pF, $C_4 = 0.1 \mu F$, $R = 1.65$ kΩ and $V_{cc} = \pm 5.5V$. We used IC LM318 as comparators A_1 and A_2 and IC LF351 as opamps A_3 and A_4 . The measured responses are shown in Fig. 2 together with the theoretical characteristics. It is obvious that the experimental results agree well with predictions.

It is important to report that if the on resistance of the CMOS switches is not negligible, the ripple on the output voltage is minimum when C_2 and C_3 are discharged with the same time constant, that is, C_3 is equal about $2C_2$. The measured ripple voltage, when $C_2 = C_3 = 10^4$ pF, $C_3 = 2C_2 = 2 \times 10^4$ pF and $C_3 = 4C_2 = 4 \times 10^4$ pF, and sensitivity (gain) was adjusted to be 1.3×10^{-4} V/Hz, are shown in Fig. 3.

In summary, the frequency/voltage converter with low output ripple reported here has not only simpler configuration but also four times faster response than that of Reynolds's system.¹ The output sensitivity (gain) of the new system may easily be adjusted by capacitance ratio together with reference voltage, $-V_{ref}$. Because of a simpler circuit construction, it may easily be modified to a switched-capacitor version as




Fig. 3 Output ripple when the sensitivity (gain) of system was adjusted to be 1.3×10^{-4} V/Hz by adjusting $-V_{ref}$

- $C_3 = C_2 = 10^4$ pF
- ××× $C_3 = 2C_2 = 2 \times 10^4$ pF
- △△△ $C_3 = 4C_2 = 4 \times 10^4$ pF




Fig. 4 Switched-capacitor version of circuit shown in Fig. 1

shown in Fig. 4, whereas clock $\Phi_0 = \Phi_3$ and the clock frequency is much higher than the input frequency.

W. KIRANON
P. WARDKEIN
C. LOESCHARATARAMDEE

26th November 1990

Faculty of Engineering
King Mongkut's Institute of Technology Ladkrabang
Ladkrabang, Bangkok 10520, Thailand

References

- 1 REYNOLDS, J. S.: 'Frequency/voltage converter with low output ripple', *Electron. Lett.*, 1986, 22, pp. 783-784
- 2 VAN VALKENBURG, M. E.: 'Analog filter design' (Holt-Saunders, 1982), Chap. 17
- 3 ROSENTHAL, L. A.: 'Improved frequency meter circuit', *IEEE Trans., Instrument & Measurement*, 1977, p. 421