

โครงข่ายผ่านทุกความถี่อันดับหนึ่งที่ไม่ใช้ตัวต้านทานด้วย

โครงสร้างของ CCCIs

Resistorless First-Order All-pass Networks with CCCIs

Structure

นพกร ไตรรัตน์วารกรณ์ * มนตรี สมดุลยกนก ** พิพัฒน์ พรหมมี *

* ภาควิชาวิศวกรรมโทรคมนาคม คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

** ภาควิชาวิศวกรรมไฟฟ้า คณะวิศวกรรมศาสตร์ มหาวิทยาลัยสยาม

บทคัดย่อ

บทความนี้นำเสนอ โครงข่ายผ่านทุกความถี่อันดับหนึ่งรูปแบบกระแสที่ไม่ใช้ตัวต้านทาน โดยผลลัพธ์ที่ได้ยังคงบรรลุข้อดีเช่นเดียวกับการใช้วงจรสายพานกระแสควบคุมด้วยกระแสและตัวเก็บประจุแบบต่อลงกราวด์ ที่ถือเป็นโครงข่ายผ่านทุกความถี่อันดับหนึ่ง สำหรับผลลัพธ์ของการตอบสนองแบบผ่านทุกความถี่ เพื่อทำให้ง่ายต่อการประยุกต์ใช้งานของวงจรที่ต่อкасөดกัน ซึ่งการใช้ตัวเก็บประจุแบบต่อกราวด์และไม่ใช้ตัวต้านทาน ทำให้โครงข่ายที่นำเสนอเหมาะกับกรนำไปสร้างเป็นวงจรรวมได้ ทฤษฎีที่มีการนำเสนอถูกจำลองการทำงานได้ด้วยโปรแกรม PSpice

คำสำคัญ: โครงข่ายผ่านทุกความถี่, ไม่ใช้ตัวต้านทาน, วงจรสายพานกระแสควบคุมด้วยกระแส

Abstract

This paper presents new current-mode resistorless first-order all-pass networks which result still achieves the advantages employing CCCIs and grounded capacitors. For simply application, this is good in cascadability of current mode circuits. The use of only grounded capacitor without resistor connection that suitable for integrated circuit implementation. The characteristics of the proposed network are simulated using PSpice and its results are in agreement with the theory.

Keywords: All-pass Networks, Resistorless, CCCIs

1. บทนำ

วงจรกรองผ่านทุกความถี่เป็นวงจรที่สามารถนำมาประยุกต์ใช้งานได้มากมาย เช่น วงจรกำเนิดสัญญาณ และวงจรเฟสมอดูเลเตอร์ที่ใช้ในระบบโทรคมนาคม วงจรกรองแถบความถี่ผ่านที่มีค่าคุณภาพสูงเป็นต้น ปัจจุบันการประมวลผลสัญญาณที่ทำงานในรูปแบบกระแสกำลังได้รับเอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ความสนใจอย่างแพร่หลายเพราะมีข้อดี คือ มีช่วงปฏิบัติ งานกว้าง ค่าพิสัยพลวัต และความเป็นเชิงเส้นดี มีความเที่ยงตรง และใช้กำลังงานน้อยกว่า เมื่อเทียบกับวงจรในรูปแบบแรงดัน [1-2] ที่ผ่านมามีการออกแบบวงจรกรองความถี่รูปแบบกระแสโดยใช้อุปกรณ์แอคทีฟ เช่น วงจรตามกระแส (Current Follower: CF) [3] วงจรสายพาน

กระแส (CCII) [4] และวงจรถยายความนำ (Operational Transconductance Amplifier: OTA) [5-10]

อดีตที่ผ่านมา [6-9] มีการออกแบบด้วยโครงสร้างของวงจรถอยความนำต่ำผ่านเป็นหลัก ทำให้อัตราขยายเชิงความถี่สูงมักไม่เสถียร โดยในช่วงความถี่สูงอัตราขยายจะลดลงและเมื่อนำมาสร้างเป็นวงจรถอยความนำ มีผลทำให้อัตราขยายลดลงที่ความถี่สูงขึ้น อีกทั้งแบนด์วิดท์ของอุปกรณ์แอกทิฟที่ใช้ มีคุณสมบัติคล้ายวงจรถอยความนำต่ำผ่าน ซึ่งมีผลทำให้อัตราขยายมักไม่เสถียรในช่วงความถี่สูง สำหรับโครงข่ายผ่านทุกความถี่ จะทำงานได้ทุกช่วงความถี่ มีผลทำให้อัตราขยายสูงขึ้นในช่วงความถี่สูง เพื่อชดเชยการตอบสนองทางความถี่ของอุปกรณ์ที่ใช้ อีกทั้งโครงข่ายที่นำเสนอจะไม่ใช่ความต้านทานต่อร่วมในวงจร รวมทั้งยังสามารถปรับเกนการขยายได้อย่างเป็นอิสระ จากค่าความถี่ตอบสนอง เมื่อเทียบกับบทความในอดีต [10-13] ทำให้มีความเหมาะสมกับการนำไปสร้างเป็นวงจรรวมต่อไป

บทความนี้นำเสนอ โครงข่ายผ่านทุกความถี่อันดับหนึ่งรูปแบบกระแสที่ไม่ใช้ตัวต้านทาน ด้วยโครงสร้างของวงจรถอยความนำควบคุมด้วยกระแส (CCCII) และตัวเก็บประจุแบบต่อกราวด์เป็นอุปกรณ์หลัก ซึ่งไม่ใช่อุปกรณ์จากภายนอก สำหรับผลการตอบสนองแบบผ่านทุกความถี่ นอกจากนี้โครงข่ายที่นำเสนอสามารถปรับค่าเกนการขยายได้ทางอิเล็กทรอนิกส์ จากการปรับค่ากระแสไบอัสของ CCCII โดยไม่มีผลกระทบต่อความถี่ตอบสนอง ทำให้ง่ายต่อการประยุกต์วงจรที่ต่อภาคเช่น วงจรกำเนิดสัญญาณที่มีการปรับรูปเกนการขยายได้ โดยไม่กระทบต่อความถี่ในการออสซิลเลท จากการใช้ตัวเก็บประจุแบบต่อลงกราวด์และไม่ใช้ตัวต้านทาน ดังนั้นโครงข่ายที่นำเสนอจึงเหมาะกับการนำไปสร้างเป็นวงจรรวม ดังนั้นโครงข่ายที่นำเสนอจึงมีลักษณะเด่น คือ


- โครงข่ายที่นำเสนอ ออกแบบวงจรด้วยโครงสร้างที่ง่ายและไม่ซับซ้อน เมื่อเทียบกับบทความในอดีต
- โครงข่ายที่นำเสนอ ใช้ตัวเก็บประจุแบบต่อกราวด์ โดยไม่ใช่อุปกรณ์ใด ๆ จากภายนอก

- โครงข่ายที่นำเสนอ ประยุกต์ใช้เป็นวงจรถอยเฟสแบบนำหน้าและล่าหลังได้ในวงจรเดียวกัน
- โครงข่ายที่นำเสนอ สามารถปรับค่าความถี่ตอบสนอง และเกนการขยาย ได้ทางอิเล็กทรอนิกส์โดยปรับจากกระแสไบอัสของ CCCII อย่างเป็นอิสระ
- โครงข่ายที่นำเสนอ ไม่ใช่ตัวต้านทาน ทำให้เหมาะกับการนำไปสร้างเป็นวงจรรวมต่อไปได้

2. ทฤษฎีและหลักการ

2.1 วงจรสายพานกระแสหลายเอาต์พุตแบบซิมอส

วงจรถอยความนำควบคุมด้วยกระแส แบบซิมอส [14] (CMOS Multiple-Output Current-Controlled Current Conveyors: CMOS MO-CCCII) ดังรูปที่ 1 (ก) และสัญลักษณ์ ดังรูปที่ 1 (ข) ส่วนใหญ่นิยมมาประยุกต์ใช้งานทางด้านวงจรถอยความนำได้มากมาย โดยคุณสมบัติของวงจรถอยความนำสามารถเขียนในรูปของสมการเมตริกซ์ได้ดังสมการที่ (1)



รูปที่ 1 (ก) วงจรสายพานกระแสควบคุมด้วยกระแสแบบซิมอส (ข) สัญลักษณ์

$$\begin{bmatrix} i_y \\ v_x \\ i_z \end{bmatrix} = \begin{bmatrix} 0 & 0 & 0 \\ 1 & R_x & 0 \\ 0 & \pm 1 & 0 \end{bmatrix} \cdot \begin{bmatrix} v_y \\ i_x \\ v_z \end{bmatrix} \quad (1)$$

โดย R_x เป็นค่าความต้านทานภายในที่ขั้ว x ของวงจรถอยความนำสามารถหาค่าของ R_x ได้ดังสมการที่ (2)

$$R_x \approx \frac{1}{g_{m9} + g_{m10}} \quad (2)$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


g_{mi} คือ ค่าทรานสคอนดักแตนซ์ของทรานซิสเตอร์ตัวที่ i และสมมติให้ทรานซิสเตอร์ M_9 และ M_{10} มีค่าเท่ากัน ทำให้ $g_{m9} = g_{m10}$ เช่นกัน ดังนั้นค่าของ R_x ใหม่จะมีค่าดังนี้

$$R_x \approx \frac{1}{\sqrt{8\mu C_{ox}(W/L)I_B}} \quad (3)$$

เมื่อ μ คือ ค่าความคล่องพื้นผิวออกไซด์ที่แซนแนล C_{ox} คือ ค่าประจุที่ไม่มีออกไซด์ที่แซนแนล W คือ ความกว้างของแซนแนล และ L คือ ความยาวของแซนแนล ของมอสทรานซิสเตอร์ M_9 และ M_{10} ตามลำดับ โดยสามารถปรับค่าทรานสคอนดักแตนซ์ (g_m) ได้ทางอิเล็กทรอนิกส์

2.2 โครงข่ายผ่านทุกความถี่รูปแบบกระแสที่ใช้ CCCII's

โครงข่ายผ่านทุกความถี่ (All-pass Network: APN) รูปแบบกระแสถูกตั้งกระแสที่จากวงจร CMOS MO-CCCII's รูปที่ 1 ซึ่งต่อเป็นวงจรทรานส์อิมพีแดนซ์ ที่ออกแบบด้วยวงจร CMOS MO-CCCII's สองวงจรแสดงดังรูปที่ 2 (ก) โดยมีสมการส่งผ่านเป็นดังสมการที่ (4) และวงจรทรานส์คอนดักแตนซ์ ที่ออกแบบด้วยวงจร CMOS MO-CCCII's หนึ่งวงจรและตัวเก็บประจุแบบต่อกราวด์หนึ่งตัว แสดงดังรูปที่ 2 (ข) โดยมีสมการส่งผ่านเป็นดังสมการที่ (5)



รูปที่ 2 วงจรทรานส์ (ก) อิมพีแดนซ์ (ข) คอนดักแตนซ์


$$v_{o1} = i_{in} R_{X1} \quad \text{และ} \quad i_{o1} = i_{in} \frac{R_{X1}}{R_{X2}} \quad (4)$$

$$i_{o2} = \frac{s \frac{v_1}{R_{X3}} - \frac{i_2}{CR_{X3}}}{s + \frac{1}{CR_{X3}}} \quad (5)$$

3. โครงข่ายผ่านทุกความถี่อันดับหนึ่งที่น่าสนใจ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

โครงข่ายผ่านทุกความถี่ (All-pass Network; APN) อันดับหนึ่งที่ไม่ใช้ตัวต้านทานที่นำเสนอ นั้น ถูกสังเคราะห์จากวงจร MO-CCCII's จำนวน 3 ชุด ที่ออกแบบจากวงจรในรูปที่ 2 (ก) และ (ข) ซึ่งนำวงจรทั้งสองมาต่อคาสเคดกัน ดังรูปที่ 3 โดยมีสมการส่งผ่านกระแสในรูปของฟังก์ชันโครงข่ายผ่านทุกความถี่อันดับหนึ่ง เป็นดังสมการที่ (6)



รูปที่ 3 โครงข่ายผ่านทุกความถี่ที่ใช้ CMOS MO-CCCII's

$$T_A(s) = \frac{i_o}{i_{in}} = -k \frac{(1 - sCR_{X2})}{(1 + sCR_{X3})}; \quad k = \frac{R_{X1}}{R_X} \quad (6)$$


จากสมการที่ (6) เมื่อกำหนดให้ $R_{X2} = R_{X3} = R_X$ สามารถหาค่าสมการส่งผ่านกระแส ในรูปของฟังก์ชันโครงข่ายผ่านทุกความถี่อันดับหนึ่งใหม่ได้ดังสมการที่ (7) และค่าความถี่ตอบสนองมีค่าดังสมการที่ (8)

$$T_A(s) = \frac{i_o}{i_{in}} = -k \frac{(1 - sCR_X)}{(1 + sCR_X)}; \quad k = \frac{R_{X1}}{R_X} \quad (7)$$


$$\text{และ} \quad \omega_p = \frac{1}{CR_X} \quad (8)$$

4. การวิเคราะห์เชิงไม่เป็นอุดมคติของ CCCII's

สมการส่งผ่านของวงจรที่กล่าวมา สมมติให้ CCCII's มีคุณสมบัติทางอุดมคติ แต่ความจริงในทางปฏิบัติสมการส่งผ่านจะมีความผิดพลาดเกิดขึ้นถ้ารวมค่าพารามิเตอร์ที่ไม่เป็นอุดมคติดังรูปที่ 4 เมื่อกำหนดให้ $\alpha = 1 - \varepsilon$; $|\varepsilon| \ll 1$ แสดงค่า Voltage tracking error ของขั้ว Y ต่อขั้ว X และ $\beta = 1 - \delta$; $|\delta| \ll 1$ แสดงค่า Current tracking error ของขั้ว Z ต่อขั้ว X ของวงจร CCCII's



รูปที่ 4 โครงสร้างของวงจร CCCIIs ในเชิงไม่เป็นอุดมคติ
จากรูปที่ 3 วิเคราะห์โครงข่ายที่นำเสนอด้วยสัญญาณ
ขนาดเล็ก (Small signal) ดังรูปที่ 5 และค่าสมการส่งผ่าน
ของโครงข่ายที่นำเสนอในเชิงไม่เป็นอุดมคติเป็นดังสมการ
ที่ (9) โดยไม่คิดค่า tracking error



รูปที่ 5 โครงสร้างของวงจร CCCIIs ในเชิงไม่เป็นอุดมคติ

$$\frac{i_o}{i_{in}} = \frac{R_{x1}\alpha\beta(R_yR_z - R_xR_y) - s(R_xR_yR_zC_z + R_xR_yR_zC)}{D(s)} \quad (9)$$

เมื่อ

$$D(s) = (R_yR_z + 2R_{x1}R_z + 2R_xR_y) + s(R_xR_yR_zC_z + R_xR_yR_zC + 2R_{x1}R_yR_zC_y + 2R_{x1}R_xR_zC_z + 2R_{x1}R_yR_zC + 2R_{x1}R_xR_yC_y) + s^2 2R_{x1}R_xR_yR_zC_y(C + C_z)$$

จากสมการที่ (9) กำหนดให้ CCCIIs มีค่ากระแส
ไบอัสและค่าความต้านทานของแต่ละพอร์ท มีค่าเท่ากัน
และตัวเก็บประจุที่พอร์ท Y และ Z มีค่าน้อยมาก ดังนั้น
สามารถเขียนสมการส่งผ่านขึ้นใหม่ได้เป็น

$$\frac{i_o}{i_{in}} \approx -\frac{1 - sR_xC}{1 + sR_xC + s^2 2R_x^2C_yC} \quad (10)$$

ค่าพารามิเตอร์แฝงในเชิงไม่เป็นอุดมคติบางตัว จะมี
ผลกระทบต่อค่าความถี่ตอบสนองในช่วงความถี่สูง (ω_1)
และในช่วงของความถี่ต่ำ (ω_p) แสดงได้ดังสมการที่ (11)
และ (12) ตามลำดับ

$$\omega_1 = \frac{1}{R_x} \sqrt{\frac{1}{2C_yC}} \quad (11)$$

และ

$$\omega_p = \frac{1}{CR_x} \quad (12)$$

เงื่อนไขในการกำหนดค่าความถี่ตอบสนอง ในเชิงไม่
เป็นอุดมคติของวงจรโครงข่ายที่นำเสนอ สามารถกำหนด
ได้ดังสมการที่ (13)

$$\omega_p \ll 0.1\omega_1 \quad (13)$$

5. ค่าความไวของโครงข่ายต่ออุปกรณ์


โครงข่ายผ่านทุกความถี่อันดับหนึ่งรูปแบบกระแสที่
ไม่ใช่ตัวต้านทานที่นำเสนอ อาศัยโครงสร้างของ CCCII
ซึ่งมีสมการส่งผ่านของโครงข่ายผ่านทุกความถี่ดังสมการที่
(8) และสามารถยืนยันประสิทธิภาพของโครงข่าย ที่นำ
เสนอ คือ ค่าความไวต่ออุปกรณ์แอคทีฟหรือแพสซีฟที่มีผล
ต่อความถี่ตอบสนอง $S_x^{\omega_p}$ เมื่อ x คือ อุปกรณ์แอคทีฟหรือ
แพสซีฟแต่ละตัวสรุปได้เป็น $S_{1/R_{x1}}^{\omega_p} = 0$ (ไม่มีผลกระทบ),

$$S_{1/R_{x2}/R_{x3}}^{\omega_p} = -1 \text{ และ } S_C^{\omega_p} = -1$$

6. ผลการจำลองการทำงาน


โครงข่ายผ่านทุกความถี่อันดับหนึ่งรูปแบบกระแส ที่
ไม่ใช่ตัวต้านทานที่นำเสนอ สามารถยืนยันคุณสมบัติและ
ประสิทธิภาพได้ด้วยโปรแกรม PSpice ซึ่งขนาดของทราน
ซิสเตอร์ที่ใช้ดังตารางที่ 1 โดยใช้แบบจำลอง (Model) ของ
TSMC MOSIS 0.25 μm Level 3 ซึ่งออกแบบวงจร CMOS
MO-CCCIIs ตามรูปที่ 1 แรงดันไฟเลี้ยงของวงจรที่ ± 2 V
ตารางที่ 1 ค่า Aspect Ratio ของทรานซิสเตอร์ที่ใช้สำหรับ
(CMOS MO-CCCIIs)

Transistor	W (μm)	L (μm)
M ₁ , M ₃ , M ₇ , M ₁₁ , M ₁₃ , M ₁₅ , M ₁₇ , M ₁₉	5	0.5
M ₂ , M ₄ , M ₈ , M ₁₂ , M ₁₄ , M ₁₆ , M ₁₈	15	0.5
M ₅ , M ₉	2	0.5
M ₆ , M ₁₀	4	0.5




รูปที่ 6 การปรับค่าการตอบสนองทางเฟส จากการปรับค่า
กระแสไบอัส (I_B)

จากรูปที่ 6 ผลการจำลองหาคุณสมบัติ โครงข่ายผ่านทุกความถี่อันดับหนึ่งที่ไม่ตัวต้านทานจากการหาค่าของผลตอบสนองทางเฟส โดยการปรับค่าทางอิเล็กทรอนิกส์จากการปรับค่าของกระแสไบอัส ($I_{B1} = I_{B2} = I_{B3} = 100\mu A$, $10\mu A$ และ $2\mu A$) ตามลำดับ เมื่อตัวเก็บประจุขนาด 100 pF



รูปที่ 7 การปรับค่าเกน จากการปรับค่ากระแสไบอัส (I_{B1})

จากรูปที่ 7 จำลองหาคุณสมบัติของโครงข่ายผ่านทุกความถี่อันดับหนึ่งที่ไม่ตัวต้านทาน ซึ่งเป็นการปรับค่าเกนการขยายทางอิเล็กทรอนิกส์ ทำได้โดยการปรับค่ากระแสไบอัสของ CCCIIs เมื่อกำหนดให้ ($I_{B2} = I_{B3} = 100\mu A$) และ ($I_{B1} = 100\mu A$, $17.8\mu A$ และ $6.2\mu A$) ตัวเก็บประจุที่ใช้ขนาด 100 pF ซึ่งเกนการขยายที่ปรับได้มีค่าเป็น 1, 2 และ 4 ตามลำดับ ในการปรับค่าเกนการขยายทางอิเล็กทรอนิกส์ จะไม่มีผลกระทบต่อค่าการตอบสนองทางเฟสของวงจร




รูปที่ 8 เอาต์พุตของโครงข่าย เมื่อป้อนอินพุตเป็นรูปไซน์

จากรูปที่ 8 ป้อนสัญญาณอินพุตรูปไซน์ความถี่ 500 kHz $50\mu A_{pp}$ เข้าสู่โครงข่ายที่นำเสนอในรูปที่ 3 และกำหนดให้กระแสไบอัสของ CCCIIs ทั้งสามมีค่าเป็น $100\mu A$ ตัวเก็บประจุใช้ขนาด 100 pF ผลของการจำลองพบว่า เอาต์พุตของวงจรยังคงให้สัญญาณไซน์ความถี่ 500

kHz เช่นเดิม และมีเฟสนำหน้าอินพุตประมาณ 120 องศา ทั้งนี้การที่เฟสจะนำหน้า (leading) หรือล่าหลัง (lagging) ขึ้นอยู่กับการกำหนดขั้วของเอาต์พุตที่ CCCIIs ในตัวที่สาม

ในรูปที่ 9 เปลี่ยนค่าตัวเก็บประจุจาก 10 pF จนถึง 1000 pF พบว่าโครงข่ายที่นำเสนอ ยังสามารถให้ค่าความถี่ตอบสนองได้เป็นอย่างดีและสอดคล้องกับทฤษฎี ตามหลักการตั้งที่ได้กล่าวมาแล้วในช่วงต้นของบทความ



รูปที่ 9 ความถี่ตอบสนองเมื่อเปลี่ยนค่า C และ I_B ใหม่

7. บทสรุป

บทความนี้นำเสนอ โครงข่ายผ่านทุกความถี่อันดับหนึ่งรูปแบบกระแสที่ไม่ใช้ตัวต้านทาน อาศัยหลักการของวงจรทรานส์อิมพีแดนซ์และทรานส์คอนดักแตนซ์ สำหรับผลลัพธ์การตอบสนองแบบผ่านทุกความถี่ ซึ่งใช้ CCCIIs เป็นอุปกรณ์หลักของบทความ ทำให้ง่ายต่อการออกแบบโครงข่ายสามารถปรับ ค่าเกนการขยายทางอิเล็กทรอนิกส์จากการปรับกระแสไบอัสของ CCCIIs ซึ่งไม่มีผลกระทบต่อค่าความถี่ตอบสนอง จากการใช้ตัวเก็บประจุแบบต่อกราวด์และไม่ใช้ตัวต้านทาน จึงทำให้โครงข่ายที่นำเสนอเหมาะสมกับการนำไปสร้างเป็นวงจรรวมได้เป็นอย่างดี

8. เอกสารอ้างอิง

- [1] J. J. Chen, C. C. Chen, H. W. Tsao and S.I. Liu, "Current-mode oscillator using single current follower," Electron. Lett., Vol. 27, pp. 2056 - 2059, 1991.
- [2] A. R. Vazquez, B. L. Barranco, J. L. Huertas and E. S. Sinencio, "On the design of voltage-controlled

- sinusoidal oscillators using OTA's," *IEEE Trans Circuits Syst.*, Vol. 37, pp. 198-211, 1990.
- [3] N. Boutin, "Synthesis of oscillator circuits employing only one unity-gain amplifier," *Electron. Lett.*, Vol. 22, pp. 22-23, 1986.
- [4] R. Senani, "Simple sinusoidal oscillator using opamp compensation poles," *Electron. Lett.*, Vol. 29, pp. 452-453, 1993.
- [5] S. Maheshwari, "A new current mode current controlled all-pass section," *Journal of Circuits Systems and Computers*, Vol. 16(2), pp. 181-189, 2007.
- [6] J.W. Horng, "Current conveyors based all-pass filters and quadrature oscillators employing grounded capacitors and resistors," *Computer and Electrical Engineering.*, Vol. 31, pp. 81-92, 2005.
- [7] D.R. Bhaskar and R.Senani, "New current-conveyor based single resistance-controlled voltage-controlled oscillator employing grounded capacitors," *Electron. Lett.*, Vol. 29, pp. 612-614, 1993.
- [8] A. Toker, S. Ozoguz, O. Cicekoglu, C. Acar, "Current-mode all-pass filters using current differencing buffered amplifier and a new high-Q bandpass filter configuration," *IEEE Trans. Circuit and systems II.*, Vol. 47, pp. 949-54, 2000.
- [9] M.A. Ibrahim, H. Kuntman, O. Cicekoglu, "First-order all-pass filter canonical in the number of resistors and capacitors employing a single DDCC," *Journal of Circuits Syst. Signal Process.*, Vol. 22, pp. 525-36, 2003.
- [10] S. Maheshwari and I.A. KHAN, "Novel first-order current-mode all-pass sections using CCIII," *Active and Passive Elec.Comp.*, Vol. 27, pp. 111-117, 2004.
- [11] U. CAM, "A new transadmittance type first-order allpass filter employing single third generation current conveyor," *Analog Integrated Circuits and Signal Processing.*, Vol. 43, pp. 97-99, 2005.
- [12] M.A. Ibrahim, H. Kuntman, S. Ozcan, O. Suvak and O. Cicekoglu, "New first-order inverting-type second-generation current conveyor-based all-pass sections including canonical forms," *Electrical Engineering.*, Vol. 86, pp. 299-301, 2004
- [13] P. Prommee, K. Angkeaw, J. Chanwutitum and K. Dejhan, "Dual input all-pass networks using MO-OTA and its application," *Proc. of ECTI-CON.*, pp. 129-132, 2007.
- [14] E. Brunn, "CMOS high speed, high precision current conveyor and current-feedback amplifier structures," *Int. J. Electron.*, Vol. 74, pp. 93-100, 1993.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้