

การสร้างฮาร์ดแวร์ตัวประมวลผลการปรับเรียบผิวโดยใช้ FPGA

Hardware Implementation of Skin Smoothing on FPGA

นเรนทร์ อ่อนอินทร์

บัณฑิตศึกษา สาขาวิชาวิศวกรรมไฟฟ้า คณะวิศวกรรมศาสตร์ มหาวิทยาลัยเทคโนโลยีมหานคร

เอกรัฐ บุญญา

ภาควิชาวิศวกรรมไฟฟ้าและคอมพิวเตอร์ คณะวิศวกรรมศาสตร์ มหาวิทยาลัยเทคโนโลยีพระจอมเกล้าพระนครเหนือ

จักรกฤษ ตรีรกพาณิชย์

ภาควิชาวิศวกรรมโทรคมนาคม คณะวิศวกรรมศาสตร์ มหาวิทยาลัยเทคโนโลยีมหานคร

เผ่าศักดิ์ ศิริสุข

วิทยาลัยนานาชาติ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

บทคัดย่อ

บทความนี้นำเสนอการสร้างตัวประมวลผลของการปรับเรียบผิวโดยใช้ FPGA เทคนิคชนิดใหม่ของการกรองโดยใช้ทั้งการกรองเชิงพิสัยและการกรองแบบโดเมนเชิงพื้นที่ได้ถูกนำไปใช้ในการสร้างฮาร์ดแวร์ เราได้เลือกใช้เลขคณิตแบบจุดตรึงเป็นตัวปฏิบัติการในการสร้างฮาร์ดแวร์ของ FPGA เราได้ศึกษาผลกระทบของการเลือกใช้ความยาวค่าของตัวปฏิบัติการแบบจุดตรึงที่มีผลต่อประสิทธิภาพของการปรับเรียบผิวในรูปแบบของภาพหลังการกรองและค่าความผิดพลาดกำลังสองเฉลี่ย นอกจากนี้เราได้แสดงให้เห็นสถาปัตยกรรมสำหรับการสร้าง FPGA และทรัพยากรที่ใช้ในการสร้าง FPGA รวมถึงสมรรถนะหลังการสร้าง FPGA แล้ว

คำสำคัญ : เอฟพีจีเอ การปรับเรียบผิว ตัวกรองไม่เป็นเชิงเส้น

Abstract


In this paper, implementation of a processor for skin smoothing by using FPGA is presented. A new technique of filtering based on both of range and spatial-domain filtering is employed for hardware implementation. Fixed-point arithmetic is chosen as operator in hardware implementation of FPGA. We investigate the effect of chosen wordlength of fixed-point operations on the performance of skin smoothing in term of filtered image and mean square error. The designed architecture, resource utilization and performance of FPGA are shown.

Keywords : FPGA, Skin Smoothing, Nonlinear Filter

1. บทนำ

การประมวลผลสัญญาณดิจิทัลและการมองเห็นด้วยคอมพิวเตอร์ (computer vision) ได้รับความสนใจเพิ่มขึ้นอย่างต่อเนื่อง [1] เนื่องจากสามารถนำองค์ความรู้ไปประยุกต์ใช้ในงานด้านต่างๆ ได้หลากหลาย เช่น หุ่นยนต์

การควบคุมอัตโนมัติ การควบคุมคุณภาพของสินค้า และระบบรักษาความปลอดภัย การกำจัดสัญญาณรบกวนจากภาพโดยใช้ตัวกรอง (filter) เป็นหนึ่งในเทคนิคที่ใช้ในการประมวลผลสัญญาณ [2] การใช้ตัวกรองนั้นมีวัตถุประสงค์หลัก 2 ประการ คือการแยกสัญญาณรบกวน เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 1: ขั้นตอนการประมวลผลการปรับเรียบผิว

และการกู้คืนสัญญาณที่ถูกรบกวนขึ้น ในการใช้ตัวกรอง ในการประมวลผลภาพนั้นจะใช้เพื่อแยกสัญญาณรบกวน ออกจากภาพ ภาพที่ได้จะมีผิวเรียบสม่ำเสมอมากขึ้นใน ขณะที่ยังสามารถคงขอบของภาพได้

การใช้ตัวกรองแบบเกาส์เซียนเป็นเทคนิคที่ได้รับความนิยมเนื่องจากมีความง่ายในการนำไปใช้เป็นตัวกรอง ความถี่ต่ำผ่าน (low pass filter) ปรับเรียบภาพโดยไม่นำ การเปลี่ยนแปลงความหนาแน่นของผิวในภาพมาวิเคราะห์ ถึงแม้ตัวกรองแบบเกาส์เซียนจะดีในแง่ความง่ายในการ ออกแบบแต่ทั่วไปแล้วการใช้ตัวกรองแบบเกาส์เซียนนี้จะ ทำให้ภาพที่ได้หลังการปรับเรียบผิวจะมีความพรำมัวที่ ขอบ (edge) ของวัตถุ

การกรองแบบสองด้าน (bilateral filtering) ได้ถูก นำมาประยุกต์ใช้ในการประมวลผลภาพ การกรองนี้เป็น การกรองแบบไม่เชิงเส้นถูกนำเสนอโดย Tomasi และ Manduchi [3] ซึ่งเป็นการรวมการกรอง 2 แบบเข้าด้วยกัน นั่นคือ การกรองแบบพิสัย (range filtering) และการ กรองแบบ โดเมนเชิงพื้นที่ (spatial-domain filtering) การกรองชนิดนี้จะช่วยการปรับเรียบพื้นที่ผิวของภาพ โดย สามารถกรองสัญญาณรบกวนแบบเกาส์เซียนแต่ยัง สามารถรักษารูปร่างของขอบ จุดภาพ (pixel) จะถูกแทน ด้วยค่าเฉลี่ยที่ถูกถ่วงน้ำหนักของความหนาแน่นใน pixel ที่ใกล้เคียง พังก์ชันค่าถ่วงน้ำหนักจะถูกกำหนดให้ ราบเรียบในย่านที่มีความหนาแน่นใกล้เคียงกันขณะที่ยัง

สามารถรักษาขอบได้อย่างสมบูรณ์โดยถ่วงน้ำหนัก pixel ที่อยู่ใกล้กับจุดกึ่งกลางที่ถูกเลือกให้คล้ายกับจุดกึ่งกลาง

บทความนี้นำเสนอการสร้างตัวประมวลผลของการ ปรับเรียบผิวโดยใช้ FPGA การปรับเรียบผิวนี้นี้จะใช้ เทคนิคการกรองที่นำเสนอในบทความ [4] การออกแบบ ตัวปฏิบัติการ (operator) ในตัวประมวลผลนั้นจะเลือกใช้ เลขคณิตแบบจุดตาย (fixed-point arithmetic) โดยใน บทความนี้จะแสดงผลกระทบของการเลือกความยาวคำ (wordlength) นอกจากนี้เรายังจะแสดงโครงสร้างที่ ออกแบบสำหรับการปรับเรียบผิว โดยโครงสร้างที่ ออกแบบจะถูกสร้างเป็น FPGA โดยภาษาระดับสูง VHDL ในตอนที่ท้ายของบทความนี้เราจะแสดงทรัพยากร และสมรรถนะของตัวประมวลผลการปรับเรียบผิวหลัง การ FPGA แล้ว

2. การปรับเรียบผิวโดยใช้การตรวจสอบค่าสี

การปรับเรียบผิวด้วยเทคนิคที่นำเสนอในบทความ [4] เป็นการปรับปรุงเทคนิคการปรับเรียบผิวโดยใช้การกรอง แบบสองด้านให้เป็นการปรับเรียบผิวชนิดใหม่ ซึ่งเป็นการ ใช้ตัวกรองที่มีการกรองแบบพิสัยและการกรองแบบ โดเมนเชิงพื้นที่ เทคนิคนี้จะหาการกระจายตัวของค่าสีโดย ใช้ฮิสโตแกรม (histogram) 1 มิติและใช้ฟังก์ชันการ กรอง 2 ชนิด ชนิดที่ 1 ได้จากความสัมพันธ์ของการวัดจุด กึ่งกลางของกรอบภาพย่อยที่ถูกเลือก \bar{x} กับจุดใกล้เคียง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

และชนิดที่ 2 ได้จากความสัมพันธ์ของการวัดระยะห่างระหว่างการกระจายตัวของผิวที่จุดกึ่งกลาง z_i กับองค์ประกอบโครมิแนนซ์ ที่จุด ξ ของฮิสโทแกรม รูปที่ 1 แสดงแผนภาพของขั้นตอนการประมวลผลสัญญาณของการปรับเรียบผิวโดยใช้เทคนิคที่นำเสนอในบทความ [4] เอาต์พุต $h(\bar{x})$ ที่ได้จากการกรองภาพต้นฉบับ $f(\bar{x})$ สามารถอธิบายได้ด้วยสมการการสังวัตนาการ (convolution) 2 มิติ

$$h(\bar{x}) = k^{-1}(\bar{x}) \int_{-\infty}^{\infty} \int_{-\infty}^{\infty} f(\bar{\xi}) c(\bar{\xi}, \bar{x}) \gamma(\bar{\xi}, \bar{x}) d\bar{\xi} \quad (1)$$

เมื่อ $k^{-1}(\bar{x})$ คือค่าที่ใช้ในการทำให้เป็นบรรทัดฐาน (normalization) แทนด้วยสมการ

$$k(\bar{x}) = \int_{-\infty}^{\infty} \int_{-\infty}^{\infty} c(\bar{\xi}, \bar{x}) \gamma(\bar{\xi}, \bar{x}) d\bar{\xi} \quad (2)$$

เมื่อ $c(\bar{\xi}, \bar{x})$ เป็นฟังก์ชันที่ใกล้ที่สุด (closeness function) โดยวัดจากจุดกึ่งกลาง \bar{x} ในกรอบที่ถูกเลือกกับจุดใกล้เคียง $\bar{\xi}$ เป็นฟังก์ชันเกาส์เซียนดังแสดงในสมการ

$$c(\bar{\xi}, \bar{x}) = e^{-\frac{1}{2} \left(\frac{d(\bar{\xi}, \bar{x})}{\sigma_d} \right)^2} \quad (3)$$

เมื่อ $d(\bar{\xi}, \bar{x})$ เป็นระยะห่างยูคลิด (Euclidean distance) ระหว่าง $\bar{\xi}$ และ \bar{x} แทนด้วยสมการ

$$d(\bar{\xi}, \bar{x}) = d(\bar{\xi} - \bar{x}) = \|\bar{\xi} - \bar{x}\| \quad (4)$$

$\gamma(\bar{\xi}, \bar{x})$ เป็นฟังก์ชันการกรองแบบพิสัยของผิว ซึ่งกำหนดเป็นระยะห่างระหว่างการกระจายตัวของผิวที่จุดกึ่งกลาง z_i กับองค์ประกอบโครมิแนนซ์ (chrominance component) $a_{c_i}(f(\bar{\xi}))$ ที่จุด $\bar{\xi}$ ของฮิสโทแกรม 1 มิติ h_{c_i} ซึ่งใช้แสดงการกระจายตัวของพื้นผิว ฟังก์ชัน $\gamma(\bar{\xi}, \bar{x})$ แสดงในสมการ

$$\gamma(\bar{\xi}, \bar{x}) = e^{-\frac{1}{2} \left(\frac{\Xi(\bar{\xi}, \bar{x})}{\sigma_s} \right)^2} \quad (5)$$

เมื่อ

$$\Xi(\bar{\xi}, \bar{x}) = \frac{1}{N} \sum_{i=1}^N \frac{1}{hc_i(a_{c_i}(f(\bar{x})))} \|a_{c_i}(f(\bar{x})) - z_i\| \quad (6)$$

3. การศึกษาเลขคณิตจุดตรึงของการปรับเรียบผิว

การสร้างตัวประมวลผลของการปรับเรียบผิวที่แสดงในบทความนี้จะใช้เป็นการแทนเลขคณิตจุดตรึง (fixed-point arithmetic) หัวข้อนี้จะเป็นการศึกษาความยาวคำ (wordlength) ที่มีผลต่อประสิทธิภาพของการปรับเรียบผิว จากรูปที่ 1 เราจะทำการตัดบิต (truncation) ของข้อมูลที่ถูกใช้ในการประมวลผลในตำแหน่งต่างๆ ทั้งส่วนบิตใน (internal bit) และนอก (external bit) ให้มีความยาวคำที่เท่ากัน ดังแสดงเป็นวงจรตัดบิต (truncation circuit) ในตำแหน่งต่างๆดังรูป รูปที่ 2 แสดงภาพต้นฉบับที่จะใช้ในการปรับเรียบผิว สังเกตว่าระดับของสีในภาพจะมีความไม่สม่ำเสมอซึ่งเกิดจากสัญญาณรบกวน หลังการปรับเรียบผิวที่ใช้เทคนิคการกรองที่อธิบายข้างต้น ภาพที่ได้แสดงในรูปที่ 3 (ก) (ข) (ค) และ (ง) ที่ได้จากการเลขคณิตแบบจุดลอย จุดตาย 4 บิต 6 บิต และ 8 บิต ตามลำดับ จากภาพจะเห็นว่า การปรับเรียบผิวโดยใช้เลขคณิตแบบจุดลอยมีประสิทธิภาพดีสามารถลดสัญญาณรบกวนได้ดี ภาพที่ได้หลังการปรับเรียบมีผิวที่สม่ำเสมอ ในขณะที่ยังคงการปรับเรียบผิวที่ใช้เลขคณิตแบบจุดตายความยาวคำ 4 บิต ความผิดพลาดกำลังสองเฉลี่ย (mean square error หรือ MSE) เมื่อเทียบกับภาพที่ได้จากเลขคณิตแบบจุดลอยเท่ากับ -52.32 dB ผิวในภาพมีลักษณะไม่ราบเรียบเป็นช่องกว้าง เมื่อเพิ่มความยาวคำเป็น 6 บิต MSE เท่ากับ -80 dB ภาพมีความสม่ำเสมอมากขึ้น เมื่อเพิ่มความยาวคำเป็น 8 บิต MSE เท่ากับ -107 dB ผิวในภาพจะมีความสม่ำเสมอดีกว่าในกรณีอื่นๆ แต่เมื่อเทียบความแตกต่างระหว่างการใช้ความยาวคำ 6 บิตและ 8 บิตแล้วจะเห็นว่า MSE มีความต่างกันเพียงเล็กน้อยและเมื่อสังเกตจากรูปที่ 3 (ค) และ (ง) ภาพมีความใกล้เคียงกันมาก ดังนั้นเพื่อประหยัดทรัพยากรในการสร้างตัวประมวลผลการปรับเรียบผิวโดยใช้ FPGA นั้นจึงเลือกความยาวคำเพียง 6 บิต

นอกจากนี้เราได้ศึกษาเพิ่มเติมในกรณีที่เลือกภาพย่อขนาด 5x5 รูปที่ 4 แสดงภาพที่ได้หลังการปรับเรียบผิวใช้จุดตายความยาวคำ 8 บิตและภาพย่อขนาด 5x5 จากรูปสังเกตได้ว่าภาพจะมีความหยابมากกว่าเมื่อเลือกใช้ภาพย่อขนาด 3x3

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2: ภาพต้นฉบับที่จะใช้ในการปรับเรียบผิว



รูปที่ 3 (ข): จากจุดตายความยาวค่า 4 บิต




รูปที่ 3 (ค): จากการเลขคณิตแบบจุดลอย




รูปที่ 3 (ค): จากจุดตายความยาวค่า 6 บิต

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 3 (ง): จากจุดตายความยาวค่า 8 บิต




รูปที่ 4: ภาพที่ได้หลังการปรับเรียบผิวใช้จุดตายความยาวค่า 8 บิตและภาพย่อขนาด 5x5

4. สถาปัตยกรรมและการสร้าง FPGA สำหรับการปรับเรียบผิว




รูปที่ 5: โครงสร้างวงจรแปลงค่าสีจากโดเมน RGB ให้เป็นโดเมน HSV

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 6: โครงสร้างวงจรแปลงค่าสีจากโดเมน RGB ให้เป็นโดเมน CbCr



รูปที่ 7: โครงสร้างการการสังวัตนาการ 2 มิติ

จากรูปที่ 1 ที่แสดงขั้นตอนการประมวลผลของการปรับเรียบผิว ขั้นตอนนี้จะถูกใช้ในการออกแบบสถาปัตยกรรมสำหรับสร้าง FPGA โดยหลังการประมวลผลในแต่ละขั้นตอนจะมีวงจรตัดบิต รูปที่ 5 และ 6 แสดงโครงสร้างวงจรแปลงค่าสีจากโดเมน RGB ให้เป็นโดเมน HSV และ CbCr ตามลำดับ การแปลงค่าสีจากโดเมน RGB เป็น HSV [2] ดังแสดงในรูปที่ 5 นั้น วงจรจะประกอบด้วย วงจร บวก คูณ หาร และวงจรเปรียบเทียบ วงจรเปรียบเทียบใช้สำหรับเปรียบเทียบหาค่ามากที่สุดและน้อยที่สุดซึ่งจะใช้ในการปรับระดับค่าสีให้อยู่ในโดเมน HSV วงจรการแปลงค่าสีจากโดเมน RGB เป็น CbCr ประกอบด้วยวงจรคูณที่ใช้คูณค่าคงที่ และวงจรบวก ซึ่งเป็นการปรับระดับค่าสีให้อยู่ในโดเมน CbCr

ค่าสีที่ได้จากการแปลงส่วนหนึ่งจะถูกแบ่งเป็นภาพย่อยในบทความนี้เลือกใช้ภาพย่อยขนาด 3x3 โดยส่วนหนึ่งจะใช้ในการคำนวณระยะห่างขุคลิก โดยเกิดจากสมการที่ (4) ซึ่งสร้างเป็นวงจรบวกและคูณ เอาต์พุตที่ได้จะใช้ในการหาผลตอบสนองอิมพัลส์ของการกรองแบบเกาส์เซียน $c(\xi, \bar{x})$ บทความนี้จะเลือกใช้ตารางค้นหา (look-up table หรือ LUT) ในการสร้างวงจร

เราได้ออกแบบวงจรสำหรับการคำนวณหาฮิสโทแกรมสำหรับการคำนวณหาผลตอบสนองอิมพัลส์ของการกรองแบบพัสซีของผิว $\gamma(\xi, \bar{x})$ โดยใช้การเก็บข้อมูลค่าสีทั้งหมดไว้ใน RAM และมีวงจรมับ (counter) เพื่อนับค่าสีต่างๆ ค่าที่ได้หลังการนับจะถูกเก็บไว้ใน RAM อีกชุดเช่นเดียวกัน การเข้าอ่านและเขียน RAM รวมถึงการนับจำนวนค่าสีจะถูกควบคุมโดยตัวควบคุม (control unit) ตัวควบคุมนี้จะทำหน้าที่ควบคุมการคำนวณและการไหลของข้อมูลทั้งหมด ผลตอบสนองอิมพัลส์ของการกรองแบบพัสซีของผิว $\gamma(\xi, \bar{x})$ ที่ได้จะถูกคูณด้วยผลตอบสนองอิมพัลส์ของการกรองแบบเกาส์เซียน $c(\xi, \bar{x})$ เอาต์พุตที่ได้จะถูกใช้เป็นตัวกลาง (kernel) สำหรับการทำการสังวัตนาการ 2 มิติกับภาพที่ถูกตัดย่อยขนาด 3x3

รูปที่ 7 แสดงโครงสร้างการการสังวัตนาการ 2 มิติ ซึ่งจะถูกใช้ในการสร้าง FPGA ในลำดับถัดไป วงจรบัฟเฟอร์ (buffer) จะสร้างเป็นวงจรเข้าก่อนออกก่อน (first-in-first-out หรือ FIFO) โดยเป็นโครงสร้างของ BRAM ใน FPGA จากที่กล่าวในข้างต้นหลังการประมวลผลจะต้องมีวงจรถัดบิตเพื่อลดการซัทธิพยากรในการสร้าง FPGA จากรูปที่ 1 เอาต์พุตที่ได้หลังการ การสังวัตนาการ 2 มิติ จะถูกปรับเป็นบรรทัดฐาน ในที่นี้ใช้การปรับสเกลด้วยการเลื่อนบิต นั่นคือการคูณด้วย 2^s เมื่อ s คือจำนวนตำแหน่งของการเลื่อนบิต วงจรการเลื่อนบิตนี้ไม่ใช้ทรัพยากรในการสร้าง FPGA แต่อย่างใด

โครงสร้างของตัวประมวลผลการปรับเรียบผิวที่กล่าวในข้างต้นถูกนำไปสร้างโดยใช้ภาษาระดับสูง VHDL โดยอุปกรณ์เป้าหมายเป็น FPGA ยี่ห้อ Xilinx รุ่น Virtex2-Pro XC2VP30 ตารางที่ 1 แสดงตารางการใช้ทรัพยากรของตัว

ประมวลผลการปรับเรียบผิว ความถี่สูงสุดที่สามารถใช้ได้มีค่าเท่ากับ 205.02 MHz และใช้ทรัพยากร 1,146,340 เกท

ตารางที่ 1 การใช้ทรัพยากรสำหรับตัวประมวลผลการปรับเรียบผิว

สรุปการใช้อุปกรณ์	การใช้	เปอร์เซ็นต์ที่ใช้
Block RAMs	16	11%
MULT18X18s	20	14%
SLICES	867	6%
BUFGMUXs	1	6%
4 input LUTs	1,322	2%

5. สรุป

เราได้นำเสนอการสร้างตัวประมวลผลการปรับเรียบผิวโดยใช้ FPGA เทคนิคการปรับเรียบผิวที่เลือกใช้เป็นเทคนิคใหม่ที่น่าสนใจในบทความ [4] การออกแบบการประมวลผลจะใช้ตัวปฏิบัติการแบบจุดตายในการทดลองแสดงให้เห็นว่าการเลือกใช้ความยาวค่า 6 บิตเพียงพอสำหรับการปรับเรียบผิวของภาพได้เป็นอย่างดี การปรับเรียบผิวที่สร้างโดยสถาปัตยกรรมที่ออกแบบโดยใช้ FPGA ยี่ห้อ Xilinx รุ่น Virtex2-Pro XC2VP30 จะใช้ทรัพยากร 1,146,340 เกท และมีความถี่สูงสุดที่สามารถทำงานได้ที่ 205.02 MHz

6. เอกสารอ้างอิง

- [1] L. G. Shapiro, "Computer vision," Prentice Hall, NJ, 2001
- [2] R. C. Gonzalez and R. E. Woods, "Digital Image Processing Second Edition," Prentice Hal, London, 1997.
- [3] C. Tomasi and R. Manduchi, "Bilateral Filtering for Gray and Color Images," Proc. IEEE International Conference on Computer Vision, Bombay, India, pp. 839-846, 1998.
- [4] S. Srisuk, P. Sookvatana and A. Boonpoonga, "A Skin Smoothing Technique using Nonlinear Filtering," The 12th National Computer Science and Engineering Conference (NCSEC 2008), pp.105-110, Pattaya, Choburi, Thailand, Nov. 2008.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้