

วงจรสายพานกระแสยุคที่สองที่สามารถปรับค่าอัตราขยายกระแส ได้แบบใหม่โดยใช้เทคโนโลยีซีมอส

A New CMOS Second Generation Current Conveyor with Variable Current Gain

อภิษฐ์ ชนะสุข มนตรี คำเงิน กอบชัย เดชหาญ

สาขาวิชาวิศวกรรมโทรคมนาคม คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

บทคัดย่อ

บทความนี้นำเสนอเทคนิคใหม่ของการออกแบบวงจรสายพานกระแสยุคที่สองที่สามารถปรับค่าอัตราขยายกระแสได้ ไม่เหมือนกับวงจรสายพานกระแสยุคที่สองที่สามารถปรับค่าอัตราขยายกระแสได้ที่เคยนำเสนอมา อัตราขยายของวงจรสายพานกระแสที่นำเสนอสามารถปรับค่าได้ในแบบเชิงเส้นด้วยอัตราส่วนของกระแสไบอัสที่สร้างจากวงจรรายแบบ log-antilog ที่ใช้วงจร DDCC เป็นวงจรพื้นฐาน วงจรสายพานกระแสที่นำเสนอสามารถปรับค่าอัตราขยายได้กว้าง และเป็นวงจรที่มีความง่าย คุณสมบัติของวงจรที่นำเสนอสามารถยืนยันได้จากการจำลองการทำงานด้วยโปรแกรม PSPICE

คำสำคัญ : วงจรสายพานกระแส วงจร DDCC วงจรรายแบบ Log-antilog วงจรแอนาล็อก

Abstract

This paper presents a new technique to realize CMOS second generation current conveyor (CCII) with variable current gain. Unlike the previously reported CMOS-based CCII with variable current gain, the current gain of the proposed CCII can be tuned linearity by adjusting the ratio of the biasing currents which realizes by differential difference current conveyor-based log-antilog current gain amplifier. The proposed structure provides a wide tunable range and a simple circuitry. PSPICE simulation results are given to confirm the theoretical analysis.

Keywords : Current conveyor, DDCC, Log-antilog amplifier, Analog circuit

1. บทนำ

วงจรสายพานกระแสยุคที่สอง (CCII) สามารถนำมาประยุกต์ใช้งานได้มากมาย เนื่องจากวงจรมีแบนด์วิดท์กว้าง ความเป็นเชิงเส้นสูง และ พิสัยพลวัตกว้าง เมื่อเปรียบเทียบกับออปแอมป์ [1]-[2] ที่ผ่านมามีวิธีการต่างๆ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

มากมายในการออกแบบวงจร CCII นำเสนอใน [3]-[8] แต่อย่างไรก็ตาม วงจร CCII เหล่านี้จะมีอัตราขยายกระแสเท่ากับหนึ่งเท่านั้น สำหรับวงจรโมดกระแส วงจรสายพานกระแสที่ปรับค่าอัตราขยายกระแสได้มีความน่าสนใจกว่า ดังนั้นจึงได้มีการนำเสนอวงจรสายพานกระแสที่ปรับค่า

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


อัตราขยายกระแสได้นำเสนอไว้ใน [9]-[13] และได้มีการนำเอาวงจรสายพานกระแสที่ปรับค่าอัตราขยายกระแสได้เหล่านั้นมาประยุกต์ใช้งาน [14]-[17] ประโยชน์ของวงจรสายพานกระแสที่ปรับค่าอัตราขยายกระแสได้คือสามารถลดจำนวนของอุปกรณ์ทั้งพาสซีฟ และ แอ็กทีฟลงได้ แต่อย่างไรก็ตามโครงสร้างของวงจร CCII ใน [9]-[11] เหมาะสำหรับเทคโนโลยีไบโพลาร์เท่านั้น ในขณะที่โครงสร้างที่ใช้เทคโนโลยีซีมอสใน [12]-[13] ก่อนข้างมีความซับซ้อน นอกจากนี้อัตราขยายกระแสของวงจร CCII ใน [12]-[13] ไม่สามารถปรับค่าได้กว้างเพราะมีข้อจำกัดจากคุณสมบัติกำลังสองของมอสทรานซิสเตอร์ที่ทำงานในย่านอิ่มตัว

เมื่อเร็วๆ นี้ วงจรสายพานกระแสแบบใหม่ได้ถูกนำเสนอโดยมีชื่อว่าวงจร Differential Difference Current Conveyor (DDCC) [18] วงจรสายพานกระแสชนิดนี้ได้รวมเอาข้อดีของ วงจร CCII และ วงจร Differential Difference Amplifier (DDA) เข้าไว้ด้วยกัน ดังนั้นวงจรจึงสามารถทำการ บวก และ ลบ แรงดันได้โดยง่ายในขณะเดียวกันยังคงมีข้อดีของ CCII เช่นเดิม



ดังนั้นบทความนี้ นำเสนอวงจรสายพานกระแสยุคที่สองที่สามารถปรับอัตราขยายกระแสได้โดยใช้วงจร DDCC เป็นวงจรพื้นฐาน วงจรขยายกระแสที่ใช้เป็นวงจรขยายแบบ log-antilog ที่สร้างจากวงจร DDCC สองวงจรและไดโอดแปดตัว โครงสร้างของวงจรมีความง่ายไม่ซับซ้อน เหมาะสำหรับนำไปสร้างเป็นวงจรรวมด้วยเทคโนโลยีซีมอส สามารถปรับค่าอัตราขยายได้กว้างและเป็นเชิงเส้น การทำงานของวงจรที่นำเสนอสามารถแสดงได้โดยการจำลองการทำงานด้วยโปรแกรม PSPICE

2. วงจรขยาย log-antilog โดยใช้วงจร DDCC

สัญลักษณ์ทางไฟฟ้าวงจร DDCC แสดงได้ดังรูป 1 จากรูปวงจร DDCC มีอินพุตแรงดันสามอินพุต คือ Y_1 , Y_2 และ Y_3 ซึ่งอินพุตทั้งสามมีค่าอิมพีแดนซ์สูง ในขณะที่ขั้ว X เป็นอินพุตกระแสที่มีค่าอิมพีแดนซ์ต่ำ ส่วนที่ขั้ว Z จะเป็นเอาต์พุตกระแสที่มีค่าอิมพีแดนซ์สูง คุณสมบัติอินพุตและ เอาต์พุตของวงจร DDCC สามารถแสดงได้คือ



รูปที่ 1 สัญลักษณ์ทางไฟฟ้าของวงจร DDCC



รูปที่ 2 (ก) วงจรขยายแบบ log-antilog (ข) โครงสร้างของมอสไดโอด

$$\begin{pmatrix} V_X \\ I_{Y1} \\ I_{Y2} \\ I_{Y3} \\ I_Z \end{pmatrix} = \begin{pmatrix} 1 & -1 & 1 & 0 \\ 0 & 0 & 0 & 0 \\ 0 & 0 & 0 & 0 \\ 0 & 0 & 0 & 0 \\ 0 & 0 & 0 & \pm 1 \end{pmatrix} \begin{pmatrix} V_{Y1} \\ V_{Y2} \\ V_{Y3} \\ I_X \end{pmatrix} \quad (1)$$

วงจรขยายกระแส log-antilog แสดงได้ดังรูปที่ 2(ก) วงจรประกอบด้วยวงจร DDCC หนึ่งวงจร และ ไดโอดสี่ตัว การทำงานของวงจรสามารถอธิบายได้ดังนี้ เมื่อกระแส I_{in} , I_a และ I_b ถูกจ่ายให้กับวงจร กระแสเหล่านั้นจะเปลี่ยนเป็นแรงดันที่ตกคร่อมไดโอด D_1 , D_2 และ D_3 แรงดันที่ตกคร่อมไดโอดเหล่านั้นคือแรงดัน V_{Y1} , V_{Y2} และ V_{Y3} ของวงจร DDCC นั่นเอง โดยใช้คุณสมบัติกระแสและ แรงดันของไดโอด สามารถเขียนความสัมพันธ์ได้คือ

$$V_{Y1} = V_T \ln \left(\frac{I_{in}}{I_S} \right) \quad (2)$$

$$V_{Y2} = V_T \ln \left(\frac{I_b}{I_S} \right) \quad (3)$$

$$V_{Y3} = V_T \ln \left(\frac{I_a}{I_S} \right) \quad (4)$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


โดยที่ I_S คือกระแสอิ่มตัวไหลย้อนกลับ และ V_T คือแรงดันอุณหภูมิ จากสมการที่ (1) ค่าแรงดัน V_X จะเขียนได้คือ

$$V_X = V_T \ln\left(\frac{I_{in}}{I_S}\right) - V_T \ln\left(\frac{I_b}{I_S}\right) + V_T \ln\left(\frac{I_a}{I_S}\right) \quad (5)$$

สมมติว่าไดโอด D_1 , D_2 , D_3 และ D_4 มีคุณสมบัติเหมือนกันทุกประการ กระแสเอาต์พุตของวงจรในรูปที่ 1 สามารถกำหนดได้คือ

$$\frac{I_{out}}{I_{in}} = \frac{I_a}{I_b} \quad (6)$$

ดังนั้นจะสามารถแสดงได้ว่าอัตราขยายกระแส I_{out}/I_{in} ของวงจรคืออัตราส่วนของ I_a/I_b จากสมการนี้แสดงให้เห็นว่าสามารถปรับอัตราขยายได้ในแบบเชิงเส้นโดยการเปลี่ยนค่ากระแส I_a โดยกระแส I_b กำหนดให้คงที่ นอกจากนี้จะสังเกตได้ว่ากระแสเอาต์พุตของวงจรเป็นอิสระจากอุณหภูมิอีกด้วย รูปที่ 2 (ข) แสดงภาพตัดขวางของมอสทรานซิสเตอร์ที่สร้างบนเทคโนโลยีซีมอสที่ฐานรองชนิด P จากรูป PMOS จะถูกสร้างในบ่อของ n-well โดยมีไดโอด D_1 และ D_2 เป็นไดโอดแฝงที่อยู่ระหว่างฐานรองชนิด P และ ชาซอร์ส และ ชาแคเรน จากวงจรขยายกระแสแบบ log-antilog ในรูปที่ 2 (ก) ถ้าไดโอด D_1 ถึง D_4 เหล่านั้นถูกแทนด้วยไดโอดในรูปที่ 2 (ข) วงจรขยายกระแสแบบ log-antilog จะสามารถสร้างได้ด้วยเทคโนโลยีซีมอสทั้งหมด ซึ่งทำให้วงจรเหมาะกับการนำไปสร้างเป็นวงจรรวมมากยิ่งขึ้น




รูปที่ 3 วงจรสายพานกระแสยุคที่สองที่สามารถปรับค่าอัตราขยายกระแสได้

3. วงจรสายพานกระแสยุคที่สองที่สามารถปรับค่าอัตราขยายกระแสได้ที่น่าสนใจ

วงจรสายพานกระแสยุคที่สองที่สามารถปรับค่าอัตราขยายกระแสได้แสดงในรูปที่ 3 วงจรประกอบด้วยสองส่วน คือ วงจรตามแรงดันและวงจรตามกระแส และวงจรขยายกระแสแบบ log-antilog วงจรตามแรงดันและวงจรตามกระแสประกอบด้วยมอสทรานซิสเตอร์ M_1 ถึง M_{10} , I_{01} , I_{02} , I_{03} และ I_{04} โดย I_{01} และ I_{02} เป็นกระแสคงที่ที่ใช้สำหรับไบอัส M_1 ถึง M_4 มอสทรานซิสเตอร์ M_5 - M_6 , M_7 - M_8 และ M_9 - M_{10} เป็นวงจรส่วนประกอบที่ใช้ในการสะท้อนกระแส I_X (I_{X+} และ I_{X-}) ส่วนกระแส I_{03} และ I_{04} ใช้สำหรับชดเชยกระแสคงที่ I_{01} และ I_{02} วงจรที่น่าสนใจทำงานดังนี้ สมมติว่า M_1 ถึง M_4 มีคุณสมบัติเหมือนกันทุกประการ จะได้ความสัมพันธ์คือ $V_X = V_Y$ ซึ่งเป็นคุณสมบัติทั่วไปของวงจร CCII ถ้าการสะท้อนกระแสของวงจรสะท้อนกระแส M_5 - M_6 , M_7 - M_8 และ M_9 - M_{10} เป็นอุดมคติ และ กำหนดให้ $I_{01}=I_{02}=I_{03}=I_{04}$ จะได้ความสัมพันธ์คือ $I_{X+}=I_X$ เมื่อ $I_X > 0$ และ ความสัมพันธ์คือ $I_{X-}=I_X$ เมื่อ $I_X < 0$ กระแส I_{X+} และ I_{X-} นี้จะถูกขยายด้วยวงจรขยายแบบ log-antilog และ เอาต์พุตของวงจร log-antilog นี้จะเป็นเอาต์พุตของวงจรสายพานกระแสยุคที่สองที่สามารถปรับค่าอัตราขยายได้ ซึ่งคือ I_Z ของวงจรสายพานกระแสแน่นอน จากการทำงานของวงจรสายพานกระแสยุคที่สอง สามารถเขียนสมการได้ดังนี้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4 วงจร DDCC ที่สร้างด้วยเทคโนโลยีซีมอส

$$\begin{pmatrix} I_Y \\ V_X \\ I_Z \end{pmatrix} = \begin{pmatrix} 0 & 0 & 0 \\ 1 & 0 & 0 \\ 0 & \pm k & 0 \end{pmatrix} \begin{pmatrix} V_Y \\ I_X \\ V_Z \end{pmatrix} \quad (7)$$

อัตราขยายกระแสมีค่าเท่ากับ k ที่กำหนดได้คือ

$$k = \frac{I_a}{I_b} \quad (8)$$

นอกจากนี้จะเห็นได้ว่าค่าความต้านทานแฝงที่ขั้ว X ของวงจรรูปที่ 3 สามารถปรับค่าได้ด้วยกระแสไบอัส I_{o1} และ I_{o2} ดังนั้นวงจรในรูปที่ 3 ยังสามารถทำงานเป็นแบบวงจร CCII ที่ควบคุมด้วยกระแสได้อีกด้วยถ้าต้องการ รูปที่ 4 แสดงวงจร DDCC ที่สร้างด้วยด้วยเทคโนโลยีซีมอส [5] เอาท์พุทแบบลบสามารถทำได้โดยใช้วงจรกระแสสะท้อนต่อแบบไขว้สลับ ซึ่งวงจรในรูปที่ 4 นี้จะใช้ในการจำลองการทำงานในวงจรที่นำเสนอ

4. การจำลองการทำงาน

วงจรสายพานกระแสยุคที่สองที่สามารถปรับค่าอัตราขยายได้ที่นำเสนอจะถูกจำลองการทำงานด้วยโปรแกรม PSPICE โดยใช้วงจร DDCC ในรูปที่ 4 และ มอสไดโอดในรูปที่ 2 วงจรจะถูกจำลองการทำงานโดยใช้พารามิเตอร์เทคโนโลยีซีมอสขนาด 0.5 μm จาก MIETEC ค่า W/L ของทรานซิสเตอร์ในวงจรรูปที่ 3 แสดงได้ดังตารางที่ 1 ค่า W/L ของทรานซิสเตอร์ในวงจร DDCC และ มอสไดโอดแสดงได้ดังตารางที่ 2 แหล่งจ่ายแรงดัน $V_{DD} = -V_{SS} = 2.5 \text{ V}$ และแรงดันไบอัส $V_B = -1.7 \text{ V}$ กระแสไบอัส $I_{o1} = I_{o2} = 50 \mu\text{A}$ และ $I_{o3} = I_{o4} = 47 \mu\text{A}$ ดังนั้นไดโอด D_1 และ D_5 จะถูกไบอัสด้วยกระแส 3 μA ตลอดเวลาเพื่อปรับปรุงความเป็นเชิงเส้นของวงจรขยายกระแส log-antilog

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ตารางที่ 1 ค่า W/L ของทรานซิสเตอร์ที่ใช้ในวงจรรูปที่ 3


มอสทรานซิสเตอร์	W/L ($\mu\text{m}/\mu\text{m}$)
M_1-M_2, M_3-M_6	1.6/1
M_3-M_4, M_7-M_{10}	8/1

ตารางที่ 2 ค่า W/L ของทรานซิสเตอร์ที่ใช้กับวงจร DDCC และ มอสไดโอด [19]

มอสทรานซิสเตอร์	W/L ($\mu\text{m}/\mu\text{m}$)
M_1-M_4	1.6/1
M_5-M_6	8/1
M_7-M_8	20/1
M_9-M_{10}	29/1
$M_{11}-M_{12}$	90/1
D_1-D_4	1/1


ตารางที่ 3 ค่าพารามิเตอร์แฝงของวงจรที่นำเสนอ

พารามิเตอร์แฝง	ค่า
R_X, L_X	4.5 k Ω , 0.031 μH
R_Y, C_Y	490 M Ω , 0.037 pF
R_Z, C_Z	41.75 k Ω , 0.048 pF




รูปที่ 5 ผลการจำลองอัตราขยาย I_Z/I_X


รูปที่ 5 แสดงการถ่ายโอนกระแสจากขั้ว X ไปยังขั้ว Z ของวงจร CCII เมื่อกระแสไบอัส I_b มีค่าต่างๆ โดย $R_L=0$ และ $I_b=20 \mu\text{A}$ จากรูปเมื่อค่ากระแส I_b มีค่ามากกว่า 100 μA ค่าที่ได้จากการจำลองจะเริ่มห่างจากค่าทางทฤษฎี ซึ่งมีสาเหตุจากคุณสมบัติของกระแสและแรงดันของไดโอดที่ไม่สามารถเปลี่ยนกระแสเป็นแรงดันอย่างแม่นยำเมื่อ I_b มีค่ามากขึ้น



รูปที่ 6 ผลการตอบสนองความถี่ที่ขั้ว Z เมื่อ I_a มีค่า 20 80 500 และ 1,000 μA



รูปที่ 7 อัตราการขยาย k ในโดเมนเวลาเมื่อ I_a มีค่าต่างๆ



รูปที่ 8 ค่า THD ของวงจรเมื่อ I_a มีค่าต่างๆ

รูปที่ 6 แสดงผลตอบสนองความถี่การตามกระแส I_z/I_x เมื่อกระแสไบอัส I_a มีค่าเท่ากับ 20 80 500 และ 1,000 μA ตามลำดับ ที่ -3dB ค่าความถี่ของ I_z/I_x วัดได้มีค่าเท่ากับ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปเผยแพร่โดยไม่ได้รับอนุญาต

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

367 87 40 และ 14 MHz ตามลำดับ ส่วนที่ -3dB ของค่าความถี่ V_x/V_y วัดได้มีค่าเท่ากับ 10 GHz การวิเคราะห์หาค่าความเพี้ยนฮาร์โมนิกสักรวม (THD) ของวงจรสายพานกระแสที่นำเสนอ ทำได้โดยป้อนสัญญาณรูปคลื่นไซน์เข้าที่ขั้ว X แล้ววัดสัญญาณที่ขั้ว Z รูปที่ 7 แสดงสัญญาณในโดเมนเวลาเมื่อป้อนความถี่ 1 kHz ขนาด 1 $\mu\text{A}_{\text{peak}}$ และปรับค่า I_a มีค่าเท่ากับ 100 μA ($k=5$) และ 200 μA ($k=10$) จากรูปเมื่อ $k=5$ และ $k=10$ ค่า THD มีค่าเท่ากับ 0.014 % และ 1.7 % ตามลำดับ เมื่อทำการเพิ่มความถี่เป็น 1 MHz เปอร์เซ็นต์ THD ของวงจรเมื่อกระแส I_a ที่มีค่า 20 80 500 และ 1,000 μA แสดงได้ดังรูปที่ 8 จากรูปค่า THD จะเพิ่มขึ้นอย่างรวดเร็วเมื่อขนาดสัญญาณอินพุตมีค่ามากกว่า 6 μA_{pp} และสุดท้ายค่าพารามิเตอร์แฝงที่ขั้ว X Y และ Z ของวงจร CCII ที่นำเสนอแสดงได้ดังตารางที่ 3

5. สรุป

บทความนี้นำเสนอวงจรสายพานกระแสยุคที่สองที่สามารถปรับค่าอัตราขยายกระแสได้ คุณสมบัติขยายกระแสของวงจรจะใช้วงจรขยายแบบ log-antilog ที่สร้างจากวงจร DDCC และ จักรณโคโอดที่ได้จากมอส ดังนั้นวงจรจึงมีช่วงการปรับค่าอัตราขยายได้กว้าง และเหมาะสำหรับนำมาสร้างเป็นวงจรรวมด้วยเทคโนโลยีซิมอส ถึงแม้ว่าวงจรที่นำเสนอจะใช้อุปกรณ์ค่อนข้างมาก แต่ทั้งหมดสามารถสร้างได้ด้วยเทคโนโลยีซิมอส วงจรสายพานกระแสที่นำเสนอสามารถนำมาประยุกต์ใช้งานในการประมวลผลสัญญาณแบบแอนาล็อกได้เป็นอย่างดี

6. เอกสารอ้างอิง

- [1] W. Roberts, A. S. Sedra, "All-current-mode frequency selective circuits," Electronics Letters, vol. 25, pp. 759-761, 1989.
- [2] C. Toumazou, F. J. Lidgey, D. G. Haigh, Analog IC design: the current-mode approach, U.K.: Peregrinus, 1990.
- [3] A. S. Sedra, K. C. Smith, "A second-generation

- current-conveyor and its applications,” IEEE Transactions, vol. CT-17, pp. 132-134, 1970.
- [4] V. Surakamponorn, W. Riewruja, V. Kumwachara, K. Dejhan, “Accurate CMOS-based current conveyors,” IEEE Transactions on Instrumentation and Measurement, vol. 40, pp. 699-702, 1991.
- [5] H. O. Elwan, A. M. Soliman, “Novel CMOS differential voltage current conveyor and its applications,” IEE Proceeding of Circuits, Devices and System, vol. 144, pp. 195-200, 1997.
- [6] A. M. Ismail, A. M. Soliman, “Low-power CMOS current conveyor,” Electronics Letters, vol. 36, pp. 7-8, 2000.
- [7] A. A. El-Adawy, A. M. Soliman, H. O. Elwan, “A novel fully differential current conveyor and applications for analog VLSI,” IEEE Transactions on Circuits and Systems-II, vol. 47, pp. 306-313, 2000.
- [8] H. A. Alzاهر, H. O. Elwan, M. Ismail, “A CMOS fully balanced second-generation current conveyors,” IEEE Transactions on Circuits and Systems-II, vol. 50, pp. 278-287, 2003.
- [9] R. Senani, “Novel circuit implementation of current conveyors using OA and OTA,” Electronics Letters, 16, pp. 2-3, 1980.
- [10] A. Fabre, N. Mimeche, “Class A/AB second generation current conveyor with controlled current gain,” Electronics Letters, vol. 43, pp. 82-91, 1996.
- [11] U. Torteanchai, M. Kumngern, K. Dejhan, “Current-controlled CCDDCC with controlled current gain,” in Proceedings of 2011 IEEE International Conference on Computer Science and Automation Engineering (CSAE), China, 2011, pp. 568-571.
- [12] W. Surakamponorn, K. Kumwachara, “CMOS-based electronically tunable current conveyor,” Electronics Letters, vol. 28, pp. 1316-1317, 1992.
- [13] S. Minaei, O. K. Sayin, H. Kuntman, “A new CMOS electronically tunable current conveyor and its application to current-mode filters,” IEEE Transactions on Circuits and Systems-I, vol. 53, pp. 1448-1457, 2006.
- [14] P. Pawarangkoon, W. Kiranon, “Electronically tunable floating resistor,” International Journal of Electronics, vol. 91, pp. 665-673, 2004.
- [15] M. Kumngern, W. Jongchanavawat, K. Dejhan, “New electronically tunable current-mode universal biquad filter using translinear current conveyors,” International Journal of Electronics, vol. 97, pp. 511-523, 2010.
- [16] M. Kumngern, J. Chanwutitum, K. Dejhan, “Electronically tunable multiphase sinusoidal oscillator using translinear current conveyors,” Analog Integrated Circuits and Signal Processing, vol. 65, pp. 327-334, 2010.
- [17] M. Kumngern, J. Chanwutitum, K. Dejhan, “Fully integrated current-mode quadrature sinusoidal oscillator circuit,” in Proceedings of 2011 International Conference on Electrical Engineering and Informatics (ICEEI), Indonesia, 2011, pp. 1-4.
- [18] W. Chiu, S.-I. Liu, H.-W. Tsao, J.-J. Chen, “CMOS differential difference current conveyors and their applications,” IEE Proceeding-Circuits Devices and Systems, vol. 143, pp. 91-96, 1996.
- [19] U. Torteanchai, M. Kumngern, K. Dejhan, “A CMOS log-antilog current multiplier/divider circuit using DDCC,” in Proceedings of 2011 IEEE Region 10 Conference (TENCON 2011), Indonesia, 2011, pp. 634-637.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้