

การสังเคราะห์บล็อกแอกทีฟ CC-CDDCC และการประยุกต์ใช้

Realization of Active Building Block CC-CDDCC and Its Application

มนตรี สมดุลยกรก * พิชพันธ์ พรหมมี **

* สาขาวิชาวิศวกรรมไฟฟ้า คณะวิศวกรรมศาสตร์ มหาวิทยาลัยเทคโนโลยีราชมงคลธัญบุรี

** สาขาวิชาวิศวกรรมโทรคมนาคม คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

บทคัดย่อ

บทความนี้นำเสนอ การสังเคราะห์บล็อกแอกทีฟ CC-CDDCC ด้วยเทคโนโลยีซิมูเลชัน ซึ่งเป็นวงจรที่เหมาะสมต่อการประมวลผลสัญญาณทางอนาล็อก โดยค่าความต้านทานแฝงของบล็อกแอกทีฟที่พอร์ท n และ p ควบคุมโดยค่ากระแสไบอัสภายนอกที่สมพียงกัน เป็นผลให้ใช้บล็อกแอกทีฟจำนวนน้อยในการประยุกต์ใช้งาน การประยุกต์ใช้งานโดยนำบล็อกแอกทีฟที่นำเสนอหนึ่งตัวต่อร่วมกับตัวเก็บประจุแบบต่อกราวด์สองตัว ออกแบบเป็นวงจรกำเนิดสัญญาณแบบควอดเรเจอร์รูปแบบกระแส ซึ่งมีข้อดีดังนี้คือ ใช้อุปกรณ์แอกทีฟและพาสซีฟน้อย สามารถปรับค่าความถี่ของการออสซิลเลตได้ทางอิเล็กทรอนิกส์ด้วยการปรับค่ากระแสไบอัสและไม่มีผลกระทบต่อเงื่อนไขของการออสซิลเลต ใช้แรงดันไฟเลี้ยง $\pm 1.25V$ บริโภคพลังงานเพียง $5.75mW$ ไม่ใช้ตัวต้านทานภายนอกทำให้บล็อกแอกทีฟที่นำเสนอเหมาะกับการนำไปสร้างเป็นวงจรรวม คุณสมบัติทั้งหมดที่นำเสนอถูกจำลองการทำงานด้วยโปรแกรม PSpice พบว่าสอดคล้องกันกับทางทฤษฎี

คำสำคัญ: บล็อกแอกทีฟ CC-CDDCC, กำเนิดสัญญาณแบบควอดเรเจอร์, ปรับค่าได้ทางอิเล็กทรอนิกส์

Abstract

This paper proposed an active building block (ABB) realization named as Current-Controlled Current Duplicated Differencing Current Conveyor (CC-CDDCC) using CMOS technology. It is suitable for analog signal processing area. Its intrinsic resistance at n and at p terminals can be controlled by external balancing bias currents therefore only one ABB can be used for an application. An application employing only one ABB and two grounded capacitors are realized to current-mode quadrature oscillator. The proposed oscillator provides following advantages: low number of active and passive components and electronically tuned of frequency oscillation through bias currents without affecting the condition oscillator. The proposed oscillator uses $\pm 1.25V$ power supplies with $5.75mW$ power consumption. The simulations results are carried out by PSpice that agrees well with the theoretical expectations.

Keywords: Active Block CC-CDDCC, Quadrature Oscillator, Electronically Tuned

1. บทนำ

การออกแบบวงจรทางอนาล็อกด้วยบล็อกแอกทีฟมีการพัฒนาการมาอย่างต่อเนื่อง ซึ่งบล็อกแอกทีฟที่น่าสนใจหลายๆ วงจรถูกนำเสนอเช่น [1-6] เช่น วงจรขยายความนำ (OTA) [2] วงจรสายพานกระแสรุ่นที่สอง (CCII) [3] วงจรขยายความนำผลต่างกระแสอินพุทบัฟเฟอร์ (DBTA) [4] วงจรขยายความนำผลต่างกระแสอินพุท (CDTA) [5, 6] วงจรบัฟเฟอร์ผลต่างกระแสอินพุท (CDBA) [7] วงจรสายพานกระแสผลต่างแรงดันอินพุท (DVCC) [8] นอกจากนี้ได้นำบล็อกแอกทีฟมาประยุกต์ใช้เป็นวงจรถูกกำเนิดสัญญาณไซน์หลายเฟสจากวงจรกรองผ่านทุก

ความถี่ [9] ใช้อุปกรณ์พาสซีฟลอยตัวหรือต่อกราวด์มากไป [10-11] มีโครงสร้างซับซ้อนและปรับค่าไม่ได้ทางอิเล็กทรอนิกส์และใช้ตัวต้านทานต่อรวมในวงจรถูกกำเนิดสัญญาณ [12-13] สำหรับการใช้งานบล็อกแอกทีฟส่วนใหญ่ยังมีผลข้างเคียงจากค่าความต้านทานแฝงร่วมอยู่แต่อย่างไรก็ตามค่าความต้านทานแฝงนั้นสามารถใช้ให้เกิดประโยชน์ได้หลายวงจรเช่น CCCII, CCDDCC, CCCDTA และ CCCFTA [15-22] เป็นต้น ถึงแม้ว่า CCCDTA และ CCCFTA เป็นอุปกรณ์ที่ได้รับความสนใจจากการควบคุมค่าความต้านทานแฝง (R_p) และค่าทรานสคอนดักแตนซ์ (g_m) ก็ตาม แต่ยังคงยากที่จะควบคุมด้วยกระแสไบอัสที่

สมพงค์กัน เนื่องจากบล็อกแอกทีฟดังกล่าวมีโครงสร้างที่ต่างกันมากและการนำไปประยุกต์ใช้งานมีขีดจำกัดสำหรับการพัฒนาวงจรด้านอนาล็อกในอนาคต

บทความนี้นำเสนอ การสังเคราะห์และออกแบบบล็อกแอกทีฟใหม่ชื่อ (Current-Controlled Current Duplicated Differencing Current Conveyor: CC-CDDCC) โดยใช้เทคโนโลยีซีมอส ซึ่งบล็อกแอกทีฟตัวนี้เป็นอุปกรณ์รูปแบบกระแส สามารถทำงานในความถี่สูงได้ดี และใช้พลังงานต่ำ โดย CC-CDDCC จะพัฒนามาจาก CCCII ซึ่งเป็นที่ทราบดีว่ามีคุณสมบัติทั้งในด้าน Dynamic Range ที่กว้างกว่า OTA อีกทั้งยังสามารถปรับค่าความต้านทานแฝงยังทำได้อย่างมีประสิทธิภาพกว่าการปรับค่าทรานสคอนดักแตนซ์ด้วยกระแสไบอัสของ OTA เนื่องจากโครงสร้างของ OTA ที่เป็นแบบคูลิฟเฟอเรนเชียล ทำให้ย่านการทำงานอินพุตจะขึ้นอยู่กับกระแสไบอัส ทำให้ช่วงกระแสไบอัสต่ำๆ OTA จึงทำงานได้ไม่มีประสิทธิภาพ ซึ่งแตกต่างจาก CCCII จะทำงานในช่วงกระแสไบอัสต่ำได้ดีกว่า แต่อย่างไรก็ตามบล็อกแอกทีฟส่วนหนึ่งก็มี OTA เป็นส่วนประกอบอยู่เช่น CCCDTA และ CCCFTA แม้ว่าจะมีการใช้ความต้านทานแฝงในการปรับค่าอยู่ในส่วนหนึ่ง แต่การปรับค่าในส่วนที่สองจะเป็นการปรับค่าโดย OTA ทำให้การปรับค่าไม่สามารถสอดคล้องกัน ($R_x \neq 1/g_m$) ซึ่งเป็นข้อเสียในการปรับค่าเมื่อออกแบบเป็นวงจรอินดิคชันสอง เช่น วงจรกรองความถี่ หรือ วงจรกำเนิดสัญญาณ ข้อเสียนี้สามารถแก้ไขได้โดยทำให้การปรับค่าทั้งสองส่วนเป็นการปรับค่าจากค่าความต้านทานแฝงทั้งหมดโดยค่าความต้านทานแฝงสองตัวที่พอร์ทอินพุต คือ R_n และ R_p โดยสามารถควบคุมค่าความต้านทานแฝงได้จากการปรับค่ากระแสไบอัสสองตัวที่สอดคล้องกัน โดยมีคุณสมบัติเบื้องต้นคล้ายกับ CCCII แต่จะมีการเพิ่มในส่วนของเอาต์พุตกระแส ในแบบการสำเนากระแสอินพุต และ ค่าความแตกต่างกระแสอินพุต เพื่อยืนยันการทำงานนำบล็อกแอกทีฟที่นำเสนอเพียงหนึ่งตัว ต่อร่วมกับตัวเก็บประจุสองตัว เป็นวงจรถ่ายสัญญาณควอดเรเจอร์ (Quadrature Sinusoidal Oscillator: QSO) รูปแบบกระแส ซึ่งสามารถปรับค่าความถี่ได้ทางอิเล็กทรอนิกส์โดยไม่กระทบต่อเงื่อนไขการกำเนิดสัญญาณ และไม่ใช้ตัวต้านทานภายนอก

2. ทฤษฎีและหลักการ

2.1 หลักการของ CC-CDDCC ด้วยโครงสร้างของมอส

สัญลักษณ์ทางไฟฟ้าและวงจรสมมูลของบล็อกแอกทีฟ CC-CDDCC ที่นำเสนอ แสดงดังรูปที่ 1(ก) และ 1(ข) ตามลำดับ ซึ่งโครงสร้างประกอบด้วยอินพุตพอร์ทจำนวนสามพอร์ท คือ พอร์ท n ซึ่ง g_{m2} และ y ส่วนที่เอาต์พุตพอร์ท

จำนวนห้าพอร์ท คือ พอร์ท z , z_{d+} , z_{d-} , n_d และ p_d โดยที่ในทางอุดมคตินั้น เอาต์พุตพอร์ททั้งหมดจะมีค่าอิมพีแดนซ์สูง โดยที่อินพุตกระแสของทั้งสองพอร์ท คือ พอร์ท n และ p จะมีค่าของความต้านทานแฝงประกอบรวมอยู่ (R_n และ R_p) สามารถทำการปรับค่าความต้านทานแฝงได้จากการปรับค่าของกระแสไบอัส I_{Bn} และ I_{Bp} ตามลำดับ ส่วนพอร์ท y เป็นอินพุตพอร์ทแรงดันจะมีอิมพีแดนซ์สูง เอาต์พุตพอร์ท z จะเป็นผลต่างกันระหว่างกระแสของพอร์ท I_p และ I_n โดยมีการสำเนาผลของกระแสแบบบวกและลบไปที่พอร์ท z_{d+} และ z_{d-} ตามลำดับ ส่วนที่พอร์ท n_d และ p_d จะสำเนาผลกระแสมาจากพอร์ท n และ p ตามลำดับเช่นเดียวกัน รูปที่ 2 แสดงวงจร CC-CDDCC โดยสมการของค่าความต้านทานแฝงที่พอร์ท n มีค่าดังสมการที่ (1)


$$R_n \approx \frac{1}{g_{m2} + g_{m4}} \tag{1}$$

เมื่อ g_{mi} คือ ค่าทรานสคอนดักแตนซ์ของทรานซิสเตอร์ตัวที่ i และสมมติให้ทรานซิสเตอร์ M_2 และ M_4 มีค่าที่สมพงค์กันจึงทำให้ค่าของ $g_{m2} = g_{m4}$ ดังนั้นค่าของความต้านทานแฝงที่พอร์ท n สามารถเขียนสมการใหม่เป็น


$$R_n \approx \frac{1}{\sqrt{8\mu C_{ox}(W/L)I_{Bn}}} \tag{2}$$

ในทำนองเดียวกัน ค่าความต้านทานแฝงที่พอร์ท p คือ

$$R_p \approx \frac{1}{\sqrt{8\mu C_{ox}(W/L)I_{Bp}}} \tag{3}$$



(ก) สัญลักษณ์



(ข) วงจรสมมูล

รูปที่ 1 บล็อกแอกทีฟ CC-CDDCC ที่นำเสนอ โดยที่ μ , C_{ox} , W และ L คือ ค่าความคล่อง ค่าความจุของออกไซด์ ค่าความกว้างและค่าความยาวของทรานซิสเตอร์ตามลำดับที่ (M_2 และ M_4), (M_5 และ M_{11}) จากสมการที่ (2) และ (4) จะเห็นได้อย่างชัดเจนว่า ค่าความต้านทานแฝงที่

ไม่ผ่านการใด ๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

พอร์ที่ n และ p คือ (R_n และ R_p) สามารถที่จะปรับค่าความต้านทานแฝงได้จากการปรับค่ากระแสไบอัสที่ I_{Bn} และ I_{Bp} ได้ตามลำดับ และ กระแส i_n , i_p จะถูกลำเลียงผ่านวงจรสะท้อนกระแสชนิดบวกและลบ ทั้งในรูปแบบความแตกต่างกระแส และการสำเนากระแส เพื่อนำมาเป็นกระแสเอาต์พุตที่พอร์ตต่างๆ โดยมีทรานซิสเตอร์ M_{15} และ M_{16} เป็นทรานซิสเตอร์ชดเชยสมดุลการทำงานของวงจรสะท้อนกระแสด้านอินพุตและเอาต์พุต ความสัมพันธ์ของกระแสและแรงดันของบล็อกแอกทิฟ CC-CDDCC ที่นำเสนอสามารถเขียนให้อยู่ในรูปของสมการเมทริกซ์เป็นดังสมการที่ (4)

$$\begin{pmatrix} I_y \\ V_p \\ V_n \\ I_{z,zd+} \\ I_{zd-} \\ I_{pd} \\ I_{nd} \end{pmatrix} = \begin{pmatrix} 0 & 0 & 0 & 0 & 0 & 0 & 0 \\ 1 & R_p & 0 & 0 & 0 & 0 & 0 \\ 1 & 0 & R_n & 0 & 0 & 0 & 0 \\ 0 & 1 & -1 & 0 & 0 & 0 & 0 \\ 0 & -1 & 1 & 0 & 0 & 0 & 0 \\ 0 & 0 & 1 & 0 & 0 & 0 & 0 \\ 0 & 0 & 1 & 0 & 0 & 0 & 0 \end{pmatrix} \begin{pmatrix} V_y \\ I_p \\ I_n \\ V_{z,zd+} \\ V_{zd-} \\ V_{pd} \\ V_{nd} \end{pmatrix} \quad (4)$$

2.2 การกำเนิดสัญญาณไซน์ด้วยโพลีโนเมียลอันดับสอง

การกำเนิดสัญญาณไซน์ด้วยโพลีโนเมียลอันดับสอง เป็นหลักการกำเนิดสัญญาณไซน์แบบพื้นฐานซึ่งออกแบบโดยใช้สมการโพลีโนเมียลอันดับสอง สามารถเขียนในรูปของสมการเชิงลาปลาซได้ดังสมการที่ (5)


$$1 - LG = \frac{N(s)}{D(s)} = 0 = \frac{a_0 s^2 + a_1 s + a_2}{b_0 s^2 + b_1 s + b_2} \quad (5)$$

เมื่อ $N(s)$ และ $D(s)$ คือ โพลีโนเมียลเศษและโพลีโนเมียลส่วน ตามลำดับ และเนื่องจากสมการที่ (5) เป็นสมการโพลีโนเมียลอันดับสองซึ่งมีนัยสำคัญที่ $N(s)$ เมื่อแทนค่าตัวแปร $s = j\omega$ ลงในสมการที่ (5) และเขียนสมการใหม่เป็น

$$N(s) = 0 = -a_0 \omega_0^2 + j\omega_0 a_1 + a_2 \quad (6)$$

หรือ
$$0 = -\omega_0^2 + \frac{j\omega_0 a_1}{a_0} + \frac{a_2}{a_0} \quad (7)$$

ในสมการที่ (6) เงื่อนไขวงจรจะกำเนิดสัญญาณได้ คือ




รูปที่ 2 บล็อกแอกทิฟ CC-CDDCC ด้วยโครงสร้างของมอสที่นำเสนอ

$$a_1 = 0 \quad (7)$$

และความถี่ที่กำเนิดได้มีค่าเป็น

$$\omega_0^2 = \frac{a_2}{a_0} \quad (8)$$



รูปที่ 3 การประยุกต์ใช้งานเป็นวงจรกำเนิดสัญญาณแบบควอดเรเจอร์รูปแบบกระแสที่นำเสนอ

3. การประยุกต์ใช้งาน CC-CDDCC เป็นวงจรกำเนิดสัญญาณแบบควอดเรเจอร์

การประยุกต์ใช้งานเป็นวงจรกำเนิดสัญญาณแบบควอดเรเจอร์รูปแบบกระแส สามารถสร้างขึ้นได้โดยออกแบบวงจรให้เป็นฟังก์ชันของตัวกรองแถบความถี่ผ่านอันดับสองด้วยบล็อกแอกทิฟหนึ่งตัวและตัวเก็บประจุต่อกราวด์สองตัว ดังรูปที่ 3 ซึ่งฟังก์ชันถ่ายโอนกระแสในรูปฟังก์ชันตัวกรองอันดับสองรูปเปิดคือ

$$\frac{i_B}{i_A} = \frac{\frac{s}{R_p C_1}}{s^2 + s \left(\frac{1}{R_n C_2} - \frac{1}{R_p C_2} + \frac{1}{R_p C_1} \right) + \frac{1}{R_n R_p C_1 C_2}} \quad (9)$$

และด้วยหลักการหัวข้อที่ 2 วงจรจะสามารถกำเนิดสัญญาณไซน์ได้เพียงทำการรูปเอาต์พุต B มาเป็นอินพุต A ทำให้ฟังก์ชันคุณสมบัติอันดับสองรูปปิด คือ

$$\frac{s}{R_p C_1} = s^2 + s \left(\frac{1}{R_n C_2} - \frac{1}{R_p C_2} + \frac{1}{R_p C_1} \right) + \frac{1}{R_n R_p C_1 C_2} \quad (10)$$


จากสมการที่ (11) เงื่อนไขการออสซิลเลต (Condition Oscillation: CO) และค่าความถี่การออสซิลเลต (Frequency Oscillation: FO) มีค่าดังสมการที่ (11) - (12) คือ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

CO: $R_n = R_p$ (11)

FO: $\omega_0 = \sqrt{\frac{1}{R_p R_n C_1 C_2}}$ (12)

ในสมการที่ (12) - (13) จะเห็นว่าค่าความถี่การอสซิลเลตสามารถปรับค่าได้ทางอิเล็กทรอนิกส์โดยทำการปรับได้จากค่ากระแสไบอัสของ R_n และ R_p ซึ่งไม่มีผลกระทบใดๆ ต่อเงื่อนไขของการอสซิลเลต และ จากรูปที่ 3 ยังพบว่า $i_{nd} = \frac{V_{C1}}{R_p} = \frac{i_{zd}}{sC_1 R_p}$ ซึ่งก็หมายถึงกระแส i_{nd} และ i_{zd} ต่างเฟสกัน 90 องศา



รูปที่ 4 CC-CDDCC ไม่กรณีไม่เป็นอุดมคติ

4. การวิเคราะห์คุณสมบัติของวงจร

ในรูปที่ 4 คือ วงจรสมมูลที่ใช้สำหรับการวิเคราะห์พฤติกรรมที่เกิดจากความไม่เป็นอุดมคติของบล็อกแยกที่พบจากรูปที่ 1 ส่วนใหญ่จะมีผลกระทบต่อค่าความผิดพลาดจากการส่งผ่านกระแสที่พอร์ตต่างๆ เป็นผลมาจากพารามิเตอร์ของความต้านทานแฝงและค่าความจุแฝงคือ (R_y, C_y และ R_z, C_z) ที่พอร์ต y และ z ไปยังกราวด์จะเห็นว่ามีอิทธิพลจากความไม่เป็นอุดมคติเกิดจากการส่งผ่านแรงดันและกระแสที่ผิดพลาดจากบล็อกแยกที่พบ โดยค่าความผิดพลาดจากการส่งผ่านกระแสที่พอร์ต p ไปยังพอร์ต z และ pd เป็น $\alpha_p = 1 - \epsilon_p, |\epsilon_p| \ll 1$ และค่าความผิดพลาดจากการส่งผ่านกระแสจากพอร์ต n ไปยังพอร์ต z และ nd เป็น $\alpha_n = 1 - \epsilon_n, |\epsilon_n| \ll 1$ ส่วนค่าความผิดพลาดในการส่งผ่านแรงดันที่เกิดขึ้นที่พอร์ต y ไปยังพอร์ต n และ p เป็น $\beta = 1 - \epsilon_y, |\epsilon_y| \ll 1$ เมื่อวิเคราะห์คุณสมบัติบล็อกแยกที่พบเชิงไม่เป็นอุดมคติและไม่คิดค่าพารามิเตอร์ของความต้านทานแฝงที่พอร์ตต่างๆ คือ nd, pd, y และ z เนื่องจากมีค่าสูงมากๆ จากรูปที่ 3 สามารถเขียนสมการถ่ายโอนกระแสจากสมการที่ (10) ใหม่เป็น

$$s\left(\frac{\alpha_p}{R_p C_1'}\right) = s^2 + s\left(\frac{\beta\alpha_n}{R_n C_2'} - \frac{\beta\alpha_p}{R_p C_2'} + \frac{1}{R_p C_1'}\right) + \frac{\beta\alpha_n}{R_n R_p C_1' C_2'} \quad (13)$$

โดยที่ $C_1' = C_1 + C_c$ และ $C_2' = C_2 + C_y + C_z$ และเงื่อนไขของการอสซิลเลตและความถี่การอสซิลเลตสำหรับการวิเคราะห์คุณสมบัติของวงจรที่ไม่เป็นอุดมคติมีค่าเป็น

CO: $\frac{\beta\alpha_n}{R_n C_2'} - \frac{\beta\alpha_p}{R_p C_2'} + \frac{1}{R_p C_1'} - \frac{\alpha_p}{R_p C_1'} = 0$ (14)

FO: $\omega_{0n} = \frac{\beta\alpha_n}{R_n R_p C_1' C_2'}$ (15)


จากสมการที่ (14) - (15) เห็นได้ว่า C_1 และ C_2 ได้รับอิทธิพลจากพารามิเตอร์ความจุแฝงรวมทั้งความต้านทานแฝงที่พอร์ต n และ p คือ (R_n และ R_p) ด้วยเช่นกัน ซึ่งมีผลกระทบต่อเงื่อนไขการอสซิลเลตและความถี่การอสซิลเลตอยู่บ้างจากการส่งผ่านแรงดันและกระแสที่ผิดพลาดเพื่อที่จะลดผลกระทบลง สามารถทำได้โดยใช้วงจรใส่ที่อินพุตแบบที่ยืดตรงสูง และ กำหนดเงื่อนไข $C_1 \gg C_z, C_2 \gg C_y + C_z$ เพื่อหลีกเลี่ยงผลกระทบของตัวเก็บประจุแฝง C_1 และ C_2 ควรใช้ค่า ≥ 30 pF

ตารางที่ 1 Aspect Ratio ของทรานซิสเตอร์

Transistor	W(μm)	L(μm)
M1, M2, M9, M10, M15	5	0.35
M3, M4, M11, M12, M16	8	0.35
All PMOS	30	0.5
All NMOS	10	0.5

5. ผลจำลองการทำงานของ CC-CDDCC และการประยุกต์ใช้งานเป็นวงจรกำเนิดสัญญาณ

เพื่อยืนยันการทำงานของบล็อกแยกที่พบ CMOS CC-CDDCC รูปที่ 2 และการประยุกต์ใช้เป็นวงจรกำเนิดสัญญาณไซน์แบบควอดเรเจอร์ ดังรูปที่ 3 ถูกตรวจสอบคุณสมบัติและประสิทธิภาพของการทำงานด้วยโปรแกรม PSpice โดยขนาดของทรานซิสเตอร์ที่ใช้ดังตารางที่ 1 และใช้ Model TSMC MOSIS 0.25 μm [14] โดยแรงดันไฟเลี้ยงของกำหนดให้ $V_{DD} = -V_{SS} = 1.25V$





รูปที่ 5 ค่าความต้านทานแฝงที่พอร์ต p เมื่อปรับค่า I_{Bp}

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ตารางที่ 2 การเปรียบเทียบวงจรกำเนิดสัญญาณที่นำเสนอกับงานวิจัยในอดีต

QSO	No. of active devices	Use of Resistors	Electronic tuning method of FO	Power supply	THD
[10]	2 CDTA	2 + 2 (Floating and Grounded)	no	NA	1% @1MHz
[11]	1 CDTA	1 (Floating)	g_m with R	NA	0.16% @1.2MHz
[12]	1 FDCCII	3 (Grounded)	no	$\pm 2.5V$	2.76% @825kHz
[13]	3 CCII	3 (Grounded)	no	$\pm 12V$	NA
[15]	2 CDBA	3 (Floating)	no	$\pm 5V$	1.1% @16kHz
[16]	2 FB-VDBA	2 (Floating)	no	$\pm 5V$	0.3% @1.3MHz
[17]	1 CCCDTA	1 (Grounded)	g_m with R_p	$\pm 1.5V$	0.7% @1.2MHz
[18]	1 CCCDTA and 1 OTA	No	g_m with R_p	$\pm 1.5V$	1.5% @1.2MHz
[19]	1 CCCDTA	No	g_m with R_p	$\pm 2.5V$	3% @1MHz
[20]	3 CCCII	No	R_x with R_x	$\pm 1.25V$	1.24% @1.2MHz
[21]	2 CDBA	1 (Grounded)	g_m with R_f	$\pm 2.5V$	2.7% @1.14MHz
[22]	2 CCCFTA	No	g_m with R_f	NA	5% @1MHz
Proposed	1 CC-CDDCC	No	R_p with R_n	$\pm 1.25V$	1.87% @12.2MHz


ผลจำลองคุณสมบัติบล็อกแอกทิฟที่นำเสนอ ในรูปที่ 5 เป็นค่าความต้านทานแฝงที่พอร์ท p คือ (R_p) เมื่อปรับค่ากระแสไบอัส I_{Bp} ตั้งแต่ 0.01-100 μA โดย R_p ที่ได้มีค่า 43.7k Ω , 13.8k Ω , 4.37k Ω , 1.38k Ω และ 437 Ω ตามลำดับ ส่วนในรูปที่ 6 เป็นความถี่ตอบสนองจากการส่งผ่านกระแสที่พอร์ท I_{pd}/I_p , I_{zd+}/I_p และ I_{zd-}/I_p เมื่อปรับกระแสไบอัส $I_{Bp}=I_{Bn}=100\mu A$ ความถี่ตอบสนองของ I_{zd+}/I_p และ I_{zd-}/I_p มีค่า 1.1GHz ส่วนของ I_{pd}/I_p มีค่า 944MHz ตามลำดับ

รูปที่ 6 ผลตอบสนองความถี่ที่ I_{pd} , I_{zd+} , I_{zd-} เมื่อปรับค่า I_p 

รูปที่ 7 เอาท์พุทการกำเนิดสัญญาณไซน์รูปแบบกระแส

การทดสอบคุณสมบัติของการประยุกต์ใช้งานเป็นวงจรกำเนิดสัญญาณแบบควอดเรเจอร์รูปแบบกระแส ดังรูปที่ 7 โดยกำหนดให้ $C_1=C_2=30pF$ และปรับค่า R_p และ R_n เท่ากับ $R_p=435.935\Omega$ ($I_{Bp}=100.5\mu A$) และ $R_n=437.02\Omega$ ($I_{Bn}=100$

μA) ผลการจำลองพบว่า วงจรจะกำเนิดสัญญาณที่มีความถี่ $f = 12.203MHz$ เปรียบเทียบกับการคำนวณได้ที่ความถี่ $f = 12.139MHz$ ส่วนรูปที่ 8 เป็นสเปกตรัมของรูปที่ 7 พบว่าความถี่ขึ้นทางฮาร์โมนิกรวมที่สัญญาณ I_{o1} และ I_{o2} มีค่าอยู่ประมาณ 2.33% และ 1.87% ตามลำดับ



รูปที่ 8 สเปกตรัมของเอาท์พุทการกำเนิดสัญญาณไซน์

จากตารางที่ 2 เมื่อพิจารณาเปรียบเทียบกับวงจรกำเนิดสัญญาณแบบควอดเรเจอร์ในอดีตพบว่า ในงานวิจัยบางส่วนมีการใช้ความต้านทาน และ มีบางส่วนเป็นแบบลอยตัว ซึ่งการออกแบบเป็นวงจรรวมต้องใช้พื้นที่ Die Area ขนาดใหญ่ และ บางวงจรก็ยังคงใช้อุปกรณ์แอกทิฟจำนวนมากซึ่งก็หมายถึงการสิ้นเปลืองพลังงานที่สูงกว่า ที่สำคัญคือ การปรับค่าความถี่ของการกำเนิดสัญญาณนั้นทำได้โดยการปรับค่าทรานสคอนดักแตนซ์ และ ค่าความต้านทานแฝงทั้งสองส่วนด้วยกระแสไบอัส (ในทางปฏิบัติค่าทั้งสองจะไม่เท่ากัน) ทำให้การปรับค่าความถี่ทางอิเล็กทรอนิกส์ไม่มีประสิทธิภาพ และ ในบางวงจรก็ยังไม่ให้สัญญาณเอาต์พุทที่มีแอมพลิจูดไม่เท่ากันอีกด้วย โดยทั้งนี้หลักการออกแบบของอุปกรณ์แอกทิฟที่นำเสนอนี้ ได้พัฒนามาจาก CCCII ที่มีอินพุทกระแสสองพอร์ท การปรับค่าความถี่ของการกำเนิดสัญญาณจะทำได้จากการปรับค่าความต้านทานแฝงที่มีค่าเท่ากัน ($R_n=R_p$) ซึ่งทำได้ง่าย

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ในทางปฏิบัติ และ มี THD ก่อนข้างต่ำที่ความถี่สูงมากกว่า 12 MHz และ ใช้แรงดันไฟเลี้ยงที่ต่ำ $\pm 1.25V$

6. บทสรุป

บทความนี้นำเสนอ การสังเคราะห์บล็อกแอกทีฟ CC-CDDCC ด้วยเทคโนโลยีซิมอส โดยค่าความต้านทานแฝงของบล็อกแอกทีฟที่พอร์ทอินพุตถูกควบคุมจากค่ากระแสไบอัสภายนอกที่สมพ่วงกันและมีการนำบล็อกแอกทีฟไปประยุกต์ใช้งานเป็นวงจรกำเนิดสัญญาณแบบควอดเรเจอร์รูปแบบกระแส ซึ่งวงจรสามารถปรับค่าความถี่การอสซิลเลตได้ทางอิเล็กทรอนิกส์จากการปรับค่ากระแสไบอัสโดยไม่มีผลกระทบกับเงื่อนไขของการอสซิลเลต มีค่าความเพี้ยนฮาร์โมนิรวมประมาณ 1.87% การที่ไม่ใช้ตัวต้านทานภายนอกทำให้บล็อกแอกทีฟที่นำเสนอเหมาะที่จะสร้างเป็นวงจรรวมโดยสอดคล้องตามทฤษฎีที่นำเสนอ

7. กิตติกรรมประกาศ

ผู้เขียน (montri.som@rmutr.ac.th) ขอขอบคุณมหาวิทยาลัยเทคโนโลยีราชมงคลรัตนโกสินทร์ พื้นที่สาขาศาสนา ที่สนับสนุนการวิจัยในบทความวิจัยนี้

8. เอกสารอ้างอิง

- [1] D. Biolek, R. Senani, V. Biolkova, Z. Kolka, "Active elements for analog signal processing: classification, review, and new proposals," *Radioengineering*, Vol.17, No.4, pp.15-32, 2008.
- [2] P. Prommee, T. Pattanatadapong, "Realization of Tunable Pole-Q Current-Mode OTA-C Universal Filter," *Circuits System and Signal Processing*, Vol.29, No.25, pp.913-924, 2010.
- [3] A. Sedra, K.C. Smith, "A second generation current conveyor and its application," *IEEE Transaction on Circuit Theory*, Vol.17, No.1, pp.132-134, 1970.
- [4] N. Herencsar, J. Koton, K. Vrba, I. Lattenberg, "New voltage-mode universal filter and sinusoidal oscillator using only single DBTA," *International Journal of Electronics*, Vol.97, No.4, pp.365-379, 2010.
- [5] D. Biolek, "CDTA-Building Block for Current-Mode Analog Signal Processing," *Proc ECCTD'03*, Krakow, Poland, pp.397-400, 2003.
- [6] A. Lahiri, A. Chowdhurya, "A novel first-order current-mode all-pass filter using CDTA," *Radioengineering*, Vol.18, No.3, pp.300-305, 2009.
- [7] C. Acar, S. Ozoguz, "A new versatile building block: current differencing buffer amplifier suitable for analog signal processing filter," *Microelectron. J.* Vol.30, No.2, pp.157-160, 1999.
- [8] H. O. Elwan and A. M. Soliman, "Novel CMOS differential voltage current conveyor and its applications," *Proc. IEE.—Circuits Devices Syst.*, Vol.144, No.3, pp.195-200, Jun.1997.
- [9] W. Jaikla, P. Prommee, "Electronically tunable current-mode multiphase sinusoidal oscillator employing CCCDTA-based allpass filters with only grounded passive elements," *Radioengineering*, Vol. 20, No.3, pp.594-599, 2011.
- [10] A. Ü. Keskin, D. Biolek, "Current mode quadrature oscillator using current differencing transconductance amplifiers (CDTA)," *IEE Proc.-Circuits Devices Syst.*, Vol.153, No.3, pp.214-218, 2006.
- [11] W. Jaikla, M. Siripruchyanun, J. Bajer, D. Biolek, "A Simple Current-mode Quadrature Oscillator Using Single CDTA," *Radioengineering*, Vol.17, pp.33-40, 2008.
- [12] J. W. Horng, C. L. Hou, C. M. Chang, H. P. Chou, C. T. Lin, Y. H. Wen, "Quadrature Oscillators with Grounded Capacitors and Resistors Using FDCCIIs," *ETRI Journal*, Vol.28, No.4, pp.486-494, 2006.
- [13] J. W. Horng, "Current conveyors based allpass filters and quadrature oscillators employing grounded capacitors and resistors," *Computers and Electrical Engineering*, Vol.31, pp.81-92, 2005.
- [14] P. Prommee, K. Angkeaw, M. Somdunyakanok and K. Dejhan, "CMOS-based near zero-offset multiple inputs max-min circuits and its applications," *Analog Integrated Circuits and Signal Processing*, Vol.61, No.1, pp.93-105, 2009.
- [15] D. Prasertsom and W. Tangsrirat, "CDBA-based sinusoidal quadrature oscillator with current controlled amplitude," *International Symposium on Communications and Information Technologies (ISCIT)*, pp. ,26-29 Oct. 2010.
- [16] J. Bajer, D. Biolek, V. Biolkova and Z. Kolka, "Voltage-Mode Balanced-Outputs Quadrature Oscillator Using FB-VDBAs," *International Conference on Microelectronics (ICM) 2010*, pp. 491 - 494, 19-22 Dec. 2010.
- [17] J. K. Pathak, A. K. Singh and R. Senani, "Systematic realisation of quadrature oscillators using current differencing buffered amplifiers," *IET Circuits, Devices & Systems*, Vol. 5, No. 3, pp. 203-211, 2011.
- [18] M. Kumngern and S. Junnapiya, "Current-Mode Third-Order Quadrature Oscillator Using Minimum Elements," *International Conference on Electrical Engineering and Informatics 2011*, pp.1-4, July 2011.
- [19] A. Lahiri, A. Misra, K. Gupta, "Novel current-mode quadrature oscillators with explicit-current-outputs using CCCDTA," *19th International Conference Radioelektronika RADIOELEKTRONIKA '09*, pp.47 - 50, April 2009.
- [20] S. N. Songkla, W. Jaikla and B. Sreewirote, "A new resistor-less current-mode sinusoidal quadrature oscillator using CCCIIs," *18th International Conference Mixed Design of Integrated Circuits and Systems*, pp.212-215, June 2011.
- [21] S. Srisakultiew, M. Siripruchyanun, and W. Jaikla, "Single-resistance-controlled current-mode quadrature sinusoidal oscillator using single CCCFTA with grounded elements," *36th International Conference on Telecommunications and Signal Processing (TSP 2013)*, pp.436-439, July 2013.
- [22] N. Herencsar, J. Koton, K. Vrba, A. Lahiri and O. Cicekoglu, "Current-controlled CFTA-based current-mode SITO universal filter and quadrature oscillator," *International Conference on Applied Electronics (AE 2010)*, pp.1-4, Sept. 2010.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้