

วงจรรองความถี่ต่ำผ่าน Butterworth อันดับห้าที่ใช้พลังงานต่ำมาก

EXTREMELY LOW-POWER FIFTH-ORDER LOW-PASS BUTTERWORTH
FILTER



วิทยานิพนธ์นี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรปริญญาวิศวกรรมศาสตรมหาบัณฑิต

สาขาวิชาวิศวกรรมไฟฟ้า

คณะวิศวกรรมศาสตร์

สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

พ.ศ.2568

KMITL-2025-EN-M-017-071

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

EXTREMELY LOW-POWER FIFTH-ORDER LOW-PASS BUTTERWORTH
FILTER



A THESIS SUBMITTED IN PARTIAL FULFILLMENT
OF THE REQUIREMENT FOR THE DEGREE OF
MASTER OF ENGINEERING IN TELECOMMUNICATIONS ENGINEERING
SCHOOL OF ENGINEERING
KING MONGKUT'S INSTITUTE OF TECHNOLOGY LADKRABANG
2025

KMITL-2025-EN-M-017-071

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



COPYRIGHT 2025

SCHOOL OF ENGINEERING

KING MONGKUT'S INSTITUTE OF TECHNOLOGY LADKRABANG

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

| | |
|-----------------------------|--|
| หัวข้อวิทยานิพนธ์ | วงจรรองความถี่ต่ำผ่าน Butterworth อันดับห้า ที่ใช้พลังงานต่ำมาก |
| นักศึกษา | นางสาวณัฐริณี อู่พิทักษ์ |
| รหัสประจำตัว | 62601095 |
| ปริญญา | วิศวกรรมศาสตรมหาบัณฑิต |
| สาขาวิชา | วิศวกรรมโทรคมนาคม |
| พ.ศ. | 2568 |
| อาจารย์ที่ปรึกษาวิทยานิพนธ์ | รศ.ดร.มนตรี คำเงิน |

บทคัดย่อ

วิทยานิพนธ์ฉบับนี้ นำเสนอการออกแบบวงจรรองความถี่ต่ำผ่าน Butterworth อันดับห้า โดยใช้วงจรรขยายความนำแบบหลายอินพุต ในวิทยานิพนธ์นี้จะแสดงให้เห็นว่าการใช้วงจร OTA (Operational Transconductance Amplifiers) แบบหลายอินพุตสามารถช่วยลดจำนวนของวงจร OTA ที่ใช้ในการสร้างวงจรรองความถี่ต่ำผ่านอันดับที่ห้าลงได้ และเป็นผลทำให้ได้การบริโภคกำลังงานและการใช้พื้นที่วงจรรวมลดลง วงจร OTA ที่มี N อินพุตสามารถสร้างได้จากการใช้เทคนิคทรานซิสเตอร์เกตลอยเสมือนขับสัญญาณเข้าที่ขาบอดีแบบหลายอินพุต เทคนิคการทำงานในย่านต่ำกว่าแรงดันขีดเริ่มถูกนำมาใช้เพื่อให้ได้การบริโภคกำลังงานที่ต่ำมาก ๆ วงจรรองความถี่อันดับห้าที่นำเสนอสามารถนำไปประยุกต์ใช้งานกับระบบชีวการแพทย์ได้ โครงสร้างที่นำเสนอถูกจำลองโดยเทคโนโลยีซีมอส TSMC 0.18 μm ผลการจำลองแสดงให้เห็นว่าวงจรรองที่นำเสนอมีแบนด์วิดท์อยู่ที่ 250 Hz การบริโภคกำลังงานเท่ากับ 41 nW และค่าพิสัยพลวัตเท่ากับ 61 dB

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

| | |
|----------------|---|
| Thesis | Extremely Low-Power Fifth-Order Low-pass Butterworth Filter |
| Student | Miss Nattharinee Auphithak |
| Student ID. | 62601095 |
| Degree | Master of Engineering |
| Program | Telecommunications Engineering |
| Year | 2025 |
| Thesis Advisor | Assoc.Prof.Dr. Montree Kumngern |

ABSTRACT

This thesis presents a fifth-order Butterworth low-pass filter using multiple-input Operational Transconductance Amplifiers (OTAs). It is expressed that the number of OTAs that used for realizing fifth-order low-pass filter can be reduced using multiple-input OTA and results to decrease the power consumption and the active area. N-input OTA can be obtained using multiple-input bulk-driven quasi-floating gate technique. Subthreshold technique is used to achieve extremely low power consumption which can be applied to biomedical systems. The proposed topology is simulated using 0.18 μm standard CMOS process. Simulation results show that the proposed filter has a bandwidth located within 250 Hz, a power consumption of 41 nW and a dynamic range of 61 dB.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

กิตติกรรมประกาศ

วิทยานิพนธ์เล่มนี้สำเร็จลุล่วงไปได้ด้วยดีนั้นก็ด้วยความกรุณาจากอาจารย์ที่ปรึกษาจนเป็นวิทยานิพนธ์ฉบับสมบูรณ์ต้องขอขอบพระคุณ รศ.ดร.มนตรี คำเงิน เป็นอย่างสูงที่ได้ให้คำแนะนำและความเอาใจใส่ รวมทั้งยังเป็นแรงกระตุ้นในการทำวิจัยให้ลุล่วงไปได้ด้วยดีตั้งแต่เริ่มเข้าศึกษาจนกระทั่งสำเร็จการศึกษา

ขอขอบพระคุณคณาจารย์กองวิชาวิศวกรรมการบิน สถาบันการบินพลเรือน โดยเฉพาะอย่างยิ่ง ดร.อุสาห์ ต่อเทียนชัย และคุณเสถียร ยุทธธนะบุรณ์ ที่ได้คำปรึกษา คำแนะนำ และความช่วยเหลือต่าง ๆ ในระหว่างการจัดทำวิทยานิพนธ์ฉบับนี้

ขอขอบพระคุณผู้บริหารและเพื่อนร่วมงานทุกท่านที่ ห้างหุ้นส่วนจำกัด เจที โกลบอล โลจิสติกส์ และบริษัท เจที โลจิสติกส์ เซอร์วิส จำกัด โดยเฉพาะ คุณน้ำทิพย์ มาตเจือ และคุณยุทธนา มาตเจือ ที่สนับสนุนและอนุญาตให้ลาหยุดงานเป็นครั้งคราว

ขอขอบพระคุณ บิดา มารดา และครอบครัวที่ได้ให้การสนับสนุนที่ดีเสมอมา สุดท้ายขอขอบคุณทุกท่าน ที่มีส่วนเกี่ยวข้องซึ่งคอยเป็นกำลังใจให้โดยตลอดมา สำหรับประโยชน์และคุณค่าที่ได้จากวิทยานิพนธ์ฉบับนี้ ผู้เขียนขอมอบให้แก่ผู้มีพระคุณทุกท่านที่กล่าวมาข้างต้นและหวังเป็นอย่างยิ่งว่าวิทยานิพนธ์ฉบับนี้จะเป็นประโยชน์แก่ผู้ศึกษางานวิจัยในด้านที่เกี่ยวข้องต่อไป

ณัฐรินทร์ อู่พิทักษ์

สารบัญ

| | หน้า |
|---|------|
| บทคัดย่อภาษาไทย..... | I |
| บทคัดย่อภาษาอังกฤษ..... | II |
| กิตติกรรมประกาศ..... | III |
| สารบัญ..... | IV |
| สารบัญตาราง..... | VI |
| สารบัญรูป..... | VII |
| บทที่ 1 บทนำ..... | 1 |
| 1.1 ความเป็นมาและความสำคัญของปัญหา..... | 1 |
| 1.2 ความมุ่งหมายและวัตถุประสงค์ของวิทยานิพนธ์..... | 3 |
| 1.3 ขอบเขตของวิทยานิพนธ์..... | 3 |
| 1.4 ส่วนประกอบของวิทยานิพนธ์..... | 3 |
| บทที่ 2 ทฤษฎีที่เกี่ยวข้อง..... | 5 |
| 2.1 ทรานซิสเตอร์ปรากฏการณ์สนามที่มีโครงสร้างเป็นตัวนำ-ออกไซด์-สารกึ่งตัวนำ..... | 5 |
| 2.1.1 โครงสร้างและสัญลักษณ์ของมอสเฟต..... | 5 |
| 2.2 การทำงานของมอสทรานซิสเตอร์..... | 9 |
| 2.2.1 ทรานซิสเตอร์เสมือนเกตลอย..... | 13 |
| 2.2.2 ทรานซิสเตอร์แบบแคสโคดตัวเอง..... | 15 |
| 2.3 การกระตุ้นข่า Bulk ของมอสทรานซิสเตอร์..... | 15 |
| 2.3.1 เทคนิคมอสเฟตขั้วสัญญาณเข้าข่า Bulk หลายอินพุต..... | 17 |
| 2.4 มอสทรานซิสเตอร์ในย่าน Subthreshold..... | 19 |
| 2.5 เทคโนโลยีของซีมอส..... | 20 |
| 2.6 วงจร OTA..... | 21 |
| 2.6.1 วงจรสะท้อนกระแส..... | 21 |
| 2.6.2 ทฤษฎีการทำงานของวงจรคูตไฟเฟอร์เรนเซียล..... | 23 |
| 2.6.3 ทฤษฎีการทำงานของโอทีเอชนิดมอสทรานซิสเตอร์..... | 24 |
| 2.7 หลักการทั่วไปของวงจรรองความถี่..... | 26 |
| 2.7.1 วงจรรองแบบความถี่ต่ำผ่าน..... | 28 |

สารบัญ (ต่อ)

| | หน้า |
|---|------|
| บทที่ 3 งานวิจัยที่เกี่ยวข้อง..... | 29 |
| 3.1 บทนำ..... | 29 |
| 3.2 วงจรกรองความถี่ต่ำ Butterworth อันดับห้า ที่ได้มีการนำเสนอในอดีต..... | 29 |
| 3.2.1 วงจรกรองความถี่ต่ำ Butterworth อันดับห้าที่นำเสนอใน [3]..... | 29 |
| 3.2.2 วงจรกรองความถี่ต่ำ Butterworth อันดับห้าที่นำเสนอใน [7]..... | 31 |
| 3.2.3 วงจรกรองความถี่ต่ำ Butterworth อันดับห้าที่นำเสนอใน [8]..... | 33 |
| 3.2.4 วงจรกรองความถี่ต่ำ Butterworth อันดับห้าที่นำเสนอใน [9]..... | 34 |
| 3.3 บทสรุป..... | 36 |
| บทที่ 4 วงจรกรองความถี่ต่ำผ่าน Butterworth อันดับห้าที่ใช้พลังงานต่ำมาก..... | 37 |
| 4.1 บทนำ..... | 37 |
| 4.2 คำอธิบายวงจร..... | 38 |
| 4.2.1 วงจร Multiple-input bulk-driven quasi-floating gate MOST..... | 38 |
| 4.2.2 วงจรขยายความนำถ่ายโอนกระตุ้นสัญญาณที่เข้าบอดี้แบบหลายอินพุต..... | 40 |
| 4.3 การออกแบบวงจรกรองความถี่ต่ำผ่าน Butterworth อันดับห้าที่ใช้พลังงานต่ำมาก..... | 42 |
| 4.4 การจำลองการทำงานของวงจร..... | 43 |
| 4.5 เปรียบเทียบงานวิจัย..... | 49 |
| 4.6 บทสรุป..... | 50 |
| บทที่ 5 บทสรุปและข้อเสนอแนะ..... | 51 |
| 5.1 บทสรุปการทำวิจัย..... | 51 |
| 5.2 ข้อเสนอแนะ..... | 52 |
| เอกสารอ้างอิง..... | 53 |
| ภาคผนวก..... | 56 |
| ภาคผนวก ก. พารามิเตอร์ของมอสทรานซิสเตอร์ที่ใช้ในการจำลองด้วยโปรแกรม PSpice..... | 57 |
| ภาคผนวก ข. ผลงานที่ได้รับการตีพิมพ์ระหว่างศึกษา..... | 61 |
| ประวัติผู้เขียน..... | 62 |

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญตาราง

| ตารางที่ | หน้า |
|--|------|
| 1.1 พารามิเตอร์ทางการแพทย์และสรีรวิทยา..... | 2 |
| 4.1 สรุปลค่าพารามิเตอร์ของวงจรกรองความถี่ต่ำผ่าน RLC แบบชั้นบันไดอันดับที่ห้า และวงจร MIBD-QFG OTA..... | 43 |
| 4.2 การเปรียบเทียบคุณสมบัติของวงจรกรองความถี่ที่นำเสนอกับวงจรที่เคยนำเสนอในอดีต..... | 49 |



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญรูป

| รูปที่ | หน้า |
|--|------|
| 1.1 ระบบสัญญาณ ECG..... | 2 |
| 2.1 โครงสร้างของมอสทรานซิสเตอร์..... | 6 |
| 2.2 สัญลักษณ์ของมอสทรานซิสเตอร์..... | 9 |
| 2.3 ช่องทางเดินกระแสของมอสทรานซิสเตอร์แบบเอ็นแซนแนลเอ็นฮาร์ทเมนท์โหมด..... | 10 |
| 2.4 คุณสมบัติของมอสทรานซิสเตอร์ในแต่ละช่วงการทำงาน..... | 12 |
| 2.5 ทรานซิสเตอร์เสมือนเกตลอย..... | 14 |
| 2.6 ทรานซิสเตอร์แบบแคสโคดตัวเอง | 15 |
| 2.7 การควบคุมการไหลของกระแสโดยการปรับแรงดันระหว่างขา Bulk และ ซอร์ส..... | 16 |
| 2.8 มอสเฟตขับสัญญาณเข้าขา Bulk หลายอินพุต (ก) สัญลักษณ์ (ข) การสร้าง (ค) การต้านทาน RL (ง) วงจรเทียบเท่าสัญญาณขนาดเล็ก..... | 18 |
| 2.9 (ก) คุณสมบัติของมอสทรานซิสเตอร์ยานอิมตัว (ข) ย่านการทำงานที่เกิดขึ้นจริง 3 ย่าน..... | 20 |
| 2.10 โครงสร้างของซีมอส | 20 |
| 2.11 สัญลักษณ์ของวงจร OTA..... | 21 |
| 2.12 วงจรสะท้อนกระแสแบบพื้นฐาน..... | 22 |
| 2.13 วงจรคูตีเฟอร์เรนเชียล..... | 23 |
| 2.14 โครงสร้างภายในของโอทีเอชนิดมอสทรานซิสเตอร์..... | 25 |
| 2.15 ระบบของวงจรกรองความถี่..... | 26 |
| 2.16 การตอบสนองทางขนาดเชิงความถี่ของวงจรกรองแบบความถี่ต่ำผ่านในแบบอุดมคติ..... | 28 |
| 3.1 วงจรกรองความถี่ Butterworth อันดับห้าที่ใช้วงจร OTA-C..... | 29 |
| 3.2 วงจรกรองความถี่ต่ำผ่านพาสซีฟ RLC ชนิดขั้วบนได้อันดับห้า..... | 30 |
| 3.3 วงจร OTA ผลต่างเชิงสมบูร์นกับ vtune..... | 30 |
| 3.4 วงจรกรองความถี่ต่ำผ่าน Butterworth อันดับห้า โดยใช้ MODI-OTA..... | 31 |
| 3.5 โครงสร้างวงจร MODI-OTA..... | 31 |
| 3.6 วงจรกรองความถี่ต่ำผ่านอันดับสูง โดยใช้ MOFD OTA-C..... | 33 |
| 3.7 โครงสร้างวงจร MOFD OTA-C..... | 33 |
| 3.8 วงจรกรองความถี่ต่ำผ่าน Butterworth อันดับห้า โดยใช้ FDDTA..... | 34 |
| 4.1 วงจรมอสทรานซิสเตอร์ MIBD-QFG (ก) สัญลักษณ์ (ข) การสร้างวงจร | 39 |
| 4.2 สัญลักษณ์ของวงจร OTA แบบหลายอินพุต..... | 40 |

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญรูป (ต่อ)

| รูปที่ | หน้า |
|--|------|
| 4.3 การประยุกต์ใช้งาน CMOS สำหรับวงจร MIBD-QFG OTA | 41 |
| 4.4 วงจรกรองความถี่ต่ำ Butterworth อันดับที่ทำที่นำเสนอ..... | 41 |
| 4.5 วงจรกรองความถี่ต่ำผ่านพาสซีฟ RLC แบบชั้นบันไดอันดับที่ทำ..... | 41 |
| 4.6 (ก) การตอบสนองทางแมกนิจูดของวงจรกรองความถี่ต่ำผ่าน Butterworth..... | 44 |
| (ข) ภาพขยายการตอบสนองทางแมกนิจูดในย่านความถี่ต่ำ..... | 44 |
| 4.7 การตอบสนองทางแมกนิจูดของวงจรกรองความถี่ต่ำผ่าน Butterworth อันดับที่ทำ เมื่อ ไบแอสกระแส IB ในช่วง 1.0 nA ถึง 2.0 nA | 45 |
| 4.8 การตอบสนองทางแมกนิจูดของวงจรกรองความถี่ต่ำผ่าน Butterworth อันดับที่ทำ ที่ อุณหภูมิ 0°C 25°C 50°C และ 75°C เมื่อไบแอสกระแส IB ที่ 2.0 nA..... | 45 |
| 4.9 ค่าความเพี้ยนทางฮาร์มอนิกส์ของวงจรที่นำเสนอ..... | 46 |
| 4.10 การตอบสนองชั่วคราวของวงจรเมื่อป้อนสัญญาณไซน์ที่มีแรงดันอินพุตขนาด 110 mV _{pp} และความถี่ 10 Hz..... | 46 |
| 4.11 Group Delay ของวงจรกรองความถี่ต่ำผ่าน Butterworth อันดับที่ทำ..... | 47 |
| 4.12 การตอบสนองชั่วขณะของวงจรกรองความถี่สำหรับสัญญาณ ECG | |
| (ก) สัญญาณ ECG อินพุต | 47 |
| (ข) สัญญาณ ECG ที่มีสัญญาณรบกวนของสัญญาณ 1 mV/400 Hz ถูกป้อนที่อินพุต ของวงจร..... | 47 |
| (ค) สัญญาณเอาต์พุตที่ผ่านวงจรกรอง..... | 48 |

บทที่ 1


บทนำ

1.1 ความเป็นมาและความสำคัญของปัญหา

ในปัจจุบันวงจรรองสัญญาณหรือวงจรรองความถี่ มีความสำคัญอย่างมากในด้านโทรคมนาคม และระบบเครื่องมือวัดต่าง ๆ ซึ่งวงจรเหล่านี้ได้รับการคิดค้นและพัฒนาอย่างต่อเนื่อง โดยการออกแบบวงจรรองความถี่ต้องมีประสิทธิภาพ กล่าวคือ วงจรต้องสามารถปรับค่าได้ทางอิเล็กทรอนิกส์ มีผลตอบสนองแม่นยำ ขนาดต้องวงจรถ้องมีขนาดเล็ก และมีอัตราการบริโภคกำลังงานต่ำ ซึ่งการทำให้ขนาดของวงจรเล็กลงนั้นสามารถทำได้ด้วยการนำเอาเทคโนโลยีที่รวมเอาอุปกรณ์สารกึ่งตัวนำและวงจรหลายชนิดมาสร้างไว้บนพื้นฐานของสารกึ่งตัวนำเดียวกัน วงจรรองแบบต่อเนื่องทางเวลาสามารถนำมาประยุกต์ใช้ในระบบชีวการแพทย์ อาทิเช่น การตรวจคลื่นไฟฟ้าสมอง (Electroencephalogram: EEG) การตรวจคลื่นไฟฟ้ากล้ามเนื้อ (Electromyography: EMG) และการตรวจคลื่นไฟฟ้าหัวใจ (Electrocardiogram: ECG) รูปที่ 1.1 แสดงระบบการรับคลื่นไฟฟ้าหัวใจ ซึ่งโดยทั่วไปสัญญาณทางชีวภาพจะอยู่ในช่วง $100 \mu\text{V} - 5 \text{ mV}$ โดยมีความถี่ต่ำกว่า 250 Hz [1] สัญญาณ ECG ในช่วง $100 \mu\text{V} - 5 \text{ mV}$ ถูกขยายโดยวงจรรีแอมป์และจำกัดย่านความถี่โดยวงจรรองความถี่ต่ำผ่าน วงจรรองความถี่ต่ำมีความถี่คutoff 250 Hz ใช้เพื่อปฏิเสธสัญญาณรบกวนนอกย่านความถี่ วิทยานิพนธ์นี้มุ่งเน้นไปที่วงจรรองความถี่ต่ำซึ่งควรนำไปใช้เป็นส่วนหนึ่งของระบบการรับคลื่นไฟฟ้าหัวใจ การออกแบบวงจรรองความถี่ต่ำแบบต่อเนื่องเพื่อการประยุกต์ใช้งานในระบบการรับสัญญาณ ECG ควรพิจารณาพารามิเตอร์หลายประการ ได้แก่ อัตราการบริโภคกำลังงาน ค่าพิสัยพลวัต (Dynamic Range: DR) และพื้นที่ชิป อย่างไรก็ตามการออกแบบวงจรรองความถี่ต่ำนั้นไม่ใช่เรื่องง่าย โดยเฉพาะอย่างยิ่งการนำไปใช้งานของวงจรรวมเมื่อต้องการใช้ชิปที่มีค่าคงที่ทางเวลาจำนวนมาก ซึ่งจำเป็นต้องใช้ค่าความนำที่มีค่าเพียงเล็กน้อย และตัวเก็บประจุที่มีขนาดใหญ่กว่า 100 pF แต่น่าเสียดายค่าความนำที่มีค่าน้อยมาก ๆ จะทำให้ระดับของสัญญาณรบกวนสูงขึ้น และความจุไฟฟ้าในทางปฏิบัติถูกจำกัดให้ต่ำกว่า 50 pF เนื่องจากข้อจำกัดของพื้นที่ซิลิกอน

วงจรรองความถี่ต่ำผ่านแบบต่อเนื่องทางเวลาสามารถออกแบบมาเพื่อใช้กับระบบการรับสัญญาณ ECG [2]-[10] ซึ่งข้อมูลสำคัญของพารามิเตอร์ทางการแพทย์และสรีรวิทยาถูกรวบรวมไว้ในตารางที่ 1.1 ในวิทยานิพนธ์ฉบับนี้เน้นเฉพาะวงจรรองความถี่ต่ำผ่าน Butterworth อันดับห้า [3] [7]-[9] การตอบสนองแบบ Butterworth นั้นน่าสนใจเนื่องจากเฟสมีความเป็นเชิงเส้นที่ดีกว่าและมี การตอบสนองคงที่ภายในแบนด์วิดท์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 1.1 ระบบสัญญาณ ECG

ตารางที่ 1.1 สรุปพารามิเตอร์ทางการแพทย์และสรีรวิทยา

| พารามิเตอร์หรือเทคนิคการวัด | ช่วงขนาดของสัญญาณ | ช่วงความถี่ของสัญญาณ | เซ็นเซอร์ที่ใช้วัด |
|------------------------------|-------------------|----------------------|----------------------------|
| คลื่นไฟฟ้าหัวใจ (ECG) | 100 μ V–5 mV | 0.01–250 Hz | Skin electrodes |
| คลื่นไฟฟ้าสมอง (EEG) | 5–300 μ V | dc–150 Hz | Scalp electrodes |
| คลื่นไฟฟ้ากระเพาะอาหาร (EGG) | 0.5–50 mV | dc–1 Hz | Stomach-surface electrodes |
| คลื่นไฟฟ้ากล้ามเนื้อ (EMG) | 0.1–5 mV | dc–10,000 Hz | Needle electrodes |
| คลื่นไฟฟ้าจอประสาทตา (ERG) | 0–900 μ V | dc–50 Hz | Contact electrodes |

ในเอกสาร [3] วงจรกรองความถี่ต่ำผ่าน Butterworth อันดับห้า ประกอบด้วย OTA 11 วงจร และตัวเก็บประจุ 5 ตัว รูปที่ 3.1 แสดงถึงโครงสร้างของวงจรกรองความถี่ต่ำผ่าน Butterworth อันดับห้าที่ใช้วงจรขยายความนำถ่ายโอนแบบหลายเอาต์พุตดิฟเฟอเรนเชียลอินพุต (MODI-OTA) [7] ประกอบด้วย OTA 6 วงจร และตัวเก็บประจุ 5 ตัว วงจรความถี่ต่ำผ่านลำดับสูงที่ใช้วงจรขยายความนำถ่ายโอนแบบปลายคู่หลายเอาต์พุต (MOFD OTA) [8] แต่เพื่อให้ได้วงจรกรองความถี่ต่ำผ่าน Butterworth อันดับห้า โครงสร้างของวงจร [8] ประกอบด้วยวงจร MOFD OTA 6 วงจร และตัวเก็บประจุ 5 ตัว และวงจรกรองความถี่ต่ำผ่าน Butterworth อันดับห้า [9] ใช้วงจรขยายความนำผลต่างแบบปลายคู่ (FDDTA) 5 วงจร และวงจร OTA 1 วงจร ดังแสดงในรูปที่ 3.8 วงจรกรองความถี่ [7]-[9] ให้ประสิทธิภาพการทำงานที่ดีของวงจรกรองความถี่ต่ำผ่าน Butterworth ซึ่งสามารถนำมาประยุกต์ใช้ในระบบการรับสัญญาณ ECG แต่วงจรเหล่านี้ยังใช้อุปกรณ์แอคทีฟจำนวน 6 วงจร อาทิเช่น OTA และ FDTA

ในวิทยานิพนธ์นี้ได้เสนอการออกแบบวงจรกรองความถี่ต่ำผ่าน Butterworth อันดับห้า โดยใช้วงจรขยายความนำถ่ายโอนแบบหลายอินพุต (MI-OTA) [11] ซึ่งสามารถช่วยลดจำนวนการใช้วงจร OTA ได้ วงจร MI-OTA สามารถทำได้โดยการใช้ทรานซิสเตอร์เกตลอยเสมือนขั้วเคลื่อนที่ขาบอดี้ เทคนิคการทำงานในย่านต่ำกว่าแรงดันขีดเริ่ม (subthreshold) ถูกนำมาใช้เพื่อให้ได้อัตราการ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บริโศกกำลังงานที่ต่ำ วงจรกรองที่นำเสนอมักจำลองด้วยเทคโนโลยีซีมอส TSMC 0.18 μm ซึ่งสามารถประยุกต์ใช้งานในด้านระบบชีวการแพทย์

1.2 ความมุ่งหมายและวัตถุประสงค์ของวิทยานิพนธ์

1.2.1 เพื่อศึกษาและวิเคราะห์การทำงานของวงจรกรองความถี่ต่ำผ่าน Butterworth อันดับห้า โดยใช่วงจรขยายความนำถายโอนแบบหลายอินพุต (MI-OTA)

1.2.2 เพื่อศึกษาและวิเคราะห์การทำงานของวงจรกรองความถี่ต่ำผ่าน

1.2.3 เพื่อสังเคราะห์ วิเคราะห์ ออกแบบ และประยุกต์ใช้งานวงจรกรองความถี่ต่ำผ่าน โดยใช้เทคนิคการทำงานในย่านต่ำกว่าแรงดันขีดเริ่มเพื่อให้ได้การบริโศกกำลังงานที่ต่ำมาก ๆ ซึ่งสามารถนำไปประยุกต์ใช้กับระบบชีวการแพทย์ได้

1.3 ขอบเขตของวิทยานิพนธ์

1.3.1 วิทยานิพนธ์ฉบับนี้้นำเสนอการออกแบบวงจรกรองความถี่ต่ำผ่าน Butterworth อันดับห้า โดยมีพื้นฐานมาจากวงจขยายความนำถายโอนแบบหลายอินพุต ด้วยการสังเคราะห์จากโครงสร้างจากวงจรกรองความถี่ต่ำผ่านแบบ RLC ชั้นบันได วงจรกรองความถี่ต่ำผ่านที่นำเสนอมีประสิทธิภาพสอดคล้องกับวงจรกรองความถี่ต้นแบบ ในวิทยานิพนธ์ฉบับนี้แสดงให้เห็นว่าการใช่วงจร OTA แบบหลายอินพุตสามารถช่วยลดจำนวนของ OTA ที่ใช้ในการสร้างวงจรกรองความถี่ต่ำผ่านอันดับห้าได้ และเป็นผลให้ได้การบริโศกกำลังงานและพื้นที่ลดลง เทคนิคการทำงานในย่านต่ำกว่าแรงดันขีดเริ่ม (subthreshold) ถูกนำมาใช้เพื่อให้ได้อัตราการบริโศกกำลังงานที่ต่ำ

1.3.2 วงจรที่นำเสนอในวิทยานิพนธ์ฉบับนี้ใช้เทคโนโลยีซีมอส TSMC 0.18 μm คุณสมบัติและการทำงานของวงจรที่นำเสนอมายืนยันได้ด้วยผลการเลียนแบบการทำงานของวงจรโดยใช้โปรแกรม PSPICE

1.4 ส่วนประกอบของวิทยานิพนธ์

ในวิทยานิพนธ์ฉบับนี้แบ่งเนื้อหาออกเป็น 5 บท ซึ่งในแต่ละบทมีเนื้อหาโดยสังเขปดังนี้

บทที่ 1 บทนำ กล่าวถึงความเป็นมาและความสำคัญของปัญหา วัตถุประสงค์ของงานวิจัย ขอบเขตในการทววิทยานิพนธ์ และรายละเอียดของวิทยานิพนธ์ในแต่ละบท

บทที่ 2 ทฤษฎีที่เกี่ยวข้อง ซึ่งเป็นทฤษฎีที่เกี่ยวข้องกับงานวิจัยประกอบด้วย ทฤษฎีที่เกี่ยวข้องกับมอสเฟทหรือมอสทรานซิสเตอร์ ซึ่งเป็นอุปกรณ์หลักที่ใช้ในวิทยานิพนธ์ การทำงานของมอสทรานซิสเตอร์ การกระตุ้นขง Bulk ของมอสทรานซิสเตอร์ มอสทรานซิสเตอร์ในย่าน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Subthreshold เทคโนโลยีของซีมอส วงจรOTA และหลักการทั่วไปของวงจรกรองความถี่ ซึ่งทั้งหมดที่กล่าวมานั้น เป็นวงจรสำคัญที่สอดคล้องกับงานวิจัยในวิทยานิพนธ์

บทที่ 3 งานวิจัยที่เกี่ยวข้อง กล่าวถึงงานวิจัยที่เคยนำเสนอในอดีต

บทที่ 4 การออกแบบวงจรกรองความถี่ต่ำผ่าน Butterworth อันดับห้าที่ใช้พลังงานต่ำมาก เนื้อหาในบทนี้จะประกอบด้วย บทนำ วงจรที่นำเสนอ วงจร Multiple-input bulk-driven quasi-floating gate MOST (MIBD-QFG MOST) วงจรขยายความนำถ่ายโอนกระตุ้นสัญญาณที่ขาบอดี แบบหลายอินพุต (MIBD-OTA) ทั้งนี้วงจรที่นำเสนอได้จำลองผลการเลียนแบบการทำงานของวงจรด้วยโปรแกรม PSPICE โดยใช้เทคโนโลยีซีมอส TSMC 0.18 μm

บทที่ 5 บทสรุปและข้อเสนอแนะ จะกล่าวถึงผลสรุปของงานวิจัยที่ได้นำเสนอในวิทยานิพนธ์ รวมทั้งข้อเสนอแนะเพื่อเป็นแนวทางในการพัฒนาต่อไป

ภาคผนวก ก พารามิเตอร์ของมอสทรานซิสเตอร์ที่ใช้ในการจำลองด้วยโปรแกรม PSpice

ภาคผนวก ข ผลงานที่ได้รับการตีพิมพ์ระหว่างศึกษา



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 2

ทฤษฎีที่เกี่ยวข้อง

ในบทนี้จะกล่าวถึงทฤษฎีและหลักการที่เกี่ยวข้องในการทำวิทยานิพนธ์ ซึ่งประกอบด้วย มอสเฟทหรือมอสทรานซิสเตอร์ปรากฏการณ์ที่มีโครงสร้างเป็นตัวนำ-ออกไซด์-สารกึ่งตัวนำ การทำงานของมอสทรานซิสเตอร์ การกระตุ้นขาค Bulk ของมอสทรานซิสเตอร์ มอสทรานซิสเตอร์ในย่าน Subthreshold เทคโนโลยีของซีมอส วงจรOTA และหลักการทั่วไปของวงจรรองความถี่

2.1 ทรานซิสเตอร์ปรากฏการณ์สนามที่มีโครงสร้างเป็นตัวนำ-ออกไซด์-สารกึ่งตัวนำ

ทรานซิสเตอร์ปรากฏการณ์สนามที่มีโครงสร้างเป็นตัวนำ-ออกไซด์-สารกึ่งตัวนำ (Metal oxide semiconductor field effect transistor : MOSFET) [12]-[17] เป็นอุปกรณ์แอกทีฟที่สำคัญที่สุดในวงจรรวม บางครั้งอาจถูกเรียกสั้น ๆ ว่า “มอสเฟทหรือมอสทรานซิสเตอร์” เป็นอุปกรณ์สารกึ่งตัวนำชนิดหนึ่งซึ่งใช้สนามไฟฟ้าควบคุมปริมาณการไหลของกระแสในช่องทางเดินกระแส ปัจจุบันได้มีการนำเอามอสเฟทเข้ามาแทนที่ไบโพลาร์ทรานซิสเตอร์ เนื่องจากกระบวนการผลิตที่ได้ถูกพัฒนาขึ้นอย่างต่อเนื่องส่งผลให้มอสเฟทที่ถูกสร้างขึ้นมามีคุณลักษณะที่ใกล้เคียงกับอุดมคติมาก จนกลายเป็นทรานซิสเตอร์ที่ได้รับการตอบรับมากที่สุดในวงการอุตสาหกรรมไฟฟ้าและอิเล็กทรอนิกส์ ซึ่งหากทำการเปรียบเทียบระหว่างมอสเฟทกับไบโพลาร์ทรานซิสเตอร์แล้ว มอสเฟทมีโครงสร้างและขั้นตอนการผลิตที่ไม่ซับซ้อน มีขนาดเล็กทำให้มีความจุมากกว่าในกรณีที่มีพื้นที่บนชิป มีขนาดจำกัด มีความต้านทานอินพุตสูง และสัญญาณรบกวนต่ำ ทำให้มอสเฟทเป็นทรานซิสเตอร์ที่ปรากฏอยู่บนวงจรรวมมากที่สุด


2.1.1 โครงสร้างและสัญลักษณ์ของมอสเฟท

มอสทรานซิสเตอร์ (MOS Transistor) เป็นอุปกรณ์ที่ทำงานโดยใช้แรงดันไฟฟ้าเป็นตัวกำหนดช่องทางเดินของกระแสระหว่างขาเดรนกับซอร์ส ซึ่งมอสทรานซิสเตอร์สามารถแบ่งออกเป็นสองแบบ คือ แบบเอ็นฮานซ์เมนต์ (Enhancement-Type) และแบบดีพลีชัน (Depletion-Type) ซึ่งโดยปกติเราจะใช้งานขาของมอสทรานซิสเตอร์ด้วยกัน 3 ขา คือ ขาเดรน ขาเกต และขาซอร์ส ส่วนขา Bulk หรือบริเวณฐานรอง (Substrate) นั้นจะถูกใช้ในการกำหนดค่าแรงดันขีดเริ่ม (Threshold voltage) ที่เป็นค่าคงที่ ซึ่งปกติจะต่อขา Bulk เข้ากับขาซอร์สเพื่อให้ผลของแรงดันขีดเริ่มต้นมีค่าที่ต่ำที่สุดเท่ากับ V_{TO} แต่ในวิทยานิพนธ์ฉบับนี้จะนำเสนอการนำขา Bulk ของมอสทรานซิสเตอร์มาประยุกต์ใช้ในวงจรรองความถี่ต่ำผ่าน Butterworth อันดับห้าที่ใช้พลังงานต่ำมาก จากการออกแบบวงจรในปัจจุบันจะเห็นได้ว่าเทคโนโลยีซีมอสเข้ามามีบทบาทสำคัญทั้ง

แอนะล็อกและดิจิทัล เนื่องจากสามารถสร้างได้ง่ายใช้เนื้อที่บนชิปน้อย ใช้กำลังไฟต่ำและคุณสมบัติเอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น เมื่ออนุญาตให้นำไปเผยแพร่โดยไม่เสียค่าใช้จ่าย

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ที่ดีอีกหลายประการ ดังนั้นจึงได้มีการวิจัยและพัฒนาการออกแบบวงจรโดยใช้เทคโนโลยีซีมอสกันมากขึ้นซึ่งมีลักษณะเด่นคือ มีความต้องการกำลังไฟฟ้าต่ำและให้ประสิทธิภาพในการทำงานสูงเมื่อเปรียบเทียบกับสิ่งประดิษฐ์สารกึ่งตัวนำประเภทอื่น ๆ ที่มีลักษณะการใช้งานแบบเดียวกันจึงทำให้มอสทรานซิสเตอร์เป็นที่นิยมใช้ในการออกแบบวงจร



รูปที่ 2.1 โครงสร้างของมอสทรานซิสเตอร์ [13]

จากรูปที่ 2.1 เป็นภาพของมอสทรานซิสเตอร์แบบเอ็นแชนแนลชนิด N-Channel ซึ่งประกอบด้วยส่วนเดรน (Drain Region) ส่วนซอร์ส (Source Region) และส่วน Bulk (Bulk Region) โดยแต่ละหน้าที่การทำงานดังนี้

ส่วนเดรน (Drain Region) เป็นบริเวณของสารกึ่งตัวนำที่ต่างชนิดกับ Bulk แต่เป็นสารกึ่งตัวนำชนิดเดียวกับซอร์ส ซึ่งทำหน้าที่เป็นช่องทางการไหลของกระแสที่มาจากส่วนซอร์ส

ส่วนซอร์ส (Source Region) เป็นบริเวณของสารกึ่งตัวนำที่ต่างชนิดกันกับฐานรองหรือส่วนของ Bulk จะทำหน้าที่เป็นแหล่งจ่ายประจุพาหะที่ทำให้เกิดกระแสไหลระหว่างขาเดรนกับขาซอร์ส (I_{DS})

ส่วนเกต (Gate Region) เป็นพื้นที่เชื่อมต่ออยู่ระหว่างส่วนเดรนกับส่วนซอร์สมีโครงสร้างทั่วไป ประกอบด้วยชั้นบนสุดเป็นโลหะตัวนำ ชั้นรองลงมาเป็นฉนวนได้แก่ออกไซด์ของสารกึ่งตัวนำที่ใช้ในการสร้างและชั้นล่างสุดเป็นสารกึ่งตัวนำซึ่งใช้เป็นฐานรอง ส่วนเกตนี้จะทำหน้าที่เป็นส่วนควบคุมปริมาณประจุที่เคลื่อนที่จากส่วนซอร์สไปยังส่วนเดรนตามความต้องการ

ส่วน Bulk หรือฐานรอง (Bulk Region or Substrate) ซึ่งเป็นสารกึ่งตัวนำที่ใช้เป็นฐานรองของช่องทางเดินกระแส โดยใช้กำหนดช่องทางเดินของกระแสในรูปแบบของแรงดันขีดเริ่ม (Threshold Voltage) หรือ V_{TH} ลักษณะการทำงานเหมือนกับเกตของเจเฟท คือ ใช้หลักการของ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บริเวณปลอดประจุ (Depletion Region) ในการทำงานช่องทางเดินกระแส ซึ่งโดยปกติแล้วส่วนของ Bulk นี้จะถูกต่อเข้ากับส่วนซอร์สเพื่อให้ผลของแรงดันขีดเริ่มมีค่าต่ำกว่า V_{TO}

จากลักษณะโครงสร้างดังกล่าวจะเห็นได้ว่า กระแสจะไหลผ่านส่วนเกตไปได้้น้อยมาก ๆ เนื่องจากมีชั้นของฉนวนป้องกันอยู่ ดังนั้นในขณะที่ใช้งานส่วนเกตจึงต้องการแหล่งจ่ายแรงดันเท่านั้น ซึ่งไม่จำเป็นต้องใช้แหล่งจ่ายกระแสจึงทำให้มอสทรานซิสเตอร์มีความต้องการกำลังในขณะใช้งานต่ำนั่นเอง ส่วนเดรนและซอร์สนั้นโดยปกติแล้วจะมีโครงสร้างเหมือนกันทุกประการซึ่งสามารถใช้สลับกันได้ อันเป็นคุณสมบัติพิเศษอีกประการหนึ่งของมอสทรานซิสเตอร์ ซึ่งเรียกว่ามีความสมมาตร (Bilaterally Symmetric) แต่โดยทั่วไปสำหรับในโครงสร้างของมอสทรานซิสเตอร์ตัวเดียว ๆ นั้นเพื่อความสะดวกในการใช้งานจึงสร้างให้ส่วนซอร์สต่อเชื่อมกับขา Bulk หรือละเว้นไม่เขียน Bulk เลย โดยให้เข้าใจเลยว่าส่วนของ Bulk ถูกต่อกับส่วนซอร์ส เมื่อให้ไบแอสที่เหมาะสมกับส่วนต่าง ๆ ของมอสทรานซิสเตอร์แล้ว ประจุพาหะจากส่วนซอร์สจะเคลื่อนผ่านช่องทางเดินกระแสในส่วนเกตไปยังส่วนเดรน ซึ่งทำให้เกิดกระแสไหลระหว่างขาเดรนกับขาซอร์ส (I_{DS}) โดยช่องทางเดินกระแสนี้จะเกิดจากการเปลี่ยนชนิดของสารกึ่งตัวนำที่อยู่บริเวณพื้นผิวของฐานรองภายใต้แผ่นฉนวนของเกต (Inversion Layer) ไปเป็นสารชนิดเดียวกันกับส่วนของเดรนและซอร์ส และการเคลื่อนที่ของประจุพาหะที่ผ่านทางช่องทางเดินกระแส นั้น เกิดจากสนามไฟฟ้าที่ตกคร่อมตลอดจากส่วนซอร์สถึงส่วนเดรน และอันเนื่องมาจากความต่างศักย์ระหว่างส่วนทั้งสองนั้น โดยที่กระแสดังกล่าวจะถูกเรียกว่า กระแสเดริฟท์ ซึ่งขึ้นอยู่กับสนามไฟฟ้าที่ตกคร่อมบริเวณช่องทางเดินกระแส กระแสเดริฟท์ที่เกิดขึ้นนี้ เกิดจากการเคลื่อนที่ของประจุพาหะส่วนมากที่มีอยู่ในสารกึ่งตัวนำชนิดนั้นเพียงชนิดเดียว เหตุนี้มอสทรานซิสเตอร์จึงถูกเรียกอีกแบบหนึ่งว่า ทรานซิสเตอร์แบบยูนิโพลาร์ (Unipolar Transistor) และเนื่องจากประจุพาหะส่วนมากในสารกึ่งตัวนำมีสองชนิดคือ อิเล็กตรอนหรือประจุลบในสารกึ่งตัวนำชนิดเอ็นและโฮลหรือประจุบวกในสารกึ่งตัวนำชนิดพี ดังนั้นจึงสามารถแบ่งมอสทรานซิสเตอร์ตามชนิดของประจุพาหะที่ทำให้กระแส โดยพิจารณาที่ชนิดของประจุพาหะที่บริเวณช่องทางเดินกระแสในขณะที่เกิดกระแสเดริฟท์ได้เป็นสองชนิดคือ

- เอ็นแชนแนล มอสทรานซิสเตอร์ (N channel MOS Transistor) หรือ NMOS ซึ่งหมายถึงมอสทรานซิสเตอร์ที่มีประจุลบหรืออิเล็กตรอน เป็นประจุพาหะส่วนมากที่ทำให้เกิดกระแสเดริฟท์ ดังนั้นมอสทรานซิสเตอร์ชนิดนี้ จึงมีส่วนของเดรนและส่วนของซอร์สที่เป็นสารกึ่งตัวชนิดเอ็น (N-Type Semiconductor)
- พีแชนแนล มอสทรานซิสเตอร์ (P channel MOS Transistor) หรือ PMOS ซึ่งหมายถึงมอสทรานซิสเตอร์ที่มีประจุบวกหรือโฮล เป็นประจุพาหะส่วนมากที่ทำให้เกิดกระแสเดริฟท์ ดังนั้นมอสทรานซิสเตอร์ชนิดนี้ จึงมีส่วนของเดรนและส่วนของซอร์ส ที่เป็นสารกึ่งตัวนำชนิดพี (P-Type Semiconductor)

อย่างไรก็ตามในสภาวะปกติก่อนให้ของมอสทรานซิสเตอร์ทั่ว ๆ ไป สารกึ่งตัวนำบริเวณช่องทางเดินกระแสกับสารกึ่งตัวนำบริเวณส่วนเดรนและส่วนซอร์สอาจจะเป็นสารชนิดเดียวกันหรือแตกต่างกันก็ได้ ทั้งนี้ขึ้นอยู่กับเงื่อนไขของการศึกษาเท่านั้น เมื่ออนุญาตให้เขียนแบบย่อตามการวัดไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ต่างกันก็ได้ ซึ่งแต่ละแบบจะมีผลต่อคุณสมบัติในขณะใช้งานต่างกัน ดังนั้นจึงมีนิยามคำศัพท์เพื่อบอกประเภทของสารกึ่งตัวนำบริเวณช่องทางเดินกระแสไว้ดังนี้

- ดีพลีชัน (Depletion) หมายถึงสารกึ่งตัวนำบริเวณช่องทางเดินกระแสที่มีคุณสมบัติเป็นสารกึ่งตัวนำชนิดเดียวกันกับสารกึ่งตัวนำส่วนขอร์สและเดรน
- เอ็นฮาร์ทเมนท์ (Enhancement) หมายถึงสารกึ่งตัวนำบริเวณช่องทางเดินกระแสที่มีคุณสมบัติเป็นสารกึ่งตัวนำต่างชนิดกันกับสารกึ่งตัวนำส่วนขอร์สและเดรน

ดังนั้น จึงสามารถที่จะแบ่งมอสทรานซิสเตอร์ตามลักษณะการควบคุมปริมาณประจุพาหะในช่องทางเดินกระแสได้เป็น 4 แบบคือ

1. เอ็นแชนแนล เอ็นฮาร์ทเมนท์โหมด มอสทรานซิสเตอร์ (N-channel enhancement mode MOS Transistor) หมายถึงเอ็นแชนแนลมอสเฟตที่ในสภาวะปกติก่อนให้ไบแอสที่ขาเกต จะมีสารกึ่งตัวนำในบริเวณช่องทางเดินกระแสเป็นชนิดพี ดังนั้นในขณะใช้งานจึงจำเป็นต้องเหนี่ยวนำให้สารกึ่งตัวนำชนิดพีที่บริเวณช่องทางเดินกระแสให้เปลี่ยนเป็นสารกึ่งตัวนำชนิดเอ็นก่อน โดยการให้แรงดันไฟฟ้าที่เกิดเป็นบวกเมื่อเปรียบเทียบกับ Bulk
2. เอ็นแชนแนล ดีพลีชันโหมด มอสทรานซิสเตอร์ (N channel depletion mode MOS Transistor) หมายถึง เอ็นแชนแนลมอสเฟตที่ในสภาวะปกติก่อนให้ไบแอสที่เกต จะมีสารกึ่งตัวนำบริเวณช่องทางเดินกระแสเป็นชนิดเอ็น ทำให้เกิดการเชื่อมต่อเนื้อสารกึ่งตัวนำระหว่างส่วนขอร์สกับส่วนเดรน อันเป็นผลให้เกิดกระแสรีฟลักซ์ขึ้นทันทีเมื่อมีความต่างศักย์ระหว่างส่วนเดรนกับส่วนขอร์ส ในการควบคุมปริมาณกระแสรีฟลักซ์นี้ทำได้โดยควบคุมแรงดันไฟฟ้าที่เกิดเมื่อเปรียบเทียบกับ Bulk โดยเมื่อต้องการให้กระแสรีฟลักซ์เพิ่มขึ้น ก็ทำการควบคุมให้แรงดันที่เกิดเป็นบวกเมื่อเทียบกับ Bulk และเมื่อต้องการให้กระแสรีฟลักซ์ลดลง ก็สามารถทำได้โดยการให้แรงดันไฟฟ้าที่เกิดเป็นลบเมื่อเทียบกับ Bulk
3. พีแชนแนล เอ็นฮาร์ทเมนท์โหมด มอสทรานซิสเตอร์ (P channel enhancement mode MOS Transistor) หมายถึง พีแชนแนลมอสทรานซิสเตอร์ที่ในสภาวะปกติก่อนให้ไบแอสที่ส่วนเกตจะมีสารกึ่งตัวนำในบริเวณช่องทางเดินกระแสเป็นชนิดเอ็น ดังนั้นในขณะใช้งานจึงจำเป็นต้องเหนี่ยวนำให้สารกึ่งตัวนำเอ็นที่บริเวณช่องทางเดินกระแสให้เปลี่ยนเป็นสารกึ่งตัวนำชนิดพีก่อน โดยการให้แรงดันไฟฟ้าที่เกิดเป็นลบเมื่อเปรียบเทียบกับ Bulk
4. พีแชนแนล ดีพลีชันโหมด มอสทรานซิสเตอร์ (P channel depletion mode MOS Transistor) หมายถึง พีแชนแนลมอสทรานซิสเตอร์ที่ในสภาวะปกติก่อนให้ไบแอสที่ส่วนเกตมีสารกึ่งตัวนำบริเวณช่องทางเดินกระแสเป็นชนิดพี ทำให้เกิดการเชื่อมต่อเนื้อสารกึ่งตัวนำระหว่างส่วนขอร์สกับเดรน อันเป็นผลให้เกิดกระแสรีฟลักซ์ขึ้นทันทีเมื่อมีความต่างศักย์ระหว่างส่วนขอร์สกับส่วนเดรน การควบคุมปริมาณกระแสรีฟลักซ์สามารถทำได้โดยการควบคุมแรงดันไฟฟ้าที่เกิดเมื่อเปรียบเทียบกับ Bulk โดยเมื่อต้องการให้กระแสรีฟลักซ์เพิ่มขึ้น

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

นั่นคือควบคุมให้แรงดันไฟฟ้าที่เกิดเป็นลบเมื่อเปรียบเทียบกับ Bulk และเมื่อต้องการให้กระแสครีพท์ลดลงนั่นคือควบคุมให้แรงดันไฟฟ้าที่เกิดเป็นบวกเมื่อเปรียบเทียบกับ Bulk

| | n-channel | | p-channel | |
|--------------------|------------|------------|------------|------------|
| Enhancement | | | | |
| | 4-Terminal | Simplified | 4-Terminal | Simplified |
| Depletion | | | | |
| | 4-Terminal | Simplified | 4-Terminal | Simplified |


รูปที่ 2.2 สัญลักษณ์ของมอสทรานซิสเตอร์

ลักษณะทั่วไปของสัญลักษณ์มอสทรานซิสเตอร์แสดงดังรูปที่ 2.2 สัญลักษณ์ของมอสทรานซิสเตอร์ตัวเดียว ๆ จะลากเส้นเชื่อมต่อกันระหว่างขาเดรนและขาซอร์สและมีเพียง 3 ขา โดยแยกมอสทรานซิสเตอร์แบบเอ็นฮาร์ทเมนท์โหมดกับดีพลีชันโหมดออกจากกัน สัญลักษณ์ของดีพลีชันโหมดจะถูกลากเส้นระหว่างขาเดรนและซอร์สเป็นเส้นหนา แต่สัญลักษณ์ของเอ็นฮาร์ทเมนท์โหมดจะถูกลากเส้นระหว่างขาเดรนและซอร์สเป็นเส้นปกติ สำหรับงานวิจัยฉบับนี้จะนำขา Bulk มาประยุกต์ใช้ในการออกแบบวงจรกรองความถี่ต่ำผ่าน Butterworth อันดับห้าที่ใช้พลังงานต่ำมาก จึงเลือกใช้สัญลักษณ์ของมอสทรานซิสเตอร์แบบ 4 ขามาใช้แสดงรูปวงจรที่ได้ทำการออกแบบ


2.2 การทำงานของมอสทรานซิสเตอร์

การนำมอสทรานซิสเตอร์ไปใช้งานนั้นต้องทำการกำหนดจุดการทำงานให้เหมาะสม ซึ่งในวิทยานิพนธ์ฉบับนี้จะศึกษาคุณสมบัติการทำงานในแต่ละช่วงของมอสทรานซิสเตอร์ โดยเป็นที่ทราบกันดีอยู่แล้วว่าในการควบคุมกระแสที่ไหลในช่องทางเดินกระแสของมอสทรานซิสเตอร์นั้น จะทำได้โดยการป้อนแรงดันไฟฟ้าที่บริเวณเกตของมอสทรานซิสเตอร์ ในวิทยานิพนธ์นี้จะยกตัวอย่างการกำหนดจุดการทำงานของมอสทรานซิสเตอร์แบบเอ็นฮาร์ทเมนท์โหมดดังรูปที่ 2.3 เป็นการกำหนดจุดการทำงานให้กับมอสทรานซิสเตอร์


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



(ก)



(ข)



(ค)

รูปที่ 2.3 ช่องทางเดินกระแสของมอสทรานซิสเตอร์แบบเอ็นแชนแนลเอ็นฮาร์ทเมนท์โหมด

จากรูปที่ 2.3 (ก) จะเห็นว่าเป็นการสร้างช่องทางเดินกระแสให้เกิดขึ้นโดยการป้อนแรงดันค่าบวกเข้าที่เกตเทียบกับซอร์ส ในวิธานิพจน์ฉบับนี้จะยกตัวอย่างกรณีชาซอร์สเชื่อมต่อกับ Bulk ทำให้เกิดการเรียงตัวของประจุลบที่บริเวณช่องทางเดินกระแส ดังนั้นทำให้เกิดการเชื่อมต่อกันระหว่างส่วนเดรนและซอร์สที่เป็นสารเอ็นที่มีพาหะข้างมากเป็นประจุลบหรืออิเล็กตรอน ซึ่งค่าของแรงดันที่เกตเทียบกับซอร์สที่เพียงพอที่จะทำให้เกิดช่องทางเดินของกระแสได้นั้นจะถูกเรียกว่าแรงดันขีดเริ่ม (Threshold Voltage) หรือ V_{TH} โดยการป้อนแรงดันบวกเข้าที่บริเวณระหว่างขาเกตเทียบกับขาซอร์ส และเมื่อป้อนแรงดันค่าบวกน้อย ๆ ($V_{DS} < V_{GS} - V_{TH}$) เข้าที่ขาเดรนเทียบกับขาซอร์ส ทำให้เกิดความต่างศักย์ขึ้นระหว่างขั้วทั้งสอง ซึ่งจะมีกระแสเดรนไหลผ่านช่องทางเดินกระแสจากขาเดรนไปยัง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


ชาซอร์ส โดยคุณสมบัติของกระแสเดรน I_D เมื่อเทียบกับแรงดันค่าน้อย ๆ ที่ตกคร่อมระหว่างชาเดรน และชาซอร์ส V_{DS} จะเป็นแบบเชิงเส้น ซึ่งลักษณะการทำงานของมอสทรานซิสเตอร์ช่วงนี้เป็นแบบ ความต้านทานเชิงเส้นที่ถูกควบคุมโดยแรงดันที่ขาเกตเทียบกับซอร์ส V_{GS}

จากรูปที่ 2.3 (ข) เมื่อปรับแรงดันที่ตกคร่อมระหว่างชาเดรนและชาซอร์ส V_{DS} เพิ่มขึ้นเรื่อย ๆ และคงค่าแรงดันที่บริเวณขาเกตเทียบกับชาซอร์สให้มีค่ามากกว่าแรงดันขีดเริ่มไว้ $V_{GS} > V_{TH}$ ค่าหนึ่งไว้ จะเห็นว่าลักษณะช่องทางเดินกระแสจะเปลี่ยนไปโดยจะมีลักษณะที่ลาดเอียงไปทางส่วน ของซอร์ส ซึ่งช่องทางเดินกระแสทางด้านชาเดรนจะแคบขึ้นเรื่อย ๆ จนถึงจุดที่เรียกว่าพินช์ออฟ (Pinch Off) โดยที่จุดนี้จะมีค่า $V_{GS} - V_{DS} = V_{TH}$ หรือ $V_{DS} = V_{GS} - V_{TH}$

และรูปที่ 2.3 (ค) เมื่อค่าแรงดัน V_{DS} เพิ่มขึ้นไปอีกจนกระทั่งมีค่า $V_{DS} > V_{GS} - V_{TH}$ ในกรณีนี้ แรงดันที่ตกคร่อมแซนแนลที่ปลายด้านเดรนมีค่าสูงกว่า $V_{GS} - V_{TH}$ จะทำให้เกิดสภาวะพินช์ออฟ (Pinch Off) กล่าวคือ แซนแนลที่เป็นช่องทางเดินกระแสจะขาดออกเริ่มจากบริเวณด้านเดรน ทั้งนี้ เนื่องจากไม่มีสนามไฟฟ้าที่มากเพียงพอให้มีกระแสสะสมของประจุลบ เพื่อทำหน้าที่เป็นแซนแนล ดังนั้นช่องทางเดินกระแสจึงขาดออกจากกันแต่ก็ยังมีกระแสแพร่ง (Diffusion Current) อยู่จาก ส่วนของซอร์สไปยังส่วนเดรน ซึ่งช่องทางเดินกระแสดังกล่าวจะมีคุณสมบัติเหมือนค่าความต้านทาน สูงและคล้ายกับเป็นแหล่งจ่ายกระแสที่คงที่แม้ว่า V_{DS} จะมีค่าเพิ่มขึ้นก็ตาม

จากคุณสมบัติการทำงานเมื่อกำหนดจุดการทำงานต่าง ๆ ให้มอสทรานซิสเตอร์ที่กล่าว มาแล้วข้างต้น จะเห็นว่าเราสามารถที่จะกำหนดช่วงการทำงานของมอสทรานซิสเตอร์โดยดูได้จาก กราฟรูปที่ 2.4 ช่วงแรกคือช่วงที่แรงดัน $V_{GS} < V_{TH}$ ซึ่งช่วงการทำงานนี้มอสทรานซิสเตอร์จะไม่ทำงาน (Cutoff Region) เป็นผลให้ค่ากระแสเดรนเป็นศูนย์

$$I_D = 0, V_{GS} < V_{TH} \quad (2.1)$$



รูปที่ 2.4 คุณสมบัติของมอสทรานซิสเตอร์ในแต่ละช่วงการทำงาน [16]

ช่วงต่อมาคือ $V_{GS} > V_{TH}$ และ $0 < V_{DS} < (V_{GS} - V_{TH})$ ซึ่งมอสทรานซิสเตอร์จะเริ่มนำกระแส โดยสมการกระแสเดรนจะเป็น

$$I_D = \frac{K'W}{L} \left[(V_{GS} - V_{TH}) - \frac{V_{DS}}{2} \right] V_{DS} (1 + \lambda V_{DS}) \quad (2.2)$$

โดยเรียกระแสเดรนในช่วงนี้ว่าช่วงไม่อิ่มตัว (Non-saturation Region) หรือช่วงการทำงานที่เป็นเชิงเส้น (Linear Region หรือ Triode Region) ซึ่งการทำงานของมอสทรานซิสเตอร์ในช่วงการทำงานนี้อ้างอิงมาจากสมการที่ (2.2) จะเห็นว่าถ้าค่าแรงดันระหว่างขาคาเดรนและซอร์ส V_{DS} มีค่าน้อย ๆ จะทำให้ค่าของกระแสเดรน I_D มีความเป็นเชิงเส้นเมื่อเทียบกับแรงดันระหว่างเดรนและซอร์ส V_{DS} ดังรูปที่ 2.4 และเส้นกราฟจะโค้งงอขึ้นเรื่อย ๆ ตามค่าของแรงดันระหว่างเดรนและซอร์ส V_{DS} โดยการเปลี่ยนรูปร่างของช่องทางเดินกระแสที่เป็นลักษณะลาดเอียงและเล็กขึ้นในบริเวณใกล้กับส่วนเดรนก็จะทำให้เกิดช่วงต่อมาอีกช่วงหนึ่งคือช่วง $V_{GS} > V_{TH}$ และ $V_{DS} \geq V_{GS} - V_{TH}$ ซึ่งเรียกช่วงการทำงานนี้ว่าช่วงอิ่มตัว (Saturation Region) โดยสามารถเขียนสมการกระแสได้ดังนี้

$$I_D = \frac{K'W}{2L} (V_{GS} - V_{TH})^2 (1 + \lambda V_{DS}) \quad (2.3)$$

โดยที่ค่าสัมประสิทธิ์ความนำ (Transconductance parameter) คือ เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


$$K' = \mu_N C_{OX} \quad (2.4)$$

| | | |
|-------|-----------|---|
| เมื่อ | I_D | คือ กระแสเดรน (Drain Current) |
| | V_{GS} | คือ แรงดันไฟฟ้าระหว่างเกตกับซอร์ส (Gate - Source voltage) |
| | V_{DS} | คือ แรงดันไฟฟ้าระหว่างเดรนกับซอร์ส (Drain-Source voltage) |
| | μ_N | คือ ค่าสภาพความคล่องตัวของอิเล็กตรอน (Electron mobility) |
| | C_{OX} | คือ ค่าความจุต่อหน่วยพื้นที่ของเกตออกไซด์ (Oxide capacitance) |
| | W | คือ ความกว้างของแชนแนล (Channel width) |
| | L | คือ ความยาวของแชนแนล (Channel length) |
| | V_{TH} | คือ แรงดันขีดเริ่ม (Threshold voltage) |
| | λ | คือ แชนแนลเลนจ์มอดูเลชันพารามิเตอร์ (Channel length modulation parameter) |

จากรูปกราฟที่แสดงในรูปที่ 2.4 เมื่อทำการเพิ่มแรงดันระหว่างเดรนและซอร์ส V_{DS} จากศูนย์จนถึงจุดพินช์ออฟ จะทำให้มอสทรานซิสเตอร์ทำงานในช่วงอิมิตัวดิ่งสมการที่ (2.3) จะเห็นได้ว่าถ้าละเลยผลของแชนแนลเลนจ์มอดูเลชันพารามิเตอร์หรือ λ ค่าของกระแสเดรน I_D จะไม่ขึ้นอยู่กับแรงดันที่ตกคร่อมระหว่างชาเดรนและซอร์ส V_{DS} ซึ่งรูปกราฟช่วงอิมิตัวในรูปที่ 2.4 นั้นควรที่จะเป็นเส้นตรงที่มีความชันเป็นศูนย์ แต่เนื่องจากในความเป็นจริงแล้วในการทำงานของมอสทรานซิสเตอร์จะเกิดผลของแชนแนลเลนจ์มอดูเลชันพารามิเตอร์ ดังนั้นรูปกราฟการทำงานในช่วงอิมิตัวจึงมีความชันบ้างเล็กน้อย เพื่อถ่ายทอดการวิเคราะห์และการคำนวณ ในการออกแบบจะประมาณผลให้ของแชนแนลเลนจ์มอดูเลชันพารามิเตอร์มีค่าเท่ากับศูนย์

2.2.1 ทรานซิสเตอร์เสมือนเกตลอย

รูปที่ 2.5 (ก) แสดงทรานซิสเตอร์เสมือนเกตลอย (Quasi-floating gate transistor) [18]-[20] ซึ่งมีตัวเก็บประจุต่อระหว่างอินพุตกับชาเกตลอย แรงดันไบแอสที่ชาเกตของทรานซิสเตอร์แบบเสมือนเกตลอยมีค่าเท่ากับ V_B โดยไบแอสผ่านตัวต้านทาน R_{BIAS} รูปที่ 2.5 (ข) แสดงตัวต้านทาน R_{BIAS} ที่มีค่าความต้านทานมากซึ่งถูกสร้างจากทรานซิสเตอร์ pMOS (M_R) ที่ทำงานในย่านคัทออฟ



รูปที่ 2.5 ทรานซิสเตอร์เสมือนเกตลอย

จากวงจรในรูปที่ 2.5 วงจรที่ภาคอินพุตของทรานซิสเตอร์เสมือนเกตลอยถูกต่อให้มีคุณสมบัติเดียวกับวงจรแถบความถี่สูงผ่าน เนื่องจากตัวต้านทาน R_{BIAS} มีค่าสูง ส่งผลให้ความถี่คัตออฟของวงจรมีค่าน้อย ดังนั้นอินพุตที่มีความถี่ต่ำมาก (ต่ำกว่า 1 Hz) ก็สามารถเดินทางไปยังขาเกตของทรานซิสเตอร์เสมือนเกตลอยได้เราสามารถหาแรงดันที่ขาเกตลอยได้ดังนี้

$$V_{FG} = \frac{sR_{BIAS}}{1 + sR_{BIAS}C_T} \left(\sum_i^n C_{Gi}v_{Gi} + C_{FGD}v_D + C_{FGS}v_S + C_{FGB}v_B \right) \quad (2.5)$$

เมื่อ s คือ ความถี่เชิงซ้อน (Complex frequency)
 C_T คือ ผลรวมของค่าตัวเก็บประจุที่ขาเกตของทรานซิสเตอร์

โดยค่า C_T มีค่าเท่ากับ

$$C_T = \sum_i^n C_{Gi} + C_{FGD} + C_{FGS} + C_{FGB} \quad (2.6)$$


เมื่อ C_{Gi} คือ ตัวเก็บความจุของตัวเก็บประจุที่ต่อระหว่างอินพุต i กับขาเกต
 C_{FGD} คือ ตัวเก็บประจุแฝงระหว่างขาเกตและขาเดรนของทรานซิสเตอร์
 C_{FGB} คือ ตัวเก็บประจุแฝงระหว่างขาเกตและขาบอดีของทรานซิสเตอร์
 C_{FGS} คือ ตัวเก็บประจุแฝงระหว่างขาเกตและขาซอร์สของทรานซิสเตอร์

จากสมการที่ (2.5) สัญญาณที่เกตลอยมีค่าขึ้นอยู่กับสัญญาณอินพุต v_{Gi} คูณกับอัตราส่วน C_{Gi}/C_T ดังนั้นสัญญาณที่อินพุตจึงถูกลดทอนลงส่งผลให้สัญญาณอินพุตของทรานซิสเตอร์เสมือนเกต

ลอยสามารถสวิงได้กว้าง
 เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.2.2 ทรานซิสเตอร์แบบแคสโคดด้วยตัวเอง

การต่อทรานซิสเตอร์แบบแคสโคดด้วยตัวเอง (Self-cascode transistor) เป็นที่นิยม [21]-[23] และถูกนำมาใช้ออกแบบวงจรรขยายเป็นจำนวนมาก วิธีการดังกล่าวสามารถเพิ่มความต้านทานทางด้านเอาต์พุตของวงจรรขยายและเพิ่มอัตราขยายของวงจรรขยายได้ อย่างไรก็ตามวิธีการดังกล่าวต้องการใช้ไฟเลี้ยงค่อนข้างสูง วิธีการต่อทรานซิสเตอร์แบบแคสโคดด้วยตัวเองดังแสดงในรูปที่ 2.6 เป็นอีกทางเลือกหนึ่งที่เหมาะสมสำหรับการทำงานภายใต้ไฟเลี้ยงต่ำ



รูปที่ 2.6 ทรานซิสเตอร์แบบแคสโคดด้วยตัวเอง

ในการออกแบบทรานซิสเตอร์แบบแคสโคดด้วยตัวเอง M_{1b} ถูกออกแบบให้ทำงานในย่านอิ่มตัว และทรานซิสเตอร์ M_{1a} ทำงานในย่านเชิงเส้น โดยการกำหนดอัตราส่วนของขนาดของทรานซิสเตอร์ M_{1b} ให้มีขนาดใหญ่กว่าขนาดของทรานซิสเตอร์ M_{1a} เท่ากับ m เท่า ความต้านทานทางด้านเอาต์พุตของทรานซิสเตอร์แบบแคสโคดด้วยตัวเองมีค่าเท่ากับ

$$r_o = g_{mb}r_{o1a}r_{o1b} - r_{o1a} - r_{o1b} \gg (m-1)r_{o1b} \quad (2.7)$$

เมื่อ g_{mb} คือ ค่าทรานส์คอนดักแตนซ์ของทรานซิสเตอร์
 r_o คือ ความต้านทานเสมือนของทรานซิสเตอร์

2.3 การกระตุ้นขา Bulk ของมอสทรานซิสเตอร์

วงจรรอแนะล็อกทำงานที่แรงดันต่ำนั้นคือการกำหนดค่าแรงดันขีดเริ่ม [24]-[25] ด้วยเหตุนี้แหล่งจ่ายแรงดันจึงต้องเป็นไปตามวัตถุประสงค์ดังกล่าว นั่นก็คือ

$$V_{DD} + |V_{SS}| \geq V_{GS} = V_{DSSAT} + |V_T| \quad (2.8)$$


โดยที่ V_{DD} คือ แรงดันไฟบวก
 V_{SS} คือ แรงดันไฟลบ
 V_T คือ แรงดันขีดเริ่มของมอสทรานซิสเตอร์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

และถ้าใช้ขาเกตของมอสทรานซิสเตอร์เป็นตัวบ่อนสัญญาณ ดังนั้นแหล่งจ่ายแรงดันจึงสามารถเขียนใหม่ได้ดังสมการที่ (2.9)

$$V_{DD} + |V_{SS}| \geq V_{GS} = V_{DSSAT} + |V_T| + V_{SIGNAL} \quad (2.9)$$

ดังนั้นถ้าเราสามารถลดค่าแรงดัน V_T ลงได้ก็สามารถที่จะลดระดับแรงดันที่ใช้จ่ายให้กับวงจรลงได้ด้วยเช่นกัน ด้วยเหตุนี้จึงได้นำหลักการกระตุ้นที่ขา Bulk ของมอสทรานซิสเตอร์มาใช้ซึ่งสามารถทำให้เอาชนะข้อจำกัดในเรื่องแรงดันขีดเริ่มได้ โดยในวิทยานิพนธ์ฉบับนี้ จะยกตัวอย่างมอสทรานซิสเตอร์แบบพีแชนแนลเอ็นฮาร์ตเมนต์โหมด (P channel enhancement mode MOS Transistor) ดังรูปที่ 2.7



รูปที่ 2.7 การควบคุมการไหลของกระแสโดยการปรับแรงดันระหว่างขา Bulk และ ซอร์ส

เมื่อกำหนดจุดการทำงานใหม่มอสทรานซิสเตอร์ทำงานในช่วงอิมิตัว โดยค่าคงที่ของแรงดันที่ขาเกตเทียบกับขาซอร์ส V_{GS} และที่ขาเดรนเทียบกับขาซอร์ส V_{DS} ไว้ แล้วทำการปรับค่าของแรงดันระหว่างขา Bulk กับซอร์สจากตั้งแต่ค่าลบไปเป็นค่าบวกระหว่างขา Bulk กับซอร์ส V_{BS} ซึ่งจะทำให้เกิดพื้นที่ปลอดประจุ (Depletion Region) ไปกำหนดช่องทางเดินของกระแส ซึ่งเปรียบเสมือนการทำงานแบบดีพลีชันโหมด (Depletion Mode) ขณะที่บ่อนแรงดันไบแอสเข้าที่ขาเกตของเจเพทนั่นเองและจากรูปกราฟจะเห็นว่ายังสามารถที่จะบ่อนแรงดันไบแอสระหว่างขา Bulk กับซอร์ส V_{BS} ที่เป็นค่าศูนย์และค่าน้อย ๆ ด้วย แต่การไบแอสแรงดันที่เป็นบวกเข้าที่ขา Bulk มีข้อจำกัดที่ว่าแรงดันที่ให้นั้นจะต้องไม่เกินแรงดันขีดเริ่มที่จะนำไปสู่การไบแอสตรงบริเวณรอยต่อของสารชนิดพีและเอ็นที่ขา Bulk และช่องทางเดินกระแส จะเห็นได้ว่าค่ากระแสเดรนจะตกลงในขณะที่ไบแอสบริเวณขา Bulk กับซอร์ส V_{BS} มีค่าเป็นบวกมากเกินไปเพราะคุณสมบัติของช่องทางเดินกระแสที่มีการเปลี่ยนแปลงไปอันเนื่องมาจากผลของการไบแอสตรงระหว่างบริเวณฐานรอง ซึ่งเป็นสารกึ่งตัวนำชนิดพีกับช่องทางเดินกระแสซึ่งเป็นสารกึ่งตัวนำชนิดเอ็น จากที่ทราบกันแล้วว่าค่าแรงดันระหว่างขา Bulk กับซอร์ส V_{BS} จะเป็นฟังก์ชันของแรงดันขีดเริ่ม (Threshold voltage) หรือ V_{TH} ดังสมการที่ (2.10)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$V_{TH} = V_{TO} + \gamma \left(\sqrt{2|\phi_F| - V_{BS}} - \sqrt{2|\phi_F|} \right) \quad (2.10)$$

| | | |
|--------|----------|--|
| โดยที่ | V_{BS} | คือ แรงดันไฟฟ้าระหว่างขา Bulk กับซอร์ส (Bulk-Source voltage) |
| | V_{TO} | คือ แรงดันขีดเริ่มในขณะ $V_{BS} = 0$ |
| | γ | คือ Bulk เทอร์ชโฮลพารามิเตอร์ (Bulk threshold parameter) |
| | ϕ_F | คือ ค่าแรงดันบริเวณพื้นผิวของสตรองอินเวอร์ชัน (Strong inversion surface potential) |

ดังนั้นค่าของกระแสเดรน I_D ในช่วงการทำงานไม่อิ่มตัว (Non-Saturation Region) และช่วงอิ่มตัว (Saturation Region) ก็จะอยู่ในรูปของสมการที่มีตัวแปรเป็นแรงดันระหว่างขา Bulk และซอร์ส V_{BS} ดังสมการ (2.11) และ (2.12) ตามลำดับ

$$I_D = \frac{K'W}{L} \left(V_{GS} - V_{TO} - \gamma \sqrt{2|\phi_F| - V_{BS}} + \gamma \sqrt{2|\phi_F|} - \frac{V_{DS}}{2} \right) V_{DS} \quad (2.11)$$

$$I_D = \frac{K'W}{2L} \left(V_{GS} - V_{TO} - \gamma \sqrt{2|\phi_F| - V_{BS}} + \gamma \sqrt{2|\phi_F|} \right)^2 \quad (2.12)$$

ซึ่งจากสมการที่ (2.11) และ (2.12) จะถูกนำไปประยุกต์ใช้ในการออกแบบวงจรกรองความถี่ต่ำผ่าน Butterworth อันดับห้าที่ใช้พลังงานต่ำมากโดยจะทำการกระตุ้นอินพุตเข้าที่ขา Bulk ของมอสทรานซิสเตอร์ในงานวิทยานิพนธ์ฉบับนี้ต่อไป

2.3.1 เทคนิคมอสเฟตขับสัญญาณเข้าขา Bulk หลายอินพุต

สัญลักษณ์การสร้างด้วยซีมอสและวงจรมอสขนาดเล็กของมอสเฟตขับสัญญาณเข้าขา Bulk หลายอินพุต (multiple-input bulk-driven MOSET) [26] แสดงได้ดังรูปที่ 2.8 มอสเฟตขับสัญญาณเข้าขา Bulk หลายอินพุตสามารถประดิษฐ์ได้บนเทคโนโลยีซีมอสมาตรฐานทั่วไป ดังนั้นการประดิษฐ์จึงไม่ต้องมีค่าใช้จ่ายที่เพิ่มขึ้นจากเดิม ซึ่งทำให้สามารถสร้างอินพุตที่ขับสัญญาณเข้าขา Bulk หลายอินพุตได้ในมอสเฟตเพียงตัวเดียว ซึ่งเป็นแนวคิดเดียวกับมอสเฟตเสมือนเกตลอยหลายอินพุต [27]


ขั้วอินพุตของมอสเฟตขับสัญญาณเข้าขา Bulk (V_{in1} ถึง V_{inN}) จะถูกถ่ายเทเชิงประจวบโดยตัวเก็บประจุอินพุต C_{Bi} เมื่อ $i = 1, 2, \dots, N$ มาที่ขา Bulk ตัวเก็บประจุอินพุต C_B ของแต่ละอินพุตจะถูกต่อขนานด้วยตัวต้านทาน R_L ที่มีค่าสูง เพื่อให้แน่ใจว่าเป็นทางเดินของสัญญาณไฟตรง ตัวต้านทาน R_L สามารถสร้างได้โดยใช้มอสเฟต M_L สองตัวทำงานในย่านคัทออฟดังแสดงในรูปที่ 2.8 (ค) ซึ่งช่วยทำให้

การใช้พื้นที่ชิป (chip) เล็กลง ขาเกตจะถูกไบแอสด้วยแรงดันไฟตรง V_{bias} ที่พอเหมาะเพื่อเกิดการ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นำไปเผยแพร่โดยไม่ได้รับอนุญาต
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เชื่อมต่อช่องกระแสภายใต้เกต จากวงจรเทียบเท่าสัญญาณขนาดเล็กในรูปที่ 2.8 (ง) ความจุไฟฟ้า C_{BS} C_{BD} และ C_{BSUB} เป็นความจุไฟฟ้าปรสิตระหว่าง ขา Bulk และซอร์ส ขา Bulk และเดรน และขา Bulk และฐานรอง ตามลำดับ ค่า g_{mb} คือทรานส์คอนดักแตนซ์ที่ขา Bulk (bulk transconductance) และ r_o คือความต้านทานเอาต์พุตของมอสเฟต C_{Mi} และ R_{Mi} คือความจุไฟฟ้าปรสิตระหว่างเกตและเดรน และความต้านทานเอาต์พุตของทรานซิสเตอร์ M_{Li} ตามลำดับ C_{Bi} คือความจุไฟฟ้าอินพุต ความนำโอนย้ายอินพุต $g_{mi-MI-BD}$ ของมอสเฟตขับสัญญาณเข้าขา Bulk หลายอินพุตสำหรับ i อินพุตกำหนดได้ ดังสมการที่ (2.13)

$$g_{mi-MI-BD} = \frac{C_{Bi}}{C_{TB}} g_{mb} \tag{2.13}$$



รูปที่ 2.8 มอสเฟตขับสัญญาณเข้าขา Bulk หลายอินพุต (ก) สัญลักษณ์ (ข) การสร้าง (ค) การต้านทาน R_L (ง) วงจรเทียบเท่าสัญญาณขนาดเล็ก

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

โดยที่ C_{TB} คือ ความจุไฟฟ้ารวมที่มองจากขั้ว B และกำหนดได้จาก

$$C_{TB} = C_{BS} + C_{BD} + C_{BSUB} + \sum_{i=1}^N C_{Mi} + \sum_{i=1}^N C_{Bi} \quad (2.14)$$

จากวงจรเทียบเท่าสัญญาณขนาดเล็กในรูปที่ 2.8 (ง) เฉพาะค่าทรานส์คอนดักแตนซ์ชา Bulk เท่านั้นที่มีค่า (ค่าทรานส์คอนดักแตนซ์เกตจะไม่ปรากฏ) นอกจากนี้ ค่า g_{mb} จะถูกลดด้วยตัวประกอบ C_{Bi}/C_T ดังแสดงในสมการที่ (2.13) อย่างไรก็ตาม เมื่อสัญญาณอินพุตที่ป้อนถูกลดทอนที่ขั้วก่อนผลึก โดยตัวประกอบ C_{Bi}/C_T แต่ช่วงแรงดันอินพุตที่ขั้วอินพุตจะขยายขึ้นด้วยตัวประกอบ C_{Bi}/C_T ด้วยเช่นกัน

2.4 มอสมทรานซิสเตอร์ในย่าน Subthreshold

ในหัวข้อก่อนหน้าได้มีการได้กล่าวไว้ว่า จะไม่มีกระแสไหลถ้าแรงดันเกต-ซอร์สมีค่าต่ำกว่าแรงดันขีดเริ่ม แต่ในความจริงแล้วไม่ถูกต้องเสียทีเดียวนัก เนื่องจากเมื่อแรงดัน V_{GS} เข้าใกล้ V_{TH} คุณสมบัติจะเปลี่ยนจากกฎกำลังสอง (Square-law) ไปเป็นฟังก์ชันเอ็กโพเนนเชียล (Exponential) โดยที่ย่านการทำงานเมื่อ V_{GS} มีค่าสูงกว่าแรงดันขีดเริ่มจะเรียกว่าย่าน Strong inversion และในย่านการทำงานที่ต่ำกว่านั้นเรียกว่าย่าน Subthreshold หรือ Weak inversion [28] โดยที่คุณสมบัติของกระแสแรงดันของมอสมทรานซิสเตอร์ ในย่านอิมิตัวและการขยายด้วยการพล็อตในฟังก์ชันรากที่สองของแรงดันเกต-ซอร์ส ในรูป 2.9 (ก) จะพบว่าในช่วงที่แรงดัน V_{GS} มีค่าสูงกว่า V_{TH} กราฟจะเป็นเส้นตรง แต่เมื่อ V_{GS} ต่ำกว่า V_{TH} กราฟจะเป็นดังรูป 2.9 (ข) จะมีย่านการทำงานที่อยู่ในช่วง Weak inversion อย่างถูกต้องเมื่อ I_D ต่ำกว่า 500 nA


การทำงานในย่าน Subthreshold นี้ แรงดัน V_{GS} จะไม่ถูกจำกัดด้วยแรงดันขีดเริ่มอีกต่อไป จึงเป็นประโยชน์ในการออกแบบและนำไปประยุกต์เป็นวงจรที่ใช้ไฟเลี้ยงต่ำ ๆ ซึ่งการทำงานของมอสมทรานซิสเตอร์ จะทำงานคล้ายกับไบโพลาร์ทรานซิสเตอร์ โดยสามารถประมาณค่ากระแสเดรนของมอสมทรานซิสเตอร์ในย่าน Subthreshold ได้ดังนี้

$$I_D \cong \left(\frac{W}{L}\right) I_{D0} \exp\left(\frac{V_{GS}}{nV_T}\right) \quad (2.15)$$

- เมื่อ (W/L) คือ ขนาดของมอสมทรานซิสเตอร์
 n คือ อัตราความชันของ Subthreshold
 I_{D0} คือ ค่าพารามิเตอร์ขึ้นอยู่กับกระบวนการผลิตและขึ้นอยู่กับแรงดันซอร์ส-บอดี้ (V_{SB}) และแรงดันขีดเริ่ม (V_{TH})
 V_T คือ ค่าแรงดันอุณหภูมิ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


ซึ่ง $V_T = kT/q$ (k คือ ค่าคงที่ Boltzman T คือ อุณหภูมิจริง และ q คือ จำนวนประจุ) จะสังเกตได้ว่า จากสมการที่ (2.15) คุณสมบัติของมอสทรานซิสเตอร์ย่าน Subthreshold จะทำงานคล้ายกับไบโพลาร์ทรานซิสเตอร์



รูปที่ 2.9 (ก) คุณสมบัติของมอสทรานซิสเตอร์ย่านอิมิตัว
(ข) ย่านการทำงานที่เกิดขึ้นจริง 3 ย่าน

2.5 เทคโนโลยีของซีมอส

ซีมอส (Complementary MOS: CMOS) [13] เป็นเทคโนโลยีที่ใช้มอสทรานซิสเตอร์ชนิด NMOS และชนิด PMOS สร้างอยู่บนฐานรองเดียวกัน ดังแสดงในรูปที่ 2.10 ซึ่งฐานรองชนิดเอ็นนั้นสามารถสร้างได้ในฐานรองชนิดพีโดยการสร้างบ่อเอ็น (n-well) ขึ้นมาก่อน



รูปที่ 2.10 โครงสร้างของซีมอส (Complementary MOS: CMOS) [13]


จากโครงสร้างดังแสดงในรูปที่ 2.10 เทคโนโลยีซีมอสมีการสร้างและการทำงานที่ซับซ้อนมากกว่า NMOS หรือ PMOS โดยเทคโนโลยีมอสทรานซิสเตอร์ในยุคแรกมีเพียง NMOS เท่านั้น

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เพราะต้นทุนในการสร้าง CMOS นั้นสูงกว่า อย่างไรก็ตามเนื่องจากข้อดีของ CMOS ที่มีมากกว่าทำให้ได้รับความนิยมมากขึ้น และเทคโนโลยีของ NMOS เริ่มมีการใช้น้อยลง

2.6 วงจร OTA

วงจรรขยายความนำถ่ายโอน (Operational Transconductance Amplifier : OTA) [29] เป็นอุปกรณ์แอกทีฟ ที่มีการทำงานในลักษณะวงจรรขยายที่ทำหน้าที่เปลี่ยนสัญญาณแรงดันเป็นสัญญาณกระแส ในรูปแบบของสัญญาณแรงดันควบคุมแหล่งจ่ายกระแส (Voltage Control Current Source: VCCS) โดยอัตราการเปลี่ยนจากสัญญาณแรงดันเป็นสัญญาณกระแส คือ ค่าความนำถ่ายโอน (Transconductance : g_m) ซึ่งสามารถปรับค่าความนำถ่ายโอนได้จากกระแสไบแอส โดยวงจรร OTA จะสร้างขึ้นจากสารกึ่งตัวนำที่อยู่ในรูปแบบของวงจรรวม ทำให้วงจรร OTA มีคุณสมบัติพื้นฐาน คือ มีค่าอินพุตอิมพีแดนซ์และเอาต์พุตอิมพีแดนซ์สูง ทำให้ไม่จำเป็นต้องอาศัยตัวต้านทานจากภายนอก และสามารถปรับค่าความนำถ่ายโอนด้วยกระแสไบแอสจากภายนอก โดยสัญลักษณ์ของวงจรร OTA แสดงดังรูปที่ 2.11



รูปที่ 2.11 สัญลักษณ์ของวงจรร OTA


การสร้างวงจรร OTA สามารถสร้างด้วยไบโพลาร์ทรานซิสเตอร์และมอสทรานซิสเตอร์ในวิธานิพนธ์ฉบับนี้กล่าวถึงรายละเอียดการทำงานของวงจรร OTA ที่มีโครงสร้างแบบสมมาตร (Balanced OTA) สร้างขึ้นจากมอสทรานซิสเตอร์ และวงจรรพื้นฐานที่ประกอบอยู่ในวงจรร OTA ประกอบด้วย วงจรรสะท้อนกระแส (Current Mirror) และวงจรรขยายผลต่าง (Differential Amplifier) ซึ่งจะกล่าวถึงรายละเอียดในหัวข้อถัดไป

2.6.1 วงจรรสะท้อนกระแส

วงจรรสะท้อนกระแส (Current mirror) [30] แบบมอสทรานซิสเตอร์ เป็นวงจรรที่มีความสำคัญในการออกแบบวงจรรกรองสัญญาณ โดยวงจรรสะท้อนกระแสที่นิยมใช้จะมีด้วยกันอยู่ประมาณ 4 แบบ ที่ได้รับการพัฒนาและเผยแพร่อย่างต่อเนื่อง คือ วงจรรสะท้อนกระแสแบบพื้นฐาน วงจรรสะท้อนกระแสแบบคาสโคด วงจรรสะท้อนกระแสแบบ Wilson และวงจรรสะท้อนกระแสแบบ Wilson ชนิดปรับปรุง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สำหรับวงจรกรองความถี่ต่ำผ่าน Butterworth อันดับห้าที่ใช้พลังงานต่ำมาก โดยใช้เทคโนโลยีซีมอสและวงจรร OTA จะเป็นวงจรสะท้อนกระแสแบบพื้นฐาน ดังนั้นในหัวข้อนี้จึงกล่าวเพียงรายละเอียดของวงจรสะท้อนกระแสแบบพื้นฐานเท่านั้น



รูปที่ 2.12 วงจรสะท้อนกระแสแบบพื้นฐาน [28]

จากรูปที่ 2.12 แสดงวงจรสะท้อนกระแสแบบพื้นฐาน โดยกระแส I_{ref} คือ กระแสทางด้านอินพุตหรือเป็นกระแสอ้างอิง และ I_O คือกระแสทางด้านเอาต์พุต เมื่อกำหนดให้มอสทรานซิสเตอร์ M_1 และ M_2 ทำงานในย่านอิมิตัว จะได้ความสัมพันธ์คือ $V_{DS1} = V_{GS1}$ และ $V_{DS2} \geq V_{GS2} - V_{TH2}$ โดยอัตราส่วนระหว่างกระแสเอาต์พุตและกระแสอินพุต สามารถเขียนได้ดังสมการที่ (2.16)

$$\frac{I_O}{I_{ref}} = \frac{K_2}{K_1} \left(\frac{V_{GS2} - V_{TH2}}{V_{GS1} - V_{TH1}} \right)^2 \left(\frac{1 + \lambda V_{DS2}}{1 + \lambda V_{DS1}} \right) \quad (2.16)$$

เมื่อ $K_n = K_n' \frac{W_n}{L_n} \cong \mu_n C_{ox} \frac{W_n}{L_n}$ หน่วยเป็น A/V^2 สามารถเขียนสมการที่ (2.16) ใหม่ได้ดังสมการที่ (2.17)

$$\frac{I_O}{I_{ref}} = \frac{L_1 W_2}{W_1 L_2} \left(\frac{K_2'}{K_1'} \right) \left(\frac{V_{GS2} - V_{TH2}}{V_{GS1} - V_{TH1}} \right)^2 \left(\frac{1 + \lambda V_{DS2}}{1 + \lambda V_{DS1}} \right) \quad (2.17)$$

เมื่อมอสทรานซิสเตอร์ M_1 และ M_2 มีความสมพงค์กัน ยกเว้นขนาดของมอสทรานซิสเตอร์ สามารถเขียนได้ดังสมการที่ (2.18)

$$\frac{I_O}{I_{ref}} = \frac{L_1 W_2}{W_1 L_2} \left(\frac{1 + \lambda V_{DS2}}{1 + \lambda V_{DS1}} \right) \quad (2.18)$$

กำหนดให้ $V_{DS2} = V_{DS1}$ แทนในสมการที่ (2.18) จะได้


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$\frac{I_O}{I_{ref}} = \frac{L_1 W_2}{W_1 L_2} \quad (2.19)$$

จากสมการที่ (2.19) หากกำหนดให้ L_1 และ L_2 มีค่าเท่ากัน กระแสทางด้านเอาต์พุตจะมีค่าขึ้นอยู่กับอัตราส่วนของ W_2 และ W_1 ดังนั้นสามารถกำหนดอัตราขยายของกระแสเอาต์พุตได้จากการปรับค่าความกว้างของช่องนำกระแส W_2 และ W_1

2.6.2 ทฤษฎีการทำงานของวงจรคูตีเฟอ์เรนเชียล

วงจรวจรขยายผลต่างแบบมอสทรานซิสเตอร์ เป็นวงจรพื้นฐาน ซึ่งใช้มอสทรานซิสเตอร์ 2 ตัว ต่อกันเป็นวงจรรขยายผลต่าง (Differential Amplifier) [31] แสดงดังรูปที่ 2.13



รูปที่ 2.13 คูตีเฟอ์เรนเชียล

จากรูปที่ 2.13 สังเกตเห็นได้ว่ามอสทรานซิสเตอร์ M_1 และ M_2 ต่อกันแบบคูตีเฟอ์เรนเชียลและทำงานในย่านอิมิตัว โดยกำหนดให้มอสทรานซิสเตอร์ทั้ง 2 ตัว มีค่าพารามิเตอร์ภายในเท่ากันทุกประการ จากเงื่อนไขดังกล่าวสามารถเขียนสมการแรงดันอินพุตในเทอมของกระแสเอาต์พุตได้เป็น

$$I_D = \frac{\beta}{2} (V_{GS} - V_T)^2 \quad (2.20)$$

$$V_{ID} = V_{GS1} - V_{GS2} = \left(\frac{2I_{D1}}{\beta_1} \right)^{1/2} - \left(\frac{2I_{D2}}{\beta_2} \right)^{1/2} \quad (2.21)$$

$$I_{SS} = I_{D1} + I_{D2} \quad (2.22)$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

โดยที่ $\beta = K'(W/L)$ และ $\beta_1 = \beta_2 = \beta$ แทนในสมการที่ (2.22) จะได้ I_{D1} และ I_{D2} ดังสมการที่ (2.23) และ (2.24) ตามลำดับ

$$I_{D1} = \frac{I_{SS}}{2} + \frac{I_{SS}}{2} \left[\frac{\beta V_{ID}^2}{I_{SS}} - \frac{\beta^2 V_{ID}^4}{4I_{SS}^2} \right]^{1/2} \quad (2.23)$$

$$I_{D2} = \frac{I_{SS}}{2} - \frac{I_{SS}}{2} \left[\frac{\beta V_{ID}^2}{I_{SS}} - \frac{\beta^2 V_{ID}^4}{4I_{SS}^2} \right]^{1/2} \quad (2.24)$$

จากสมการที่ (2.24) ค่าของ I_{D1} จะอยู่ในเทอมของ V_{ID} โดยดิฟเฟอเรนเชียลค่าของ I_{D1} เทียบกับค่า V_{ID} ขณะที่กำหนดให้ค่าสงบนิ่ง (Quiescent Value) ของ V_{ID} มีค่าเท่ากับ 0 จะได้ค่าดิฟเฟอเรนเชียลทรานส์คอนดักแตนซ์ ดังสมการที่ (2.25)

$$g_m = \left. \frac{\partial I_{D1}}{\partial V_{ID}} \right|_{V_{ID}=0} = \left(\frac{\beta I_{SS}}{4} \right)^{1/2} = \left(\frac{K' I_{SS} W_1}{4L_1} \right)^{1/2} = \left(\frac{K' I_{D1} W_1}{2L_1} \right)^{1/2} \quad (2.25)$$


จากสมการที่ (2.25) ค่าความนำถ่ายโอมมีค่าเป็น Single-End Output Transconductance ที่บ่งบอกว่าเป็นค่าดิฟเฟอเรนเชียลทรานส์คอนดักแตนซ์ (g_{md}) ได้จากคุณสมบัติ $I_{OD} = I_{D1} - I_{D2}$ ดังสมการที่ (2.26)

$$g_{md} = \left. \frac{\partial I_{OD}}{\partial V_{ID}} \right|_{V_{ID}=0} = (\beta_1 I_{SS})^{1/2} = \left(\frac{K' I_{SS} W_1}{L_1} \right)^{1/2} = \left(\frac{2K' I_{D1} W_1}{L_1} \right)^{1/2} \quad (2.26)$$

2.6.3 ทฤษฎีการทำงานของโอทีเอชนิดมอสทรานซิสเตอร์

โครงสร้างภายในของโอทีเอชนิดมอสทรานซิสเตอร์ ประกอบด้วยวงจรถ่วงกระแส และ วงจรขยายผลต่าง แสดงได้ดังรูปที่ 2.14

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.14 โครงสร้างภายในของโอทีเอชนิดมอสทรานซิสเตอร์

จากรูปที่ 2.13 จะสังเกตเห็นได้ว่ากระแสไบแอสจากภายนอก I_B จะเป็นตัวกำหนดค่าความนำอินพุตดิฟเฟอเรนเชียล ซึ่งจะเป็นผลสะท้อนไปยังกระแสเอาต์พุต จากรูปวงจรมันกระแส I_2 เป็นกระแสอ้างอิงกับวงจรสะท้อนกระแส ที่ประกอบด้วยมอสทรานซิสเตอร์ M_4 และ M_6 เมื่อสมมติว่ามอสทรานซิสเตอร์ทุกตัวมีความสมพงค์กันตามอุดมคติ จะทำให้กระแส I_3 เท่ากับกระแส I_2 ในทำนองเดียวกันกระแส I_1 จะถูกอ้างอิงกับวงจรสะท้อนกระแส ที่ประกอบด้วยมอสทรานซิสเตอร์ M_3 และ M_5 ดังนั้นกระแส I_5 จะเท่ากับกระแส I_1 และกระแส I_5 จะถูกสะท้อนมายังมอสทรานซิสเตอร์ M_7 และ M_8 ทำให้กระแส I_5 เท่ากับกระแส I_4 ซึ่งกระแสเอาต์พุตที่ได้ สามารถแสดงได้ดังสมการ (2.27)

$$I_O = I_2 - I_1 = I_3 - I_4 \quad (2.27)$$

จากสมการที่ (2.27) สังเกตเห็นได้ว่ากระแสเอาต์พุตมีค่าเท่ากับผลต่างของกระแสในวงจรคู่อิฟเฟอเรนเชียล ที่ประกอบด้วยมอสทรานซิสเตอร์ M_1 และ M_2 ดังนั้นสามารถแสดงสมการถ่ายโอนของ OTA ได้ดังสมการที่ (2.28)

$$\frac{I_O}{V_{in}} = g_m \quad (2.28)$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เมื่อพิจารณาสมการที่ (2.28) พบว่าสมการถ่ายโอนของ OTA นั้น มีค่าเท่ากับค่าทรานคอนดักแตนซ์ (g_m) ในสมการที่ (2.26) โดยที่ $\beta = \mu C_{ox} (W/L)$ ซึ่งนำมาเขียนใหม่ ได้ตั้งสมการที่ (2.29)

$$g_m = \sqrt{\mu C_{ox} (W/L) I_B} \quad (2.29)$$

เมื่อ μ คือ ความเคลื่อนที่ได้ (Mobility) ของอิเล็กตรอนในแชนแนล
 C_{ox} คือ ค่าตัวเก็บประจุที่ขาคู่ต่อหนึ่งหน่วยพื้นที่
 I_B คือ กระแสไบแอสจากภายนอก

สังเกตเห็นได้ว่าค่าทรานส์คอนดักแตนซ์จะแปรผันตามความกว้าง ความยาวของแชนแนล และค่าารากที่สองของกระแสไบแอส ซึ่งสามารถปรับค่าได้ทางอิเล็กทรอนิกส์

2.7 หลักการทั่วไปของวงจรรองความถี่



รูปที่ 2.15 ระบบของวงจรรองความถี่ [32]

ระบบของวงจรรองความถี่สามารถแสดงได้ดังรูปที่ 2.15 โดยที่ $x(t)$ คือสัญญาณอินพุต $y(t)$ คือ สัญญาณเอาต์พุต และ $h(t)$ คือ สัญญาณตอบสนองต่อสัญญาณอิมพัลส์ (impulse response) ของระบบ ซึ่งถ้ากำหนดให้วงจรรองความถี่ภายใต้การพิจารณาเป็นระบบที่มีคุณสมบัติเป็นแบบเชิงเส้น (linear) และไม่เปลี่ยนแปลงตามเวลา (time-invariant) แล้ว $y(t)$ จะสัมพันธ์กับตัวแปรอื่นสามารถแสดงความสัมพันธ์ได้ตั้งสมการที่ (2.30)

$$y(t) = \int_0^t h(t-\tau)x(\tau)d\tau \quad (2.30)$$

เมื่อทำการแปลงลาปลาซของสมการที่ (2.30) จะได้ผลการแปลงลาปลาซ คือ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$Y(s) = H(s)X(s) \quad (2.31)$$

โดยที่ $Y(s)$, $H(s)$ และ $X(s)$ คือ ผลการแปลงลาปลาซของ $y(t)$, $h(t)$ และ $x(t)$ ตามลำดับ

เมื่อพิจารณาบนแกนความถี่ $s = j\omega$ สมการที่ (2.31) สามารถเขียนให้อยู่ในรูปส่วนประกอบของขนาดและเฟสได้ดังนี้คือ

$$|Y(j\omega)| = |H(j\omega)| |X(j\omega)| \quad (2.32)$$

$$\text{และ} \quad \varphi_{Y(j\omega)} = \varphi_{H(j\omega)} + \varphi_{X(j\omega)} \quad (2.33)$$

โดยที่ $\varphi_{Y(j\omega)}$, $\varphi_{H(j\omega)}$ และ $\varphi_{X(j\omega)}$ คือ ค่าเฟสของ $Y(j\omega)$, $H(j\omega)$ และ $X(j\omega)$ ตามลำดับ

หลักการโดยทั่วไปของวงจรกรองความถี่นั้นคือ ทำหน้าที่แยกสัญญาณที่ไม่ต้องการออกจากสัญญาณที่ต้องการ ตัวอย่างที่เห็นได้ชัดเจนนก็คือ ในการรับสัญญาณวิทยุซึ่งสัญญาณที่ส่งมาจากทางสถานีส่งนั้นจะเป็นสัญญาณที่มาจากทุกสถานีที่ทำการกระจายเสียงรวมทั้งสัญญาณรบกวนที่เกิดขึ้น ในขณะที่ทำการกระจายเสียง การปรับค่าความถี่เพื่อรับฟังรายการจากสถานีใดสถานีหนึ่งนั้น จะทำได้โดยการกรองเอาสัญญาณของสถานีอื่น ๆ ที่ไม่ต้องการรับฟังรวมทั้งสัญญาณรบกวนออกให้เหลือเพียงสัญญาณของสถานีที่ต้องการรับฟังเท่านั้น โดยพิจารณาสมการที่ (2.32) จะเห็นได้ว่าขนาดของสัญญาณทางเอาต์พุตนั้นเป็นผลคูณของค่าขนาดของสัญญาณอินพุตกับค่าขนาดของฟังก์ชันของการตอบสนองในเชิงความถี่ (frequency response function) ของวงจรกรองความถี่ ถ้าหากค่าฟังก์ชันขนาด (magnitude function) ของ $H(j\omega)$ มีค่าเท่ากับศูนย์ในช่วงแถบความถี่ระหว่าง ω_{s1} และ ω_{s2} ก็แสดงว่าสัญญาณเอาต์พุตจะมีค่าขนาดเท่ากับศูนย์ ไม่ว่าสัญญาณอินพุตนั้นจะมีค่าเท่าไรในช่วง $(\omega_{s1}, \omega_{s2})$ ซึ่งช่วงความถี่ $(\omega_{s1}, \omega_{s2})$ นี้จะเรียกว่าแถบหยุด (stopband) ของวงจร $H(j\omega)$ ในทำนองเดียวกันเมื่อค่าฟังก์ชันขนาดของ $H(j\omega)$ มีค่าไม่เท่ากับศูนย์ในช่วงแถบความถี่ระหว่าง ω_{p1} และ ω_{p2} ก็จะทำให้สัญญาณเอาต์พุตมีค่าขนาดเป็นไปตามสมการที่ (2.32) ในช่วงความถี่ $(\omega_{p1}, \omega_{p2})$ ซึ่งในช่วงความถี่นี้เรียกว่าแถบผ่าน (passband) ของวงจร $H(j\omega)$

จากธรรมชาติการตอบสนองของฟังก์ชันขนาดของ $H(j\omega)$ ในช่วงของแถบความถี่ที่แตกต่างกันของวงจร ทำให้วงจรกรองความถี่สามารถแบ่งออกเป็นแบบย่อย ๆ ได้ 5 แบบ ตามคุณลักษณะของการตอบสนองต่อความถี่ของวงจรดังนี้คือ


- 1) วงจรกรองแบบความถี่ต่ำผ่าน (Low-pass Filter, LP)
- 2) วงจรกรองแบบความถี่สูงผ่าน (High-pass Filter, HP)
- 3) วงจรกรองแบบแถบความถี่ผ่าน (Band-pass Filter, BP)
- 4) วงจรกรองแบบแถบความถี่หยุด (Band-stop Filter, BS)
- 5) วงจรกรองแบบทุกความถี่ผ่าน (All-pass Filter, AP)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เนื่องจากวิทยานิพนธ์ฉบับนี้ใช้เพียงตัวกรองความถี่ต่ำผ่านดังนั้นในหัวข้อนี้จึงขอกล่าวเพียงรายละเอียดของตัวกรองความถี่ต่ำผ่านเท่านั้น เพื่อสะดวกในการอธิบายจึงขอสมมติให้วงจรกรองความถี่ที่จะกล่าวถึงต่อไปนี้เป็นวงจรกรองความถี่ในเชิงอุดมคติ นั่นคือ การตอบสนองทางเฟสเป็นแบบเชิงเส้นและมีค่าการสูญเสียทางขนาดเป็นศูนย์ในช่วงแถบผ่านของวงจรกรองความถี่ และให้การสูญเสียในแถบหยุดของวงจรกรองความถี่มีค่าเป็นอนันต์ ($H(j\omega)=0$)

2.7.1 วงจรกรองแบบความถี่ต่ำผ่าน

วงจรกรองแบบความถี่ต่ำผ่านเป็นวงจรกรองความถี่ที่มีแถบความถี่ผ่านอยู่ในช่วงระหว่าง 0 ถึง ความถี่คัทออฟ (cutoff frequency, ω_c) ในขณะที่ช่วงความถี่ที่สูงกว่าความถี่คัทออฟจะเป็นช่วงความถี่แถบหยุดของวงจร ในกรณีเช่นนี้ค่าแบนด์วิดท์ (bandwidth) ของวงจรมีค่าเท่ากับ ω_c เราจะพบว่าผลการตอบสนองทางขนาดในเชิงความถี่ของวงจรกรองแบบความถี่ต่ำผ่านในแบบอุดมคตินั้น แสดงได้ดังรูปที่ 2.16



รูปที่ 2.16 การตอบสนองทางขนาดเชิงความถี่ของวงจรกรองแบบความถี่ต่ำผ่านในแบบอุดมคติ

บทที่ 3

งานวิจัยที่เกี่ยวข้อง


3.1 บทนำ

ในอดีตที่ผ่านมาได้มีการนำเสนอบทความวิจัยเกี่ยวกับวงจรกรองความถี่ต่ำ Butterworth อันดับห้า โดยเฉพาะวงจรที่ใช้อุปกรณ์แอกทิฟเป็นหลัก วิทยานิพนธ์ฉบับนี้ได้ศึกษาและวิเคราะห์วงจรจากบทความวิชาการที่ได้นำเสนอมาแล้วก่อนหน้านี้ โดยเปรียบเทียบในด้านของฟังก์ชันการทำงาน จำนวนของอุปกรณ์แอกทิฟ อัตราการบริโภคกำลังงาน ค่าพิสัยพลวัต (DR) และพื้นที่ชิป เป็นต้น โดยมีรายละเอียดดังต่อไปนี้

3.2 วงจรกรองความถี่ต่ำ Butterworth อันดับห้า ที่ได้มีการนำเสนอในอดีต

ในหัวข้อนี้เป็นการศึกษาข้อดีข้อด้อยของวงจรกรองความถี่ต่ำ Butterworth อันดับห้า ซึ่งวงจรเหล่านี้ถูกออกแบบโดยใช้อุปกรณ์แอกทิฟที่แตกต่างกันและพัฒนาโดยนักวิจัยจากหลายกลุ่ม รายละเอียดในการพิจารณาจะแบ่งเป็นหัวข้อย่อย ๆ ดังนี้


3.2.1 วงจรกรองความถี่ต่ำ Butterworth อันดับห้าที่นำเสนอใน [3]




รูปที่ 3.1 วงจรกรองความถี่ต่ำ Butterworth อันดับห้าที่ใช้วงจร OTA-C

ในปี 2009 Shvem-Yuh Lee และ Chin-Jen Cheng [3] ได้นำเสนอการออกแบบและการสร้างแบบจำลองของวงจรกรองความถี่ต่ำที่ใช้วงจร OTA-C สำหรับการตรวจจับคลื่นไฟฟ้าหัวใจ วงจรกรองความถี่ต่ำผ่าน Butterworth อันดับห้า ประกอบด้วยวงจร OTA จำนวน 11 วงจร และตัวเก็บประจุ 5 ตัว ซึ่งสามารถทำหน้าที่เป็นวงจรกรองความถี่ต่ำได้ โดยมีวงจรกรองความถี่ต่ำผ่านพาสซีฟ RLC แบบขั้นบันไดอันดับห้าเป็นวงจรต้นแบบ แสดงในรูป 3.2

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3.2 วงจรกรองความถี่ต่ำผ่านพาสซีฟ RLC ชนิดชั้นบันไดอันดับที่ห้า



รูปที่ 3.3 วงจร OTA ผลต่างเชิงสมบูรณกับ vtune

เมื่อวิเคราะห์รูปที่ 3.3 จะพบว่ามีฟังก์ชันค่าความนำไฟฟ้า สามารถเขียนได้ดังสมการที่ (3.1)

$$G_m = \frac{i_o}{v_{id}} = \frac{1-N}{1+N+M} \cdot \frac{G_S}{1+G_S/g_{o,M_R}} \quad (3.1)$$

โดยที่ G_S คือ ค่าที่พิจารณาขอร์สของอินพุตสเตทและเท่ากับ $(1+N+M)g_m$

g_{o,M_R} คือ ค่าความนำไฟฟ้าสัญญาณขนาดเล็กเดรนขอร์สของ M_R

สำหรับอุปกรณ์ p-channel สมการอันดับหนึ่งที่สุดคล้องกันของ g_{o,M_R} เมื่อ v_{SD} เข้าใกล้ v_{DSAT} ($=v_{SG}-V_{th}$) สามารถเขียนได้ดังสมการที่ (3.2)

$$g_{o,M_R} = \mu_p C_{OX} \frac{W}{L} (v_{SG} - V_{th} - v_{SD}) \quad (3.2)$$

โดยที่ v_{SG} คือ ค่าคงที่ได้มาจากทรานซิสเตอร์ไบแอสตัวเอง

นอกจากนี้ค่าความนำ (g_m) ในการทำงานย่าน subthreshold สามารถเขียนอธิบายได้ดังสมการ

$$g_m = \frac{I_D}{nV_T} \quad (3.3)$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า


ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เนื่องจากค่าความนำไฟฟ้าที่มีขนาดเล็กมาก ตัวส่วน $1+N+M$ ได้รับการออกแบบให้มีขนาดใหญ่กว่า $1-N$ มาก ในทางกลับกันจากสมการที่ (3.2) และ (3.3) สามารถปรับขนาดและช่องกระแสได้อย่างเหมาะสม จากสมการที่ (3.1) สามารถเขียนอธิบายเพิ่มเติมได้ในสมการที่ (3.4)


$$G_m = \frac{i_o}{v_{id}} = \frac{1-N}{1+N+M} \cdot g_{o,M_R} \quad (3.4)$$

จากการพิจารณาจะพบว่าจุดเด่นของวงจรดังรูปที่ 3.1 เป็นวงจรที่เหมาะสมแก่การนำมาสร้างเป็นวงจรรวม อีกทั้งวงจรที่นำเสนอ [3] สามารถตอบสนองความถี่ได้ 250 MHz โดยใช้แหล่งจ่ายไฟเพียง 1 V ใช้อัตราการใช้พลังงาน 453 nW

3.2.2 วงจรกรองความถี่ต่ำ Butterworth อันดับห้าที่นำเสนอใน [7]



รูปที่ 3.4 วงจรกรองความถี่ต่ำผ่าน Butterworth อันดับห้า โดยใช้ MODI-OTA



รูปที่ 3.5 วงจร MODI-OTA

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

วงจรรองความถี่ต่ำผ่าน Butterworth อันดับห้า โดยใช่วงจรขยายความนำถ่ายโอนแบบหลายเอาต์พุตดิฟเฟอเรนเชียลอินพุต นำเสนอโดย Chuan - Yu Sun และ Shuem-Luh Lee [7] ถูกตีพิมพ์ในปี 2018 ดังแสดงรูป 3.4 โครงสร้างของวงจรรองความถี่ต่ำด้วยวงจรรวม OTA 6 วงจร และตัวเก็บประจุ 5 ตัว

เมื่อวิเคราะห์รูปที่ 3.5 จะพบว่า มีฟังก์ชันค่าความนำไฟฟ้าของทรานซิสเตอร์ M_1 M_C M_{12} M_{C2} ในย่านต่ำกว่าแรงดันขีดเริ่ม สามารถเขียนอธิบายได้ดังสมการที่ (3.5)-(3.8)

$$g_{m,1} = \frac{1}{nV_T} \left(\frac{W}{L} \right)_1 \cdot I_o \cdot \exp \left(\frac{V_S - v_{inp}}{nV_T} \right) \left[1 - \exp \left(-\frac{V_S - v_{out1n}}{V_T} \right) \right] \quad (3.5)$$

$$g_{m,C} = \frac{1}{nV_T} \left(\frac{W}{L} \right)_C \cdot I_o \cdot \exp \left(\frac{V_S - v_{inp}}{nV_T} \right) \left[1 - \exp \left(-\frac{V_S - v_{out1p}}{V_T} \right) \right] \quad (3.6)$$

$$g_{m,12} = \frac{1}{nV_T} \left(\frac{W}{L} \right)_{12} \cdot I_o \cdot \exp \left(\frac{V_S - v_{inp}}{nV_T} \right) \left[1 - \exp \left(-\frac{V_S - v_{out2n}}{V_T} \right) \right] \quad (3.7)$$

$$g_{m,C2} = \frac{1}{nV_T} \left(\frac{W}{L} \right)_{C2} \cdot I_o \cdot \exp \left(\frac{V_S - v_{inp}}{nV_T} \right) \left[1 - \exp \left(-\frac{V_S - v_{out2p}}{V_T} \right) \right] \quad (3.8)$$


อัตราส่วนสัมพัทธ์ของค่าความนำสามารถเขียนแสดงได้ดังสมการที่ (3.9)

$$g_{m,1} : g_{m,C} : g_{m,12} : g_{m,C2} = \left(\frac{W}{L} \right)_1 : \left(\frac{W}{L} \right)_C : \left(\frac{W}{L} \right)_{12} : \left(\frac{W}{L} \right)_{C2} \quad (3.9)$$


วงจรรองความถี่ต่ำที่ได้นำเสนอในอดีตให้ประสิทธิภาพการทำงานที่ดีของวงจรรองความถี่ต่ำผ่าน Butterworth ซึ่งสามารถนำมาประยุกต์ใช้กับระบบการรับสัญญาณ ECG วงจรเหล่านี้ยังใช้อุปกรณ์แอกทีฟจำนวน 6 วงจร อาทิเช่น OTA และ FDTC จากการพิจารณาจะพบว่าวงจรรองความถี่ต่ำที่ได้นำเสนอแสดงดังรูป 3.4 มีข้อดีคือใช้เทคนิคการขับสัญญาณเข้าขา Bulk ของมอสทรานซิสเตอร์ ซึ่งสามารถทำงานได้ที่แหล่งจ่ายแรงดันและกำลังไฟเลี้ยงที่ต่ำมาก และความกว้างของสัญญาณที่แคบจากโครงสร้างของวงจรรวม MODI-OTA สำหรับการรับสัญญาณ ECG โดยโครงสร้างของวงจรรองความถี่ต่ำที่ได้นำเสนอ [7] สามารถลดจำนวน OTA ที่ใช้ในวงจรรองความถี่ต่ำได้ อีกทั้งยังใช้เทคนิคการปรับปรุงเชิงเส้นโดยใช้แรงดัน VSD คงที่ ในการออกแบบ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.2.3 วงจรกรองความถี่ต่ำ Butterworth อันดับห้าที่ห้าที่นำเสนอใน [8]



รูปที่ 3.6 วงจรกรองความถี่ต่ำผ่านอันดับสูง โดยใช้ MOFD OTA-C



รูปที่ 3.7 โครงสร้างวงจร MOFD OTA-C

ในปี 2018 Shvem-Yuh Lee และ Cheng-Pin Wang [8] ได้นำเสนอวงจรกรองความถี่ต่ำ OTA-C ที่ใช้แรงดันไฟต่ำ พร้อมกับวงจร OTA มีประสิทธิภาพทั้งด้านพื้นที่และกำลังงานสำหรับการทำงานประยุกต์ใช้งานเซ็นเซอร์ทางชีวการแพทย์ ดังแสดงในรูป 3.6 โครงสร้างของวงจรประกอบด้วย OTA แบบ Fully Differential จำนวน 1 ตัว วงจร MOFD OTA-C จำนวน 5 วงจร และวงจร CMFB จำนวน 5 วงจร

เมื่อวิเคราะห์รูปที่ 3.7 จะพบว่ามีฟังก์ชันค่าความนำไฟฟ้าของเอาต์พุตสเตจแรก สามารถเขียนอธิบายได้ดังสมการที่ (3.10)

$$G_{m,out1} = \frac{M_1 - N_1}{(M_2 + N_2) + M_1 + N_1} \times \frac{g_{m,M} A_{gm}}{1 + g_{m,M} A_{gm} R_{eq}} \tag{3.10}$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

โดยที่ M_{M1} M_{N1} M_{M2} และ M_{M2} คือ อัตราส่วนขนาดทรานซิสเตอร์

R_{eq} คือ วงจรสมมูลของทรานซิสเตอร์ M_R


$g_{m,M}$ คือ ค่าความนำไฟฟ้าของทรานซิสเตอร์ M_M

A_{gm} คือ ผลรวมของอัตราขยายของค่าความนำไฟฟ้า g_m และ
วงจร CMFB

จากการพิจารณาจะพบว่าจุดเด่นของวงจรดังรูปที่ 3.6 เป็นวงจรที่เหมาะสมแก่การนำมาสร้างเป็นวงจรรวม อีกทั้งวงจรที่นำเสนอ [8] สามารถตอบสนองความถี่ได้ 250 MHz โดยใช้แหล่งจ่ายไฟต่ำกว่า 1 V ใช้อัตราการใช้กำลังงาน 41 nW โครงสร้างของวงจร MOFD OTA-C ถูกสร้างโดยมาตรฐานของเทคโนโลยีซีมอส TSMC 0.18 μm แสดงให้เห็นว่าการออกแบบนี้มีประสิทธิภาพในการลดพลังงานการใช้กำลังงานและพื้นที่การทำงาน ซึ่งเหมาะสมสำหรับการนำไปประยุกต์ใช้งานเซ็นเซอร์ทางชีวการแพทย์ เช่น การบันทึกสัญญาณ ECG

3.2.4 วงจรกรองความถี่ต่ำ Butterworth อันดับห้าที่นำเสนอใน [9]

วงจรกรองความถี่ต่ำ Butterworth อันดับห้า โดยใช่วงจรขยายความนำผลต่างแบบปลายคู่ (FDDTA) นำเสนอโดย Paulo M. Pinto และคณะ [9] ในปี 2019 ดังแสดงรูป 3.6 โครงสร้างของวงจรประกอบด้วยวงจรขยายความนำผลต่างแบบปลายคู่ (FDDTA) 5 วงจร และวงจร OTA 1 วงจร และตัวเก็บประจุ 5 ตัว



รูปที่ 3.8 วงจรกรองความถี่ต่ำผ่าน Butterworth อันดับห้า โดยใช้ FDDTA

กำหนดให้ $C_1 \gg C_p$ พังก์ชันถ่ายโอนของ วงจร FDDTA1 รวมถึงอินพุตสเตทของ OTA1 คือ

$$\frac{v_{op1}(s) - v_{on1}(s)}{[v_{ip1}(s) - v_{in1}(s)] + [v_{on2}(s) - v_{op1}(s)] - [v_{op2}(s) - v_{on1}(s)]} = \frac{G_m}{2sC_1 + 3G_o} \quad (3.11)$$

กำหนดให้ $C_2 \gg C_p$ พังก์ชันถ่ายโอนของ วงจร FDDTA2 คือ
เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$\frac{v_{o_{p2}}(s) - v_{o2}(s)}{[v_{o_{n3}}(s) - v_{o_{n1}}(s)] - [v_{o_{p3}}(s) - v_{o_{p1}}(s)]} = \frac{G_m}{2sC_2 + 2G_o} \quad (3.12)$$

กำหนดให้ $C_3 \gg C_p$ ฟังก์ชันถ่ายโอนของ วงจร FDDTA3 คือ

$$\frac{v_{o_{p3}}(s) - v_{o_{n3}}(s)}{[v_{o_{n4}}(s) - v_{o_{n2}}(s)] - [v_{o_{p4}}(s) - v_{o_{p2}}(s)]} = \frac{G_m}{2sC_3 + 2G_o} \quad (3.13)$$

กำหนดให้ $C_4 \gg C_p$ ฟังก์ชันถ่ายโอนของ วงจร FDDTA4 คือ

$$\frac{v_{o_{p4}}(s) - v_{o_{n4}}(s)}{[v_{o_{n1}}(s) - v_{o_{n3}}(s)] - [v_{o_{p1}}(s) - v_{o_{p3}}(s)]} = \frac{G_m}{2sC_4 + 2G_o} \quad (3.14)$$

และกำหนดให้ $C_5 \gg C_p$ ฟังก์ชันถ่ายโอนของ วงจร FDDTA5 คือ

$$\frac{v_{o_p}(s) - v_{o_n}(s)}{[v_{o_n}(s) - v_{o_{n4}}(s)] - [v_{o_p}(s) - v_{o_{p4}}(s)]} = \frac{G_m}{2sC_5 + 2G_o} \quad (3.15)$$

พิจารณาจากสมการที่ (3.11)-(3.15) ทำให้ได้ฟังก์ชันถ่ายโอนโครงสร้างของวงจรที่สมบูรณ์ สามารถเขียนได้ดังสมการที่ (3.16)

$$T(s) = \frac{v_{od}(s)}{v_{id}(s)} = \frac{G_m^5}{\alpha s^5 + \beta s^4 + \gamma s^3 + \delta s^2 + \epsilon s + \theta} \quad (3.16)$$

จากการพิจารณาจะพบว่าจุดเด่นของวงจรในรูปที่ 3.6 คือ วงจรที่นำเสนอ [9] ใช้อุปกรณ์พาสซีฟจำนวนน้อยซึ่งใช้บล็อกวงจร FDDTA เป็นองค์ประกอบหลัก เนื่องจากมีคุณสมบัติของการจับคู่สัญญาณในตัวเอง ทำให้วงจรที่นำเสนอไม่จำเป็นต้องใช้วงจรเทียบสัญญาณภายนอก ซึ่งทำให้ความซับซ้อนของวงจรลดลง

จากการพิจารณาวงจร FDDTA ที่ใช้เทคนิคการทำงานในย่านต่ำกว่าแรงดันขีดเริ่ม สำหรับการประยุกต์ใช้งานกับแหล่งจ่ายแรงดันไฟเลี้ยงต่ำมาก มีลักษณะเด่นของวงจรคือ วงจรใช้ไฟเลี้ยงต่ำที่ประมาณ 0.25 V และใช้กำลังงานเพียง 603 nW ซึ่งจากคุณสมบัติดังกล่าววงจร FDDTA จึงเหมาะแก่การถูกนำไปประยุกต์ใช้งานที่ใช้ความถี่ต่ำ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.3 บทสรุป

ในบทนี้ได้กล่าวถึงหลักการเบื้องต้นที่ใช้ในงานวิจัยเพื่อการออกแบบวงจรรองความถี่ต่ำ Butterworth อันดับห้า ที่ใช้พลังงานต่ำ และการประยุกต์ใช้งาน โดยศึกษาจากงานวิจัยและบทความทางวิชาการต่าง ๆ ที่เกี่ยวข้องกับการออกแบบวงจรรองความถี่ต่ำ ซึ่งจากการศึกษาพอสรุปหลักสำคัญที่ใช้ในการออกแบบวงจรรองความถี่ต่ำใช้เทคนิคการซบสัญญาณเข้าขา Bulk ของมอสทรานซิสเตอร์ โดยจะมุ่งเน้นไปที่โครงสร้างของวงจรที่ออกแบบจะต้องมีความง่ายไม่ซับซ้อน เพื่อให้มีความเหมาะสมต่อการนำไปสร้างเป็นวงจรรวม อีกทั้งวงจรจะต้องสามารถทำงานได้ที่แหล่งจ่ายแรงดันต่ำและอัตราการบริโภคกำลังงานต่ำ เพื่อให้วงจรมีความน่าสนใจในการนำไปประยุกต์ใช้งาน โดยที่วิทยานิพนธ์ฉบับนี้เลือกใช้วงจรรองความถี่ต่ำโดยใช้เทคนิคทรานซิสเตอร์เสมือนเกตลอยขั้วเคลื่อนด้วยขาบอดีเป็นวงจรพื้นฐานในการออกแบบวงจรรองความถี่ต่ำ ดังนั้นปัจจัยดังที่กล่าวมาทั้งหมดนี้จะได้ใช้เป็นแนวทางในการพัฒนาโครงสร้างของวงจรรองความถี่ต่ำ Butterworth อันดับห้า ที่ใช้พลังงานต่ำซึ่งจะนำเสนอในบทต่อไป



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 4

วงจรรองความถี่ต่ำผ่าน Butterworth อันดับห้า ที่ใช้พลังงานต่ำมาก

4.1 บทนำ

ในปัจจุบันการออกแบบวงจรรองความถี่ถูกคิดค้นและพัฒนาอย่างต่อเนื่อง โดยมุ่งเน้นให้วงจรมีประสิทธิภาพ กล่าวคือ มีผลตอบสนองที่แม่นยำ ปรับค่าได้ ใช้อุปกรณ์ที่น้อยกว่า เพื่อให้อุปกรณ์อิเล็กทรอนิกส์มีขนาดเล็กลง มีการทำงานที่ใช้ไฟเลี้ยงต่ำ ๆ อัตราการบริโภคกำลังงานต่ำ ส่งผลให้สามารถนำมาสร้างวงจรรีเลย์ทรอนิกส์สำหรับอุปกรณ์แบบพกพา อุปกรณ์สื่อสารไร้สาย และอุปกรณ์การแพทย์แบบปลูกฝังได้ (implantable medical devices) ในวิทยานิพนธ์ฉบับนี้จึงมุ่งเน้นการนำเอาเทคโนโลยีที่รวมเอาอุปกรณ์สารกึ่งตัวนำและวงจรรวมหลายชนิดมาสร้างไว้บนพื้นฐานของสารกึ่งตัวนำเดียวกัน

วงจรรองแบบต่อเนื่องทางเวลาสามารถนำมาประยุกต์ใช้ในระบบชีวการแพทย์ อาทิเช่น การตรวจคลื่นไฟฟ้าสมอง (EEG) การตรวจคลื่นไฟฟ้ากล้ามเนื้อ (EMG) และการตรวจคลื่นไฟฟ้าหัวใจ (ECG) รูปที่ 1.1 แสดงระบบการรับคลื่นไฟฟ้าหัวใจ ซึ่งโดยทั่วไปสัญญาณทางชีวภาพจะอยู่ในช่วง $100 \mu\text{V} - 5 \text{ mV}$ โดยมีความถี่ต่ำกว่า 250 Hz [1] สัญญาณ ECG ในช่วง $100 \mu\text{V} - 5 \text{ mV}$ ถูกขยายโดยวงจรพรีแอมป์และจำกัดย่านความถี่โดยวงจรรองความถี่ต่ำผ่าน วงจรรองความถี่ต่ำมีความถี่คัทออฟ 250 Hz ใช้เพื่อกำจัดสัญญาณรบกวนนอกย่านความถี่ วิทยานิพนธ์ฉบับนี้มุ่งเน้นไปที่วงจรรองความถี่ต่ำซึ่งควรนำไปใช้เป็นส่วนหนึ่งของระบบการรับคลื่นไฟฟ้าหัวใจ การออกแบบวงจรรองความถี่ต่ำแบบต่อเนื่องเพื่อการประยุกต์ใช้งานในระบบการรับสัญญาณ ECG ควรพิจารณาพารามิเตอร์หลายประการ ได้แก่ อัตราการบริโภคกำลังงาน ค่าพิสัยพลวัต (DR) และพื้นที่ชิป อย่างไรก็ตามการออกแบบวงจรรองความถี่ต่ำนั้นไม่ใช่เรื่องง่าย โดยเฉพาะอย่างยิ่งการนำไปใช้งานของวงจรรวมเมื่อต้องการใช้ชิปที่มีค่าคงที่ทางเวลาจำนวนมาก ซึ่งจำเป็นต้องใช้ค่าความนำที่มีค่าเพียงเล็กน้อย และตัวเก็บประจุที่มีขนาดใหญ่กว่า 100 pF แต่น่าเสียดายค่าความนำที่มีค่าน้อยมาก ๆ จะทำให้ระดับของสัญญาณรบกวนสูงขึ้น และความจุไฟฟ้าในทางปฏิบัติถูกจำกัดให้ต่ำกว่า 50 pF เนื่องจากข้อจำกัดของพื้นที่ซิลิกอน [12]

วงจรรองความถี่ต่ำผ่านแบบต่อเนื่องทางเวลาสามารถออกแบบมาเพื่อใช้กับระบบการรับสัญญาณ ECG [2]-[10] ในวิทยานิพนธ์ฉบับนี้เน้นเฉพาะวงจรรองความถี่ต่ำผ่าน Butterworth อันดับห้า [3] [7]-[9] การตอบสนองแบบ Butterworth นั้นน่าสนใจเนื่องจากเฟสมีความเป็นเชิงเส้นและมีการตอบสนองคงที่ภายในแบนด์วิดท์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

วิทยานิพนธ์ฉบับนี้ได้เสนอการออกแบบวงจรกรองความถี่ต่ำผ่าน Butterworth อันดับห้า โดยใช่วงจรขยายความนำถ่ายอินแบบหลายอินพุต (MI-OTA) ซึ่งสามารถช่วยลดจำนวนการใช้วงจร OTA ได้ วงจร MI-OTA สามารถทำได้โดยการใช้ทรานซิสเตอร์เกตลอยเสมือนขับเคลื่อนที่ขาบอดี้ เทคนิคการทำงานในย่านต่ำกว่าแรงดันขีดเริ่ม (subthreshold) ถูกนำมาใช้เพื่อให้ได้อัตราการบริโภคกำลังงานที่ต่ำ วงจรกรองที่นำเสนอถูกจำลองด้วยเทคโนโลยีซีมอส TSMC 0.18 μm ซึ่งสามารถประยุกต์ใช้งานในด้านระบบชีวการแพทย์ได้

4.2 คำอธิบายวงจร

4.2.1 วงจร Multiple-input bulk-driven quasi-floating gate MOST (MIBD-QFG MOST)

สัญลักษณ์และวงจร MIBD-QFG MOST [10] ถูกแสดงในรูปที่ 4.1(ก) และ (ข) ตามลำดับ แรงดันอินพุต V_{ini} ($i=1,2,\dots,N$) ถูกต่อกับตัวเก็บประจุที่ขาเกต (G) และขาบอดี้ (B) และตัวเก็บประจุอินพุต C_{Bi} ต่อขนานกับตัวต้านทานที่มีค่าสูง R_{Li} ขาเกตถูกเชื่อมต่อกับแรงดันไบแอส V_b ที่เหมาะสมผ่านตัวต้านทานแบบขนาน (R_L) เพื่อสร้างช่องสัญญาณระหว่างชาซอร์ส (S) และชาเดรน (D) ตัวต้านทานแบบขนาน (R_L) จึงถูกนำมาใช้และแทนที่ด้วยทรานซิสเตอร์ M_L ที่ทำงานในย่านคัทออฟ ดังแสดงในรูปที่ 4.1 (ข)

สัญญาณแรงดันที่ขาเกต (V_G) สามารถเขียนอธิบายได้ดังสมการที่ (4.1)

$$V_G \approx \sum_{i=1}^N \frac{C_{Gi} V_{ini}}{C_{\Sigma G}} \quad (4.1)$$

โดยที่ C_{Gi} ($i=1,2,\dots,N$) คือ คู่ตัวเก็บประจุหรือความจุไฟฟ้าของขาเกต

$C_{\Sigma G}$ คือ ความจุไฟฟ้าโดยรวมจากขาเกต และสามารถกำหนดได้ดังนี้

$$C_{aG} = C_{GS} + C_{GD} + C_{GB} + \sum_{i=1}^N C_{GD-MLi} + \sum_{i=1}^N C_{Gi} \quad (4.2)$$

โดยที่ C_{GS} C_{GD} C_{GB} คือ ความจุไฟฟ้าแฝงของขาเกตถึงชาซอร์ส ขาเกตถึงชาเดรน และขาเกตถึงขาบอดี้ของทรานซิสเตอร์ตามลำดับ

C_{GD-MLi} คือ ความจุไฟฟ้าแฝงของขาเกตกับชาเดรนของทรานซิสเตอร์ M_L

เช่นเดียวกับสัญญาณแรงดันที่ขาบอดี้ (V_B) สามารถเขียนได้ดังสมการที่ (4.3)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$V_B \approx \sum_{i=1}^N \frac{C_{Bi}}{C_{\Sigma B}} V_{in_i} \tag{4.3}$$

โดยที่ C_{Bi} ($i=1,2...N$) คือ ความจุไฟฟ้าที่ขาบอดี้

$C_{\Sigma B}$ คือ ความจรรวมจากขั้ว B ซึ่งสามารถเขียนสมการได้ดังนี้

$$C_{\Sigma B} = C_{BS} + C_{BD} + C_{BSUB} + \sum_{i=1}^N C_{GD-MLi} + \sum_{i=1}^N C_{Bi} \tag{4.4}$$

โดยที่ C_{BS} C_{BD} C_{BSUB} คือ ความจุไฟฟ้าแฝงของขาบอดี้กับแหล่งจ่าย ขาบอดี้ถึงขาเดรน ขาบอดี้ถึงขั้วสเตรทของทรานซิสเตอร์ ตามลำดับ


แรงดันอินพุต V_{in} ถูกลดทอนที่ขาเกตและขาบอดี้โดยอัตราส่วนของ C_{Gi}/C_{TG} และ C_{Bi}/C_{TB} ตามลำดับ ดังแสดงในสมการที่ (4.1) และ (4.3) จึงทำให้ช่วงการเปลี่ยนแปลงแรงดันอินพุตขยายกว้างขึ้น

ค่าความนำอินพุต g_{mi} ของวงจร MIBD-QFG MOST (จากอินพุตที่ i) [10] สามารถเขียนได้ดังสมการที่ (4.5)

$$g_{mi} = \frac{C_{Gi}}{C_{\Sigma G}} g_m + \frac{C_{Bi}}{C_{\Sigma B}} g_{mb} \tag{4.5}$$


โดยที่ g_m คือ ค่าความนำของขาเกต

g_{mb} คือ ค่าความนำของขาบอดี้ของวงจรมอสทรานซิสเตอร์



รูปที่ 4.1 วงจรมอสทรานซิสเตอร์ MIBD-QFG (ก) สัญลักษณ์ (ข) การสร้างวงจร

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.2 สัญลักษณ์ของวงจร OTA แบบหลายอินพุต

4.2.2 วงจรขยายความนำถ่ายโอนกระตุ้นสัญญาณที่ขาบอดี้แบบหลายอินพุต (MIBD-OTA)

สัญลักษณ์ของวงจรขยายความนำถ่ายโอนแบบหลายอินพุต (MI-OTA) ถูกแสดงในรูปที่ 4.2 [11] แผนผังของวงจร MIBD-OTA ที่ใช้ในการออกแบบนี้จะแสดงในรูปที่ 4.3 ภายในวงจรประกอบด้วยวงจรคู่ผลต่าง (M_1, M_2) ซึ่งใช้โครงสร้างของวงจร MIBD-QFG OTA ดังแสดงในรูปที่ 4.1 ชุดของวงจรสะท้อนกระแส (M_3/M_4) และ (M_5/M_6) ใช้ในการถ่ายโอนผลต่างกระแสของคู่อินพุตและเอาต์พุตของวงจร MI-OTA (I_{o+}, I_{o-}) เพื่อเพิ่มค่าความต้านทานเอาต์พุตและอัตราขยายแรงดัน DC ของวงจร MI-OTA ดังนั้นจึงใช้ทรานซิสเตอร์เสมือนเกิดลอยโดยการต่อแบบคาสโคดตัวเองเพื่อให้ได้ทั้งวงจรสะท้อนกระแส M_3/M_4 และ M_5/M_6 รวมทั้งแหล่งจ่ายกระแสไบแอสของทรานซิสเตอร์ $M_7 - M_{10}$

เมื่อพิจารณาถึงคุณลักษณะการถ่ายโอนสัญญาณขนาดใหญ่ของวงจร MI-OTA ในรูปที่ 4.3 เริ่มจากอินพุตที่ i และกำหนดให้อินพุตอื่น ๆ รวมทั้งผลต่างเอาต์พุตเชื่อมต่อกับกราวด์ของทรานซิสเตอร์ $M_7 = M_8 = M_{11}$ ซึ่งการทำงานในย่านต่ำกว่าแรงดันขีดเริ่ม สามารถเขียนอธิบายได้ดังนี้

$$I_o = I_{o+} - I_{o-} = 2I_B \tanh \left(\frac{V_{+i} - V_{-i}}{2nU_T} \left(\frac{C_{Gi}}{C_{\Sigma G}} + \frac{C_{Bi}}{C_{\Sigma B}} \right) \right) \quad (4.6)$$


โดยที่ n คือ ตัวประกอบความชันของแรงดันขีดเริ่ม
 U_T คือ ค่าศักย์ความร้อน
 I_B คือ กระแสไบแอส

ดังนั้นค่าความนำสัญญาณขนาดเล็กของวงจร MIBD-QFG OTA สามารถเขียนอธิบายได้ดังนี้


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$g_m = \frac{I_B}{nU_T} \left(\frac{C_{Bi}}{C_{\Sigma B}} + \frac{C_{Gi}}{C_{\Sigma G}} \right) \quad (4.7)$$


ค่าความนำ g_m สามารถปรับได้โดยการไบแอสกระแส และยังสามารถปรับค่าความนำเพียงเล็กน้อย nA/V โดยใช้การทำงานในย่านต่ำกว่าแรงดันขีดเริ่ม



รูปที่ 4.3 การประยุกต์ใช้งาน CMOS สำหรับวงจร MIBD-QFG OTA



รูปที่ 4.4 วงจรกรองความถี่ต่ำ Butterworth อันดับห้าที่นำเสนอสอน



รูปที่ 4.5 วงจรกรองความถี่ต่ำผ่านพาสซีฟ RLC แบบขั้นบันไดอันดับห้า

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

วงจรบ่อนกลับโหมตร่วมที่ขับเคลื่อนด้วยขาบอดี (CMFB) ถูกสร้างขึ้นโดยทรานซิสเตอร์ ด้านบนของแหล่งจ่ายกระแสที่คาสโคตัวเองของ pMOS ทรานซิสเตอร์ (M_{7c} - M_{11c}) เพื่อรักษา เสถียรภาพของแรงดันเอาต์พุตโหมตร่วม ทรานซิสเตอร์ทั้งหมดทำงานในย่านไตรโอด ระดับของ เอาต์พุตโหมตร่วมของวงจร MI-OTA เท่ากับแรงดันอ้างอิง (V_{CM}) ที่นำไปใช้กับขาบอดีของ ทรานซิสเตอร์ M_{7c} M_{8c} และ M_{11c} ถ้าหากว่าระดับของเอาต์พุตโหมตร่วมเพิ่มขึ้น(หรือลดลง) มีผลทำให้ ช่องความต้านทานของทรานซิสเตอร์ M_{9c} และ M_{10c} เพิ่มขึ้น (หรือลดลง) เช่นกัน ดังนั้นการลด (หรือการเพิ่ม) กระแสที่ไหลผ่านทรานซิสเตอร์ M_9 และ M_{10} นั้นมีผลต่อแรงดันโหมตร่วม การต่อ ขนานของทรานซิสเตอร์ M_{9c1} และ M_{9c2} (M_{10c1} และ M_{10c2}) ช่วยลดค่าความไวของวงจรรวมถึง สัญญาณผลต่าง ซึ่งสามารถช่วยลดความเพี้ยนแบบไม่เป็นเชิงเส้นในวงจรบ่อนกลับโหมตร่วม (CMFB) และยังรักษาค่าอัตราขยายผลต่างแรงดันของวงจร OTA ให้สูง อัตราขยายแรงดันสัญญาณขนาดเล็ก ของวงจร MI-OTA ไม่ได้รับผลกระทบจากวงจรบ่อนกลับโหมตร่วม (CMFB) แม้ว่าผลกระทบอันดับที่ สองสามารถละเลยได้ Loading Effect ที่เกี่ยวข้องกับความต้านทานอินพุตที่จำกัดที่ขาบอดีของ ทรานซิสเตอร์ M_{9c} และ M_{10c} ยังคงมีผลกระทบ แม้ว่าอิมพีแดนซ์สูงชันก็สามารถละเลยค่าอัตราขยาย ผลต่างแรงดัน DC วงจรบ่อนกลับโหมตร่วมที่นำเสนอ (CMFB) นั้นไม่เพียงแต่มีความเรียบง่าย แต่ยัง ช่วยลดการบริโภคกำลังงานอีกด้วย

4.3 การออกแบบวงจรกรองความถี่ต่ำผ่าน Butterworth อันดับห้าที่ใช้พลังงานต่ำ มาก

วงจรกรองความถี่ต่ำ Butterworth อันดับห้าที่นำเสนอใช้วงจร MI-QFG OTA ดังแสดงใน รูปที่ 4.4 ซึ่งวงจรโดยรวมประกอบด้วย MI-QFG OTA จำนวน 5 วงจร และตัวเก็บประจุจำนวน 5 ตัว วงจรกรองความถี่ต่ำผ่าน RLC แบบขั้นบันไดอันดับห้า ดังแสดงในรูปที่ 4.5 ถูกนำมาเพื่อใช้ในการ ประยุกต์และจำลองผลการทำงาน เมื่อเปรียบเทียบกับวงจรที่นำเสนอในเอกสารก่อนหน้า [7]-[9] (รูปที่ 3.1 3.4 3.6 และ 3.8) วงจรกรองความถี่ที่นำเสนอใช้อุปกรณ์แบบแอคทีฟน้อยกว่า ซึ่งสามารถ ทำได้โดยการใช่วงจร OTA แบบหลายอินพุต

4.4 การจำลองการทำงานของวงจร

เพื่อเป็นการยืนยันสมรรถนะของวงจรกรองความถี่ที่ได้นำเสนอไว้ในหัวข้อที่ผ่านมา หัวข้อนี้จะนำเสนอผลการวิจัยที่เกิดจากการทดสอบการทำงานด้วยโปรแกรม PSPICE โดยใช้เทคโนโลยีซีมอส 0.18 μm จาก TSMC ดังรายละเอียดของมอสทรานซิสเตอร์ (ภาคผนวก ก) พร้อมทั้งอภิปรายผลการทดสอบเปรียบเทียบกับทฤษฎีที่ได้วิเคราะห์ไว้ในหัวข้อที่ผ่านมาด้วย

วงจรกรองความถี่ที่ได้นำเสนอถูกจำลองโดยใช้วงจร MIBD-QFG OTA ในรูปที่ 4.3 ซึ่งได้รับการดำเนินการในกระบวนการซีมอส TSMC 0.18 μm โดยใช้แหล่งจ่ายแรงดัน 0.5 V วงจรมอสทรานซิสเตอร์ MI-QFG ในรูปที่ 4.1 ถูกออกแบบให้มีค่า $(W/L)_{ML} = 4\mu\text{m}/5\mu\text{m}$ $C_B = 0.5$ pF และ $C_G = 1$ pF ในรูปที่ 4.5 แสดงถึงวงจรกรองความถี่ต่ำผ่าน RLC แบบชั้นบันไดอันดับที่ห้าได้รับการออกแบบเพื่อให้ได้ความถี่คutoff ที่ 250 Hz ดังนั้นถ้าค่าความต้านทาน $R_S = R_L = 1\Omega$ ความจุไฟฟ้าและความเหนี่ยวนำสามารถกำหนดได้ดังนี้ $C_1 = C_5 = 393$ μF $C_3 = 1.273$ mF และ $L_1 = L_2 = 1.03$ mH เมื่อวงจร MIBD-QFG OTA ได้รับกระแสไบแอส $I_B = 2$ nA ค่าความนำถ่ายโอน (g_m) เท่ากับ 8.5 nS ดังนั้นความจุไฟฟ้าของวงจรในรูปที่ 4.4 คือ $C_1 = C_5 = 5.853$ pF $C_2 = C_4 = 15.31$ pF และ $C_3 = 18.935$ pF ค่าพารามิเตอร์ของวงจรกรองความถี่ต่ำผ่าน RLC แบบชั้นบันไดอันดับที่ห้า และ วงจร MIBD-QFG OTA สามารถสรุปได้ดังตารางที่ 4.1



ตาราง 4.1 สรุปค่าพารามิเตอร์ของวงจรกรองความถี่ต่ำผ่าน RLC แบบชั้นบันไดอันดับที่ห้า และวงจร MIBD-QFG OTA

| วงจร RLC แบบชั้นบันไดอันดับที่ห้า | | วงจร MIBD-QFG OTA | |
|-----------------------------------|-------------------|-------------------|------------|
| พารามิเตอร์ | ค่าอุปกรณ์ | พารามิเตอร์ | ค่าอุปกรณ์ |
| $C_1 = C_5$ | 393 μF | $C_1 = C_5$ | 5.853 pF |
| C_3 | 1.273 mF | C_3 | 18.935 pF |
| $L_1 = L_2$ | 1.03 mH | $C_2 = C_4$ | 15.31 pF |
| $R_S = R_L$ | 1 Ω | g_m | 8.5 nS |

การเปรียบเทียบผลการตอบสนองความถี่ของวงจรกรองความถี่ต่ำผ่าน RLC ต้นแบบและวงจรที่นำเสนอแสดงได้ดังรูปที่ 4.6 (ก) และ (ข) เห็นได้ว่าแมกนิจูดของทั้งวงจร RLC ต้นแบบกับวงจรที่นำเสนอนั้นมีค่าเท่ากับ -6 dB และ -6.5 dB และความถี่คutoff (f_c) มีความสอดคล้องกันคือ 250 Hz และ 250.4 Hz รูปที่ 4.7 แสดงถึงการตอบสนองความถี่ของวงจรที่นำเสนอเมื่อไบแอส


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

กระแส I_B ในช่วง 1.0 nA ถึง 2.0 nA โดยมีความถี่คัทออฟ (f_c) อยู่ในช่วง 123.0 Hz ถึง 250.1 Hz และการตอบสนองทางแมกนิจูดของวงจรกรองความถี่ต่ำผ่าน Butterworth อันดับห้า ที่อุณหภูมิ 0°C 25°C 50°C และ 75°C เมื่อไบแอสกระแส I_B ที่ 2.0 nA ถูกแสดงในรูปที่ 4.8 จากผลการจำลองเมื่ออุณหภูมิเพิ่มสูงขึ้นพบว่าอัตราขยายในช่วงความถี่ต่ำมีค่าลดลงอยู่ในช่วงประมาณ -4 dB ถึง -8 dB และความถี่คัทออฟมีแนวโน้มลดลงตามลำดับ ซึ่งเป็นผลมาจากการเปลี่ยนแปลงของพารามิเตอร์ภายในอุปกรณ์ โดยเฉพาะค่าความนำ (g_m) ของวงจร OTA ที่ลดลงเมื่ออุณหภูมิเพิ่มสูงขึ้น




รูปที่ 4.6 (ก) การตอบสนองทางแมกนิจูดของวงจรกรองความถี่ต่ำผ่าน Butterworth อันดับห้า (ข) ภาพขยายการตอบสนองทางแมกนิจูดในย่านความถี่ต่ำ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 4.7 การตอบสนองทางแมกนิจูดของวงจรกรองความถี่ต่ำผ่าน Butterworth อันดับห้า เมื่อไบแอสกระแส I_B ในช่วง 1.0 nA ถึง 2.0 nA




รูปที่ 4.8 การตอบสนองทางแมกนิจูดของวงจรกรองความถี่ต่ำผ่าน Butterworth อันดับห้า ที่อุณหภูมิ 0°C 25°C 50°C และ 75°C เมื่อไบแอสกระแส I_B ที่ 2.0 nA

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 4.9 ค่าความเพี้ยนทางฮาร์มอนิกส์ของวงจรที่นำเสนอ




รูปที่ 4.10 การตอบสนองชั่วขณะของวงจรเมื่อป้อนสัญญาณไซน์ที่มีแรงดันอินพุต
ขนาด 110 mV_{pp} และความถี่ 10 Hz


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.11 Group Delay ของวงจรกรองความถี่ต่ำผ่าน Butterworth อันดับที่ห้า




(ก)



(ข)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



(ค)

รูปที่ 4.12 การตอบสนองชั่วขณะของวงจรกรองความถี่สำหรับสัญญาณ ECG (ก) สัญญาณ ECG อินพุต (ข) สัญญาณ ECG ที่มีสัญญาณรบกวนของสัญญาณ 1 mV/400 Hz (ค) สัญญาณเอาต์พุตที่ผ่านการกรองความถี่

ความเป็นเชิงเส้นของวงจรกรองสามารถทดสอบโดยการป้อนสัญญาณอินพุตที่มีความถี่ 10 Hz ค่าความเพี้ยนทางฮาร์มอนิกส์โดยรวม (THD) แสดงได้ดังรูปที่ 4.9 และ 4.10 ตามลำดับ ค่าความเพี้ยนทางฮาร์มอนิกส์เท่ากับ 1% เมื่อแอมพลิจูดอินพุตมีค่าสูงถึง 110 mV_{pp} ผลจากการจำลองการทำงานสัญญาณรบกวนในวงจรรวมอยู่ระหว่าง 0.1 Hz ถึง 250 Hz สัญญาณรบกวนเอาต์พุตอ้างอิงเท่ากับ 66 μV_{rms} ดังนั้นค่าพิสัยพลวัตของวงจรกรองที่นำเสนอคือ 61.4 dB ($V_{\text{in}} = 77.78 \text{ mV}_{\text{rms}}$) ซึ่งสามารถเขียนอธิบายได้ดังสมการที่ 4.8

$$DR = 20 \log \left(\frac{V_{\text{in}(rms)}}{V_{\text{noise}(rms)}} \right) \quad (4.8)$$

รูปที่ 4.10 แสดงให้เห็นถึงประสิทธิภาพการทำงานของวงจรกรองที่ได้นำเสนอในการประมวลสัญญาณคลื่นไฟฟ้าหัวใจ (ECG) รูปที่ 4.11 แสดงถึง Group Delay ของวงจรกรองความถี่ต่ำผ่าน Butterworth อันดับห้า จากผลการจำลอง Group Delay ในช่วงความถี่ 0.1 Hz ถึง 10 kHz พบว่าค่าความหน่วงเวลาแบบกลุ่มแกว่งอยู่ระหว่างประมาณ -5 ms ถึง +4 ms โดยในย่านความถี่ต่ำกว่า 10 Hz ค่าความหน่วงเวลาแบบกลุ่มมีแนวโน้มคงที่ ซึ่งสะท้อนคุณสมบัติเชิงเฟสที่ดีของวงจรกรองความถี่ อย่างไรก็ตามการแกว่งของ Group Delay ในช่วงความถี่คutoffอาจทำให้เกิดความเอกซอร์นี้เป็นเอกซอร์ที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นิยามให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เพี้ยนของเฟสเล็กน้อยเมื่อสัญญาณอยู่ในย่านดังกล่าว โดยรูปที่ 4.12 (ก) แสดงสัญญาณ ECG อินพุต รูปที่ 4.12 (ข) แสดงสัญญาณ ECG ที่มีสัญญาณรบกวนของสัญญาณ 1 mV/400 Hz ถูกป้อนที่อินพุตของวงจร รูปที่ 4.12 (ค) แสดงถึงสัญญาณเอาต์พุตที่ผ่านวงจรกรอง ซึ่งจะเห็นได้ว่าสัญญาณรบกวนในย่านความถี่ของสัญญาณ 1 mV/400 Hz ถูกกำจัดออก ดังนั้นยืนยันได้ว่าวงจรกรองนี้สามารถนำไปประยุกต์ใช้งานกับระบบการรับสัญญาณ ECG ได้

4.5 เปรียบเทียบงานวิจัย

จากการทดสอบการทำงานของวงจรกรองความถี่ที่นำเสนอพบว่า การทำงานของวงจรสามารถยืนยันผลได้ด้วยการจำลองการทำงานของวงจรโดยใช้การจำลองการเลียนแบบการทำงานด้วยโปรแกรม PSPICE ซึ่งมีความสอดคล้องกับที่ได้วิเคราะห์ไว้ในทางทฤษฎี อีกทั้งยังมีการเปรียบเทียบคุณสมบัติของวงจรกรองความถี่ที่นำเสนอกับวงจรที่ได้มีการนำเสนอก่อนหน้านี้ ดังตารางที่ 4.2

ตาราง 4.2 การเปรียบเทียบคุณสมบัติของวงจรกรองความถี่ที่นำเสนอกับวงจรที่เคยนำเสนอในอดีต

| พารามิเตอร์ | 2009 [3] | 2018 [7] | 2019 [8] | 2019 [9] | This work |
|-----------------------------|-------------------------|-------------------------|-------------------------|-------------|-------------------------|
| แหล่งจ่าย [V] | 1 | 1 | 1 | 0.25 | 0.5 |
| เทคโนโลยี | CMOS 0.18 μm | CMOS 0.18 μm | CMOS 0.18 μm | CMOS 130 nm | CMOS 0.18 μm |
| V_{th} [V] | 0.4 | 0.4 | 0.4 | - | 0.4 |
| อันดับ (N) | 5 | 5 | 5 | 5 | 5 |
| จำนวน OTA | 11 | 6 | 6 | 6 | 5 |
| โครงสร้าง OTA | Fully diff. OTA | MODI-OTA | MOFD-OTA | FDDTA | MIBD-QFG-OTA |
| แบนด์วิดท์ [Hz] | 250 | 50 | 250 | 100 | 250 |
| IRN [μV_{rms}] | 340 | 100 | 134 | 4.7 | 131.7 |
| พิสัยพลวัต [dB] | 50 | 49.9 | 61.2 | 57 | 61.4 |
| การใช้กำลังงาน [nW] | 453 | 350 | 41 | 603 | 41 |
| NP | 377.5×10^{-9} | 292×10^{-9} | 34.2×10^{-9} | - | 4.1×10^{-7} |
| การได้มาของผล | Measured | Measured | Measured | Measured | Simulation |

หมายเหตุ Normalize power: $NP = \text{Power} \times (0.5/(V_{DD}-V_{TH})) \times (1/V_{DD})$
 Input Referred Noise: $IRN = \text{Output Referred Noise} / \text{Gain}$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากตารางที่ 4.1 เป็นการเปรียบเทียบกับงานวิจัยที่ถูกนำเสนอในอดีต ซึ่งเห็นได้ว่าวงจรที่นำเสนอในวิทยานิพนธ์นี้ มีข้อได้เปรียบ เช่น การใช้จำนวนของวงจร OTA น้อยกว่า อีกทั้งวงจรที่นำเสนอหลีกเลี่ยงการใช้เก็บประจุแบบต่อลอยตัว โดยการต่อตัวเก็บประจุแบบต่อลงกราวด์ ทำให้วงจรที่นำเสนอในงานวิทยานิพนธ์นี้เหมาะแก่การนำไปสร้างวงจรรวม

4.6 บทสรุป

วงจรที่นำเสนอในงานวิทยานิพนธ์ฉบับนี้มีคุณสมบัติดังนี้ คือ

1. วงจรกรองความถี่ประกอบไปด้วยวงจร MI-QFG OTA จำนวน 5 วงจร และตัวเก็บประจุจำนวน 5 ตัว
2. วงจรกรองความถี่สามารถทำงานได้ที่แหล่งจ่ายแรงดันและกำลังไฟเลี้ยงที่ต่ำมาก
3. วงจรกรองความถี่มีการใช้เทคนิคการขับสัญญาณอินพุตเข้าขา Bulk ของทรานซิสเตอร์ที่แรงดันไฟฟ้าเท่ากับ 0.5 V
4. วงจรกรองความถี่สามารถนำไปประยุกต์ใช้งานในวงจรประมวลผลสัญญาณ เช่น วงจรกรองสัญญาณสำหรับประยุกต์ใช้งานในอุปกรณ์พกพา อุปกรณ์ทางการแพทย์ และ อุปกรณ์เซ็นเซอร์ฝังตัว

ผลการจำลองการทำงานด้วยโปรแกรม PSPICE สามารถแสดงให้เห็นว่าวงจรกรองความถี่ต่ำผ่าน Butterworth อันดับห้าที่ใช้พลังงานต่ำมากที่นำเสนอในงานวิทยานิพนธ์ฉบับนี้ สามารถให้การทำงานได้ที่แหล่งจ่ายแรงดันที่ต่ำกว่าโวลต์และนำไปประยุกต์ใช้งานในวงจรประมวลผลสัญญาณในรูปแบบต่าง ๆ

บทที่ 5

บทสรุปและข้อเสนอแนะ

5.1 บทสรุปการวิจัย

ในวิทยานิพนธ์ฉบับนี้ได้นำเสนอการออกแบบวงจรกรองความถี่ต่ำผ่าน Butterworth อันดับห้า โดยใช้วงจร MIBD-QFG OTA เพื่อรับสัญญาณ ECG โครงสร้างของวงจร MIBD-QFG OTA ถูกสร้างโดยมาตรฐานของเทคโนโลยีซีมอส TSMC 0.18 μm ซึ่งทำงานด้วยแหล่งจ่ายแรงดันเพียง 0.5 V จากผลการจำลองการทำงานของวงจรแสดงให้เห็นว่าวงจรกรองความถี่มีแบนด์วิดท์อยู่ที่ 250 Hz การบริโภคกำลังงานเท่ากับ 41 nW และค่าพิสัยพลวัตเท่ากับ 61 dB โครงสร้างของวงจรกรองความถี่ที่นำเสนอสามารถลดจำนวนของ OTA ซึ่งวงจรโดยรวมประกอบด้วย MI-QFG OTA จำนวน 5 วงจร และตัวเก็บประจุจำนวน 5 ตัว จึงเหมาะสมที่จะนำไปสร้างเป็นวงจรรวม และประยุกต์ใช้ในทางด้านชีวการแพทย์ โดยวิทยานิพนธ์ที่ได้จัดทำขึ้นได้แบ่งการอธิบายขั้นตอนในการดำเนินการวิจัยที่แบ่งเนื้อหาออกเป็นบทต่าง ๆ ซึ่งสามารถสรุปได้พอสังเขปดังนี้

บทที่ 1 เป็นการกล่าวถึงความเป็นมาและความสำคัญของปัญหา ความมุ่งหมายและวัตถุประสงค์ของการศึกษา ขอบเขตของงานวิจัย ขั้นตอนการวิจัย รวมทั้งรายละเอียดของงานวิจัยแต่ละบท

บทที่ 2 กล่าวถึง ทฤษฎีที่เกี่ยวข้องกับงานวิจัย ประกอบด้วย ทฤษฎีที่เกี่ยวกับมอสเฟตหรือมอสทรานซิสเตอร์ ซึ่งเป็นอุปกรณ์หลักที่ใช้ในวิทยานิพนธ์ การทำงานของมอสทรานซิสเตอร์ การกระตุ้นขั้ว Bulk ของมอสทรานซิสเตอร์ มอสทรานซิสเตอร์ในย่าน Subthreshold เทคโนโลยีของซีมอส วงจรOTA และหลักการทั่วไปของวงจรกรองความถี่ ซึ่งทั้งหมดที่กล่าวมานั้น เป็นวงจรสำคัญที่สอดคล้องกับงานวิจัยในวิทยานิพนธ์

บทที่ 3 เป็นการศึกษา วิเคราะห์ และพิจารณาถึงข้อดีข้อเสียของวงจรกรองความถี่ต่ำผ่าน Butterworth อันดับห้าที่ได้มีการพัฒนามาแล้ว เพื่อเป็นแนวทางในการวิจัย

บทที่ 4 เป็นเนื้อหาสำคัญของงานวิจัยประกอบด้วย 3 ส่วนหลัก ๆ ส่วนแรกเป็นการนำเสนอการออกแบบวงจรกรองความถี่ต่ำผ่าน Butterworth อันดับห้าที่ใช้พลังงานต่ำมาก ในส่วนที่สองเป็นผลการจำลองการทำงานของวงจรด้วยโปรแกรม PSPICE และในส่วนที่สามเป็นการอภิปรายผลการจำลองการทำงานของวงจรกรองความถี่ต่ำผ่าน Butterworth อันดับห้าที่ใช้พลังงานต่ำมาก

บทที่ 5 เป็นการกล่าวถึงบทสรุปและข้อเสนอแนะสำหรับงานวิทยานิพนธ์ที่ได้นำเสนอนี้ รวมถึงแนวทางในการทำวิจัยและพัฒนาต่อ

จากการผลการวิเคราะห์การออกแบบวงจรกรองความถี่ต่ำผ่าน Butterworth อันดับห้าที่ใช้พลังงานต่ำมากที่นำเสนอในทางทฤษฎี และผลการจำลองการทำงานของวงจรถูกกล่าวข้างต้น

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ด้วยโปรแกรม PSPICE ทำให้ทราบว่าผลการทดลองที่เกิดขึ้น มีความสอดคล้องและเป็นไปในทางเดียวกันอย่างน่าพอใจ ผลงานวิจัยทั้งหมดในงานวิทยานิพนธ์ฉบับนี้ จึงได้รับให้ตีพิมพ์ในวารสารวิจัยประเภท บทความฉบับสมบูรณ์ (Full paper) ในวารสารระดับนานาชาติ (ภาคผนวก ข)

- 2021 7th International Conference on Engineering Applied Sciences and Technology (ICEAST), pp. 253-256, 2021

5.2 ข้อเสนอแนะ

จากการศึกษาวิทยานิพนธ์ที่ได้นำเสนอนี้ ถึงแม้ว่าการออกแบบวงจรกรองความถี่ต่ำผ่านที่ได้นำเสนอนั้น สามารถทำงานได้ตามวัตถุประสงค์และสอดคล้องกับทฤษฎี มีข้อดีที่เหมาะสมกับการนำไปสร้างเป็นวงจรรวม แต่วงจรที่นำเสนอนั้นยังมีประเด็นที่น่าสนใจอันจะเป็นแนวทางในการนำไปวิจัยและพัฒนาวงจรให้มีประสิทธิภาพให้ดียิ่งขึ้นดังนี้

1. ควรมีการออกแบบเพื่อแก้ไขข้อจำกัดช่วงความเป็นเชิงเส้นของสัญญาณอินพุต แม้ว่าจะมีการใช้เทคนิค multiple-input และเทคนิคการทำงานในย่าน subthreshold เพื่อลดอัตราการบริโภคกำลังงาน แต่ช่วงเชิงเส้นของแรงดันอินพุตยังมีข้อจำกัด โดยอาจเกิดความไม่เป็นเชิงเส้นในกรณีที่สัญญาณอินพุตมีขนาดของสัญญาณสูง

2. ควรมีการเปรียบเทียบโครงสร้าง Butterworth กับ Chebyshev Elliptic หรือ Bessel เพื่อการนำไปประยุกต์ใช้งานทางชีวการแพทย์ได้อย่างเหมาะสมมากยิ่งขึ้น

เอกสารอ้างอิง

- [1] J. G. Webster, **Medical Instrumentation: Application and Design**. New York, NY, USA: Wiley, 1998.
- [2] T. -T. Zhang et al. , “ 15- nW Biopotential LPFs in 0.35- μm CMOS using Subthreshold-Source-Follower Biquads with and without Gain Compensation,” **IEEE Trans. Biomed. Circuits Syst.**, vol. 7, no. 5, pp. 690-702, 2013.
- [3] S. Y. Lee, C. J. Cheng, “Systematic Design and Modeling of an OTA–C Filter for Portable ECG Detection,” **IEEE Trans. Biomed. Circuits Syst.**, vol. 3, no. 1, pp. 53-64, Feb. 2009.
- [4] B. Gosselin, M. Sawan, E. Kerherve, “Linear-Phase Delay Filters for Ultra-Low-Power Signal Processing in Neural Recording Implants,” **IEEE Trans. Biomed. Circuits Syst.**, vol. 4, no. 3, pp. 171-180, 2010.
- [5] S. Naik, S. Bale, T. R. Dessai, G. Kamat, and M. H. Vasantha, “0.5V, 225nW, 100 Hz Low Pass Filter in 0.18 μm CMOS Process,” **In Proc. IEEE Int. Adv. Comput. Conf. (IACC), Bengaluru, India, 2015**, pp. 590–593.
- [6] C. Yehoshuva, R. Rakhi, D. Anto, and S. Kaurati, “0.5 V, Ultra Low Power Multi Standard Gm-C Filter for Biomedical Applications,” **In Proc. IEEE Int. Conf. Recent Trends Electron. Inf. Commun. Technol., Bengaluru, India, 2016**, pp. 165–169.
- [7] C. Y. Sun, S. Y. Lee, “Fifth-Order Butterworth OTA–C LPF with Multiple-Output Differential-Input OTA for ECG Applications,” **IEEE Trans. Circuits Syst. II: Exp. Briefs**, vol. 65, no. 4, pp. 421-425, 2018
- [8] S. Y. Lee, C.P. Wang, S. Y. chu “Low-Voltage OTA–C Filter with an Area- and Power-Efficient OTA for Biosignal Sensor Applications,” **IEEE Trans. Biomed. Circuits Syst**, vol 13, no. 1, pp.56-67, 2019
- [9] P. M. Pinto, L. H. C.Ferreira, G. D. Colletta, R. A. S. Braga, “A 0.25-V Fifth-Order Butterworth Low-Pass Filter Based on Fully Differential Difference Transconductance Amplifier Architecture,” **Microelectronics Journal**, vol. 92, 2019.
- [10] F.Khateb, T. Kulej, H. Veldandi, W. Jaikla, “Multiple-Input Bulk-Driven Quasi-Floating-Gate MOS Transistor for Low-Voltage Low-Power Integrated Circuits,”

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

- AEU - International Journal of Electronics and Communications, vol. 100, pp 32-38, 2019.
- [11] M. Kumngern, T. Kulej, V. Stopjakova, F.Khateb, "0.5V Sixth-Order Chebyshev Band-Pass Filter based on Multiple-Input Bulk-Driven OTA," **AEU - International Journal of Electronics and Communications** , vol. 111, 2019
- [12] A.S. Sedra and K.C. Smith, "**Microelectronic Circuits**" Oxford University, 1991
- [13] B. Razavi, "**Fundamentals of Microelectronics**," John Wiley and Sons, Inc., 2008.
- [14] C. T. Sah, "Characteristics of the Metal-Oxide-Semiconductor Transistor," **IEEE Trans. Electron Devices**, vol.ED 11, pp.324-345, July 1964.
- [15] H. Shichman and D. A. Hodges, "Modeling and Simulation of Insulated-Gate Field-Effect Transistor Switching Circuits," **IEEE J. Solid State Circuits**, vol.SC-3, pp.285-280, Sept.1968.
- [16] K. Martin, **Digital Integrated Circuit Design**. Oxford University, 2000.
- [17] D. A. Neamen, **Semiconductor Physics and Devices Basic Principles**. McGraw-Hill, a business unit of The McGraw-Hill Companies, 2003.
- [18] J. Ramirez-Angulo, A. Lopez-Martin, R. G. Carvajal, and F. Munoz Chavero, "VeryLow-Voltage Analog Signal Processing Based on Quasi-Floating Gate Transistors," **IEEE J. of Solid-Stage Circuits**, Vol. 39, no. 3, pp. 434-442, 2004.
- [19] J. Ramirez-Angulo, Carlos A. Urquidi, R. G. Carvajal, A. Torralba and A. Lopez-Martin, "A New Family of Very Low-Voltage Analog Circuits Based on Quasi-Floating Gate Transistors," **IEEE Trans Circuits Syst. II: Analog and Digital Signal Processing**, Vol. 50, no. 5, pp. 214-220, May. 2003.
- [20] J. M. A. Miguel, A. J. Lopez-Martin, L. Acosta, J. Ramirez-Angulo and R. G. Carvajal, "Using Floating Gate and Quasi-Floating Gate Techniques for Rail-to-Rail Tunable CMOS Transconductor Design," **IEEE Trans. On Circuit and System I: Regular Papers.**, vol. 58, no. 7, pp. 1604-1614, 2011.
- [21] C. Galup-Montoro, M. C. Schneider and I. J. B. Loss, "Series-Parallel Association of FET's for High Gain and High Frequency Applications," **IEEE J. of Solid-State Circuits**, vol. 29, no. 9, pp. 1094-1101, 1994.
- [22] D. J. Comer, D. T. Comer and C. Petrie, "The utility of the composite cascode in analog CMOS design," **Int. J. of Electronics**, vol. 91, no. 8, pp. 491-502, 2004.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

- [23] S. S. Rajput and S. S. Januar “Low Voltage Analog Circuit Design Techniques” **IEEE Circuits and Systems Magazine**, vol. 2, no. 1, pp. 24-42, 2002.
- [24] Benjamin J. Blalock and Phillip E. Allen. “A Low-Voltage, Bulk-Driven MOSFET Current Mirror for CMOS Technology,” **IEEE International Symposium on Circuits and Systems**, vol. 3, 1995 pp.1972-1975.
- [25] Benjamin J. Blalock, P. et. al. “Designing 1-V Op Amps Using Standard Digital CMOS Technology,” **IEEE Transaction on Circuits**, vol. 45, no. 7, July 1998 pp. 769-780
- [26] F Khateb, T. Kulej, M. Kumngern, W. Jaikla, R. K. Ranjan, “Comparative Performance Study of Multiple-Input Bulk-Driven and Multiple-Input Bulk-Driven Quasi-Floating-Gate DDCCs,” **AEU-International Journal of Electronics and Communications**, Vol 108, pp. 19-28, 2019.
- [27] H. R. Mehrvarz, C.Y. Kwok, “A Novel Multi-Input Floating-Gate MOS Four-Quadrant Analog Multiplier,” **IEEE Jour of Solid-State Circuits**, vol. 31, pp. 1123-1131, 1996.
- [28] K. Laker and W. M. C. Sansen B. Razavi, **Design of Analog Integrated Circuits and Systems**. Singapore: McGraw-Hill, 2001.
- [29] R. Raut and M. N. S. Swamy, **Modern Analog Filter Analysis and Design** WILEY-VCH Verlag GmbH & Co. KGaA, Weinheim, 2010.
- [30] P. E. Allen and D. R. Holberg, **CMOS Analog Circuit Design** Holt Rinehart and Winston, 1986.
- [31] R. L. Geiger, P. E. Allen, N. R. Strader, **VLSI Design Techniques for Analog and Digital Circuit** McGraw-Hill, 1990
- [32] Pactitis S. A. **Active Filters Theory and Design** Taylor & Francis Group, LLC, 2008.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

พารามิเตอร์ของมอสทรานซิสเตอร์ที่ใช้ในการจำลองด้วยโปรแกรม PSpice

PSpice Model Editor - Version 9.2

TSMC - 0.18 μm

NMOS

```
.model Mbreakn NMOS LEVEL = 7
+VERSION = 3.1      TNOM = 27      TOX = 4.1E-9
+XJ = 1E-7          NCH = 2.3549E17  VTH0 = 0.3694303
+K1 = 0.5789116    K2 = 1.110723E-3  K3 = 1E-3
+K3B = 0.0297124   W0 = 1E-7         NLX = 2.037748E-7
+DVT0W = 0          DVT1W = 0          DVT2W = 0
+DVT0 = 1.2953626  DVT1 = 0.3421545  DVT2 = 0.0395588
+U0 = 293.1687573  UA = -1.21942E-9  UB = 2.325738E-18
+UC = 7.061289E-11 VSAT = 1.676164E5  A0 = 2
+AGS = 0.4764546   B0 = 1.617101E-7  B1 = 5E-6
+KETA = -0.0138552 A1 = 1.09168E-3  A2 = 0.3303025
+RDSW = 105.6133217 PRWG = 0.5        PRWB = -0.2
+WR = 1             WINT = 2.885735E-9 LINT = 1.715622E-8
+XL = 0             XW = -1E-8         DWG = 2.754317E-9
+DWB = -3.690793E-9 VOFF = -0.0948017 NFACTOR = 2.1860065
+CIT = 0            CDSC = 2.4E-4         CDSCD = 0
+CDSCB = 0          ETA0 = 2.665034E-3  ETAB = 6.028975E-5
+DSUB = 0.0442223  PCLM = 1.746064    PDIBLC1 = 0.3258185
+PDIBLC2 = 2.701992E-3 PDIBLCB = -0.1      DROUT = 0.9787232
+PSCBE1 = 4.494778E10 PSCBE2 = 3.672074E-8 PVAG = 0.0122755
+DELTA = 0.01       RSH = 7            MOBMOD = 1
+PRT = 0            UTE = -1.5          KT1 = -0.11
+KT1L = 0           KT2 = 0.022         UA1 = 4.31E-9
+UB1 = -7.61E-18    UC1 = -5.6E-11      AT = 3.3E4
+WL = 0             WLN = 1            WW = 0
+WWN = 1           WWL = 0            LL = 0
+LLN = 1           LW = 0             LWN = 1
```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

+LWL = 0          CAPMOD = 2          XPART = 0.5
+CGDO = 8.58E-10  CGSO = 8.58E-10  CGBO = 1E-12
+CJ = 9.471097E-4  PB = 0.8          MJ = 0.3726161
+CJSW = 1.905901E-10  PBSW = 0.8        MJSW = 0.1369758
+CJSWG = 3.3E-10   PBSWG = 0.8        MJSWG = 0.1369758
+CF = 0          PVTH0 = -5.105777E-3  PRDSW = -1.1011726
+PK2 = 2.247806E-3  WKETA = -5.071892E-3  LKETA = 5.324922E-4
+PU0 = -4.0206081  PUA = -4.48232E-11  PUB = 5.018589E-24
+PVSAT = 2E3      PETA0 = 1E-4        PKETA = -2.090695E-3

```

PMOS

```

.model Mbreakp PMOS LEVEL = 7
+VERSION = 3.1      TNOM = 27      TOX = 4.1E-9
+XJ = 1E-7         NCH = 4.1589E17  VTH0 = -0.3823437
+K1 = 0.5722049   K2 = 0.0219717   K3 = 0.1576753
+K3B = 4.2763642  W0 = 1E-6        NLX = 1.104212E-7
+DVT0W = 0        DVT1W = 0        DVT2W = 0
+DVT0 = 0.6234839  DVT1 = 0.2479255  DVT2 = 0.1
+U0 = 109.4682454  UA = 1.31646E-9   UB = 1E-21
+UC = -1E-10      VSAT = 1.054892E5  A0 = 1.5796859
+AGS = 0.3115024  B0 = 4.729297E-7  B1 = 1.446715E-6
+KETA = 0.0298609  A1 = 0.3886886   A2 = 0.4010376
+RDSW = 199.1594405  PRWG = 0.5       PRWB = -0.4947034
+WR = 1          WINT = 0         LINT = 2.93948E-8
+XL = 0          XW = -1E-8       DWG = -1.998034E-8
+DWB = -2.481453E-9  VOFF = -0.0935653  NFACTOR = 2
+CIT = 0         CDSC = 2.4E-4     CDSCD = 0
+CDSCB = 0       ETA0 = 3.515392E-4  ETAB = -4.804338E-4
+DSUB = 1.215087E-5  PCLM = 0.96422    PDIBLC1 = 3.026627E-3
+PDIBLC2 = -1E-5    PDIBLCB = -1E-3    DROUT = 1.117016E-4
+PSCBE1 = 7.999986E10  PSCBE2 = 8.271897E-10  PVAG = 0.0190118
+DELTA = 0.01     RSH = 8.1        MOBMOD = 1
+PRT = 0         UTE = -1.5       KT1 = -0.11

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

+KT1L = 0 KT2 = 0.022 UA1 = 4.31E-9
 +UB1 = -7.61E-18 UC1 = -5.6E-11 AT = 3.3E4
 +WL = 0 WLN = 1 WW = 0
 +WWN = 1 WWL = 0 LL = 0
 +LLN = 1 LW = 0 LWN = 1
 +LWL = 0 CAPMOD = 2 XPART = 0.5
 +CGDO = 7.82E-10 CGSO = 7.82E-10 CGBO = 1E-12
 +CJ = 1.214428E-3 PB = 0.8461606 MJ = 0.4192076
 +CJSW = 2.165642E-10 PBSW = 0.8 MJSW = 0.3202874
 +CJSWG = 4.22E-10 PBSWG = 0.8 MJSWG = 0.3202874
 +CF = 0 PVTH0 = 5.167913E-4 PRDSW = 9.5068821
 +PK2 = 1.095907E-3 WKETA = 0.0133232 LKETA = -3.648003E-3
 +PU0 = -1.0674346 PUA = -4.30826E-11 PUB = 1E-21
 +PVSAT = 50 PETA0 = 1E-4 PKETA = -1.822724E-3



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ภาคผนวก ข.

ผลงานที่เคยได้รับการตีพิมพ์ระหว่างการศึกษา

- [1] M. Kumngern, **N. Aupithak**, F. Kateb, T. Kulej, "0.5 fifth-order butterworth low-pass filter using multiple-input OTA for ECG applications," *Sensor*, Vol. 20 7343, 2020.
- [2] **N. Aupithak**, U. Torteanchai, B. Burapattanasiri, S. Lerkvaranyu, F. Khateb and M. Kumngern, "Extremely Low-Power Fifth-Order Low-Pass Butterworth Filter," 2021 7th International Conference on Engineering, Applied Sciences and Technology (ICEAST), Pattaya, Thailand, 2021, pp. 253-256, doi: 10.1109/ICEAST52143.2021.9426251.



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ประวัติผู้เขียน

ชื่อ-นามสกุล นางสาวณัฐริณีย์ อุพิทักษ์
 วัน เดือน ปีเกิด 22 มกราคม 2538 ที่ฉะเชิงเทรา
 ที่อยู่ 6/1 หมู่ 8 ตำบลท่าไข่ อำเภอเมืองฉะเชิงเทรา จังหวัดฉะเชิงเทรา 24000
 ประวัติการศึกษา 2561 วิศวกรรมศาสตรบัณฑิต สาขาวิชาอิเล็กทรอนิกส์การบิน
 สถาบันการบินพลเรือน



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้