

การออกแบบวงจรกรองความถี่หลายหน้าที่โดยใช้วงจร DDTA ที่ใช้แรงดัน
และกำลังงานต่ำ

DESIGN OF UNIVERSAL FILTER USING LOW-VOLTAGE LOW-POWER DDTAs



พิชัย สุขใสบุญ
PICHAI SUKSAIBUL

วิทยานิพนธ์นี้เป็นส่วนหนึ่งของการศึกษาหลักสูตรปริญญาวิศวกรรมศาสตรดุษฎีบัณฑิต
สาขาวิศวกรรมไฟฟ้า
คณะวิศวกรรมศาสตร์
สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง
พ.ศ. 2566

KMITL-2023-EN-D-018-126

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

DESIGN OF UNIVERSAL FILTER USING LOW-VOLTAGE LOW-POWER DDTAs



PICHAJ SUKSAIBUL

A THESIS SUBMITTED IN PARTIAL FULFILLMENT
OF THE REQUIREMENTS FOR THE DEGREE OF
DOCTOR OF ENGINEERING IN ELECTRICAL ENGINEERING
SCHOOL OF ENGINEERING
KING MONGKUT'S INSTITUTE OF TECHNOLOGY LADKRABANG
2023

KMITL-2023-EN-D-018-126

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



COPYRIGHT 2023

SCHOOL OF ENGINEERING

KING MONGKUT'S INSTITUTE OF TECHNOLOGY LADKRABANG

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

หัวข้อวิทยานิพนธ์	การออกแบบวงจรกรองความถี่หลายหน้าที่โดยใช้วงจร DDTA ที่ใช้แรงดันและกำลังงานต่ำ
นักศึกษา	นายพิชัย สุขใสบุญ
รหัสประจำตัว	59601014
ปริญญา	วิศวกรรมศาสตรดุษฎีบัณฑิต
สาขาวิชา	วิศวกรรมไฟฟ้า
พ.ศ.	2566
อาจารย์ที่ปรึกษาวิทยานิพนธ์	รศ.ดร. มนต์รี คำเงิน

บทคัดย่อ

วิทยานิพนธ์นี้นำเสนอวงจรกรองความถี่หลายหน้าที่โหมดผสมโดยใช้วงจร DDTA (Differential Different Transconductance Amplifier) เป็นวงจรพื้นฐาน วงจร DDTA จะรวมข้อดีของวงจรขยายทรานส์คอนดักแตนซ์และวงจร DDA (Differential Difference Amplifier) ไว้ในวงจรเดียวกันซึ่งต่างจากวงจรขยายทรานส์คอนดักแตนซ์ทั่วไป วงจรกรองความถี่ที่เสนอสามารถทำงานได้สี่โหมดในวงจรเดียว ได้แก่ โหมดแรงดัน โหมดกระแส โหมดทรานส์อิมพีแดนซ์ และโหมดทรานส์แอดมิตแตนซ์ โดยแต่ละโหมดสามารถให้ผลตอบสนองของความถี่ได้ห้าฟังก์ชัน ได้แก่ ความถี่ต่ำผ่าน แถบความถี่ผ่าน ความถี่สูงผ่าน แถบความถี่หยุด และ ผ่านทุกความถี่ ดังนั้นวงจรจึงสามารถสร้างฟังก์ชันการกรองความถี่ได้อย่างน้อย 20 ฟังก์ชัน ในการสร้างฟังก์ชันการกรอง จะไม่ใช้เงื่อนไขการเข้าคู่กันของสัญญาณอินพุตและเข้าคู่กันของส่วนประกอบพาสซีฟ ค่าความถี่ธรรมชาติและค่าตัวประกอบคุณภาพสามารถปรับค่าได้อิสระจากกัน และค่าความถี่ธรรมชาติสามารถปรับค่าได้ด้วยวิธีทางอิเล็กทรอนิกส์ วงจรกรองความถี่ที่เสนอมารถยืนยันการทำงานด้วยการจำลองโดยใช้โปรแกรม PSpice ด้วยเทคโนโลยีซีมอส 0.18 μm จาก TSMC (Taiwan Semiconductor Manufacturing Company) โดยใช้แหล่งจ่าย 1.2 V วงจร DDTA หนึ่งวงจรใช้กำลังงาน 66 μW การทำงานของวงจรสามารถยืนยันผ่านการทดลอง โดยวงจร DDTA ถูกสร้างด้วยไอซีเบอร์ LM13600

Thesis	Design of universal filter using low-voltage low-power DDTAs
Student	Mr. Pichai Suksaibul
Student ID	59601014
Degree	Doctor of Engineering
Program	Electrical Engineering
Year	2023
Thesis Advisor	Assoc.Prof. Dr. Montree Kumngern

ABSTRACT

This thesis refers to design of mixed-mode universal filter using differential different transconductance amplifier (DDTAs). Unlike the conventional transconductance amplifier (TA), this DDTA has both advantages of the TA and the differential difference amplifier (DDA). The proposed filter can offer four-mode operations of second-order transfer functions into a single topology, namely, voltage-mode (VM), current-mode (CM), transadmittance-mode (TAM), and transimpedance-mode (TIM) transfer functions. Each operation mode offers five standard filtering responses; therefore, at least twenty filtering transfer functions can be obtained. For the filtering transfer functions, the matching conditions for the input and passive component are absent. The natural frequency and the quality factor can be set orthogonally and electronically controlled. The performance of the proposed topology was evaluated by PSpice simulator using the 0.18 μm CMOS technology from the Taiwan Semiconductor Manufacturing Company (TSMC). The voltage supply was 1.2 V and the power dissipation of the DDTA was 66 μW . The workability of the filter was confirmed through experimental test by DDTA-based LM13700 discrete-component integrated circuits.

กิตติกรรมประกาศ

วิทยานิพนธ์ฉบับนี้สำเร็จได้ด้วยความสามารถและความอนุเคราะห์อย่างสูงจาก บิดามารดา ครอบครัว และ รองศาสตราจารย์ ดร.มนตรี คำเงิน เป็นอาจารย์ที่ปรึกษางานวิจัย คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง พร้อมทั้งคณาจารย์ที่กรุณาให้องค์ความรู้ อีกทั้งโอกาสในแลกเปลี่ยนความรู้ทางวิชาการ รวมถึงการใช้ชีวิต ตลอดจนให้ความช่วยเหลือแก้ไขข้อบกพร่องต่าง ๆ เพื่อให้วิทยานิพนธ์เล่มนี้สำเร็จ และมีความสมบูรณ์ยิ่งขึ้น ซึ่งข้าพเจ้าขอกราบขอบพระคุณเป็นอย่างสูงไว้ ณ โอกาสนี้ด้วย

ขอขอบพระคุณอาจารย์ผู้ทรงคุณวุฒิ ที่ให้การสนับสนุนได้แก่ รองศาสตราจารย์ ดร. บุญยิ่ง นบนอบ อาจารย์ประจำภาควิชาวิศวกรรมอิเล็กทรอนิกส์และโทรคมนาคม มหาวิทยาลัยเทคโนโลยีราชมงคลธัญบุรี ผู้แนะนำช่องทางการศึกษา รวมทั้งรองศาสตราจารย์ ดร.พิพัฒน์ พรหมมี ผู้ช่วยศาสตราจารย์ ดร. สิริภพ ตู้ประกาย ผู้ช่วยศาสตราจารย์ ดร. สมเกียรติ ฤกษ์วีระบุญ และ ผู้ช่วยศาสตราจารย์ ดร.พิเชฐ ม่วงนวล อาจารย์ภาควิชาวิศวกรรมโทรคมนาคม คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง ผู้ที่คอยกระตุ้นให้มีความตั้งใจในการศึกษาและชี้ช่องทางการวิเคราะห์หาข้อมูลที่ถูกต้อง ทั้งนี้ยังรับเกียรติจากรองศาสตราจารย์ ดร. ภัทรพงษ์ ผาสุขกิจ อาจารย์ประจำภาควิชาอิเล็กทรอนิกส์ คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง ที่กรุณาให้คำปรึกษาตลอดจนให้ความช่วยเหลือแก้ไขข้อบกพร่องต่าง ๆ อันเป็นแนวทางไปสู่ความสำเร็จในครั้งนี้ได้ด้วยดี

ขอขอบคุณเจ้าหน้าที่สำนักงานบัณฑิตศึกษา คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบังที่เอื้ออำนวยความสะดวกด้านเอกสารต่าง ๆ ขอขอบใจเพื่อนนักศึกษา ร่วมน้องทุกคนทั้งรุ่นพี่ รุ่นน้องที่เป็นกำลังใจและให้ช่วยเหลือมาตลอดในช่วงเวลาของการศึกษา และทำการวิจัยจนได้ความสมบูรณ์ของผลงาน

พิชัย สุขไสบูลย์

สารบัญ

	หน้า
บทคัดย่อภาษาไทย.....	I
บทคัดย่อภาษาอังกฤษ.....	II
กิตติกรรมประกาศ.....	III
สารบัญ.....	IV
สารบัญรูป.....	VI
สารบัญตาราง.....	XI
บทที่ 1 บทนำ.....	1
1.1 ความเป็นมาและความสำคัญของปัญหา.....	1
1.2 วัตถุประสงค์ของงานวิจัย.....	2
1.3 ขอบเขตของงานวิจัย.....	3
1.4 ส่วนประกอบของวิทยานิพนธ์.....	4
บทที่ 2 หลักการพื้นฐานที่ใช้ในวิทยานิพนธ์.....	5
2.1 มอสทรานซิสเตอร์.....	5
2.2 เทคนิคมอสปล่อยลอยเกต.....	9
2.3 มอสหลายอินพุต.....	11
2.4 วงจร DDTA.....	13
2.5 หลักการรองความถี่.....	16
2.6 ความไว.....	23
2.7 สรุป.....	25
บทที่ 3 งานวิจัยที่เกี่ยวข้องกับวิทยานิพนธ์.....	26
3.1 วงจรรองความถี่หลายหน้าที่โมดผสมโดย C. N. Lee.....	26
3.2 วงจรรองความถี่หลายหน้าที่โมดผสมโดย M. I. Ali Albrni และคณะ.....	28
3.3 วงจรรองความถี่หลายหน้าที่โมดผสมโดย M. Faseehuddin และคณะ.....	32
3.4 สรุป.....	33

สารบัญ(ต่อ)

	หน้า
บทที่ 4 วงจรกรองความถี่หลายหน้าที่โมดผสมโดยใช้วงจร DDTA.....	34
4.1 วงจรกรองความถี่หลายหน้าที่โมดผสมโดยใช้วงจร DDTA ที่นำเสนอ.....	34
4.2 ความไม่เป็นอุดมคติของวงจร DDTA.....	39
4.3 การจำลองการทำงาน.....	40
4.4 ผลการทดลอง.....	50
4.5 สรุป.....	57
บทที่ 5 บทสรุปและข้อเสนอแนะ.....	59
5.1 สรุป.....	59
5.2 ข้อเสนอแนะ.....	61
เอกสารอ้างอิง.....	62
ภาคผนวก.....	69
ก พารามิเตอร์ของมอสเฟตที่ใช้ในการจำลองการทำงานด้วยโปรแกรม PSpice.....	70
ข บทความทางวิชาการที่ได้รับการตีพิมพ์.....	75
ประวัติผู้เขียน.....	77

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญรูป

รูปที่	หน้า
2.1 สัญลักษณ์ของมอสทรานซิสเตอร์แบบเพิ่มพาหะ (ก) NMOS (ข) PMOS.....	5
2.2 โครงสร้างภาพตัดขวางของมอสทรานซิสเตอร์ (ก) ช่องกระแส n (ข) ช่องกระแส p..	6
2.3 โครงสร้างภาพสามมิติของมอสทรานซิสเตอร์ชนิดช่องกระแส n.....	7
2.4 การไบแอสมอสทรานซิสเตอร์จากแรงดันภายนอก.....	8
2.5 กราฟคุณสมบัติเอาต์พุตของมอสเฟตทรานซิสเตอร์.....	9
2.6 เทคนิคมอสปล่อยลอยเกต (ก) สัญลักษณ์ (ข) วงจรเสมือน.....	10
2.7 ทรานซิสเตอร์ FGMOS สำหรับจำลองการทำงานด้วยคอมพิวเตอร์.....	10
2.8 สัญลักษณ์ MI-MOST.....	12
2.9 MI-MOST (ก) การสร้าง (ข) การสร้างตัวต้านทานที่มีค่าสูงมากจากมอส.....	12
2.10 วงจรเสมือนสัญญาณขนาดเล็กของ MI-MOST.....	16
2.11 สัญลักษณ์ (ก) วงจร DDCC (ข) วงจร DDCCTA.....	13
2.12 สัญลักษณ์วงจร DDTA.....	14
2.13 วงจร DDTA สร้างจากวงจร OTA.....	15
2.14 วงจร DDTA (ก) สัญลักษณ์ (ข) หลักการโครงสร้าง (ค) วงจร DDTA สร้างจากทรานซิสเตอร์ MI-MOS.....	15
2.15 ระบบของการกรองความถี่.....	17
2.16 (ก) ลักษณะคุณสมบัติของวงจรกรองความถี่ต่ำผ่าน (ข) ตำแหน่งโพลและซีโรของวงจรกรองความถี่ต่ำผ่าน.....	19
2.17 (ก) ลักษณะคุณสมบัติของวงจรกรองแถบความถี่ผ่าน (ข) ตำแหน่งโพลและซีโรของวงจรกรองแถบความถี่ผ่าน.....	20
2.18 (ก) ลักษณะคุณสมบัติของวงจรกรองความถี่สูงผ่าน (ข) ตำแหน่งโพลและซีโรของวงจร กรองความถี่สูงผ่าน.....	21
2.19 (ก) ลักษณะคุณสมบัติของวงจรกรองแถบความถี่หยุด (ข) ตำแหน่งโพลและซีโรของวงจรกรองแถบความถี่หยุด.....	21
2.20 (ก) ลักษณะคุณสมบัติของวงจรกรองผ่านทุกความถี่ (ข) ตำแหน่งโพลและซีโรของวงจรกรองผ่านทุกความถี่.....	22
2.21 เฟสของวงจรกรองผ่านทุกความถี่.....	22

สารบัญรูป (ต่อ)

รูปที่		หน้า
3.1	วงจรรองความถี่หลายหน้าที่โมดผสมโดย C. N. Lee.....	26
3.2	วงจรรองความถี่หลายหน้าที่โมดผสมแบบปกติ โดย M. I. Ali Albri และคณะ.....	28
3.3	วงจรรองความถี่หลายหน้าที่โมดผสมโดย M. I. Ali Albri และคณะ.....	29
3.4	วงจรรองความถี่หลายหน้าที่โมดผสมโดย M. I. Ali Albri และคณะ.....	31
3.5	วงจรรองความถี่หลายหน้าที่โมดผสม โดย Mohammad Faseehuddin และคณะ.....	32
4.1	วงจรร DDTA (ก) วงจรร DDTA สร้างจาก MI-MOST (ข) สัญลักษณ์.....	34
4.2	วงจรรองความถี่หลายหน้าที่โมดผสมที่เสนอ.....	35
4.3	ผลจำลองความสัมพันธ์ระหว่างแรงดัน V_w และ V_{y1} ที่ $R_{set} = 15\text{ k}\Omega$ และค่าความผิดพลาด.....	42
4.4	ผลการจำลองความสัมพันธ์ระหว่าง V_{in} และ I_o เมื่อปรับค่า R_{set}	42
4.5	ผลจำลองการกรองความถี่ต่ำผ่าน แถบความถี่ผ่าน ความถี่สูงผ่าน และ แถบความถี่หยุด ในโมดแรงดัน.....	43
4.6	ผลจำลองการกรองผ่านทุกความถี่ ในโมดแรงดัน.....	43
4.7	ผลจำลองการกรองความถี่ต่ำผ่าน แถบความถี่ผ่าน ความถี่สูงผ่าน และ แถบความถี่หยุด ในโมดกระแส.....	44
4.8	ผลจำลองการกรองผ่านทุกความถี่ในโมดกระแส.....	44
4.9	ผลจำลองการกรองความถี่ต่ำผ่าน แถบความถี่ผ่าน ความถี่สูงผ่าน และ แถบความถี่หยุด ในโมดทรานส์อิมพีแดนซ์.....	45
4.10	ผลจำลองการกรองผ่านทุกความถี่ ในโมดทรานส์อิมพีแดนซ์.....	45
4.11	ผลจำลองการกรองความถี่ต่ำผ่าน แถบความถี่ผ่าน ความถี่สูงผ่าน และ แถบความถี่หยุดในโมดทรานส์แอดมิตแตนซ์.....	46
4.12	ผลจำลองการกรองผ่านทุกความถี่ ในโมดทรานส์แอดมิตแตนซ์.....	46
4.13	ผลจำลองการปรับค่าทางอิเล็กทรอนิกส์โดยการปรับค่า R_{set1} และ R_{set2}	47
4.14	ผลจำลองความเป็นเชิงเส้นของวงจรมีอิมพีแดนซ์ทำงานในโมดแรงดันที่ความถี่ 100 Hz.....	48
4.15	ผลจำลองความเป็นเชิงเส้นของวงจรมีอิมพีแดนซ์ทำงานในโมดกระแสที่ความถี่ 100 Hz.....	48
4.16	ผลจำลอง IMD3 เมื่อวงจรมีอิมพีแดนซ์ทำงานในโมดแรงดัน.....	48
4.17	ผลจำลอง IMD3 เมื่อวงจรมีอิมพีแดนซ์ทำงานในโมดกระแส.....	49

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญรูป (ต่อ)

รูปที่	หน้า
4.18 ผลจำลองการกรองความถี่ต่ำผ่าน แถบความถี่ผ่าน ความถี่สูงผ่าน แถบความถี่หยุด และ ผ่านทุกความถี่ เมื่ออุณหภูมิเปลี่ยนไปตั้งแต่ -10° ถึง 70°	49
4.19 ผลจำลองแสดงฮิสโตแกรมโดยการวิเคราะห์การทำงานแบบ Monte-Carlo ผ่านฟังก์ชันวงจรรองแถบความถี่ผ่าน เมื่อตัวเก็บประจุ C_1 และ C_2 มีการเบี่ยงเบน 5 %.....	50
4.20 โครงสร้างของวงจร DDTA ที่สร้างจากวงจร OTA.....	51
4.21 ผลทดลองการกรองความถี่ต่ำผ่าน แถบความถี่ผ่าน ความถี่สูงผ่าน และ แถบความถี่หยุด ในโหมดแรงดัน.....	51
4.22 ผลทดลองการกรองผ่านทุกความถี่ ในโหมดแรงดัน.....	52
4.23 ผลทดลองการกรองความถี่ต่ำผ่าน แถบความถี่ผ่าน ความถี่สูงผ่าน และ แถบความถี่หยุด ในโหมดกระแส.....	52
4.24 ผลทดลองการกรองผ่านทุกความถี่ ในโหมดกระแส.....	53
4.25 ผลทดลองการกรองความถี่ต่ำผ่าน แถบความถี่ผ่าน ความถี่สูงผ่านและ แถบความถี่หยุด ในโหมดทรานส์อิมพีแดนซ์.....	53
4.26 ผลทดลองการกรองผ่านทุกความถี่ ในโหมดทรานส์อิมพีแดนซ์.....	54
4.27 ผลทดลองการกรองความถี่ต่ำผ่าน แถบความถี่ผ่าน ความถี่สูงผ่าน และ แถบความถี่หยุด ในโหมดทรานส์แอดมิตแตนซ์.....	54
4.28 ผลทดลองการกรองผ่านทุกความถี่ ในโหมดทรานส์แอดมิตแตนซ์.....	55
4.29 ผลทดลองเมื่อปรับค่า ω_0 ของการกรองแถบความถี่ผ่าน.....	55
4.30 รูปตัวอย่างแสดงการวัดผลการทดลอง (ก) ความถี่ต่ำผ่าน (ข) แถบความถี่ผ่าน (ค) ความถี่สูงผ่าน (ง) แถบความถี่หยุด (จ) ผ่านทุกความถี่.....	57

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้อง VIII ไปถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญตาราง

ตารางที่		หน้า
4.1	ฟังก์ชันการกรองความถี่แบบต่างๆ ที่ได้จากรูปที่ 4.2.....	36
4.2	ค่าพารามิเตอร์ที่ใช้ในการจำลองวงจร DDTA จากรูปที่ 4.1.....	41
4.3	คุณสมบัติของวงจร DDTA ที่ได้จากการจำลองและใช้ในวิทยานิพนธ์.....	41
5.1	ตารางเปรียบเทียบวงจรกรองความถี่หลายหน้าที่ไม่ผสมที่นำเสนอและวงจรที่เคยนำเสนอในวารสาร.....	60



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 1

บทนำ

1.1 ความเป็นมาและความสำคัญของปัญหา

วงจรกรองความถี่หลายหน้าที่ (Universal filter) เป็นวงจรอิเล็กทรอนิกส์พื้นฐานที่สามารถสร้างผลตอบสนองการกรองความถี่ได้ 5 แบบในวงจรเดียว ได้แก่ ความถี่ต่ำผ่าน (Low-pass filter: LP) แถบความถี่ผ่าน (Band-pass filter: BP) ความถี่สูงผ่าน (High-pass filter: HP) แถบความถี่หยุด (Band-stop filter: BS) และผ่านทุกความถี่ (All-pass filter: AP) วงจรกรองความถี่หลายหน้าที่สามารถนำมาประยุกต์ใช้งานในครอสโอเวอร์เน็ตเวิร์ก (Crossover network) สำหรับแยก เสียงสูง เสียงกลาง และเสียงต่ำ สำหรับลำโพงที่ต้องการการตอบสนองที่แม่นยำสูง [1, 2] ตัวถอดรหัสโทนเสียงโทรศัพท์แบบสัมผัส [2] และเป็นวงจรพื้นฐานสำหรับสร้างเป็นวงจรกรองความถี่อันดับสูง [3] นอกจากนี้ วงจรกรองความถี่หลายหน้าที่ยังสามารถประดิษฐ์เป็นวงจรรวม (หรือไอซี) ที่สามารถโปรแกรมความถี่ได้และมีจำหน่ายในร้านขายอุปกรณ์อิเล็กทรอนิกส์ทั่วไป [4] จะเห็นได้ว่ามีประโยชน์อย่างมากหากไอซีหนึ่งตัวสามารถสร้างการกรองความถี่ได้แบบหลายโหมดในวงจรเดียว โดยขึ้นอยู่กับจุดประสงค์การใช้งานของผู้ออกแบบ ดังนั้นจึงมีวงจรกรองความถี่หลายหน้าที่นำเสนอมากมายในวารสารต่าง ๆ ยกตัวอย่างเช่น [5–14] เมื่อพิจารณาจากสัญญาณอินพุตและสัญญาณเอาต์พุตของวงจรที่นำเสนอเหล่านั้น วงจรกรองความถี่หลายหน้าที่เหล่านั้นสามารถแบ่งประเภทการทำงานได้สี่โหมดดังต่อไปนี้ (1) วงจรกรองความถี่โหมดแรงดัน (Voltage-mode: VM) เมื่อทั้งสัญญาณอินพุตและสัญญาณเอาต์พุตอยู่ในรูปแบบแรงดัน [5, 6] (2) วงจรกรองความถี่โหมดกระแส (Current-mode: CM) เมื่อทั้งสัญญาณอินพุตและสัญญาณเอาต์พุตอยู่ในรูปแบบกระแส [7, 8] (3) วงจรกรองความถี่โหมดทรานส์แอดมิตแตนซ์ (Transadmittance-mode: TAM) เมื่อสัญญาณอินพุตอยู่ในรูปแบบแรงดันในขณะที่สัญญาณเอาต์พุตอยู่ในรูปแบบกระแส [9–11] และ (4) วงจรกรองความถี่โหมดทรานส์อิมพีแดนซ์ (Transimpedance-mode: TIM) เมื่อสัญญาณอินพุตอยู่ในรูปแบบกระแสในขณะที่สัญญาณเอาต์พุตอยู่ในรูปแบบแรงดัน [12–14] สังเกตว่า วงจรกรองความถี่หลายหน้าที่ใน [12–14] สามารถสร้างการกรองความถี่ได้เพียงโหมดเดียวในหนึ่งวงจรเท่านั้น

เมื่อเร็วๆ นี้ ได้มีการนำเสนอวงจรกรองความถี่หลายหน้าที่ที่ทำงานเป็นวงจรกรองความถี่หลายโหมดในวงจรเดียว เรียกว่า วงจรกรองความถี่หลายหน้าที่โหมดผสม (Mixed-mode filter) [15–22] เมื่อเปรียบเทียบกับวงจรกรองความถี่หลายหน้าที่ที่ทำงานได้เพียงโหมดเดียวใน [5–15] วงจรกรองความถี่หลายหน้าที่โหมดผสม [15–22] จะสามารถสร้างการตอบสนองการกรองความถี่ได้มากกว่า แต่เป็นที่น่าเสียดายที่วงจรกรองความถี่หลายหน้าที่โหมดผสมเหล่านั้นไม่สามารถสร้างโหมดการทำงานได้สี่โหมดในโครงสร้างเดียว ดังนั้น วงจรกรองความถี่แบบหลายหน้าที่โหมดผสมจึงได้รับการพัฒนาต่อไป เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

วงจรรองความถี่หลายหน้าที่โมดผสมที่สามารถสร้างการกรองความถี่ในโหมดแรงดัน (VM) โมดกระแส (CM) โมดทรานส์แอตมิตแตนซ์ (TAM) และโมดทรานส์อิมพีแดนซ์ (TIM) ในวงจรวัดเดียว นำเสนอใน [23–45] อย่างไรก็ตาม วงจรเหล่านั้นบางวงจรมีข้อบกพร่องบางประการดังต่อไปนี้

1. ขาดความสามารถในการปรับค่าพารามิเตอร์ของวงจรรัดทางอิเล็กทรอนิกส์ [24–29, 34, 35, 38–41]
2. ใช้อุปกรณ์แบบลอยตัว [24–29, 32, 35, 38, 39, 41, 44–45] ซึ่งเมื่อนำไปสร้างเป็นวงจรรวมจะใช้พื้นที่ของชิปมาก
3. ใช้เงื่อนไขการเข้าคู่ของอุปกรณ์แอ็กทิฟหรือพาสซีฟสำหรับสร้างการกรองความถี่ [24–35, 37, 39, 41, 44] ซึ่งทำให้เกิดความยุ่งยาก
4. ใช้เงื่อนไขการเข้าคู่สัญญาณอินพุตหรือใช้สัญญาณอินพุตที่เป็นลบ [30, 31, 33, 34, 37, 39, 45] ซึ่งทำให้ต้องการวงจรกลับเฟสสัญญาณเพิ่ม
5. ป้อนสัญญาณแรงดันอินพุตผ่านตัวเก็บประจุหรือตัวต้านทาน [24–29, 32, 34, 35, 38, 39, 41, 43–45] ซึ่งทำให้ตัวเก็บประจุหรือตัวต้านทานนั้นกลายเป็นอุปกรณ์ลอยตัว
6. ไม่สามารถให้การตอบสนองการกรองความถี่อย่างน้อยยี่สิบการกรองในวงจรวัดเดียว [23, 24, 27, 29, 33, 36, 38, 40, 42, 44]

วงจรรองความถี่หลายหน้าที่ที่สามารถปรับค่าพารามิเตอร์ของวงจรรัดทางอิเล็กทรอนิกส์จะมีข้อดีบางประการ เช่น ความง่ายในการชดเชยเมื่อความถี่ธรรมชาติเบี่ยงเบนอันเนื่องมาจากผลกระทบของอุณหภูมิหรือการเปลี่ยนแปลงของกระบวนการสร้าง ในขณะที่ วงจรรองความถี่หลายหน้าที่ที่ไม่ใช้ตัวเก็บประจุและตัวต้านทานแบบลอยตัวและปราศจากเงื่อนไขการเข้าคู่ของอุปกรณ์พาสซีฟจะเหมาะสมมากกว่าสำหรับการใช้งานวงจรรวม วงจรรองความถี่หลายหน้าที่ที่ต้องการสัญญาณอินพุตแบบลบหรือเงื่อนไขการเข้าคู่สัญญาณอินพุตจะต้องการวงจรเพิ่มเติม เช่น วงจรสะท้อนกระแสสำหรับการทำงานแบบโหมดกระแส หรือ วงจรขยายแบบกลับเฟสสัญญาณสำหรับการทำงานแบบโหมดแรงดัน ซึ่งความต้องการนี้จะมีผลเสียอย่างมากกับวงจรรัดทาง เนื่องจากโดยปกติแล้ววงจรรัดทางแบบโหมดแรงดันจะต้องการต้องการอุปกรณ์พาสซีฟจำนวนมากสำหรับสร้างสัญญาณแบบลบ เว้นแต่จะจรวจรรองความถี่หลายหน้าที่จะจัดเตรียมโครงสร้างที่มีขั้วลบไว้เรียบร้อยแล้ว สุดท้ายแล้ว วงจรรองความถี่หลายหน้าที่ให้การตอบสนองการกรองความถี่ได้อย่างน้อย 20 การกรอง จะหมายความว่า แต่ละโหมดการทำงานสามารถสร้างการตอบสนองการกรองมาตรฐานได้ 5 แบบ คือ ความถี่ต่ำผ่าน แถบความถี่ผ่าน ความถี่สูงผ่าน แถบความถี่หยุด และผ่านทุกความถี่ ซึ่งเต็มความสามารถของวงจรรองความถี่หลายหน้าที่โมดผสม

1.2 วัตถุประสงค์ของงานวิจัย

จากปัญหาและที่มาดังกล่าว วิทยานิพนธ์นี้จึงนำเสนอวงจรรองความถี่หลายหน้าที่โมดผสมอันดับสองที่สามารถทำงานในโหมดแรงดัน โหมดกระแส โหมดทรานส์แอตมิตแตนซ์ และโหมดทรานส์-เอกสาร์เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นิยามให้ไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

อิมพีแดนซ์ได้ในวงจรเดียว แต่ละโมดการทำงานสามารถสร้างการตอบสนองความถี่ได้ 5 แบบในวงจรเดียว ดังนั้นจึงสามารถสร้างการกรองความถี่ได้ 20 พังก์ชันการกรอง วงจรกรองความถี่ที่นำเสนอจะใช้อุปกรณ์แอ็กทิฟที่มีชื่อว่า วงจร DDTA (Differential Difference Transconductance Amplifier) เป็นอุปกรณ์พื้นฐาน วงจร DDTA มีข้อดีที่น่าสนใจคือ มีอินพุตอิมพีแดนซ์อินพุตสูง สามารถบวกและลบแรงดันได้โดยง่ายซึ่งมีลักษณะข้อดีเหมือนกับวงจร DDA (Differential Difference Amplifier) [46] และความสามารถในการปรับจูนด้วยวิธีทางอิเล็กทรอนิกส์ เช่น ค่าทรานส์คอนดักแตนซ์ ดังนั้น วงจรกรองความถี่หลายหน้าที่ที่นำเสนอที่ใช้ DDTA จึงง่ายต่อการบวกและลบสัญญาณแรงดัน และมีความสามารถในการปรับจูนแบบอิเล็กทรอนิกส์ [47–50] วงจร DDTA ที่ใช้ในวิทยานิพนธ์นี้จะสร้างจากวงจรขยายผลต่าง DDA แบบหลายอินพุต [51–56] ดังนั้นวงจร DDTA นี้จะสามารถลดจำนวนอุปกรณ์ ลดการใช้กำลังงาน และลดพื้นที่ชิป ซึ่งสามารถทำได้โดยใช้เทคนิคมอสทรานซิสเตอร์หลายอินพุต (Multiple-input MOS transistor: MI-MOST) [57] วงจรกรองความถี่โมดผสมที่ใช้ DDTA ที่นำเสนอจะสามารถให้การตอบสนองการกรองความถี่อย่างน้อย 20 การกรองความถี่ในโมด VM CM TAM และ TIM วงจรกรองความถี่หลายหน้าที่โมดผสมที่นำเสนอมีข้อดีดังต่อไปนี้

1. ความสามารถในการปรับค่าพารามิเตอร์ได้ด้วยวิธีทางอิเล็กทรอนิกส์
2. ไม่ใช้อุปกรณ์พาสซีฟแบบลอยตัว
3. ปราศจากเงื่อนไขการเข้าคู่กันของอุปกรณ์พาสซีฟ
4. ไม่ใช้สัญญาณอินพุตแบบลบหรือใช้เงื่อนไขการเข้าคู่กันของสัญญาณอินพุต
5. ไม่ป้อนสัญญาณแรงดันอินพุตผ่านตัวเก็บประจุหรือตัวต้านทาน
6. แต่ละโมดการทำงาน ของ VM TAM CM และ TIM สามารถสร้างการกรองความถี่มาตรฐานได้ครบห้าการกรองความถี่

1.3 ขอบเขตของงานวิจัย

วิทยานิพนธ์นี้จะนำเสนองจรกรองความถี่หลายหน้าที่โดยใช้วงจร DDA เป็นวงจรพื้นฐาน วงจรขยายผลต่างของ DDTA จะสร้างจากเทคนิคมอสทรานซิสเตอร์หลายอินพุตซึ่งจะทำให้วงจรกรองความถี่ใช้อุปกรณ์น้อยลง วงจรสามารถสร้างการกรองความถี่ได้ 4 โมด โดยแต่ละโมดสามารถสร้างการกรองได้ 5 การกรอง วงจรที่นำเสนอใช้กำลังงานต่ำและสามารถปรับค่าพารามิเตอร์ของการกรองได้ด้วยวิธีทางอิเล็กทรอนิกส์ วงจรที่นำเสนอจะถูกจำลองการทำงานด้วยโปรแกรม PSpice ด้วยเทคโนโลยีซีมอส 0.18 μm จาก TSMC (Taiwan Semiconductor Manufacturing Company) โดยใช้แหล่งจ่ายแรงดัน 1.2 V วงจรกรองความถี่ที่นำเสนอจะถูกสร้างด้วยไอซีเบอร์ LM13700 และผลการทดลองสามารถยืนยันการทำงานของวงจร

1.4 ส่วนประกอบของวิทยานิพนธ์

วิทยานิพนธ์ฉบับนี้มีเนื้อหา 5 บท โดยมีรายละเอียดดังนี้ บทที่ 1 กล่าวถึง ที่มา ความสำคัญ ของปัญหา วัตถุประสงค์ และขอบเขตของวิทยานิพนธ์

บทที่ 2 กล่าวถึง หลักการพื้นฐานของวงจรกรองความถี่และวงจร DDTA ที่ใช้ในวิทยานิพนธ์

บทที่ 3 กล่าวถึง งานวิจัยที่เกี่ยวข้องกับวิทยานิพนธ์ โดยจะยกตัวอย่าง 2 ถึง 3 ตัวอย่างเพื่อให้ เห็นถึงข้อดีข้อเสียของวงจรแต่ละแบบ

บทที่ 4 กล่าวถึง วงจรกรองความถี่หลายหน้าที่โมดผสมโดยใช้วงจร DDTA เป็นวงจรพื้นฐานที่ นำเสนอ ผลการจำลองการทำงานของวงจรโดยใช้โปรแกรม PSpice และ ผลการทดลอง

บทที่ 5 กล่าวถึง บทสรุปและข้อเสนอแนะ



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 2


หลักการพื้นฐานที่ใช้ในวิทยานิพนธ์

เนื้อหาในบทนี้จะกล่าวถึงหลักการพื้นฐานที่ใช้ในวิทยานิพนธ์ ได้แก่ มอสทรานซิสเตอร์ มอสทรานซิสเตอร์ชนิดปล่อยลอยเกต (Floating gate MOST) มอสทรานซิสเตอร์หลายอินพุต (Multiple-input MOST) วงจร DDTA และหลักการของการกรองความถี่


2.1 มอสทรานซิสเตอร์

2.1.1 โครงสร้างของมอสทรานซิสเตอร์

มอสทรานซิสเตอร์ (MOS Transistor: MOST) ย่อมาจาก Metal-Oxide-Semiconductor (MOS) Transistor ถ้าจำแนกตามโครงสร้างและการทำงาน จะสามารถแบ่งมอสทรานซิสเตอร์ได้ 2 ชนิด คือ มอสทรานซิสเตอร์ชนิดช่องกระแส n (NMOS) และ มอสทรานซิสเตอร์ชนิดช่องกระแส p (PMOS) สัญลักษณ์ของ NMOS และ PMOS แสดงได้ดังรูปที่ 2.1 จากรูป จะเรียกมอสทรานซิสเตอร์ชนิดนี้ว่า มอสทรานซิสเตอร์แบบเพิ่มพาหะ (Enhancement MOS transistor) การทำงานของมอสทรานซิสเตอร์นี้จะอาศัยการสะสมของพาหะที่ช่องกระแสที่เพียงพอจึงจะมีกระแสไหลผ่านตัวมันได้ ปริมาณการสะสมของพาหะที่ช่องกระแสที่เพียงพออาจแสดงอยู่ในปริมาณของแรงดัน เรียกว่า แรงดันเทรชโฮลด์ (Threshold voltage) ดังนั้น มอสทรานซิสเตอร์ชนิดนี้จะทำงานได้ต้องมีแรงดันไบแอสระหว่างขาเกตและซอร์สมากกว่าแรงดันเทรชโฮลด์




(ก)



(ข)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รูปที่ 2.1 สัญลักษณ์ของมอสทรานซิสเตอร์แบบเพิ่มพาหะ (ก) NMOS (ข) PMOS




รูปที่ 2.2 โครงสร้างภาพตัดขวางของมอสทรานซิสเตอร์ (ก) ช่องกระแส n (ข) ช่องกระแส p

รูปที่ 2.1 แสดงสัญลักษณ์มอสทรานซิสเตอร์ทั่วไป จากรูปจะเห็นได้ว่ามอสทรานซิสเตอร์ประกอบด้วยขา 4 ขา ได้แก่ เกต (Gate: G) เดรน (Drain: D) ซอร์ส (Source: S) และบอดี้ (Body: B) ในบางกรณีขาบอดี้ อาจจะไม่ได้เขียนไว้ แต่เป็นที่เข้าใจได้ว่าขาบอดี้ยังคงมีอยู่

รูปที่ 2.2 แสดงโครงสร้างภาพตัดด้านขวางของมอสทรานซิสเตอร์ รูปที่ 2.2 (ก) แสดงโครงสร้างของมอสทรานซิสเตอร์ชนิดช่องกระแส n หรือ NMOS มอสทรานซิสเตอร์ชนิดนี้ จะใช้ฐานรอง (Substrate) เป็นชนิด p (p-type) ขาเดรนและขาซอร์สจะเป็นบ่อสำหรับปลูกถ่ายสารกึ่งตัวนำชนิด n ที่เจือสารให้มีความเข้มข้นสูง (n^+) ช่วงความห่างระหว่างเดรนและซอร์ส คือ ความยาวของช่องกระแส (Channel length: L) ด้านบนจะถูกวางด้วยฉนวนที่เรียกว่า ซิลิกอนไดออกไซด์ (Silicon dioxide: SiO_2) และคลุมด้วยโลหะและมีหน้าสัมผัสต่อกลายเป็นขาเกต ดังนั้นที่บริเวณฐานรองและเกตจึงเป็นเสมือนตัวเก็บประจุ ช่องว่างระหว่างฐานรองและขาเกตจะขึ้นอยู่กับความหนา

(Thickness) ของออกไซด์ โครงสร้างของมอสทรานซิสเตอร์ชนิดช่องกระแส p หรือ PMOS จะตรงเอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ข้ามกับ NMOS คือจะมีฐานรองเป็นชนิด n (n-type) และบริเวณขาเดรนและซอร์สจะปลูกถ่ายด้วยสารกึ่งตัวนำที่เจือสารเข้มข้นสูงชนิด p (p⁺) ส่วนที่บริเวณเกตจะมีโครงสร้างเหมือนกันกับ NMOS โครงสร้างแสดงได้ดังรูปที่ 2.2 (ข)




รูปที่ 2.3 โครงสร้างภาพสามมิติของมอสทรานซิสเตอร์ชนิดช่องกระแส n

รูปที่ 2.2 แสดงโครงสร้างมอสทรานซิสเตอร์ที่แสดงให้เห็นเพียงความยาวของช่องกระแส รูปที่ 2.3 แสดงโครงสร้างภาพสามมิติของมอสทรานซิสเตอร์ (ซึ่งในที่นี้จะกล่าวถึงเฉพาะมอสทรานซิสเตอร์ชนิดช่องกระแส n เท่านั้น) เนื่องจากมอสทรานซิสเตอร์ชนิดช่องกระแส p จะมีโครงสร้างที่เหมือนกัน จากรูปที่ 2.3 แสดงโครงสร้างสามมิติที่แสดงให้เห็นถึงความยาว (L) และความกว้าง (W) ของพื้นที่เกตที่ใช้สำหรับควบคุมการไหลของกระแสระหว่างซอร์สและเดรน ดังนั้นพื้นที่เกตจึงมีความสำคัญต่อการทำงานของมอสทรานซิสเตอร์เป็นอย่างมาก การไบแอสแรงดันที่ขาเกตจะหมายถึงการดึงพาหะจากฐานรองให้มาสะสมที่บริเวณพื้นผิวกลายเป็นช่องกระแส (Channel) เชื่อมต่อระหว่างซอร์สและเดรน การไบแอสนี้จะใช้แหล่งจ่ายแรงดันจากภายนอก ซึ่งจะกล่าวถึงในหัวข้อต่อไป

2.1.2 การทำงานและคุณสมบัติของมอสทรานซิสเตอร์

รูปที่ 2.4 แสดงการไบแอสมอสทรานซิสเตอร์ชนิดช่องกระแส n ด้วยแรงดันภายนอกสองแหล่งจ่ายเพื่อแสดงคุณสมบัติของมอสทรานซิสเตอร์ แรงดัน V_{GS} เป็นแรงดันที่ต่อระหว่างเกตและซอร์ส ส่วนแรงดัน V_{DS} เป็นแหล่งจ่ายทางเอาต์พุต การทำงานของมอสทรานซิสเตอร์เมื่อพิจารณาจากความสัมพันธ์แรงดัน V_{GS} และ V_{DS} สามารถแบ่งได้ 3 ช่วง คือ (1) ช่วงคัทออฟ (ไม่ทำงาน) เมื่อ $V_{GS} < V_{TH}$ (2) ช่วงเชิงเส้น (หรือ Triode) เมื่อ $V_{DS} < V_{GS} - V_{TH}$ และ (3) ช่วงอิ่มตัว เมื่อ $V_{DS} > V_{GS} - V_{TH}$ โดยรายละเอียดของการทำงานจะกล่าวถึงดังต่อไปนี้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.4 การไบแอสมอสทรานซิสเตอร์จากแรงดันภายนอก

ช่วงคัทออฟ

ช่วงคัทออฟ (Cutoff region) คือช่วงที่กำหนดให้มอสทรานซิสเตอร์ไม่ทำงาน ซึ่งเงื่อนไขคือ $V_{GS} < V_{TH}$ ในช่วงนี้กระแส $I_D = 0$ คือไม่มีกระแสไหล (แต่ในทางปฏิบัติ ยังคงมีกระแสไหลอยู่ในปริมาณที่จำกัด ซึ่งปัจจุบันนิยมนำมาใช้งานในวงจรที่ใช้กำลังงานต่ำมาก โดยเรียกการทำงานย่านนี้ว่า subthreshold หรือ Weak inversion region)

ช่วงเชิงเส้น

ช่วงเชิงเส้น หรือช่วงไตรโอด (Triode region) จะกำหนดได้จากเงื่อนไข $V_{DS} < V_{GS} - V_{TH}$ สามารถเขียนสมการได้ คือ

$$I_D = \mu_n C_{ox} \frac{W}{L} (V_{GS} - V_{TH} - \frac{V_{DS}}{2}) \text{ เมื่อ } V_{GS} \geq V_{TH} \quad (2.1)$$


โดยที่ I_D คือ กระแสที่ขาเดรน μ_n คือค่าความคล่องตัวของอิเล็กตรอนหรือโฮล C_{ox} คือค่าความจุเกตออกไซด์ต่อหน่วยสพื้นที่ W คือความกว้างของช่องกระแส L คือความยาวของช่องกระแส V_{GS} คือ แรงดันระหว่างขาเกตและขาซอร์ส V_{TH} คือแรงดันเทรชโฮลด์ (Threshold voltage) และ V_{DS} คือ แรงดันระหว่างขาเดรนกับขาซอร์ส

ช่วงอิ่มตัว

ช่วงอิ่มตัว (Saturation region) เป็นช่วงทำงานปกติของมอสทรานซิสเตอร์ที่นิยมนำมาใช้งานมากที่สุด การทำงานกำหนดได้จาก $V_{DS} > V_{GS} - V_{TH}$ และสามารถแสดงสมการกระแส I_D ได้คือ

$$I_D = \frac{1}{2} \mu_n C_{ox} \frac{W}{L} (V_{GS} - V_{TH})^2 \quad (2.2)$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.5 กราฟคุณสมบัติทางเอาต์พุตของมอสทรานซิสเตอร์

รูปที่ 2.5 แสดงคุณสมบัติทางเอาต์พุตของมอสทรานซิสเตอร์โดยแสดงกระแส drain I_D เมื่อแรงดัน V_{GS} มีค่าต่างๆ เมื่อพิจารณาที่แรงดัน V_{DS} จะแสดงช่วงการทำงานได้ 2 ช่วงคือช่วงเชิงเส้นและช่วงอิ่มตัว โดยทั้งสองช่วงจะถูกแบ่งด้วยเส้นประ ส่วนบริเวณด้านล่างแสดงช่วงคัทออฟ

2.2 เทคนิคมอสปล่อยลอยเกต

เทคนิคมอสปล่อยลอยเกต (Floating-gate MOST technique: FG MOS) คือ ทรานซิสเตอร์ที่มีเกตปล่อยลอยได้หลายอินพุต โดยแรงดันเทรซโวลต์ของมอสจะสามารถควบคุมและปรับค่าได้ด้วยค่าความจุไฟฟ้าของตัวเก็บประจุและแรงดันไบแอสที่ไบแอสให้กับตัวมัน สัญลักษณ์ทรานซิสเตอร์ FG MOS ที่มีอินพุต n อินพุต แสดงได้ดังรูปที่ 2.6 (ก) และ วงจรเสมือนแสดงได้ดังรูปที่ 2.6 (ข) แรงดันที่ขาเกตปล่อยลอย (V_{FG}) สามารถกำหนดได้ คือ [58]

$$V_{FG} = \sum_{i=1}^N \frac{C_i}{C_T} V_i + \frac{C_{GS}}{C_T} V_S + \frac{C_{GD}}{C_T} V_D + \frac{Q_{FG}}{C_T} \quad (2.3)$$

เมื่อ C_i คือกลุ่มความจุไฟฟ้าที่มีผลกับอินพุต V_i C_{GD} คือค่าความจุไฟฟ้าระหว่างเกตและเดรน C_{GS} คือค่าความจุไฟฟ้าระหว่างเกตและซอร์ส C_{GB} คือค่าความจุไฟฟ้าระหว่างเกตและบอดี้ Q_{FG} คือจำนวนประจุเริ่มต้นที่ถูกกักอยู่บนพื้นผิวไดออกไซด์ระหว่างการประดิษฐ์ และ C_T คือค่าความจุไฟฟ้าปล่อยลอยรวมซึ่งกำหนดได้คือ

$$C_T = C_1 + C_2 + C_{FGS} + C_{FGD} + C_{FGB} \quad (2.4)$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

C_{FGD} C_{FGS} และ C_{FGB} คือ ความจุไฟฟ้าเหนี่ยวนำของเกตปล่อยลอยกับ เทรน ซอร์ส และบอดี้ ตามลำดับ V_D คือแรงดันที่ขาทราน V_S คือแรงดันที่ขาซอร์ส V_B คือแรงดันที่ขาบอดี้ เทียบกับกราวด์ ถ้าละลายประจุไฟฟ้า Q_{FG} จะสามารถเขียนสมการที่ (2.3) ได้เป็น [58]

$$V_{FGS} = \sum_{i=1}^N \frac{C_i}{C_T} V_{iS} + \frac{C_{FGS}}{C_T} V_{DS} + \frac{C_{FGB}}{C_T} V_{BS} \quad (2.5)$$


กระแสทราน I_D ของทรานซิสเตอร์ FGMOS ที่ทำงานในย่านอิ่มตัวจะสามารถเขียนได้ คือ

$$I_D = \frac{1}{2} \mu_n C_{ox} \frac{W}{L} (V_{FGS} - V_{TH})^2 \quad (2.6)$$


ถ้าสมมติว่า $C_i \gg C_{FGD}$ $C_i \gg C_{FGB}$ [58] กระแสทรานของทรานซิสเตอร์ FGMOS ที่ทำงานในย่านอิ่มตัว จะสามารถแสดงได้ คือ

$$I_D = \frac{\beta}{2} (\sum_{i=1}^N k_i V_{iS} - V_{TH})^2 \quad (2.7)$$

เมื่อ $k_i = C_i/C_T$ β คือค่าทรานส์คอนดักแตนซ์ V_{TH} คือแรงดันเทรชโฮลด์ของมอสทรานซิสเตอร์ จะเห็นได้จากสมการที่ (2.7) ว่าถ้าเลือกค่าแรงดันอินพุต V_{iS} ร่วมกับอัตราส่วนความจุไฟฟ้า C_i/C_T ที่เหมาะสม แรงดันเทรชโฮลด์ (V_{TH}) สามารถจะถูกกำจัดออกไปได้และจะได้สมการกำลังสองของมอสทรานซิสเตอร์ที่สมบูรณ์



รูปที่ 2.6 เทคนิคมอสปล่อยลอยเกต (ก) สัญลักษณ์ (ข) วงจรเสมือน



รูปที่ 2.7 ทรานซิสเตอร์ FGMOS สำหรับจำลองการทำงานด้วยคอมพิวเตอร์

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์ไว้สำหรับใช้เพื่อการเรียนการสอนเท่านั้น เมื่อผู้เผยแพร่เห็นประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากวงจรรูปที่ 2.6 จะเห็นได้ว่าอินพุต V_1 ถึง V_N ของทรานซิสเตอร์ FGMOS จะถูกต่อกับตัวเก็บประจุ C_1 ถึง C_N ซึ่งหมายความว่าไม่สามารถไบแอสทรานซิสเตอร์ FGMOS ด้วยแรงดันไฟตรง (DC) แต่จะตอบสนองได้เฉพาะแรงดันไฟสลับเท่านั้น ซึ่งทำให้มีข้อจำกัดการทำงานด้านไฟตรง ดังนั้นในการจำลองการทำงานทรานซิสเตอร์ FGMOS ด้วยโปรแกรมคอมพิวเตอร์โดยใช้วงจรรูปที่ 2.6 จะไม่สามารถทำได้ เช่น โปรแกรม PSpice จะฟ้องว่ามีอุปกรณ์ลอย ซึ่งในการจำลองจะแก้ไขได้โดยใช้ตัวต้านทานเข้ามาต่อขนานกับตัวเก็บประจุดังแสดงดังรูปที่ 2.7 ตัวต้านทาน R_1 ถึง R_0 จะต้องมีค่าสูงมากๆ (อยู่ในย่าน $G\Omega$) จนไม่ทำให้คุณสมบัติของทรานซิสเตอร์ FGMOS เปลี่ยนไป ในกรณีนี้จะใช้เฉพาะการจำลองการทำงานเท่านั้น ซึ่งการสร้างทรานซิสเตอร์ FGMOS จริงจะไม่ใช่


จากปัญหาและแนวคิดดังกล่าวจึงเป็นที่มาของการนำเสนอทรานซิสเตอร์แบบหลายอินพุต ซึ่งจะนำมาใช้ในวิทยานิพนธ์นี้ โดยจะปรับปรุงข้อด้อยของทรานซิสเตอร์ FGMOS ให้สามารถตอบสนองการทำงานได้ทั้งย่านไฟตรงและย่านไฟสลับ

2.3 เทคนิคมอสหลายอินพุต


จากปัญหาทรานซิสเตอร์ FGMOS ไม่สามารถตอบสนองการทำงานไฟตรงได้ จึงได้มีแนวคิดให้ทรานซิสเตอร์สามารถตอบสนองการทำงานได้ทั้งไฟตรงและไฟสลับ ซึ่งเรียกว่าทรานซิสเตอร์แบบหลายอินพุต (Multiple-input MOS transistor: MI-MOST) รูปที่ 2.8 แสดงสัญลักษณ์ของ MI-MOST ซึ่งจะเห็นว่าเหมือนกับทรานซิสเตอร์ FGMOS รูปที่ 2.9 แสดงการสร้างทรานซิสเตอร์ MI-MOST จะเห็นได้ว่า แรงดัน V_1 ถึง V_n จะถูกป้อนผ่านตัวเก็บประจุ C_{B1} ถึง C_{Bn} เข้าที่ขาเกต โดยตัวเก็บประจุแต่ละตัวจะถูกขนานด้วยตัวต้านทาน R_{MOS} ที่มีค่าสูงมาก ซึ่งตัวต้านทานนี้จะใช้สำหรับเป็นเส้นทางเดินสัญญาณไฟตรง ดังนั้น ขาเกตจึงจะไม่ถูกปล่อยลอยเหมือนกับ FGMOS แต่สำหรับการทำงานทางไฟสลับ MI-MOST จะทำงานเหมือนกับ FGMOS ทุกประการ ตัวต้านทาน R_{MOS} สามารถสร้างได้โดยใช้ทรานซิสเตอร์ M_R สองตัว ทำงานในย่านคัทออฟ ดังแสดงในรูปที่ 2.9 (ข) กระแสเดรนสามารถกำหนดได้จากสมการที่ (2.7) โดยค่า C_T จะกำหนดได้ คือ

$$C_T = C_{GS} + C_{GD} + C_{GB} + \sum_{i=1}^n C_{GD-MRi} + \sum_{i=1}^n C_{Gi} \quad (2.8)$$


โดยที่ C_{GD-MRi} คือ ความจุไฟฟ้าแผงของมอสทรานซิสเตอร์ตัวที่ i ที่ใช้สร้าง R_{MOS} วงจรเสมือนสัญญาณขนาดเล็กของ MI-MOST แสดงได้ดังรูปที่ 2.10



รูปที่ 2.8 สัญลักษณ์ MI-MOST



รูปที่ 2.9 MI-MOST (ก) การสร้าง (ข) การสร้างตัวต้านทานที่มีค่าสูงมากจากมอส



รูปที่ 2.10 วงจรเสมือนสัญญาณขนาดเล็กของ MI-MOST

ค่าทรานส์คอนดักแตนซ์ของ MI-MOST (g_{m-mi}) แสดงได้ คือ

$$g_{m-mi} = \frac{C_i}{C_T} g_{mG} \tag{2.9}$$


โดยที่ g_{mG} คือ ทรานส์คอนดักแตนซ์ของมอสทรานซิสเตอร์ที่ขับสัญญาณเข้าเกต

2.4 วงจร DDTA

วงจร DDCC (Differential Different Current Conveyor) [60], [61] เป็นสายพานกระแสที่มีขั้วอินพุตสามขั้วคือ y_1 y_2 และ y_3 มีขั้ว x เป็นเอาต์พุตแรงดันและอินพุตกระแส และมีขั้ว z จะเป็นเอาต์พุตกระแสของวงจร สัญลักษณ์แสดงได้ดังรูปที่ 2.11 (ก) ความสัมพันธ์ของแรงดันของวงจร DDCC กำหนดได้คือ $V_x = V_{y1} - V_{y2} - V_{y3}$ และความสัมพันธ์ของกระแสของวงจร DDCC คือ $I_x = I_z$ จะเห็นว่าข้อดีของวงจร DDCC คือสามารถให้แรงดันอินพุตผลต่าง $V_x = V_{y1} - V_{y2} - V_{y3}$ ได้เมื่อเทียบกับวงจรสายพานกระแส CCI ทั่วไป อย่างไรก็ตาม การประยุกต์ใช้งานวงจร DDCC จะไม่สามารถปรับค่าพารามิเตอร์ได้ด้วยวิธีอิเล็กทรอนิกส์


เพื่อพัฒนาวงจร DDCC ให้มีความสามารถปรับค่าพารามิเตอร์ได้ด้วยวิธีทางอิเล็กทรอนิกส์ จึงได้นำวงจร OTA (Operational Transconductance Amplifier) มาต่อкасเคดเข้ากับขั้ว z ของวงจร DDCC ทำให้ได้เป็นวงจรใหม่ที่ชื่อว่า วงจร DDCCTA (Differential Difference Current Conveyor Transconductance Amplifier) [62] สัญลักษณ์แสดงได้ดังรูปที่ 2.11 (ข) ดังนั้นวงจร DDCCTA จึงมีคุณสมบัติของวงจร DDCC และวงจร OTA ในวงจรเดียวคือ $V_x = V_{y1} - V_{y2} - V_{y3}$ $I_x = I_z$ และ $I_o = g_m V_z$ โดยการประยุกต์ใช้งานจะต้องใช้โหนดมาต่อที่ขั้ว z (เช่น ตัวต้านทาน) เพื่อเปลี่ยนกระแสเป็นแรงดันอินพุต V_z ให้กับวงจร OTA โดยที่ g_m คือค่าทรานส์คอนดักแตนซ์ของวงจร DDCCTA

จากวงจร DDCCTA จะเห็นได้ว่าเป็นการต่อкасเคดกันระหว่างวงจร DDCC และวงจร OTA เพื่อทำให้วงจร DDCCTA มีขนาดกระชับขึ้นและใช้อุปกรณ์น้อยลง จึงได้มีการนำเสนอมวงจร DDTA (Differential Difference Transconductance Amplifier) [63]-[66] โดยจะทำการตัดส่วนของวงจรที่เป็นขั้ว z ออกไป แล้วนำอินพุตของวงจร OTA มาต่อเข้ากับขั้ว x ของวงจร DDCC ดังนั้นวงจร DDTA จึงมีคุณสมบัติแรงดันอินพุตเหมือนวงจร DDCC และมีเอาต์พุตกระแสเหมือนวงจร DDCCTA สัญลักษณ์ของวงจร DDTA แสดงได้ดังรูปที่ 2.12



รูปที่ 2.11 สัญลักษณ์ (ก) วงจร DDCC (ข) วงจร DDCCTA

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น เมื่ออนุญาตเห็นแก่ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.12 สัญลักษณ์วงจร DDTA


ความสัมพันธ์กระแสและแรงดันของวงจร DDTA แสดงได้ คือ

$$V_w = V_{y1} - V_{y2} + V_{y3} \quad (2.10)$$

$$I_o = g_m V_w \quad (2.11)$$


จะเห็นว่าขั้ว w เป็นขั้วเอาต์พุตแรงดันของวงจร โดยมีอินพุตแรงดันเป็น $V_{y1}-V_{y2}+V_{y3}$ ในขณะที่เอาต์พุตของวงจร I_o นั้นถูกเปลี่ยนจาก V_w ด้วย g_m โดยที่ g_m เป็นค่าทรานส์คอนดักแตนซ์ภายในวงจร DDTA ถ้าเปรียบเทียบกับวงจร DDCCTA วงจร DDTA จะใช้มอสทรานซิสเตอร์น้อยกว่า

วงจร DDTA สามารถสร้างได้จากวงจร OTA แสดงได้ดังรูปที่ 2.13 [67] วงจรจะใช้ OTA สามวงจร โดย OTA_2 และ OTA_3 จะทำงานเป็นวงจรบวกและลบแรงดัน จากวงจรถ้ากำหนดให้กระแสเอาต์พุตของ OTA_2 เป็น I_{o2} และหาได้ คือ $I_{o2}=g_{m2}(V_{y1}-V_{y2})$ และกำหนดเอาต์พุตของวงจร OTA_3 เป็น I_{o3} และหาได้ คือ $I_{o3}=g_{m3}(V_{y3}-V_x)$ สมมติว่า OTA_2 และ OTA_3 มีคุณสมบัติเหมือนกันทุกประการ ($I_{o2}=I_{o3}$) จะได้ความสัมพันธ์แรงดันแสดงดังสมการที่ (2.10) และกระแสเอาต์พุต คือ $I_o=g_{m1}V_w$ ดังนั้นวงจรรูปที่ 2.13 จึงสามารถทำงานเป็นวงจร DDTA วงจรรูปที่ 2.13 ถูกนำมาใช้สร้างเป็นวงจรกรองความถี่หลายหน้าที่ไม่ผสมเพื่อแสดงผลการทดลองในบทที่ 4 ต่อไป



รูปที่ 2.13 วงจร DDTA สร้างจากวงจร OTA

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.14 วงจร DDTA (ก) สัญลักษณ์ (ข) หลักการโครงสร้าง (ค) วงจร DDTA สร้างจากทรานซิสเตอร์ MI-MOS

สำหรับวงจร DDTA ขั้ว y_1 y_2 และ y_3 จะมีอิมพีแดนซ์สูง ขั้ว w จะมีอิมพีแดนซ์ต่ำ และขั้ว o จะมีอิมพีแดนซ์สูง ดังนั้นขั้ว w จึงเหมาะสำหรับใช้เป็นเอาต์พุตแรงดัน ขั้ว o เหมาะสำหรับเอาต์พุตกระแส

รูปที่ 2.14 แสดงโครงสร้างวงจร DDTA ที่สร้างจากทรานซิสเตอร์ MI-MOS วงจรประกอบด้วยสองภาค คือ ภาค DDA ซึ่งเป็นส่วนอินพุต และ ภาควงจรขยายทรานส์คอนดักแตนซ์ซึ่งเป็นส่วนเอาต์พุต ทรานซิสเตอร์ M_1 และ M_2 จะถูกสร้างจากทรานซิสเตอร์ MI-MOS ที่แสดงในรูปที่ 2.8 และ 2.9 ทรานซิสเตอร์ M_1 ถึง M_6 และ M_9 ถูกต่อเป็นวงจร DDA คู่ผลต่างหลายอินพุต M_1 และ M_2 ทรานซิสเตอร์ M_3 และแหล่งจ่ายกระแส M_4 และ M_5 จะถูกสร้างเป็นวงจรขยายผลต่างของวงจร DDA ทรานซิสเตอร์ M_3 ร่วมกับ M_2 และ M_5 ถูกสร้างเป็นวงจรบัพเฟออร์ (Flipped Voltage Follower: FVF) [56] และใช้บังคับกระแสที่ไหลผ่าน M_3 เท่ากับแหล่งจ่ายกระแสที่จ่ายให้กับวงจรขยายผลต่าง (เช่นเดียวกันกับวงจรขยายผลต่างทั่วไป) วงจร FVF จะปรับแรงดันที่เกตของ M_3 เพื่อให้มั่นใจได้ว่ากระแสทรานซิสเตอร์ M_1 และ M_2 ของคู่ผลต่างจะมีค่าเท่ากัน [57] ยิ่งไปกว่านั้น แหล่งจ่ายแรงดันต่ำสุดเท่ากับ ผลรวมของแรงดันระหว่างเกตและระหว่างซอร์สและระหว่างเดรนและซอร์ส ($V_{DD(min)} = V_{GS-M3} + V_{DS-M5}$) สามารถเป็นไปได้โดยใช้วงจร FVF

ทรานซิสเตอร์ M_6 และ M_9 จะถูกสร้างเป็นวงจรคลาสเอบีที่พิเศษ (Supper class AB) [68]

โดยที่ R_{MOS} จะใช้สำหรับตอบสนองการไบแอสไฟตรงที่ขาเกตของทรานซิสเตอร์ M_6 ในขณะที่ตัวเก็บ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ประจุ C จะเป็นตัวส่งผ่านสัญญาณไฟสลัปให้กับขาเกตนี้ ที่โหนด w' ถูกต่อกับอินพุตของ M_2 เพื่อสร้างการป้อนกลับแบบลบเพื่อให้ได้วงจรมัลติเพล็กซ์ที่มีอัตราขยายเท่ากับ 1 วงจร DDA ถูกชดเชยโดยตัวเก็บประจุ C_C ทราานซิสเตอร์ M_{12} ถึง M_{18} รวมถึง R_{MOS1} และตัวเก็บประจุ C_{C1} และ C_1 ถูกใช้ทำงานเป็นวงจรมัลติเพล็กซ์ การทำงานจะเหมือนกับภาคแรกของวงจร DDTA ซึ่งได้อธิบายมาแล้ว ดังนั้นจะได้ความสัมพันธ์ $V_w = V_{Y1} - V_{Y2} + V_{Y3}$ ($V_w = V_{w'}$)

กระแสไบแอส I_b และ M_b จะสร้างแรงดันไบแอส V_b สำหรับไบแอสให้กับทรานซิสเตอร์ M_4 ถึง M_8 และ M_{15} ถึง M_{17} ขั้ว w' จะถูกต่อกับตัวต้านทานเชิงเส้นที่ปรับค่าได้ R_{set} เพื่อเปลี่ยนแรงดัน $V_{w'}$ เป็นกระแส $I_{w'}$ กระแสนี้จะถูกสะท้อนด้วยทรานซิสเตอร์ M_7 ถึง M_{10} ไปที่ขั้ว o ดังนั้นจะได้ความสัมพันธ์ $I_o = I_{w'}$ เราสามารถเพิ่มขั้วกระแสเอาต์พุต o ได้โดยการต่อทรานซิสเตอร์แบบคอมพลิเมนท์ารี ตัวอย่างเช่น ทรานซิสเตอร์ M_8 และ M_{11} จากการทำงานของวงจรที่กล่าวมา ในส่วนนี้จึงทำงานเป็นวงจรมัลติเพล็กซ์กระแสเอาต์พุตกำหนดได้คือ

$$I_o = \frac{V_{w'}}{R_{set}} = \frac{V_{Y1} - V_{Y2} + V_{Y3}}{R_{set}} \quad (2.12)$$

$$G_{mset} = \frac{1}{R_{set}} = \frac{I_o}{(V_{Y1} - V_{Y2} + V_{Y3})} \quad (2.13)$$

2.5 หลักการกรองความถี่

วงจรรองความถี่ (Filter) เป็นวงจรที่มีความสำคัญทางด้านโทรคมนาคม ทางด้านเครื่องมือวัด และทางด้านเทคนิคการแพทย์ วงจรรองความถี่สามารถแบ่งได้ 2 ประเภท ได้แก่ วงจรรองความถี่แบบแอนาล็อกที่จะวิเคราะห์เกี่ยวกับสัญญาณที่มีความต่อเนื่องทางด้านเวลา (Continuous-time) และวงจรรองความถี่แบบดิจิตอลจะวิเคราะห์เกี่ยวกับสัญญาณ ที่ไม่มีความต่อเนื่องทางด้านเวลา (Discrete-time) โดยในบทนี้จะกล่าวถึงการกรองความถี่แบบแอนาล็อกเท่านั้นเพื่อให้สอดคล้องกับเนื้อหาในวิทยานิพนธ์เล่มนี้

2.5.1 หลักการพื้นฐานของวงจรรองความถี่

หลักการพื้นฐานโดยทั่วไปของวงจรรองความถี่ [69]-[71] มีหน้าที่แยกสัญญาณที่ไม่ต้องการออกจากสัญญาณที่ต้องการ ตัวอย่างที่ได้ชัดเจน เช่น ในการรับสัญญาณวิทยุ สัญญาณที่ส่งมาจากทางสถานีส่งจะเป็นสัญญาณที่มาจากทุกสถานีที่ทำการกระจายสัญญาณเสียงอยู่ในขณะนั้น ซึ่งจะถูกปนมากับสัญญาณรบกวน ในขณะที่ทำการกระจายสัญญาณเสียงนั้น การปรับค่าความถี่เพื่อรับฟังรายการจากสถานีใดสถานีหนึ่งนั้น ทำได้โดยการกรองเอาสัญญาณของสถานีอื่นที่ไม่ต้องการรับฟัง รวมทั้งสัญญาณรบกวนออกให้เหลือเพียงสัญญาณของสถานีที่ต้องการรับฟังเท่านั้น โดยระบบของวงจรรอง

ความถี่สามารถแสดงได้ดังรูปที่ 2.15 โดยที่ $x(t)$ คือสัญญาณอินพุต $y(t)$ คือ สัญญาณเอาต์พุต และเอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า


ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$h(t)$ คือ สัญญาณตอบสนองต่อสัญญาณอิมพัลส์ (Impulse response) ของระบบ ซึ่งถ้ากำหนดให้ วงจรกรองความถี่ภายใต้การพิจารณาเป็นระบบที่มีคุณสมบัติเป็นแบบเชิงเส้นและไม่เปลี่ยนแปลงตามเวลาแล้ว $y(t)$ จะสัมพันธ์กับตัวแปรอื่นสามารถแสดงความสัมพันธ์ได้ดังสมการที่ (2.14)

$$y(t) = \int_0^t h(t - \tau) x(\tau) d\tau \quad (2.14)$$

เมื่อทำการแปลงลาปลาซสมการที่ (2.14) จะได้ผลการแปลงลาปลาซ คือ

$$Y(s) = H(s)X(s) \quad (2.15)$$



รูปที่ 2.15 ระบบของการกรองความถี่

โดยที่ $Y(s)$ $H(s)$ และ $X(s)$ คือ ผลการแปลงลาปลาซของ $y(t)$ $h(t)$ และ $x(t)$ ตามลำดับเมื่อพิจารณาระบบแกนความถี่ $s=j\omega$ สมการที่ (2.15) ในรูปส่วนประกอบของขนาดและเฟสได้ดังนี้ คือ

$$|Y(j\omega)| = |H(j\omega)||X(j\omega)| \quad (2.16)$$

และ
$$\varphi_{Y(j\omega)} = \varphi_{H(j\omega)} + \varphi_{X(j\omega)} \quad (2.17)$$

โดยที่ $\varphi_{Y(j\omega)}$ $\varphi_{H(j\omega)}$ และ $\varphi_{X(j\omega)}$ คือ ค่าเฟสของ $Y(j\omega)$ $H(j\omega)$ และ $X(j\omega)$ ตามลำดับ

โดยพิจารณาสมการที่ (2.16) จะเห็นได้ว่าขนาดของสัญญาณทางเอาต์พุตนั้นเป็นผลคูณของค่าขนาดของสัญญาณอินพุตกับค่าขนาดของฟังก์ชันของการตอบสนองในเชิงความถี่ (Frequency response function) ของวงจรกรองความถี่ ถ้าหากค่าฟังก์ชันขนาด (Magnitude function) ของ $H(j\omega)$ มีค่าเท่ากับศูนย์ในช่วงแถบความถี่ระหว่าง ω_{s1} และ ω_{s2} ก็แสดงว่าสัญญาณเอาต์พุตจะมีค่าขนาดเท่ากับศูนย์ ไม่ว่าจะสัญญาณอินพุตนั้นจะมีค่าเท่าไรในช่วง $(\omega_{s1}, \omega_{s2})$ ซึ่งโดยทั่วไปช่วงความถี่ $(\omega_{s1}, \omega_{s2})$ จะเรียกว่าแถบหยุด (Stop-band) ของวงจร $H(j\omega)$ ในทำนองเดียวกันเมื่อค่าฟังก์ชันขนาดของ $H(j\omega)$ มีค่าไม่เท่ากับศูนย์ในช่วงแถบความถี่ระหว่าง ω_{s1} และ ω_{s2} ก็จะทำให้สัญญาณเอาต์พุตมีค่าขนาดเป็นไปตามสมการที่ (2.16) ช่วงความถี่ $(\omega_{s1}, \omega_{s2})$ นี้เรียกว่าแถบผ่าน (Pass-band) ของวงจร $H(j\omega)$ จากธรรมชาติการตอบสนองของฟังก์ชันขนาดของ $H(j\omega)$ ในช่วงของแถบความถี่ที่แตกต่างกันของวงจร ทำให้วงจรกรองความถี่สามารถแบ่งออกเป็นแบบย่อยๆ ได้ 5 แบบ ตามคุณลักษณะของการตอบสนองต่อความถี่ของวงจรดังนี้ คือ วงจรกรองความถี่ต่ำผ่าน วงจรกรองแถบความถี่ผ่าน วงจรกรองความถี่สูงผ่าน วงจรกรองแถบความถี่หยุด วงจรกรองผ่านทุกความถี่ เพื่อให้เนื้อหามีความสอดคล้องกับวิทยานิพนธ์จึงขอกล่าวถึงวงจรกรองความถี่อันดับที่ 2 หรือ เรียกว่า

วงจรรองความถี่แบบไบควอดราติก ซึ่งจะกล่าววงจรรองความถี่ การตอบสนองทางเฟสของวงจรรองความถี่แต่ละแบบในหัวข้อถัดไป

2.5.2 การกรองความถี่อันดับที่ 2

วงจรรองความถี่อันดับที่ 2 [69] หรือวงจรรองความถี่แบบไบควอดราติก (Biquadratic function) ที่มีรูปแบบของฟังก์ชันถ่ายโอนกำลังสอง (Second-order transfer function) สามารถเขียนในรูปแบบมาตรฐานของสมการโพลิโนเมียล (Polynomial) ได้ดังสมการที่ (2.18)

$$H(s) = \frac{a_2s^2 + a_1s + a_0}{s^2 + b_1s + \omega_p^2} = K \frac{s^2 + \left(\frac{\omega_z}{Q_z}\right)s + \omega_z^2}{s^2 + \left(\frac{\omega_p}{Q_p}\right)s + \omega_p^2} \quad (2.18)$$

โดยที่ $H(s)$ คือ ผลตอบสนองของฟังก์ชัน ω_0 คือ ค่าความถี่ของโพล (Pole frequency) ซึ่งอยู่ในรูปความถี่เชิงมุม Q คือ ค่าตัวประกอบคุณภาพ (Quality factor) และ a_2, a_1, a_0 คือ สัมประสิทธิ์ของจำนวนเศษเป็นตัวกำหนดฟังก์ชันของวงจรรองความถี่ในแบบต่างๆ จากสมการที่ (2.18) K สามารถเป็นได้ทั้งบวกและลบ ω_p คือความถี่โพล และ Q_z ถูกเรียกว่า Q โพล และ ω_p จะถูกเรียกว่า ความถี่ธรรมชาติแบบไม่หน่วง (Undamped natural frequency) คือค่าตัวประกอบมีค่ามากกว่าค่าโพลที่จะทำให้เกิดการเรโซแนนซ์ และที่ $s = j\omega$ ไม่มีในสมการที่ (2.18) ค่าของโพลจะถูกกำหนดตามสมการที่ (2.19)

$$p_1, p_2 = -\frac{\omega_0}{2Q} \pm j\omega_0 \sqrt{1 - \left(\frac{1}{4Q^2}\right)} \quad (2.19)$$

จะเห็นได้ว่าค่าที่จะทำให้มีโพลเชิงซ้อน $Q_p > 0.5$ สำหรับการกรองที่มีอันดับสูง โดยที่ค่า Q_p ควรที่จะมีขนาดใหญ่ที่มีโพลคู่เข้าแกนจินตภาพทำให้เราจะมีอัตราการขยายไฟตรงเท่ากับ $K(\omega_z^2/\omega_p^2)$ ที่สามารถหาได้จาก $20\log_{10}(K(\omega_z^2/\omega_p^2))$ หรือเมื่อที่ความถี่เป็นอนันต์จะสามารถเขียนได้ $20\log_{10}|K|$ บนหน่วย dB และสามารถหาอัตราการขยายขนาดสูงสุดดังสมการที่ (2.20)

$$\omega_p = \sqrt{\text{Re}(p_1)^2 + \text{Im}(p_1)^2} \quad (2.20)$$

จากสมการที่ (2.20) จะเกิดขึ้นที่ความถี่โพล ($Q_p \gg 1$) ซึ่งเป็นระยะรัศมีจากจุดกำเนิดของระนาบ s ถึงตำแหน่งของโพล คุณสมบัตินี้จะเป็นจริงถ้า $\omega_p \gg \omega_z$ หรือ $\omega_z \ll \omega_p$ ไม่เช่นนั้นแล้วค่าสูงสุดของ $|H(j\omega)|$ อาจจะไม่เกินนอกไฟเล็กน้อยจาก ω_p และอัตราการขยายต่ำสุดจะเกิดขึ้นที่ความถี่ซีโร $\omega = \omega_z$ โดยประมาณ ($Q_z \gg 1$) ที่สอดคล้องกับตำแหน่งซีโรโดย

$$\omega_z = \sqrt{\text{Re}(z_1)^2 + \text{Im}(z_1)^2} \quad (2.21)$$

ค่าตัวประกอบคุณภาพ Q_p และ Q_z เป็นค่าที่บอกถึงความโต่งสูงสุดและต่ำที่สุดที่ ω_p และ ω_z ตามลำดับ ซึ่งหาได้จาก

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$Q_p = \frac{\omega_p}{(bw)_p} = \frac{\sqrt{\text{Re}(p_1)^2 + \text{Im}(p_1)^2}}{2\text{Re}(p_1)} \quad (2.22)$$

$$Q_z = \frac{\omega_z}{(bw)_z} = \frac{\sqrt{\text{Re}(z_1)^2 + \text{Im}(z_1)^2}}{2\text{Re}(z_1)} \quad (2.23)$$


เนื่องจากปกติค่าของซีโรที่อยู่บนแกน $j\omega$ ที่ค่า Q_z มีค่ามากๆ จะเห็นได้ว่าเมื่อค่าพารามิเตอร์จากสมการที่ (2.33) จะเป็นตัวกำหนดฟังก์ชันของวงจรรองความถี่ในรูปแบบที่ต่างกันออกไปดังหัวข้อถัดไปจะกล่าวถึงฟังก์ชันต่างๆ ทั้ง 5 แบบ

2.5.3 รูปแบบฟังก์ชันของวงจรรองความถี่ [69]-[71]

2.5.3.1 วงจรรองความถี่ต่ำผ่าน

ฟังก์ชันการถ่ายโอนของวงจรรองความถี่ต่ำผ่านอันดับสอง ดังสมการที่ (2.24) กราฟการตอบสนองทางขนาดในเชิงความถี่ของวงจร ซึ่งจะยอมให้ความถี่ต่ำผ่านไปได้ (Pass band) เริ่มตั้งแต่อัตราขยายไฟตรง (DC gain) คือ a_0/ω_0^2 จาก 0 ไปจนถึง ω_0 (ผลตอบสนองวงจรรองแบบความถี่ต่ำผ่านในอุดมคติที่มีความถี่คัทออฟ (Cut-off frequency: ω_c) โดยมีอัตราการลดทอนที่น้อยมาก และไม่ยอมให้ความสูงผ่านไปได้ (Stop band) โดยจะถูกลดทอนความถี่ตั้งแต่ ω_0 เป็นต้นไปจนถึงอนันต์ดังคุณสมบัติตามรูปที่ 2.16 (ก) และจากสมการที่ (2.24) จะสามารถเขียนตำแหน่งของโพลและซีโร ที่มีค่าโพลดังรูปที่ 2.16 (ข)

$$H(s) = \frac{a_0}{s^2 + \frac{\omega_0}{Q}s + \omega_0^2} \quad (2.24)$$




รูปที่ 2.16 (ก) ลักษณะคุณสมบัติของวงจรรองความถี่ต่ำผ่าน (ข) ตำแหน่งโพลและซีโรของวงจรรองความถี่ต่ำผ่าน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.5.3.2 วงจรกรองแถบความถี่ผ่าน

วงจรกรองแถบความถี่ผ่าน มีฟังก์ชันถ่ายโอนการตอบสนองทางขนาดและความถี่ของวงจรกรองแถบความถี่ผ่านอันดับสองดังสมการที่ (2.25) เป็นวงจรที่ยอมให้ย่านความถี่บางช่วงผ่าน แต่ในทางกลับกันย่านความถี่ทั้งสองด้านความถี่ก็จะไม่สามารถผ่านได้ โดยช่วงความถี่ที่ผ่านจะมีจุดคัทออฟสองความถี่ คือ ω_1 และ ω_u กล่าวคือ วงจรจะยอมให้ย่านความถี่ระหว่าง ω_1 ที่เป็นอัตราขยายไฟตรงไปจนถึง ω_u ผ่านไปได้ และไม่ยอมให้ความถี่ช่วงความถี่ตั้งแต่ 0 ถึงความถี่คัทออฟ ω_1 และ ω_u เป็นต้นไปจนถึงค่าอนันต์ผ่านได้ดังรูปคุณสมบัติของวงจรกรองแถบ-ความถี่ผ่านอันดับสองมีลักษณะดังรูปที่ 2.17 (ก) ซึ่งจากสมการที่ (2.25) จะสามารถเขียนตำแหน่งโพลทางซ้ายของระนาบ s และซีโรที่จุดกำเนิดดังรูปที่ 2.17 (ข)




รูปที่ 2.17 (ก) ลักษณะคุณสมบัติของวงจรกรองแถบความถี่ผ่าน (ข) ตำแหน่งโพลและซีโรของวงจรกรองแถบความถี่ผ่าน

2.5.3.3 วงจรกรองความถี่สูงผ่าน

วงจรกรองความถี่สูงผ่านมีฟังก์ชันการถ่ายโอนของวงจรกรองความถี่สูงผ่านอันดับสอง โดยมีรูปแบบดังสมการที่ (2.26) วงจรทำหน้าที่ยอมความถี่สูงผ่านได้ตามคุณสมบัติดังรูปที่ 2.18 (ก) มีแถบความถี่หยุดอยู่ในช่วงระหว่าง 0 ถึงความถี่คัทออฟ ω_c ในขณะที่ยอมให้ความถี่ตั้งแต่อัตราขยายไฟตรงในช่วงความถี่ที่สูงกว่าความถี่คัทออฟผ่านได้ ซึ่งจากสมการที่ (2.26) สามารถมีตำแหน่งของโพลและซีโรดังรูปที่ 2.18 (ข)

$$H(s) = \frac{a_2 s^2}{s^2 + \frac{\omega_0}{Q}s + \omega_0^2} \quad (2.26)$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 2.18 (ก) ลักษณะคุณสมบัติของวงจรกรองความถี่สูงผ่าน (ข) ตำแหน่งโพลและซีโรของวงจรกรองความถี่สูงผ่าน

2.5.3.4 วงจรกรองแถบความถี่หยุด

วงจรกรองแถบความถี่หยุดจะทำหน้าที่ตัดช่วงของความถี่บางความถี่ที่ไม่ต้องการนำไปใช้งานออกไปมีคุณสมบัติรูปที่ 2.19 โดยมีความถี่คัทออฟสองความถี่คือ ω_1 และ ω_u ดังคุณสมบัติรูปที่ 2.19 (ก) กล่าวคือ อัตราขยายไฟตรงในช่วงระหว่างความถี่ 0 ถึงความถี่ ω_1 และในช่วงของความถี่สูงกว่าความถี่ ω_u ผ่านไปได้ ส่วนในช่วงระหว่าง ω_1 กับ ω_u จะถูกตัดออกไป ซึ่งตำแหน่งของโพลคู่ที่เป็นจำนวนเชิงซ้อนอยู่ทางซ้ายของระนาบ s และคู่ของซีโรอยู่จะบนแกนจินตภาพดังรูปที่ 2.19 (ข) มีฟังก์ชันการถ่ายโอนของวงจรอันดับสองดังสมการที่ (2.27)

$$H(s) = a_2 \frac{s^2 + \omega_0^2}{s^2 + \frac{\omega_0}{Q}s + \omega_0^2} \tag{2.27}$$




รูปที่ 2.19 (ก) ลักษณะคุณสมบัติของวงจรกรองแถบความถี่หยุด (ข) ตำแหน่งโพลและซีโรของวงจรกรองแถบความถี่หยุด

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์ไว้บริการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.5.3.5 วงจรกรองผ่านทุกความถี่


วงจรกรองที่ยอมให้ทุกความถี่ผ่านวงจรไปได้ แต่เรารู้จักในนามวงจรปรับแต่งการหน่วงเวลา (Delay equalizer) โดยมีฟังก์ชันการถ่ายโอนอันดับสองตามรูปแบบดังสมการที่ (2.28)

$$H(s) = a_2 \frac{s^2 - \frac{\omega_0}{Q}s + \omega_0^2}{s^2 + \frac{\omega_0}{Q}s + \omega_0^2} \quad (2.28)$$



รูปที่ 2.20 (ก) ลักษณะคุณสมบัติของวงจรกรองผ่านทุกความถี่ (ข) ตำแหน่งโพลและซีโรของวงจรกรองผ่านทุกความถี่

เราจะพบว่าผลการตอบสนองทางขนาดในเชิงความถี่ของวงจร คือ ค่าอัตราขยายไฟตรงแบบราบ ที่มีค่าอัตราขยาย 0 dB หรือเท่ากับ 1 ตลอดทุกช่วงความถี่ดังรูปที่ 2.20 (ก) และเป็นที่ทราบกันว่าวงจรกรองผ่านทุกความถี่อันดับที่สองนั้นจะมีเฟสของเอาต์พุตที่ต่างจากอินพุต 180 องศา ดังรูปที่ 2.20 ซึ่งจากสมการที่ (2.28) คู่อิเรกทั้งสองค่ามีตำแหน่งอยู่ทางด้านขวามือของระนาบ s โดยมีความสมมาตรกับคู่อิเรกโพลดังรูปที่ 2.20 (ข)



รูปที่ 2.21 เฟสของวงจรกรองผ่านทุกความถี่

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.6 ความไว

เนื่องจากในทางปฏิบัติอุปกรณ์ที่ใช้ในวงจรไฟฟ้า มักจะมีค่าคุณสมบัติที่คลาดเคลื่อนจากที่ระบุมากับอุปกรณ์ โดยสาเหตุนี้ อาจเกิดจากกระบวนการผลิตจากโรงงาน หรือจากสาเหตุอื่น ๆ เช่น การเปลี่ยนแปลงทางเคมีอันเนื่องมาจากอายุของอุปกรณ์ และการเปลี่ยนแปลงของอุณหภูมิก็เป็นอีกสาเหตุหนึ่งที่ทำให้เกิดการเปลี่ยนแปลงได้ ทั้งนี้เมื่อต้องการให้วงจรที่ออกแบบมีประสิทธิภาพสูง คุณสมบัติของอุปกรณ์และวงจรต้องไม่มีค่าที่เปลี่ยนไปเลย แต่ในทางปฏิบัติแทบจะเป็นไปไม่ได้เลย เพราะตัวอุปกรณ์มีการเปลี่ยนแปลงอยู่ตลอด ดังนั้นเราจึงจำเป็นต้องวิเคราะห์ค่าที่ส่งผลกระทบต่อวงจร คือ ค่าความไว (Sensitivity: S) โดยปกติแล้วการออกแบบวงจรจะต้องการให้มีค่าความไวต่ำ เพื่อลดผลกระทบที่อาจทำให้วงจรไม่ทำงานตามที่ต้องการ อีกทั้งจะช่วยในการออกแบบวงจรทำให้ไม่ใช้อุปกรณ์เกินความสามารถของวงจรและทำให้ประหยัดอีกด้วย ซึ่งค่าความไวที่สำคัญของวงจรที่มีความเกี่ยวข้องกับวิทยานิพนธ์นี้จะกล่าวถึงค่าความไวของความถี่โพลาไรเซชัน ω_1 และค่าของตัวประกอบคุณภาพ Q

เนื่องจากค่าความไวอุปกรณ์นั้นมีผลเกี่ยวข้อง โดยตรงกับฟังก์ชันโครงข่ายอันดับที่สองของวงจรรองความถี่จากสมการที่ (2.29) ซึ่งจะประกอบไปด้วยค่าพารามิเตอร์ ω_z , ω_p , Q_z , Q_p และ K

$$H(s) = K \frac{s^2 + \left(\frac{\omega_z}{Q_z}\right)s + \omega_z^2}{s^2 + \left(\frac{\omega_p}{Q_p}\right)s + \omega_p^2} \quad (2.29)$$

การวิเคราะห์ค่าความไวของค่าพารามิเตอร์ตามสมการที่ (2.29) จะสามารถหาค่าความไวของความถี่โพลาไรเซชัน ω_p ที่มีค่าเปลี่ยนแปลงไปโดยเมื่อเทียบกับค่าความต้านทาน R ที่เปลี่ยนไป ซึ่งการเปลี่ยนแปลงของความถี่โพลาไรเซชันต่อหน่วย $\Delta\omega_p/\omega_p$ ต่อการเปลี่ยนแปลงของความต้านทานต่อหน่วย $\Delta R/R$ เขียนตามรูปแบบทางคณิตศาสตร์ได้ดังสมการที่ (2.30)

$$S_R^{\omega_p} = \lim_{\Delta R \rightarrow 0} \frac{\Delta\omega_p/\omega_p}{\Delta R/R} \quad (2.30)$$

$$S_R^{\omega_p} = \frac{R}{\omega_p} \frac{\partial \omega_p}{\partial R} \quad (2.31)$$

จากสมการที่ (2.31) จะมีความค่าเท่ากันดังสมการที่ (2.32)

$$S_R^{\omega_p} = \frac{\partial(\ln\omega_p)}{\partial(\ln R)} \quad (2.32)$$

จากสมการที่ (2.30) ถึงสมการที่ (2.32) สามารถสังเกตได้ว่าราคาของอุปกรณ์ที่ถูกผลิตขึ้นมามีผลต่อเปอร์เซ็นต์ค่าความผิดพลาด โดยที่ค่าความผิดพลาดที่เปลี่ยนแปลง คือ $100 \times \Delta R/R$ ในทางเดียวกันเราก็สามารถหาค่าความไวของตัวแปรอื่น ๆ เช่น ค่าพารามิเตอร์ ω_z , Q_z , Q_p และ K ที่เทียบกับอุปกรณ์อื่นๆ ที่อยู่ในฟังก์ชันโครงข่ายได้โดยใช้วิธีเดียวกันดังเช่นสมการที่ (2.33)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$S_c^{\omega p} = \frac{c}{\omega_p} \frac{\partial \omega_p}{\partial c} \quad S_R^{Q_p} = \frac{R}{Q_p} \frac{\partial Q_p}{\partial R} \quad S_R^K = \frac{R}{K} \frac{\partial K}{\partial R} \quad (2.33)$$

เนื่องจากค่าความไวของที่มีวิธีการหาความสัมพันธ์ระหว่างตัวอุปกรณ์หรือค่าพารามิเตอร์ต่าง ๆ ในวงจรเราสามารถเขียนเป็นแบบมาตรฐานได้ดังนี้

$$S_x^p = \frac{x}{p} \frac{\partial p}{\partial x} = \frac{\partial(\ln p)}{\partial(\ln x)} \quad (2.34)$$

โดยที่ p คือ พารามิเตอร์ในวงจรที่เราสนใจ (เช่น ค่าพารามิเตอร์ ω_z , ω_p , Q_z , Q_p และ K) และ x คือ ตัวแปรที่มีอิทธิพลต่อพารามิเตอร์ p (เช่น อุปกรณ์ในวงจรตัวต้านทาน R ตัวเหนี่ยวนำ L และตัวเก็บประจุ C) แต่ถ้า p ไม่ได้เป็นฟังก์ชันของ x (เช่น p เป็นค่าคงที่) ดังนั้นจะเขียนได้ดังนี้

$$S_x^p = 0 \quad (2.35)$$

ถ้า p เท่ากับ c และ c เป็นค่าคงที่จะได้

$$S_x^p = \frac{\partial(\ln c)}{\partial(\ln c)} = \frac{\partial(\ln c)}{\partial(\ln c)} + \frac{\partial(\ln x)}{\partial(\ln x)} = 1 \quad (2.36)$$

และความสัมพันธ์แบบต่าง ๆ ที่ทราบตัวอย่างเช่น

$$S_x^p = -S_x^{1/p} \quad (2.37)$$

ถ้าวิเคราะห์ตามแบบสมการที่ (2.37) จะเขียนได้เช่นกันดังนี้

$$-S_x^{1/p} = -\frac{\partial(\ln 1/p)}{\partial(\ln x)} = -\frac{\partial(-\ln p)}{\partial(\ln x)} = S_x^p \quad (2.38)$$

โดยที่จะจัดอยู่ในลักษณะเดียวกัน คือ

$$S_x^p = -S_x^{1/p} \quad (2.39)$$

นอกจากความสัมพันธ์ที่ได้กล่าวไปก่อนหน้านี้ และสามารถพิสูจน์ได้ง่าย เช่น

$$S_x^{p_1 p_2} = S_x^{p_1} + S_x^{p_2} \quad (2.40)$$

$$S_x^{p_1/p_2} = S_x^{p_1} - S_x^{p_2} \quad (2.41)$$

$$S_x^p = \frac{1}{n} S_x^p \quad (2.42)$$

$$S_x^p = n S_x^p \quad (2.43)$$

$$S_x^{p_1+p_2} = \frac{p_1 S_x^{p_1} + p_2 S_x^{p_2}}{p_1+p_2} \quad (2.44)$$

$$S_x^{cf(x)} = S_x^{f(x)} \quad (2.45)$$

โดยสมการที่ (2.45) เมื่อ c เป็นอิสระจาก x และ $f(x)$ เป็นฟังก์ชันของ x ดังนั้นเราสามารถให้

ค่าของ S_x^p เพื่อหาเปอร์เซ็นต์การเปลี่ยนแปลงใน p ที่เกิดจากเปอร์เซ็นต์การเปลี่ยนแปลงใน x เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ยกตัวอย่างง่ายๆเช่น ถ้าค่าความไวของ ω_p เทียบกับค่าความต้านทาน R_1 คือ 5 แล้วการเบี่ยงเบนของค่า R_1 ไปเพียง 1% จะส่งผลให้ค่าเบี่ยงเบนของ ω_p เป็น 5% เป็นต้น

2.7 สรุป

บทที่ 2 ได้กล่าวถึงทฤษฎีที่เกี่ยวข้องกับวิทยานิพนธ์ ได้แก่ โครงสร้างและการทำงานของมอสทรานซิสเตอร์ มอสทรานซิสเตอร์ปล่อยลอยเกต มอสทรานซิสเตอร์หลายอินพุต วงจร DDTA ที่สร้างจากมอสทรานซิสเตอร์หลายอินพุต หลักการของวงจรกรองความถี่ และการวิเคราะห์ความไว



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


บทที่ 3

งานวิจัยที่เกี่ยวข้องกับวิทยานิพนธ์

วงจรกรองความถี่หลายหน้าที่ไม่ผสมที่จะกล่าวถึงในบทนี้ ได้คัดเลือกมาจากวงจรกรองความถี่ที่ได้เคยนำเสนอในวารสารต่างๆ โดยมีเป้าหมายเพื่อแสดงโครงสร้างของวงจร การให้ฟังก์ชันการกรอง และเปรียบเทียบข้อดีข้อเสียของวงจรกรองความถี่ไม่ผสมเหล่านั้นเพื่อใช้เป็นแนวทางสำหรับพัฒนาวงจรกรองความถี่ที่นำเสนอในบทต่อไป

3.1 วงจรกรองความถี่หลายหน้าที่ไม่ผสมโดย C. N. Lee

วงจรกรองความถี่หลายหน้าที่ไม่ผสมไม่ผสม ถูกเสนอในปี 2016 [39] โดย C. N. Lee สร้างวงจรจาก FDCCII (Fully Differential Current Conveyor) จำนวน 1 วงจร วงจร DDCC จำนวน 1 วงจร ต่อกับตัวเก็บประจุแบบต่อลงกราวด์จำนวน 2 ตัว ตัวต้านทานแบบลอยตัวจำนวน 2 ตัว และตัวต้านทานแบบต่อลงกราวด์จำนวน 4 ตัว ใช้แหล่งจ่าย ± 0.9 V (1.8 V) ดังรูปที่ 3.1



รูปที่ 3.1 วงจรกรองความถี่หลายหน้าที่ไม่ผสมโดย C. N. Lee

วงจรกรองความถี่ทำงานใน 2 ลักษณะคือ (1) หลายอินพุตหนึ่งเอาต์พุต (2) หนึ่งอินพุตหลาย

เอาต์พุต โดยมีขั้วอินพุต V_{in1} V_{in2} V_{in3} V_{in4} V_{in5} I_{in1} I_{in2} I_{in3} I_{in4} I_{in5} และ I_{in6} และขั้วเอาต์พุต V_{out1} เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

V_{out2} V_{out3} V_{out4} V_{out5} V_{out6} V_{out7} I_{out1} I_{out2} และ I_{out3} เมื่อเลือกอินพุตที่เหมาะสมจะได้สมการเอาต์พุตตามสมการที่ (3.1) ถึง (3.10) วงจรสามารถให้ผลตอบสนองการกรองความถี่ 5 พังค์ชั้นมาตรฐาน (LP BP HP BS และ AP) ในโหมด VM CM TIM และ TAM ทั้งหมดรวม 46 พังค์ชั้น และสามารถหาค่าความถี่ธรรมชาติได้โดยการกำหนดค่า R_1 และเป็นอิสระจากตัวประกอบคุณภาพดังสมการที่ (3.11) แต่ไม่สามารถปรับจูนค่าโดยวิธีทางอิเล็กทรอนิกส์ได้เนื่องจากจะส่งผลต่อเอาต์พุต V_{out3} อีกทั้งวงจรมีการป้อนอินพุตผ่าน R_3 และ R_4 ทำให้มีการใช้อุปกรณ์แบบลอยตัวทำให้ไม่เหมาะกับการนำไปสร้างเป็นวงจรรวม มากไปกว่านั้นวงจรต้องการเงื่อนไขการเข้าคู่กันของอุปกรณ์และแอกทิฟ รวมถึงต้องการความเข้าคู่กันของสัญญาณอินพุตและเอาต์พุต ซึ่งวงจรที่สามารถทำงานได้ทั้งสองลักษณะในวงจรเดียวทำให้มีความซับซ้อนในการเลือกอินพุตและเอาต์พุตในการต่อใช้งาน

$$V_{out1} = (s^2 C_1 C_2 (I_{in1} + G_4 V_{in1}) + s C_1 G_4 (I_{in4} - I_{in2} - G_1 V_{in2} - G_2 V_{in4} + G_2 V_{in5}) + G_2 G_4 (I_{in3} + G_3 V_{in3}))/D(s) \quad (3.1)$$

$$V_{out2} = (s C_2 (G_4 I_{in3} - G_3 I_{in1}) + s C_2 G_3 G_4 (V_{in3} + V_{in1}) + G_4 (G_1 I_{in3} + G_3 I_{in2}) + G_1 G_3 G_4 (V_{in2} + V_{in3}) + G_2 G_3 G_4 (V_{in4} + V_{in5}))/D(s) \quad (3.2)$$

$$V_{out3} = (s^2 C_1 C_2 (I_{in1} + G_4 V_{in1} + G_4 V_{in2}) + s C_1 G_4 (I_{in4} - I_{in2} - G_1 V_{in4} + G_2 V_{in5}) + G_2 G_4 (I_{in3} + G_3 V_{in3} + G_3 V_{in2}))/D(s) \quad (3.3)$$

$$V_{out4} = (s C_1 (G_1 I_{in1} + G_4 I_{in2} + G_4 I_{in4}) + s C_1 G_4 (G_1 V_{in1} + G_1 V_{in2} + G_2 V_{in4} - G_2 V_{in5}) + G_2 (G_3 I_{in1} - G_4 I_{in3}) + G_2 G_3 G_4 (V_{in1} + V_{in3}))/D(s) \quad (3.4)$$

$$V_{out5} = (s^2 C_1 C_2 G_4 (V_{in4} + V_{in5}) + s C_2 (G_4 I_{in3} - G_3 I_{in1} + G_3 G_4 (V_{in3} - V_{in1})) + s C_1 G_1 G_4 (V_{in5} - V_{in4}) + G_3 G_4 (I_{in2} - I_{in4}) + G_1 G_3 G_4 (V_{in2} - V_{in3}))/D(s) \quad (3.5)$$

$$V_{out6} = (s^2 C_1 C_2 G_4 (G_2 V_{in5} + G_2 V_{in4} - G_1 V_{in1} - G_1 V_{in2}) + s^2 C_1 C_2 (G_4 I_{in4} - G_1 I_{in1}) + s C_2 G_2 G_3 G_4 (V_{in3} + V_{in1}) + s C_1 G_1 G_4 I_{in2} + s C_2 G_2 (G_4 I_{in3} - G_3 I_{in1}) + G_2 G_3 G_4 I_{in2})/G_5 D(s) \quad (3.6)$$

$$V_{out7} = s^2 C_1 C_2 G_1 G_4 (V_{in1} + V_{in2}) + s^2 C_1 C_2 (G_1 I_{in1} - G_4 I_{in4} + G_4 I_{in6}) + s C_1 G_1 G_2 G_4 (V_{in5} - V_{in4}) + s C_2 G_1 G_4 (I_{in6} - I_{in2}) + G_2 G_4 (G_1 I_{in3} + G_3 I_{in4} + G_3 I_{in6}) + G_4 G_4 (I_{in3} + G_3 V_{in3})/G_6 D(s) \quad (3.7)$$

$$I_{out1} = (s^2 C_1 C_2 G_3 (G_4 V_{in1} - G_4 V_{in3} + I_{in1}) + s C_1 G_3 G_4 G_2 V_{in3} + G_2 G_3 G_4 I_{in3} + s C_1 G_3 G_4 (I_{in4} - I_{in2} - G_1 V_{in2} - G_2 V_{in4} - G_1 V_{in3}))/D(s) \quad (3.8)$$

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์ไว้เพื่อใช้ในการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$I_{out2} = (s^2 C_1 C_2 G_1 G_4 (V_{in1} + V_{in2}) + s C_1 G_1 G_2 G_4 (V_{in5} - V_{in4}) + s C_1 G_1 G_4 (I_{in5} - I_{in2}) + s^2 C_1 C_2 (G_1 I_{in1} - G_4 I_{in4} - G_4 I_{in5}) + G_2 G_4 (G_1 I_{in3} + G_3 I_{in4} + G_3 I_{in5}) + G_1 G_2 G_4 (V_{in2} + V_{in3}))/D(s) \quad (3.9)$$


$$I_{out3} = s^2 C_1 C_2 G_4 (G_2 V_{in5} - G_4 V_{in4} - G_4 V_{in1} - G_1 V_{in2}) + s^2 C_1 C_2 (G_4 I_{in4} - G_1 I_{in1}) + s C_2 G_2 G_3 G_4 (V_{in3} - V_{in1}) + s C_1 G_1 G_4 I_{in2} + s C_2 G_2 (G_4 I_{in3} - G_3 I_{in1}) + G_2 G_3 G_4 I_{in2})/D(s) \quad (3.10)$$

โดยที่ $D(s) = G_4 (s^2 C_1 C_2 + s C_1 G_1 + G_2 G_3)$

$$\omega_0 = \sqrt{G_2 G_3 / G_2 G_3} \quad \text{และ} \quad Q = 1 / G_1 \sqrt{G_2 C_2 / G_1 C_1} \quad (3.11)$$

3.2 วงจรกรองความถี่หลายหน้าที่โมดผสมโดย M. I. Ali Albrni และคณะ


วงจรกรองความถี่หลายหน้าที่โมดผสมโดย M. I. Ali Albrni และคณะ ได้ถูกเสนอมาก่อนหน้าในปี 2020 [43] ที่สร้างจาก EXCCTA (Extra X Current Conveyor Transconductance Amplifier) จำนวน 2 วงจร ตัวเก็บประจุแบบต่อลงกราวด์จำนวน 2 ตัว ตัวต้านทานจำนวน 4 ตัว และสวิตช์จำนวน 1 ตัว ต่อเป็นวงจรกรองความถี่ดังรูปที่ 3.2 มีขั้วอินพุต คือ V_{in} , V_1 , V_2 , I_1 , I_2 และ I_3 และขั้วเอาต์พุต V_{out1} , V_{out2} , V_{out3} , V_{out4} , I_{out1} , I_{out2} และ I_{out3} โดยวงจรใช้แหล่งจ่ายเท่ากับ ± 1.25 V (2.5 V)



รูปที่ 3.2 วงจรกรองความถี่หลายหน้าที่โมดผสม แบบปกติ โดย M. I. Ali Albrni และคณะ

วงจรที่เสนอมตามรูปที่ 3.2 นั้นเมื่อทำการสับสวิตซ์มาที่ตำแหน่ง B ดังรูปที่ 3.3 วงจรจะทำงานในลักษณะวงจรกรองความถี่ในแบบหนึ่งอินพุตหลายเอาต์พุต และสามารถปรับจูนค่าโดยวิธีเอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ทางอิเล็กทรอนิกส์ได้โดยการปรับค่า g_{m1} g_{m2} และ g_{m3} อีกทั้งสามารถปรับค่าความถี่ธรรมชาติที่ค่าของตัวต้านทาน R_3 และค่าตัวประกอบคุณภาพสามารถปรับได้ที่ g_{m2} ซึ่งเป็นอย่างอิสระจากกัน ดังสมการที่ (3.33) วงจรกรองความถี่นี้มีการใช้อุปกรณ์แบบลอยตัว ต้องการเงื่อนไขการเข้าคู่กันของอุปกรณ์พาสซีฟและแอ็กทีฟ โดยต้องกำหนดให้ g_{m1} เท่ากับ g_{m2} ในฟังก์ชันการกรองแบบผ่านทุกความถี่ (AP) ในโหมดแรงดัน และในโหมดกระแส R_1 เท่ากับ R_3 ของการกรองแบบ AP อีกทั้ง $g_{m1}R_2$ เท่ากับ 1 ของการกรองแบบความถี่สูงผ่าน (HP) แต่วงจรต้องการไม่ความเข้าคู่กันของสัญญาณอินพุตและเอาต์พุต รวมถึงมีการบ่อนสัญญาณผ่านอินพุตตัวเก็บประจุหรือตัวต้านทานทำให้มีการใช้อุปกรณ์แบบลอยตัว ซึ่งวงจรกรองความถี่โหมดผสมนี้สามารถให้การกรองความถี่ครบ 5 ฟังก์ชัน ในโหมด VM CM TIM และ TAM แสดงดังสมการที่ (3.12) ถึง (3.32)



รูปที่ 3.3 วงจรกรองความถี่หลายหน้าที่โหมดผสมโดย M. I. Ali Albrni และคณะ

$$T_{VM_{LP}}(s) = \frac{V_{out3(SIMO)}(s)}{V_{in}(s)} = \frac{1}{s^2 C_1 C_2 R_1 R_2 + s C_2 g_{m1} R_2 R_3 + g_{m2} R_3} \quad (3.12)$$

$$T_{VM_{HP}}(s) = \frac{V_{out1(SIMO)}(s)}{V_{in}(s)} = \frac{s^2 C_1 C_2 R_1 R_2}{s^2 C_1 C_2 R_1 R_2 + s C_2 g_{m1} R_2 R_3 + g_{m2} R_3} \quad (3.13)$$

$$T_{VM_{BP}}(s) = \frac{V_{out2(SIMO)}(s)}{V_{in}(s)} = \frac{s C_2 R_2}{s^2 C_1 C_2 R_1 R_2 + s C_2 g_{m1} R_2 R_3 + g_{m2} R_3} \quad (3.14)$$

$$T_{VM_{AP}}(s) = \frac{V_{out4(SIMO)}(s)}{V_{in}(s)} = \frac{R_4 (s^2 C_1 C_2 R_2 - s C_2 g_{m1} R_2 + g_{m2})}{s^2 C_1 C_2 R_1 R_2 + s C_2 g_{m1} R_2 R_3 + g_{m2} R_3} \quad (3.15)$$

$$T_{VM_{BR}}(s) = \frac{V_{out4(SIMO)}(s)}{V_{in}(s)} = \frac{s^2 C_1 C_2 R_2 R_4 + g_{m2} R_4}{s^2 C_1 C_2 R_1 R_2 + s C_2 g_{m1} R_2 R_3 + g_{m2} R_3} \quad (3.16)$$

$$T_{TAM_{LP}}(s) = \frac{I_{out3(SIMO)}(s)}{V_{in}(s)} = \frac{g_{m2}}{s^2 C_1 C_2 R_1 R_2 + s C_2 g_{m1} R_2 R_3 + g_{m2} R_3} \quad (3.17)$$

เอกสารนี้เป็นเอกสารลิขสิทธิ์สำหรับงานที่นำไปใช้ประโยชน์ด้านการศึกษา
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$T_{TAM_{LP}}(s) = \frac{I_{out1}(SIMO)(s)}{V_{in}(s)} = \frac{s^2 C_1 C_2 R_2}{s^2 C_1 C_2 R_1 R_2 + s C_2 g_{m1} R_2 R_3 + g_{m2} R_3} \quad (3.18)$$

$$T_{TAM_{BP}}(s) = \frac{I_{out2}(SIMO)(s)}{V_{in}(s)} = \frac{s C_2 R_2 g_{m1}}{s^2 C_1 C_2 R_1 R_2 + s C_2 g_{m1} R_2 R_3 + g_{m2} R_3} \quad (3.19)$$

$$T_{TAM_{BR}}(s) = \frac{I_{out1}(SIMO)(s) + I_{out3}(SIMO)(s)}{V_{in}(s)} = \frac{-s^2 C_1 C_2 R_2 - s C_2 R_2 g_{m1} + g_{m2}}{s^2 C_1 C_2 R_1 R_2 + s C_2 g_{m1} R_2 R_3 + g_{m2} R_3} \quad (3.20)$$

$$T_{TAM_{AP}}(s) = \frac{I_{out1}(SIMO)(s) + I_{out2}(SIMO)(s) + I_{out3}(SIMO)(s)}{V_{in}(s)} = \frac{-s^2 C_1 C_2 R_2 + g_{m2}}{s^2 C_1 C_2 R_1 R_2 + s C_2 g_{m1} R_2 R_3 + g_{m2} R_3} \quad (3.21)$$

$$T_{CM_{HP}}(s) = \frac{I_{out1}(SIMO)(s)}{I_{in}(s)} = \frac{s^2 C_1 C_2 R_1 R_2}{s^2 C_1 C_2 R_1 R_2 + s C_2 g_{m1} R_2 R_3 + g_{m2} R_3} \quad (3.22)$$

$$T_{CM_{BP}}(s) = \frac{I_{out2}(SIMO)(s)}{I_{in}(s)} = \frac{-s C_2 g_{m1} R_2 R_3}{s^2 C_1 C_2 R_1 R_2 + s C_2 g_{m1} R_2 R_3 + g_{m2} R_3} \quad (3.23)$$

$$T_{CM_{LP}}(s) = \frac{I_{out3}(SIMO)(s)}{I_{in}(s)} = \frac{g_{m2} R_3}{s^2 C_1 C_2 R_1 R_2 + s C_2 g_{m1} R_2 R_3 + g_{m2} R_3} \quad (3.24)$$

$$T_{CM_{BR}}(s) = \frac{I_{out1}(SIMO)(s) + I_{out3}(SIMO)(s)}{I_{in}(s)} = \frac{R_3 (s^2 C_1 C_2 R_2 + g_{m2})}{s^2 C_1 C_2 R_1 R_2 + s C_2 g_{m1} R_2 R_3 + g_{m2} R_3} \quad (3.25)$$

$$T_{CM_{AP}}(s) = \frac{I_{out1}(SIMO)(s) + I_{out2}(SIMO)(s) + I_{out3}(SIMO)(s)}{I_{in}(s)} = \frac{R_3 (s^2 C_1 C_2 R_2 - s C_2 g_{m1} R_2 + g_{m2})}{s^2 C_1 C_2 R_1 R_2 + s C_2 g_{m1} R_2 R_3 + g_{m2} R_3} \quad (3.26)$$

$$T_{TIM_{HP}}(s) = \frac{V_{out1}(SIMO)(s)}{I_{in}(s)} = \frac{-s^2 C_1 C_2 R_1 R_2 R_3}{s^2 C_1 C_2 R_1 R_2 + s C_2 g_{m1} R_2 R_3 + g_{m2} R_3} \quad (3.27)$$

$$T_{TIM_{BP}}(s) = \frac{V_{out2}(SIMO)(s)}{I_{in}(s)} = \frac{-s C_2 R_2 R_3}{s^2 C_1 C_2 R_1 R_2 + s C_2 g_{m1} R_2 R_3 + g_{m2} R_3} \quad (3.28)$$

$$T_{TIM_{BR}}(s) = \frac{V_{out3}(SIMO)(s)}{I_{in}(s)} = \frac{-R_3}{s^2 C_1 C_2 R_1 R_2 + s C_2 g_{m1} R_2 R_3 + g_{m2} R_3} \quad (3.29)$$


$$T_{TIM_{AP}}(s) = \frac{V_{out4}(SIMO)(s)}{I_{in}(s)} = \frac{-R_3 R_4 (s^2 C_1 C_2 R_2 - s C_2 R_2 g_{m1} + 1)}{s^2 C_1 C_2 R_1 R_2 + s C_2 g_{m1} R_2 R_3 + g_{m2} R_3} \quad (3.31)$$

$$T_{TIM_{BR}}(s) = \frac{V_{out4}(SIMO)(s)}{I_{in}(s)} = \frac{-R_3 R_4 (g_{m2} + s^2 C_1 C_2 R_2)}{s^2 C_1 C_2 R_1 R_2 + s C_2 g_{m1} R_2 R_3 + g_{m2} R_3} \quad (3.32)$$

$$Q = \frac{1}{g_{m1}} \sqrt{\frac{C_1 g_{m3}}{C_2 g_{m2}}} \quad f_0 = \frac{1}{2\pi} \sqrt{\frac{g_{m2} R_3}{C_1 C_2 R_1 R_2}} \quad (3.33)$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากรูปที่ 3.2 วงจรกรองความถี่แบบปกติเมื่อมีการปรับสวิตช์ให้มาอยู่ในตำแหน่งตรงกลางทำให้ถูกตัดวงจรและปรับเปลี่ยนโครงสร้างของวงจรเพียงบางส่วน ซึ่งทั้งสองวงจรให้ผลการตอบสนองฟังก์ชันการกรองความถี่ทั้ง 5 แบบมาตรฐาน ในโหมด VM CM TIM และ TAM โดยวงจรแบบหลายอินพุตหนึ่งเอาต์พุต สามารถให้ฟังก์ชันการกรองความถี่รวม 20 ฟังก์ชัน โดยการเลือกป้อนอินพุตอย่างเหมาะสมตามสมการที่ (3.34) ถึง (3.37) และสามารถหาค่าความถี่ธรรมชาติและตัวประกอบคุณภาพได้ดังสมการที่ (3.38) ที่สามารถปรับค่าได้โดยอิสระจากกัน วงจรกรองความถี่นี้ยังต้องการเงื่อนไขการเข้าคู่กันของอุปกรณ์พาสซีฟและแอ็กทีฟ รวมถึงมีการป้อนสัญญาณผ่านอินพุตตัวด้านทาน ทำให้มีการใช้อุปกรณ์แบบลอยตัวทำให้ไม่เหมาะกับการนำไปทำเป็นวงจรรวม ซึ่งจะเห็นได้ว่าวงจรนี้มีความซับซ้อนน้อยกว่าแต่ใช้แรงดันสูงกว่าวงจรในหัวข้อ 3.1 ที่ได้กล่าวไปก่อนหน้านี้



รูปที่ 3.4 วงจรกรองความถี่หลายหน้าที่โมดผสมโดย M. I. Ali Albrni และคณะ
สมการเอาต์พุตแบบหลายอินพุตหนึ่งเอาต์พุตจากรูปที่ 3.4

$$V_{\text{out(MISO)(VM-Mode)}}(s) = \frac{s^2 C_1 C_2 R_1 R_2 V_1 - s C_2 g_{m2} R_2 R_3 V_2 + g_{m2} R_3 V_3}{s^2 C_1 C_2 R_1 R_2 + s C_2 g_{m1} R_2 R_3 + g_{m2} R_3} \quad (3.34)$$

$$I_{\text{out(MISO)(TAM-Mode)}}(s) = g_{m1} \left(\frac{s^2 C_1 C_2 R_1 R_2 V_1 - s C_2 g_{m2} R_2 R_3 V_2 + g_{m2} R_3 V_3}{s^2 C_1 C_2 R_1 R_2 + s C_2 g_{m1} R_2 R_3 + g_{m2} R_3} \right) \quad (3.35)$$

$$I_{\text{out(MISO)(CM-Mode)}}(s) = \left(\frac{s C_2 g_{m1} R_2 I_1 - (s^2 C_1 C_2 R_2 + g_{m2} R_3) I_2 + g_{m1} g_{m2} R_2 R_3 I_3}{s^2 C_1 C_2 R_1 R_2 + s C_2 g_{m1} R_2 R_3 + g_{m2} R_3} \right) \quad (3.36)$$


$$V_{\text{out(MISO)(TIM-Mode)}}(s) = R_1 R_3 \left(\frac{s C_2 g_{m1} R_2 I_1 - (s^2 C_1 C_2 R_2 + g_{m2} R_3) I_2 + g_{m1} g_{m2} R_2 R_3 I_3}{s^2 C_1 C_2 R_1 R_2 + s C_2 g_{m1} R_2 R_3 + g_{m2} R_3} \right) \quad (3.37)$$

$$Q = \frac{R_1}{g_{m1} R_3} \sqrt{\frac{C_1 g_{m2}}{C_2 R_2}} \quad f_0 = \frac{1}{2\pi} \sqrt{\frac{g_{m2}}{C_1 C_2 R_2}} \quad (3.38)$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.3 วงจรกรองความถี่หลายหน้าที่โมดผสมโดย M. Faseehuddin และคณะ

วงจรกรองความถี่หลายหน้าที่โมดผสมที่เสนอโดย M. Faseehuddin [45] ดังรูปที่ 3.5 สร้างจากวงจร VD-EXCCTA (Voltage difference extra x current conveyor transconductance amplifier) จำนวน 1 วงจร ตัวเก็บประจุจำนวน 2 ตัว ตัวต้านทานจำนวน 3 ตัว มีขั้วอินพุต คือ V_1 V_2 V_3 I_1 I_2 และ I_3 และเอาต์พุต $V_{out(VM)}$ $V_{out(TIM)}$ และ $I_{out(CM\&TIM)}$ ทำงานในลักษณะหลายอินพุตหนึ่งเอาต์พุต โดยที่ต้องการเงื่อนไขการเข้าคู่กันของอุปกรณ์พาสซีฟและแอกทีฟ ยิ่งไปกว่านั้นมีการป้องกันสัญญาณผ่านอินพุตผ่านตัวเก็บประจุหรือตัวต้านทานทำให้มีการใช้อุปกรณ์แบบลอยตัวซึ่งเป็นที่ทราบดีว่าไม่เหมาะในการนำไปสร้างเป็นวงจรรวม แต่วงจรยังคงให้ผลตอบแทนการกรองความถี่ 5 ฟังก์ชันตามแบบมาตรฐาน ในโมด VM CM TIM และ TAM ดังสมการเอาต์พุตที่ (3.39) ถึง (3.42) และสามารถหาค่าความถี่ธรรมชาติและตัวประกอบคุณภาพได้ดังสมการที่ (3.43) ที่สามารถปรับค่าได้โดยอิสระจากกัน



รูปที่ 3.5 วงจรกรองความถี่หลายหน้าที่โมดผสม โดย Mohammad Faseehuddin และคณะ

$$V_{out} = \frac{s^2 C_1 C_2 R_1 R_2 V_2 - s C_1 g_{m1} R_1 R_2 V_3 + g_{m1} R_2 V_1}{s^2 C_1 C_2 R_1 R_2 + s C_1 R_1 + g_{m1} R_2} \quad (3.39)$$

$$I_{out(TAM)} = \frac{1}{R_2} \left(\frac{s^2 C_1 C_2 R_1 R_2 V_2 - s C_1 g_{m1} R_1 R_2 V_3 + g_{m1} R_2 V_1}{s^2 C_1 C_2 R_1 R_2 + s C_1 R_1 + g_{m1} R_2} \right) \quad (3.40)$$

$$I_{out} = \frac{-(s^2 C_1 C_2 R_1 R_2 + g_{m2} R_2) I_2 + s C_1 R_1 I_3 + g_{m1} R_1 I_1}{s^2 C_1 C_2 R_1 R_2 + s C_1 R_1 + g_{m1} R_2} \quad (3.41)$$

$$V_{out(TIM)} = R_3 \left(\frac{-(s^2 C_1 C_2 R_1 R_2 + g_{m1} R_2) I_2 + s C_1 R_1 I_3 + g_{m1} R_1 I_1}{s^2 C_1 C_2 R_1 R_2 + s C_1 R_1 + g_{m1} R_2} \right) \quad (3.42)$$

$$Q = R_2 \sqrt{\frac{C_2 g_{m1}}{C_1 R_1}} \quad \omega_0 = \sqrt{\frac{g_{m1}}{C_1 C_2 R_1}} \quad (3.43)$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.4 สรุป

จากการศึกษาวงจรรองความถี่หลายหน้าที่โมดผสมดังบทความที่ [39] [43] และ [45] พบข้อดี คือ ทุ่กวงจรที่ได้ทำการศึกษาสามารถให้ผลตอบสนองการกรองความถี่ 5 ฟังก์ชันมาตรฐานในโมด VM CM TIM และ TAM หรือได้ฟังก์ชันการกรองความถี่น้อยที่สุด 20 ฟังก์ชัน และใช้แหล่งจ่ายในช่วง ± 0.9 V ถึง ± 1.25 V กระนั้นข้อที่ควรได้รับการปรับปรุงจากงานวิจัยที่ถูกลงเสนอแล้วมาก่อนหน้านี้สามารถสรุปได้ว่า

- 1) ไม่สามารถปรับจูนได้โดยวิธีทางอิเล็กทรอนิกส์ ซึ่งทำให้เป็นเรื่องที่ยุงยากในการปรับชดเชยความถี่ในการใช้งาน [39]
- 2) ใช้อุปกรณ์พาสซีฟแบบลอยตัวหรือมีการบ่อนอินพุตผ่านตัวเก็บประจุหรือตัวต้านทานซึ่งทำให้ไม่เหมาะในการไปสร้างเป็นวงจรรวม [39] [43] [45]
- 3) มีความซับซ้อนในการบ่อนอินพุตใช้งานที่จะทำให้เกินความซับซ้อนในการใช้งาน [39]
- 4) ต้องการเงื่อนไขการเข้าคู่ของอุปกรณ์พาสซีฟ [39] [43] [45]
- 5) ต้องการเงื่อนไขการเข้าคู่กันระหว่างอินพุตและเอาต์พุต [39] [43] [45]

จากบทความวงจรที่ [39] ใช้แหล่งจ่าย ± 0.9 V ส่วนวงจรที่ [43] [45] ใช้ ± 1.25 V โดยผู้วิจัยจึงได้มีแนวคิดที่จะออกแบบวงจรกรองความถี่หลายหน้าที่โมดผสมที่ใช้แหล่งจ่ายต่ำกว่า ± 1 V และแก้ไขปรับปรุงข้อด้อยทั้ง 5 ดังกล่าว โดยใช้พื้นฐานโครงสร้างของวงจร DDTA ที่สร้างจาก MI-MOST และสามารถให้ผลตอบสนองการกรองความถี่ 5 ฟังก์ชัน ในโมด VM CM TIM และ TAM

บทที่ 4


วงจรกรองความถี่หลายหน้าที่โมดผสมโดยใช้วงจร DDTA

เนื้อหาบทนี้ประกอบไปด้วย วงจรกรองความถี่หลายหน้าที่โมดผสมโดยใช้วงจร DDTA ที่นำเสนอวงจรกรองความถี่สามารถสร้างการกรองความถี่ได้ 5 แบบ ได้แก่ ความถี่ต่ำผ่าน แถบความถี่ผ่าน ความถี่สูงผ่าน แถบความถี่หยุด และ ผ่านทุกความถี่ นอกจากนี้ วงจรยังสามารถทำงานได้ 4 โมด คือ โมดแรงดัน โมดกระแส โมดทรานส์อิมพีแดนซ์ และ โมดทรานส์แอดมิตแตนซ์ ในวงจรเดียว วงจรสามารถปรับค่าความถี่ธรรมชาติและค่าตัวประกอบคุณภาพได้ด้วยวิธีทางอิเล็กทรอนิกส์ วงจรที่นำเสนอจะถูกจำลองการทำงานด้วยโปรแกรม PSpice และแสดงผลการทดลองโดยใช้ OTA เบอร์ LM13700


4.1 วงจรกรองความถี่หลายหน้าที่โมดผสมโดยใช้วงจร DDTA ที่นำเสนอ

วงจร DDTA ที่สร้างจาก MI-MOST จะถูกนำมาใช้สำหรับออกแบบวงจรกรองความถี่หลายหน้าที่โมดผสม วงจรแสดงได้ดังรูปที่ 4.1 (ก) และสัญลักษณ์ทางไฟฟ้าแสดงได้ดังรูปที่ 4.1 (ข) คุณสมบัติกระแสและแรงดันของวงจร DDTA แสดงได้ คือ

$$\left. \begin{aligned} V_w &= V_{y1} - V_{y2} + V_{y3} \\ I_o &= (V_{y1} - V_{y2} + V_{y3})/R_{set} \\ G_{mset} &= 1/R_{set} \end{aligned} \right\} \quad (4.1)$$




(ก)



(ข)

รูปที่ 4.1 วงจร DDTA (ก) วงจร DDTA สร้างจาก MI-MOST (ข) สัญลักษณ์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น เมื่ออนุญาตให้เผยแพร่เป็นการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.2 วงจรกรองความถี่หลายหน้าที่โมดผสมที่เสนอ

วงจรกรองความถี่หลายหน้าที่โมดผสมโดยใช้วงจร DDTA ที่นำเสนอ แสดงได้ดังรูปที่ 4.2 วงจรประกอบด้วยวงจรวงจรอินทิเกรเตอร์สองวงจร วงจร DDTA₁ และ C₂ เป็นวงจรอินทิเกรเตอร์แรก และวงจร DDTA₂ และ C₁ เป็นวงจรอินทิเกรเตอร์ที่สอง ส่วนวงจร DDTA₃ ถึง DDTA₅ จะเป็นวงจรประกอบเพื่อสร้างฟังก์ชันการกรองให้ได้ตามที่ต้องการ วงจรใช้ตัวเก็บประจุแบบต่อลงกราวด์ 2 ตัว ค่าฟังก์ชันถ่ายโอนสามารถหาได้จากการเลือกป้อนสัญญาณอินพุตที่ V_{in1} V_{in2} I_{in1} และ I_{in2} และเลือกใช้เอาต์พุต V_{o1} V_{o2} V_{o3} V_{o4} V_{o5} I_{o1} I_{o2} I_{o3} และ I_{o4} อย่างเหมาะสม โดยขั้วแรงดันอินพุตที่ไม่ได้ใช้งานจะต้องต่อลงกราวด์ (V_{in} = 0) และขั้วอินพุตกระแสที่ไม่ได้ใช้งานจะต้องถูกปล่อยลอย (I_{in} = 0) G_{msetj} (G_{msetj} = 1/R_{setj}) คือค่าทรานส์คอนดักแตนซ์ของวงจร DDTA_j (j = 1 2 3 4 5)

เมื่อใช้สมการที่ (4.1) และการวิเคราะห์แบบโนด แรงดันและกระแสเอาต์พุตของวงจรกรองความถี่หลายหน้าที่โมดผสมรูปที่ 4.2 สามารถแสดงได้ดังนี้

$$V_{o1} = \frac{G_{mset5}(sC_2G_{mset2} + G_{mset1}G_{mset2})V_{in1} - G_{mset1}G_{mset2}G_{mset5}V_{in2}}{D(s)} \quad (4.2)$$

$$V_{o2} = \frac{G_{mset1}G_{mset2}G_{mset5}V_{in1} + sC_1G_{mset1}G_{mset5}V_{in2}}{-G_{mset1}G_{mset5}I_{in1} + sC_1G_{mset1}I_{in2}} \quad (4.3)$$

$$V_{o3} = \frac{sC_2G_{mset2}G_{mset5}V_{in1} + s^2C_1C_2G_{mset5}V_{in2}}{-sC_2G_{mset5}I_{in1} + s^2C_1C_2I_{in2}} \quad (4.4)$$

$$V_{o4} = \frac{G_{mset1}G_{mset2}G_{mset5}V_{in1} - G_{mset5}(s^2C_1C_2 + G_{mset1}G_{mset2})V_{in2}}{-G_{mset1}G_{mset5}I_{in1} - (s^2C_1C_2 + G_{mset1}G_{mset2})I_{in2}} \quad (4.5)$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$V_{O5} = \frac{2G_{mset1}G_{mset2}G_{mset5}V_{in1} - G_{mset5}(s^2C_1C_2 - sC_1G_{mset1} + G_{mset1}G_{mset2})V_{in2} - 2G_{mset1}G_{mset5}I_{in1} - (s^2C_1C_2 - sC_1G_{mset1} + G_{mset1}G_{mset2})I_{in2}}{D(s)} \quad (4.6)$$

$$I_{O1} = \frac{sC_2G_{mset1}G_{mset2}G_{mset5}V_{in1} + s^2C_1C_2G_{mset1}G_{mset5}V_{in2} - sC_2G_{mset1}G_{mset5}I_{in1} + s^2C_1C_2G_{mset1}I_{in2}}{D(s)} \quad (4.7)$$

$$I_{O2} = \frac{G_{mset2}G_{mset5}(s^2C_1C_2 + sC_1G_{mset1})V_{in1} - sC_1G_{mset1}G_{mset2}G_{mset5}V_{in2} - G_{mset5}(s^2C_1C_2 + sC_1G_{mset1})I_{in1} - sC_1G_{mset1}G_{mset2}I_{in2}}{D(s)} \quad (4.8)$$

$$I_{O3} = \frac{G_{mset1}G_{mset2}G_{mset3}G_{mset5}V_{in1} - G_{mset3}G_{mset5}(s^2C_1C_2 + G_{mset1}G_{mset2})V_{in2} - G_{mset1}G_{mset3}G_{mset5}I_{in1} - G_{mset3}(s^2C_1C_2 + G_{mset1}G_{mset2})I_{in2}}{D(s)} \quad (4.9)$$

$$I_{O4} = \frac{2G_{mset1}G_{mset2}G_{mset4}G_{mset5}V_{in1} - G_{mset4}G_{mset5}(s^2C_1C_2 - sC_1G_{mset1} + G_{mset1}G_{mset2})V_{in2} - 2G_{mset1}G_{mset4}G_{mset5}I_{in1} - G_{mset4}(s^2C_1C_2 - sC_1G_{mset1} + G_{mset1}G_{mset2})I_{in2}}{D(s)} \quad (4.10)$$

โดยที่ $D(s) = s^2C_1C_2G_{mset5} + sC_1G_{mset1}G_{mset5} + G_{mset1}G_{mset2}G_{mset5}$

โดยการเลือกป้อนสัญญาณอินพุต (V_{in1} , V_{in2} , I_{in1} และ I_{in2}) และเลือกใช้งานเอาต์พุต (V_{O1} , V_{O2} , V_{O3} , V_{O4} , V_{O5} , I_{in1} และ I_{in2}) อย่างเหมาะสม วงจรกรองความถี่ในโหมด VM, CM, TIM และ TAM สามารถแสดงได้ดังในตารางที่ 4.1 จากตารางแสดงได้ว่า วงจรกรองความถี่ที่เสนอสามารถทำงานได้ทั้ง 4 โหมดภายในโครงสร้างเดียว ขณะเดียวกันในแต่ละโหมดของการทำงานจะสร้างการกรองความถี่ได้ครบทั้ง 5 แบบ ดังนั้นจะได้ฟังก์ชันการกรองความถี่ครบ 20 ฟังก์ชัน รวมถึงหลาย ๆ ฟังก์ชันการกรองความถี่ สามารถหาได้จากการทำงานในโหมดที่เหมือนกัน ดังนั้นวงจรกรองความถี่ที่เสนอสามารถให้ฟังก์ชันการกรองความถี่โดยรวมเท่ากับ 36 ฟังก์ชัน ในวงจรเดียว

ตารางที่ 4.1 ฟังก์ชันการกรองความถี่แบบต่างๆ ที่ได้จากรูปที่ 4.2

กรณีที่ 1 : $V_{in2} = V_{in}$		
เอาต์พุต	โหมด	ฟังก์ชันที่ได้รับ
V_{O1}	VM, (LP)	$-G_{mset1}G_{mset2}G_{mset5}/D(s)$
V_{O2}	VM, (BP)	$sC_1G_{mset1}G_{mset5}/D(s)$
V_{O3}	VM, (HP)	$s^2C_1C_2G_{mset5}/D(s)$
V_{O4}	VM, (BS)	$-G_{mset5}(s^2C_1C_2 + G_{mset1}G_{mset2})/D(s)$
V_{O5}	VM, (AP)	$-G_{mset5}(s^2C_1C_2 - sC_1G_{mset1} + G_{mset1}G_{mset2})/D(s)$
I_{O1}	TAM, (HP)	$s^2C_1C_2G_{mset5}/D(s)$
I_{O2}	TAM, (BP)	$-sC_1G_{mset2}G_{mset5}/D(s)$
I_{O3}	TAM, (BS)	$-G_{mset3}G_{mset5}(s^2C_1C_2 + G_{mset1}G_{mset2})/D(s)$
I_{O4}	TAM, (AP)	$-G_{mset4}G_{mset5}(s^2C_1C_2 - sC_1G_{mset1} + G_{mset1}G_{mset2})/D(s)$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

กรณีที 2 : $V_{in1} = V_{in}$		
เอาต์พุต	โมด	ฟังก์ชันที่ได้รับ
V_{o2}	VM, (LP)	$G_{mset1}G_{mset2}G_{mset5}/D(s)$
V_{o3}	VM, (BP)	$sC_2G_{mset2}G_{mset5}/D(s)$
V_{o4}	VM, (LP)	$G_{mset1}G_{mset2}G_{mset5}/D(s)$
V_{o5}	VM, (LP)	$2(G_{mset1}G_{mset2}G_{mset5})/D(s)$
I_{o1}	TAM, (BP)	$sC_2G_{mset1}G_{mset5}/D(s)$
I_{o3}	TAM, (LP)	$G_{mset1}G_{mset2}G_{mset3}G_{mset5}/D(s)$
I_{o4}	TAM, (LP)	$2(G_{mset1}G_{mset2}G_{mset4}G_{mset5})/D(s)$
กรณีที 3 : $I_{in2} = I_{in}$		
เอาต์พุต	โมด	ฟังก์ชันที่ได้รับ
V_{o1}	TIM, (LP)	$-G_{mset1}G_{mset2}/D(s)$
V_{o2}	TIM, (BP)	$sC_2G_{mset1}/D(s)$
V_{o3}	TIM, (HP)	$-s^2C_1C_2/D(s)$
V_{o4}	TIM, (BS)	$-(s^2C_1C_2 + G_{mset1}G_{mset2})/D(s)$
V_{o5}	TIM, (AP)	$-(s^2C_1C_2 - sC_1G_{mset1} + G_{mset1}G_{mset2})/D(s)$
I_{o1}	CM, (HP)	$s^2C_1C_2G_{mset1}/D(s)$
I_{o2}	CM, (BP)	$-sC_1G_{mset1}G_{mset2}/D(s)$
I_{o3}	CM, (BS)	$-G_{mset3}(s^2C_1C_2 + G_{mset1}G_{mset2})/D(s)$
I_{o4}	CM, (AP)	$-G_{mset4}(s^2C_1C_2 - sC_1G_{mset1} + G_{mset1}G_{mset2})/D(s)$
กรณีที 4 : $I_{in1} = I_{in}$		
เอาต์พุต	โมด	ฟังก์ชันที่ได้รับ
V_{o2}	TIM, (LP)	$-G_{mset1}G_{mset5}/D(s)$
V_{o3}	TIM, (BP)	$-sC_2G_{mset5}/D(s)$
V_{o4}	TIM, (LP)	$-G_{mset1}G_{mset5}/D(s)$
V_{o5}	TIM, (LP)	$-2G_{mset1}G_{mset5}/D(s)$
I_{o1}	CM, (BP)	$-sC_2G_{mset1}G_{mset5}/D(s)$
I_{o3}	CM, (LP)	$-G_{mset1}G_{mset3}G_{mset5}/D(s)$
I_{o4}	CM, (LP)	$-2G_{mset1}G_{mset4}G_{mset5}/D(s)$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

กรณี 5 : $V_{in1}=V_{in2}=V_{in}$		
เอาต์พุต	โมด	ฟังก์ชันที่ได้รับ
V_{o1}	VM, (BP)	$-sC_2G_{mset1}G_{mset5}/D(s)$
V_{o4}	VM, (HP)	$-s^2C_1C_2G_{mset5}/D(s)$
I_{o2}	TAM, (HP)	$s^2C_1C_2G_{mset2}G_{mset5}/D(s)$
I_{o4}	TAM, (HP)	$-s^2C_1C_2G_{mset3}G_{mset5}/D(s)$

จะเห็นได้ว่า บางฟังก์ชันการกรองความถี่ยังมีข้อดีบางประการอีกด้วย เช่น มีอัตราขยาย เมื่อ V_{in1} เป็นอินพุต และ V_{o5} เป็นเอาต์พุต โดยทำงานเป็นการกรองความถี่ต่ำผ่านโมดแรงดัน เป็นวงจรกรองความถี่ที่มีค่า Q สูง เมื่อ $V_{in1} = V_{in2}$ เป็นอินพุต และ V_{o2} เป็นเอาต์พุต โดยทำงานเป็นการกรองแถบความถี่ผ่านโมดแรงดัน และให้สัญญาณเอาต์พุตได้ทั้งแบบกลับเฟสและไม่กลับเฟสสัญญาณในวงจรเดียว เมื่อทำงานเป็นการกรองความถี่สูงผ่านโมดทรานส์แอตมิตแตนซ์

พิจารณาที่ส่วน $D(s)$ ของฟังก์ชันถ่ายโอน จะสามารถหาค่าความถี่ธรรมชาติ (ω_0) และค่าตัวประกอบคุณภาพ (Q) ได้ดังนี้

$$\omega_0 = \sqrt{\frac{G_{mset1}G_{mset2}}{C_1C_2}} \quad (4.11)$$

$$Q = \sqrt{\frac{C_2G_{mset2}}{C_1G_{mset1}}} \quad (4.12)$$

จากสมการที่ (4.11) และ (4.12) ค่าพารามิเตอร์ ω_0 จะสามารถปรับค่าด้วยวิธีทางอิเล็กทรอนิกส์ด้วย G_{mset1} และ G_{mset2} ในทางตรงกันข้ามค่าพารามิเตอร์ Q สามารถกำหนดได้จาก C_2/C_1 โดยกำหนดให้ G_{mset1} เท่ากับ G_{mset2} ดังนั้นวงจรกรองความถี่หลายหน้าที่โดมผสมที่เสนอสามารถปรับค่าพารามิเตอร์ ω_0 ได้ด้วยวิธีทางอิเล็กทรอนิกส์และอิสระจากพารามิเตอร์ Q

จากวงจรที่นำเสนอในรูปที่ 4.2 จะเห็นได้ว่าขั้ว V_{o3} V_{o4} และ V_{o5} มีเอาต์พุตอิมพีแดนซ์ต่ำ ขณะเดียวกัน ขั้ว I_{o1} I_{o2} I_{o3} และ I_{o4} มีเอาต์พุตอิมพีแดนซ์สูง ดังนั้นขั้วดังกล่าวจึงสามารถนำไปต่อใช้งานได้โดยไม่ต้องใช้วงจรบัฟเฟอร์ ขั้ว V_{in1} และ V_{in2} มีอินพุตอิมพีแดนซ์สูง ดังนั้นการป้อนอินพุตจึงไม่ต้องการวงจรบัฟเฟอร์ด้วยเช่นกัน อย่างไรก็ตาม ขั้ว V_{o1} และ V_{o2} ไม่ให้เอาต์พุตอิมพีแดนซ์ที่มีค่าต่ำ และขั้ว I_{in1} และ I_{in2} ไม่ได้ให้อินพุตอิมพีแดนซ์ที่มีค่าต่ำ ดังนั้นวงจรกรองความถี่อาจจะต้องการวงจรบัฟเฟอร์ ถ้าอิมพีแดนซ์ของโหลดมีค่าต่ำและอิมพีแดนซ์ของแหล่งจ่ายแหล่งจ่ายมีค่าไม่สูง นอกจากนี้จะเห็นได้ว่า ในกรณีของโมดกระแสและโมดทรานส์อิมพีแดนซ์จะไม่ต้องการอินพุตแบบกลับเฟส

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4.2 ความไม่เป็นอุดมคติของวงจร DDTA

ค่าความไม่เป็นไปตามอุดมคติของวงจร เป็นอีกปัจจัยที่อาจจะทำให้การทำงานของวงจรเกิดความผิดพลาดหรือเมื่อขณะวงจรทำงานแล้วมีค่าที่คลาดเคลื่อนไปจากที่ได้ออกแบบ สาเหตุอาจเกิดมาจากค่าผิดพลาดที่ตัวอุปกรณ์ที่ผลิตจากโรงงานด้วยส่วนหนึ่ง เมื่อพิจารณาความไม่เป็นอุดมคติของวงจร DDTA จะสามารถแสดงสมการความสัมพันธ์กระแสและแรงดันของวงจร DDTA ได้ คือ

$$\left. \begin{aligned} V_w &= \beta_{j1}V_{y1} - \beta_{j2}V_{y2} + \beta_{j3}V_{y3} \\ I_o &= G_{msetnj}V_w \end{aligned} \right\} \quad (4.13)$$

โดยที่ β_{j1} เท่ากับ $1 - \epsilon_{j1v}$ และ ϵ_{j1v} ($|\epsilon_{j1v}| \ll 1$) แสดงถึงค่าแรงดันผิดพลาดของขั้ว V_{y1} ที่ V_w ของวงจร DDTA_j แต่ละตัว และ β_{j2} เท่ากับ $1 - \epsilon_{j2v}$ และ ϵ_{j2v} ($|\epsilon_{j2v}| \ll 1$) แสดงถึงค่าแรงดันผิดพลาดของขั้ว V_{y2} ที่ V_w ของวงจร DDTA_j แต่ละตัว β_{j3} เท่ากับ $1 - \epsilon_{j3v}$ และ ϵ_{j3v} ($|\epsilon_{j3v}| \ll 1$) แสดงถึงค่าแรงดันผิดพลาดของขั้ว V_{y3} ที่ V_w ของวงจร DDTA_j แต่ละตัว

อัตราขยายของทรานส์คอนดักแตนซ์ที่ไม่เป็นอุดมคติ (G_{msetnj}) แสดงได้ คือ

$$G_{msetnj}(s) = \left(\frac{\omega_{gmj}}{s + \omega_{gmj}} \right) G_{msetj} \quad (4.14)$$

โดยที่ ω_{gmj} และ G_{msetnj} แสดงถึงค่าความถี่โพลอันดับหนึ่งและอัตราขยายทรานส์คอนดักแตนซ์ที่ไม่เป็นอุดมคติเปิดของวงจรของ DDTA_j แต่ละตัว ตามลำดับ

ความไม่เป็นอุดมคติของอัตราขยายทรานส์คอนดักแตนซ์ของ DDTA เป็นสาเหตุของค่าความจุแฝงและตัวต้านทานแฝงที่ขั้วเอาต์พุต ดังรูปที่ 4.5 ในช่วงความถี่ที่สร้างค่าแฝงเหล่านี้ G_{msetnj} สามารถแปลงได้เป็นดังสมการที่ (4.15) [70]

$$G_{msetnj}(s) \cong G_{msetj}(1 - \mu_j s) \quad (4.15)$$

โดยที่ $\mu_j = 1/\omega_{gmj}$

วงจรรองความถี่หลายหน้าที่โมดผสมในรูปที่ 4.2 ถูกนำมาวิเคราะห์ที่ใหม่ด้วยสมการที่ (4.13) และ (4.15) และส่วนของฟังก์ชันถ่ายโอนสามารถเขียนได้ใหม่ดังสมการที่ (4.16)

$$D(s) = S^2 C_1 C_2 + S C_1 G_{msetn1} \beta_{12} + G_{msetn1} G_{msetn2} \beta_{13} \beta_{22} \quad (4.16)$$

แทนสมการที่ (4.15) ลงในสมการที่ (4.16) จะได้

$$\begin{aligned} D(s) &= s^2 C_1 C_2 \left(1 - \frac{C_1 G_{mset1} \beta_{12} \mu_1 - G_{mset1} G_{mset2} \beta_{13} \beta_{22} \mu_1 \mu_2}{C_1 C_2} \right) + s C_1 G_{mset1} \beta_{12} \\ &\quad \left(1 - \frac{G_{mset1} G_{mset2} \beta_{13} \beta_{22} \mu_1 + G_{mset1} G_{mset2} \beta_{13} \beta_{22} \mu_2}{C_1 G_{mset1} \beta_{12}} \right) + G_{msetn1} G_{msetn2} \beta_{13} \beta_{22} \end{aligned} \quad (4.17)$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากสมการที่ (4.17) ความไม่เป็นอุดมคติของวงจรร DDTA จะส่งผลกระทบต่อคุณสมบัติของวงจรถ้าทำให้ผิดพลาดไปจากค่าทางอุดมคติ ความไม่เป็นอุดมคติของวงจรร DDTA อาจลดด้วยเงื่อนไขดังสมการที่ (4.18) และ (4.19)

$$\frac{\beta_{12}C_1G_{mset1}\mu_1 + \beta_{13}\beta_{22}G_{mset1}G_{mset2}\mu_1\mu_2}{C_1C_2} \ll 1 \quad (4.18)$$

$$\frac{\beta_{13}\beta_{22}G_{mset1}G_{mset2}\mu_1 - \beta_{13}\beta_{22}G_{mset1}G_{mset2}\mu_2}{\beta_{12}C_1G_{mset1}} \ll 1 \quad (4.19)$$

ดังนั้นค่าความไม่เป็นอุดมคติของค่าความถี่ธรรมชาติ (ω_{on}) และตัวประกอบคุณภาพที่ไม่เป็นอุดมคติ (ω_{on}) สามารถแสดงได้ดังนี้

$$\omega_{on} = \sqrt{\frac{G_{mset1}G_{mset2}\beta_{13}\beta_{22}}{C_1C_2}} \quad (4.20)$$

$$\omega_{on} = \frac{1}{\beta_{12}} \sqrt{\frac{C_2G_{mset2}\beta_{13}\beta_{22}}{C_1G_{mset1}}} \quad (4.21)$$

ค่าความไวของความถี่ธรรมชาติและตัวประกอบคุณภาพที่ได้จากการวิเคราะห์ สามารถเขียนได้ดังนี้

$$S_{G_{mset1}}^{\omega_{on}} = S_{G_{mset2}}^{\omega_{on}} = S_{\beta_{13}}^{\omega_{on}} = S_{\beta_{22}}^{\omega_{on}} = -S_{C_1}^{\omega_{on}} = -S_{C_2}^{\omega_{on}} = \frac{1}{2} \quad (4.22)$$

$$S_{\beta_{12}}^{Q_n} = -1 \quad (4.23)$$

$$S_{C_2}^{Q_n} = S_{G_{mset2}}^{Q_n} = S_{\beta_{13}}^{Q_n} = S_{\beta_{22}}^{Q_n} = -S_{C_1}^{Q_n} = -S_{G_{mset1}}^{Q_n} = -\frac{1}{2} \quad (4.24)$$

ซึ่งจากสมการที่ (4.22) ถึง (4.24) ว่าวงจรรองความถี่หลายหน้าที่ไม่ผสมที่เสนอนั้นมีความไวที่ดีทั้งแก็กทิฟและพาสซีฟเพราะว่าค่าความไวมีค่าไม่เกิน 1

4.3 การจำลองการทำงาน

วงจรร DDTA ตามรูปที่ 4.1 ถูกออกแบบให้ใช้งานแหล่งจ่ายแรงดันเท่ากับ 1.2 V ($V_{DD} = -V_{SS} = 0.6$ V) และกระแสไบแอส 5 μ A วงจรมีอัตราการใช้พลังงานเท่ากับ 66 μ W จากการใช้โปรแกรม PSpice จำลองการทำงานด้วยเทคโนโลยีซีมอส 0.18 μ m จาก TSMC (Taiwan Semiconductor Manufacturing Company) ค่าพารามิเตอร์ของอุปกรณ์ที่ใช้ในการจำลองการทำงานของวงจรร DDTA แสดงดังตารางที่ 4.2 ตารางที่ 4.3 แสดงคุณสมบัติของวงจรร DDTA เมื่อจำลองการทำงานด้วยโปรแกรม PSpice โดยใช้พารามิเตอร์จากตารางที่ 4.2

ตารางที่ 4.2 ค่าพารามิเตอร์ที่ใช้ในการจำลองวงจร DDTA จากรูปที่ 4.1

มอสเฟต	อัตราส่วน W/L [$\mu\text{m}/\mu\text{m}$]
M_1, M_2, M_{13}, M_{12}	9x9/0.3
M_3, M_{14}	15/0.3
$M_b, M_4, M_5, M_{15}, M_{16}$	12/3
M_6, M_7, M_8, M_{17}	2x12/3
$M_9, M_{10}, M_{11}, M_{18}$	2x25/2
M_R	4/5
$C_G=0.5 \text{ pF}, C_c= C = 2.6\text{pF}$	

ตารางที่ 4.3 คุณสมบัติของวงจร DDTA ที่ได้จากการจำลองและใช้ในวิทยานิพนธ์


พารามิเตอร์	ค่าในการจำลอง
เทคโนโลยี	0.18 μm
แหล่งจ่าย	1.2 V (± 0.6 V)
อัตราการใช้พลังงาน	66 μW
อัตราขยายทรานส์คอนดักแตนซ์	$1/R_{\text{set}}$
-3dB bandwidth: $V_w/V_{y1}, V_w/V_{y2}, V_w/V_{y3},$ $I_o/V_{y1} (R_{\text{set}}=15\text{k}\Omega)$	2.4 MHz 6.4 MHz
Voltage gain: $V_w/V_{y1}, V_w/V_{y2}, V_w/V_{y3}$	0.988
DC voltage range ($R_{\text{set}}=15\text{k}\Omega$)	± 100 mV
DC offset	-0.13 mV
$R_w \& L_w$	1.25 k Ω & 0.4 mH
$R_o // C_o$	947.78 k Ω // 0.22 pF

ผลการจำลองการทำงานของวงจร DDTA รูปที่ 4.3 แสดงความสัมพันธ์ระหว่างขั้ว V_w และ V_{y1} ที่ R_{set} เท่ากับ 15 k Ω และค่าความผิดพลาดของแรงดันที่ขั้ว V_{y1} มีค่าเท่ากับ 0 mV พบว่ามีแรงดันผิดพลาดไปเท่ากับ -0.13 mV และที่ V_{y1} มีค่าเท่ากับ ± 100 mV พบว่าแรงดันจะผิดพลาดน้อยกว่า 2 mV แสดงถึงการเปลี่ยนแรงดันเป็นกระแสของ DDTA โดยที่ V_{in} ($V_{\text{in}} = V_{\text{in}+} - V_{\text{in}-}$) ถูกนำไปใช้เป็นอินพุตและถูกวัดกระแสที่ขั้ว o และเมื่อแสดงความสัมพันธ์ทางด้านอินพุตแล้ว รูปที่ 4.4 แสดงความสัมพันธ์ระหว่าง I_o กับ V_{in} ที่ค่า R_{set} ค่าต่างกัน ($R_{\text{set}}=10 \text{ k}\Omega, 15 \text{ k}\Omega, 20 \text{ k}\Omega, 25 \text{ k}\Omega$) โดยที่ค่า


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ทรานส์คอนดักแตนซ์ G_{mset} ของวงจร DDTA เท่ากับ $1/R_{set}$ ($G_{mset} = 1/R_{set}$) ผลการจำลองการทำงานของวงจร DDTA รูปที่ 4.1 สรุปได้ดังในตารางที่ 4.3

วงจรรองความถี่โมดผสมที่เสนอในวงจรที่ 4.2 ถูกออกแบบให้ได้ค่าความถี่ธรรมชาติเท่ากับ 1 kHz โดยใช้ตัวเก็บประจุ C_1 และ C_2 เท่ากับ 10 nF และ R_{set1} ถึง R_{set5} เท่ากับ 15 k Ω ($R_{set1} = R_{set2} = R_{set3} = R_{set4} = R_{set5} = 15$ k Ω) โดยที่ตัวต้านทาน R_{set} เหล่านี้ สามารถสร้างให้อยู่ในไอซี (on-chip) ได้โดยใช้ชั้นของโพลีที่มีความต้านทานสูง แต่อย่างไรก็ตามค่าตัวเก็บประจุที่สูงไม่ควรที่จะสร้างให้อยู่นอกไอซี (off-chip)




รูปที่ 4.3 ผลจำลองความสัมพันธ์ระหว่างแรงดัน V_w และ V_{y1} ที่ $R_{set} = 15$ k Ω และค่าความผิดพลาด




รูปที่ 4.4 ผลการจำลองความสัมพันธ์ระหว่าง V_{in} และ I_o เมื่อปรับค่า R_{set}

รูปที่ 4.5 4.7 4.9 และ 4.11 แสดงผลการจำลองทางขนาดของการกรองความถี่ต่ำผ่าน แลบความถี่ผ่าน ความถี่สูงผ่าน และ แลบความถี่หยุด ในโหมดแรงดันโหมดกระแส โหมดทรานส์-เอกสาร์นี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

แอดมิตแตนซ์ และ โมดทรานส์อิมพีแดนซ์ โดยสามารถวัดค่าความถี่ธรรมชาติได้เท่ากับ 1.04 kHz การจำลองคุณสมบัติทางขนาดและเฟสของการกรองผ่านทุกความถี่ในโหมดแรงดัน โมดกระแส โมดทรานส์แอดมิตแตนซ์ และ โมดทรานส์อิมพีแดนซ์ แสดงดังรูปที่ 4.6 4.8 4.10 และ 4.12 ตามลำดับ จากการจำลอง อัตราการบริโภคพลังงานรวมของวงจรเท่ากับ 330 μW ดังนั้น จะสามารถยืนยันการทำงานได้จากรูปที่ 4.5 ถึง 4.12 ได้ว่าวงจรกรองความถี่หลายหน้าที่โหมดผสมที่เสนอสามารถให้ผลตอบสนองการกรองความถี่ได้ 5 แบบในโหมด VM CM TIM และ TAM ในวงจรเดียว




รูปที่ 4.5 ผลจำลองการกรองความถี่ต่ำผ่าน แล็บความถี่ผ่าน ความถี่สูงผ่าน และ แล็บความถี่หยุด ในโหมดแรงดัน




รูปที่ 4.6 ผลจำลองการกรองผ่านทุกความถี่ ในโหมดแรงดัน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 4.7 ผลจำลองการกรองความถี่ต่ำผ่าน แลบความถี่ผ่าน ความถี่สูงผ่าน และ แลบความถี่หยุด
ในโมดกรรแสด




รูปที่ 4.8 ผลจำลองการกรองผ่านทุกความถี่ ในโมดกรรแสด

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 4.9 ผลจำลองการกรองความถี่ต่ำผ่าน แลบความถี่ผ่าน ความถี่สูงผ่าน และ แลบความถี่หยุด
ในโมดทรานส์อิมพีแดนซ์




รูปที่ 4.10 ผลจำลองการกรองผ่านทุกความถี่ ในโมดทรานส์อิมพีแดนซ์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 4.11 ผลจำลองการกรองความถี่ต่ำผ่าน แถบความถี่ผ่าน ความถี่สูงผ่าน และ แถบความถี่หยุด ในโมดทรานส์แอคทีฟ



รูปที่ 4.12 ผลจำลองการกรองผ่านทุกความถี่ ในโมดทรานส์แอคทีฟ

เพื่อเป็นการยืนยันว่าวงจรกรองความถี่โมดผสมที่เสนอสามารถปรับค่าได้ด้วยวิธีทางอิเล็กทรอนิกส์ รูปที่ 4.13 แสดงการตอบสนองความถี่ของการกรองแถบความถี่ผ่าน โดยกำหนด R_{set1} และ R_{set2} เท่ากัน แล้วทำการเปลี่ยนความต้านทานเป็น 10 k Ω 15 k Ω 20 k Ω และ 25 k Ω ในขณะเดียวกัน กำหนดให้ R_{set3} R_{set4} และ R_{set5} เท่ากับ 15 k Ω จากการจำลอง พบว่าความถี่กลางที่ 0.64 kHz 0.79 kHz 1.04 kHz และ 1.51 kHz ที่ R_{set1} และ R_{set2} เท่ากับ 10 k Ω 15 k Ω 20 k Ω และ 25 k Ω ตามลำดับ จะสังเกตเห็นว่าการปรับค่าความถี่กลาง (f_c) จะไม่ส่งผลกระทบต่อตัวประกอบ


คุณภาพ (Q) แต่อย่างใด
เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 4.13 ผลจำลองการปรับค่าทางอิเล็กทรอนิกส์โดยการปรับค่า R_{set1} และ R_{set2}

วงจรรองความถี่หลายหน้าที่ไม่ดผสมที่นำเสนอจะถูกนำมาจำลองการทำงานเพื่อทดสอบความเป็นเชิงเส้นของวงจร การกรองความถี่ความถี่ต่ำผ่านโมดแรงดันจะถูกนำมาจำลองการทำงานโดยป้อนสัญญาณอินพุตที่มีความถี่ 100 Hz ที่แอมพลิจูดต่างกัน รูปที่ 4.14 แสดงค่า THD ที่ขนาดสัญญาณอินพุตค่าต่างๆ เมื่อวงจรทำงานในโมดแรงดัน รูปที่ 4.15 แสดงค่า THD ที่ขนาดสัญญาณอินพุตค่าต่างๆ เมื่อวงจรทำงานในโมดกระแส จากผลการจำลองการทำงาน แสดงได้ว่าที่ขนาดสัญญาณ 325 mV (peak) ค่า THD (Total harmonic distortion) มีค่าน้อยกว่า 1.09 % และที่ขนาดสัญญาณ 20 μ m (peak) ค่า THD มีค่าน้อยกว่า 1.21 %


วงจรที่นำเสนอจะถูกจำลองการทำงานในแบบผลคูณความถี่อันดับสาม (Third-order distortion product: IMD3) การกรองแถบความถี่ผ่านจะถูกป้อนด้วยสัญญาณอินพุตสองความถี่ใกล้เคียงกันเข้าที่อินพุต การจำลองการทำงานจะป้อนความถี่ 0.9 kHz และ 1.1 kHz เข้าที่อินพุต ผลการจำลองการทำงานของวงจรในโมดแรงดันและกระแสแสดงได้รูปที่ 4.16 และ 4.17 ตามลำดับ จากผลการจำลอง ค่า IMD3 มีค่าประมาณ -37.23 dB เมื่อขนาดอินพุตคือ 100 mV (peak) เมื่อวงจรทำงานในโมดแรงดัน และ IMD3 มีค่าประมาณ -36 dB เมื่อขนาดอินพุตคือ 7 μ A (peak) เมื่อวงจรทำงานในโมดกระแส



รูปที่ 4.14 ผลจำลองความเป็นเชิงเส้นของวงจรเมื่อวงจรทำงานในโหมดแรงดันที่ความถี่ 100 Hz




รูปที่ 4.15 ผลจำลองความเป็นเชิงเส้นของวงจรเมื่อวงจรทำงานในโหมดกระแสที่ความถี่ 100 Hz




รูปที่ 4.16 ผลจำลอง IMD3 เมื่อวงจรทำงานในโหมดแรงดัน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาดูงานนี้ เมื่ออนุญาตให้เข้าใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 4.17 ผลจำลอง IMD3 เมื่อวงจรทำงานในโหมดกระแส

รูปที่ 4.18 แสดงผลการจำลองการทำงานของวงจรโมดแรงดันโดยแสดงผลการตอบสนองทางขนาดของการกรองความถี่ต่ำผ่าน แลบความถี่ผ่าน ความถี่สูงผ่าน แลบความถี่หยุด และผ่านทุกความถี่ เมื่ออุณหภูมิเปลี่ยนแปลงจาก -10 ถึง 70 °C จะเห็นได้ว่าวงจรยังคงสามารถทำงานได้ดี หรืออาจกล่าวได้ว่าเมื่ออุณหภูมิเปลี่ยนไปจะส่งผลกระทบต่อประสิทธิภาพไม่มากนัก



รูปที่ 4.18 ผลจำลองการกรองความถี่ต่ำผ่าน แลบความถี่ผ่าน ความถี่สูงผ่าน แลบความถี่หยุด และผ่านทุกความถี่ เมื่ออุณหภูมิเปลี่ยนไปตั้งแต่ -10° ถึง 70°

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 4.19 ผลจำลองแสดงฮิสโตแกรมโดยการวิเคราะห์การทำงานแบบ Monte-carlo ผ่านฟังก์ชัน วงจรกรองแถบความถี่ผ่าน เมื่อตัวเก็บประจุ C_1 และ C_2 มีการเบี่ยงเบน 5 %

วงจรกรองแถบความถี่ผ่านโมดแรงดัน จะถูกจำลองโดยใช้การวิเคราะห์แบบ Monte-carlo โดยกำหนดให้ตัวเก็บประจุ C_1 และ C_2 มีการเบี่ยงเบน 5 % วงจรถูกออกแบบให้มีความถี่ธรรมชาติเท่ากับ 1.04 kHz และค่าตัวประกอบคุณภาพเท่ากับหรือประมาณ 1 สุ่มตัวอย่างแบบเกาส์เซียนจาก 200 ตัวอย่าง รูปที่ 4.19 แสดงฮิสโตแกรมการวิเคราะห์การทำงานแบบ Monte-carlo จากผลการจำลอง ค่าเบี่ยงเบนมาตรฐาน (σ) ของความถี่ธรรมชาติมีเท่ากับ 33.3392 Hz ช่วงการแกว่งของความถี่ คือ ค่าสูงสุดเท่ากับ 1.132 kHz และต่ำสุดเท่ากับ 0.967 kHz


4.4 ผลการทดลอง

วงจรกรองความถี่หลายหน้าที่โมดผสม จะถูกนำมาสร้างเป็นวงจรจริง วงจร DDTA จะถูกสร้างด้วยวงจร OTA เบอร์ LM13700 ดังแสดงในรูปที่ 4.20 วงจรใช้แหล่งจ่ายไฟ ± 5 V ตัวเก็บประจุ C_1 และ C_2 มีค่าเท่ากับ 220 nF ใช้ออสซิลโลสโคปยี่ห้อ Agilent Technology รุ่น DSOX1102G ในการป้อนอินพุตสัญญาณไซน์และวัดสัญญาณทางเอาต์พุต ค่าทรานส์คอนดักแตนซ์ g_m เท่ากับ 1.5 mS จากค่าพารามิเตอร์ดังกล่าว วงจรกรองความถี่จะมีค่าความถี่ธรรมชาติที่ 1.09 kHz และค่าตัวประกอบคุณภาพประมาณ 1 ($Q \cong 1$) รูปที่ 4.21 4.23 4.25 และ 4.27 แสดงผลการทดลองของการกรองแบบ LP BP HP และ BS ในโมด VM CM TIM และ TAM ตามลำดับ ส่วนรูปที่ 4.22 4.24 4.26 และ 4.28 แสดงผลการทดลองทางขนาดและเฟสของการกรองแบบ AP ในโมด VM CM TIM เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

และ TAM ตามลำดับ ซึ่งการวัดผลการตอบสนองของการกรองในโหมด TAM จะใช้ตัวต้านทาน เพื่อที่จะเปลี่ยนกระแสเอาต์พุตเป็นแรงดัน และนำแรงดันที่ได้มาคำนวณเพื่อที่จะให้ได้ค่ากระแส ออกมาพล็อตกราฟในแต่ละจุด ส่วนในกรณีที่เป็นกรองในโหมด CM และ TIM ใช้ตัวต้านทานที่มี ค่าสูง (เช่น $R_{in} \gg 662 \Omega$) ถูกใช้เพื่อเปลี่ยนแรงดันอินพุตเป็นอินพุตกระแส และแปลงกลับเป็น เอาต์พุตกระแสไปเป็นเอาต์พุตแรงดันแล้วนำค่ากระแสที่ผกผันกับตัวต้านทานด้วยการคำนวณมา พล็อต




รูปที่ 4.20 โครงสร้างของวงจร DDTA ที่สร้างจากวงจร OTA




รูปที่ 4.21 ผลทดลองการกรองความถี่ต่ำผ่าน แลบความถี่ผ่าน ความถี่สูงผ่าน และ แลบความถี่หยุด ในโหมดแรงดัน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 4.22 ผลทดลองการกรองผ่านทุกความถี่ ในโหมดแรงดัน




รูปที่ 4.23 ผลทดลองการกรองความถี่ต่ำผ่าน แถบความถี่ผ่าน ความถี่สูงผ่าน และ แถบความถี่หยุด ในโหมดกระแส

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 4.24 ผลทดลองการกรองผ่านทุกความถี่ ในโมดกระแส




รูปที่ 4.25 ผลทดลองการกรองความถี่ต่ำผ่าน แแถบความถี่ผ่าน ความถี่สูงผ่าน และ แถบความถี่หยุด
ในโมดทรานส์อิมพีแดนซ์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 4.26 ผลทดการกรองผ่านทุกความถี่ในโมด ทรานส์อิมพีแดนซ์




รูปที่ 4.27 ผลทดลองการกรองความถี่ต่ำผ่าน แแถบความถี่ผ่าน ความถี่สูงผ่าน และ แถบความถี่หยุด ในโมดทรานส์แอดมิตแตนซ์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 4.28 ผลทดลองการกรองผ่านทุกความถี่ในโมเดทรานส์แอตมิตแตนซ์




รูปที่ 4.29 ผลทดลองเมื่อปรับค่า ω_0 ของการกรองแถบความถี่ผ่าน

วงจรกรองแถบความถี่ผ่านจะถูกทดลองเพื่อปรับค่า ω_0 ด้วยค่า g_m โดยกำหนด $g_{m2} = g_{m1} = g_m$ ($g_m = 0.48 \text{ mS}$, $g_m = 0.87 \text{ mS}$, $g_m = 1.51 \text{ mS}$, $g_m = 2.93 \text{ mS}$) ผลการทดลองแสดงได้ดังรูป


ที่ 4.29 รูปที่ 4.30 รูปแสดงตัวอย่างการวัดผลการทำลอง เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



(ก)




(ข)




(ค)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



(ง)



(จ)

รูปที่ 4.30 รูปตัวอย่างแสดงการวัดผลการทดลอง (ก) ความถี่ต่ำผ่าน (ข) แลบความถี่ผ่าน (ค) ความถี่สูงผ่าน (ง) แลบความถี่หยุด (จ) ผ่านทุกความถี่

4.5 สรุป

บทที่ 4 กล่าวถึงวงจรกรองความถี่หลายหน้าที่โมดผสมโดยใช้วงจร DDTA ที่นำเสนอ วงจรสามารถทำงานในโหมดแรงดัน โหมดกระแส โหมดทรานส์อิมพีแดนซ์ และโหมดทรานส์แอดมิตแตนซ์ ในวงจรเดียวกัน แต่ละโหมดสามารถสร้างการกรองความถี่ได้ 5 แบบ ได้แก่ ความถี่ต่ำผ่าน แลบความถี่ผ่าน ความถี่สูงผ่าน แลบความถี่หยุด และ ผ่านทุกความถี่ ความถี่ธรรมชาติสามารถปรับค่าได้ด้วยวิธีทางอิเล็กทรอนิกส์ วงจรที่นำเสนอจะถูกจำลองการทำงานด้วยโปรแกรม PSpice ด้วย

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เทคโนโลยีซีมอส $0.18\ \mu\text{m}$ ด้วยแหล่งจ่าย $1.2\ \text{V} (\pm 0.6\text{V})$ การทำงานของวงจรสามารถยืนยันด้วยผลการทดลองเมื่อวงจร DDTA ถูกสร้างด้วย OTA เบอร์ LM13700



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 5

สรุปและข้อเสนอแนะ

5.1 สรุป

วิทยานิพนธ์ฉบับนี้เสนอการออกแบบวงจรรองความถี่หลายหน้าที่โมดผสมอันดับสอง โดยใช้ วงจร DDTA จำนวน 5 วงจร ตัวเก็บประจุแบบต่อลงกราวด์จำนวน 2 ตัว วงจรที่เสนอให้ผลตอบสนอง การกรองความถี่ 36 พังก์ชัน ภายในโครงสร้างเดียว โดยค่าความถี่ธรรมชาติและตัวประกอบคุณภาพ สามารถปรับค่าได้อิสระจากกันด้วยวิธีทางอิเล็กทรอนิกส์ การทำงานของวงจรรองความถี่ที่เสนอถูก จำลองด้วยโปรแกรม PSpice ที่ใช้เทคโนโลยีซีมอสขนาด 0.18 μm จาก TSMC และสามารถยืนยัน ผลการจำลองโดยใช้วงจร DDTA ที่สร้างจากไอซีเบอร์ LM13700 ซึ่งเห็นได้ว่าผลการจำลองมีความ สอดคล้องกับผลการทดลอง

นอกจากนี้ วงจรรองความถี่หลายหน้าที่โมดผสมอันดับสองที่นำเสนอได้เปรียบเทียบกับวงจร ในบทความที่ได้รับการตีพิมพ์ก่อนหน้านี้ [23]-[45] ดังแสดงในตารางที่ 5.1 จะเห็นได้ว่าวงจรในบาง บทความไม่ให้ผลตอบสนองการกรองความถี่ครบ 20 พังก์ชัน เช่น [23, 24, 27, 29, 33, 36, 38, 40, 42, 44] บางวงจรมีการป้อนอินพุตผ่านอุปกรณ์ตัวเก็บประจุและตัวต้านทานแบบพาสซีฟ เช่น [24-29, 32, 35, 38, 39, 41, 43-45] ทำให้เสมือนมีการต่อใช้งานอุปกรณ์แบบลอยตัวส่งผลให้ไม่เหมาะสม ในการนำไปสร้างเป็นวงจรรวม บางวงจร เช่น [30, 31, 33, 34, 37, 39, 45] ใช้เงื่อนไขการเข้าสู่ของ สัญญาณอินพุตหรือใช้สัญญาณอินพุตที่เป็นลบจึงเป็นเหตุทำให้วงจรนั้นๆ ต้องการวงจรกลับเฟส สัญญาณเพิ่ม บางวงจรไม่สามารถปรับค่าพารามิเตอร์ของวงจรได้ทางอิเล็กทรอนิกส์ [24-29, 34, 35, 38-41] วงจรที่นำเสนอใน [23]-[45] ใช้มอสทรานซิสเตอร์แบบทั่วไป ดังนั้นเมื่อนำมาสร้างเป็น อุปกรณ์แอ็กทีฟจึงใช้มอสทรานซิสเตอร์จำนวนมาก ซึ่งส่งผลต่ออัตราการใช้พลังงานของวงจร

ดังนั้น วงจรรองความถี่หลายหน้าที่โมดผสมใช้วงจร DDTA สร้างจากมอสทรานซิสเตอร์หลาย อินพุตจะทำให้ลดจำนวนทรานซิสเตอร์ในการสร้างวงจร DDTA ลงได้ และเนื่องด้วยแรงดันเทรสโวลต์ ของมอสทรานซิสเตอร์หลายอินพุตมีค่าต่ำกว่ามอสทรานซิสเตอร์ทั่วไป จึงทำให้เราสามารถออกแบบ วงจรใช้แหล่งจ่ายที่ต่ำมากได้และเมื่อมีการใช้แหล่งจ่ายที่น้อยลงทำให้อัตราสิ้นเปลืองพลังงานลดลง

ตารางที่ 5.1 ตารางเปรียบเทียบวงจรของความถี่หลายหน้าที่ไม่ผสมที่นำเสนอและวงจรที่เคยนำเสนอในวารสาร

ลำดับ	อุปกรณ์	PS	C และ R	ฟังก์ชันที่ได้	PD [mW]	THD of LP [%]	BW [kHz]	ปรับด้วยวิธีทางอิเล็กทรอนิกส์	ไม่ใช่อุปกรณ์แบบลอยตัว	ไม่มีเงื่อนไขกับอุปกรณ์พาสซีฟ	ไม่มีเงื่อนไขกับสัญญาณ I และ O	ไม่ป้อน I ผ่านอุปกรณ์	ได้รับ 20 ฟังก์ชัน
[23] 2003	4-CCCI	-	2 & 0	14	-	-	-	✓	✓	✓	✓	✓	✗
[24] 2004	5-CCII	-	2 & 7	12	-	-	-	✗	✗	✗	✓	✗	✗
[25] 2005	4-CFOA	±12 V	2 & 9	20	-	-	112.5	✗	✗	✗	✓	✗	✓
[26] 2006	3-CCII	±12 V	3 & 4	20	-	-	-	✗	✗	✗	✓	✗	✓
[27] 2006	3-FTFN	-	2 & 3	11	-	-	31.8	✗	✗	✓	✓	✗	✗
[28] 2007	2-DDCC	±1.25 V	2 & 4	20	-	-	4.973×10 ³	✗	✗	✗	✓	✗	✓
[29] 2008	1-FDCCII	±1.25 V	2 & 3	17	-	-	3.316×10 ³	✗	✗	✗	✓	✗	✗
[30] 2009	5-OTA	±1.65 V	2 & 0	24	30.95	-	1×10 ³	✓	✓	✗	✗	✓	✓
[31] 2010	5-OTA	±1.25 V	2 & 0	20	-	0.777@400mV _{pp}	1.591×10 ³	✓	✓	✗	✗	✓	✓
[32] 2010	2-CCCI	±2.5 V	2 & 1	20	-	<5@500μA _{pp}	1.27×10 ³	✓	✗	✗	✓	✗	✓
[33] 2011	3-CCCTA	±1 V	2 & 0	16	4.84	-	1.06×10 ³	✓	✓	✗	✗	✓	✗
[34] 2011	3-DDCC	±1.25 V	2 & 3	30	-	0.723@60μA _{pp}	3.978×10 ³	✗	✓	✗	✗	✓	✓
[35] 2011	3-DDCC	±1.25 V	2 & 4	20	-	-	3.978×10 ³	✗	✗	✗	✓	✗	✓
[36] 2012	4-MOCCII	±2.5 V	2 & 0	12	-	-	-	✓	✓	✓	✓	✓	✗
[37] 2013	4-MOCCII	±1.25 V	2 & 0	20	-	0.5@300μA _{pp}	-	✓	✓	✗	✗	✓	✓
[38] 2015	2-CCII	±1.25 V	2 & 2	11	-	-	2×10 ³	✗	✗	✓	✓	✗	✗
[39] 2016	1-FDCCII, 1-DDCC	±0.9 V	2 & 6	46	-	2.2@300mV _{pp}	1.591×10 ³	✗	✗	✗	✗	✗	✓
[40] 2016	2-DVCC	±1.25 V	2 & 3	14	-	-	3.978×10 ³	✗	✓	✓	✓	✓	✗
[41] 2016	2-FDCCII	±0.9 V	2 & 5	25	-	0.971@200mV _{pp}	1.591×10 ³	✗	✗	✗	✓	✗	✓
[42] 2017	3-CCCTA	±0.9 V	2 & 0	18	1.99	2.16@500mV _{pp}	3.183×10 ³	✓	✓	✓	✓	✓	✗
[43] 2020	2-EXCCTA	±1.25 V	2 & 4	20	-	<5@520mV _{pp}	7.622×10 ³	✓	✗	✗	✓	✗	✓
[44] 2021	1-EX-CCCI	±0.5 V	2 & 1	17	1.35	0.2@520mV _{pp}	23×10 ³	✓	✗	✓	✗	✗	✗
[45] 2021	1-VD-EXCCII	±1.25 V	2 & 3	20	5.76	<7.5@650mV _{pp}	8.084×10 ³	✓	✗	✗	✓	✗	✓
This work	5-DDTA	±0.6 V	2 & 0	36	0.33	1.09@650mV _{pp}	1.04	✓	✓	✓	✓	✓	✓

***หมายเหตุ ✓ สามารถทำได้ ✗ ไม่สามารถทำได้ THD ความเพี้ยนฮาร์โมนิกสักรวม LP ผลตอบสนองความถี่ต่ำผ่าน BW แบนด์วิดท์ PS แหล่งจ่ายแรงดัน C ตัวเก็บประจุ R ตัวต้านทาน PD พลังงานรวมที่ใช้ในวงจร I อินพุต O เอาต์พุต

5.2 ข้อเสนอแนะ

วงจรกรองความถี่ที่ทำงานในโหมดแรงดัน เราจะต้องการวงจรที่มีอินพุตอิมพีแดนซ์สูงและเอาต์พุตอิมพีแดนซ์ต่ำ ส่วนวงจรกรองความถี่ที่ทำงานในโหมดกระแส เราจะต้องการวงจรที่มีอินพุตอิมพีแดนซ์ต่ำและเอาต์พุตอิมพีแดนซ์สูง เพื่อว่าเมื่อนำไปต่อประยุกต์ใช้งานจะไม่ต้องการวงจรบัฟเฟอร์เพิ่ม ถึงแม้วงจรกรองความถี่ที่นำเสนอจะมีข้อดีหลายประการ แต่ยังมีข้อด้อยได้แก่ เอาต์พุต V_{o1} หรือ V_{o2} มีเอาต์พุตอิมพีแดนซ์ที่ไม่ต่ำ ดังนั้นในการต่อใช้งาน 2 เอาต์พุตนี้ จำเป็นต้องใช้วงจรบัฟเฟอร์ หรือเลือกป้อนสัญญาณอินพุตที่ให้ฟังก์ชันเดียวกันโดยใช้เอาต์พุต V_{o3} V_{o4} และ V_{o5} เพื่อเลี้ยงการต่อใช้งานวงจรบัฟเฟอร์ นอกจากนี้อินพุตกระแส I_{in2} จะต้องการวงจรบัฟเฟอร์ นอกจากนี้การปรับค่าตัวประกอบคุณภาพด้วยอัตราส่วนตัวเก็บประจุ C_2/C_1 นั้นยุ่งยากสำหรับวงจรรวม (แต่โชคดีที่ค่าความถี่ธรรมชาติสามารถปรับค่าได้ด้วยวิธีทางอิเล็กทรอนิกส์ ดังนั้นความถี่ที่ต้องการจึงสามารถกำหนดได้) ดังนั้นการปรับค่าตัวประกอบคุณภาพด้วยวิธีทางอิเล็กทรอนิกส์ได้จึงเป็นแนวทางหนึ่งซึ่งสามารถพัฒนาต่อไปได้

เอกสารอ้างอิง

- [1] S.-F. Wang, H.-P. Chen, Y. Ku, C.-L. Lee, “Versatile voltage-mode biquadratic filter and quadrature oscillator using four OTAs and two grounded capacitors,” **Electronics**, vol. 9, 1493, 2020.
- [2] C. K. Alexander, M. N. O. Sadiku, **Fundamentals of Electric Circuits (sixth edition)**, McGraw-Hill, 2017.
- [3] Y. Li, “A modified CDTA (MCDTA) and its applications: designing current-mode sixth-order elliptic band-pass filter,” **Circuits, Systems, and Signal Processing**, vol. 30, pp. 1383–1390, 2011.
- [4] MAX260 — Maxim Integrated. Available online: <https://www.maximintegrated.com/en/products/analog/analog-filters/MAX260.html> (accessed on 5 January 2022).
- [5] C. Psychalinos, C. Kasimis, F. Khateb, “Multiple-input single-output universal biquad filter using single output operational transconductance amplifiers,” **International Journal of Electronics and Communications**, vol. 93, pp. 360–367, 2018.
- [6] S.-F. Wang, H.-P. Chen, Y. Ku, C.-M. Yang, “Independently tunable voltage-mode OTA-C biquadratic filter with five inputs and three outputs and its fully-uncoupled quadrature sinusoidal oscillator application,” **AEU-International Journal of Electronics and Communications**, vol. 110, 152822, 2019.
- [7] A. Kumar, S. K. Paul, “Nth order current mode universal filter using MOCCCIIs,” **Analog Integrated Circuits and Signal Processing**, vol. 95, pp. 181–193, 2018.
- [8] W. Tangsrirat, O. Channumsin, “Minimum-component current-mode universal filter,” **Indian Journal of Pure and Applied Physics**, vol. 49, pp.137–141, 2021.
- [9] N. Shah, S. Iqbal, B. Parveen, “SITO high output impedance transadmittance filter using FTFNs,” **Analog Integrated Circuits and Signal Processing**, vol. 40, pp. 87–89, pp. 2004.
- [10] N. A. Shah, M. Quadri, S. Z. Iqbal, “CDTA based universal transadmittance filter,” **Analog Integrated Circuits and Signal Processing**, vol. 52, pp. 65–69, 2007.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

- [11] C.-N. Lee, “High-order multiple-mode and transadmittance-mode OTA-C universal filters,” **Journal of Circuits, Systems and Computers**, vol. 21, 1250048, 2012.
- [12] J.-W. Horng, “High-order current-mode and transimpedance-mode universal filters with multiple-inputs and two-outputs using MOCCIs,” **Radioengineering**, vol. 18, pp. 537–543, 2009.
- [13] J.-W. Horng, N. Herencsar, C.-M. Wu, “Current-mode and transimpedance-mode universal biquadratic filter using two current conveyors,” **Indian Journal of Engineering and Materials Sciences**, vol. 24, pp. 461–468, 2017.
- [14] I. Cevik, B. Metin, N. Herencsar, O. Cicekoglu, H. Kuntman, “Transimpedance type MOS-C bandpass analog filter core circuits,” **Analog Integrated Circuits and Signal Processing**, vol. 106, pp. 543–551, 2021.
- [15] M. T. Abuelma’atti, A. Bentrchia, S. M. A. Shahrani, “A novel mixed-mode current-conveyor-based filter,” **Interantional Journal of Electronic**. Vol. 91, No. 3 pp. 191-197, 2004.
- [16] D. R. Bhaskar, A. K. Singh, R. K. Sharma, R. Senani, “New OTA-C universal current-mode/trans-admittance biquads,” **IEICE Electronics Express**, vol. 2, pp. 8–13, 2005.
- [17] S. Minaei, M. A. Ibrahim, “A mixed-mode KHN-biquad using DVCC and grounded passive elements suitable for direct cascading,” **International Journal of Circuit Theory and Applications**, vol. 37, pp. 793–810, 2008.
- [18] L. Zhijun, “Mixed-mode universal filter using MCCCII,” **International Journal of Electronics and Communications**, vol. 63, pp. 1072–1075, 2009.
- [19] N. A. Shah, M. F. Rather, “Design of voltage-mode, trans-admittance-mode, trans-impedance-mode and current-mode biquad filter employing plus type current feedback amplifiers” **Journal of Active and Passive Devices**, vol. 5 pp. 29-46, 2010.
- [20] A. Yesil, F. Kacar, “Electronically tunable resistorless mixed-mode biquad filters,” **Radioengineering**, vol. 22, pp. 1016–1125, 2013.
- [21] M. Kumngern, S. Junnapiya, “Mixed-mode universal filter using OTAs” in **Proceedings of 2012 IEEE International Conference on Cyber Technology in Automation, control, and Intelligent Systems (CYBER)**, Bangkok, Thailand, 2012, pp. 119-122.

- [22] D. R. Bhaskar, A. Raj, P. Kumar, "Mixed-mode universal biquad filter using OTAs," **Journal of Circuits, Systems, and Computers**, vol. 29, 2050162 (22 pages), 2020.
- [23] M. T. Abuelma'atti, "A novel mixed-mode current-controlled current-conveyor-based filter" **Active and Passive Electronic Components**, vol. 26, pp. 185-191, 2003.
- [24] M. T. Abuelma'atti, A. Bentrchia, "A novel mixed-mode CCII-based filter," **Active and Passive Electronic Components**, vol. 27, pp. 197-205, 2004.
- [25] V. K. Singh, A. K. Singh, D. R. Bhaskar, R. Senani, "Novel mixed-mode universal biquad configuration," **IEICE Electronics Express**, vol. 2, pp. 584-553, 2005.
- [26] N. Pandey, S. K. Paul, A. Bhattacharyya, S. B. Jain, "A new mixed mode biquad using reduced number of active and passive elements," **IEICE Electronics Express**, vol. 3, pp. 115-121, 2006. DOI:10.1587/elex.3.115
- [27] N. A. Shah, M. Malik, "Multifunction mixed-mode filter using FTFNs," **Analog Integrated Circuits and Signal Processing**, vol. 47, pp. 339-343, 2006.
- [28] J. W. Horng, "Multiple-mode universal biquad filter using two DDCCs," **International Journal of Electrical Engineering**, vol. 14, pp. 219-297, 2007.
- [29] C.-N. Lee, C.-M. Chang, "Single FDCCII-based mixed-mode biquad filter with eight outputs," **International Journal of Electronics and Communications**, vol. 63, pp. 736-742, 2008.
- [30] H. P. Chen, Y. Z. Liao, W. T. Lee, "Tunable mixed-mode OTA-C universal filter," **Analog Integrated Circuits and Signal Processing**, vol. 58, pp. 135-141, 2009.
- [31] C. N. Lee, "Multiple-mode OTA-C universal biquad filters," **Circuits, Systems and Signal Processing**, vol. 29, pp. 263-274, 2010.
- [32] N. Pandey, S. K. Paul, A. Bhattacharyya, S. B. Jain, "Realization of generalized mixed mode universal filter using CCCIs," **Journal of Active and Passive Electronic Devices**, vol. 5 pp. 279-293, 2010.
- [33] S. Maheshwari, S. V. Singh, D. S. Chauhan, "Electronically tunable low-voltage Mixed-mode universal biquad filter," **IET Circuits, Devices & Systems**, vol. 5, pp. 149-158, 2011.
- [34] C.-N. Lee, "Fully cascadable mixed-mode universal filter biquad using DDCCs and grounded passive components," **Journal of Circuits, Systems, and Computers**, vol. 20, pp. 607-620, 2011.

- [35] W. B. Liao, J. C. Gu, "SIMO type universal mixed-mode biquadratic filter," **Indian Journal of Engineering & Materials Sciences**, vol. 18, pp. 443-448, 2011.
- [36] N. Pandey, S. K. Paul, "SIMO mixed mode universal filter," **Journal of Active and Passive Electronic Devices**, vol. 7, pp. 215-226, 2012.
- [37] N. Pandey, S. K. Paul, "Mixed mode universal filter," **Journal of Circuits, Systems and Computers**, vol. 22, 1250064, 2013.
- [38] C. N. Lee, "MISO type mixed-mode biquad filter using basic active elements," **International Journal of Emerging Technology and Advanced Engineering**, vol. 5, 2015.
- [39] C. N. Lee, "Independently tunable mixed-mode universal biquad filter with versatile input/output function," **International Journal of Electronics and Communications**, vol. 70, pp. 1006-1019, 2016.
- [40] C. N. Lee, "Mixed-mode biquadratic filter using only two DVCC and grounded passive components," **International Journal of Emerging Technology and Advanced Engineering**, vol. 6, pp. 228-234, 2016.
- [41] C. N. Lee, "Mixed-Mode universal biquadratic filter with no need of matching conditions," **Journal of Circuits, Systems, and Computers**, vol. 25, 1650106, 2016.
- [42] H. P. Chen, W. S. Yang, "Electronically tunable current controlled current conveyor transconductance amplifier-based mixed-mode biquadratic filter with resistorless and grounded capacitors," **Applied Sciences**, vol. 7, 2017. DOI: 0.3390/app7030244.
- [43] M. I. Ali Albri, F. Mohammad, N. Herenscar, J. Sampe, S. H. Md Ali, "Novel electronically tunable biquadratic mixed-mode universal filter capable of operating in MISO and SIMO configurations," **Journal of Microelectronics, Electronic Components and Materials**, vol. 50, pp. 189-203, 2020.
- [44] D. Agrawal, S. Maheshwarl, "High-performance electronically tunable analog filter using a single EX-CCCI," **Circuits, Systems, and Signal Processing**, vol. 40, pp. 1127-1151, 2021.
- [45] M. Faseehuddin, N. Herenscar, M. A. Albri, J. Sampe, "Electronically tunable mixed-mode universal filter employing a single active block and a minimum number of passive components," **Applied Sciences**, vol. 11, 2021.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

- [46] E. Sackinger, W. Guggenbuhl, “A versatile building block: The CMOS differential difference amplifier,” **Institute of Electrical and Electronics Engineers Journal of Journal of Solid-State Circuits**, vol. SC-22, pp. 287–294, 1987.
- [47] M. Kumngern, “CMOS differential difference voltage follower transconductance amplifier,” in **Proceedings of 2015 IEEE International Circuits and Systems Symposium (ICSyS)**, 2015, pp. 133-136, doi: 10.1109/CircuitsAndSystems.2015.7394080.
- [48] A. Yesil, M. Konal, F. Kacar, “Electronically tunable quadrature oscillator employing single differential difference transconductance amplifier,” **Acta Physica Polonica A**, vol. 132, pp. 843, 2017.
- [49] D. Y. Denisenko, A. V. Bugakova, N. N. Prokopenko, Y. I. Ivanov, “The third order active low-pass rc-filters based on differential and differential difference operational amplifiers,” **2019 20th International Conference of Young Specialists on Micro/Nanotechnologies and Electron Devices (EDM)**, Erlagol, Russia, 2019, pp. 695-699.
- [50] P. Rana, A. Ranjan, “Odd-and even-order electronically controlled wave active filter employing differential difference trans-conductance amplifier (DDTA),” **International Journal of Electronics**, vol. 108, pp. 1623-1651, 2020.
- [51] F. Khateb, T. Kulej, M. Kumngern, C. Psychalinos, “Multiple-input bulk-driven MOS transistor for low-voltage low-frequency applications,” **Circuits, Systems, and Signal Processing (CSSP)**, vol. 38, p. 2829-2845, 2019.
- [52] A. J. Lopez–Martin, J. Ramirez–Angulo, R. G. Carvajal, L. Acosta, “CMOS transconductors with continuous tuning using FGMOS balanced output current scaling,” **Institute of Electrical and Electronics Engineers Journal of Solid-State Circuits**, vol. 43, pp. 1313–1323, 2008.
- [53] H.D. Rico-Aniles, J. Ramirez-Angulo, A.J. Lopez-Martin, R.G. Carvajal, “360 nW Gate-Driven Ultra-Low Voltage CMOS Linear Transconductor With 1 MHz Bandwidth and Wide Input Range,” in **Proceedings of IEEE Transactions on Circuits and Systems II: Express Briefs**, vol. 67, pp. 2332–2336, 2020. DOI: 10.1109/TCSII.2020.2968246.
- [54] N. Pandey, S. K. Paul, “Differential difference current conveyor transconductance amplifier: a new analog building block for signal processing,”

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

- Journal of Electrical and Computer Engineering**, vol. 2011, Article ID 361384, pp. 10, 2011, DOI: 10.1155/2011/361384.
- [55] F. Khateb, T. Kulej, M. Kumngern, D. Arbet, W. Jaikla, “A 0.5-V 95-dB rail-to-rail DDA for biosignal processing,” **AEU-International Journal of Electronics and Communications**, vol. 145, pp.1–9, 2022, DOI: 10.1016/j.aeue.2021.154098.
- [56] A.J. Lopez Martin, A. Carlosena, J. Ramirez-Angulo, “Very low voltage MOS translinear loops based on flipped voltage followers,” **Analog Integrated Circuit Signal Processing**, vol. 40. pp.71–74, 2004, DOI: 10.1023/B:ALOG.0000031435.96974.30.
- [57] G. Raikos, S. Vlassis, C. Psychalinos, “0.5 V bulk-driven analog building blocks,” **AEU-International Journal of Electronics and Communications**, vol. 66, pp. 920– 927, 2012, DOI: 10.1016/j.aeue.2012.03.015.
- [58] E. Rodriguez-Villegas, **Low Power and Low Voltage Circuit Design with the FGMOS Transistor**, vol. 20 of IET Circuits, Devices & Systems Series, The Institution of Engineering and Technology, London, UK, 2006.
- [59] F. Khateb, T. Kulej, M. Kumngern, D. Arbet, W. Jaikla, “A 0.5-V 95-dB rail-to-rail DDA for biosignal processing,” **AEU-International Journal of Electronics and Communications**, vol. 145, pp.1–9, 2022, DOI: 10.1016/j.aeue.2021.154098.
- [60] W. Chiu, S.-L. Liu, H.-W. Tsao, J.-J. Chen, “CMOS differential difference current conveyors and their applications,” **IEE Proceeding-Circuits, Devices and Systems**, vol. 143, pp. 91-96, 1996.
- [61] W. Y. Chu, J. W. Horng “Voltage-mode biquadratic filters with one input and five output using DDCCs,” **Indian Journal of Engineering and Materials Sciences**, vol. 18, pp. 97-101, 2011.
- [62] N. Pandey, S. K. Paul, “Differential difference current conveyor transconductance amplifier: a new analog building block for signal processing,” **Journal of Electrical and Computer Engineering**, vol. 2011, pp. 10, 2011, Article ID 361384.
- [63] F. Khateb, M. Kumngern, T. Kulej, D. Biolk, “0.5 V differential difference transconductance amplifier and its application in voltage-mode universal filter,” **Institute of Electrical and Electronics Engineers Journal of Access**, vol. 10, pp. 43209-43220, 2022, doi: 10.1109/ACCESS.2022.3167700.

- [64] M. Kumngern, “DDTA and DDCCTA: new active elements for analog signal processing,” in **Proceedings of 2012 IEEE International Conference on Electronics Design, Systems and Applications (ICEDSA)**, Kuala Lumpur, Malaysia, 2012, pp. 141-145.
- [65] F. Khateb, T. Kulej, M. Kumngern, D. Arbet, W. Jaikla, “A 0.5-V 95-dB rail-to-rail DDA for biosignal processing,” **AEU-International Journal of Electronics and Communications**, vol. 145, pp.1–9, 2022, DOI: 10.1016/j.aeue.2021.154098.
- [66] M. Kumngern, F. Khateb, T. Kulej, C. Psychalinos, “Multiple-input universal filter and quadrature oscillator using multiple-input operational transconductance amplifiers,” **Institute of Electrical and Electronics Engineers Journal of ACCESS**, vol. 9, pp. 56253–56263, 2021, DOI: 10.1109/ACCESS.2021.3071829.
- [67] R. R. Torrance, T. R. Viswanathan, and J. V. Hanson, “CMOS voltage to current transducers,” **Institute of Electrical and Electronics Engineers Journal of Transaction on Circuits and Systems**, vol. CAS-32, pp. 1097–1104, 1985.
- [68] A.J. Lopez-Martin, S. Baswa, J. Ramirez-Angulo, R.G. Carvajal, “Low-Voltage Super class AB CMOS OTA cells with very high slew rate and power efficiency”, **Institute of Electrical and Electronics Engineers Journal of Journal of Solid-State Circuits**, vol. 40, no. 5, pp. 1068–1077, 2005, DOI: 10.1109/JSSC.2005.845977
- [69] A. S. Sedra, K. C. Smith, **Microelectronic circuits (fifth edition)**, Oxford University, New York, 2004.
- [70] พิพัฒน์ พรหมมี. หลักการตัวกรองความถี่อนาล็อก. พิมพ์ครั้งที่ 1. กรุงเทพมหานคร : สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง. 2553.
- [71] มนตรี คำเงิน. การออกแบบวงจรรวมซีมอส. พิมพ์ครั้งที่ 1. กรุงเทพมหานคร : สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง. 2565.



ภาคผนวก

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ภาคผนวก ก
พารามิเตอร์ของมอสเฟต
ที่ใช้ในการจำลองการทำงานด้วยโปรแกรม PSpice

เทคโนโลยี 0.18 μm จาก TSMC

.model Mbreakn NMOS LEVEL = 7

+VERSION = 3.1	TNOM = 27	TOX = 4.1E-9
+XJ = 1E-7	NCH = 2.3549E17	VTH0 = 0.3669193
+K1 = 0.592797	K2 = 2.518108E-3	K3 = 1E-3
+K3B = 4.7942179	W0 = 1E-7	NLX = 1.745125E-7
+DVT0W = 0	DVT1W = 0	DVT2W = 0
+DVT0 = 1.3683195	DVT1 = 0.4097438	DVT2 = 0.0552615
+U0 = 263.5112775	UA = -1.363381E-9	UB = 2.253823E-18
+UC = 4.833037E-11	VSAT = 1.017805E5	A0 = 1.9261289
+AGS = 0.4192338	B0 = -1.069507E-8	B1 = -1E-7
+KETA = -8.579587E-3	A1 = 2.789024E-4	A2 = 0.8916186
+RDSW = 126.5291844	PRWG = 0.4957859	PRWB = -0.2
+WR = 1	WINT = 0	LINT = 7.790316E-9
+XL = -4E-8	XW = 0	DWG = -1.224589E-8
+DWB = 1.579145E-8	VOFF = -0.0895222	NFACTOR = 2.5
+CIT = 0	CDSC = 2.4E-4	CDSCD = 0
+CDSCB = 0	ETA0 = 2.95614E-3	ETAB = 1.374596E-4
+DSUB = 0.013974	PCLM = 0.7291486	PDIBLC1 = 0.1332365
+PDIBLC2 = 2.151668E-3	PDIBLCB = -0.1	DROUT = 0.6947618
+PSCBE1 = 7.412661E10	PSCBE2 = 1.812826E-7	PVAG = 9.540595E-3
+DELTA = 0.01	RSH = 5.9	MOBMOD = 1
+PRT = 0	UTE = -1.5	KT1 = -0.11
+KT1L = 0	KT2 = 0.022	UA1 = 4.31E-9
+UB1 = -7.61E-18	UC1 = -5.6E-11	AT = 3.3E4

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

+WL = 0	WLN = 1	WW = 0
+WWN = 1	WWL = 0	LL = 0
+LLN = 1	LW = 0	LWN = 1
+LWL = 0	CAPMOD = 2	XPART = 0.5
+CGDO = 8.71E-10	CGSO = 8.71E-10	CGBO = 1E-12
+CJ = 9.67972E-4	PB = 0.6966474	MJ = 0.3609772
+CJSW = 2.443898E-10	PBSW = 0.8082076	MJSW = 0.1013742
+CJSWG = 3.3E-10	PBSWG = 0.8082076	MJSWG = 0.1013742
+CF = 0	PVTH0 = 7.226579E-4	PRDSW = -4.5298309
+PK2 = -4.696208E-4	WKETA = 6.028223E-3	LKETA = -8.791311E-3
+PU0 = 17.2549887	PUA = 6.802365E-11	PUB = 4.224871E-24
+PVSAT = 1.298468E3	PETA0 = 1.003159E-4	PKETA = -3.864603E-4
.model Mbreakp PMOS LEVEL = 7		
+VERSION = 3.1	TNOM = 27	TOX = 4.1E-9
+XJ = 1E-7	NCH = 4.1589E17	VTH0 = -0.4002789
+K1 = 0.5772615	K2 = 0.026742	K3 = 0
+K3B = 14.2532769	W0 = 1E-6	NLX = 9.883899E-8
+DVT0W = 0	DVT1W = 0	DVT2W = 0
+DVT0 = 0.6718731	DVT1 = 0.3118588	DVT2 = 0.1
+U0 = 118.0541064	UA = 1.626518E-9	UB = 1.229265E-21
+UC = -1E-10	VSAT = 2E5	A0 = 1.8109799
+AGS = 0.4096261	B0 = 7.705744E-7	B1 = 2.657048E-6
+KETA = 0.0212376	A1 = 0.5260122	A2 = 0.3207082
+RDSW = 306.4304418	PRWG = 0.5	PRWB = 0.0612789
+WR = 1	WINT = 0	LINT = 2.043723E-8
+XL = -4E-8	XW = 0	DWG = -4.602158E-8
+DWB = 8.005928E-9	VOFF = -0.0992452	NFACTOR = 2
+CIT = 0	CDSC = 2.4E-4	CDSCD = 0
+CDSCB = 0	ETA0 = 0.0331989	ETAB = -0.0375363

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

+DSUB = 0.7172358	PCLM = 1.5224082	PDIBLC1 = 2.700462E-4
+PDIBLC2 = 0.0165863	PDIBLCB = -1E-3	DROUT = 1.640424E-4
+PSCBE1 = 7.71553E9	PSCBE2 = 2.228426E-9	PVAG = 5.1166248
+DELTA = 0.01	RSH = 6.7	MOBMOD = 1
+PRT = 0	UTE = -1.5	KT1 = -0.11
+KT1L = 0	KT2 = 0.022	UA1 = 4.31E-9
+UB1 = -7.61E-18	UC1 = -5.6E-11	AT = 3.3E4
+WL = 0	WLN = 1	WW = 0
+WWN = 1	WWL = 0	LL = 0
+LLN = 1	LW = 0	LWN = 1
+LWL = 0	CAPMOD = 2	XPART = 0.5
+CGDO = 6.92E-10	CGSO = 6.92E-10	CGBO = 1E-12
+CJ = 1.173089E-3	PB = 0.8524959	MJ = 0.415401
+CJSW = 2.217367E-10	PBSW = 0.5936755	MJSW = 0.2603391
+CJSWG = 4.22E-10	PBSWG = 0.5936755	MJSWG = 0.2603391
+CF = 0	PVTH0 = 1.425828E-3	PRDSW = 0.9887283
+PK2 = 1.495689E-3	WKETA = 0.0286138	LKETA = -2.746502E-3
+PU0 = -1.2891258	PUA = -5.395E-11	PUB = 1E-21
+PVSAT = -50	PETA0 = 1.003159E-4	PKETA = -2.891811E-3

เทคโนโลยี 0.13 μm จาก UMC

MODEL CMOSN NMOS (LEVEL = 7

+VERSION = 3.1 TNOM = 27 TOX = 3.2E-9 XJ = 1E-7 NCH = 2.3549E17
 +VTH0 = 0.0408721 K1 = 0.325863 K2 = -0.0303381 K3 = 1E-3
 +K3B = 7.9752313 W0 = 1.005139E-7 NLX = 9.892661E-7 DVT0W = 0 DVT1W = 0
 +DVT2W = 0 DVT0 = 1.2297627 DVT1 = 0.1473877 DVT2 = 0.295815
 +U0 = 451.7567843 UA = -1.42062E-10 UB = 3.125058E-18 UC = 4.34953E-10
 +VSAT = 1.104974E5 A0 = 0.1756127 AGS = 0.0121649 B0 = 5.43993E-6
 +B1 = 5E-6 KETA = 0.05 A1 = 4.699783E-4 A2 = 0.476527 RDSW = 150
 +PRWG = 0.3491049 PRWB = 0.1116032 WR = 1 WINT = 1.273353E-8

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

+LINT = 1.040852E-8 DWG = -2.333272E-9 DWB = 2.870557E-8 VOFF = -5.88255E-3
 +NFACTOR = 2.5 CIT = 0 CDSC = 2.4E-4 CDSCD = 0 CDSCB = 0
 +ETA0 = 2.748809E-6 ETAB = -0.0153583 DSUB = 4.054516E-6 PCLM = 1.9787164
 +PDIBLC1 = 0.9653375 PDIBLC2 = 0.01 PDIBLCB = 0.1 DROUT = 0.9990938
 +PSCBE1 = 7.952366E10 PSCBE2 = 5.012991E-10 PVAG = 0.5350786 DELTA = 0.01
 +RSH = 6.8 MOBMOD = 1 PRT = 0 UTE = -1.5 KT1 = -0.11 KT1L = 0
 +KT2 = 0.022 UA1 = 4.31E-9 UB1 = -7.61E-18 UC1 = -5.6E-11 AT = 3.3E4 WL = 0
 +WLN = 1 WW = 0 WWN = 1 WWL = 0 LL = 0 LLN = 1 LW = 0 LWN = 1
 +LWL = 0 CAPMOD = 2 XPART = 0.5 CGDO = 4E-10 CGSO = 4E-10 CGBO = 1E-12
 +CJ = 8.406526E-4 PB = 0.8 MJ = 0.4923081 CJSW = 1.939781E-10 PBSW = 0.99
 +MJSW = 0.2751883 CJSWG = 3.3E-10 PBSWG = 0.99 MJSWG = 0.2751883 CF = 0
 +PVTH0 = -1.031224E-3 PRDSW = 0 PK2 = 1.629017E-3 WKETA = 0.0106762
 +LKETA = -8.760864E-3 PU0 = -3.5021185 PUA = -313657E-11 PUB = 0
 +PVSAT = 653.2294237 PETA0 = 1E-4 PKETA = -0.0140591)

MODEL CMOSN PMOS (LEVEL = 7

+VERSION = 3.1 TNOM = 27 TOX = 3.2E-9 XJ = 1E-7 NCH = 4.1589E17
 +VTH0 = -0.2178731 K1 = 0.3055794 K2 = -1.881877E-4 K3 = 0.0955725
 +K3B = 6.5385817 W0 = 1E-6 NLX = 3.118875E-7 DVT0W = 0 DVT1W = 0
 +DVT2W = 0 DVT0 = 0.2602151 DVT1 = 0.1593124 DVT2 = 0.1 U0 = 100
 +UA = 1.043597E-9 UB = 1.E-21 UC = -4.36034E-11 VSAT = 2E5 A0 = 1.844554
 +AGS = 0.2915063 B0 = -4.189558E-6 B1 = 5E-6 KETA = 0.0414839
 +A1 = 0.0228958 A2 = 1 RDSW = 105.3697072 PRWG = -0.1019642 PRWB = 0.5
 +WR = 1 WINT = 0 LINT = 9.95995E-9 DWG = 1.093168E-9
 +DWB = -2.857077E-8 VOFF = -0.1022829 NFACTOR = 1.5332272 CIT = 0
 +CDSC = 2.4E-4 CDSCD = 0 CDSCB = 0 ETA0 = 0.011015 ETAB = -0.0285373
 +DSUB = 2.460721E-3 PCLM = 1.6249923 PDIBLC1 = 0 PDIBLC2 = -4.302895E-9
 +PDIBLCB = -1E-3 DROUT = 1.282078E-3 PSCBE1 = 2.169291E9 PSCBE2 = 6.594654E-10
 +PVAG = 1.5395235 DELTA = 0.01 RSH = 6.5 MOBMOD = 1 PRT = 0 UTE = -1.5
 +KT1 = -0.11 KT1L = 0 KT2 = 0.022 UA1 = 4.31E-9 UB1 = -7.61E-18 UC1 = -5.6E-11

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

+AT = 3.3E4 WL = 0 WLN = 1 WW = 0 WWN = 1 WWL = 0 LL = 0 LLN = 1
 +LW = 0 LWN = 1 LWL = 0 CAPMOD = 2 XPART = 0.5 CGDO = 3E-10
 +CGSO = 3E-10 CGBO = 1E-12 CJ = 1.174275E-3 PB = 0.8310047
 +MJ = 0.4126286 CJSW = 1.312194E-10 PBSW = 0.99 MJSW = 0.1
 +CJSWG = 4.22E-10 PBSWG = 0.99 MJSWG = 0.1 CF = 0 PVTH0 = 5.166851E-4
 +PRDSW = 42.1520552 PK2 = 1.857124E-3 WKETA = 0.0358202
 +LKETA = 0.0271244 PU0 = -1.0381257 PUA = -475151E-11 PUB = 4.084847E-22
 +PVSAT = -50 PETA0 = 2E-4 PKETA = -3.142785E-3)



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ภาคผนวก ข

บทความทางวิชาการที่ได้รับการตีพิมพ์

1. M. Kumngern, P. Suksaibul, F. Khateb, T. Kulej, “1.2 V Differential Difference Transconductance Amplifier and Its Application in Mixed-Mode Universal Filter”, *Sensors*, vol. 22, 2022, DOI: 10.3390/s22093535.
2. M. Kumngern, P. Suksaibul, F. Khateb, T. Kulej, “Electronically tunable universal filter and quadrature oscillator using low-voltage differential difference transconductance amplifiers”, *Institute of Electrical and Electronics Engineers Journal of Journal of Access*, Vol. 10, pp. 68965-68980, 2022.
3. M. Kumngern, P. Suksaibul, F. Khateb, “Four-input one-output voltage-mode universal Filter using Simple OTAs”, *Journal of Circuits, Systems, and Computers*, Vol. 28, No. 05, 2018, DOI:10.1142/S0218126619500786.
4. P. Suksaibul, S. Lerkvarunyu, M. Kumngern, “A Wien-Type Oscillator Using ECCII”, In *Proceedings of 2016 International Symposium on Intelligent Signal Processing and Communication Systems (ISPACS)*, Phuket, Thailand, 2016, pp. 1-4.
5. M. Kumngern, P. Suksaibul, S. Lerkvarunyu, “A Square-Wave Generator Using ECCII”, In *Proceedings of 2017 International Conference on Electrical, Electronics, Communication, Computer and Optimization Techniques (ICEECOT)*, Mysuru, India, 2017, pp 1-4.
6. B. Knobnob, P. Suksaibul, M. Kumngern, “Five-Input One-Output Universal Filter Using Simple CMOS OTAs”, in *Proceedings of 2018 4th International Conference on Electrical, Electronics and System Engineering, (ICEESE2018)*, Kuala Lumpur, Malaysia, 2018, pp. 87-90.
7. P. Suksaibul, U. Torteanchai, M. Kumngern, W. Jongchanachawat, B. Burapattanasiri, S. Lerkvarunyu, “Mixed-Mode Universal Filter Using Differential Difference Transconductance Amplifiers”, in *Proceedings of 2022 19th International Conference on Electrical Engineering/Electronics, Computer,*

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

- Telecommunications and Information Technology (ECTI-CON), Prachuap Khiri Khan, Thailand, 2022, pp. 1-5.
8. **P. Suksaibul**, U. Torteanchai, S. Manman, W. Jongchanachavawat, M. Kumngern, S. Lerkvarunyu, “Multiple-Input Multiple-Output Universal Filter Using DDTAs”, in **Proceedings of 2022 International Electrical Engineering Congress (iEECON)**, Khon Kaen, Thailand, 2022, pp. 1-4.



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ประวัติผู้เขียน

ชื่อ นายพิชัย สุขใสบุญย์

วัน เดือน ปี เกิด 8 มกราคม พ.ศ. 2533

ภูมิลำเนา บ้านเลขที่ 173 หมู่ 5 ตำบล ทรายขาว อำเภอ พาน จังหวัด เชียงราย
รหัสไปรษณีย์ 57120 อีเมล 59601014@kmitl.ac.th

การศึกษา สำเร็จการศึกษาระดับปริญญาตรี สาขาวิศวกรรมศาสตรบัณฑิต และวิศวกรรมศาสตรมหาบัณฑิต
สาขาวิศวกรรมอิเล็กทรอนิกส์และโทรคมนาคม ณ มหาวิทยาลัยเทคโนโลยี
ราชมงคลธัญบุรี
ปัจจุบันกำลังศึกษาระดับปริญญาโท สาขาวิศวกรรมไฟฟ้า ณ
สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Article

1.2 V Differential Difference Transconductance Amplifier and Its Application in Mixed-Mode Universal Filter

 Montree Kumngern ¹, Pichai Suksaibul ¹, Fabian Khateb ^{2,3,4,*} and Tomasz Kulej ⁵
¹ Department of Telecommunications Engineering, School of Engineering, King Mongkut's Institute of Technology Ladkrabang, Bangkok 10520, Thailand; montree.ku@kmitl.ac.th (M.K.); pichai.new@gmail.com (P.S.)

² Department of Microelectronics, Brno University of Technology, Technická 10, 601 90 Brno, Czech Republic

³ Faculty of Biomedical Engineering, Czech Technical University in Prague, nám. Sítná 3105, 272 01 Kladno, Czech Republic

⁴ Department of Electrical Engineering, Brno University of Defence, Kounicova 65, 662 10 Brno, Czech Republic

⁵ Department of Electrical Engineering, Czestochowa University of Technology, 42-201 Czestochowa, Poland; kulej@el.pcz.czest.pl

* Correspondence: khateb@vutbr.cz; Tel.: +420-54114-6128

Abstract: This paper presents a new mixed-mode universal filter based on a differential difference transconductance amplifier (DDTA). Unlike the conventional transconductance amplifier (TA), this DDTA has both advantages of the TA and the differential difference amplifier (DDA). The proposed filter can offer four-mode operations of second-order transfer functions into a single topology, namely, voltage-mode (VM), current-mode (CM), transadmittance-mode (TAM), and transimpedance-mode (TIM) transfer functions. Each operation mode offers five standard filtering responses; therefore, at least twenty filtering transfer functions can be obtained. For the filtering transfer functions, the matching conditions for the input and passive component are absent. The natural frequency and the quality factor can be set orthogonally and electronically controlled. The performance of the proposed topology was evaluated by PSPICE simulator using the 0.18 μm CMOS technology from the Taiwan Semiconductor Manufacturing Company (TSMC). The voltage supply was 1.2 V and the power dissipation of the DDTA was 66 μW . The workability of the filter was confirmed through experimental test by DDTA-based LMI3600 discrete-component integrated circuits.

Keywords: mixed-mode filter; universal filter; differential difference transconductance amplifier; analog signal processing



Citation: Kumngern, M.; Suksaibul, P.; Khateb, F.; Kulej, T. 1.2 V Differential Difference Transconductance Amplifier and Its Application in Mixed-Mode Universal Filter. *Sensors* **2022**, *22*, 3535. <https://doi.org/10.3390/s22093535>

Academic Editors: Haruo Kobayashi and Alfio Dario Grasso

Received: 8 March 2022

Accepted: 4 May 2022

Published: 6 May 2022

Publisher's Note: MDPI stays neutral with regard to jurisdictional claims in published maps and institutional affiliations.



Copyright: © 2022 by the authors. Licensee MDPI, Basel, Switzerland. This article is an open access article distributed under the terms and conditions of the Creative Commons Attribution (CC BY) license (<https://creativecommons.org/licenses/by/4.0/>).

1. Introduction

Universal filters are basic electronic blocks that usually provide five filtering responses into a single topology, namely, low-pass (LP), high pass (HP), band pass (BP), band stop (BS), and all pass (AP) filters. The applications such as three crossover network high-fidelity loudspeakers [1,2], touch-tone telephone tone decoders [2], and high-order filters [3] require universal filters as the basic building blocks. Moreover, universal filters can be fabricated as commercial programmable filter-integrated circuits [4]. As a commercially available IC, it is valuable if a single IC can provide a multi-mode filter that depends on the applications of the circuit designer. There are many universal filters available in the open literature, for example, see [5–14]. Considering input and output signals, these universal filters can be classified as four-mode operations as follows: voltage-mode (VM) filter when both input and output signals are in voltage form [5,6]; current-mode (CM) filter when both input and output signals are in current form [7,8]; transadmittance-mode (TAM) filter when the input signal is in voltage form while the output signal is in current form [9–11], and finally transimpedance-mode (TIM) filter when the input signal is in current form while the output signal is in voltage form [12–14]. It should be noted that the universal filters in [12–14] offer only a single-mode filter.

Recently, universal filters that operate as multi-mode filters into a single topology, the so-called mixed-mode universal filters, have been reported [15–22]. Compared with single-mode universal filters in [5–15], mixed-mode universal filters in [15–22] can provide larger filtering responses. Unfortunately, these mixed-mode universal filters cannot realize four modes of operation into a single topology. There are mixed-mode universal filters that can realize VM, CM, TAM, and TIM filters into a single topology available in the literature [23–45]. However, some of these topologies suffer from some drawbacks as follows:

1. Lack of electronic tunability [24–29,34,35,38–41];
2. Employment of floating passive components [24–29,32,35,38,39,41,44–46];
3. Active or passive component matching condition [24–35,37,39,41,44,46];
4. Input signal matching condition or requirement of a minus-type input signal [30,31,33,34,37,39,45];
5. Input voltage signal being applied via capacitor or resistor [24–29,32,34,35,38,39,41,44–46]; and
6. Inability to provide at least twenty filtering responses into a single topology [23,24,27,29,33,36,38,40,42,45].

A universal filter that allows electronic tunability can offer some advantages such as the ease of compensation when the natural frequency is deviated by the effect of temperature or process variations, while a universal filter without a floating capacitor and resistor and free from the passive component matching condition is more suitable for integrated circuit implementation. A universal filter that requires a minus-type input signal or an input signal matching condition needs additional circuits such as current-mirror for CM operation or inverting amplifier for VM operation. This requirement defects VM operation because many passive components are usually required, unless the universal filter provides a fully differential structure. Finally, a universal filter that provides at least twenty filtering responses means that each operation mode can realize five standard filtering responses; hence, the full capability of the mixed-mode universal filter can be obtained.

This study focused on a mixed-mode universal filter that could realize VM, CM, TAM, and TIM filters into a single topology. Each operation mode could realize five standard filtering responses; thus, twenty filtering responses could be obtained. The active device, named differential difference transconductance amplifier (DDTA), was used in this study. This device employs high-input impedance terminals with the advantage of input voltage arithmetic operation such as the differential difference amplifier (DDA) [47], and the capability of electronic tuning such as the transconductance amplifier. Thus, a DDTA-based circuit is easy for addition and subtraction of voltage signals and possesses an electronic tuning capability [48–51]. Unlike the standard differential difference transconductance amplifier that was created by two differential pair DDAs followed by the transconductance amplifier presented in [52], the proposed DDTA is based on one multiple-input differential pair DDA [53–56] that serves as a differential difference transconductance amplifier followed by a voltage buffer. Therefore, the proposed DDTA could reduce the count of active blocks, power dissipation, and chip area as a result of using the multiple-input MOS transistor (MI-MOST) technique [57]. It is worth noting that the MI-MOST comes with several advantages compared with the multiple-input floating-gate (MIFG) transistor [58]. The MIFG transistor uses the charge conversation principle and hence it is incompatible with modern nanoscale gate-leakage CMOS technologies [59]. The MIFG implementation requires two-polysilicon technology, and the remaining residual charge on its gate causes voltage offset. Therefore, a new DDTA-based mixed-mode universal filter that could provide at least twenty filtering responses of VM, CM, TAM, and TIM filters is presented in this paper. The DDTA uses the MI-MOST technique that offers simplification of its overall structure and a reduction in the power dissipation. The proposed mixed-mode universal filter offers the following advantages such as:

- i. electronic tuning capability;
- ii. being free from a floating passive component;

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

- iii. being free from a passive component matching condition;
- iv. lacking a minus-type input signal or an input signal matching condition;
- v. not applying the input voltage signal via a capacitor or resistor; and
- vi. each operation of VM, TAM, CM and TIM offering five standard filtering responses.

The comparison of the proposed filter with the previous mixed-mode universal filters is shown in Table 1. Compared with [30,31] that have equal active and passive components, the proposed filter is free from active and passive component matching conditions as well as the minus-type input signal requirement. Compared with [43] that offers similar performances, the proposed filter employs fewer components and provides more filtering functions. Compared with [44–46] that employ fewer devices, the proposed filter applies the input voltage signal via a high-impedance node whereas the filters in [44–46] apply the input voltage signal via a capacitor or resistor.

This paper is organized as follows: in Section 2, the TA-based DDA using MI-MOSTs and the proposed mixed-mode universal filter are presented; Section 3 presents the simulation results and experimental results; and Section 4 concludes the paper.



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


Table 1. Comparison the proposed filter with the previous mixed-mode universal filter.

Ref.	No. of Device	Power Supply	No. of C & R	Obtaining Function	PD [mW]	THD of LP [%]	BW [kHz]	(i)	(ii)	(iii)	(iv)	(v)	(vi)
[23] 2003	4-CCII	-	2 & 0	14	-	-	-	Yes	Yes	Yes	Yes	Yes	No
[24] 2004	5-CCII	-	2 & 7	12	-	-	-	No	No	No	Yes	No	No
[25] 2005	4-CFOA	±12 V	2 & 9	20	-	-	112.5	No	No	No	Yes	No	Yes
[26] 2006	3-CCII	±12 V	3 & 4	20	-	-	-	No	No	No	Yes	No	Yes
[27] 2006	3-FTFN	-	2 & 3	11	-	-	31.8	No	No	Yes	Yes	No	No
[28] 2007	2-DDCC	±1.25 V	2 & 4	20	-	-	4.973×10^3	No	No	No	Yes	No	Yes
[29] 2008	1-FDCCII	±1.25 V	2 & 3	17	-	-	3.316×10^3	No	No	No	Yes	No	No
[30] 2009	5-OTA	±1.65 V	2 & 0	24	30.95	-	1×10^3	Yes	Yes	No	No	Yes	Yes
[31] 2010	5-OTA	±1.25 V	2 & 0	20	-	0.777@400 mV _{pp}	1.591×10^3	Yes	Yes	No	No	Yes	Yes
[32] 2010	2-CCII	±2.5 V	2 & 1	20	-	<5@500 μA _{pp}	1.27×10^3	Yes	No	No	Yes	No	Yes
[33] 2011	3-CCCCTA	±1 V	2 & 0	16	4.84	-	1.06×10^3	Yes	Yes	No	No	Yes	No
[34] 2011	3-DDCC	±1.25 V	2 & 3	30	-	0.723@60 μA _{pp}	3.978×10^3	No	Yes	No	No	Yes	Yes
[35] 2011	3-DDCC	±1.25 V	2 & 4	20	-	-	3.978×10^3	No	No	No	Yes	No	Yes
[36] 2012	4-MOCCII	±2.5 V	2 & 0	12	-	-	-	Yes	Yes	Yes	Yes	Yes	No
[37] 2013	4-MOCCII	±1.25 V	2 & 0	20	-	0.5@300 μA _{pp}	-	Yes	Yes	No	No	Yes	Yes
[38] 2015	2-CCII	±1.25 V	2 & 2	11	-	-	2×10^3	No	No	Yes	Yes	No	No
[39] 2016	1-FDCCII, 1-DDCC	±0.9 V	2 & 6	46	-	2.2@300 mV _{pp}	1.591×10^3	No	No	No	No	No	Yes
[40] 2016	2-DVCC	±1.25 V	2 & 3	14	-	-	3.978×10^3	No	Yes	Yes	Yes	Yes	No
[41] 2016	2-FDCCII	±0.9 V	2 & 5	25	-	0.971@200 mV _{pp}	1.591×10^3	No	No	No	Yes	No	Yes
[42] 2017	3-CCCCTA	±0.9 V	2 & 0	18	1.99	2.16@500 mV _{pp}	3.183×10^3	Yes	Yes	Yes	Yes	Yes	No
[43] 2017	6-MI-OTA	±0.5 V	2 & 0	20	0.075	2@50 mV _{pp}	1.5×10^3	Yes	Yes	Yes	Yes	Yes	Yes
[44] 2020	2-EXCCTA	±1.25 V	2 & 4	20	-	<5@520 mV _{pp}	7.622×10^3	Yes	No	No	Yes	No	Yes

Table 1. Cont.

Ref.	No. of Device	Power Supply	No. of C & R	Obtaining Function	PD [mW]	THD of LP [%]	BW [kHz]	(i)	(ii)	(iii)	(iv)	(v)	(vi)
[45] 2021	1-EX-CCCII	± 0.5 V	2 & 1	17	1.35	0.2@520 mV _{pp}	23×10^3	Yes	No	Yes	No	No	No
[46] 2021	1-VD-EXCCII	± 1.25 V.	2 & 3	20	5.76	<7.5@650 mV _{pp}	8.084×10^3	Yes	No	No	Yes	No	Yes
This study	5-DDTA	1.2 V	2 & 0	36	0.33	1.09@650 mV _{pp}	1.04	Yes	Yes	Yes	Yes	Yes	Yes

Note: PD = power dissipation, THD = total harmonic distortion, and BW = bandwidth.



2. Proposed Circuit

2.1. Proposed Mixed-Mode Universal Filter

The symbol of DDTA is shown in Figure 1a. The relationship of the terminals can be expressed by

$$\left. \begin{aligned} V_w &= V_{y1} - V_{y2} + V_{y3} \\ I_o &= G_m V_w \end{aligned} \right\} \quad (1)$$




Figure 1. TA-based DDA: (a) symbol; (b) internal structure.

It should be noted that the output V_w is the addition and subtraction of inputs V_{y1} , V_{y2} and V_{y3} , while the output I_o is the current that is converted from V_w by G_m , where G_m is the internal transconductance of DDTA. Therefore, DDTA included the DDA as an input stage that serves also as a transconductance amplifier (TA) as an output stage. Compared with the differential difference current conveyor transconductance amplifier (DDCCTA) [60], the DDTA structure employs less MOS transistors. Figure 1b shows the internal structure of the proposed DDTA. The voltage follower (VF) circuit was used to avoid the loading effect. Therefore, the w-terminal possessed a low-impedance level that could be directly connected to a low-resistance external load.

The structure of DDTA in [52] was developed to the DDTA using MI-MOST as shown in Figure 2. Figure 3a shows the MI-MOST symbol with n number of inputs where the input terminals V_1, \dots, V_n are coupled to the gate terminal of the conventional MOST by n input capacitors C_{G1}, \dots, C_{Gn} . To guarantee the DC operation, the high resistances $R_{MOS1}, \dots, R_{MOSn}$ are connected in parallel to each input capacitor, as shown in Figure 3b. The high resistance R_{MOS} is implemented by two MOSTs (M_R) operating in the cut-off region as shown in Figure 3c, which offers a minimum area of chip. It is worth noting that the pseudo-resistors shunt the input capacitors for proper DC operation of the input transistor; therefore, there are no floating-gate issues as in the case of the MIFG transistor. However, for AC operation, the input capacitors create a short circuit for the AC signal, the same as in the case of the MIFG technique.




Figure 2. TA-based DDA using MI-MOSTs.

It is worth noting that the multiple input techniques are simply created by a set of parallel capacitors shunted with high-resistance pseudo-resistors (M_R). This technique can be applied to the gate-, bulk-, gate-bulk (DTMOS), or bulk-quasi-floating-gate terminals of a standard MOS transistor [61].

In Figure 2, the transistors M_1 – M_6 and M_9 create the DDA core circuit. The MI-MOST differential pairs M_1 and M_2 , the transistor M_3 , and the two current sources M_4

and M_5 create the differential stage of the DDA. The transistor M_3 along with M_2 and M_5 create a flipped voltage follower (FVF) [62] and it is used to enforce the current of M_3 (i.e., I_{M3}) to be equal to the tail current, same as in the case of the differential stage of the conventional structure. The FVF modifies the gate of M_3 to ensure equal drain currents for both differential pairs M_1 and M_2 [63]. Furthermore, due to the FVF, the minimum voltage supply is the sum of one gate-source and one drain-source voltage ($V_{DD(\min)} = V_{GS-M3} + V_{DS-M5}$).




Figure 3. MI-MOST: (a) symbol; (b) realization; (c) realization of the large resistance value.

Transistors M_6 and M_9 form a super class AB second stage [64]. The R_{MOS} is responsible for the gate DC biasing of the transistor M_6 , whereas the capacitor C delivers the AC signal to this gate. The node w' is connected to the input terminal of M_2 , creating negative feedback for obtaining a unity-gain voltage follower. The DDA stability is insured by the compensation capacitor C_c . The transistors M_{12} – M_{18} , R_{MOS1} , and capacitors C_{c1} and C_1 are used to work as a voltage follower circuit. The operation is similar to the first stage of DDTA that was previously explained. Therefore, the relationship $V_w = V_{y1} - V_{y2} + V_{y3}$ ($V_w = V_{w'}$) can be obtained. The bias current I_b and M_b generated the bias voltage V_b for M_4 – M_8 and M_{15} – M_{17} . The terminal w' is connected to a linear adjustable resistor R_{set} that converts the voltage $V_{w'}$ to current $I_{w'}$. This current is mirrored by M_7 – M_{10} to the o-terminals; thus, $I_o = I_{w'}$ can be achieved. Additional output current o-terminals can be obtained using complementary transistors such as M_8 and M_{11} . Hence, this part works as a transconductance amplifier. The output current I_o is obtained as

$$V_{w'} = (V_{y1} - V_{y2} + V_{y3}) \quad (2)$$

$$I_o = \frac{V_{w'}}{R_{set}} = \frac{(V_{y1} - V_{y2} + V_{y3})}{R_{set}} \quad (3)$$

$$G_{mset} = \frac{1}{R_{set}} = \frac{I_o}{(V_{y1} - V_{y2} + V_{y3})} \quad (4)$$

Note that the high linearity is achieved due to the linear resistance R_{set} . The DDA operates in a closed loop, just forming a second-generation current conveyor, with the w' output terminal loaded by R_{set} , and such a configuration can be considered as a transconductance amplifier. However, the attenuation of the input signal by capacitors allows enlarging the input common mode range, as well as the range of linear operation (the range where the so-called hard nonlinearities associated with changing the region of operation of transistors do not appear).

The proposed mixed-mode universal filter using DDTAs is shown in Figure 4. It consisted of five DDTAs and two grounded capacitors. The variant transfer functions could be obtained by applying the appropriate input signals V_{in1} , V_{in2} , I_{in1} , and I_{in2} and selecting the appropriate output signals V_{o1} , V_{o2} , V_{o3} , V_{o4} , V_{o5} , I_{o1} , and I_{o2} . The input voltage which is not used ($V_{in} = 0$) should be attached to ground while the input current which is not used ($I_{in} = 0$) should be floated. The G_{msetj} ($G_{msetj} = 1/R_{setj}$) is the transconductance of

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

DDTA_{*j*} (*j* = 1, 2, 3, 4, 5). Using (1) and nodal analysis, the output voltages and currents of the proposed mixed-mode universal filter can be expressed by

$$V_{o1} = \frac{G_{mset5}(sC_2G_{mset2} + G_{mset1}G_{mset2})V_{in1} - G_{mset1}G_{mset2}G_{mset5}V_{in2} - G_{mset5}(sC_2 + G_{mset1})I_{in1} - G_{mset1}G_{mset2}I_{in2}}{D(s)} \quad (5)$$

$$V_{o2} = \frac{G_{mset1}G_{mset2}G_{mset5}V_{in1} + sC_1G_{mset1}G_{mset5}V_{in2} - G_{mset1}G_{mset5}I_{in1} + sC_1G_{mset1}I_{in2}}{D(s)} \quad (6)$$

$$V_{o3} = \frac{sC_2G_{mset2}G_{mset5}V_{in1} + s^2C_1C_2G_{mset5}V_{in2} - sC_2G_{mset5}I_{in1} + s^2C_1C_2I_{in2}}{D(s)} \quad (7)$$

$$V_{o4} = \frac{G_{mset1}G_{mset2}G_{mset5}V_{in1} - G_{mset5}(s^2C_1C_2 + G_{mset1}G_{mset2})V_{in2} - G_{mset1}G_{mset5}I_{in1} - (s^2C_1C_2 + G_{mset1}G_{mset2})I_{in2}}{D(s)} \quad (8)$$

$$V_{o5} = \frac{2G_{mset1}G_{mset2}G_{mset5}V_{in1} - G_{mset5}(s^2C_1C_2 - sC_1G_{mset1} + G_{mset1}G_{mset2})V_{in2} - 2G_{mset1}G_{mset5}I_{in1} - (s^2C_1C_2 - sC_1G_{mset1} + G_{mset1}G_{mset2})I_{in2}}{D(s)} \quad (9)$$

$$I_{o1} = \frac{sC_2G_{mset1}G_{mset2}G_{mset5}V_{in1} + s^2C_1C_2G_{mset1}G_{mset5}V_{in2} - sC_2G_{mset1}G_{mset5}I_{in1} + s^2C_1C_2G_{mset1}I_{in2}}{D(s)} \quad (10)$$

$$I_{o2} = \frac{G_{mset2}G_{mset5}(s^2C_1C_2 + sC_1G_{mset1})V_{in1} - sC_1G_{mset1}G_{mset2}G_{mset5}V_{in2} - G_{mset5}(s^2C_1C_2 + sC_1G_{mset1})I_{in1} - sC_1G_{mset1}G_{mset2}I_{in2}}{D(s)} \quad (11)$$

$$I_{o3} = \frac{G_{mset1}G_{mset2}G_{mset3}G_{mset5}V_{in1} - G_{mset3}G_{mset5}(s^2C_1C_2 + G_{mset1}G_{mset2})V_{in2} - G_{mset1}G_{mset3}G_{mset5}I_{in1} - G_{mset3}(s^2C_1C_2 + G_{mset1}G_{mset2})I_{in2}}{D(s)} \quad (12)$$

$$I_{o4} = \frac{2G_{mset1}G_{mset2}G_{mset4}G_{mset5}V_{in1} - G_{mset4}G_{mset5}(s^2C_1C_2 - sC_1G_{mset1} + G_{mset1}G_{mset2})V_{in2} - 2G_{mset1}G_{mset4}G_{mset5}I_{in1} - G_{mset4}(s^2C_1C_2 - sC_1G_{mset1} + G_{mset1}G_{mset2})I_{in2}}{D(s)} \quad (13)$$

where $D(s) = s^2C_1C_2G_{mset5} + sC_1G_{mset1}G_{mset5} + G_{mset1}G_{mset2}G_{mset5}$. By appropriately applying the input signals (V_{in1} , V_{in2} , I_{in1} , and I_{in2}) and choosing the output terminals (V_{o1} , V_{o2} , V_{o3} , V_{o4} , V_{o5} , I_{o1} , I_{o2} , I_{o3} , and I_{o4}), the VM, CM, TAM, and TIM filters can be expressed as in Table 3. It was evident that the proposed filter offers four modes of operation into a single topology. Each mode of operation provides five standard filtering transfer functions; hence, at least twenty transfer functions can be obtained. In addition, several filtering functions can be obtained from the same mode of operation; thus, the proposed topology can provide 36 filtering functions.

It should be noted that some filtering functions offer some advantages such as the gain of transfer function when V_{in1} is the input and V_{o5} is the output for LP of the VM filter, the high-Q filter when $V_{in1} = V_{in2}$ is the input and V_{o2} is the output for BP of the VM filter, and offer both non-inverting and inverting filtering functions for HP of TAM filter.

The natural frequency (ω_0) and the quality factor (Q) of the proposed filter can be given as

$$\omega_0 = \sqrt{\frac{G_{mset1}G_{mset2}}{C_1C_2}} \quad (14)$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$Q = \sqrt{\frac{C_2 G_{mset2}}{C_1 G_{mset1}}} \quad (15)$$

From (14) and (15), the parameter ω_o can be adjusted electronically by G_{mset1} and G_{mset2} whereas the parameter Q can be given by C_2/C_1 by keeping $G_{mset1} = G_{mset2}$. Thus, the proposed filter can be electronically controlled for parameter ω_o and orthogonally controlled for parameters ω_o and Q .




Figure 4. Proposed mixed-mode universal filter using DDTAs.

It should be noted that the terminals V_{03} , V_{04} , and V_{05} possess low-output impedance whereas the terminals I_{01} , I_{02} , I_{03} , and I_{04} possess a high-output impedance, and thus the loads can be connected directly without additional buffer circuit requirements. The terminals V_{in1} and V_{in2} possess a high-input impedance, hence the condition such as $V_{in1} = V_{in2}$ is not required for additional buffer circuits. However, the terminals V_{01} and V_{02} do not provide a low-output impedance and the terminals I_{in1} and I_{in2} do not provide a low-input impedance; therefore, the buffer circuits may be required if low-impedance loads are connected and if low-impedance current signals are supplied. In the case of CM and TIM filters, the matching condition is absent and in the case of VM and TAM, the inverting-type input is not used.

2.2. Non-Ideality Analysis

Considering non-idealities of DDTA, (1) can be rewritten as

$$\left. \begin{aligned} V_w &= \beta_{j1} V_{y1} - \beta_{j2} V_{y2} + \beta_{j3} V_{y3} \\ I_o &= G_{msetnj} V_w \end{aligned} \right\} \quad (16)$$

where $\beta_{j1} = 1 - \varepsilon_{j1v}$ and ε_{j1v} ($|\varepsilon_{j1v}| \ll 1$) denote the voltage tracking error from V_{y1} to V_w of j -th DDTA, $\beta_{j2} = 1 - \varepsilon_{j2v}$ and ε_{j2v} ($|\varepsilon_{j2v}| \ll 1$) denote the voltage tracking error from V_{y2} to V_w of j -th DDTA and $\beta_{j3} = 1 - \varepsilon_{j3v}$ and ε_{j3v} ($|\varepsilon_{j3v}| \ll 1$) denote the voltage tracking error from V_{y3} to V_w of j -th DDTA.

The non-ideal transconductance gain G_{msetnj} is given by

$$G_{msetnj}(s) = \left(\frac{\omega_{gmj}}{s + \omega_{gmj}} \right) G_{msetj} \quad (17)$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

where ω_{gmj} and G_{msetj} denote the first-order pole frequency and the open-loop transconductance gain of j -th DDTA.

The non-ideal transconductance gain of DDTA is caused by the parasitic capacitor and parasitic resistor at o-terminal. In the frequency range that can generate these parasitic parameters, G_{msetnj} can be modified as [65]

$$G_{msetnj}(s) \cong G_{msetj}(1 - \mu_j s) \quad (18)$$

where $\mu_j = 1/\omega_{gmj}$.

The filter in Figure 4 was re-analyzed by using (16), and the denominator of the transfer functions can be rewritten as

$$D(s) = S^2 C_1 C_2 + S C_1 G_{msetn1} \beta_{12} + G_{msetn1} G_{msetn2} \beta_{13} \beta_{22} \quad (19)$$

Using (18), (19) becomes

$$D(s) = s^2 C_1 C_2 \left(1 - \frac{C_1 G_{mset1} \beta_{12} \mu_1 - G_{mset1} G_{mset2} \beta_{13} \beta_{22} \mu_1 \mu_2}{C_1 C_2} \right) + s C_1 G_{mset1} \beta_{12} \left(1 - \frac{G_{mset1} G_{mset2} \beta_{13} \beta_{22} \mu_1 + G_{mset1} G_{mset2} \beta_{13} \beta_{22} \mu_2}{C_1 G_{mset1} \beta_{12}} \right) + G_{msetn1} G_{msetn2} \beta_{13} \beta_{22} \quad (20)$$

From (20), the non-idealities of the DDTAs affect the circuit characteristics which depart from ideal values. The parasitic effects from the DDTA could be made negligible by satisfying the following condition:

$$\frac{\beta_{12} C_1 G_{mset1} \mu_1 + \beta_{13} \beta_{22} G_{mset1} G_{mset2} \mu_1 \mu_2}{C_1 C_2} \ll 1 \quad (21)$$

$$\frac{\beta_{13} \beta_{22} G_{mset1} G_{mset2} \mu_1 - \beta_{13} \beta_{22} G_{mset1} G_{mset2} \mu_2}{\beta_{12} C_1 G_{mset1}} \ll 1 \quad (22)$$

Therefore, the non-ideal natural frequency (ω_{on}) and the non-ideal quality factor (Q_n) can be expressed, respectively, by

$$\omega_{on} = \sqrt{\frac{G_{mset1} G_{mset2} \beta_{13} \beta_{22}}{C_1 C_2}} \quad (23)$$

$$Q_n = \frac{1}{\beta_{12}} \sqrt{\frac{C_2 G_{mset2} \beta_{13} \beta_{22}}{C_1 G_{msetn1}}} \quad (24)$$

The sensitivity of the ω_{on} and Q_n with respect to circuit components and non-ideal parameters can be expressed as follows:

$$S_{G_{mset1}}^{\omega_{on}} = S_{G_{mset2}}^{\omega_{on}} = S_{\beta_{13}}^{\omega_{on}} = S_{\beta_{22}}^{\omega_{on}} = -S_{C_1}^{\omega_{on}} = -S_{C_2}^{\omega_{on}} = \frac{1}{2} \quad (25)$$

$$S_{\beta_{12}}^{Q_n} = -1 \quad (26)$$

$$S_{C_2}^{Q_n} = S_{G_{mset2}}^{Q_n} = S_{\beta_{13}}^{Q_n} = S_{\beta_{22}}^{Q_n} = -S_{C_1}^{Q_n} = -S_{G_{mset1}}^{Q_n} = -\frac{1}{2} \quad (27)$$

It can be expressed from (25)–(27) that the proposed filter showed good active and passive sensitivities because all the sensitivities were within unity in magnitude.

3. Results

3.1. Simulation Results

The DDTA in Figure 2 was designed using a 1.2 V voltage supply ($V_{DD} = -V_{SS} = 0.6$ V) and 5 μ A bias current. The circuit consumed 66 μ W of power. The PSPICE simulation

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

was used to simulate the circuit using a 0.18 μm CMOS technology from TSMC. The parameters of the components and the simulated performances of the used DDTA are shown in Tables 2 and 3, respectively.

Table 2. Simulated parameters of used DDTA.

Parameters	Simulated Value
Technology	0.18 μm
Supply voltage	1.2 V (± 0.6 V)
Static power consumption	66 μW
Transconductance	$1/R_{\text{set}}$
−3 dB bandwidth	
$V_w/V_{y1}, V_w/V_{y2}, V_w/V_{y3}$	2.4 MHz
I_o/V_{y1} ($R_{\text{set}} = 15$ k Ω)	6.4 MHz
Voltage gain: $V_w/V_{y1}, V_w/V_{y2}, V_w/V_{y3}$	0.988
DC voltage range ($R_{\text{set}} = 15$ k Ω)	± 100 mV
DC offset	−0.13 mV
$R_w \& L_w$	1.25 k Ω & 0.4 mH
$R_o // C_o$	947.78 k Ω // 0.22 pF

Table 3. Parameters of the components of DDTA in Figure 2.

Transistor	W/L ($\mu\text{m}/\mu\text{m}$)
M_1, M_2, M_{13}, M_{12}	$9 \times 9/0.3$
M_3, M_{14}	15/0.3
$M_6, M_4, M_5, M_{15}, M_{16}$	12/3
M_6, M_7, M_8, M_{17}	$2 \times 12/3$
$M_9, M_{10}, M_{11}, M_{18}$	$2 \times 25/2$
M_R	4/5
$C_G = 0.5$ pF, $C_c = C = 2.6$ pF	

Figure 5 shows the relation between voltages V_w and V_{y1} with $R_{\text{set}} = 15$ k Ω and its voltage error. At $V_{y1} = 0$ mV, the voltage error was −0.13 mV and at $V_{y1} = \pm 100$ mV, the voltage error was less than 2 mV. To show the voltage-to-current converter of DDTA, the voltage V_{in} ($V_{in} = V_{in+} - V_{in-}$) was applied to the input, and the current at o-terminal was measured. Figure 6 shows the relation between I_o and V_{in} with different values of R_{set} ($R_{\text{set}} = 10, 15, 20, 25$ k Ω). The transconductances G_{mset} of DDTA can be given by $1/R_{\text{set}}$ ($G_{mset1} = 1/R_{\text{set}}$). The simulated performances of DDTA in Figure 2 are summarized in Table 2.

The proposed mixed-mode filter in Figure 4 was designed for obtaining 1 kHz of the natural frequency. The capacitors $C_1 = C_2 = 10$ nF and $R_{\text{set}1} = R_{\text{set}2} = R_{\text{set}3} = R_{\text{set}4} = R_{\text{set}5} = 15$ k Ω . These R_{set} resistors can be integrated on chip using a high-resistance poly resistor; however, the high value 10 nF capacitors should be off-chip.

Figures 7a, 8a, 9a and 10a show, respectively, the simulated magnitude frequency responses of the LP, HP, BP, and BS responses of the VM, CM, TAM, and TIM filters. The natural frequency of these results was 1.04 kHz. The simulated magnitude and phase characteristics of the AP filter of the VM, CM, TAM, and TIM filters are shown respectively in Figures 7b, 8b, 9b and 10b. The total power consumption of the filter was 330 μW . It can be confirmed from Figures 7–10 that the proposed mixed-mode filter provides five standard filtering responses of VM, CM, TAM, and TIM filters.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




Figure 5. The simulated large signal DC transfer characteristic $V_w = f(V_{y1})$ and the corresponding error.




Figure 6. The simulated large-signal DC transfer characteristic $I_o = f(V_{in})$ for different values of R_{set} .




Figure 7. The simulated frequency responses of the VM filter: (a) LP, BP, HP, BS filters; (b) AP filter.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




Figure 8. The simulated frequency responses of the CM filter: (a) LP, BP, HP, BS filters; (b) AP filter.




Figure 9. The simulated frequency responses of the TAM filter: (a) LP, BP, HP, BS filters; (b) AP filter.




Figure 10. The simulated frequency responses of the TIM filter: (a) LP, BP, HP, BS filters; (b) AP filter.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

To confirm that the proposed filter provided electronic tuning ability, the BP filter was simulated by adjusting $R_{set1} = R_{set2} = 10\text{ k}\Omega$, $15\text{ k}\Omega$, $20\text{ k}\Omega$, $25\text{ k}\Omega$ while $R_{set3} = R_{set4} = R_{set5} = 15\text{ k}\Omega$. Figure 11 shows the center frequency of 0.64 kHz , 0.79 kHz , 1.04 kHz , and 1.51 kHz when the resistance $R_{set1} = R_{set2}$ was $25\text{ k}\Omega$, $20\text{ k}\Omega$, $15\text{ k}\Omega$, and $10\text{ k}\Omega$, respectively.




Figure 11. The simulated frequency responses of the VM BP filter when variation in f_0 by R_{set} ($R_{set1} = R_{set2} = 10\text{ k}\Omega$, $15\text{ k}\Omega$, $20\text{ k}\Omega$ and $25\text{ k}\Omega$ while $R_{set3} = R_{set4} = R_{set5} = 15\text{ k}\Omega$).

The total harmonic distortion (THD) of the LP response of VM and CM filters was investigated by applying the single-tone input signal of 100 Hz to the input. The simulated THDs of VM and CM filters with different amplitudes are respectively shown in Figure 12a,b. The THD was less than 1.09% for input amplitude of 325 mV (peak) of the VM filter and the THD was less than 1.21 for input amplitude of $20\text{ }\mu\text{A}$ (peak) of the CM filter. The RMS output noise of the LP filter integrated in the bandwidth of 1 kHz was performed and the value of this noise was $150\text{ }\mu\text{V}$. Thus, the dynamic range for 1.09% THD was 63.69 dB .




Figure 12. The simulated THD of the LP filters with different amplitude of input signal at 100 Hz : (a) VM filter; (b) CM filter.

The proposed filter was investigated by applying two tones closely spaced in frequency into the input of the BP filter and the third-order distortion products (IMD3s) produced by the circuit nonlinearity were determined. In this case, the IMD3 of the VM and CM filters was investigated by applying the first tone with a sine wave frequency of 0.9 kHz and the

second tone with 1.1 kHz. The simulated IMD3s of the VM and CM filters are respectively shown in Figure 13a,b. The IMD3 was around -37.23 dB for 100 mV (peak) of the VM filter and the IMD3 was around -36 dB for 7 μ A (peak) of the CM filter.




Figure 13. The simulated IMD3 versus the input signal for the BP filters: (a) voltage (V_{in} -peak); (b) current (I_{in} -peak).

The VM filter was used to test its temperature performance. The simulated magnitude frequency responses of the LP, BP, HP, BS, and AP filter when the temperature was varied from -10 to 70 $^{\circ}$ C are shown in Figure 14. The proposed filter was also investigated using a Monte Carlo analysis by assuming that the fluctuation of the natural frequency changes caused by deviation of the capacitors and the threshold voltage of the MOS transistor. The BP response of the VM filter was simulated by setting 5% tolerances of the capacitors C_1 and C_2 and 5% variations of the transistor threshold voltage at 1.04 kHz, $Q \cong 1$, and 200 Gaussian distribution runs. Figure 15 shows the derived histogram of the natural frequency which expressed that the standard deviation (σ) of f_0 was 33.339 Hz and the maximal and minimal values of f_0 were 1.132 kHz and 0.967 kHz, respectively.




Figure 14. The simulated magnitude frequency responses of the universal filter with temperature variation.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




Figure 15. The histogram of the cutoff frequency of the universal filter with 200 runs of MC analysis.

3.2. Experimental Results

The proposed mixed-mode universal filter was also tested experimentally to confirm its functionality. The simulation results based on the macro model and the measured results are included for comparison. The DDTA was realized using OTAs as shown in Figure 16 [52]. The prototype circuit was realized using commercially available integrated circuit LM13700N that consists of two current-controlled transconductance amplifiers. Note the benefit of the MI-MOST on the TA-based DDA in Figure 2 in simplifying the CMOS structure and reducing the number of ICs needed to build the filter application. For instance, to create the multiple input (y_1 , y_2 , and y_3) of the DDA in Figure 16, two transconductance amplifiers (OTA_1 , OTA_2) are needed and another two OTAs are needed to construct the TA, hence two LM13700Ns are needed for each DDTA.




Figure 16. OTA-based DDTA [52].

For measurement setup, the supply voltage was ± 5 V and the capacitances C_1 and C_2 were 220 nF. The Agilent Technology DSOX 1102G oscilloscope was used for supplying the sinusoidal input signal and measuring the output waveforms. The transconductances $g_{m1} = g_{m2} = g_{m3} = g_{m4} = g_{m5} = 1.51$ mS were designed to obtain the mixed-mode filter with the natural frequency of 1.09 kHz and the quality factor of 1 ($Q \cong 1$). Figures 17a, 18a, 19a and 20a show the experimental frequency responses of the LP, HP, BP, and BS responses of the VM, CM, TAM, and TIM filters, respectively. Figures 17b, 18b, 19b and 20b show the experimental frequency response of magnitude and phase characteristics of the AP responses of the

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

VM, CM, TAM, and TIM filters, respectively. To measure the frequency responses of TAM filter, a resistor was used to convert the output current to voltage, and the voltage according to this resistance was calculated to the output current for plotting. In case of CM and TIM filters, the high resistances (i.e., $R_{in} \gg 662 \Omega$) were used to convert the input voltage to the input current at input terminals and convert the output current to the output voltage output terminals. The voltage according to the resistances was calculated as currents for plotting.




Figure 17. Experimental frequency responses of the VM filter: (a) LP, BP, HP, BS filters; (b) AP filter.




Figure 18. Experimental frequency responses of the CM filter: (a) LP, BP, HP, BS filters; (b) AP filter.

The experimental frequency responses of the BP response of the VM filter with different transconductances ($g_m = 0.48 \text{ mS}$, 0.87 mS , 1.51 mS , and 2.93 mS) are shown in Figure 21. This result was used to confirm that the proposed mixed-mode filter provides an electronic tuning ability without drubbing the quality factor. The Experimental setup of the universal filter is shown in Figure S1 in the Supplementary Materials.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




Figure 19. Experimental frequency responses of the TAM filter: (a) LP, BP, HP, BS filters; (b) AP filter.




Figure 20. Experimental frequency responses of the TIM filter: (a) LP, BP, HP, BS filters; (b) AP filter.




Figure 21. The experimental frequency responses of the BP response of the VM filter with different transconductances.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4. Conclusions

A new mixed-mode universal filter using five DDTAs and two grounded capacitors was shown in this paper. The proposed filter offers 36 filtering responses into a single topology using the DDTA-based circuit. The natural frequency and the quality factor can be set orthogonally and electronically controlled. The performance of the proposed filter was evaluated in PSPICE simulation using the TSMC 0.18 μm CMOS technology and investigated by experiment tests using LM13600 discrete component integrated circuit as DDTAs. The simulation results were in agreement with the experimental results.

Supplementary Materials: The following supporting information can be downloaded at: <https://www.mdpi.com/article/10.3390/s22093535/s1>, Figure S1: Experimental setup of the universal filter.

Author Contributions: Conceptualization, F.K. and M.K.; methodology, M.K. and T.K.; software, M.K. and P.S.; experimentation, F.K.; validation, F.K., P.S. and M.K.; formal analysis, M.K. and T.K.; investigation, F.K., M.K. and T.K.; writing—original draft preparation, M.K. and F.K.; writing—review and editing, M.K., F.K. and T.K. All authors have read and agreed to the published version of the manuscript.

Funding: This work was supported by King Mongkut's Institute of Technology Ladkrabang under Grant KREF026201, and by the University of Defence Brno within the Organization Development Project VAROPS.

Conflicts of Interest: The authors declare no conflict of interest.

References

1. Wang, S.-F.; Chen, H.-P.; Ku, Y.; Le, C.-L. Versatile voltage-mode biquadratic filter and quadrature oscillator using four OTAs and two grounded capacitors. *Electronics* **2020**, *9*, 1493. [CrossRef]
2. Alexander, C.K.; Sadiku, M.N.O. *Fundamentals of Electric Circuits*, 6th ed.; McGraw-Hill: New York, NY, USA, 2017; pp. 658–660.
3. Li, Y. A modified CDTA (MCDTA) and its applications: Designing Current-Mode Sixth-Order Elliptic Band-Pass Filter. *Circuits Syst. Signal Process.* **2011**, *30*, 1383–1390. [CrossRef]
4. MAX260 Maxim Integrated. Available online: <https://www.maximintegrated.com/en/products/analog/analog-filters/MAX260.html> (accessed on 5 January 2022).
5. Psychalinos, C.; Kasimis, C.; Khateb, F. Multiple-input single-output universal biquad filter using single output operational transconductance amplifiers. *Int. J. Electron. Commun.* **2018**, *93*, 360–367. [CrossRef]
6. Wang, S.-F.; Chen, H.-P.; Ku, Y.; Yang, C.-M. Independently tunable voltage-mode OTA-C biquadratic filter with five inputs and three outputs and its fully-uncoupled quadrature sinusoidal oscillator application. *AEU Int. J. Electron. Commun.* **2019**, *110*, 152822. [CrossRef]
7. Kumar, A.; Paul, S.K. Nth order current mode universal filter using MOCCII. *Analog. Integr. Circuits Signal Process.* **2018**, *95*, 181–193. [CrossRef]
8. Tangsrirat, W.; Channumsin, O. Minimum-component current-mode universal filter. *Indian J. Pure Appl. Phys.* **2021**, *49*, 137–141.
9. Shah, N.; Iqbal, S.; Parveen, B. SITO high output impedance transadmittance filter using FTFNs. *Analog. Integr. Circuits Signal Process.* **2004**, *40*, 87–89. [CrossRef]
10. Shah, N.A.; Quadri, M.; Iqbal, S.Z. CDTA based universal transadmittance filter. *Analog. Integr. Circuits Signal Process.* **2007**, *52*, 65–69. [CrossRef]
11. Lee, C.-N. High-order multiple-mode and transadmittance-mode OTA-C universal filters. *J. Circuits Syst. Comput.* **2012**, *21*, 1250048. [CrossRef]
12. Horng, J.-W. High-order current-mode and transimpedance-mode universal filters with multiple-inputs and two-outputs using MOCCII. *Radioengineering* **2009**, *18*, 537–543.
13. Horng, J.-W.; Herencsar, N.; Wu, C.-M. Current-mode and transimpedance-mode universal biquadratic filter using two current conveyors. *Indian J. Eng. Mater. Sci.* **2017**, *24*, 461–468.
14. Cevik, I.; Metin, B.; Herencsar, N.; Cicekoglu, O.; Kuntman, H. Transimpedance type MOS-C bandpass analog filter core circuits. *Analog. Integr. Circuits Signal Process.* **2021**, *106*, 543–551. [CrossRef]
15. Abuelma'atti, M.T.; Bentrchia, A.; Shahrani, S.M.A. A novel mixed-mode current-conveyor-based filter. *Int. J. Electron.* **2004**, *91*, 191–197. [CrossRef]
16. Bhaskar, D.R.; Singh, A.K.; Sharma, R.K.; Senani, R. New OTA-C universal current-mode/trans-admittance biquads. *IEICE Electron. Express* **2005**, *2*, 8–13. [CrossRef]
17. Minaei, S.; Ibrahim, M.A. A mixed-mode KHN-biquad using DVCC and grounded passive elements suitable for direct cascading. *Int. J. Circuit Theory Appl.* **2008**, *37*, 793–810. [CrossRef]
18. Zhijun, L. Mixed-mode universal filter using MCCCII. *Int. J. Electron. Commun.* **2009**, *63*, 1072–1075. [CrossRef]

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

19. Shah, N.A.; Rather, M.F. Design of voltage-mode, trans-admittance-mode, trans-impedance-mode and current-mode biquad filter employing plus type current feedback amplifiers. *J. Act. Passiv. Devices* **2010**, *5*, 29–46.
20. Yesil, A.; Kacar, F. Electronically tunable resistorless mixed-mode biquad filters. *Radioengineering* **2013**, *22*, 1016–1125.
21. Kumngern, M.; Junnapiya, S. Mixed-mode universal filter using OTAs. In Proceedings of the 2012 IEEE International Conference on Cyber Technology in Automation, Control, and Intelligent Systems (CYBER), Bangkok, Thailand, 27–31 May 2012; pp. 119–122.
22. Bhaskar, D.R.; Raj, A.; Kumar, P. Mixed-mode universal biquad filter using OTAs. *J. Circuits Syst. Comput.* **2020**, *29*, 2050162. [[CrossRef](#)]
23. Abuelma'atti, M.T. A novel mixed-mode current-controlled current-conveyor-based filter. *Act. Passiv. Electron. Compon.* **2003**, *26*, 185–191. [[CrossRef](#)]
24. Abuelma'atti, M.T.; Bentrchia, A. A novel mixed-mode CCII-based filter. *Act. Passiv. Electron. Compon.* **2004**, *27*, 197–205. [[CrossRef](#)]
25. Singh, V.K.; Singh, A.K.; Bhaskar, D.R.; Senani, R. Novel mixed-mode universal biquad configuration. *IEICE Electron. Express* **2005**, *2*, 548–553. [[CrossRef](#)]
26. Pandey, N.; Paul, S.K.; Bhattacharyya, A.; Jain, S.B. A new mixed mode biquad using reduced number of active and passive elements. *IEICE Electron. Express* **2006**, *3*, 115–121. [[CrossRef](#)]
27. Shah, N.A.; Malik, M. Multifunction mixed-mode filter using FTFNs. *Analog. Integr. Circuits Signal Process.* **2006**, *47*, 339–343. [[CrossRef](#)]
28. Horng, J.W. Multiple-mode universal biquad filter using two DDCCs. *Int. J. Electr. Eng.* **2007**, *14*, 219–297.
29. Lee, C.-N.; Chang, C.-M. Single FDCCII-based mixed-mode biquad filter with eight outputs. *Int. J. Electron. Commun.* **2008**, *63*, 736–742. [[CrossRef](#)]
30. Chen, H.P.; Liao, Y.Z.; Lee, W.T. Tunable mixed-mode OTA-C universal filter. *Analog. Integr. Circuits Signal Process.* **2009**, *58*, 135–141. [[CrossRef](#)]
31. Lee, C.N. Multiple-mode OTA-C universal biquad filters. *Circuits Syst. Signal Process.* **2010**, *29*, 263–274. [[CrossRef](#)]
32. Pandey, N.; Paul, S.K.; Bhattacharyya, A.; Jain, S.B. Realization of generalized mixed mode universal filter using CCCII. *J. Act. Passiv. Electron. Devices* **2010**, *5*, 279–293.
33. Maheshwari, S.; Singh, S.V.; Chauhan, D.S. Electronically tunable low-voltage Mixed-mode universal biquad filter. *IET Circuits Devices Syst.* **2011**, *5*, 149–158. [[CrossRef](#)]
34. Lee, C.-N. Fully cascaded mixed-mode universal filter biquad using DDCCs and grounded passive components. *J. Circuits Syst. Comput.* **2011**, *20*, 607–620. [[CrossRef](#)]
35. Liao, W.B.; Gu, J.C. SIMO type universal mixed-mode biquadratic filter. *Indian J. Eng. Mater. Sci.* **2011**, *18*, 443–448.
36. Pandey, N.; Paul, S.K. SIMO mixed mode universal filter. *J. Act. Passiv. Electron. Devices* **2012**, *7*, 215–226.
37. Pandey, N.; Paul, S.K. Mixed mode universal filter. *J. Circuits Syst. Comput.* **2013**, *22*, 1250064. [[CrossRef](#)]
38. Lee, C.N. MISO type mixed-mode biquad filter using basic active elements. *Int. J. Emerg. Technol. Adv. Eng.* **2015**, *5*, 309–315.
39. Lee, C.N. Independently tunable mixed-mode universal biquad filter with versatile input/output function. *Int. J. Electron. Commun.* **2016**, *70*, 1006–1019. [[CrossRef](#)]
40. Lee, C.N. Mixed-mode biquadratic filter using only two DVCC and grounded passive components. *Int. J. Emerg. Technol. Adv. Eng.* **2016**, *6*, 228–234.
41. Lee, C.N. Mixed-Mode universal biquadratic filter with no need of matching conditions. *J. Circuits Syst. Comput.* **2016**, *25*, 1650106. [[CrossRef](#)]
42. Chen, H.P.; Yang, W.S. Electronically tunable current controlled current conveyor transconductance amplifier-based mixed-mode biquadratic filter with resistorless and grounded capacitors. *Appl. Sci.* **2017**, *7*, 244. [[CrossRef](#)]
43. Parvizi, M.; Taghizadeh, A.; Mahmoodian, H.; Kozehkanani, Z.D. A low-power mixed-mode SIMO universal Gm-C filter. *J. Circuits Syst. Comput.* **2017**, *26*, 1750164. [[CrossRef](#)]
44. Albrni, M.J.A.; Mohammad, F.; Herenscar, N.; Sampe, J.; Ali, S.H.M. Novel electronically tunable biquadratic mixed-mode universal filter capable of operating in MISO and SIMO configurations. *J. Microelectron. Electron. Compon. Mater.* **2020**, *50*, 189–203.
45. Agrawal, D.; Maheshwari, S. High-performance electronically tunable analog filter using a single EX-CCII. *Circuits Syst. Signal Process.* **2021**, *40*, 1127–1151. [[CrossRef](#)]
46. Faseehuddin, M.; Herenscar, N.; Albrni, M.A.; Sampe, J. Electronically tunable mixed-mode universal filter employing a single active block and a minimum number of passive components. *Appl. Sci.* **2021**, *11*, 55. [[CrossRef](#)]
47. Sackinger, E.; Guggenbuhl, W. A versatile building block: The CMOS Differential Difference Amplifier. *IEEE J. Solid State Circuits* **1987**, *22*, 287–294. [[CrossRef](#)]
48. Kumngern, M. CMOS differential difference voltage follower transconductance amplifier. In Proceedings of the 2015 IEEE International Circuits and Systems Symposium (ICSS), Langkawi, Malaysia, 2–4 September 2015; pp. 133–136. [[CrossRef](#)]
49. Yesil, A.; Konal, M.; Kacar, F. Electronically tunable quadrature oscillator employing single differential difference transconductance amplifier. *Acta Phys. Pol. A* **2017**, *132*, 843. [[CrossRef](#)]
50. Denisenko, D.Y.; Bugakova, A.V.; Prokopenko, N.N.; Ivanov, Y.I. The third order active low-pass rc-filters based on differential and differential difference operational amplifiers. In Proceedings of the 2019 20th International Conference of Young Specialists on Micro/Nanotechnologies and Electron Devices (EDM), Erlagol, Russia, 29 June–3 July 2019; pp. 695–699.
51. Rana, P.; Ranjan, A. Odd-and even-order electronically controlled wave active filter employing differential difference trans-conductance amplifier (DDTA). *Int. J. Electron.* **2020**, *108*, 1623–1651. [[CrossRef](#)]

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

52. Kumngern, M. DDTA and DDCCTA: New Active Elements for Analog Signal Processing. In Proceedings of the 2012 IEEE International Conference on Electronics Design, Systems and Applications (ICEDSA), Kuala Lumpur, Malaysia, 5–6 November 2012; pp. 141–145.
53. Kumngern, M.; Khateb, F.; Kulej, T.; Psychalinos, C. Multiple-input universal filter and quadrature oscillator using multiple-input operational transconductance amplifiers. *IEEE Access* **2021**, *9*, 56253–56263. [[CrossRef](#)]
54. Prommee, P.; Karawanich, K.; Khateb, F.; Kulej, T. Voltage-mode elliptic band-pass filter based on multiple-input transconductor. *IEEE Access* **2021**, *9*, 32582–32590. [[CrossRef](#)]
55. Jaikla, W.; Khateb, F.; Kulej, T.; Pitaksuttayaprot, K. Universal filter based on compact cmos structure of VDDDA. *Sensors* **2021**, *21*, 1683. [[CrossRef](#)]
56. Jaikla, W.; Bunrueangsak, S.; Khateb, F.; Kulej, T.; Suwanjan, P.; Supavarasuwat, P. Inductance simulators and their application to the 4th order elliptic lowpass ladder filter using CMOS VD-DIBAs. *Electronics* **2021**, *10*, 684. [[CrossRef](#)]
57. Khateb, F.; Kulej, T.; Kumngern, M.; Psychalinos, C. Multiple-input bulk-driven MOS transistor for low-voltage low-frequency applications. *Circuits Syst. Signal Process.* **2019**, *38*, 2829–2845. [[CrossRef](#)]
58. Lopez-Martin, A.J.; Ramirez-Angulo, J.; Carvajal, R.G.; Acosta, L. CMOS transconductors with continuous tuning using FGMOS balanced output current scaling. *IEEE J. Solid State Circuits* **2008**, *43*, 1313–1323. [[CrossRef](#)]
59. Rico-Aniles, H.D.; Ramirez-Angulo, J.; Lopez-Martin, A.J.; Carvajal, R.G. 360 nW Gate-Driven Ultra-Low Voltage CMOS Linear Transconductor with 1 MHz Bandwidth and Wide Input Range. *IEEE Trans. Circuits Syst. Part II Express Briefs* **2020**, *67*, 2332–2336. [[CrossRef](#)]
60. Pandey, N.; Paul, S.K. Differential difference current conveyor transconductance amplifier: A New Analog Building Block for Signal Processing. *J. Electr. Comput. Eng.* **2011**, *2011*, 361384. [[CrossRef](#)]
61. Khateb, F.; Kulej, T.; Kumngern, M.; Arbet, D.; Jaikla, W. A 0.5-V 95-dB rail-to-rail DDA for biosignal processing. *AEU Int. J. Electron. Commun.* **2022**, *145*, 1–9. [[CrossRef](#)]
62. Martin, A.J.L.; Carlosena, A.; Ramirez-Angulo, J. Very low voltage MOS translinear loops based on flipped voltage followers. *Analog. Integr. Circ. Signal Process.* **2004**, *40*, 71–74. [[CrossRef](#)]
63. Raikos, G.; Vlassis, S.; Psychalinos, C. 0.5 V bulk-driven analog building blocks. *Int. J. Electron. Commun.* **2012**, *66*, 920–927. [[CrossRef](#)]
64. Lopez-Martin, A.J.; Baswa, S.; Ramirez-Angulo, J.; Carvajal, R.G. Low-Voltage Super class AB CMOS OTA cells with very high slew rate and power efficiency. *IEEE J. Solid State Circuits* **2005**, *40*, 1068–1077. [[CrossRef](#)]
65. Tsukutani, T.; Higashimura, M.; Takahashi, N.; Sumi, Y.; Fukui, Y. Versatile voltage-mode active-only biquad with lossless and lossy integrator loop. *Int. J. Electron.* **2001**, *88*, 1093–1102. [[CrossRef](#)]

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้