



การมอดูเลชันแบบควอดเรเจอร์เฟสชิฟต์คีย์อิง
โดยใช้การ์ด TMS320C5x DSP Starter Kit

Quadrature Phase Shift Keying with
TMS320C5x DSP Starter Kit



โดย
นางสาวปวีณา กร้ามไพบูลย์
นายพรชัย สถิตพงษ์สถาพร
นายสุรพจน์ ฤทธิฉิม

| | |
|----------------------|------------------|
| วัน เดือน ปี..... | 24.ค.ค.2541 |
| เลขทะเบียน..... | 039169 |
| เลขเรียกหนังสือ..... | T.402107 W.496ก. |

ปริญญานิพนธ์นี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรปริญญาวิศวกรรมศาสตรบัณฑิต
สาขาวิชาอิเล็กทรอนิกส์
สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง
ปีการศึกษา 2540

การมอดูเลชั่นแบบควอดเรเจอร์เฟสชิฟคีย์อิง
โดยใช้การ์ด TMS320C5x DSP Starter Kit

Quadrature Phase Shift Keying with
TMS320C5x DSP Starter Kit



ปริญญานิพนธ์นี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรปริญญาวิศวกรรมศาสตรบัณฑิต
สาขาวิชาอิเล็กทรอนิกส์
สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง
ปีการศึกษา 2540

ปริญญาานิพนธ์ปีการศึกษา 2540

ภาควิชาวิศวกรรมอิเล็กทรอนิกส์

คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง


เรื่อง การมอดูเลชันแบบควอดเรเจอร์เฟสชิฟต์คีย์อิง

โดยใช้การ์ด TMS320C5x DSP Starter Kit

Quadrature Phase Shift Keying with the TMS320C5x DSP Starter Kit

ผู้จัดทำ

1. นางสาววิณา คร้ามไพบูลย์ 37014251
2. นายพรชัย สถิตพงษ์สถาพร 37014274
3. นายสุรพงษ์ ฤทธิฉิม 37014529



(อาจารย์เทอดศักดิ์ ถิวหาทอง)

อาจารย์ที่ปรึกษา


การมอดูเลชันแบบควอดเรเจอร์เฟสชิฟต์คีย์อิง

โดยใช้การ์ด TMS320C5x DSP Starter Kit

Quadrature Phase Shift Keying with the TMS320C5x DSP Starter Kit

1. นางสาววิณา กร้ามไพบุลย์ 37014251
2. นายพรชัย สถิตพิงศ์สถาพร 37014274
3. นายสุรพจน์ ฤทธิฉิม 37014529

โครงการได้รับการตรวจสอบแน่นอนแล้ว พร้อมทั้งจะทำการสอบได้




(อาจารย์เทอดศักดิ์ ลีวหาทอง)

อาจารย์ที่ปรึกษา

กิตติกรรมประกาศ

ในระหว่างการดำเนินงานของโครงการนี้ได้รับความอนุเคราะห์จากผู้มีพระคุณหลายท่าน
จนสามารถดำเนินการเสร็จลุล่วงไปด้วยดี โดยเฉพาะอาจารย์ที่ปรึกษาที่ให้คำปรึกษาและเอาใจใส่
เป็นอย่างดี ขอขอบคุณผู้มีพระคุณทุกท่านไว้ ณ ที่นี้



(นางสาววิวัฒนา คร้ามไพบุตย์)

พรชัย สติตพงษ์สถาวร

(นายพรชัย สติตพงษ์สถาวร)

สุรพงษ์ ฤทธิฉิม

(นายสุรพงษ์ ฤทธิฉิม)

การมอดูเลชันแบบควอดเรเจอร์เฟสชิฟต์คีย์อิง
โดยใช้การ์ด TMS320C5x DSP Starter Kit

นางสาวปวีณา คร้ามไพบลีย์
นายพรชัย สถิตพงษ์สถาพร
นายสุรพงษ์ ฤทธิฉิม
อ. เทอดศักดิ์ ลีวาททอง(อาจารย์ที่ปรึกษา)
ปีการศึกษา 2540

บทคัดย่อ

โครงการนี้เป็นการรับส่งข้อมูลจากตัวส่งไปยังตัวรับโดยใช้การมอดูเลชันและดีมอดูเลชันแบบควอดเรเจอร์เฟสชิฟต์คีย์อิง (Quadrature Phase Shift Keying : QPSK) ซึ่งคิจิตอลมอดูเลชันแบบหนึ่งที่สามารถส่งข้อมูลได้ 2 บิต ไปกับสัญญาณพาหะ 1 ลูกครึ่งโดยที่ความถี่ของสัญญาณพาหะจะเปลี่ยนไปตามข้อมูล ดังนี้

| | |
|-------------------------------|--------------------|
| - สัญญาณจะเป็นเฟส 0° | เมื่อข้อมูลเป็น 00 |
| - สัญญาณจะเป็นเฟส 90° | เมื่อข้อมูลเป็น 01 |
| - สัญญาณจะเป็นเฟส 180° | เมื่อข้อมูลเป็น 11 |
| - สัญญาณจะเป็นเฟส 270° | เมื่อข้อมูลเป็น 10 |

ในการประมวลผลสัญญาณในขั้นตอนต่างๆได้ประยุกต์ ใช้การประมวลผลแบบเชิงเลข (Digital Signal Processing : DSP) โดยใช้บอร์ด TMS320C5x DSP Starter Kit ซึ่งเป็นบอร์ดที่มีคำสั่งและฟังก์ชันที่สนับสนุนการประมวลผลแบบคิจิตอล

Quadrature Phase Shift Keying with
TMS320C5x DSP Starter Kit

Miss. Paweena Krampaibul

Mr. Ponchai Satipongsataporn

Mr. Surapod Ridchim

Mr. Thursuk Leauhatong(Advisor)

1997

Abstract

This thesis is about sending signal from the transmitter to the receiver by using the digital algorithm of modulation and demodulation which called 'Quadrature Phase Shift Keying' or 'QPSK'. Its advantage is that it can transfer 2 bits data at a time. The carrier signal will be shift to response the input data.

- Signal Phase is 0° , when data are 00.
- Signal Phase is 90° , when data are 01.
- Signal Phase is 180° , when data are 11.
- Signal Phase is 270° , when data are 10.


The processing that is used in this thesis is 'Digital Signal Processing (DSP)' by using the TMS320C5x DSP Starter Kit which has many functions that support the digital signal processing.

| | หน้า |
|--|------|
| กิตติกรรมประกาศ | I |
| บทคัดย่อ | II |
| Abstract | III |
| สารบัญ | IV |
| สารบัญรูปภาพ | VIII |
| บทที่ 1 บทนำ | 1 |
| บทที่ 2 TMS320C50 | 5 |
| 2.1 จุดเด่นของ TMS320C5x | 5 |
| 2.2 ตำแหน่งขาและหน้าที่การทำงานของ TMS320C50 | 6 |
| บทที่ 3 โครงสร้างของ TMS320C50 DSP Starter Kit | 22 |
| 3.1 ลักษณะทั่วไปของบอร์ด | 22 |
| 3.1.1 วงจรส่วน CPU TMS320C50 | 23 |
| 3.1.2 วงจรส่วนการติดต่อกับ RS232 | 24 |
| 3.1.3 วงจรส่วนที่ติดต่อกับ TLC32040 | 25 |
| 3.1.4 วงจรส่วนที่ติดต่อกับหน่วยความจำ | 26 |
| 3.1.5 วงจรไฟเลี้ยงและหัวต่อขยายพอร์ต | 26 |
| 3.2 ข้อกำหนดต่างๆ ที่ใช้บอร์ด | 26 |
| 3.3 การสร้างโปรแกรมเพื่อใช้กับ DSK | 29 |
| 3.4 หน่วยความจำ(memory) | 29 |
| 3.5 หน่วยความจำในโปรแกรม | 31 |
| 3.6 หน่วยความจำ load data | 32 |
| 3.6.1 Auxiliary Register (AR0-AR7) | 36 |
| 3.6.2 Auxiliary Register Compare Register(ARCR) | 36 |
| 3.6.3 Index Register (INDX) | 37 |
| 3.6.4 Circular Buffer Register (CBSR1,CBER1, CBSR2, CBER2,CBCR,CBER2) | 37 |
| 3.6.5 Block Move Address Register (BMAR) | 37 |
| 3.6.6 Repeat Register (RPTC,BRCR,PASR,PAER) | 37 |

| | หน้า |
|--|------|
| 3.6.7 Interrupt Register(IMR,IFR) | 37 |
| 3.6.8 Global Memory Allocation (GREG) | 38 |
| 3.6.9 Dynamic Bit Manipulation Register (DBMR) | 38 |
| 3.6.10 Temporary Register (TREG0,TREG1,TREG2) | 38 |
| 3.6.11 Processor Mode Status Register (PMST) | 38 |
| 3.6.12 Serial Port Register (DRR,DXR,SPC) | 38 |
| 3.6.13 Time Register (TIM,PRD,TCR) | 38 |
| 3.6.14 Software wait-state Register (PDWSR,IOWSR, CWSR) | 39 |
| 3.7 โหมดอ้างอิงหน่วยความจำ (Memory Addressing Mode) | 39 |
| 3.7.1 Direct Addressing Mode | 39 |
| 3.7.2 Memory-Mapped Addressing Mode | 40 |
| 3.7.3 Indirect Addressing Mode | 40 |
| 3.7.4 Long Immediate Addressing Mode | 40 |
| 3.7.5 Registered Block Memory Addressing Mode | 41 |
| 3.8 Global Memory | 42 |
| 3.9 Input/Output Port | 43 |
| 3.10 อุปกรณ์เสริม (Paripherals) | 43 |
| 3.10.1 อินเทอร์รัพต์ | 43 |
| 3.10.2 พอร์ตคอนโทรล | 44 |
| 3.10.3 ไทม์เมอร์ | 46 |
| 3.10.4 การเขียนโปรแกรมคำสั่ง | 47 |
| บทที่ 4 วงจรอินเตอร์เฟสสัญญาณอนาล็อก TLC32040 | 50 |
| 4.1 ลักษณะสำคัญของ TLC32040 | 50 |
| 4.2 ฟังก์ชันบล็อกไดอะแกรม | 50 |
| 4.3 ตำแหน่งขาและหน้าที่การทำงานของแต่ละขา | 51 |
| 4.4 การทำงานของ TLC32040 | 54 |
| 4.4.1 อินพุตอนาล็อก | 54 |
| 4.4.2 A/D bandpass filter , A/D bandpass filter | |

| | |
|--|----|
| และ A/D conversion timing | 54 |
| 4.4.3 เอาท์พุทอนาลอก (Analog Output) | 55 |
| 4.4.4 วงจรกรองความถี่ต่ำของ D/A , วงจรกรองความถี่แบบแบนด์พาสของ D/A , สัญญาณนาฬิกาควบคุมวงจรความถี่ต่ำ และอัตราการแปลงสัญญาณดิจิตอลเป็นอนาลอก (D/A lowpass filter,D/A loepass filter clocking และ D/A conversion timing) | 56 |
| 4.4.5 การต่อกลับ(Loopback) | 56 |
| 4.4.6 รูปแบบของบิทใน AIC ,DR หรือ Dx เวอร์ค | 56 |
| 4.4.7 รูปแบบของบิทใน AIC DX (AIC DX data word format section) | 57 |
| 4.4.8 รูปแบบของบิทในการส่งครั้งที่สอง (Secondary DX Serial Communication Protal) | 58 |
| 4.4.9 ฟังก์ชันรีเซต | 58 |
| 4.4.10 ข้อบังคับในการกำหนดรีจิสเตอร์ของ AIC | 60 |
| 4.5 การอินเทอร์เฟสระหว่าง TMS320C50 กับ TLC32040 | 60 |
| 4.5.1 การอินเทอร์เฟสของพอร์ตอนุกรม | 60 |
| 4.5.2 TMS320C50 | 61 |
| 4.5.3 TLC32040 | 62 |
| บทที่ 5 Quadrature Phase Shift Keying | 62 |
| บทที่ 6 หลักการมอดูเลชันและดีมอดูเลชันแบบQPSK ที่ใช้ในโครงการ | 66 |
| 6.1 หลักการมอดูเลชันแบบ QPSK ของตัวส่ง | 66 |
| 6.1.1 แหล่งข้อมูล (Data Source) | 67 |
| 6.1.2 ส่วนโหลดข้อมูล 1 เวอร์ค (One word Loader) | 67 |
| 6.1.3 ส่วนโหลดข้อมูล 2 บิท (Two bit Shifter) | 67 |
| 6.1.4 ส่วนสร้างสัญญาณ QPSK (QPSK Gmerator) | 68 |
| 6.2 หลักการดีมอดูเลชันแบบ QPSK ของตัวรับ | 68 |
| 6.2.1 ส่วน D/A และ A/D | 69 |
| 6.2.2 ส่วนเช็จุดเริ่มต้น (Power Detection) | 70 |

| | หน้า |
|---|------|
| 6.2.3 ส่วนดีเทคสัญญาณพาหะ (Carrier Detection) | 70 |
| 6.2.4 ส่วนดีเทคเฟส (Phase Detection) | 72 |
| 6.2.5 ส่วนสะสมข้อมูล (One word Collection) | 79 |
| บทที่ 7 การศึกษาและจำลองการทำงานด้วยโปรแกรม MATLAB | 80 |
| บทที่ 8 ผลการทดลอง | 86 |
| 8.1 การทดลองส่วนมอดูเลชันในตัวส่ง | 86 |
| 8.1.1 การทดลองโปรแกรมที่ตัวส่งจะวนลูปส่งข้อมูล 16 บิต ซ้ำกันไป | 86 |
| 8.1.2 การทดลองส่งข้อมูลรูปขึ้นบันได | 90 |
| 8.2 การทดลองส่วนดีมอดูเลชันในตัวรับ | 90 |
| 8.2.1 การทดลองโปรแกรมสังเคราะห์ $\sin 4x$ | 90 |
| 8.2.2 การทดลองการรับส่งข้อมูลจากตัวส่งไปยังตัวรับ | 91 |
| ภาคผนวก ก แสดงโปรแกรมส่วนต่างๆในโครงการ | 95 |
| ภาคผนวก ข | 134 |
| หนังสืออ้างอิง | 135 |



สารบัญรูปภาพ

| | หน้า |
|---|------|
| รูปที่ 1.1 บล็อกไดอะแกรมแสดงการทำงานโดยรวมของโครงการนี้ | 1 |
| รูปที่ 1.2 แสดงบล็อกไดอะแกรมแสดงระบบประมวลผล สัญญาณดิจิทัล (DSP) | 2 |
| รูปที่ 2.1 แสดงขาของ TMS320C50x | 6 |
| รูปที่ 2.2 แสดงฮาร์ดแวร์ภายในของ TMS320C50 | 14 |
| รูปที่ 3.1 บล็อกไดอะแกรมของ TMS320C50x DSK | 22 |
| รูปที่ 3.2 แสดงการติดต่อกับ RS232 | 24 |
| รูปที่ 3.3 สัญญาณในการติดต่อ RS232 | 25 |
| รูปที่ 3.4 แผนภาพแสดงหน่วยความจำภายใน C'50 DSK | 27 |
| รูปที่ 3.5 แสดงการต่อระหว่าง DSK และ PC โดยผ่านทาง RS232 | 28 |
| รูปที่ 3.6 แสดงการใช้งานหน่วยความจำภายในเมื่ออยู่ในโหมด ไมโครโปรเซสเซอร์และไมโครคอนโทรลเลอร์ | 33 |
| รูปที่ 3.7 แสดงค่าต่าง ๆ ที่เก็บใน IMR | 37 |
| รูปที่ 3.8 แสดงค่าที่เก็บใน PMST | 38 |
| รูปที่ 3.9 แสดงค่าต่าง ๆ ที่เก็บอยู่ใน TCR | 39 |
| รูปที่ 3.10 แสดงตัวอย่างการอ้างอิงหน่วยความจำแบบโดยตรง | 39 |
| รูปที่ 3.11 แสดงตัวอย่างการอ้างอิงหน่วยความจำแบบ Memory – Mapped | 40 |
| รูปที่ 3.12 แสดงตัวอย่างการอ้างอิงหน่วยความจำแบบโดยอ้อม | 40 |
| รูปที่ 3.13 แสดงตัวอย่างการอ้างอิงหน่วยความจำแบบ Long Immediate | 41 |
| รูปที่ 3.14 แสดงตัวอย่างการอ้างอิงหน่วยความจำแบบ Registered Block Memory | 41 |
| รูปที่ 3.15 รีจิสเตอร์อินเทอร์รัพต์แฟลก | 44 |
| รูปที่ 3.16 แสดงการต่อพอร์ตอนุกรมกับพอร์ตภายนอก | 45 |
| รูปที่ 3.17 แสดงบล็อกไดอะแกรมการทำงานของพอร์ตอนุกรม | 46 |
| รูปที่ 3.18 บล็อกไดอะแกรมของ ไทม์เมอร์ | 46 |
| รูปที่ 3.19 แสดงการกำหนดค่าในรีจิสเตอร์ควบคุมไทม์เมอร์ | 47 |
| รูปที่ 3.20 แสดงการกำหนดค่าใน PMST | 48 |
| รูปที่ 3.21 แสดงการกำหนดค่าใน IMR | 49 |
| รูปที่ 4.1 แสดงฟังก์ชันบล็อกไดอะแกรมของ TLC32040 | 50 |

| | หน้า |
|---|------|
| รูปที่ 4.2 แสดงไทม์มิงภายในของ TLC32040C | 55 |
| รูปที่ 4.3 แสดงรูปแบบบิตใน AIC DR หรือ DX word | 56 |
| รูปที่ 4.4 แสดงรูปแบบการฟอร์แมทใน AIC DX data word | 57 |
| รูปที่ 4.5 แสดงการเชื่อมต่อระหว่าง TLC32040 กับ TMS320C50 | 60 |
| รูปที่ 4.6 แสดงช่วงเวลาในการส่งและรับข้อมูลระหว่าง TLC32040 กับ TMS320C50 | 61 |
| รูปที่ 5.1 แสดงรหัส 4 คู่ของสัญญาณ QPSK | 62 |
| รูปที่ 5.2 Gray Code ที่ใช้ใน QPSK | 62 |
| รูปที่ 5.3 สัญญาณ QPSK ถูกชิฟ $\pi/4$ | 63 |
| รูปที่ 5.4 แสดง Keying Speed ในการส่งสัญญาณ | 64 |
| รูปที่ 5.5 QPSK เวคเตอร์และ noise เวคเตอร์ | 65 |
| รูปที่ 5.6 เปรียบเทียบขนาดของ Noise ball ที่ไม่ทำให้เกิดการผิดพลาดของบิต | 65 |
| รูปที่ 6.1 บล็อกไดอะแกรมแสดงส่วนประกอบต่าง ๆ ของสัญญาณรูปจันบัน ไค ที่จะนำไปมอดูเลทกับสัญญาณพาหะในส่วนถัดไป | 66 |
| รูปที่ 6.2 ภาพแสดงตำแหน่ง 2a50h-2a57h ในหน่วยความจำที่ใช้เก็บข้อมูลของ | 67 |
| รูปที่ 6.3 แสดงภาพประกอบภาครับ | 68 |
| รูปที่ 6.4 บล็อกไดอะแกรมแสดงการคำนวณหาควาที่ของสัญญาณ ที่ออกจากตัวส่ง | 69 |
| รูปที่ 6.5 บล็อกไดอะแกรมหลักการสังเคราะห์ sine 4X | 71 |
| รูปที่ 6.6 แสดงผลลัพธ์การ correlation ระหว่างสัญญาณที่เหมือนกัน | 72 |
| รูปที่ 6.7 แสดงผลลัพธ์การ correlation ระหว่างสัญญาณที่เหมือนกันเปรียบเทียบกับผลลัพธ์ที่ได้จากการ correlation ระหว่างสัญญาณซายน์เฟส $0^\circ, 90^\circ, 180^\circ$ และ 270° | 73 |
| รูปที่ 6.8 แสดงสเปกตรัมความถี่ของสัญญาณซายน์และสัญญาณรูปสี่เหลี่ยม | 76 |
| รูปที่ 6.9 ภาพแสดงการ Correlation ระหว่างสัญญาณอินพุทซายน์กับสัญญาณรูปสี่เหลี่ยม | 76 |
| รูปที่ 6.10 ภาพแสดงกรณีที่ไม่สามารถใช้ Correlation ดีเทคเฟสได้ | 77 |
| รูปที่ 6.11 แสดงสัญญาณรูปสี่เหลี่ยมเฟส 0° และกรณี inner product กับสัญญาณอินพุทซายน์แล้วได้ค่าสูงสุด | 77 |

| | |
|--|----|
| รูปที่ 6.12 แสดงสัญญาณรูปสี่เหลี่ยมเฟส 90° และกรณีที่ inner product กับ สัญญาณอินพุทชาชนแล้วได้ค่าสูงสุด | 78 |
| รูปที่ 6.13 แสดงสัญญาณรูปสี่เหลี่ยมเฟส 180° และกรณีที่ inner product กับ สัญญาณอินพุทชาชนแล้วได้ค่าสูงสุด | 78 |
| รูปที่ 6.14 แสดงสัญญาณรูปสี่เหลี่ยมเฟส 270° และกรณีที่ inner product กับ สัญญาณอินพุทชาชนแล้วได้ค่าสูงสุด | 79 |
| รูปที่ 7.1 แสดงสัญญาณชาชนที่ถูกมอดูเลทด้วยวิธี QPSK | 80 |
| รูปที่ 7.2 แสดงสัญญาณชาชนที่ถูกมอดูเลทด้วยข้อมูล '0010' | 80 |
| รูปที่ 7.3 แสดงการสังเคราะห์สัญญาณ $\sin 4x$ จากสัญญาณอินพุท | 81 |
| รูปที่ 7.4 แสดงผลลัพธ์ที่ได้จากการ correlation ระหว่างสัญญาณที่เหมือนกันกับ สัญญาณอินพุท ชาชนที่ถูกมอดูเลทแบบ QPSK ทั้ง 4 แบบ | 82 |
| รูปที่ 7.5 แสดงการเปรียบเทียบผลการ correlation ที่ได้จากสัญญาณชาชนและ สัญญาณรูปสี่เหลี่ยมที่มีแอมพลิจูด ± 1 Vpp | 83 |
| รูปที่ 7.6 แสดงการเปรียบเทียบผลการ correlation ที่ได้จากสัญญาณชาชนและ สัญญาณรูปสี่เหลี่ยมที่มีแอมพลิจูด 0-1 V | 84 |
| รูปที่ 7.7 แสดงการเปรียบเทียบผลการ correlation ที่ได้จากสัญญาณชาชนและ สัญญาณรูปสี่เหลี่ยมที่มีแอมพลิจูด -1-0 V | 85 |
| รูปที่ 8.1 บล็อกไดอะแกรมแสดงการทดลองโปรแกรมมอดูเลชันของตัวส่ง | 86 |
| รูปที่ 8.2 แสดงภาพของสัญญาณที่ได้จากตัวส่งเมื่อสัญญาณมอดูเลท ด้วยข้อมูล '0000' | 87 |
| รูปที่ 8.3 แสดงภาพของสัญญาณที่ได้จากตัวส่งเมื่อสัญญาณมอดูเลท ด้วยข้อมูล '1111h' | 87 |
| รูปที่ 8.4 แสดงภาพของสัญญาณที่ได้จากตัวส่งเมื่อสัญญาณมอดูเลท ด้วยข้อมูล '2222h' | 88 |
| รูปที่ 8.5 แสดงภาพของสัญญาณที่ได้จากตัวส่งเมื่อสัญญาณมอดูเลท ด้วยข้อมูล '3333h' | 88 |
| รูปที่ 8.6 แสดงสัญญาณที่มีความถี่เป็น 4 เท่าของสัญญาณพาหะที่ สังเคราะห์ได้เปรียบเทียบกับสัญญาณอินพุท | 89 |


| | |
|---|-----|
| รูปที่ 8.7 CH1: แสดงสัญญาณอินพุทที่รับได้จากตัวส่ง CH2: แสดงสัญญาณรูปสามเหลี่ยมที่ตีเทคได้จากสัญญาณ อินพุทที่รับมาจากตัวส่ง | 89 |
| รูปที่ 8.8 CH1: แสดงสัญญาณอินพุทที่รับได้จากตัวส่ง CH2: แสดงสัญญาณรูปขั้นบันไดที่ตีเทคได้จากสัญญาณ อินพุทที่รับมาจากตัวส่ง | 90 |
| รูปที่ 8.9 CH1: แสดงสัญญาณอินพุทที่รับได้จากตัวส่ง CH2: แสดงสัญญาณรูปสี่เหลี่ยมที่ตีเทคได้จากสัญญาณ อินพุทที่รับมาจากตัวส่ง | 90 |
| รูปที่ 8.10 ภาพแสดงหน่วยความจำก่อนที่ตัวรับจะรับข้อมูลจากตัวส่ง | 91 |
| รูปที่ 8.11 ภาพแสดงหน่วยความจำของตัวรับหลังจากที่รับข้อมูล A-Z , a-z และสัญลักษณ์อื่นๆ | 92 |
| รูปที่ 8.12 ภาพแสดงหน่วยความจำของตัวรับหลังจากที่ได้รับข้อมูลจาก ตัวส่งแล้ว | 93 |
| แผนภูมิที่ 1 แสดงการทำงานของ โปรแกรมมอดูเลชันของตัวส่ง | 95 |
| แผนภูมิที่ 2 แสดงการทำงานของ โปรแกรมดีมอดูเลชันของตัวรับ | 96 |
| แผนภูมิที่ 3 แสดงส่วนเชิงจุดเริ่มต้นของสัญญาณด้วยวิธีเช็คพลังงาน (Power Detestion) | 97 |
| แผนภูมิที่ 4 แสดงส่วนสังเคราะห์ $\sin 4x$ | 98 |
| แผนภูมิที่ 5 แสดงส่วนที่ใช้หาค่า Inner Product เพื่อใช้ตีเทคเฟส | 99 |
| แผนภูมิที่ 6 แสดงการส่วนตีเทคเฟส | 100 |
| แผนภูมิที่ 7 แสดงส่วน One Word Collect | 101 |

บทที่ 1

บทนำ

การส่งสัญญาณข้อมูลจากจุดหนึ่งไปยังจุดหนึ่งเนื่องจากสัญญาณข้อมูลมีกำลังต่ำจึงจำเป็นต้องมีการมอดูเลตสัญญาณข้อมูลกับคลื่นพาหะ โดยโครงการนี้เลือกใช้วิธี Quadrature phase shift keying (QPSK) ซึ่งเป็นดิจิทัลมอดูเลชันที่แอมพลิจูดและความถี่จะคงที่ แต่เฟสของสัญญาณจะเปลี่ยนไปตามข้อมูลที่ต้องการส่ง และสามารถส่งข้อมูล 2 บิตไปพร้อมกันคือ เฟสของคลื่นพาหะ $A\cos(\omega t + x)$ จะเปลี่ยนไปตามสถานะของสัญญาณ ดังนี้

| | | | |
|--------------|----------|----------------|-----|
| เฟส x เป็น | 0 | กรณีข้อมูลเป็น | 0 0 |
| เฟส x เป็น | $\pi/2$ | กรณีข้อมูลเป็น | 0 1 |
| เฟส x เป็น | π | กรณีข้อมูลเป็น | 1 1 |
| เฟส x เป็น | $3\pi/2$ | กรณีข้อมูลเป็น | 0 0 |




รูปที่ 1.1 บล็อกไดอะแกรมแสดงการทำงานโดยรวมของโครงการนี้

จากรูปที่ 1.1 โครงการนี้จะประกอบไปด้วยส่วนหลัก 4 ส่วน คือ

1. ส่วนมอดูเลชัน เป็นส่วนที่ทำการรวมข้อมูลเข้ากับคลื่นพาหะที่จะมีเฟสเปลี่ยนไปตามลักษณะของบิตข้อมูล 2 บิตดังกล่าวข้างต้น โดยจะทำการคิเทคข้อมูลดิจิทัลทีละ 2 บิตแล้วทำการแปลงรหัส 2 บิตนั้นไปเป็นการเลื่อนของเฟสของคลื่นพาหะ
2. ส่วนช่องส่งสัญญาณ เป็นสื่อกลางในการขอเคลื่อนย้ายข้อมูลจากตัวส่งไปยังตัวรับผ่านทางสายส่ง
3. ส่วนตัวกรองความถี่ต่ำ เป็นส่วนที่ทำหน้าที่กำจัดสัญญาณรบกวนที่อาจเกิดขึ้นเนื่องมาจากการเคลื่อนย้ายข้อมูล
4. ส่วนดีมอดูเลชัน เป็นส่วนที่ทำการคิเทคข้อมูลออกจากคลื่นพาหะในขั้นแรกจะทำกาตรวจจับความถี่ของคลื่นพาหะเพื่อนำมาเปรียบเทียบกับ สัญญาณที่รับเข้ามามีเฟสเท่าใดแล้วจึงแปลงกลับไปเป็นข้อมูลดิจิทัล

โดยโครงการนี้จะใช้บอร์ด TMS320C5x DSP Starter Kit เพื่อประยุกต์ใช้งานในลักษณะดังกล่าวข้างต้น

สัญญาณที่นิยมใช้ใน DSP มักจะแปลงมาจากสัญญาณอนาลอกซึ่งถูกแซมเปิลในช่วงเวลาคงที่และถูกแปลงให้อยู่ในรูปสัญญาณดิจิทัล



รูปที่ 1.2 แสดงบล็อกไดอะแกรมแสดงระบบประมวลผลสัญญาณดิจิทัล (DSP)

ปัจจุบัน DSP ถูกนำมาใช้ในงานที่เคย ทำด้วยอนาลอกมาก่อนและนำมาประยุกต์ใช้กับงานที่แต่เดิมทำด้วยอนาลอกนั้นยุ่งยากหรือไม่สามารถ ทำได้ด้วยวิธีทางอนาลอก ข้อได้เปรียบของ DSP มีดังนี้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

- มีความแม่นยำสูง โดยจะพิจารณาได้จากจำนวนบิตที่ใช้
- ไม่แปรตามอุณหภูมิ
- เนื่องจากใช้เทคโนโลยีของสารกึ่งตัวนำจึงทำให้กินไฟต่ำ ขนาดเล็ก ราคาถูก และมีความเร็วสูง
- ระบบ DSP สามารถทำการเขียนโปรแกรมใหม่ เพิ่มฟังก์ชันการใช้งานอื่นๆ ได้โดยไม่ต้องแก้ไขตัวฮาร์ดแวร์
- DSP สามารถใช้แสดงฟังก์ชันที่ไม่สามารถเกิดขึ้นได้ในการประมวลผลสัญญาณอนาลอก เช่น ผลตอบสนองเชิงเส้น เป็นต้น
- เหมาะสำหรับอุปกรณ์ที่ข้อมูลอยู่ในรูปสัญญาณดิจิทัลอยู่แล้ว เช่น ผลลัพธ์จากคอมพิวเตอร์
- การรับส่งข้อมูลหรือสัญญาณดิจิทัลทำได้แน่นอนกว่า ทั้งนี้เนื่องจากสัญญาณดิจิทัลมีแค่ 2 ระดับคือ 0 และ 1 เท่านั้น ถ้าหากอุปกรณ์สัญญาณผิดเพี้ยนไปก็สามารถแก้ไขและสร้างขึ้นใหม่ให้เหมือนเดิมได้ง่าย
- การประมวลผลสัญญาณดิจิทัลทำได้ง่าย ทั้งนี้เนื่องจากขั้นตอนวิธี (algorithm) ในการประมวลผลสัญญาณมักประกอบด้วย การบวก การลบ การคูณ การหาร และการเลื่อนตัวเลขเท่านั้น
- ระบบประมวลผลดิจิทัลสามารถทำเป็นแบบระบบแบ่งกันใช้เวลา (time-sharing) ได้

การใช้งาน DSP ก็ยังมีข้อเสียเปรียบอยู่ แต่ข้อด้อยเหล่านี้สามารถทำให้ลดน้อยลงเรื่อยๆ ได้เมื่อเทคโนโลยีพัฒนาขึ้น

- มีปัญหาการเชื่อมโยง (interfacing) กับระบบการประมวลผลสัญญาณอนาลอก ทั้งนี้เนื่องมาจากระบบที่สร้างขึ้นใหม่ต้องต่อเชื่อมโยงกับระบบเดิมให้ได้ ซึ่งอาจทำให้ระบบประมวลผลสัญญาณซับซ้อนขึ้น
- แลบบปฏิบัติงานของระบบประมวลผลสัญญาณประมวลผลดิจิทัลต่ำกว่าแลบบปฏิบัติงานของระบบประมวลผลอนาลอกมาก ข้อจำกัดนี้เนื่องมาจากอุปกรณ์ที่ใช้หรือประกอบขึ้นเป็นระบบการประมวลผลสัญญาณดิจิทัล เช่น วงจรเกต วงจรซีพรีจีตเตอร์ วงจรลุ่มและวง

คำสั่งสัญญาณ(sampling and hold circuit หรือ S/H) หรือ วงจร A/D และ D/A เป็นต้น

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้,

วงจรเหล่านี้ต่างมีความเร็วสูงสุดในการทำงานจำกัดอยู่ค่าหนึ่ง ซึ่งในปัจจุบันยังมีค่าต่ำมากจึงเป็นผลทำให้ระบบประมวลผลสัญญาณดิจิทัลมีความเร็วต่ำ เช่น ถ้าใช้ไมโครโปรเซสเซอร์ที่มีสัญญาณนาฬิกาขนาด 1 MHz เมื่อนำไปสร้างระบบประมวลผลสัญญาณดิจิทัล จะใช้ได้สัญญาณที่มีความถี่สูงสุดประมาณ 10-20 KHz

- ความยาวจำกัดของคำ ในการใช้งาน DSP นั้นจะใช้จำนวนบิตจำกัดมีผลทำให้เกิดสัญญาณกระเพื่อมขึ้น

ขั้นตอนการแปลงสัญญาณอนาลอกไปเป็นสัญญาณดิจิทัล

ก่อนที่จะทำการประมวลผลด้วย DSP สัญญาณจะต้องอยู่ในรูปสัญญาณดิจิทัลเสียก่อนแต่เนื่องจากสัญญาณโดยทั่วไปจะเป็นสัญญาณอนาลอก ซึ่งต้องมีกระบวนการแปลงสัญญาณเหล่านี้ให้เป็นสัญญาณดิจิทัลซึ่งมีขั้นตอนดังนี้

- สัญญาณที่มีแบนด์วิดท์จำกัดจะถูกแซมเปิล ซึ่งเป็นการแปลงสัญญาณอนาลอกไปเป็นสัญญาณเต็มหน่วย (discrete signal) ที่มีการเปลี่ยนแปลงแอมพลิจูดอย่างต่อเนื่อง (discrete-time continuous amplitude signal)
- ขนาดแอมพลิจูดของสัญญาณเต็มหน่วยจะถูกปรับค่าให้มีค่าใดค่าหนึ่งใน 2^B ค่า (เมื่อ B เป็นจำนวนบิตที่ใช้แสดงการแซมเปิล ใน ADC)
- ค่าแอมพลิจูดของสัญญาณเต็มหน่วยจะถูกแทนด้วยเลขฐานสอง ที่มีความยาว B บิต

บทที่ 2

TMS320C50

TMS320C50 เป็นโปรเซสเซอร์ที่ทำงานด้าน DSP (Digital Signal Processing) ซึ่งตระกูล TMS320 จะมีอยู่หลายเบอร์ เช่น TMS320C50 , TMS320C51 และ TMS320C53 ซึ่งเป็นการพัฒนาสถาปัตยกรรมของ 'C25 ให้ดีขึ้น ทั้งในด้านความเร็วและฟังก์ชันการทำงานอื่นๆ


2.1 จุดเด่นของ TMS320C50x

- มีแรมบนบอร์ดขนาด 10 K เวิร์ด
- มีรอมขนาด 2K x 16 บิตสำหรับโปรแกรมบูท
- มีแรมสำหรับ โปรแกรม/ข้อมูล ขนาด 9K x 16 บิต
- ขยายหน่วยความจำภายนอกได้ถึง 224K x 16 บิต
- ทำงานด้วยความเร็ว 30- 50 ns ต่อหนึ่งคำสั่ง
- มี ALU (Arithmetic Logic Unit) , ACC (Accumulator) และ ACCB (Accumulator buffer) ขนาด 32 บิต
- PLU (Parallel Logic Unit) ขนาด 16 บิต
- มีรีจิสเตอร์ 8 ตัว
- สามารถอ้างแอดเดรสแบบเซอร์คูลาร์ (circular) โดยการใช้เซอร์คูลาร์บัฟเฟอร์ (circular buffer)
- พอร์ตอนุกรมที่รับส่งแบบฟูลดูเพล็กซ์ (Full duplex) สำหรับ 'C50 กับอุปกรณ์อื่นๆ
- TDM (Time-division multiple) ของพอร์ตอนุกรม
- กำหนดสัญญาณนาฬิกา โดยใช้ไทม์เมอร์ (Timer) หรือ เคาน์เตอร์(Counter)
- สามารถผลิตสัญญาณนาฬิกา โดยการหารสัญญาณนาฬิกาที่จ่ายให้ซีพียู
- I/O พอร์ตขนาด 16 K และมี 16 ตำแหน่ง สำหรับการเข้าถึงหน่วยความจำ
- สามารถทำงานแบบไปป์ไลน์(Pipeline)

- ใช้เทคโนโลยีของซีมอส(CMOS) และใช้ไฟเลี้ยง 5 โวลท์
- คำสั่ง โปรแกรมที่ใช้จะช่วยให้เขียน โปรแกรมด้าน DSP ได้ง่ายขึ้น
- สถาปัตยกรรมของ TMS320C50 สร้างขึ้นมาเพื่อความเร็วในการทำงานด้าน DSP และเพื่อให้การทำงานของบัสไม่ขึ้นต่อกันจึงแยกเป็นบัสโปรแกรม(program bus) และ บัสข้อมูล (data bus) ออกจากกัน โดยบัสโปรแกรมจะเป็นทางเข้าของรหัสคำสั่งและ โอเปอร์เรนด์ของคำสั่ง ส่วนบัสข้อมูลจะเชื่อมต่อโดยตรงระหว่างหน่วยความจำที่ใช้เก็บข้อมูลกับวงจรประมวลผล เช่น ALU

2.2 ตำแหน่งขาและหน้าที่การทำงานของTMS320C50

ตำแหน่งขาแสดงดังรูปที่ 2.1 และหน้าที่การทำงานของTMS320C50แสดงดังตารางที่ 2.1



รูปที่ 2.1 แสดงขาของTMS320C50x

ตารางที่ 2.1 แสดงตำแหน่งขาและหน้าที่การทำงานของTMS320C50

| สัญญาณ | ขา | สถานะ | การทำงาน |
|---|----|-------|---|
| กลุ่มบัสแอดเดรสและบัสข้อมูล(Address and Data bus) | | | |
| A15(MSB) | 77 | I/O/Z | เป็นบัสแบบขนาน (Parallel Address Bus) ใช้สำหรับชี้ตำแหน่งของหน่วยความจำข้อมูลและหน่วยความจำโปรแกรม หรือ I/O ภายนอก เมื่ออยู่ในโหมดโฮลด์ (hold mode) จะมีสถานะเป็นอิมพีแดนซ์สูง (High Impedance) |
| A14 | 76 | | |
| A13 | 75 | | |
| A12 | 74 | | |
| A11 | 73 | | |
| A10 | 72 | | |
| A9 | 64 | | |
| A8 | 63 | | |
| A7 | 62 | | |
| A6 | 61 | | |
| A5 | 60 | | |
| A4 | 59 | | |
| A3 | 58 | | |
| A2 | 57 | | |
| A1 | 56 | | |
| A0(LSB) | 55 | | |
| D15(MSB) | 6 | I/O/Z | |
| D14 | 7 | | |
| D13 | 8 | | |

| | | | |
|------------------------------|-----|-------|---|
| D12 | 9 | | เอาที่พื้สัญญาณเหล่านี้จะเป็นอิมพีแดนซ์สูง |
| D11 | 10 | | |
| D10 | 11 | | |
| D9 | 12 | | |
| D8 | 13 | | |
| D7 | 23 | | |
| D6 | 24 | | |
| D5 | 25 | | |
| D4 | 26 | | |
| D3 | 27 | | |
| D2 | 28 | | |
| D1 | 29 | | |
| D0 | 30 | | |
| กลุ่มสัญญาณควบคุมหน่วยความจำ | | | |
| DS | 89 | O/Z | เลือกหน่วยความจำข้อมูล/โปรแกรมและ I/O ปกติมีสถานะสูงแต่เมื่อเป็นสถานะต่ำจะเป็นการติดต่อกับภายนอกเมื่อขา OFF อยู่ในสถานะต่ำจะอยู่ในสถานะอิมพีแดนซ์สูง |
| PS | 91 | | |
| IS | 90 | | |
| READY | 128 | I | สัญญาณข้อมูลพร้อม (Data ready input) ใช้แสดงเมื่ออุปกรณ์ภายนอกส่งข้อมูลเรียบร้อยแล้ว และเมื่อยังทำงานไม่เสร็จ (READY=0) จะต้องรอ 1 ไซ้เกิดและเช็คขา READY อีกครั้ง ในสภาวะปกติขา READY จะทำงานหลังจากที่มีสัญญาณ BR |
| R/W | 92 | I/O/Z | สัญญาณอ่าน/เขียน เป็นสัญญาณควบคุมการอ่านและเขียนข้อมูลจะเป็นสถานะอิมพีแดนซ์สูงเมื่ออยู่ในโหมด โฮลต์ |

| | | | |
|---|-----|-------|--|
| STRB | 93 | I/O/Z | สัญญาณสโตรบ (strob signal) ปกติมักอยู่ในสถานะสูง จะเป็นสถานะต่ำเพื่อบอกการอ้างอิงกับบัสภายนอก เป็นอิมพีแดนซ์สูงเมื่ออยู่ในโฮลด์โหมด |
| RD | 82 | O/Z | สัญญาณเลือกอ่าน (read select) ขานี้จะทำงานเมื่อมีการอ่าน จะต่อโดยตรงกับ OE ของอุปกรณ์ภายนอก สัญญาณนี้จะใช้ในการอ่านค่าหน่วยความจำโปรแกรม/ข้อมูล และ I/O ภายนอกทั้งหมด เป็นอิมพีแดนซ์สูงเมื่ออยู่ในโฮลด์โหมด |
| WE | 83 | O/Z | สัญญาณเขียน (write enable) จะใช้สำหรับการเขียนค่าในหน่วยความจำโปรแกรม/ข้อมูล และ I/O ภายนอกทั้งหมด เป็นอิมพีแดนซ์สูงเมื่ออยู่ในโหมดโฮลด์ |
| กลุ่มสัญญาณมัลติโปรเซสซิง (Multiprocessing) | | | |
| HOLD | 129 | I | สัญญาณ โฮลด์ (hold input) เป็นสัญญาณที่ใช้เพื่อแสดงว่ากำลังมีการติดต่อกับบัสตำแหน่ง, บัสข้อมูล และบัสควบคุม เมื่อได้รับการตอบรับจาก C50 (acknowledge) จะอยู่ในสภาวะอิมพีแดนซ์สูง |
| HOLDA | 108 | O/Z | สัญญาณตอบรับสัญญาณ โฮลด์ (hold acknowledge signal) ใช้แสดงว่าวงจรมีอยู่ในสถานะ โฮลด์ (hold state) ทั้งบัสตำแหน่ง, บัสข้อมูลและบัสควบคุมอยู่ในสภาวะอิมพีแดนซ์สูง |
| BR | 94 | I/O/Z | สัญญาณการขอใช้บัส (bus request signal) แสดงเมื่อมีการติดต่อกับหน่วยความจำข้อมูล สัญญาณจากขานี้ใช้กับหน่วยความจำข้อมูลที่ว่างได้ 32K เวิร์ด เมื่อขา HOLDA อยู่ในสถานะต่ำสัญญาณนี้ใช้กับ DMA ของแรมภายนอก BR จะเป็นสถานะต่ำเมื่อติดต่อกับแรมภายนอก |
| IOQ | 1 | O/Z | สัญญาณรับคำสั่ง (instruction acquisition signal) จะแสดงสถานะต่ำเมื่อมีตำแหน่งของคำสั่งอยู่บนแอดเดรส บัส |


| | | | |
|---|-----|-----|---|
| BIO | 130 | I | สัญญาณควบคุมบรานช์ (branch control input) จะเป็นสถานะต่ำเมื่อมีการทำงานในคำสั่งเงื่อนไข |
| XF | 109 | O/Z | สัญญาณติดต่อกายนอก (external flag output) ถูกเขตให้เป็นสถานะสูง หรือ สถานะต่ำ โดยคำสั่งพิเศษหรือโดยการโหลดค่าในสเตตริจิสเตอร์ (state register (ST1)) เมื่อรีเซตขานี้จะเป็นสถานะสูง |
| LACK | 112 | O/Z | สัญญาณตอบรับอินเทอร์รัพต์ (interrupt acknowledge signal) แสดงค่าเมื่อรับค่าอินเทอร์รัพต์และ โปรแกรมเคาท์เตอร์จะนำค่า อินเทอร์รัพต์เวกเตอร์ (interrupt vector) ซึ่งกำหนดโดย A15-A0 |
| การอินิเชียลไลซ์ (Initialization) , อินเตอร์รัพต์ , คำสั่งรีเซต | | | |
| INT4 | 41 | I | สัญญาณอินเทอร์รัพต์จากผู้ใช้ภายนอก (external user interrupt input) กำหนดโดยรีจิสเตอร์ควบคุมอินเตอร์รัพต์ (interrupt mask register) และบิตอินเตอร์รัพต์โหมด (intereupt mode bit) สามารถรีเซตผ่านรีจิสเตอร์บอกอินเทอร์รัพต์ (interrupt flag register) |
| INT3 | 40 | | |
| INT2 | 39 | | |
| INT1 | 38 | | |
| NMI | 42 | I | สัญญาณนอน-มาส์กอะเบิลอินเทอร์รัพต์ (non-maskable interrupt) เป็นอินเทอร์รัพต์ภายนอกไม่สามารถควบคุมโดย INTM หรือ MR เมื่อ NMI ทำงานจะเกิดอินเทอร์รัพต์ |
| MC/MP | 5 | I | ขาเลือกโหมดไมโครโปรเซสเซอร์/ไมโครคอมพิวเตอร์ (microprocessor / microcomputer mode select pin) ถ้าเป็นสถานะต่ำ (microcomputer mode) จะทำให้โปรแกรมรอมภายในส่งไปยังหน่วยความจำโปรแกรม (program memmory space) ในโหมดไมโครโปรเซสเซอร์ |
| สัญญาณออสซิลเลเตอร์/ไทม์เมอร์ และ CLKIN1/2 | | | |
| CLKOUT1 | 110 | O/Z | สัญญาณนาฬิกาส่งออก (master clock output signal หรือ |

| | | | |
|------------------|-----------|---|--|
| | | | CLKIN2 frequency) มีค่าไซเคิลเท่ากับอัตราแมชชีนไซเคิล (machine-cycle) ของซีพียู |
| CLKMD1 CLKMD2 | 71 103 | I | <p><u>CLKMD1</u> <u>CLKMD2</u></p> <p>0 0 สัญญาณนาฬิกาภายนอกเป็นสัญญาณนาฬิกาเข้าจากขา X2/CLKIN ทำให้ออสซิลเลเตอร์และ PLL disable</p> <p>0 1 สำหรับตรวจสอบ</p> <p>1 0 เป็นสัญญาณนาฬิกาอินพุต (input clock) สำหรับ CLKIN2 ทำให้ออสซิลเลเตอร์ภายในหยุดทำงานและ PLL ทำงานแทน</p> <p>1 1 เป็นสัญญาณนาฬิกาอินพุตสำหรับขา X2/CLKIN1 ทำให้ออสซิลเลเตอร์ภายในทำงานและ PLL ภายในไม่ทำงาน</p> |
| X2/CLKIN | 122 | I | ขาอินพุตสำหรับออสซิลเลเตอร์ภายใน (input pin to internal oscillator from crystal) ถ้าออสซิลเลเตอร์ภายในไม่ถูกใช้ สัญญาณนาฬิกาจะเป็นอินพุตสำหรับอุปกรณ์บนขานี้ แมชชีนไซเคิลภายในจะมีค่าเป็นครึ่งหนึ่งของสัญญาณนาฬิกา |
| X1 | 97 | O | เป็นขาเอาต์พุตของออสซิลเลเตอร์ภายในส่งกลับไปที่คริสตัลถ้าไม่ใช้ออสซิลเลเตอร์ภายในจะไม่มีการต่อขานี้ |
| CLKIN2 | 95 | I | เป็นอินพุตให้สัญญาณนาฬิกาเพื่อซัปอัตราแมชชีนไซเคิล |

| | | | |
|--------------------|-----|-------|---|
| TOUT | 122 | O | เอาต์พุตไทม์เมอร์(timer output) ขานี้ให้สัญญาณพัลส์เมื่อไทม์เมอร์ภายใน(on-chip timer) นับถึง 0 ความกว้างพัลส์เท่ากับ CLKOUT1 ไซเคิล |
| สัญญาณพอร์ตคอนทราล | | | |
| CLKR | 46 | I | เป็นขาที่รับสัญญาณนาฬิกาจากข้างนอกเพื่อกำหนดให้การรับข้อมูล (DR/TDR) เข้าไปเก็บไว้ที่ RSR (serial port receive shift register) แต่ถ้าขานี้ไม่ใช่สามารถที่จะใช้เป็นขาอินพุต IN0 ของ SPC/TSPC รีจิสเตอร์ได้ |
| CLKRT | 126 | I | |
| CLKX | 124 | I/O/Z | เป็นขาที่แสดงสัญญาณนาฬิกาจากข้างนอกเพื่อกำหนดให้ DR/TDR ส่งข้อมูลไปที่ DX/TDX CLKX จะเป็นอินพุต ถ้า MCM บิตที่การควบคุมพอร์ตคอนทราล (serial port control) มีค่าเป็น 0 และมีความถี่เป็น (CLKOUT1) / 4 เมื่อ MCM เป็น 1 ถ้าขานี้ไม่ใช่สามารถที่จะทำเป็นอินพุตของบิต IN1 ของ SPC/TSPC รีจิสเตอร์ |
| TCLKX | 123 | I/O/Z | |
| DR | 43 | I | เป็นขาเพื่อรับสัญญาณข้อมูล ซึ่งเมื่อรับมาแล้วจะเก็บไว้ที่ (serial port receive shift register) |
| TDR | 44 | I | |
| DX | 106 | O/Z | เป็นขาเพื่อส่งสัญญาณข้อมูล ซึ่งเมื่อรับมาแล้วจะเก็บไว้ที่ (serial port receive shift register) |
| TDX | 107 | O/Z | |
| FSR | 104 | I/O/Z | เป็นขาเพื่อส่งสัญญาณการพร้อมของเฟรม (Frame synchronization) สำหรับรับสัญญาณอินพุต TFSR จะเป็นได้ทั้งอินพุต/เอาต์พุต (TADD) เมื่อพอร์ตคอนทราลอยู่ในโหมด TDM |
| TFSR/TFRM | 105 | I/O/Z | |
| TCK | 34 | I | สัญญาณนาฬิกาตรวจสอบ JTAG (JTAG test clock) เป็นสัญญาณนาฬิกาแบบฟรี-รันนิ่ง (free-running) ซึ่งมีค่าควิตีไซเคิล (duty cycle 50%) การเปลี่ยน TAP (test access port) ซึ่งเป็นอินพุตสัญญาณนาฬิกาจะควบคุมผ่าน |

| | | | |
|-----|----|---|--|
| | | | TAP รีจิสเตอร์ (instruction register) หรือเลือกการ ทดลองรีจิสเตอร์ข้อมูล (data register) ที่ขอขานี้ของ TCK |
| TDI | 67 | I | การเปลี่ยนTAP จะปรากฏเป็นสัญญาณเอาต์พุตที่ขอข าลงของTCK |

ฮาร์ดแวร์ภายในของ 'C50x สามารถปฏิบัติการคำสั่งที่หน่วยประมวลผลอื่นต้องใช้ซอฟต์แวร์ช่วย ยกตัวอย่างเช่น 'C50x จะมีฮาร์ดแวร์ที่สามารถทำการคูณข้อมูล 16 x 16 บิต ได้ภายในไซเคิลเดียว , การเลื่อนข้อมูล และการอ้างอิงแอดเดรส ซึ่งจะเห็นว่าโปรเซสเซอร์ตัวนี้มีศักยภาพในการประมวลผลอย่างมาก คำอธิบายฮาร์ดแวร์ของ 'C50x ได้แสดงไว้ในตารางที่ 2.2 และบล็อกไดอะแกรมแสดง ฮาร์ดแวร์ภายในของ 'C50x แสดงดังรูปที่ 2.2



รูปที่ 2.2 แสดงฮาร์ดแวร์ภายในของTMS320C50

ตารางที่ 2.2 แสดงฮาร์ดแวร์ภายในของ TMS320C5x

| หน่วย | สัญลักษณ์ | การทำงาน |
|-------------------------------|---------------------------------|--|
| Accumulator | ACC(32) ACCH(16) ACCL(16) | มีขนาด 32 บิต แบ่งออกเป็น 2 ส่วน คือ ACCH (accumulator high) และ ACCL (accumulator low) |
| Accumulator Buffer | ACCB(32) | เป็นรีจิสเตอร์ที่ใช้เก็บข้อมูลของแอดเดรสเรจิสเตอร์ไว้ชั่วคราว สามารถเป็นอินพุตให้กับ ALU ได้ |
| Arithmetic Unit | ALU | เป็นหน่วยประมวลผลทางคณิตศาสตร์ขนาด 32 บิต |
| Auxiliary Register Logic Unit | ARAU | เป็นหน่วยคำนวณที่ไม่คิดเครื่องหมายขนาด 16 บิต ไร้ค่าแอดเดรสโดยอ้อม |
| Auxiliary Register Compare | ARCR(16) | รีจิสเตอร์ขนาด 16 บิต ใช้จำกัดการเปรียบเทียบแอดเดรสแบบโดยอ้อม |
| Auxiliary Register File | AUXREGS | รีจิสเตอร์ขนาด 16 บิต จำนวน 8 ตัว (AR0 - AR7) ไร้ค่าแอดเดรสโดยอ้อม เก็บข้อมูล หรือเก็บค่าเดิมของ ARP |
| Auxiliary Register Buffer | ARB(3) | รีจิสเตอร์ขนาด 3 บิต เก็บค่าเดิมของ ARP โดยค่าทั้ง 3 บิตจะถูกเก็บอยู่ใน ST1 |
| Auxiliary Register Pointer | ARP(3) | รีจิสเตอร์ขนาด 16 บิต เก็บค่าแอดเดรสสำหรับการเคลื่อนย้ายบล็อกข้อมูล |
| Block Move Address Register | BMAR(16) | รีจิสเตอร์ 16 บิต เก็บค่าแอดเดรสสำหรับการเคลื่อนย้ายบล็อก |

| หน่วย | สัญลักษณ์ | การทำงาน |
|---|------------------------------------|---|
| Block Repeat Active Flag | BRAF(1) | แฟล็กขนาด 1 บิต ใช้แสดงสถานะการทำงานของคำสั่งซ้ำ บล็อก จะมีค่าเป็น 1 เมื่อกำลังปฏิบัติคำสั่งและเป็น 0 เมื่อ BRCK รีจิสเตอร์ตัดค่าลงต่ำกว่าศูนย์ |
| Block Repeat Address End Register | PAER(16) | รีจิสเตอร์ขนาด 16 บิตอ้างอิงหน่วยความจำ ใช้เก็บค่า แอดเดรสตำแหน่งสุดท้ายของส่วนที่จะทำซ้ำ |
| Block Repeat Address Start Register | PASR(16) | รีจิสเตอร์ขนาด 16 บิตที่ใช้เก็บค่าแอดเดรสเริ่มต้นของ ส่วนที่ถูกทำซ้ำ |
| Block Repeat Counter Register | BRCR(16) | รีจิสเตอร์ขนาด 16 บิตที่เก็บจำนวนครั้งในการทำซ้ำ |
| Bus Interface Module | BIM | เป็นบัสเฟอ์วอินเทอร์เฟสที่ใช้เป็นทางผ่านของข้อมูล ระหว่างข้อมูลภายในกับบัสโปรแกรม |
| Bus Request | BR | สัญญาณที่บอกให้ทราเวอร์จข้อมูลได้ถูกส่งไปยังหน่วย ความจำหลัก |
| Carry | C | เป็นบิตที่ใช้เป็นตัวล้นที่ได้จาก ALU โดยจะเก็บไว้ใน ST1 |
| Centrai Arithmetic Logic Unit | CALU | เป็นกลุ่มที่ประกอบด้วย ALU , มัลติพลีเออร์ (multiplier) , ACC scaling shifter |
| Circular Buffer Control Register | CBRCR(8) | รีจิสเตอร์ขนาด 8 บิต ที่ใช้ enable / disable เซอร์คิวลาร์ บัฟเฟอร์ และบอกว่ารีจิสเตอร์ตัวใดที่จะถูกส่งไปยัง เซอร์คิวลาร์บัฟเฟอร์ |
| Circular Buffer End Address | CBER(16) CBER1(16) CBER2(16) | รีจิสเตอร์ขนาด 16 บิต แสดงแอดเดรสสุดท้ายของ เซอร์คิวลาร์บัฟเฟอร์ |

| หน่วย | สัญลักษณ์ | การทำงาน |
|---|------------------------------------|---|
| Circular Buffer Start Address | CBSR(16) CBSR1(16) CBSR2(16) | รีจิสเตอร์ขนาด 16 บิต แสดงแอดเดรสเริ่มต้นของ เซอร์คิวลาร์บัฟเฟอร์ |
| Compare of Program Address | COMPARE | เป็นตัวเปรียบเทียบค่าปัจจุบันใน PC กับค่าใน PAER ถ้า มีค่าเท่ากันจะทำการโหลดค่าใน PASR ไปเก็บใน PC |
| Configure RAM | CNF | เป็นตัวบอกว่าบล็อกในแรมถูกส่งไปยังส่วนของโปรแกรม หรือส่วนของข้อมูล |
| Data Bus | DATA | บัสข้อมูลขนาด 16 บิต |
| Data Memory | DATA MEMORY | เป็นส่วนของหน่วยความจำที่ใช้เก็บข้อมูล |
| Data Memory Address Bus | DATA ADDRESS | บัสขนาด 16 บิต ที่ส่งค่าแอดเดรสสำหรับการอ้างอิง หน่วยความจำข้อมูล |
| Data Memory Address Immediate Register | dma(7) | รีจิสเตอร์ขนาด 16 บิต เก็บค่าแอดเดรสภายใน 128 เวิร์ด ในหนึ่งเพจ |
| Data Memory Page Pointer | DP(9) | รีจิสเตอร์ขนาด 9 บิต เก็บค่าแอดเดรสของเพจปัจจุบัน(1 เพจ = 128 เวิร์ด) |
| Data RAM Map Bit | RAM(1) | บิตนี้จะแสดงก็ต่อเมื่อซิงเกิลแอดเดรสแรม ถูกส่งลงใน ส่วนของข้อมูล |
| Direct Data Memory Address Bus | DRB(16) | บัสขนาด 16 บิต ที่ส่งค่าแอดเดรสโดยตรงของหน่วย ความจำข้อมูล |

| หน่วย | สัญลักษณ์ | การทำงาน |
|-----------------------------------|-----------|--|
| Dynamic Bit Manipulation Register | DBMR(16) | รีจิสเตอร์อ้างอิงหน่วยความจำขนาด 16 บิต ใช้เป็นมาสก์อินพุทให้กับ PLU |
| Dynamic Bit Pointer | TREG2(4) | รีจิสเตอร์ขนาด 4 บิต ที่เก็บค่าบิตของพอยน์เตอร์ซึ่งเปลี่ยนแปลงค่าได้ สำหรับการใส่คำสั่ง BITT |
| Dynamic shift Count | TREG1(5) | รีจิสเตอร์ขนาด 5 บิต ที่เก็บจำนวนอินพุตข้อมูลที่เข้า ALU |
| External Flag | XF(1) | เป็นบิตที่ใช้ควบคุมระดับของเฟล็กภายนอกและเก็บอยู่ใน ST1 |
| Global Memory Allocation Register | GREG(8) | รีจิสเตอร์ขนาด 8 บิต สำหรับระบุขนาดของข้อมูลแบบโกลบอล |
| Hold Mode | HM(1) | บิตที่เก็บอยู่ใน ST1 และเป็นตัวตัดสินใจว่า CPU จะหยุดหรือทำงานต่อไปได้ |
| Index Register | INDX(16) | รีจิสเตอร์ 16 บิต ใช้ในการอ้างอิงแอดเดรสโดยอ้อมได้ |
| Index Register Enable | NDX(1) | เป็นตัวตัดสินใจว่าจะทำการแก้ไขหรือทำการเขียนค่าให้ ARO |
| Interrupt Flag Register | IFR(16) | รีจิสเตอร์ขนาด 16 บิต ใช้เก็บสถานะอินเทอร์รัพท์ที่เข้ามา |
| Interrupt Mask Bit | INTM(1) | เป็นตัวระบุการอนุญาตการอินเทอร์รัพท์ |
| Interrupt Number | INT#(4) | เก็บจำนวนการอินเทอร์รัพท์เฉพาะ ที่ส่งไปยัง CPU |
| Interrupt Pointer | IPTR(5) | ใช้บิต 5 บิต เพื่อชี้ไปยัง 2 K เฟง ที่ใช้เก็บอินเทอร์รัพท์แอดเดรส บิตทั้งห้านี้จะเก็บอยู่ใน PMST |



| หน่วย | สัญลักษณ์ | การทำงาน |
|--|-------------|---|
| Interrupt Mask Register | IMR(16) | รีจิสเตอร์ขนาด 16 บิต ใช้สำหรับมาสก์อินเทอร์รัพต์ |
| Microcall Stack | MCS(15 - 0) | สแตคขนาด 1 เวิร์ด ที่ใช้เก็บค่าของ PFC ชั่วคราวในขณะที่ PFC กำลังถูกใช้ระบุตำแหน่งของหน่วยความจำ ข้อมูลด้วยวิธีเคลื่อนย้ายบล็อก |
| Microprocessor/ Microcomputer Mode | MP/MC | บิตนี้อยู่ใน PMST รีจิสเตอร์ใช้แสดงการส่งข้อมูลไปยังตำแหน่งที่ว่างของส่วนโปรแกรม |
| Multiplexer | MUX | มัลติเพลกเซอร์ (bus multiplexer) ใช้เลือกแหล่งที่มาของโอเปอร์เรนด์สำหรับบัสหรือหน่วยปฏิบัติการ |
| Multiplier | MULTIPLIER | มัลติพลีเออร์ขนาด 16 x 16 บิต |
| Overflow Flag | OV(1) | บิตนี้เก็บอยู่ใน ST0 ใช้แสดงการเกิดโอเวอร์โฟลว์ ในการประมวลผลทางคณิตศาสตร์ของ ALU |
| Overflow Mode | OV(1) | เป็นตัวเลือกที่ตัดสินว่าโอเวอร์โฟลว์ที่เกิดขึ้นนั้นเป็นแบบใด ค่านี้จะเก็บอยู่ใน ST0 |
| Overlay to Data Space | OVLY(1) | เป็นตัวเลือกที่ตัดสินว่าจะสามารถอ้างอิงตำแหน่งในที่ว่างที่เก็บค่าแอดเดรสได้หรือไม่ บิตนี้อยู่ใน PMST |
| Parallel Logic Unit | PLU | เป็นตัวเลือกที่ตัดสินว่าจะสามารถแยกต่างหากจาก CALU โดยข้อมูลรับมาจากคำสั่งโดยตรงหรือรับจาก DBMR |
| Prefetch Counter | PCF(15 - 0) | รีจิสเตอร์เคาท์เตอร์ขนาด 16 บิต จะเก็บค่าแอดเดรสของคำสั่งที่เพิ่งเฟตชมาไว้ก่อน (prefetch) |
| Prescale Counter Register | COUNT(4) | รีจิสเตอร์ขนาด 4 บิต ซึ่งเก็บค่าที่ใช้ในการกระทำ prescaling |

| หน่วย | สัญลักษณ์ | การทำงาน |
|----------------------------|----------------|--|
| Product Register | PREG(32) | รีจิสเตอร์ขนาด 32 บิต ใช้เก็บผลลัพธ์ที่ได้จากการคูณ |
| Program Bus | PROG DATA | รีจิสเตอร์ขนาด 16 บิต ใช้สำหรับคำสั่ง route |
| Program Counter | PC(16) | รีจิสเตอร์ขนาด 16 บิต ใช้ระบุแอดเดรสของหน่วยความจำโปรแกรม |
| Program Memory | PROGRAM MEMORY | หน่วยความจำที่ใช้เก็บโปรแกรม |
| Program Memory Address Bus | PROG ADDRESS | บัสขนาด 16 บิต ใช้ส่งค่าแอดเดรสของโปรแกรม |
| Prescalling Shifter | PRESCALER | ตัวเลื่อนซ้าย 0 - 16 บิต ใช้สำหรับ prescale ข้อมูลที่เข้าไปใน ALU |
| Postscalling Shifter | POSTSCALER | ตัวเลื่อนซ้ายขนาด 0 - 7 บิต ใช้สำหรับ postscale ข้อมูลที่ออกจาก CALU |
| Product Shifter | P-SCALER | ตัวเลื่อนซ้ายขนาด 0 , 1 หรือ 4 บิตที่สามารถเลื่อนบิตเครื่องหมายพิเศษได้ |
| Producter Mode | PM(2) | มีขนาด 2 บิต ใช้ระบุโหมดการเลื่อนผลลัพธ์ |
| Repeat Counter | RPTC(16) | รีจิสเตอร์เคาท์เตอร์ขนาด 16 บิต ใช้ควบคุมการปฏิบัติการซ้ำของคำสั่งหนึ่งคำสั่ง |
| Sign Extension Mode | SXM(1) | ใช้ควบคุมว่าการปฏิบัติการทางคณิตศาสตร์จะเป็นแบบมีเครื่องหมายหรือไม่ ค่านี้จะเก็บใน ST1 |
| Stack | STACK | ฮาร์ดแวร์ สแตคขนาด 8 x 16 บิต เก็บค่า PC ในระหว่างการอินเตอร์รัพต์หรือการเรียกใช้โปรแกรมย่อย |

| หน่วย | สัญลักษณ์ | การทำงาน |
|---------------------------|-------------------|--|
| Status Register | ST0 , ST1 PMST | รีจิสเตอร์ขนาด 16 บิต ทั้งสามตัวใช้เก็บบิตแสดงสถานะและบิตควบคุม |
| Temporary Multiplicand | PREGO(16) | รีจิสเตอร์ขนาด 16 บิต เก็บค่าชั่วคราวของข้อมูลที่ใช้ในการคูณ |
| Temporary Register Enable | TRM(1) | เป็นตัวแสดงว่าคำสั่ง LT(A,D,P,S) ได้ทำการโหลดค่าทั้งสามของ TREG(0,1,2) |
| Test/Control Flag | TC(1) | บิตที่ใช้เก็บค่าผลลัพธ์ที่ได้จากการทดสอบของ ALU หรือ PLU |




บทที่ 3

โครงสร้างของ TMS 320C50 DSP Starter Kit (50'DSK)

3.1 ลักษณะทั่วไปของบอร์ด

- ใช้โปรเซสเซอร์เบอร์ TMS320C50
- คำสั่งใช้เวลาประมาณ 50 ns (instruction cycle time)
- 32K-byte PROM
- สามารถใช้กับสัญญาณในช่วงความถี่เสียง โดยผ่านทาง TLC32040
- ใช้มาตรฐาน RCA คอนเนคเตอร์ สำหรับ อนาล็อกอินพุท และเอาต์พุท เพื่อให้สามารถต่อเข้ากับ ไมโครโฟน และลำโพงได้โดยตรง
- ในการติดต่อกับการควบคุม มีคอนเนคเตอร์ XDS510 ติดต่อกับคอมพิวเตอร์ทางพอร์ตอนุกรม
- สามารถขยาย I/O บัสได้เพื่อใช้สำหรับการออกแบบภายนอก

ในรูปที่ 3.1 แสดงบล็อกไดอะแกรมของบอร์ด ซึ่งประกอบไปด้วย โฮสอินเตอร์เฟส, อนาล็อกอินเตอร์เฟส และ อิมูเลชันพอร์ต ทำให้สามารถติดต่อกับ พีซี ได้โดยผ่านทาง RS232 นอกจากนี้ยังมี PROM ขนาด 32K bytes ที่ใช้เก็บเคอร์เนลโปรแกรมไว้สำหรับการบูท



รูปที่ 3.1 บล็อกไดอะแกรมของ TMS320C50x DSK

ส่วนของอนาล็อกอินเทอร์เฟซ (Analog Interface) ใช้ TLC32040 ซึ่งเป็นวงจรมอนิเตอร์เฟส สัญญาณอนาล็อก (analog interface circuit : AIC) ที่มี RCA คอนเน็คเตอร์ 2 ตัวสำหรับ อินพุท และ เอาท์พุท

จากรูปที่ 3.1 การทำงานเริ่มต้นโดยการบูทโหลดเดอร์ (Bootloader) ซึ่งบรรจุบนพรอม บูทโหลดเดอร์ (PROM Bootloader) ขนาด 32K เมอร์ 27PC256FM จะทำการบูท (Boot) บอร์ด เป็นการเช็คค่าที่จำเป็นสำหรับ TMS ซึ่งใช้เป็นดีบั๊กเกอร์ (debugger) ของ DSK

เมื่อทำการรีเซต เริ่มต้นที่ตำแหน่ง 000H โดยขารีเซต หรือ ที่ BR จะเป็นสถานะต่ำ (low) ทำให้เรียกเคอร์เนล โปรแกรม (Kernel program) โดยใช้ขา BIO และ XF ของ TMS ในการติดต่อกับ PC ทาง RS232

ในการติดต่อเมื่อ BIO เป็นสถานะต่ำ (low) จะเป็นการแสดงว่าเริ่มติดต่อ RS232 ซึ่งจะเป็น การกำหนดบิตเริ่มต้น สำหรับการคำนวณ โดยเริ่มที่ 1 บิตเริ่มต้น + 7 บิตข้อมูล แล้วหารด้วย 8 จะได้อัตราบอด (Baud Rate) ที่คำนวณจากคำสั่ง NOP ในโครงงานนี้กำหนดอัตราบอดอยู่ที่ 9600 bit/sec

3.1.1 วงจรส่วน CPU TMS320C50

ขา MP/\overline{MC} ของ TMS320C50 ต่อกับกราวด์เพื่อให้อยู่ในโหมดไมโครคอมพิวเตอร์ ในส่วน ของอินเทอร์รัพต์ INT1 - INT4 และ NMI จะแอดที่พินในสถานะต่ำ (low) ต้องมีตัวต้านทาน ต่อเข้ากับไฟเลี้ยงไว้ ส่วนของการติดต่อกับ RS232 จะต่อที่ BIO และ XF ซึ่งจะกล่าวอีกทีในการอธิบาย ส่วนของการติดต่อกับ PC ส่วนสัญญาณนาฬิกาของระบบจะใช้คริสตอลขนาด 40 MHz ต่อเข้าที่ CLKIN ในส่วนของ CLKOUT1 จะต่อไปยัง TLC32040

การติดต่อกับหน่วยความจำจะใช้แอดเดรสบัส A0-A15 จะอ่านเขียนโดยกำหนดที่ขา R/W, RD, WE และ STRB

ในการติดต่อกับ TLC32040 เป็นการติดต่อแบบอนุกรมคดขมิข DR สำหรับรับข้อมูลและขา DX สำหรับส่งข้อมูลโดยกำหนดสัญญาณที่ CLKR และ CLX ในการติดต่อจะติดต่อเป็นเฟรม โดยมีการกำหนดที่ FSR และ FSX กำหนดเฟรมในการรับและเฟรมในการส่งตามลำดับ


3.1.2 วงจรส่วนการติดต่อกับ RS232

การติดต่อกับ PC ผ่านทางพอร์ตอนุกรม ในโครงงานนี้จะใช้ COM2 มีขั้วต่อนดังนี้

ข้อมูล TTL มาต่อกับ *INT2* และ *BIO* เข้าที่ TMS320C50 อีกที่

ในการส่งข้อมูลจาก TMS ไปยัง PC จะผ่านที่ขา TX โดยมี IC เบอร์ 75188 เปลี่ยนระดับสัญญาณ TTL เป็นสัญญาณ RS232 อีกที่


ส่วนขา DTR จะใช้เป็นขาสำหรับรีเซตบอร์ด ซึ่งมี 75189X2 สำหรับเปลี่ยนระดับสัญญาณการต่อเพิ่มเติมในส่วนของการติดต่อทาง RS232 จะมีการต่อดังรูปที่ 3.2



DTR : data terminal ready

รูปที่ 3.2 แสดงการติดต่อกับ RS232

การรับสัญญาณจาก RS232 มาเป็น TTL และ จาก TTL มาเป็น RS232 จะใช้ IC 75189 และ 75188 ตามลำดับ โดยที่ปกติแล้ว ระดับ RS232 +12 V จะเป็น logic 0 และ -12 V จะเป็น logic 1 ซึ่งจะต่อดังรูปที่ 3.3



รูปที่ 3.3 สัญญาณในการติดต่อกับ RS232

จากผลการทดลองเมื่อไม่มีการรับส่งจะได้

TX เป็น (-10V) logic 1

TR เป็น (-10V) logic 1

DTR เป็น (+10V) logic 0

DSR เป็น (+10V) logic 0

3.1.3 วงจรส่วนที่ติดต่อกับ TLC32040

จากที่ได้กล่าวมาแล้ว การติดต่อระหว่าง TMS320C50 กับ TLC32040 จะผ่านทางพอร์ตอนุกรม โดยขาที่ใช้จะเป็น *DX*, *DR*, *FSR*, *FSX* และ *CLK* สัญญาณนาฬิกาของ TLC32040 จะได้จาก TMS32040 ทาง *TOUT*

ในการติดต่อกับสัญญาณอนาล็อกภายนอกจะเข้ามาทาง *AIN+* หรือ *AUXIN ±* เข้ามายัง TLC32040 ในการส่งข้อมูลอนาล็อก จะส่งออกทาง *OUT+*, *OUT-*

3.1.4 วงจรส่วนที่ติดต่อกับหน่วยความจำ

เนื่องจากบอร์ดมี PROM เบอร์ 27PC256 ซึ่งเก็บบูทโหลดเคอร์รี่ และส่วนของการติดต่อจะใช้บัตแอดเดรส A0-A14 และบัตข้อมูล D0-D7 ในการอ่านใช้ขา \overline{RD} และ \overline{OE} โดยการเลือกชิพที่ \overline{CE} ทาง \overline{BR}

ในส่วนของ RAM ที่ใช้ จะใช้ภายใน TM320C50 เอง ซึ่งมีขนาด 9K สำหรับหน่วยความจำโปรแกรม และ 9K สำหรับหน่วยความจำข้อมูลซึ่งจะอธิบายอีกครั้งในหัวข้อหน่วยความจำ

3.1.5 วงจรส่วนไฟเลี้ยงและหัวต่อขยายบอร์ด

บอร์ดทำงานโดยใช้ไฟขนาด ± 5 V โดยเรกติไฟ (rectified) ไฟเข้ามา 9V จากหม้อแปลงในการทำให้แรงดัน คงที่จะใช้ IC LM805 สำหรับไฟบวก และใช้ LM7905 สำหรับไฟลบ ส่วนการขยายบอร์ด หรือส่วนที่สามารถต่อกับภายนอกได้จะมีถึง 5 ส่วน (JP1-JP5) ซึ่งจะเป็นการต่อกับขาของ TMS320C50 และ TLC32040 ทั้งหมด

3.2 ข้อกำหนดต่างๆที่ใช้ในบอร์ด

1. RAM พื้นที่ B2 เก็บ ซีพียูเรจิสเตอร์ (CPU register)
2. SARAM ขนาด 384 เวิร์ด เก็บค่าที่ใช้ติดต่อทาง RS232
3. ซีพียูต้องอยู่ในโหมดไมโครคอมพิวเตอร์เพราะจะใช้ติดต่อหรือบูทโหลดเคอร์รี่ที่โปรแกรมภายใน
4. สงวน $\overline{INT2}$ สำหรับติดต่อกับ RS232 ที่ขา \overline{BIO}
5. ซอฟต์แวร์อินเตอร์รัพต์ (TRAP) จะใช้สำหรับซิงเกิลสเตป (single step) ของดีบั๊กเกอร์

หน่วยความจำใน C50 DSK นั้น จะแบ่งออกเป็นหน่วยความจำสำหรับโปรแกรม และหน่วยความจำสำหรับข้อมูล ซึ่งในแต่ละแอดเดรส ก็จะถูกใช้งานต่างๆ ตามรูปที่ 3.4 และผู้ใช้สามารถใช้หน่วยความจำภายนอกขนาด 10K ได้โดยไม่จำเป็นต้องต่อภายนอก

TLC32040 บนบอร์ด จะมีลักษณะดังนี้

- ใช้ในการแปลง A/D และ D/A ขนาด 14 บิต
- สามารถเปลี่ยนแปลงการแซมปลิงทั้งหมดของ A/D ,D/A และความถี่ฟิลเตอร์ได้


การติดต่อระหว่าง AIC และ TMS320C50 จะผ่านทางพอร์ตอนุกรมภายในบอร์ด

| Program | | Data | |
|---------|--------------------------------|-------|---------------------------|
| 0000H | Bootloader (on-chip) ROM | 0060H | Memory Map Registers |
| | | 0080H | Reserved by Kernel B2 |
| 0800H | Interrupt Vectors | 0100H | Reserved |
| 0840H | Debugger Kernel Program | 0300H | [B0] |
| | | 0500H | B1 |
| 0980H | User's Program | 0800H | Reserved |
| 2C00H | External Space | 0980H | Reserved by Debugger |
| | | 2C00H | Kernel User's Space |
| FE00H | [B0] | | External |
| FFFFH | | FFFFH | Space |

รูปที่ 3.4 แผนภาพแสดงหน่วยความจำภายใน C'50 DSK

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้ /

การต่อใช้งาน 'C50 DSK กับ PC จะใช้ขา XF และ BIO ที่ต่อพอร์ตคอนนุกรม RS232 ดังแสดงในรูปที่ 3.5



รูปที่ 3.5 แสดงการต่อระหว่าง DSK และ PC โดยผ่านทาง RS232

นอกจากนี้ DSK ยังมีแอสเซมเบอ์ และ ดีบั๊กเกอร์ ของมันเอง ซึ่งจะมีประโยชน์มากเนื่องจากภาษาแอสเซมบลีที่ใช้ใน DSK นั้นจะสนับสนุนการทำงานด้านประมวลผลสัญญาณ (Signal Processing) แล ดีบั๊กเกอร์ก็มีความสามารถที่จะทำงานในแบบทีละขั้น (single-step) และเบรคพอยท์ เพื่อช่วยในการแก้ไข โปรแกรม

3.3 การสร้างโปรแกรมเพื่อใช้กับDSK

1. ทำการสร้างไฟล์หลัก(source file) สำหรับโปรแกรม เช่น exam.asm
แปลงไฟล์หลัก โดยใช้ DSK แอสเซมเบอร์ ซึ่งมีคำสั่ง : dsk5a exam.asm
2. หากต้องการตรวจแก้ไข โปรแกรมโดยใช้ดีบั๊กเกอร์ ก็ทำได้โดยโปรแกรม dsk5.exeซึ่งได้ให้มา
กับบอร์ดแล้ว

3.4 หน่วยความจำ(memory)

หน่วยความจำทั้งหมดที่ TMS320C50 สามารถอ้างอิงได้ทั้งหมดเป็น 224K x 16 บิต โดยจะประกอบด้วย program memory 64K , local data memory 64K , global datamemory 32K และในส่วนที่ใช้อ้างอิง I/O port 64K โดยที่การออกแบบ TMS320C50 ใช้สถาปัตยกรรมแบบฮาร์วาร์ด(เป็นการแยกบัสข้อมูลและบัสโปรแกรมออกจากกัน) มีรวมในตัว 2K เวิร์ด มีแรมแบบ SARAM (single-access RAM) 9K และ DARAM (dual-access RAM) 1056 เวิร์ด ในส่วนของDARAM นั้น จะถูกแบ่งออกเป็น 3 ส่วน แบ่งเป็น block0 (B0) มี 512 เวิร์ด (ตำแหน่ง 0100h-02FFh ใน local data memory หรือ 0FE00h-0FFFFh ใน program space) , block1(B1) มี 512 เวิร์ด ที่ ตำแหน่ง 0300h-04FFh ใน local data memory และ block(B2) มี 32 เวิร์ด ที่ตำแหน่ง 0060h-007Fh ใน local data memory ดังรูปที่ 3.6

3.5 หน่วยความจำโปรแกรม (Program memory)

ในหน่วยความจำโปรแกรม สามารถขยายได้ถึง 64K แต่ในการใช้หน่วยความจำภายในบอร์ด จะมีข้อดีกว่าคือจะไม่มีสถานะรอ(wait state) โดยที่การกำหนดสถานะต่างๆของ C50 จะกำหนดตาม ตารางที่ 3.1

ตารางที่ 3.1 แสดงการกำหนดค่าสำหรับใช้หน่วยความจำโปรแกรม

| CNF | RAM | MP/ \overline{MC} | ROM | SARAM | DRAM B0 | OFF-CHIP |
|-----|-----|---------------------|-----------|-----------|-----------|-----------|
| 0 | 0 | 0 | 0000-07FF | | | 0800-FFFF |
| 0 | 0 | 1 | | | | 0000-FFFF |
| 0 | 1 | 0 | 0000-07FF | 2000-23FF | | 2C00-FFFF |
| 0 | 1 | 1 | | 2000-23FF | | 0000-FFFF |
| | | | | | | 2C00-FFFF |
| 1 | 0 | 0 | 0000-07FF | | FE00-FFFF | 0800-FDFF |
| 1 | 0 | 1 | | | FE00-FFFF | 0000-FDFF |
| 1 | 1 | 0 | 0000-07FF | 2000-23FF | FE00-FFFF | 2C00-FDFF |
| 1 | 1 | 1 | | 2000-23FF | FE00-FFFF | 0000-07FF |
| | | | | | | 2C00-FDFF |

การใช้งานของการอินเทอร์รัพต์จะต้องกำหนดแอดเดรสของแอดเดรสในหน่วยความจำโปรแกรมซึ่งอินเทอร์รัพต์แอดเดรส แสดงดังตารางที่ 3.2

ตารางที่ 3.2 แสดงตำแหน่งของอินเทอร์รัพต์เวคเตอร์

| Name | Location | | Priority | Function |
|--------------------------|----------|-------|-------------|--------------------------------|
| | Dec | Hex | | |
| $\overline{\text{RS}}$ | 0 | 0 | 1 (highest) | External reset signal |
| $\overline{\text{NMI}}$ | 36 | 24 | 2 | Nonmaskable interrupt |
| $\overline{\text{INT1}}$ | 2 | 2 | 3 | External user interrupt#1 |
| $\overline{\text{INT2}}$ | 4 | 4 | 4 | External user interrupt#2 |
| $\overline{\text{INT3}}$ | 6 | 6 | 5 | External user interrupt#3 |
| TINT | 8 | 8 | 6 | External user interrupt |
| RINT | 10 | A | 7 | Serial port receive interrupt |
| XINT | 12 | C | 8 | Serial port transmit interrupt |
| TRNT | 14 | E | 9 | TDM port receive interrupt |
| TXNT | 16 | 10 | 10 | TDM port transmit interrupt |
| $\overline{\text{INT4}}$ | 18 | 12 | 11 | External user interrupt#4 |
| ---- | 20-33 | 14-21 | N/A | Reserved |
| TRAP | 34 | 22 | N/A | Trap instruction vector |
| ----- | 38-39 | 26-27 | N/A | Reserved |
| ----- | 40-63 | 28-3F | N/A | Software interrupt |

3.6 หน่วยความจำแบบ local data (Local Data Memory)

ใน C50 จะมีแรมแบบ SARAM อยู่ 9K และ DARAM อยู่ 1056 word ซึ่งสามารถแสดงรายละเอียดการเซ็ตค่าของบิตควบคุมหน่วยความจำ (Control state Register) ได้ตามตารางที่ 3.3

การเซ็ตบิตรีจิสเตอร์ควบคุมหน่วยความจำเพื่อใช้หน่วยความจำข้อมูล

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ตารางที่ 3.3 แสดงการกำหนดค่าการใช้งาน Local Memory

| CNF | OVLY | DARAM B0 | DARAM B1 | DARAM B2 | SARAM | Off-Chip |
|-----|------|-------------|-------------|-------------|-----------|------------|
| 0 | 0 | 100h-2FFh | 300h-4FFh | 60h-7Fh | | 80h-FFFFh |
| 0 | 1 | 100h-2FFh | 300h-4FFh | 60h-7Fh | 800-2BFFh | 2C00-FFFFh |
| 1 | 0 | - | 300h-4FFh | 60h-7Fh | | 2C00-FFFFh |
| 1 | 1 | - | 300h-4FFh | 60h-7Fh | 800-2BFFh | 80h-FFFFh |

เนื่องจากการติดต่อกับรีจิสเตอร์ต่างๆ และการส่งค่าจะทำบนพวง 0 ซึ่งจะเป็นการใช้แบบส่งแบบรีจิสเตอร์(Register Memory Map) ดังตารางที่ 3.4

ตารางที่ 3.4 แสดงตำแหน่งแอดเดรสข้อมูลพวง 0

| Name | Address | | Description |
|---|---------|-----|-----------------------------------|
| | Dec | Hex | |
| Core Processor Memory-Mapped Registers | | | |
| ----- | 0-3 | 0-3 | Reserved |
| IMR | 4 | 4 | Interrupt Mask Register |
| GREG | 5 | 5 | Global Memory Allocation Register |
| IFR | 6 | 6 | Interrupt Flag Register |
| PMST | 7 | 7 | Processor Mode Status Register |
| RPTC | 8 | 8 | Repeat Counter Register |
| BRCE | 9 | 9 | Block Repeat Counter Register |

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

| Name | Address | | Description |
|-------|---------|-----|--|
| | Dec | Hex | |
| PASR | 10 | A | Block Repeat Program Address Start Register |
| PAER | 11 | B | Block Repeat Program Address End Register |
| TRGE0 | 12 | C | Temporary Register Used for Multiplicand |
| TRGE1 | 13 | D | Temporary Register Used for Dynamic Shift Count (5 bits only) |
| TREG2 | 14 | E | Temporary Register Used as Bit Pointer In Dynamic Bit Test (4 bits only) |
| DBMR | 15 | F | Dynamic Bit Manipulation Register |
| AR0 | 16 | 10 | Auxiliary Register Zero |
| AR1 | 17 | 11 | Auxiliary Register One |
| AR2 | 18 | 12 | Auxiliary Register Two |
| AR3 | 19 | 13 | Auxiliary Register Three |
| AR4 | 20 | 14 | Auxiliary Register Four |
| AR5 | 21 | 15 | Auxiliary Register Five |
| AR6 | 22 | 16 | Auxiliary Register Six |
| AR7 | 23 | 17 | Auxiliary Register Seven |
| INDX | 24 | 18 | Index Register |
| ARCR | 25 | 19 | Auxiliary Register Compare Register |
| CBSR1 | 26 | 1A | Circular Buffer 1 Start Register |
| CBSR1 | 27 | 1B | Circular Buffer 1 End Register |
| CBSR2 | 28 | 1C | Circular Buffer 2 Start Register |
| CBSR2 | 29 | 1D | Circular Buffer 2 End Register |
| CBCR | 30 | 1E | Circular Buffer Control Register |

| Name | Address | | Description |
|---|---------|-------|--------------------------------------|
| | Dec | Hex | |
| | 31 | 1F | Block Move Address Register |
| Peripheral Memory-Mapped Registers | | | |
| ORR | 32 | 20 | Data Receive Register |
| DXR | 33 | 21 | Data Transmit Register |
| SPC | 34 | 22 | Serial Port Control Register |
| ---- | 35 | 23 | Reserved |
| Peripheral Memory-Mapped Registers (Continued) | | | |
| TIM | 36 | 24 | Timer Register |
| PRO | 37 | 25 | Period Register |
| TCR | 38 | 26 | Timer Control Register |
| ---- | 39 | 27 | Reserved |
| PDWSR | 40 | 28 | Program/Data S/W Wait-state Register |
| IOWSR | 41 | 29 | I/O Port S/W Wait-State Register |
| CWSR | 42 | 2A | Control S/W Wait-State Register |
| ---- | 43-47 | 2B-2F | Reserved for Test/Emulation |
| TRCV | 48 | 30 | TDM Data Receive Register |
| TOXR | 49 | 31 | TDM Data Transmit Register |
| TSPC | 50 | 32 | TDM Serial Port Control Register |
| TCSR | 51 | 33 | TDM Channel Select Register |

| Name | Address | | Description |
|--------------------------------|---------|-------|------------------------------------|
| | Dec | Hex | |
| TRTA | 52 | 34 | Received/Transmit Address Register |
| TRAD | 53 | 35 | Received Address Register |
| ----- | 54-79 | 36-4F | Reserved |
| Memory-mapped I/O Ports | | | |
| PA0 | 80 | 50 | I/O Port 80 |
| PA1 | 81 | 51 | I/O Port 81 |
| PA2 | 82 | 52 | I/O Port 82 |
| PA3 | 83 | 53 | I/O Port 83 |
| PA4 | 84 | 54 | I/O Port 84 |
| PA5 | 85 | 55 | I/O Port 85 |
| PA6 | 86 | 56 | I/O Port 86 |

3.6.1 Auxillary Register (AR0-AR7)

auxiliary register ทั้ง 8 ตัวสามารถเก็บค่าได้ 16 บิต สามารถเข้าถึงได้จาก CALU และสามารถเปลี่ยนแปลงค่าได้จาก ARAU หรือ PLU ความสามารถขั้นแรกของการใช้ auxiliry register เป็นการเก็บค่าที่อยู่ของข้อมูลทั้งหมด 16 บิต นอกจากนี้ยังสามารถใช้เก็บค่าต่างๆ หรือจะใช้เป็นตัวนับก็ได้

3.6.2 Auxiliary Register Compare Register (ARCR)

auxiliary register compare register เป็นตัวเก็บค่า 16 บิตที่ใช้ในการกำหนดขอบเขตการเปรียบเทียบ โดยที่ ARCR เป็นตัวเปรียบเทียบกับตัวที่ AR ที่ถูกเลือกไว้จากคำสั่ง CMPR และผลจากการเปรียบเทียบจะถูกเก็บไว้ใน TC บิตใน ST1

3.6.3 Index Register (INDX)

เป็นรีจิสเตอร์ที่ ARAU ใช้ในการแก้ไขแอดเดรสโดยทางอ้อมไปยังรีจิสเตอร์ช่วย(Auxiliary Register)

3.6.4 Circular Buffer Register (CBSR1 , CBER1 , CBSR2 , CBER2 , CBCR)

อุปกรณ์ 'C5X จะสนับสนุนกระบวนการทำงานพร้อมกันของ circular buffer ด้วยการควบคุมจากผู้ใช้ โดยที่ตัวเก็บค่าเริ่มต้น 2 ตัวของ circular buffer (CBSR1 และ CBSR2) ซึ่งตำแหน่งข้อมูลมีค่า 16 บิต เก็บค่าเริ่มต้นของ circular buffer ส่วนตัวเก็บค่าตัวสุดท้าย 2 ตัวของ circular buffer(CBER1 และ CBER2) ซึ่งตำแหน่งสุดท้าย 2 ตัวของ circular buffer และ circular buffer control register (CBCR) ควบคุมการทำงานของ circular buffer

3.6.5 Block Move Address Register (BMAR)

เป็นตัวเก็บค่าการย้ายตำแหน่งข้อมูลมีค่า 16 บิต เก็บค่าที่อยู่ที่ใช้ในการย้ายกลุ่มของข้อมูลและกระบวนการของ การคูณ/การสะสม

3.6.6 Repeat Registers (RPTC,BRCR,PASR,และ PAER)

เป็นรีจิสเตอร์ที่ใช้เก็บจำนวนครั้งในการกระทำคำสั่งซ้ำหนึ่งคำสั่ง ค่าในรีจิสเตอร์นี้จะถูกโหลดด้วยคำสั่ง RPT และ RPTZ

3.6.7 Interrupt Register (IMR,IFR)

interrupt mask register(IMR) ใช้ในเวลาที่ต้องการทำเครื่องหมายกับการจัดจังหวะเฉพาะใน มาส์กอะเบลอินเทอร์รัพต์ ส่วนอินเทอร์รัพต์เฟลกรีจิสเตอร์ (IFR) เป็นตัวบอกถึงสถานะต่างๆของการอินเทอร์รัพต์

การกำหนดค่าใน IMR

| | | | | | | | | | |
|----------|-------|------|------|------|------|------|------|------|------|
| 15.....9 | 8 | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
| Reserved | INT 4 | TXNT | TRNT | XINT | RINT | TINT | INT3 | INT2 | INT1 |

รูปที่ 3.7 แสดงค่าต่างๆที่เก็บใน IMR

3.6.8 Global Memory Allocation Register (GREG)

global memory allocation register จะเป็นตัวจัดสรรส่วนที่ว่างให้เป็นหน่วยความจำ

โบบอล

3.6.9 Dynamic Bit Manipulation Register (DBMR)

ใช้เชื่อมกับ PLU เพื่อเป็นไดนามิกมาส์กรีจิสเตอร์

3.6.10 Temporary Register (TREG0,TREG1,TREG2)

TREG0 จะได้เก็บค่าของการคูณในกระบวนการคูณ สามารถนำมาใช้ได้โดยคำสั่ง LT ,LTA ,LTD ,LTP ,LTS ,SQRA ,SQRS ,MAC ,MACD ,MADS , and MADD ในส่วน TREG1 จะเก็บค่า dynamic shift count และ TREG2 เก็บค่า dynamic bit address ของคำสั่ง BITT

3.6.11 Processor Mode Status Register (PMST)

เป็นตัวควบคุมลักษณะการใช้งานหน่วยความจำของ 'C5x

การกำหนดค่าใน PMST

| | | | | | | | | | | | | | |
|-------------|----------|----------|----------|-------------|----------|-------------|------------|---------------|------------|------------|-------------|---|---|
| 15 | | 11 | 10 | 9 | 8 | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
| <i>IPTR</i> | <i>0</i> | <i>0</i> | <i>0</i> | <i>AVIS</i> | <i>0</i> | <i>OVLY</i> | <i>RAM</i> | <i>MP/ MC</i> | <i>NDX</i> | <i>IRM</i> | <i>BRAT</i> | | |

รูปที่ 3.8 แสดงค่าที่เก็บใน PMST

3.6.12 Serial Port Register (DRR,DXR,SPC)

SPC จะบรรจุส่วนควบคุมและสถานะต่างๆของพอร์ตอนุกรม ใน TDM Serial Port Register,(TRCV , TDXR , TSPC , TCSR , TRTA , TRAD)

3.6.13 Time Registers (TIM,PRD,TCR)

การใช้งานในส่วนของ ไทม์เมอร์จะเกี่ยวข้องกับรีจิสเตอร์ 3 ตัวด้วยกัน โดย TIM รีจิสเตอร์จะเก็บจำนวนที่นับได้ในปัจจุบัน PRD รีจิสเตอร์บอกถึงคาบเวลาของไทม์เมอร์ และ TCR (Timer Control Register) เป็นตัวควบคุมการทำงานของไทม์เมอร์

รีจิสเตอร์ควบคุมไทม์เมอร์ (TCR)

| | | | | | | |
|----------|------|------|-----|-----|-----|------|
| 15-12 | 11 | 10 | 9-6 | 5 | 4 | 3-0 |
| Reserved | SOFT | FREE | PSC | TRB | TSS | TDDR |

รูปที่ 3.9 แสดงค่าต่างๆที่เก็บอยู่ใน TCR

3.6.14 Software Wait-State Registers (PDWSR,IOWSR,CWSR)


PDWSR เป็นตัวนับค่าสถานะการรอสำหรับ 16 K ทั้ง 4 บล็อก ของหน่วยความจำ โปรแกรมและหน่วยความจำข้อมูล IOWSR เก็บค่าการนับสถานะการรอของที่ว่าง I/O ทั้ง 16 ส่วน CWSR เป็นรีจิสเตอร์ควบคุมไว้กำหนดระยะเวลาการรอว่าจะเป็น (0, 1, 2 หรือ 3) หรือ (0,1,3 หรือ 7)

3.7 โหมดการอ้างอิงถึงหน่วยความจำ(Memory Addressing Mode)

การอ้างอิงแอดเดรสสามารถอ้างอิงได้ 64K สำหรับหน่วยความจำโปรแกรมและ 96K สำหรับหน่วยความจำข้อมูลซึ่ง 'C50 มีวิธีการอ้างอิงแอดเดรส ได้

3.7.1 Direct Addressing Mode


โอเปอร์เรนด์จะถูกเฟรมมาจากพื้นที่ที่เกี่ยวข้องกับหน่วยความจำข้อมูล เช่น บัสข้อมูล การคำนวณวิธีนี้จะนำค่าใน DP และ 7 บิตต่ำของคำสั่งมารวมกัน



รูปที่ 3.10 แสดงตัวอย่างการอ้างอิงหน่วยความจำแบบโดยตรง

3.7.2 Memory - Mapped Addressing Mode


คล้ายกับ direct addressing mode แต่ค่า 9 บิตสูงของค่าแอดเดรสที่คำนวณได้จะถูกบังคับให้เป็น 0 แทนที่จะไหลคค่าจาก DP หรือจากรีจิสเตอร์ช่วย



รูปที่ 3.11 แสดงตัวอย่างการอ้างอิงหน่วยความจำแบบ Memory - Mapped

3.7.3 Indirect Addressing Mode

รีจิสเตอร์ชั่วคราว 16 บิต ที่ถูกเลือก AR(ARP) จะเป็นตัวกำหนดค่าแอดเดรสของหน่วยความจำข้อมูลผ่านทาง AFB



รูปที่ 3.12 แสดงตัวอย่างการอ้างอิงหน่วยความจำแบบโดยอ้อม

3.7.4 Long Immediate Addressing Mode

แอดเดรสจะถูกกำหนดด้วยเวิร์ดที่สองของคำสั่ง ในกรณีนี้ PAB จะถูกใช้ในการพรีเฟช (prefetch) PFC(prefetch counter) จะถูกเก็บลง MCS(microcall stack) และค่าตำแหน่งจะถูกไหลคลงใน PFC

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้,

BLDD 02345h,012h

Machine Code1 =

| | | | | | | | | | | | | | | |
|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
| 1 | 0 | 1 | 0 | 1 | 0 | 0 | 0 | 0 | 0 | 1 | 0 | 0 | 1 | 0 |
|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|

DP =

| | | | | | | | | |
|---|---|---|---|---|---|---|---|---|
| 1 | 1 | 0 | 0 | 1 | 1 | 1 | 0 | 1 |
|---|---|---|---|---|---|---|---|---|

DAB =

| | | | | | | | | | | | | | | | |
|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
| 1 | 1 | 0 | 0 | 1 | 1 | 1 | 0 | 1 | 0 | 0 | 1 | 0 | 0 | 1 | 0 |
|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|

Operand2 = Data (DAB)

Machine Code2 =

| | | | | | | | | | | | | | | | |
|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
| 0 | 0 | 1 | 0 | 0 | 0 | 1 | 1 | 0 | 1 | 0 | 0 | 0 | 1 | 0 | 1 |
|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|

PC =

| | | | | | | | | | | | | | | | |
|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
| 0 | 0 | 1 | 0 | 0 | 0 | 1 | 1 | 0 | 1 | 0 | 0 | 0 | 1 | 0 | 1 |
|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|

Operand1 = Data (PC)

รูปที่ 3.13 แสดงตัวอย่างการอ้างอิงหน่วยความจำแบบ Long Immediate

3.7.5 Registered Block Memory Addressing Mode

คล้ายกับ long immediate addressing mode แต่จะมาจาก BMAR รีจิสเตอร์

BLDD BMAR, 012h

Machine Code 1 =

| | | | | | | | | | | | | | | | |
|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
| 1 | 0 | 1 | 0 | 1 | 1 | 0 | 0 | 0 | 0 | 0 | 1 | 0 | 0 | 1 | 0 |
|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|

DP =

| | | | | | | | | |
|---|---|---|---|---|---|---|---|---|
| 1 | 1 | 0 | 0 | 1 | 1 | 1 | 0 | 1 |
|---|---|---|---|---|---|---|---|---|

DAB =

| | | | | | | | | | | | | | | | |
|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
| 1 | 1 | 0 | 0 | 1 | 1 | 1 | 0 | 1 | 0 | 0 | 1 | 0 | 0 | 1 | 0 |
|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|

Operand2 = Data (DAB)

BMAR → PFC

Operand1 = Data (PFC)

รูปที่ 3.14 แสดงตัวอย่างการอ้างอิงหน่วยความจำแบบ Registered Block Memory

3.8 Global Memory

เป็นการใช้ memory ร่วมกันของโปรเซสเซอร์มากกว่า 1 ตัว เมื่อมีการใช้ Global Memory จะทำให้มีการแบ่งกันระหว่างหน่วยความจำที่เป็น Global และ Local โดยที่ส่วนที่เป็น local จะใช้ในส่วนที่ของตัวโปรเซสเซอร์เองและในส่วนที่เป็น global เป็นส่วนที่ใช้ในการติดต่อกับโปรเซสเซอร์อื่นๆ ทำให้เป็นการง่ายในการใช้ข้อมูลร่วมกันในการประมวลผลแบบหลายโปรเซสเซอร์ โดยที่จะควบคุมการทำงานของ global memory จาก GREG register มีรายละเอียดดังตารางที่ 3.5

ตารางที่ 3.5 แสดงลักษณะของ Global Data Memory

| GREG Value | Local Memory | | Global Memory | |
|------------|--------------|--------|---------------|--------|
| | Range | #Word | Range | #Words |
| 00000XX | 0h-0FFFFh | 65,536 | - | 0 |
| 10000000 | 0h-0FFFFh | 32,768 | 08000h-0FFFFh | 32,768 |
| 11000000 | 0h-0BFFFh | 49,152 | 0C000h-0FFFFh | 16,384 |
| 11100000 | 0h-0DFFFh | 57,344 | 0E000h-0FFFFh | 8,192 |
| 11110000 | 0h-0EFFFh | 61,440 | 0F000h-0FFFFh | 4,096 |
| 11111000 | 0h-0F7FFh | 63,488 | 0F800h-0FFFFh | 2,048 |
| 11111100 | 0h-0FBFFh | 64,512 | 0FC00h-0FFFFh | 1,024 |
| 11111110 | 0h-0BFFh | 65,024 | 0FE00h-0FFFFh | 512 |
| 11111111 | 0h-0EFFh | 65,280 | 0FF00h-0FFFFh | 256 |

3.9 Input/output Space

'C50 สามารถให้ I/O port จากภายนอกใช้ตำแหน่งข้อมูลของหลาย I/O ports ไว้ที่ตำแหน่งเดียวกัน ทั้ง 65536 พอร์ตสามารถใช้เป็น IN หรือ OUT ก็ได้ ดังตัวอย่าง

IN DAT7, 0FFFEh

OUT DAT7, 0FFFFh

3.10 อุปกรณ์เสริม (Peripherals)

TMS32C50 มีการอินเทอร์เฟสกับอุปกรณ์ภายนอกได้ทั้งหมด 7 วิธี ได้แก่

1. พอร์ตอนุกรม (serial port)
2. พอร์ตอนุกรมแบบแบ่งเวลา (TDM serial port)
3. ไทม์เมอร์ (Timer)
4. รีจิสเตอร์ใช้โปรแกรมสภาวะการรอ (software-programable wait state)
5. พอร์ตติดต่อภายนอก (I/O port)
6. รีจิสเตอร์หารสัญญาณนาฬิกา (divide-by-one clock)
7. XF และ BIO

ซึ่งทั้งหมดจะควบคุมผ่านรีจิสเตอร์ควบคุม โดยการใช้วิธีการอ้างหน่วยความจำในพจ 0 ตามตารางที่ 3.4 ซึ่งเป็นการกำหนดค่าต่างของรีจิสเตอร์ควบคุมเก็บไว้ในหน่วยความจำ และในการใช้อุปกรณ์เสริมบางส่วนที่สำคัญที่มีส่วนในการควบคุมการใช้งานอุปกรณ์เสริมให้ทำงานได้ตามความต้องการก็คือ อินเทอร์รัพตรีจิสเตอร์ ซึ่งมีรายละเอียดดังที่จะกล่าวต่อไป

3.10.1 อินเทอร์รัพต์

ในอุปกรณ์ 'C50 สามารถมี 4 makable user interrupts (INT1- INT4) จากภายนอก ในการอินเทอร์รัพต์การทำงานของโปรเซสเซอร์ มี 1 นอนมาสต์กอะเบิลอินเทอร์รัพต์ (NMI) การอินเทอร์รัพต์จากภายในสามารถทำได้จาก serial port (RINT และ XINT)

TSM320C50 มีอินเทอร์รัพต์ทั้งหมด 16 อินเทอร์รัพต์ (INT16-INT1) แต่จะไม่ใช่พร้อมกันทั้งหมด

การรีเซตจะเป็นแบบ nonmarkable external interrupt ซึ่งจะเกิดขึ้นเมื่อมีการรีเซต ดังนี้

1. CNF = 0 หมายถึง การใช้หน่วยความจำข้อมูลบนชิพ
2. PC = 0000H
3. INTM = 1 และ IFR = 0 ทำให้อินเทอร์รัพต์ทุกตัวไม่ทำงาน
4. บิตสถานะ (status bit) จะเป็นดังนี้

| | | | | |
|-------------|-------------|-----------------------------|--------------|--------------|
| 0 ---> OV | 1 ---> XF | 1 ---> SXM | 0 ---> PM | 1 ---> HM |
| 0 ---> BRAI | 0 ---> TRM | 0 ---> NDX | 0 ---> CENM1 | 0 ---> CENM2 |
| 0 ---> IPTR | 0 ---> OVLY | 0 ---> AVIS | 0 ---> RAM | 0 ---> BIG |
| 0 ---> CNF | 1 ---> INTM | MP/MC(pin) ---> PMST(MP/MC) | 1 ---> C | |
5. GREG = 000000
6. RPTC = 00
7. IACK จะแสดงสถานะการเก็บการรีเซต

ในการควบคุมการอินเทอร์รัพต์จะมี IFR (Interrupt Flag Register) แสดงสถานะ

การอินเทอร์รัพต์และ IMR(Interrupt Mask Register) แสดงการ mask การอินเทอร์รัพต์

ดังรูปที่ 3.15

รีจิสเตอร์อินเทอร์รัพต์แฟล็ก


| | | | | | | | | | | |
|----------|---|------|------|------|------|------|------|------|------|------|
| 15 | 9 | 8 | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
| Reserved | | INT4 | TXNT | TRNT | XINT | RINT | TINT | INT3 | INT2 | INT1 |

ในการกำหนดให้ใช้อินเทอร์รัพต์จะต้องทำการเคลียร์ที่ INTM บิตด้วย

รูปที่ 3.15 รีจิสเตอร์อินเทอร์รัพต์แฟล็ก

3.10.2 Serial port

Serial port ของ TMS320C50 จะเป็นแบบฟลูตเพล็ก คือ สามารถรับและส่งภายในเวลาเดียวกัน ทำให้สามารถติดต่อกับอุปกรณ์ภายนอกอื่นๆ ได้ ไม่ว่าจะเป็น CODEC A/D หรือ ระบบอื่นๆ ในการต่อขาต่างๆ จะเป็นตามรูปที่ 3.16



รูปที่ 3.16 แสดงการต่อพอร์ตคอนนุกรมกับพอร์ตภายนอก


ตารางที่ 3.6 แสดงขาสัญญาของพอร์ตคอนนุกรม

| ขาสัญญา | ความหมาย |
|---------|-------------------------------|
| CLKX | สัญญาณนาฬิกาที่ใช้ในการส่ง |
| CLKR | สัญญาณนาฬิกาที่ใช้ในการรับ |
| DX | สัญญาณข้อมูลคอนนุกรมในการส่ง |
| DR | สัญญาณข้อมูลคอนนุกรมในการรับ |
| FSX | สัญญาณการซิงโครไนซ์เฟรมการส่ง |
| FSR | สัญญาณการซิงโครไนซ์เฟรมการรับ |

ในการควบคุมพอร์ตคอนนุกรมจะมีรีจิสเตอร์ที่จำเป็นตามตารางที่ 3.7

ตารางที่ 3.7 แสดงการควบคุมพอร์ตคอนนุกรมผ่านทางรีจิสเตอร์พอร์ตคอนนุกรม

| รีจิสเตอร์ | ความหมาย |
|------------|------------------------|
| SPC | รีจิสเตอร์ควบคุม |
| DXR | รีจิสเตอร์ส่งข้อมูล |
| DRR | รีจิสเตอร์รับข้อมูล |
| XSR | รีจิสเตอร์เลื่อนการส่ง |
| RSR | รีจิสเตอร์เลื่อนการรับ |




รูปที่ 3.17 แสดงบล็อกโคแอมการทำงานของพอร์ตอนุกรม

ในการส่งข้อมูลทำได้โดยการเขียนข้อมูลลงใน DXR (Data transmit register) โดย XSR (Transmit Shift Register) จะเป็นตัวเลื่อนบิตตามสัญญาณนาฬิกาจนครบไปตามขา DX ส่วนการรับข้อมูลและรับทางขาDR เข้ามาที่ RSR(Receive Shift Register) เมื่อครบแล้วจะทำการอินเทอร์รัพต์บอกให้ทราบ แล้วสามารถ รับข้อมูลโดยการอ่านข้อมูลจาก DRR (Data Receive Register)

3.10.3 ไทม์เมอร์ (Timer)

ในการใช้ไทม์เมอร์ของ TMS320C50 ซึ่ง จะสามารถตั้งคาบเวลาของสัญญาณนาฬิกาได้ โดยสัญญาณจะออกที่ขา Tout ของ TMS320C50



รูปที่ 3.18 บล็อกโคแอมการของไทม์เมอร์

ซึ่งการคำนวณคาบเวลา จะเป็นไปตามสูตร

$$T = \frac{1}{t_e \times (TDDR + 1) \times (PRD + 1)}$$

ซึ่ง t_e = คาบเวลาของสัญญาณ นาฬิกาที่จ่ายให้ที่ขา CLKOUT1

TDDR = Timer Divide Down Ratio

PRD = Period Register ซึ่งเป็นรีจิสเตอร์ที่สามารถใส่ค่าคาบเวลาได้

ในการทำงานจะต้องมีการใส่ค่าต่างๆ ลงบน TCR (Time Control Register) ดังรูปที่ 3.19

รีจิสเตอร์ควบคุมไทม์เมอร์ (TCR)

| | | | | | | |
|----------|------|------|-----|-----|-----|------|
| 15-12 | 11 | 10 | 9-6 | 5 | 4 | 3-0 |
| Reserved | SOFT | FREE | PSC | TRB | TSS | TDDR |

รูปที่ 3.19 แสดงการกำหนดค่าในรีจิสเตอร์ควบคุมไทม์เมอร์

3.10.4 การเขียนโปรแกรมและคำสั่ง

การกำหนดสถานะเริ่มต้นสำหรับ TMS320C50

ทุกครั้งที่มีการใช้งาน TMS320C50 จำเป็นต้องมีการกำหนดสถานะเริ่มต้น (initialize) ตัวชิพก่อนเสมอ ซึ่งต้องทำการเตรียมสภาวะของ โปรเซสเซอร์ให้พร้อม โดยปกติจะทำได้เมื่อเกิดการรีเซต ซึ่งการรีเซตของ TMS320C50 จะเกิดขึ้นเมื่อ ขา \overline{RS} อยู่ในสถานะต่ำ ซึ่งจะทำให้ IPTP (interrupt poniter) ซึ่งอยู่ใน PMST (processor mode status register) เกิดการเคลียร์ ทำให้เกิดการ map เวกเตอร์ ไปที่ page 0 ในการเกิด interrupt นั้นเมื่อ รีเซตจะทำให้ disable

ในการกำหนดสถานะเริ่มต้นสำหรับโปรเซสเซอร์นั้นจะประกอบด้วย

- การ map หน่วยความจำและ รีจิสเตอร์ควบคุม
- การเซตโครงสร้างของ อินเตอร์รัพต์
- โหมดควบคุมต่างๆ (OVM, SXM, PM, AVIS, NDX, TRM)
- การควบคุมหน่วยความจำ (RAM, OVLY < CNF)
- กำหนด รีจิสเตอร์ช่วย (Auxiliary register) และ ตัวชี้รีจิสเตอร์ช่วย

- กำหนดตัวชี้เพจข้อมูล (Data page pointer:DP)
- การกำหนดค่าใน PMST (Processor mode status register)

การกำหนดค่าใน PMST

| | | | | | | | | | | | | | | | |
|------|----|----|----|----|------|---|------|-----|--------|-----|-----|------|---|---|---|
| 15 | 14 | 13 | 12 | 11 | 10 | 9 | 8 | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
| IPTR | | 0 | 0 | 0 | AVIS | 0 | OVLY | RAM | MP/ MC | NDX | IRM | BRAT | | | |

รูปที่ 3.20 แสดงการกำหนดค่า ใน PMST

ค่า ITP เรา จะกำหนดที่ $ITP = 100008$ หรือเป็นเพจที่ 1 ซึ่งตรงกับโปรแกรมตำแหน่ง 0800h ส่วนการกำหนดการใช้ RAM ภายใน จะต้องใช้ RAM 9K ซึ่งอยู่ในชิป กำหนด RAM OVLY เป็น "1" RAM ที่ใช้จะเป็น SARAM โดยที่หน่วยความจำโปรแกรมอยู่ที่ 0800h-2BFFh และหน่วยความจำอยู่ที่ 0800h-28FFh

ในส่วนของ การกำหนดอินเตอร์เวกเตอร์รีพด์เวกเตอร์ (interrupt vector) ในโครงการนี้ มีการกำหนดดังนี้

- Reset 0800h การรีเซตภายนอก
- $\overline{INT1}$ 0802h สัญญาณอินเตอร์รีพด์จากผู้ใช้ภายนอกหมายเลข 1
- $\overline{INT2}$ 0804h สัญญาณอินเตอร์รีพด์จากผู้ใช้ภายนอกหมายเลข 2
- $\overline{INT3}$ 0806h สัญญาณอินเตอร์รีพด์จากผู้ใช้ภายนอกหมายเลข 3
- TINT 0808h สัญญาณอินเตอร์รีพด์ไทมเมอร์ภายใน
- RINT 080Ah สัญญาณอินเตอร์รีพด์สำหรับการรับค่าจากพอร์ตอนุกรม
- XINT 080Ch สัญญาณอินเตอร์รีพด์สำหรับการส่งค่าจากพอร์ตอนุกรม
- $\overline{INT4}$ 0812h สัญญาณอินเตอร์รีพด์จากผู้ใช้ภายนอก
- TRAP 0822h คำสั่ง ซอฟต์แวร์ แทรป (Software trap instruction)
- NMI 0824h นอนมาสเคเบิลอินเตอร์รีพด์ (Nonmaskable interrupt)

ในโครงการนี้เรากำหนด interrupt จาก IMR (interrupt mask register) ซึ่งจะกำหนดดังนี้

การกำหนดค่าใน IMR

| | | | | | | | | | |
|----------|--------------------------|------|------|------|------|------|--------------------------|--------------------------|--------------------------|
| 15.....9 | 8 | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
| Reserved | $\overline{\text{INT}}4$ | TXNT | TRNT | XINT | RINT | TINT | $\overline{\text{INT}}3$ | $\overline{\text{INT}}2$ | $\overline{\text{INT}}1$ |

รูปที่ 3.21 แสดงการกำหนดค่าใน PMST

ก่อนการใช้อินเทอร์รัพต์จะต้องไม่ mask อินเทอร์รัพต์ ตัวนั้นๆ โดยใช้คำสั่ง clrc INTM ส่วน IMM จะแอกทีฟ ที่ " 1 "

ตัวอย่าง

```
setc INTM           ; กำหนด  $\overline{\text{INT}}1, \overline{\text{XINT}}$ 
SPLK # 03IH ,IMR   ;  $\overline{\text{RINT}}$  แอกทีฟ
clrc INTM
```



บทที่ 4


วงจรรีโมเตอร์เฟสสัญญาณอนาล็อก TLC32040

TLC320C40 เป็นชิพซีมอส (CMOS Chip) ที่ใช้เชื่อมต่อกับ TMS320C50

4.1 ลักษณะสำคัญของ TLC320C40 มีดังนี้

- ใช้เทคโนโลยีการผลิต Advanced LinCMOSTM Silicon-Gate Process
- ความละเอียดของ ADC และ DAC เป็น 14 บิต
- สามารถเปลี่ยนอัตราแซมปลิงของ ADC และ DAC ได้ถึง 19,200 ครั้ง/วินาที
- มี Switched-Capacitor Input Filter และ Output-Reconstruction Filter
- มีพอร์ตอนุกรมสำหรับติดต่อโดยตรงกับ TMS3211 , TMS320C17 , TMS32020 และ TMS320C25 DSP
- สามารถปรับตัวอัตราการแปลงของ ADC และ DAC ทั้งแบบซิงโครนัส หรือ อะซิงโครนัส โดยใช้ซอฟต์แวร์ควบคุม

4.2 ฟังก์ชันบล็อกไดอะแกรม (Function Block Diagram)



รูปที่ 4.1 แสดงฟังก์ชันบล็อกไดอะแกรมของ TLC32040

4.3 ตำแหน่งขาและหน้าที่การทำงานของแต่ละขา

ตารางที่ 4.1 แสดงตำแหน่งขาและหน้าที่การทำงานของแต่ละขา

| ชื่อ | หมายเลข | I/O | คำอธิบาย |
|-------------------|---------|-----|---|
| ANLG GND | 17,18 | | กราวด์อนาล็อก(แยกกับกราวด์ดิจิทัล) |
| AUX IN+ | 24 | I | นอน-อินเวอร์ตติ้งออกซิลลารีอินพุท (Noninverting auxiliary Input) |
| AUX IN- | 23 | I | อินเวอร์ตติ้ง ออกซิลลารีอินพุท (Inverting auxiliary Input) |
| DGTL GND | 9 | | กราวด์ดิจิทัล |
| DR | 5 | O | ใช้สำหรับส่ง เอาท์พุท ADC จาก AIC (analog interface circuit) ไปยัง 'C50 ผ่านทางพอร์ตอนุกรม(ต้องซิงค์กับ SHIFT CLK) |
| DX | 12 | I | ใช้สำหรับรับอินพุท DAC หรือ คำสั่งการควบคุมจาก 'C50 ซึ่งการส่งผ่านพอร์ตอนุกรมจะต้องซิงค์กับ SHIFT CLK |
| \overline{EODR} | 3 | O | สัญญาณหยุดรับข้อมูล (End of data receive) : ในการติดต่อผ่านพอร์ตอนุกรมในโหมดเวิร์ด (word-mode) สัญญาณ \overline{EODR} จะอยู่ในสถานะต่ำทันทีเมื่อทั้ง 16 บิต ของเอาท์พุท A/D ได้ถูกส่งจาก AIC ไปยัง 'C50 ซึ่งสามารถใช้สัญญาณนี้ในการอินเทอร์รัพต์ไมโครโปรเซสเซอร์ ให้ทราบว่าสิ้นสุดการติดต่อแล้ว หรือใช้ สโตรบ และให้รีจิสเตอร์เลื่อนข้อมูลออก (enable external serial-to-parallel shift register) ก็ได้ แต่ถ้าเป็นโหมดไบต์ (byte-mode) สัญญาณ \overline{EODR} จะอยู่ในสถานะต่ำ หลังจากไบต์แรกได้ส่งไปยัง 'C50 แล้ว และยังคงรักษาสถานะต่ำจนกระทั่งไบต์ที่สองได้ส่งไปทั้งนี้เพื่อให้รู้ว่าไบต์แรกหรือไบต์ที่สองออกไป |
| \overline{EODX} | 11 | O | สัญญาณหยุดส่งข้อมูล (End of data transmit) ก็คล้ายกับ \overline{EODR} ซึ่งจะบอกให้ทราบว่า การติดต่อจาก 'C50 ไปยัง AIC นั้นเสร็จแล้วทั้งในโหมดเวิร์ด และ โหมดไบต์ ก็คล้ายกับ \overline{EODR} |

| ชื่อ | หมายเลข | I/O | คำอธิบาย |
|---------------------------|---------|-----|---|
| $\overline{\text{FSR}}$ | 4 | O | สัญญาณซิงค์การรับ (Frame sync transmit) : ในการติดต่อทางพอร์ตอนุกรม $\overline{\text{FSR}}$ จะมีสถานะต่ำตลอดการส่งจาก AIC ไปยัง 'C50 (โดยส่งผ่านขา DR) ซึ่งบิตแรกที่ส่งต้องพร้อมอยู่ที่ขา DR ก่อน $\overline{\text{FSR}}$ จะต่ำ |
| $\overline{\text{FSX}}$ | 14 | O | สัญญาณซิงค์การส่ง (Frame sync transmit) : เมื่อสัญญาณนี้อยู่ในสถานะต่ำ พอร์ตอนุกรม 'C50 จะส่งบิตไปยัง AIC โดยมาจาก DX ในการติดต่ออนุกรมทุกโหมด $\overline{\text{FSR}}$ จะมีสถานะต่ำตลอดการส่ง |
| IN+ | 26 | I | นอน-อินเวอร์ตติ้ง อินพุท (Non-inverting input) |
| IN- | 25 | I | อินเวอร์ตติ้ง อินพุท (Inverting input) |
| MSTR CLK | 6 | I | สัญญาณนาฬิกา माสเตอร์ (master clock) จะใช้ในการควบคุมทุกส่วนภายใน AIC ไม่ว่าจะ เป็นสัญญาณนาฬิกาเลื่อน (shift clock) สัญญาณนาฬิกาควบคุมฟิลเตอร์ (switched-capacitor filter clock), A/D และ D/A ไทม์มิ่ง |
| OUT+ | 22 | O | นอน-อินเวอร์ตติ้ง เอาท์พุท (Noninverting output) |
| OUT- | 21 | O | อินเวอร์ตติ้ง เอาท์พุท (Inverting output) |
| REF | 8 | I/O | สำหรับ TLC32040 และ TLC32042 แรงดันอ้างอิงภายในจะถูกส่งออกมาที่ขา นี้ แต่ถ้าเป็น TLC32040, TLC32041 และ TLC32042 แรงดันอ้างอิงจากภายนอกจะถูกต่อเข้าที่ขา นี้ |
| $\overline{\text{RESET}}$ | 2 | I | รีเซตจะทำการตั้งค่า TA, TA', TB, RA, RA', RB และ รีจิสเตอร์ควบคุม (control register) ให้เป็นค่าดีฟอลต์ (default) ซึ่งจะบอกภายหลัง |
| SHUFT CLK | 10 | O | สัญญาณนาฬิกาเลื่อนเกิดจากการหารความถี่ของสัญญาณนาฬิกา माสเตอร์ด้วย 4 ซึ่งสัญญาณนี้จะใช้ในการติดต่อทางพอร์ตอนุกรม |
| VDD | 7 | | ไฟเลี้ยงวงจรดิจิทัล (Digital supply voltage) $5\text{ V} \pm 5\%$ |
| Vcc+ | 20 | | ไฟเลี้ยงวงจรมานอกค่านบวก $5\text{ V} \pm 5\%$ |

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้,

| ชื่อ | หมายเลข | I/O | คำอธิบาย |
|--------------------------------|---------|-----|--|
| Vcc- | 19 | | ไฟเลี้ยงวงจรอนาล็อกค่านลบ $-5\text{ V} \pm 5\%$ |
| WORD/ $\overline{\text{BYTE}}$ | 13 | O | <p>ขานี้จะทำงานร่วมกับรีจิสเตอร์ควบคุมเพื่อใช้ในการเลือกโหมดการติดต่ออนุกรม ซึ่งมี 4 แบบดังนี้</p> <p>การติดต่อแบบ อะซิงโครนัส</p> <p><u>ในโหมดไบต์ (WORD/ $\overline{\text{BYTE}}$ = low)</u></p> <p>พอร์ตอนุกรมจะติดต่อโดยตรงกับ 'C50 และจะติดต่อที่ละ 8 บิต 2 ครั้ง ซึ่งมีขั้นตอนการทำงานดังนี้</p> <ol style="list-style-type: none"> 1. $\overline{\text{FSX}}$ หรือ $\overline{\text{FSR}}$ อยู่ในสถานะต่ำ 2. 8 บิตแรกถูกส่งออกไป หรือรับเข้ามา 3. $\overline{\text{EODX}}$ หรือ $\overline{\text{EODR}}$ อยู่ในสถานะต่ำ 4. $\overline{\text{FSX}}$ หรือ $\overline{\text{FSR}}$ ประมาณ 4 สัญญาณนาฬิกาเลื่อน แล้ว อยู่ในสถานะต่ำ 5. 8 บิต ต่อมา (ไบต์ที่สอง) ถูกส่งหรือรับเข้ามา 6. $\overline{\text{EODX}}$ หรือ $\overline{\text{EODR}}$ อยู่ในสถานะสูง 7. $\overline{\text{FSX}}$ หรือ $\overline{\text{FSR}}$ อยู่ในสถานะสูง <p><u>ในโหมดเวิร์ด</u></p> <p>พอร์ตอนุกรมจะต่อตรงกับพอร์ตอนุกรมของ 'C50 และมี การติดต่อครั้งเดียว 16 บิต ซึ่งมีขั้นตอนการทำงานดังนี้</p> <ol style="list-style-type: none"> 1. $\overline{\text{FSX}}$ หรือ $\overline{\text{FSR}}$ อยู่ในสถานะต่ำ 2. 16 บิตถูกส่งหรือรับเข้ามา 3. $\overline{\text{FSX}}$ หรือ $\overline{\text{FSR}}$ อยู่ในสถานะสูง 4. $\overline{\text{EODX}}$ หรือ $\overline{\text{EODR}}$ อยู่ในสถานะต่ำ |

| ชื่อ | หมายเลข | I/O | คำอธิบาย |
|------|---------|-----|---|
| | | | <p>การติดต่อแบบซิงโครนัส</p> <p>ในการฉีนี้ แบนด์พาส ฟิลเตอร์ (bandpass filter) และอัตรา การแปลง A/D (A/D conversion timing) จะถูกกำหนดจาก TX เคาน์เตอร์ A, TX เคาน์เตอร์ B และ TA, TA' และ TB แทนส่วน ในการติดต่อทั้งในแบบโหมดเวิร์คและโหมดไบนารีที่มีขั้นตอน เหมือนกับการติดต่อแบบซิงโครนัส</p> |

4.4 การทำงานของ TLC32040


4.4.1 อินพุตทางอนาล็อก (analog input)

สำหรับ อนาล็อกอินพุตจะมี 2 กลุ่ม คือ IN+, IN- และ AUX IN+, AUX IN- ซึ่งสามารถ
เลือกใช้กลุ่มใดกลุ่มหนึ่งโดยจะใช้แบบ ดิฟเฟอเรนเชียล (differential) หรือ ซิงเกิล-เอนด์ (single-
ended) และค่าเกน สำหรับอินพุต IN+, IN-, AUX IN+ และ AUX IN- สามารถจะใช้โปรแกรมตั้ง
ค่าได้ (มี 3 ค่า คือ 1, 2 หรือ 4) การเลือกใช้กลุ่มอินพุตใดจะเลือกโดยใช้ซอฟต์แวร์ควบคุม

4.4.2 A/D bandpass filter, A/D bandpass filter clocking และ A/D conversion timing

สำหรับ A/D แบนด์พาส ฟิลเตอร์ (A/D bandpass filter) เราสามารถที่จะเลือกใช้หรือไม่ใช้ก็ได้โดย
ใช้ ซอฟต์แวร์ควบคุม ความถี่ของสัญญาณนาฬิกาควบคุมฟิเตอร์ (filter clock) จะเป็นตัว
กำหนด ทรานเฟอร์ฟังก์ชัน (transfer function) ของฟิเตอร์โดยจะคิดอัตราส่วนจากความถี่ สัญญาณ
นาฬิกาควบคุมฟิเตอร์ 28 KHz ที่ความถี่ต่ำที่เริ่มมีลักษณะเป็นความถี่สูงผ่านจะมีความถี่เป็น 300
Hz อัตราการแปลง D/A ก็หาได้จากความถี่ ที่หาร 228 KHz ด้วย RX เคาน์เตอร์ B

INTERNAL TIMING CONFIGURATION



รูปที่ 4.2 แสดงไทม์มิงภายในของ TLC32040C

4.4.3 เอาท์พุททางอนาลอก (analog output)

อนาลอกเอาท์พุทจะมีเพาเวอร์แอมพลิไฟร์ (power amplifier) ที่มีเอาท์พุททั้งแบบนอนอินเวอร์ตติ้ง (noninverting) และ แบบอินเวอร์ตติ้ง (inverting) เนื่องจากมีแอมพลิไฟร์ทำให้อเอาท์พุท สามารถขับ ทรานส์ฟอร์มเมอร์ชนิดไฮ-บริด (transformer hybrid) หรือ โหลดอิมพีแดนซ์ต่ำได้ โดยใช้แบบคิฟเฟอร์เนเชียล หรือ ซิงเกิล-เอน


4.4.4 วงจรกรองความถี่ต่ำของ D/A , วงจรกรองความถี่แบบแบนด์พาสของ D/A , สัญญาณนาฬิกาควบคุม วงจรกรองความถี่ต่ำ และอัตราการแปลงสัญญาณดิจิทัลเป็นอนาลอก(D/A lowpass filter , D/A lowpass filter clocking และ D/A conversion timing)

เช่นเดียวกับ A/D ฟิเตอร์โดยทรานเฟอร์ฟังก์ชันของฟิลเตอร์ถูกกำหนดจากอัตราส่วนกับความถี่ 228 kHz และอัตราการแปลง D/A ก็หาได้จากความถี่ 228 kHz หารด้วย TX เคาเตอร์ B

4.4.5 การต่อกลับ (loopback)

การต่อกลับจะให้ผู้ใช้ตรวจสอบวงจรโดย OUT+ และ OUT- จะต่อเข้าภายในกับ IN+ และ IN- ดังนั้นบิต DAC (d15-d2) จะถูกส่งไปยังขา DX และเปรียบเทียบกับบิต ADC ที่รับมาจากขา DR ซึ่งโดยปกติจะต้องมีค่าเท่ากัน (ในทางปฏิบัติอาจไม่เท่ากันก็ได้ ในการตรวจสอบ ถ้าใช้ขา IN+ และ IN- สัญญาณภายนอกที่ต่อกับ IN+ , IN- จะไม่มีผลแต่ถ้าใช้ AUX IN+ , AUX IN- สัญญาณภายนอกจะถูกรวมกับ OUT+ และ OUT- สำหรับการควบคุมการต่อกลับ จะทำโดยการตั้งค่าในรีจิสเตอร์ควบคุม

4.4.6 รูปแบบของบิตใน AIC DR หรือ DX เวิร์ด



รูปที่ 4.3 แสดงรูปแบบบิตใน AIC DR หรือ DX word

4.4.7 รูปแบบของบิตใน AIC DX (AIC DX data word format section)

| | | | | | | | | | | | | | | | |
|-----|-----|-----|-----|-----|-----|----|----|----|----|----|----|----|----|----|----|
| d15 | d14 | d13 | d12 | d11 | d10 | d9 | d8 | d7 | d6 | d5 | d4 | d3 | d2 | d1 | d0 |
|-----|-----|-----|-----|-----|-----|----|----|----|----|----|----|----|----|----|----|

รูปที่ 4.4 แสดงรูปแบบการฟอร์แมตใน AIC DX data word

ในรูปแบบการส่งครั้งแรก (Primary DX serial communication protocol (d0-d15)) นั้นเราจะใช้ d1 และ d0 เป็นตัวเลือก ส่วน d2-d15 จะถูกส่งไปยังรีจิสเตอร์ควบคุมการแปลง D/A (D/A converter register) ซึ่งจะแบ่งการทำงานออกเป็นกรณีต่างๆ ได้ดังนี้คือ

ตารางที่ 4.2 แสดงการกำหนดค่าใน d1 และ d0 ในการทำงานในโหมดต่างๆ ของ AIC

| d1 | d0 | การทำงาน |
|----|----|--|
| 0 | 0 | จะทำการโหลดค่าในรีจิสเตอร์ TA และ RA ไปยัง TX และ RX เคาน์เตอร์ A ตามลำดับ และทำการโหลด TX และ RX เคาน์เตอร์ B ด้วยค่าในรีจิสเตอร์ TB และ RB |
| 0 | 1 | TX และ RX เคาน์เตอร์ A จะถูกโหลดด้วยค่า TA + TA' และ RA + RA' แต่จะทำการโหลด TX และ RX เคาน์เตอร์ B ด้วยค่าในรีจิสเตอร์ TB และ RB |
| 1 | 0 | TX และ RX เคาน์เตอร์ A จะถูกโหลดด้วยค่า TA - TA' และ RA - RA' แต่จะทำการโหลด TX และ RX เคาน์เตอร์ B ด้วยค่าในรีจิสเตอร์ TB และ RB |
| 1 | 1 | TX และ RX เคาน์เตอร์ A จะถูกโหลดด้วยค่าในรีจิสเตอร์ TA และ RA ส่วน TX และ RX เคาน์เตอร์ B จะถูกโหลดด้วยค่าในรีจิสเตอร์ TB และ RB หลังจากนั้นก็จะรอเวลาประมาณ 4 สัญญาณนาฬิกาเดือน ก็จะทำการส่งครั้งที่สอง (secondary communication) เพื่อไปโปรแกรม AIC ให้ทำงานตามต้องการ |

4.4.8 รูปแบบของบิตในการส่งครั้งที่สอง (Secondary DX serial communication protocol)

ตารางที่ 4.3 แสดง secondary DX serial communication protocol

| | | | | | |
|---------------|-------------------|------------------|-----------------|-----|--|
| XX | to TA register | XX | to RA register | 0 0 | d13 และ d6 เป็น MSR (เป็นบวก) |
| X | to TA' register | X | to RA' register | 0 1 | d14 และ d7 เป็นบิตแบบ 2'S |
| X | to TB register | X | to RB register | 1 0 | d14 และ d7 เป็น MSB (เป็นบวก) |
| X X X X X X X | d7 d6 d5 d4 d3 d2 | Control Register | 1 1 | | d2 = 0/1 ลด/เพิ่มตัวกรองผ่านความถี่ d3 = 0/1 disable/enable ฟังก์ชัน loopback d4 = 0/1 disable/enable ขา AUX IN+ และ ขา AUX IN- d5 = 0/1 บิตกำหนดการรับส่งแบบอะซิงโครนัส/ซิงโครนัส d6, d7 เป็นบิตควบคุม gain |

4.4.9 ฟังก์ชัน Reset

ฟังก์ชันรีเซ็ตจะเป็นการตั้งค่าอัตราการเปลี่ยนแปลง A/D และ D/A ให้เป็น 8KHz ถ้าใช้สัญญาณนาฬิกามาตรฐาน 5.184-MHz โดยค่าในรีจิสเตอร์ จะถูกตั้งค่าเริ่มต้นเป็น

$$TA = RA = 9$$

$$TA' = RA' = 1$$

$$TB = RB = 24$$

และบิตในรีจิสเตอร์ควบคุมเป็น $d7 = 1, d6 = 1, d5 = 1, d4 = 0, d3 = 0, d2 = 1$

4.4.10 ข้อบังคับในการกำหนด ค่ายีจิสเตอร์ของ AIC


ตารางที่ 4.4 แสดงเงื่อนไขต่างๆที่มีผลต่อการตอบสนอง AIC

| เงื่อนไข | การตอบสนองของAIC |
|---|---|
| 1. ถ้า $TA + TA' = 0$ หรือ 1 หรือ $TA - TA' = 0$ หรือ 1 | จะทำการโหลดค่าในรีจิสเตอร์ TA ลงใน TX เคนต์เตอร์ A แทน |
| 2. ถ้า $TA + TA' < 0$ | MODULO 64 จะถูกใช้เพื่อให้แน่ใจว่า ค่าที่เป็นบวกถูกโหลดไปไว้ที่ TX เคนต์เตอร์ A แทน เช่น $TA + TA' + 40$ HEX โหลดไปไว้ที่ TX เคนต์เตอร์ A |
| 3. ถ้า $RA + RA' = 0$ หรือ 1 $RA + RA' = 0$ หรือ 1 | จะทำการโหลดค่ายีจิสเตอร์ RA ลงใน RX เคนต์เตอร์ A |
| 4. ถ้า $RA + RA' = 0$ หรือ 1 | MODULO 64 ถูกใช้เหมือนข้อ 2 เพียงแต่โหลดไปที่ RX เคนต์เตอร์ A |
| 5. ถ้า $TA = 0$ หรือ 1 หรือ $RA = 0$ หรือ 1 | AIC หยุดทำงาน |
| 6. ถ้า $TA < 4$ ในโหมดเวิร์ด $TA < 5$ ในโหมดไบต์ $RA < 4$ ในโหมดเวิร์ด $RS < 5$ ในโหมดไบต์ | การติดต่อทางพอร์ตอนุกรมของAIC ไม่ทำงาน |

| | |
|--|--------------------------------|
| 7. ถ้า TB = 0 หรือ 1 | โหลดค่า TB ใหม่ ด้วยค่า 24 HEX |
| 8. ถ้า RB = 0 หรือ 1 | โหลดค่า RB ใหม่ ด้วยค่า 24 HEX |
| 9. ถ้า AIC และ DSP ไม่สามารถติดต่อกันได้ | จะเก็บค่า DAC Output ไว้ |

4.5 การอินเตอร์เฟสระหว่าง TMS320C50 dy[TLC32040

4.5.1 การใช้อินเตอร์เฟซของพอร์ตอนุกรม



รูปที่ 4.5 แสดงการเชื่อมต่อระหว่าง TLC32040 กับ TMS320C50


4.5.2 TMS320C50

การส่ง โดยการเขียน DXR จะเป็นการขออินเทอร์รัพต์ของ XINT (โดยไม่มีมาร୍କ)

การรับ เมื่อ RSR ----> DRR เต็มจะเกิดอินเทอร์รัพต์ของ RINT (โดยไม่มีมาร୍କ)

4.5.3 TLC32040

เนื่องจากการส่งระหว่าง TLC กับ TMS เป็นแบบซิงโครนัส TLC32040 จะส่งและรับทุกๆเฟรมซิงโครนัส (Frame Synchronous)




รูปที่ 4.6 แสดงช่วงเวลาในการส่งและรับข้อมูลระหว่าง TLC32040 กับ TMS320C50

เนื่องจากความถี่แชนเปลล์สูงสุดเท่ากับ 19.2 KHz เพราะฉะนั้นข้อมูลต้องมาก่อน (ภายใน $t_2 - t_1$) $t_2 - t_1$ ต้องไม่น้อยกว่า 52.08 us ข้อมูลที่มาจาก TLC32040 แล้วทำการประมวลผลทางคณิตศาสตร์แล้วส่งกลับไปที่ TLC32040 อีกครั้ง ต้องใช้เวลาไม่น้อยกว่า $1/f_s$ จึงจะสามารถได้สัญญาณที่มีความถี่เข้าเท่ากับความถี่ออก เนื่องจาก $t_3 - t_1$ ช่องของข้อมูล (16bit) ใช้เวลาประมาณ $(1/sclk) \times 16$ ประมาณเท่ากับ 6.17 us เพราะฉะนั้น 6.17 us เป็นเวลาที่ใช้ในการส่ง 1 ข้อมูล จะต้องใช้เวลาเหลือประมวลผล $(52.08 - 6.17) = 45.91$ us หรือประมาณ $(45.91 \text{ us}) / (50 \text{ ns ต่อ 1 คำสั่ง}) = 9.18$ คำสั่ง

สรุป สามารถเขียน โปรแกรมถึงกว่า 900 คำสั่ง เพื่อประมวลผลข้อมูล 1 ข้อมูล ก่อนที่จะเกิดการอินเทอร์รัพต์อีกครั้ง แต่เราใช้ได้ถึงเพราะ f_s มักจะน้อยกว่า 19.2 KHz

จะเห็นว่ารหัสระหว่างสองเฟสข้างเคียงหนึ่งในสองบิตจะเหมือนกันในทุกๆกรณี ดังนั้นโดยการใช้ Gray Code จะมีเพียงบิตเดียวที่เกิดผิดพลาด แม้ว่าสัญญาณที่รับได้ถูกตีโมดูลเพื่อเป็นเฟสข้างเคียง


เมื่อพิจารณาหลักการของการตีโมดูลสัญญาณ โดยเวกเตอร์ที่แสดงโดยเป็นเส้นทึบ เป็นสัญญาณที่รับได้ สัญญาณนี้สามารถพิจารณาได้ว่าเป็นสัญญาณผลลัพธ์ที่ได้การรวมสัญญาณ ที่ตั้งฉากคู่หนึ่ง ซึ่งแสดงด้วยเส้นประ นั่นคือการตีโมดูลสัญญาณ ก็เท่ากับการตีโมดูลสัญญาณสองสัญญาณ ดังนั้นสัญญาณ ที่ได้รับคือ การตีเทคแบบ โดยการใช้คลื่นพาหะอ้างอิงที่ตั้งฉากกับคู่หนึ่ง ซึ่งได้โดยการเลื่อนเฟสของสัญญาณที่รับไปเท่ากับนั่นคือ สัญญาณที่ตั้งฉากกันแต่ละสัญญาณถูกการตีเทคแบบ แยกกัน



รูปที่ 5.3 สัญญาณ QPSK ถูกชิฟ $\pi/4$

ลักษณะของ QPSK


ให้จำนวนบิตที่จะต้องส่งในหนึ่งหน่วยเวลาคือ บิตเรท (bit rate) มีค่าเท่ากันทั้งในกรณีของ BPSK และ QPSK สำหรับ QPSK บิตจะถูกส่ง 2 บิตในแต่ละครั้ง ดังนั้นความถี่ของการเปลี่ยนเฟสคลื่นพาหะขึ้นกับรหัส นั่นคือ keying speed จะเป็นครึ่งหนึ่งเมื่อเทียบกับกรณี BPSK เมื่อช่วงระยะเวลาของบิตแต่ละตัวเป็น T ดังนั้น keying speed จะมีค่าเท่ากับ $1/T$ สำหรับ BPSK และจะมีค่าเท่ากับ $1/2T$ สำหรับกรณีของ QPSK



รูปที่ 5.4 แสดง Keying Speed ในการส่งสัญญาณ


โดยทั่วไปแล้วแถบกว้างความถี่ที่ถูกครอบครองของสัญญาณ PSK จะเพิ่มขึ้นเป็นสัดส่วนกับ keying speed ฉะนั้นเมื่อให้อัตราการส่งบิตคงที่ keying speed ในกรณี QPSK จะเป็นครึ่งหนึ่งของ BPSK และแถบกว้างความถี่ที่ถูกครอบครองของสัญญาณ QPSK จะเป็นครึ่งหนึ่งของสัญญาณ BPSK ในทางตรงกันข้ามเมื่อให้แถบกว้างความถี่เท่ากัน จำนวนบิตซึ่งสามารถส่งได้ในกรณีของ QPSK จะเป็นสองเท่าของ BPSK ดังนั้นจะเห็นว่า QPSK มีข้อดีกว่า BPSK ถ้ามองจากผลในการใช้แถบความถี่คลื่น

รูปที่ 5.5 แสดงเวกเตอร์โคออร์ดิเนตของสัญญาณ PSK เมื่อมีเสียงรบกวนเข้ามาทำให้แอมพลิจูด และเฟสเปลี่ยนไปจะเห็นว่าทิศทางของเวกเตอร์เสียงรบกวนเปลี่ยนไปได้ทุกทิศทาง เวกเตอร์เสียงรบกวนที่มีขนาดคงที่และหมุนไปทุกทิศทางเป็นวงกลมนี้เรียกว่า “noise ball” เมื่อเวกเตอร์ผลรวมระหว่าง PSK เวกเตอร์และเวกเตอร์เสียงรบกวนข้าม (carrier vector) ไปทางใดทางหนึ่งเฟสที่ส่งก็จะถูกตีโมดูเลตผิดไปเป็นเฟสข้างเคียงเพราะฉะนั้นเมื่อ noise ball มีค่ามาก การผิดพลาดของบิตก็จะเกิดขึ้น



รูปที่ 5.5 PSK เวกเตอร์และ noise เวกเตอร์

ลองเปรียบเทียบขนาดของ noise ball สูงสุดที่ไม่ทำให้เกิดความผิดพลาดที่บิต (bit error) ขึ้นใน BPSK และ QPSK โดยที่ความยาวของเวกเตอร์สัญญาณมีขนาดเท่ากัน ซึ่งหมายความว่า กำลังส่งสัญญาณทั้ง QPSK และ BPSK มีกำลังส่งเท่ากัน เราจะเห็นระยะระหว่างสองเวกเตอร์สัญญาณในกรณี QPSK จะสั้นกว่าในกรณี BPSK และช่วงขนาดของ noise ball ที่ไม่ทำให้เกิดการผิดพลาดของบิตในกรณี QPSK จะแคบกว่า ดังนั้นถ้ากำลังในการส่งสัญญาณเท่ากันและย่านกว้างความถี่เท่ากัน อัตราการผิดพลาดของบิตในกรณี QPSK จะสูงกว่า กรณี BPSK แต่จำนวนข้อมูลข่าวสารที่ส่งในกรณี QPSK จะมากเป็น 2 เท่าของ BPSK โดยลักษณะเช่นนี้ถ้าต้องการใช้ย่านความถี่ให้ได้ผลมากที่สุดจึงควรใช้ QPSK มากกว่า BPSK แต่ถ้าจะให้อัตราการผิดพลาดของบิตเกิดขึ้นเท่ากัน ก็จำเป็นที่จะต้องให้กำลังในการส่งสัญญาณในกรณี มากกว่ากรณี



รูปที่ 5.6 เปรียบเทียบขนาดของ noise ball ที่ไม่ให้เกิดการผิดพลาดของบิต


บทที่ 6

หลักการมอดูเลชันและดีมอดูเลชัน แบบ QPSK ที่ใช้ในโครงการ

ในโครงการนี้ได้ทำการส่งข้อมูลจากตัวส่งไปยังตัวรับ โดยใช้หลักการมอดูเลชัน และ ดีมอดูเลชันแบบ QPSK ที่เฟสของสัญญาณพาหะจะเปลี่ยนไปตามข้อมูล 2 บิต ที่ได้อธิบายไว้แล้วในบทที่ 5 ในบทที่ 6 นี้จะกล่าวถึงวิธีการทั้งหมดที่ได้นำมาประยุกต์ใช้ในการมอดูเลทและดีมอดูเลท สัญญาณในโครงการนี้

6.1 หลักการมอดูเลชันแบบ QPSK ของตัวส่ง

ส่วนประกอบ




รูปที่ 6.1 บล็อกไดอะแกรมแสดงส่วนประกอบต่างๆของส่วนมอดูเลชันของตัวส่ง

1. **Data Source** เป็นชุดข้อมูลที่ต้องการจะส่งซึ่งจะถูกเก็บไว้ในหน่วยความจำ
2. **One word Loader** เป็นส่วนที่ทำหน้าที่โหลดข้อมูลขนาด 1 เวิร์ด จากหน่วยความจำมาเก็บไว้ในบัฟเฟอร์เพื่อใช้ในการประมวลผลขั้นต่อไป
3. **Two bit Shifter** เป็นส่วนที่ใช้เลื่อนข้อมูลเข้าประมวลผล (มอดูเลทกับสัญญาณพาหะชายน์) ทีละ 2 บิต ตามหลักการของการมอดูเลชันแบบ QPSK
4. **QPSK generator** เป็นส่วนที่ทำการสร้างสัญญาณพาหะชายน์ที่มีเฟสเปลี่ยนไปตามข้อมูล 2 บิตโดยอาศัยหลักการของ QPSK

6.1.1 แหล่งข้อมูล(Data Source)

คือ ข้อมูลที่ต้องการจะส่งไปยังตัวรับ ซึ่งจะต้องถูกนำมาמודูเลทกับสัญญาณพาหะชาชนด้วยวิธี QPSK เสียก่อนจึงจะส่งไปยังตัวรับได้ ข้อมูลที่ต้องการส่งจะถูกเก็บไว้ในหน่วยความจำของตัวส่ง



รูปที่ 6.2 ภาพแสดงตำแหน่ง 2a50h - 2a57h ในหน่วยความจำที่ใช้เก็บข้อมูลของสัญญาณรูปขั้วบันไดที่จะนำไปมอดูเลทกับสัญญาณพาหะในส่วนถัดไป

6.1.2 ส่วนโหลดข้อมูล 1 เวิร์ด (One word Loader)

เป็นส่วนที่ทำหน้าที่ดึงข้อมูลจากหน่วยความจำมาทีละ 1 เวิร์ดเพื่อนำไปใช้ในการประมวลผลในส่วนถัดไป

6.1.3 ส่วนเลื่อน 2 บิต (Two bit Shifter)

เป็นส่วนที่ใช้แยกข้อมูล 1 เวิร์ด ออกมาทีละ 2 บิต โดยจะพิจารณา 2 บิตท้าย (LSB) ก่อน การแยกข้อมูล 2 บิตท้ายออกมาทำได้โดยนำไป AND กับ 0003h แล้วจึงนำข้อมูล 2 บิตที่ได้ไปทำการมอดูเลทกับสัญญาณพาหะชาชนจากนั้นจะทำการเลื่อนข้อมูลไปทางขวา 2 บิตถัดจะเลื่อนไปอยู่ที่ 2 บิตท้ายแทน ทำซ้ำขั้นตอนที่กล่าวมาจนครบ 16 บิต

6.1.4 ส่วนสร้างสัญญาณ QPSK (QPSK Generator)


ข้อมูล 2 บิตจากส่วนเล็อนจะถูกเปรียบเทียบกับค่าที่กำหนดไว้ในโปรแกรมโดยถ้า 2 บิตดังกล่าวเป็น

- 00 รีจิสเตอร์จะถูกโหลดด้วยตำแหน่งแอดเดรสเริ่มต้นของตารางชานน์เฟส 0°
- 01 รีจิสเตอร์จะถูกโหลดด้วยตำแหน่งแอดเดรสเริ่มต้นของตารางชานน์เฟส 90°
- 11 รีจิสเตอร์จะถูกโหลดด้วยตำแหน่งแอดเดรสเริ่มต้นของตารางชานน์เฟส 180°
- 10 รีจิสเตอร์จะถูกโหลดด้วยตำแหน่งแอดเดรสเริ่มต้นของตารางชานน์เฟส 270°

จากนั้นก็ทำการโหลดข้อมูลจากตารางชานน์(มีขนาด 1 ลูกครึ่ง) ของเฟสที่ต้องการจะส่งออกไปทาง D/A

6.2 หลักการตีמודูเลชันแบบ QPSK ของตัวรับ

ส่วนประกอบ




รูปที่ 6.3 แสดงส่วนประกอบของภาครับ

1. A/D เป็นตัวสุ่ม(sampling) สัญญาณอนาลอกให้อยู่ในรูปรหัสดิจิทัล
2. Power Detection เป็นส่วนที่ใช้หาจุดเริ่มต้นของสัญญาณอินพุทที่เข้ามา
3. Carrier Detection เป็นส่วนที่ใช้สังเคราะห์สัญญาณชานน์ที่มีความถี่เป็น 4 เท่าของสัญญาณอินพุทจากสัญญาณอินพุทที่รับเข้ามาเพื่อใช้เป็นฐานเวลาในการตีเทคเฟสของสัญญาณ
4. Phase Detection เป็นส่วนที่ใช้ตีเทคเฟสเพื่อให้ได้ข้อมูลซึ่งอยู่ในรูปเลขฐาน 2 ส่วน 2 บิต ตามหลักการของ QPSK
5. ส่วนสะสมข้อมูล จะทำการเก็บข้อมูลที่ละ 2 บิตจนครบ 16 บิต (1 word)
6. D/A ทำการแปลงข้อมูลดิจิทัล เป็นสัญญาณ Analog เพื่อส่งไปแสดงผลที่ออสซิลโลสโคป

6.2.1 ส่วน A/D และ D/A

A/D เป็นตัวที่ใช้สุ่มสัญญาณอนาล็อกให้อยู่ในรูปดิจิทัลเพื่อให้สามารถนำไปประมวลผลด้วยโปรแกรมได้ ส่วน D/A จะแปลงข้อมูลดิจิทัลที่ได้จากการประมวลผลกลับไปเป็นสัญญาณอนาล็อก ในโครงการนี้ใช้ A/D และ D/A เบอร์ TLC32040C ของบอร์ด TMS320C50 DSP Starter Kit ซึ่งมีหลักการหาอัตราการสุ่มดังรูปข้างล่างนี้



รูปที่ 6.4 บล็อกไคอะแกรมแสดงการคำนวณหาค่าความถี่ของสัญญาณที่ออกจากตัวส่ง

สมการคำนวณหาค่าความถี่ของจุดต่างๆแสดงได้ดังนี้

1. Shift CLK = $\frac{T_{out}}{4} = \frac{10.368 \text{ MHz}}{4} = 2.592 \text{ MHz}$
2. LP Switch cap CLK = $\frac{(X - tal) / 2}{TA} = \frac{10.368 \text{ MHz} / 2}{54} = 1.0368 \text{ MHz}$
3. D/A CLK = $\frac{LP. \text{switch. cap. CLK}}{TB} = \frac{1.0368 \text{ MHz}}{54} = 19.2 \text{ kHz}$
4. Signal frequency = $\frac{D / A. CLK}{32} = \frac{19.2 \text{ kHz}}{32} = 600 \text{ Hz}$
5. ข้อมูล 2 บิตแทนด้วยสัญญาณ 1.5 ไซเคิล จะได้ 1.33 baud
6. อัตราการส่งข้อมูล = Signal Frequency x 1.33 = 800 bps

6.2.2 ส่วนเช็จุดเริ่มต้น (Power detection)

เนื่องจากการตีมอดูเลทสัญญาณแบบ QPSK นั้นจะต้องทำการตีเทคเฟสของสัญญาณที่รับเข้ามาให้ได้จึงจะสามารถแปลงกลับไปเป็นข้อมูลตามเดิมได้ ซึ่งจำเป็นจะต้องตีเทคจุดเริ่มต้นที่แท้จริงของสัญญาณที่รับเข้ามาไม่เช่นนั้นแล้วเฟสของสัญญาณที่ตีเทคได้จะผิดพลาดไปทำให้ไม่สามารถแปลงกลับไปเป็นข้อมูลตามเดิมได้

ในโครงการนี้จะใช้หลักการเปรียบเทียบพลังงานของสัญญาณที่รับมาได้ 8 จุดแรกกับค่าพลังงานอ้างอิง (ในขั้นต้นจะสามารถคำนวณค่าพลังงานอ้างอิงจากผลรวม 8 จุดแรกของค่ากำลังสองของสัญญาณที่จะถูกส่งออกมาจากตัวส่ง) โดยถ้าพลังงานของสัญญาณที่รับเข้ามามีค่าน้อยกว่าพลังงานอ้างอิงก็จะถือว่าไม่ใช่สัญญาณที่ต้องการก็จะไม่ทำการประมวลผลในส่วนถัดไปและจะทำการหาค่าของจุดแรกทิ้งไป จากนั้นค่อยนำไปรวมกับค่ากำลังสองของจุดถัดไปเพื่อให้ครบ 8 จุด ถึงจะนำไปเปรียบเทียบกับพลังงานอ้างอิงอีกครั้ง ทำเช่นนี้จนกว่าจะพบจุดเริ่มต้น (จุดที่ทำให้พลังงานของ 8 จุดแรกมีค่ามากกว่าพลังงานอ้างอิง) ซึ่งวิธีนี้สามารถลดปัญหาที่เกิดจากสัญญาณรบกวนได้เนื่องจากสัญญาณรบกวนจะมีแอมพลิจูดต่ำซึ่งเมื่อนำมาหาค่าพลังงานแล้วจะต่ำกว่าค่าพลังงานอ้างอิง

โดยมีสมการหาค่าพลังงานดังนี้

$$P = \sum_{N=1}^8 (X_N)^2$$

- เมื่อ
- P : พลังงานของข้อมูล 8 จุดแรก
 - X_N : ข้อมูลในแต่ละจุด
 - N : ลำดับที่ของจุด


6.2.3 ส่วนตีเทคสัญญาณพาหะ (Carrier detection)

ในส่วนตีเทคเฟสนั้น จะต้องแบ่งสัญญาณอินพุท 1 ลูกคลื่นออกเป็น 4 ส่วน ซึ่งในส่วนของโปรแกรมที่เขียนขึ้นนั้นจะกำหนดค่าความถี่ของสัญญาณพาหะและอัตราการสุ่มของตัว A/D และตัว D/A ไว้ค่าหนึ่งซึ่งเหมือนกันทั้งตัวรับและตัวส่ง แต่เพื่อให้สามารถนำไปประยุกต์ใช้กับสัญญาณพาหะหลายความถี่ โดยตัวรับจะต้องตีเทคความถี่ของตัวส่งให้ได้ก่อนถึงจะสามารถตีเทคเฟสได้ ในโครงการนี้จึงนำเสนอวิธีการสังเคราะห์สัญญาณที่มีความถี่เป็น 4 เท่าของสัญญาณพาหะจากสัญญาณอินพุทที่รับเข้ามาเพื่อนำไปใช้ในการแบ่งส่วนของสัญญาณอินพุท 1 ลูกคลื่นออกเป็น 4 ส่วนต่อไป

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากสัญญาณอินพุตซายน์ที่มีเฟสเปลี่ยนไปตามการมอดูเลชันแบบ QPSK ที่รับมานั้น สามารถกำจัดเฟสให้เหลือเฉพาะความถี่ โดยผลลัพธ์ที่ได้จะเป็นสัญญาณซายน์ที่มีความถี่เป็น 4 เท่าของสัญญาณอินพุต(สัญญาณพาหะ)ซึ่งมีหลักการดังนี้

หลักการ สร้าง $\sin 4x$



รูปที่ 6.5 บล็อกแสดงหลักการสังเคราะห์ SIN 4X

จากสัญญาณอินพุต

$$\sin(x + \theta)$$

ยกกำลัง :

$$\sin^2(x + \theta) = \frac{1 - \cos(2(x + \theta))}{2}$$

diff :

$$\frac{d[1 - \cos 2(x + \theta)] / 2}{dx} = \frac{-2 * [-(\sin 2(x + \theta))]}{2}$$

$$= \sin 2(x + \theta)$$

ยกกำลังสอง :

$$\sin^2(2x + 2\theta) = \frac{1 - \cos 4(x + \theta)}{2}$$

diff :

$$\frac{d[1 - \cos 4(x + \theta)] / 2}{dx} = \sin 4(x + \theta)$$

จากหลักการของ QPSK จะได้สัญญาณซายน์ที่มีเฟสของสัญญาณแตกต่างกัน 4 แบบ ดังนี้

$$\theta = 0, 90, 180, 360 \quad \text{หรือ}$$

$$\theta = 90n \quad \text{เมื่อ } n = 0, 1, 2, \dots$$

และเนื่องจาก

$$\begin{aligned}\sin(4x + 4\theta) &= \sin(4x + 4 \cdot 90n) \\ &= \sin(4x + 360n) \\ &= \sin(4x + 0) \\ &= \sin 4x\end{aligned}$$

#


6.2.4 ส่วนดีเทคเฟส (Phase detection)

จากหนังสือ Principle of Signal and System ของ Fred J. Taylor กล่าวถึง correlation ไว้ว่าเป็นตัวที่ใช้วัดความเหมือนกันของสัญญาณสองสัญญาณ (Correlation is a measure of the similarity existing between two signals.) การ correlation แสดงได้ดังสมการข้างล่างนี้

$$R_{fg}(x) = \int_{-\infty}^{\infty} f(t)g(t+x) dt$$


เมื่อ $R_{fg}(x)$: cross correlation function ของฟังก์ชัน $f(t)$ กับ $g(t)$

จากสมการจะพบว่าค่าผลคูณ (inner product) จะมีค่าสูงสุดเมื่อสัญญาณทั้งสองทับกันพอดี นั่นคือผลรวมของผลคูณแอมพลิจูดที่เวลาเดียวกันของสัญญาณทั้งสองจะมีค่าสูงสุดเมื่อมันซ้อนทับกันพอดี ด้วยหลักการที่ว่านี้สามารถนำไปประยุกต์ใช้ในการดีเทคเฟสของสัญญาณได้



รูปที่ 6.6 แสดงผลลัพธ์การ correlation ระหว่างสัญญาณที่เหมือนกัน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



เส้นสีน้ำเงิน : ผลการ correlation ระหว่าง sine เฟส 0° กับ square เฟส 0°

เส้นสีม่วง : ผลการ correlation ระหว่าง sine เฟส 0° กับ square เฟส 90°

เส้นสีแดง : ผลการ correlation ระหว่าง sine เฟส 0° กับ square เฟส 180°

เส้นสีเขียว : ผลการ correlation ระหว่าง sine เฟส 0° กับ square เฟส 270°

รูปที่ 6.7 ผลลัพธ์จากการ correlation ระหว่างสัญญาณที่เหมือนกันเปรียบเทียบกับผลที่ได้จากการ correlation ระหว่างสัญญาณชายันเฟส 0° และสัญญาณชายันที่มีเฟส $0^\circ, 90^\circ, 180^\circ$ และ 270°

เนื่องจากสัญญาณอินพุตที่เข้ามาเป็นสัญญาณชายัน สัญญาณที่จะนำมา correlation ก็จะต้องเป็นสัญญาณชายันด้วย แต่ในทางปฏิบัติการสร้างสัญญาณชายันทำได้ยาก จึงนำสัญญาณอินพุตไป correlation กับสัญญาณรูปสี่เหลี่ยมแทนเนื่องจากสร้างได้ง่ายกว่าอีกทั้งสัญญาณรูปสี่เหลี่ยมก็คือสัญญาณรูปชายันหลายๆความถี่มารวมกันนั่นเอง แสดงผลการ correlation กับสัญญาณรูปสี่เหลี่ยมได้ดังนี้

จากสมการ correlation

$$R_{fg}(x) = \int_{-\infty}^{\infty} f(t)g(t+x) dt$$

สมการสัญญาณอินพุทขาเข้า

$$G(t) = \sin(t + \theta_2)$$

และสมการสัญญาณรูปสี่เหลี่ยม

$$F(t) = A_0 + \sum_{n=-\infty}^{\infty} A_n \cos(n\omega_0 t) + \sum_{n=-\infty}^{\infty} B_n \sin(n\omega_0 t)$$

ทำการ integrate inner product ระหว่าง สัญญาณรูปสี่เหลี่ยม กับ input (QPSK)

$$\begin{aligned} R_{fg}(x) &= \int F(t) * G(t+x) dt \\ &= \int [A_0 + \sum_{n=-\infty}^{\infty} A_n \cos(n\omega_0 t + \theta_1) + \sum_{n=-\infty}^{\infty} B_n \sin(n\omega_0 t + \theta_1)] \sin(n\omega_0 t + \theta_2) dt \end{aligned}$$

จากสมบัติ Orthogonal ของ sine และ cos ที่ว่า

$$\int_{-T/2}^{T/2} \cos(m\omega_0 t) dt = 0 \quad ; \text{for } m \neq 0$$

$$\therefore R_{fg}(x) = \int \sum_{n=-\infty}^{\infty} [B_n \sin(n\omega_0 t + \theta_1) \sin(n\omega_0 t + \theta_2)] dt$$

จากสมการตรีโกณมิติ

$$2\sin A \sin B = \cos(A+B) - \cos(A-B)$$

$$\therefore \text{จะได้ } R_{fg}(x) = C_n \int \sum_{n=-\infty}^{\infty} [\cos(n\omega_0 t + \theta_1 + \theta_2) - \cos(n\omega_0 t + \theta_1 - \theta_2)] dt$$

กรณีที่มีความถี่เท่ากัน พิจารณาเฉพาะ เฟส

$$= C_n \int \sum_{n=-\infty}^{\infty} [\cos(2\omega_0 t + \theta_1 + \theta_2) - \cos(\theta_1 - \theta_2)] dt$$

$$= C_n \int \sum_{n=-\infty}^{\infty} \cos(2w_0 t + \theta_1 + \theta_2) dt + C_n \int \sum_{n=-\infty}^{\infty} C_n \cos(\theta_1 - \theta_2) dt$$

จาก $\int_{-T/2}^{T/2} \cos(mw_0 t) dt = 0$ for $m \neq 0$


$$\therefore R_{fg} = C_n \int \sum_{n=-\infty}^{\infty} \cos(\theta_1 - \theta_2) dt$$

เมื่อทั้งสองความถี่เท่ากันแล้ว ก็มาพิจารณาที่เฟส

| | | |
|-----|-------------------------------|---------------------|
| ถ้า | $\theta_1 = \theta_2$ | ผลลัพธ์ => + สูงสุด |
| | $\theta_1 = -\theta_2$ | ผลลัพธ์ => - ต่ำสุด |
| | ต่างกัน $90^\circ, 270^\circ$ | ผลลัพธ์ => 0 |


การเลือกใช้สัญญาณรูปสี่เหลี่ยมทำการ correlation กับสัญญาณอินพุทชายนั่นสามารถเขียนโปรแกรมได้ง่ายกว่าแต่อาจพบปัญหาเรื่องสัญญาณรบกวนเพราะเมื่อเปรียบเทียบสเปกตรัมความถี่ของ สัญญาณทั้งสองแล้วพบว่าสัญญาณรูปสี่เหลี่ยมจะมีสัญญาณรบกวนได้มากกว่าเนื่องจากมีแบนด์วิดท์ที่กว้างกว่า

จากที่กล่าวมาข้างต้นสรุปได้ว่าการ correlation ใช้วัดความเหมือนของสัญญาณสองสัญญาณและถ้าหากสองสัญญาณเหมือนกันกราฟผลลัพธ์ของการ correlation จะมีค่าแอมพลิจูดสูงสุดที่จุดศูนย์กลางซึ่งก็คือค่า inner product ในขณะที่สัญญาณทั้งสองซ้อนทับกันพอดี ด้วยหลักการนี้ในโครงการจึงเลือกใช้การหา inner product ของสัญญาณทั้งสองในขณะที่มันซ้อนทับกันพอดีแทนที่จะต้องการ correlation ซึ่งเป็นการยุ่งยากโดยไม่จำเป็น โดยจะนำสัญญาณอินพุทชายนี่ไป inner product กับสัญญาณรูปสี่เหลี่ยมที่มีความถี่เดียวกับสัญญาณอินพุทชายนี่



รูปที่ 6.8 แสดงสเปกตรัมความถี่ของสัญญาณไซน์และสัญญาณรูปสี่เหลี่ยม


ในส่วนของโปรแกรมจะใช้หลักการของ inner product ระหว่างสัญญาณอินพุตกับสัญญาณรูปสี่เหลี่ยมทั้ง 4 เฟส จากนั้นก็จะเปรียบเทียบค่า inner product ที่ได้จากสัญญาณอินพุตกับเฟสใดให้ค่าสูงสุดก็แสดงว่าสัญญาณอินพุตมีเฟสตรงกับสัญญาณรูปสี่เหลี่ยมเฟสนั้น



รูปที่ 6.9 ภาพแสดงการ Correlation ระหว่างสัญญาณอินพุตไซน์กับสัญญาณรูปสี่เหลี่ยม

ในทางปฏิบัติแล้วไม่สามารถใช้ Correlation ในการตีเทคเฟสได้เนื่องจากในกรณี
ที่สัญญาณ QPSK ที่ได้จากข้อมูล 2 บิตติดกันออกมาเป็นรูปไซน์ เช่น 0011 ซึ่งจะได้เฟส 90 องศา
เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

กับ เฟส 0 เป็นรูปขายน้อออกมา ซึ่งในกรณีนี้ Correlation จะไม่สามารถแยกความแตกต่างของเฟส ทั้ง 4 ได้ จึงเลือกใช้การหาค่า Inner product ระหว่างสัญญาณอินพุตที่ต้องการตรวจสอบเฟสกับ สัญญาณสี่เหลี่ยมที่สร้างขึ้นทั้ง 4 เฟส ขณะที่สัญญาณทั้งสองซ้อนทับกันพอดี แล้วนำมาเปรียบเทียบว่าค่า Inner Product ที่ได้จากเฟสใดมีค่าสูงสุด ก็แสดงว่าสัญญาณอินพุตมีเฟสตรงกับเฟสนั้น




รูปที่ 6.10 ภาพแสดงกรณีที่ไม่สามารถใช้ Correlation ติเทคเฟสได้

วิธีการที่ใช้หาค่า Inner product ในโปรแกรม

1. แบ่งสัญญาณอินพุตขายน้ 32 จุดออกเป็น 4 ส่วน
2. หาผลบวกของสัญญาณขายน้ ในแต่ละส่วน
3. ทำการจำแนกค่าผลบวกที่ได้ให้ตรงกับแต่ละเฟสดังนี้

- เฟส 0° ค่า Inner product จะได้จากผลบวกของสัญญาณขายน้ในส่วนที่ 1 และส่วนที่ 2


เนื่องจากสัญญาณรูปสี่เหลี่ยมเฟส 0° มีแอมพลิจูดเป็น 1 ในส่วนที่ 1 และส่วนที่ 2 ส่วนส่วนที่ 3 และส่วนที่ 4 นั้นสัญญาณรูปสี่เหลี่ยมมีค่าเป็นศูนย์ และค่า Inner product จะมากที่สุดเมื่อสัญญาณ ทั้งสองมีเฟสตรงกัน



รูปที่ 6.11 แสดงสัญญาณรูปสี่เหลี่ยมเฟส 0° และ กรณีที่นำไป Inner product กับ สัญญาณอินพุตขายน้แล้วได้ค่าสูงสุด


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

- เฟส 90° ค่า Inner product จะได้จากผลบวกของสัญญาณขาอินพุตในส่วนที่ 1 และส่วนที่ 4 เนื่องจากสัญญาณรูปสี่เหลี่ยมเฟส 0° มีแอมพลิจูดเป็น 1 ในส่วนที่ 1 และส่วนที่ 4 ส่วนส่วนที่ 2 และส่วนที่ 3 นั้นสัญญาณรูปสี่เหลี่ยมมีค่าเป็นศูนย์และค่า Inner product จะมากที่สุดเมื่อสัญญาณทั้งสองมีเฟสตรงกัน




รูปที่ 6.12 แสดงสัญญาณรูปสี่เหลี่ยมเฟส 90° และ กรณีนี้นำไป Inner product กับสัญญาณอินพุต ขาอินแล้วได้ค่าสูงสุด

-เฟส 180° ค่า Inner product จะได้จากผลบวกของสัญญาณขาอินพุตในส่วนที่ 3 และส่วนที่ 4 เนื่องจากสัญญาณรูปสี่เหลี่ยมเฟส 0° มีแอมพลิจูดเป็น 1 ในส่วนที่ 3 และส่วนที่ 4 ส่วนส่วนที่ 1 และส่วนที่ 2 นั้นสัญญาณรูปสี่เหลี่ยมมีค่าเป็นศูนย์และค่า Inner product จะมากที่สุดเมื่อสัญญาณทั้งสองมีเฟสตรงกัน



รูปที่ 6.13 แสดงสัญญาณรูปสี่เหลี่ยมเฟส 180° และ กรณีนี้นำไป Inner product กับสัญญาณอินพุตขาอินแล้วได้ค่าสูงสุด

- เฟส 270° ค่า Inner product จะได้จากผลบวกของสัญญาณขาในในส่วนที่ 2 และส่วนที่ 3 เนื่องจากสัญญาณรูปสี่เหลี่ยมเฟส 0° มีแอมพลิจูดเป็น 1 ในส่วนที่ 2 และส่วนที่ 3 ส่วนส่วนที่ 1 และส่วนที่ 4 นั้นสัญญาณรูปสี่เหลี่ยมมีค่าเป็นศูนย์และค่า Inner product จะมากที่สุดเมื่อสัญญาณทั้งสองมีเฟสตรงกัน



รูปที่ 6.14 แสดงสัญญาณรูปสี่เหลี่ยมเฟส 0° และ กรณีนี้นำไป Inner product กับสัญญาณอินพุทขาในแล้วได้ค่าสูงสุด

6.2.5 ส่วนสะสมข้อมูล (One word Collection)

เนื่องจากในการส่งหนึ่งครั้งของตัวส่ง จะส่งข้อมูล 2 บิต มากับสัญญาณขาในลูกคลื่นครึ่งจึงจะต้องทำการรับและตีเทคข้อมูล 8 ครั้ง จึงจะได้ข้อมูลครบ 1 จุด (16 บิต) ของชุดข้อมูลที่ทำการส่งมา


บทที่ 7

การศึกษาและจำลองการทำงานด้วยโปรแกรม MATLAB

เพื่อทดสอบหลักการและวิธีการต่างๆที่คิดขึ้นว่าจะนำไปใช้ได้จริงเพียงใดจึงได้จำลองการทำงานในส่วนต่างๆ โดยใช้โปรแกรม MATLAB ซึ่งแบ่งออกเป็น 2 ส่วนหลัก ดังนี้


1. ใช้ MATLAB จำลองการทำงานในส่วนของภาคส่ง

1.1 สร้างสัญญาณขาขึ้นที่มีเฟสเปลี่ยนไปตามข้อมูล 2 บิตไปกับสัญญาณขาขึ้นขนาดหนึ่งลูกครึ่ง 4 แบบ ตามหลักการของ QPSK



รูปที่ 7.1 แสดงสัญญาณขาขึ้นที่ถูกมอดูเลตด้วยวิธี QPSK

1.2 มอดูเลตข้อมูล 4 บิต กับสัญญาณขาขึ้นด้วยวิธี QPSK




รูปที่ 7.2 แสดงสัญญาณขาขึ้นที่ถูกมอดูเลตด้วยข้อมูล '0010'

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2. ใช้ MATLAB ศึกษาและจำลองการทำงานในส่วนของภาครับดังนี้



2.1 สังเคราะห์สัญญาณชาวนที่มีความถี่เป็น 4 เท่าของสัญญาณพาหะ



รูปที่ 7.3 แสดงการสังเคราะห์สัญญาณ $\sin 4x$ จากสัญญาณอินพุต

2.2 ทดสอบหลักการ correlation เพื่อใช้ในการดีเทคเฟส โดยการนำสัญญาณชาวนที่มี

เฟสต่างกัน 4 แบบ ตามหลักการของ QPSK ได้แก่ เฟส 0° , เฟส 90° , เฟส 180° และ เฟส 270° มาทำการ correlation กับสัญญาณชาวนที่สร้างขึ้นในตัวส่งซึ่งจะต้องมีความถี่เดียวกันกับสัญญาณอินพุต



- เส้นสีน้ำเงิน : ผลการ correlation ระหว่าง sine เฟส 0° กับ sine เฟส 0°
 เส้นสีม่วง : ผลการ correlation ระหว่าง sine เฟส 0° กับ sine เฟส 90°
 เส้นสีแดง : ผลการ correlation ระหว่าง sine เฟส 0° กับ sine เฟส 180°
 เส้นสีเขียว : ผลการ correlation ระหว่าง sine เฟส 0° กับ sine เฟส 270°


รูปที่ 7.4 แสดงผลลัพธ์ที่ได้จากการ correlation ระหว่างสัญญาณที่เหมือนกันและผลการ correlation ที่ได้จากสัญญาณชายน์เฟส 0° กับสัญญาณอินพุตชายน์ที่ถูกมอดูเลตแบบ QPSK ทั้ง 4 แบบ

จะพบว่าถ้าหากสัญญาณที่นำมา correlate กันมีลักษณะเหมือนกันกราฟผลลัพธ์ที่ได้จะมีค่าสูงสุด ณ จุดศูนย์กลางซึ่งก็คือค่าที่ได้จากการ inner product ของสัญญาณทั้งสองในขณะที่มันซ้อนทับกันพอดี

2.3 ทดสอบการ correlation ระหว่างสัญญาณอินพุตขาเข้า ทั้ง 4 แบบ กับ สัญญาณรูปสี่เหลี่ยม(square wave) 3 แบบ ดังนี้

- แอมพลิจูด ± 1 Vpp
- แอมพลิจูด 0-1 V
- แอมพลิจูด -1-0 V


ได้ผลลัพธ์แสดงดัง 3 รูปด้านล่าง ตามลำดับ



เส้นสีแดง : ผลการ correlation ระหว่าง sine เฟส 0° กับ sine เฟส 0°

เส้นสีน้ำเงิน : ผลการ correlation ระหว่าง sine เฟส 0° กับ square(1,-1) เฟส 0°


รูปที่ 7.5 แสดงการเปรียบเทียบผลการ correlation ที่ได้จากสัญญาณขาเข้าและสัญญาณรูปสี่เหลี่ยมที่มีแอมพลิจูด ± 1 Vpp



เส้นสีเขียว : ผลการ correlation ระหว่าง sine เฟส 0° กับ square (1,0) เฟส 0°

เส้นสีแดง : ผลการ correlation ระหว่าง sine เฟส 0° กับ square (1,-1) เฟส 90°

รูปที่ 7.6 แสดงการเปรียบเทียบผลการ correlation ที่ได้จากสัญญาณชานน์และสัญญาณรูปสี่เหลี่ยมที่มีแอมพลิจูด 0-1 V



เส้นสีเขียว : ผลการ correlation ระหว่าง sine เฟส 0° กับ square (0,-1) เฟส 0°

เส้นสีแดง : ผลการ correlation ระหว่าง sine เฟส 0° กับ square (1,-1) เฟส 0°

รูปที่ 7.7 แสดงการเปรียบเทียบผลการ correlation ที่ได้จากสัญญาณชานัน์และสัญญาณรูปสี่เหลี่ยมที่มีแอมพลิจูด $-1 - 0V$

พบว่าผลลัพธ์ที่ได้จากการ correlation ระหว่างสัญญาณอินพุตชานัน์ กับสัญญาณชานัน์ และกับสัญญาณรูปสี่เหลี่ยม ± 1 Vpp นั้นมีลักษณะใกล้เคียงกันจึงสามารถใช้สัญญาณรูปสี่เหลี่ยมแทนสัญญาณชานัน์ได้และเมื่อพิจารณาผลลัพธ์ที่ได้จากการ correlation ระหว่างสัญญาณอินพุตชานัน์ กับสัญญาณรูปสี่เหลี่ยมที่มีแอมพลิจูด $0 - 1V$ ซึ่งสามารถเขียนโปรแกรมหาค่า inner product ได้ง่ายกว่าของสัญญาณรูปสี่เหลี่ยมแบบแรก นั้นพบว่า มีลักษณะที่แตกต่างกันอยู่บ้างแต่ผลลัพธ์ที่ได้ในกรณีที่สัญญาณทั้งมีเฟสตรงกันยังคงมีค่าแอมพลิจูดสูงสุดที่จุดกึ่งกลางเหมือนเดิม ซึ่งสอดคล้องกับหลักการที่กล่าวไว้ในบทที่ 6 ดังนั้นในส่วนของโปรแกรมจริงจะใช้วิธีการเปรียบเทียบค่า inner product ของสัญญาณอินพุตชานัน์กับสัญญาณรูปสี่เหลี่ยมเฟส 0° , 90° , 180° และ 270° ถ้าผลลัพธ์ที่ได้จากเฟสใดมีค่า สูงสุดแสดงว่าสัญญาณอินพุตจะมีเฟสตรงกับสัญญาณสี่เหลี่ยมเฟสนั้น

บทที่ 8

ผลการทดลอง

ในโครงการนี้ได้เขียนโปรแกรมที่ใช้ในการมอดูเลชันและดีมอดูเลชันแบบ QPSK โดยทำการส่งข้อมูล 2 บิต มากับสัญญาณชาชน 1 ลูกครึ่ง โดยจะแบ่งการทดลองออกเป็น 2 ส่วนหลักคือ

8.1 การทดลองส่วนมอดูเลชันในตัวส่ง


ทำการรันโปรแกรมของตัวส่ง แล้วนำสโคปจับที่เอาต์พุทของบอร์ดจะได้สัญญาณชาชนที่มีเฟสแตกต่างกันไปตามข้อมูลที่ต้องการส่ง บล็อกไดอะแกรมแสดงการทดลองแสดงไว้ดังรูปข้างล่าง




รูปที่ 8.1 บล็อกไดอะแกรมแสดงการทดลองโปรแกรมมอดูเลชันของตัวส่ง

ผลลัพธ์ที่ได้จากตัวส่งสามารถแสดงออกทางออสซิลโลสโคปได้ดังรูปข้างล่างนี้


- 8.1.1 ทดลองโปรแกรมที่ตัวส่งจะวนลูปส่งข้อมูล 16 บิตซ้ำกันไป ใช้สัญญาณพาหะความถี่ 590 Hz โดยมีจำนวนจุดต่อลูกคลื่น = 32 จุด ความถี่ cut off ของ LPF ขาออก = 12.85 KHz, $T_A = 5$, $T_B = 53$ สามารถส่งข้อมูลด้วยอัตรา 800 bit/s




รูปที่ 8.2 แสดงภาพของสัญญาณที่ได้จากตัวส่งเมื่อสัญญาณพาหะถูกมอดูเลตด้วยข้อมูล "0000h"



รูปที่ 8.3 แสดงภาพของสัญญาณที่ได้จากตัวส่งเมื่อสัญญาณพาหะถูกมอดูเลตด้วยข้อมูล "1111h"




รูปที่ 8.4 แสดงภาพของสัญญาณที่ได้จากตัวส่งเมื่อสัญญาณพาหะถูกมอดูเลตด้วยข้อมูล "2222h"



รูปที่ 8.5 แสดงภาพของสัญญาณที่ได้จากตัวส่งเมื่อสัญญาณพาหะถูกมอดูเลตด้วยข้อมูล "3333h"

8.2 การทดลองส่วนคิมอดูลชั้นในตัวรับ


8.2.1 ทดลองโปรแกรมสังเคราะห์ $\sin 4x$



รูปที่ 8.6 แสดงสัญญาณที่มีความถี่เป็นสี่เท่าของสัญญาณพาหะที่สังเคราะห์ได้เปรียบเทียบกับสัญญาณอินพุท

8.2.2 ทดลองการรับส่งข้อมูลจากตัวส่งไปยังตัวรับ


- การทดลองส่งข้อมูลรูปสามเหลี่ยมที่เก็บไว้ในหน่วยความจำของตัวรับไปยังตัวส่ง



รูปที่ 8.7 CH1 :แสดงสัญญาณอินพุทที่รับจากตัวส่ง

CH2 :แสดงสัญญาณรูปสามเหลี่ยมที่คิเทคได้จากสัญญาณอินพุทที่รับมาจากตัวส่ง


- การทดลองส่งข้อมูลรูปขั้วบันไดที่เก็บในหน่วยความจำของตัวส่ง ไปยังตัวรับ



รูปที่ 8.8 CH1 :แสดงสัญญาณอินพุทที่รับจากตัวส่ง

CH2 :แสดงสัญญาณขั้วบันไดที่ตีเทคได้จากสัญญาณอินพุทที่รับมาจากตัวส่ง

- การทดลองส่งข้อมูลรูปขั้วบันไดที่เก็บในหน่วยความจำของตัวส่ง ไปยังตัวรับ



รูปที่ 8.9 CH1 :แสดงสัญญาณอินพุทที่รับจากตัวส่ง

CH2 :แสดงสัญญาณสี่เหลี่ยมที่ตีเทคได้จากสัญญาณอินพุทที่รับมาจากตัวส่ง

- การรับส่งข้อมูลที่เป็นตัวอักษรตั้งแต่ A - Z , a - z และสัญลักษณ์อื่นๆ

```

MS-DOS Prompt
PGUP PGDN ↑ ↓ Quit ESCAPE newAddress
Display Data Memory
d 2400
0a0 2400> 0000 0000 0000 0000 0000 0000 0000 0000 0000
0a0 2410> 0000 0000 0000 0000 0000 0000 0000 0000 0000
0a0 2420> 0000 0000 0000 0000 0000 0000 0000 0000 0000
0a0 2430> 0000 0000 0000 0000 0000 0000 0000 0000 0000
0a0 2440> 0000 0000 0000 0000 0000 0000 0000 0000 0000
0a1 2450> 0000 0000 0000 0000 0000 0000 0000 0000 0000
0a1 2460> 0000 0000 0000 0000 0000 0000 0000 0000 0000
0a1 2470> 0000 0000 0000 0000 0000 0000 0000 0000 0000
0a1 2478> 0000 0000 0000 0000 0000 0000 0000 0000 0000
100 2480> 0000 0000 0000 0000 0000 0000 0000 0000 0000
100 2488> 0000 0000 0000 0000 0000 0000 0000 0000 0000
100 2490> 0000 0000 0000 0000 0000 0000 0000 0000 0000
101 2498> 0000 0000 0000 0000 0000 0000 0000 0000 0000
101 24a0> 0000 0000 0000 0000 0000 0000 0000 0000 0000
New address 2400
C:\
U:1
M:0
000
000
1fc
9d
04
00
00
1f
00
00
00
000
001
01a
100
000
f00
400

```

รูปที่ 8.10 ภาพแสดงหน่วยความจำก่อนที่ตัวรับจะรับข้อมูลจากตัวส่ง

```

MS-DOS Prompt
PGUP PGDN ↑ ↓ Quit ESCAPE newAddress
Display Data Memory
0a2 2400> 0000 4142 4344 4546 4748 494a 4b4c 4d4e ..ABCDEFGHIJKLMN C:0
0a2 2408> 4f50 5152 5354 5556 5758 595a 0000 6162 OPQRSTUVWXYZ..ab U:1
0a2 2410> 6364 6566 6768 696a 6b6c 6d6e 6f70 7172 cdefghijklmnopqr M:0
0a2 2418> 7374 7576 7778 797a 0000 3031 3233 3435 stuvwxyz..012345 000
0a2 2420> 3637 3839 2b2d 2a2f 3c3d 3e00 0000 4142 6789+*/*(<=>...AB 000
0a2 2428> 4344 4546 4748 494a 4b4c 4d4e 4f50 5152 CDEFGHIJKLMNOPQR 5fc
0a2 2430> 5354 5556 5758 595a 0000 6162 6364 6566 STUWXYZ..abcdef a4
0a3 2438> 6768 696a 6b6c 6d6e 6f70 7172 7374 7576 ghijklmnopqrstuv 18
0a3 2440> 7778 797a 0000 3031 3233 3435 3637 3839 wxyz..0123456789 00
0a3 2448> 2b2d 2a2f 3c3d 3e00 0000 4142 4344 4546 +*/*(<=>...ABCDEF 00
0a3 2450> 4748 494a 4b4c 4d4e 4f50 5152 5354 5556 GHIJKLMNOPQRSTU 18
0a3 2458> 5758 595a 0000 6162 6364 6566 6768 696a WXYZ..abcdefghij ac
0a3 2460> 6b6c 6d6e 6f70 7172 7374 7576 7778 797a klmnopqrstuvwxyz 79
0a3 2468> 0000 3031 3233 3435 3637 3839 2b2d 2a2f ..0123456789+*/* 13
2470> 3c3d 3e00 0000 4142 4344 4546 4748 494a <=>...ABCDEFGHIJ 5a8
2478> 4b4c 4d4e 4f50 5152 5354 5556 5758 595a KLMNOPQRSTUVWXYZ 001
2480> 0000 6162 6364 6566 6768 696a 6b6c 6d6e ..abcdefghijkln 01a
100 2488> 6f70 7172 7374 7576 7778 797a 0000 3031 opqrstuvwxyz..01 100
100 2490> 3233 3435 3637 3839 2b2d 2a2f 3c3d 3e00 .0123456789+*/*(<=>. 000
101 2498> 0000 4142 4344 4546 4748 494a 4b4c 4d4e ..ABCDEFGHIJKLMN f00
101 24a0> 4f50 5152 5354 5556 5758 595a 0000 6162 OPQRSTUVWXYZ..ab 000
INPUT COMMAND: DD

```

รูปที่ 8.11 ภาพแสดงหน่วยความจำของตัวรับหลังจากที่รับข้อมูล A-Z , a-z และ สัญลักษณ์อื่นๆมาจากตัวส่ง

```

MS-DOS Prompt
PGUP PGDN ↑ ↓ Quit ESCAPE newAddress
Display Data Memory
0a2 2400> 0000 5041 5745 454e 4100 0032 3531 0000 .. PAWEENA . 251 .. C:0
0a2 2408> 0000 504f 524e 4348 4149 0032 3734 0000 .. PORNCHAI . 274 .. U:1
0a2 2410> 0000 5355 5241 504f 4400 0035 3239 0000 .. SURAPOD . 529 .. M:0
0a2 2418> 0000 0000 0000 0000 0000 0000 0000 0000 .. .. 000
0a2 2420> 0000 5041 5745 454e 4100 0032 3531 0000 .. PAWEENA . 251 .. 000
0a2 2428> 0000 504f 524e 4348 4149 0032 3734 0000 .. PORNCHAI . 274 .. 5fc
0a2 2430> 0000 5355 5241 504f 4400 0035 3239 0000 .. SURAPOD . 529 .. b8
0a3 2438> 0000 0000 0000 0000 0000 0000 0000 0000 .. .. 1b
0a3 2440> 0000 5041 5745 454e 4100 0032 3531 0000 .. PAWEENA . 251 .. 00
0a3 2448> 0000 504f 524e 4348 4149 0032 3734 0000 .. PORNCHAI . 274 .. 00
0a3 2450> 0000 5355 5241 504f 4400 0035 3239 0000 .. SURAPOD . 529 .. 1b
0a3 2458> 0000 0000 0000 0000 0000 0000 0000 0000 .. .. 1d
0a3 2460> 0000 5041 5745 454e 4100 0032 3531 0000 .. PAWEENA . 251 .. e8
0a3 2468> 0000 504f 524e 4348 4149 0032 3734 0000 .. PORNCHAI . 274 .. 08
0a3 2470> 0000 5355 5241 504f 4400 0035 3239 0000 .. SURAPOD . 529 .. 000
0a3 2478> 0000 0000 0000 0000 0000 0000 0000 0000 .. .. 001
100 2480> 0000 5041 5745 454e 4100 0032 3531 0000 .. PAWEENA . 251 .. 01a
100 2488> 0000 504f 524e 4348 4149 0032 3734 0000 .. PORNCHAI . 274 .. 100
100 2490> 0000 5355 5241 504f 4400 0035 3239 0000 .. SURAPOD . 529 .. 000
101 2498> 0000 0000 0000 0000 0000 0000 0000 0000 .. .. f00
101 24a0> 0000 0000 0000 0000 0000 0000 0000 0000 .. .. 000
INPUT COMMAND: DD

```

รูปที่ 8.12 ภาพแสดงหน่วยความจำของตัวรับหลังจากที่ได้รับข้อมูลจากตัวส่งแล้ว

บทที่ 9

สรุปและวิจารณ์

โครงการนี้สามารถรับส่งข้อมูลจากตัวส่งไปยังตัวรับโดยใช้หลักการมอดูเลชันและคิโมดูเลชันแบบควอดเรเจอร์เฟสชิฟติ่งได้สำเร็จ โดยสามารถทำการรับส่งข้อมูลที่เป็นอักขรภาษาอังกฤษได้ครบทั้ง 26 ตัว ทั้งตัวเล็กและตัวใหญ่รวมทั้งสัญลักษณ์อื่นด้วย ความผิดพลาดของข้อมูลจะเกิดเมื่อรันโปรแกรมตัวมอดูเลทเป็นเวลานาน ค่าเฟสที่ผิดพลาดได้จะผิดพลาดไปเนื่องมาจากค่าอินพุทที่ได้จากตัวส่งจะรวมเอาจุดปลาย 4-5 จุดของสัญญาณลูกก่อนหน้ามารวมด้วยทำให้ได้ค่า inner product ของสัญญาณไม่ถูกต้อง ส่งผลให้เฟสที่ผิดพลาดได้ไม่ตรงกับที่เป็นจริงข้อมูลที่ถูกแปลงกลับมาจึงผิด

สัญญาณพาหะที่ได้จากตัวส่งจะมีความถี่ประมาณ 600 Hz โดยสามารถส่งข้อมูลด้วยอัตรา 800 bits/s ซึ่งเป็นอัตราส่งที่ค่อนข้างช้าการแก้ไขทำได้โดยใช้ A/D และ D/A จากภายนอกแทน ซึ่งในโครงการนี้ได้ทดลองออกแบบและต่อวงจร AIC ขึ้นใหม่ รูปวงจรแสดงในภาคผนวก ข


แนวทางการพัฒนาในส่วนของโครงการนี้เพื่อให้ใช้งานกับความถี่ของสัญญาณพาหะได้กว้างขึ้นจึงได้สร้างส่วนสังเคราะห์ $\sin 4x$ ไว้เพื่อใช้เป็นฐานเวลาในการแบ่งสัญญาณอินพุทชาแนล 1 ลูกคลื่นออกเป็น 4 ส่วนเพื่อนำไปใช้ในการหาค่า inner product ต่อไป ซึ่งในกรณีดังกล่าวจะสามารถขยายแบนด์วิธของสัญญาณพาหะได้มากขึ้น




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ภาคผนวก ก
ส่วนโปรแกรมของโครงการ


แผนภูมิที่ 1 แสดงการทำงานของโปรแกรมมอดูลชั้นของตัวส่ง




แผนภูมิที่ 2 แสดงการทำงานของ โปรแกรมมอดูเลชั่นของตัวรับ




แผนภูมิที่ 3 แสดงส่วนเช็จุดเริ่มต้นของสัญญาณด้วยวิธีเช็คพลังงาน
(Power Deection)



แผนภูมิที่ 4 แสดงส่วนสังเคราะห์ $\sin 4x$




แผนภูมิที่ 5 แสดงส่วนที่ใช้หาค่า Inner Product เพื่อใช้ตีเทคเฟส



DAT00, DAT20 : 16 bit low of inner product of 1th - 8th point
 DAT01, DAT21 : 16 bit high of inner product of 1th - 8th point
 DAT10, DAT60 : 16 bit low of inner product of 9th - 16th point
 DAT11, DAT61 : 16 bit high of inner product of 9th - 16th point
 DAT40, DAT70 : 16 bit low of inner product of 17th - 24th point
 DAT41, DAT71 : 16 bit high of inner product of 17th - 24th point
 DAT30, DAT50 : 16 bit low of inner product of 25th - 32th point
 DAT31, DAT71 : 16 bit high of inner product of 25th - 32th point

แผนภูมิที่ 6 แสดงส่วนดีเทค เฟส



RDATA : 16 bit memory for keeping 2 bits detected data

DAT01 : 16 bit high of inner product of 1th - 8th point

DAT11 : 16 bit high of inner product of 1th - 8th point

DAT21 : 16 bit high of inner product of 9th - 16th point

DAT31 : 16 bit high of inner product of 9th - 16th point


DAT41 : 16 bit high of inner product of 17th - 24th point

DAT51 : 16 bit high of inner product of 17th - 24th point

DAT61 : 16 bit high of inner product of 25th - 32th point

DAT71 : 16 bit high of inner product of 25th - 32th point

แผนภูมิที่ 7 แสดงส่วน One Word Collection



Buffer : 16 bit memmory for collectiong one word data

RDATA : 16 bit memmory for keeping 2 bits detected data

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้,

โปรแกรมมอดูเลชันในส่วนภาคส่ง

* GENERATE TRIANGLE -> MODULATE BY QPSK METHOD -> TRANSMIT

* CONSTANT *

```

TA      .set    5           ; LP SCF frequency = 12.5 KHz
RA      .set    9           ; BP SCF frequency = 6.9 KHz
TB      .set    53          ; D/A Conversion Frequency = 18.87 KHz
RB      .set    29          ; A/D Conversion Frequency = 18.87 KHz
AIC_CTR .set    9h          ; d7,d6 = 00 >>> input gain = 1
                                     ; d5 = 1 >>> synchronous transmit receive sections
                                     ; d4 = 0 >>> disables the AUX IN+ and AUX IN- pin
                                     ; d3 = 0 >>> disables loopback function
                                     ; d2 = 1 >>> inserts the bandpass filter

```

* VARIABLE *

```

        .ds    02a00h
NEWDATA .word  1
BUFFER  .word  0000h
SCOUNT  .word  0
SHF_C   .word  8
WORDTEMP .word  0

```

* SINE TABLE *

.ds 02A80h

Phase0 .word 0,1065,2089,3033,3861,4540,5045,5355
 .word 5460,5355,5045,4540,3861,3033,2089,1065
 .word 0,-1065,-2089,-3033,-3861,-4540,-5045,-5355
 .word -5460,-5355,-5045,-4540,-3861,-3033,-2089,-1065
 .word 0,1065,2089,3033,3861,4540,5045,5355
 .word 5460,5355,5045,4540,3861,3033,2089,1065

Phase90 .word 5460,5355,5045,4540,3861,3033,2089,1065
 .word 0,-1065,-2089,-3033,-3861,-4540,-5045,-5355
 .word -5460,-5355,-5045,-4540,-3861,-3033,-2089,-1065
 .word 0,1065,2089,3033,3861,4540,5045,5355
 .word 5460,5355,5045,4540,3861,3033,2089,1065
 .word 0,-1065,-2089,-3033,-3861,-4540,-5045,-5355

Phase180 .word 0,-1065,-2089,-3033,-3861,-4540,-5045,-5355
 .word -5460,-5355,-5045,-4540,-3861,-3033,-2089,-1065
 .word 0,1065,2089,3033,3861,4540,5045,5355
 .word 5460,5355,5045,4540,3861,3033,2089,1065
 .word 0,-1065,-2089,-3033,-3861,-4540,-5045,-5355
 .word -5460,-5355,-5045,-4540,-3861,-3033,-2089,-1065

Phase270 .word -5460,-5355,-5045,-4540,-3861,-3033,-2089,-1065
 .word 0,1065,2089,3033,3861,4540,5045,5355
 .word 5460,5355,5045,4540,3861,3033,2089,1065
 .word 0,-1065,-2089,-3033,-3861,-4540,-5045,-5355
 .word -5460,-5355,-5045,-4540,-3861,-3033,-2089,-1065

```
.word 0,1065,2089,3033,3861,4540,5045,5355
```

```
.mmregs
```

```
*****
```

```
*                               Set up the ISR vector                               *
```

```
*****
```

```
    .ps    080Ch
;rint:  B    RECEIVE            ; Serial port receive interrupt RINT.
xint:   B    TRANSMIT          ; Serial port transmit interrupt XINT.
```

```
*****
```

```
*                               TMS32C05X INITIALIZATION                               *
```

```
*****
```

```
    .ps 0a00h
    .entry
START: SETC INTM            ; Disable interrupts
    LDP #0
    OPL #0834h,PMST
    SPLK #0h,CWSR           ; Set software wait state to 0
    SPLK #0h,PDWSR         ; Set Program and Data wait state to 0
    SPLK #022h,IMR         ; Using XINT syn TX & RX
    SPLK #020h,TCR         ; set timer to generate 10 MHz clock to AIC
    SPLK #01h,PRD          ; set period register to 1
    SPLK #08h,SPC          ; set serial port for non continuous mode
    SPLK #0C8h,SPC         ; enable serial port
    LDP #84
    CALL AICINIT           ; initialize AIC and enable interrupts
```

```

*****
*           This routine enables serial port rx interrupts & configures           *
*           TLC32040 for the frame sync. When RINT is triggered , read a         *
*           dummy data word from the AIC then generate a sine wave to           *
*           send out.                                                            *
*****

```

```

CLRC    OVM                ; OVM = 0
SPM     0                  ; PM = 0
LDP     #84
LACC    #2A80h
SMM     AR1
LACC    #2AC0h
SMM     ARCR
LACC    #0
SMM     DXR
MAR     *,AR3
LAR     AR3,#2900h
CLRC    INTM              ; enable interrupt
LDP     #84
LACC    *                  ; load data from memmory
MAR     *+
SACL    WORDTEMP
buffloop: LACC    NEWDATA
ADD     #0
NOP
NOP
BCND    olddata,EQ
LACC    WORDTEMP
AND     #0003h            ; transmit 2 LSB first.

```

```

ADD          #0
BCND         cond2,NEQ          ; if this 2 bit = 00 , send Phase 0°
LACC        #Phase0
SAMM        AR1
NOP
NOP
B           endaddr
cond2: SUB   #1
BCND         cond3,NEQ          ; if this 2 bit = 01 , send Phase 90°
LACC        #Phase90
SAMM        AR1
NOP
NOP
B           endaddr
cond3: SUB   #1
BCND         cond4,NEQ          ; if this 2 bit = 10 , send Phase 270°
LACC        #Phase270
SAMM        AR1
NOP
NOP
B           endaddr
cond4: LACC  #Phase180          ; if this 2 bit = 11 , send Phase 180°
SAMM        AR1
NOP
NOP

endaddr: LAMM AR1
ADD         #48
SAMM        ARCR
LACC        #0

```

```

SACL    NEWDATA
LACC    WORDTEMP
CLRC    C
ROR
ROR                                           ; shift right for the next two bits
SACL    WORDTEMP
LACC    SHF_C
SUB     #1
SACL    SHF_C
BCND    olddata,NEQ                          ; if send completely (16 bit) , load
LACC    SCOUNT                               ; new data.
ADD     #1
SACL    SCOUNT
SUB     #8
BCND    NOTFIN,NEQ
LACC    #0000
SACL    BUFFER
SACL    WORDTEMP
SACL    SCOUNT
B       AGAIN

NOTFIN: LACC    BUFFER
        ADD     #400h,0
        SACL    BUFFER
        SACL    WORDTEMP
AGAIN:  LACC    BUFFER
        SACL    BUFFER
        LACC    #8
        SACL    SHF_C
        NOP

```

```

NOP
olddata: IDLE
        B          buffloop

;----- end of main program -----
TRANSMIT:  LDP          #84
           LACC         *+,2          ; LOAD ACC WITH DATA TO SEND
           SAMM        DXR           ; SEND DATA
           CMPR        0             ; CHECK AR1 = LAST POINT ?
           BCND        OUT,NTC       ; NO : GOTO OUT_LOOP
           LACC        #1
           SACL        NEWDATA
OUT:      RETE

*****
*                    AIC Initialization                    *
*****

AICINIT: MAR          *,AR0
           LACC        #0
           SAMM        DXR           ; Reset AIC by enable global memory and
           LACC        #080H        ; load data in global memory to ACC 10000
           SAMM        GREG         ; times. This will make BR pin low about
           LAR         AR0,#0FFFFh ; 0.5ms. Since AIC reset pin connect with
           RPT         #10000      ; BR, hence AIC will be in reset state as long
           LACC        *,0,AR0     ; as global memory communication has take
                                           ; place.
           LACC        #0          ; When reset finish , disables global memory
           SAMM        GREG
           SETC        SXM

```

```

LACC    #TA,9                ; Initialized TA and RA register
ADD     #RA,2
CALL    AIC_2ND
LACC    #TB,9                ; Initialized TB and RB register
ADD     #RB,2
ADD     #02h
CALL    AIC_2ND
LACC    #AIC_CTR,2          ; Initialized control register
ADD     #03h
CALL    AIC_2ND
RET

AIC_2ND:LDP    #0
SACH    DXR
CLRC    INTM
IDLE
ADD     #6h,15
SACH    DXR
IDLE
SACL    DXR
IDLE
LACL    #0
SACL    DXR                ; make sure the word got sent
IDLE
SETC    INTM
RET
.end

```

ส่วนโปรแกรมดีมอดูเลชันของภากรับ

** RECEIVE "CONTINUE" SIGNAL(START NO SIGNAL)

*-> TRANSMIT THE DETECTED DATA

* CONSTANT *

```

TA      .set 5      ; LP SCF frequency = 12.5 KHz
RA      .set 5      ; BP SCF frequency = 12.5 KHz
TB      .set 53     ; D/A Conversion Frequency = 18.87 KHz
RB      .set 53     ; A/D Conversion Frequency = 18.87 KHz
AIC_CTR .set 8      ; d7,d6 = 00 >>> input gain = 1
                    ; d5 = 1 >>> synchronous transmit recieve sections
                    ; d4 = 0 >>> disables the AUX IN+ and AUX IN-
                    ; d3 = 0 >>> disables loopback function
                    ; d2 = 1 >>> inserts the bandpass filter

```

* DATA *

```

.ds 2a50h
DAT00    .word 0
DAT01    .word 0
DAT10    .word 0
DAT11    .word 0
DAT20    .word 0
DAT21    .word 0
DAT30    .word 0

```

```

DAT31      .word 0
DAT40      .word 0
DAT41      .word 0
DAT50      .word 0
DAT51      .word 0
DAT60      .word 0
DAT61      .word 0
DAT70      .word 0
DAT71      .word 0
RDATA      .word 0
DBUFFER    .word 0
FIXDAT     .word 0
COUNT     .word 8
PWBIT      .word 1
TAR0       .word 1
TAR1       .word 0
TAR2       .word 0
REF        .word 2000
RFLAG      .word 0
TFLAG      .word 0
INIT_F     .word 0
TEST       .word 0

```

* Set up the ISR vector *

```

        .ps      080ch
xint:   B        TRANSMIT          ; Serial port transmit interrupt XINT.
        .ps      080ah
rint:   B        RECEIVE           ; Serial port receive interrupt RINT

```

* TMS32C05X INITIALIZATION *

```

.ps      0a00h

.entry

.mmregs

STRT: SETC      INTM          ; Disable interrupts

LDP      #0

OPL      #0834h,PMST

SPLK     #0h,CWSR          ; Set software wait state to 0
SPLK     #0h,PDWSR        ; Set Program and Data wait state to 0
SPLK     #032h,IMR        ; Using XINT , RIXT syn TX & RX
SPLK     #020h,TCR        ; set timer to generate 10 MHz
                                ; clock to AIC

SPLK     #01h,PRD         ; set period register to 1
SPLK     #08h,SPC         ; set serial port for non continuous mode.
SPLK     #0C8h,SPC        ; enable serial port
SPLK     #0100h,INDX
LDP      #84
CALL     AICINIT          ; initialize AIC and enable
                                ; interrupt.

LAR      AR1,#2800h
LAR      AR4,#28FFh        ; for receiving data in receive routine
LAR      AR5,#2400h
LAR      AR6,#2500h
LACC     #28FFh
SAMM     ARCR
NOP
NOP
CLRC     INTM              ; enable interrupts

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

* MAIN *

STRTLP: NOP

NOP

IDLE

NOP

NOP

BIT RFLAG,15

BCND STRTLP,NTC

LACC TAR0 ; count the number of data cycle

ADD #1

SACL TAR0

LACC TAR2

ADD #1

SACL TAR2

LACC #0

SACL RFLAG

B STRTLP

* INTERRUPT ROUTINE *

TRANSMIT: BIT INIT_F,15

BCND OUT,NTC

OUT: RETE

RECEIVE: LACC #28FFh

SAMM ARCR

MAR *,AR4

LAMM DRR

NOP

NOP

SACL *

CMPR 0

BCND GETRID,TC

LACC #2908h

SAMM ARCR

NOP

NOP

CMPR 1 ; if AR4 >= 2308h , jump to PART2

BCND PART2,NTC

* POWER DETECTION *

BIT PWBIT,15

BCND SKIPPW,NTC

CLRC SXM

NOP

NOP

MAR *,AR4

LACC DAT01,16 ; shift to ACCH

SACB ; ACCB = (DAT01)0000

LACL DAT00 ; ACC = 0000(DAT00)

ORB ; ACC = (DAT01)(DAT00)

SACB

LACL *

ADDB

SACL DAT00

SACH DAT01

SACL DAT20

SACH DAT21

SPM 0

ZAP

SQRA *+,AR1

PAC

CLRC SXM

RPT #15

SFR

SACL *+,0,AR4 ; start at 2800h

ADD TAR1

SACL TAR1

CMPR 0

BCND BACK,NTC

MAR *,AR0

LACC REF

SAMM ARCR ; ARCR = reference power

NOP

NOP

LACC TAR1

SAMM AR0

NOP

NOP

CMPR 1

BCND PRECAL,NTC ; if power >= reference power ,

SHIFT: LAR AR4,#2900h ; receive 9th point.

LAR AR1,#2800h

LAR AR7,#8

MAR *,AR4

LACC DAT01,16

SACB
 LACL DAT00
 ORB
 SACB
 LACC *+,0,AR1
 EXAR
 SBB
 SACL DAT00
 SACH DAT01
 SACL DAT20
 SACH DAT21
 LACC *+,0,AR7
 SACB
 LACC TAR1
 SBB ; ACC-ACB -> ACC
 SACL TAR1
 PSHIFT: MAR *-,AR1
 BLDD *-,#2A70h
 BLDD #2A70h,*+
 MAR *+,AR4
 BLDD *-,#2A71h
 BLDD #2A71h,*+
 MAR *+,AR7
 BANZ PSHIFT
 LAR AR1,#2807h
 LAR AR4,#2907h
 B BACK
 SKIPPW: MAR *,AR4
 LACC DAT01,16
 SACB

LACL DAT00

ORB

SACB

LACL *

ADDB

SACL DAT00

SACH DAT01

SACL DAT20

SACH DAT21

SPM 0

ZAP

SQRA *+,AR1

.PAC ; send product to ACC

RPT #15 ; decrease data by divide 2^{16}

SFR

SACL *+,0,AR4

B BACK

PART2: MAR *,AR4 ; separate sine wave into 4 parts

LACC #2910h ; if it is 9^{th} - 16^{th} , jump to ZONE2

SAMM ARCR

NOP

NOP

CMPR 1

BCND ZONE2,TC

LACC #2918h

SAMM ARCR ; if it is 17^{th} - 24^{th} , jump to ZONE3

NOP

NOP

CMPR 1

BCND ZONE3,TC

LACC #2920h

SAMM ARCR ; if it is 15th - 32nd , jump to ZONE4

NOP

NOP

CMPR 1

BCND SIN2X,NTC

ZONE4:LACC DAT31,16

SACB

LACL DAT30

ORB

SACB

LACC *

ADDB

SACL DAT30

SÁCH DAT31

SACL DAT50

SACH DAT51

B SIN2X

ZONE3: LACC DAT41,16

SACB

LACL DAT40


ORB

SACB

LACC *

ADDB

SACL DAT40



SACH DAT41
 SACL DAT70
 SACH DAT71
 B SIN2X

ZONE2:LACC DAT11,16

SACB

LACL DAT10

ORB

SACB

LACC *

ADDB

SACL DAT10

SACH DAT11

SACL DAT60

SACH DAT61

SIN2X: LACC #2922h

SAMM ARCR

SPM 0

ZAP

SQRA *+,AR1

PAC


RPT #15

SFR

SACL *+,0,AR4

CMPR 0

BCND CHECK,NTC



* BIT DETECTION FOR FINDING PHASE *

```

MAR  *,AR6
LACC #0000h
GOON0:bit  DAT01,13
NOP
NOP
BCND GOON90,TC ; TC=1 -> NEG
BIT  DAT11,13
NOP
NOP
BCND GOON90,TC
LACC #0000
SACL RDATA
SACL *
B    COLLECT
GOON90: BIT  DAT21,13
NOP
NOP
BCND GOON18,TC ; TC=1 -> NEG
BIT  DAT31,13
NOP
NOP
BCND GOON18,TC
LACC #4000h
AND  #0C000h
SACL RDATA
SACL *
B    COLLECT

```

GOON18: BIT DAT41,13

NOP

NOP

BCND GOON27,TC

; TC=1 -> NEG

BIT DAT51,13

NOP

NOP

BCND GOON27,TC

LACC #0C000h

AND #0C000h

SACL RDATA

SACL *

B COLLECT

GOON27: LACC #8000h

AND #0C000h

SACL RDATA

SACL *

* COLLECT DATA *

COLLECT: MAR *+,AR7

CLRC SXM

LACC COUNT

SAMM ARCR

LAR AR7,TAR0


NOP

NOP

CMPR 1

BCND COMPLETE,NTC

MAR *,AR5



```

CLRC C
LACC #0000h
LACL RDATA
OR DBUFFER
ROR
ROR
SACL DBUFFER
SACL *
B GETDAT
COMPLETE: CMPR 0
BCND GETDAT,NTC
MAR *,AR5
LACL RDATA
OR DBUFFER
SACL DBUFFER
SACL *
LACC *,2
SAMM DXR
MAR *+
SACL FIXDAT
LACC #0000h
SACL DBUFFER
SACL TAR0
LACC #2408h
SAMM ARCR
NOP
NOP
CMPR 0
BCND GETDAT,NTC
LAR AR6,#2500h

```



LAR AR5,#2400h

NOP

NOP

GETDAT: LACC #1 ; if receive until 32 points , set RFLAG = 1

SACL RFLAG

B BACK

CHECK:CMPR 1

BCND BACK,TC

LACC #2930h

SAMM ARCR

NOP

NOP

CMPR 0

BCND BACK,NTC

SETINT: LAR AR4,#2900h

LAR AR1,#2800h

LACC #0

SACL TAR1

SACL DAT00

SACL DAT01

SACL DAT10

SACL DAT11

SACL DAT20


SACL DAT21

SACL DAT30

SACL DAT31

SACL DAT40

SACL DAT41



SACL DAT50
 SACL DAT51
 SACL DAT60
 SACL DAT61
 SACL DAT70
 SACL DAT71
 B BACK

GETRID: MAR *+

B BACK

PRECAL: LAR AR4,#2908h
 LAR AR1,#2808h
 LACC #0
 SACL PWbit

BACK: MAR *,AR1
 RETE

 * AIC INITIALIZATION *

AICINIT: MAR *,AR0
 LACC #0
 SAMM DXR ; Reset AIC by enable grobal memory and
 LACC #080H ; load data in grobal memory to ACC
 SAMM GREG ; times. This will make BR pin low about
 LAR AR0,#0FFFFh ; 0.5ms . Since AIC reset pin conect with

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

RPT    #10000                ; BR , hence AIC will be in reset state as long
LACC   *,0,AR0              ; as grobal memory communication has take
                                   ; place.

LACC   #0                    ; When reset finish ,disables grobal memmory.

SAMM   GREG

SETC   SXM

LACC   #TA,9                 ; Initialized TA and RA register

ADD    #RA,2

CALL   AIC_2ND

LACC   #TB,9                 ; Initialized TB and RB register

ADD    #RB,2

ADD    #02h

CALL   AIC_2ND

LACC   #AIC_CTR,2           ; Initialized control register

ADD    #03h

CALL   AIC_2ND

LDP    #84

SPLK   #0FFFFh,INIT_F

RET

```

```

AIC_2ND:  LDP    #0
          SACH   DXR
          CLRC   INTM
          IDLE
          ADD    #6h,15      ; 0000 0000 0000 0011 XXXX XXXX XXXX XXXX b
          SACH   DXR
          IDLE
          SACL   DXR
          IDLE
          LACL   #0

```

SACL DXR ; make sure the word got sent
IDLE
SETC INTM
RET
.end



โปรแกรมสังเคราะห์ชาวน์

* FIND SIN4X TRANSMIT(INPUT FROM MEMORY)

*

CONSTANT

*

TA .set 5 ; LP SCF frequency = 12.5 KHz
 RA .set 9 ; BP SCF frequency = 6.9 KHz
 TB .set 53 ; D/A Conversion Frequency = 18.87 KHz
 RB .set 29 ; A/D Conversion Frequency = 19.2 KHz
 AIC_CTR .set 9h ; d7,d6 = 00 >>> input gain = 1
 ; d5 = 1 >>> synchronous transmit receive sections
 ; d4 = 0 >>> disables the AUX IN+ and AUX IN- pin
 ; d3 = 0 >>> disables loopback function
 ; d2 = 1 >>> inserts the bandpass filter

.ds 2A50h

TEST .word 0

*

SINE TABLE

*

.ds 2900h

phase0 .word 0,1598,3134,4550,5791,6810,7567,8033

.word 8190,8033,7567,6810,5791,4550,3134,1598

.word 0,-1598,-3134,-4550,-5791,-6810,-7567,-8033

.word -8190,-8033,-7567,-6810,-5791,-4550,-3134,-1598

.word 0,1598

.ds 2930h

phase90 .word 8190,8033,7567,6810,5791,4550,3134,1598

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้,

```
.word 0,-1598,-3134,-4550,-5791,-6810,-7567,-8033
.word -8190,-8033,-7567,-6810,-5791,-4550,-3134,-1598
.word 0,1598,3134,4550,5791,6810,7567,8033
.word 8190,8033
```

```
*****
```

```
*                               Set up the ISR vector                               *
```

```
*****
```

```
.ps 080Ch
```

```
xint:  B    TRANSMIT                ;0C; Serial port transmit interrupt XINT.
```

```
*****
```

```
*                               TMS32C05X INITIALIZATION                               *
```

```
*****
```

```
.ps 0a00h
```

```
.entry
```

```
.mmregs
```

```
STRT:  SETC  INTM                ; Disable interrupts
```

```
LDP   #0
```

```
OPL   #0834h,PMST
```

```
SPLK  #0h,CWSR                ; Set software wait state to 0
```

```
SPLK  #0h,PDWSR               ; Set Program and Data wait state to 0
```

```
SPLK  #022h,IMR               ; Using XINT syn TX & RX
```

```
SPLK  #020h,TCR               ; set timer to generate 10 MHz clock to AIC
```

```
SPLK  #01h,PRD                ; set period register to 1
```

```
SPLK  #08h,SPC                ; set serial port for non continuous mode
```

```
SPLK  #0C8h,SPC               ; enable serial port
```

```
LDP   #84
```

```
CALL  AICINIT                 ; initialize AIC and enable interrupts
```

* MAIN PROGRAM *

```

LAR  AR3,#2820h
LAR  AR1,#2400h
LAR  AR0,#2990h
LAR  AR7,#34
SQ2: MAR  *,AR7
      LAMM PMST
      OR   #2h
      SAMM PMST      ; TRM=1 LOAD TREG0 NO AFFECT ON TREG1,TREG2
      CLRC SXM
SQLOOP: MAR  *-,AR0
        SPM 0
        ZAP
        SQRA *+,AR1
        PAC      ; SEND PRODUCT TO ACC
        RPT  #12
        SFR
        SACL *+,0,AR7      ; KEEP IN MEM ROATED BY AR1
        BANZ SQLOOP

```

* DIFFERENTIATE1 *

```

BIT  TEST,15
BCND DIFF2,TC
LAR  AR1,#2400h
LAR  AR2,#2600h
LAR  AR7,#33
MAR  *,AR1

```

LACC *+,0,AR7

SACB

DFLOOP: MAR *-,AR1

LACC *,0,AR2

SBB

SACL *,0

LT *

MPY #5

PAC

SACL *+,0,AR1

LACC *+,0,AR7

.SACB

BANZ DFLOOP

* SQUARE2 *

LAR AR0,#2600h

LAR AR1,#2400h

LAR AR7,#34

LACC #1

SACL TEST

B SQ2

* DIFFERENTIATE2 *

DIFF2: LAR AR1,#2400h

LAR AR2,#2600h

LAR AR7,#33

MAR *,AR1

LACC *+,0,AR7

```

SACB
CLRC SXM
DF2LOOP: MAR *-,AR1
LACC *,0,AR2
SBB
SACL *,0
LT *
MPY #5 ; DIVIDE BY 0.196
PAC
SFR
SACL *+,0,AR1
LACC *+,0,AR7
SACB
BANZ DF2LOOP
LDP #84
*****
* Transmit part program (To show output on oscilloscope) *
*****
LACC #2600h
SAMM AR1
ADD #32
SAMM ARCR
LACC #0
SAMM DXR
CLRC INTM
mainloop IDLE
NOP
NOP
B mainloop
;----- end of main program -----

```

TRANSMIT:

```
LDP #84
MAR *,AR1
LACC *+,2 ; LOAD ACC WITH DATA TO SEND
SAMM DXR ; SEND DATA
CMPR 0 ; CHECK AR1 = LAST POINT ?
BCND OUT,NTC ; NO : GOTO OUT_LOOP
LACC #2600h
SAMM AR1
ADD #32
SAMM ARCR
```

OUT: RETE

```
*****
*                               AIC Initialization                               *
*****
```

AICINIT:

```
MAR *,ARO
;-----
LACC #0
SAMM DXR ; Reset AIC by enable global memory and
LACC #080H ; load data in global memory to ACC 10000
SAMM GREG ; times.This will make BR pin low about
LAR AR0,#0FFFFh ; 0.5ms .Since AIC reset pin conect with
RPT #10000 ; BR,hence AIC wil be in reset state as long
LACC *,0,ARO ; as global memory communication has take place.
LACC #0 ; When reset finish, disables global memmory.
SAMM GREG
;-----
SETC SXM
LACC #TA,9 ; Initialized TA and RA register
```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


```

ADD    #RA,2
CALL   AIC_2ND
;-----
LACC   #TB,9           ; Initialized TB and RB register
ADD    #RB,2
ADD    #02h
CALL   AIC_2ND
;-----
LACC   #AIC_CTR,2     ; Initialized control register
ADD    #03h
CALL   AIC_2ND
RET
AIC_2ND:
LDP    #0
SACH   DXR
CLRC   INTM
IDLE
ADD    #6h,15         ; 0000 0000 0000 0011 XXXX XXXX XXXX XXXX b
SACH   DXR
IDLE
SACL   DXR
IDLE
LACL   #0
SACL   DXR           ; make sure the word got sent
IDLE
SETC   INTM
RET
.end

```

ภาคผนวก ข
รูปวงจร AIC





เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



เอกสารอ้างอิง

- [1] ศ.ดร. วัลลภ สุรกำพลธร , “การประมวลผลสัญญาณเชิงเลข , คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง , พ.ศ. 2533
- [2] ณรงค์ เหมกรณ์ , “การสื่อสารดาวเทียม” , โรงพิมพ์คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง , พ.ศ. 2533
- [3] “TMS320C5x DSP Starter Kit” , Texas Instrument Incorporated , 1994
- [4] “TMS320C5x User’s Guide” , Texas Instrument Incorporated , 1994
- [5] Simoh Haykin , “Digital Communication” , Wiley , 1988
- [6] Emmanuel C. Ifeachor & Barie W. Jervis , “Digital Signal Processing” , ADDISON - WESLEY PUBLISHING COMPANY
- [7] Fred J. Taylor , “Principle of signal and System”

