

ปีการศึกษา 2532

เครื่องลोजิกอนาไลซ์เซอร์

โดย

ชัยสุทศ วิริยโชค 31.3507

สमान ทาโคตร 31.3520

อาจารย์ที่ปรึกษา

ผศ.ดร. กนก เจนจิรพงศ์เวช

อ. กฤตดากร กล่อมการ

ปริญญาโท ปีการศึกษา 2532

ภาควิชา เทคโนโลยีอุตสาหกรรม

คณะ วิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

เรื่อง ลอจิกอนาไลส์เซอร์

ผู้จัดทำ

- | | | | |
|---|-------------|----------|---------|
| 1 | นาย ชัยยุทธ | วิริยโชค | 31.3507 |
| 2 | นาย สมาน | ทาโคตร | 31.3520 |

..... อาจารย์ที่ปรึกษา
(ผศ.ดร. กนก (เจนจิระพงศ์เวช))

..... อาจารย์ที่ปรึกษา
(อาจารย์ กฤตากร กล่อมการ)

ลอจิกอนาไลซ์เซอร์

ชัยยุทธ วิริยโชค

สมาน ทาโคตร

อาจารย์ที่ปรึกษา

ผศ.ดร. กนก เจนจิระพงศ์เวช

อ. กฤตากร กล่อมการ

บทคัดย่อ

ในปฏิญานินพธ์ฉบับนี้ เป็นการทำวิจัยเครื่องลอจิกอนาไลซ์เซอร์ทำงานร่วมกับคอมพิวเตอร์ PC/XT มีอัตราการลุ่มข้อมูลสูงสุด 50 เมกกะเฮิร์ต สามารถลุ่มข้อมูลของสัญญาณได้อย่างถูกต้องที่ความถี่สัญญาณสูงสุด 25 เมกกะเฮิร์ต บัฟเฟอร์ใช้หน่วยความจำชิปเดสแตตติค เบอร์ N82S212A F ใช้เวลาในการทำงานเพียง 35 นาโนวินาที แสดงผลและวิเคราะห์สัญญาณบนจอโมโนโครม สามารถแสดงตัวอักษรได้ทั้งไทยและอังกฤษ การทำงานทั้งหมดอยู่ในกราฟิกโหมด สามารถวิเคราะห์สัญญาณได้ 4 รูปแบบ คือ โทม์มิ่ง , เลขฐานสอง , เลขฐานสิบหก และ กราฟ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

LOGIC ANALYZER

Chaiyut Wiriyachoke

Samarn Takort

Advisor

Assistant Professor Kanok Jainjirapongvej

Kitdakorn Klomkarn

Abstract

This thesis is to research logic analyzer which is connected to compatible PC/XT. Maximum sampling rate is 50 MHz. Then it can sample data to correct in maximum signal frequency is 25 MHz. Because buffers use N82S212A F static RAMs which their access time is 35 ns. It can display characters both to be Thai and English on a monochrome monitor. Every function proceed in graphic mode. Analysis has 4 formats such as time format, binary format, hexadecimal format and map format.

สารบัญ

	บทนำ	หน้า
บทที่ 1	ทฤษฎีและหลักการ	1
บทที่ 2	การออกแบบและสร้างวงจร	2
บทที่ 3	ซอฟต์แวร์	6
บทที่ 4	ขีดความสามารถของเครื่อง	17
บทที่ 5	บทสรุปและวิจารณ์	30
		34

ภาคผนวก	35
กิตติกรรมประกาศ	40
หนังสืออ้างอิง	41



บทนำ


ในงานอิเล็กทรอนิกส์ ปัญหาของสัญญาณดิจิทัลคือ ความไม่ถูกต้องของสัญญาณ - ยิ่งเกิดการขยายตัวอย่างมากในงานด้านไมโครคอมพิวเตอร์ ปัญหาของสัญญาณดิจิทัลก็เพิ่มมากขึ้นตามไปด้วย แต่เครื่องมือวัดและทดสอบแบบอนาลอกไม่สามารถปรับให้มาใช้กับงานด้านดิจิทัลได้เสมอไป เครื่องมือชนิดใหม่และมีลักษณะเฉพาะเพื่องานด้านดิจิทัลคือ logic analyzer ซึ่งได้รับการปรับปรุงและพัฒนาขึ้นมาแล้ว



บทที่ 1


ทฤษฎีและหลักการ

เริ่มต้นที่รูป 1.1 แสดงบล็อกไดอะแกรมง่าย ๆ ของเครื่องรับวิทยุ สัญญาณถูกป้อนเข้ามาเรื่อยๆ อย่างต่อเนื่องผ่านกระบวนการต่างๆ สุดท้ายไปสิ้นสุดที่เอาต์พุต ทางเดินของสัญญาณอยู่บนสายเพียงเส้นเดียว การหาจุดผิดพลาดในระบบจึงทำได้ง่ายโดยทำการตรวจสอบการทำงานของแต่ละบล็อก ด้วยเครื่องมือวัดง่ายๆ หรือออสซิลโลสโคป ตัวอย่างถ้าสัญญาณที่อินพุตของภาคดีเทคเตอร์ถูกต้อง แต่เอาต์พุตออกมาผิด ดังนั้นภาคดีเทคเตอร์ต้องถูกแก้ไขจุดผิดพลาดที่เกิดขึ้น กรรมวิธีที่ต่อเนื่องของสัญญาณเช่นนี้ เป็นคุณสมบัติที่สำคัญของวงจรรอนาลอกทั่วไป



รูป 1.1 Sequential processing of analog signals.


ต่อไปมาดูรูป 1.2 (a) ประกอบไปด้วยแอนด์เกตสามอินพุตและหนึ่งเอาต์พุตสถานะของอินพุต a, b และ c ของเกตจะเป็นตัวกำหนดสถานะเอาต์พุต ดังนั้นการหาจุดผิดพลาดบนเกตตัวนี้ เราต้องใช้เครื่องมือวัดที่มีอินพุตถึงสี่อินพุต เพื่อที่จะวัดและสามารถแสดงผลได้พร้อมๆ กันถึงสี่สัญญาณ



รูป 1.2 Combinatorial logic circuit.

แอนด์เกตในรูป 1.2 (b) มีอินพุทรวมมากกว่า 3 สัญญาณ ต่อจากนั้นก็รวมเอาท์พุทของแอนด์เกตทั้งสองด้วยออร์เกต ถ้าเราต้องการดูสัญญาณในวงจรเพื่อหาจุดผิดพลาด ต้องนำพื้นฐานของวงจรถิจิตอลมาประยุกต์ใช้ เพื่อดูสัญญาณในเวลาเดียวกันอย่างน้อยที่สุดถึงเจ็ดสัญญาณ และถ้าเราต้องการดูสัญญาณในช่วงกลางที่ต่อจากเอาท์พุทของแอนด์เกตไปยังออร์เกต เราต้องเพิ่มอีก 2 อินพุท เพียงแต่สามารถดูสัญญาณได้พร้อมๆ กันทั้ง 9 สัญญาณก็จะพบจุดผิดพลาด วงจรพวกนี้เรียกว่าวงจร combinatorial วงจรถิจิตอลมีจุดต่อสัญญาณมากมาย สิ่งนี้เป็นความแตกต่างระหว่างวงจรอนาลอกและดิจิตอล ในทางปฏิบัติแล้วการประยุกต์ใช้ ไม่ใช่มีเพียงแต่วงจรถิจิตอลพวก combinatorial อย่างเดียว ยังรวมถึงสัญญาณที่ถูกดำเนินการวิธีแบบ sequence ด้วย

การรวมการดำเนินการวิธีของสัญญาณทั้งของ sequential และ combinatorial อธิบายได้ดังรูป 1.3 ด้านซ้ายของรูปมีสัญญาณอินพุทที่มีสภาวะต่างมากมาย เพียงแต่สภาวะของอินพุทเหล่านี้ต้องถูกกำหนดช่วงเวลาที่เหมาะสมเพื่อให้ได้สภาวะเอาท์พุทอย่างถูกต้อง




รูป 1.3 Combination of sequential and combinatorial signal processing in digital system.

ตัวอย่างที่มีระบบสลับซับซ้อน เช่น ระบบของไมโครคอมพิวเตอร์ดังรูป 1.4 สัญญาณข้อมูลถูกส่งไปมาอย่างต่อเนื่องบนเส้นทางเดินของบัส combinatorial logic

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


จะเป็นตัวทำฟังก์ชันต่างๆของหน่วยประมวลผลกลางและหน่วยความจำ สภาวะต่างๆ จะถูกทดสอบในส่วนของทั้ง combination และ sequence เพื่อหาจุดผิดพลาดของระบบ

ในระบบประกอบด้วย data bus 8 เส้น control bus 6 เส้น และ address bus 16 เส้น รวมทั้งยังมีสาย output , control และ input สัญญาณของสายต่างๆ เหล่านี้ส่วนมากจะถูกตรวจสอบด้วยออสซิลโลสโคป เราต้องการเครื่องมือชนิดพิเศษที่สามารถวิเคราะห์สัญญาณเหล่านี้ได้ ซึ่งเครื่องมือนั้นก็คือนัลลอจิกอานาไลซ์เซอร์



รูป 1.4 Microcomputer system.

ส่วนต่างๆของลอจิกอานาไลซ์เซอร์




รูป 1.5 Basic design of logic analyzer.

จากรูป(a) จะเห็นว่า ลอจิกอานาไลซ์เซอร์ ไม่ต้องใช้หน่วยความจำมากมาย นักทำงานคล้ายกับชิพที่รีจิสเตอร์หลายๆตัว เป็นที่เก็บข้อมูลดิจิทัลจากระบบภายใต้การวัดและทดสอบสัญญาณอินพุต การทำงานของลอจิกอานาไลซ์เซอร์ ควบคุมโดย

เอกสารนี้เป็นเอกสารที่สวอนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


สัญญาณ clock การแซมเปิ้ลข้อมูลและการส่งข้อมูลไปให้หน่วยความจำจะกระทำได้อีกก็ต่อเมื่อมีสัญญาณ clock เกิดขึ้น หลังจากมีสัญญาณ clock ลูกแรก ข้อมูล 1 เวิร์ด จะถูกเก็บที่แอดเดรสแรกของหน่วยความจำ ดูรูป (b) เมื่อ clock ลูกต่อไปเกิดขึ้น ข้อมูลอีก 1 เวิร์ด ก็จะถูกเลื่อนไปเก็บในแอดเดรสแรก ส่วนข้อมูลเดิมที่เคยเก็บไว้ในแอดเดรสแรกก็จะถูกเลื่อนไปเก็บไว้ในแอดเดรสถัดไป เป็นเช่นนี้ไปเรื่อยๆ ข้อมูลที่ถูกเลื่อนลงมานี้จะถูกส่งไปให้ส่วนแสดงผล เพื่อนำเสนอและวิเคราะห์ข้อมูลกันต่อไป

อัตราการสุ่มที่สัมพันธ์และไม่สัมพันธ์กับข้อมูล ให้พิจารณาข้อมูลที่ป้อนเข้ามา เราสามารถนำ system clock มาใช้เป็น sample pulse ได้ โดยจะสัมพันธ์กับข้อมูลที่ถูกลุ่มสำหรับการวัดในแง่ของ data - domain แต่ในวงจรโดยทั่วไปการวัดด้วยวิธีนี้ไม่เที่ยงตรงเท่าไรนัก ปกติจะมีสิ่งรบกวนที่ขัดกับทิมมิ่งคือในช่วงเวลาสั้นๆ จะมีสัญญาณที่ไม่ต้องการเกิดขึ้นเช่น spikes และ glitches ซึ่งเป็นสัญญาณที่ไม่เกิดจากการทำงานของระบบดิจิทัล เราจะพบสัญญาณเหล่านี้ไม่ตลอดช่วงความจุข้อมูลในโหมดที่อัตราการสุ่มสัมพันธ์กับข้อมูล สังเกตได้ดังรูป 1.6



รูป 1.6 Synchronous data sampling.

วิธีแก้ก็คือเลือก clock ที่มีความถี่สูง ซึ่งเป็น clock ภายในของลอจิกอนาไลซเซอร์ โดยปกติควรสูงกว่าสัญญาณข้อมูล 5 ถึง 10 เท่า และอัตราการสุ่มนี้ควรที่จะให้ผู้ใช้สามารถเลือกได้ระหว่าง 10 นาโนวินาที ถึง 20 มิลลิวินาที แต่สัญญาณ clock นี้จะทำงานได้อย่างสมบูรณ์เมื่ออยู่ในโหมดที่อัตราการสุ่มไม่สัมพันธ์กับข้อมูล แสดงได้ดังรูป 1.7




รูป 1.7 Asynchronous data sampling.

บทที่ 2


การออกแบบและสร้างวงจร

วงจรลอจิกนาไลซ์เซอร์ สามารถเขียนเป็นบล็อกไดอะแกรมได้ดังรูป 2.1 จากบล็อกไดอะแกรมสามารถอธิบายเป็นส่วนๆ ได้ดังนี้

- 1 ส่วน latch ข้อมูลเบื้องต้น ในส่วนนี้จะเก็บข้อมูลไว้ชั่วคราวจนกว่าจะมี clock ลูกใหม่ป้อนเข้ามา ข้อมูลนี้มาจากการ sampling ในส่วนการ latch ของวงจรนี้ใช้ไอซี 74F374
- 2 ส่วน latch ข้อมูลขั้นที่สอง มีหน้าที่เก็บข้อมูลไว้ชั่วคราวเช่นกัน แต่ข้อมูลที่ได้รับจะถูกส่งไปให้ส่วนเก็บข้อมูล(memory) clock ที่ใช้นั้นเป็น clock ในส่วนเดียวกับ memory clock ในส่วนนี้เราใช้ไอซี 74F374 เช่นกัน




รูป 2.2 วงจรผลิต memory clock



รูป 2.3 Timing Diagram ของวงจรในรูป 2.2

- 3 ส่วนเก็บข้อมูลจากการ sampling มีหน้าที่เก็บข้อมูลต่างๆหลังจากมีการ sampling ในแต่ละ clock pulse ที่ออกไป sampling ข้อมูล ข้อมูลที่ได้จะมีสถานะทางลอจิกเป็น '0' หรือ '1' ในส่วนนี้เราใช้ static RAM N825212F ขนาด 9*256 ข้อมูลจาก memory นี้เองที่นำไป display และ analyze บนจอภาพเพื่อดูลักษณะของ timing และ




รูป 2.1 show block Diagram of logic analyser add on PC.

display format ต่างๆ ของข้อมูล สัญญาณ clock ที่ใช้เป็นสัญญาณ chip select นั้นสร้างจากวงจร รูป 2.2 และ timing diagram แสดง โดย รูป 2.3


- 4 ส่วน address counter เป็นตัว count up เพื่อชี้ address ของ memory ใช้ทั้งขณะอ่านและเขียนใน memory ในที่นี้ใช้ไอซี 74F161 สัญญาณ clock ที่ใช้เป็นสัญญาณเดียวกับ memory clock
- 5 ส่วนที่ใช้เลือกแชนแนลที่เป็นตัวทริก เราสามารถเลือกแชนแนลที่เป็นตัวทริก ได้จากจำนวนแชนแนลที่ใช้อยู่ในขณะนั้น ซึ่งจำนวนแชนแนลสูงสุดคือ 8 แชนแนล ในส่วนนี้ใช้ไอซี 74F151
- 6 ส่วนที่ใช้เลือกลักษณะการทริก ตามปกติแล้วสัญญาณดิจิทัลมีหลายลักษณะในการดูและใช้งาน เช่น ขอบขาขึ้น , ขอบขาลง , high level และ low level หรือไม่สนใจในลักษณะของสัญญาณเลย ลอจิกอนาไลซ์เซอร์ ก็เช่นเดียวกัน เราสามารถเลือกลักษณะการทริกได้เช่นกัน ส่วนนี้ใช้ไอซี 74F151
- 7 ส่วนเลือกความถี่ในการ sampling เราสามารถเลือกความถี่ในการ sampling ได้หลายความถี่ โดยต้องขึ้นอยู่กับความถี่ของสัญญาณอินพุตด้วย logic analyzer เครื่องนี้มีความถี่ sampling ตั้งแต่ 50 MHz ถึง 24 KHz ตามหลักการแล้วความถี่ sampling ต้องมากกว่าความถี่ของ ข้อมูลอย่างน้อยสองเท่า
- 8 clock oscillator กำเนิดสัญญาณ clock ในการ sampling และ memory clock สัญญาณดังกล่าวจะเกิดขึ้นก็ต่อเมื่อ เราเซ็ททุกอย่างที่ กล่าวมาพร้อมหมดแล้ว
- 9 ส่วนของการเชื่อมต่อกับ PC ใช้ไอซีชนิด PPI เบอร์ 8255 AP-5 เป็นการติดต่อกับพอร์ตของ PC ใน logic analyzer เครื่องนี้ติดต่อกับ PC ที่แอดเดรสพอร์ท 3E0 H - 3E6 H

จากบล็อกไดอะแกรมส่วนต่างๆ เขียนเป็นวงจรที่ใช้งานจริงได้ดังรูป 2.4



รูป 2.4 วงจรลอจิกนาไลซ์เซอร์


จากรูปที่จุด A มีสัญญาณข้อมูลที่มีระดับสัญญาณ TTL ป้อนเข้ามา 8 แชลแนล ข้อมูลแต่ละแชลแนลก็จะถูกล่อมเข้ามาโดยจังหวะในการล่อมจะสัมพันธ์กับสัญญาณ clock ที่จุด B ข้อมูลแรกจะถูกล่อมผ่าน 74F374 ซึ่งเป็นชิพรีจิสเตอร์ ไปยังจุด C เมื่อสัญญาณ B เข้ามาอีก 1 พัลส์ ข้อมูลจากจุด C ถูกส่งไป D และจากจุด A ไปยัง C เมื่อ B มีพัลส์ลูกใหม่เกิดขึ้นอีกการถ่ายเทข้อมูลก็จะเหมือนเดิม แต่ในขณะเดียวกันสัญญาณที่จุด E ซึ่งเป็น memory clock มีความถี่น้อยกว่าสัญญาณที่จุด B 2 เท่า จะเกิดพัลส์ขึ้นมาพร้อมกับ B ข้อมูลจากจุด C และ D ก็จะถูกส่งไปยังจุด F และ G ตามลำดับ ต่อจากนั้นข้อมูลที่ F และ G จะถูกเก็บลงในหน่วยความจำที่เป็น static RAM N82S212A F ในช่วงที่สัญญาณ E เปลี่ยนเป็นระดับ '0' โดยที่หน่วยความจำได้แอดเดรสที่ใช้เก็บข้อมูลแต่ละครั้งจาก binary counter 74F161 ในช่วงที่สัญญาณ E มีพัลส์ขึ้นมา การล่อมข้อมูลจะดำเนินไปอย่างต่อเนื่องเช่นนี้จนกว่าหน่วยความจำเต็ม



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
รูป 2.7 วงจรทริกเกอร์วิ่ง
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สัญญาณของ
 แชนแนลที่ใช้ทริก

- (1)
- (2)
- (3)
- (4)
- (5)
- (6)
- (7)



รูป 2.8 ไทม์มิงไดอะแกรมของวงจรถริกเกอร์รีจ

วงจรถริกเกอร์รีจเป็นวงจรถริกเกอร์ที่กำหนดจุดเริ่มต้นและสิ้นสุดของเวลาการเก็บข้อมูลที่ได้จากการสุ่มลงหน่วยความจำ โดยจุดเริ่มต้นการเก็บข้อมูลกำหนดไว้ที่ลักษณะของสัญญาณที่ได้จากการสุ่มในแชนแนลที่ใช้เป็นแชนแนลเปรียบเทียบ การเลือกลักษณะของสัญญาณสามารถอธิบายได้โดยไทม์มิงไดอะแกรมในรูป 2.8 ชั้นแรกต้องเคลียร์ D - flip flop ในวงจรถริกเกอร์ เพื่อให้สัญญาณ (8) เป็น '1' และ PC_n เป็น '0' จุดเริ่มเก็บข้อมูลนั้นระดับสัญญาณของ PC_n จะเปลี่ยนจาก '0' เป็น '1' แต่สัญญาณที่ (8) จะเปลี่ยนจาก '1' เป็น '0' ดังนั้นการที่จะให้สัญญาณ (8) เป็น '0' ข้อมูลที่ป้อนให้ขาข้อมูลของ demultiplexer 74F151 ต้องเป็น '1' 74F151 ตัวทางซ้ายมือเป็นตัวเลือกสัญญาณของแชนแนลที่ต้องการใช้เป็นตัวแทนเปรียบเทียบ จากไทม์มิงไดอะแกรมจะสังเกตเห็นว่าสัญญาณที่ (1) จะเปลี่ยนระดับตามสัญญาณของแชนแนลที่เลือก เมื่อข้อมูลเปลี่ยนจาก '0'

เป็น '1' สัญญาณ (1) ก็จะเปลี่ยนตามทันที ซึ่งสัญญาณนี้ถูกนำต่อเข้ากับขา D_0 ของ 74F151 ตัวขวามือ สัญญาณ (2) มีระดับสัญญาณตรงกันข้ามกับข้อมูล เมื่อข้อมูลเปลี่ยนจาก '1' เป็น '0' สัญญาณ (2) จะเปลี่ยนจาก '0' เป็น '1' ตามทันที สัญญาณนี้ต่อเข้ากับขา D_1 สัญญาณ (3) เป็นเอาต์พุตขา Q ของ D - flip flop โดยมีสัญญาณ (1) เป็น clock เมื่อสัญญาณ (1) เปลี่ยนจาก '0' เป็น '1' สัญญาณ (3) จะเปลี่ยนตามทันที สัญญาณนี้ต่อเข้ากับขา D_2 สัญญาณ (4) เป็นสัญญาณเอาต์พุตขา Q ของ D - flip flop โดยมีสัญญาณ (2) เป็น clock เมื่อสัญญาณ (2) เปลี่ยนจาก '0' เป็น '1' สัญญาณ (4) ก็จะเปลี่ยนตามทันที สัญญาณนี้ต่อเข้ากับขา D_3 ส่วนสัญญาณ (7) เป็นสัญญาณได้จากการแนบเอาต์พุตขา \bar{Q} ของ D - flip flop ทั้งสอง ดังนั้นสัญญาณ (7) จึงมีช่วงที่เป็น '1' กว้างกว่าช่วง '0' สัญญาณนี้ต่อเข้ากับขา D_4

การกำหนดลักษณะของสัญญาณเพื่อบ่งบอกเวลาเริ่มต้นเก็บข้อมูลสรุปได้ดังนี้

- 1 ถ้าให้เริ่มที่ขอบขาขึ้น ต้องเลือกข้อมูลของขา D_0 ของ 74F151 ตัวขวามือ เพราะระดับสัญญาณ '1' จะเข้ามาเร็วที่สุด ที่ขาข้อมูลอื่นระดับสัญญาณ '1' จะยังไม่มาถึง หรือไม่ก็ถูกหน่วงเอาไว้ด้วย D - flip flop และ NAND gate
- 2 ถ้าให้เริ่มที่ขอบขาลง ต้องเลือกข้อมูลของขา D_1
- 3 ถ้าให้เริ่มที่ high level ต้องเลือกข้อมูลของขา D_2
- 4 ถ้าให้เริ่มที่ low level ต้องเลือกข้อมูลของขา D_3
- 5 ถ้าให้เริ่มที่ใดก็ได้ ต้องเลือกข้อมูลของขา D_4

ส่วนจุดสิ้นสุดของการเก็บข้อมูล คือจุดที่สัญญาณ STOP จากขา Q_9 ของ 74HCT4040 เปลี่ยนเป็น high level ซึ่ง 74HCT4040 เป็น counter up ที่ขา Q_9 จะเป็น high level ก็ต่อเมื่อนับ clock pulse ได้ 256 ลูก ซึ่งเท่ากับจำนวนแอดเดรสของหน่วยความจำแต่ละตัวพอดี ก็หมายความว่าที่จุดนี้ หน่วยความจำทั้งสองก็จะมีข้อมูลเต็มพอดี

จากที่ได้อธิบายการทำงานของวงจรถริกเกอร์รีง ไปแล้วนั้นจะเห็นได้ว่า วงจรถริกเกอร์มีการรับทั้งข้อมูลและสัญญาณ พร้อมทั้งมีการส่งสัญญาณไปยังวงจรส่วนอื่นๆด้วย วงจรที่สำคัญอีกวงจรหนึ่งที่ทำงานร่วมกับวงจรถริกเกอร์รีงคือ วงจรสร้าง memory clock สัญญาณจากวงจรถริกเกอร์รีงที่นำมาป้อนให้มี สัญญาณ

STOP ที่นำมาป้อนเข้าขา strobe ของ 74F151 ตัวเลือกความถี่ในการลุ่มข้อมูล และ สัญญาณที่บอกจุดเริ่มในการเก็บข้อมูลลงหน่วยความจำ ซึ่งต่ออยู่กับอินพุทพอร์ท PC_4 วงจรสร้าง memory clock ที่อยู่ในวงจรใช้งานจริงในรูป 2.4 สามารถดึงออกมาเขียนใหม่เพื่อให้เข้าใจง่ายขึ้น ดังรูป 2.9


การทำงานของวงจรถือต้องควบคุมการทำงานของ D - flip flop 74F74 สามารถสรุปการทำงานของวงจรถ้วยตาราง truth table โดยให้ Y_2 , Y_4 และ PC_4 เป็นอินพุท PR และ CL เป็นเอาต์พุทใช้ควบคุม D - flip flop

Y	Y_2	Y_4	PC_4	PR	CL	M-CK
clock pulse จาก oscillator	1	1	0	0	1	ไม่มี
	1	1	1	1	1	มี
1	0	1	0	0	1	0
1	1	0	0	1	0	1


ตาราง 2.1 truth table ของวงจรถ่าย memory clock

รูปร่างสัญญาณ memory clock เป็นดังรูป 2.3

ส่วนวงจรถ่ายที่ใช้เชื่อมต่อระหว่าง คอมพิวเตอร์ กับ วงจรลอจิกอนาไลซ์เซอร์ ใช้ 8255 PPI ดังวงจรรูป 2.10 แอดเดรสพอร์ท อยู่ที่ 3E0 H - 3E6 H แต่ถ้าจะเปลี่ยนพอร์ทใหม่ให้เปลี่ยนที่ ดิพสวิทช์ และ ซอฟต์แวร์



วงจรสร้าง memory clock ที่ตั้งมาจากวงจรในรูป 2.4




รูป 2.9 วงจรสร้าง memory clock

บทที่ 3

ซอฟต์แวร์

ระบบควบคุมการทำงานและวิเคราะห์ของ ลอจิกอนาไลซ์เซอร์เครื่องนี้ สามารถแบ่งเป็นส่วนๆ ได้คือส่วน เวิร์ดโปรเซสซิ่ง , ควบคุมวงจร , วิเคราะห์และแสดงผล ทั้งหมดนี้เขียนด้วยภาษา แอสเซมบลี 8086 โดยส่วนควบคุมวงจร วิเคราะห์ และแสดงผล เขียนเป็นไฟล์ชาร์ต ได้ดังรูป 3.1 ในที่นี้ขอยกตัวอย่างการออกแบบซอฟต์แวร์เฉพาะในช่วง ควบคุมวงจรมาแสดง

```
mov dx,port_ctrl ;(0)
mov al,98h
out dx,al ;(0)
won48: mov dx,port_B ;(1)
mov al,0
out dx,al
mov dx,port_C
mov al,9
out dx,al
mov al,0
out dx,al
mov dx,port_B
mov al,88h
out dx,al
mov dx,port_C
mov al,8
out dx,al
mov al,11
```



รูป 3.1 ไฟล์ชาร์ตส่วนควบคุมวงจรวิเคราะห์ และแสดงผล

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

out dx,a1
mov al,13
out dx,a1
mov al,10
out dx,a1
mov cx,0ffh
won53: mov al,12
out dx,a1
mov al,13
out dx,a1
loop won53 ;(1)
mov bh,trigchar ;(2)
mov bl,trigchann
dec bh
dec bl
mov cl,4
shl bl,cl
mov al,bh
or al,bl
mov dx,port_B
out dx,a1
mov dx,port_C
mov al,8
out dx,a1
mov al,0
out dx,a1 ;(2)
mov bl,samfreq ;(3)
dec bl
mov al,8

```

```

or    al,bl
mov   dx,port_B
out   dx,a1
mov   dx,port_C
mov   al,9
out   dx,a1
mov   al,0
out   dx,a1           ;(3)
won52: in   al,dx           ;(4)
test  al,20h
jz    won52           ;(4)
mov   dx,port_B       ;(5)
mov   al,17h
out   dx,a1
mov   dx,port_C
mov   al,9
out   dx,a1
mov   al,0
out   dx,a1
mov   dx,port_B
mov   al,88h
out   dx,a1
mov   dx,port_C
mov   al,8
out   dx,a1
mov   al,11
out   dx,a1
mov   al,10
out   dx,a1           ;(5)

```

```

mov cx,256 ;(6)
lea di,datasam
won51: mov al,13
out dx,al
mov al,0fh
out dx,al
mov dx,port_A
in al,dx
mov [di],al
inc di
mov dx,port_C
mov al,0eh
out dx,al
mov dx,port_A
in al,dx
mov [di],al
inc di
mov dx,port_C
mov al,12
out dx,al
loop won51 ;(6)

```

จากโปรแกรมสามารถอธิบายเป็นส่วนๆ ได้ดังนี้ (0) เป็นส่วนที่ส่งคอนโทรล-เวียร์ด ให้ 8255 PPI ให้พอร์ท A เป็นอินพุทพอร์ท พอร์ท B เป็นเอาต์พุทพอร์ท ส่วนพอร์ท C 4 บิตล่างเป็นเอาต์พุทพอร์ท 4 บิตบนเป็นอินพุทพอร์ท port_ctrl คือแอดเดรสพอร์ทที่ 3E6 H , port_C คือ 3E4 H , port_B คือ 3E2 H , port_A คือ 3E0 H

(1) เริ่มแรกไมให้มี clock 50 MHz อินพุตขาหนึ่งที่อยู่กับแอนด์เกต ซึ่งต่อกับ คริสตอลออสซิลเลเตอร์ ต้องเป็น '0' ซึ่งอินพุตนี้ให้โดย PB₉


PB ₄	PB ₃	PB ₂	PB ₁	PB ₀	=	0	ไมให้มี clock
0	0	0	0	0			
	PC ₃	PC ₂	PC ₁	PC ₀			
	1	0	0	1	=	9	ชิพท์ข้อมูลจากพอร์ท B ไป
	0	0	0	0	=	0	ยังปลายทางผ่าน ชิพท์รี-
							จิสเตอร์ 74LS374

เนื่องจาก 74LS374 ทำงานที่ขอบขาขึ้นของสัญญาณที่เข้าขา CK จากนั้นเช็ทให้ขา W ของ 74F151 หรือสัญญาณที่จุด (8) ในรูป 2.7 เป็น '1' และทำการเคลียร์ วงจรทริกเกอร์รีง เพื่อให้ PC₄ เป็น '0'

PB ₇	PB ₆	PB ₅	PB ₄	PB ₃	PB ₂	PB ₁	PB ₀	
x	x	x	x	1	x	x	x	= 8
			PC ₃	PC ₂	PC ₁	PC ₀		
			1	0	0	0		= 8
			1	0	1	1		= 0B H


เช็ทสัญญาณที่จุด(8)
ชิพท์ข้อมูลจากพอร์ท B
เคลียร์วงจรถริก-
เกอร์รีง

ต่อไปเคลียร์ memory address counter ก่อนที่จะทำให้ memory address ชีทที่ OFF H (A₀ - A₇ = 1111 1111 B) โดยใช้หลักการสร้าง memory clock ตามตาราง 2.1 ขณะนี้ขา Y ของ 74F151 เป็น '1' PC₄ ก็เป็น '0' Y₅ และ Y₄ ควบคุมโดยพอร์ท C เพื่อสร้าง memory clock ให้ binary counter up 74F161



สาเหตุที่ต้องทำให้ memory address ชี้ไปที่ OFF H เนื่องจากลักษณะของ สัญญาณ 4 สัญญาณ คือ Y , W ของ 74F151 ตัวเลือกความถี่ในการสุ่ม \bar{Q} เข้าที่พุก ของ D - flip flop ในวงจรสร้าง memory clock และ M-Ck

ข้อมูลลำดับที่ n ถูกซิปท์เข้าไปในชิพรีจิสเตอร์ 74F374 ตัวแรก



ดังนั้นก่อนทำการลุ่มข้อมูล จึงต้องให้ memory address ซึ่ไปที่ 0FF H เพื่อเวลาจะวิเคราะห์ข้อมูลก็สามารถดึงข้อมูลตั้งแต่แอดเดรสที่ 0 ไปได้ทันที และลักษณะสัญญาณของ แชลแนลที่ใช้เปรียบเทียบกับเป็น ทริกเกอร์เวิร์ด ลักษณะเริ่มต้นอาจไม่ตรงกับ ทริกเกอร์-เวิร์ด เพราะข้อมูลแรกไม่ถูกเก็บลงในบัฟเฟอร์

(2) เห็นลักษณะและแชลแนลที่จะใช้เปรียบเทียบกับเป็น ทริกเกอร์เวิร์ด

PB₇ PB₆ PB₅ PB₄ PB₃ PB₂ PB₁ PB₀

0 x x x 0 x x x

แชนแนลที่ใช้เป็น

ลักษณะที่ใช้เทียบเป็น

ตัวทริก(trigchann)

ทริกเกอร์เวิร์ด(trigchar)

PC₃ PC₂ PC₁ PC₀

1 0 0 0 = 8

ชิพท์ข้อมูลจากพอร์ท

0 0 0 0 = 0

B ไปยังปลายทาง

ข้อมูลจาก PB₄ - PB₇ ถูกส่งไปให้ demultiplexer 74F151 ตัวที่รับข้อมูลจาก ชิพท์รีจิสเตอร์ 74F374 ตัวที่สอง สามารถเลือกข้อมูลได้ทั้ง 8 แชนแนล ส่วน PB₀ - PB₃ ส่งให้ 74F151 ตัวที่อยู่ถัดมา เพื่อเลือกลักษณะของสัญญาณทริก รายละเอียดดูได้ในเรื่องวงจรทริกเกอร์ริงในบทที่ 2

(3) เช็ทความถี่ที่ใช้ส่งข้อมูล เริ่มทำการส่งข้อมูลและให้หน่วยความจำทำงาน ในสภาวะ write

PB₄ PB₃ PB₂ PB₁ PB₀
0 1 x x x

ความถี่ที่ใช้ส่ง (samfreq)

PC₃ PC₂ PC₁ PC₀

1 0 0 1 = 9

ชิพท์ข้อมูลจากพอร์ท

0 0 0 0 = 0


B ไปยังปลายทาง

PB₀ - PB₂ ถูกส่งไปยัง 74F151 ตัวเลือกความถี่ในการส่ง เลือกความถี่ได้ 8 ความถี่ ตั้งแต่ 50 MHz - 0 Hz PB₃ เป็นบิตที่ใช้ปล่อย clock จากคริส- ตอลออสซิลเลเตอร์ ส่วน PB₄ เป็นบิตกำหนดสภาวะการทำงานของหน่วยความจำ ถ้าเป็น '1' อยู่ในสภาวะ read เป็น '0' อยู่ในสภาวะ write

PB ₂	PB ₁	PB ₀	เลือกความถี่
0	0	0	50 MHz
0	0	1	25 MHz
0	1	0	6.25 MHz
0	1	1	1.6 MHz
1	0	0	390 KHz
1	0	1	97 KHz
1	1	0	24 KHz
1	1	1	0 Hz

ตาราง 3.1 เลือกความถี่ clock ที่ใช้ส่งข้อมูล

(4) คอยเช็คค่าข้อมูลเต็มบัพเฟอ์หรือยัง โดยเช็คที่สัญญาณ STOP ที่ขา Q₉ ของ 74HCT4040 ในวงจรทริกเกอร์ริง ซึ่งขา Q₉ นี้ต่อเข้ากับ PC₅ ถ้าเป็น '1' แสดงว่าบัพเฟอ์เต็ม




(5) ไม่ให้มี clock ออกมาจาก คริสตอลออสซิลเลเตอร์ เช้าให้หน่วยความจำทำงานในสภาวะ read และเลือกความถี่ที่ใช้ส่ง 0. Hz ที่ขา Y จะมีสภาวะเป็น '1'.

PB ₄	PB ₃	PB ₂	PB ₁	PB ₀	=	17 H
1	0	1	1	1		
PC ₃	PC ₂	PC ₁	PC ₀	=	9	
1	0	0	1			
0	0	0	0	=	0	

จากนั้นเช้าขา W ของ 74F151 ตัวเลือกลักษณะการทริก ในวงจรถริกเกอร์ริง เป็น '1' โดยให้ PB₃ เป็น '1' บิตอื่นเป็นอะไรก็ได้ ขา S ของ 74F151 จึงมีสภาวะ '1' เสร็จแล้วเคลียร์วงจรถริกเกอร์ริง ให้ PC₄ เป็น '0' สัญญาณ STOP เป็น '0' จากนั้นเคลียร์ memory address counter

PB ₇	PB ₆	PB ₅	PB ₄	PB ₃	PB ₂	PB ₁	PB ₀	=	88 H
x	x	x	x	1	x	x	x		
				PC ₃	PC ₂	PC ₁	PC ₀	=	8
				1	0	0	0		
				1	0	1	1	=	0B H เคลียร์วงจรถริกเกอร์ริง
				1	0	1	0	=	0A H เคลียร์ mem counter

(6) จาก (5) ที่ได้ใช้สัญญาณต่างๆ ไว้เรียบร้อยพร้อมที่จะดึงข้อมูลจากบัฟเฟอร์มาทำการวิเคราะห์ การสร้าง memory clock ก็สร้างโดยอาศัยความสัมพันธ์ของสัญญาณ ตาม truth table ตาราง 2.1



หลังจากนั้นก็นำข้อมูลที่ได้นับ PC มาทำการวิเคราะห์ในโหมดต่างๆ เช่น Time Format , Binary Format , Hexadecimal Format และ Map Format
ซอฟต์แวร์ทั้งหมดของ ลอจิกอเนไลซ์เซอร์ เครื่องนี้ สามารถศึกษาได้
อย่างละเอียดใน ซอฟต์แวร์แพคเกจ ที่แนบมาพร้อมปริญาณิพนธ์ฉบับนี้



บทที่ 4

ขีดความสามารถของเครื่อง

คุณสมบัติของ ลอจิกนาไลซเซอร์ เครื่องนี้ควรมีดังนี้

- 1 สามารถเก็บและแสดงสัญญาณอินพุตได้ถึง 8 สัญญาณ ในเวลาเดียวกัน จึงนำไปใช้กับวงจร combinatorial logic ได้
- 2 มีอัตราการสุ่มข้อมูล ที่เหมาะสม เพื่อสามารถนำไปใช้ได้กับวงจร ลอจิกทุกชนิด
- 3 สามารถเก็บและวัดสัญญาณที่เข้ามาอย่างต่อเนื่อง แม้จะมีอัตราการเกิด สัญญาณต่ำ
- 4 สามารถเลือกลักษณะ เริ่มต้นของสัญญาณอินพุตที่เป็นทริกเกอร์ เพื่อเริ่มเก็บ สัญญาณ
- 5 สามารถเลือก display mode ที่สามารถวิเคราะห์ข้อมูลได้อย่างรวดเร็ว
- 6 สามารถเก็บข้อมูลที่สุ่มเข้ามาลงดิสค์ และ นำข้อมูลเดิมที่เป็นไฟล์อยู่ใน ดิสค์มาวิเคราะห์อีกได้

จำนวนแชนแนลข้อมูลมีทั้งหมด 8 แชนแนล การใช้งานจริงๆ สามารถเลือก จำนวนแชนแนลที่ต้องการใช้ได้ ตั้งแต่

- 1 แชนแนล ใช้ แชนแนลที่ 1
- 2 แชนแนล ใช้ แชนแนลที่ 1 และ 2
- 4 แชนแนล ใช้ แชนแนลที่ 1, 2, 3 และ 4
- 8 แชนแนล ใช้ แชนแนลที่ 1, 2, 3, 4, 5, 6, 7 และ 8

แต่ละแชนแนลสามารถใส่ที่ลงไปได้ มีความยาวไม่เกิน 8 ตัวอักษร ทั้งอักษรไทย และ อังกฤษ


อัตราการสุ่มข้อมูลมี 7 ความถี่ คือ 50 MHz , 25 MHz , 6.25 MHz , 1.6 MHz , 390 KHz , 97 KHz และ 24 KHz

ลักษณะเริ่มต้นของสัญญาณอินพุตที่เป็นทริกเกอร์เลือกได้ 5 ลักษณะ คือ ขอบขา ขึ้น , ขอบขาลง , high level , low level และ ลักษณะใดก็ได้.

การเก็บข้อมูลลงแผ่นดีสค์ผู้ใช้สามารถตั้งชื่อไฟล์ได้ยาวไม่เกิน 8 ตัวอักษร ส่วนชื่อนามสกุลจะกำหนดให้ชื่อ .LOG เมื่อจะเรียกข้อมูลจากไฟล์ก็สามารถเรียกได้โดยผ่านเมนู

ข้อมูลที่ถูกเก็บใน memory เป็น binary code แต่เราสามารถที่จะแสดงออกมาให้เห็นได้หลายรูปแบบในสมัยก่อน logic analyzer แสดงข้อมูลออกมาแบบ line number ซึ่งไม่สะดวกต่อการวิเคราะห์ข้อมูลเลย ในปัจจุบันเราสามารถที่จะวิเคราะห์ข้อมูลได้หลายรูปแบบ

Time format เป็นการแปลงลอจิก '1' และ '0' ของข้อมูลที่ถูกเก็บใน memory ให้เป็นรูปคลื่นแบบ pulse จำนวนรูปคลื่นขึ้นอยู่กับ input channel ว่ามีกี่แชนแนล ดังนั้นเมื่อแสดงออกมาจะคล้ายกับออสซิลโลสโคปแบบหลายแชนแนล แต่เวลาที่แสดงไม่ใช่ real time เหมือนออสซิลโลสโคป



รูป 4.1 ผลการวิเคราะห์ที่จอภาพใน Time Format

Binary format เป็นการนำเสนอข้อมูลออกมาเป็น binary code เช่นเดียวกับข้อมูลจาก memory ข้อมูลในแต่ละ input channel จะถูกแสดงออกมาตามแวนอน ส่วนทางแนวตั้งจะแสดงถึงช่วงเวลาที่เกิดข้อมูลทางแวนอนขึ้นมา

สัญญาณข้อมูลในรูปแบบเลขฐานสอง				
CH1	24 MHz	1010	1010	101
CH2	12 MHz	1100	1100	1100
F1 รายละเอียด F2 หน้าแรก F3 หน้ากลาง				

รูป 4.2 ผลการวิเคราะห์ที่จอภาพใน Binary Format


Hexadecimal format เป็นการนำเสนอข้อมูลแบบสั้นและกะทัดรัดมาก คือจะแปลงข้อมูลแบบ binary code ทางแวนอนของ binary format ให้เป็น hexadecimal code

สัญญาณข้อมูลในรูปแบบเลขฐานสิบหก				
CH1	24 MHz	AAAA	AAAA	AAA
CH2	12 MHz	CCCC	CCCC	CCCC CC
F1 รายละเอียด F5 รูปแบบ				

รูป 4.3 ผลการวิเคราะห์ที่จอภาพใน Hexadecimal Format

Map format เป็นการนำเสนอข้อมูลที่มีรูปแบบต่างไปจากแบบอื่นๆมาก โดยจะนำข้อมูลที่วัดได้มาแบ่งเป็น 2 ซีก คือใน 1 ไบท์ จะแบ่งเป็น 4 บิตล่างกับ 4 บิตบน และกำหนดสเกลบนจอภาพทั้งทางแวนอนและแนวตั้งให้มีค่า 00 H - 0F H ต่อจากนั้นก็นำข้อมูลที่มีอยู่แต่ละไบท์มา plot โดยให้ 4 บิตล่าง อยู่ทางแวนอน และ 4 บิตบน อยู่ทางแนวตั้ง วิธีนี้จะทำให้เราสามารถพิจารณาเปรียบเทียบข้อมูลในการชมเป็ลแต่ละ

ครึ่งอย่างหยาบๆ แต่รวดเร็วได้ การแสดงข้อมูลเช่นนี้แสดงได้ดังรูป 4.4



รูป 4.4 Map display.



บทที่ 5

บทสรุปและวิจารณ์

โครงการนี้มีผู้วิจัยและพัฒนาปรับปรุงขึ้นมานานแล้ว ซึ่งพื้นฐานในการทำงานจะคล้ายๆกัน แต่สิ่งที่แตกต่างกันคือ ขีดความสามารถในการทำงานของวงจร ขีดความสามารถในการนำข้อมูลที่ลุ่มได้มาวิเคราะห์และแสดงผลลอจิกอนาล็อกเซอร์ของปริณญาณิพนธ์ฉบับนี้ ก็มีขีดความสามารถที่พิเศษคือวงจรทั้งหมดสามารถทำงานร่วมกันที่ความถี่สูงถึง 50 MHz ได้ ดังนั้นอุปกรณ์ทุกตัวก็ต้องมีลักษณะการทำงานที่ฉับไว เช่น บัฟเฟอร์ใช้หน่วยความจำ N82S212A F มี access time เพียง 35 ns ส่วน เกท , ฟลิปฟลอป และ ตีมัลติเพล็กซ์เซอร์ ก็ใช้ตระกูล 74F ซึ่งเป็นอุปกรณ์ที่ใช้เวลาในช่วงเปลี่ยนสถานะทางลอจิกน้อย ถ้าอุปกรณ์ทุกตัวสามารถทำงานได้ตามคุณสมบัติที่บรรยายไว้ ก็จะทำให้วงจรสามารถลุ่มข้อมูลเข้ามาได้อย่างแม่นยำไม่มีผิดพลาด แต่อุปกรณ์ทุกตัวที่นำมาประกอบในโครงการนี้เพียงแต่จัดหามาตามเบอร์ที่ระบุในตาต้าซีทว่ามีขีดความสามารถเป็นเช่นนี้ ไม่สามารถทำการทดสอบจริงๆว่าทำงานได้ตามตาต้าซีทหรือไม่ ในวงจรจึงอาจมีทั้งอุปกรณ์ที่มีขีดความสามารถเพียงพอและไม่เพียงพอ ทำให้ข้อมูลที่ลุ่มมาได้มีค่าผิดพลาดไปจากข้อมูลที่ควรจะเป็น ส่วนที่เกิดจุดผิดพลาดบ่อยๆ ก็คือ ช่วงเวลาของข้อมูลที่ลุ่มในช่วงที่มีการเปลี่ยนสถานะทางลอจิก อุปกรณ์ไม่สามารถรับถ่ายข้อมูลได้อย่างถูกต้องเนื่องจากคุณสมบัติในการทำงานผิดไปจากตาต้าซีท

อุปกรณ์ส่วนสำคัญในวงจรหาได้ยากมากในท้องตลาดเมืองไทย หรืออาจหาไม่ได้เลย รวมทั้งเครื่องมือที่ใช้วัดใช้ทดสอบสัญญาณในวงจรที่ความถี่สูงถึง 50 MHz ก็หาใช้ได้ยากมากเช่นกัน

คำคำชี้ของ 82S212A. Static RAM

Signetics

82S212
82S212A
2304-Bit TTL Bipolar RAM

Product Specification

Bipolar Memory Products

DESCRIPTION

The organization of the 82S212 and 82S212A allows byte wide storage of data, including parity. When parity is not required, the ninth bit can be used as a tag for each word stored. The 82S212 and 82S212A are ideal for scratch pad, push down stacks, buffer memories, and other internal memory applications in which space and performance requirements dictate a wide data path in favor of word depth.

Data inputs and outputs are common (common I/O) with separate output disable (OD) line that allows ease of Read/Write operations using a common bus.

Ordering information can be found on the following page.

The 82S212 and 82S212A devices are also processed to military requirements for operation over the military temperature range. For specifications and ordering information consult the Signetics Military Data Book.

FEATURES


- Address access time:
 - N82S212: 45ns max
 - N82S212A: 35ns max
- Power dissipation: 0.3mW/bit typ
- Schottky clamped TTL
- One Chip Enable Input

- Common I/O
- Inputs: PNP Buffered,
- Outputs: 3-State


APPLICATIONS

- Cache memory
- Buffer storage
- Writable control store


TYPICAL I/O STRUCTURE



PIN CONFIGURATIONS



BLOCK DIAGRAM



2304-Bit TTL Bipolar RAM (256 × 9)

82S212, 82S212A

ORDERING INFORMATION

DESCRIPTION	ORDER CODE
22-pin Plastic DIP 400mil-wide	N82S212 N · N82S212A N
29-pin Plastic Leaded Chip Carrier 450mil-square	N82S212 A · N82S212A A

ABSOLUTE MAXIMUM RATINGS

SYMBOL	PARAMETER	RATING	UNIT
V _{CC}	Supply voltage	+7	V _{DC}
V _{IN}	Input voltage	+5.5	V _{DC}
V _{OUT}	Output voltage High (open collector)	+5.5	V _{IC}
T _A T _{STG}	Temperature Range Operating Storage	0 to +75 -65 to +150	°C

DC ELECTRICAL CHARACTERISTICS 0°C ≤ T_A ≤ +75°C, 4.75V ≤ V_{CC} ≤ 5.25V

SYMBOL	PARAMETER	TEST CONDITIONS	LIMITS			UNIT
			Min	Typ ³	Max	
Input voltage ²						
V _{IL} V _{IH} V _{IC}	Low High Clamp ⁴	V _{CC} = 4.75V V _{CC} = 5.25V V _{CC} = 4.75V, I _{IN} = -12mA	2.0		0.80 -1.5	V
Output voltage ²						
V _{OH} V _{OL}	High Low	I _{OH} = -2mA V _{CC} = 4.75V, I _O = 8.0mA	2.4		0.5	V
Input current						
I _{IL} I _{IH}	Low High	V _{IN} = 0.45V V _{IN} = 5.5V			-100 25	μA
Output current						
I _{OZ} I _{OS}	Hi-Z State Short circuit ^{4,5}	CE = High, OD = High, V _{OUT} = 5.5V CE = High, OD = High, V _{OUT} = 0.5V CE = OD = Low, V _{OUT} = 0V			40 -100 -70	μA mA
Supply current ⁷						
I _{CC}		V _{CC} = 5.25V		135	185	mA
Capacitance						
C _{IN} C _{OUT}	Input Output	V _{CC} = 5.0V V _{IN} = 2.0V V _{OUT} = 2.0V		5 8		pF

TRUTH TABLE




MODE	WE	CE	OD	D _N IN/OUT
Disable output	X	X	1	Hi-Z
Disable R/W	X	1	X	Hi-Z
Write	0	0	1	Data in
Read	1	0	0	Data out

X = Don't care


2304-Bit TTL Bipolar RAM (256 × 9)

82S212, 82S212A

TIMING DIAGRAMS



การจัดขาของ 8255 PPI



PIN NAME	DESCRIPTION	TYPE
D0 - D7	Bidirectional Data Bus	Bidirectional
PA0 - PA7	Eight I/O pins, designated as Port A	Bidirectional
PB0 - PB7	Eight I/O pins, designated as Port B	Bidirectional
PC0 - PC7	Eight I/O pins, designated as Port C upper and Port C lower	Bidirectional
RD	Read from device control	Input
WR	Write to device control	Input
RESET	System reset	Input
CS	Device select	Input
A0,A1	I/O port select	Input
VCC,GND	Power and Ground	

ซอฟต์แวร์ที่สร้างขึ้น

LOGANA1	ASM	63960	3-24-90	9:53p
LOGANA2	ASM	60912	3-24-90	10:23P
LOGANA3	ASM	53466	3-20-90	5:53p
LOGANA	EXE	86104	3-24-90	10:26p

LOGANA1 , 2 และ 3 เป็นซอร์สโปรแกรมที่เขียนโดย Turbo Assembler ในการ assembler จะใช้ทั้ง 3 ไฟล์นี้ ส่วน LOGANA.EXE เป็นไฟล์ที่ได้รับการ assembler และ link มาเรียบร้อยแล้ว



กิตติกรรมประกาศ

โครงการและปริิญาานิพนธ์ฉบับนี้สำเร็จลงได้ด้วยดี ทั้งนี้ก็ด้วยความช่วยเหลือจากบุคคลหลายฝ่าย ซึ่งต้องขอขอบคุณ อ. กนก เจนจิระพงศ์เวช และ อ. กฤตภากร กลุ่มการ ที่ให้คำแนะนำปรึกษา ให้การสนับสนุนทางด้านเครื่องมือและอุปกรณ์ มาโดยตลอด และขอขอบคุณ บริษัท ชิกเนติก ประเทศไทย จำกัด เอื้อเฟื้อมอบ static RAM N82S212A F ให้ใช้ในโครงการนี้ และขอขอบคุณ คุณ อดิวัฒน์ สุขเจริญ ที่ช่วยเหลือในการฝากซื้ออุปกรณ์ในวงจรที่สำคัญๆ เช่น crystal oscillator 50 MHz จากญี่ปุ่น



หนังสืออ้างอิง

- 1 ยืน ภู่วรรณ, สรศักดิ์ สงวนพงศ์, "โปรแกรมคอมพิวเตอร์ ภาษาแอสเซมบลี 8086/8088", ซีเอ็ดยุคเคชั่น, 202 หน้า, 2529
- 2 Lewis C. Eggebrecht, "INTERFACING TO THE IBM PERSONAL COMPUTER", Howard W. Sams & Co., 246 p, 1983
- 3 "Turbo Assembler User's Guide Version 1.0", Borland International, 582p, 1988
- 4 John R. Barnes, "ELECTRONIC SYSTEM DESIGN : INTERFERENCE AND NOISE CONTROL TECHNIQUES", Prentice-Hall, 234 p, 1987

