



ปีการศึกษา 2531

การออกเบบรางวัลรวมขนาดใหญ่

โดย

นาย เตชะ วิไลรัตน์



นาย ชัชชัย ประมวลจวิฏกิจ

นาย สันธาร ไตรเมธาธิลป์

อาจารย์ที่ปรึกษา

ดร. สมเกียรติ ศุภเดช

อาจารย์ สมศักดิ์ ชุ่มช่วย



ปริญญาโท ประจำปีการศึกษา 2531

ภาควิชา อีเลคทรอนิกส์

คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

เรื่อง การออกแบบวงจรรวมขนาดใหญ่

ผู้จัดทำ

1. นาย เตชะ วิไลรัตน์ 28.1077
2. นาย ธวัชชัย ประมวลเจริญกิจ 28.1096
3. นาย สันฐาน ไตรเมธาศิลป์ 28.1257

.....อาจารย์ที่ปรึกษา
(ดร.สมเกียรติ ศรีเดช)

.....อาจารย์ที่ปรึกษา
(อาจารย์ สมศักดิ์ ชุ่มช่วย)



การออกแบบวงจรรวมขนาดใหญ่

- 1 นาย เศชา วิไลรัตน์
 - 2 นาย ชวิชัย ประมวลเจริญกิจ
 - 3 นาย สันธาน ไตรเมธาศิลป์
- ดร.สมเกียรติ ศภเดช อาจารย์ที่ปรึกษา
อาจารย์ สมศักดิ์ ชุ่มช่วย อาจารย์ที่ปรึกษา
ปีการศึกษา 2531

บทคัดย่อ

ใบวิทยานิพนธ์ฉบับนี้ เป็นการศึกษาวิธีการออกแบบวงจรรวมขนาดใหญ่มาก (Very Large Scale Integrated Circuit Design) โดยใช้คอมพิวเตอร์ขนาด 32 บิต (Workstation Computer, Sun Microsystem, 3/110) และโปรแกรมช่วยในการออกแบบ (CAD tools) ที่ใช้คือ CIRCAD II ของ UNSW (University of New South Wales) Australia

วงจรที่ได้ทำการทดลองศึกษาและออกแบบประกอบด้วย

1 วงจรประมวลผลทางคณิตศาสตร์และตรรกศาสตร์ขนาด 8 บิต (ALU8BIT: Arithmetic Logic Unit 8 Bit) ซึ่งเป็นหัวใจของการทำงานในระบบประมวลผลกลาง (CPU: Central Processing Unit) ในระบบดิจิทัลคอมพิวเตอร์ (digital computer)

2 วงจรนับความถี่ (FREQUENCY COUNTER) เป็นวงจรมับความถี่ของสัญญาณดิจิทัลแล้วแสดงผลของการนับความถี่ออกทาง LED 7 segment โดยสามารถนับได้ถึง 10 เมกะเฮิรตซ์

VERY LARGE SCALE INTEGRATED CIRCUIT DESIGN
(VLSI DESIGN)

DECHA VILAIRATANA

TAWATCHAI PRAMAULCHAROENKIJ

SANTHAN TRIMATASIN

DR.SOMKIAT SUPADECH : ADVISOR

MR.SOMSAK CHOOMCHUAY : ADVISOR

1988

ABSTRACT

This report explains the desingning of Microchips, very large scale integrated circuit technology. With used 32 bits computer (Workstation Computer, SUN Microsystem, 3/110) and CAD tool is CIRCAD II by UNSW (University of New South Wales) Australia.

The circuits are

1. ALU8BIT : Arithmetic logic unit 8 bits : This circuit is the heart of central processing unit in digital computer.
2. FREQUENCY COUNTER : This circuit can count the digital signals and display on LED 7 segment. This maximum frequency which it can count is 10 MHz.

สารบัญ

1	ความรู้พื้นฐานของไมโครอิเล็กทรอนิกส์ และเทคโนโลยีของมอส	1
1.1	ประวัติความเป็นมา	7
1.2	ทราเชซิสเตอร์แบบมอส	7
1.3	ทราเชซิสเตอร์แบบมอสที่ทำงานในลักษณะสวิตช์	9
1.4	ซีมอสลอจิก	11
2	วงจรมับความถี่ (FREQUENCY COUNTER)	17
2.1	ส่วนประกอบของวงจรมับความถี่	17
2.2	การทำงานของวงจรมับความถี่	17
2.3	การนำไปใช้งาน	24
2.4	สรุปและวิจารณ์ของวงจรมับความถี่	26
3	วงจรมับความถี่ทางคณิตศาสตร์และลอจิกขนาด 8 บิต (ALU8BIT)	39
3.1	ส่วนประกอบของวงจรมับความถี่ ALU8BIT	39
3.2	หลักการทำงานของซีพียู ALU8BIT	42
3.3	สรุปข้อจำกัดและปัญหาในการออกแบบ ALU8BIT	45
	ภาคผนวก	50
	-การออกแบบ state machines โดยใช้ fiddel	51
	-การใช้ INGRES	56
	-กิตติกรรมประกาศ	70
	-เอกสารอ้างอิง	71

การออกแบบวงจรรวมขนาดใหญ่

VLSI Design

1 ความรู้พื้นฐานของไมโครอิเล็กทรอนิกส์และเทคโนโลยีของมอส เทคโนโลยีของไอซี

เป็นที่รู้กันดีว่าเทคโนโลยีวิศวกรรมอิเล็กทรอนิกส์ ได้เข้ามามีบทบาทต่อชีวิตความเป็นอยู่ของมนุษย์เป็นอย่างมาก โดยเฉพาะในปัจจุบันและอนาคต ในระบบไฟฟ้า-อิเล็กทรอนิกส์ส่วนประกอบที่สำคัญยิ่งคือ ชิ้นส่วนอิเล็กทรอนิกส์ ซึ่งได้รับการพัฒนามาอย่างต่อเนื่อง โดยเฉพาะชิ้นส่วนอิเล็กทรอนิกส์แบบแอคทีฟ (Electronic Active Devices) เริ่มตั้งแต่หลอดสุญญากาศ (Vacuum tube) ซึ่งใช้เป็นชิ้นส่วนอิเล็กทรอนิกส์พื้นฐานในงานระบบอิเล็กทรอนิกส์ในยุคแรก จนกระทั่งถึงปี ค.ศ. 1950 จึงมีการนำเอาทรานซิสเตอร์ ซึ่งค้นพบในปี ค.ศ. 1947 มาใช้แทนหลอดสุญญากาศทำให้ระบบอิเล็กทรอนิกส์เปลี่ยนแปลงโฉมหน้าไปโดยสิ้นเชิง

เนื่องจากคุณสมบัติของทรานซิสเตอร์มีประสิทธิภาพการทำงานที่ดีกว่า กินกำลังไฟน้อยกว่า น้ำหนักเบากว่า ขนาดเล็ก และราคาถูกกว่า อย่างไม่รู้จบ ทรานซิสเตอร์ก็ได้รับการพัฒนาอย่างต่อเนื่องตลอดมา และเมื่อราวปี ค.ศ. 1960 ก็มีการค้นพบเทคโนโลยีใหม่ได้แก่ เทคโนโลยีของการสร้างวงจรรวม (Integrated Circuits Technology) กล่าวคือ สามารถสร้างทรานซิสเตอร์จำนวนหลาย ๆ ตัว (ปัจจุบันถึง 1 ล้านตัว) ลงบนชิ้นของผลึกสารกึ่งตัวนำซิลิกอนชิ้นเล็ก ๆ ที่มีขนาดประมาณ 5 มม X 5 มม รวมทั้งชิ้นส่วนแบบพาสซีฟ (passive devices) เช่นตัวความต้านทานและตัวเก็บประจุไฟฟ้าด้วย และต่อร่วมกันภายใน (interconnection) เป็นวงจรรวมอิเล็กทรอนิกส์ที่สมบูรณ์ และชิ้นสารกึ่งตัวนำดังกล่าวนี้มักถูกเรียกสั้น ๆ ว่า ชิปไอซี (IC Chip) เทคโนโลยีของการสร้างวงจรรวมหรือเทคโนโลยีของไอซี นับว่าเป็นเทคโนโลยีระดับสูง ซึ่งต้องอาศัยความรู้ความสามารถและความชำนาญจากผู้รู้หลาย ๆ สาขาาร่วมกัน เป็นเทคโนโลยีที่ละเอียดอ่อนและสลับซับซ้อน

หลังจากที่มีการผลิต ไอซีหรือวงจรรวม ไอซีก็เข้ามามีบทบาทแทนทรานซิสเตอร์ ทั้งนี้ก็เพราะประสิทธิภาพการทำงานที่ดีเยี่ยม ขนาดที่เล็กกระทัดรัด น้ำหนักเบา รวมถึงราคาที่ถูกกว่าของ ไอซีนั่นเอง เทคโนโลยีของ ไอซีก็มีการพัฒนาโดยลำดับจนกระทั่งถึงปัจจุบันเราก็ยังเรียกว่าเป็นยุคของ ไอซีอยู่นั่นเอง

ยุคของวงจรรวม (ไอซี)

ตั้งแต่ไอซีตัวแรกได้รับการประดิษฐ์ขึ้นมาใช้งาน และถูกพัฒนามาจนกระทั่งถึงปัจจุบัน เราสามารถที่จะแบ่งไอซีต่างๆ ออกเป็นช่วง ๆ ได้ 4 ช่วง โดยที่ขอบเขตหนึ่ง ๆ มีจำนวนทรานซิสเตอร์ตั้งแต่ 2 ตัวจนกระทั่งถึง 500,000 ตัว ภายในช่วงเวลาราว 20 ปีของ

Gordon Moore แห่ง Intel ได้ทำนายไว้ดังแสดงในรูปที่ 1.1 หรืออาจแสดงให้เห็นได้ง่ายเข้าดังในรูปที่ 1.2

ทรานซิสเตอร์ตัวแรกซึ่งทำมาจากสารกึ่งตัวนำ นับเป็นต้นกำเนิดของศักราชอุปกรณ์สารกึ่งตัวนำ ซึ่งเริ่มจากธาตุเยอรมันเนียม และต่อมาไม่นานนักซิลิกอนก็เข้ามาแทนที่เยอรมันเนียมซึ่งช่วงนี้เองทำให้เกิดเทคโนโลยีของไอซีขึ้นได้ โดยที่ชิ้นส่วนอิเล็กทรอนิกส์ต่าง ๆ เช่นตัวความต้านทาน ตัวเก็บประจุไฟฟ้า ไดโอด และทรานซิสเตอร์จำนวนมากมายจะถูกสร้างขึ้นบนชิ้นของผลึกซิลิกอนชิ้นเล็ก ๆ และต่อภายในร่วมกันเป็นวงจรรีเลย์ทรอนิกส์ ซึ่งเราเรียกชิ้นสารนี้ว่า ชิป(chip) หรือไอซี (IC) โดยย่อมาจากคำว่า Integrated Circuits หรือที่เราเรียกในภาษาไทยว่า "วงจรรวม" เราอาจจำแนกไอซีหรือวงจรรวมออกเป็นกลุ่มตามขนาดความจุของจำนวนชิ้นส่วนที่รวมอยู่ในชิปได้ดังนี้คือ

1. วงจรรวมขนาดเล็ก (Small Scale Integrations) หรือเขียนย่อ ๆ ว่า SSI ได้แก่ ไอซีที่มีจำนวนทรานซิสเตอร์ประมาณไม่เกิน 100 ตัว เช่น พวกไอซีประเภทเกทต่าง ๆ

2. วงจรรวมขนาดกลาง (Medium Scale Integrations) หรือเขียนย่อ ๆ ว่า MSI ได้แก่ ไอซีที่มีจำนวนทรานซิสเตอร์ประมาณ 100-1,000 ตัว เช่น พวกไอซีเคาน์เตอร์ มัลติเพลกเซอร์และแอดเดอร์ เป็นต้น

3. วงจรรวมขนาดใหญ่ (Large Scale Integrations) หรือเขียนย่อ ๆ ว่า LSI ได้แก่ ไอซีที่มีจำนวนทรานซิสเตอร์ประมาณ 1,000-20,000 ตัว เช่น พวกไมโครโปรเซสเซอร์ขนาด 8 บิต รวม (ROM) และแรม (RAM) เป็นต้น

4. วงจรรวมขนาดใหญ่มาก (Very Large Scale Integrations) หรือเขียนย่อ ๆ ว่า VLSI ได้แก่ ไอซีที่มีจำนวนทรานซิสเตอร์ประมาณ 20,000-50,000 ตัว เช่น พวกไมโครโปรเซสเซอร์ขนาด 16 และ 32 บิต เป็นต้น วงจรรวมแบบนี้เรียกว่ วีแอลเอสไอชิพ (VLSI chip)

นอกจากนี้ยังมีการคาดว่าในอีกไม่กี่ปีข้างหน้า ตัวโปรเซสเซอร์ชนิดพิเศษจะประกอบด้วยทรานซิสเตอร์ซึ่งมากกว่า 500,000 และเราอาจเรียกไอซีนี้ว่า ไอซีขนาดใหญ่ยิ่ง (Ultra Large Scale Integrations) หรือเขียนย่อ ๆ ว่า ULSI และสำหรับไอซีที่มีจำนวนทรานซิสเตอร์มากกว่า 1 ล้านตัวขึ้นไป อาจถูกเรียกว่า ไอซีขนาดยักษ์ (Giant Scale Integrations) หรือเขียนย่อ ๆ ว่า GSI

สำหรับเทคโนโลยีของการสร้างไอซีอาจจัดแบ่งได้ 2 แบบคือ


1. เทคโนโลยีของมอส (MOS Technology)

2. เทคโนโลยีของไบโพลาร์ (Bipolar Technology)

เทคโนโลยีของมอส ได้แก่ เทคโนโลยีซึ่งใช้สำหรับกระบวนการสร้างชิ้นส่วนประเภท

เอกสมอสซึ่งหมายถึงทรานซิสเตอร์แบบมอส หรือมอสเฟตนั้นเอง ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 1-1 Moore's First Law
Components per Chip versus Year

(Note K signifies a multiplier of 1024 and M signifies a multiplier of 1,048,574)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

YEAR	1947	1950	1961	1966	1971	1980	1985	1990
TECHNOLOGY	Invention of the Transistor	Discrete Components	SSI	MSI	LSI	VLSI	ULSI*	GSIT
Approximate number of transistors per chip in commercial products	1	1	10	100 - 1000	1000 - 20,000	20,000 - 500,000	>500,000	>1,000,000
Typical Products	-	Junction Transistor and Diode	Planar devices Logic gates Flip-flops	Counters Multi-plexers Adders	8 bit microproc. ROM RAM	16 and 32 bit micro- proc. soph- istaced peripherals	Special processors Real time image processing	?

* Ultra Large Scale Integration.

† Giant Scale Integration.

วิไล 1-2 Microelectronics Evolution

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ส่วนเทคโนโลยีของ ไบโพลาร์ ได้แก่เทคโนโลยีที่ใช้สำหรับกระบวนการสร้างชิ้นส่วนประเภท ไบโพลาร์ ซึ่งหมายถึง ไบโพลาร์ทรานซิสเตอร์ นั่นเอง

การพัฒนาไอซีถูกกระทำทั้งเทคโนโลยีของมอส และของไบโพลาร์ ซึ่งต่างก็มีข้อเสียที่แตกต่างกัน เช่น เทคโนโลยีของมอสเหมาะสำหรับการสร้างวงจรรวมที่มีจำนวนชิ้นส่วนมากๆ เช่นพวกวงจรรวมแบบ LSI และ VLSI อย่างไรก็ตามสำหรับวงจรมอส nMOS ก็สามารถให้อัตราเร็วของการทำงานที่สูงเป็นที่น่าพอใจ ดังนั้นสำหรับวงจรรวมขนาดใหญ่ (LSI) และขนาดใหญ่่มาก (VLSI) เทคโนโลยีของ MOS จึงมีความเหมาะสมมากที่สุด

1.3 เทคโนโลยีของ MOS VLSI

เทคโนโลยีของ VLSI หมายถึงเทคโนโลยีที่ใช้สำหรับกระบวนการออกแบบ และสร้างวงจรรวมขนาดใหญ่มาก หรือ VLSI ซึ่งก็คือเทคโนโลยีของมอส นั่นเอง ชิ้นส่วนอิเล็กทรอนิกส์หลักที่อยู่ในชิปของวงจรรวมแบบนี้ ได้แก่ ทรานซิสเตอร์แบบมอส ซึ่งอาจจะเป็นทรานซิสเตอร์แบบมอส ชนิดเอ็นแชนแนล พีแชนแนล หรือมีทั้ง 2 ชนิดรวมกันก็ได้ ดังนั้นเราจึงอาจแบ่งเทคโนโลยีของ MOS VLSI ออกได้เป็น 3 แบบคือ

1. เทคโนโลยีแบบ nMOS

หมายถึงเทคโนโลยีที่ใช้ทรานซิสเตอร์แบบมอสชนิดเอ็นแชนแนล (n-ch.MOS FET) เป็นชิ้นส่วนหลักสำหรับกระบวนการออกแบบและสร้างวงจรรวม เทคโนโลยีนี้มีข้อดีตรงที่สามารถสร้างวงจรรวมที่มีความเร็วในการทำงานสูง

2. เทคโนโลยีแบบ PMOS

หมายถึงเทคโนโลยีที่ใช้ทรานซิสเตอร์แบบมอสชนิดพีแชนแนล (P-ch.MOS FET) เป็นชิ้นส่วนหลักสำหรับกระบวนการออกแบบและสร้างวงจรรวม เทคโนโลยีแบบนี้มีข้อดีตรงที่สามารถสร้างได้ง่าย

3. เทคโนโลยีแบบ CMOS

CMOS ย่อมาจาก Complementary MOS หมายถึงเทคโนโลยีที่ใช้ทรานซิสเตอร์แบบมอสชนิด Complementary (ซึ่งมีทั้งชนิดเอ็นและพีแชนแนลต่อร่วมกัน) เป็นชิ้นส่วนหลักสำหรับกระบวนการออกแบบและสร้างวงจรรวม เทคโนโลยีแบบนี้มีข้อดีก็คือทำให้ได้วงจรรวมที่กินกำลังไฟฟ้าน้อยมากทำให้ประหยัด

1.4 เทคโนโลยีของ nMOS VLSI

ถึงแม้ว่าเทคโนโลยีของมอสจะจัดแบ่งออกเป็นแบบต่าง ๆ 3 แบบ คือ เทคโนโลยีแบบ nMOS แบบ pMOS และแบบ CMOS ซึ่งแต่ละแบบก็มีคุณสมบัติพิเศษเฉพาะแบบ อย่างไรก็ตามในตอนนี้เราจะได้ศึกษากันเฉพาะเทคโนโลยีแบบ nMOS เป็นอันดับแรก ทั้งนี้ก็เนื่องจากเหตุผลต่าง ๆ หลายประการคือ

1. เทคนิคการออกแบบไอซีโดยใช้เทคโนโลยีแบบ nMOS เป็นเทคนิคที่ง่ายสำหรับผู้

เริ่มต้นศึกษาที่สูง และ เป็น เทคนิคพื้นฐานที่จะนำไปสู่ เทคนิคที่มีความสลับซับซ้อนมากขึ้น เช่น การค้า


ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เทคโนโลยีของ CMOS เป็นลำดับต่อไป

2. เทคโนโลยีแบบ nMOS จัดได้ว่าเป็นเทคโนโลยีมาตรฐานแบบหนึ่งสำหรับการสร้างวงจรรวม

3. เทคโนโลยีแบบ nMOS สามารถสร้างวงจรรวมที่มีคุณภาพทั้งด้านความเร็วของการทำงาน และการเพิ่มความหนาแน่นของชิ้นส่วนที่บรรจุในชิป จึงเหมาะแก่งานของวงจรรวมขนาดใหญ่มาก (VLSI)

เทคโนโลยีของ nMOS VLSI จึงเป็นเทคโนโลยีที่มุ่งหวังจะให้ผู้ออกแบบวงจรสามารถออกแบบได้โดยง่าย และคล่องตัว สามารถออกแบบชิปของวงจรรวมขนาดใหญ่มาก หรือวีแอลเอสไอ (VLSI) ตามที่ต้องการได้ด้วยตนเอง ทั้งยังสามารถที่จะลดขนาดของวงจรรวมได้เป็นอย่างมาก เพื่อความสะดวกต่อการใช้งานวงจรรวมที่มีขายในท้องตลาดได้รับการพัฒนาโดยตลอด โดยที่ขนาดชิ้นส่วนหรือตัวทรานซิสเตอร์ในชิปมีขนาดเล็ก ๆ เพื่อเพิ่มจำนวนชิ้นส่วนภายในชิปให้มากขึ้นนั่นเอง ดังแสดงในรูปที่ 1.3



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

1.1 ประวัติความเป็นมา

ในเวลาไม่กี่ปีที่ผ่านมา การใช้เทคโนโลยีของทรานซิสเตอร์แบบมอส (MOS : Metal Oxide Silicon) ชนิดคอมพลีเมนต์หรือที่เรียกย่อว่าซีมอส (CMOS) ในการสร้างวงจรรวมหรือ ไอซีนั้นนับวันจะยิ่งมีความสำคัญมากขึ้น เทคโนโลยีการสร้างวงจรรวมโดยใช้ซีมอส (CMOS) นั้นไม่ใช่เทคโนโลยีใหม่ ซึ่งที่จริงหลักการพื้นฐานการทำงานของทรานซิสเตอร์แบบมอสเฟต (MOSFET) ได้ถูกค้นพบโดย J.Lilienfeld ตั้งแต่ปี ค.ศ.1925 และรูปแบบโครงสร้างของทรานซิสเตอร์แบบมอสเฟตก็ถูกปรับปรุงและพัฒนาให้เหมือนกับปัจจุบันโดย O. Heil ตั้งแต่ปี ค.ศ.1935 แล้วนอกจากนี้การทดลองการทำงานของทรานซิสเตอร์แบบมอสเฟตในระยะเวลาสั้นๆ ยังทำให้ เราค้นพบทรานซิสเตอร์แบบไบโพลาร์ (bipolar transistor) อีกด้วย ซึ่งการค้นพบไบโพลาร์ทรานซิสเตอร์นี้ทำให้ความสนใจในตัวทรานซิสเตอร์แบบมอสเฟตมีน้อยลง จนกระทั่งในราวปี ค.ศ.1960 ได้มีการค้นพบขบวนการทำซิลิคอนแบบพลาเนียร์ (Silicon Planar Process) ทำให้อุปกรณ์ประเภททรานซิสเตอร์แบบมอสเฟตได้ถูกสนใจขึ้นอีกครั้งหนึ่ง และได้ผลิตรออกมาในทางการค้าราวๆปี ค.ศ.1967


ในขณะนั้น ทรานซิสเตอร์ชนิดพี (p-type transistor) และชนิดเอ็น (n-type transistor) ได้ใช้กันอย่างแพร่หลาย ซึ่งถ้าเรานำทรานซิสเตอร์ทั้งชนิดพีและชนิดเอ็นดังกล่าวมาสร้างบนฐานรองหรือซับสเตรท (Substrate) เดียวกัน จะทำให้ได้อุปกรณ์สารกึ่งตัวนำที่กินพลังงานต่ำมาก ซึ่งเทคโนโลยีการสร้างทรานซิสเตอร์ทั้งสองชนิดบนซับสเตรทเดียวกันนี้ก็เป็นวิธิตนแบบในการสร้างซีมอส ดังนั้นการสร้างวงจรรวมหรือ ไอซี โดยใช้เทคโนโลยีแบบซีมอสนับวันจะยิ่งมีความสำคัญมากขึ้นเพราะจะทำให้วงจรรวมนั้นๆกินพลังงานต่ำทำให้ประหยัด โดยเฉพาะในการออกแบบวงจรรวมขนาดใหญ่มากหรือที่เรียกว่าระดับวีแอลเอสไอ (VLSI: Very Large Scale Integrated Circuit)

1.2 ทรานซิสเตอร์แบบมอส (MOS Transistor)


โครงสร้างของทรานซิสเตอร์แบบมอส (Metal-Oxide-Silicon transistor) นั้นจะแบ่งออกเป็นหลายชั้นเอ็นได้แก่ชั้นของตัวนำ ชั้นของฉนวนและสารกึ่งตัวนำที่ใช้สร้างทรานซิสเตอร์ โดยทรานซิสเตอร์แบบมอสนี้จะแบ่งได้เป็น 2 ชนิดคือ

1.2.1 ทรานซิสเตอร์แบบมอสชนิดเอ็นแซนแนล (n-ch MOS FET)


มักนิยมเขียนย่อๆว่า nMOS FET หรือ nMOS T มีลักษณะโครงสร้างดังแสดงในรูปที่ 2.1 โดยที่ส่วนซอร์ส (Source) และเดรน (Drain) เป็นสารกึ่งตัวนำชนิดเอ็น (n-type) ซึ่งถูกสร้างที่บนฐาน (substrate) ของสารกึ่งตัวนำชนิดพี (p-type) ระหว่างส่วนซอร์สและเดรนจะมีโครงสร้างของมอส (MOS: ย่อมาจาก Metal Oxide Semiconductor) กั้นอยู่ซึ่งโดยทั่วไปชั้นโลหะอาจเป็นอะลูมิเนียมซึ่งอยู่บนชั้นของซิลิกอนไดออกไซด์ จะทำหน้าที่เป็นส่วนเกต (gate) หรือบางครั้งส่วนเกตอาจเป็นชั้นผลึกหลายรูป (poly crystal) ของซิลิกอนก็ได้ โดยเฉพาะโครงสร้างของวีแอลเอสไอมักจะ เป็นแบบที่มีเกตเป็นชั้น โพลีซิลิ



รูปที่ 2.1.



รูปที่ 2.2.



รูปที่ 2.3.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้拿去ใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



กอน กระแสที่ไหลในทรานซิสเตอร์แบบนี้ เป็นประจุไฟฟ้าลบ

1.2.2 ทรานซิสเตอร์แบบมอสชนิดพีแชนแนล (p-ch MOS FET)

มักนิยมเขียนย่อๆว่า pMOS FET หรือ pMOS T มีลักษณะโครงสร้างดังแสดงในรูปที่ 2.2 โดยที่ส่วนของซอสและเดรนเป็นสารกึ่งตัวนำชนิดพี(p-type) ซึ่งถูกสร้างชั้นบนฐานรอง(substrate) ของสารกึ่งตัวนำชนิดเอ็น (n-type) และมีโครงสร้างของมอส เป็นส่วนเกทอยู่ระหว่างซอสกับเดรน กระแสที่ไหลในทรานซิสเตอร์แบบนี้เป็นกระแสของโฮล ซึ่งเป็นประจุไฟฟ้าบวก

จากรูปแบบของทรานซิสเตอร์แบบมอสทั้งสองชนิดแสดงดังในรูปที่ 1.1 โดยทรานซิสเตอร์ทั้งสองชนิดจะมีขาซึ่งเป็นลวดตัวนำไฟฟ้าต่อออก 3 ขา คือขาเกท(gate) ขาเดรน(drain) และขาซอส(source) โดยขาเกทจะควบคุมปริมาณกระแสไฟฟ้าที่ไหลระหว่างขาซอสอีกทีหนึ่ง

1.3 ทรานซิสเตอร์แบบมอสที่ทำงานในลักษณะสวิตช์

เนื่องจากขาเกทจะควบคุมปริมาณกระแสที่ไหลระหว่างขาเดรนและขาซอส ซึ่งการทำงานในลักษณะนี้จึงเหมือนกับว่าทรานซิสเตอร์แบบมอสนี้สามารถทำงานคล้ายกับลักษณะของสวิตช์ ปิด/เปิด ได้ ซึ่งเราจะกำหนดให้ลอจิก "1" แทนระดับโวลเตจที่มีค่าสูง(high voltage) ซึ่งโดยทั่วไปมักกำหนดให้มีค่า 5 โวลท์และเรียกว่าเพาเวอร์เวอ์(power) หรือ Vdd ส่วนลอจิก "0" จะแทนระดับโวลเตจที่มีค่าต่ำ ซึ่งโดยทั่วไปมักกำหนดให้มีค่าศูนย์โวลท์ และเราจะเรียกว่า กราวด์(Ground) หรือ Vss

ทรานซิสเตอร์แบบมอสชนิดเอ็นแชนแนล (ต่อไปจะเรียกว่า เอ็น-มอส) ซึ่งทำงานในลักษณะสวิตช์(ต่อไปนี้จะเรียกว่า N-switch)แสดงดังรูป 1.2a โดยจากรูป ขาเกทถูกแทนด้วย S (S:ย่อจาก signal)และขาเดรนถูกแทนด้วย a และขาซอสถูกแทนด้วย b ใน N-switch นี้ สวิตช์จะปิดหรืออยู่ในสภาวะ "ON" เมื่อขาเดรนและขาซอส ต่อถึงกันซึ่งจะเกิดขึ้นได้ก็ต่อเมื่อที่ขาเกทมีสภาวะลอจิกเป็น "1" และ N-switch นี้จะเปิดหรือ "OFF" ก็ต่อเมื่อขาเดรนและขาซอสไม่ได้ต่อถึงกันซึ่งจะเกิดขึ้นได้ก็ต่อเมื่อที่ขาเกทมีสภาวะลอจิกเป็น "0" ซึ่งเงื่อนไขเหล่านี้แสดงในภาพ 1.2b

N-switch นี้ จะทำหน้าที่เป็นสวิตช์ได้ก็อบสมบูรณ์เมื่อขนาดสัญญาณระดับต่ำหรือศูนย์โวลท์ที่ได้ถูกส่งผ่านจากอินพุตไปยังเอาต์พุต (หรือจาก a ไป b) แต่อย่างไรก็ตาม N-switch จะทำหน้าที่เป็นสวิตช์ที่ยังไม่ค่อยดีนัก ถ้าขนาดสัญญาณระดับสูงหรือลอจิก"1" ได้ถูกส่งผ่าน N-switch นี้ เพราะจะทำให้ที่เอาต์พุตมีระดับของสัญญาณตกลงไปเล็กน้อย อันเนื่องมาจากคุณสมบัติของ เอ็น-มอส ซึ่งคุณสมบัติดังกล่าวทั้งหมดของ N-switch นี้แสดงดังในรูป 1.2 c ส่วนทรานซิสเตอร์แบบมอสชนิด พี แชนแนล (ต่อไปจะเรียกว่า พี-มอส) เมื่อนำมาทำงานในลักษณะของสวิตช์ (ซึ่งต่อไปจะเรียกว่า P-switch)นั้น ก็แสดง

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์ไว้สำหรับใช้ในวงจำกัด

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ดังในรูป 1.2 d จะเห็นได้ว่า P-switch มีคุณสมบัติตรงกันข้ามกับ N-switch กล่าวคือ P-switch จะปิดหรือ "on" เมื่อมีลอจิก "0" ถูกป้อนเข้าที่ขาเกต และ P-switch จะเปิดหรือ "off" เมื่อมีลอจิก "1" ถูกป้อนเข้าที่ขาเกต ดังแสดงในรูป 1.2 e และนอกจากนี้ P-switch จะทำหน้าที่เป็นสวิทช์ได้เกือบสมบูรณ์ เมื่อขนาดของสัญญาณระดับสูงหรือลอจิก "1" ถูกส่งผ่านจากอินพุตไปยังเอาต์พุต (หรือจาก a ไป b) และจะทำหน้าที่เป็นสวิทช์ที่ไม่ค่อยดีนักเมื่อขนาดสัญญาณระดับต่ำ หรือลอจิก "0" ถูกส่งผ่านจากอินพุตไปยังเอาต์พุต ซึ่งแสดงดังในรูป 1.2 f

ถ้าเรานำเอา N-switch และ P-switch มาต่อขนานกันดังในรูป 1.3 เราจะได้สวิทช์ที่มีลักษณะการทำงานที่สมบูรณ์ ทั้งลอจิก "1" และลอจิก "0" ซึ่งเราจะเรียกสวิทช์ที่ต่อลักษณะดังรูป 1.3 นี้ว่า คอมพลีเมนต์สวิทช์ (Complementary switch) หรือ C-Switch ส่วนสัญญาณควบคุมของ C-switch นั้น ที่ N-switch จะถูกควบคุมด้วย s ส่วนที่ P-switch จะถูกควบคุมด้วย s-bar ดังแสดงในรูป 1.3

1.4 ซีมอสลอจิก (CMOS logic)

1.4.1 อินเวอร์ทเตอร์ (the inverter)

ตารางที่ 1.1 นี้ แสดงสถานะทางลอจิกของอินเวอร์ทเตอร์ ซึ่งถ้าสังเกตจากรางจะพบว่า เมื่ออินพุตเป็นลอจิก "0" เอาต์พุตจะเป็นลอจิก "1" ซึ่งลักษณะการทำงานของอินเวอร์ทเตอร์นี้ทำให้เราใช้ P-switch มาต่อกับลอจิก 1 (หรือ Vdd) และดึงปลายอีกข้างหนึ่งของ P-switch มาเป็นเอาต์พุต ดังแสดงในรูป 1.4 a และจากรายที่ 1.1 เมื่อโหนดที่มีลอจิก 1 ที่อินพุต ก็จะเกิดลอจิก 0 ที่เอาต์พุต ซึ่งการทำงานของอินเวอร์ทเตอร์ในลักษณะนี้ทำให้เราใช้ N-switch มาต่อกับลอจิก 0 (หรือ Vss) และเอาต์พุต ซึ่งจะได้รูปวงจรของอินเวอร์ทเตอร์ที่ใช้ P-switch และ N-switch มาสร้างได้อย่างสมบูรณ์ดังแสดงในรูป 1.4 (b) ซึ่งจะได้ ลักษณะฟังก์ชันการทำงานเหมือนอินเวอร์ทเตอร์ในตาราง 1.1 ทุกประการ ส่วนรูปสัญลักษณ์ของวงจรอินเวอร์ทเตอร์นั้นแสดงไว้ในรูป 1.4 (c)

1.4.2 คอมบิเนชันลอจิก (combination logic)

ถ้า N-switch 2 ตัวนำมาต่ออนุกรมกันดังในรูป 1.5a จะทำให้การทำงานของสวิทช์ที่ประกอบขึ้นมาใหม่ในรูป 1.5a นี้ ถ้าจะปิดหรือ "on" ก็ต้อง "on" N-switch ทั้งสองสวิทช์พร้อมกัน ซึ่งทำให้สวิทช์ที่ต่อกันดังในรูป 1.5a นี้ทำงานเหมือนกับฟังก์ชันการทำงานของแอนดเกต (AND gate) ทำนองเดียวกัน ถ้าใช้ P-switch มาต่ออนุกรมกันดังในรูป 1.5b ก็จะทำให้สวิทช์ที่เกิดขึ้นใหม่นี้ on ก็ต่อเมื่อ P-switch ทั้งสอง on พร้อมกันเช่นกัน (โดย P-switch จะ on ได้เมื่ออินพุตทั้งสองสวิทช์ถูกเช็ทให้เป็นลอจิก 0)

และถ้าเรานำเอา N-switch 2 ตัวมาต่อขนานกันดังแสดงในรูป 1.5c จะทำให้การทำงานของสวิทช์ที่ประกอบขึ้นมาใหม่นี้จะปิดหรือ on เมื่อ N-switch ตัวใดตัวหนึ่งในรูป 1.5c นั้น on (คือให้อินพุตของ N-switch ตัวใดตัวหนึ่งเป็นลอจิก 1) ซึ่งทำให้




FIGURE 1.3. A complementary switch




FIGURE 1.4. Construction of a CMOS inverter

TABLE 1.1. Inverter truth table

INPUT	OUTPUT
0	1
1	0

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




FIGURE 1.5. Series and parallel CMOS switch combinations

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สวิตช์ที่ต่อกันดังในรูป 1.5c นี้ทำงานเหมือนกับฟังก์ชันการทำงานของออร์เกต (OR gate) ส่วนสวิตช์ในรูป 1.5d นั้นก็เช่นเดียวกันเพียงแต่ใช้ P-switch แทนและสวิตช์ในรูป 1.5d นี้จะ on ก็ต่อเมื่อ P-switch ตัวใดตัวหนึ่ง on (คือให้อินพุตของ P-switch ตัวใดตัวหนึ่งเป็นลอจิก 0)

จากลักษณะการทำงานของสวิตช์ในรูป 1.5 ทั้งหมดนี้ จะทำให้เราสามารถนำไปสร้างเกทชนิดอื่นๆ ได้ดังจะกล่าวต่อไป

1.4.3 แนนเกต (NAND GATE)

รูปที่ 1.6 แสดงถึงโครงสร้างของแนนเกตแบบสองอินพุตซึ่งใช้ลักษณะโครงสร้างแบบสวิตช์ที่แสดงดังในรูป 1.5a และ 1.5d ซึ่งโครงสร้างดังกล่าวนี้ได้จากการพิจารณาแผนภาพคาร์นอร์ (Karnaugh map) ดังแสดงในรูป 1.6a เทอมลอจิก 0 ในรูปที่ 1.6a นั้นแสดงถึงโครงสร้างของแนนเกต (A.B) ส่วนเทอมลอจิก 1 แสดงถึง $A\bar{B} + B\bar{A}$ ซึ่งก็ได้จากการนำเอา P-switch มาต่อขนานกันเป็นโครงสร้างแบบออร์เกต ส่วนสัญญาณที่ถูกคอมพลีเมนต์ (Complemented) จะได้จากคุณสมบัติของฟีมอส ซึ่งตารางแสดงค่าความจริง (truth table) และสถานะของสวิตช์แสดงในตารางที่ 1.2 ซึ่งจะเห็นได้ว่าการทำงานเหมือนแนนเกต

จากตัวอย่างการสร้างแนนเกตนี้จะได้ข้อสังเกต 2 ประการคือ ข้อแรก ทุกอินพุต (ในรูปที่ 1.6a ก็คือ A และ B) จะมีเส้นทางเดิน (path) จากลอจิก 1 หรือลอจิก 0 (คือ Vdd หรือ Vss ของวงจรจ่ายไฟ) ไปสู่เอาต์พุตได้เสมอ ส่วนข้อสอง ลอจิก 1 (หรือ Vdd) กับลอจิก 0 หรือ Vss จะไม่สามารถเดินทางมาชื้อตกันได้เลยไม่ว่าสถานะของอินพุตจะเป็นสถานะใด ซึ่งข้อสังเกตนี้เป็นผลทำให้ฟีมอสกินพลังงานต่ำ ส่วนในรูป 1.6b และ 1.6c แสดงถึงวงจรแนนเกตแบบ 2 อินพุต

1.4.4 นอร์เกต (NOR-GATE)

วงจรรนอร์เกตแบบ 2 อินพุตแสดงดังในรูปที่ 1.7a ซึ่งจะประกอบไปด้วยส่วนของสวิตช์ที่แสดงดังในรูปที่ 1.5b และ 1.5c จะสังเกตเห็นว่าการรวมกันของ N-switch และ P-switch จะมีลักษณะที่เป็นคู่กันกับวงจรแนนเกตที่แสดงในรูป 1.6a ส่วนตารางแสดงค่าความจริงแสดงในตารางที่ 1.3 ส่วนในรูปที่ 1.7b และ 1.7c แสดงถึงรูปวงจรรนอร์เกตที่ใช้ฟีมอสแบบ 2 อินพุตและ n อินพุตตามลำดับ




FIGURE 1.6. A CMOS NAND gate

TABLE 1.2. NAND gate truth table

A INPUT	B INPUT	A N-SWITCH	B N-SWITCH	A P-SWITCH	B P-SWITCH	OUTPUT
0	0	OFF	OFF	ON	ON	1
0	1	OFF	ON	ON	OFF	1
1	0	ON	OFF	ON	OFF	1
1	1	ON	ON	OFF	OFF	0

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้






FIGURE 1.7. A CMOS NOR gate

TABLE 1.3. NOR gate truth table

A INPUT	B INPUT	A N-SWITCH	B N-SWITCH	A P-SWITCH	B P-SWITCH	OUTPUT
0	0	OFF	OFF	ON	ON	1
0	1	OFF	ON	ON	OFF	0
1	0	ON	OFF	OFF	ON	0
1	1	ON	ON	OFF	OFF	0

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


พุกก็จะถูกป้อนผ่านขา CLK ของไอซีและเข้าที่ขา cp ของวงจรมับลิตหลักแรก วงจรมับลิตนี้ก็จะทำหน้าที่หารความถี่อินพุตที่เข้ามาลิตเท่า และเอาที่พุกของวงจรมับลิตก็จะออกมาเป็นรหัสบิตที่ส่งต่อไปยังวงจรมับลิตข้อมูลขนาด 4 บิต (4 bit latch) ดังรูปที่ 2.1



รูปที่ 2.1


จากรูปที่ 2.1 จะเห็นได้ว่า q1, q2, q3 และ q4 เป็นเอาที่พุกของวงจรมับลิต และถ้าความถี่ที่ป้อนเข้ามานั้นเกิดครบลิตลูกเมื่อไหร่ วงจรมับลิตก็จะส่งพัลส์ออกไปที่ขา q4 ข้างบนด้วย ซึ่งขา q4 ข้างบนนี้จะเป็นขาที่ส่งสัญญาณตัวทศ (carry output) นั้นเอง ซึ่งจะเป็นสัญญาณอินพุตที่ส่งต่อไปให้วงจรมับลิตในหลักต่อไปทำการนับ โดยที่แผนภูมิเวลาการทำงานของวงจรมับลิตเป็นดังรูปที่ 2.2

COUNTER10 TREK v1.0 00:19 Friday 3 March 1989



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานรูปที่ 2.2 เท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


ส่วนรายละเอียดภายในของวงจรมัลติเพล็กซ์เป็นดังรูปที่ 2.3



รูปที่ 2.3

ซึ่งจากรูปที่ 2.3 จะเห็นได้ว่าวงจรมัลติเพล็กซ์ประกอบด้วย ดี-ฟลิปฟล็อป (D-flip flop) จำนวน 4 ตัว ในปริภูมิงานเช่นนี้เราก็ได้สร้างวงจรมัลติเพล็กซ์จากดี-ฟลิปฟล็อปเหล่านี้ โดยดี-ฟลิปฟล็อปแต่ละตัวที่สร้างขึ้นจะประกอบด้วยทรานซิสเตอร์จำนวน 24 ตัว ซึ่งเมื่อรวมเป็นวงจรมัลติเพล็กซ์แล้วจะทำให้วงจรมัลติเพล็กซ์แต่ละตัวมีจำนวนทรานซิสเตอร์ 152 ตัว

การทำงานในขั้นตอนต่อมาของวงจรมัลติเพล็กซ์ก็คือหลังจากที่วงจรมัลติเพล็กซ์ได้รับความถี่และให้เอาท์พุทออกมาเป็นรหัสบิตที่รวมทั้งสัญญาณตัววัดแล้วข้อมูลบิตที่ติดกันก็จะถูกส่งต่อไปให้กับวงจรถ่ายเก็บข้อมูล 4 บิต ดังรูปที่ 2.1 ซึ่งภายในของวงจรถ่ายเก็บข้อมูลขนาด 4 บิตนี้ ประกอบด้วย ดี-ฟลิปฟล็อป 4 ตัวดังรูปที่ 2.4




รูปที่ 2.4

ในส่วนของวงจรถ่ายเก็บข้อมูลขนาด 4 บิตนี้ดี-ฟลิปฟล็อปแต่ละตัวจะรับข้อมูลมาจากวงจรมัลติเพล็กซ์โดยมีสัญญาณนาฬิกาควบคุมต่อถึงกันหมด กล่าวคือสัญญาณนาฬิกาจะควบคุมการเก็บข้อมูล


ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ไว้หรือปล่อยข้อมูลออกจากวงจรเก็บข้อมูลนี้ โดยในที่นี้ได้ออกแบบให้วงจรเก็บข้อมูลขนาด 4 บิต ถูกควบคุมการส่งข้อมูลโดยแอกทีฟระดับสูง (active high) เมื่อไรที่สัญญาณนาฬิกามีสถานะเปลี่ยนจากลอจิกศูนย์เป็นลอจิกหนึ่ง หรือกล่าวง่าย ๆ ก็คือสัญญาณนาฬิกาถูกตรึงที่ขาขึ้น (leading edge) ของสัญญาณแล้วจะทำให้วงจรเก็บข้อมูลขนาด 4 บิต จะดึงข้อมูลบิตี้ดจากวงจรนับสิบขณะนั้นมาเก็บไว้ และจะค้างสถานะของข้อมูลบิตี้ดนั้น (latch data) ไว้จนกว่าสัญญาณนาฬิกาจะถูกตรึงที่ขาขึ้นใหม่อีกครั้งหนึ่ง ซึ่งการทำงานของวงจรเก็บข้อมูลขนาด 4 บิตนี้มีแผนภูมิเวลาการทำงานแสดงไว้ดังรูปที่ 2.5 และขาสัญญาณนาฬิกาที่ควบคุมการแลทช์ข้อมูลนั้นก็คือขา c1 นั้นเอง ซึ่งขา c1 นี้จะไปต่อกับขา LE ภายนอกไอซีอีกทีหนึ่ง



รูปที่ 2.5



ข้อมูลบิตี้ดที่ถูกแลทช์ (latch) หรือเก็บค้างสถานะไว้ ในดี-ฟลิปฟลอปนั้นจะถูกส่งออกไปยังสายส่งข้อมูลอีกทีหนึ่งซึ่งสายส่งข้อมูลก็จะมีจำนวน 4 เส้น ข้อมูลบิตี้ดดังกล่าวจะถูกส่งออกจากวงจรเก็บข้อมูลขนาด 4 บิต ไปยังสายส่งได้ก็ต่อเมื่อมีสัญญาณควบคุมการส่งคอยควบคุมอยู่ ซึ่งสัญญาณควบคุมนี้ได้มาจากวงจรภาคมัลติเพล็กซ์คอยควบคุมให้วงจรทรานสมิทชันเกทซึ่งต่ออยู่ที่เอาต์พุท (ขา Q) ของดีฟลิปฟลอปแต่ละตัว เปิด-ปิดส่งข้อมูลไปได้ซึ่งทั้งหมดนี้ได้แสดงไว้ในรูปที่ 2.6



รูปที่ 2.6


จากรูปที่ 2.6 จะเห็นว่าสัญญาณควบคุมที่มาจากวงจรมัลติเพล็กซ์ก็คือสัญญาณที่ขา a นั่นเอง เมื่อ a มีระดับสัญญาณเป็นลอจิกหนึ่ง ข้อมูลสี่บิตที่เก็บไว้ในดี-ฟลิปฟล็อปแต่ละตัวก็จะถูกส่งไปยังสายส่งข้อมูล ในทำนองตรงกันข้ามถ้าเป็นลอจิกศูนย์ก็จะทำให้ดี-ฟลิปฟล็อปทั้ง 4 ตัวของวงจรถักข้อมูลขนาด 4 บิตนั้นไม่ได้ต่อกับสายส่งข้อมูล เสมือนกับเปิดวงจรถัก (open circuit) ไว้

ที่กล่าวมาทั้งหมดนี้เป็นการทำงานของวงจรมัลติเพล็กซ์ วงจรถักข้อมูลขนาด 4 บิตและทรานสมิทชั่นเกทเพียงชุดเดียวเท่านั้น ซึ่งต่อรวมถึงทั้งหมดดังรูปที่ 2.7 ซึ่งจะขอเรียกวงจรถักที่ต่อกันดังรูปที่ 2.7 นี้ว่า "BIT" ในบริบทงานเช่นนี้ได้ออกแบบสร้างบล็อก BIT นี้ไว้ถึง 8 บล็อกด้วยกัน แต่ละบล็อกก็จะต่อกันดังรูปที่ 2.8 ซึ่งจะเห็นได้ว่าบล็อก BIT ที่ 1 ก็จะส่งสัญญาณตัวทด (carry output) ของมันให้เป็นอินพุตของบล็อก BIT ที่ 2 และบล็อก BIT ที่ 2 ก็ต่อให้บล็อก BIT ที่ 3 เช่นนี้เรื่อยไปจนถึงบล็อก BIT ที่ 8



โดยบล็อก BIT ที่ 1 จะเป็นบล็อกที่เก็บข้อมูลของหลักต่ำสุดของแอลอีดีเจ็ดเซ็กเมนต์ ส่วนบล็อก BIT ที่ 8 ก็จะเก็บข้อมูลหลักสูงสุดของแอลอีดีเจ็ดเซ็กเมนต์ นอกจากนี้จากรูปที่ 2.8 จะเห็นได้ว่าสายส่งข้อมูล d0,d1,d2 และ d3 ของแต่ละ BIT นั้นถูกต่อถึงกันทั้งหมดในสายส่งข้อมูล แต่ข้อมูล d0,d1,d2 และ d3 ของแต่ละ BIT จะส่งข้อมูลมายังสายส่งข้อมูลไม่พร้อมกันอันเนื่องมาจากผลการทำงานของวงจรมัลติเพล็กซ์เซอร์ ซึ่งจะทำงานดังนี้

การทำงานของวงจรมัลติเพล็กซ์เซอร์นี้ จะทำหน้าที่มัลติเพล็กซ์สัญญาณออสซิลเลเตอร์ (oscillator) ซึ่งต่อโดยตรงจากภายนอกโดยวงจรมัลติเพล็กซ์เซอร์ดังกล่าวมีแผนภูมิการทำงานและตัววงจรดังแสดงไว้ในรูปที่ 2.9



รูปที่ 2.9


จากรูปที่ 2.9 จะเห็นได้ว่าเมื่อมีสัญญาณออสซิลเลเตอร์ซึ่งต่อจากภายนอกโดยผ่านทางขา OSC ของไอซีแล้วเอาท์พุทของวงจรมัลติเพล็กซ์เซอร์ที่ได้ (คือ A ถึง H ทั้ง 8 ตัว) จะมีเพียงตัวเดียวเท่านั้นที่มีสถานะเป็นลอจิกหนึ่งในเวลาใดๆ เวลาอื่นนอกจากนั้นจะเป็นลอจิกศูนย์ ว่างๆก็คือเอาท์พุททั้ง 8 ตัวของวงจรมัลติเพล็กซ์เซอร์นี้จะมีสถานะลอจิกหนึ่งได้ไม่พร้อมกันซึ่งการทำงานของมัลติเพล็กซ์เซอร์ดังกล่าวนี้จะส่งผลทำให้ทรานสมิทชันเกทที่ต่อตรงทางเอาท์พุทของวงจรถักเก็บข้อมูลขนาด 4 บิต ในแต่ละบล็อก BIT ส่งข้อมูลมายังสายส่งข้อมูลได้ไม่พร้อมกันจึงมีผลทำให้ข้อมูลไม่ชนกันในสายส่ง

เอกสารนี้เป็นเอกสารลิขสิทธิ์ของมหาวิทยาลัยเทคโนโลยีพระจอมเกล้าธนบุรี ไม่ควรนำเอกสารนี้ไปใช้โดยไม่ขออนุญาต
 สำหรับในรูปที่ 2.9 นี้จะเห็นได้ว่าการทำงานของวงจรมัลติเพล็กซ์เซอร์นี้ก็ได้มาจากไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การทำงานของวงจรดี-ฟลิปฟล็อป 3 ตัวซึ่งต่อร่วมกันทำหน้าที่เป็นวงจรนับแบบไบนารี (binary counter) แล้วส่งต่อให้แอนเกต (AND gate) 8 ตัวทำให้เอาท์พุทที่ได้กล่าวมาแล้ว ซึ่งวงจรมัลติเพล็กซ์เซอร์ที่มีจำนวนทรานซิสเตอร์ทั้งสิ้น 208 ตัว

และการทำงานของวงจรมัลติเพล็กซ์เซอร์ที่สำคัญอีกอย่างหนึ่งก็คือเอาท์พุทของมัลติเพล็กซ์เซอร์ทั้ง 8 ตัวคือ A ถึง H นั้นได้ต่อออกมาภายนอกไอซีด้วยเพื่อที่จะได้นำไปขับแอลอีดีเจ็ดเซ็กเมนต์ทั้ง 8 หลักซึ่งจะกล่าวในรายละเอียดอีกทีในการนำไปใช้งานของไอซีตัวนี้

ที่ลองกลับมาดูการทำงานของวงจรนับความถี่อีกครั้งหนึ่ง หลังจากที่ได้ส่งข้อมูลมายังสายส่งโดยที่ข้อมูลของบล็อก BIT ทั้ง 8 บล็อก ไม่ชนกันในสายส่งดังที่ได้กล่าวมาแล้ว ก็มาถึงขั้นตอนสุดท้ายของการทำงานนั่นคือการนำข้อมูลในสายส่งมาถอดรหัสบีซีดีให้กับแอลอีดีเจ็ดเซ็กเมนต์ (BCD 7 segment decoder) ซึ่งการถอดรหัสดังกล่าวทำงานได้โดยวงจรถอดรหัสพร้อมทั้งแผนภูมิเวลาการทำงานดังรูปที่ 2.10



รูปที่ 2.10

ซึ่งผลของการถอดรหัสของวงจรถอดรหัสในรูปที่ 2.10 นี้มีตารางแสดงค่าความจริง (truth table) ดังในรูปที่ 2.11

Function-Table

'148, 'LS48 (see NOTES)

DECIMAL OR FUNCTION	INPUTS							BVR00 ¹	OUTPUTS							NOTE
	LT	RB1	D	C	B	A			0	1	2	3	4	5	6	
0	H	H	L	L	L	L	L	H	H	H	H	H	H	H	L	1
1	H	X	L	L	L	L	M	H	L	M	H	L	L	L	L	1
2	H	X	L	L	M	L	M	H	M	H	L	M	M	L	M	
3	H	X	L	L	M	M	M	H	M	M	H	M	M	L	M	
4	H	X	L	M	L	L	L	H	L	M	H	L	L	M	M	
5	H	X	L	M	L	M	M	H	M	L	M	M	L	M	M	
6	H	X	L	M	M	L	M	H	L	L	M	M	M	L	L	
7	H	X	L	M	M	M	M	H	M	M	L	L	L	L	L	
8	H	X	H	L	L	L	L	H	H	H	H	H	H	H	H	
9	H	X	H	L	L	M	M	H	M	M	L	L	M	M	M	
10	H	X	H	L	M	L	M	H	L	L	M	M	L	M	M	
11	H	X	H	L	M	M	M	H	L	L	M	M	L	L	M	
12	H	X	H	M	L	L	L	H	L	H	L	L	L	M	M	
13	H	X	H	M	L	M	M	H	L	L	L	M	M	L	M	
14	H	X	H	M	M	L	M	H	L	L	L	M	M	M	M	
15	H	X	H	M	M	M	M	H	L	L	L	L	L	L	L	
B1	X	X	X	X	X	X	L	L	L	L	L	L	L	L	L	2
RB1	H	L	L	L	L	L	L	L	L	L	L	L	L	L	L	3
LT	L	X	X	X	X	X	M	H	H	M	M	M	M	M	M	4


H=high level, L=low level, X=irrelevant

รูปที่ 2.11

โดยที่เอาท์พุทของวงจรถอดรหัสนี้ทั้ง 7 ตัวจะถูกส่งออกไปนอกไอซีเพื่อไปขับแอลอีดี 7 เซกเมนต์ ให้แสดงผลเป็นเลขฐานสิบ อย่างเช่นถ้าข้อมูลที่สายส่งส่งมาให้เป็น 0001 เอาท์พุทของวงจรถอดรหัสก็จะให้สถานะของเอาท์พุท a b c d e f g ทั้ง 7 ตัวมีสถานะเป็นลอจิก 0110000 ตามลำดับซึ่งจะส่งผลให้แอลอีดี 7 เซกเมนต์แสดงค่าเป็นเลข 1 ด้วย

2.3 การนำไปใช้งาน

วงจรมีความถี่ที่สร้างเสร็จแล้วจะมีลักษณะการเรียงขาต้งรูปที่ 3.1



รูปที่ 3.1

- ขา A B C D E F G H คือขาเอาท์พุทของวงจรมัลติเพล็กซ์
- ขา a b c d e f g เป็นค่าเอาท์พุทที่ส่งต่อไปขับแอลอีดี 7 เซกเมนต์
- ขา CLK คือขาที่จะป้อนความถี่ที่จะนับ
- ขา RST คือขารีเซ็ตโดยจะรีเซ็ตข้อมูลทุกตัวในบล็อกรหัส 8 บล็อกให้มีค่าข้อมูลเป็นศูนย์เมื่อขา RST นี้มีค่าลอจิกเป็นหนึ่งถ้าขานี้เป็นลอจิกศูนย์ก็จะอยู่ในโหมดการทำงานที่


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับใช้ในการเรียนการสอนของภาควิชาวิศวกรรมไฟฟ้า ภาควิชาวิศวกรรมคอมพิวเตอร์ คณะวิศวกรรมศาสตร์ มหาวิทยาลัยเทคโนโลยีพระจอมเกล้าธนบุรี ไม่ควรนำเอกสารนี้ไปเผยแพร่โดยไม่ได้รับอนุญาตจากทางภาควิชาฯ หากมีข้อผิดพลาดประการใดขออภัยเป็นอย่างสูง และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

พร้อมจะนับความถี่จากขา CLK ที่เข้ามา

-ขา OSC เป็นขาอินพุทที่ใส่เข้าไปเป็นอินพุทของวงจรมัลติเพิลิกเซอร์เพื่อให้ได้เอาต์พุททั้ง 8 ตัว(คือ A ถึง H) ดังแผนภูมิเวลาการทำงาน (timing diagram) รูปที่

3.2

MULTIPLEXER TREK v1.0 01:21 Friday 3 March 1989




รูปที่ 3.2

-ขา LE เป็นขาเลขชี้ข้อมูลของทุกบล็อก BIT ซึ่งจะเลขชี้ข้อมูลไว้เมื่อสัญญาณของขา LE ทริกที่ขาขึ้นทุกๆครั้ง

สำหรับการต่อวงจรนับความถี่เพื่อนำไปใช้งานก็จะต้องต่อวงจрдังรูปที่ 3.3 ซึ่งจากรูปที่ 3.3 นั้นจะเห็นว่าจะเพิ่มส่วนที่เป็นวงจรสร้างความถี่ขึ้น 3 ส่วนและต้องใช้ทรานซิสเตอร์แบบ NPN จำนวน 8 ตัวเพื่อมาขับแอลอีดีเจ็ดเซ็กเมนต์

การทำงานของส่วนวงจรสร้างความถี่นั้นวงจรส่วนแรกจะเป็นแบบอะอสเตเบิลมัลติไวเบรเตอร์ (astable multivibrator) คือจะทำหน้าที่สร้างความถี่ที่มีคาบ 2 วินาทีเพื่อที่จะได้ไปมอดูเลต (modulate) กับความถี่ที่เราต้องการนับโดยเพิ่ม AND gate อีก 1 ตัว (ดูรูป 3.3 ประกอบ) แล้วนำความถี่ที่เอาต์พุทของ AND gate นี้ไปเข้าขา CLK ของไอซี เพื่อทำการนับจำนวนลูกคลื่นภายในคาบความถี่ในเวลา 1 วินาที ซึ่งก็จะได้ค่าของจำนวนรูปคลื่นที่นับออกมา มีหน่วยเป็น เฮิรท์นั่นเอง



รูปที่ 3.3

ส่วนวงจรสร้างความถี่ในส่วนที่ 3 นั้นจะเป็นวงจรแบบอะอสเตเบิลมัลติไวเบรเตอร์เช่นกัน โดยเลือกค่าความถี่ให้มีค่าออกมาเท่าไรก็ได้พอที่ตาจะมองไม่เห็นความแตกต่างของการทำงานแต่ละตัวของแอลอีดีเจ็ดเซ็กเมนต์ แล้วนำเอาความถี่ดังกล่าวนี้ไปเข้าที่ขา OSC ของไอซีเพื่อไปใช้สร้างเป็นสัญญาณเอาท์พุทมัลติเพล็กซ์ (คือสร้างสัญญาณขา A ถึง H) ดังที่ได้กล่าวไปแล้วในหัวข้อการทำงาน


ส่วนวงจรสร้างความถี่ในส่วนที่สองนั้นจะเป็นวงจรมัลติไวเบรเตอร์ที่สร้างสัญญาณที่ไปต่อเข้ากับขา LE (latch enable) ของไอซีเพื่อใช้แลตช์ข้อมูลมาเก็บไว้ในวงจรเก็บข้อมูลขนาด 4 บิต

2.4 บทวิจารณ์และสรุป

การออกแบบวงจรรวมทำให้เราสามารถใช้งานได้สะดวกยิ่งขึ้น ลดความยุ่งยากของวงจรลง ทำให้ตรวจเช็คปัญหาต่างๆ ได้ง่ายและยังสามารถป้องกันความลับของหน่วยงานได้ดีอีกด้วย เนื่องจากซอฟต์แวร์ที่ใช้ในการออกแบบคือ CIRCAD II นี้ยังไม่สมบูรณ์พอ ทำให้การออกแบบวงจรนี้มีความถี่มีข้อยุ่งยากบ้าง


สำหรับวงจรนับความถี่ที่ได้ออกแบบนี้มีจำนวนทรานซิสเตอร์ที่อยู่ในวงจรรวมทั้งสิ้น 2560 ตัว ซึ่งทำให้วงจรรวมนับความถี่นี้อยู่ในระดับวงจรรวมขนาดใหญ่ (LSI: Large Scale Integrated Circuit) มีจำนวนขาทั้งสิ้น 21 ขา

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์ไว้สำหรับวงจรรีไซเคิลเพื่อการศึกษาเท่านั้น อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

COUNTER10 TREK v1.0: 00:19 Friday 3 March 1989



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



4BIT/LATCH


02:59 Sunday 26 February 1989

Window (microns) : [-3.75, -3.75] - [563.75, 488.75]


Plot size (mm) : 233 by 203 Scale : 2.4737 micron/mm

Plot level : 1-3 CPWUser : kmitcad CC CM CND CP CPD

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




BIT		01:37 Sunday 26 February 1989	
Window (microns) : [-3.75, -3.75] - [1086.25, 1361.25]			
Plot size (mm) : 212 by 264 Scale : 5.2408 micron/mm			
Plot level : 1-5	<input type="checkbox"/> CPD	<input type="checkbox"/> CPW	
User : kmitcad	<input checked="" type="checkbox"/> CC	<input type="checkbox"/> CM	<input type="checkbox"/> CND <input type="checkbox"/> CP

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

BIT TREK v1.0 00:14 Friday 3 March 1989




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

MULTIPLEXER TREK v1.0 01:21 Friday 3 March 1989



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



BCD-TO-ZSEGMENT 01:00 Friday 3 March 1989


Window (microns) : [-5.00, -5.00] - [481.25, 667.50]

Plot size (mm) : 191 by 263 Scale : 2.5849 micron/mm


Plot level : 1-3 CP CPD CPW

User : kmitcad CC CM CND

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



FREQUENCYCOUNTER


OS/3E File 114 8 March 1969

Window (microns) : [0.00, 0.00] - [5052.50, 5052.75]

Plot size (mm) : 136 by 114 Scale : 44.9837 micron/mm

Plot level : 1-6 CPWUser : kmitcad CC CG CM CND CP CPD

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3. วงจรประมวลผลทางคณิตศาสตร์และลอจิก (ALU:Arithmetic Logic Unit)

ในวงจรประมวลผลทางคณิตศาสตร์และลอจิกซึ่งเป็นส่วนสำคัญในวงจรประมวลผลกลาง (CPU:Central Processing Unit) ซึ่งเป็นส่วนสำคัญในระบบดิจิทัลคอมพิวเตอร์ (digital computer) ALU จะเป็นหัวใจสำคัญในวงจรประมวลผลกลาง


ALU มีหน้าที่การทำงานหลายหน้าที่(function) ทั้งทางด้านคณิตศาสตร์และทางด้านตรรกศาสตร์ จริงๆแล้วในการทำงานในระบบประมวลผลของดิจิทัลคอมพิวเตอร์(digital comter) ALU ต้องการอุปกรณ์ควบคุม(control devices) และหน่วยความจำเพิ่มเติม (additional memories) ในการทำงาน(operate) และเก็บข้อมูลของผลลัพธ์(store the results) เพื่อนำไปประมวลผลในวงจรประมวลผลกลาง

ALU chip ที่มีขายในท้องตลาดโดยมากจะมีขนาด 4 บิต จึงเกิดแรงตลใจที่จะสร้าง ALU ขนาด 8 บิต โดยใช้เทคโนโลยีของวงจรรวมขนาดใหญ่มาก(VLSI:Very Large Scale Integrated Circuit Design Technology) โดยใช้คอมพิวเตอร์ขนาด 32 บิต(Workstation Computer) รุ่น 3/110 ของ Sun Microsystem Cooperation. โดยใช้โปรแกรมช่วยในการออกแบบ(CAD tool) ที่ชื่อ CIRCAD II จาก UNSW (University of New South Wales) AUSTRALIA


3.1 ส่วนประกอบของ ALU8BIT

- 8 อินพุต สำหรับ word A, A0-A7
- 8 อินพุต สำหรับ word B, B0-B7
- 4 select input, S0-S3
- M , mode control input ใช้ควบคุมการเลือกโหมดการทำงานทางคณิตศาสตร์หรือตรรกศาสตร์
- carry input, cn
- 8 output สำหรับ word F, F0-F7 เป็นผลลัพธ์จากการประมวลผลทางคณิตศาสตร์หรือตรรกศาสตร์ระหว่าง word A และ word B
- carry output , cn+8

SELECTION				ACTIVE "0" DATA		
				M = 1 LOGIC FUNCTIONS	M = 0 ARITHMETIC OPERATIONS	
S3	S2	S1	S0		Cn = 0 (no carry)	Cn = 1 (with carry)
0	0	0	0	$F = \bar{A}$	$F = A \text{ MINUS } 1$	$F = A$
0	0	0	1	$F = \bar{A}\bar{B}$	$F = AB \text{ MINUS } 1$	$F = AB$
0	0	1	0	$F = \bar{A} + B$	$F = \bar{A}\bar{B} \text{ MINUS } 1$	$F = \bar{A}\bar{B}$
0	0	1	1	$F = 1$	$F = \text{MINUS } 1 \text{ (2's COMP)}$	$F = \text{ZERO}$
0	1	0	0	$F = \bar{A} + \bar{B}$	$F = A \text{ PLUS } (A + \bar{B})$	$F = A \text{ PLUS } (A + \bar{B}) \text{ PLUS } 1$
0	1	0	1	$F = \bar{B}$	$F = AB \text{ PLUS } (A + \bar{B})$	$F = AB \text{ PLUS } (A + \bar{B}) \text{ PLUS } 1$
0	1	1	0	$F = \bar{A} \oplus \bar{B}$	$F = A \text{ MINUS } B \text{ MINUS } 1$	$F = A \text{ MINUS } B$
0	1	1	1	$F = A + \bar{B}$	$F = A + \bar{B}$	$F = (A + \bar{B}) \text{ PLUS } 1$
1	0	0	0	$F = \bar{A}B$	$F = A \text{ PLUS } (A + B)$	$F = A \text{ PLUS } (A + B) \text{ PLUS } 1$
1	0	0	1	$F = A \oplus B$	$F = A \text{ PLUS } B$	$F = A \text{ PLUS } B \text{ PLUS } 1$
1	0	1	0	$F = B$	$F = \bar{A}\bar{B} \text{ PLUS } (A + B)$	$F = \bar{A}\bar{B} \text{ PLUS } (A + B) \text{ PLUS } 1$
1	0	1	1	$F = A + B$	$F = (A + B)$	$F = (A + B) \text{ PLUS } 1$
1	1	0	0	$F = 0$	$F = A \text{ PLUS } A$	$F = A \text{ PLUS } A \text{ PLUS } 1$
1	1	0	1	$F = \bar{A}\bar{B}$	$F = AB \text{ PLUS } A$	$F = AB \text{ PLUS } A \text{ PLUS } 1$
1	1	1	0	$F = \bar{A}B$	$F = \bar{A}\bar{B} \text{ PLUS } A$	$F = \bar{A}\bar{B} \text{ PLUS } A \text{ PLUS } 1$
1	1	1	1	$F = A$	$F = A$	$F = A \text{ PLUS } 1$



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



ALU Logic Diagram

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.2 หลักการทำงานของชิพ(chip) ALU8BIT

ดังที่ได้กล่าวมาแล้วว่าชิพ ALU8BIT สามารถทำงานได้ทั้งทางคณิตศาสตร์และทางตรรกศาสตร์ โดยมีหลักการทำงานที่พอจะแบ่งได้ดังนี้

- 16 การทำงานทางตรรกศาสตร์
- 5 การทำงานทางคณิตศาสตร์
- 8 การทำงานรวมทั้งทางตรรกศาสตร์และทางคณิตศาสตร์

โดยที่โหมด(mode)การทำงานเลือกที่ขา m เพื่อจะเลือกว่าจะทำงานทางตรรกศาสตร์หรือทางคณิตศาสตร์ ดังต่อไปนี้

เมื่อขา m แสดงสถานะ "1" จะเป็นการทำงานทางตรรกศาสตร์

โดยที่ฟังก์ชันการทำงานสามารถเลือกที่ ขา s_3, s_2, s_1 และ s_0 โดยมีการเปรียบเทียบการทำงานลักษณะบิตต่อบิต ตัวอย่างเช่น

เมื่อ $s_3 s_2 s_1 s_0 = 0000$

ผลการทำงานคือ $F = Abar$

เช่นถ้า $a_7 a_6 a_5 a_4 a_3 a_2 a_1 a_0 = 1100 1001$

ผลลัพธ์จะได้ $f_7 f_6 f_5 f_4 f_3 f_2 f_1 f_0 = 0011 0110$ ซึ่งจะเปรียบเทียบกับ 8 bit inverters ของ A

การทำงานในฟังก์ชันตามตารางความจริง(truth table) เมื่อ $F = (A+B)bar$ คือ

$s_3 s_2 s_1 s_0 = 0100$

เช่นถ้า $a_7 a_6 a_5 a_4 a_3 a_2 a_1 a_0 = 0011 0011$

$b_7 b_6 b_5 b_4 b_3 b_2 b_1 b_0 = 0101 0101$

ผลลัพธ์จะได้ $f_7 f_6 f_5 f_4 f_3 f_2 f_1 f_0 = 0100 0100$

ซึ่งก็จะเทียบได้กับ 8 bit 2-inputs NOR gates

การทำงานในฟังก์ชันตามตารางความจริง(truth table) เมื่อ $F = (Abar)B$ คือ

$s_3 s_2 s_1 s_0 = 1000$

เช่นถ้า $a_7 a_6 a_5 a_4 a_3 a_2 a_1 a_0 = 0111 0111$

$b_7 b_6 b_5 b_4 b_3 b_2 b_1 b_0 = 1001 1001$

ผลลัพธ์จะได้ $f_7 f_6 f_5 f_4 f_3 f_2 f_1 f_0 = 1000 1000$

การทำงานในฟังก์ชันตามตารางความจริง(truth table) เมื่อ $F = AB$ คือ

$s_3 s_2 s_1 s_0 = 1110$

เช่นถ้า $a_7 a_6 a_5 a_4 a_3 a_2 a_1 a_0 = 0110 1001$

$b_7 b_6 b_5 b_4 b_3 b_2 b_1 b_0 = 1010 1010$

ผลลัพธ์จะได้ $f_7 f_6 f_5 f_4 f_3 f_2 f_1 f_0 = 0010 1000$

ซึ่งก็จะเทียบได้กับ 8 bit 2-inputs AND gates

การทำงานในฟังก์ชันตามตารางความจริง(truth table) เมื่อ $F = (A+B)$ คือ
 $s_3 s_2 s_1 s_0 = 1011$

เช่นถ้า $a_7 a_6 a_5 a_4 a_3 a_2 a_1 a_0 = 1011 0010$

$b_7 b_6 b_5 b_4 b_3 b_2 b_1 b_0 = 1001 0011$

ผลลัพธ์จะได้ $f_7 f_6 f_5 f_4 f_3 f_2 f_1 f_0 = 1011 0011$

ซึ่งก็จะเทียบได้กับ 8 bit 2-inputs OR gates

การทำงานในฟังก์ชันตามตารางความจริง(truth table) เมื่อ $F = A \text{ XOR } B$ คือ
 $s_3 s_2 s_1 s_0 = 1001$

เช่นถ้า $a_7 a_6 a_5 a_4 a_3 a_2 a_1 a_0 = 0011 0011$

$b_7 b_6 b_5 b_4 b_3 b_2 b_1 b_0 = 1000 1000$

ผลลัพธ์จะได้ $f_7 f_6 f_5 f_4 f_3 f_2 f_1 f_0 = 1011 1011$

ซึ่งก็จะเทียบได้กับ 8 bit 2-inputs XOR gates

ถ้าเลือก $s_3 s_2 s_1 s_0 = 1100$ ก็จะทำให้เอาท์พุท F มีสถานะเป็น "0" ซึ่งก็จะ
 สังเกตได้ว่าเป็นนิเสธจากอินพุททั้ง A และ B

ถ้าเลือก $s_3 s_2 s_1 s_0 = 0011$ ก็จะทำให้เอาท์พุท F มีสถานะเป็น "1" ซึ่งก็จะ
 สังเกตได้ว่าเป็นนิเสธจากอินพุททั้ง A และ B

ถ้าเลือก $s_3 s_2 s_1 s_0 = 1010$ ก็จะได้ $F = B$

และ $s_3 s_2 s_1 s_0 = 1111$ ก็จะได้ $F = A$

จะสังเกตได้ว่า การทำงานทั้งสองฟังก์ชันสามารถประยุกต์ใช้ในลักษณะของ 8 bit
 multiplexer ได้

จะเห็นได้ว่า ALU8BIT เป็นชิพที่สามารถทำงานทางตรรกศาสตร์ได้หลายฟังก์ชัน ดัง
 นั้นเราสามารถให้ ALU8BIT ทำงานแทน Gate Arrays ได้

เมื่อขา m แสดงสถานะ "0" จะเป็นการทำงานทางคณิตศาสตร์

การทำงานทางคณิตศาสตร์จะประกอบด้วย word A, word B และ input carry
 โดยผลลัพธ์จะได้แก่ word F และ output carry โดยฟังก์ชันการทำงานได้แก่ การบวก
 (Addition), การลบ(Subtraction) และการเลื่อน(Shift) โดยที่ฟังก์ชันการทำงาน
 ทางคณิตศาสตร์ก็สามารถเลือกได้ที่ขา $s_3 s_2 s_1$ และ s_0 ดังตารางความจริง

พิจารณาตัวอย่างฟังก์ชันการทำงานได้ดังนี้คือ

เมื่อเลือก $s_3 s_2 s_1 s_0 = 0000$ และ $C_n = 0$ การทำงานคือ $F = A \text{ MINUS } 1$

เช่นถ้า $a_7 a_6 a_5 a_4 a_3 a_2 a_1 a_0 = 0110 1101$

การทำงานคือ $0110 1101$

$$\begin{array}{r} - \\ \hline 0110 \ 1100 \\ \hline \end{array}$$

จะได้ผลลัพธ์คือ $f_7 \ f_6 \ f_5 \ f_4 \ f_3 \ f_2 \ f_1 \ f_0 = 0110 \ 1100$

เมื่อเลือก $s_3 \ s_2 \ s_1 \ s_0 = 1001$ และ $C_n = 0$ การทำงานคือ $F = A \text{ PLUS } B$

เช่นถ้า $a_7 \ a_6 \ a_5 \ a_4 \ a_3 \ a_2 \ a_1 \ a_0 = 1100 \ 1000$

$b_7 \ b_6 \ b_5 \ b_4 \ b_3 \ b_2 \ b_1 \ b_0 = 1010 \ 1010$

การทำงานคือ $1010 \ 1000$

$$\begin{array}{r} +1010 \ 1010 \\ \hline \end{array}$$

$$\begin{array}{r} 10111 \ 0010 \\ \hline \end{array}$$

จะได้ผลลัพธ์คือ $f_7 \ f_6 \ f_5 \ f_4 \ f_3 \ f_2 \ f_1 \ f_0 = 0111 \ 0010$ และ $C_{n+8} = 1$

เมื่อเลือก $s_3 \ s_2 \ s_1 \ s_0 = 0110$ และ $C_n = 1$ การทำงานคือ $F = A \text{ MINUS } B$

เช่นถ้า $a_7 \ a_6 \ a_5 \ a_4 \ a_3 \ a_2 \ a_1 \ a_0 = 0110 \ 1110$

$b_7 \ b_6 \ b_5 \ b_4 \ b_3 \ b_2 \ b_1 \ b_0 = 0010 \ 0110$

การทำงานคือ $0110 \ 1110$

$$\begin{array}{r} -0010 \ 0110 \\ \hline \end{array}$$

$$\begin{array}{r} 0100 \ 1000 \\ \hline \end{array}$$

จะได้ผลลัพธ์คือ $f_7 \ f_6 \ f_5 \ f_4 \ f_3 \ f_2 \ f_1 \ f_0 = 0100 \ 1000$

เมื่อเลือก $s_3 \ s_2 \ s_1 \ s_0 = 1100$ และ $C_n = 0$ การทำงานคือ $F = A \text{ PLUS } A$

เช่นถ้า $a_7 \ a_6 \ a_5 \ a_4 \ a_3 \ a_2 \ a_1 \ a_0 = 0110 \ 0010$

การทำงานคือ $0110 \ 0010$

$$\begin{array}{r} +0110 \ 0010 \\ \hline \end{array}$$

$$\begin{array}{r} 1100 \ 0100 \\ \hline \end{array}$$

จะได้ผลลัพธ์คือ $f_7 \ f_6 \ f_5 \ f_4 \ f_3 \ f_2 \ f_1 \ f_0 = 1100 \ 0100$

จากการทำงาน $F = A \text{ PLUS } A$ จะสังเกตได้ว่าเป็นการเลื่อนบิตไปทางซ้ายหนึ่ง

บิตนั่นเอง

นอกจากการทำงานเฉพาะทางคณิตศาสตร์โดยตรงแล้ว ในขณะที่ขา m แสดงสถานะ "0" นี้ เรายังสามารถให้ ALU8BIT ทำงานทั้งทางคณิตศาสตร์และตรรกศาสตร์ร่วมกันได้ ตัวอย่างเช่น

เมื่อเลือก $s_3 \ s_2 \ s_1 \ s_0 = 1101$ และ $C_n = 0$ การทำงานคือ $F = AB \text{ PLUS } A$

โดยที่ผลลัพธ์จะได้จากการนำ A และ B มา AND กัน แล้วนำไปบวกกับ A

เช่นถ้า $a_7 \ a_6 \ a_5 \ a_4 \ a_3 \ a_2 \ a_1 \ a_0 = 0110 \ 1101$

$b_7 \ b_6 \ b_5 \ b_4 \ b_3 \ b_2 \ b_1 \ b_0 = 0101 \ 0001$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นิพนธ์ให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การทำงานคือ 0110 1101

AND 0101 0001

0100 0001

+0110 1101

1010 1110

จะได้ผลลัพธ์คือ f7 f6 f5 f4 f3 f2 f1 f0 = 1010 1110

3.3สรุปข้อจำกัดและปัญหาในการออกแบบ ALU8BIT

ในการออกแบบ ALU8BIT นี้ มีข้อจำกัดและปัญหาพอจะสรุปได้ดังนี้


- จากวงจรที่ใช้ในการออกแบบตามรูปในลอจิก ไดอะแกรม (logic diagram) นั้น จะสังเกตได้ว่า ช่วงจังหวะการทำงานมีลักษณะไม่เท่ากัน ทำให้เวลาในการหน่วง (delay) ต่างกัน จึงทำให้ช่วงเวลาที่ข้อมูลไม่เสถียร (non-valid) ของเอาต์พุต มีเวลาดำเนินช้ามากคือประมาณ 129 นาโนเซ็ค (ns)

- ความถี่สูงสุดที่ใช้งาน (maximum frequency) มีค่าประมาณ 5.5 เมกะเฮิร์ต

- เนื่องจากเป็นชิพที่มีประมวลขนาด 8 บิต จึงเป็นชิพที่มีจำนวนขาต่อช้ามาก คือประมาณ 33 ขา ทั้งนี้ถ้าต้องการลดจำนวนขาเราก็อาจจะทำการมัลติเพล็กซ์ (multiplex) ที่อินพุตหรือเอาต์พุต


- ตามที่ได้กล่าวมาแล้วว่า ในการออกแบบได้ใช้คอมพิวเตอร์ช่วยในการออกแบบ โดยใช้ CIRCAD II เป็นซอฟต์แวร์ช่วยในการออกแบบ ซึ่งมีปัญหาในการใช้งานค่อนข้างมาก อีกทั้งคอมพิวเตอร์ที่ใช้ในการออกแบบมีเพียงเครื่องเดียว จึงทำให้เกิดความล่าช้าในการออกแบบ

ALU8BIT เป็นชิพที่มีความสามารถในการทำงานได้หลายหน้าที่ ดังนั้นในการใช้งานเราสามารถนำมาประยุกต์ ใช้แทนเกตอาร์เรย์ (Gate Array), การบวก (Addition), การลบ (Subtraction) และการเลื่อน (Shift) ได้ ทั้งนี้ขึ้นอยู่กับความต้องการของผู้ใช้



ALU-...		07: 29 Monday 27 February 1989	
Window (microns) : [0.00, 0.00] - [4552.50, 5306.25]			
Plot size (mm) : 145 by 168 Scale : 32.0024 micron/mm			
Plot level : 1-4	<input type="checkbox"/> CP	<input type="checkbox"/> CPD	<input type="checkbox"/> CPW
User : kmitcad	<input checked="" type="checkbox"/> CC	<input type="checkbox"/> CG	<input type="checkbox"/> CM <input type="checkbox"/> CND

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



ALUSE III

18:31 Sunday 28 February 1989


Window (microns) : [-5.00, -3.75] - [1787.50, 2538.75]

Plot size (mm) : 126 by 166 Scale : 14.0484 micron/mm

Plot level : 1-4 CP CPD CPWUser : kmitcad CC CM CND


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรรมใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ALU8BIT TREK v1.0 05:08 Friday 17 February 1989



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ALU8BIT TREK v1.0 05:14 Friday 17 February 1989



--- Input
 - - - Output
 - - - I/O

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การออกแบบสเตตแมชชีน (State machines) โดยใช้ fidel

งานที่เกี่ยวกับการออกแบบวงจรโดยใช้ finite state machines นั้น มีวิธีการออกแบบที่ค่อนข้างยุ่งยากและน่าเบื่อ ในการคำนวณหาสถานะถัดไปและสมการของเอาต์พุต ซึ่งปัญหาในการออกแบบที่น่าเบื่อเหล่านี้ เราสามารถใช้ซอฟต์แวร์ช่วยในการออกแบบได้

1 Fidel

fidel เป็นไฟล์หนึ่งในซอฟต์แวร์ที่ช่วยในการออกแบบวงจรระดับ VLSI CIRCAD II โดย fidel จะเหมือนภาษาคอมพิวเตอร์ภาษาหนึ่งที่ช่วยในการสังเคราะห์ (synthesis) finite state machines (FSM) ดังนั้นงานเกี่ยวกับการออกแบบวงจรดิจิทัลต่างๆ สามารถใช้ fidel ช่วยได้ทำให้งานนั้นง่ายขึ้น

2 ลักษณะของภาษาใน fidel

ในไฟล์ fidel นี้จะถูกแบ่งออกเป็นสองส่วน คือ

- 1 declaration block : เป็นส่วนที่บอกลักษณะของอินพุต, เอาต์พุต และสถานะต่างๆ
- 2 transition block : จะเป็นส่วนที่บอกข้อมูลเกี่ยวกับสถานะทรานซิชัน (state transition)

3 ทรานซิชันแบบไม่มีเงื่อนไข (Unconditional Transition)

เป็นลักษณะของ state machines ที่ง่ายที่สุด กล่าวคือ ไม่มีอินพุตหรือเอาต์พุตใดไปยุ่งเกี่ยวกับสถานะของ state ดังตัวอย่างโปรแกรมที่จะแสดงให้ดูต่อไปนี้ ซึ่งเป็นโปรแกรมวงจรมานับ 4 แบบวงแหวน (4 ring counter) ดังนี้

```
module counter 4
{
    state
    s0 , s1 , s2 , s3 ;
    s0 : -> s1 ;
    s1 : -> s2 ;
    s2 : -> s3 ;
    s3 : -> s0 ;
}
```

หมายเหตุ สัญลักษณ์ " -> " หมายถึง การเปลี่ยนแปลงจากสถานะเริ่มต้น (present state) ไปเป็นสถานะถัดไป (next state)

4 ทรานซิชันแบบมีเงื่อนไข (Conditional Transition)

state machines ส่วนมากนั้น ทรานซิชันของมันไม่ได้เป็นฟังก์ชันที่ขึ้นอยู่กับสถานะเริ่มต้นอย่างเดียวก่อนหน้านี้ แต่ยังคงขึ้นอยู่กับเงื่อนไขของอินพุตขณะนั้นด้วย ซึ่งเราเรียก state machines ลักษณะนี้ว่าเป็นแบบทรานซิชันแบบมีเงื่อนไข ตัวอย่างโปรแกรมที่จะแสดงให้ดูนี้ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เป็น วงจรนับขึ้น-ลง 4 บิต (4 bit up-down counter) ซึ่งโหมดการทำงานของวงจร
นับจะถูกควบคุมโดย input "up". ซึ่งเป็นโปรแกรมที่เป็น state machines แบบที่ทราบ
ขั้นของมันมีเงื่อนไข

```
module updown-entr 4
```

```
{
    input
        up ;
    state
        s0, s1, s2, s3;
    s0 : if (up) -> s1 ; else -> s3;
    s1 : if (up) -> s2 ; else -> s0;
    s2 : if (up) -> s3 ; else -> s1;
    s3 : if (up) -> s0 ; else -> s2;
}
```

คำสั่ง "switch" จะใช้ในการอธิบายคุณสมบัติของทรานซิชันแบบมีเงื่อนไข ดังตัวอย่างโปรแกรมที่จะแสดงให้ดูดังต่อไปนี้

```
s0 : switch (a, b, c)
{
    case (1, 0, 1) : -> s1;
    case (0, 1, 1) : -> s2;
    default:      -> s0;
}
```

ส่วนคำสั่ง default หมายถึงกรณีที่เหลือทั้งหมดที่ไม่ได้กล่าวถึงในคำสั่ง switch (...)

โดยทั่วไปเรามีวิธีเขียนทรานซิชันของ state S ได้ n วิธี โดยใช้คำสั่ง if... .elseif....else ดังนี้

```
S :
    if (B1) ....
    else if (B2) ....
    else if (B3) ....
    ....
    else ....
```

เอกสารนี้เป็นสิ่งที่เกิดว่าคำสั่ง else ใช้หลังสุดจะมีหรือไม่มีก็ได้และสำหรับพีชคณิตบูลีนของอินพุต การคำนวณค่าไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


```

S2 : C0 = 1; C1 = 0;
    if (~reset)
    {
        C2 = 1; C3 = 0;
        -> S1;
    }
    else
        -> S2;

```

เอาท์พุทแบบมีเงื่อนไขนี้ถูกกำหนดโดย $C2 = 1$ และ $C3 = 0$

6 อาร์เรย์ (Arrays)

อาร์เรย์นี้ใช้ในกรณีที่มีอินพุทหรือเอาท์พุทที่ฟอร์มกันเป็น state machine ถูกใช้ร่วมกับอุปกรณ์ที่ต่อจากภายนอก (external device) โดยรูปแบบคำสั่งจะคล้ายกับที่ใช้ในภาษา C คือ

```
input vec[8];
```

จากตัวอย่างนี้หมายความว่าเราได้ใช้คำสั่ง vec ในการบอกให้ทราบถึงอินพุทแบบอาร์เรย์ขนาด 8 บิต (คือ $vec[0] \dots, vec[7]$) ซึ่งแต่ละบิตสามารถที่จะเช็คค่าแยกกันได้โดยอิสระเช่น

```
vec[0] = 1; vec[2] = 0;
```

หรือจะกำหนดค่าเป็นกลุ่มของบิตที่ติดๆกันเช่น

```
vec[1:4] = 3;
```

7. การออกแบบวงจรคอมบิเนชันลอจิก (combination logic)

วงจรคอมบิเนชันลอจิกถือได้ว่าเป็น state machine แบบคลาส 0 (class 0) กล่าวคือตัว state machine จะถูกกำหนดด้วยสถานะ 1 สถานะ และเงื่อนไขเอาท์พุทเท่านั้นดังตัวอย่างต่อไปนี้ซึ่งเป็นวงจร full adder

```

module combadder
{
    /* FULL ADDER */
    input
    a, b, cin;
    output
    sum, cout;
    switch(cin, a, b)

```

```

case(0, 1, 1): cout = 1; sum = 0;
case(0, 0, 0): cout = 0; sum = 0;
case(0, 1, 0): cout = 0; sum = 1;
case(0, 0, 1): cout = 0; sum = 1;
case(1, 1, 1): cout = 1; sum = 1;
case(1, 0, 0): cout = 0; sum = 1;
default:      cout = 1; sum = 0;
}
}

```



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การใช้ INGRES

Ingrid เป็น CAD ที่ใช้ในการออกแบบวงจร VLSI โดยจะมีลักษณะของ DEVICE, WIRE, TOOL ต่าง ๆ ทางด้านกราฟิคเพื่อช่วยในการออกแบบ การออกแบบโดยทั่วไปจะแบ่งตามเทคโนโลยีที่ใช้ได้ 2 แบบคือ

1. NMOS
2. CMOS

โดย DEVICE ที่ใช้ใน NMOS และ CMOS จะไม่เหมือนกันจะมีอัตราส่วนต่างกัน กฎการออกแบบ (Design rules) ที่ต่างกัน ในการเรียกใช้

NMOS จะเรียก INGRES filename to edit

เมื่อเครื่องทำงานจะขึ้น window ของ ingred. มาให้

CMOS จะต้องบอกถึงเทคโนโลยีที่ใช้ว่าเป็นแบบ CMOS ดังนั้นจึงต้องเรียก

INGRED-P CMOS filename to edit

TOOL ที่ใช้ใน NMOS และ CMOS การทำงานจะเหมือนกันทุกอย่าง แต่จะมี Device ที่ต่างกันไปเท่านั้น


ระดับในการออกแบบ

โดยปกติจะแบ่งออกเป็น 2 ระดับด้วยกัน

1. ระดับ Module จะเป็นวงจรมหาศาลจะเป็นการนำเอา leafcell มาต่อกัน command ใน ingred ก็จะแตกต่างกับระดับ leafcell
 2. ระดับ leafcell จะเป็นวงจรร้อยๆ ที่สร้างเตรียมเอาไว้ สามารถดึงเอามาต่อกันเป็นวงจรมหาศาลมี command ใน ingred ต่างจากระดับ module
- การเรียก ingred ถ้าเป็น Newfile เครื่องจะเปิดมาอยู่ใน module เราสามารถเปลี่ยนให้ไปอยู่ใน leaf cell โดยใช้ mouse เลือกได้ เพื่อออกแบบวงจรในระดับ leafcell ได้

System Design

top-down design




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



**CD54/74HC377
CD54/74HCT377**

High-Speed CMOS Logic

Octal D-Type Flip-Flop with Data Enable



FUNCTIONAL DIAGRAM

Type Features:

- Buffered common clock
- Buffered inputs
- Typical propagation delay = 17ns @ $C_L = 15pF, V_{CC} = 5V, T_A = 25^\circ C$
- 60 MHz typical maximum clock frequency @ $V_{CC} = 5V, C_L = 15pF, T_A = 25^\circ C$

Family Features:

- Fanout (over temperature range):
Standard outputs - 15 LSTTL loads
Bus driver outputs - 15 LSTTL loads
- Wide operating temperature range:
CD74HC/HCT: -40 to $+85^\circ C$
- Balanced propagation delay and transition times
- Significant power reduction compared to LSTTL logic ICs
- Alternate source is Philips/Signetics
- CD54HC/CD74HC types:
2 to 6 V operation
High noise immunity: $N_{IL} = 30\%, N_{IH} = 30\%$ of V_{CC}
@ $V_{CC} = 5V$
- CD54HCT/CD74HCT types:
4.5 to 5.5 V operation
Direct LSTTL input logic compatibility
 $V_{IL} = 0.8V$ max., $V_{OH} = 2V$ min.
CMOS input compatibility
 $I_L \leq 1 \mu A$ @ V_{OL}, V_{OH}


The RCA-CD54/74HC377 and CD54/74HCT377 are octal D-type flip-flops with a buffered clock (CP) common to all eight flip-flops. All the flip-flops are loaded simultaneously on the positive edge of the clock (CP) when the Data Enable (E) is LOW.

The CD54HC377 and CD54HCT377 are supplied in 20-lead ceramic dual-in-line packages (F suffix). The CD74HC377 and CD74HCT377 are supplied in 20-lead dual-in-line plastic packages (E suffix) and in 20-lead dual-in-line surface mount plastic packages (M suffix). Both types are also available in chip form (H suffix).

TRUTH TABLE

OPERATING MODE	INPUTS			OUTPUTS
	CP	E	D _n	Q _n
Load "1"	↗	L	h	H
Load "0"	↗	L	l	L
Hold (do nothing)	↗	h	X	no change
	X	H	X	no change

- H = HIGH voltage level steady state.
- h = HIGH voltage level one setup time prior to the LOW-to-HIGH clock transition.
- l = LOW voltage level steady state
- l = LOW voltage level one setup time prior to the LOW-to-HIGH clock transition.
- X = Don't care.
- ↗ = LOW-to-HIGH clock transition.




TERMINAL ASSIGNMENT

mark(s)®Registered
(s) Registrada(s)
in USA/5-86
series issue dated 1-85

Information furnished by RCA is believed to be accurate and reliable. However, no responsibility is assumed by RCA for its use, nor for any infringements of patents or other rights of third parties which may result from its use. No license is granted by implication or otherwise under any patent or patent rights of RCA.

File Number 1675

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านธุรกิจ
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



Flip-Flop Detail

Fig. 1 - Logic diagram

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น -2- ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

MAXIMUM RATINGS, Absolute-Maximum Values:

DC SUPPLY-VOLTAGE, (V_{CC}):
(Voltages referenced to ground) -0.5 to +7 V

DC INPUT DIODE CURRENT, I_{IK} (FOR V_i < -0.5 V OR V_i > V_{CC} + 0.5V) ±20mA

DC OUTPUT DIODE CURRENT, I_{OK} (FOR V_o < -0.5 V OR V_o > V_{CC} + 0.5V) ±20mA

DC DRAIN CURRENT, PER OUTPUT (I_O) (FOR -0.5 V < V_o < V_{CC} + 0.5V) ±25mA

DC V_{CC} OR GROUND CURRENT (I_{CC}) ±50mA

POWER DISSIPATION PER PACKAGE (P_O):

For T_A = -40 to +60°C (PACKAGE TYPE E) 500 mW

For T_A = +60 to +85°C (PACKAGE TYPE E) Derate Linearly at 8 mW/°C to 300 mW

For T_A = -55 to +100°C (PACKAGE TYPE F, H) 500 mW

For T_A = +100 to +125°C (PACKAGE TYPE F, H) Derate Linearly at 8 mW/°C to 300 mW

For T_A = -40 to +70°C (PACKAGE TYPE M) 400 mW

For T_A = +70 to +125°C (PACKAGE TYPE M) Derate Linearly at 6 mW/°C to 70 mW

OPERATING-TEMPERATURE RANGE (T_A):

PACKAGE TYPE F, H -55 to +125°C

PACKAGE TYPE E, M -40 to +85°C

STORAGE TEMPERATURE (T_{stg}) -65 to +150°C

LEAD TEMPERATURE (DURING SOLDERING):

At distance 1/16 ± 1/32 in. (1.59 ± 0.79 mm) from case for 10 s max -265°C

Unit inserted into a PC Board (min. thickness 1/16 in., 1.59 mm) with solder contacting lead tips only +300°C

RECOMMENDED OPERATING CONDITIONS:

For maximum reliability, nominal operating conditions should be selected so that operation is always within the following ranges:

CHARACTERISTIC	LIMITS		UNITS
	MIN.	MAX.	
Supply-Voltage Range (For T _A = Full Package-Temperature Range) V _{CC} .*			
CD54/74HC Types	2	6	V
CD54/74HCT Types	4.5	5.5	V
DC Input or Output Voltage V _i , V _o	0	V _{CC}	V
Operating Temperature T _A :			
CD74 Types	-40	+85	°C
CD54 Types	-55	+125	°C
Input Rise and Fall Times t _r , t _f			
at 2 V	0	1000	ns
at 4.5 V	0	500	ns
at 6 V	0	400	ns

*Unless otherwise specified, all voltages are referenced to Ground.

20
V_{CC}

GND
19
C-3

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
หากมีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

STATIC ELECTRICAL CHARACTERISTICS

CHARACTERISTIC	CD74HC377 CD54HC377								CD74HCT377 CD54HCT377								UNITS
	TEST CONDITIONS			74HC 54HC TYPES		74HC TYPE	54HC TYPE		TEST CONDITIONS		74HCT 54HCT TYPES		74HCT TYPE		54HCT TYPE		
	V _i	I _o	V _{cc}	+25 C		-40 +85 C	-55 -125 C		V _i	V _{cc}	+25 C		-40 +85 C		-55 +125 C		
	V	mA	V	Min	Typ	Max	Min	Max	Min	Max	Min	Max	Min	Max	Min	Max	
High-Level Input Voltage	V _i			2	1.5		1.5	3		4.5						2	
				4.5	3.15		3.15	5									
				6	4.2		4.2	4.2		5.5							
Low-Level Input Voltage	V _i			2		0.5	0.5	0.5		4.5				0.8	0.8		
				4.5		1.35	1.35	1.35		5							
				6		1.8	1.8	1.8		5.5							
High-Level Output Voltage	V _o			2	1.9		1.9	1.9		4.5	4.4			4.4	4.4		
CMOS Loads	V _o	+0.02		4.5	4.4		4.4	4.4									
TTL Loads	V _o			5	5.9		5.9	5.9									
				4	4.5	3.98		3.84		4.5	3.98			3.84	3.7		
				6	5.2	5.48		5.34		5.5	5.2			5.34	5.2		
Low-Level Output Voltage	V _o			2		0.1	0.1	0.1		4.5				0.1	0.1		
CMOS Loads	V _o	+0.02		4.5		0.1	0.1	0.1									
TTL Loads	V _o			5		0.1	0.1	0.1									
				4	4.5		0.26	0.33		4.5			0.26	0.33	0.4		
				6		0.26	0.33	0.33									
Input Leakage Current	V _i			6		-0.1	0.1	0.1		5.5				0.1	0.1		
Quiescent Device Current	V _{cc}			6		8	80	60		5.5				8	80	160	
Additional Quiescent Device Current per input pin 1 unit load ΔI_{cc}	V _{cc}									4.5				450	49		
										5.5				100	360		

*For dual-supply systems theoretical worst case (V_i = 2.4 V, V_{cc} = 5.5 V) specification is 1.8 mA

HCT Input Loading Table

Input	Unit Loads*
E	1.5
CP	0.5
All Dn Inputs	0.25

*Unit Load is ΔI_{cc} limit specified in Static Characteristic Chart, e.g., 360 μ A max. @ 25°C

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

CD54/74HC377
CD54/74HCT377

CD54/74HC377
CD54/74HCT377

File No. 1675

SWITCHING CHARACTERISTICS (V_{CC} = 5 V, T_A = 25°C, Input t_r, t_f = 6 ns)

CHARACTERISTIC	C _L (pF)	SYMBOL	TYPICAL		UNITS
			HC	HCT	
Maximum Clock Frequency	15	f _{max}	60	50	MHz
Propagation Delay CP → Q	15	t _{PLH} t _{PHL}	14	16	ns
Power Dissipation Capacitance*	—	C _{PD}	31	35	pF

C_{PD} is used to determine the dynamic power consumption, per flip flop.
 $P_D = C_{PD} V_{CC}^2 f_i + \sum (C_L V_{CC}^2 f_o)$ where:
 f_i = input frequency
 f_o = output frequency
 C_L = output load capacitance.
 V_{CC} = supply voltage.


PREREQUISITE FOR SWITCHING FUNCTION

CHARACTERISTIC	V _{CC}	25°C				-40°C to +85°C				-55°C to +125°C				UNITS
		HC		HCT		74HC		74HCT		54HC		54HCT		
		Min.	Max.	Min.	Max.	Min.	Max.	Min.	Max.	Min.	Max.	Min.	Max.	
Maximum Clock Frequency f _{max}	2	6	—	—	—	5	—	—	—	4	—	—	—	MHz
	4.5	30	—	25	—	25	—	20	—	20	—	16	—	
	6	35	—	—	—	29	—	—	—	23	—	—	—	
Clock Pulse width t _w	2	80	—	—	—	100	—	—	—	120	—	—	—	ns
	4.5	16	—	20	—	20	—	25	—	24	—	30	—	
	6	14	—	—	—	17	—	—	—	20	—	—	—	
Set-up Time E Data to CP t _{su}	2	60	—	—	—	75	—	—	—	90	—	—	—	ns
	4.5	12	—	12	—	15	—	15	—	18	—	18	—	
	6	10	—	—	—	13	—	—	—	15	—	—	—	
Hold Time, Data to CP t _h	2	3	—	—	—	3	—	—	—	3	—	—	—	ns
	4.5	3	—	3	—	3	—	3	—	3	—	3	—	
	6	3	—	—	—	3	—	—	—	3	—	—	—	
Hold Time E to CP t _h	2	5	—	—	—	5	—	—	—	5	—	—	—	ns
	4.5	5	—	5	—	5	—	5	—	5	—	5	—	
	6	5	—	—	—	5	—	—	—	5	—	—	—	

SWITCHING CHARACTERISTICS (C_L = 50 pF, Input t_r, t_f = 6 ns)

CHARACTERISTIC	V _{CC}	25°C				-40°C to +85°C				-55°C to +125°C				UNITS
		HC		HCT		74HC		74HCT		54HC		54HCT		
		Min.	Max.	Min.	Max.	Min.	Max.	Min.	Max.	Min.	Max.	Min.	Max.	
Propagation Delay, CP to Q	t _{PLH}	2	—	175	—	—	—	220	—	—	—	265	—	ns
	t _{PHL}	4.5	—	35	—	38	—	44	—	48	—	53	—	
	6	—	30	—	—	—	37	—	—	—	45	—	—	
Output Transition Time	t _{LH}	2	—	75	—	—	—	95	—	—	—	110	—	ns
	t _{THL}	4.5	—	15	—	15	—	19	—	19	—	22	—	
	6	—	13	—	—	—	16	—	—	—	19	—	—	
Input Capacitance	C _i	—	10	—	10	—	10	—	10	—	10	—	10	pF

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่าในรูปแบบใดทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



	54/74HC	54/74HCT
Input Level	V_{CC}	3V
Switching Voltage, V_S	50% V_{CC}	1.3 V

Fig. 2 - Setup and hold times and propagation delay times.

OPERATING AND HANDLING CONSIDERATIONS

1. Handling

All inputs and outputs of RCA CMOS devices have a network for electrostatic protection during handling. Recommended handling practices for CMOS devices are similar to those described in ICAN-6525, "Guide to Better Handling and Operation of CMOS Integrated Circuits."

2. Operating

Operating Voltage

During operation near the maximum supply voltage limit, care should be taken to avoid or suppress power supply turn-on and turn-off transients, power supply ripple, or ground noise; any of these conditions must not cause $V_{CC} - Gnd$ to exceed the absolute maximum rating.

Input Signals

To prevent damage to the input protection circuit, input signals should never be greater than V_{CC} nor less than Gnd . Input currents must not exceed 20 mA even when the power supply is off.

Unused Inputs

A connection must be provided at every input terminal. All unused input terminals must be connected to either V_{CC} or Gnd , whichever is appropriate.

Output Short Circuits

Shorting of outputs to V_{CC} or Gnd may damage CMOS devices by exceeding the maximum device dissipation.

ORDERING INFORMATION

RCA CMOS device packages are identified by letters indicated in the following chart. When ordering a CMOS device, it is important that the appropriate suffix letter be affixed to the type number of the device.

Package	Suffix Letter
Dual-In-Line Plastic	E
Dual-In-Line Frit-Seal Ceramic	F
Dual-In-Line Surface Mount Plastic	M
Chip	H


The CD54HC/HCT series is supplied in dual-in-line frit-seal ceramic packages (F suffix). The CD74HC/HCT series is supplied in dual-in-line plastic packages (E suffix) and dual-in-line surface mount plastic packages (M suffix). Both series are supplied in chip form (H suffix).

For example, a CD54HC377 will be identified as CD54HC377F. The CD74HC377 will be identified as CD74HC377E.



**CD54/74HC4518, CD54/74HCT4518
CD54/74HC4520, CD54/74HCT4520**

High-Speed CMOS Logic



Dual Synchronous Counters

CD54/74HC/HCT4518 — BCD
CD54/74HC/HCT4520 — Binary

Type Features:

- Positive or Negative Edge Triggering
- Synchronous Internal Carry Propagation


FUNCTIONAL DIAGRAM

The RCA CD54/74HC4518 and CD54/74HCT4518 are dual BCD up-counters. The RCA CD54/74HC4520 and CD54/74HCT4520 are dual binary up-counters. Each device consists of two independent internally synchronous 4-stage counters. The counter stages are D-type flip-flops having interchangeable CLOCK and ENABLE lines for incrementing on either the positive-going or the negative-going transition of CLOCK. The counters are cleared by high levels on the MASTER RESET lines. The counter can be cascaded in the ripple mode by connecting Q3 to the ENABLE input of the subsequent counter while the CLOCK input of the latter is held low.

The CD54HC/HCT4518 and CD54HC/HCT4520 are supplied in 16-lead ceramic dual-in-line packages (F suffix). The CD74HC/HCT4518 and CD74HC/HCT4520 are supplied in a 16-lead plastic dual-in-line packages (E suffix), and in 16-lead surface mount plastic dual-in-line packages (M suffix). The CD54/74HC/HCT4518/4520 are also supplied in chip form (H suffix).

Family Features:

- Fanout (Over Temperature Range):
Standard Outputs - 10 LSTTL Loads
Bus Driver Outputs - 15 LSTTL Loads
- Wide Operating Temperature Range:
CD74HC/HCT: -40 to +85°C
- Balanced Propagation Delay and Transition Times
- Significant Power Reduction Compared to LSTTL Logic ICs
- Alternate Source is Philips Signetics
- CD54HC/CD74HC Types:
2 to 6-V Operation
High Noise Immunity
 $N_{HL} = 30\%$, $N_{HH} = 30\%$ of V_{CC} @ $V_{CC} = 5V$
- CD54HCT/CD74HCT Types:
4.5 to 5.5 V Operation
Direct LSTTL Input Logic Compatibility
 $V_{IL} = 0.8V$ Max., $V_{OH} = 2V$ Min.
CMOS Input Compatibility
 $I_i \leq 1 \mu A$ @ V_{OL} , V_{OH}



TERMINAL ASSIGNMENT

Trademark(s)® Registered
Marca(s) Registrada(s)
Printed in USA/4-86
Supersedes issue
dated 1-85

Information furnished by RCA is believed to be accurate and reliable. However, no responsibility is assumed by RCA for its use, nor for any infringements of patents or other rights of third parties which may result from its use. No license is granted by implication or otherwise under any patent or patent rights of RCA.

File Number 1665

เอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ทางการค้า
ถ้ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




Fig. 1 — CD54/74HC HCT4518 Logic Diagram




Fig. 2 — CD54/74HC HCT4520 Logic Diagram




Fig. 3 - Detail of each D Flip-Flop

TRUTH TABLE			
CP	E	MR	ACTION
↗	H	L	Increment Count
L	↘	L	Increment Count
↘	X	L	No Change
X	↗	L	No Change
↗	L	L	No Change
H	↘	L	No Change
X	X	H	Q0 thru Q3 = 0

X = Don't Care H = High State L = Low State
↗ = low-to-high transition
↘ = high-to-low transition

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น -2- เมื่ออนุญาตให้เข้าไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

MAXIMUM RATINGS, Absolute-Maximum Values:

DC SUPPLY-VOLTAGE, (V_{CC}):
 (Voltages referenced to ground) -0.5 to + 7 V

DC INPUT DIODE CURRENT, I_{IK} (FOR $V_i < -0.5$ V OR $V_i > V_{CC} + 0.5$ V) ± 20 mA

DC OUTPUT DIODE CURRENT, I_{OK} (FOR $V_o < -0.5$ V OR $V_o > V_{CC} + 0.5$ V) ± 20 mA

DC DRAIN CURRENT, PER OUTPUT (I_o) (FOR -0.5 V $< V_o < V_{CC} + 0.5$ V) ± 25 mA

DC V_{CC} OR GROUND CURRENT, PER PIN (I_{CC}) ± 50 mA

POWER DISSIPATION PER PACKAGE (P_D):
 For $T_A = -40$ to $+60^\circ$ C (PACKAGE TYPE E) 500 mW
 For $T_A = +60$ to $+85^\circ$ C (PACKAGE TYPE E) Derate Linearly at 8 mW/ $^\circ$ C to 300 mW
 For $T_A = -55$ to $+100^\circ$ C (PACKAGE TYPE F, H) 500 mW
 For $T_A = +100$ to $+125^\circ$ C (PACKAGE TYPE F, H) Derate Linearly at 8 mW/ $^\circ$ C to 300 mW
 For $T_A = -40$ to $+70^\circ$ C (PACKAGE TYPE M) 400 mW
 For $T_A = +70$ to $+125^\circ$ C (PACKAGE TYPE M) Derate Linearly at 6 mW/ $^\circ$ C to 70 mW

OPERATING-TEMPERATURE RANGE (T_A):
 PACKAGE TYPE F, H -55 to $+125^\circ$ C
 PACKAGE TYPE E, M -40 to $+85^\circ$ C

STORAGE TEMPERATURE (T_{STG}) -65 to $+150^\circ$ C

LEAD TEMPERATURE (DURING SOLDERING):
 At distance $1/16 \pm 1/32$ in. (1.59 ± 0.79 mm) from case for 10 s max. $+265^\circ$ C
 Unit inserted into a PC Board (min. thickness $1/16$ in., 1.59 mm) with solder contacting lead tips only $+300^\circ$ C

RECOMMENDED OPERATING CONDITIONS:

For maximum reliability, nominal operating conditions should be selected so that operation is always within the following ranges:

CHARACTERISTIC	LIMITS		UNITS
	MIN.	MAX.	
Supply-Voltage Range (For $T_A =$ Full Package-Temperature Range) V_{CC} :			
CD54/74HC Types	-2	6	V
CD54/74HCT Types	4.5	5.5	V
DC Input or Output Voltage V_{IN}, V_{OUT}	0	V_{CC}	V
Operating Temperature T_A :			
CD74 Types	-40	+85	$^\circ$ C
CD54 Types	-55	+125	$^\circ$ C
Input Rise and Fall Times t_r, t_f :			
at 2 V	0	1000	ns
at 4.5 V	0	500	ns
at 6 V	0	400	ns

Unless otherwise specified, all voltages are referenced to Ground.

TION
 nt Counter
 nt Counter
 Change
 Change
 Change
 Change
 u Q3 = 0
 = Low State

นี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 การผลิตใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

STATIC ELECTRICAL CHARACTERISTICS

CHARACTERISTIC	CD74HC4518/CD54HC4518 CD74HC4520/CD54HC4520									CD74HCT4518/CD54HCT4518 CD74HCT4520/CD54HCT4520									UNITS						
	TEST CONDITIONS			74HC/54HC SERIES			74HC SERIES			54HC SERIES			TEST CONDITIONS			74HCT/54HCT SERIES				74HCT SERIES			54HCT SERIES		
	V _i V	I _o mA	V _{cc} V	+25°C			-40/ +85°C			-55/ +125°C			V _i V	V _{cc} V	+25°C			-40/ +85°C			-55/ +125°C				
				Min	Typ	Max	Min	Max	Min	Max	Min	Max			Min	Typ	Max	Min		Max	Min	Max			
High-Level Input Voltage	V _{ih}		2	1.5	—	—	1.5	—	1.5	—	—	4.5	10	2	—	—	2	—	2	—	—	—	—	—	V
			4.5	3.15	—	—	3.15	—	3.15	—	—	5.5	—	—	—	—	—	—	—	—	—	—	—	—	V
			6	4.2	—	—	4.2	—	4.2	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	V
Low-Level Input Voltage	V _{il}		2	—	—	0.5	—	0.5	—	0.5	—	4.5	10	—	—	0.8	—	0.8	—	0.8	—	—	—	—	V
			4.5	—	—	1.35	—	1.35	—	1.35	—	5.5	—	—	—	—	—	—	—	—	—	—	—	—	V
			6	—	—	1.8	—	1.8	—	1.8	—	—	—	—	—	—	—	—	—	—	—	—	—	—	V
High-Level Output Voltage	V _{oh}		2	1.9	—	—	1.9	—	1.9	—	V _{ih}	4.5	4.4	—	—	4.4	—	4.4	—	4.4	—	—	—	—	V
CMOS Loads	V _{oh}	-0.02	4.5	4.4	—	—	4.4	—	4.4	—	V _{ih}	5.5	—	—	—	—	—	—	—	—	—	—	—	—	V
	V _{oh}		6	5.9	—	—	5.9	—	5.9	—	V _{ih}	—	—	—	—	—	—	—	—	—	—	—	—	—	V
TTL Loads	V _{oh}		4	4.5	—	—	3.84	—	3.7	—	V _{ih}	4.5	3.98	—	—	3.84	—	3.7	—	—	—	—	—	—	V
	V _{oh}	-5.2	6	5.48	—	—	5.34	—	5.2	—	V _{ih}	—	—	—	—	—	—	—	—	—	—	—	—	—	V
Low-Level Output Voltage	V _{ol}		2	—	—	0.1	—	0.1	—	0.1	V _{il}	4.5	—	—	0.1	—	0.1	—	0.1	—	0.1	—	—	—	V
CMOS Loads	V _{ol}	0.02	4.5	—	—	0.1	—	0.1	—	0.1	V _{il}	5.5	—	—	—	—	—	—	—	—	—	—	—	—	V
	V _{ol}		6	—	—	0.1	—	0.1	—	0.1	V _{il}	—	—	—	—	—	—	—	—	—	—	—	—	—	V
TTL Loads	V _{ol}		4	4.5	—	—	0.26	—	0.33	—	0.4	4.5	—	—	0.26	—	0.33	—	0.4	—	—	—	—	—	V
	V _{ol}	-5.2	6	—	—	0.26	—	0.33	—	0.4	V _{il}	—	—	—	—	—	—	—	—	—	—	—	—	—	V
Input Leakage Current	I _i		6	—	—	±0.1	—	±1	—	±1	Any Voltage Between V _{cc} & Gnd	5.5	—	—	±0.1	—	±1	—	±1	—	±1	—	—	—	μA
Quiescent Device Current	I _{cc}		0	6	—	—	8	—	80	—	160	V _{cc} or Gnd	5.5	—	—	8	—	80	—	160	—	—	—	—	μA
Additional Quiescent Device Current per input pin 1 unit load	ΔI _{cc} *											V _{cc} -2.1 or 5.5	4.5 10 5.5	— — —	100 360 —	— — —	450 — —	— — —	490 — —	— — —	— — —	— — —	— — —	μA	

*For dual-supply systems theoretical worst case (V_i = 2.4 V, V_{cc} = 5.5 V) specification is 1.8 mA.

HCT Input Loading Table

Input	Unit Loads*
MR	1.2
CP	0.65
ENABLE	0.5

*Unit Load is ΔI_{cc} limit specified in Static Characteristic Chart, e.g., 360 μA max, @ 25°C.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

T4518
T4520

054/74HC4518, CD54/74HCT4518
054/74HC4520, CD54/74HCT4520

File No. 1665

SWITCHING CHARACTERISTICS (V_{CC} = 5 V, T_A = 25°C, Input t_r = 6 ns)

CHARACTERISTIC	C _L (pF)	SYMBOL	TYPICAL		UNITS
			HC	HCT	
Maximum Clock Frequency	15	f _{MAX}	50	50	MHz
Propagation Delay CP to Qn	15	t _{PLH}	21	25	ns
		t _{PHL}			
Enable to Qn	15	t _{PLH} t _{PHL}	21	30	ns
MR to Qn	15	t _{PLH} t _{PHL}	17	17	ns
Power Dissipation Capacitance*	—	C _{PD}	33	33	pF

C_{PD} is used to determine the dynamic power consumption, per counter.
P_D = C_{PD} V_{CC}² f_i + Σ C_L V_{CC}² f_o where
f_i = input frequency.

f_o = output frequency.
C_L = output load capacitance
V_{CC} = supply voltage

PREREQUISITE FOR SWITCHING FUNCTION

CHARACTERISTIC	SYMBOL	V _{CC}	25°C				-40°C to +85°C				-55°C to +125°C				UNITS
			HC		HCT		74HC		74HCT		54HC		54HCT		
			Min.	Max.	Min.	Max.	Min.	Max.	Min.	Max.	Min.	Max.	Min.	Max.	
Maximum Clock Frequency	f _{MAX}	2	5	—	—	4	—	—	—	3	—	—	—	MHz	
		4.5	25	—	25	20	—	20	—	17	—	17	—		
		6	29	—	—	24	—	—	—	20	—	—	—		
Clock Pulse Width	CP	2	100	—	—	125	—	—	—	150	—	—	—	ns	
		4.5	20	—	20	25	—	25	—	30	—	30	—		
		6	17	—	—	21	—	—	—	26	—	—	—		
MR Pulse Width	MR	2	100	—	—	125	—	—	—	150	—	—	—	ns	
		4.5	20	—	20	25	—	25	—	30	—	30	—		
		6	17	—	—	21	—	—	—	26	—	—	—		
Setup Time enable to CP	t _{SU}	2	100	—	—	125	—	—	—	150	—	—	—	ns	
		4.5	20	—	20	25	—	25	—	30	—	30	—		
		6	17	—	—	21	—	—	—	26	—	—	—		
Removal Time MR to CP	t _{REM}	2	0	—	—	0	—	—	—	0	—	—	—	ns	
		4.5	0	—	0	0	—	0	—	0	—	0	—		
		6	0	—	—	0	—	—	—	0	—	—	—		
Setup Time CP to Enable	t _{SU}	2	120	—	—	125	—	—	—	150	—	—	—	ns	
		4.5	20	—	20	25	—	25	—	30	—	30	—		
		6	17	—	—	21	—	—	—	26	—	—	—		
Removal Time MR to Enable	t _{REM}	2	0	—	—	0	—	—	—	0	—	—	—	ns	
		4.5	0	—	0	0	—	0	—	0	—	0	—		
		6	0	—	—	0	—	—	—	0	—	—	—		

SWITCHING CHARACTERISTICS (C_L = 50 pF, Input t_r = 6 ns)

CHARACTERISTIC	SYMBOL	V _{CC}	25°C				-40°C to +85°C				-55°C to +125°C				UNITS
			HC		HCT		74HC		74HCT		54HC		54HCT		
			Min.	Max.	Min.	Max.	Min.	Max.	Min.	Max.	Min.	Max.	Min.	Max.	
Propagation Delay, CP to Qn	t _{PLH} t _{PHL}	2	—	275	—	—	—	345	—	—	—	415	—	—	ns
		4.5	—	55	—	60	—	69	—	75	—	83	—	90	
		6	—	47	—	—	—	59	—	—	—	73	—	—	
Enable to Qn	t _{PLH} t _{PHL}	2	—	275	—	—	—	345	—	—	—	415	—	—	ns
		4.5	—	55	—	75	—	69	—	94	—	83	—	112	
		6	—	47	—	—	—	59	—	—	—	73	—	—	
MR to Qn	t _{PHL}	2	—	200	—	—	—	250	—	—	—	300	—	—	ns
		4.5	—	40	—	40	—	50	—	50	—	60	—	60	
		6	—	34	—	—	—	43	—	—	—	51	—	—	
Output Transition Time	t _{THL} t _{TLH}	2	—	75	—	—	—	95	—	—	—	110	—	—	ns
		4.5	—	15	—	15	—	19	—	19	—	22	—	22	
		6	—	13	—	—	—	16	—	—	—	19	—	—	
Input Capacitance	C _i	—	10	—	10	—	10	—	10	—	10	—	10	pF	

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้拿去ไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




Fig. 4 — Timing Diagrams for CD54/74HC/HCT4518/4520




Fig. 5 — Master reset pulse width, Master reset to output delay and master reset to clock recovery times

Fig. 6 — Setup Times: E to CP and CP to E

	54/74HC	54/74HCT
Input Level	V_{CC}	3V
Switching Voltage, V_s	50% V_{CC}	1.3 V

กิตติกรรมประกาศ

ปริญาวิทยานิพนธ์นี้สำเร็จลงได้ก็เพราะได้รับความรู้ ความช่วยเหลือ คำแนะนำ จาก ดร. สมเกียรติ ศุภเดช และ อาจารย์ สมศักดิ์ ชุ่มช่วย ทั้งปัญหาต่างๆที่ได้นพบในการออกแบบวงจรได้รับการแก้ไขให้สำเร็จลุล่วงลงได้ด้วยดี. ทางคณะผู้จัดทำจึงขอขอบพระคุณท่านอาจารย์ทั้งสองมา ณ ที่นี้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เอกสารอ้างอิงเอกสารอ้างอิงภาษาไทย

1. " คู่มือซีมอส 74C/54C SERIES " , ซีเอ็ดดูเคชั่น , 231 หน้า พ.ศ.2522
2. กฤษดา วิเศษธีรานนท์ , " เรียน/เล่น/ใช้ ไอทีดิจิทัล " , ซีเอ็ดดูเคชั่น , 304 หน้า , พ.ศ.2531

เอกสารอ้างอิงภาษาอังกฤษ

1. Harry Helms , " CMOS Devices 1987 Source Book " , A Technipubs / Prentice-Hall 1987
2. Adam Osborne , " Osborne 4 & 8-BIT Microprocessor Handbook " , Mc Graw-Hill , 1981
- 3 University Of New South Wales , " CIRCAD II VLSI Circuit Design Package " , 1987
- 4 Kamran Eshraghian And Neil H.E. Weste , " Principles Of CMOS VLSI Design " , Addison-wesley , 531P. , 1985

