




ปีการศึกษา 2531

ADAPTIVE SPOOLER



โดย

นาย พิระ พรสุขสว่าง NO. 296313


อาจารย์ที่ปรึกษา

อาจารย์ พูนศักดิ์ พัฒนไพโรจน์

คณะวิศวกรรมศาสตร์

สถาบันเทคโนโลยีพระจอมเกล้า

เจ้าคุณทหาร ลาดกระบัง



ปริญญาโท ปีการศึกษา 2531

เรื่อง ADAPTIVE SPOOLER

ผู้จัดทำ



บทคัดย่อ

ปัจจุบันไมโครคอมพิวเตอร์มีบทบาทอย่างสูงต่อชีวิตประจำวันเป็นอย่างมาก และจะมากขึ้นเรื่อย ๆ ในอนาคต ทั้งในด้านธุรกิจ สถาปัตยกรรม วิศวกรรมศาสตร์และงานต่าง ๆ ในเกือบทุกสาขา ปรินท์งานฉบับนี้จึงมีความมุ่งหมายต่อการอำนวยความสะดวกในการใช้งานไมโครพิวเตอร์

โดยทั่วไปไมโครคอมพิวเตอร์จะทำงานได้อย่างสมบูรณ์ จะต้องประกอบด้วยอุปกรณ์ต่าง ๆ เช่น จอภาพ เครื่องพิมพ์ หน่วยความจำสำรอง ซึ่งการติดต่อกับอุปกรณ์เหล่านี้จะต้องผ่านพอร์ตต่าง ๆ แต่อุปกรณ์เหล่านี้ บางชนิดมีความเร็วต่ำกว่าไมโครคอมพิวเตอร์ ซึ่งทำให้ไมโครคอมพิวเตอร์ต้องเสียเวลาในการรอคอยอุปกรณ์ต่าง ๆ เหล่านี้ ทำให้ความเร็วของการทำงานของไมโครคอมพิวเตอร์ก็จะลดลง

ปรินท์งานฉบับนี้ได้ถูกวิจัยขึ้นเพื่อเป็นการเพิ่มประสิทธิภาพในการทำงานให้กับ ไมโครคอมพิวเตอร์ ในการติดต่อกับอุปกรณ์ความเร็วต่ำ เช่น เครื่องพิมพ์ เป็นต้น โดยเครื่อง ADAPTIVE SPOOLER นี้จะเป็นตัวรับข้อมูลจากไมโครคอมพิวเตอร์ ซึ่งสามารถทำงานด้วยความเร็วสูงพอ ๆ กับไมโครคอมพิวเตอร์ เมื่อไมโครคอมพิวเตอร์ส่งข้อมูลที่ต้องการจะพิมพ์หมดแล้ว เครื่อง ADAPTIVE SPOOLER ก็จะทำการส่งข้อมูลดังกล่าวให้กับ เครื่องพิมพ์อีกทอดหนึ่ง

สารบัญ

	หน้า
บทที่ 1 บทนำ	1
บทที่ 2 โครงสร้างและการทำงานของ ADAPTIVE SPOOLER	3
บทที่ 3 HARDWARE	19
บทที่ 4 SOFTWARE	28
บทที่ 5 สรุปและวิจารณ์	46

ภาคผนวก

เอกสารอ้างอิง

กิตติกรรมประกาศ



บทที่ 1

บทนำ

ในระบบคอมพิวเตอร์ โดยทั่วไปเมื่อจะมีการติดต่อรับส่งข้อมูล ระหว่างคอมพิวเตอร์ กับคอมพิวเตอร์ หรือคอมพิวเตอร์กับอุปกรณ์สนับสนุนใด ๆ ซึ่งอยู่ภายนอกมันจะมีบัฟเฟอร์สำหรับเก็บข้อมูลชั่วคราวไม่ว่าจะเป็นการรับหรือส่ง เหตุที่ต้องมีบัฟเฟอร์ก็คือ เพื่อให้ประสิทธิภาพสูงสุดในการรับส่งข้อมูล เนื่องจากความเร็วในการส่งของคอมพิวเตอร์ที่ส่งข้อมูลให้กับอุปกรณ์อื่น โดยเฉพาะอุปกรณ์ที่ทำงานทางด้านกล เช่น PRINTER มักมีความเร็วต่ำกว่าไมโครคอมพิวเตอร์มาก ทำให้คอมพิวเตอร์ต้องเสียเวลาในการรอคอย แทนที่จะใช้เวลาไปทำงานอย่างอื่น แต่บัฟเฟอร์ในตัว PRINTER เองก็มีขนาดจำกัด ซึ่งในงานวิจัยนี้ได้ทดลองสร้างบัฟเฟอร์นี้ขึ้นมาโดยแยกจากเครื่องเดิม ทำหน้าที่รับเก็บและส่งข้อมูลโดยเฉพาะ มีไมโครโปรเซสเซอร์ หน่วยความจำ และอินเตอร์เฟสมาตรฐานต่างหาก

ในงานวิจัยนี้ได้กำหนดความสามารถของเครื่องดังต่อไปนี้

1. สามารถรับข้อมูลจากไมโครคอมพิวเตอร์ได้ถึง 3 เครื่อง
2. ขนาดของบัฟเฟอร์ที่สามารถรับข้อมูลได้มีขนาดความจุถึง 116 KBYTE
3. การอินเตอร์เฟสใช้อินเตอร์เฟสมาตรฐาน CENTRONIC ซึ่งเป็นอินเตอร์เฟสมาตรฐานของเครื่องพิมพ์ทั่ว ๆ ไป
4. อัตราเร็วในการถ่ายข้อมูลทางด้านอินพุตจะเท่ากับอัตราเร็วสูงสุดของ ADAPTIVE SPOOLER และทางด้านเอาท์พุตจะเท่ากับ อัตราเร็วสูงสุดในการรับข้อมูลของอุปกรณ์ที่นำมาต่อ
5. การจัดหน่วยความจำใช้แบบ CIRCULAR QUEUE ซึ่งทำให้รับข้อมูลมาแทนที่ ส่วนของข้อมูลที่ถูกพิมพ์ไปแล้ว ทำให้ไม่ต้อง RESET เครื่องตลอดการใช้งาน และสามารถทำการเรียงคิวพิมพ์โดยอัตโนมัติ
6. บัฟเฟอร์ในเครื่อง ADAPTIVE SPOOLER นี้จะเก็บข้อมูลแต่ละชุดรวมกันแม้ว่าจะส่งจากคอมพิวเตอร์ตัวเดียวกันหรือคนละตัวก็ตาม และขณะพิมพ์สามารถแยกชุดได้

เอกสารนี้เป็นเอกสารสงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ซึ่งวิธีนี้ทำให้ประหยัดเนื้อที่ในหน่วยความจำลง

7. หากบัฟเฟอร์มีขนาดของที่ว่างน้อยกว่า 20 KBYTE จะเกิดเสียงเตือนขึ้น ทำให้ผู้ใช้ทราบ
8. มี LED แสดงขณะมีการรับข้อมูลจากไมโครคอมพิวเตอร์แต่ละเครื่องอยู่ 3 ดวง เพื่อแสดงว่าขณะนี้ เครื่อง ADAPTIVE SPOOLER กำลังอ่านข้อมูลจากเครื่องไมโครคอมพิวเตอร์เครื่องใด
9. มี SWITCH RESET เพื่อล้างข้อมูลของ ADAPTIVE SPOOLER และในบัฟเฟอร์ของ PRINTER




บทที่ 2

โครงสร้างและหลักการทำงานของ ADAPTIVE SPOOLER

2.1 หลักการทำงาน

หลักการทำงานของ ADAPTIVE SPOOLER นั้นจะให้ไมโครคอมพิวเตอร์ มอง ADAPTIVE SPOOLER เสมือนเป็นเครื่องพิมพ์ความเร็วสูงเท่ากับความเร็วของเครื่องไมโครคอมพิวเตอร์ ส่วนทางด้านเครื่องพิมพ์จะมอง ADAPTIVE SPOOLER เสมือนเป็นไมโครคอมพิวเตอร์ที่อยู่กับตัวมันปกติ ดังรูป 2.1




3.1 หลักการทำงานของ ADAPTIVE SPOOLER

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.2 BLOCK DIAGRAM

รูป 2.2 แสดง BLOCK DIAGRAM ของเครื่อง ADAPTIVE SPOOLER ซึ่งประกอบด้วย CPU เบอร์ Z-80 , 8255 PORT และหน่วยความจำ ส่วน INTEEFACE ก็เป็นแบบ CENTRONIC ภาค DISPLAY มี LED 3 ดวง ที่หน้าที่แสดงสถานะขณะทำการรับข้อมูลจาก HOST COMPUTER แต่ละเครื่อง ซึ่งมีด้วยกัน 3 เครื่อง (1 เครื่องแสดงต่อ LED 1 ดวง)



รูป 2.2 โครงสร้างของวงจร ADAPTIVE SPOOLER

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.3 ทฤษฎีการทำงาน


PORT ของ ADATIVE SPOOLER จะจัดให้ทำงานในลักษณะ HARSHAKING ทั้ง INPUT และ OUTPUT เมื่อไมโครคอมพิวเตอร์ส่งข้อมูลเข้ามาตัว ADATIVE SPOOLER ก็จะอ่านข้อมูลเหล่านั้นเข้ามาเก็บในหน่วยความจำตำแหน่ง 1800H ของ PAGE 0 เป็นต้นไป จนจบ FILE เนื่องจากไมโครคอมพิวเตอร์จะไม่ส่งรหัส EOF (END OF FILE) ตอนจบ FILE (คือรหัส 1A) จึงใช้วิธีหน่วยเวลาประมาณ 5 วินาที หากไม่มีการส่งข้อมูลจากไมโครคอมพิวเตอร์อีกภายในเวลาดังกล่าว ก็ถือว่าจบ FILE ก็จะใส่รหัส FORMFEED เข้าไปแทนในตำแหน่งหน่วยความจำถัดไป

เครื่อง ADATIVE SPOOLER ได้จัดหน่วยความจำไว้ 2 PAGE ซึ่งแต่ละ PAGE มีพื้นฐานเก็บข้อมูลนี้อยู่ 58 KBYTE โดยหน่วยความจำเหล่านี้จะใช้เก็บข้อมูลต่อกันไปรวม 116 KBYTE คือ เมื่อเก็บ PAGE หนึ่งเต็ม คือตำแหน่งถึงตำแหน่ง FFFFH ก็จะเก็บอีก PAGE หนึ่ง ในตำแหน่งที่ 1800H ไปเรื่อย ๆ อีก

เมื่ออ่านข้อมูลจากไมโครคอมพิวเตอร์จนจบแล้ว ก็จะเป็นการส่งข้อมูลออกไปยัง PRINTER ตามลำดับ คือ FIRST IN FIRST OUT เมื่อพบรหัส FORMFEED (0CH) เครื่อง PRINTER ก็จะเลื่อนกระดาษไปเพื่อพิมพ์ FILE ถัดไป (เป็นการแยก FILE แต่ละ FILE ออกจากกัน) ทำเช่นนี้เรื่อยไปจนตำแหน่งของการอ่านและการพิมพ์เท่ากัน และอยู่ใน PAGE เดียวกันด้วย ซึ่งแสดงว่าพิมพ์ข้อมูลหมดแล้ว ก็จะไปรอการรับข้อมูลจากไมโครคอมพิวเตอร์

หากข้อมูลต้องการจะส่งพิมพ์มีขนาดใหญ่เกินกว่าหน่วยความจำที่จะเก็บแล้ว ก็จะส่งข้อมูลออกเครื่องพิมพ์ไป 3FFH BYTE ก่อน แล้วจึงรับข้อมูลเข้ามาอีก 3FFH BYTE ทำเช่นนี้เรื่อยไปจนจบ FILE ดังนั้นตัว ADAPTIVE SPOOLER นี้ได้ถูกออกแบบสร้างสัญญาณเสียง เพื่อเป็นการเตือนผู้ใช้เมื่อเนื้อที่ในหน่วยความจำของ ADAPTIVE SPOOLER เหลือน้อยกว่า 20 KBYTE หากข้อมูลผู้ใช้ต้องการจะพิมพ์มีขนาดมากกว่า 20 KBYTE ก็ควรจะไปทำงานอย่างอื่นก่อน หากมีการส่งข้อมูลที่จะพิมพ์ขณะนั้นก็เท่ากับว่าต้องเสียเวลารอคอย เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


เครื่องพิมพ์ พิมพ์ข้อมูลออกไปก่อน



รูป 2.31 แสดงการอ่านข้อมูลเข้ามาเก็บในหน่วยความจำทั้ง 2 PAGE แล้วทำการส่งข้อมูลออกไปพิมพ์บางส่วน

จากรูป 2.31 จะเห็นว่าเป็นลักษณะของการเก็บข้อมูลลงในหน่วยความจำเรียงกันไปโดยเริ่มจาก PAGE 0 จนจบ แล้วเริ่ม PAGE 1 ที่ตำแหน่ง 1800H ซึ่งแต่ละ FILE จะมีรหัส FORMFEED (0CH) กั้นอยู่ เพื่อแยกตอนพิมพ์ จากนั้นเมื่อรับข้อมูลจนจบก็จะเป็นการส่งพิมพ์ออก PRINTER ซึ่งก็จะเริ่มที่ PAGE 0 ที่ตำแหน่ง 1800H พิมพ์ไปเรื่อย ๆ จนข้อมูลหมด ซึ่งตำแหน่งของหน่วยความจำที่พิมพ์ไปแล้วสามารถจะใช้ในการรับข้อมูลใหม่มาเก็บทับได้

ในกรณีนี้ ข้อมูลที่ต้องการส่งพิมพ์ที่ขนาดใหญ่กว่าหน่วยความจำทั้ง 2 PAGE ที่มีอยู่ก็จะทำให้ไม่สามารถเก็บข้อมูลต่อไปได้ ดังรูป 2.32




2.32 แสดงการรับข้อมูลจากไมโครคอมพิวเตอร์ที่มีขนาดใหญ่เกินกว่าหน่วยความจำทั้งหมดจะเก็บได้

ฉะนั้นจำเป็นต้องมีการส่งข้อมูลออก PRINTER ไปส่วนหนึ่งก่อนซึ่งในที่นี้จะส่งข้อมูลออกไป 03FFH BYTE แล้วจึงเก็บข้อมูลได้อีก 03FFH BYTE หากข้อมูลยังไม่หมดอีกก็จะพิมพ์เช่นนี้ไปเรื่อย ๆ จนจบ FILE ที่รับจากไมโครคอมพิวเตอร์ หากไม่มีไมโครคอมพิวเตอร์ตัวใดส่งข้อมูลเข้ามาอีกก็จะเริ่มพิมพ์ไปเรื่อย ๆ พร้อมกับตรวจสอบว่ามีการส่งข้อมูลจากไมโครคอมพิวเตอร์ตัวไหนบ้าง ถ้ามีการส่งข้อมูลจากไมโครคอมพิวเตอร์อีก ADAPTIVE SPOOLER ก็จะหยุดส่งข้อมูลสู่ PRINTER แล้วเริ่มรับข้อมูลจากไมโครคอมพิวเตอร์ ทำเช่นนี้จนหมดข้อมูลทั้งหมดที่ต้องการพิมพ์

ในขณะที่รับข้อมูลจากไมโครคอมพิวเตอร์ และส่งข้อมูลสู่ PRINTER แต่ละ BYTE

ก็จะมีตรวจสอบตลอดเวลาว่าข้อมูลที่อ่านเข้ามาจะไปทับ ข้อมูลที่ยังไม่ได้พิมพ์หรือไม่

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



2.33 แสดงตำแหน่งของข้อมูลที่จะพิมพ์อยู่ที่ตำแหน่งแรกของอีก PAGE หนึ่ง ขณะที่ตำแหน่งของข้อมูลนี้จะรับเข้ามาอยู่ตำแหน่งสูงสุดของอีก PAGE หนึ่ง

จากรูป 2.33 เมื่อเกิดกรณีเช่นนี้ เมื่อจะเปลี่ยน PAGE ก็จะต้องมีการตรวจสอบว่าตำแหน่งแรกของ PAGE ถัดไปมีเนื้อที่ว่างหรือเปล่า

ลักษณะของการเก็บข้อมูลเป็นแบบ CIRCULAR QUEUE คือค่า PAGE ของข้อมูลที่รับเข้ามา (PAGE DATA) กับ PAGE ของข้อมูลที่ส่งออกไป (PAGE PRT) จะถูกเพิ่มขึ้นทีละหนึ่ง แต่จะถูก MARK BIT เอาเฉพาะ BIT 0 ไปใช้

ลักษณะดังกล่าวมาแล้วข้างต้นพอจะสรุปได้ว่า เป็นการจัดหน่วยความจำดังรูป 2.34



ตำแหน่งพิมพ์ข้อมูล

2.34 แสดงการจัดหน่วยความจำเพื่อรับและส่งข้อมูล

3.4 PRIORITY

การจัดลำดับความสำคัญของไมโครคอมพิวเตอร์แต่ละเครื่องในการส่งข้อมูลมายัง ADAPTIVE SPOOLER ซึ่งมีด้วยกัน 3 เครื่อง จะจัดให้ไมโครคอมพิวเตอร์เครื่องที่ 1 , ไมโครคอมพิวเตอร์เครื่องที่ 2 และไมโครคอมพิวเตอร์เครื่องที่ 3 มีค่าความสำคัญตามลำดับ ซึ่งจะจัดความสำคัญโดยใช้ SOFT WARE เป็นตัวควบคุม ในลักษณะที่เรียกว่า POLLING คือจะตรวจสอบการส่งข้อมูลของเครื่องไมโครคอมพิวเตอร์เครื่องที่ 1 ไมโครคอมพิวเตอร์เครื่องที่ 2 และไมโครคอมพิวเตอร์เครื่องที่ 3 ตามลำดับ อยู่ตลอดเวลา แต่การจัดลำดับความสำคัญจะเกิดขึ้นเมื่อมีการส่งข้อมูลจากไมโครคอมพิวเตอร์ในเวลาเดียวกันเท่านั้น หากมีการส่งข้อมูลจากไมโครคอมพิวเตอร์ไม่พร้อมกัน ก็จะถือว่าเครื่องที่ส่งก่อน

ได้รับการอ่านจากเครื่อง ADAPTIVE SPOOLER ก่อน



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.5 TIMING DIAGRAM




จากรูป 2.51 เป็นลักษณะ TIMING DIAGRAM ของ HANDSHAKING เมื่อเป็น INPUT PORT ซึ่งเป็นการกำหนดให้ 8255 ทำงานใน MODE 1 โดย PA0-PA7 ทำหน้าที่รับ DATA เข้า และยังมีขา CONTROL ซึ่งถูกกำหนดที่ PORT C คือ STB , IBF เมื่อดูจาก TIMING DIAGRAM เมื่อขา STB ซึ่งเป็นขา INPUT และ ACTIVE LOW ขานี้จะ ACTIVE พร้อม ๆ กับส่งข้อมูลผ่านทาง PA0-PA7 ให้แก่ ADAPTIVE SPOOLER (ในที่นี้ไมโครคอมพิวเตอร์ส่งมา) จะทำให้ขา IBF เป็นขา OUTPUT (INPUT BUFFER FULL) ซึ่ง ACTIVE HIGH จะ ACTIVE เพื่อส่งไปยังเครื่องไมโครคอมพิวเตอร์ เพื่อเป็นการบอกว่าได้รับข้อมูลที่ส่งมาแล้ว ขานี้จะ ACTIVE จนกระทั่ง ADAPTIVE SPOOLER มีการอ่าน (RD) ข้อมูลจาก PORT เข้าไปในขณะที่ขา "IBF" ACTIVE จะทำให้ไมโครคอมพิวเตอร์ไม่ส่ง DATA มาทับกับ DATA เดิม สัญญาณนี้จะเป็นตัวบอกไมโครคอมพิวเตอร์ว่าข้อมูลยังไม่ถูกอ่านไป ห้ามส่งมาทับ ถ้ามีการอ่านข้อมูลไปแล้วจะทำให้ขา IBF หยุด ACTIVE ด้วย

นอกจากนี้ 8255 ยังสามารถกำหนดให้ทำงานเป็น OUTPUT PORT ดังรูป 2.52 ในลักษณะ HANDSHAKING ได้ โดยมีขา PB0-PB7 ทำหน้าที่ส่ง DATA ออกให้แก่ PRINTER และยังมีขา CONTROL ซึ่งอยู่ใน PORT C อีกคือ OBF , ACK ขา OBF (OUTPUT BUFFER FULL) ซึ่งเป็นขา OUTPUT จะ ACTIVE เมื่อมีการเขียนข้อมูลมีที่ PORT (ขานี้จะทำหน้าที่เหมือนกับเป็นสัญญาณ STROBE ที่ส่งจากไมโครคอมพิวเตอร์มา ยัง ADAPTIVE SPOOLER ในข้างต้นนั่นเอง) เมื่อ PRINTER ได้รับสัญญาณนี้แล้วอ่านข้อมูลที่ขา PB0-PB7 แล้วจึงส่งสัญญาณ ACK ซึ่งเป็นสัญญาณ OUTPUT ใช้ตอบรับให้แก่ ADAPTIVE SPOOLER สัญญาณนี้จะมีผลให้ขา OBF หยุด ACTIVE เมื่อรอการส่งข้อมูลชุดต่อไป

MODE 1 (PORT A)



MODE 1 (PORT B)




รูป 2.51 แสดงลักษณะ INPUT PORT


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

MODE 1 [PORT A]

12




CONTROL WORD




PC_{A,5}
1 = INPUT
0 = OUTPUT

MODE 1 [PORT B]



CONTROL WORD



รูป 2.52 แสดงลักษณะ OUTPUT PORT

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.6 อินเทอร์เฟซ (INTERFACE)

การที่ระบบหลัก (MAIN SYSTEM) จะติดต่อกับอุปกรณ์หรือระบบหลักอื่น ๆ นั้นจำเป็นต้องติดต่อผ่านส่วน ๆ หนึ่งที่เรียกว่า อินเทอร์เฟซ (INTERFACE) ซึ่งในส่วนนี้จะประกอบไปด้วย ซาข้อมูล (DATA BUS) และซาควบคุม (CONTROL BUS) ซึ่งในการติดต่อกับอุปกรณ์ภายนอกนั้นจำเป็นที่จะต้องอาศัยอินเทอร์เฟซที่มีรูปแบบมาตรฐาน ซึ่งมีอยู่ด้วยกันมากมาย อาทิเช่น IEEE-488 , S-100 , RS-232C , CENTRONIC ; DATA PRODUCT และ GPIB เป็นต้น ในปฏิทินฉบับนี้ จะขอล่าวเฉพาะส่วนของอินเทอร์เฟซที่นำมาใช้คือ CENTRONIC

2.61 CENTRONIC

เป็นอินเทอร์เฟซที่นิยมใช้ในพอร์ทประเภท PRINTER ทั่วไป CENTRONIC เป็นอินเทอร์เฟซชนิดหนึ่งขนานซึ่งประกอบด้วยซาทั้งสิ้น 36 ซา และมีลักษณะ CONNECTER ดังนี้



รูป 2.61 คอนเนคเตอร์ของ CENTRONIC

จิวสัญญาณ ขาไป	จิวสัญญาณ จากกลับ	ชื่อสัญญาณ	ทิศทาง (เครื่องหมายเป็นหลัก)	คำอธิบาย
1	19	STROBE	อินพุท	เป็นสัญญาณที่ส่งจากอุปกรณ์ภายนอก เช่นชุดไมโครคอมพิวเตอร์ เพื่อบอกให้เครื่องพิมพ์รับข้อมูลไปได้ โดยทั่วไปแล้วจะมีความกว้างของพัลส์ประมาณ 0.5 ถึง 1 ไมโครวินาที
2-9	20-27	DATA	อินพุท	เป็นสายสัญญาณหรือข้อมูลที่ส่งจากอุปกรณ์ภายนอกเป็นข้อมูลขนาด 8 บิต
10	28	ACKNLG	เอาต์พุท	เป็นสัญญาณที่ส่งจากเครื่องพิมพ์เพื่อบอกให้อุปกรณ์ภายนอก รับรู้ว่าได้รับข้อมูลไว้เรียบร้อยแล้ว โดยทั่วไปจะมีความกว้างของพัลส์ประมาณ 5 ถึง 12 ไมโครวินาที
11	29	BUSY	เอาต์พุท	เป็นสัญญาณที่ส่งจากเครื่องพิมพ์เพื่อบอกให้อุปกรณ์ภายนอก รู้ว่าขณะนี้เครื่องพิมพ์ยังไม่พร้อมที่จะรับข้อมูล โดยจะให้สัญญาณ "high" ออกมา ซึ่งสาเหตุต่าง ๆ อาจเกิดขึ้นเนื่องจาก <ol style="list-style-type: none"> 1. เครื่องพิมพ์อยู่ในระหว่างกระทำข้อมูลที่รับเข้าไป 2. อยู่ในระหว่างการพิมพ์ข้อมูล 3. อยู่ในระหว่าง off-line state 4. ข้อมูลที่ส่งเข้ามาไม่อยู่ในวิสัยที่ตีความได้(เช่น ข้อมูลผิดพลาดหรือใช้รหัสไม่ถูกต้อง)
12	30	PE	เอาต์พุท	เป็นสัญญาณที่ส่งจากเครื่องพิมพ์ในกรณีที่เกิดคาชพิมพ์หมด
13	—	SELECT	เอาต์พุท	เป็นสัญญาณที่ส่งออกจากเครื่องพิมพ์เพื่อบอกให้อุปกรณ์ภายนอก รับรู้ว่าขณะนี้เครื่องพิมพ์อยู่ในสถานะใด (ใช้งานหรือไม่ใช้งาน) โดยที่สัญญาณเป็น "high" หมายถึงเครื่องพิมพ์อยู่ในสถานะที่ใช้งานอยู่ ถ้าเป็น "low" อยู่ในสถานะที่ไม่ใช้งานหรือไม่สามารถรับข้อมูลได้ โดยสถานะทั้งสองนี้เกิดจาก <ol style="list-style-type: none"> 1. สถานะที่ใช้งานได้ (select state) <ul style="list-style-type: none"> - มีการกดปุ่ม select หรือ on line ในขณะที่เครื่องพิมพ์อยู่ในสถานะ deselect หรือ off line - เมื่อได้รับโค้ด DC1 (I1H) ในขณะที่อยู่ในสถานะ deselect หรือ off line 2. สถานะที่ไม่ใช้งาน (deselect state) <ul style="list-style-type: none"> - มีการกดปุ่ม select หรือ on line ในขณะที่อยู่ในสถานะ select หรือ on line - ได้รับรหัส DC3 (I3H) - เมื่อกระดาษพิมพ์หมด - เมื่อเครื่องพิมพ์อยู่ในสถานะ fault <p>หมายเหตุ สัญญาณนี้เครื่องพิมพ์บางชนิดจะไม่มี</p>

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ขั้วสัญญาณ ขาไป	ขั้วสัญญาณ จากกลับ	ชื่อสัญญาณ	ทิศทาง (เครื่องหมายเป็นหลัก)	คำอธิบาย
14	—	AUTO FEEDXT	อินพุท	เป็นสัญญาณที่ส่งมาจากอุปกรณ์ภายนอก เมื่อเครื่องพิมพ์ได้รับสัญญาณนี้ เครื่องพิมพ์จะเลื่อนบรรทัดใหม่ 1 บรรทัดหลังจากที่พิมพ์เสร็จ หมายเหตุ สัญญาณนี้เครื่องพิมพ์บางเครื่องจะไม่มี
15	—	NC	—	ไม่ได้ต่อใช้งาน
16	—	0V.	—	ขั้ว 0 โวลต์
17	—	CHASSIS GND	—	ต่อกับโครงของเครื่องพิมพ์
18	+ 5V	—	—	ขั้ว + 5 โวลต์ (บางเครื่องไม่มี)
19-30	—	GND	—	สัญญาณกลับหรือกราวด์ของระบบ
31	—	INIT	อินพุท	เป็นสัญญาณที่ส่งจากอุปกรณ์ภายนอก โดยจะทำงานเมื่อมีสัญญาณ "low" เมื่อเครื่องพิมพ์ได้รับสัญญาณนี้ เครื่องพิมพ์จะเลื่อนหัวพิมพ์ที่ส่งจุดเริ่มต้นพิมพ์ ข้อมูลต่าง ๆ จะถูกละทิ้งหมด โดยทั่วไปแล้วสัญญาณนี้ จะมีความกว้างของพัลส์ประมาณ 50 ไมโครวินาที
32	—	ERROR	เอาต์พุท	เป็นสัญญาณที่ส่งออกจากเครื่องพิมพ์ เพื่อบอกให้อุปกรณ์ภายนอกทราบว่าข้อมูลผิดพลาดเกิดขึ้น เช่น <ul style="list-style-type: none"> - กระดาษหมด - อยู่ในระหว่าง off line - ข้อมูลที่รับเข้ามาผิดพลาด ไม่สามารถตีความได้
33	—	GND	—	เหมือน 19-30
34	—	NC	—	ไม่ได้ต่อใช้งาน
35	—	NC	—	ไม่ได้ต่อใช้งาน
36	—	SECT IN	อินพุท	คล้ายกับสัญญาณ BUSY แต่สัญญาณกลับกัน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ลักษณะการเชื่อมต่อขาของสัญญาณระหว่างเครื่อง HOST COMPUTER กับ ADAPTIVE SPOOLER จะมีบางเส้นที่ต้องใช้ต่ออีก นอกเหนือจากสัญญาณ STROBE , ACKLG , BUSY , DATA คือ สัญญาณ PE ซึ่งเป็นสัญญาณ INPUT เข้าสู่ HOST COMPUTER เพื่อแสดงว่า "ขณะนี้เครื่องพิมพ์ในกรณีที่เกิดดาชหมด" สัญญาณนี้จะ ACTIVE ที่ลอจิก HIGH จึงต้องต่อไว้ที่ LOW , สัญญาณ ERROR ซึ่งเป็นสัญญาณที่ส่งเข้าสู่ HOST COMPUTER เพื่อแสดงว่า "อุปกรณ์ภายนอกรับรู้ว่ามีข้อผิดพลาดเกิดขึ้น เช่น กระดาษหมด , อยู่ในระหว่าง OFF LINE , ข้อมูลที่รับเข้ามาผิดพลาด ไม่สามารถตีความได้ สัญญาณนี้ ACTIVE ที่ลอจิก LOW จึงต้องต่อให้สัญญาณนี้มีสภาวะเป็นลอจิก HIGH

หากไม่ได้ต่อสัญญาณในข้างต้นแล้วเมื่อใช้งาน คือ เมื่อคอมพิวเตอร์ส่งข้อมูลที่ต้องการพิมพ์ก็จะมีการตรวจสอบสัญญาณเหล่านี้แล้ว จะทำให้คอมพิวเตอร์แสดงข้อความที่จอภาพว่า

NOT RREADY ERROR WRITING DEVICE PRN


ABORT , RETRY , IGNORE ?

2.7 MEMORY

หน่วยความจำของ ADATIVE SPOOLER ประกอบไปได้หน่วยความจำ 3 ส่วน คือ ส่วนแรกเป็นหน่วยความจำที่ใช้เก็บ PROGRAM MEMORY จำนวน 4 KBYTE คือ เบอร์ 2732 ส่วนที่สองเป็นหน่วยจำที่ใช้เก็บค่าตัวแปรต่าง ๆ รวมทั้งเป็นที่ของ STACK ขนาด 2 KBYTE คือ เบอร์ 6116 และส่วนที่ 3 คือ หน่วยจำที่ใช้เก็บข้อมูลที่ต้องการส่งเครื่องพิมพ์ ซึ่งประกอบไปด้วย 2 PAGE แต่ละ PAGE มีหน่วยความจำ 58 KBYTE ซึ่งถูกควบคุมโดย SOFTWARE ในการ SELECT PAGE (PORT เบอร์ 18H) ไปยัง OUTPUT PORT ซึ่งเปรียบเสมือนเป็นการสร้างสัญญาณ A16 ขึ้นนั่นเองดังรูป 2.7 โดยขา A16 นี้จะไปควบคุม DECODER 74LS138 ทั้ง 2 PAGE หน่วยความจำที่ใช้เก็บข้อมูลที่ได้รับจาก HOST COMPUTER เพื่อส่งให้ PRINTER นั้นใช้เบอร์ 6264 PAGE ละ 7 ตัว และเบอร์ 6116

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

PAGE ละ 1 ตัว รวม 116 KBYTE หากต้องการจะเพิ่มหน่วยความจำให้มากขึ้นกว่านี้ก็
สามารถทำได้โดยไม่ยากนัก คือ เพิ่มจำนวน PAGE ให้มากขึ้นไปอีกได้มากมาย เพื่อขจัด
ปัญหาการรับข้อมูลที่มีขนาดใหญ่เกินไป และจะทำให้ HOST COMPUTER มีประสิทธิภาพสูงขึ้น



รูป 2.7 แสดง MEMORY MAP

สำหรับหน่วยความจำส่วนที่หนึ่งและส่วนที่สอง จะถูกใช้เพียงชุดเดียวในการควบคุม
การเก็บข้อมูลมาเก็บในหน่วยความจำส่วนที่สาม ซึ่งประกอบด้วย 2 PAGE ซึ่งเท่ากับว่า

เป็นการเสียพื้นที่ที่จะใช้เป็นหน่วยความจำเก็บข้อมูลไปอีก 6 KBYTE

2.8 การใช้เครื่อง ADAPTIVE SPOOLER

เมื่อต่อ CENTRONIC PORT เข้ากับเครื่อง ADAPTIVE SPOOLER ที่ด้านหลังของเครื่อง ซึ่งสามารถต่อกับไมโครคอมพิวเตอร์ได้ถึง 3 เครื่อง จากนั้นก็เปิดสวิตช์ POWER ON เครื่องจะทำหน้าที่รับการส่งข้อมูลทันที เมื่อข้อมูลถูกส่งเข้าช่องทางใดจาก HOST COMPUTER เครื่องไหนก็จะถูกเก็บไว้ใน BUFFER ซึ่งมีขนาด 116 KBYTES ต่อไปเรื่อยๆ ขณะที่รับข้อมูลจาก HOST COMPUTER ซึ่ง LED แสดงผลก็จะติดเพื่อแสดงว่าขณะนี้มีการรับข้อมูลจาก HOST COMPUTER เครื่องใดโดย LED แสดงผล 1 ดวงต่อ HOST COMPUTER 1 เครื่อง เมื่อไม่มีการส่งข้อมูลจาก HOST COMPUTER เครื่องนั้น ๆ แล้ว LED ตัวนั้นก็ดับลงจากนั้นก็เริ่มจะส่งข้อมูลออกเครื่องพิมพ์ ขณะที่ส่งข้อมูลนี้ก็สามารถจะส่งข้อมูลจาก HOST COMPUTER เครื่องใดก็ได้ อีก และ LED แสดงผลก็จะติดตาม HOST COMPUTER เครื่องนั้น ๆ อีกเช่นกัน เมื่อมีการส่งข้อมูลเช่นนี้เรื่อยๆ จนเนื้อที่หน่วยความจำภายในของ ADAPTIVE SPOOLER เหลือ 20 KBYTE ก็จะมีเสียงเตือนขึ้น เมื่อเป็นเช่นนี้แล้วผู้ใช้ไม่ควรจะส่งข้อมูลที่มีขนาดใหญ่กว่า 20 KBYTE ไปพิมพ์ เพราะว่าเมื่อส่งข้อมูลขนาดใหญ่แล้วทำให้หน่วยความจำของ ADAPTIVE SPOOLER เต็มแล้วจะทำให้ HOST COMPUTER เครื่องนั้นจะต้องรอให้เครื่องพิมพ์ พิมพ์ข้อมูลใน BUFFER ของ ADAPTIVE SPOOLER ออกไป 1 KBYT [1024 ตัวอักษร] แล้วรับเข้ามาอีก 1 KBYTE ทำเช่นนี้จนหมดข้อมูลที่ส่งจาก HOST COMPUTER ทำให้ประสิทธิภาพของ HOST COMPUTER นั้นลดลงไปอีก ทางที่ดีควรจะเก็บไว้ก่อนแล้วทำงานอย่างอื่นไปก่อน เมื่อต้องการลบข้อมูลในหน่วยความจำของ ADAPTIVE SPOOLER และใน BUFFER ของ PRINTER เมื่อไม่ต้องการพิมพ์แล้วก็สามารถกดปุ่ม RESET ได้

บทที่ 3

HARDWARE

3.1 วงจรภาค CPU

วงจรในภาคนี้ประกอบไปด้วย Z-80 CPU เป็นหลักดังรูป 3.1 นอกจากนี้ยังมีวงจรกำเนิดความถี่ด้วย CRYSTAL ความถี่ 3.58 MHZ แล้วหารความถี่ลงมาเป็น 1.79 HMZ ด้วย FLIP-FLOP เบอร์ 74LS74 แล้วป้อนเข้าขา COLCK ของ Z-80

ขา RESET ซึ่ง ACTIVE LOW จะถูกต่อเข้ากับสวิทช์ RESET และจะต่อกับขา RESET ของ 8255 โดยผ่าน INVERTER ก่อน พร้อมกับต่อที่ขา INIT ของ CONNECTER ของ PRINTER เพื่อทำการ RESET ข้อมูลที่อยู่ใน BUFFER และเลื่อนตำแหน่งของหัวเครื่องพิมพ์มาที่จุดเริ่มต้นของ PRINTER

ขา ADDRESS BUS 16 เส้น จะต่อเข้ากับ BUFFER เพื่อ DRIVE กระแสให้กับอุปกรณ์อื่น ๆ โดยผ่าน 74LS245 2 ตัว ส่วนขา DATA BUS 8 เส้น จะต่อเข้ากับ BUFFER เช่นกันโดยผ่าน 74LS245 #3 1 ตัว และขา 1 ซึ่งทำหน้าที่เลือกทิศทางการเคลื่อนย้ายของข้อมูล โดยจะถูกเลือกโดยขา RD คือ เมื่อมีการอ่านข้อมูลเข้า CPU ขา RD จะมีสถานะเป็น LOW ทำให้ 74LS245 ยอมให้ข้อมูลอ่านเข้ามาได้ แต่เมื่อมีการเขียนข้อมูลออกไปจาก CPU จะทำให้ขา RD มีสถานะเป็น HIGH 74LS245 ยอมให้ข้อมูลออกไปจาก CPU ได้ ส่วนขา 19 เป็นขา ENABLE ซึ่งจะ ACTIVE ที่ LOW ขานี้จะต่อจากขา CS ของ RAM แต่ละตัวเอามา เป็นขา AND กันคือ BUFFER 74LS245 #3 จะทำงานยอมให้ข้อมูลผ่านเข้าออกไปก็ต่อเมื่อมีการอ้างถึงหน่วยความจำเท่านั้น

ส่วนสัญญาณที่ไม่ได้ใช้ คือ WAIT , NMI , BUSRQ , INT จะต่อไว้ที่ HIGH การเลือก PAGE ของหน่วยความจำที่ใช้เป็น BUFFER 2 PAGE นั้นสามารถควบคุมโดย 74LS75 ซึ่งเป็น D FLIP FLOP มีขา D0 ต่อที่ขา D ของ 74LS74 และขา G จะถูกควบคุมที่ PORT เบอร์ 18H และจะถูก OR ด้วย WR ซึ่งจะเป็นการป้องกันให้ 74LS74

ทำงานเฉพาะที่ต้องการเขียนข้อมูลไปยัง PORT 18H เท่านั้น ดังนั้น เมื่อต้องการเปลี่ยน

PAGE ก็สามารควควบคุมโดย SOFTWARE คือ ส่งค่า D0 ไปที่ PORT 18H ถ้า D0 เป็น 0 ก็เป็นการเลือกให้หน่วยความจำ PAGE 1 ทำงาน เหตุที่ต้องทำเช่นนี้เพื่อไม่ให้มีการทับกันของหน่วยความจำ ซึ่งสามารถอ้างหน่วยความจำได้เพียง 64 KBYTE

3.2 MEMORY

จากรูป 3.1 ตอนล่างเป็นการ DECODE ขา ADDRESS ของ Z-80 CPU โดยผ่าน 74LS137 โดยต่อ A11-A15 เข้ามา DECODER เพื่อไปเลือก ROM 4 KBYTE (เบอร์ 2732) และ RAM (เบอร์ 6116) อย่างละ 1 ตัว เนื่องจากการ DECODE ของ 74LS138 ที่ OUTPUT แต่ละเส้น (0000H-0FFFH) สามารถอ้าง ADDRESS ได้เพียง 2 KBYTE ดังนั้นเมื่อต้องการเลือก ROM 4 KBYTE จึงต้องนำสายสัญญาณมา AND กัน ส่วน RAM เบอร์ 6116 (1000H-17FFH) มีขนาด 2 KBYTE จึงต่อตรงได้เลย ส่วนที่ขา OUTPUT ENABLE ซึ่งแอกทีฟ LOW จะเป็นขาที่ใช้ควบคุมทางออกของข้อมูลสู่ภายนอก จึงใช้ขา MREQ มา OR กับ RD ก็เพื่อให้มีข้อมูลออกเมื่อ CPU มีการอ่านข้อมูลจากหน่วยความจำเท่านั้น ส่วนขา WE ซึ่งแอกทีฟ LOW เป็นขาที่ใช้ควบคุมการเข้าของข้อมูลสู่หน่วยความจำ ซึ่งจะรับข้อมูลเมื่อ CPU ต้องการเขียนข้อมูลลงในหน่วยความจำ ทำให้ขา MREQ กับ WR จะ ACTIVE ทั้ง 2 เส้น

จากรูป 3.2 เป็นการ DECODER ของหน่วยความจำโดยผ่าน 74LS138 และ 74LS139 ใช้ PAGE ละ 1 ชุด โดยแต่ละชุดจะถูกเลือกโดย A16 ซึ่งถูกเลือกอีกทีจาก 74LS74 โดย SOFTWARE คือ PAGE 0 จะต่อเข้ากับขา G1 ของ 74LS138 และ PAGE 1 จะต่อเข้ากับ G2 ของ 74LS138 เช่นกัน ซึ่ง G1 แอกทีฟ HIGH และ G1 แอกทีฟ LOW จึงสามารถถูกควบคุมได้ และ 74LS138 ของแต่ละ PAGE ก็จำใช้ขา Y0 เป็น LTIGH และขา G ของ 74LS139 ต้อง ดังนั้นเมื่อสัญญาณ A16 ไม่เลือก 74LS138 แล้ว จะทำให้ 74LS139 ไม่ถูกเลือกด้วย

การอ้างหน่วยความจำในตำแหน่งต่าง ๆ นั้นจะใช้ 74LS139 DECODE ADDRESS

ตำแหน่ง 2000H-3FFFH , 4000H-5FFFH , 6000H-7FFFH , 8000H-9FFFH , เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

C000H-DFFFH , E000H-FFFFH

3.3 วงจร I/O

จากรูป 3.3 วงจรส่วนนี้ประกอบด้วย 8255 2 ตัว และ 74LS373 อีก 1 ตัว โดยแต่ละตัวจะถูก DECODE ตำแหน่ง PORT หมายเลขต่าง ๆ โดย 74LS138 โดย 8255 #1 จะถูกกำหนดให้อยู่ที่ PORT เบอร์ 10H-13H และ 8225 #2 จะถูกกำหนดให้อยู่ที่ PORT เบอร์ 14H-17H และ 74LS373 จะถูกกำหนดให้อยู่ที่ PORT เบอร์ 1CH

8255 ทั้ง 2 ตัว จะถูกกำหนดให้ทำงานใน MODE 1 คือเป็น HAND SHAKING โดย 8255 #1 PORT A จะเป็น OUTPUT PORT และ PORT B เป็น INPUT PORT ส่วน 8255 #2 ทั้ง PORT A และ PORT B จะเป็น INPUT PORT ทั้ง 2 PORT

การอ่านและการเขียนข้อมูลบน 8255 จะถูกควบคุมตำแหน่งโดยขา RD และ WR และ PORT A , PORT B จะถูกควบคุมตำแหน่งโดยขา A0 และ A1 นอกจากนี้ยังมี LED เป็น DISPLAY เพื่อแสดงว่าขณะนี้มีการอ่านข้อมูลจาก HOST COMPUTER เครื่องใด และอ่านจบหรือยังโดยต่อผ่าน TRANSISTER เป็นตัว DRIVE กระแสให้ LED 3 ตัว

IC เบอร์ 74LS373 ทำหน้าที่เป็น INPUT PORT เพื่อทำหน้าที่ตรวจสอบการต่อของ CONNECTER ว่ามีการต่อเข้ากับ HOST COMPUTER หรือ PRINTER หรือยัง โดยอาศัยการตรวจสอบสถานะของขา D1 , D2 , D3 , D4 ซึ่งปกติจะต่อสถานะ HIGH อยู่ เมื่อยังไม่เสียบ CONNECTER จะทำให้สถานะเป็น HIGH อยู่ เมื่อมีการเสียบ CONNECTER แล้ว จะทำให้ BIT นั้น ๆ เป็น LOW ทั้งนี้ เนื่องจากจะไปต่อเข้ากับ GROUND ของเครื่อง สาเหตุที่ต้องมีการตรวจสอบเช่นนี้ เพราะหากไม่มีการเสียบ CONNECTER จะทำให้สถานะลอจิกต่าง ๆ ไม่เสถียรภาพดีพอ ทำให้เกิดการผิดพลาดได้

3.4 อุปกรณ์ช่วยพัฒนา

จากวงจรรูป 3.4 เป็นวงจร DOWN LOAD ซึ่งออกแบบมาให้ใช้เสียบกับ SLOT IBM เพื่อทำหน้าที่รับข้อมูลจาก IBM มาเก็บไว้ในหน่วยความจำภายใน DOWN LOAD GARD

โดยข้อมูลที่เก็บนี้จะเป็น MACHINE CODE ของ Z-80 CPU คือ จะเขียน SOURCE FILE เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ลงบน SIDE KICK เป็นภาษา ASSEMBLY แล้วใช้ CROSS ASSEMBLER Z-80 เปลี่ยนให้เป็น MACHINE CODE จากนั้นจึงใช้ DEBUG เรียก FILE ที่เป็น MACHINE CODE เข้าไป แล้วจัดการย้ายข้อมูลนี้ไปยังหน่วยความจำบน DOWN LOAD GARD ที่ตำแหน่ง AC00:00 โดยจะนำ DIP JUMPER ของ DOWN LOAD GARD ไปเสียบบนตำแหน่ง RAM ของ ADAPTIVE SPOOLER นอกจากนี้ยังมี SINGLE BOARD ช่วยในการพัฒนาโปรแกรม โดยจะต่อขา CPU Z-80 ของ SINGLE BOARD ทั้ง 40 ขามาที่ ADAPTIVE SPOOLER ทำให้สะดวกต่อการ RUN โปรแกรมเป็นอย่างมาก เนื่องจาก SINGLE BOARD สามารถที่จะ RUN โปรแกรมทีละ STEP ได้ พร้อมทั้งดูค่า REGISTER ต่าง ๆ ได้ อีกทั้งสามารถดูค่าในหน่วยความจำตำแหน่งต่าง ๆ ได้หมด ทำให้พัฒนาโปรแกรมได้อย่างรวดเร็ว


หลักการทำงานของวงจร DOWN LOAD จะประกอบไปด้วย 74LS138 ทำหน้าที่ DECODE ตำแหน่งของขา AC00:00 ทำให้ขา 7 ของ 74LS138 ACTIVE (ที่ LOW) ไปทำให้ขา 1 ของ 74LS157 ทั้ง 4 ตัว ซึ่งทำหน้าที่เป็น QUADRUPLE 2-LINE TO-1-LINE/MULTIPLEXER โดยขา 1 จะเป็นการเลือก INPUT ชุด A หรือ B เพื่อไปออกที่ OUTPUT (Y) โดยขา INPUT ชุด A ของ 74LS157 ทั้ง 4 ตัว ก็จะต่อเข้ากับขา ADDRESS ของ IBM และขา INPUT ชุด B ของ 74LS157 ทั้ง 4 ตัว ก็จะต่อเข้ากับขา ADDRESS ของ DIP JUMPER [จะถูกเสียบบนตำแหน่ง RAM ของ ADAPTIVE SPOOLER อีกที่] ปกติ 74LS157 ทั้ง 4 ตัว จะเลือก ADDRESS ชุด B จะเลือกชุด A ก็ต่อเมื่อ IBM ต้องการติดต่อกับ 6264 เท่านั้น ที่ขา DATA ของ 6264 จะมี BUFFER อยู่ 2 ตัว คือ 74LS245 #1 , 74LS245 #2 โดยที่ 74LS245 #1 โดยที่ 74LS245 #1 จะเป็น BUFFER ของทางด้าน IBM จะถูกควบคุมทิศทางของข้อมูลโดยสัญญาณ MEMR และขา G จะถูกควบคุมโดยการ DECODE ของ สัญญาณ ADDRESS จาก 74LS138 หาก IBM ไม่ได้ส่ง ADDRESS AC00:00 มากี่จะทำให้ 74LS245 #1 เป็น HIGH

IMPEDANCE ส่วน 74LS245 #2 เป็น BUFFER ทางด้าน DIP JUMPER โดยขา G ซึ่ง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


ACTIVE LOW จะต่อเข้ากับขา CE ของ MEMORY จาก ADAPTIVE APOOLER และขา
1 ซึ่งเป็นขากำหนดทิศทางจะต่อเข้ากับขา WR ด้วยเช่นกัน






เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมีรูปแบบสิ่งใดที่เบี่ยงเบนเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รูป 3.1 วงจรภาค CPU และ ROM




รูป 3.2 วงจรหน่วยความจำ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีกรนำไปใช้



รูป 3.3 วงจรภาค I/O

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูป 3.4 วงจร DOWN LOAD

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 4

SOFTWARE

ในการเขียนโปรแกรมได้กำหนดชื่อเพื่อความสะดวกในการเขียนโปรแกรมดังนี้

- START คือ ตำแหน่งของหน่วยความจำที่ใช้เริ่มต้นเก็บข้อมูล
- FORMFEED คือ รหัส ASCII ที่ใช้ควบคุมแก่ PRINTER ให้เลื่อนกระดาษ
- CONST คือ จำนวน BYTE ที่จะพิมพ์ เมื่อมีข้อมูลที่ได้รับเข้ามาจะไปทับข้อมูลที่ยังไม่ได้พิมพ์
- PORTPAG คือ ตำแหน่งของ PORT ในการควบคุมการเปลี่ยน PORT ของหน่วยความจำ
- PORTADDS คือ ตำแหน่งของหน่วยความจำที่ใช้เก็บค่าของตำแหน่ง PORT ที่ต้องการอ่านข้อมูลมาเก็บใน BUFFER
- PAGDATA คือ สภาวะ PORT ของหน่วยความจำที่กำลังรับข้อมูลเข้ามา
- CURPRT คือ ADDRESS ในหน่วยความจำที่ใช้พิมพ์โดยจะอยู่ใน PAGPRT เป็นตัวกำหนดอีกที
- CIRDATA คือ ADDRESS ในหน่วยความจำที่ใช้รับข้อมูลโดยจะอยู่ใน PAGDATA เป็นตัวกำหนดอีกที
- MAX คือ ตำแหน่ง ADDRESS สูงสุดที่ใช้ในการเก็บข้อมูล
- PORTC คือ ตำแหน่งที่ใช้เก็บค่าของ PORT C ใน 8255
- IBF คือ ตำแหน่งที่ใช้เก็บตำแหน่ง BIT ที่จะใช้ PORT C ของ 8255 เพื่อทำการตรวจสอบขณะ HAND SHAKING
- LED คือ ตำแหน่งที่ใช้เก็บการแสดงผลของ LED
- S_LOW คือ ตำแหน่งที่ใช้เก็บค่า หน่วยความจำ BYTE ต่ำ ที่เหลือขณะอ่านและส่งข้อมูล
- S_HI คือ ตำแหน่งที่ใช้เก็บค่า หน่วยความจำ BYTE สูง ที่เหลือขณะอ่านและส่ง


ข้อมูล


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ในบทที่จะกล่าวถึง SOFTWARE ที่ใช้ควบคุมการทำงานของ ADATIVE APOOLER.J
โดยจะอธิบายในรูปของ FLOWCHART และ PROGRAM ทั้งหมด




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้






เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรรมใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


(B)




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ในการค้า
 ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



PRTNEXT_CH ROUTINE




CHECK_MAX ROUTINE




INC_SND ROUTINE

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



DEC_SND ROUTINE



SEND_SND ROUTINE

2500 A.D. Z80 CROSS ASSEMBLER - VERSION 3.00b

INPUT FILENAME : PROJECT.ASM
OUTPUT FILENAME : PROJECT.OBJ

```

0000 .      ORG          0000H
          00 18      START:      EQU      1800H
          0C 00      FORMFEED:   EQU      0CH
          FF 03      CONST:      EQU      03FFH
          18 00      PORTPAG:    EQU      18H
=====
0000  31 FF 17      LD          SP,17FFH
0003  21 00 10      LD          HL,1000H
0006  36 00          LD          (HL),00H
0008  23            INC          HL
0009  36 01          LD          (HL),01H
000B  23            INC          HL
000C  36 01          LD          (HL),01H
000E  23            INC          HL
000F  36 00          LD          (HL),00H
0011  23            INC          HL
0012  36 18          LD          (HL),18H
0014  23            INC          HL
0015  36 00          LD          (HL),00H
0017  23            INC          HL
0018  36 18          LD          (HL),18H
001A  23            INC          HL
001B  36 FF          LD          (HL),FFH
001D  23            INC          HL
001E  36 FF          LD          (HL),FFH
0020  23            INC          HL
0021  36 00          LD          (HL),00H
0023  23            INC          HL
0024  36 00          LD          (HL),00H
0026  23            INC          HL
0027  36 25          LD          (HL),25H
0029  23            INC          HL
002A  36 00          LD          (HL),00H
002C  23            INC          HL
002D  36 00          LD          (HL),00H
002F  23            INC          HL
0030  36 00          LD          (HL),00H
0032  23            INC          HL
0033  36 00          LD          (HL),00H
0035  23            INC          HL

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

0036	3E A6	LD	A,A6H
0038	D3 13	OUT	(13H),A
003A	3E A6	LD	A,A6H
003C	D3 17	OUT	(17H),A
003E	3E A6	LD	A,A6H
0040	D3 93	OUT	(93H),A
0042	3E FF	LD	A,FFH
0044	D3 14	OUT	(14H),A
0046	3A 02 10	LD	A,(PAGE1A)
0049	D3 18	OUT	(PORTPAGE),A

COM_1:

004B	DB 1C	IN	A,(1CH)
004D	06 01	LD	B,01H
004F	A0	AND	B
0050	20 1D	JR	NZ,COM_2
0052	DB 12	IN	A,(12H)
0054	06 02	LD	B,02H
0056	A0	AND	B
0057	28 16	JR	Z,COM_2
0059	3E FE	LD	A,FEH
005B	32 0C 10	LD	(LED),A
005E	3E 11	LD	A,11H
0060	32 00 10	LD	(PORTADDS),A
0063	3E 12	LD	A,12H
0065	32 09 10	LD	(PORTC),A
0068	21 0A 10	LD	HL,IBF
006B	36 02	LD	(HL),02H
006D	18 4B	JR	READ

COM_2:

006F	DB 1C	IN	A,(1CH)
0071	06 02	LD	B,02H
0073	A0	AND	B
0074	C2 96 00	JP	NZ,COM_3
0077	DB 16	IN	A,(16H)
0079	06 02	LD	B,02H
007B	A0	AND	B
007C	CA 96 00	JP	Z,COM_3
007F	3E FD	LD	A,FDH
0081	32 0C 10	LD	(LED),A
0084	3E 14	LD	A,14H
0086	32 00 10	LD	(PORTADDS),A
0089	3E 16	LD	A,16H
008B	32 09 10	LD	(PORTC),A
008E	21 0A 10	LD	HL,IBF
0091	36 20	LD	(HL),20H
0093	C3 BA 00	JP	READ

COM_3:

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

0096	DB 1C	IN	A, (1CH)
0098	06 04	LD	B, 04H
009A	A0	AND	B
009B	C2 EE 01	JP	NZ, WRITE1
009E	DB 16	IN	A, (16H)
00A0	06 02	LD	B, 02H
00A2	A0	AND	B
00A3	CA EE 01	JP	Z, WRITE1
00A6	3E FB	LD	A, FBH
00AB	32 0C 10	LD	(LED), A
00AB	3E 15	LD	A, 15H
00AD	32 00 10	LD	(PORTADDS), A
00B0	3E 16	LD	A, 16H
00B2	32 09 10	LD	(PORTC), A
00B5	21 0A 10	LD	HL, IBF
00B8	36 02	LD	(HL), 02H
00BA			
00BA	06 01	LD	B, 1H
00BC	3E 01	LD	A, 1H
00BE	CD 6B 02	CALL	DELAY
00C1	10 F9	DJNZ	QT4
00C3	3A 0C 10	LD	A, (LED)
00C6	D3 14	OUT	(16H), A
00C8			
00C8	3A 01 10	LD	A, (PAGPRT)
00CB	21 02 10	LD	HL, PAGDATA
00CE	ED A1	CPI	
00D0	20 32	JR	NZ, READ22
00D2	3A 05 10	LD	A, (CURDATA)
00D5	FE FF	CP	FFH
00D7	20 14	JR	NZ, NO_FFH
00D9	3A 03 10	LD	A, (CURPRT)
00DC	FE 00	CP	00H
00DE	20 56	JR	NZ, READ2
00E0	3A 06 10	LD	A, (CURDATA+1)
00E3	3C	INC	A
00E4	21 04 10	LD	HL, CURPRT+1
00E7	ED A1	CPI	
00E9	28 35	JR	Z, PRT_CONST
00EB	18 49	JR	READ2
00ED			
00ED	3A 05 10	LD	A, (CURDATA)
00F0	3C	INC	A
00F1	21 03 10	LD	HL, CURPRT
00F4	ED A1	CPI	
00F6	20 3E	JR	NZ, READ2
00F8	3A 06 10	LD	A, (CURDATA+1)
00FB	21 04 10	LD	HL, CURPRT+1

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งยังมีให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

00FE	ED A1		CPI
0100	2B 1E		JR Z, PRT_CONST
0102	1B 32		JR READ2
0104		READ22:	
0104	3A 05 10		LD A, (CURDATA)
0107	FE FF		CP FFH
0109	20 2B		JR NZ, READ2
010B	3A 06 10		LD A, (CURDATA+1)
010E	FE FF		CP FFH
0110	20 24		JR NZ, READ2
0112	3A 03 10		LD A, (CURPRT)
0115	FE 00		CP 00H
0117	20 1D		JR NZ, READ2
0119	3A 04 10		LD A, (CURPRT+1)
011C	FE 18		CP 18H
011E	20 16		JR NZ, READ2
0120	01 FF 03	PRT_CONST:	LD BC, CONST
0123	3A 01 10		LD A, (PAGPRT)
0126	D3 1B		OUT (PORTPAG), A
0128	C5	WRITE_CNT1:	PUSH BC
0129	CD 36 02		CALL PRTNEXT_CH
012C	CD 44 02		CALL CHECK_MAX
012F	CD D1 02		CALL DEC_SND
0132	C1		POP BC
0133	05		DEC B
0134	20 F2		JR NZ, WRITE_CNT1
0136	3A 02 10	READ2:	LD A, (PAGDATA)
0139	D3 1B		OUT (PORTPAG), A
013B	16 FF	WAIT1:	LD D, FFH
013D	21 09 10	WAIT2:	LD HL, PORTC
0140	4E		LD C, (HL)
0141	ED 7B		IN A, (C)
0143	15		DEC D
0144	2B 5F		JR Z, EOF
0146	21 0A 10		LD HL, 1BF
0149	46		LD B, (HL)
014A	A0		AND B
014B	2B F0		JR Z, WAIT2
014D	21 00 10		LD HL, PORTADDS
0150	4E		LD C, (HL)
0151	ED 7B		IN A, (C)
0153	2A 05 10		LD HL, (CURDATA)
0156	77		LD (HL), A
0157	21 0B 10		LD HL, COUNT
015A	36 25		LD (HL), 25H
015C	CD 9E 02		CALL INC_SND
015F	3A 05 10		LD A, (CURDATA)
0162	FE FF		CP FFH

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

0164	20 33	JR	NZ,NOT_MAX
0166	3A 06 10	LD	A,(CURDATA+1)
0169	FE FF	CP	FFH
016B	20 2C	JR	NZ,NOT_MAX
016D	21 02 10	LD	HL,PAGDATA
0170	34	INC	(HL)
0171	7E	LD	A,(HL)
0172	E6 01	AND	01H
0174	77	LD	(HL),A
0175	21 00 18	LD	HL,START
0178	22 05 10	LD	(CURDATA),HL
017B	3A 01 10	LD	A,(PAGPRT)
017E	21 02 10	LD	HL,PAGDATA
0181	ED A1	CPI	
0183	C2 C8 00	JP	NZ,READ1
0186	3A 03 10	LD	A,(CURPRT)
0189	FE 00	CP	00H
018B	C2 C8 00	JP	NZ,READ1
018E	3A 04 10	LD	A,(CURPRT+1)
0191	FE 18	CP	18H
0193	CA 20 01	JP	Z,PRT_CONST
0196	C3 C8 00	JP	READ1
0199	21 05 10	LD	HL,CURDATA
019C	34	INC	(HL)
019D	C2 C8 00	JP	NZ,READ1
01A0	23	INC	HL
01A1	34	INC	(HL)
01A2	C3 C8 00	JP	READ1
01A5	06 01	LD	B,01H
01A7	3E 15	LD	A,15H
01A9	CD 6B 02	CALL	DELAY
01AC	10 F9	DJNZ	QT1
01AE	21 0B 10	LD	HL,COUNT
01B1	35	DEC	(HL)
01B2	20 87	JR	NZ,WAIT1
01B4	21 0B 10	LD	HL,COUNT
01B7	36 25	LD	(HL),25H
01B9	2A 05 10	LD	HL,(CURDATA)
01BC	36 0C	LD	(HL),0CH
01BE	3A 05 10	LD	A,(CURDATA)
01C1	FE FF	CP	FFH
01C3	20 17	JR	NZ,NOT_MAX1
01C5	3A 06 10	LD	A,(CURDATA+1)
01C8	FE FF	CP	FFH
01CA	20 10	JR	NZ,NOT_MAX1
01CC	21 02 10	LD	HL,PAGDATA
01CF	34	INC	(HL)
01D0	7E	LD	A,(HL)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

01D1	E6 01		AND	01H
01D3	77		LD	(HL),A
01D4	21 00 18		LD	HL,START
01D7	22 05 10		LD	(CURDATA),HL
01DA	18 08		JR	SOU
01DC	21 05 10	NOT_MAX1:	LD	HL,CURDATA
01DF	34		INC	(HL)
01E0	20 02		JR	NZ,SOU
01E2	23		INC	HL
01E3	34		INC	(HL)
01E4	CD 9E 02	SOU:	CALL	INC_SND
01E7	3E FF	HIGH1:	LD	A,FFH
01E9	D3 16		OUT	(16H),A
01EB	C3 4B 00		JP	COM_1
01EE		WRITE1:		
01EE	DB 1C		IN	A,(1CH)
01F0	06 08		LD	B,08H
01F2	A0		AND	B
01F3	C2 4B 00		JP	NZ,COM_1
01F6	3A 01 10		LD	A,(PAGEPTR)
01F9	21 02 10		LD	HL,PAGDATA
01FC	ED A1		CPI	
01FE	20 15		JR	NZ,PRT_DATA
0200	3A 03 10		LD	A,(CURPRT)
0203	21 05 10		LD	HL,CURDATA
0206	ED A1		CPI	
0208	20 0B		JR	NZ,PRT_DATA
020A	3A 04 10		LD	A,(CURPRT+1)
020D	21 06 10		LD	HL,CURDATA+1
0210	ED A1		CPI	
0212	CA 4B 00		JP	Z,COM_1
0215	3A 01 10	PRT_DATA:	LD	A,(PAGEPTR)
0218	D3 18		OUT	(PORTPAG),A
021A	DB 1C		IN	A,(1CH)
021C	06 10		LD	B,10H
021E	A0		AND	B
021F	CA 4B 00		JP	Z,COM_1
0222	2A 03 10		LD	HL,(CURPRT)
0225	7E		LD	A,(HL)
0226	D3 10		OUT	(10H),A
0228	CD 44 02		CALL	CHECK_MAX
022B	CD D1 02		CALL	DEC_SND
022E	C3 4B 00		JP	COM_1
0231	3A 01 10	PRT_FILE:	LD	A,(PAGEPTR)
0234	D3 18		OUT	(PORTPAG),A
0236	DB 1C	PRTNEXT_CH:	IN	A,(1CH)
0238	06 10		LD	B,10H
023A	A0		AND	B

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

023B	2B F9	JR	Z, PRTNEXT_CH
023D	2A 03 10	LD	HL, (CURPRT)
0240	7E	LD	A, (HL)
0241	D3 10	OUT	(10H), A
0243	C9	RET	
0244		CHECK_MAX:	
0244	3A 03 10	LD	A, (CURPRT)
0247	FE FF	CP	FFH
0249	20 17	JR	NZ, CHECK2
024B	3A 04 10	LD	A, (CURPRT+1)
024E	FE FF	CP	FFH
0250	20 10	JR	NZ, CHECK2
0252	21 01 10	LD	HL, PAGEPRT
0255	34	INC	(HL)
0256	7E	LD	A, (HL)
0257	E6 01	AND	01H
0259	77	LD	(HL), A
025A	21 00 18	LD	HL, START
025D	22 03 10	LD	(CURPRT), HL
0260	18 08	JR	HIGH3
0262	21 03 10	CHECK2: LD	HL, CURPRT
0265	34	INC	(HL)
0266	20 02	JR	NZ, HIGH3
0268	23	INC	HL
0269	34	INC	(HL)
026A	C9	HIGH3: RET	
026B	C5	DELAY: PUSH	BC
026C	CD 83 02	CALL	DLY
026F	06 80	LD	B, 80H
0271	C3 74 02	LDLP: JP	LDLY1
0274	C3 77 02	LDLY1: JP	LDLY2
0277	C3 7A 02	LDLY2: JP	LDLY3
027A	C6 00	LDLY3: ADD	A, 0
027C	10 F3	DJNZ	LDLP
027E	C1	POP	BC
027F	3A 6B 02	LD	A, (DELAY)
0282	C9	RET	
0283	3D	DLY: DEC	A
0284	C8	RET	Z
0285	06 80	LD	B, 80H
0287	C3 8A 02	DLP: JP	DLY1
028A	C3 8D 02	DLY1: JP	DLY2
028D	C3 90 02	DLY2: JP	DLY3
0290	C6 00	DLY3: ADD	A, 0
0292	10 F3	DJNZ	DLP
0294	C3 97 02	JP	DLY4

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

0297	C3 9A 02	DLY4:	JP	DLY5
029A	00	DLY5:	NOF	
029B	C3 83 02		JP	DLY
029E	21 0D 10	INC_SND:	LD	HL,S_LOW
02A1	34		INC	(HL)
02A2	20 2C		JR	NZ,S_NEXT
02A4	3A 0F 10		LD	A,(S_HI)
02A7	FE 01		CF	01H
02A9	28 0D		JR	Z,LOW1
02AB	21 0E 10		LD	HL,S_L*OW+1
02AE	34		INC	(HL)
02AF	20 1F		JR	NZ,S_NEXT
02B1	21 0F 10		LD	HL,S_HI
02B4	36 01		LD	(HL),01H
02B6	18 18		JR	S_NEXT
02B8	21 0E 10	LOW1:	LD	HL,S_LOW+1
02BB	34		INC	(HL)
02BC	7E		LD	A,(HL)
02BD	FE 80		CF	80H
02BF	20 0F		JR	NZ,S_NEXT
02C1	CD E9 02		CALL	SEND_SND
02C4	06 0A		LD	B,0AH
02C6	3E 0A	QT22:	LD	A,0AH
02CB	CD 6B 02		CALL	DELAY
02CB	10 F9		DJNZ	QT22
02CD	CD E9 02		CALL	SEND_SND
02D0	C9	S_NEXT:	RET	
02D1	21 0D 10	DEC_SND:	LD	HL,S_LOW
02D4	35		DEC	(HL)
02D5	7E		LD	A,(HL)
02D6	FE FF		CF	FFH
02D8	20 0E		JR	NZ,S_NEXT1
02DA	21 0E 10		LD	HL,S_LOW+1
02DD	35		DEC	(HL)
02DE	7E		LD	A,(HL)
02DF	FE FF		CF	FFH
02E1	20 05		JR	NZ,S_NEXT1
02E3	21 0F 10		LD	HL,S_HI
02E6	36 00		LD	(HL),00H
02E8	C9	S_NEXT1:	RET	
02E9	06 FF	SEND_SND:	LD	B,FFH
02EB	3E 00		LD	A,0
02ED	3C	LOOP:	INC	A
02EE	D3 90		OUT	(90H),A
02F0	C5		PUSH	BC
02F1	F5		PUSH	AF
02F2	06 01		LD	B,01H

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

02F4	3E 01	QTA:	LD	A,01H
02F6	CD 01 03		CALL	DELAY1
02F9	10 F9		DJNZ	QTA
02FB	F1		POP	AF
02FC	C1		POP	BC
02FD	05		DEC	B
02FE	20 ED		JR	NZ,LOOP
0300	C9		RET	
0301	C5	DELAY1:	PUSH	BC
0302	CD 19 03		CALL	DLY01
0305	06 10		LD	B,10H
0307	C3 0A 03	LDLP01:	JP	LDLY11
030A	C3 0D 03	LDLY11:	JP	LDLY22
030D	C3 10 03	LDLY22:	JP	LDLY33
0310	C6 00	LDLY33:	ADD	A,0
0312	10 F3		DJNZ	LDLP01
0314	C1		POP	BC
0315	3A 01 03		LD	A,(DELAY1)
0318	C9		RET	
0319	3D	DLY01:	DEC	A
031A	C8		RET	Z
031B	06 FF		LD	B,FFH
031D	C3 20 03	DLP01:	JP	DLY11
0320	C3 23 03	DLY11:	JP	DLY22
0323	C3 26 03	DLY22:	JP	DLY33
0326	C6 00	DLY33:	ADD	A,0
0328	10 F3		DJNZ	DLP01
032A	C3 2D 03		JP	DLY44
032D	C3 30 03	DLY44:	JP	DLY55
0330	00	DLY55:	NOF	
0331	C3 19 03		JP	DLY01

```

=====
1000                                ORG                                1000H
1000 00                            PORTADDS:  DEFB                                00H
1001 01                            PAGPRT:   DEFB                                01H
1002 01                            PAGDATA: DEFB                                01H
1003 00 18                         CURPRT:  DEFW                                1800H
1005 00 18                         CURDATA: DEFW                                1800H
1007 FF FF                         MAX:     DEFW                                FFFFH
1009 00                            PORTC:   DEFB                                00H
100A 00                            IBF:     DEFB                                00H
100B 25                            COUNT:   DEFB                                25H
100C FF                            LED:     DEFB                                FFH
100D 00 00                         S_LOW:   DEFW                                0000H
100F 00                            S_HI:    DEFB                                00H
1010                                END
=====

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

**** S Y M B O L I C R E F E R E N C E T A B L E ****

CHECK2	0262	CHECK_MAX	0244	COM_1	004B	COM_2	006F
COM_3	0096	CONST	=03FF	COUNT	100B	CURDATA	1005
CURPRT	1003	DEC_SND	02D1	DELAY	026B	DELAY1	0301
DLP	0287	DLP01	031D	DLY	0283	DLY01	0319
DLY1	028A	DLY11	0320	DLY2	028D	DLY22	0323
DLY3	0290	DLY33	0326	DLY4	0297	DLY44	032D
DLY5	029A	DLY55	0330	EOF	01A5	FORMFEED	=000C
FORMF	01B4	HIGH1	01E7	HIGH3	026A	IBF	100A
INC_SN	029E	LDLP	0271	LDLP01	0307	LDLY1	0274
LDLY11	030A	LDLY2	0277	LDLY22	030D	LDLY3	027A
LDLY33	0310	LED	100C	LOOP	02ED	LOW1	02B8
MAX	1007	NOT_MAX	0199	NOT_MAX1	01DC	NO_FFH	00ED
PAGDATA	1002	PAGPRT	1001	PORTADDS	1000	PORTC	1009
PORTPAG=018		PRTNEXT_CH	0236	PRT_CONST	0120	PRT_DATA	0215
PRT_FIL0231		QT1	01A7	QT22	02C6	QT4	00BC
QTA	02F4	READ	00BA	READ1	00CB	READ2	0136
READ22	0104	SEND_SND	02E9	SOU	01E4	START	=1800
S_HI	100F	S_LOW	100D	S_NEXT	02D0	S_NEXT1	02E8
WAIT1	013B	WAIT2	013D	WRITE1	01EE	WRITE_CNT1	012B


0000 ASSEMBLY ERRORS

บทที่ 5

บทวิจารณ์และสรุป

ในการทำปฏิทินพิมพ์ เรื่องนี้เป็นพื้นฐานของงานทางด้านอินเทอร์เน็ตและการสื่อสารข้อมูลซึ่งไม่ซับซ้อนนัก และมีใช้ในระบบไมโครคอมพิวเตอร์ทั่ว ๆ ไป การพัฒนาให้ ADAPTIVE SPOOLER สามารถรับข้อมูลจาก ไมโครคอมพิวเตอร์ได้ถึง 3 เครื่อง ทำให้ประหยัดค่าใช้จ่ายในการซื้อเครื่องพิมพ์ได้มากและประหยัดเวลาของไมโครคอมพิวเตอร์ในการรอการทำงานของ PRINTER

แม้ปฏิทินพิมพ์นี้จะสำเร็จลงอย่างเป็นที่น่าพอใจและสำเร็จตามวัตถุประสงค์ทุกประการ แต่หน่วยความจำก็มีอยู่อย่างจำกัด ทำให้ไม่สามารถรับข้อมูลจาก HOST COMPUTER จำนวนมากได้อย่างมีประสิทธิภาพ หากจะพัฒนาให้ใช้หน่วยความจำประเภท RAM ก็เปลี่ยนเป็น FLOPPY DISK ซึ่งมีความจุเป็น MBYTES ดังรูป 5.1



รูป 6.1 FLOPPY DISK SPOOLER

การทำโครงสร้างนี้ทำให้ผู้จัดทำมีประสบการณ์ในการทำงานเพิ่มพูนขึ้นเป็นอย่างมาก

และมีความมั่นใจ และเกิดแนวความคิดใหม่ ๆ อีกมากมาย

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ภาคพหุ

5404/7404 Hex Inverter

	Schottky TTL				High-Speed TTL				Low-Power Schottky TTL				Standard TTL				Low-Power TTL							
	Device Type		Package		Device Type		Package		Device Type		Package		Device Type		Package		Device Type		Package					
	C	P	M	CF	C	P	M	CF	C	P	M	CF	C	P	M	CF	C	P	M	CF				
T.I.	SN54S04	J	D	WJ	SN54H04	J	D	WJ	SN54LS04	J	D	WJ	SN5404	J	D	WJ	SN74LS04	J	D	WJ	SN74L04	J	D	WJ
FAIRCHILD	FM54S04/FM54S04	D	D		FMS4H04/FM3H04	D	D	FJ	FMS4LS04/FM3LS04	D	D	FJ	FM5404/FM3N04	D	D	FJ	FM74LS04/FM3N04	D	D	FJ	FM74L04	D	D	FJ
MOTOROLA					MC3108	L	D	FJ	SN74LS04	P	D		MC3404	L	D	FJ	MC7404	L	D	FJ	DM54LS04	J	D	FJ
N.S.C.	DM74S04				DM54H04	J	D	FJ	DM54LS04	J	D	FJ	DM7404	J	D	FJ	DM74L04	J	D	FJ				
PHILIPS	N74S04				N74H04				N74LS04				FJH241/7404											
SIGNETICS	S54S04	F	D	WJ	S54H04	F	D	WJ	DM54LS04				S5404	F	D	WJ								
SIEMENS	N74S04	F	D	WJ	N74H04	F	D	WJ	N74LS04	A	D		N7404	F	D	WJ								
FUJITSU									74LS04				MB418	J	D	FJ								
HITACHI	HD74S04	D	D						HD74LS04	P	D		HD7404/HD2522	J	D	FJ								
MITSUBISHI	M55004								M74LS04	P	D		M53204	J	D	FJ								
NEC	74S04								74LS04	C	D		7PB235	D	D									
TOSHIBA													T03404A	J	D	FJ								

Electrical Characteristics: SN54LS04/SN74LS04

absolute maximum ratings over operating free-air temperature range:

Supply voltage, V _{CC}	TV	Operating heater temperature range	SN54LS04: 0°C to 125°C SN74LS04: -55°C to 100°C
Input voltage	TV	Storage temperature range	-55 to 125°C


recommended operating conditions

	SN54LS04			SN74LS04			UNIT
	MIN	TYP	MAX	MIN	TYP	MAX	
Supply voltage, V _{CC}	4.5	5.0	5.5	4.75	5.0	5.25	V
High-level output current, I _{OH}			-100			-100	mA
Low-level output current, I _{OL}			4			4	mA
Operating heater temperature, T _a	-55		125			100	°C

electrical characteristics over recommended operating free-air temperature range

PARAMETER	TEST CONDITIONS	MIN	TYP	MAX	UNIT
V _{IH}	High-level input voltage		2		V
V _{IL}	Low-level input voltage			0.8	V
V _I	Input clamp voltage	V _{CC} = MIN, I _I = -18mA		-1.5	V
V _{OH}	High-level output voltage	V _{CC} = MIN, V _I L = V _I L max, I _{OH} = MAX	2.7	3.4	V
V _{OL}	Low-level output voltage	V _{CC} = MIN, V _I H = 2V, I _{OL} = 4mA		0.4	V
I _I	Input current at maximum input voltage	V _{CC} = MAX, V _I = TV		0.1	mA
I _{IH}	High-level input current	V _{CC} = MAX, V _I H = 2.7V		20	μA
I _{IL}	Low-level input current	V _{CC} = MAX, V _I L = 0.4V		-0.4	mA
I _{OS}	Short-circuit output current*	V _{CC} = MAX, 54LS Family; 74LS Family	-20	-100	mA
I _{COH}	Supply current	V _{CC} = MAX, Total, outputs high	1.2	2.4	mA
I _{CSL}	Supply current	V _{CC} = MAX, Total, outputs low	3.6	6.6	mA
I _{CC}	Supply current	V _{CC} = 5V, Average, per gate (50% duty cycle)		0.4	mA
t _{PLH}	Propagation delay time, low-to-high-level output	V _{CC} = 5V, T _a = 25°C, CL = 15PF, V _L = 2KΩ	3	15	ns
t _{PHL}	Propagation delay time, high-to-low-level output	V _{CC} = 5V, T _a = 25°C, CL = 15PF, V _L = 2KΩ	10	15	ns

Pin Assignments (Top View)



Schematics (Each Gate)



CIRCUIT	RT	RT3	RT5	RT4
'04	4W	1.5K	130	1K
'04	40W	20K	500	12K

Input clamp diodes not on SN54LS04 circuits.

'04, '04 CIRCUITS

'04 CIRCUIT



'04 CIRCUIT

'04 CIRCUIT

Resistor values shown are nominal and in ohms.

1 For conditions shown as MIN or MAX, use the appropriate value specified under recommended operating conditions.

2 All typical values are at V_{CC} = 5V, T_a = 25°C.

* Not more than one output should be shorted at a time, and for SN54H/SN74H and SN54S/SN74S, duration of short-circuit should not exceed 1 second.

5408/7408 Quadruple 2-Input Positive-AND Gate

	Schottky TTL				High-Speed TTL				Low-Power Schottky TTL				Standard TTL				Low-Power TTL					
	Device Type	C	P	M	CF	Device Type	C	P	M	CF	Device Type	C	P	M	CF	Device Type	C	P	M	CF		
T.I.	SN54S08	J	D		WC						SN54LS08	J	D		WD	SN5408	J	D		WD		
	SN74S08	J	D		ML						SN74LS08	J	D		ND	SN7408	J	D		NC		
FAIRCHILD	FMS408/FMS508	D	D		FD	FMS4H08/FMS5H08	D	D		FD	FMS408/FMS508	D	D		FD	FMS408/FMS508	D	D		FD		
	FC7408/FC9508	D	D		FD	FC74H08/FC95H08	D	D		FD	FC7408/FC9508	D	D		FD	FC7408/FC9508	D	D		FD		
MOTOROLA						MC3101	L	D		FD						MC7408	J	D		NC		
						MC3001	L	D		FD	SN74LS08	J	D		ND	DM5408	J	D		NC	WD	DM54L08
N.S.C.						DM54H08	J	D		ND	DM54LS08	J	D		ND	DM7408	J	D		NC		DM74L08
						DM74H08	J	D		ND	DM74LS08	J	D		ND							
PHILIPS	N74S08					N74H08	J	D		FD	N74LS08	J	D		ND	N7408	J	D		ND		
SIGNETICS						S54H08	F	D		AD	N74LS08	J	D		ND	S5408	F	D		AD	WD	
	N74S08					N74H08	F	D		AD	N74LS08	J	D		ND	N7408	F	D		AD		
SIEMENS																FLH381	J	D				
FUJITSU											74LS08	M	I									
HITACHI											HD74LS08	P	I			HD7408/HD2550	J	D		PD		
MITSUBISHI											M74LS08	P	I			M53208	J	D		PD		
NEC											74LS08	C	D			μPB234	D	D		DD		
TOSHIBA																TD3408	J	D		PD		

Electrical Characteristics SN54LS08/SN74LS08

absolute maximum ratings over operating free-air temperature range

Supply voltage, V _{CC}	7V	Operating free-air temperature range	SN54LS	-55°C to 125°C
Input voltage	7V	Storage temperature range	SN74LS	0°C to 75°C
Intermittent voltage	5.5V			-55°C to 150°C


recommended operating conditions

	SN54LS08			SN74LS08			UNIT
	MIN	NOM	MAX	MIN	NOM	MAX	
Supply voltage, V _{CC}	4.5	5	5.5	4.75	5	5.25	V
High-level output current, I _{OH}			-800			-800	μA
Low-level output current, I _{OL}			4			4	mA
Operating free-air temperature, T _a	-55	0	125	-55	0	75	°C

electrical characteristics over recommended operating free-air temperature range


PARAMETER	TEST CONDITIONS	MIN	TYP	MAX	UNIT
V _{IH}	High-level input voltage		2	2	V
V _{IL}	Low-level input voltage		0.8	0.8	V
V _I	Input clamp voltage	V _{CC} = MAX, I _I = -18 mA		-1.5	V
V _{OH}	High-level output voltage	V _{CC} = MIN, I _{OH} = MAX	2.7	3.4	V
V _{OL}	Low-level output voltage	V _{CC} = MIN, I _{OL} = 4 mA	0.25	0.4	V
I _I	Input current at maximum input voltage	V _{CC} = MAX, V _I = 7V		0.1	mA
I _{IH}	High-level input current	V _{CC} = MAX, V _{IH} = 2.7V		20	μA
I _{IL}	Low-level input current	V _{CC} = MAX, V _{IL} = 0.4V		-0.4	mA
I _{OS}	Short circuit output current	V _{CC} = MAX, 54LS Family	-20	-100	mA
		74LS Family	-20	-100	mA
I _{CCH}	Supply current	V _{CC} = MAX, Total, outputs high	2.4	4.4	mA
I _{CCL}	Supply current	V _{CC} = MAX, Total, outputs low	1.4	3.8	mA
I _{CC}	Supply current	V _{CC} = 5V, Average per gate (50% duty cycle)	0.85		mA
t _{PLH}	Propagation delay time, low-to-high-level output	V _{CC} = 5V, T _a = 25°C, C _L = 150 pF, R _L = 2kΩ	8	16	ns
t _{PHL}	Propagation delay time, high-to-low-level output		10	20	ns

Pin Assignment (Top View)




positive logic:
1, Y=AB


Schematics (each gate)



5408 CIRCUIT



7408 CIRCUIT



7408 CIRCUIT

Resistor values shown are nominal and in ohms.

† For conditions shown as MIN or MAX, use the appropriate values specified under recommended operating conditions.
‡ All typical values are at V_{CC} = 5V, T_a = 25°C.
• Not more than one output should be shorted at a time, and for SN54S/SN74S, duration of output short circuit should not exceed one second.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

5432/7432 Quadruple 2-Input Positive-OR Gate

	Schottky TTL				High-Speed TTL				Low-Power Schottky TTL				Standard TTL				Low-Power TTL							
	Device Type		Package		Device Type		Package		Device Type		Package		Device Type		Package		Device Type		Package					
	C	P	M	CF	C	P	M	CF	C	P	M	CF	C	P	M	CF	C	P	M	CF				
T.I.	SN54S32	J	D	WD					SN54LS32	J	D	WD	SN5432	J	D	WD								
	SN74S32	J	D	MD					SN74LS32	J	D	MD	SN7432	J	D	MD								
FAIRCHILD	FMS432/FM9L32	K	D	FD					FMS4LS32/FM9LS32	K	D	FD	FMS432/FM9N32	K	D	FD	F	D						
	K74S32/K05S32	K	D	FD					K74LS32/K0KLS32	K	D	FD	FC7432/FC9N32	K	D	FD								
MOTOROLA									SN74LS32	P	D													
N.S.C.									DM74LS32	P	D		DM5432	J	D	MD	DM54L32							
									DM54LS32	P	D		DM74232	J	D	MD	DM74L32							
PHILIPS													N7432											
	N74S32								N74LS32				N7432											
SIGNETICS													8432	F	D	MD								
									N74LS32	A	D		N7432	F	D	MD								
SIEMENS													FLH631											
FUJITSU									74LS32	A	D													
HITACHI									HD74LS32	P	D						HD7432	P	D					
MITSUBISHI																								
									M53LS32	P	D													
NEC									74LS32	C	D													
TOSHIBA																								

Electrical Characteristics SN54LS32/SN74LS32

absolute maximum ratings over operating free-air temperature range

Supply voltage, VCC	7V	Operating power temperature range	SN54LS	-55°C to 125°C
Input voltage	7V	Storage temperature range	SN74LS	FC to 175°C
				-55°C to 150°C


recommended operating conditions

	SN54LS32			SN74LS32			UNIT
	MIN	NOM	MAX	MIN	NOM	MAX	
Supply voltage, VCC	4.5	5	5.5	4.75	5	5.75	V
High-level output current, IOH			-400			-400	mA
Low-level output current, IOL			2			8	mA
Operating power temperature, TA	-55		125	0		85	°C

electrical characteristics over recommended operating free-air temperature range


PARAMETER	TEST CONDITIONS †	MIN	TYP ‡	MAX	UNIT	
V _{IH}	High-level input voltage	2.0	2		V	
V _{IL}	Low-level input voltage		0.8		V	
V _I	Input clamp voltage	V _{CC} - MIN, I _I = -18 mA		-1.5	V	
V _{OH}	High-level output voltage	V _{CC} - MIN, V _{IH} = 2V, I _{OH} = MAX	2.7	3.4	V	
V _{OL}	Low-level output voltage	V _{CC} - MIN, V _{IL} = V _{IL} max, I _{OL} = 4 mA	0.25	0.4	V	
I _I	Input current at maximum input voltage	V _{CC} = MAX, V _I = 7V		0.1	mA	
I _{IH}	High-level input current	V _{CC} = MAX, V _{IH} = 2.7V		20	µA	
I _{IL}	Low-level input current	V _{CC} = MAX, V _{IL} = 0.4V		-0.4	mA	
I _{OS}	Short-circuit output current	V _{CC} = MAX	54LS Family -20	-100	mA	
			74LS Family -20	-100	mA	
I _{COH}	Supply current	V _{CC} = MAX	Total, outputs high	3.1	6.2	mA
I _{COL}	Supply current	V _{CC} = MAX	Total, outputs low	4.3	3.8	mA
I _{CC}	Supply current	V _{CC} = 5V	Average per gate (50% duty cycle)	1.0		mA
t _{PLH}	Propagation delay time, low-to-high-level output	V _{CC} = 5V, T _A = 25°C, C _L = 15pF, R _L = 2Ω		14	22	ns
t _{PLL}	Propagation delay time, high-to-low-level output			14	22	ns

Pin Assignment (Top View)




positive logic:
Y = A + B


Schematics (each gate)



5432 CIRCUIT



7432 CIRCUIT



LS32 CIRCUIT

Resistor values shown are nominal and in ohms.

† For conditions shown as MIN or MAX, use the appropriate value specified under recommended operating conditions.

‡ All typical values are at V_{CC} = 5V, T_A = 25°C.

• Not more than one output should be shorted at a time.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีกรณีนำไปใช้

54138/74138 3-Line-to-8-Line Decoder

	Schottky TTL				High-Speed TTL				Low-Power Schottky TTL				Standard TTL				Low-Power TTL				
	Device Type	Package			Device Type	Package			Device Type	Package			Device Type	Package			Device Type	Package			
		C	P	M	CF		C	P	M	CF		C	P	M	CF		C	P	M	CF	
T.I.	SN54S138 SN74S138	J	Q	WD							SN54LS138 SN74LS138	J	Q	WD							
FAIRCHILD	/FMS138 F04138/F03138	D									FMS138/FMS138 F04138/F03138	D									
MOTOROLA																					
N.S.C.	DM74S138		Q								SN74LS138 DM74LS138 DM54LS138	P	Q								
PHILIPS	N74S138		Q								N74LS138		Q								
SIGNETICS	S54S138 N74S138	F	Q	B	WD						N74LS138	A	Q								
SIEMENS																					
FUJITSU											74LS138	M	Q								
HTACH											HD74LS138	P	Q								
MTSUBISHI											M74LS138	P	Q								
NEC											74LS138	C	Q								
TOSHIBA																					

Electrical Characteristics SN54LS138/SN74LS138

absolute maximum ratings over operating free-air temperature range

Supply voltage, V _{CC}	7V	Operating free-air temperature range	SN54LS138	-55°C to 125°C
Input voltage	7V	temperature range	SN74LS138	0°C to 70°C
		Storage temperature range		-55°C to 150°C


recommended operating conditions

	SN54LS138		SN74LS138		UNIT
	MIN.	NOM. MAX.	MIN.	NOM. MAX.	
Supply voltage, V _{CC}	4.5	5.5	4.75	5.25	V
High-level output current, I _{OH}	100	100	100	100	mA
Low-level output current, I _{OL}	10	10	10	10	mA
Operating free-air temperature, T _A	-55	125	0	70	°C

electrical characteristics over recommended operating free-air temperature range

PARAMETER	TEST CONDITIONS	MIN.	TYP.	MAX.	UNIT
V _{IH} High-level input voltage	V _{CC} - 0.5V	2.0	2.0	2.0	V
V _{IL} Low-level input voltage	V _{CC} - 1.5V	0.5	0.5	0.5	V
V _I Input clamp voltage	V _{CC} = MIN., I _I = 18mA	1.5	1.5	1.5	V
V _{OH} High-level output voltage	V _{CC} = MIN., V _I = 2V, I _{OH} = 0.5V, I _{OH} = 100mA	2.5	3.4	3.4	V
V _{OL} Low-level output voltage	V _{CC} = MIN., V _I = 2V, V _I = 0.5V, I _{OL} = 8mA	0.35	0.5	0.5	V
I _I Input current at maximum input voltage	V _{CC} = MAX., V _I = 3V	0.3	0.3	0.3	mA
I _{IH} High-level input current	V _{CC} = MAX., V _I = 2.7V	20	20	20	mA
I _{IL} Low-level input current	V _{CC} = MAX., V _I = 0.4V	0.4	0.4	0.4	mA
I _{OS} Short-circuit output current	V _{CC} = MAX., Outputs enabled and open	-20	-20	-100	mA
I _{CC} Supply current	V _{CC} = MAX., Outputs enabled and open	6.3	10	10	mA
t _{PLH} from Binary select	V _{CC} = 5V, T _A = 25°C, C _L = 150pF, R _L = 74Ω	13	20	20	ns
t _{PHL} to Any output		17	41	41	ns
t _{PLH} to Any output		26	39	39	ns
t _{PLH} from Enable	levels of delay	12	19	19	ns
t _{PHL} to Any output		21	32	32	ns
t _{PLH} from Enable	levels of delay	17	26	26	ns
t _{PHL} to Any output		25	38	38	ns

Pin Assignment - (Top View)




positive logic; see function table

Function Table

ENABLE	INPUTS			OUTPUTS									
	01A 02A	C B A	Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7										
X	X	X	X	H	H	H	H	H	H	H	H	H	H
L	X	X	X	L	L	L	L	L	L	L	L	L	L
X	L	X	X	L	L	L	L	L	L	L	L	L	L
L	L	X	X	L	L	L	L	L	L	L	L	L	L
X	L	L	X	L	L	L	L	L	L	L	L	L	L
L	L	L	X	L	L	L	L	L	L	L	L	L	L
X	L	L	L	X	X	X	X	X	X	X	X	X	X
L	L	L	L	L	L	L	L	L	L	L	L	L	L
X	L	L	L	L	L	L	L	L	L	L	L	L	L
L	L	L	L	L	L	L	L	L	L	L	L	L	L

02 = 02A, 02B
H = high level, L = low level, X = irrelevant

Functional Block Diagram



*S138, LS138 DECODER/DEMULPLEXER

1 For conditions shown as MIN or MAX, use the appropriate value specified under recommended operating conditions for the applicable device type.
 2 All typical values are at V_{CC} = 5V, T_A = 25°C.
 3 Not more than one output should be shorted at a time, and duration of the short-circuit test should not exceed one second.
 4 t_{PLH} = propagation delay time, low-to-high-level output
 5 t_{PHL} = propagation delay time, high-to-low-level output


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่การณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีกรนำป้ไปใช้

54245/74245 Octal Bus Transceivers with 3-state Outputs

	Schottky TTL				High-Speed TTL				Low-Power Schottky TTL				Standard TTL				Low-Power TTL							
	Device Type		Package		Device Type		Package		Device Type		Package		Device Type		Package		Device Type		Package					
	C	P	M	MCF	C	P	M	MCF	C	P	M	MCF	C	P	M	MCF	C	P	M	MCF				
T. I.									SN54LS245				J	T	W	W								
FAIRCHILD																								
MOTOROLA																								
N. S. C.																								
PHILIPS																								
SIGNETICS																								
SIEMENS																								
FUJITSU																								
HITACHI																								
mitsubishi																								
NEC																								
TOSHIBA																								

Electrical Characteristics SN54LS245/SN74LS245

absolute maximum ratings over operating free-air temperature range						
Supply voltage, VCC	7V	Operating free-air temperature range	SN54LS -55°C to 125°C			
Input voltage	7V	temperature range	SN74LS 0°C to 70°C			
		Storage temperature range	-65°C to 150°C			
recommended operating conditions						
		SN54LS245		SN74LS245		UNIT
Supply voltage, VCC	MIN	NOM	MAX	MIN	NOM	MAX
	4.5	5	5.5	4.75	5	5.25
High-level output current, IOH			-12			-15
Low-level output current, IOL			12			15
Operating free-air temperature, TA			-55 to 125			0 to 70
electrical characteristics over recommended operating free-air temperature range						
PARAMETER	TEST CONDITIONS		SN74LS245		UNIT	
V _{IH}	High-level input voltage		2	2	V	
V _{IL}	Low-level input voltage		0.8	0.8	V	
V _{IK}	Input clamp voltage		V _{CC} - MIN	I _I = 18mA	-1.6 V	
	Hysteresis (V _I - V _T) A or B input		V _{CC} - MIN		0.2 V	
V _{OH}	High-level output voltage		V _{CC} - MIN, V _{IH} = 2V, V _{IL} = V _{IL} max	I _{OH} = 3mA	2.4 V	
				I _{OH} = MAX	2 V	
V _{OL}	Low-level output voltage		V _{CC} - MIN, V _{IH} = 2V, V _{IL} = V _{IL} max	I _{OL} = 12mA	0.4 V	
				I _{OL} = 24mA	0.5 V	
I _{OZH}	Off-state output current, high-level voltage applied		V _{CC} = MAX	V _O = 2.7V	10 μA	
I _{OZL}	Off-state output current, low-level voltage applied		V _{CC} = MAX	V _O = 0.4V	200 μA	
I _I	Input current at maximum input voltage		V _{CC} = MAX	V _I = 5.5V	0.1 mA	
			V _{CC} = MAX	V _I = 7V	0.1 mA	
I _{IH}	High-level input current		V _{CC} = MAX	V _{IH} = 2.7V	70 μA	
I _{IL}	Low-level input current		V _{CC} = MAX	V _{IL} = 0.4V	-0.2 mA	
I _{OS}	Short-circuit output current		V _{CC} = MAX	V _O = 0.4V	-40 to 225 mA	
I _{CC}	Supply current		V _{CC} = MAX	Outputs high	48 mA	
				Outputs low	62 mA	
				Outputs at HI-Z	55 mA	
switching characteristics, VCC = 5V, TA = 25°C						
PARAMETER	TEST CONDITIONS		MIN	TYP	MAX	UNIT
t _{PLH}	Propagation delay time, low-to-high-level output			8	12	ns
t _{PHL}	Propagation delay time, high-to-low-level output			8	12	ns
t _{PLZ}	Output enable time to low level			27	40	ns
t _{PZL}	Output enable time to high level			25	40	ns
t _{PLZ}	Output disable time from low level			15	25	ns
t _{PZL}	Output disable time from high level			15	25	ns



SN54LS245 (J) SN74LS245 (J, N)

† For conditions shown as MIN or MAX, use the appropriate value specified under recommended operating conditions.
 ‡ All typical values are at V_{CC} = 5V, T_A = 25°C.
 * Not more than one output should be shorted at a time, and duration of the short-short should not exceed one second.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่วารถแก้ไขหรือดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

54373/74373 Octal D-Type Transparent Latches and Edge-Triggered Flip-Flops

	Schottky TTL				High-Speed TTL				Low-Power Schottky TTL				Standard TTL				Low-Power TTL					
	Device Type		Package		Device Type		Package		Device Type		Package		Device Type		Package		Device Type		Package			
	C	P	M	CF	C	P	M	CF	C	P	M	CF	C	P	M	CF	C	P	M	CF		
T.I.	SN54S373	J	D							SN54LS373	J	D										
	SN74S373	J	D							SN74LS373	J	D										
FAIRCHILD																						
MOTOROLA																						
N.S.C.																						
PHILIPS																						
SIGNETICS																						
SIEMENS																						
FUJITSU																						
HITACHI																						
mitsubishi																						
NEC																						
TOSHIBA																						


Electrical Characteristics SN54LS373/SN74LS373

absolute maximum ratings over operating free-air temperature range

Supply voltage, V _{CC}	7V	Operating free-air temperature range	SN54LS	-55°C to 125°C
Input voltage	7V	temperature range	SN74LS	0°C to 70°C
		Storage temperature range		-65°C to 150°C

recommended operating conditions

	SN54LS373			SN74LS373			UNIT
	MIN	NOM	MAX	MIN	NOM	MAX	
Supply voltage, V _{CC}	4.5	5	5.5	4.75	5	5.25	V
High-level output current, I _{OH}			-1			-2.8	mA
High-level output voltage, V _{OH}			5.5			5.5	V
Pulse width, t _w	Clock enable high	15		15			ns
	Clock enable high	15		15			ns
Setup time, t _{SU} TUP	0		0				ns
Hold time, t _{HD}	10		10				ns
Operating free-air temperature, T _A	-55		125	0		70	°C




Electrical Characteristics over recommended operating free-air temperature range (unless otherwise noted)

PARAMETER	TEST CONDITIONS	MIN	TYP	MAX	UNIT
V _{IH}	High-level input voltage		2		V
V _{IL}	Low-level input voltage			0.8	V
V _{IK}	Input clamp voltage			-1.5	V
V _{OH}	High-level output voltage	V _{CC} =MIN, I _L =-18mA	2.4	3.1	V
V _{OL}	Low-level output voltage	V _{CC} =MIN, V _{IH} =2V, V _{IL} =V _{IL} max, I _{OH} =MAX	0.35	0.5	V
I _{OZH}	Off-state output current, high-level voltage applied	V _{CC} =MAX, V _{IH} =2V, V _O =2.7V		20	μA
I _{OZL}	Off-state output current, low-level voltage applied	V _{CC} =MAX, V _{IH} =2V, V _O =0.4V		-20	μA
I _I	Input current at maximum input voltage	V _{CC} =MAX, V _I =7V		0.1	mA
I _{IH}	High-level input current	V _{CC} =MAX, V _I =2.7V		20	μA
I _{IL}	Low-level input current	V _{CC} =MAX, V _I =0.4V		-0.4	mA
I _{OS}	Short-circuit output current	V _{CC} =MAX, Output control at 4.5V	-30	-130	mA
I _{CC}	Supply current	V _{CC} =MAX, Output control at 4.5V	24	40	mA

switching characteristics, V_{CC}=5V, T_A=25°C

PARAMETER	FROM (INPUT)	TO (OUTPUT)	TEST CONDITIONS	MIN	TYP	MAX	UNIT
f _{max}				12	18	18	MHz
t _{PLH}	Data	Any 0	C _L =15pF, R _L =667Ω		12	18	ns
t _{PHL}	Clock or enable	Any 0	See Notes 2 and 3		20	30	ns
t _{PZH}	Output	Any 0			15	28	ns
t _{PZL}	Control	Any 0			25	36	ns
t _{PHZ}	Output	Any 0	C _L =5pF, R _L =667Ω		12	20	ns
t _{PLZ}	Control	Any 0	See Note 3		15	25	ns



For conditions shown as MIN or MAX, use the appropriate value specified under recommended operating conditions.
All typical values are at V_{CC}=5V, T_A=25°C.
Not more than one output should be shorted at a time and duration of the short circuit should not exceed one second.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษเท่านั้น ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

5475/7475 4-Bit Bistable Latch

	Schottky TTL				High-Speed TTL				Low-Power Schottky TTL				Standard TTL				Low-Power TTL					
	Device Type		Package		Device Type		Package		Device Type		Package		Device Type		Package		Device Type		Package			
	C	P	M	C	P	M	C	P	M	C	P	M	C	P	M	C	P	M	C	P	M	C
T.I.																						
FAIRCHILD																						
MOTOROLA																						
N.S.C.																						
PHILIPS																						
SIGNETICS																						
SIEMENS																						
FUJITSU																						
HTACHI																						
MTSUBISHI																						
NEC																						
TOSHIBA																						

Electrical Characteristics SN54LS75/SN74LS75

absolute maximum ratings over operating free-air temperature range

Supply voltage, V _{CC}	7V	Operating free-air temperature range	SN54LS	-55°C to 125°C
Input voltage	5.5V	temperature range	SN74LS	0°C to 70°C
Intermittent voltage (see Note 1)	5.5V	Storage temperature range		-65°C to 150°C

recommended operating conditions

	SN54LS75			SN74LS75			UNIT
	MIN	NOM	MAX	MIN	NOM	MAX	
Supply voltage, V _{CC}	4.5	5	5.5	4.75	5	5.25	V
High-level output current, I _{OH}			400			400	mA
Low-level output current, I _{OL}			4			8	mA
width of enabling pulse, t _{en}	20		20			ns	
Data hold time, t _{hold}	0		0			ns	
Setup time, t _{setup}	20		20			ns	
Operating free-air temperature, T _A	-55		125	0		70	°C

electrical characteristics over recommended operating free-air temperature range

PARAMETER*	TEST CONDITIONS†	MIN	TYP‡	MAX	UNIT
V _{IH} High-level input voltage			2		V
V _{IL} Low-level input voltage			0.8		V
V _I Input clamp voltage	V _{CC} = MIN, I _I = -18 mA		-1.5		V
V _{OH} High-level output voltage	V _{CC} = MIN, V _{IH} = 2 V, V _{IL} = 0.8 V, I _{OH} = -400 μA	2.7	3.4		V
V _{OL} Low-level output voltage	V _{CC} = MIN, V _{IH} = 2 V, V _{IL} = 0.8 V, I _{OL} = 4 mA		0.25	0.4	V
I _I Input current at maximum input voltage	V _{CC} = MAX, V _I = 7 V		0.1	0.4	mA
I _{IH} High-level input current	V _{CC} = MAX, V _I = 2.7 V		80		μA
I _{IL} Low-level input current	V _{CC} = MAX, V _I = 0.4 V		-0.4	-1.6	mA
I _{OS} Short-circuit output current	V _{CC} = MAX	SN54LS	-20	-100	mA
		SN74LS	-20	-100	mA
I _{CC} Supply current	V _{CC} = MAX, See Note 2	SN54LS	6.3	12	mA
		SN74LS	6.9	13	mA
t _{PLH} Propagation delay time, low-to-high-level output	V _{CC} = 5 V, T _A = 25°C, C _L = 15 pF, R _L = 20 Ω		15	27	ns
t _{PLH} Propagation delay time, low-to-high-level output			9	17	ns
t _{PLH} Propagation delay time, low-to-high-level output			12	20	ns
t _{PLH} Propagation delay time, low-to-high-level output			7	15	ns
t _{PHL} Propagation delay time, high-to-low-level output			15	27	ns
t _{PHL} Propagation delay time, high-to-low-level output			14	25	ns
t _{PHL} Propagation delay time, high-to-low-level output			16	30	ns
t _{PHL} Propagation delay time, high-to-low-level output			7	15	ns

Pin Assignment (Top View)

FUNCTION TABLE
75 L75 (Each Latch)

INPUTS	OUTPUTS
D O	Q Q
L H	L H
X H	H L
X L	O O

H = high level, L = low level, X = irrelevant
O₀ = the level of O before the high-to-low transition of D

75LS75 4-BIT BISTABLE LATCH

LS75 4-BIT BISTABLE LATCH

NOTES: 1. This is the voltage between two emitters of a multiple-emitter input transistor.
2. I_{CC} is tested with all inputs grounded and all outputs open.

† For conditions shown as MIN or MAX, use appropriate value specified under recommended operating conditions for the applicable device type.
‡ All typical values are at V_{CC} = 5 V, T_A = 25°C.
* Not more than one output should be shorted at a time.
† t_{PLH} = propagation delay time, low-to-high-level output
‡ t_{PHL} = propagation delay time, high-to-low-level output

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

54157/74157 Quadruple 2-Line-to-1-Line Data Selector/Multiplexer

	Schottky TTL				High-Speed TTL				Low-Power Schottky-TTL				Standard TTL				Low-Power TTL			
	Device Type		Package		Device Type		Package		Device Type		Package		Device Type		Package		Device Type		Package	
	C	P	M	CF	C	P	M	CF	C	P	M	CF	C	P	M	CF	C	P	M	CF
T.I.	SNS4LS157	J	⊙			SN74LS157	J	⊙			SNS4LS157	J	⊙			SN74LS157	J	⊙		
FAIRCHILD	FC74S157	⊙	P			FM74LS157	⊙	P			FC74LS157	⊙	P							
MOTOROLA						MC74LS157		P			MC74LS157		P							
N.S.C.	DM74S157					DM74LS157					DM74LS157					DM54LS157A				
PHILIPS	N74S157					N74LS157					N74LS157									
SGNINETICS	SS4S157					N74LS157					SS4LS157									
SIEMENS											FLY171									
FUJITSU						74LS157														
HITACHI	HO74S157					HO74LS157					HO74LS157									
mitsubishi	M55157					M74LS157					M53357									
NEC						74LS157					74LS157									
AMD	AM54S157					AM54LS157					AM74LS157									

Electrical Characteristics SN54LS157/SN74LS157


absolute maximum ratings over operating free-air temperature range	
Supply voltage, V _{CC}	±17V
Input voltage	7V
Operating free-air temperature range	-55°C to 125°C
Storage temperature range	-65°C to 150°C

recommended operating conditions			
	SN54LS157	SN74LS157	UNIT
Supply voltage, V _{CC}	MIN 4.5	NOM 5	MAX 5.5
High-level output current, I _{OH}	MIN 400	NOM 4	MAX 8
Low-level output current, I _{OL}	MIN 4	NOM 8	MAX 16
Operating free-air temperature, T _A	MIN -55	NOM 0	MAX 125

electrical characteristics over recommended operating free-air temperature range

PARAMETER*	TEST CONDITIONS†	MIN	TYP‡	MAX	UNIT
V _{IH} High-level input voltage		2		0.8	V
V _{IL} Low-level input voltage				-1.5	V
V _I Input clamp voltage	V _{CC} =MIN, I _I =-18mA			-1.5	V
V _{OH} High-level output voltage	V _{CC} =MIN, V _{IH} =2V, V _{IL} =0.8V, I _{OH} =-400µA	2.7	3.4		V
V _{OL} Low-level output voltage	V _{CC} =MIN, V _{IH} =2V, V _{IL} =0.8V, I _{OL} =8mA	0.35	0.5		V
I _I input current at maximum input voltage	S or O input V _{CC} =MAX, V _I =7V		0.2		mA
	A or B input		0.1		mA
I _{IH} High-level input current	S or O input V _{CC} =MAX, V _I =2.7V		40		µA
	A or B input		20		µA
I _{IL} Low-level input current	S or O input V _{CC} =MAX, V _I =0.4V		-0.8		mA
	A or B input		-0.4		mA
I _{OS} Short-circuit output current*	V _{CC} =MAX	SN54LS -20		-100	mA
		SN74LS -20		-100	mA
I _{CC} Supply current	V _{CC} =MAX See Note		8.7	16	mA
IP _{LH} from data input	V _{CC} =5V, T _A =25°C, C _L =15pF, R _L =2kΩ		8	14	ns
IP _{LH} from Strobe			9	14	ns
IP _{LH} from Select			14	20	ns
IP _{LH} from data input			14	21	ns
IP _{LH} from Strobe			18	23	ns
IP _{LH} from Select			18	27	ns

Pin Assignment (Top View)




Function Table

INPUTS				OUTPUT
STROBE	SELECT	A	B	Y
H	X	X	X	L
L	L	L	X	L
L	L	L	X	L
L	L	L	X	L
L	L	L	X	L
L	L	L	X	L
L	L	L	X	L
L	L	L	X	L

H=high level, L=low level, X=irrelevant

Functional Block Diagrams



*I_{CC} is measured with 4.5V applied to all inputs and all outputs open.

†For conditions shown as MIN or MAX, use the appropriate value specified under recommended operating conditions for the applicable device type.
 ‡All typical values are at V_{CC}=5V; T_A=25°C.
 *Not more than one output should be shorted at a time.
 †I_{PLH}=propagation delay time, low-to-high-level output
 †I_{PHL}=propagation delay time, high-to-low-level output

(RESET)

Reset. A "high" on this input clears the control register and all ports (A, B, C) are set to the input mode.

Group A and Group B Controls

The functional configuration of each port is programmed by the systems software. In essence, the CPU "outputs" a control word to the 8255A. The control word contains information such as "mode", "bit set", "bit reset", etc., that initializes the functional configuration of the 8255A.

Each of the Control blocks (Group A and Group B) accepts "commands" from the Read/Write Control Logic, receives "control words" from the internal data bus and issues the proper commands to its associated ports.

Control Group A - Port A and Port C upper (C7-C4)

Control Group B - Port B and Port C lower (C3-C0)

The Control Word Register can Only be written into. No Read operation of the Control Word Register is allowed.

Ports A, B, and C

The 8255A contains three 8-bit ports (A, B, and C). All can be configured in a wide variety of functional characteristics by the system software but each has its own special features or "personality" to further enhance the power and flexibility of the 8255A.

Port A. One 8-bit data output latch/buffer and one 8-bit data input latch.

Port B. One 8-bit data input/output latch/buffer and one 8-bit data input buffer.

Port C. One 8-bit data output latch/buffer and one 8-bit data input buffer (no latch for input). This port can be divided into two 4-bit ports under the mode control. Each 4-bit port contains a 4-bit latch and it can be used for the control signal outputs and status signal inputs in conjunction with ports A and B.





Figure 4. 8255A Block Diagram Showing Group A and Group B Control Functions

PIN CONFIGURATION



PIN NAMES

D ₇ -D ₀	DATA BUS (BI DIRECTIONAL)
RESET	RESET INPUT
CS	CHIP SELECT
RD	READ INPUT
WA	WRITE INPUT
A ₀ , A ₁	PORT ADDRESS
PA ₇ -PA ₀	PORT A (8BIT)
PB ₇ -PB ₀	PORT B (8BIT)
PC ₇ -PC ₀	PORT C (8BIT)
VCC	+5 VOLTS
GND	0 VOLTS

8255A OPERATIONAL DESCRIPTION

Mode Selection

There are three basic modes of operation that can be selected by the system software:

- Mode 0 - Basic Input/Output
- Mode 1 - Strobed Input/Output
- Mode 2 - Bi-Directional Bus

When the reset input goes "high" all ports will be set to the input mode (i.e., all 24 lines will be in the high impedance state). After the reset is removed the 8255A can remain in the input mode with no additional initialization required. During the execution of the system program any of the other modes may be selected using a single output instruction. This allows a single 8255A to service a variety of peripheral devices with a simple software maintenance routine.

The modes for Port A and Port B can be separately defined, while Port C is divided into two portions as required by the Port A and Port B definitions. All of the output registers, including the status flip-flops, will be reset whenever the mode is changed. Modes may be combined so that their functional definition can be "tailored" to almost any I/O structure. For instance, Group B can be programmed in Mode 0 to monitor simple switch closings or display computational results, Group A could be programmed in Mode 1 to monitor a keyboard or tape reader on an interrupt-driven basis.




Figure 5. Basic Mode Definitions and Bus Interface




Figure 6. Mode Definition Format

The mode definitions and possible mode combinations may seem confusing at first but after a cursory review of the complete device operation a simple, logical I/O approach will surface. The design of the 8255A has taken into account things such as efficient PC board layout, control signal definition vs PC layout and complete functional flexibility to support almost any peripheral device with no external logic. Such design represents the maximum use of the available pins.

Single Bit Set/Reset Feature

Any of the eight bits of Port C can be Set or Reset using a single OUTput instruction. This feature reduces software requirements in Control-based applications.

Input Control Signal Definition

STB (Strobe Input). A "low" on this input loads data into the input latch.

IBF (Input Buffer Full FIF).

A "high" on this output indicates that the data has been loaded into the input latch; in essence, an acknowledgement. IBF is set by STB input being low and is reset by the rising edge of the RD input.

INTR (Interrupt Request)

A "high" on this output can be used to interrupt the CPU when an input device is requesting service. INTR is set by the STB is a "one", IBF is a "one", and INTE is a "one". It is reset by the falling edge of RD. This procedure allows an input device to request service from the CPU by simply strobing its data into the port.

- INTE A
Controlled by bit set/reset of PC₄.
- INTE B
Controlled by bit set/reset of PC₂.




Figure 8. MODE 1 Input




Figure 9. MODE 1 (Strobed Input)

Output Control Signal Definition

ÖBF (Output Buffer Full F/F). The ÖBF output will go "low" to indicate that the CPU has written data out to the specified port. The ÖBF F/F will be set by the rising edge of the WR input and reset by ACK input being low.

ACK (Acknowledge Input). A "low" on this input informs the 8255A that the data from port A or port B has been accepted. In essence, a response from the peripheral device indicating that it has received the data output by the CPU.

INTR (Interrupt Request). A "high" on this output can be used to interrupt the CPU when an output device has accepted data transmitted by the CPU. INTR is set when ACK is a "one", ÖBF is a "one", and INTE is a "one". It is reset by the falling edge of WR.

INTR (Interrupt Request). A "high" on this output can be used to interrupt the CPU when an output device has accepted data transmitted by the CPU. INTR is set when ACK is a "one", ÖBF is a "one", and INTE is a "one". It is reset by the falling edge of WR.

INTE A *

Controlled by bit set/reset of PC₆.

INTE B

Controlled by bit set/reset of PC₂.




Figure 10. MODE 1 Output




Figure 11. Mode 1 (Strobed Output)

Combinations of MODE 1

Port A and Port B can be individually defined as input or output in Mode 1 to support a wide variety of strobed I/O applications.




Figure 12. Combinations of MODE 1

Operating Modes

MODE 2 (Strobed Bidirectional Bus I/O). This functional configuration provides a means for communicating with a peripheral device or structure on a single 8-bit bus for both transmitting and receiving data (bidirectional bus I/O). "Handshaking" signals are provided to maintain proper bus flow discipline in a similar manner to MODE 1. Interrupt generation and enable/disable functions are also available.

MODE 2 Basic Functional Definitions:

- Used in Group A only.
- One 8-bit, bi-directional bus Port (Port A) and a 5-bit control Port (Port C).
- Both inputs and outputs are latched.
- The 5-bit control port (Port C) is used for control and status for the 8-bit, bi-directional bus port (Port A).

Bidirectional Bus I/O Control Signal Definition

INTR (Interrupt Request). A high on this output can be used to interrupt the CPU for both input or output operations.

Output Operations

OB̄F (Output Buffer Full). The \overline{OBF} output will go "low" to indicate that the CPU has written data out to port A.

ACK (Acknowledge). A "low" on this input enables the tri-state output buffer of port A to send out the data. Otherwise, the output buffer will be in the high impedance state.

INTE 1 (The INTE Flip-Flop Associated with OBF). Controlled by bit set/reset of PC_6 .

Input Operations

STB (Strobe Input). A "low" on this input loads data into the input latch.

IBF (Input Buffer Full/FIF). A "high" on this output indicates that data has been loaded into the input latch.

INTE 2 (The INTE Flip-Flop Associated with IBF). Controlled by bit set/reset of PC_4 .

ABSOLUTE MAXIMUM RATINGS*

Ambient Temperature Under Bias. 0°C to 70°C
 Storage Temperature -65°C to +150°C
 Voltage on Any Pin
 With Respect to Ground. -0.5V to +7V
 Power Dissipation 1 Watt

*NOTICE: Stresses above those listed under "Absolute Maximum Ratings" may cause permanent damage to the device. This is a stress rating only and functional operation of the device at these or any other conditions above those indicated in the operational sections of this specification is not implied. Exposure to absolute maximum rating conditions for extended periods may affect device reliability.

D.C. CHARACTERISTICS (T_A = 0°C to 70°C, V_{CC} = +5V ± 10%, GND = 0V)*

Symbol	Parameter	Min.	Max.	Unit	Test Conditions
V _{IL}	Input Low Voltage	-0.5	0.8	V	
V _{IH}	Input High Voltage	2.0	V _{CC}	V	
V _{OL} (DB)	Output Low Voltage (Data Bus)		0.45	V	I _{OL} = 2.5mA
V _{OL} (PER)	Output Low Voltage (Peripheral Port)		0.45	V	I _{OL} = 1.7mA
V _{OH} (DB)	Output High Voltage (Data Bus)	2.4		V	I _{OH} = -400µA
V _{OH} (PER)	Output High Voltage (Peripheral Port)	2.4		V	I _{OH} = -200µA
I _{DAR}	Darlington Drive Current	-1.0	-4.0	mA	R _{EXT} = 750Ω; V _{EXT} = 1.5V
I _{CC}	Power Supply Current		120	mA	
I _{IL}	Input Load Current		±10	µA	V _{IN} = V _{CC} to 0V
I _{OFL}	Output Float Leakage		±10	µA	V _{OUT} = V _{CC} to 45V

NOTE:
 1. Available on any 8 pins from Port B and C.

CAPACITANCE (T_A = 25°C, V_{CC} = GND = 0V)

Symbol	Parameter	Min.	Typ.	Max.	Unit	Test Conditions
C _{IN}	Input Capacitance			10	pF	f _C = 1MHz
C _{I/O}	I/O Capacitance			20	pF	Unmeasured pins returned to GND

A.C. CHARACTERISTICS (T_A = 0°C to 70°C, V_{CC} = +5V ± 10%, GND = 0V)*

Bus Parameters
 READ

Symbol	Parameter	8255A		8255A-5		Unit
		Min.	Max.	Min.	Max.	
t _{AR}	Address Stable Before READ	0		0		ns
t _{RA}	Address Stable After READ	0		0		ns
t _{RR}	READ Pulse Width	300		300		ns
t _{RD}	Data Valid From READ ¹		250		200	ns
t _{DF}	Data Float After READ	10	150	10	100	ns
t _{RV}	Time Between READs and/or WRITEs	850		850		ns



8255A/8255A-5

A.C. CHARACTERISTICS (Continued)

WRITE

Symbol	Parameter	8255A		8255A-5		Unit
		Min.	Max.	Min.	Max.	
t _{AW}	Address Stable Before WRITE	0		0		ns
t _{WA}	Address Stable After WRITE	20		20		ns
t _{WW}	WRITE Pulse Width	400		300		ns
t _{DW}	Data Valid to WRITE (T.E.)	100		100		ns
t _{WD}	Data Valid After WRITE	30		30		ns

OTHER TIMINGS


Symbol	Parameter	8255A		8255A-5		Unit
		Min.	Max.	Min.	Max.	
t _{WB}	WR = 1 to Output ¹		350		350	ns
t _{IR}	Peripheral Data Before RD	0		0		ns
t _{HR}	Peripheral Data After RD	0		0		ns
t _{AK}	ACK Pulse Width	300		300		ns
t _{ST}	STB Pulse Width	500		500		ns
t _{PS}	Per. Data Before T.E. of STB	0		0		ns
t _{PH}	Per. Data After T.E. of STB	180		180		ns
t _{AD}	ACK = 0 to Output ¹		300		300	ns
t _{KD}	ACK = 1 to Output Float	20	250	20	250	ns
t _{WOB}	WR = 1 to OBF = 0 ¹		650		650	ns
t _{AOB}	ACK = 0 to OBF = 1 ¹		350		350	ns
t _{SIB}	STB = 0 to IBF = 1 ¹		300		300	ns
t _{RIB}	RD = 1 to IBF = 0 ¹		300		300	ns
t _{RIT}	RD = 0 to INTR = 0 ¹		400		400	ns
t _{StT}	STB = 1 to INTR = 1 ¹		300		300	ns
t _{AIT}	ACK = 1 to INTR = 1 ¹		350		350	ns
t _{WIT}	WR = 0 to INTR = 0 ^{1,3}		450		450	ns

NOTES:


1. Test Conditions: C_L = 150 pF.
2. Period of Reset pulse must be at least 50µs during or after power on. Subsequent Reset pulse can be 500 ns min.
3. INTR¹ may occur as early as WR¹.

¹ For Extended Temperature EXPRESS, use M8255A electrical parameters.

A.C. TESTING INPUT, OUTPUT WAVEFORM




A.C. TESTING LOAD CIRCUIT



CDM6116A

CMOS 2048-Word by 8-Bit Static RAM



Features:

- Fully static operation
- Single power supply: 4.5 V to 5.5 V
- All inputs and outputs directly TTL compatible
- 3-state outputs
- Industry standard 24-pin configuration
- Chip-enable gates address buffers for minimum standby current
- Data retention voltage: 2 V min.

	CDM6116A-2	CDM6116A-3	CDM6116A-9
Access Time (max.)	200 ns	150 ns	250 ns
Output Enable Time (max.)	120 ns	60 ns	150 ns
Operating Temperature	0° to +70°C		-40° to +85°C
Operating Current (max.)	35 mA	35 mA	40 mA
Standby Current (max.)	30 µA	50 µA	100 µA

The RCA-CDM6116A is a CMOS 2048-word by 8-bit static random-access memory. It is designed for use in memory systems where high-speed, low power and simplicity in use are desirable. This device has common data inputs and data outputs and utilizes a single power supply of 4.5 V to 5.5 V. A chip-enable input and an output-enable input are provided for memory expansion and output buffer control.

The output enable (OE) controls the output buffers to eliminate bus contention.

The CDM6116A-2 and CDM6116A-3 have an operating temperature range of 0° to +70°C. The CDM6116A-9 has an operating temperature range of -40° to +85°C.

The CDM6116A-2 and CDM6116A-3 are supplied in a 24-lead dual-in-line plastic package (E suffix). The CDM6116A-9 is supplied in a 24-lead dual-in-line plastic package (E suffix) and a 24-lead dual-in-line side-braced ceramic package (D suffix).

The chip enable (CE) gates the address and output buffers and powers down the chip to the low power standby mode.




Fig. 1 - Functional block diagram.

TRUTH TABLE

\overline{CE}	\overline{OE}	\overline{WE}	A0 TO A10	MODE	I/O1 TO I/O8	DEVICE CURRENT
H	X	X	X	NOT SELECTED	HIGH Z	STANDBY
L	L	H	STABLE	READ	DATA OUT	ACTIVE
L	H	L	STABLE	WRITE	DATA IN	ACTIVE
L	L	L	STABLE	WRITE	DATA IN	ACTIVE

L = LOW H = HIGH X = H or L

Random-Access Memories (RAMs)

CDM6116A

MAXIMUM RATINGS; Absolute-Maximum Ratings

DC SUPPLY-VOLTAGE RANGE, (V _{DD}): (Voltage referenced to V _{SS} terminal)	-0.3 to +7 V
INPUT VOLTAGE RANGE, ALL INPUTS	-0.3 to +7 V
DC INPUT CURRENT, ANY ONE INPUT	±10 mA
POWER DISSIPATION PER PACKAGE (P ₀):	
For T _A = -40° to +60° C (PACKAGE TYPE E)	500 mW
For T _A = +60° to +85° C (PACKAGE TYPE E)	Derate Linearly at 8 mW/°C to 300 mW
For T _A = -40° to +85° C (PACKAGE TYPE D)	500 mW
DEVICE DISSIPATION PER OUTPUT TRANSISTOR	
For T _A = FULL PACKAGE-TEMPERATURE RANGE (All Package Types)	100 mW
OPERATING-TEMPERATURE RANGE (T _A)	
CDM6116A-2, CDM6116A-3 (PACKAGE TYPE E)	0 to +70° C
CDM6116A-9 (PACKAGE TYPES D, E)	-40 to +85° C
STORAGE TEMPERATURE RANGE (T _{STG})	-55 to +125° C
LEAD TEMPERATURE (DURING SOLDERING):	
At distance 1/16 ± 1/32 in. (1.59 ± 0.79 mm) from case for 10 s max.	+265° C
OPERATING CONDITIONS at T _A = 0 to +70° C, (CDM6116A-2, CDM6116A-3); T _A = -40° to +85° C (CDM6116A-9)	

For maximum reliability, operating conditions should be selected so that operation is always within the following ranges:

CHARACTERISTIC	LIMITS		UNITS
	MIN.	MAX.	
DC Operating Voltage Range	4.5	5.5	V
Input Voltage Range	V _{IH}	V _{DD} + 0.3	
	V _{IL}	0.8	
Input Signal Rise or Fall Time Δ	t _r , t _f	5	μs

Δ Input signal rise and fall times longer than the maximum value can cause loss of stored data in the selected mode.

STATIC ELECTRICAL CHARACTERISTICS at T_A = 0 to +70° C (CDM6116A-2, CDM6116A-3); T_A = -40° to +85° C (CDM6116A-9), V_{DD} = 5 V ± 10%, Except as noted

CHARACTERISTIC	CONDITIONS	LIMITS									UNITS
		CDM6116A-2			CDM6116A-3			CDM6116A-9			
		MIN.	TYP.*	MAX.	MIN.	TYP.*	MAX.	MIN.	TYP.*	MAX.	
Standby Device Current I _{DDS}	$\overline{CE} = V_{IH}$	—	0.6	2	—	0.6	2	—	0.3	2	mA
	$\overline{CE} = V_{DD} - 0.2 V$	—	1	30	—	1	50	—	1	100	μA
Output Voltage Low Level V _{OL} Max.	I _{OL} = 2.1 mA	—	—	0.4	—	—	0.4	—	—	0.4	V
	I _{OL} = 1 μA	—	0.1	—	—	0.1	—	—	0.1	—	
Output Voltage High Level V _{OH} Min.	I _{OH} = -1 mA	2.4	—	—	2.4	—	—	2.4	—	—	V
	I _{OH} = -1 μA	—	V _{DD} - 0.1	—	—	V _{DD} - 0.1	—	—	V _{DD} - 0.1	—	
Input Leakage Current I _{IH} Max.	V _{DD} = 5.5 V	—	±0.1	±2	—	±0.1	±2	—	±0.1	±2	μA
	V _{IH} = 0 V to V _{DD}	—	±0.5	±2	—	±0.5	±2	—	±0.5	±2	
3-State Output Leakage Current I _{OUT}	\overline{CE} or $\overline{OE} = V_{IH}$ V _{IO} = 0 V to V _{DD}	—	±0.5	±2	—	±0.5	±2	—	±0.5	±2	μA
Operating Device Current I _{OPER}	V _{IH} = V _{IL} , V _{IH}	—	20	35	—	20	35	—	28	40	mA
Input Capacitance C _{IN}	V _{IH} = 0 V, f = 1 MHz, T _A = 25° C	—	4	6	—	4	6	—	4	6	pF
Output Capacitance C _{IO}	V _{IO} = 0 V, f = 1 MHz, T _A = 25° C	—	6	8	—	6	8	—	6	8	

* Typical values are for T_A = 25° C and nominal V_{DD}. # Outputs open circuited; cycle time = Min. t_{cycle}, duty = 100%.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

CDM6116A

SIGNAL DESCRIPTIONS

- A0-A10 (Address Inputs): These inputs must be stable prior to a write operation, but may change asynchronously during read operations.
- I/O1-I/O8: 8-bit tristate data bus.
- \overline{CE} (Chip Enable): Powers down chip, disables Read and Write functions, and gates off address inputs.
- \overline{OE} (Output Enable): Enables tristate outputs if \overline{CE} is low and \overline{WE} is high.
- \overline{WE} (Write Enable): Enables Write function, if \overline{CE} is low. \overline{WE} will dominate if both \overline{WE} and \overline{OE} are low (i.e., the bus will be tristated and a Write will occur).
- V_{DD}, V_{SS} : Power supply connections.

DYNAMIC ELECTRICAL CHARACTERISTICS at $T_A = 0$ to $+70^\circ\text{C}$ (CDM6116A-2, CDM6116A-3);

$T_A = -40^\circ$ to $+85^\circ\text{C}$ (CDM6116A-9), $V_{DD} = 5\text{V} \pm 10\%$;
 Input $t_r, t_f = 10\text{ns}$; $C_L = 100\text{pF}$ and 1 TTL Load; Input Pulse Levels: 0.8 V to 2.4 V

CHARACTERISTIC		LIMITS						UNITS
		CDM6116A-2		CDM6116A-3		CDM6116A-9		
		MIN.†	MAX.	MIN.†	MAX.	MIN.†	MAX.	
Read Cycle Times See Fig. 2								
Read Cycle Time	t_{RC}	200	—	150	—	250	—	ns
Address Access Time	t_{AA}	—	200	—	150	—	250	
Chip Enable Access Time	t_{ACE}	—	200	—	150	—	250	
Chip Enable to Output Active	t_{CX}	15	—	15	—	15	—	
Output Enable to Output Valid	$t_{OE\bar{V}}$	—	120	—	60	—	150	
Output Enable to Output Active	t_{OEX}	15	—	15	—	15	—	
Chip Disable to Output "High Z"	t_{CHZ}	0	60	0	50	0	80	
Output Disable to Output "High Z"	t_{OHZ}	0	60	0	50	0	80	
Output Hold from Address Change	t_{OH}	15	—	15	—	15	—	

†Time required by a limit device to allow for the indicated function.





Fig. 2 - Read-cycle timing waveforms.


DYNAMIC ELECTRICAL CHARACTERISTICS at $T_A = 0$ to $+70^\circ\text{C}$ (CDM6116A-2, CDM6116A-3);
 $T_A = -40^\circ$ to $+85^\circ\text{C}$ (CDM6116A-9), $V_{DD} = 5\text{ V} \pm 10\%$,
 Input $t_r, t_f = 10\text{ ns}$; $C_L = 100\text{ pF}$ and 1 TTL Load, Input Pulse Levels: 0.8 V to 2.4 V

CHARACTERISTIC		LIMITS						UNITS
		CDM6116A-2		CDM6116A-3		CDM6116A-9		
		MIN. [†]	MAX.	MIN. [†]	MAX.	MIN. [†]	MAX.	
Write Cycle Times See Fig. 3								
Write Cycle Time	t_{wc}	200	—	150	—	250	—	ns
Chip Enable to End of WRITE	t_{cw}	160	—	90	—	200	—	
Address Valid to End of WRITE	t_{aw}	160	—	90	—	200	—	
Address Setup Time	t_{as}	0	—	0	—	0	—	
Write Pulse Width	t_{wp}	160	—	90	—	200	—	
Write Recovery Time	t_{wr}	10	—	0	—	10	—	
Output Disable to Output "High Z"	t_{ohz}	0	60	0	50	0	80	
Write to Output "High Z"	t_{whz}	0	60	0	40	0	80	
Input Data Setup Time	t_{dw}	80	—	50	—	100	—	
Input Data Hold Time	t_{dh}	10	—	5	—	10	—	
Output Active from End of Write	t_{ow}	10	—	10	—	10	—	

Time required by a limit device to allow for the indicated function.
 WRITE CYCLE 1



WRITE CYCLE 2 - OE = LOW



TIMING MEASUREMENT REFERENCE LEVEL IS 1.5V

Fig. 3 - Write-cycle timing waveforms.

CDM6116A

DATA RETENTION CHARACTERISTICS at $T_A = 0$ to 70°C (CDM6116A-2, CDM6116A-3);
 $T_A = -40$ to $+85^\circ\text{C}$ (CDM6116A-9). Unless otherwise noted, See Fig. 4.

CHARACTERISTIC	TEST CONDITIONS	LIMITS		UNITS
		ALL TYPES		
		MIN.	MAX.	
Minimum Data Retention Voltage, V_{DR} CDM6116A-2, CDM6116A-3, CDM6116A-9	$T_A = 0$ to 70°C $\overline{CE} \geq V_{DD} - 0.2\text{V}$	2	—	V
CDM6116A-9	$T_A = -40$ to 0°C $\overline{CE} \geq V_{DD} - 0.2\text{V}$	4.5	—	
Data Retention Quiescent Current, I_{DDDR}^*				μA
CDM6116A-2	$V_{DD} = 3\text{V}, \overline{CE} \geq 2.8\text{V}$	—	15	
CDM6116A-3	$V_{DD} = 3\text{V}, \overline{CE} \geq 2.8\text{V}$	—	25	
CDM6116A-9	$V_{DD} = 3\text{V}, \overline{CE} \geq 2.8\text{V}$	—	50	
Chip Disable to Data Retention Time, t_{CDR}	See Fig. 4	0	—	ns
Recovery to Normal Operation Time, t_{R}	See Fig. 4	t_{ac}	—	

* $I_{DDDR} = 7.5\ \mu\text{A}$ max. at $T_A = 0^\circ$ to $+40^\circ\text{C}$ for CDM6116A-2 and CDM6116A-3.
 * t_{ac} = Read Cycle Time.





Fig. 4 - Low V_{DD} data retention timing waveforms.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่าการณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



CMOS 8192-Word by 8-Bit LSI Static RAM

Features:

- Fully static operation
- Single power supply: 4.5 V to 5.5 V
- All inputs and outputs directly TTL compatible
- 3-state outputs
- Industry standard 28-pin configuration
- Input address buffers gated off with chip disable
- Fast access time: $t_{ax} = 150 \text{ ns}/120 \text{ ns}$ (CDM6264-3/CDM6264-4)
- Low standby and operating power: $I_{OBS1} = 2 \mu\text{A}$ typical, $I_{OBS2} = 40 \text{ mA}$ maximum
- Data retention voltage: 2 V min.
- Operating temperature range (max. rating): 0° to 70°C

The RCA-CDM6264 is a 8192-word by 8-bit static random-access memory. It is designed for use in memory systems where high-speed, low power, and simplicity in use are desirable. This device has common data input and data output and utilizes a single power supply of 4.5 V to 5.5 V. Either chip enable (CE1 or CE2), when not valid, will gate off the address and output buffers and power down the chip to

minimum standby power with inputs toggling. The output enable (OE) controls the output buffers to eliminate bus contention.

The CDM6264 is supplied in 28-lead, hermetic, dual-in-line side-brazed ceramic (D suffix) and in 28-lead dual-in-line plastic (E suffix) packages.




Fig. 1 - Functional block diagram.

TRUTH TABLE

CE1	CE2	OE	WE	A0 TO A12	MODE	DATA I/O	DEVICE CURRENT
H	X	X	X	X	NOT SELECTED	HIGH Z	STANDBY
X	L	X	X	X	NOT SELECTED	HIGH Z	STANDBY
L	H	L	H	STABLE	READ	DATA OUT	ACTIVE
L	H	X	L	STABLE	WRITE	DATA IN	ACTIVE
L	H	H	H	STABLE	OUTPUT DISABLE	HIGH Z	ACTIVE

L = LOW H = HIGH X = H OR L

CMOS Microprocessors, Memories and Peripherals

CDM6264

MAXIMUM RATINGS, Absolute-Maximum Values:

DC SUPPLY-VOLTAGE RANGE, (V_{DD}):
(Voltage referenced to V_{SS} terminal) -0.3 to +7 V

INPUT VOLTAGE RANGE, ALL INPUTS -0.3 to +7 V

POWER DISSIPATION PER PACKAGE (P₀):
For T_A = 0° to +60° C (PACKAGE TYPE E) 500 mW
For T_A = -60° to +70° C (PACKAGE TYPE E) Derate Linearly at 8 mW/°C to 420 mW
For T_A = 0° to +70° C (PACKAGE TYPE D) 500 mW

DEVICE DISSIPATION PER OUTPUT TRANSISTOR
For T_A = FULL PACKAGE-TEMPERATURE RANGE 100 mW

OPERATING-TEMPERATURE RANGE (T_A):
PACKAGE TYPE D 0 to +70° C
PACKAGE TYPE E 0 to +70° C

STORAGE TEMPERATURE RANGE (T_{stg}) -55 to +125° C

LEAD TEMPERATURE (DURING SOLDERING):
At distance 1/16 ± 1/32 in. (1.59 ± 0.79 mm) from case for 10 s max. +265° C

OPERATING CONDITIONS at T_A = 0 to +70° C

For maximum reliability, operating conditions should be selected so that operation is always within the following ranges:

CHARACTERISTIC	LIMITS		UNITS
	ALL TYPES		
	MIN.	MAX.	
DC Operating Voltage Range	4.5	5.5	V
Input Voltage Range	V _{IH} ≥ 2.2	V _{DD} + 0.3	
	V _{IL} ≤ -0.3	0.8	
Input Signal Rise or Fall Time ^Δ	t _r , t _f	5	μs

^Δ Input signal rise and fall times with a duration greater than the maximum value can cause loss of stored data in the selected mode.

STATIC ELECTRICAL CHARACTERISTICS at T_A = 0 to +70° C, V_{DD} = 5 V ± 10%, Except as noted

CHARACTERISTIC	CONDITIONS	LIMITS			UNITS	
		ALL TYPES				
		Min.	Typ.*	Max.		
Standby Device Current	I _{DDs}	—	1.5	3	mA	
	I _{DDs1}	—	2	100		
Output Voltage Low Level	V _{OL} Max.	—	—	0.4	V	
		I _{OL} = 2.1 mA	—	0.1		
Output Voltage High Level	V _{OH} Min.	2.4	—	—	V	
		I _{OH} = -1 mA	—	V _{DD} - 0.1		
Input Leakage Current	I _{IN} Max.	—	±0.1	±2	μA	
3-State Output Leakage Current	I _{OUT}	—	±0.5	±2		
Operating Device Current	I _{OPER1} [#]	V _{IN} = V _{IL} , V _{IH}	—	4.5	9	mA
		t _{cycle} = 120 ns	—	22.5	45	
	I _{OPER2} [#]	V _{IN} = 0.2 V; V _{DD} = 0.2 V	—	2	4	
		t _{cycle} = 120 ns	—	20	40	
Input Capacitance	C _{IN}	—	4	6	pF	
Output Capacitance	C _{IO}	—	6	8		

*Typical values are for T_A = 25° C and nominal V_{DD}.

[#]Outputs open circuited.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Random-Access Memories (RAMs)

CDM6264

SIGNAL DESCRIPTIONS

A0-A10 (Address Inputs): These inputs must be stable prior to a write operation, but may change asynchronously during read functions.

I/O₁-I/O₈: 8-bit tristate data bus.

CE1, CE2 (Chip Enable): Either chip enable, when not true, powers down the chip, disables Read and Write functions, and gates off address and output buffers.

OE (Output Enable): Enables tristate outputs if CE1 and CE2 are valid and WE is high.


WE (Write Enable): Enables Write function. If CE1 and CE2 are valid, WE will dominate if both WE and OE are low (i.e., the bus will be tristated and a Write will occur).

V_{DD}, V_{SS}: Power supply connections.

DYNAMIC ELECTRICAL CHARACTERISTICS at T_A = 0 to +70°C, V_{DD} = 5 V ± 10%, Input t_r = 10 ns; C_L = 100 pF and 1 TTL Load, Input Pulse Levels: 0.8 V to 2.4 V

CHARACTERISTIC	LIMITS				UNITS
	CDM6264-3		CDM6264-4		
	MIN. †	MAX.	MIN. †	MAX.	
Read Cycle Times, See Fig. 2					
Read Cycle Time	t _{RC}	150	—	120	—
Address Access Time	t _{AA}	—	150	—	120
Chip Enable Access Time	t _{ACE1, ACE2}	—	150	—	120
Chip Enable to Output Active	t _{CLZ1, CLZ2}	10	—	10	—
Output Enable to Output Valid	t _{OEV}	—	70	—	60
Output Enable to Output Active	t _{OEX}	5	—	5	—
Chip Disable to Output "High Z"	t _{CHZ1, CHZ2}	0	70	0	50
Output Disable to Output "High Z"	t _{OHZ}	0	60	0	40
Output Hold from Address Change	t _{OH}	30	—	30	—

†Time required by a limit device to allow for the indicated function.



WE IS HIGH DURING READ CYCLE. TIMING MEASUREMENT REFERENCE LEVEL IS 1.8 V.

92CM-37209

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


CDM5264

DYNAMIC ELECTRICAL CHARACTERISTICS at $T_A = 0$ to $+70^\circ\text{C}$, $V_{DD} = 5\text{V} \pm 10\%$,
 Input $t_r = 10\text{ns}$, $C_L = 100\text{pF}$ and 1 TTL Load, Input Pulse Levels: 0.8 V to 2.4 V

CHARACTERISTIC	LIMITS				UNITS
	CDM5264-3		CDM5264-4		
	MIN.	MAX.	MIN.	MAX.	
Write Cycle Times, See Fig. 3					
Write Cycle Time t_{wc}	150	—	120	—	ns
Chip Enable to End of WRITE t_{cwe}, t_{cws}	120	—	100	—	
Address Valid to End of WRITE t_{aw}	120	—	100	—	
Address Setup Time t_{as}	0	—	0	—	
Write Enable Width t_{ww}	100	—	80	—	
Write Recovery Time t_{wr}	0	—	0	—	
Write to Output "High Z" t_{whz}	—	70	—	50	
Input Data Setup Time t_{ow}	60	—	50	—	
Input Data Hold Time t_{oh}	0	—	0	—	
Output Active from End of Write t_{ow}	10	—	10	—	

† Time required by a limit device to allow for the indicated function.


WRITE CYCLE 1 (CE1 CONTROL)




IN A CE1 OR CE2 CONTROLLED WRITE CYCLE, THE OUTPUT BUFFERS REMAIN IN A HIGH IMPEDANCE STATE, WHETHER CE IS HIGH OR LOW. PING MEASUREMENT REFERENCE LEVEL IS 1.5 V.

92CM-37204

WRITE CYCLE 2 (CE2 CONTROL)



WRITE CYCLE 3 (WE CONTROL)




CDM6264

DATA RETENTION CHARACTERISTICS at $T_A = 0$ to 70°C ; See Fig. 4.

CHARACTERISTIC	TEST CONDITIONS	LIMITS		UNITS	
		ALL TYPES			
		MIN.	MAX.		
Minimum Data Retention Voltage	V_{DR}	$CE1 \geq V_{DD} - 0.2\text{ V}$ or $CE2 \leq 0.2\text{ V}$	2	5.5	V
Data Retention Quiescent Current	I_{DDDR}	$V_{DD} = 3\text{ V}$, $CE1, CE2 \geq V_{DD} - 0.2\text{ V}$ or $CE2 \leq 0.2\text{ V}$	—	50	μA
Chip Disable to Data Retention Time	t_{CDR}	See Fig. 4	0	—	ns
Recovery to Normal Operation Time	t_R	See Fig. 4	t_{ao}	—	ns

* t_{ao} = Read Cycle Time.

DATA RETENTION WAVEFORM 1 (CE1 CONTROL)



DATA RETENTION WAVEFORM 2 (CE2 CONTROL)





Fig. 4 - Low V_{DD} data-retention timing waveforms. 92CM-37208

32,768 (4K X 8) BIT UV ERASABLE PROM

DESCRIPTION The μ PD2732 is a 32,768 bit (4096 x 8 bit) Ultraviolet Erasable and Electrically Programmable Read-Only Memory (EPROM). It operates from a single +5V supply, making it ideal for microprocessor applications. It features an output enable control and offers a standby mode with an attendant 80% savings in power consumption. A distinctive feature of the μ PD2732 is a separate output control, output enable (\overline{OE}) from the chip enable control (\overline{CE}). The \overline{OE} control eliminates bus contention in multiple-bus microprocessor systems. The μ PD2732 features fast, simple one-pulse programming controlled by TTL-level signals. Total programming time for all 32,768 bits is only 210 seconds.

- FEATURES**
- Ultraviolet Erasable and Electrically Programmable
 - Access Time — 450 ns Max
 - Single Location Programming
 - Programmable with Single Pulse
 - Low Power Dissipation: 150 mA Max Active Current, 30 mA Max Standby Current
 - Input/Output TTL Compatible for Reading and Programming
 - Single +5V Power Supply
 - 24 Pin Ceramic DIP
 - Three-State Outputs


PIN CONFIGURATION



MODE SELECTION

MODE \ PINS	CE	\overline{OE}/V_{pp}	VCC	OUTPUTS
Read	V _{IL}	V _{IL}	+5	DOUT
Standby	V _{IH}	Don't Care	+5	High Z
Program	Pulsed V _{IL} to V _{IH}	+25	+5	DIN
Program Verify	V _{IL}	V _{IL}	+5	DOUT
Program Inhibit	V _{IH}	+25	+5	High Z

BLOCK DIAGRAM



PIN NAMES

A0-A11	Addresses
\overline{OE}	Output Enable
O0-O7	Data Outputs
\overline{CE}	Chip Enable



2732A 32K (4K x 8) UV ERASABLE PROM

- 200 ns (2732A-2) Maximum Access Time... HMOS[®]-E Technology
- Compatible with High-Speed 8MHz IAPX 186... Zero WAIT State
- Two Line Control
- Compatible with 12 MHz 8051 Family
- Industry Standard Pinout... JEDEC Approved
- Low Standby Current... 30 mA Maximum
- ±10% V_{CC} Tolerance Available
- Intelligent Identifier™ Mode
- TTL Compatible

The Intel 2732A is a 5V only, 32,768 bit ultraviolet erasable and electrically programmable read-only-memory (EPROM). The standard 2732A access time is 250 ns with speed selection (2732A-2) available at 200 ns. The access time is compatible with high performance microprocessors such as the 8 MHz IAPX 186. In these systems, the 2732A allows the microprocessor to operate without the addition of WAIT states.

An important 2732A feature is the separate output control, Output Enable (\overline{OE}), from the Chip Enable control (\overline{CE}). The \overline{OE} control eliminates bus contention in microprocessor systems. Intel's Application Note AP-72 describes the microprocessor system implementation of the \overline{OE} and \overline{CE} controls on Intel's EPROMs. AP-72 is available from Intel's Literature Department.

The 2732A has a standby mode which reduces power consumption without increasing access time. The maximum active current is 125 mA, while the maximum standby current is only 35 mA, a 70% saving. The standby mode is selected by applying the TTL-high signal to the \overline{CE} input.

The 2732A is fabricated with HMOS[®]-E technology, Intel's high-speed N-channel MOS Silicon Gate Technology.

*HMOS is a patented process of Intel Corporation.




Figure 1. Block Diagram




Figure 2. Pin Configuration

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



2732A

ABSOLUTE MAXIMUM RATINGS*

Temperature Under Bias -10°C to +80°C
 Storage Temperature -65°C to +125°C
 All Input or Output Voltages with
 Respect to Ground +6V to -0.3V
 Voltage on Pin 22 with Respect
 to Ground +13.5V to -0.3V
 V_{PP} Supply Voltage with Respect to Ground
 During Programming +22V to -0.3V

**NOTICE: Stresses above those listed under "Absolute Maximum Ratings" may cause permanent damage to the device. This is a stress rating only and functional operation of the device at these or any other conditions above those indicated in the operational sections of this specification is not implied. Exposure to absolute maximum rating conditions for extended periods may affect device reliability.*

D.C. AND A.C. OPERATING CONDITIONS DURING READ

	2732A/A-2/A-3/A-4	2732A-20/A-25/A-30
Operating Temperature Range	0°C-70°C	0°C-70°C
V_{CC} Power Supply ^{1,2}	5V ± 5%	5V ± 10%

READ OPERATION

D.C. CHARACTERISTICS

Symbol	Parameter	Limits			Units	Conditions
		Min.	Typ. ⁽¹⁾	Max.		
I_{IL}	Input Load Current			10	μA	$V_{IN} = 5.5V$
I_{LO}	Output Leakage Current			10	μA	$V_{OUT} = 5.5V$
I_{CC1}^2	V_{CC} Current (Standby)			35	mA	$\overline{CE} = V_{IH}, \overline{OE} = V_{IL}$
I_{CC2}^2	V_{CC} Current (Active)			100	mA	$\overline{OE} = \overline{CE} = V_{IL}$
V_{IL}	Input Low Voltage	-0.1		0.8	V	
V_{IH}	Input High Voltage	2.0		$V_{CC} + 1$	V	
V_{OL}	Output Low Voltage			0.45	V	$I_{OL} = 2.1 mA$
V_{OH}	Output High Voltage	2.4			V	$I_{OH} = -400 \mu A$
V_{PP}^2	V_{PP} Read Voltage	3.8		V_{CC}	V	$V_{CC} = 5.0V \pm 0.25V$

A.C. CHARACTERISTICS

Symbol	Parameter	2732A-2 2732A-20		2732A 2732A-25		2732A-3 2732A-30		2732A-4		Units	Test Conditions†
		Min.	Max.	Min.	Max.	Min.	Max.	Min.	Max.		
t_{ACC}	Address to Output Delay		200		250		300		450	ns	$\overline{CE} = \overline{OE} = V_{IL}$
t_{CE}	\overline{CE} to Output Delay		200		250		300		450	ns	$\overline{OE} = V_{IL}$
t_{OE}	\overline{OE} to Output Delay		70		100		150		150	ns	$\overline{CE} = V_{IL}$
$t_{DF}^{(4)}$	\overline{OE} High to Output Not Driven	0	60	0	60	0	130	0	130	ns	$\overline{CE} = V_{IL}$
t_{OH}	Output Hold from Addresses, \overline{CE} or \overline{OE} Whichever Occurred First	0		0		0		0		ns	$\overline{CE} = \overline{OE} = V_{IL}$

A.C. TEST CONDITIONS


Output Load 1 TTL gate and $C_L = 100 pF$ Timing Measurement Reference Level:
 Input Rise and Fall Times $\leq 20 ns$ Inputs 0.8 and 2.0V
 Input Pulse Levels 0.45V to 2.4V Outputs 0.8 and 2.0V

- NOTES: 1. V_{CC} must be applied simultaneously or before V_{PP} and removed simultaneously or after V_{PP} .
 2. V_{PP} may be connected directly to V_{CC} except during programming. The supply current would then be the sum of I_{CC} and I_{PP} .
 3. Typical values are for $T_A = 25^\circ C$ and nominal supply voltages.
 4. This parameter is only sampled and is not 100% tested. Output Float is defined as the point where data is no longer driven -- see timing diagram on page 3.


CAPACITANCE [2] ($T_A = 25^\circ\text{C}$, $f = 1\text{ MHz}$)

Symbol	Parameter	Typ.	Max.	Unit	Conditions
C_{IN1}	Input Capacitance Except \overline{OE}/V_{PP}	4	6	pF	$V_{IN} = 0V$
C_{IN2}	\overline{OE}/V_{PP} Input Capacitance		20	pF	$V_{IN} = 0V$
C_{OUT}	Output Capacitance	8	12	pF	$V_{OUT} = 0V$


A.C. TESTING INPUT/OUTPUT WAVEFORM



A.C. TESTING LOAD CIRCUIT



A.C. WAVEFORMS



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ERASURE CHARACTERISTICS

The erasure characteristics of the 2732A are such that erasure begins to occur upon exposure to light with wavelengths shorter than approximately 4000 Angstroms (Å). It should be noted that sunlight and certain types of fluorescent lamps have wavelengths in the 3000-4000 Å range. Data show that constant exposure to room level fluorescent lighting could erase the typical 2732A in approximately 3 years, while it would take approximately 1 week to cause erasure when exposed to direct sunlight. If the 2732A is to be exposed to these types of lighting conditions for extended periods of time, opaque labels should be placed over the 2732A window to prevent unintentional erasure.

The recommended erasure procedure for the 2732A is exposure to shortwave ultraviolet light which has a wavelength of 2537 Angstroms (Å). The integrated dose (i.e., UV intensity X exposure time) for erasure should be a minimum of 15 W-sec/cm². The erasure time with this dosage is approximately 15 to 20 minutes using an ultraviolet lamp with 12000 μW/cm² power rating. The 2732A should be placed within 1 inch of the lamp tubes during erasure.

DEVICE OPERATION

The six modes of operation of the 2732A are listed in Table 1. A single 5V power supply is required in the read mode. All inputs are TTL levels except for \overline{OE}/V_{PP} during programming and 12V on A₉ for the Intelligent Identifier™ mode. In the program mode the \overline{OE}/V_{PP} input is pulsed from a TTL level to 21V.

Table 1. Mode Selection

MODE \ PINS	\overline{CE} (18)	\overline{OE}/V_{PP} (20)	A ₉ (22)	V _{CC} (24)	OUTPUTS (9-11, 13-17)
Read	V _{IL}	V _{IL}	X	+5	D _{OUT}
Output Disable	V _{IL}	V _{IH}	X	+5	High Z
Standby	V _{IH}	X	X	+5	High Z
Program	V _{IL}	V _{PP}	X	+5	D _{IN}
Program Inhibit	V _{IH}	V _{PP}	X	+5	High Z
Intelligent Identifier	V _{IL}	V _{IL}	V _{IH}	+5	Code

Notes: 1. X can be V_{IH} or V_{IL}
 2. V_{IH} = 12.0 ± 0.5V

Read Mode

The 2732A has two control functions, both of which must be logically active in order to obtain data at the outputs. Chip Enable (\overline{CE}) is the power control and should be used for device selection. Output Enable (\overline{OE}) is the output control and should be used to gate data from the output pins, independent of device selection. Assuming that addresses are stable, address access time (t_{ACC}) is equal to the delay from \overline{CE} to output (t_{CE}). Data is available at the outputs after the falling edge of \overline{OE} , assuming that \overline{CE} has been low and addresses have been stable for at least t_{ACC-tOE}.

Standby Mode

The 2732A has a standby mode which reduces the maximum active current from 125 mA to 35 mA. The 2732A is placed in the standby mode by applying a TTL-high signal to the \overline{CE} input. When in standby mode, the outputs are in a high impedance state, independent of the \overline{OE} input.

Output OR-Tieing

Because EPROMs are usually used in larger memory arrays, Intel has provided a 2 line control function that accommodates this use of multiple memory connection. The two line control function allows for:
 a) the lowest possible memory power-dissipation, and
 b) complete assurance that output bus contention will not occur.

To use these two control lines most efficiently, \overline{CE} (pin-18) should be decoded and used as the primary device selecting function, while \overline{OE} (pin 20) should be made a common connection to all devices in the array and connected to the READ line from the system control bus. This assures that all deselected memory devices are in their low power standby mode and that the output pins are active only when data is desired from a particular memory device.

PROGRAMMING

CAUTION: Exceeding 22V on Pin 20 (\overline{OE}/V_{PP}) will permanently damage the 2732A.

Initially, and after each erasure, all bits of the 2732A are in the "1" state. Data is introduced by selectively programming "0's" into the desired bit locations. Although only "0's" will be programmed, both "1's" and "0's" can be present in the data word. The only way to change a "0" to a "1" is by ultraviolet light erasure.

The 2732A is in the programming mode when the \overline{OE}/V_{PP} input is at 21V. It is required that a 0.1 μF capacitor be placed across \overline{OE}/V_{PP} and ground to suppress spurious voltage transients which may damage the device. The data to be programmed is applied 8 bits in parallel to the data output pins. The levels required for the address and data inputs are TTL.

When the address and data are stable, a 50 msec, active low, TTL program pulse is applied to the \overline{CE} input. A program pulse must be applied at each address location to be programmed. You can program any location at any time — either individually, sequentially, or at random. The program pulse has a maximum width of 55 msec. The 2732A must not be programmed with a DC signal applied to the \overline{CE} input.

Programming of multiple 2732As in parallel with the same data can be easily accomplished due to the simplicity of the programming requirements. Like inputs of the paralleled 2732As may be connected together when they are programmed with the same data. A low level TTL pulse applied to the \overline{CE} input programs the paralleled 2732As.

Program Inhibit

Programming of multiple 2732As in parallel with different data is also easily accomplished. Except for CE, all like inputs (including OE) of the parallel 2732As may be common. A TTL level program pulse applied to a 2732A's CE input with OE/Vpp at 21V will program that 2732A. A high level CE input inhibits the other 2732As from being programmed.

Verify

A verify (Read) should be performed on the programmed bits to determine that they were correctly programmed. The verify is accomplished with OE/Vpp and CE at VIL. Data should be verified 10V after the falling edge of CE.

Intelligent Identifier™ Mode

The Intelligent Identifier Mode allows the reading out of a binary code from an EPROM that will identify its manufacturer and type. This mode is intended for use by programming equipment for the purpose of automatically matching the device to be programmed with its corresponding programming algorithm. This mode is functional in the 25°C ± 5°C ambient temperature range.

To activate this mode, the programming equipment must force 11.5V to 12.5V on address line A9 (pin 22) of the 2732A. Two identifier bytes may then be sequenced from the device outputs by toggling address line A0 (pin 8) from VIL to VIH. All other address lines must be held at VIL during Intelligent Identifier Mode.

Byte 0 (A0 = VIL) represents the manufacturer code and byte 1 (A0 = VIH) the device identifier code. For the Intel 2732A, these two identifier bytes are given in Table 2. All identifiers for manufacturer and device codes will possess odd parity, with the MSB (O7) defined as the parity bit.

Intel began manufacturing 2732As during 1982 that contained the Intelligent Identifier feature. Earlier generation devices do not contain identifier information, and if erased, will respond with a "one" (VOH) on each data line when operated in this mode. Programmed, preidentifier mode 2732As will respond with the current data contained in locations 0 and 1 when subjected to the Intelligent Identifier operation.

System Consideration

The power switching characteristics of HMOS-E EPROMs require careful decoupling of the devices. The supply current, ICC, has three segments that are of interest to the system designer — the standby current level, the active current level, and the transient current peaks that are produced by the falling and rising edges of Chip Enable. The magnitude of these transient current peaks is dependent on the output capacitive loading of the device. The associated transient voltage peaks can be suppressed by complying with Intel's Two-Line Control, as detailed in Intel's Application Note, AP-72, and by properly selected decoupling capacitors. It is recommended that a 0.1µF ceramic capacitor be used on every device between VCC and GND. This should be a high frequency capacitor of low inherent inductance and should be placed as close to the device as possible. In addition, a 4.7µF bulk electrolytic capacitor should be used between VCC and GND for every eight devices. The bulk capacitor should be located near where the power supply is connected to the array. The purpose of the bulk capacitor is to overcome the voltage droop caused by the inductive effects of PC board-traces.

Table 2. 2732A Intelligent Identifier™ Bytes

Identifier	Pin (8)	A0 (17)	O7 (16)	O6 (15)	O5 (14)	O4 (13)	O3 (12)	O2 (11)	O1 (10)	O0 (9)	Hex Data
Manufacturer Code	VIL	1	0	0	0	1	0	0	0	1	89
Device Code	VIH	0	0	0	0	0	0	0	0	1	01



2732A

PROGRAMMING^[4]**D.C. PROGRAMMING CHARACTERISTICS:** $T_A = 25 \pm 5^\circ\text{C}$, $V_{CC} = 5V \pm 5\%$, $V_{PP} = 21V \pm 0.5V$

Symbol	Parameter	Limits			Units	Test Conditions
		Min.	Typ.	Max.		
I_{LI}	Input Current (All Inputs)			10	μA	$V_{IN} = V_{IL}$ or V_{IH}
V_{OL}	Output Low Voltage During Verify			0.45	V	$I_{OL} = 2.1 \text{ mA}$
V_{OH}	Output High Voltage During Verify	2.4			V	$I_{OH} = -400 \mu\text{A}$
I_{CC}	V_{CC} Supply Current		85	100	mA	
V_{IL}	Input Low Level (All Inputs)	-0.1		0.8	V	
V_{IH}	Input High Level (All Inputs Except OE/ V_{PP})	2.0		V_{CC}	V	
I_{PP}	V_{PP} Supply Current			30	mA	$\overline{CE} = V_{IL}$, $\overline{OE} = V_{PP}$
V_{ID}	Ag Intelligent Identifier Voltage	11.5		12.5	V	

A.C. PROGRAMMING CHARACTERISTICS: $T_A = 25 \pm 5^\circ\text{C}$, $V_{CC} = 5V \pm 5\%$, $V_{PP} = 21V \pm 0.5V$

Symbol	Parameter	Limits			Units	Test Conditions†
		Min.	Typ.	Max.		
t_{AS}	Address Setup Time	2			μs	
t_{OES}	\overline{OE} Setup Time	2			μs	
t_{DS}	Data Setup Time	2			μs	
t_{AH}	Address Hold Time	0			μs	
t_{OEH}	\overline{OE} Hold Time	2			μs	
t_{DH}	Data Hold Time	2			μs	
t_{DFP}	\overline{OE} High to Output Not Driven	0		130	ns	
t_{DV}	Data Valid from \overline{CE}			1	μs	$\overline{CE} = V_{IL}$, $\overline{OE} = V_{IL}$
t_{PW}	\overline{CE} Pulse Width During Programming	20	50	55	ms	
t_{PRT}	\overline{OE} Pulse Rise Time During Programming	50			ns	
t_{VR}	V_{PP} Recovery Time	2			μs	

†A.C. TEST CONDITIONS


Input Rise and Fall Times (10% to 90%) $\leq 20 \text{ ns}$
 Input Pulse Levels 0.45V to 2.4V
 Input Timing Reference Level 0.8V and 2.0V
 Output Timing Reference Level 0.8V and 2.0V

NOTES:

1. Typical values are for $T_A = 25^\circ\text{C}$ and nominal supply voltages.
2. This parameter is only sampled and is not 100% tested. Output float is defined as the point where data is no longer driven — see timing diagram
3. OE may be delayed up to $t_{ACC} - t_{OE}$ after the falling edge of CE without impacting t_{ACC} .
4. When programming the 2732A, a $0.1 \mu\text{F}$ capacitor is required across OE/ V_{PP} and ground to suppress spurious voltage transients which may damage the device.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

PROGRAMMING WAVEFORMS:



กิติกรรมประกาศ

ปริญญาเอน์ฉบับนี้สำเร็จลงได้ด้วยดี เนื่องจากได้รับความช่วยเหลือจาก อาจารย์
พูนศักดิ์ วัฒนไพโรสณฑ์ ซึ่งได้ช่วยเหลือและแก้ไขการทำปริญญาเอน์จึงขอขอบคุณทุกท่าน
ไว้ ณ ที่นี้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เอกสารอ้างอิง

COFFRON , JAMES W., Z-80 APPLICATION , SYBEX INC. 1983

AEVENTHAL , LANCE A., Z-80 ASSEMBLY LANGUAGE PROGRAMING

COFFRON , JAMES W. AND WILLIAM E. LONG , PRACTICAL INTER
FACING TECHNIQUES FOR MICROPROCESSOR SYSTEMS , PRENTICE
HALL , INC , NEW JERCY 1983

STONE , HAROLD S , MICROCOMPUTER INTERFACING , ADDISON
WESLEY PUBLISHING COMPANY , INC. 1982

