



ปีการศึกษา 2530

ชมสายโทรศัพท์อัตโนมัติ

โดย


นาย พงศ์พันธ์ สีดีวรรณ

นาย ประสาน เหลืองวิสัย

นาย วันชัย รัตมาศาลประไพ

อาจารย์ที่ปรึกษา

อาจารย์ ประภาส อุดคึกิมาพันธ์



ปริญญาโทบริหารศึกษา ... 2530

ภาควิชา ... เครื่องมือวัดทางอุตสาหกรรม

คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหาร
ลาดกระบัง

เรื่อง ชุมสายโทรศัพท์อัตโนมัติ PABX

ผู้จัดทำ

1. นาย... พงศ์พัฒน... สุนิตวิวัฒน์
2. นาย... ประสาน... เหลืองวิไลย์
3. นาย... วันชัย... รัตมาตามประไพ

..... ประทีป อุกกณพจน์ อาจารย์ที่ปรึกษา
 (อาจารย์ ประจำ ภาควิชา วิศวกรรมไฟฟ้า)



ระบบชุมสายโทรศัพท์ตู้สาขาอัตโนมัติ (PABX)

นาย พงศ์พันธ์ สฐิตาวรณ

นาย ประสาน เหลืองวิลัย

นาย วันชัย รัตมาตามประไพ

อาจารย์ ประภาส อุดคึกิมาพันธ์ อาจารย์ที่ปรึกษา
ปีการศึกษา 2530

บทคัดย่อ

โครงข่ายโทรศัพท์ได้ถูกพัฒนาขึ้นมาจากระบบที่ใช้อุปกรณ์จำพวก รีเลย์ และ แมกเนติกส์ มาเป็นระบบที่ใช้อุปกรณ์อิเล็กทรอนิกส์ หรือ อุปกรณ์ทางดิจิตอล ระบบ STORAGE PROGRAM CONTROL (SPC) ได้ถูกพัฒนาโดยอาศัยหลักการทางดิจิตอล และ จะถูกควบคุมโดย ไมโครโปรเซสเซอร์ หรือ คอมพิวเตอร์

โดยทั่วไปแล้ว ระบบ SPC จะถูกนำมาใช้ในที่ทำงาน ซึ่งสามารถจะทำการ สื่อสารติดต่อระหว่าง ผู้เข้าภายในด้วยกัน หรือ ทำการติดต่อสื่อสารระหว่าง ผู้เข้าภายใน กับ ภายนอก

ในการทดลองนี้ ในขั้นแรก เราได้ทำการศึกษาเกี่ยวกับระบบ พีซีเอ็ม และระบบ SPC และหลังจากนั้น เราจะทำการออกแบบวงจรและทำการทดลอง เพื่อที่จะสร้างระบบ SPC ขึ้นมา

PRIVATE AUTOMATIC BRANCH EXCHANGE

PONGPAT THITIWAN

PRASAN LEUANGWILAI

WANCHAI RATTAMASANAPRAPAI

PRAPARD UKKIGIMAPAN ADVISOR

1987

Abstract

The telephone network have developed from the system which used relay and magnetic to the system which used electronic devices or digital devices ,then , the Storage Program control (SPC) have developed by digital method and controlled by microprocessor or computer.

Normally , the SPC was used in many offices , which to be able to communicate between internal user together , or between internal user and external user.

In this experimentation , first ; we were educated the Pulse Code Modulation (PCM) and SPC system , and afterwards , we would design the system and make it experiment ,in order to make it up.

สารบัญ

		หน้าที่
1.	บทที่ 1. บทนำ	1 - 3
2.	บทที่ 2. ทฤษฎีและหลักการ	4 - 57
3.	บทที่ 3. การคำนวณและการสร้าง	58 - 67
4.	บทที่ 4. การทดลองและผลการทดลอง	68 - 77
5.	บทที่ 5. สรุปและวิจารณ์	78
6.	บทที่ 6. ภาคผนวก	79



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 1.

บทนำ

ตู้ชุมสายโทรศัพท์เป็นสิ่งจำเป็นอย่างยิ่งและขาดเสียมิได้ในการให้บริการ กวรถ่อประสานงานทางโทรศัพท์ภายในหน่วยงานเดียวกัน และต่างหน่วยงาน เป็นระบบสื่อสารที่ง่ายในการใช้งาน รวดเร็วและมีเสถียรภาพดีพอสมควร ปัจจุบันได้มีการพัฒนาให้มีประสิทธิภาพสูงขึ้นกว่าเดิมทั้งนี้เพราะโทรศัพท์ได้เป็นที่นิยมใช้กันอย่างแพร่หลาย จึงได้นำเอาหลักการของ ลอจิก (Logic) มาทำหน้าที่ควบคุมการทำงานที่ยุ่งยากภายในชุมสายโทรศัพท์ อีกทั้งได้พัฒนาให้ชุมสายโทรศัพท์มีความสามารถในการให้บริการใหม่ๆ มากยิ่งขึ้น

ชุมสายโทรศัพท์อัตโนมัติระบบ Stored Program Control (SPC) เป็นระบบชุมสายระบบหนึ่งที่นิยมกันในประเทศไทย เนื่องจากมีข้อดีในการนำเอาเทคโนโลยีทางด้านคอมพิวเตอร์ ซึ่งในปัจจุบันได้มีการพัฒนาอย่างรวดเร็วมาใช้ประโยชน์ ในการออกแบบระบบการควบคุม และการเปลี่ยนแปลงข้อมูลของชุมสายโทรศัพท์ นอกจากนี้ SPC ยังทำให้สามารถบริการต่างๆให้แก่ผู้เข้าได้มากมาย ส่วนหลักการของชุมสายโทรศัพท์ระบบ SPC นี้ได้อาศัยการทำงานของ ลอจิก ที่ถูกควบคุมโดย โปรแกรม ผลการทำงานของ ลอจิก นี้ถูกป้อนเข้าเข้าไปใน Program store และ โปรแกรม นี้เป็นส่วนที่ควบคุมการทำงานทั้งหมดของเครื่องชุมสายโทรศัพท์ ถ้าเราต้องการเปลี่ยนหน้าที่ต่างๆของเครื่องชุมสายโทรศัพท์ เช่น ต้องการใช้ สัญญาณ (Signalling) ระบบใหม่ หรือเปลี่ยนหน้าที่ให้ การบริการของเครื่องชุมสายโทรศัพท์เป็นอย่างอื่น เราต้องป้อน โปรแกรม (Program) อันใหม่เข้าไปยัง Program store

ข้อดีของชุมสายโทรศัพท์ระบบ SPC

เหตุผลของการนำชุมสายโทรศัพท์ระบบ SPC เข้ามาใช้แทนระบบ Crossbar เพราะชุมสายโทรศัพท์ระบบ SPC มีข้อดีเหนือกว่าระบบ Crossbar เช่น

1. ประหยัดพื้นที่ในการติดตั้งชุมสายเนื่องจากส่วนประกอบของชุมสาย SPC ส่วนใหญ่เป็น ไอซี (IC) ทำให้ขนาดชุมสายเล็กลง จึงใช้พื้นที่ในการติดตั้งน้อย
2. การทำงานของอุปกรณ์สวิตซ์ของชุมสาย SPC เร็วกว่าระบบ Crossbar มาก เพราะว่ชุมสาย SPC มีความเร็วในการทำงานของสวิตซ์เป็น ไมโครวินาที ในขณะที่ชุมสาย Crossbar มีความเร็วในการทำงานของอุปกรณ์สวิตซ์เป็น มิลลิวินาที
3. สามารถบริการพิเศษ ต่างๆแก่ผู้เข้าทั้งหลายได้มากขึ้น

4. ง่ายในการเพิ่มเติม หรือเปลี่ยนแปลงหน้าที่การทำงานของ เครื่องชุมสายโทรศัพท์

5. สามารถทำงานเป็นได้ทั้งชุมสายท้องถิ่น และชุมสายต่อผ่าน (Local Exchange and Transit Exchange or Toll office)

6. มีระบบควบคุมและวิเคราะห์เหตุเสียได้ดีขึ้น

7. ง่ายในการเปลี่ยนแปลง Numbering Plan และระบบการ คิดเงิน (Charging System)

8. ทำให้ประหยัดเงินในการลงทุนทางด้านสายตอนนอก ลงได้ เนื่องจาก Subscriber Switching Subsystem สามารถนำไปตั้งห่าง จาก Main Unit ได้ ซึ่งเรียกว่า Remote Subscriber Unit (RSU) ทำให้ประหยัดค่าสายของผู้เช่าได้มาก

9. การควบคุมการทำงาน และการซ่อมบำรุง รวมทั้งการบำรุง รักษา สามารถทำได้จากส่วนกลางโดยผ่าน Operation and Maintenance Center ทำให้การบริหารงานจากการบำรุงรักษากระทำได้อย่างสะดวกและมีประสิทธิภาพ

สำหรับความสามารถในการให้บริการพิเศษ นั้นชุมสาย SPC สามารถให้บริการพิเศษต่างแก่ผู้เช่าในขณะที่ชุมสาย Crossbar ไม่สามารถให้บริการนั้นๆได้ บริการเหล่านั้นได้แก่

1. Add-on conference เป็นคุณสมบัติที่ใช้ในการประชุมทาง โทรศัพท์ โดยจะใช้สนทนาได้พร้อมกัน 3 คู่สาย เช่น สายนอก 2 คู่สาย สายใน 1 คู่สาย , สายนอก 1 คู่สาย สายใน 2 คู่สาย เป็นต้น

2. การโอนย้ายสาย (cell transfer) เป็นคุณสมบัติที่จะโอนย้ายคู่สนทนาไปยังเครื่องใดเครื่องหนึ่งได้

3. การรับสายแทนกัน (call pick up) เป็นคุณสมบัติที่ทำให้เครื่องโทรศัพท์ภายใน ในกลุ่มเดียวกัน สามารถรับแทนกันได้โดยไม่จำเป็นต้องยกหูรับในเครื่องที่กำลังถูกเรียกโดยตรง

4. การฝากโอนหมายเลขไปยังเครื่องโทรศัพท์ภายในอื่นๆ (call forwarding) เป็นคุณสมบัติที่สามารถจะโปรแกรมให้เครื่องโทรศัพท์ภายในใดๆมีหมายเลขพร้อมกัน 2 หมายเลขได้ เพื่อให้เรียกแทนเครื่องที่ฝากโอนได้

5. การใช้หมายเลขย่อ (speed dialing) เป็นคุณสมบัติที่จะสามารถหมุนหมายเลข 2 ตัว แทนการหมุนหมายเลขโทรออก 7 - 16 ตัว ได้โดยการโปรแกรมหมายเลขออกไว้ในเครื่องล่วงหน้าในแต่ละคู่สายของ เครื่องโทรศัพท์ภายในจะเก็บหมายเลขหรือโปรแกรมหมายเลขไว้ 10 ชุด

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

(สำหรับชุมสายโทรศัพท์ภายในของบริษัท NEC รุ่น Electra 16/48 Electronic key telephone system [NEC ,1980])

6. การหมุนหมายเลขเข้า (last number dialing) เป็นคุณสมบัติที่ใช้หมุนหมายเลขที่หมุนครั้งสุดท้ายได้โดยไม่ต้องหมุนใหม่ แต่จะใช้วิธีกดปุ่มพิเศษเพียงปุ่มเดียว ตู้ชุมสายโทรศัพท์ภายในก็จะทำการหมุนหมายเลขชุดที่หมุนไว้ครั้งสุดท้ายออกสู่ภายนอกให้

7. เรียกกลับอัตโนมัติ (automatic call back) ในกรณีที่เครื่องโทรศัพท์ภายในที่เป็นเครื่องปลายทางไม่ว่าง ผู้ใช้ต้นทางสามารถกดโปรแกรมให้เครื่องปลายทางนั้นเรียกกลับมาต้นทางได้ เมื่อเครื่องปลายทางนั้นว่างหูลง ทำให้ผู้ใช้ต้นทางไม่จำเป็นต้องนั่งเฝ้าหมุนทดสอบเรียกอยู่ตลอดเวลา (เป็นคุณสมบัติเฉพาะ key telephone)

8. การพักสาย (hold) เครื่องโทรศัพท์ภายในเครื่องใดเครื่องหนึ่งสามารถจะพักการสนทนาที่กำลังดำเนินอยู่แล้วเรียกไปยังอีกเครื่องหนึ่งได้ และเมื่อสิ้นสุดการสนทนากับคู่สนทนาใหม่ จะสามารถกลับมาสนทนากับคู่สายเดิมได้

9. บริการมีเตอร์ประจำเครื่อง (Subscriber Private Metet) คือการที่ผู้เช่าสามารถใช้บริการติดตั้งมีเตอร์โทรศัพท์ไว้กับเครื่องโทรศัพท์ได้ โดยทุกครั้งที่มีการใช้โทรศัพท์ เครื่องชุมสายจะส่งสัญญาณบันทึกมีเตอร์มาปรากฏให้เห็นที่มีเตอร์ประจำเครื่องตลอดเวลา

10. บริการแจ้งค่าพูดโทรศัพท์ทางไกลทันที (Immediate Charge Information) คือการที่ผู้เช่าของบริการการใช้โทรศัพท์ทางไกลอุปกรณ์จะพิมพ์รายละเอียดการใช้โทรศัพท์ทางไกลที่เครื่องพิมพ์ทุกครั้ง ถ้าผู้เช่าต้องการทราบค่าบริการ ก็ให้สอบถามที่พนักงานสลับสาย (Operator) ทันที

11. บริการตรวจสอบหมายเลขต้นทาง (Malicious Call Tracing) คือการบริการที่ผู้ขอใช้บริการนี้สามารถทราบได้ว่า โทรศัพท์ที่เรียกเข้ามานั้นโทรมาจากหมายเลขโทรศัพท์ใด

บทที่ 2.

2.1 การแสดงของสัญญาณอนาล็อกและสัญญาณดิจิทัล

เมื่อเราต้องการแสดงข้อมูลที่ถูกวัดจากขบวนการทางฟิสิกส์ เราสามารถใช้กราฟหรือตาราง โดยกราฟจะใช้แสดงพารามิเตอร์ทางฟิสิกส์ที่วัดในขบวนการ ซึ่งกราฟจะเป็นการแสดงค่าอนาล็อก (analogue) ของค่าพารามิเตอร์ทางฟิสิกส์ ในขณะที่ตารางจะแสดงค่าพารามิเตอร์ทางฟิสิกส์ที่เป็นดิจิทัล (digital)

การเปลี่ยนค่าระหว่างกราฟและตารางนั้นจะมีความสัมพันธ์กันโดยเมื่อต้องการเปลี่ยนค่าจากกราฟไปเป็นตารางนั้น เราจะเลือกค่าที่จุดหนึ่งๆ บนกราฟและอ่านค่าจากสเกลที่กำหนดไว้ที่แกน ในขณะที่การเปลี่ยนค่าจากตารางไปเป็นกราฟนั้นเราจะอ่านค่าจากตารางมาทำการพล็อตจุดและลากเส้นผ่านจุดที่พล็อตขึ้นมา

การอธิบายพื้นฐานเบื้องต้นของ พัลส์โค้ดมอดดูเลชัน หรือเรียกย่อๆ ว่า พีซีเอ็ม (Pulse code modulation or PCM) นั้น ในความถี่ของเสียงและระบบการส่งแบบ เอฟดีเอ็ม (FDM) นั้นจะมีการติดต่อของเสียงในรูปแบบของสัญญาณทางไฟฟ้าแบบอนาล็อก แต่ในระบบ พีซีเอ็มนั้น การส่งสัญญาณเสียงผ่านนั้นจะมีลักษณะเช่นเดียวกับกับ ตาราง เมื่อค่าในตารางจะถูกกำหนดในรูปแบบทางไฟฟ้า พีซีเอ็มจะทำการเลือกค่าที่เป็นจุดบนสัญญาณเสียงที่เป็นสัญญาณทางไฟฟ้าที่เป็นแบบ อนาล็อก โดยพิจารณาค่าของจุดนั้นๆ ที่สเกลของกราฟ ซึ่งจะแสดงค่าแอมพลิจูด และเวลา (amplitude and time) และทำการส่งค่าไปตามสายส่งไปยัง พัลส์โค้ดมอดดูเลเตอร์ (Pulse code demodulator) และพัลส์โค้ดมอดดูเลเตอร์ จะทำการพล็อตตารางของค่าสัญญาณเสียงและวาดกราฟผ่านระหว่างจุดต่อจุด ซึ่งผลที่ได้จะเป็นกราฟของสัญญาณเสียงที่มีลักษณะเป็นแบบอนาล็อก

2.2 ขบวนการเบื้องต้นของ พีซีเอ็ม

ในขบวนการการเลือกจุดต่างๆบนกราฟสัญญาณเสียงที่เป็น แบบอนาล็อกที่เรียกว่าการสุ่มตัวอย่าง (sampling) นั้น ค่าที่วัดออกมานั้นเรียกว่าค่าสุ่มตัวอย่าง (samples) เมื่อมีการสุ่มตัวอย่างอันดับแรกนั้นต้องมีการแปลงค่าให้ออกมาเป็นรูปดิจิทัล โดยการสุ่มตัวอย่างจะเลือกทำตามจังหวะและระยะเวลาที่กำหนดไว้ ค่าแอมพลิจูดของการสุ่มตัวอย่างนี้สามารถกำหนดได้ว่าเป็นค่าในย่านแอมพลิจูดของสัญญาณเสียง เมื่อวัดค่าแอมพลิจูดจากการสุ่มตัวอย่าง ซึ่งค่าเหล่านี้จะถูก ควอนไทส์ (quantizing) ทำให้ค่าแอมพลิจูดทั้งหมดที่ได้จากการสุ่มตัวอย่างระหว่างค่าสองค่าบนสเกลจะมีค่าควอนไทส์เหมือนกัน จำนวนของตัวอย่างที่ทำการควอนไทส์จะถูกแยกออกจากกันโดยจะมีค่าเท่า


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

กับค่าบนสเกลเท่านั้น การควอนไทส์ตัวอย่าง แต่ละอันจะถูกแทนที่เป็นค่าบนสเกล โดยเรารู้ถึงค่าพิคตของแกนที่กำหนดเป็นค่า แอมพลิจูด ของการสุ่มตัวอย่าง

กรรมวิธีของการสุ่มตัวอย่าง (Sampling) และการควอนไทส์ (Quantizing) จะให้ค่าดิจิตอล ที่แทนสัญญาณเสียงที่เกิดขึ้นออกมา แต่ไม่เหมาะสมสำหรับการส่งไปตามสายหรือตามระบบการส่งของวิทยุ จึงจำเป็นต้องมีการแปรรูปแบบของสัญญาณที่แตกต่าง ซึ่งกรรมวิธีที่ใช้เรียกว่า การเข้ารหัส (encoding) ซึ่งโดยปกติแล้วค่าที่ได้จากการสุ่มตัวอย่างนั้นจะถูกเข้ารหัสให้อยู่ในรูปแบบของไบนารี ดังนั้นค่าที่ได้จากการสุ่มตัวอย่างจะอยู่ในกลุ่มของเลขไบนารี ตามปกติแล้วค่าควอนไทส์ที่ได้จากการสุ่มตัวอย่างจะมีค่า 1 ใน 256 ค่า รูปแบบของไบนารีที่ได้จากการสุ่มตัวอย่างจะอยู่ในกลุ่มของเลข 8 หลัก ซึ่งกลุ่มเหล่านี้ได้กำหนดชื่อเรียกว่า คำของพีซีเอ็ม (PCM word) จุดประสงค์สำหรับการส่งผ่านค่าไบนารีที่มีค่าเป็น 0 หรือ 1 ก็เพื่อที่จะแสดงการมีหรือการขาดหายของสัญญาณพัลส์ทางไฟฟ้านั้นเอง

ในสายส่งพัลส์ที่มีลักษณะเป็น คำของพีซีเอ็ม (PCM word) จะมีความเพี้ยนเกิดขึ้นทีละน้อย ตรวจจับที่มันสามารถที่จะแยกพัลส์ที่มีหรือขาดหายไป จะไม่มีการสูญเสียข้อมูลข่าวสารเกิดขึ้น พัลส์ที่เกิดขึ้นอย่างต่อเนื่องถูกนำมาขยายใหม่ (regenerated) ตัวอย่างเช่น พัลส์ที่มีความเพี้ยนมากๆ จะถูกนำมาขยายใหม่ ซึ่งข้อมูลข่าวสารสามารถที่จะส่งไปในระยะทางไกลได้ โดยไม่มีความเพี้ยนเกิดขึ้น ซึ่งนี่ก็เป็นข้อดีอย่างหนึ่งของการส่งผ่านข้อมูลแบบดิจิตอล ทางด้านเครื่องรับ คำของพีซีเอ็ม จะถูกถอดรหัส แล้วผ่านการควอนไทส์ของค่าสุ่มตัวอย่าง ออกมาเป็นสัญญาณอนาล็อก ซึ่งสัญญาณอนาล็อกที่ออกมาจะแตกต่างกับสัญญาณอนาล็อกที่ป้อนเข้ามาเพียงเล็กน้อยเท่านั้น ซึ่งค่าต่างต่างนี้คือ ค่าความเพี้ยนจากการควอนไทส์ (Quantizing distortion) แมงฝรั่งการทำงานของ ขบวนการ พีซีเอ็ม ได้แสดงดังรูปที่ 1.



รูปที่ 1. แผนผังของพัลส์โค้ดมอดดูเลชั่น (พิคซีเอ็ม)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.2.1 เงาของการสุ่มตัวอย่าง (SAMPLING SPECTRA)

ในการอธิบายถึงกรรมวิธีในการสุ่มตัวอย่าง (Sampling) ได้ใช้สมการทางคณิตศาสตร์อธิบายเงาของความถี่ (Frequency Spectra) ของข้อมูลของสัญญาณโดยพิจารณารูปคลื่นของการสุ่มตัวอย่าง ที่อยู่ในฟังก์ชันของ $s(t)$ ดังแสดงดังรูปที่ 2.8 ที่มีความกว้างของพัลส์คงที่คือมีค่าเท่ากับ τ โดยมีคาบของเวลาเท่ากับ T วินาที ซึ่งคลื่นของการสุ่มตัวอย่าง $s(t)$ จะมีค่าเป็น

$$s(t) = \begin{cases} A, & \text{when } -\tau/2 < t < \tau/2 \\ 0, & \text{when } \tau/2 < t < -T/2 \end{cases}$$

เงาของความถี่ของคลื่นจะไม่ต่อเนื่อง โดยจะมีค่าอยู่ในช่วง $\omega = 2\pi / T$ เงาของ $s(t)$ จะเป็นกราฟที่แสดงถึงการอนุกรมที่เท่ากันของสเปซไลน์ (spaced lines) ซึ่งความสูงจะเป็นสัดส่วนกับค่าแอมพลิจูดของส่วนประกอบของความถี่ที่แยกออกจากกัน ดังแสดงในรูป 2.8 มันจะเป็นการนำค่าเอ็กโปเนนเชียล (Exponential) ของอนุกรมฟูรีเยร์ (Fourier series) ของ $s(t)$ มาใช้โดยการอินทิเกรตอยู่ในช่วง $-\tau/2$ ถึงช่วง $\tau/2$ ดังนั้นจะได้ว่า

$$S_n = \frac{1}{T} \int_{-\tau/2}^{\tau/2} s(t) e^{-jn\omega t} dt$$

$$= \left(\frac{A}{n\pi} \right) \sin \left(n\pi \frac{\tau}{T} \right)$$

พิจารณารูปช่วงตัวสี่เหลี่ยม $d = \tau / T$ ดังนั้นจะได้ว่า

$$S_n = \left(\frac{A}{n\pi} \right) \sin n\pi d$$

$$= A d \left\{ \left(\frac{\sin n\pi d}{n\pi d} \right) \right\} \dots (1)$$

ค่าสเปกตรัมจะเป็นไปตามสมการที่ 1. โดยกราฟจะเป็นไปตามรูปที่ 2.8 ซึ่งเป็นฟังก์ชันของ sinc และในรูปที่ 2.9 จะเกิดจากการสุ่มตัวอย่างเชิงคณิตศาสตร์ตลอดทั้งหมด ถ้ากำหนดให้ $x = nd$ ดังนั้น sinc จะมีค่าเป็นดังนี้

$$\text{sinc}(x) = \left(\frac{\sin \pi x}{\pi x} \right) \dots (2)$$

การเปลี่ยนรูปของ ฟูรีเยร์ คาบของฟังก์ชัน $s(t)$ กับคาบเวลา T คือ


$$s(t) = \sum S_n e^{jn\omega t}$$

แต่ว่า $\omega = 2\pi / T$

ดังนั้น $s(t) = \sum S_n e^{jn\omega t}$

เมื่ออยู่ในรูปการแปลงฟูรีเยร์จะได้ว่า

$$\mathcal{F} s(t) = F \sum S_n e^{jn\omega t} \dots (3)$$



รูปที่ 2. สเปกตรัมของสัญญาณสี่เหลี่ยมตัวอย่าง (a) คลื่นสี่เหลี่ยมตัวอย่าง (b) สเปกตรัมของคลื่นสี่เหลี่ยมตัวอย่าง (c) รูปฟังก์ชัน sinc .

และผลของการแปลงฟูเรียร์ของ $e^{jn\omega_0 t}$ คือ

$$f(e^{jn\omega_0 t}) = 2\pi \delta(\omega - n\omega_0)$$

ดังนั้นจะได้ว่า

$$f(s(t)) = 2\pi \sum S_n \delta(\omega - \omega_0) \dots (4)$$

จากความสัมพันธ์ของสมการที่ 1 และสมการที่ 4 จะได้ว่า


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



$$s(t) = 2\pi Ad \sum \{ (\sin n\pi d) / n\pi d \} \delta(\omega - n\omega_0) \dots \dots \dots (5)$$

จากสมการ จะแสดงถึงสเปกตรัมของความถี่ของคลื่น $S(t)$ และจะมีค่าอยู่ในช่วง $\omega = 0, \pm\omega_0, \pm 2\omega_0, \dots, \pm n\omega_0$ ค่าแอมพลิจูดของการกระตุ้นที่ $\omega = n\omega_0$ ถูกกำหนดโดย $2\pi Ad \text{sinc}(nd)$

ในรูปที่ 3. แสดงกราฟที่มีค่า d เท่ากับ $1/5$ และ d เท่ากับ $1/20$



รูปที่ 3. ความถี่สเปกตรัมของคลื่นสุ่มตัวอย่าง $S(t)$

ค่าสัญญาณสุ่มตัวอย่าง $f_s(t)$ จะถูกพิจารณาในเทอมของ $f(t)$ คือสัญญาณข่าวสาร (message signal) และ $S(t)$ คือรูปคลื่นการสุ่มตัวอย่าง โดยจะมีความสัมพันธ์ดังนี้

$$f_s(t) = f(t)S(t)$$

ใช้ ทฤษฎีคอนโวลูชัน (convolution theorem) จะได้ว่า


$$F_s(\omega) = (1/2\pi) \times F(\omega) \times S(\omega) \dots \dots \dots (5)$$

จากความสัมพันธ์ของสมการที่ 4 และที่ 5 จะได้ว่า

$$F_s(\omega) = (1/2\pi) \times 2\pi Ad F(\omega) \sum \{ (\sin n\pi d) / n\pi d \} \delta(\omega - n\omega_0)$$

$$= Ad \sum \{ (\sin n\pi d) / n\pi d \} \times F(\omega - n\omega_0) \dots (6)$$

กราฟของสมการที่ 6. จะแสดงในรูปที่ 4.c



รูปที่ 4. คลื่นและสเปกตรัมสำหรับการสุ่มตัวอย่างแบบปกติ (a) สัญญาณข่าวสาร (b) สัญญาณสุ่มตัวอย่าง (c) สัญญาณ PAM

2.2.2 การสุ่มตัวอย่างเชิงอุดมคติ (IDEAL SAMPLING)


เมื่อเราพิจารณาค่าจำกัดของการสุ่มตัวอย่าง เมื่อคลื่นการสุ่มตัวอย่างคือ การกระตุ้นเชิงอนุกรมที่มีค่าความกว้างเข้าใกล้ ศูนย์ ($\tau \rightarrow 0$, $d \rightarrow 0$) จะเป็นการสุ่มตัวอย่างเชิงอุดมคติ เพราะเหตุว่า $\text{sinc}(0)$ มีค่าเท่ากับ 1 ดังนั้นค่าสเปกตรัมสำหรับการสุ่มตัวอย่างเชิงอุดมคติจะมีค่าเป็น

จาก
$$F_s(\omega) = A/T \sum \{ (\sin n\pi d) / n\pi d \} \times F(\omega - n\omega_0)$$

 ดังนั้น

$$F_s(\omega)_{ideal} = A/T \sum F(\omega - n\omega_0) \dots \dots (7)$$


กราฟของสมการที่ 7 จะแสดงไว้ในรูปที่ 5 เมื่อค่าสเปกตรัมของสัญญาณข่าวสาร $F(\omega)$ ปรากฏที่ตำแหน่งเดียวกันกับการสุ่มตัวอย่างตามธรรมชาติ ในขณะที่ค่าแอมพลิจูดจะมีค่าคงที่



รูปที่ 5. คลื่นและสเปกตรัมของการสุ่มตัวอย่างแบบอุดมคติ (a) สัญญาณสุ่มตัวอย่าง ($\tau = 0$) ; (b) สเปกตรัมของสัญญาณสุ่มตัวอย่าง

2.2.3 ทฤษฎีของการสุ่มตัวอย่าง (SAMPLING THEOREM)

การสุ่มตัวอย่างคือการแบ่งเอาค่าชั่วขณะ (instantaneous) ของสัญญาณอนาล็อกที่เวลาใดเวลาหนึ่งมาโดยช่วงห่างของเวลาที่หยาบนั้นต้องเท่ากันตลอด ดูรูปที่ 6.



รูปที่ 6. ขบวนการการสุ่มตัวอย่าง (sampling process)

สัญญาณที่ได้จากการสุ่มตัวอย่างจะเป็นพัลส์แบบต่อเนื่อง แทนสัญญาณอนาล็อกดั้งเดิม

ถึงเวลานี้เราควรจะทราบว่าการสุ่มตัวอย่าง (sample) คืออะไรและจำนวนครั้งของการสุ่มตัวอย่างต่อวินาทีจะเป็นเท่าไร คำตอบของคำถามนี้จะบอกได้ด้วยทฤษฎีการสุ่มตัวอย่าง คือ เป็นการเลือกเอาข้อมูลของสัญญาณในช่วงหนึ่งๆรวมกันกับอีกสัญญาณหนึ่งในช่วงถัดไป

สัญญาณที่ได้จากการสุ่มตัวอย่างนี้จะประกอบไปด้วยข้อมูลต่างๆที่เกี่ยวข้องกับสัญญาณเดิมทั้งหมด ถ้าหากว่า

- สัญญาณเดิมนั้นอยู่ในย่านความถี่ที่จำกัดเอาไว้ โดยไม่มีความถี่

ประกอบอินพุตที่ไม่ได้อยู่ในสเปกตรัมของความถี่ B


- อัตราการสุ่มตัวอย่างจะต้องมีค่าเท่ากับหรือมากกว่า 2 เท่าของ B ($f_s = 2B$)

สำหรับงานทางด้านโทรศัพท์นั้น จะใช้สเปกตรัมเสียงพูดในช่วงความถี่ 300 ถึง 3400 กิโลเฮิรตซ์ สเปกตรัมเสียงพูดของมนุษย์นั้นจะอยู่ในช่วงความถี่ต่ำตั้งแต่ 100 เฮิรตซ์ จนถึงความถี่เสียงที่สูงมาก




เมื่อ B คือความถี่สูงสุดที่มนุษย์สามารถได้ยินได้ ในที่นี้คือ 3400 กิโลเฮิรตซ์ ในที่นี้ประมาณค่าไว้เท่ากับ 4000 กิโลเฮิรตซ์

2.3 การควอนไทส์ (QUANTIZING)

สัญญาณที่เป็นแบบต่อเนื่อง (continuous signal) เช่น สัญญาณเสียงพูดของคนเราจะมีช่วงกว้างของขนาดของสัญญาณ และในการสุ่มตัวอย่าง (samples) สัญญาณต่อเนื่อง โดยทั่วไป ช่วงกว้างของขนาดของสัญญาณ เราจะกำหนดเป็นระดับของขนาดค่าแอมพลิจูดในแต่ละระดับ หรือพูดง่าย ๆ ว่า การเปลี่ยนสัญญาณอนาล็อกไปเป็นสัญญาณดิจิทัล โดยการสุ่มตัวอย่าง เราเรียกขบวนการนี้ว่า ขบวนการควอนไทส์ (Quantizing process) ดังแสดงไว้ในรูปที่ 7 ซึ่งหมายถึงเส้นตรงที่ใช้แทนความสัมพันธ์ระหว่างอินพุตกับ เอาท์พุทของระบบที่มีสัญญาณเป็นเชิงเส้น (linear continuous system) คือมีคุณลักษณะในการเปลี่ยนเป็นแบบขั้นบันได ซึ่งแสดงไว้ในรูปที่ 8 ค่าความแตกต่างระหว่างขั้นของระดับ เราเรียกว่า ควอนตัม (Quantum)




รูปที่ 7 ขบวนการควอนไทส์ (Quantizing process)



รูปที่ 8 แสดงหลักการพื้นฐานเบื้องต้นของการควอนไทซ์
 (a) คุณลักษณะของการควอนไทซ์ (b) คุณลักษณะของข้อผิดพลาด
 ในการควอนไทซ์ (c) สัญญาณที่ถูกควอนไทซ์ และ กราฟของค่าผิดพลาด

ข้อผิดพลาดจากการควอนไทส์ (Quantizing error) จะประกอบด้วย ความแตกต่าง ระหว่าง อินพุท กับ เอาท์พุท ของ ควอนไทส์เซอร์ (Quantizer) . ค่าของข้อผิดพลาดจากการควอนไทส์ จะมีค่าสูงสุดคือ เท่ากับขนาดครึ่งหนึ่งของ ระดับขั้นของควอนตัม (Quantum step) ชนิดของการเปลี่ยนแปลงของความผิดพลาด (error) ต่อเวลา ได้แสดงไว้ดังรูปที่ 8 .



รูปที่ 9 n - bit PCM coding of analogue signal , V_s

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รูปที่ 9 ได้แสดงถึงความสัมพันธ์ระหว่าง ค่าโวลเตจที่ได้จากการ
 สุ่มตัวอย่าง (sample voltage) , V_a กับจำนวน n บิตของค่าของโค้ด
 ซึ่ง V_a จะมีค่าอยู่ในช่วงระหว่าง $+V_m$ ถึง $-V_m$ โวลต์ ส่วนรูป b จะ
 แสดงถึงตัวอย่างตัวอย่างจำนวนที่ n มีค่าเท่ากับ 8 และ V_m เท่ากับ 5:1
 โวลต์ (โค้ดที่แสดงตั้งรูปเป็นค่าของเลขฐานสิบหก) ค่าแรงดันที่เพิ่มขึ้นระหว่าง
 ระดับ (level) หนึ่ง จะมีค่าเท่ากับ e ซึ่ง e มีค่าเท่ากับ สมการตั้งนี้คือ
 $2V_m / (2^n - 1)$ จากการสุ่มตัวอย่างหนึ่งครั้ง ค่าสูงสุดของข้อผิดพลาด
 จากการควอนไทส์ มีค่าเท่ากับ $\pm e/2$

เมื่อเราพิจารณาดังเปอร์เซ็นต์ของ V_a เราจะเห็นว่ามันมีค่ามาก
 ขึ้นเมื่อขนาดของ V_a มีขนาดเล็กลง ผลอันนี้จะแสดงให้เห็นดังรูป ซึ่งค่าแฟรค
 ชัน (fraction) q สามารถแสดงได้ดังสมการ

$$q = e / (2^n - 1) | V_a |$$

$$q = V_m / \{ (2^n - 1) | V_a | \}$$

$$\%q = 100 \times V_m / \{ (2^n - 1) | V_a | \}$$

สมการที่สำคัญซึ่งจะจัดใหม่เพื่อหาค่าของ n คือ

$$n = \log \{ [(100 / \%q) (V_m / | V_a |) + 1] / \log 2 \}$$

$$n = 3.32 \log [(100 / \%q) (V_m / | V_a |) + 1]$$

ในรูปแบบจากสมการสามารถใช้คำนวณหาค่าน้อยที่สุดของ n ที่จำ
 เป็นตาม $\%q$ จากค่าอัตราส่วนเฉพาะ V_m / V_a จากตัวอย่าง เราอาจจะ
 บอกได้ว่า n ที่จำเป็นจาก เปอร์เซ็นต์ข้อผิดพลาดจากการควอนไทส์ ที่ 10 %
 เมื่อ V_a มีค่า 5 % ของค่าสูงสุด

$$\begin{aligned} n &> 3.32 \log [(100 / 10) (1 / 0.05) + 1] \\ &= 7.65 \end{aligned}$$

ดังนั้นจำนวนบิตที่น้อยที่สุดที่จะใช้คือ จำนวน 8 บิตโค้ด





Figure 8.6 Percent quantization error

รูปที่ 10. เปอร์เซนต์ข้อผิดพลาดของการควอนไทส์

ในระบบการชดเชย (companding system) เนื่องจากสัญญาณเสียงไม่ได้มีแอมพลิจูดคงที่ ดังนั้นในขณะที่สัญญาณเล็กๆถ้าหากใช้สเตปไซดส์ คงที่ขนาดความเพี้ยนจะมีค่าประมาณคงที่ ทำให้อัตราส่วนสัญญาณต่อความเพี้ยน (Signal to Disturtion Ratio, S/D) ลดลง ทำให้คุณภาพเสียงเล็กลงมากกว่าที่สัญญาณใหญ่ๆ นอกจากนี้ลักษณะการกระจายทางสถิติของสัญญาณเสียง จะมีโอกาสพบสัญญาณขนาดเล็กได้มากกว่าสัญญาณขนาดใหญ่ๆ ดังนั้นจึงจำเป็นต้องทำให้อัตราส่วนสัญญาณต่อความเพี้ยนค่อนข้างคงที่ตลอดช่วงของสัญญาณตั้งแต่ขนาดเล็กจนใหญ่ด้วยการใช้รหัสแบบไม่เป็นเชิงเส้น คือมีสเตปไซดส์ใหญ่ในช่วงสัญญาณใหญ่ และสเตปไซดส์เล็กลงเมื่อสัญญาณเล็กลง ทำให้ขนาดความเพี้ยนเล็กลงตามขนาดสัญญาณ นั่นคือ อัตราส่วนสัญญาณต่อความเพี้ยนจะมีค่าค่อนข้างคงที่ได้ลักษณะของการไม่เป็นเชิงเส้น ดังกล่าวจะมีลักษณะเป็น ลอการิทึม (logarithm) กฎหรือสมการที่ใช้ในการใส่รหัสแบบไม่เป็นเชิงเส้น ซึ่ง CCITT ยอมรับเป็นมาตรฐานมีอยู่ 2 แบบ คือ

law ซึ่งใช้ในอเมริกาเหนือ และ A law ซึ่งใช้ในยุโรป ทั้ง 2 แบบนี้ มีความแตกต่างในการใช้งานมากจน จนไม่อาจบอกได้ว่าแบบใดดีกว่า รูปที่ 11. แสดงรูปของ law และ A - law



รูปที่ 11. (a) μ - 255 law ; (b) 'A - law

กฎของ μ -law อธิบายโดย B.smith in 1959 รูปแบบของ ลอกการริมีค (logarithmic) ของ μ -law และสามารภกำหนดความล้ม พันธ์ได้ตั้งสมการ.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$V_c = [a \log (1 + \mu V_i / a)] / \log (1 + \mu)$$

.....จาก $0 < V_i < a$

$$V_c = [- a \log (1 - \mu V_i / a)] / \log (1 + \mu)$$


.....จาก $-a < V_i < 0$

.....(1)

โดยที่ V_i = input signal amplitude หน่วยเป็น โวลต์
 V_c = compressed signal amplitude หน่วยเป็น โวลต์

ช่วงการทำงานจะกำหนดค่าของ a มีค่าดังนี้
 $(V_c)_{V_i = a} = a$ (2)

ระดับของการอัด (degree of compression) อาจจะเปลี่ยนแปลงโดยการเปลี่ยนค่าของค่าพารามิเตอร์ของการอัด (compression parameter) ซึ่งจะแสดงดังรูป 12.



รูปที่ 12. compression produce by (a) μ -law ; (b) A - law

จากสมการที่ 1. จะได้ว่า

$$V_c = [\log (1 + \mu V_i / a) / \log (1 + \mu)]$$


ในทางปฏิบัติ ค่าของ a มักจะถูกเลือกให้มีค่าเท่ากับ 100

A-law กำหนดโดย K.W eattermole ซึ่งจะมีสมการในสภาวะปกติเป็น

$$V_c = A V_i / (1 + \log A) \quad ; \quad 0 < V_i < 1/A$$

$$V_c = [1 + \log (A V_i)] / (1 + \log A) \quad ; \quad \dots\dots 1/A < V_i < 1$$

การใช้กฎ law ที่ใช้กับ โครงข่ายโทรศัพท์ ของ อเมริกา และ ญี่ปุ่น จะใช้กฎของ law ซึ่งจะกำหนดให้ค่า เท่ากับ 100 และในโครงข่ายโทรศัพท์ของ แอฟริกา อเมริกาใต้ จะใช้กฎ A law ซึ่งจะกำหนดค่า พารามิเตอร์ $A = 87.6$ รูปที่ 13 แสดงการชดเชยด้วยค่าต่างๆของ A-law



รูปที่ 13. Segment companding curve base on the

2.4 การเข้ารหัส (ENCODING)


ค่าสัมพัทธ์อย่างที่เกิดจากการควอนไทซ์ไม่เหมาะสำหรับการส่งข้อมูลออกไป เพราะว่ามันเป็นการยากที่จะสร้างวงจรขยายสัญญาณที่สามารถจะแยกค่าแอมพลิจูดของค่าที่เกิดจากการสุ่มตัวที่มีค่ามากๆ โดยปกติจะมีถึง 256 ค่า

จากการที่เราทราบว่าพัลส์จะมีอยู่เพียง 2 ระดับ เช่น พัลส์แบบไบนารี สามารถใช้ในการส่งได้ดี เพราะว่าง่ายต่อการสร้างส่วนขยายสัญญาณ (regenerate) ระหว่างการส่งสัญญาณ

รูปที่ 11 แสดงสัญญาณควอนไทซ์ที่ถูกเข้ารหัสในอุดมคติ (เพียง 8 ระดับควอนไทซ์เท่านั้น) ซึ่งมี พืซีเอ็ม เวิด (PCM WORD) เพียง 3 บิตเท่านั้น

ในปัจจุบันนี้ ระบบที่ใช้จะใช้การเข้ารหัสแบบไบนารีของการควอนไทซ์ค่าสัมพัทธ์อย่างของสัญญาณเสียง ในระบบโทรศัพท์ระดับของการควอนไทซ์มีถึง 256 ระดับ ค่าที่สุ่มตัวอย่างแต่ละค่าจะถูกเข้ารหัส (encoded) อยู่ในกลุ่มของไค้ต หรือ พืซีเอ็ม เวิด จะประกอบด้วยพัลส์แบบไบนารีขนาด 8 บิต

ค่าอัตราการสุ่มตัวอย่าง (sampling rate) มีค่าเท่ากับ 8000 sampling ต่อ วินาที (s) พัลส์ไค้ตมอดดูเลตของสัญญาณเสียงลูกหนึ่งๆ จะถูกผลิตเป็นสัญญาณดิจิตอลถึง 64 กิโลบิต ต่อ วินาที (kbit/s)




รูปที่ 14. ขบวนการเข้ารหัส (encoding process)

2.4.1 การเข้ารหัส (CODING)

ค่าไบนารี 8 บิต สามารถมีค่าที่เป็นไปได้ถึง 256 ค่า ในรูปที่ 15

Quantizing - Coding



รูปที่ 15. การเข้ารหัส


จะมีการกำหนดให้บิตหนึ่งสูงสุดเป็นตัวกำหนด ว่าค่าที่เกิดจากการสุ่มตัวอย่างอยู่ เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ในช่วงบวกรหรือลบ ส่วนอีก 7 บิต ที่เหลือจะเป็นการกำหนดค่าแอมพลิจูดของการส่งตัวอย่าง ในรูปพบว่าค่าที่ส่งตัวอย่างออกมาอยู่ในช่วงบวกรค่าบิตน้อยสูงสุดจะมีค่าเป็น 1 ในขณะที่ค่าที่ส่งตัวอย่างออกมาในช่วงลบ ค่าบิตน้อยสูงสุดจะมีค่าเป็น 0 ส่วนอีก 7 บิตจะแสดงค่าระดับแอมพลิจูดของการส่งตัวอย่างซึ่งมีค่าเป็นไปได้ถึง 128 ค่า

2.5 การนำพัลส์กลับมาขยายใหม่ (PULSE REGENERATION)

พีซีเอ็ม ที่ลดทอนลงจาก สัญญาณที่เกิดจากการส่งพัลส์ รูปแบบของพัลส์ จากจุดเริ่มต้นของข่าวสาร ผลเนื่องจากสัญญาณทั้งหมดที่เหมือนกัน และวิธีการนี้เหมือนกันโดยการส่งการใช้ ทีดีเอ็ม พัลส์อาจจะบรรจุไปด้วยสัญญาณเสียงพูดสัญญาณภาพและสัญญาณ Telemetry และอื่นๆ การได้เปลี่ยนแปลงเกี่ยวกับระบบ พีซีเอ็ม ซึ่งได้เปรียบมากในเรื่องกำลังส่ง ถึงอย่างไรได้พาดพิงไปถึง พื้นฐานของการนำคลื่นมากลับขยายใหม่

เรามีทางเลือกของการ หลังจากผ่านส่วนการนำพัลส์กลับมาขยายใหม่ที่ สัญญาณรบกวนในช่วงกลาง ของการส่งซึ่งจะทำให้สัญญาณที่ส่งไปเสียรูปร่างหรือมีค่าผิดไป ซึ่งส่วนของการนำพัลส์กลับมาขยายใหม่ จะเป็นตัวสร้าง พัลส์ที่จะส่งออกไปขึ้นมาใหม่ให้มีลักษณะเหมือนเดิม รูปที่ 16. แสดงถึงการนำสัญญาณพีซี เอ็มกลับมาขยายใหม่




2.6. การถอดรหัส (DECODER)

ขบวนการทางด้านรับ (reciever) จะทำการเปลี่ยนแปลงสัญญาณเข้า (imcomming) ที่เป็นสัญญาณ พีซีเอ็ม ให้เป็นสัญญาณอนาล็อก เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

โดยเริ่มจากการนำสัญญาณมาสร้างเป็นสัญญาณใหม่และการถอดรหัส และการสร้างให้เป็นสัญญาณอนาล็อก


ขบวนการสร้างสัญญาณใหม่ (Regeneration process) จะกระทำอยู่บนสายส่ง (transmission line) ซึ่งจะเป็นการเอาพัลส์ที่เพี้ยนไปจากเดิมมาสร้างให้เป็นสัญญาณที่เปลี่ยนลูกใหม่

ในการระบวนการถอดรหัส (decode process) การนำไค้ด 1 คำ มาสร้างให้เป็นพัลส์ที่มีขนาด ซึ่งความสูงของพัลส์จะมีค่าเท่ากับค่าของรหัสของไค้ด 1 คำ (code word) ดังรูปที่ 17.



รูปที่ 17. การถอดรหัส

หลังจากการผ่านการถอดรหัสแล้ว จะผ่านการสร้างให้เป็นสัญญาณอนาล็อกโดยจะนำค่าที่ได้จากการถอดรหัสมาผ่าน low pass filter และ ได้สัญญาณอนาล็อกออกมา ดังรูปที่ 18.



รูปที่ 18. การสร้างสัญญาณแอนะล็อกเมื่อผ่านฟิลเตอร์

2.7 พื้นฐานการอธิบายส่วนของ Time division switch ตัวเลือกกลุ่ม (GROUP SELECTOR)


ตัวเลือกกลุ่ม (DGS) จะสามารถทำงานใน วงจรเนทเวิร์ค ซึ่งจะมีการผสมกันของการส่งแบบพื้นฐานที่แตกต่างกัน ซึ่งเป็นไปได้ที่จะสามารถต่อเข้ากับหน่วยเชื่อมต่อของ พืซีเอ็ม เช่นเดียวกับ การเชื่อมต่อกับส่วนนาล็อก ด้วย เอฟดีเอ็ม (FDM) หรือ การส่งผ่านความถี่เสียง (Voice frequency transmission) โดยจะมีผลกระทบกับวงจรซึ่งมีการอินเตอร์เฟส (interface) ระหว่าง สายต่อ กับ สวิตช์ :

ในช่วงเริ่มต้นนั้นเราจะพิจารณาว่า สาย ได้ถูกต่อเข้ากับ DGS เป็น สายความถี่เสียงแบบอนาล็อก (analogue voice frequency line) ซึ่งความแตกต่างของการต่อจะเพิ่มขึ้น เมื่อ สาย ที่ถูกต่อนั้นเป็นสายของดิจิทัล ซึ่งจะอธิบายต่อไป

ส่วนที่เป็นอนาล็อก (analogue enviroment)

โมเดล (Model) ของ DGS ในส่วนของ ส่วนที่เป็นอนาล็อก จะ เป็นไปดังรูปที่ 19. ซึ่งจะประกอบไปด้วย บล็อก ต่างๆดังรูป โดย

BTC	:	BOTH WAY TRUNK CIRCUIT
ITC	:	INCOMMING TRUNK CIRCUIT
OCT	:	OUTGOING TRUNK CIRCUIT
CS	:	CODE SENDER
CR	:	CODE RECIVER



1 : REGIONAL CONTROL

รูปที่ 19. แผนผังของ DGS และหน่วยควบคุม

พีซีเอ็มมัลติเพลกเซอร์ (PCM Multiplexer)

การส่งผ่านสัญญาณ พีซีเอ็ม (PCM) โดยการแปลงสัญญาณ อนุาล็อก จะผ่านออกไปทางส่วนพีซีเอ็มมัลติเพล็กซ์ โดยจะอาศัยหลักการ สุ่มตัวอย่าง การควอนไทส์ และการเข้าไค้ด (sampling , quantizing , and coding) และเอาว์พุทจะผ่านต่อไปยังส่วน ซ้ำแลกเปลี่ยน หรือเรียกว่า Exchange terminal ซึ่งจะมีอัตราการส่งของ บิทต่อวินาที เท่ากับ 2.048 เมกกะบิทต่อวินาที (Mb/s) 32 ไทม์สล็อต (timeslot)

ซ้ำการแลกเปลี่ยน (Exchange terminal)

จุดประสงค์ของ ซ้ำการแลกเปลี่ยน คือมีไว้เพื่อใช้ในการจัด ไทม์สล็อต (timeslot) ที่มาจากการ พีซีเอ็มมัลติเพล็กซ์ (PCM Multiplexers) โดยจะใช้ในการเปลี่ยน ไทม์สล็อต ซึ่งสามารถทำได้ โดยการ buffering and reclocking ในส่วนของโครงข่ายสวิทช์ซึ่งบ่อยครั้งที่จะเจอการแปลงการส่งจากอนุกรมไปเป็นแบบขนาน และมีการ มัลติเพล็กซ์ ระบบ พีซีเอ็ม หลายๆระบบ อาทิเช่นมีระบบ พีซีเอ็ม อยู่ 8 ระบบซึ่งถูกมัลติเพล็กซ์และถูกส่งมาแบบขนาน โดยมี บัส (Bus) อยู่ 8 บัส ที่ความถี่ 2.048 Mb/s ในแต่ละสาย ดังนั้นจะมี time -divided crosspoint ใน โครงข่ายส่วนสวิทช์ซึ่ง อยู่ 256 (32 x 8) time -divided crosspoint ซึ่งจะทำให้ประสิทธิภาพดีขึ้น

โครงข่ายของดิจิตอลสวิทช์ซึ่ง

(Digital switching network)

โครงข่ายของดิจิตอลสวิทช์ซึ่ง จะเป็นส่วนที่อยู่ระหว่าง time multiplex bus ซึ่งจะประกอบด้วยอุปกรณ์ทางด้านอิเล็กทรอนิกส์และดิจิตอล ซึ่งจะถูกใช้ในการมัลติเพล็กซ์โดยเวลา (time - multiplexed)

ขอบเขตการควบคุมและหน่วยควบคุมส่วนกลาง

(Regional and central control)


การควบคุม DGS จะถูกกระทำโดยบางส่วนของหน่วยประมวลผล โดย regional control จะใช้ในการควบคุม ฟังก์ชันที่ง่ายๆและเกิดขึ้นบ่อยๆ ในขณะที่ ส่วนควบคุมกลาง (central control) จะใช้ในการควบคุมในลักษณะที่มีหลาย ฟังก์ชัน (complex function)

สัญญาณ (Signalling)

register signalling จะถูกควบคุมโดย ตัวส่งไค้ด (code senders) หรือเรียกย่อๆว่า CS และ ตัวรับไค้ด (code receivers) หรือ เรียกย่อๆว่า CR สัญญาณจากส่วน แลกเปลี่ยน (exchange) จะถูกตัดทอน (extracted) จาก line relay sets และจะถูก

มัลติเพลกซ์ เข้าไปยังส่วนควบคุมของระบบ (control system) ในขณะที่สัญญาณอื่นๆที่ หน่วยแลกเปลี่ยน (Exchange) จะถูกส่งไปยัง line relay sets โดยการควบคุมส่วนที่เป็นดิจิตอล (Digital enviroment)

ถ้า สายดิจิตอล ระบบพีซีเอ็ม ถูกต่อ เราจะได้ความสัมพันธ์เป็นไปตามบล็อกไดอะแกรมในรูปที่ 20 . .



รูปที่ 20. บล็อกไดอะแกรมของ DGS และความสัมพันธ์ในส่วนที่เป็นดิจิตอล

ซึ่งความแตกต่างของรูปที่ 3. กับรูปที่ 2. คือ

Line terminal

สัญญาณที่เข้ามาจะเป็นสัญญาณ ดิจิตอล (digital) ไม่ต้อง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

อาศัยการแปลงสัญญาณจาก อนุาล็อก ไปเป็น ดิจิตอล และไม่ต้องใช้ พืซีเอ็ม มัลติเพลกซ์เซอร์

สัญญาณ (Signalling)



สัญญาณหลักที่น่าสนใจที่สุดจะถูกใช้ระหว่าง หน่วยแลกเปลี่ยนทางดิจิตอล (digital exchange) คือ การส่งสัญญาณโดยใช้ช่องแชนลร่วมกัน (common chanal signalling) ข่าวสารในช่องสัญญาณ (ช่องแชนลที่ 16) สามารถตัดทอนหรือใส่เข้าไปใหม่ (extracted / injected) ได้โดยตรงโดยขั้วของการแลกเปลี่ยน (exchange terminal) ก่อนถึงส่วนของสวิทซ์ซิง

โครงข่ายดิจิตอลสวิทซ์ซิง


THE DIGITAL SWITCHING NETWORK

แผนผังการสร้าง (Building block)

โครงข่ายวงจรสวิตซ์ซิง (switching network) จะอยู่ระหว่าง time - multiplexed bus เพื่อที่จะให้มีการเชื่อมต่อระหว่าง ไทม์ สล็อต ที่ต่างกัน บน บัสที่ต่างกัน ซึ่งจำเป็นที่จะต้อง ใช้ switching in time และ switching in space โดย time space จะถูกสร้างโดย crosspoint matrix การเชื่อมต่อผ่านระหว่าง โครงข่ายวงจรสวิตซ์ซิง จะนำมาซึ่งการแลกเปลี่ยนข้อมูลสื่อสารระหว่าง ช่องแชนลทางเข้า และ ช่องแชนลทางออก (incomming chanal and outgoing chanal) ซึ่งการแลกเปลี่ยนภายในจะบรรลุความล้า ะเร็จเนื่องจากความเที่ยงตรงของ time and space switching โดยปกติเรียกว่าอยู่ในการดำเนินการต่อไประหว่าง พืซีเอ็ม เฟรม (FRAME) ที่มีจำนวนมากๆ ซึ่งลำดับการทำงานนี้จะทำงานซ้ำกันทุกๆเฟรมระหว่างที่มีการเรียกขึ้นมา ซึ่งการควบคุมเป็นวัฏจักรนี้จะทำโดย หน่วยควบคุมความจำ (control memory)



รูปที่ 21. Space Switch



รูปที่ 22. Time Switch

Space switch, Time switch และ หน่วยควบคุมความจำได้ แสดงไว้ดังรูปที่ 21: และ 22 ตามลำดับ Space switch จะประกอบด้วย crosspoint matrix ขนาด $n \times n$ โดยเฉพาะที่ crosspoint จะประกอบด้วยดีจิตอลและอิเล็กทรอนิกส์เกทเท่านั้น ในส่วนของ column (แนวตั้ง) ของ crosspoint จะถูกกำหนดเป็น column ของ หน่วยควบคุมความจำ (control memory) ซึ่งจะมีทุกคำ (words) "F" เป็น ไทม์สล๊อต โดยคำ F จะมีค่าตั้งแต่ 32 ถึง 1024 ในแต่ละ ไทม์สล๊อต crosspoint matrix จะทำงานเป็นปกติ space divided matrix จะถูกใช้เต็มทีเท่าที่ ระหว่าง บัสทางเข้า (incoming bus) และบัสทางออก (outgoing bus)

crosspoint switch จะถูกควบคุมโดย ข้อมูลที่ถูกบรรจุอยู่ภายใน หน่วยควบคุมความจำ (control memory) เมื่อมีการชิฟท์ กั้นระหว่าง 2 ไทม์สล๊อต หน่วยควบคุมความจำจะเลื่อนขึ้นไปอีก 1 ชั้น (step) และในช่วงที่ ไทม์สล๊อต ใหม่จะสมบูรณ์ ความแตกต่างในการตั้งของ crosspoint จะกระทำ (active) โดยจะทำได้ไปจนถึง F ชั้น

Time switch (ตามรูปที่ 22.) จะประกอบด้วย speech memory โดย พืซีเอ็ม จะถูกหน่วยอย่างไม่มีกฎเกณฑ์ (น้อยกว่า 1 เฟรม) speech memory จะถูกควบคุมโดย หน่วยควบคุมความจำ (control memory) การเขียนข้อมูลของ ไทม์สล๊อต ทางขาเข้า (incoming) เข้าไปเก็บไว้ใน speech memory จะถูกเก็บเป็นอนุกรมและถูกควบคุมโดย

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

อุปกรณ์นับแบบง่าย ๆ (counter) โดย ไทม์สล๊อต 1. จะถูกเก็บไว้ที่ เซลล์ที่ 1. ไทม์สล๊อต 2. จะถูกเก็บไว้ที่ เซลล์ที่ 2. ตามลำดับ ในขณะที่การอ่านข้อมูลจาก speech memory นั้นจะถูกควบคุมโดย หน่วยควบคุมความจำ ซึ่งหน่วยความจำนี้จะต้องมีจำนวนเซลล์เท่ากับจำนวนของ ไทม์สล๊อต ระหว่างที่แต่ละ ไทม์สล๊อต หน่วยควบคุมความจำ (control memory) จะทำการสั่งให้อ่านข้อมูลใน speech memory ผลของการหมุน switch in time จะทำให้เกิดความแตกต่างของช่วงเวลาที่ทำกรเขียน (writing) ลงใน speech memory และอ่านข้อมูลออกจาก หน่วยความจำ (memory)

ข้อมูลที่ถูกเก็บไว้ในหน่วยควบคุมความจำ (control memory) จะต้องไม่เปลี่ยนแปลง ซึ่งจะทำให้ space and time switching จะมีรูปแบบเดียวกันในช่วงที่อนุกรมเดียวกันอยู่ในช่วงวงกลมเดียวกัน ช่วงการต่อและการจากออก ของการเรียกข้อมูลจะเปลี่ยนแปลงโดย ขอบเขตการควบคุมและหน่วยควบคุมกลาง (central and regional control)


ช่วงความแตกต่างของ space switch S และ time switch T ทำให้ switching network มีปริมาณแตกต่างกัน ซึ่งจะอธิบายต่อไป

Time Space time switch

โมเดลของวงจร TST จะแสดงดังรูปที่ 23. โดยสมมติให้มีบัสขาเข้า 3 บัสและขาออก 3 บัส ซึ่งแต่ละบัสจะประกอบด้วย 32 ไทม์สล๊อตในทางปฏิบัติแล้วจำนวนไทม์สล๊อต จะมีค่าสูงเช่น 256 หรือ 512 เป็นต้น ซึ่งจะสำเร็จลุล่วงหลังจากผ่านการ มัลติเพล็กซ์ และการเปลี่ยนข้อมูลจากอนุกรมเป็นแบบขนานในชั่วแฉกเปลี่ยน (exchange terminal) เพื่อที่จะอธิบายฟังก์ชันของสวิทช์ สมมติให้จากไดอะแกรม คำสั่งควบคุมระบบจะเชื่อมอยู่ระหว่าง ทางเข้าของสัญญาณ ที่ A กำหนดให้ ไทม์สล๊อต ที่ 2. ถูกส่งเข้ามาที่บัสที่ 1. และออกที่ B ที่ ไทม์สล๊อต ที่ 31. ที่บัสที่ 3.

ในที่นี้ ส่วนที่อิสระที่จะผ่านวงจรเนทเวิร์คจะถูกค้นพบ ซึ่งหมายความว่า จะมีการค้นหา การที่จะทำให้อินพุตที่เข้าที่ A ออกที่ B ที่ space matrix โดยการค้นหานี้จะกระทำโดย หน่วยควบคุมกลาง (central control) โดยสิ่งที่จะค้นหาคือ ไทม์สล๊อต ภายในที่วางที่จะนำข้อมูลผ่านไปที่ space switch และส่งออกไปที่ ทางออก เมื่อพบไทม์สล๊อต อันแรกที่ว่าง สมมุติคือที่ ไทม์สล๊อต ที่ 7. ค่าตัวเลขและแอดเดรสที่ต้องการ (2 , 31 , 1) จะถูกส่งไปที่ หน่วยควบคุมความจำ (control memory) CM-A , CM-B , และ CM-C ตามลำดับ ซึ่งแอดเดรสเหล่านี้จะถูกเก็บไว้ใน เซลล์ที่ 7. ของ หน่วยความจำเหล่านี้

พีซีเอ็ม เวิด จะถูกเขียนลงใน เซลล์ที่ 2. ของ SM-A ตลอดเวลา




รูปที่ 23. โครงข่ายของดีจิจิตอลสวิทช์ซึ่ง โครงสร้างชนิด TST ที่ ไทม์สล็อต ที่ 2. เข้ามา ข้อมูลจะถูกเก็บไว้จนกระทั่ง ไทม์สล็อตภายใน ที่ 7. มาถึง โดยมีข้อแม้ว่าไทม์สล็อต ขวาเข้าจะต้องไม่เกิดพร้อมกันกับ ไทม์สล็อต เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ภายใน (internal timeslot) โดยเวลาช่วงที่เก็บ (store) นี้จะมีค่าเท่าไรก็ได้ตั้งแต่ไทม์สล็อต ที่ 0. ถึง ไทม์สล็อต ที่ 31. ตลอดช่วง ไทม์สล็อตภายใน ที่ 7. ค่า แอดเดรสที่ เซลล์ที่ 2. จะถูกส่งออกมาจาก CM-A และ พีซีเอ็ม เวิร์ด จะถูกอ่านออกมาเพื่อส่งต่อไปยัง space matrix ในเวลาเดียวกัน แอดเดรสของ cross point (No 1.) ที่จะทำให้การ on นั้นจะถูกส่งออกมาด้วยโดยส่งมาจาก CM-C และพีซีเอ็มเวิร์ด (PCM word) จะถูกส่งต่อไปที่ SM-B ที่ต้องการ ท้ายสุดเมื่อ ไทม์สล็อตทางด้านขาออก ที่ 31. มาถึง พีซีเอ็ม เวิร์ด จะถูกส่งตรงออกไปที่ B

การทำงานแบบอนุกรมนี้จะทำซ้ำกันทุกๆเฟรม แต่อย่างไรก็ตามจะไม่มีคำสั่งจาก B ไปยัง A พิจารณารูปที่ 2. และ 3. หลักการ 2. หลักการจะถูกนำมาใช้ โดยหลักการแรกนั้นจะทำให้ระบบมีความยืดหยุ่นมาก ในขณะที่หลักการที่ 2. นั้นจะให้ความเป็นไปได้ที่จะทำให้ ฮาร์ดแวร์ น้อยลง เพราะว่าจะเป็นการแสดงความสมมาตรของสวิทช์

การควบคุมแบบเฉพาะทั้ง 2. ส่วนคือส่วนส่งไป (go) และส่วนส่งกลับ (return) จะใช้หลักการที่ตรงข้ามกัน (anti phase method) ถ้าส่วนที่ว่างจาก A ไปยัง B ถูกพบและมีค่า ไทม์สล็อต แนนอน ส่วนกลับก็จะมีค่าเท่ากับ เครื่องเฟรมหลังจากนั้น ตัวอย่างคือ ในช่วงขาไปนั้น ทำงานที่ ไทม์สล็อต ที่ 7. ดังนั้นในช่วงกลับก็จะทำงานในช่วง ไทม์สล็อต ที่ $(7 + 32/2) = 23$ ซึ่งแสดงให้ดูตามรูปที่ 24.



รูปที่ 24. โครงสร้างของ TST โดยหลักการเฟสตรงข้ามกัน

2.8 โครงสร้างของเฟรม (FRAME STRUCTURE)

ข้อมูลแบบอนาล็อกหลังจากผ่าน A/D ทั้ง 30 ช่องแชนเนล ข้อมูลที่ส่งด้วยความเร็วจะเป็นข้อมูลแบบดิจิทัล โดยจะถูกส่งผ่าน มัลติเพล็กซ์ ที่ TDM (Time Division Multiplex) โดยข้อมูลถูกส่งเป็น เฟรม ระยะเวลา 32 ช่องแชนเนล 8 บิต โดย 15 ช่องแชนเนลแรกจะอยู่ที่ ไทม์สล็อต ที่ 1 - 15 และ 15 ช่องแชนเนลหลังจะอยู่ที่ ไทม์สล็อต ที่ 17 - 31

ข้อมูลจะถูกส่งออกไปโดยมี ข้อมูลที่เป็นตัว ชิงโคไนสซ์ถูกแทรกลงไปในเฟรมเพื่อที่จะให้ตัวรับทราบว่าจะข้อมูลทางด้านขาเข้าจะเข้ามาแล้ว ซึ่งจะใช้ ช่องแชนเนลที่ 0. เป็นช่องแชนเนลที่ใช้ในการชิงโคไนสซ์ โดยจะมีค่าคงที่ 8 บิต ซึ่งเรียกว่า frame - synchronizing word โดยจะเป็นตัวกำหนดจุดเริ่มต้นของเฟรม


ส่วนสวิทซ์ชิงของโทรศัพท์ (Telephone switching) จะพาตึงไปถึงความต้องการที่มากกว่าหนึ่งอย่างมันจะเป็นไปได้ที่จะส่ง สัญญาณข่าวสาร (signalling information) โดย สัญญาณ (signalling) สามารถที่จะพิจารณาเป็น data communication ที่ความเร็วต่ำมาก ๆ ระหว่าง การแลกเปลี่ยน (exchanges)

ฟังก์ชันของสัญญาณเสียงจะต้องยึดหลักของ telephone network , setting up of connection , the charge procedure , etc Over physical circuit , สัญญาณเสียง คือรูปแบบโดยหมายถึงการเปลี่ยนค่าสภาวะของกระแสไฟตรงในสายคู่ ปกติใช้ ขั้ว และ/หรือ loop impedance

เนื่องจากพบว่า ค่าความจุของข้อมูลที่ต้องการของสัญญาณเสียงนั้น ถูกกำหนดไว้ที่ ไทม์สล็อต ที่ 16. ดังนั้นจึงครบเฟรมที่สมบูรณ์ ดังแสดงในรูปที่ 25. เฟรมหนึ่งๆจะประกอบด้วย 32 ไทม์สล็อต ตั้งแต่ 0 ถึง 31 ที่ไทม์สล็อต 0 จะบรรจุข้อมูลของ frame synchronizing และที่ ไทม์สล็อต ที่ 16 จะเป็นข้อมูลของสัญญาณเสียง ที่ ไทม์สล็อต ที่ 1 - 15 และ 17 - 31 นั้น เป็นข้อมูลที่จะส่งของช่องแชนเนลที่ 1 - 15 และ 16 - 30 ตามลำดับ

ch 0 = Frame
synch

Time slot number



ได้กล่าวมาแล้วข้างต้นว่า ไทม์สลิตเพียง 1 ไทม์สลิตใช้สำหรับการส่งข้อมูลของสัญญาณ (signalling information) เพราะว่า ในแต่ละ ไทม์สลิต จะประกอบด้วย 8 บิต / เฟรม แนนอนเป็นไปไม่ได้ที่จะกำหนดภายในเฟรม ในตำแหน่ง 1 บิตของแต่ละซัลแนลนั้นต้องการช่วงพักเป็นเวลายาวนาน เวลาพักจะถูกเลือกโดยประกอบเป็น 16 เฟรม และเรียกว่า มัลติเฟรม (Multiframe) รูป 26. แสดง ไทม์สลิต ที่ 16 ใน 16 เฟรม



Frame no.

0	Multiframe	Sync.word
1	Chanal 1	Chanal 16
2	Chanal 2	Chanal 17
3	Chanal 3	Chanal 18
4	Chanal 4	Chanal 19
5	Chanal 5	Chanal 20
6	Chanal 6	Chanal 21
7	Chanal 7	Chanal 22
8.	Chanal 8	Chanal 23
9.	Chanal 9	Chanal 24
10	Chanal 10	Chanal 25
11	Chanal 11	Chanal 26
12	Chanal 12	Chanal 27
13	Chanal 13	Chanal 28
14	Chanal 14	Chanal 29
15	Chanal 15	Chanal 30
0	Multiframe	Sync.word
1	Chanal 1	Chanal 16

รูป 26. ไทม์สล็อต 16 ในมัลติเฟรม (multiframe)

note 1 multiframe = 16 x 125 s = 2 ms

โดยในแต่ละ line จะมีลักษณะเดียวกันคือประกอบด้วย ไทม์สล็อต ขนาด 8 บิต จำนวนเฟรมใน มัลติเฟรม (Multiframe) จะมีค่าตั้งแต่ 0 ถึง 15

ในเฟรม 0 จะรวมค่าคงที่ของ Multiframe - synchronizing word ซึ่งจะกล่าวในตอนต่อไป Multiframe - synchronizing word นำมาใช้เพื่อให้ทางต้นตัวรับสามารถทำงานเป็นอนุกรมในการรับเฟรม โดยตัวรับจะต้องทำจำนวนเฟรมดังรูปที่ 26.

ไทม์สล็อต (Time slot) ที่ 16 ในเฟรมที่ 1 - 15 จะถูกแบ่งเป็น 2 ส่วนโดยแต่ละส่วนจะมีเพียง 4 บิต เท่านั้น ในครั้งแรกในเฟรมที่ 1 นั้นจะถูกกำหนดให้เป็น ชั้ลแนลที่ 1. ในขณะที่ครั้งหลังจะถูกกำหนดเป็น ชั้ล

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

แชนเนลที่ 16. และ ไทม์สล๊อต ที่ 16 ในเฟรมที่ 2. นั้นจะเป็นของ ชัลดแชนเนลที่ 2. และ 17 ตามลำดับ

FRAME SYNCHRONIZATION

ดังได้กล่าวมาแล้วข้างต้น ไทม์สล๊อต หนึ่งที่มีขนาด 8 บิทจะถูกใช้เป็น frame synchronization หมายความว่าข้อมูลที่มีความเร็ว 64 กิโลบิทต่อวินาทีจะถูกส่งวนเพื่อจุดประสงค์นี้ พื้นฐานเบื้องต้นของ frame synchronization คือที่เฟรมจะบรรจุด้วยคำที่มีค่าคงที่ (fixed word) ซึ่งทางด้านตัวรับสามารถที่จะตั้งและตรวจสอบตำแหน่งที่วางอยู่เป็นประจำได้ โดยจะทำให้มันเป็นไปได้ที่ตัวรับจะทำการหา fixed word ที่เข้ามาทางด้านขาเข้าและแยกบิทที่ถูกต้องเพื่อส่งไปยัง ชัลดแชนเนลที่ถูกต้อง

นอกจาก frame synchronization แล้วเราสามารถกำหนด ไทม์สล๊อต โดยใช้การส่งการควบคุมระยะไกล (remote) และ ต้นข้อมูลซึ่งเกี่ยวข้องกับสถานะของการเตือน (alarm) ใน terminal ของตนเอง

ตัวอย่าง

เฟรมที่ 0 - 15 แล้วมาเริ่มต้นที่ 0 อีกครั้ง word ใน ไทม์สล๊อต ที่ 0. ในเฟรมคู่ จะเรียกว่า " frame - synchronizing word 1 " ในขณะที่ เฟรมคู่จะถูกเรียกว่าเป็น " frame - synchronizing word 2 "

frame - synchronizing word 1 จะมีโครงสร้างดังรูป

B0 B1 B2 B3 B4 B5 B6 B7

โดยที่

B0 : ถูกส่งวนเก็บไว้ในอนาคต จะมีค่าเป็น 1 จนกระทั่งมีการกำหนดใหม่ในอนาคต

B1 - B7 : มีค่าคงที่คือ 0011011 ใช้ในกระบวนการ synchronizing

frame - synchronizing word 2 จะเป็นไปตามโครงสร้างดังนี้

B0 B1 B2 B3 B4 B5 B6 B7

โดยที่

B0 : ถูกส่งวนเก็บไว้ในอนาคต จะมีค่าเป็น 1 จนกระทั่งมีการกำหนดใหม่ในอนาคต

B1 : จะมีค่าเป็น 1. เสมอ

B2 : เป็นบิทที่ใช้ในการส่ง สถานะของสัญญาณเตือน (ALARM STATE.) โดย. จะเท่ากับ 1. เมื่อมีการเตือน จะเท่ากับ 0. เมื่อไม่มีการเตือน

B3 - B7 : สบวณไว้ใช้เฉพาะแต่ละประเทศ สำหรับในการส่ง
ที่ใช้ในสากล นั้นจะมีค่าเท่ากับ 11111

ขบวนการในการทำ frame synchronizing ได้อธิบายใน
chart ตามรูปที่ 27.

โดยมีหลักการดังนี้

1. หมายถึง บิตที่สามารถจะมีค่าเป็น 0 หรือ 1 ก็ได้
2. ถ้า คำที่ถูกสบวณไว้มีค่าไม่เท่ากับ 0011011 จะพยายามทำที่ 1. บิตหลังจากนั้น
3. เมื่อ frame synchronizing word 1. ถูกพิจารณาเมื่อพบแล้ว การตรวจสอบจะทำให้มั่นใจว่า word นั้นไม่ได้ถูกเปลี่ยนแปลง โดยทำการตรวจสอบ เฟรมซิงโครไนส์ซึ่งเว็ด 2. (frame synchronizing word 2.)
อันต่อไป
4. ถ้า B2 เท่ากับ 0 คำ 0011011 ถูกพบก่อนที่จะมีการลอกเลียนแบบจะค้นหาจุดเริ่มต้นใหม่อีกครั้งจากจุดเริ่มต้น
5. ถ้าคำ 0011011 และเฟรมหลังจากนั้นอีกเฟรมที่ค่า B2 มีค่าเท่ากับ 1. จะมีการตรวจสอบอีกครั้งว่า เฟรมที่ 2. ไม่ได้ถูกลอกเลียนแบบโดยจะทำการตรวจสอบ เฟรมซิงโครไนส์ซึ่งเว็ด 1 (frame synchronizing word 1)
อีกครั้ง
6. ถ้า 0011011 ไม่ถูกพบ จะถูกนำมาเริ่มต้นค้นหาใหม่
7. ถ้า frame synchronizing word 1. ถูกพบเป็นครั้งที่ 2. และ frame synchronizing word 2. ถูกพบอยู่ระหว่างเหตุการณ์ทั้งสองเหตุการณ์ เฟรมซิงโครไนส์ซึ่ง (frame synchronizing) จะถูกพิจารณาว่าเจอแล้ว

โครงสร้างของ multiframe - synchronizing word จะเป็นไปดังข้างล่าง

B0 B1 B2 B3 B4 B5 B6 B7

โดยที่

B0-B3 : ใช้ในการ multiframe - synchronizing โดยปกติจะมีค่าเท่ากับ 0000

B4 , B6, B7 : ใช้ในการกำหนดเฉพาะประเทศ ถ้าทุกบิตไม่ใช้จะมีค่าเป็น 1

B5 : ใช้สำหรับการส่งข้อมูลเพื่อการเตือน (alarm state)

โดยหากมีค่าเป็น 1. จะมีการเตือนขึ้น หากเป็น 0. จะไม่มีการเตือน

ขบวนการ multiframe - synchronizing จะง่ายกว่าแบบแรก เมื่อระบบ multiframe - synchronizing พบว่า multiframe - synchronizing มีค่าถูกต้อง (B0 - B3 มีค่าเป็น 0000) ซึ่งจะตรงข้ามกับ frame synchronizing และเมื่อเรารู้จุดเริ่มต้นของเฟรม และที่ครั้งแรกและครั้งหลังต่างไม่มีค่าเท่ากับ 0000 ปรากฏไปมากกว่าที่ ไทม์สล๊อต 0. เท่านั้น multiframe - synchronizing จะถูกพิจารณาว่ามีการสูญหายเกิดขึ้นเมื่อ multiframe - synchronizing ที่ติดตามมาอันที่ 2. ไม่ปรากฏขึ้น ซึ่งหมายความว่า เรามีสมาชิกที่มีการเฉื่อยซึ่งทำให้เป็นไปได้อันที่ไม่สามารถที่จะหลีกเลี่ยงการ resynchronization ในบิทที่มีการผิดพลาดที่ออกตามมา

2.9 การสร้างระบบ (SYSTEM BUILD - UP)

ด้วยเหตุว่า CCITT ได้มีมาตรฐานในการอินเตอร์เฟสระหว่างส่วนต่างๆของระบบ subsystem (รูปที่ 28) มี


1. multiplex and signalling equipment
2. line terminal
3. regenerators

ศูนย์กลางของ subsystem คือ multiplex equipment , MUX , โดยจะประกอบด้วย พังค์ชั่นที่จำเป็นสำหรับจัดการ สัญญาณเสียงในการส่งทั้งสองทิศทาง คือ chanel filtering , sampling และ A/D conversion ซึ่งเมื่อพิจารณาแล้ว MUX จะอยู่ในภาคส่งของ time division multiplex รวมทั้งการผลิต frame synchronizing word และตำแหน่งของข้อมูลของสัญญาณเสียง ในการดำเนินการที่กลับกันจะมีอยู่ที่ทางด้านรับ (reciever) เช่น frame synchronizing การหาสัญญาณเสียง และการแปลงข้อมูลจาก ดิจิตอลไปเป็น อนาล็อก (D/A CONVERSION) การกระจายซัดแนล และ chanel filtering

การจัดการเกี่ยวกับสัญญาณเสียงนี้ "SIGN " จะใช้ในกำรกระจายหน่วยของสัญญาณ SIGN จะได้รับข้อมูลที่เกี่ยวกับสัญญาณเสียงที่ทางด้านรับ (sender) ที่ถูกส่งออกมาจาก exchange ดังนั้นข้อมูลของสัญญาณเสียงจะอยู่ในรูปดาวส่งข้อมูลแบบอนุกรมของดิจิตอล เพื่อที่จะส่งผ่านไปยัง MUX ต่อไป ในทางกลับกัน ข้อมูลจะถูกรับมาแบบอนุกรมจาก MUX

SENDERS (ตัวส่ง)


ทางด้านตัวส่ง จะถูกต่อเข้ากับ voice frequency โดยอาศัย



รูปที่ 27. ผังสำหรับขบวนการ frame - synchronizing

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 28. แผนผังของระบบ พรีซีเอ็ม

ความล้มเหลวของ low - pass filters และ sampling contact จุดประสงค์ของ พิวเตอร์ คือต้องการให้มีความมั่นใจว่า สัญญาณเสียงถูกจำกัด

เนื่องจากสภาวะของการ sampling เช่น จะไม่มีพลังงานมากกว่าครึ่งหนึ่งของความถี่ที่ใช้ในการ sampling โดย A/D converter จะใช้เพียง 30 ซัลแนล คือ 1 ถึง 30 ซัลแนล

ADI หมายถึง " Alternate Digit Inversion " คือการเปลี่ยนข้อมูลทุกๆบิตที่ 2 ให้มีค่าตรงข้ามกับบิตเดิม ดังตัวอย่างตามรูปที่ 29.



รูปที่ 29. การแปลงโค้ดตามความหมายของ ADI


บิตที่ 1. ใน ไทม์สล็อต จะยังไม่มีกรเปลี่ยนแปลง แต่พอมาบิตที่ 2. บิตที่ 2. จะเปลี่ยน บิตที่ 3. คงที่ บิตที่ 4. เปลี่ยน ตามลำดับเรื่อยๆไป

เหตุผลที่ว่าทำไมจึงต้องใช้ ADI ในโครงสร้างของโค้ดของสัญญาณเสียง เพราะว่าโค้ดของสัญญาณเสียงจาก A/D converter จะบรรจุด้วยความสัมพันธ์ของเลขที่มีค่า 0 มากกว่าเมื่อ ระดับของเสียงมีค่าเป็น ศูนย์ ในขณะที่จะเพิ่มค่าเป็น 1 เมื่อระดับมีค่าเพิ่มขึ้น

โอกาสที่สัญญาณเสียงจะเริ่มต้นซ้ำใกล้ ศูนย์ มีค่ามาก เพราะว่า

1. ให้ชั้นแนลที่บอยครั้งที่ไม่มีขนาดทั้งหมดและตั้งนั้นระดับจะมีค่าเป็น 0
2. มีเพียงคู่สายเดียวเท่านั้นที่อยู่ในเวลาที่พูดในขณะที่คู่สายอื่นมีค่าเป็น 0 ในทิศทางที่คู่สายนั้นส่งออกมา ซึ่งความล้มพันนี้ จะรวมถึงการหยุดโดยปราศจาก เสียงและเสียงที่มีระดับต่ำ ในการอนุกรมที่มีความยาวของ 0 จะมีผลตรงข้ามกับการ regenerators ตามระบบสาย ดังนั้นจึงเป็นการยากมากที่จะทำให้อัตราการส่ง (clock rate) กลับมาดังเดิม ซึ่งจำเป็นที่ต้องใช้การ generation


หลังจากที่ ใ้คัดของเสียงกำลังอยู่ในขบวนการ โดยการทำแบบ ADI แล้ว มันจะเข้ามาสู่ integrator ที่สัญญาณ พีซีเอ็ม ทั้งหมดจะถูกนำมาเรียงกันตามลำดับที่ไทม์สล็อตที่ 16 นี้เราจะใส่ข้อมูลของสัญญาณ (signalling information) จากการอินเตอร์เฟสด้วยตัวเลข "64" frame synchronizing code จะถูกแปลงและถูกเก็บไว้ที่ ไทม์สล็อต 0 ของ integrator สัญญาณหลังจากการ integrator จะอยู่ในรูปแบบของ NRZ (No Return to Zero) ซึ่งหมายความว่าค่าของสัญญาณแต่ละสัญญาณมีค่าคงที่ตลอดช่วงของ bit time ทั้งหมด พิจารณารูปที่ 30.



รูปที่ 30 Pulse train with varying duty cycle

NRZ เป็นแบบที่ไม่เหมาะในการส่งบนสายเคเบิลคู่ โดยค่าสมบรูณ์ของรากจะเป็นค่า code ที่ไม่มี direct voltage และจะลด bandwidth ได้ตามต้องการ จุดมุ่งหมายทั้งสองนี้จะสามารถบรรลุได้โดย simple code method ซึ่งเรียกอีกนัยว่า "AMI" (Alternate Mark Inversion or " Inversion of every second ONE ") ซึ่งจะเป็นแบบ bipolar code คือมีค่าทั้งพัลส์บวกและพัลส์ลบและศูนย์ โดยโครงสร้างของ code จะง่ายยิ่งขึ้น จะทำทุกๆ 1 ครั้ง และช่วงสั้น 50 % ซึ่งจะกัก สเปคตรัมของสัญญาณ ที่บรรลุ keynote จะไม่ขึ้นอยู่กั รูปแบบของพัลส์


พิจารณารูปที่ 31.



รูปที่ 31. AMI code

AMI code จะไม่มี direct voltage และหมายความถึงค่าที่ช่วงเวลาหนึ่งจะมีค่าเป็นศูนย์ โค้ดชนิดนี้เรียกว่า ไบโพลาร์ (bipolar) เพราะว่ามันจะมีทั้งพัลส์บวก และพัลส์ลบ

รูปที่ 32 แสดงผลกระทบที่ bandwidth ต้องการ ความถี่ของ keynote ในสัญญาณ ไบโพลาร์ (bipolar signal) จะมีลักษณะเพียงครึ่งหนึ่งที่มีลักษณะเช่นเดียวกับสัญญาณ ยูนิโพลาร์ (unipolar signal) โดยช่วงกว้างที่ต้องการจะถูกลดครึ่งหนึ่ง




รูป 32 Keynote in binary signals

แผนที่ที่จริงแล้วในการพูด AMI เป็น ternary code ซึ่งหมายความว่า มันจะมีค่าได้ 3 ค่า คือ -1 , $+1$, 0 ในขณะที่ binary code จะมีเพียง 2 ค่า คือ 0 กับ 1 จำนวนที่เป็นไปได้รวมทั้งสิ้นเมื่อพิจารณาว่ามี 8 บิต คือ 2^3 คือเท่ากับ 656 ในขณะที่ binary code ขนาด 8 บิตมีค่าที่เป็นไปได้รวมทั้งสิ้นเท่ากับ 256 ค่า ด้วยเหตุที่ทุกๆพัลส์ที่ 2. จะมีค่าเป็นบวก และทุกๆพัลส์ที่ 2. ใน AMI

AMI คือ line code อันแรกที่น่ามาใช้ หลังจากนั้น โค้ด (code) ที่เรียกว่า HDB3 (High Density Bipolar) ได้ถูกนำมาใช้ เพราะ โค้ดชนิดนี้มีประโยชน์มากเนื่องจาก สามารถจำกัดขอบเขตที่แน่นอน โดยการลดจำนวน 0 ที่ตามติดกันมา


ที่ตำแหน่งที่ 3 ใน HDB3 จะแสดงให้เห็นถึงจำนวนของ 0 ที่ติดตามมา สูงสุดที่ code จะผ่านไปได้

กฎเบื้องต้นของ HDB3 coding คล้ายกับ AMI คือทุกๆค่าของหนึ่งปรากฏขึ้นเป็นครั้งที่ 2. นั่นจะมีค่าตรงข้ามกัน กฎนี้สามารถประยุกต์ใช้ได้ ตราบเท่าที่จำนวนของ 0 ที่ตามมาไม่มากกว่า 3. ตัว ถ้ามีค่า 0 ตัวที่ 4 มันจะถูกเปลี่ยนโดยการทำลายพัลส์ทั้ง ดังแสดงไว้ที่รูปที่ 33.



รูปที่ 33. HDB3 coding

สำหรับ HDB3 code จะปราศจากแรงดันไฟตรง พิจารณารูปที่ 34. ที่ clock ลูกที่ 7 จะเกิดเหตุการณ์ที่คล้ายกับรูปที่ 33. (เส้นที่ 1) ที่ clock ที่ 11 จะมีพัลส์ 0 เท่ากับ 4 ดังนั้นจะถูกทำลายทิ้งและพัลส์ที่เกิดขึ้นใหม่จะเป็นลบเพราะว่าบิทก่อนนั้นมีค่าเป็นบวก (เส้นที่ 2) ถ้ารวมเส้นที่ 1 และ 2 เราจะพบว่าการทำลายที่ clock ที่ 11 จะไม่มีการทำลายพัลส์กันอย่างแท้จริง ซึ่งจะนำไปตามกฎของ AMI ดังนั้นจะมีพัลส์พิเศษเกิดขึ้นที่ตำแหน่งที่เป็น 0 ครั้งแรกในอนุกรม ซึ่งก็คือ clock ที่ 8 พิจารณาเส้นที่ 3



รูปที่ 34. HDB3 coding

RECEIVER (ตัวรับ)

เส้นสัญญาณขาเข้าสำหรับ ตัวรับ (receiver) อันดับแรกจะต้องถูกถอดรหัส (decode) ซึ่งจะเป็นแบบ NRZ จาก bipolar form

ใน AMI เป็นการทำให้่ง่าย คือทำการแก้ไขสัญญาณและยึดต่อสัญญาณพัลส์ใน HBD3 จะเป็นเหตุให้ขบวนการที่ค่อนข้างยุ่งยาก พัลส์ที่ถูกทำลายและพัลส์พิเศษจะถูกทิ้งไปโดยไม่รับพิจารณา

พัลส์ที่ถูกทำลาย (Violation) เป็นการง่ายที่จะถูกรับรองและมีข้อผิดพลาดเช่นเดียวกับพัลส์อื่นก่อน ซึ่งพัลส์นี้จะถูกเซทให้มีค่าเป็น ศูนย์

พัลส์พิเศษจะเป็นเช่นเดียวกันซึ่งโดยแท้จริงแล้วจะเหมาะสมกับตำแหน่ง 3 ตำแหน่งก่อนที่จะถึงพัลส์ที่ถูกทำลาย (Violation pulse) ซึ่งจะถูกเซทให้มีค่าเป็น ศูนย์เช่นเดียวกัน

ตัวรับ (receiver) จะถูก frame synchronized โดยหมายถึง ไทม์สล๊อต ที่ 0 ใน frame synchronizing logic เมื่อ ตัวรับ นั้น ถูก frame synchronized จะทำการรีเซทพัลส์จะถูกผลิตขึ้นมาเพื่อทำการควบคุมลอจิกทั้งหมด ดังนั้นจึงสามารถที่จะเริ่มต้นในตำแหน่งที่ถูกต้อง

สัญญาณ พืซีเอ็ม สามารถที่จะถูกแบ่งเป็น สัญญาณเสียง และ signalling information และกระจายไปยังแอดเดรสที่ต้องการ

ไทม์สล๊อต จะประกอบด้วย สัญญาณเสียงที่ส่งผ่าน ADI decoder เอาว์พุทของ สัญญาณคือไค้ดของเสียง (speech code) ในแบบ ไค้ดของไบนารี (binary code)

ไค้ดแบบไบนารี (Binary code) จะถูกแปลงเป็นสัญญาณ อนุาล็อก ชั้ดนำ้ดที่แตกต่างกันจะเริ่มต้นที่เอาว์พุทของ D/A converter ในรูปแบบของ PAM (Pulse Amplitude Modulation) พัลส์ ใน time division multiplex

ระบบจะถูกตรวจตราโดยหน่วยเตือน (alarm unit) หน่วยเตือน จะทำการแจ้งถึงสิ่งแวดล้อมที่เกี่ยวกับสภาวะการเตือนใน 2 ลักษณะที่แตกต่างกัน คือ

1. การส่งข่าวสารโดยตรงโดยใช้ LED
2. ข่าวสารที่ถูกส่งมาตามสายเพื่อไปยังจุดศูนย์กลางของระบบการตรวจสอบของหน่วยแลกเปลี่ยน (exchange)

2.10 การมัลติเพล็กซ์แบบดิจิตอล (DIGITAL MULTIPLEXES)

ระบบปฐมภูมิ (primary system) มีจุดมุ่งหมายไว้ใช้สำหรับระยะทางสั้นๆ ในขณะที่ในระยะกลางและระยะยาวที่มีจำนวนชั้ดนำ้ดหลายๆ ในทางปฏิบัติจะมีการรวมระบบ พืซีเอ็ม ทั้งหลายเข้าด้วยกันโดยการใส่สายส่ง

เพียงเส้นเดียว มากกว่าที่จะใช้ ระบบปลูมภูมิ พีซีเอ็ม หลายๆอัน ระบบที่มี order จำนวนมากๆเรียกว่า digital multiplexes

พื้นฐานของ digital multiplexes คือเป็นการรวมพัลส์ที่ผ่านเข้ามาเป็นสาขาที่มีเป็นสาขามา เพื่อให้พัลส์ที่ออกมาเป็นเพียงหนึ่งซึ่งจะมีอัตราการไหลมีค่าสูง ในระบบ second order จะมีสัญญาณ primary พีซีเอ็ม 4 สัญญาณและรวมให้เป็นสัญญาณดิจิทัลเพียงหนึ่งสัญญาณเท่านั้น มาตรฐานของระบบ primary พีซีเอ็ม จะมีอยู่ 2 แบบ กล่าวคืออาศัยจากความแตกต่างของอัตราการส่งของบิท พิจารณาจากรูปที่ 35. digital multiplexes ที่ 30 ซัลแนล ระบบ พีซีเอ็ม จะมี bit rate 8448 kb/s ในขณะที่ระบบ 24 ซัลแนลจะมีค่า hit rate 6312 kb/s

ระบบการส่งแบบดิจิทัลจะยึดหลักการควบคุมอย่าง เป็นขั้นตอนคล้ายกับแบบระบบ FDM การควบคุมอย่าง เป็นขั้นตอนของ digital multiplex ของระบบ พีซีเอ็ม ที่มีขนาด 30 ซัลแนล แสดงดังรูปที่ 36.


SECOND ORDER DIGITAL MULTIPLEX

พื้นฐานของ digital multiplex คือการควบคุมสภาวะทั้งหมดอย่าง เป็นขั้นตอน การหัดดีเพลกซ์ ใน second order มีดีเพลกซ์ไฮเออร์สามารถทำได้เช่นเดียวกับ โมเดลทั่วไป พื้นฐานหลักของการมีดีเพลกซ์สำหรับการ digital multiplex คือ ขบวนการสอดแทรกบิท ซึ่งกระจายอยู่เป็นสาขามารวมกันบิทต่อบิทโดยใช้เส้นทางการร่วมกัน ดังแสดงดังรูปที่ 37


เมื่อทำการสอดแทรกบิทที่ต้องการแทรก สาขาทั้ง 4 จะถูก synchronized primary multiplex ทั้งหมดจะไม่ขึ้นกับการทำงานของ clock จึงเกิดอัตราไหลของบิทที่แตกต่างกัน และเฟสที่ต่างกัน

เมื่อได้การ synchronization ระหว่าง การกระจาย buffert memory จะถูกแทนที่ระหว่าง tributaries กับ bit interleaver ซึ่งจะแสดงได้ดังรูปที่ 38 การ synchronization จะสำเร็จโดยการอ่านค่าบิทที่ออกจาก buffert memory ซึ่งมีค่าอัตราการไหลของบิท (bit rate) สูงกว่าการเขียนบิทลงใน buffert memory เสียอีก อัตราการอ่านออกมีค่าเท่ากับ 2112 kb/s. ดังนั้นที่ second order ค่า bit rate จะมีค่าเท่ากับ $4 \times 2112 = 8448 \text{ kb/s}$ หน่วยควบคุมจะสั่งการอ่านข้อมูลออกจาก buffert memory ทั้ง 4 ในเวลาเดียวกัน


โครงสร้างของเฟรมของ second order จะถูกใช้ในการตัดสินใจโดยหน่วยควบคุมเมื่อ second order frame alignment word มีค่าเท่ากับ 1111010000 มี 2 บิทที่ใช้ในกำรับบริการและบิทที่ให้เหตุผลในการควบคุมจะถูกแทรกลงในเวลาระหว่างที่ subframes พิจารณาที่รูปที่ 39



รูปที่ 35.




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 37.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 38.



รูปที่ 39.

พิจารณาที่บิตที่ใช้ในการตัดสินใจในการควบคุมและอีก 4 บิตที่ 155 เพราะว่า bit rate ของ tributaries จะถูกขอมรับค่าจาก ค่า nominal ของ 2048 kb/s ในขณะที่อัตราการอ่านออกจาก buffert memory มีค่าคงที่ จะมีการเลี้ยงที่จะทำให้ buffert memory บางตัวหมดไป การเลี้ยงนี้จะถูกกำจัดทิ้งโดยการหยุดการอ่านค่าออกจาก หน่วยความจำ ตลอดเวลาทั้งคสขของ 1 บิต 4 บิตที่ 155. จะถูกส่งวนไว้เพื่อจุดประสงค์นี้ ตำแหน่งของบิตจะถูกบรรจุด้วย ข้อมูลจาก tributaries หรือไม่ก็ บิตจำนวนมากที่ขึ้นอยู่กับโหนดใน buffert memories

ถ้า หนึ่งในตำแหน่งบิตที่ตำแหน่ง 155 บรรจุด้วย tributary information บิตที่ใช้ในการแสดงการควบคุมอีก 3 บิตจะถูกเซทให้มีค่าเป็น 1 มิฉะนั้นจะถูกเซทให้มีค่าเป็น 0 ตัวรับการมัลติเพล็กซ์เซอร์สามารถที่จะตัดสินใจได้โดย 3 บิตของบิตแสดงหลักฐานในการตัดสินใจ ซึ่งผลที่จะตามมาคือ บิตที่ผิดพลาด (error) ที่ถูกแยกออกมาจะไม่ถูกการเซทตามเหตุผล

ทิศทางารรับ frame alignment word ถูกใช้ในการอ้างอิง เมื่อมีการแบ่งส่วนประกอบของสัญญาณดิจิทัลที่เข้ามา สภาวะของบิตที่ใช้ในการควบคุมจะถูกบันทึกไว้ และไม่ต้องการให้ บิตของค่าที่ 155 เคลื่อนกลับมา บิตทุกบิตจะถูกเขียนลงไป ใน buffert memory เพื่อที่จะให้ เรียบในการส่ง การอ่านออกจาก buffert memory จะทำที่อัตราการส่งของบิตเดียวกันคือ เป็นค่าเฉลี่ยของ original tributary signal

บทที่ 3.

การคำนวณและการสร้าง

ในระบบ SPC ที่ได้ทำการศึกษาและออกแบบในการทดลองนั้น เพราะเหตุว่า ค่าความถี่ในการสุ่มตัวอย่าง (Sampling) ในระบบมีค่าเท่ากับ 2 เท่าของความถี่เสียงสูงสุดที่คนสามารถได้ยินคือประมาณ 4 กิโลเฮิร์ต (kHz) (ปกติมีค่าเท่ากับ 3.4 กิโลเฮิร์ต) ซึ่งค่าที่ได้จะมีค่าเท่ากับ $2 \times 4 \text{ kHz} = 8 \text{ กิโลเฮิร์ต (kHz)}$ ในขณะที่จำนวนช่องสัญญาณที่เราต้องส่งข้อมูล (data) ที่ได้หลังจากการผ่าน A/D converter มีค่าเท่ากับ 30 ช่องสัญญาณ โดยใน 1 ช่องสัญญาณนั้นมีจำนวนบิตเท่ากับ 8 บิต (อีก 2 ช่องสัญญาณ คือ ช่องสัญญาณที่ 0 และ ช่องสัญญาณที่ 16 ใช้ในการส่ง Frame synchronization และ Signalling) ดังนั้นอัตราการไหลของบิตต่อวินาที (bit rate) ของระบบมีค่าเท่ากับ

$$\text{bit rate} = \text{bit/channel} \times f_{\text{sample}} \times (\text{CH} + 2)$$

โดย

$$\text{bit rate} = \text{อัตราการไหลของบิตต่อวินาที (bit/sec)}$$

$$\text{bit/channel} = \text{จำนวนบิตทั้งหมดใน 1 ช่องสัญญาณ ในที่มีมีค่าเท่ากับ 8 บิต/ช่องสัญญาณ}$$

$$f_{\text{sample}} = \text{คือค่าความถี่ที่ใช้ในการสุ่มตัวอย่าง ในที่มีมีค่าเท่ากับ 8 กิโลเฮิร์ต (kHz)}$$

$$\text{CH} = \text{คือจำนวนช่องสัญญาณทั้งหมดในการส่ง ข้อมูลทั้งหมดใน 1 เฟรม}$$

ดังนั้นจะได้ว่า

$$\begin{aligned} \text{bit rate} &= 8 \text{ bit/channel} \times 8 \text{ kHz} \times (30 + 2) \text{ channel} \\ &= 2.048 \text{ Mbit/sec} \end{aligned}$$

ดังนั้นสัญญาณพาที่ป้อนให้กับ CODEC และ Filter จะมีค่าเท่ากับ 2.048 Mbit/sec

ในขณะที่ เวลาที่ใช้ในการส่งให้ครบ 1 เฟรม มีค่าเท่ากับ คาบเวลา (T) ของความถี่ในการสุ่มตัวอย่าง (f_{sampling}) ซึ่งมีค่าเท่ากับ 8 kHz เท่ากับ

$$T = 1 / f_{\text{sampling}} = 1 / 8 \text{ kHz} = 125 \text{ usec}$$

ซึ่งจะทำให้ CODEC และ Filter แต่ละตัวทำงานในการรับข้อมูลที่เบ็ดเสร็จจดล มาแปลงเป็น สัญญาณอนาล็อก และ ส่งข้อมูลที่เบ็ดเสร็จจดล ออกไปเท่ากับ 3.90625 usec หรือประมาณมีค่าเท่ากับ 4 usec


เมื่อพิจารณาผังวงจรโทรศัพท์ระบบ SPC จะได้ข้อมูลดังนี้

โครงสร้างทางฮาร์ดแวร์ (Hardware) ของชุมสาย Digital SPC
 อุปกรณ์ส่วนที่สำคัญของเครื่องชุมสาย Digital SPC เช่น
 Central processor (CP), Main Memory (MM) , Speech Path
 Controller (SC) , Time Division Switch (TDSW) , Local
 Controller (LOC) , Digital Transmission Interface
 Controller (DTIC) เป็นต้น (ดูรูปที่ A) จะถูกจัดให้มี 2 ชุด ทั้งนี้เพื่อ
 ประโยชน์ในกรณีที่ชุมสายมีข้อขัดข้องเกิดขึ้น ก็จะทำให้ชุมสายยังคงทำงานเป็น
 ปกติโดยอัตโนมัติและจะไม่ทำให้ขีดความสามารถของชุมสายลดลงแต่ประการ
 ใด การทำงานทางด้าน ฮาร์ดแวร์ จะถูกควบคุมโดยโปรแกรม ด้วยเหตุนี้จึง
 ทำให้อุปกรณ์หลายอย่างมีความยุ่งยากในวงจรน้อยลง และจัดทำให้เป็นมาตรา
 ฐานได้ดียิ่งขึ้น

คำย่อต่างๆในรูป A

CODEC	Coder and Decoder
CGMTC	Cartridge Magnetic Tape Controller
CGMTU	Cartridge Magnetic Tape Unit
CP	Call Processor
DTI	Digital Transmission Interface
DTIC	Digital Transmission Interface controller
LC	Line Circuit
LOC	Local Controller
LSW	Line Switch
LTD	Line Test Desk
M/D	Modulator and Demodulator
M	Memory
MTG	Magnetic Tape Controller
MTU	Magnetic Tape Unit
OMP	Operation and Maintenance Processor
PCT	Position Cord Trunk
PSC	Position Controller
SC	Speech Path Controller
STD	System Test Desk
TC	Transmission Controller
TME	Transmission Measuring Equipment

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ A โครงสร้างของเครื่องชุมสาย Digital SPC

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

TRK Trunk Circuit
 TTD Trunk Test Desk
 TTY Teletypewriter

ซึ่งจะมีรายละเอียดดังต่อไปนี้

Digital Switching Subsystem

Digital Switching Subsystem ประกอบด้วย Time Division Switching Network , Line Unit , Trunk Unit , Digital Transmission Interface Unit , Local Controller และ Speech Path Controller

Line Interface Module

ประกอบด้วย Line circuit , Line switches (LSW) และ Encoder/Decoder Unit (CODEC) โทรศัพท์แต่ละหมายเลขที่ถูกต่อมายัง Line circuit จะถูกต่อผ่าน Line switches ซึ่งเป็น Solid State Space Division Matrix โดยการควบคุมของ Local Controller

Line Circuit


จะถูกบรรจุอยู่ใน Plug in card ซึ่งต่อให้กับผู้เช่าธรรมดา (Normal Sub.) ได้ 8 เลขหมาย Line circuit ประกอบด้วยวงจรที่ทำหน้าที่ต่างๆดังนี้

- บ่อนไฟ -48 โวลต์ เลี้ยงปากพุดหูฟังของโทรศัพท์ผู้เช่า
- บ่อนกันแรงดันไฟสูงเข้าทั้งสาย Ring และ Tip
- ส่งไฟสำหรับสั่นกระดิ่ง
- ตรวจสอบสภาพของผู้เช่าว่าอยู่ในสภาพว่างหรือไม่ว่าง
- เป็น Hybrid ต่อระหว่างผู้เช่า และ Switching เพื่อให้เป็น 4 - wire
- ทดสอบสภาพทางสายของผู้เช่า

ใน Line Switch 1 Unit สามารถต่อเข้ากับ Line Circuit ได้ 128 วงจร และมี Outlet ออก 24 (หรือ 32) Outlet. ไปยัง CODEC ดังรูป B.


Encoder/Decoder Unit (CODEC)

CODEC มีหน้าที่แปลงสัญญาณอนาล็อกซึ่งในที่นี้คือ สัญญาณเสียง (Voice Signal) ช่วงความถี่ 0.3 - 3.4 กิโลเฮิร์ต ให้เป็นสัญญาณดิจิทัลขนาด 8 บิต และในขณะเดียวกันก็แปลงสัญญาณ ดิจิตอล กลับมาเป็น อนาล็อก CODEC 1 Unit มี 24 ชั้ลแนล (1.544 เมกกะบิตต่อวินาที) ดัง



รูปที่ B. Line switch

แสดงในรูป C




รูปที่ C. โครงสร้างของ มัลติเพลกซ์เซอร์

สัญญาณจาก CODEC 5 Unit จะถูกต่อเข้า PMUX (Primary Multiplexer / Demultiplexer) เพื่อมัลติเพล็กซ์เป็นสัญญาณที่มีขนาด 120 / 128 ไทม์สล็อต (TS) (1,024 เมกกะบิต ต่อวินาที แบบบิทขนาน CH = Channels , TS = Time Slot) ซึ่งเรียกว่า 1 Subhighway สำหรับ LM (ซึ่งประกอบด้วย LC , LSW , และ CODEC นี้) จะถูกบรรจุอยู่ใน LTF (Line Trunk Frame)

โครงข่ายสวิตช์ซึ่งแบบดิจิทัล

Time Division Switching Network

โครงข่ายสวิตช์ซึ่งแบบดิจิทัล (Digital Switching Network) ของเครื่องชุมสายประกอบด้วย 4 สภาวะ (Stages) คือแบบ T-S-S-T (Time - Space - Space - Time) ดังแสดงในรูป D. สัญญาณ 4 Subhighways จาก PMUX (120 ชั้ลแนล ต่อ 12 ไทม์สล็อต) จะถูกต่อเข้ามายัง SMUX ซึ่งจะได้เอาต์พุตเป็น 480 ชั้ลแนล / 512 ไทม์สล็อต ต่อไปยัง Time switch ซึ่งมีได้สูงสุด 24 ตัว จาก Time switch จะถูกต่อผ่าน Space switch 2 stage ไปยัง Time switch จาก Time switch จะวกกลับไปยัง SDMUX , PDMUX , CODEC , LSW , LC และมายังผู้เข้าอีกฝ่ายหนึ่ง



รูปที่ D. Digital Switching Network

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

โครงข่ายสวิตช์ซึ่งแบบดิจิทัล ซึ่งประกอบด้วย 4 สภาวะ คือ T-S-S-T นี้ทำให้ไม่มีการ blocking ในวงจร (Non-blocking traffic) และโครงข่ายนี้จะถูกทำไว้ 2 ชุด เพื่อป้องกันกรณีที่เกิดขัดข้องขึ้น Path connection ก็ยังคงดำเนินอยู่ต่อไปได้ สำหรับโครงข่ายสวิตช์ซึ่งแบบดิจิทัล นี้จะถูกบรรจุใน TSF (Time Division Switching Frame)

Trunk Interface Module (TM)

TM เป็นส่วนที่ประกอบด้วย 24 (หรือ 30) Trunk circuit (Analog) และวงจร CODEC TM จะถูกบรรจุอยู่ใน LTM (Line and Trunk Frame) หรือ TF (Trunk Frame) สำหรับ TF จะสามารถบรรจุ TM ได้สูงสุด 10 TM

Digital Transmission Interface Unit (DTI)

DTI คือส่วนที่ใช้เชื่อมต่อกับ เครื่องชุมสายแบบ Remote type DTI 4 ตัวจะถูกควบคุมการทำงานโดย Digital Transmission Interface Controller (DTIC) 1 ตัว DTI แต่ละตัวจะต่อโดยตรงกับ 1 PCM DTI และ Speech Path Network หรือ Time Division Switch Network สำหรับ DTI จะถูกบรรจุใน Digital Transmission Interface Frame (DTIF)

Local Controller (LOC)

LOC มีหน้าที่ควบคุม (control) Line circuit (LC) Line switch (LSW) และวงจร Trunk LOC จะมีอยู่ด้วยกัน 2 ชุด เพื่อป้องกันกรณีที่เกิดข้อขัดข้องขึ้นในชุดหนึ่ง อีกชุดหนึ่งก็จะทำงานแทนกันได้โดยอัตโนมัติ

Speech Path Controller (SC)


SC มีหน้าที่ควบคุม Time Division Switching Network (TDSW) และส่ง Control order ไปยัง LOC , DTIC และ Position Controller (PSC) ภายใน SC มีหน่วยความจำหลายชนิดที่ใช้ควบคุมการส่งสัญญาณกระดิ่ง (Ringing) การรับสัญญาณการหมุนเลขหมาย (dial pulse receiving) และการส่งสัญญาณ dial pulse

Control Processor Subsystem (CP)

CP ประกอบด้วยส่วนสำคัญ 3 ส่วน คือ หน่วยควบคุมกลาง หรือที่เรียกกันว่า Central Controller (CC) , หน่วยความจำหลัก หรือที่เรียกว่า Main Memories (MM) และ Data channels (DCH) ดังแสดงดังรูปที่ E. CC , MM และ DCH จะมีไว้ 2 ชุด เพื่อป้องกันในกรณีที่เกิดข้อขัดข้องขึ้นในชุดหนึ่ง อีกชุดหนึ่งก็จะทำงานแทนกันได้โดยอัตโนมัติ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ E. Central Processor Subsystem

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

คำย่อที่ใช้ในรูป E.

CC	:	Central Controller
CONN	:	Connector Unit
CNS	:	Console
HIB	:	High Integrated Bus
EMA	:	Emergency Action Circuit
MM	:	Main Memory
DCH	:	Data Chanal
PGH	:	Processor Communication Chanal
SB	:	System Bus
MAT	:	Matcher Circuit

Central Controller (CC)

CC สามารถปฏิบัติการ (execute) ตามคำสั่ง (Instructions) ต่างๆจาก Main Memory (MM) และจะสั่งให้ Peripheral equipment ได้แก่ Digital Switching Subsystem หรือ Input/Output Subsystem ทำงานเพื่อเป็นการทำให้การทำงานต่อเนื่องกันในกรณีที่เกิดข้อขัดข้อง CC จะถูกจัดให้มี 2 ตัว CC ทั้งสองสามารถทำงานพร้อมๆกัน หรือทำงานแยกกัน (Synchronous mode) ได้ โดยปกติแล้ว CC ทั้งสองจะทำงานในลักษณะ Synchronous mode และผลของการปฏิบัติตามคำสั่งของทั้ง 2 CC จะถูกนำมาเปรียบเทียบกันโดย Matcher circuit (MAT) เมื่อเกิดข้อขัดข้องขึ้น CC จะพยายามทำให้กลับคืน (recover) จากสภาพที่เสียโดย Fault Recovery Program routines ซึ่งจะทำให้ System Configuration เปลี่ยนไปใช้อุปกรณ์ในส่วนที่ duplicated กันอยู่ ถ้าหากว่าไม่สามารถทำได้ Emergency Action Circuit (EMA) จะเริ่มทำงานเพื่อเปลี่ยนไปใช้ CC อีกตัวหนึ่ง เหตุเสียและสภาพการเปลี่ยนจะถูกพิมพ์ออกมาทาง TTY (Teletypewrite) และมี Alarm ให้รู้ด้วย

Main Memory

Main Memory เป็นส่วนซึ่งใช้เก็บโปรแกรมและข้อมูลต่างๆที่ใช้ใน เครื่องชุมสายโทรศัพท์ ตลอดจน เก็บสถานะชั่วคราวของ อุปกรณ์ต่างๆ (Temporary status of system) เช่น สภาพว่างหรือไม่ว่างของผู้เข้าของวงจร Trunks และ โคร่งข่าย

Data Chanal (DCH)

Data chanal คือส่วนที่ใช้ในการส่งข้อมูล (Data transfer) ระหว่าง MM และ I/O devices DCH จะถูกกระตุ้นโดย CC , DCH จะ
เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เป็นตัวควบคุมการทำงานของ I/O devices ในการส่งและรับข้อมูล เมื่อ Data transfer ได้ถูกกระทำเรียบร้อยแล้ว DCH จะ interrupt เข้าไปยัง CC เพื่อบอกให้รู้ว่าการรับส่งข้อมูลได้กระทำเสร็จสิ้นแล้ว ด้วยการทำงานของ DCH เช่น นี้ทำให้ CC เป็นอิสระจากการต้องเสียเวลาในการควบคุม Slow speed I/O devices

Call Processor and Operation and Maintenance Processor

Central Processor ยังแบ่งออกเป็น 2 ชนิด คือ Call Processor (CP) และ Operation and Maintenance Processor (OMP) ซึ่งมีหน้าที่ในการทำงานตามชื่อที่ถูกเรียก CP มีหน้าที่รับผิดชอบเกี่ยวกับ Call Processing ส่วน OMP มีหน้าที่ในการที่จะรับผิดชอบเกี่ยวกับการทำงานของทั้งระบบและการบำรุงรักษา. (System operation and maintenance processing) ในเครื่องชุมสายขนาดเล็กถึงขนาดกลาง (Small-to-medium capacity) จะมี Processor แบบผสม คือเป็นทั้ง CP และ OMP ภายในตัวเดียวกัน สำหรับเครื่องชุมสายที่มีขนาดใหญ่ (Large Capacity) จะมี CP หลายๆตัว และมี OMP 1 ตัว แยกกัน สำหรับ Hardware ของ CP และ OMP จะเหมือนกัน การที่มี CP ทำงานด้วยกันหลายๆตัว เราเรียกว่า " Multiprocessor System "

บทที่ 4

การทดลอง และ ผลการทดลอง

4.1 วงจรเชื่อมต่อโทรศัพท์

(TELEPHONE LINE FEED CIRCUIT)

วงจรเชื่อมต่อโทรศัพท์นี้จะมีอยู่ประจำทุกคู่สายหรือทุกเครื่องผู้เข้า (Subscriber) สำหรับโครงการนี้ได้สร้างวงจรเชื่อมต่อโทรศัพท์ขึ้นโดยแบ่งหน้าที่การทำงานออกเป็น 3 ส่วน คือ BOS , HYB และ RS ดังนี้

4.1.1 บอส (BOS)

ส่วนของบอสนี้ย่อมาจากคุณสมบัติ 3 ประการ คือ B = Battery O = Overvoltage Protection และ S = Supervision โดย

แหล่งจ่ายไฟตรง (Battery) ทำหน้าที่จ่ายไฟ -48 Volt ส่งไปตามสายให้แก่เครื่องโทรศัพท์ผู้เข้า

การป้องกันแรงดันเกิน (Overvoltage Protection) จะทำการป้องกันแรงดันเกินที่ถูกส่งเข้ามาในสายโทรศัพท์แล้วเข้ามาขมสายซึ่งอาจเกิดจากฟ้าผ่าหรือสาเหตุอื่น ๆ อันเป็นเหตุให้ขมสายเสียหายได้

การรับส่งสัญญาณ (Supervision) ทำหน้าที่รับสัญญาณเสียงพูดจากโทรศัพท์แล้วส่งให้แก่ไฮบริดจ์ และรับสัญญาณที่ออกจากไฮบริดจ์ไปส่งให้แก่เครื่องผู้เข้า ซึ่งจะมีสายสัญญาณเข้า 2 เส้นและออก 4 เส้น


4.1.2 ไฮบริดจ์ (HYBRID)

วงจรไฮบริดจ์จะรับสัญญาณจากบอสมาขยายแล้วส่งออกทาง Tx และรับสัญญาณจาก Rx มากลับเฟสของสัญญาณ 2 ครั้งแล้วส่งไปให้แก่บอส โดยจะมีส่วนของวงจรมัลติเพลกซ์ (Mirror) สะท้อนสัญญาณจาก Rx บ้อนกลับออกไปทาง Tx รวมอยู่ด้วย


4.1.3 ส่วนใช้ทดสอบการวางหูและส่งผ่านสัญญาณเรียก

(Ring Supervisor)

จะทำการเช็คคว่าโทรศัพท์ถูกยกหูหรือวางหู (Hook Status) โดยการรับสัญญาณที่ส่งมาจากบอสผ่านเอาต์ดักเปอร์ เพื่อนำไปเข้าเงื่อนไขสำหรับควบคุมรีเลย์ตัดต่อสายให้ต่อกับสัญญาณเรียก วงจรจะใช้โอซีเปรียบเทียบ (Voltage Comparator) เป็นตัวเปรียบเทียบสัญญาณอนาล็อกที่เข้ามาแล้วส่งออกไปเป็นค่าโลจิก " 0 " หรือ " 1 " เมื่อได้ทราบถึงวงจรแต่ละส่วนแล้ว ทีนี้เราก็จะนำวงจรทั้งหมดมาต่อเข้าด้วยกัน ดังรูปที่ 4.1.4




รูปที่ 4.1.1 วงจรบิต




รูปที่ 4.1.2 วงจรไฮบริดจ์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.1.3 วงจร RS (RING SUPERVISOR)




รูปที่ 4.1.4 วงจรเชื่อมต่อโทรศัพท์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากการทดลองประกอบวงจรขึ้นใช้งานเราทำการทดลองโดยประกอบวงจรเชื่อมต่อโทรศัพท์ขึ้น 2 ชุด แล้วต่อเครื่องโทรศัพท์เข้าทั้ง 2 ด้านทดลองพูดโต้ตอบกันปรากฏว่าเสียงที่ได้ยินค่อนข้างชัดเจนมีสัญญาณรบกวนบ้างเล็กน้อย



รูปที่ 4.1.5 การต่อวงจรเชื่อมต่อ 2 วงจรเข้าด้วยกัน

4.2 วงจรกรองความถี่ (PCM FILTER)

วงจรกรองความถี่ที่ใช้ทดลองนี้ ใช้ไอซีเบอร์ TP 3040 PCM MONOLITHIC FILTER เป็นตัวทำหน้าที่กรองสัญญาณรบกวนออกไป ไอซีเบอร์นี้ได้ออกแบบมาให้ใช้กับระบบที่มีความถี่การสุ่มตัวอย่างเท่ากับ 8 KHZ เท่านั้น

เหตุที่เราใช้วงจรกรองความถี่ก็เพราะจากทฤษฎีการสุ่มตัวอย่างสัญญาณอนาล็อกนั้น เราใช้ความถี่ 2 เท่าของความถี่ที่เราจะสุ่ม สัญญาณเสียงพูดจะอยู่ในช่วง 300 ถึง 3400 Hz หรือ ช่วงความถี่ของสัญญาณโทรศัพท์ (TELEPHONE BAND) ดังนั้นเราจึงใช้ความถี่สุ่มตัวอย่างเท่ากับ 8 KHZ

เพื่อไม่ให้สัญญาณดิจิทัลที่ผ่านการเข้ารหัสออกมาผิดพลาด เราจึงต้องกรองสัญญาณที่จะผ่านไปสุ่มตัวอย่างไม่ให้มีความถี่ต่ำกว่า 300 Hz หรือสูงกว่า 3400 Hz จึงจะใช้ความถี่ 8 Hz ในการสุ่มตัวอย่างได้ผลดีที่สุด

ไอซี TP 3040 ตัวนี้ จะมีลักษณะของบล็อกรหัสโดยแถมดังรูปที่

4.2.1




FIGURE 1

รูปที่ 4.2.1 แสดงบล็อกไดอะแกรมของไอซีเบอร์ TP 3040 และการจัดวางตำแหน่งขา

ภายในไอซีตัวนี้จะแบ่งการทำงานออกเป็น 2 ส่วนใหญ่ ๆ คือ วงจรกรองความถี่ขาเข้า (Transmit Filter) และวงจรกรองความถี่ขาออก (Receive Filter) วงจรกรองความถี่ขาเข้าจะรับสัญญาณอนาล็อกจากภายนอกเข้ามาทางขา V_{FI+} ผ่านออปแอมป์ภายใน ซึ่งเราสามารถจัดอัตราขยายได้โดยดัดแปลงความต้านทานเข้ากับขา G_{SX} และ V_{FI-} ซึ่งเราจะกล่าวต่อไป แล้วส่งผ่านไปให้วงจรกรองความถี่โดยมีการกรองทั้งความถี่ต่ำกว่า 300 Hz และ สูงกว่า 3400 Hz


ส่วนทางด้านขาเข้าสัญญาณอนาล็อกจะเข้ามาทางขา V_{FR1} ผ่านวงจรกรองความถี่ต่ำแล้วส่งออกทางขา V_{FR0}

นอกจากนี้แล้วภายในไอซีตัวนี้ยังมีวงจรลดทอนสัญญาณ (Attenuator) 2 ชุดต่ออนุกรมกันมีขาสัญญาณเข้าคือ P_{WR1} และ ขาสัญญาณออก คือ P_{WR0-} และ P_{WR0+}


การกรองความถี่ของไอซีตัวนี้ จะใช้ระบบสวิตช์ตัวเก็บประจุภายใน (Capacitor Switch) ซึ่งมีผลเหมือนกับการใช้วงจรกรองความถี่แบบแลตเตอร์ (LC Ladder) ดังนั้นเราจึงต้องป้อนสัญญาณนาฬิกา 2.048 MHz ให้กับขา CLK ของไอซีจึงจะทำงาน รายละเอียดในส่วนอื่นขอให้ดูจากภาคผนวก

4.3 วงจรเข้าและถอดรหัส (CODEC)

วงจรเข้าและถอดรหัสใช้ไอซีเบอร์ TP 5156A เป็นตัวเข้าและถอดรหัส โดยเป็นไอซีแบบโมนอลิธิค ฟิซีเอ็ม โคเดค (Monolithic Pcm Codec) ที่มีการเข้ารหัสในแบบ A-LAW ซึ่งต่อใช้งานร่วมกับ ไอซี TP 3040 PCM Filter



Connection Diagram



รูปที่ 4.3 แสดงบล็อกไดอะแกรมของไอซี TP 5156A และการจัดวางขา

การใช้งานไอซีเข้าและถอดรหัสนี้ มีข้อควรระวังตรงที่สัญญาณซิงค์ และ สัญญาณที่ป้อนให้จะต้องเป็นไปตามสเปคที่ระบุมากับคู่มือไอซี (ดูได้จากภาคผนวก)


4.3.1 การทำงานของไอซี TP 5156A

ในสภาวะของการส่งข้อมูลดิจิตอล จะมีสัญญาณซิงค์การส่ง (Xmit Sync) มาให้แก่ไอซีเป็นเวลาไม่ต่ำกว่า 200 nS ไอซีจึงจะทำการเข้ารหัสสัญญาณอนาล็อกและส่งออกปลายทางดิจิตอลเอาท์พุท

ในสภาวะของการส่งข้อมูลดิจิตอล ข้อมูลจะมารออยู่ที่ขาดิจิตอลอินพุทของไอซีแล้ว เมื่อเราให้สัญญาณซิงค์การรับ (Rev Sync) ไอซีก็จะรับสัญญาณดิจิตอลเข้ามาถอดรหัส

ช่วงเวลาการทำงานและลักษณะของสัญญาณต่างๆสังเกตได้จากรูปที่

4.3.1




TRI STATE is a registered trademark of National Semiconductor Corp.

รูปที่ 4.3.1 เปรียบเทียบสัญญาณต่างๆที่ใช้กับไอซี TP 5156A

4.3.2 วงจรเข้าและถอดรหัสที่ใช้ทดลอง

วงจรเข้าและถอดที่ใช้ทดลองนั้นจะต่อเข้าร่วมกับวงจรกรองความถี่


ดังรูปที่ 4.3.2




รูปที่ 4.3.2 วงจรเข้าและถอดรหัสที่สมบูรณ์

สำหรับวงจรสร้างสัญญาณนาฬิกา นั้น เราใช้คริสตอลความถี่ 4.096 MHz เป็นตัวกำเนิดความถี่ป้อนให้แก่ วงจรนับ เพื่อสร้างสัญญาณนาฬิกา ความถี่ 2.048 MHz , 128 KHz และ 8 KHz ป้อนให้แก่ระบบ

ส่วนการสร้างสัญญาณซิงค์ทางด้านรับและทางด้านส่งสามารถแสดง ได้ดังนี้ คือ ทางด้านรับ เราจะใช้สัญญาณ ROD และ RCLK ซึ่งสัญญาณทั้งสอง นี้จะมาจากชุดควบคุม CODEC และส่วนทางด้านส่ง เราจะใช้สัญญาณ TOD และ TCLK ซึ่งสัญญาณทั้งสองนี้ก็มาจากชุดควบคุม CODEC เหมือนกับทางด้านรับ



รูปที่ 4.3.3 วงจรสร้างสัญญาณนาฬิกา



รูปที่ 4.3.4 วงจรสร้างสัญญาณซิงค์ทางด้านรับและส่ง

บทที่ 5

สรุปและวิจารณ์

5.1 ก่อนจะมาเป็นโครงการ PABX

โครงการนี้ได้เริ่มต้นขึ้นสืบเนื่องมาจากโครงการของตภาควิชาที่กำลังทำการค้นคว้าวิจัยอยู่ก่อนหน้านี้แล้วด้วยทุนของสภาวิจัยแห่งชาติ หลังจากที่ได้รับมอบหมายโครงการนี้มาโดยได้กำหนดให้ออกแบบสร้างตู้ชุมสายโทรศัพท์สาขาส่วนบุคคลอัตโนมัติ (PRIVATE AUTOMATIC BRACH EXCHANGE) ขนาด 256 คู่สาย สามารถติดต่อได้ทั้งภายในและภายนอกได้โดยอัตโนมัติไม่ต้องมีโอเพอร์เรเตอร์ มีกำหนดระยะเวลาในการสร้างให้สำเร็จภายใน 1 ปี ตลอดระยะเวลา 1 ปี ที่ผ่านมามีผู้จัดทำได้ประสบพบกับอุปสรรคต่าง ๆ มากมาย จนไม่สามารถที่จะประกอบสร้างโครงการนี้ให้เสร็จสมบูรณ์ทันเวลาได้ เนื่องจากสาเหตุหลายประการ คือ

- เอกสารที่ใช้อ้างอิงหาได้ยากมาก หรือ หาได้ก็ไม่ตรงประเด็นกับปัญหาที่พบอยู่
- ระบบที่จะสร้างมีขนาดใหญ่มาก ทุนก็มากเช่นเดียวกัน
- อุปกรณ์ที่ใช้เป็นอุปกรณ์ทางด้านสื่อสารซึ่งมีราคาแพงมาก และหาซื้อได้ยากมากภายในประเทศ
- ระยะเวลาที่ได้ลงมือทดลองสร้างจริง ๆ มีน้อยเพราะเวลาส่วนใหญ่หมดไปกับการค้นคว้าหาข้อมูลและสั่งซื้ออุปกรณ์มาทดลอง แต่อย่างไรก็ดีโครงการนี้คณะผู้จัดทำได้วางรากฐานและหลักการที่สำคัญ ๆ ส่วนใหญ่ตลอดจนได้ทดลองวงจรในส่วนของ LSW ไว้แล้ว จึงพอจะเป็นแนวทางให้ผู้สนใจได้ศึกษาเพื่อทำการวิจัยเพิ่มเติมจนเสร็จสมบูรณ์ต่อไปได้โดยไม่ต้องเสียเวลามาเริ่มหาข้อมูลใหม่ทั้งหมด





TP5116A, TP5117A, TP5156A Monolithic CODECs

General Description

The TP5116A, TP5117A and TP5156A are monolithic PCM CODECs implemented with double-poly CMOS technology. The TP5116A and TP5117A are intended for μ -law applications and the TP5156A is for A-law applications. The TP5117A has a D3 compatible format for line card compatibility with the TP5156A.

Each device contains separate D/A and A/D circuitry, all necessary sample and hold capacitors, and internal auto-zero circuits. Each device also contains a precision internal voltage reference, eliminating the need for an external reference. There are no internal connections to pins 15 or 16, making them directly interchangeable with CODECs using external reference components.


All devices are intended to be used with the TP3040 monolithic PCM filter which provides the input anti-aliasing function for the encoder and smooths the output

of the decoder and corrects for the $\sin x/x$ distortion introduced by the decoder sample and hold output.


Features

- Low operation power — 50 mW typical
- $\pm 5V$ operation
- TTL compatible digital interface
- Internal precision reference on TP5116A, TP5117A and TP5156A
- Internal sample and hold capacitors
- Internal auto-zero circuit
- TP5116A — μ -law coding (sign plus magnitude format)
- TP5117A — μ -law, D3 compatible format
- TP5156A — A-law coding
- Synchronous or asynchronous operation

Simplified Block Diagram



Connection Diagram



Absolute Maximum Ratings

Operating Temperature	-25°C to +125°C
Storage Temperature	-65°C to +150°C
V ⁺ with Respect to DIGITAL GROUND	7V
V ⁺ with Respect to V ⁻	14V
V ⁻ with Respect to DIGITAL GROUND	-7V
Voltage at Any Input or Output	V ⁻ - 0.3V to V ⁺ + 0.3V

DC Electrical Characteristics

Unless otherwise noted T_A = 0°C to 70°C, V⁺ = 5.0V ± 5%, V⁻ = -5.0V ± 5%. Typical characteristics are specified at V⁺ = 5.0V, V⁻ = -5.0V and T_A = 25°C. All digital signals are referenced to DIGITAL GROUND. All analog signals are referenced to ANALOG GROUND.

Symbol	Parameter	Conditions	Min	Typ	Max	Units
DIGITAL INTERFACE						
I _I	Input Current	0V < V _{IN} < V ⁺	-10		10	μA
V _{IL}	Input Low Voltage				0.6	V
V _{IH}	Input High Voltage		2.2			V
V _{OL}	Output Low Voltage	I _{OL} = 3.2 mA			0.4	V
V _{OH}	Output High Voltage	I _{OH} = 6 mA	2.4			V
ANALOG INTERFACE						
Z _I	Analog Input Impedance when Sampling	Resistance in Series with Approximately 70 pF	2			kΩ
Z _O	Output Impedance at Analog Output			10	20	Ω
I _{IN}	Analog Input Bias Current	V _{IN} = 0V	-0.1		0.1	μA
R1 × C1	DC Blocking Time Constant		4.0			ms
C1	DC Blocking Capacitor		0.1			μF
R1	Input Bias Resistor				50	kΩ
POWER DISSIPATION						
I _{CC1}	Operating Current, V _{CC}			3.5	7.0	mA
I _{BB1}	Operating Current, V _{BB}			3.5	7.0	mA

AC Electrical Characteristics

Unless otherwise noted, the analog input is a 0 dBm0, 1.02 kHz sine wave. The DIGITAL INPUT is a PCM bit stream generated by passing a 0 dBm0, 1.02 kHz sine wave through an ideal encoder. All output levels are sin x/x corrected.

Symbol	Parameter	Conditions	Min	Typ	Max	Units
	Absolute Level	The nominal 0 dBm0 levels for the TP5116A and TP5117A are 1.227 V _{rms} and 1.231 V _{rms} for the TP5156A. The resulting nominal overload level is 2.5V peak for all devices. All gain measurements for the encode and decode portions of the devices are based on these nominal levels after the necessary sin x/x corrections are made.				
G _{RA}	Receive Gain, Absolute	T _A = 25°C, V ⁺ = 5V, V ⁻ = -5V	-0.1		0.1	dB
G _{RAT}	Absolute Receive Gain Variation with Temperature	T _A = 0°C to 70°C	-0.05		0.05	dB
G _{RAV}	Absolute Receive Gain Variation with Supply Voltage	V ⁺ = 5V ± 5%, V ⁻ = -5V ± 5%	-0.07		0.07	dB

AC Electrical Characteristics (Continued)

Unless otherwise noted, the analog input is a 0 dBm0, 1.02 kHz sine wave. The DIGITAL INPUT is a PCM bit stream generated by passing a 0 dBm0, 1.02 kHz sine wave through an ideal encoder. All output levels are sin x/x corrected.

Symbol	Parameter	Conditions	Min	Typ	Max	Units
G_{TA}	Transmit Gain, Absolute	$T_A = 25^\circ\text{C}, V^+ = 5\text{V}, V^- = -5\text{V}$	-0.1		0.1	dB
G_{TAT}	Absolute Transmit Gain Variation with Temperature	$T_A = 0^\circ\text{C to } 70^\circ\text{C}$	-0.05		0.05	dB
G_{TAV}	Absolute Transmit Gain Variation with Supply Voltage	$V^+ = 5\text{V} \pm 5\%, V^- = -5\text{V} \pm 5\%$	-0.07		0.07	dB
G_{RAL}	Absolute Receive Gain Variation with Level	CCITT Method 2 Relative to -10 dBm0 0 dBm0 to 3 dBm0 -40 dBm0 to 0 dBm0 -50 dBm0 to -40 dBm0 -55 dBm0 to -50 dBm0	-0.3 -0.2 -0.4 -1.0		0.3 0.2 0.4 1.0	dB dB dB dB
G_{TAL}	Absolute Transmit Gain Variation with Level	CCITT Method 2 Relative to -10 dBm0 0 dBm0 to 3 dBm0 -40 dBm0 to 0 dBm0 -50 dBm0 to -40 dBm0 -55 dBm0 to -50 dBm0	-0.3 -0.2 -0.4 -1.0		0.3 0.2 0.4 1.0	dB dB dB dB
S_{DR}	Receive Signal to Distortion Ratio	Sinusoidal Test Method Input Level -30 dBm0 to 0 dBm0 -40 dBm0 -45 dBm0	35 29 25			dBc dBc dBc
S_{DX}	Transmit Signal to Distortion Ratio	Sinusoidal Test Method Input Level -30 dBm0 to 0 dBm0 -40 dBm0 -45 dBm0	35 29 25			dBc dBc dBc
N_R	Receive Idle Channel Noise	$D_R = \text{Steady State PCM Code}$			0	dBm0
N_X	Transmit Idle Channel Noise	TP5116A, TP5117A, $V_{F_X} = 0\text{V}$ (No Signaling) TP5156A, $V_{F_X} = 0\text{V}$			13	dBm0
HD_R	Receive Harmonic Distortion	2nd or 3rd Harmonic			-47	dB
HD_X	Transmit Harmonic Distortion	2nd or 3rd Harmonic			-47	dB
$PPSR_X$	Positive Power Supply Rejection, Transmit	Input Level = 0V, $V_{CC} = 5.0\text{V}_{DC}$ + 20 mVrms, $f = 1.02\text{ kHz}$	50			dB
$PPSR_R$	Positive Power Supply Rejection, Receive	$D_R = \text{Steady PCM Code}$, $V_{CC} = 5.0\text{V}_{DC} + 20\text{ mVrms}$, $f = 1.02\text{ kHz}$	40			dB
$NPSR_X$	Negative Power Supply Rejection, Transmit	Input Level = 0V, $V_{BB} = -5.0\text{V}_{DC}$ + 20 mVrms, $f = 1.02\text{ kHz}$	50			dB
$NPSR_R$	Negative Power Supply Rejection, Receive	$D_R = \text{Steady PCM Code}$, $V_{BB} = -5.0\text{V}_{DC} + 20\text{ mVrms}$, $f = 1.02\text{ kHz}$	45			dB
CT_{TR}	Transmit to Receive Crosstalk	$D_R = \text{Steady PCM Code}$			-75	dB
CT_{RX}	Receive to Transmit Crosstalk	Transmit Input Level = 0V			-70	dB



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Timing Specifications Unless otherwise noted, $T_A = 0^\circ\text{C}$ to 70°C , $V^+ = +5\text{V} \pm 5\%$, $V^- = -5\text{V} \pm 5\%$. All digital signals are referenced to DIGITAL GROUND and are measured at V_{IH} and V_{IL} as indicated in the Timing Waveforms.

Symbol	Parameter	Conditions	Min	Typ	Max	Units
F_M	MASTER CLOCK Frequency		1.5	2.048	2.1	MHz
F_X, F_R	XMIT, RCV CLOCK Frequency		0.064	2.048	2.1	MHz
PW_{CLK}	Clock Pulse Width	MASTER, XMIT, RCV CLOCKS	150			ns
t_{RC}, t_{FC}	Clock Rise and Fall Time	MASTER, XMIT, RCV CLOCKS			50	ns
t_{RS}, t_{FS}	Sync Pulse Rise and Fall Time	RCV, XMIT SYNC			50	ns
t_{RCS}, t_{XCS}	Clock to Sync Delay	RCV, XMIT	0			ns
t_{XSS}	XMIT SYNC Set-Up Time				150	ns
t_{XDD}	XMIT Data Delay	Load = 100 pF + 2 LSTTL Loads			200	ns
t_{XDP}	XMIT Data Present	Load = 100 pF + 2 LSTTL Loads			200	ns
t_{XDT}	XMIT Data TRI-STATE				150	ns
t_{SRC}	RCV CLOCK to RCV SYNC Delay		0			ns
t_{RDS}	RCV Data Set-Up Time		0			ns
t_{RSS}	RCV SYNC Set-Up Time				150	ns
t_{RDH}	RCV Data Hold Time		100			ns
t_{XSL}	XMIT SYNC Low Time	64 kHz Operation	300			ns
t_{RSL}	RCV SYNC Low Time	64 kHz Operation	17			ns

Note 1: RCV SYNC must remain low for 17 cycles of MASTER CLOCK.

Timing Waveforms



TRI-STATE[®] is a registered trademark of National Semiconductor Corp.

Description of Pin Functions

Pin No.	Name	Function
1	ANALOG INPUT	ANALOG INPUT to the encoder. This signal will be sampled at the end of the encode time slot and the resulting PCM code will be shifted out during the subsequent encode time slot.
2	V ⁺	5V (±5%) input.
3	V ⁻	-5V (±5%) input.
4	NC	Unused.
5	MASTER CLOCK	MASTER CLOCK input used to operate the internal encode and decode sequencers. Should be 1.536 MHz, 1.544 MHz or 2.048 MHz.
6	XMIT SYNC	Encoder frame sync pulse. Normally occurring at an 8 kHz rate, this pulse is nominally eight XMIT CLOCK cycles wide.
7	XMIT CLOCK	Transmit bit clock input used to shift out the PCM data on DIGITAL OUTPUT. May operate from 64 kHz to 2.048 MHz. May be asynchronous with RCV CLOCK.
8	DIGITAL OUTPUT	Serial PCM TRI-STATE* output from encoder. During the encode time slot, the PCM code for the previous sample of ANALOG INPUT is shifted out, most significant bit first, on the rising edge of XMIT CLOCK.

Description of Pin Functions (Continued)

Pin No.	Name	Function
9	RCV SYNC	Decoder frame sync pulse. Normally occurring at an 8 kHz rate, this pulse is nominally eight RCV CLOCK cycles wide.
10	RCV CLOCK	Receive bit clock input used to shift in the PCM data on DIGITAL INPUT. May operate from 64 kHz to 2048 MHz. May be asynchronous with XMIT CLOCK.
11	DIGITAL GROUND	All digital levels referenced to the DIGITAL GROUND pin.
12	DIGITAL INPUT	Serial PCM data input to the decoder. During the decoder time slot, PCM data is shifted into DIGITAL INPUT, most significant bit first, on the rising edge of RCV CLOCK.
13	ANALOG OUTPUT	ANALOG OUTPUT from the decoder. The decoder sample and hold amplifier is updated approximately 15 μs after the end of the decode time slot.
14	ANALOG GROUND	All analog signals are referenced to the ANALOG GROUND pin.
15	NC	Unused.
16	NC	Unused.

Functional Description

Approximately 4 μs after the rising edge of the XMIT SYNC pulse, the voltage present on the ANALOG INPUT is sampled and the process of encoding that sample into a PCM code is begun. Simultaneously, the 8-bit PCM code corresponding to the previous sample is shifted out of the DIGITAL OUTPUT, MSB first, on the rising edge of the next eight cycles of the XMIT CLOCK. When XMIT SYNC (which is normally eight XMIT CLOCK cycles long) goes low, the TRI-STATE* DIGITAL OUTPUT is returned to the high impedance state. On the TP5116A, the PCM code is in a μ-law sign plus magnitude format. The TP5117A PCM output is the standard μ-law format wherein the magnitude bits are inverted. The TP5156A uses the standard A-law coding.

An 8-bit PCM code is shifted into DIGITAL INPUT on the rising edge of the first eight RCV CLOCK pulses, after RCV SYNC goes high. RCV SYNC is nominally eight RCV CLOCK cycles wide. Approximately 15 μs after RCV

SYNC goes low, the ANALOG OUTPUT is updated to the voltage corresponding to the PCM input code.

All encoding and decoding operations are run off the MASTER CLOCK. MASTER CLOCK should be in the range of 1.536 MHz to 2.048 MHz and should be synchronous with XMIT CLOCK and RCV CLOCK. The XMIT and RCV CLOCK may vary from 64 kHz to 2.048 MHz.

Encoding Delay

The encoding process begins immediately at the beginning of the encode time slot and is concluded no later than 18 time slots later. In normal applications, the PCM data is not shifted out until the next time slot 125 μs later, resulting in an encoding delay of 125 μs. In some applications it is possible to operate the CODEC at a higher frame rate, to reduce this delay. With a 2.048 MHz MASTER CLOCK, the FS rate could be increased to 15 kHz, reducing the delay from 125 μs to 67 μs.



Functional Description (Continued)

Decoding Delay

The decoding process begins immediately after the end of the decoder time slot. The output of the decoder sample and hold amplifier is updated 28 MASTER CLOCK cycles later. The decoding delay is therefore approximately 28 clock cycles plus one half of a frame time or, 81 μ s for a 1.544 MHz system with an 8 kHz frame rate or, 76 μ s for a 2.048 MHz system with an 8 kHz frame rate. Again, for some applications the frame rate could be increased to reduce this delay.

Typical Application


A typical application of these CODECs used in conjunction with the TP3040 PCM filter is shown below. The values

of resistor R1 and DC blocking capacitor C1, are non-critical. The capacitor value should exceed 0.1 μ F, R1 should be less than 50 k Ω , and the product R1 \times C1 should exceed 4 ms.

$$\text{XMIT GAIN} = 20 \times \log \left(\frac{R3 + R2}{R2} \right) + 3 \text{ dB}$$

$$\text{RCV GAIN} = 20 \times \log \left(\frac{R4}{R4 + R5} \right)$$

The power supply decoupling capacitors should be 0.1 μ F. In order to take advantage of the excellent noise performance of these CODECs, care must be taken in board layout to prevent coupling of digital noise into the sensitive analog lines. For card insertion into a hot connector, care should be taken to insure that GNDA and GNDD are contacted prior to V_{CC} and V_{BB}.





TP3040/TP3040A PCM Monolithic Filter

General Description

The TP3040/TP3040A filter is a monolithic circuit containing both transmit and receive filters specifically designed for PCM CODEC filtering applications in 8 kHz sampled systems.

The filter is manufactured using double-poly silicon gate CMOS technology. Switched capacitor integrators are used to simulate classical LC ladder filters which exhibit low component sensitivity.

TRANSMIT FILTER STAGE

The transmit filter is a fifth order elliptic low pass filter in series with a fourth order Chebyshev high pass filter. It provides a flat response in the passband and rejection of signals below 200 Hz and above 3.4 kHz.

RECEIVE FILTER STAGE

The receive filter is a fifth order elliptic low pass filter designed to reconstruct the voice signal from the decoded/demultiplexed signal which, as a result of the sampling process, is a stair-step signal having the inherent $\sin x/x$ frequency response. The receive filter approximates the function required to compensate for the degraded frequency response and restore the flat pass-band response.

Features

- Exceeds all D3/D4 and CCITT specifications
- +5V, -5V power supplies
- Low power consumption:
 - 45 mW (600Ω 0 dBm load)
 - 30 mW (power amps disabled)
- Power down mode: 0.5 mW
- 20 dB gain adjust range
- No external anti-aliasing components
- Sin x/x correction in receive filter
- 50/60 Hz rejection in transmit filter
- TTL and CMOS compatible logic
- All inputs protected against static discharge due to handling

Block and Connection Diagrams




FIGURE 1

Absolute Maximum Ratings

Supply Voltages	± 7V
Power Dissipation	1 W/Package
Input Voltage	± 7V
Output Short-Circuit Duration	Continuous
Operating Temperature Range	-25°C to +125°C
Storage Temperature	-65°C to +150°C
Lead Temperature (Soldering, 10 seconds)	300°C

DC Electrical Characteristics

Unless otherwise noted, $T_A = 0^\circ\text{C}$ to 70°C , $V_{CC} = 5.0\text{V} \pm 5\%$, $V_{BB} = -5.0\text{V} \pm 5\%$, clock frequency is 2.048 MHz. Typical parameters are specified at $T_A = 25^\circ\text{C}$, $V_{CC} = 5.0\text{V}$, $V_{BB} = -5.0\text{V}$. Digital interface voltages measured with respect to digital ground, GNDD. Analog voltages measured with respect to analog ground, GNDA.

Symbol	Parameter	Conditions	Min	Typ	Max	Units
POWER DISSIPATION						
I_{CC0}	V_{CC} Standby Current	$PDN = V_{DD}$, Power Down Mode		50	100	μA
I_{BB0}	V_{BB} Standby Current	$PDN = V_{DD}$, Power Down Mode		50	100	μA
I_{CC1}	V_{CC} Operating Current	$PWR1 = V_{BB}$, Power Amp Inactive		3.0	4.0	mA
I_{BB1}	V_{BB} Operating Current	$PWR1 = V_{BB}$, Power Amp Inactive		3.0	4.0	mA
I_{CC2}	V_{CC} Operating Current	Note 1		4.6	6.4	mA
I_{BB2}	V_{BB} Operating Current	Note 1		4.6	6.4	mA
DIGITAL INTERFACE						
I_{INC}	Input Current, CLK	$V_{BB} \leq V_{IN} \leq V_{CC}$	-10		10	μA
I_{INP}	Input Current, PDN	$V_{BB} \leq V_{IN} \leq V_{CC}$	-100			μA
I_{INO}	Input Current, CLK0	$V_{BB} \leq V_{IN} \leq V_{CC} - 2\text{V}$	-10		-0.1	μA
V_{IL}	Input Low Voltage, CLK, PDN		0		0.8	V
V_{IH}	Input High Voltage, CLK, PDN		2.2		V_{CC}	V
V_{ILO}	Input Low Voltage, CLK0		V_{BB}		$V_{BB} + 0.5$	V
V_{IIO}	Input Intermediate Voltage, CLK0		-0.8		0.8	V
V_{IHO}	Input High Voltage, CLK0		$V_{CC} - 0.5$		V_{CC}	V
TRANSMIT INPUT OP AMP						
I_{BxI}	Input Leakage Current, V_{FxI}	$V_{BB} \leq V_{FxI} \leq V_{CC}$	-100		100	nA
R_{IxI}	Input Resistance, V_{FxI}	$V_{BB} \leq V_{FxI} \leq V_{CC}$	10			$\text{M}\Omega$
V_{OSxI}	Input Offset Voltage, V_{FxI}	$-2.5\text{V} \leq V_{IN} \leq +2.5\text{V}$	-20		20	mV
V_{CM}	Common-Mode Range, V_{FxI}		-2.5		2.5	V
CMRR	Common-Mode Rejection Ratio	$-2.5\text{V} \leq V_{IN} \leq 2.5\text{V}$	60			dB
PSRR	Power Supply Rejection of V_{CC} or V_{BB}		60			dB
R_{OL}	Open Loop Output Resistance, GS_x			1		$\text{k}\Omega$
R_L	Minimum Load Resistance, GS_x		10			$\text{k}\Omega$
C_L	Maximum Load Capacitance, GS_x				25	pF
VO_{xI}	Output Voltage Swing, GS_x	$R_L \geq 10\text{k}$	± 2.5			V
A_{VOL}	Open Loop Voltage Gain, GS_x	$R_L \geq 10\text{k}$	5,000			V/V
F_c	Open Loop Unity Gain Bandwidth, GS_x			2		MHz

AC Electrical Characteristics

Unless otherwise specified, $T_A = 25^\circ\text{C}$. All parameters are specified for a signal level of 0 dBm0 at 1 kHz. The 0 dBm0 level is assumed to be 1.54 Vrms measured at the output of the transmit or receive filter.

Symbol	Parameter	Conditions	Min	Typ	Max	Units
TRANSMIT FILTER (Transmit filter input op amp set to the non-inverting unity gain mode, with $V_{F_xI} = 1.1$ Vrms unless otherwise noted.)						
RL _x	Minimum Load Resistance, V_{F_xO}		10			Ω
CL _x	Load Capacitance, V_{F_xO}				25	pF
RO _x	Output Resistance, V_{F_xO}			1	3	Ω
PSRR1	V_{CC} Power Supply Rejection, V_{F_xO}	$f = 1$ kHz, $V_{F_xI} = 0$ Vrms	30			dB
PSRR2	V_{BB} Power Supply Rejection, V_{F_xO}	Same as Above	35			dB
GA _x	Absolute Gain	$f = 1$ kHz (TP3040A) $f = 1$ kHz (TP3040)	2.9 2.875	3.0 3.0	3.1 3.125	dB dB
GR _x	Gain Relative to GA _x	Below 50 Hz 50 Hz 60 Hz 200 Hz (TP3040A) 200 Hz (TP3040) 300 Hz to 3 kHz (TP3040A) 300 Hz to 3 kHz (TP3040) 3.3 kHz 3.4 kHz 4.0 kHz 4.6 kHz and Above				dB dB dB dB dB dB dB dB dB dB dB dB
DA _x	Absolute Delay at 1 kHz				230	ns
DD _x	Differential Envelope Delay from 1 kHz to 2.6 kHz				60	ns
DP _{x1}	Single Frequency Distortion Products				-48	dB
DP _{x2}	Distortion at Maximum Signal Level	0.16 Vrms, 1 kHz Signal Applied to V_{F_xI} , Gain = 20 dB, $R_L = 10k$			-45	dB
NC _{x1}	Total C Message Noise at V_{F_xO}			2	5	dBm0
NC _{x2}	Total C Message Noise at V_{F_xO}	Gain Setting Op Amp at 20 dB, Non-Inverting, Note 3 $T_A = 0^\circ\text{C}$ to 70°C		3	6	dBm0
GA _{xT}	Temperature Coefficient of 1 kHz Gain			0.0004		dB/°C
GA _{xS}	Supply Voltage Coefficient of 1 kHz Gain	$V_{CC} = 5.0V \pm 5\%$ $V_{BB} = -5.0V \pm 5\%$		0.01		dB/V
CT _{RX}	Crosstalk, Receive to Transmit $20 \log \frac{V_{F_xO}}{V_{F_{R0}}}$	Receive Filter Output = 2.2 Vrms $V_{F_xI} = 0$ Vrms, $f = 0.2$ kHz to 3.4 kHz Measure V_{F_xO}			-70	dB
GR _{xL}	Gaintracking Relative to GA _x	Output Level = +3 dBm0 +2 dBm0 to -40 dBm0 -40 dBm0 to -55 dBm0	-0.1 -0.05 -0.1		0.1 0.05 0.1	dB

AC Electrical Characteristics (Continued)

Unless otherwise specified, $T_A = 25^\circ\text{C}$. All parameters are specified for a signal level of 0 dBm0 at 1 kHz. The 0 dBm0 level is assumed to be 1.54 Vrms measured at the output of the transmit or receive filter.

Symbol	Parameter	Conditions	Min	Typ	Max	Units
RECEIVE FILTER (Unless otherwise noted, the receive filter is preceded by a sin x/x filter with an input signal level of 1.6 Vrms.)						
I_{R}	Input Leakage Current, V_{FRI}	$-3.2\text{V} \leq V_{IN} \leq 3.2\text{V}$	-100		100	nA
R_{iR}	Input Resistance, V_{FRI}		10			M Ω
R_{oR}	Output Resistance, V_{FRO}			1	3	Ω
C_{LR}	Load Capacitance, V_{FRO}				25	pF
R_{LR}	Load Resistance, V_{FRO}		10			k Ω
$PSRR_3$	Power Supply Rejection of V_{CC} or V_{BB} , V_{FRO}	V_{FRI} Connected to GNDA $f = 1\text{ kHz}$	35			dB
YOS_{FO}	Output DC Offset, V_{FRO}	V_{FRI} Connected to GNDA	-200		200	mV
G_{AR}	Absolute Gain	$f = 1\text{ kHz}$ (TP3040A) $f = 1\text{ kHz}$ (TP3040)	-0.1 -0.125	0 0	0.1 0.125	dB
G_{RR}	Gain Relative to Gain at 1 kHz	Below 300 Hz 300 Hz to 3.0 kHz (TP3040A) 300 Hz to 3.0 kHz (TP3040) 3.3 kHz 3.4 kHz 4.0 kHz 4.6 kHz and Above	-0.125 -0.15 -0.35 -0.7		0.125 0.125 0.15 0.03 -0.1 -14 -32	dB
DA_R	Absolute Delay at 1 kHz				100	μs
DD_R	Differential Envelope Delay 1 kHz to 2.6 kHz				100	μs
DP_{R1}	Single Frequency Distortion Products	$f = 1\text{ kHz}$			-48	dB
DP_{R2}	Distortion at Maximum Signal Level	2.2 Vrms Input to Sin x/x Filter, $f = 1\text{ kHz}$, $R_L = 10\text{k}$			-45	dB
NC_R	Total C-Message Noise at V_{FRO}			3	5	dBm0
GA_{RT}	Temperature Coefficient of 1 kHz Gain			0.0004		dB/ $^\circ\text{C}$
GA_{RS}	Supply Voltage Coefficient of 1 kHz Gain			0.01		dB/V
CT_{XR}	Crosstalk, Transmit to Receive	Transmit Filter Output = 2.2 Vrms $V_{FRI} = 0\text{ Vrms}$, $f = 0.3\text{ kHz}$ to 3.4 kHz Measure V_{FRO}			-70	dB
GR_{RL}	Gaintracking Relative to G_{AR}	Output Level = +3 dBm0 +2 dBm0 to -40 dBm0 -40 dBm0 to -55 dBm0 Note 5	-0.1 -0.05 -0.1		0.1 0.05 0.1	dB

AC Electrical Characteristics (Continued)

Unless otherwise specified, $T_A = 25^\circ\text{C}$. All parameters are specified for a signal level of 0 dBm0 at 1 kHz. The 0 dBm0 level is assumed to be 1.54 Vrms measured at the output of the transmit or receive filter.

Symbol	Parameter	Conditions	Min	Typ	Max	Units
RECEIVE OUTPUT POWER AMPLIFIER						
IBP	Input Leakage Current, PWRI	$-3.2\text{V} \leq V_{IN} \leq 3.2\text{V}$	0.1		3	μA
RIP	Input Resistance, PWRI		10			$\text{M}\Omega$
ROP1	Output Resistance, PWRO +, PWRO -	Amplifiers Active		1		Ω
CLP	Load Capacitance, PWRO +, PWRO -				500	pF
GA_{P+}	Gain, PWRI to PWRO +	$R_L = 600\Omega$ Connected Between PWRO + and PWRO -, Input Level = 0 dBm0 (Note 4)		1		V/V
GA_{P-}	Gain, PWRI to PWRO -		-1		V/V	
GR_{pL}	Gaintracking Relative to 0 dBm0 Output Level	$V = 2.05 \text{ Vrms}, R_L = 600\Omega$ $V = 1.75 \text{ Vrms}, R_L = 300\Omega$ (Notes 4, 5)	-0.1		0.1	dB
S/D_p	Signal/Distortion	$V = 2.05 \text{ Vrms}, R_L = 600\Omega$ $V = 1.75 \text{ Vrms}, R_L = 300\Omega$ (Notes 4, 5)			-45	dB
VOSP	Output DC Offset, PWRO +, PWRO -	PWRI Connected to GNDA	-50		50	mV
PSRR5	Power Supply Rejection of V_{CC} or V_{BB}	PWRI Connected to GNDA	45			dB

Note 1: Maximum power consumption will depend on the load impedance connected to the power amplifier. The specification listed assumes 0 dBm0 delivered to 600 Ω connected from PWRO + to PWRO -.


Note 2: Voltage input to receive filter at 0V, V_{FR0} connected to PWRI, 600 Ω from PWRO + to PWRO -. Output measured from PWRO + to PWRO -.

Note 3: The 0 dBm0 level for the filter is assumed to be 1.54 Vrms measured at the output of the XMT or RCV filter.

Note 4: The 0 dBm0 level for the power amplifiers is load dependent. For $R_L = 600\Omega$ to GNDA, the 0 dBm0 level is 1.43 Vrms measured at the amplifier output. For $R_L = 300\Omega$ the 0 dBm0 level is 1.22 Vrms.

Note 5: V_{FR0} connected to PWRI, input signal applied to V_{FR1} .

Typical Application



Note 1: Transmit voltage gain = $\frac{R1 + R2}{R2} \times \sqrt{2}$ (The filter itself introduces a 3 dB gain), ($R1 + R2 \geq 10k$)

Note 2: Receive gain = $\frac{R4}{R3 + R4}$
($R3 + R4 \geq 10k$)


Note 3: In the configuration shown, the receive filter power amplifiers will drive a 600 Ω T to R termination to a maximum signal level of 8.5 dBm. An alternative arrangement, using a transformer winding ratio equivalent to 1.414:1 and 300 Ω resistor, R_S , will provide a maximum signal level of 10.1 dBm across a 600 Ω termination impedance.

FIGURE 2

Description of Pin Functions

Name	Function	Pin No.	Name	Function								
VF _{I+}	The non-inverting input to the transmit filter stage.	11	GNDD	Digital ground input pin. All digital signals are referenced to this pin.								
VF _{I-}	The inverting input to the transmit filter stage.	12	CLK	Master input clock. Input frequency can be selected as 2.048 MHz, 1.544 MHz or 1.536 MHz.								
GS ₁	The output used for gain adjustments of the transmit filter.	13	PDN	The input pin used to power down the TP3040/TP3040A during idle periods. Logic 1 (V _{CC}) input voltage causes a power down condition. An internal pull-up is provided.								
VF _{RO}	The low power receive filter output. This pin can directly drive the receive port of an electronic hybrid.	14	CLK0	This input pin selects internal counters in accordance with the CLK input clock frequency: <table border="0"> <tr> <td>CLK</td> <td>Connect CLK0 to:</td> </tr> <tr> <td>2048 kHz</td> <td>V_{CC}</td> </tr> <tr> <td>1544 kHz</td> <td>GNDD</td> </tr> <tr> <td>1536 kHz</td> <td>V_{BB}</td> </tr> </table> An internal pull-up is provided.	CLK	Connect CLK0 to:	2048 kHz	V _{CC}	1544 kHz	GNDD	1536 kHz	V _{BB}
CLK	Connect CLK0 to:											
2048 kHz	V _{CC}											
1544 kHz	GNDD											
1536 kHz	V _{BB}											
PWRI	The input to the receive filter differential power amplifier.	15	GNDA	Analog ground input pin. All analog signals are referenced to this pin. Not internally connected to GNDD.								
PWRO+	The non-inverting output of the receive filter power amplifier. This output can directly interface conventional transformer hybrids.	16	VF _O	The output of the transmit filter stage.								
PWRO-	The inverting output of the receive filter power amplifier. This output can be used with PWRO+ to differentially drive a transformer hybrid.											
V _{BB}	The negative power supply pin. Recommended input is -5V.											
V _{CC}	The positive power supply pin. The recommended input is 5V.											
VF _{RI}	The input pin for the receive filter stage.											

Typical Performance Characteristics



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Functional Description

The TP3040/TP3040A monolithic filter contains four main sections; Transmit Filter, Receive Filter, Receive Filter Power Amplifier, and Frequency Divider/Select Logic (Figure 1). A brief description of the circuit operation for each section is provided below.

Transmit Filter

The input stage of the transmit filter is a CMOS operational amplifier which provides an input resistance of greater than 10 M Ω , a voltage gain of greater than 10,000, low power consumption (less than 3 mW), high power supply rejection, and is capable of driving a 10 k Ω load in parallel with up to 25 pF. The inputs and output of the amplifier are accessible for added flexibility. Non-inverting mode, inverting mode, or differential amplifier mode operation can be implemented with external resistors. It can also be connected to provide a gain of up to 20 dB without degrading the overall filter performance.

The input stage is followed by a prefilter which is a two-pole RC active low pass filter designed to attenuate high frequency noise before the input signal enters the switched-capacitor high pass and low pass filters.

A high pass filter is provided to reject 200 Hz or lower noise which may exist in the signal path. The low pass portion of the switched-capacitor filter provides stopband attenuation which exceeds the D3 and D4 specifications as well as the CCITT G712 recommendations.

The output stage of the transmit filter, the postfilter, is also a two-pole RC active low pass filter which attenuates clock frequency noise by at least 40 dB. The output of the transmit filter is capable of driving a $\pm 3.2V$ peak to peak signal into a 10 k Ω load in parallel with up to 25 pF.

Receive Filter

The input stage of the receive filter is a prefilter which is similar to the transmit prefilter. The prefilter attenuates high frequency noise that may be present on the receive input signal. A switched capacitor low pass filter follows the prefilter to provide the necessary passband flatness, stopband rejection and sin x/x gain correction. A postfilter which is similar to the transmit postfilter follows the low pass stage. It attenuates clock frequency noise and provides a low output impedance capable of directly driving an electronic subscriber-line-interface circuit.

Receive Filter Power Amplifiers

Two power amplifiers are also provided to interface to transformer coupled line circuits. These two amplifiers are driven by the output of the receive postfilter through gain setting resistors, R3, R4 (Figure 2). The power amplifiers can be deactivated, when not required, by connecting the power amplifier input (pin 5) to the negative power supply V_{BB} . This reduces the total filter power consumption by approximately 10 mW–20 mW depending on output signal amplitude.

Power Down Control

A power down mode is also provided. A logic 1 power down command applied on the PDN pin (pin 13) will reduce the total filter power consumption to less than 1 mW and clamp the power amplifier outputs to V_{BB} . Connect PDM to GNDD for normal operation.

Frequency Divider and Select Logic Circuit

This circuit divides the external clock frequency down to the switching frequency of the low pass and high pass switched capacitor filters. The divider also contains a TTL – CMOS interface circuit which converts the external TTL clock level to the CMOS logic level required for the divider logic. This interface circuit can also be directly driven by CMOS logic. A frequency select circuit is provided to allow the filter to operate with 2.048 MHz, 1.544 MHz or 1.536 MHz clock frequencies. By connecting the frequency select pin CLK0 (pin 14) to V_{CC} , a 2.048 MHz clock input frequency is selected. Digital ground selects 1.544 MHz and V_{BB} selects 1.536 MHz.

Applications Information

Gain Adjust

Figure 2 shows the signal path interconnections between the TP3040/TP3040A and the TP3020 single channel CODEC. The transmit RC coupling components have been chosen both for minimum passband droop and to present the correct impedance to the CODEC during sampling.

Optimum noise and distortion performance will be obtained from the TP3040/TP3040A filter when operated at system peak overload voltages of $\pm 2.5V$ to $\pm 3.2V$ at V_{F0} and V_{FBO} . When interfacing to a PCM CODEC with a peak overload voltage outside this range, further gain or attenuation may be required.

For example, the TP3040/TP3040A filter can be used with the TP3000 series CODEC which has a 5.5V peak overload voltage. A gain stage following the transmit filter output and an attenuation stage following the CODEC output are required.

Board Layout

Care must be taken in PCB layout to minimize power supply and ground noise. Analog ground (GNDA) of each filter should be connected to digital ground (GNDD) at a single point, which should be bypassed to both power supplies. Further power supply decoupling adjacent to each filter and CODEC is recommended. Ground loops should be avoided, both between GNDA and GNDD and between the GNDA traces of adjacent filters and CODECs.

กิตติกรรมประกาศ

ในการจัดทำวิทยานิพนธ์นี้ ทางผู้จัดทำขอขอบคุณท่าน อาจารย์ กิตติ ตริเศรษฐ์ ที่ให้การสนับสนุนการทำงานมาโดยตลอดและขอขอบพระคุณ ท่านอาจารย์ที่ปรึกษา คือ อาจารย์ ประภาพร อุคคกิมพันธ์ ซึ่งได้ให้คำปรึกษา แนะนำ สั่งสอน ตลอดจนช่วยเหลือในทุกๆด้านอันเป็นประโยชน์อย่างยิ่งแก่ผู้จัดทำ อีกทั้งขอขอบคุณ บรรณารักษ์ ห้องสมุด ศูนย์ฝึกโทรคมนาคม องค์การโทรศัพท์ และทุกๆท่านที่ให้ความช่วยเหลือมาโดยตลอด



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

หนังสืออ้างอิง

1. Paul Bates , " PRACTICAL DIGITAL AND DATA COMMUNICATION WITH LSI APPLICATIONS " , Prentice-Hall , 246 p. , 1987
2. Frank F.E.Owen , " PCM AND DIGITAL TRANSMISSION SYSTEM " , Megraw-Hill book company , 295 p. , 1976
3. Harold B Killen , " TELECOMMUNICATION AND DATA COMMUNICATION SYSTEM DESIGN WITH TROUBLESHOOTING " , Collage of Technology University of Huston , 1986
4. NEC PRACTICES , " NEAX 61 DIGITAL SWITCHING SYSTEM SYSTEM DESCRIPTION "
5. Rubrikforteckning Caption list , " DIGITAL TELEPHONY "
6. Wayne Tomasi , " ADVANCE ELECTRONIC COMMUNICATION SYSTEM " , Prentice-Hall International , Inc , 371 p. , 1987
7. รอ.ธวัชชัย เลื่อนศรี , รอ.วีระชัย เข้าวัก้าเน็ด , " เทคโนโลยีโทรศัพท์ " , สยามบรรณ , พฤศจิกายน 2527
8. NEC PRACTICES , " NEAX 61S DIGITAL SWITCHING SYSTEM CIRCUIT DESCRIPTION " , vol.1 , Nippon Electric Co,Ltd. Tokyo , Japan